--- /srv/rebuilderd/tmp/rebuilderdnk0DLg/inputs/scip_10.0.3+ds-1_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdnk0DLg/out/scip_10.0.3+ds-1_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2026-07-12 19:34:47.000000 debian-binary │ --rw-r--r-- 0 0 0 1060 2026-07-12 19:34:47.000000 control.tar.xz │ --rw-r--r-- 0 0 0 4342544 2026-07-12 19:34:47.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 1056 2026-07-12 19:34:47.000000 control.tar.xz │ +-rw-r--r-- 0 0 0 4342720 2026-07-12 19:34:47.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── file list │ │ │ @@ -6,8 +6,8 @@ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-07-12 19:34:47.000000 ./usr/share/doc/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-07-12 19:34:47.000000 ./usr/share/doc/scip/ │ │ │ -rw-r--r-- 0 root (0) root (0) 586 2026-07-12 19:34:47.000000 ./usr/share/doc/scip/changelog.Debian.gz │ │ │ -rw-r--r-- 0 root (0) root (0) 193790 2026-07-02 08:45:36.000000 ./usr/share/doc/scip/changelog.gz │ │ │ -rw-r--r-- 0 root (0) root (0) 6596 2026-07-12 02:44:42.000000 ./usr/share/doc/scip/copyright │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-07-12 19:34:47.000000 ./usr/share/man/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2026-07-12 19:34:47.000000 ./usr/share/man/man1/ │ │ │ --rw-r--r-- 0 root (0) root (0) 1433 2026-07-12 19:34:47.000000 ./usr/share/man/man1/scip.1.gz │ │ │ +-rw-r--r-- 0 root (0) root (0) 1438 2026-07-12 19:34:47.000000 ./usr/share/man/man1/scip.1.gz │ │ ├── ./usr/bin/scip │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,23 +1,23 @@ │ │ │ │ │ │ │ │ Elf file type is DYN (Position-Independent Executable file) │ │ │ │ Entry point 0x1333d │ │ │ │ There are 11 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x8849dc 0x008849dc 0x008849dc 0x05a98 0x05a98 R 0x4 │ │ │ │ + ARM_EXIDX 0x8849e4 0x008849e4 0x008849e4 0x05a98 0x05a98 R 0x4 │ │ │ │ PHDR 0x000034 0x00000034 0x00000034 0x00160 0x00160 R 0x4 │ │ │ │ INTERP 0x0001b8 0x000001b8 0x000001b8 0x00019 0x00019 R 0x1 │ │ │ │ [Requesting program interpreter: /lib/ld-linux-armhf.so.3] │ │ │ │ - LOAD 0x000000 0x00000000 0x00000000 0x88a498 0x88a498 R E 0x10000 │ │ │ │ + LOAD 0x000000 0x00000000 0x00000000 0x88a4a0 0x88a4a0 R E 0x10000 │ │ │ │ LOAD 0x899fc8 0x00899fc8 0x00899fc8 0x063e4 0x077dc RW 0x10000 │ │ │ │ DYNAMIC 0x89e8a4 0x0089e8a4 0x0089e8a4 0x00158 0x00158 RW 0x4 │ │ │ │ NOTE 0x000194 0x00000194 0x00000194 0x00024 0x00024 R 0x4 │ │ │ │ - NOTE 0x88a478 0x0088a478 0x0088a478 0x00020 0x00020 R 0x4 │ │ │ │ + NOTE 0x88a480 0x0088a480 0x0088a480 0x00020 0x00020 R 0x4 │ │ │ │ TLS 0x899fc8 0x00899fc8 0x00899fc8 0x00008 0x00040 R 0x8 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x899fc8 0x00899fc8 0x00899fc8 0x06038 0x06038 R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .ARM.exidx │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -12,19 +12,19 @@ │ │ │ │ [ 7] .gnu.version_r VERNEED 00006170 006170 000210 00 A 5 6 4 │ │ │ │ [ 8] .rel.dyn REL 00006380 006380 00a4b8 08 A 4 0 4 │ │ │ │ [ 9] .rel.plt REL 00010838 010838 000c80 08 AI 4 25 4 │ │ │ │ [10] .init PROGBITS 000114b8 0114b8 00000c 00 AX 0 0 4 │ │ │ │ [11] .plt PROGBITS 000114c4 0114c4 0013ec 04 AX 0 0 4 │ │ │ │ [12] .text PROGBITS 000128b0 0128b0 7d233c 00 AX 0 0 8 │ │ │ │ [13] .fini PROGBITS 007e4bec 7e4bec 000008 00 AX 0 0 4 │ │ │ │ - [14] .rodata PROGBITS 007e4bf8 7e4bf8 078c98 00 A 0 0 8 │ │ │ │ - [15] .ARM.extab PROGBITS 0085d890 85d890 02714a 00 A 0 0 4 │ │ │ │ - [16] .ARM.exidx ARM_EXIDX 008849dc 8849dc 005a98 00 AL 12 0 4 │ │ │ │ - [17] .eh_frame PROGBITS 0088a474 88a474 000004 00 A 0 0 4 │ │ │ │ - [18] .note.ABI-tag NOTE 0088a478 88a478 000020 00 A 0 0 4 │ │ │ │ + [14] .rodata PROGBITS 007e4bf8 7e4bf8 078ca0 00 A 0 0 8 │ │ │ │ + [15] .ARM.extab PROGBITS 0085d898 85d898 02714a 00 A 0 0 4 │ │ │ │ + [16] .ARM.exidx ARM_EXIDX 008849e4 8849e4 005a98 00 AL 12 0 4 │ │ │ │ + [17] .eh_frame PROGBITS 0088a47c 88a47c 000004 00 A 0 0 4 │ │ │ │ + [18] .note.ABI-tag NOTE 0088a480 88a480 000020 00 A 0 0 4 │ │ │ │ [19] .tdata PROGBITS 00899fc8 899fc8 000008 00 WAT 0 0 8 │ │ │ │ [20] .tbss NOBITS 00899fd0 899fd0 000038 00 WAT 0 0 4 │ │ │ │ [21] .init_array INIT_ARRAY 00899fd0 899fd0 000028 04 WA 0 0 4 │ │ │ │ [22] .fini_array FINI_ARRAY 00899ff8 899ff8 000004 04 WA 0 0 4 │ │ │ │ [23] .data.rel.ro PROGBITS 00899ffc 899ffc 0048a8 00 WA 0 0 4 │ │ │ │ [24] .dynamic DYNAMIC 0089e8a4 89e8a4 000158 08 WA 5 0 4 │ │ │ │ [25] .got PROGBITS 0089e9fc 89e9fc 001604 04 WA 0 0 4 │ │ │ ├── readelf --wide --symbols {} │ │ │ │ @@ -488,22 +488,22 @@ │ │ │ │ 484: 0089d10c 8 OBJECT WEAK DEFAULT 23 _ZTIN5Ipopt16ReferencedObjectE │ │ │ │ 485: 0025d429 18 FUNC WEAK DEFAULT 12 _ZN5Ipopt7Journal6PrintfENS_16EJournalCategoryENS_13EJournalLevelEPKcSt9__va_list │ │ │ │ 486: 0089d114 8 OBJECT WEAK DEFAULT 23 _ZTIN5Ipopt14IpoptExceptionE │ │ │ │ 487: 0025d455 2 FUNC WEAK DEFAULT 12 _ZN5Ipopt4TNLP17finalize_metadataEiRKSt3mapINSt7__cxx1112basic_stringIcSt11char_traitsIcESaIcEEESt6vectorIS7_SaIS7_EESt4lessIS7_ESaISt4pairIKS7_SA_EEERKS1_IS7_S8_IiSaIiEESC_SaISD_ISE_SL_EEERKS1_IS7_S8_IdSaIdEESC_SaISD_ISE_SS_EEEiSJ_SQ_SX_ │ │ │ │ 488: 0025dce1 188 FUNC WEAK DEFAULT 12 _ZNSt6vectorINSt7__cxx1112basic_stringIcSt11char_traitsIcESaIcEEESaIS5_EE7reserveEj │ │ │ │ 489: 007de045 4 FUNC GLOBAL DEFAULT 12 tss_delete │ │ │ │ 490: 007ddec5 26 FUNC GLOBAL DEFAULT 12 cnd_wait │ │ │ │ - 491: 00854a48 14 OBJECT WEAK DEFAULT 14 _ZTSN5Ipopt4TNLPE │ │ │ │ + 491: 00854a50 14 OBJECT WEAK DEFAULT 14 _ZTSN5Ipopt4TNLPE │ │ │ │ 492: 0037e5f1 316 FUNC GLOBAL DEFAULT 12 xlp_alloc │ │ │ │ 493: 0025d5a9 14 FUNC WEAK DEFAULT 12 _ZN5Ipopt16IpoptApplication7OptionsEv │ │ │ │ 494: 0025d449 4 FUNC WEAK DEFAULT 12 _ZN5Ipopt4TNLP23get_variables_linearityEiPNS0_13LinearityTypeE │ │ │ │ 495: 007ddea9 26 FUNC GLOBAL DEFAULT 12 cnd_broadcast │ │ │ │ 496: 0025d749 272 FUNC WEAK DEFAULT 12 _ZN5Ipopt16IpoptApplication10InitializeEPKcb │ │ │ │ 497: 007ddee1 32 FUNC GLOBAL DEFAULT 12 cnd_timedwait │ │ │ │ - 498: 00854a58 30 OBJECT WEAK DEFAULT 14 _ZTSN5Ipopt8IpoptNLP10Eval_ErrorE │ │ │ │ + 498: 00854a60 30 OBJECT WEAK DEFAULT 14 _ZTSN5Ipopt8IpoptNLP10Eval_ErrorE │ │ │ │ 499: 007dde6d 28 FUNC GLOBAL DEFAULT 12 cnd_init │ │ │ │ 500: 0025d451 4 FUNC WEAK DEFAULT 12 _ZN5Ipopt4TNLP22get_warm_start_iterateERNS_14IteratesVectorE │ │ │ │ 501: 003801d1 196 FUNC GLOBAL DEFAULT 12 xlp_getclass │ │ │ │ 502: 0025da39 208 FUNC WEAK DEFAULT 12 _ZN5Ipopt16RegisteredOptionD2Ev │ │ │ │ 503: 0037e74d 4100 FUNC GLOBAL DEFAULT 12 xlp_addcon_term │ │ │ │ 504: 007de029 26 FUNC GLOBAL DEFAULT 12 tss_create │ │ │ │ 505: 003803c5 304 FUNC GLOBAL DEFAULT 12 xlp_getupper │ │ │ │ @@ -511,16 +511,16 @@ │ │ │ │ 507: 0025d859 480 FUNC WEAK DEFAULT 12 _ZN5Ipopt17RegisteredOptionsD0Ev │ │ │ │ 508: 0025d44d 4 FUNC WEAK DEFAULT 12 _ZN5Ipopt4TNLP25get_constraints_linearityEiPNS0_13LinearityTypeE │ │ │ │ 509: 0037e731 28 FUNC GLOBAL DEFAULT 12 xlp_conname_exists │ │ │ │ 510: 0025d5b9 14 FUNC WEAK DEFAULT 12 _ZN5Ipopt16IpoptApplication5JnlstEv │ │ │ │ 511: 007ddf89 18 FUNC GLOBAL DEFAULT 12 thrd_exit │ │ │ │ 512: 0089d11c 12 OBJECT WEAK DEFAULT 23 _ZTIN5Ipopt4TNLPE │ │ │ │ 513: 0025d45d 4 FUNC WEAK DEFAULT 12 _ZNK5Ipopt16RegisteredOption16ShortDescriptionB5cxx11Ev │ │ │ │ - 514: 00854a10 27 OBJECT WEAK DEFAULT 14 _ZTSN5Ipopt16ReferencedObjectE │ │ │ │ - 515: 00854a2c 25 OBJECT WEAK DEFAULT 14 _ZTSN5Ipopt14IpoptExceptionE │ │ │ │ + 514: 00854a18 27 OBJECT WEAK DEFAULT 14 _ZTSN5Ipopt16ReferencedObjectE │ │ │ │ + 515: 00854a34 25 OBJECT WEAK DEFAULT 14 _ZTSN5Ipopt14IpoptExceptionE │ │ │ │ 516: 00380531 1344 FUNC GLOBAL DEFAULT 12 xlp_addtoobj │ │ │ │ 517: 0037f751 1856 FUNC GLOBAL DEFAULT 12 xlp_addvar │ │ │ │ 518: 0037e72d 2 FUNC GLOBAL DEFAULT 12 xlp_free │ │ │ │ 519: 0025d415 18 FUNC WEAK DEFAULT 12 _ZN5Ipopt7Journal5PrintENS_16EJournalCategoryENS_13EJournalLevelEPKc │ │ │ │ 520: 003804f5 60 FUNC GLOBAL DEFAULT 12 xlp_setobj │ │ │ │ 521: 007ddffd 40 FUNC GLOBAL DEFAULT 12 thrd_sleep │ │ │ │ 522: 0025db09 472 FUNC WEAK DEFAULT 12 _ZN5Ipopt17RegisteredOptionsD1Ev │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 5a2c6404693f6bf64de27fd6c8c725931e9646c3 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 943c845f28f90dfa5814c7b844c732de33a808c8 │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -3534,15 +3534,15 @@ │ │ │ │ H{DyDxD- │ │ │ │ H{DyDxD- │ │ │ │ H{DyDxD- │ │ │ │ I H{DyDxD- │ │ │ │ H{DyDxD- │ │ │ │ scip.set │ │ │ │ ARCH=armv8l │ │ │ │ - OSTYPE=Linux-6.12.95+deb13-arm64 │ │ │ │ + OSTYPE=Linux-6.12.95+deb13-cloud-arm64 │ │ │ │ COMP=GNU 15.3.0 │ │ │ │ BUILD=Release │ │ │ │ CHECKSTAGE=AUTO │ │ │ │ DEBUGSOL=OFF │ │ │ │ EXPRINT=none │ │ │ │ SYM=nauty │ │ │ │ CONOPT=OFF │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -6,15 +6,15 @@ │ │ │ │ 000128b0 : │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb69abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r3, #-896]! @ 0xfffffc80 │ │ │ │ addlt r4, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff2024 │ │ │ │ - blmi 88cb90 │ │ │ │ + blmi 88cb90 │ │ │ │ @ instruction: 0x4607447d │ │ │ │ ldcne 6, cr4, [r1, #-16]! │ │ │ │ movwcc r5, #35051 @ 0x88eb │ │ │ │ blcc 1509fc │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ blmi 74e7a8 │ │ │ │ stmiapl fp!, {r4, r5, r8, fp, sp, lr}^ │ │ │ │ @@ -114,15 +114,15 @@ │ │ │ │ ldrdeq r0, [r0], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb69c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r3, #-896]! @ 0xfffffc80 │ │ │ │ addlt r4, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf7fe2024 │ │ │ │ - blmi 88e9e0 │ │ │ │ + blmi 88e9e0 │ │ │ │ @ instruction: 0x4607447d │ │ │ │ ldcne 6, cr4, [r1, #-16]! │ │ │ │ movwcc r5, #35051 @ 0x88eb │ │ │ │ blcc 150bac │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ blmi 74da40 │ │ │ │ stmiapl fp!, {r4, r5, r8, fp, sp, lr}^ │ │ │ │ @@ -348,188 +348,188 @@ │ │ │ │ bl feb6a00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116df4 │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ stc 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq r0, r4, r6, ror r7 │ │ │ │ - addeq r0, r4, r0, lsr #15 │ │ │ │ - @ instruction: 0x008407b6 │ │ │ │ + addeq r0, r4, lr, ror r7 │ │ │ │ + addeq r0, r4, r8, lsr #15 │ │ │ │ + @ instruction: 0x008407be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116e20 │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ ldc 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ - addeq r0, r4, sl, asr #14 │ │ │ │ - addeq r0, r4, r4, ror r7 │ │ │ │ - addeq r0, r4, sl, lsl #15 │ │ │ │ + addeq r0, r4, r2, asr r7 │ │ │ │ + addeq r0, r4, ip, ror r7 │ │ │ │ + umulleq r0, r4, r2, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156e4c │ │ │ │ adcsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ecfa │ │ │ │ - addeq r0, r4, r4, asr sl │ │ │ │ - umulleq r0, r4, lr, sl │ │ │ │ - @ instruction: 0x00840ab4 │ │ │ │ + addeq r0, r4, ip, asr sl │ │ │ │ + addeq r0, r4, r6, lsr #21 │ │ │ │ + @ instruction: 0x00840abc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156e7c │ │ │ │ sbcsvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ece2 │ │ │ │ - addeq r0, r4, r0, lsr #21 │ │ │ │ - addeq r0, r4, lr, ror #20 │ │ │ │ - addeq r0, r4, r4, ror #21 │ │ │ │ + addeq r0, r4, r8, lsr #21 │ │ │ │ + addeq r0, r4, r6, ror sl │ │ │ │ + addeq r0, r4, ip, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156eac │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ecca │ │ │ │ - addeq r0, r4, ip, asr #21 │ │ │ │ - addeq r0, r4, lr, lsr sl │ │ │ │ - addeq r0, r4, ip, lsl fp │ │ │ │ + ldrdeq r0, [r4], r4 │ │ │ │ + addeq r0, r4, r6, asr #20 │ │ │ │ + addeq r0, r4, r4, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a0f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156edc │ │ │ │ adcsvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ecb2 │ │ │ │ - addeq r0, r4, r0, lsl #22 │ │ │ │ - addeq r0, r4, lr, lsl #20 │ │ │ │ - addeq r0, r4, r4, lsr #20 │ │ │ │ + addeq r0, r4, r8, lsl #22 │ │ │ │ + addeq r0, r4, r6, lsl sl │ │ │ │ + addeq r0, r4, ip, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116f0c │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ ldc 7, cr15, [sl], {254} @ 0xfe │ │ │ │ - addeq r0, r4, r2, lsl fp │ │ │ │ - addeq r0, r4, r8, lsl #13 │ │ │ │ - umulleq r0, r4, lr, r6 │ │ │ │ + addeq r0, r4, sl, lsl fp │ │ │ │ + umulleq r0, r4, r0, r6 │ │ │ │ + addeq r0, r4, r6, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116f38 │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ stc 7, cr15, [r4], {254} @ 0xfe │ │ │ │ - addeq r0, r4, r2, lsl fp │ │ │ │ - addeq r0, r4, ip, asr r6 │ │ │ │ - addeq r0, r4, r2, ror r6 │ │ │ │ + addeq r0, r4, sl, lsl fp │ │ │ │ + addeq r0, r4, r4, ror #12 │ │ │ │ + addeq r0, r4, sl, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a17c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116f64 │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ stcl 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ - addeq r0, r4, r2, lsr #22 │ │ │ │ - addeq r0, r4, r0, lsr r6 │ │ │ │ - addeq r0, r4, r6, asr #12 │ │ │ │ + addeq r0, r4, sl, lsr #22 │ │ │ │ + addeq r0, r4, r8, lsr r6 │ │ │ │ + addeq r0, r4, lr, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a1a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 116f90 │ │ │ │ stmdbmi r4, {r1, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ mrrc 7, 15, pc, r8, cr14 @ │ │ │ │ - addeq r0, r4, r6, lsr #22 │ │ │ │ - ldrdeq r0, [r4], r0 @ │ │ │ │ - addeq r0, r4, r6, ror #23 │ │ │ │ + addeq r0, r4, lr, lsr #22 │ │ │ │ + ldrdeq r0, [r4], r8 │ │ │ │ + addeq r0, r4, lr, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a1d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156fbc │ │ │ │ rscsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ec42 │ │ │ │ - addeq r0, r4, r0, ror #23 │ │ │ │ - addeq r0, r4, r6, ror #24 │ │ │ │ - addeq r0, r4, r4, lsl #25 │ │ │ │ + addeq r0, r4, r8, ror #23 │ │ │ │ + addeq r0, r4, lr, ror #24 │ │ │ │ + addeq r0, r4, ip, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 156fec │ │ │ │ sbcsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ svclt 0x0000ec2a │ │ │ │ - addeq r0, r4, ip, ror #24 │ │ │ │ - addeq r0, r4, r6, lsr ip │ │ │ │ - addeq r0, r4, r8, ror #25 │ │ │ │ + addeq r0, r4, r4, ror ip │ │ │ │ + addeq r0, r4, lr, lsr ip │ │ │ │ + strdeq r0, [r4], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 11701c │ │ │ │ stmdbmi r4, {r2, r3, r4, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ ldc 7, cr15, [r2], {254} @ 0xfe │ │ │ │ - ldrdeq r0, [r4], r2 │ │ │ │ - addeq r0, r4, r4, asr #22 │ │ │ │ - addeq r0, r4, sl, asr fp │ │ │ │ + ldrdeq r0, [r4], sl │ │ │ │ + addeq r0, r4, ip, asr #22 │ │ │ │ + addeq r0, r4, r2, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 117048 │ │ │ │ stmdbmi r4, {r1, r2, r4, r6, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ bl fff51070 │ │ │ │ - addeq r0, r4, r6, asr #26 │ │ │ │ - ldrdeq r0, [r4], ip │ │ │ │ - addeq r0, r4, r6, asr #27 │ │ │ │ + addeq r0, r4, lr, asr #26 │ │ │ │ + addeq r0, r4, r4, ror #23 │ │ │ │ + addeq r0, r4, lr, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 117074 │ │ │ │ stmdbmi r4, {r0, r2, r3, r4, r5, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ bl ff9d109c │ │ │ │ - addeq r0, r4, r6, lsr #27 │ │ │ │ - addeq r0, r4, r0, lsr #10 │ │ │ │ - addeq r0, r4, sl, lsl #14 │ │ │ │ + addeq r0, r4, lr, lsr #27 │ │ │ │ + addeq r0, r4, r8, lsr #10 │ │ │ │ + addeq r0, r4, r2, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6a2b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 1170a0 │ │ │ │ stmdbmi r4, {r0, r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ bl ff4510c8 │ │ │ │ - addeq r1, r4, lr, lsl #7 │ │ │ │ - strdeq r0, [r4], r4 │ │ │ │ - addeq r0, r4, sl, lsl #10 │ │ │ │ + umulleq r1, r4, r6, r3 │ │ │ │ + strdeq r0, [r4], ip │ │ │ │ + addeq r0, r4, r2, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb6a2e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r5], -sl, lsl #18 │ │ │ │ ldrbtmi r2, [r9], #-15 │ │ │ │ stcl 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ @@ -1094,25 +1094,25 @@ │ │ │ │ bicsvs r2, r1, r0, lsl #2 │ │ │ │ smlabtne r5, r2, r9, lr │ │ │ │ addvs lr, r1, r3, ror #15 │ │ │ │ @ instruction: 0xf505e7f8 │ │ │ │ @ instruction: 0xf5055780 │ │ │ │ ldrcc r5, [r0, -r0, lsl #17] │ │ │ │ svclt 0x0000e6f0 │ │ │ │ - rsbseq r1, sp, r2, lsr #10 │ │ │ │ - rsbseq r1, sp, r6, lsr r5 │ │ │ │ - rsbseq r1, sp, r2, lsl #11 │ │ │ │ - rsbseq r1, sp, r6, asr #9 │ │ │ │ - ldrsbteq r1, [sp], #-74 @ 0xffffffb6 │ │ │ │ - ldrshteq r1, [sp], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r1, sp, sl, lsr #10 │ │ │ │ + rsbseq r1, sp, lr, lsr r5 │ │ │ │ + rsbseq r1, sp, sl, lsl #11 │ │ │ │ + rsbseq r1, sp, lr, asr #9 │ │ │ │ + rsbseq r1, sp, r2, ror #9 │ │ │ │ + rsbseq r1, sp, r2, lsl #10 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ andcs r4, r1, r2, lsl #18 │ │ │ │ @ instruction: 0xf7fe4479 │ │ │ │ svclt 0x0000bd4f │ │ │ │ - ldrhteq r1, [sp], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r1, sp, r0, asr #9 │ │ │ │ svclt 0x00004770 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -1126,15 +1126,15 @@ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0x463881f0 │ │ │ │ @ instruction: 0xf0044641 │ │ │ │ stmdami r3, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs pc, #27557 @ 0x6ba5 @ │ │ │ │ @ instruction: 0xf0044478 │ │ │ │ @ instruction: 0xe7f1fa99 │ │ │ │ - rsbseq r1, sp, r0, ror #7 │ │ │ │ + rsbseq r1, sp, r8, ror #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6ac58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r1, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svclt 0x0038b082 │ │ │ │ strmi r2, [sp], -r1 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @@ -1144,15 +1144,15 @@ │ │ │ │ @ instruction: 0x4631bd70 │ │ │ │ strtmi r9, [r8], -r1 │ │ │ │ @ instruction: 0xf9bcf004 │ │ │ │ blls 65a94 │ │ │ │ ldrbtmi r4, [r8], #-1570 @ 0xfffff9de │ │ │ │ blx 1dcfaa0 │ │ │ │ strb r9, [pc, r1, lsl #22]! │ │ │ │ - @ instruction: 0x007d139a │ │ │ │ + rsbseq r1, sp, r2, lsr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6aca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blx 57a4a │ │ │ │ addlt pc, r2, r0, lsl #8 │ │ │ │ @ instruction: 0x4615461e │ │ │ │ svclt 0x00382c01 │ │ │ │ @@ -1163,15 +1163,15 @@ │ │ │ │ @ instruction: 0x4631bd70 │ │ │ │ strtmi r9, [r8], -r1 │ │ │ │ @ instruction: 0xf996f004 │ │ │ │ blls 65ae0 │ │ │ │ ldrbtmi r4, [r8], #-1570 @ 0xfffff9de │ │ │ │ blx 144faec │ │ │ │ strb r9, [pc, r1, lsl #22]! │ │ │ │ - rsbseq r1, sp, lr, asr #6 │ │ │ │ + rsbseq r1, sp, r6, asr r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6acec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcs r1, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svclt 0x0038b082 │ │ │ │ ldrmi r2, [lr], -r1, lsl #2 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ @@ -1181,15 +1181,15 @@ │ │ │ │ @ instruction: 0x4631bd70 │ │ │ │ strtmi r9, [r8], -r1 │ │ │ │ @ instruction: 0xf972f004 │ │ │ │ blls 65b28 │ │ │ │ ldrbtmi r4, [r8], #-1570 @ 0xfffff9de │ │ │ │ blx b4fb34 │ │ │ │ strb r9, [pc, r1, lsl #22]! │ │ │ │ - rsbseq r1, sp, r2, ror #7 │ │ │ │ + rsbseq r1, sp, sl, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6ad34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blx 97ade │ │ │ │ addlt pc, r3, r1, lsl #8 │ │ │ │ stccs 6, cr4, [r1], {29} │ │ │ │ strcs fp, [r1], #-3896 @ 0xfffff0c8 │ │ │ │ @@ -1200,15 +1200,15 @@ │ │ │ │ andls r9, r1, r6, lsl #18 │ │ │ │ @ instruction: 0xf0044628 │ │ │ │ stmdami r4, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi r9, [r2], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0044478 │ │ │ │ blls 9238c │ │ │ │ svclt 0x0000e7ef │ │ │ │ - @ instruction: 0x007d1398 │ │ │ │ + rsbseq r1, sp, r0, lsr #7 │ │ │ │ ldrbmi fp, [r0, -r1, lsl #18]! │ │ │ │ tstcs r0, sl, lsl #12 │ │ │ │ bllt ffcd1b7c │ │ │ │ ldrbmi fp, [r0, -r2, lsl #18]! │ │ │ │ ldmlt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrbmi fp, [r0, -r2, lsl #18]! │ │ │ │ stmialt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -1232,15 +1232,15 @@ │ │ │ │ @ instruction: 0x4639bdf0 │ │ │ │ ldrtmi r9, [r0], -r1 │ │ │ │ @ instruction: 0xf90cf004 │ │ │ │ blls 65bf4 │ │ │ │ ldrbtmi r4, [r8], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xf9c6f004 │ │ │ │ strb r9, [r6, r1, lsl #22]! │ │ │ │ - rsbseq r1, sp, sl, lsr r2 │ │ │ │ + rsbseq r1, sp, r2, asr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6ae00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blx 57baa │ │ │ │ addlt pc, r2, r2, lsl #4 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ ldrmi r2, [r3], -r1, lsl #20 │ │ │ │ @@ -1258,15 +1258,15 @@ │ │ │ │ andls r9, r1, r6, lsl #18 │ │ │ │ @ instruction: 0xf0044630 │ │ │ │ stmdami r4, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strtmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0044478 │ │ │ │ blls 922a4 │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - ldrsbteq r1, [sp], #-20 @ 0xffffffec │ │ │ │ + ldrsbteq r1, [sp], #-28 @ 0xffffffe4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6ae68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff0 │ │ │ │ addlt r6, r3, r0, lsl #16 │ │ │ │ movwls fp, #4408 @ 0x1138 │ │ │ │ ldmda lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -1274,15 +1274,15 @@ │ │ │ │ andlt r6, r3, sl, lsl r0 │ │ │ │ strmi fp, [r8], -r0, lsl #26 │ │ │ │ @ instruction: 0xf0044611 │ │ │ │ stmdami r3, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r3, r8, ror r4 │ │ │ │ bl 151e0c │ │ │ │ ldmdblt r0!, {r2, ip, sp, lr, pc}^ │ │ │ │ - rsbseq r1, sp, r8, lsr #5 │ │ │ │ + ldrhteq r1, [sp], #-32 @ 0xffffffe0 │ │ │ │ orrlt r6, r2, r2, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6aeac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldrmi r9, [r0], -r1 │ │ │ │ svc 0x00fef7fd │ │ │ │ @@ -1329,17 +1329,17 @@ │ │ │ │ @ instruction: 0xf0044478 │ │ │ │ stmdbls r6, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0044630 │ │ │ │ stmdami r5, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0044478 │ │ │ │ strtmi pc, [r0], -r5, lsl #18 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - ldrhteq r1, [sp], #-4 │ │ │ │ - rsbseq r1, sp, r8, asr #1 │ │ │ │ - rsbseq r1, sp, ip, ror #1 │ │ │ │ + ldrhteq r1, [sp], #-12 │ │ │ │ + ldrsbteq r1, [sp], #-0 │ │ │ │ + ldrshteq r1, [sp], #-4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6af8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ stmdavs r0, {r4, r6, r7, r8, ip, sp, pc} │ │ │ │ vand , q13, q1 │ │ │ │ cmnlt r8, r4, lsl #12 │ │ │ │ @@ -1355,15 +1355,15 @@ │ │ │ │ strmi lr, [r7], #-2502 @ 0xfffff63a │ │ │ │ ldcllt 2, cr6, [r0, #-464]! @ 0xfffffe30 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0xf814f004 │ │ │ │ pop {r1, fp, lr} │ │ │ │ ldrbtmi r4, [r8], #-112 @ 0xffffff90 │ │ │ │ stmialt lr, {r2, ip, sp, lr, pc}^ │ │ │ │ - rsbseq r1, sp, lr, ror r1 │ │ │ │ + rsbseq r1, sp, r6, lsl #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb6afec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r6, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cmplt lr, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf1d26830 │ │ │ │ @ instruction: 0x4604f219 │ │ │ │ @@ -1388,17 +1388,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-248 @ 0xffffff08 │ │ │ │ ldmlt r6, {r2, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0xffd2f003 │ │ │ │ pop {r2, fp, lr} │ │ │ │ ldrbtmi r4, [r8], #-248 @ 0xffffff08 │ │ │ │ stmlt ip, {r2, ip, sp, lr, pc} │ │ │ │ - rsbseq r0, sp, r6, asr #31 │ │ │ │ - rsbseq r1, sp, lr, ror #1 │ │ │ │ - rsbseq r1, sp, lr, lsl r1 │ │ │ │ + rsbseq r0, sp, lr, asr #31 │ │ │ │ + ldrshteq r1, [sp], #-6 │ │ │ │ + rsbseq r1, sp, r6, lsr #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r3, {r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ bvs 8c0398 │ │ │ │ @@ -1510,17 +1510,17 @@ │ │ │ │ mvnvs r6, r1, ror #2 │ │ │ │ stmibvs r3, {r0, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xe752005f │ │ │ │ strb r2, [ip, r0, lsl #4]! │ │ │ │ strb r6, [r3, -r1, lsl #1] │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - rsbseq r0, sp, r2, lsr #28 │ │ │ │ - rsbseq r0, sp, r6, lsr lr │ │ │ │ - rsbseq r0, sp, r0, lsl #29 │ │ │ │ + rsbseq r0, sp, sl, lsr #28 │ │ │ │ + rsbseq r0, sp, lr, lsr lr │ │ │ │ + rsbseq r0, sp, r8, lsl #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ cmplt r3, r9, lsl #13 │ │ │ │ @@ -1633,17 +1633,17 @@ │ │ │ │ stmdavs r3!, {r1, r3, r4, sl, lr}^ │ │ │ │ str r6, [r7, -r2, ror #3]! │ │ │ │ rsbseq r6, r6, r6, lsl #19 │ │ │ │ andcs lr, r0, #23330816 @ 0x1640000 │ │ │ │ addvs lr, r1, ip, ror #15 │ │ │ │ @ instruction: 0xf04fe742 │ │ │ │ @ instruction: 0xe7e732ff │ │ │ │ - rsbseq r0, sp, r2, lsr ip │ │ │ │ - rsbseq r0, sp, r6, asr #24 │ │ │ │ - @ instruction: 0x007d0c92 │ │ │ │ + rsbseq r0, sp, sl, lsr ip │ │ │ │ + rsbseq r0, sp, lr, asr #24 │ │ │ │ + @ instruction: 0x007d0c9a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6b44c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ addlt r6, r3, r9, lsl #16 │ │ │ │ stmdavs r3, {r0, r5, r7, r8, ip, sp, pc}^ │ │ │ │ andvs r4, fp, r2, lsl #12 │ │ │ │ @@ -1691,15 +1691,15 @@ │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, sl, fp, sp, lr, pc}^ │ │ │ │ blcs 1cf0c │ │ │ │ stmib r2, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmib r2, {r0, r8, r9, ip, sp}^ │ │ │ │ stmib r2, {r0, r2, r8, r9, ip, sp}^ │ │ │ │ subsvs r3, r3, #469762048 @ 0x1c000000 │ │ │ │ svclt 0x0000e7ae │ │ │ │ - rsbseq r0, sp, r2, lsl sp │ │ │ │ + rsbseq r0, sp, sl, lsl sp │ │ │ │ mvnslt r6, sl, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6b530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ addlt r6, r3, r1, asr #16 │ │ │ │ bvs ff06c384 │ │ │ │ @@ -1802,17 +1802,17 @@ │ │ │ │ eorseq pc, r0, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf0034478 │ │ │ │ @ instruction: 0x4638fd59 │ │ │ │ @ instruction: 0xf0034641 │ │ │ │ stmdami r4, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0034478 │ │ │ │ ubfx pc, r1, #26, #7 │ │ │ │ - rsbseq r0, sp, lr, asr #18 │ │ │ │ - rsbseq r0, sp, r0, ror #18 │ │ │ │ - ldrshteq r0, [sp], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r0, sp, r6, asr r9 │ │ │ │ + rsbseq r0, sp, r8, ror #18 │ │ │ │ + ldrshteq r0, [sp], #-168 @ 0xffffff58 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cmnlt r0, #128, 12 @ 0x8000000 │ │ │ │ strpl pc, [r0], #1280 @ 0x500 │ │ │ │ bpl fe051904 │ │ │ │ @@ -1839,15 +1839,15 @@ │ │ │ │ pop {r8, r9, sp} │ │ │ │ @ instruction: 0x46088ff8 │ │ │ │ @ instruction: 0xf0034611 │ │ │ │ stmdami r3, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @ instruction: 0xf0034478 │ │ │ │ svclt 0x0000bd07 │ │ │ │ - rsbseq r0, sp, ip, lsl #21 │ │ │ │ + @ instruction: 0x007d0a94 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0b083 │ │ │ │ andls r8, r1, r0 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @@ -1886,17 +1886,17 @@ │ │ │ │ ldclt 0, cr15, [r4], #12 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx ffc5062a │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0034ff0 │ │ │ │ svclt 0x0000bca9 │ │ │ │ - rsbseq r0, sp, r4, lsl #16 │ │ │ │ - rsbseq r0, sp, r0, lsr r9 │ │ │ │ - ldrshteq r0, [sp], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r0, sp, ip, lsl #16 │ │ │ │ + rsbseq r0, sp, r8, lsr r9 │ │ │ │ + rsbseq r0, sp, r2, lsl #20 │ │ │ │ vqdmlal.s q9, d0, d0 │ │ │ │ push {r3, r5, r6, r8, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ bl feb6b848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, asr #31 │ │ │ │ stmdble r3!, {r0, r1, r8, fp, sp}^ │ │ │ │ @@ -2109,20 +2109,20 @@ │ │ │ │ bicsvs r2, r1, r0, lsl #2 │ │ │ │ smlabtne r5, r2, r9, lr │ │ │ │ addvs lr, r1, r3, ror #15 │ │ │ │ @ instruction: 0xf505e7f8 │ │ │ │ @ instruction: 0xf5055780 │ │ │ │ ldrcc r5, [r0, -r0, lsl #17] │ │ │ │ svclt 0x0000e6f0 │ │ │ │ - rsbseq r0, sp, r6, asr #10 │ │ │ │ - rsbseq r0, sp, sl, asr r5 │ │ │ │ - rsbseq r0, sp, r6, lsr #11 │ │ │ │ - rsbseq r0, sp, sl, ror #9 │ │ │ │ - ldrshteq r0, [sp], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r0, sp, lr, lsl r5 │ │ │ │ + rsbseq r0, sp, lr, asr #10 │ │ │ │ + rsbseq r0, sp, r2, ror #10 │ │ │ │ + rsbseq r0, sp, lr, lsr #11 │ │ │ │ + ldrshteq r0, [sp], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r0, sp, r6, lsl #10 │ │ │ │ + rsbseq r0, sp, r6, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6bbc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf7fe9101 │ │ │ │ stmdbls r1, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ @@ -2349,20 +2349,20 @@ │ │ │ │ @ instruction: 0x61a1b12c │ │ │ │ bicsvs r2, r1, r0, lsl #2 │ │ │ │ smlabtne r5, r2, r9, lr │ │ │ │ addvs lr, r1, r3, ror #15 │ │ │ │ @ instruction: 0xf505e7f8 │ │ │ │ strbmi r5, [r7], -r0, lsl #17 │ │ │ │ usat r3, #18, r0, lsl #14 │ │ │ │ - rsbseq r0, sp, r2, lsl #3 │ │ │ │ - @ instruction: 0x007d0196 │ │ │ │ - rsbseq r0, sp, r2, ror #3 │ │ │ │ - rsbseq r0, sp, r6, lsr #2 │ │ │ │ - rsbseq r0, sp, sl, lsr r1 │ │ │ │ - rsbseq r0, sp, sl, asr r1 │ │ │ │ + rsbseq r0, sp, sl, lsl #3 │ │ │ │ + @ instruction: 0x007d019e │ │ │ │ + rsbseq r0, sp, sl, ror #3 │ │ │ │ + rsbseq r0, sp, lr, lsr #2 │ │ │ │ + rsbseq r0, sp, r2, asr #2 │ │ │ │ + rsbseq r0, sp, r2, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6bf88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ blls 126600 │ │ │ │ @ instruction: 0xf7fe9101 │ │ │ │ @@ -2467,15 +2467,15 @@ │ │ │ │ @ instruction: 0xf505dda2 │ │ │ │ addmi r5, r3, #128, 2 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andle r4, r2, r0, lsl r6 │ │ │ │ blx ff3d2f30 │ │ │ │ @ instruction: 0xf7fee798 │ │ │ │ ldr pc, [r5, r7, lsl #21] │ │ │ │ - rsbseq r0, sp, lr, asr r1 │ │ │ │ + rsbseq r0, sp, r6, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldmib sp, {r0, r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8dd580e │ │ │ │ stmdbcs r0, {r6, ip, pc} │ │ │ │ @@ -2563,15 +2563,15 @@ │ │ │ │ @ instruction: 0xf10142a8 │ │ │ │ ldrmi r0, [r0], -r8, lsl #2 │ │ │ │ andle r9, r3, r3, lsl #6 │ │ │ │ blx 4530ac │ │ │ │ ldr r9, [r6, r3, lsl #22] │ │ │ │ @ instruction: 0xf9c8f7fe │ │ │ │ ldr r9, [r2, r3, lsl #22] │ │ │ │ - rsbseq pc, ip, r4, ror #31 │ │ │ │ + rsbseq pc, ip, ip, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6c2cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ @ instruction: 0xf7fe9b06 │ │ │ │ @@ -2680,16 +2680,16 @@ │ │ │ │ stmdavs r9!, {sl, fp} │ │ │ │ @ instruction: 0x46224478 │ │ │ │ @ instruction: 0x3c00e9cd │ │ │ │ cdp2 0, 7, cr15, cr10, cr2, {0} │ │ │ │ @ instruction: 0xf7fee7b9 │ │ │ │ blls 11360c │ │ │ │ svclt 0x0000e793 │ │ │ │ - rsbseq pc, ip, sl, ror lr @ │ │ │ │ - rsbseq pc, ip, r4, asr #27 │ │ │ │ + rsbseq pc, ip, r2, lsl #29 │ │ │ │ + rsbseq pc, ip, ip, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6c4a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], r0, ror #31 │ │ │ │ addlt r6, r4, r9, lsl #16 │ │ │ │ suble r2, lr, r0, lsl #18 │ │ │ │ ldrmi r2, [lr], r3, lsl #20 │ │ │ │ @@ -2759,15 +2759,15 @@ │ │ │ │ blls d83b8 │ │ │ │ ldmdavs r1!, {r1, r5, r9, sl, lr} │ │ │ │ stmib sp, {r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0023c00 │ │ │ │ @ instruction: 0xe7c4fddb │ │ │ │ @ instruction: 0xf840f7fe │ │ │ │ ldr r9, [lr, r3, lsl #22] │ │ │ │ - rsbseq pc, ip, r4, lsl #25 │ │ │ │ + rsbseq pc, ip, ip, lsl #25 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strpl pc, [r0], r0, lsl #10 │ │ │ │ svcne 0x00074681 │ │ │ │ ldmvc ip!, {r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -2803,16 +2803,16 @@ │ │ │ │ @ instruction: 0xfff2f7fd │ │ │ │ stmdami r5, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ cmpppl r3, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0024478 │ │ │ │ stmdami r3, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0024478 │ │ │ │ @ instruction: 0xe7ebfd7f │ │ │ │ - @ instruction: 0x007cf994 │ │ │ │ - rsbseq pc, ip, r0, asr #21 │ │ │ │ + @ instruction: 0x007cf99c │ │ │ │ + rsbseq pc, ip, r8, asr #21 │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldmdb r0, {r4, ip, sp}^ │ │ │ │ ldrbmi r0, [r0, -r2, lsl #2]! │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ svclt 0x00004770 │ │ │ │ addpl pc, r0, #0, 10 │ │ │ │ @@ -3013,23 +3013,23 @@ │ │ │ │ svclt 0x0000e756 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ - rsbseq pc, ip, r0, ror fp @ │ │ │ │ - ldrhteq pc, [ip], #-186 @ 0xffffff46 @ │ │ │ │ - rsbseq pc, ip, r8, lsl #23 │ │ │ │ - rsbseq pc, ip, r0, ror #20 │ │ │ │ - rsbseq pc, ip, r6, ror #20 │ │ │ │ + rsbseq pc, ip, r8, ror fp @ │ │ │ │ + rsbseq pc, ip, r2, asr #23 │ │ │ │ + @ instruction: 0x007cfb90 │ │ │ │ + rsbseq pc, ip, r8, ror #20 │ │ │ │ rsbseq pc, ip, lr, ror #20 │ │ │ │ - rsbseq r5, lr, ip, ror #28 │ │ │ │ - rsbseq pc, ip, sl, asr sl @ │ │ │ │ - rsbseq pc, ip, r8, lsr sl @ │ │ │ │ + rsbseq pc, ip, r6, ror sl @ │ │ │ │ + rsbseq r5, lr, r4, ror lr │ │ │ │ + rsbseq pc, ip, r2, ror #20 │ │ │ │ + rsbseq pc, ip, r0, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ svcmi 0x003bb089 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #0, 12 │ │ │ │ @@ -3086,18 +3086,18 @@ │ │ │ │ blx fe4d18e0 │ │ │ │ strtmi r4, [sl], -r8, lsl #16 │ │ │ │ ldrbtmi r4, [r8], #-1571 @ 0xfffff9dd │ │ │ │ blx 13518ee │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq pc, ip, r0, ror #19 │ │ │ │ - ldrshteq pc, [ip], #-144 @ 0xffffff70 @ │ │ │ │ - rsbseq pc, ip, ip, lsl r9 @ │ │ │ │ - rsbseq pc, ip, r2, ror #18 │ │ │ │ + rsbseq pc, ip, r8, ror #19 │ │ │ │ + ldrshteq pc, [ip], #-152 @ 0xffffff68 @ │ │ │ │ + rsbseq pc, ip, r4, lsr #18 │ │ │ │ + rsbseq pc, ip, sl, ror #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6cb08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ eorscs r4, r0, r5, lsl #12 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ stc 1, cr9, [sp, #4] │ │ │ │ @@ -3120,17 +3120,17 @@ │ │ │ │ ldrbtmi r2, [r8], #-768 @ 0xfffffd00 │ │ │ │ blx 35196e >::_M_default_append(unsigned int)@@Base+0xcc06a> │ │ │ │ @ instruction: 0x46394630 │ │ │ │ blx 1251974 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 15197e │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - ldrhteq pc, [ip], #-66 @ 0xffffffbe @ │ │ │ │ - rsbseq pc, ip, r6, asr #9 │ │ │ │ - ldrshteq pc, [ip], #-130 @ 0xffffff7e @ │ │ │ │ + ldrhteq pc, [ip], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbseq pc, ip, lr, asr #9 │ │ │ │ + ldrshteq pc, [ip], #-138 @ 0xffffff76 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6cb8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ suble r2, r5, r0, lsl #22 │ │ │ │ @ instruction: 0x4619695c │ │ │ │ @@ -3170,17 +3170,17 @@ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0xf9e6f002 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00240f0 │ │ │ │ svclt 0x0000ba9f │ │ │ │ - ldrshteq pc, [ip], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbseq pc, ip, sl, lsr #10 │ │ │ │ - rsbseq pc, ip, lr, asr r8 @ │ │ │ │ + rsbseq pc, ip, r6, lsl #8 │ │ │ │ + rsbseq pc, ip, r2, lsr r5 @ │ │ │ │ + rsbseq pc, ip, r6, ror #16 │ │ │ │ bleq 251050 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r6, [r0, -r1, lsl #5]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -3334,26 +3334,26 @@ │ │ │ │ ldmdami r0, {r0, r1, r2, r3, r6, r7, r8, sp} │ │ │ │ @ instruction: 0xf0024478 │ │ │ │ stmdami pc, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} @ │ │ │ │ ldrtmi r9, [r2], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0024478 │ │ │ │ blls 94230 │ │ │ │ svclt 0x0000e6f4 │ │ │ │ - rsbseq pc, ip, r4, lsl #17 │ │ │ │ - ldrsbteq pc, [ip], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbseq pc, ip, sl, asr #5 │ │ │ │ - rsbseq pc, ip, ip, ror #12 │ │ │ │ - rsbseq pc, ip, lr, lsr #3 │ │ │ │ - @ instruction: 0x007cf29e │ │ │ │ - rsbseq pc, ip, ip, ror r6 @ │ │ │ │ - rsbseq pc, ip, sl, ror r1 @ │ │ │ │ - rsbseq pc, ip, sl, ror #4 │ │ │ │ + rsbseq pc, ip, ip, lsl #17 │ │ │ │ + rsbseq pc, ip, r2, ror #3 │ │ │ │ + ldrsbteq pc, [ip], #-34 @ 0xffffffde @ │ │ │ │ + rsbseq pc, ip, r4, ror r6 @ │ │ │ │ + ldrhteq pc, [ip], #-22 @ 0xffffffea @ │ │ │ │ + rsbseq pc, ip, r6, lsr #5 │ │ │ │ rsbseq pc, ip, r4, lsl #13 │ │ │ │ - rsbseq pc, ip, ip, asr #2 │ │ │ │ - rsbseq pc, ip, ip, lsr r2 @ │ │ │ │ + rsbseq pc, ip, r2, lsl #3 │ │ │ │ + rsbseq pc, ip, r2, ror r2 @ │ │ │ │ + rsbseq pc, ip, ip, lsl #13 │ │ │ │ + rsbseq pc, ip, r4, asr r1 @ │ │ │ │ + rsbseq pc, ip, r4, asr #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ strcc lr, [r5, #-2512] @ 0xfffff630 │ │ │ │ strmi r4, [r8], r4, lsl #12 │ │ │ │ @@ -3506,26 +3506,26 @@ │ │ │ │ ldmdami r0, {r0, r1, r2, r3, r6, r7, r8, sp} │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ stmdami pc, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrtmi r9, [r2], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0024478 │ │ │ │ blls 93f80 │ │ │ │ svclt 0x0000e6f2 │ │ │ │ - ldrsbteq pc, [ip], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbseq lr, ip, r4, lsr pc │ │ │ │ - rsbseq pc, ip, r4, lsr #32 │ │ │ │ - rsbseq pc, ip, r4, asr #7 │ │ │ │ - rsbseq lr, ip, r4, lsl #30 │ │ │ │ - ldrshteq lr, [ip], #-244 @ 0xffffff0c │ │ │ │ - ldrsbteq pc, [ip], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbseq lr, ip, ip, asr #29 │ │ │ │ - ldrhteq lr, [ip], #-252 @ 0xffffff04 │ │ │ │ - ldrsbteq pc, [ip], #-52 @ 0xffffffcc @ │ │ │ │ - @ instruction: 0x007cee9c │ │ │ │ - rsbseq lr, ip, ip, lsl #31 │ │ │ │ + rsbseq pc, ip, r0, ror #11 │ │ │ │ + rsbseq lr, ip, ip, lsr pc │ │ │ │ + rsbseq pc, ip, ip, lsr #32 │ │ │ │ + rsbseq pc, ip, ip, asr #7 │ │ │ │ + rsbseq lr, ip, ip, lsl #30 │ │ │ │ + ldrshteq lr, [ip], #-252 @ 0xffffff04 │ │ │ │ + ldrsbteq pc, [ip], #-56 @ 0xffffffc8 @ │ │ │ │ + ldrsbteq lr, [ip], #-228 @ 0xffffff1c │ │ │ │ + rsbseq lr, ip, r4, asr #31 │ │ │ │ + ldrsbteq pc, [ip], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbseq lr, ip, r4, lsr #29 │ │ │ │ + @ instruction: 0x007cef94 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r9], r8, lsl #13 │ │ │ │ movwne lr, #22992 @ 0x59d0 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @@ -3694,26 +3694,26 @@ │ │ │ │ ldmdami r0, {r0, r1, r2, r3, r6, r7, r8, sp} │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ stmdami pc, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ strtmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ blls 95c90 │ │ │ │ svclt 0x0000e6d5 │ │ │ │ - rsbseq lr, ip, ip, asr #24 │ │ │ │ - rsbseq lr, ip, ip, lsr sp │ │ │ │ - ldrsbteq pc, [ip], #-14 @ │ │ │ │ - rsbseq lr, ip, r0, lsr #24 │ │ │ │ - rsbseq lr, ip, r0, lsl sp │ │ │ │ - rsbseq pc, ip, lr, ror #1 │ │ │ │ - rsbseq pc, ip, r0, asr r1 @ │ │ │ │ - ldrsbteq lr, [ip], #-186 @ 0xffffff46 │ │ │ │ - rsbseq lr, ip, sl, asr #25 │ │ │ │ - rsbseq pc, ip, r4, ror #1 │ │ │ │ - rsbseq lr, ip, ip, lsr #23 │ │ │ │ - @ instruction: 0x007cec9c │ │ │ │ + rsbseq lr, ip, r4, asr ip │ │ │ │ + rsbseq lr, ip, r4, asr #26 │ │ │ │ + rsbseq pc, ip, r6, ror #1 │ │ │ │ + rsbseq lr, ip, r8, lsr #24 │ │ │ │ + rsbseq lr, ip, r8, lsl sp │ │ │ │ + ldrshteq pc, [ip], #-6 @ │ │ │ │ + rsbseq pc, ip, r8, asr r1 @ │ │ │ │ + rsbseq lr, ip, r2, ror #23 │ │ │ │ + ldrsbteq lr, [ip], #-194 @ 0xffffff3e │ │ │ │ + rsbseq pc, ip, ip, ror #1 │ │ │ │ + ldrhteq lr, [ip], #-180 @ 0xffffff4c │ │ │ │ + rsbseq lr, ip, r4, lsr #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, r5, lsl #12 │ │ │ │ ldrmi r6, [pc], -r0, lsl #19 │ │ │ │ rsble r2, r0, r0, lsl #18 │ │ │ │ @@ -3934,29 +3934,29 @@ │ │ │ │ biccs pc, pc, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2066 @ 0xfffff7ee │ │ │ │ blx ffbd2626 │ │ │ │ blls 68668 │ │ │ │ ldrbtmi r4, [r8], #-1570 @ 0xfffff9de │ │ │ │ stc2 0, cr15, [r8], #4 │ │ │ │ strb r9, [ip], r1, lsl #22 │ │ │ │ - rsbseq lr, ip, ip, ror #30 │ │ │ │ - rsbseq lr, ip, r2, asr #30 │ │ │ │ - rsbseq lr, ip, r2, lsr #17 │ │ │ │ - @ instruction: 0x007ce992 │ │ │ │ - rsbseq lr, ip, lr, ror #26 │ │ │ │ - rsbseq lr, ip, r2, ror r8 │ │ │ │ - rsbseq lr, ip, r2, ror #18 │ │ │ │ - rsbseq lr, ip, r2, lsl #26 │ │ │ │ - rsbseq lr, ip, lr, lsr r8 │ │ │ │ - rsbseq lr, ip, lr, lsr #18 │ │ │ │ - rsbseq lr, ip, r6, asr #26 │ │ │ │ - rsbseq lr, ip, lr, lsl #16 │ │ │ │ - ldrshteq lr, [ip], #-142 @ 0xffffff72 │ │ │ │ - rsbseq lr, ip, sl, ror #15 │ │ │ │ - ldrsbteq lr, [ip], #-138 @ 0xffffff76 │ │ │ │ + rsbseq lr, ip, r4, ror pc │ │ │ │ + rsbseq lr, ip, sl, asr #30 │ │ │ │ + rsbseq lr, ip, sl, lsr #17 │ │ │ │ + @ instruction: 0x007ce99a │ │ │ │ + rsbseq lr, ip, r6, ror sp │ │ │ │ + rsbseq lr, ip, sl, ror r8 │ │ │ │ + rsbseq lr, ip, sl, ror #18 │ │ │ │ + rsbseq lr, ip, sl, lsl #26 │ │ │ │ + rsbseq lr, ip, r6, asr #16 │ │ │ │ + rsbseq lr, ip, r6, lsr r9 │ │ │ │ + rsbseq lr, ip, lr, asr #26 │ │ │ │ + rsbseq lr, ip, r6, lsl r8 │ │ │ │ + rsbseq lr, ip, r6, lsl #18 │ │ │ │ + ldrshteq lr, [ip], #-114 @ 0xffffff8e │ │ │ │ + rsbseq lr, ip, r2, ror #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6d874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050fd8 │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ addlt r6, r5, r0, lsl #19 │ │ │ │ subsle r2, pc, r0, lsl #18 │ │ │ │ @@ -4174,29 +4174,29 @@ │ │ │ │ biccs pc, pc, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2066 @ 0xfffff7ee │ │ │ │ blx 3d29e4 │ │ │ │ blls 68a28 │ │ │ │ ldrbtmi r4, [r8], #-1570 @ 0xfffff9de │ │ │ │ blx ff2529f0 │ │ │ │ ldrb r9, [r0], r1, lsl #22 │ │ │ │ - rsbseq lr, ip, sl, lsr #23 │ │ │ │ - rsbseq lr, ip, r0, lsl #23 │ │ │ │ - rsbseq lr, ip, r2, ror #9 │ │ │ │ - ldrsbteq lr, [ip], #-82 @ 0xffffffae │ │ │ │ - rsbseq lr, ip, lr, lsr #19 │ │ │ │ - ldrhteq lr, [ip], #-66 @ 0xffffffbe │ │ │ │ - rsbseq lr, ip, r2, lsr #11 │ │ │ │ - rsbseq lr, ip, r2, asr #18 │ │ │ │ - rsbseq lr, ip, lr, ror r4 │ │ │ │ - rsbseq lr, ip, lr, ror #10 │ │ │ │ - rsbseq lr, ip, r6, lsl #19 │ │ │ │ - rsbseq lr, ip, lr, asr #8 │ │ │ │ - rsbseq lr, ip, lr, lsr r5 │ │ │ │ - rsbseq lr, ip, sl, lsr #8 │ │ │ │ - rsbseq lr, ip, sl, lsl r5 │ │ │ │ + ldrhteq lr, [ip], #-178 @ 0xffffff4e │ │ │ │ + rsbseq lr, ip, r8, lsl #23 │ │ │ │ + rsbseq lr, ip, sl, ror #9 │ │ │ │ + ldrsbteq lr, [ip], #-90 @ 0xffffffa6 │ │ │ │ + ldrhteq lr, [ip], #-150 @ 0xffffff6a │ │ │ │ + ldrhteq lr, [ip], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq lr, ip, sl, lsr #11 │ │ │ │ + rsbseq lr, ip, sl, asr #18 │ │ │ │ + rsbseq lr, ip, r6, lsl #9 │ │ │ │ + rsbseq lr, ip, r6, ror r5 │ │ │ │ + rsbseq lr, ip, lr, lsl #19 │ │ │ │ + rsbseq lr, ip, r6, asr r4 │ │ │ │ + rsbseq lr, ip, r6, asr #10 │ │ │ │ + rsbseq lr, ip, r2, lsr r4 │ │ │ │ + rsbseq lr, ip, r2, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x469a4616 │ │ │ │ movwcs lr, #22992 @ 0x59d0 │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @@ -4365,26 +4365,26 @@ │ │ │ │ ldmdami r0, {r0, r1, r2, r3, r6, r7, r8, sp} │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ stmdami pc, {r0, r4, r7, fp, ip, sp, lr, pc} @ │ │ │ │ strtmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ blls 95214 │ │ │ │ svclt 0x0000e6d3 │ │ │ │ - ldrsbteq lr, [ip], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq lr, ip, sl, asr #5 │ │ │ │ - rsbseq lr, ip, sl, ror #12 │ │ │ │ - rsbseq lr, ip, sl, lsr #3 │ │ │ │ - @ instruction: 0x007ce29a │ │ │ │ - rsbseq lr, ip, r6, ror r6 │ │ │ │ - ldrsbteq lr, [ip], #-104 @ 0xffffff98 │ │ │ │ - rsbseq lr, ip, r0, ror #2 │ │ │ │ - rsbseq lr, ip, r0, asr r2 │ │ │ │ - rsbseq lr, ip, r8, ror #12 │ │ │ │ - rsbseq lr, ip, r0, lsr r1 │ │ │ │ - rsbseq lr, ip, r0, lsr #4 │ │ │ │ + rsbseq lr, ip, r2, ror #3 │ │ │ │ + ldrsbteq lr, [ip], #-34 @ 0xffffffde │ │ │ │ + rsbseq lr, ip, r2, ror r6 │ │ │ │ + ldrhteq lr, [ip], #-18 @ 0xffffffee │ │ │ │ + rsbseq lr, ip, r2, lsr #5 │ │ │ │ + rsbseq lr, ip, lr, ror r6 │ │ │ │ + rsbseq lr, ip, r0, ror #13 │ │ │ │ + rsbseq lr, ip, r8, ror #2 │ │ │ │ + rsbseq lr, ip, r8, asr r2 │ │ │ │ + rsbseq lr, ip, r0, ror r6 │ │ │ │ + rsbseq lr, ip, r8, lsr r1 │ │ │ │ + rsbseq lr, ip, r8, lsr #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r8], r4, lsl #12 │ │ │ │ ldrdeq lr, [r5, -r0] │ │ │ │ addmi fp, r1, #131 @ 0x83 │ │ │ │ @@ -4552,26 +4552,26 @@ │ │ │ │ biccs pc, pc, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ @ instruction: 0xff1af000 │ │ │ │ blls 29004 │ │ │ │ ldrbtmi r4, [r8], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xffd4f000 │ │ │ │ ldrb r9, [r4], r0, lsl #22 │ │ │ │ - rsbseq sp, ip, r2, ror #29 │ │ │ │ - ldrsbteq sp, [ip], #-242 @ 0xffffff0e │ │ │ │ - rsbseq lr, ip, r4, ror r3 │ │ │ │ - ldrhteq sp, [ip], #-230 @ 0xffffff1a │ │ │ │ - rsbseq sp, ip, r6, lsr #31 │ │ │ │ - rsbseq lr, ip, r4, lsl #7 │ │ │ │ - rsbseq lr, ip, r6, ror #7 │ │ │ │ - rsbseq sp, ip, r0, ror lr │ │ │ │ - rsbseq sp, ip, r0, ror #30 │ │ │ │ - rsbseq lr, ip, sl, ror r3 │ │ │ │ - rsbseq sp, ip, r2, asr #28 │ │ │ │ - rsbseq sp, ip, r2, lsr pc │ │ │ │ + rsbseq sp, ip, sl, ror #29 │ │ │ │ + ldrsbteq sp, [ip], #-250 @ 0xffffff06 │ │ │ │ + rsbseq lr, ip, ip, ror r3 │ │ │ │ + ldrhteq sp, [ip], #-238 @ 0xffffff12 │ │ │ │ + rsbseq sp, ip, lr, lsr #31 │ │ │ │ + rsbseq lr, ip, ip, lsl #7 │ │ │ │ + rsbseq lr, ip, lr, ror #7 │ │ │ │ + rsbseq sp, ip, r8, ror lr │ │ │ │ + rsbseq sp, ip, r8, ror #30 │ │ │ │ + rsbseq lr, ip, r2, lsl #7 │ │ │ │ + rsbseq sp, ip, sl, asr #28 │ │ │ │ + rsbseq sp, ip, sl, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb6e210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff8 │ │ │ │ @ instruction: 0xf1bcc000 │ │ │ │ eorle r0, r1, r0, lsl #30 │ │ │ │ stmibvs r1, {r1, r2, r3, r7, r9, sl, lr} │ │ │ │ @@ -4592,15 +4592,15 @@ │ │ │ │ @ instruction: 0xf8ce2300 │ │ │ │ stclt 0, cr3, [r8, #-0] │ │ │ │ @ instruction: 0x46104619 │ │ │ │ cdp2 0, 12, cr15, cr8, cr0, {0} │ │ │ │ pop {r1, fp, lr} │ │ │ │ ldrbtmi r4, [r8], #-8 │ │ │ │ svclt 0x0082f000 │ │ │ │ - rsbseq lr, ip, lr, lsr #6 │ │ │ │ + rsbseq lr, ip, r6, lsr r3 │ │ │ │ ldrdgt pc, [r0], -r1 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strlt sp, [r0, #-34] @ 0xffffffde │ │ │ │ stmibvs r1, {r1, r2, r3, r7, r9, sl, lr} │ │ │ │ andle r1, sl, fp, asr #28 │ │ │ │ bl b109c │ │ │ │ and r0, r1, r1, lsl #5 │ │ │ │ @@ -4648,16 +4648,16 @@ │ │ │ │ movwcs r4, #2311 @ 0x907 │ │ │ │ andcs r9, r1, r0 │ │ │ │ strls r4, [r1], #-1145 @ 0xfffffb87 │ │ │ │ stmib r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0x460481f0 │ │ │ │ ldrb r4, [r1, r2, lsl #12]! │ │ │ │ - rsbseq lr, ip, r8, asr #5 │ │ │ │ - @ instruction: 0x007ce298 │ │ │ │ + ldrsbteq lr, [ip], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq lr, ip, r0, lsr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ ldrmi r4, [r9], -r2, lsl #13 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r8, sl, fp, ip, pc}^ │ │ │ │ @@ -4945,16 +4945,16 @@ │ │ │ │ @ instruction: 0xe7b5fb3f │ │ │ │ ldmdb r8, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r7, r8, r2, lsr #10 │ │ │ │ addeq r7, r8, r0, lsl r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ andeq r1, r0, r0, lsr #6 │ │ │ │ addeq r7, r8, r8, lsr #9 │ │ │ │ - rsbseq sp, ip, ip, lsl #29 │ │ │ │ - rsbseq sp, ip, r8, lsr #28 │ │ │ │ + @ instruction: 0x007cde94 │ │ │ │ + rsbseq sp, ip, r0, lsr lr │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f4f8cc │ │ │ │ addlt r4, r2, pc, lsl #18 │ │ │ │ bge ea258 │ │ │ │ stmiapl fp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -5109,16 +5109,16 @@ │ │ │ │ @ instruction: 0xf7fae79d │ │ │ │ svclt 0x0000e812 │ │ │ │ addeq r7, r8, r8, lsl r3 │ │ │ │ addeq r7, r8, r2, lsl r3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ andeq r0, r0, r4, asr #30 │ │ │ │ addeq r7, r8, ip, lsr #5 │ │ │ │ - rsbseq sp, ip, lr, lsl #25 │ │ │ │ - rsbseq sp, ip, lr, lsl ip │ │ │ │ + @ instruction: 0x007cdc96 │ │ │ │ + rsbseq sp, ip, r6, lsr #24 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f4f8cc │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ bmi 483ab4 │ │ │ │ ldrbtmi sl, [ip], #2819 @ 0xb03 │ │ │ │ @@ -5247,15 +5247,15 @@ │ │ │ │ bfi r6, ip, #16, #14 │ │ │ │ mrc 7, 7, APSR_nzcv, cr12, cr9, {7} │ │ │ │ addeq r7, r8, r4, ror r0 │ │ │ │ addeq r7, r8, lr, rrx │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ andeq r0, r0, r4, asr #30 │ │ │ │ addeq r7, r8, r6 │ │ │ │ - rsbseq sp, ip, sl, ror #19 │ │ │ │ + ldrshteq sp, [ip], #-146 @ 0xffffff6e │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f4f8cc │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ bmi 483cd8 │ │ │ │ ldrbtmi sl, [ip], #2819 @ 0xb03 │ │ │ │ @@ -5394,15 +5394,15 @@ │ │ │ │ @ instruction: 0x46146973 │ │ │ │ @ instruction: 0xf7f9e7d0 │ │ │ │ svclt 0x0000edd6 │ │ │ │ addeq r6, r8, r6, asr lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r6, r8, ip, asr #28 │ │ │ │ addeq r6, r8, r4, lsr lr │ │ │ │ - rsbseq sp, ip, r4, ror #15 │ │ │ │ + rsbseq sp, ip, ip, ror #15 │ │ │ │ andeq r0, r0, r4, asr #30 │ │ │ │ vst3.8 {d27-d29}, [pc], r8 │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00ecf8cc │ │ │ │ ldrd pc, [ip], #-143 @ 0xffffff71 │ │ │ │ blmi 503f30 │ │ │ │ @@ -5487,15 +5487,15 @@ │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, r4, lsl r4 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d13, d13, d2 │ │ │ │ ldclt 13, cr4, [r0, #-112]! @ 0xffffff90 │ │ │ │ ldc 7, cr15, [r4, #-996] @ 0xfffffc1c │ │ │ │ addeq r6, r8, r6, ror #23 │ │ │ │ - ldrshteq sp, [ip], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq sp, ip, r4, lsl #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r8, r8, r8, asr #3 │ │ │ │ addeq r8, r8, sl, ror #10 │ │ │ │ addeq r6, r8, r8, lsr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6f090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -5513,15 +5513,15 @@ │ │ │ │ mcrr 7, 15, pc, r4, cr9 @ │ │ │ │ svclt 0x00bc2800 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ blle a4ecc │ │ │ │ svcvs 0x0080f5b0 │ │ │ │ blmi 8ce734 │ │ │ │ ldmdavs sp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - blmi 884394 │ │ │ │ + blmi 884394 │ │ │ │ tstcs r0, r2, lsr #12 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bmi 7e9d8c │ │ │ │ ldrbtmi r4, [sl], #-2842 @ 0xfffff4e6 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldrcc pc, [ip], #-2269 @ 0xfffff723 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -5549,18 +5549,18 @@ │ │ │ │ strb pc, [sl, r7, lsl #29] @ │ │ │ │ stc 7, cr15, [r0], #996 @ 0x3e4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r6, r8, lr, asr #22 │ │ │ │ addeq r8, r8, r0, lsr r1 │ │ │ │ ldrdeq r8, [r8], r0 │ │ │ │ addeq r6, r8, lr, lsl #22 │ │ │ │ - ldrshteq sp, [ip], #-68 @ 0xffffffbc │ │ │ │ + ldrshteq sp, [ip], #-76 @ 0xffffffb4 │ │ │ │ ldrdeq r8, [r8], r6 │ │ │ │ addeq r8, r8, r6, ror r4 │ │ │ │ - ldrhteq sp, [ip], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq sp, ip, r0, asr #9 │ │ │ │ vst3.8 {d27-d29}, [pc] │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ addlt r4, r3, pc, lsl #20 │ │ │ │ stmdbge r4, {r0, r1, r2, r3, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf851447a │ │ │ │ @@ -5663,27 +5663,27 @@ │ │ │ │ @ instruction: 0xe7d7ff31 │ │ │ │ vtst.8 d20, d0, d0 │ │ │ │ ldrbtmi r1, [r8], #-329 @ 0xfffffeb7 │ │ │ │ @ instruction: 0xf7ff300c │ │ │ │ stmdami lr, {r0, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4478 │ │ │ │ strb pc, [fp, r5, lsr #30] @ │ │ │ │ - rsbseq sp, ip, r2, lsl r4 │ │ │ │ - rsbseq ip, lr, r2, lsr #10 │ │ │ │ - rsbseq sp, ip, r2, lsr #7 │ │ │ │ - rsbseq sp, ip, r0, ror r3 │ │ │ │ - addeq r4, r3, r2, lsr #3 │ │ │ │ - rsbseq sp, ip, r2, asr r3 │ │ │ │ - addeq r4, r3, r4, lsl #3 │ │ │ │ - rsbseq sp, ip, ip, lsr r3 │ │ │ │ - rsbseq sp, ip, r8, asr #6 │ │ │ │ - rsbseq sp, ip, r2, lsr #6 │ │ │ │ - addeq r4, r3, r4, asr r1 │ │ │ │ - rsbseq sp, ip, sl, lsl #6 │ │ │ │ - addeq r4, r3, ip, lsr r1 │ │ │ │ + rsbseq sp, ip, sl, lsl r4 │ │ │ │ + rsbseq ip, lr, sl, lsr #10 │ │ │ │ + rsbseq sp, ip, sl, lsr #7 │ │ │ │ + rsbseq sp, ip, r8, ror r3 │ │ │ │ + addeq r4, r3, sl, lsr #3 │ │ │ │ + rsbseq sp, ip, sl, asr r3 │ │ │ │ + addeq r4, r3, ip, lsl #3 │ │ │ │ + rsbseq sp, ip, r4, asr #6 │ │ │ │ + rsbseq sp, ip, r0, asr r3 │ │ │ │ + rsbseq sp, ip, sl, lsr #6 │ │ │ │ + addeq r4, r3, ip, asr r1 │ │ │ │ + rsbseq sp, ip, r2, lsl r3 │ │ │ │ + addeq r4, r3, r4, asr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6f370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 16dc0f8 │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ stmdavs r3, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ blvs 16c4630 │ │ │ │ @@ -5773,17 +5773,17 @@ │ │ │ │ movwls r9, #513 @ 0x201 │ │ │ │ strmi r6, [r8, r9, lsl #16]! │ │ │ │ andcc lr, r0, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ strb sl, [r5, -lr, ror #30]! │ │ │ │ addeq r6, r8, r2, lsl #17 │ │ │ │ andeq r0, r0, r4, asr #30 │ │ │ │ - ldrsbteq sp, [ip], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq sp, ip, r8, asr #3 │ │ │ │ - rsbseq r6, sp, r4, rrx │ │ │ │ + rsbseq sp, ip, r2, ror #3 │ │ │ │ + ldrsbteq sp, [ip], #-16 │ │ │ │ + rsbseq r6, sp, ip, rrx │ │ │ │ andeq r1, r0, r0, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb6f504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ strmi r6, [ip], -r0, asr #18 │ │ │ │ @ instruction: 0xf7f9b108 │ │ │ │ @@ -5796,17 +5796,17 @@ │ │ │ │ mvnscs r4, r7, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ pop {r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf7ff4038 │ │ │ │ svclt 0x0000be1b │ │ │ │ - rsbseq ip, lr, ip, lsr r2 │ │ │ │ - ldrshteq sp, [ip], #-12 │ │ │ │ - rsbseq sp, ip, r8, lsl #2 │ │ │ │ + rsbseq ip, lr, r4, asr #4 │ │ │ │ + rsbseq sp, ip, r4, lsl #2 │ │ │ │ + rsbseq sp, ip, r0, lsl r1 │ │ │ │ blmi 12ab64 │ │ │ │ ldrbtmi r4, [fp], #-1146 @ 0xfffffb86 │ │ │ │ andsvs r6, r9, r0, lsl r0 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x00887cb0 │ │ │ │ addeq r8, r8, sl, asr r0 │ │ │ │ andcs r4, r0, r4, lsl #20 │ │ │ │ @@ -5961,16 +5961,16 @@ │ │ │ │ subeq lr, r3, #2048 @ 0x800 │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ eorcs pc, r2, r0, asr r8 @ │ │ │ │ tsteq r2, r1, asr #20 │ │ │ │ strdvs sp, [r9], -r4 @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - addeq ip, r3, r0, lsl #2 │ │ │ │ - addeq fp, r3, r2, lsr #30 │ │ │ │ + addeq ip, r3, r8, lsl #2 │ │ │ │ + addeq fp, r3, sl, lsr #30 │ │ │ │ ldrblt r4, [r0, #595]! @ 0x253 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ ldreq pc, [pc], #-2 @ 185f0 │ │ │ │ subsmi fp, ip, #88, 30 @ 0x160 │ │ │ │ @ instruction: 0x46051b12 │ │ │ │ vldmdble r2!, {s5-s4} │ │ │ │ orrcc r3, r0, r1, lsl #20 │ │ │ │ @@ -6186,17 +6186,17 @@ │ │ │ │ @ instruction: 0xf8d50281 │ │ │ │ b 10ed08c │ │ │ │ svclt 0x00040305 │ │ │ │ ldrdcs pc, [r0, #130]! @ 0x82 │ │ │ │ eorvs r4, r3, r3, lsl r3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - @ instruction: 0x0083bdb0 │ │ │ │ - umulleq fp, r3, r0, ip │ │ │ │ - addeq fp, r3, lr, ror #23 │ │ │ │ + @ instruction: 0x0083bdb8 │ │ │ │ + umulleq fp, r3, r8, ip │ │ │ │ + strdeq fp, [r3], r6 │ │ │ │ ldrblt r4, [r0, #595]! @ 0x253 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ streq pc, [pc], -r2 │ │ │ │ subsmi fp, lr, #88, 30 @ 0x160 │ │ │ │ @ instruction: 0x46071b92 │ │ │ │ vstrle s5, [r6, #-0] │ │ │ │ @ instruction: 0xf1013a01 │ │ │ │ @@ -6297,17 +6297,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf97af7ff │ │ │ │ stmdbls r3, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7ff4478 │ │ │ │ blls 1173e8 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq ip, ip, r0, lsr #19 │ │ │ │ - rsbseq ip, ip, ip, ror #18 │ │ │ │ - rsbseq r5, sp, ip, asr #15 │ │ │ │ + rsbseq ip, ip, r8, lsr #19 │ │ │ │ + rsbseq ip, ip, r4, ror r9 │ │ │ │ + ldrsbteq r5, [sp], #-116 @ 0xffffff8c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb6fd30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ tstlt sl, #26214400 @ 0x1900000 │ │ │ │ ldrdgt pc, [r8], -r4 │ │ │ │ @@ -6339,18 +6339,18 @@ │ │ │ │ ldrbtmi r2, [r8], #-403 @ 0xfffffe6d │ │ │ │ @ instruction: 0xf7ff300c │ │ │ │ stmdami r7, {r0, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9e0f7ff │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrshteq ip, [ip], #-140 @ 0xffffff74 │ │ │ │ - rsbseq ip, ip, ip, lsl r9 │ │ │ │ - rsbseq ip, ip, r2, asr #17 │ │ │ │ - rsbseq r5, sp, r2, lsr #14 │ │ │ │ + rsbseq ip, ip, r4, lsl #18 │ │ │ │ + rsbseq ip, ip, r4, lsr #18 │ │ │ │ + rsbseq ip, ip, sl, asr #17 │ │ │ │ + rsbseq r5, sp, sl, lsr #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ blls 1ea648 │ │ │ │ vstrle d18, [r3, #-0] │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @@ -6397,23 +6397,23 @@ │ │ │ │ cmpcs r1, sp, lsl #16 │ │ │ │ ldrbtcc pc, [pc], #79 @ 18c98 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8aef7ff │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ @ instruction: 0xf96af7ff │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - rsbseq ip, ip, ip, lsl #17 │ │ │ │ - rsbseq ip, ip, ip, lsr #16 │ │ │ │ - rsbseq r5, sp, ip, lsl #13 │ │ │ │ - rsbseq ip, ip, r0, lsl r8 │ │ │ │ - rsbseq r5, sp, r0, ror r6 │ │ │ │ - ldrshteq ip, [ip], #-112 @ 0xffffff90 │ │ │ │ + @ instruction: 0x007cc894 │ │ │ │ rsbseq ip, ip, r4, lsr r8 │ │ │ │ - ldrsbteq ip, [ip], #-116 @ 0xffffff8c │ │ │ │ - addeq r3, r3, r6, asr #11 │ │ │ │ + @ instruction: 0x007d5694 │ │ │ │ + rsbseq ip, ip, r8, lsl r8 │ │ │ │ + rsbseq r5, sp, r8, ror r6 │ │ │ │ + ldrshteq ip, [ip], #-120 @ 0xffffff88 │ │ │ │ + rsbseq ip, ip, ip, lsr r8 │ │ │ │ + ldrsbteq ip, [ip], #-124 @ 0xffffff84 │ │ │ │ + addeq r3, r3, lr, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6fed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf04fb083 │ │ │ │ strdvs r3, [sl], -pc @ │ │ │ │ @ instruction: 0x4798689b │ │ │ │ @@ -6424,16 +6424,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ff300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf936f7ff │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq ip, ip, lr, ror #14 │ │ │ │ - rsbseq r5, sp, lr, asr #11 │ │ │ │ + rsbseq ip, ip, r6, ror r7 │ │ │ │ + ldrsbteq r5, [sp], #-86 @ 0xffffffaa │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb6ff28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmvs fp, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x46034798 │ │ │ │ tstle r2, r1, lsl #16 │ │ │ │ @@ -6443,16 +6443,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf856f7ff │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7ff4478 │ │ │ │ blls 971a0 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq ip, ip, r4, lsr #14 │ │ │ │ - rsbseq r5, sp, r4, lsl #11 │ │ │ │ + rsbseq ip, ip, ip, lsr #14 │ │ │ │ + rsbseq r5, sp, ip, lsl #11 │ │ │ │ ldrbmi r6, [r0, -r0, asr #17]! │ │ │ │ ldrbmi r6, [r0, -r1, asr #1]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x46044d30 │ │ │ │ @@ -6500,22 +6500,22 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r4, [r9], -fp, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe0f7fe │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf89cf7ff │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - ldrshteq ip, [ip], #-104 @ 0xffffff98 │ │ │ │ - rsbseq ip, ip, lr, lsl #13 │ │ │ │ - addeq r3, r3, r0, lsl #9 │ │ │ │ - rsbseq ip, ip, r8, ror r6 │ │ │ │ - ldrsbteq r5, [sp], #-70 @ 0xffffffba │ │ │ │ - rsbseq ip, ip, r2, ror r6 │ │ │ │ - rsbseq ip, ip, r8, lsr r6 │ │ │ │ - addeq r3, r3, sl, lsr #8 │ │ │ │ + rsbseq ip, ip, r0, lsl #14 │ │ │ │ + @ instruction: 0x007cc696 │ │ │ │ + addeq r3, r3, r8, lsl #9 │ │ │ │ + rsbseq ip, ip, r0, lsl #13 │ │ │ │ + ldrsbteq r5, [sp], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq ip, ip, sl, ror r6 │ │ │ │ + rsbseq ip, ip, r0, asr #12 │ │ │ │ + addeq r3, r3, r2, lsr r4 │ │ │ │ biclt r6, fp, r3, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb70074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ andsne pc, r5, #64, 4 │ │ │ │ @@ -6523,15 +6523,15 @@ │ │ │ │ @ instruction: 0xf7fa9101 │ │ │ │ stmdbls r1, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mcrlt 7, 7, pc, cr0, cr10, {7} @ │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbseq ip, ip, r0, lsl #12 │ │ │ │ + rsbseq ip, ip, r8, lsl #12 │ │ │ │ ldrbmi r6, [r0, -r0, lsl #16]! │ │ │ │ ldrbmi r6, [r0, -r0, asr #16]! │ │ │ │ ldrbmi r6, [r0, -r0, lsl #17]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb700bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @@ -6606,15 +6606,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ mrrc 7, 15, pc, r8, cr8 @ │ │ │ │ addeq r5, r8, r2, lsr #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, ip, lr, lsl #11 │ │ │ │ + @ instruction: 0x007cc596 │ │ │ │ addeq r5, r8, lr, lsr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb70200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ mcr2 7, 5, pc, cr14, cr15, {7} @ │ │ │ │ @@ -6837,25 +6837,25 @@ │ │ │ │ strb pc, [r4, r1, lsl #28]! @ │ │ │ │ strtmi r4, [r9], -lr, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ ldc2l 7, cr15, [r6, #1016]! @ 0x3f8 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ - @ instruction: 0x007cc290 │ │ │ │ - ldrshteq ip, [ip], #-30 @ 0xffffffe2 │ │ │ │ - ldrhteq r4, [sp], #-250 @ 0xffffff06 │ │ │ │ - ldrsbteq ip, [ip], #-26 @ 0xffffffe6 │ │ │ │ - addeq r2, r3, r8, lsr #30 │ │ │ │ - ldrhteq ip, [ip], #-30 @ 0xffffffe2 │ │ │ │ - addeq r2, r3, ip, lsl #30 │ │ │ │ - rsbseq ip, ip, r6, lsr #3 │ │ │ │ - strdeq r2, [r3], r4 │ │ │ │ - @ instruction: 0x007cc190 │ │ │ │ - ldrdeq r2, [r3], lr │ │ │ │ + @ instruction: 0x007cc298 │ │ │ │ + rsbseq ip, ip, r6, lsl #4 │ │ │ │ + rsbseq r4, sp, r2, asr #31 │ │ │ │ + rsbseq ip, ip, r2, ror #3 │ │ │ │ + addeq r2, r3, r0, lsr pc │ │ │ │ + rsbseq ip, ip, r6, asr #3 │ │ │ │ + addeq r2, r3, r4, lsl pc │ │ │ │ + rsbseq ip, ip, lr, lsr #3 │ │ │ │ + strdeq r2, [r3], ip │ │ │ │ + @ instruction: 0x007cc198 │ │ │ │ + addeq r2, r3, r6, ror #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 154880 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ blmi baae3c │ │ │ │ strmi fp, [pc], -r9, lsl #1 │ │ │ │ @@ -6900,19 +6900,19 @@ │ │ │ │ @ instruction: 0xf06f71a7 │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7fe300c │ │ │ │ stmdami r7, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ ldc2l 7, cr15, [r8, #-1016]! @ 0xfffffc08 │ │ │ │ svclt 0x0000e7d8 │ │ │ │ - rsbseq ip, ip, r4, asr r1 │ │ │ │ + rsbseq ip, ip, ip, asr r1 │ │ │ │ + rsbseq ip, ip, r6, asr #1 │ │ │ │ + rsbseq r4, sp, r2, lsl #29 │ │ │ │ + @ instruction: 0x007cc09e │ │ │ │ ldrhteq ip, [ip], #-14 │ │ │ │ - rsbseq r4, sp, sl, ror lr │ │ │ │ - @ instruction: 0x007cc096 │ │ │ │ - ldrhteq ip, [ip], #-6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb706ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -6962,18 +6962,18 @@ │ │ │ │ ldmib r4, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfffffafd │ │ │ │ strdeq r5, [r8], ip │ │ │ │ @ instruction: 0xfffffc6d │ │ │ │ @ instruction: 0xfffff9a7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0xfffffa27 │ │ │ │ - rsbseq ip, ip, r4, lsl r0 │ │ │ │ + rsbseq ip, ip, ip, lsl r0 │ │ │ │ addeq r5, r8, r4, asr #9 │ │ │ │ - ldrhteq fp, [ip], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r4, sp, r6, ror sp │ │ │ │ + rsbseq fp, ip, r2, asr #31 │ │ │ │ + rsbseq r4, sp, lr, ror sp │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb707a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andls r4, r1, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf7ff9100 │ │ │ │ @@ -7049,15 +7049,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ ldm ip, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r5, r8, r2, lsl #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq fp, ip, r0, ror #29 │ │ │ │ + rsbseq fp, ip, r8, ror #29 │ │ │ │ addeq r5, r8, r6, lsr r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb708f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ blx cd7706 │ │ │ │ @@ -7220,21 +7220,21 @@ │ │ │ │ @ instruction: 0xe7de34ff │ │ │ │ vadd.i8 d20, d0, d10 │ │ │ │ ldrbtmi r1, [r8], #-295 @ 0xfffffed9 │ │ │ │ @ instruction: 0xf7fe300c │ │ │ │ stmdami r8, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ udf #4001 @ 0xfa1 │ │ │ │ - rsbseq fp, ip, r0, lsr #25 │ │ │ │ - rsbseq fp, ip, r8, asr #24 │ │ │ │ - rsbseq r4, sp, ip, ror r9 │ │ │ │ - rsbseq fp, ip, sl, lsr #24 │ │ │ │ - strdeq r2, [r3], r0 │ │ │ │ - rsbseq fp, ip, lr, lsl #24 │ │ │ │ - ldrdeq r2, [r3], r4 │ │ │ │ + rsbseq fp, ip, r8, lsr #25 │ │ │ │ + rsbseq fp, ip, r0, asr ip │ │ │ │ + rsbseq r4, sp, r4, lsl #19 │ │ │ │ + rsbseq fp, ip, r2, lsr ip │ │ │ │ + strdeq r2, [r3], r8 │ │ │ │ + rsbseq fp, ip, r6, lsl ip │ │ │ │ + ldrdeq r2, [r3], ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 154e78 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r7, r9, asr #26 │ │ │ │ cdp 6, 11, cr4, cr0, cr8, {4} │ │ │ │ @@ -7306,26 +7306,26 @@ │ │ │ │ @ instruction: 0x71a3f44f │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf98af7fe │ │ │ │ strtmi r4, [r9], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ ldr pc, [r2, r5, asr #20]! │ │ │ │ - ldrsbteq fp, [ip], #-190 @ 0xffffff42 │ │ │ │ - rsbseq fp, ip, r0, ror fp │ │ │ │ - rsbseq fp, ip, ip, lsr #22 │ │ │ │ - rsbseq r4, sp, r0, ror #16 │ │ │ │ - rsbseq fp, ip, r4, lsl fp │ │ │ │ - rsbseq r4, sp, r8, asr #16 │ │ │ │ - ldrshteq fp, [ip], #-160 @ 0xffffff60 │ │ │ │ - @ instruction: 0x008327b6 │ │ │ │ - ldrsbteq fp, [ip], #-164 @ 0xffffff5c │ │ │ │ - umulleq r2, r3, sl, r7 │ │ │ │ - ldrhteq fp, [ip], #-168 @ 0xffffff58 │ │ │ │ - rsbseq fp, ip, r0, asr sl │ │ │ │ + rsbseq fp, ip, r6, ror #23 │ │ │ │ + rsbseq fp, ip, r8, ror fp │ │ │ │ + rsbseq fp, ip, r4, lsr fp │ │ │ │ + rsbseq r4, sp, r8, ror #16 │ │ │ │ + rsbseq fp, ip, ip, lsl fp │ │ │ │ + rsbseq r4, sp, r0, asr r8 │ │ │ │ + ldrshteq fp, [ip], #-168 @ 0xffffff58 │ │ │ │ + @ instruction: 0x008327be │ │ │ │ + ldrsbteq fp, [ip], #-172 @ 0xffffff54 │ │ │ │ + addeq r2, r3, r2, lsr #15 │ │ │ │ + rsbseq fp, ip, r0, asr #21 │ │ │ │ + rsbseq fp, ip, r8, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb70d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ bleq 5516c │ │ │ │ @ instruction: 0xf918f7ff │ │ │ │ bleq 551b4 │ │ │ │ @@ -7402,18 +7402,18 @@ │ │ │ │ mrc 7, 0, APSR_nzcv, cr14, cr7, {7} │ │ │ │ @ instruction: 0xfffffb09 │ │ │ │ addeq r4, r8, r0, lsl lr │ │ │ │ @ instruction: 0xfffff9a9 │ │ │ │ @ instruction: 0xfffffb9b │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0xfffffa5b │ │ │ │ - rsbseq fp, ip, ip, lsr #19 │ │ │ │ + ldrhteq fp, [ip], #-148 @ 0xffffff6c │ │ │ │ ldrdeq r4, [r8], r8 │ │ │ │ - rsbseq fp, ip, r6, asr r9 │ │ │ │ - rsbseq r4, sp, sl, lsl #13 │ │ │ │ + rsbseq fp, ip, lr, asr r9 │ │ │ │ + @ instruction: 0x007d4692 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb70e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ @ instruction: 0xf868f7ff │ │ │ │ stmdals r1, {r2, r9, sl, lr} │ │ │ │ @@ -7458,15 +7458,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ stc 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ addeq r4, r8, r6, lsl sp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq fp, [ip], #-132 @ 0xffffff7c │ │ │ │ + ldrhteq fp, [ip], #-140 @ 0xffffff74 │ │ │ │ addeq r4, r8, sl, asr #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb7c970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ @@ -7591,21 +7591,21 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 19f54 @ │ │ │ │ stmdami sl, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r2, [r8], #-498 @ 0xfffffe0e │ │ │ │ @ instruction: 0xf7fd300c │ │ │ │ stmdami r8, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ ldrb pc, [r1, r9, lsl #16]! @ │ │ │ │ - ldrshteq fp, [ip], #-100 @ 0xffffff9c │ │ │ │ - ldrhteq fp, [ip], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r4, sp, sl, lsr #7 │ │ │ │ - @ instruction: 0x007cb698 │ │ │ │ - addeq r2, r3, lr, lsl r3 │ │ │ │ - rsbseq fp, ip, lr, ror r6 │ │ │ │ - addeq r2, r3, r4, lsl #6 │ │ │ │ + ldrshteq fp, [ip], #-108 @ 0xffffff94 │ │ │ │ + ldrhteq fp, [ip], #-110 @ 0xffffff92 │ │ │ │ + ldrhteq r4, [sp], #-50 @ 0xffffffce │ │ │ │ + rsbseq fp, ip, r0, lsr #13 │ │ │ │ + addeq r2, r3, r6, lsr #6 │ │ │ │ + rsbseq fp, ip, r6, lsl #13 │ │ │ │ + addeq r2, r3, ip, lsl #6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ blmi 92ba00 │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ @ instruction: 0x4604447b │ │ │ │ @@ -7639,19 +7639,19 @@ │ │ │ │ @ instruction: 0xf06f7186 │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7fd300c │ │ │ │ stmdami r7, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xffaaf7fd │ │ │ │ svclt 0x0000e7dc │ │ │ │ - rsbseq fp, ip, r4, asr r6 │ │ │ │ - rsbseq fp, ip, r6, ror #11 │ │ │ │ - ldrsbteq r4, [sp], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq fp, ip, r2, asr #11 │ │ │ │ - rsbseq fp, ip, sl, lsl r5 │ │ │ │ + rsbseq fp, ip, ip, asr r6 │ │ │ │ + rsbseq fp, ip, lr, ror #11 │ │ │ │ + rsbseq r4, sp, r2, ror #5 │ │ │ │ + rsbseq fp, ip, sl, asr #11 │ │ │ │ + rsbseq fp, ip, r2, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb71248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf7fe9101 │ │ │ │ stmdbls r1, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc 8, cr6, [r0, #12] │ │ │ │ @@ -7698,18 +7698,18 @@ │ │ │ │ bl ff3580dc │ │ │ │ @ instruction: 0xfffffcd1 │ │ │ │ addeq r4, r8, ip, ror #18 │ │ │ │ @ instruction: 0xfffffbed │ │ │ │ @ instruction: 0xfffffd4f │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0xfffffc23 │ │ │ │ - rsbseq fp, ip, r8, asr #10 │ │ │ │ + rsbseq fp, ip, r0, asr r5 │ │ │ │ addeq r4, r8, r4, lsr r9 │ │ │ │ - ldrshteq fp, [ip], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r4, sp, r6, ror #3 │ │ │ │ + ldrshteq fp, [ip], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r4, sp, lr, ror #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb71334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ stc 1, cr9, [sp, #4] │ │ │ │ @ instruction: 0xf7fe0b02 │ │ │ │ @@ -7770,15 +7770,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r7, r1 │ │ │ │ @ instruction: 0xf7f7bdf0 │ │ │ │ svclt 0x0000eb36 │ │ │ │ addeq r4, r8, lr, asr r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq fp, ip, r4, asr r4 │ │ │ │ + rsbseq fp, ip, ip, asr r4 │ │ │ │ addeq r4, r8, r8, ror #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -ip, lsl #1 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @@ -7948,20 +7948,20 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrclt 6, 5, ip, cr0, cr7, {7} │ │ │ │ addeq r4, r8, r4, lsr r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq fp, [ip], #-22 @ 0xffffffea │ │ │ │ - rsbseq fp, ip, r2, lsl #3 │ │ │ │ + ldrsbteq fp, [ip], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq fp, ip, sl, lsl #3 │ │ │ │ addeq r4, r8, r4, ror r5 │ │ │ │ - rsbseq fp, ip, lr, ror #2 │ │ │ │ - @ instruction: 0x00831db6 │ │ │ │ - rsbseq r3, sp, r0, lsl lr │ │ │ │ + rsbseq fp, ip, r6, ror r1 │ │ │ │ + @ instruction: 0x00831dbe │ │ │ │ + rsbseq r3, sp, r8, lsl lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb7d130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ ldc2 7, cr15, [sl], {254} @ 0xfe │ │ │ │ @@ -8086,27 +8086,27 @@ │ │ │ │ @ instruction: 0xe7e5fc35 │ │ │ │ vtst.8 d20, d0, d0 │ │ │ │ ldrbtmi r1, [r8], #-325 @ 0xfffffebb │ │ │ │ @ instruction: 0xf7fd300c │ │ │ │ stmdami lr, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4478 │ │ │ │ ldrb pc, [r9, r9, lsr #24] @ │ │ │ │ - rsbseq fp, ip, r2 │ │ │ │ - rsbseq sl, ip, r8, lsl #31 │ │ │ │ - rsbseq r3, sp, r0, asr #24 │ │ │ │ - rsbseq sl, ip, r0, ror #30 │ │ │ │ - rsbseq sl, ip, lr, ror #30 │ │ │ │ - rsbseq sl, ip, r4, asr #30 │ │ │ │ - addeq r1, r3, lr, lsl #23 │ │ │ │ - rsbseq sl, ip, sl, lsr #30 │ │ │ │ - addeq r1, r3, r4, ror fp │ │ │ │ - rsbseq sl, ip, r2, lsl pc │ │ │ │ - addeq r1, r3, ip, asr fp │ │ │ │ - ldrshteq sl, [ip], #-234 @ 0xffffff16 │ │ │ │ - addeq r1, r3, r4, asr #22 │ │ │ │ + rsbseq fp, ip, sl │ │ │ │ + @ instruction: 0x007caf90 │ │ │ │ + rsbseq r3, sp, r8, asr #24 │ │ │ │ + rsbseq sl, ip, r8, ror #30 │ │ │ │ + rsbseq sl, ip, r6, ror pc │ │ │ │ + rsbseq sl, ip, ip, asr #30 │ │ │ │ + umulleq r1, r3, r6, fp │ │ │ │ + rsbseq sl, ip, r2, lsr pc │ │ │ │ + addeq r1, r3, ip, ror fp │ │ │ │ + rsbseq sl, ip, sl, lsl pc │ │ │ │ + addeq r1, r3, r4, ror #22 │ │ │ │ + rsbseq sl, ip, r2, lsl #30 │ │ │ │ + addeq r1, r3, ip, asr #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi d5c20 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ blmi a2c1dc │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ @@ -8145,19 +8145,19 @@ │ │ │ │ @ instruction: 0xf06f115f │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7fd300c │ │ │ │ stmdami r7, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx fed5880a │ │ │ │ svclt 0x0000e7d8 │ │ │ │ - rsbseq sl, ip, r8, ror #29 │ │ │ │ - rsbseq sl, ip, sl, lsr lr │ │ │ │ - ldrshteq r3, [sp], #-162 @ 0xffffff5e │ │ │ │ - rsbseq sl, ip, r2, lsl lr │ │ │ │ - rsbseq sl, ip, lr, lsr #26 │ │ │ │ + ldrshteq sl, [ip], #-224 @ 0xffffff20 │ │ │ │ + rsbseq sl, ip, r2, asr #28 │ │ │ │ + ldrshteq r3, [sp], #-170 @ 0xffffff56 │ │ │ │ + rsbseq sl, ip, sl, lsl lr │ │ │ │ + rsbseq sl, ip, r6, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb71a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ ldrsbtgt pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ ldrsbt pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ ldmdbmi pc, {r2, r3, r4, r5, r6, r7, sl, lr} @ │ │ │ │ @@ -8192,18 +8192,18 @@ │ │ │ │ svc 0x00eef7f6 │ │ │ │ @ instruction: 0xfffff9f9 │ │ │ │ @ instruction: 0x008841b0 │ │ │ │ @ instruction: 0xfffffb59 │ │ │ │ @ instruction: 0xfffff8d3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0xfffff91f │ │ │ │ - ldrshteq sl, [ip], #-220 @ 0xffffff24 │ │ │ │ + rsbseq sl, ip, r4, lsl #28 │ │ │ │ addeq r4, r8, r8, ror r1 │ │ │ │ - rsbseq sl, ip, r2, ror sp │ │ │ │ - rsbseq r3, sp, sl, lsr #20 │ │ │ │ + rsbseq sl, ip, sl, ror sp │ │ │ │ + rsbseq r3, sp, r2, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb71aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ cdp2 3, 14, cr15, cr12, cr5, {6} │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ andsvs r2, sl, r1 │ │ │ │ @@ -8248,15 +8248,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7f6bd70 │ │ │ │ svclt 0x0000ef78 │ │ │ │ addeq r4, r8, r2, ror #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sl, ip, r4, asr #26 │ │ │ │ + rsbseq sl, ip, ip, asr #26 │ │ │ │ addeq r4, r8, ip, rrx │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 355e7c >::_M_default_append(unsigned int)@@Base+0xd0578> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x469ab0b1 │ │ │ │ @@ -8578,15 +8578,15 @@ │ │ │ │ blls 5636c4 │ │ │ │ andcc pc, r8, r3, asr r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blge 9bb410 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ blge 6ec778 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - blge 87fb00 │ │ │ │ + blge 87fb00 │ │ │ │ blge 83fb00 │ │ │ │ blge 7ffb00 │ │ │ │ blge 7bfb00 │ │ │ │ blge 77fb00 │ │ │ │ blge 73fb00 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ @ instruction: 0xf78af142 │ │ │ │ @@ -8818,26 +8818,26 @@ │ │ │ │ blle 1216d44 │ │ │ │ svclt 0x0000e701 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r4, r8, r4, lsl r0 │ │ │ │ addeq r3, r8, ip, lsl #31 │ │ │ │ - ldrshteq sl, [ip], #-182 @ 0xffffff4a │ │ │ │ - ldrhteq sl, [ip], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r3, sp, r4, ror #11 │ │ │ │ - rsbseq sl, ip, r8, ror #12 │ │ │ │ - @ instruction: 0x007d3298 │ │ │ │ - rsbseq sl, ip, r0, lsr r5 │ │ │ │ - rsbseq sl, ip, ip, ror #9 │ │ │ │ - rsbseq r3, sp, ip, lsl r1 │ │ │ │ - ldrhteq sl, [ip], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r3, sp, lr, ror #1 │ │ │ │ - rsbseq sl, ip, ip, ror r4 │ │ │ │ - rsbseq r3, sp, ip, lsr #1 │ │ │ │ + ldrshteq sl, [ip], #-190 @ 0xffffff42 │ │ │ │ + ldrhteq sl, [ip], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r3, sp, ip, ror #11 │ │ │ │ + rsbseq sl, ip, r0, ror r6 │ │ │ │ + rsbseq r3, sp, r0, lsr #5 │ │ │ │ + rsbseq sl, ip, r8, lsr r5 │ │ │ │ + ldrshteq sl, [ip], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r3, sp, r4, lsr #2 │ │ │ │ + rsbseq sl, ip, r6, asr #9 │ │ │ │ + ldrshteq r3, [sp], #-6 │ │ │ │ + rsbseq sl, ip, r4, lsl #9 │ │ │ │ + ldrhteq r3, [sp], #-4 │ │ │ │ blne 1356d94 │ │ │ │ bleq 1516954 │ │ │ │ @ instruction: 0xf0fb4628 │ │ │ │ ldc 2, cr15, [pc, #468] @ 1b4b4 │ │ │ │ @ instruction: 0xeeb07b51 │ │ │ │ ldrb sp, [ip], -r7, asr #22 │ │ │ │ bicslt r9, fp, ip, lsl fp │ │ │ │ @@ -8916,24 +8916,24 @@ │ │ │ │ ldmdami r0, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2315 @ 0xfffff6f5 │ │ │ │ ldc2 7, cr15, [r2, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf7ff9b0b │ │ │ │ @ instruction: 0xf7f6bb25 │ │ │ │ svclt 0x0000ea3c │ │ │ │ ... │ │ │ │ - rsbseq sl, ip, r2, ror #6 │ │ │ │ - @ instruction: 0x007d2f92 │ │ │ │ - rsbseq sl, ip, ip, lsl #6 │ │ │ │ - rsbseq r2, sp, ip, lsr pc │ │ │ │ - rsbseq sl, ip, ip, ror #5 │ │ │ │ - rsbseq r2, sp, ip, lsl pc │ │ │ │ - ldrhteq sl, [ip], #-38 @ 0xffffffda │ │ │ │ - rsbseq r2, sp, r6, ror #29 │ │ │ │ - @ instruction: 0x007ca296 │ │ │ │ - rsbseq r2, sp, r6, asr #29 │ │ │ │ + rsbseq sl, ip, sl, ror #6 │ │ │ │ + @ instruction: 0x007d2f9a │ │ │ │ + rsbseq sl, ip, r4, lsl r3 │ │ │ │ + rsbseq r2, sp, r4, asr #30 │ │ │ │ + ldrshteq sl, [ip], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r2, sp, r4, lsr #30 │ │ │ │ + ldrhteq sl, [ip], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r2, sp, lr, ror #29 │ │ │ │ + @ instruction: 0x007ca29e │ │ │ │ + rsbseq r2, sp, lr, asr #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ bmi fedeccc4 │ │ │ │ strhtlt r4, [r1], r7 │ │ │ │ @ instruction: 0x4605447a │ │ │ │ @@ -9115,36 +9115,36 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7fc4478 │ │ │ │ strb pc, [r2, r3, lsr #24]! @ │ │ │ │ stmia lr!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ umulleq r3, r8, r0, r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq sl, [ip], #-16 │ │ │ │ - rsbseq sl, ip, r6, lsl #2 │ │ │ │ - rsbseq r2, sp, r6, lsr sp │ │ │ │ - rsbseq sl, ip, lr, ror #1 │ │ │ │ - rsbseq r2, sp, lr, lsl sp │ │ │ │ + ldrhteq sl, [ip], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq sl, ip, lr, lsl #2 │ │ │ │ + rsbseq r2, sp, lr, lsr sp │ │ │ │ + ldrshteq sl, [ip], #-6 │ │ │ │ + rsbseq r2, sp, r6, lsr #26 │ │ │ │ addeq r3, r8, r8, lsr r4 │ │ │ │ - rsbseq sl, ip, sl, ror r0 │ │ │ │ - rsbseq sl, ip, r8, rrx │ │ │ │ - rsbseq sl, ip, sl, lsr r0 │ │ │ │ - rsbseq r2, sp, sl, ror #24 │ │ │ │ - rsbseq sl, ip, r4, lsl r0 │ │ │ │ - rsbseq r2, sp, r4, asr #24 │ │ │ │ - ldrshteq r9, [ip], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r2, sp, r8, lsr #24 │ │ │ │ - rsbseq r9, ip, sl, asr #31 │ │ │ │ - ldrshteq r2, [sp], #-186 @ 0xffffff46 │ │ │ │ - ldrhteq r9, [ip], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r2, sp, r0, ror #23 │ │ │ │ - @ instruction: 0x007c9f94 │ │ │ │ - rsbseq r2, sp, r2, asr #23 │ │ │ │ - rsbseq r9, ip, sl, ror pc │ │ │ │ - rsbseq r2, sp, r8, lsr #23 │ │ │ │ + rsbseq sl, ip, r2, lsl #1 │ │ │ │ + rsbseq sl, ip, r0, ror r0 │ │ │ │ + rsbseq sl, ip, r2, asr #32 │ │ │ │ + rsbseq r2, sp, r2, ror ip │ │ │ │ + rsbseq sl, ip, ip, lsl r0 │ │ │ │ + rsbseq r2, sp, ip, asr #24 │ │ │ │ + rsbseq sl, ip, r0 │ │ │ │ + rsbseq r2, sp, r0, lsr ip │ │ │ │ + ldrsbteq r9, [ip], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r2, sp, r2, lsl #24 │ │ │ │ + ldrhteq r9, [ip], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r2, sp, r8, ror #23 │ │ │ │ + @ instruction: 0x007c9f9c │ │ │ │ + rsbseq r2, sp, sl, asr #23 │ │ │ │ + rsbseq r9, ip, r2, lsl #31 │ │ │ │ + ldrhteq r2, [sp], #-176 @ 0xffffff50 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb729ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ andsvs r2, ip, r1, lsl #8 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf10e9301 │ │ │ │ @@ -9158,16 +9158,16 @@ │ │ │ │ orrvc pc, fp, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 2d97da >::_M_default_append(unsigned int)@@Base+0x53ed6> │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7fc4478 │ │ │ │ strtmi pc, [r0], -r5, asr #23 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - ldrhteq r9, [ip], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r2, sp, ip, ror #21 │ │ │ │ + rsbseq r9, ip, r4, asr #29 │ │ │ │ + ldrshteq r2, [sp], #-164 @ 0xffffff5c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb72a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff0 │ │ │ │ addlt r0, r3, r1, lsl #24 │ │ │ │ @ instruction: 0xf8c3461a │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ @@ -9179,16 +9179,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fc300c │ │ │ │ stmdami r5, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fe759836 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r9, ip, sl, ror #28 │ │ │ │ - @ instruction: 0x007d2a9a │ │ │ │ + rsbseq r9, ip, r2, ror lr │ │ │ │ + rsbseq r2, sp, r2, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb72a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 195f7c4 │ │ │ │ blmi 1987a84 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -9288,37 +9288,37 @@ │ │ │ │ @ instruction: 0xf04f481c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff1d99e0 │ │ │ │ @ instruction: 0xf7f5e77d │ │ │ │ svclt 0x0000ef52 │ │ │ │ umulleq r3, r8, r2, r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, ip, r6, ror #27 │ │ │ │ rsbseq r9, ip, lr, ror #27 │ │ │ │ - rsbseq r9, ip, r4, ror #28 │ │ │ │ + ldrshteq r9, [ip], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r9, ip, ip, ror #28 │ │ │ │ andeq r0, r0, pc, lsl #3 │ │ │ │ - rsbseq r9, ip, r0, asr #27 │ │ │ │ - ldrshteq r2, [sp], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r9, ip, r8, asr #27 │ │ │ │ + ldrshteq r2, [sp], #-152 @ 0xffffff68 │ │ │ │ addeq r3, r8, sl, lsl #2 │ │ │ │ - rsbseq r9, ip, lr, lsl #27 │ │ │ │ - ldrhteq r2, [sp], #-158 @ 0xffffff62 │ │ │ │ + @ instruction: 0x007c9d96 │ │ │ │ + rsbseq r2, sp, r6, asr #19 │ │ │ │ @ instruction: 0xffffefd9 │ │ │ │ @ instruction: 0xffffefa7 │ │ │ │ - rsbseq r9, ip, r0, asr sp │ │ │ │ - rsbseq r2, sp, r0, lsl #19 │ │ │ │ - rsbseq r9, ip, r6, lsr sp │ │ │ │ - rsbseq r2, sp, r6, ror #18 │ │ │ │ + rsbseq r9, ip, r8, asr sp │ │ │ │ + rsbseq r2, sp, r8, lsl #19 │ │ │ │ + rsbseq r9, ip, lr, lsr sp │ │ │ │ + rsbseq r2, sp, lr, ror #18 │ │ │ │ @ instruction: 0xfffffe7d │ │ │ │ @ instruction: 0xfffffe0f │ │ │ │ - ldrshteq r9, [ip], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r2, sp, r8, lsr #18 │ │ │ │ - ldrsbteq r9, [ip], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r2, sp, lr, lsl #18 │ │ │ │ - rsbseq r9, ip, r0, asr #25 │ │ │ │ - rsbseq r2, sp, lr, ror #17 │ │ │ │ + rsbseq r9, ip, r0, lsl #26 │ │ │ │ + rsbseq r2, sp, r0, lsr r9 │ │ │ │ + rsbseq r9, ip, r6, ror #25 │ │ │ │ + rsbseq r2, sp, r6, lsl r9 │ │ │ │ + rsbseq r9, ip, r8, asr #25 │ │ │ │ + ldrshteq r2, [sp], #-134 @ 0xffffff7a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb72c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 7, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -9327,16 +9327,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fc300c │ │ │ │ stmdami r5, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 1d59a84 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r9, ip, sl, lsl ip │ │ │ │ - rsbseq r2, sp, sl, asr #16 │ │ │ │ + rsbseq r9, ip, r2, lsr #24 │ │ │ │ + rsbseq r2, sp, r2, asr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d6f64 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 10, cr15, cr8, cr12, {6} │ │ │ │ strbcs pc, [r8, #2271] @ 0x8df @ │ │ │ │ @ instruction: 0xf8df4699 │ │ │ │ @@ -9377,15 +9377,15 @@ │ │ │ │ @ instruction: 0xf10e4620 │ │ │ │ @ instruction: 0x4683f6bb │ │ │ │ @ instruction: 0xf10e4620 │ │ │ │ blge b9960c │ │ │ │ bge 8bfba4 │ │ │ │ ldmdbge lr, {r0, r8, r9, ip, pc} │ │ │ │ strtmi sl, [r0], -ip, lsr #22 │ │ │ │ - blge 880768 │ │ │ │ + blge 880768 │ │ │ │ @ instruction: 0xf0fa9602 │ │ │ │ @ instruction: 0x4607f457 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ strtmi r8, [r0], -r3, lsr #1 │ │ │ │ vld1.8 @ instruction: 0xf4a4f0fa │ │ │ │ strtmi r9, [r8], -ip, lsr #32 │ │ │ │ stc2 3, cr15, [r6, #784]! @ 0x310 │ │ │ │ @@ -9515,19 +9515,19 @@ │ │ │ │ @ instruction: 0x81aef040 │ │ │ │ strcc r9, [r1], -lr, lsr #22 │ │ │ │ vqsub.u8 d20, d16, d19 │ │ │ │ blls 83bfe8 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf85300b7 │ │ │ │ @ instruction: 0xf1212026 │ │ │ │ - blls 858b2c │ │ │ │ + blls 858b2c │ │ │ │ cdp 6, 11, cr4, cr0, cr0, {1} │ │ │ │ @ instruction: 0xf8538b40 │ │ │ │ @ instruction: 0xf1401026 │ │ │ │ - blls 859304 │ │ │ │ + blls 859304 │ │ │ │ cdp 8, 11, cr6, cr0, cr2, {3} │ │ │ │ @ instruction: 0xf8530bc0 │ │ │ │ @ instruction: 0xf5021026 │ │ │ │ ldc 3, cr6, [r3, #-712] @ 0xfffffd38 │ │ │ │ vmov.f64 d7, #66 @ 0x3e100000 0.1406250 │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ stmible sp, {r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -9707,30 +9707,30 @@ │ │ │ │ blhi 57a94 │ │ │ │ svclt 0x0000e750 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r2, r8, r8, lsr pc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r2, r8, r8, lsl pc │ │ │ │ - rsbseq r9, ip, r2, lsl ip │ │ │ │ - rsbseq r2, sp, r8, lsr #15 │ │ │ │ - ldrhteq r9, [ip], #-182 @ 0xffffff4a │ │ │ │ - @ instruction: 0x007c9a92 │ │ │ │ - rsbseq r2, sp, r8, lsr #12 │ │ │ │ - rsbseq r9, ip, r4, ror sl │ │ │ │ - rsbseq r2, sp, ip, lsl #12 │ │ │ │ - rsbseq r9, ip, r0, lsl sl │ │ │ │ - rsbseq r2, sp, r8, lsr #11 │ │ │ │ - rsbseq r9, ip, r8, asr #18 │ │ │ │ - rsbseq r2, sp, r0, ror #9 │ │ │ │ - ldrsbteq r9, [ip], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r9, ip, lr, asr #14 │ │ │ │ - rsbseq r2, sp, r6, ror #5 │ │ │ │ - rsbseq r9, ip, r0, lsl #14 │ │ │ │ - @ instruction: 0x007d2298 │ │ │ │ + rsbseq r9, ip, sl, lsl ip │ │ │ │ + ldrhteq r2, [sp], #-112 @ 0xffffff90 │ │ │ │ + ldrhteq r9, [ip], #-190 @ 0xffffff42 │ │ │ │ + @ instruction: 0x007c9a9a │ │ │ │ + rsbseq r2, sp, r0, lsr r6 │ │ │ │ + rsbseq r9, ip, ip, ror sl │ │ │ │ + rsbseq r2, sp, r4, lsl r6 │ │ │ │ + rsbseq r9, ip, r8, lsl sl │ │ │ │ + ldrhteq r2, [sp], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r9, ip, r0, asr r9 │ │ │ │ + rsbseq r2, sp, r8, ror #9 │ │ │ │ + rsbseq r9, ip, r2, ror #17 │ │ │ │ + rsbseq r9, ip, r6, asr r7 │ │ │ │ + rsbseq r2, sp, lr, ror #5 │ │ │ │ + rsbseq r9, ip, r8, lsl #14 │ │ │ │ + rsbseq r2, sp, r0, lsr #5 │ │ │ │ @ instruction: 0xf8df4607 │ │ │ │ @ instruction: 0xf44f0ccc │ │ │ │ ldrbtmi r7, [r8], #-413 @ 0xfffffe63 │ │ │ │ @ instruction: 0xf7fb300c │ │ │ │ @ instruction: 0xf8dffe8d │ │ │ │ ldrtmi r0, [r9], -r0, asr #25 │ │ │ │ @ instruction: 0xf7fb4478 │ │ │ │ @@ -9965,15 +9965,15 @@ │ │ │ │ stmdbeq ip, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ orrsvc pc, r8, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ ldc2l 7, cr15, [r2, #-1004]! @ 0xfffffc14 │ │ │ │ - bllt 85a498 │ │ │ │ + bllt 85a498 │ │ │ │ @ instruction: 0xf8df4607 │ │ │ │ vmul.i8 d16, d0, d20 │ │ │ │ ldrbtmi r1, [r8], #-371 @ 0xfffffe8d │ │ │ │ @ instruction: 0xf7fb300c │ │ │ │ @ instruction: 0xf8dffca7 │ │ │ │ ldrtmi r0, [r9], -r8, lsr #18 │ │ │ │ @ instruction: 0xf7fb4478 │ │ │ │ @@ -10411,15 +10411,15 @@ │ │ │ │ @ instruction: 0xf1104620 │ │ │ │ blmi fee59a18 │ │ │ │ andcs r9, r4, #24, 18 @ 0x60000 │ │ │ │ smlsdxls r0, fp, r4, r4 │ │ │ │ @ instruction: 0xf8bcf7f9 │ │ │ │ stmdacs r0, {r4, r5, ip, pc} │ │ │ │ @ instruction: 0x4637d079 │ │ │ │ - blls 854d24 │ │ │ │ + blls 854d24 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ eorcs pc, r7, r3, asr r8 @ │ │ │ │ pli [lr, #-288] @ 0xfffffee0 │ │ │ │ tstcs r0, r0, lsr #22 │ │ │ │ cdp 6, 11, cr4, cr0, cr0, {1} │ │ │ │ @ instruction: 0xf8539b40 │ │ │ │ @ instruction: 0xf1202027 │ │ │ │ @@ -10543,87 +10543,87 @@ │ │ │ │ blls cb5e34 │ │ │ │ blls d01a30 │ │ │ │ ldmib sp, {r1, r3, r5, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r2, r3, r4, r5, r8, r9, sp}^ │ │ │ │ ldmib sp, {r2, r4, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r3, r4, r5, r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7652336 │ │ │ │ - rsbseq r9, ip, sl, asr r6 │ │ │ │ - ldrshteq r2, [sp], #-16 │ │ │ │ rsbseq r9, ip, r2, ror #12 │ │ │ │ - rsbseq r9, ip, sl, lsr r5 │ │ │ │ - ldrsbteq r2, [sp], #-0 │ │ │ │ - ldrsbteq r9, [ip], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r1, sp, sl, ror #30 │ │ │ │ - rsbseq r9, ip, r2, ror #6 │ │ │ │ - ldrshteq r1, [sp], #-232 @ 0xffffff18 │ │ │ │ - ldrsbteq r9, [ip], #-34 @ 0xffffffde │ │ │ │ - rsbseq r1, sp, r8, ror #28 │ │ │ │ - ldrhteq r9, [ip], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r1, sp, r6, asr #28 │ │ │ │ - rsbseq r9, ip, lr, lsl #5 │ │ │ │ - rsbseq r1, sp, r4, lsr #28 │ │ │ │ - rsbseq r8, ip, r8, asr #31 │ │ │ │ - ldrhteq r8, [ip], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r1, sp, sl, asr #20 │ │ │ │ - @ instruction: 0x007c8e96 │ │ │ │ - rsbseq r1, sp, sl, lsr #20 │ │ │ │ - rsbseq r8, ip, r6, ror lr │ │ │ │ - rsbseq r1, sp, sl, lsl #20 │ │ │ │ - rsbseq r8, ip, r2, asr lr │ │ │ │ - rsbseq r1, sp, r8, ror #19 │ │ │ │ - rsbseq r8, ip, r0, lsr lr │ │ │ │ - rsbseq r1, sp, r6, asr #19 │ │ │ │ - rsbseq r8, ip, r0, lsl lr │ │ │ │ - rsbseq r1, sp, r6, lsr #19 │ │ │ │ - ldrshteq r8, [ip], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r1, sp, r6, lsl #19 │ │ │ │ - ldrsbteq r8, [ip], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r1, sp, r6, ror #18 │ │ │ │ - rsbseq r8, ip, lr, lsr #27 │ │ │ │ - rsbseq r1, sp, r2, asr #18 │ │ │ │ - rsbseq r8, ip, ip, asr sp │ │ │ │ - ldrshteq r1, [sp], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r8, ip, sl, lsr sp │ │ │ │ - ldrsbteq r1, [sp], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r8, ip, r8, lsl sp │ │ │ │ - rsbseq r1, sp, lr, lsr #17 │ │ │ │ - ldrshteq r8, [ip], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r1, sp, lr, lsl #17 │ │ │ │ - rsbseq r8, ip, r2, ror #24 │ │ │ │ - rsbseq r8, ip, r2, lsr #24 │ │ │ │ - ldrhteq r1, [sp], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r8, ip, r6, lsl #24 │ │ │ │ - @ instruction: 0x007d179c │ │ │ │ - ldrsbteq r8, [ip], #-176 @ 0xffffff50 │ │ │ │ - ldrsbteq r8, [ip], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r8, ip, sl, lsr #21 │ │ │ │ - rsbseq r1, sp, r0, asr #12 │ │ │ │ - rsbseq r8, ip, ip, lsl #21 │ │ │ │ - rsbseq r1, sp, r4, lsr #12 │ │ │ │ - rsbseq r8, ip, r2, ror sl │ │ │ │ - rsbseq r1, sp, r8, lsl #12 │ │ │ │ - rsbseq r8, ip, r4, asr sl │ │ │ │ - rsbseq r1, sp, ip, ror #11 │ │ │ │ + ldrshteq r2, [sp], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r9, ip, sl, ror #12 │ │ │ │ + rsbseq r9, ip, r2, asr #10 │ │ │ │ + ldrsbteq r2, [sp], #-8 │ │ │ │ + ldrsbteq r9, [ip], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r1, sp, r2, ror pc │ │ │ │ + rsbseq r9, ip, sl, ror #6 │ │ │ │ + rsbseq r1, sp, r0, lsl #30 │ │ │ │ + ldrsbteq r9, [ip], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r1, sp, r0, ror lr │ │ │ │ + ldrhteq r9, [ip], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r1, sp, lr, asr #28 │ │ │ │ + @ instruction: 0x007c9296 │ │ │ │ + rsbseq r1, sp, ip, lsr #28 │ │ │ │ + ldrsbteq r8, [ip], #-240 @ 0xffffff10 │ │ │ │ + ldrhteq r8, [ip], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r1, sp, r2, asr sl │ │ │ │ + @ instruction: 0x007c8e9e │ │ │ │ + rsbseq r1, sp, r2, lsr sl │ │ │ │ + rsbseq r8, ip, lr, ror lr │ │ │ │ + rsbseq r1, sp, r2, lsl sl │ │ │ │ + rsbseq r8, ip, sl, asr lr │ │ │ │ + ldrshteq r1, [sp], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r8, ip, r8, lsr lr │ │ │ │ + rsbseq r1, sp, lr, asr #19 │ │ │ │ + rsbseq r8, ip, r8, lsl lr │ │ │ │ + rsbseq r1, sp, lr, lsr #19 │ │ │ │ + ldrshteq r8, [ip], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r1, sp, lr, lsl #19 │ │ │ │ + ldrsbteq r8, [ip], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r1, sp, lr, ror #18 │ │ │ │ + ldrhteq r8, [ip], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r1, sp, sl, asr #18 │ │ │ │ + rsbseq r8, ip, r4, ror #26 │ │ │ │ + ldrshteq r1, [sp], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r8, ip, r2, asr #26 │ │ │ │ + ldrsbteq r1, [sp], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r8, ip, r0, lsr #26 │ │ │ │ + ldrhteq r1, [sp], #-134 @ 0xffffff7a │ │ │ │ + ldrshteq r8, [ip], #-206 @ 0xffffff32 │ │ │ │ + @ instruction: 0x007d1896 │ │ │ │ + rsbseq r8, ip, sl, ror #24 │ │ │ │ + rsbseq r8, ip, sl, lsr #24 │ │ │ │ + rsbseq r1, sp, r0, asr #15 │ │ │ │ + rsbseq r8, ip, lr, lsl #24 │ │ │ │ + rsbseq r1, sp, r4, lsr #15 │ │ │ │ + ldrsbteq r8, [ip], #-184 @ 0xffffff48 │ │ │ │ + ldrsbteq r8, [ip], #-174 @ 0xffffff52 │ │ │ │ + ldrhteq r8, [ip], #-162 @ 0xffffff5e │ │ │ │ + rsbseq r1, sp, r8, asr #12 │ │ │ │ + @ instruction: 0x007c8a94 │ │ │ │ + rsbseq r1, sp, ip, lsr #12 │ │ │ │ + rsbseq r8, ip, sl, ror sl │ │ │ │ + rsbseq r1, sp, r0, lsl r6 │ │ │ │ + rsbseq r8, ip, ip, asr sl │ │ │ │ + ldrshteq r1, [sp], #-84 @ 0xffffffac │ │ │ │ vadd.i8 d20, d0, d12 │ │ │ │ ldrbtmi r2, [r8], #-353 @ 0xfffffe9f │ │ │ │ @ instruction: 0xf7fa300c │ │ │ │ stmdami sl, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf870f7fb │ │ │ │ mrclt 7, 0, APSR_nzcv, cr14, cr14, {7} │ │ │ │ @ instruction: 0xf1104620 │ │ │ │ bmi 1d96ec │ │ │ │ vmul.i8 d26, d0, d16 │ │ │ │ ldrbtmi r2, [sl], #-870 @ 0xfffffc9a │ │ │ │ @ instruction: 0xf8aaf7fa │ │ │ │ svclt 0x0000e45c │ │ │ │ + ldrhteq r8, [ip], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r1, sp, sl, asr #8 │ │ │ │ rsbseq r8, ip, sl, lsr #17 │ │ │ │ - rsbseq r1, sp, r2, asr #8 │ │ │ │ - rsbseq r8, ip, r2, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb740cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ blx ffed9dea │ │ │ │ movwcs r6, #2689 @ 0xa81 │ │ │ │ @@ -10640,16 +10640,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa300c │ │ │ │ stmdami r5, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf830f7fb │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r8, ip, sl, lsr #16 │ │ │ │ - rsbseq r1, sp, r2, asr #7 │ │ │ │ + rsbseq r8, ip, r2, lsr r8 │ │ │ │ + rsbseq r1, sp, sl, asr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb74134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi c60ebc │ │ │ │ blmi c89150 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -10697,18 +10697,18 @@ │ │ │ │ @ instruction: 0xff06f7fa │ │ │ │ strtmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf7fa4478 │ │ │ │ strb pc, [r6, r1, asr #31]! @ │ │ │ │ mcrr 7, 15, pc, ip, cr4 @ │ │ │ │ @ instruction: 0x00881aba │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq r8, [ip], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r8, ip, r2, ror #15 │ │ │ │ addeq r1, r8, lr, lsr #20 │ │ │ │ - rsbseq r8, ip, ip, asr #14 │ │ │ │ - rsbseq r1, sp, r4, ror #5 │ │ │ │ + rsbseq r8, ip, r4, asr r7 │ │ │ │ + rsbseq r1, sp, ip, ror #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb74220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff5e0f48 │ │ │ │ blmi ff609250 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -10921,64 +10921,64 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 7, 0, pc, cr4, cr10, {7} @ │ │ │ │ svclt 0x0000e69a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r1, r8, lr, asr #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, ip, sl, lsl #14 │ │ │ │ - rsbseq r8, ip, r8, lsr r7 │ │ │ │ - rsbseq r8, ip, lr, ror #14 │ │ │ │ - @ instruction: 0x007c869a │ │ │ │ - rsbseq r1, sp, r2, lsr r2 │ │ │ │ + rsbseq r8, ip, r2, lsl r7 │ │ │ │ + rsbseq r8, ip, r0, asr #14 │ │ │ │ + rsbseq r8, ip, r6, ror r7 │ │ │ │ + rsbseq r8, ip, r2, lsr #13 │ │ │ │ + rsbseq r1, sp, sl, lsr r2 │ │ │ │ addeq r1, r8, ip, asr #18 │ │ │ │ - rsbseq r8, ip, r6, ror #12 │ │ │ │ - ldrshteq r1, [sp], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r8, ip, lr, ror #12 │ │ │ │ + rsbseq r1, sp, r6, lsl #4 │ │ │ │ andeq r0, r0, r9, ror #6 │ │ │ │ @ instruction: 0xfffffe2f │ │ │ │ - rsbseq r8, ip, r8, lsr #12 │ │ │ │ - rsbseq r1, sp, r0, asr #3 │ │ │ │ - rsbseq r8, ip, lr, lsl #12 │ │ │ │ - rsbseq r1, sp, r6, lsr #3 │ │ │ │ + rsbseq r8, ip, r0, lsr r6 │ │ │ │ + rsbseq r1, sp, r8, asr #3 │ │ │ │ + rsbseq r8, ip, r6, lsl r6 │ │ │ │ + rsbseq r1, sp, lr, lsr #3 │ │ │ │ @ instruction: 0xfffffd81 │ │ │ │ @ instruction: 0xffffe94f │ │ │ │ - ldrsbteq r8, [ip], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r1, sp, r8, ror #2 │ │ │ │ - ldrhteq r8, [ip], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r1, sp, lr, asr #2 │ │ │ │ - rsbseq r8, ip, ip, asr r6 │ │ │ │ + ldrsbteq r8, [ip], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r1, sp, r0, ror r1 │ │ │ │ + ldrhteq r8, [ip], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r1, sp, r6, asr r1 │ │ │ │ + rsbseq r8, ip, r4, ror #12 │ │ │ │ + rsbseq r8, ip, r6, lsl #13 │ │ │ │ + rsbseq r8, ip, r6, lsl #11 │ │ │ │ + rsbseq r1, sp, lr, lsl r1 │ │ │ │ + rsbseq r8, ip, ip, ror #12 │ │ │ │ rsbseq r8, ip, lr, ror r6 │ │ │ │ - rsbseq r8, ip, lr, ror r5 │ │ │ │ - rsbseq r1, sp, r6, lsl r1 │ │ │ │ + rsbseq r8, ip, ip, asr #10 │ │ │ │ + rsbseq r1, sp, r4, ror #1 │ │ │ │ + rsbseq r8, ip, lr, lsr #10 │ │ │ │ + rsbseq r1, sp, r4, asr #1 │ │ │ │ + rsbseq r8, ip, r2, asr #12 │ │ │ │ rsbseq r8, ip, r4, ror #12 │ │ │ │ - rsbseq r8, ip, r6, ror r6 │ │ │ │ - rsbseq r8, ip, r4, asr #10 │ │ │ │ - ldrsbteq r1, [sp], #-12 │ │ │ │ - rsbseq r8, ip, r6, lsr #10 │ │ │ │ - ldrhteq r1, [sp], #-12 │ │ │ │ - rsbseq r8, ip, sl, lsr r6 │ │ │ │ - rsbseq r8, ip, ip, asr r6 │ │ │ │ - rsbseq r8, ip, sl, ror #9 │ │ │ │ - rsbseq r1, sp, r2, lsl #1 │ │ │ │ - rsbseq r8, ip, r8, ror r6 │ │ │ │ - rsbseq r8, ip, r8, lsr r6 │ │ │ │ - rsbseq r8, ip, r2, lsr #9 │ │ │ │ - rsbseq r1, sp, sl, lsr r0 │ │ │ │ - rsbseq r8, ip, r8, asr #12 │ │ │ │ - rsbseq r8, ip, sl, ror #12 │ │ │ │ - rsbseq r8, ip, lr, asr r4 │ │ │ │ - ldrshteq r0, [sp], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r8, ip, r8, asr #12 │ │ │ │ - rsbseq r8, ip, sl, ror #12 │ │ │ │ - rsbseq r8, ip, sl, lsl r4 │ │ │ │ - ldrhteq r0, [sp], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r8, ip, r8, asr #12 │ │ │ │ - rsbseq r8, ip, sl, asr r6 │ │ │ │ - ldrsbteq r8, [ip], #-50 @ 0xffffffce │ │ │ │ - rsbseq r0, sp, sl, ror #30 │ │ │ │ + ldrshteq r8, [ip], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r1, sp, sl, lsl #1 │ │ │ │ + rsbseq r8, ip, r0, lsl #13 │ │ │ │ + rsbseq r8, ip, r0, asr #12 │ │ │ │ + rsbseq r8, ip, sl, lsr #9 │ │ │ │ + rsbseq r1, sp, r2, asr #32 │ │ │ │ + rsbseq r8, ip, r0, asr r6 │ │ │ │ + rsbseq r8, ip, r2, ror r6 │ │ │ │ + rsbseq r8, ip, r6, ror #8 │ │ │ │ + ldrshteq r0, [sp], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r8, ip, r0, asr r6 │ │ │ │ + rsbseq r8, ip, r2, ror r6 │ │ │ │ + rsbseq r8, ip, r2, lsr #8 │ │ │ │ + ldrhteq r0, [sp], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r8, ip, r0, asr r6 │ │ │ │ + rsbseq r8, ip, r2, ror #12 │ │ │ │ + ldrsbteq r8, [ip], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r0, sp, r2, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb7465c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -10987,16 +10987,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrhteq r8, [ip], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r0, sp, r2, asr lr │ │ │ │ + rsbseq r8, ip, r2, asr #5 │ │ │ │ + rsbseq r0, sp, sl, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi d895c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, sp, asr #21 │ │ │ │ vqsub.u8 d4, d16, d5 │ │ │ │ @@ -11085,15 +11085,15 @@ │ │ │ │ msrhi SPSR_fxc, r0 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq pc, [r4, -fp, lsr #3] │ │ │ │ blhi 1b18c8c │ │ │ │ @ instruction: 0xf8c445ca │ │ │ │ @ instruction: 0xf8c4a030 │ │ │ │ ldcle 0, cr9, [r1], {40} @ 0x28 │ │ │ │ - bvs 89580c │ │ │ │ + bvs 89580c │ │ │ │ eorcc pc, r5, r1, asr #16 │ │ │ │ @ instruction: 0xf8436863 │ │ │ │ strcc r9, [r1, #-37] @ 0xffffffdb │ │ │ │ strmi r6, [sl, #2403]! @ 0x963 │ │ │ │ stc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ stmdbvs r3!, {r8, r9, fp, pc} │ │ │ │ stc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ @@ -11191,25 +11191,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7fa4478 │ │ │ │ strb pc, [r2, r5, ror #23]! @ │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00f19999 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r8, ip, lr, asr #9 │ │ │ │ - ldrsbteq r8, [ip], #-54 @ 0xffffffca │ │ │ │ - rsbseq r8, ip, lr, ror r3 │ │ │ │ - rsbseq r0, sp, lr, asr ip │ │ │ │ - rsbseq r8, ip, sl, lsr #6 │ │ │ │ - rsbseq r8, ip, r6, lsl #5 │ │ │ │ - rsbseq r0, sp, r4, ror #22 │ │ │ │ - rsbseq r8, ip, r8, ror #4 │ │ │ │ - rsbseq r0, sp, r6, asr #22 │ │ │ │ - rsbseq r8, ip, lr, asr #4 │ │ │ │ - rsbseq r0, sp, ip, lsr #22 │ │ │ │ + ldrsbteq r8, [ip], #-70 @ 0xffffffba │ │ │ │ + ldrsbteq r8, [ip], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r8, ip, r6, lsl #7 │ │ │ │ + rsbseq r0, sp, r6, ror #24 │ │ │ │ + rsbseq r8, ip, r2, lsr r3 │ │ │ │ + rsbseq r8, ip, lr, lsl #5 │ │ │ │ + rsbseq r0, sp, ip, ror #22 │ │ │ │ + rsbseq r8, ip, r0, ror r2 │ │ │ │ + rsbseq r0, sp, lr, asr #22 │ │ │ │ + rsbseq r8, ip, r6, asr r2 │ │ │ │ + rsbseq r0, sp, r4, lsr fp │ │ │ │ strbmi r4, [r9], -r0, asr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 5b7e6 │ │ │ │ @ instruction: 0xf04f483e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx feedb7f2 │ │ │ │ ldmdami ip!, {r0, r1, r2, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @@ -11267,34 +11267,34 @@ │ │ │ │ ldmdami r8, {r0, r1, r2, r3, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf7fa300c │ │ │ │ ldmdami r6, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7fa4478 │ │ │ │ strb pc, [r2, -r5, asr #22] @ │ │ │ │ - ldrshteq r8, [ip], #-24 @ 0xffffffe8 │ │ │ │ - ldrsbteq r0, [sp], #-166 @ 0xffffff5a │ │ │ │ - ldrsbteq r8, [ip], #-30 @ 0xffffffe2 │ │ │ │ - ldrhteq r0, [sp], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r8, ip, r4, asr #3 │ │ │ │ - rsbseq r0, sp, r2, lsr #21 │ │ │ │ - rsbseq r8, ip, sl, lsr #3 │ │ │ │ - rsbseq r0, sp, r8, lsl #21 │ │ │ │ - @ instruction: 0x007c8190 │ │ │ │ - rsbseq r0, sp, lr, ror #20 │ │ │ │ - rsbseq r8, ip, r6, ror r1 │ │ │ │ - rsbseq r0, sp, r4, asr sl │ │ │ │ - rsbseq r8, ip, ip, asr r1 │ │ │ │ - rsbseq r0, sp, sl, lsr sl │ │ │ │ - rsbseq r8, ip, r2, asr #2 │ │ │ │ - rsbseq r0, sp, r0, lsr #20 │ │ │ │ - rsbseq r8, ip, r8, lsr #2 │ │ │ │ - rsbseq r0, sp, r6, lsl #20 │ │ │ │ - rsbseq r8, ip, lr, lsl #2 │ │ │ │ - rsbseq r0, sp, ip, ror #19 │ │ │ │ + rsbseq r8, ip, r0, lsl #4 │ │ │ │ + ldrsbteq r0, [sp], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r8, ip, r6, ror #3 │ │ │ │ + rsbseq r0, sp, r4, asr #21 │ │ │ │ + rsbseq r8, ip, ip, asr #3 │ │ │ │ + rsbseq r0, sp, sl, lsr #21 │ │ │ │ + ldrhteq r8, [ip], #-18 @ 0xffffffee │ │ │ │ + @ instruction: 0x007d0a90 │ │ │ │ + @ instruction: 0x007c8198 │ │ │ │ + rsbseq r0, sp, r6, ror sl │ │ │ │ + rsbseq r8, ip, lr, ror r1 │ │ │ │ + rsbseq r0, sp, ip, asr sl │ │ │ │ + rsbseq r8, ip, r4, ror #2 │ │ │ │ + rsbseq r0, sp, r2, asr #20 │ │ │ │ + rsbseq r8, ip, sl, asr #2 │ │ │ │ + rsbseq r0, sp, r8, lsr #20 │ │ │ │ + rsbseq r8, ip, r0, lsr r1 │ │ │ │ + rsbseq r0, sp, lr, lsl #20 │ │ │ │ + rsbseq r8, ip, r6, lsl r1 │ │ │ │ + ldrshteq r0, [sp], #-148 @ 0xffffff6c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb74b4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 5e18d4 │ │ │ │ blmi 609b6c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -11316,15 +11316,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7f3bd30 │ │ │ │ svclt 0x0000ef76 │ │ │ │ addeq r1, r8, r2, lsr #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, ip, sl, asr #32 │ │ │ │ + rsbseq r8, ip, r2, asr r0 │ │ │ │ addeq r1, r8, r8, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb74bc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff0 │ │ │ │ @ instruction: 0xf0004614 │ │ │ │ strmi pc, [r3], -r7, lsl #13 │ │ │ │ @@ -11411,15 +11411,15 @@ │ │ │ │ vst1.8 {d20-d22}, [pc :128], fp │ │ │ │ tstls r0, r1, asr r1 │ │ │ │ tstpeq r4, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f700d2 │ │ │ │ movwcs pc, #2831 @ 0xb0f @ │ │ │ │ andlt r6, r2, r3, ror #5 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbseq r7, ip, ip, ror pc │ │ │ │ + rsbseq r7, ip, r4, lsl #31 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r6, lsl #1 │ │ │ │ vrsubhn.i16 d20, q1, q4 │ │ │ │ bvs 111d250 │ │ │ │ @@ -11454,16 +11454,16 @@ │ │ │ │ blcs 38774 │ │ │ │ movwcs sp, #7172 @ 0x1c04 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff28f7ff │ │ │ │ svclt 0x0000e7f5 │ │ │ │ - rsbseq r7, ip, r4, asr #28 │ │ │ │ - rsbseq r0, sp, r4, lsr #14 │ │ │ │ + rsbseq r7, ip, ip, asr #28 │ │ │ │ + rsbseq r0, sp, ip, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb74df0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 6a1b78 │ │ │ │ blmi 6c9e10 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -11488,15 +11488,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ mrc 7, 0, APSR_nzcv, cr12, cr3, {7} │ │ │ │ strdeq r0, [r8], lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x007c7d98 │ │ │ │ + rsbseq r7, ip, r0, lsr #27 │ │ │ │ @ instruction: 0x00880db6 │ │ │ │ @ instruction: 0xf5006840 │ │ │ │ ldc 0, cr6, [r0, #696] @ 0x2b8 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d23, d1 │ │ │ │ stmdble r6, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ blvs 105974c │ │ │ │ @@ -11783,16 +11783,16 @@ │ │ │ │ vsqrt.f64 d17, d7 │ │ │ │ strbtle pc, [r3], #2576 @ 0xa10 @ │ │ │ │ ldc 7, cr14, [r1, #548] @ 0x224 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vadd.f64 d6, d7, d0 │ │ │ │ vstr d7, [r1, #24] │ │ │ │ str r7, [r0, r0, lsl #22] │ │ │ │ - rsbseq r7, ip, r6, lsr sl │ │ │ │ - rsbseq r7, ip, r0, asr sl │ │ │ │ + rsbseq r7, ip, lr, lsr sl │ │ │ │ + rsbseq r7, ip, r8, asr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4595d4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x460c4dd0 │ │ │ │ ldrsbtlt r4, [r5], r0 │ │ │ │ @@ -12001,16 +12001,16 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ addeq r0, r8, ip, asr #17 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ umulleq r0, r8, r6, r8 │ │ │ │ - rsbseq r7, ip, r8, lsr #11 │ │ │ │ - rsbseq pc, ip, r8, lsl #29 │ │ │ │ + ldrhteq r7, [ip], #-80 @ 0xffffffb0 │ │ │ │ + @ instruction: 0x007cfe90 │ │ │ │ ldrdcs pc, [ip, -r8]! │ │ │ │ streq lr, [r4], #-2521 @ 0xfffff627 │ │ │ │ ldc 0, cr0, [r8, #840] @ 0x348 │ │ │ │ stmiane r5!, {r1, r2, r5, r8, r9, fp, sp, lr} │ │ │ │ blvc a59af4 │ │ │ │ @ instruction: 0xf8d94402 │ │ │ │ stc 0, cr3, [r5, #160] @ 0xa0 │ │ │ │ @@ -12532,16 +12532,16 @@ │ │ │ │ stc 5, cr9, [sp, #152] @ 0x98 │ │ │ │ @ instruction: 0xeef10b22 │ │ │ │ svclt 0x00ccfa10 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ ldrb r9, [sl, -r7, lsr #6]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r7, ip, r4, lsr #2 │ │ │ │ - rsbseq pc, ip, ip, lsl #20 │ │ │ │ + rsbseq r7, ip, ip, lsr #2 │ │ │ │ + rsbseq pc, ip, r4, lsl sl @ │ │ │ │ stmmi r9, {r2, r9, sl, lr} │ │ │ │ teqpvc r5, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf88cf7f9 │ │ │ │ strtmi r4, [r1], -r6, lsl #17 │ │ │ │ @ instruction: 0xf7f94478 │ │ │ │ stmmi r5, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @@ -12671,28 +12671,28 @@ │ │ │ │ @ instruction: 0x46214814 │ │ │ │ @ instruction: 0xf7f94478 │ │ │ │ @ instruction: 0xf7fff84b │ │ │ │ @ instruction: 0xf7f2b93c │ │ │ │ svclt 0x0000ecd6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r6, ip, r0, lsl sp │ │ │ │ - ldrshteq pc, [ip], #-80 @ 0xffffffb0 @ │ │ │ │ - ldrshteq r6, [ip], #-198 @ 0xffffff3a │ │ │ │ - ldrsbteq pc, [ip], #-86 @ 0xffffffaa @ │ │ │ │ - ldrsbteq r6, [ip], #-198 @ 0xffffff3a │ │ │ │ - ldrhteq pc, [ip], #-84 @ 0xffffffac @ │ │ │ │ - @ instruction: 0x007c6b9e │ │ │ │ - rsbseq pc, ip, lr, ror r4 @ │ │ │ │ - rsbseq r6, ip, r8, ror #22 │ │ │ │ - rsbseq pc, ip, r8, asr #8 │ │ │ │ - rsbseq r6, ip, r6, lsr fp │ │ │ │ - rsbseq pc, ip, r6, lsl r4 @ │ │ │ │ - rsbseq r6, ip, r8, lsl fp │ │ │ │ - ldrshteq pc, [ip], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbseq r6, ip, r8, lsl sp │ │ │ │ + ldrshteq pc, [ip], #-88 @ 0xffffffa8 @ │ │ │ │ + ldrshteq r6, [ip], #-206 @ 0xffffff32 │ │ │ │ + ldrsbteq pc, [ip], #-94 @ 0xffffffa2 @ │ │ │ │ + ldrsbteq r6, [ip], #-206 @ 0xffffff32 │ │ │ │ + ldrhteq pc, [ip], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbseq r6, ip, r6, lsr #23 │ │ │ │ + rsbseq pc, ip, r6, lsl #9 │ │ │ │ + rsbseq r6, ip, r0, ror fp │ │ │ │ + rsbseq pc, ip, r0, asr r4 @ │ │ │ │ + rsbseq r6, ip, lr, lsr fp │ │ │ │ + rsbseq pc, ip, lr, lsl r4 @ │ │ │ │ + rsbseq r6, ip, r0, lsr #22 │ │ │ │ + rsbseq pc, ip, r0, lsl #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb7613c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi feca2e64 │ │ │ │ blmi feccb16c │ │ │ │ ldrbtmi r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ strls r4, [r6, #-3761] @ 0xfffff14f │ │ │ │ @@ -12869,57 +12869,57 @@ │ │ │ │ ldmdami r0!, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ mrc2 7, 5, pc, cr12, cr8, {7} │ │ │ │ @ instruction: 0xf7f2e6f1 │ │ │ │ svclt 0x0000eb48 │ │ │ │ @ instruction: 0x0087fab2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r6, ip, r6, ror sl │ │ │ │ + rsbseq r6, ip, lr, ror sl │ │ │ │ @ instruction: 0xffffea19 │ │ │ │ - ldrsbteq r6, [ip], #-162 @ 0xffffff5e │ │ │ │ - @ instruction: 0x007c6a94 │ │ │ │ + ldrsbteq r6, [ip], #-170 @ 0xffffff56 │ │ │ │ + @ instruction: 0x007c6a9c │ │ │ │ @ instruction: 0xffffe97b │ │ │ │ - rsbseq r6, ip, r4, lsl sl │ │ │ │ - ldrshteq pc, [ip], #-36 @ 0xffffffdc @ │ │ │ │ + rsbseq r6, ip, ip, lsl sl │ │ │ │ + ldrshteq pc, [ip], #-44 @ 0xffffffd4 @ │ │ │ │ addeq pc, r7, lr, lsl #20 │ │ │ │ - rsbseq r6, ip, r0, ror #19 │ │ │ │ - rsbseq pc, ip, r0, asr #5 │ │ │ │ - rsbseq r6, ip, lr, ror #20 │ │ │ │ - rsbseq r6, ip, r8, asr #21 │ │ │ │ + rsbseq r6, ip, r8, ror #19 │ │ │ │ + rsbseq pc, ip, r8, asr #5 │ │ │ │ + rsbseq r6, ip, r6, ror sl │ │ │ │ + ldrsbteq r6, [ip], #-160 @ 0xffffff60 │ │ │ │ andeq r0, r0, r3, ror r2 │ │ │ │ - @ instruction: 0x007c6990 │ │ │ │ - rsbseq pc, ip, r0, ror r2 @ │ │ │ │ - rsbseq r6, ip, r6, ror r9 │ │ │ │ - rsbseq pc, ip, r6, asr r2 @ │ │ │ │ + @ instruction: 0x007c6998 │ │ │ │ + rsbseq pc, ip, r8, ror r2 @ │ │ │ │ + rsbseq r6, ip, lr, ror r9 │ │ │ │ + rsbseq pc, ip, lr, asr r2 @ │ │ │ │ @ instruction: 0xffffeb55 │ │ │ │ @ instruction: 0xffffea93 │ │ │ │ - rsbseq r6, ip, r8, lsr r9 │ │ │ │ - rsbseq pc, ip, r8, lsl r2 @ │ │ │ │ - rsbseq r6, ip, lr, lsl r9 │ │ │ │ - ldrshteq pc, [ip], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbseq r6, ip, r0, asr #18 │ │ │ │ + rsbseq pc, ip, r0, lsr #4 │ │ │ │ + rsbseq r6, ip, r6, lsr #18 │ │ │ │ + rsbseq pc, ip, r6, lsl #4 │ │ │ │ @ instruction: 0xfffff029 │ │ │ │ - ldrshteq r6, [ip], #-130 @ 0xffffff7e │ │ │ │ - ldrsbteq pc, [ip], #-18 @ 0xffffffee @ │ │ │ │ - @ instruction: 0x007c6a96 │ │ │ │ - rsbseq r6, ip, ip, ror #19 │ │ │ │ - rsbseq r6, ip, r6, ror #20 │ │ │ │ - ldrhteq r6, [ip], #-128 @ 0xffffff80 │ │ │ │ - @ instruction: 0x007cf190 │ │ │ │ - @ instruction: 0x007c6896 │ │ │ │ - rsbseq pc, ip, r4, ror r1 @ │ │ │ │ - rsbseq r6, ip, r6, ror r8 │ │ │ │ - rsbseq pc, ip, r4, asr r1 @ │ │ │ │ - rsbseq r6, ip, sl, lsl sl │ │ │ │ - rsbseq r6, ip, ip, asr sl │ │ │ │ - rsbseq r6, ip, r6, lsr r8 │ │ │ │ - rsbseq pc, ip, r6, lsl r1 @ │ │ │ │ - rsbseq r6, ip, r0, asr sl │ │ │ │ - @ instruction: 0x007c6a92 │ │ │ │ - ldrshteq r6, [ip], #-122 @ 0xffffff86 │ │ │ │ - ldrsbteq pc, [ip], #-10 @ │ │ │ │ + ldrshteq r6, [ip], #-138 @ 0xffffff76 │ │ │ │ + ldrsbteq pc, [ip], #-26 @ 0xffffffe6 @ │ │ │ │ + @ instruction: 0x007c6a9e │ │ │ │ + ldrshteq r6, [ip], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r6, ip, lr, ror #20 │ │ │ │ + ldrhteq r6, [ip], #-136 @ 0xffffff78 │ │ │ │ + @ instruction: 0x007cf198 │ │ │ │ + @ instruction: 0x007c689e │ │ │ │ + rsbseq pc, ip, ip, ror r1 @ │ │ │ │ + rsbseq r6, ip, lr, ror r8 │ │ │ │ + rsbseq pc, ip, ip, asr r1 @ │ │ │ │ + rsbseq r6, ip, r2, lsr #20 │ │ │ │ + rsbseq r6, ip, r4, ror #20 │ │ │ │ + rsbseq r6, ip, lr, lsr r8 │ │ │ │ + rsbseq pc, ip, lr, lsl r1 @ │ │ │ │ + rsbseq r6, ip, r8, asr sl │ │ │ │ + @ instruction: 0x007c6a9a │ │ │ │ + rsbseq r6, ip, r2, lsl #16 │ │ │ │ + rsbseq pc, ip, r2, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb764c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr0, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -12929,16 +12929,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7f84478 │ │ │ │ blls 9ec00 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r6, ip, r4, lsl #14 │ │ │ │ - rsbseq lr, ip, r4, ror #31 │ │ │ │ + rsbseq r6, ip, ip, lsl #14 │ │ │ │ + rsbseq lr, ip, ip, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb76514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xf9d8f3c1 │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ cmpvs sl, r1 │ │ │ │ @@ -12963,15 +12963,15 @@ │ │ │ │ @ instruction: 0x9100219a │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f50092 │ │ │ │ movwcs pc, #3813 @ 0xee5 @ │ │ │ │ movwcc lr, #31172 @ 0x79c4 │ │ │ │ andcs r6, r1, r3, lsr #3 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ - rsbseq r6, ip, lr, lsr r9 │ │ │ │ + rsbseq r6, ip, r6, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb76598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 9a3320 │ │ │ │ blmi 9cb5b4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -13008,15 +13008,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7f2bd70 │ │ │ │ svclt 0x0000ea32 │ │ │ │ addeq pc, r7, r6, asr r6 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r6, ip, r4, ror #17 │ │ │ │ + rsbseq r6, ip, ip, ror #17 │ │ │ │ addeq pc, r7, r0, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1da908 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4688b0bd │ │ │ │ @@ -13567,42 +13567,42 @@ │ │ │ │ blls 3de218 │ │ │ │ svclt 0x0000e413 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq pc, r7, ip, lsl #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq pc, r7, r6, ror #9 │ │ │ │ - rsbseq r6, ip, lr, ror r7 │ │ │ │ - ldrshteq r6, [ip], #-68 @ 0xffffffbc │ │ │ │ - rsbseq lr, ip, sl, ror #21 │ │ │ │ - rsbseq r6, ip, lr, lsl #9 │ │ │ │ - rsbseq r6, ip, r2, lsl #9 │ │ │ │ - rsbseq lr, ip, r6, ror sl │ │ │ │ - rsbseq r6, ip, lr, ror r3 │ │ │ │ - rsbseq r6, ip, r2, lsr #5 │ │ │ │ - @ instruction: 0x007ce89a │ │ │ │ - rsbseq r6, ip, sl, asr #4 │ │ │ │ - rsbseq lr, ip, r2, asr #16 │ │ │ │ - rsbseq r6, ip, ip, lsr #4 │ │ │ │ - rsbseq lr, ip, r4, lsr #16 │ │ │ │ - rsbseq r6, ip, r2, ror #2 │ │ │ │ - rsbseq lr, ip, sl, asr r7 │ │ │ │ - rsbseq r6, ip, r6, lsl r1 │ │ │ │ - rsbseq r6, ip, r6, asr #2 │ │ │ │ - rsbseq r6, ip, r4, lsl #1 │ │ │ │ - rsbseq lr, ip, ip, ror r6 │ │ │ │ - rsbseq r6, ip, r6, rrx │ │ │ │ - rsbseq lr, ip, lr, asr r6 │ │ │ │ - ldrsbteq r4, [pc], #-152 │ │ │ │ - rsbseq r6, ip, r0, asr #32 │ │ │ │ - rsbseq lr, ip, r8, lsr r6 │ │ │ │ - rsbseq r6, ip, r2, lsr #32 │ │ │ │ - rsbseq lr, ip, sl, lsl r6 │ │ │ │ - rsbseq r6, ip, r4 │ │ │ │ - ldrshteq lr, [ip], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r6, ip, r6, lsl #15 │ │ │ │ + ldrshteq r6, [ip], #-76 @ 0xffffffb4 │ │ │ │ + ldrshteq lr, [ip], #-162 @ 0xffffff5e │ │ │ │ + @ instruction: 0x007c6496 │ │ │ │ + rsbseq r6, ip, sl, lsl #9 │ │ │ │ + rsbseq lr, ip, lr, ror sl │ │ │ │ + rsbseq r6, ip, r6, lsl #7 │ │ │ │ + rsbseq r6, ip, sl, lsr #5 │ │ │ │ + rsbseq lr, ip, r2, lsr #17 │ │ │ │ + rsbseq r6, ip, r2, asr r2 │ │ │ │ + rsbseq lr, ip, sl, asr #16 │ │ │ │ + rsbseq r6, ip, r4, lsr r2 │ │ │ │ + rsbseq lr, ip, ip, lsr #16 │ │ │ │ + rsbseq r6, ip, sl, ror #2 │ │ │ │ + rsbseq lr, ip, r2, ror #14 │ │ │ │ + rsbseq r6, ip, lr, lsl r1 │ │ │ │ + rsbseq r6, ip, lr, asr #2 │ │ │ │ + rsbseq r6, ip, ip, lsl #1 │ │ │ │ + rsbseq lr, ip, r4, lsl #13 │ │ │ │ + rsbseq r6, ip, lr, rrx │ │ │ │ + rsbseq lr, ip, r6, ror #12 │ │ │ │ + rsbseq r4, pc, r0, ror #19 │ │ │ │ + rsbseq r6, ip, r8, asr #32 │ │ │ │ + rsbseq lr, ip, r0, asr #12 │ │ │ │ + rsbseq r6, ip, sl, lsr #32 │ │ │ │ + rsbseq lr, ip, r2, lsr #12 │ │ │ │ + rsbseq r6, ip, ip │ │ │ │ + rsbseq lr, ip, r4, lsl #12 │ │ │ │ vst4.8 {d25-d28}, [pc], lr │ │ │ │ ldmdami r6, {r0, r1, r2, r6, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf83ef7f8 │ │ │ │ stmdbls lr, {r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf7f84478 │ │ │ │ blls 3de170 │ │ │ │ @@ -13619,20 +13619,20 @@ │ │ │ │ vadd.i8 d20, d0, d10 │ │ │ │ ldrbtmi r1, [r8], #-297 @ 0xfffffed7 │ │ │ │ @ instruction: 0xf7f8300c │ │ │ │ stmdami r8, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f84478 │ │ │ │ strb pc, [fp, #-2263] @ 0xfffff729 @ │ │ │ │ - rsbseq r5, ip, ip, asr pc │ │ │ │ - rsbseq lr, ip, r4, asr r5 │ │ │ │ - rsbseq r5, ip, ip, lsr pc │ │ │ │ - rsbseq lr, ip, r4, lsr r5 │ │ │ │ - rsbseq r5, ip, sl, lsl pc │ │ │ │ - rsbseq lr, ip, r0, lsl r5 │ │ │ │ + rsbseq r5, ip, r4, ror #30 │ │ │ │ + rsbseq lr, ip, ip, asr r5 │ │ │ │ + rsbseq r5, ip, r4, asr #30 │ │ │ │ + rsbseq lr, ip, ip, lsr r5 │ │ │ │ + rsbseq r5, ip, r2, lsr #30 │ │ │ │ + rsbseq lr, ip, r8, lsl r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ stmiami r4!, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrmi r4, [pc], -r4, ror #21 │ │ │ │ adclt r4, ip, r8, ror r4 │ │ │ │ @@ -13860,39 +13860,39 @@ │ │ │ │ ldmdami lr, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f74478 │ │ │ │ @ instruction: 0xe79ffefb │ │ │ │ bl fe1de150 │ │ │ │ strdeq lr, [r7], ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x007c5e96 │ │ │ │ - rsbseq lr, ip, lr, lsl #9 │ │ │ │ + @ instruction: 0x007c5e9e │ │ │ │ + @ instruction: 0x007ce496 │ │ │ │ addeq lr, r7, r8, lsr #23 │ │ │ │ - rsbseq r5, ip, r8, lsl lr │ │ │ │ - rsbseq r5, ip, ip, lsl sp │ │ │ │ - rsbseq lr, ip, r4, lsl r3 │ │ │ │ + rsbseq r5, ip, r0, lsr #28 │ │ │ │ + rsbseq r5, ip, r4, lsr #26 │ │ │ │ + rsbseq lr, ip, ip, lsl r3 │ │ │ │ + rsbseq r5, ip, r2, asr #25 │ │ │ │ ldrhteq r5, [ip], #-202 @ 0xffffff36 │ │ │ │ - ldrhteq r5, [ip], #-194 @ 0xffffff3e │ │ │ │ - rsbseq lr, ip, sl, lsr #5 │ │ │ │ - @ instruction: 0x007c5c96 │ │ │ │ - rsbseq lr, ip, lr, lsl #5 │ │ │ │ - rsbseq r5, ip, r0, lsr #24 │ │ │ │ - rsbseq lr, ip, r6, lsl r2 │ │ │ │ - ldrshteq r5, [ip], #-190 @ 0xffffff42 │ │ │ │ - ldrshteq lr, [ip], #-22 @ 0xffffffea │ │ │ │ - rsbseq r5, ip, lr, asr #23 │ │ │ │ - rsbseq lr, ip, r6, asr #3 │ │ │ │ - ldrhteq r5, [ip], #-180 @ 0xffffff4c │ │ │ │ - rsbseq lr, ip, sl, lsr #3 │ │ │ │ - @ instruction: 0x007c5b98 │ │ │ │ - rsbseq lr, ip, lr, lsl #3 │ │ │ │ - rsbseq r5, ip, lr, ror fp │ │ │ │ - rsbseq lr, ip, r4, ror r1 │ │ │ │ - rsbseq r5, ip, r2, ror #22 │ │ │ │ - rsbseq lr, ip, r8, asr r1 │ │ │ │ + ldrhteq lr, [ip], #-34 @ 0xffffffde │ │ │ │ + @ instruction: 0x007c5c9e │ │ │ │ + @ instruction: 0x007ce296 │ │ │ │ + rsbseq r5, ip, r8, lsr #24 │ │ │ │ + rsbseq lr, ip, lr, lsl r2 │ │ │ │ + rsbseq r5, ip, r6, lsl #24 │ │ │ │ + ldrshteq lr, [ip], #-30 @ 0xffffffe2 │ │ │ │ + ldrsbteq r5, [ip], #-182 @ 0xffffff4a │ │ │ │ + rsbseq lr, ip, lr, asr #3 │ │ │ │ + ldrhteq r5, [ip], #-188 @ 0xffffff44 │ │ │ │ + ldrhteq lr, [ip], #-18 @ 0xffffffee │ │ │ │ + rsbseq r5, ip, r0, lsr #23 │ │ │ │ + @ instruction: 0x007ce196 │ │ │ │ + rsbseq r5, ip, r6, lsl #23 │ │ │ │ + rsbseq lr, ip, ip, ror r1 │ │ │ │ + rsbseq r5, ip, sl, ror #22 │ │ │ │ + rsbseq lr, ip, r0, ror #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb77400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi febe40e8 │ │ │ │ blmi fec0c440 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -14065,53 +14065,53 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ ... │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ addeq lr, r7, lr, ror #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r5, ip, lr, ror #20 │ │ │ │ - rsbseq r8, ip, r6, ror #29 │ │ │ │ - rsbseq r5, ip, r2, ror sl │ │ │ │ + rsbseq r5, ip, r6, ror sl │ │ │ │ + rsbseq r8, ip, lr, ror #29 │ │ │ │ + rsbseq r5, ip, sl, ror sl │ │ │ │ strdeq r0, [r0], -sp │ │ │ │ - rsbseq r5, ip, sl, asr sl │ │ │ │ - rsbseq lr, ip, r2, asr r0 │ │ │ │ + rsbseq r5, ip, r2, ror #20 │ │ │ │ + rsbseq lr, ip, sl, asr r0 │ │ │ │ addeq lr, r7, ip, ror #14 │ │ │ │ - rsbseq r5, ip, r6, lsr #20 │ │ │ │ - rsbseq lr, ip, lr, lsl r0 │ │ │ │ + rsbseq r5, ip, lr, lsr #20 │ │ │ │ + rsbseq lr, ip, r6, lsr #32 │ │ │ │ @ instruction: 0xfffff0c5 │ │ │ │ @ instruction: 0xfffff02f │ │ │ │ - rsbseq r5, ip, r8, ror #19 │ │ │ │ - rsbseq sp, ip, r0, ror #31 │ │ │ │ - rsbseq r5, ip, lr, asr #19 │ │ │ │ - rsbseq sp, ip, r6, asr #31 │ │ │ │ + ldrshteq r5, [ip], #-144 @ 0xffffff70 │ │ │ │ + rsbseq sp, ip, r8, ror #31 │ │ │ │ + ldrsbteq r5, [ip], #-150 @ 0xffffff6a │ │ │ │ + rsbseq sp, ip, lr, asr #31 │ │ │ │ @ instruction: 0xfffff009 │ │ │ │ @ instruction: 0xfffffab3 │ │ │ │ - @ instruction: 0x007c5990 │ │ │ │ - rsbseq sp, ip, r8, lsl #31 │ │ │ │ - rsbseq r5, ip, r6, ror r9 │ │ │ │ - rsbseq sp, ip, lr, ror #30 │ │ │ │ - rsbseq r5, ip, r8, asr #19 │ │ │ │ - rsbseq r5, ip, r6, asr sl │ │ │ │ - rsbseq r5, ip, r8, lsr #18 │ │ │ │ - rsbseq sp, ip, r0, lsr #30 │ │ │ │ - ldrhteq r5, [ip], #-164 @ 0xffffff5c │ │ │ │ - rsbseq r5, ip, lr, lsl sl │ │ │ │ - ldrsbteq r5, [ip], #-142 @ 0xffffff72 │ │ │ │ - ldrsbteq sp, [ip], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r5, ip, r0, asr #17 │ │ │ │ - ldrhteq sp, [ip], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r5, ip, r6, ror sl │ │ │ │ - rsbseq r5, ip, r4, ror #21 │ │ │ │ - rsbseq r5, ip, r4, lsl #17 │ │ │ │ - rsbseq sp, ip, ip, ror lr │ │ │ │ - rsbseq r5, ip, r6, asr #21 │ │ │ │ - rsbseq r5, ip, r4, lsl fp │ │ │ │ - rsbseq r5, ip, r4, asr #16 │ │ │ │ - rsbseq sp, ip, ip, lsr lr │ │ │ │ + @ instruction: 0x007c5998 │ │ │ │ + @ instruction: 0x007cdf90 │ │ │ │ + rsbseq r5, ip, lr, ror r9 │ │ │ │ + rsbseq sp, ip, r6, ror pc │ │ │ │ + ldrsbteq r5, [ip], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r5, ip, lr, asr sl │ │ │ │ + rsbseq r5, ip, r0, lsr r9 │ │ │ │ + rsbseq sp, ip, r8, lsr #30 │ │ │ │ + ldrhteq r5, [ip], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r5, ip, r6, lsr #20 │ │ │ │ + rsbseq r5, ip, r6, ror #17 │ │ │ │ + ldrsbteq sp, [ip], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r5, ip, r8, asr #17 │ │ │ │ + ldrhteq sp, [ip], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r5, ip, lr, ror sl │ │ │ │ + rsbseq r5, ip, ip, ror #21 │ │ │ │ + rsbseq r5, ip, ip, lsl #17 │ │ │ │ + rsbseq sp, ip, r4, lsl #29 │ │ │ │ + rsbseq r5, ip, lr, asr #21 │ │ │ │ + rsbseq r5, ip, ip, lsl fp │ │ │ │ + rsbseq r5, ip, ip, asr #16 │ │ │ │ + rsbseq sp, ip, r4, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb77770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr14, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -14120,16 +14120,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7f7300c │ │ │ │ stmdami r5, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 7, cr15, [lr], #988 @ 0x3dc │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r5, ip, r6, asr #14 │ │ │ │ - rsbseq sp, ip, lr, lsr sp │ │ │ │ + rsbseq r5, ip, lr, asr #14 │ │ │ │ + rsbseq sp, ip, r6, asr #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1dba74 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ ldmibcs r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @@ -14743,51 +14743,51 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf816f7f7 │ │ │ │ svclt 0x0000e7b6 │ │ │ │ ... │ │ │ │ addeq lr, r7, r8, lsr #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq lr, r7, r2, lsl #8 │ │ │ │ - rsbseq r5, ip, r0, lsr r9 │ │ │ │ - rsbseq sp, ip, r2, asr #24 │ │ │ │ - rsbseq r5, ip, lr, lsl #18 │ │ │ │ - rsbseq sp, ip, r0, lsr #24 │ │ │ │ - ldrsbteq r5, [ip], #-132 @ 0xffffff7c │ │ │ │ - rsbseq sp, ip, r6, ror #23 │ │ │ │ - ldrhteq r5, [ip], #-130 @ 0xffffff7e │ │ │ │ - rsbseq sp, ip, r4, asr #23 │ │ │ │ - rsbseq r5, ip, r8, lsr #17 │ │ │ │ - addeq r1, r3, sl, rrx │ │ │ │ - rsbseq r5, ip, ip, lsl r3 │ │ │ │ - rsbseq r5, ip, r2, ror r2 │ │ │ │ - rsbseq sp, ip, r6, lsl #11 │ │ │ │ - rsbseq r5, ip, lr, asr #3 │ │ │ │ - rsbseq sp, ip, r2, ror #9 │ │ │ │ - rsbseq r5, ip, lr, lsr #3 │ │ │ │ - rsbseq sp, ip, r2, asr #9 │ │ │ │ - rsbseq r5, ip, lr, lsl #3 │ │ │ │ - rsbseq sp, ip, r2, lsr #9 │ │ │ │ - rsbseq r5, ip, lr, ror #2 │ │ │ │ - rsbseq sp, ip, r2, lsl #9 │ │ │ │ - rsbseq r5, ip, lr, asr #2 │ │ │ │ - rsbseq sp, ip, r2, ror #8 │ │ │ │ - rsbseq r5, ip, lr, lsr #2 │ │ │ │ - rsbseq sp, ip, r2, asr #8 │ │ │ │ - rsbseq r5, ip, ip, lsl #2 │ │ │ │ - rsbseq sp, ip, lr, lsl r4 │ │ │ │ - rsbseq r5, ip, sl, ror #1 │ │ │ │ - ldrshteq sp, [ip], #-60 @ 0xffffffc4 │ │ │ │ - ldrsbteq r5, [ip], #-0 │ │ │ │ - rsbseq sp, ip, r2, ror #7 │ │ │ │ - ldrhteq r5, [ip], #-4 │ │ │ │ - rsbseq sp, ip, r6, asr #7 │ │ │ │ - @ instruction: 0x007c5098 │ │ │ │ - rsbseq sp, ip, sl, lsr #7 │ │ │ │ - rsbseq r5, ip, ip, ror r0 │ │ │ │ - rsbseq sp, ip, lr, lsl #7 │ │ │ │ + rsbseq r5, ip, r8, lsr r9 │ │ │ │ + rsbseq sp, ip, sl, asr #24 │ │ │ │ + rsbseq r5, ip, r6, lsl r9 │ │ │ │ + rsbseq sp, ip, r8, lsr #24 │ │ │ │ + ldrsbteq r5, [ip], #-140 @ 0xffffff74 │ │ │ │ + rsbseq sp, ip, lr, ror #23 │ │ │ │ + ldrhteq r5, [ip], #-138 @ 0xffffff76 │ │ │ │ + rsbseq sp, ip, ip, asr #23 │ │ │ │ + ldrhteq r5, [ip], #-128 @ 0xffffff80 │ │ │ │ + addeq r1, r3, r2, ror r0 │ │ │ │ + rsbseq r5, ip, r4, lsr #6 │ │ │ │ + rsbseq r5, ip, sl, ror r2 │ │ │ │ + rsbseq sp, ip, lr, lsl #11 │ │ │ │ + ldrsbteq r5, [ip], #-22 @ 0xffffffea │ │ │ │ + rsbseq sp, ip, sl, ror #9 │ │ │ │ + ldrhteq r5, [ip], #-22 @ 0xffffffea │ │ │ │ + rsbseq sp, ip, sl, asr #9 │ │ │ │ + @ instruction: 0x007c5196 │ │ │ │ + rsbseq sp, ip, sl, lsr #9 │ │ │ │ + rsbseq r5, ip, r6, ror r1 │ │ │ │ + rsbseq sp, ip, sl, lsl #9 │ │ │ │ + rsbseq r5, ip, r6, asr r1 │ │ │ │ + rsbseq sp, ip, sl, ror #8 │ │ │ │ + rsbseq r5, ip, r6, lsr r1 │ │ │ │ + rsbseq sp, ip, sl, asr #8 │ │ │ │ + rsbseq r5, ip, r4, lsl r1 │ │ │ │ + rsbseq sp, ip, r6, lsr #8 │ │ │ │ + ldrshteq r5, [ip], #-2 │ │ │ │ + rsbseq sp, ip, r4, lsl #8 │ │ │ │ + ldrsbteq r5, [ip], #-8 │ │ │ │ + rsbseq sp, ip, sl, ror #7 │ │ │ │ + ldrhteq r5, [ip], #-12 │ │ │ │ + rsbseq sp, ip, lr, asr #7 │ │ │ │ + rsbseq r5, ip, r0, lsr #1 │ │ │ │ + ldrhteq sp, [ip], #-50 @ 0xffffffce │ │ │ │ + rsbseq r5, ip, r4, lsl #1 │ │ │ │ + @ instruction: 0x007cd396 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb78204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 564fac │ │ │ │ blmi 58d220 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -14807,15 +14807,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7f0bd10 │ │ │ │ svclt 0x0000ec1e │ │ │ │ addeq sp, r7, sl, ror #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r4, ip, r0, lsr #31 │ │ │ │ + rsbseq r4, ip, r8, lsr #31 │ │ │ │ @ instruction: 0x0087d9b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb78278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fece4fa0 │ │ │ │ blmi fed0d2a8 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -14993,55 +14993,55 @@ │ │ │ │ strtmi r4, [r1], -pc, lsr #16 │ │ │ │ @ instruction: 0xf7f64478 │ │ │ │ usat pc, #0, pc, lsl #28 @ │ │ │ │ b feadf304 │ │ │ │ ... │ │ │ │ addeq sp, r7, r6, ror r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r4, ip, r6, lsr pc │ │ │ │ - rsbseq r4, ip, ip, lsr pc │ │ │ │ - rsbseq r4, ip, r2, asr pc │ │ │ │ + rsbseq r4, ip, lr, lsr pc │ │ │ │ + rsbseq r4, ip, r4, asr #30 │ │ │ │ + rsbseq r4, ip, sl, asr pc │ │ │ │ andeq r0, r0, r7, lsl r3 │ │ │ │ - rsbseq r4, ip, r8, asr #29 │ │ │ │ - ldrsbteq sp, [ip], #-28 @ 0xffffffe4 │ │ │ │ + ldrsbteq r4, [ip], #-224 @ 0xffffff20 │ │ │ │ + rsbseq sp, ip, r4, ror #3 │ │ │ │ strdeq sp, [r7], r6 │ │ │ │ - @ instruction: 0x007c4e94 │ │ │ │ - rsbseq sp, ip, r8, lsr #3 │ │ │ │ + @ instruction: 0x007c4e9c │ │ │ │ + ldrhteq sp, [ip], #-16 │ │ │ │ @ instruction: 0xfffffebb │ │ │ │ @ instruction: 0xfffff461 │ │ │ │ - rsbseq r4, ip, r6, asr lr │ │ │ │ - rsbseq sp, ip, sl, ror #2 │ │ │ │ - rsbseq r4, ip, ip, lsr lr │ │ │ │ - rsbseq sp, ip, r0, asr r1 │ │ │ │ - rsbseq r4, ip, lr, asr #29 │ │ │ │ - rsbseq r4, ip, ip, ror #28 │ │ │ │ - ldrhteq r4, [ip], #-236 @ 0xffffff14 │ │ │ │ - ldrshteq r4, [ip], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r4, ip, lr, asr #27 │ │ │ │ - rsbseq sp, ip, r2, ror #1 │ │ │ │ - ldrhteq r4, [ip], #-212 @ 0xffffff2c │ │ │ │ - rsbseq sp, ip, r8, asr #1 │ │ │ │ - ldrhteq r4, [ip], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r4, ip, r0, lsl #30 │ │ │ │ - rsbseq r4, ip, lr, ror #26 │ │ │ │ - rsbseq sp, ip, r2, lsl #1 │ │ │ │ - rsbseq r4, ip, r2, ror #29 │ │ │ │ - rsbseq r4, ip, lr, lsl pc │ │ │ │ - rsbseq r4, ip, r8, lsr #26 │ │ │ │ - rsbseq sp, ip, ip, lsr r0 │ │ │ │ - rsbseq r4, ip, sl, lsl #26 │ │ │ │ - rsbseq sp, ip, ip, lsl r0 │ │ │ │ - ldrsbteq r4, [ip], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r4, ip, r4, asr #30 │ │ │ │ - rsbseq r4, ip, ip, asr #25 │ │ │ │ - rsbseq ip, ip, r0, ror #31 │ │ │ │ - rsbseq r4, ip, sl, lsr #30 │ │ │ │ - rsbseq r4, ip, r8, ror pc │ │ │ │ - rsbseq r4, ip, ip, lsl #25 │ │ │ │ - rsbseq ip, ip, r0, lsr #31 │ │ │ │ + rsbseq r4, ip, lr, asr lr │ │ │ │ + rsbseq sp, ip, r2, ror r1 │ │ │ │ + rsbseq r4, ip, r4, asr #28 │ │ │ │ + rsbseq sp, ip, r8, asr r1 │ │ │ │ + ldrsbteq r4, [ip], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r4, ip, r4, ror lr │ │ │ │ + rsbseq r4, ip, r4, asr #29 │ │ │ │ + ldrshteq r4, [ip], #-234 @ 0xffffff16 │ │ │ │ + ldrsbteq r4, [ip], #-214 @ 0xffffff2a │ │ │ │ + rsbseq sp, ip, sl, ror #1 │ │ │ │ + ldrhteq r4, [ip], #-220 @ 0xffffff24 │ │ │ │ + ldrsbteq sp, [ip], #-0 │ │ │ │ + rsbseq r4, ip, r4, asr #29 │ │ │ │ + rsbseq r4, ip, r8, lsl #30 │ │ │ │ + rsbseq r4, ip, r6, ror sp │ │ │ │ + rsbseq sp, ip, sl, lsl #1 │ │ │ │ + rsbseq r4, ip, sl, ror #29 │ │ │ │ + rsbseq r4, ip, r6, lsr #30 │ │ │ │ + rsbseq r4, ip, r0, lsr sp │ │ │ │ + rsbseq sp, ip, r4, asr #32 │ │ │ │ + rsbseq r4, ip, r2, lsl sp │ │ │ │ + rsbseq sp, ip, r4, lsr #32 │ │ │ │ + rsbseq r4, ip, r6, ror #29 │ │ │ │ + rsbseq r4, ip, ip, asr #30 │ │ │ │ + ldrsbteq r4, [ip], #-196 @ 0xffffff3c │ │ │ │ + rsbseq ip, ip, r8, ror #31 │ │ │ │ + rsbseq r4, ip, r2, lsr pc │ │ │ │ + rsbseq r4, ip, r0, lsl #31 │ │ │ │ + @ instruction: 0x007c4c94 │ │ │ │ + rsbseq ip, ip, r8, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb78600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -15051,16 +15051,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [sl], #984 @ 0x3d8 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7f64478 │ │ │ │ blls a0ac8 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x007c4b98 │ │ │ │ - rsbseq ip, ip, ip, lsr #29 │ │ │ │ + rsbseq r4, ip, r0, lsr #23 │ │ │ │ + ldrhteq ip, [ip], #-228 @ 0xffffff1c │ │ │ │ @ instruction: 0x4614b5f0 │ │ │ │ teqge lr, #1048576 @ 0x100000 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ @ instruction: 0x2118f8d0 │ │ │ │ bcs 394f4 │ │ │ │ @ instruction: 0xf8d2d066 │ │ │ │ @@ -15076,15 +15076,15 @@ │ │ │ │ blx 45d04c │ │ │ │ vldr s26, [r0, #288] @ 0x120 │ │ │ │ @ instruction: 0xeeb47b28 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ stmdble r6, {r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ eorcs pc, r3, r5, asr r8 @ │ │ │ │ blcc 55cae8 │ │ │ │ - blvc 85caec │ │ │ │ + blvc 85caec │ │ │ │ blcs ff11cf78 │ │ │ │ blx 45d070 │ │ │ │ cdp 13, 11, cr13, cr0, cr1, {0} │ │ │ │ vcmp.f64 d3, d4 │ │ │ │ vsqrt.f64 d18, d7 │ │ │ │ vstrle s30, [r1, #-64] @ 0xffffffc0 │ │ │ │ blvc 115cf80 │ │ │ │ @@ -15147,15 +15147,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7f0bd30 │ │ │ │ svclt 0x0000e972 │ │ │ │ umulleq sp, r7, sl, r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r4, ip, sl, lsr #26 │ │ │ │ + rsbseq r4, ip, r2, lsr sp │ │ │ │ addeq sp, r7, r0, ror #8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3dca88 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrdls pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ @@ -15424,26 +15424,26 @@ │ │ │ │ @ instruction: 0xf7efe73b │ │ │ │ svclt 0x0000ef4c │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtle r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ strdeq sp, [r7], r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r4, ip, ip, lsl #23 │ │ │ │ - rsbseq ip, ip, r8, lsl #23 │ │ │ │ + @ instruction: 0x007c4b94 │ │ │ │ + @ instruction: 0x007ccb90 │ │ │ │ addeq sp, r7, r2, lsr #5 │ │ │ │ - rsbseq r4, ip, sl, ror #21 │ │ │ │ - rsbseq r4, ip, ip, ror #20 │ │ │ │ - rsbseq r4, ip, r4, lsr #20 │ │ │ │ - rsbseq r4, ip, lr, lsr #20 │ │ │ │ - rsbseq ip, ip, r8, lsr #20 │ │ │ │ - rsbseq r4, ip, r6, ror #18 │ │ │ │ - rsbseq ip, ip, r2, ror #18 │ │ │ │ - rsbseq r4, ip, lr, asr #18 │ │ │ │ - rsbseq ip, ip, sl, asr #18 │ │ │ │ + ldrshteq r4, [ip], #-162 @ 0xffffff5e │ │ │ │ + rsbseq r4, ip, r4, ror sl │ │ │ │ + rsbseq r4, ip, ip, lsr #20 │ │ │ │ + rsbseq r4, ip, r6, lsr sl │ │ │ │ + rsbseq ip, ip, r0, lsr sl │ │ │ │ + rsbseq r4, ip, lr, ror #18 │ │ │ │ + rsbseq ip, ip, sl, ror #18 │ │ │ │ + rsbseq r4, ip, r6, asr r9 │ │ │ │ + rsbseq ip, ip, r2, asr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 45cf0c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0xb0914df0 │ │ │ │ @ instruction: 0x461f4cf0 │ │ │ │ @@ -15683,24 +15683,24 @@ │ │ │ │ @ instruction: 0xe72bf8b7 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ umulleq ip, r7, r4, pc @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r4, ip, r2, lsl r8 │ │ │ │ - ldrhteq r4, [ip], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r4, ip, sl, ror r6 │ │ │ │ - rsbseq ip, ip, r6, ror r6 │ │ │ │ + rsbseq r4, ip, sl, lsl r8 │ │ │ │ + ldrhteq r4, [ip], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r4, ip, r2, lsl #13 │ │ │ │ + rsbseq ip, ip, lr, ror r6 │ │ │ │ umulleq ip, r7, r0, sp │ │ │ │ - @ instruction: 0x007c4594 │ │ │ │ - rsbseq r4, ip, lr, ror #9 │ │ │ │ - rsbseq ip, ip, sl, ror #9 │ │ │ │ - ldrsbteq r4, [ip], #-68 @ 0xffffffbc │ │ │ │ - ldrsbteq ip, [ip], #-64 @ 0xffffffc0 │ │ │ │ + @ instruction: 0x007c459c │ │ │ │ + ldrshteq r4, [ip], #-70 @ 0xffffffba │ │ │ │ + ldrshteq ip, [ip], #-66 @ 0xffffffbe │ │ │ │ + ldrsbteq r4, [ip], #-76 @ 0xffffffb4 │ │ │ │ + ldrsbteq ip, [ip], #-72 @ 0xffffffb8 │ │ │ │ blcs 48a7c │ │ │ │ svcge 0x0073f47f │ │ │ │ blcs 48a90 │ │ │ │ svcge 0x006ff47f │ │ │ │ strb r2, [sp, -sl, lsl #6]! │ │ │ │ vst2.8 {d20-d21}, [pc :128], r0 │ │ │ │ ldrbtmi r7, [r8], #-300 @ 0xfffffed4 │ │ │ │ @@ -15731,20 +15731,20 @@ │ │ │ │ @ instruction: 0xff94f7f5 │ │ │ │ @ instruction: 0xf04f480a │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf84ef7f6 │ │ │ │ @ instruction: 0xf7efe6c2 │ │ │ │ @ instruction: 0xf8ddecda │ │ │ │ @ instruction: 0xe71a9010 │ │ │ │ - rsbseq r4, ip, r2, ror #8 │ │ │ │ - rsbseq ip, ip, lr, asr r4 │ │ │ │ - rsbseq r4, ip, r0, lsr #8 │ │ │ │ - rsbseq ip, ip, ip, lsl r4 │ │ │ │ - rsbseq r4, ip, r4, lsl #8 │ │ │ │ - ldrshteq ip, [ip], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r4, ip, sl, ror #8 │ │ │ │ + rsbseq ip, ip, r6, ror #8 │ │ │ │ + rsbseq r4, ip, r8, lsr #8 │ │ │ │ + rsbseq ip, ip, r4, lsr #8 │ │ │ │ + rsbseq r4, ip, ip, lsl #8 │ │ │ │ + rsbseq ip, ip, r6, lsl #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb7910c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi a65e54 │ │ │ │ blmi a73794 │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @@ -15784,19 +15784,19 @@ │ │ │ │ stmdami sl, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffe6f7f5 │ │ │ │ @ instruction: 0xf7efe7d3 │ │ │ │ svclt 0x0000ec72 │ │ │ │ addeq ip, r7, r2, ror #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r4, ip, r8, lsl #7 │ │ │ │ - rsbseq ip, ip, r4, lsl #7 │ │ │ │ + @ instruction: 0x007c4390 │ │ │ │ + rsbseq ip, ip, ip, lsl #7 │ │ │ │ umulleq ip, r7, lr, sl │ │ │ │ - rsbseq r4, ip, r2, lsr r3 │ │ │ │ - rsbseq ip, ip, lr, lsr #6 │ │ │ │ + rsbseq r4, ip, sl, lsr r3 │ │ │ │ + rsbseq ip, ip, r6, lsr r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb791dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi de5f04 │ │ │ │ blmi df3864 │ │ │ │ ldrbtmi fp, [sl], #-137 @ 0xffffff77 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -15816,15 +15816,15 @@ │ │ │ │ vldr d3, [r6, #24] │ │ │ │ vldr d2, [r6, #8] │ │ │ │ vldr d1, [r6, #16] │ │ │ │ ldmib sp, {r8, r9, fp}^ │ │ │ │ strls r1, [r0, -r5, lsl #4] │ │ │ │ stc2 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ - bmi 8964c8 │ │ │ │ + bmi 8964c8 │ │ │ │ ldrbtmi r4, [sl], #-2847 @ 0xfffff4e1 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4620d131 │ │ │ │ ldcllt 0, cr11, [r0, #36]! @ 0x24 │ │ │ │ stmdbge r5, {r1, r2, r8, r9, fp, sp, pc} │ │ │ │ @@ -15851,20 +15851,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff62f7f5 │ │ │ │ @ instruction: 0xf7efe7c3 │ │ │ │ svclt 0x0000ebee │ │ │ │ addeq ip, r7, r2, lsl sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x0087c9b6 │ │ │ │ - rsbseq r4, ip, lr, asr r2 │ │ │ │ - rsbseq ip, ip, sl, asr r2 │ │ │ │ - rsbseq r4, ip, r4, asr #4 │ │ │ │ - rsbseq ip, ip, r0, asr #4 │ │ │ │ - rsbseq r4, ip, sl, lsr #4 │ │ │ │ - rsbseq ip, ip, r6, lsr #4 │ │ │ │ + rsbseq r4, ip, r6, ror #4 │ │ │ │ + rsbseq ip, ip, r2, ror #4 │ │ │ │ + rsbseq r4, ip, ip, asr #4 │ │ │ │ + rsbseq ip, ip, r8, asr #4 │ │ │ │ + rsbseq r4, ip, r2, lsr r2 │ │ │ │ + rsbseq ip, ip, lr, lsr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb792ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ffd26034 │ │ │ │ blmi ffd4e318 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -16105,69 +16105,69 @@ │ │ │ │ addmi r4, pc, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ addeq ip, r7, r2, lsl #18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x007c419e │ │ │ │ - ldrhteq r4, [ip], #-30 @ 0xffffffe2 │ │ │ │ - ldrsbteq r4, [ip], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r4, ip, r6, lsr #3 │ │ │ │ + rsbseq r4, ip, r6, asr #3 │ │ │ │ + rsbseq r4, ip, r0, ror #3 │ │ │ │ andeq r0, r0, r7, asr r4 │ │ │ │ - rsbseq r4, ip, r0, ror r1 │ │ │ │ - rsbseq ip, ip, ip, ror #2 │ │ │ │ + rsbseq r4, ip, r8, ror r1 │ │ │ │ + rsbseq ip, ip, r4, ror r1 │ │ │ │ addeq ip, r7, r6, lsl #17 │ │ │ │ - rsbseq r4, ip, ip, lsr r1 │ │ │ │ - rsbseq ip, ip, r8, lsr r1 │ │ │ │ + rsbseq r4, ip, r4, asr #2 │ │ │ │ + rsbseq ip, ip, r0, asr #2 │ │ │ │ @ instruction: 0xfffff39b │ │ │ │ @ instruction: 0xfffffe11 │ │ │ │ - ldrshteq r4, [ip], #-14 │ │ │ │ - ldrshteq ip, [ip], #-10 │ │ │ │ - rsbseq r4, ip, r4, ror #1 │ │ │ │ - rsbseq ip, ip, r0, ror #1 │ │ │ │ + rsbseq r4, ip, r6, lsl #2 │ │ │ │ + rsbseq ip, ip, r2, lsl #2 │ │ │ │ + rsbseq r4, ip, ip, ror #1 │ │ │ │ + rsbseq ip, ip, r8, ror #1 │ │ │ │ @ instruction: 0xfffff4e3 │ │ │ │ @ instruction: 0xfffffce9 │ │ │ │ - rsbseq r4, ip, r6, lsr #1 │ │ │ │ - rsbseq ip, ip, r2, lsr #1 │ │ │ │ - rsbseq r4, ip, ip, lsl #1 │ │ │ │ - rsbseq ip, ip, r8, lsl #1 │ │ │ │ - ldrhteq r4, [ip], #-6 │ │ │ │ - ldrsbteq r4, [ip], #-12 │ │ │ │ - rsbseq r4, ip, r8, asr #32 │ │ │ │ - rsbseq ip, ip, r4, asr #32 │ │ │ │ - rsbseq r4, ip, r2, asr #1 │ │ │ │ - rsbseq r4, ip, sl, ror #1 │ │ │ │ - rsbseq r4, ip, r2 │ │ │ │ - ldrshteq fp, [ip], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r3, ip, r4, ror #31 │ │ │ │ - ldrsbteq fp, [ip], #-254 @ 0xffffff02 │ │ │ │ - ldrhteq r4, [ip], #-4 │ │ │ │ - rsbseq r4, ip, r0, ror #1 │ │ │ │ - @ instruction: 0x007c3f9c │ │ │ │ - @ instruction: 0x007cbf98 │ │ │ │ - ldrhteq r4, [ip], #-10 │ │ │ │ - rsbseq r4, ip, r4, lsl #2 │ │ │ │ - rsbseq r3, ip, lr, asr pc │ │ │ │ - rsbseq fp, ip, sl, asr pc │ │ │ │ - rsbseq r4, ip, lr, ror #1 │ │ │ │ - rsbseq r4, ip, r4, lsr r1 │ │ │ │ - rsbseq r3, ip, r2, lsr #30 │ │ │ │ - rsbseq fp, ip, lr, lsl pc │ │ │ │ - rsbseq r3, ip, ip, asr #30 │ │ │ │ - rsbseq r4, ip, ip, lsl r1 │ │ │ │ - ldrsbteq r3, [ip], #-236 @ 0xffffff14 │ │ │ │ - ldrsbteq fp, [ip], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r4, ip, r6, lsr r1 │ │ │ │ + rsbseq r4, ip, lr, lsr #1 │ │ │ │ + rsbseq ip, ip, sl, lsr #1 │ │ │ │ + @ instruction: 0x007c4094 │ │ │ │ + @ instruction: 0x007cc090 │ │ │ │ + ldrhteq r4, [ip], #-14 │ │ │ │ + rsbseq r4, ip, r4, ror #1 │ │ │ │ + rsbseq r4, ip, r0, asr r0 │ │ │ │ + rsbseq ip, ip, ip, asr #32 │ │ │ │ + rsbseq r4, ip, sl, asr #1 │ │ │ │ ldrshteq r4, [ip], #-2 │ │ │ │ - @ instruction: 0x007c3e94 │ │ │ │ - @ instruction: 0x007cbe90 │ │ │ │ - rsbseq r4, ip, r8, lsl #2 │ │ │ │ + rsbseq r4, ip, sl │ │ │ │ + rsbseq ip, ip, r6 │ │ │ │ + rsbseq r3, ip, ip, ror #31 │ │ │ │ + rsbseq fp, ip, r6, ror #31 │ │ │ │ + ldrhteq r4, [ip], #-12 │ │ │ │ + rsbseq r4, ip, r8, ror #1 │ │ │ │ + rsbseq r3, ip, r4, lsr #31 │ │ │ │ + rsbseq fp, ip, r0, lsr #31 │ │ │ │ + rsbseq r4, ip, r2, asr #1 │ │ │ │ + rsbseq r4, ip, ip, lsl #2 │ │ │ │ + rsbseq r3, ip, r6, ror #30 │ │ │ │ + rsbseq fp, ip, r2, ror #30 │ │ │ │ + ldrshteq r4, [ip], #-6 │ │ │ │ + rsbseq r4, ip, ip, lsr r1 │ │ │ │ + rsbseq r3, ip, sl, lsr #30 │ │ │ │ + rsbseq fp, ip, r6, lsr #30 │ │ │ │ + rsbseq r3, ip, r4, asr pc │ │ │ │ + rsbseq r4, ip, r4, lsr #2 │ │ │ │ + rsbseq r3, ip, r4, ror #29 │ │ │ │ + rsbseq fp, ip, r0, ror #29 │ │ │ │ rsbseq r4, ip, lr, lsr r1 │ │ │ │ - rsbseq r3, ip, lr, asr #28 │ │ │ │ - rsbseq fp, ip, sl, asr #28 │ │ │ │ + ldrshteq r4, [ip], #-10 │ │ │ │ + @ instruction: 0x007c3e9c │ │ │ │ + @ instruction: 0x007cbe98 │ │ │ │ + rsbseq r4, ip, r0, lsl r1 │ │ │ │ + rsbseq r4, ip, r6, asr #2 │ │ │ │ + rsbseq r3, ip, r6, asr lr │ │ │ │ + rsbseq fp, ip, r2, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb797b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -16177,16 +16177,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r2], {245} @ 0xf5 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7f54478 │ │ │ │ blls a1918 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r3, ip, r0, lsl #26 │ │ │ │ - ldrshteq fp, [ip], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r3, ip, r8, lsl #26 │ │ │ │ + rsbseq fp, ip, r4, lsl #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 25dab4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ mrc 6, 5, r4, cr0, cr15, {0} │ │ │ │ @@ -16506,20 +16506,20 @@ │ │ │ │ cdp 7, 13, cr15, cr0, cr14, {7} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq ip, r7, r8, asr #32 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq fp, r7, r4, lsl #31 │ │ │ │ - rsbseq r3, ip, r6, lsr fp │ │ │ │ - rsbseq fp, ip, r6, lsr r8 │ │ │ │ - rsbseq r3, ip, sl, lsl fp │ │ │ │ - rsbseq fp, ip, sl, lsl r8 │ │ │ │ - rsbseq r3, ip, r0, lsl #22 │ │ │ │ - rsbseq r3, ip, r4, lsl fp │ │ │ │ + rsbseq r3, ip, lr, lsr fp │ │ │ │ + rsbseq fp, ip, lr, lsr r8 │ │ │ │ + rsbseq r3, ip, r2, lsr #22 │ │ │ │ + rsbseq fp, ip, r2, lsr #16 │ │ │ │ + rsbseq r3, ip, r8, lsl #22 │ │ │ │ + rsbseq r3, ip, ip, lsl fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb8573c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r8, r8, asr #31 │ │ │ │ andcs r4, r0, #22272 @ 0x5700 │ │ │ │ ldrbtmi sl, [ip], #-2310 @ 0xfffff6fa │ │ │ │ @@ -16607,18 +16607,18 @@ │ │ │ │ svclt 0x0000ee08 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ @ instruction: 0x0087beba │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq fp, r7, r6, asr #27 │ │ │ │ - rsbseq r3, ip, r6, ror r9 │ │ │ │ - rsbseq fp, ip, r6, ror r6 │ │ │ │ - rsbseq r3, ip, sl, asr r9 │ │ │ │ - rsbseq fp, ip, sl, asr r6 │ │ │ │ + rsbseq r3, ip, lr, ror r9 │ │ │ │ + rsbseq fp, ip, lr, ror r6 │ │ │ │ + rsbseq r3, ip, r2, ror #18 │ │ │ │ + rsbseq fp, ip, r2, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb79ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrdgt pc, [ip, -pc] │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ ldrbtmi r3, [ip], #511 @ 0x1ff │ │ │ │ @@ -16685,30 +16685,30 @@ │ │ │ │ ldmdami r5, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8d6f7f5 │ │ │ │ @ instruction: 0xf7eee7a5 │ │ │ │ svclt 0x0000ed62 │ │ │ │ addeq fp, r7, sl, lsr #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, ip, ip, asr #18 │ │ │ │ - rsbseq r3, ip, r6, ror #18 │ │ │ │ - rsbseq r3, ip, r0, asr #17 │ │ │ │ - rsbseq fp, ip, r0, asr #11 │ │ │ │ - rsbseq r3, ip, sl, lsr #17 │ │ │ │ - rsbseq fp, ip, sl, lsr #11 │ │ │ │ + rsbseq r3, ip, r4, asr r9 │ │ │ │ + rsbseq r3, ip, lr, ror #18 │ │ │ │ + rsbseq r3, ip, r8, asr #17 │ │ │ │ + rsbseq fp, ip, r8, asr #11 │ │ │ │ + ldrhteq r3, [ip], #-130 @ 0xffffff7e │ │ │ │ + ldrhteq fp, [ip], #-82 @ 0xffffffae │ │ │ │ addeq fp, r7, r4, asr #25 │ │ │ │ @ instruction: 0xffffff61 │ │ │ │ - rsbseq r3, ip, r6, ror #16 │ │ │ │ - rsbseq fp, ip, r6, ror #10 │ │ │ │ + rsbseq r3, ip, lr, ror #16 │ │ │ │ + rsbseq fp, ip, lr, ror #10 │ │ │ │ @ instruction: 0xfffffda5 │ │ │ │ - rsbseq r3, ip, sl, lsr r8 │ │ │ │ - rsbseq fp, ip, sl, lsr r5 │ │ │ │ + rsbseq r3, ip, r2, asr #16 │ │ │ │ + rsbseq fp, ip, r2, asr #10 │ │ │ │ @ instruction: 0xfffffbed │ │ │ │ - rsbseq r3, ip, lr, lsl #16 │ │ │ │ - rsbseq fp, ip, lr, lsl #10 │ │ │ │ + rsbseq r3, ip, r6, lsl r8 │ │ │ │ + rsbseq fp, ip, r6, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb7a028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrsbtgt pc, [r4], #143 @ 0x8f @ │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ ldrbtmi r3, [ip], #511 @ 0x1ff │ │ │ │ @@ -16769,28 +16769,28 @@ │ │ │ │ @ instruction: 0xff72f7f4 │ │ │ │ @ instruction: 0x46214812 │ │ │ │ @ instruction: 0xf7f54478 │ │ │ │ ldr pc, [r0, sp, lsr #16]! │ │ │ │ ldc 7, cr15, [r8], #952 @ 0x3b8 │ │ │ │ addeq fp, r7, r2, asr #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, ip, r4, ror #15 │ │ │ │ - ldrshteq r3, [ip], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r3, ip, r8, asr r7 │ │ │ │ - rsbseq fp, ip, r8, asr r4 │ │ │ │ + rsbseq r3, ip, ip, ror #15 │ │ │ │ + rsbseq r3, ip, r6, lsl #16 │ │ │ │ + rsbseq r3, ip, r0, ror #14 │ │ │ │ + rsbseq fp, ip, r0, ror #8 │ │ │ │ addeq fp, r7, r2, ror fp │ │ │ │ @ instruction: 0xfffffe0f │ │ │ │ - rsbseq r3, ip, r4, lsl r7 │ │ │ │ - rsbseq fp, ip, r4, lsl r4 │ │ │ │ + rsbseq r3, ip, ip, lsl r7 │ │ │ │ + rsbseq fp, ip, ip, lsl r4 │ │ │ │ @ instruction: 0xfffffc53 │ │ │ │ - rsbseq r3, ip, r8, ror #13 │ │ │ │ - rsbseq fp, ip, r8, ror #7 │ │ │ │ + ldrshteq r3, [ip], #-96 @ 0xffffffa0 │ │ │ │ + ldrshteq fp, [ip], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xfffffa9b │ │ │ │ - ldrhteq r3, [ip], #-108 @ 0xffffff94 │ │ │ │ - ldrhteq fp, [ip], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r3, ip, r4, asr #13 │ │ │ │ + rsbseq fp, ip, r4, asr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb7a178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ @ instruction: 0xf10a460c │ │ │ │ @@ -16833,17 +16833,17 @@ │ │ │ │ ldrbtmi r2, [r8], #-466 @ 0xfffffe2e │ │ │ │ @ instruction: 0xf7f4300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f44478 │ │ │ │ @ instruction: 0xf04fffa9 │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ - ldrsbteq r3, [ip], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r3, ip, lr, ror #12 │ │ │ │ - ldrhteq fp, [ip], #-36 @ 0xffffffdc │ │ │ │ + ldrsbteq r3, [ip], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r3, ip, r6, ror r6 │ │ │ │ + ldrhteq fp, [ip], #-44 @ 0xffffffd4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb7a244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx 105ff46 │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ ldmdavs fp, {r0, sp}^ │ │ │ │ @@ -16883,19 +16883,19 @@ │ │ │ │ stmdami r9, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf7f4300c │ │ │ │ stmdami r7, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f44478 │ │ │ │ strb pc, [pc, r3, asr #30]! @ │ │ │ │ - ldrshteq r3, [ip], #-82 @ 0xffffffae │ │ │ │ - rsbseq r3, ip, r0, asr #11 │ │ │ │ - rsbseq fp, ip, r6, lsl #4 │ │ │ │ - rsbseq r3, ip, r2, lsr #11 │ │ │ │ - rsbseq fp, ip, r8, ror #3 │ │ │ │ + ldrshteq r3, [ip], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r3, ip, r8, asr #11 │ │ │ │ + rsbseq fp, ip, lr, lsl #4 │ │ │ │ + rsbseq r3, ip, sl, lsr #11 │ │ │ │ + ldrshteq fp, [ip], #-16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [pc], -fp, lsl #1 │ │ │ │ bge 235654 │ │ │ │ blge 1ec128 │ │ │ │ @@ -16972,22 +16972,22 @@ │ │ │ │ stmdami sp, {r0, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f44478 │ │ │ │ @ instruction: 0xe7eefe97 │ │ │ │ bl 8e120c │ │ │ │ ldrdeq fp, [r7], r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, ip, r2, lsr r5 │ │ │ │ - rsbseq fp, ip, sl, ror r1 │ │ │ │ + rsbseq r3, ip, sl, lsr r5 │ │ │ │ + rsbseq fp, ip, r2, lsl #3 │ │ │ │ umulleq fp, r7, r4, r8 │ │ │ │ - rsbseq r3, ip, r2, asr #9 │ │ │ │ - rsbseq r3, ip, r2, lsl #9 │ │ │ │ - ldrsbteq fp, [ip], #-0 │ │ │ │ - rsbseq r3, ip, sl, asr #8 │ │ │ │ - @ instruction: 0x007cb090 │ │ │ │ + rsbseq r3, ip, sl, asr #9 │ │ │ │ + rsbseq r3, ip, sl, lsl #9 │ │ │ │ + ldrsbteq fp, [ip], #-8 │ │ │ │ + rsbseq r3, ip, r2, asr r4 │ │ │ │ + @ instruction: 0x007cb098 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r3, lr, asr #30 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0b2f113 │ │ │ │ @@ -17063,23 +17063,23 @@ │ │ │ │ bicvs pc, lr, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r2, #-976]! @ 0xfffffc30 │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [ip, #976] @ 0x3d0 │ │ │ │ svclt 0x0000e7d0 │ │ │ │ - rsbseq r3, ip, r8, asr #7 │ │ │ │ - rsbseq r3, ip, r0, lsr r3 │ │ │ │ - rsbseq sl, ip, r6, ror pc │ │ │ │ - rsbseq r3, ip, ip, lsl #6 │ │ │ │ - rsbseq sl, ip, r2, asr pc │ │ │ │ - ldrshteq r3, [ip], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq sl, ip, r6, lsr pc │ │ │ │ - ldrsbteq r3, [ip], #-36 @ 0xffffffdc │ │ │ │ - rsbseq sl, ip, sl, lsl pc │ │ │ │ + ldrsbteq r3, [ip], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r3, ip, r8, lsr r3 │ │ │ │ + rsbseq sl, ip, lr, ror pc │ │ │ │ + rsbseq r3, ip, r4, lsl r3 │ │ │ │ + rsbseq sl, ip, sl, asr pc │ │ │ │ + ldrshteq r3, [ip], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq sl, ip, lr, lsr pc │ │ │ │ + ldrsbteq r3, [ip], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq sl, ip, r2, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb7a5f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ ldclvs 6, cr4, [fp], {5} │ │ │ │ strtmi fp, [r8], -r3, ror #18 │ │ │ │ @@ -17116,16 +17116,16 @@ │ │ │ │ stmdavs r2!, {r0, r1, r2, r3, r4, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrcs 2, 4, pc, r6, cr0 @ │ │ │ │ @ instruction: 0xf1024633 │ │ │ │ ldclvs 1, cr0, [r2], {28} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7f100d2 │ │ │ │ sbfx pc, r7, #28, #21 │ │ │ │ - rsbseq r3, ip, r0, asr r2 │ │ │ │ - rsbseq r3, ip, r2, lsr r2 │ │ │ │ + rsbseq r3, ip, r8, asr r2 │ │ │ │ + rsbseq r3, ip, sl, lsr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb7a6ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi d67414 │ │ │ │ blmi d8f6d0 │ │ │ │ ldrbtmi r4, [sl], #-1549 @ 0xfffff9f3 │ │ │ │ strmi sl, [r6], -r4, lsl #18 │ │ │ │ @@ -17177,22 +17177,22 @@ │ │ │ │ stmdbls r3, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7f44478 │ │ │ │ stcls 12, cr15, [r3], {255} @ 0xff │ │ │ │ @ instruction: 0xf7eee7b3 │ │ │ │ svclt 0x0000e98a │ │ │ │ addeq fp, r7, r2, asr #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, ip, ip, lsr #3 │ │ │ │ - ldrshteq sl, [ip], #-212 @ 0xffffff2c │ │ │ │ + ldrhteq r3, [ip], #-20 @ 0xffffffec │ │ │ │ + ldrshteq sl, [ip], #-220 @ 0xffffff24 │ │ │ │ addeq fp, r7, lr, lsl #10 │ │ │ │ - rsbseq r3, ip, r4, lsr #2 │ │ │ │ - rsbseq r3, ip, r4, lsr r1 │ │ │ │ - rsbseq sl, ip, ip, ror sp │ │ │ │ - rsbseq r3, ip, r8, lsl r1 │ │ │ │ - rsbseq sl, ip, r0, ror #26 │ │ │ │ + rsbseq r3, ip, ip, lsr #2 │ │ │ │ + rsbseq r3, ip, ip, lsr r1 │ │ │ │ + rsbseq sl, ip, r4, lsl #27 │ │ │ │ + rsbseq r3, ip, r0, lsr #2 │ │ │ │ + rsbseq sl, ip, r8, ror #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb7a7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs pc, {r0, r2, r9, sl, lr} @ │ │ │ │ blpl 5f0c0 │ │ │ │ ldc 0, cr11, [r1, #524] @ 0x20c │ │ │ │ @@ -17273,20 +17273,20 @@ │ │ │ │ stmdami sl, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ msrne (UNDEF: 47), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1f616d6 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7f44478 │ │ │ │ @ instruction: 0xe7e3fc37 │ │ │ │ - ldrhteq r2, [ip], #-254 @ 0xffffff02 │ │ │ │ - rsbseq sl, ip, r6, lsl #24 │ │ │ │ - rsbseq r2, ip, r6, lsr #31 │ │ │ │ - rsbseq sl, ip, lr, ror #23 │ │ │ │ - rsbseq r2, ip, r8, lsl #31 │ │ │ │ - ldrsbteq sl, [ip], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r2, ip, r6, asr #31 │ │ │ │ + rsbseq sl, ip, lr, lsl #24 │ │ │ │ + rsbseq r2, ip, lr, lsr #31 │ │ │ │ + ldrshteq sl, [ip], #-182 @ 0xffffff4a │ │ │ │ + @ instruction: 0x007c2f90 │ │ │ │ + ldrsbteq sl, [ip], #-184 @ 0xffffff48 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d1b083 │ │ │ │ strmi r6, [r5], -ip, lsr #2 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ @@ -17689,35 +17689,35 @@ │ │ │ │ blx 45f93c │ │ │ │ @ instruction: 0xf04fbfac │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ strb r0, [r2, r0, lsl #16]! │ │ │ │ ... │ │ │ │ strdeq fp, [r7], ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, ip, r0, ror ip │ │ │ │ - ldrhteq sl, [ip], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r2, ip, r8, asr ip │ │ │ │ - rsbseq sl, ip, r0, lsr #17 │ │ │ │ + rsbseq r2, ip, r8, ror ip │ │ │ │ + rsbseq sl, ip, r0, asr #17 │ │ │ │ + rsbseq r2, ip, r0, ror #24 │ │ │ │ + rsbseq sl, ip, r8, lsr #17 │ │ │ │ addeq sl, r7, r8, lsr pc │ │ │ │ - @ instruction: 0x007c2b9c │ │ │ │ - rsbseq sl, ip, r4, ror #15 │ │ │ │ - ldrhteq r2, [ip], #-168 @ 0xffffff58 │ │ │ │ - rsbseq sl, ip, r0, lsl #14 │ │ │ │ - rsbseq r2, ip, lr, lsl #21 │ │ │ │ - ldrsbteq sl, [ip], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r2, ip, r2, ror sl │ │ │ │ - rsbseq sl, ip, r0, asr #13 │ │ │ │ - rsbseq r2, ip, r2, asr #20 │ │ │ │ - rsbseq sl, ip, sl, lsl #13 │ │ │ │ - rsbseq r2, ip, r8, lsr #20 │ │ │ │ - rsbseq sl, ip, r0, ror r6 │ │ │ │ - ldrhteq r2, [ip], #-146 @ 0xffffff6e │ │ │ │ - ldrshteq sl, [ip], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r2, ip, r8, ror r9 │ │ │ │ - rsbseq sl, ip, r0, asr #11 │ │ │ │ + rsbseq r2, ip, r4, lsr #23 │ │ │ │ + rsbseq sl, ip, ip, ror #15 │ │ │ │ + rsbseq r2, ip, r0, asr #21 │ │ │ │ + rsbseq sl, ip, r8, lsl #14 │ │ │ │ + @ instruction: 0x007c2a96 │ │ │ │ + ldrsbteq sl, [ip], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r2, ip, sl, ror sl │ │ │ │ + rsbseq sl, ip, r8, asr #13 │ │ │ │ + rsbseq r2, ip, sl, asr #20 │ │ │ │ + @ instruction: 0x007ca692 │ │ │ │ + rsbseq r2, ip, r0, lsr sl │ │ │ │ + rsbseq sl, ip, r8, ror r6 │ │ │ │ + ldrhteq r2, [ip], #-154 @ 0xffffff66 │ │ │ │ + rsbseq sl, ip, r2, lsl #12 │ │ │ │ + rsbseq r2, ip, r0, lsl #19 │ │ │ │ + rsbseq sl, ip, r8, asr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r8], pc, lsl #1 │ │ │ │ @ instruction: 0x461549bd │ │ │ │ bleq df44c │ │ │ │ @@ -17907,29 +17907,29 @@ │ │ │ │ stmdbls r2, {r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf7f34478 │ │ │ │ stcls 15, cr15, [r2], {73} @ 0x49 │ │ │ │ @ instruction: 0xf7ede6ab │ │ │ │ svclt 0x0000ebd4 │ │ │ │ strdeq sl, [r7], r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, ip, r0, asr r8 │ │ │ │ - @ instruction: 0x007ca498 │ │ │ │ + rsbseq r2, ip, r8, asr r8 │ │ │ │ + rsbseq sl, ip, r0, lsr #9 │ │ │ │ @ instruction: 0x0087abb2 │ │ │ │ - ldrsbteq r2, [ip], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq sl, ip, r8, lsl r3 │ │ │ │ - @ instruction: 0x007c269e │ │ │ │ - rsbseq sl, ip, r6, ror #5 │ │ │ │ - rsbseq r2, ip, sl, lsl #12 │ │ │ │ - rsbseq sl, ip, r2, asr r2 │ │ │ │ - rsbseq r2, ip, r8, ror #11 │ │ │ │ - rsbseq sl, ip, r0, lsr r2 │ │ │ │ - rsbseq r2, ip, sl, asr #11 │ │ │ │ - rsbseq sl, ip, r2, lsl r2 │ │ │ │ - rsbseq r2, ip, ip, lsr #11 │ │ │ │ - ldrshteq sl, [ip], #-20 @ 0xffffffec │ │ │ │ + ldrsbteq r2, [ip], #-104 @ 0xffffff98 │ │ │ │ + rsbseq sl, ip, r0, lsr #6 │ │ │ │ + rsbseq r2, ip, r6, lsr #13 │ │ │ │ + rsbseq sl, ip, lr, ror #5 │ │ │ │ + rsbseq r2, ip, r2, lsl r6 │ │ │ │ + rsbseq sl, ip, sl, asr r2 │ │ │ │ + ldrshteq r2, [ip], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq sl, ip, r8, lsr r2 │ │ │ │ + ldrsbteq r2, [ip], #-82 @ 0xffffffae │ │ │ │ + rsbseq sl, ip, sl, lsl r2 │ │ │ │ + ldrhteq r2, [ip], #-84 @ 0xffffffac │ │ │ │ + ldrshteq sl, [ip], #-28 @ 0xffffffe4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb7b340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 8e80c8 │ │ │ │ blmi 91035c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -17963,15 +17963,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7edbd70 │ │ │ │ svclt 0x0000eb64 │ │ │ │ addeq sl, r7, lr, lsr #17 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, ip, ip, lsl #10 │ │ │ │ + rsbseq r2, ip, r4, lsl r5 │ │ │ │ addeq sl, r7, r4, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb7b3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ @ instruction: 0xf064f109 │ │ │ │ biccs r4, ip, #61440 @ 0xf000 │ │ │ │ @@ -17986,17 +17986,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ @ instruction: 0xf04f4806 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mcr2 7, 5, pc, cr6, cr3, {7} @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r2, ip, r6, ror #8 │ │ │ │ - rsbseq r2, ip, r8, ror #8 │ │ │ │ - rsbseq sl, ip, lr, lsr #1 │ │ │ │ + rsbseq r2, ip, lr, ror #8 │ │ │ │ + rsbseq r2, ip, r0, ror r4 │ │ │ │ + ldrhteq sl, [ip], #-6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb7b44c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf1094605 │ │ │ │ bmi 8e0338 │ │ │ │ vand q9, q0, q0 │ │ │ │ @@ -18028,17 +18028,17 @@ │ │ │ │ @ instruction: 0xf7f34478 │ │ │ │ @ instruction: 0xf04ffe59 │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbseq r2, ip, r2, lsl #8 │ │ │ │ - rsbseq r2, ip, lr, asr #7 │ │ │ │ - rsbseq sl, ip, r4, lsl r0 │ │ │ │ + rsbseq r2, ip, sl, lsl #8 │ │ │ │ + ldrsbteq r2, [ip], #-54 @ 0xffffffca │ │ │ │ + rsbseq sl, ip, ip, lsl r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, lr, asr #16 │ │ │ │ strmi r4, [r7], -fp, lsl #13 │ │ │ │ ldrsbtge pc, [r8], -r6 @ │ │ │ │ @@ -18098,16 +18098,16 @@ │ │ │ │ msreq CPSR_, r6, lsl #2 │ │ │ │ ldrbtvs pc, [lr], #-577 @ 0xfffffdbf @ │ │ │ │ @ instruction: 0xf7f09400 │ │ │ │ movwcs pc, #3757 @ 0xead @ │ │ │ │ andcc pc, r8, fp, asr #17 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq r2, ip, sl, asr #6 │ │ │ │ - rsbseq r2, ip, r4, lsl #6 │ │ │ │ + rsbseq r2, ip, r2, asr r3 │ │ │ │ + rsbseq r2, ip, ip, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb7b60c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vpadal.s d4, d8 │ │ │ │ stmvs r3, {r0, r1, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r1, fp, lsl #18 │ │ │ │ @@ -18303,30 +18303,30 @@ │ │ │ │ ldmdami r5, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f34478 │ │ │ │ strb pc, [sl, -sp, lsr #24]! @ │ │ │ │ ldm r8!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0087a5b2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, ip, sl, lsr #4 │ │ │ │ - rsbseq ip, pc, r8, asr r8 @ │ │ │ │ - ldrhteq r2, [ip], #-2 │ │ │ │ - rsbseq r9, ip, r0, lsl #26 │ │ │ │ + rsbseq r2, ip, r2, lsr r2 │ │ │ │ + rsbseq ip, pc, r0, ror #16 │ │ │ │ + ldrhteq r2, [ip], #-10 │ │ │ │ + rsbseq r9, ip, r8, lsl #26 │ │ │ │ strdeq sl, [r7], lr │ │ │ │ - rsbseq r2, ip, r6, lsr #32 │ │ │ │ - ldrsbteq r1, [ip], #-246 @ 0xffffff0a │ │ │ │ - ldrshteq r1, [ip], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r1, ip, sl, asr #31 │ │ │ │ - rsbseq r9, ip, r2, lsl ip │ │ │ │ - rsbseq r1, ip, lr, lsr #31 │ │ │ │ - ldrshteq r9, [ip], #-182 @ 0xffffff4a │ │ │ │ - @ instruction: 0x007c1f92 │ │ │ │ - ldrsbteq r9, [ip], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r1, ip, r6, ror pc │ │ │ │ - ldrhteq r9, [ip], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r2, ip, lr, lsr #32 │ │ │ │ + ldrsbteq r1, [ip], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r2, ip, r2 │ │ │ │ + ldrsbteq r1, [ip], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r9, ip, sl, lsl ip │ │ │ │ + ldrhteq r1, [ip], #-246 @ 0xffffff0a │ │ │ │ + ldrshteq r9, [ip], #-190 @ 0xffffff42 │ │ │ │ + @ instruction: 0x007c1f9a │ │ │ │ + rsbseq r9, ip, r2, ror #23 │ │ │ │ + rsbseq r1, ip, lr, ror pc │ │ │ │ + rsbseq r9, ip, r4, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, fp, asr #20 │ │ │ │ strmi r4, [pc], -fp, asr #22 │ │ │ │ sxtab16mi r4, r0, sl, ror #8 │ │ │ │ @@ -18401,24 +18401,24 @@ │ │ │ │ vmin.s8 d20, d0, d25 │ │ │ │ ldrbtmi r6, [sl], #-901 @ 0xfffffc7b │ │ │ │ blx fec62872 │ │ │ │ @ instruction: 0xf7ece7ce │ │ │ │ svclt 0x0000eff6 │ │ │ │ addeq sl, r7, r4, ror r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq r1, [ip], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r1, ip, lr, ror lr │ │ │ │ - rsbseq r9, ip, r6, asr #21 │ │ │ │ - rsbseq r1, ip, r4, ror #28 │ │ │ │ - ldrhteq r9, [ip], #-162 @ 0xffffff5e │ │ │ │ + rsbseq r1, ip, r0, asr #29 │ │ │ │ + rsbseq r1, ip, r6, lsl #29 │ │ │ │ + rsbseq r9, ip, lr, asr #21 │ │ │ │ + rsbseq r1, ip, ip, ror #28 │ │ │ │ + ldrhteq r9, [ip], #-170 @ 0xffffff56 │ │ │ │ @ instruction: 0x0087a1b0 │ │ │ │ - rsbseq r1, ip, sl, lsl lr │ │ │ │ - rsbseq r9, ip, r2, ror #20 │ │ │ │ - ldrsbteq r1, [ip], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r1, ip, r2, asr #27 │ │ │ │ + rsbseq r1, ip, r2, lsr #28 │ │ │ │ + rsbseq r9, ip, sl, ror #20 │ │ │ │ + rsbseq r1, ip, r0, ror #27 │ │ │ │ + rsbseq r1, ip, sl, asr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi dfda0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -r7, lsl #1 │ │ │ │ @ instruction: 0x461c4692 │ │ │ │ @@ -18798,15 +18798,15 @@ │ │ │ │ ldrmi r4, [r3], #-3012 @ 0xfffff43c │ │ │ │ blvc 360534 >::_M_default_append(unsigned int)@@Base+0xdac30> │ │ │ │ blpl 1e08e0 │ │ │ │ bcc fe4606fc │ │ │ │ blne 36053c >::_M_default_append(unsigned int)@@Base+0xdac38> │ │ │ │ blmi e07bc │ │ │ │ blvs ff9e09d0 │ │ │ │ - bleq 860538 │ │ │ │ + bleq 860538 │ │ │ │ blvc ff0a09c8 │ │ │ │ blcs 1e090c │ │ │ │ blx 460ac4 │ │ │ │ blne ff2209d4 │ │ │ │ blcc 1a07d4 │ │ │ │ blpl 609e8 │ │ │ │ blvs 10607e4 │ │ │ │ @@ -19094,15 +19094,15 @@ │ │ │ │ blhi ff060e48 │ │ │ │ blx 460f40 │ │ │ │ @ instruction: 0x4620db1c │ │ │ │ @ instruction: 0xf12af10c │ │ │ │ @ instruction: 0xf10c4620 │ │ │ │ cdp 1, 11, cr15, cr0, cr7, {1} │ │ │ │ ldrb r9, [r1], #-2880 @ 0xfffff4c0 │ │ │ │ - b 863344 │ │ │ │ + b 863344 │ │ │ │ blvs ff320e78 │ │ │ │ blhi 1060e5c │ │ │ │ bleq 1e0dc4 │ │ │ │ bleq 1060e78 │ │ │ │ blx 460f6c │ │ │ │ mrc 4, 5, sp, cr1, cr13, {6} │ │ │ │ strtmi r7, [r0], -r0, asr #23 │ │ │ │ @@ -19418,15 +19418,15 @@ │ │ │ │ @ instruction: 0xf112eb47 │ │ │ │ @ instruction: 0xf896f50d │ │ │ │ eorls r3, fp, r0, lsl #3 │ │ │ │ vpadd.i8 d18, d0, d31 │ │ │ │ @ instruction: 0xf0038139 │ │ │ │ blcs ff0267a0 │ │ │ │ ldrbthi pc, [r1], #0 @ │ │ │ │ - blvc 860f00 │ │ │ │ + blvc 860f00 │ │ │ │ blvc ff061380 │ │ │ │ blx 461474 │ │ │ │ vldr d13, [r6, #36] @ 0x24 │ │ │ │ @ instruction: 0xeeb76b22 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ vpmin.s8 d31, d0, d0 │ │ │ │ @@ -19689,36 +19689,36 @@ │ │ │ │ @ instruction: 0xf7f24478 │ │ │ │ bls 424230 │ │ │ │ svclt 0x0000e64a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ umulleq r9, r7, r2, r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r1, ip, r8, rrx │ │ │ │ - rsbseq r1, ip, r0, lsl r0 │ │ │ │ - rsbseq r0, ip, r4, lsr sp │ │ │ │ - rsbseq r8, ip, ip, ror r9 │ │ │ │ - rsbseq r0, ip, r8, lsl sp │ │ │ │ - rsbseq r8, ip, r0, ror #18 │ │ │ │ + rsbseq r1, ip, r0, ror r0 │ │ │ │ + rsbseq r1, ip, r8, lsl r0 │ │ │ │ + rsbseq r0, ip, ip, lsr sp │ │ │ │ + rsbseq r8, ip, r4, lsl #19 │ │ │ │ + rsbseq r0, ip, r0, lsr #26 │ │ │ │ + rsbseq r8, ip, r8, ror #18 │ │ │ │ addeq r9, r7, r8, ror r0 │ │ │ │ - ldrhteq r0, [ip], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r0, ip, r6, asr ip │ │ │ │ - @ instruction: 0x007c889e │ │ │ │ - rsbseq r0, ip, r2, lsr ip │ │ │ │ - rsbseq r8, ip, sl, ror r8 │ │ │ │ - rsbseq r0, ip, r6, lsl ip │ │ │ │ - rsbseq r8, ip, r4, ror #16 │ │ │ │ - ldrsbteq r0, [ip], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r8, ip, sl, lsr #16 │ │ │ │ - ldrhteq r0, [ip], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r8, ip, r6, lsl #16 │ │ │ │ - @ instruction: 0x007c0b94 │ │ │ │ - rsbseq r8, ip, r2, ror #15 │ │ │ │ - rsbseq r0, ip, ip, asr #19 │ │ │ │ - rsbseq r8, ip, r4, lsl r6 │ │ │ │ + ldrhteq r0, [ip], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r0, ip, lr, asr ip │ │ │ │ + rsbseq r8, ip, r6, lsr #17 │ │ │ │ + rsbseq r0, ip, sl, lsr ip │ │ │ │ + rsbseq r8, ip, r2, lsl #17 │ │ │ │ + rsbseq r0, ip, lr, lsl ip │ │ │ │ + rsbseq r8, ip, ip, ror #16 │ │ │ │ + rsbseq r0, ip, r4, ror #23 │ │ │ │ + rsbseq r8, ip, r2, lsr r8 │ │ │ │ + rsbseq r0, ip, r0, asr #23 │ │ │ │ + rsbseq r8, ip, lr, lsl #16 │ │ │ │ + @ instruction: 0x007c0b9c │ │ │ │ + rsbseq r8, ip, sl, ror #15 │ │ │ │ + ldrsbteq r0, [ip], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r8, ip, ip, lsl r6 │ │ │ │ bls fcc9c8 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ svclt 0x000c2a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ blcs 26954 │ │ │ │ svcge 0x006cf47f │ │ │ │ blcs 4c9e0 │ │ │ │ @@ -20252,21 +20252,21 @@ │ │ │ │ svcvs 0x005a9b29 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ stmibvs pc!, {r3, r5, r8, r9, fp, sp, pc} @ │ │ │ │ blls 42052c │ │ │ │ ldr r6, [r1, #-2138] @ 0xfffff7a6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrsbteq r0, [ip], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r0, ip, r4, asr r4 │ │ │ │ - rsbseq r0, ip, r6, lsl r4 │ │ │ │ - rsbseq r8, ip, lr, asr r0 │ │ │ │ - rsbseq r0, ip, lr, ror r3 │ │ │ │ - rsbseq r0, ip, r6, ror #5 │ │ │ │ - rsbseq r0, ip, r8, lsl #5 │ │ │ │ + rsbseq r0, ip, r6, ror #11 │ │ │ │ + rsbseq r0, ip, ip, asr r4 │ │ │ │ + rsbseq r0, ip, lr, lsl r4 │ │ │ │ + rsbseq r8, ip, r6, rrx │ │ │ │ + rsbseq r0, ip, r6, lsl #7 │ │ │ │ + rsbseq r0, ip, lr, ror #5 │ │ │ │ + @ instruction: 0x007c0290 │ │ │ │ adcshi pc, r0, sp, asr #17 │ │ │ │ ldrbmi r9, [sl], -sl, lsr #22 │ │ │ │ blls 50b1e4 │ │ │ │ movwpl lr, #2509 @ 0x9cd │ │ │ │ stmdbls r9!, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd980f │ │ │ │ @ instruction: 0xf7fda00c │ │ │ │ @@ -20287,15 +20287,15 @@ │ │ │ │ svccs 0x0000b113 │ │ │ │ orrhi pc, r5, #64 @ 0x40 │ │ │ │ ldmibvs sl, {r1, r3, r4, r5, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ ldc 12, cr10, [r3, #464] @ 0x1d0 │ │ │ │ ldrb r6, [pc, -r2, lsl #22]! │ │ │ │ bleq 1262100 │ │ │ │ - blhi 861c78 │ │ │ │ + blhi 861c78 │ │ │ │ movwcs lr, #5189 @ 0x1445 │ │ │ │ strb r9, [r3, ip, lsr #6] │ │ │ │ blpl ff222120 │ │ │ │ blx 462218 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ strb r7, [ip], #2885 @ 0xb45 │ │ │ │ ldmibvs sl, {r1, r3, r4, r5, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -20566,15 +20566,15 @@ │ │ │ │ ldrdeq pc, [r4], -ip │ │ │ │ tsteq r0, r1, ror #22 │ │ │ │ @ instruction: 0x41a94294 │ │ │ │ ldclge 6, cr15, [fp], {255} @ 0xff │ │ │ │ mcrlt 7, 6, pc, cr5, cr14, {7} @ │ │ │ │ teqne r9, #3620864 @ 0x374000 │ │ │ │ bleq 13e255c │ │ │ │ - blvc 862114 │ │ │ │ + blvc 862114 │ │ │ │ blne e20e8 │ │ │ │ blcs e20f4 │ │ │ │ vadd.f32 s18, s2, s15 │ │ │ │ ldmdbls sl, {r0, r1, r2, r6, r8, r9, fp, ip} │ │ │ │ blcs 122237c │ │ │ │ @ instruction: 0xf7fc980f │ │ │ │ stmdacs r1, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -21098,74 +21098,74 @@ │ │ │ │ stmdami r0, {r1, r3, r6, r7, r8, ip, sp}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r0, #960] @ 0x3c0 │ │ │ │ stmdbls pc, {r1, r2, r3, r4, r5, fp, lr} @ │ │ │ │ @ instruction: 0xf7f04478 │ │ │ │ bls 426c14 │ │ │ │ svclt 0x0000e656 │ │ │ │ - ldrsbteq pc, [fp], #-250 @ 0xffffff06 @ │ │ │ │ - rsbseq r7, ip, r8, lsr #24 │ │ │ │ - rsbseq pc, fp, lr, lsl #31 │ │ │ │ - ldrsbteq r7, [ip], #-180 @ 0xffffff4c │ │ │ │ - rsbseq pc, fp, r4, lsl lr @ │ │ │ │ - rsbseq r7, ip, sl, asr sl │ │ │ │ - rsbseq pc, fp, ip, asr #25 │ │ │ │ - rsbseq r7, ip, sl, lsl r9 │ │ │ │ - ldrhteq pc, [fp], #-186 @ 0xffffff46 @ │ │ │ │ - rsbseq r7, ip, r0, lsl #16 │ │ │ │ - rsbseq pc, fp, r0, lsl #21 │ │ │ │ - rsbseq pc, fp, lr, ror #20 │ │ │ │ - ldrhteq r7, [ip], #-108 @ 0xffffff94 │ │ │ │ - rsbseq pc, fp, sl, lsr sl @ │ │ │ │ - rsbseq r7, ip, lr, ror r6 │ │ │ │ - rsbseq pc, fp, r4, lsl sl @ │ │ │ │ - rsbseq r7, ip, r2, ror #12 │ │ │ │ - rsbseq pc, fp, sl, lsr #19 │ │ │ │ - rsbseq r7, ip, lr, ror #11 │ │ │ │ - rsbseq pc, fp, sl, lsl #19 │ │ │ │ - rsbseq r7, ip, lr, asr #11 │ │ │ │ - rsbseq pc, fp, r8, ror #18 │ │ │ │ - rsbseq r7, ip, ip, lsr #11 │ │ │ │ - rsbseq pc, fp, sl, lsl #15 │ │ │ │ - ldrshteq pc, [fp], #-100 @ 0xffffff9c @ │ │ │ │ - rsbseq pc, fp, r4, lsl #14 │ │ │ │ - rsbseq r7, ip, sl, asr #6 │ │ │ │ - rsbseq pc, fp, r4, ror #13 │ │ │ │ - rsbseq r7, ip, ip, lsr #6 │ │ │ │ - ldrshteq pc, [fp], #-86 @ 0xffffffaa @ │ │ │ │ - rsbseq r7, ip, lr, lsr r2 │ │ │ │ - ldrsbteq pc, [fp], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbseq r7, ip, r2, lsr #4 │ │ │ │ - rsbseq pc, fp, ip, lsl #11 │ │ │ │ - rsbseq pc, fp, r8, ror r5 @ │ │ │ │ - ldrhteq r7, [ip], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq pc, fp, r8, asr r5 @ │ │ │ │ - rsbseq r7, ip, r0, lsr #3 │ │ │ │ - rsbseq pc, fp, r4, lsl r5 @ │ │ │ │ - rsbseq r7, ip, ip, asr r1 │ │ │ │ - rsbseq pc, fp, sl, asr #9 │ │ │ │ - rsbseq r7, ip, r2, lsl r1 │ │ │ │ - rsbseq pc, fp, ip, lsr #9 │ │ │ │ - ldrshteq r7, [ip], #-4 │ │ │ │ - rsbseq pc, fp, sl, ror r4 @ │ │ │ │ - rsbseq r7, ip, r0, asr #1 │ │ │ │ - rsbseq pc, fp, sl, asr r4 @ │ │ │ │ - rsbseq r7, ip, r0, lsr #1 │ │ │ │ - rsbseq pc, fp, lr, lsr r4 @ │ │ │ │ - rsbseq r7, ip, r4, lsl #1 │ │ │ │ - rsbseq pc, fp, r4, lsr #8 │ │ │ │ - rsbseq r7, ip, sl, rrx │ │ │ │ - rsbseq pc, fp, r6, lsl #8 │ │ │ │ - rsbseq r7, ip, ip, asr #32 │ │ │ │ - rsbseq pc, fp, sl, ror #7 │ │ │ │ - rsbseq r7, ip, r0, lsr r0 │ │ │ │ - rsbseq pc, fp, lr, asr #7 │ │ │ │ - rsbseq r7, ip, r4, lsl r0 │ │ │ │ - ldrhteq pc, [fp], #-48 @ 0xffffffd0 @ │ │ │ │ - ldrshteq r6, [ip], #-248 @ 0xffffff08 │ │ │ │ + rsbseq pc, fp, r2, ror #31 │ │ │ │ + rsbseq r7, ip, r0, lsr ip │ │ │ │ + @ instruction: 0x007bff96 │ │ │ │ + ldrsbteq r7, [ip], #-188 @ 0xffffff44 │ │ │ │ + rsbseq pc, fp, ip, lsl lr @ │ │ │ │ + rsbseq r7, ip, r2, ror #20 │ │ │ │ + ldrsbteq pc, [fp], #-196 @ 0xffffff3c @ │ │ │ │ + rsbseq r7, ip, r2, lsr #18 │ │ │ │ + rsbseq pc, fp, r2, asr #23 │ │ │ │ + rsbseq r7, ip, r8, lsl #16 │ │ │ │ + rsbseq pc, fp, r8, lsl #21 │ │ │ │ + rsbseq pc, fp, r6, ror sl @ │ │ │ │ + rsbseq r7, ip, r4, asr #13 │ │ │ │ + rsbseq pc, fp, r2, asr #20 │ │ │ │ + rsbseq r7, ip, r6, lsl #13 │ │ │ │ + rsbseq pc, fp, ip, lsl sl @ │ │ │ │ + rsbseq r7, ip, sl, ror #12 │ │ │ │ + ldrhteq pc, [fp], #-146 @ 0xffffff6e @ │ │ │ │ + ldrshteq r7, [ip], #-86 @ 0xffffffaa │ │ │ │ + @ instruction: 0x007bf992 │ │ │ │ + ldrsbteq r7, [ip], #-86 @ 0xffffffaa │ │ │ │ + rsbseq pc, fp, r0, ror r9 @ │ │ │ │ + ldrhteq r7, [ip], #-84 @ 0xffffffac │ │ │ │ + @ instruction: 0x007bf792 │ │ │ │ + ldrshteq pc, [fp], #-108 @ 0xffffff94 @ │ │ │ │ + rsbseq pc, fp, ip, lsl #14 │ │ │ │ + rsbseq r7, ip, r2, asr r3 │ │ │ │ + rsbseq pc, fp, ip, ror #13 │ │ │ │ + rsbseq r7, ip, r4, lsr r3 │ │ │ │ + ldrshteq pc, [fp], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbseq r7, ip, r6, asr #4 │ │ │ │ + rsbseq pc, fp, r2, ror #11 │ │ │ │ + rsbseq r7, ip, sl, lsr #4 │ │ │ │ + @ instruction: 0x007bf594 │ │ │ │ + rsbseq pc, fp, r0, lsl #11 │ │ │ │ + rsbseq r7, ip, r6, asr #3 │ │ │ │ + rsbseq pc, fp, r0, ror #10 │ │ │ │ + rsbseq r7, ip, r8, lsr #3 │ │ │ │ + rsbseq pc, fp, ip, lsl r5 @ │ │ │ │ + rsbseq r7, ip, r4, ror #2 │ │ │ │ + ldrsbteq pc, [fp], #-66 @ 0xffffffbe @ │ │ │ │ + rsbseq r7, ip, sl, lsl r1 │ │ │ │ + ldrhteq pc, [fp], #-68 @ 0xffffffbc @ │ │ │ │ + ldrshteq r7, [ip], #-12 │ │ │ │ + rsbseq pc, fp, r2, lsl #9 │ │ │ │ + rsbseq r7, ip, r8, asr #1 │ │ │ │ + rsbseq pc, fp, r2, ror #8 │ │ │ │ + rsbseq r7, ip, r8, lsr #1 │ │ │ │ + rsbseq pc, fp, r6, asr #8 │ │ │ │ + rsbseq r7, ip, ip, lsl #1 │ │ │ │ + rsbseq pc, fp, ip, lsr #8 │ │ │ │ + rsbseq r7, ip, r2, ror r0 │ │ │ │ + rsbseq pc, fp, lr, lsl #8 │ │ │ │ + rsbseq r7, ip, r4, asr r0 │ │ │ │ + ldrshteq pc, [fp], #-50 @ 0xffffffce @ │ │ │ │ + rsbseq r7, ip, r8, lsr r0 │ │ │ │ + ldrsbteq pc, [fp], #-54 @ 0xffffffca @ │ │ │ │ + rsbseq r7, ip, ip, lsl r0 │ │ │ │ + ldrhteq pc, [fp], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbseq r7, ip, r0 │ │ │ │ vtst.8 d20, d16, d8 │ │ │ │ ldrbtmi r5, [r8], #-382 @ 0xfffffe82 │ │ │ │ @ instruction: 0xf7f0300c │ │ │ │ ldmmi r6, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7f04478 │ │ │ │ ldmmi r4, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -21311,32 +21311,32 @@ │ │ │ │ ldmdami r6, {r0, r1, r2, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff9e55f2 │ │ │ │ stmdbls pc, {r2, r4, fp, lr} @ │ │ │ │ @ instruction: 0xf7f04478 │ │ │ │ bls 4268c0 │ │ │ │ ldmiblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbseq pc, fp, r2, lsr #5 │ │ │ │ - rsbseq r6, ip, r8, ror #29 │ │ │ │ - rsbseq pc, fp, r8, lsl #5 │ │ │ │ - rsbseq r6, ip, lr, asr #29 │ │ │ │ - rsbseq pc, fp, sl, lsr r2 @ │ │ │ │ - rsbseq pc, fp, sl, ror #2 │ │ │ │ - rsbseq pc, fp, sl, ror r1 @ │ │ │ │ - rsbseq r6, ip, r2, asr #27 │ │ │ │ - ldrsbteq pc, [fp], #-6 @ │ │ │ │ - rsbseq r6, ip, r4, lsr #26 │ │ │ │ - ldrhteq pc, [fp], #-2 @ │ │ │ │ - ldrshteq r6, [ip], #-200 @ 0xffffff38 │ │ │ │ - @ instruction: 0x007bf096 │ │ │ │ - ldrsbteq r6, [ip], #-204 @ 0xffffff34 │ │ │ │ - rsbseq pc, fp, sl, ror r0 @ │ │ │ │ - rsbseq r6, ip, r0, asr #25 │ │ │ │ - rsbseq pc, fp, ip, asr r0 @ │ │ │ │ - rsbseq r6, ip, r4, lsr #25 │ │ │ │ + rsbseq pc, fp, sl, lsr #5 │ │ │ │ + ldrshteq r6, [ip], #-224 @ 0xffffff20 │ │ │ │ + @ instruction: 0x007bf290 │ │ │ │ + ldrsbteq r6, [ip], #-230 @ 0xffffff1a │ │ │ │ + rsbseq pc, fp, r2, asr #4 │ │ │ │ + rsbseq pc, fp, r2, ror r1 @ │ │ │ │ + rsbseq pc, fp, r2, lsl #3 │ │ │ │ + rsbseq r6, ip, sl, asr #27 │ │ │ │ + ldrsbteq pc, [fp], #-14 @ │ │ │ │ + rsbseq r6, ip, ip, lsr #26 │ │ │ │ + ldrhteq pc, [fp], #-10 @ │ │ │ │ + rsbseq r6, ip, r0, lsl #26 │ │ │ │ + @ instruction: 0x007bf09e │ │ │ │ + rsbseq r6, ip, r4, ror #25 │ │ │ │ + rsbseq pc, fp, r2, lsl #1 │ │ │ │ + rsbseq r6, ip, r8, asr #25 │ │ │ │ + rsbseq pc, fp, r4, rrx │ │ │ │ + rsbseq r6, ip, ip, lsr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 162b48 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4616b09b │ │ │ │ strbcs pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -21610,26 +21610,26 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svclt 0x00b99999 │ │ │ │ addeq r7, r7, r2, asr r3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r7, r7, ip, lsl r3 │ │ │ │ - rsbseq lr, fp, lr, asr #30 │ │ │ │ - rsbseq lr, fp, ip, asr lr │ │ │ │ - rsbseq r6, ip, r4, lsr #21 │ │ │ │ - rsbseq lr, fp, ip, lsl #28 │ │ │ │ - rsbseq r6, ip, r4, asr sl │ │ │ │ - rsbseq lr, fp, r8, asr #27 │ │ │ │ - rsbseq r6, ip, r0, lsl sl │ │ │ │ - rsbseq lr, fp, lr, asr #25 │ │ │ │ - rsbseq lr, fp, r2, ror #23 │ │ │ │ - rsbseq r6, ip, sl, lsr #16 │ │ │ │ - rsbseq lr, fp, sl, asr #23 │ │ │ │ - rsbseq r6, ip, r2, lsl r8 │ │ │ │ + rsbseq lr, fp, r6, asr pc │ │ │ │ + rsbseq lr, fp, r4, ror #28 │ │ │ │ + rsbseq r6, ip, ip, lsr #21 │ │ │ │ + rsbseq lr, fp, r4, lsl lr │ │ │ │ + rsbseq r6, ip, ip, asr sl │ │ │ │ + ldrsbteq lr, [fp], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r6, ip, r8, lsl sl │ │ │ │ + ldrsbteq lr, [fp], #-198 @ 0xffffff3a │ │ │ │ + rsbseq lr, fp, sl, ror #23 │ │ │ │ + rsbseq r6, ip, r2, lsr r8 │ │ │ │ + ldrsbteq lr, [fp], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r6, ip, sl, lsl r8 │ │ │ │ ldcls 2, cr3, [r0, #-4] │ │ │ │ svclt 0x00184593 │ │ │ │ stcle 5, cr4, [sl, #-592] @ 0xfffffdb0 │ │ │ │ orreq lr, r2, #0, 22 │ │ │ │ strtmi r3, [r9], -r1, lsl #4 │ │ │ │ ldmdavs sp, {r2, r4, r7, r8, sl, lr} │ │ │ │ blne 165c48 │ │ │ │ @@ -21823,27 +21823,27 @@ │ │ │ │ strb pc, [r3], -r9, lsr #17 @ │ │ │ │ ldrt r2, [r9], r1, lsl #12 │ │ │ │ ldc 7, cr15, [r2, #-932]! @ 0xfffffc5c │ │ │ │ strbt r2, [r9], r1, lsl #12 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svclt 0x00a99999 │ │ │ │ - rsbseq lr, fp, r0, asr #20 │ │ │ │ - ldrshteq lr, [fp], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r6, ip, r4, asr #12 │ │ │ │ - rsbseq lr, fp, r2, ror #19 │ │ │ │ - rsbseq r6, ip, r4, lsr r6 │ │ │ │ - @ instruction: 0x007be99a │ │ │ │ - rsbseq r6, ip, r0, ror #11 │ │ │ │ - rsbseq lr, fp, ip, ror r9 │ │ │ │ - rsbseq r6, ip, sl, asr #11 │ │ │ │ - rsbseq lr, fp, sl, asr #18 │ │ │ │ - @ instruction: 0x007c6592 │ │ │ │ - rsbseq lr, fp, lr, ror #16 │ │ │ │ - ldrhteq r6, [ip], #-68 @ 0xffffffbc │ │ │ │ + rsbseq lr, fp, r8, asr #20 │ │ │ │ + rsbseq lr, fp, r4, lsl #20 │ │ │ │ + rsbseq r6, ip, ip, asr #12 │ │ │ │ + rsbseq lr, fp, sl, ror #19 │ │ │ │ + rsbseq r6, ip, ip, lsr r6 │ │ │ │ + rsbseq lr, fp, r2, lsr #19 │ │ │ │ + rsbseq r6, ip, r8, ror #11 │ │ │ │ + rsbseq lr, fp, r4, lsl #19 │ │ │ │ + ldrsbteq r6, [ip], #-82 @ 0xffffffae │ │ │ │ + rsbseq lr, fp, r2, asr r9 │ │ │ │ + @ instruction: 0x007c659a │ │ │ │ + rsbseq lr, fp, r6, ror r8 │ │ │ │ + ldrhteq r6, [ip], #-76 @ 0xffffffb4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 163338 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ ldrmi fp, [r6], -r5, lsr #1 │ │ │ │ strmi r4, [r4], -sl, lsl #21 │ │ │ │ @@ -21982,17 +21982,17 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq r6, r7, r4, ror #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq lr, fp, r2, ror #14 │ │ │ │ - ldrshteq lr, [fp], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r6, ip, r2, asr #4 │ │ │ │ + rsbseq lr, fp, sl, ror #14 │ │ │ │ + rsbseq lr, fp, r4, lsl #12 │ │ │ │ + rsbseq r6, ip, sl, asr #4 │ │ │ │ eorsls pc, r8, sp, asr #17 │ │ │ │ adcvs r2, fp, r1, lsl #6 │ │ │ │ vldmiavs fp, {d25-d31} │ │ │ │ stmdavs lr!, {r0, r1, r3, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, fp, sp, lr} │ │ │ │ ldmib r6, {r0, r1, r3, r6, r8, ip, sp, pc}^ │ │ │ │ strtmi sl, [r0], -r6, lsl #16 │ │ │ │ @@ -22239,41 +22239,41 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r4], #956 @ 0x3bc │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [lr, #-956] @ 0xfffffc44 │ │ │ │ svclt 0x0000e78a │ │ │ │ ... │ │ │ │ - rsbseq lr, fp, r0, ror #10 │ │ │ │ - @ instruction: 0x007be398 │ │ │ │ - rsbseq r5, ip, r0, ror #31 │ │ │ │ - rsbseq lr, fp, r0, lsl #7 │ │ │ │ - rsbseq r5, ip, r8, asr #31 │ │ │ │ - rsbseq lr, fp, r8, ror #6 │ │ │ │ - ldrhteq r5, [ip], #-240 @ 0xffffff10 │ │ │ │ - rsbseq lr, fp, ip, asr #6 │ │ │ │ - @ instruction: 0x007c5f9a │ │ │ │ + rsbseq lr, fp, r8, ror #10 │ │ │ │ + rsbseq lr, fp, r0, lsr #7 │ │ │ │ + rsbseq r5, ip, r8, ror #31 │ │ │ │ + rsbseq lr, fp, r8, lsl #7 │ │ │ │ + ldrsbteq r5, [ip], #-240 @ 0xffffff10 │ │ │ │ + rsbseq lr, fp, r0, ror r3 │ │ │ │ + ldrhteq r5, [ip], #-248 @ 0xffffff08 │ │ │ │ + rsbseq lr, fp, r4, asr r3 │ │ │ │ + rsbseq r5, ip, r2, lsr #31 │ │ │ │ umulleq r6, r7, r0, r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrshteq lr, [fp], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r5, ip, sl, lsr pc │ │ │ │ - ldrsbteq lr, [fp], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r5, ip, r0, lsr #30 │ │ │ │ - rsbseq lr, fp, r0, asr #5 │ │ │ │ - rsbseq r5, ip, r6, lsl #30 │ │ │ │ - rsbseq lr, fp, r2, lsr #5 │ │ │ │ - rsbseq r5, ip, r8, ror #29 │ │ │ │ - rsbseq lr, fp, r8, lsr #4 │ │ │ │ - rsbseq r5, ip, lr, ror #28 │ │ │ │ - rsbseq lr, fp, lr, lsl #4 │ │ │ │ - rsbseq r5, ip, r4, asr lr │ │ │ │ - ldrshteq lr, [fp], #-18 @ 0xffffffee │ │ │ │ - rsbseq r5, ip, r8, lsr lr │ │ │ │ - ldrsbteq lr, [fp], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r5, ip, lr, lsl lr │ │ │ │ + ldrshteq lr, [fp], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r5, ip, r2, asr #30 │ │ │ │ + rsbseq lr, fp, r0, ror #5 │ │ │ │ + rsbseq r5, ip, r8, lsr #30 │ │ │ │ + rsbseq lr, fp, r8, asr #5 │ │ │ │ + rsbseq r5, ip, lr, lsl #30 │ │ │ │ + rsbseq lr, fp, sl, lsr #5 │ │ │ │ + ldrshteq r5, [ip], #-224 @ 0xffffff20 │ │ │ │ + rsbseq lr, fp, r0, lsr r2 │ │ │ │ + rsbseq r5, ip, r6, ror lr │ │ │ │ + rsbseq lr, fp, r6, lsl r2 │ │ │ │ + rsbseq r5, ip, ip, asr lr │ │ │ │ + ldrshteq lr, [fp], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r5, ip, r0, asr #28 │ │ │ │ + rsbseq lr, fp, r0, ror #3 │ │ │ │ + rsbseq r5, ip, r6, lsr #28 │ │ │ │ ldmdbls r2, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmib r3, {r1, r3, sp, lr}^ │ │ │ │ stmib r1, {r1, r8, r9, sp}^ │ │ │ │ stmib r1, {r1, r8, r9, sp}^ │ │ │ │ stc 6, cr6, [r1, #64] @ 0x40 │ │ │ │ vstr d8, [r1, #32] │ │ │ │ @@ -22350,15 +22350,15 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7ef4478 │ │ │ │ strt pc, [pc], r3, lsl #25 │ │ │ │ bleq b669f8 │ │ │ │ tstpeq r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx feee6646 │ │ │ │ - bleq 866a08 │ │ │ │ + bleq 866a08 │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ ldc2l 7, cr15, [r4], #-956 @ 0xfffffc44 │ │ │ │ @ instruction: 0xf8dfe668 │ │ │ │ vpadd.i8 d20, d1, d8 │ │ │ │ @ instruction: 0xf8df614a │ │ │ │ ldrbtmi r5, [ip], #-2836 @ 0xfffff4ec │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ @@ -22480,15 +22480,15 @@ │ │ │ │ vsqrt.f64 d24, d7 │ │ │ │ stmdble pc, {r4, r9, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0x46299b15 │ │ │ │ andcs r9, r1, #0, 6 │ │ │ │ @ instruction: 0x46209b14 │ │ │ │ @ instruction: 0xf00ef13c │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ - blls 8898cc │ │ │ │ + blls 8898cc │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ teqvs r8, r3, asr r2 │ │ │ │ @ instruction: 0xf1099b12 │ │ │ │ strbmi r0, [fp, #-2305] @ 0xfffff6ff │ │ │ │ adcshi pc, r1, r0 │ │ │ │ blcs 42d98 │ │ │ │ adchi pc, sp, r0, asr #32 │ │ │ │ @@ -22668,15 +22668,15 @@ │ │ │ │ @ instruction: 0x462a4631 │ │ │ │ mvnpl pc, #64, 4 │ │ │ │ blx 1366b28 │ │ │ │ @ instruction: 0xf1044620 │ │ │ │ strtmi pc, [sl], -r9, lsr #7 │ │ │ │ bicvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7eea91e │ │ │ │ - blls 867490 │ │ │ │ + blls 867490 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ stmdbge r0!, {r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf1134620 │ │ │ │ strmi pc, [r0], fp, asr #10 │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ @ instruction: 0xf8dface0 │ │ │ │ vmin.s8 q8, , q8 │ │ │ │ @@ -23058,92 +23058,92 @@ │ │ │ │ @ instruction: 0xf104feff │ │ │ │ vhadd.s8 d16, d1, d12 │ │ │ │ @ instruction: 0xf7ee5153 │ │ │ │ @ instruction: 0xf04ffe39 │ │ │ │ @ instruction: 0x462831ff │ │ │ │ cdp2 7, 15, cr15, cr4, cr14, {7} │ │ │ │ svclt 0x0000e632 │ │ │ │ - rsbseq lr, fp, lr, lsl #1 │ │ │ │ - rsbseq lr, fp, ip, lsl r0 │ │ │ │ + @ instruction: 0x007be096 │ │ │ │ rsbseq lr, fp, r4, lsr #32 │ │ │ │ - rsbseq r5, ip, r8, ror #24 │ │ │ │ - rsbseq lr, fp, r4 │ │ │ │ - rsbseq r5, ip, sl, asr #24 │ │ │ │ - rsbseq sp, fp, r2, ror #31 │ │ │ │ - rsbseq r5, ip, r0, lsr ip │ │ │ │ - rsbseq sp, fp, r2, lsr #31 │ │ │ │ - rsbseq r5, ip, r8, ror #23 │ │ │ │ - rsbseq sp, fp, r4, lsl #31 │ │ │ │ - rsbseq r5, ip, r8, asr #23 │ │ │ │ - rsbseq sp, fp, r4, ror #30 │ │ │ │ - rsbseq r5, ip, r8, lsr #23 │ │ │ │ - rsbseq sp, fp, r6, asr #30 │ │ │ │ - rsbseq r5, ip, sl, lsl #23 │ │ │ │ - rsbseq sp, fp, ip, asr #26 │ │ │ │ - @ instruction: 0x007c5990 │ │ │ │ - rsbseq sp, fp, ip, lsl sp │ │ │ │ - rsbseq r5, ip, r2, ror #18 │ │ │ │ - ldrshteq sp, [fp], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r5, ip, r2, asr #18 │ │ │ │ - ldrsbteq sp, [fp], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r5, ip, r2, lsr #18 │ │ │ │ - rsbseq sp, fp, r0, asr #25 │ │ │ │ - rsbseq r5, ip, r4, lsl #18 │ │ │ │ - rsbseq sp, fp, r6, asr #24 │ │ │ │ - ldrhteq sp, [fp], #-176 @ 0xffffff50 │ │ │ │ - rsbseq sp, fp, r8, ror fp │ │ │ │ - rsbseq sp, fp, r2, ror #21 │ │ │ │ - rsbseq r5, ip, r8, lsr #14 │ │ │ │ - @ instruction: 0x007bda9e │ │ │ │ - @ instruction: 0x007bd99c │ │ │ │ - rsbseq r5, ip, r2, ror #11 │ │ │ │ - rsbseq sp, fp, ip, asr r9 │ │ │ │ - rsbseq r5, ip, r2, lsr #11 │ │ │ │ - rsbseq sp, fp, r0, lsr #18 │ │ │ │ - rsbseq r5, ip, r6, ror #10 │ │ │ │ - ldrsbteq sp, [fp], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r5, ip, r2, lsr #10 │ │ │ │ - ldrhteq sp, [fp], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r5, ip, r0, lsl #10 │ │ │ │ - @ instruction: 0x007bd89e │ │ │ │ - rsbseq r5, ip, r2, ror #9 │ │ │ │ - rsbseq sp, fp, r8, ror r8 │ │ │ │ - ldrhteq r5, [ip], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq sp, fp, r8, asr r8 │ │ │ │ - @ instruction: 0x007c549c │ │ │ │ - rsbseq sp, fp, sl, lsr r8 │ │ │ │ - rsbseq r5, ip, lr, ror r4 │ │ │ │ - rsbseq sp, fp, ip, lsl r8 │ │ │ │ - rsbseq r5, ip, r2, ror #8 │ │ │ │ - rsbseq sp, fp, r2, lsl #16 │ │ │ │ - rsbseq r5, ip, r8, asr #8 │ │ │ │ - rsbseq sp, fp, r6, ror #15 │ │ │ │ - rsbseq r5, ip, ip, lsr #8 │ │ │ │ - rsbseq sp, fp, ip, asr #15 │ │ │ │ - rsbseq r5, ip, r2, lsl r4 │ │ │ │ - ldrhteq sp, [fp], #-114 @ 0xffffff8e │ │ │ │ - ldrshteq r5, [ip], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq sp, fp, r0, lsl #14 │ │ │ │ - ldrsbteq sp, [fp], #-108 @ 0xffffff94 │ │ │ │ - rsbseq sp, fp, r0, asr #13 │ │ │ │ - rsbseq sp, fp, r6, lsr #12 │ │ │ │ - rsbseq r5, ip, ip, ror #4 │ │ │ │ - rsbseq sp, fp, r4, lsl #12 │ │ │ │ - rsbseq r5, ip, ip, asr #4 │ │ │ │ - rsbseq sp, fp, ip, ror #11 │ │ │ │ - rsbseq r5, ip, r4, lsr r2 │ │ │ │ - rsbseq sp, fp, lr, asr #11 │ │ │ │ - rsbseq r5, ip, r6, lsl r2 │ │ │ │ - @ instruction: 0x007bd598 │ │ │ │ - rsbseq r5, ip, r0, ror #3 │ │ │ │ - rsbseq sp, fp, ip, ror r5 │ │ │ │ - rsbseq r5, ip, r2, asr #3 │ │ │ │ - rsbseq sp, fp, r8, lsr r5 │ │ │ │ - rsbseq sp, fp, ip, lsl r5 │ │ │ │ - rsbseq r5, ip, sl, ror #2 │ │ │ │ + rsbseq lr, fp, ip, lsr #32 │ │ │ │ + rsbseq r5, ip, r0, ror ip │ │ │ │ + rsbseq lr, fp, ip │ │ │ │ + rsbseq r5, ip, r2, asr ip │ │ │ │ + rsbseq sp, fp, sl, ror #31 │ │ │ │ + rsbseq r5, ip, r8, lsr ip │ │ │ │ + rsbseq sp, fp, sl, lsr #31 │ │ │ │ + ldrshteq r5, [ip], #-176 @ 0xffffff50 │ │ │ │ + rsbseq sp, fp, ip, lsl #31 │ │ │ │ + ldrsbteq r5, [ip], #-176 @ 0xffffff50 │ │ │ │ + rsbseq sp, fp, ip, ror #30 │ │ │ │ + ldrhteq r5, [ip], #-176 @ 0xffffff50 │ │ │ │ + rsbseq sp, fp, lr, asr #30 │ │ │ │ + @ instruction: 0x007c5b92 │ │ │ │ + rsbseq sp, fp, r4, asr sp │ │ │ │ + @ instruction: 0x007c5998 │ │ │ │ + rsbseq sp, fp, r4, lsr #26 │ │ │ │ + rsbseq r5, ip, sl, ror #18 │ │ │ │ + rsbseq sp, fp, r6, lsl #26 │ │ │ │ + rsbseq r5, ip, sl, asr #18 │ │ │ │ + rsbseq sp, fp, r6, ror #25 │ │ │ │ + rsbseq r5, ip, sl, lsr #18 │ │ │ │ + rsbseq sp, fp, r8, asr #25 │ │ │ │ + rsbseq r5, ip, ip, lsl #18 │ │ │ │ + rsbseq sp, fp, lr, asr #24 │ │ │ │ + ldrhteq sp, [fp], #-184 @ 0xffffff48 │ │ │ │ + rsbseq sp, fp, r0, lsl #23 │ │ │ │ + rsbseq sp, fp, sl, ror #21 │ │ │ │ + rsbseq r5, ip, r0, lsr r7 │ │ │ │ + rsbseq sp, fp, r6, lsr #21 │ │ │ │ + rsbseq sp, fp, r4, lsr #19 │ │ │ │ + rsbseq r5, ip, sl, ror #11 │ │ │ │ + rsbseq sp, fp, r4, ror #18 │ │ │ │ + rsbseq r5, ip, sl, lsr #11 │ │ │ │ + rsbseq sp, fp, r8, lsr #18 │ │ │ │ + rsbseq r5, ip, lr, ror #10 │ │ │ │ + rsbseq sp, fp, r4, ror #17 │ │ │ │ + rsbseq r5, ip, sl, lsr #10 │ │ │ │ + rsbseq sp, fp, r4, asr #17 │ │ │ │ + rsbseq r5, ip, r8, lsl #10 │ │ │ │ + rsbseq sp, fp, r6, lsr #17 │ │ │ │ + rsbseq r5, ip, sl, ror #9 │ │ │ │ + rsbseq sp, fp, r0, lsl #17 │ │ │ │ + rsbseq r5, ip, r6, asr #9 │ │ │ │ + rsbseq sp, fp, r0, ror #16 │ │ │ │ + rsbseq r5, ip, r4, lsr #9 │ │ │ │ + rsbseq sp, fp, r2, asr #16 │ │ │ │ + rsbseq r5, ip, r6, lsl #9 │ │ │ │ + rsbseq sp, fp, r4, lsr #16 │ │ │ │ + rsbseq r5, ip, sl, ror #8 │ │ │ │ + rsbseq sp, fp, sl, lsl #16 │ │ │ │ + rsbseq r5, ip, r0, asr r4 │ │ │ │ + rsbseq sp, fp, lr, ror #15 │ │ │ │ + rsbseq r5, ip, r4, lsr r4 │ │ │ │ + ldrsbteq sp, [fp], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r5, ip, sl, lsl r4 │ │ │ │ + ldrhteq sp, [fp], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r5, ip, r0, lsl #8 │ │ │ │ + rsbseq sp, fp, r8, lsl #14 │ │ │ │ + rsbseq sp, fp, r4, ror #13 │ │ │ │ + rsbseq sp, fp, r8, asr #13 │ │ │ │ + rsbseq sp, fp, lr, lsr #12 │ │ │ │ + rsbseq r5, ip, r4, ror r2 │ │ │ │ + rsbseq sp, fp, ip, lsl #12 │ │ │ │ + rsbseq r5, ip, r4, asr r2 │ │ │ │ + ldrshteq sp, [fp], #-84 @ 0xffffffac │ │ │ │ + rsbseq r5, ip, ip, lsr r2 │ │ │ │ + ldrsbteq sp, [fp], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r5, ip, lr, lsl r2 │ │ │ │ + rsbseq sp, fp, r0, lsr #11 │ │ │ │ + rsbseq r5, ip, r8, ror #3 │ │ │ │ + rsbseq sp, fp, r4, lsl #11 │ │ │ │ + rsbseq r5, ip, sl, asr #3 │ │ │ │ + rsbseq sp, fp, r0, asr #10 │ │ │ │ + rsbseq sp, fp, r4, lsr #10 │ │ │ │ + rsbseq r5, ip, r2, ror r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb804d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc0 │ │ │ │ ldrdlt r2, [ip], r4 │ │ │ │ @ instruction: 0x36d0f8df │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -23578,108 +23578,108 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ ... │ │ │ │ andeq r0, r0, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ addeq r5, r7, r2, lsl r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sp, fp, r4, ror r3 │ │ │ │ - @ instruction: 0x007bd396 │ │ │ │ - rsbseq sp, fp, r8, ror #6 │ │ │ │ + rsbseq sp, fp, ip, ror r3 │ │ │ │ + @ instruction: 0x007bd39e │ │ │ │ + rsbseq sp, fp, r0, ror r3 │ │ │ │ andeq r0, r0, fp, lsr #27 │ │ │ │ - rsbseq sp, fp, lr, ror #5 │ │ │ │ - rsbseq r4, ip, r4, lsr pc │ │ │ │ + ldrshteq sp, [fp], #-38 @ 0xffffffda │ │ │ │ + rsbseq r4, ip, ip, lsr pc │ │ │ │ addeq r5, r7, sl, asr #12 │ │ │ │ - ldrhteq sp, [fp], #-34 @ 0xffffffde │ │ │ │ - ldrshteq r4, [ip], #-232 @ 0xffffff18 │ │ │ │ + ldrhteq sp, [fp], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r4, ip, r0, lsl #30 │ │ │ │ @ instruction: 0xffffad45 │ │ │ │ @ instruction: 0xffff9c35 │ │ │ │ - rsbseq sp, fp, ip, ror #4 │ │ │ │ - ldrhteq r4, [ip], #-226 @ 0xffffff1e │ │ │ │ - rsbseq sp, fp, lr, asr #4 │ │ │ │ - @ instruction: 0x007c4e94 │ │ │ │ + rsbseq sp, fp, r4, ror r2 │ │ │ │ + ldrhteq r4, [ip], #-234 @ 0xffffff16 │ │ │ │ + rsbseq sp, fp, r6, asr r2 │ │ │ │ + @ instruction: 0x007c4e9c │ │ │ │ @ instruction: 0xffff9b15 │ │ │ │ @ instruction: 0xffffaf99 │ │ │ │ - rsbseq sp, fp, r8, lsl #4 │ │ │ │ - rsbseq r4, ip, lr, asr #28 │ │ │ │ - rsbseq sp, fp, sl, ror #3 │ │ │ │ - rsbseq r4, ip, r0, lsr lr │ │ │ │ - @ instruction: 0xffffe9bd │ │ │ │ - ldrhteq sp, [fp], #-24 @ 0xffffffe8 │ │ │ │ - ldrshteq r4, [ip], #-222 @ 0xffffff22 │ │ │ │ rsbseq sp, fp, r0, lsl r2 │ │ │ │ - rsbseq sp, fp, r2, asr #4 │ │ │ │ - rsbseq sp, fp, r2, ror r1 │ │ │ │ - ldrhteq r4, [ip], #-216 @ 0xffffff28 │ │ │ │ - rsbseq sp, fp, r4, asr r1 │ │ │ │ - @ instruction: 0x007c4d98 │ │ │ │ - rsbseq sp, fp, r0, lsr r1 │ │ │ │ - rsbseq r4, ip, r4, ror sp │ │ │ │ - rsbseq sp, fp, r0, lsl r1 │ │ │ │ - rsbseq r4, ip, r4, asr sp │ │ │ │ - rsbseq sp, fp, lr, asr #3 │ │ │ │ - rsbseq sp, fp, r0, lsr #4 │ │ │ │ - rsbseq sp, fp, r4, asr #1 │ │ │ │ - rsbseq r4, ip, sl, lsl #26 │ │ │ │ - @ instruction: 0x007bd29c │ │ │ │ - ldrshteq sp, [fp], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq sp, fp, r8, ror r0 │ │ │ │ - ldrhteq r4, [ip], #-206 @ 0xffffff32 │ │ │ │ - rsbseq sp, fp, ip, lsl #6 │ │ │ │ - rsbseq sp, fp, lr, ror #4 │ │ │ │ - rsbseq sp, fp, ip, lsr #32 │ │ │ │ - rsbseq r4, ip, r2, ror ip │ │ │ │ - rsbseq sp, fp, ip, ror #5 │ │ │ │ - rsbseq sp, fp, r6, lsl #7 │ │ │ │ - rsbseq ip, fp, r6, ror #31 │ │ │ │ - rsbseq r4, ip, lr, lsr #24 │ │ │ │ - rsbseq sp, fp, r4, ror #6 │ │ │ │ - ldrhteq sp, [fp], #-54 @ 0xffffffca │ │ │ │ - rsbseq ip, fp, r6, lsl #31 │ │ │ │ - rsbseq r4, ip, lr, asr #23 │ │ │ │ - rsbseq sp, fp, r8, ror #7 │ │ │ │ - rsbseq sp, fp, sl, lsl #7 │ │ │ │ - rsbseq ip, fp, r0, asr #30 │ │ │ │ - rsbseq r4, ip, r8, lsl #23 │ │ │ │ - ldrsbteq sp, [fp], #-54 @ 0xffffffca │ │ │ │ - ldrhteq sp, [fp], #-54 @ 0xffffffca │ │ │ │ - ldrshteq ip, [fp], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r4, ip, r2, asr #22 │ │ │ │ + rsbseq r4, ip, r6, asr lr │ │ │ │ + ldrshteq sp, [fp], #-18 @ 0xffffffee │ │ │ │ + rsbseq r4, ip, r8, lsr lr │ │ │ │ + @ instruction: 0xffffe9bd │ │ │ │ + rsbseq sp, fp, r0, asr #3 │ │ │ │ + rsbseq r4, ip, r6, lsl #28 │ │ │ │ + rsbseq sp, fp, r8, lsl r2 │ │ │ │ + rsbseq sp, fp, sl, asr #4 │ │ │ │ + rsbseq sp, fp, sl, ror r1 │ │ │ │ + rsbseq r4, ip, r0, asr #27 │ │ │ │ + rsbseq sp, fp, ip, asr r1 │ │ │ │ + rsbseq r4, ip, r0, lsr #27 │ │ │ │ + rsbseq sp, fp, r8, lsr r1 │ │ │ │ + rsbseq r4, ip, ip, ror sp │ │ │ │ + rsbseq sp, fp, r8, lsl r1 │ │ │ │ + rsbseq r4, ip, ip, asr sp │ │ │ │ + ldrsbteq sp, [fp], #-22 @ 0xffffffea │ │ │ │ + rsbseq sp, fp, r8, lsr #4 │ │ │ │ + rsbseq sp, fp, ip, asr #1 │ │ │ │ + rsbseq r4, ip, r2, lsl sp │ │ │ │ + rsbseq sp, fp, r4, lsr #5 │ │ │ │ + rsbseq sp, fp, r0, lsl #4 │ │ │ │ + rsbseq sp, fp, r0, lsl #1 │ │ │ │ + rsbseq r4, ip, r6, asr #25 │ │ │ │ + rsbseq sp, fp, r4, lsl r3 │ │ │ │ + rsbseq sp, fp, r6, ror r2 │ │ │ │ + rsbseq sp, fp, r4, lsr r0 │ │ │ │ + rsbseq r4, ip, sl, ror ip │ │ │ │ + ldrshteq sp, [fp], #-36 @ 0xffffffdc │ │ │ │ + rsbseq sp, fp, lr, lsl #7 │ │ │ │ + rsbseq ip, fp, lr, ror #31 │ │ │ │ + rsbseq r4, ip, r6, lsr ip │ │ │ │ + rsbseq sp, fp, ip, ror #6 │ │ │ │ + ldrhteq sp, [fp], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq ip, fp, lr, lsl #31 │ │ │ │ + ldrsbteq r4, [ip], #-182 @ 0xffffff4a │ │ │ │ ldrshteq sp, [fp], #-48 @ 0xffffffd0 │ │ │ │ - ldrhteq sp, [fp], #-54 @ 0xffffffca │ │ │ │ - ldrhteq ip, [fp], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r4, ip, r6, lsl #22 │ │ │ │ - rsbseq sp, fp, ip, lsl r4 │ │ │ │ - ldrsbteq sp, [fp], #-52 @ 0xffffffcc │ │ │ │ - rsbseq ip, fp, r2, lsl #29 │ │ │ │ - rsbseq r4, ip, sl, asr #21 │ │ │ │ - rsbseq sp, fp, r4, lsl #8 │ │ │ │ - rsbseq sp, fp, lr, asr #8 │ │ │ │ - rsbseq ip, fp, r4, asr #28 │ │ │ │ - rsbseq r4, ip, ip, lsl #21 │ │ │ │ - rsbseq sp, fp, sl, lsl #9 │ │ │ │ - rsbseq sp, fp, sl, lsr r4 │ │ │ │ - rsbseq ip, fp, r8, lsl #28 │ │ │ │ - rsbseq r4, ip, r0, asr sl │ │ │ │ - rsbseq sp, fp, lr, asr #9 │ │ │ │ - rsbseq sp, fp, sl, ror #8 │ │ │ │ - rsbseq ip, fp, ip, asr #27 │ │ │ │ - rsbseq r4, ip, r4, lsl sl │ │ │ │ + @ instruction: 0x007bd392 │ │ │ │ + rsbseq ip, fp, r8, asr #30 │ │ │ │ + @ instruction: 0x007c4b90 │ │ │ │ + ldrsbteq sp, [fp], #-62 @ 0xffffffc2 │ │ │ │ + ldrhteq sp, [fp], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq ip, fp, r2, lsl #30 │ │ │ │ + rsbseq r4, ip, sl, asr #22 │ │ │ │ + ldrshteq sp, [fp], #-56 @ 0xffffffc8 │ │ │ │ + ldrhteq sp, [fp], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq ip, fp, r6, asr #29 │ │ │ │ + rsbseq r4, ip, lr, lsl #22 │ │ │ │ + rsbseq sp, fp, r4, lsr #8 │ │ │ │ + ldrsbteq sp, [fp], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq ip, fp, sl, lsl #29 │ │ │ │ + ldrsbteq r4, [ip], #-162 @ 0xffffff5e │ │ │ │ + rsbseq sp, fp, ip, lsl #8 │ │ │ │ + rsbseq sp, fp, r6, asr r4 │ │ │ │ + rsbseq ip, fp, ip, asr #28 │ │ │ │ + @ instruction: 0x007c4a94 │ │ │ │ + @ instruction: 0x007bd492 │ │ │ │ + rsbseq sp, fp, r2, asr #8 │ │ │ │ + rsbseq ip, fp, r0, lsl lr │ │ │ │ + rsbseq r4, ip, r8, asr sl │ │ │ │ ldrsbteq sp, [fp], #-70 @ 0xffffffba │ │ │ │ - ldrhteq sp, [fp], #-64 @ 0xffffffc0 │ │ │ │ - @ instruction: 0x007bcd90 │ │ │ │ - ldrsbteq r4, [ip], #-152 @ 0xffffff68 │ │ │ │ - ldrhteq sp, [fp], #-64 @ 0xffffffc0 │ │ │ │ - ldrshteq sp, [fp], #-66 @ 0xffffffbe │ │ │ │ - rsbseq ip, fp, sl, asr #26 │ │ │ │ - @ instruction: 0x007c4992 │ │ │ │ - ldrsbteq sp, [fp], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq sp, fp, r6, lsl r5 │ │ │ │ - rsbseq ip, fp, r2, lsl #26 │ │ │ │ - rsbseq r4, ip, sl, asr #18 │ │ │ │ + rsbseq sp, fp, r2, ror r4 │ │ │ │ + ldrsbteq ip, [fp], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r4, ip, ip, lsl sl │ │ │ │ + ldrsbteq sp, [fp], #-78 @ 0xffffffb2 │ │ │ │ + ldrhteq sp, [fp], #-72 @ 0xffffffb8 │ │ │ │ + @ instruction: 0x007bcd98 │ │ │ │ + rsbseq r4, ip, r0, ror #19 │ │ │ │ + ldrhteq sp, [fp], #-72 @ 0xffffffb8 │ │ │ │ + ldrshteq sp, [fp], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq ip, fp, r2, asr sp │ │ │ │ + @ instruction: 0x007c499a │ │ │ │ + ldrsbteq sp, [fp], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq sp, fp, lr, lsl r5 │ │ │ │ + rsbseq ip, fp, sl, lsl #26 │ │ │ │ + rsbseq r4, ip, r2, asr r9 │ │ │ │ andcs r6, r0, #2818048 @ 0x2b0000 │ │ │ │ strbne pc, [r8], #2271 @ 0x8df @ │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8df3348 │ │ │ │ ldrbtmi r2, [r9], #-1220 @ 0xfffffb3c │ │ │ │ andls r9, r0, r1 │ │ │ │ @ instruction: 0x4630447a │ │ │ │ @@ -23979,89 +23979,89 @@ │ │ │ │ @ instruction: 0xffcaf7ed │ │ │ │ ldmiblt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ - ldrhteq sp, [fp], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq sp, fp, ip, asr r3 │ │ │ │ - rsbseq ip, fp, r2, lsr #22 │ │ │ │ - rsbseq r4, ip, r8, ror #14 │ │ │ │ - rsbseq sp, fp, r6, lsl #8 │ │ │ │ - @ instruction: 0x007bd394 │ │ │ │ - ldrsbteq ip, [fp], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r4, ip, r4, lsr #14 │ │ │ │ - rsbseq sp, fp, r2, lsr r4 │ │ │ │ - rsbseq sp, fp, r0, ror #7 │ │ │ │ - @ instruction: 0x007bca98 │ │ │ │ - ldrsbteq r4, [ip], #-110 @ 0xffffff92 │ │ │ │ - rsbseq sp, fp, r8, asr r4 │ │ │ │ - rsbseq sp, fp, r6, lsl #8 │ │ │ │ - rsbseq ip, fp, r2, asr sl │ │ │ │ - @ instruction: 0x007c4698 │ │ │ │ - rsbseq sp, fp, r0, lsr r4 │ │ │ │ - rsbseq sp, fp, r2, ror #8 │ │ │ │ - rsbseq ip, fp, r0, lsl sl │ │ │ │ - rsbseq r4, ip, r8, asr r6 │ │ │ │ - rsbseq sp, fp, r4, lsr #9 │ │ │ │ - rsbseq sp, fp, r8, asr #8 │ │ │ │ - ldrsbteq ip, [fp], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r4, ip, sl, lsl r6 │ │ │ │ - ldrsbteq sp, [fp], #-66 @ 0xffffffbe │ │ │ │ - rsbseq sp, fp, r0, lsl #9 │ │ │ │ - @ instruction: 0x007bc994 │ │ │ │ - ldrsbteq r4, [ip], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq sp, fp, r6, asr #7 │ │ │ │ + rsbseq sp, fp, r4, ror #6 │ │ │ │ + rsbseq ip, fp, sl, lsr #22 │ │ │ │ + rsbseq r4, ip, r0, ror r7 │ │ │ │ + rsbseq sp, fp, lr, lsl #8 │ │ │ │ + @ instruction: 0x007bd39c │ │ │ │ + rsbseq ip, fp, r6, ror #21 │ │ │ │ + rsbseq r4, ip, ip, lsr #14 │ │ │ │ + rsbseq sp, fp, sl, lsr r4 │ │ │ │ + rsbseq sp, fp, r8, ror #7 │ │ │ │ + rsbseq ip, fp, r0, lsr #21 │ │ │ │ + rsbseq r4, ip, r6, ror #13 │ │ │ │ + rsbseq sp, fp, r0, ror #8 │ │ │ │ + rsbseq sp, fp, lr, lsl #8 │ │ │ │ + rsbseq ip, fp, sl, asr sl │ │ │ │ + rsbseq r4, ip, r0, lsr #13 │ │ │ │ + rsbseq sp, fp, r8, lsr r4 │ │ │ │ + rsbseq sp, fp, sl, ror #8 │ │ │ │ + rsbseq ip, fp, r8, lsl sl │ │ │ │ + rsbseq r4, ip, r0, ror #12 │ │ │ │ + rsbseq sp, fp, ip, lsr #9 │ │ │ │ + rsbseq sp, fp, r0, asr r4 │ │ │ │ + ldrsbteq ip, [fp], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r4, ip, r2, lsr #12 │ │ │ │ + ldrsbteq sp, [fp], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq sp, fp, r8, lsl #9 │ │ │ │ + @ instruction: 0x007bc99c │ │ │ │ + rsbseq r4, ip, r4, ror #11 │ │ │ │ + rsbseq sp, fp, r8, lsl #10 │ │ │ │ + ldrhteq sp, [fp], #-70 @ 0xffffffba │ │ │ │ + rsbseq ip, fp, lr, asr r9 │ │ │ │ + rsbseq r4, ip, r6, lsr #11 │ │ │ │ + rsbseq sp, fp, lr, lsl r5 │ │ │ │ + rsbseq sp, fp, r6, ror #9 │ │ │ │ + rsbseq ip, fp, r0, lsr #18 │ │ │ │ + rsbseq r4, ip, r8, ror #10 │ │ │ │ + rsbseq sp, fp, r8, asr r5 │ │ │ │ rsbseq sp, fp, r0, lsl #10 │ │ │ │ - rsbseq sp, fp, lr, lsr #9 │ │ │ │ - rsbseq ip, fp, r6, asr r9 │ │ │ │ - @ instruction: 0x007c459e │ │ │ │ - rsbseq sp, fp, r6, lsl r5 │ │ │ │ - ldrsbteq sp, [fp], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq ip, fp, r8, lsl r9 │ │ │ │ - rsbseq r4, ip, r0, ror #10 │ │ │ │ - rsbseq sp, fp, r0, asr r5 │ │ │ │ - ldrshteq sp, [fp], #-72 @ 0xffffffb8 │ │ │ │ - ldrsbteq ip, [fp], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r4, ip, r2, lsr #10 │ │ │ │ - rsbseq sp, fp, r6, lsl #11 │ │ │ │ - rsbseq sp, fp, r2, lsr r5 │ │ │ │ - @ instruction: 0x007bc89c │ │ │ │ - rsbseq r4, ip, r4, ror #9 │ │ │ │ - rsbseq sp, fp, r2, ror #10 │ │ │ │ - rsbseq sp, fp, r8, asr #11 │ │ │ │ - rsbseq ip, fp, r2, asr r8 │ │ │ │ - @ instruction: 0x007c449a │ │ │ │ - rsbseq sp, fp, sl, lsl #12 │ │ │ │ - rsbseq sp, fp, ip, lsr #11 │ │ │ │ - ldrsbteq sp, [fp], #-86 @ 0xffffffaa │ │ │ │ - rsbseq ip, fp, ip, lsl #16 │ │ │ │ - rsbseq r4, ip, r4, asr r4 │ │ │ │ - rsbseq sp, fp, ip, lsr #12 │ │ │ │ - rsbseq sp, fp, r6, asr #11 │ │ │ │ - ldrshteq sp, [fp], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq ip, fp, r6, asr #15 │ │ │ │ - rsbseq r4, ip, lr, lsl #8 │ │ │ │ - rsbseq sp, fp, r4, asr r6 │ │ │ │ - rsbseq sp, fp, r4, lsl r6 │ │ │ │ - rsbseq sp, fp, r0, ror #11 │ │ │ │ - rsbseq ip, fp, lr, ror r7 │ │ │ │ - rsbseq r4, ip, r6, asr #7 │ │ │ │ - rsbseq sp, fp, lr, lsl #13 │ │ │ │ - rsbseq sp, fp, r4, lsl #12 │ │ │ │ - rsbseq ip, fp, r6, lsr r7 │ │ │ │ - rsbseq r4, ip, lr, ror r3 │ │ │ │ - rsbseq sp, fp, r6, asr r6 │ │ │ │ - rsbseq sp, fp, r0, asr #13 │ │ │ │ - rsbseq ip, fp, lr, ror #13 │ │ │ │ - rsbseq r4, ip, r6, lsr r3 │ │ │ │ - rsbseq sp, fp, r8, lsr #13 │ │ │ │ - rsbseq sp, fp, r6, lsl r7 │ │ │ │ - rsbseq ip, fp, lr, lsr #13 │ │ │ │ - ldrshteq r4, [ip], #-38 @ 0xffffffda │ │ │ │ + rsbseq ip, fp, r2, ror #17 │ │ │ │ + rsbseq r4, ip, sl, lsr #10 │ │ │ │ + rsbseq sp, fp, lr, lsl #11 │ │ │ │ + rsbseq sp, fp, sl, lsr r5 │ │ │ │ + rsbseq ip, fp, r4, lsr #17 │ │ │ │ + rsbseq r4, ip, ip, ror #9 │ │ │ │ + rsbseq sp, fp, sl, ror #10 │ │ │ │ + ldrsbteq sp, [fp], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq ip, fp, sl, asr r8 │ │ │ │ + rsbseq r4, ip, r2, lsr #9 │ │ │ │ + rsbseq sp, fp, r2, lsl r6 │ │ │ │ + ldrhteq sp, [fp], #-84 @ 0xffffffac │ │ │ │ + ldrsbteq sp, [fp], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq ip, fp, r4, lsl r8 │ │ │ │ + rsbseq r4, ip, ip, asr r4 │ │ │ │ + rsbseq sp, fp, r4, lsr r6 │ │ │ │ + rsbseq sp, fp, lr, asr #11 │ │ │ │ + ldrshteq sp, [fp], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq ip, fp, lr, asr #15 │ │ │ │ + rsbseq r4, ip, r6, lsl r4 │ │ │ │ + rsbseq sp, fp, ip, asr r6 │ │ │ │ + rsbseq sp, fp, ip, lsl r6 │ │ │ │ + rsbseq sp, fp, r8, ror #11 │ │ │ │ + rsbseq ip, fp, r6, lsl #15 │ │ │ │ + rsbseq r4, ip, lr, asr #7 │ │ │ │ + @ instruction: 0x007bd696 │ │ │ │ + rsbseq sp, fp, ip, lsl #12 │ │ │ │ + rsbseq ip, fp, lr, lsr r7 │ │ │ │ + rsbseq r4, ip, r6, lsl #7 │ │ │ │ + rsbseq sp, fp, lr, asr r6 │ │ │ │ + rsbseq sp, fp, r8, asr #13 │ │ │ │ + ldrshteq ip, [fp], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r4, ip, lr, lsr r3 │ │ │ │ + ldrhteq sp, [fp], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq sp, fp, lr, lsl r7 │ │ │ │ + ldrhteq ip, [fp], #-102 @ 0xffffff9a │ │ │ │ + ldrshteq r4, [ip], #-46 @ 0xffffffd2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb81338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf8c6f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -24071,16 +24071,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 4, cr15, cr14, cr13, {7} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7ed4478 │ │ │ │ blls a9d90 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq ip, fp, ip, lsr #10 │ │ │ │ - rsbseq r4, ip, r4, ror r1 │ │ │ │ + rsbseq ip, fp, r4, lsr r5 │ │ │ │ + rsbseq r4, ip, ip, ror r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 26563c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ mrc 6, 5, r4, cr0, cr15, {0} │ │ │ │ @@ -24398,20 +24398,20 @@ │ │ │ │ @ instruction: 0xf7e7e7bd │ │ │ │ svclt 0x0000e910 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq r4, r7, r0, asr #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r4, r7, r2, lsl #8 │ │ │ │ - rsbseq sp, fp, r4, ror #1 │ │ │ │ - ldrhteq r3, [ip], #-196 @ 0xffffff3c │ │ │ │ - rsbseq sp, fp, r8, asr #1 │ │ │ │ - @ instruction: 0x007c3c98 │ │ │ │ - rsbseq sp, fp, lr, lsr #1 │ │ │ │ - rsbseq sp, fp, r2, asr #1 │ │ │ │ + rsbseq sp, fp, ip, ror #1 │ │ │ │ + ldrhteq r3, [ip], #-204 @ 0xffffff34 │ │ │ │ + ldrsbteq sp, [fp], #-0 │ │ │ │ + rsbseq r3, ip, r0, lsr #25 │ │ │ │ + ldrhteq sp, [fp], #-6 │ │ │ │ + rsbseq sp, fp, sl, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb8d2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r8, r8, asr #31 │ │ │ │ andcs r4, r0, #21760 @ 0x5500 │ │ │ │ ldrbtmi sl, [ip], #-2310 @ 0xfffff6fa │ │ │ │ @@ -24497,18 +24497,18 @@ │ │ │ │ stmda sl, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ addeq r4, r7, sl, lsr r3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r4, r7, ip, asr #4 │ │ │ │ - rsbseq ip, fp, ip, lsr #30 │ │ │ │ - ldrshteq r3, [ip], #-172 @ 0xffffff54 │ │ │ │ - rsbseq ip, fp, r0, lsl pc │ │ │ │ - rsbseq r3, ip, r0, ror #21 │ │ │ │ + rsbseq ip, fp, r4, lsr pc │ │ │ │ + rsbseq r3, ip, r4, lsl #22 │ │ │ │ + rsbseq ip, fp, r8, lsl pc │ │ │ │ + rsbseq r3, ip, r8, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb81a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrdgt pc, [r8, -pc] │ │ │ │ tstcs r0, r4, ror #8 │ │ │ │ @ instruction: 0xf04f44fc │ │ │ │ @@ -24574,30 +24574,30 @@ │ │ │ │ blx 18688f0 │ │ │ │ @ instruction: 0x46214814 │ │ │ │ @ instruction: 0xf7ed4478 │ │ │ │ @ instruction: 0xe7a5fb1b │ │ │ │ svc 0x00a6f7e6 │ │ │ │ @ instruction: 0x008741b4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, fp, r6, lsl #30 │ │ │ │ - rsbseq ip, fp, r0, lsr #30 │ │ │ │ - rsbseq ip, fp, sl, ror lr │ │ │ │ - rsbseq r3, ip, sl, asr #20 │ │ │ │ - rsbseq ip, fp, r4, ror #28 │ │ │ │ - rsbseq r3, ip, r4, lsr sl │ │ │ │ + rsbseq ip, fp, lr, lsl #30 │ │ │ │ + rsbseq ip, fp, r8, lsr #30 │ │ │ │ + rsbseq ip, fp, r2, lsl #29 │ │ │ │ + rsbseq r3, ip, r2, asr sl │ │ │ │ + rsbseq ip, fp, ip, ror #28 │ │ │ │ + rsbseq r3, ip, ip, lsr sl │ │ │ │ addeq r4, r7, lr, asr #2 │ │ │ │ @ instruction: 0xffffff63 │ │ │ │ - rsbseq ip, fp, r0, lsr #28 │ │ │ │ - ldrshteq r3, [ip], #-144 @ 0xffffff70 │ │ │ │ + rsbseq ip, fp, r8, lsr #28 │ │ │ │ + ldrshteq r3, [ip], #-152 @ 0xffffff68 │ │ │ │ @ instruction: 0xfffffdaf │ │ │ │ - ldrshteq ip, [fp], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r3, ip, r4, asr #19 │ │ │ │ + ldrshteq ip, [fp], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r3, ip, ip, asr #19 │ │ │ │ @ instruction: 0xfffffbff │ │ │ │ - rsbseq ip, fp, r8, asr #27 │ │ │ │ - @ instruction: 0x007c3998 │ │ │ │ + ldrsbteq ip, [fp], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r3, ip, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb81b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrsbtgt pc, [r4], #143 @ 0x8f @ │ │ │ │ tstcs r0, r4, ror #8 │ │ │ │ @ instruction: 0xf04f44fc │ │ │ │ @@ -24658,28 +24658,28 @@ │ │ │ │ ldmdami r3, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1d68a48 │ │ │ │ @ instruction: 0xf7e6e7b0 │ │ │ │ svclt 0x0000ef00 │ │ │ │ addeq r4, r7, r0, asr r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, fp, r2, lsr #27 │ │ │ │ - ldrhteq ip, [fp], #-220 @ 0xffffff24 │ │ │ │ - rsbseq ip, fp, r6, lsl sp │ │ │ │ - rsbseq r3, ip, r6, ror #17 │ │ │ │ + rsbseq ip, fp, sl, lsr #27 │ │ │ │ + rsbseq ip, fp, r4, asr #27 │ │ │ │ + rsbseq ip, fp, lr, lsl sp │ │ │ │ + rsbseq r3, ip, lr, ror #17 │ │ │ │ addeq r4, r7, r0 │ │ │ │ @ instruction: 0xfffffe15 │ │ │ │ - ldrsbteq ip, [fp], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r3, ip, r2, lsr #17 │ │ │ │ + ldrsbteq ip, [fp], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r3, ip, sl, lsr #17 │ │ │ │ @ instruction: 0xfffffc61 │ │ │ │ - rsbseq ip, fp, r6, lsr #25 │ │ │ │ - rsbseq r3, ip, r6, ror r8 │ │ │ │ + rsbseq ip, fp, lr, lsr #25 │ │ │ │ + rsbseq r3, ip, lr, ror r8 │ │ │ │ @ instruction: 0xfffffab1 │ │ │ │ - rsbseq ip, fp, sl, ror ip │ │ │ │ - rsbseq r3, ip, sl, asr #16 │ │ │ │ + rsbseq ip, fp, r2, lsl #25 │ │ │ │ + rsbseq r3, ip, r2, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feb81ce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ ldc2l 3, cr15, [r0, #724]! @ 0x2d4 │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ sbcsvs r2, sl, r1 │ │ │ │ @@ -24706,15 +24706,15 @@ │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ea0092 │ │ │ │ strdcs pc, [r0], -fp │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ smlabteq r6, r4, r9, lr │ │ │ │ andcs r6, r1, r3, ror #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ - rsbseq ip, fp, r8, ror #24 │ │ │ │ + rsbseq ip, fp, r0, ror ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb81d70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 9aeaf8 │ │ │ │ blmi 9d6d8c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -24751,15 +24751,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ cdp 7, 4, cr15, cr4, cr6, {7} │ │ │ │ addeq r3, r7, lr, ror lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, fp, r8, lsl #24 │ │ │ │ + rsbseq ip, fp, r0, lsl ip │ │ │ │ addeq r3, r7, r6, lsl #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4660e0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 8, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf8df4604 │ │ │ │ @@ -25043,34 +25043,34 @@ │ │ │ │ movwcs r9, #4895 @ 0x131f │ │ │ │ tstls fp, #28, 10 @ 0x7000000 │ │ │ │ tstls sl, #47104 @ 0xb800 │ │ │ │ svclt 0x0000e035 │ │ │ │ ... │ │ │ │ @ instruction: 0x00873dbc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq fp, fp, ip, ror r1 │ │ │ │ - rsbseq ip, fp, r6, lsr fp │ │ │ │ - rsbseq r3, ip, r0, asr r6 │ │ │ │ + rsbseq fp, fp, r4, lsl #3 │ │ │ │ + rsbseq ip, fp, lr, lsr fp │ │ │ │ + rsbseq r3, ip, r8, asr r6 │ │ │ │ addeq r3, r7, r6, ror #26 │ │ │ │ - rsbseq ip, fp, r6, ror #21 │ │ │ │ - rsbseq r3, ip, r2, lsl #12 │ │ │ │ - rsbseq ip, fp, r4, lsl #21 │ │ │ │ - ldrhteq ip, [fp], #-154 @ 0xffffff66 │ │ │ │ - ldrsbteq sl, [fp], #-240 @ 0xffffff10 │ │ │ │ - rsbseq ip, fp, lr, lsl #19 │ │ │ │ - rsbseq r3, ip, sl, lsr #9 │ │ │ │ - rsbseq ip, fp, r4, ror r9 │ │ │ │ - @ instruction: 0x007c3490 │ │ │ │ - rsbseq ip, fp, sl, asr r9 │ │ │ │ - rsbseq r3, ip, r6, ror r4 │ │ │ │ - rsbseq ip, fp, r0, ror #15 │ │ │ │ - ldrshteq r3, [ip], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq ip, fp, lr, lsl #15 │ │ │ │ - rsbseq ip, fp, r8, asr r7 │ │ │ │ - rsbseq ip, fp, r8, asr r7 │ │ │ │ + rsbseq ip, fp, lr, ror #21 │ │ │ │ + rsbseq r3, ip, sl, lsl #12 │ │ │ │ + rsbseq ip, fp, ip, lsl #21 │ │ │ │ + rsbseq ip, fp, r2, asr #19 │ │ │ │ + ldrsbteq sl, [fp], #-248 @ 0xffffff08 │ │ │ │ + @ instruction: 0x007bc996 │ │ │ │ + ldrhteq r3, [ip], #-66 @ 0xffffffbe │ │ │ │ + rsbseq ip, fp, ip, ror r9 │ │ │ │ + @ instruction: 0x007c3498 │ │ │ │ + rsbseq ip, fp, r2, ror #18 │ │ │ │ + rsbseq r3, ip, lr, ror r4 │ │ │ │ + rsbseq ip, fp, r8, ror #15 │ │ │ │ + rsbseq r3, ip, r4, lsl #6 │ │ │ │ + @ instruction: 0x007bc796 │ │ │ │ + rsbseq ip, fp, r0, ror #14 │ │ │ │ + rsbseq ip, fp, r0, ror #14 │ │ │ │ strbmi r1, [pc, #-3195] @ 2a485 │ │ │ │ cmnphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf858461f │ │ │ │ @ instruction: 0xf8966f04 │ │ │ │ @ instruction: 0xf0033181 │ │ │ │ bcs 52b984 │ │ │ │ @ instruction: 0xf896d1f2 │ │ │ │ @@ -25346,18 +25346,18 @@ │ │ │ │ blx 467114 │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ addsmi r7, lr, #64, 22 @ 0x10000 │ │ │ │ blvc 226e44 │ │ │ │ blge 1227020 │ │ │ │ @ instruction: 0xe68cdbb9 │ │ │ │ ... │ │ │ │ - ldrhteq ip, [fp], #-54 @ 0xffffffca │ │ │ │ - ldrhteq ip, [fp], #-52 @ 0xffffffcc │ │ │ │ - rsbseq ip, fp, r6, asr #6 │ │ │ │ - rsbseq r2, ip, r2, ror #28 │ │ │ │ + ldrhteq ip, [fp], #-62 @ 0xffffffc2 │ │ │ │ + ldrhteq ip, [fp], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq ip, fp, lr, asr #6 │ │ │ │ + rsbseq r2, ip, sl, ror #28 │ │ │ │ tstls r4, #32, 12 @ 0x2000000 │ │ │ │ veor d15, d6, d13 │ │ │ │ cdp 8, 3, cr6, cr8, cr2, {3} │ │ │ │ @ instruction: 0xf5020b40 │ │ │ │ ldc 2, cr6, [r2, #-704] @ 0xfffffd40 │ │ │ │ vmov.f64 d7, #18 @ 0x40900000 4.5 │ │ │ │ vcmp.f64 d7, d7 │ │ │ │ @@ -25470,15 +25470,15 @@ │ │ │ │ cmnpcc r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 16696fe │ │ │ │ ldrbeq pc, [r4, #-2271]! @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ ldc2 7, cr15, [r2], {236} @ 0xec │ │ │ │ blt fe6a9758 │ │ │ │ - blvc 866dd4 │ │ │ │ + blvc 866dd4 │ │ │ │ cdp 6, 11, cr4, cr4, cr0, {1} │ │ │ │ vsqrt.f64 d24, d7 │ │ │ │ mrc 10, 5, APSR_nzcv, cr4, cr0, {0} │ │ │ │ svclt 0x00b49bc7 │ │ │ │ blne 1227234 │ │ │ │ blne 1267238 │ │ │ │ blx 467340 │ │ │ │ @@ -25807,83 +25807,83 @@ │ │ │ │ @ instruction: 0x11a3f240 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8b6f7ec │ │ │ │ ldrtmi r4, [r1], -r8, asr #16 │ │ │ │ @ instruction: 0xf7ec4478 │ │ │ │ strb pc, [pc, #-2417] @ 2b32b @ │ │ │ │ ... │ │ │ │ - rsbseq ip, fp, r6, asr #2 │ │ │ │ - rsbseq r2, ip, r0, ror #24 │ │ │ │ - rsbseq ip, fp, r8, ror #2 │ │ │ │ - ldrhteq ip, [fp], #-10 │ │ │ │ - ldrsbteq r2, [ip], #-180 @ 0xffffff4c │ │ │ │ - rsbseq ip, fp, r8, lsl #1 │ │ │ │ - rsbseq r2, ip, r2, lsr #23 │ │ │ │ - rsbseq ip, fp, ip, rrx │ │ │ │ - rsbseq r2, ip, r6, lsl #23 │ │ │ │ - rsbseq fp, fp, r2, lsl #31 │ │ │ │ - rsbseq fp, fp, r0, lsr #30 │ │ │ │ - rsbseq r2, ip, sl, lsr sl │ │ │ │ - rsbseq fp, fp, ip, ror #29 │ │ │ │ - rsbseq r2, ip, r6, lsl #20 │ │ │ │ + rsbseq ip, fp, lr, asr #2 │ │ │ │ + rsbseq r2, ip, r8, ror #24 │ │ │ │ + rsbseq ip, fp, r0, ror r1 │ │ │ │ + rsbseq ip, fp, r2, asr #1 │ │ │ │ + ldrsbteq r2, [ip], #-188 @ 0xffffff44 │ │ │ │ + @ instruction: 0x007bc090 │ │ │ │ + rsbseq r2, ip, sl, lsr #23 │ │ │ │ + rsbseq ip, fp, r4, ror r0 │ │ │ │ + rsbseq r2, ip, lr, lsl #23 │ │ │ │ + rsbseq fp, fp, sl, lsl #31 │ │ │ │ + rsbseq fp, fp, r8, lsr #30 │ │ │ │ + rsbseq r2, ip, r2, asr #20 │ │ │ │ ldrshteq fp, [fp], #-228 @ 0xffffff1c │ │ │ │ - rsbseq fp, fp, r8, lsl #29 │ │ │ │ - rsbseq r2, ip, r4, lsr #19 │ │ │ │ - rsbseq fp, fp, lr, ror #28 │ │ │ │ - rsbseq r2, ip, r8, lsl #19 │ │ │ │ - rsbseq fp, fp, sl, lsr lr │ │ │ │ - rsbseq r2, ip, r4, asr r9 │ │ │ │ - rsbseq fp, fp, r4, lsl #28 │ │ │ │ - rsbseq r2, ip, r0, lsr #18 │ │ │ │ - ldrsbteq fp, [fp], #-212 @ 0xffffff2c │ │ │ │ - ldrshteq r2, [ip], #-128 @ 0xffffff80 │ │ │ │ - ldrhteq fp, [fp], #-218 @ 0xffffff26 │ │ │ │ - ldrsbteq r2, [ip], #-132 @ 0xffffff7c │ │ │ │ - rsbseq fp, fp, sl, lsl #27 │ │ │ │ - rsbseq r2, ip, r6, lsr #17 │ │ │ │ - rsbseq fp, fp, r2, ror sp │ │ │ │ - rsbseq r2, ip, ip, lsl #17 │ │ │ │ - rsbseq fp, fp, r6, asr sp │ │ │ │ - rsbseq r2, ip, r0, ror r8 │ │ │ │ - rsbseq fp, fp, sl, lsr sp │ │ │ │ - rsbseq r2, ip, r6, asr r8 │ │ │ │ - rsbseq fp, fp, r0, lsr #26 │ │ │ │ - rsbseq r2, ip, ip, lsr r8 │ │ │ │ - ldrshteq fp, [fp], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r2, ip, lr, lsl #16 │ │ │ │ - ldrsbteq fp, [fp], #-198 @ 0xffffff3a │ │ │ │ - ldrshteq r2, [ip], #-114 @ 0xffffff8e │ │ │ │ - ldrhteq fp, [fp], #-204 @ 0xffffff34 │ │ │ │ - ldrsbteq r2, [ip], #-120 @ 0xffffff88 │ │ │ │ - rsbseq fp, fp, r2, lsr #25 │ │ │ │ - ldrhteq r2, [ip], #-126 @ 0xffffff82 │ │ │ │ - rsbseq fp, fp, r8, lsl #25 │ │ │ │ - rsbseq r2, ip, r4, lsr #15 │ │ │ │ - rsbseq fp, fp, ip, ror #24 │ │ │ │ - rsbseq r2, ip, r8, lsl #15 │ │ │ │ - rsbseq fp, fp, r2, asr ip │ │ │ │ - rsbseq r2, ip, lr, ror #14 │ │ │ │ - rsbseq fp, fp, r8, lsr ip │ │ │ │ - rsbseq r2, ip, r4, asr r7 │ │ │ │ - rsbseq fp, fp, lr, lsl ip │ │ │ │ - rsbseq r2, ip, sl, lsr r7 │ │ │ │ - rsbseq fp, fp, r4, lsl #24 │ │ │ │ - rsbseq r2, ip, r0, lsr #14 │ │ │ │ - ldrsbteq fp, [fp], #-182 @ 0xffffff4a │ │ │ │ - ldrshteq r2, [ip], #-98 @ 0xffffff9e │ │ │ │ - ldrhteq fp, [fp], #-186 @ 0xffffff46 │ │ │ │ - ldrsbteq r2, [ip], #-102 @ 0xffffff9a │ │ │ │ - @ instruction: 0x007bbb90 │ │ │ │ - rsbseq r2, ip, ip, lsr #13 │ │ │ │ - rsbseq fp, fp, r6, ror #22 │ │ │ │ - rsbseq r2, ip, r2, lsl #13 │ │ │ │ - rsbseq fp, fp, ip, asr #22 │ │ │ │ - rsbseq r2, ip, r8, ror #12 │ │ │ │ - rsbseq fp, fp, r8, lsr #22 │ │ │ │ - rsbseq r2, ip, r4, asr #12 │ │ │ │ + rsbseq r2, ip, lr, lsl #20 │ │ │ │ + ldrshteq fp, [fp], #-236 @ 0xffffff14 │ │ │ │ + @ instruction: 0x007bbe90 │ │ │ │ + rsbseq r2, ip, ip, lsr #19 │ │ │ │ + rsbseq fp, fp, r6, ror lr │ │ │ │ + @ instruction: 0x007c2990 │ │ │ │ + rsbseq fp, fp, r2, asr #28 │ │ │ │ + rsbseq r2, ip, ip, asr r9 │ │ │ │ + rsbseq fp, fp, ip, lsl #28 │ │ │ │ + rsbseq r2, ip, r8, lsr #18 │ │ │ │ + ldrsbteq fp, [fp], #-220 @ 0xffffff24 │ │ │ │ + ldrshteq r2, [ip], #-136 @ 0xffffff78 │ │ │ │ + rsbseq fp, fp, r2, asr #27 │ │ │ │ + ldrsbteq r2, [ip], #-140 @ 0xffffff74 │ │ │ │ + @ instruction: 0x007bbd92 │ │ │ │ + rsbseq r2, ip, lr, lsr #17 │ │ │ │ + rsbseq fp, fp, sl, ror sp │ │ │ │ + @ instruction: 0x007c2894 │ │ │ │ + rsbseq fp, fp, lr, asr sp │ │ │ │ + rsbseq r2, ip, r8, ror r8 │ │ │ │ + rsbseq fp, fp, r2, asr #26 │ │ │ │ + rsbseq r2, ip, lr, asr r8 │ │ │ │ + rsbseq fp, fp, r8, lsr #26 │ │ │ │ + rsbseq r2, ip, r4, asr #16 │ │ │ │ + ldrshteq fp, [fp], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r2, ip, r6, lsl r8 │ │ │ │ + ldrsbteq fp, [fp], #-206 @ 0xffffff32 │ │ │ │ + ldrshteq r2, [ip], #-122 @ 0xffffff86 │ │ │ │ + rsbseq fp, fp, r4, asr #25 │ │ │ │ + rsbseq r2, ip, r0, ror #15 │ │ │ │ + rsbseq fp, fp, sl, lsr #25 │ │ │ │ + rsbseq r2, ip, r6, asr #15 │ │ │ │ + @ instruction: 0x007bbc90 │ │ │ │ + rsbseq r2, ip, ip, lsr #15 │ │ │ │ + rsbseq fp, fp, r4, ror ip │ │ │ │ + @ instruction: 0x007c2790 │ │ │ │ + rsbseq fp, fp, sl, asr ip │ │ │ │ + rsbseq r2, ip, r6, ror r7 │ │ │ │ + rsbseq fp, fp, r0, asr #24 │ │ │ │ + rsbseq r2, ip, ip, asr r7 │ │ │ │ + rsbseq fp, fp, r6, lsr #24 │ │ │ │ + rsbseq r2, ip, r2, asr #14 │ │ │ │ + rsbseq fp, fp, ip, lsl #24 │ │ │ │ + rsbseq r2, ip, r8, lsr #14 │ │ │ │ + ldrsbteq fp, [fp], #-190 @ 0xffffff42 │ │ │ │ + ldrshteq r2, [ip], #-106 @ 0xffffff96 │ │ │ │ + rsbseq fp, fp, r2, asr #23 │ │ │ │ + ldrsbteq r2, [ip], #-110 @ 0xffffff92 │ │ │ │ + @ instruction: 0x007bbb98 │ │ │ │ + ldrhteq r2, [ip], #-100 @ 0xffffff9c │ │ │ │ + rsbseq fp, fp, lr, ror #22 │ │ │ │ + rsbseq r2, ip, sl, lsl #13 │ │ │ │ + rsbseq fp, fp, r4, asr fp │ │ │ │ + rsbseq r2, ip, r0, ror r6 │ │ │ │ + rsbseq fp, fp, r0, lsr fp │ │ │ │ + rsbseq r2, ip, ip, asr #12 │ │ │ │ vst2.8 {d20-d21}, [pc :128], r9 │ │ │ │ ldrbtmi r7, [r8], #-425 @ 0xfffffe57 │ │ │ │ @ instruction: 0xf7ec300c │ │ │ │ stmdami r7!, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf8d6f7ec │ │ │ │ stmdami r5!, {r2, r4, r5, r7, sl, sp, lr, pc} │ │ │ │ @@ -25918,24 +25918,24 @@ │ │ │ │ vadd.i8 d20, d0, d14 │ │ │ │ ldrbtmi r3, [r8], #-481 @ 0xfffffe1f │ │ │ │ @ instruction: 0xf7eb300c │ │ │ │ stmdami ip, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf890f7ec │ │ │ │ svclt 0x0017f7fe │ │ │ │ - ldrshteq fp, [fp], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r2, ip, lr, lsl #10 │ │ │ │ - ldrsbteq fp, [fp], #-150 @ 0xffffff6a │ │ │ │ - ldrshteq r2, [ip], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq fp, fp, ip, lsr #19 │ │ │ │ - rsbseq r2, ip, r8, asr #9 │ │ │ │ - @ instruction: 0x007bb990 │ │ │ │ - rsbseq r2, ip, ip, lsr #9 │ │ │ │ - rsbseq fp, fp, r6, ror #18 │ │ │ │ - rsbseq r2, ip, r2, lsl #9 │ │ │ │ + ldrshteq fp, [fp], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r2, ip, r6, lsl r5 │ │ │ │ + ldrsbteq fp, [fp], #-158 @ 0xffffff62 │ │ │ │ + ldrshteq r2, [ip], #-72 @ 0xffffffb8 │ │ │ │ + ldrhteq fp, [fp], #-148 @ 0xffffff6c │ │ │ │ + ldrsbteq r2, [ip], #-64 @ 0xffffffc0 │ │ │ │ + @ instruction: 0x007bb998 │ │ │ │ + ldrhteq r2, [ip], #-68 @ 0xffffffbc │ │ │ │ + rsbseq fp, fp, lr, ror #18 │ │ │ │ + rsbseq r2, ip, sl, lsl #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ umulllt r4, sp, r9, sl │ │ │ │ @ instruction: 0x46074b99 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -26088,49 +26088,49 @@ │ │ │ │ stmdami r8!, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff42f7eb │ │ │ │ @ instruction: 0xf7e5e715 │ │ │ │ svclt 0x0000ebce │ │ │ │ addeq r2, r7, ip, asr fp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq fp, [fp], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r8, sp, r6, lsr #7 │ │ │ │ - rsbseq fp, fp, lr, lsr #18 │ │ │ │ + rsbseq fp, fp, r0, ror #17 │ │ │ │ + rsbseq r8, sp, lr, lsr #7 │ │ │ │ + rsbseq fp, fp, r6, lsr r9 │ │ │ │ andeq r0, r0, pc, lsl #5 │ │ │ │ - @ instruction: 0x007bb89c │ │ │ │ - ldrhteq r2, [ip], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq fp, fp, r4, lsr #17 │ │ │ │ + rsbseq r2, ip, r0, asr #7 │ │ │ │ ldrdeq r2, [r7], r2 @ │ │ │ │ - rsbseq fp, fp, r6, ror #16 │ │ │ │ - rsbseq r2, ip, r2, lsl #7 │ │ │ │ + rsbseq fp, fp, lr, ror #16 │ │ │ │ + rsbseq r2, ip, sl, lsl #7 │ │ │ │ @ instruction: 0xffffec01 │ │ │ │ @ instruction: 0xffffeb63 │ │ │ │ - rsbseq fp, fp, r8, lsr #16 │ │ │ │ - rsbseq r2, ip, r4, asr #6 │ │ │ │ - rsbseq fp, fp, lr, lsl #16 │ │ │ │ - rsbseq r2, ip, sl, lsr #6 │ │ │ │ + rsbseq fp, fp, r0, lsr r8 │ │ │ │ + rsbseq r2, ip, ip, asr #6 │ │ │ │ + rsbseq fp, fp, r6, lsl r8 │ │ │ │ + rsbseq r2, ip, r2, lsr r3 │ │ │ │ @ instruction: 0xffffeb3d │ │ │ │ @ instruction: 0xffffec4f │ │ │ │ - ldrsbteq fp, [fp], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r2, ip, ip, ror #5 │ │ │ │ - ldrhteq fp, [fp], #-118 @ 0xffffff8a │ │ │ │ - ldrsbteq r2, [ip], #-34 @ 0xffffffde │ │ │ │ - rsbseq r9, fp, r0, lsr sp │ │ │ │ - rsbseq fp, fp, r2, asr #16 │ │ │ │ - rsbseq fp, fp, ip, ror #14 │ │ │ │ - rsbseq r2, ip, r8, lsl #5 │ │ │ │ - rsbseq fp, fp, lr, lsl r8 │ │ │ │ - @ instruction: 0x007bb89e │ │ │ │ - rsbseq fp, fp, r6, lsr #14 │ │ │ │ - rsbseq r2, ip, r2, asr #4 │ │ │ │ - rsbseq fp, fp, r8, lsl #14 │ │ │ │ - rsbseq r2, ip, r2, lsr #4 │ │ │ │ - rsbseq fp, fp, r4, ror #16 │ │ │ │ - ldrsbteq fp, [fp], #-130 @ 0xffffff7e │ │ │ │ - rsbseq fp, fp, sl, asr #13 │ │ │ │ - rsbseq r2, ip, r6, ror #3 │ │ │ │ + ldrsbteq fp, [fp], #-120 @ 0xffffff88 │ │ │ │ + ldrshteq r2, [ip], #-36 @ 0xffffffdc │ │ │ │ + ldrhteq fp, [fp], #-126 @ 0xffffff82 │ │ │ │ + ldrsbteq r2, [ip], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r9, fp, r8, lsr sp │ │ │ │ + rsbseq fp, fp, sl, asr #16 │ │ │ │ + rsbseq fp, fp, r4, ror r7 │ │ │ │ + @ instruction: 0x007c2290 │ │ │ │ + rsbseq fp, fp, r6, lsr #16 │ │ │ │ + rsbseq fp, fp, r6, lsr #17 │ │ │ │ + rsbseq fp, fp, lr, lsr #14 │ │ │ │ + rsbseq r2, ip, sl, asr #4 │ │ │ │ + rsbseq fp, fp, r0, lsl r7 │ │ │ │ + rsbseq r2, ip, sl, lsr #4 │ │ │ │ + rsbseq fp, fp, ip, ror #16 │ │ │ │ + ldrsbteq fp, [fp], #-138 @ 0xffffff76 │ │ │ │ + ldrsbteq fp, [fp], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r2, ip, lr, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb8339c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 3, pc, cr0, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -26140,16 +26140,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 1, cr15, cr12, cr11, {7} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ blls abd2c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrshteq fp, [fp], #-84 @ 0xffffffac │ │ │ │ - rsbseq r2, ip, r0, lsl r1 │ │ │ │ + ldrshteq fp, [fp], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r2, ip, r8, lsl r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xb0934add │ │ │ │ pkhtbmi r4, sl, sp, asr #23 │ │ │ │ @ instruction: 0x4604447a │ │ │ │ @@ -26371,38 +26371,38 @@ │ │ │ │ ldmdami sp, {r0, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ ldr pc, [pc, -fp, lsl #26]! │ │ │ │ addeq r2, r7, r4, lsl #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r2, r7, r0, asr #15 │ │ │ │ - rsbseq fp, fp, ip, asr r7 │ │ │ │ - rsbseq fp, fp, ip, lsl #14 │ │ │ │ - rsbseq fp, fp, r0, ror r6 │ │ │ │ - ldrshteq fp, [fp], #-80 @ 0xffffffb0 │ │ │ │ - ldrshteq r1, [ip], #-230 @ 0xffffff1a │ │ │ │ - ldrsbteq fp, [fp], #-82 @ 0xffffffae │ │ │ │ - ldrsbteq r1, [ip], #-234 @ 0xffffff16 │ │ │ │ - ldrhteq fp, [fp], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r1, ip, r0, asr #29 │ │ │ │ - rsbseq fp, fp, lr, lsr r5 │ │ │ │ - rsbseq r1, ip, r6, asr #28 │ │ │ │ - rsbseq fp, fp, r8, lsr #10 │ │ │ │ - ldrshteq fp, [fp], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r1, ip, r0, lsl #28 │ │ │ │ - ldrsbteq fp, [fp], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r1, ip, r6, ror #27 │ │ │ │ - rsbseq fp, fp, r6, asr #9 │ │ │ │ - rsbseq r1, ip, ip, asr #27 │ │ │ │ - rsbseq fp, fp, r8, lsr #9 │ │ │ │ - ldrhteq r1, [ip], #-208 @ 0xffffff30 │ │ │ │ - @ instruction: 0x007bb490 │ │ │ │ - @ instruction: 0x007c1d96 │ │ │ │ - rsbseq fp, fp, r2, ror r4 │ │ │ │ - rsbseq r1, ip, r8, ror sp │ │ │ │ + rsbseq fp, fp, r4, ror #14 │ │ │ │ + rsbseq fp, fp, r4, lsl r7 │ │ │ │ + rsbseq fp, fp, r8, ror r6 │ │ │ │ + ldrshteq fp, [fp], #-88 @ 0xffffffa8 │ │ │ │ + ldrshteq r1, [ip], #-238 @ 0xffffff12 │ │ │ │ + ldrsbteq fp, [fp], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r1, ip, r2, ror #29 │ │ │ │ + rsbseq fp, fp, r0, asr #11 │ │ │ │ + rsbseq r1, ip, r8, asr #29 │ │ │ │ + rsbseq fp, fp, r6, asr #10 │ │ │ │ + rsbseq r1, ip, lr, asr #28 │ │ │ │ + rsbseq fp, fp, r0, lsr r5 │ │ │ │ + rsbseq fp, fp, r0, lsl #10 │ │ │ │ + rsbseq r1, ip, r8, lsl #28 │ │ │ │ + rsbseq fp, fp, r6, ror #9 │ │ │ │ + rsbseq r1, ip, lr, ror #27 │ │ │ │ + rsbseq fp, fp, lr, asr #9 │ │ │ │ + ldrsbteq r1, [ip], #-212 @ 0xffffff2c │ │ │ │ + ldrhteq fp, [fp], #-64 @ 0xffffffc0 │ │ │ │ + ldrhteq r1, [ip], #-216 @ 0xffffff28 │ │ │ │ + @ instruction: 0x007bb498 │ │ │ │ + @ instruction: 0x007c1d9e │ │ │ │ + rsbseq fp, fp, sl, ror r4 │ │ │ │ + rsbseq r1, ip, r0, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb837dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sl], -r8, ror #31 │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ @ instruction: 0xf11b6013 │ │ │ │ @@ -26421,16 +26421,16 @@ │ │ │ │ stmdami r6, {r0, r1, r2, r3, r6, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffa6a5da │ │ │ │ stmdbls r1, {r2, fp, lr} │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ blls ab8c4 │ │ │ │ svclt 0x0000e7dd │ │ │ │ - rsbseq fp, fp, r0, lsr #7 │ │ │ │ - rsbseq r1, ip, r8, lsr #25 │ │ │ │ + rsbseq fp, fp, r8, lsr #7 │ │ │ │ + ldrhteq r1, [ip], #-192 @ 0xffffff40 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8384c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sl], -r8, ror #31 │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ @ instruction: 0xf11b6013 │ │ │ │ @@ -26449,16 +26449,16 @@ │ │ │ │ stmdami r6, {r1, r2, r3, r4, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fec6a64a │ │ │ │ stmdbls r1, {r2, fp, lr} │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ blls ab854 │ │ │ │ svclt 0x0000e7dd │ │ │ │ - rsbseq fp, fp, r0, lsr r3 │ │ │ │ - rsbseq r1, ip, r8, lsr ip │ │ │ │ + rsbseq fp, fp, r8, lsr r3 │ │ │ │ + rsbseq r1, ip, r0, asr #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb838bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r7!, {r4, r5, r7, r8, r9, sl, fp}^ │ │ │ │ bmi 19fe138 │ │ │ │ ldrbtmi fp, [r9], #-144 @ 0xffffff70 │ │ │ │ movwcs r4, #5662 @ 0x161e │ │ │ │ @@ -26561,26 +26561,26 @@ │ │ │ │ stmdbls r5, {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ blls 1ab6a0 │ │ │ │ svclt 0x0000e744 │ │ │ │ addeq r2, r7, r2, lsr r3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r2, r7, r0, lsl r3 │ │ │ │ - rsbseq fp, fp, r8, ror #5 │ │ │ │ - @ instruction: 0x007bb296 │ │ │ │ - @ instruction: 0x007c1b9e │ │ │ │ - ldrsbteq fp, [fp], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq fp, fp, sl, asr #4 │ │ │ │ - rsbseq r1, ip, r2, asr fp │ │ │ │ - rsbseq fp, fp, ip, lsr #4 │ │ │ │ - rsbseq r1, ip, r4, lsr fp │ │ │ │ - @ instruction: 0x007bb19e │ │ │ │ - rsbseq r1, ip, r6, lsr #21 │ │ │ │ - rsbseq fp, fp, ip, ror r1 │ │ │ │ - rsbseq r1, ip, r4, lsl #21 │ │ │ │ + ldrshteq fp, [fp], #-32 @ 0xffffffe0 │ │ │ │ + @ instruction: 0x007bb29e │ │ │ │ + rsbseq r1, ip, r6, lsr #23 │ │ │ │ + rsbseq fp, fp, r6, ror #5 │ │ │ │ + rsbseq fp, fp, r2, asr r2 │ │ │ │ + rsbseq r1, ip, sl, asr fp │ │ │ │ + rsbseq fp, fp, r4, lsr r2 │ │ │ │ + rsbseq r1, ip, ip, lsr fp │ │ │ │ + rsbseq fp, fp, r6, lsr #3 │ │ │ │ + rsbseq r1, ip, lr, lsr #21 │ │ │ │ + rsbseq fp, fp, r4, lsl #3 │ │ │ │ + rsbseq r1, ip, ip, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb83aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ teqpgt ip, pc @ @ p-variant is OBSOLETE │ │ │ │ ldrbtcc pc, [pc], #79 @ 2c8b4 @ │ │ │ │ ldrbtmi r2, [ip], #256 @ 0x100 │ │ │ │ @@ -26658,34 +26658,34 @@ │ │ │ │ @ instruction: 0xf7eb300c │ │ │ │ ldmdami r8, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff36a990 │ │ │ │ @ instruction: 0xf7e4e78f │ │ │ │ svclt 0x0000ef58 │ │ │ │ addeq r2, r7, r6, asr #2 │ │ │ │ - rsbseq fp, fp, ip, ror r1 │ │ │ │ + rsbseq fp, fp, r4, lsl #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x007bb192 │ │ │ │ - ldrsbteq fp, [fp], #-0 │ │ │ │ - ldrsbteq r1, [ip], #-152 @ 0xffffff68 │ │ │ │ - ldrhteq fp, [fp], #-10 │ │ │ │ - rsbseq r1, ip, r2, asr #19 │ │ │ │ + @ instruction: 0x007bb19a │ │ │ │ + ldrsbteq fp, [fp], #-8 │ │ │ │ + rsbseq r1, ip, r0, ror #19 │ │ │ │ + rsbseq fp, fp, r2, asr #1 │ │ │ │ + rsbseq r1, ip, sl, asr #19 │ │ │ │ ldrdeq r2, [r7], ip │ │ │ │ @ instruction: 0xffffff5d │ │ │ │ - rsbseq fp, fp, r6, ror r0 │ │ │ │ - rsbseq r1, ip, lr, ror r9 │ │ │ │ + rsbseq fp, fp, lr, ror r0 │ │ │ │ + rsbseq r1, ip, r6, lsl #19 │ │ │ │ @ instruction: 0xfffffd49 │ │ │ │ @ instruction: 0xfffffcc7 │ │ │ │ - rsbseq fp, fp, r8, lsr r0 │ │ │ │ - rsbseq r1, ip, r0, asr #18 │ │ │ │ - rsbseq fp, fp, lr, lsl r0 │ │ │ │ - rsbseq r1, ip, r6, lsr #18 │ │ │ │ + rsbseq fp, fp, r0, asr #32 │ │ │ │ + rsbseq r1, ip, r8, asr #18 │ │ │ │ + rsbseq fp, fp, r6, lsr #32 │ │ │ │ + rsbseq r1, ip, lr, lsr #18 │ │ │ │ @ instruction: 0xfffffc11 │ │ │ │ - ldrshteq sl, [fp], #-242 @ 0xffffff0e │ │ │ │ - ldrshteq r1, [ip], #-138 @ 0xffffff76 │ │ │ │ + ldrshteq sl, [fp], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r1, ip, r2, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb83c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrdgt pc, [r4, -pc]! @ │ │ │ │ ldrbtcc pc, [pc], #79 @ 2ca58 @ │ │ │ │ ldrbtmi r2, [ip], #256 @ 0x100 │ │ │ │ @@ -26757,32 +26757,32 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf94af7eb │ │ │ │ @ instruction: 0x46214815 │ │ │ │ @ instruction: 0xf7eb4478 │ │ │ │ ldr pc, [sl, r5, lsl #20] │ │ │ │ cdp 7, 9, cr15, cr0, cr4, {7} │ │ │ │ addeq r1, r7, r2, lsr #31 │ │ │ │ - ldrsbteq sl, [fp], #-248 @ 0xffffff08 │ │ │ │ + rsbseq sl, fp, r0, ror #31 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sl, fp, lr, ror #31 │ │ │ │ - rsbseq sl, fp, ip, lsr #30 │ │ │ │ - rsbseq r1, ip, r4, lsr r8 │ │ │ │ + ldrshteq sl, [fp], #-246 @ 0xffffff0a │ │ │ │ + rsbseq sl, fp, r4, lsr pc │ │ │ │ + rsbseq r1, ip, ip, lsr r8 │ │ │ │ addeq r1, r7, lr, asr #30 │ │ │ │ @ instruction: 0xfffffdcf │ │ │ │ - rsbseq sl, fp, r8, ror #29 │ │ │ │ - ldrshteq r1, [ip], #-112 @ 0xffffff90 │ │ │ │ + ldrshteq sl, [fp], #-224 @ 0xffffff20 │ │ │ │ + ldrshteq r1, [ip], #-120 @ 0xffffff88 │ │ │ │ @ instruction: 0xfffffbbb │ │ │ │ @ instruction: 0xfffffb39 │ │ │ │ - rsbseq sl, fp, sl, lsr #29 │ │ │ │ - ldrhteq r1, [ip], #-114 @ 0xffffff8e │ │ │ │ - @ instruction: 0x007bae90 │ │ │ │ - @ instruction: 0x007c1798 │ │ │ │ + ldrhteq sl, [fp], #-226 @ 0xffffff1e │ │ │ │ + ldrhteq r1, [ip], #-122 @ 0xffffff86 │ │ │ │ + @ instruction: 0x007bae98 │ │ │ │ + rsbseq r1, ip, r0, lsr #15 │ │ │ │ @ instruction: 0xfffffa83 │ │ │ │ - rsbseq sl, fp, r4, ror #28 │ │ │ │ - rsbseq r1, ip, ip, ror #14 │ │ │ │ + rsbseq sl, fp, ip, ror #28 │ │ │ │ + rsbseq r1, ip, r4, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 468084 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ mrc 6, 5, r4, cr0, cr11, {4} │ │ │ │ @@ -27415,20 +27415,20 @@ │ │ │ │ blcc 11e9070 │ │ │ │ cdp 7, 11, cr14, cr4, cr9, {4} │ │ │ │ vsqrt.f64 d18, d6 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvs 10e9080 │ │ │ │ svclt 0x0000e769 │ │ │ │ ... │ │ │ │ - rsbseq sl, fp, r8, lsl #20 │ │ │ │ - rsbseq sl, fp, r6, lsl sl │ │ │ │ - ldrshteq sl, [fp], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r1, ip, r0, asr r0 │ │ │ │ - rsbseq sl, fp, r2, ror #15 │ │ │ │ - rsbseq r1, ip, r6, lsr r0 │ │ │ │ + rsbseq sl, fp, r0, lsl sl │ │ │ │ + rsbseq sl, fp, lr, lsl sl │ │ │ │ + rsbseq sl, fp, r4, lsl #16 │ │ │ │ + rsbseq r1, ip, r8, asr r0 │ │ │ │ + rsbseq sl, fp, sl, ror #15 │ │ │ │ + rsbseq r1, ip, lr, lsr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2e8aa4 >::_M_default_append(unsigned int)@@Base+0x631a0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ umullslt r4, r1, ip, sp │ │ │ │ @ instruction: 0x46994c9c │ │ │ │ @@ -27586,25 +27586,25 @@ │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ strdeq r1, [r7], ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq r1, [r7], lr │ │ │ │ addeq r1, r7, r2, asr #7 │ │ │ │ - rsbseq sl, fp, r2, asr #8 │ │ │ │ + rsbseq sl, fp, sl, asr #8 │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ - ldrhteq sl, [fp], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq r0, ip, r0, lsl fp │ │ │ │ - ldrsbteq sl, [fp], #-36 @ 0xffffffdc │ │ │ │ - rsbseq sl, fp, r2, ror r2 │ │ │ │ - rsbseq r0, ip, r4, asr #21 │ │ │ │ - rsbseq sl, fp, r4, asr r2 │ │ │ │ - rsbseq r0, ip, r6, lsr #21 │ │ │ │ - rsbseq sl, fp, r4, lsr r2 │ │ │ │ - rsbseq sl, fp, r2, lsl #5 │ │ │ │ + rsbseq sl, fp, r4, asr #5 │ │ │ │ + rsbseq r0, ip, r8, lsl fp │ │ │ │ + ldrsbteq sl, [fp], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq sl, fp, sl, ror r2 │ │ │ │ + rsbseq r0, ip, ip, asr #21 │ │ │ │ + rsbseq sl, fp, ip, asr r2 │ │ │ │ + rsbseq r0, ip, lr, lsr #21 │ │ │ │ + rsbseq sl, fp, ip, lsr r2 │ │ │ │ + rsbseq sl, fp, sl, lsl #5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x46984a74 │ │ │ │ addslt r4, r0, r4, ror fp │ │ │ │ @ instruction: 0x4605447a │ │ │ │ @@ -27719,26 +27719,26 @@ │ │ │ │ movwcs lr, #14252 @ 0x37ac │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf7e3e7a8 │ │ │ │ svclt 0x0000ef0c │ │ │ │ ... │ │ │ │ addeq r1, r7, ip, lsr r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x007ba19c │ │ │ │ - rsbseq sl, fp, r6, ror #1 │ │ │ │ - rsbseq r0, ip, sl, lsr r9 │ │ │ │ + rsbseq sl, fp, r4, lsr #3 │ │ │ │ + rsbseq sl, fp, lr, ror #1 │ │ │ │ + rsbseq r0, ip, r2, asr #18 │ │ │ │ addeq r1, r7, r8, lsr #32 │ │ │ │ - rsbseq sl, fp, r4, lsl #1 │ │ │ │ - ldrsbteq r0, [ip], #-136 @ 0xffffff78 │ │ │ │ - rsbseq sl, fp, sl, rrx │ │ │ │ - ldrhteq r0, [ip], #-142 @ 0xffffff72 │ │ │ │ - rsbseq sl, fp, lr, asr #32 │ │ │ │ - rsbseq r0, ip, r2, lsr #17 │ │ │ │ - rsbseq sl, fp, r6, lsl r0 │ │ │ │ - rsbseq r0, ip, sl, ror #16 │ │ │ │ + rsbseq sl, fp, ip, lsl #1 │ │ │ │ + rsbseq r0, ip, r0, ror #17 │ │ │ │ + rsbseq sl, fp, r2, ror r0 │ │ │ │ + rsbseq r0, ip, r6, asr #17 │ │ │ │ + rsbseq sl, fp, r6, asr r0 │ │ │ │ + rsbseq r0, ip, sl, lsr #17 │ │ │ │ + rsbseq sl, fp, lr, lsl r0 │ │ │ │ + rsbseq r0, ip, r2, ror r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1e8f84 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x46994a5c │ │ │ │ addlt r4, r9, ip, asr fp │ │ │ │ @@ -27831,18 +27831,18 @@ │ │ │ │ @ instruction: 0xf06fe7d4 │ │ │ │ strb r0, [r0, r3, lsl #16] │ │ │ │ cdp 7, 2, cr15, cr10, cr3, {7} │ │ │ │ ... │ │ │ │ addeq r0, r7, ip, lsl pc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r0, r7, r4, lsl lr │ │ │ │ - rsbseq r9, fp, lr, ror #28 │ │ │ │ - rsbseq r0, ip, r2, asr #13 │ │ │ │ - rsbseq r9, fp, r2, asr lr │ │ │ │ - rsbseq r0, ip, r6, lsr #13 │ │ │ │ + rsbseq r9, fp, r6, ror lr │ │ │ │ + rsbseq r0, ip, sl, asr #13 │ │ │ │ + rsbseq r9, fp, sl, asr lr │ │ │ │ + rsbseq r0, ip, lr, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb84e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vrsubhn.i d4, q1, q4 │ │ │ │ strmi pc, [r3], -r9, lsr #26 │ │ │ │ strtmi r2, [r0], -pc, lsr #4 │ │ │ │ @@ -27876,15 +27876,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7e3bd30 │ │ │ │ svclt 0x0000edcc │ │ │ │ addeq r0, r7, r6, asr sp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, fp, r2, ror #27 │ │ │ │ + rsbseq r9, fp, sl, ror #27 │ │ │ │ addeq r0, r7, r4, lsl sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb84f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt r2, r8, r8, lsl #9 │ │ │ │ strcc pc, [r4], #2271 @ 0x8df │ │ │ │ @@ -28173,76 +28173,76 @@ │ │ │ │ svccc 0x0050624d │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ addeq r0, r7, lr, asr #25 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, fp, ip, ror #26 │ │ │ │ - rsbseq sl, fp, r4, ror #7 │ │ │ │ - rsbseq sl, fp, lr, ror #6 │ │ │ │ - ldrsbteq r9, [fp], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r0, ip, lr, lsr #10 │ │ │ │ + rsbseq r9, fp, r4, ror sp │ │ │ │ + rsbseq sl, fp, ip, ror #7 │ │ │ │ + rsbseq sl, fp, r6, ror r3 │ │ │ │ + rsbseq r9, fp, r4, ror #25 │ │ │ │ + rsbseq r0, ip, r6, lsr r5 │ │ │ │ addeq r0, r7, r6, asr #24 │ │ │ │ - rsbseq r9, fp, r4, lsr #25 │ │ │ │ - ldrshteq r0, [ip], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r9, fp, ip, lsr #25 │ │ │ │ + rsbseq r0, ip, r0, lsl #10 │ │ │ │ @ instruction: 0x000004bb │ │ │ │ @ instruction: 0xfffffe8d │ │ │ │ - rsbseq r9, fp, r6, ror #24 │ │ │ │ - ldrhteq r0, [ip], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r9, fp, ip, asr #24 │ │ │ │ - rsbseq r0, ip, r0, lsr #9 │ │ │ │ + rsbseq r9, fp, lr, ror #24 │ │ │ │ + rsbseq r0, ip, r2, asr #9 │ │ │ │ + rsbseq r9, fp, r4, asr ip │ │ │ │ + rsbseq r0, ip, r8, lsr #9 │ │ │ │ @ instruction: 0xfffffe1f │ │ │ │ @ instruction: 0xfffffc69 │ │ │ │ - rsbseq r9, fp, lr, lsl #24 │ │ │ │ - rsbseq r0, ip, r2, ror #8 │ │ │ │ - ldrshteq r9, [fp], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r0, ip, r8, asr #8 │ │ │ │ + rsbseq r9, fp, r6, lsl ip │ │ │ │ + rsbseq r0, ip, sl, ror #8 │ │ │ │ + ldrshteq r9, [fp], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r0, ip, r0, asr r4 │ │ │ │ @ instruction: 0xfffffa07 │ │ │ │ - rsbseq r9, fp, r8, asr #23 │ │ │ │ - rsbseq r0, ip, ip, lsl r4 │ │ │ │ - rsbseq r9, fp, r0, asr sp │ │ │ │ - rsbseq r9, fp, ip, lsr #26 │ │ │ │ - rsbseq r9, fp, sl, asr ip │ │ │ │ - rsbseq r9, fp, r6, lsl #23 │ │ │ │ - ldrsbteq r0, [ip], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r9, fp, r8, ror #22 │ │ │ │ - ldrhteq r0, [ip], #-58 @ 0xffffffc6 │ │ │ │ - ldrshteq r9, [fp], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r9, fp, r6, asr #26 │ │ │ │ - rsbseq r9, fp, sl, lsl fp │ │ │ │ - rsbseq r0, ip, lr, ror #6 │ │ │ │ - rsbseq r9, fp, lr, lsr #26 │ │ │ │ - rsbseq r9, fp, r4, lsl #27 │ │ │ │ - rsbseq r9, fp, ip, asr #21 │ │ │ │ - rsbseq r0, ip, r0, lsr #6 │ │ │ │ - rsbseq r9, fp, lr, ror #26 │ │ │ │ - rsbseq r9, fp, r0, asr #27 │ │ │ │ - rsbseq r9, fp, r0, lsl #21 │ │ │ │ - ldrsbteq r0, [ip], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r9, fp, lr, asr #27 │ │ │ │ - @ instruction: 0x007b9d98 │ │ │ │ - rsbseq r9, fp, sl, lsr sl │ │ │ │ - rsbseq r0, ip, lr, lsl #5 │ │ │ │ - rsbseq r9, fp, r4, ror #27 │ │ │ │ + ldrsbteq r9, [fp], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r0, ip, r4, lsr #8 │ │ │ │ + rsbseq r9, fp, r8, asr sp │ │ │ │ + rsbseq r9, fp, r4, lsr sp │ │ │ │ + rsbseq r9, fp, r2, ror #24 │ │ │ │ + rsbseq r9, fp, lr, lsl #23 │ │ │ │ + rsbseq r0, ip, r2, ror #7 │ │ │ │ + rsbseq r9, fp, r0, ror fp │ │ │ │ + rsbseq r0, ip, r2, asr #7 │ │ │ │ + ldrshteq r9, [fp], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r9, fp, lr, asr #26 │ │ │ │ + rsbseq r9, fp, r2, lsr #22 │ │ │ │ + rsbseq r0, ip, r6, ror r3 │ │ │ │ + rsbseq r9, fp, r6, lsr sp │ │ │ │ + rsbseq r9, fp, ip, lsl #27 │ │ │ │ + ldrsbteq r9, [fp], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r0, ip, r8, lsr #6 │ │ │ │ + rsbseq r9, fp, r6, ror sp │ │ │ │ + rsbseq r9, fp, r8, asr #27 │ │ │ │ + rsbseq r9, fp, r8, lsl #21 │ │ │ │ + ldrsbteq r0, [ip], #-44 @ 0xffffffd4 │ │ │ │ + ldrsbteq r9, [fp], #-214 @ 0xffffff2a │ │ │ │ rsbseq r9, fp, r0, lsr #27 │ │ │ │ - rsbseq r9, fp, lr, ror #19 │ │ │ │ - rsbseq r0, ip, r2, asr #4 │ │ │ │ - rsbseq r9, fp, r2, asr #27 │ │ │ │ - rsbseq r9, fp, r6, lsl lr │ │ │ │ - rsbseq r9, fp, r8, lsr #19 │ │ │ │ - ldrshteq r0, [ip], #-28 @ 0xffffffe4 │ │ │ │ - ldrshteq r9, [fp], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r9, fp, ip, asr lr │ │ │ │ - rsbseq r9, fp, r2, ror #18 │ │ │ │ - ldrhteq r0, [ip], #-22 @ 0xffffffea │ │ │ │ - rsbseq r9, fp, ip, lsr lr │ │ │ │ - rsbseq r9, fp, ip, lsl #29 │ │ │ │ - rsbseq r9, fp, sl, lsl r9 │ │ │ │ - rsbseq r0, ip, lr, ror #2 │ │ │ │ + rsbseq r9, fp, r2, asr #20 │ │ │ │ + @ instruction: 0x007c0296 │ │ │ │ + rsbseq r9, fp, ip, ror #27 │ │ │ │ + rsbseq r9, fp, r8, lsr #27 │ │ │ │ + ldrshteq r9, [fp], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r0, ip, sl, asr #4 │ │ │ │ + rsbseq r9, fp, sl, asr #27 │ │ │ │ + rsbseq r9, fp, lr, lsl lr │ │ │ │ + ldrhteq r9, [fp], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r0, ip, r4, lsl #4 │ │ │ │ + ldrshteq r9, [fp], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r9, fp, r4, ror #28 │ │ │ │ + rsbseq r9, fp, sl, ror #18 │ │ │ │ + ldrhteq r0, [ip], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r9, fp, r4, asr #28 │ │ │ │ + @ instruction: 0x007b9e94 │ │ │ │ + rsbseq r9, fp, r2, lsr #18 │ │ │ │ + rsbseq r0, ip, r6, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb854b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [sl, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -28252,16 +28252,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r0, #932] @ 0x3a4 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7e94478 │ │ │ │ blls adc14 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r9, fp, r4, lsr #15 │ │ │ │ - ldrshteq pc, [fp], #-248 @ 0xffffff08 @ │ │ │ │ + rsbseq r9, fp, ip, lsr #15 │ │ │ │ + rsbseq r0, ip, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb85500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldmdbmi r5, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x4605461c │ │ │ │ andls r4, r5, #2030043136 @ 0x79000000 │ │ │ │ @@ -28280,17 +28280,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf7e9300c │ │ │ │ stmdami r6, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ cdp2 7, 1, cr15, cr2, cr9, {7} │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-24]! @ 0xffffffe8 │ │ │ │ - rsbseq r9, fp, ip, asr #27 │ │ │ │ - rsbseq r9, fp, r2, lsr r7 │ │ │ │ - rsbseq pc, fp, r6, lsl #31 │ │ │ │ + ldrsbteq r9, [fp], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r9, fp, sl, lsr r7 │ │ │ │ + rsbseq pc, fp, lr, lsl #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb85574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi af22bc │ │ │ │ blmi affbfc │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -28332,19 +28332,19 @@ │ │ │ │ ldc2l 7, cr15, [r2], #932 @ 0x3a4 │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7e94478 │ │ │ │ strb pc, [lr, sp, lsr #27] @ │ │ │ │ b e6c3b4 │ │ │ │ addeq r0, r7, sl, ror r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, fp, r8, lsr ip │ │ │ │ - rsbseq pc, fp, ip, lsl pc @ │ │ │ │ + rsbseq r9, fp, r0, asr #24 │ │ │ │ + rsbseq pc, fp, r4, lsr #30 │ │ │ │ addeq r0, r7, r6, lsr r6 │ │ │ │ - ldrsbteq r9, [fp], #-184 @ 0xffffff48 │ │ │ │ - ldrhteq pc, [fp], #-236 @ 0xffffff14 @ │ │ │ │ + rsbseq r9, fp, r0, ror #23 │ │ │ │ + rsbseq pc, fp, r4, asr #29 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [r8], sp, lsr #20 │ │ │ │ addlt r4, r8, sp, lsr #22 │ │ │ │ strcs r4, [r0, #-1146] @ 0xfffffb86 │ │ │ │ @@ -28389,19 +28389,19 @@ │ │ │ │ stc2 7, cr15, [r0], {233} @ 0xe9 │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7e94478 │ │ │ │ @ instruction: 0xe7cdfd3b │ │ │ │ stmib r6, {r0, r1, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r0, r7, r0, lsr #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, fp, r6, asr fp │ │ │ │ - rsbseq pc, fp, sl, lsr lr @ │ │ │ │ + rsbseq r9, fp, lr, asr fp │ │ │ │ + rsbseq pc, fp, r2, asr #28 │ │ │ │ addeq r0, r7, r4, asr r5 │ │ │ │ - ldrshteq r9, [fp], #-164 @ 0xffffff5c │ │ │ │ - ldrsbteq pc, [fp], #-216 @ 0xffffff28 @ │ │ │ │ + ldrshteq r9, [fp], #-172 @ 0xffffff54 │ │ │ │ + rsbseq pc, fp, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb85730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vrsubhn.i d4, q1, q4 │ │ │ │ strmi pc, [r1], -r9, asr #17 │ │ │ │ @ instruction: 0xf10b4620 │ │ │ │ @@ -28423,16 +28423,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7e9300c │ │ │ │ stmdami r5, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r4], #932 @ 0x3a4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r9, fp, r6, ror #20 │ │ │ │ - rsbseq pc, fp, sl, asr #26 │ │ │ │ + rsbseq r9, fp, lr, ror #20 │ │ │ │ + rsbseq pc, fp, r2, asr sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb857ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 5f2534 │ │ │ │ blmi 61a7cc │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -28454,15 +28454,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7e3bd30 │ │ │ │ svclt 0x0000e946 │ │ │ │ addeq r0, r7, r2, asr #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, fp, r8, lsr #20 │ │ │ │ + rsbseq r9, fp, r0, lsr sl │ │ │ │ addeq r0, r7, r8, lsl #8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi r4, [r9], r0, ror #20 │ │ │ │ addslt r4, r0, r0, ror #22 │ │ │ │ @@ -28558,21 +28558,21 @@ │ │ │ │ bleq 129e1c │ │ │ │ @ instruction: 0xf7e3e7d0 │ │ │ │ svclt 0x0000e87a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r0, r7, r4, asr #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, fp, r6, ror r9 │ │ │ │ - rsbseq pc, fp, sl, asr ip @ │ │ │ │ + rsbseq r9, fp, lr, ror r9 │ │ │ │ + rsbseq pc, fp, r2, ror #24 │ │ │ │ addeq r0, r7, r4, ror r3 │ │ │ │ - rsbseq r9, fp, ip, asr #17 │ │ │ │ - ldrshteq r9, [fp], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r9, fp, r2, ror r8 │ │ │ │ - rsbseq pc, fp, r6, asr fp @ │ │ │ │ + ldrsbteq r9, [fp], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r9, fp, r0, lsl #18 │ │ │ │ + rsbseq r9, fp, sl, ror r8 │ │ │ │ + rsbseq pc, fp, lr, asr fp @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb859e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2f2728 │ │ │ │ blmi fe31aa0c │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -28710,47 +28710,47 @@ │ │ │ │ stmdami r6!, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fee6c9b0 │ │ │ │ @ instruction: 0xf7e2e72d │ │ │ │ svclt 0x0000ef44 │ │ │ │ addeq r0, r7, lr, lsl #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrshteq r9, [fp], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r9, fp, r0, asr r8 │ │ │ │ - rsbseq r9, fp, sl, ror #16 │ │ │ │ + rsbseq r9, fp, r6, lsl #16 │ │ │ │ + rsbseq r9, fp, r8, asr r8 │ │ │ │ + rsbseq r9, fp, r2, ror r8 │ │ │ │ andeq r0, r0, r7, asr r2 │ │ │ │ - @ instruction: 0x007b9790 │ │ │ │ - rsbseq pc, fp, r4, ror sl @ │ │ │ │ + @ instruction: 0x007b9798 │ │ │ │ + rsbseq pc, fp, ip, ror sl @ │ │ │ │ addeq r0, r7, lr, lsl #3 │ │ │ │ - rsbseq r9, fp, ip, asr r7 │ │ │ │ - rsbseq pc, fp, r0, asr #20 │ │ │ │ + rsbseq r9, fp, r4, ror #14 │ │ │ │ + rsbseq pc, fp, r8, asr #20 │ │ │ │ @ instruction: 0xfffffcfb │ │ │ │ @ instruction: 0xfffffc91 │ │ │ │ - rsbseq r9, fp, lr, lsl r7 │ │ │ │ - rsbseq pc, fp, r2, lsl #20 │ │ │ │ - rsbseq r9, fp, r4, lsl #14 │ │ │ │ - rsbseq pc, fp, r8, ror #19 │ │ │ │ + rsbseq r9, fp, r6, lsr #14 │ │ │ │ + rsbseq pc, fp, sl, lsl #20 │ │ │ │ + rsbseq r9, fp, ip, lsl #14 │ │ │ │ + ldrshteq pc, [fp], #-144 @ 0xffffff70 @ │ │ │ │ @ instruction: 0xfffffc27 │ │ │ │ @ instruction: 0xfffffb31 │ │ │ │ - rsbseq r9, fp, r6, asr #13 │ │ │ │ - rsbseq pc, fp, sl, lsr #19 │ │ │ │ - rsbseq r9, fp, ip, lsr #13 │ │ │ │ - @ instruction: 0x007bf990 │ │ │ │ + rsbseq r9, fp, lr, asr #13 │ │ │ │ + ldrhteq pc, [fp], #-146 @ 0xffffff6e @ │ │ │ │ + ldrhteq r9, [fp], #-100 @ 0xffffff9c │ │ │ │ + @ instruction: 0x007bf998 │ │ │ │ @ instruction: 0xfffffcc7 │ │ │ │ - rsbseq r9, fp, r0, lsl #13 │ │ │ │ - rsbseq pc, fp, r4, ror #18 │ │ │ │ + rsbseq r9, fp, r8, lsl #13 │ │ │ │ + rsbseq pc, fp, ip, ror #18 │ │ │ │ @ instruction: 0xfffff9e7 │ │ │ │ - rsbseq r9, fp, r4, asr r6 │ │ │ │ - rsbseq pc, fp, r8, lsr r9 @ │ │ │ │ - rsbseq r9, fp, r6, lsr r6 │ │ │ │ - rsbseq pc, fp, r8, lsl r9 @ │ │ │ │ - ldrhteq r9, [fp], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r9, fp, sl, asr #13 │ │ │ │ - rsbseq r9, fp, lr, ror #11 │ │ │ │ - ldrsbteq pc, [fp], #-130 @ 0xffffff7e @ │ │ │ │ + rsbseq r9, fp, ip, asr r6 │ │ │ │ + rsbseq pc, fp, r0, asr #18 │ │ │ │ + rsbseq r9, fp, lr, lsr r6 │ │ │ │ + rsbseq pc, fp, r0, lsr #18 │ │ │ │ + ldrhteq r9, [fp], #-106 @ 0xffffff96 │ │ │ │ + ldrsbteq r9, [fp], #-98 @ 0xffffff9e │ │ │ │ + ldrshteq r9, [fp], #-86 @ 0xffffffaa │ │ │ │ + ldrsbteq pc, [fp], #-138 @ 0xffffff76 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb85ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 4, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -28759,16 +28759,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7e9300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 14eca7c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r9, fp, r2, lsr #10 │ │ │ │ - rsbseq pc, fp, r6, lsl #16 │ │ │ │ + rsbseq r9, fp, sl, lsr #10 │ │ │ │ + rsbseq pc, fp, lr, lsl #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb91720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0850fb0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @@ -29000,26 +29000,26 @@ │ │ │ │ ldr r9, [r5, -r1, lsl #24]! │ │ │ │ stc 7, cr15, [r4, #-904] @ 0xfffffc78 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq pc, r6, ip, ror sp @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, fp, r6, lsr r4 │ │ │ │ - ldrshteq r9, [fp], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq pc, fp, r6, ror #11 │ │ │ │ + rsbseq r9, fp, lr, lsr r4 │ │ │ │ + rsbseq r9, fp, r6, lsl #8 │ │ │ │ + rsbseq pc, fp, lr, ror #11 │ │ │ │ addeq pc, r6, r0, lsl #26 │ │ │ │ - rsbseq r9, fp, ip, lsr r3 │ │ │ │ - rsbseq pc, fp, r4, lsr #10 │ │ │ │ - rsbseq r9, fp, r8, lsr #5 │ │ │ │ - @ instruction: 0x007bf490 │ │ │ │ - rsbseq r9, fp, ip, lsl #5 │ │ │ │ - rsbseq pc, fp, r4, ror r4 @ │ │ │ │ - rsbseq r9, fp, lr, ror #4 │ │ │ │ - rsbseq pc, fp, r6, asr r4 @ │ │ │ │ + rsbseq r9, fp, r4, asr #6 │ │ │ │ + rsbseq pc, fp, ip, lsr #10 │ │ │ │ + ldrhteq r9, [fp], #-32 @ 0xffffffe0 │ │ │ │ + @ instruction: 0x007bf498 │ │ │ │ + @ instruction: 0x007b9294 │ │ │ │ + rsbseq pc, fp, ip, ror r4 @ │ │ │ │ + rsbseq r9, fp, r6, ror r2 │ │ │ │ + rsbseq pc, fp, lr, asr r4 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi ea394 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ cdpmi 0, 4, cr11, cr0, cr2, {4} │ │ │ │ cdp 6, 11, cr4, cr0, cr13, {0} │ │ │ │ @@ -29082,33 +29082,33 @@ │ │ │ │ stmdami fp, {r0, r1, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf7e8300c │ │ │ │ stmdami r9, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e84478 │ │ │ │ ldrb pc, [lr, r9, asr #31] @ │ │ │ │ - rsbseq r9, fp, sl, lsl #4 │ │ │ │ - rsbseq r9, fp, lr, asr #2 │ │ │ │ - rsbseq pc, fp, r4, lsr r3 @ │ │ │ │ - rsbseq r9, fp, r8, lsr #2 │ │ │ │ - rsbseq pc, fp, lr, lsl #6 │ │ │ │ - rsbseq r9, fp, lr, lsl #2 │ │ │ │ - ldrshteq pc, [fp], #-36 @ 0xffffffdc @ │ │ │ │ + rsbseq r9, fp, r2, lsl r2 │ │ │ │ + rsbseq r9, fp, r6, asr r1 │ │ │ │ + rsbseq pc, fp, ip, lsr r3 @ │ │ │ │ + rsbseq r9, fp, r0, lsr r1 │ │ │ │ + rsbseq pc, fp, r6, lsl r3 @ │ │ │ │ + rsbseq r9, fp, r6, lsl r1 │ │ │ │ + ldrshteq pc, [fp], #-44 @ 0xffffffd4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb91c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0f98 │ │ │ │ ldrsbne pc, [ip], #129 @ 0x81 @ │ │ │ │ mrc 0, 5, fp, cr0, cr1, {4} │ │ │ │ strmi fp, [r2], -r6, asr #22 │ │ │ │ blhi 96a6a0 │ │ │ │ cmnle ip, r0, lsl #18 │ │ │ │ blls 12aa3c │ │ │ │ - blvs 86a6ac │ │ │ │ + blvs 86a6ac │ │ │ │ blcc aaa3c │ │ │ │ mcr 6, 4, r4, cr4, cr0, {0} │ │ │ │ vdiv.f64 d0, d11, d5 │ │ │ │ vldr d5, [sp, #28] │ │ │ │ vdup.32 d7, r7 │ │ │ │ vmov.f64 d2, #118 @ 0x3fb00000 1.375 │ │ │ │ vadd.f64 d7, d9, d0 │ │ │ │ @@ -29245,15 +29245,15 @@ │ │ │ │ @ instruction: 0xf81ef7e6 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ smlawtcc r4, r4, r8, pc @ │ │ │ │ teqpcc r0, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ teqpcc ip, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, #196, 18 @ 0x310000 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq r8, fp, sl, lsr pc │ │ │ │ + rsbseq r8, fp, r2, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb86484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ blx 7ec158 │ │ │ │ blvc 52a914 │ │ │ │ @@ -29274,16 +29274,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 5, cr15, cr2, cr8, {7} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - rsbseq r8, fp, lr, lsl lr │ │ │ │ - rsbseq pc, fp, r6 │ │ │ │ + rsbseq r8, fp, r6, lsr #28 │ │ │ │ + rsbseq pc, fp, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb864fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 8b3284 │ │ │ │ blmi 8db518 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ @@ -29316,18 +29316,18 @@ │ │ │ │ cdp2 7, 14, cr15, cr6, cr5, {7} │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf9a8f3b1 │ │ │ │ @ instruction: 0xf7e2e7e0 │ │ │ │ svclt 0x0000ea88 │ │ │ │ strdeq pc, [r6], r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, fp, lr, lsr #27 │ │ │ │ - @ instruction: 0x007bef96 │ │ │ │ + ldrhteq r8, [fp], #-214 @ 0xffffff2a │ │ │ │ + @ instruction: 0x007bef9e │ │ │ │ @ instruction: 0x0086f6b0 │ │ │ │ - @ instruction: 0x007b8d94 │ │ │ │ + @ instruction: 0x007b8d9c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb91fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mrc 15, 5, r0, cr0, cr8, {6} │ │ │ │ vmov.f64 d7, d0 │ │ │ │ addlt r8, r7, r1, asr #22 │ │ │ │ @@ -29493,15 +29493,15 @@ │ │ │ │ blvc 16acb8 │ │ │ │ blvs 16aee0 │ │ │ │ blvs 26ae60 │ │ │ │ blvs 6ae50 │ │ │ │ bleq 16b06c │ │ │ │ blpl 6eac98 │ │ │ │ blvs 76ac9c │ │ │ │ - bleq 86ac60 │ │ │ │ + bleq 86ac60 │ │ │ │ blpl ff22b134 │ │ │ │ blx 46b22c │ │ │ │ blvc ff1eb13c │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ vneg.f64 d21, d7 │ │ │ │ vstr s30, [r0, #64] @ 0x40 │ │ │ │ svclt 0x00b85b1a │ │ │ │ @@ -29894,15 +29894,15 @@ │ │ │ │ movwcs fp, #16292 @ 0x3fa4 │ │ │ │ ble 5149ac │ │ │ │ blvs 6b768 │ │ │ │ blvc ff1eb764 │ │ │ │ blx 46b85c │ │ │ │ movwcs fp, #12196 @ 0x2fa4 │ │ │ │ ble 2949c0 >::_M_default_append(unsigned int)@@Base+0xf0bc> │ │ │ │ - blvs 86b320 │ │ │ │ + blvs 86b320 │ │ │ │ blvc ff1eb778 │ │ │ │ blx 46b870 │ │ │ │ movwcs fp, #8108 @ 0x1fac │ │ │ │ movtls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf8d56863 │ │ │ │ @ instruction: 0xf50320c8 │ │ │ │ ldc 3, cr6, [r3, #696] @ 0x2b8 │ │ │ │ @@ -29930,20 +29930,20 @@ │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00e66666 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ umulleq pc, r6, r6, r2 @ │ │ │ │ - @ instruction: 0x007b8998 │ │ │ │ + rsbseq r8, fp, r0, lsr #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, fp, r8, lsl #17 │ │ │ │ + @ instruction: 0x007b8890 │ │ │ │ addeq pc, r6, r4, lsr r1 @ │ │ │ │ - ldrsbteq r8, [fp], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r8, fp, lr, lsr #13 │ │ │ │ + ldrsbteq r8, [fp], #-124 @ 0xffffff84 │ │ │ │ + ldrhteq r8, [fp], #-102 @ 0xffffff9a │ │ │ │ blvc 5eb3c0 │ │ │ │ blmi 13eb810 │ │ │ │ bleq 16b388 │ │ │ │ blvs 142b818 │ │ │ │ blhi 26b390 │ │ │ │ blcs 13ab820 │ │ │ │ blvc eb398 │ │ │ │ @@ -30194,22 +30194,22 @@ │ │ │ │ svclt 0x0000bbc5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00e66666 │ │ │ │ - rsbseq r8, fp, sl, asr #1 │ │ │ │ - ldrhteq lr, [fp], #-34 @ 0xffffffde │ │ │ │ - rsbseq r8, fp, ip, lsr #1 │ │ │ │ - @ instruction: 0x007be294 │ │ │ │ - @ instruction: 0x007b8098 │ │ │ │ - rsbseq r8, fp, sl, asr #32 │ │ │ │ - rsbseq r7, fp, sl, asr #31 │ │ │ │ - ldrhteq lr, [fp], #-16 │ │ │ │ + ldrsbteq r8, [fp], #-2 │ │ │ │ + ldrhteq lr, [fp], #-42 @ 0xffffffd6 │ │ │ │ + ldrhteq r8, [fp], #-4 │ │ │ │ + @ instruction: 0x007be29c │ │ │ │ + rsbseq r8, fp, r0, lsr #1 │ │ │ │ + rsbseq r8, fp, r2, asr r0 │ │ │ │ + ldrsbteq r7, [fp], #-242 @ 0xffffff0e │ │ │ │ + ldrhteq lr, [fp], #-24 @ 0xffffffe8 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ @ instruction: 0xf0fd2933 │ │ │ │ @ instruction: 0xf8dff0a1 │ │ │ │ andcs r3, r4, #100, 10 @ 0x19000000 │ │ │ │ ldrbtmi r4, [fp], #-1585 @ 0xfffff9cf │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r6], #-912 @ 0xfffffc70 │ │ │ │ @@ -30549,29 +30549,29 @@ │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0012b08 │ │ │ │ @ instruction: 0x46288719 │ │ │ │ pld [r0, -r9, lsr #3] │ │ │ │ @ instruction: 0xe6846835 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r7, fp, lr, ror pc │ │ │ │ - rsbseq r7, fp, lr, lsl pc │ │ │ │ - rsbseq lr, fp, r4, lsl #2 │ │ │ │ - ldrshteq r7, [fp], #-238 @ 0xffffff12 │ │ │ │ - rsbseq lr, fp, r4, ror #1 │ │ │ │ - ldrsbteq r7, [fp], #-238 @ 0xffffff12 │ │ │ │ - rsbseq lr, fp, r4, asr #1 │ │ │ │ - ldrhteq r7, [fp], #-238 @ 0xffffff12 │ │ │ │ - rsbseq lr, fp, r2, lsr #1 │ │ │ │ - @ instruction: 0x007b7e9c │ │ │ │ - rsbseq lr, fp, r2, lsl #1 │ │ │ │ - rsbseq r7, fp, r2, asr #27 │ │ │ │ - rsbseq sp, fp, r8, lsr #31 │ │ │ │ - rsbseq r7, fp, r4, lsr #27 │ │ │ │ - rsbseq sp, fp, ip, lsl #31 │ │ │ │ + rsbseq r7, fp, r6, lsl #31 │ │ │ │ + rsbseq r7, fp, r6, lsr #30 │ │ │ │ + rsbseq lr, fp, ip, lsl #2 │ │ │ │ + rsbseq r7, fp, r6, lsl #30 │ │ │ │ + rsbseq lr, fp, ip, ror #1 │ │ │ │ + rsbseq r7, fp, r6, ror #29 │ │ │ │ + rsbseq lr, fp, ip, asr #1 │ │ │ │ + rsbseq r7, fp, r6, asr #29 │ │ │ │ + rsbseq lr, fp, sl, lsr #1 │ │ │ │ + rsbseq r7, fp, r4, lsr #29 │ │ │ │ + rsbseq lr, fp, sl, lsl #1 │ │ │ │ + rsbseq r7, fp, sl, asr #27 │ │ │ │ + ldrhteq sp, [fp], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r7, fp, ip, lsr #27 │ │ │ │ + @ instruction: 0x007bdf94 │ │ │ │ andcs r6, r0, #3211264 @ 0x310000 │ │ │ │ @ instruction: 0xf1394620 │ │ │ │ andcs pc, r1, #1073741844 @ 0x40000014 │ │ │ │ @ instruction: 0x46206831 │ │ │ │ bleq 7ebd68 │ │ │ │ @ instruction: 0xf14af139 │ │ │ │ blvc 7ebdb0 │ │ │ │ @@ -31307,39 +31307,39 @@ │ │ │ │ @ instruction: 0xf0fc4620 │ │ │ │ @ instruction: 0xf640f00b │ │ │ │ ldrtmi r0, [fp], -r9, ror #2 │ │ │ │ ldrtmi r9, [r2], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7e3a96f │ │ │ │ strt pc, [r3], #-3911 @ 0xfffff0b9 │ │ │ │ ... │ │ │ │ - rsbseq r7, fp, sl, asr #11 │ │ │ │ - ldrhteq sp, [fp], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r7, fp, sl, lsr #11 │ │ │ │ - rsbseq sp, fp, lr, lsl #15 │ │ │ │ - rsbseq r7, fp, sl, lsl #11 │ │ │ │ - rsbseq sp, fp, lr, ror #14 │ │ │ │ - rsbseq r1, ip, ip, ror #28 │ │ │ │ - rsbseq r7, fp, r4, asr #7 │ │ │ │ - rsbseq sp, fp, sl, lsr #11 │ │ │ │ - rsbseq r7, fp, r4, lsr #7 │ │ │ │ - rsbseq sp, fp, sl, lsl #11 │ │ │ │ - rsbseq r7, fp, ip, ror #6 │ │ │ │ - ldrsbteq r7, [fp], #-38 @ 0xffffffda │ │ │ │ - rsbseq r7, fp, sl, ror r2 │ │ │ │ - rsbseq r7, fp, r2, lsr #4 │ │ │ │ - rsbseq sp, fp, r8, lsl #8 │ │ │ │ - rsbseq r7, fp, sl, asr #3 │ │ │ │ - ldrhteq sp, [fp], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r7, fp, lr, ror r1 │ │ │ │ - rsbseq sp, fp, r4, ror #6 │ │ │ │ - rsbseq r6, fp, r2, lsl pc │ │ │ │ - ldrshteq sp, [fp], #-10 │ │ │ │ - rsbseq r6, fp, sl, asr #29 │ │ │ │ - ldrhteq sp, [fp], #-2 │ │ │ │ - rsbseq r6, fp, r4, ror lr │ │ │ │ + ldrsbteq r7, [fp], #-82 @ 0xffffffae │ │ │ │ + ldrhteq sp, [fp], #-120 @ 0xffffff88 │ │ │ │ + ldrhteq r7, [fp], #-82 @ 0xffffffae │ │ │ │ + @ instruction: 0x007bd796 │ │ │ │ + @ instruction: 0x007b7592 │ │ │ │ + rsbseq sp, fp, r6, ror r7 │ │ │ │ + rsbseq r1, ip, r4, ror lr │ │ │ │ + rsbseq r7, fp, ip, asr #7 │ │ │ │ + ldrhteq sp, [fp], #-82 @ 0xffffffae │ │ │ │ + rsbseq r7, fp, ip, lsr #7 │ │ │ │ + @ instruction: 0x007bd592 │ │ │ │ + rsbseq r7, fp, r4, ror r3 │ │ │ │ + ldrsbteq r7, [fp], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r7, fp, r2, lsl #5 │ │ │ │ + rsbseq r7, fp, sl, lsr #4 │ │ │ │ + rsbseq sp, fp, r0, lsl r4 │ │ │ │ + ldrsbteq r7, [fp], #-18 @ 0xffffffee │ │ │ │ + ldrhteq sp, [fp], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r7, fp, r6, lsl #3 │ │ │ │ + rsbseq sp, fp, ip, ror #6 │ │ │ │ + rsbseq r6, fp, sl, lsl pc │ │ │ │ + rsbseq sp, fp, r2, lsl #2 │ │ │ │ + ldrsbteq r6, [fp], #-226 @ 0xffffff1e │ │ │ │ + ldrhteq sp, [fp], #-10 │ │ │ │ + rsbseq r6, fp, ip, ror lr │ │ │ │ blvc ff1ecf20 │ │ │ │ @ instruction: 0xee179a18 │ │ │ │ addsmi r3, r3, #144, 20 @ 0x90000 │ │ │ │ adcshi pc, lr, #64, 6 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a @ │ │ │ │ ldc 3, cr11, [sp, #268] @ 0x10c │ │ │ │ vldr d6, [sl, #88] @ 0x58 │ │ │ │ @@ -31732,33 +31732,33 @@ │ │ │ │ andeq pc, r1, #3 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ bls 1fd2324 │ │ │ │ svclt 0x0000e630 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addsmi r4, pc, r0 │ │ │ │ ... │ │ │ │ - rsbseq r6, fp, lr, lsr #21 │ │ │ │ - @ instruction: 0x007bcc96 │ │ │ │ - @ instruction: 0x007b6a94 │ │ │ │ - rsbseq ip, fp, ip, ror ip │ │ │ │ - rsbseq r6, fp, sl, ror sl │ │ │ │ - rsbseq ip, fp, r2, ror #24 │ │ │ │ - rsbseq r6, fp, sl, lsl #20 │ │ │ │ - ldrshteq ip, [fp], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r6, fp, sl, ror #19 │ │ │ │ - ldrsbteq ip, [fp], #-178 @ 0xffffff4e │ │ │ │ - @ instruction: 0x007b6998 │ │ │ │ - rsbseq ip, fp, r0, lsl #23 │ │ │ │ + ldrhteq r6, [fp], #-166 @ 0xffffff5a │ │ │ │ + @ instruction: 0x007bcc9e │ │ │ │ + @ instruction: 0x007b6a9c │ │ │ │ + rsbseq ip, fp, r4, lsl #25 │ │ │ │ + rsbseq r6, fp, r2, lsl #21 │ │ │ │ + rsbseq ip, fp, sl, ror #24 │ │ │ │ + rsbseq r6, fp, r2, lsl sl │ │ │ │ + ldrshteq ip, [fp], #-186 @ 0xffffff46 │ │ │ │ + ldrshteq r6, [fp], #-146 @ 0xffffff6e │ │ │ │ + ldrsbteq ip, [fp], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r6, fp, r0, lsr #19 │ │ │ │ + rsbseq ip, fp, r8, lsl #23 │ │ │ │ + rsbseq r6, fp, r2, lsl #19 │ │ │ │ + rsbseq ip, fp, sl, ror #22 │ │ │ │ rsbseq r6, fp, sl, ror r9 │ │ │ │ - rsbseq ip, fp, r2, ror #22 │ │ │ │ - rsbseq r6, fp, r2, ror r9 │ │ │ │ - rsbseq r6, fp, r2, ror #17 │ │ │ │ - rsbseq ip, fp, sl, asr #21 │ │ │ │ - rsbseq r6, fp, r2, lsl r8 │ │ │ │ - ldrshteq ip, [fp], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r6, fp, sl, ror #17 │ │ │ │ + ldrsbteq ip, [fp], #-162 @ 0xffffff5e │ │ │ │ + rsbseq r6, fp, sl, lsl r8 │ │ │ │ + rsbseq ip, fp, r2, lsl #20 │ │ │ │ bls 135c7b0 │ │ │ │ strtmi r9, [r0], -r8, lsl #6 │ │ │ │ movwls sl, #31617 @ 0x7b81 │ │ │ │ movwls sl, #27520 @ 0x6b80 │ │ │ │ movwls sl, #23423 @ 0x5b7f │ │ │ │ movwls sl, #19326 @ 0x4b7e │ │ │ │ movwls sl, #15228 @ 0x3b7c │ │ │ │ @@ -32005,17 +32005,17 @@ │ │ │ │ blne 122d858 │ │ │ │ bleq 12ed85c │ │ │ │ @ instruction: 0xf7fd4620 │ │ │ │ @ instruction: 0xf7fffb7d │ │ │ │ svclt 0x0000bbf6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r6, fp, r8, ror #13 │ │ │ │ - @ instruction: 0x007b6690 │ │ │ │ - rsbseq ip, fp, r6, ror r8 │ │ │ │ + ldrshteq r6, [fp], #-96 @ 0xffffffa0 │ │ │ │ + @ instruction: 0x007b6698 │ │ │ │ + rsbseq ip, fp, lr, ror r8 │ │ │ │ blvc 11ed3f8 │ │ │ │ ldc 3, cr2, [sp] │ │ │ │ @ instruction: 0xeeb07b82 │ │ │ │ bls 1f14ae8 │ │ │ │ eorsls r4, sl, #200, 12 @ 0xc800000 │ │ │ │ blvc 106d40c │ │ │ │ blvc fe16d450 │ │ │ │ @@ -32319,15 +32319,15 @@ │ │ │ │ blge ffe2f484 │ │ │ │ blcs 6dd64 │ │ │ │ bllt ffdb028c │ │ │ │ blvc 7ed8fc │ │ │ │ blvs 156d90c │ │ │ │ blvc 1edcb8 │ │ │ │ blle 122dd60 │ │ │ │ - blvc 86d90c │ │ │ │ + blvc 86d90c │ │ │ │ bl 122dd68 │ │ │ │ blvc 6dda8 │ │ │ │ blvc 13ed8e4 │ │ │ │ bls 8ebba4 │ │ │ │ strbeq lr, [r9, #2639] @ 0xa4f │ │ │ │ blx fe0f0d86 │ │ │ │ blne 172cbfc │ │ │ │ @@ -32577,29 +32577,29 @@ │ │ │ │ blls 1fe1bd0 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ str sl, [r8, #2995] @ 0xbb3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ ... │ │ │ │ - @ instruction: 0x007b5e9e │ │ │ │ - rsbseq ip, fp, r2, lsl #1 │ │ │ │ - rsbseq r5, fp, lr, lsl lr │ │ │ │ - rsbseq ip, fp, r4 │ │ │ │ - rsbseq r3, fp, ip, asr #5 │ │ │ │ - rsbseq r5, fp, lr, asr #25 │ │ │ │ - ldrhteq fp, [fp], #-230 @ 0xffffff1a │ │ │ │ - ldrhteq r5, [fp], #-186 @ 0xffffff46 │ │ │ │ - rsbseq fp, fp, r2, lsr #27 │ │ │ │ - rsbseq r5, fp, lr, lsl #23 │ │ │ │ - rsbseq fp, fp, r6, ror sp │ │ │ │ - rsbseq r5, fp, ip, lsl #21 │ │ │ │ - rsbseq fp, fp, r2, ror ip │ │ │ │ - rsbseq r5, fp, lr, ror #20 │ │ │ │ - rsbseq fp, fp, r4, asr ip │ │ │ │ + rsbseq r5, fp, r6, lsr #29 │ │ │ │ + rsbseq ip, fp, sl, lsl #1 │ │ │ │ + rsbseq r5, fp, r6, lsr #28 │ │ │ │ + rsbseq ip, fp, ip │ │ │ │ + ldrsbteq r3, [fp], #-36 @ 0xffffffdc │ │ │ │ + ldrsbteq r5, [fp], #-198 @ 0xffffff3a │ │ │ │ + ldrhteq fp, [fp], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r5, fp, r2, asr #23 │ │ │ │ + rsbseq fp, fp, sl, lsr #27 │ │ │ │ + @ instruction: 0x007b5b96 │ │ │ │ + rsbseq fp, fp, lr, ror sp │ │ │ │ + @ instruction: 0x007b5a94 │ │ │ │ + rsbseq fp, fp, sl, ror ip │ │ │ │ + rsbseq r5, fp, r6, ror sl │ │ │ │ + rsbseq fp, fp, ip, asr ip │ │ │ │ vtst.8 d20, d0, d23 │ │ │ │ ldrbtmi r7, [r8], #-478 @ 0xfffffe22 │ │ │ │ @ instruction: 0xf7e5300c │ │ │ │ ldmdami r5!, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e54478 │ │ │ │ @ instruction: 0xf7fdfc3d │ │ │ │ @@ -32648,26 +32648,26 @@ │ │ │ │ ldrbtmi r7, [r8], #-381 @ 0xfffffe83 │ │ │ │ @ instruction: 0xf7e5300c │ │ │ │ stmdami pc, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e54478 │ │ │ │ @ instruction: 0xf7fdfbdd │ │ │ │ svclt 0x0000bcb4 │ │ │ │ - ldrshteq r5, [fp], #-150 @ 0xffffff6a │ │ │ │ - ldrsbteq fp, [fp], #-188 @ 0xffffff44 │ │ │ │ - ldrsbteq r5, [fp], #-150 @ 0xffffff6a │ │ │ │ - ldrhteq fp, [fp], #-190 @ 0xffffff42 │ │ │ │ - rsbseq r5, fp, r4, lsr #19 │ │ │ │ - rsbseq fp, fp, sl, lsl #23 │ │ │ │ - rsbseq r5, fp, r8, lsl #19 │ │ │ │ - rsbseq fp, fp, lr, ror #22 │ │ │ │ - rsbseq r5, fp, r8, ror #18 │ │ │ │ - rsbseq fp, fp, r0, asr fp │ │ │ │ - rsbseq r5, fp, r6, lsr r9 │ │ │ │ - rsbseq fp, fp, ip, lsl fp │ │ │ │ + ldrshteq r5, [fp], #-158 @ 0xffffff62 │ │ │ │ + rsbseq fp, fp, r4, ror #23 │ │ │ │ + ldrsbteq r5, [fp], #-158 @ 0xffffff62 │ │ │ │ + rsbseq fp, fp, r6, asr #23 │ │ │ │ + rsbseq r5, fp, ip, lsr #19 │ │ │ │ + @ instruction: 0x007bbb92 │ │ │ │ + @ instruction: 0x007b5990 │ │ │ │ + rsbseq fp, fp, r6, ror fp │ │ │ │ + rsbseq r5, fp, r0, ror r9 │ │ │ │ + rsbseq fp, fp, r8, asr fp │ │ │ │ + rsbseq r5, fp, lr, lsr r9 │ │ │ │ + rsbseq fp, fp, r4, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x2648f8df │ │ │ │ @ instruction: 0x461eb09f │ │ │ │ @ instruction: 0xf8df4699 │ │ │ │ @@ -33070,50 +33070,50 @@ │ │ │ │ stmdami r9!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e54478 │ │ │ │ bfi pc, r5, #17, #2 @ │ │ │ │ addeq ip, r6, r6, ror #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x0086c1bc │ │ │ │ - rsbseq r5, fp, r2, asr #16 │ │ │ │ - @ instruction: 0x007b579c │ │ │ │ - rsbseq fp, fp, r2, lsl #19 │ │ │ │ - rsbseq r5, fp, lr, ror r7 │ │ │ │ - rsbseq fp, fp, r4, ror #18 │ │ │ │ - rsbseq r5, fp, ip, ror r7 │ │ │ │ - ldrsbteq r5, [fp], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r5, fp, r6, lsr r5 │ │ │ │ - rsbseq fp, fp, ip, lsl r7 │ │ │ │ - rsbseq r5, fp, r6, lsl r5 │ │ │ │ - ldrshteq fp, [fp], #-108 @ 0xffffff94 │ │ │ │ - ldrshteq r5, [fp], #-72 @ 0xffffffb8 │ │ │ │ - ldrsbteq fp, [fp], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r5, fp, lr, ror r4 │ │ │ │ - rsbseq fp, fp, r6, ror #12 │ │ │ │ - rsbseq r5, fp, r6, ror #8 │ │ │ │ - rsbseq fp, fp, lr, asr #12 │ │ │ │ - rsbseq r5, fp, r4, ror #8 │ │ │ │ - rsbseq r5, fp, r4, lsl #7 │ │ │ │ - rsbseq fp, fp, ip, ror #10 │ │ │ │ - rsbseq r5, fp, ip, ror #6 │ │ │ │ - rsbseq fp, fp, r2, asr r5 │ │ │ │ - rsbseq r5, fp, r0, asr r3 │ │ │ │ - rsbseq fp, fp, r6, lsr r5 │ │ │ │ - rsbseq r5, fp, r4, lsr r3 │ │ │ │ - rsbseq fp, fp, sl, lsl r5 │ │ │ │ - rsbseq r5, fp, r8, lsl r3 │ │ │ │ - ldrshteq fp, [fp], #-78 @ 0xffffffb2 │ │ │ │ - ldrshteq r5, [fp], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq fp, fp, r4, ror #9 │ │ │ │ - ldrsbteq r5, [fp], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq fp, fp, r4, asr #9 │ │ │ │ - rsbseq r5, fp, r2, asr #5 │ │ │ │ - rsbseq fp, fp, r8, lsr #9 │ │ │ │ - rsbseq r5, fp, r6, lsr #5 │ │ │ │ - rsbseq fp, fp, ip, lsl #9 │ │ │ │ + rsbseq r5, fp, sl, asr #16 │ │ │ │ + rsbseq r5, fp, r4, lsr #15 │ │ │ │ + rsbseq fp, fp, sl, lsl #19 │ │ │ │ + rsbseq r5, fp, r6, lsl #15 │ │ │ │ + rsbseq fp, fp, ip, ror #18 │ │ │ │ + rsbseq r5, fp, r4, lsl #15 │ │ │ │ + rsbseq r5, fp, r0, ror #13 │ │ │ │ + rsbseq r5, fp, lr, lsr r5 │ │ │ │ + rsbseq fp, fp, r4, lsr #14 │ │ │ │ + rsbseq r5, fp, lr, lsl r5 │ │ │ │ + rsbseq fp, fp, r4, lsl #14 │ │ │ │ + rsbseq r5, fp, r0, lsl #10 │ │ │ │ + rsbseq fp, fp, r6, ror #13 │ │ │ │ + rsbseq r5, fp, r6, lsl #9 │ │ │ │ + rsbseq fp, fp, lr, ror #12 │ │ │ │ + rsbseq r5, fp, lr, ror #8 │ │ │ │ + rsbseq fp, fp, r6, asr r6 │ │ │ │ + rsbseq r5, fp, ip, ror #8 │ │ │ │ + rsbseq r5, fp, ip, lsl #7 │ │ │ │ + rsbseq fp, fp, r4, ror r5 │ │ │ │ + rsbseq r5, fp, r4, ror r3 │ │ │ │ + rsbseq fp, fp, sl, asr r5 │ │ │ │ + rsbseq r5, fp, r8, asr r3 │ │ │ │ + rsbseq fp, fp, lr, lsr r5 │ │ │ │ + rsbseq r5, fp, ip, lsr r3 │ │ │ │ + rsbseq fp, fp, r2, lsr #10 │ │ │ │ + rsbseq r5, fp, r0, lsr #6 │ │ │ │ + rsbseq fp, fp, r6, lsl #10 │ │ │ │ + rsbseq r5, fp, r6, lsl #6 │ │ │ │ + rsbseq fp, fp, ip, ror #9 │ │ │ │ + rsbseq r5, fp, r6, ror #5 │ │ │ │ + rsbseq fp, fp, ip, asr #9 │ │ │ │ + rsbseq r5, fp, sl, asr #5 │ │ │ │ + ldrhteq fp, [fp], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r5, fp, lr, lsr #5 │ │ │ │ + @ instruction: 0x007bb494 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feb95b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff5b6de4 │ │ │ │ blmi ff5df134 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -33142,15 +33142,15 @@ │ │ │ │ ldrbvs lr, [r0], -r0, asr #19 │ │ │ │ addsvs pc, r0, r0, asr #17 │ │ │ │ blhi 5ee570 │ │ │ │ blhi 66e574 │ │ │ │ blvc 76e578 │ │ │ │ blhi 7ee57c │ │ │ │ blvs 6ee580 │ │ │ │ - blhi 86e584 │ │ │ │ + blhi 86e584 │ │ │ │ blhi 8ee588 │ │ │ │ stmib r4, {sp}^ │ │ │ │ stmdbge r8, {r1, r3, r6, r8} │ │ │ │ ldrtmi r9, [r8], -r1, lsl #6 │ │ │ │ blmi fed57798 │ │ │ │ ldrbtmi r4, [fp], #-2740 @ 0xfffff54c │ │ │ │ ldrbtmi r9, [sl], #-1026 @ 0xfffffbfe │ │ │ │ @@ -33326,57 +33326,57 @@ │ │ │ │ @ instruction: 0xffefffff │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ bl 743f0c │ │ │ │ svccc 0x001a36e2 │ │ │ │ strdeq fp, [r6], r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r5, fp, r0, ror #3 │ │ │ │ - rsbseq r5, fp, sl, lsr #3 │ │ │ │ - @ instruction: 0x007b3296 │ │ │ │ + rsbseq r5, fp, r8, ror #3 │ │ │ │ + ldrhteq r5, [fp], #-18 @ 0xffffffee │ │ │ │ + @ instruction: 0x007b329e │ │ │ │ andeq r0, r0, r1, lsl #30 │ │ │ │ - rsbseq r5, fp, r2, lsr #2 │ │ │ │ - rsbseq fp, fp, sl, lsl #6 │ │ │ │ + rsbseq r5, fp, sl, lsr #2 │ │ │ │ + rsbseq fp, fp, r2, lsl r3 │ │ │ │ addeq fp, r6, r4, lsr #20 │ │ │ │ - rsbseq r5, fp, sl, ror #1 │ │ │ │ - ldrsbteq fp, [fp], #-34 @ 0xffffffde │ │ │ │ + ldrshteq r5, [fp], #-2 │ │ │ │ + ldrsbteq fp, [fp], #-42 @ 0xffffffd6 │ │ │ │ @ instruction: 0xffffc2dd │ │ │ │ @ instruction: 0xffffc253 │ │ │ │ - rsbseq r5, fp, ip, lsr #1 │ │ │ │ - @ instruction: 0x007bb294 │ │ │ │ - @ instruction: 0x007b5092 │ │ │ │ - rsbseq fp, fp, sl, ror r2 │ │ │ │ + ldrhteq r5, [fp], #-4 │ │ │ │ + @ instruction: 0x007bb29c │ │ │ │ + @ instruction: 0x007b509a │ │ │ │ + rsbseq fp, fp, r2, lsl #5 │ │ │ │ @ instruction: 0xffffc13d │ │ │ │ @ instruction: 0xfffff777 │ │ │ │ - rsbseq r5, fp, r4, asr r0 │ │ │ │ - rsbseq fp, fp, ip, lsr r2 │ │ │ │ - rsbseq r5, fp, sl, lsr r0 │ │ │ │ - rsbseq fp, fp, r2, lsr #4 │ │ │ │ - rsbseq r3, fp, r2, asr r2 │ │ │ │ - rsbseq r5, fp, r4, lsr #1 │ │ │ │ - ldrshteq r4, [fp], #-248 @ 0xffffff08 │ │ │ │ - rsbseq fp, fp, r0, ror #3 │ │ │ │ - rsbseq r5, fp, r6, lsl #1 │ │ │ │ - ldrhteq r5, [fp], #-8 │ │ │ │ - ldrhteq r4, [fp], #-244 @ 0xffffff0c │ │ │ │ - @ instruction: 0x007bb19c │ │ │ │ - @ instruction: 0x007b4f96 │ │ │ │ - rsbseq fp, fp, ip, ror r1 │ │ │ │ - ldrshteq r3, [fp], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r5, fp, r4, lsl #1 │ │ │ │ - rsbseq r4, fp, r0, asr pc │ │ │ │ - rsbseq fp, fp, r8, lsr r1 │ │ │ │ - rsbseq r3, fp, r2, lsl r2 │ │ │ │ rsbseq r5, fp, ip, asr r0 │ │ │ │ - rsbseq r4, fp, r8, lsl #30 │ │ │ │ - ldrshteq fp, [fp], #-0 │ │ │ │ - rsbseq r5, fp, r6, asr #32 │ │ │ │ - rsbseq r5, fp, r8, lsl #1 │ │ │ │ - rsbseq r4, fp, r4, asr #29 │ │ │ │ - rsbseq fp, fp, ip, lsr #1 │ │ │ │ + rsbseq fp, fp, r4, asr #4 │ │ │ │ + rsbseq r5, fp, r2, asr #32 │ │ │ │ + rsbseq fp, fp, sl, lsr #4 │ │ │ │ + rsbseq r3, fp, sl, asr r2 │ │ │ │ + rsbseq r5, fp, ip, lsr #1 │ │ │ │ + rsbseq r5, fp, r0 │ │ │ │ + rsbseq fp, fp, r8, ror #3 │ │ │ │ + rsbseq r5, fp, lr, lsl #1 │ │ │ │ + rsbseq r5, fp, r0, asr #1 │ │ │ │ + ldrhteq r4, [fp], #-252 @ 0xffffff04 │ │ │ │ + rsbseq fp, fp, r4, lsr #3 │ │ │ │ + @ instruction: 0x007b4f9e │ │ │ │ + rsbseq fp, fp, r4, lsl #3 │ │ │ │ + rsbseq r3, fp, r6, lsl #4 │ │ │ │ + rsbseq r5, fp, ip, lsl #1 │ │ │ │ + rsbseq r4, fp, r8, asr pc │ │ │ │ + rsbseq fp, fp, r0, asr #2 │ │ │ │ + rsbseq r3, fp, sl, lsl r2 │ │ │ │ + rsbseq r5, fp, r4, rrx │ │ │ │ + rsbseq r4, fp, r0, lsl pc │ │ │ │ + ldrshteq fp, [fp], #-8 │ │ │ │ + rsbseq r5, fp, lr, asr #32 │ │ │ │ + @ instruction: 0x007b5090 │ │ │ │ + rsbseq r4, fp, ip, asr #29 │ │ │ │ + ldrhteq fp, [fp], #-4 │ │ │ │ @ instruction: 0xf1044ad8 │ │ │ │ ldmibmi r8, {r3, r5, r8, r9}^ │ │ │ │ ldrbtmi r9, [sl], #-0 │ │ │ │ blcs ff2ae99c │ │ │ │ ldc 4, cr4, [pc, #484] @ 33508 │ │ │ │ ldrtmi r1, [r8], -sl, asr #23 │ │ │ │ bleq ff2ee9a8 │ │ │ │ @@ -33585,62 +33585,62 @@ │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ... │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00e33333 │ │ │ │ - @ instruction: 0x007b4f92 │ │ │ │ - ldrsbteq r4, [fp], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r4, fp, r4, lsr #27 │ │ │ │ - rsbseq sl, fp, ip, lsl #31 │ │ │ │ - ldrhteq r4, [fp], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r4, fp, r0, ror #31 │ │ │ │ - rsbseq r4, fp, ip, asr sp │ │ │ │ - rsbseq sl, fp, r4, asr #30 │ │ │ │ - rsbseq r4, fp, sl, asr #31 │ │ │ │ - ldrshteq r4, [fp], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r4, fp, r8, lsl sp │ │ │ │ - rsbseq sl, fp, r0, lsl #30 │ │ │ │ - ldrsbteq r4, [fp], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r5, fp, r4, lsr #32 │ │ │ │ - ldrsbteq r4, [fp], #-196 @ 0xffffff3c │ │ │ │ - ldrhteq sl, [fp], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r5, fp, r6 │ │ │ │ - rsbseq r5, fp, r4, asr r0 │ │ │ │ - @ instruction: 0x007b4c90 │ │ │ │ - rsbseq sl, fp, r8, ror lr │ │ │ │ - rsbseq r5, fp, sl, lsr r0 │ │ │ │ - @ instruction: 0x007b5094 │ │ │ │ - rsbseq r4, fp, ip, asr #24 │ │ │ │ - rsbseq sl, fp, r4, lsr lr │ │ │ │ - rsbseq r5, fp, r2, ror r0 │ │ │ │ - ldrhteq r5, [fp], #-0 │ │ │ │ - rsbseq r4, fp, r8, lsl #24 │ │ │ │ - ldrshteq sl, [fp], #-208 @ 0xffffff30 │ │ │ │ + @ instruction: 0x007b4f9a │ │ │ │ + ldrsbteq r4, [fp], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r4, fp, ip, lsr #27 │ │ │ │ + @ instruction: 0x007baf94 │ │ │ │ + ldrhteq r4, [fp], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r4, fp, r8, ror #31 │ │ │ │ + rsbseq r4, fp, r4, ror #26 │ │ │ │ + rsbseq sl, fp, ip, asr #30 │ │ │ │ + ldrsbteq r4, [fp], #-242 @ 0xffffff0e │ │ │ │ + ldrshteq r4, [fp], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r4, fp, r0, lsr #26 │ │ │ │ + rsbseq sl, fp, r8, lsl #30 │ │ │ │ + ldrsbteq r4, [fp], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r5, fp, ip, lsr #32 │ │ │ │ + ldrsbteq r4, [fp], #-204 @ 0xffffff34 │ │ │ │ + rsbseq sl, fp, r4, asr #29 │ │ │ │ + rsbseq r5, fp, lr │ │ │ │ + rsbseq r5, fp, ip, asr r0 │ │ │ │ + @ instruction: 0x007b4c98 │ │ │ │ + rsbseq sl, fp, r0, lsl #29 │ │ │ │ + rsbseq r5, fp, r2, asr #32 │ │ │ │ @ instruction: 0x007b509c │ │ │ │ - ldrsbteq r5, [fp], #-0 │ │ │ │ - ldrhteq r4, [fp], #-190 @ 0xffffff42 │ │ │ │ - rsbseq sl, fp, r6, lsr #27 │ │ │ │ - ldrshteq r5, [fp], #-0 │ │ │ │ - rsbseq r5, fp, r0, lsr #1 │ │ │ │ - rsbseq r4, fp, r6, ror fp │ │ │ │ - rsbseq sl, fp, lr, asr sp │ │ │ │ - ldrsbteq r5, [fp], #-2 │ │ │ │ - rsbseq r5, fp, r0, lsr r1 │ │ │ │ - rsbseq r4, fp, ip, lsr fp │ │ │ │ - rsbseq sl, fp, r4, lsr #26 │ │ │ │ - rsbseq r5, fp, r6, ror #2 │ │ │ │ - rsbseq r5, fp, r4, lsl r1 │ │ │ │ - ldrshteq r4, [fp], #-168 @ 0xffffff58 │ │ │ │ - rsbseq sl, fp, r0, ror #25 │ │ │ │ - rsbseq r5, fp, r4, lsr #3 │ │ │ │ - rsbseq r5, fp, ip, lsr r1 │ │ │ │ - ldrhteq r4, [fp], #-166 @ 0xffffff5a │ │ │ │ - @ instruction: 0x007bac9e │ │ │ │ + rsbseq r4, fp, r4, asr ip │ │ │ │ + rsbseq sl, fp, ip, lsr lr │ │ │ │ + rsbseq r5, fp, sl, ror r0 │ │ │ │ + ldrhteq r5, [fp], #-8 │ │ │ │ + rsbseq r4, fp, r0, lsl ip │ │ │ │ + ldrshteq sl, [fp], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r5, fp, r4, lsr #1 │ │ │ │ + ldrsbteq r5, [fp], #-8 │ │ │ │ + rsbseq r4, fp, r6, asr #23 │ │ │ │ + rsbseq sl, fp, lr, lsr #27 │ │ │ │ + ldrshteq r5, [fp], #-8 │ │ │ │ + rsbseq r5, fp, r8, lsr #1 │ │ │ │ + rsbseq r4, fp, lr, ror fp │ │ │ │ + rsbseq sl, fp, r6, ror #26 │ │ │ │ + ldrsbteq r5, [fp], #-10 │ │ │ │ + rsbseq r5, fp, r8, lsr r1 │ │ │ │ + rsbseq r4, fp, r4, asr #22 │ │ │ │ + rsbseq sl, fp, ip, lsr #26 │ │ │ │ + rsbseq r5, fp, lr, ror #2 │ │ │ │ + rsbseq r5, fp, ip, lsl r1 │ │ │ │ + rsbseq r4, fp, r0, lsl #22 │ │ │ │ + rsbseq sl, fp, r8, ror #25 │ │ │ │ + rsbseq r5, fp, ip, lsr #3 │ │ │ │ + rsbseq r5, fp, r4, asr #2 │ │ │ │ + ldrhteq r4, [fp], #-174 @ 0xffffff52 │ │ │ │ + rsbseq sl, fp, r6, lsr #25 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ strbne pc, [r8], #2271 @ 0x8df @ │ │ │ │ andvs lr, r2, #3358720 @ 0x334000 │ │ │ │ moveq pc, #4, 2 │ │ │ │ strbcs pc, [r0], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0x46384479 │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ @@ -33940,86 +33940,86 @@ │ │ │ │ ldmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ - rsbseq r5, fp, ip, ror #1 │ │ │ │ - rsbseq r5, fp, ip, lsl #1 │ │ │ │ - rsbseq r4, fp, ip, ror r9 │ │ │ │ - rsbseq sl, fp, r2, ror #22 │ │ │ │ - rsbseq r5, fp, lr, lsl #2 │ │ │ │ - ldrhteq r5, [fp], #-4 │ │ │ │ - rsbseq r4, fp, ip, lsr #18 │ │ │ │ - rsbseq sl, fp, r2, lsl fp │ │ │ │ - rsbseq r2, fp, r4, lsl #12 │ │ │ │ - rsbseq r5, fp, r8, asr #1 │ │ │ │ - rsbseq r4, fp, sl, asr #17 │ │ │ │ - ldrhteq sl, [fp], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r2, fp, ip, ror #12 │ │ │ │ - rsbseq r5, fp, sl, lsr #1 │ │ │ │ - rsbseq r4, fp, sl, lsl #17 │ │ │ │ - rsbseq sl, fp, r2, ror sl │ │ │ │ + ldrshteq r5, [fp], #-4 │ │ │ │ @ instruction: 0x007b5094 │ │ │ │ - rsbseq r5, fp, r2, asr #1 │ │ │ │ - rsbseq r4, fp, lr, asr #16 │ │ │ │ - rsbseq sl, fp, r6, lsr sl │ │ │ │ - ldrhteq r5, [fp], #-6 │ │ │ │ - rsbseq r5, fp, r0, ror #1 │ │ │ │ - rsbseq r4, fp, r8, lsl #16 │ │ │ │ - ldrshteq sl, [fp], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r4, fp, r4, lsl #19 │ │ │ │ + rsbseq sl, fp, sl, ror #22 │ │ │ │ + rsbseq r5, fp, r6, lsl r1 │ │ │ │ ldrhteq r5, [fp], #-12 │ │ │ │ - rsbseq r5, fp, r6, ror #1 │ │ │ │ - rsbseq r4, fp, r2, asr #15 │ │ │ │ - rsbseq sl, fp, sl, lsr #19 │ │ │ │ - rsbseq r5, fp, ip, asr #1 │ │ │ │ - rsbseq r5, fp, r2, lsr r1 │ │ │ │ - rsbseq r4, fp, r6, lsl #15 │ │ │ │ - rsbseq sl, fp, lr, ror #18 │ │ │ │ - rsbseq r5, fp, r0, lsr #2 │ │ │ │ - @ instruction: 0x007b5196 │ │ │ │ - rsbseq r4, fp, sl, asr #14 │ │ │ │ - rsbseq sl, fp, r2, lsr r9 │ │ │ │ - rsbseq r5, fp, r0, lsl #3 │ │ │ │ - rsbseq r5, fp, r2, asr #3 │ │ │ │ - rsbseq r4, fp, lr, lsl #14 │ │ │ │ - ldrshteq sl, [fp], #-134 @ 0xffffff7a │ │ │ │ - ldrhteq r5, [fp], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r5, fp, lr, ror #3 │ │ │ │ - ldrsbteq r4, [fp], #-98 @ 0xffffff9e │ │ │ │ - ldrhteq sl, [fp], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r5, fp, r0, ror #3 │ │ │ │ - rsbseq r5, fp, r2, ror #4 │ │ │ │ - @ instruction: 0x007b4696 │ │ │ │ - rsbseq sl, fp, lr, ror r8 │ │ │ │ - rsbseq r5, fp, r4, asr r2 │ │ │ │ - @ instruction: 0x007b529a │ │ │ │ - rsbseq r4, fp, r0, asr r6 │ │ │ │ - rsbseq sl, fp, r8, lsr r8 │ │ │ │ - rsbseq r5, fp, sl, ror r2 │ │ │ │ - ldrhteq r5, [fp], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r4, fp, r4, lsl r6 │ │ │ │ - ldrshteq sl, [fp], #-124 @ 0xffffff84 │ │ │ │ - @ instruction: 0x007b529a │ │ │ │ - ldrshteq r5, [fp], #-40 @ 0xffffffd8 │ │ │ │ - ldrsbteq r4, [fp], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq sl, fp, r0, asr #15 │ │ │ │ - rsbseq r5, fp, sl, ror #5 │ │ │ │ - rsbseq r5, fp, ip, ror #6 │ │ │ │ - @ instruction: 0x007b459c │ │ │ │ - rsbseq sl, fp, r4, lsl #15 │ │ │ │ - rsbseq r5, fp, sl, asr r3 │ │ │ │ - rsbseq r5, fp, r6, asr #7 │ │ │ │ - rsbseq r4, fp, sl, asr r5 │ │ │ │ - rsbseq sl, fp, r2, asr #14 │ │ │ │ - ldrsbteq r5, [fp], #-54 @ 0xffffffca │ │ │ │ - rsbseq r5, fp, r6, lsr #7 │ │ │ │ - rsbseq r4, fp, r2, lsl r5 │ │ │ │ - ldrshteq sl, [fp], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r4, fp, r4, lsr r9 │ │ │ │ + rsbseq sl, fp, sl, lsl fp │ │ │ │ + rsbseq r2, fp, ip, lsl #12 │ │ │ │ + ldrsbteq r5, [fp], #-0 │ │ │ │ + ldrsbteq r4, [fp], #-130 @ 0xffffff7e │ │ │ │ + ldrhteq sl, [fp], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r2, fp, r4, ror r6 │ │ │ │ + ldrhteq r5, [fp], #-2 │ │ │ │ + @ instruction: 0x007b4892 │ │ │ │ + rsbseq sl, fp, sl, ror sl │ │ │ │ + @ instruction: 0x007b509c │ │ │ │ + rsbseq r5, fp, sl, asr #1 │ │ │ │ + rsbseq r4, fp, r6, asr r8 │ │ │ │ + rsbseq sl, fp, lr, lsr sl │ │ │ │ + ldrhteq r5, [fp], #-14 │ │ │ │ + rsbseq r5, fp, r8, ror #1 │ │ │ │ + rsbseq r4, fp, r0, lsl r8 │ │ │ │ + ldrshteq sl, [fp], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r5, fp, r4, asr #1 │ │ │ │ + rsbseq r5, fp, lr, ror #1 │ │ │ │ + rsbseq r4, fp, sl, asr #15 │ │ │ │ + ldrhteq sl, [fp], #-146 @ 0xffffff6e │ │ │ │ + ldrsbteq r5, [fp], #-4 │ │ │ │ + rsbseq r5, fp, sl, lsr r1 │ │ │ │ + rsbseq r4, fp, lr, lsl #15 │ │ │ │ + rsbseq sl, fp, r6, ror r9 │ │ │ │ + rsbseq r5, fp, r8, lsr #2 │ │ │ │ + @ instruction: 0x007b519e │ │ │ │ + rsbseq r4, fp, r2, asr r7 │ │ │ │ + rsbseq sl, fp, sl, lsr r9 │ │ │ │ + rsbseq r5, fp, r8, lsl #3 │ │ │ │ + rsbseq r5, fp, sl, asr #3 │ │ │ │ + rsbseq r4, fp, r6, lsl r7 │ │ │ │ + ldrshteq sl, [fp], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r5, fp, r0, asr #3 │ │ │ │ + ldrshteq r5, [fp], #-22 @ 0xffffffea │ │ │ │ + ldrsbteq r4, [fp], #-106 @ 0xffffff96 │ │ │ │ + rsbseq sl, fp, r2, asr #17 │ │ │ │ + rsbseq r5, fp, r8, ror #3 │ │ │ │ + rsbseq r5, fp, sl, ror #4 │ │ │ │ + @ instruction: 0x007b469e │ │ │ │ + rsbseq sl, fp, r6, lsl #17 │ │ │ │ + rsbseq r5, fp, ip, asr r2 │ │ │ │ + rsbseq r5, fp, r2, lsr #5 │ │ │ │ + rsbseq r4, fp, r8, asr r6 │ │ │ │ + rsbseq sl, fp, r0, asr #16 │ │ │ │ + rsbseq r5, fp, r2, lsl #5 │ │ │ │ + ldrhteq r5, [fp], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r4, fp, ip, lsl r6 │ │ │ │ + rsbseq sl, fp, r4, lsl #16 │ │ │ │ + rsbseq r5, fp, r2, lsr #5 │ │ │ │ + rsbseq r5, fp, r0, lsl #6 │ │ │ │ + rsbseq r4, fp, r0, ror #11 │ │ │ │ + rsbseq sl, fp, r8, asr #15 │ │ │ │ + ldrshteq r5, [fp], #-34 @ 0xffffffde │ │ │ │ + rsbseq r5, fp, r4, ror r3 │ │ │ │ + rsbseq r4, fp, r4, lsr #11 │ │ │ │ + rsbseq sl, fp, ip, lsl #15 │ │ │ │ + rsbseq r5, fp, r2, ror #6 │ │ │ │ + rsbseq r5, fp, lr, asr #7 │ │ │ │ + rsbseq r4, fp, r2, ror #10 │ │ │ │ + rsbseq sl, fp, sl, asr #14 │ │ │ │ + ldrsbteq r5, [fp], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r5, fp, lr, lsr #7 │ │ │ │ + rsbseq r4, fp, sl, lsl r5 │ │ │ │ + rsbseq sl, fp, r2, lsl #14 │ │ │ │ @ instruction: 0xf06f4a51 │ │ │ │ ldmdbmi r1, {r8, r9, lr}^ │ │ │ │ ldrbtmi r9, [sl], #-771 @ 0xfffffcfd │ │ │ │ andls r2, r0, sl, lsl #6 │ │ │ │ strcc lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1044479 │ │ │ │ @ instruction: 0x463803f0 │ │ │ │ @@ -34093,32 +34093,32 @@ │ │ │ │ ldmdami r8, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf892f7e4 │ │ │ │ ldmlt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - rsbseq r5, fp, sl, ror r2 │ │ │ │ - ldrhteq r5, [fp], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0x007b4390 │ │ │ │ - rsbseq sl, fp, r8, ror r5 │ │ │ │ - @ instruction: 0x007b529a │ │ │ │ - rsbseq r5, fp, r8, asr #5 │ │ │ │ - rsbseq r4, fp, r4, asr r3 │ │ │ │ - rsbseq sl, fp, ip, lsr r5 │ │ │ │ - ldrhteq r5, [fp], #-34 @ 0xffffffde │ │ │ │ - rsbseq r5, fp, r4, ror #5 │ │ │ │ - rsbseq r4, fp, r8, lsl r3 │ │ │ │ - rsbseq sl, fp, r0, lsl #10 │ │ │ │ - rsbseq r4, fp, r8, lsl #3 │ │ │ │ - rsbseq r5, fp, sl, asr #5 │ │ │ │ - ldrsbteq r4, [fp], #-34 @ 0xffffffde │ │ │ │ - ldrhteq sl, [fp], #-74 @ 0xffffffb6 │ │ │ │ - @ instruction: 0x007b429e │ │ │ │ - rsbseq sl, fp, r6, lsl #9 │ │ │ │ + rsbseq r5, fp, r2, lsl #5 │ │ │ │ + ldrhteq r5, [fp], #-44 @ 0xffffffd4 │ │ │ │ + @ instruction: 0x007b4398 │ │ │ │ + rsbseq sl, fp, r0, lsl #11 │ │ │ │ + rsbseq r5, fp, r2, lsr #5 │ │ │ │ + ldrsbteq r5, [fp], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r4, fp, ip, asr r3 │ │ │ │ + rsbseq sl, fp, r4, asr #10 │ │ │ │ + ldrhteq r5, [fp], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r5, fp, ip, ror #5 │ │ │ │ + rsbseq r4, fp, r0, lsr #6 │ │ │ │ + rsbseq sl, fp, r8, lsl #10 │ │ │ │ + @ instruction: 0x007b4190 │ │ │ │ + ldrsbteq r5, [fp], #-34 @ 0xffffffde │ │ │ │ + ldrsbteq r4, [fp], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq sl, fp, r2, asr #9 │ │ │ │ + rsbseq r4, fp, r6, lsr #5 │ │ │ │ + rsbseq sl, fp, lr, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb8b0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf814f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -34128,16 +34128,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff8cf7e3 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7e44478 │ │ │ │ blls b200c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r4, fp, r8, lsl #4 │ │ │ │ - ldrshteq sl, [fp], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r4, fp, r0, lsl r2 │ │ │ │ + ldrshteq sl, [fp], #-56 @ 0xffffffc8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8b108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ ldmdbmi r8, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldrbtmi r4, [r9], #-1540 @ 0xfffff9fc │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ @@ -34159,17 +34159,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff4ef7e3 │ │ │ │ stmdbls r6, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7e44478 │ │ │ │ blls 1f1f90 │ │ │ │ andlt r4, r9, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq r2, fp, lr, lsl r3 │ │ │ │ - rsbseq r4, fp, ip, lsl #3 │ │ │ │ - rsbseq sl, fp, r4, ror r3 │ │ │ │ + rsbseq r2, fp, r6, lsr #6 │ │ │ │ + @ instruction: 0x007b4194 │ │ │ │ + rsbseq sl, fp, ip, ror r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8b190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -34191,16 +34191,16 @@ │ │ │ │ ldrbtmi r0, [fp], #-276 @ 0xfffffeec │ │ │ │ @ instruction: 0xf7e10092 │ │ │ │ @ instruction: 0xf04ff95d │ │ │ │ strdcs r3, [r1], -pc @ │ │ │ │ movwcc lr, #31172 @ 0x79c4 │ │ │ │ movwcc lr, #39364 @ 0x99c4 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - rsbseq r5, fp, r4, lsr #2 │ │ │ │ - rsbseq r5, fp, r6, lsl #2 │ │ │ │ + rsbseq r5, fp, ip, lsr #2 │ │ │ │ + rsbseq r5, fp, lr, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb8b204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 577fac │ │ │ │ blmi 5a0220 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -34220,15 +34220,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7ddbd10 │ │ │ │ svclt 0x0000ec1e │ │ │ │ addeq sl, r6, sl, ror #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r5, fp, ip, lsr #1 │ │ │ │ + ldrhteq r5, [fp], #-4 │ │ │ │ @ instruction: 0x0086a9b8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3ef530 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x4604b0b7 │ │ │ │ @@ -34677,36 +34677,36 @@ │ │ │ │ bleq 11b0034 │ │ │ │ svclt 0x0000e738 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq sl, r6, sl, ror #18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq sl, r6, lr, asr #16 │ │ │ │ - rsbseq r4, fp, r8, lsl pc │ │ │ │ - ldrsbteq sl, [fp], #-10 │ │ │ │ - ldrhteq r4, [fp], #-236 @ 0xffffff14 │ │ │ │ - @ instruction: 0x007b4e96 │ │ │ │ - rsbseq r4, fp, r4, asr lr │ │ │ │ - rsbseq r4, fp, r4, ror #28 │ │ │ │ - rsbseq sl, fp, r4, lsr #32 │ │ │ │ - rsbseq r4, fp, r6, lsl #28 │ │ │ │ - rsbseq r4, fp, ip, ror #23 │ │ │ │ - ldrhteq r9, [fp], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r4, fp, r8, ror fp │ │ │ │ - rsbseq r9, fp, ip, lsr sp │ │ │ │ - ldrshteq r4, [fp], #-166 @ 0xffffff5a │ │ │ │ - ldrhteq r9, [fp], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r4, fp, sl, ror sl │ │ │ │ - rsbseq r9, fp, lr, lsr ip │ │ │ │ - rsbseq r4, fp, r0, lsl sl │ │ │ │ - ldrsbteq r9, [fp], #-180 @ 0xffffff4c │ │ │ │ - ldrshteq r4, [fp], #-148 @ 0xffffff6c │ │ │ │ - ldrhteq r9, [fp], #-184 @ 0xffffff48 │ │ │ │ - ldrsbteq r4, [fp], #-152 @ 0xffffff68 │ │ │ │ - @ instruction: 0x007b9b9c │ │ │ │ + rsbseq r4, fp, r0, lsr #30 │ │ │ │ + rsbseq sl, fp, r2, ror #1 │ │ │ │ + rsbseq r4, fp, r4, asr #29 │ │ │ │ + @ instruction: 0x007b4e9e │ │ │ │ + rsbseq r4, fp, ip, asr lr │ │ │ │ + rsbseq r4, fp, ip, ror #28 │ │ │ │ + rsbseq sl, fp, ip, lsr #32 │ │ │ │ + rsbseq r4, fp, lr, lsl #28 │ │ │ │ + ldrshteq r4, [fp], #-180 @ 0xffffff4c │ │ │ │ + ldrhteq r9, [fp], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r4, fp, r0, lsl #23 │ │ │ │ + rsbseq r9, fp, r4, asr #26 │ │ │ │ + ldrshteq r4, [fp], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r9, fp, r2, asr #25 │ │ │ │ + rsbseq r4, fp, r2, lsl #21 │ │ │ │ + rsbseq r9, fp, r6, asr #24 │ │ │ │ + rsbseq r4, fp, r8, lsl sl │ │ │ │ + ldrsbteq r9, [fp], #-188 @ 0xffffff44 │ │ │ │ + ldrshteq r4, [fp], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r9, fp, r0, asr #23 │ │ │ │ + rsbseq r4, fp, r0, ror #19 │ │ │ │ + rsbseq r9, fp, r4, lsr #23 │ │ │ │ blcs 702c8 │ │ │ │ blne 12302b0 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ bleq 10f02b8 │ │ │ │ blvs 6efe30 │ │ │ │ blvc 66fe34 │ │ │ │ @ instruction: 0xf032f135 │ │ │ │ @@ -34905,16 +34905,16 @@ │ │ │ │ stmdacs r1, {r1, r2, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blvs 670180 │ │ │ │ ldcge 4, cr15, [ip, #508]! @ 0x1fc │ │ │ │ strb r2, [r9, -r3, lsl #4] │ │ │ │ blls b0194 │ │ │ │ @ instruction: 0xe6e14635 │ │ │ │ ... │ │ │ │ - ldrhteq r4, [fp], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r9, fp, r0, lsl #17 │ │ │ │ + rsbseq r4, fp, r4, asr #13 │ │ │ │ + rsbseq r9, fp, r8, lsl #17 │ │ │ │ ldrsbthi pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0x46209d1d │ │ │ │ pldw [r2, sp, lsr #2] │ │ │ │ stmdacs r1, {r1, r9, sl, lr} │ │ │ │ blls 3290ac >::_M_default_append(unsigned int)@@Base+0xa37a8> │ │ │ │ blls 5a1a90 │ │ │ │ bvs 1b21a54 │ │ │ │ @@ -35080,27 +35080,27 @@ │ │ │ │ ldmdami r3, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e34478 │ │ │ │ @ instruction: 0xf7fff8d5 │ │ │ │ svclt 0x0000ba72 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r4, fp, sl, lsl #10 │ │ │ │ - rsbseq r9, fp, lr, asr #13 │ │ │ │ - rsbseq r0, fp, r4, lsl #21 │ │ │ │ - rsbseq r4, fp, r8, asr #8 │ │ │ │ - rsbseq r9, fp, ip, lsl #12 │ │ │ │ - rsbseq r4, fp, r8, lsl #8 │ │ │ │ - rsbseq r9, fp, ip, asr #11 │ │ │ │ - rsbseq r4, fp, lr, lsr #7 │ │ │ │ - rsbseq r9, fp, r2, ror r5 │ │ │ │ - rsbseq r4, fp, lr, ror r3 │ │ │ │ - rsbseq r9, fp, r2, asr #10 │ │ │ │ - rsbseq r4, fp, sl, asr #6 │ │ │ │ - rsbseq r9, fp, ip, lsl #10 │ │ │ │ + rsbseq r4, fp, r2, lsl r5 │ │ │ │ + ldrsbteq r9, [fp], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r0, fp, ip, lsl #21 │ │ │ │ + rsbseq r4, fp, r0, asr r4 │ │ │ │ + rsbseq r9, fp, r4, lsl r6 │ │ │ │ + rsbseq r4, fp, r0, lsl r4 │ │ │ │ + ldrsbteq r9, [fp], #-84 @ 0xffffffac │ │ │ │ + ldrhteq r4, [fp], #-54 @ 0xffffffca │ │ │ │ + rsbseq r9, fp, sl, ror r5 │ │ │ │ + rsbseq r4, fp, r6, lsl #7 │ │ │ │ + rsbseq r9, fp, sl, asr #10 │ │ │ │ + rsbseq r4, fp, r2, asr r3 │ │ │ │ + rsbseq r9, fp, r4, lsl r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8c020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fec38d68 │ │ │ │ blmi fec61048 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -35275,57 +35275,57 @@ │ │ │ │ ldmdami r0!, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff4ef7e2 │ │ │ │ @ instruction: 0xf7dce6ea │ │ │ │ svclt 0x0000ebda │ │ │ │ addeq r9, r6, lr, asr #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x007b429a │ │ │ │ - ldrhteq r4, [fp], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r4, fp, lr, asr #5 │ │ │ │ + rsbseq r4, fp, r2, lsr #5 │ │ │ │ + ldrhteq r4, [fp], #-40 @ 0xffffffd8 │ │ │ │ + ldrsbteq r4, [fp], #-38 @ 0xffffffda │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ - rsbseq r4, fp, r2, ror #4 │ │ │ │ - rsbseq r9, fp, r6, lsr #8 │ │ │ │ + rsbseq r4, fp, sl, ror #4 │ │ │ │ + rsbseq r9, fp, lr, lsr #8 │ │ │ │ addeq r9, r6, r0, asr #22 │ │ │ │ - rsbseq r4, fp, lr, lsr #4 │ │ │ │ - ldrshteq r9, [fp], #-50 @ 0xffffffce │ │ │ │ + rsbseq r4, fp, r6, lsr r2 │ │ │ │ + ldrshteq r9, [fp], #-58 @ 0xffffffc6 │ │ │ │ @ instruction: 0xfffff105 │ │ │ │ @ instruction: 0xfffff07b │ │ │ │ - ldrshteq r4, [fp], #-16 │ │ │ │ - ldrhteq r9, [fp], #-52 @ 0xffffffcc │ │ │ │ - ldrsbteq r4, [fp], #-22 @ 0xffffffea │ │ │ │ - @ instruction: 0x007b939a │ │ │ │ + ldrshteq r4, [fp], #-24 @ 0xffffffe8 │ │ │ │ + ldrhteq r9, [fp], #-60 @ 0xffffffc4 │ │ │ │ + ldrsbteq r4, [fp], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r9, fp, r2, lsr #7 │ │ │ │ @ instruction: 0xfffff039 │ │ │ │ @ instruction: 0xfffff10f │ │ │ │ - @ instruction: 0x007b4198 │ │ │ │ - rsbseq r9, fp, ip, asr r3 │ │ │ │ - rsbseq r4, fp, lr, ror r1 │ │ │ │ - rsbseq r9, fp, r2, asr #6 │ │ │ │ - ldrhteq r4, [fp], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r4, fp, r0, lsr #3 │ │ │ │ + rsbseq r9, fp, r4, ror #6 │ │ │ │ + rsbseq r4, fp, r6, lsl #3 │ │ │ │ + rsbseq r9, fp, sl, asr #6 │ │ │ │ + rsbseq r4, fp, r6, asr #3 │ │ │ │ + rsbseq r4, fp, ip, lsl r2 │ │ │ │ + rsbseq r4, fp, lr, asr #2 │ │ │ │ + rsbseq r9, fp, r2, lsl r3 │ │ │ │ rsbseq r4, fp, r4, lsl r2 │ │ │ │ - rsbseq r4, fp, r6, asr #2 │ │ │ │ - rsbseq r9, fp, sl, lsl #6 │ │ │ │ - rsbseq r4, fp, ip, lsl #4 │ │ │ │ - rsbseq r4, fp, r6, ror #4 │ │ │ │ - rsbseq r4, fp, ip, lsl #2 │ │ │ │ - ldrsbteq r9, [fp], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r4, fp, lr, ror #1 │ │ │ │ - ldrhteq r9, [fp], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r4, fp, sl, lsr r2 │ │ │ │ - ldrhteq r4, [fp], #-32 @ 0xffffffe0 │ │ │ │ - ldrhteq r4, [fp], #-4 │ │ │ │ - rsbseq r9, fp, r8, ror r2 │ │ │ │ - @ instruction: 0x007b429a │ │ │ │ + rsbseq r4, fp, lr, ror #4 │ │ │ │ + rsbseq r4, fp, r4, lsl r1 │ │ │ │ + ldrsbteq r9, [fp], #-40 @ 0xffffffd8 │ │ │ │ + ldrshteq r4, [fp], #-6 │ │ │ │ + ldrhteq r9, [fp], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r4, fp, r2, asr #4 │ │ │ │ + ldrhteq r4, [fp], #-40 @ 0xffffffd8 │ │ │ │ + ldrhteq r4, [fp], #-12 │ │ │ │ + rsbseq r9, fp, r0, lsl #5 │ │ │ │ + rsbseq r4, fp, r2, lsr #5 │ │ │ │ + rsbseq r4, fp, ip, asr #5 │ │ │ │ + rsbseq r4, fp, lr, ror r0 │ │ │ │ + rsbseq r9, fp, r2, asr #4 │ │ │ │ rsbseq r4, fp, r4, asr #5 │ │ │ │ - rsbseq r4, fp, r6, ror r0 │ │ │ │ - rsbseq r9, fp, sl, lsr r2 │ │ │ │ - ldrhteq r4, [fp], #-44 @ 0xffffffd4 │ │ │ │ - ldrshteq r4, [fp], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r4, fp, sl, lsr r0 │ │ │ │ - ldrshteq r9, [fp], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r4, fp, r6, lsl #6 │ │ │ │ + rsbseq r4, fp, r2, asr #32 │ │ │ │ + rsbseq r9, fp, r6, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb8c3a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr4, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -35335,16 +35335,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 1, cr15, cr8, cr2, {7} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7e24478 │ │ │ │ blls b4d24 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r3, fp, r4, asr #30 │ │ │ │ - rsbseq r9, fp, r8, lsl #2 │ │ │ │ + rsbseq r3, fp, ip, asr #30 │ │ │ │ + rsbseq r9, fp, r0, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb8c3f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldmdbmi r1, {r2, r3, r9, sl, lr} │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0e13200 │ │ │ │ @@ -35359,15 +35359,15 @@ │ │ │ │ bvs 106a90 │ │ │ │ blls 18d278 │ │ │ │ @ instruction: 0x461ab113 │ │ │ │ andsvs r6, r3, r3, asr #20 │ │ │ │ andlt r2, r2, r1 │ │ │ │ stmibvs r1, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xe7ec6011 │ │ │ │ - rsbseq r3, fp, r4, asr pc │ │ │ │ + rsbseq r3, fp, ip, asr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8c44c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7381f4 │ │ │ │ stcvs 5, cr15, [r1, #692] @ 0x2b4 │ │ │ │ @ instruction: 0x46054b1b │ │ │ │ ldmdbmi fp, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -35394,15 +35394,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ stcvs 5, cr15, [r1, #52] @ 0x34 │ │ │ │ @ instruction: 0xf7dcbd70 │ │ │ │ svclt 0x0000eaec │ │ │ │ addeq r9, r6, r0, lsr #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq fp, fp, lr, ror r6 │ │ │ │ + rsbseq fp, fp, r6, lsl #13 │ │ │ │ addeq r9, r6, r6, asr r7 │ │ │ │ rsbsle r2, r9, r0, lsl #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @@ -35595,18 +35595,18 @@ │ │ │ │ ldrbtmi r1, [r9], #-621 @ 0xfffffd93 │ │ │ │ blx ef3554 │ │ │ │ @ instruction: 0xb3a86020 │ │ │ │ ldc 6, cr4, [pc, #12] @ 355f0 │ │ │ │ andcs r7, r0, r2, lsr #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ blvc 7f0bfc │ │ │ │ - blvc 870c70 │ │ │ │ + blvc 870c70 │ │ │ │ smlabteq lr, r3, r9, lr │ │ │ │ smlawteq r2, r3, r9, lr │ │ │ │ - blvc 870c0c │ │ │ │ + blvc 870c0c │ │ │ │ blvc 7f0c80 │ │ │ │ smlabteq r4, r3, r9, lr │ │ │ │ tsteq r0, r3, asr #19 │ │ │ │ tsteq r2, r3, asr #19 │ │ │ │ tsteq r4, r3, asr #19 │ │ │ │ tsteq r8, r3, asr #19 │ │ │ │ tsteq ip, r3, asr #19 │ │ │ │ @@ -35631,21 +35631,21 @@ │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbseq r3, fp, r6, lsl #28 │ │ │ │ - rsbseq r3, fp, r6, lsr #27 │ │ │ │ - addeq r6, r1, ip, lsl #24 │ │ │ │ + rsbseq r3, fp, lr, lsl #28 │ │ │ │ + rsbseq r3, fp, lr, lsr #27 │ │ │ │ + addeq r6, r1, r4, lsl ip │ │ │ │ vmla.i8 d20, d0, d2 │ │ │ │ ldrbtmi r1, [r9], #-669 @ 0xfffffd63 │ │ │ │ blt ff8f3614 │ │ │ │ - rsbseq r3, fp, r6, asr #26 │ │ │ │ + rsbseq r3, fp, lr, asr #26 │ │ │ │ @ instruction: 0xf8d36983 │ │ │ │ ldrbmi r0, [r0, -r4, asr #7]! │ │ │ │ cdpvs 1, 4, cr11, cr3, cr8, {2} │ │ │ │ mcrvs 1, 0, fp, cr3, cr3, {1} │ │ │ │ cdpvs 1, 8, cr11, cr0, cr3, {1} │ │ │ │ svclt 0x00183800 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @@ -35731,17 +35731,17 @@ │ │ │ │ ldrtmi r4, [r2], -r8, lsl #18 │ │ │ │ ldrbtmi r6, [r9], #-3680 @ 0xfffff1a0 │ │ │ │ @ instruction: 0xf9e4f3f3 │ │ │ │ @ instruction: 0xf7dce7e7 │ │ │ │ svclt 0x0000e846 │ │ │ │ @ instruction: 0x008692b2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - addeq r4, r0, ip, ror #31 │ │ │ │ + strdeq r4, [r0], r4 @ │ │ │ │ addeq r9, r6, lr, lsl r2 │ │ │ │ - @ instruction: 0x00804fbe │ │ │ │ + addeq r4, r0, r6, asr #31 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bicseq pc, r4, #204, 16 @ 0xcc0000 │ │ │ │ @ instruction: 0xf5ad492e │ │ │ │ blmi bd0d44 │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ @@ -35787,15 +35787,15 @@ │ │ │ │ @ instruction: 0xf50dd105 │ │ │ │ pop {r1, r6, r8, sl, fp, sp, lr} │ │ │ │ andlt r4, r3, r0, lsr r0 │ │ │ │ @ instruction: 0xf7db4770 │ │ │ │ svclt 0x0000efd6 │ │ │ │ addeq r9, r6, r0, asr #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq r4, [r0], lr │ │ │ │ + addeq r4, r0, r6, lsl #30 │ │ │ │ addeq r9, r6, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8cb08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, asr #31 │ │ │ │ ldrmi r4, [r0], -r4, lsl #12 │ │ │ │ blmi fc820c │ │ │ │ @@ -35816,15 +35816,15 @@ │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @ instruction: 0xf8a0f7de │ │ │ │ stmdacs r0, {r1, r2, ip, pc} │ │ │ │ strmi sp, [r1], -r0, asr #32 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf04cf0d0 │ │ │ │ blpl 7f0fbc │ │ │ │ - blvs 870fc0 │ │ │ │ + blvs 870fc0 │ │ │ │ blpl ff1f1444 │ │ │ │ blx 47153c │ │ │ │ blls 1eadf4 │ │ │ │ blpl 70fb4 │ │ │ │ stc 6, cr4, [sp, #96] @ 0x60 │ │ │ │ movwls r6, #23298 @ 0x5b02 │ │ │ │ bl df38fc │ │ │ │ @@ -35858,19 +35858,19 @@ │ │ │ │ @ instruction: 0xe7e530ff │ │ │ │ stmdals r5, {r0, r5, r6, r9, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf946f3f3 │ │ │ │ @ instruction: 0xf7dbe7d8 │ │ │ │ svclt 0x0000ef48 │ │ │ │ addeq r9, r6, r2, ror #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, fp, ip, lsl #21 │ │ │ │ - rsbseq r3, fp, ip, lsl sl │ │ │ │ + @ instruction: 0x007b3a94 │ │ │ │ + rsbseq r3, fp, r4, lsr #20 │ │ │ │ addeq r9, r6, r0, lsr r0 │ │ │ │ - rsbseq r3, fp, r2, lsl sl │ │ │ │ - addeq r6, r1, r8, ror r8 │ │ │ │ + rsbseq r3, fp, sl, lsl sl │ │ │ │ + addeq r6, r1, r0, lsl #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 2007298 │ │ │ │ blmi 20074a0 │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -35997,29 +35997,29 @@ │ │ │ │ ldmdami r4, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9a6f7e2 │ │ │ │ @ instruction: 0xf7dbe7d1 │ │ │ │ svclt 0x0000ee32 │ │ │ │ @ instruction: 0x00868fbc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, fp, r2, lsr r9 │ │ │ │ - rsbseq r3, fp, r8, lsr r9 │ │ │ │ - ldrhteq r3, [fp], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r8, fp, r2, lsl #15 │ │ │ │ - rsbseq r3, fp, ip, ror r8 │ │ │ │ - rsbseq r8, fp, r0, asr r7 │ │ │ │ - rsbseq r3, fp, r2, asr r8 │ │ │ │ - rsbseq r8, fp, r6, lsr #14 │ │ │ │ - rsbseq pc, lr, ip, lsr #13 │ │ │ │ + rsbseq r3, fp, sl, lsr r9 │ │ │ │ + rsbseq r3, fp, r0, asr #18 │ │ │ │ + ldrhteq r3, [fp], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r8, fp, sl, lsl #15 │ │ │ │ + rsbseq r3, fp, r4, lsl #17 │ │ │ │ + rsbseq r8, fp, r8, asr r7 │ │ │ │ + rsbseq r3, fp, sl, asr r8 │ │ │ │ + rsbseq r8, fp, lr, lsr #14 │ │ │ │ + ldrhteq pc, [lr], #-100 @ 0xffffff9c @ │ │ │ │ addeq r8, r6, r2, lsr #28 │ │ │ │ - rsbseq r3, fp, lr, lsl r8 │ │ │ │ - ldrshteq r3, [fp], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r8, fp, r8, asr #13 │ │ │ │ - ldrsbteq r3, [fp], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r8, fp, lr, lsr #13 │ │ │ │ + rsbseq r3, fp, r6, lsr #16 │ │ │ │ + ldrshteq r3, [fp], #-124 @ 0xffffff84 │ │ │ │ + ldrsbteq r8, [fp], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r3, fp, r2, ror #15 │ │ │ │ + ldrhteq r8, [fp], #-102 @ 0xffffff9a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff273fbc │ │ │ │ bmi 19474e0 │ │ │ │ blmi 194750c │ │ │ │ @ instruction: 0xf2ad447a │ │ │ │ @@ -36119,30 +36119,30 @@ │ │ │ │ @ instruction: 0xfff6f7e1 │ │ │ │ ldrbtmi r4, [r8], #-2068 @ 0xfffff7ec │ │ │ │ @ instruction: 0xf8b2f7e2 │ │ │ │ @ instruction: 0xf7dbe7a6 │ │ │ │ svclt 0x0000ed3e │ │ │ │ addeq r8, r6, r8, ror #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, fp, r2, lsr r7 │ │ │ │ - rsbseq r3, fp, r6, lsr r7 │ │ │ │ - addeq r6, r0, ip, lsl #6 │ │ │ │ - rsbseq r3, fp, r6, lsl #14 │ │ │ │ - rsbseq r3, fp, r4, lsr #13 │ │ │ │ - rsbseq r8, fp, r6, ror r5 │ │ │ │ - ldrhteq r3, [fp], #-100 @ 0xffffff9c │ │ │ │ - ldrhteq r3, [fp], #-104 @ 0xffffff98 │ │ │ │ - ldrsbteq pc, [lr], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbseq r3, fp, sl, lsr r7 │ │ │ │ + rsbseq r3, fp, lr, lsr r7 │ │ │ │ + addeq r6, r0, r4, lsl r3 │ │ │ │ + rsbseq r3, fp, lr, lsl #14 │ │ │ │ + rsbseq r3, fp, ip, lsr #13 │ │ │ │ + rsbseq r8, fp, lr, ror r5 │ │ │ │ + ldrhteq r3, [fp], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r3, fp, r0, asr #13 │ │ │ │ + rsbseq pc, lr, r2, ror #9 │ │ │ │ addeq r8, r6, lr, asr ip │ │ │ │ - rsbseq lr, sp, r2, lsr #17 │ │ │ │ - rsbseq r3, fp, r0, lsl r6 │ │ │ │ - rsbseq r3, fp, sl, lsl #12 │ │ │ │ - ldrsbteq r8, [fp], #-78 @ 0xffffffb2 │ │ │ │ - ldrshteq r3, [fp], #-80 @ 0xffffffb0 │ │ │ │ - addeq r6, r1, r6, asr r4 │ │ │ │ + rsbseq lr, sp, sl, lsr #17 │ │ │ │ + rsbseq r3, fp, r8, lsl r6 │ │ │ │ + rsbseq r3, fp, r2, lsl r6 │ │ │ │ + rsbseq r8, fp, r6, ror #9 │ │ │ │ + ldrshteq r3, [fp], #-88 @ 0xffffffa8 │ │ │ │ + addeq r6, r1, lr, asr r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8d070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ef9db8 │ │ │ │ blmi f2209c │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ @@ -36200,19 +36200,19 @@ │ │ │ │ stmdami sl, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7e24478 │ │ │ │ @ instruction: 0xf04ff811 │ │ │ │ @ instruction: 0xe7e530ff │ │ │ │ ldc 7, cr15, [sl], {219} @ 0xdb │ │ │ │ addeq r8, r6, lr, ror fp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, fp, r6, lsr #10 │ │ │ │ - ldrhteq r3, [fp], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r3, fp, lr, lsr #10 │ │ │ │ + rsbseq r3, fp, r0, asr #9 │ │ │ │ addeq r8, r6, ip, asr #21 │ │ │ │ - rsbseq r3, fp, lr, lsr #9 │ │ │ │ - addeq r6, r1, r4, lsl r3 │ │ │ │ + ldrhteq r3, [fp], #-70 @ 0xffffffba │ │ │ │ + addeq r6, r1, ip, lsl r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 1b477ec │ │ │ │ addlt r4, r7, ip, ror #22 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -36320,26 +36320,26 @@ │ │ │ │ ldmdami r1, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e14478 │ │ │ │ @ instruction: 0xe7a1ff1f │ │ │ │ bl feaf40b0 │ │ │ │ addeq r8, r6, r4, ror #20 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, fp, r0, ror r4 │ │ │ │ - rsbseq r7, lr, r8, lsr #2 │ │ │ │ - rsbseq r3, fp, ip, lsl #8 │ │ │ │ - rsbseq r3, fp, r8, lsl #7 │ │ │ │ - rsbseq r8, fp, sl, asr r2 │ │ │ │ + rsbseq r3, fp, r8, ror r4 │ │ │ │ + rsbseq r7, lr, r0, lsr r1 │ │ │ │ + rsbseq r3, fp, r4, lsl r4 │ │ │ │ + @ instruction: 0x007b3390 │ │ │ │ + rsbseq r8, fp, r2, ror #4 │ │ │ │ addeq r8, r6, r8, asr r9 │ │ │ │ - rsbseq r3, fp, r0, lsr #6 │ │ │ │ - ldrshteq r8, [fp], #-20 @ 0xffffffec │ │ │ │ - rsbseq r3, fp, sl, ror #5 │ │ │ │ - ldrhteq r8, [fp], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r3, fp, lr, asr #5 │ │ │ │ - rsbseq r8, fp, r0, lsr #3 │ │ │ │ + rsbseq r3, fp, r8, lsr #6 │ │ │ │ + ldrshteq r8, [fp], #-28 @ 0xffffffe4 │ │ │ │ + ldrshteq r3, [fp], #-34 @ 0xffffffde │ │ │ │ + rsbseq r8, fp, r4, asr #3 │ │ │ │ + ldrsbteq r3, [fp], #-38 @ 0xffffffda │ │ │ │ + rsbseq r8, fp, r8, lsr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fe907bd4 │ │ │ │ blmi fe907a10 │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -36409,15 +36409,15 @@ │ │ │ │ strmi r2, [r3], r1, lsl #2 │ │ │ │ blx ffff4212 │ │ │ │ stmdacs r0, {r3, ip, pc} │ │ │ │ strmi sp, [r1], -r1, rrx │ │ │ │ @ instruction: 0x4628465a │ │ │ │ vmla.i32 , q13, d15[0] │ │ │ │ blpl 7f1900 │ │ │ │ - blvs 871904 │ │ │ │ + blvs 871904 │ │ │ │ blpl ff1f1d88 │ │ │ │ blx 471e80 │ │ │ │ stcls 5, cr13, [r8, #-112] @ 0xffffff90 │ │ │ │ blpl f18f8 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf7db6b04 │ │ │ │ mcr 14, 0, lr, cr7, cr6, {4} │ │ │ │ @@ -36502,37 +36502,37 @@ │ │ │ │ bcc c7c8c │ │ │ │ movweq pc, #355 @ 0x163 @ │ │ │ │ blx 274410 │ │ │ │ @ instruction: 0xf7dbe788 │ │ │ │ svclt 0x0000ea40 │ │ │ │ addeq r8, r6, r8, ror #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, fp, r8, ror r2 │ │ │ │ - rsbseq r3, fp, r2, lsr #5 │ │ │ │ - ldrshteq r3, [fp], #-18 @ 0xffffffee │ │ │ │ - rsbseq r8, fp, r4, asr #1 │ │ │ │ - rsbseq r3, fp, r0, asr #4 │ │ │ │ - rsbseq r3, fp, sl, asr #4 │ │ │ │ - @ instruction: 0x007b3190 │ │ │ │ - rsbseq r3, fp, r2, ror #3 │ │ │ │ - rsbseq r3, fp, r0, lsl #3 │ │ │ │ - rsbseq r3, fp, r6, asr r4 │ │ │ │ + rsbseq r3, fp, r0, lsl #5 │ │ │ │ + rsbseq r3, fp, sl, lsr #5 │ │ │ │ + ldrshteq r3, [fp], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r8, fp, ip, asr #1 │ │ │ │ + rsbseq r3, fp, r8, asr #4 │ │ │ │ + rsbseq r3, fp, r2, asr r2 │ │ │ │ + @ instruction: 0x007b3198 │ │ │ │ + rsbseq r3, fp, sl, ror #3 │ │ │ │ + rsbseq r3, fp, r8, lsl #3 │ │ │ │ + rsbseq r3, fp, lr, asr r4 │ │ │ │ addeq r8, r6, lr, asr #13 │ │ │ │ - strdeq r5, [r0], r0 │ │ │ │ - ldrsbteq sl, [lr], #-38 @ 0xffffffda │ │ │ │ - rsbseq r3, fp, lr, lsl #2 │ │ │ │ - rsbseq r3, fp, ip, lsl #1 │ │ │ │ - strdeq r5, [r1], r0 │ │ │ │ - rsbseq r7, fp, sl, asr #30 │ │ │ │ - ldrsbteq r3, [fp], #-12 │ │ │ │ - rsbseq r3, fp, r2, lsr #32 │ │ │ │ - ldrshteq r7, [fp], #-228 @ 0xffffff1c │ │ │ │ - addeq r5, r0, r8, asr #24 │ │ │ │ - rsbseq sl, lr, lr, lsr #4 │ │ │ │ - rsbseq r3, fp, lr, lsl #1 │ │ │ │ + strdeq r5, [r0], r8 │ │ │ │ + ldrsbteq sl, [lr], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r3, fp, r6, lsl r1 │ │ │ │ + @ instruction: 0x007b3094 │ │ │ │ + strdeq r5, [r1], r8 │ │ │ │ + rsbseq r7, fp, r2, asr pc │ │ │ │ + rsbseq r3, fp, r4, ror #1 │ │ │ │ + rsbseq r3, fp, sl, lsr #32 │ │ │ │ + ldrshteq r7, [fp], #-236 @ 0xffffff14 │ │ │ │ + addeq r5, r0, r0, asr ip │ │ │ │ + rsbseq sl, lr, r6, lsr r2 │ │ │ │ + @ instruction: 0x007b3096 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ beq 72b5c │ │ │ │ svclt 0x00ccb085 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @@ -36617,23 +36617,23 @@ │ │ │ │ @ instruction: 0xf7e1300c │ │ │ │ stmdami sp, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e14478 │ │ │ │ @ instruction: 0xf04ffccb │ │ │ │ strdlt r3, [r5], -pc @ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrhteq r2, [fp], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r2, fp, r0, asr #31 │ │ │ │ - rsbseq r2, fp, r6, asr #31 │ │ │ │ - rsbseq r2, fp, ip, asr lr │ │ │ │ - rsbseq r7, fp, lr, lsr #26 │ │ │ │ - ldrshteq r2, [fp], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r2, fp, r6, lsl pc │ │ │ │ - rsbseq r2, fp, r6, lsr #28 │ │ │ │ - ldrshteq r7, [fp], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r2, fp, r4, asr #31 │ │ │ │ + rsbseq r2, fp, r8, asr #31 │ │ │ │ + rsbseq r2, fp, lr, asr #31 │ │ │ │ + rsbseq r2, fp, r4, ror #28 │ │ │ │ + rsbseq r7, fp, r6, lsr sp │ │ │ │ + ldrshteq r2, [fp], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r2, fp, lr, lsl pc │ │ │ │ + rsbseq r2, fp, lr, lsr #28 │ │ │ │ + rsbseq r7, fp, r0, lsl #26 │ │ │ │ vst3.8 {d27-d29}, [pc], ip │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bicseq pc, r0, #204, 16 @ 0xcc0000 │ │ │ │ ldmdbmi r7!, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf5ad4b37 │ │ │ │ ldrbtmi r6, [r9], #-3394 @ 0xfffff2be │ │ │ │ @@ -36688,18 +36688,18 @@ │ │ │ │ stmdbmi r9, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ mcrvs 6, 3, r4, cr0, cr2, {1} │ │ │ │ vsri.32 q10, , #14 │ │ │ │ strb pc, [r7, r9, ror #20]! @ │ │ │ │ stmia sl, {r0, r1, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r8, r6, lr, asr #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, fp, ip, ror lr │ │ │ │ - strdeq r4, [r0], r6 │ │ │ │ + rsbseq r2, fp, r4, lsl #29 │ │ │ │ + strdeq r4, [r0], lr │ │ │ │ addeq r8, r6, r8, lsr #6 │ │ │ │ - addeq r4, r0, r8, asr #1 │ │ │ │ + ldrdeq r4, [r0], r0 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bicseq pc, r4, #204, 16 @ 0xcc0000 │ │ │ │ @ instruction: 0xf5ad4933 │ │ │ │ blmi d11c3c │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ @@ -36719,15 +36719,15 @@ │ │ │ │ @ instruction: 0xf50d6340 │ │ │ │ stmdage r7, {r0, r1, r6, r8, sp, lr} │ │ │ │ mrsls r9, LR_usr │ │ │ │ tstls r1, r1, lsl #4 │ │ │ │ @ instruction: 0x46054619 │ │ │ │ svc 0x00e4f7da │ │ │ │ blpl 7f1dd8 │ │ │ │ - blvs 871ddc │ │ │ │ + blvs 871ddc │ │ │ │ blpl ff1f2260 │ │ │ │ blx 472358 │ │ │ │ @ instruction: 0x4628d51e │ │ │ │ blpl f1dd0 │ │ │ │ blvs 171dd4 │ │ │ │ stc 7, cr15, [sl], #-876 @ 0xfffffc94 │ │ │ │ ldc 0, cr3, [sp, #8] │ │ │ │ @@ -36750,40 +36750,40 @@ │ │ │ │ @ instruction: 0xf50dd105 │ │ │ │ pop {r1, r6, r8, sl, fp, sp, lr} │ │ │ │ andlt r4, r3, r0, lsr r0 │ │ │ │ @ instruction: 0xf7db4770 │ │ │ │ svclt 0x0000e850 │ │ │ │ addeq r8, r6, r8, asr #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, fp, r6, ror sp │ │ │ │ - strdeq r3, [r0], r2 │ │ │ │ + rsbseq r2, fp, lr, ror sp │ │ │ │ + strdeq r3, [r0], sl │ │ │ │ addeq r8, r6, r4, lsr #4 │ │ │ │ cdpvs 1, 4, cr11, cr2, cr8, {2} │ │ │ │ mcrvs 1, 0, fp, cr2, cr10, {1} │ │ │ │ cdpvs 1, 8, cr11, cr3, cr10, {1} │ │ │ │ bmi e2c8c │ │ │ │ @ instruction: 0xf7fe447a │ │ │ │ ldrbmi fp, [r0, -r5, lsl #31]! │ │ │ │ - ldrhteq r2, [fp], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r2, fp, r4, asr #25 │ │ │ │ @ instruction: 0xb1504694 │ │ │ │ cmplt r2, r2, asr #28 │ │ │ │ teqlt r2, r2, lsl #28 │ │ │ │ smlawblt r3, r3, lr, r6 │ │ │ │ strbtmi r4, [r3], -r2, lsl #20 │ │ │ │ @ instruction: 0xf7fe447a │ │ │ │ @ instruction: 0x4770bf75 │ │ │ │ - rsbseq r2, fp, r8, lsr #25 │ │ │ │ + ldrhteq r2, [fp], #-192 @ 0xffffff40 │ │ │ │ @ instruction: 0xb1504694 │ │ │ │ cmplt r2, r2, asr #28 │ │ │ │ teqlt r2, r2, lsl #28 │ │ │ │ smlawblt r3, r3, lr, r6 │ │ │ │ strbtmi r4, [r3], -r2, lsl #20 │ │ │ │ @ instruction: 0xf7fe447a │ │ │ │ ldrbmi fp, [r0, -r5, ror #30]! │ │ │ │ - @ instruction: 0x007b2c94 │ │ │ │ + @ instruction: 0x007b2c9c │ │ │ │ ldrlt fp, [r0, #-464] @ 0xfffffe30 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ addlt r6, r2, r4, asr #28 │ │ │ │ mcrvs 1, 0, fp, cr4, cr4, {3} │ │ │ │ @ instruction: 0xf8d0b164 │ │ │ │ @@ -36791,15 +36791,15 @@ │ │ │ │ andle r0, r7, r0, lsl #30 │ │ │ │ ldmne r3, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd4a04 │ │ │ │ ldrbtmi ip, [sl], #-0 │ │ │ │ @ instruction: 0xff48f7fe │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbseq r2, fp, r2, ror #24 │ │ │ │ + rsbseq r2, fp, sl, ror #24 │ │ │ │ mcrvs 1, 2, fp, cr3, cr8, {7} │ │ │ │ cdpvs 1, 0, cr11, cr3, cr11, {7} │ │ │ │ mcrvs 1, 4, fp, cr3, cr11, {6} │ │ │ │ ldrlt fp, [r0, #-459] @ 0xfffffe35 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ @@ -36809,15 +36809,15 @@ │ │ │ │ blne 711ce8 │ │ │ │ bl 18d1dec │ │ │ │ bmi 1398f0 │ │ │ │ @ instruction: 0x3c00e9cd │ │ │ │ @ instruction: 0xf7fe447a │ │ │ │ andlt pc, r2, r3, lsr #30 │ │ │ │ @ instruction: 0x4770bd10 │ │ │ │ - rsbseq r2, fp, r4, lsr #24 │ │ │ │ + rsbseq r2, fp, ip, lsr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ tstpgt ip, #14614528 @ p-variant is OBSOLETE @ 0xdf0000 │ │ │ │ stmiami r7, {r2, r9, sl, lr}^ │ │ │ │ ldrbtmi fp, [ip], #145 @ 0x91 │ │ │ │ @@ -36886,15 +36886,15 @@ │ │ │ │ @ instruction: 0xf7dd43bc │ │ │ │ andls pc, lr, r5, asr #16 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ strmi r8, [r1], -r3, ror #1 │ │ │ │ @ instruction: 0x4630463a │ │ │ │ @ instruction: 0xf7f0f0ce │ │ │ │ blpl 7f2074 │ │ │ │ - blvs 872078 │ │ │ │ + blvs 872078 │ │ │ │ blvs ff1b24fc │ │ │ │ blx 4725f4 │ │ │ │ blls 3edea8 │ │ │ │ blpl 1f206c │ │ │ │ stc 6, cr4, [sp, #96] @ 0x60 │ │ │ │ movwls r6, #35588 @ 0x8b04 │ │ │ │ b ff6f49b0 │ │ │ │ @@ -37016,32 +37016,32 @@ │ │ │ │ ldrbtmi r4, [sl], #-1568 @ 0xfffff9e0 │ │ │ │ stc2 7, cr15, [ip, #1016] @ 0x3f8 │ │ │ │ stmdbcs r0, {r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xe737d1d6 │ │ │ │ mrc 7, 1, APSR_nzcv, cr10, cr10, {6} │ │ │ │ addeq r8, r6, lr, ror #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrshteq r2, [fp], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r2, fp, r0, lsl #21 │ │ │ │ - rsbseq r7, fp, r2, asr r9 │ │ │ │ - rsbseq r6, lr, r4, lsr #15 │ │ │ │ - rsbseq r2, fp, r2, ror sl │ │ │ │ - rsbseq r2, fp, r8, lsl sl │ │ │ │ - rsbseq r2, fp, r6, ror #18 │ │ │ │ - rsbseq lr, lr, r2, ror #15 │ │ │ │ + ldrshteq r2, [fp], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r2, fp, r8, lsl #21 │ │ │ │ + rsbseq r7, fp, sl, asr r9 │ │ │ │ + rsbseq r6, lr, ip, lsr #15 │ │ │ │ + rsbseq r2, fp, sl, ror sl │ │ │ │ + rsbseq r2, fp, r0, lsr #20 │ │ │ │ + rsbseq r2, fp, lr, ror #18 │ │ │ │ + rsbseq lr, lr, sl, ror #15 │ │ │ │ addeq r7, r6, r4, asr #30 │ │ │ │ - rsbseq r2, fp, r4, lsr sl │ │ │ │ - rsbseq r2, fp, r6, ror #17 │ │ │ │ - rsbseq r2, fp, r8, lsr r9 │ │ │ │ - ldrsbteq r2, [fp], #-138 @ 0xffffff76 │ │ │ │ - rsbseq lr, lr, r6, lsr #13 │ │ │ │ - rsbseq r2, fp, r6, lsl r8 │ │ │ │ - addeq r5, r1, sl, ror r6 │ │ │ │ - ldrsbteq r7, [fp], #-98 @ 0xffffff9e │ │ │ │ - rsbseq lr, lr, sl, asr r6 │ │ │ │ + rsbseq r2, fp, ip, lsr sl │ │ │ │ + rsbseq r2, fp, lr, ror #17 │ │ │ │ + rsbseq r2, fp, r0, asr #18 │ │ │ │ + rsbseq r2, fp, r2, ror #17 │ │ │ │ + rsbseq lr, lr, lr, lsr #13 │ │ │ │ + rsbseq r2, fp, lr, lsl r8 │ │ │ │ + addeq r5, r1, r2, lsl #13 │ │ │ │ + ldrsbteq r7, [fp], #-106 @ 0xffffff96 │ │ │ │ + rsbseq lr, lr, r2, ror #12 │ │ │ │ subsle r2, r6, r0, lsl #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r5, asr #28 │ │ │ │ stccs 6, cr4, [r0, #-16] │ │ │ │ @@ -37116,21 +37116,21 @@ │ │ │ │ movwls r2, #9036 @ 0x234c │ │ │ │ @ instruction: 0xf7fe447a │ │ │ │ ldr pc, [r5, r3, asr #25] │ │ │ │ @ instruction: 0x3110e9d4 │ │ │ │ blcc 7f6e4 │ │ │ │ mvnscc pc, r1, asr #2 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - rsbseq r2, fp, sl, ror r7 │ │ │ │ - rsbseq r2, fp, ip, lsl #14 │ │ │ │ - ldrsbteq r7, [fp], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r2, fp, sl, lsl #16 │ │ │ │ - rsbseq r2, fp, lr, ror #13 │ │ │ │ - @ instruction: 0x007b2790 │ │ │ │ - rsbseq r2, fp, r4, ror r7 │ │ │ │ + rsbseq r2, fp, r2, lsl #15 │ │ │ │ + rsbseq r2, fp, r4, lsl r7 │ │ │ │ + rsbseq r7, fp, r6, ror #11 │ │ │ │ + rsbseq r2, fp, r2, lsl r8 │ │ │ │ + ldrshteq r2, [fp], #-102 @ 0xffffff9a │ │ │ │ + @ instruction: 0x007b2798 │ │ │ │ + rsbseq r2, fp, ip, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4692b093 │ │ │ │ stmdacs r4!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8df461d │ │ │ │ @@ -37668,69 +37668,69 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff6f55ca │ │ │ │ @ instruction: 0x4631483a │ │ │ │ @ instruction: 0xf7e04478 │ │ │ │ ldr pc, [lr], #3221 @ 0xc95 │ │ │ │ addeq r7, r6, r6, lsl #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, fp, r2, lsr #11 │ │ │ │ - ldrhteq r2, [fp], #-108 @ 0xffffff94 │ │ │ │ - ldrsbteq r2, [fp], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r2, fp, sl, ror r4 │ │ │ │ - rsbseq r7, fp, ip, asr #6 │ │ │ │ + rsbseq r2, fp, sl, lsr #11 │ │ │ │ + rsbseq r2, fp, r4, asr #13 │ │ │ │ + rsbseq r2, fp, r2, ror #13 │ │ │ │ + rsbseq r2, fp, r2, lsl #9 │ │ │ │ + rsbseq r7, fp, r4, asr r3 │ │ │ │ addeq r7, r6, r2, ror #20 │ │ │ │ - rsbseq r2, fp, r4, lsl r4 │ │ │ │ - rsbseq r7, fp, r6, ror #5 │ │ │ │ - ldrshteq r2, [fp], #-50 @ 0xffffffce │ │ │ │ - rsbseq r7, fp, r4, asr #5 │ │ │ │ - rsbseq r2, fp, ip, ror r3 │ │ │ │ - rsbseq r2, fp, ip, lsr r3 │ │ │ │ - rsbseq r7, fp, lr, lsl #4 │ │ │ │ - rsbseq r2, fp, lr, lsl r3 │ │ │ │ - ldrshteq r7, [fp], #-16 │ │ │ │ - rsbseq r2, fp, r8, ror r3 │ │ │ │ - rsbseq r2, fp, r6, ror #6 │ │ │ │ - ldrshteq r4, [fp], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r2, fp, lr, ror #3 │ │ │ │ + rsbseq r2, fp, ip, lsl r4 │ │ │ │ + rsbseq r7, fp, lr, ror #5 │ │ │ │ + ldrshteq r2, [fp], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r7, fp, ip, asr #5 │ │ │ │ rsbseq r2, fp, r4, lsl #7 │ │ │ │ - rsbseq r2, fp, sl, asr #3 │ │ │ │ - rsbseq r2, fp, r2, lsr #6 │ │ │ │ - rsbseq r2, fp, r2, lsr #3 │ │ │ │ - rsbseq r7, fp, r4, ror r0 │ │ │ │ - rsbseq r2, fp, r8, lsr #2 │ │ │ │ - ldrshteq r6, [fp], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r2, fp, r0, lsl r1 │ │ │ │ - rsbseq r6, fp, r2, ror #31 │ │ │ │ - ldrshteq r2, [fp], #-0 │ │ │ │ - addeq r4, r1, r6, asr pc │ │ │ │ - ldrsbteq r2, [fp], #-8 │ │ │ │ - addeq r4, r1, lr, lsr pc │ │ │ │ - rsbseq r2, fp, r8, lsr #3 │ │ │ │ - @ instruction: 0x007b2190 │ │ │ │ - rsbseq r2, fp, ip, lsr #4 │ │ │ │ - ldrhteq r1, [fp], #-254 @ 0xffffff02 │ │ │ │ - @ instruction: 0x007b6e92 │ │ │ │ - @ instruction: 0x007b1f9c │ │ │ │ - @ instruction: 0x007b219e │ │ │ │ - ldrsbteq r1, [fp], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r6, fp, r4, lsr #27 │ │ │ │ - rsbseq r1, fp, r6, lsr #29 │ │ │ │ - rsbseq r6, fp, sl, ror sp │ │ │ │ - rsbseq r1, fp, lr, lsl #29 │ │ │ │ - rsbseq r6, fp, r0, ror #26 │ │ │ │ - rsbseq r1, fp, r4, ror #28 │ │ │ │ - rsbseq r6, fp, r8, lsr sp │ │ │ │ - rsbseq r1, fp, sl, asr #28 │ │ │ │ - rsbseq r6, fp, ip, lsl sp │ │ │ │ - rsbseq r1, fp, lr, lsr #28 │ │ │ │ - rsbseq r6, fp, r0, lsl #26 │ │ │ │ - rsbseq r1, fp, r2, lsl #28 │ │ │ │ - ldrsbteq r6, [fp], #-198 @ 0xffffff3a │ │ │ │ - ldrhteq r1, [fp], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r6, fp, ip, lsl #25 │ │ │ │ + rsbseq r2, fp, r4, asr #6 │ │ │ │ + rsbseq r7, fp, r6, lsl r2 │ │ │ │ + rsbseq r2, fp, r6, lsr #6 │ │ │ │ + ldrshteq r7, [fp], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r2, fp, r0, lsl #7 │ │ │ │ + rsbseq r2, fp, lr, ror #6 │ │ │ │ + ldrshteq r4, [fp], #-218 @ 0xffffff26 │ │ │ │ + ldrshteq r2, [fp], #-22 @ 0xffffffea │ │ │ │ + rsbseq r2, fp, ip, lsl #7 │ │ │ │ + ldrsbteq r2, [fp], #-18 @ 0xffffffee │ │ │ │ + rsbseq r2, fp, sl, lsr #6 │ │ │ │ + rsbseq r2, fp, sl, lsr #3 │ │ │ │ + rsbseq r7, fp, ip, ror r0 │ │ │ │ + rsbseq r2, fp, r0, lsr r1 │ │ │ │ + rsbseq r7, fp, r4 │ │ │ │ + rsbseq r2, fp, r8, lsl r1 │ │ │ │ + rsbseq r6, fp, sl, ror #31 │ │ │ │ + ldrshteq r2, [fp], #-8 │ │ │ │ + addeq r4, r1, lr, asr pc │ │ │ │ + rsbseq r2, fp, r0, ror #1 │ │ │ │ + addeq r4, r1, r6, asr #30 │ │ │ │ + ldrhteq r2, [fp], #-16 │ │ │ │ + @ instruction: 0x007b2198 │ │ │ │ + rsbseq r2, fp, r4, lsr r2 │ │ │ │ + rsbseq r1, fp, r6, asr #31 │ │ │ │ + @ instruction: 0x007b6e9a │ │ │ │ + rsbseq r1, fp, r4, lsr #31 │ │ │ │ + rsbseq r2, fp, r6, lsr #3 │ │ │ │ + ldrsbteq r1, [fp], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r6, fp, ip, lsr #27 │ │ │ │ + rsbseq r1, fp, lr, lsr #29 │ │ │ │ + rsbseq r6, fp, r2, lsl #27 │ │ │ │ + @ instruction: 0x007b1e96 │ │ │ │ + rsbseq r6, fp, r8, ror #26 │ │ │ │ + rsbseq r1, fp, ip, ror #28 │ │ │ │ + rsbseq r6, fp, r0, asr #26 │ │ │ │ + rsbseq r1, fp, r2, asr lr │ │ │ │ + rsbseq r6, fp, r4, lsr #26 │ │ │ │ + rsbseq r1, fp, r6, lsr lr │ │ │ │ + rsbseq r6, fp, r8, lsl #26 │ │ │ │ + rsbseq r1, fp, sl, lsl #28 │ │ │ │ + ldrsbteq r6, [fp], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r1, fp, r0, asr #27 │ │ │ │ + @ instruction: 0x007b6c94 │ │ │ │ rsbsle r2, r0, r0, lsl #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r4, asr #28 │ │ │ │ rsble r2, r0, r0, lsl #24 │ │ │ │ @@ -38051,25 +38051,25 @@ │ │ │ │ @ instruction: 0xf7e0300c │ │ │ │ stmdami pc, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7e04478 │ │ │ │ @ instruction: 0xe7ecf997 │ │ │ │ strdeq r7, [r6], r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r1, fp, lr, lsr #20 │ │ │ │ - rsbseq r6, fp, r2, lsl #18 │ │ │ │ - rsbseq r1, fp, lr, ror r9 │ │ │ │ + rsbseq r1, fp, r6, lsr sl │ │ │ │ + rsbseq r6, fp, sl, lsl #18 │ │ │ │ + rsbseq r1, fp, r6, lsl #19 │ │ │ │ addeq r6, r6, ip, ror pc │ │ │ │ - rsbseq r1, fp, sl, lsr #18 │ │ │ │ - rsbseq r1, fp, ip, lsr #17 │ │ │ │ - rsbseq r6, fp, r0, lsl #15 │ │ │ │ - rsbseq r1, fp, r2, ror #15 │ │ │ │ - ldrhteq r6, [fp], #-100 @ 0xffffff9c │ │ │ │ - ldrhteq r1, [fp], #-126 @ 0xffffff82 │ │ │ │ - @ instruction: 0x007b6690 │ │ │ │ + rsbseq r1, fp, r2, lsr r9 │ │ │ │ + ldrhteq r1, [fp], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r6, fp, r8, lsl #15 │ │ │ │ + rsbseq r1, fp, sl, ror #15 │ │ │ │ + ldrhteq r6, [fp], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r1, fp, r6, asr #15 │ │ │ │ + @ instruction: 0x007b6698 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ bmi 14094e0 │ │ │ │ addlt r4, fp, pc, asr #22 │ │ │ │ @@ -38150,20 +38150,20 @@ │ │ │ │ ldmvs r0!, {r0, r2, r3, r4, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0cca905 │ │ │ │ @ instruction: 0xe781f3d9 │ │ │ │ stcl 7, cr15, [r0, #-868]! @ 0xfffffc9c │ │ │ │ addeq r6, r6, ip, asr sp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r6, r6, lr, lsl sp │ │ │ │ - rsbseq r1, fp, r4, asr #13 │ │ │ │ - @ instruction: 0x007b6598 │ │ │ │ - rsbseq r1, fp, sl, lsr #13 │ │ │ │ - rsbseq r6, fp, lr, ror r5 │ │ │ │ - rsbseq r1, fp, r2, ror #12 │ │ │ │ - rsbseq r6, fp, r4, lsr r5 │ │ │ │ + rsbseq r1, fp, ip, asr #13 │ │ │ │ + rsbseq r6, fp, r0, lsr #11 │ │ │ │ + ldrhteq r1, [fp], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r6, fp, r6, lsl #11 │ │ │ │ + rsbseq r1, fp, sl, ror #12 │ │ │ │ + rsbseq r6, fp, ip, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb8f004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ ldrdeq pc, [r8], r0 │ │ │ │ @ instruction: 0xf05a4617 │ │ │ │ strmi pc, [r4], -r7, lsl #12 │ │ │ │ @@ -38266,20 +38266,20 @@ │ │ │ │ @ instruction: 0xfff0f7df │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bfi r4, sl, #12, #7 │ │ │ │ ldcl 7, cr15, [r8], #-868 @ 0xfffffc9c │ │ │ │ umulleq r6, r6, r0, fp @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r6, r6, ip, asr fp │ │ │ │ - rsbseq r1, fp, r0, lsr #10 │ │ │ │ - ldrshteq r6, [fp], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r1, fp, r8, lsr #14 │ │ │ │ - rsbseq r1, fp, r2, lsl r7 │ │ │ │ - rsbseq r1, fp, r0, ror r4 │ │ │ │ - rsbseq r6, fp, r2, asr #6 │ │ │ │ + rsbseq r1, fp, r8, lsr #10 │ │ │ │ + ldrshteq r6, [fp], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r1, fp, r0, lsr r7 │ │ │ │ + rsbseq r1, fp, sl, lsl r7 │ │ │ │ + rsbseq r1, fp, r8, ror r4 │ │ │ │ + rsbseq r6, fp, sl, asr #6 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ blcs 538e0 │ │ │ │ cdpvs 0, 0, cr13, cr3, cr13, {2} │ │ │ │ suble r2, sl, r0, lsl #22 │ │ │ │ blcs 539ec │ │ │ │ blvs fe52c100 │ │ │ │ biccc pc, r3, #201326595 @ 0xc000003 │ │ │ │ @@ -38370,26 +38370,26 @@ │ │ │ │ mcr2 7, 3, pc, cr0, cr15, {6} @ │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xff1cf7df │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e790 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - ldrsbteq r1, [fp], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r1, fp, r6, lsr r6 │ │ │ │ - rsbseq r1, fp, r0, lsr #7 │ │ │ │ - rsbseq r6, fp, r4, ror r2 │ │ │ │ - rsbseq r1, fp, r8, ror r3 │ │ │ │ - rsbseq r6, fp, ip, asr #4 │ │ │ │ - ldrshteq r1, [fp], #-46 @ 0xffffffd2 │ │ │ │ - ldrsbteq r6, [fp], #-18 @ 0xffffffee │ │ │ │ - rsbseq r1, fp, r0, ror #5 │ │ │ │ - ldrhteq r6, [fp], #-20 @ 0xffffffec │ │ │ │ - rsbseq r1, fp, r4, asr #5 │ │ │ │ - addeq r4, r1, sl, lsr #2 │ │ │ │ + rsbseq r1, fp, r2, ror #7 │ │ │ │ + rsbseq r1, fp, lr, lsr r6 │ │ │ │ + rsbseq r1, fp, r8, lsr #7 │ │ │ │ + rsbseq r6, fp, ip, ror r2 │ │ │ │ + rsbseq r1, fp, r0, lsl #7 │ │ │ │ + rsbseq r6, fp, r4, asr r2 │ │ │ │ + rsbseq r1, fp, r6, lsl #6 │ │ │ │ + ldrsbteq r6, [fp], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r1, fp, r8, ror #5 │ │ │ │ + ldrhteq r6, [fp], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r1, fp, ip, asr #5 │ │ │ │ + addeq r4, r1, r2, lsr r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 10899f0 │ │ │ │ blmi 1089a18 │ │ │ │ addlt r4, r4, sl, ror r4 │ │ │ │ @@ -38454,21 +38454,21 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7df4478 │ │ │ │ @ instruction: 0xf04ffe75 │ │ │ │ @ instruction: 0xe7cc33ff │ │ │ │ b ffff6200 │ │ │ │ addeq r6, r6, r0, ror #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r1, fp, lr, ror #8 │ │ │ │ - rsbseq r1, fp, r0, ror #8 │ │ │ │ + rsbseq r1, fp, r6, ror r4 │ │ │ │ + rsbseq r1, fp, r8, ror #8 │ │ │ │ addeq r6, r6, r6, asr #15 │ │ │ │ - rsbseq r1, fp, r2, lsr #3 │ │ │ │ - rsbseq r6, fp, r6, ror r0 │ │ │ │ - rsbseq r1, fp, sl, ror r1 │ │ │ │ - rsbseq r6, fp, ip, asr #32 │ │ │ │ + rsbseq r1, fp, sl, lsr #3 │ │ │ │ + rsbseq r6, fp, lr, ror r0 │ │ │ │ + rsbseq r1, fp, r2, lsl #3 │ │ │ │ + rsbseq r6, fp, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r4], -r9, lsl #1 │ │ │ │ ldrmi r4, [sp], -r5, lsr #21 │ │ │ │ ldrbtmi r4, [sl], #-2981 @ 0xfffff45b │ │ │ │ @@ -38634,31 +38634,31 @@ │ │ │ │ @ instruction: 0xf04f4816 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 7, cr15, [ip, #-892] @ 0xfffffc84 │ │ │ │ @ instruction: 0xf7d9e7d2 │ │ │ │ svclt 0x0000e998 │ │ │ │ addeq r6, r6, r2, lsr #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r1, fp, r0, asr r3 │ │ │ │ - rsbseq r1, fp, sl, asr #1 │ │ │ │ - ldrsbteq r4, [lr], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r4, lr, sl, asr sp │ │ │ │ - rsbseq r1, fp, ip, lsr r0 │ │ │ │ - rsbseq r1, fp, r0, ror #5 │ │ │ │ + rsbseq r1, fp, r8, asr r3 │ │ │ │ + ldrsbteq r1, [fp], #-2 │ │ │ │ + ldrsbteq r4, [lr], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r4, lr, r2, ror #26 │ │ │ │ + rsbseq r1, fp, r4, asr #32 │ │ │ │ + rsbseq r1, fp, r8, ror #5 │ │ │ │ addeq r6, r6, ip, lsr r5 │ │ │ │ - rsbseq r0, fp, sl, lsl pc │ │ │ │ - rsbseq r5, fp, lr, ror #27 │ │ │ │ - rsbseq r0, fp, r0, lsl #30 │ │ │ │ - ldrsbteq r5, [fp], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r0, fp, r0, ror #29 │ │ │ │ - ldrhteq r5, [fp], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r0, fp, r4, asr #29 │ │ │ │ - @ instruction: 0x007b5d96 │ │ │ │ - rsbseq r0, fp, r8, lsr #29 │ │ │ │ - rsbseq r5, fp, sl, ror sp │ │ │ │ + rsbseq r0, fp, r2, lsr #30 │ │ │ │ + ldrshteq r5, [fp], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r0, fp, r8, lsl #30 │ │ │ │ + ldrsbteq r5, [fp], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r0, fp, r8, ror #29 │ │ │ │ + ldrhteq r5, [fp], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r0, fp, ip, asr #29 │ │ │ │ + @ instruction: 0x007b5d9e │ │ │ │ + ldrhteq r0, [fp], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r5, fp, r2, lsl #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ umulllt r4, r7, r3, sl │ │ │ │ ldrbtmi r4, [sl], #-2963 @ 0xfffff46d │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -38805,25 +38805,25 @@ │ │ │ │ ldmdami r0, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fedf678e │ │ │ │ @ instruction: 0xf7d9e74e │ │ │ │ svclt 0x0000e842 │ │ │ │ addeq r6, r6, lr, lsr #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r0, fp, sl, lsl #27 │ │ │ │ - rsbseq r5, fp, lr, asr ip │ │ │ │ - rsbseq r0, fp, r2, ror sp │ │ │ │ - rsbseq r5, fp, r6, asr #24 │ │ │ │ + @ instruction: 0x007b0d92 │ │ │ │ + rsbseq r5, fp, r6, ror #24 │ │ │ │ + rsbseq r0, fp, sl, ror sp │ │ │ │ + rsbseq r5, fp, lr, asr #24 │ │ │ │ addeq r6, r6, r8, asr #6 │ │ │ │ - rsbseq r0, fp, r6, lsl #26 │ │ │ │ - rsbseq r0, fp, sl, lsr ip │ │ │ │ - rsbseq r5, fp, lr, lsl #22 │ │ │ │ - rsbseq r0, fp, r0, lsl #24 │ │ │ │ - ldrshteq r0, [fp], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r5, fp, lr, asr #21 │ │ │ │ + rsbseq r0, fp, lr, lsl #26 │ │ │ │ + rsbseq r0, fp, r2, asr #24 │ │ │ │ + rsbseq r5, fp, r6, lsl fp │ │ │ │ + rsbseq r0, fp, r8, lsl #24 │ │ │ │ + rsbseq r0, fp, r2, lsl #24 │ │ │ │ + ldrsbteq r5, [fp], #-166 @ 0xffffff5a │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, r3, lsl #19 │ │ │ │ bicmi pc, r4, #13828096 @ 0xd30000 │ │ │ │ suble r2, r8, r0, lsl #24 │ │ │ │ @@ -38965,20 +38965,20 @@ │ │ │ │ stmdami sl, {r0, r1, r2, r5, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b6f7df │ │ │ │ stmdbls r3, {r3, fp, lr} │ │ │ │ @ instruction: 0xf7df4478 │ │ │ │ blls 137460 │ │ │ │ svclt 0x0000e72e │ │ │ │ - rsbseq r0, fp, r4, asr #22 │ │ │ │ - rsbseq r0, fp, r2, lsr #22 │ │ │ │ - ldrshteq r5, [fp], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r0, fp, r6, ror r9 │ │ │ │ - rsbseq r0, fp, r0, ror r9 │ │ │ │ - rsbseq r5, fp, r4, asr #16 │ │ │ │ + rsbseq r0, fp, ip, asr #22 │ │ │ │ + rsbseq r0, fp, sl, lsr #22 │ │ │ │ + ldrshteq r5, [fp], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r0, fp, lr, ror r9 │ │ │ │ + rsbseq r0, fp, r8, ror r9 │ │ │ │ + rsbseq r5, fp, ip, asr #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb8fcc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs r3, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ bicmi pc, r4, #13828096 @ 0xd30000 │ │ │ │ pli [r0, #244] @ 0xf4 │ │ │ │ @@ -38987,15 +38987,15 @@ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrvs 0, 1, r8, cr3, cr2, {4} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ cdpvs 0, 10, cr8, cr3, cr14, {4} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldc 0, cr8, [r4, #552] @ 0x228 │ │ │ │ @ instruction: 0x46027b1e │ │ │ │ - blvs 87414c │ │ │ │ + blvs 87414c │ │ │ │ cdp 8, 11, cr6, cr4, cr11, {3} │ │ │ │ ldrmi r7, [lr], -r6, asr #23 │ │ │ │ cmppne r8, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ blx 4746d0 │ │ │ │ blmi 182dd0c │ │ │ │ stc 6, cr4, [sp, #64] @ 0x40 │ │ │ │ andcs r7, r3, #0, 22 │ │ │ │ @@ -39087,24 +39087,24 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf984f7df │ │ │ │ strb r9, [r7, r5, lsl #22] │ │ │ │ ldmdaeq r0, {r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svc 0x00daf7d8 │ │ │ │ svclt 0x0000e76c │ │ │ │ ... │ │ │ │ - rsbseq r0, fp, ip, lsr #23 │ │ │ │ - rsbseq r0, fp, r2, ror fp │ │ │ │ - ldrsbteq r0, [fp], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r0, fp, r8, ror r8 │ │ │ │ - rsbseq fp, sp, r2, lsr sl │ │ │ │ - rsbseq r0, fp, ip, asr sl │ │ │ │ - ldrhteq r0, [fp], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r5, fp, r8, lsl #13 │ │ │ │ - @ instruction: 0x007b0796 │ │ │ │ - rsbseq r5, fp, sl, ror #12 │ │ │ │ + ldrhteq r0, [fp], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r0, fp, sl, ror fp │ │ │ │ + ldrsbteq r0, [fp], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r0, fp, r0, lsl #17 │ │ │ │ + rsbseq fp, sp, sl, lsr sl │ │ │ │ + rsbseq r0, fp, r4, ror #20 │ │ │ │ + ldrhteq r0, [fp], #-124 @ 0xffffff84 │ │ │ │ + @ instruction: 0x007b5690 │ │ │ │ + @ instruction: 0x007b079e │ │ │ │ + rsbseq r5, fp, r2, ror r6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwls fp, #12421 @ 0x3085 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ mcrvs 0, 2, r8, cr12, cr14, {4} │ │ │ │ @@ -39210,21 +39210,21 @@ │ │ │ │ cmppcc r2, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ @ instruction: 0xf7de300c │ │ │ │ stmdami r9, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ @ instruction: 0xf884f7df │ │ │ │ strb r9, [r9, r2, lsl #22] │ │ │ │ - ldrhteq r0, [fp], #-110 @ 0xffffff92 │ │ │ │ - @ instruction: 0x007b5592 │ │ │ │ - rsbseq r0, fp, sl, ror r6 │ │ │ │ - ldrhteq r0, [fp], #-84 @ 0xffffffac │ │ │ │ - rsbseq r5, fp, r8, lsl #9 │ │ │ │ - @ instruction: 0x007b0596 │ │ │ │ - rsbseq r5, fp, sl, ror #8 │ │ │ │ + rsbseq r0, fp, r6, asr #13 │ │ │ │ + @ instruction: 0x007b559a │ │ │ │ + rsbseq r0, fp, r2, lsl #13 │ │ │ │ + ldrhteq r0, [fp], #-92 @ 0xffffffa4 │ │ │ │ + @ instruction: 0x007b5490 │ │ │ │ + @ instruction: 0x007b059e │ │ │ │ + rsbseq r5, fp, r2, ror r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwls fp, #12421 @ 0x3085 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ mcrvs 0, 2, r8, cr12, cr0, {7} │ │ │ │ @@ -39354,19 +39354,19 @@ │ │ │ │ stmdami r9, {r0, r4, r5, r6, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 5, pc, cr10, cr14, {6} @ │ │ │ │ stmdbls r2, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7de4478 │ │ │ │ blls f8e48 │ │ │ │ svclt 0x0000e7ec │ │ │ │ - rsbseq r0, fp, r2, ror #9 │ │ │ │ - ldrhteq r5, [fp], #-54 @ 0xffffffca │ │ │ │ - @ instruction: 0x007b049a │ │ │ │ - rsbseq r0, fp, r8, asr r3 │ │ │ │ - rsbseq r5, fp, ip, lsr #4 │ │ │ │ + rsbseq r0, fp, sl, ror #9 │ │ │ │ + ldrhteq r5, [fp], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r0, fp, r2, lsr #9 │ │ │ │ + rsbseq r0, fp, r0, ror #6 │ │ │ │ + rsbseq r5, fp, r4, lsr r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1f458c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ ldrmi fp, [r4], -r7, lsr #1 │ │ │ │ strtcs pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ @@ -39635,29 +39635,29 @@ │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ mcr2 7, 7, pc, cr6, cr11, {7} @ │ │ │ │ svclt 0x0000e7a5 │ │ │ │ ... │ │ │ │ addeq r5, r6, lr, lsl #18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq r5, [r6], r0 │ │ │ │ - @ instruction: 0x007b0298 │ │ │ │ - rsbseq r5, fp, ip, ror #2 │ │ │ │ - rsbseq r0, fp, sl, asr r2 │ │ │ │ - rsbseq r5, fp, lr, lsr #2 │ │ │ │ - rsbseq r0, fp, r0, asr #4 │ │ │ │ - rsbseq r5, fp, r4, lsl r1 │ │ │ │ - ldrhteq pc, [sl], #-250 @ 0xffffff06 @ │ │ │ │ - rsbseq r4, fp, lr, lsl #29 │ │ │ │ - @ instruction: 0x007aff9c │ │ │ │ - rsbseq r4, fp, r0, ror lr │ │ │ │ - ldrhteq r0, [fp], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0x007e3c98 │ │ │ │ - rsbseq pc, sl, r2, lsl #31 │ │ │ │ - rsbseq pc, sl, lr, lsl #30 │ │ │ │ - rsbseq r4, fp, r0, ror #27 │ │ │ │ + rsbseq r0, fp, r0, lsr #5 │ │ │ │ + rsbseq r5, fp, r4, ror r1 │ │ │ │ + rsbseq r0, fp, r2, ror #4 │ │ │ │ + rsbseq r5, fp, r6, lsr r1 │ │ │ │ + rsbseq r0, fp, r8, asr #4 │ │ │ │ + rsbseq r5, fp, ip, lsl r1 │ │ │ │ + rsbseq pc, sl, r2, asr #31 │ │ │ │ + @ instruction: 0x007b4e96 │ │ │ │ + rsbseq pc, sl, r4, lsr #31 │ │ │ │ + rsbseq r4, fp, r8, ror lr │ │ │ │ + ldrhteq r0, [fp], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r3, lr, r0, lsr #25 │ │ │ │ + rsbseq pc, sl, sl, lsl #31 │ │ │ │ + rsbseq pc, sl, r6, lsl pc @ │ │ │ │ + rsbseq r4, fp, r8, ror #27 │ │ │ │ @ instruction: 0x1644f8df │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf95ef7fc │ │ │ │ andcs r6, r0, r3, lsr #24 │ │ │ │ mrrcne 11, 10, r6, sl, cr1 │ │ │ │ strtvs r6, [r2], #-3171 @ 0xfffff39d │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ @@ -40051,43 +40051,43 @@ │ │ │ │ ldmibvs fp, {r0, r4, r8, r9, fp, ip, pc}^ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ strtmi r8, [r2], r0, lsr #1 │ │ │ │ ldcls 5, cr2, [r1], {-0} │ │ │ │ svclt 0x0000e058 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrsbteq r0, [fp], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r0, fp, r6, lsr #3 │ │ │ │ - rsbseq r3, lr, r8, lsl #23 │ │ │ │ - rsbseq pc, sl, r0, ror lr @ │ │ │ │ - ldrshteq pc, [sl], #-218 @ 0xffffff26 @ │ │ │ │ - rsbseq r4, fp, sl, asr #25 │ │ │ │ - rsbseq r0, fp, r4, lsl r1 │ │ │ │ - rsbseq pc, sl, sl, asr #26 │ │ │ │ - rsbseq r4, fp, ip, lsl ip │ │ │ │ - rsbseq pc, sl, r0, ror #25 │ │ │ │ - ldrhteq r4, [fp], #-178 @ 0xffffff4e │ │ │ │ - rsbseq pc, sl, r4, ror ip @ │ │ │ │ - rsbseq r4, fp, r6, asr #22 │ │ │ │ - rsbseq pc, sl, lr, lsr ip @ │ │ │ │ - rsbseq r4, fp, r0, lsl fp │ │ │ │ - ldrshteq fp, [lr], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq pc, sl, r2, ror #23 │ │ │ │ - rsbseq pc, sl, r0, lsr fp @ │ │ │ │ - rsbseq pc, sl, r4, lsr #19 │ │ │ │ - rsbseq r4, fp, r6, ror r8 │ │ │ │ - ldrsbteq pc, [sl], #-198 @ 0xffffff3a @ │ │ │ │ - rsbseq pc, sl, r0, ror #18 │ │ │ │ - rsbseq r4, fp, r4, lsr r8 │ │ │ │ - rsbseq pc, sl, r4, asr #18 │ │ │ │ - rsbseq r4, fp, r6, lsl r8 │ │ │ │ + rsbseq r0, fp, r2, ror #3 │ │ │ │ + rsbseq r0, fp, lr, lsr #3 │ │ │ │ + @ instruction: 0x007e3b90 │ │ │ │ + rsbseq pc, sl, r8, ror lr @ │ │ │ │ + rsbseq pc, sl, r2, lsl #28 │ │ │ │ + ldrsbteq r4, [fp], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r0, fp, ip, lsl r1 │ │ │ │ + rsbseq pc, sl, r2, asr sp @ │ │ │ │ + rsbseq r4, fp, r4, lsr #24 │ │ │ │ + rsbseq pc, sl, r8, ror #25 │ │ │ │ + ldrhteq r4, [fp], #-186 @ 0xffffff46 │ │ │ │ + rsbseq pc, sl, ip, ror ip @ │ │ │ │ + rsbseq r4, fp, lr, asr #22 │ │ │ │ + rsbseq pc, sl, r6, asr #24 │ │ │ │ + rsbseq r4, fp, r8, lsl fp │ │ │ │ + rsbseq fp, lr, r4, lsl #4 │ │ │ │ + rsbseq pc, sl, sl, ror #23 │ │ │ │ + rsbseq pc, sl, r8, lsr fp @ │ │ │ │ + rsbseq pc, sl, ip, lsr #19 │ │ │ │ + rsbseq r4, fp, lr, ror r8 │ │ │ │ + ldrsbteq pc, [sl], #-206 @ 0xffffff32 @ │ │ │ │ + rsbseq pc, sl, r8, ror #18 │ │ │ │ + rsbseq r4, fp, ip, lsr r8 │ │ │ │ + rsbseq pc, sl, ip, asr #18 │ │ │ │ + rsbseq r4, fp, lr, lsl r8 │ │ │ │ addeq r4, r6, r8, lsr #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq pc, sl, sl, lsl #18 │ │ │ │ - ldrhteq pc, [pc], #-254 @ │ │ │ │ + rsbseq pc, sl, r2, lsl r9 @ │ │ │ │ + rsbseq pc, pc, r6, asr #31 │ │ │ │ stmdbls r8, {r1, r4, r5, r9, sl, lr} │ │ │ │ ldrbmi r4, [r0], -r3, asr #12 │ │ │ │ mcr2 7, 0, pc, cr0, cr11, {7} @ │ │ │ │ ldmdbls r7, {r4, r8, r9, fp, ip, pc} │ │ │ │ ldc 6, cr4, [r3, #32] │ │ │ │ @ instruction: 0xf0cb0b18 │ │ │ │ ldmdbls r7, {r0, r2, r5, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @@ -40437,47 +40437,47 @@ │ │ │ │ ldrdeq pc, [ip], -r9 │ │ │ │ @ instruction: 0xf1f6f0ca │ │ │ │ @ instruction: 0xf8d9990e │ │ │ │ @ instruction: 0xf0ca000c │ │ │ │ @ instruction: 0xf7fef1f1 │ │ │ │ @ instruction: 0xf7d8bfc0 │ │ │ │ svclt 0x0000e944 │ │ │ │ - rsbseq pc, sl, r4, asr r7 @ │ │ │ │ - rsbseq pc, sl, sl, lsr r5 @ │ │ │ │ - rsbseq r4, fp, ip, lsl #8 │ │ │ │ - rsbseq pc, sl, ip, lsl r5 @ │ │ │ │ - rsbseq pc, sl, r4, lsr #16 │ │ │ │ - @ instruction: 0x007af492 │ │ │ │ - rsbseq r4, fp, r6, ror #6 │ │ │ │ - rsbseq pc, sl, r6, ror r4 @ │ │ │ │ - rsbseq r4, fp, r8, asr #6 │ │ │ │ - rsbseq pc, sl, sl, asr r4 @ │ │ │ │ - rsbseq r4, fp, ip, lsr #6 │ │ │ │ - rsbseq pc, sl, lr, lsr r4 @ │ │ │ │ - rsbseq r4, fp, r0, lsl r3 │ │ │ │ - rsbseq pc, sl, r2, lsr #8 │ │ │ │ - ldrshteq r4, [fp], #-36 @ 0xffffffdc │ │ │ │ - rsbseq pc, sl, r4, lsl #8 │ │ │ │ - ldrsbteq r4, [fp], #-38 @ 0xffffffda │ │ │ │ - rsbseq pc, sl, r6, ror #7 │ │ │ │ - ldrhteq r4, [fp], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq pc, sl, sl, asr #7 │ │ │ │ - @ instruction: 0x007b429c │ │ │ │ - rsbseq pc, sl, lr, lsr #7 │ │ │ │ - rsbseq r4, fp, r0, lsl #5 │ │ │ │ - ldrsbteq pc, [sl], #-108 @ 0xffffff94 @ │ │ │ │ - rsbseq pc, sl, ip, lsr r3 @ │ │ │ │ - rsbseq r4, fp, r0, lsl r2 │ │ │ │ - ldrhteq pc, [sl], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbseq pc, sl, lr, ror #5 │ │ │ │ - rsbseq r4, fp, r2, asr #3 │ │ │ │ - ldrhteq pc, [sl], #-44 @ 0xffffffd4 @ │ │ │ │ - @ instruction: 0x007b4190 │ │ │ │ - rsbseq pc, sl, sl, lsl #5 │ │ │ │ - rsbseq r4, fp, lr, asr r1 │ │ │ │ + rsbseq pc, sl, ip, asr r7 @ │ │ │ │ + rsbseq pc, sl, r2, asr #10 │ │ │ │ + rsbseq r4, fp, r4, lsl r4 │ │ │ │ + rsbseq pc, sl, r4, lsr #10 │ │ │ │ + rsbseq pc, sl, ip, lsr #16 │ │ │ │ + @ instruction: 0x007af49a │ │ │ │ + rsbseq r4, fp, lr, ror #6 │ │ │ │ + rsbseq pc, sl, lr, ror r4 @ │ │ │ │ + rsbseq r4, fp, r0, asr r3 │ │ │ │ + rsbseq pc, sl, r2, ror #8 │ │ │ │ + rsbseq r4, fp, r4, lsr r3 │ │ │ │ + rsbseq pc, sl, r6, asr #8 │ │ │ │ + rsbseq r4, fp, r8, lsl r3 │ │ │ │ + rsbseq pc, sl, sl, lsr #8 │ │ │ │ + ldrshteq r4, [fp], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq pc, sl, ip, lsl #8 │ │ │ │ + ldrsbteq r4, [fp], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq pc, sl, lr, ror #7 │ │ │ │ + rsbseq r4, fp, r0, asr #5 │ │ │ │ + ldrsbteq pc, [sl], #-50 @ 0xffffffce @ │ │ │ │ + rsbseq r4, fp, r4, lsr #5 │ │ │ │ + ldrhteq pc, [sl], #-54 @ 0xffffffca @ │ │ │ │ + rsbseq r4, fp, r8, lsl #5 │ │ │ │ + rsbseq pc, sl, r4, ror #13 │ │ │ │ + rsbseq pc, sl, r4, asr #6 │ │ │ │ + rsbseq r4, fp, r8, lsl r2 │ │ │ │ + rsbseq pc, sl, r0, asr #7 │ │ │ │ + ldrshteq pc, [sl], #-38 @ 0xffffffda @ │ │ │ │ + rsbseq r4, fp, sl, asr #3 │ │ │ │ + rsbseq pc, sl, r4, asr #5 │ │ │ │ + @ instruction: 0x007b4198 │ │ │ │ + @ instruction: 0x007af292 │ │ │ │ + rsbseq r4, fp, r6, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrmi r4, [r1], r4, lsl #12 │ │ │ │ @ instruction: 0xf8df4610 │ │ │ │ @ instruction: 0x469a26f8 │ │ │ │ @@ -40924,33 +40924,33 @@ │ │ │ │ @ instruction: 0xf7dd300c │ │ │ │ ldmdami r7, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7dd4478 │ │ │ │ @ instruction: 0xe7edfb1f │ │ │ │ addeq r4, r6, ip, lsr #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq pc, sl, r2, asr #1 │ │ │ │ - rsbseq lr, sl, ip, lsl #31 │ │ │ │ + rsbseq pc, sl, sl, asr #1 │ │ │ │ + @ instruction: 0x007aef94 │ │ │ │ addeq r4, r6, r4, lsl #11 │ │ │ │ - rsbseq lr, sl, ip, asr pc │ │ │ │ - rsbseq r3, fp, lr, lsr #28 │ │ │ │ - rsbseq lr, sl, sl, lsr pc │ │ │ │ - rsbseq r3, fp, ip, lsl #28 │ │ │ │ - rsbseq lr, sl, r8, lsl pc │ │ │ │ - rsbseq r3, fp, sl, ror #27 │ │ │ │ - ldrshteq lr, [sl], #-190 @ 0xffffff42 │ │ │ │ - ldrsbteq r3, [fp], #-162 @ 0xffffff5e │ │ │ │ - ldrsbteq lr, [sl], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r3, fp, r6, lsr #21 │ │ │ │ - rsbseq lr, sl, ip, lsl #22 │ │ │ │ - rsbseq r3, fp, r0, ror #19 │ │ │ │ - ldrshteq lr, [sl], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r3, fp, r2, asr #19 │ │ │ │ - rsbseq lr, sl, lr, asr #21 │ │ │ │ - rsbseq r3, fp, r0, lsr #19 │ │ │ │ + rsbseq lr, sl, r4, ror #30 │ │ │ │ + rsbseq r3, fp, r6, lsr lr │ │ │ │ + rsbseq lr, sl, r2, asr #30 │ │ │ │ + rsbseq r3, fp, r4, lsl lr │ │ │ │ + rsbseq lr, sl, r0, lsr #30 │ │ │ │ + ldrshteq r3, [fp], #-210 @ 0xffffff2e │ │ │ │ + rsbseq lr, sl, r6, lsl #24 │ │ │ │ + ldrsbteq r3, [fp], #-170 @ 0xffffff56 │ │ │ │ + ldrsbteq lr, [sl], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r3, fp, lr, lsr #21 │ │ │ │ + rsbseq lr, sl, r4, lsl fp │ │ │ │ + rsbseq r3, fp, r8, ror #19 │ │ │ │ + ldrshteq lr, [sl], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r3, fp, sl, asr #19 │ │ │ │ + ldrsbteq lr, [sl], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r3, fp, r8, lsr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb91b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf1e4f0ea │ │ │ │ movwcs fp, #6424 @ 0x1918 │ │ │ │ @@ -41013,20 +41013,20 @@ │ │ │ │ stmdami sl, {r0, r2, r4, r5, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b0f7dd │ │ │ │ stmdbls r3, {r3, fp, lr} │ │ │ │ @ instruction: 0xf7dd4478 │ │ │ │ blls 139454 │ │ │ │ svclt 0x0000e782 │ │ │ │ - ldrsbteq lr, [sl], #-158 @ 0xffffff62 │ │ │ │ - ldrhteq r3, [fp], #-130 @ 0xffffff7e │ │ │ │ - rsbseq lr, sl, lr, lsr #19 │ │ │ │ - rsbseq r3, fp, r2, lsl #17 │ │ │ │ - rsbseq lr, sl, r4, ror #18 │ │ │ │ - rsbseq r3, fp, r8, lsr r8 │ │ │ │ + rsbseq lr, sl, r6, ror #19 │ │ │ │ + ldrhteq r3, [fp], #-138 @ 0xffffff76 │ │ │ │ + ldrhteq lr, [sl], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r3, fp, sl, lsl #17 │ │ │ │ + rsbseq lr, sl, ip, ror #18 │ │ │ │ + rsbseq r3, fp, r0, asr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r5, lsl #19 │ │ │ │ bicpl pc, r4, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @@ -41206,33 +41206,33 @@ │ │ │ │ @ instruction: 0x46314817 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf82ef7dd │ │ │ │ @ instruction: 0xf04f4815 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8e8f7dd │ │ │ │ svclt 0x0000e7ad │ │ │ │ - rsbseq lr, sl, ip, asr #17 │ │ │ │ - rsbseq lr, sl, ip, lsl #16 │ │ │ │ - rsbseq lr, sl, lr, asr r7 │ │ │ │ - rsbseq r3, fp, r2, lsr r6 │ │ │ │ - rsbseq lr, sl, r8, lsl r7 │ │ │ │ - rsbseq lr, sl, r2, lsl #14 │ │ │ │ - ldrsbteq r3, [fp], #-84 @ 0xffffffac │ │ │ │ - rsbseq lr, sl, r2, ror #13 │ │ │ │ - ldrhteq r3, [fp], #-84 @ 0xffffffac │ │ │ │ - rsbseq lr, sl, r8, asr #13 │ │ │ │ - @ instruction: 0x007b359a │ │ │ │ - rsbseq lr, sl, lr, lsr #13 │ │ │ │ - rsbseq r3, fp, r0, lsl #11 │ │ │ │ - @ instruction: 0x007ae694 │ │ │ │ - rsbseq r3, fp, r6, ror #10 │ │ │ │ - rsbseq lr, sl, sl, ror r6 │ │ │ │ - rsbseq r3, fp, ip, asr #10 │ │ │ │ - rsbseq lr, sl, r0, ror #12 │ │ │ │ - rsbseq r3, fp, r2, lsr r5 │ │ │ │ + ldrsbteq lr, [sl], #-132 @ 0xffffff7c │ │ │ │ + rsbseq lr, sl, r4, lsl r8 │ │ │ │ + rsbseq lr, sl, r6, ror #14 │ │ │ │ + rsbseq r3, fp, sl, lsr r6 │ │ │ │ + rsbseq lr, sl, r0, lsr #14 │ │ │ │ + rsbseq lr, sl, sl, lsl #14 │ │ │ │ + ldrsbteq r3, [fp], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq lr, sl, sl, ror #13 │ │ │ │ + ldrhteq r3, [fp], #-92 @ 0xffffffa4 │ │ │ │ + ldrsbteq lr, [sl], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r3, fp, r2, lsr #11 │ │ │ │ + ldrhteq lr, [sl], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r3, fp, r8, lsl #11 │ │ │ │ + @ instruction: 0x007ae69c │ │ │ │ + rsbseq r3, fp, lr, ror #10 │ │ │ │ + rsbseq lr, sl, r2, lsl #13 │ │ │ │ + rsbseq r3, fp, r4, asr r5 │ │ │ │ + rsbseq lr, sl, r8, ror #12 │ │ │ │ + rsbseq r3, fp, sl, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r7, r3, lsl #19 │ │ │ │ bicmi pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @@ -41500,45 +41500,45 @@ │ │ │ │ strtmi r4, [r9], -r3, lsr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r2, #880]! @ 0x370 │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 7, 4, pc, cr12, cr12, {6} │ │ │ │ svclt 0x0000e764 │ │ │ │ - rsbseq lr, sl, r8, lsl #11 │ │ │ │ - rsbseq lr, sl, lr, asr r5 │ │ │ │ - rsbseq r3, fp, r2, lsr r4 │ │ │ │ - rsbseq lr, sl, r8, asr #7 │ │ │ │ - rsbseq lr, sl, r6, asr r3 │ │ │ │ - rsbseq r3, fp, sl, lsr #4 │ │ │ │ - rsbseq lr, sl, r0, lsl r3 │ │ │ │ - ldrshteq lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq r3, fp, lr, asr #3 │ │ │ │ - ldrsbteq lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq r3, fp, lr, lsr #3 │ │ │ │ - rsbseq lr, sl, r0, asr #5 │ │ │ │ - @ instruction: 0x007b3192 │ │ │ │ - rsbseq lr, sl, r4, lsr #5 │ │ │ │ - rsbseq r3, fp, r6, ror r1 │ │ │ │ - rsbseq lr, sl, r8, lsl #5 │ │ │ │ - rsbseq r3, fp, sl, asr r1 │ │ │ │ - rsbseq lr, sl, ip, ror #4 │ │ │ │ - rsbseq r3, fp, lr, lsr r1 │ │ │ │ - rsbseq lr, sl, r0, asr r2 │ │ │ │ - rsbseq r3, fp, r2, lsr #2 │ │ │ │ - rsbseq lr, sl, r4, lsr r2 │ │ │ │ - rsbseq r3, fp, r6, lsl #2 │ │ │ │ - rsbseq lr, sl, r8, lsl r2 │ │ │ │ - rsbseq r3, fp, sl, ror #1 │ │ │ │ - ldrshteq lr, [sl], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r3, fp, lr, asr #1 │ │ │ │ - rsbseq lr, sl, r2, ror #3 │ │ │ │ - ldrhteq r3, [fp], #-4 │ │ │ │ - rsbseq lr, sl, r8, asr #3 │ │ │ │ - @ instruction: 0x007b309a │ │ │ │ + @ instruction: 0x007ae590 │ │ │ │ + rsbseq lr, sl, r6, ror #10 │ │ │ │ + rsbseq r3, fp, sl, lsr r4 │ │ │ │ + ldrsbteq lr, [sl], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq lr, sl, lr, asr r3 │ │ │ │ + rsbseq r3, fp, r2, lsr r2 │ │ │ │ + rsbseq lr, sl, r8, lsl r3 │ │ │ │ + rsbseq lr, sl, r4, lsl #6 │ │ │ │ + ldrsbteq r3, [fp], #-22 @ 0xffffffea │ │ │ │ + rsbseq lr, sl, r4, ror #5 │ │ │ │ + ldrhteq r3, [fp], #-22 @ 0xffffffea │ │ │ │ + rsbseq lr, sl, r8, asr #5 │ │ │ │ + @ instruction: 0x007b319a │ │ │ │ + rsbseq lr, sl, ip, lsr #5 │ │ │ │ + rsbseq r3, fp, lr, ror r1 │ │ │ │ + @ instruction: 0x007ae290 │ │ │ │ + rsbseq r3, fp, r2, ror #2 │ │ │ │ + rsbseq lr, sl, r4, ror r2 │ │ │ │ + rsbseq r3, fp, r6, asr #2 │ │ │ │ + rsbseq lr, sl, r8, asr r2 │ │ │ │ + rsbseq r3, fp, sl, lsr #2 │ │ │ │ + rsbseq lr, sl, ip, lsr r2 │ │ │ │ + rsbseq r3, fp, lr, lsl #2 │ │ │ │ + rsbseq lr, sl, r0, lsr #4 │ │ │ │ + ldrshteq r3, [fp], #-2 │ │ │ │ + rsbseq lr, sl, r4, lsl #4 │ │ │ │ + ldrsbteq r3, [fp], #-6 │ │ │ │ + rsbseq lr, sl, sl, ror #3 │ │ │ │ + ldrhteq r3, [fp], #-12 │ │ │ │ + ldrsbteq lr, [sl], #-16 │ │ │ │ + rsbseq r3, fp, r2, lsr #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi feaccb2c │ │ │ │ addlt r4, lr, sl, lsr #23 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -41708,28 +41708,28 @@ │ │ │ │ @ instruction: 0xf04f4813 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 7, cr15, [r2, #-880] @ 0xfffffc90 │ │ │ │ @ instruction: 0xf7d6e7ee │ │ │ │ svclt 0x0000e98e │ │ │ │ addeq r3, r6, r0, lsr #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq lr, sl, ip, asr r0 │ │ │ │ + rsbseq lr, sl, r4, rrx │ │ │ │ addeq r3, r6, r8, asr r6 │ │ │ │ - rsbseq lr, sl, lr, ror #6 │ │ │ │ - rsbseq lr, sl, r0, asr r0 │ │ │ │ - rsbseq lr, sl, r0, lsr #6 │ │ │ │ - @ instruction: 0x007adf9a │ │ │ │ - rsbseq r2, fp, ip, ror #28 │ │ │ │ - @ instruction: 0x007adf9c │ │ │ │ - addeq r0, r0, lr, lsr #22 │ │ │ │ - rsbseq r5, lr, r4, lsl r1 │ │ │ │ - ldrhteq sp, [sl], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r2, fp, r6, lsl #27 │ │ │ │ - @ instruction: 0x007ade94 │ │ │ │ - rsbseq r2, fp, r6, ror #26 │ │ │ │ + rsbseq lr, sl, r6, ror r3 │ │ │ │ + rsbseq lr, sl, r8, asr r0 │ │ │ │ + rsbseq lr, sl, r8, lsr #6 │ │ │ │ + rsbseq sp, sl, r2, lsr #31 │ │ │ │ + rsbseq r2, fp, r4, ror lr │ │ │ │ + rsbseq sp, sl, r4, lsr #31 │ │ │ │ + addeq r0, r0, r6, lsr fp │ │ │ │ + rsbseq r5, lr, ip, lsl r1 │ │ │ │ + ldrhteq sp, [sl], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r2, fp, lr, lsl #27 │ │ │ │ + @ instruction: 0x007ade9c │ │ │ │ + rsbseq r2, fp, lr, ror #26 │ │ │ │ eorsle r2, sl, r0, lsl #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ cmnlt ip, #68, 28 @ 0x440 │ │ │ │ cmplt ip, #4, 28 @ 0x40 │ │ │ │ @@ -41776,23 +41776,23 @@ │ │ │ │ @ instruction: 0x41b4f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx feef95fa │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [r4], #-880 @ 0xfffffc90 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - @ instruction: 0x007ae19c │ │ │ │ - addeq r0, r0, sl, lsr #20 │ │ │ │ - rsbseq r6, sp, r2, ror #24 │ │ │ │ - rsbseq r9, lr, lr, lsr ip │ │ │ │ - rsbseq lr, sl, r8, lsl r0 │ │ │ │ - @ instruction: 0x007add98 │ │ │ │ - rsbseq r2, fp, sl, ror #24 │ │ │ │ - rsbseq sp, sl, r8, ror sp │ │ │ │ - rsbseq r2, fp, sl, asr #24 │ │ │ │ + rsbseq lr, sl, r4, lsr #3 │ │ │ │ + addeq r0, r0, r2, lsr sl │ │ │ │ + rsbseq r6, sp, sl, ror #24 │ │ │ │ + rsbseq r9, lr, r6, asr #24 │ │ │ │ + rsbseq lr, sl, r0, lsr #32 │ │ │ │ + rsbseq sp, sl, r0, lsr #27 │ │ │ │ + rsbseq r2, fp, r2, ror ip │ │ │ │ + rsbseq sp, sl, r0, lsl #27 │ │ │ │ + rsbseq r2, fp, r2, asr ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ bmi ff48cf14 │ │ │ │ blmi ff48cf48 │ │ │ │ @@ -42002,47 +42002,47 @@ │ │ │ │ @ instruction: 0xf9faf7dc │ │ │ │ @ instruction: 0xf04f481e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fed79984 │ │ │ │ svclt 0x0000e72f │ │ │ │ addeq r3, r6, r4, lsr #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq sp, [sl], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r2, fp, ip, lsr #23 │ │ │ │ - rsbseq lr, sl, r8, lsr #32 │ │ │ │ - @ instruction: 0x007adc9c │ │ │ │ - rsbseq sp, sl, r0, ror #26 │ │ │ │ + rsbseq sp, sl, r0, ror #25 │ │ │ │ + ldrhteq r2, [fp], #-180 @ 0xffffff4c │ │ │ │ + rsbseq lr, sl, r0, lsr r0 │ │ │ │ + rsbseq sp, sl, r4, lsr #25 │ │ │ │ + rsbseq sp, sl, r8, ror #26 │ │ │ │ addeq r3, r6, r8, lsr r2 │ │ │ │ - rsbseq sp, sl, r2, lsl ip │ │ │ │ - rsbseq r2, fp, r6, ror #21 │ │ │ │ - rsbseq sp, sl, lr, asr #23 │ │ │ │ - rsbseq r2, fp, r2, lsr #21 │ │ │ │ - @ instruction: 0x007adb96 │ │ │ │ - rsbseq r2, fp, r8, ror #20 │ │ │ │ - rsbseq sp, sl, r6, asr fp │ │ │ │ - rsbseq r2, fp, sl, lsr #20 │ │ │ │ - rsbseq sp, sl, ip, lsr #22 │ │ │ │ - rsbseq r2, fp, r0, lsl #20 │ │ │ │ - ldrsbteq sp, [sl], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r2, fp, ip, lsr #19 │ │ │ │ - rsbseq sp, sl, ip, ror sl │ │ │ │ - rsbseq r2, fp, r0, asr r9 │ │ │ │ - rsbseq sp, sl, lr, lsr sl │ │ │ │ - rsbseq r2, fp, r0, lsl r9 │ │ │ │ - rsbseq sp, sl, r4, lsl sl │ │ │ │ - rsbseq r2, fp, r6, ror #17 │ │ │ │ - ldrshteq sp, [sl], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r2, fp, sl, asr #17 │ │ │ │ + rsbseq sp, sl, sl, lsl ip │ │ │ │ + rsbseq r2, fp, lr, ror #21 │ │ │ │ + ldrsbteq sp, [sl], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r2, fp, sl, lsr #21 │ │ │ │ + @ instruction: 0x007adb9e │ │ │ │ + rsbseq r2, fp, r0, ror sl │ │ │ │ + rsbseq sp, sl, lr, asr fp │ │ │ │ + rsbseq r2, fp, r2, lsr sl │ │ │ │ + rsbseq sp, sl, r4, lsr fp │ │ │ │ + rsbseq r2, fp, r8, lsl #20 │ │ │ │ + rsbseq sp, sl, r0, ror #21 │ │ │ │ + ldrhteq r2, [fp], #-148 @ 0xffffff6c │ │ │ │ + rsbseq sp, sl, r4, lsl #21 │ │ │ │ + rsbseq r2, fp, r8, asr r9 │ │ │ │ + rsbseq sp, sl, r6, asr #20 │ │ │ │ + rsbseq r2, fp, r8, lsl r9 │ │ │ │ + rsbseq sp, sl, ip, lsl sl │ │ │ │ + rsbseq r2, fp, lr, ror #17 │ │ │ │ + rsbseq sp, sl, r0, lsl #20 │ │ │ │ + ldrsbteq r2, [fp], #-130 @ 0xffffff7e │ │ │ │ cdpvs 1, 4, cr11, cr2, cr8, {2} │ │ │ │ mcrvs 1, 0, fp, cr2, cr10, {1} │ │ │ │ cdpvs 1, 8, cr11, cr3, cr10, {1} │ │ │ │ bmi e7f04 │ │ │ │ @ instruction: 0xf7f9447a │ │ │ │ ldrbmi fp, [r0, -r9, asr #28]! │ │ │ │ - ldrshteq sp, [sl], #-200 @ 0xffffff38 │ │ │ │ + rsbseq sp, sl, r0, lsl #26 │ │ │ │ mcrvs 1, 2, fp, cr1, cr8, {1} │ │ │ │ cdpvs 1, 0, cr11, cr1, cr9, {1} │ │ │ │ mcrvs 1, 4, fp, cr1, cr9, {0} │ │ │ │ stmib r0, {r0, r3, r8, ip, sp, pc}^ │ │ │ │ andcs r2, r1, r6, lsl r3 │ │ │ │ svclt 0x00004770 │ │ │ │ cdpvs 1, 4, cr11, cr3, cr0, {2} │ │ │ │ @@ -42224,26 +42224,26 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7dc4478 │ │ │ │ @ instruction: 0xf04ff8fb │ │ │ │ @ instruction: 0xe72a33ff │ │ │ │ stc 7, cr15, [r4, #852] @ 0x354 │ │ │ │ addeq r2, r6, r4, lsl #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sp, sl, r2, lsr #17 │ │ │ │ - rsbseq r2, fp, r6, ror r7 │ │ │ │ - rsbseq sp, sl, r8, lsr #24 │ │ │ │ - rsbseq sp, sl, r2, lsl r9 │ │ │ │ - rsbseq sp, sl, ip, lsl #24 │ │ │ │ + rsbseq sp, sl, sl, lsr #17 │ │ │ │ + rsbseq r2, fp, lr, ror r7 │ │ │ │ + rsbseq sp, sl, r0, lsr ip │ │ │ │ + rsbseq sp, sl, sl, lsl r9 │ │ │ │ + rsbseq sp, sl, r4, lsl ip │ │ │ │ addeq r2, r6, r6, lsl lr │ │ │ │ - rsbseq sp, sl, r8, ror #13 │ │ │ │ - ldrhteq r2, [fp], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq sp, sl, sl, asr #13 │ │ │ │ - @ instruction: 0x007b259e │ │ │ │ - rsbseq sp, sl, r6, lsl #13 │ │ │ │ - rsbseq r2, fp, r8, asr r5 │ │ │ │ + ldrshteq sp, [sl], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r2, fp, r4, asr #11 │ │ │ │ + ldrsbteq sp, [sl], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r2, fp, r6, lsr #11 │ │ │ │ + rsbseq sp, sl, lr, lsl #13 │ │ │ │ + rsbseq r2, fp, r0, ror #10 │ │ │ │ ldmdami r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r7, lsl #1 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf0db469b │ │ │ │ @@ -42328,19 +42328,19 @@ │ │ │ │ @ instruction: 0xf04f5185 │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf7db300c │ │ │ │ stmdami r7, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7dc4478 │ │ │ │ str pc, [pc, r3, lsr #16] │ │ │ │ - ldrhteq sp, [sl], #-156 @ 0xffffff64 │ │ │ │ - rsbseq sp, sl, ip, lsr #19 │ │ │ │ - rsbseq sp, sl, ip, lsr #19 │ │ │ │ - ldrsbteq sp, [sl], #-70 @ 0xffffffba │ │ │ │ - rsbseq r2, fp, r8, lsr #7 │ │ │ │ + rsbseq sp, sl, r4, asr #19 │ │ │ │ + ldrhteq sp, [sl], #-148 @ 0xffffff6c │ │ │ │ + ldrhteq sp, [sl], #-148 @ 0xffffff6c │ │ │ │ + ldrsbteq sp, [sl], #-78 @ 0xffffffb2 │ │ │ │ + ldrhteq r2, [fp], #-48 @ 0xffffffd0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, ip, fp, asr #21 │ │ │ │ strcs r4, [r0], #-3019 @ 0xfffff435 │ │ │ │ @ instruction: 0x4606447a │ │ │ │ @@ -42544,33 +42544,33 @@ │ │ │ │ @ instruction: 0xf04f4818 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 7, 3, pc, cr10, cr11, {6} │ │ │ │ svclt 0x0000e7d0 │ │ │ │ umulleq r2, r6, r8, sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r2, r6, r8, ror sl │ │ │ │ - rsbseq sp, sl, r0, lsr #16 │ │ │ │ - rsbseq sp, sl, r4, lsl #8 │ │ │ │ - rsbseq sp, sl, r2, lsl r8 │ │ │ │ - rsbseq sp, sl, r6, asr #7 │ │ │ │ - @ instruction: 0x007b229a │ │ │ │ - rsbseq sp, sl, r8, lsr #7 │ │ │ │ - rsbseq r2, fp, ip, ror r2 │ │ │ │ - rsbseq sp, sl, sl, asr r3 │ │ │ │ - rsbseq sp, sl, r2, lsr #5 │ │ │ │ - rsbseq sp, sl, lr, lsr #5 │ │ │ │ - rsbseq r2, fp, r2, lsl #3 │ │ │ │ - rsbseq sp, sl, r0, ror #3 │ │ │ │ - ldrhteq r2, [fp], #-2 │ │ │ │ - ldrhteq sp, [sl], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r2, fp, lr, lsl #1 │ │ │ │ - rsbseq sp, sl, r0, lsr #3 │ │ │ │ - rsbseq r2, fp, r2, ror r0 │ │ │ │ - rsbseq sp, sl, r4, lsl #3 │ │ │ │ - rsbseq r2, fp, r6, asr r0 │ │ │ │ + rsbseq sp, sl, r8, lsr #16 │ │ │ │ + rsbseq sp, sl, ip, lsl #8 │ │ │ │ + rsbseq sp, sl, sl, lsl r8 │ │ │ │ + rsbseq sp, sl, lr, asr #7 │ │ │ │ + rsbseq r2, fp, r2, lsr #5 │ │ │ │ + ldrhteq sp, [sl], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r2, fp, r4, lsl #5 │ │ │ │ + rsbseq sp, sl, r2, ror #6 │ │ │ │ + rsbseq sp, sl, sl, lsr #5 │ │ │ │ + ldrhteq sp, [sl], #-38 @ 0xffffffda │ │ │ │ + rsbseq r2, fp, sl, lsl #3 │ │ │ │ + rsbseq sp, sl, r8, ror #3 │ │ │ │ + ldrhteq r2, [fp], #-10 │ │ │ │ + rsbseq sp, sl, r4, asr #3 │ │ │ │ + @ instruction: 0x007b2096 │ │ │ │ + rsbseq sp, sl, r8, lsr #3 │ │ │ │ + rsbseq r2, fp, sl, ror r0 │ │ │ │ + rsbseq sp, sl, ip, lsl #3 │ │ │ │ + rsbseq r2, fp, lr, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs pc, [r0, #-2271]! @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ strmi r3, [r6], -r0, lsr #10 │ │ │ │ @@ -42899,41 +42899,41 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fedfa77e │ │ │ │ @ instruction: 0xf7d5e7ee │ │ │ │ svclt 0x0000e842 │ │ │ │ strdeq r2, [r6], ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq r2, [r6], r2 @ │ │ │ │ - ldrshteq sp, [sl], #-8 │ │ │ │ - rsbseq pc, sl, ip, lsl #23 │ │ │ │ - rsbseq ip, sl, r8, lsl #31 │ │ │ │ - rsbseq sp, sl, r0, lsr #2 │ │ │ │ - rsbseq sp, sl, r2, asr r0 │ │ │ │ - rsbseq ip, sl, sl, lsr #30 │ │ │ │ - ldrshteq r1, [fp], #-222 @ 0xffffff22 │ │ │ │ - rsbseq ip, sl, r0, lsl pc │ │ │ │ - rsbseq r1, fp, r4, ror #27 │ │ │ │ - rsbseq ip, sl, r0, lsr #29 │ │ │ │ - rsbseq r1, fp, r4, ror sp │ │ │ │ - rsbseq ip, sl, r0, ror pc │ │ │ │ - rsbseq ip, sl, r6, asr pc │ │ │ │ - ldrshteq ip, [sl], #-242 @ 0xffffff0e │ │ │ │ - rsbseq ip, sl, r0, lsl #27 │ │ │ │ - rsbseq r1, fp, r4, asr ip │ │ │ │ - rsbseq ip, sl, sl, asr lr │ │ │ │ - rsbseq ip, sl, sl, ror ip │ │ │ │ - rsbseq ip, sl, ip, ror lr │ │ │ │ - rsbseq ip, sl, lr, asr ip │ │ │ │ - ldrhteq ip, [sl], #-214 @ 0xffffff2a │ │ │ │ - rsbseq ip, sl, r6, lsr ip │ │ │ │ - rsbseq r1, fp, sl, lsl #22 │ │ │ │ - rsbseq ip, sl, ip, lsl ip │ │ │ │ - rsbseq r1, fp, lr, ror #21 │ │ │ │ - ldrshteq ip, [sl], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r1, fp, lr, asr #21 │ │ │ │ + rsbseq sp, sl, r0, lsl #2 │ │ │ │ + @ instruction: 0x007afb94 │ │ │ │ + @ instruction: 0x007acf90 │ │ │ │ + rsbseq sp, sl, r8, lsr #2 │ │ │ │ + rsbseq sp, sl, sl, asr r0 │ │ │ │ + rsbseq ip, sl, r2, lsr pc │ │ │ │ + rsbseq r1, fp, r6, lsl #28 │ │ │ │ + rsbseq ip, sl, r8, lsl pc │ │ │ │ + rsbseq r1, fp, ip, ror #27 │ │ │ │ + rsbseq ip, sl, r8, lsr #29 │ │ │ │ + rsbseq r1, fp, ip, ror sp │ │ │ │ + rsbseq ip, sl, r8, ror pc │ │ │ │ + rsbseq ip, sl, lr, asr pc │ │ │ │ + ldrshteq ip, [sl], #-250 @ 0xffffff06 │ │ │ │ + rsbseq ip, sl, r8, lsl #27 │ │ │ │ + rsbseq r1, fp, ip, asr ip │ │ │ │ + rsbseq ip, sl, r2, ror #28 │ │ │ │ + rsbseq ip, sl, r2, lsl #25 │ │ │ │ + rsbseq ip, sl, r4, lsl #29 │ │ │ │ + rsbseq ip, sl, r6, ror #24 │ │ │ │ + ldrhteq ip, [sl], #-222 @ 0xffffff22 │ │ │ │ + rsbseq ip, sl, lr, lsr ip │ │ │ │ + rsbseq r1, fp, r2, lsl fp │ │ │ │ + rsbseq ip, sl, r4, lsr #24 │ │ │ │ + ldrshteq r1, [fp], #-166 @ 0xffffff5a │ │ │ │ + rsbseq ip, sl, r4, lsl #24 │ │ │ │ + ldrsbteq r1, [fp], #-166 @ 0xffffff5a │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feb93a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r8, ror #31 │ │ │ │ ldrdeq pc, [r8], r0 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ @ instruction: 0xf0bcf056 │ │ │ │ @@ -42978,15 +42978,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7d4bd30 │ │ │ │ svclt 0x0000efa2 │ │ │ │ strdeq r2, [r6], sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, sl, r6, lsl pc │ │ │ │ + rsbseq ip, sl, lr, lsl pc │ │ │ │ addeq r2, r6, r0, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb93b70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vclt.f8 d20, d8, #0 │ │ │ │ stmiavs r2, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -42997,15 +42997,15 @@ │ │ │ │ andcs lr, r2, #3194880 @ 0x30c000 │ │ │ │ andlt r2, r3, r1 │ │ │ │ stmdbmi r4, {r8, sl, fp, ip, sp, pc} │ │ │ │ adcscs pc, r9, #64, 4 │ │ │ │ ldrbtmi r9, [r9], #-1 │ │ │ │ @ instruction: 0xf95cf7d7 │ │ │ │ strb r9, [lr, r1, lsl #22]! │ │ │ │ - @ instruction: 0x007ace9a │ │ │ │ + rsbseq ip, sl, r2, lsr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 177e70 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4692b0bf │ │ │ │ ldrbcs pc, [r8, #-2271] @ 0xfffff721 @ │ │ │ │ @@ -43236,15 +43236,15 @@ │ │ │ │ stccc 8, cr15, [r4, #-328] @ 0xfffffeb8 │ │ │ │ blvc f8244 │ │ │ │ ldrdcc pc, [ip, -r3]! │ │ │ │ blvc ff1f882c │ │ │ │ vqrdmulh.s d15, d3, d8 │ │ │ │ blx 478928 │ │ │ │ orrsvs lr, r3, #323584 @ 0x4f000 │ │ │ │ - bleq 879478 │ │ │ │ + bleq 879478 │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ blx 33b57e >::_M_default_append(unsigned int)@@Base+0xb5c7a> │ │ │ │ @ instruction: 0xf505fa21 │ │ │ │ bleq 1b76ac │ │ │ │ ldmdavs sp!, {r1, r3, r4, r6, r7, sl, ip, lr, pc} │ │ │ │ b 118e3e0 │ │ │ │ @@ -43346,42 +43346,42 @@ │ │ │ │ @ instruction: 0xf8cdb08c │ │ │ │ @ instruction: 0xf8cd909c │ │ │ │ @ instruction: 0xf8cd8090 │ │ │ │ umaal sl, fp, r8, r0 │ │ │ │ ... │ │ │ │ addeq r2, r6, sl, lsr #32 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, sl, lr, lsr lr │ │ │ │ - rsbseq ip, sl, r6, ror #27 │ │ │ │ - rsbseq r1, fp, r4, asr r8 │ │ │ │ - rsbseq ip, sl, r4, lsr #27 │ │ │ │ - rsbseq ip, sl, ip, lsl #27 │ │ │ │ - ldrshteq r1, [fp], #-122 @ 0xffffff86 │ │ │ │ - rsbseq ip, sl, r0, ror sp │ │ │ │ - ldrsbteq r1, [fp], #-126 @ 0xffffff82 │ │ │ │ + rsbseq ip, sl, r6, asr #28 │ │ │ │ + rsbseq ip, sl, lr, ror #27 │ │ │ │ + rsbseq r1, fp, ip, asr r8 │ │ │ │ + rsbseq ip, sl, ip, lsr #27 │ │ │ │ + @ instruction: 0x007acd94 │ │ │ │ + rsbseq r1, fp, r2, lsl #16 │ │ │ │ + rsbseq ip, sl, r8, ror sp │ │ │ │ + rsbseq r1, fp, r6, ror #15 │ │ │ │ strdeq r1, [r6], r4 │ │ │ │ - rsbseq ip, sl, ip, lsr ip │ │ │ │ - rsbseq ip, sl, r0, ror sl │ │ │ │ - rsbseq r1, fp, r0, ror #9 │ │ │ │ - rsbseq ip, sl, r8, asr sl │ │ │ │ - rsbseq r1, fp, r8, asr #9 │ │ │ │ - rsbseq ip, sl, lr, lsr sl │ │ │ │ - rsbseq r1, fp, lr, lsr #9 │ │ │ │ - rsbseq ip, sl, r4, lsl #20 │ │ │ │ - rsbseq r1, fp, r4, ror r4 │ │ │ │ - rsbseq ip, sl, r6, ror #19 │ │ │ │ - rsbseq r1, fp, r4, asr r4 │ │ │ │ - rsbseq ip, sl, ip, asr #19 │ │ │ │ - rsbseq r1, fp, sl, lsr r4 │ │ │ │ - rsbseq ip, sl, lr, lsr #19 │ │ │ │ - rsbseq r1, fp, ip, lsl r4 │ │ │ │ - @ instruction: 0x007ac994 │ │ │ │ - rsbseq r1, fp, r2, lsl #8 │ │ │ │ - rsbseq ip, sl, r4, asr r9 │ │ │ │ - rsbseq ip, sl, sl, asr #18 │ │ │ │ + rsbseq ip, sl, r4, asr #24 │ │ │ │ + rsbseq ip, sl, r8, ror sl │ │ │ │ + rsbseq r1, fp, r8, ror #9 │ │ │ │ + rsbseq ip, sl, r0, ror #20 │ │ │ │ + ldrsbteq r1, [fp], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq ip, sl, r6, asr #20 │ │ │ │ + ldrhteq r1, [fp], #-70 @ 0xffffffba │ │ │ │ + rsbseq ip, sl, ip, lsl #20 │ │ │ │ + rsbseq r1, fp, ip, ror r4 │ │ │ │ + rsbseq ip, sl, lr, ror #19 │ │ │ │ + rsbseq r1, fp, ip, asr r4 │ │ │ │ + ldrsbteq ip, [sl], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r1, fp, r2, asr #8 │ │ │ │ + ldrhteq ip, [sl], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r1, fp, r4, lsr #8 │ │ │ │ + @ instruction: 0x007ac99c │ │ │ │ + rsbseq r1, fp, sl, lsl #8 │ │ │ │ + rsbseq ip, sl, ip, asr r9 │ │ │ │ + rsbseq ip, sl, r2, asr r9 │ │ │ │ blls 6e382c │ │ │ │ @ instruction: 0xf000429a │ │ │ │ svcls 0x003685db │ │ │ │ tstls sl, #67108864 @ 0x4000000 │ │ │ │ eorcs pc, r3, r7, asr r8 @ │ │ │ │ bvs 1723bc8 │ │ │ │ addsmi r3, sl, #67108864 @ 0x4000000 │ │ │ │ @@ -43529,16 +43529,16 @@ │ │ │ │ adcmi r6, r3, #634880 @ 0x9b000 │ │ │ │ stmdbls fp, {r2, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf7d49808 │ │ │ │ strmi lr, [r8], r0, asr #20 │ │ │ │ @ instruction: 0xf47f4549 │ │ │ │ @ instruction: 0xe77baf30 │ │ │ │ ... │ │ │ │ - rsbseq ip, sl, r4, lsr #13 │ │ │ │ - rsbseq r1, fp, r4, lsl r1 │ │ │ │ + rsbseq ip, sl, ip, lsr #13 │ │ │ │ + rsbseq r1, fp, ip, lsl r1 │ │ │ │ vmax.f32 d25, d0, d6 │ │ │ │ @ instruction: 0x4638161d │ │ │ │ @ instruction: 0xf050f0f0 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ vqadd.u64 , q9, │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ andcs r9, r4, #1984 @ 0x7c0 │ │ │ │ @@ -44116,15 +44116,15 @@ │ │ │ │ blx bfba88 │ │ │ │ stmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r1], -r6, lsr #17 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf966f7da │ │ │ │ @ instruction: 0xf04f48a4 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ - blx 87baa4 │ │ │ │ + blx 87baa4 │ │ │ │ ldmiblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r1], -r1, lsr #17 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf958f7da │ │ │ │ @ instruction: 0xf04f489f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 4fbac0 │ │ │ │ @@ -44253,77 +44253,77 @@ │ │ │ │ vadd.i8 q10, q0, │ │ │ │ ldrbtmi r1, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf7da300c │ │ │ │ stmdami r1, {r0, r1, r2, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf912f7da │ │ │ │ mcrlt 7, 6, pc, cr4, cr14, {7} @ │ │ │ │ - rsbseq ip, sl, r2, asr r3 │ │ │ │ - rsbseq ip, sl, r6, lsr #4 │ │ │ │ - rsbseq ip, sl, r0, lsl #3 │ │ │ │ - rsbseq ip, sl, r6, asr #2 │ │ │ │ - ldrhteq ip, [sl], #-12 │ │ │ │ - ldrhteq ip, [sl], #-2 │ │ │ │ - rsbseq r0, fp, r0, lsr #22 │ │ │ │ - rsbseq ip, sl, lr, asr #32 │ │ │ │ - rsbseq fp, sl, lr, asr #30 │ │ │ │ - rsbseq fp, sl, r6, lsl pc │ │ │ │ - rsbseq r0, fp, r2, lsl #19 │ │ │ │ - ldrshteq fp, [sl], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r0, fp, r2, ror #18 │ │ │ │ - ldrsbteq fp, [sl], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r0, fp, r2, asr #18 │ │ │ │ - ldrhteq fp, [sl], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r0, fp, r6, lsr #18 │ │ │ │ - rsbseq fp, sl, r0, ror lr │ │ │ │ - rsbseq fp, sl, r0, lsr #28 │ │ │ │ - rsbseq fp, sl, r8, lsl #27 │ │ │ │ - ldrshteq r0, [fp], #-118 @ 0xffffff8a │ │ │ │ - rsbseq fp, sl, ip, ror #26 │ │ │ │ - ldrsbteq r0, [fp], #-122 @ 0xffffff86 │ │ │ │ - rsbseq fp, sl, r0, asr sp │ │ │ │ - ldrhteq r0, [fp], #-126 @ 0xffffff82 │ │ │ │ - rsbseq fp, sl, r4, lsr sp │ │ │ │ - rsbseq r0, fp, r2, lsr #15 │ │ │ │ - rsbseq fp, sl, r8, lsl sp │ │ │ │ - rsbseq r0, fp, r6, lsl #15 │ │ │ │ - rsbseq fp, sl, r2, ror #25 │ │ │ │ - rsbseq r0, fp, r0, asr r7 │ │ │ │ - rsbseq fp, sl, r2, asr #25 │ │ │ │ - rsbseq r0, fp, r0, lsr r7 │ │ │ │ - rsbseq fp, sl, r2, lsr #25 │ │ │ │ - rsbseq r0, fp, r2, lsl r7 │ │ │ │ - rsbseq fp, sl, r8, lsl #25 │ │ │ │ - ldrshteq r0, [fp], #-102 @ 0xffffff9a │ │ │ │ - rsbseq fp, sl, ip, ror #24 │ │ │ │ - ldrsbteq r0, [fp], #-106 @ 0xffffff96 │ │ │ │ - rsbseq fp, sl, ip, asr #24 │ │ │ │ - ldrhteq r0, [fp], #-108 @ 0xffffff94 │ │ │ │ - rsbseq fp, sl, r2, lsr ip │ │ │ │ - rsbseq r0, fp, r0, lsr #13 │ │ │ │ - rsbseq fp, sl, r6, lsl ip │ │ │ │ - rsbseq r0, fp, r4, lsl #13 │ │ │ │ - ldrshteq fp, [sl], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r0, fp, r8, ror #12 │ │ │ │ - ldrsbteq fp, [sl], #-190 @ 0xffffff42 │ │ │ │ - rsbseq r0, fp, ip, asr #12 │ │ │ │ - rsbseq fp, sl, r2, asr #23 │ │ │ │ - rsbseq r0, fp, r0, lsr r6 │ │ │ │ - rsbseq fp, sl, r6, lsr #23 │ │ │ │ - rsbseq r0, fp, r4, lsl r6 │ │ │ │ - rsbseq fp, sl, sl, lsl #23 │ │ │ │ - ldrshteq r0, [fp], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq fp, sl, lr, ror #22 │ │ │ │ - ldrsbteq r0, [fp], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq fp, sl, r2, asr fp │ │ │ │ - rsbseq r0, fp, r0, asr #11 │ │ │ │ - rsbseq fp, sl, r6, lsr fp │ │ │ │ - rsbseq r0, fp, r4, lsr #11 │ │ │ │ - rsbseq fp, sl, r6, lsl fp │ │ │ │ - rsbseq r0, fp, r6, lsl #11 │ │ │ │ + rsbseq ip, sl, sl, asr r3 │ │ │ │ + rsbseq ip, sl, lr, lsr #4 │ │ │ │ + rsbseq ip, sl, r8, lsl #3 │ │ │ │ + rsbseq ip, sl, lr, asr #2 │ │ │ │ + rsbseq ip, sl, r4, asr #1 │ │ │ │ + ldrhteq ip, [sl], #-10 │ │ │ │ + rsbseq r0, fp, r8, lsr #22 │ │ │ │ + rsbseq ip, sl, r6, asr r0 │ │ │ │ + rsbseq fp, sl, r6, asr pc │ │ │ │ + rsbseq fp, sl, lr, lsl pc │ │ │ │ + rsbseq r0, fp, sl, lsl #19 │ │ │ │ + ldrshteq fp, [sl], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r0, fp, sl, ror #18 │ │ │ │ + ldrsbteq fp, [sl], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r0, fp, sl, asr #18 │ │ │ │ + rsbseq fp, sl, r0, asr #29 │ │ │ │ + rsbseq r0, fp, lr, lsr #18 │ │ │ │ + rsbseq fp, sl, r8, ror lr │ │ │ │ + rsbseq fp, sl, r8, lsr #28 │ │ │ │ + @ instruction: 0x007abd90 │ │ │ │ + ldrshteq r0, [fp], #-126 @ 0xffffff82 │ │ │ │ + rsbseq fp, sl, r4, ror sp │ │ │ │ + rsbseq r0, fp, r2, ror #15 │ │ │ │ + rsbseq fp, sl, r8, asr sp │ │ │ │ + rsbseq r0, fp, r6, asr #15 │ │ │ │ + rsbseq fp, sl, ip, lsr sp │ │ │ │ + rsbseq r0, fp, sl, lsr #15 │ │ │ │ + rsbseq fp, sl, r0, lsr #26 │ │ │ │ + rsbseq r0, fp, lr, lsl #15 │ │ │ │ + rsbseq fp, sl, sl, ror #25 │ │ │ │ + rsbseq r0, fp, r8, asr r7 │ │ │ │ + rsbseq fp, sl, sl, asr #25 │ │ │ │ + rsbseq r0, fp, r8, lsr r7 │ │ │ │ + rsbseq fp, sl, sl, lsr #25 │ │ │ │ + rsbseq r0, fp, sl, lsl r7 │ │ │ │ + @ instruction: 0x007abc90 │ │ │ │ + ldrshteq r0, [fp], #-110 @ 0xffffff92 │ │ │ │ + rsbseq fp, sl, r4, ror ip │ │ │ │ + rsbseq r0, fp, r2, ror #13 │ │ │ │ + rsbseq fp, sl, r4, asr ip │ │ │ │ + rsbseq r0, fp, r4, asr #13 │ │ │ │ + rsbseq fp, sl, sl, lsr ip │ │ │ │ + rsbseq r0, fp, r8, lsr #13 │ │ │ │ + rsbseq fp, sl, lr, lsl ip │ │ │ │ + rsbseq r0, fp, ip, lsl #13 │ │ │ │ + rsbseq fp, sl, r2, lsl #24 │ │ │ │ + rsbseq r0, fp, r0, ror r6 │ │ │ │ + rsbseq fp, sl, r6, ror #23 │ │ │ │ + rsbseq r0, fp, r4, asr r6 │ │ │ │ + rsbseq fp, sl, sl, asr #23 │ │ │ │ + rsbseq r0, fp, r8, lsr r6 │ │ │ │ + rsbseq fp, sl, lr, lsr #23 │ │ │ │ + rsbseq r0, fp, ip, lsl r6 │ │ │ │ + @ instruction: 0x007abb92 │ │ │ │ + rsbseq r0, fp, r0, lsl #12 │ │ │ │ + rsbseq fp, sl, r6, ror fp │ │ │ │ + rsbseq r0, fp, r4, ror #11 │ │ │ │ + rsbseq fp, sl, sl, asr fp │ │ │ │ + rsbseq r0, fp, r8, asr #11 │ │ │ │ + rsbseq fp, sl, lr, lsr fp │ │ │ │ + rsbseq r0, fp, ip, lsr #11 │ │ │ │ + rsbseq fp, sl, lr, lsl fp │ │ │ │ + rsbseq r0, fp, lr, lsl #11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb95060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1c01d88 │ │ │ │ blmi 1c2a090 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -44433,40 +44433,40 @@ │ │ │ │ ldmdami pc, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d94478 │ │ │ │ strb pc, [r4, -pc, lsr #31]! @ │ │ │ │ ldc 7, cr15, [sl], #-844 @ 0xfffffcb4 │ │ │ │ addeq r0, r6, lr, lsl #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq fp, [sl], #-150 @ 0xffffff6a │ │ │ │ + ldrhteq fp, [sl], #-158 @ 0xffffff62 │ │ │ │ @ instruction: 0xffffeb13 │ │ │ │ - rsbseq fp, sl, ip, asr #19 │ │ │ │ - rsbseq fp, sl, r0, lsl #20 │ │ │ │ + ldrsbteq fp, [sl], #-148 @ 0xffffff6c │ │ │ │ + rsbseq fp, sl, r8, lsl #20 │ │ │ │ andeq r0, r0, fp, asr #3 │ │ │ │ - rsbseq fp, sl, r4, lsl #19 │ │ │ │ - ldrshteq r0, [fp], #-52 @ 0xffffffcc │ │ │ │ + rsbseq fp, sl, ip, lsl #19 │ │ │ │ + ldrshteq r0, [fp], #-60 @ 0xffffffc4 │ │ │ │ addeq r0, r6, lr, lsl #22 │ │ │ │ - rsbseq fp, sl, r0, asr r9 │ │ │ │ - rsbseq r0, fp, r0, asr #7 │ │ │ │ + rsbseq fp, sl, r8, asr r9 │ │ │ │ + rsbseq r0, fp, r8, asr #7 │ │ │ │ @ instruction: 0xffffea3f │ │ │ │ @ instruction: 0xffffe9b1 │ │ │ │ - rsbseq fp, sl, r2, lsl r9 │ │ │ │ - rsbseq r0, fp, r2, lsl #7 │ │ │ │ - ldrshteq fp, [sl], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r0, fp, r8, ror #6 │ │ │ │ - rsbseq fp, sl, ip, lsr r9 │ │ │ │ - rsbseq fp, sl, r0, ror #18 │ │ │ │ - rsbseq fp, sl, r8, ror r9 │ │ │ │ - rsbseq fp, sl, lr, asr #18 │ │ │ │ - rsbseq fp, sl, sl, lsl #17 │ │ │ │ - ldrshteq r0, [fp], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq fp, sl, r0, ror r8 │ │ │ │ - rsbseq r0, fp, r0, ror #5 │ │ │ │ - rsbseq fp, sl, r2, asr r8 │ │ │ │ - rsbseq r0, fp, r0, asr #5 │ │ │ │ + rsbseq fp, sl, sl, lsl r9 │ │ │ │ + rsbseq r0, fp, sl, lsl #7 │ │ │ │ + rsbseq fp, sl, r0, lsl #18 │ │ │ │ + rsbseq r0, fp, r0, ror r3 │ │ │ │ + rsbseq fp, sl, r4, asr #18 │ │ │ │ + rsbseq fp, sl, r8, ror #18 │ │ │ │ + rsbseq fp, sl, r0, lsl #19 │ │ │ │ + rsbseq fp, sl, r6, asr r9 │ │ │ │ + @ instruction: 0x007ab892 │ │ │ │ + rsbseq r0, fp, r2, lsl #6 │ │ │ │ + rsbseq fp, sl, r8, ror r8 │ │ │ │ + rsbseq r0, fp, r8, ror #5 │ │ │ │ + rsbseq fp, sl, sl, asr r8 │ │ │ │ + rsbseq r0, fp, r8, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb9529c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 6, pc, cr8, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -44476,16 +44476,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 4, pc, cr12, cr9, {6} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7d94478 │ │ │ │ blls bde2c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq fp, sl, r0, lsr #15 │ │ │ │ - rsbseq r0, fp, r0, lsl r2 │ │ │ │ + rsbseq fp, sl, r8, lsr #15 │ │ │ │ + rsbseq r0, fp, r8, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb952e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 602070 │ │ │ │ blmi 62a308 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -44507,15 +44507,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7d3bd30 │ │ │ │ svclt 0x0000eba8 │ │ │ │ addeq r0, r6, r6, lsl #18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq fp, sl, lr, lsr r8 │ │ │ │ + rsbseq fp, sl, r6, asr #16 │ │ │ │ addeq r0, r6, ip, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb95364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ ldc2l 3, cr15, [r0, #-956]! @ 0xfffffc44 │ │ │ │ @@ -44550,17 +44550,17 @@ │ │ │ │ ldrdls r1, [r0, -r9] │ │ │ │ ldrbtmi r4, [fp], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf7d60092 │ │ │ │ movwcs pc, #4011 @ 0xfab @ │ │ │ │ movwcc lr, #2501 @ 0x9c5 │ │ │ │ movwcc lr, #10693 @ 0x29c5 │ │ │ │ svclt 0x0000e7bc │ │ │ │ - rsbseq fp, sl, ip, asr #15 │ │ │ │ - rsbseq r0, fp, r0, lsr #2 │ │ │ │ - rsbseq fp, sl, lr, ror #14 │ │ │ │ + ldrsbteq fp, [sl], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r0, fp, r8, lsr #2 │ │ │ │ + rsbseq fp, sl, r6, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0xf8df4690 │ │ │ │ @ instruction: 0xf8df2af0 │ │ │ │ @ instruction: 0xb0993af0 │ │ │ │ @@ -45260,76 +45260,76 @@ │ │ │ │ @ instruction: 0xf04f4843 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf93af7d9 │ │ │ │ @ instruction: 0xf7d2e465 │ │ │ │ svclt 0x0000edc6 │ │ │ │ ldrdeq r0, [r6], r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq fp, sl, sl, lsl #14 │ │ │ │ + rsbseq fp, sl, r2, lsl r7 │ │ │ │ addeq r0, r6, r0, asr r7 │ │ │ │ - rsbseq fp, sl, r6, lsl #13 │ │ │ │ - rsbseq fp, sl, r8, ror #11 │ │ │ │ - rsbseq fp, sl, sl, lsl #9 │ │ │ │ - ldrhteq fp, [sl], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq pc, sl, r8, lsl #26 │ │ │ │ - @ instruction: 0x007ab396 │ │ │ │ - rsbseq pc, sl, r8, ror #25 │ │ │ │ - rsbseq fp, sl, sl, ror r3 │ │ │ │ - rsbseq pc, sl, ip, asr #25 │ │ │ │ - rsbseq fp, sl, lr, lsl #6 │ │ │ │ - rsbseq pc, sl, lr, asr ip @ │ │ │ │ - rsbseq fp, sl, sl, ror #5 │ │ │ │ - rsbseq pc, sl, r4, asr #24 │ │ │ │ - rsbseq fp, sl, r8, asr #3 │ │ │ │ - rsbseq pc, sl, sl, lsl fp @ │ │ │ │ - rsbseq fp, sl, sl, lsl #1 │ │ │ │ - ldrsbteq pc, [sl], #-156 @ 0xffffff64 @ │ │ │ │ - rsbseq fp, sl, ip, rrx │ │ │ │ - ldrhteq pc, [sl], #-158 @ 0xffffff62 @ │ │ │ │ - rsbseq sl, sl, r6, ror #31 │ │ │ │ - rsbseq pc, sl, sl, lsr r9 @ │ │ │ │ - rsbseq sl, sl, ip, asr #31 │ │ │ │ - rsbseq pc, sl, r6, lsr #18 │ │ │ │ - rsbseq sl, sl, sl, lsl #31 │ │ │ │ - rsbseq pc, sl, r4, ror #17 │ │ │ │ - rsbseq sl, sl, sl, ror #30 │ │ │ │ - ldrhteq pc, [sl], #-140 @ 0xffffff74 @ │ │ │ │ - rsbseq sl, sl, r0, asr pc │ │ │ │ - rsbseq pc, sl, r2, lsr #17 │ │ │ │ - rsbseq sl, sl, r6, lsr pc │ │ │ │ - rsbseq pc, sl, r8, lsl #17 │ │ │ │ - rsbseq sl, sl, ip, lsl pc │ │ │ │ - rsbseq pc, sl, lr, ror #16 │ │ │ │ - rsbseq sl, sl, r2, lsl #30 │ │ │ │ - rsbseq pc, sl, r4, asr r8 @ │ │ │ │ - rsbseq sl, sl, r8, ror #29 │ │ │ │ - rsbseq pc, sl, sl, lsr r8 @ │ │ │ │ - rsbseq sl, sl, lr, asr #29 │ │ │ │ - rsbseq pc, sl, r0, lsr #16 │ │ │ │ - rsbseq sl, sl, r8, lsl #29 │ │ │ │ - rsbseq sl, sl, ip, ror #26 │ │ │ │ - rsbseq pc, sl, r0, asr #13 │ │ │ │ - rsbseq sl, sl, r4, asr sp │ │ │ │ - rsbseq pc, sl, r6, lsr #13 │ │ │ │ - rsbseq sl, sl, sl, lsr sp │ │ │ │ - rsbseq pc, sl, ip, lsl #13 │ │ │ │ - rsbseq sl, sl, r0, lsr #26 │ │ │ │ - rsbseq pc, sl, r2, ror r6 @ │ │ │ │ - rsbseq sl, sl, r6, lsl #26 │ │ │ │ - rsbseq pc, sl, r8, asr r6 @ │ │ │ │ - rsbseq sl, sl, ip, ror #25 │ │ │ │ - rsbseq pc, sl, lr, lsr r6 @ │ │ │ │ - ldrsbteq sl, [sl], #-194 @ 0xffffff3e │ │ │ │ - rsbseq pc, sl, r4, lsr #12 │ │ │ │ - ldrhteq sl, [sl], #-200 @ 0xffffff38 │ │ │ │ - rsbseq pc, sl, sl, lsl #12 │ │ │ │ - @ instruction: 0x007aac9e │ │ │ │ - ldrshteq pc, [sl], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbseq sl, sl, r4, lsl #25 │ │ │ │ - ldrsbteq pc, [sl], #-86 @ 0xffffffaa @ │ │ │ │ + rsbseq fp, sl, lr, lsl #13 │ │ │ │ + ldrshteq fp, [sl], #-80 @ 0xffffffb0 │ │ │ │ + @ instruction: 0x007ab492 │ │ │ │ + rsbseq fp, sl, r0, asr #7 │ │ │ │ + rsbseq pc, sl, r0, lsl sp @ │ │ │ │ + @ instruction: 0x007ab39e │ │ │ │ + ldrshteq pc, [sl], #-192 @ 0xffffff40 @ │ │ │ │ + rsbseq fp, sl, r2, lsl #7 │ │ │ │ + ldrsbteq pc, [sl], #-196 @ 0xffffff3c @ │ │ │ │ + rsbseq fp, sl, r6, lsl r3 │ │ │ │ + rsbseq pc, sl, r6, ror #24 │ │ │ │ + ldrshteq fp, [sl], #-34 @ 0xffffffde │ │ │ │ + rsbseq pc, sl, ip, asr #24 │ │ │ │ + ldrsbteq fp, [sl], #-16 │ │ │ │ + rsbseq pc, sl, r2, lsr #22 │ │ │ │ + @ instruction: 0x007ab092 │ │ │ │ + rsbseq pc, sl, r4, ror #19 │ │ │ │ + rsbseq fp, sl, r4, ror r0 │ │ │ │ + rsbseq pc, sl, r6, asr #19 │ │ │ │ + rsbseq sl, sl, lr, ror #31 │ │ │ │ + rsbseq pc, sl, r2, asr #18 │ │ │ │ + ldrsbteq sl, [sl], #-244 @ 0xffffff0c │ │ │ │ + rsbseq pc, sl, lr, lsr #18 │ │ │ │ + @ instruction: 0x007aaf92 │ │ │ │ + rsbseq pc, sl, ip, ror #17 │ │ │ │ + rsbseq sl, sl, r2, ror pc │ │ │ │ + rsbseq pc, sl, r4, asr #17 │ │ │ │ + rsbseq sl, sl, r8, asr pc │ │ │ │ + rsbseq pc, sl, sl, lsr #17 │ │ │ │ + rsbseq sl, sl, lr, lsr pc │ │ │ │ + @ instruction: 0x007af890 │ │ │ │ + rsbseq sl, sl, r4, lsr #30 │ │ │ │ + rsbseq pc, sl, r6, ror r8 @ │ │ │ │ + rsbseq sl, sl, sl, lsl #30 │ │ │ │ + rsbseq pc, sl, ip, asr r8 @ │ │ │ │ + ldrshteq sl, [sl], #-224 @ 0xffffff20 │ │ │ │ + rsbseq pc, sl, r2, asr #16 │ │ │ │ + ldrsbteq sl, [sl], #-230 @ 0xffffff1a │ │ │ │ + rsbseq pc, sl, r8, lsr #16 │ │ │ │ + @ instruction: 0x007aae90 │ │ │ │ + rsbseq sl, sl, r4, ror sp │ │ │ │ + rsbseq pc, sl, r8, asr #13 │ │ │ │ + rsbseq sl, sl, ip, asr sp │ │ │ │ + rsbseq pc, sl, lr, lsr #13 │ │ │ │ + rsbseq sl, sl, r2, asr #26 │ │ │ │ + @ instruction: 0x007af694 │ │ │ │ + rsbseq sl, sl, r8, lsr #26 │ │ │ │ + rsbseq pc, sl, sl, ror r6 @ │ │ │ │ + rsbseq sl, sl, lr, lsl #26 │ │ │ │ + rsbseq pc, sl, r0, ror #12 │ │ │ │ + ldrshteq sl, [sl], #-196 @ 0xffffff3c │ │ │ │ + rsbseq pc, sl, r6, asr #12 │ │ │ │ + ldrsbteq sl, [sl], #-202 @ 0xffffff36 │ │ │ │ + rsbseq pc, sl, ip, lsr #12 │ │ │ │ + rsbseq sl, sl, r0, asr #25 │ │ │ │ + rsbseq pc, sl, r2, lsl r6 @ │ │ │ │ + rsbseq sl, sl, r6, lsr #25 │ │ │ │ + ldrshteq pc, [sl], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbseq sl, sl, ip, lsl #25 │ │ │ │ + ldrsbteq pc, [sl], #-94 @ 0xffffffa2 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb96018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1702d60 │ │ │ │ blmi 172b040 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -45419,36 +45419,36 @@ │ │ │ │ ldmdami fp, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d84478 │ │ │ │ @ instruction: 0xe78cfffb │ │ │ │ stc 7, cr15, [r6], {210} @ 0xd2 │ │ │ │ ldrdeq pc, [r5], r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sl, sl, sl, lsl fp │ │ │ │ + rsbseq sl, sl, r2, lsr #22 │ │ │ │ @ instruction: 0xfffff3b7 │ │ │ │ - rsbseq sl, sl, r0, lsr fp │ │ │ │ - rsbseq sl, sl, r8, ror #22 │ │ │ │ + rsbseq sl, sl, r8, lsr fp │ │ │ │ + rsbseq sl, sl, r0, ror fp │ │ │ │ andeq r0, r0, fp, ror #2 │ │ │ │ - rsbseq sl, sl, r8, ror #21 │ │ │ │ - rsbseq pc, sl, ip, lsr r4 @ │ │ │ │ + ldrshteq sl, [sl], #-160 @ 0xffffff60 │ │ │ │ + rsbseq pc, sl, r4, asr #8 │ │ │ │ addeq pc, r5, r6, asr fp @ │ │ │ │ - ldrhteq sl, [sl], #-166 @ 0xffffff5a │ │ │ │ - rsbseq pc, sl, sl, lsl #8 │ │ │ │ + ldrhteq sl, [sl], #-174 @ 0xffffff52 │ │ │ │ + rsbseq pc, sl, r2, lsl r4 @ │ │ │ │ @ instruction: 0xfffff27d │ │ │ │ @ instruction: 0xfffff1ef │ │ │ │ - rsbseq sl, sl, r8, ror sl │ │ │ │ - rsbseq pc, sl, ip, asr #7 │ │ │ │ - rsbseq sl, sl, lr, asr sl │ │ │ │ - ldrhteq pc, [sl], #-50 @ 0xffffffce @ │ │ │ │ - rsbseq sl, sl, r8, lsr #21 │ │ │ │ - rsbseq sl, sl, r2, asr #21 │ │ │ │ - rsbseq sl, sl, r4, lsr #20 │ │ │ │ - rsbseq pc, sl, r8, ror r3 @ │ │ │ │ - rsbseq sl, sl, r6, lsl #20 │ │ │ │ - rsbseq pc, sl, r8, asr r3 @ │ │ │ │ + rsbseq sl, sl, r0, lsl #21 │ │ │ │ + ldrsbteq pc, [sl], #-52 @ 0xffffffcc @ │ │ │ │ + rsbseq sl, sl, r6, ror #20 │ │ │ │ + ldrhteq pc, [sl], #-58 @ 0xffffffc6 @ │ │ │ │ + ldrhteq sl, [sl], #-160 @ 0xffffff60 │ │ │ │ + rsbseq sl, sl, sl, asr #21 │ │ │ │ + rsbseq sl, sl, ip, lsr #20 │ │ │ │ + rsbseq pc, sl, r0, lsl #7 │ │ │ │ + rsbseq sl, sl, lr, lsl #20 │ │ │ │ + rsbseq pc, sl, r0, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb961f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff08f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -45458,21 +45458,21 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 7, pc, cr0, cr8, {6} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7d84478 │ │ │ │ blls beed4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq sl, sl, r4, ror #18 │ │ │ │ - ldrhteq pc, [sl], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbseq sl, sl, ip, ror #18 │ │ │ │ + rsbseq pc, sl, r0, asr #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vmla.i8 d20, d0, d2 │ │ │ │ ldrbtmi r2, [r9], #-526 @ 0xfffffdf2 │ │ │ │ mcrlt 7, 0, pc, cr12, cr4, {6} @ │ │ │ │ - rsbseq sl, sl, r2, ror #19 │ │ │ │ + rsbseq sl, sl, sl, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461f499b │ │ │ │ umullslt r4, r3, fp, fp │ │ │ │ @ instruction: 0x26004479 │ │ │ │ @@ -45533,15 +45533,15 @@ │ │ │ │ andsvs r9, lr, r7, lsl #16 │ │ │ │ andsvs r9, lr, r6, lsl #22 │ │ │ │ @ instruction: 0xf676f16a │ │ │ │ vrsubhn.i32 d4, , │ │ │ │ @ instruction: 0xf1b0faa1 │ │ │ │ @ instruction: 0xdc2a0b00 │ │ │ │ stmdavs r4, {r0, r1, r2, r4, r7, sp, lr, pc}^ │ │ │ │ - blvs 87a7a4 │ │ │ │ + blvs 87a7a4 │ │ │ │ ldcvs 5, cr15, [r0], #16 │ │ │ │ blvs 107aa40 │ │ │ │ blvc fa5dc │ │ │ │ blvc 123ac34 │ │ │ │ blvs ff23ac44 │ │ │ │ blx 47ad3c │ │ │ │ @ instruction: 0x9c05da51 │ │ │ │ @@ -45627,27 +45627,27 @@ │ │ │ │ ldmdami r2, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 7, 2, pc, cr12, cr8, {6} │ │ │ │ @ instruction: 0xf7d2e7b9 │ │ │ │ svclt 0x0000eae8 │ │ │ │ umulleq pc, r5, r8, r9 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sl, sl, ip, lsl r9 │ │ │ │ - rsbseq pc, sl, r4, lsr #3 │ │ │ │ - rsbseq sl, sl, ip, lsl r8 │ │ │ │ - rsbseq pc, sl, r4, lsr #1 │ │ │ │ + rsbseq sl, sl, r4, lsr #18 │ │ │ │ + rsbseq pc, sl, ip, lsr #3 │ │ │ │ + rsbseq sl, sl, r4, lsr #16 │ │ │ │ + rsbseq pc, sl, ip, lsr #1 │ │ │ │ @ instruction: 0x0085f7be │ │ │ │ - rsbseq sl, sl, r8, ror #15 │ │ │ │ - rsbseq pc, sl, r0, ror r0 @ │ │ │ │ - rsbseq sl, sl, lr, asr #15 │ │ │ │ - rsbseq pc, sl, r6, asr r0 @ │ │ │ │ - rsbseq sl, sl, lr, lsr #15 │ │ │ │ - rsbseq pc, sl, r6, lsr r0 @ │ │ │ │ - @ instruction: 0x007aa792 │ │ │ │ - rsbseq pc, sl, sl, lsl r0 @ │ │ │ │ + ldrshteq sl, [sl], #-112 @ 0xffffff90 │ │ │ │ + rsbseq pc, sl, r8, ror r0 @ │ │ │ │ + ldrsbteq sl, [sl], #-118 @ 0xffffff8a │ │ │ │ + rsbseq pc, sl, lr, asr r0 @ │ │ │ │ + ldrhteq sl, [sl], #-118 @ 0xffffff8a │ │ │ │ + rsbseq pc, sl, lr, lsr r0 @ │ │ │ │ + @ instruction: 0x007aa79a │ │ │ │ + rsbseq pc, sl, r2, lsr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, r8, asr sp │ │ │ │ @ instruction: 0x46904c58 │ │ │ │ andcs r4, r0, #2097152000 @ 0x7d000000 │ │ │ │ @@ -45736,18 +45736,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2 7, cr15, [r4, #864] @ 0x360 │ │ │ │ strb r9, [r8, -r3, lsl #22]! │ │ │ │ b 3fd3c4 │ │ │ │ ldrdeq pc, [r5], ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq pc, r5, lr, lsr #13 │ │ │ │ - rsbseq sl, sl, r0, lsl #12 │ │ │ │ - rsbseq lr, sl, r8, lsl #29 │ │ │ │ - rsbseq sl, sl, r2, ror #11 │ │ │ │ - rsbseq lr, sl, sl, ror #28 │ │ │ │ + rsbseq sl, sl, r8, lsl #12 │ │ │ │ + @ instruction: 0x007aee90 │ │ │ │ + rsbseq sl, sl, sl, ror #11 │ │ │ │ + rsbseq lr, sl, r2, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb966a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx 3fc33e │ │ │ │ @ instruction: 0xf1086800 │ │ │ │ @ instruction: 0x4603f71f │ │ │ │ @@ -45758,16 +45758,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7d8300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r2, #-864] @ 0xfffffca0 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq sl, sl, lr, ror r5 │ │ │ │ - rsbseq lr, sl, r6, lsl #28 │ │ │ │ + rsbseq sl, sl, r6, lsl #11 │ │ │ │ + rsbseq lr, sl, lr, lsl #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, lr, ror sl │ │ │ │ @ instruction: 0x460d4b7e │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -45893,31 +45893,31 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d84478 │ │ │ │ @ instruction: 0xf04ffc49 │ │ │ │ @ instruction: 0xe78833ff │ │ │ │ ldm r2, {r1, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strdeq pc, [r5], ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq sl, [sl], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq sl, sl, r6, lsr r4 │ │ │ │ + rsbseq sl, sl, r6, ror #9 │ │ │ │ + rsbseq sl, sl, lr, lsr r4 │ │ │ │ strdeq pc, [r5], r6 │ │ │ │ - rsbseq sl, sl, lr, lsl r4 │ │ │ │ - rsbseq lr, sl, r6, lsr #25 │ │ │ │ - rsbseq sl, sl, r0, lsl #8 │ │ │ │ - rsbseq lr, sl, r8, lsl #25 │ │ │ │ - rsbseq sl, sl, r2, ror #7 │ │ │ │ - rsbseq lr, sl, sl, ror #24 │ │ │ │ - rsbseq sl, sl, r4, asr #7 │ │ │ │ - rsbseq lr, sl, ip, asr #24 │ │ │ │ - rsbseq sl, sl, r6, lsr #7 │ │ │ │ - rsbseq lr, sl, lr, lsr #24 │ │ │ │ - rsbseq sl, sl, r8, lsl #7 │ │ │ │ - rsbseq lr, sl, r0, lsl ip │ │ │ │ - rsbseq sl, sl, lr, ror #6 │ │ │ │ - ldrshteq lr, [sl], #-180 @ 0xffffff4c │ │ │ │ + rsbseq sl, sl, r6, lsr #8 │ │ │ │ + rsbseq lr, sl, lr, lsr #25 │ │ │ │ + rsbseq sl, sl, r8, lsl #8 │ │ │ │ + @ instruction: 0x007aec90 │ │ │ │ + rsbseq sl, sl, sl, ror #7 │ │ │ │ + rsbseq lr, sl, r2, ror ip │ │ │ │ + rsbseq sl, sl, ip, asr #7 │ │ │ │ + rsbseq lr, sl, r4, asr ip │ │ │ │ + rsbseq sl, sl, lr, lsr #7 │ │ │ │ + rsbseq lr, sl, r6, lsr ip │ │ │ │ + @ instruction: 0x007aa390 │ │ │ │ + rsbseq lr, sl, r8, lsl ip │ │ │ │ + rsbseq sl, sl, r6, ror r3 │ │ │ │ + ldrshteq lr, [sl], #-188 @ 0xffffff44 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ @ instruction: 0x46064699 │ │ │ │ @ instruction: 0xf9b6f3a4 │ │ │ │ @@ -45971,22 +45971,22 @@ │ │ │ │ bleq 7ae38 │ │ │ │ pli [sl, -r8, lsl #2] │ │ │ │ smlabteq r0, r8, r9, lr │ │ │ │ @ instruction: 0xf1086828 │ │ │ │ stmib r9, {r0, r1, r2, r3, r4, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi r0, [r0], -r0, lsl #2 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldrshteq sl, [sl], #-38 @ 0xffffffda │ │ │ │ - ldrhteq sl, [sl], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq lr, sl, r6, asr #22 │ │ │ │ - @ instruction: 0x007fc894 │ │ │ │ - ldrhteq sl, [sl], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq sl, sl, r8, asr r2 │ │ │ │ - rsbseq lr, sl, r0, ror #21 │ │ │ │ - rsbseq r5, lr, r2, ror #20 │ │ │ │ + ldrshteq sl, [sl], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq sl, sl, r6, asr #5 │ │ │ │ + rsbseq lr, sl, lr, asr #22 │ │ │ │ + @ instruction: 0x007fc89c │ │ │ │ + rsbseq sl, sl, r6, asr #5 │ │ │ │ + rsbseq sl, sl, r0, ror #4 │ │ │ │ + rsbseq lr, sl, r8, ror #21 │ │ │ │ + rsbseq r5, lr, sl, ror #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb96a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf92ef3a4 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -46039,27 +46039,27 @@ │ │ │ │ vtst.8 d20, d0, d1 │ │ │ │ ldrbtmi r2, [r8], #-289 @ 0xfffffedf │ │ │ │ @ instruction: 0xf7d8300c │ │ │ │ stmdami pc, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 7fd8a2 │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - rsbseq sl, sl, r2, asr #4 │ │ │ │ - rsbseq sl, sl, r8, ror #4 │ │ │ │ - rsbseq sl, sl, r6, lsr #3 │ │ │ │ - rsbseq lr, sl, lr, lsr #20 │ │ │ │ - rsbseq sl, sl, r8, asr r2 │ │ │ │ - rsbseq sl, sl, r6, ror r1 │ │ │ │ - ldrshteq lr, [sl], #-158 @ 0xffffff62 │ │ │ │ - rsbseq sl, sl, r8, asr #4 │ │ │ │ - rsbseq sl, sl, r6, asr #2 │ │ │ │ - rsbseq lr, sl, lr, asr #19 │ │ │ │ - rsbseq sl, sl, r4, lsr r2 │ │ │ │ - rsbseq sl, sl, r6, lsl r1 │ │ │ │ - @ instruction: 0x007ae99e │ │ │ │ + rsbseq sl, sl, sl, asr #4 │ │ │ │ + rsbseq sl, sl, r0, ror r2 │ │ │ │ + rsbseq sl, sl, lr, lsr #3 │ │ │ │ + rsbseq lr, sl, r6, lsr sl │ │ │ │ + rsbseq sl, sl, r0, ror #4 │ │ │ │ + rsbseq sl, sl, lr, ror r1 │ │ │ │ + rsbseq lr, sl, r6, lsl #20 │ │ │ │ + rsbseq sl, sl, r0, asr r2 │ │ │ │ + rsbseq sl, sl, lr, asr #2 │ │ │ │ + ldrsbteq lr, [sl], #-150 @ 0xffffff6a │ │ │ │ + rsbseq sl, sl, ip, lsr r2 │ │ │ │ + rsbseq sl, sl, lr, lsl r1 │ │ │ │ + rsbseq lr, sl, r6, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb96b80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 9438e8 │ │ │ │ blmi 96bba8 │ │ │ │ ldrbtmi r4, [sl], #-1544 @ 0xfffff9f8 │ │ │ │ vmax.s8 d20, d0, d13 │ │ │ │ @@ -46094,17 +46094,17 @@ │ │ │ │ @ instruction: 0xf7d42203 │ │ │ │ tstpcs r0, fp, lsr #18 @ p-variant is OBSOLETE │ │ │ │ vrsubhn.i64 d4, q2, q12 │ │ │ │ ubfx pc, sp, #16, #8 │ │ │ │ svc 0x0040f7d1 │ │ │ │ addeq pc, r5, lr, rrx │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sl, sl, r0, ror r0 │ │ │ │ - rsbseq sl, sl, r2, ror r0 │ │ │ │ - ldrshteq lr, [sl], #-138 @ 0xffffff76 │ │ │ │ + rsbseq sl, sl, r8, ror r0 │ │ │ │ + rsbseq sl, sl, sl, ror r0 │ │ │ │ + rsbseq lr, sl, r2, lsl #18 │ │ │ │ addeq pc, r5, r4, lsl r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb96c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vaddw.u16 , q7, d5 │ │ │ │ @@ -46125,16 +46125,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9baf7d8 │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7d84478 │ │ │ │ blls 1be468 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq r9, sl, r4, asr #31 │ │ │ │ - rsbseq lr, sl, ip, asr #16 │ │ │ │ + rsbseq r9, sl, ip, asr #31 │ │ │ │ + rsbseq lr, sl, r4, asr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb96cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrsubhn.i32 d20, q7, q7 │ │ │ │ @ instruction: 0x4604fe13 │ │ │ │ @@ -46153,16 +46153,16 @@ │ │ │ │ rscle r2, ip, r1, lsl #16 │ │ │ │ cmncs sp, r5, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf97ef7d8 │ │ │ │ strtmi r4, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7d84478 │ │ │ │ @ instruction: 0xe7e0fa39 │ │ │ │ - rsbseq r9, sl, ip, asr #30 │ │ │ │ - ldrsbteq lr, [sl], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r9, sl, r4, asr pc │ │ │ │ + ldrsbteq lr, [sl], #-124 @ 0xffffff84 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb96d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 5c3aa4 │ │ │ │ blmi 5ebd3c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -46183,15 +46183,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ mcr 7, 4, pc, cr14, cr1, {6} @ │ │ │ │ ldrdeq lr, [r5], r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq r9, [sl], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r9, sl, r0, ror #29 │ │ │ │ umulleq lr, r5, sl, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb96d94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 3, cr15, [r2, #656]! @ 0x290 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ @@ -46201,16 +46201,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7d8300c │ │ │ │ stmdami r5, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9dcf7d8 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - @ instruction: 0x007a9e92 │ │ │ │ - rsbseq lr, sl, sl, lsl r7 │ │ │ │ + @ instruction: 0x007a9e9a │ │ │ │ + rsbseq lr, sl, r2, lsr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1e7df14 │ │ │ │ stclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ ldmibcc r4!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r8], -r2, lsl #13 │ │ │ │ @@ -46848,112 +46848,112 @@ │ │ │ │ ldc2 7, cr15, [r6], {215} @ 0xd7 │ │ │ │ @ instruction: 0xf04f4866 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [r0], {215} @ 0xd7 │ │ │ │ svclt 0x0000e7df │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq lr, r5, r6, lsl #28 │ │ │ │ - rsbseq r9, sl, r0, lsl lr │ │ │ │ - rsbseq r9, sl, r2, lsr pc │ │ │ │ - @ instruction: 0x007a9d96 │ │ │ │ - rsbseq lr, sl, ip, lsl r6 │ │ │ │ - rsbseq r9, sl, sl, ror sp │ │ │ │ - rsbseq lr, sl, r0, lsl #12 │ │ │ │ + rsbseq r9, sl, r8, lsl lr │ │ │ │ + rsbseq r9, sl, sl, lsr pc │ │ │ │ + @ instruction: 0x007a9d9e │ │ │ │ + rsbseq lr, sl, r4, lsr #12 │ │ │ │ + rsbseq r9, sl, r2, lsl #27 │ │ │ │ + rsbseq lr, sl, r8, lsl #12 │ │ │ │ addeq lr, r5, r6, lsl sp │ │ │ │ - rsbseq r9, sl, r8, lsr sp │ │ │ │ - ldrhteq lr, [sl], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r9, sl, r0, asr #26 │ │ │ │ + rsbseq lr, sl, r6, asr #11 │ │ │ │ + rsbseq r9, sl, r4, asr #25 │ │ │ │ + rsbseq r9, sl, r6, ror #22 │ │ │ │ + rsbseq lr, sl, ip, ror #7 │ │ │ │ + @ instruction: 0x007a9c98 │ │ │ │ + rsbseq r9, sl, ip, lsr #25 │ │ │ │ ldrhteq r9, [sl], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r9, sl, lr, asr fp │ │ │ │ - rsbseq lr, sl, r4, ror #7 │ │ │ │ - @ instruction: 0x007a9c90 │ │ │ │ - rsbseq r9, sl, r4, lsr #25 │ │ │ │ - ldrhteq r9, [sl], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r9, sl, r8, lsl #22 │ │ │ │ - rsbseq lr, sl, lr, lsl #7 │ │ │ │ - ldrhteq r9, [sl], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r9, sl, r0, lsr #24 │ │ │ │ - rsbseq r9, sl, sl, lsl #24 │ │ │ │ - rsbseq r9, sl, ip, lsl ip │ │ │ │ - ldrsbteq r9, [sl], #-190 @ 0xffffff42 │ │ │ │ - rsbseq r9, sl, r2, ror #23 │ │ │ │ + rsbseq r9, sl, r0, lsl fp │ │ │ │ + @ instruction: 0x007ae396 │ │ │ │ + ldrhteq r9, [sl], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r9, sl, r8, lsr #24 │ │ │ │ + rsbseq r9, sl, r2, lsl ip │ │ │ │ + rsbseq r9, sl, r4, lsr #24 │ │ │ │ rsbseq r9, sl, r6, ror #23 │ │ │ │ - ldrhteq r9, [sl], #-152 @ 0xffffff68 │ │ │ │ - rsbseq lr, sl, lr, lsr r2 │ │ │ │ - rsbseq r9, sl, sl, asr r9 │ │ │ │ - rsbseq r9, sl, r4, lsl #23 │ │ │ │ - rsbseq r9, sl, r8, asr r9 │ │ │ │ - ldrsbteq lr, [sl], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r9, sl, r4, ror #22 │ │ │ │ - rsbseq r9, sl, r6, asr #22 │ │ │ │ - ldrhteq r9, [sl], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xfffffa05 │ │ │ │ - ldrhteq r9, [sl], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r9, sl, sl, ror #23 │ │ │ │ + rsbseq r9, sl, lr, ror #23 │ │ │ │ + rsbseq r9, sl, r0, asr #19 │ │ │ │ + rsbseq lr, sl, r6, asr #4 │ │ │ │ + rsbseq r9, sl, r2, ror #18 │ │ │ │ + rsbseq r9, sl, ip, lsl #23 │ │ │ │ + rsbseq r9, sl, r0, ror #18 │ │ │ │ + rsbseq lr, sl, r6, ror #3 │ │ │ │ rsbseq r9, sl, ip, ror #22 │ │ │ │ - @ instruction: 0x007a989a │ │ │ │ - rsbseq lr, sl, r0, lsr #2 │ │ │ │ - rsbseq r9, sl, lr, ror r8 │ │ │ │ - rsbseq lr, sl, r4, lsl #2 │ │ │ │ - rsbseq r9, sl, lr, lsl r8 │ │ │ │ - rsbseq lr, sl, r4, lsr #1 │ │ │ │ - rsbseq r9, sl, r0, ror sl │ │ │ │ + rsbseq r9, sl, lr, asr #22 │ │ │ │ + rsbseq r9, sl, r0, asr #17 │ │ │ │ + @ instruction: 0xfffffa05 │ │ │ │ + ldrhteq r9, [sl], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r9, sl, r4, ror fp │ │ │ │ + rsbseq r9, sl, r2, lsr #17 │ │ │ │ + rsbseq lr, sl, r8, lsr #2 │ │ │ │ + rsbseq r9, sl, r6, lsl #17 │ │ │ │ + rsbseq lr, sl, ip, lsl #2 │ │ │ │ + rsbseq r9, sl, r6, lsr #16 │ │ │ │ + rsbseq lr, sl, ip, lsr #1 │ │ │ │ + rsbseq r9, sl, r8, ror sl │ │ │ │ @ instruction: 0xfffff8b1 │ │ │ │ @ instruction: 0xfffff82d │ │ │ │ - ldrhteq r9, [sl], #-126 @ 0xffffff82 │ │ │ │ - rsbseq lr, sl, r4, asr #32 │ │ │ │ - rsbseq r9, sl, r0, lsr #15 │ │ │ │ - rsbseq lr, sl, r8, lsr #32 │ │ │ │ - rsbseq r9, sl, r8, lsl #15 │ │ │ │ - rsbseq lr, sl, r0, lsl r0 │ │ │ │ - rsbseq r9, sl, lr, ror #14 │ │ │ │ - ldrshteq sp, [sl], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r9, sl, r4, asr r7 │ │ │ │ - ldrsbteq sp, [sl], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r9, sl, r8, lsr r7 │ │ │ │ - ldrhteq sp, [sl], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r9, sl, ip, lsl r7 │ │ │ │ - rsbseq sp, sl, r4, lsr #31 │ │ │ │ - ldrshteq r9, [sl], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq sp, sl, r8, ror pc │ │ │ │ + rsbseq r9, sl, r6, asr #15 │ │ │ │ + rsbseq lr, sl, ip, asr #32 │ │ │ │ + rsbseq r9, sl, r8, lsr #15 │ │ │ │ + rsbseq lr, sl, r0, lsr r0 │ │ │ │ + @ instruction: 0x007a9790 │ │ │ │ + rsbseq lr, sl, r8, lsl r0 │ │ │ │ + rsbseq r9, sl, r6, ror r7 │ │ │ │ + ldrshteq sp, [sl], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r9, sl, ip, asr r7 │ │ │ │ + rsbseq sp, sl, r4, ror #31 │ │ │ │ + rsbseq r9, sl, r0, asr #14 │ │ │ │ + rsbseq sp, sl, r6, asr #31 │ │ │ │ + rsbseq r9, sl, r4, lsr #14 │ │ │ │ + rsbseq sp, sl, ip, lsr #31 │ │ │ │ + ldrshteq r9, [sl], #-104 @ 0xffffff98 │ │ │ │ + rsbseq sp, sl, r0, lsl #31 │ │ │ │ @ instruction: 0xfffff6bf │ │ │ │ - rsbseq r9, sl, r8, asr #19 │ │ │ │ - rsbseq r9, sl, lr, lsr #13 │ │ │ │ - rsbseq sp, sl, r6, lsr pc │ │ │ │ - rsbseq r9, sl, lr, lsr #19 │ │ │ │ - rsbseq r9, sl, r0, lsl #13 │ │ │ │ - rsbseq sp, sl, r8, lsl #30 │ │ │ │ - @ instruction: 0x007a9994 │ │ │ │ - rsbseq r9, sl, r2, asr r6 │ │ │ │ - ldrsbteq sp, [sl], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r9, sl, ip, ror #18 │ │ │ │ - rsbseq r9, sl, lr, ror #18 │ │ │ │ + ldrsbteq r9, [sl], #-144 @ 0xffffff70 │ │ │ │ + ldrhteq r9, [sl], #-102 @ 0xffffff9a │ │ │ │ + rsbseq sp, sl, lr, lsr pc │ │ │ │ + ldrhteq r9, [sl], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r9, sl, r8, lsl #13 │ │ │ │ + rsbseq sp, sl, r0, lsl pc │ │ │ │ + @ instruction: 0x007a999c │ │ │ │ + rsbseq r9, sl, sl, asr r6 │ │ │ │ + rsbseq sp, sl, r2, ror #29 │ │ │ │ + rsbseq r9, sl, r4, ror r9 │ │ │ │ rsbseq r9, sl, r6, ror r9 │ │ │ │ - rsbseq r9, sl, lr, asr #18 │ │ │ │ - addeq r4, r1, r0, asr r2 │ │ │ │ - rsbseq r9, sl, r2, lsr #11 │ │ │ │ - rsbseq sp, sl, r0, lsr lr │ │ │ │ - rsbseq r9, sl, r4, ror r5 │ │ │ │ - ldrshteq sp, [sl], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r9, sl, r6, asr r5 │ │ │ │ - addeq fp, r0, r0, ror sp │ │ │ │ - rsbseq r9, sl, ip, lsr r5 │ │ │ │ - rsbseq sp, sl, r4, asr #27 │ │ │ │ - rsbseq r9, sl, r2, lsr #10 │ │ │ │ - rsbseq sp, sl, sl, lsr #27 │ │ │ │ - rsbseq r9, sl, sl, lsl #10 │ │ │ │ - @ instruction: 0x007add92 │ │ │ │ - rsbseq r9, sl, ip, ror #9 │ │ │ │ - rsbseq sp, sl, r2, ror sp │ │ │ │ - ldrsbteq r9, [sl], #-66 @ 0xffffffbe │ │ │ │ - rsbseq sp, sl, sl, asr sp │ │ │ │ - ldrhteq r9, [sl], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq sp, sl, r0, asr #26 │ │ │ │ - @ instruction: 0x007a949a │ │ │ │ - rsbseq sp, sl, r0, lsr #26 │ │ │ │ - rsbseq r9, sl, ip, ror r4 │ │ │ │ - rsbseq sp, sl, r2, lsl #26 │ │ │ │ + rsbseq r9, sl, lr, ror r9 │ │ │ │ + rsbseq r9, sl, r6, asr r9 │ │ │ │ + addeq r4, r1, r8, asr r2 │ │ │ │ + rsbseq r9, sl, sl, lsr #11 │ │ │ │ + rsbseq sp, sl, r8, lsr lr │ │ │ │ + rsbseq r9, sl, ip, ror r5 │ │ │ │ + rsbseq sp, sl, r4, lsl #28 │ │ │ │ + rsbseq r9, sl, lr, asr r5 │ │ │ │ + addeq fp, r0, r8, ror sp │ │ │ │ + rsbseq r9, sl, r4, asr #10 │ │ │ │ + rsbseq sp, sl, ip, asr #27 │ │ │ │ + rsbseq r9, sl, sl, lsr #10 │ │ │ │ + ldrhteq sp, [sl], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r9, sl, r2, lsl r5 │ │ │ │ + @ instruction: 0x007add9a │ │ │ │ + ldrshteq r9, [sl], #-68 @ 0xffffffbc │ │ │ │ + rsbseq sp, sl, sl, ror sp │ │ │ │ + ldrsbteq r9, [sl], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq sp, sl, r2, ror #26 │ │ │ │ + rsbseq r9, sl, r2, asr #9 │ │ │ │ + rsbseq sp, sl, r8, asr #26 │ │ │ │ + rsbseq r9, sl, r2, lsr #9 │ │ │ │ + rsbseq sp, sl, r8, lsr #26 │ │ │ │ + rsbseq r9, sl, r4, lsl #9 │ │ │ │ + rsbseq sp, sl, sl, lsl #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bichi pc, r0, #14614528 @ 0xdf0000 │ │ │ │ vst4.32 {d27-d30}, [pc]! │ │ │ │ ldrbtmi r7, [r8], #602 @ 0x25a │ │ │ │ @@ -47190,62 +47190,62 @@ │ │ │ │ @ instruction: 0xf7d7300c │ │ │ │ ldmdami r5!, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d74478 │ │ │ │ strb pc, [lr, r3, lsr #20]! @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - @ instruction: 0x007a929a │ │ │ │ + rsbseq r9, sl, r2, lsr #5 │ │ │ │ @ instruction: 0xffffe89f │ │ │ │ @ instruction: 0xfffff421 │ │ │ │ @ instruction: 0xfffff1c1 │ │ │ │ @ instruction: 0xffffe87b │ │ │ │ @ instruction: 0xffffeb43 │ │ │ │ @ instruction: 0xffffeccf │ │ │ │ @ instruction: 0xffffed1b │ │ │ │ @ instruction: 0xffffef6f │ │ │ │ @ instruction: 0xfffff07f │ │ │ │ - addeq r7, r0, lr, lsr #16 │ │ │ │ - ldrsbteq r9, [sl], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r9, sl, r0, lsl #4 │ │ │ │ - rsbseq sp, sl, r8, lsl #21 │ │ │ │ - rsbseq r9, sl, r0, ror #3 │ │ │ │ - rsbseq sp, sl, r8, ror #20 │ │ │ │ - rsbseq r9, sl, lr, asr r5 │ │ │ │ - rsbseq r9, sl, lr, lsr #10 │ │ │ │ - rsbseq r9, sl, r6, lsr r1 │ │ │ │ - ldrhteq sp, [sl], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r9, sl, ip, lsl r1 │ │ │ │ - rsbseq sp, sl, r4, lsr #19 │ │ │ │ - rsbseq r9, sl, ip, lsr #9 │ │ │ │ - @ instruction: 0x007a9092 │ │ │ │ + addeq r7, r0, r6, lsr r8 │ │ │ │ + rsbseq r9, sl, r2, ror #11 │ │ │ │ + rsbseq r9, sl, r8, lsl #4 │ │ │ │ + @ instruction: 0x007ada90 │ │ │ │ + rsbseq r9, sl, r8, ror #3 │ │ │ │ + rsbseq sp, sl, r0, ror sl │ │ │ │ + rsbseq r9, sl, r6, ror #10 │ │ │ │ + rsbseq r9, sl, r6, lsr r5 │ │ │ │ + rsbseq r9, sl, lr, lsr r1 │ │ │ │ + rsbseq sp, sl, r6, asr #19 │ │ │ │ + rsbseq r9, sl, r4, lsr #2 │ │ │ │ + rsbseq sp, sl, ip, lsr #19 │ │ │ │ + ldrhteq r9, [sl], #-68 @ 0xffffffbc │ │ │ │ + @ instruction: 0x007a909a │ │ │ │ @ instruction: 0xffffed95 │ │ │ │ @ instruction: 0xffffeea1 │ │ │ │ @ instruction: 0xffffefc1 │ │ │ │ @ instruction: 0xfffff213 │ │ │ │ @ instruction: 0xffffe675 │ │ │ │ @ instruction: 0xffffe67f │ │ │ │ @ instruction: 0xffffe935 │ │ │ │ @ instruction: 0xffffeac1 │ │ │ │ @ instruction: 0xffffeb0d │ │ │ │ - rsbseq r9, sl, ip, asr #8 │ │ │ │ - rsbseq r9, sl, lr, lsr r0 │ │ │ │ - rsbseq sp, sl, r6, asr #17 │ │ │ │ - rsbseq r9, sl, r4, lsr #32 │ │ │ │ - rsbseq sp, sl, ip, lsr #17 │ │ │ │ - rsbseq r9, sl, r4, ror #7 │ │ │ │ - rsbseq r8, sl, r4, asr #31 │ │ │ │ - rsbseq sp, sl, ip, asr #16 │ │ │ │ - rsbseq r9, sl, sl, ror r3 │ │ │ │ - rsbseq r8, sl, ip, asr pc │ │ │ │ - rsbseq sp, sl, r4, ror #15 │ │ │ │ - rsbseq r8, sl, r2, asr #30 │ │ │ │ - rsbseq sp, sl, r8, asr #15 │ │ │ │ - rsbseq r8, sl, r2, lsr #30 │ │ │ │ - rsbseq sp, sl, r8, lsr #15 │ │ │ │ + rsbseq r9, sl, r4, asr r4 │ │ │ │ + rsbseq r9, sl, r6, asr #32 │ │ │ │ + rsbseq sp, sl, lr, asr #17 │ │ │ │ + rsbseq r9, sl, ip, lsr #32 │ │ │ │ + ldrhteq sp, [sl], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r9, sl, ip, ror #7 │ │ │ │ + rsbseq r8, sl, ip, asr #31 │ │ │ │ + rsbseq sp, sl, r4, asr r8 │ │ │ │ + rsbseq r9, sl, r2, lsl #7 │ │ │ │ + rsbseq r8, sl, r4, ror #30 │ │ │ │ + rsbseq sp, sl, ip, ror #15 │ │ │ │ + rsbseq r8, sl, sl, asr #30 │ │ │ │ + ldrsbteq sp, [sl], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r8, sl, sl, lsr #30 │ │ │ │ + ldrhteq sp, [sl], #-112 @ 0xffffff90 │ │ │ │ vadd.i8 d20, d0, d25 │ │ │ │ ldrbtmi r3, [r8], #-373 @ 0xfffffe8b │ │ │ │ @ instruction: 0xf7d7300c │ │ │ │ stmdami r7!, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d74478 │ │ │ │ ldrb pc, [sl, -pc, lsr #19]! @ │ │ │ │ @@ -47280,26 +47280,26 @@ │ │ │ │ vst2.8 {d20-d21}, [pc :64], r0 │ │ │ │ ldrbtmi r7, [r8], #-358 @ 0xfffffe9a │ │ │ │ @ instruction: 0xf7d7300c │ │ │ │ stmdami lr, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d74478 │ │ │ │ ldr pc, [r4, -r9, ror #18]! │ │ │ │ - rsbseq r8, sl, sl, lsr lr │ │ │ │ - rsbseq sp, sl, r0, asr #13 │ │ │ │ - rsbseq r8, sl, lr, lsl lr │ │ │ │ - rsbseq sp, sl, r4, lsr #13 │ │ │ │ - rsbseq r8, sl, r2, lsl #28 │ │ │ │ - rsbseq sp, sl, r8, lsl #13 │ │ │ │ - rsbseq r8, sl, r6, ror #27 │ │ │ │ - rsbseq sp, sl, ip, ror #12 │ │ │ │ - rsbseq r8, sl, sl, asr #27 │ │ │ │ - rsbseq sp, sl, r0, asr r6 │ │ │ │ - rsbseq r8, sl, lr, lsr #27 │ │ │ │ - rsbseq sp, sl, r4, lsr r6 │ │ │ │ + rsbseq r8, sl, r2, asr #28 │ │ │ │ + rsbseq sp, sl, r8, asr #13 │ │ │ │ + rsbseq r8, sl, r6, lsr #28 │ │ │ │ + rsbseq sp, sl, ip, lsr #13 │ │ │ │ + rsbseq r8, sl, sl, lsl #28 │ │ │ │ + @ instruction: 0x007ad690 │ │ │ │ + rsbseq r8, sl, lr, ror #27 │ │ │ │ + rsbseq sp, sl, r4, ror r6 │ │ │ │ + ldrsbteq r8, [sl], #-210 @ 0xffffff2e │ │ │ │ + rsbseq sp, sl, r8, asr r6 │ │ │ │ + ldrhteq r8, [sl], #-214 @ 0xffffff2a │ │ │ │ + rsbseq sp, sl, ip, lsr r6 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ vmla.i8 d22, d8, d10 │ │ │ │ vmull.s8 q10, d14, d3 │ │ │ │ ldrblt r2, [r0, #3092]! @ 0xc14 │ │ │ │ cdpcs 6, 1, cr15, cr12, cr9, {2} │ │ │ │ cdpcc 2, 7, cr15, cr14, cr13, {6} │ │ │ │ ldmdavs r1, {r0, r1, r4, r6, r8, fp, sp, lr} │ │ │ │ @@ -47541,35 +47541,35 @@ │ │ │ │ @ instruction: 0xff6af7d6 │ │ │ │ @ instruction: 0xf7d0e7ee │ │ │ │ svclt 0x0000ebf6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq sp, r5, r8, lsl ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, sl, ip, asr r0 │ │ │ │ - rsbseq r8, sl, r6, asr #31 │ │ │ │ - rsbseq sp, sl, sl, lsr #8 │ │ │ │ + rsbseq r9, sl, r4, rrx │ │ │ │ + rsbseq r8, sl, lr, asr #31 │ │ │ │ + rsbseq sp, sl, r2, lsr r4 │ │ │ │ addeq sp, r5, r4, asr #22 │ │ │ │ - rsbseq r8, sl, ip, lsl #31 │ │ │ │ - ldrshteq sp, [sl], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r8, sl, r2, asr #30 │ │ │ │ - rsbseq sp, sl, r6, lsr #7 │ │ │ │ - rsbseq r8, sl, r8, lsr #30 │ │ │ │ - rsbseq sp, sl, ip, lsl #7 │ │ │ │ - rsbseq r8, sl, r6, ror lr │ │ │ │ - ldrsbteq sp, [sl], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r8, sl, ip, asr lr │ │ │ │ - rsbseq sp, sl, r0, asr #5 │ │ │ │ - rsbseq r8, sl, r4, lsr #28 │ │ │ │ - rsbseq r8, sl, ip, lsl #28 │ │ │ │ - rsbseq sp, sl, r0, ror r2 │ │ │ │ - ldrshteq r8, [sl], #-212 @ 0xffffff2c │ │ │ │ - rsbseq sp, sl, r6, asr r2 │ │ │ │ - ldrsbteq r8, [sl], #-212 @ 0xffffff2c │ │ │ │ - rsbseq sp, sl, r6, lsr r2 │ │ │ │ + @ instruction: 0x007a8f94 │ │ │ │ + ldrshteq sp, [sl], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r8, sl, sl, asr #30 │ │ │ │ + rsbseq sp, sl, lr, lsr #7 │ │ │ │ + rsbseq r8, sl, r0, lsr pc │ │ │ │ + @ instruction: 0x007ad394 │ │ │ │ + rsbseq r8, sl, lr, ror lr │ │ │ │ + rsbseq sp, sl, r2, ror #5 │ │ │ │ + rsbseq r8, sl, r4, ror #28 │ │ │ │ + rsbseq sp, sl, r8, asr #5 │ │ │ │ + rsbseq r8, sl, ip, lsr #28 │ │ │ │ + rsbseq r8, sl, r4, lsl lr │ │ │ │ + rsbseq sp, sl, r8, ror r2 │ │ │ │ + ldrshteq r8, [sl], #-220 @ 0xffffff24 │ │ │ │ + rsbseq sp, sl, lr, asr r2 │ │ │ │ + ldrsbteq r8, [sl], #-220 @ 0xffffff24 │ │ │ │ + rsbseq sp, sl, lr, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb98320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -fp, asr #28 │ │ │ │ @@ -47580,16 +47580,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7d6300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff12f7d6 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r8, sl, r2, lsr #26 │ │ │ │ - rsbseq sp, sl, r6, lsl #3 │ │ │ │ + rsbseq r8, sl, sl, lsr #26 │ │ │ │ + rsbseq sp, sl, lr, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb98370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r3, lsr #28 │ │ │ │ @@ -47600,16 +47600,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7d6300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mcr2 7, 7, pc, cr10, cr6, {6} @ │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - ldrsbteq r8, [sl], #-194 @ 0xffffff3e │ │ │ │ - rsbseq sp, sl, r6, lsr r1 │ │ │ │ + ldrsbteq r8, [sl], #-202 @ 0xffffff36 │ │ │ │ + rsbseq sp, sl, lr, lsr r1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 17c678 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbvs sp, {r0, r1, r7, ip, sp, pc} │ │ │ │ cdpls 4, 0, cr2, cr15, cr0, {0} │ │ │ │ @@ -47732,24 +47732,24 @@ │ │ │ │ cmnpmi pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r6, #-856]! @ 0xfffffca8 │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7d64478 │ │ │ │ str pc, [r0, r1, ror #27] │ │ │ │ ... │ │ │ │ - rsbseq ip, sp, ip, lsl #23 │ │ │ │ - @ instruction: 0x007a8b94 │ │ │ │ - rsbseq r8, sl, lr, lsr #23 │ │ │ │ - rsbseq r8, sl, r0, lsr #22 │ │ │ │ - rsbseq ip, sl, r4, lsl #31 │ │ │ │ - ldrshteq r8, [sl], #-170 @ 0xffffff56 │ │ │ │ - rsbseq ip, sl, lr, asr pc │ │ │ │ - ldrshteq r8, [sl], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r8, sl, r0, asr #21 │ │ │ │ - rsbseq ip, sl, r4, lsr #30 │ │ │ │ + @ instruction: 0x007dcb94 │ │ │ │ + @ instruction: 0x007a8b9c │ │ │ │ + ldrhteq r8, [sl], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r8, sl, r8, lsr #22 │ │ │ │ + rsbseq ip, sl, ip, lsl #31 │ │ │ │ + rsbseq r8, sl, r2, lsl #22 │ │ │ │ + rsbseq ip, sl, r6, ror #30 │ │ │ │ + rsbseq r8, sl, r4, lsl #22 │ │ │ │ + rsbseq r8, sl, r8, asr #21 │ │ │ │ + rsbseq ip, sl, ip, lsr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsr #24 │ │ │ │ strmi r4, [r3], ip, lsr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -47793,16 +47793,16 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r8], -r3, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7d08ff0 │ │ │ │ svclt 0x0000e9f6 │ │ │ │ strdeq sp, [r5], r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrshteq r8, [sl], #-146 @ 0xffffff6e │ │ │ │ - rsbseq ip, sl, r6, asr lr │ │ │ │ + ldrshteq r8, [sl], #-154 @ 0xffffff66 │ │ │ │ + rsbseq ip, sl, lr, asr lr │ │ │ │ addeq sp, r5, sl, ror #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, r4, lsr #24 │ │ │ │ @ instruction: 0x1e1e4924 │ │ │ │ @@ -47839,16 +47839,16 @@ │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ andcs pc, r0, sl, asr #17 │ │ │ │ andcs lr, r5, #236, 14 @ 0x3b00000 │ │ │ │ @ instruction: 0xf7d0e7f9 │ │ │ │ svclt 0x0000e99a │ │ │ │ addeq sp, r5, r0, lsr #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, sl, r4, asr #18 │ │ │ │ - rsbseq ip, sl, r8, lsr #27 │ │ │ │ + rsbseq r8, sl, ip, asr #18 │ │ │ │ + ldrhteq ip, [sl], #-208 @ 0xffffff30 │ │ │ │ addeq sp, r5, r0, asr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi fca3c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fec7f8c0 │ │ │ │ @ instruction: 0xf2ad4a9a │ │ │ │ @@ -47985,15 +47985,15 @@ │ │ │ │ stmdami r6!, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx ffaff702 │ │ │ │ ldrb r9, [r6, -r5, lsl #30] │ │ │ │ vhadd.s8 d25, d0, d5 │ │ │ │ stmdami r2!, {r1, r2, r4, r5, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 87f716 │ │ │ │ + blx 87f716 │ │ │ │ stmdbls r5, {r5, fp, lr} │ │ │ │ @ instruction: 0xf7d64478 │ │ │ │ svcls 0x0005fbdb │ │ │ │ svcls 0x0005e747 │ │ │ │ ldmdami sp, {r0, r2, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4639 │ │ │ │ ldrbtmi r3, [r8], #-2047 @ 0xfffff801 │ │ │ │ @@ -48003,32 +48003,32 @@ │ │ │ │ @ instruction: 0xf7d64478 │ │ │ │ ldr pc, [r6, -r9, asr #23]! │ │ │ │ ldmda r4, {r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq sp, r5, r0, ror #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, sl, ip, lsl #17 │ │ │ │ - rsbseq r8, sl, r6, lsl r9 │ │ │ │ - rsbseq r8, sl, r0, lsr #16 │ │ │ │ - rsbseq ip, sl, r4, lsl #25 │ │ │ │ + @ instruction: 0x007a8894 │ │ │ │ + rsbseq r8, sl, lr, lsl r9 │ │ │ │ + rsbseq r8, sl, r8, lsr #16 │ │ │ │ + rsbseq ip, sl, ip, lsl #25 │ │ │ │ umulleq sp, r5, lr, r3 │ │ │ │ - rsbseq r8, sl, r2, ror #15 │ │ │ │ - rsbseq ip, sl, r6, asr #24 │ │ │ │ - rsbseq pc, lr, r0, lsl #26 │ │ │ │ - rsbseq r8, sl, sl, lsl #14 │ │ │ │ - rsbseq ip, sl, lr, ror #22 │ │ │ │ - rsbseq r8, sl, lr, ror #13 │ │ │ │ - rsbseq ip, sl, r2, asr fp │ │ │ │ - ldrsbteq r8, [sl], #-98 @ 0xffffff9e │ │ │ │ - rsbseq ip, sl, r6, lsr fp │ │ │ │ - ldrhteq r8, [sl], #-100 @ 0xffffff9c │ │ │ │ - rsbseq ip, sl, r8, lsl fp │ │ │ │ - @ instruction: 0x007a8692 │ │ │ │ - ldrshteq ip, [sl], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r8, sl, sl, ror #15 │ │ │ │ + rsbseq ip, sl, lr, asr #24 │ │ │ │ + rsbseq pc, lr, r8, lsl #26 │ │ │ │ + rsbseq r8, sl, r2, lsl r7 │ │ │ │ + rsbseq ip, sl, r6, ror fp │ │ │ │ + ldrshteq r8, [sl], #-102 @ 0xffffff9a │ │ │ │ + rsbseq ip, sl, sl, asr fp │ │ │ │ + ldrsbteq r8, [sl], #-106 @ 0xffffff96 │ │ │ │ + rsbseq ip, sl, lr, lsr fp │ │ │ │ + ldrhteq r8, [sl], #-108 @ 0xffffff94 │ │ │ │ + rsbseq ip, sl, r0, lsr #22 │ │ │ │ + @ instruction: 0x007a869a │ │ │ │ + ldrshteq ip, [sl], #-172 @ 0xffffff54 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r6, [r9], sp, lsl #18 │ │ │ │ ldrdhi pc, [r0], -sp @ │ │ │ │ strmi r2, [r6], -r0, lsl #6 │ │ │ │ @@ -48078,18 +48078,18 @@ │ │ │ │ stmdami r8, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bicmi pc, r3, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1b7f87c │ │ │ │ ldrbmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf7d64478 │ │ │ │ strb pc, [fp, r7, lsr #22] @ │ │ │ │ - rsbseq r8, sl, r6, ror #10 │ │ │ │ - rsbseq ip, sl, sl, asr #19 │ │ │ │ - rsbseq r8, sl, ip, asr #10 │ │ │ │ - ldrhteq ip, [sl], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r8, sl, lr, ror #10 │ │ │ │ + ldrsbteq ip, [sl], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r8, sl, r4, asr r5 │ │ │ │ + ldrhteq ip, [sl], #-152 @ 0xffffff68 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 11d31a4 │ │ │ │ ldrmi fp, [pc], -r9, lsl #1 │ │ │ │ ldrbtmi r4, [sl], #-2885 @ 0xfffff4bb │ │ │ │ @@ -48160,18 +48160,18 @@ │ │ │ │ movwcs lr, #30671 @ 0x77cf │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf7cfe7ca │ │ │ │ svclt 0x0000ef18 │ │ │ │ addeq sp, r5, r2, lsr #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq ip, [r5], sl │ │ │ │ - rsbseq r8, sl, r6, asr #8 │ │ │ │ - rsbseq ip, sl, sl, lsr #17 │ │ │ │ - rsbseq r8, sl, r0, lsr #8 │ │ │ │ - rsbseq ip, sl, r4, lsl #17 │ │ │ │ + rsbseq r8, sl, lr, asr #8 │ │ │ │ + ldrhteq ip, [sl], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r8, sl, r8, lsr #8 │ │ │ │ + rsbseq ip, sl, ip, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb98c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -ip, lsl #13 │ │ │ │ blls 293308 >::_M_default_append(unsigned int)@@Base+0xda04> │ │ │ │ @ instruction: 0xf8cd9301 │ │ │ │ @@ -48185,16 +48185,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf99af7d6 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7d64478 │ │ │ │ blls 140428 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r8, sl, r8, lsr #7 │ │ │ │ - rsbseq ip, sl, ip, lsl #16 │ │ │ │ + ldrhteq r8, [sl], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq ip, sl, r4, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feb98cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -48207,16 +48207,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf96ef7d6 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7d64478 │ │ │ │ blls 1403d0 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r8, sl, r0, asr r3 │ │ │ │ - ldrhteq ip, [sl], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r8, sl, r8, asr r3 │ │ │ │ + ldrhteq ip, [sl], #-124 @ 0xffffff84 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, sl, lsr #24 │ │ │ │ ldrbtmi r4, [ip], #-2858 @ 0xfffff4d6 │ │ │ │ ldrdge pc, [r8], #-141 @ 0xffffff73 │ │ │ │ @@ -48259,16 +48259,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9c6f7d6 │ │ │ │ @ instruction: 0xf7cfe7e3 │ │ │ │ svclt 0x0000ee52 │ │ │ │ addeq ip, r5, sl, lsr #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq ip, r5, lr, lsr lr │ │ │ │ - rsbseq r8, sl, sl, lsl #5 │ │ │ │ - rsbseq ip, sl, lr, ror #13 │ │ │ │ + @ instruction: 0x007a8292 │ │ │ │ + ldrshteq ip, [sl], #-102 @ 0xffffff9a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, r8, lsr #24 │ │ │ │ ldrbtmi r4, [ip], #-2856 @ 0xfffff4d8 │ │ │ │ blvc 47c39c │ │ │ │ @@ -48309,16 +48309,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf962f7d6 │ │ │ │ @ instruction: 0xf7cfe7e3 │ │ │ │ svclt 0x0000edee │ │ │ │ ldrdeq ip, [r5], sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq ip, r5, r6, ror sp │ │ │ │ - rsbseq r8, sl, r2, asr #3 │ │ │ │ - rsbseq ip, sl, r6, lsr #12 │ │ │ │ + rsbseq r8, sl, sl, asr #3 │ │ │ │ + rsbseq ip, sl, lr, lsr #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff280014 │ │ │ │ ldrmi r6, [r6], -ip, lsl #18 │ │ │ │ @ instruction: 0x460d4a74 │ │ │ │ @ instruction: 0xf5ad4b74 │ │ │ │ @@ -48435,27 +48435,27 @@ │ │ │ │ ldr r9, [r4, -r5, lsl #22]! │ │ │ │ ldcl 7, cr15, [r4], #828 @ 0x33c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq ip, r5, sl, lsl #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq ip, r5, r2, ror #25 │ │ │ │ - rsbseq r8, sl, r6, lsl #2 │ │ │ │ - rsbseq ip, sl, sl, ror #10 │ │ │ │ - ldrsbteq r8, [sl], #-10 │ │ │ │ - rsbseq ip, sl, lr, lsr r5 │ │ │ │ - rsbseq r8, sl, lr, asr #2 │ │ │ │ - rsbseq r8, sl, ip, rrx │ │ │ │ - ldrsbteq ip, [sl], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r8, sl, lr, lsl r0 │ │ │ │ - rsbseq ip, sl, r2, lsl #9 │ │ │ │ - ldrshteq r7, [sl], #-240 @ 0xffffff10 │ │ │ │ - rsbseq ip, sl, r4, asr r4 │ │ │ │ - ldrsbteq r7, [sl], #-242 @ 0xffffff0e │ │ │ │ - rsbseq ip, sl, r6, lsr r4 │ │ │ │ + rsbseq r8, sl, lr, lsl #2 │ │ │ │ + rsbseq ip, sl, r2, ror r5 │ │ │ │ + rsbseq r8, sl, r2, ror #1 │ │ │ │ + rsbseq ip, sl, r6, asr #10 │ │ │ │ + rsbseq r8, sl, r6, asr r1 │ │ │ │ + rsbseq r8, sl, r4, ror r0 │ │ │ │ + ldrsbteq ip, [sl], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r8, sl, r6, lsr #32 │ │ │ │ + rsbseq ip, sl, sl, lsl #9 │ │ │ │ + ldrshteq r7, [sl], #-248 @ 0xffffff08 │ │ │ │ + rsbseq ip, sl, ip, asr r4 │ │ │ │ + ldrsbteq r7, [sl], #-250 @ 0xffffff06 │ │ │ │ + rsbseq ip, sl, lr, lsr r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs fp, [r0], #-130 @ 0xffffff7e │ │ │ │ mcrls 14, 0, r1, cr8, cr15, {0} │ │ │ │ stcle 0, cr6, [pc, #-208] @ 41e48 │ │ │ │ @@ -48475,16 +48475,16 @@ │ │ │ │ @ instruction: 0xf7d5300c │ │ │ │ stmdami r6, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf810f7d6 │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbseq r7, sl, lr, lsl pc │ │ │ │ - rsbseq ip, sl, r2, lsl #7 │ │ │ │ + rsbseq r7, sl, r6, lsr #30 │ │ │ │ + rsbseq ip, sl, sl, lsl #7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [pc], -lr, lsr #25 │ │ │ │ ldrmi fp, [r1], r5, lsl #1 │ │ │ │ @ instruction: 0x461d447c │ │ │ │ @@ -48656,37 +48656,37 @@ │ │ │ │ vtst.8 d20, d0, d11 │ │ │ │ ldrbtmi r1, [r8], #-441 @ 0xfffffe47 │ │ │ │ @ instruction: 0xf7d5300c │ │ │ │ ldmdami r9, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d54478 │ │ │ │ strb pc, [lr, r1, lsr #29]! @ │ │ │ │ - rsbseq r7, sl, r8, asr #29 │ │ │ │ - rsbseq r7, sl, ip, lsr #28 │ │ │ │ - @ instruction: 0x007ac290 │ │ │ │ - rsbseq r7, sl, r2, asr #27 │ │ │ │ - rsbseq ip, sl, r6, lsr #4 │ │ │ │ - rsbseq r7, sl, ip, ror sp │ │ │ │ - rsbseq ip, sl, r0, ror #3 │ │ │ │ - rsbseq r7, sl, r2, ror #26 │ │ │ │ - rsbseq ip, sl, r6, asr #3 │ │ │ │ - rsbseq r7, sl, r2, asr #26 │ │ │ │ - rsbseq ip, sl, r6, lsr #3 │ │ │ │ - rsbseq r7, sl, r8, lsr #26 │ │ │ │ - rsbseq ip, sl, ip, lsl #3 │ │ │ │ - rsbseq r7, sl, ip, lsr #25 │ │ │ │ - rsbseq ip, sl, r0, lsl r1 │ │ │ │ - @ instruction: 0x007a7c94 │ │ │ │ - ldrshteq ip, [sl], #-8 │ │ │ │ - rsbseq r7, sl, sl, ror ip │ │ │ │ - ldrsbteq ip, [sl], #-14 │ │ │ │ - rsbseq r7, sl, r2, ror #24 │ │ │ │ - rsbseq ip, sl, r4, asr #1 │ │ │ │ - rsbseq r7, sl, r2, asr #24 │ │ │ │ - rsbseq ip, sl, r4, lsr #1 │ │ │ │ + ldrsbteq r7, [sl], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r7, sl, r4, lsr lr │ │ │ │ + @ instruction: 0x007ac298 │ │ │ │ + rsbseq r7, sl, sl, asr #27 │ │ │ │ + rsbseq ip, sl, lr, lsr #4 │ │ │ │ + rsbseq r7, sl, r4, lsl #27 │ │ │ │ + rsbseq ip, sl, r8, ror #3 │ │ │ │ + rsbseq r7, sl, sl, ror #26 │ │ │ │ + rsbseq ip, sl, lr, asr #3 │ │ │ │ + rsbseq r7, sl, sl, asr #26 │ │ │ │ + rsbseq ip, sl, lr, lsr #3 │ │ │ │ + rsbseq r7, sl, r0, lsr sp │ │ │ │ + @ instruction: 0x007ac194 │ │ │ │ + ldrhteq r7, [sl], #-196 @ 0xffffff3c │ │ │ │ + rsbseq ip, sl, r8, lsl r1 │ │ │ │ + @ instruction: 0x007a7c9c │ │ │ │ + rsbseq ip, sl, r0, lsl #2 │ │ │ │ + rsbseq r7, sl, r2, lsl #25 │ │ │ │ + rsbseq ip, sl, r6, ror #1 │ │ │ │ + rsbseq r7, sl, sl, ror #24 │ │ │ │ + rsbseq ip, sl, ip, asr #1 │ │ │ │ + rsbseq r7, sl, sl, asr #24 │ │ │ │ + rsbseq ip, sl, ip, lsr #1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi ed3b00 │ │ │ │ blmi ed3d10 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -48744,19 +48744,19 @@ │ │ │ │ stmdami sl, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 7, cr15, [r8, #852]! @ 0x354 │ │ │ │ @ instruction: 0xf7cfe7b8 │ │ │ │ svclt 0x0000ea84 │ │ │ │ addeq ip, r5, ip, asr #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r7, sl, sl, ror fp │ │ │ │ - ldrsbteq fp, [sl], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r7, sl, r2, lsl #23 │ │ │ │ + rsbseq fp, sl, r6, ror #31 │ │ │ │ strdeq ip, [r5], r8 │ │ │ │ - rsbseq r7, sl, lr, ror #21 │ │ │ │ - rsbseq fp, sl, r2, asr pc │ │ │ │ + ldrshteq r7, [sl], #-166 @ 0xffffff5a │ │ │ │ + rsbseq fp, sl, sl, asr pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi fd870 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ stmdbls sl, {r4, r8, fp, sp, lr} │ │ │ │ @@ -48861,28 +48861,28 @@ │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7d5300c │ │ │ │ bls c169c │ │ │ │ stmdbls sl, {r4, fp, lr} │ │ │ │ ldrbtmi r6, [r8], #-2194 @ 0xfffff76e │ │ │ │ stc2 7, cr15, [r8, #-852] @ 0xfffffcac │ │ │ │ svclt 0x0000e783 │ │ │ │ - rsbseq r7, sl, r4, lsl #20 │ │ │ │ - rsbseq fp, sl, r8, ror #28 │ │ │ │ - rsbseq r7, sl, ip, ror #19 │ │ │ │ - rsbseq fp, sl, r0, asr lr │ │ │ │ - rsbseq r7, sl, lr, lsl #19 │ │ │ │ - ldrshteq fp, [sl], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r7, sl, r6, ror #18 │ │ │ │ - rsbseq fp, sl, sl, asr #27 │ │ │ │ - rsbseq r7, sl, ip, asr #18 │ │ │ │ - ldrhteq fp, [sl], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r7, sl, r2, lsr r9 │ │ │ │ - @ instruction: 0x007abd96 │ │ │ │ - rsbseq r7, sl, r2, lsl r9 │ │ │ │ - rsbseq r7, sl, r6, lsr #19 │ │ │ │ + rsbseq r7, sl, ip, lsl #20 │ │ │ │ + rsbseq fp, sl, r0, ror lr │ │ │ │ + ldrshteq r7, [sl], #-148 @ 0xffffff6c │ │ │ │ + rsbseq fp, sl, r8, asr lr │ │ │ │ + @ instruction: 0x007a7996 │ │ │ │ + ldrshteq fp, [sl], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r7, sl, lr, ror #18 │ │ │ │ + ldrsbteq fp, [sl], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r7, sl, r4, asr r9 │ │ │ │ + ldrhteq fp, [sl], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r7, sl, sl, lsr r9 │ │ │ │ + @ instruction: 0x007abd9e │ │ │ │ + rsbseq r7, sl, sl, lsl r9 │ │ │ │ + rsbseq r7, sl, lr, lsr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb997b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ blcs 29c630 >::_M_default_append(unsigned int)@@Base+0x16d2c> │ │ │ │ @@ -48935,22 +48935,22 @@ │ │ │ │ stmdami ip, {r1, r2, r5, r6, r7, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fef005de │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7d54478 │ │ │ │ blls c1868 │ │ │ │ svclt 0x0000e79f │ │ │ │ - rsbseq r7, sl, r6, ror #16 │ │ │ │ - rsbseq fp, sl, sl, asr #25 │ │ │ │ - rsbseq r7, sl, r8, asr #16 │ │ │ │ - rsbseq fp, sl, ip, lsr #25 │ │ │ │ - rsbseq r7, sl, r6, lsl #16 │ │ │ │ - rsbseq fp, sl, sl, ror #24 │ │ │ │ - rsbseq r7, sl, r8, ror #15 │ │ │ │ - rsbseq fp, sl, ip, asr #24 │ │ │ │ + rsbseq r7, sl, lr, ror #16 │ │ │ │ + ldrsbteq fp, [sl], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r7, sl, r0, asr r8 │ │ │ │ + ldrhteq fp, [sl], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r7, sl, lr, lsl #16 │ │ │ │ + rsbseq fp, sl, r2, ror ip │ │ │ │ + ldrshteq r7, [sl], #-112 @ 0xffffff90 │ │ │ │ + rsbseq fp, sl, r4, asr ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb998c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ andle r2, r2, r9, lsl #22 │ │ │ │ @@ -49007,22 +49007,22 @@ │ │ │ │ stmdami ip, {r0, r2, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx b006fe │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7d54478 │ │ │ │ blls c1748 │ │ │ │ svclt 0x0000e796 │ │ │ │ - rsbseq r7, sl, r6, lsr r7 │ │ │ │ - @ instruction: 0x007abb9a │ │ │ │ - rsbseq r7, sl, r8, lsl r7 │ │ │ │ - rsbseq fp, sl, ip, ror fp │ │ │ │ - rsbseq r7, sl, r6, ror #13 │ │ │ │ - rsbseq fp, sl, sl, asr #22 │ │ │ │ - rsbseq r7, sl, r8, asr #13 │ │ │ │ - rsbseq fp, sl, ip, lsr #22 │ │ │ │ + rsbseq r7, sl, lr, lsr r7 │ │ │ │ + rsbseq fp, sl, r2, lsr #23 │ │ │ │ + rsbseq r7, sl, r0, lsr #14 │ │ │ │ + rsbseq fp, sl, r4, lsl #23 │ │ │ │ + rsbseq r7, sl, lr, ror #13 │ │ │ │ + rsbseq fp, sl, r2, asr fp │ │ │ │ + ldrsbteq r7, [sl], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq fp, sl, r4, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb999e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r6, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r3, sp, lsl r6 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ ldmdavs r2!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -49058,22 +49058,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe2007c6 │ │ │ │ bmi 33c7b8 >::_M_default_append(unsigned int)@@Base+0xb6eb4> │ │ │ │ @ instruction: 0x46294638 │ │ │ │ @ instruction: 0xf0ea447a │ │ │ │ @ instruction: 0x4620f6f3 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbseq r7, sl, r4, ror #12 │ │ │ │ - rsbseq fp, sl, r8, asr #21 │ │ │ │ - rsbseq r7, sl, ip, asr #12 │ │ │ │ - ldrhteq fp, [sl], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r7, sl, lr, lsl #14 │ │ │ │ - rsbseq r7, sl, sl, lsl #12 │ │ │ │ - rsbseq fp, sl, lr, ror #20 │ │ │ │ - rsbseq r2, sl, ip, lsl r9 │ │ │ │ + rsbseq r7, sl, ip, ror #12 │ │ │ │ + ldrsbteq fp, [sl], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r7, sl, r4, asr r6 │ │ │ │ + ldrhteq fp, [sl], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r7, sl, r6, lsl r7 │ │ │ │ + rsbseq r7, sl, r2, lsl r6 │ │ │ │ + rsbseq fp, sl, r6, ror sl │ │ │ │ + rsbseq r2, sl, r4, lsr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi fdd64 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1c80be8 │ │ │ │ stclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ bmi fe094110 │ │ │ │ @@ -49204,18 +49204,18 @@ │ │ │ │ blx 1980a08 │ │ │ │ ldr r9, [r4, -ip, lsl #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq ip, r5, r6, lsr r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq ip, r5, r6, lsl r1 │ │ │ │ - rsbseq r7, sl, ip, lsr r5 │ │ │ │ - rsbseq lr, lr, sl, ror #20 │ │ │ │ - rsbseq r7, sl, r6, asr #7 │ │ │ │ - rsbseq fp, sl, sl, lsr #16 │ │ │ │ + rsbseq r7, sl, r4, asr #10 │ │ │ │ + rsbseq lr, lr, r2, ror sl │ │ │ │ + rsbseq r7, sl, lr, asr #7 │ │ │ │ + rsbseq fp, sl, r2, lsr r8 │ │ │ │ cdpmi 6, 15, cr4, cr4, cr8, {1} │ │ │ │ vrev32.8 , q13 │ │ │ │ ldmdbls r5, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ mrrcne 4, 7, r4, sl, cr14 │ │ │ │ movwcs r9, #17920 @ 0x4600 │ │ │ │ strbvc pc, [r6, -r0, asr #12]! @ │ │ │ │ andls r9, ip, #262144 @ 0x40000 │ │ │ │ @@ -49452,40 +49452,40 @@ │ │ │ │ ldrbtmi r4, [r8], #-2079 @ 0xfffff7e1 │ │ │ │ @ instruction: 0xf7d4300c │ │ │ │ ldmdami lr, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ @ instruction: 0xf86af7d5 │ │ │ │ ldr r9, [sl, #-2828] @ 0xfffff4f4 │ │ │ │ ... │ │ │ │ - rsbseq r7, sl, r4, ror #6 │ │ │ │ - rsbseq r7, sl, r0, lsl #7 │ │ │ │ - @ instruction: 0x007a7298 │ │ │ │ - rsbseq r7, sl, r8, lsl #2 │ │ │ │ - ldrshteq r7, [sl], #-8 │ │ │ │ - rsbseq fp, sl, ip, asr r5 │ │ │ │ - ldrsbteq r7, [sl], #-10 │ │ │ │ - rsbseq fp, sl, lr, lsr r5 │ │ │ │ - rsbseq r7, sl, r0, asr #1 │ │ │ │ - rsbseq fp, sl, r2, lsr #10 │ │ │ │ - rsbseq r7, sl, r2, lsr #1 │ │ │ │ - rsbseq fp, sl, r4, lsl #10 │ │ │ │ - rsbseq r7, sl, r4, lsl #1 │ │ │ │ - rsbseq fp, sl, r8, ror #9 │ │ │ │ - rsbseq r7, sl, sl, rrx │ │ │ │ - rsbseq fp, sl, ip, asr #9 │ │ │ │ - rsbseq r7, sl, sl, asr #32 │ │ │ │ - rsbseq fp, sl, ip, lsr #9 │ │ │ │ - rsbseq r7, sl, ip, lsr #32 │ │ │ │ - @ instruction: 0x007ab490 │ │ │ │ - rsbseq r7, sl, lr │ │ │ │ - rsbseq fp, sl, r2, ror r4 │ │ │ │ - ldrshteq r6, [sl], #-240 @ 0xffffff10 │ │ │ │ - rsbseq fp, sl, r4, asr r4 │ │ │ │ - ldrsbteq r6, [sl], #-242 @ 0xffffff0e │ │ │ │ - rsbseq fp, sl, r6, lsr r4 │ │ │ │ + rsbseq r7, sl, ip, ror #6 │ │ │ │ + rsbseq r7, sl, r8, lsl #7 │ │ │ │ + rsbseq r7, sl, r0, lsr #5 │ │ │ │ + rsbseq r7, sl, r0, lsl r1 │ │ │ │ + rsbseq r7, sl, r0, lsl #2 │ │ │ │ + rsbseq fp, sl, r4, ror #10 │ │ │ │ + rsbseq r7, sl, r2, ror #1 │ │ │ │ + rsbseq fp, sl, r6, asr #10 │ │ │ │ + rsbseq r7, sl, r8, asr #1 │ │ │ │ + rsbseq fp, sl, sl, lsr #10 │ │ │ │ + rsbseq r7, sl, sl, lsr #1 │ │ │ │ + rsbseq fp, sl, ip, lsl #10 │ │ │ │ + rsbseq r7, sl, ip, lsl #1 │ │ │ │ + ldrshteq fp, [sl], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r7, sl, r2, ror r0 │ │ │ │ + ldrsbteq fp, [sl], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r7, sl, r2, asr r0 │ │ │ │ + ldrhteq fp, [sl], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r7, sl, r4, lsr r0 │ │ │ │ + @ instruction: 0x007ab498 │ │ │ │ + rsbseq r7, sl, r6, lsl r0 │ │ │ │ + rsbseq fp, sl, sl, ror r4 │ │ │ │ + ldrshteq r6, [sl], #-248 @ 0xffffff08 │ │ │ │ + rsbseq fp, sl, ip, asr r4 │ │ │ │ + ldrsbteq r6, [sl], #-250 @ 0xffffff06 │ │ │ │ + rsbseq fp, sl, lr, lsr r4 │ │ │ │ vst4.8 {d25-d28}, [pc], ip │ │ │ │ stmdami lr, {r3, r4, r5, r6, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff68f7d4 │ │ │ │ stmdbls ip, {r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7d54478 │ │ │ │ blls 380fc4 │ │ │ │ @@ -49494,18 +49494,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7d4300c │ │ │ │ stmdami r7, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ @ instruction: 0xf814f7d5 │ │ │ │ strb r9, [r4], #2828 @ 0xb0c │ │ │ │ ldc 7, cr15, [lr], {206} @ 0xce │ │ │ │ - rsbseq r6, sl, r4, asr #30 │ │ │ │ - rsbseq fp, sl, r8, lsr #7 │ │ │ │ - rsbseq r6, sl, r6, lsr #30 │ │ │ │ - rsbseq fp, sl, sl, lsl #7 │ │ │ │ + rsbseq r6, sl, ip, asr #30 │ │ │ │ + ldrhteq fp, [sl], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r6, sl, lr, lsr #30 │ │ │ │ + @ instruction: 0x007ab392 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feb9a174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmdbvs r3, {r3, r4, r9, sl, lr} │ │ │ │ ldmdbvs sl, {r2, r8, fp, ip, pc}^ │ │ │ │ svclt 0x00a8428a │ │ │ │ @@ -49544,15 +49544,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ ldc 7, cr15, [lr], #-824 @ 0xfffffcc8 │ │ │ │ addeq fp, r5, r2, lsr sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r6, sl, r4, ror #28 │ │ │ │ + rsbseq r6, sl, ip, ror #28 │ │ │ │ strdeq fp, [r5], sl │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r3, lsr #19 │ │ │ │ ldrbtmi r4, [r9], #-2979 @ 0xfffff45d │ │ │ │ @@ -49716,32 +49716,32 @@ │ │ │ │ mcr2 7, 3, pc, cr0, cr4, {6} @ │ │ │ │ str r9, [r7, -r5, lsl #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x0085b9ba │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq fp, r5, r0, lsr #19 │ │ │ │ - rsbseq r6, sl, ip, lsr #27 │ │ │ │ - rsbseq fp, sl, r0, lsl r2 │ │ │ │ - @ instruction: 0x007a6d90 │ │ │ │ - ldrshteq fp, [sl], #-20 @ 0xffffffec │ │ │ │ - rsbseq r6, sl, ip, lsr #26 │ │ │ │ - ldrshteq r6, [sl], #-200 @ 0xffffff38 │ │ │ │ - rsbseq fp, sl, ip, asr r1 │ │ │ │ - rsbseq r6, sl, r0, asr #25 │ │ │ │ - rsbseq fp, sl, r4, lsr #2 │ │ │ │ - rsbseq r6, sl, r6, ror ip │ │ │ │ - ldrsbteq fp, [sl], #-10 │ │ │ │ - rsbseq r6, sl, sl, lsl ip │ │ │ │ - rsbseq fp, sl, lr, ror r0 │ │ │ │ - ldrshteq r6, [sl], #-190 @ 0xffffff42 │ │ │ │ - rsbseq fp, sl, r0, rrx │ │ │ │ - ldrhteq r6, [sl], #-186 @ 0xffffff46 │ │ │ │ - ldrhteq r6, [sl], #-190 @ 0xffffff42 │ │ │ │ - rsbseq fp, sl, r2, lsr #32 │ │ │ │ + ldrhteq r6, [sl], #-212 @ 0xffffff2c │ │ │ │ + rsbseq fp, sl, r8, lsl r2 │ │ │ │ + @ instruction: 0x007a6d98 │ │ │ │ + ldrshteq fp, [sl], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r6, sl, r4, lsr sp │ │ │ │ + rsbseq r6, sl, r0, lsl #26 │ │ │ │ + rsbseq fp, sl, r4, ror #2 │ │ │ │ + rsbseq r6, sl, r8, asr #25 │ │ │ │ + rsbseq fp, sl, ip, lsr #2 │ │ │ │ + rsbseq r6, sl, lr, ror ip │ │ │ │ + rsbseq fp, sl, r2, ror #1 │ │ │ │ + rsbseq r6, sl, r2, lsr #24 │ │ │ │ + rsbseq fp, sl, r6, lsl #1 │ │ │ │ + rsbseq r6, sl, r6, lsl #24 │ │ │ │ + rsbseq fp, sl, r8, rrx │ │ │ │ + rsbseq r6, sl, r2, asr #23 │ │ │ │ + rsbseq r6, sl, r6, asr #23 │ │ │ │ + rsbseq fp, sl, sl, lsr #32 │ │ │ │ ldmdavs fp, {r0, r1, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #22 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldmdbvs r3, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdbcs r0, {r0, r3, r4, r8, fp, sp, lr} │ │ │ │ strlt sp, [r0, #-248] @ 0xffffff08 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -49755,16 +49755,16 @@ │ │ │ │ cmppcs r7, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf7d4300c │ │ │ │ stmdami r4, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 7, 0, pc, cr6, cr4, {6} @ │ │ │ │ strb r9, [sp, r1, lsl #22]! │ │ │ │ - rsbseq r6, sl, sl, lsl #22 │ │ │ │ - rsbseq sl, sl, lr, ror #30 │ │ │ │ + rsbseq r6, sl, r2, lsl fp │ │ │ │ + rsbseq sl, sl, r6, ror pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r6, {r0, r2, r7, ip, sp, pc} │ │ │ │ pkhbtmi r4, r0, pc, lsl #12 @ │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @@ -49797,18 +49797,18 @@ │ │ │ │ ldrbtmi r2, [r8], #-304 @ 0xfffffed0 │ │ │ │ @ instruction: 0xf7d4300c │ │ │ │ stmdami r7, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ ldc2 7, cr15, [r4, #848]! @ 0x350 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq r6, sl, sl, lsl #21 │ │ │ │ - rsbseq sl, sl, lr, ror #29 │ │ │ │ - rsbseq r6, sl, r6, ror #20 │ │ │ │ - rsbseq sl, sl, sl, asr #29 │ │ │ │ + @ instruction: 0x007a6a92 │ │ │ │ + ldrshteq sl, [sl], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r6, sl, lr, ror #20 │ │ │ │ + ldrsbteq sl, [sl], #-226 @ 0xffffff1e │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feb9a634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi sl!, {r4, r6, r7, r8, r9, sl, fp} │ │ │ │ bmi eef65c │ │ │ │ ldrbtmi r4, [r9], #-1540 @ 0xfffff9fc │ │ │ │ ldrbtmi r4, [fp], #-2873 @ 0xfffff4c7 │ │ │ │ @@ -49948,19 +49948,19 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff3815b6 │ │ │ │ stmdbls r3, {r3, fp, lr} │ │ │ │ @ instruction: 0xf7d44478 │ │ │ │ blls 14288c │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbseq r6, sl, lr, ror #16 │ │ │ │ - ldrsbteq sl, [sl], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r6, sl, r6, lsr #16 │ │ │ │ - rsbseq r6, sl, ip, lsl #16 │ │ │ │ - rsbseq sl, sl, r0, ror ip │ │ │ │ + rsbseq r6, sl, r6, ror r8 │ │ │ │ + ldrsbteq sl, [sl], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r6, sl, lr, lsr #16 │ │ │ │ + rsbseq r6, sl, r4, lsl r8 │ │ │ │ + rsbseq sl, sl, r8, ror ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strmi sp, [r0], r9, lsr #26 │ │ │ │ @ instruction: 0x26001f17 │ │ │ │ @@ -49989,18 +49989,18 @@ │ │ │ │ cmppeq ip, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1e8165e │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7d44478 │ │ │ │ @ instruction: 0x4620fc33 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq r6, sl, sl, lsl #15 │ │ │ │ - rsbseq sl, sl, lr, ror #23 │ │ │ │ - rsbseq r6, sl, r4, ror #14 │ │ │ │ - rsbseq sl, sl, r8, asr #23 │ │ │ │ + @ instruction: 0x007a6792 │ │ │ │ + ldrshteq sl, [sl], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r6, sl, ip, ror #14 │ │ │ │ + ldrsbteq sl, [sl], #-176 @ 0xffffff50 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4690461e │ │ │ │ movwcs lr, #35281 @ 0x89d1 │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @@ -50123,31 +50123,31 @@ │ │ │ │ ldrbtmi r4, [ip], #-3597 @ 0xfffff1f3 │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ @ instruction: 0xf7d4447e │ │ │ │ strtmi pc, [r9], -fp, ror #20 │ │ │ │ @ instruction: 0xf7d44630 │ │ │ │ vqdmulh.s d31, d0, d23 │ │ │ │ @ instruction: 0xe7e21177 │ │ │ │ - rsbseq r6, sl, r6, lsr #13 │ │ │ │ - rsbseq sl, sl, r0, lsl fp │ │ │ │ - rsbseq r6, sl, sl, lsl #12 │ │ │ │ - rsbseq sl, sl, r4, ror sl │ │ │ │ - rsbseq r6, sl, r6, lsl #11 │ │ │ │ - ldrshteq sl, [sl], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r6, sl, lr, asr #10 │ │ │ │ - ldrhteq sl, [sl], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r6, sl, lr, lsr #13 │ │ │ │ + rsbseq sl, sl, r8, lsl fp │ │ │ │ + rsbseq r6, sl, r2, lsl r6 │ │ │ │ + rsbseq sl, sl, ip, ror sl │ │ │ │ + rsbseq r6, sl, lr, lsl #11 │ │ │ │ + ldrshteq sl, [sl], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r6, sl, r6, asr r5 │ │ │ │ + rsbseq sl, sl, r0, asr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ blmi 1381ce4 │ │ │ │ @ instruction: 0xf8df460d │ │ │ │ addslt r1, r7, ip, asr #22 │ │ │ │ @ instruction: 0x4699447c │ │ │ │ - blls 85de34 │ │ │ │ + blls 85de34 │ │ │ │ stmdavs r9, {r0, r5, r6, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9115 │ │ │ │ movwls r0, #57600 @ 0xe100 │ │ │ │ movwls r9, #64289 @ 0xfb21 │ │ │ │ mlascc r0, r7, r8, pc @ │ │ │ │ ldrbeq r9, [sl, ip, lsl #4] │ │ │ │ movwcs sp, #5393 @ 0x1511 │ │ │ │ @@ -50759,15 +50759,15 @@ │ │ │ │ mrc2 7, 3, pc, cr14, cr2, {6} │ │ │ │ vldr d9, [sp, #68] @ 0x44 │ │ │ │ ldmdavs r9, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ ldc 8, cr6, [r1, #360] @ 0x168 │ │ │ │ @ instruction: 0xeeb46b20 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ @ instruction: 0xdc71fa10 │ │ │ │ - blvs 87f970 │ │ │ │ + blvs 87f970 │ │ │ │ blvs ff23fdfc │ │ │ │ blx 47fef4 │ │ │ │ ldc 12, cr13, [r1, #488] @ 0x1e8 │ │ │ │ @ instruction: 0xeeb66b22 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ @ instruction: 0xf77ffa10 │ │ │ │ @@ -50824,15 +50824,15 @@ │ │ │ │ blge 5470b0 │ │ │ │ @ instruction: 0x4640aa13 │ │ │ │ @ instruction: 0xf114f124 │ │ │ │ @ instruction: 0xd1262801 │ │ │ │ bicslt r9, fp, r3, lsl fp │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldr r3, [r5] │ │ │ │ - bleq 87faa8 │ │ │ │ + bleq 87faa8 │ │ │ │ bge 52f080 │ │ │ │ @ instruction: 0xf1244640 │ │ │ │ stmdacs r1, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ strdls sp, [lr], -r0 │ │ │ │ @ instruction: 0x51a3f240 │ │ │ │ ldrbtmi r4, [r8], #-2151 @ 0xfffff799 │ │ │ │ @ instruction: 0xf7d3300c │ │ │ │ @@ -50861,92 +50861,92 @@ │ │ │ │ @ instruction: 0xf7d34478 │ │ │ │ @ instruction: 0xf04ffd6b │ │ │ │ strt r3, [r2], #1023 @ 0x3ff │ │ │ │ ... │ │ │ │ addeq fp, r5, ip, lsl #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq fp, r5, r0, rrx │ │ │ │ - rsbseq r6, sl, r2, asr #7 │ │ │ │ - rsbseq sl, sl, r4, lsr #16 │ │ │ │ - rsbseq r6, sl, ip, lsl #6 │ │ │ │ - rsbseq sl, sl, lr, ror #14 │ │ │ │ - rsbseq r6, sl, ip, lsr #4 │ │ │ │ - rsbseq sl, sl, lr, lsl #13 │ │ │ │ - rsbseq r6, sl, r4, lsr #3 │ │ │ │ - rsbseq sl, sl, r6, lsl #12 │ │ │ │ - rsbseq r6, sl, r4, lsl #3 │ │ │ │ - rsbseq sl, sl, r6, ror #11 │ │ │ │ - rsbseq r6, sl, ip, lsl #2 │ │ │ │ - rsbseq sl, sl, lr, ror #10 │ │ │ │ - rsbseq r6, sl, lr, asr #1 │ │ │ │ - rsbseq r6, sl, ip, lsl #1 │ │ │ │ - rsbseq sl, sl, lr, ror #9 │ │ │ │ - rsbseq r6, sl, ip, rrx │ │ │ │ - rsbseq sl, sl, lr, asr #9 │ │ │ │ - rsbseq r6, sl, sl, lsr r0 │ │ │ │ - @ instruction: 0x007aa49c │ │ │ │ - rsbseq r6, sl, sl, lsl r0 │ │ │ │ - rsbseq sl, sl, ip, ror r4 │ │ │ │ - ldrhteq r5, [sl], #-254 @ 0xffffff02 │ │ │ │ - rsbseq sl, sl, r0, lsr #8 │ │ │ │ - @ instruction: 0x007a5f9e │ │ │ │ - rsbseq sl, sl, r0, lsl #8 │ │ │ │ - ldrshteq r5, [sl], #-238 @ 0xffffff12 │ │ │ │ - rsbseq sl, sl, r0, ror #6 │ │ │ │ - ldrsbteq r5, [sl], #-236 @ 0xffffff14 │ │ │ │ - rsbseq sl, sl, lr, lsr r3 │ │ │ │ - ldrhteq r5, [sl], #-234 @ 0xffffff16 │ │ │ │ - rsbseq sl, sl, ip, lsl r3 │ │ │ │ - rsbseq r5, sl, sl, ror lr │ │ │ │ - rsbseq r5, sl, r6, asr lr │ │ │ │ - ldrhteq sl, [sl], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r5, sl, r0, lsr #28 │ │ │ │ - rsbseq sl, sl, r2, lsl #5 │ │ │ │ - rsbseq r5, sl, r2, lsr #27 │ │ │ │ - rsbseq sl, sl, r4, lsl #4 │ │ │ │ - rsbseq r5, sl, r0, lsl #27 │ │ │ │ - rsbseq sl, sl, r2, ror #3 │ │ │ │ - rsbseq r5, sl, r0, asr #26 │ │ │ │ - rsbseq sl, sl, r2, lsr #3 │ │ │ │ - rsbseq r5, sl, lr, lsl sp │ │ │ │ - rsbseq sl, sl, r0, lsl #3 │ │ │ │ - ldrshteq r5, [sl], #-204 @ 0xffffff34 │ │ │ │ - rsbseq sl, sl, r0, ror #2 │ │ │ │ - ldrsbteq r5, [sl], #-206 @ 0xffffff32 │ │ │ │ - rsbseq sl, sl, r2, asr #2 │ │ │ │ - @ instruction: 0x007a5c94 │ │ │ │ - ldrshteq sl, [sl], #-8 │ │ │ │ - rsbseq r5, sl, r6, ror ip │ │ │ │ - ldrsbteq sl, [sl], #-10 │ │ │ │ - rsbseq r5, sl, r8, asr ip │ │ │ │ - ldrhteq sl, [sl], #-12 │ │ │ │ - rsbseq r5, sl, ip, lsr #24 │ │ │ │ - @ instruction: 0x007aa090 │ │ │ │ - rsbseq r5, sl, ip, lsl #24 │ │ │ │ - rsbseq sl, sl, r0, ror r0 │ │ │ │ - rsbseq r5, sl, lr, ror #23 │ │ │ │ - rsbseq sl, sl, r2, asr r0 │ │ │ │ - rsbseq r5, sl, r0, asr #23 │ │ │ │ - rsbseq sl, sl, r4, lsr #32 │ │ │ │ - rsbseq r5, sl, r2, lsr #23 │ │ │ │ - rsbseq sl, sl, r6 │ │ │ │ - rsbseq r5, sl, r4, lsl #23 │ │ │ │ - rsbseq r9, sl, r8, ror #31 │ │ │ │ - ldrhteq r5, [sl], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r9, sl, r6, lsl pc │ │ │ │ - @ instruction: 0x007a5a94 │ │ │ │ - ldrshteq r9, [sl], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r5, sl, sl, ror sl │ │ │ │ - ldrsbteq r9, [sl], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r5, sl, r6, lsr #20 │ │ │ │ - rsbseq r9, sl, sl, lsl #29 │ │ │ │ - ldrshteq r5, [sl], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r9, sl, sl, asr lr │ │ │ │ - ldrsbteq r5, [sl], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r9, sl, r8, lsr lr │ │ │ │ + rsbseq r6, sl, sl, asr #7 │ │ │ │ + rsbseq sl, sl, ip, lsr #16 │ │ │ │ + rsbseq r6, sl, r4, lsl r3 │ │ │ │ + rsbseq sl, sl, r6, ror r7 │ │ │ │ + rsbseq r6, sl, r4, lsr r2 │ │ │ │ + @ instruction: 0x007aa696 │ │ │ │ + rsbseq r6, sl, ip, lsr #3 │ │ │ │ + rsbseq sl, sl, lr, lsl #12 │ │ │ │ + rsbseq r6, sl, ip, lsl #3 │ │ │ │ + rsbseq sl, sl, lr, ror #11 │ │ │ │ + rsbseq r6, sl, r4, lsl r1 │ │ │ │ + rsbseq sl, sl, r6, ror r5 │ │ │ │ + ldrsbteq r6, [sl], #-6 │ │ │ │ + @ instruction: 0x007a6094 │ │ │ │ + ldrshteq sl, [sl], #-70 @ 0xffffffba │ │ │ │ + rsbseq r6, sl, r4, ror r0 │ │ │ │ + ldrsbteq sl, [sl], #-70 @ 0xffffffba │ │ │ │ + rsbseq r6, sl, r2, asr #32 │ │ │ │ + rsbseq sl, sl, r4, lsr #9 │ │ │ │ + rsbseq r6, sl, r2, lsr #32 │ │ │ │ + rsbseq sl, sl, r4, lsl #9 │ │ │ │ + rsbseq r5, sl, r6, asr #31 │ │ │ │ + rsbseq sl, sl, r8, lsr #8 │ │ │ │ + rsbseq r5, sl, r6, lsr #31 │ │ │ │ + rsbseq sl, sl, r8, lsl #8 │ │ │ │ + rsbseq r5, sl, r6, lsl #30 │ │ │ │ + rsbseq sl, sl, r8, ror #6 │ │ │ │ + rsbseq r5, sl, r4, ror #29 │ │ │ │ + rsbseq sl, sl, r6, asr #6 │ │ │ │ + rsbseq r5, sl, r2, asr #29 │ │ │ │ + rsbseq sl, sl, r4, lsr #6 │ │ │ │ + rsbseq r5, sl, r2, lsl #29 │ │ │ │ + rsbseq r5, sl, lr, asr lr │ │ │ │ + rsbseq sl, sl, r0, asr #5 │ │ │ │ + rsbseq r5, sl, r8, lsr #28 │ │ │ │ + rsbseq sl, sl, sl, lsl #5 │ │ │ │ + rsbseq r5, sl, sl, lsr #27 │ │ │ │ + rsbseq sl, sl, ip, lsl #4 │ │ │ │ + rsbseq r5, sl, r8, lsl #27 │ │ │ │ + rsbseq sl, sl, sl, ror #3 │ │ │ │ + rsbseq r5, sl, r8, asr #26 │ │ │ │ + rsbseq sl, sl, sl, lsr #3 │ │ │ │ + rsbseq r5, sl, r6, lsr #26 │ │ │ │ + rsbseq sl, sl, r8, lsl #3 │ │ │ │ + rsbseq r5, sl, r4, lsl #26 │ │ │ │ + rsbseq sl, sl, r8, ror #2 │ │ │ │ + rsbseq r5, sl, r6, ror #25 │ │ │ │ + rsbseq sl, sl, sl, asr #2 │ │ │ │ + @ instruction: 0x007a5c9c │ │ │ │ + rsbseq sl, sl, r0, lsl #2 │ │ │ │ + rsbseq r5, sl, lr, ror ip │ │ │ │ + rsbseq sl, sl, r2, ror #1 │ │ │ │ + rsbseq r5, sl, r0, ror #24 │ │ │ │ + rsbseq sl, sl, r4, asr #1 │ │ │ │ + rsbseq r5, sl, r4, lsr ip │ │ │ │ + @ instruction: 0x007aa098 │ │ │ │ + rsbseq r5, sl, r4, lsl ip │ │ │ │ + rsbseq sl, sl, r8, ror r0 │ │ │ │ + ldrshteq r5, [sl], #-182 @ 0xffffff4a │ │ │ │ + rsbseq sl, sl, sl, asr r0 │ │ │ │ + rsbseq r5, sl, r8, asr #23 │ │ │ │ + rsbseq sl, sl, ip, lsr #32 │ │ │ │ + rsbseq r5, sl, sl, lsr #23 │ │ │ │ + rsbseq sl, sl, lr │ │ │ │ + rsbseq r5, sl, ip, lsl #23 │ │ │ │ + ldrshteq r9, [sl], #-240 @ 0xffffff10 │ │ │ │ + ldrhteq r5, [sl], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r9, sl, lr, lsl pc │ │ │ │ + @ instruction: 0x007a5a9c │ │ │ │ + rsbseq r9, sl, r0, lsl #30 │ │ │ │ + rsbseq r5, sl, r2, lsl #21 │ │ │ │ + rsbseq r9, sl, r4, ror #29 │ │ │ │ + rsbseq r5, sl, lr, lsr #20 │ │ │ │ + @ instruction: 0x007a9e92 │ │ │ │ + ldrshteq r5, [sl], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r9, sl, r2, ror #28 │ │ │ │ + ldrsbteq r5, [sl], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r9, sl, r0, asr #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r5], -r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2607 @ 0xfffff5d1 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ @@ -50994,16 +50994,16 @@ │ │ │ │ andcs sp, sl, #1, 26 @ 0x40 │ │ │ │ blls 1fe698 │ │ │ │ vldmiale sl!, {d18-d17} │ │ │ │ ldrb r2, [r1, r3, lsl #4]! │ │ │ │ stmia r6!, {r0, r2, r3, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq sl, r5, r6, ror #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrshteq r5, [sl], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r9, sl, r4, asr ip │ │ │ │ + ldrshteq r5, [sl], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r9, sl, ip, asr ip │ │ │ │ addeq sl, r5, ip, ror #6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, sp, lsl #18 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @@ -51099,24 +51099,24 @@ │ │ │ │ vadd.i8 d20, d0, d14 │ │ │ │ ldrbtmi r2, [r8], #-442 @ 0xfffffe46 │ │ │ │ @ instruction: 0xf7d3300c │ │ │ │ stmdami ip, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe1827c2 │ │ │ │ svclt 0x0000e775 │ │ │ │ - rsbseq r5, sl, sl, lsr #13 │ │ │ │ - rsbseq r9, sl, lr, lsl #22 │ │ │ │ - rsbseq r5, sl, lr, lsl #13 │ │ │ │ - ldrshteq r9, [sl], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r5, sl, r8, asr r6 │ │ │ │ - ldrhteq r9, [sl], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r5, sl, lr, lsr r6 │ │ │ │ - rsbseq r9, sl, r2, lsr #21 │ │ │ │ - rsbseq r5, sl, r6, lsl #12 │ │ │ │ - rsbseq r9, sl, sl, ror #20 │ │ │ │ + ldrhteq r5, [sl], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r9, sl, r6, lsl fp │ │ │ │ + @ instruction: 0x007a5696 │ │ │ │ + rsbseq r9, sl, r0, lsl #22 │ │ │ │ + rsbseq r5, sl, r0, ror #12 │ │ │ │ + rsbseq r9, sl, r4, asr #21 │ │ │ │ + rsbseq r5, sl, r6, asr #12 │ │ │ │ + rsbseq r9, sl, sl, lsr #21 │ │ │ │ + rsbseq r5, sl, lr, lsl #12 │ │ │ │ + rsbseq r9, sl, r2, ror sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi ffd60 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 6, cr4, [r6], #556 @ 0x22c │ │ │ │ @ instruction: 0x469a49b6 │ │ │ │ @@ -51138,15 +51138,15 @@ │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0xf8da810d │ │ │ │ movwcc r3, #4096 @ 0x1000 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ adcmi r6, fp, #1884160 @ 0x1cc000 │ │ │ │ ldmdavs r3!, {r0, r3, r4, r5, r6, r8, sl, fp, ip, lr, pc} │ │ │ │ eorvc pc, r5, r3, asr r8 @ │ │ │ │ - blvc 87ff74 │ │ │ │ + blvc 87ff74 │ │ │ │ blvc ff2803ec │ │ │ │ blx 4804e4 │ │ │ │ blls 1bbcb4 │ │ │ │ ldrtmi sl, [r9], -r8, lsl #20 │ │ │ │ @ instruction: 0xf1174640 │ │ │ │ stmdacs r1, {r0, r1, r3, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ rschi pc, r4, r0, asr #32 │ │ │ │ @@ -51299,36 +51299,36 @@ │ │ │ │ ldmdami fp, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9faf7d3 │ │ │ │ @ instruction: 0xf7cce772 │ │ │ │ svclt 0x0000ee86 │ │ │ │ addeq sl, r5, r0, asr #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r5, sl, r2, ror r5 │ │ │ │ - rsbseq r5, sl, r0, lsl #9 │ │ │ │ - rsbseq r5, sl, r2, ror #10 │ │ │ │ - rsbseq r5, sl, r2, lsr #8 │ │ │ │ - rsbseq r9, sl, r6, lsl #17 │ │ │ │ - rsbseq r5, sl, sl, lsl #8 │ │ │ │ - rsbseq r9, sl, lr, ror #16 │ │ │ │ + rsbseq r5, sl, sl, ror r5 │ │ │ │ + rsbseq r5, sl, r8, lsl #9 │ │ │ │ + rsbseq r5, sl, sl, ror #10 │ │ │ │ + rsbseq r5, sl, sl, lsr #8 │ │ │ │ + rsbseq r9, sl, lr, lsl #17 │ │ │ │ + rsbseq r5, sl, r2, lsl r4 │ │ │ │ + rsbseq r9, sl, r6, ror r8 │ │ │ │ addeq r9, r5, r8, lsl #31 │ │ │ │ - rsbseq r5, sl, lr, asr #7 │ │ │ │ - rsbseq r9, sl, r2, lsr r8 │ │ │ │ - ldrhteq r5, [sl], #-50 @ 0xffffffce │ │ │ │ - rsbseq r9, sl, ip, lsl r8 │ │ │ │ - rsbseq r5, sl, r0, lsl #7 │ │ │ │ - rsbseq r9, sl, r4, ror #15 │ │ │ │ - rsbseq r5, sl, r4, ror #6 │ │ │ │ - rsbseq r9, sl, r8, asr #15 │ │ │ │ - rsbseq r5, sl, r8, asr #6 │ │ │ │ - rsbseq r9, sl, ip, lsr #15 │ │ │ │ - rsbseq r5, sl, ip, lsr #6 │ │ │ │ - @ instruction: 0x007a9796 │ │ │ │ - ldrshteq r5, [sl], #-34 @ 0xffffffde │ │ │ │ - rsbseq r9, sl, r6, asr r7 │ │ │ │ + ldrsbteq r5, [sl], #-54 @ 0xffffffca │ │ │ │ + rsbseq r9, sl, sl, lsr r8 │ │ │ │ + ldrhteq r5, [sl], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r9, sl, r4, lsr #16 │ │ │ │ + rsbseq r5, sl, r8, lsl #7 │ │ │ │ + rsbseq r9, sl, ip, ror #15 │ │ │ │ + rsbseq r5, sl, ip, ror #6 │ │ │ │ + ldrsbteq r9, [sl], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r5, sl, r0, asr r3 │ │ │ │ + ldrhteq r9, [sl], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r5, sl, r4, lsr r3 │ │ │ │ + @ instruction: 0x007a979e │ │ │ │ + ldrshteq r5, [sl], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r9, sl, lr, asr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1282f30 │ │ │ │ strmi r4, [sp], -ip, ror #25 │ │ │ │ vmul.f32 d4, d29, d12[1] │ │ │ │ ldrbtmi r4, [ip], #-3476 @ 0xfffff26c │ │ │ │ @@ -51365,15 +51365,15 @@ │ │ │ │ @ instruction: 0xf1b36809 │ │ │ │ tstls r1, r1, lsl #16 │ │ │ │ cmnphi r8, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r3], r1, lsl #22 │ │ │ │ mrc 6, 5, r4, cr6, cr2, {4} │ │ │ │ tstls r4, #0, 22 │ │ │ │ stccc 8, cr15, [r4, #-344] @ 0xfffffea8 │ │ │ │ - blvc 8802f0 │ │ │ │ + blvc 8802f0 │ │ │ │ blvc ff200778 │ │ │ │ blx 480870 │ │ │ │ ldc 12, cr13, [r3, #288] @ 0x120 │ │ │ │ @ instruction: 0xeeb47b22 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ @ instruction: 0xf1b88131 │ │ │ │ @@ -51564,22 +51564,22 @@ │ │ │ │ bls 47e904 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ @ instruction: 0xe6526013 │ │ │ │ ... │ │ │ │ strdeq r9, [r5], r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r9, r5, r4, lsr #27 │ │ │ │ - rsbseq r5, sl, ip, lsr r1 │ │ │ │ - rsbseq r9, sl, r0, lsr #11 │ │ │ │ - rsbseq r5, sl, r8, lsl #2 │ │ │ │ - rsbseq r9, sl, ip, ror #10 │ │ │ │ - ldrshteq r4, [sl], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r9, sl, r0, ror #6 │ │ │ │ - ldrsbteq r4, [sl], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r9, sl, lr, lsr r3 │ │ │ │ + rsbseq r5, sl, r4, asr #2 │ │ │ │ + rsbseq r9, sl, r8, lsr #11 │ │ │ │ + rsbseq r5, sl, r0, lsl r1 │ │ │ │ + rsbseq r9, sl, r4, ror r5 │ │ │ │ + rsbseq r4, sl, r4, lsl #30 │ │ │ │ + rsbseq r9, sl, r8, ror #6 │ │ │ │ + rsbseq r4, sl, r2, ror #29 │ │ │ │ + rsbseq r9, sl, r6, asr #6 │ │ │ │ @ instruction: 0xf64048ba │ │ │ │ ldrbtmi r3, [r8], #-273 @ 0xfffffeef │ │ │ │ @ instruction: 0xf7d2300c │ │ │ │ ldmmi r8!, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffc2f7d2 │ │ │ │ blls 63e8ac │ │ │ │ @@ -51758,24 +51758,24 @@ │ │ │ │ @ instruction: 0xf7d2300c │ │ │ │ stmdami pc, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 7, 3, pc, cr0, cr2, {6} @ │ │ │ │ svclt 0x0000e4ca │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r4, sl, r2, lsl #29 │ │ │ │ - rsbseq r9, sl, r6, ror #5 │ │ │ │ - rsbseq r4, sl, r2, asr pc │ │ │ │ - @ instruction: 0x007a4d9a │ │ │ │ - ldrshteq r9, [sl], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r4, sl, r6, lsr sp │ │ │ │ - @ instruction: 0x007a919a │ │ │ │ - rsbseq r4, sl, lr, lsr lr │ │ │ │ - ldrhteq r4, [sl], #-190 @ 0xffffff42 │ │ │ │ - rsbseq r9, sl, r2, lsr #32 │ │ │ │ + rsbseq r4, sl, sl, lsl #29 │ │ │ │ + rsbseq r9, sl, lr, ror #5 │ │ │ │ + rsbseq r4, sl, sl, asr pc │ │ │ │ + rsbseq r4, sl, r2, lsr #27 │ │ │ │ + rsbseq r9, sl, r6, lsl #4 │ │ │ │ + rsbseq r4, sl, lr, lsr sp │ │ │ │ + rsbseq r9, sl, r2, lsr #3 │ │ │ │ + rsbseq r4, sl, r6, asr #28 │ │ │ │ + rsbseq r4, sl, r6, asr #23 │ │ │ │ + rsbseq r9, sl, sl, lsr #32 │ │ │ │ ssateq pc, #21, pc, asr #17 @ │ │ │ │ cmppcc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [ip, #-840]! @ 0xfffffcb8 │ │ │ │ ssateq pc, #9, pc, asr #17 @ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 7, 1, pc, cr6, cr2, {6} │ │ │ │ @@ -51785,15 +51785,15 @@ │ │ │ │ @ instruction: 0xf7d2300c │ │ │ │ @ instruction: 0xf8dffd6d │ │ │ │ @ instruction: 0x46210694 │ │ │ │ @ instruction: 0xf7d24478 │ │ │ │ ldr pc, [r1], #3623 @ 0xe27 │ │ │ │ @ instruction: 0xeeb69a13 │ │ │ │ ldmdavs r2, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvs 880984 │ │ │ │ + blvs 880984 │ │ │ │ blvs ff240e10 │ │ │ │ blx 480f08 │ │ │ │ stcge 7, cr15, [r5], {127} @ 0x7f │ │ │ │ strtle r1, [r5], #-3678 @ 0xfffff1a2 │ │ │ │ ssatmi r9, #11, r1, lsl #20 │ │ │ │ uadd16mi sl, sp, lr │ │ │ │ streq lr, [r3], #2818 @ 0xb02 │ │ │ │ @@ -52197,65 +52197,65 @@ │ │ │ │ vmull.s8 q9, d0, d0 │ │ │ │ @ instruction: 0x07c180b7 │ │ │ │ adcshi pc, r4, r0, asr #2 │ │ │ │ adceq r1, r4, r5, ror #28 │ │ │ │ rsbs r4, sl, r8, lsr #13 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r4, sl, ip, ror #22 │ │ │ │ - rsbseq r8, sl, lr, asr #31 │ │ │ │ - rsbseq r4, sl, lr, asr #22 │ │ │ │ - ldrhteq r8, [sl], #-240 @ 0xffffff10 │ │ │ │ - ldrhteq r4, [sl], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r8, sl, sl, lsl pc │ │ │ │ - @ instruction: 0x007a4a9a │ │ │ │ - ldrshteq r8, [sl], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r4, sl, ip, ror #20 │ │ │ │ - rsbseq r8, sl, lr, asr #29 │ │ │ │ - rsbseq r4, sl, r8, lsr sl │ │ │ │ - @ instruction: 0x007a8e9a │ │ │ │ - rsbseq r4, sl, r6, lsl #20 │ │ │ │ - rsbseq r8, sl, r8, ror #28 │ │ │ │ - rsbseq r4, sl, r4, asr #19 │ │ │ │ - rsbseq r8, sl, r6, lsr #28 │ │ │ │ - rsbseq r4, sl, r2, lsr #19 │ │ │ │ - rsbseq r8, sl, r4, lsl #28 │ │ │ │ - rsbseq r4, sl, r2, lsl #19 │ │ │ │ - rsbseq r8, sl, r4, ror #27 │ │ │ │ - rsbseq r4, sl, r2, ror #18 │ │ │ │ - rsbseq r8, sl, r4, asr #27 │ │ │ │ - rsbseq r4, sl, lr, lsl r9 │ │ │ │ - rsbseq r8, sl, r0, lsl #27 │ │ │ │ - ldrshteq r4, [sl], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r8, sl, lr, asr sp │ │ │ │ - ldrsbteq r4, [sl], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r8, sl, ip, lsr sp │ │ │ │ - ldrhteq r4, [sl], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r8, sl, sl, lsl sp │ │ │ │ - @ instruction: 0x007a4896 │ │ │ │ - ldrshteq r8, [sl], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r4, sl, r4, ror r8 │ │ │ │ - ldrsbteq r8, [sl], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r4, sl, r6, lsl #15 │ │ │ │ - rsbseq r8, sl, sl, ror #23 │ │ │ │ - ldrshteq r4, [sl], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r8, sl, lr, asr fp │ │ │ │ - ldrsbteq r4, [sl], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r8, sl, r2, asr #22 │ │ │ │ - rsbseq r4, sl, r2, asr #13 │ │ │ │ - rsbseq r8, sl, r6, lsr #22 │ │ │ │ - rsbseq r4, sl, lr, lsl #13 │ │ │ │ - ldrshteq r8, [sl], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r4, sl, ip, ror #12 │ │ │ │ - ldrsbteq r8, [sl], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r4, sl, ip, lsl r6 │ │ │ │ - rsbseq r8, sl, r0, lsl #21 │ │ │ │ - ldrshteq r4, [sl], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r8, sl, r2, ror #20 │ │ │ │ - rsbseq r4, sl, r4, ror r5 │ │ │ │ + rsbseq r4, sl, r4, ror fp │ │ │ │ + ldrsbteq r8, [sl], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r4, sl, r6, asr fp │ │ │ │ + ldrhteq r8, [sl], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r4, sl, r0, asr #21 │ │ │ │ + rsbseq r8, sl, r2, lsr #30 │ │ │ │ + rsbseq r4, sl, r2, lsr #21 │ │ │ │ + rsbseq r8, sl, r4, lsl #30 │ │ │ │ + rsbseq r4, sl, r4, ror sl │ │ │ │ + ldrsbteq r8, [sl], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r4, sl, r0, asr #20 │ │ │ │ + rsbseq r8, sl, r2, lsr #29 │ │ │ │ + rsbseq r4, sl, lr, lsl #20 │ │ │ │ + rsbseq r8, sl, r0, ror lr │ │ │ │ + rsbseq r4, sl, ip, asr #19 │ │ │ │ + rsbseq r8, sl, lr, lsr #28 │ │ │ │ + rsbseq r4, sl, sl, lsr #19 │ │ │ │ + rsbseq r8, sl, ip, lsl #28 │ │ │ │ + rsbseq r4, sl, sl, lsl #19 │ │ │ │ + rsbseq r8, sl, ip, ror #27 │ │ │ │ + rsbseq r4, sl, sl, ror #18 │ │ │ │ + rsbseq r8, sl, ip, asr #27 │ │ │ │ + rsbseq r4, sl, r6, lsr #18 │ │ │ │ + rsbseq r8, sl, r8, lsl #27 │ │ │ │ + rsbseq r4, sl, r4, lsl #18 │ │ │ │ + rsbseq r8, sl, r6, ror #26 │ │ │ │ + rsbseq r4, sl, r2, ror #17 │ │ │ │ + rsbseq r8, sl, r4, asr #26 │ │ │ │ + rsbseq r4, sl, r0, asr #17 │ │ │ │ + rsbseq r8, sl, r2, lsr #26 │ │ │ │ + @ instruction: 0x007a489e │ │ │ │ + rsbseq r8, sl, r0, lsl #26 │ │ │ │ + rsbseq r4, sl, ip, ror r8 │ │ │ │ + ldrsbteq r8, [sl], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r4, sl, lr, lsl #15 │ │ │ │ + ldrshteq r8, [sl], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r4, sl, r2, lsl #14 │ │ │ │ + rsbseq r8, sl, r6, ror #22 │ │ │ │ + rsbseq r4, sl, r6, ror #13 │ │ │ │ + rsbseq r8, sl, sl, asr #22 │ │ │ │ + rsbseq r4, sl, sl, asr #13 │ │ │ │ + rsbseq r8, sl, lr, lsr #22 │ │ │ │ + @ instruction: 0x007a4696 │ │ │ │ + ldrshteq r8, [sl], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r4, sl, r4, ror r6 │ │ │ │ + ldrsbteq r8, [sl], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r4, sl, r4, lsr #12 │ │ │ │ + rsbseq r8, sl, r8, lsl #21 │ │ │ │ + rsbseq r4, sl, r6, lsl #12 │ │ │ │ + rsbseq r8, sl, sl, ror #20 │ │ │ │ + rsbseq r4, sl, ip, ror r5 │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ ldmdavs r1!, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ eorcs pc, r8, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8515918 │ │ │ │ stmdbpl r9, {r3, r5, ip, sp} │ │ │ │ vrhadd.s d31, d30, d6 │ │ │ │ @ instruction: 0xf108b128 │ │ │ │ @@ -52403,34 +52403,34 @@ │ │ │ │ @ instruction: 0xf6404818 │ │ │ │ ldrbtmi r4, [r8], #-485 @ 0xfffffe1b │ │ │ │ @ instruction: 0xf7d2300c │ │ │ │ ldmdami r6, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf94ef7d2 │ │ │ │ svclt 0x00b8f7fe │ │ │ │ - @ instruction: 0x007a439a │ │ │ │ - ldrshteq r8, [sl], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r4, sl, lr, ror r3 │ │ │ │ - rsbseq r8, sl, r2, ror #15 │ │ │ │ - rsbseq r4, sl, lr, lsl r3 │ │ │ │ - rsbseq r8, sl, r2, lsl #15 │ │ │ │ - rsbseq r4, sl, r4, lsl #6 │ │ │ │ - rsbseq r8, sl, r6, ror #14 │ │ │ │ - rsbseq r4, sl, r4, ror #5 │ │ │ │ - rsbseq r8, sl, r6, asr #14 │ │ │ │ - rsbseq r4, sl, r8, lsl #8 │ │ │ │ - rsbseq r4, sl, r0, ror #4 │ │ │ │ - rsbseq r8, sl, r4, asr #13 │ │ │ │ - rsbseq r4, sl, ip, lsr #4 │ │ │ │ - @ instruction: 0x007a8690 │ │ │ │ - ldrsbteq r4, [sl], #-22 @ 0xffffffea │ │ │ │ - ldrhteq r4, [sl], #-22 @ 0xffffffea │ │ │ │ - rsbseq r8, sl, sl, lsl r6 │ │ │ │ - @ instruction: 0x007a419a │ │ │ │ - ldrshteq r8, [sl], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r4, sl, r2, lsr #7 │ │ │ │ + rsbseq r8, sl, r6, lsl #16 │ │ │ │ + rsbseq r4, sl, r6, lsl #7 │ │ │ │ + rsbseq r8, sl, sl, ror #15 │ │ │ │ + rsbseq r4, sl, r6, lsr #6 │ │ │ │ + rsbseq r8, sl, sl, lsl #15 │ │ │ │ + rsbseq r4, sl, ip, lsl #6 │ │ │ │ + rsbseq r8, sl, lr, ror #14 │ │ │ │ + rsbseq r4, sl, ip, ror #5 │ │ │ │ + rsbseq r8, sl, lr, asr #14 │ │ │ │ + rsbseq r4, sl, r0, lsl r4 │ │ │ │ + rsbseq r4, sl, r8, ror #4 │ │ │ │ + rsbseq r8, sl, ip, asr #13 │ │ │ │ + rsbseq r4, sl, r4, lsr r2 │ │ │ │ + @ instruction: 0x007a8698 │ │ │ │ + ldrsbteq r4, [sl], #-30 @ 0xffffffe2 │ │ │ │ + ldrhteq r4, [sl], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r8, sl, r2, lsr #12 │ │ │ │ + rsbseq r4, sl, r2, lsr #3 │ │ │ │ + rsbseq r8, sl, r6, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi r4, [pc], -r3, ror #24 │ │ │ │ addlt r4, r7, r3, ror #18 │ │ │ │ @ instruction: 0x469b447c │ │ │ │ @@ -52529,20 +52529,20 @@ │ │ │ │ blls c4038 │ │ │ │ @ instruction: 0xf7cbe783 │ │ │ │ svclt 0x0000ece8 │ │ │ │ ... │ │ │ │ @ instruction: 0x00858cb0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r8, r5, sl, lsr #24 │ │ │ │ - rsbseq r4, sl, r2, lsr r0 │ │ │ │ - @ instruction: 0x007a8496 │ │ │ │ - ldrsbteq r3, [sl], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r8, sl, sl, lsr r4 │ │ │ │ - ldrhteq r3, [sl], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r8, sl, ip, lsl r4 │ │ │ │ + rsbseq r4, sl, sl, lsr r0 │ │ │ │ + @ instruction: 0x007a849e │ │ │ │ + ldrsbteq r3, [sl], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r8, sl, r2, asr #8 │ │ │ │ + rsbseq r3, sl, r0, asr #31 │ │ │ │ + rsbseq r8, sl, r4, lsr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1813b8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 8423c │ │ │ │ stclmi 2, cr15, [ip, #692] @ 0x2b4 │ │ │ │ @ instruction: 0xf8df4614 │ │ │ │ @@ -52892,21 +52892,21 @@ │ │ │ │ @ instruction: 0xf8dd9a1a │ │ │ │ bl e6568 │ │ │ │ ands r0, sl, r3, lsl #9 │ │ │ │ ... │ │ │ │ addeq r8, r5, r4, ror #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ umulleq r8, r5, r8, sl │ │ │ │ - rsbseq r3, sl, r4, lsr #29 │ │ │ │ - rsbseq r3, sl, sl, lsl #26 │ │ │ │ - rsbseq r3, sl, r6, ror fp │ │ │ │ - ldrsbteq r7, [sl], #-250 @ 0xffffff06 │ │ │ │ - rsbseq fp, lr, r2, ror r0 │ │ │ │ - rsbseq r3, sl, r2, lsr #20 │ │ │ │ - rsbseq r7, sl, r6, lsl #29 │ │ │ │ + rsbseq r3, sl, ip, lsr #29 │ │ │ │ + rsbseq r3, sl, r2, lsl sp │ │ │ │ + rsbseq r3, sl, lr, ror fp │ │ │ │ + rsbseq r7, sl, r2, ror #31 │ │ │ │ + rsbseq fp, lr, sl, ror r0 │ │ │ │ + rsbseq r3, sl, sl, lsr #20 │ │ │ │ + rsbseq r7, sl, lr, lsl #29 │ │ │ │ @ instruction: 0xf4ff3d01 │ │ │ │ @ instruction: 0xf854af34 │ │ │ │ tstcs r0, r4, lsl #26 │ │ │ │ @ instruction: 0xf17a4630 │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ strdcs sp, [r0, -r4] │ │ │ │ @ instruction: 0xf17a4630 │ │ │ │ @@ -52932,15 +52932,15 @@ │ │ │ │ @ instruction: 0xf122ab21 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrhi pc, [r6], #64 @ 0x40 │ │ │ │ tstlt fp, fp, lsr #16 │ │ │ │ ldmdavs r3, {r0, r1, r2, r4, r9, fp, ip, pc} │ │ │ │ andsvs r3, r3, r1, lsl #6 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ - bls 897e14 │ │ │ │ + bls 897e14 │ │ │ │ tstmi r3, #12, 18 @ 0x30000 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xf8ca2300 │ │ │ │ @ instruction: 0xf0f03000 │ │ │ │ stmdacs r1, {r0, r2, r4, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldrbthi pc, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ ldmdavs r3, {r1, r2, r4, r9, fp, ip, pc} │ │ │ │ @@ -53100,20 +53100,20 @@ │ │ │ │ @ instruction: 0xf8ca2300 │ │ │ │ stmdbcs r0, {ip, sp} │ │ │ │ stmdavs r3!, {r0, r6, r7, ip, lr, pc} │ │ │ │ eorvs r3, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e7bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r3, sl, sl, lsl #18 │ │ │ │ - rsbseq r7, sl, lr, ror #26 │ │ │ │ - ldrshteq r3, [sl], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r7, sl, sl, asr ip │ │ │ │ - ldrsbteq r3, [sl], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r7, sl, ip, lsr ip │ │ │ │ + rsbseq r3, sl, r2, lsl r9 │ │ │ │ + rsbseq r7, sl, r6, ror sp │ │ │ │ + ldrshteq r3, [sl], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r7, sl, r2, ror #24 │ │ │ │ + rsbseq r3, sl, r0, ror #15 │ │ │ │ + rsbseq r7, sl, r4, asr #24 │ │ │ │ vst4.8 {d25-d28}, [pc], ip │ │ │ │ stmiami r6, {r2, r3, r4, r8, sp, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 84742 │ │ │ │ stmdbls ip, {r2, r6, r7, fp, lr} │ │ │ │ @ instruction: 0xf7d14478 │ │ │ │ bls 3856f4 │ │ │ │ @@ -53305,26 +53305,26 @@ │ │ │ │ @ instruction: 0xf986f7d1 │ │ │ │ stmdbls ip, {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf7d14478 │ │ │ │ bls 385400 │ │ │ │ blt c04afc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r3, sl, r4, ror r6 │ │ │ │ - ldrsbteq r7, [sl], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r3, sl, r4, asr r5 │ │ │ │ - ldrhteq r7, [sl], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r3, sl, lr, lsl #10 │ │ │ │ - rsbseq r7, sl, r2, ror r9 │ │ │ │ - rsbseq r3, sl, lr, ror #9 │ │ │ │ - rsbseq r7, sl, r2, asr r9 │ │ │ │ - rsbseq r3, sl, lr, asr #9 │ │ │ │ - rsbseq r7, sl, r2, lsr r9 │ │ │ │ - rsbseq r3, sl, r0, lsl #7 │ │ │ │ - rsbseq r7, sl, r4, ror #15 │ │ │ │ + rsbseq r3, sl, ip, ror r6 │ │ │ │ + rsbseq r7, sl, r0, ror #21 │ │ │ │ + rsbseq r3, sl, ip, asr r5 │ │ │ │ + rsbseq r7, sl, r0, asr #19 │ │ │ │ + rsbseq r3, sl, r6, lsl r5 │ │ │ │ + rsbseq r7, sl, sl, ror r9 │ │ │ │ + ldrshteq r3, [sl], #-70 @ 0xffffffba │ │ │ │ + rsbseq r7, sl, sl, asr r9 │ │ │ │ + ldrsbteq r3, [sl], #-70 @ 0xffffffba │ │ │ │ + rsbseq r7, sl, sl, lsr r9 │ │ │ │ + rsbseq r3, sl, r8, lsl #7 │ │ │ │ + rsbseq r7, sl, ip, ror #15 │ │ │ │ blvc ff282600 │ │ │ │ bls 56d790 │ │ │ │ blmi 82624 │ │ │ │ bleq feb821c8 │ │ │ │ mrc 6, 1, r4, cr7, cr8, {1} │ │ │ │ vcmp.f64 d7, d5 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ @@ -53426,15 +53426,15 @@ │ │ │ │ tstls r3, #1097728 @ 0x10c000 │ │ │ │ @ instruction: 0x9c19ab28 │ │ │ │ blge aeb948 │ │ │ │ ands r9, sp, ip, lsl r3 │ │ │ │ ldmdbls r5, {r2, r5, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf10d9300 │ │ │ │ ldc 8, cr0, [pc, #592] @ 46f40 │ │ │ │ - blge 891a00 │ │ │ │ + blge 891a00 │ │ │ │ mrc 6, 5, r4, cr15, cr8, {1} │ │ │ │ vmov.f64 d1, #112 @ 0x3f800000 1.0 │ │ │ │ @ instruction: 0xf8cd0b00 │ │ │ │ @ instruction: 0xf1228004 │ │ │ │ stmdacs r1, {r0, r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ msrhi SPSR_fsc, r0, asr #32 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @@ -53494,24 +53494,24 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf808f7d1 │ │ │ │ stmdbls ip, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7d14478 │ │ │ │ bls 385104 │ │ │ │ ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ - rsbseq r3, sl, sl, asr #3 │ │ │ │ - rsbseq r7, sl, lr, lsr #12 │ │ │ │ - rsbseq r3, sl, lr, lsr #3 │ │ │ │ - rsbseq r7, sl, r0, lsl r6 │ │ │ │ - rsbseq r3, sl, r8, asr #1 │ │ │ │ - rsbseq r7, sl, ip, lsr #10 │ │ │ │ - rsbseq r3, sl, r8, lsr #1 │ │ │ │ - rsbseq r7, sl, ip, lsl #10 │ │ │ │ - rsbseq r3, sl, r4, lsl #1 │ │ │ │ - rsbseq r7, sl, r8, ror #9 │ │ │ │ + ldrsbteq r3, [sl], #-18 @ 0xffffffee │ │ │ │ + rsbseq r7, sl, r6, lsr r6 │ │ │ │ + ldrhteq r3, [sl], #-22 @ 0xffffffea │ │ │ │ + rsbseq r7, sl, r8, lsl r6 │ │ │ │ + ldrsbteq r3, [sl], #-0 │ │ │ │ + rsbseq r7, sl, r4, lsr r5 │ │ │ │ + ldrhteq r3, [sl], #-0 │ │ │ │ + rsbseq r7, sl, r4, lsl r5 │ │ │ │ + rsbseq r3, sl, ip, lsl #1 │ │ │ │ + ldrshteq r7, [sl], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf640900c │ │ │ │ ldmmi r0, {r2, r3, r4, r5, r8, sp}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe0f7d0 │ │ │ │ stmdbls ip, {r1, r2, r3, r6, r7, fp, lr} │ │ │ │ @ instruction: 0xf7d14478 │ │ │ │ bls 3850b4 │ │ │ │ @@ -53714,60 +53714,60 @@ │ │ │ │ ldmdami r2!, {r2, r4, r6, r7, r8} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 2, pc, cr12, cr0, {6} @ │ │ │ │ stmdbls ip, {r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf7d04478 │ │ │ │ bls 386d8c │ │ │ │ mrclt 7, 7, APSR_nzcv, cr4, cr14, {7} │ │ │ │ - rsbseq r3, sl, r4, lsr r0 │ │ │ │ - @ instruction: 0x007a7498 │ │ │ │ - rsbseq r3, sl, r4, lsl r0 │ │ │ │ - rsbseq r7, sl, r8, ror r4 │ │ │ │ - ldrshteq r2, [sl], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r7, sl, r8, asr r4 │ │ │ │ - rsbseq r2, sl, r6, asr #31 │ │ │ │ - rsbseq r7, sl, sl, lsr #8 │ │ │ │ - @ instruction: 0x007a2f9a │ │ │ │ - ldrshteq r7, [sl], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r2, sl, sl, ror pc │ │ │ │ - ldrsbteq r7, [sl], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r2, sl, sl, asr pc │ │ │ │ - ldrhteq r7, [sl], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r2, sl, sl, lsr pc │ │ │ │ - @ instruction: 0x007a739e │ │ │ │ - rsbseq r2, sl, sl, lsl pc │ │ │ │ - rsbseq r7, sl, lr, ror r3 │ │ │ │ - ldrshteq r2, [sl], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r7, sl, lr, asr r3 │ │ │ │ - ldrsbteq r2, [sl], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r7, sl, lr, lsr r3 │ │ │ │ - ldrhteq r2, [sl], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r7, sl, lr, lsl r3 │ │ │ │ - @ instruction: 0x007a2e9a │ │ │ │ - ldrshteq r7, [sl], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r2, sl, sl, ror lr │ │ │ │ - ldrsbteq r7, [sl], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r2, sl, r4, asr lr │ │ │ │ - ldrhteq r7, [sl], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r2, sl, r4, lsr lr │ │ │ │ - @ instruction: 0x007a7298 │ │ │ │ - rsbseq r2, sl, r4, lsl lr │ │ │ │ - rsbseq r7, sl, r8, ror r2 │ │ │ │ - ldrshteq r2, [sl], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r7, sl, r8, asr r2 │ │ │ │ - rsbseq r2, sl, ip, lsl #27 │ │ │ │ - ldrshteq r7, [sl], #-16 │ │ │ │ - rsbseq r2, sl, ip, ror #26 │ │ │ │ - ldrsbteq r7, [sl], #-16 │ │ │ │ - rsbseq r2, sl, ip, asr #26 │ │ │ │ - ldrhteq r7, [sl], #-16 │ │ │ │ - rsbseq r2, sl, ip, lsr #26 │ │ │ │ - @ instruction: 0x007a7190 │ │ │ │ - rsbseq r2, sl, ip, lsl #26 │ │ │ │ - rsbseq r7, sl, r0, ror r1 │ │ │ │ + rsbseq r3, sl, ip, lsr r0 │ │ │ │ + rsbseq r7, sl, r0, lsr #9 │ │ │ │ + rsbseq r3, sl, ip, lsl r0 │ │ │ │ + rsbseq r7, sl, r0, lsl #9 │ │ │ │ + ldrshteq r2, [sl], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r7, sl, r0, ror #8 │ │ │ │ + rsbseq r2, sl, lr, asr #31 │ │ │ │ + rsbseq r7, sl, r2, lsr r4 │ │ │ │ + rsbseq r2, sl, r2, lsr #31 │ │ │ │ + rsbseq r7, sl, r6, lsl #8 │ │ │ │ + rsbseq r2, sl, r2, lsl #31 │ │ │ │ + rsbseq r7, sl, r6, ror #7 │ │ │ │ + rsbseq r2, sl, r2, ror #30 │ │ │ │ + rsbseq r7, sl, r6, asr #7 │ │ │ │ + rsbseq r2, sl, r2, asr #30 │ │ │ │ + rsbseq r7, sl, r6, lsr #7 │ │ │ │ + rsbseq r2, sl, r2, lsr #30 │ │ │ │ + rsbseq r7, sl, r6, lsl #7 │ │ │ │ + rsbseq r2, sl, r2, lsl #30 │ │ │ │ + rsbseq r7, sl, r6, ror #6 │ │ │ │ + rsbseq r2, sl, r2, ror #29 │ │ │ │ + rsbseq r7, sl, r6, asr #6 │ │ │ │ + rsbseq r2, sl, r2, asr #29 │ │ │ │ + rsbseq r7, sl, r6, lsr #6 │ │ │ │ + rsbseq r2, sl, r2, lsr #29 │ │ │ │ + rsbseq r7, sl, r6, lsl #6 │ │ │ │ + rsbseq r2, sl, r2, lsl #29 │ │ │ │ + rsbseq r7, sl, r6, ror #5 │ │ │ │ + rsbseq r2, sl, ip, asr lr │ │ │ │ + rsbseq r7, sl, r0, asr #5 │ │ │ │ + rsbseq r2, sl, ip, lsr lr │ │ │ │ + rsbseq r7, sl, r0, lsr #5 │ │ │ │ + rsbseq r2, sl, ip, lsl lr │ │ │ │ + rsbseq r7, sl, r0, lsl #5 │ │ │ │ + ldrshteq r2, [sl], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r7, sl, r0, ror #4 │ │ │ │ + @ instruction: 0x007a2d94 │ │ │ │ + ldrshteq r7, [sl], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r2, sl, r4, ror sp │ │ │ │ + ldrsbteq r7, [sl], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r2, sl, r4, asr sp │ │ │ │ + ldrhteq r7, [sl], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r2, sl, r4, lsr sp │ │ │ │ + @ instruction: 0x007a7198 │ │ │ │ + rsbseq r2, sl, r4, lsl sp │ │ │ │ + rsbseq r7, sl, r8, ror r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ strmi fp, [sp], -pc, lsr #1 │ │ │ │ andsls r4, r2, #136314880 @ 0x8200000 │ │ │ │ ldrbcs pc, [ip, #2271]! @ 0x8df @ │ │ │ │ @@ -54151,18 +54151,18 @@ │ │ │ │ eorlt r4, pc, r0, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ ... │ │ │ │ addeq r7, r5, lr, lsr #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, sl, r6, lsr #23 │ │ │ │ - rsbseq r2, sl, sl, asr r7 │ │ │ │ - rsbseq r2, sl, r4, ror #12 │ │ │ │ - rsbseq r6, sl, r8, asr #21 │ │ │ │ + rsbseq r2, sl, lr, lsr #23 │ │ │ │ + rsbseq r2, sl, r2, ror #14 │ │ │ │ + rsbseq r2, sl, ip, ror #12 │ │ │ │ + ldrsbteq r6, [sl], #-160 @ 0xffffff60 │ │ │ │ addeq r7, r5, r2, ror #3 │ │ │ │ strbmi r6, [r1], -r2, lsr #16 │ │ │ │ @ instruction: 0x46509b11 │ │ │ │ @ instruction: 0xf81af7fd │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 4a80e4 │ │ │ │ stmdavs r2!, {r0, r6, r9, sl, lr} │ │ │ │ @@ -54586,49 +54586,49 @@ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf47f429a │ │ │ │ blls 672ecc │ │ │ │ @ instruction: 0xf7ff930e │ │ │ │ svclt 0x0000ba87 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r2, sl, ip, lsr #11 │ │ │ │ - rsbseq r6, sl, lr, lsl #20 │ │ │ │ - rsbseq r2, sl, sl, lsr #10 │ │ │ │ - rsbseq r6, sl, ip, lsl #19 │ │ │ │ - ldrshteq r2, [sl], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r6, sl, lr, asr r9 │ │ │ │ - ldrsbteq r2, [sl], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r6, sl, lr, lsr r9 │ │ │ │ - rsbseq r2, sl, r8, asr #8 │ │ │ │ - rsbseq r6, sl, sl, lsr #17 │ │ │ │ - rsbseq r2, sl, r8, lsr #8 │ │ │ │ - rsbseq r6, sl, sl, lsl #17 │ │ │ │ - rsbseq r2, sl, r6, lsl #5 │ │ │ │ - rsbseq r2, sl, ip, asr #7 │ │ │ │ - rsbseq r2, sl, r0, ror r2 │ │ │ │ - ldrsbteq r6, [sl], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r2, sl, r8, lsr r2 │ │ │ │ - @ instruction: 0x007a669c │ │ │ │ - ldrsbteq r2, [sl], #-18 @ 0xffffffee │ │ │ │ - rsbseq r6, sl, r6, lsr r6 │ │ │ │ - ldrhteq r2, [sl], #-22 @ 0xffffffea │ │ │ │ - rsbseq r6, sl, sl, lsl r6 │ │ │ │ - @ instruction: 0x007a219a │ │ │ │ - ldrshteq r6, [sl], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r2, sl, r4, asr r1 │ │ │ │ - ldrhteq r6, [sl], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r2, sl, r8, lsr r1 │ │ │ │ - @ instruction: 0x007a659c │ │ │ │ + ldrhteq r2, [sl], #-84 @ 0xffffffac │ │ │ │ + rsbseq r6, sl, r6, lsl sl │ │ │ │ + rsbseq r2, sl, r2, lsr r5 │ │ │ │ + @ instruction: 0x007a6994 │ │ │ │ + rsbseq r2, sl, r4, lsl #10 │ │ │ │ + rsbseq r6, sl, r6, ror #18 │ │ │ │ + rsbseq r2, sl, r4, ror #9 │ │ │ │ + rsbseq r6, sl, r6, asr #18 │ │ │ │ + rsbseq r2, sl, r0, asr r4 │ │ │ │ + ldrhteq r6, [sl], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r2, sl, r0, lsr r4 │ │ │ │ + @ instruction: 0x007a6892 │ │ │ │ + rsbseq r2, sl, lr, lsl #5 │ │ │ │ + ldrsbteq r2, [sl], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r2, sl, r8, ror r2 │ │ │ │ + ldrsbteq r6, [sl], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r2, sl, r0, asr #4 │ │ │ │ + rsbseq r6, sl, r4, lsr #13 │ │ │ │ + ldrsbteq r2, [sl], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r6, sl, lr, lsr r6 │ │ │ │ + ldrhteq r2, [sl], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r6, sl, r2, lsr #12 │ │ │ │ + rsbseq r2, sl, r2, lsr #3 │ │ │ │ + rsbseq r6, sl, r4, lsl #12 │ │ │ │ + rsbseq r2, sl, ip, asr r1 │ │ │ │ + rsbseq r6, sl, r0, asr #11 │ │ │ │ + rsbseq r2, sl, r0, asr #2 │ │ │ │ + rsbseq r6, sl, r4, lsr #11 │ │ │ │ @ instruction: 0xffff8f53 │ │ │ │ @ instruction: 0xffffb799 │ │ │ │ @ instruction: 0xffff8f33 │ │ │ │ - ldrhteq r1, [sl], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r6, sl, ip, lsl r4 │ │ │ │ - rsbseq r1, sl, r0, lsr #31 │ │ │ │ - rsbseq r6, sl, r4, lsl #8 │ │ │ │ + rsbseq r1, sl, r0, asr #31 │ │ │ │ + rsbseq r6, sl, r4, lsr #8 │ │ │ │ + rsbseq r1, sl, r8, lsr #31 │ │ │ │ + rsbseq r6, sl, ip, lsl #8 │ │ │ │ @ instruction: 0xf6404845 │ │ │ │ ldrbtmi r5, [r8], #-341 @ 0xfffffeab │ │ │ │ @ instruction: 0xf7cf300c │ │ │ │ stmdami r3, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffdef7cf │ │ │ │ @ instruction: 0x4604e77f │ │ │ │ @@ -54691,32 +54691,32 @@ │ │ │ │ @ instruction: 0xf7ff46a0 │ │ │ │ vnmlsls.f32 s22, s1, s22 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ @ instruction: 0xf7c9b96b │ │ │ │ @ instruction: 0xf896ebf2 │ │ │ │ @ instruction: 0xf7ff205e │ │ │ │ svclt 0x0000bace │ │ │ │ - ldrhteq r1, [sl], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r6, sl, lr, lsl r3 │ │ │ │ - @ instruction: 0x007a1e9e │ │ │ │ - rsbseq r6, sl, r2, lsl #6 │ │ │ │ - rsbseq r1, sl, r2, lsl #29 │ │ │ │ - rsbseq r6, sl, r6, ror #5 │ │ │ │ - rsbseq r1, sl, r6, ror #28 │ │ │ │ - rsbseq r6, sl, sl, asr #5 │ │ │ │ - rsbseq r1, sl, sl, asr #28 │ │ │ │ - rsbseq r6, sl, lr, lsr #5 │ │ │ │ - rsbseq r1, sl, lr, lsr #28 │ │ │ │ - @ instruction: 0x007a6292 │ │ │ │ - rsbseq r1, sl, r2, lsl lr │ │ │ │ - rsbseq r6, sl, r6, ror r2 │ │ │ │ - ldrshteq r1, [sl], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r6, sl, sl, asr r2 │ │ │ │ - ldrsbteq r1, [sl], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r6, sl, lr, lsr r2 │ │ │ │ + rsbseq r1, sl, r2, asr #29 │ │ │ │ + rsbseq r6, sl, r6, lsr #6 │ │ │ │ + rsbseq r1, sl, r6, lsr #29 │ │ │ │ + rsbseq r6, sl, sl, lsl #6 │ │ │ │ + rsbseq r1, sl, sl, lsl #29 │ │ │ │ + rsbseq r6, sl, lr, ror #5 │ │ │ │ + rsbseq r1, sl, lr, ror #28 │ │ │ │ + ldrsbteq r6, [sl], #-34 @ 0xffffffde │ │ │ │ + rsbseq r1, sl, r2, asr lr │ │ │ │ + ldrhteq r6, [sl], #-38 @ 0xffffffda │ │ │ │ + rsbseq r1, sl, r6, lsr lr │ │ │ │ + @ instruction: 0x007a629a │ │ │ │ + rsbseq r1, sl, sl, lsl lr │ │ │ │ + rsbseq r6, sl, lr, ror r2 │ │ │ │ + ldrshteq r1, [sl], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r6, sl, r2, ror #4 │ │ │ │ + rsbseq r1, sl, r2, ror #27 │ │ │ │ + rsbseq r6, sl, r6, asr #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ ldrmi r4, [pc], -r8, lsl #12 │ │ │ │ blx 1004ff4 │ │ │ │ @@ -54845,33 +54845,33 @@ │ │ │ │ shadd16mi pc, r0, sp @ │ │ │ │ pld [r6, r4, ror #1] │ │ │ │ eorscs pc, pc, #64, 4 │ │ │ │ andls r4, r0, #45088768 @ 0x2b00000 │ │ │ │ eorscs r4, r4, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xff12f7cc │ │ │ │ svclt 0x0000e72a │ │ │ │ - rsbseq r1, sl, r6, lsl sp │ │ │ │ - rsbseq r6, sl, sl, ror r1 │ │ │ │ - ldrshteq r1, [sl], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r6, sl, r2, ror #2 │ │ │ │ - rsbseq r1, sl, lr, lsl #25 │ │ │ │ - ldrshteq r6, [sl], #-2 │ │ │ │ - rsbseq r1, sl, r8, lsl ip │ │ │ │ - rsbseq r6, sl, ip, ror r0 │ │ │ │ - ldrshteq r1, [sl], #-190 @ 0xffffff42 │ │ │ │ - rsbseq r6, sl, r2, rrx │ │ │ │ - rsbseq r1, sl, r4, ror #23 │ │ │ │ - rsbseq r6, sl, r8, asr #32 │ │ │ │ - rsbseq r1, sl, ip, asr #23 │ │ │ │ - rsbseq r6, sl, r0, lsr r0 │ │ │ │ - ldrhteq r1, [sl], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r6, sl, r6, lsl r0 │ │ │ │ - rsbseq r1, sl, sl, lsl #23 │ │ │ │ - rsbseq r5, sl, lr, ror #31 │ │ │ │ - rsbseq r1, sl, r4, asr fp │ │ │ │ + rsbseq r1, sl, lr, lsl sp │ │ │ │ + rsbseq r6, sl, r2, lsl #3 │ │ │ │ + rsbseq r1, sl, r6, lsl #26 │ │ │ │ + rsbseq r6, sl, sl, ror #2 │ │ │ │ + @ instruction: 0x007a1c96 │ │ │ │ + ldrshteq r6, [sl], #-10 │ │ │ │ + rsbseq r1, sl, r0, lsr #24 │ │ │ │ + rsbseq r6, sl, r4, lsl #1 │ │ │ │ + rsbseq r1, sl, r6, lsl #24 │ │ │ │ + rsbseq r6, sl, sl, rrx │ │ │ │ + rsbseq r1, sl, ip, ror #23 │ │ │ │ + rsbseq r6, sl, r0, asr r0 │ │ │ │ + ldrsbteq r1, [sl], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r6, sl, r8, lsr r0 │ │ │ │ + ldrhteq r1, [sl], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r6, sl, lr, lsl r0 │ │ │ │ + @ instruction: 0x007a1b92 │ │ │ │ + ldrshteq r5, [sl], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r1, sl, ip, asr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi fea99be4 │ │ │ │ blmi fea99df0 │ │ │ │ addlt r4, sp, sl, ror r4 │ │ │ │ @@ -55039,33 +55039,33 @@ │ │ │ │ blls 1c78e4 │ │ │ │ @ instruction: 0xf7c9e72a │ │ │ │ svclt 0x0000e93e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r6, r5, r0, ror r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r1, sl, ip, lsr sl │ │ │ │ - rsbseq r1, sl, ip, lsl #20 │ │ │ │ - rsbseq r5, sl, r0, ror lr │ │ │ │ - ldrshteq r1, [sl], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r5, sl, r4, asr lr │ │ │ │ + rsbseq r1, sl, r4, asr #20 │ │ │ │ + rsbseq r1, sl, r4, lsl sl │ │ │ │ + rsbseq r5, sl, r8, ror lr │ │ │ │ + ldrshteq r1, [sl], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r5, sl, ip, asr lr │ │ │ │ addeq r6, r5, r8, ror #10 │ │ │ │ - rsbseq r1, sl, r6, lsr #19 │ │ │ │ - rsbseq r5, sl, sl, lsl #28 │ │ │ │ - rsbseq r1, sl, lr, ror #18 │ │ │ │ - ldrsbteq r5, [sl], #-210 @ 0xffffff2e │ │ │ │ - ldrsbteq r1, [sl], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r5, sl, lr, lsr sp │ │ │ │ - ldrhteq r1, [sl], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r5, sl, r0, lsr #26 │ │ │ │ - rsbseq r1, sl, r0, lsr #17 │ │ │ │ - rsbseq r5, sl, r2, lsl #26 │ │ │ │ - rsbseq r1, sl, r0, ror #16 │ │ │ │ - rsbseq r1, sl, r4, ror #16 │ │ │ │ - rsbseq r5, sl, r8, asr #25 │ │ │ │ + rsbseq r1, sl, lr, lsr #19 │ │ │ │ + rsbseq r5, sl, r2, lsl lr │ │ │ │ + rsbseq r1, sl, r6, ror r9 │ │ │ │ + ldrsbteq r5, [sl], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r1, sl, r2, ror #17 │ │ │ │ + rsbseq r5, sl, r6, asr #26 │ │ │ │ + rsbseq r1, sl, r4, asr #17 │ │ │ │ + rsbseq r5, sl, r8, lsr #26 │ │ │ │ + rsbseq r1, sl, r8, lsr #17 │ │ │ │ + rsbseq r5, sl, sl, lsl #26 │ │ │ │ + rsbseq r1, sl, r8, ror #16 │ │ │ │ + rsbseq r1, sl, ip, ror #16 │ │ │ │ + ldrsbteq r5, [sl], #-192 @ 0xffffff40 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ usatgt pc, #20, pc, asr #17 @ │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ strdcs r2, [r0, -r4] │ │ │ │ @@ -55511,122 +55511,122 @@ │ │ │ │ @ instruction: 0xf840f7cf │ │ │ │ @ instruction: 0x46214870 │ │ │ │ @ instruction: 0xf7cf4478 │ │ │ │ ldrt pc, [r1], #2299 @ 0x8fb @ │ │ │ │ addeq r6, r5, ip, asr r3 │ │ │ │ @ instruction: 0xffff86fb │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sl, sl, r6, asr r3 │ │ │ │ - rsbseq r1, sl, sl, lsl r9 │ │ │ │ - @ instruction: 0x007a1790 │ │ │ │ - ldrshteq r5, [sl], #-178 @ 0xffffff4e │ │ │ │ + rsbseq sl, sl, lr, asr r3 │ │ │ │ + rsbseq r1, sl, r2, lsr #18 │ │ │ │ + @ instruction: 0x007a1798 │ │ │ │ + ldrshteq r5, [sl], #-186 @ 0xffffff46 │ │ │ │ addeq r6, r5, r8, lsl #6 │ │ │ │ - rsbseq r1, sl, r0, lsr r7 │ │ │ │ + rsbseq r1, sl, r8, lsr r7 │ │ │ │ @ instruction: 0xffffac3f │ │ │ │ @ instruction: 0xffff8c99 │ │ │ │ @ instruction: 0xffff8d67 │ │ │ │ @ instruction: 0xffff937f │ │ │ │ - @ instruction: 0x007a1894 │ │ │ │ - rsbseq r1, sl, r4, ror #13 │ │ │ │ - rsbseq r5, sl, r6, asr #22 │ │ │ │ + @ instruction: 0x007a189c │ │ │ │ + rsbseq r1, sl, ip, ror #13 │ │ │ │ + rsbseq r5, sl, lr, asr #22 │ │ │ │ strdeq r0, [r0], -r3 │ │ │ │ muleq r0, r9, r7 │ │ │ │ @ instruction: 0xffffa86d │ │ │ │ - @ instruction: 0x007a1698 │ │ │ │ - ldrshteq r5, [sl], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r1, sl, sl, ror r6 │ │ │ │ - ldrsbteq r5, [sl], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r1, sl, r0, lsr #13 │ │ │ │ + rsbseq r5, sl, r2, lsl #22 │ │ │ │ + rsbseq r1, sl, r2, lsl #13 │ │ │ │ + rsbseq r5, sl, r4, ror #21 │ │ │ │ @ instruction: 0xffffab11 │ │ │ │ @ instruction: 0xfffff8e5 │ │ │ │ - rsbseq r1, sl, r4, lsr r6 │ │ │ │ - @ instruction: 0x007a5a96 │ │ │ │ - rsbseq r1, sl, r4, lsl r6 │ │ │ │ - rsbseq r5, sl, lr, ror sl │ │ │ │ - ldrsbteq r1, [sl], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r5, sl, ip, lsr sl │ │ │ │ + rsbseq r1, sl, ip, lsr r6 │ │ │ │ + @ instruction: 0x007a5a9e │ │ │ │ + rsbseq r1, sl, ip, lsl r6 │ │ │ │ + rsbseq r5, sl, r6, lsl #21 │ │ │ │ + rsbseq r1, sl, r2, ror #11 │ │ │ │ + rsbseq r5, sl, r4, asr #20 │ │ │ │ @ instruction: 0xfffffac5 │ │ │ │ - rsbseq r1, sl, r8, lsr #11 │ │ │ │ - rsbseq r5, sl, sl, lsl #20 │ │ │ │ + ldrhteq r1, [sl], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r5, sl, r2, lsl sl │ │ │ │ @ instruction: 0xffffadab │ │ │ │ - rsbseq r1, sl, r6, ror r5 │ │ │ │ - ldrsbteq r5, [sl], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r1, sl, lr, ror r5 │ │ │ │ + rsbseq r5, sl, r0, ror #19 │ │ │ │ @ instruction: 0xffffa6a1 │ │ │ │ - rsbseq r1, sl, r4, asr #10 │ │ │ │ - rsbseq r5, sl, r6, lsr #19 │ │ │ │ + rsbseq r1, sl, ip, asr #10 │ │ │ │ + rsbseq r5, sl, lr, lsr #19 │ │ │ │ @ instruction: 0xffffa627 │ │ │ │ - rsbseq r1, sl, r2, lsl r5 │ │ │ │ - rsbseq r5, sl, r4, ror r9 │ │ │ │ + rsbseq r1, sl, sl, lsl r5 │ │ │ │ + rsbseq r5, sl, ip, ror r9 │ │ │ │ @ instruction: 0xffff8419 │ │ │ │ - rsbseq r1, sl, r0, ror #9 │ │ │ │ - rsbseq r5, sl, r2, asr #18 │ │ │ │ + rsbseq r1, sl, r8, ror #9 │ │ │ │ + rsbseq r5, sl, sl, asr #18 │ │ │ │ @ instruction: 0xffff9efb │ │ │ │ - rsbseq r1, sl, lr, lsr #9 │ │ │ │ - rsbseq r5, sl, r0, lsl r9 │ │ │ │ + ldrhteq r1, [sl], #-70 @ 0xffffffba │ │ │ │ + rsbseq r5, sl, r8, lsl r9 │ │ │ │ @ instruction: 0xffff951d │ │ │ │ - rsbseq r1, sl, r8, ror r4 │ │ │ │ - ldrsbteq r5, [sl], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r1, sl, r0, lsl #9 │ │ │ │ + rsbseq r5, sl, r2, ror #17 │ │ │ │ andeq r0, r0, r3, asr #16 │ │ │ │ - rsbseq r1, sl, r6, asr #8 │ │ │ │ - rsbseq r5, sl, r8, lsr #17 │ │ │ │ + rsbseq r1, sl, lr, asr #8 │ │ │ │ + ldrhteq r5, [sl], #-128 @ 0xffffff80 │ │ │ │ @ instruction: 0xffffe7e3 │ │ │ │ - rsbseq r1, sl, ip, lsl #8 │ │ │ │ - rsbseq r5, sl, lr, ror #16 │ │ │ │ + rsbseq r1, sl, r4, lsl r4 │ │ │ │ + rsbseq r5, sl, r6, ror r8 │ │ │ │ @ instruction: 0xffff9d5d │ │ │ │ - ldrsbteq r1, [sl], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r5, sl, r2, asr #16 │ │ │ │ + rsbseq r1, sl, r6, ror #7 │ │ │ │ + rsbseq r5, sl, sl, asr #16 │ │ │ │ @ instruction: 0xffffbb4f │ │ │ │ - rsbseq r1, sl, sl, lsr #7 │ │ │ │ - rsbseq r5, sl, lr, lsl #16 │ │ │ │ + ldrhteq r1, [sl], #-50 @ 0xffffffce │ │ │ │ + rsbseq r5, sl, r6, lsl r8 │ │ │ │ @ instruction: 0xffff98d5 │ │ │ │ - rsbseq r1, sl, lr, ror r3 │ │ │ │ - rsbseq r5, sl, r2, ror #15 │ │ │ │ + rsbseq r1, sl, r6, lsl #7 │ │ │ │ + rsbseq r5, sl, sl, ror #15 │ │ │ │ @ instruction: 0xffff902d │ │ │ │ @ instruction: 0xffff90f9 │ │ │ │ - rsbseq r1, sl, r0, asr #6 │ │ │ │ - rsbseq r5, sl, r4, lsr #15 │ │ │ │ + rsbseq r1, sl, r8, asr #6 │ │ │ │ + rsbseq r5, sl, ip, lsr #15 │ │ │ │ @ instruction: 0xffff9753 │ │ │ │ - rsbseq r1, sl, r4, lsl r3 │ │ │ │ - rsbseq r5, sl, r8, ror r7 │ │ │ │ + rsbseq r1, sl, ip, lsl r3 │ │ │ │ + rsbseq r5, sl, r0, lsl #15 │ │ │ │ @ instruction: 0xffff8f17 │ │ │ │ - rsbseq r1, sl, r8, ror #5 │ │ │ │ - rsbseq r5, sl, ip, asr #14 │ │ │ │ + ldrshteq r1, [sl], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r5, sl, r4, asr r7 │ │ │ │ @ instruction: 0xffff85cb │ │ │ │ - ldrhteq r1, [sl], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq r5, sl, r0, lsr #14 │ │ │ │ + rsbseq r1, sl, r4, asr #5 │ │ │ │ + rsbseq r5, sl, r8, lsr #14 │ │ │ │ @ instruction: 0xffff854f │ │ │ │ - @ instruction: 0x007a1290 │ │ │ │ - ldrshteq r5, [sl], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r1, sl, ip, asr #8 │ │ │ │ - rsbseq r1, sl, lr, lsl #9 │ │ │ │ - rsbseq r1, sl, r6, asr r2 │ │ │ │ - ldrhteq r5, [sl], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r1, sl, r6, ror r4 │ │ │ │ - rsbseq r1, sl, r0, asr #9 │ │ │ │ - rsbseq r1, sl, ip, lsl r2 │ │ │ │ - rsbseq r5, sl, r0, lsl #13 │ │ │ │ - rsbseq r1, sl, ip, lsr #9 │ │ │ │ - ldrshteq r1, [sl], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r1, sl, r2, ror #3 │ │ │ │ - rsbseq r5, sl, r6, asr #12 │ │ │ │ - ldrsbteq r1, [sl], #-70 @ 0xffffffba │ │ │ │ - rsbseq r1, sl, r4, lsl #10 │ │ │ │ - rsbseq r1, sl, r8, lsr #3 │ │ │ │ - rsbseq r5, sl, ip, lsl #12 │ │ │ │ - rsbseq r1, sl, r8, ror #9 │ │ │ │ - rsbseq r1, sl, r2, lsl r5 │ │ │ │ - rsbseq r1, sl, lr, ror #2 │ │ │ │ - ldrsbteq r5, [sl], #-82 @ 0xffffffae │ │ │ │ - ldrshteq r1, [sl], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r1, sl, ip, lsr r5 │ │ │ │ - rsbseq r1, sl, r4, lsr r1 │ │ │ │ - @ instruction: 0x007a5598 │ │ │ │ - rsbseq r1, sl, r8, lsr #10 │ │ │ │ + @ instruction: 0x007a1298 │ │ │ │ + ldrshteq r5, [sl], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r1, sl, r4, asr r4 │ │ │ │ + @ instruction: 0x007a1496 │ │ │ │ + rsbseq r1, sl, lr, asr r2 │ │ │ │ + rsbseq r5, sl, r2, asr #13 │ │ │ │ + rsbseq r1, sl, lr, ror r4 │ │ │ │ + rsbseq r1, sl, r8, asr #9 │ │ │ │ + rsbseq r1, sl, r4, lsr #4 │ │ │ │ + rsbseq r5, sl, r8, lsl #13 │ │ │ │ + ldrhteq r1, [sl], #-68 @ 0xffffffbc │ │ │ │ + ldrshteq r1, [sl], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r1, sl, sl, ror #3 │ │ │ │ + rsbseq r5, sl, lr, asr #12 │ │ │ │ + ldrsbteq r1, [sl], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r1, sl, ip, lsl #10 │ │ │ │ + ldrhteq r1, [sl], #-16 │ │ │ │ + rsbseq r5, sl, r4, lsl r6 │ │ │ │ + ldrshteq r1, [sl], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r1, sl, sl, lsl r5 │ │ │ │ + rsbseq r1, sl, r6, ror r1 │ │ │ │ + ldrsbteq r5, [sl], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r1, sl, r6, lsl #10 │ │ │ │ rsbseq r1, sl, r4, asr #10 │ │ │ │ - ldrshteq r1, [sl], #-4 │ │ │ │ - rsbseq r5, sl, r8, asr r5 │ │ │ │ + rsbseq r1, sl, ip, lsr r1 │ │ │ │ + rsbseq r5, sl, r0, lsr #11 │ │ │ │ + rsbseq r1, sl, r0, lsr r5 │ │ │ │ + rsbseq r1, sl, ip, asr #10 │ │ │ │ + ldrshteq r1, [sl], #-12 │ │ │ │ + rsbseq r5, sl, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba014c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -55637,16 +55637,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ce300c │ │ │ │ stmdami r5, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xfffcf7ce │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrshteq r0, [sl], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r5, sl, sl, asr r3 │ │ │ │ + ldrshteq r0, [sl], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r5, sl, r2, ror #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ bmi fe71a9f0 │ │ │ │ blmi fe71a820 │ │ │ │ addslt r4, r5, sl, ror r4 │ │ │ │ @@ -55660,15 +55660,15 @@ │ │ │ │ tstphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x3180f895 │ │ │ │ blcs 101a7f0 │ │ │ │ ldrtmi sp, [sl], -r6, asr #16 │ │ │ │ stccs 0, cr2, [r0], {-0} │ │ │ │ blvs 84ac0 │ │ │ │ rsb sp, r1, r2, lsl ip │ │ │ │ - blvc 884630 │ │ │ │ + blvc 884630 │ │ │ │ blvc ff084ac4 │ │ │ │ blx 484bb8 │ │ │ │ vldr d13, [r1, #92] @ 0x5c │ │ │ │ @ instruction: 0xeeb47b22 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ ldmdale r0, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ andcc r3, r4, #1 │ │ │ │ @@ -55694,15 +55694,15 @@ │ │ │ │ subsmi r9, r1, r3, lsl sl │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ sbcshi pc, r8, r0, asr #32 │ │ │ │ andslt r4, r5, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ biceq pc, r0, #3 │ │ │ │ rsble r2, pc, r0, asr #23 │ │ │ │ - blvc 8846c8 │ │ │ │ + blvc 8846c8 │ │ │ │ blvc ff084b4c │ │ │ │ blx 484c40 │ │ │ │ vldr d13, [r5, #32] │ │ │ │ @ instruction: 0xeeb76b22 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ stmible r4!, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -55801,28 +55801,28 @@ │ │ │ │ ldmdami r3, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ce4478 │ │ │ │ @ instruction: 0xf06ffeb9 │ │ │ │ ldr r0, [ip, -sl, lsl #6] │ │ │ │ bl 1107134 │ │ │ │ addeq r5, r5, r0, asr sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, sl, r0, asr sl │ │ │ │ - rsbseq r0, sl, sl, lsr lr │ │ │ │ - rsbseq r1, sl, ip, asr #5 │ │ │ │ + rsbseq r9, sl, r8, asr sl │ │ │ │ + rsbseq r0, sl, r2, asr #28 │ │ │ │ + ldrsbteq r1, [sl], #-36 @ 0xffffffdc │ │ │ │ addeq r5, r5, lr, lsr #19 │ │ │ │ - ldrsbteq r0, [sl], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r1, sl, r4, asr #4 │ │ │ │ - rsbseq r0, sl, sl, lsl #27 │ │ │ │ - rsbseq r5, sl, lr, ror #3 │ │ │ │ - rsbseq r0, sl, lr, lsr #26 │ │ │ │ - @ instruction: 0x007a5192 │ │ │ │ - rsbseq r0, sl, sl, lsl #25 │ │ │ │ - rsbseq r5, sl, lr, ror #1 │ │ │ │ - rsbseq r0, sl, lr, ror #24 │ │ │ │ - rsbseq r1, sl, r0, asr #1 │ │ │ │ + ldrsbteq r0, [sl], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r1, sl, ip, asr #4 │ │ │ │ + @ instruction: 0x007a0d92 │ │ │ │ + ldrshteq r5, [sl], #-22 @ 0xffffffea │ │ │ │ + rsbseq r0, sl, r6, lsr sp │ │ │ │ + @ instruction: 0x007a519a │ │ │ │ + @ instruction: 0x007a0c92 │ │ │ │ + ldrshteq r5, [sl], #-6 │ │ │ │ + rsbseq r0, sl, r6, ror ip │ │ │ │ + rsbseq r1, sl, r8, asr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0xf8df4692 │ │ │ │ umullslt r2, r7, r0, r4 │ │ │ │ @ instruction: 0xf8df469b │ │ │ │ @@ -56114,53 +56114,53 @@ │ │ │ │ blx fe307622 │ │ │ │ ldrbtmi r4, [r8], #-2091 @ 0xfffff7d5 │ │ │ │ mcrr2 7, 12, pc, r6, cr14 @ │ │ │ │ @ instruction: 0xf7c8e637 │ │ │ │ svclt 0x0000e8d2 │ │ │ │ addeq r5, r5, sl, lsl #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, sl, r2, lsr r7 │ │ │ │ - rsbseq r0, sl, r8, lsl fp │ │ │ │ - rsbseq r4, sl, ip, ror pc │ │ │ │ - ldrshteq r0, [sl], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r4, sl, r2, ror #30 │ │ │ │ - rsbseq r0, sl, r4, ror #21 │ │ │ │ - rsbseq r4, sl, r8, asr #30 │ │ │ │ + rsbseq r9, sl, sl, lsr r7 │ │ │ │ + rsbseq r0, sl, r0, lsr #22 │ │ │ │ + rsbseq r4, sl, r4, lsl #31 │ │ │ │ + rsbseq r0, sl, r6, lsl #22 │ │ │ │ + rsbseq r4, sl, sl, ror #30 │ │ │ │ + rsbseq r0, sl, ip, ror #21 │ │ │ │ + rsbseq r4, sl, r0, asr pc │ │ │ │ addeq r5, r5, r2, ror #12 │ │ │ │ - rsbseq r0, sl, lr, lsr #21 │ │ │ │ - ldrshteq r0, [sl], #-244 @ 0xffffff0c │ │ │ │ - @ instruction: 0x007a0a96 │ │ │ │ - rsbseq r0, sl, ip, ror #30 │ │ │ │ - rsbseq r0, sl, r6, asr sl │ │ │ │ - rsbseq r0, sl, r0, ror #19 │ │ │ │ - rsbseq r0, sl, r4, asr r9 │ │ │ │ - rsbseq r0, sl, r6, asr #18 │ │ │ │ - ldrshteq r0, [sl], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r0, sl, sl, ror #17 │ │ │ │ - rsbseq r4, sl, lr, asr #26 │ │ │ │ - ldrsbteq r0, [sl], #-128 @ 0xffffff80 │ │ │ │ - ldrsbteq r0, [sl], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r0, sl, r4, lsl #17 │ │ │ │ - rsbseq r4, sl, r8, ror #25 │ │ │ │ - rsbseq r0, sl, ip, asr r8 │ │ │ │ - rsbseq r0, sl, lr, asr #25 │ │ │ │ - rsbseq r0, sl, lr, lsr r8 │ │ │ │ - rsbseq r4, sl, r2, lsr #25 │ │ │ │ - rsbseq r0, sl, r2, lsr #16 │ │ │ │ - rsbseq r4, sl, r4, lsl #25 │ │ │ │ - rsbseq r0, sl, r4, lsl #16 │ │ │ │ - rsbseq r4, sl, r6, ror #24 │ │ │ │ - ldrsbteq r0, [sl], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r4, sl, r2, asr #24 │ │ │ │ - rsbseq r0, sl, r2, asr #15 │ │ │ │ - rsbseq r4, sl, r6, lsr #24 │ │ │ │ - rsbseq r0, sl, r8, lsr #15 │ │ │ │ - rsbseq r4, sl, sl, lsl #24 │ │ │ │ - rsbseq r0, sl, r8, lsl #15 │ │ │ │ - ldrsbteq r0, [sl], #-186 @ 0xffffff46 │ │ │ │ + ldrhteq r0, [sl], #-166 @ 0xffffff5a │ │ │ │ + ldrshteq r0, [sl], #-252 @ 0xffffff04 │ │ │ │ + @ instruction: 0x007a0a9e │ │ │ │ + rsbseq r0, sl, r4, ror pc │ │ │ │ + rsbseq r0, sl, lr, asr sl │ │ │ │ + rsbseq r0, sl, r8, ror #19 │ │ │ │ + rsbseq r0, sl, ip, asr r9 │ │ │ │ + rsbseq r0, sl, lr, asr #18 │ │ │ │ + rsbseq r0, sl, r0, lsl #28 │ │ │ │ + ldrshteq r0, [sl], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r4, sl, r6, asr sp │ │ │ │ + ldrsbteq r0, [sl], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r0, sl, r6, ror #27 │ │ │ │ + rsbseq r0, sl, ip, lsl #17 │ │ │ │ + ldrshteq r4, [sl], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r0, sl, r4, ror #16 │ │ │ │ + ldrsbteq r0, [sl], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r0, sl, r6, asr #16 │ │ │ │ + rsbseq r4, sl, sl, lsr #25 │ │ │ │ + rsbseq r0, sl, sl, lsr #16 │ │ │ │ + rsbseq r4, sl, ip, lsl #25 │ │ │ │ + rsbseq r0, sl, ip, lsl #16 │ │ │ │ + rsbseq r4, sl, lr, ror #24 │ │ │ │ + rsbseq r0, sl, r6, ror #15 │ │ │ │ + rsbseq r4, sl, sl, asr #24 │ │ │ │ + rsbseq r0, sl, sl, asr #15 │ │ │ │ + rsbseq r4, sl, lr, lsr #24 │ │ │ │ + ldrhteq r0, [sl], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r4, sl, r2, lsl ip │ │ │ │ + @ instruction: 0x007a0790 │ │ │ │ + rsbseq r0, sl, r2, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ ldcmi 0, cr11, [r6], {151} @ 0x97 │ │ │ │ movwcs r4, #5786 @ 0x169a │ │ │ │ andls r4, sp, ip, ror r4 │ │ │ │ @@ -56310,34 +56310,34 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff087934 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ str r9, [r4, -lr, lsl #6] │ │ │ │ svc 0x0048f7c7 │ │ │ │ addeq r5, r5, r8, asr #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, sl, sl, lsr #4 │ │ │ │ + rsbseq r9, sl, r2, lsr r2 │ │ │ │ addeq r5, r5, sl, ror #3 │ │ │ │ - ldrsbteq r9, [sl], #-18 @ 0xffffffee │ │ │ │ - ldrhteq r9, [sl], #-20 @ 0xffffffec │ │ │ │ - rsbseq r0, sl, lr, asr #11 │ │ │ │ - rsbseq r0, sl, lr, lsl #11 │ │ │ │ - ldrshteq r4, [sl], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r0, sl, r0, ror r5 │ │ │ │ - ldrsbteq r4, [sl], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r0, sl, ip, ror #9 │ │ │ │ - ldrshteq r0, [sl], #-70 @ 0xffffffba │ │ │ │ - rsbseq r0, sl, r0, ror #20 │ │ │ │ - ldrsbteq r0, [sl], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r4, sl, r0, asr #18 │ │ │ │ - ldrhteq r0, [sl], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r0, sl, r2, lsr #20 │ │ │ │ - @ instruction: 0x007a049c │ │ │ │ - rsbseq r0, sl, r6, lsl #20 │ │ │ │ - rsbseq r0, sl, r0, lsl #9 │ │ │ │ - rsbseq r4, sl, r2, ror #17 │ │ │ │ + ldrsbteq r9, [sl], #-26 @ 0xffffffe6 │ │ │ │ + ldrhteq r9, [sl], #-28 @ 0xffffffe4 │ │ │ │ + ldrsbteq r0, [sl], #-86 @ 0xffffffaa │ │ │ │ + @ instruction: 0x007a0596 │ │ │ │ + ldrshteq r4, [sl], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r0, sl, r8, ror r5 │ │ │ │ + ldrsbteq r4, [sl], #-156 @ 0xffffff64 │ │ │ │ + ldrshteq r0, [sl], #-68 @ 0xffffffbc │ │ │ │ + ldrshteq r0, [sl], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r0, sl, r8, ror #20 │ │ │ │ + rsbseq r0, sl, r4, ror #9 │ │ │ │ + rsbseq r4, sl, r8, asr #18 │ │ │ │ + rsbseq r0, sl, r0, asr #9 │ │ │ │ + rsbseq r0, sl, sl, lsr #20 │ │ │ │ + rsbseq r0, sl, r4, lsr #9 │ │ │ │ + rsbseq r0, sl, lr, lsl #20 │ │ │ │ + rsbseq r0, sl, r8, lsl #9 │ │ │ │ + rsbseq r4, sl, sl, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0c68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ stmib sp, {r0, r4, sl, fp, ip, pc}^ │ │ │ │ @@ -56357,16 +56357,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9a2f7ce │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7ce4478 │ │ │ │ blls 3c8438 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq r0, [sl], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r4, sl, ip, lsl r8 │ │ │ │ + rsbseq r0, sl, r0, asr #7 │ │ │ │ + rsbseq r4, sl, r4, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i d4, q1, q6 │ │ │ │ stmdbmi fp, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c84479 │ │ │ │ @@ -56376,17 +56376,17 @@ │ │ │ │ cmppmi fp, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf97af7ce │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx e07a48 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r8, sl, ip, lsl pc │ │ │ │ - rsbseq r0, sl, r8, ror #6 │ │ │ │ - ldrsbteq r0, [sl], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r8, sl, r4, lsr #30 │ │ │ │ + rsbseq r0, sl, r0, ror r3 │ │ │ │ + ldrsbteq r0, [sl], #-138 @ 0xffffff76 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i d4, q1, q6 │ │ │ │ stmdbmi sl, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c84479 │ │ │ │ @@ -56395,17 +56395,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmnpmi r3, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf952f7ce │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 407a98 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r8, sl, ip, asr #29 │ │ │ │ - rsbseq r0, sl, r8, lsl r3 │ │ │ │ - rsbseq r0, sl, r2, lsl #17 │ │ │ │ + ldrsbteq r8, [sl], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r0, sl, r0, lsr #6 │ │ │ │ + rsbseq r0, sl, sl, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i d4, q1, q6 │ │ │ │ stmdbmi sl, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c84479 │ │ │ │ @@ -56414,17 +56414,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ orrmi pc, fp, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf92cf7ce │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf9e8f7ce │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r8, sl, r0, lsl #29 │ │ │ │ - rsbseq r0, sl, ip, asr #5 │ │ │ │ - rsbseq r0, sl, r6, lsr r8 │ │ │ │ + rsbseq r8, sl, r8, lsl #29 │ │ │ │ + ldrsbteq r0, [sl], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r0, sl, lr, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0dc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i d4, q1, q6 │ │ │ │ stmdbmi ip, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c84479 │ │ │ │ @@ -56435,17 +56435,17 @@ │ │ │ │ vadd.i8 d20, d1, d7 │ │ │ │ ldrbtmi r4, [r8], #-419 @ 0xfffffe5d │ │ │ │ @ instruction: 0xf7ce300c │ │ │ │ stmdami r5, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ce4478 │ │ │ │ @ instruction: 0x2000f9bf │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r8, sl, r4, lsr lr │ │ │ │ - rsbseq r0, sl, sl, ror r2 │ │ │ │ - rsbseq r0, sl, r4, ror #15 │ │ │ │ + rsbseq r8, sl, ip, lsr lr │ │ │ │ + rsbseq r0, sl, r2, lsl #5 │ │ │ │ + rsbseq r0, sl, ip, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba0e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i d4, q1, q6 │ │ │ │ stmdbmi lr, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c84479 │ │ │ │ @@ -56458,17 +56458,17 @@ │ │ │ │ @ instruction: 0x41bbf241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8d6f7ce │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf992f7ce │ │ │ │ andeq pc, r8, pc, rrx │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r8, sl, r0, ror #27 │ │ │ │ - rsbseq r0, sl, r0, lsr #4 │ │ │ │ - rsbseq r0, sl, sl, lsl #15 │ │ │ │ + rsbseq r8, sl, r8, ror #27 │ │ │ │ + rsbseq r0, sl, r8, lsr #4 │ │ │ │ + @ instruction: 0x007a0792 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl feba0e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcls 0x00060fe8 │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ @ instruction: 0x4605f53d │ │ │ │ strcs r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ @@ -56725,28 +56725,28 @@ │ │ │ │ @ instruction: 0xf7cd4478 │ │ │ │ blls 189e84 │ │ │ │ svclt 0x0000e635 │ │ │ │ ... │ │ │ │ addeq r4, r5, r4, lsr sp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r4, r5, r2, lsl sp │ │ │ │ - rsbseq r0, sl, r4, asr r5 │ │ │ │ - rsbseq r4, sl, ip, lsl r4 │ │ │ │ - rsbseq r0, sl, lr, ror #9 │ │ │ │ - ldrsbteq r0, [sl], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r0, sl, r6, asr r4 │ │ │ │ - rsbseq r4, sl, lr, lsl r3 │ │ │ │ - rsbseq r0, sl, sl, lsl r4 │ │ │ │ - rsbseq r4, sl, r2, ror #5 │ │ │ │ - rsbseq r0, sl, r2, ror #7 │ │ │ │ - rsbseq r4, sl, sl, lsr #5 │ │ │ │ - rsbseq r0, sl, r6, asr #7 │ │ │ │ - rsbseq r4, sl, lr, lsl #5 │ │ │ │ - rsbseq r0, sl, r0, lsr #7 │ │ │ │ - rsbseq r4, sl, r8, ror #4 │ │ │ │ + rsbseq r0, sl, ip, asr r5 │ │ │ │ + rsbseq r4, sl, r4, lsr #8 │ │ │ │ + ldrshteq r0, [sl], #-70 @ 0xffffffba │ │ │ │ + rsbseq r0, sl, r0, ror #9 │ │ │ │ + rsbseq r0, sl, lr, asr r4 │ │ │ │ + rsbseq r4, sl, r6, lsr #6 │ │ │ │ + rsbseq r0, sl, r2, lsr #8 │ │ │ │ + rsbseq r4, sl, sl, ror #5 │ │ │ │ + rsbseq r0, sl, sl, ror #7 │ │ │ │ + ldrhteq r4, [sl], #-34 @ 0xffffffde │ │ │ │ + rsbseq r0, sl, lr, asr #7 │ │ │ │ + @ instruction: 0x007a4296 │ │ │ │ + rsbseq r0, sl, r8, lsr #7 │ │ │ │ + rsbseq r4, sl, r0, ror r2 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ stcls 15, cr10, [r4, #-44] @ 0xffffffd4 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ vshr.s64 , q9, #26 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ mcrge 4, 0, pc, cr1, cr15, {1} @ │ │ │ │ @@ -56801,26 +56801,26 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 7, 14, cr15, cr8, cr13, {6} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7c7e599 │ │ │ │ svclt 0x0000eb72 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r0, sl, sl, lsl r3 │ │ │ │ - rsbseq r4, sl, r2, ror #3 │ │ │ │ - ldrshteq r0, [sl], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r4, sl, r6, asr #3 │ │ │ │ - ldrsbteq r0, [sl], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r4, sl, r0, lsr #3 │ │ │ │ - ldrhteq r0, [sl], #-34 @ 0xffffffde │ │ │ │ - rsbseq r4, sl, sl, ror r1 │ │ │ │ - @ instruction: 0x007a0290 │ │ │ │ - rsbseq r4, sl, r8, asr r1 │ │ │ │ - rsbseq r0, sl, ip, ror #4 │ │ │ │ - rsbseq r4, sl, r2, lsr r1 │ │ │ │ + rsbseq r0, sl, r2, lsr #6 │ │ │ │ + rsbseq r4, sl, sl, ror #3 │ │ │ │ + rsbseq r0, sl, r6, lsl #6 │ │ │ │ + rsbseq r4, sl, lr, asr #3 │ │ │ │ + rsbseq r0, sl, r0, ror #5 │ │ │ │ + rsbseq r4, sl, r8, lsr #3 │ │ │ │ + ldrhteq r0, [sl], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r4, sl, r2, lsl #3 │ │ │ │ + @ instruction: 0x007a0298 │ │ │ │ + rsbseq r4, sl, r0, ror #2 │ │ │ │ + rsbseq r0, sl, r4, ror r2 │ │ │ │ + rsbseq r4, sl, sl, lsr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r7, asr r9 │ │ │ │ movwcs r4, #14935 @ 0x3a57 │ │ │ │ @ instruction: 0x46054479 │ │ │ │ @@ -56908,18 +56908,18 @@ │ │ │ │ @ instruction: 0xf7cd4478 │ │ │ │ blls 149ba0 │ │ │ │ @ instruction: 0xf7c7e76c │ │ │ │ svclt 0x0000ea9c │ │ │ │ strdeq r4, [r5], r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r4, r5, r0, asr #15 │ │ │ │ - ldrshteq r0, [sl], #-12 │ │ │ │ - rsbseq r3, sl, r4, asr #31 │ │ │ │ - ldrhteq r0, [sl], #-12 │ │ │ │ - rsbseq r3, sl, r4, lsl #31 │ │ │ │ + rsbseq r0, sl, r4, lsl #2 │ │ │ │ + rsbseq r3, sl, ip, asr #31 │ │ │ │ + rsbseq r0, sl, r4, asr #1 │ │ │ │ + rsbseq r3, sl, ip, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feba1588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 48e350 │ │ │ │ blmi 4b65a0 │ │ │ │ ldrbtmi r4, [sl], #-1544 @ 0xfffff9f8 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -56935,15 +56935,15 @@ │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ b 19082f0 │ │ │ │ addeq r4, r5, r6, ror #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r0, sl, r0, ror r0 │ │ │ │ + rsbseq r0, sl, r8, ror r0 │ │ │ │ addeq r4, r5, r2, asr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba15ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ vrsubhn.i d4, q1, q4 │ │ │ │ @@ -56958,15 +56958,15 @@ │ │ │ │ @ instruction: 0xf7ca0092 │ │ │ │ mulcs r1, r3, lr │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ blx fe2872f8 │ │ │ │ andlt r2, r2, r1 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbseq r0, sl, r6 │ │ │ │ + rsbseq r0, sl, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0x461f4a55 │ │ │ │ addlt r4, fp, r5, asr fp │ │ │ │ @ instruction: 0x4605447a │ │ │ │ @@ -57052,20 +57052,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ ldc2l 7, cr15, [r0], #820 @ 0x334 │ │ │ │ strb r9, [r6, -r5, lsl #20]! │ │ │ │ ldmdb sl!, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r4, r5, r8, lsr #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r4, r5, sl, lsl #11 │ │ │ │ - rsbseq pc, r9, r4, asr #29 │ │ │ │ - rsbseq r3, sl, ip, lsl #27 │ │ │ │ - rsbseq pc, r9, r6, lsr #29 │ │ │ │ - rsbseq r3, sl, lr, ror #26 │ │ │ │ - rsbseq pc, r9, sl, ror lr @ │ │ │ │ - rsbseq r3, sl, r2, asr #26 │ │ │ │ + rsbseq pc, r9, ip, asr #29 │ │ │ │ + @ instruction: 0x007a3d94 │ │ │ │ + rsbseq pc, r9, lr, lsr #29 │ │ │ │ + rsbseq r3, sl, r6, ror sp │ │ │ │ + rsbseq pc, r9, r2, lsl #29 │ │ │ │ + rsbseq r3, sl, sl, asr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi r4, [r7], -fp, lsl #13 │ │ │ │ ldmdbmi r7, {r3, r9, sl, lr}^ │ │ │ │ bmi 1636810 │ │ │ │ @@ -57154,19 +57154,19 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2 7, cr15, [r4], #-820 @ 0xfffffccc │ │ │ │ strb r9, [r5, -r5, lsl #22]! │ │ │ │ stmia lr!, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq r4, r5, r8, lsl r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq r4, [r5], r4 @ │ │ │ │ - rsbseq pc, r9, r8, ror #26 │ │ │ │ - rsbseq pc, r9, lr, lsl #26 │ │ │ │ - ldrsbteq r3, [sl], #-182 @ 0xffffff4a │ │ │ │ - rsbseq pc, r9, r2, ror #25 │ │ │ │ - rsbseq r3, sl, sl, lsr #23 │ │ │ │ + rsbseq pc, r9, r0, ror sp @ │ │ │ │ + rsbseq pc, r9, r6, lsl sp @ │ │ │ │ + ldrsbteq r3, [sl], #-190 @ 0xffffff42 │ │ │ │ + rsbseq pc, r9, sl, ror #25 │ │ │ │ + ldrhteq r3, [sl], #-178 @ 0xffffff4e │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba1964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vclt.f8 d4, d14, #0 │ │ │ │ stmiavs r3, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -57188,17 +57188,17 @@ │ │ │ │ ldrbtmi r7, [r8], #-487 @ 0xfffffe19 │ │ │ │ @ instruction: 0xf7cd300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7cd4478 │ │ │ │ @ instruction: 0xf04ffbd9 │ │ │ │ @ instruction: 0xe7e830ff │ │ │ │ - rsbseq pc, r9, lr, lsl #25 │ │ │ │ - rsbseq pc, r9, lr, asr #24 │ │ │ │ - rsbseq r3, sl, r4, lsl fp │ │ │ │ + @ instruction: 0x0079fc96 │ │ │ │ + rsbseq pc, r9, r6, asr ip @ │ │ │ │ + rsbseq r3, sl, ip, lsl fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, sl, asr #24 │ │ │ │ movwcs r4, #19018 @ 0x4a4a │ │ │ │ @ instruction: 0x4607447c │ │ │ │ @@ -57272,21 +57272,21 @@ │ │ │ │ @ instruction: 0xe7d16833 │ │ │ │ svc 0x00c6f7c6 │ │ │ │ bicsle r2, ip, r1, lsl #22 │ │ │ │ eorsvs r2, r3, r4, lsl #6 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ addeq r4, r5, r8, lsl #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq pc, r9, r6, lsl #23 │ │ │ │ - rsbseq r3, sl, lr, asr #20 │ │ │ │ - rsbseq pc, r9, lr, ror #22 │ │ │ │ - rsbseq r3, sl, r6, lsr sl │ │ │ │ + rsbseq pc, r9, lr, lsl #23 │ │ │ │ + rsbseq r3, sl, r6, asr sl │ │ │ │ + rsbseq pc, r9, r6, ror fp @ │ │ │ │ + rsbseq r3, sl, lr, lsr sl │ │ │ │ addeq r4, r5, sl, lsr #2 │ │ │ │ - rsbseq pc, r9, r4, lsl fp @ │ │ │ │ - ldrsbteq r3, [sl], #-156 @ 0xffffff64 │ │ │ │ + rsbseq pc, r9, ip, lsl fp @ │ │ │ │ + rsbseq r3, sl, r4, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, sl, asr #26 │ │ │ │ movwcs r4, #19530 @ 0x4c4a │ │ │ │ @ instruction: 0x4607447d │ │ │ │ @@ -57360,21 +57360,21 @@ │ │ │ │ ldmdavs r3!, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c6e7d1 │ │ │ │ blcs c66c8 │ │ │ │ movwcs sp, #16859 @ 0x41db │ │ │ │ @ instruction: 0xe7d86033 │ │ │ │ addeq r4, r5, r8, lsr #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq pc, r9, sl, lsr #20 │ │ │ │ - ldrshteq r3, [sl], #-130 @ 0xffffff7e │ │ │ │ - rsbseq pc, r9, lr, lsl #20 │ │ │ │ - ldrsbteq r3, [sl], #-134 @ 0xffffff7a │ │ │ │ + rsbseq pc, r9, r2, lsr sl @ │ │ │ │ + ldrshteq r3, [sl], #-138 @ 0xffffff76 │ │ │ │ + rsbseq pc, r9, r6, lsl sl @ │ │ │ │ + ldrsbteq r3, [sl], #-142 @ 0xffffff72 │ │ │ │ addeq r3, r5, ip, asr #31 │ │ │ │ - ldrhteq pc, [r9], #-148 @ 0xffffff6c @ │ │ │ │ - rsbseq r3, sl, ip, ror r8 │ │ │ │ + ldrhteq pc, [r9], #-156 @ 0xffffff64 @ │ │ │ │ + rsbseq r3, sl, r4, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, ip, ror #24 │ │ │ │ movwcs r4, #19052 @ 0x4a6c │ │ │ │ @ instruction: 0x4605447c │ │ │ │ @@ -57482,21 +57482,21 @@ │ │ │ │ strb r3, [lr, r0] │ │ │ │ cdp 7, 2, cr15, cr2, cr6, {6} │ │ │ │ svclt 0x00042b01 │ │ │ │ @ instruction: 0xf8c92304 │ │ │ │ strb r3, [sl, r0] │ │ │ │ addeq r3, r5, r8, asr #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq pc, r9, lr, lsr #17 │ │ │ │ - rsbseq r3, sl, r6, ror r7 │ │ │ │ - @ instruction: 0x0079f896 │ │ │ │ - rsbseq r3, sl, lr, asr r7 │ │ │ │ + ldrhteq pc, [r9], #-134 @ 0xffffff7a @ │ │ │ │ + rsbseq r3, sl, lr, ror r7 │ │ │ │ + @ instruction: 0x0079f89e │ │ │ │ + rsbseq r3, sl, r6, ror #14 │ │ │ │ strdeq r3, [r5], lr │ │ │ │ - rsbseq pc, r9, lr, asr #15 │ │ │ │ - @ instruction: 0x007a3696 │ │ │ │ + ldrsbteq pc, [r9], #-118 @ 0xffffff8a @ │ │ │ │ + @ instruction: 0x007a369e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi r4, [r8], sl, lsr #25 │ │ │ │ addlt r4, pc, sl, lsr #23 │ │ │ │ @ instruction: 0x4607447c │ │ │ │ @@ -57667,23 +57667,23 @@ │ │ │ │ ldrbt pc, [r9], r5, lsr #16 @ │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf7c6e6eb │ │ │ │ svclt 0x0000ecae │ │ │ │ addeq r3, r5, r0, ror #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq r3, [r5], r0 │ │ │ │ - rsbseq pc, r9, ip, lsl #13 │ │ │ │ - rsbseq r3, sl, r4, asr r5 │ │ │ │ - rsbseq pc, r9, lr, ror #13 │ │ │ │ - rsbseq pc, r9, r8, lsl #12 │ │ │ │ - ldrsbteq r3, [sl], #-64 @ 0xffffffc0 │ │ │ │ - ldrhteq pc, [r9], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbseq r3, sl, r0, lsl #9 │ │ │ │ - rsbseq pc, r9, r4, ror #9 │ │ │ │ - rsbseq r3, sl, ip, lsr #7 │ │ │ │ + @ instruction: 0x0079f694 │ │ │ │ + rsbseq r3, sl, ip, asr r5 │ │ │ │ + ldrshteq pc, [r9], #-102 @ 0xffffff9a @ │ │ │ │ + rsbseq pc, r9, r0, lsl r6 @ │ │ │ │ + ldrsbteq r3, [sl], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq pc, r9, r0, asr #11 │ │ │ │ + rsbseq r3, sl, r8, lsl #9 │ │ │ │ + rsbseq pc, r9, ip, ror #9 │ │ │ │ + ldrhteq r3, [sl], #-52 @ 0xffffffcc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba2178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {184} @ 0xb8 │ │ │ │ blmi fe4b71b8 │ │ │ │ ldrbtmi r4, [ip], #-1543 @ 0xfffff9f9 │ │ │ │ mulscs r0, r0, r9 │ │ │ │ @@ -57827,51 +57827,51 @@ │ │ │ │ stmdami sl!, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 7, 14, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf7c6e72e │ │ │ │ svclt 0x0000eb6c │ │ │ │ addeq r3, r5, r6, ror sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x0079f490 │ │ │ │ + @ instruction: 0x0079f498 │ │ │ │ @ instruction: 0xfffff617 │ │ │ │ @ instruction: 0xfffff825 │ │ │ │ @ instruction: 0xfffffae1 │ │ │ │ @ instruction: 0xfffff465 │ │ │ │ - rsbseq pc, r9, r6, ror #9 │ │ │ │ - rsbseq ip, pc, r0, asr #32 │ │ │ │ + rsbseq pc, r9, lr, ror #9 │ │ │ │ + rsbseq ip, pc, r8, asr #32 │ │ │ │ @ instruction: 0xfffff761 │ │ │ │ - ldrshteq pc, [r9], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbseq r3, sl, r2, asr #5 │ │ │ │ + rsbseq pc, r9, r2, lsl #8 │ │ │ │ + rsbseq r3, sl, sl, asr #5 │ │ │ │ ldrdeq r3, [r5], ip │ │ │ │ - rsbseq pc, r9, r6, asr #7 │ │ │ │ - rsbseq r3, sl, lr, lsl #5 │ │ │ │ + rsbseq pc, r9, lr, asr #7 │ │ │ │ + @ instruction: 0x007a3296 │ │ │ │ @ instruction: 0xfffff389 │ │ │ │ strdeq r0, [r0], -r1 │ │ │ │ - rsbseq pc, r9, r6, lsl #7 │ │ │ │ - rsbseq r3, sl, lr, asr #4 │ │ │ │ - rsbseq pc, r9, ip, ror #6 │ │ │ │ - rsbseq r3, sl, r4, lsr r2 │ │ │ │ + rsbseq pc, r9, lr, lsl #7 │ │ │ │ + rsbseq r3, sl, r6, asr r2 │ │ │ │ + rsbseq pc, r9, r4, ror r3 @ │ │ │ │ + rsbseq r3, sl, ip, lsr r2 │ │ │ │ @ instruction: 0xfffff2cb │ │ │ │ @ instruction: 0xffffeba5 │ │ │ │ - rsbseq pc, r9, lr, lsr #6 │ │ │ │ - ldrshteq r3, [sl], #-22 @ 0xffffffea │ │ │ │ - rsbseq pc, r9, r4, lsl r3 @ │ │ │ │ - ldrsbteq r3, [sl], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq pc, r9, r6, lsr r3 @ │ │ │ │ + ldrshteq r3, [sl], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq pc, r9, ip, lsl r3 @ │ │ │ │ + rsbseq r3, sl, r4, ror #3 │ │ │ │ @ instruction: 0xfffff82f │ │ │ │ - rsbseq pc, r9, r8, ror #5 │ │ │ │ - ldrhteq r3, [sl], #-16 │ │ │ │ + ldrshteq pc, [r9], #-32 @ 0xffffffe0 @ │ │ │ │ + ldrhteq r3, [sl], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0xfffff0b9 │ │ │ │ - ldrhteq pc, [r9], #-38 @ 0xffffffda @ │ │ │ │ - rsbseq r3, sl, lr, ror r1 │ │ │ │ - @ instruction: 0x0079f298 │ │ │ │ - rsbseq r3, sl, lr, asr r1 │ │ │ │ - rsbseq pc, r9, r0, ror r3 @ │ │ │ │ - rsbseq pc, r9, r6, lsr #7 │ │ │ │ - rsbseq pc, r9, sl, asr r2 @ │ │ │ │ - rsbseq r3, sl, r2, lsr #2 │ │ │ │ + ldrhteq pc, [r9], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbseq r3, sl, r6, lsl #3 │ │ │ │ + rsbseq pc, r9, r0, lsr #5 │ │ │ │ + rsbseq r3, sl, r6, ror #2 │ │ │ │ + rsbseq pc, r9, r8, ror r3 @ │ │ │ │ + rsbseq pc, r9, lr, lsr #7 │ │ │ │ + rsbseq pc, r9, r2, ror #4 │ │ │ │ + rsbseq r3, sl, sl, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba2468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -57882,16 +57882,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7cc300c │ │ │ │ stmdami r5, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 6, cr15, cr14, cr12, {6} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq pc, r9, r6, ror r1 @ │ │ │ │ - rsbseq r3, sl, lr, lsr r0 │ │ │ │ + rsbseq pc, r9, lr, ror r1 @ │ │ │ │ + rsbseq r3, sl, r6, asr #32 │ │ │ │ andcs r9, r4, #5120 @ 0x1400 │ │ │ │ andsvs r2, sl, r1 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba24c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -57918,16 +57918,16 @@ │ │ │ │ mvnscs r4, r6, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [sl, #-816]! @ 0xfffffcd0 │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7cc4478 │ │ │ │ strtmi pc, [r0], -r5, lsr #28 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ - rsbseq pc, r9, r4, lsr r2 @ │ │ │ │ - rsbseq r2, sl, ip, lsr #31 │ │ │ │ + rsbseq pc, r9, ip, lsr r2 @ │ │ │ │ + ldrhteq r2, [sl], #-244 @ 0xffffff0c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba2548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vclt.f8 d4, d12, #0 │ │ │ │ stmdavs r2, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @@ -57950,16 +57950,16 @@ │ │ │ │ ldrbtmi r1, [r8], #-259 @ 0xfffffefd │ │ │ │ @ instruction: 0xf7cc300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 7, cr15, [r6, #816]! @ 0x330 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrhteq pc, [r9], #-22 @ 0xffffffea @ │ │ │ │ - rsbseq r2, sl, lr, lsr #30 │ │ │ │ + ldrhteq pc, [r9], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbseq r2, sl, r6, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feba25c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 48f390 │ │ │ │ blmi 4b75e0 │ │ │ │ ldrbtmi r4, [sl], #-1544 @ 0xfffff9f8 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -57975,15 +57975,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r3, r1 │ │ │ │ @ instruction: 0xf7c6bd00 │ │ │ │ svclt 0x0000ea44 │ │ │ │ addeq r3, r5, r6, lsr #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq pc, r9, r6, lsl #3 │ │ │ │ + rsbseq pc, r9, lr, lsl #3 │ │ │ │ addeq r3, r5, r4, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feba262c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vceq.i8 d2, d0, #0 │ │ │ │ andcs pc, r1, r3, lsl #21 │ │ │ │ @@ -58075,16 +58075,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r2], #-816 @ 0xfffffcd0 │ │ │ │ strtmi r4, [r9], -r5, lsl #16 │ │ │ │ @ instruction: 0xf7cc4478 │ │ │ │ strtmi pc, [r8], -sp, ror #25 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ - rsbseq lr, r9, r4, asr #31 │ │ │ │ - rsbseq r2, sl, ip, lsr sp │ │ │ │ + rsbseq lr, r9, ip, asr #31 │ │ │ │ + rsbseq r2, sl, r4, asr #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r4, asr #25 │ │ │ │ strmi r4, [r6], -r4, asr #23 │ │ │ │ stmibmi r4, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -58280,61 +58280,61 @@ │ │ │ │ @ instruction: 0xf7cc300c │ │ │ │ ldmdami r3!, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1589806 │ │ │ │ svclt 0x0000e6cf │ │ │ │ addeq r3, r5, r0, lsr r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x0079ef9e │ │ │ │ + rsbseq lr, r9, r6, lsr #31 │ │ │ │ @ instruction: 0xfffffcb9 │ │ │ │ @ instruction: 0xfffffca9 │ │ │ │ @ instruction: 0xfffffd15 │ │ │ │ @ instruction: 0xfffffe3b │ │ │ │ - @ instruction: 0x0079ef9a │ │ │ │ - rsbseq lr, r9, r0, asr pc │ │ │ │ + rsbseq lr, r9, r2, lsr #31 │ │ │ │ + rsbseq lr, r9, r8, asr pc │ │ │ │ @ instruction: 0xfffffdeb │ │ │ │ - ldrshteq lr, [r9], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r2, sl, r8, ror #24 │ │ │ │ + ldrshteq lr, [r9], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r2, sl, r0, ror ip │ │ │ │ addeq r3, r5, r2, lsl #7 │ │ │ │ - ldrhteq lr, [r9], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r2, sl, r2, lsr ip │ │ │ │ + rsbseq lr, r9, r2, asr #29 │ │ │ │ + rsbseq r2, sl, sl, lsr ip │ │ │ │ @ instruction: 0xfffffd6d │ │ │ │ ldrdeq r0, [r0], -r1 │ │ │ │ - rsbseq lr, r9, sl, ror lr │ │ │ │ - ldrshteq r2, [sl], #-178 @ 0xffffff4e │ │ │ │ - rsbseq lr, r9, r0, ror #28 │ │ │ │ - ldrsbteq r2, [sl], #-184 @ 0xffffff48 │ │ │ │ + rsbseq lr, r9, r2, lsl #29 │ │ │ │ + ldrshteq r2, [sl], #-186 @ 0xffffff46 │ │ │ │ + rsbseq lr, r9, r8, ror #28 │ │ │ │ + rsbseq r2, sl, r0, ror #23 │ │ │ │ @ instruction: 0xfffffcaf │ │ │ │ @ instruction: 0xfffffb9d │ │ │ │ - rsbseq lr, r9, r2, lsr #28 │ │ │ │ - @ instruction: 0x007a2b9a │ │ │ │ - rsbseq lr, r9, r8, lsl #28 │ │ │ │ - rsbseq r2, sl, r0, lsl #23 │ │ │ │ - rsbseq lr, r9, r4, ror #29 │ │ │ │ - rsbseq lr, r9, ip, ror #28 │ │ │ │ - ldrhteq lr, [r9], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r2, sl, r6, lsr fp │ │ │ │ - ldrhteq lr, [r9], #-238 @ 0xffffff12 │ │ │ │ - rsbseq lr, r9, r4, lsr #30 │ │ │ │ - rsbseq lr, r9, r0, lsl #27 │ │ │ │ - ldrshteq r2, [sl], #-168 @ 0xffffff58 │ │ │ │ - rsbseq lr, r9, r2, ror #26 │ │ │ │ - ldrsbteq r2, [sl], #-168 @ 0xffffff58 │ │ │ │ - rsbseq lr, r9, r8, ror #29 │ │ │ │ - rsbseq lr, r9, ip, asr pc │ │ │ │ - rsbseq lr, r9, ip, lsl sp │ │ │ │ - @ instruction: 0x007a2a94 │ │ │ │ - rsbseq lr, r9, r8, lsr pc │ │ │ │ - rsbseq lr, r9, lr, lsr #31 │ │ │ │ - ldrsbteq lr, [r9], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r2, sl, ip, asr #20 │ │ │ │ - @ instruction: 0x0079ef9a │ │ │ │ - ldrsbteq lr, [r9], #-244 @ 0xffffff0c │ │ │ │ - @ instruction: 0x0079ec92 │ │ │ │ - rsbseq r2, sl, sl, lsl #20 │ │ │ │ + rsbseq lr, r9, sl, lsr #28 │ │ │ │ + rsbseq r2, sl, r2, lsr #23 │ │ │ │ + rsbseq lr, r9, r0, lsl lr │ │ │ │ + rsbseq r2, sl, r8, lsl #23 │ │ │ │ + rsbseq lr, r9, ip, ror #29 │ │ │ │ + rsbseq lr, r9, r4, ror lr │ │ │ │ + rsbseq lr, r9, r6, asr #27 │ │ │ │ + rsbseq r2, sl, lr, lsr fp │ │ │ │ + rsbseq lr, r9, r6, asr #29 │ │ │ │ + rsbseq lr, r9, ip, lsr #30 │ │ │ │ + rsbseq lr, r9, r8, lsl #27 │ │ │ │ + rsbseq r2, sl, r0, lsl #22 │ │ │ │ + rsbseq lr, r9, sl, ror #26 │ │ │ │ + rsbseq r2, sl, r0, ror #21 │ │ │ │ + ldrshteq lr, [r9], #-224 @ 0xffffff20 │ │ │ │ + rsbseq lr, r9, r4, ror #30 │ │ │ │ + rsbseq lr, r9, r4, lsr #26 │ │ │ │ + @ instruction: 0x007a2a9c │ │ │ │ + rsbseq lr, r9, r0, asr #30 │ │ │ │ + ldrhteq lr, [r9], #-246 @ 0xffffff0a │ │ │ │ + ldrsbteq lr, [r9], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r2, sl, r4, asr sl │ │ │ │ + rsbseq lr, r9, r2, lsr #31 │ │ │ │ + ldrsbteq lr, [r9], #-252 @ 0xffffff04 │ │ │ │ + @ instruction: 0x0079ec9a │ │ │ │ + rsbseq r2, sl, r2, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba2ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -58345,16 +58345,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 609900 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7cc4478 │ │ │ │ blls ca520 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq lr, r9, ip, lsl #23 │ │ │ │ - rsbseq r2, sl, r4, lsl #18 │ │ │ │ + @ instruction: 0x0079eb94 │ │ │ │ + rsbseq r2, sl, ip, lsl #18 │ │ │ │ andcs r6, r1, r2, lsl r9 │ │ │ │ ldmdbvs r2, {r8, fp, ip, pc} │ │ │ │ andvs r6, r8, sl, lsl r0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 106ebc │ │ │ │ @@ -58552,33 +58552,33 @@ │ │ │ │ stmdbls r4, {r0, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf7cc4478 │ │ │ │ @ instruction: 0xf8ddf937 │ │ │ │ ssat r8, #5, r0 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq r2, [r5], r4 │ │ │ │ - rsbseq lr, r9, ip, asr #28 │ │ │ │ - rsbseq r2, sl, r0, lsl #17 │ │ │ │ + rsbseq lr, r9, r4, asr lr │ │ │ │ + rsbseq r2, sl, r8, lsl #17 │ │ │ │ umulleq r2, r5, sl, pc @ │ │ │ │ - rsbseq lr, r9, lr, lsr #28 │ │ │ │ - rsbseq lr, r9, r4, lsl #25 │ │ │ │ - ldrhteq r2, [sl], #-104 @ 0xffffff98 │ │ │ │ - rsbseq lr, r9, r6, ror #24 │ │ │ │ - @ instruction: 0x007a269a │ │ │ │ - rsbseq lr, r9, sl, asr #24 │ │ │ │ - rsbseq r2, sl, lr, ror r6 │ │ │ │ - rsbseq lr, r9, sl, lsr #24 │ │ │ │ - rsbseq r2, sl, lr, asr r6 │ │ │ │ - rsbseq lr, r9, sl, lsl #24 │ │ │ │ - rsbseq r2, sl, lr, lsr r6 │ │ │ │ - rsbseq lr, r9, sl, ror #23 │ │ │ │ - rsbseq r2, sl, lr, lsl r6 │ │ │ │ - rsbseq lr, r9, r8, ror #23 │ │ │ │ - @ instruction: 0x0079eb9c │ │ │ │ - ldrsbteq r2, [sl], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq lr, r9, r6, lsr lr │ │ │ │ + rsbseq lr, r9, ip, lsl #25 │ │ │ │ + rsbseq r2, sl, r0, asr #13 │ │ │ │ + rsbseq lr, r9, lr, ror #24 │ │ │ │ + rsbseq r2, sl, r2, lsr #13 │ │ │ │ + rsbseq lr, r9, r2, asr ip │ │ │ │ + rsbseq r2, sl, r6, lsl #13 │ │ │ │ + rsbseq lr, r9, r2, lsr ip │ │ │ │ + rsbseq r2, sl, r6, ror #12 │ │ │ │ + rsbseq lr, r9, r2, lsl ip │ │ │ │ + rsbseq r2, sl, r6, asr #12 │ │ │ │ + ldrshteq lr, [r9], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r2, sl, r6, lsr #12 │ │ │ │ + ldrshteq lr, [r9], #-176 @ 0xffffff50 │ │ │ │ + rsbseq lr, r9, r4, lsr #23 │ │ │ │ + ldrsbteq r2, [sl], #-88 @ 0xffffffa8 │ │ │ │ @ instruction: 0xf6409004 │ │ │ │ ldmdami r8, {r0, r3, r8} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf83ef7cc │ │ │ │ stmdbls r4, {r1, r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf7cc4478 │ │ │ │ @ instruction: 0xf8ddf8f9 │ │ │ │ @@ -58597,20 +58597,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf81cf7cc │ │ │ │ @ instruction: 0xf04f4809 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8d6f7cc │ │ │ │ @ instruction: 0xf7c5e7ef │ │ │ │ svclt 0x0000ed62 │ │ │ │ - rsbseq lr, r9, r0, lsr #22 │ │ │ │ - rsbseq r2, sl, r4, asr r5 │ │ │ │ - ldrshteq lr, [r9], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r2, sl, ip, lsr #10 │ │ │ │ - ldrsbteq lr, [r9], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r2, sl, lr, lsl #10 │ │ │ │ + rsbseq lr, r9, r8, lsr #22 │ │ │ │ + rsbseq r2, sl, ip, asr r5 │ │ │ │ + rsbseq lr, r9, r2, lsl #22 │ │ │ │ + rsbseq r2, sl, r4, lsr r5 │ │ │ │ + rsbseq lr, r9, r4, ror #21 │ │ │ │ + rsbseq r2, sl, r6, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba2ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fdf9 │ │ │ │ @@ -58621,16 +58621,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7cb300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf8a6f7cc │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq lr, r9, sl, ror sl │ │ │ │ - rsbseq r2, sl, lr, lsr #9 │ │ │ │ + rsbseq lr, r9, r2, lsl #21 │ │ │ │ + ldrhteq r2, [sl], #-70 @ 0xffffffba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba3048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fdd1 │ │ │ │ @@ -58641,16 +58641,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7cb300c │ │ │ │ stmdami r5, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf87ef7cc │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq lr, r9, sl, lsr #20 │ │ │ │ - rsbseq r2, sl, lr, asr r4 │ │ │ │ + rsbseq lr, r9, r2, lsr sl │ │ │ │ + rsbseq r2, sl, r6, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba3098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ addlt r6, r3, r9, lsl #16 │ │ │ │ @ instruction: 0xf8514605 │ │ │ │ ldmdavs ip, {r1, r5, ip}^ │ │ │ │ @@ -58827,16 +58827,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 5, cr15, cr0, cr11, {6} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7cb4478 │ │ │ │ blls cbd94 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbseq lr, r9, r4, asr #14 │ │ │ │ - rsbseq r2, sl, r8, ror r1 │ │ │ │ + rsbseq lr, r9, ip, asr #14 │ │ │ │ + rsbseq r2, sl, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba3380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf434f10b │ │ │ │ @ instruction: 0xf9919901 │ │ │ │ @@ -58875,18 +58875,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7cb300c │ │ │ │ stmdami r7, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 10, cr15, cr10, cr11, {6} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrsbteq lr, [r9], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r2, sl, r0, lsl r1 │ │ │ │ - rsbseq lr, r9, r2, lsl #13 │ │ │ │ - ldrhteq r2, [sl], #-6 │ │ │ │ + rsbseq lr, r9, r4, ror #13 │ │ │ │ + rsbseq r2, sl, r8, lsl r1 │ │ │ │ + rsbseq lr, r9, sl, lsl #13 │ │ │ │ + ldrhteq r2, [sl], #-14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8df4615 │ │ │ │ ldrmi r2, [sl], r0, lsl #11 │ │ │ │ ldrbcc pc, [ip, #-2271]! @ 0xfffff721 @ │ │ │ │ @@ -59238,47 +59238,47 @@ │ │ │ │ @ instruction: 0xf04f4826 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff68a6fa │ │ │ │ ssatmi lr, #18, ip, asr #14 │ │ │ │ svclt 0x0000e614 │ │ │ │ addeq r2, r5, r0, lsr #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq lr, r9, r2, asr r6 │ │ │ │ + rsbseq lr, r9, sl, asr r6 │ │ │ │ addeq r2, r5, r6, lsr r7 │ │ │ │ - ldrhteq lr, [r9], #-66 @ 0xffffffbe │ │ │ │ - rsbseq lr, r9, r8, lsr r4 │ │ │ │ - ldrsbteq lr, [r9], #-48 @ 0xffffffd0 │ │ │ │ - ldrsbteq lr, [r9], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r1, sl, r8, lsl #26 │ │ │ │ - rsbseq lr, r9, r4, lsr #4 │ │ │ │ - rsbseq r1, sl, r6, asr ip │ │ │ │ - rsbseq lr, r9, r4, lsl #4 │ │ │ │ - rsbseq r1, sl, r6, lsr ip │ │ │ │ - rsbseq lr, r9, sl, ror #3 │ │ │ │ - rsbseq r1, sl, ip, lsl ip │ │ │ │ - ldrsbteq lr, [r9], #-16 │ │ │ │ - rsbseq r1, sl, r2, lsl #24 │ │ │ │ - ldrhteq lr, [r9], #-22 @ 0xffffffea │ │ │ │ - rsbseq r1, sl, r8, ror #23 │ │ │ │ - @ instruction: 0x0079e19c │ │ │ │ - rsbseq r1, sl, lr, asr #23 │ │ │ │ - rsbseq lr, r9, r2, lsl #3 │ │ │ │ - ldrhteq r1, [sl], #-180 @ 0xffffff4c │ │ │ │ - rsbseq lr, r9, r8, ror #2 │ │ │ │ - @ instruction: 0x007a1b9a │ │ │ │ - rsbseq lr, r9, lr, asr #2 │ │ │ │ - rsbseq r1, sl, r0, lsl #23 │ │ │ │ - rsbseq lr, r9, r0, lsr r1 │ │ │ │ - rsbseq r1, sl, r2, ror #22 │ │ │ │ - rsbseq lr, r9, r4, lsl r1 │ │ │ │ - rsbseq r1, sl, r6, asr #22 │ │ │ │ - ldrshteq lr, [r9], #-10 │ │ │ │ - rsbseq r1, sl, ip, lsr #22 │ │ │ │ - rsbseq lr, r9, r0, ror #1 │ │ │ │ - rsbseq r1, sl, r2, lsl fp │ │ │ │ + ldrhteq lr, [r9], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq lr, r9, r0, asr #8 │ │ │ │ + ldrsbteq lr, [r9], #-56 @ 0xffffffc8 │ │ │ │ + ldrsbteq lr, [r9], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r1, sl, r0, lsl sp │ │ │ │ + rsbseq lr, r9, ip, lsr #4 │ │ │ │ + rsbseq r1, sl, lr, asr ip │ │ │ │ + rsbseq lr, r9, ip, lsl #4 │ │ │ │ + rsbseq r1, sl, lr, lsr ip │ │ │ │ + ldrshteq lr, [r9], #-18 @ 0xffffffee │ │ │ │ + rsbseq r1, sl, r4, lsr #24 │ │ │ │ + ldrsbteq lr, [r9], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r1, sl, sl, lsl #24 │ │ │ │ + ldrhteq lr, [r9], #-30 @ 0xffffffe2 │ │ │ │ + ldrshteq r1, [sl], #-176 @ 0xffffff50 │ │ │ │ + rsbseq lr, r9, r4, lsr #3 │ │ │ │ + ldrsbteq r1, [sl], #-182 @ 0xffffff4a │ │ │ │ + rsbseq lr, r9, sl, lsl #3 │ │ │ │ + ldrhteq r1, [sl], #-188 @ 0xffffff44 │ │ │ │ + rsbseq lr, r9, r0, ror r1 │ │ │ │ + rsbseq r1, sl, r2, lsr #23 │ │ │ │ + rsbseq lr, r9, r6, asr r1 │ │ │ │ + rsbseq r1, sl, r8, lsl #23 │ │ │ │ + rsbseq lr, r9, r8, lsr r1 │ │ │ │ + rsbseq r1, sl, sl, ror #22 │ │ │ │ + rsbseq lr, r9, ip, lsl r1 │ │ │ │ + rsbseq r1, sl, lr, asr #22 │ │ │ │ + rsbseq lr, r9, r2, lsl #2 │ │ │ │ + rsbseq r1, sl, r4, lsr fp │ │ │ │ + rsbseq lr, r9, r8, ror #1 │ │ │ │ + rsbseq r1, sl, sl, lsl fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi e1e0c8 │ │ │ │ blmi e1e2dc │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -59333,19 +59333,19 @@ │ │ │ │ blx 180a86c │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7cb4478 │ │ │ │ @ instruction: 0xe7b7fb19 │ │ │ │ svc 0x00a4f7c4 │ │ │ │ addeq r2, r5, r4, lsl #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sp, r9, lr, ror #31 │ │ │ │ - rsbseq r1, sl, r2, lsr #20 │ │ │ │ + ldrshteq sp, [r9], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r1, sl, sl, lsr #20 │ │ │ │ addeq r2, r5, ip, lsr r1 │ │ │ │ - rsbseq sp, r9, r0, ror #30 │ │ │ │ - @ instruction: 0x007a1994 │ │ │ │ + rsbseq sp, r9, r8, ror #30 │ │ │ │ + @ instruction: 0x007a199c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl feba3b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sl, {r1, fp, ip, pc} │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -59381,15 +59381,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7c4bd30 │ │ │ │ svclt 0x0000ef46 │ │ │ │ addeq r2, r5, r2, asr #32 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq sp, [r9], #-238 @ 0xffffff12 │ │ │ │ + rsbseq sp, r9, r6, ror #29 │ │ │ │ addeq r2, r5, r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi fe7de28c │ │ │ │ blmi fe7de2b4 │ │ │ │ @@ -59548,28 +59548,28 @@ │ │ │ │ ldrb r9, [r9], r4, lsl #22 │ │ │ │ ldcl 7, cr15, [ip, #784]! @ 0x310 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r1, r5, r4, asr #31 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r1, r5, r8, lsr #31 │ │ │ │ - ldrsbteq sp, [r9], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r1, sl, lr, lsl #14 │ │ │ │ - rsbseq sp, r9, r8, lsr #25 │ │ │ │ - ldrsbteq r1, [sl], #-108 @ 0xffffff94 │ │ │ │ - rsbseq sp, r9, sl, lsl #25 │ │ │ │ - ldrhteq r1, [sl], #-110 @ 0xffffff92 │ │ │ │ - rsbseq sp, r9, ip, ror #24 │ │ │ │ - rsbseq r1, sl, r0, lsr #13 │ │ │ │ - rsbseq sp, r9, lr, asr #24 │ │ │ │ - rsbseq r1, sl, r2, lsl #13 │ │ │ │ - rsbseq sp, r9, r0, lsr ip │ │ │ │ - rsbseq r1, sl, r4, ror #12 │ │ │ │ - rsbseq sp, r9, r2, lsl ip │ │ │ │ - rsbseq r1, sl, r6, asr #12 │ │ │ │ + rsbseq sp, r9, r2, ror #25 │ │ │ │ + rsbseq r1, sl, r6, lsl r7 │ │ │ │ + ldrhteq sp, [r9], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r1, sl, r4, ror #13 │ │ │ │ + @ instruction: 0x0079dc92 │ │ │ │ + rsbseq r1, sl, r6, asr #13 │ │ │ │ + rsbseq sp, r9, r4, ror ip │ │ │ │ + rsbseq r1, sl, r8, lsr #13 │ │ │ │ + rsbseq sp, r9, r6, asr ip │ │ │ │ + rsbseq r1, sl, sl, lsl #13 │ │ │ │ + rsbseq sp, r9, r8, lsr ip │ │ │ │ + rsbseq r1, sl, ip, ror #12 │ │ │ │ + rsbseq sp, r9, sl, lsl ip │ │ │ │ + rsbseq r1, sl, lr, asr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba3ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r8, ror #31 │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ vmla.i16 d31, d28, d0[2] │ │ │ │ vfma.f32 d20, d0, d10 │ │ │ │ @@ -59595,15 +59595,15 @@ │ │ │ │ @ instruction: 0xf0e04630 │ │ │ │ vqsub.s8 d31, d16, d17 │ │ │ │ @ instruction: 0x46232691 │ │ │ │ strtmi r2, [r9], -r4, lsr #4 │ │ │ │ @ instruction: 0xf7c89600 │ │ │ │ andcs pc, r1, sp, ror #19 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq sp, r9, ip, lsr #23 │ │ │ │ + ldrhteq sp, [r9], #-180 @ 0xffffff4c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, r5, lsl r9 │ │ │ │ ldmib sp, {r1, r3, r5, r8, fp, sp, lr}^ │ │ │ │ bcs 6f1c4 │ │ │ │ @@ -59642,18 +59642,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xfff0f7ca │ │ │ │ ldrbmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7cb4478 │ │ │ │ ldrbmi pc, [r0], -fp, lsr #17 @ │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - ldrhteq sp, [r9], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r1, sl, r4, ror #9 │ │ │ │ - rsbseq sp, r9, r4, lsl #21 │ │ │ │ - ldrhteq r1, [sl], #-72 @ 0xffffffb8 │ │ │ │ + ldrhteq sp, [r9], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r1, sl, ip, ror #9 │ │ │ │ + rsbseq sp, r9, ip, lsl #21 │ │ │ │ + rsbseq r1, sl, r0, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba4048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 590df0 │ │ │ │ blmi 5b9064 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -59673,15 +59673,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ ldcl 7, cr15, [sl], #784 @ 0x310 │ │ │ │ addeq r1, r5, r6, lsr #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sp, r9, r4, asr #20 │ │ │ │ + rsbseq sp, r9, ip, asr #20 │ │ │ │ addeq r1, r5, r2, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba40bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r9, r0 │ │ │ │ addlt r6, r2, r3, lsl sl │ │ │ │ @ instruction: 0xf4134604 │ │ │ │ @@ -59707,18 +59707,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff6ef7ca │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7cb4478 │ │ │ │ bls cafd0 │ │ │ │ andlt r4, r2, r0, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq sp, r9, r2, lsr #19 │ │ │ │ - ldrsbteq r1, [sl], #-54 @ 0xffffffca │ │ │ │ - rsbseq sp, r9, r0, lsl #19 │ │ │ │ - ldrhteq r1, [sl], #-52 @ 0xffffffcc │ │ │ │ + rsbseq sp, r9, sl, lsr #19 │ │ │ │ + ldrsbteq r1, [sl], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq sp, r9, r8, lsl #19 │ │ │ │ + ldrhteq r1, [sl], #-60 @ 0xffffffc4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 108404 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8df4615 │ │ │ │ ldrmi r2, [fp], r0, asr #10 │ │ │ │ @@ -59794,15 +59794,15 @@ │ │ │ │ b 141e938 │ │ │ │ @ instruction: 0xf8530984 │ │ │ │ @ instruction: 0xf0cea024 │ │ │ │ blls 189bc8 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ blvs 9086f8 │ │ │ │ - blvc 8886fc │ │ │ │ + blvc 8886fc │ │ │ │ mrc 8, 1, r6, cr7, cr2, {3} │ │ │ │ @ instruction: 0xf5027b46 │ │ │ │ ldc 0, cr6, [r0, #-704] @ 0xfffffd40 │ │ │ │ vmov.f64 d6, #2 @ 0x40100000 2.250 │ │ │ │ vcmpe.f64 d7, d7 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ stmdale r0, {r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -60055,35 +60055,35 @@ │ │ │ │ ldmdami sl, {r0, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7ca4478 │ │ │ │ @ instruction: 0xe7adfd73 │ │ │ │ ldmib lr!, {r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umulleq r1, r5, r8, sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sp, r9, r6, asr #18 │ │ │ │ + rsbseq sp, r9, lr, asr #18 │ │ │ │ addeq r1, r5, ip, ror #20 │ │ │ │ addeq r1, r5, r8, lsr #20 │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ - rsbseq sp, r9, r6, lsl r6 │ │ │ │ - rsbseq sp, r9, r6, lsl #10 │ │ │ │ - rsbseq r0, sl, sl, lsr pc │ │ │ │ - ldrhteq sp, [r9], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r0, sl, sl, ror #29 │ │ │ │ - @ instruction: 0x0079d49a │ │ │ │ - rsbseq r0, sl, ip, asr #29 │ │ │ │ - rsbseq sp, r9, r0, lsl #9 │ │ │ │ - ldrhteq r0, [sl], #-226 @ 0xffffff1e │ │ │ │ - rsbseq sp, r9, r4, ror #8 │ │ │ │ - @ instruction: 0x007a0e96 │ │ │ │ - rsbseq sp, r9, sl, asr #8 │ │ │ │ - rsbseq r0, sl, ip, ror lr │ │ │ │ - rsbseq sp, r9, r0, lsr r4 │ │ │ │ - rsbseq r0, sl, r2, ror #28 │ │ │ │ - rsbseq sp, r9, r6, lsl r4 │ │ │ │ - rsbseq r0, sl, r8, asr #28 │ │ │ │ + rsbseq sp, r9, lr, lsl r6 │ │ │ │ + rsbseq sp, r9, lr, lsl #10 │ │ │ │ + rsbseq r0, sl, r2, asr #30 │ │ │ │ + rsbseq sp, r9, r0, asr #9 │ │ │ │ + ldrshteq r0, [sl], #-226 @ 0xffffff1e │ │ │ │ + rsbseq sp, r9, r2, lsr #9 │ │ │ │ + ldrsbteq r0, [sl], #-228 @ 0xffffff1c │ │ │ │ + rsbseq sp, r9, r8, lsl #9 │ │ │ │ + ldrhteq r0, [sl], #-234 @ 0xffffff16 │ │ │ │ + rsbseq sp, r9, ip, ror #8 │ │ │ │ + @ instruction: 0x007a0e9e │ │ │ │ + rsbseq sp, r9, r2, asr r4 │ │ │ │ + rsbseq r0, sl, r4, lsl #29 │ │ │ │ + rsbseq sp, r9, r8, lsr r4 │ │ │ │ + rsbseq r0, sl, sl, ror #28 │ │ │ │ + rsbseq sp, r9, lr, lsl r4 │ │ │ │ + rsbseq r0, sl, r0, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 91ed5c │ │ │ │ addlt r4, r5, r9, lsl r6 │ │ │ │ @ instruction: 0x461e447a │ │ │ │ @@ -60116,20 +60116,20 @@ │ │ │ │ ldrbtmi r4, [sl], #-668 @ 0xfffffd64 │ │ │ │ bmi 3044ec >::_M_default_append(unsigned int)@@Base+0x7ebe8> │ │ │ │ @ instruction: 0x46314638 │ │ │ │ @ instruction: 0xf0e0447a │ │ │ │ andcs pc, r1, fp, rrx │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - ldrsbteq sp, [r9], #-56 @ 0xffffffc8 │ │ │ │ - ldrhteq sp, [r9], #-52 @ 0xffffffcc │ │ │ │ - rsbseq sp, r9, lr, lsr #7 │ │ │ │ - rsbseq sp, r9, r8, asr #7 │ │ │ │ - rsbseq lr, r9, sl, lsr #22 │ │ │ │ - rsbseq r7, r9, ip, lsl #24 │ │ │ │ + rsbseq sp, r9, r0, ror #7 │ │ │ │ + ldrhteq sp, [r9], #-60 @ 0xffffffc4 │ │ │ │ + ldrhteq sp, [r9], #-54 @ 0xffffffca │ │ │ │ + ldrsbteq sp, [r9], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq lr, r9, r2, lsr fp │ │ │ │ + rsbseq r7, r9, r4, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 108a70 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0xb09f4af8 │ │ │ │ ldrbtmi r4, [sl], #-3064 @ 0xfffff408 │ │ │ │ @@ -60378,33 +60378,33 @@ │ │ │ │ blx d0b8c0 │ │ │ │ @ instruction: 0x46414817 │ │ │ │ @ instruction: 0xf7ca4478 │ │ │ │ ldrb pc, [lr], sp, ror #21 @ │ │ │ │ svc 0x0078f7c3 │ │ │ │ addeq r1, r5, r2, lsr r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sp, r9, ip, lsl #6 │ │ │ │ - rsbseq sp, r9, r6, lsl #6 │ │ │ │ + rsbseq sp, r9, r4, lsl r3 │ │ │ │ + rsbseq sp, r9, lr, lsl #6 │ │ │ │ umulleq r1, r5, r6, r2 │ │ │ │ - rsbseq sp, r9, r4, lsl r0 │ │ │ │ - rsbseq r0, sl, r8, asr #20 │ │ │ │ - rsbseq ip, r9, sl, ror #31 │ │ │ │ - rsbseq r0, sl, lr, lsl sl │ │ │ │ - @ instruction: 0x0079cf94 │ │ │ │ - rsbseq r0, sl, r8, asr #19 │ │ │ │ - rsbseq ip, r9, r8, ror pc │ │ │ │ - rsbseq r0, sl, ip, lsr #19 │ │ │ │ - rsbseq ip, r9, ip, asr pc │ │ │ │ - @ instruction: 0x007a0990 │ │ │ │ - rsbseq ip, r9, r0, asr #30 │ │ │ │ - rsbseq r0, sl, r4, ror r9 │ │ │ │ - rsbseq ip, r9, r4, lsr #30 │ │ │ │ - rsbseq r0, sl, r8, asr r9 │ │ │ │ - rsbseq ip, r9, r8, lsl #30 │ │ │ │ - rsbseq r0, sl, ip, lsr r9 │ │ │ │ + rsbseq sp, r9, ip, lsl r0 │ │ │ │ + rsbseq r0, sl, r0, asr sl │ │ │ │ + ldrshteq ip, [r9], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r0, sl, r6, lsr #20 │ │ │ │ + @ instruction: 0x0079cf9c │ │ │ │ + ldrsbteq r0, [sl], #-144 @ 0xffffff70 │ │ │ │ + rsbseq ip, r9, r0, lsl #31 │ │ │ │ + ldrhteq r0, [sl], #-148 @ 0xffffff6c │ │ │ │ + rsbseq ip, r9, r4, ror #30 │ │ │ │ + @ instruction: 0x007a0998 │ │ │ │ + rsbseq ip, r9, r8, asr #30 │ │ │ │ + rsbseq r0, sl, ip, ror r9 │ │ │ │ + rsbseq ip, r9, ip, lsr #30 │ │ │ │ + rsbseq r0, sl, r0, ror #18 │ │ │ │ + rsbseq ip, r9, r0, lsl pc │ │ │ │ + rsbseq r0, sl, r4, asr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 188ebc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d1b083 │ │ │ │ stmdavs fp, {r4, sp, pc} │ │ │ │ @@ -60610,20 +60610,20 @@ │ │ │ │ stmdami sl, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmppne lr, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf85cf7ca │ │ │ │ ldrbmi r4, [r9], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7ca4478 │ │ │ │ @ instruction: 0xe7eef917 │ │ │ │ - rsbseq ip, r9, r2, ror #25 │ │ │ │ - rsbseq ip, r9, r6, ror #25 │ │ │ │ - rsbseq lr, r9, ip, asr r4 │ │ │ │ - rsbseq r8, sp, r2 │ │ │ │ - rsbseq ip, r9, ip, asr fp │ │ │ │ - @ instruction: 0x007a0590 │ │ │ │ + rsbseq ip, r9, sl, ror #25 │ │ │ │ + rsbseq ip, r9, lr, ror #25 │ │ │ │ + rsbseq lr, r9, r4, ror #8 │ │ │ │ + rsbseq r8, sp, sl │ │ │ │ + rsbseq ip, r9, r4, ror #22 │ │ │ │ + @ instruction: 0x007a0598 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba4f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrmi r4, [r6], ip, lsl #13 │ │ │ │ @ instruction: 0xf8539909 │ │ │ │ blls 2d5e08 >::_M_default_append(unsigned int)@@Base+0x50504> │ │ │ │ @@ -60654,18 +60654,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7ca300c │ │ │ │ stmdami r7, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf8c2f7ca │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - ldrsbteq ip, [r9], #-164 @ 0xffffff5c │ │ │ │ - rsbseq r0, sl, r8, lsl #10 │ │ │ │ - ldrhteq ip, [r9], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r0, sl, r6, ror #9 │ │ │ │ + ldrsbteq ip, [r9], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r0, sl, r0, lsl r5 │ │ │ │ + ldrhteq ip, [r9], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r0, sl, lr, ror #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba5018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd0 │ │ │ │ strmi fp, [r7], -r7, lsl #1 │ │ │ │ vrsubhn.i64 d4, q7, q4 │ │ │ │ @ instruction: 0x4606fbbb │ │ │ │ @@ -60705,18 +60705,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7c9300c │ │ │ │ stmdami r7, {r0, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf85cf7ca │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ - rsbseq ip, r9, sl, lsr #20 │ │ │ │ - rsbseq r0, sl, lr, asr r4 │ │ │ │ - rsbseq ip, r9, r6, ror #19 │ │ │ │ - rsbseq r0, sl, sl, lsl r4 │ │ │ │ + rsbseq ip, r9, r2, lsr sl │ │ │ │ + rsbseq r0, sl, r6, ror #8 │ │ │ │ + rsbseq ip, r9, lr, ror #19 │ │ │ │ + rsbseq r0, sl, r2, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba50e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrmi r4, [r6], ip, lsl #13 │ │ │ │ @ instruction: 0xf8539909 │ │ │ │ blls 2d5f7c >::_M_default_append(unsigned int)@@Base+0x50678> │ │ │ │ @@ -60746,18 +60746,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7c9300c │ │ │ │ stmdami r7, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf80af7ca │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - rsbseq ip, r9, r2, ror #18 │ │ │ │ - @ instruction: 0x007a0396 │ │ │ │ - rsbseq ip, r9, r2, asr #18 │ │ │ │ - rsbseq r0, sl, r6, ror r3 │ │ │ │ + rsbseq ip, r9, sl, ror #18 │ │ │ │ + @ instruction: 0x007a039e │ │ │ │ + rsbseq ip, r9, sl, asr #18 │ │ │ │ + rsbseq r0, sl, lr, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba5188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fd0 │ │ │ │ addlt r4, r7, lr, asr r0 │ │ │ │ strle r0, [ip], #-1636 @ 0xfffff99c │ │ │ │ @ instruction: 0xf44f6dcd │ │ │ │ @@ -60795,15 +60795,15 @@ │ │ │ │ @ instruction: 0xf8509105 │ │ │ │ stmib sp, {r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ ldrtmi r5, [r0], -r1 │ │ │ │ @ instruction: 0xf7ff9700 │ │ │ │ @ instruction: 0x4603ff59 │ │ │ │ cmnle r2, r1, lsl #16 │ │ │ │ stmdbls r5, {r0, r1, r5, r7, r8, fp, sp, lr} │ │ │ │ - bvs 886090 │ │ │ │ + bvs 886090 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andgt lr, r1, sp, asr #19 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #14 │ │ │ │ @ instruction: 0xf7ff9105 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00049905 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -60866,22 +60866,22 @@ │ │ │ │ mvncs pc, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ @ instruction: 0xf7c9300c │ │ │ │ stmdami sl, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xff18f7c9 │ │ │ │ str r9, [sp, -r5, lsl #22]! │ │ │ │ - rsbseq ip, r9, sl, lsl #16 │ │ │ │ - rsbseq r0, sl, lr, lsr r2 │ │ │ │ - @ instruction: 0x0079c79a │ │ │ │ - rsbseq r0, sl, lr, asr #3 │ │ │ │ - rsbseq ip, r9, ip, ror r7 │ │ │ │ - ldrhteq r0, [sl], #-16 │ │ │ │ - rsbseq ip, r9, lr, asr r7 │ │ │ │ - @ instruction: 0x007a0192 │ │ │ │ + rsbseq ip, r9, r2, lsl r8 │ │ │ │ + rsbseq r0, sl, r6, asr #4 │ │ │ │ + rsbseq ip, r9, r2, lsr #15 │ │ │ │ + ldrsbteq r0, [sl], #-22 @ 0xffffffea │ │ │ │ + rsbseq ip, r9, r4, lsl #15 │ │ │ │ + ldrhteq r0, [sl], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq ip, r9, r6, ror #14 │ │ │ │ + @ instruction: 0x007a019a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ pkhbtmi fp, r8, r3, lsl #1 │ │ │ │ ldrbne pc, [ip, #2271] @ 0x8df @ │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @@ -61258,50 +61258,50 @@ │ │ │ │ svclt 0x0000e8a2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ addeq r0, r5, lr, ror #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r0, r5, r2, asr r7 │ │ │ │ - rsbseq ip, r9, r2, lsr #10 │ │ │ │ - rsbseq pc, r9, r6, asr pc @ │ │ │ │ - rsbseq ip, r9, sl, lsl #10 │ │ │ │ - rsbseq pc, r9, lr, lsr pc @ │ │ │ │ - rsbseq ip, r9, ip, lsl #9 │ │ │ │ - rsbseq pc, r9, r0, asr #29 │ │ │ │ - rsbseq ip, r9, r0, lsr r4 │ │ │ │ - rsbseq pc, r9, r4, ror #28 │ │ │ │ - rsbseq ip, r9, r4, lsl #8 │ │ │ │ - rsbseq pc, r9, r8, lsr lr @ │ │ │ │ - ldrsbteq ip, [r9], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq pc, r9, lr, lsl #28 │ │ │ │ - rsbseq ip, r9, lr, lsr #6 │ │ │ │ - rsbseq pc, r9, r2, ror #26 │ │ │ │ - ldrshteq ip, [r9], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq pc, r9, r4, lsr #26 │ │ │ │ - rsbseq ip, r9, r8, lsr #5 │ │ │ │ - ldrsbteq pc, [r9], #-204 @ 0xffffff34 @ │ │ │ │ - rsbseq ip, r9, r4, ror r2 │ │ │ │ - rsbseq pc, r9, r8, lsr #25 │ │ │ │ - rsbseq ip, r9, r4, asr #4 │ │ │ │ - rsbseq pc, r9, r8, ror ip @ │ │ │ │ - rsbseq ip, r9, sl, lsr #4 │ │ │ │ - rsbseq pc, r9, lr, asr ip @ │ │ │ │ - rsbseq ip, r9, r8, lsl #4 │ │ │ │ - rsbseq pc, r9, ip, lsr ip @ │ │ │ │ - rsbseq ip, r9, lr, ror #3 │ │ │ │ - rsbseq pc, r9, r2, lsr #24 │ │ │ │ - ldrsbteq ip, [r9], #-20 @ 0xffffffec │ │ │ │ - rsbseq pc, r9, r8, lsl #24 │ │ │ │ - ldrhteq ip, [r9], #-16 │ │ │ │ - rsbseq pc, r9, r4, ror #23 │ │ │ │ - rsbseq ip, r9, r6, lsl #3 │ │ │ │ - ldrhteq pc, [r9], #-186 @ 0xffffff46 @ │ │ │ │ - rsbseq ip, r9, ip, ror #2 │ │ │ │ - rsbseq pc, r9, r0, lsr #23 │ │ │ │ + rsbseq ip, r9, sl, lsr #10 │ │ │ │ + rsbseq pc, r9, lr, asr pc @ │ │ │ │ + rsbseq ip, r9, r2, lsl r5 │ │ │ │ + rsbseq pc, r9, r6, asr #30 │ │ │ │ + @ instruction: 0x0079c494 │ │ │ │ + rsbseq pc, r9, r8, asr #29 │ │ │ │ + rsbseq ip, r9, r8, lsr r4 │ │ │ │ + rsbseq pc, r9, ip, ror #28 │ │ │ │ + rsbseq ip, r9, ip, lsl #8 │ │ │ │ + rsbseq pc, r9, r0, asr #28 │ │ │ │ + rsbseq ip, r9, r2, ror #7 │ │ │ │ + rsbseq pc, r9, r6, lsl lr @ │ │ │ │ + rsbseq ip, r9, r6, lsr r3 │ │ │ │ + rsbseq pc, r9, sl, ror #26 │ │ │ │ + ldrshteq ip, [r9], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq pc, r9, ip, lsr #26 │ │ │ │ + ldrhteq ip, [r9], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq pc, r9, r4, ror #25 │ │ │ │ + rsbseq ip, r9, ip, ror r2 │ │ │ │ + ldrhteq pc, [r9], #-192 @ 0xffffff40 @ │ │ │ │ + rsbseq ip, r9, ip, asr #4 │ │ │ │ + rsbseq pc, r9, r0, lsl #25 │ │ │ │ + rsbseq ip, r9, r2, lsr r2 │ │ │ │ + rsbseq pc, r9, r6, ror #24 │ │ │ │ + rsbseq ip, r9, r0, lsl r2 │ │ │ │ + rsbseq pc, r9, r4, asr #24 │ │ │ │ + ldrshteq ip, [r9], #-22 @ 0xffffffea │ │ │ │ + rsbseq pc, r9, sl, lsr #24 │ │ │ │ + ldrsbteq ip, [r9], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq pc, r9, r0, lsl ip @ │ │ │ │ + ldrhteq ip, [r9], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq pc, r9, ip, ror #23 │ │ │ │ + rsbseq ip, r9, lr, lsl #3 │ │ │ │ + rsbseq pc, r9, r2, asr #23 │ │ │ │ + rsbseq ip, r9, r4, ror r1 │ │ │ │ + rsbseq pc, r9, r8, lsr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ blls 7210d8 │ │ │ │ movwls r4, #29818 @ 0x747a │ │ │ │ @@ -61350,16 +61350,16 @@ │ │ │ │ andvs r2, sl, r1, lsl #6 │ │ │ │ andcs lr, sl, #61603840 @ 0x3ac0000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldrb r2, [r6, r3, lsl #4]! │ │ │ │ svc 0x00e0f7c2 │ │ │ │ addeq r0, r5, r4, ror #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, r9, sl │ │ │ │ - rsbseq pc, r9, lr, lsr sl @ │ │ │ │ + rsbseq ip, r9, r2, lsl r0 │ │ │ │ + rsbseq pc, r9, r6, asr #20 │ │ │ │ addeq r0, r5, r6, asr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 109dac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460d4cf0 │ │ │ │ @@ -61602,20 +61602,20 @@ │ │ │ │ blx 48a87c │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ str r6, [sp, r7, asr #22] │ │ │ │ stcl 7, cr15, [sl, #776]! @ 0x308 │ │ │ │ strdeq r0, [r5], r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq pc, r4, ip, lsr #29 │ │ │ │ - rsbseq fp, r9, r2, lsr #26 │ │ │ │ - rsbseq pc, r9, r6, asr r7 @ │ │ │ │ - rsbseq fp, r9, r4, lsl #26 │ │ │ │ - rsbseq pc, r9, r8, lsr r7 @ │ │ │ │ - rsbseq fp, r9, lr, ror ip │ │ │ │ - ldrhteq pc, [r9], #-106 @ 0xffffff96 @ │ │ │ │ + rsbseq fp, r9, sl, lsr #26 │ │ │ │ + rsbseq pc, r9, lr, asr r7 @ │ │ │ │ + rsbseq fp, r9, ip, lsl #26 │ │ │ │ + rsbseq pc, r9, r0, asr #14 │ │ │ │ + rsbseq fp, r9, r6, lsl #25 │ │ │ │ + rsbseq pc, r9, r2, asr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ mrrcmi 0, 9, fp, r5, cr1 │ │ │ │ movwcs r4, #17951 @ 0x461f │ │ │ │ andls r4, r4, ip, ror r4 │ │ │ │ @@ -61701,18 +61701,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf89af7c9 │ │ │ │ ldr r9, [fp, r4, lsl #22]! │ │ │ │ stc 7, cr15, [r4, #-776]! @ 0xfffffcf8 │ │ │ │ strdeq pc, [r4], ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq pc, r4, r4, lsr ip @ │ │ │ │ - ldrhteq fp, [r9], #-160 @ 0xffffff60 │ │ │ │ - rsbseq pc, r9, r4, ror #9 │ │ │ │ - rsbseq fp, r9, r2, ror #20 │ │ │ │ - @ instruction: 0x0079f496 │ │ │ │ + ldrhteq fp, [r9], #-168 @ 0xffffff58 │ │ │ │ + rsbseq pc, r9, ip, ror #9 │ │ │ │ + rsbseq fp, r9, sl, ror #20 │ │ │ │ + @ instruction: 0x0079f49e │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feba6074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -ip, lsl #13 │ │ │ │ blls 2a06ec >::_M_default_append(unsigned int)@@Base+0x1ade8> │ │ │ │ @ instruction: 0xf8cd9301 │ │ │ │ @@ -61726,16 +61726,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffa8f7c8 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7c94478 │ │ │ │ blls 14d044 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrshteq fp, [r9], #-148 @ 0xffffff6c │ │ │ │ - rsbseq pc, r9, r8, lsr #8 │ │ │ │ + ldrshteq fp, [r9], #-156 @ 0xffffff64 │ │ │ │ + rsbseq pc, r9, r0, lsr r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba60d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -61748,16 +61748,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff7cf7c8 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7c94478 │ │ │ │ blls 14cfec │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x0079b99c │ │ │ │ - ldrsbteq pc, [r9], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbseq fp, r9, r4, lsr #19 │ │ │ │ + ldrsbteq pc, [r9], #-56 @ 0xffffffc8 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ mcrrmi 0, 8, fp, pc, cr15 │ │ │ │ movwcs r4, #17950 @ 0x461e │ │ │ │ andls r4, r5, ip, ror r4 │ │ │ │ @@ -61837,18 +61837,18 @@ │ │ │ │ stmdami r9, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xff88f7c8 │ │ │ │ ldr r9, [r9, r5, lsl #22]! │ │ │ │ addeq pc, r4, r4, asr #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq pc, r4, r4, lsl sl @ │ │ │ │ - @ instruction: 0x0079b890 │ │ │ │ - rsbseq pc, r9, r4, asr #5 │ │ │ │ - rsbseq fp, r9, lr, lsr r8 │ │ │ │ - rsbseq pc, r9, r2, ror r2 @ │ │ │ │ + @ instruction: 0x0079b898 │ │ │ │ + rsbseq pc, r9, ip, asr #5 │ │ │ │ + rsbseq fp, r9, r6, asr #16 │ │ │ │ + rsbseq pc, r9, sl, ror r2 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r6, [lr], -ip, lsl #18 │ │ │ │ @ instruction: 0x460f4691 │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @@ -61942,41 +61942,41 @@ │ │ │ │ vtst.8 d20, d0, d0 │ │ │ │ ldrbtmi r3, [r8], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf7c8300c │ │ │ │ stmdami lr, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ cdp2 7, 11, cr15, cr0, cr8, {6} │ │ │ │ svclt 0x0000e788 │ │ │ │ - rsbseq fp, r9, sl, asr #14 │ │ │ │ - rsbseq pc, r9, lr, ror r1 @ │ │ │ │ - rsbseq fp, r9, r0, lsr r7 │ │ │ │ - rsbseq pc, r9, r4, ror #2 │ │ │ │ - rsbseq fp, r9, r2, lsl r7 │ │ │ │ - rsbseq pc, r9, r6, asr #2 │ │ │ │ - ldrshteq fp, [r9], #-106 @ 0xffffff96 │ │ │ │ - rsbseq pc, r9, lr, lsr #2 │ │ │ │ - rsbseq fp, r9, r2, asr #13 │ │ │ │ - ldrshteq pc, [r9], #-6 @ │ │ │ │ - rsbseq fp, r9, lr, lsl #13 │ │ │ │ - rsbseq pc, r9, r2, asr #1 │ │ │ │ + rsbseq fp, r9, r2, asr r7 │ │ │ │ + rsbseq pc, r9, r6, lsl #3 │ │ │ │ + rsbseq fp, r9, r8, lsr r7 │ │ │ │ + rsbseq pc, r9, ip, ror #2 │ │ │ │ + rsbseq fp, r9, sl, lsl r7 │ │ │ │ + rsbseq pc, r9, lr, asr #2 │ │ │ │ + rsbseq fp, r9, r2, lsl #14 │ │ │ │ + rsbseq pc, r9, r6, lsr r1 @ │ │ │ │ + rsbseq fp, r9, sl, asr #13 │ │ │ │ + ldrshteq pc, [r9], #-14 @ │ │ │ │ + @ instruction: 0x0079b696 │ │ │ │ + rsbseq pc, r9, sl, asr #1 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 10a710 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strcs r6, [r0], #-2318 @ 0xfffff6f2 │ │ │ │ ldmdbvs r5!, {r2, r3, r4, sp, lr} │ │ │ │ vhsub.u8 d20, d16, d21 │ │ │ │ @ instruction: 0x46918139 │ │ │ │ ldrmi r4, [fp], r7, lsl #12 │ │ │ │ cdp 6, 11, cr4, cr7, cr8, {4} │ │ │ │ subs r8, r4, r0, lsl #22 │ │ │ │ svceq 0x0014f1bc │ │ │ │ mrshi pc, (UNDEF: 4) @ │ │ │ │ - bleq 88a8e0 │ │ │ │ + bleq 88a8e0 │ │ │ │ blvs ff08ad50 │ │ │ │ b 1429560 │ │ │ │ ldrbmi r0, [r3], #-2756 @ 0xfffff53c │ │ │ │ blvs ff28ad6c │ │ │ │ blpl 8a8ec │ │ │ │ blx 48ae68 │ │ │ │ bleq 11cab68 │ │ │ │ @@ -62039,15 +62039,15 @@ │ │ │ │ blvs 10a7d8 │ │ │ │ blmi ff20ae60 │ │ │ │ blx 48af58 │ │ │ │ adchi pc, r3, r0, asr #6 │ │ │ │ @ instruction: 0x3181f895 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rsbsle r2, sl, r4, lsl fp │ │ │ │ - bleq 88a9fc │ │ │ │ + bleq 88a9fc │ │ │ │ blmi ff08ae6c │ │ │ │ bleq 11cac70 │ │ │ │ blmi ff28ae84 │ │ │ │ blx 48af7c │ │ │ │ @ instruction: 0xeeb4d95d │ │ │ │ vsqrt.f64 d20, d7 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ @@ -62122,18 +62122,18 @@ │ │ │ │ blvc ff1caf98 │ │ │ │ blvs 120afa0 │ │ │ │ movwcs lr, #5895 @ 0x1707 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ ldc 5, cr2, [sp], #4 │ │ │ │ strtmi r8, [r8], -r2, lsl #22 │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - rsbseq fp, r9, sl, lsr #9 │ │ │ │ - ldrsbteq lr, [r9], #-238 @ 0xffffff12 │ │ │ │ - rsbseq fp, r9, r6, lsr r4 │ │ │ │ - rsbseq lr, r9, sl, ror #28 │ │ │ │ + ldrhteq fp, [r9], #-66 @ 0xffffffbe │ │ │ │ + rsbseq lr, r9, r6, ror #29 │ │ │ │ + rsbseq fp, r9, lr, lsr r4 │ │ │ │ + rsbseq lr, r9, r2, ror lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrmi pc, [r8, #2271]! @ 0x8df │ │ │ │ @ instruction: 0xf8df468b │ │ │ │ @ instruction: 0xb09515b8 │ │ │ │ @@ -62499,42 +62499,42 @@ │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 178d9e4 │ │ │ │ @ instruction: 0xf7c1e7e2 │ │ │ │ svclt 0x0000eee8 │ │ │ │ addeq pc, r4, r0, ror #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq fp, r9, r4, asr #3 │ │ │ │ - ldrshteq lr, [r9], #-184 @ 0xffffff48 │ │ │ │ + rsbseq fp, r9, ip, asr #3 │ │ │ │ + rsbseq lr, r9, r0, lsl #24 │ │ │ │ addeq pc, r4, r2, lsl r3 @ │ │ │ │ - rsbseq fp, r9, sl, asr #1 │ │ │ │ - ldrshteq lr, [r9], #-174 @ 0xffffff52 │ │ │ │ - ldrhteq fp, [r9], #-2 │ │ │ │ - rsbseq lr, r9, r6, ror #21 │ │ │ │ - ldrshteq sl, [r9], #-242 @ 0xffffff0e │ │ │ │ - rsbseq lr, r9, r6, lsr #20 │ │ │ │ - rsbseq sl, r9, sl, lsr #31 │ │ │ │ - ldrsbteq sl, [r9], #-230 @ 0xffffff1a │ │ │ │ - rsbseq lr, r9, sl, lsl #18 │ │ │ │ - ldrhteq sl, [r9], #-238 @ 0xffffff12 │ │ │ │ - ldrshteq lr, [r9], #-130 @ 0xffffff7e │ │ │ │ - rsbseq sl, r9, r2, lsr #29 │ │ │ │ - ldrsbteq lr, [r9], #-134 @ 0xffffff7a │ │ │ │ - rsbseq sl, r9, r6, lsl #29 │ │ │ │ - ldrhteq lr, [r9], #-138 @ 0xffffff76 │ │ │ │ - rsbseq sl, r9, ip, ror #28 │ │ │ │ - rsbseq lr, r9, r0, lsr #17 │ │ │ │ - rsbseq sl, r9, r8, lsr lr │ │ │ │ - rsbseq lr, r9, ip, ror #16 │ │ │ │ - rsbseq sl, r9, r0, lsr #28 │ │ │ │ - rsbseq lr, r9, r2, asr r8 │ │ │ │ - rsbseq sl, r9, r2, lsl #28 │ │ │ │ - rsbseq lr, r9, r4, lsr r8 │ │ │ │ - rsbseq sl, r9, r8, ror #27 │ │ │ │ - rsbseq lr, r9, sl, lsl r8 │ │ │ │ + ldrsbteq fp, [r9], #-2 │ │ │ │ + rsbseq lr, r9, r6, lsl #22 │ │ │ │ + ldrhteq fp, [r9], #-10 │ │ │ │ + rsbseq lr, r9, lr, ror #21 │ │ │ │ + ldrshteq sl, [r9], #-250 @ 0xffffff06 │ │ │ │ + rsbseq lr, r9, lr, lsr #20 │ │ │ │ + ldrhteq sl, [r9], #-242 @ 0xffffff0e │ │ │ │ + ldrsbteq sl, [r9], #-238 @ 0xffffff12 │ │ │ │ + rsbseq lr, r9, r2, lsl r9 │ │ │ │ + rsbseq sl, r9, r6, asr #29 │ │ │ │ + ldrshteq lr, [r9], #-138 @ 0xffffff76 │ │ │ │ + rsbseq sl, r9, sl, lsr #29 │ │ │ │ + ldrsbteq lr, [r9], #-142 @ 0xffffff72 │ │ │ │ + rsbseq sl, r9, lr, lsl #29 │ │ │ │ + rsbseq lr, r9, r2, asr #17 │ │ │ │ + rsbseq sl, r9, r4, ror lr │ │ │ │ + rsbseq lr, r9, r8, lsr #17 │ │ │ │ + rsbseq sl, r9, r0, asr #28 │ │ │ │ + rsbseq lr, r9, r4, ror r8 │ │ │ │ + rsbseq sl, r9, r8, lsr #28 │ │ │ │ + rsbseq lr, r9, sl, asr r8 │ │ │ │ + rsbseq sl, r9, sl, lsl #28 │ │ │ │ + rsbseq lr, r9, ip, lsr r8 │ │ │ │ + ldrshteq sl, [r9], #-208 @ 0xffffff30 │ │ │ │ + rsbseq lr, r9, r2, lsr #16 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 10213b0 │ │ │ │ blmi 10213d8 │ │ │ │ addlt r4, r4, sl, ror r4 │ │ │ │ @@ -62598,20 +62598,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf998f7c8 │ │ │ │ ldr r9, [lr, r1, lsl #22]! │ │ │ │ cdp 7, 2, cr15, cr2, cr1, {6} │ │ │ │ addeq lr, r4, r0, lsr #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq lr, r4, sl, lsr #28 │ │ │ │ - @ instruction: 0x0079ac9a │ │ │ │ - rsbseq lr, r9, lr, asr #13 │ │ │ │ - rsbseq sl, r9, ip, ror ip │ │ │ │ - ldrhteq lr, [r9], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq sl, r9, lr, asr ip │ │ │ │ - @ instruction: 0x0079e692 │ │ │ │ + rsbseq sl, r9, r2, lsr #25 │ │ │ │ + ldrsbteq lr, [r9], #-102 @ 0xffffff9a │ │ │ │ + rsbseq sl, r9, r4, lsl #25 │ │ │ │ + ldrhteq lr, [r9], #-104 @ 0xffffff98 │ │ │ │ + rsbseq sl, r9, r6, ror #24 │ │ │ │ + @ instruction: 0x0079e69a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ @ instruction: 0x4770f8df │ │ │ │ @ instruction: 0xf8df4605 │ │ │ │ adclt r0, r3, r0, ror r7 │ │ │ │ @@ -62870,15 +62870,15 @@ │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ addeq lr, r8, pc, asr #20 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ @ instruction: 0x3180f891 │ │ │ │ ldmdble r1, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ biceq pc, r0, #3 │ │ │ │ andsle r2, r5, r0, asr #23 │ │ │ │ - blvc 88b6e8 │ │ │ │ + blvc 88b6e8 │ │ │ │ blvc ff08bb7c │ │ │ │ blx 48bc70 │ │ │ │ vldr d13, [r1, #72] @ 0x48 │ │ │ │ @ instruction: 0xeeb47b22 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ stmdale fp, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r4], -r9 │ │ │ │ @@ -63087,53 +63087,53 @@ │ │ │ │ stmdami ip!, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7c74478 │ │ │ │ @ instruction: 0xf04ffdc3 │ │ │ │ strb r3, [r1, #767] @ 0x2ff │ │ │ │ addeq lr, r4, r8, ror #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sl, r9, ip, asr fp │ │ │ │ - rsbseq lr, r9, lr, lsl #11 │ │ │ │ + rsbseq sl, r9, r4, ror #22 │ │ │ │ + @ instruction: 0x0079e596 │ │ │ │ addeq lr, r4, r4, lsr #25 │ │ │ │ - rsbseq sl, r9, lr, lsl #21 │ │ │ │ - rsbseq lr, r9, r0, asr #9 │ │ │ │ - rsbseq sl, r9, r0, ror #20 │ │ │ │ - rsbseq sl, r9, lr, lsr #18 │ │ │ │ - rsbseq lr, r9, r0, ror #6 │ │ │ │ - rsbseq sl, r9, lr, lsl #18 │ │ │ │ - rsbseq lr, r9, r0, asr #6 │ │ │ │ - ldrsbteq sl, [r9], #-118 @ 0xffffff8a │ │ │ │ - @ instruction: 0x0079a790 │ │ │ │ - rsbseq lr, r9, r4, asr #3 │ │ │ │ - rsbseq sl, r9, r6, ror r7 │ │ │ │ - rsbseq lr, r9, sl, lsr #3 │ │ │ │ - rsbseq sl, r9, r2, lsr r7 │ │ │ │ - rsbseq lr, r9, r6, ror #2 │ │ │ │ - rsbseq sl, r9, r2, ror r6 │ │ │ │ - rsbseq lr, r9, r6, lsr #1 │ │ │ │ - rsbseq sl, r9, r4, asr r6 │ │ │ │ - rsbseq lr, r9, r8, lsl #1 │ │ │ │ - rsbseq sl, r9, r6, lsr r6 │ │ │ │ - rsbseq lr, r9, sl, rrx │ │ │ │ - rsbseq sl, r9, sl, lsl r6 │ │ │ │ - rsbseq lr, r9, lr, asr #32 │ │ │ │ - rsbseq sl, r9, ip, asr r5 │ │ │ │ - @ instruction: 0x0079df90 │ │ │ │ - rsbseq sl, r9, r0, asr #10 │ │ │ │ - rsbseq sp, r9, r4, ror pc │ │ │ │ - rsbseq sl, r9, r4, lsr #10 │ │ │ │ - rsbseq sp, r9, r8, asr pc │ │ │ │ - rsbseq sl, r9, r8, lsl #10 │ │ │ │ - rsbseq sp, r9, ip, lsr pc │ │ │ │ - rsbseq sl, r9, lr, ror #9 │ │ │ │ - rsbseq sp, r9, r2, lsr #30 │ │ │ │ - ldrsbteq sl, [r9], #-68 @ 0xffffffbc │ │ │ │ - rsbseq sp, r9, r8, lsl #30 │ │ │ │ - ldrhteq sl, [r9], #-70 @ 0xffffffba │ │ │ │ - rsbseq sp, r9, r8, ror #29 │ │ │ │ + @ instruction: 0x0079aa96 │ │ │ │ + rsbseq lr, r9, r8, asr #9 │ │ │ │ + rsbseq sl, r9, r8, ror #20 │ │ │ │ + rsbseq sl, r9, r6, lsr r9 │ │ │ │ + rsbseq lr, r9, r8, ror #6 │ │ │ │ + rsbseq sl, r9, r6, lsl r9 │ │ │ │ + rsbseq lr, r9, r8, asr #6 │ │ │ │ + ldrsbteq sl, [r9], #-126 @ 0xffffff82 │ │ │ │ + @ instruction: 0x0079a798 │ │ │ │ + rsbseq lr, r9, ip, asr #3 │ │ │ │ + rsbseq sl, r9, lr, ror r7 │ │ │ │ + ldrhteq lr, [r9], #-18 @ 0xffffffee │ │ │ │ + rsbseq sl, r9, sl, lsr r7 │ │ │ │ + rsbseq lr, r9, lr, ror #2 │ │ │ │ + rsbseq sl, r9, sl, ror r6 │ │ │ │ + rsbseq lr, r9, lr, lsr #1 │ │ │ │ + rsbseq sl, r9, ip, asr r6 │ │ │ │ + @ instruction: 0x0079e090 │ │ │ │ + rsbseq sl, r9, lr, lsr r6 │ │ │ │ + rsbseq lr, r9, r2, ror r0 │ │ │ │ + rsbseq sl, r9, r2, lsr #12 │ │ │ │ + rsbseq lr, r9, r6, asr r0 │ │ │ │ + rsbseq sl, r9, r4, ror #10 │ │ │ │ + @ instruction: 0x0079df98 │ │ │ │ + rsbseq sl, r9, r8, asr #10 │ │ │ │ + rsbseq sp, r9, ip, ror pc │ │ │ │ + rsbseq sl, r9, ip, lsr #10 │ │ │ │ + rsbseq sp, r9, r0, ror #30 │ │ │ │ + rsbseq sl, r9, r0, lsl r5 │ │ │ │ + rsbseq sp, r9, r4, asr #30 │ │ │ │ + ldrshteq sl, [r9], #-70 @ 0xffffffba │ │ │ │ + rsbseq sp, r9, sl, lsr #30 │ │ │ │ + ldrsbteq sl, [r9], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq sp, r9, r0, lsl pc │ │ │ │ + ldrhteq sl, [r9], #-78 @ 0xffffffb2 │ │ │ │ + ldrshteq sp, [r9], #-224 @ 0xffffff20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feba76a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd0 │ │ │ │ strmi fp, [r7], -r7, lsl #1 │ │ │ │ vrsubhn.i64 d4, q6, q4 │ │ │ │ @ instruction: 0x4606f873 │ │ │ │ @@ -63141,15 +63141,15 @@ │ │ │ │ @ instruction: 0xd1281c5a │ │ │ │ mrrcne 9, 10, r6, r3, cr2 @ │ │ │ │ movwcs fp, #7944 @ 0x1f08 │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ strtmi r4, [r5], -r9, lsr #12 │ │ │ │ ldrtmi r6, [r8], -r3, ror #16 │ │ │ │ - blmi 88e634 │ │ │ │ + blmi 88e634 │ │ │ │ strcs lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ ldmdavs r4!, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ @ instruction: 0x4603fcf7 │ │ │ │ rscle r2, ip, r1, lsl #16 │ │ │ │ @ instruction: 0xf6409005 │ │ │ │ stmdami ip!, {r0, r2, r4, r5, r7, r8, sp} │ │ │ │ @@ -63193,22 +63193,22 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r2], #-796 @ 0xfffffce4 │ │ │ │ stmdbls r5, {r0, r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7c74478 │ │ │ │ blls 1cf958 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - @ instruction: 0x0079a39c │ │ │ │ - ldrsbteq sp, [r9], #-208 @ 0xffffff30 │ │ │ │ - rsbseq sl, r9, lr, asr #6 │ │ │ │ - rsbseq sp, r9, r2, lsl #27 │ │ │ │ - rsbseq sl, r9, r4, lsr #6 │ │ │ │ - rsbseq sp, r9, r8, asr sp │ │ │ │ - rsbseq sl, r9, r8, lsl #6 │ │ │ │ - rsbseq sp, r9, ip, lsr sp │ │ │ │ + rsbseq sl, r9, r4, lsr #7 │ │ │ │ + ldrsbteq sp, [r9], #-216 @ 0xffffff28 │ │ │ │ + rsbseq sl, r9, r6, asr r3 │ │ │ │ + rsbseq sp, r9, sl, lsl #27 │ │ │ │ + rsbseq sl, r9, ip, lsr #6 │ │ │ │ + rsbseq sp, r9, r0, ror #26 │ │ │ │ + rsbseq sl, r9, r0, lsl r3 │ │ │ │ + rsbseq sp, r9, r4, asr #26 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi ffabc824 │ │ │ │ strcs r4, [r0], -r9, ror #19 │ │ │ │ svcmi 0x00e9447a │ │ │ │ @@ -63440,71 +63440,71 @@ │ │ │ │ ldrb pc, [fp], -r7, lsl #22 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00d99999 │ │ │ │ @ instruction: 0xffffc8cd │ │ │ │ addeq lr, r4, r0, lsl r4 │ │ │ │ - rsbseq sl, r9, ip, ror r3 │ │ │ │ + rsbseq sl, r9, r4, lsl #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sl, r9, r6, asr #6 │ │ │ │ - rsbseq sl, r9, r2, lsl #5 │ │ │ │ - ldrhteq sp, [r9], #-198 @ 0xffffff3a │ │ │ │ + rsbseq sl, r9, lr, asr #6 │ │ │ │ + rsbseq sl, r9, sl, lsl #5 │ │ │ │ + ldrhteq sp, [r9], #-206 @ 0xffffff32 │ │ │ │ ldrdeq lr, [r4], r0 │ │ │ │ - rsbseq sl, r9, r8, ror #4 │ │ │ │ - rsbseq sl, r9, r2, lsl r3 │ │ │ │ - rsbseq sl, r9, ip, asr #6 │ │ │ │ - rsbseq sl, r9, r4, lsl #4 │ │ │ │ - rsbseq sp, r9, r8, lsr ip │ │ │ │ + rsbseq sl, r9, r0, ror r2 │ │ │ │ + rsbseq sl, r9, sl, lsl r3 │ │ │ │ + rsbseq sl, r9, r4, asr r3 │ │ │ │ + rsbseq sl, r9, ip, lsl #4 │ │ │ │ + rsbseq sp, r9, r0, asr #24 │ │ │ │ andeq r0, r0, r1, lsr ip │ │ │ │ - rsbseq sl, r9, sl, lsr #6 │ │ │ │ + rsbseq sl, r9, r2, lsr r3 │ │ │ │ @ instruction: 0xffffc769 │ │ │ │ - ldrhteq sl, [r9], #-18 @ 0xffffffee │ │ │ │ - rsbseq sp, r9, r6, ror #23 │ │ │ │ - @ instruction: 0x0079a198 │ │ │ │ - rsbseq sp, r9, ip, asr #23 │ │ │ │ + ldrhteq sl, [r9], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq sp, r9, lr, ror #23 │ │ │ │ + rsbseq sl, r9, r0, lsr #3 │ │ │ │ + ldrsbteq sp, [r9], #-180 @ 0xffffff4c │ │ │ │ @ instruction: 0xffffc63d │ │ │ │ @ instruction: 0xffffd4c9 │ │ │ │ @ instruction: 0xffffe7d3 │ │ │ │ @ instruction: 0xffffe76f │ │ │ │ - rsbseq sl, r9, r6, asr #5 │ │ │ │ + rsbseq sl, r9, lr, asr #5 │ │ │ │ @ instruction: 0xfffffd2d │ │ │ │ - rsbseq sl, r9, r6, lsl r1 │ │ │ │ - rsbseq sp, r9, sl, asr #22 │ │ │ │ - ldrshteq sl, [r9], #-12 │ │ │ │ - rsbseq sp, r9, r0, lsr fp │ │ │ │ - rsbseq sl, r9, r2, ror #1 │ │ │ │ - rsbseq sp, r9, r4, lsl fp │ │ │ │ + rsbseq sl, r9, lr, lsl r1 │ │ │ │ + rsbseq sp, r9, r2, asr fp │ │ │ │ + rsbseq sl, r9, r4, lsl #2 │ │ │ │ + rsbseq sp, r9, r8, lsr fp │ │ │ │ + rsbseq sl, r9, sl, ror #1 │ │ │ │ + rsbseq sp, r9, ip, lsl fp │ │ │ │ muleq r0, r1, r0 │ │ │ │ muleq r0, pc, r4 @ │ │ │ │ - rsbseq sl, r9, ip, lsr #1 │ │ │ │ - rsbseq sp, r9, r0, ror #21 │ │ │ │ + ldrhteq sl, [r9], #-4 │ │ │ │ + rsbseq sp, r9, r8, ror #21 │ │ │ │ @ instruction: 0xffffd607 │ │ │ │ - rsbseq sl, r9, r0, lsl #1 │ │ │ │ - ldrhteq sp, [r9], #-164 @ 0xffffff5c │ │ │ │ - rsbseq sl, r9, r4, rrx │ │ │ │ - @ instruction: 0x0079da9e │ │ │ │ + rsbseq sl, r9, r8, lsl #1 │ │ │ │ + ldrhteq sp, [r9], #-172 @ 0xffffff54 │ │ │ │ + rsbseq sl, r9, ip, rrx │ │ │ │ + rsbseq sp, r9, r6, lsr #21 │ │ │ │ @ instruction: 0xffffc485 │ │ │ │ - rsbseq sl, r9, lr, lsl r0 │ │ │ │ - rsbseq sp, r9, r2, asr sl │ │ │ │ + rsbseq sl, r9, r6, lsr #32 │ │ │ │ + rsbseq sp, r9, sl, asr sl │ │ │ │ @ instruction: 0xfffff2ad │ │ │ │ - ldrshteq r9, [r9], #-242 @ 0xffffff0e │ │ │ │ - rsbseq sp, r9, r6, lsr #20 │ │ │ │ + ldrshteq r9, [r9], #-250 @ 0xffffff06 │ │ │ │ + rsbseq sp, r9, lr, lsr #20 │ │ │ │ @ instruction: 0xffffc15d │ │ │ │ - rsbseq r9, r9, r6, asr #31 │ │ │ │ - ldrshteq sp, [r9], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r9, r9, lr, asr #31 │ │ │ │ + rsbseq sp, r9, r2, lsl #20 │ │ │ │ @ instruction: 0xffffc0b5 │ │ │ │ - @ instruction: 0x00799f9a │ │ │ │ - rsbseq sp, r9, lr, asr #19 │ │ │ │ + rsbseq r9, r9, r2, lsr #31 │ │ │ │ + ldrsbteq sp, [r9], #-150 @ 0xffffff6a │ │ │ │ @ instruction: 0xffffc04d │ │ │ │ - rsbseq r9, r9, sl, ror #30 │ │ │ │ - @ instruction: 0x0079d99e │ │ │ │ + rsbseq r9, r9, r2, ror pc │ │ │ │ + rsbseq sp, r9, r6, lsr #19 │ │ │ │ @ instruction: 0xffffb0a1 │ │ │ │ - rsbseq r9, r9, ip, lsr pc │ │ │ │ - rsbseq sp, r9, r0, ror r9 │ │ │ │ + rsbseq r9, r9, r4, asr #30 │ │ │ │ + rsbseq sp, r9, r8, ror r9 │ │ │ │ strtmi r4, [r8], -r7, ror #20 │ │ │ │ ldrbtmi r9, [sl], #-2317 @ 0xfffff6f3 │ │ │ │ @ instruction: 0xf786f0c8 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ stmdami r4!, {r2, r3, ip, lr, pc}^ │ │ │ │ cmppvs lr, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -63602,40 +63602,40 @@ │ │ │ │ ldrbtmi r4, [r8], #-490 @ 0xfffffe16 │ │ │ │ @ instruction: 0xf7c7300c │ │ │ │ ldmdami sp, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9b8f7c7 │ │ │ │ svclt 0x0000e50c │ │ │ │ andeq r0, r0, pc, ror r3 │ │ │ │ - rsbseq r9, r9, r0, lsl lr │ │ │ │ - rsbseq sp, r9, r4, asr #16 │ │ │ │ + rsbseq r9, r9, r8, lsl lr │ │ │ │ + rsbseq sp, r9, ip, asr #16 │ │ │ │ @ instruction: 0xfffff1cd │ │ │ │ - ldrsbteq r9, [r9], #-220 @ 0xffffff24 │ │ │ │ - rsbseq sp, r9, r0, lsl r8 │ │ │ │ + rsbseq r9, r9, r4, ror #27 │ │ │ │ + rsbseq sp, r9, r8, lsl r8 │ │ │ │ @ instruction: 0xffffca1f │ │ │ │ - ldrhteq r9, [r9], #-208 @ 0xffffff30 │ │ │ │ - rsbseq sp, r9, r4, ror #15 │ │ │ │ + ldrhteq r9, [r9], #-216 @ 0xffffff28 │ │ │ │ + rsbseq sp, r9, ip, ror #15 │ │ │ │ @ instruction: 0xffffdcf5 │ │ │ │ - rsbseq r9, r9, ip, ror sp │ │ │ │ - ldrhteq sp, [r9], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r9, r9, r4, lsl #27 │ │ │ │ + ldrhteq sp, [r9], #-120 @ 0xffffff88 │ │ │ │ @ instruction: 0xffffb5af │ │ │ │ - rsbseq r9, r9, r0, asr sp │ │ │ │ - rsbseq sp, r9, r4, lsl #15 │ │ │ │ + rsbseq r9, r9, r8, asr sp │ │ │ │ + rsbseq sp, r9, ip, lsl #15 │ │ │ │ @ instruction: 0xffffbcfb │ │ │ │ - rsbseq r9, r9, r4, lsr #26 │ │ │ │ - rsbseq sp, r9, r8, asr r7 │ │ │ │ + rsbseq r9, r9, ip, lsr #26 │ │ │ │ + rsbseq sp, r9, r0, ror #14 │ │ │ │ @ instruction: 0xffffe2db │ │ │ │ - ldrshteq r9, [r9], #-200 @ 0xffffff38 │ │ │ │ - rsbseq sp, r9, ip, lsr #14 │ │ │ │ + rsbseq r9, r9, r0, lsl #26 │ │ │ │ + rsbseq sp, r9, r4, lsr r7 │ │ │ │ @ instruction: 0xffffb283 │ │ │ │ - rsbseq r9, r9, ip, asr #25 │ │ │ │ - rsbseq sp, r9, r0, lsl #14 │ │ │ │ + ldrsbteq r9, [r9], #-196 @ 0xffffff3c │ │ │ │ + rsbseq sp, r9, r8, lsl #14 │ │ │ │ @ instruction: 0xffffb207 │ │ │ │ - @ instruction: 0x00799c9e │ │ │ │ - ldrsbteq sp, [r9], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r9, r9, r6, lsr #25 │ │ │ │ + ldrsbteq sp, [r9], #-106 @ 0xffffff96 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba7e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -63646,16 +63646,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7c7300c │ │ │ │ stmdami r5, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf960f7c7 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r9, r9, lr, ror #23 │ │ │ │ - rsbseq sp, r9, r2, lsr #12 │ │ │ │ + ldrshteq r9, [r9], #-182 @ 0xffffff4a │ │ │ │ + rsbseq sp, r9, sl, lsr #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi f62728 │ │ │ │ blmi f62744 │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -63715,22 +63715,22 @@ │ │ │ │ @ instruction: 0xf7c7300c │ │ │ │ stmdami ip, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c74478 │ │ │ │ @ instruction: 0xe7c9f8d9 │ │ │ │ stcl 7, cr15, [r4, #-768]! @ 0xfffffd00 │ │ │ │ addeq sp, r4, r8, lsl sp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, r9, ip, ror ip │ │ │ │ + rsbseq r9, r9, r4, lsl #25 │ │ │ │ umulleq sp, r4, r8, ip │ │ │ │ - rsbseq r9, r9, r6, lsl fp │ │ │ │ - rsbseq sp, r9, sl, asr #10 │ │ │ │ - ldrshteq r9, [r9], #-172 @ 0xffffff54 │ │ │ │ - rsbseq sp, r9, r0, lsr r5 │ │ │ │ - ldrsbteq r9, [r9], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r9, r9, r0, lsl #25 │ │ │ │ + rsbseq r9, r9, lr, lsl fp │ │ │ │ + rsbseq sp, r9, r2, asr r5 │ │ │ │ + rsbseq r9, r9, r4, lsl #22 │ │ │ │ + rsbseq sp, r9, r8, lsr r5 │ │ │ │ + rsbseq r9, r9, r6, ror #21 │ │ │ │ + rsbseq r9, r9, r8, lsl #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldrbpl pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0x4604b099 │ │ │ │ ldrbeq pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -64009,44 +64009,44 @@ │ │ │ │ @ instruction: 0xf04f4823 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 7, 8, cr15, cr14, cr6, {6} │ │ │ │ @ instruction: 0xf7c0e7b7 │ │ │ │ svclt 0x0000eb1a │ │ │ │ addeq sp, r4, r8, ror #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x00799a9a │ │ │ │ - rsbseq r9, r9, r4, asr sl │ │ │ │ - @ instruction: 0x00799b92 │ │ │ │ - rsbseq r9, r9, r0, lsl #19 │ │ │ │ + rsbseq r9, r9, r2, lsr #21 │ │ │ │ + rsbseq r9, r9, ip, asr sl │ │ │ │ + @ instruction: 0x00799b9a │ │ │ │ + rsbseq r9, r9, r8, lsl #19 │ │ │ │ addeq sp, r4, ip, lsl #21 │ │ │ │ - rsbseq r9, r9, r2, ror #21 │ │ │ │ - rsbseq r9, r9, lr, ror #17 │ │ │ │ - rsbseq sp, r9, r2, lsr #6 │ │ │ │ - rsbseq r9, r9, lr, lsr #17 │ │ │ │ - rsbseq r9, r9, r2, lsr #15 │ │ │ │ - ldrsbteq sp, [r9], #-22 @ 0xffffffea │ │ │ │ - rsbseq r9, r9, ip, ror #14 │ │ │ │ - rsbseq sp, r9, r0, lsr #3 │ │ │ │ - rsbseq r9, r9, r4, lsr r7 │ │ │ │ - rsbseq sp, r9, r8, ror #2 │ │ │ │ - rsbseq r9, r9, ip, asr #18 │ │ │ │ - ldrshteq r9, [r9], #-102 @ 0xffffff9a │ │ │ │ - rsbseq sp, r9, sl, lsr #2 │ │ │ │ - ldrsbteq r9, [r9], #-106 @ 0xffffff96 │ │ │ │ - rsbseq sp, r9, ip, lsl #2 │ │ │ │ - ldrhteq r9, [r9], #-106 @ 0xffffff96 │ │ │ │ - rsbseq sp, r9, ip, ror #1 │ │ │ │ - @ instruction: 0x0079969e │ │ │ │ - ldrsbteq sp, [r9], #-0 │ │ │ │ - rsbseq r9, r9, r2, lsl #13 │ │ │ │ - ldrhteq sp, [r9], #-4 │ │ │ │ - rsbseq r9, r9, r6, ror #12 │ │ │ │ - @ instruction: 0x0079d098 │ │ │ │ - rsbseq r9, r9, ip, asr #12 │ │ │ │ - rsbseq sp, r9, lr, ror r0 │ │ │ │ + rsbseq r9, r9, sl, ror #21 │ │ │ │ + ldrshteq r9, [r9], #-134 @ 0xffffff7a │ │ │ │ + rsbseq sp, r9, sl, lsr #6 │ │ │ │ + ldrhteq r9, [r9], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r9, r9, sl, lsr #15 │ │ │ │ + ldrsbteq sp, [r9], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r9, r9, r4, ror r7 │ │ │ │ + rsbseq sp, r9, r8, lsr #3 │ │ │ │ + rsbseq r9, r9, ip, lsr r7 │ │ │ │ + rsbseq sp, r9, r0, ror r1 │ │ │ │ + rsbseq r9, r9, r4, asr r9 │ │ │ │ + ldrshteq r9, [r9], #-110 @ 0xffffff92 │ │ │ │ + rsbseq sp, r9, r2, lsr r1 │ │ │ │ + rsbseq r9, r9, r2, ror #13 │ │ │ │ + rsbseq sp, r9, r4, lsl r1 │ │ │ │ + rsbseq r9, r9, r2, asr #13 │ │ │ │ + ldrshteq sp, [r9], #-4 │ │ │ │ + rsbseq r9, r9, r6, lsr #13 │ │ │ │ + ldrsbteq sp, [r9], #-8 │ │ │ │ + rsbseq r9, r9, sl, lsl #13 │ │ │ │ + ldrhteq sp, [r9], #-12 │ │ │ │ + rsbseq r9, r9, lr, ror #12 │ │ │ │ + rsbseq sp, r9, r0, lsr #1 │ │ │ │ + rsbseq r9, r9, r4, asr r6 │ │ │ │ + rsbseq sp, r9, r6, lsl #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 188f628 │ │ │ │ ldclmi 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ tstcs r3, #3358720 @ 0x334000 │ │ │ │ strcs pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ @@ -64287,15 +64287,15 @@ │ │ │ │ cdp 5, 0, cr2, cr4, cr1, {0} │ │ │ │ @ instruction: 0xeeb85a90 │ │ │ │ strbt r4, [r0], r4, ror #23 │ │ │ │ @ instruction: 0x3181f892 │ │ │ │ @ instruction: 0xf47f079b │ │ │ │ mrc 15, 5, sl, cr0, cr7, {2} │ │ │ │ teqlt r5, #202752 @ 0x31800 │ │ │ │ - blvc 88cd14 │ │ │ │ + blvc 88cd14 │ │ │ │ blcs 8d1ac │ │ │ │ blcc ff24d194 │ │ │ │ blne 120cfb4 │ │ │ │ blcc ff10d1ac │ │ │ │ blx 48d2a4 │ │ │ │ @ instruction: 0xeeb4d944 │ │ │ │ vsqrt.f64 d19, d4 │ │ │ │ @@ -64379,27 +64379,27 @@ │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx feb0f742 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ strdeq sp, [r4], r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq sp, r4, r4, asr #13 │ │ │ │ - rsbseq r9, r9, ip, asr #10 │ │ │ │ - rsbseq r9, r9, lr, lsl r4 │ │ │ │ - rsbseq r9, r9, r0, asr #10 │ │ │ │ - rsbseq r9, r9, r0, ror r2 │ │ │ │ - rsbseq ip, r9, r4, lsr #25 │ │ │ │ - ldrsbteq r9, [r9], #-10 │ │ │ │ - rsbseq ip, r9, ip, lsl #22 │ │ │ │ - ldrhteq r9, [r9], #-12 │ │ │ │ - rsbseq ip, r9, lr, ror #21 │ │ │ │ - rsbseq r9, r9, r0, lsr #1 │ │ │ │ - ldrsbteq ip, [r9], #-164 @ 0xffffff5c │ │ │ │ - rsbseq r9, r9, r4, lsl #1 │ │ │ │ - ldrhteq ip, [r9], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r9, r9, r4, asr r5 │ │ │ │ + rsbseq r9, r9, r6, lsr #8 │ │ │ │ + rsbseq r9, r9, r8, asr #10 │ │ │ │ + rsbseq r9, r9, r8, ror r2 │ │ │ │ + rsbseq ip, r9, ip, lsr #25 │ │ │ │ + rsbseq r9, r9, r2, ror #1 │ │ │ │ + rsbseq ip, r9, r4, lsl fp │ │ │ │ + rsbseq r9, r9, r4, asr #1 │ │ │ │ + ldrshteq ip, [r9], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r9, r9, r8, lsr #1 │ │ │ │ + ldrsbteq ip, [r9], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r9, r9, ip, lsl #1 │ │ │ │ + ldrhteq ip, [r9], #-174 @ 0xffffff52 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ umullslt r4, r7, r8, ip │ │ │ │ ldmmi r8, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8dd447c │ │ │ │ @@ -64551,35 +64551,35 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 158f9ec │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7bfe75d │ │ │ │ svclt 0x0000eede │ │ │ │ addeq sp, r4, r8, ror r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq r9, [r9], #-14 │ │ │ │ - rsbseq r9, r9, r2, lsr #1 │ │ │ │ - rsbseq r9, r9, r2, lsl #1 │ │ │ │ - rsbseq r9, r9, r4, rrx │ │ │ │ - @ instruction: 0x00798f94 │ │ │ │ - rsbseq r8, r9, lr, lsr #30 │ │ │ │ + rsbseq r9, r9, r6, asr #1 │ │ │ │ + rsbseq r9, r9, sl, lsr #1 │ │ │ │ + rsbseq r9, r9, sl, lsl #1 │ │ │ │ + rsbseq r9, r9, ip, rrx │ │ │ │ + @ instruction: 0x00798f9c │ │ │ │ + rsbseq r8, r9, r6, lsr pc │ │ │ │ addeq sp, r4, r2, rrx │ │ │ │ - rsbseq r8, r9, r6, lsl #29 │ │ │ │ - ldrhteq ip, [r9], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r8, r9, r8, ror #28 │ │ │ │ - @ instruction: 0x0079c89c │ │ │ │ - rsbseq r8, r9, sl, asr #28 │ │ │ │ - ldrhteq r9, [r9], #-14 │ │ │ │ - rsbseq r8, r9, r8, lsr #28 │ │ │ │ - @ instruction: 0x0079909e │ │ │ │ - rsbseq r8, r9, ip, lsl #28 │ │ │ │ - rsbseq r9, r9, r2, lsl #1 │ │ │ │ - rsbseq r8, r9, lr, ror #27 │ │ │ │ - rsbseq r9, r9, r4, rrx │ │ │ │ - ldrsbteq r8, [r9], #-216 @ 0xffffff28 │ │ │ │ - rsbseq ip, r9, sl, lsl #16 │ │ │ │ + rsbseq r8, r9, lr, lsl #29 │ │ │ │ + rsbseq ip, r9, r2, asr #17 │ │ │ │ + rsbseq r8, r9, r0, ror lr │ │ │ │ + rsbseq ip, r9, r4, lsr #17 │ │ │ │ + rsbseq r8, r9, r2, asr lr │ │ │ │ + rsbseq r9, r9, r6, asr #1 │ │ │ │ + rsbseq r8, r9, r0, lsr lr │ │ │ │ + rsbseq r9, r9, r6, lsr #1 │ │ │ │ + rsbseq r8, r9, r4, lsl lr │ │ │ │ + rsbseq r9, r9, sl, lsl #1 │ │ │ │ + ldrshteq r8, [r9], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r9, r9, ip, rrx │ │ │ │ + rsbseq r8, r9, r0, ror #27 │ │ │ │ + rsbseq ip, r9, r2, lsl r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi fe3598 │ │ │ │ blmi fe35b4 │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -64641,24 +64641,24 @@ │ │ │ │ @ instruction: 0xf8e2f7c6 │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ @ instruction: 0xf99ef7c6 │ │ │ │ @ instruction: 0xf7bfe7d7 │ │ │ │ svclt 0x0000ee2a │ │ │ │ addeq ip, r4, r8, lsr #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r9, ip, lsl #28 │ │ │ │ + rsbseq r8, r9, r4, lsl lr │ │ │ │ addeq ip, r4, sl, lsr lr │ │ │ │ - ldrhteq r8, [r9], #-200 @ 0xffffff38 │ │ │ │ - rsbseq ip, r9, ip, ror #13 │ │ │ │ - rsbseq r8, r9, r0, lsr #25 │ │ │ │ - ldrsbteq ip, [r9], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r8, r9, r6, lsl #25 │ │ │ │ - ldrhteq ip, [r9], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r8, r9, r8, ror #24 │ │ │ │ - rsbseq r8, r9, sl, lsl #28 │ │ │ │ + rsbseq r8, r9, r0, asr #25 │ │ │ │ + ldrshteq ip, [r9], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r8, r9, r8, lsr #25 │ │ │ │ + ldrsbteq ip, [r9], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r8, r9, lr, lsl #25 │ │ │ │ + rsbseq ip, r9, r2, asr #13 │ │ │ │ + rsbseq r8, r9, r0, ror ip │ │ │ │ + rsbseq r8, r9, r2, lsl lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi f636d4 │ │ │ │ blmi f636f0 │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -64718,22 +64718,22 @@ │ │ │ │ @ instruction: 0xf7c6300c │ │ │ │ stmdami ip, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c64478 │ │ │ │ strb pc, [r9, r3, lsl #18] @ │ │ │ │ stc 7, cr15, [lr, #764] @ 0x2fc │ │ │ │ addeq ip, r4, ip, ror #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq r8, [r9], #-192 @ 0xffffff40 │ │ │ │ + ldrsbteq r8, [r9], #-200 @ 0xffffff38 │ │ │ │ addeq ip, r4, ip, ror #25 │ │ │ │ - rsbseq r8, r9, sl, ror #22 │ │ │ │ - @ instruction: 0x0079c59e │ │ │ │ - rsbseq r8, r9, r0, asr fp │ │ │ │ - rsbseq ip, r9, r4, lsl #11 │ │ │ │ - rsbseq r8, r9, r2, lsr fp │ │ │ │ - ldrsbteq r8, [r9], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r8, r9, r2, ror fp │ │ │ │ + rsbseq ip, r9, r6, lsr #11 │ │ │ │ + rsbseq r8, r9, r8, asr fp │ │ │ │ + rsbseq ip, r9, ip, lsl #11 │ │ │ │ + rsbseq r8, r9, sl, lsr fp │ │ │ │ + ldrsbteq r8, [r9], #-204 @ 0xffffff34 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi fe3800 │ │ │ │ blmi fe381c │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -64795,24 +64795,24 @@ │ │ │ │ @ instruction: 0xffaef7c5 │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ @ instruction: 0xf86af7c6 │ │ │ │ @ instruction: 0xf7bfe7d7 │ │ │ │ svclt 0x0000ecf6 │ │ │ │ addeq ip, r4, r0, asr #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r9, r4, lsr #23 │ │ │ │ + rsbseq r8, r9, ip, lsr #23 │ │ │ │ ldrdeq ip, [r4], r2 │ │ │ │ - rsbseq r8, r9, r0, asr sl │ │ │ │ - rsbseq ip, r9, r4, lsl #9 │ │ │ │ - rsbseq r8, r9, r8, lsr sl │ │ │ │ - rsbseq ip, r9, ip, ror #8 │ │ │ │ - rsbseq r8, r9, lr, lsl sl │ │ │ │ - rsbseq ip, r9, r2, asr r4 │ │ │ │ - rsbseq r8, r9, r0, lsl #20 │ │ │ │ - rsbseq r8, r9, r2, lsr #23 │ │ │ │ + rsbseq r8, r9, r8, asr sl │ │ │ │ + rsbseq ip, r9, ip, lsl #9 │ │ │ │ + rsbseq r8, r9, r0, asr #20 │ │ │ │ + rsbseq ip, r9, r4, ror r4 │ │ │ │ + rsbseq r8, r9, r6, lsr #20 │ │ │ │ + rsbseq ip, r9, sl, asr r4 │ │ │ │ + rsbseq r8, r9, r8, lsl #20 │ │ │ │ + rsbseq r8, r9, sl, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba90e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q5, q6 │ │ │ │ stmdbmi sl, {r0, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c04479 │ │ │ │ @@ -64821,17 +64821,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x51baf640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff74f7c5 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf830f7c6 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r8, r9, r4, ror sl │ │ │ │ - rsbseq r8, r9, ip, lsl #19 │ │ │ │ - rsbseq r8, r9, r2, lsl #24 │ │ │ │ + rsbseq r8, r9, ip, ror sl │ │ │ │ + @ instruction: 0x00798994 │ │ │ │ + rsbseq r8, r9, sl, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba9134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q5, q6 │ │ │ │ stmdbmi sl, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c04479 │ │ │ │ @@ -64840,17 +64840,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ bicpl pc, pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff4ef7c5 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf80af7c6 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r8, r9, r8, lsr #20 │ │ │ │ - rsbseq r8, r9, r0, asr #18 │ │ │ │ - ldrhteq r8, [r9], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r8, r9, r0, lsr sl │ │ │ │ + rsbseq r8, r9, r8, asr #18 │ │ │ │ + ldrhteq r8, [r9], #-190 @ 0xffffff42 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba9180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q5, q6 │ │ │ │ stmdbmi sl, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c04479 │ │ │ │ @@ -64859,17 +64859,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnpl pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff28f7c5 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xffe4f7c5 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - ldrsbteq r8, [r9], #-156 @ 0xffffff64 │ │ │ │ - ldrshteq r8, [r9], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r8, r9, sl, ror #22 │ │ │ │ + rsbseq r8, r9, r4, ror #19 │ │ │ │ + ldrshteq r8, [r9], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r8, r9, r2, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feba91cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q5, q6 │ │ │ │ stmdbmi sl, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c04479 │ │ │ │ @@ -64878,17 +64878,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnspl pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff02f7c5 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xffbef7c5 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - @ instruction: 0x00798990 │ │ │ │ - rsbseq r8, r9, r8, lsr #17 │ │ │ │ - rsbseq r8, r9, lr, lsl fp │ │ │ │ + @ instruction: 0x00798998 │ │ │ │ + ldrhteq r8, [r9], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r8, r9, r6, lsr #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ strlt r6, [r0, #-2322] @ 0xfffff6ee │ │ │ │ ldmvs r0, {r0, r8, fp, ip, pc} │ │ │ │ svceq 0x0040ebb1 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ stmdacs r0, {r0, r1, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ ldmib r2, {r4, r8, sl, fp, ip, lr, pc}^ │ │ │ │ @@ -65135,27 +65135,27 @@ │ │ │ │ stc2 7, cr15, [r6, #-788] @ 0xfffffcec │ │ │ │ strbmi r4, [r9], -lr, lsl #16 │ │ │ │ @ instruction: 0xf7c54478 │ │ │ │ strbt pc, [pc], -r1, asr #27 @ │ │ │ │ ... │ │ │ │ addeq ip, r4, r8, ror r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r9, r2, lsl #21 │ │ │ │ - rsbseq ip, r9, r2, lsl #4 │ │ │ │ + rsbseq r8, r9, sl, lsl #21 │ │ │ │ + rsbseq ip, r9, sl, lsl #4 │ │ │ │ addeq ip, r4, ip, lsl r9 │ │ │ │ - rsbseq r8, r9, r2, ror #20 │ │ │ │ - @ instruction: 0x00798890 │ │ │ │ - ldrsbteq r8, [r9], #-116 @ 0xffffff8c │ │ │ │ - rsbseq fp, r9, r4, asr pc │ │ │ │ - rsbseq r8, r9, r4, ror #14 │ │ │ │ - rsbseq fp, r9, r4, ror #29 │ │ │ │ + rsbseq r8, r9, sl, ror #20 │ │ │ │ + @ instruction: 0x00798898 │ │ │ │ + ldrsbteq r8, [r9], #-124 @ 0xffffff84 │ │ │ │ + rsbseq fp, r9, ip, asr pc │ │ │ │ + rsbseq r8, r9, ip, ror #14 │ │ │ │ + rsbseq fp, r9, ip, ror #29 │ │ │ │ @ instruction: 0xf5029b0f │ │ │ │ ldc 2, cr6, [r2, #696] @ 0x2b8 │ │ │ │ ldmdavs sl, {r8, r9, fp, ip, sp, lr} │ │ │ │ - blpl 88da88 │ │ │ │ + blpl 88da88 │ │ │ │ blmi 90da8c │ │ │ │ blcc 11cdf0c │ │ │ │ blcc ff24df1c │ │ │ │ blx 48e014 │ │ │ │ blvc ff18df24 │ │ │ │ smlatbcs r1, ip, pc, fp @ │ │ │ │ cdp 1, 15, cr2, cr1, cr0, {0} │ │ │ │ @@ -65348,44 +65348,44 @@ │ │ │ │ blx 171065e │ │ │ │ @ instruction: 0xf04f4823 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 7, cr15, [r4], {197} @ 0xc5 │ │ │ │ @ instruction: 0xf7bfe754 │ │ │ │ svclt 0x0000e8a0 │ │ │ │ ... │ │ │ │ - @ instruction: 0x00798692 │ │ │ │ - rsbseq fp, r9, r2, lsl lr │ │ │ │ - rsbseq r8, r9, sl, asr #12 │ │ │ │ - rsbseq fp, r9, sl, asr #27 │ │ │ │ - rsbseq r8, r9, ip, lsr #11 │ │ │ │ - rsbseq fp, r9, ip, lsr #26 │ │ │ │ - rsbseq r8, r9, r0, ror #10 │ │ │ │ - ldrsbteq fp, [r9], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r8, r9, lr, lsr r5 │ │ │ │ - ldrhteq fp, [r9], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r8, r9, r0, lsr #10 │ │ │ │ - rsbseq fp, r9, r0, lsr #25 │ │ │ │ - rsbseq r8, r9, r0, lsl #10 │ │ │ │ - rsbseq fp, r9, r0, lsl #25 │ │ │ │ - rsbseq r8, r9, r2, ror #9 │ │ │ │ - rsbseq fp, r9, r2, ror #24 │ │ │ │ - rsbseq r8, r9, r4, asr #9 │ │ │ │ - rsbseq fp, r9, r4, asr #24 │ │ │ │ - rsbseq r8, r9, r6, lsr #9 │ │ │ │ - rsbseq fp, r9, r6, lsr #24 │ │ │ │ - rsbseq r8, r9, r8, lsl #9 │ │ │ │ - rsbseq fp, r9, r8, lsl #24 │ │ │ │ - rsbseq r8, r9, sl, ror #8 │ │ │ │ - rsbseq fp, r9, sl, ror #23 │ │ │ │ - rsbseq r8, r9, ip, asr #8 │ │ │ │ - rsbseq fp, r9, ip, asr #23 │ │ │ │ - rsbseq r8, r9, r6, lsr #8 │ │ │ │ - rsbseq fp, r9, r6, lsr #23 │ │ │ │ - rsbseq r8, r9, ip, lsl #8 │ │ │ │ - rsbseq fp, r9, sl, lsl #23 │ │ │ │ + @ instruction: 0x0079869a │ │ │ │ + rsbseq fp, r9, sl, lsl lr │ │ │ │ + rsbseq r8, r9, r2, asr r6 │ │ │ │ + ldrsbteq fp, [r9], #-210 @ 0xffffff2e │ │ │ │ + ldrhteq r8, [r9], #-84 @ 0xffffffac │ │ │ │ + rsbseq fp, r9, r4, lsr sp │ │ │ │ + rsbseq r8, r9, r8, ror #10 │ │ │ │ + rsbseq fp, r9, r6, ror #25 │ │ │ │ + rsbseq r8, r9, r6, asr #10 │ │ │ │ + rsbseq fp, r9, r6, asr #25 │ │ │ │ + rsbseq r8, r9, r8, lsr #10 │ │ │ │ + rsbseq fp, r9, r8, lsr #25 │ │ │ │ + rsbseq r8, r9, r8, lsl #10 │ │ │ │ + rsbseq fp, r9, r8, lsl #25 │ │ │ │ + rsbseq r8, r9, sl, ror #9 │ │ │ │ + rsbseq fp, r9, sl, ror #24 │ │ │ │ + rsbseq r8, r9, ip, asr #9 │ │ │ │ + rsbseq fp, r9, ip, asr #24 │ │ │ │ + rsbseq r8, r9, lr, lsr #9 │ │ │ │ + rsbseq fp, r9, lr, lsr #24 │ │ │ │ + @ instruction: 0x00798490 │ │ │ │ + rsbseq fp, r9, r0, lsl ip │ │ │ │ + rsbseq r8, r9, r2, ror r4 │ │ │ │ + ldrshteq fp, [r9], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r8, r9, r4, asr r4 │ │ │ │ + ldrsbteq fp, [r9], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r8, r9, lr, lsr #8 │ │ │ │ + rsbseq fp, r9, lr, lsr #23 │ │ │ │ + rsbseq r8, r9, r4, lsl r4 │ │ │ │ + @ instruction: 0x0079bb92 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 18dc9c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ strne pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf8df461d │ │ │ │ @@ -65641,33 +65641,33 @@ │ │ │ │ @ instruction: 0xf7c44641 │ │ │ │ bls 291430 >::_M_default_append(unsigned int)@@Base+0xbb2c> │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e632 │ │ │ │ ... │ │ │ │ addeq ip, r4, r0, lsl #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r9, lr, lsl #6 │ │ │ │ - rsbseq fp, r9, lr, lsl #21 │ │ │ │ + rsbseq r8, r9, r6, lsl r3 │ │ │ │ + @ instruction: 0x0079ba96 │ │ │ │ addeq ip, r4, r8, lsr #3 │ │ │ │ - rsbseq r8, r9, lr, ror #5 │ │ │ │ - ldrhteq r8, [r9], #-2 │ │ │ │ - rsbseq fp, r9, r2, lsr r8 │ │ │ │ - rsbseq r8, r9, r0, ror r0 │ │ │ │ - ldrshteq fp, [r9], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r8, r9, r6, lsr #32 │ │ │ │ - rsbseq fp, r9, r6, lsr #15 │ │ │ │ - rsbseq r8, r9, sl │ │ │ │ - rsbseq fp, r9, sl, lsl #15 │ │ │ │ - rsbseq r7, r9, sl, ror #31 │ │ │ │ - rsbseq fp, r9, sl, ror #14 │ │ │ │ - rsbseq r7, r9, r8, asr #31 │ │ │ │ - rsbseq fp, r9, r8, asr #14 │ │ │ │ + ldrshteq r8, [r9], #-38 @ 0xffffffda │ │ │ │ + ldrhteq r8, [r9], #-10 │ │ │ │ + rsbseq fp, r9, sl, lsr r8 │ │ │ │ + rsbseq r8, r9, r8, ror r0 │ │ │ │ + ldrshteq fp, [r9], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r8, r9, lr, lsr #32 │ │ │ │ + rsbseq fp, r9, lr, lsr #15 │ │ │ │ + rsbseq r8, r9, r2, lsl r0 │ │ │ │ + @ instruction: 0x0079b792 │ │ │ │ + ldrshteq r7, [r9], #-242 @ 0xffffff0e │ │ │ │ + rsbseq fp, r9, r2, ror r7 │ │ │ │ + ldrsbteq r7, [r9], #-240 @ 0xffffff10 │ │ │ │ + rsbseq fp, r9, r0, asr r7 │ │ │ │ + ldrhteq r7, [r9], #-248 @ 0xffffff08 │ │ │ │ + rsbseq fp, r9, r6, lsr r7 │ │ │ │ ldrhteq r7, [r9], #-240 @ 0xffffff10 │ │ │ │ - rsbseq fp, r9, lr, lsr #14 │ │ │ │ - rsbseq r7, r9, r8, lsr #31 │ │ │ │ @ instruction: 0xf6409005 │ │ │ │ stmdami pc!, {r0, r2, r4, r5, r7, r8, lr} @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8d2f7c5 │ │ │ │ stmdbls r5, {r0, r2, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf7c54478 │ │ │ │ @ instruction: 0xf8ddf98d │ │ │ │ @@ -65709,26 +65709,26 @@ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf7c5300c │ │ │ │ stmdami pc, {r0, r7, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7c54478 │ │ │ │ smmulr r3, fp, r9 │ │ │ │ stcl 7, cr15, [r6, #760] @ 0x2f8 │ │ │ │ - ldrshteq r7, [r9], #-236 @ 0xffffff14 │ │ │ │ - rsbseq fp, r9, ip, ror r6 │ │ │ │ - ldrsbteq r7, [r9], #-236 @ 0xffffff14 │ │ │ │ - rsbseq fp, r9, ip, asr r6 │ │ │ │ - ldrhteq r7, [r9], #-236 @ 0xffffff14 │ │ │ │ - rsbseq fp, r9, ip, lsr r6 │ │ │ │ - @ instruction: 0x00797e9a │ │ │ │ - rsbseq fp, r9, sl, lsl r6 │ │ │ │ - rsbseq r7, r9, ip, ror lr │ │ │ │ - ldrshteq fp, [r9], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r7, r9, sl, asr lr │ │ │ │ - ldrsbteq fp, [r9], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r7, r9, r4, lsl #30 │ │ │ │ + rsbseq fp, r9, r4, lsl #13 │ │ │ │ + rsbseq r7, r9, r4, ror #29 │ │ │ │ + rsbseq fp, r9, r4, ror #12 │ │ │ │ + rsbseq r7, r9, r4, asr #29 │ │ │ │ + rsbseq fp, r9, r4, asr #12 │ │ │ │ + rsbseq r7, r9, r2, lsr #29 │ │ │ │ + rsbseq fp, r9, r2, lsr #12 │ │ │ │ + rsbseq r7, r9, r4, lsl #29 │ │ │ │ + rsbseq fp, r9, r4, lsl #12 │ │ │ │ + rsbseq r7, r9, r2, ror #28 │ │ │ │ + rsbseq fp, r9, r0, ror #11 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r1, ror #26 │ │ │ │ ldrbtmi r4, [sp], #-3169 @ 0xfffff39f │ │ │ │ stmdavs r4!, {r2, r3, r5, r8, fp, ip, lr} │ │ │ │ @@ -65825,20 +65825,20 @@ │ │ │ │ @ instruction: 0xf7bee768 │ │ │ │ svclt 0x0000ecea │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq fp, r4, sl, lsr #25 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq fp, r4, r4, ror #24 │ │ │ │ - rsbseq r7, r9, r4, lsl #27 │ │ │ │ - rsbseq fp, r9, r4, lsl #10 │ │ │ │ - ldrhteq r7, [r9], #-206 @ 0xffffff32 │ │ │ │ - rsbseq fp, r9, lr, lsr r4 │ │ │ │ - rsbseq r7, r9, r0, lsr #25 │ │ │ │ - rsbseq fp, r9, r0, lsr #8 │ │ │ │ + rsbseq r7, r9, ip, lsl #27 │ │ │ │ + rsbseq fp, r9, ip, lsl #10 │ │ │ │ + rsbseq r7, r9, r6, asr #25 │ │ │ │ + rsbseq fp, r9, r6, asr #8 │ │ │ │ + rsbseq r7, r9, r8, lsr #25 │ │ │ │ + rsbseq fp, r9, r8, lsr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 10e3b8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi r4, [fp], r7, ror #25 │ │ │ │ addlt r4, r9, r7, ror #23 │ │ │ │ @@ -66071,32 +66071,32 @@ │ │ │ │ strmi pc, [r3], -r1, asr #1 │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ @ instruction: 0xe76daf39 │ │ │ │ b ffe111a4 │ │ │ │ addeq fp, r4, r8, ror #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq fp, r4, r8, lsr #19 │ │ │ │ - rsbseq r7, r9, lr, lsl sl │ │ │ │ - @ instruction: 0x0079b19e │ │ │ │ - ldrshteq r7, [r9], #-144 @ 0xffffff70 │ │ │ │ - rsbseq fp, r9, r0, ror r1 │ │ │ │ - rsbseq r7, r9, r0, asr #19 │ │ │ │ - rsbseq fp, r9, r0, asr #2 │ │ │ │ - @ instruction: 0x00797992 │ │ │ │ - rsbseq fp, r9, r2, lsl r1 │ │ │ │ - rsbseq r7, r9, r4, ror r9 │ │ │ │ - ldrshteq fp, [r9], #-4 │ │ │ │ - rsbseq r7, r9, r6, asr r9 │ │ │ │ - ldrsbteq fp, [r9], #-6 │ │ │ │ - rsbseq r7, r9, r6, lsr #18 │ │ │ │ - rsbseq fp, r9, r6, lsr #1 │ │ │ │ - rsbseq r7, r9, r0, lsl #18 │ │ │ │ - rsbseq fp, r9, r0, lsl #1 │ │ │ │ - ldrsbteq r7, [r9], #-130 @ 0xffffff7e │ │ │ │ - rsbseq fp, r9, r2, asr r0 │ │ │ │ + rsbseq r7, r9, r6, lsr #20 │ │ │ │ + rsbseq fp, r9, r6, lsr #3 │ │ │ │ + ldrshteq r7, [r9], #-152 @ 0xffffff68 │ │ │ │ + rsbseq fp, r9, r8, ror r1 │ │ │ │ + rsbseq r7, r9, r8, asr #19 │ │ │ │ + rsbseq fp, r9, r8, asr #2 │ │ │ │ + @ instruction: 0x0079799a │ │ │ │ + rsbseq fp, r9, sl, lsl r1 │ │ │ │ + rsbseq r7, r9, ip, ror r9 │ │ │ │ + ldrshteq fp, [r9], #-12 │ │ │ │ + rsbseq r7, r9, lr, asr r9 │ │ │ │ + ldrsbteq fp, [r9], #-14 │ │ │ │ + rsbseq r7, r9, lr, lsr #18 │ │ │ │ + rsbseq fp, r9, lr, lsr #1 │ │ │ │ + rsbseq r7, r9, r8, lsl #18 │ │ │ │ + rsbseq fp, r9, r8, lsl #1 │ │ │ │ + ldrsbteq r7, [r9], #-138 @ 0xffffff76 │ │ │ │ + rsbseq fp, r9, sl, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, sl, lsr #24 │ │ │ │ @ instruction: 0x1e1e492a │ │ │ │ svclt 0x00c8447c │ │ │ │ @@ -66138,16 +66138,16 @@ │ │ │ │ blls 1cd364 │ │ │ │ stcle 2, cr4, [r1, #-588] @ 0xfffffdb4 │ │ │ │ eorsvs r2, fp, sl, lsl #6 │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ b 1c112b4 │ │ │ │ addeq fp, r4, r4, ror #13 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq r7, [r9], #-120 @ 0xffffff88 │ │ │ │ - rsbseq sl, r9, r8, asr pc │ │ │ │ + rsbseq r7, r9, r0, ror #15 │ │ │ │ + rsbseq sl, r9, r0, ror #30 │ │ │ │ addeq fp, r4, r0, ror r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febaa5d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, lsr #31 │ │ │ │ ldc 8, cr6, [r1, #264] @ 0x108 │ │ │ │ addslt r6, r4, r6, lsr #22 │ │ │ │ @@ -66269,26 +66269,26 @@ │ │ │ │ blls 392944 │ │ │ │ @ instruction: 0xf7bee769 │ │ │ │ svclt 0x0000e96e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq fp, r4, r8, lsl #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq r7, [r9], #-106 @ 0xffffff96 │ │ │ │ - rsbseq sl, r9, sl, asr lr │ │ │ │ + rsbseq r7, r9, r2, ror #13 │ │ │ │ + rsbseq sl, r9, r2, ror #28 │ │ │ │ addeq fp, r4, sl, ror #10 │ │ │ │ - rsbseq r2, lr, r2, lsl ip │ │ │ │ - rsbseq r7, r9, ip, lsl #12 │ │ │ │ - rsbseq sl, r9, ip, lsl #27 │ │ │ │ - ldrshteq r7, [r9], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq sl, r9, r0, ror sp │ │ │ │ - ldrsbteq r7, [r9], #-82 @ 0xffffffae │ │ │ │ - rsbseq sl, r9, r2, asr sp │ │ │ │ - rsbseq r7, r9, r8, lsr #11 │ │ │ │ - rsbseq sl, r9, r8, lsr #26 │ │ │ │ + rsbseq r2, lr, sl, lsl ip │ │ │ │ + rsbseq r7, r9, r4, lsl r6 │ │ │ │ + @ instruction: 0x0079ad94 │ │ │ │ + ldrshteq r7, [r9], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq sl, r9, r8, ror sp │ │ │ │ + ldrsbteq r7, [r9], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq sl, r9, sl, asr sp │ │ │ │ + ldrhteq r7, [r9], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq sl, r9, r0, lsr sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febaa80c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ pli [r0, -r9 @ ] │ │ │ │ @@ -66335,21 +66335,21 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 536c4 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe6915de │ │ │ │ @ instruction: 0xf04f4809 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrrc2 7, 12, pc, r2, cr4 @ │ │ │ │ svclt 0x0000e7d1 │ │ │ │ - rsbseq r7, r9, r6, asr #10 │ │ │ │ - rsbseq r7, r9, r4, asr #9 │ │ │ │ - rsbseq sl, r9, r4, asr #24 │ │ │ │ - rsbseq r7, r9, r8, lsr #9 │ │ │ │ - rsbseq sl, r9, r8, lsr #24 │ │ │ │ - rsbseq r7, r9, r8, lsl #9 │ │ │ │ - rsbseq sl, r9, r6, lsl #24 │ │ │ │ + rsbseq r7, r9, lr, asr #10 │ │ │ │ + rsbseq r7, r9, ip, asr #9 │ │ │ │ + rsbseq sl, r9, ip, asr #24 │ │ │ │ + ldrhteq r7, [r9], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq sl, r9, r0, lsr ip │ │ │ │ + @ instruction: 0x00797490 │ │ │ │ + rsbseq sl, r9, lr, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 10ebb8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe491a3c │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ bmi ff9a5158 │ │ │ │ @@ -66579,40 +66579,40 @@ │ │ │ │ @ instruction: 0xf7c4300c │ │ │ │ ldmdami lr, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7c44478 │ │ │ │ str pc, [sp, sp, ror #20]! │ │ │ │ mrc 7, 7, APSR_nzcv, cr8, cr13, {5} │ │ │ │ addeq fp, r4, r0, ror #5 │ │ │ │ - rsbseq r7, r9, sl, asr #8 │ │ │ │ + rsbseq r7, r9, r2, asr r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r7, r9, sl, ror #5 │ │ │ │ - ldrshteq r7, [r9], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq sl, r9, lr, ror r9 │ │ │ │ + ldrshteq r7, [r9], #-34 @ 0xffffffde │ │ │ │ + rsbseq r7, r9, r6, lsl #4 │ │ │ │ + rsbseq sl, r9, r6, lsl #19 │ │ │ │ umulleq fp, r4, r8, r0 │ │ │ │ - rsbseq r7, r9, lr, lsr #3 │ │ │ │ - rsbseq sl, r9, lr, lsr #18 │ │ │ │ - @ instruction: 0x00797192 │ │ │ │ - rsbseq sl, r9, r2, lsl r9 │ │ │ │ - rsbseq r7, r9, r8, ror r1 │ │ │ │ - ldrshteq sl, [r9], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r7, r9, r0, ror #2 │ │ │ │ - ldrsbteq sl, [r9], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r7, r9, r2, asr #2 │ │ │ │ - rsbseq sl, r9, r0, asr #17 │ │ │ │ - rsbseq r7, r9, r6, lsr #2 │ │ │ │ - rsbseq sl, r9, r4, lsr #17 │ │ │ │ - rsbseq r7, r9, ip, lsl #2 │ │ │ │ - rsbseq sl, r9, sl, lsl #17 │ │ │ │ - ldrshteq r7, [r9], #-2 │ │ │ │ - rsbseq sl, r9, r0, ror r8 │ │ │ │ - ldrsbteq r7, [r9], #-8 │ │ │ │ - rsbseq sl, r9, r6, asr r8 │ │ │ │ - ldrhteq r7, [r9], #-14 │ │ │ │ - rsbseq sl, r9, ip, lsr r8 │ │ │ │ + ldrhteq r7, [r9], #-22 @ 0xffffffea │ │ │ │ + rsbseq sl, r9, r6, lsr r9 │ │ │ │ + @ instruction: 0x0079719a │ │ │ │ + rsbseq sl, r9, sl, lsl r9 │ │ │ │ + rsbseq r7, r9, r0, lsl #3 │ │ │ │ + rsbseq sl, r9, r0, lsl #18 │ │ │ │ + rsbseq r7, r9, r8, ror #2 │ │ │ │ + rsbseq sl, r9, r6, ror #17 │ │ │ │ + rsbseq r7, r9, sl, asr #2 │ │ │ │ + rsbseq sl, r9, r8, asr #17 │ │ │ │ + rsbseq r7, r9, lr, lsr #2 │ │ │ │ + rsbseq sl, r9, ip, lsr #17 │ │ │ │ + rsbseq r7, r9, r4, lsl r1 │ │ │ │ + @ instruction: 0x0079a892 │ │ │ │ + ldrshteq r7, [r9], #-10 │ │ │ │ + rsbseq sl, r9, r8, ror r8 │ │ │ │ + rsbseq r7, r9, r0, ror #1 │ │ │ │ + rsbseq sl, r9, lr, asr r8 │ │ │ │ + rsbseq r7, r9, r6, asr #1 │ │ │ │ + rsbseq sl, r9, r4, asr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d2 │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ @ instruction: 0xf8d84606 │ │ │ │ @@ -66679,24 +66679,24 @@ │ │ │ │ ldrbtmi r3, [r8], #-354 @ 0xfffffe9e │ │ │ │ @ instruction: 0xf7c4300c │ │ │ │ stmdami sp, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf9a4f7c4 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq r7, r9, r0, asr r0 │ │ │ │ - umulleq r0, r0, r2, r9 @ │ │ │ │ rsbseq r7, r9, r8, asr r0 │ │ │ │ - rsbseq r8, r9, r0, asr #10 │ │ │ │ - rsbseq r6, r9, r4, asr #31 │ │ │ │ - rsbseq r8, r9, ip, lsr #14 │ │ │ │ - rsbseq r6, r9, sl, asr #30 │ │ │ │ - rsbseq sl, r9, sl, asr #13 │ │ │ │ - rsbseq r6, r9, sl, lsr #30 │ │ │ │ - rsbseq sl, r9, sl, lsr #13 │ │ │ │ + umulleq r0, r0, sl, r9 @ │ │ │ │ + rsbseq r7, r9, r0, rrx │ │ │ │ + rsbseq r8, r9, r8, asr #10 │ │ │ │ + rsbseq r6, r9, ip, asr #31 │ │ │ │ + rsbseq r8, r9, r4, lsr r7 │ │ │ │ + rsbseq r6, r9, r2, asr pc │ │ │ │ + ldrsbteq sl, [r9], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r6, r9, r2, lsr pc │ │ │ │ + ldrhteq sl, [r9], #-98 @ 0xffffff9e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febaae6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 617c14 │ │ │ │ blmi 63fe88 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -66718,15 +66718,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf7bdbd10 │ │ │ │ svclt 0x0000ede6 │ │ │ │ addeq sl, r4, r2, lsl #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r6, r9, r8, asr #29 │ │ │ │ + ldrsbteq r6, [r9], #-224 @ 0xffffff20 │ │ │ │ addeq sl, r4, r8, asr #26 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r0, r9, lsl #13 │ │ │ │ ldrmi r4, [r7], -r8, lsl #12 │ │ │ │ @@ -66763,18 +66763,18 @@ │ │ │ │ teqpne r7, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf840f7c4 │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7c44478 │ │ │ │ @ instruction: 0x4628f8fb │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldrshteq r6, [r9], #-214 @ 0xffffff2a │ │ │ │ - rsbseq sl, r9, r6, ror r5 │ │ │ │ - ldrsbteq r6, [r9], #-216 @ 0xffffff28 │ │ │ │ - rsbseq sl, r9, r8, asr r5 │ │ │ │ + ldrshteq r6, [r9], #-222 @ 0xffffff22 │ │ │ │ + rsbseq sl, r9, lr, ror r5 │ │ │ │ + rsbseq r6, r9, r0, ror #27 │ │ │ │ + rsbseq sl, r9, r0, ror #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r1, lsl r9 │ │ │ │ @ instruction: 0xf8dd688a │ │ │ │ bcs 7fea8 │ │ │ │ @@ -66843,20 +66843,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffa2f7c3 │ │ │ │ stmdbls r2, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf7c44478 │ │ │ │ blls 112038 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq r6, r9, r4, ror #25 │ │ │ │ - rsbseq sl, r9, r4, ror #8 │ │ │ │ - rsbseq r6, r9, r0, asr #25 │ │ │ │ - rsbseq sl, r9, r0, asr #8 │ │ │ │ - @ instruction: 0x00796c9c │ │ │ │ - rsbseq sl, r9, ip, lsl r4 │ │ │ │ + rsbseq r6, r9, ip, ror #25 │ │ │ │ + rsbseq sl, r9, ip, ror #8 │ │ │ │ + rsbseq r6, r9, r8, asr #25 │ │ │ │ + rsbseq sl, r9, r8, asr #8 │ │ │ │ + rsbseq r6, r9, r4, lsr #25 │ │ │ │ + rsbseq sl, r9, r4, lsr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ blcs 8010c │ │ │ │ movwls r9, #16142 @ 0x3f0e │ │ │ │ strmi sp, [r5], -pc, lsr #26 │ │ │ │ @@ -66948,21 +66948,21 @@ │ │ │ │ vhadd.s8 , q9, │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ strtmi r4, [r8], -fp, asr #12 │ │ │ │ bleq 8f698 │ │ │ │ vshr.s64 , , #2 │ │ │ │ addsmi r6, lr, #10682368 @ 0xa30000 │ │ │ │ strb sp, [r2, ip, asr #23]! │ │ │ │ - @ instruction: 0x00796b98 │ │ │ │ - rsbseq sl, r9, r8, lsl r3 │ │ │ │ - rsbseq r6, r9, r8, ror fp │ │ │ │ - ldrshteq sl, [r9], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r6, r9, r8, lsr #18 │ │ │ │ - rsbseq r6, r9, r6, lsr #23 │ │ │ │ - rsbseq r1, sp, r0, lsr r2 │ │ │ │ + rsbseq r6, r9, r0, lsr #23 │ │ │ │ + rsbseq sl, r9, r0, lsr #6 │ │ │ │ + rsbseq r6, r9, r0, lsl #23 │ │ │ │ + rsbseq sl, r9, r0, lsl #6 │ │ │ │ + rsbseq r6, r9, r0, lsr r9 │ │ │ │ + rsbseq r6, r9, lr, lsr #23 │ │ │ │ + rsbseq r1, sp, r8, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febab294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs sl, {r0, r1, r9, ip, pc} │ │ │ │ ldrmi r9, [r4], -r2, lsl #6 │ │ │ │ @@ -67120,22 +67120,22 @@ │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x61233b01 │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r7, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf47f4290 │ │ │ │ strbeq sl, [sl], -r7, ror #29 │ │ │ │ svcge 0x004cf57f │ │ │ │ svclt 0x0000e6e2 │ │ │ │ - rsbseq r6, r9, r8, asr #19 │ │ │ │ - rsbseq sl, r9, r8, asr #2 │ │ │ │ - rsbseq r6, r9, r6, lsl r9 │ │ │ │ - @ instruction: 0x0079a096 │ │ │ │ - @ instruction: 0x0079689e │ │ │ │ - rsbseq sl, r9, lr, lsl r0 │ │ │ │ - rsbseq r6, r9, ip, asr r8 │ │ │ │ - ldrsbteq r9, [r9], #-252 @ 0xffffff04 │ │ │ │ + ldrsbteq r6, [r9], #-144 @ 0xffffff70 │ │ │ │ + rsbseq sl, r9, r0, asr r1 │ │ │ │ + rsbseq r6, r9, lr, lsl r9 │ │ │ │ + @ instruction: 0x0079a09e │ │ │ │ + rsbseq r6, r9, r6, lsr #17 │ │ │ │ + rsbseq sl, r9, r6, lsr #32 │ │ │ │ + rsbseq r6, r9, r4, ror #16 │ │ │ │ + rsbseq r9, r9, r4, ror #31 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, ip, asr #17 │ │ │ │ blle 124da8 │ │ │ │ andlt r2, r4, r1 │ │ │ │ @@ -67243,27 +67243,27 @@ │ │ │ │ orrsne pc, fp, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r0], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 7, cr15, [sl, #-780]! @ 0xfffffcf4 │ │ │ │ svclt 0x0000e7a2 │ │ │ │ - ldrshteq r6, [r9], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r6, r9, r0, lsl r7 │ │ │ │ - rsbseq r9, r9, lr, lsl #29 │ │ │ │ - rsbseq r6, r9, ip, ror #13 │ │ │ │ - rsbseq r9, r9, sl, ror #28 │ │ │ │ - ldrsbteq r6, [r9], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r9, r9, lr, asr #28 │ │ │ │ - @ instruction: 0x00796690 │ │ │ │ - rsbseq r9, r9, lr, lsl #28 │ │ │ │ - rsbseq r6, r9, r4, ror r6 │ │ │ │ - ldrshteq r9, [r9], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r6, r9, r8, asr r6 │ │ │ │ - ldrsbteq r9, [r9], #-214 @ 0xffffff2a │ │ │ │ + ldrshteq r6, [r9], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r6, r9, r8, lsl r7 │ │ │ │ + @ instruction: 0x00799e96 │ │ │ │ + ldrshteq r6, [r9], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r9, r9, r2, ror lr │ │ │ │ + ldrsbteq r6, [r9], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r9, r9, r6, asr lr │ │ │ │ + @ instruction: 0x00796698 │ │ │ │ + rsbseq r9, r9, r6, lsl lr │ │ │ │ + rsbseq r6, r9, ip, ror r6 │ │ │ │ + ldrshteq r9, [r9], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r6, r9, r0, ror #12 │ │ │ │ + ldrsbteq r9, [r9], #-222 @ 0xffffff22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febab748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ ldc 8, cr6, [r2, #268] @ 0x10c │ │ │ │ addlt r4, r3, r0, lsr #22 │ │ │ │ @ instruction: 0x63b2f503 │ │ │ │ @@ -67298,18 +67298,18 @@ │ │ │ │ orrne pc, r1, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r2], {195} @ 0xc3 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7c34478 │ │ │ │ strtmi pc, [r0], -sp, asr #25 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbseq r6, r9, lr, lsr #11 │ │ │ │ - rsbseq r9, r9, lr, lsr #26 │ │ │ │ - rsbseq r6, r9, ip, ror r5 │ │ │ │ - ldrshteq r9, [r9], #-204 @ 0xffffff34 │ │ │ │ + ldrhteq r6, [r9], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r9, r9, r6, lsr sp │ │ │ │ + rsbseq r6, r9, r4, lsl #11 │ │ │ │ + rsbseq r9, r9, r4, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febab800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ ldc 8, cr6, [r2, #268] @ 0x10c │ │ │ │ addlt r4, r3, r0, lsr #22 │ │ │ │ @ instruction: 0x63b2f503 │ │ │ │ @@ -67344,18 +67344,18 @@ │ │ │ │ @ instruction: 0x71b6f44f │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fee1259e │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7c34478 │ │ │ │ @ instruction: 0x4620fc71 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - ldrshteq r6, [r9], #-70 @ 0xffffffba │ │ │ │ - rsbseq r9, r9, r6, ror ip │ │ │ │ - rsbseq r6, r9, r4, asr #9 │ │ │ │ - rsbseq r9, r9, r4, asr #24 │ │ │ │ + ldrshteq r6, [r9], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r9, r9, lr, ror ip │ │ │ │ + rsbseq r6, r9, ip, asr #9 │ │ │ │ + rsbseq r9, r9, ip, asr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febab8b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ stmdbls pc, {r1, r2, r4, r9, sl, lr} @ │ │ │ │ ldmibvs r9, {r0, r3, r6, r7, r8, ip, sp, pc} │ │ │ │ @@ -67449,24 +67449,24 @@ │ │ │ │ bicsne pc, sp, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf7c3300c │ │ │ │ stmdami ip, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx fe81274e │ │ │ │ strb r9, [pc, -r5, lsl #24]! │ │ │ │ - rsbseq r6, r9, sl, lsr r4 │ │ │ │ - ldrhteq r9, [r9], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r6, r9, sl, lsl #7 │ │ │ │ - rsbseq r9, r9, sl, lsl #22 │ │ │ │ - rsbseq r6, r9, r0, ror r3 │ │ │ │ - ldrshteq r9, [r9], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r6, r9, r2, asr r3 │ │ │ │ - ldrsbteq r9, [r9], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r6, r9, lr, lsl r3 │ │ │ │ - @ instruction: 0x00799a9e │ │ │ │ + rsbseq r6, r9, r2, asr #8 │ │ │ │ + rsbseq r9, r9, r2, asr #23 │ │ │ │ + @ instruction: 0x00796392 │ │ │ │ + rsbseq r9, r9, r2, lsl fp │ │ │ │ + rsbseq r6, r9, r8, ror r3 │ │ │ │ + ldrshteq r9, [r9], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r6, r9, sl, asr r3 │ │ │ │ + ldrsbteq r9, [r9], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r6, r9, r6, lsr #6 │ │ │ │ + rsbseq r9, r9, r6, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 10fd2c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe492bb0 │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldmibmi pc, {r3, r7, r9, sl, lr}^ @ │ │ │ │ @@ -67638,15 +67638,15 @@ │ │ │ │ stmdacs r1, {r0, r1, r7, r9, sl, lr} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {1} │ │ │ │ vadd.i8 q10, q0, │ │ │ │ ldrbtmi r2, [r8], #-302 @ 0xfffffed2 │ │ │ │ @ instruction: 0xf7c3300c │ │ │ │ stmdami r3, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ - blx 892a48 │ │ │ │ + blx 892a48 │ │ │ │ strbmi lr, [r8], -r0, asr #14 │ │ │ │ vshr.u64 , q4, #2 │ │ │ │ strbmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf6c4f0e1 │ │ │ │ stcls 6, cr4, [r9], {33} @ 0x21 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ vst1.8 @ instruction: 0xf4cef03d │ │ │ │ @@ -67690,36 +67690,36 @@ │ │ │ │ @ instruction: 0xf7c34478 │ │ │ │ strbt pc, [r5], r5, asr #19 @ │ │ │ │ mrc 7, 2, APSR_nzcv, cr0, cr12, {5} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq sl, r4, sl, ror #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x0079619e │ │ │ │ - rsbseq r9, r9, lr, lsl r9 │ │ │ │ + rsbseq r6, r9, r6, lsr #3 │ │ │ │ + rsbseq r9, r9, r6, lsr #18 │ │ │ │ addeq sl, r4, r8, lsr r0 │ │ │ │ - rsbseq r6, r9, r4, asr r1 │ │ │ │ + rsbseq r6, r9, ip, asr r1 │ │ │ │ + ldrhteq r6, [r9], #-30 @ 0xffffffe2 │ │ │ │ ldrhteq r6, [r9], #-22 @ 0xffffffea │ │ │ │ - rsbseq r6, r9, lr, lsr #3 │ │ │ │ - rsbseq r6, r9, r2, lsr #1 │ │ │ │ - rsbseq r9, r9, r2, lsr #16 │ │ │ │ - rsbseq r6, r9, r6, ror r0 │ │ │ │ - ldrshteq r9, [r9], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r6, r9, ip, asr r0 │ │ │ │ - ldrsbteq r9, [r9], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r6, r9, r2, lsr #32 │ │ │ │ - rsbseq r9, r9, r2, lsr #15 │ │ │ │ - rsbseq r5, r9, r4, ror #31 │ │ │ │ - rsbseq r9, r9, r4, ror #14 │ │ │ │ - ldrhteq r5, [r9], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r9, r9, lr, lsr r7 │ │ │ │ - rsbseq r5, r9, r8, lsl #31 │ │ │ │ - rsbseq r9, r9, r6, lsl #14 │ │ │ │ - rsbseq r5, r9, ip, ror #30 │ │ │ │ - rsbseq r9, r9, ip, ror #13 │ │ │ │ + rsbseq r6, r9, sl, lsr #1 │ │ │ │ + rsbseq r9, r9, sl, lsr #16 │ │ │ │ + rsbseq r6, r9, lr, ror r0 │ │ │ │ + ldrshteq r9, [r9], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r6, r9, r4, rrx │ │ │ │ + rsbseq r9, r9, r4, ror #15 │ │ │ │ + rsbseq r6, r9, sl, lsr #32 │ │ │ │ + rsbseq r9, r9, sl, lsr #15 │ │ │ │ + rsbseq r5, r9, ip, ror #31 │ │ │ │ + rsbseq r9, r9, ip, ror #14 │ │ │ │ + rsbseq r5, r9, r6, asr #31 │ │ │ │ + rsbseq r9, r9, r6, asr #14 │ │ │ │ + @ instruction: 0x00795f90 │ │ │ │ + rsbseq r9, r9, lr, lsl #14 │ │ │ │ + rsbseq r5, r9, r4, ror pc │ │ │ │ + ldrshteq r9, [r9], #-100 @ 0xffffff9c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe692fa4 │ │ │ │ stmibmi r1, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ bmi ff0a66c8 │ │ │ │ @ instruction: 0xf2ad4479 │ │ │ │ @@ -67799,15 +67799,15 @@ │ │ │ │ @ instruction: 0xf7c8f03d │ │ │ │ stmdacs r0, {r0, r1, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf891d15a │ │ │ │ blcs 10213b4 │ │ │ │ @ instruction: 0xf003d969 │ │ │ │ blcs ff055cbc │ │ │ │ addshi pc, sl, r0 │ │ │ │ - blvc 890408 │ │ │ │ + blvc 890408 │ │ │ │ blvc ff09089c │ │ │ │ blx 490990 │ │ │ │ vldr d13, [r1, #32] │ │ │ │ @ instruction: 0xeeb76b22 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ ldmdble r4, {r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -67911,34 +67911,34 @@ │ │ │ │ @ instruction: 0xf7c34478 │ │ │ │ ldrt pc, [r7], r9, lsl #16 @ │ │ │ │ ldc 7, cr15, [r4], {188} @ 0xbc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r9, r4, r0, lsl #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r5, r9, r2, lsl #29 │ │ │ │ - rsbseq r9, r9, r2, lsl #12 │ │ │ │ + rsbseq r5, r9, sl, lsl #29 │ │ │ │ + rsbseq r9, r9, sl, lsl #12 │ │ │ │ addeq r9, r4, ip, lsl sp │ │ │ │ - rsbseq r5, r9, r4, lsr #28 │ │ │ │ - rsbseq r5, r9, r6, lsl sp │ │ │ │ - @ instruction: 0x00799496 │ │ │ │ - ldrshteq r5, [r9], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r9, r9, ip, ror r4 │ │ │ │ - ldrsbteq r5, [r9], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r9, r9, r6, asr r4 │ │ │ │ - rsbseq r5, r9, r8, lsr #25 │ │ │ │ - rsbseq r9, r9, r8, lsr #8 │ │ │ │ - rsbseq r5, r9, ip, ror #24 │ │ │ │ - rsbseq r9, r9, ip, ror #7 │ │ │ │ - rsbseq r5, r9, r6, asr #24 │ │ │ │ - rsbseq r9, r9, r6, asr #7 │ │ │ │ - rsbseq r5, r9, r4, lsl ip │ │ │ │ - @ instruction: 0x00799394 │ │ │ │ - ldrshteq r5, [r9], #-182 @ 0xffffff4a │ │ │ │ - rsbseq r9, r9, r4, ror r3 │ │ │ │ + rsbseq r5, r9, ip, lsr #28 │ │ │ │ + rsbseq r5, r9, lr, lsl sp │ │ │ │ + @ instruction: 0x0079949e │ │ │ │ + rsbseq r5, r9, r4, lsl #26 │ │ │ │ + rsbseq r9, r9, r4, lsl #9 │ │ │ │ + ldrsbteq r5, [r9], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r9, r9, lr, asr r4 │ │ │ │ + ldrhteq r5, [r9], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r9, r9, r0, lsr r4 │ │ │ │ + rsbseq r5, r9, r4, ror ip │ │ │ │ + ldrshteq r9, [r9], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r5, r9, lr, asr #24 │ │ │ │ + rsbseq r9, r9, lr, asr #7 │ │ │ │ + rsbseq r5, r9, ip, lsl ip │ │ │ │ + @ instruction: 0x0079939c │ │ │ │ + ldrshteq r5, [r9], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r9, r9, ip, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe293314 │ │ │ │ ldclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df690f │ │ │ │ strmi r5, [r4], -ip, lsr #10 │ │ │ │ @@ -68030,15 +68030,15 @@ │ │ │ │ teqphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r1, r2, r3, r8, sl, fp, ip, pc}^ │ │ │ │ bcc 16197c │ │ │ │ andcs r9, r0, r9, lsl #18 │ │ │ │ blmi 90c30 │ │ │ │ @ instruction: 0x0c03eb01 │ │ │ │ svcne 0x0004f852 │ │ │ │ - blvc 8907a8 │ │ │ │ + blvc 8907a8 │ │ │ │ movwcc r4, #17945 @ 0x4619 │ │ │ │ blvc ff190c3c │ │ │ │ blx 490d34 │ │ │ │ @ instruction: 0xf105bfc8 │ │ │ │ stcle 5, cr3, [sp], #-1020 @ 0xfffffc04 │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0xf5016861 │ │ │ │ @@ -68268,33 +68268,33 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf7c2300c │ │ │ │ ldmdami r6, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7c24478 │ │ │ │ @ instruction: 0xe7effd35 │ │ │ │ stmib r0, {r2, r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbseq r5, r9, r6, ror fp │ │ │ │ + rsbseq r5, r9, lr, ror fp │ │ │ │ strdeq r9, [r4], sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r5, r9, r8, lsr sl │ │ │ │ - rsbseq r5, r9, lr, lsl r9 │ │ │ │ - @ instruction: 0x0079909e │ │ │ │ - rsbseq r5, r9, ip, lsr #15 │ │ │ │ + rsbseq r5, r9, r0, asr #20 │ │ │ │ + rsbseq r5, r9, r6, lsr #18 │ │ │ │ + rsbseq r9, r9, r6, lsr #1 │ │ │ │ + ldrhteq r5, [r9], #-116 @ 0xffffff8c │ │ │ │ addeq r9, r4, r8, lsl r6 │ │ │ │ - rsbseq r5, r9, r2, lsl #16 │ │ │ │ - ldrhteq r5, [r9], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r8, r9, ip, lsr lr │ │ │ │ - rsbseq r5, r9, r2, lsr #13 │ │ │ │ - rsbseq r8, r9, r2, lsr #28 │ │ │ │ - rsbseq r5, r9, r8, lsl #13 │ │ │ │ - rsbseq r8, r9, r8, lsl #28 │ │ │ │ - rsbseq r5, r9, ip, ror #12 │ │ │ │ - rsbseq r8, r9, sl, ror #27 │ │ │ │ - rsbseq r5, r9, lr, asr #12 │ │ │ │ - rsbseq r8, r9, ip, asr #27 │ │ │ │ + rsbseq r5, r9, sl, lsl #16 │ │ │ │ + rsbseq r5, r9, r4, asr #13 │ │ │ │ + rsbseq r8, r9, r4, asr #28 │ │ │ │ + rsbseq r5, r9, sl, lsr #13 │ │ │ │ + rsbseq r8, r9, sl, lsr #28 │ │ │ │ + @ instruction: 0x00795690 │ │ │ │ + rsbseq r8, r9, r0, lsl lr │ │ │ │ + rsbseq r5, r9, r4, ror r6 │ │ │ │ + ldrshteq r8, [r9], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r5, r9, r6, asr r6 │ │ │ │ + ldrsbteq r8, [r9], #-212 @ 0xffffff2c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrpl pc, [r4, #-2271]! @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb08b │ │ │ │ @ instruction: 0x46064534 │ │ │ │ @@ -68305,15 +68305,15 @@ │ │ │ │ @ instruction: 0xf04f9409 │ │ │ │ cdpne 4, 5, cr0, cr4, cr0, {0} │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xf1009005 │ │ │ │ ldmdals r4, {r0, r1, r5, r6, r9, pc} │ │ │ │ eorsle r2, ip, r0, lsl #16 │ │ │ │ streq lr, [r2, #2817] @ 0xb01 │ │ │ │ - beq 8919e4 │ │ │ │ + beq 8919e4 │ │ │ │ ldrmi r4, [r8], r1, lsr #13 │ │ │ │ blge 226e34 │ │ │ │ @ instruction: 0xf8559303 │ │ │ │ stmib sp, {r2, r8, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf9917707 │ │ │ │ blcs 61738 │ │ │ │ addhi pc, r9, r0, asr #5 │ │ │ │ @@ -68337,15 +68337,15 @@ │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrmi r8, [r0], -r7, asr #4 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ blge 2395e4 │ │ │ │ bl a7028 │ │ │ │ strmi r0, [r1], r2, lsl #11 │ │ │ │ - beq 891a64 │ │ │ │ + beq 891a64 │ │ │ │ @ instruction: 0x3e03e9cd │ │ │ │ stmdbvs pc, {r1, r3, r4, sp, lr, pc} @ │ │ │ │ movwcs lr, #51671 @ 0xc9d7 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ bcs 7595c │ │ │ │ teqphi pc, r0 @ p-variant is OBSOLETE │ │ │ │ ldrsbtne pc, [r0], #131 @ 0x83 @ │ │ │ │ @@ -68628,30 +68628,30 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx 1b939ac │ │ │ │ str r9, [fp, #2563]! @ 0xa03 │ │ │ │ mrc 7, 7, APSR_nzcv, cr6, cr11, {5} │ │ │ │ addeq r9, r4, ip, ror r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq r9, [r4], r4 │ │ │ │ - rsbseq r5, r9, r8, ror r2 │ │ │ │ - ldrshteq r8, [r9], #-152 @ 0xffffff68 │ │ │ │ - ldrsbteq r5, [r9], #-22 @ 0xffffffea │ │ │ │ - rsbseq r8, r9, r6, asr r9 │ │ │ │ - rsbseq r5, r9, r4, asr r1 │ │ │ │ - ldrsbteq r8, [r9], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r5, r9, r6, lsr r1 │ │ │ │ - ldrhteq r8, [r9], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r5, r9, r8, lsl r1 │ │ │ │ - @ instruction: 0x00798898 │ │ │ │ - ldrshteq r5, [r9], #-10 │ │ │ │ - rsbseq r8, r9, sl, ror r8 │ │ │ │ - ldrsbteq r5, [r9], #-8 │ │ │ │ - rsbseq r8, r9, r8, asr r8 │ │ │ │ - ldrhteq r5, [r9], #-10 │ │ │ │ - rsbseq r8, r9, sl, lsr r8 │ │ │ │ + rsbseq r5, r9, r0, lsl #5 │ │ │ │ + rsbseq r8, r9, r0, lsl #20 │ │ │ │ + ldrsbteq r5, [r9], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r8, r9, lr, asr r9 │ │ │ │ + rsbseq r5, r9, ip, asr r1 │ │ │ │ + ldrsbteq r8, [r9], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r5, r9, lr, lsr r1 │ │ │ │ + ldrhteq r8, [r9], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r5, r9, r0, lsr #2 │ │ │ │ + rsbseq r8, r9, r0, lsr #17 │ │ │ │ + rsbseq r5, r9, r2, lsl #2 │ │ │ │ + rsbseq r8, r9, r2, lsl #17 │ │ │ │ + rsbseq r5, r9, r0, ror #1 │ │ │ │ + rsbseq r8, r9, r0, ror #16 │ │ │ │ + rsbseq r5, r9, r2, asr #1 │ │ │ │ + rsbseq r8, r9, r2, asr #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febacd00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpmi 15, 2, cr0, cr15, cr8, {6} │ │ │ │ stcmi 0, cr11, [pc], #-548 @ 558e8 │ │ │ │ ldrbtmi r2, [lr], #-256 @ 0xffffff00 │ │ │ │ ldmdbpl r4!, {r0, r1, r2, r3, r8, sl, fp, ip, pc} │ │ │ │ @@ -68698,16 +68698,16 @@ │ │ │ │ ldr pc, [r7, r3, ror #19]! │ │ │ │ eorvs r2, fp, r7, lsl #6 │ │ │ │ @ instruction: 0xf7bbe7b3 │ │ │ │ svclt 0x0000ee6c │ │ │ │ addeq r8, r4, lr, ror #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq r8, [r4], r0 │ │ │ │ - ldrhteq r4, [r9], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r8, r9, r4, asr #14 │ │ │ │ + rsbseq r4, r9, r6, asr #31 │ │ │ │ + rsbseq r8, r9, ip, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febacde0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrd pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @@ -68736,16 +68736,16 @@ │ │ │ │ @ instruction: 0xf7c24478 │ │ │ │ blls 1d42a8 │ │ │ │ @ instruction: 0xf7bbe7e3 │ │ │ │ svclt 0x0000ee20 │ │ │ │ addeq r8, r4, r2, lsl #28 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq r8, [r4], sl │ │ │ │ - rsbseq r4, r9, ip, lsl #30 │ │ │ │ - rsbseq r8, r9, ip, lsl #13 │ │ │ │ + rsbseq r4, r9, r4, lsl pc │ │ │ │ + @ instruction: 0x00798694 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 111130 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ strmi fp, [sl], pc, lsl #1 │ │ │ │ ldrmi r4, [r8], r0, asr #19 │ │ │ │ @@ -68938,29 +68938,29 @@ │ │ │ │ ldrt pc, [sl], r3, lsl #16 @ │ │ │ │ ssat r4, #25, r4, asr #12 │ │ │ │ stc 7, cr15, [ip], {187} @ 0xbb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r8, r4, ip, ror #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r4, r9, r0, ror lr │ │ │ │ - ldrshteq r8, [r9], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r4, r9, r8, ror lr │ │ │ │ + ldrshteq r8, [r9], #-88 @ 0xffffffa8 │ │ │ │ addeq r8, r4, sl, lsl #26 │ │ │ │ - ldrshteq r4, [r9], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r8, r9, sl, ror r5 │ │ │ │ - rsbseq r4, r9, r0, ror #27 │ │ │ │ - rsbseq r8, r9, r0, ror #10 │ │ │ │ - ldrhteq r4, [r9], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r8, r9, r0, lsr r5 │ │ │ │ - rsbseq r4, r9, sl, lsl #26 │ │ │ │ - rsbseq r8, r9, sl, lsl #9 │ │ │ │ - rsbseq r4, r9, r4, lsl #24 │ │ │ │ - rsbseq r8, r9, r4, lsl #7 │ │ │ │ - rsbseq r4, r9, r8, ror #23 │ │ │ │ - rsbseq r8, r9, r8, ror #6 │ │ │ │ + rsbseq r4, r9, r2, lsl #28 │ │ │ │ + rsbseq r8, r9, r2, lsl #11 │ │ │ │ + rsbseq r4, r9, r8, ror #27 │ │ │ │ + rsbseq r8, r9, r8, ror #10 │ │ │ │ + ldrhteq r4, [r9], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r8, r9, r8, lsr r5 │ │ │ │ + rsbseq r4, r9, r2, lsl sp │ │ │ │ + @ instruction: 0x00798492 │ │ │ │ + rsbseq r4, r9, ip, lsl #24 │ │ │ │ + rsbseq r8, r9, ip, lsl #7 │ │ │ │ + ldrshteq r4, [r9], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r8, r9, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r5, lsl #1 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x46114699 │ │ │ │ @@ -68998,19 +68998,19 @@ │ │ │ │ @ instruction: 0x462922d3 │ │ │ │ ldrbtmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf7bf2210 │ │ │ │ movwcs pc, #2153 @ 0x869 @ │ │ │ │ eorvs r4, fp, r0, lsr #12 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - rsbseq r4, r9, r0, asr #22 │ │ │ │ - rsbseq r8, r9, r0, asr #5 │ │ │ │ + rsbseq r4, r9, r8, asr #22 │ │ │ │ + rsbseq r8, r9, r8, asr #5 │ │ │ │ + rsbseq r4, r9, lr, lsl #22 │ │ │ │ + rsbseq r8, r9, lr, lsl #5 │ │ │ │ rsbseq r4, r9, r6, lsl #22 │ │ │ │ - rsbseq r8, r9, r6, lsl #5 │ │ │ │ - ldrshteq r4, [r9], #-174 @ 0xffffff52 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x405df892 │ │ │ │ addlt r4, r4, sp, lsl r6 │ │ │ │ @ instruction: 0xf0144606 │ │ │ │ @@ -69125,23 +69125,23 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r8, #772] @ 0x304 │ │ │ │ stmdbls r3, {r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7c14478 │ │ │ │ blls 155c84 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0x00794a94 │ │ │ │ - rsbseq r4, r9, r0, lsl #21 │ │ │ │ - rsbseq r4, r9, r6, asr #19 │ │ │ │ - rsbseq r4, r9, r2, asr #18 │ │ │ │ - rsbseq r8, r9, r2, asr #1 │ │ │ │ - rsbseq r4, r9, ip, lsl #18 │ │ │ │ - rsbseq r8, r9, ip, lsl #1 │ │ │ │ - rsbseq r4, r9, r8, ror #17 │ │ │ │ - rsbseq r8, r9, r8, rrx │ │ │ │ + @ instruction: 0x00794a9c │ │ │ │ + rsbseq r4, r9, r8, lsl #21 │ │ │ │ + rsbseq r4, r9, lr, asr #19 │ │ │ │ + rsbseq r4, r9, sl, asr #18 │ │ │ │ + rsbseq r8, r9, sl, asr #1 │ │ │ │ + rsbseq r4, r9, r4, lsl r9 │ │ │ │ + @ instruction: 0x00798094 │ │ │ │ + ldrshteq r4, [r9], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r8, r9, r0, ror r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ bvs fe527d20 │ │ │ │ @ instruction: 0x46076a52 │ │ │ │ @@ -69170,15 +69170,15 @@ │ │ │ │ @ instruction: 0xeeb66ab3 │ │ │ │ @ instruction: 0xf8537b00 │ │ │ │ ldc 0, cr2, [r2, #32] │ │ │ │ @ instruction: 0xeeb46b26 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ @ instruction: 0xdc3bfa10 │ │ │ │ svccc 0x000168b7 │ │ │ │ - ble 866e28 │ │ │ │ + ble 866e28 │ │ │ │ strbmi r6, [r3], #-2800 @ 0xfffff510 │ │ │ │ ldrdcs lr, [r8, -r6] │ │ │ │ @ instruction: 0x0c08eb01 │ │ │ │ mvnlt r4, r2, asr #8 │ │ │ │ sbceq lr, r4, r0, lsl #22 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ blne 194484 │ │ │ │ @@ -69209,18 +69209,18 @@ │ │ │ │ ldrbtmi r2, [r8], #-481 @ 0xfffffe1f │ │ │ │ @ instruction: 0xf7c1300c │ │ │ │ stmdami r7, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ ldc2l 7, cr15, [sl, #772] @ 0x304 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq r4, r9, r2, ror r8 │ │ │ │ - ldrshteq r7, [r9], #-242 @ 0xffffff0e │ │ │ │ - @ instruction: 0x00794796 │ │ │ │ - rsbseq r7, r9, r6, lsl pc │ │ │ │ + rsbseq r4, r9, sl, ror r8 │ │ │ │ + ldrshteq r7, [r9], #-250 @ 0xffffff06 │ │ │ │ + @ instruction: 0x0079479e │ │ │ │ + rsbseq r7, r9, lr, lsl pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2918a0 >::_M_default_append(unsigned int)@@Base+0xbf9c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ ldrdlt r4, [r9], r1 @ │ │ │ │ pkhtbmi r4, r1, r1, asr #27 │ │ │ │ @@ -69247,15 +69247,15 @@ │ │ │ │ tstls r5, #2146304 @ 0x20c000 │ │ │ │ andsvs r2, r3, r3, lsl #6 │ │ │ │ blcs 7d0bc │ │ │ │ eorshi pc, r5, #64, 6 │ │ │ │ blls fedd1adc │ │ │ │ svcne 0x003b46b2 │ │ │ │ bleq 925a4 │ │ │ │ - blge 87b0c8 │ │ │ │ + blge 87b0c8 │ │ │ │ rsblt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd9313 │ │ │ │ ldrls fp, [sp, #-72] @ 0xffffffb8 │ │ │ │ @ instruction: 0xf8539b17 │ │ │ │ tstls r7, #4, 30 │ │ │ │ andsls r2, r4, #0, 6 │ │ │ │ stmiavs r8!, {r0, r2, r4, r8, fp, sp, lr} │ │ │ │ @@ -69278,15 +69278,15 @@ │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ @ instruction: 0xf891810e │ │ │ │ blcs 1022ad8 │ │ │ │ @ instruction: 0xf003d918 │ │ │ │ blcs ff0573e0 │ │ │ │ orrshi pc, sl, r0 │ │ │ │ - blvc 891b2c │ │ │ │ + blvc 891b2c │ │ │ │ blvc ff091fc0 │ │ │ │ blx 4920b4 │ │ │ │ orrhi pc, pc, r0, asr #5 │ │ │ │ blvc 911b3c │ │ │ │ vmov.32 r9, d4[1] │ │ │ │ @ instruction: 0xf0037bca │ │ │ │ cdp 3, 15, cr0, cr1, cr1, {0} │ │ │ │ @@ -69333,15 +69333,15 @@ │ │ │ │ bge 83d1f4 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ bleq 9208c │ │ │ │ @ instruction: 0xf046f112 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 836b04 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 876c50 │ │ │ │ + blls 876c50 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d98086 │ │ │ │ @ instruction: 0xf5033004 │ │ │ │ ldc 3, cr6, [r3, #-712] @ 0xfffffd38 │ │ │ │ vmov.f64 d7, #2 @ 0x40100000 2.250 │ │ │ │ vcmpe.f64 d8, d8 │ │ │ │ vsqrt.f64 d24, d7 │ │ │ │ @@ -69371,20 +69371,20 @@ │ │ │ │ @ instruction: 0xd1248165 │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ ldc 1, cr8, [pc, #120] @ 566c0 │ │ │ │ svcge 0x001f8b3b │ │ │ │ vmov.f32 s12, s23 │ │ │ │ ldrtmi r0, [sl], -r8, asr #22 │ │ │ │ @ instruction: 0xf8534648 │ │ │ │ - blge 85a6ec │ │ │ │ + blge 85a6ec │ │ │ │ @ instruction: 0xf7f0f111 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 836bf8 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 876ba4 │ │ │ │ + blls 876ba4 │ │ │ │ blcs 63678 │ │ │ │ tstphi r3, r0 @ p-variant is OBSOLETE │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf8ca3301 │ │ │ │ stmiavs fp!, {ip, sp} │ │ │ │ blle ff8a70f8 │ │ │ │ adcmi r6, r3, #108, 16 @ 0x6c0000 │ │ │ │ @@ -69415,15 +69415,15 @@ │ │ │ │ mrc 7, 5, lr, cr0, cr3, {3} │ │ │ │ blls 519418 │ │ │ │ @ instruction: 0x4648aa1f │ │ │ │ @ instruction: 0xf7a2f111 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 836a98 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 876b08 │ │ │ │ + blls 876b08 │ │ │ │ @ instruction: 0xf8dab123 │ │ │ │ movwcc r3, #4096 @ 0x1000 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0x46489b15 │ │ │ │ ldmdbls r4, {r0, r1, r2, r3, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -69438,15 +69438,15 @@ │ │ │ │ stmdacs r0, {r0, r5, ip, sp, lr, pc} │ │ │ │ svcge 0x0050f43f │ │ │ │ bleq 12d2218 │ │ │ │ bge 83d3a8 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ @ instruction: 0xf76ef111 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ - blls 876dd0 │ │ │ │ + blls 876dd0 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf8daaf41 │ │ │ │ movwcc r3, #4096 @ 0x1000 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ stmdbls pc, {r1, r3, r4, r5, r8, r9, sl, sp, lr, pc} @ │ │ │ │ bvs fe3280a4 │ │ │ │ bvs 2b10b0 >::_M_default_append(unsigned int)@@Base+0x2b7ac> │ │ │ │ @@ -69698,52 +69698,52 @@ │ │ │ │ ldrbtmi r4, [r8], #-2090 @ 0xfffff7d6 │ │ │ │ @ instruction: 0xf7c1300c │ │ │ │ stmdami r9!, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2319 @ 0xfffff6f1 │ │ │ │ blx 214a74 │ │ │ │ strbt r9, [r5], -pc, lsl #22 │ │ │ │ mrc 7, 4, APSR_nzcv, cr0, cr10, {5} │ │ │ │ - rsbseq r4, r9, r0, lsr #6 │ │ │ │ - rsbseq r7, r9, r0, lsr #21 │ │ │ │ - rsbseq r4, r9, r4, lsl #6 │ │ │ │ - rsbseq r7, r9, r4, lsl #21 │ │ │ │ - rsbseq r4, r9, r6, ror #5 │ │ │ │ - rsbseq r7, r9, r6, ror #20 │ │ │ │ - @ instruction: 0x0079429c │ │ │ │ - rsbseq r7, r9, ip, lsl sl │ │ │ │ - rsbseq r4, r9, r8, ror r2 │ │ │ │ - ldrshteq r7, [r9], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r4, r9, sl, asr r2 │ │ │ │ - ldrsbteq r7, [r9], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r4, r9, r4, lsr r2 │ │ │ │ - ldrhteq r7, [r9], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r4, r9, r6, lsl r2 │ │ │ │ - @ instruction: 0x00797996 │ │ │ │ - ldrshteq r4, [r9], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r7, r9, r8, ror r9 │ │ │ │ - ldrsbteq r4, [r9], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r7, r9, sl, asr r9 │ │ │ │ - ldrsbteq r4, [r9], #-20 @ 0xffffffec │ │ │ │ - rsbseq r4, r9, r2, lsl #2 │ │ │ │ - rsbseq r7, r9, r2, lsl #17 │ │ │ │ - rsbseq r4, r9, r4, ror #1 │ │ │ │ - rsbseq r7, r9, r4, ror #16 │ │ │ │ - rsbseq r4, r9, r6, asr #1 │ │ │ │ - rsbseq r7, r9, r6, asr #16 │ │ │ │ - rsbseq r4, r9, r8, lsr #1 │ │ │ │ - rsbseq r7, r9, r8, lsr #16 │ │ │ │ - rsbseq r4, r9, r2, ror r0 │ │ │ │ - ldrshteq r7, [r9], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r4, r9, r4, asr r0 │ │ │ │ - ldrsbteq r7, [r9], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r4, r9, r0, asr r0 │ │ │ │ - rsbseq r4, r9, r0, lsl r0 │ │ │ │ - rsbseq r7, r9, lr, lsl #15 │ │ │ │ - rsbseq r3, r9, lr, ror #31 │ │ │ │ - rsbseq r7, r9, lr, ror #14 │ │ │ │ + rsbseq r4, r9, r8, lsr #6 │ │ │ │ + rsbseq r7, r9, r8, lsr #21 │ │ │ │ + rsbseq r4, r9, ip, lsl #6 │ │ │ │ + rsbseq r7, r9, ip, lsl #21 │ │ │ │ + rsbseq r4, r9, lr, ror #5 │ │ │ │ + rsbseq r7, r9, lr, ror #20 │ │ │ │ + rsbseq r4, r9, r4, lsr #5 │ │ │ │ + rsbseq r7, r9, r4, lsr #20 │ │ │ │ + rsbseq r4, r9, r0, lsl #5 │ │ │ │ + rsbseq r7, r9, r0, lsl #20 │ │ │ │ + rsbseq r4, r9, r2, ror #4 │ │ │ │ + rsbseq r7, r9, r2, ror #19 │ │ │ │ + rsbseq r4, r9, ip, lsr r2 │ │ │ │ + ldrhteq r7, [r9], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r4, r9, lr, lsl r2 │ │ │ │ + @ instruction: 0x0079799e │ │ │ │ + rsbseq r4, r9, r0, lsl #4 │ │ │ │ + rsbseq r7, r9, r0, lsl #19 │ │ │ │ + rsbseq r4, r9, r2, ror #3 │ │ │ │ + rsbseq r7, r9, r2, ror #18 │ │ │ │ + ldrsbteq r4, [r9], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r4, r9, sl, lsl #2 │ │ │ │ + rsbseq r7, r9, sl, lsl #17 │ │ │ │ + rsbseq r4, r9, ip, ror #1 │ │ │ │ + rsbseq r7, r9, ip, ror #16 │ │ │ │ + rsbseq r4, r9, lr, asr #1 │ │ │ │ + rsbseq r7, r9, lr, asr #16 │ │ │ │ + ldrhteq r4, [r9], #-0 │ │ │ │ + rsbseq r7, r9, r0, lsr r8 │ │ │ │ + rsbseq r4, r9, sl, ror r0 │ │ │ │ + ldrshteq r7, [r9], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r4, r9, ip, asr r0 │ │ │ │ + ldrsbteq r7, [r9], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r4, r9, r8, asr r0 │ │ │ │ + rsbseq r4, r9, r8, lsl r0 │ │ │ │ + @ instruction: 0x00797796 │ │ │ │ + ldrshteq r3, [r9], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r7, r9, r6, ror r7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, pc, lsr #28 │ │ │ │ tstcs r0, pc, lsr #24 │ │ │ │ ldcls 4, cr4, [r0, #-504] @ 0xfffffe08 │ │ │ │ @@ -69791,16 +69791,16 @@ │ │ │ │ @ instruction: 0xf954f7c1 │ │ │ │ movwcs lr, #30646 @ 0x77b6 │ │ │ │ ldr r6, [r2, fp, lsr #32]! │ │ │ │ ldcl 7, cr15, [ip, #744] @ 0x2e8 │ │ │ │ ldrdeq r7, [r4], r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x00847db4 │ │ │ │ - rsbseq r3, r9, r0, lsr #29 │ │ │ │ - rsbseq r7, r9, r6, lsr #12 │ │ │ │ + rsbseq r3, r9, r8, lsr #29 │ │ │ │ + rsbseq r7, r9, lr, lsr #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, ip, r2, asr #24 │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0x4691447c │ │ │ │ @@ -69864,22 +69864,22 @@ │ │ │ │ orrvs pc, ip, r0, asr #12 │ │ │ │ streq pc, [sl, #-111] @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xfffcf7c0 │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7c14478 │ │ │ │ @ instruction: 0xe7ccf8b7 │ │ │ │ - rsbseq r3, r9, r4, lsr #30 │ │ │ │ - rsbseq r3, r9, r8, lsr lr │ │ │ │ - @ instruction: 0x00793d94 │ │ │ │ - rsbseq r7, r9, r4, lsl r5 │ │ │ │ - rsbseq r3, r9, r0, ror sp │ │ │ │ - rsbseq r7, r9, lr, ror #9 │ │ │ │ - rsbseq r3, r9, r0, asr sp │ │ │ │ - rsbseq r3, r9, r4, lsr lr │ │ │ │ + rsbseq r3, r9, ip, lsr #30 │ │ │ │ + rsbseq r3, r9, r0, asr #28 │ │ │ │ + @ instruction: 0x00793d9c │ │ │ │ + rsbseq r7, r9, ip, lsl r5 │ │ │ │ + rsbseq r3, r9, r8, ror sp │ │ │ │ + ldrshteq r7, [r9], #-70 @ 0xffffffba │ │ │ │ + rsbseq r3, r9, r8, asr sp │ │ │ │ + rsbseq r3, r9, ip, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1122f0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4691b093 │ │ │ │ ldrtpl pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -70149,54 +70149,54 @@ │ │ │ │ @ instruction: 0xf7c0414e │ │ │ │ stmdami ip!, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r8, pc, rrx @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7c04478 │ │ │ │ ldr pc, [r3], r1, lsl #29 │ │ │ │ addeq r7, r4, ip, lsr #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, r9, lr, lsl #27 │ │ │ │ - ldrsbteq r3, [r9], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r7, r9, r4, asr r3 │ │ │ │ - ldrhteq r3, [r9], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r7, r9, sl, lsr r3 │ │ │ │ + @ instruction: 0x00793d96 │ │ │ │ + ldrsbteq r3, [r9], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r7, r9, ip, asr r3 │ │ │ │ + rsbseq r3, r9, r2, asr #23 │ │ │ │ + rsbseq r7, r9, r2, asr #6 │ │ │ │ addeq r7, r4, r4, asr sl │ │ │ │ - rsbseq r3, r9, r2, asr #22 │ │ │ │ - rsbseq r7, r9, r2, asr #5 │ │ │ │ - ldrshteq r3, [r9], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r7, r9, lr, ror r2 │ │ │ │ - rsbseq r3, r9, r2, ror #21 │ │ │ │ - rsbseq r3, r9, sl, ror #23 │ │ │ │ - ldrhteq r3, [r9], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r7, r9, sl, lsr r2 │ │ │ │ - rsbseq r3, r9, r8, lsl #21 │ │ │ │ - rsbseq r7, r9, r8, lsl #4 │ │ │ │ - rsbseq r3, r9, ip, ror #20 │ │ │ │ - rsbseq r3, r9, r0, lsr #24 │ │ │ │ - rsbseq r3, r9, ip, asr #20 │ │ │ │ - rsbseq r3, r9, r4, lsr ip │ │ │ │ - rsbseq r3, r9, ip, lsr #20 │ │ │ │ - ldrhteq r3, [r9], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r3, r9, ip, lsl #20 │ │ │ │ - rsbseq r7, r9, ip, lsl #3 │ │ │ │ - rsbseq r3, r9, lr, ror #19 │ │ │ │ - rsbseq r3, r9, r8, lsl #24 │ │ │ │ - ldrsbteq r3, [r9], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r7, r9, r2, asr r1 │ │ │ │ - ldrhteq r3, [r9], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r3, r9, r6, lsr fp │ │ │ │ - @ instruction: 0x00793998 │ │ │ │ - ldrsbteq r3, [r9], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r3, r9, r6, ror r9 │ │ │ │ - ldrshteq r7, [r9], #-6 │ │ │ │ - rsbseq r3, r9, r6, lsr #20 │ │ │ │ - rsbseq r3, r9, r0, lsr #18 │ │ │ │ - rsbseq r3, r9, r8, ror #22 │ │ │ │ - ldrshteq r3, [r9], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r3, r9, r4, lsl fp │ │ │ │ - rsbseq r7, r9, r4, rrx │ │ │ │ + rsbseq r3, r9, sl, asr #22 │ │ │ │ + rsbseq r7, r9, sl, asr #5 │ │ │ │ + rsbseq r3, r9, r6, lsl #22 │ │ │ │ + rsbseq r7, r9, r6, lsl #5 │ │ │ │ + rsbseq r3, r9, sl, ror #21 │ │ │ │ + ldrshteq r3, [r9], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r3, r9, r2, asr #21 │ │ │ │ + rsbseq r7, r9, r2, asr #4 │ │ │ │ + @ instruction: 0x00793a90 │ │ │ │ + rsbseq r7, r9, r0, lsl r2 │ │ │ │ + rsbseq r3, r9, r4, ror sl │ │ │ │ + rsbseq r3, r9, r8, lsr #24 │ │ │ │ + rsbseq r3, r9, r4, asr sl │ │ │ │ + rsbseq r3, r9, ip, lsr ip │ │ │ │ + rsbseq r3, r9, r4, lsr sl │ │ │ │ + ldrhteq r3, [r9], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r3, r9, r4, lsl sl │ │ │ │ + @ instruction: 0x00797194 │ │ │ │ + ldrshteq r3, [r9], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r3, r9, r0, lsl ip │ │ │ │ + ldrsbteq r3, [r9], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r7, r9, sl, asr r1 │ │ │ │ + ldrhteq r3, [r9], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r3, r9, lr, lsr fp │ │ │ │ + rsbseq r3, r9, r0, lsr #19 │ │ │ │ + ldrsbteq r3, [r9], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r3, r9, lr, ror r9 │ │ │ │ + ldrshteq r7, [r9], #-14 │ │ │ │ + rsbseq r3, r9, lr, lsr #20 │ │ │ │ + rsbseq r3, r9, r8, lsr #18 │ │ │ │ + rsbseq r3, r9, r0, ror fp │ │ │ │ + rsbseq r3, r9, r4, lsl #18 │ │ │ │ + rsbseq r3, r9, ip, lsl fp │ │ │ │ + rsbseq r7, r9, ip, rrx │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febae52c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, lr, r8, lsl r5 │ │ │ │ ldrcc pc, [r4, #-2271] @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -70521,94 +70521,94 @@ │ │ │ │ strb pc, [r0, #2977]! @ 0xba1 @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ @ instruction: 0x008476be │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, r9, r4, lsl r8 │ │ │ │ - ldrhteq r3, [r9], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r3, r9, ip, lsl r8 │ │ │ │ + rsbseq r3, r9, r0, asr #17 │ │ │ │ @ instruction: 0xffffcd09 │ │ │ │ - rsbseq r3, r9, r0, ror #20 │ │ │ │ + rsbseq r3, r9, r8, ror #20 │ │ │ │ @ instruction: 0xffffc9ef │ │ │ │ @ instruction: 0xffffcb2b │ │ │ │ andeq r2, r0, fp, lsl #4 │ │ │ │ andeq r2, r0, r7, asr r2 │ │ │ │ - rsbseq r3, r9, r2, lsl #21 │ │ │ │ - rsbseq r3, r9, r2, ror #14 │ │ │ │ - rsbseq r6, r9, r0, ror #29 │ │ │ │ + rsbseq r3, r9, sl, lsl #21 │ │ │ │ + rsbseq r3, r9, sl, ror #14 │ │ │ │ + rsbseq r6, r9, r8, ror #29 │ │ │ │ strdeq r7, [r4], r6 │ │ │ │ andeq r0, r0, fp, asr #26 │ │ │ │ andeq r0, r0, r5, ror #10 │ │ │ │ @ instruction: 0xffffec55 │ │ │ │ - ldrshteq r3, [r9], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r6, r9, r6, ror lr │ │ │ │ - ldrsbteq r3, [r9], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r6, r9, r8, asr lr │ │ │ │ - ldrhteq r3, [r9], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r6, r9, sl, lsr lr │ │ │ │ + rsbseq r3, r9, r0, lsl #14 │ │ │ │ + rsbseq r6, r9, lr, ror lr │ │ │ │ + rsbseq r3, r9, r2, ror #13 │ │ │ │ + rsbseq r6, r9, r0, ror #28 │ │ │ │ + rsbseq r3, r9, r4, asr #13 │ │ │ │ + rsbseq r6, r9, r2, asr #28 │ │ │ │ @ instruction: 0xffffc82f │ │ │ │ @ instruction: 0xffffc7a1 │ │ │ │ - rsbseq r3, r9, sl, ror r6 │ │ │ │ - ldrshteq r6, [r9], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r3, r9, r0, ror #12 │ │ │ │ - rsbseq r6, r9, r0, ror #27 │ │ │ │ + rsbseq r3, r9, r2, lsl #13 │ │ │ │ + rsbseq r6, r9, r2, lsl #28 │ │ │ │ + rsbseq r3, r9, r8, ror #12 │ │ │ │ + rsbseq r6, r9, r8, ror #27 │ │ │ │ @ instruction: 0xffffab0b │ │ │ │ - rsbseq r3, r9, r4, lsr r6 │ │ │ │ - ldrhteq r6, [r9], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r3, r9, ip, lsr r6 │ │ │ │ + ldrhteq r6, [r9], #-220 @ 0xffffff24 │ │ │ │ @ instruction: 0xffffab23 │ │ │ │ - rsbseq r3, r9, r8, lsl #12 │ │ │ │ - rsbseq r6, r9, r8, lsl #27 │ │ │ │ + rsbseq r3, r9, r0, lsl r6 │ │ │ │ + @ instruction: 0x00796d90 │ │ │ │ @ instruction: 0xffffe677 │ │ │ │ - ldrsbteq r3, [r9], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r6, r9, ip, asr sp │ │ │ │ - ldrhteq r3, [r9], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r6, r9, ip, lsr sp │ │ │ │ - @ instruction: 0x0079359e │ │ │ │ - rsbseq r3, r9, r8, ror #16 │ │ │ │ + rsbseq r3, r9, r4, ror #11 │ │ │ │ + rsbseq r6, r9, r4, ror #26 │ │ │ │ + rsbseq r3, r9, r6, asr #11 │ │ │ │ + rsbseq r6, r9, r4, asr #26 │ │ │ │ + rsbseq r3, r9, r6, lsr #11 │ │ │ │ + rsbseq r3, r9, r0, ror r8 │ │ │ │ @ instruction: 0xfffff867 │ │ │ │ - rsbseq r3, r9, r4, ror r5 │ │ │ │ - ldrshteq r6, [r9], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r3, r9, ip, ror r5 │ │ │ │ + ldrshteq r6, [r9], #-204 @ 0xffffff34 │ │ │ │ @ instruction: 0xffffede5 │ │ │ │ - rsbseq r3, r9, r0, asr #10 │ │ │ │ - rsbseq r6, r9, r0, asr #25 │ │ │ │ + rsbseq r3, r9, r8, asr #10 │ │ │ │ + rsbseq r6, r9, r8, asr #25 │ │ │ │ @ instruction: 0xffffc4eb │ │ │ │ - rsbseq r3, r9, r4, lsl r5 │ │ │ │ - @ instruction: 0x00796c94 │ │ │ │ + rsbseq r3, r9, ip, lsl r5 │ │ │ │ + @ instruction: 0x00796c9c │ │ │ │ @ instruction: 0xffffbc9f │ │ │ │ - ldrsbteq r3, [r9], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r6, r9, ip, asr ip │ │ │ │ + rsbseq r3, r9, r4, ror #9 │ │ │ │ + rsbseq r6, r9, r4, ror #24 │ │ │ │ @ instruction: 0xfffff577 │ │ │ │ @ instruction: 0xffffe45d │ │ │ │ - rsbseq r3, r9, r2, lsr #9 │ │ │ │ - rsbseq r6, r9, r2, lsr #24 │ │ │ │ + rsbseq r3, r9, sl, lsr #9 │ │ │ │ + rsbseq r6, r9, sl, lsr #24 │ │ │ │ @ instruction: 0xffffc031 │ │ │ │ - rsbseq r3, r9, r6, ror r4 │ │ │ │ - ldrshteq r6, [r9], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r3, r9, lr, ror r4 │ │ │ │ + ldrshteq r6, [r9], #-190 @ 0xffffff42 │ │ │ │ andeq r1, r0, r1, lsl #29 │ │ │ │ - rsbseq r3, r9, sl, asr #8 │ │ │ │ - rsbseq r6, r9, sl, asr #23 │ │ │ │ + rsbseq r3, r9, r2, asr r4 │ │ │ │ + ldrsbteq r6, [r9], #-178 @ 0xffffff4e │ │ │ │ @ instruction: 0xffffb0bd │ │ │ │ - rsbseq r3, r9, lr, lsl r4 │ │ │ │ - @ instruction: 0x00796b9e │ │ │ │ + rsbseq r3, r9, r6, lsr #8 │ │ │ │ + rsbseq r6, r9, r6, lsr #23 │ │ │ │ @ instruction: 0xffffa91d │ │ │ │ - ldrshteq r3, [r9], #-50 @ 0xffffffce │ │ │ │ - rsbseq r6, r9, r2, ror fp │ │ │ │ - ldrshteq r3, [r9], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r3, r9, ip, lsr #14 │ │ │ │ - ldrhteq r3, [r9], #-54 @ 0xffffffca │ │ │ │ - rsbseq r6, r9, r6, lsr fp │ │ │ │ - rsbseq r3, r9, r2, asr r7 │ │ │ │ - rsbseq r3, r9, ip, lsl #14 │ │ │ │ - rsbseq r3, r9, ip, ror #6 │ │ │ │ - rsbseq r6, r9, ip, ror #21 │ │ │ │ - rsbseq r3, r9, sl, lsr r7 │ │ │ │ - ldrhteq r3, [r9], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r3, r9, r4, lsr #6 │ │ │ │ - rsbseq r6, r9, r4, lsr #21 │ │ │ │ + ldrshteq r3, [r9], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r6, r9, sl, ror fp │ │ │ │ + rsbseq r3, r9, r4, lsl #14 │ │ │ │ + rsbseq r3, r9, r4, lsr r7 │ │ │ │ + ldrhteq r3, [r9], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r6, r9, lr, lsr fp │ │ │ │ + rsbseq r3, r9, sl, asr r7 │ │ │ │ + rsbseq r3, r9, r4, lsl r7 │ │ │ │ + rsbseq r3, r9, r4, ror r3 │ │ │ │ + ldrshteq r6, [r9], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r3, r9, r2, asr #14 │ │ │ │ + rsbseq r3, r9, r4, asr #15 │ │ │ │ + rsbseq r3, r9, ip, lsr #6 │ │ │ │ + rsbseq r6, r9, ip, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febaeb9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -70619,16 +70619,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7c0300c │ │ │ │ stmdami r5, {r0, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ff5958d4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r3, r9, sl, lsl #3 │ │ │ │ - rsbseq r6, r9, sl, lsl #18 │ │ │ │ + @ instruction: 0x00793192 │ │ │ │ + rsbseq r6, r9, r2, lsl r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe095d24 │ │ │ │ ldclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df461c │ │ │ │ strmi r3, [r7], -r8, lsr #13 │ │ │ │ @@ -71053,66 +71053,66 @@ │ │ │ │ @ instruction: 0xf7bf300c │ │ │ │ ldmdami r0!, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7bf4478 │ │ │ │ @ instruction: 0xe7abff71 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, r9, r6, lsr #4 │ │ │ │ + rsbseq r3, r9, lr, lsr #4 │ │ │ │ addeq r6, r4, ip, ror #31 │ │ │ │ - ldrhteq r3, [r9], #-12 │ │ │ │ - rsbseq r3, r9, lr, asr #10 │ │ │ │ + rsbseq r3, r9, r4, asr #1 │ │ │ │ + rsbseq r3, r9, r6, asr r5 │ │ │ │ addeq r6, r4, r8, asr #30 │ │ │ │ - rsbseq r3, r9, r8, lsl #1 │ │ │ │ - ldrsbteq r2, [r9], #-252 @ 0xffffff04 │ │ │ │ - @ instruction: 0x00792e96 │ │ │ │ - rsbseq r6, r9, r4, lsl r6 │ │ │ │ - rsbseq r2, r9, r8, lsr #28 │ │ │ │ - rsbseq r6, r9, r8, lsr #11 │ │ │ │ - rsbseq r2, r9, r8, lsl lr │ │ │ │ - rsbseq r2, r9, r0, lsr #29 │ │ │ │ - rsbseq r2, r9, r4, lsl #25 │ │ │ │ - rsbseq r6, r9, r4, lsl #8 │ │ │ │ - rsbseq r2, r9, r8, asr ip │ │ │ │ - ldrsbteq r6, [r9], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r2, r9, ip, lsl ip │ │ │ │ - @ instruction: 0x0079639c │ │ │ │ - ldrshteq r2, [r9], #-190 @ 0xffffff42 │ │ │ │ - rsbseq r6, r9, lr, ror r3 │ │ │ │ - rsbseq r2, r9, r0, ror #23 │ │ │ │ - rsbseq r6, r9, r0, ror #6 │ │ │ │ - rsbseq r2, r9, r2, asr #23 │ │ │ │ - rsbseq r6, r9, r2, asr #6 │ │ │ │ - rsbseq r2, r9, r4, lsr #23 │ │ │ │ - rsbseq r6, r9, r4, lsr #6 │ │ │ │ - rsbseq r2, r9, r8, lsl #23 │ │ │ │ - rsbseq r2, r9, ip, ror #24 │ │ │ │ - rsbseq r2, r9, ip, ror #22 │ │ │ │ - rsbseq r6, r9, sl, ror #5 │ │ │ │ - rsbseq r2, r9, lr, asr #22 │ │ │ │ - rsbseq r6, r9, ip, asr #5 │ │ │ │ - rsbseq r2, r9, r4, lsr fp │ │ │ │ - ldrhteq r6, [r9], #-34 @ 0xffffffde │ │ │ │ - rsbseq r2, r9, r8, lsl fp │ │ │ │ - @ instruction: 0x00796296 │ │ │ │ - ldrshteq r2, [r9], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r6, r9, r8, ror r2 │ │ │ │ - rsbseq r2, r9, r0, ror #21 │ │ │ │ - rsbseq r6, r9, lr, asr r2 │ │ │ │ - rsbseq r2, r9, r6, asr #21 │ │ │ │ - rsbseq r6, r9, r4, asr #4 │ │ │ │ + @ instruction: 0x00793090 │ │ │ │ + rsbseq r2, r9, r4, ror #31 │ │ │ │ + @ instruction: 0x00792e9e │ │ │ │ + rsbseq r6, r9, ip, lsl r6 │ │ │ │ + rsbseq r2, r9, r0, lsr lr │ │ │ │ + ldrhteq r6, [r9], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r2, r9, r0, lsr #28 │ │ │ │ + rsbseq r2, r9, r8, lsr #29 │ │ │ │ + rsbseq r2, r9, ip, lsl #25 │ │ │ │ + rsbseq r6, r9, ip, lsl #8 │ │ │ │ + rsbseq r2, r9, r0, ror #24 │ │ │ │ + rsbseq r6, r9, r0, ror #7 │ │ │ │ + rsbseq r2, r9, r4, lsr #24 │ │ │ │ + rsbseq r6, r9, r4, lsr #7 │ │ │ │ + rsbseq r2, r9, r6, lsl #24 │ │ │ │ + rsbseq r6, r9, r6, lsl #7 │ │ │ │ + rsbseq r2, r9, r8, ror #23 │ │ │ │ + rsbseq r6, r9, r8, ror #6 │ │ │ │ + rsbseq r2, r9, sl, asr #23 │ │ │ │ + rsbseq r6, r9, sl, asr #6 │ │ │ │ + rsbseq r2, r9, ip, lsr #23 │ │ │ │ + rsbseq r6, r9, ip, lsr #6 │ │ │ │ + @ instruction: 0x00792b90 │ │ │ │ + rsbseq r2, r9, r4, ror ip │ │ │ │ + rsbseq r2, r9, r4, ror fp │ │ │ │ + ldrshteq r6, [r9], #-34 @ 0xffffffde │ │ │ │ + rsbseq r2, r9, r6, asr fp │ │ │ │ + ldrsbteq r6, [r9], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r2, r9, ip, lsr fp │ │ │ │ + ldrhteq r6, [r9], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r2, r9, r0, lsr #22 │ │ │ │ + @ instruction: 0x0079629e │ │ │ │ + rsbseq r2, r9, r2, lsl #22 │ │ │ │ + rsbseq r6, r9, r0, lsl #5 │ │ │ │ + rsbseq r2, r9, r8, ror #21 │ │ │ │ + rsbseq r6, r9, r6, ror #4 │ │ │ │ + rsbseq r2, r9, lr, asr #21 │ │ │ │ + rsbseq r6, r9, ip, asr #4 │ │ │ │ ldrtmi r4, [r1], -r6, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 2, pc, cr14, cr15, {5} @ │ │ │ │ @ instruction: 0xf04f4804 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff08f7bf │ │ │ │ svclt 0x0000e742 │ │ │ │ - ldrshteq r2, [r9], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r6, r9, r2, ror r1 │ │ │ │ + ldrshteq r2, [r9], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r6, r9, sl, ror r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ umullslt r4, r9, sp, sp │ │ │ │ @ instruction: 0x46984c9d │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -71270,28 +71270,28 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 7, cr15, [r2, #764] @ 0x2fc │ │ │ │ @ instruction: 0xf7b9e7e2 │ │ │ │ svclt 0x0000ea4e │ │ │ │ addeq r6, r4, ip, ror #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r6, r4, r0, lsr r8 │ │ │ │ - rsbseq r2, r9, lr, ror r9 │ │ │ │ - rsbseq r2, r9, ip, ror r8 │ │ │ │ - ldrshteq r2, [r9], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r5, r9, r6, ror pc │ │ │ │ - ldrsbteq r2, [r9], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r5, r9, r8, asr pc │ │ │ │ - ldrhteq r2, [r9], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r5, r9, sl, lsr pc │ │ │ │ - rsbseq r2, r9, r0, lsr #15 │ │ │ │ - rsbseq r5, r9, lr, lsl pc │ │ │ │ - rsbseq r2, r9, r2, lsl #15 │ │ │ │ - rsbseq r5, r9, r0, lsl #30 │ │ │ │ - rsbseq r2, r9, r8, ror #14 │ │ │ │ - rsbseq r5, r9, r6, ror #29 │ │ │ │ + rsbseq r2, r9, r6, lsl #19 │ │ │ │ + rsbseq r2, r9, r4, lsl #17 │ │ │ │ + ldrshteq r2, [r9], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r5, r9, lr, ror pc │ │ │ │ + rsbseq r2, r9, r0, ror #15 │ │ │ │ + rsbseq r5, r9, r0, ror #30 │ │ │ │ + rsbseq r2, r9, r2, asr #15 │ │ │ │ + rsbseq r5, r9, r2, asr #30 │ │ │ │ + rsbseq r2, r9, r8, lsr #15 │ │ │ │ + rsbseq r5, r9, r6, lsr #30 │ │ │ │ + rsbseq r2, r9, sl, lsl #15 │ │ │ │ + rsbseq r5, r9, r8, lsl #30 │ │ │ │ + rsbseq r2, r9, r0, ror r7 │ │ │ │ + rsbseq r5, r9, lr, ror #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 413904 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq a96788 │ │ │ │ ldclmi 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ bmi ffea9cb8 │ │ │ │ @@ -71541,15 +71541,15 @@ │ │ │ │ svclt 0x0004465d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ tst r7, pc │ │ │ │ ... │ │ │ │ umulleq r6, r4, r2, r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, r9, r8, asr #13 │ │ │ │ + ldrsbteq r2, [r9], #-96 @ 0xffffffa0 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ vmls.f d20, d16, d0[2] │ │ │ │ stmdavs fp!, {r3, r4, r8, pc} │ │ │ │ bls 6aa0e0 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ @ instruction: 0xf7faab1c │ │ │ │ stmdacs r1, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -71600,15 +71600,15 @@ │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ ldr sl, [r7, -r4, asr #22]! │ │ │ │ vadd.i8 q10, q8, q11 │ │ │ │ ldrbtmi r6, [r8], #-309 @ 0xfffffecb │ │ │ │ @ instruction: 0xf7bf300c │ │ │ │ stmiami r4!, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ - blx 89683a │ │ │ │ + blx 89683a │ │ │ │ bfi r9, r0, #12, #7 │ │ │ │ blle ff354414 │ │ │ │ blx 49450c │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ ldrbt fp, [r7], sp, asr #22 │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ @ instruction: 0xf0de7b0e │ │ │ │ @@ -71820,33 +71820,33 @@ │ │ │ │ blne 1294750 │ │ │ │ bleq 12d4754 │ │ │ │ ldmdbge sl, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf628f0bd │ │ │ │ stmdacs r1, {r7, r9, sl, lr} │ │ │ │ add sp, r9, pc, lsr #32 │ │ │ │ ... │ │ │ │ - ldrsbteq r2, [r9], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r5, r9, r2, asr sl │ │ │ │ - rsbseq r2, r9, r4, lsr #5 │ │ │ │ + ldrsbteq r2, [r9], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r5, r9, sl, asr sl │ │ │ │ + rsbseq r2, r9, ip, lsr #5 │ │ │ │ addeq r6, r4, r2, lsl r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, r9, r2, lsr #4 │ │ │ │ - rsbseq r5, r9, r2, lsr #19 │ │ │ │ - rsbseq r2, r9, lr, asr #3 │ │ │ │ - rsbseq r5, r9, lr, asr #18 │ │ │ │ - @ instruction: 0x0079269c │ │ │ │ - rsbseq r2, r9, lr, lsl #2 │ │ │ │ - rsbseq r5, r9, lr, lsl #17 │ │ │ │ - ldrsbteq r2, [r9], #-10 │ │ │ │ - rsbseq r5, r9, sl, asr r8 │ │ │ │ - ldrsbteq r2, [r9], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r1, r9, r2, asr pc │ │ │ │ - ldrsbteq r5, [r9], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r1, r9, r4, lsr pc │ │ │ │ - ldrhteq r5, [r9], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r2, r9, sl, lsr #4 │ │ │ │ + rsbseq r5, r9, sl, lsr #19 │ │ │ │ + ldrsbteq r2, [r9], #-22 @ 0xffffffea │ │ │ │ + rsbseq r5, r9, r6, asr r9 │ │ │ │ + rsbseq r2, r9, r4, lsr #13 │ │ │ │ + rsbseq r2, r9, r6, lsl r1 │ │ │ │ + @ instruction: 0x00795896 │ │ │ │ + rsbseq r2, r9, r2, ror #1 │ │ │ │ + rsbseq r5, r9, r2, ror #16 │ │ │ │ + ldrsbteq r2, [r9], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r1, r9, sl, asr pc │ │ │ │ + ldrsbteq r5, [r9], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r1, r9, ip, lsr pc │ │ │ │ + ldrhteq r5, [r9], #-108 @ 0xffffff94 │ │ │ │ beq d5124 │ │ │ │ @ instruction: 0xf43f45ba │ │ │ │ stmdavs fp!, {r1, r2, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ bls 6ea588 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ @ instruction: 0xf7faab1c │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -71945,32 +71945,32 @@ │ │ │ │ @ instruction: 0xffbaf7be │ │ │ │ @ instruction: 0xf04f4817 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf874f7bf │ │ │ │ @ instruction: 0xf7b8e7d9 │ │ │ │ svclt 0x0000ed00 │ │ │ │ ... │ │ │ │ - rsbseq r1, r9, lr, lsr #28 │ │ │ │ - rsbseq r5, r9, lr, lsr #11 │ │ │ │ - rsbseq r1, r9, r0, lsl lr │ │ │ │ - rsbseq r2, r9, sl, asr #5 │ │ │ │ - rsbseq r1, r9, r2, ror #27 │ │ │ │ - rsbseq r5, r9, r2, ror #10 │ │ │ │ - rsbseq r1, r9, r4, asr #27 │ │ │ │ - rsbseq r5, r9, r4, asr #10 │ │ │ │ - rsbseq r1, r9, lr, lsl #27 │ │ │ │ - rsbseq r5, r9, lr, lsl #10 │ │ │ │ - rsbseq r1, r9, ip, asr sp │ │ │ │ - ldrsbteq r5, [r9], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r1, r9, r0, lsr sp │ │ │ │ - ldrhteq r5, [r9], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r1, r9, r6, lsl sp │ │ │ │ - @ instruction: 0x00795494 │ │ │ │ - rsbseq r1, r9, ip, asr #25 │ │ │ │ - rsbseq r5, r9, sl, asr #8 │ │ │ │ + rsbseq r1, r9, r6, lsr lr │ │ │ │ + ldrhteq r5, [r9], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r1, r9, r8, lsl lr │ │ │ │ + ldrsbteq r2, [r9], #-34 @ 0xffffffde │ │ │ │ + rsbseq r1, r9, sl, ror #27 │ │ │ │ + rsbseq r5, r9, sl, ror #10 │ │ │ │ + rsbseq r1, r9, ip, asr #27 │ │ │ │ + rsbseq r5, r9, ip, asr #10 │ │ │ │ + @ instruction: 0x00791d96 │ │ │ │ + rsbseq r5, r9, r6, lsl r5 │ │ │ │ + rsbseq r1, r9, r4, ror #26 │ │ │ │ + rsbseq r5, r9, r4, ror #9 │ │ │ │ + rsbseq r1, r9, r8, lsr sp │ │ │ │ + ldrhteq r5, [r9], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r1, r9, lr, lsl sp │ │ │ │ + @ instruction: 0x0079549c │ │ │ │ + ldrsbteq r1, [r9], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r5, r9, r2, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2943ac >::_M_default_append(unsigned int)@@Base+0xeaa8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ pkhbtmi fp, r3, pc, lsl #1 @ │ │ │ │ @ instruction: 0x460e48b3 │ │ │ │ @@ -72357,36 +72357,36 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [ip], #-760 @ 0xfffffd08 │ │ │ │ @ instruction: 0x4641481a │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ @ instruction: 0xe7dcfd37 │ │ │ │ stmib r2, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ... │ │ │ │ - rsbseq r1, r9, lr, ror #17 │ │ │ │ - rsbseq r5, r9, lr, rrx │ │ │ │ - rsbseq r1, r9, r2, lsr #17 │ │ │ │ - rsbseq r5, r9, r2, lsr #32 │ │ │ │ - rsbseq r1, r9, r8, lsl #17 │ │ │ │ - rsbseq r5, r9, r8 │ │ │ │ - rsbseq r1, r9, r6, ror #16 │ │ │ │ - rsbseq r4, r9, r6, ror #31 │ │ │ │ - rsbseq r1, r9, sl, lsr r8 │ │ │ │ - ldrhteq r4, [r9], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r1, r9, lr, lsr #15 │ │ │ │ - rsbseq r4, r9, lr, lsr #30 │ │ │ │ - rsbseq r1, r9, r6, ror r7 │ │ │ │ - ldrshteq r4, [r9], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r1, r9, ip, asr #14 │ │ │ │ - rsbseq r4, r9, ip, asr #29 │ │ │ │ - @ instruction: 0x00791694 │ │ │ │ - rsbseq r4, r9, r4, lsl lr │ │ │ │ - rsbseq r1, r9, ip, ror r6 │ │ │ │ - ldrshteq r4, [r9], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r1, r9, r0, asr r6 │ │ │ │ - ldrsbteq r4, [r9], #-208 @ 0xffffff30 │ │ │ │ + ldrshteq r1, [r9], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r5, r9, r6, ror r0 │ │ │ │ + rsbseq r1, r9, sl, lsr #17 │ │ │ │ + rsbseq r5, r9, sl, lsr #32 │ │ │ │ + @ instruction: 0x00791890 │ │ │ │ + rsbseq r5, r9, r0, lsl r0 │ │ │ │ + rsbseq r1, r9, lr, ror #16 │ │ │ │ + rsbseq r4, r9, lr, ror #31 │ │ │ │ + rsbseq r1, r9, r2, asr #16 │ │ │ │ + rsbseq r4, r9, r2, asr #31 │ │ │ │ + ldrhteq r1, [r9], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r4, r9, r6, lsr pc │ │ │ │ + rsbseq r1, r9, lr, ror r7 │ │ │ │ + ldrshteq r4, [r9], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r1, r9, r4, asr r7 │ │ │ │ + ldrsbteq r4, [r9], #-228 @ 0xffffff1c │ │ │ │ + @ instruction: 0x0079169c │ │ │ │ + rsbseq r4, r9, ip, lsl lr │ │ │ │ + rsbseq r1, r9, r4, lsl #13 │ │ │ │ + rsbseq r4, r9, r4, lsl #28 │ │ │ │ + rsbseq r1, r9, r8, asr r6 │ │ │ │ + ldrsbteq r4, [r9], #-216 @ 0xffffff28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb077c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [ip], lr, lsl #13 │ │ │ │ @ instruction: 0x46724611 │ │ │ │ movwls r9, #6921 @ 0x1b09 │ │ │ │ @@ -72400,16 +72400,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7be300c │ │ │ │ stmdami r5, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ ldc2l 7, cr15, [lr], {190} @ 0xbe │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - @ instruction: 0x0079159e │ │ │ │ - rsbseq r4, r9, lr, lsl sp │ │ │ │ + rsbseq r1, r9, r6, lsr #11 │ │ │ │ + rsbseq r4, r9, r6, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb07d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ bls 2ab034 >::_M_default_append(unsigned int)@@Base+0x25730> │ │ │ │ andcs r9, r0, #268435456 @ 0x10000000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -72422,16 +72422,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffe97506 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ blls 1588e4 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r1, r9, r8, asr #10 │ │ │ │ - rsbseq r4, r9, r8, asr #25 │ │ │ │ + rsbseq r1, r9, r0, asr r5 │ │ │ │ + ldrsbteq r4, [r9], #-192 @ 0xffffff40 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb0830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ bls 26b08c │ │ │ │ andcs r9, r0, #268435456 @ 0x10000000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -72444,16 +72444,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff39755e │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ blls 15888c │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrshteq r1, [r9], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r4, r9, r0, ror ip │ │ │ │ + ldrshteq r1, [r9], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r4, r9, r8, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb0888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ strls r9, [r1], #-3091 @ 0xfffff3ed │ │ │ │ @@ -72474,16 +72474,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe4975d6 │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ blls 458814 │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r1, r9, r8, ror r4 │ │ │ │ - ldrshteq r4, [r9], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r1, r9, r0, lsl #9 │ │ │ │ + rsbseq r4, r9, r0, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb0900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r6, [ip], -r8, asr #17 │ │ │ │ vsubl.u32 , d2, d1 │ │ │ │ stmdbmi ip, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -72495,17 +72495,17 @@ │ │ │ │ @ instruction: 0xf6404807 │ │ │ │ ldrbtmi r7, [r8], #-330 @ 0xfffffeb6 │ │ │ │ @ instruction: 0xf7be300c │ │ │ │ stmdami r5, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ @ instruction: 0xf06ffc1f │ │ │ │ strb r0, [pc, r8]! │ │ │ │ - rsbseq r1, r9, ip, lsl r5 │ │ │ │ - rsbseq r1, r9, lr, lsl r4 │ │ │ │ - rsbseq r1, r9, r8, lsr r6 │ │ │ │ + rsbseq r1, r9, r4, lsr #10 │ │ │ │ + rsbseq r1, r9, r6, lsr #8 │ │ │ │ + rsbseq r1, r9, r0, asr #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 114c10 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, sp, asr #17 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ @@ -72538,19 +72538,19 @@ │ │ │ │ @ instruction: 0xf6404809 │ │ │ │ @ instruction: 0xf06f7172 │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7be300c │ │ │ │ stmdami r6, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ ldrb pc, [r9, r7, asr #23] @ │ │ │ │ - ldrhteq r1, [r9], #-68 @ 0xffffffbc │ │ │ │ - @ instruction: 0x00791396 │ │ │ │ - rsbseq r4, r9, r6, lsl fp │ │ │ │ - rsbseq r1, r9, lr, ror #6 │ │ │ │ - rsbseq r1, r9, r8, lsl #11 │ │ │ │ + ldrhteq r1, [r9], #-76 @ 0xffffffb4 │ │ │ │ + @ instruction: 0x0079139e │ │ │ │ + rsbseq r4, r9, lr, lsl fp │ │ │ │ + rsbseq r1, r9, r6, ror r3 │ │ │ │ + @ instruction: 0x00791590 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, sp, asr #17 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldrmi r4, [r7], -r8, lsr #12 │ │ │ │ @@ -72578,19 +72578,19 @@ │ │ │ │ @ instruction: 0xf6404809 │ │ │ │ @ instruction: 0xf06f7195 │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf7be300c │ │ │ │ stmdami r6, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ @ instruction: 0xe7ddfb77 │ │ │ │ - rsbseq r1, r9, r8, lsl #8 │ │ │ │ - ldrshteq r1, [r9], #-34 @ 0xffffffde │ │ │ │ - rsbseq r4, r9, r2, ror sl │ │ │ │ - rsbseq r1, r9, lr, asr #5 │ │ │ │ - rsbseq r1, r9, r8, ror #9 │ │ │ │ + rsbseq r1, r9, r0, lsl r4 │ │ │ │ + ldrshteq r1, [r9], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r4, r9, sl, ror sl │ │ │ │ + ldrsbteq r1, [r9], #-38 @ 0xffffffda │ │ │ │ + ldrshteq r1, [r9], #-64 @ 0xffffffc0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb0aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q1, q6 │ │ │ │ stmdbmi fp, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b84479 │ │ │ │ @@ -72600,17 +72600,17 @@ │ │ │ │ @ instruction: 0x71aef640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe5177d0 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx 14177da │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r1, r9, r4, ror r3 │ │ │ │ - rsbseq r1, r9, ip, ror r2 │ │ │ │ - @ instruction: 0x00791496 │ │ │ │ + rsbseq r1, r9, ip, ror r3 │ │ │ │ + rsbseq r1, r9, r4, lsl #5 │ │ │ │ + @ instruction: 0x0079149e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb0afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q1, q6 │ │ │ │ stmdbmi sl, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b84479 │ │ │ │ @@ -72619,17 +72619,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ bicvc pc, r6, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1b17820 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx a1782a │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r1, r9, r4, lsr #6 │ │ │ │ - rsbseq r1, r9, ip, lsr #4 │ │ │ │ - rsbseq r1, r9, r6, asr #8 │ │ │ │ + rsbseq r1, r9, ip, lsr #6 │ │ │ │ + rsbseq r1, r9, r4, lsr r2 │ │ │ │ + rsbseq r1, r9, lr, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb0b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q1, q6 │ │ │ │ stmdbmi fp, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b84479 │ │ │ │ @@ -72639,17 +72639,17 @@ │ │ │ │ bicsvc pc, lr, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 119786c │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx 97876 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq r1, [r9], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r1, r9, r0, ror #3 │ │ │ │ - ldrshteq r1, [r9], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r1, r9, r0, ror #5 │ │ │ │ + rsbseq r1, r9, r8, ror #3 │ │ │ │ + rsbseq r1, r9, r2, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb0b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i64 d4, q1, q6 │ │ │ │ stmdbmi sl, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b84479 │ │ │ │ @@ -72658,17 +72658,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 7978bc │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx ff6978c4 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r1, r9, r8, lsl #5 │ │ │ │ - @ instruction: 0x00791190 │ │ │ │ - rsbseq r1, r9, sl, lsr #7 │ │ │ │ + @ instruction: 0x00791290 │ │ │ │ + @ instruction: 0x00791198 │ │ │ │ + ldrhteq r1, [r9], #-50 @ 0xffffffce │ │ │ │ stcvs 12, cr6, [fp], {2} │ │ │ │ blcs 87e8c │ │ │ │ stcvs 1, cr13, [r0, #360] @ 0x168 │ │ │ │ bne ff075018 │ │ │ │ blcs 6b7b0 │ │ │ │ ldc 0, cr13, [r0, #272] @ 0x110 │ │ │ │ vmla.f64 d3, d7, d10 │ │ │ │ @@ -72831,26 +72831,26 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8c6f7be │ │ │ │ strtmi r4, [r9], -pc, lsl #16 │ │ │ │ @ instruction: 0xf7be4478 │ │ │ │ strtmi pc, [r8], -r1, lsl #19 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - ldrhteq r1, [r9], #-84 @ 0xffffffac │ │ │ │ - ldrhteq r1, [r9], #-82 @ 0xffffffae │ │ │ │ - ldrsbteq r1, [r9], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r4, r9, sl, lsl r7 │ │ │ │ - rsbseq r1, r9, r2, asr #9 │ │ │ │ - rsbseq r4, r9, r2, lsl #14 │ │ │ │ - rsbseq r1, r9, r2, lsr #9 │ │ │ │ - rsbseq r4, r9, r2, ror #13 │ │ │ │ - @ instruction: 0x00791490 │ │ │ │ - rsbseq r1, r9, ip, ror r4 │ │ │ │ - rsbseq r1, r9, r4, lsr #8 │ │ │ │ - rsbseq r4, r9, r4, ror #12 │ │ │ │ + ldrhteq r1, [r9], #-92 @ 0xffffffa4 │ │ │ │ + ldrhteq r1, [r9], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r1, r9, r2, ror #9 │ │ │ │ + rsbseq r4, r9, r2, lsr #14 │ │ │ │ + rsbseq r1, r9, sl, asr #9 │ │ │ │ + rsbseq r4, r9, sl, lsl #14 │ │ │ │ + rsbseq r1, r9, sl, lsr #9 │ │ │ │ + rsbseq r4, r9, sl, ror #13 │ │ │ │ + @ instruction: 0x00791498 │ │ │ │ + rsbseq r1, r9, r4, lsl #9 │ │ │ │ + rsbseq r1, r9, ip, lsr #8 │ │ │ │ + rsbseq r4, r9, ip, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb0ebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r8, r0 │ │ │ │ @ instruction: 0xf7ffb083 │ │ │ │ @ instruction: 0x4603fef5 │ │ │ │ tstle r2, r1, lsl #16 │ │ │ │ @@ -72860,16 +72860,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7be300c │ │ │ │ stmdami r5, {r0, r1, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf946f7be │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r1, r9, lr, lsr #7 │ │ │ │ - rsbseq r4, r9, lr, ror #11 │ │ │ │ + ldrhteq r1, [r9], #-54 @ 0xffffffca │ │ │ │ + ldrshteq r4, [r9], #-86 @ 0xffffffaa │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb0f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 61dc90 │ │ │ │ blmi 645f28 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -72891,15 +72891,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7b7bd30 │ │ │ │ svclt 0x0000ed98 │ │ │ │ addeq r4, r4, r6, ror #25 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r1, r9, r2, ror r3 │ │ │ │ + rsbseq r1, r9, sl, ror r3 │ │ │ │ addeq r4, r4, ip, lsr #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 11523c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi ff16b5f0 │ │ │ │ @@ -73096,43 +73096,43 @@ │ │ │ │ @ instruction: 0xf7b7e6f0 │ │ │ │ svclt 0x0000ec04 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ ... │ │ │ │ addeq r4, r4, r4, ror #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r1, r9, r4, lsr #6 │ │ │ │ - ldrshteq r1, [r9], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r1, r9, r4, ror #5 │ │ │ │ - rsbseq r1, r9, r8, asr #4 │ │ │ │ - rsbseq r4, r9, r8, lsl #9 │ │ │ │ - rsbseq r1, r9, lr, lsr #4 │ │ │ │ - rsbseq r4, r9, lr, ror #8 │ │ │ │ + rsbseq r1, r9, ip, lsr #6 │ │ │ │ + rsbseq r1, r9, r6, lsl #6 │ │ │ │ + rsbseq r1, r9, ip, ror #5 │ │ │ │ + rsbseq r1, r9, r0, asr r2 │ │ │ │ + @ instruction: 0x00794490 │ │ │ │ + rsbseq r1, r9, r6, lsr r2 │ │ │ │ + rsbseq r4, r9, r6, ror r4 │ │ │ │ addeq r4, r4, r8, lsl #23 │ │ │ │ - rsbseq r1, r9, ip, asr #3 │ │ │ │ - rsbseq r4, r9, ip, lsl #8 │ │ │ │ - ldrhteq r1, [r9], #-18 @ 0xffffffee │ │ │ │ - ldrshteq r4, [r9], #-50 @ 0xffffffce │ │ │ │ - @ instruction: 0x00791194 │ │ │ │ - ldrhteq r1, [r9], #-20 @ 0xffffffec │ │ │ │ - rsbseq r1, r9, r4, lsl #3 │ │ │ │ - rsbseq r1, r9, r0, lsl #3 │ │ │ │ - rsbseq r1, r9, lr, ror #1 │ │ │ │ - rsbseq r4, r9, lr, lsr #6 │ │ │ │ - ldrsbteq r1, [r9], #-4 │ │ │ │ - rsbseq r4, r9, r4, lsl r3 │ │ │ │ - rsbseq r1, r9, r4, asr #2 │ │ │ │ - rsbseq r1, r9, r6, lsr #1 │ │ │ │ - rsbseq r4, r9, r6, ror #5 │ │ │ │ - rsbseq r1, r9, ip, lsl #1 │ │ │ │ - rsbseq r4, r9, ip, asr #5 │ │ │ │ - rsbseq r1, r9, r2, ror r0 │ │ │ │ - ldrhteq r4, [r9], #-34 @ 0xffffffde │ │ │ │ - rsbseq r1, r9, r2, lsl r0 │ │ │ │ - rsbseq r4, r9, r2, asr r2 │ │ │ │ + ldrsbteq r1, [r9], #-20 @ 0xffffffec │ │ │ │ + rsbseq r4, r9, r4, lsl r4 │ │ │ │ + ldrhteq r1, [r9], #-26 @ 0xffffffe6 │ │ │ │ + ldrshteq r4, [r9], #-58 @ 0xffffffc6 │ │ │ │ + @ instruction: 0x0079119c │ │ │ │ + ldrhteq r1, [r9], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r1, r9, ip, lsl #3 │ │ │ │ + rsbseq r1, r9, r8, lsl #3 │ │ │ │ + ldrshteq r1, [r9], #-6 │ │ │ │ + rsbseq r4, r9, r6, lsr r3 │ │ │ │ + ldrsbteq r1, [r9], #-12 │ │ │ │ + rsbseq r4, r9, ip, lsl r3 │ │ │ │ + rsbseq r1, r9, ip, asr #2 │ │ │ │ + rsbseq r1, r9, lr, lsr #1 │ │ │ │ + rsbseq r4, r9, lr, ror #5 │ │ │ │ + @ instruction: 0x00791094 │ │ │ │ + ldrsbteq r4, [r9], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r1, r9, sl, ror r0 │ │ │ │ + ldrhteq r4, [r9], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r1, r9, sl, lsl r0 │ │ │ │ + rsbseq r4, r9, sl, asr r2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1155e0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff098464 │ │ │ │ bmi fe9ab988 │ │ │ │ @ instruction: 0xf5ad4ba5 │ │ │ │ @@ -73298,32 +73298,32 @@ │ │ │ │ @ instruction: 0xf7b7e7e2 │ │ │ │ svclt 0x0000ea6e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00f33333 │ │ │ │ @ instruction: 0x008448be │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r0, r9, r0, ror #30 │ │ │ │ + rsbseq r0, r9, r8, ror #30 │ │ │ │ @ instruction: 0xfffff827 │ │ │ │ - rsbseq r0, lr, lr, asr #11 │ │ │ │ - @ instruction: 0x00790e9c │ │ │ │ - ldrsbteq r0, [r9], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r4, r9, r8, lsl r0 │ │ │ │ + ldrsbteq r0, [lr], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r0, r9, r4, lsr #29 │ │ │ │ + rsbseq r0, r9, r0, ror #27 │ │ │ │ + rsbseq r4, r9, r0, lsr #32 │ │ │ │ addeq r4, r4, r2, lsr r7 │ │ │ │ - rsbseq r0, r9, r0, lsl #27 │ │ │ │ - rsbseq r3, r9, r0, asr #31 │ │ │ │ - rsbseq r0, r9, sl, ror #27 │ │ │ │ - rsbseq r0, r9, sl, lsr sp │ │ │ │ - rsbseq r3, r9, sl, ror pc │ │ │ │ - rsbseq r0, r9, r0, lsr #26 │ │ │ │ - rsbseq r3, r9, lr, asr pc │ │ │ │ - rsbseq r0, r9, r2, lsl #26 │ │ │ │ - rsbseq r3, r9, r0, asr #30 │ │ │ │ - rsbseq r0, r9, r8, ror #25 │ │ │ │ - rsbseq r3, r9, r6, lsr #30 │ │ │ │ + rsbseq r0, r9, r8, lsl #27 │ │ │ │ + rsbseq r3, r9, r8, asr #31 │ │ │ │ + ldrshteq r0, [r9], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r0, r9, r2, asr #26 │ │ │ │ + rsbseq r3, r9, r2, lsl #31 │ │ │ │ + rsbseq r0, r9, r8, lsr #26 │ │ │ │ + rsbseq r3, r9, r6, ror #30 │ │ │ │ + rsbseq r0, r9, sl, lsl #26 │ │ │ │ + rsbseq r3, r9, r8, asr #30 │ │ │ │ + ldrshteq r0, [r9], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r3, r9, lr, lsr #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ pkhbtmi fp, r8, r8, lsl #1 │ │ │ │ @ instruction: 0x461649b2 │ │ │ │ andcs sl, r1, #22528 @ 0x5800 │ │ │ │ @@ -73503,49 +73503,49 @@ │ │ │ │ ldrb pc, [r1], r7, asr #24 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq r4, r4, r0, asr #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r4, r4, r4, ror #10 │ │ │ │ - rsbseq r0, r9, r0, ror ip │ │ │ │ + rsbseq r0, r9, r8, ror ip │ │ │ │ + ldrhteq r0, [r9], #-186 @ 0xffffff46 │ │ │ │ + ldrshteq r3, [r9], #-218 @ 0xffffff26 │ │ │ │ + @ instruction: 0x00790b9e │ │ │ │ + ldrsbteq r3, [r9], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r0, r9, r4, lsl #23 │ │ │ │ + rsbseq r3, r9, r4, asr #27 │ │ │ │ + rsbseq r0, r9, sl, ror #22 │ │ │ │ + rsbseq r3, r9, sl, lsr #27 │ │ │ │ + rsbseq r0, r9, lr, lsl #24 │ │ │ │ + rsbseq r0, r9, lr, lsl #24 │ │ │ │ + rsbseq r0, r9, r8, lsr #22 │ │ │ │ + rsbseq r3, r9, r8, ror #26 │ │ │ │ + rsbseq r0, r9, lr, lsl #22 │ │ │ │ + rsbseq r3, r9, lr, asr #26 │ │ │ │ + ldrsbteq r0, [r9], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r0, r9, r0, ror #21 │ │ │ │ + rsbseq r3, r9, r0, lsr #26 │ │ │ │ ldrhteq r0, [r9], #-178 @ 0xffffff4e │ │ │ │ - ldrshteq r3, [r9], #-210 @ 0xffffff2e │ │ │ │ - @ instruction: 0x00790b96 │ │ │ │ - ldrsbteq r3, [r9], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r0, r9, ip, ror fp │ │ │ │ - ldrhteq r3, [r9], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r0, r9, r2, ror #22 │ │ │ │ - rsbseq r3, r9, r2, lsr #27 │ │ │ │ - rsbseq r0, r9, r6, lsl #24 │ │ │ │ - rsbseq r0, r9, r6, lsl #24 │ │ │ │ - rsbseq r0, r9, r0, lsr #22 │ │ │ │ - rsbseq r3, r9, r0, ror #26 │ │ │ │ - rsbseq r0, r9, r6, lsl #22 │ │ │ │ - rsbseq r3, r9, r6, asr #26 │ │ │ │ - rsbseq r0, r9, lr, asr #23 │ │ │ │ - ldrsbteq r0, [r9], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r3, r9, r8, lsl sp │ │ │ │ - rsbseq r0, r9, sl, lsr #23 │ │ │ │ - rsbseq r0, r9, ip, lsr #21 │ │ │ │ - rsbseq r3, r9, ip, ror #25 │ │ │ │ - @ instruction: 0x00790b92 │ │ │ │ - rsbseq r0, r9, r0, lsl #21 │ │ │ │ - rsbseq r3, r9, r0, asr #25 │ │ │ │ - rsbseq r0, r9, r6, asr sl │ │ │ │ - @ instruction: 0x00793c96 │ │ │ │ - rsbseq r0, r9, r0, asr fp │ │ │ │ - rsbseq r0, r9, r8, lsr #20 │ │ │ │ - rsbseq r3, r9, r8, ror #24 │ │ │ │ - rsbseq r0, r9, r0, lsl #20 │ │ │ │ - rsbseq r3, r9, r0, asr #24 │ │ │ │ - rsbseq r0, r9, ip, lsl fp │ │ │ │ - rsbseq pc, r8, r6, lsl #13 │ │ │ │ - ldrhteq r0, [r9], #-144 @ 0xffffff70 │ │ │ │ - ldrshteq r3, [r9], #-176 @ 0xffffff50 │ │ │ │ + ldrhteq r0, [r9], #-164 @ 0xffffff5c │ │ │ │ + ldrshteq r3, [r9], #-196 @ 0xffffff3c │ │ │ │ + @ instruction: 0x00790b9a │ │ │ │ + rsbseq r0, r9, r8, lsl #21 │ │ │ │ + rsbseq r3, r9, r8, asr #25 │ │ │ │ + rsbseq r0, r9, lr, asr sl │ │ │ │ + @ instruction: 0x00793c9e │ │ │ │ + rsbseq r0, r9, r8, asr fp │ │ │ │ + rsbseq r0, r9, r0, lsr sl │ │ │ │ + rsbseq r3, r9, r0, ror ip │ │ │ │ + rsbseq r0, r9, r8, lsl #20 │ │ │ │ + rsbseq r3, r9, r8, asr #24 │ │ │ │ + rsbseq r0, r9, r4, lsr #22 │ │ │ │ + rsbseq pc, r8, lr, lsl #13 │ │ │ │ + ldrhteq r0, [r9], #-152 @ 0xffffff68 │ │ │ │ + ldrshteq r3, [r9], #-184 @ 0xffffff48 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, pc, ror #26 │ │ │ │ strmi r4, [pc], -pc, ror #24 │ │ │ │ sxtab16mi r4, r1, sp, ror #8 │ │ │ │ @@ -73656,23 +73656,23 @@ │ │ │ │ stmdami lr, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2320 @ 0xfffff6f0 │ │ │ │ blx 498852 │ │ │ │ @ instruction: 0xe7639a10 │ │ │ │ svc 0x009af7b6 │ │ │ │ addeq r4, r4, r0, asr r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r0, r9, r8, ror r8 │ │ │ │ - ldrhteq r3, [r9], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r0, r9, r0, lsl #17 │ │ │ │ + rsbseq r3, r9, r0, asr #21 │ │ │ │ ldrdeq r4, [r4], r0 │ │ │ │ - rsbseq r0, r9, lr, ror r7 │ │ │ │ - ldrhteq r3, [r9], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r0, r9, r0, ror #14 │ │ │ │ - rsbseq r3, r9, r0, lsr #19 │ │ │ │ - rsbseq r0, r9, r2, asr #14 │ │ │ │ - rsbseq r3, r9, r2, lsl #19 │ │ │ │ + rsbseq r0, r9, r6, lsl #15 │ │ │ │ + rsbseq r3, r9, r6, asr #19 │ │ │ │ + rsbseq r0, r9, r8, ror #14 │ │ │ │ + rsbseq r3, r9, r8, lsr #19 │ │ │ │ + rsbseq r0, r9, sl, asr #14 │ │ │ │ + rsbseq r3, r9, sl, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 195e50 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ ldrmi fp, [r5], -r7, lsr #1 │ │ │ │ ldmdbcs r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -74187,15 +74187,15 @@ │ │ │ │ eorne pc, r1, r5, asr r8 @ │ │ │ │ svcne 0x0004f842 │ │ │ │ bls 48f974 │ │ │ │ stmdals sl, {r3, r8, fp, ip, pc} │ │ │ │ vhadd.u32 , q0, q6 │ │ │ │ stmdals r9, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04c4631 │ │ │ │ - bls 897f28 │ │ │ │ + bls 897f28 │ │ │ │ bcc 163dc0 │ │ │ │ movwcc lr, #4098 @ 0x1002 │ │ │ │ mulle r3, pc, r2 @ │ │ │ │ svcne 0x0004f852 │ │ │ │ rscsle r3, r8, r1, lsl #2 │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ blle ca59d8 │ │ │ │ @@ -74280,42 +74280,42 @@ │ │ │ │ ldrbmi r4, [r9], -r2, lsr #16 │ │ │ │ @ instruction: 0xf7bc4478 │ │ │ │ @ instruction: 0xe7bdfe31 │ │ │ │ ... │ │ │ │ addeq r4, r4, ip, asr #32 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r3, r4, lr, lsl #31 │ │ │ │ - ldrshteq r0, [r9], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r0, r9, r6, ror #9 │ │ │ │ - rsbseq r0, r9, r6, lsr #8 │ │ │ │ - rsbseq r3, r9, r4, ror #12 │ │ │ │ - rsbseq r0, r9, r8, lsl #8 │ │ │ │ - rsbseq r3, r9, r6, asr #12 │ │ │ │ - rsbseq r0, r9, sl, ror #7 │ │ │ │ - rsbseq r3, r9, r6, lsr #12 │ │ │ │ - rsbseq r0, r9, r6, asr #7 │ │ │ │ - rsbseq r3, r9, r2, lsl #12 │ │ │ │ - @ instruction: 0x0079039a │ │ │ │ - rsbseq r0, r9, r0, ror r3 │ │ │ │ - rsbseq r0, r9, r2, lsl #4 │ │ │ │ - rsbseq r3, r9, lr, lsr r4 │ │ │ │ - ldrshteq r0, [r9], #-18 @ 0xffffffee │ │ │ │ - rsbseq r0, r9, r4, asr r2 │ │ │ │ - rsbseq pc, r8, ip, asr #30 │ │ │ │ - rsbseq pc, r8, r6, ror #28 │ │ │ │ - rsbseq pc, r8, r6, lsl #28 │ │ │ │ - rsbseq r3, r9, r6, asr #32 │ │ │ │ - rsbseq pc, r8, lr, ror #27 │ │ │ │ - rsbseq r3, r9, lr, lsr #32 │ │ │ │ - ldrhteq pc, [r8], #-220 @ 0xffffff24 @ │ │ │ │ - ldrshteq r2, [r9], #-252 @ 0xffffff04 │ │ │ │ - rsbseq pc, r8, r0, lsr #27 │ │ │ │ - rsbseq r2, r9, r0, ror #31 │ │ │ │ - rsbseq pc, r8, r4, lsl #27 │ │ │ │ - rsbseq r2, r9, r4, asr #31 │ │ │ │ + ldrshteq r0, [r9], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r0, r9, lr, ror #9 │ │ │ │ + rsbseq r0, r9, lr, lsr #8 │ │ │ │ + rsbseq r3, r9, ip, ror #12 │ │ │ │ + rsbseq r0, r9, r0, lsl r4 │ │ │ │ + rsbseq r3, r9, lr, asr #12 │ │ │ │ + ldrshteq r0, [r9], #-50 @ 0xffffffce │ │ │ │ + rsbseq r3, r9, lr, lsr #12 │ │ │ │ + rsbseq r0, r9, lr, asr #7 │ │ │ │ + rsbseq r3, r9, sl, lsl #12 │ │ │ │ + rsbseq r0, r9, r2, lsr #7 │ │ │ │ + rsbseq r0, r9, r8, ror r3 │ │ │ │ + rsbseq r0, r9, sl, lsl #4 │ │ │ │ + rsbseq r3, r9, r6, asr #8 │ │ │ │ + ldrshteq r0, [r9], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r0, r9, ip, asr r2 │ │ │ │ + rsbseq pc, r8, r4, asr pc @ │ │ │ │ + rsbseq pc, r8, lr, ror #28 │ │ │ │ + rsbseq pc, r8, lr, lsl #28 │ │ │ │ + rsbseq r3, r9, lr, asr #32 │ │ │ │ + ldrshteq pc, [r8], #-214 @ 0xffffff2a @ │ │ │ │ + rsbseq r3, r9, r6, lsr r0 │ │ │ │ + rsbseq pc, r8, r4, asr #27 │ │ │ │ + rsbseq r3, r9, r4 │ │ │ │ + rsbseq pc, r8, r8, lsr #27 │ │ │ │ + rsbseq r2, r9, r8, ror #31 │ │ │ │ + rsbseq pc, r8, ip, lsl #27 │ │ │ │ + rsbseq r2, r9, ip, asr #31 │ │ │ │ vadd.i8 q10, q0, │ │ │ │ ldrbtmi r7, [r8], #-486 @ 0xfffffe1a │ │ │ │ @ instruction: 0xf7bc300c │ │ │ │ stmdami fp, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ stc2l 7, cr15, [r2, #752]! @ 0x2f0 │ │ │ │ bllt 15d93b8 │ │ │ │ @@ -74386,30 +74386,30 @@ │ │ │ │ @ instruction: 0x46294814 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [sl], {188} @ 0xbc │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [r4, #-752] @ 0xfffffd10 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ - rsbseq pc, r8, r6, ror #25 │ │ │ │ - rsbseq r2, r9, r6, lsr #30 │ │ │ │ - ldrhteq pc, [r8], #-206 @ 0xffffff32 @ │ │ │ │ - ldrshteq r2, [r9], #-236 @ 0xffffff14 │ │ │ │ - rsbseq pc, r8, r0, lsr #25 │ │ │ │ - ldrsbteq r2, [r9], #-238 @ 0xffffff12 │ │ │ │ - rsbseq pc, r8, r6, lsl #25 │ │ │ │ - rsbseq r2, r9, r4, asr #29 │ │ │ │ - rsbseq pc, r8, sl, lsr ip @ │ │ │ │ - rsbseq r2, r9, r8, ror lr │ │ │ │ - rsbseq pc, r8, r2, lsl #24 │ │ │ │ - rsbseq r2, r9, r0, asr #28 │ │ │ │ - rsbseq pc, r8, r8, ror #23 │ │ │ │ - rsbseq r2, r9, r6, lsr #28 │ │ │ │ - rsbseq pc, r8, ip, asr #23 │ │ │ │ - rsbseq r2, r9, sl, lsl #28 │ │ │ │ + rsbseq pc, r8, lr, ror #25 │ │ │ │ + rsbseq r2, r9, lr, lsr #30 │ │ │ │ + rsbseq pc, r8, r6, asr #25 │ │ │ │ + rsbseq r2, r9, r4, lsl #30 │ │ │ │ + rsbseq pc, r8, r8, lsr #25 │ │ │ │ + rsbseq r2, r9, r6, ror #29 │ │ │ │ + rsbseq pc, r8, lr, lsl #25 │ │ │ │ + rsbseq r2, r9, ip, asr #29 │ │ │ │ + rsbseq pc, r8, r2, asr #24 │ │ │ │ + rsbseq r2, r9, r0, lsl #29 │ │ │ │ + rsbseq pc, r8, sl, lsl #24 │ │ │ │ + rsbseq r2, r9, r8, asr #28 │ │ │ │ + ldrshteq pc, [r8], #-176 @ 0xffffff50 @ │ │ │ │ + rsbseq r2, r9, lr, lsr #28 │ │ │ │ + ldrsbteq pc, [r8], #-180 @ 0xffffff4c @ │ │ │ │ + rsbseq r2, r9, r2, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1169d8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq ffc9985c │ │ │ │ ubfxcs pc, pc, #17, #13 │ │ │ │ stclmi 2, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ @@ -74821,15 +74821,15 @@ │ │ │ │ stmdacs r0, {r0, r1, r4, r5, ip, pc} │ │ │ │ andhi pc, ip, #0 │ │ │ │ ldmdavs fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ strcs r8, [r0], #-418 @ 0xfffffe5e │ │ │ │ @ instruction: 0x9323e028 │ │ │ │ blls 3ad504 │ │ │ │ - blpl 8971dc │ │ │ │ + blpl 8971dc │ │ │ │ blvs 7971e0 │ │ │ │ @ instruction: 0xf0e16819 │ │ │ │ blls 958d08 │ │ │ │ ldc 8, cr6, [sp, #424] @ 0x1a8 │ │ │ │ @ instruction: 0xf5025b20 │ │ │ │ ldc 2, cr6, [sp, #704] @ 0x2c0 │ │ │ │ vstr d6, [r3, #112] @ 0x70 │ │ │ │ @@ -74886,15 +74886,15 @@ │ │ │ │ @ instruction: 0xf10d9509 │ │ │ │ @ instruction: 0x46050bd8 │ │ │ │ eor r9, sp, sp, lsl #4 │ │ │ │ @ instruction: 0xf8539b10 │ │ │ │ movtlt r3, #12325 @ 0x3025 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ stmdals r9, {r9, sp} │ │ │ │ - bleq 8972f8 │ │ │ │ + bleq 8972f8 │ │ │ │ @ instruction: 0xf8539b12 │ │ │ │ blls 39fd48 │ │ │ │ @ instruction: 0xf110f108 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0xf8db808b │ │ │ │ mrslt r3, (UNDEF: 3) │ │ │ │ blls 4694cc │ │ │ │ @@ -74917,57 +74917,57 @@ │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ svclt 0x0000e6b3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r3, r4, r2, asr #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r3, r4, r8, lsl #9 │ │ │ │ - rsbseq pc, r8, ip, lsr #21 │ │ │ │ - rsbseq pc, r8, lr, asr #20 │ │ │ │ - rsbseq pc, r8, ip, lsl #19 │ │ │ │ - rsbseq r2, r9, sl, asr #23 │ │ │ │ - rsbseq pc, r8, ip, ror #18 │ │ │ │ - rsbseq r2, r9, sl, lsr #23 │ │ │ │ - rsbseq pc, r8, sl, asr #18 │ │ │ │ - rsbseq r2, r9, r8, lsl #23 │ │ │ │ - rsbseq pc, r8, r6, asr #18 │ │ │ │ - rsbseq pc, r8, r2, asr sl @ │ │ │ │ - rsbseq pc, r8, lr, lsr #17 │ │ │ │ - rsbseq r2, r9, ip, ror #21 │ │ │ │ - rsbseq pc, r8, lr, lsr #20 │ │ │ │ - rsbseq pc, r8, r6, ror r8 @ │ │ │ │ - ldrhteq r2, [r9], #-164 @ 0xffffff5c │ │ │ │ - rsbseq pc, r8, sl, lsr r8 @ │ │ │ │ - rsbseq r2, r9, r8, ror sl │ │ │ │ - rsbseq pc, r8, sl, lsl r8 @ │ │ │ │ - rsbseq r2, r9, r6, asr sl │ │ │ │ - ldrshteq pc, [r8], #-118 @ 0xffffff8a @ │ │ │ │ - rsbseq r2, r9, r2, lsr sl │ │ │ │ - ldrsbteq pc, [r8], #-118 @ 0xffffff8a @ │ │ │ │ - rsbseq r2, r9, r2, lsl sl │ │ │ │ - ldrhteq pc, [r8], #-118 @ 0xffffff8a @ │ │ │ │ - ldrshteq r2, [r9], #-146 @ 0xffffff6e │ │ │ │ - rsbseq pc, r8, r8, lsr #15 │ │ │ │ - rsbseq pc, r8, ip, lsr #18 │ │ │ │ - ldrshteq pc, [r8], #-82 @ 0xffffffae @ │ │ │ │ - rsbseq r2, r9, r2, lsr r8 │ │ │ │ - ldrsbteq pc, [r8], #-86 @ 0xffffffaa @ │ │ │ │ - rsbseq r2, r9, r6, lsl r8 │ │ │ │ - ldrhteq pc, [r8], #-80 @ 0xffffffb0 @ │ │ │ │ - ldrshteq r2, [r9], #-112 @ 0xffffff90 │ │ │ │ - rsbseq pc, r8, lr, ror #10 │ │ │ │ - rsbseq r2, r9, lr, lsr #15 │ │ │ │ - rsbseq pc, r8, r2, asr r5 @ │ │ │ │ - @ instruction: 0x00792792 │ │ │ │ - rsbseq pc, r8, r4, lsr r5 @ │ │ │ │ - rsbseq r2, r9, r4, ror r7 │ │ │ │ - rsbseq pc, r8, sl, lsr #10 │ │ │ │ - rsbseq pc, r8, r6, ror #8 │ │ │ │ - rsbseq pc, r8, r6, lsr #8 │ │ │ │ - rsbseq r2, r9, r6, ror #12 │ │ │ │ + ldrhteq pc, [r8], #-164 @ 0xffffff5c @ │ │ │ │ + rsbseq pc, r8, r6, asr sl @ │ │ │ │ + @ instruction: 0x0078f994 │ │ │ │ + ldrsbteq r2, [r9], #-178 @ 0xffffff4e │ │ │ │ + rsbseq pc, r8, r4, ror r9 @ │ │ │ │ + ldrhteq r2, [r9], #-178 @ 0xffffff4e │ │ │ │ + rsbseq pc, r8, r2, asr r9 @ │ │ │ │ + @ instruction: 0x00792b90 │ │ │ │ + rsbseq pc, r8, lr, asr #18 │ │ │ │ + rsbseq pc, r8, sl, asr sl @ │ │ │ │ + ldrhteq pc, [r8], #-134 @ 0xffffff7a @ │ │ │ │ + ldrshteq r2, [r9], #-164 @ 0xffffff5c │ │ │ │ + rsbseq pc, r8, r6, lsr sl @ │ │ │ │ + rsbseq pc, r8, lr, ror r8 @ │ │ │ │ + ldrhteq r2, [r9], #-172 @ 0xffffff54 │ │ │ │ + rsbseq pc, r8, r2, asr #16 │ │ │ │ + rsbseq r2, r9, r0, lsl #21 │ │ │ │ + rsbseq pc, r8, r2, lsr #16 │ │ │ │ + rsbseq r2, r9, lr, asr sl │ │ │ │ + ldrshteq pc, [r8], #-126 @ 0xffffff82 @ │ │ │ │ + rsbseq r2, r9, sl, lsr sl │ │ │ │ + ldrsbteq pc, [r8], #-126 @ 0xffffff82 @ │ │ │ │ + rsbseq r2, r9, sl, lsl sl │ │ │ │ + ldrhteq pc, [r8], #-126 @ 0xffffff82 @ │ │ │ │ + ldrshteq r2, [r9], #-154 @ 0xffffff66 │ │ │ │ + ldrhteq pc, [r8], #-112 @ 0xffffff90 @ │ │ │ │ + rsbseq pc, r8, r4, lsr r9 @ │ │ │ │ + ldrshteq pc, [r8], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbseq r2, r9, sl, lsr r8 │ │ │ │ + ldrsbteq pc, [r8], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbseq r2, r9, lr, lsl r8 │ │ │ │ + ldrhteq pc, [r8], #-88 @ 0xffffffa8 @ │ │ │ │ + ldrshteq r2, [r9], #-120 @ 0xffffff88 │ │ │ │ + rsbseq pc, r8, r6, ror r5 @ │ │ │ │ + ldrhteq r2, [r9], #-118 @ 0xffffff8a │ │ │ │ + rsbseq pc, r8, sl, asr r5 @ │ │ │ │ + @ instruction: 0x0079279a │ │ │ │ + rsbseq pc, r8, ip, lsr r5 @ │ │ │ │ + rsbseq r2, r9, ip, ror r7 │ │ │ │ + rsbseq pc, r8, r2, lsr r5 @ │ │ │ │ + rsbseq pc, r8, lr, ror #8 │ │ │ │ + rsbseq pc, r8, lr, lsr #8 │ │ │ │ + rsbseq r2, r9, lr, ror #12 │ │ │ │ vhadd.s8 d25, d0, d9 │ │ │ │ ldmmi r0, {r1, r5, r6, r7, r8, ip, sp}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf80cf7bc │ │ │ │ stmdbls r9, {r1, r2, r3, r6, r7, fp, lr} │ │ │ │ @ instruction: 0xf7bc4478 │ │ │ │ bls 2da10c >::_M_default_append(unsigned int)@@Base+0x54808> │ │ │ │ @@ -75169,37 +75169,37 @@ │ │ │ │ ldrbtmi r4, [r8], #-2076 @ 0xfffff7e4 │ │ │ │ @ instruction: 0xf7bb300c │ │ │ │ ldmdami fp, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2313 @ 0xfffff6f7 │ │ │ │ @ instruction: 0xff36f7bb │ │ │ │ str r9, [lr, #-2569] @ 0xfffff5f7 │ │ │ │ ... │ │ │ │ - ldrhteq pc, [r8], #-32 @ 0xffffffe0 @ │ │ │ │ - ldrshteq r2, [r9], #-64 @ 0xffffffc0 │ │ │ │ - @ instruction: 0x0078f292 │ │ │ │ - ldrsbteq r2, [r9], #-66 @ 0xffffffbe │ │ │ │ - rsbseq pc, r8, lr, ror #4 │ │ │ │ - rsbseq r2, r9, ip, lsr #9 │ │ │ │ - rsbseq pc, r8, r0, asr #3 │ │ │ │ - rsbseq pc, r8, ip, ror r1 @ │ │ │ │ - ldrhteq r2, [r9], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq pc, r8, r8, lsl r1 @ │ │ │ │ - rsbseq r2, r9, r8, asr r3 │ │ │ │ - ldrshteq pc, [r8], #-10 @ │ │ │ │ - rsbseq r2, r9, sl, lsr r3 │ │ │ │ - ldrsbteq pc, [r8], #-14 @ │ │ │ │ - rsbseq r2, r9, ip, lsl r3 │ │ │ │ - rsbseq lr, r8, r8, ror #31 │ │ │ │ - rsbseq r2, r9, r8, lsr #4 │ │ │ │ - rsbseq lr, r8, sl, asr #31 │ │ │ │ - rsbseq r2, r9, sl, lsl #4 │ │ │ │ - rsbseq lr, r8, ip, lsr #31 │ │ │ │ - rsbseq r2, r9, ip, ror #3 │ │ │ │ - rsbseq lr, r8, lr, lsl #31 │ │ │ │ - rsbseq r2, r9, lr, asr #3 │ │ │ │ + ldrhteq pc, [r8], #-40 @ 0xffffffd8 @ │ │ │ │ + ldrshteq r2, [r9], #-72 @ 0xffffffb8 │ │ │ │ + @ instruction: 0x0078f29a │ │ │ │ + ldrsbteq r2, [r9], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq pc, r8, r6, ror r2 @ │ │ │ │ + ldrhteq r2, [r9], #-68 @ 0xffffffbc │ │ │ │ + rsbseq pc, r8, r8, asr #3 │ │ │ │ + rsbseq pc, r8, r4, lsl #3 │ │ │ │ + rsbseq r2, r9, r4, asr #7 │ │ │ │ + rsbseq pc, r8, r0, lsr #2 │ │ │ │ + rsbseq r2, r9, r0, ror #6 │ │ │ │ + rsbseq pc, r8, r2, lsl #2 │ │ │ │ + rsbseq r2, r9, r2, asr #6 │ │ │ │ + rsbseq pc, r8, r6, ror #1 │ │ │ │ + rsbseq r2, r9, r4, lsr #6 │ │ │ │ + ldrshteq lr, [r8], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r2, r9, r0, lsr r2 │ │ │ │ + ldrsbteq lr, [r8], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r2, r9, r2, lsl r2 │ │ │ │ + ldrhteq lr, [r8], #-244 @ 0xffffff0c │ │ │ │ + ldrshteq r2, [r9], #-20 @ 0xffffffec │ │ │ │ + @ instruction: 0x0078ef96 │ │ │ │ + ldrsbteq r2, [r9], #-22 @ 0xffffffea │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe89a4b8 │ │ │ │ @ instruction: 0x46064c7a │ │ │ │ ldmdami sl!, {r0, r2, r4, r5, r9, sl, lr}^ │ │ │ │ ldcmi 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ @@ -75321,29 +75321,29 @@ │ │ │ │ @ instruction: 0x46214814 │ │ │ │ @ instruction: 0xf7bb4478 │ │ │ │ strb pc, [r8, -r9, lsl #28] @ │ │ │ │ b fe59a244 │ │ │ │ strb r4, [lr, r4, lsl #12]! │ │ │ │ addeq r2, r4, r8, ror #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq lr, [r8], #-232 @ 0xffffff18 │ │ │ │ - ldrshteq r2, [r9], #-8 │ │ │ │ - rsbseq lr, r8, r0, lsr #29 │ │ │ │ - rsbseq r2, r9, r0, ror #1 │ │ │ │ + rsbseq lr, r8, r0, asr #29 │ │ │ │ + rsbseq r2, r9, r0, lsl #2 │ │ │ │ + rsbseq lr, r8, r8, lsr #29 │ │ │ │ + rsbseq r2, r9, r8, ror #1 │ │ │ │ strdeq r2, [r4], sl │ │ │ │ - rsbseq pc, r8, r4 │ │ │ │ - rsbseq lr, r8, r4, asr #31 │ │ │ │ - rsbseq lr, r8, ip, lsl #27 │ │ │ │ - rsbseq r1, r9, ip, asr #31 │ │ │ │ - rsbseq lr, r8, sl, ror #26 │ │ │ │ - rsbseq r1, r9, sl, lsr #31 │ │ │ │ - rsbseq lr, r8, lr, asr #26 │ │ │ │ - rsbseq r1, r9, lr, lsl #31 │ │ │ │ - rsbseq lr, r8, r4, lsr sp │ │ │ │ - rsbseq r1, r9, r4, ror pc │ │ │ │ + rsbseq pc, r8, ip │ │ │ │ + rsbseq lr, r8, ip, asr #31 │ │ │ │ + @ instruction: 0x0078ed94 │ │ │ │ + ldrsbteq r1, [r9], #-244 @ 0xffffff0c │ │ │ │ + rsbseq lr, r8, r2, ror sp │ │ │ │ + ldrhteq r1, [r9], #-242 @ 0xffffff0e │ │ │ │ + rsbseq lr, r8, r6, asr sp │ │ │ │ + @ instruction: 0x00791f96 │ │ │ │ + rsbseq lr, r8, ip, lsr sp │ │ │ │ + rsbseq r1, r9, ip, ror pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 117878 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ strbcs pc, [ip, #-2271] @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb0af │ │ │ │ @@ -75683,24 +75683,24 @@ │ │ │ │ svccc 0x00c99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ... │ │ │ │ addeq r2, r4, r4, lsr #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq r2, [r4], lr │ │ │ │ - rsbseq lr, r8, sl, ror #24 │ │ │ │ - rsbseq lr, r8, sl, lsr ip │ │ │ │ - rsbseq lr, r8, ip, lsl sl │ │ │ │ - rsbseq r1, r9, ip, asr ip │ │ │ │ - rsbseq lr, r8, r4, lsl #20 │ │ │ │ - rsbseq r1, r9, r4, asr #24 │ │ │ │ - rsbseq lr, r8, ip, ror #19 │ │ │ │ - rsbseq r1, r9, ip, lsr #24 │ │ │ │ - rsbseq lr, r8, lr, lsr #15 │ │ │ │ - rsbseq r1, r9, lr, ror #19 │ │ │ │ + rsbseq lr, r8, r2, ror ip │ │ │ │ + rsbseq lr, r8, r2, asr #24 │ │ │ │ + rsbseq lr, r8, r4, lsr #20 │ │ │ │ + rsbseq r1, r9, r4, ror #24 │ │ │ │ + rsbseq lr, r8, ip, lsl #20 │ │ │ │ + rsbseq r1, r9, ip, asr #24 │ │ │ │ + ldrshteq lr, [r8], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r1, r9, r4, lsr ip │ │ │ │ + ldrhteq lr, [r8], #-118 @ 0xffffff8a │ │ │ │ + ldrshteq r1, [r9], #-150 @ 0xffffff6a │ │ │ │ @ instruction: 0x4760f8df │ │ │ │ @ instruction: 0xf0d04640 │ │ │ │ @ instruction: 0x4607f4b7 │ │ │ │ @ instruction: 0x4640447c │ │ │ │ @ instruction: 0xf578f0d9 │ │ │ │ strmi r2, [r1], -r4, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r3, lsr #12 │ │ │ │ @@ -76165,61 +76165,61 @@ │ │ │ │ @ instruction: 0xf7ba300c │ │ │ │ ldmdami r4!, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xff6cf7ba │ │ │ │ blt ffbdb0a4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq lr, r8, r0, asr r7 │ │ │ │ - rsbseq lr, r8, lr, ror #13 │ │ │ │ - rsbseq lr, r8, r0, lsl #12 │ │ │ │ - rsbseq r1, r9, lr, lsr r8 │ │ │ │ - rsbseq lr, r8, r4, ror #11 │ │ │ │ - rsbseq r1, r9, r2, lsr #16 │ │ │ │ - rsbseq lr, r8, r4, asr #11 │ │ │ │ - rsbseq r1, r9, r2, lsl #16 │ │ │ │ - rsbseq lr, r8, r6, lsr #11 │ │ │ │ - rsbseq r1, r9, r4, ror #15 │ │ │ │ - rsbseq lr, r8, r8, lsl #11 │ │ │ │ - rsbseq r1, r9, r6, asr #15 │ │ │ │ - rsbseq lr, r8, sl, ror #10 │ │ │ │ - rsbseq r1, r9, r8, lsr #15 │ │ │ │ - rsbseq lr, r8, sl, lsr r5 │ │ │ │ - rsbseq r1, r9, r8, ror r7 │ │ │ │ - rsbseq lr, r8, ip, lsl r5 │ │ │ │ - rsbseq r1, r9, sl, asr r7 │ │ │ │ - rsbseq lr, r8, sl, ror r4 │ │ │ │ - ldrhteq r1, [r9], #-104 @ 0xffffff98 │ │ │ │ + rsbseq lr, r8, r8, asr r7 │ │ │ │ + ldrshteq lr, [r8], #-102 @ 0xffffff9a │ │ │ │ + rsbseq lr, r8, r8, lsl #12 │ │ │ │ + rsbseq r1, r9, r6, asr #16 │ │ │ │ + rsbseq lr, r8, ip, ror #11 │ │ │ │ + rsbseq r1, r9, sl, lsr #16 │ │ │ │ + rsbseq lr, r8, ip, asr #11 │ │ │ │ + rsbseq r1, r9, sl, lsl #16 │ │ │ │ + rsbseq lr, r8, lr, lsr #11 │ │ │ │ + rsbseq r1, r9, ip, ror #15 │ │ │ │ + @ instruction: 0x0078e590 │ │ │ │ + rsbseq r1, r9, lr, asr #15 │ │ │ │ + rsbseq lr, r8, r2, ror r5 │ │ │ │ + ldrhteq r1, [r9], #-112 @ 0xffffff90 │ │ │ │ + rsbseq lr, r8, r2, asr #10 │ │ │ │ + rsbseq r1, r9, r0, lsl #15 │ │ │ │ + rsbseq lr, r8, r4, lsr #10 │ │ │ │ + rsbseq r1, r9, r2, ror #14 │ │ │ │ + rsbseq lr, r8, r2, lsl #9 │ │ │ │ + rsbseq r1, r9, r0, asr #13 │ │ │ │ + rsbseq lr, r8, r2, asr r4 │ │ │ │ + @ instruction: 0x00791690 │ │ │ │ rsbseq lr, r8, sl, asr #8 │ │ │ │ - rsbseq r1, r9, r8, lsl #13 │ │ │ │ - rsbseq lr, r8, r2, asr #8 │ │ │ │ - ldrsbteq lr, [r8], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r1, r9, r2, lsl r6 │ │ │ │ - ldrhteq lr, [r8], #-52 @ 0xffffffcc │ │ │ │ - ldrshteq r1, [r9], #-80 @ 0xffffffb0 │ │ │ │ - @ instruction: 0x0078e390 │ │ │ │ - rsbseq r1, r9, ip, asr #11 │ │ │ │ - rsbseq lr, r8, r2, ror r3 │ │ │ │ - rsbseq r1, r9, lr, lsr #11 │ │ │ │ - rsbseq lr, r8, r6, asr r3 │ │ │ │ - @ instruction: 0x00791594 │ │ │ │ - rsbseq lr, r8, sl, lsr #6 │ │ │ │ - rsbseq lr, r8, ip, asr #3 │ │ │ │ - rsbseq r1, r9, ip, lsl #8 │ │ │ │ - ldrhteq lr, [r8], #-20 @ 0xffffffec │ │ │ │ - ldrshteq r1, [r9], #-52 @ 0xffffffcc │ │ │ │ - rsbseq lr, r8, r0, lsr #5 │ │ │ │ - rsbseq lr, r8, ip, lsl #2 │ │ │ │ - rsbseq r1, r9, ip, asr #6 │ │ │ │ - ldrsbteq lr, [r8], #-12 │ │ │ │ - rsbseq r1, r9, ip, lsl r3 │ │ │ │ - rsbseq lr, r8, r8, lsr r0 │ │ │ │ - rsbseq r1, r9, r8, ror r2 │ │ │ │ - ldrshteq sp, [r8], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r1, r9, sl, lsr r2 │ │ │ │ + ldrsbteq lr, [r8], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r1, r9, sl, lsl r6 │ │ │ │ + ldrhteq lr, [r8], #-60 @ 0xffffffc4 │ │ │ │ + ldrshteq r1, [r9], #-88 @ 0xffffffa8 │ │ │ │ + @ instruction: 0x0078e398 │ │ │ │ + ldrsbteq r1, [r9], #-84 @ 0xffffffac │ │ │ │ + rsbseq lr, r8, sl, ror r3 │ │ │ │ + ldrhteq r1, [r9], #-86 @ 0xffffffaa │ │ │ │ + rsbseq lr, r8, lr, asr r3 │ │ │ │ + @ instruction: 0x0079159c │ │ │ │ + rsbseq lr, r8, r2, lsr r3 │ │ │ │ + ldrsbteq lr, [r8], #-20 @ 0xffffffec │ │ │ │ + rsbseq r1, r9, r4, lsl r4 │ │ │ │ + ldrhteq lr, [r8], #-28 @ 0xffffffe4 │ │ │ │ + ldrshteq r1, [r9], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq lr, r8, r8, lsr #5 │ │ │ │ + rsbseq lr, r8, r4, lsl r1 │ │ │ │ + rsbseq r1, r9, r4, asr r3 │ │ │ │ + rsbseq lr, r8, r4, ror #1 │ │ │ │ + rsbseq r1, r9, r4, lsr #6 │ │ │ │ + rsbseq lr, r8, r0, asr #32 │ │ │ │ + rsbseq r1, r9, r0, lsl #5 │ │ │ │ + rsbseq lr, r8, r2 │ │ │ │ + rsbseq r1, r9, r2, asr #4 │ │ │ │ blvs 1218a50 │ │ │ │ blvs fe743dbc │ │ │ │ bleq 98a54 │ │ │ │ bllt 61b17c │ │ │ │ vtst.8 q10, q8, │ │ │ │ ldrbtmi r6, [r8], #-349 @ 0xfffffea3 │ │ │ │ @ instruction: 0xf7ba300c │ │ │ │ @@ -76293,15 +76293,15 @@ │ │ │ │ @ instruction: 0xf858dd63 │ │ │ │ ldrbmi r1, [r8], -r4, lsr #32 │ │ │ │ vqadd.u64 d15, d12, d21 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d0d0f3 │ │ │ │ ldmdbls r6, {r3, r5, r8, ip, sp} │ │ │ │ stclle 2, cr4, [lr], #612 @ 0x264 │ │ │ │ - blpl 8988f8 │ │ │ │ + blpl 8988f8 │ │ │ │ blvc 9188fc │ │ │ │ mrc 8, 1, r6, cr5, cr3, {3} │ │ │ │ @ instruction: 0xf5037b47 │ │ │ │ ldc 3, cr6, [r3, #-704] @ 0xfffffd40 │ │ │ │ vmov.f64 d6, #2 @ 0x40100000 2.250 │ │ │ │ vcmpe.f64 d7, d7 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ @@ -76430,48 +76430,48 @@ │ │ │ │ stmdami r6!, {r0, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf7ba300c │ │ │ │ stmdami r4!, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7ba4478 │ │ │ │ ubfx pc, r3, #26, #15 │ │ │ │ - rsbseq sp, r8, r6, lsl #30 │ │ │ │ - rsbseq r1, r9, r6, asr #2 │ │ │ │ - ldrsbteq sp, [r8], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r1, r9, r0, lsl r1 │ │ │ │ - @ instruction: 0x0078de96 │ │ │ │ - ldrsbteq r1, [r9], #-6 │ │ │ │ - rsbseq sp, r8, sl, ror sp │ │ │ │ - ldrhteq r0, [r9], #-248 @ 0xffffff08 │ │ │ │ - rsbseq sp, r8, ip, asr sp │ │ │ │ - @ instruction: 0x00790f9a │ │ │ │ - rsbseq sp, r8, lr, lsr sp │ │ │ │ - rsbseq r0, r9, lr, ror pc │ │ │ │ - rsbseq sp, r8, r0, lsr #26 │ │ │ │ - rsbseq r0, r9, r0, ror #30 │ │ │ │ - rsbseq sp, r8, r6, ror #25 │ │ │ │ - rsbseq r0, r9, r6, lsr #30 │ │ │ │ - ldrhteq sp, [r8], #-202 @ 0xffffff36 │ │ │ │ - ldrshteq r0, [r9], #-234 @ 0xffffff16 │ │ │ │ - @ instruction: 0x0078dc9e │ │ │ │ - ldrsbteq r0, [r9], #-238 @ 0xffffff12 │ │ │ │ - rsbseq sp, r8, r6, lsl #25 │ │ │ │ - rsbseq r0, r9, r6, asr #29 │ │ │ │ - rsbseq sp, r8, r6, ror #24 │ │ │ │ - rsbseq sp, r8, ip, asr #28 │ │ │ │ - rsbseq sp, r8, r0, asr #24 │ │ │ │ - rsbseq r0, r9, r0, lsl #29 │ │ │ │ - rsbseq sp, r8, r2, lsr #24 │ │ │ │ - rsbseq r0, r9, r2, ror #28 │ │ │ │ - rsbseq sp, r8, r4, lsl #24 │ │ │ │ - rsbseq r0, r9, r4, asr #28 │ │ │ │ - rsbseq sp, r8, sl, ror #23 │ │ │ │ - rsbseq r0, r9, r8, lsr #28 │ │ │ │ - rsbseq sp, r8, sl, asr #23 │ │ │ │ - rsbseq r0, r9, r8, lsl #28 │ │ │ │ + rsbseq sp, r8, lr, lsl #30 │ │ │ │ + rsbseq r1, r9, lr, asr #2 │ │ │ │ + ldrsbteq sp, [r8], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r1, r9, r8, lsl r1 │ │ │ │ + @ instruction: 0x0078de9e │ │ │ │ + ldrsbteq r1, [r9], #-14 │ │ │ │ + rsbseq sp, r8, r2, lsl #27 │ │ │ │ + rsbseq r0, r9, r0, asr #31 │ │ │ │ + rsbseq sp, r8, r4, ror #26 │ │ │ │ + rsbseq r0, r9, r2, lsr #31 │ │ │ │ + rsbseq sp, r8, r6, asr #26 │ │ │ │ + rsbseq r0, r9, r6, lsl #31 │ │ │ │ + rsbseq sp, r8, r8, lsr #26 │ │ │ │ + rsbseq r0, r9, r8, ror #30 │ │ │ │ + rsbseq sp, r8, lr, ror #25 │ │ │ │ + rsbseq r0, r9, lr, lsr #30 │ │ │ │ + rsbseq sp, r8, r2, asr #25 │ │ │ │ + rsbseq r0, r9, r2, lsl #30 │ │ │ │ + rsbseq sp, r8, r6, lsr #25 │ │ │ │ + rsbseq r0, r9, r6, ror #29 │ │ │ │ + rsbseq sp, r8, lr, lsl #25 │ │ │ │ + rsbseq r0, r9, lr, asr #29 │ │ │ │ + rsbseq sp, r8, lr, ror #24 │ │ │ │ + rsbseq sp, r8, r4, asr lr │ │ │ │ + rsbseq sp, r8, r8, asr #24 │ │ │ │ + rsbseq r0, r9, r8, lsl #29 │ │ │ │ + rsbseq sp, r8, sl, lsr #24 │ │ │ │ + rsbseq r0, r9, sl, ror #28 │ │ │ │ + rsbseq sp, r8, ip, lsl #24 │ │ │ │ + rsbseq r0, r9, ip, asr #28 │ │ │ │ + ldrshteq sp, [r8], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r0, r9, r0, lsr lr │ │ │ │ + ldrsbteq sp, [r8], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r0, r9, r0, lsl lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrcs pc, [r8], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ @ instruction: 0x46073498 │ │ │ │ @@ -76764,77 +76764,77 @@ │ │ │ │ rsbmi r0, r9, r0 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ addeq r1, r4, r0, lsl #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sp, r8, r6, lsl fp │ │ │ │ + rsbseq sp, r8, lr, lsl fp │ │ │ │ @ instruction: 0xffffc4fd │ │ │ │ - rsbseq sp, r8, r6, lsl #24 │ │ │ │ - rsbseq sp, r8, r4, ror #25 │ │ │ │ + rsbseq sp, r8, lr, lsl #24 │ │ │ │ + rsbseq sp, r8, ip, ror #25 │ │ │ │ @ instruction: 0xffffedbf │ │ │ │ - rsbseq sp, r8, r2, lsl #21 │ │ │ │ - rsbseq r0, r9, r0, asr #25 │ │ │ │ + rsbseq sp, r8, sl, lsl #21 │ │ │ │ + rsbseq r0, r9, r8, asr #25 │ │ │ │ ldrdeq r1, [r4], r8 │ │ │ │ - rsbseq sp, r8, r8, asr #20 │ │ │ │ - rsbseq r0, r9, r8, lsl #25 │ │ │ │ + rsbseq sp, r8, r0, asr sl │ │ │ │ + @ instruction: 0x00790c90 │ │ │ │ @ instruction: 0xffffdeb3 │ │ │ │ @ instruction: 0xffffc687 │ │ │ │ - rsbseq sp, r8, r4, lsl #20 │ │ │ │ - rsbseq r0, r9, r4, asr #24 │ │ │ │ - rsbseq sp, r8, sl, ror #19 │ │ │ │ - rsbseq r0, r9, sl, lsr #24 │ │ │ │ + rsbseq sp, r8, ip, lsl #20 │ │ │ │ + rsbseq r0, r9, ip, asr #24 │ │ │ │ + ldrshteq sp, [r8], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r0, r9, r2, lsr ip │ │ │ │ @ instruction: 0xffffc3e5 │ │ │ │ andeq r0, r0, sp, lsr r4 │ │ │ │ - rsbseq sp, r8, sl, lsr #19 │ │ │ │ - rsbseq r0, r9, sl, ror #23 │ │ │ │ - @ instruction: 0x0078d990 │ │ │ │ - ldrsbteq r0, [r9], #-176 @ 0xffffff50 │ │ │ │ + ldrhteq sp, [r8], #-146 @ 0xffffff6e │ │ │ │ + ldrshteq r0, [r9], #-178 @ 0xffffff4e │ │ │ │ + @ instruction: 0x0078d998 │ │ │ │ + ldrsbteq r0, [r9], #-184 @ 0xffffff48 │ │ │ │ @ instruction: 0xffffc59b │ │ │ │ - rsbseq sp, r8, r4, ror #18 │ │ │ │ - rsbseq r0, r9, r4, lsr #23 │ │ │ │ - rsbseq sp, r8, sl, lsl #23 │ │ │ │ - rsbseq sp, r8, ip, ror #23 │ │ │ │ - rsbseq sp, r8, r2, lsr #18 │ │ │ │ - rsbseq r0, r9, r2, ror #22 │ │ │ │ - rsbseq sp, r8, r4, lsl #18 │ │ │ │ - rsbseq r0, r9, r2, asr #22 │ │ │ │ - ldrhteq sp, [r8], #-180 @ 0xffffff4c │ │ │ │ - rsbseq sp, r8, r2, lsl ip │ │ │ │ - ldrhteq sp, [r8], #-142 @ 0xffffff72 │ │ │ │ - ldrshteq r0, [r9], #-174 @ 0xffffff52 │ │ │ │ - rsbseq sp, r8, lr, ror #23 │ │ │ │ - rsbseq sp, r8, ip, asr sl │ │ │ │ - rsbseq sp, r8, r6, ror r8 │ │ │ │ - ldrhteq r0, [r9], #-166 @ 0xffffff5a │ │ │ │ - rsbseq sp, r8, r8, lsl ip │ │ │ │ - rsbseq sp, r8, sl, ror ip │ │ │ │ - rsbseq sp, r8, r2, lsr r8 │ │ │ │ - rsbseq r0, r9, r2, ror sl │ │ │ │ - @ instruction: 0x0078dc90 │ │ │ │ - rsbseq sp, r8, lr, lsr ip │ │ │ │ - ldrsbteq sp, [r8], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r0, r9, sl, lsl sl │ │ │ │ - rsbseq sp, r8, r4, ror ip │ │ │ │ - rsbseq sp, r8, lr, lsr #25 │ │ │ │ - @ instruction: 0x0078d792 │ │ │ │ - ldrsbteq r0, [r9], #-146 @ 0xffffff6e │ │ │ │ + rsbseq sp, r8, ip, ror #18 │ │ │ │ + rsbseq r0, r9, ip, lsr #23 │ │ │ │ + @ instruction: 0x0078db92 │ │ │ │ + ldrshteq sp, [r8], #-180 @ 0xffffff4c │ │ │ │ + rsbseq sp, r8, sl, lsr #18 │ │ │ │ + rsbseq r0, r9, sl, ror #22 │ │ │ │ + rsbseq sp, r8, ip, lsl #18 │ │ │ │ + rsbseq r0, r9, sl, asr #22 │ │ │ │ + ldrhteq sp, [r8], #-188 @ 0xffffff44 │ │ │ │ + rsbseq sp, r8, sl, lsl ip │ │ │ │ + rsbseq sp, r8, r6, asr #17 │ │ │ │ + rsbseq r0, r9, r6, lsl #22 │ │ │ │ + ldrshteq sp, [r8], #-182 @ 0xffffff4a │ │ │ │ + rsbseq sp, r8, r4, ror #20 │ │ │ │ + rsbseq sp, r8, lr, ror r8 │ │ │ │ + ldrhteq r0, [r9], #-174 @ 0xffffff52 │ │ │ │ + rsbseq sp, r8, r0, lsr #24 │ │ │ │ + rsbseq sp, r8, r2, lsl #25 │ │ │ │ + rsbseq sp, r8, sl, lsr r8 │ │ │ │ + rsbseq r0, r9, sl, ror sl │ │ │ │ @ instruction: 0x0078dc98 │ │ │ │ - ldrsbteq sp, [r8], #-194 @ 0xffffff3e │ │ │ │ - rsbseq sp, r8, lr, asr #14 │ │ │ │ - rsbseq r0, r9, lr, lsl #19 │ │ │ │ - ldrhteq sp, [r8], #-200 @ 0xffffff38 │ │ │ │ - ldrshteq sp, [r8], #-198 @ 0xffffff3a │ │ │ │ - rsbseq sp, r8, sl, lsl #14 │ │ │ │ - rsbseq r0, r9, sl, asr #18 │ │ │ │ + rsbseq sp, r8, r6, asr #24 │ │ │ │ + rsbseq sp, r8, r2, ror #15 │ │ │ │ + rsbseq r0, r9, r2, lsr #20 │ │ │ │ + rsbseq sp, r8, ip, ror ip │ │ │ │ + ldrhteq sp, [r8], #-198 @ 0xffffff3a │ │ │ │ + @ instruction: 0x0078d79a │ │ │ │ + ldrsbteq r0, [r9], #-154 @ 0xffffff66 │ │ │ │ + rsbseq sp, r8, r0, lsr #25 │ │ │ │ ldrsbteq sp, [r8], #-202 @ 0xffffff36 │ │ │ │ - rsbseq sp, r8, r8, lsr sp │ │ │ │ - rsbseq sp, r8, r4, asr #13 │ │ │ │ - rsbseq r0, r9, r4, lsl #18 │ │ │ │ + rsbseq sp, r8, r6, asr r7 │ │ │ │ + @ instruction: 0x00790996 │ │ │ │ + rsbseq sp, r8, r0, asr #25 │ │ │ │ + ldrshteq sp, [r8], #-206 @ 0xffffff32 │ │ │ │ + rsbseq sp, r8, r2, lsl r7 │ │ │ │ + rsbseq r0, r9, r2, asr r9 │ │ │ │ + rsbseq sp, r8, r2, ror #25 │ │ │ │ + rsbseq sp, r8, r0, asr #26 │ │ │ │ + rsbseq sp, r8, ip, asr #13 │ │ │ │ + rsbseq r0, r9, ip, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb4d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -76845,16 +76845,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ba300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 61ba38 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq sp, r8, lr, asr #10 │ │ │ │ - rsbseq r0, r9, lr, lsl #15 │ │ │ │ + rsbseq sp, r8, r6, asr r5 │ │ │ │ + @ instruction: 0x00790796 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, lr, r9, asr ip │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ @ instruction: 0x469a447c │ │ │ │ @@ -76941,28 +76941,28 @@ │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf89af7ba │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf954f7ba │ │ │ │ svclt 0x0000e7ef │ │ │ │ - @ instruction: 0x0078db90 │ │ │ │ - rsbseq sp, r8, ip, asr #21 │ │ │ │ - rsbseq r0, r9, r0, ror r6 │ │ │ │ - rsbseq sp, r8, r8, lsr #21 │ │ │ │ - rsbseq r0, r9, ip, asr #12 │ │ │ │ - rsbseq sp, r8, r6, lsl #21 │ │ │ │ - rsbseq r0, r9, r8, lsr #12 │ │ │ │ - rsbseq sp, r8, r8, ror #20 │ │ │ │ - rsbseq r0, r9, sl, lsl #12 │ │ │ │ + @ instruction: 0x0078db98 │ │ │ │ + ldrsbteq sp, [r8], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r0, r9, r8, ror r6 │ │ │ │ + ldrhteq sp, [r8], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r0, r9, r4, asr r6 │ │ │ │ + rsbseq sp, r8, lr, lsl #21 │ │ │ │ + rsbseq r0, r9, r0, lsr r6 │ │ │ │ + rsbseq sp, r8, r0, ror sl │ │ │ │ + rsbseq r0, r9, r2, lsl r6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - bmi 86f560 │ │ │ │ + bmi 86f560 │ │ │ │ @ instruction: 0x461e4619 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @ instruction: 0x8010f8d4 │ │ │ │ vld1.8 {d15[6]}, [r2] │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ vstmdble r8!, {d2-d1} │ │ │ │ ldrdls pc, [r8], #-143 @ 0xffffff71 @ │ │ │ │ @@ -76987,19 +76987,19 @@ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ bmi 2bed5c >::_M_default_append(unsigned int)@@Base+0x39458> │ │ │ │ @ instruction: 0x46314638 │ │ │ │ ldrbtmi r2, [sl], #-1025 @ 0xfffffbff │ │ │ │ vld4. {d31-d34}, [lr] │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ svclt 0x000083f8 │ │ │ │ - rsbseq sp, r8, r4, lsr sl │ │ │ │ - rsbseq lr, r8, sl, ror r3 │ │ │ │ - rsbseq sp, r8, r6, asr #19 │ │ │ │ - rsbseq r0, r9, sl, ror #10 │ │ │ │ - rsbseq r7, r8, r2, lsl r4 │ │ │ │ + rsbseq sp, r8, ip, lsr sl │ │ │ │ + rsbseq lr, r8, r2, lsl #7 │ │ │ │ + rsbseq sp, r8, lr, asr #19 │ │ │ │ + rsbseq r0, r9, r2, ror r5 │ │ │ │ + rsbseq r7, r8, sl, lsl r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smlabbcs r3, r3, r0, fp │ │ │ │ @ instruction: 0x9c222b00 │ │ │ │ eorvs r9, r1, r1, lsl #6 │ │ │ │ @@ -77077,22 +77077,22 @@ │ │ │ │ vadd.i8 d20, d0, d12 │ │ │ │ ldrbtmi r1, [r8], #-455 @ 0xfffffe39 │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami sl, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf844f7ba │ │ │ │ svclt 0x0000e7d7 │ │ │ │ - ldrsbteq sp, [r8], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r0, r9, r4, ror r4 │ │ │ │ - @ instruction: 0x0078d894 │ │ │ │ - rsbseq r0, r9, r8, lsr r4 │ │ │ │ - rsbseq sp, r8, r2, ror r8 │ │ │ │ - rsbseq r0, r9, r6, lsl r4 │ │ │ │ - rsbseq sp, r8, r6, asr #16 │ │ │ │ - rsbseq r0, r9, sl, ror #7 │ │ │ │ + ldrsbteq sp, [r8], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r0, r9, ip, ror r4 │ │ │ │ + @ instruction: 0x0078d89c │ │ │ │ + rsbseq r0, r9, r0, asr #8 │ │ │ │ + rsbseq sp, r8, sl, ror r8 │ │ │ │ + rsbseq r0, r9, lr, lsl r4 │ │ │ │ + rsbseq sp, r8, lr, asr #16 │ │ │ │ + ldrshteq r0, [r9], #-50 @ 0xffffffce │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb5120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r0, ror #31 │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ ldmvs sl, {r0, r1, r2, r9, sl, lr} │ │ │ │ vstmdble r9!, {s4-s3} │ │ │ │ @@ -77127,17 +77127,17 @@ │ │ │ │ @ instruction: 0xf0cf4638 │ │ │ │ strtmi pc, [r3], -fp, lsl #3 │ │ │ │ ldrtmi r2, [r1], -ip, lsl #4 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ @ instruction: 0xf8c8f7b7 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq sp, r8, lr, asr #15 │ │ │ │ - rsbseq r0, r9, r8, ror r3 │ │ │ │ - rsbseq sp, r8, r6, ror r7 │ │ │ │ + ldrsbteq sp, [r8], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r0, r9, r0, lsl #7 │ │ │ │ + rsbseq sp, r8, lr, ror r7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r6, lsl r9 │ │ │ │ ldmib sp, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ bcs 84810 │ │ │ │ @@ -77159,16 +77159,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffa8f7b9 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - rsbseq sp, r8, lr, lsl #14 │ │ │ │ - ldrhteq r0, [r9], #-34 @ 0xffffffde │ │ │ │ + rsbseq sp, r8, r6, lsl r7 │ │ │ │ + ldrhteq r0, [r9], #-42 @ 0xffffffd6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r2, asr ip │ │ │ │ pkhtbmi r4, r0, r2, asr #18 │ │ │ │ blcs 6f254 │ │ │ │ @@ -77250,18 +77250,18 @@ │ │ │ │ ldrbtmi r4, [sl], #-2569 @ 0xfffff5f7 │ │ │ │ vhadd.s32 , q11, │ │ │ │ movwcs lr, #6063 @ 0x17af │ │ │ │ @ instruction: 0xf7b3e7d3 │ │ │ │ svclt 0x0000eb7c │ │ │ │ umulleq r0, r4, ip, r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sp, r8, lr, lsl #12 │ │ │ │ - ldrhteq r0, [r9], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq sp, r8, r6, lsl r6 │ │ │ │ + rsbseq r0, r9, r2, asr #3 │ │ │ │ @ instruction: 0x008408b2 │ │ │ │ - rsbseq sp, r8, r6, asr #11 │ │ │ │ + rsbseq sp, r8, lr, asr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bcs 8a3dc │ │ │ │ ldclle 2, cr9, [r9, #-4] │ │ │ │ strmi pc, [r0, pc, asr #8] │ │ │ │ @@ -77323,20 +77323,20 @@ │ │ │ │ ldrbtmi r2, [r8], #-466 @ 0xfffffe2e │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami r9, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ mrc2 7, 2, pc, cr10, cr9, {5} │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq sp, r8, lr, asr #9 │ │ │ │ - rsbseq r0, r9, r2, ror r0 │ │ │ │ - rsbseq sp, r8, sl, lsl #9 │ │ │ │ - rsbseq r0, r9, lr, lsr #32 │ │ │ │ - rsbseq sp, r8, r2, ror r4 │ │ │ │ - rsbseq r0, r9, r6, lsl r0 │ │ │ │ + ldrsbteq sp, [r8], #-70 @ 0xffffffba │ │ │ │ + rsbseq r0, r9, sl, ror r0 │ │ │ │ + @ instruction: 0x0078d492 │ │ │ │ + rsbseq r0, r9, r6, lsr r0 │ │ │ │ + rsbseq sp, r8, sl, ror r4 │ │ │ │ + rsbseq r0, r9, lr, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb54f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4611 │ │ │ │ ldrmi r0, [sl], -r4, lsl #28 │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ @@ -77350,16 +77350,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami r5, {r0, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 7, 1, pc, cr4, cr9, {5} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq sp, r8, r6, lsl #8 │ │ │ │ - rsbseq pc, r8, sl, lsr #31 │ │ │ │ + rsbseq sp, r8, lr, lsl #8 │ │ │ │ + ldrhteq pc, [r8], #-242 @ 0xffffff0e @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb554c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4611 │ │ │ │ ldrmi r0, [sl], -r4, lsl #28 │ │ │ │ @ instruction: 0xc01cf8dd │ │ │ │ @@ -77373,16 +77373,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r6, #740]! @ 0x2e4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq sp, r8, sl, lsr #7 │ │ │ │ - rsbseq pc, r8, lr, asr #30 │ │ │ │ + ldrhteq sp, [r8], #-50 @ 0xffffffce │ │ │ │ + rsbseq pc, r8, r6, asr pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb55a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4619 │ │ │ │ @ instruction: 0xf8dd0e04 │ │ │ │ bls 18e42c │ │ │ │ @@ -77396,16 +77396,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami r5, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 7, cr15, [r8, #740] @ 0x2e4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq sp, r8, lr, asr #6 │ │ │ │ - ldrshteq pc, [r8], #-226 @ 0xffffff1e @ │ │ │ │ + rsbseq sp, r8, r6, asr r3 │ │ │ │ + ldrshteq pc, [r8], #-234 @ 0xffffff16 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb5604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r0, asr #31 │ │ │ │ ldmdbmi r8!, {r0, r1, r2, r4, r5, r6, sl, fp, lr}^ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ bmi 1e2f608 │ │ │ │ @@ -77528,41 +77528,41 @@ │ │ │ │ svclt 0x0000e958 │ │ │ │ @ instruction: 0xfffffbb5 │ │ │ │ @ instruction: 0xfffffc29 │ │ │ │ @ instruction: 0xfffffefb │ │ │ │ ldrdeq r0, [r4], r2 │ │ │ │ @ instruction: 0xfffffe9d │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sp, r8, sl, ror #6 │ │ │ │ - rsbseq sp, r8, r4, lsl #7 │ │ │ │ - ldrhteq sp, [r8], #-34 @ 0xffffffde │ │ │ │ - rsbseq pc, r8, r6, asr lr @ │ │ │ │ + rsbseq sp, r8, r2, ror r3 │ │ │ │ + rsbseq sp, r8, ip, lsl #7 │ │ │ │ + ldrhteq sp, [r8], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq pc, r8, lr, asr lr @ │ │ │ │ addeq r0, r4, r0, ror r5 │ │ │ │ strdeq r0, [r0], -r5 │ │ │ │ @ instruction: 0x000001bf │ │ │ │ - rsbseq sp, r8, r8, ror #4 │ │ │ │ - rsbseq pc, r8, ip, lsl #28 │ │ │ │ + rsbseq sp, r8, r0, ror r2 │ │ │ │ + rsbseq pc, r8, r4, lsl lr @ │ │ │ │ @ instruction: 0xfffffa3b │ │ │ │ andeq r0, r0, r5, asr #7 │ │ │ │ - rsbseq sp, r8, sl, lsr #4 │ │ │ │ - rsbseq pc, r8, lr, asr #27 │ │ │ │ - rsbseq sp, r8, r0, lsl r2 │ │ │ │ - ldrhteq pc, [r8], #-212 @ 0xffffff2c @ │ │ │ │ + rsbseq sp, r8, r2, lsr r2 │ │ │ │ + ldrsbteq pc, [r8], #-214 @ 0xffffff2a @ │ │ │ │ + rsbseq sp, r8, r8, lsl r2 │ │ │ │ + ldrhteq pc, [r8], #-220 @ 0xffffff24 @ │ │ │ │ @ instruction: 0xfffff869 │ │ │ │ @ instruction: 0xfffff7ad │ │ │ │ - rsbseq sp, r8, sl, asr #3 │ │ │ │ - rsbseq pc, r8, lr, ror #26 │ │ │ │ - ldrhteq sp, [r8], #-16 │ │ │ │ - rsbseq pc, r8, r4, asr sp @ │ │ │ │ + ldrsbteq sp, [r8], #-18 @ 0xffffffee │ │ │ │ + rsbseq pc, r8, r6, ror sp @ │ │ │ │ + ldrhteq sp, [r8], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq pc, r8, ip, asr sp @ │ │ │ │ @ instruction: 0xfffff5cb │ │ │ │ - rsbseq sp, r8, r4, lsl #3 │ │ │ │ - rsbseq pc, r8, r8, lsr #26 │ │ │ │ + rsbseq sp, r8, ip, lsl #3 │ │ │ │ + rsbseq pc, r8, r0, lsr sp @ │ │ │ │ @ instruction: 0xfffffddf │ │ │ │ - rsbseq sp, r8, r6, asr r1 │ │ │ │ - ldrshteq pc, [r8], #-202 @ 0xffffff36 @ │ │ │ │ + rsbseq sp, r8, lr, asr r1 │ │ │ │ + rsbseq pc, r8, r2, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb5878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -77573,16 +77573,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7b9300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 7, cr15, [r6], #-740 @ 0xfffffd1c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq sp, r8, sl, lsl #1 │ │ │ │ - rsbseq pc, r8, lr, lsr #24 │ │ │ │ + @ instruction: 0x0078d092 │ │ │ │ + rsbseq pc, r8, r6, lsr ip @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [fp], pc, lsl #1 │ │ │ │ strmi r4, [r6], -r7, ror #18 │ │ │ │ ldrbtmi r4, [r9], #-1567 @ 0xfffff9e1 │ │ │ │ @@ -77684,30 +77684,30 @@ │ │ │ │ @ instruction: 0x46214814 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff39c748 │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fe21c756 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - rsbseq sp, r8, r6, lsl #2 │ │ │ │ - rsbseq sp, r8, sl, lsl r0 │ │ │ │ - rsbseq ip, r8, r8, lsl #31 │ │ │ │ - rsbseq pc, r8, ip, lsr #22 │ │ │ │ - rsbseq ip, r8, r0, ror pc │ │ │ │ - rsbseq pc, r8, r4, lsl fp @ │ │ │ │ - rsbseq ip, r8, r0, asr pc │ │ │ │ - ldrshteq pc, [r8], #-164 @ 0xffffff5c @ │ │ │ │ - rsbseq ip, r8, lr, lsl pc │ │ │ │ - rsbseq pc, r8, r2, asr #21 │ │ │ │ - rsbseq ip, r8, r0, lsl #30 │ │ │ │ - ldrhteq ip, [r8], #-250 @ 0xffffff06 │ │ │ │ - rsbseq ip, r8, sl, ror #29 │ │ │ │ - rsbseq pc, r8, ip, lsl #21 │ │ │ │ - rsbseq ip, r8, ip, asr #29 │ │ │ │ - rsbseq pc, r8, lr, ror #20 │ │ │ │ + rsbseq sp, r8, lr, lsl #2 │ │ │ │ + rsbseq sp, r8, r2, lsr #32 │ │ │ │ + @ instruction: 0x0078cf90 │ │ │ │ + rsbseq pc, r8, r4, lsr fp @ │ │ │ │ + rsbseq ip, r8, r8, ror pc │ │ │ │ + rsbseq pc, r8, ip, lsl fp @ │ │ │ │ + rsbseq ip, r8, r8, asr pc │ │ │ │ + ldrshteq pc, [r8], #-172 @ 0xffffff54 @ │ │ │ │ + rsbseq ip, r8, r6, lsr #30 │ │ │ │ + rsbseq pc, r8, sl, asr #21 │ │ │ │ + rsbseq ip, r8, r8, lsl #30 │ │ │ │ + rsbseq ip, r8, r2, asr #31 │ │ │ │ + ldrshteq ip, [r8], #-226 @ 0xffffff1e │ │ │ │ + @ instruction: 0x0078fa94 │ │ │ │ + ldrsbteq ip, [r8], #-228 @ 0xffffff1c │ │ │ │ + rsbseq pc, r8, r6, ror sl @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldrbmi pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb093 │ │ │ │ @ instruction: 0x46061458 │ │ │ │ @@ -77768,15 +77768,15 @@ │ │ │ │ blls 9f40b8 │ │ │ │ movwls r4, #34352 @ 0x8630 │ │ │ │ movwls r9, #31525 @ 0x7b25 │ │ │ │ movwls r9, #27428 @ 0x6b24 │ │ │ │ movwls r9, #23331 @ 0x5b23 │ │ │ │ movwls r9, #19234 @ 0x4b22 │ │ │ │ stmdbls lr, {r0, r5, r8, r9, fp, ip, pc} │ │ │ │ - blls 8835d4 │ │ │ │ + blls 8835d4 │ │ │ │ bl c35d4 │ │ │ │ blls 81efe0 │ │ │ │ blls 8035d8 │ │ │ │ bls 4435d8 │ │ │ │ @ instruction: 0xf8cd9b1d │ │ │ │ @ instruction: 0xf0bb8024 │ │ │ │ stmdacs r1, {r0, r2, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ @@ -77888,15 +77888,15 @@ │ │ │ │ ldrtmi r9, [r0], -r8, lsl #4 │ │ │ │ andls r9, r7, #151552 @ 0x25000 │ │ │ │ andls r9, r3, #135168 @ 0x21000 │ │ │ │ andls r9, r0, #122880 @ 0x1e000 │ │ │ │ andls r9, r6, #36, 20 @ 0x24000 │ │ │ │ andls r9, r5, #143360 @ 0x23000 │ │ │ │ stmdbls lr, {r1, r5, r9, fp, ip, pc} │ │ │ │ - bls 8833b8 │ │ │ │ + bls 8833b8 │ │ │ │ andls r4, r2, #956301312 @ 0x39000000 │ │ │ │ andls r9, r1, #126976 @ 0x1f000 │ │ │ │ bls 445828 │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7e8f0ba │ │ │ │ stmdacs r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d8d129 │ │ │ │ @@ -77935,15 +77935,15 @@ │ │ │ │ @ instruction: 0x3c01b933 │ │ │ │ svcge 0x003ff4ff │ │ │ │ ldrtmi r0, [r9], -r7, lsr #1 │ │ │ │ strcc lr, [r1], #-1996 @ 0xfffff834 │ │ │ │ ldrtmi r9, [r0], -r4, lsr #22 │ │ │ │ blls 943870 │ │ │ │ blls 903870 │ │ │ │ - blls 883870 │ │ │ │ + blls 883870 │ │ │ │ blls 843870 │ │ │ │ blls 403870 │ │ │ │ strtmi r9, [r3], -r0, lsl #6 │ │ │ │ andne lr, ip, #3620864 @ 0x374000 │ │ │ │ stc2 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r2, r9, sl, lr} │ │ │ │ ldmdami sp!, {r0, r1, r5, r6, r7, ip, lr, pc} │ │ │ │ @@ -77985,45 +77985,45 @@ │ │ │ │ stmdami r4!, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b94478 │ │ │ │ @ instruction: 0xe6a5f931 │ │ │ │ ldc 7, cr15, [ip, #712]! @ 0x2c8 │ │ │ │ addeq r0, r4, ip, lsr #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, r8, sl, lsr #28 │ │ │ │ - rsbseq ip, r8, ip, asr #29 │ │ │ │ - rsbseq ip, r8, r2, lsr #27 │ │ │ │ - @ instruction: 0x0078cd9c │ │ │ │ - rsbseq ip, r8, sl, lsr #29 │ │ │ │ - rsbseq ip, r8, lr, asr #25 │ │ │ │ - ldrsbteq ip, [r8], #-196 @ 0xffffff3c │ │ │ │ - rsbseq pc, r8, r6, ror r8 @ │ │ │ │ - rsbseq ip, r8, sl, lsl #25 │ │ │ │ - rsbseq pc, r8, ip, lsr #16 │ │ │ │ - rsbseq ip, r8, r4, lsr ip │ │ │ │ + rsbseq ip, r8, r2, lsr lr │ │ │ │ + ldrsbteq ip, [r8], #-228 @ 0xffffff1c │ │ │ │ + rsbseq ip, r8, sl, lsr #27 │ │ │ │ + rsbseq ip, r8, r4, lsr #27 │ │ │ │ + ldrhteq ip, [r8], #-226 @ 0xffffff1e │ │ │ │ + ldrsbteq ip, [r8], #-198 @ 0xffffff3a │ │ │ │ + ldrsbteq ip, [r8], #-204 @ 0xffffff34 │ │ │ │ + rsbseq pc, r8, lr, ror r8 @ │ │ │ │ + @ instruction: 0x0078cc92 │ │ │ │ + rsbseq pc, r8, r4, lsr r8 @ │ │ │ │ + rsbseq ip, r8, ip, lsr ip │ │ │ │ addeq pc, r3, r4, lsl #30 │ │ │ │ - rsbseq r2, pc, r6, lsl lr @ │ │ │ │ - ldrsbteq ip, [r8], #-200 @ 0xffffff38 │ │ │ │ - rsbseq ip, r8, r2, lsr #23 │ │ │ │ - rsbseq ip, r8, r6, lsr #22 │ │ │ │ - rsbseq pc, r8, sl, asr #13 │ │ │ │ - rsbseq ip, r8, ip, lsl #22 │ │ │ │ - ldrhteq pc, [r8], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbseq ip, r8, r4, lsr #21 │ │ │ │ - rsbseq pc, r8, r8, asr #12 │ │ │ │ - rsbseq ip, r8, ip, lsl #21 │ │ │ │ - rsbseq pc, r8, lr, lsr #12 │ │ │ │ - rsbseq ip, r8, lr, ror #20 │ │ │ │ - rsbseq pc, r8, r2, lsl r6 @ │ │ │ │ - rsbseq ip, r8, r6, asr sl │ │ │ │ - ldrshteq pc, [r8], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbseq ip, r8, ip, lsr sl │ │ │ │ - ldrsbteq pc, [r8], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbseq ip, r8, r2, lsr #20 │ │ │ │ - rsbseq pc, r8, r4, asr #11 │ │ │ │ + rsbseq r2, pc, lr, lsl lr @ │ │ │ │ + rsbseq ip, r8, r0, ror #25 │ │ │ │ + rsbseq ip, r8, sl, lsr #23 │ │ │ │ + rsbseq ip, r8, lr, lsr #22 │ │ │ │ + ldrsbteq pc, [r8], #-98 @ 0xffffff9e @ │ │ │ │ + rsbseq ip, r8, r4, lsl fp │ │ │ │ + ldrhteq pc, [r8], #-104 @ 0xffffff98 @ │ │ │ │ + rsbseq ip, r8, ip, lsr #21 │ │ │ │ + rsbseq pc, r8, r0, asr r6 @ │ │ │ │ + @ instruction: 0x0078ca94 │ │ │ │ + rsbseq pc, r8, r6, lsr r6 @ │ │ │ │ + rsbseq ip, r8, r6, ror sl │ │ │ │ + rsbseq pc, r8, sl, lsl r6 @ │ │ │ │ + rsbseq ip, r8, lr, asr sl │ │ │ │ + rsbseq pc, r8, r0, lsl #12 │ │ │ │ + rsbseq ip, r8, r4, asr #20 │ │ │ │ + rsbseq pc, r8, r6, ror #11 │ │ │ │ + rsbseq ip, r8, sl, lsr #20 │ │ │ │ + rsbseq pc, r8, ip, asr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ umullslt r4, r9, r5, sp │ │ │ │ @ instruction: 0x469b4c95 │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -78173,26 +78173,26 @@ │ │ │ │ @ instruction: 0xf7b84478 │ │ │ │ @ instruction: 0xf04fffbd │ │ │ │ @ instruction: 0xe6f133ff │ │ │ │ mcrr 7, 11, pc, r6, cr2 @ │ │ │ │ addeq pc, r3, r0, asr #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq pc, r3, ip, lsl #24 │ │ │ │ - ldrshteq ip, [r8], #-128 @ 0xffffff80 │ │ │ │ - ldrshteq ip, [r8], #-114 @ 0xffffff8e │ │ │ │ - @ instruction: 0x0078f396 │ │ │ │ - rsbseq ip, r8, ip, asr #15 │ │ │ │ - rsbseq pc, r8, r0, ror r3 @ │ │ │ │ - rsbseq ip, r8, r8, lsl #15 │ │ │ │ - rsbseq ip, r8, r2, ror r7 │ │ │ │ - rsbseq pc, r8, r6, lsl r3 @ │ │ │ │ - rsbseq ip, r8, r4, asr r7 │ │ │ │ - ldrshteq pc, [r8], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbseq ip, r8, sl, lsr r7 │ │ │ │ - ldrsbteq pc, [r8], #-44 @ 0xffffffd4 @ │ │ │ │ + ldrshteq ip, [r8], #-136 @ 0xffffff78 │ │ │ │ + ldrshteq ip, [r8], #-122 @ 0xffffff86 │ │ │ │ + @ instruction: 0x0078f39e │ │ │ │ + ldrsbteq ip, [r8], #-116 @ 0xffffff8c │ │ │ │ + rsbseq pc, r8, r8, ror r3 @ │ │ │ │ + @ instruction: 0x0078c790 │ │ │ │ + rsbseq ip, r8, sl, ror r7 │ │ │ │ + rsbseq pc, r8, lr, lsl r3 @ │ │ │ │ + rsbseq ip, r8, ip, asr r7 │ │ │ │ + rsbseq pc, r8, r0, lsl #6 │ │ │ │ + rsbseq ip, r8, r2, asr #14 │ │ │ │ + rsbseq pc, r8, r4, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb6250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r1, r3, sl, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8cdcc04 │ │ │ │ @@ -78208,16 +78208,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 5, pc, cr6, cr8, {5} │ │ │ │ stmdbls r7, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7b84478 │ │ │ │ blls 25ee60 │ │ │ │ andlt r4, r8, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq ip, r8, r0, lsr #13 │ │ │ │ - rsbseq pc, r8, r4, asr #4 │ │ │ │ + rsbseq ip, r8, r8, lsr #13 │ │ │ │ + rsbseq pc, r8, ip, asr #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb62b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmiavs r8, {r1, r2, r9, sl, lr}^ │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ blx 199bf3c │ │ │ │ @@ -78276,25 +78276,25 @@ │ │ │ │ cmnpcc r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 1, pc, cr10, cr8, {5} @ │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ mcr2 7, 7, pc, cr6, cr8, {5} @ │ │ │ │ svclt 0x0000e7b4 │ │ │ │ - rsbseq ip, r8, r6, lsl r7 │ │ │ │ - rsbseq ip, r8, r6, lsr r6 │ │ │ │ - ldrsbteq pc, [r8], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbseq ip, r8, lr, lsl r6 │ │ │ │ - rsbseq pc, r8, r2, asr #3 │ │ │ │ - rsbseq ip, r8, lr, asr #11 │ │ │ │ - rsbseq pc, r8, r2, ror r1 @ │ │ │ │ - rsbseq ip, r8, r6, lsr #11 │ │ │ │ - rsbseq pc, r8, sl, asr #2 │ │ │ │ - rsbseq ip, r8, r8, lsl #11 │ │ │ │ - rsbseq ip, r8, r2, ror r6 │ │ │ │ + rsbseq ip, r8, lr, lsl r7 │ │ │ │ + rsbseq ip, r8, lr, lsr r6 │ │ │ │ + rsbseq pc, r8, r2, ror #3 │ │ │ │ + rsbseq ip, r8, r6, lsr #12 │ │ │ │ + rsbseq pc, r8, sl, asr #3 │ │ │ │ + ldrsbteq ip, [r8], #-86 @ 0xffffffaa │ │ │ │ + rsbseq pc, r8, sl, ror r1 @ │ │ │ │ + rsbseq ip, r8, lr, lsr #11 │ │ │ │ + rsbseq pc, r8, r2, asr r1 @ │ │ │ │ + @ instruction: 0x0078c590 │ │ │ │ + rsbseq ip, r8, sl, ror r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ ldrdcs pc, [ip, -r0]! │ │ │ │ ldrdcc pc, [ip, -r1]! │ │ │ │ blle 12fc5c │ │ │ │ andcs fp, r1, ip, asr #31 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ @@ -78471,51 +78471,51 @@ │ │ │ │ stmdami sl!, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 7, cr15, [r6, #-736]! @ 0xfffffd20 │ │ │ │ ldrbt r9, [r5], r1, lsl #24 │ │ │ │ ldmib r0!, {r1, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq pc, r3, r0, ror #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, r8, r0, lsr #12 │ │ │ │ - rsbseq ip, r8, r4, lsl #14 │ │ │ │ - rsbseq ip, r8, lr, asr #14 │ │ │ │ - ldrsbteq ip, [r8], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq ip, r8, lr, asr #11 │ │ │ │ - rsbseq pc, r8, lr, lsr r0 @ │ │ │ │ + rsbseq ip, r8, r8, lsr #12 │ │ │ │ + rsbseq ip, r8, ip, lsl #14 │ │ │ │ + rsbseq ip, r8, r6, asr r7 │ │ │ │ + rsbseq ip, r8, r6, ror #11 │ │ │ │ + ldrsbteq ip, [r8], #-86 @ 0xffffffaa │ │ │ │ + rsbseq pc, r8, r6, asr #32 │ │ │ │ addeq pc, r3, r8, asr r7 @ │ │ │ │ - @ instruction: 0x0078c596 │ │ │ │ - rsbseq pc, r8, r6 │ │ │ │ - rsbseq r5, ip, ip, lsl #31 │ │ │ │ - ldrshteq ip, [r8], #-104 @ 0xffffff98 │ │ │ │ - rsbseq ip, r8, r6, asr #10 │ │ │ │ - ldrhteq lr, [r8], #-246 @ 0xffffff0a │ │ │ │ - rsbseq ip, r8, ip, asr #10 │ │ │ │ - rsbseq ip, r8, r6, lsl #10 │ │ │ │ - rsbseq ip, r8, r8, ror #10 │ │ │ │ - rsbseq ip, r8, lr, ror #9 │ │ │ │ - rsbseq lr, r8, lr, asr pc │ │ │ │ - rsbseq ip, r8, r8, lsl r5 │ │ │ │ - rsbseq ip, r8, r2, asr #9 │ │ │ │ - rsbseq lr, r8, r2, lsr pc │ │ │ │ - rsbseq r5, ip, r8, lsr #29 │ │ │ │ - rsbseq ip, r8, ip, lsr r6 │ │ │ │ - rsbseq ip, r8, lr, ror #8 │ │ │ │ - rsbseq ip, r8, r0, ror #12 │ │ │ │ - rsbseq ip, r8, r2, lsr r6 │ │ │ │ - ldrshteq ip, [r8], #-80 @ 0xffffffb0 │ │ │ │ - ldrhteq ip, [r8], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq ip, r8, r2, lsr #8 │ │ │ │ - @ instruction: 0x0078ee92 │ │ │ │ - rsbseq ip, r8, r6, lsl #8 │ │ │ │ - rsbseq lr, r8, r6, ror lr │ │ │ │ - rsbseq ip, r8, sl, ror #7 │ │ │ │ - rsbseq lr, r8, sl, asr lr │ │ │ │ - rsbseq ip, r8, r8, asr r5 │ │ │ │ - ldrhteq ip, [r8], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq lr, r8, lr, lsr #28 │ │ │ │ + @ instruction: 0x0078c59e │ │ │ │ + rsbseq pc, r8, lr │ │ │ │ + @ instruction: 0x007c5f94 │ │ │ │ + rsbseq ip, r8, r0, lsl #14 │ │ │ │ + rsbseq ip, r8, lr, asr #10 │ │ │ │ + ldrhteq lr, [r8], #-254 @ 0xffffff02 │ │ │ │ + rsbseq ip, r8, r4, asr r5 │ │ │ │ + rsbseq ip, r8, lr, lsl #10 │ │ │ │ + rsbseq ip, r8, r0, ror r5 │ │ │ │ + ldrshteq ip, [r8], #-70 @ 0xffffffba │ │ │ │ + rsbseq lr, r8, r6, ror #30 │ │ │ │ + rsbseq ip, r8, r0, lsr #10 │ │ │ │ + rsbseq ip, r8, sl, asr #9 │ │ │ │ + rsbseq lr, r8, sl, lsr pc │ │ │ │ + ldrhteq r5, [ip], #-224 @ 0xffffff20 │ │ │ │ + rsbseq ip, r8, r4, asr #12 │ │ │ │ + rsbseq ip, r8, r6, ror r4 │ │ │ │ + rsbseq ip, r8, r8, ror #12 │ │ │ │ + rsbseq ip, r8, sl, lsr r6 │ │ │ │ + ldrshteq ip, [r8], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq ip, r8, r4, asr #11 │ │ │ │ + rsbseq ip, r8, sl, lsr #8 │ │ │ │ + @ instruction: 0x0078ee9a │ │ │ │ + rsbseq ip, r8, lr, lsl #8 │ │ │ │ + rsbseq lr, r8, lr, ror lr │ │ │ │ + ldrshteq ip, [r8], #-50 @ 0xffffffce │ │ │ │ + rsbseq lr, r8, r2, ror #28 │ │ │ │ + rsbseq ip, r8, r0, ror #10 │ │ │ │ + rsbseq ip, r8, r6, asr #7 │ │ │ │ + rsbseq lr, r8, r6, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb675c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ andls r4, r3, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf784f0cd │ │ │ │ strmi r4, [r4], -sl, lsl #18 │ │ │ │ @@ -78525,15 +78525,15 @@ │ │ │ │ stmdbls r3, {r2, r7, r9, sl, lr} │ │ │ │ movwcs r4, #26144 @ 0x6620 │ │ │ │ ldrdcs pc, [ip], -ip │ │ │ │ ldrbne r9, [r3, r0, lsl #6] │ │ │ │ blx fe51c488 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq ip, r8, r6, asr r5 │ │ │ │ + rsbseq ip, r8, lr, asr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 11aa5c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmdbmi r6!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ addlt r4, r5, r6, ror fp │ │ │ │ @@ -78652,23 +78652,23 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b84478 │ │ │ │ @ instruction: 0xf04ffbfd │ │ │ │ @ instruction: 0xe78239ff │ │ │ │ stm r6, {r1, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq pc, r3, r4, asr #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, r8, lr, lsl #9 │ │ │ │ - rsbseq ip, r8, r6, ror #3 │ │ │ │ - rsbseq lr, r8, r6, asr ip │ │ │ │ + @ instruction: 0x0078c496 │ │ │ │ + rsbseq ip, r8, lr, ror #3 │ │ │ │ + rsbseq lr, r8, lr, asr ip │ │ │ │ addeq pc, r3, sl, ror #6 │ │ │ │ - ldrhteq ip, [r8], #-50 @ 0xffffffce │ │ │ │ - rsbseq ip, r8, lr, lsl #3 │ │ │ │ - ldrshteq lr, [r8], #-188 @ 0xffffff44 │ │ │ │ - rsbseq ip, r8, lr, ror #1 │ │ │ │ - rsbseq lr, r8, ip, asr fp │ │ │ │ + ldrhteq ip, [r8], #-58 @ 0xffffffc6 │ │ │ │ + @ instruction: 0x0078c196 │ │ │ │ + rsbseq lr, r8, r4, lsl #24 │ │ │ │ + ldrshteq ip, [r8], #-6 │ │ │ │ + rsbseq lr, r8, r4, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r0, lsl #21 │ │ │ │ strmi r4, [r6], -r0, lsl #23 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -78796,27 +78796,27 @@ │ │ │ │ @ instruction: 0xf7b1e716 │ │ │ │ svclt 0x0000ef6e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq pc, r3, ip, lsr #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq pc, r3, r0, lsl r2 @ │ │ │ │ - ldrsbteq fp, [r8], #-244 @ 0xffffff0c │ │ │ │ - rsbseq lr, r8, r4, asr #20 │ │ │ │ - ldrhteq ip, [r8], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq fp, r8, r6, asr #30 │ │ │ │ - ldrhteq lr, [r8], #-150 @ 0xffffff6a │ │ │ │ - rsbseq fp, r8, r0, lsr #30 │ │ │ │ - @ instruction: 0x0078e990 │ │ │ │ + ldrsbteq fp, [r8], #-252 @ 0xffffff04 │ │ │ │ + rsbseq lr, r8, ip, asr #20 │ │ │ │ + rsbseq ip, r8, r2, asr #3 │ │ │ │ + rsbseq fp, r8, lr, asr #30 │ │ │ │ + ldrhteq lr, [r8], #-158 @ 0xffffff62 │ │ │ │ + rsbseq fp, r8, r8, lsr #30 │ │ │ │ + @ instruction: 0x0078e998 │ │ │ │ muleq r0, r9, r0 │ │ │ │ - ldrsbteq fp, [r8], #-238 @ 0xffffff12 │ │ │ │ - rsbseq lr, r8, lr, asr #18 │ │ │ │ + rsbseq fp, r8, r6, ror #29 │ │ │ │ + rsbseq lr, r8, r6, asr r9 │ │ │ │ andeq r0, r0, fp, lsr r5 │ │ │ │ - ldrhteq fp, [r8], #-236 @ 0xffffff14 │ │ │ │ - rsbseq lr, r8, sl, lsr #18 │ │ │ │ + rsbseq fp, r8, r4, asr #29 │ │ │ │ + rsbseq lr, r8, r2, lsr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31aecc >::_M_default_append(unsigned int)@@Base+0x955c8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ ldmibmi r2!, {r3, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xb0974bf2 │ │ │ │ @@ -78858,15 +78858,15 @@ │ │ │ │ strtmi r4, [fp], r6, lsr #12 │ │ │ │ blge 9b594 │ │ │ │ blhi 9b59c │ │ │ │ strge lr, [lr], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf003e052 │ │ │ │ blcs ff0609cc │ │ │ │ addshi pc, r9, r0 │ │ │ │ - blvc 89b124 │ │ │ │ + blvc 89b124 │ │ │ │ blvc ff09b5ac │ │ │ │ blx 49b6a0 │ │ │ │ vldr d13, [r4, #24] │ │ │ │ @ instruction: 0xeeb47b22 │ │ │ │ vsqrt.f64 d23, d8 │ │ │ │ stmdble r5, {r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ @@ -79058,25 +79058,25 @@ │ │ │ │ orrcs pc, r2, #64, 4 │ │ │ │ @ instruction: 0xf916f7b7 │ │ │ │ svclt 0x0000e7bc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrdeq lr, [r3], r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, r8, r2, lsr r0 │ │ │ │ - ldrsbteq fp, [r8], #-216 @ 0xffffff28 │ │ │ │ - @ instruction: 0x0078bb94 │ │ │ │ - rsbseq lr, r8, r4, lsl #12 │ │ │ │ - @ instruction: 0x0078bd9c │ │ │ │ - rsbseq fp, r8, r6, lsl fp │ │ │ │ - rsbseq lr, r8, r6, lsl #11 │ │ │ │ + rsbseq ip, r8, sl, lsr r0 │ │ │ │ + rsbseq fp, r8, r0, ror #27 │ │ │ │ + @ instruction: 0x0078bb9c │ │ │ │ + rsbseq lr, r8, ip, lsl #12 │ │ │ │ + rsbseq fp, r8, r4, lsr #27 │ │ │ │ + rsbseq fp, r8, lr, lsl fp │ │ │ │ + rsbseq lr, r8, lr, lsl #11 │ │ │ │ addeq lr, r3, r0, lsr #25 │ │ │ │ - rsbseq fp, r8, lr, asr #21 │ │ │ │ - rsbseq lr, r8, lr, lsr r5 │ │ │ │ - rsbseq fp, r8, r0, asr #25 │ │ │ │ + ldrsbteq fp, [r8], #-166 @ 0xffffff5a │ │ │ │ + rsbseq lr, r8, r6, asr #10 │ │ │ │ + rsbseq fp, r8, r8, asr #25 │ │ │ │ vadd.i8 d20, d0, d18 │ │ │ │ ldrbtmi r2, [r8], #-374 @ 0xfffffe8a │ │ │ │ @ instruction: 0xf7b7300c │ │ │ │ stmdami r0!, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf8a2f7b8 │ │ │ │ strmi lr, [r5], -lr, lsl #15 │ │ │ │ @@ -79104,24 +79104,24 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf7b7300c │ │ │ │ stmdami sp, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b84478 │ │ │ │ strb pc, [r2, fp, ror #16]! @ │ │ │ │ ldcl 7, cr15, [r6], #708 @ 0x2c4 │ │ │ │ - rsbseq fp, r8, r6, lsr sl │ │ │ │ - rsbseq lr, r8, r6, lsr #9 │ │ │ │ - rsbseq fp, r8, sl, lsl sl │ │ │ │ - rsbseq lr, r8, sl, lsl #9 │ │ │ │ - rsbseq fp, r8, r2, lsl #20 │ │ │ │ - rsbseq lr, r8, r0, ror r4 │ │ │ │ - rsbseq fp, r8, r4, ror #19 │ │ │ │ - rsbseq lr, r8, r2, asr r4 │ │ │ │ - rsbseq fp, r8, sl, asr #19 │ │ │ │ - rsbseq lr, r8, r8, lsr r4 │ │ │ │ + rsbseq fp, r8, lr, lsr sl │ │ │ │ + rsbseq lr, r8, lr, lsr #9 │ │ │ │ + rsbseq fp, r8, r2, lsr #20 │ │ │ │ + @ instruction: 0x0078e492 │ │ │ │ + rsbseq fp, r8, sl, lsl #20 │ │ │ │ + rsbseq lr, r8, r8, ror r4 │ │ │ │ + rsbseq fp, r8, ip, ror #19 │ │ │ │ + rsbseq lr, r8, sl, asr r4 │ │ │ │ + ldrsbteq fp, [r8], #-146 @ 0xffffff6e │ │ │ │ + rsbseq lr, r8, r0, asr #8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 11b394 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stmdbmi r2!, {r0, r3, r7, r9, sl, lr}^ │ │ │ │ addslt r4, r1, r2, ror #22 │ │ │ │ @@ -79220,28 +79220,28 @@ │ │ │ │ @ instruction: 0xf04f4813 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff88f7b7 │ │ │ │ @ instruction: 0xf7b1e7ad │ │ │ │ svclt 0x0000ec14 │ │ │ │ addeq lr, r3, ip, lsl #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq fp, r8, r8, asr fp │ │ │ │ - rsbseq fp, r8, lr, ror #17 │ │ │ │ - rsbseq lr, r8, lr, asr r3 │ │ │ │ - rsbseq fp, r8, r8, ror #21 │ │ │ │ - rsbseq fp, r8, r4, lsr #17 │ │ │ │ - rsbseq lr, r8, r4, lsl r3 │ │ │ │ + rsbseq fp, r8, r0, ror #22 │ │ │ │ + ldrshteq fp, [r8], #-134 @ 0xffffff7a │ │ │ │ + rsbseq lr, r8, r6, ror #6 │ │ │ │ + ldrshteq fp, [r8], #-160 @ 0xffffff60 │ │ │ │ + rsbseq fp, r8, ip, lsr #17 │ │ │ │ + rsbseq lr, r8, ip, lsl r3 │ │ │ │ addeq lr, r3, lr, lsr #20 │ │ │ │ - rsbseq fp, r8, r0, asr r8 │ │ │ │ - rsbseq lr, r8, r0, asr #5 │ │ │ │ - rsbseq fp, r8, r6, lsr r8 │ │ │ │ - rsbseq lr, r8, r6, lsr #5 │ │ │ │ - rsbseq fp, r8, r4, lsr #20 │ │ │ │ - rsbseq fp, r8, r4, lsl #16 │ │ │ │ - rsbseq lr, r8, r2, ror r2 │ │ │ │ + rsbseq fp, r8, r8, asr r8 │ │ │ │ + rsbseq lr, r8, r8, asr #5 │ │ │ │ + rsbseq fp, r8, lr, lsr r8 │ │ │ │ + rsbseq lr, r8, lr, lsr #5 │ │ │ │ + rsbseq fp, r8, ip, lsr #20 │ │ │ │ + rsbseq fp, r8, ip, lsl #16 │ │ │ │ + rsbseq lr, r8, sl, ror r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ blx 1a9cf40 │ │ │ │ @@ -79331,24 +79331,24 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 60220 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [sl, #732]! @ 0x2dc │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mcr2 7, 5, pc, cr4, cr7, {5} @ │ │ │ │ svclt 0x0000e75a │ │ │ │ - rsbseq fp, r8, sl, asr #18 │ │ │ │ - @ instruction: 0x0078b992 │ │ │ │ - @ instruction: 0x0078b69e │ │ │ │ - rsbseq lr, r8, lr, lsl #2 │ │ │ │ - rsbseq fp, r8, r2, ror r6 │ │ │ │ - rsbseq lr, r8, r2, ror #1 │ │ │ │ - rsbseq fp, r8, r8, asr r6 │ │ │ │ - rsbseq lr, r8, r8, asr #1 │ │ │ │ - rsbseq fp, r8, ip, lsr r6 │ │ │ │ - rsbseq lr, r8, sl, lsr #1 │ │ │ │ + rsbseq fp, r8, r2, asr r9 │ │ │ │ + @ instruction: 0x0078b99a │ │ │ │ + rsbseq fp, r8, r6, lsr #13 │ │ │ │ + rsbseq lr, r8, r6, lsl r1 │ │ │ │ + rsbseq fp, r8, sl, ror r6 │ │ │ │ + rsbseq lr, r8, sl, ror #1 │ │ │ │ + rsbseq fp, r8, r0, ror #12 │ │ │ │ + ldrsbteq lr, [r8], #-0 │ │ │ │ + rsbseq fp, r8, r4, asr #12 │ │ │ │ + ldrhteq lr, [r8], #-2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb7468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 6a41f0 │ │ │ │ blmi 6cc488 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -79372,15 +79372,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7b1bd30 │ │ │ │ svclt 0x0000eae4 │ │ │ │ addeq lr, r3, r6, lsl #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq fp, r8, sl, asr #15 │ │ │ │ + ldrsbteq fp, [r8], #-114 @ 0xffffff8e │ │ │ │ addeq lr, r3, r4, asr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ vrsubhn.i32 d4, q6, q4 │ │ │ │ @@ -79445,15 +79445,15 @@ │ │ │ │ stc2 7, cr15, [sl, #-732] @ 0xfffffd24 │ │ │ │ strtmi r4, [r1], -r5, lsr #16 │ │ │ │ @ instruction: 0xf7b74478 │ │ │ │ strtmi pc, [r0], -r5, asr #27 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ shsub8mi r8, r8, r0 │ │ │ │ @ instruction: 0xf760f0cc │ │ │ │ - blmi 87b8cc │ │ │ │ + blmi 87b8cc │ │ │ │ tstpvs sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1069100 │ │ │ │ ldrbtmi r0, [fp], #-328 @ 0xfffffeb8 │ │ │ │ @ instruction: 0xf7b40092 │ │ │ │ movwcs pc, #3907 @ 0xf43 @ │ │ │ │ ldmdavs r4!, {r0, r1, r4, r5, r8, sl, sp, lr}^ │ │ │ │ ldcle 12, cr2, [r1, #-0] │ │ │ │ @@ -79472,24 +79472,24 @@ │ │ │ │ stmdami lr, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ tstpvs r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [lr], {183} @ 0xb7 │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7b74478 │ │ │ │ strb pc, [r5, -r9, lsl #27]! @ │ │ │ │ - rsbseq fp, r8, r6, lsr r5 │ │ │ │ - rsbseq sp, r8, r6, lsr #31 │ │ │ │ - rsbseq fp, r8, r8, lsl #14 │ │ │ │ - rsbseq fp, r8, r4, asr r7 │ │ │ │ - rsbseq fp, r8, ip, ror r4 │ │ │ │ - rsbseq sp, r8, ip, ror #29 │ │ │ │ - rsbseq fp, r8, lr, asr r6 │ │ │ │ - rsbseq fp, r8, r4, lsr r6 │ │ │ │ - rsbseq fp, r8, r4, lsl #8 │ │ │ │ - rsbseq sp, r8, r4, ror lr │ │ │ │ + rsbseq fp, r8, lr, lsr r5 │ │ │ │ + rsbseq sp, r8, lr, lsr #31 │ │ │ │ + rsbseq fp, r8, r0, lsl r7 │ │ │ │ + rsbseq fp, r8, ip, asr r7 │ │ │ │ + rsbseq fp, r8, r4, lsl #9 │ │ │ │ + ldrshteq sp, [r8], #-228 @ 0xffffff1c │ │ │ │ + rsbseq fp, r8, r6, ror #12 │ │ │ │ + rsbseq fp, r8, ip, lsr r6 │ │ │ │ + rsbseq fp, r8, ip, lsl #8 │ │ │ │ + rsbseq sp, r8, ip, ror lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ addslt r4, r9, pc, asr #23 │ │ │ │ strmi r4, [fp], pc, asr #21 │ │ │ │ sxtab16mi r4, r0, fp, ror #8 │ │ │ │ @@ -79696,63 +79696,63 @@ │ │ │ │ @ instruction: 0xf7b74478 │ │ │ │ @ instruction: 0xe6ccfbd3 │ │ │ │ ldmda lr, {r0, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ... │ │ │ │ addeq lr, r3, r0, asr r5 │ │ │ │ addeq lr, r3, r8, asr #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq fp, r8, r0, lsr #11 │ │ │ │ + rsbseq fp, r8, r8, lsr #11 │ │ │ │ andeq r1, r0, r7, asr #8 │ │ │ │ @ instruction: 0xffffecc7 │ │ │ │ muleq r0, r5, r3 │ │ │ │ - rsbseq fp, r8, r0, asr #11 │ │ │ │ - rsbseq fp, r8, r2, lsr #11 │ │ │ │ + rsbseq fp, r8, r8, asr #11 │ │ │ │ + rsbseq fp, r8, sl, lsr #11 │ │ │ │ andeq r1, r0, r1, lsr #10 │ │ │ │ @ instruction: 0x000007bb │ │ │ │ - ldrshteq fp, [r8], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq sp, r8, ip, ror #26 │ │ │ │ + rsbseq fp, r8, r4, lsl #6 │ │ │ │ + rsbseq sp, r8, r4, ror sp │ │ │ │ addeq lr, r3, r6, lsl #9 │ │ │ │ - rsbseq fp, r8, r6, asr #5 │ │ │ │ - rsbseq sp, r8, r6, lsr sp │ │ │ │ + rsbseq fp, r8, lr, asr #5 │ │ │ │ + rsbseq sp, r8, lr, lsr sp │ │ │ │ @ instruction: 0xfffffd31 │ │ │ │ andeq r0, r0, fp, lsr #15 │ │ │ │ - rsbseq fp, r8, r8, lsl #5 │ │ │ │ - ldrshteq sp, [r8], #-200 @ 0xffffff38 │ │ │ │ - rsbseq fp, r8, lr, ror #4 │ │ │ │ - ldrsbteq sp, [r8], #-206 @ 0xffffff32 │ │ │ │ - rsbseq fp, r8, lr, asr #4 │ │ │ │ - rsbseq sp, r8, r4, asr #25 │ │ │ │ + @ instruction: 0x0078b290 │ │ │ │ + rsbseq sp, r8, r0, lsl #26 │ │ │ │ + rsbseq fp, r8, r6, ror r2 │ │ │ │ + rsbseq sp, r8, r6, ror #25 │ │ │ │ + rsbseq fp, r8, r6, asr r2 │ │ │ │ + rsbseq sp, r8, ip, asr #25 │ │ │ │ @ instruction: 0xfffffc1b │ │ │ │ @ instruction: 0xfffffa5d │ │ │ │ - ldrshteq fp, [r8], #-22 @ 0xffffffea │ │ │ │ - rsbseq sp, r8, r6, ror #24 │ │ │ │ - ldrsbteq fp, [r8], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq sp, r8, ip, asr #24 │ │ │ │ + ldrshteq fp, [r8], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq sp, r8, lr, ror #24 │ │ │ │ + rsbseq fp, r8, r4, ror #3 │ │ │ │ + rsbseq sp, r8, r4, asr ip │ │ │ │ @ instruction: 0xfffff11b │ │ │ │ - ldrhteq fp, [r8], #-16 │ │ │ │ - rsbseq sp, r8, r0, lsr #24 │ │ │ │ + ldrhteq fp, [r8], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq sp, r8, r8, lsr #24 │ │ │ │ andeq r1, r0, pc, ror r1 │ │ │ │ - rsbseq fp, r8, r4, lsl #3 │ │ │ │ - ldrshteq sp, [r8], #-180 @ 0xffffff4c │ │ │ │ - rsbseq fp, r8, r6, lsl r4 │ │ │ │ - rsbseq fp, r8, r8, ror #5 │ │ │ │ - rsbseq fp, r8, sl, asr #2 │ │ │ │ - ldrhteq sp, [r8], #-186 @ 0xffffff46 │ │ │ │ - rsbseq fp, r8, r2, lsl #8 │ │ │ │ - rsbseq fp, r8, lr, lsr #8 │ │ │ │ - rsbseq fp, r8, ip, lsl #2 │ │ │ │ - rsbseq sp, r8, ip, ror fp │ │ │ │ - rsbseq fp, r8, r6, lsl r4 │ │ │ │ - rsbseq fp, r8, r8, lsr r4 │ │ │ │ - ldrsbteq fp, [r8], #-2 │ │ │ │ - rsbseq sp, r8, r2, asr #22 │ │ │ │ - rsbseq fp, r8, r4, lsr #8 │ │ │ │ - rsbseq fp, r8, r2, asr #8 │ │ │ │ - @ instruction: 0x0078b098 │ │ │ │ - rsbseq sp, r8, r8, lsl #22 │ │ │ │ + rsbseq fp, r8, ip, lsl #3 │ │ │ │ + ldrshteq sp, [r8], #-188 @ 0xffffff44 │ │ │ │ + rsbseq fp, r8, lr, lsl r4 │ │ │ │ + ldrshteq fp, [r8], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq fp, r8, r2, asr r1 │ │ │ │ + rsbseq sp, r8, r2, asr #23 │ │ │ │ + rsbseq fp, r8, sl, lsl #8 │ │ │ │ + rsbseq fp, r8, r6, lsr r4 │ │ │ │ + rsbseq fp, r8, r4, lsl r1 │ │ │ │ + rsbseq sp, r8, r4, lsl #23 │ │ │ │ + rsbseq fp, r8, lr, lsl r4 │ │ │ │ + rsbseq fp, r8, r0, asr #8 │ │ │ │ + ldrsbteq fp, [r8], #-10 │ │ │ │ + rsbseq sp, r8, sl, asr #22 │ │ │ │ + rsbseq fp, r8, ip, lsr #8 │ │ │ │ + rsbseq fp, r8, sl, asr #8 │ │ │ │ + rsbseq fp, r8, r0, lsr #1 │ │ │ │ + rsbseq sp, r8, r0, lsl fp │ │ │ │ @ instruction: 0xf1044ae1 │ │ │ │ stmibmi r1!, {r3, r5, r8, r9}^ │ │ │ │ ldrbtcc pc, [pc], #79 @ 608c0 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strls r4, [r0, #-1146] @ 0xfffffb86 │ │ │ │ @ instruction: 0xf04f4479 │ │ │ │ @ instruction: 0x464035ff │ │ │ │ @@ -79971,66 +79971,66 @@ │ │ │ │ ldmdami r8!, {r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ mvnne pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8e6f7b7 │ │ │ │ @ instruction: 0x46314835 │ │ │ │ @ instruction: 0xf7b74478 │ │ │ │ str pc, [r8], r1, lsr #19 │ │ │ │ - rsbseq fp, r8, ip, asr #6 │ │ │ │ - @ instruction: 0x0078b394 │ │ │ │ - rsbseq fp, r8, sl, ror r3 │ │ │ │ + rsbseq fp, r8, r4, asr r3 │ │ │ │ + @ instruction: 0x0078b39c │ │ │ │ + rsbseq fp, r8, r2, lsl #7 │ │ │ │ andeq r1, r0, fp, lsr #29 │ │ │ │ - rsbseq fp, r8, r8, ror #6 │ │ │ │ - rsbseq sl, r8, r0, lsr #30 │ │ │ │ - @ instruction: 0x0078d990 │ │ │ │ - rsbseq sl, r8, r8, lsl #30 │ │ │ │ - rsbseq sp, r8, r8, ror r9 │ │ │ │ - rsbseq sl, r8, lr, ror #29 │ │ │ │ - rsbseq sp, r8, lr, asr r9 │ │ │ │ + rsbseq fp, r8, r0, ror r3 │ │ │ │ + rsbseq sl, r8, r8, lsr #30 │ │ │ │ + @ instruction: 0x0078d998 │ │ │ │ + rsbseq sl, r8, r0, lsl pc │ │ │ │ + rsbseq sp, r8, r0, lsl #19 │ │ │ │ + ldrshteq sl, [r8], #-230 @ 0xffffff1a │ │ │ │ + rsbseq sp, r8, r6, ror #18 │ │ │ │ andeq r1, r0, fp, asr #3 │ │ │ │ - rsbseq r4, sl, ip, ror #23 │ │ │ │ - ldrhteq fp, [r8], #-56 @ 0xffffffc8 │ │ │ │ - ldrhteq fp, [r8], #-54 @ 0xffffffca │ │ │ │ - rsbseq sl, r8, r8, lsl #29 │ │ │ │ - ldrshteq sp, [r8], #-136 @ 0xffffff78 │ │ │ │ + ldrshteq r4, [sl], #-180 @ 0xffffff4c │ │ │ │ + rsbseq fp, r8, r0, asr #7 │ │ │ │ + ldrhteq fp, [r8], #-62 @ 0xffffffc2 │ │ │ │ + @ instruction: 0x0078ae90 │ │ │ │ + rsbseq sp, r8, r0, lsl #18 │ │ │ │ @ instruction: 0xffffeb61 │ │ │ │ - @ instruction: 0x0078b398 │ │ │ │ - rsbseq fp, r8, sl, lsl #7 │ │ │ │ - rsbseq sl, r8, r8, lsr lr │ │ │ │ - rsbseq sp, r8, r8, lsr #17 │ │ │ │ - rsbseq sl, r8, lr, lsl #28 │ │ │ │ - rsbseq sp, r8, lr, ror r8 │ │ │ │ - rsbseq fp, r8, r2, asr #4 │ │ │ │ + rsbseq fp, r8, r0, lsr #7 │ │ │ │ + @ instruction: 0x0078b392 │ │ │ │ + rsbseq sl, r8, r0, asr #28 │ │ │ │ + ldrhteq sp, [r8], #-128 @ 0xffffff80 │ │ │ │ + rsbseq sl, r8, r6, lsl lr │ │ │ │ + rsbseq sp, r8, r6, lsl #17 │ │ │ │ + rsbseq fp, r8, sl, asr #4 │ │ │ │ @ instruction: 0xffffe785 │ │ │ │ - rsbseq fp, r8, sl, lsr r2 │ │ │ │ - rsbseq sl, r8, r0, asr #27 │ │ │ │ - rsbseq sp, r8, r0, lsr r8 │ │ │ │ + rsbseq fp, r8, r2, asr #4 │ │ │ │ + rsbseq sl, r8, r8, asr #27 │ │ │ │ + rsbseq sp, r8, r8, lsr r8 │ │ │ │ muleq r0, r0, pc @ │ │ │ │ - rsbseq fp, r8, ip, lsl #6 │ │ │ │ - rsbseq fp, r8, r2, lsl #6 │ │ │ │ - rsbseq sl, r8, lr, ror sp │ │ │ │ - rsbseq sp, r8, lr, ror #15 │ │ │ │ - rsbseq sl, r8, r6, asr sp │ │ │ │ - rsbseq sp, r8, r6, asr #15 │ │ │ │ - rsbseq sl, r8, ip, lsr #26 │ │ │ │ - @ instruction: 0x0078d79c │ │ │ │ - rsbseq fp, r8, lr, lsr #3 │ │ │ │ + rsbseq fp, r8, r4, lsl r3 │ │ │ │ + rsbseq fp, r8, sl, lsl #6 │ │ │ │ + rsbseq sl, r8, r6, lsl #27 │ │ │ │ + ldrshteq sp, [r8], #-118 @ 0xffffff8a │ │ │ │ + rsbseq sl, r8, lr, asr sp │ │ │ │ + rsbseq sp, r8, lr, asr #15 │ │ │ │ + rsbseq sl, r8, r4, lsr sp │ │ │ │ + rsbseq sp, r8, r4, lsr #15 │ │ │ │ + ldrhteq fp, [r8], #-22 @ 0xffffffea │ │ │ │ + rsbseq fp, r8, ip, asr #3 │ │ │ │ rsbseq fp, r8, r4, asr #3 │ │ │ │ - ldrhteq fp, [r8], #-28 @ 0xffffffe4 │ │ │ │ andeq r1, r0, r1, asr #32 │ │ │ │ - rsbseq sl, r8, ip, asr #25 │ │ │ │ - rsbseq sp, r8, ip, lsr r7 │ │ │ │ - rsbseq sl, r8, r4, lsr #25 │ │ │ │ - rsbseq sp, r8, r4, lsl r7 │ │ │ │ - rsbseq sl, r8, sl, ror ip │ │ │ │ - rsbseq sp, r8, sl, ror #13 │ │ │ │ - rsbseq sl, r8, ip, asr ip │ │ │ │ - ldrshteq fp, [r8], #-6 │ │ │ │ - rsbseq sl, r8, r4, lsr ip │ │ │ │ - rsbseq sp, r8, r4, lsr #13 │ │ │ │ + ldrsbteq sl, [r8], #-196 @ 0xffffff3c │ │ │ │ + rsbseq sp, r8, r4, asr #14 │ │ │ │ + rsbseq sl, r8, ip, lsr #25 │ │ │ │ + rsbseq sp, r8, ip, lsl r7 │ │ │ │ + rsbseq sl, r8, r2, lsl #25 │ │ │ │ + ldrshteq sp, [r8], #-98 @ 0xffffff9e │ │ │ │ + rsbseq sl, r8, r4, ror #24 │ │ │ │ + ldrshteq fp, [r8], #-14 │ │ │ │ + rsbseq sl, r8, ip, lsr ip │ │ │ │ + rsbseq sp, r8, ip, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb7f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vqshlu.s16 d4, d4, #11 │ │ │ │ blvs dfe1c │ │ │ │ @@ -80046,16 +80046,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf854f7b7 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7b74478 │ │ │ │ blls df19c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq sl, r8, r0, lsl fp │ │ │ │ - rsbseq sp, r8, r0, lsl #11 │ │ │ │ + rsbseq sl, r8, r8, lsl fp │ │ │ │ + rsbseq sp, r8, r8, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl febb7f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ stc2 3, cr15, [lr], {155} @ 0x9b │ │ │ │ blvs 147590 │ │ │ │ svclt 0x00182b00 │ │ │ │ @@ -80065,16 +80065,16 @@ │ │ │ │ orrsvs pc, r1, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf82cf7b7 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf8e8f7b7 │ │ │ │ andeq pc, r7, pc, rrx │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbseq sl, r8, r0, asr #21 │ │ │ │ - rsbseq fp, r8, r6, ror r0 │ │ │ │ + rsbseq sl, r8, r8, asr #21 │ │ │ │ + rsbseq fp, r8, lr, ror r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31c27c >::_M_default_append(unsigned int)@@Base+0x96978> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ ldrmi r4, [fp], lr, ror #25 │ │ │ │ addslt r4, r5, lr, ror #23 │ │ │ │ @@ -80314,21 +80314,21 @@ │ │ │ │ bls a0d7c │ │ │ │ svclt 0x0000e29f │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ addeq sp, r3, r4, lsr #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq sp, [r3], r8 │ │ │ │ - rsbseq sl, r8, lr, lsr ip │ │ │ │ - rsbseq sl, r8, sl, ror #31 │ │ │ │ - rsbseq sl, r8, sl, ror r8 │ │ │ │ - rsbseq sp, r8, sl, ror #5 │ │ │ │ - rsbseq sl, r8, r6, asr lr │ │ │ │ - ldrshteq sl, [r8], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq sp, r8, r0, ror #2 │ │ │ │ + rsbseq sl, r8, r6, asr #24 │ │ │ │ + ldrshteq sl, [r8], #-242 @ 0xffffff0e │ │ │ │ + rsbseq sl, r8, r2, lsl #17 │ │ │ │ + ldrshteq sp, [r8], #-34 @ 0xffffffde │ │ │ │ + rsbseq sl, r8, lr, asr lr │ │ │ │ + ldrshteq sl, [r8], #-104 @ 0xffffff98 │ │ │ │ + rsbseq sp, r8, r8, ror #2 │ │ │ │ @ instruction: 0xf0524630 │ │ │ │ @ instruction: 0xf8dafeb5 │ │ │ │ strmi r1, [r3], r0 │ │ │ │ @ instruction: 0xf0524630 │ │ │ │ @ instruction: 0xf8dafed7 │ │ │ │ strmi r1, [r5], -r0 │ │ │ │ @ instruction: 0xf0524630 │ │ │ │ @@ -80572,16 +80572,16 @@ │ │ │ │ stmdacs r1, {r0, r1, r2, r5, r8, ip, sp, lr, pc} │ │ │ │ rscshi pc, r9, r0, asr #32 │ │ │ │ beq ddc78 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ ldrb r2, [r7], r0, lsl #6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r9, r8, r8, lsl #13 │ │ │ │ - rsbseq lr, ip, sl, asr #11 │ │ │ │ + @ instruction: 0x00789690 │ │ │ │ + ldrsbteq lr, [ip], #-82 @ 0xffffffae │ │ │ │ blls ff25d080 │ │ │ │ blx 49d178 │ │ │ │ mrc 15, 5, fp, cr0, cr4, {5} │ │ │ │ vmov.f64 d5, d7 │ │ │ │ strb r5, [r3, -r9, asr #22]! │ │ │ │ blls ff25d094 │ │ │ │ blx 49d18c │ │ │ │ @@ -80717,38 +80717,38 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 59f6ae │ │ │ │ stmdbls r0, {r0, r1, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf7b64478 │ │ │ │ bls a071c │ │ │ │ @ instruction: 0xf7b0e76f │ │ │ │ svclt 0x0000e85a │ │ │ │ - rsbseq sl, r8, r4, asr r2 │ │ │ │ - rsbseq ip, r8, r4, asr #25 │ │ │ │ - rsbseq sl, r8, r6, lsr r2 │ │ │ │ - rsbseq ip, r8, r6, lsr #25 │ │ │ │ - rsbseq sl, r8, r6, lsl r2 │ │ │ │ - rsbseq ip, r8, r6, lsl #25 │ │ │ │ - rsbseq sl, r8, lr, lsr #3 │ │ │ │ - rsbseq ip, r8, lr, lsl ip │ │ │ │ - @ instruction: 0x0078a192 │ │ │ │ - rsbseq ip, r8, r2, lsl #24 │ │ │ │ - rsbseq sl, r8, r2, ror r1 │ │ │ │ - rsbseq ip, r8, sl, ror #23 │ │ │ │ - rsbseq sl, r8, r0, asr #2 │ │ │ │ - rsbseq ip, r8, lr, lsr #23 │ │ │ │ - rsbseq sl, r8, lr, lsl r1 │ │ │ │ - @ instruction: 0x0078cb96 │ │ │ │ - ldrshteq sl, [r8], #-10 │ │ │ │ - rsbseq ip, r8, r2, ror fp │ │ │ │ - ldrsbteq sl, [r8], #-6 │ │ │ │ - rsbseq ip, r8, lr, asr #22 │ │ │ │ - rsbseq sl, r8, lr, lsr #1 │ │ │ │ - rsbseq ip, r8, lr, lsl fp │ │ │ │ - @ instruction: 0x0078a090 │ │ │ │ - rsbseq ip, r8, r0, lsl #22 │ │ │ │ + rsbseq sl, r8, ip, asr r2 │ │ │ │ + rsbseq ip, r8, ip, asr #25 │ │ │ │ + rsbseq sl, r8, lr, lsr r2 │ │ │ │ + rsbseq ip, r8, lr, lsr #25 │ │ │ │ + rsbseq sl, r8, lr, lsl r2 │ │ │ │ + rsbseq ip, r8, lr, lsl #25 │ │ │ │ + ldrhteq sl, [r8], #-22 @ 0xffffffea │ │ │ │ + rsbseq ip, r8, r6, lsr #24 │ │ │ │ + @ instruction: 0x0078a19a │ │ │ │ + rsbseq ip, r8, sl, lsl #24 │ │ │ │ + rsbseq sl, r8, sl, ror r1 │ │ │ │ + ldrshteq ip, [r8], #-178 @ 0xffffff4e │ │ │ │ + rsbseq sl, r8, r8, asr #2 │ │ │ │ + ldrhteq ip, [r8], #-182 @ 0xffffff4a │ │ │ │ + rsbseq sl, r8, r6, lsr #2 │ │ │ │ + @ instruction: 0x0078cb9e │ │ │ │ + rsbseq sl, r8, r2, lsl #2 │ │ │ │ + rsbseq ip, r8, sl, ror fp │ │ │ │ + ldrsbteq sl, [r8], #-14 │ │ │ │ + rsbseq ip, r8, r6, asr fp │ │ │ │ + ldrhteq sl, [r8], #-6 │ │ │ │ + rsbseq ip, r8, r6, lsr #22 │ │ │ │ + @ instruction: 0x0078a098 │ │ │ │ + rsbseq ip, r8, r8, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb8a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r4, lsl #12 │ │ │ │ vrsubhn.i32 d4, q5, │ │ │ │ blvs 1612e0 │ │ │ │ @@ -80767,16 +80767,16 @@ │ │ │ │ bicsvs pc, r1, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf7b6300c │ │ │ │ stmdami r4, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 1a9f786 │ │ │ │ strb r9, [r4, r1, lsl #22]! │ │ │ │ - rsbseq r9, r8, r2, asr #31 │ │ │ │ - rsbseq ip, r8, r2, lsr sl │ │ │ │ + rsbseq r9, r8, sl, asr #31 │ │ │ │ + rsbseq ip, r8, sl, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febb8ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ mcr2 3, 3, pc, cr8, cr10, {4} @ │ │ │ │ ldmdblt r3!, {r0, r1, r8, r9, fp, sp, lr} │ │ │ │ @@ -80802,17 +80802,17 @@ │ │ │ │ stmdami r7, {r0, r2, r4, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1a9f804 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7b64478 │ │ │ │ blls e05c4 │ │ │ │ svclt 0x0000e7d0 │ │ │ │ - @ instruction: 0x0078a594 │ │ │ │ - rsbseq r9, r8, r8, lsr pc │ │ │ │ - rsbseq ip, r8, r8, lsr #19 │ │ │ │ + @ instruction: 0x0078a59c │ │ │ │ + rsbseq r9, r8, r0, asr #30 │ │ │ │ + ldrhteq ip, [r8], #-144 @ 0xffffff70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb8b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi da58b8 │ │ │ │ blmi dcdb70 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ stcls 6, cr4, [sp, #-32] @ 0xffffffe0 │ │ │ │ @@ -80865,20 +80865,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx feb9f8fc │ │ │ │ str r9, [lr, r1, lsl #22]! │ │ │ │ svc 0x0036f7af │ │ │ │ umulleq sp, r3, lr, r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq sp, r3, r2, ror r0 │ │ │ │ - rsbseq r9, r8, r2, lsr #29 │ │ │ │ - rsbseq ip, r8, r2, lsl r9 │ │ │ │ - rsbseq r9, r8, r8, ror #28 │ │ │ │ - ldrsbteq ip, [r8], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r9, r8, sl, asr #28 │ │ │ │ - ldrhteq ip, [r8], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r9, r8, sl, lsr #29 │ │ │ │ + rsbseq ip, r8, sl, lsl r9 │ │ │ │ + rsbseq r9, r8, r0, ror lr │ │ │ │ + rsbseq ip, r8, r0, ror #17 │ │ │ │ + rsbseq r9, r8, r2, asr lr │ │ │ │ + rsbseq ip, r8, r2, asr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb8c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi da59c0 │ │ │ │ blmi dcdc78 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ stcls 6, cr4, [ip, #-32] @ 0xffffffe0 │ │ │ │ @@ -80931,20 +80931,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx a9fa04 │ │ │ │ str r9, [lr, r1, lsl #22]! │ │ │ │ cdp 7, 11, cr15, cr2, cr15, {5} │ │ │ │ umulleq ip, r3, r6, pc @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq ip, r3, sl, ror #30 │ │ │ │ - @ instruction: 0x00789d9a │ │ │ │ - rsbseq ip, r8, sl, lsl #16 │ │ │ │ - rsbseq r9, r8, r0, ror #26 │ │ │ │ - ldrsbteq ip, [r8], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r9, r8, r2, asr #26 │ │ │ │ - ldrhteq ip, [r8], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r9, r8, r2, lsr #27 │ │ │ │ + rsbseq ip, r8, r2, lsl r8 │ │ │ │ + rsbseq r9, r8, r8, ror #26 │ │ │ │ + ldrsbteq ip, [r8], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r9, r8, sl, asr #26 │ │ │ │ + ldrhteq ip, [r8], #-122 @ 0xffffff86 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb8d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r5], -r4, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-1542 @ 0xfffff9fa │ │ │ │ pld [lr, -r7 @ ] │ │ │ │ @@ -80961,16 +80961,16 @@ │ │ │ │ strdls lr, [r3], -r2 │ │ │ │ @ instruction: 0xf0cb4630 │ │ │ │ bls 15ed44 │ │ │ │ strls r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vqshl.u64 , , #59 @ 0x3b │ │ │ │ andcs pc, r1, r1, lsl #31 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ - rsbseq r9, r8, sl, asr pc │ │ │ │ - rsbseq sl, r8, r2, lsl #7 │ │ │ │ + rsbseq r9, r8, r2, ror #30 │ │ │ │ + rsbseq sl, r8, sl, lsl #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 11d080 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ @ instruction: 0xf8df4614 │ │ │ │ @ instruction: 0x469a27b4 │ │ │ │ @@ -81096,15 +81096,15 @@ │ │ │ │ @ instruction: 0xf100fbf3 │ │ │ │ @ instruction: 0x46100218 │ │ │ │ andls r2, r4, #-2147483646 @ 0x80000002 │ │ │ │ cdp 7, 2, cr15, cr6, cr15, {5} │ │ │ │ bls 16ddd4 │ │ │ │ ble 7327ec │ │ │ │ ldrbcs pc, [r4, #2271]! @ 0x8df @ │ │ │ │ - blls 86a1d8 │ │ │ │ + blls 86a1d8 │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ pldw [r0], #-203 @ 0xffffff35 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ @ instruction: 0xf8dff271 │ │ │ │ stmdbge r0!, {r2, r5, r6, r7, r8, sl, sp} │ │ │ │ msrne CPSR_fsx, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7b5447a │ │ │ │ @@ -81280,15 +81280,15 @@ │ │ │ │ @ instruction: 0xf0cb9a12 │ │ │ │ ldc 2, cr15, [pc, #908] @ 6242c │ │ │ │ @ instruction: 0xf1b97bb9 │ │ │ │ cdp 15, 11, cr0, cr0, cr0, {0} │ │ │ │ fstmdbxle r2!, {d24-d58} @ Deprecated │ │ │ │ @ instruction: 0xf04f9b10 │ │ │ │ @ instruction: 0xf1a30b00 │ │ │ │ - blge 8640c8 │ │ │ │ + blge 8640c8 │ │ │ │ blge 846ce4 │ │ │ │ blge 806ce4 │ │ │ │ ldmib sp, {r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x4640121b │ │ │ │ blvc 9dba8 │ │ │ │ @ instruction: 0xf8502501 │ │ │ │ andvs r3, fp, r4, lsl #30 │ │ │ │ @@ -81463,68 +81463,68 @@ │ │ │ │ @ instruction: 0xf04f483c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [lr, #724]! @ 0x2d4 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ ... │ │ │ │ addeq ip, r3, ip, lsl lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrshteq sl, [r8], #-32 @ 0xffffffe0 │ │ │ │ + ldrshteq sl, [r8], #-40 @ 0xffffffd8 │ │ │ │ addeq ip, r3, r0, asr #27 │ │ │ │ - ldrshteq r9, [r8], #-186 @ 0xffffff46 │ │ │ │ - rsbseq ip, r8, r8, ror #12 │ │ │ │ - rsbseq r9, r8, sl, asr #28 │ │ │ │ - rsbseq sl, r8, r6, lsr r3 │ │ │ │ - rsbseq r9, r8, ip, ror #22 │ │ │ │ - ldrsbteq ip, [r8], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq sl, r8, lr, lsl r2 │ │ │ │ - rsbseq r9, r8, ip, lsr fp │ │ │ │ - rsbseq sl, r8, r8, lsl #7 │ │ │ │ - rsbseq sl, r8, r6, ror r2 │ │ │ │ - rsbseq r9, r8, r8, lsl sp │ │ │ │ - rsbseq sl, r8, lr, ror r1 │ │ │ │ - rsbseq r9, r8, ip, ror ip │ │ │ │ - @ instruction: 0x0078a190 │ │ │ │ - rsbseq r9, r8, r4, asr #24 │ │ │ │ - rsbseq r3, lr, sl, ror #5 │ │ │ │ - rsbseq r9, r8, r6, asr r9 │ │ │ │ - rsbseq ip, r8, r4, asr #7 │ │ │ │ - rsbseq r9, r8, r2, lsr fp │ │ │ │ + rsbseq r9, r8, r2, lsl #24 │ │ │ │ + rsbseq ip, r8, r0, ror r6 │ │ │ │ + rsbseq r9, r8, r2, asr lr │ │ │ │ + rsbseq sl, r8, lr, lsr r3 │ │ │ │ + rsbseq r9, r8, r4, ror fp │ │ │ │ + rsbseq ip, r8, r2, ror #11 │ │ │ │ + rsbseq sl, r8, r6, lsr #4 │ │ │ │ + rsbseq r9, r8, r4, asr #22 │ │ │ │ + @ instruction: 0x0078a390 │ │ │ │ + rsbseq sl, r8, lr, ror r2 │ │ │ │ + rsbseq r9, r8, r0, lsr #26 │ │ │ │ + rsbseq sl, r8, r6, lsl #3 │ │ │ │ + rsbseq r9, r8, r4, lsl #25 │ │ │ │ + @ instruction: 0x0078a198 │ │ │ │ + rsbseq r9, r8, ip, asr #24 │ │ │ │ + ldrshteq r3, [lr], #-34 @ 0xffffffde │ │ │ │ + rsbseq r9, r8, lr, asr r9 │ │ │ │ + rsbseq ip, r8, ip, asr #7 │ │ │ │ + rsbseq r9, r8, sl, lsr fp │ │ │ │ @ instruction: 0xffffd28b │ │ │ │ - rsbseq sl, r8, r8, asr #1 │ │ │ │ - rsbseq sl, r8, r2, ror #1 │ │ │ │ - ldrsbteq sl, [r8], #-12 │ │ │ │ - rsbseq sl, r8, r6, lsr #1 │ │ │ │ - rsbseq r9, r8, sl, lsl #21 │ │ │ │ - rsbseq sl, r8, sl, asr r0 │ │ │ │ - rsbseq sl, r8, r4, lsr #32 │ │ │ │ - rsbseq sp, r8, r2, ror sl │ │ │ │ - ldrhteq r9, [r8], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r9, r8, r8, lsl #29 │ │ │ │ - rsbseq r9, r8, r0, asr #16 │ │ │ │ - rsbseq r9, r8, r0, lsr #12 │ │ │ │ - @ instruction: 0x0078c090 │ │ │ │ - ldrshteq r9, [r8], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq ip, r8, lr, rrx │ │ │ │ - ldrsbteq r9, [r8], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq ip, r8, r6, asr #32 │ │ │ │ - ldrhteq r9, [r8], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq ip, r8, r6, lsr #32 │ │ │ │ - @ instruction: 0x00789596 │ │ │ │ - rsbseq ip, r8, r4 │ │ │ │ - rsbseq r9, r8, sl, ror r5 │ │ │ │ - rsbseq fp, r8, r8, ror #31 │ │ │ │ - rsbseq r9, r8, lr, asr r5 │ │ │ │ - rsbseq fp, r8, ip, asr #31 │ │ │ │ - rsbseq r9, r8, r2, asr #10 │ │ │ │ - ldrhteq fp, [r8], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r9, r8, r0, ror #25 │ │ │ │ - rsbseq r9, r8, ip, lsl #10 │ │ │ │ - rsbseq fp, r8, sl, ror pc │ │ │ │ - ldrshteq r9, [r8], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq fp, r8, lr, asr pc │ │ │ │ + ldrsbteq sl, [r8], #-0 │ │ │ │ + rsbseq sl, r8, sl, ror #1 │ │ │ │ + rsbseq sl, r8, r4, ror #1 │ │ │ │ + rsbseq sl, r8, lr, lsr #1 │ │ │ │ + @ instruction: 0x00789a92 │ │ │ │ + rsbseq sl, r8, r2, rrx │ │ │ │ + rsbseq sl, r8, ip, lsr #32 │ │ │ │ + rsbseq sp, r8, sl, ror sl │ │ │ │ + ldrhteq r9, [r8], #-138 @ 0xffffff76 │ │ │ │ + @ instruction: 0x00789e90 │ │ │ │ + rsbseq r9, r8, r8, asr #16 │ │ │ │ + rsbseq r9, r8, r8, lsr #12 │ │ │ │ + @ instruction: 0x0078c098 │ │ │ │ + rsbseq r9, r8, r6, lsl #12 │ │ │ │ + rsbseq ip, r8, r6, ror r0 │ │ │ │ + rsbseq r9, r8, r0, ror #11 │ │ │ │ + rsbseq ip, r8, lr, asr #32 │ │ │ │ + rsbseq r9, r8, r0, asr #11 │ │ │ │ + rsbseq ip, r8, lr, lsr #32 │ │ │ │ + @ instruction: 0x0078959e │ │ │ │ + rsbseq ip, r8, ip │ │ │ │ + rsbseq r9, r8, r2, lsl #11 │ │ │ │ + ldrshteq fp, [r8], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r9, r8, r6, ror #10 │ │ │ │ + ldrsbteq fp, [r8], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r9, r8, sl, asr #10 │ │ │ │ + ldrhteq fp, [r8], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r9, r8, r8, ror #25 │ │ │ │ + rsbseq r9, r8, r4, lsl r5 │ │ │ │ + rsbseq fp, r8, r2, lsl #31 │ │ │ │ + ldrshteq r9, [r8], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq fp, r8, r6, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febb9674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r1, -r0] │ │ │ │ @ instruction: 0xf7feb083 │ │ │ │ strmi pc, [r3], -r9, lsl #16 │ │ │ │ tstle r2, r1, lsl #16 │ │ │ │ @@ -81534,16 +81534,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7b5300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 7, cr15, [sl, #-724]! @ 0xfffffd2c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbseq r9, r8, r6, asr #7 │ │ │ │ - rsbseq fp, r8, r6, lsr lr │ │ │ │ + rsbseq r9, r8, lr, asr #7 │ │ │ │ + rsbseq fp, r8, lr, lsr lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febb96c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmibmi lr, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ blmi fe80e6e0 │ │ │ │ ldrbtmi sl, [r9], #-2561 @ 0xfffff5ff │ │ │ │ @ instruction: 0x46074d9d │ │ │ │ @@ -81700,46 +81700,46 @@ │ │ │ │ blx 1a20606 │ │ │ │ strtmi r4, [r1], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7b54478 │ │ │ │ ldr pc, [r2, -r1, lsr #24]! │ │ │ │ stmia ip!, {r0, r1, r2, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq ip, r3, lr, lsr #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, r8, r0, lsl r5 │ │ │ │ - rsbseq r9, r8, r6, lsl #24 │ │ │ │ - rsbseq r9, r8, r8, lsl #24 │ │ │ │ - rsbseq r9, r8, sl, asr #23 │ │ │ │ - rsbseq r9, r8, ip, asr #5 │ │ │ │ - rsbseq fp, r8, ip, lsr sp │ │ │ │ - ldrhteq r9, [r8], #-36 @ 0xffffffdc │ │ │ │ - rsbseq fp, r8, r4, lsr #26 │ │ │ │ - rsbseq r9, r8, r6, lsl #5 │ │ │ │ - ldrshteq r9, [r8], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r9, r8, r0, ror #4 │ │ │ │ - ldrsbteq fp, [r8], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r9, r8, r6, asr #4 │ │ │ │ - ldrhteq fp, [r8], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r9, r8, r8, lsl r5 │ │ │ │ + rsbseq r9, r8, lr, lsl #24 │ │ │ │ + rsbseq r9, r8, r0, lsl ip │ │ │ │ + ldrsbteq r9, [r8], #-178 @ 0xffffff4e │ │ │ │ + ldrsbteq r9, [r8], #-36 @ 0xffffffdc │ │ │ │ + rsbseq fp, r8, r4, asr #26 │ │ │ │ + ldrhteq r9, [r8], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq fp, r8, ip, lsr #26 │ │ │ │ + rsbseq r9, r8, lr, lsl #5 │ │ │ │ + rsbseq r9, r8, r2, lsl #8 │ │ │ │ + rsbseq r9, r8, r8, ror #4 │ │ │ │ + ldrsbteq fp, [r8], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r9, r8, lr, asr #4 │ │ │ │ + ldrhteq fp, [r8], #-206 @ 0xffffff32 │ │ │ │ ldrdeq ip, [r3], r0 │ │ │ │ - @ instruction: 0x00789a94 │ │ │ │ - rsbseq r9, r8, r6, lsl #4 │ │ │ │ - rsbseq fp, r8, r6, ror ip │ │ │ │ - rsbseq r9, r8, ip, ror #3 │ │ │ │ - rsbseq fp, r8, ip, asr ip │ │ │ │ - ldrsbteq r9, [r8], #-18 @ 0xffffffee │ │ │ │ - rsbseq fp, r8, r2, asr #24 │ │ │ │ - ldrhteq r9, [r8], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq fp, r8, r8, lsr #24 │ │ │ │ - rsbseq r9, r8, r0, ror #21 │ │ │ │ - rsbseq r9, r8, ip, ror r1 │ │ │ │ - rsbseq fp, r8, ip, ror #23 │ │ │ │ - rsbseq r9, r8, lr, asr #2 │ │ │ │ - rsbseq r9, r8, lr, asr #2 │ │ │ │ - ldrhteq fp, [r8], #-190 @ 0xffffff42 │ │ │ │ - rsbseq r9, r8, r4, lsr r1 │ │ │ │ - rsbseq fp, r8, r4, lsr #23 │ │ │ │ + @ instruction: 0x00789a9c │ │ │ │ + rsbseq r9, r8, lr, lsl #4 │ │ │ │ + rsbseq fp, r8, lr, ror ip │ │ │ │ + ldrshteq r9, [r8], #-20 @ 0xffffffec │ │ │ │ + rsbseq fp, r8, r4, ror #24 │ │ │ │ + ldrsbteq r9, [r8], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq fp, r8, sl, asr #24 │ │ │ │ + rsbseq r9, r8, r0, asr #3 │ │ │ │ + rsbseq fp, r8, r0, lsr ip │ │ │ │ + rsbseq r9, r8, r8, ror #21 │ │ │ │ + rsbseq r9, r8, r4, lsl #3 │ │ │ │ + ldrshteq fp, [r8], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r9, r8, r6, asr r1 │ │ │ │ + rsbseq r9, r8, r6, asr r1 │ │ │ │ + rsbseq fp, r8, r6, asr #23 │ │ │ │ + rsbseq r9, r8, ip, lsr r1 │ │ │ │ + rsbseq fp, r8, ip, lsr #23 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8df4605 │ │ │ │ ldrmi r0, [r4], -r4, ror #15 │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @@ -82244,108 +82244,108 @@ │ │ │ │ @ instruction: 0xf7b4300c │ │ │ │ stmdami r2!, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b44478 │ │ │ │ ubfx pc, pc, #31, #15 │ │ │ │ addeq ip, r3, r6, lsl r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, r8, lr, asr #32 │ │ │ │ - ldrhteq fp, [r8], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r9, r8, r6, asr r0 │ │ │ │ + rsbseq fp, r8, r4, asr #21 │ │ │ │ ldrdeq ip, [r3], r2 │ │ │ │ - rsbseq r2, ip, r0, lsr #20 │ │ │ │ - rsbseq r9, r8, sl, lsl #3 │ │ │ │ - rsbseq r8, r8, lr, ror #31 │ │ │ │ - rsbseq fp, r8, ip, asr sl │ │ │ │ - ldrhteq r9, [r8], #-140 @ 0xffffff74 │ │ │ │ - ldrhteq r9, [r8], #-138 @ 0xffffff76 │ │ │ │ - @ instruction: 0x00788f90 │ │ │ │ - ldrshteq fp, [r8], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r8, r8, r2, ror pc │ │ │ │ - rsbseq fp, r8, r0, ror #19 │ │ │ │ - rsbseq r9, r8, r0, asr #16 │ │ │ │ - rsbseq r8, r8, ip, lsr #30 │ │ │ │ - rsbseq r9, r8, r2, lsl r0 │ │ │ │ - rsbseq r9, r8, sl, asr r0 │ │ │ │ - rsbseq r8, r8, r8, ror #29 │ │ │ │ - rsbseq r8, r8, r8, ror #29 │ │ │ │ - rsbseq fp, r8, r6, asr r9 │ │ │ │ - rsbseq r8, r8, r4, lsr #29 │ │ │ │ - rsbseq fp, r8, r2, lsl r9 │ │ │ │ - rsbseq r9, r8, r2, asr #16 │ │ │ │ - rsbseq r9, r8, r4, lsr r8 │ │ │ │ - rsbseq r9, r8, lr, lsl r8 │ │ │ │ - rsbseq r9, r8, r6, lsl #16 │ │ │ │ - rsbseq r9, r8, r0, lsr #32 │ │ │ │ - @ instruction: 0x00788f92 │ │ │ │ - rsbseq r9, r8, r8, asr #14 │ │ │ │ - rsbseq r8, r8, lr, ror #29 │ │ │ │ - rsbseq r8, r8, lr, lsr pc │ │ │ │ - rsbseq r9, r8, r8, lsr #14 │ │ │ │ - @ instruction: 0x0078969a │ │ │ │ - @ instruction: 0x00789696 │ │ │ │ - rsbseq r2, ip, r2, ror #12 │ │ │ │ - rsbseq r8, r8, r6, lsr ip │ │ │ │ - rsbseq r8, r8, r6, lsr #28 │ │ │ │ - rsbseq r8, r8, r2, asr #27 │ │ │ │ - rsbseq sl, sp, lr, lsr #6 │ │ │ │ - rsbseq r8, r8, sl, ror sp │ │ │ │ - ldrsbteq r8, [r8], #-190 @ 0xffffff42 │ │ │ │ - rsbseq fp, r8, lr, asr #12 │ │ │ │ - rsbseq r8, r8, r2, asr #23 │ │ │ │ - rsbseq fp, r8, r2, lsr r6 │ │ │ │ - rsbseq r8, r8, r8, asr #23 │ │ │ │ - rsbseq r8, r8, r2, lsl #23 │ │ │ │ - rsbseq r8, r8, r4, ror #23 │ │ │ │ - ldrsbteq r9, [r8], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r8, r8, r8, asr fp │ │ │ │ - rsbseq fp, r8, r8, asr #11 │ │ │ │ - rsbseq r8, r8, r6, asr #25 │ │ │ │ - rsbseq r8, r8, sl, lsr #22 │ │ │ │ - @ instruction: 0x0078b59a │ │ │ │ - rsbseq r8, r8, ip, lsl #22 │ │ │ │ - rsbseq fp, r8, ip, ror r5 │ │ │ │ - rsbseq r8, r8, r4, lsr fp │ │ │ │ - ldrsbteq r8, [r8], #-174 @ 0xffffff52 │ │ │ │ - rsbseq fp, r8, lr, asr #10 │ │ │ │ - rsbseq r8, r8, r0, asr #21 │ │ │ │ - rsbseq fp, r8, r0, lsr r5 │ │ │ │ - rsbseq r8, r8, r2, lsr #21 │ │ │ │ - rsbseq fp, r8, r2, lsl r5 │ │ │ │ - rsbseq r8, r8, r4, lsl #21 │ │ │ │ - ldrshteq fp, [r8], #-68 @ 0xffffffbc │ │ │ │ - rsbseq r8, r8, r6, ror #20 │ │ │ │ - ldrsbteq fp, [r8], #-70 @ 0xffffffba │ │ │ │ - rsbseq r8, r8, r8, asr #20 │ │ │ │ - ldrhteq fp, [r8], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r8, r8, sl, lsr #20 │ │ │ │ - @ instruction: 0x0078b49a │ │ │ │ - rsbseq r8, r8, ip, lsl #20 │ │ │ │ - rsbseq fp, r8, ip, ror r4 │ │ │ │ - rsbseq r9, r8, r0, lsr #8 │ │ │ │ - ldrhteq r9, [r8], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r8, r8, r4, asr #19 │ │ │ │ - rsbseq fp, r8, r4, lsr r4 │ │ │ │ - rsbseq r9, r8, r4, lsr #7 │ │ │ │ - @ instruction: 0x00788998 │ │ │ │ - rsbseq fp, r8, r8, lsl #8 │ │ │ │ - rsbseq r8, r8, ip, ror r9 │ │ │ │ - rsbseq fp, r8, ip, ror #7 │ │ │ │ - rsbseq r8, r8, r4, asr r9 │ │ │ │ - rsbseq fp, r8, r4, asr #7 │ │ │ │ - rsbseq r8, r8, r4, asr #21 │ │ │ │ - rsbseq r8, r8, r8, lsr #18 │ │ │ │ - @ instruction: 0x0078b398 │ │ │ │ - rsbseq r8, r8, r8, lsl #18 │ │ │ │ - rsbseq fp, r8, r8, ror r3 │ │ │ │ - rsbseq r8, r8, ip, ror #17 │ │ │ │ - rsbseq fp, r8, ip, asr r3 │ │ │ │ - ldrsbteq r8, [r8], #-130 @ 0xffffff7e │ │ │ │ - rsbseq fp, r8, r0, asr #6 │ │ │ │ - ldrhteq r8, [r8], #-130 @ 0xffffff7e │ │ │ │ - rsbseq fp, r8, r0, lsr #6 │ │ │ │ + rsbseq r2, ip, r8, lsr #20 │ │ │ │ + @ instruction: 0x00789192 │ │ │ │ + ldrshteq r8, [r8], #-246 @ 0xffffff0a │ │ │ │ + rsbseq fp, r8, r4, ror #20 │ │ │ │ + rsbseq r9, r8, r4, asr #17 │ │ │ │ + rsbseq r9, r8, r2, asr #17 │ │ │ │ + @ instruction: 0x00788f98 │ │ │ │ + rsbseq fp, r8, r6, lsl #20 │ │ │ │ + rsbseq r8, r8, sl, ror pc │ │ │ │ + rsbseq fp, r8, r8, ror #19 │ │ │ │ + rsbseq r9, r8, r8, asr #16 │ │ │ │ + rsbseq r8, r8, r4, lsr pc │ │ │ │ + rsbseq r9, r8, sl, lsl r0 │ │ │ │ + rsbseq r9, r8, r2, rrx │ │ │ │ + ldrshteq r8, [r8], #-224 @ 0xffffff20 │ │ │ │ + ldrshteq r8, [r8], #-224 @ 0xffffff20 │ │ │ │ + rsbseq fp, r8, lr, asr r9 │ │ │ │ + rsbseq r8, r8, ip, lsr #29 │ │ │ │ + rsbseq fp, r8, sl, lsl r9 │ │ │ │ + rsbseq r9, r8, sl, asr #16 │ │ │ │ + rsbseq r9, r8, ip, lsr r8 │ │ │ │ + rsbseq r9, r8, r6, lsr #16 │ │ │ │ + rsbseq r9, r8, lr, lsl #16 │ │ │ │ + rsbseq r9, r8, r8, lsr #32 │ │ │ │ + @ instruction: 0x00788f9a │ │ │ │ + rsbseq r9, r8, r0, asr r7 │ │ │ │ + ldrshteq r8, [r8], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r8, r8, r6, asr #30 │ │ │ │ + rsbseq r9, r8, r0, lsr r7 │ │ │ │ + rsbseq r9, r8, r2, lsr #13 │ │ │ │ + @ instruction: 0x0078969e │ │ │ │ + rsbseq r2, ip, sl, ror #12 │ │ │ │ + rsbseq r8, r8, lr, lsr ip │ │ │ │ + rsbseq r8, r8, lr, lsr #28 │ │ │ │ + rsbseq r8, r8, sl, asr #27 │ │ │ │ + rsbseq sl, sp, r6, lsr r3 │ │ │ │ + rsbseq r8, r8, r2, lsl #27 │ │ │ │ + rsbseq r8, r8, r6, ror #23 │ │ │ │ + rsbseq fp, r8, r6, asr r6 │ │ │ │ + rsbseq r8, r8, sl, asr #23 │ │ │ │ + rsbseq fp, r8, sl, lsr r6 │ │ │ │ + ldrsbteq r8, [r8], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r8, r8, sl, lsl #23 │ │ │ │ + rsbseq r8, r8, ip, ror #23 │ │ │ │ + rsbseq r9, r8, r4, ror #9 │ │ │ │ + rsbseq r8, r8, r0, ror #22 │ │ │ │ + ldrsbteq fp, [r8], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r8, r8, lr, asr #25 │ │ │ │ + rsbseq r8, r8, r2, lsr fp │ │ │ │ + rsbseq fp, r8, r2, lsr #11 │ │ │ │ + rsbseq r8, r8, r4, lsl fp │ │ │ │ + rsbseq fp, r8, r4, lsl #11 │ │ │ │ + rsbseq r8, r8, ip, lsr fp │ │ │ │ + rsbseq r8, r8, r6, ror #21 │ │ │ │ + rsbseq fp, r8, r6, asr r5 │ │ │ │ + rsbseq r8, r8, r8, asr #21 │ │ │ │ + rsbseq fp, r8, r8, lsr r5 │ │ │ │ + rsbseq r8, r8, sl, lsr #21 │ │ │ │ + rsbseq fp, r8, sl, lsl r5 │ │ │ │ + rsbseq r8, r8, ip, lsl #21 │ │ │ │ + ldrshteq fp, [r8], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r8, r8, lr, ror #20 │ │ │ │ + ldrsbteq fp, [r8], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r8, r8, r0, asr sl │ │ │ │ + rsbseq fp, r8, r0, asr #9 │ │ │ │ + rsbseq r8, r8, r2, lsr sl │ │ │ │ + rsbseq fp, r8, r2, lsr #9 │ │ │ │ + rsbseq r8, r8, r4, lsl sl │ │ │ │ + rsbseq fp, r8, r4, lsl #9 │ │ │ │ + rsbseq r9, r8, r8, lsr #8 │ │ │ │ + ldrhteq r9, [r8], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r8, r8, ip, asr #19 │ │ │ │ + rsbseq fp, r8, ip, lsr r4 │ │ │ │ + rsbseq r9, r8, ip, lsr #7 │ │ │ │ + rsbseq r8, r8, r0, lsr #19 │ │ │ │ + rsbseq fp, r8, r0, lsl r4 │ │ │ │ + rsbseq r8, r8, r4, lsl #19 │ │ │ │ + ldrshteq fp, [r8], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r8, r8, ip, asr r9 │ │ │ │ + rsbseq fp, r8, ip, asr #7 │ │ │ │ + rsbseq r8, r8, ip, asr #21 │ │ │ │ + rsbseq r8, r8, r0, lsr r9 │ │ │ │ + rsbseq fp, r8, r0, lsr #7 │ │ │ │ + rsbseq r8, r8, r0, lsl r9 │ │ │ │ + rsbseq fp, r8, r0, lsl #7 │ │ │ │ + ldrshteq r8, [r8], #-132 @ 0xffffff7c │ │ │ │ + rsbseq fp, r8, r4, ror #6 │ │ │ │ + ldrsbteq r8, [r8], #-138 @ 0xffffff76 │ │ │ │ + rsbseq fp, r8, r8, asr #6 │ │ │ │ + ldrhteq r8, [r8], #-138 @ 0xffffff76 │ │ │ │ + rsbseq fp, r8, r8, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl febba348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ ldrbtmi r4, [r9], #-2314 @ 0xfffff6f6 │ │ │ │ vld4.32 {d31-d34}, [ip :256], r6 │ │ │ │ blx 91ffc0 │ │ │ │ @@ -82353,15 +82353,15 @@ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7af602b │ │ │ │ tstlt r8, r2, ror #22 │ │ │ │ eorvs r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf7af4620 │ │ │ │ strbne lr, [r1, r6, lsl #20] │ │ │ │ svclt 0x0000bd38 │ │ │ │ - rsbseq r8, r8, r6, ror r9 │ │ │ │ + rsbseq r8, r8, lr, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febba388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmdbmi pc, {r0, r2, r3, r9, sl, lr} @ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0b63200 │ │ │ │ @@ -82374,24 +82374,24 @@ │ │ │ │ mulsvs r8, r0, r2 │ │ │ │ andlt sp, r3, r1, lsl #26 │ │ │ │ stmdavs r8!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ tstcs sl, r2, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ae4030 │ │ │ │ svclt 0x0000ba87 │ │ │ │ - rsbseq r8, r8, r4, lsr r9 │ │ │ │ + rsbseq r8, r8, ip, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl febba3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r4, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf0b64479 │ │ │ │ vraddhn.i32 d15, , │ │ │ │ stmiavs r0, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stclt 7, cr1, [r8, #-772] @ 0xfffffcfc │ │ │ │ - rsbseq r8, r8, r4, ror #17 │ │ │ │ + rsbseq r8, r8, ip, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febba400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdbmi sl, {r2, r3, r9, sl, lr} │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0b63200 │ │ │ │ @@ -82399,15 +82399,15 @@ │ │ │ │ bls e1928 │ │ │ │ blls 7e524 │ │ │ │ stclvs 0, cr6, [r1, #-132] @ 0xffffff7c │ │ │ │ stmdavs r2, {r0, r4, sp, lr} │ │ │ │ bls 17b294 │ │ │ │ andsvs r6, r3, r3, asr #16 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrhteq r8, [r8], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r8, r8, r4, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febba440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #240, 30 @ 0x3c0 │ │ │ │ smlabbcs r6, r3, r0, fp │ │ │ │ @ instruction: 0xf0baf0d0 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ @@ -82418,16 +82418,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r8, #720] @ 0x2d0 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7b44478 │ │ │ │ blls e2c84 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrshteq r8, [r8], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq fp, r8, r8, rrx │ │ │ │ + rsbseq r8, r8, r0, lsl #12 │ │ │ │ + rsbseq fp, r8, r0, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r8], r4, lsl #12 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @@ -82531,18 +82531,18 @@ │ │ │ │ bmi 2c7c30 >::_M_default_append(unsigned int)@@Base+0x4232c> │ │ │ │ @ instruction: 0xf8d54650 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #1 │ │ │ │ strls r4, [r0], #-1146 @ 0xfffffb86 │ │ │ │ @ instruction: 0xf114f0ca │ │ │ │ andlt r2, r6, r1 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbseq r8, r8, r8, lsr pc │ │ │ │ - rsbseq r8, r8, r8, lsr #30 │ │ │ │ - ldrsbteq r8, [r8], #-194 @ 0xffffff3e │ │ │ │ - ldrsbteq r8, [r8], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r8, r8, r0, asr #30 │ │ │ │ + rsbseq r8, r8, r0, lsr pc │ │ │ │ + ldrsbteq r8, [r8], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r8, r8, r4, ror #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe4a1794 │ │ │ │ @ instruction: 0xf2ad4a5d │ │ │ │ blmi 17b699c │ │ │ │ ldrbtmi r4, [sl], #-1672 @ 0xfffff978 │ │ │ │ @@ -82635,25 +82635,25 @@ │ │ │ │ ldmdami r0, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b44478 │ │ │ │ @ instruction: 0xe7c6fcd3 │ │ │ │ ldmdb lr, {r1, r2, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq fp, r3, lr, lsl #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r8, ip, lsl #29 │ │ │ │ - ldrhteq r8, [r8], #-226 @ 0xffffff1e │ │ │ │ - ldrshteq r8, [r8], #-208 @ 0xffffff30 │ │ │ │ - rsbseq sl, r8, ip, ror sp │ │ │ │ + @ instruction: 0x00788e94 │ │ │ │ + ldrhteq r8, [r8], #-234 @ 0xffffff16 │ │ │ │ + ldrshteq r8, [r8], #-216 @ 0xffffff28 │ │ │ │ + rsbseq sl, r8, r4, lsl #27 │ │ │ │ umulleq fp, r3, r2, r4 │ │ │ │ - ldrhteq r8, [r8], #-212 @ 0xffffff2c │ │ │ │ - rsbseq sl, r8, r0, asr #26 │ │ │ │ - @ instruction: 0x00788d9a │ │ │ │ - rsbseq sl, r8, r6, lsr #26 │ │ │ │ - rsbseq r8, r8, lr, ror sp │ │ │ │ - rsbseq sl, r8, r8, lsl #26 │ │ │ │ + ldrhteq r8, [r8], #-220 @ 0xffffff24 │ │ │ │ + rsbseq sl, r8, r8, asr #26 │ │ │ │ + rsbseq r8, r8, r2, lsr #27 │ │ │ │ + rsbseq sl, r8, lr, lsr #26 │ │ │ │ + rsbseq r8, r8, r6, lsl #27 │ │ │ │ + rsbseq sl, r8, r0, lsl sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ cmppls r4, #14614528 @ p-variant is OBSOLETE @ 0xdf0000 │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #1557 @ 0x615 │ │ │ │ @@ -82864,36 +82864,36 @@ │ │ │ │ ldmdami sl, {r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf7b4300c │ │ │ │ ldmdami r8, {r0, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7b44478 │ │ │ │ str pc, [fp, r3, lsl #22]! │ │ │ │ - ldrshteq r8, [r8], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r8, r8, r6, asr #22 │ │ │ │ - ldrsbteq r8, [r8], #-164 @ 0xffffff5c │ │ │ │ - rsbseq sl, r8, r0, ror #20 │ │ │ │ - ldrhteq r8, [r8], #-168 @ 0xffffff58 │ │ │ │ - rsbseq sl, r8, r4, asr #20 │ │ │ │ - @ instruction: 0x00788a9e │ │ │ │ - rsbseq sl, r8, sl, lsr #20 │ │ │ │ - rsbseq r8, r8, r4, lsl #21 │ │ │ │ - rsbseq sl, r8, lr, lsl #20 │ │ │ │ - rsbseq r8, r8, r4, ror #20 │ │ │ │ - rsbseq sl, r8, lr, ror #19 │ │ │ │ - rsbseq r8, r8, sl, asr #20 │ │ │ │ - ldrsbteq sl, [r8], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r8, r8, lr, lsr #20 │ │ │ │ - ldrhteq sl, [r8], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r8, r8, r2, lsl sl │ │ │ │ - @ instruction: 0x0078a99c │ │ │ │ - ldrshteq r8, [r8], #-152 @ 0xffffff68 │ │ │ │ - rsbseq sl, r8, r2, lsl #19 │ │ │ │ - ldrsbteq r8, [r8], #-158 @ 0xffffff62 │ │ │ │ - rsbseq sl, r8, r8, ror #18 │ │ │ │ + ldrshteq r8, [r8], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r8, r8, lr, asr #22 │ │ │ │ + ldrsbteq r8, [r8], #-172 @ 0xffffff54 │ │ │ │ + rsbseq sl, r8, r8, ror #20 │ │ │ │ + rsbseq r8, r8, r0, asr #21 │ │ │ │ + rsbseq sl, r8, ip, asr #20 │ │ │ │ + rsbseq r8, r8, r6, lsr #21 │ │ │ │ + rsbseq sl, r8, r2, lsr sl │ │ │ │ + rsbseq r8, r8, ip, lsl #21 │ │ │ │ + rsbseq sl, r8, r6, lsl sl │ │ │ │ + rsbseq r8, r8, ip, ror #20 │ │ │ │ + ldrshteq sl, [r8], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r8, r8, r2, asr sl │ │ │ │ + ldrsbteq sl, [r8], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r8, r8, r6, lsr sl │ │ │ │ + rsbseq sl, r8, r0, asr #19 │ │ │ │ + rsbseq r8, r8, sl, lsl sl │ │ │ │ + rsbseq sl, r8, r4, lsr #19 │ │ │ │ + rsbseq r8, r8, r0, lsl #20 │ │ │ │ + rsbseq sl, r8, sl, lsl #19 │ │ │ │ + rsbseq r8, r8, r6, ror #19 │ │ │ │ + rsbseq sl, r8, r0, ror r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 19ee90 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ stmibmi r1, {r2, r3, r9, sl, lr} │ │ │ │ blmi fe0b5260 │ │ │ │ @@ -83024,24 +83024,24 @@ │ │ │ │ @ instruction: 0xf7b44478 │ │ │ │ bls 2e2318 >::_M_default_append(unsigned int)@@Base+0x5ca14> │ │ │ │ @ instruction: 0xf7ade72c │ │ │ │ svclt 0x0000ee58 │ │ │ │ addeq fp, r3, r0, lsl r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x0083afb8 │ │ │ │ - rsbseq r8, r8, sl, asr #16 │ │ │ │ - ldrsbteq sl, [r8], #-118 @ 0xffffff8a │ │ │ │ - ldrsbteq r8, [r8], #-126 @ 0xffffff82 │ │ │ │ - rsbseq sl, r8, sl, ror #14 │ │ │ │ - rsbseq r8, r8, ip, lsr #15 │ │ │ │ - rsbseq sl, r8, r8, lsr r7 │ │ │ │ - rsbseq r8, r8, lr, lsl #15 │ │ │ │ - rsbseq sl, r8, sl, lsl r7 │ │ │ │ - rsbseq r8, r8, r0, ror r7 │ │ │ │ - ldrshteq sl, [r8], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r8, r8, r2, asr r8 │ │ │ │ + ldrsbteq sl, [r8], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r8, r8, r6, ror #15 │ │ │ │ + rsbseq sl, r8, r2, ror r7 │ │ │ │ + ldrhteq r8, [r8], #-116 @ 0xffffff8c │ │ │ │ + rsbseq sl, r8, r0, asr #14 │ │ │ │ + @ instruction: 0x00788796 │ │ │ │ + rsbseq sl, r8, r2, lsr #14 │ │ │ │ + rsbseq r8, r8, r8, ror r7 │ │ │ │ + rsbseq sl, r8, r4, lsl #14 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ stmdavs fp, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ strmi r6, [r7], -r9, lsl #16 │ │ │ │ @@ -83131,20 +83131,20 @@ │ │ │ │ @ instruction: 0xf7b4300c │ │ │ │ stmdami sl, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf8f2f7b4 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldr r3, [r5, r1, lsl #22]! │ │ │ │ - rsbseq r8, r8, r2, lsl r6 │ │ │ │ - @ instruction: 0x0078a59e │ │ │ │ - ldrshteq r8, [r8], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq sl, r8, r2, lsl #11 │ │ │ │ - ldrhteq r8, [r8], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq sl, r8, r6, asr #10 │ │ │ │ + rsbseq r8, r8, sl, lsl r6 │ │ │ │ + rsbseq sl, r8, r6, lsr #11 │ │ │ │ + ldrshteq r8, [r8], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq sl, r8, sl, lsl #11 │ │ │ │ + rsbseq r8, r8, r2, asr #11 │ │ │ │ + rsbseq sl, r8, lr, asr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r6], -r7, lsl #1 │ │ │ │ ldrmi r4, [r7], -r8, lsl #13 │ │ │ │ ldcls 6, cr4, [r2], {155} @ 0x9b │ │ │ │ @@ -83325,24 +83325,24 @@ │ │ │ │ ldrbtmi r1, [r8], #-342 @ 0xfffffeaa │ │ │ │ @ instruction: 0xf7b3300c │ │ │ │ stmdami sp, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff6cf7b3 │ │ │ │ svclt 0x0000e69c │ │ │ │ @ instruction: 0xfffff521 │ │ │ │ - rsbseq r8, r8, sl, asr #7 │ │ │ │ - rsbseq sl, r8, r6, asr r3 │ │ │ │ - ldrhteq r8, [r8], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq sl, r8, ip, lsr r3 │ │ │ │ - rsbseq r8, r8, sl, lsr r3 │ │ │ │ - rsbseq sl, r8, r6, asr #5 │ │ │ │ - ldrsbteq r8, [r8], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq sl, r8, ip, asr r2 │ │ │ │ - rsbseq r8, r8, lr, lsr #5 │ │ │ │ - rsbseq sl, r8, sl, lsr r2 │ │ │ │ + ldrsbteq r8, [r8], #-50 @ 0xffffffce │ │ │ │ + rsbseq sl, r8, lr, asr r3 │ │ │ │ + ldrhteq r8, [r8], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq sl, r8, r4, asr #6 │ │ │ │ + rsbseq r8, r8, r2, asr #6 │ │ │ │ + rsbseq sl, r8, lr, asr #5 │ │ │ │ + ldrsbteq r8, [r8], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq sl, r8, r4, ror #4 │ │ │ │ + ldrhteq r8, [r8], #-38 @ 0xffffffda │ │ │ │ + rsbseq sl, r8, r2, asr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febbb2dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r9, #-736]! @ 0xfffffd20 │ │ │ │ @ instruction: 0x4613461c │ │ │ │ ldmdbmi r8!, {r1, r3, r9, sl, lr} │ │ │ │ addlt r4, lr, sp, ror r4 │ │ │ │ @@ -83398,21 +83398,21 @@ │ │ │ │ stmdami ip, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 7, 6, pc, cr14, cr3, {5} │ │ │ │ @ instruction: 0xf7ade7ca │ │ │ │ svclt 0x0000eb6a │ │ │ │ addeq sl, r3, r0, lsl r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrshteq r8, [r8], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq sl, r8, r6, lsl #3 │ │ │ │ + rsbseq r8, r8, r2, lsl #4 │ │ │ │ + rsbseq sl, r8, lr, lsl #3 │ │ │ │ addeq sl, r3, r0, lsr #17 │ │ │ │ - ldrhteq r8, [r8], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq sl, r8, r6, asr #2 │ │ │ │ - @ instruction: 0x00788192 │ │ │ │ - rsbseq sl, r8, lr, lsl r1 │ │ │ │ + rsbseq r8, r8, r2, asr #3 │ │ │ │ + rsbseq sl, r8, lr, asr #2 │ │ │ │ + @ instruction: 0x0078819a │ │ │ │ + rsbseq sl, r8, r6, lsr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrdpl pc, [ip, -r2]! │ │ │ │ andsvs fp, sp, r7, lsl #1 │ │ │ │ andle r1, r4, ip, ror #24 │ │ │ │ @@ -83611,36 +83611,36 @@ │ │ │ │ @ instruction: 0xe67efd39 │ │ │ │ @ instruction: 0x46314819 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r2], #-716 @ 0xfffffd34 │ │ │ │ @ instruction: 0x46294817 │ │ │ │ @ instruction: 0xf7b34478 │ │ │ │ ldrbt pc, [r2], -sp, lsr #26 @ │ │ │ │ - rsbseq r8, r8, sl, asr #1 │ │ │ │ - rsbseq r8, r8, ip │ │ │ │ - rsbseq r7, r8, lr, lsl pc │ │ │ │ - rsbseq r9, r8, r8, lsr #29 │ │ │ │ - rsbseq r7, r8, r2, lsl #30 │ │ │ │ - rsbseq r9, r8, lr, lsl #29 │ │ │ │ - rsbseq r7, r8, r6, ror #29 │ │ │ │ - rsbseq r9, r8, r0, ror lr │ │ │ │ - rsbseq r7, r8, r6, asr #29 │ │ │ │ - rsbseq r9, r8, r0, asr lr │ │ │ │ - rsbseq r7, r8, sl, lsr #29 │ │ │ │ - rsbseq r9, r8, r4, lsr lr │ │ │ │ - @ instruction: 0x00787e90 │ │ │ │ - rsbseq r9, r8, ip, lsl lr │ │ │ │ - rsbseq r7, r8, r8, ror lr │ │ │ │ - rsbseq r9, r8, r4, lsl #28 │ │ │ │ - rsbseq r7, r8, r0, ror #28 │ │ │ │ - rsbseq r9, r8, ip, ror #27 │ │ │ │ - rsbseq r7, r8, r8, asr #28 │ │ │ │ - ldrsbteq r9, [r8], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r7, r8, r0, lsr lr │ │ │ │ - ldrhteq r9, [r8], #-220 @ 0xffffff24 │ │ │ │ + ldrsbteq r8, [r8], #-2 │ │ │ │ + rsbseq r8, r8, r4, lsl r0 │ │ │ │ + rsbseq r7, r8, r6, lsr #30 │ │ │ │ + ldrhteq r9, [r8], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r7, r8, sl, lsl #30 │ │ │ │ + @ instruction: 0x00789e96 │ │ │ │ + rsbseq r7, r8, lr, ror #29 │ │ │ │ + rsbseq r9, r8, r8, ror lr │ │ │ │ + rsbseq r7, r8, lr, asr #29 │ │ │ │ + rsbseq r9, r8, r8, asr lr │ │ │ │ + ldrhteq r7, [r8], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r9, r8, ip, lsr lr │ │ │ │ + @ instruction: 0x00787e98 │ │ │ │ + rsbseq r9, r8, r4, lsr #28 │ │ │ │ + rsbseq r7, r8, r0, lsl #29 │ │ │ │ + rsbseq r9, r8, ip, lsl #28 │ │ │ │ + rsbseq r7, r8, r8, ror #28 │ │ │ │ + ldrshteq r9, [r8], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r7, r8, r0, asr lr │ │ │ │ + ldrsbteq r9, [r8], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r7, r8, r8, lsr lr │ │ │ │ + rsbseq r9, r8, r4, asr #27 │ │ │ │ strmi r6, [ip], r3, lsl #16 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ eoreq pc, ip, r3, asr r8 @ │ │ │ │ ldrlt pc, [r0], -r8, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl febbb794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -83680,15 +83680,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf7adbd30 │ │ │ │ svclt 0x0000e936 │ │ │ │ addeq sl, r3, r2, lsr #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r7, r8, r2, lsr #26 │ │ │ │ + rsbseq r7, r8, sl, lsr #26 │ │ │ │ addeq sl, r3, r8, ror #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r5, lsl r9 │ │ │ │ ldmib sp, {r0, r3, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ @@ -83744,20 +83744,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1ba25f2 │ │ │ │ stmdbls r3, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf7b34478 │ │ │ │ blls 1637cc │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq r7, r8, lr, ror ip │ │ │ │ - rsbseq r9, r8, sl, lsl #24 │ │ │ │ - rsbseq r7, r8, ip, asr #24 │ │ │ │ - ldrsbteq r9, [r8], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r7, r8, r4, lsr #24 │ │ │ │ - ldrhteq r9, [r8], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r7, r8, r6, lsl #25 │ │ │ │ + rsbseq r9, r8, r2, lsl ip │ │ │ │ + rsbseq r7, r8, r4, asr ip │ │ │ │ + rsbseq r9, r8, r0, ror #23 │ │ │ │ + rsbseq r7, r8, ip, lsr #24 │ │ │ │ + ldrhteq r9, [r8], #-184 @ 0xffffff48 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf1004690 │ │ │ │ bcc b5168 │ │ │ │ cdpne 6, 8, cr4, cr6, cr1, {4} │ │ │ │ @@ -83887,21 +83887,21 @@ │ │ │ │ andcs r6, r0, r3, lsr r8 │ │ │ │ @ instruction: 0xf8932100 │ │ │ │ stmib r3, {r3, r7, sp}^ │ │ │ │ @ instruction: 0x4620011c │ │ │ │ andeq pc, r4, #34 @ 0x22 │ │ │ │ addcs pc, r8, r3, lsl #17 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbseq r7, r8, r4, lsr #21 │ │ │ │ - rsbseq r7, r8, r8, lsl #21 │ │ │ │ - rsbseq r9, r8, r4, lsl sl │ │ │ │ - rsbseq r7, r8, sl, lsr sl │ │ │ │ - rsbseq r7, r8, lr, lsl sl │ │ │ │ - rsbseq r9, r8, sl, lsr #19 │ │ │ │ - ldrsbteq r7, [r8], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r7, r8, ip, lsr #21 │ │ │ │ + @ instruction: 0x00787a90 │ │ │ │ + rsbseq r9, r8, ip, lsl sl │ │ │ │ + rsbseq r7, r8, r2, asr #20 │ │ │ │ + rsbseq r7, r8, r6, lsr #20 │ │ │ │ + ldrhteq r9, [r8], #-146 @ 0xffffff6e │ │ │ │ + ldrsbteq r7, [r8], #-156 @ 0xffffff64 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrmi r4, [r6], sl, lsl #13 │ │ │ │ stcls 6, cr4, [sl, #-612] @ 0xfffffd9c │ │ │ │ @@ -84097,18 +84097,18 @@ │ │ │ │ bicsle r2, lr, r1, lsl #16 │ │ │ │ ldrmi r3, [r9, #1793]! @ 0x701 │ │ │ │ strcs sp, [r1], #-436 @ 0xfffffe4c │ │ │ │ @ instruction: 0xf7ace7e5 │ │ │ │ svclt 0x0000edf4 │ │ │ │ strdeq r9, [r3], lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrshteq r7, [r8], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq r9, r8, ip, ror r6 │ │ │ │ - ldrsbteq r7, [r8], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r9, r8, r4, ror #12 │ │ │ │ + ldrshteq r7, [r8], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r9, r8, r4, lsl #13 │ │ │ │ + rsbseq r7, r8, r0, ror #13 │ │ │ │ + rsbseq r9, r8, ip, ror #12 │ │ │ │ addeq r9, r3, lr, ror sp │ │ │ │ blcs 92494 │ │ │ │ stcle 13, cr9, [r1, #-20]! @ 0xffffffec │ │ │ │ strmi r6, [r6], -r7, lsl #17 │ │ │ │ vstmiaeq r3, {d14} │ │ │ │ @ instruction: 0xf8572000 │ │ │ │ and lr, ip, r1, lsr #32 │ │ │ │ @@ -84288,27 +84288,27 @@ │ │ │ │ @ instruction: 0xf7b2300c │ │ │ │ ldmdami r1, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffe8f7b2 │ │ │ │ @ instruction: 0xf8d8e705 │ │ │ │ @ instruction: 0xf8d66000 │ │ │ │ @ instruction: 0xe6cc9058 │ │ │ │ - ldrhteq r7, [r8], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r9, r8, ip, lsr r5 │ │ │ │ - @ instruction: 0x00787598 │ │ │ │ - rsbseq r9, r8, r4, lsr #10 │ │ │ │ - rsbseq r7, r8, r0, lsl #11 │ │ │ │ - rsbseq r9, r8, ip, lsl #10 │ │ │ │ - rsbseq r7, r8, ip, lsr #10 │ │ │ │ - rsbseq r7, r8, sl, lsl r5 │ │ │ │ - @ instruction: 0x00787492 │ │ │ │ - rsbseq r7, r8, sl, lsr r4 │ │ │ │ - ldrsbteq r9, [r8], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r7, r8, r6, lsr #7 │ │ │ │ - rsbseq r9, r8, r2, lsr r3 │ │ │ │ + ldrhteq r7, [r8], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r9, r8, r4, asr #10 │ │ │ │ + rsbseq r7, r8, r0, lsr #11 │ │ │ │ + rsbseq r9, r8, ip, lsr #10 │ │ │ │ + rsbseq r7, r8, r8, lsl #11 │ │ │ │ + rsbseq r9, r8, r4, lsl r5 │ │ │ │ + rsbseq r7, r8, r4, lsr r5 │ │ │ │ + rsbseq r7, r8, r2, lsr #10 │ │ │ │ + @ instruction: 0x0078749a │ │ │ │ + rsbseq r7, r8, r2, asr #8 │ │ │ │ + ldrsbteq r9, [r8], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r7, r8, lr, lsr #7 │ │ │ │ + rsbseq r9, r8, sl, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1736858 │ │ │ │ blmi 1736a6c │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -84399,21 +84399,21 @@ │ │ │ │ mrc2 7, 2, pc, cr0, cr2, {5} │ │ │ │ strbmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7b24478 │ │ │ │ str pc, [r2, fp, lsl #30] │ │ │ │ bl fe62301c │ │ │ │ strdeq r9, [r3], r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r7, r8, r4, ror #5 │ │ │ │ - rsbseq r9, r8, r0, ror r2 │ │ │ │ + rsbseq r7, r8, ip, ror #5 │ │ │ │ + rsbseq r9, r8, r8, ror r2 │ │ │ │ addeq r9, r3, sl, lsl #19 │ │ │ │ - rsbseq r7, r8, ip, lsl r2 │ │ │ │ - rsbseq r9, r8, lr, lsr #3 │ │ │ │ - rsbseq r7, r8, ip, ror #3 │ │ │ │ - rsbseq r9, r8, r8, ror r1 │ │ │ │ + rsbseq r7, r8, r4, lsr #4 │ │ │ │ + ldrhteq r9, [r8], #-22 @ 0xffffffea │ │ │ │ + ldrshteq r7, [r8], #-20 @ 0xffffffec │ │ │ │ + rsbseq r9, r8, r0, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi df8e4 │ │ │ │ strmi fp, [fp], r3, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @@ -84649,19 +84649,19 @@ │ │ │ │ blhi 12e0e24 │ │ │ │ blvc ff2a113c │ │ │ │ bpl fe4a0da8 │ │ │ │ strcs lr, [r1, #-1914] @ 0xfffff886 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ blhi 1a084c │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrsbteq r6, [r8], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r6, r8, r4, ror #28 │ │ │ │ - ldrshteq r8, [r8], #-208 @ 0xffffff30 │ │ │ │ - rsbseq r6, r8, ip, lsr #28 │ │ │ │ - ldrhteq r8, [r8], #-216 @ 0xffffff28 │ │ │ │ + ldrsbteq r6, [r8], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r6, r8, ip, ror #28 │ │ │ │ + ldrshteq r8, [r8], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r6, r8, r4, lsr lr │ │ │ │ + rsbseq r8, r8, r0, asr #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r2, [pc], -r0, lsl #10 │ │ │ │ strmi r4, [r8], -r0, lsl #13 │ │ │ │ vqshlu.s16 d4, d6, #7 │ │ │ │ @@ -84679,16 +84679,16 @@ │ │ │ │ stc2 7, cr15, [r0], #-712 @ 0xfffffd38 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7b24478 │ │ │ │ @ instruction: 0x4620fcdb │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq r6, r8, ip, lsl #27 │ │ │ │ - rsbseq r8, r8, r8, lsl sp │ │ │ │ + @ instruction: 0x00786d94 │ │ │ │ + rsbseq r8, r8, r0, lsr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a0a9c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 10a3920 │ │ │ │ stcmi 2, cr15, [ip, #692] @ 0x2b4 │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @@ -84717,27 +84717,27 @@ │ │ │ │ andsls sl, lr, lr, lsl fp │ │ │ │ stmdacs r0, {r0, r3, r4, r8, r9, ip, pc} │ │ │ │ sbchi pc, r7, #0 │ │ │ │ strbcc pc, [r0], #2269 @ 0x8dd @ │ │ │ │ strbcs pc, [r4], #2269 @ 0x8dd @ │ │ │ │ @ instruction: 0x0c02eba3 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blge 8955e8 │ │ │ │ + blge 8955e8 │ │ │ │ tstls r7, #0, 10 │ │ │ │ tstphi sl, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, #6144 @ 0x1800 │ │ │ │ @ instruction: 0xf8df9311 │ │ │ │ strcs r3, [r0, #-1452] @ 0xfffffa54 │ │ │ │ rsbls pc, ip, sp, asr #17 │ │ │ │ stmdbeq sl, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tstls r4, #2063597568 @ 0x7b000000 │ │ │ │ ldrcc pc, [ip, #2271] @ 0x8df │ │ │ │ ldrbtmi r9, [fp], #-1298 @ 0xfffffaee │ │ │ │ rsbge pc, r8, sp, asr #17 │ │ │ │ - blge 88a2f8 │ │ │ │ + blge 88a2f8 │ │ │ │ subsgt pc, r4, sp, asr #17 │ │ │ │ and r9, r4, r7, lsl r3 │ │ │ │ bls 5cc2f4 │ │ │ │ vrshr.s64 d4, d3, #64 │ │ │ │ blls 4c5aa0 │ │ │ │ ldmdbls r4, {r6, r9, sl, lr} │ │ │ │ stcvs 8, cr15, [r4, #-332] @ 0xfffffeb4 │ │ │ │ @@ -84796,15 +84796,15 @@ │ │ │ │ bmi 4a0fb0 │ │ │ │ @ instruction: 0xf8cd9c10 │ │ │ │ strbmi r8, [r8], r0, asr #32 │ │ │ │ pkhbtmi r1, r9, r2, lsl #22 │ │ │ │ cdp 2, 0, cr3, cr7, cr1, {0} │ │ │ │ strcs r2, [r0], #-2704 @ 0xfffff570 │ │ │ │ blls ffa61288 │ │ │ │ - blls 85d7e8 │ │ │ │ + blls 85d7e8 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8439b1d │ │ │ │ blls 42984c │ │ │ │ eorcc pc, r5, r0, asr #16 │ │ │ │ @ instruction: 0xf8d93501 │ │ │ │ strcc r3, [r1], #-0 │ │ │ │ addsmi r3, ip, #8, 12 @ 0x800000 │ │ │ │ @@ -85084,54 +85084,54 @@ │ │ │ │ @ instruction: 0xf8f6f7b2 │ │ │ │ @ instruction: 0xf04f482c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9b0f7b2 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ strdeq r9, [r3], sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r6, r8, ip, lsl #26 │ │ │ │ - rsbseq r6, r8, r0, ror #25 │ │ │ │ - rsbseq r6, r8, sl, lsl #25 │ │ │ │ - rsbseq r6, r8, r6, lsl #22 │ │ │ │ - @ instruction: 0x00788a90 │ │ │ │ - rsbseq r6, r8, r8, ror #21 │ │ │ │ - rsbseq r8, r8, r4, ror sl │ │ │ │ + rsbseq r6, r8, r4, lsl sp │ │ │ │ + rsbseq r6, r8, r8, ror #25 │ │ │ │ + @ instruction: 0x00786c92 │ │ │ │ + rsbseq r6, r8, lr, lsl #22 │ │ │ │ + @ instruction: 0x00788a98 │ │ │ │ + ldrshteq r6, [r8], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r8, r8, ip, ror sl │ │ │ │ addeq r9, r3, lr, lsl #3 │ │ │ │ - ldrhteq r6, [r8], #-168 @ 0xffffff58 │ │ │ │ - ldrshteq r6, [r8], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r8, r8, r8, lsl #19 │ │ │ │ - rsbseq r6, r8, r4, asr #18 │ │ │ │ - ldrsbteq r8, [r8], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r6, r8, sl, lsr #18 │ │ │ │ - ldrhteq r8, [r8], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r6, r8, r0, lsl r9 │ │ │ │ - @ instruction: 0x0078889c │ │ │ │ - ldrshteq r6, [r8], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r8, r8, r0, lsl #17 │ │ │ │ - @ instruction: 0x00786898 │ │ │ │ - rsbseq r6, r8, ip, lsl #17 │ │ │ │ - rsbseq r8, r8, r8, lsl r8 │ │ │ │ - rsbseq r6, r8, r2, ror r8 │ │ │ │ - ldrshteq r8, [r8], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r6, r8, ip, lsr #16 │ │ │ │ - ldrhteq r8, [r8], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r6, r8, r2, lsl r8 │ │ │ │ - @ instruction: 0x0078879e │ │ │ │ - ldrshteq r6, [r8], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r8, r8, r4, lsl #15 │ │ │ │ - ldrhteq r6, [r8], #-112 @ 0xffffff90 │ │ │ │ - ldrhteq r6, [r8], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r8, r8, r4, asr #14 │ │ │ │ + rsbseq r6, r8, r0, asr #21 │ │ │ │ + rsbseq r6, r8, r4, lsl #20 │ │ │ │ + @ instruction: 0x00788990 │ │ │ │ + rsbseq r6, r8, ip, asr #18 │ │ │ │ + ldrsbteq r8, [r8], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r6, r8, r2, lsr r9 │ │ │ │ + ldrhteq r8, [r8], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r6, r8, r8, lsl r9 │ │ │ │ + rsbseq r8, r8, r4, lsr #17 │ │ │ │ + ldrshteq r6, [r8], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r8, r8, r8, lsl #17 │ │ │ │ + rsbseq r6, r8, r0, lsr #17 │ │ │ │ + @ instruction: 0x00786894 │ │ │ │ + rsbseq r8, r8, r0, lsr #16 │ │ │ │ + rsbseq r6, r8, sl, ror r8 │ │ │ │ + rsbseq r8, r8, r6, lsl #16 │ │ │ │ + rsbseq r6, r8, r4, lsr r8 │ │ │ │ + rsbseq r8, r8, r0, asr #15 │ │ │ │ + rsbseq r6, r8, sl, lsl r8 │ │ │ │ + rsbseq r8, r8, r6, lsr #15 │ │ │ │ + rsbseq r6, r8, r0, lsl #16 │ │ │ │ + rsbseq r8, r8, ip, lsl #15 │ │ │ │ + ldrhteq r6, [r8], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r6, r8, r2, asr #15 │ │ │ │ + rsbseq r8, r8, ip, asr #14 │ │ │ │ + rsbseq r6, r8, r0, lsl #15 │ │ │ │ rsbseq r6, r8, r8, ror r7 │ │ │ │ - rsbseq r6, r8, r0, ror r7 │ │ │ │ - ldrshteq r8, [r8], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r6, r8, r2, asr r7 │ │ │ │ - ldrsbteq r8, [r8], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r6, r8, r8, lsr r7 │ │ │ │ - rsbseq r8, r8, r2, asr #13 │ │ │ │ + rsbseq r8, r8, r2, lsl #14 │ │ │ │ + rsbseq r6, r8, sl, asr r7 │ │ │ │ + rsbseq r8, r8, r4, ror #13 │ │ │ │ + rsbseq r6, r8, r0, asr #14 │ │ │ │ + rsbseq r8, r8, sl, asr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 221188 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1aa400c │ │ │ │ strmi r4, [lr], -ip, asr #25 │ │ │ │ ldrmi r4, [sp], -ip, asr #19 │ │ │ │ @@ -85336,22 +85336,22 @@ │ │ │ │ stmdbls r3, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7b14478 │ │ │ │ blls 165ef4 │ │ │ │ @ instruction: 0xf7abe7bf │ │ │ │ svclt 0x0000ec46 │ │ │ │ addeq r8, r3, r8, lsl sp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r6, r8, r6, asr #12 │ │ │ │ - rsbseq r6, r8, ip, lsr r6 │ │ │ │ - rsbseq r6, r8, r2, lsl #9 │ │ │ │ + rsbseq r6, r8, lr, asr #12 │ │ │ │ + rsbseq r6, r8, r4, asr #12 │ │ │ │ + rsbseq r6, r8, sl, lsl #9 │ │ │ │ addeq r8, r3, lr, ror #20 │ │ │ │ - rsbseq r6, r8, sl, ror #6 │ │ │ │ - ldrshteq r8, [r8], #-38 @ 0xffffffda │ │ │ │ - rsbseq r6, r8, ip, asr #6 │ │ │ │ - ldrsbteq r8, [r8], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r6, r8, r2, ror r3 │ │ │ │ + ldrshteq r8, [r8], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r6, r8, r4, asr r3 │ │ │ │ + rsbseq r8, r8, r0, ror #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1214f8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe6a437c │ │ │ │ @ instruction: 0xf8df4692 │ │ │ │ @ instruction: 0x469824bc │ │ │ │ @@ -85655,37 +85655,37 @@ │ │ │ │ @ instruction: 0xf04f481c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 7, cr15, [ip, #-708]! @ 0xfffffd3c │ │ │ │ @ instruction: 0xf7abe6a8 │ │ │ │ svclt 0x0000e9c8 │ │ │ │ addeq r8, r3, r4, lsr #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r6, r8, sl, lsl #5 │ │ │ │ - @ instruction: 0x0078629c │ │ │ │ - rsbseq r6, r8, r8, ror #3 │ │ │ │ - ldrshteq r6, [r8], #-10 │ │ │ │ - rsbseq r8, r8, r6, lsl #1 │ │ │ │ + @ instruction: 0x00786292 │ │ │ │ + rsbseq r6, r8, r4, lsr #5 │ │ │ │ + ldrshteq r6, [r8], #-16 │ │ │ │ + rsbseq r6, r8, r2, lsl #2 │ │ │ │ + rsbseq r8, r8, lr, lsl #1 │ │ │ │ addeq r8, r3, r0, lsr #15 │ │ │ │ - ldrsbteq r6, [r8], #-6 │ │ │ │ - rsbseq r6, r8, r6, lsl r0 │ │ │ │ - rsbseq r5, r8, ip, ror pc │ │ │ │ - rsbseq r7, r8, r8, lsl #30 │ │ │ │ - rsbseq r5, r8, lr, lsr #30 │ │ │ │ - ldrhteq r7, [r8], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r5, r8, r4, lsl pc │ │ │ │ - rsbseq r7, r8, r0, lsr #29 │ │ │ │ - ldrshteq r5, [r8], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r7, r8, r6, lsl #29 │ │ │ │ - rsbseq r5, r8, r0, ror #29 │ │ │ │ - rsbseq r7, r8, ip, ror #28 │ │ │ │ - rsbseq r5, r8, ip, lsl #29 │ │ │ │ - rsbseq r7, r8, r8, lsl lr │ │ │ │ - rsbseq r5, r8, r0, asr #28 │ │ │ │ - rsbseq r5, r8, r0, asr lr │ │ │ │ - ldrsbteq r7, [r8], #-218 @ 0xffffff26 │ │ │ │ + ldrsbteq r6, [r8], #-14 │ │ │ │ + rsbseq r6, r8, lr, lsl r0 │ │ │ │ + rsbseq r5, r8, r4, lsl #31 │ │ │ │ + rsbseq r7, r8, r0, lsl pc │ │ │ │ + rsbseq r5, r8, r6, lsr pc │ │ │ │ + rsbseq r7, r8, r2, asr #29 │ │ │ │ + rsbseq r5, r8, ip, lsl pc │ │ │ │ + rsbseq r7, r8, r8, lsr #29 │ │ │ │ + rsbseq r5, r8, r2, lsl #30 │ │ │ │ + rsbseq r7, r8, lr, lsl #29 │ │ │ │ + rsbseq r5, r8, r8, ror #29 │ │ │ │ + rsbseq r7, r8, r4, ror lr │ │ │ │ + @ instruction: 0x00785e94 │ │ │ │ + rsbseq r7, r8, r0, lsr #28 │ │ │ │ + rsbseq r5, r8, r8, asr #28 │ │ │ │ + rsbseq r5, r8, r8, asr lr │ │ │ │ + rsbseq r7, r8, r2, ror #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 121a30 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ ldrpl pc, [r4], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb095 │ │ │ │ @@ -85979,29 +85979,29 @@ │ │ │ │ blx feea48d0 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r8, r3, ip, ror #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r8, r3, ip, lsr r4 │ │ │ │ - rsbseq r5, r8, r6, lsr sp │ │ │ │ - ldrshteq r5, [r8], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r5, r8, ip, lsl fp │ │ │ │ - rsbseq r5, r8, r0, asr fp │ │ │ │ - ldrshteq r5, [r8], #-156 @ 0xffffff64 │ │ │ │ - ldrhteq r5, [r8], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r7, r8, r2, asr #18 │ │ │ │ - @ instruction: 0x0078599e │ │ │ │ - rsbseq r7, r8, r8, lsr #18 │ │ │ │ - rsbseq r5, r8, r0, lsl #19 │ │ │ │ - rsbseq r7, r8, sl, lsl #18 │ │ │ │ - rsbseq r5, r8, r6, ror #18 │ │ │ │ - ldrshteq r7, [r8], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r5, r8, r8, asr #18 │ │ │ │ - ldrsbteq r7, [r8], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r5, r8, lr, lsr sp │ │ │ │ + ldrshteq r5, [r8], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r5, r8, r4, lsr #22 │ │ │ │ + rsbseq r5, r8, r8, asr fp │ │ │ │ + rsbseq r5, r8, r4, lsl #20 │ │ │ │ + ldrhteq r5, [r8], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r7, r8, sl, asr #18 │ │ │ │ + rsbseq r5, r8, r6, lsr #19 │ │ │ │ + rsbseq r7, r8, r0, lsr r9 │ │ │ │ + rsbseq r5, r8, r8, lsl #19 │ │ │ │ + rsbseq r7, r8, r2, lsl r9 │ │ │ │ + rsbseq r5, r8, lr, ror #18 │ │ │ │ + ldrshteq r7, [r8], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r5, r8, r0, asr r9 │ │ │ │ + ldrsbteq r7, [r8], #-138 @ 0xffffff76 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r0, asr #24 │ │ │ │ strmi r4, [r2], r0, asr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -86066,16 +86066,16 @@ │ │ │ │ @ instruction: 0x46284659 │ │ │ │ blx 224a34 │ │ │ │ @ instruction: 0xf7aae7d7 │ │ │ │ svclt 0x0000ee92 │ │ │ │ addeq r7, r3, r0, lsl #31 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq r7, [r3], r6 │ │ │ │ - ldrshteq r5, [r8], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r7, r8, sl, lsl #15 │ │ │ │ + rsbseq r5, r8, r0, lsl #16 │ │ │ │ + @ instruction: 0x00787792 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a204c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0xf8dfb0a5 │ │ │ │ @ instruction: 0x468377b8 │ │ │ │ @@ -86571,43 +86571,43 @@ │ │ │ │ b fe9a51f8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ addeq r7, r3, r2, asr lr │ │ │ │ addeq r7, r3, r4, asr #28 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r5, r8, r8, lsl #14 │ │ │ │ - @ instruction: 0x0078769a │ │ │ │ + rsbseq r5, r8, r0, lsl r7 │ │ │ │ + rsbseq r7, r8, r2, lsr #13 │ │ │ │ umulleq r7, r3, r4, sp │ │ │ │ andeq r0, r0, r0, lsr sp │ │ │ │ andeq r0, r0, r4, lsl #22 │ │ │ │ andeq r0, r0, r0, lsr #31 │ │ │ │ - rsbseq r5, r8, lr, lsr r6 │ │ │ │ - rsbseq r5, r8, r4, lsr r6 │ │ │ │ + rsbseq r5, r8, r6, asr #12 │ │ │ │ + rsbseq r5, r8, ip, lsr r6 │ │ │ │ + rsbseq r5, r8, ip, ror r6 │ │ │ │ rsbseq r5, r8, r4, ror r6 │ │ │ │ - rsbseq r5, r8, ip, ror #12 │ │ │ │ - @ instruction: 0x00785594 │ │ │ │ - ldrshteq r5, [r8], #-0 │ │ │ │ - rsbseq r7, r8, sl, ror r0 │ │ │ │ - ldrsbteq r5, [r8], #-2 │ │ │ │ - rsbseq r7, r8, ip, asr r0 │ │ │ │ - ldrhteq r5, [r8], #-8 │ │ │ │ - rsbseq r7, r8, r4, asr #32 │ │ │ │ - rsbseq r5, r8, r0, lsr #1 │ │ │ │ - rsbseq r7, r8, sl, lsr #32 │ │ │ │ - rsbseq r5, r8, r6, lsl #1 │ │ │ │ - rsbseq r7, r8, r0, lsl r0 │ │ │ │ - rsbseq r5, r8, ip, rrx │ │ │ │ - ldrshteq r6, [r8], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r5, r8, r8, asr #32 │ │ │ │ - ldrsbteq r6, [r8], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r5, r8, ip, lsr #32 │ │ │ │ - ldrhteq r6, [r8], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r5, r8, r0, lsl r0 │ │ │ │ - @ instruction: 0x00786f9c │ │ │ │ + @ instruction: 0x0078559c │ │ │ │ + ldrshteq r5, [r8], #-8 │ │ │ │ + rsbseq r7, r8, r2, lsl #1 │ │ │ │ + ldrsbteq r5, [r8], #-10 │ │ │ │ + rsbseq r7, r8, r4, rrx │ │ │ │ + rsbseq r5, r8, r0, asr #1 │ │ │ │ + rsbseq r7, r8, ip, asr #32 │ │ │ │ + rsbseq r5, r8, r8, lsr #1 │ │ │ │ + rsbseq r7, r8, r2, lsr r0 │ │ │ │ + rsbseq r5, r8, lr, lsl #1 │ │ │ │ + rsbseq r7, r8, r8, lsl r0 │ │ │ │ + rsbseq r5, r8, r4, ror r0 │ │ │ │ + ldrshteq r6, [r8], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r5, r8, r0, asr r0 │ │ │ │ + ldrsbteq r6, [r8], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r5, r8, r4, lsr r0 │ │ │ │ + rsbseq r6, r8, r0, asr #31 │ │ │ │ + rsbseq r5, r8, r8, lsl r0 │ │ │ │ + rsbseq r6, r8, r4, lsr #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febbe5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0xb12c9c0c │ │ │ │ movwcs r9, #6669 @ 0x1a0d │ │ │ │ @ instruction: 0x46186013 │ │ │ │ @@ -86628,16 +86628,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r2], #704 @ 0x2c0 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7b04478 │ │ │ │ blls 166ab8 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq r4, r8, r0, lsl pc │ │ │ │ - @ instruction: 0x00786e9c │ │ │ │ + rsbseq r4, r8, r8, lsl pc │ │ │ │ + rsbseq r6, r8, r4, lsr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 122914 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0xf8d1b095 │ │ │ │ @ instruction: 0xf8dfb010 │ │ │ │ @@ -86945,29 +86945,29 @@ │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx a257f2 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r7, r3, r2, lsl #11 │ │ │ │ addeq r7, r3, r6, ror #10 │ │ │ │ - rsbseq r4, r8, lr, asr lr │ │ │ │ - rsbseq r4, r8, r6, lsl #28 │ │ │ │ - ldrhteq r4, [r8], #-190 @ 0xffffff42 │ │ │ │ - rsbseq r4, r8, r6, asr #21 │ │ │ │ - rsbseq r6, r8, r2, asr sl │ │ │ │ - rsbseq r4, r8, r8, lsr #21 │ │ │ │ - rsbseq r6, r8, r4, lsr sl │ │ │ │ - rsbseq r4, r8, sl, ror sl │ │ │ │ - rsbseq r6, r8, r4, lsl #20 │ │ │ │ - rsbseq r4, r8, r8, asr sl │ │ │ │ - rsbseq r6, r8, r2, ror #19 │ │ │ │ - rsbseq r4, r8, lr, lsr sl │ │ │ │ - rsbseq r6, r8, r8, asr #19 │ │ │ │ - rsbseq r4, r8, r4, lsr #20 │ │ │ │ - rsbseq r6, r8, lr, lsr #19 │ │ │ │ + rsbseq r4, r8, r6, ror #28 │ │ │ │ + rsbseq r4, r8, lr, lsl #28 │ │ │ │ + rsbseq r4, r8, r6, asr #23 │ │ │ │ + rsbseq r4, r8, lr, asr #21 │ │ │ │ + rsbseq r6, r8, sl, asr sl │ │ │ │ + ldrhteq r4, [r8], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r6, r8, ip, lsr sl │ │ │ │ + rsbseq r4, r8, r2, lsl #21 │ │ │ │ + rsbseq r6, r8, ip, lsl #20 │ │ │ │ + rsbseq r4, r8, r0, ror #20 │ │ │ │ + rsbseq r6, r8, sl, ror #19 │ │ │ │ + rsbseq r4, r8, r6, asr #20 │ │ │ │ + ldrsbteq r6, [r8], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r4, r8, ip, lsr #20 │ │ │ │ + ldrhteq r6, [r8], #-150 @ 0xffffff6a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [fp], r8, lsl #12 │ │ │ │ @ instruction: 0x27004691 │ │ │ │ @@ -87098,32 +87098,32 @@ │ │ │ │ ldmdami r6, {r1, r4, r5, r6, r7, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf934f7b0 │ │ │ │ stmdbls r1, {r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf7b04478 │ │ │ │ blls e635c │ │ │ │ svclt 0x0000e7a7 │ │ │ │ - rsbseq r4, r8, r6, lsl r9 │ │ │ │ - rsbseq r6, r8, r2, lsr #17 │ │ │ │ - rsbseq r4, r8, r0, asr #17 │ │ │ │ - rsbseq r6, r8, ip, asr #16 │ │ │ │ - rsbseq r4, r8, r2, lsr #17 │ │ │ │ - rsbseq r6, r8, lr, lsr #16 │ │ │ │ - rsbseq r4, r8, r6, lsl #17 │ │ │ │ - rsbseq r6, r8, r2, lsl r8 │ │ │ │ - rsbseq r4, r8, r2, ror #16 │ │ │ │ - rsbseq r6, r8, lr, ror #15 │ │ │ │ - rsbseq r4, r8, r6, asr #16 │ │ │ │ - ldrsbteq r6, [r8], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r4, r8, r8, lsl r8 │ │ │ │ - rsbseq r6, r8, r4, lsr #15 │ │ │ │ - ldrsbteq r4, [r8], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r6, r8, lr, asr r7 │ │ │ │ - ldrhteq r4, [r8], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r6, r8, r0, asr #14 │ │ │ │ + rsbseq r4, r8, lr, lsl r9 │ │ │ │ + rsbseq r6, r8, sl, lsr #17 │ │ │ │ + rsbseq r4, r8, r8, asr #17 │ │ │ │ + rsbseq r6, r8, r4, asr r8 │ │ │ │ + rsbseq r4, r8, sl, lsr #17 │ │ │ │ + rsbseq r6, r8, r6, lsr r8 │ │ │ │ + rsbseq r4, r8, lr, lsl #17 │ │ │ │ + rsbseq r6, r8, sl, lsl r8 │ │ │ │ + rsbseq r4, r8, sl, ror #16 │ │ │ │ + ldrshteq r6, [r8], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r4, r8, lr, asr #16 │ │ │ │ + ldrsbteq r6, [r8], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r4, r8, r0, lsr #16 │ │ │ │ + rsbseq r6, r8, ip, lsr #15 │ │ │ │ + ldrsbteq r4, [r8], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r6, r8, r6, ror #14 │ │ │ │ + ldrhteq r4, [r8], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r6, r8, r8, asr #14 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r9], fp, lsl #13 │ │ │ │ andsvs r2, r1, r0, lsl #2 │ │ │ │ @ instruction: 0x46066019 │ │ │ │ @@ -87213,26 +87213,26 @@ │ │ │ │ ldmdami r0, {r0, r1, r2, r4, r5, r7, ip, lr, pc} │ │ │ │ mvnne pc, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf84cf7b0 │ │ │ │ ldrtmi r4, [r9], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7b04478 │ │ │ │ ldr pc, [lr, r7, lsl #18]! │ │ │ │ - @ instruction: 0x00784694 │ │ │ │ - rsbseq r6, r8, r0, lsr #12 │ │ │ │ - rsbseq r4, r8, r4, ror #12 │ │ │ │ - ldrshteq r6, [r8], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r4, r8, ip, asr #12 │ │ │ │ - ldrsbteq r6, [r8], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r4, r8, r2, lsr r6 │ │ │ │ - ldrhteq r6, [r8], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r4, r8, sl, lsl #12 │ │ │ │ - @ instruction: 0x00786596 │ │ │ │ - rsbseq r4, r8, r4, ror #11 │ │ │ │ - rsbseq r6, r8, r0, ror r5 │ │ │ │ + @ instruction: 0x0078469c │ │ │ │ + rsbseq r6, r8, r8, lsr #12 │ │ │ │ + rsbseq r4, r8, ip, ror #12 │ │ │ │ + ldrshteq r6, [r8], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r4, r8, r4, asr r6 │ │ │ │ + rsbseq r6, r8, r0, ror #11 │ │ │ │ + rsbseq r4, r8, sl, lsr r6 │ │ │ │ + rsbseq r6, r8, r6, asr #11 │ │ │ │ + rsbseq r4, r8, r2, lsl r6 │ │ │ │ + @ instruction: 0x0078659e │ │ │ │ + rsbseq r4, r8, ip, ror #11 │ │ │ │ + rsbseq r6, r8, r8, ror r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, lr, lsl #18 │ │ │ │ ldrmi r2, [sl], r0, lsl #8 │ │ │ │ @ instruction: 0x4607601c │ │ │ │ @@ -87358,26 +87358,26 @@ │ │ │ │ mvnne pc, r2, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ @ instruction: 0xf7af300c │ │ │ │ stmdami lr, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xffe6f7af │ │ │ │ ldr r9, [r6, r1, lsl #22]! │ │ │ │ - rsbseq r4, r8, ip, asr #9 │ │ │ │ - rsbseq r6, r8, r8, asr r4 │ │ │ │ - rsbseq r4, r8, r2, lsr r4 │ │ │ │ - ldrhteq r6, [r8], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r4, r8, r6, lsl r4 │ │ │ │ - rsbseq r6, r8, r2, lsr #7 │ │ │ │ - ldrshteq r4, [r8], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r6, r8, r4, lsl #7 │ │ │ │ - rsbseq r4, r8, sl, asr #7 │ │ │ │ - rsbseq r6, r8, r6, asr r3 │ │ │ │ - rsbseq r4, r8, r2, lsr #7 │ │ │ │ - rsbseq r6, r8, lr, lsr #6 │ │ │ │ + ldrsbteq r4, [r8], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r6, r8, r0, ror #8 │ │ │ │ + rsbseq r4, r8, sl, lsr r4 │ │ │ │ + rsbseq r6, r8, r6, asr #7 │ │ │ │ + rsbseq r4, r8, lr, lsl r4 │ │ │ │ + rsbseq r6, r8, sl, lsr #7 │ │ │ │ + rsbseq r4, r8, r0, lsl #8 │ │ │ │ + rsbseq r6, r8, ip, lsl #7 │ │ │ │ + ldrsbteq r4, [r8], #-50 @ 0xffffffce │ │ │ │ + rsbseq r6, r8, lr, asr r3 │ │ │ │ + rsbseq r4, r8, sl, lsr #7 │ │ │ │ + rsbseq r6, r8, r6, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461cb093 │ │ │ │ strmi r4, [r6], -r4, lsr #23 │ │ │ │ andls r4, fp, #8, 12 @ 0x800000 │ │ │ │ @@ -87543,24 +87543,24 @@ │ │ │ │ svclt 0x00c82c00 │ │ │ │ @ instruction: 0xf73f46d9 │ │ │ │ strb sl, [sl], lr, ror #30 │ │ │ │ bl 226130 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq r6, [r3], r6 @ │ │ │ │ ldrdeq r6, [r3], r6 @ │ │ │ │ - rsbseq r4, r8, r8, asr #4 │ │ │ │ - ldrsbteq r6, [r8], #-26 @ 0xffffffe6 │ │ │ │ - ldrshteq r4, [r8], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r6, r8, sl, lsl #3 │ │ │ │ - rsbseq r4, r8, lr, lsr #2 │ │ │ │ - rsbseq r6, r8, r0, asr #1 │ │ │ │ - rsbseq r4, r8, ip, lsl #2 │ │ │ │ - @ instruction: 0x00786098 │ │ │ │ - ldrsbteq r4, [r8], #-8 │ │ │ │ - rsbseq r6, r8, r4, rrx │ │ │ │ + rsbseq r4, r8, r0, asr r2 │ │ │ │ + rsbseq r6, r8, r2, ror #3 │ │ │ │ + rsbseq r4, r8, r6, lsl #4 │ │ │ │ + @ instruction: 0x00786192 │ │ │ │ + rsbseq r4, r8, r6, lsr r1 │ │ │ │ + rsbseq r6, r8, r8, asr #1 │ │ │ │ + rsbseq r4, r8, r4, lsl r1 │ │ │ │ + rsbseq r6, r8, r0, lsr #1 │ │ │ │ + rsbseq r4, r8, r0, ror #1 │ │ │ │ + rsbseq r6, r8, ip, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febbf4c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ blls 2cf300 >::_M_default_append(unsigned int)@@Base+0x499fc> │ │ │ │ stcls 4, cr9, [fp], {2} │ │ │ │ @@ -87575,16 +87575,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7af300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ cdp2 7, 3, cr15, cr6, cr15, {5} │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - rsbseq r4, r8, r2, asr #32 │ │ │ │ - rsbseq r5, r8, lr, asr #31 │ │ │ │ + rsbseq r4, r8, sl, asr #32 │ │ │ │ + ldrsbteq r5, [r8], #-246 @ 0xffffff0a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febbf528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ strls r9, [r2], #-3081 @ 0xfffff3f7 │ │ │ │ @@ -87599,16 +87599,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [ip, #-700] @ 0xfffffd44 │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7af4478 │ │ │ │ blls 1e7b8c │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r3, r8, r4, ror #31 │ │ │ │ - rsbseq r5, r8, r0, ror pc │ │ │ │ + rsbseq r3, r8, ip, ror #31 │ │ │ │ + rsbseq r5, r8, r8, ror pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 123840 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1aa66c4 │ │ │ │ ldmibmi pc!, {r3, r7, r9, sl, lr} @ │ │ │ │ blmi ff039e04 │ │ │ │ @@ -87800,28 +87800,28 @@ │ │ │ │ @ instruction: 0xf7a9e72c │ │ │ │ svclt 0x0000e90a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addeq r6, r3, r0, ror #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq r3, [r8], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r3, r8, r6, lsr #30 │ │ │ │ + ldrhteq r3, [r8], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r3, r8, lr, lsr #30 │ │ │ │ addeq r6, r3, ip, lsl r5 │ │ │ │ - rsbseq r3, r8, sl, lsl #30 │ │ │ │ - ldrhteq r3, [r8], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r5, r8, sl, asr #26 │ │ │ │ - rsbseq r3, r8, r4, ror #26 │ │ │ │ - ldrshteq r5, [r8], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r3, r8, r6, lsl #26 │ │ │ │ - @ instruction: 0x00785c92 │ │ │ │ - rsbseq r3, r8, ip, ror #25 │ │ │ │ - rsbseq r5, r8, r8, ror ip │ │ │ │ - ldrsbteq r3, [r8], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r5, r8, lr, asr ip │ │ │ │ + rsbseq r3, r8, r2, lsl pc │ │ │ │ + rsbseq r3, r8, r6, asr #27 │ │ │ │ + rsbseq r5, r8, r2, asr sp │ │ │ │ + rsbseq r3, r8, ip, ror #26 │ │ │ │ + ldrshteq r5, [r8], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r3, r8, lr, lsl #26 │ │ │ │ + @ instruction: 0x00785c9a │ │ │ │ + ldrshteq r3, [r8], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r5, r8, r0, lsl #25 │ │ │ │ + ldrsbteq r3, [r8], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r5, r8, r6, ror #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a3b94 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x460db093 │ │ │ │ @ instruction: 0x4628f8df │ │ │ │ @@ -88217,29 +88217,29 @@ │ │ │ │ @ instruction: 0xf7af300c │ │ │ │ ldmdami r3, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7af4478 │ │ │ │ @ instruction: 0xe7d3f933 │ │ │ │ addeq r6, r3, sl, lsl #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrshteq r3, [r8], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r3, r8, ip, lsr #23 │ │ │ │ - rsbseq r3, r8, sl, lsl r9 │ │ │ │ + rsbseq r3, r8, r2, lsl #24 │ │ │ │ + ldrhteq r3, [r8], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r3, r8, r2, lsr #18 │ │ │ │ addeq r5, r3, lr, lsr #31 │ │ │ │ - ldrshteq r3, [r8], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r3, r8, r0, asr #13 │ │ │ │ - rsbseq r5, r8, ip, asr #12 │ │ │ │ - @ instruction: 0x00783694 │ │ │ │ - rsbseq r5, r8, lr, lsl r6 │ │ │ │ - rsbseq r3, r8, r6, ror r6 │ │ │ │ - rsbseq r5, r8, r0, lsl #12 │ │ │ │ - rsbseq r3, r8, r8, asr r6 │ │ │ │ - rsbseq r5, r8, r2, ror #11 │ │ │ │ - rsbseq r3, r8, lr, lsr r6 │ │ │ │ - rsbseq r5, r8, r8, asr #11 │ │ │ │ + ldrshteq r3, [r8], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r3, r8, r8, asr #13 │ │ │ │ + rsbseq r5, r8, r4, asr r6 │ │ │ │ + @ instruction: 0x0078369c │ │ │ │ + rsbseq r5, r8, r6, lsr #12 │ │ │ │ + rsbseq r3, r8, lr, ror r6 │ │ │ │ + rsbseq r5, r8, r8, lsl #12 │ │ │ │ + rsbseq r3, r8, r0, ror #12 │ │ │ │ + rsbseq r5, r8, sl, ror #11 │ │ │ │ + rsbseq r3, r8, r6, asr #12 │ │ │ │ + ldrsbteq r5, [r8], #-80 @ 0xffffffb0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 12421c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ pkhbtmi fp, r8, r9, lsl #1 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @@ -89059,53 +89059,53 @@ │ │ │ │ blls 29503c >::_M_default_append(unsigned int)@@Base+0xf738> │ │ │ │ blls ab13a8 │ │ │ │ svclt 0x00a8429d │ │ │ │ ldrb r4, [fp, #-1565]! @ 0xfffff9e3 │ │ │ │ ldrb r4, [r9, #-1621]! @ 0xfffff9ab │ │ │ │ addeq r5, r3, r6, ror ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, r8, r6, ror #10 │ │ │ │ - rsbseq r3, r8, r2, ror r5 │ │ │ │ + rsbseq r3, r8, lr, ror #10 │ │ │ │ + rsbseq r3, r8, sl, ror r5 │ │ │ │ + rsbseq r3, r8, sl, ror #10 │ │ │ │ rsbseq r3, r8, r2, ror #10 │ │ │ │ - rsbseq r3, r8, sl, asr r5 │ │ │ │ - rsbseq r3, r8, r6, lsl #7 │ │ │ │ - rsbseq r3, r8, sl, ror r3 │ │ │ │ - rsbseq r3, r8, r4, ror r3 │ │ │ │ - ldrhteq r3, [r8], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r2, r8, lr, lsl #31 │ │ │ │ - rsbseq r4, r8, r8, lsl pc │ │ │ │ + rsbseq r3, r8, lr, lsl #7 │ │ │ │ + rsbseq r3, r8, r2, lsl #7 │ │ │ │ + rsbseq r3, r8, ip, ror r3 │ │ │ │ + rsbseq r3, r8, r0, asr #3 │ │ │ │ + @ instruction: 0x00782f96 │ │ │ │ + rsbseq r4, r8, r0, lsr #30 │ │ │ │ addeq r5, r3, lr, lsr #12 │ │ │ │ - rsbseq r2, r8, ip, ror #29 │ │ │ │ - rsbseq r2, r8, r0, ror #27 │ │ │ │ + ldrshteq r2, [r8], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r2, r8, r8, ror #27 │ │ │ │ + ldrhteq r2, [r8], #-218 @ 0xffffff26 │ │ │ │ ldrhteq r2, [r8], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r2, r8, sl, lsr #27 │ │ │ │ + rsbseq r2, r8, r6, lsr #27 │ │ │ │ @ instruction: 0x00782d9e │ │ │ │ - @ instruction: 0x00782d96 │ │ │ │ - ldrsbteq r2, [r8], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r2, r8, lr, ror sl │ │ │ │ - rsbseq r4, r8, sl, lsl #20 │ │ │ │ - rsbseq r2, r8, ip, lsr #20 │ │ │ │ - ldrhteq r4, [r8], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r2, r8, ip, lsl #19 │ │ │ │ - rsbseq r4, r8, r8, lsl r9 │ │ │ │ - rsbseq r2, r8, r4, asr r9 │ │ │ │ - rsbseq r4, r8, r0, ror #17 │ │ │ │ - rsbseq r2, r8, ip, lsr #18 │ │ │ │ - ldrhteq r4, [r8], #-134 @ 0xffffff7a │ │ │ │ + ldrsbteq r2, [r8], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r2, r8, r6, lsl #21 │ │ │ │ + rsbseq r4, r8, r2, lsl sl │ │ │ │ + rsbseq r2, r8, r4, lsr sl │ │ │ │ + ldrhteq r4, [r8], #-158 @ 0xffffff62 │ │ │ │ + @ instruction: 0x00782994 │ │ │ │ + rsbseq r4, r8, r0, lsr #18 │ │ │ │ + rsbseq r2, r8, ip, asr r9 │ │ │ │ + rsbseq r4, r8, r8, ror #17 │ │ │ │ + rsbseq r2, r8, r4, lsr r9 │ │ │ │ + ldrhteq r4, [r8], #-142 @ 0xffffff72 │ │ │ │ ldrtmi r4, [r1], -r8, lsl #16 │ │ │ │ bcc 65bfc │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf99af7ae │ │ │ │ @ instruction: 0xf04f4805 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 15a798c │ │ │ │ @ instruction: 0xf7a7e477 │ │ │ │ svclt 0x0000eee0 │ │ │ │ - rsbseq r2, r8, r0, lsl #17 │ │ │ │ - rsbseq r4, r8, sl, lsl #16 │ │ │ │ + rsbseq r2, r8, r8, lsl #17 │ │ │ │ + rsbseq r4, r8, r2, lsl r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febc0cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ @ instruction: 0xf778f0ae │ │ │ │ @@ -89194,26 +89194,26 @@ │ │ │ │ ldmdami r0, {r0, r1, r3, r4, r6, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8d4f7ae │ │ │ │ stmdbls fp, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7ae4478 │ │ │ │ blls 36829c >::_M_default_append(unsigned int)@@Base+0xe2998> │ │ │ │ svclt 0x0000e750 │ │ │ │ - ldrhteq r2, [r8], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r4, r8, lr, lsr r7 │ │ │ │ - @ instruction: 0x00782794 │ │ │ │ - rsbseq r4, r8, r0, lsr #14 │ │ │ │ - rsbseq r2, r8, lr, asr #14 │ │ │ │ - ldrsbteq r4, [r8], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r2, r8, r0, lsr r7 │ │ │ │ - ldrhteq r4, [r8], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r2, r8, r2, lsl r7 │ │ │ │ - @ instruction: 0x0078469e │ │ │ │ - ldrshteq r2, [r8], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r4, r8, r0, lsl #13 │ │ │ │ + ldrhteq r2, [r8], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r4, r8, r6, asr #14 │ │ │ │ + @ instruction: 0x0078279c │ │ │ │ + rsbseq r4, r8, r8, lsr #14 │ │ │ │ + rsbseq r2, r8, r6, asr r7 │ │ │ │ + rsbseq r4, r8, r2, ror #13 │ │ │ │ + rsbseq r2, r8, r8, lsr r7 │ │ │ │ + rsbseq r4, r8, r4, asr #13 │ │ │ │ + rsbseq r2, r8, sl, lsl r7 │ │ │ │ + rsbseq r4, r8, r6, lsr #13 │ │ │ │ + ldrshteq r2, [r8], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r4, r8, r8, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 225154 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ ldrmi fp, [r6], -r9, lsr #1 │ │ │ │ @ instruction: 0x469a4abb │ │ │ │ @@ -89402,17 +89402,17 @@ │ │ │ │ cdp 5, 11, cr9, cr6, cr10, {0} │ │ │ │ movwls r9, #47872 @ 0xbb00 │ │ │ │ svclt 0x0000e00f │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addeq r4, r3, r8, asr #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, r8, ip, asr r6 │ │ │ │ - ldrshteq r2, [r8], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r2, r8, ip, ror #7 │ │ │ │ + rsbseq r2, r8, r4, ror #12 │ │ │ │ + rsbseq r2, r8, r2, lsl #12 │ │ │ │ + ldrshteq r2, [r8], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf855469b │ │ │ │ strtmi r3, [r1], -r4, lsl #30 │ │ │ │ ldc 6, cr4, [r3, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0af8b28 │ │ │ │ vsli.16 d15, d23, #2 │ │ │ │ ldmdavs sl!, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf5026d83 │ │ │ │ @@ -89636,15 +89636,15 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbseq r2, r8, r6, lsr #6 │ │ │ │ + rsbseq r2, r8, lr, lsr #6 │ │ │ │ @ instruction: 0xffff909d │ │ │ │ blvc 1259ac │ │ │ │ blvs 1259b4 │ │ │ │ blvs ff265e30 │ │ │ │ blx 4a5f28 │ │ │ │ stmiavs r1!, {sl, ip, lr, pc} │ │ │ │ strmi r6, [ip], -sp, asr #17 │ │ │ │ @@ -90434,61 +90434,61 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff26f7ac │ │ │ │ @ instruction: 0xf04f4832 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffe0f7ac │ │ │ │ @ instruction: 0xf7a6e7e0 │ │ │ │ svclt 0x0000ec6c │ │ │ │ - rsbseq r1, r8, lr, lsl #29 │ │ │ │ - rsbseq r1, r8, r4, asr lr │ │ │ │ - rsbseq r3, r8, r8, ror #27 │ │ │ │ + @ instruction: 0x00781e96 │ │ │ │ + rsbseq r1, r8, ip, asr lr │ │ │ │ + ldrshteq r3, [r8], #-208 @ 0xffffff30 │ │ │ │ ldrdeq r4, [r3], sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq r1, [r8], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r3, r8, r8, ror #26 │ │ │ │ - rsbseq r1, r8, r0, lsl #27 │ │ │ │ - rsbseq r1, r8, r2, asr #23 │ │ │ │ - rsbseq r3, r8, ip, asr #22 │ │ │ │ - rsbseq r1, r8, r0, lsr #23 │ │ │ │ - rsbseq r3, r8, sl, lsr #22 │ │ │ │ - @ instruction: 0x00781b90 │ │ │ │ + rsbseq r1, r8, r6, ror #27 │ │ │ │ + rsbseq r3, r8, r0, ror sp │ │ │ │ + rsbseq r1, r8, r8, lsl #27 │ │ │ │ + rsbseq r1, r8, sl, asr #23 │ │ │ │ + rsbseq r3, r8, r4, asr fp │ │ │ │ + rsbseq r1, r8, r8, lsr #23 │ │ │ │ + rsbseq r3, r8, r2, lsr fp │ │ │ │ + @ instruction: 0x00781b98 │ │ │ │ + rsbseq r1, r8, lr, asr #19 │ │ │ │ rsbseq r1, r8, r6, asr #19 │ │ │ │ - ldrhteq r1, [r8], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r1, r8, r0, ror r6 │ │ │ │ - ldrshteq r3, [r8], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r1, r8, r6, asr r6 │ │ │ │ - rsbseq r3, r8, r2, ror #11 │ │ │ │ - rsbseq r1, r8, r4, lsl r6 │ │ │ │ - rsbseq r3, r8, r0, lsr #11 │ │ │ │ - rsbseq r1, r8, r4, ror #11 │ │ │ │ - rsbseq r3, r8, r0, ror r5 │ │ │ │ + rsbseq r1, r8, r8, ror r6 │ │ │ │ + rsbseq r3, r8, r4, lsl #12 │ │ │ │ + rsbseq r1, r8, lr, asr r6 │ │ │ │ + rsbseq r3, r8, sl, ror #11 │ │ │ │ + rsbseq r1, r8, ip, lsl r6 │ │ │ │ + rsbseq r3, r8, r8, lsr #11 │ │ │ │ + rsbseq r1, r8, ip, ror #11 │ │ │ │ + rsbseq r3, r8, r8, ror r5 │ │ │ │ @ instruction: 0xffff85af │ │ │ │ @ instruction: 0xffff8575 │ │ │ │ - ldrshteq r1, [r8], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r3, r8, sl, lsl #9 │ │ │ │ - rsbseq r1, r8, r4, ror #9 │ │ │ │ - rsbseq r3, r8, lr, ror #8 │ │ │ │ - rsbseq r1, r8, r0, asr #9 │ │ │ │ - rsbseq r3, r8, ip, asr #8 │ │ │ │ - rsbseq r1, r8, r2, lsr #9 │ │ │ │ - rsbseq r3, r8, lr, lsr #8 │ │ │ │ - rsbseq r1, r8, ip, ror r4 │ │ │ │ - rsbseq r3, r8, r8, lsl #8 │ │ │ │ - rsbseq r1, r8, r4, lsr #8 │ │ │ │ - ldrhteq r3, [r8], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r1, r8, r8, lsl #8 │ │ │ │ - @ instruction: 0x00783394 │ │ │ │ - rsbseq r1, r8, ip, ror #7 │ │ │ │ - rsbseq r3, r8, r8, ror r3 │ │ │ │ - ldrsbteq r1, [r8], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r3, r8, lr, asr r3 │ │ │ │ - ldrhteq r1, [r8], #-50 @ 0xffffffce │ │ │ │ - rsbseq r3, r8, ip, lsr r3 │ │ │ │ - @ instruction: 0x00781398 │ │ │ │ - rsbseq r3, r8, r2, lsr #6 │ │ │ │ + rsbseq r1, r8, r6, lsl #10 │ │ │ │ + @ instruction: 0x00783492 │ │ │ │ + rsbseq r1, r8, ip, ror #9 │ │ │ │ + rsbseq r3, r8, r6, ror r4 │ │ │ │ + rsbseq r1, r8, r8, asr #9 │ │ │ │ + rsbseq r3, r8, r4, asr r4 │ │ │ │ + rsbseq r1, r8, sl, lsr #9 │ │ │ │ + rsbseq r3, r8, r6, lsr r4 │ │ │ │ + rsbseq r1, r8, r4, lsl #9 │ │ │ │ + rsbseq r3, r8, r0, lsl r4 │ │ │ │ + rsbseq r1, r8, ip, lsr #8 │ │ │ │ + ldrhteq r3, [r8], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r1, r8, r0, lsl r4 │ │ │ │ + @ instruction: 0x0078339c │ │ │ │ + ldrshteq r1, [r8], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r3, r8, r0, lsl #7 │ │ │ │ + ldrsbteq r1, [r8], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r3, r8, r6, ror #6 │ │ │ │ + ldrhteq r1, [r8], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r3, r8, r4, asr #6 │ │ │ │ + rsbseq r1, r8, r0, lsr #7 │ │ │ │ + rsbseq r3, r8, sl, lsr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 126540 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 18a93c4 │ │ │ │ ldclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ @ instruction: 0x46984617 │ │ │ │ @@ -90760,30 +90760,30 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [sl, #-688] @ 0xfffffd50 │ │ │ │ @ instruction: 0xf7a6e5fd │ │ │ │ svclt 0x0000e9e6 │ │ │ │ addeq r3, r3, r8, asr r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r3, r3, lr, lsr #18 │ │ │ │ - rsbseq r1, r8, lr, asr r2 │ │ │ │ - rsbseq r1, r8, r0, ror #3 │ │ │ │ - rsbseq r1, r8, sl, asr #2 │ │ │ │ - @ instruction: 0x0078109a │ │ │ │ + rsbseq r1, r8, r6, ror #4 │ │ │ │ + rsbseq r1, r8, r8, ror #3 │ │ │ │ + rsbseq r1, r8, r2, asr r1 │ │ │ │ + rsbseq r1, r8, r2, lsr #1 │ │ │ │ @ instruction: 0xffff80d9 │ │ │ │ @ instruction: 0xffff8095 │ │ │ │ @ instruction: 0xffff8087 │ │ │ │ @ instruction: 0xffff8065 │ │ │ │ @ instruction: 0xffff99f3 │ │ │ │ - rsbseq r1, r8, r2, lsl #1 │ │ │ │ - ldrsbteq r0, [r8], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r0, r8, lr, lsl #31 │ │ │ │ - ldrsbteq r0, [r8], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r2, r8, lr, asr lr │ │ │ │ - rsbseq r0, r8, ip, lsl #29 │ │ │ │ - rsbseq r2, r8, r6, lsl lr │ │ │ │ + rsbseq r1, r8, sl, lsl #1 │ │ │ │ + rsbseq r0, r8, r6, ror #31 │ │ │ │ + @ instruction: 0x00780f96 │ │ │ │ + ldrsbteq r0, [r8], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r2, r8, r6, ror #28 │ │ │ │ + @ instruction: 0x00780e94 │ │ │ │ + rsbseq r2, r8, lr, lsl lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a69dc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ pkhbtmi r6, r8, r8, lsl #25 │ │ │ │ @@ -91588,43 +91588,43 @@ │ │ │ │ ldrtmi r4, [r1], -r2, lsr #16 │ │ │ │ @ instruction: 0xf7ab4478 │ │ │ │ str pc, [fp], #3809 @ 0xee1 │ │ │ │ blge aa68f4 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strtmi r9, [r3], r8, lsl #10 │ │ │ │ svclt 0x0000e04e │ │ │ │ - rsbseq r0, r8, r4, ror #27 │ │ │ │ + rsbseq r0, r8, ip, ror #27 │ │ │ │ addeq r3, r3, ip, lsr #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ + rsbseq r0, r8, r6, ror #26 │ │ │ │ rsbseq r0, r8, lr, asr sp │ │ │ │ rsbseq r0, r8, r6, asr sp │ │ │ │ - rsbseq r0, r8, lr, asr #26 │ │ │ │ - rsbseq r0, r8, r0, lsl #25 │ │ │ │ - rsbseq r0, r8, r0, ror #23 │ │ │ │ - rsbseq r0, r8, r6, asr fp │ │ │ │ - rsbseq r0, r8, ip, asr #19 │ │ │ │ - rsbseq r2, r8, r6, asr r9 │ │ │ │ - rsbseq r0, r8, r0, lsl #17 │ │ │ │ - rsbseq r2, r8, sl, lsl #16 │ │ │ │ + rsbseq r0, r8, r8, lsl #25 │ │ │ │ + rsbseq r0, r8, r8, ror #23 │ │ │ │ + rsbseq r0, r8, lr, asr fp │ │ │ │ + ldrsbteq r0, [r8], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r2, r8, lr, asr r9 │ │ │ │ + rsbseq r0, r8, r8, lsl #17 │ │ │ │ + rsbseq r2, r8, r2, lsl r8 │ │ │ │ addeq r2, r3, r0, lsr #30 │ │ │ │ - rsbseq r0, r8, ip, ror #15 │ │ │ │ - rsbseq r2, r8, r6, ror r7 │ │ │ │ + ldrshteq r0, [r8], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r2, r8, lr, ror r7 │ │ │ │ + rsbseq r0, r8, lr, ror #14 │ │ │ │ rsbseq r0, r8, r6, ror #14 │ │ │ │ rsbseq r0, r8, lr, asr r7 │ │ │ │ - rsbseq r0, r8, r6, asr r7 │ │ │ │ - rsbseq r0, r8, ip, ror #10 │ │ │ │ - rsbseq r0, r8, ip, asr #9 │ │ │ │ - rsbseq r0, r8, r0, asr r4 │ │ │ │ - rsbseq r0, r8, lr, ror #6 │ │ │ │ - ldrshteq r2, [r8], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r0, r8, r6, lsl #6 │ │ │ │ - @ instruction: 0x00782292 │ │ │ │ - ldrhteq r0, [r8], #-20 @ 0xffffffec │ │ │ │ - @ instruction: 0x00780198 │ │ │ │ - rsbseq r2, r8, r4, lsr #2 │ │ │ │ + rsbseq r0, r8, r4, ror r5 │ │ │ │ + ldrsbteq r0, [r8], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r0, r8, r8, asr r4 │ │ │ │ + rsbseq r0, r8, r6, ror r3 │ │ │ │ + rsbseq r2, r8, r2, lsl #6 │ │ │ │ + rsbseq r0, r8, lr, lsl #6 │ │ │ │ + @ instruction: 0x0078229a │ │ │ │ + ldrhteq r0, [r8], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r0, r8, r0, lsr #3 │ │ │ │ + rsbseq r2, r8, ip, lsr #2 │ │ │ │ ldrbmi r9, [r1], -r9, lsr #22 │ │ │ │ @ instruction: 0x46584632 │ │ │ │ vmov.32 d0[0], r1 │ │ │ │ @ instruction: 0xeeb83a10 │ │ │ │ @ instruction: 0xf0ac0bc0 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r7, sl, ip, sp, lr, pc} │ │ │ │ blls 1608e4 │ │ │ │ @@ -91684,20 +91684,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r2, #-684]! @ 0xfffffd54 │ │ │ │ @ instruction: 0xf04f4809 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 7, 1, cr15, cr12, cr11, {5} │ │ │ │ @ instruction: 0xf7a5e7de │ │ │ │ svclt 0x0000eaa8 │ │ │ │ - rsbseq r0, r8, r0, asr r0 │ │ │ │ - ldrsbteq r1, [r8], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r0, r8, r0, lsr r0 │ │ │ │ - ldrhteq r1, [r8], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r0, r8, r0, lsl r0 │ │ │ │ - @ instruction: 0x00781f9a │ │ │ │ + rsbseq r0, r8, r8, asr r0 │ │ │ │ + rsbseq r1, r8, r2, ror #31 │ │ │ │ + rsbseq r0, r8, r8, lsr r0 │ │ │ │ + rsbseq r1, r8, r2, asr #31 │ │ │ │ + rsbseq r0, r8, r8, lsl r0 │ │ │ │ + rsbseq r1, r8, r2, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a7824 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ strmi fp, [r3], sp, lsr #1 │ │ │ │ stceq 1, cr15, [r0], {178} @ 0xb2 │ │ │ │ @@ -92364,36 +92364,36 @@ │ │ │ │ @ instruction: 0xf7ab300c │ │ │ │ ldmdami sl, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8cef7ab │ │ │ │ svclt 0x0000e698 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ - ldrhteq pc, [r7], #-250 @ 0xffffff06 @ │ │ │ │ - rsbseq pc, r7, sl, ror #27 │ │ │ │ - ldrsbteq pc, [r7], #-222 @ 0xffffff22 @ │ │ │ │ - ldrsbteq pc, [r7], #-210 @ 0xffffff2e @ │ │ │ │ - rsbseq pc, r7, r0, asr r7 @ │ │ │ │ - ldrsbteq r1, [r8], #-108 @ 0xffffff94 │ │ │ │ - rsbseq pc, r7, r8, lsr r7 @ │ │ │ │ - rsbseq r1, r8, r4, asr #13 │ │ │ │ - rsbseq pc, r7, r8, ror r6 @ │ │ │ │ - rsbseq r1, r8, r4, lsl #12 │ │ │ │ - ldrshteq pc, [r7], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbseq r1, r8, sl, lsl #11 │ │ │ │ - rsbseq pc, r7, r2, ror #11 │ │ │ │ - rsbseq r1, r8, lr, ror #10 │ │ │ │ - rsbseq pc, r7, r6, asr #11 │ │ │ │ - rsbseq r1, r8, r2, asr r5 │ │ │ │ - rsbseq pc, r7, sl, lsr #11 │ │ │ │ - rsbseq r1, r8, r6, lsr r5 │ │ │ │ - rsbseq pc, r7, lr, lsl #11 │ │ │ │ - rsbseq r1, r8, sl, lsl r5 │ │ │ │ - rsbseq pc, r7, r2, ror r5 @ │ │ │ │ - ldrshteq r1, [r8], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq pc, r7, r2, asr #31 │ │ │ │ + ldrshteq pc, [r7], #-210 @ 0xffffff2e @ │ │ │ │ + rsbseq pc, r7, r6, ror #27 │ │ │ │ + ldrsbteq pc, [r7], #-218 @ 0xffffff26 @ │ │ │ │ + rsbseq pc, r7, r8, asr r7 @ │ │ │ │ + rsbseq r1, r8, r4, ror #13 │ │ │ │ + rsbseq pc, r7, r0, asr #14 │ │ │ │ + rsbseq r1, r8, ip, asr #13 │ │ │ │ + rsbseq pc, r7, r0, lsl #13 │ │ │ │ + rsbseq r1, r8, ip, lsl #12 │ │ │ │ + rsbseq pc, r7, r6, lsl #12 │ │ │ │ + @ instruction: 0x00781592 │ │ │ │ + rsbseq pc, r7, sl, ror #11 │ │ │ │ + rsbseq r1, r8, r6, ror r5 │ │ │ │ + rsbseq pc, r7, lr, asr #11 │ │ │ │ + rsbseq r1, r8, sl, asr r5 │ │ │ │ + ldrhteq pc, [r7], #-82 @ 0xffffffae @ │ │ │ │ + rsbseq r1, r8, lr, lsr r5 │ │ │ │ + @ instruction: 0x0077f596 │ │ │ │ + rsbseq r1, r8, r2, lsr #10 │ │ │ │ + rsbseq pc, r7, sl, ror r5 @ │ │ │ │ + rsbseq r1, r8, r6, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 128304 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ mcrrls 0, 10, fp, sl, cr13 │ │ │ │ stccs 8, cr6, [r0], {36} @ 0x24 │ │ │ │ @@ -92718,15 +92718,15 @@ │ │ │ │ smlabteq r0, r1, fp, lr │ │ │ │ stmdals lr, {r0, r1, r2, r4, r9, fp, ip, pc} │ │ │ │ mvnvc lr, r1, lsr #20 │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ bl 117338c │ │ │ │ @ instruction: 0xf7a571e1 │ │ │ │ ldcls 8, cr14, [r1], {198} @ 0xc6 │ │ │ │ - bne 893800 │ │ │ │ + bne 893800 │ │ │ │ blle fe53dd80 │ │ │ │ @ instruction: 0xf8539b3d │ │ │ │ addsmi r3, r8, #39 @ 0x27 │ │ │ │ b 13647e4 │ │ │ │ @ instruction: 0xf5b30304 │ │ │ │ svclt 0x003f4f00 │ │ │ │ @ instruction: 0xf64f4622 │ │ │ │ @@ -93018,36 +93018,36 @@ │ │ │ │ blx ffeab6b4 │ │ │ │ @ instruction: 0x4621481a │ │ │ │ @ instruction: 0xf7aa4478 │ │ │ │ ldrb pc, [r1, #-2995] @ 0xfffff44d @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ - ldrsbteq pc, [r7], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbseq pc, r7, r4, ror #9 │ │ │ │ + rsbseq pc, r7, r6, lsl r3 @ │ │ │ │ rsbseq pc, r7, lr, lsl #6 │ │ │ │ rsbseq pc, r7, r6, lsl #6 │ │ │ │ - ldrshteq pc, [r7], #-46 @ 0xffffffd2 @ │ │ │ │ - ldrshteq lr, [r7], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r0, r8, lr, ror ip │ │ │ │ - ldrhteq lr, [r7], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r0, r8, lr, lsr ip │ │ │ │ - @ instruction: 0x0077ec9a │ │ │ │ - rsbseq r0, r8, r6, lsr #24 │ │ │ │ - rsbseq lr, r7, r0, lsl #25 │ │ │ │ - rsbseq r0, r8, ip, lsl #24 │ │ │ │ - rsbseq lr, r7, r6, ror #24 │ │ │ │ - ldrshteq r0, [r8], #-178 @ 0xffffff4e │ │ │ │ - rsbseq lr, r7, r6, lsr #24 │ │ │ │ - ldrhteq r0, [r8], #-178 @ 0xffffff4e │ │ │ │ - rsbseq lr, r7, r8, asr #23 │ │ │ │ - rsbseq r0, r8, r4, asr fp │ │ │ │ - @ instruction: 0x0077eb9c │ │ │ │ - rsbseq r0, r8, r8, lsr #22 │ │ │ │ - rsbseq lr, r7, ip, lsr fp │ │ │ │ - rsbseq r0, r8, r8, asr #21 │ │ │ │ + ldrshteq lr, [r7], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r0, r8, r6, lsl #25 │ │ │ │ + ldrhteq lr, [r7], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r0, r8, r6, asr #24 │ │ │ │ + rsbseq lr, r7, r2, lsr #25 │ │ │ │ + rsbseq r0, r8, lr, lsr #24 │ │ │ │ + rsbseq lr, r7, r8, lsl #25 │ │ │ │ + rsbseq r0, r8, r4, lsl ip │ │ │ │ + rsbseq lr, r7, lr, ror #24 │ │ │ │ + ldrshteq r0, [r8], #-186 @ 0xffffff46 │ │ │ │ + rsbseq lr, r7, lr, lsr #24 │ │ │ │ + ldrhteq r0, [r8], #-186 @ 0xffffff46 │ │ │ │ + ldrsbteq lr, [r7], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r0, r8, ip, asr fp │ │ │ │ + rsbseq lr, r7, r4, lsr #23 │ │ │ │ + rsbseq r0, r8, r0, lsr fp │ │ │ │ + rsbseq lr, r7, r4, asr #22 │ │ │ │ + ldrsbteq r0, [r8], #-160 @ 0xffffff60 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 128d3c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldcpl 8, cr15, [r0], #-892 @ 0xfffffc84 │ │ │ │ @ instruction: 0xf8dfb0c5 │ │ │ │ @@ -93829,42 +93829,42 @@ │ │ │ │ vpmax.f32 d16, d1, d0 │ │ │ │ @ instruction: 0x46b180b4 │ │ │ │ @ instruction: 0x462ee7b2 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ addeq r1, r3, r0, ror #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r1, r3, r6, lsl r1 │ │ │ │ - rsbseq lr, r7, lr, lsl #20 │ │ │ │ - ldrsbteq lr, [r7], #-146 @ 0xffffff6e │ │ │ │ - rsbseq lr, r7, r6, asr r7 │ │ │ │ - rsbseq lr, r7, r2, lsl #14 │ │ │ │ - rsbseq r0, r8, ip, lsl #13 │ │ │ │ - rsbseq lr, r7, r8, lsl #14 │ │ │ │ - ldrhteq lr, [r7], #-70 @ 0xffffffba │ │ │ │ - rsbseq r0, r8, lr, lsr r4 │ │ │ │ - @ instruction: 0x0077e498 │ │ │ │ - rsbseq r0, r8, r0, lsr #8 │ │ │ │ - rsbseq lr, r7, r4, ror r4 │ │ │ │ - ldrshteq r0, [r8], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq lr, r7, r6, asr r4 │ │ │ │ - ldrsbteq r0, [r8], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq lr, r7, r6, ror #7 │ │ │ │ - ldrsbteq lr, [r7], #-32 @ 0xffffffe0 │ │ │ │ - @ instruction: 0x0077e294 │ │ │ │ - rsbseq lr, r7, lr, lsr r1 │ │ │ │ + rsbseq lr, r7, r6, lsl sl │ │ │ │ + ldrsbteq lr, [r7], #-154 @ 0xffffff66 │ │ │ │ + rsbseq lr, r7, lr, asr r7 │ │ │ │ + rsbseq lr, r7, sl, lsl #14 │ │ │ │ + @ instruction: 0x00780694 │ │ │ │ + rsbseq lr, r7, r0, lsl r7 │ │ │ │ + ldrhteq lr, [r7], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r0, r8, r6, asr #8 │ │ │ │ + rsbseq lr, r7, r0, lsr #9 │ │ │ │ + rsbseq r0, r8, r8, lsr #8 │ │ │ │ + rsbseq lr, r7, ip, ror r4 │ │ │ │ + rsbseq r0, r8, r4, lsl #8 │ │ │ │ + rsbseq lr, r7, lr, asr r4 │ │ │ │ + rsbseq r0, r8, r6, ror #7 │ │ │ │ + rsbseq lr, r7, lr, ror #7 │ │ │ │ + ldrsbteq lr, [r7], #-40 @ 0xffffffd8 │ │ │ │ + @ instruction: 0x0077e29c │ │ │ │ + rsbseq lr, r7, r6, asr #2 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ blls 99978c │ │ │ │ blcs 88994 │ │ │ │ addshi pc, sl, r0 │ │ │ │ @ instruction: 0x46409b1a │ │ │ │ blls 79315c │ │ │ │ blls 9d315c │ │ │ │ blls a1315c │ │ │ │ - blls 89315c │ │ │ │ + blls 89315c │ │ │ │ blls 15d3158 │ │ │ │ blls 1593158 │ │ │ │ blls 1553158 │ │ │ │ blls 8d3158 │ │ │ │ blls 853158 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ movwls r9, #27158 @ 0x6a16 │ │ │ │ @@ -94440,15 +94440,15 @@ │ │ │ │ blls a13a64 │ │ │ │ blls 1553a64 │ │ │ │ blls 8d3a50 │ │ │ │ blls 993a50 │ │ │ │ andlt lr, r4, sp, asr #19 │ │ │ │ bls 7c0758 │ │ │ │ movwls r6, #27867 @ 0x6cdb │ │ │ │ - blls 8552b8 │ │ │ │ + blls 8552b8 │ │ │ │ mcr2 7, 2, pc, cr0, cr10, {7} @ │ │ │ │ stmdacs r1, {r0, r2, r9, sl, lr} │ │ │ │ strthi pc, [r2], #-64 @ 0xffffffc0 │ │ │ │ tstlt r3, r5, lsr #22 │ │ │ │ @ instruction: 0xf8439a28 │ │ │ │ bls 6eef00 │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ @@ -94518,15 +94518,15 @@ │ │ │ │ blcc 1e96b0 │ │ │ │ movwls r9, #15143 @ 0x3b27 │ │ │ │ movwls r9, #11029 @ 0x2b15 │ │ │ │ movwls r9, #35621 @ 0x8b25 │ │ │ │ movwls r9, #31526 @ 0x7b26 │ │ │ │ movwls r9, #6995 @ 0x1b53 │ │ │ │ movwls r9, #2849 @ 0xb21 │ │ │ │ - blls 85580c │ │ │ │ + blls 85580c │ │ │ │ @ instruction: 0xf8cd9916 │ │ │ │ @ instruction: 0xf7fa9010 │ │ │ │ strmi pc, [r4], -r1, lsr #27 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 9cf438 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ bls a9ac88 │ │ │ │ @@ -94680,56 +94680,56 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 7, 11, cr15, cr10, cr8, {5} │ │ │ │ @ instruction: 0xe6569419 │ │ │ │ blhi 126aaf0 │ │ │ │ blvc ff2aae08 │ │ │ │ bcc fe4aaa74 │ │ │ │ svclt 0x00e3f7fe │ │ │ │ - rsbseq sp, r7, r0, lsl #27 │ │ │ │ - rsbseq pc, r7, sl, lsl #26 │ │ │ │ - rsbseq sp, r7, r2, ror #26 │ │ │ │ - rsbseq pc, r7, ip, ror #25 │ │ │ │ - rsbseq sp, r7, r2, asr #26 │ │ │ │ - rsbseq pc, r7, ip, asr #25 │ │ │ │ - rsbseq sp, r7, r2, lsr #26 │ │ │ │ - rsbseq pc, r7, ip, lsr #25 │ │ │ │ - rsbseq sp, r7, r6, lsl #26 │ │ │ │ - rsbseq pc, r7, lr, lsl #25 │ │ │ │ - ldrsbteq sp, [r7], #-204 @ 0xffffff34 │ │ │ │ - rsbseq sp, r7, r0, lsr ip │ │ │ │ - rsbseq sp, r7, r4, asr fp │ │ │ │ - rsbseq sp, r7, r6, asr #21 │ │ │ │ - rsbseq sp, r7, r2, lsl #19 │ │ │ │ - ldrsbteq sp, [r7], #-140 @ 0xffffff74 │ │ │ │ - rsbseq sp, r7, sl, asr r8 │ │ │ │ - rsbseq sp, r7, r0, lsr #14 │ │ │ │ - rsbseq sp, r7, ip, ror #12 │ │ │ │ - rsbseq sp, r7, lr, ror #11 │ │ │ │ - @ instruction: 0x0077d49a │ │ │ │ - rsbseq pc, r7, r6, lsr #8 │ │ │ │ - rsbseq sp, r7, r0, lsl #9 │ │ │ │ - rsbseq pc, r7, ip, lsl #8 │ │ │ │ - rsbseq sp, r7, r8, ror #8 │ │ │ │ - ldrshteq pc, [r7], #-52 @ 0xffffffcc @ │ │ │ │ - rsbseq sp, r7, r4, lsr r4 │ │ │ │ - rsbseq pc, r7, r0, asr #7 │ │ │ │ - rsbseq sp, r7, sl, lsl r4 │ │ │ │ - rsbseq pc, r7, r6, lsr #7 │ │ │ │ - rsbseq sp, r7, ip, lsl r2 │ │ │ │ - rsbseq pc, r7, r8, lsr #3 │ │ │ │ - rsbseq sp, r7, r2, lsl #4 │ │ │ │ - rsbseq pc, r7, lr, lsl #3 │ │ │ │ - rsbseq sp, r7, r6, ror #3 │ │ │ │ - rsbseq pc, r7, r2, ror r1 @ │ │ │ │ - rsbseq sp, r7, r6, asr #3 │ │ │ │ - rsbseq pc, r7, r2, asr r1 @ │ │ │ │ - rsbseq sp, r7, r6, lsl #3 │ │ │ │ - rsbseq pc, r7, r2, lsl r1 @ │ │ │ │ - rsbseq sp, r7, sl, asr #2 │ │ │ │ - ldrsbteq pc, [r7], #-6 @ │ │ │ │ + rsbseq sp, r7, r8, lsl #27 │ │ │ │ + rsbseq pc, r7, r2, lsl sp @ │ │ │ │ + rsbseq sp, r7, sl, ror #26 │ │ │ │ + ldrshteq pc, [r7], #-196 @ 0xffffff3c @ │ │ │ │ + rsbseq sp, r7, sl, asr #26 │ │ │ │ + ldrsbteq pc, [r7], #-196 @ 0xffffff3c @ │ │ │ │ + rsbseq sp, r7, sl, lsr #26 │ │ │ │ + ldrhteq pc, [r7], #-196 @ 0xffffff3c @ │ │ │ │ + rsbseq sp, r7, lr, lsl #26 │ │ │ │ + @ instruction: 0x0077fc96 │ │ │ │ + rsbseq sp, r7, r4, ror #25 │ │ │ │ + rsbseq sp, r7, r8, lsr ip │ │ │ │ + rsbseq sp, r7, ip, asr fp │ │ │ │ + rsbseq sp, r7, lr, asr #21 │ │ │ │ + rsbseq sp, r7, sl, lsl #19 │ │ │ │ + rsbseq sp, r7, r4, ror #17 │ │ │ │ + rsbseq sp, r7, r2, ror #16 │ │ │ │ + rsbseq sp, r7, r8, lsr #14 │ │ │ │ + rsbseq sp, r7, r4, ror r6 │ │ │ │ + ldrshteq sp, [r7], #-86 @ 0xffffffaa │ │ │ │ + rsbseq sp, r7, r2, lsr #9 │ │ │ │ + rsbseq pc, r7, lr, lsr #8 │ │ │ │ + rsbseq sp, r7, r8, lsl #9 │ │ │ │ + rsbseq pc, r7, r4, lsl r4 @ │ │ │ │ + rsbseq sp, r7, r0, ror r4 │ │ │ │ + ldrshteq pc, [r7], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbseq sp, r7, ip, lsr r4 │ │ │ │ + rsbseq pc, r7, r8, asr #7 │ │ │ │ + rsbseq sp, r7, r2, lsr #8 │ │ │ │ + rsbseq pc, r7, lr, lsr #7 │ │ │ │ + rsbseq sp, r7, r4, lsr #4 │ │ │ │ + ldrhteq pc, [r7], #-16 @ │ │ │ │ + rsbseq sp, r7, sl, lsl #4 │ │ │ │ + @ instruction: 0x0077f196 │ │ │ │ + rsbseq sp, r7, lr, ror #3 │ │ │ │ + rsbseq pc, r7, sl, ror r1 @ │ │ │ │ + rsbseq sp, r7, lr, asr #3 │ │ │ │ + rsbseq pc, r7, sl, asr r1 @ │ │ │ │ + rsbseq sp, r7, lr, lsl #3 │ │ │ │ + rsbseq pc, r7, sl, lsl r1 @ │ │ │ │ + rsbseq sp, r7, r2, asr r1 │ │ │ │ + ldrsbteq pc, [r7], #-14 @ │ │ │ │ blhi 126aba8 │ │ │ │ blvc ff2aaec0 │ │ │ │ bvc 66aa04 │ │ │ │ bllt a2d2d0 │ │ │ │ blhi 126abb8 │ │ │ │ blvc ff2aaed0 │ │ │ │ bpl fe4aab3c │ │ │ │ @@ -95143,65 +95143,65 @@ │ │ │ │ vtst.8 d20, d1, d23 │ │ │ │ ldrbtmi r5, [r8], #-345 @ 0xfffffea7 │ │ │ │ @ instruction: 0xf7a8300c │ │ │ │ ldmdami r5!, {r0, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 5ad7f6 │ │ │ │ svclt 0x0000e590 │ │ │ │ - rsbseq sp, r7, r8, asr #32 │ │ │ │ - ldrsbteq lr, [r7], #-242 @ 0xffffff0e │ │ │ │ - ldrsbteq ip, [r7], #-236 @ 0xffffff14 │ │ │ │ - rsbseq lr, r7, r6, ror #28 │ │ │ │ - @ instruction: 0x0077ce92 │ │ │ │ - ldrhteq ip, [r7], #-208 @ 0xffffff30 │ │ │ │ - rsbseq lr, r7, ip, lsr sp │ │ │ │ - @ instruction: 0x0077cd96 │ │ │ │ - rsbseq lr, r7, r2, lsr #26 │ │ │ │ - rsbseq ip, r7, r6, ror sp │ │ │ │ - rsbseq lr, r7, r2, lsl #26 │ │ │ │ - rsbseq ip, r7, r2, lsr sp │ │ │ │ - ldrhteq lr, [r7], #-206 @ 0xffffff32 │ │ │ │ - rsbseq ip, r7, r6, lsr #25 │ │ │ │ - rsbseq lr, r7, r2, lsr ip │ │ │ │ - rsbseq ip, r7, sl, lsl #25 │ │ │ │ - rsbseq lr, r7, r6, lsl ip │ │ │ │ - ldrshteq ip, [r7], #-176 @ 0xffffff50 │ │ │ │ - rsbseq lr, r7, ip, ror fp │ │ │ │ - ldrsbteq ip, [r7], #-180 @ 0xffffff4c │ │ │ │ - rsbseq lr, r7, r0, ror #22 │ │ │ │ - ldrhteq ip, [r7], #-186 @ 0xffffff46 │ │ │ │ - rsbseq lr, r7, r6, asr #22 │ │ │ │ - rsbseq ip, r7, r2, lsr #23 │ │ │ │ - rsbseq lr, r7, ip, lsr #22 │ │ │ │ - rsbseq ip, r7, r2, lsl #23 │ │ │ │ - rsbseq lr, r7, ip, lsl #22 │ │ │ │ - rsbseq ip, r7, r8, ror #22 │ │ │ │ - ldrshteq lr, [r7], #-162 @ 0xffffff5e │ │ │ │ - rsbseq ip, r7, lr, asr #22 │ │ │ │ - ldrsbteq lr, [r7], #-168 @ 0xffffff58 │ │ │ │ - rsbseq ip, r7, r4, lsr fp │ │ │ │ - ldrhteq lr, [r7], #-174 @ 0xffffff52 │ │ │ │ - rsbseq ip, r7, r8, lsl fp │ │ │ │ - rsbseq lr, r7, r2, lsr #21 │ │ │ │ - ldrshteq ip, [r7], #-174 @ 0xffffff52 │ │ │ │ - rsbseq lr, r7, r8, lsl #21 │ │ │ │ - rsbseq ip, r7, r4, ror #21 │ │ │ │ - rsbseq lr, r7, lr, ror #20 │ │ │ │ - rsbseq ip, r7, sl, asr #21 │ │ │ │ - rsbseq lr, r7, r4, asr sl │ │ │ │ - ldrhteq ip, [r7], #-160 @ 0xffffff60 │ │ │ │ - rsbseq lr, r7, sl, lsr sl │ │ │ │ - @ instruction: 0x0077ca96 │ │ │ │ - rsbseq lr, r7, r0, lsr #20 │ │ │ │ - rsbseq ip, r7, ip, ror sl │ │ │ │ - rsbseq lr, r7, r6, lsl #20 │ │ │ │ - rsbseq ip, r7, r2, ror #20 │ │ │ │ - rsbseq lr, r7, ip, ror #19 │ │ │ │ - ldrshteq ip, [r7], #-158 @ 0xffffff62 │ │ │ │ - rsbseq lr, r7, sl, lsl #19 │ │ │ │ + rsbseq sp, r7, r0, asr r0 │ │ │ │ + ldrsbteq lr, [r7], #-250 @ 0xffffff06 │ │ │ │ + rsbseq ip, r7, r4, ror #29 │ │ │ │ + rsbseq lr, r7, lr, ror #28 │ │ │ │ + @ instruction: 0x0077ce9a │ │ │ │ + ldrhteq ip, [r7], #-216 @ 0xffffff28 │ │ │ │ + rsbseq lr, r7, r4, asr #26 │ │ │ │ + @ instruction: 0x0077cd9e │ │ │ │ + rsbseq lr, r7, sl, lsr #26 │ │ │ │ + rsbseq ip, r7, lr, ror sp │ │ │ │ + rsbseq lr, r7, sl, lsl #26 │ │ │ │ + rsbseq ip, r7, sl, lsr sp │ │ │ │ + rsbseq lr, r7, r6, asr #25 │ │ │ │ + rsbseq ip, r7, lr, lsr #25 │ │ │ │ + rsbseq lr, r7, sl, lsr ip │ │ │ │ + @ instruction: 0x0077cc92 │ │ │ │ + rsbseq lr, r7, lr, lsl ip │ │ │ │ + ldrshteq ip, [r7], #-184 @ 0xffffff48 │ │ │ │ + rsbseq lr, r7, r4, lsl #23 │ │ │ │ + ldrsbteq ip, [r7], #-188 @ 0xffffff44 │ │ │ │ + rsbseq lr, r7, r8, ror #22 │ │ │ │ + rsbseq ip, r7, r2, asr #23 │ │ │ │ + rsbseq lr, r7, lr, asr #22 │ │ │ │ + rsbseq ip, r7, sl, lsr #23 │ │ │ │ + rsbseq lr, r7, r4, lsr fp │ │ │ │ + rsbseq ip, r7, sl, lsl #23 │ │ │ │ + rsbseq lr, r7, r4, lsl fp │ │ │ │ + rsbseq ip, r7, r0, ror fp │ │ │ │ + ldrshteq lr, [r7], #-170 @ 0xffffff56 │ │ │ │ + rsbseq ip, r7, r6, asr fp │ │ │ │ + rsbseq lr, r7, r0, ror #21 │ │ │ │ + rsbseq ip, r7, ip, lsr fp │ │ │ │ + rsbseq lr, r7, r6, asr #21 │ │ │ │ + rsbseq ip, r7, r0, lsr #22 │ │ │ │ + rsbseq lr, r7, sl, lsr #21 │ │ │ │ + rsbseq ip, r7, r6, lsl #22 │ │ │ │ + @ instruction: 0x0077ea90 │ │ │ │ + rsbseq ip, r7, ip, ror #21 │ │ │ │ + rsbseq lr, r7, r6, ror sl │ │ │ │ + ldrsbteq ip, [r7], #-162 @ 0xffffff5e │ │ │ │ + rsbseq lr, r7, ip, asr sl │ │ │ │ + ldrhteq ip, [r7], #-168 @ 0xffffff58 │ │ │ │ + rsbseq lr, r7, r2, asr #20 │ │ │ │ + @ instruction: 0x0077ca9e │ │ │ │ + rsbseq lr, r7, r8, lsr #20 │ │ │ │ + rsbseq ip, r7, r4, lsl #21 │ │ │ │ + rsbseq lr, r7, lr, lsl #20 │ │ │ │ + rsbseq ip, r7, sl, ror #20 │ │ │ │ + ldrshteq lr, [r7], #-148 @ 0xffffff6c │ │ │ │ + rsbseq ip, r7, r6, lsl #20 │ │ │ │ + @ instruction: 0x0077e992 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 12aee4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0xf8df4615 │ │ │ │ @ instruction: 0x4698241c │ │ │ │ @@ -95466,32 +95466,32 @@ │ │ │ │ vcvtr.s32.f64 s15, d7 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ @ instruction: 0xe7681a90 │ │ │ │ stc 7, cr15, [r0, #-644]! @ 0xfffffd7c │ │ │ │ @ instruction: 0x0082efb8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq lr, r2, r2, lsl pc │ │ │ │ - rsbseq ip, r7, lr, lsr #16 │ │ │ │ - rsbseq ip, r7, sl, lsr #18 │ │ │ │ - rsbseq ip, r7, r6, lsl r8 │ │ │ │ - rsbseq lr, r7, r2, lsr #15 │ │ │ │ - ldrsbteq ip, [r7], #-126 @ 0xffffff82 │ │ │ │ - rsbseq ip, r7, r8, asr #13 │ │ │ │ - rsbseq lr, r7, r4, asr r6 │ │ │ │ - ldrhteq ip, [r7], #-106 @ 0xffffff96 │ │ │ │ - ldrhteq ip, [r7], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq lr, r7, ip, lsr r5 │ │ │ │ - @ instruction: 0x0077c596 │ │ │ │ - rsbseq lr, r7, r2, lsr #10 │ │ │ │ - rsbseq ip, r7, ip, ror r5 │ │ │ │ - rsbseq lr, r7, r8, lsl #10 │ │ │ │ - rsbseq ip, r7, r6, asr r5 │ │ │ │ - rsbseq lr, r7, r2, ror #9 │ │ │ │ - rsbseq ip, r7, ip, lsl r5 │ │ │ │ - rsbseq lr, r7, r8, lsr #9 │ │ │ │ + rsbseq ip, r7, r6, lsr r8 │ │ │ │ + rsbseq ip, r7, r2, lsr r9 │ │ │ │ + rsbseq ip, r7, lr, lsl r8 │ │ │ │ + rsbseq lr, r7, sl, lsr #15 │ │ │ │ + rsbseq ip, r7, r6, ror #15 │ │ │ │ + ldrsbteq ip, [r7], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq lr, r7, ip, asr r6 │ │ │ │ + rsbseq ip, r7, r2, asr #13 │ │ │ │ + ldrhteq ip, [r7], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq lr, r7, r4, asr #10 │ │ │ │ + @ instruction: 0x0077c59e │ │ │ │ + rsbseq lr, r7, sl, lsr #10 │ │ │ │ + rsbseq ip, r7, r4, lsl #11 │ │ │ │ + rsbseq lr, r7, r0, lsl r5 │ │ │ │ + rsbseq ip, r7, lr, asr r5 │ │ │ │ + rsbseq lr, r7, sl, ror #9 │ │ │ │ + rsbseq ip, r7, r4, lsr #10 │ │ │ │ + ldrhteq lr, [r7], #-64 @ 0xffffffc0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febc70b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc8 │ │ │ │ @ instruction: 0x461ee290 │ │ │ │ addgt pc, ip, #14614528 @ 0xdf0000 │ │ │ │ ldrbtmi fp, [lr], #138 @ 0x8a │ │ │ │ @@ -95654,20 +95654,20 @@ │ │ │ │ subsmi r3, fp, #144, 20 @ 0x90000 │ │ │ │ @ instruction: 0xf7a1e735 │ │ │ │ svclt 0x0000ebac │ │ │ │ ... │ │ │ │ addeq lr, r2, r6, lsr fp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq lr, r2, sl, lsl #22 │ │ │ │ - rsbseq ip, r7, sl, lsr #8 │ │ │ │ - rsbseq ip, r7, sl, lsr #7 │ │ │ │ - rsbseq ip, r7, sl, lsl #6 │ │ │ │ - @ instruction: 0x0077e296 │ │ │ │ - rsbseq ip, r7, r4, lsl r3 │ │ │ │ - @ instruction: 0x0077c29e │ │ │ │ + rsbseq ip, r7, r2, lsr r4 │ │ │ │ + ldrhteq ip, [r7], #-50 @ 0xffffffce │ │ │ │ + rsbseq ip, r7, r2, lsl r3 │ │ │ │ + @ instruction: 0x0077e29e │ │ │ │ + rsbseq ip, r7, ip, lsl r3 │ │ │ │ + rsbseq ip, r7, r6, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febc7378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46140fd8 │ │ │ │ blmi d42a4c │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -95718,16 +95718,16 @@ │ │ │ │ @ instruction: 0xf7a74478 │ │ │ │ blls efcb8 │ │ │ │ @ instruction: 0xf7a1e7c1 │ │ │ │ svclt 0x0000eb28 │ │ │ │ addeq lr, r2, r6, ror r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq lr, r2, lr, lsr #16 │ │ │ │ - rsbseq ip, r7, r0, lsl r1 │ │ │ │ - @ instruction: 0x0077e09c │ │ │ │ + rsbseq ip, r7, r8, lsl r1 │ │ │ │ + rsbseq lr, r7, r4, lsr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ab720 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ ldrmi fp, [r8], r7, lsr #1 │ │ │ │ bcc cae5f8 │ │ │ │ @@ -96380,51 +96380,51 @@ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf7a7300c │ │ │ │ stmdami r8!, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7a74478 │ │ │ │ ldr pc, [r0, r9, ror #18] │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x0077c092 │ │ │ │ + @ instruction: 0x0077c09a │ │ │ │ addeq lr, r2, ip, ror #14 │ │ │ │ - rsbseq fp, r7, sl, lsr #31 │ │ │ │ - ldrsbteq fp, [r7], #-236 @ 0xffffff14 │ │ │ │ - rsbseq fp, r7, lr, lsl sp │ │ │ │ + ldrhteq fp, [r7], #-242 @ 0xffffff0e │ │ │ │ + rsbseq fp, r7, r4, ror #29 │ │ │ │ + rsbseq fp, r7, r6, lsr #26 │ │ │ │ addeq lr, r2, r6, ror #6 │ │ │ │ - rsbseq fp, r7, r6, asr #22 │ │ │ │ - rsbseq fp, r7, r0, lsr #17 │ │ │ │ - rsbseq sp, r7, ip, lsr #16 │ │ │ │ - rsbseq fp, r7, r4, lsl #17 │ │ │ │ - rsbseq sp, r7, r0, lsl r8 │ │ │ │ - rsbseq fp, r7, r8, lsl r8 │ │ │ │ - rsbseq sp, r7, r4, lsr #15 │ │ │ │ - ldrshteq fp, [r7], #-122 @ 0xffffff86 │ │ │ │ - rsbseq sp, r7, r6, lsl #15 │ │ │ │ - ldrsbteq fp, [r7], #-124 @ 0xffffff84 │ │ │ │ - rsbseq sp, r7, r8, ror #14 │ │ │ │ - rsbseq fp, r7, r0, lsr #15 │ │ │ │ - rsbseq sp, r7, ip, lsr #14 │ │ │ │ - rsbseq fp, r7, r6, lsl #15 │ │ │ │ - rsbseq sp, r7, r0, lsl r7 │ │ │ │ - rsbseq fp, r7, r8, ror #14 │ │ │ │ - ldrshteq sp, [r7], #-98 @ 0xffffff9e │ │ │ │ - rsbseq fp, r7, lr, asr #14 │ │ │ │ - ldrsbteq sp, [r7], #-104 @ 0xffffff98 │ │ │ │ - rsbseq fp, r7, r4, lsr r7 │ │ │ │ - ldrhteq sp, [r7], #-110 @ 0xffffff92 │ │ │ │ - rsbseq fp, r7, sl, lsl r7 │ │ │ │ - rsbseq sp, r7, r4, lsr #13 │ │ │ │ - rsbseq fp, r7, r0, lsl #14 │ │ │ │ - rsbseq sp, r7, sl, lsl #13 │ │ │ │ - rsbseq fp, r7, r6, ror #13 │ │ │ │ - rsbseq sp, r7, r0, ror r6 │ │ │ │ - rsbseq fp, r7, r4, asr #13 │ │ │ │ - rsbseq sp, r7, r0, asr r6 │ │ │ │ - rsbseq fp, r7, sl, lsr #13 │ │ │ │ - rsbseq sp, r7, r4, lsr r6 │ │ │ │ + rsbseq fp, r7, lr, asr #22 │ │ │ │ + rsbseq fp, r7, r8, lsr #17 │ │ │ │ + rsbseq sp, r7, r4, lsr r8 │ │ │ │ + rsbseq fp, r7, ip, lsl #17 │ │ │ │ + rsbseq sp, r7, r8, lsl r8 │ │ │ │ + rsbseq fp, r7, r0, lsr #16 │ │ │ │ + rsbseq sp, r7, ip, lsr #15 │ │ │ │ + rsbseq fp, r7, r2, lsl #16 │ │ │ │ + rsbseq sp, r7, lr, lsl #15 │ │ │ │ + rsbseq fp, r7, r4, ror #15 │ │ │ │ + rsbseq sp, r7, r0, ror r7 │ │ │ │ + rsbseq fp, r7, r8, lsr #15 │ │ │ │ + rsbseq sp, r7, r4, lsr r7 │ │ │ │ + rsbseq fp, r7, lr, lsl #15 │ │ │ │ + rsbseq sp, r7, r8, lsl r7 │ │ │ │ + rsbseq fp, r7, r0, ror r7 │ │ │ │ + ldrshteq sp, [r7], #-106 @ 0xffffff96 │ │ │ │ + rsbseq fp, r7, r6, asr r7 │ │ │ │ + rsbseq sp, r7, r0, ror #13 │ │ │ │ + rsbseq fp, r7, ip, lsr r7 │ │ │ │ + rsbseq sp, r7, r6, asr #13 │ │ │ │ + rsbseq fp, r7, r2, lsr #14 │ │ │ │ + rsbseq sp, r7, ip, lsr #13 │ │ │ │ + rsbseq fp, r7, r8, lsl #14 │ │ │ │ + @ instruction: 0x0077d692 │ │ │ │ + rsbseq fp, r7, lr, ror #13 │ │ │ │ + rsbseq sp, r7, r8, ror r6 │ │ │ │ + rsbseq fp, r7, ip, asr #13 │ │ │ │ + rsbseq sp, r7, r8, asr r6 │ │ │ │ + ldrhteq fp, [r7], #-98 @ 0xffffff9e │ │ │ │ + rsbseq sp, r7, ip, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febc7f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46140fd8 │ │ │ │ blmi d43620 │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -96475,16 +96475,16 @@ │ │ │ │ @ instruction: 0xf7a74478 │ │ │ │ blls ef0e4 │ │ │ │ @ instruction: 0xf7a0e7bf │ │ │ │ svclt 0x0000ed3e │ │ │ │ addeq sp, r2, r2, lsr #25 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq sp, r2, lr, asr ip │ │ │ │ - rsbseq fp, r7, ip, lsr r5 │ │ │ │ - rsbseq sp, r7, r8, asr #9 │ │ │ │ + rsbseq fp, r7, r4, asr #10 │ │ │ │ + ldrsbteq sp, [r7], #-64 @ 0xffffffc0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ac2f4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ @ instruction: 0xf8dfb0a7 │ │ │ │ @ instruction: 0x460d6a34 │ │ │ │ @@ -97024,16 +97024,16 @@ │ │ │ │ bcc fe4acec4 │ │ │ │ movwls r9, #43800 @ 0xab18 │ │ │ │ blls 642f30 │ │ │ │ blne ffa6d194 │ │ │ │ cdp 3, 0, cr9, cr7, cr8, {0} │ │ │ │ blls 8d80fc │ │ │ │ cdp 3, 11, cr9, cr8, cr7, {0} │ │ │ │ - blls 874660 │ │ │ │ - blls 8562e0 │ │ │ │ + blls 874660 │ │ │ │ + blls 8562e0 │ │ │ │ blls 8162e0 │ │ │ │ blls 7d62e0 │ │ │ │ blls 7962e0 │ │ │ │ blls 7562e0 │ │ │ │ blls 7162e0 │ │ │ │ blge 9962e0 │ │ │ │ movwls r9, #39449 @ 0x9a19 │ │ │ │ @@ -97136,52 +97136,52 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff22f708 │ │ │ │ @ instruction: 0xf04f4828 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fe0af716 │ │ │ │ svclt 0x0000e790 │ │ │ │ - rsbseq fp, r7, lr, asr #9 │ │ │ │ + ldrsbteq fp, [r7], #-70 @ 0xffffffba │ │ │ │ umulleq sp, r2, r8, fp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq fp, r7, r0, ror #7 │ │ │ │ - rsbseq fp, r7, lr, lsl #6 │ │ │ │ - rsbseq fp, r7, r6, asr r1 │ │ │ │ + rsbseq fp, r7, r8, ror #7 │ │ │ │ + rsbseq fp, r7, r6, lsl r3 │ │ │ │ + rsbseq fp, r7, lr, asr r1 │ │ │ │ umulleq sp, r2, lr, r7 │ │ │ │ - rsbseq sl, r7, ip, ror #30 │ │ │ │ - rsbseq sl, r7, lr, asr #25 │ │ │ │ - rsbseq ip, r7, sl, asr ip │ │ │ │ - ldrhteq sl, [r7], #-194 @ 0xffffff3e │ │ │ │ - rsbseq ip, r7, lr, lsr ip │ │ │ │ - rsbseq sl, r7, r6, asr #24 │ │ │ │ - ldrsbteq ip, [r7], #-178 @ 0xffffff4e │ │ │ │ - rsbseq sl, r7, r8, lsr #24 │ │ │ │ - ldrhteq ip, [r7], #-180 @ 0xffffff4c │ │ │ │ - rsbseq sl, r7, sl, lsl #24 │ │ │ │ - @ instruction: 0x0077cb96 │ │ │ │ - rsbseq sl, r7, lr, asr #23 │ │ │ │ - rsbseq ip, r7, sl, asr fp │ │ │ │ - ldrhteq sl, [r7], #-180 @ 0xffffff4c │ │ │ │ - rsbseq ip, r7, lr, lsr fp │ │ │ │ - @ instruction: 0x0077ab96 │ │ │ │ - rsbseq ip, r7, r0, lsr #22 │ │ │ │ - rsbseq sl, r7, ip, ror fp │ │ │ │ - rsbseq ip, r7, r6, lsl #22 │ │ │ │ - rsbseq sl, r7, r2, ror #22 │ │ │ │ - rsbseq ip, r7, ip, ror #21 │ │ │ │ - rsbseq sl, r7, r8, asr #22 │ │ │ │ - ldrsbteq ip, [r7], #-162 @ 0xffffff5e │ │ │ │ - rsbseq sl, r7, lr, lsr #22 │ │ │ │ - ldrhteq ip, [r7], #-168 @ 0xffffff58 │ │ │ │ - rsbseq sl, r7, r4, lsl fp │ │ │ │ - @ instruction: 0x0077ca9e │ │ │ │ - ldrshteq sl, [r7], #-162 @ 0xffffff5e │ │ │ │ - rsbseq ip, r7, lr, ror sl │ │ │ │ - ldrsbteq sl, [r7], #-168 @ 0xffffff58 │ │ │ │ - rsbseq ip, r7, r2, ror #20 │ │ │ │ + rsbseq sl, r7, r4, ror pc │ │ │ │ + ldrsbteq sl, [r7], #-198 @ 0xffffff3a │ │ │ │ + rsbseq ip, r7, r2, ror #24 │ │ │ │ + ldrhteq sl, [r7], #-202 @ 0xffffff36 │ │ │ │ + rsbseq ip, r7, r6, asr #24 │ │ │ │ + rsbseq sl, r7, lr, asr #24 │ │ │ │ + ldrsbteq ip, [r7], #-186 @ 0xffffff46 │ │ │ │ + rsbseq sl, r7, r0, lsr ip │ │ │ │ + ldrhteq ip, [r7], #-188 @ 0xffffff44 │ │ │ │ + rsbseq sl, r7, r2, lsl ip │ │ │ │ + @ instruction: 0x0077cb9e │ │ │ │ + ldrsbteq sl, [r7], #-182 @ 0xffffff4a │ │ │ │ + rsbseq ip, r7, r2, ror #22 │ │ │ │ + ldrhteq sl, [r7], #-188 @ 0xffffff44 │ │ │ │ + rsbseq ip, r7, r6, asr #22 │ │ │ │ + @ instruction: 0x0077ab9e │ │ │ │ + rsbseq ip, r7, r8, lsr #22 │ │ │ │ + rsbseq sl, r7, r4, lsl #23 │ │ │ │ + rsbseq ip, r7, lr, lsl #22 │ │ │ │ + rsbseq sl, r7, sl, ror #22 │ │ │ │ + ldrshteq ip, [r7], #-164 @ 0xffffff5c │ │ │ │ + rsbseq sl, r7, r0, asr fp │ │ │ │ + ldrsbteq ip, [r7], #-170 @ 0xffffff56 │ │ │ │ + rsbseq sl, r7, r6, lsr fp │ │ │ │ + rsbseq ip, r7, r0, asr #21 │ │ │ │ + rsbseq sl, r7, ip, lsl fp │ │ │ │ + rsbseq ip, r7, r6, lsr #21 │ │ │ │ + ldrshteq sl, [r7], #-170 @ 0xffffff56 │ │ │ │ + rsbseq ip, r7, r6, lsl #21 │ │ │ │ + rsbseq sl, r7, r0, ror #21 │ │ │ │ + rsbseq ip, r7, sl, ror #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 12cdd8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ ldrmi fp, [r2], r5, lsr #1 │ │ │ │ @ instruction: 0x2728f8df │ │ │ │ @@ -97414,15 +97414,15 @@ │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ bls 8d2158 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf8d9aed8 │ │ │ │ ldrbmi r2, [sl, #-0] │ │ │ │ adchi pc, r2, r0, asr #6 │ │ │ │ bleq a2d32c │ │ │ │ - bge 85c95c │ │ │ │ + bge 85c95c │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ vld1.8 @ instruction: 0xf4aef0f6 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ bls 5921a8 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ @ instruction: 0xe6c26013 │ │ │ │ blhi 126d5d8 │ │ │ │ @@ -97438,15 +97438,15 @@ │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ bls 8d2134 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf8d8af2d │ │ │ │ adcsmi r2, sl, #0 │ │ │ │ adcshi pc, r6, r0, lsl #5 │ │ │ │ bleq aad38c │ │ │ │ - blge 8835e0 │ │ │ │ + blge 8835e0 │ │ │ │ @ instruction: 0x4620aa1f │ │ │ │ @ instruction: 0xf47ef0f6 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ bls 592184 │ │ │ │ @ instruction: 0xf1083601 │ │ │ │ ldrmi r0, [r2, #2052]! @ 0x804 │ │ │ │ @ instruction: 0xf1036813 │ │ │ │ @@ -97641,49 +97641,49 @@ │ │ │ │ stmdami r8!, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7a54478 │ │ │ │ @ instruction: 0xe7a1ff93 │ │ │ │ ldc 7, cr15, [lr], {159} @ 0x9f │ │ │ │ addeq sp, r2, r0, asr #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq sl, [r7], #-150 @ 0xffffff6a │ │ │ │ + ldrsbteq sl, [r7], #-158 @ 0xffffff62 │ │ │ │ + rsbseq sl, r7, r0, lsl r9 │ │ │ │ rsbseq sl, r7, r8, lsl #18 │ │ │ │ rsbseq sl, r7, r0, lsl #18 │ │ │ │ - ldrshteq sl, [r7], #-136 @ 0xffffff78 │ │ │ │ - rsbseq sl, r7, r2, ror r8 │ │ │ │ - ldrhteq sl, [r7], #-86 @ 0xffffffaa │ │ │ │ + rsbseq sl, r7, sl, ror r8 │ │ │ │ + ldrhteq sl, [r7], #-94 @ 0xffffffa2 │ │ │ │ addeq ip, r2, r2, lsl #24 │ │ │ │ - ldrsbteq sl, [r7], #-66 @ 0xffffffbe │ │ │ │ - rsbseq ip, r7, lr, asr r4 │ │ │ │ - rsbseq sl, r7, sl, asr #8 │ │ │ │ - ldrsbteq ip, [r7], #-54 @ 0xffffffca │ │ │ │ - rsbseq sl, r7, ip, lsr #8 │ │ │ │ - ldrhteq ip, [r7], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq sl, r7, lr, lsl #8 │ │ │ │ - @ instruction: 0x0077c39a │ │ │ │ - ldrshteq sl, [r7], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq ip, r7, ip, ror r3 │ │ │ │ - ldrsbteq sl, [r7], #-50 @ 0xffffffce │ │ │ │ - rsbseq ip, r7, lr, asr r3 │ │ │ │ - ldrhteq sl, [r7], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq ip, r7, r2, asr #6 │ │ │ │ - @ instruction: 0x0077a39a │ │ │ │ - rsbseq ip, r7, r4, lsr #6 │ │ │ │ - rsbseq sl, r7, r0, lsl #7 │ │ │ │ - rsbseq ip, r7, sl, lsl #6 │ │ │ │ - rsbseq sl, r7, r6, ror #6 │ │ │ │ - ldrshteq ip, [r7], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq sl, r7, ip, asr #6 │ │ │ │ - ldrsbteq ip, [r7], #-38 @ 0xffffffda │ │ │ │ - rsbseq sl, r7, r2, lsr r3 │ │ │ │ - ldrhteq ip, [r7], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq sl, r7, r8, lsl r3 │ │ │ │ - rsbseq ip, r7, r2, lsr #5 │ │ │ │ - ldrshteq sl, [r7], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq ip, r7, r8, lsl #5 │ │ │ │ + ldrsbteq sl, [r7], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq ip, r7, r6, ror #8 │ │ │ │ + rsbseq sl, r7, r2, asr r4 │ │ │ │ + ldrsbteq ip, [r7], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq sl, r7, r4, lsr r4 │ │ │ │ + rsbseq ip, r7, r0, asr #7 │ │ │ │ + rsbseq sl, r7, r6, lsl r4 │ │ │ │ + rsbseq ip, r7, r2, lsr #7 │ │ │ │ + ldrshteq sl, [r7], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq ip, r7, r4, lsl #7 │ │ │ │ + ldrsbteq sl, [r7], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq ip, r7, r6, ror #6 │ │ │ │ + rsbseq sl, r7, r0, asr #7 │ │ │ │ + rsbseq ip, r7, sl, asr #6 │ │ │ │ + rsbseq sl, r7, r2, lsr #7 │ │ │ │ + rsbseq ip, r7, ip, lsr #6 │ │ │ │ + rsbseq sl, r7, r8, lsl #7 │ │ │ │ + rsbseq ip, r7, r2, lsl r3 │ │ │ │ + rsbseq sl, r7, lr, ror #6 │ │ │ │ + ldrshteq ip, [r7], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq sl, r7, r4, asr r3 │ │ │ │ + ldrsbteq ip, [r7], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq sl, r7, sl, lsr r3 │ │ │ │ + rsbseq ip, r7, r4, asr #5 │ │ │ │ + rsbseq sl, r7, r0, lsr #6 │ │ │ │ + rsbseq ip, r7, sl, lsr #5 │ │ │ │ + rsbseq sl, r7, r6, lsl #6 │ │ │ │ + @ instruction: 0x0077c290 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ad5b0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1cb0434 │ │ │ │ ldclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df4614 │ │ │ │ @@ -98344,60 +98344,60 @@ │ │ │ │ blx 7309dc │ │ │ │ @ instruction: 0xf79ee74f │ │ │ │ @ instruction: 0xf04feea6 │ │ │ │ movwls r3, #42239 @ 0xa4ff │ │ │ │ bllt fe830b54 │ │ │ │ addeq ip, r2, r6, ror #17 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrshteq sl, [r7], #-22 @ 0xffffffea │ │ │ │ - ldrsbteq sl, [r7], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq sl, r7, sl, asr #3 │ │ │ │ - rsbseq sl, r7, r8, asr r0 │ │ │ │ - rsbseq sl, r7, r0, asr #32 │ │ │ │ - rsbseq r9, r7, lr, ror #29 │ │ │ │ - rsbseq r9, r7, r8, asr sp │ │ │ │ - rsbseq fp, r7, r2, ror #25 │ │ │ │ - rsbseq r9, r7, r0, lsr #26 │ │ │ │ - rsbseq fp, r7, sl, lsr #25 │ │ │ │ + ldrshteq sl, [r7], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq sl, r7, r6, ror #3 │ │ │ │ + ldrsbteq sl, [r7], #-18 @ 0xffffffee │ │ │ │ + rsbseq sl, r7, r0, rrx │ │ │ │ + rsbseq sl, r7, r8, asr #32 │ │ │ │ + ldrshteq r9, [r7], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r9, r7, r0, ror #26 │ │ │ │ + rsbseq fp, r7, sl, ror #25 │ │ │ │ + rsbseq r9, r7, r8, lsr #26 │ │ │ │ + ldrhteq fp, [r7], #-194 @ 0xffffff3e │ │ │ │ addeq ip, r2, r0, asr #7 │ │ │ │ - ldrsbteq r9, [r7], #-200 @ 0xffffff38 │ │ │ │ - rsbseq fp, r7, r2, ror #24 │ │ │ │ - rsbseq r9, r7, r2, lsr #25 │ │ │ │ - rsbseq fp, r7, ip, lsr #24 │ │ │ │ - rsbseq r9, r7, r2, ror #24 │ │ │ │ - rsbseq fp, r7, ip, ror #23 │ │ │ │ - rsbseq r9, r7, r4, asr #24 │ │ │ │ - rsbseq fp, r7, lr, asr #23 │ │ │ │ - rsbseq r9, r7, r0, lsr ip │ │ │ │ - rsbseq r9, r7, r0, lsr #24 │ │ │ │ - rsbseq r9, r7, lr, ror #19 │ │ │ │ - ldrhteq r9, [r7], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r9, r7, lr, lsl #19 │ │ │ │ - rsbseq r9, r7, r4, lsl #19 │ │ │ │ - rsbseq fp, r7, r0, lsl r9 │ │ │ │ - rsbseq r9, r7, sl, ror #18 │ │ │ │ - ldrshteq fp, [r7], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r9, r7, r2, lsr r9 │ │ │ │ - ldrhteq fp, [r7], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r9, r7, sl, lsl r9 │ │ │ │ - rsbseq fp, r7, r4, lsr #17 │ │ │ │ - ldrshteq r9, [r7], #-138 @ 0xffffff76 │ │ │ │ - rsbseq fp, r7, r6, lsl #17 │ │ │ │ - rsbseq r9, r7, r6, asr #17 │ │ │ │ - rsbseq fp, r7, r0, asr r8 │ │ │ │ - rsbseq r9, r7, sl, ror r8 │ │ │ │ - rsbseq r9, r7, r4, lsl #17 │ │ │ │ - rsbseq fp, r7, r0, lsl r8 │ │ │ │ - rsbseq r9, r7, ip, ror #16 │ │ │ │ - ldrshteq fp, [r7], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r9, r7, r4, lsr #16 │ │ │ │ - rsbseq r9, r7, r6, lsr #16 │ │ │ │ - ldrhteq fp, [r7], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r9, r7, ip, lsl #16 │ │ │ │ - @ instruction: 0x0077b796 │ │ │ │ + rsbseq r9, r7, r0, ror #25 │ │ │ │ + rsbseq fp, r7, sl, ror #24 │ │ │ │ + rsbseq r9, r7, sl, lsr #25 │ │ │ │ + rsbseq fp, r7, r4, lsr ip │ │ │ │ + rsbseq r9, r7, sl, ror #24 │ │ │ │ + ldrshteq fp, [r7], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r9, r7, ip, asr #24 │ │ │ │ + ldrsbteq fp, [r7], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r9, r7, r8, lsr ip │ │ │ │ + rsbseq r9, r7, r8, lsr #24 │ │ │ │ + ldrshteq r9, [r7], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r9, r7, r2, asr #19 │ │ │ │ + @ instruction: 0x00779996 │ │ │ │ + rsbseq r9, r7, ip, lsl #19 │ │ │ │ + rsbseq fp, r7, r8, lsl r9 │ │ │ │ + rsbseq r9, r7, r2, ror r9 │ │ │ │ + ldrshteq fp, [r7], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r9, r7, sl, lsr r9 │ │ │ │ + rsbseq fp, r7, r6, asr #17 │ │ │ │ + rsbseq r9, r7, r2, lsr #18 │ │ │ │ + rsbseq fp, r7, ip, lsr #17 │ │ │ │ + rsbseq r9, r7, r2, lsl #18 │ │ │ │ + rsbseq fp, r7, lr, lsl #17 │ │ │ │ + rsbseq r9, r7, lr, asr #17 │ │ │ │ + rsbseq fp, r7, r8, asr r8 │ │ │ │ + rsbseq r9, r7, r2, lsl #17 │ │ │ │ + rsbseq r9, r7, ip, lsl #17 │ │ │ │ + rsbseq fp, r7, r8, lsl r8 │ │ │ │ + rsbseq r9, r7, r4, ror r8 │ │ │ │ + ldrshteq fp, [r7], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r9, r7, ip, lsr #16 │ │ │ │ + rsbseq r9, r7, lr, lsr #16 │ │ │ │ + ldrhteq fp, [r7], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r9, r7, r4, lsl r8 │ │ │ │ + @ instruction: 0x0077b79e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 12e0d8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ pkhbtmi fp, fp, r3, lsl #1 │ │ │ │ @ instruction: 0x1790f8df │ │ │ │ @@ -98884,43 +98884,43 @@ │ │ │ │ stmdami r2!, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7a44478 │ │ │ │ sbfx pc, sp, #27, #23 │ │ │ │ addeq fp, r2, r2, asr #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ umulleq fp, r2, r8, ip │ │ │ │ - rsbseq r9, r7, lr, asr #10 │ │ │ │ - ldrsbteq r9, [r7], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r9, r7, ip, ror r2 │ │ │ │ - ldrsbteq r9, [r7], #-22 @ 0xffffffea │ │ │ │ - rsbseq fp, r7, r2, ror #2 │ │ │ │ - rsbseq r9, r7, r8, lsr #3 │ │ │ │ - rsbseq fp, r7, r4, lsr r1 │ │ │ │ - rsbseq r9, r7, r0, lsr #2 │ │ │ │ - rsbseq fp, r7, ip, lsr #1 │ │ │ │ - rsbseq r9, r7, r8, lsl #2 │ │ │ │ - @ instruction: 0x0077b094 │ │ │ │ - rsbseq r9, r7, r0, ror #1 │ │ │ │ - rsbseq fp, r7, ip, rrx │ │ │ │ - rsbseq r9, r7, r6, asr r0 │ │ │ │ - rsbseq sl, r7, r2, ror #31 │ │ │ │ - rsbseq r9, r7, ip, lsr r0 │ │ │ │ - rsbseq sl, r7, r8, asr #31 │ │ │ │ - rsbseq r9, r7, r2, lsr #32 │ │ │ │ - rsbseq sl, r7, ip, lsr #31 │ │ │ │ - rsbseq r9, r7, r2 │ │ │ │ - rsbseq sl, r7, ip, lsl #31 │ │ │ │ - rsbseq r8, r7, r6, ror #31 │ │ │ │ - rsbseq sl, r7, r0, ror pc │ │ │ │ - rsbseq r8, r7, sl, asr #31 │ │ │ │ - rsbseq sl, r7, r4, asr pc │ │ │ │ - ldrhteq r8, [r7], #-240 @ 0xffffff10 │ │ │ │ - rsbseq sl, r7, sl, lsr pc │ │ │ │ - @ instruction: 0x00778f92 │ │ │ │ - rsbseq sl, r7, ip, lsl pc │ │ │ │ + rsbseq r9, r7, r6, asr r5 │ │ │ │ + ldrsbteq r9, [r7], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r9, r7, r4, lsl #5 │ │ │ │ + ldrsbteq r9, [r7], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq fp, r7, sl, ror #2 │ │ │ │ + ldrhteq r9, [r7], #-16 │ │ │ │ + rsbseq fp, r7, ip, lsr r1 │ │ │ │ + rsbseq r9, r7, r8, lsr #2 │ │ │ │ + ldrhteq fp, [r7], #-4 │ │ │ │ + rsbseq r9, r7, r0, lsl r1 │ │ │ │ + @ instruction: 0x0077b09c │ │ │ │ + rsbseq r9, r7, r8, ror #1 │ │ │ │ + rsbseq fp, r7, r4, ror r0 │ │ │ │ + rsbseq r9, r7, lr, asr r0 │ │ │ │ + rsbseq sl, r7, sl, ror #31 │ │ │ │ + rsbseq r9, r7, r4, asr #32 │ │ │ │ + ldrsbteq sl, [r7], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r9, r7, sl, lsr #32 │ │ │ │ + ldrhteq sl, [r7], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r9, r7, sl │ │ │ │ + @ instruction: 0x0077af94 │ │ │ │ + rsbseq r8, r7, lr, ror #31 │ │ │ │ + rsbseq sl, r7, r8, ror pc │ │ │ │ + ldrsbteq r8, [r7], #-242 @ 0xffffff0e │ │ │ │ + rsbseq sl, r7, ip, asr pc │ │ │ │ + ldrhteq r8, [r7], #-248 @ 0xffffff08 │ │ │ │ + rsbseq sl, r7, r2, asr #30 │ │ │ │ + @ instruction: 0x00778f9a │ │ │ │ + rsbseq sl, r7, r4, lsr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 1f84cb0 │ │ │ │ addlt r4, fp, ip, ror fp │ │ │ │ @ instruction: 0x4605447a │ │ │ │ @@ -99044,23 +99044,23 @@ │ │ │ │ movwcs r3, #4096 @ 0x1000 │ │ │ │ bvs ff36d478 │ │ │ │ adcle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf79ee7a0 │ │ │ │ svclt 0x0000e92a │ │ │ │ addeq fp, r2, r0, lsr #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r7, ip, asr lr │ │ │ │ - rsbseq sl, r7, r8, ror #27 │ │ │ │ - ldrshteq r8, [r7], #-218 @ 0xffffff26 │ │ │ │ - rsbseq sl, r7, r6, lsl #27 │ │ │ │ + rsbseq r8, r7, r4, ror #28 │ │ │ │ + ldrshteq sl, [r7], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r8, r7, r2, lsl #28 │ │ │ │ + rsbseq sl, r7, lr, lsl #27 │ │ │ │ umulleq fp, r2, lr, r4 │ │ │ │ - rsbseq r8, r7, r0, lsl #27 │ │ │ │ - rsbseq sl, r7, ip, lsl #26 │ │ │ │ - rsbseq r8, r7, r0, lsr sp │ │ │ │ - ldrhteq sl, [r7], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r8, r7, r8, lsl #27 │ │ │ │ + rsbseq sl, r7, r4, lsl sp │ │ │ │ + rsbseq r8, r7, r8, lsr sp │ │ │ │ + rsbseq sl, r7, r4, asr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r3], r9, lsl #1 │ │ │ │ strmi r4, [r4], -r3, lsl #21 │ │ │ │ strmi r4, [r8], -r3, lsl #23 │ │ │ │ @@ -99192,23 +99192,23 @@ │ │ │ │ strmi sl, [r8, #3872] @ 0xf20 │ │ │ │ @ instruction: 0xf1abddb0 │ │ │ │ cdpge 1, 0, cr0, cr5, cr4, {0} │ │ │ │ ldr sl, [fp, r6, lsl #30]! │ │ │ │ stmda r0, {r1, r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq fp, r2, ip, ror #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r7, r4, lsr #24 │ │ │ │ - ldrhteq sl, [r7], #-176 @ 0xffffff50 │ │ │ │ - ldrhteq r8, [r7], #-176 @ 0xffffff50 │ │ │ │ - rsbseq sl, r7, ip, lsr fp │ │ │ │ + rsbseq r8, r7, ip, lsr #24 │ │ │ │ + ldrhteq sl, [r7], #-184 @ 0xffffff48 │ │ │ │ + ldrhteq r8, [r7], #-184 @ 0xffffff48 │ │ │ │ + rsbseq sl, r7, r4, asr #22 │ │ │ │ addeq fp, r2, r4, asr r2 │ │ │ │ - rsbseq r8, r7, r6, lsl #22 │ │ │ │ - @ instruction: 0x0077aa92 │ │ │ │ - rsbseq r8, r7, r8, ror #21 │ │ │ │ - rsbseq sl, r7, r4, ror sl │ │ │ │ + rsbseq r8, r7, lr, lsl #22 │ │ │ │ + @ instruction: 0x0077aa9a │ │ │ │ + ldrshteq r8, [r7], #-160 @ 0xffffff60 │ │ │ │ + rsbseq sl, r7, ip, ror sl │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bpl 17b1c54 │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ tstcs r0, ip, asr sl │ │ │ │ @@ -99851,15 +99851,15 @@ │ │ │ │ andle r2, sp, r1, lsl #16 │ │ │ │ vadd.i8 d20, d19, d30 │ │ │ │ ldrbtmi r5, [r8], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0xf7a3300c │ │ │ │ stmiami ip!, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 7, 4, cr15, cr8, cr3, {5} │ │ │ │ - bllt 8722ec │ │ │ │ + bllt 8722ec │ │ │ │ strcs r2, [r1], #-256 @ 0xffffff00 │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ movteq pc, #49413 @ 0xc105 @ │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ bmi fe9c5bc4 │ │ │ │ ldrbtmi r4, [sl], #-2469 @ 0xfffff65b │ │ │ │ @ instruction: 0xf0be4479 │ │ │ │ @@ -99872,168 +99872,168 @@ │ │ │ │ @ instruction: 0x4621489f │ │ │ │ @ instruction: 0xf7a34478 │ │ │ │ @ instruction: 0xf7fffe27 │ │ │ │ svclt 0x0000bafe │ │ │ │ addeq fp, r2, r8, lsl r1 │ │ │ │ @ instruction: 0xfffefaa7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r7, r6, ror sl │ │ │ │ - rsbseq r8, r7, r0, lsr #23 │ │ │ │ - rsbseq r8, r7, r6, lsr #20 │ │ │ │ - ldrhteq sl, [r7], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r8, r7, lr, ror sl │ │ │ │ + rsbseq r8, r7, r8, lsr #23 │ │ │ │ + rsbseq r8, r7, lr, lsr #20 │ │ │ │ + ldrhteq sl, [r7], #-152 @ 0xffffff68 │ │ │ │ addeq fp, r2, r6, asr #1 │ │ │ │ - ldrhteq r8, [r7], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r8, r7, r4, asr #19 │ │ │ │ muleq r0, r3, r8 │ │ │ │ @ instruction: 0xffff0cb7 │ │ │ │ @ instruction: 0xffff30c7 │ │ │ │ @ instruction: 0xffff3a35 │ │ │ │ @ instruction: 0xffff4971 │ │ │ │ - rsbseq r8, r7, r0, lsl fp │ │ │ │ - rsbseq r8, r7, r8, ror #18 │ │ │ │ - ldrshteq sl, [r7], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r8, r7, r8, lsl fp │ │ │ │ + rsbseq r8, r7, r0, ror r9 │ │ │ │ + ldrshteq sl, [r7], #-138 @ 0xffffff76 │ │ │ │ andeq r1, r0, r7, asr #27 │ │ │ │ andeq r0, r0, r9, lsr #23 │ │ │ │ @ instruction: 0xffff130d │ │ │ │ - rsbseq r8, r7, ip, lsl r9 │ │ │ │ - rsbseq sl, r7, r6, lsr #17 │ │ │ │ - ldrshteq r8, [r7], #-142 @ 0xffffff72 │ │ │ │ - rsbseq sl, r7, r8, lsl #17 │ │ │ │ + rsbseq r8, r7, r4, lsr #18 │ │ │ │ + rsbseq sl, r7, lr, lsr #17 │ │ │ │ + rsbseq r8, r7, r6, lsl #18 │ │ │ │ + @ instruction: 0x0077a890 │ │ │ │ @ instruction: 0xffff1181 │ │ │ │ @ instruction: 0xffff0b4d │ │ │ │ - ldrhteq r8, [r7], #-136 @ 0xffffff78 │ │ │ │ - rsbseq sl, r7, r2, asr #16 │ │ │ │ - @ instruction: 0x00778896 │ │ │ │ - rsbseq sl, r7, r8, lsr #16 │ │ │ │ - rsbseq r8, r7, ip, asr r8 │ │ │ │ - rsbseq sl, r7, r6, ror #15 │ │ │ │ + rsbseq r8, r7, r0, asr #17 │ │ │ │ + rsbseq sl, r7, sl, asr #16 │ │ │ │ + @ instruction: 0x0077889e │ │ │ │ + rsbseq sl, r7, r0, lsr r8 │ │ │ │ + rsbseq r8, r7, r4, ror #16 │ │ │ │ + rsbseq sl, r7, lr, ror #15 │ │ │ │ @ instruction: 0xffff0a87 │ │ │ │ - rsbseq r8, r7, sl, lsr #16 │ │ │ │ - ldrhteq sl, [r7], #-116 @ 0xffffff8c │ │ │ │ + rsbseq r8, r7, r2, lsr r8 │ │ │ │ + ldrhteq sl, [r7], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xfffef849 │ │ │ │ - ldrshteq r8, [r7], #-120 @ 0xffffff88 │ │ │ │ - rsbseq sl, r7, r2, lsl #15 │ │ │ │ + rsbseq r8, r7, r0, lsl #16 │ │ │ │ + rsbseq sl, r7, sl, lsl #15 │ │ │ │ @ instruction: 0xffff1a07 │ │ │ │ - rsbseq r8, r7, r6, asr #15 │ │ │ │ - rsbseq sl, r7, r0, asr r7 │ │ │ │ + rsbseq r8, r7, lr, asr #15 │ │ │ │ + rsbseq sl, r7, r8, asr r7 │ │ │ │ @ instruction: 0xffff3de1 │ │ │ │ - @ instruction: 0x00778794 │ │ │ │ - rsbseq sl, r7, lr, lsl r7 │ │ │ │ + @ instruction: 0x0077879c │ │ │ │ + rsbseq sl, r7, r6, lsr #14 │ │ │ │ andeq r1, r0, r7, ror #13 │ │ │ │ - rsbseq r8, r7, r2, ror #14 │ │ │ │ - rsbseq sl, r7, ip, ror #13 │ │ │ │ + rsbseq r8, r7, sl, ror #14 │ │ │ │ + ldrshteq sl, [r7], #-100 @ 0xffffff9c │ │ │ │ andeq r5, r0, r7, ror #25 │ │ │ │ - rsbseq r8, r7, r8, lsr #14 │ │ │ │ - ldrhteq sl, [r7], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r8, r7, r0, lsr r7 │ │ │ │ + ldrhteq sl, [r7], #-106 @ 0xffffff96 │ │ │ │ @ instruction: 0xfffef763 │ │ │ │ - ldrshteq r8, [r7], #-98 @ 0xffffff9e │ │ │ │ - rsbseq sl, r7, ip, ror r6 │ │ │ │ + ldrshteq r8, [r7], #-106 @ 0xffffff96 │ │ │ │ + rsbseq sl, r7, r4, lsl #13 │ │ │ │ strdeq r5, [r0], -r7 │ │ │ │ - ldrhteq r8, [r7], #-104 @ 0xffffff98 │ │ │ │ - rsbseq sl, r7, r2, asr #12 │ │ │ │ + rsbseq r8, r7, r0, asr #13 │ │ │ │ + rsbseq sl, r7, sl, asr #12 │ │ │ │ @ instruction: 0xffffbd7b │ │ │ │ - rsbseq r8, r7, r6, lsl #13 │ │ │ │ - rsbseq sl, r7, r0, lsl r6 │ │ │ │ + rsbseq r8, r7, lr, lsl #13 │ │ │ │ + rsbseq sl, r7, r8, lsl r6 │ │ │ │ @ instruction: 0xfffff98d │ │ │ │ @ instruction: 0xfffff755 │ │ │ │ - rsbseq r8, r7, r0, asr #12 │ │ │ │ - rsbseq sl, r7, sl, asr #11 │ │ │ │ + rsbseq r8, r7, r8, asr #12 │ │ │ │ + ldrsbteq sl, [r7], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0xffff12cb │ │ │ │ - rsbseq r8, r7, lr, lsl #12 │ │ │ │ - @ instruction: 0x0077a598 │ │ │ │ + rsbseq r8, r7, r6, lsl r6 │ │ │ │ + rsbseq sl, r7, r0, lsr #11 │ │ │ │ @ instruction: 0xffff456d │ │ │ │ - ldrsbteq r8, [r7], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq sl, r7, r6, ror #10 │ │ │ │ - rsbseq r8, r7, ip, ror #14 │ │ │ │ - rsbseq r8, r7, r2, lsl #15 │ │ │ │ - rsbseq r8, r7, sl, lsl #11 │ │ │ │ - rsbseq sl, r7, r4, lsl r5 │ │ │ │ - rsbseq r8, r7, r2, asr r7 │ │ │ │ - @ instruction: 0x00778790 │ │ │ │ - rsbseq r8, r7, r4, asr #10 │ │ │ │ - rsbseq sl, r7, lr, asr #9 │ │ │ │ - rsbseq r8, r7, r8, ror r7 │ │ │ │ - rsbseq r8, r7, r6, lsr #15 │ │ │ │ - rsbseq r8, r7, r2, lsl #10 │ │ │ │ - rsbseq sl, r7, ip, lsl #9 │ │ │ │ + rsbseq r8, r7, r4, ror #11 │ │ │ │ + rsbseq sl, r7, lr, ror #10 │ │ │ │ + rsbseq r8, r7, r4, ror r7 │ │ │ │ rsbseq r8, r7, sl, lsl #15 │ │ │ │ - ldrhteq r8, [r7], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r8, r7, r0, asr #9 │ │ │ │ - rsbseq sl, r7, sl, asr #8 │ │ │ │ - @ instruction: 0x00778796 │ │ │ │ - ldrhteq r8, [r7], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r8, r7, lr, ror r4 │ │ │ │ - rsbseq sl, r7, r8, lsl #8 │ │ │ │ - rsbseq r8, r7, r0, lsr #15 │ │ │ │ - ldrsbteq r8, [r7], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r8, r7, ip, lsr r4 │ │ │ │ - rsbseq sl, r7, r6, asr #7 │ │ │ │ - rsbseq r8, r7, r2, asr #15 │ │ │ │ - ldrshteq r8, [r7], #-120 @ 0xffffff88 │ │ │ │ - ldrshteq r8, [r7], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq sl, r7, r4, lsl #7 │ │ │ │ - rsbseq r8, r7, r0, ror #15 │ │ │ │ - rsbseq r8, r7, r6, lsl #16 │ │ │ │ - ldrhteq r8, [r7], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq sl, r7, r4, asr #6 │ │ │ │ - rsbseq r8, r7, lr, ror #15 │ │ │ │ - rsbseq r8, r7, ip, lsl #16 │ │ │ │ - rsbseq r8, r7, r8, ror r3 │ │ │ │ - rsbseq sl, r7, r2, lsl #6 │ │ │ │ - ldrshteq r8, [r7], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r8, r7, ip, lsl r8 │ │ │ │ - rsbseq r8, r7, r6, lsr r3 │ │ │ │ - rsbseq sl, r7, r0, asr #5 │ │ │ │ + @ instruction: 0x00778592 │ │ │ │ + rsbseq sl, r7, ip, lsl r5 │ │ │ │ + rsbseq r8, r7, sl, asr r7 │ │ │ │ + @ instruction: 0x00778798 │ │ │ │ + rsbseq r8, r7, ip, asr #10 │ │ │ │ + ldrsbteq sl, [r7], #-70 @ 0xffffffba │ │ │ │ + rsbseq r8, r7, r0, lsl #15 │ │ │ │ + rsbseq r8, r7, lr, lsr #15 │ │ │ │ + rsbseq r8, r7, sl, lsl #10 │ │ │ │ + @ instruction: 0x0077a494 │ │ │ │ + @ instruction: 0x00778792 │ │ │ │ + ldrhteq r8, [r7], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r8, r7, r8, asr #9 │ │ │ │ + rsbseq sl, r7, r2, asr r4 │ │ │ │ + @ instruction: 0x0077879e │ │ │ │ + rsbseq r8, r7, r0, asr #15 │ │ │ │ + rsbseq r8, r7, r6, lsl #9 │ │ │ │ + rsbseq sl, r7, r0, lsl r4 │ │ │ │ + rsbseq r8, r7, r8, lsr #15 │ │ │ │ + rsbseq r8, r7, r6, ror #15 │ │ │ │ + rsbseq r8, r7, r4, asr #8 │ │ │ │ + rsbseq sl, r7, lr, asr #7 │ │ │ │ + rsbseq r8, r7, sl, asr #15 │ │ │ │ rsbseq r8, r7, r0, lsl #16 │ │ │ │ - rsbseq r8, r7, r6, asr #16 │ │ │ │ - ldrshteq r8, [r7], #-36 @ 0xffffffdc │ │ │ │ - rsbseq sl, r7, lr, ror r2 │ │ │ │ + rsbseq r8, r7, r2, lsl #8 │ │ │ │ + rsbseq sl, r7, ip, lsl #7 │ │ │ │ + rsbseq r8, r7, r8, ror #15 │ │ │ │ + rsbseq r8, r7, lr, lsl #16 │ │ │ │ + rsbseq r8, r7, r2, asr #7 │ │ │ │ + rsbseq sl, r7, ip, asr #6 │ │ │ │ + ldrshteq r8, [r7], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r8, r7, r4, lsl r8 │ │ │ │ + rsbseq r8, r7, r0, lsl #7 │ │ │ │ + rsbseq sl, r7, sl, lsl #6 │ │ │ │ + ldrshteq r8, [r7], #-122 @ 0xffffff86 │ │ │ │ rsbseq r8, r7, r4, lsr #16 │ │ │ │ - rsbseq r8, r7, lr, lsr r8 │ │ │ │ - rsbseq r8, r7, lr, lsr #5 │ │ │ │ - rsbseq sl, r7, r8, lsr r2 │ │ │ │ - rsbseq r8, r7, r6, lsr #16 │ │ │ │ - rsbseq r8, r7, r4, asr r8 │ │ │ │ - rsbseq r8, r7, ip, ror #4 │ │ │ │ - ldrshteq sl, [r7], #-22 @ 0xffffffea │ │ │ │ - rsbseq r8, r7, lr, lsr r8 │ │ │ │ - rsbseq r8, r7, r0, ror #16 │ │ │ │ - rsbseq r8, r7, sl, lsr #4 │ │ │ │ - ldrhteq sl, [r7], #-20 @ 0xffffffec │ │ │ │ - rsbseq r8, r7, sl, asr #16 │ │ │ │ - rsbseq r8, r7, r0, ror r8 │ │ │ │ - rsbseq r8, r7, lr, ror #3 │ │ │ │ - rsbseq sl, r7, sl, ror r1 │ │ │ │ - rsbseq r8, r7, r0, ror #16 │ │ │ │ - rsbseq r8, r7, sl, lsl #17 │ │ │ │ - ldrhteq r8, [r7], #-18 @ 0xffffffee │ │ │ │ - rsbseq sl, r7, lr, lsr r1 │ │ │ │ - @ instruction: 0x00775e94 │ │ │ │ - rsbseq r8, r7, r2, ror r8 │ │ │ │ - rsbseq r8, r7, r6, ror r1 │ │ │ │ - rsbseq sl, r7, r2, lsl #2 │ │ │ │ - rsbseq r8, r7, r0, ror #16 │ │ │ │ - rsbseq r8, r7, r2, lsl #17 │ │ │ │ - rsbseq r8, r7, sl, lsr r1 │ │ │ │ - rsbseq sl, r7, r6, asr #1 │ │ │ │ - ldrhteq r8, [r7], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r8, r7, lr, lsr r3 │ │ │ │ + rsbseq sl, r7, r8, asr #5 │ │ │ │ + rsbseq r8, r7, r8, lsl #16 │ │ │ │ + rsbseq r8, r7, lr, asr #16 │ │ │ │ + ldrshteq r8, [r7], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq sl, r7, r6, lsl #5 │ │ │ │ + rsbseq r8, r7, ip, lsr #16 │ │ │ │ rsbseq r8, r7, r6, asr #16 │ │ │ │ - ldrsbteq r8, [r7], #-14 │ │ │ │ - rsbseq sl, r7, sl, rrx │ │ │ │ - @ instruction: 0x00778890 │ │ │ │ - ldrsbteq r8, [r7], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r8, r7, r2, lsr #1 │ │ │ │ - rsbseq sl, r7, lr, lsr #32 │ │ │ │ - ldrsbteq r8, [r7], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r8, r7, r2, lsr #18 │ │ │ │ - rsbseq r8, r7, r6, rrx │ │ │ │ - ldrshteq r9, [r7], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r8, r7, r6, lsl #18 │ │ │ │ - rsbseq r8, r7, r0, asr #18 │ │ │ │ - rsbseq r8, r7, r4, lsr #32 │ │ │ │ - ldrhteq r9, [r7], #-240 @ 0xffffff10 │ │ │ │ + ldrhteq r8, [r7], #-38 @ 0xffffffda │ │ │ │ + rsbseq sl, r7, r0, asr #4 │ │ │ │ + rsbseq r8, r7, lr, lsr #16 │ │ │ │ + rsbseq r8, r7, ip, asr r8 │ │ │ │ + rsbseq r8, r7, r4, ror r2 │ │ │ │ + ldrshteq sl, [r7], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r8, r7, r6, asr #16 │ │ │ │ + rsbseq r8, r7, r8, ror #16 │ │ │ │ + rsbseq r8, r7, r2, lsr r2 │ │ │ │ + ldrhteq sl, [r7], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r8, r7, r2, asr r8 │ │ │ │ + rsbseq r8, r7, r8, ror r8 │ │ │ │ + ldrshteq r8, [r7], #-22 @ 0xffffffea │ │ │ │ + rsbseq sl, r7, r2, lsl #3 │ │ │ │ + rsbseq r8, r7, r8, ror #16 │ │ │ │ + @ instruction: 0x00778892 │ │ │ │ + ldrhteq r8, [r7], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq sl, r7, r6, asr #2 │ │ │ │ + @ instruction: 0x00775e9c │ │ │ │ + rsbseq r8, r7, sl, ror r8 │ │ │ │ + rsbseq r8, r7, lr, ror r1 │ │ │ │ + rsbseq sl, r7, sl, lsl #2 │ │ │ │ + rsbseq r8, r7, r8, ror #16 │ │ │ │ + rsbseq r8, r7, sl, lsl #17 │ │ │ │ + rsbseq r8, r7, r2, asr #2 │ │ │ │ + rsbseq sl, r7, lr, asr #1 │ │ │ │ + ldrhteq r8, [r7], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r8, r7, lr, asr #16 │ │ │ │ + rsbseq r8, r7, r6, ror #1 │ │ │ │ + rsbseq sl, r7, r2, ror r0 │ │ │ │ + @ instruction: 0x00778898 │ │ │ │ + rsbseq r8, r7, r6, ror #17 │ │ │ │ + rsbseq r8, r7, sl, lsr #1 │ │ │ │ + rsbseq sl, r7, r6, lsr r0 │ │ │ │ + ldrsbteq r8, [r7], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r8, r7, sl, lsr #18 │ │ │ │ + rsbseq r8, r7, lr, rrx │ │ │ │ + ldrshteq r9, [r7], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r8, r7, lr, lsl #18 │ │ │ │ + rsbseq r8, r7, r8, asr #18 │ │ │ │ + rsbseq r8, r7, ip, lsr #32 │ │ │ │ + ldrhteq r9, [r7], #-248 @ 0xffffff08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcb7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -100044,16 +100044,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7a3300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 7, cr15, [sl], {163} @ 0xa3 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r7, r7, sl, ror #26 │ │ │ │ - ldrshteq r9, [r7], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r7, r7, r2, ror sp │ │ │ │ + ldrshteq r9, [r7], #-206 @ 0xffffff32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1afab8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb095 │ │ │ │ @ instruction: 0x46064b9b │ │ │ │ @@ -100209,27 +100209,27 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff2326fc │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ blx fe132706 │ │ │ │ @ instruction: 0xf79de778 │ │ │ │ svclt 0x0000e80e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r7, r7, r0, asr sp │ │ │ │ + rsbseq r7, r7, r8, asr sp │ │ │ │ ldrdeq sl, [r2], sl @ │ │ │ │ - rsbseq r7, r7, r6, lsr ip │ │ │ │ - rsbseq r8, r7, r0, lsl #11 │ │ │ │ - rsbseq r7, r7, r6, ror #23 │ │ │ │ - rsbseq r9, r7, r2, ror fp │ │ │ │ + rsbseq r7, r7, lr, lsr ip │ │ │ │ + rsbseq r8, r7, r8, lsl #11 │ │ │ │ + rsbseq r7, r7, lr, ror #23 │ │ │ │ + rsbseq r9, r7, sl, ror fp │ │ │ │ addeq sl, r2, ip, lsl #5 │ │ │ │ - rsbseq r7, r7, r8, lsr #22 │ │ │ │ - ldrhteq r9, [r7], #-170 @ 0xffffff56 │ │ │ │ - ldrshteq r7, [r7], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r9, r7, r2, lsl #21 │ │ │ │ - ldrsbteq r7, [r7], #-168 @ 0xffffff58 │ │ │ │ - ldrshteq r8, [r7], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r7, r7, r0, lsr fp │ │ │ │ + rsbseq r9, r7, r2, asr #21 │ │ │ │ + ldrshteq r7, [r7], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r9, r7, sl, lsl #21 │ │ │ │ + rsbseq r7, r7, r0, ror #21 │ │ │ │ + rsbseq r8, r7, r6, lsl #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 2b2bf8 >::_M_default_append(unsigned int)@@Base+0x2d2f4> │ │ │ │ @ instruction: 0xf8df468b │ │ │ │ @ instruction: 0xf8df1700 │ │ │ │ vabdl.s32 , d13, d0 │ │ │ │ @@ -100444,29 +100444,29 @@ │ │ │ │ ldmdavs r8, {r8, r9, sl, fp} │ │ │ │ ldmdavs fp, {r3, r4, r8, r9, fp, ip, pc} │ │ │ │ stcle 3, cr9, [r4, #-124]! @ 0xffffff84 │ │ │ │ @ instruction: 0x463b9a11 │ │ │ │ smlatbeq r4, sl, r1, pc @ │ │ │ │ @ instruction: 0xf8d21f07 │ │ │ │ @ instruction: 0xf8d2801c │ │ │ │ - bls 86cc34 │ │ │ │ + bls 86cc34 │ │ │ │ eorls r3, r1, #4, 20 @ 0x4000 │ │ │ │ bl 15b474 │ │ │ │ bls 8b7e48 │ │ │ │ addlt pc, r4, sp, asr #17 │ │ │ │ ldmdavs r8, {r0, r1, r7, r9, sl, lr} │ │ │ │ eoreq pc, r0, r8, asr r8 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ svcvs 0x0004f841 │ │ │ │ bleq 1b2da4 │ │ │ │ @ instruction: 0xf85e4563 │ │ │ │ @ instruction: 0xf8420020 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ @ instruction: 0xf8dd4658 │ │ │ │ - blls 860e7c │ │ │ │ + blls 860e7c │ │ │ │ strcs sl, [r0], -pc, lsr #30 │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ movwls r0, #2561 @ 0xa01 │ │ │ │ stmib sp, {r3, r8, ip, pc}^ │ │ │ │ tstls r3, r5, lsl #2 │ │ │ │ blls 406568 │ │ │ │ stmdals pc, {r5, r9, fp, ip, pc} @ │ │ │ │ @@ -100678,56 +100678,56 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7a24478 │ │ │ │ ubfx pc, fp, #31, #3 │ │ │ │ stcl 7, cr15, [r6], #-624 @ 0xfffffd90 │ │ │ │ addeq sl, r2, r6, lsr #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq sl, r2, lr, lsl r1 │ │ │ │ - ldrsbteq r7, [r7], #-150 @ 0xffffff6a │ │ │ │ + ldrsbteq r7, [r7], #-158 @ 0xffffff62 │ │ │ │ andeq r0, r0, r0, lsr sp │ │ │ │ andeq r0, r0, r4, lsl #22 │ │ │ │ andeq r0, r0, r0, lsr #31 │ │ │ │ @ instruction: 0xffff028d │ │ │ │ @ instruction: 0xfffee8f7 │ │ │ │ @ instruction: 0xfffee8e9 │ │ │ │ @ instruction: 0xfffee809 │ │ │ │ @ instruction: 0xfffee847 │ │ │ │ - ldrhteq r8, [r7], #-18 @ 0xffffffee │ │ │ │ - rsbseq r7, r7, ip, lsl #15 │ │ │ │ - @ instruction: 0x0077769a │ │ │ │ - rsbseq r9, r7, r6, lsr #12 │ │ │ │ - rsbseq r7, r7, r0, lsl #13 │ │ │ │ - rsbseq r9, r7, ip, lsl #12 │ │ │ │ + ldrhteq r8, [r7], #-26 @ 0xffffffe6 │ │ │ │ + @ instruction: 0x00777794 │ │ │ │ + rsbseq r7, r7, r2, lsr #13 │ │ │ │ + rsbseq r9, r7, lr, lsr #12 │ │ │ │ + rsbseq r7, r7, r8, lsl #13 │ │ │ │ + rsbseq r9, r7, r4, lsl r6 │ │ │ │ addeq r9, r2, r6, lsr #26 │ │ │ │ - rsbseq r7, r7, sl, lsr #12 │ │ │ │ - ldrhteq r9, [r7], #-86 @ 0xffffffaa │ │ │ │ - rsbseq r7, r7, r8, ror #11 │ │ │ │ - @ instruction: 0x0077759c │ │ │ │ - rsbseq r9, r7, r8, lsr #10 │ │ │ │ - rsbseq r7, r7, r2, lsl #11 │ │ │ │ - rsbseq r9, r7, lr, lsl #10 │ │ │ │ - rsbseq r7, r7, r6, asr #10 │ │ │ │ - ldrshteq r7, [r7], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r9, r7, lr, ror r4 │ │ │ │ - rsbseq r7, r7, ip, asr #8 │ │ │ │ - ldrsbteq r9, [r7], #-54 @ 0xffffffca │ │ │ │ - rsbseq r7, r7, lr, lsr #8 │ │ │ │ - ldrhteq r9, [r7], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r7, r7, r4, lsl r4 │ │ │ │ - @ instruction: 0x0077939e │ │ │ │ - ldrshteq r7, [r7], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r9, r7, r4, lsl #7 │ │ │ │ - rsbseq r7, r7, r0, ror #7 │ │ │ │ - rsbseq r9, r7, sl, ror #6 │ │ │ │ - rsbseq r7, r7, r6, asr #7 │ │ │ │ - rsbseq r9, r7, r0, asr r3 │ │ │ │ - rsbseq r7, r7, r8, lsr #7 │ │ │ │ - rsbseq r9, r7, r2, lsr r3 │ │ │ │ - rsbseq r7, r7, lr, lsl #7 │ │ │ │ - rsbseq r9, r7, r8, lsl r3 │ │ │ │ + rsbseq r7, r7, r2, lsr r6 │ │ │ │ + ldrhteq r9, [r7], #-94 @ 0xffffffa2 │ │ │ │ + ldrshteq r7, [r7], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r7, r7, r4, lsr #11 │ │ │ │ + rsbseq r9, r7, r0, lsr r5 │ │ │ │ + rsbseq r7, r7, sl, lsl #11 │ │ │ │ + rsbseq r9, r7, r6, lsl r5 │ │ │ │ + rsbseq r7, r7, lr, asr #10 │ │ │ │ + ldrshteq r7, [r7], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r9, r7, r6, lsl #9 │ │ │ │ + rsbseq r7, r7, r4, asr r4 │ │ │ │ + ldrsbteq r9, [r7], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r7, r7, r6, lsr r4 │ │ │ │ + rsbseq r9, r7, r0, asr #7 │ │ │ │ + rsbseq r7, r7, ip, lsl r4 │ │ │ │ + rsbseq r9, r7, r6, lsr #7 │ │ │ │ + rsbseq r7, r7, r2, lsl #8 │ │ │ │ + rsbseq r9, r7, ip, lsl #7 │ │ │ │ + rsbseq r7, r7, r8, ror #7 │ │ │ │ + rsbseq r9, r7, r2, ror r3 │ │ │ │ + rsbseq r7, r7, lr, asr #7 │ │ │ │ + rsbseq r9, r7, r8, asr r3 │ │ │ │ + ldrhteq r7, [r7], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r9, r7, sl, lsr r3 │ │ │ │ + @ instruction: 0x00777396 │ │ │ │ + rsbseq r9, r7, r0, lsr #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febcc288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ @ instruction: 0x46064c72 │ │ │ │ movwls r4, #1148 @ 0x47c │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -100841,34 +100841,34 @@ │ │ │ │ ldc2l 7, cr15, [r8, #648] @ 0x288 │ │ │ │ ldrbtmi r4, [r8], #-2072 @ 0xfffff7e8 │ │ │ │ cdp2 7, 9, cr15, cr4, cr2, {5} │ │ │ │ @ instruction: 0xf79ce7e5 │ │ │ │ svclt 0x0000eb20 │ │ │ │ addeq r9, r2, r8, ror #18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r7, r7, r2, asr r2 │ │ │ │ - ldrsbteq r9, [r7], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r7, r7, sl, asr r2 │ │ │ │ + rsbseq r9, r7, r6, ror #3 │ │ │ │ strdeq r9, [r2], r8 │ │ │ │ - rsbseq r7, r7, r6, asr #4 │ │ │ │ - rsbseq r7, r7, r2, asr #3 │ │ │ │ - rsbseq r9, r7, lr, asr #2 │ │ │ │ - @ instruction: 0x0077719a │ │ │ │ - rsbseq r9, r7, r6, lsr #2 │ │ │ │ - rsbseq r7, r7, r0, lsl #3 │ │ │ │ - rsbseq r7, r7, lr, ror fp │ │ │ │ - rsbseq r7, r7, sl, ror #2 │ │ │ │ - ldrshteq r9, [r7], #-4 │ │ │ │ - rsbseq r7, r7, sl, asr #2 │ │ │ │ - rsbseq r7, r7, r2, ror fp │ │ │ │ - rsbseq r7, r7, r0, lsr r1 │ │ │ │ - @ instruction: 0x00777b90 │ │ │ │ - rsbseq r7, r7, r8, lsl r1 │ │ │ │ - rsbseq r9, r7, r2, lsr #1 │ │ │ │ - ldrshteq r7, [r7], #-12 │ │ │ │ - ldrshteq r7, [r7], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r7, r7, lr, asr #4 │ │ │ │ + rsbseq r7, r7, sl, asr #3 │ │ │ │ + rsbseq r9, r7, r6, asr r1 │ │ │ │ + rsbseq r7, r7, r2, lsr #3 │ │ │ │ + rsbseq r9, r7, lr, lsr #2 │ │ │ │ + rsbseq r7, r7, r8, lsl #3 │ │ │ │ + rsbseq r7, r7, r6, lsl #23 │ │ │ │ + rsbseq r7, r7, r2, ror r1 │ │ │ │ + ldrshteq r9, [r7], #-12 │ │ │ │ + rsbseq r7, r7, r2, asr r1 │ │ │ │ + rsbseq r7, r7, sl, ror fp │ │ │ │ + rsbseq r7, r7, r8, lsr r1 │ │ │ │ + @ instruction: 0x00777b98 │ │ │ │ + rsbseq r7, r7, r0, lsr #2 │ │ │ │ + rsbseq r9, r7, sl, lsr #1 │ │ │ │ + rsbseq r7, r7, r4, lsl #2 │ │ │ │ + rsbseq r7, r7, r2, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 16b35f4 │ │ │ │ stcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ strne pc, [r4], #2271 @ 0x8df │ │ │ │ @ instruction: 0x4605af1f │ │ │ │ @@ -101158,41 +101158,41 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 17b35ce │ │ │ │ ldrbtmi r4, [r8], #-2078 @ 0xfffff7e2 │ │ │ │ ldc2 7, cr15, [r8], {162} @ 0xa2 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ addeq r9, r2, ip, lsr #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r7, r7, r4 │ │ │ │ - rsbseq r6, r7, lr, lsr pc │ │ │ │ - rsbseq r8, r7, sl, asr #29 │ │ │ │ + rsbseq r7, r7, ip │ │ │ │ + rsbseq r6, r7, r6, asr #30 │ │ │ │ + ldrsbteq r8, [r7], #-226 @ 0xffffff1e │ │ │ │ addeq r9, r2, r4, ror #11 │ │ │ │ - @ instruction: 0x00776e9a │ │ │ │ - @ instruction: 0x00776e9c │ │ │ │ - rsbseq r6, r7, ip, asr sp │ │ │ │ - rsbseq r8, r7, r8, ror #25 │ │ │ │ - rsbseq r6, r7, r8, ror #26 │ │ │ │ - rsbseq r6, r7, ip, ror #25 │ │ │ │ - rsbseq r7, r7, ip, asr #14 │ │ │ │ - ldrsbteq r6, [r7], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r8, r7, lr, asr ip │ │ │ │ - rsbseq r6, r7, r8, lsr #25 │ │ │ │ - rsbseq r8, r7, r2, lsr ip │ │ │ │ - rsbseq r6, r7, sl, lsl #25 │ │ │ │ - rsbseq r8, r7, r4, lsl ip │ │ │ │ - rsbseq r6, r7, r0, ror ip │ │ │ │ - ldrshteq r8, [r7], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r6, r7, r4, asr ip │ │ │ │ - rsbseq r7, r7, r2, asr r6 │ │ │ │ - rsbseq r6, r7, r8, lsr ip │ │ │ │ - rsbseq r7, r7, r0, ror #12 │ │ │ │ - rsbseq r6, r7, r0, lsr #24 │ │ │ │ - rsbseq r8, r7, sl, lsr #23 │ │ │ │ - rsbseq r6, r7, r4, lsl #24 │ │ │ │ - rsbseq r7, r7, r2, lsl #12 │ │ │ │ + rsbseq r6, r7, r2, lsr #29 │ │ │ │ + rsbseq r6, r7, r4, lsr #29 │ │ │ │ + rsbseq r6, r7, r4, ror #26 │ │ │ │ + ldrshteq r8, [r7], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r6, r7, r0, ror sp │ │ │ │ + ldrshteq r6, [r7], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r7, r7, r4, asr r7 │ │ │ │ + ldrsbteq r6, [r7], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r8, r7, r6, ror #24 │ │ │ │ + ldrhteq r6, [r7], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r8, r7, sl, lsr ip │ │ │ │ + @ instruction: 0x00776c92 │ │ │ │ + rsbseq r8, r7, ip, lsl ip │ │ │ │ + rsbseq r6, r7, r8, ror ip │ │ │ │ + rsbseq r8, r7, r2, lsl #24 │ │ │ │ + rsbseq r6, r7, ip, asr ip │ │ │ │ + rsbseq r7, r7, sl, asr r6 │ │ │ │ + rsbseq r6, r7, r0, asr #24 │ │ │ │ + rsbseq r7, r7, r8, ror #12 │ │ │ │ + rsbseq r6, r7, r8, lsr #24 │ │ │ │ + ldrhteq r8, [r7], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r6, r7, ip, lsl #24 │ │ │ │ + rsbseq r7, r7, sl, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ addslt r4, r7, r1, lsr #27 │ │ │ │ ldrmi r4, [sl], r1, lsr #25 │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -101354,36 +101354,36 @@ │ │ │ │ @ instruction: 0xf7a2300c │ │ │ │ ldmdami sl, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a24478 │ │ │ │ @ instruction: 0xe779fa91 │ │ │ │ addeq r9, r2, r0, lsr #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r9, r2, ip, ror #3 │ │ │ │ - rsbseq r6, r7, ip, ror #21 │ │ │ │ - rsbseq r6, r7, sl, lsl #21 │ │ │ │ - rsbseq r6, r7, lr, asr #20 │ │ │ │ - rsbseq r6, r7, r2, lsl #20 │ │ │ │ - rsbseq r7, r7, r2, ror #8 │ │ │ │ - rsbseq r6, r7, sl, ror #19 │ │ │ │ - rsbseq r8, r7, r4, ror r9 │ │ │ │ - rsbseq r6, r7, ip, asr #19 │ │ │ │ - rsbseq r8, r7, r8, asr r9 │ │ │ │ - rsbseq r6, r7, lr, lsr #19 │ │ │ │ - rsbseq r8, r7, sl, lsr r9 │ │ │ │ - ldrhteq r6, [r7], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r6, r7, r8, ror #18 │ │ │ │ - @ instruction: 0x00777390 │ │ │ │ - rsbseq r6, r7, r0, asr r9 │ │ │ │ - ldrsbteq r8, [r7], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r6, r7, r2, lsr r9 │ │ │ │ - ldrhteq r8, [r7], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r6, r7, lr, lsl #18 │ │ │ │ - rsbseq r7, r7, ip, lsl #6 │ │ │ │ - ldrshteq r6, [r7], #-134 @ 0xffffff7a │ │ │ │ - ldrshteq r7, [r7], #-36 @ 0xffffffdc │ │ │ │ + ldrshteq r6, [r7], #-164 @ 0xffffff5c │ │ │ │ + @ instruction: 0x00776a92 │ │ │ │ + rsbseq r6, r7, r6, asr sl │ │ │ │ + rsbseq r6, r7, sl, lsl #20 │ │ │ │ + rsbseq r7, r7, sl, ror #8 │ │ │ │ + ldrshteq r6, [r7], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r8, r7, ip, ror r9 │ │ │ │ + ldrsbteq r6, [r7], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r8, r7, r0, ror #18 │ │ │ │ + ldrhteq r6, [r7], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r8, r7, r2, asr #18 │ │ │ │ + ldrhteq r6, [r7], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r6, r7, r0, ror r9 │ │ │ │ + @ instruction: 0x00777398 │ │ │ │ + rsbseq r6, r7, r8, asr r9 │ │ │ │ + rsbseq r8, r7, r2, ror #17 │ │ │ │ + rsbseq r6, r7, sl, lsr r9 │ │ │ │ + rsbseq r8, r7, r4, asr #17 │ │ │ │ + rsbseq r6, r7, r6, lsl r9 │ │ │ │ + rsbseq r7, r7, r4, lsl r3 │ │ │ │ + ldrshteq r6, [r7], #-142 @ 0xffffff72 │ │ │ │ + ldrshteq r7, [r7], #-44 @ 0xffffffd4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1b0f80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 16b3e04 │ │ │ │ ldclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ blhi 10b159c │ │ │ │ @@ -101694,65 +101694,65 @@ │ │ │ │ ldrbtmi r4, [r8], #-2105 @ 0xfffff7c7 │ │ │ │ @ instruction: 0xffecf7a1 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r8, r2, ip, lsl #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r6, r7, ip, lsl #16 │ │ │ │ - @ instruction: 0x00778796 │ │ │ │ + rsbseq r6, r7, r4, lsl r8 │ │ │ │ + @ instruction: 0x0077879e │ │ │ │ addeq r8, r2, ip, lsr #29 │ │ │ │ - ldrshteq r6, [r7], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r6, r7, r8, lsl #15 │ │ │ │ - rsbseq r7, r7, r4, lsr #4 │ │ │ │ - rsbseq r6, r7, r2, lsr #14 │ │ │ │ - rsbseq r8, r7, lr, lsr #13 │ │ │ │ - rsbseq r6, r7, r8, lsl #14 │ │ │ │ - @ instruction: 0x00778694 │ │ │ │ - @ instruction: 0x00777190 │ │ │ │ - ldrhteq r6, [r7], #-108 @ 0xffffff94 │ │ │ │ - ldrshteq r6, [r7], #-84 @ 0xffffffac │ │ │ │ - rsbseq r8, r7, r0, lsl #11 │ │ │ │ - ldrsbteq r6, [r7], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r8, r7, r4, ror #10 │ │ │ │ - ldrhteq r6, [r7], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r6, r7, r6, ror #31 │ │ │ │ - rsbseq r6, r7, r6, lsr #11 │ │ │ │ - rsbseq r8, r7, r0, lsr r5 │ │ │ │ - rsbseq r6, r7, r4, lsl #11 │ │ │ │ - rsbseq r8, r7, r6, lsl r5 │ │ │ │ - rsbseq r6, r7, r6, asr #10 │ │ │ │ - ldrsbteq r8, [r7], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r6, r7, ip, lsl r5 │ │ │ │ - rsbseq r8, r7, r8, lsr #9 │ │ │ │ - rsbseq r3, r7, r6, lsr pc │ │ │ │ - ldrshteq r6, [r7], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r8, r7, ip, ror r4 │ │ │ │ - rsbseq r3, r7, r2, ror #29 │ │ │ │ - rsbseq r6, r7, r4, asr #9 │ │ │ │ - rsbseq r8, r7, r0, asr r4 │ │ │ │ - rsbseq r5, r7, r0, lsl #5 │ │ │ │ - @ instruction: 0x00776492 │ │ │ │ - rsbseq r8, r7, lr, lsl r4 │ │ │ │ - rsbseq r5, r7, r2, lsl #4 │ │ │ │ - rsbseq r6, r7, r4, ror #8 │ │ │ │ - ldrshteq r8, [r7], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r6, r7, r4, asr #8 │ │ │ │ - rsbseq r8, r7, lr, asr #7 │ │ │ │ - rsbseq r6, r7, r8, lsr #8 │ │ │ │ - rsbseq r6, r7, r6, lsr #28 │ │ │ │ - rsbseq r5, r7, r6, lsr #3 │ │ │ │ - ldrshteq r6, [r7], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r8, r7, r6, lsl #7 │ │ │ │ - rsbseq r6, r7, r0, ror #7 │ │ │ │ - rsbseq r6, r7, r0, asr #28 │ │ │ │ - rsbseq r6, r7, r8, asr #7 │ │ │ │ - rsbseq r8, r7, r2, asr r3 │ │ │ │ - rsbseq r6, r7, ip, lsr #7 │ │ │ │ - rsbseq r6, r7, sl, lsr #27 │ │ │ │ + ldrshteq r6, [r7], #-124 @ 0xffffff84 │ │ │ │ + @ instruction: 0x00776790 │ │ │ │ + rsbseq r7, r7, ip, lsr #4 │ │ │ │ + rsbseq r6, r7, sl, lsr #14 │ │ │ │ + ldrhteq r8, [r7], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r6, r7, r0, lsl r7 │ │ │ │ + @ instruction: 0x0077869c │ │ │ │ + @ instruction: 0x00777198 │ │ │ │ + rsbseq r6, r7, r4, asr #13 │ │ │ │ + ldrshteq r6, [r7], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r8, r7, r8, lsl #11 │ │ │ │ + rsbseq r6, r7, r0, ror #11 │ │ │ │ + rsbseq r8, r7, ip, ror #10 │ │ │ │ + rsbseq r6, r7, r6, asr #11 │ │ │ │ + rsbseq r6, r7, lr, ror #31 │ │ │ │ + rsbseq r6, r7, lr, lsr #11 │ │ │ │ + rsbseq r8, r7, r8, lsr r5 │ │ │ │ + rsbseq r6, r7, ip, lsl #11 │ │ │ │ + rsbseq r8, r7, lr, lsl r5 │ │ │ │ + rsbseq r6, r7, lr, asr #10 │ │ │ │ + ldrsbteq r8, [r7], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r6, r7, r4, lsr #10 │ │ │ │ + ldrhteq r8, [r7], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r3, r7, lr, lsr pc │ │ │ │ + ldrshteq r6, [r7], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r8, r7, r4, lsl #9 │ │ │ │ + rsbseq r3, r7, sl, ror #29 │ │ │ │ + rsbseq r6, r7, ip, asr #9 │ │ │ │ + rsbseq r8, r7, r8, asr r4 │ │ │ │ + rsbseq r5, r7, r8, lsl #5 │ │ │ │ + @ instruction: 0x0077649a │ │ │ │ + rsbseq r8, r7, r6, lsr #8 │ │ │ │ + rsbseq r5, r7, sl, lsl #4 │ │ │ │ + rsbseq r6, r7, ip, ror #8 │ │ │ │ + ldrshteq r8, [r7], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r6, r7, ip, asr #8 │ │ │ │ + ldrsbteq r8, [r7], #-54 @ 0xffffffca │ │ │ │ + rsbseq r6, r7, r0, lsr r4 │ │ │ │ + rsbseq r6, r7, lr, lsr #28 │ │ │ │ + rsbseq r5, r7, lr, lsr #3 │ │ │ │ + rsbseq r6, r7, r2, lsl #8 │ │ │ │ + rsbseq r8, r7, lr, lsl #7 │ │ │ │ + rsbseq r6, r7, r8, ror #7 │ │ │ │ + rsbseq r6, r7, r8, asr #28 │ │ │ │ + ldrsbteq r6, [r7], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r8, r7, sl, asr r3 │ │ │ │ + ldrhteq r6, [r7], #-52 @ 0xffffffcc │ │ │ │ + ldrhteq r6, [r7], #-210 @ 0xffffff2e │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf1c4f0bd │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ ldmdami r8, {r2, r3, ip, lr, pc}^ │ │ │ │ cmpppl lr, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 10, cr15, cr12, cr1, {5} │ │ │ │ @@ -101837,21 +101837,21 @@ │ │ │ │ blge 130564 │ │ │ │ blge 930924 │ │ │ │ blge 130570 │ │ │ │ strteq pc, [r8], #2269 @ 0x8dd │ │ │ │ blle ffc86bfc │ │ │ │ movwcs r9, #2580 @ 0xa14 │ │ │ │ @ instruction: 0xe76c6013 │ │ │ │ - rsbseq r6, r7, r4, lsr #5 │ │ │ │ - rsbseq r8, r7, r0, lsr r2 │ │ │ │ - rsbseq r6, r7, r0, lsr r2 │ │ │ │ - rsbseq r6, r7, r6, lsr #4 │ │ │ │ - ldrhteq r8, [r7], #-18 @ 0xffffffee │ │ │ │ - ldrhteq r6, [r7], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r6, r7, r8, asr ip │ │ │ │ + rsbseq r6, r7, ip, lsr #5 │ │ │ │ + rsbseq r8, r7, r8, lsr r2 │ │ │ │ + rsbseq r6, r7, r8, lsr r2 │ │ │ │ + rsbseq r6, r7, lr, lsr #4 │ │ │ │ + ldrhteq r8, [r7], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r6, r7, r4, asr #3 │ │ │ │ + rsbseq r6, r7, r0, ror #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1b16d4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ addslt r4, r3, r2, asr #26 │ │ │ │ strmi r4, [r2], r2, asr #24 │ │ │ │ @@ -101918,21 +101918,21 @@ │ │ │ │ stc2l 7, cr15, [ip, #-644]! @ 0xfffffd7c │ │ │ │ strtmi r4, [r9], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ str pc, [pc, r7, lsr #28]! │ │ │ │ b fed341a0 │ │ │ │ addeq r8, r2, ip, asr #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r6, r7, r2, asr #1 │ │ │ │ - rsbseq r8, r7, lr, asr #32 │ │ │ │ + rsbseq r6, r7, sl, asr #1 │ │ │ │ + rsbseq r8, r7, r6, asr r0 │ │ │ │ addeq r8, r2, r8, ror #14 │ │ │ │ - rsbseq r6, r7, r0, asr #32 │ │ │ │ - rsbseq r7, r7, ip, asr #31 │ │ │ │ - rsbseq r6, r7, r4, lsr #32 │ │ │ │ - ldrhteq r7, [r7], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r6, r7, r8, asr #32 │ │ │ │ + ldrsbteq r7, [r7], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r6, r7, ip, lsr #32 │ │ │ │ + ldrhteq r7, [r7], #-248 @ 0xffffff08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ strls r9, [r1], #-3091 @ 0xfffff3ed │ │ │ │ @@ -101954,16 +101954,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r2, #-644]! @ 0xfffffd7c │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ blls 475b38 │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x00775f90 │ │ │ │ - rsbseq r7, r7, ip, lsl pc │ │ │ │ + @ instruction: 0x00775f98 │ │ │ │ + rsbseq r7, r7, r4, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r6, [ip], -r8, asr #17 │ │ │ │ vsubl.u8 , d6, d1 │ │ │ │ ldmdbmi r6, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @@ -101985,19 +101985,19 @@ │ │ │ │ strb r0, [lr, r7]! │ │ │ │ vadd.i8 d20, d3, d8 │ │ │ │ ldrbtmi r5, [r8], #-450 @ 0xfffffe3e │ │ │ │ @ instruction: 0xf7a1300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ @ instruction: 0xe7f0fd9b │ │ │ │ - rsbseq r5, r7, ip, ror pc │ │ │ │ - rsbseq r5, r7, r8, lsr #30 │ │ │ │ - rsbseq r6, r7, r0, asr r9 │ │ │ │ - rsbseq r5, r7, sl, lsl #30 │ │ │ │ - rsbseq r6, r7, r8, lsl #18 │ │ │ │ + rsbseq r5, r7, r4, lsl #31 │ │ │ │ + rsbseq r5, r7, r0, lsr pc │ │ │ │ + rsbseq r6, r7, r8, asr r9 │ │ │ │ + rsbseq r5, r7, r2, lsl pc │ │ │ │ + rsbseq r6, r7, r0, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i16 d4, q3, q6 │ │ │ │ stmdbmi sl, {r0, r1, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102006,17 +102006,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ bicspl pc, lr, r3, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r6], #644 @ 0x284 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ ldc2l 7, cr15, [r2, #-644]! @ 0xfffffd7c │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - ldrshteq r5, [r7], #-232 @ 0xffffff18 │ │ │ │ - ldrhteq r5, [r7], #-232 @ 0xffffff18 │ │ │ │ - ldrhteq r6, [r7], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r5, r7, r0, lsl #30 │ │ │ │ + rsbseq r5, r7, r0, asr #29 │ │ │ │ + ldrhteq r6, [r7], #-142 @ 0xffffff72 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd6b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r6, [ip], -r8, asr #17 │ │ │ │ vsubl.u8 , d6, d1 │ │ │ │ ldmdbmi r5, {r0, r1, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @@ -102037,19 +102037,19 @@ │ │ │ │ stmdami r9, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnspl pc, r3, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r8], #-644 @ 0xfffffd7c │ │ │ │ stmiavs r1!, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ @ instruction: 0xe7effd33 │ │ │ │ - rsbseq r5, r7, r8, lsr #29 │ │ │ │ - rsbseq r5, r7, r8, asr lr │ │ │ │ - rsbseq r6, r7, r6, asr r8 │ │ │ │ - rsbseq r5, r7, ip, lsr lr │ │ │ │ - @ instruction: 0x0077689c │ │ │ │ + ldrhteq r5, [r7], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r5, r7, r0, ror #28 │ │ │ │ + rsbseq r6, r7, lr, asr r8 │ │ │ │ + rsbseq r5, r7, r4, asr #28 │ │ │ │ + rsbseq r6, r7, r4, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i16 d4, q3, q6 │ │ │ │ stmdbmi fp, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102059,17 +102059,17 @@ │ │ │ │ vadd.i8 d20, d3, d7 │ │ │ │ ldrbtmi r6, [r8], #-272 @ 0xfffffef0 │ │ │ │ @ instruction: 0xf7a1300c │ │ │ │ stmdami r5, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ andcs pc, r0, r9, lsl #26 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r5, r7, r8, lsr #28 │ │ │ │ - rsbseq r5, r7, r6, ror #27 │ │ │ │ - rsbseq r6, r7, r4, ror #15 │ │ │ │ + rsbseq r5, r7, r0, lsr lr │ │ │ │ + rsbseq r5, r7, lr, ror #27 │ │ │ │ + rsbseq r6, r7, ip, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i16 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102078,17 +102078,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ msrvs SP_usr, r3 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r6], #-644 @ 0xfffffd7c │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ stc2l 7, cr15, [r2], #644 @ 0x284 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - ldrsbteq r5, [r7], #-216 @ 0xffffff28 │ │ │ │ - @ instruction: 0x00775d98 │ │ │ │ - @ instruction: 0x00776796 │ │ │ │ + rsbseq r5, r7, r0, ror #27 │ │ │ │ + rsbseq r5, r7, r0, lsr #27 │ │ │ │ + @ instruction: 0x0077679e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd7d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i16 d4, , q6 │ │ │ │ stmdbmi fp, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102098,17 +102098,17 @@ │ │ │ │ teqpvs sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r0], {161} @ 0xa1 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ ldc2 7, cr15, [ip], #644 @ 0x284 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r5, r7, ip, lsl #27 │ │ │ │ - rsbseq r5, r7, ip, asr #26 │ │ │ │ - rsbseq r6, r7, sl, asr #14 │ │ │ │ + @ instruction: 0x00775d94 │ │ │ │ + rsbseq r5, r7, r4, asr sp │ │ │ │ + rsbseq r6, r7, r2, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i16 d4, , q6 │ │ │ │ stmdbmi fp, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102118,17 +102118,17 @@ │ │ │ │ cmppvs pc, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff6b44d2 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ ldc2 7, cr15, [r4], {161} @ 0xa1 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r5, r7, ip, lsr sp │ │ │ │ - ldrshteq r5, [r7], #-204 @ 0xffffff34 │ │ │ │ - ldrshteq r6, [r7], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r5, r7, r4, asr #26 │ │ │ │ + rsbseq r5, r7, r4, lsl #26 │ │ │ │ + rsbseq r6, r7, r2, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i16 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102137,17 +102137,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ msrvs (UNDEF: 100), r3 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fecb4522 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ stc2l 7, cr15, [ip], #-644 @ 0xfffffd7c │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r5, r7, ip, ror #25 │ │ │ │ - rsbseq r5, r7, ip, lsr #25 │ │ │ │ - rsbseq r6, r7, sl, lsr #13 │ │ │ │ + ldrshteq r5, [r7], #-196 @ 0xffffff3c │ │ │ │ + ldrhteq r5, [r7], #-196 @ 0xffffff3c │ │ │ │ + ldrhteq r6, [r7], #-98 @ 0xffffff9e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd8bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vrsubhn.i16 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79b4479 │ │ │ │ @@ -102156,17 +102156,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmnpvs r9, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe33456e │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ mcrr2 7, 10, pc, r6, cr1 @ │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r5, r7, r0, lsr #25 │ │ │ │ - rsbseq r5, r7, r0, ror #24 │ │ │ │ - rsbseq r6, r7, lr, asr r6 │ │ │ │ + rsbseq r5, r7, r8, lsr #25 │ │ │ │ + rsbseq r5, r7, r8, ror #24 │ │ │ │ + rsbseq r6, r7, r6, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [sl], r0 @ │ │ │ │ strls r9, [r0], #-3084 @ 0xfffff3f4 │ │ │ │ strls r9, [r1], #-3085 @ 0xfffff3f3 │ │ │ │ strls r9, [r2], #-3086 @ 0xfffff3f2 │ │ │ │ @@ -102184,16 +102184,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 16345d6 │ │ │ │ stmdbls r9, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ blls 2f57a0 >::_M_default_append(unsigned int)@@Base+0x6fe9c> │ │ │ │ andlt r4, sl, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq r5, [r7], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r7, r7, r4, lsl #23 │ │ │ │ + rsbseq r5, r7, r0, lsl #24 │ │ │ │ + rsbseq r7, r7, ip, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febcd974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldmdavs r3, {r0, r2, r9, fp, ip, pc} │ │ │ │ svclt 0x00182b01 │ │ │ │ @ instruction: 0xdd062901 │ │ │ │ @@ -102248,18 +102248,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff6346d4 │ │ │ │ stmdbls fp, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ blls 3756a0 >::_M_default_append(unsigned int)@@Base+0xefd9c> │ │ │ │ movwcs lr, #6097 @ 0x17d1 │ │ │ │ @ instruction: 0x47704618 │ │ │ │ - rsbseq r5, r7, r2, asr fp │ │ │ │ - ldrsbteq r7, [r7], #-174 @ 0xffffff52 │ │ │ │ - ldrshteq r5, [r7], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r7, r7, r4, lsl #21 │ │ │ │ + rsbseq r5, r7, sl, asr fp │ │ │ │ + rsbseq r7, r7, r6, ror #21 │ │ │ │ + rsbseq r5, r7, r0, lsl #22 │ │ │ │ + rsbseq r7, r7, ip, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ pkhbtmi fp, r3, r3, lsl #1 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ blmi c8914c │ │ │ │ @@ -102308,20 +102308,20 @@ │ │ │ │ @ instruction: 0xf7a1300c │ │ │ │ stmdami sl, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a14478 │ │ │ │ bfi pc, fp, #22, #1 @ │ │ │ │ svc 0x00a6f79a │ │ │ │ addeq r8, r2, ip, ror #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq r5, [r7], #-162 @ 0xffffff5e │ │ │ │ + ldrsbteq r5, [r7], #-170 @ 0xffffff56 │ │ │ │ addeq r8, r2, r2, lsl #2 │ │ │ │ - rsbseq r5, r7, r8, lsr #20 │ │ │ │ - ldrhteq r7, [r7], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r5, r7, sl, lsl #20 │ │ │ │ - rsbseq r6, r7, r0, lsr r3 │ │ │ │ + rsbseq r5, r7, r0, lsr sl │ │ │ │ + ldrhteq r7, [r7], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r5, r7, r2, lsl sl │ │ │ │ + rsbseq r6, r7, r8, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, r2, ror #27 │ │ │ │ ldrbtmi r4, [sp], #-3298 @ 0xfffff31e │ │ │ │ ldrdhi pc, [ip], sp │ │ │ │ @@ -102548,28 +102548,28 @@ │ │ │ │ blvc ff2728f0 │ │ │ │ beq fe4b255c │ │ │ │ @ instruction: 0xf79ae790 │ │ │ │ svclt 0x0000edca │ │ │ │ addeq r8, r2, sl, ror r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq r7, [r2], lr │ │ │ │ - rsbseq r5, r7, lr, lsl r9 │ │ │ │ - rsbseq r5, r7, sl, lsl sl │ │ │ │ - rsbseq r5, r7, r6, lsl #18 │ │ │ │ - @ instruction: 0x00777892 │ │ │ │ - rsbseq r5, r7, r8, asr #17 │ │ │ │ - ldrhteq r5, [r7], #-126 @ 0xffffff82 │ │ │ │ - ldrhteq r5, [r7], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r7, r7, r8, asr #12 │ │ │ │ - rsbseq r5, r7, r2, lsr #13 │ │ │ │ - rsbseq r7, r7, lr, lsr #12 │ │ │ │ - rsbseq r5, r7, r8, lsl #13 │ │ │ │ - rsbseq r7, r7, r4, lsl r6 │ │ │ │ - rsbseq r5, r7, lr, ror #12 │ │ │ │ - ldrshteq r7, [r7], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r5, r7, r6, lsr #18 │ │ │ │ + rsbseq r5, r7, r2, lsr #20 │ │ │ │ + rsbseq r5, r7, lr, lsl #18 │ │ │ │ + @ instruction: 0x0077789a │ │ │ │ + ldrsbteq r5, [r7], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r5, r7, r6, asr #15 │ │ │ │ + rsbseq r5, r7, r4, asr #13 │ │ │ │ + rsbseq r7, r7, r0, asr r6 │ │ │ │ + rsbseq r5, r7, sl, lsr #13 │ │ │ │ + rsbseq r7, r7, r6, lsr r6 │ │ │ │ + @ instruction: 0x00775690 │ │ │ │ + rsbseq r7, r7, ip, lsl r6 │ │ │ │ + rsbseq r5, r7, r6, ror r6 │ │ │ │ + rsbseq r7, r7, r2, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ ldreq pc, [r0, ip, asr #17]! │ │ │ │ stmmi ip, {r0, r7, r9, sl, lr} │ │ │ │ strmi r4, [lr], -ip, lsl #23 │ │ │ │ bmi fe387f48 │ │ │ │ @@ -102709,34 +102709,34 @@ │ │ │ │ ldmdami r9, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi sl, [r8], #-2313 @ 0xfffff6f7 │ │ │ │ @ instruction: 0xfffaf7a0 │ │ │ │ @ instruction: 0xf060a809 │ │ │ │ str pc, [fp, fp, asr #9] │ │ │ │ umulleq r7, r2, r8, ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x00776098 │ │ │ │ + rsbseq r6, r7, r0, lsr #1 │ │ │ │ addeq r7, r2, r4, lsl #25 │ │ │ │ - rsbseq lr, ip, r6, asr #7 │ │ │ │ + rsbseq lr, ip, lr, asr #7 │ │ │ │ andeq r0, r0, r0, lsr sp │ │ │ │ andeq r0, r0, r4, lsl #22 │ │ │ │ andeq r0, r0, r0, lsr #31 │ │ │ │ - ldrsbteq r3, [ip], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r6, r7, r2, asr r0 │ │ │ │ - rsbseq r6, r7, r8, asr r0 │ │ │ │ - rsbseq r6, r7, r6, lsr #32 │ │ │ │ - rsbseq r5, r7, r0, asr #31 │ │ │ │ - rsbseq r3, ip, r4, asr #18 │ │ │ │ - ldrhteq r5, [r7], #-70 @ 0xffffffba │ │ │ │ - rsbseq r7, r7, r2, asr #8 │ │ │ │ + rsbseq r3, ip, r0, ror #19 │ │ │ │ + rsbseq r6, r7, sl, asr r0 │ │ │ │ + rsbseq r6, r7, r0, rrx │ │ │ │ + rsbseq r6, r7, lr, lsr #32 │ │ │ │ + rsbseq r5, r7, r8, asr #31 │ │ │ │ + rsbseq r3, ip, ip, asr #18 │ │ │ │ + ldrhteq r5, [r7], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r7, r7, sl, asr #8 │ │ │ │ addeq r7, r2, r0, asr fp │ │ │ │ - rsbseq r3, ip, lr, ror #17 │ │ │ │ - rsbseq r5, r7, r6, asr #8 │ │ │ │ - ldrsbteq r7, [r7], #-50 @ 0xffffffce │ │ │ │ - rsbseq r5, r7, sl, asr #7 │ │ │ │ - rsbseq r5, r7, lr, lsl #29 │ │ │ │ + ldrshteq r3, [ip], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r5, r7, lr, asr #8 │ │ │ │ + ldrsbteq r7, [r7], #-58 @ 0xffffffc6 │ │ │ │ + ldrsbteq r5, [r7], #-50 @ 0xffffffce │ │ │ │ + @ instruction: 0x00775e96 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febce1f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2316 @ 0xfffff6f4 │ │ │ │ pldw [r8, #-162] @ 0xffffff5e │ │ │ │ vaddw.u8 , , d24 │ │ │ │ @@ -102746,17 +102746,17 @@ │ │ │ │ @ instruction: 0x71a1f243 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 15, cr15, cr0, cr0, {5} │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xffacf7a0 │ │ │ │ andeq pc, sl, pc, rrx │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r5, r7, r2, ror r3 │ │ │ │ - rsbseq r5, r7, ip, lsr #6 │ │ │ │ - rsbseq r5, r7, r2, asr ip │ │ │ │ + rsbseq r5, r7, sl, ror r3 │ │ │ │ + rsbseq r5, r7, r4, lsr r3 │ │ │ │ + rsbseq r5, r7, sl, asr ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl febd9c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, pc, r0, lsr #31 │ │ │ │ andcs r4, r1, #148, 12 @ 0x9400000 │ │ │ │ movwcs r4, #1694 @ 0x69e │ │ │ │ @@ -102782,15 +102782,15 @@ │ │ │ │ vmov.f64 d7, #4 @ 0x40200000 2.5 │ │ │ │ vcmp.f64 d1, d9 │ │ │ │ vsqrt.f64 d25, d7 │ │ │ │ vldrle s31, [sl, #64] @ 0x40 │ │ │ │ ldrtmi r9, [sl], -r3, lsr #22 │ │ │ │ blls 91bce4 │ │ │ │ blls 8dbce4 │ │ │ │ - blls 89bce4 │ │ │ │ + blls 89bce4 │ │ │ │ ldmib sp, {r3, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r2, r3, r4, sl, ip, sp}^ │ │ │ │ blls 7c40e4 │ │ │ │ blls 79bce0 │ │ │ │ blls 75bce0 │ │ │ │ blls 71bce0 │ │ │ │ blls 6dbce0 │ │ │ │ @@ -102811,19 +102811,19 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 7, cr15, cr0, cr0, {5} │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xff2cf7a0 │ │ │ │ andcs r9, r1, #573440 @ 0x8c000 │ │ │ │ movweq pc, #41071 @ 0xa06f @ │ │ │ │ ldr r6, [fp, sl] │ │ │ │ - rsbseq r5, r7, lr, ror #5 │ │ │ │ - rsbseq r5, r7, r8, asr #4 │ │ │ │ - ldrsbteq r7, [r7], #-20 @ 0xffffffec │ │ │ │ - rsbseq r5, r7, ip, lsr #4 │ │ │ │ - rsbseq r5, r7, r2, asr fp │ │ │ │ + ldrshteq r5, [r7], #-38 @ 0xffffffda │ │ │ │ + rsbseq r5, r7, r0, asr r2 │ │ │ │ + ldrsbteq r7, [r7], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r5, r7, r4, lsr r2 │ │ │ │ + rsbseq r5, r7, sl, asr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 132604 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4616b091 │ │ │ │ stmdbeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -103124,29 +103124,29 @@ │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 7, cr15, [ip], #640 @ 0x280 │ │ │ │ @ instruction: 0xf79ae7ef │ │ │ │ svclt 0x0000e948 │ │ │ │ addeq r7, r2, lr, lsl #17 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r5, r7, r2, lsr #3 │ │ │ │ - rsbseq r7, r7, ip, lsr #2 │ │ │ │ + rsbseq r5, r7, sl, lsr #3 │ │ │ │ + rsbseq r7, r7, r4, lsr r1 │ │ │ │ addeq r7, r2, r2, asr #16 │ │ │ │ - rsbseq r5, r7, sl, lsr r1 │ │ │ │ - ldrhteq r5, [r7], #-6 │ │ │ │ - rsbseq r4, r7, r4, lsl pc │ │ │ │ - rsbseq r4, r7, ip, asr #28 │ │ │ │ - ldrsbteq r6, [r7], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r4, r7, r2, ror #27 │ │ │ │ - rsbseq r6, r7, lr, ror #26 │ │ │ │ - @ instruction: 0x00774d9c │ │ │ │ - rsbseq r4, r7, lr, ror #26 │ │ │ │ - ldrshteq r6, [r7], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r4, r7, r0, asr sp │ │ │ │ - ldrsbteq r6, [r7], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r5, r7, r2, asr #2 │ │ │ │ + ldrhteq r5, [r7], #-14 │ │ │ │ + rsbseq r4, r7, ip, lsl pc │ │ │ │ + rsbseq r4, r7, r4, asr lr │ │ │ │ + rsbseq r6, r7, r0, ror #27 │ │ │ │ + rsbseq r4, r7, sl, ror #27 │ │ │ │ + rsbseq r6, r7, r6, ror sp │ │ │ │ + rsbseq r4, r7, r4, lsr #27 │ │ │ │ + rsbseq r4, r7, r6, ror sp │ │ │ │ + rsbseq r6, r7, r0, lsl #26 │ │ │ │ + rsbseq r4, r7, r8, asr sp │ │ │ │ + rsbseq r6, r7, r2, ror #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1eb5990 │ │ │ │ @ instruction: 0x460f4cbb │ │ │ │ @ instruction: 0xf2ad49bb │ │ │ │ ldrbtmi r4, [ip], #-3428 @ 0xfffff29c │ │ │ │ @@ -103333,26 +103333,26 @@ │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strb r4, [r4, -sl, asr #13]! │ │ │ │ @ instruction: 0x46924654 │ │ │ │ @ instruction: 0xf799e761 │ │ │ │ svclt 0x0000efa6 │ │ │ │ umulleq r7, r2, r2, r3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r4, r7, ip, lsl #25 │ │ │ │ - rsbseq r6, r7, r8, lsl ip │ │ │ │ - rsbseq r4, r7, r4, ror ip │ │ │ │ - rsbseq r6, r7, r0, lsl #24 │ │ │ │ + @ instruction: 0x00774c94 │ │ │ │ + rsbseq r6, r7, r0, lsr #24 │ │ │ │ + rsbseq r4, r7, ip, ror ip │ │ │ │ + rsbseq r6, r7, r8, lsl #24 │ │ │ │ strdeq r7, [r2], ip │ │ │ │ - ldrshteq r5, [r7], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq r4, r7, r0, ror #20 │ │ │ │ - rsbseq r6, r7, ip, ror #19 │ │ │ │ - rsbseq r4, r7, r2, lsr sl │ │ │ │ - ldrhteq r6, [r7], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r4, r7, r8, lsl sl │ │ │ │ - rsbseq r6, r7, r4, lsr #19 │ │ │ │ + rsbseq r5, r7, r6, lsl #12 │ │ │ │ + rsbseq r4, r7, r8, ror #20 │ │ │ │ + ldrshteq r6, [r7], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r4, r7, sl, lsr sl │ │ │ │ + rsbseq r6, r7, r6, asr #19 │ │ │ │ + rsbseq r4, r7, r0, lsr #20 │ │ │ │ + rsbseq r6, r7, ip, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 132e48 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ ldrmi fp, [r3], pc, lsr #1 │ │ │ │ blcs fe3b5d20 │ │ │ │ @@ -103908,15 +103908,15 @@ │ │ │ │ cdp 4, 11, cr13, cr5, cr13, {0} │ │ │ │ vrintz.f64 d7, d0 │ │ │ │ vmov.f64 d22, #16 @ 0x40800000 4.0 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ cdp 0, 3, cr8, cr7, cr9, {6} │ │ │ │ vmov.f64 d23, #214 @ 0xbeb00000 -0.3437500 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ - bvs 87ec98 │ │ │ │ + bvs 87ec98 │ │ │ │ eoreq pc, r6, r0, asr r8 @ │ │ │ │ strmi r4, [r8, #1025] @ 0x401 │ │ │ │ stmibvs r1!, {r4, r9, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8516fa0 │ │ │ │ addmi r1, r1, #38 @ 0x26 │ │ │ │ stmdals r5!, {r3, r9, fp, ip, lr, pc} │ │ │ │ eorsne pc, fp, r0, asr #16 │ │ │ │ @@ -104094,52 +104094,52 @@ │ │ │ │ ldrbtmi r0, [fp], #-2304 @ 0xfffff700 │ │ │ │ blmi b1d170 │ │ │ │ ldrbtmi r9, [fp], #-1559 @ 0xfffff9e9 │ │ │ │ subs r9, r9, r6, lsl r3 │ │ │ │ addeq r7, r2, r0, asr r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x00826fb8 │ │ │ │ - rsbseq r4, r7, r4, ror #14 │ │ │ │ - rsbseq r4, r7, sl, lsr #14 │ │ │ │ - ldrhteq r6, [r7], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r4, r7, sl, lsl #14 │ │ │ │ - @ instruction: 0x00776694 │ │ │ │ - rsbseq r4, r7, r6, ror #12 │ │ │ │ - ldrshteq r6, [r7], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r4, r7, r6, asr #12 │ │ │ │ - ldrsbteq r6, [r7], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r4, r7, r4, lsr #12 │ │ │ │ - rsbseq r6, r7, lr, lsr #11 │ │ │ │ - rsbseq r4, r7, r2, lsl #12 │ │ │ │ - rsbseq r6, r7, ip, lsl #11 │ │ │ │ - rsbseq r4, r7, r0, lsr #11 │ │ │ │ - rsbseq r4, r7, r2, asr #10 │ │ │ │ - @ instruction: 0x0077439e │ │ │ │ - @ instruction: 0x00774390 │ │ │ │ - ldrsbteq r4, [r7], #-48 @ 0xffffffd0 │ │ │ │ - @ instruction: 0x0077429c │ │ │ │ - rsbseq r4, r7, r2, lsr #3 │ │ │ │ - ldrshteq r3, [r7], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r5, r7, ip, ror pc │ │ │ │ - ldrsbteq r3, [r7], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r5, r7, r0, ror #30 │ │ │ │ - ldrhteq r3, [r7], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r5, r7, r4, asr #30 │ │ │ │ - @ instruction: 0x00773f98 │ │ │ │ - rsbseq r5, r7, r4, lsr #30 │ │ │ │ - rsbseq r3, r7, ip, ror pc │ │ │ │ - rsbseq r5, r7, r8, lsl #30 │ │ │ │ - rsbseq r3, r7, r4, lsr #30 │ │ │ │ - rsbseq r3, r7, lr, lsl #30 │ │ │ │ - @ instruction: 0x00775e9a │ │ │ │ - rsbseq r3, r7, lr, asr #28 │ │ │ │ - rsbseq r3, r7, sl, asr lr │ │ │ │ - rsbseq r3, r7, r4, asr lr │ │ │ │ + rsbseq r4, r7, ip, ror #14 │ │ │ │ + rsbseq r4, r7, r2, lsr r7 │ │ │ │ + ldrhteq r6, [r7], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r4, r7, r2, lsl r7 │ │ │ │ + @ instruction: 0x0077669c │ │ │ │ + rsbseq r4, r7, lr, ror #12 │ │ │ │ + ldrshteq r6, [r7], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r4, r7, lr, asr #12 │ │ │ │ + ldrsbteq r6, [r7], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r4, r7, ip, lsr #12 │ │ │ │ + ldrhteq r6, [r7], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r4, r7, sl, lsl #12 │ │ │ │ + @ instruction: 0x00776594 │ │ │ │ + rsbseq r4, r7, r8, lsr #11 │ │ │ │ + rsbseq r4, r7, sl, asr #10 │ │ │ │ + rsbseq r4, r7, r6, lsr #7 │ │ │ │ + @ instruction: 0x00774398 │ │ │ │ + ldrsbteq r4, [r7], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r4, r7, r4, lsr #5 │ │ │ │ + rsbseq r4, r7, sl, lsr #3 │ │ │ │ + ldrshteq r3, [r7], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r5, r7, r4, lsl #31 │ │ │ │ + ldrsbteq r3, [r7], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r5, r7, r8, ror #30 │ │ │ │ + rsbseq r3, r7, r0, asr #31 │ │ │ │ + rsbseq r5, r7, ip, asr #30 │ │ │ │ + rsbseq r3, r7, r0, lsr #31 │ │ │ │ + rsbseq r5, r7, ip, lsr #30 │ │ │ │ + rsbseq r3, r7, r4, lsl #31 │ │ │ │ + rsbseq r5, r7, r0, lsl pc │ │ │ │ + rsbseq r3, r7, ip, lsr #30 │ │ │ │ + rsbseq r3, r7, r6, lsl pc │ │ │ │ + rsbseq r5, r7, r2, lsr #29 │ │ │ │ + rsbseq r3, r7, r6, asr lr │ │ │ │ + rsbseq r3, r7, r2, ror #28 │ │ │ │ + rsbseq r3, r7, ip, asr lr │ │ │ │ + rsbseq r3, r7, r2, asr lr │ │ │ │ rsbseq r3, r7, sl, asr #28 │ │ │ │ - rsbseq r3, r7, r2, asr #28 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f45d1 │ │ │ │ @ instruction: 0xf8dbaa2e │ │ │ │ @ instruction: 0x461a3078 │ │ │ │ eorcc pc, r9, r1, asr r8 @ │ │ │ │ stmeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ smlalsle r4, r1, r3, r2 │ │ │ │ @@ -104978,101 +104978,101 @@ │ │ │ │ mcr2 7, 2, pc, cr4, cr14, {4} @ │ │ │ │ strt r9, [r1], #-2572 @ 0xfffff5f4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ + @ instruction: 0x00773a94 │ │ │ │ rsbseq r3, r7, ip, lsl #21 │ │ │ │ - rsbseq r3, r7, r4, lsl #21 │ │ │ │ - ldrhteq r3, [r7], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r5, r7, r6, asr #16 │ │ │ │ - rsbseq r3, r7, r0, ror #16 │ │ │ │ - rsbseq r5, r7, sl, ror #15 │ │ │ │ - rsbseq r4, r7, r4, asr r3 │ │ │ │ - rsbseq r3, r7, sl, lsl r8 │ │ │ │ - rsbseq r5, r7, r4, lsr #15 │ │ │ │ - ldrshteq r3, [r7], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r5, r7, r4, lsl #15 │ │ │ │ - rsbseq r3, r7, r8, lsl #15 │ │ │ │ - rsbseq r2, r7, r0, lsr #9 │ │ │ │ - rsbseq r2, r7, lr, ror r4 │ │ │ │ - rsbseq r4, r7, lr, lsr #1 │ │ │ │ - rsbseq r3, r7, r0, ror #10 │ │ │ │ - rsbseq r5, r7, sl, ror #9 │ │ │ │ - rsbseq r3, r7, ip, lsr r5 │ │ │ │ - rsbseq r5, r7, r4, asr #9 │ │ │ │ - rsbseq r3, r7, r8, lsl r5 │ │ │ │ - rsbseq r5, r7, r0, lsr #9 │ │ │ │ - ldrsbteq r3, [r7], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r5, r7, r6, ror #8 │ │ │ │ - ldrhteq r3, [r7], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r5, r7, r4, asr #8 │ │ │ │ - @ instruction: 0x00773498 │ │ │ │ - rsbseq r5, r7, r0, lsr #8 │ │ │ │ - rsbseq r3, r7, r8, ror r4 │ │ │ │ - rsbseq r5, r7, r0, lsl #8 │ │ │ │ - rsbseq r3, r7, r4, lsr #31 │ │ │ │ - rsbseq r3, r7, r4, asr #8 │ │ │ │ - rsbseq r5, r7, lr, asr #7 │ │ │ │ - rsbseq r3, r7, r6, lsr #8 │ │ │ │ - rsbseq r5, r7, lr, lsr #7 │ │ │ │ - rsbseq r3, r7, r2, lsl #8 │ │ │ │ - rsbseq r5, r7, sl, lsl #7 │ │ │ │ - rsbseq r3, r7, r6, asr #30 │ │ │ │ - rsbseq r3, r7, lr, asr #7 │ │ │ │ - rsbseq r5, r7, r8, asr r3 │ │ │ │ - ldrhteq r3, [r7], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r5, r7, r8, lsr r3 │ │ │ │ - @ instruction: 0x00773392 │ │ │ │ - rsbseq r5, r7, ip, lsl r3 │ │ │ │ - rsbseq r3, r7, r8, ror r3 │ │ │ │ - rsbseq r5, r7, r2, lsl #6 │ │ │ │ - rsbseq r3, r7, lr, asr r3 │ │ │ │ - rsbseq r5, r7, r8, ror #5 │ │ │ │ - ldrhteq r3, [r7], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r3, r7, ip, lsr #6 │ │ │ │ - ldrhteq r5, [r7], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r3, r7, lr, lsl #6 │ │ │ │ - @ instruction: 0x0077529a │ │ │ │ - rsbseq r3, r7, sl, lsr #5 │ │ │ │ - @ instruction: 0x00773292 │ │ │ │ - rsbseq r5, r7, lr, lsl r2 │ │ │ │ - rsbseq r3, r7, r2, lsr r2 │ │ │ │ - ldrhteq r5, [r7], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r3, r7, r4, lsl r2 │ │ │ │ - rsbseq r5, r7, r0, lsr #3 │ │ │ │ - ldrshteq r3, [r7], #-22 @ 0xffffffea │ │ │ │ - rsbseq r5, r7, r2, lsl #3 │ │ │ │ - rsbseq r3, r7, r4, ror #26 │ │ │ │ - rsbseq r3, r7, r4, asr #3 │ │ │ │ - rsbseq r5, r7, r0, asr r1 │ │ │ │ - rsbseq r3, r7, r6, lsr #3 │ │ │ │ - rsbseq r5, r7, r2, lsr r1 │ │ │ │ - rsbseq r3, r7, r0, lsr sp │ │ │ │ - rsbseq r3, r7, r8, ror r1 │ │ │ │ - rsbseq r5, r7, r4, lsl #2 │ │ │ │ - rsbseq r3, r7, lr, lsl sp │ │ │ │ - rsbseq r3, r7, ip, asr #2 │ │ │ │ - ldrsbteq r5, [r7], #-8 │ │ │ │ - rsbseq r3, r7, r2, lsl #26 │ │ │ │ - rsbseq r3, r7, ip, lsl r1 │ │ │ │ - rsbseq r5, r7, r8, lsr #1 │ │ │ │ - @ instruction: 0x00770b94 │ │ │ │ - rsbseq r3, r7, lr, ror #1 │ │ │ │ - rsbseq r5, r7, sl, ror r0 │ │ │ │ - ldrhteq r3, [r7], #-196 @ 0xffffff3c │ │ │ │ - ldrhteq r3, [r7], #-14 │ │ │ │ - rsbseq r5, r7, sl, asr #32 │ │ │ │ - rsbseq r2, r7, sl, lsr #29 │ │ │ │ - @ instruction: 0x00773090 │ │ │ │ - rsbseq r5, r7, ip, lsl r0 │ │ │ │ - rsbseq r3, r7, lr, ror #24 │ │ │ │ - rsbseq r3, r7, lr, asr r0 │ │ │ │ - rsbseq r4, r7, sl, ror #31 │ │ │ │ + rsbseq r3, r7, r4, asr #17 │ │ │ │ + rsbseq r5, r7, lr, asr #16 │ │ │ │ + rsbseq r3, r7, r8, ror #16 │ │ │ │ + ldrshteq r5, [r7], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r4, r7, ip, asr r3 │ │ │ │ + rsbseq r3, r7, r2, lsr #16 │ │ │ │ + rsbseq r5, r7, ip, lsr #15 │ │ │ │ + rsbseq r3, r7, r2, lsl #16 │ │ │ │ + rsbseq r5, r7, ip, lsl #15 │ │ │ │ + @ instruction: 0x00773790 │ │ │ │ + rsbseq r2, r7, r8, lsr #9 │ │ │ │ + rsbseq r2, r7, r6, lsl #9 │ │ │ │ + ldrhteq r4, [r7], #-6 │ │ │ │ + rsbseq r3, r7, r8, ror #10 │ │ │ │ + ldrshteq r5, [r7], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r3, r7, r4, asr #10 │ │ │ │ + rsbseq r5, r7, ip, asr #9 │ │ │ │ + rsbseq r3, r7, r0, lsr #10 │ │ │ │ + rsbseq r5, r7, r8, lsr #9 │ │ │ │ + rsbseq r3, r7, r4, ror #9 │ │ │ │ + rsbseq r5, r7, lr, ror #8 │ │ │ │ + rsbseq r3, r7, r4, asr #9 │ │ │ │ + rsbseq r5, r7, ip, asr #8 │ │ │ │ + rsbseq r3, r7, r0, lsr #9 │ │ │ │ + rsbseq r5, r7, r8, lsr #8 │ │ │ │ + rsbseq r3, r7, r0, lsl #9 │ │ │ │ + rsbseq r5, r7, r8, lsl #8 │ │ │ │ + rsbseq r3, r7, ip, lsr #31 │ │ │ │ + rsbseq r3, r7, ip, asr #8 │ │ │ │ + ldrsbteq r5, [r7], #-54 @ 0xffffffca │ │ │ │ + rsbseq r3, r7, lr, lsr #8 │ │ │ │ + ldrhteq r5, [r7], #-54 @ 0xffffffca │ │ │ │ + rsbseq r3, r7, sl, lsl #8 │ │ │ │ + @ instruction: 0x00775392 │ │ │ │ + rsbseq r3, r7, lr, asr #30 │ │ │ │ + ldrsbteq r3, [r7], #-54 @ 0xffffffca │ │ │ │ + rsbseq r5, r7, r0, ror #6 │ │ │ │ + ldrhteq r3, [r7], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r5, r7, r0, asr #6 │ │ │ │ + @ instruction: 0x0077339a │ │ │ │ + rsbseq r5, r7, r4, lsr #6 │ │ │ │ + rsbseq r3, r7, r0, lsl #7 │ │ │ │ + rsbseq r5, r7, sl, lsl #6 │ │ │ │ + rsbseq r3, r7, r6, ror #6 │ │ │ │ + ldrshteq r5, [r7], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r3, r7, r0, asr #29 │ │ │ │ + rsbseq r3, r7, r4, lsr r3 │ │ │ │ + rsbseq r5, r7, r0, asr #5 │ │ │ │ + rsbseq r3, r7, r6, lsl r3 │ │ │ │ + rsbseq r5, r7, r2, lsr #5 │ │ │ │ + ldrhteq r3, [r7], #-34 @ 0xffffffde │ │ │ │ + @ instruction: 0x0077329a │ │ │ │ + rsbseq r5, r7, r6, lsr #4 │ │ │ │ + rsbseq r3, r7, sl, lsr r2 │ │ │ │ + rsbseq r5, r7, r6, asr #3 │ │ │ │ + rsbseq r3, r7, ip, lsl r2 │ │ │ │ + rsbseq r5, r7, r8, lsr #3 │ │ │ │ + ldrshteq r3, [r7], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r5, r7, sl, lsl #3 │ │ │ │ + rsbseq r3, r7, ip, ror #26 │ │ │ │ + rsbseq r3, r7, ip, asr #3 │ │ │ │ + rsbseq r5, r7, r8, asr r1 │ │ │ │ + rsbseq r3, r7, lr, lsr #3 │ │ │ │ + rsbseq r5, r7, sl, lsr r1 │ │ │ │ + rsbseq r3, r7, r8, lsr sp │ │ │ │ + rsbseq r3, r7, r0, lsl #3 │ │ │ │ + rsbseq r5, r7, ip, lsl #2 │ │ │ │ + rsbseq r3, r7, r6, lsr #26 │ │ │ │ + rsbseq r3, r7, r4, asr r1 │ │ │ │ + rsbseq r5, r7, r0, ror #1 │ │ │ │ + rsbseq r3, r7, sl, lsl #26 │ │ │ │ + rsbseq r3, r7, r4, lsr #2 │ │ │ │ + ldrhteq r5, [r7], #-0 │ │ │ │ + @ instruction: 0x00770b9c │ │ │ │ + ldrshteq r3, [r7], #-6 │ │ │ │ + rsbseq r5, r7, r2, lsl #1 │ │ │ │ + ldrhteq r3, [r7], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r3, r7, r6, asr #1 │ │ │ │ + rsbseq r5, r7, r2, asr r0 │ │ │ │ + ldrhteq r2, [r7], #-226 @ 0xffffff1e │ │ │ │ + @ instruction: 0x00773098 │ │ │ │ + rsbseq r5, r7, r4, lsr #32 │ │ │ │ + rsbseq r3, r7, r6, ror ip │ │ │ │ + rsbseq r3, r7, r6, rrx │ │ │ │ + ldrshteq r4, [r7], #-242 @ 0xffffff0e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4614b099 │ │ │ │ strcs pc, [r8], #-2271 @ 0xfffff721 │ │ │ │ strmi r2, [r6], -r0, lsl #10 │ │ │ │ @@ -105331,37 +105331,37 @@ │ │ │ │ blx ff1376f0 │ │ │ │ @ instruction: 0x4659481b │ │ │ │ @ instruction: 0xf79e4478 │ │ │ │ @ instruction: 0xe78bfb7d │ │ │ │ stmda r8, {r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq r5, r2, r4, ror r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, r7, r8, ror sp │ │ │ │ - rsbseq r4, r7, r4, lsl #26 │ │ │ │ - rsbseq r2, r7, r0, ror #26 │ │ │ │ - rsbseq r4, r7, ip, ror #25 │ │ │ │ + rsbseq r2, r7, r0, lsl #27 │ │ │ │ + rsbseq r4, r7, ip, lsl #26 │ │ │ │ + rsbseq r2, r7, r8, ror #26 │ │ │ │ + ldrshteq r4, [r7], #-196 @ 0xffffff3c │ │ │ │ addeq r5, r2, r6, lsl #8 │ │ │ │ - rsbseq r2, r7, sl, lsl sp │ │ │ │ - rsbseq r4, r7, r6, lsr #25 │ │ │ │ - rsbseq r2, r7, lr, asr #25 │ │ │ │ - rsbseq r4, r7, sl, asr ip │ │ │ │ - ldrsbteq r2, [r7], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r4, r7, lr, asr fp │ │ │ │ - ldrhteq r2, [r7], #-182 @ 0xffffff4a │ │ │ │ - rsbseq r4, r7, r2, asr #22 │ │ │ │ - @ instruction: 0x00772b9e │ │ │ │ - rsbseq r4, r7, sl, lsr #22 │ │ │ │ - rsbseq r2, r7, r4, asr #22 │ │ │ │ - ldrsbteq r4, [r7], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r2, r7, r8, lsl #22 │ │ │ │ - @ instruction: 0x00774a94 │ │ │ │ - rsbseq r2, r7, ip, ror #21 │ │ │ │ - rsbseq r4, r7, r8, ror sl │ │ │ │ - ldrsbteq r2, [r7], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r4, r7, ip, asr sl │ │ │ │ + rsbseq r2, r7, r2, lsr #26 │ │ │ │ + rsbseq r4, r7, lr, lsr #25 │ │ │ │ + ldrsbteq r2, [r7], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r4, r7, r2, ror #24 │ │ │ │ + ldrsbteq r2, [r7], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r4, r7, r6, ror #22 │ │ │ │ + ldrhteq r2, [r7], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r4, r7, sl, asr #22 │ │ │ │ + rsbseq r2, r7, r6, lsr #23 │ │ │ │ + rsbseq r4, r7, r2, lsr fp │ │ │ │ + rsbseq r2, r7, ip, asr #22 │ │ │ │ + ldrsbteq r4, [r7], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r2, r7, r0, lsl fp │ │ │ │ + @ instruction: 0x00774a9c │ │ │ │ + ldrshteq r2, [r7], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r4, r7, r0, lsl #21 │ │ │ │ + ldrsbteq r2, [r7], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r4, r7, r4, ror #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [r8], r3, asr #1 │ │ │ │ strmi r4, [r8], -r3, lsl #13 │ │ │ │ @ instruction: 0xf8df921c │ │ │ │ @@ -105975,47 +105975,47 @@ │ │ │ │ blls 4f404c │ │ │ │ blcs 94ff8 │ │ │ │ ldcge 4, cr15, [sp, #252] @ 0xfc │ │ │ │ @ instruction: 0xf0ef4658 │ │ │ │ @ instruction: 0xe600f27d │ │ │ │ addeq r5, r2, ip, ror #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, r7, r8, asr r8 │ │ │ │ - rsbseq r4, r7, r2, ror #15 │ │ │ │ - rsbseq r2, r7, ip, lsr r8 │ │ │ │ - rsbseq r4, r7, r6, asr #15 │ │ │ │ + rsbseq r2, r7, r0, ror #16 │ │ │ │ + rsbseq r4, r7, sl, ror #15 │ │ │ │ + rsbseq r2, r7, r4, asr #16 │ │ │ │ + rsbseq r4, r7, lr, asr #15 │ │ │ │ ldrdeq r4, [r2], ip │ │ │ │ - ldrhteq r2, [r7], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r2, r7, r4, lsl #13 │ │ │ │ - rsbseq r2, r7, r0, lsl r6 │ │ │ │ - @ instruction: 0x0077459a │ │ │ │ - ldrshteq r2, [r7], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r4, r7, sl, ror r5 │ │ │ │ - rsbseq r2, r7, r4, asr #11 │ │ │ │ - rsbseq r4, r7, lr, asr #10 │ │ │ │ - rsbseq r2, r7, r4, lsr #11 │ │ │ │ - rsbseq r4, r7, lr, lsr #10 │ │ │ │ - ldrshteq r2, [r7], #-70 @ 0xffffffba │ │ │ │ - rsbseq r4, r7, r0, lsl #9 │ │ │ │ - ldrsbteq r2, [r7], #-70 @ 0xffffffba │ │ │ │ - rsbseq r4, r7, r0, ror #8 │ │ │ │ - rsbseq r2, r7, r6, asr r4 │ │ │ │ - rsbseq r2, r7, r2, lsr r4 │ │ │ │ - ldrhteq r4, [r7], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r2, r7, sl, lsl r4 │ │ │ │ - rsbseq r4, r7, r6, lsr #7 │ │ │ │ - rsbseq r2, r7, r2, lsl #8 │ │ │ │ - rsbseq r4, r7, lr, lsl #7 │ │ │ │ - ldrhteq r2, [r7], #-52 @ 0xffffffcc │ │ │ │ + ldrhteq r2, [r7], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r2, r7, ip, lsl #13 │ │ │ │ + rsbseq r2, r7, r8, lsl r6 │ │ │ │ + rsbseq r4, r7, r2, lsr #11 │ │ │ │ + ldrshteq r2, [r7], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r4, r7, r2, lsl #11 │ │ │ │ + rsbseq r2, r7, ip, asr #11 │ │ │ │ + rsbseq r4, r7, r6, asr r5 │ │ │ │ + rsbseq r2, r7, ip, lsr #11 │ │ │ │ + rsbseq r4, r7, r6, lsr r5 │ │ │ │ + ldrshteq r2, [r7], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r4, r7, r8, lsl #9 │ │ │ │ + ldrsbteq r2, [r7], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r4, r7, r8, ror #8 │ │ │ │ + rsbseq r2, r7, lr, asr r4 │ │ │ │ + rsbseq r2, r7, sl, lsr r4 │ │ │ │ + rsbseq r4, r7, r6, asr #7 │ │ │ │ + rsbseq r2, r7, r2, lsr #8 │ │ │ │ + rsbseq r4, r7, lr, lsr #7 │ │ │ │ + rsbseq r2, r7, sl, lsl #8 │ │ │ │ + @ instruction: 0x00774396 │ │ │ │ + ldrhteq r2, [r7], #-60 @ 0xffffffc4 │ │ │ │ @ instruction: 0xfffea60b │ │ │ │ - ldrhteq r2, [r7], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r2, r7, lr, lsr r1 │ │ │ │ - rsbseq r4, r7, sl, asr #1 │ │ │ │ - rsbseq r2, r7, r6, lsr #2 │ │ │ │ - ldrhteq r4, [r7], #-2 │ │ │ │ + ldrhteq r2, [r7], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r2, r7, r6, asr #2 │ │ │ │ + ldrsbteq r4, [r7], #-2 │ │ │ │ + rsbseq r2, r7, lr, lsr #2 │ │ │ │ + ldrhteq r4, [r7], #-10 │ │ │ │ ldrbeq r9, [r8, -sp, asr #22] │ │ │ │ ldcge 5, cr15, [r7, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf0bd4658 │ │ │ │ stmdacs r0, {r0, r1, r2, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf0dc4658 │ │ │ │ @ instruction: 0x4606f7f1 │ │ │ │ @@ -106832,50 +106832,50 @@ │ │ │ │ stmdami r8!, {r0, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf79c300c │ │ │ │ stmdami r6!, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf79c4478 │ │ │ │ @ instruction: 0xe7d4ffbd │ │ │ │ - ldrhteq r1, [r7], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r1, r7, r8, asr pc │ │ │ │ - rsbseq r1, r7, r2, lsr #29 │ │ │ │ - @ instruction: 0x00771e98 │ │ │ │ - rsbseq r1, r7, r6, lsl #26 │ │ │ │ - rsbseq r3, r7, lr, lsl #25 │ │ │ │ - rsbseq r1, r7, r4, ror #25 │ │ │ │ - rsbseq r3, r7, lr, ror #24 │ │ │ │ - rsbseq r1, r7, r6, asr #25 │ │ │ │ - rsbseq r3, r7, lr, asr #24 │ │ │ │ - rsbseq r1, r7, r4, lsr #25 │ │ │ │ - rsbseq r3, r7, lr, lsr #24 │ │ │ │ - rsbseq r1, r7, r4, lsl #25 │ │ │ │ - rsbseq r3, r7, lr, lsl #24 │ │ │ │ - rsbseq r1, r7, r2, lsr fp │ │ │ │ - rsbseq r1, r7, sl, asr #21 │ │ │ │ - rsbseq r3, r7, r2, asr sl │ │ │ │ - rsbseq r1, r7, r0, lsr #20 │ │ │ │ - ldrhteq r3, [r7], #-146 @ 0xffffff6e │ │ │ │ + ldrhteq r1, [r7], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r1, r7, r0, ror #30 │ │ │ │ + rsbseq r1, r7, sl, lsr #29 │ │ │ │ + rsbseq r1, r7, r0, lsr #29 │ │ │ │ + rsbseq r1, r7, lr, lsl #26 │ │ │ │ + @ instruction: 0x00773c96 │ │ │ │ + rsbseq r1, r7, ip, ror #25 │ │ │ │ + rsbseq r3, r7, r6, ror ip │ │ │ │ + rsbseq r1, r7, lr, asr #25 │ │ │ │ + rsbseq r3, r7, r6, asr ip │ │ │ │ + rsbseq r1, r7, ip, lsr #25 │ │ │ │ + rsbseq r3, r7, r6, lsr ip │ │ │ │ + rsbseq r1, r7, ip, lsl #25 │ │ │ │ + rsbseq r3, r7, r6, lsl ip │ │ │ │ + rsbseq r1, r7, sl, lsr fp │ │ │ │ + ldrsbteq r1, [r7], #-162 @ 0xffffff5e │ │ │ │ + rsbseq r3, r7, sl, asr sl │ │ │ │ + rsbseq r1, r7, r8, lsr #20 │ │ │ │ + ldrhteq r3, [r7], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r1, r7, ip, lsl r9 │ │ │ │ rsbseq r1, r7, r4, lsl r9 │ │ │ │ - rsbseq r1, r7, ip, lsl #18 │ │ │ │ - ldrsbteq r1, [r7], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r1, r7, ip, asr #17 │ │ │ │ - rsbseq r1, r7, r0, lsl #10 │ │ │ │ - ldrsbteq r1, [r7], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r3, r7, r6, ror #6 │ │ │ │ - rsbseq r1, r7, r2, asr #7 │ │ │ │ - rsbseq r3, r7, lr, asr #6 │ │ │ │ - rsbseq r1, r7, r6, lsr #7 │ │ │ │ - rsbseq r3, r7, r0, lsr r3 │ │ │ │ - rsbseq r1, r7, r6, lsl #7 │ │ │ │ - rsbseq r3, r7, r0, lsl r3 │ │ │ │ - rsbseq r1, r7, ip, ror #6 │ │ │ │ - ldrshteq r3, [r7], #-38 @ 0xffffffda │ │ │ │ - rsbseq r1, r7, r2, asr r3 │ │ │ │ - ldrsbteq r3, [r7], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r1, r7, r2, ror #17 │ │ │ │ + ldrsbteq r1, [r7], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r1, r7, r8, lsl #10 │ │ │ │ + rsbseq r1, r7, r2, ror #7 │ │ │ │ + rsbseq r3, r7, lr, ror #6 │ │ │ │ + rsbseq r1, r7, sl, asr #7 │ │ │ │ + rsbseq r3, r7, r6, asr r3 │ │ │ │ + rsbseq r1, r7, lr, lsr #7 │ │ │ │ + rsbseq r3, r7, r8, lsr r3 │ │ │ │ + rsbseq r1, r7, lr, lsl #7 │ │ │ │ + rsbseq r3, r7, r8, lsl r3 │ │ │ │ + rsbseq r1, r7, r4, ror r3 │ │ │ │ + ldrshteq r3, [r7], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r1, r7, sl, asr r3 │ │ │ │ + rsbseq r3, r7, r4, ror #5 │ │ │ │ ldmeq r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf79c300c │ │ │ │ @ instruction: 0xf8dffead │ │ │ │ @ instruction: 0xf04f08c8 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff66f79c │ │ │ │ @@ -107433,78 +107433,78 @@ │ │ │ │ stmdami r4, {r3, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x61b5f642 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 14b97cc │ │ │ │ ldrtmi r4, [r1], -r1, asr #16 │ │ │ │ @ instruction: 0xf79c4478 │ │ │ │ strb pc, [sp, #-2827] @ 0xfffff4f5 @ │ │ │ │ - rsbseq r1, r7, r6, lsr #5 │ │ │ │ - rsbseq r3, r7, lr, lsr #4 │ │ │ │ - rsbseq r1, r7, r8, lsl #5 │ │ │ │ - rsbseq r3, r7, r0, lsl r2 │ │ │ │ - rsbseq r1, r7, sl, ror #4 │ │ │ │ - ldrshteq r3, [r7], #-18 @ 0xffffffee │ │ │ │ - rsbseq r1, r7, sl, asr #4 │ │ │ │ - ldrsbteq r3, [r7], #-20 @ 0xffffffec │ │ │ │ - ldrsbteq r1, [r7], #-18 @ 0xffffffee │ │ │ │ - @ instruction: 0x00771192 │ │ │ │ - ldrsbteq r1, [r7], #-6 │ │ │ │ - rsbseq r0, r7, r0, asr #31 │ │ │ │ - rsbseq r0, r7, ip, lsr #31 │ │ │ │ - rsbseq r2, r7, r6, lsr pc │ │ │ │ - @ instruction: 0x00770f90 │ │ │ │ - rsbseq r2, r7, sl, lsl pc │ │ │ │ - rsbseq r0, r7, r4, ror pc │ │ │ │ - ldrshteq r2, [r7], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r0, r7, r6, asr pc │ │ │ │ - ldrsbteq r2, [r7], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r0, r7, r4, lsr pc │ │ │ │ - ldrhteq r2, [r7], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r0, r7, r4, lsl pc │ │ │ │ - @ instruction: 0x00772e9e │ │ │ │ - ldrshteq r0, [r7], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r2, r7, lr, ror lr │ │ │ │ - ldrsbteq r0, [r7], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r2, r7, lr, asr lr │ │ │ │ - ldrhteq r0, [r7], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r2, r7, r2, asr #28 │ │ │ │ - ldrhteq r0, [r7], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r2, r7, ip, lsr sp │ │ │ │ - rsbseq r0, r7, r2, lsr #25 │ │ │ │ - rsbseq r2, r7, lr, lsr #24 │ │ │ │ - ldrsbteq r0, [r7], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r2, r7, lr, asr fp │ │ │ │ - rsbseq r0, r7, r6, lsr #23 │ │ │ │ - rsbseq r2, r7, r2, lsr fp │ │ │ │ - rsbseq r0, r7, ip, lsl #23 │ │ │ │ - rsbseq r2, r7, r8, lsl fp │ │ │ │ - rsbseq r0, r7, r4, ror fp │ │ │ │ - ldrshteq r2, [r7], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r0, r7, r2, asr fp │ │ │ │ - ldrsbteq r2, [r7], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r0, r7, r6, lsr fp │ │ │ │ - rsbseq r2, r7, r0, asr #21 │ │ │ │ - rsbseq r0, r7, r4, lsl fp │ │ │ │ - @ instruction: 0x00772a9e │ │ │ │ - ldrshteq r0, [r7], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r2, r7, r4, lsl #21 │ │ │ │ - rsbseq r0, r7, r0, ror #21 │ │ │ │ - rsbseq r2, r7, sl, ror #20 │ │ │ │ - @ instruction: 0x00770a92 │ │ │ │ - rsbseq r2, r7, ip, lsl sl │ │ │ │ - rsbseq r0, r7, r2, ror sl │ │ │ │ - rsbseq r2, r7, r4, lsl #20 │ │ │ │ - rsbseq r0, r7, lr, lsr sl │ │ │ │ - rsbseq r2, r7, r8, asr #19 │ │ │ │ - rsbseq r0, r7, r2, lsr #20 │ │ │ │ - rsbseq r2, r7, ip, lsr #19 │ │ │ │ - rsbseq r0, r7, r8, lsl #20 │ │ │ │ - @ instruction: 0x00772992 │ │ │ │ - rsbseq r0, r7, ip, ror #19 │ │ │ │ - rsbseq r2, r7, r8, ror r9 │ │ │ │ + rsbseq r1, r7, lr, lsr #5 │ │ │ │ + rsbseq r3, r7, r6, lsr r2 │ │ │ │ + @ instruction: 0x00771290 │ │ │ │ + rsbseq r3, r7, r8, lsl r2 │ │ │ │ + rsbseq r1, r7, r2, ror r2 │ │ │ │ + ldrshteq r3, [r7], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r1, r7, r2, asr r2 │ │ │ │ + ldrsbteq r3, [r7], #-28 @ 0xffffffe4 │ │ │ │ + ldrsbteq r1, [r7], #-26 @ 0xffffffe6 │ │ │ │ + @ instruction: 0x0077119a │ │ │ │ + ldrsbteq r1, [r7], #-14 │ │ │ │ + rsbseq r0, r7, r8, asr #31 │ │ │ │ + ldrhteq r0, [r7], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r2, r7, lr, lsr pc │ │ │ │ + @ instruction: 0x00770f98 │ │ │ │ + rsbseq r2, r7, r2, lsr #30 │ │ │ │ + rsbseq r0, r7, ip, ror pc │ │ │ │ + rsbseq r2, r7, r6, lsl #30 │ │ │ │ + rsbseq r0, r7, lr, asr pc │ │ │ │ + rsbseq r2, r7, r6, ror #29 │ │ │ │ + rsbseq r0, r7, ip, lsr pc │ │ │ │ + rsbseq r2, r7, r6, asr #29 │ │ │ │ + rsbseq r0, r7, ip, lsl pc │ │ │ │ + rsbseq r2, r7, r6, lsr #29 │ │ │ │ + ldrshteq r0, [r7], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r2, r7, r6, lsl #29 │ │ │ │ + ldrsbteq r0, [r7], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r2, r7, r6, ror #28 │ │ │ │ + rsbseq r0, r7, r0, asr #29 │ │ │ │ + rsbseq r2, r7, sl, asr #28 │ │ │ │ + ldrhteq r0, [r7], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r2, r7, r4, asr #26 │ │ │ │ + rsbseq r0, r7, sl, lsr #25 │ │ │ │ + rsbseq r2, r7, r6, lsr ip │ │ │ │ + ldrsbteq r0, [r7], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r2, r7, r6, ror #22 │ │ │ │ + rsbseq r0, r7, lr, lsr #23 │ │ │ │ + rsbseq r2, r7, sl, lsr fp │ │ │ │ + @ instruction: 0x00770b94 │ │ │ │ + rsbseq r2, r7, r0, lsr #22 │ │ │ │ + rsbseq r0, r7, ip, ror fp │ │ │ │ + rsbseq r2, r7, r6, lsl #22 │ │ │ │ + rsbseq r0, r7, sl, asr fp │ │ │ │ + rsbseq r2, r7, r4, ror #21 │ │ │ │ + rsbseq r0, r7, lr, lsr fp │ │ │ │ + rsbseq r2, r7, r8, asr #21 │ │ │ │ + rsbseq r0, r7, ip, lsl fp │ │ │ │ + rsbseq r2, r7, r6, lsr #21 │ │ │ │ + rsbseq r0, r7, r2, lsl #22 │ │ │ │ + rsbseq r2, r7, ip, lsl #21 │ │ │ │ + rsbseq r0, r7, r8, ror #21 │ │ │ │ + rsbseq r2, r7, r2, ror sl │ │ │ │ + @ instruction: 0x00770a9a │ │ │ │ + rsbseq r2, r7, r4, lsr #20 │ │ │ │ + rsbseq r0, r7, sl, ror sl │ │ │ │ + rsbseq r2, r7, ip, lsl #20 │ │ │ │ + rsbseq r0, r7, r6, asr #20 │ │ │ │ + ldrsbteq r2, [r7], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r0, r7, sl, lsr #20 │ │ │ │ + ldrhteq r2, [r7], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r0, r7, r0, lsl sl │ │ │ │ + @ instruction: 0x0077299a │ │ │ │ + ldrshteq r0, [r7], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r2, r7, r0, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 1bcd4c4 │ │ │ │ blmi 1bcd4ec │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -107613,21 +107613,21 @@ │ │ │ │ @ instruction: 0xf850dac0 │ │ │ │ adcsmi r7, sp, #35 @ 0x23 │ │ │ │ blls 1f2be8 │ │ │ │ @ instruction: 0xe7b9601a │ │ │ │ mrc 7, 1, APSR_nzcv, cr4, cr5, {4} │ │ │ │ addeq r2, r2, ip, ror pc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r0, r7, r8, lsl #17 │ │ │ │ - rsbseq r2, r7, r4, lsl r8 │ │ │ │ - rsbseq r0, r7, r0, ror r8 │ │ │ │ - ldrshteq r2, [r7], #-124 @ 0xffffff84 │ │ │ │ + @ instruction: 0x00770890 │ │ │ │ + rsbseq r2, r7, ip, lsl r8 │ │ │ │ + rsbseq r0, r7, r8, ror r8 │ │ │ │ + rsbseq r2, r7, r4, lsl #16 │ │ │ │ addeq r2, r2, r6, lsl pc │ │ │ │ - @ instruction: 0x00770792 │ │ │ │ - rsbseq r2, r7, lr, lsl r7 │ │ │ │ + @ instruction: 0x0077079a │ │ │ │ + rsbseq r2, r7, r6, lsr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd2e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r8], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0579201 │ │ │ │ strmi pc, [r4], -sp, asr #8 │ │ │ │ @@ -107872,30 +107872,30 @@ │ │ │ │ @ instruction: 0xf795e6a0 │ │ │ │ svclt 0x0000ec36 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r2, r2, r0, ror #25 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r2, r2, ip, lsl #25 │ │ │ │ - rsbseq r1, r7, r8, lsl #3 │ │ │ │ - ldrshteq r2, [r7], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r1, r7, r2, lsl #1 │ │ │ │ - ldrshteq r2, [r7], #-50 @ 0xffffffce │ │ │ │ - ldrsbteq r0, [r7], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r2, r7, r8, asr #6 │ │ │ │ - rsbseq r0, r7, lr, lsr #31 │ │ │ │ - rsbseq r2, r7, lr, lsl r3 │ │ │ │ - @ instruction: 0x00770f94 │ │ │ │ - rsbseq r2, r7, r4, lsl #6 │ │ │ │ - rsbseq r0, r7, sl, ror pc │ │ │ │ - rsbseq r2, r7, sl, ror #5 │ │ │ │ - rsbseq r0, r7, r0, ror #30 │ │ │ │ - ldrsbteq r2, [r7], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r0, r7, r6, asr #30 │ │ │ │ - ldrhteq r2, [r7], #-38 @ 0xffffffda │ │ │ │ + @ instruction: 0x00771190 │ │ │ │ + rsbseq r2, r7, r0, lsl #10 │ │ │ │ + rsbseq r1, r7, sl, lsl #1 │ │ │ │ + ldrshteq r2, [r7], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r0, r7, r0, ror #31 │ │ │ │ + rsbseq r2, r7, r0, asr r3 │ │ │ │ + ldrhteq r0, [r7], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r2, r7, r6, lsr #6 │ │ │ │ + @ instruction: 0x00770f9c │ │ │ │ + rsbseq r2, r7, ip, lsl #6 │ │ │ │ + rsbseq r0, r7, r2, lsl #31 │ │ │ │ + ldrshteq r2, [r7], #-34 @ 0xffffffde │ │ │ │ + rsbseq r0, r7, r8, ror #30 │ │ │ │ + ldrsbteq r2, [r7], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r0, r7, lr, asr #30 │ │ │ │ + ldrhteq r2, [r7], #-46 @ 0xffffffd2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febd3290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fe31 │ │ │ │ @@ -107906,16 +107906,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf79b300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff5af79b │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r0, r7, r6, lsr #29 │ │ │ │ - rsbseq r2, r7, r6, lsl r2 │ │ │ │ + rsbseq r0, r7, lr, lsr #29 │ │ │ │ + rsbseq r2, r7, lr, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febd32e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r9, lsl #28 │ │ │ │ @@ -107926,16 +107926,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf79b300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff32f79b │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r0, r7, r6, asr lr │ │ │ │ - rsbseq r2, r7, r6, asr #3 │ │ │ │ + rsbseq r0, r7, lr, asr lr │ │ │ │ + rsbseq r2, r7, lr, asr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ ldrmi r6, [r0], fp, lsl #18 │ │ │ │ strmi r2, [r7], -r5, lsl #4 │ │ │ │ @@ -107978,17 +107978,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 0, pc, cr0, cr11, {4} │ │ │ │ stmdbls r4, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ blls 1bbd14 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrhteq r0, [r7], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r0, r7, r8, lsl #27 │ │ │ │ - ldrshteq r2, [r7], #-8 │ │ │ │ + rsbseq r0, r7, r0, asr #27 │ │ │ │ + @ instruction: 0x00770d90 │ │ │ │ + rsbseq r2, r7, r0, lsl #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, lr, lsr #24 │ │ │ │ strmi r4, [r3], lr, lsr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -108035,16 +108035,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ mrc2 7, 2, pc, cr14, cr11, {4} │ │ │ │ strb r9, [r2, r5, lsl #22]! │ │ │ │ b ffaba11c │ │ │ │ addeq r2, r2, r8, ror #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r2, r2, lr, ror #14 │ │ │ │ - rsbseq r0, r7, lr, lsr #25 │ │ │ │ - rsbseq r2, r7, lr, lsl r0 │ │ │ │ + ldrhteq r0, [r7], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r2, r7, r6, lsr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1b779c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ umulllt r4, r9, r6, sp │ │ │ │ ldmmi r6, {r2, r9, sl, lr} │ │ │ │ @@ -108194,31 +108194,31 @@ │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ bls 1fb9c0 │ │ │ │ @ instruction: 0xf795e776 │ │ │ │ svclt 0x0000e9ac │ │ │ │ ... │ │ │ │ addeq r2, r2, r4, lsl #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r0, r7, r4, asr #22 │ │ │ │ - ldrhteq r1, [r7], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r0, r7, r8, lsr #22 │ │ │ │ - @ instruction: 0x00771e98 │ │ │ │ + rsbseq r0, r7, ip, asr #22 │ │ │ │ + ldrhteq r1, [r7], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r0, r7, r0, lsr fp │ │ │ │ + rsbseq r1, r7, r0, lsr #29 │ │ │ │ umulleq r2, r2, sl, r5 @ │ │ │ │ - rsbseq r0, r7, sl, asr #21 │ │ │ │ - rsbseq r1, r7, sl, lsr lr │ │ │ │ - rsbseq r0, r7, ip, lsr #21 │ │ │ │ - rsbseq r1, r7, ip, lsl lr │ │ │ │ - rsbseq r0, r7, lr, lsl #21 │ │ │ │ - ldrshteq r1, [r7], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r0, r7, r0, ror sl │ │ │ │ - rsbseq r1, r7, r0, ror #27 │ │ │ │ - rsbseq r0, r7, r2, asr sl │ │ │ │ - rsbseq r1, r7, r2, asr #27 │ │ │ │ - rsbseq r0, r7, r4, lsr sl │ │ │ │ - rsbseq r1, r7, r4, lsr #27 │ │ │ │ + ldrsbteq r0, [r7], #-162 @ 0xffffff5e │ │ │ │ + rsbseq r1, r7, r2, asr #28 │ │ │ │ + ldrhteq r0, [r7], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r1, r7, r4, lsr #28 │ │ │ │ + @ instruction: 0x00770a96 │ │ │ │ + rsbseq r1, r7, r6, lsl #28 │ │ │ │ + rsbseq r0, r7, r8, ror sl │ │ │ │ + rsbseq r1, r7, r8, ror #27 │ │ │ │ + rsbseq r0, r7, sl, asr sl │ │ │ │ + rsbseq r1, r7, sl, asr #27 │ │ │ │ + rsbseq r0, r7, ip, lsr sl │ │ │ │ + rsbseq r1, r7, ip, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febd37a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -ip, lsl #13 │ │ │ │ blls 2cde18 >::_M_default_append(unsigned int)@@Base+0x48514> │ │ │ │ @ instruction: 0xf8cd9301 │ │ │ │ @@ -108232,16 +108232,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r2], {155} @ 0x9b │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ blls 17b918 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r0, r7, ip, lsl #19 │ │ │ │ - ldrshteq r1, [r7], #-204 @ 0xffffff34 │ │ │ │ + @ instruction: 0x00770994 │ │ │ │ + rsbseq r1, r7, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febd37fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3081 @ 0xfffff3f7 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -108254,16 +108254,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffa3a49e │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ blls 17b8c0 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r0, r7, r4, lsr r9 │ │ │ │ - rsbseq r1, r7, r4, lsr #25 │ │ │ │ + rsbseq r0, r7, ip, lsr r9 │ │ │ │ + rsbseq r1, r7, ip, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febd3854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -108276,16 +108276,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fef3a4f6 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ blls 17b868 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq r0, [r7], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r1, r7, ip, asr #24 │ │ │ │ + rsbseq r0, r7, r4, ror #17 │ │ │ │ + rsbseq r1, r7, r4, asr ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ pkhtbmi r4, r8, pc, asr #24 @ │ │ │ │ ldrmi fp, [r5], -r5, lsl #1 │ │ │ │ @ instruction: 0x461e447c │ │ │ │ @@ -108378,27 +108378,27 @@ │ │ │ │ ldmdami r1, {r0, r1, r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf79b300c │ │ │ │ stmdami pc, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ strb pc, [pc, r5, lsr #23]! @ │ │ │ │ - rsbseq r0, r7, r8, lsr #18 │ │ │ │ - ldrshteq r0, [r7], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r1, r7, ip, ror #22 │ │ │ │ - ldrhteq r0, [r7], #-116 @ 0xffffff8c │ │ │ │ - rsbseq r1, r7, r4, lsr #22 │ │ │ │ - @ instruction: 0x00770798 │ │ │ │ - rsbseq r1, r7, r8, lsl #22 │ │ │ │ - rsbseq r0, r7, r6, ror r7 │ │ │ │ - rsbseq r1, r7, r6, ror #21 │ │ │ │ - rsbseq r0, r7, ip, asr r7 │ │ │ │ - rsbseq r1, r7, sl, asr #21 │ │ │ │ - rsbseq r0, r7, lr, lsr r7 │ │ │ │ - rsbseq r1, r7, ip, lsr #21 │ │ │ │ + rsbseq r0, r7, r0, lsr r9 │ │ │ │ + rsbseq r0, r7, r4, lsl #16 │ │ │ │ + rsbseq r1, r7, r4, ror fp │ │ │ │ + ldrhteq r0, [r7], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r1, r7, ip, lsr #22 │ │ │ │ + rsbseq r0, r7, r0, lsr #15 │ │ │ │ + rsbseq r1, r7, r0, lsl fp │ │ │ │ + rsbseq r0, r7, lr, ror r7 │ │ │ │ + rsbseq r1, r7, lr, ror #21 │ │ │ │ + rsbseq r0, r7, r4, ror #14 │ │ │ │ + ldrsbteq r1, [r7], #-162 @ 0xffffff5e │ │ │ │ + rsbseq r0, r7, r6, asr #14 │ │ │ │ + ldrhteq r1, [r7], #-164 @ 0xffffff5c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi e0e0d0 │ │ │ │ blmi e0e2e0 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -108452,19 +108452,19 @@ │ │ │ │ blx 17ba7b0 │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ @ instruction: 0xe7b7fb17 │ │ │ │ svc 0x00a2f794 │ │ │ │ addeq r2, r2, ip, ror r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r0, r7, lr, lsr #13 │ │ │ │ - rsbseq r1, r7, lr, lsl sl │ │ │ │ + ldrhteq r0, [r7], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r1, r7, r6, lsr #20 │ │ │ │ addeq r2, r2, r8, lsr r1 │ │ │ │ - rsbseq r0, r7, r0, lsr #12 │ │ │ │ - @ instruction: 0x00771990 │ │ │ │ + rsbseq r0, r7, r8, lsr #12 │ │ │ │ + @ instruction: 0x00771998 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd3b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ stmdacs r0, {r3, r4, r6, r7, fp, sp, lr} │ │ │ │ ldrmi sp, [r5], -lr, asr #26 │ │ │ │ @@ -108526,20 +108526,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ @ instruction: 0xf79b300c │ │ │ │ stmdami r9, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fe0ba8e8 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq r0, r7, sl, asr #10 │ │ │ │ - ldrhteq r1, [r7], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r0, r7, r0, lsl r5 │ │ │ │ - rsbseq r1, r7, r0, lsl #17 │ │ │ │ - ldrshteq r0, [r7], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r1, r7, r2, ror #16 │ │ │ │ + rsbseq r0, r7, r2, asr r5 │ │ │ │ + rsbseq r1, r7, r2, asr #17 │ │ │ │ + rsbseq r0, r7, r8, lsl r5 │ │ │ │ + rsbseq r1, r7, r8, lsl #17 │ │ │ │ + ldrshteq r0, [r7], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r1, r7, sl, ror #16 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r5], -r5, lsl #1 │ │ │ │ ldrmi r4, [lr], -r4, lsr #20 │ │ │ │ tstcs r0, r4, lsr #22 │ │ │ │ @@ -108576,16 +108576,16 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ blcs a3740 │ │ │ │ andcs sp, sl, #14976 @ 0x3a80 │ │ │ │ @ instruction: 0xf794e7e9 │ │ │ │ svclt 0x0000eeac │ │ │ │ addeq r1, r2, r4, asr #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r0, r7, r2, ror #8 │ │ │ │ - ldrsbteq r1, [r7], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r0, r7, sl, ror #8 │ │ │ │ + ldrsbteq r1, [r7], #-122 @ 0xffffff86 │ │ │ │ addeq r1, r2, r0, ror #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi bce3bc │ │ │ │ @ instruction: 0x461e4619 │ │ │ │ @@ -108629,22 +108629,22 @@ │ │ │ │ teqpcc sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8f6f79b │ │ │ │ strtmi r4, [r1], -sl, lsl #16 │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ @ instruction: 0x4620f9b1 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0x00770494 │ │ │ │ - rsbseq pc, r6, r2, lsr #10 │ │ │ │ - rsbseq r0, r7, r6, lsr #7 │ │ │ │ - rsbseq r1, r7, r6, lsl r7 │ │ │ │ - rsbseq r0, r7, ip, lsr r4 │ │ │ │ - @ instruction: 0x0076859e │ │ │ │ - rsbseq r0, r7, r4, asr r3 │ │ │ │ - rsbseq r1, r7, r4, asr #13 │ │ │ │ + @ instruction: 0x0077049c │ │ │ │ + rsbseq pc, r6, sl, lsr #10 │ │ │ │ + rsbseq r0, r7, lr, lsr #7 │ │ │ │ + rsbseq r1, r7, lr, lsl r7 │ │ │ │ + rsbseq r0, r7, r4, asr #8 │ │ │ │ + rsbseq r8, r6, r6, lsr #11 │ │ │ │ + rsbseq r0, r7, ip, asr r3 │ │ │ │ + rsbseq r1, r7, ip, asr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smlabbcs r3, r3, r0, fp │ │ │ │ stcls 14, cr1, [r2], #-124 @ 0xffffff84 │ │ │ │ ldrsbthi pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ @@ -108718,22 +108718,22 @@ │ │ │ │ stmdami ip, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mvnscs pc, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf842f79b │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ @ instruction: 0xe7b8f8fd │ │ │ │ - rsbseq r0, r7, r8, ror r2 │ │ │ │ - rsbseq r1, r7, r8, ror #11 │ │ │ │ - rsbseq r0, r7, r6, lsr #4 │ │ │ │ - @ instruction: 0x00771596 │ │ │ │ - rsbseq r0, r7, ip, lsl #4 │ │ │ │ - rsbseq r1, r7, ip, ror r5 │ │ │ │ - rsbseq r0, r7, ip, ror #3 │ │ │ │ - rsbseq r1, r7, ip, asr r5 │ │ │ │ + rsbseq r0, r7, r0, lsl #5 │ │ │ │ + ldrshteq r1, [r7], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r0, r7, lr, lsr #4 │ │ │ │ + @ instruction: 0x0077159e │ │ │ │ + rsbseq r0, r7, r4, lsl r2 │ │ │ │ + rsbseq r1, r7, r4, lsl #11 │ │ │ │ + ldrshteq r0, [r7], #-20 @ 0xffffffec │ │ │ │ + rsbseq r1, r7, r4, ror #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs fp, [r0], #-130 @ 0xffffff7e │ │ │ │ stmdbls r8, {r1, r2, r3, r4, r9, sl, fp, ip} │ │ │ │ ldcle 0, cr6, [sp, #-48] @ 0xffffffd0 │ │ │ │ @@ -108760,16 +108760,16 @@ │ │ │ │ @ instruction: 0xf79a300c │ │ │ │ stmdami r6, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8aef79b │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbseq r0, r7, lr, asr #2 │ │ │ │ - ldrhteq r1, [r7], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r0, r7, r6, asr r1 │ │ │ │ + rsbseq r1, r7, r6, asr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd403c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r9, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ stmiavs fp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ vstmdble r9!, {d2-d1} │ │ │ │ @@ -108814,21 +108814,21 @@ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ @ instruction: 0x21b8480a │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff82f79a │ │ │ │ strtmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf79b4478 │ │ │ │ @ instruction: 0xe7c0f83d │ │ │ │ - rsbseq r0, r7, r8, ror #1 │ │ │ │ - rsbseq r1, r7, r8, asr r4 │ │ │ │ - ldrsbteq r0, [r7], #-0 │ │ │ │ - rsbseq r1, r7, r0, asr #8 │ │ │ │ - rsbseq r0, r7, r4, lsr #2 │ │ │ │ - rsbseq r0, r7, ip, rrx │ │ │ │ - ldrsbteq r1, [r7], #-60 @ 0xffffffc4 │ │ │ │ + ldrshteq r0, [r7], #-0 │ │ │ │ + rsbseq r1, r7, r0, ror #8 │ │ │ │ + ldrsbteq r0, [r7], #-8 │ │ │ │ + rsbseq r1, r7, r8, asr #8 │ │ │ │ + rsbseq r0, r7, ip, lsr #2 │ │ │ │ + rsbseq r0, r7, r4, ror r0 │ │ │ │ + rsbseq r1, r7, r4, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd4128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 640eb0 │ │ │ │ blmi 669148 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -108850,15 +108850,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf794bd30 │ │ │ │ svclt 0x0000ec88 │ │ │ │ addeq r1, r2, r6, asr #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r0, r7, sl, lsl #1 │ │ │ │ + @ instruction: 0x00770092 │ │ │ │ addeq r1, r2, ip, lsl #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r6, lsl r9 │ │ │ │ ldmib sp, {r1, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @@ -108881,16 +108881,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffc0f79a │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - rsbseq pc, r6, r2, ror pc @ │ │ │ │ - rsbseq r1, r7, r2, ror #5 │ │ │ │ + rsbseq pc, r6, sl, ror pc @ │ │ │ │ + rsbseq r1, r7, sl, ror #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd4220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff3c0f28 │ │ │ │ blmi ff3e925c │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -109094,67 +109094,67 @@ │ │ │ │ @ instruction: 0xf79a300c │ │ │ │ ldmdami r9!, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 7, 0, pc, cr2, cr10, {4} │ │ │ │ svclt 0x0000e6b9 │ │ │ │ addeq r1, r2, lr, asr #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x0076ff9e │ │ │ │ + rsbseq pc, r6, r6, lsr #31 │ │ │ │ @ instruction: 0xfffff1a1 │ │ │ │ @ instruction: 0xffffff3b │ │ │ │ @ instruction: 0xfffff58f │ │ │ │ @ instruction: 0xfffff5df │ │ │ │ - rsbseq pc, r6, sl, lsl #31 │ │ │ │ - rsbseq pc, r6, r0, asr #31 │ │ │ │ + @ instruction: 0x0076ff92 │ │ │ │ + rsbseq pc, r6, r8, asr #31 │ │ │ │ andeq r0, r0, sp, lsr #20 │ │ │ │ andeq r0, r0, fp, lsl #7 │ │ │ │ - rsbseq pc, r6, r0, lsr #29 │ │ │ │ - rsbseq r1, r7, r0, lsl r2 │ │ │ │ + rsbseq pc, r6, r8, lsr #29 │ │ │ │ + rsbseq r1, r7, r8, lsl r2 │ │ │ │ addeq r1, r2, sl, lsr #18 │ │ │ │ - rsbseq pc, r6, ip, ror #28 │ │ │ │ - ldrsbteq r1, [r7], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq pc, r6, r4, ror lr @ │ │ │ │ + rsbseq r1, r7, r4, ror #3 │ │ │ │ @ instruction: 0xfffffe13 │ │ │ │ @ instruction: 0xfffffd15 │ │ │ │ - rsbseq pc, r6, lr, lsr #28 │ │ │ │ - @ instruction: 0x0077119e │ │ │ │ - rsbseq pc, r6, r4, lsl lr @ │ │ │ │ - rsbseq r1, r7, r4, lsl #3 │ │ │ │ + rsbseq pc, r6, r6, lsr lr @ │ │ │ │ + rsbseq r1, r7, r6, lsr #3 │ │ │ │ + rsbseq pc, r6, ip, lsl lr @ │ │ │ │ + rsbseq r1, r7, ip, lsl #3 │ │ │ │ @ instruction: 0xfffffc3f │ │ │ │ andeq r0, r0, r1, lsr r4 │ │ │ │ - ldrsbteq pc, [r6], #-214 @ 0xffffff2a @ │ │ │ │ - rsbseq r1, r7, r6, asr #2 │ │ │ │ - ldrhteq pc, [r6], #-220 @ 0xffffff24 @ │ │ │ │ - rsbseq r1, r7, ip, lsr #2 │ │ │ │ + ldrsbteq pc, [r6], #-222 @ 0xffffff22 @ │ │ │ │ + rsbseq r1, r7, lr, asr #2 │ │ │ │ + rsbseq pc, r6, r4, asr #27 │ │ │ │ + rsbseq r1, r7, r4, lsr r1 │ │ │ │ @ instruction: 0xfffffa7d │ │ │ │ - rsbseq pc, r6, r8, lsl #27 │ │ │ │ - ldrshteq r1, [r7], #-8 │ │ │ │ + @ instruction: 0x0076fd90 │ │ │ │ + rsbseq r1, r7, r0, lsl #2 │ │ │ │ @ instruction: 0xfffff967 │ │ │ │ - rsbseq pc, r6, ip, asr sp @ │ │ │ │ - rsbseq r1, r7, ip, asr #1 │ │ │ │ - rsbseq pc, r6, lr, lsr sp @ │ │ │ │ - rsbseq r1, r7, ip, lsr #1 │ │ │ │ + rsbseq pc, r6, r4, ror #26 │ │ │ │ + ldrsbteq r1, [r7], #-4 │ │ │ │ + rsbseq pc, r6, r6, asr #26 │ │ │ │ + ldrhteq r1, [r7], #-4 │ │ │ │ @ instruction: 0xfffff859 │ │ │ │ - rsbseq pc, r6, r6, lsl #26 │ │ │ │ - rsbseq r1, r7, r6, ror r0 │ │ │ │ + rsbseq pc, r6, lr, lsl #26 │ │ │ │ + rsbseq r1, r7, lr, ror r0 │ │ │ │ @ instruction: 0xfffff5f5 │ │ │ │ - ldrsbteq pc, [r6], #-202 @ 0xffffff36 @ │ │ │ │ - rsbseq r1, r7, sl, asr #32 │ │ │ │ + rsbseq pc, r6, r2, ror #25 │ │ │ │ + rsbseq r1, r7, r2, asr r0 │ │ │ │ @ instruction: 0xfffff2f9 │ │ │ │ - rsbseq pc, r6, lr, lsr #25 │ │ │ │ - rsbseq r1, r7, lr, lsl r0 │ │ │ │ + ldrhteq pc, [r6], #-198 @ 0xffffff3a @ │ │ │ │ + rsbseq r1, r7, r6, lsr #32 │ │ │ │ @ instruction: 0xffffee0d │ │ │ │ - rsbseq pc, r6, r2, lsl #25 │ │ │ │ - ldrshteq r0, [r7], #-242 @ 0xffffff0e │ │ │ │ + rsbseq pc, r6, sl, lsl #25 │ │ │ │ + ldrshteq r0, [r7], #-250 @ 0xffffff06 │ │ │ │ @ instruction: 0xffffed8d │ │ │ │ - rsbseq pc, r6, r2, asr ip @ │ │ │ │ - rsbseq r0, r7, r2, asr #31 │ │ │ │ - rsbseq pc, r6, r4, lsr sp @ │ │ │ │ - @ instruction: 0x0076fd9a │ │ │ │ - rsbseq pc, r6, r6, lsl ip @ │ │ │ │ - rsbseq r0, r7, r6, lsl #31 │ │ │ │ + rsbseq pc, r6, sl, asr ip @ │ │ │ │ + rsbseq r0, r7, sl, asr #31 │ │ │ │ + rsbseq pc, r6, ip, lsr sp @ │ │ │ │ + rsbseq pc, r6, r2, lsr #27 │ │ │ │ + rsbseq pc, r6, lr, lsl ip @ │ │ │ │ + rsbseq r0, r7, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febd4640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -109165,16 +109165,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf79a300c │ │ │ │ stmdami r5, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 7, cr15, [r2, #616] @ 0x268 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrshteq pc, [r6], #-166 @ 0xffffff5a @ │ │ │ │ - rsbseq r0, r7, r6, ror #28 │ │ │ │ + ldrshteq pc, [r6], #-174 @ 0xffffff52 @ │ │ │ │ + rsbseq r0, r7, lr, ror #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ pkhbtmi fp, r8, r1, lsl #1 │ │ │ │ @ instruction: 0x46914938 │ │ │ │ @ instruction: 0x46064a38 │ │ │ │ @@ -109231,22 +109231,22 @@ │ │ │ │ @ instruction: 0xf79a300c │ │ │ │ stmdami ip, {r0, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79a4478 │ │ │ │ strb pc, [r9, r1, lsl #26] @ │ │ │ │ stmib ip, {r2, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq r1, r2, r8, asr r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x0076fb9c │ │ │ │ + rsbseq pc, r6, r4, lsr #23 │ │ │ │ addeq r1, r2, r8, ror #9 │ │ │ │ - rsbseq pc, r6, sl, lsr #20 │ │ │ │ - @ instruction: 0x00770d9a │ │ │ │ - rsbseq pc, r6, r0, lsl sl @ │ │ │ │ - rsbseq r0, r7, r0, lsl #27 │ │ │ │ - ldrshteq pc, [r6], #-146 @ 0xffffff6e @ │ │ │ │ - rsbseq pc, r6, r0, lsl #23 │ │ │ │ + rsbseq pc, r6, r2, lsr sl @ │ │ │ │ + rsbseq r0, r7, r2, lsr #27 │ │ │ │ + rsbseq pc, r6, r8, lsl sl @ │ │ │ │ + rsbseq r0, r7, r8, lsl #27 │ │ │ │ + ldrshteq pc, [r6], #-154 @ 0xffffff66 @ │ │ │ │ + rsbseq pc, r6, r8, lsl #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrmi pc, [r8], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb095 │ │ │ │ @ instruction: 0x46071498 │ │ │ │ @@ -109371,15 +109371,15 @@ │ │ │ │ movwls r9, #2848 @ 0xb20 │ │ │ │ ldmdbls r0, {r1, r2, r5, r8, r9, fp, ip, pc} │ │ │ │ blls 9e23c0 │ │ │ │ movwls r4, #21577 @ 0x5449 │ │ │ │ movwls r9, #6945 @ 0x1b21 │ │ │ │ bls 4c63b8 │ │ │ │ @ instruction: 0xf8cd9304 │ │ │ │ - blls 85d84c │ │ │ │ + blls 85d84c │ │ │ │ @ instruction: 0xf1e6f09c │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ blcs 8f0b0 │ │ │ │ sbchi pc, r1, r0 │ │ │ │ @ instruction: 0xf578f0af │ │ │ │ @@ -109540,45 +109540,45 @@ │ │ │ │ @ instruction: 0xf9dcf79a │ │ │ │ @ instruction: 0xf04f4823 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fe63b8b8 │ │ │ │ svclt 0x0000e750 │ │ │ │ addeq r1, r2, r8, lsr r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq pc, r6, r2, lsl sl @ │ │ │ │ - ldrsbteq lr, [r6], #-22 @ 0xffffffea │ │ │ │ + rsbseq pc, r6, sl, lsl sl @ │ │ │ │ + ldrsbteq lr, [r6], #-30 @ 0xffffffe2 │ │ │ │ + @ instruction: 0x0076f992 │ │ │ │ rsbseq pc, r6, sl, lsl #19 │ │ │ │ - rsbseq pc, r6, r2, lsl #19 │ │ │ │ - rsbseq lr, r6, lr, lsr #3 │ │ │ │ - rsbseq pc, r6, r0, lsr #17 │ │ │ │ - rsbseq pc, r6, r4, ror r8 @ │ │ │ │ - rsbseq pc, r6, r0, lsr #14 │ │ │ │ - @ instruction: 0x00770a90 │ │ │ │ - rsbseq pc, r6, r2, ror r7 @ │ │ │ │ + ldrhteq lr, [r6], #-22 @ 0xffffffea │ │ │ │ + rsbseq pc, r6, r8, lsr #17 │ │ │ │ + rsbseq pc, r6, ip, ror r8 @ │ │ │ │ + rsbseq pc, r6, r8, lsr #14 │ │ │ │ + @ instruction: 0x00770a98 │ │ │ │ + rsbseq pc, r6, sl, ror r7 @ │ │ │ │ addeq r1, r2, r6, ror #2 │ │ │ │ - rsbseq pc, r6, ip, ror r6 @ │ │ │ │ - rsbseq r0, r7, sl, ror #19 │ │ │ │ - rsbseq r4, sp, lr, lsr #32 │ │ │ │ - ldrshteq sp, [r6], #-224 @ 0xffffff20 │ │ │ │ - rsbseq pc, r6, sl, lsl r6 @ │ │ │ │ - rsbseq r0, r7, sl, lsl #19 │ │ │ │ - rsbseq pc, r6, lr, asr #11 │ │ │ │ - rsbseq r0, r7, lr, lsr r9 │ │ │ │ - ldrhteq pc, [r6], #-82 @ 0xffffffae @ │ │ │ │ - rsbseq r0, r7, r0, lsr #18 │ │ │ │ - @ instruction: 0x0076f596 │ │ │ │ - rsbseq r0, r7, r6, lsl #18 │ │ │ │ - rsbseq pc, r6, r2, ror r5 @ │ │ │ │ - rsbseq r0, r7, r0, ror #17 │ │ │ │ - rsbseq pc, r6, r8, asr r5 @ │ │ │ │ - rsbseq r0, r7, r6, asr #17 │ │ │ │ - rsbseq pc, r6, lr, lsr r5 @ │ │ │ │ - rsbseq r0, r7, ip, lsr #17 │ │ │ │ - rsbseq pc, r6, r0, lsr #10 │ │ │ │ - rsbseq r0, r7, lr, lsl #17 │ │ │ │ + rsbseq pc, r6, r4, lsl #13 │ │ │ │ + ldrshteq r0, [r7], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r4, sp, r6, lsr r0 │ │ │ │ + ldrshteq sp, [r6], #-232 @ 0xffffff18 │ │ │ │ + rsbseq pc, r6, r2, lsr #12 │ │ │ │ + @ instruction: 0x00770992 │ │ │ │ + ldrsbteq pc, [r6], #-86 @ 0xffffffaa @ │ │ │ │ + rsbseq r0, r7, r6, asr #18 │ │ │ │ + ldrhteq pc, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbseq r0, r7, r8, lsr #18 │ │ │ │ + @ instruction: 0x0076f59e │ │ │ │ + rsbseq r0, r7, lr, lsl #18 │ │ │ │ + rsbseq pc, r6, sl, ror r5 @ │ │ │ │ + rsbseq r0, r7, r8, ror #17 │ │ │ │ + rsbseq pc, r6, r0, ror #10 │ │ │ │ + rsbseq r0, r7, lr, asr #17 │ │ │ │ + rsbseq pc, r6, r6, asr #10 │ │ │ │ + ldrhteq r0, [r7], #-132 @ 0xffffff7c │ │ │ │ + rsbseq pc, r6, r8, lsr #10 │ │ │ │ + @ instruction: 0x00770896 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xb09b4ddf │ │ │ │ @ instruction: 0x469a4cdf │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -109801,31 +109801,31 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf890f79a │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf793e6ed │ │ │ │ svclt 0x0000ed1a │ │ │ │ addeq r0, r2, ip, lsl #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq pc, [r6], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbseq pc, r6, r2, lsr r3 @ │ │ │ │ - rsbseq r0, r7, r2, lsr #13 │ │ │ │ + rsbseq pc, r6, r4, asr #9 │ │ │ │ + rsbseq pc, r6, sl, lsr r3 @ │ │ │ │ + rsbseq r0, r7, sl, lsr #13 │ │ │ │ @ instruction: 0x00820dba │ │ │ │ - rsbseq pc, r6, r2, asr r2 @ │ │ │ │ - rsbseq r0, r7, r2, asr #11 │ │ │ │ - ldrhteq pc, [r6], #-38 @ 0xffffffda @ │ │ │ │ - ldrsbteq pc, [r6], #-22 @ 0xffffffea @ │ │ │ │ - rsbseq r0, r7, r6, asr #10 │ │ │ │ - rsbseq pc, r6, ip, lsr #3 │ │ │ │ - rsbseq r0, r7, ip, lsl r5 │ │ │ │ - rsbseq pc, r6, r4, ror #2 │ │ │ │ - ldrsbteq r0, [r7], #-68 @ 0xffffffbc │ │ │ │ - rsbseq pc, r6, lr, lsr #2 │ │ │ │ - @ instruction: 0x0077049e │ │ │ │ - rsbseq pc, r6, r4, lsl r1 @ │ │ │ │ - rsbseq r0, r7, r2, lsl #9 │ │ │ │ + rsbseq pc, r6, sl, asr r2 @ │ │ │ │ + rsbseq r0, r7, sl, asr #11 │ │ │ │ + ldrhteq pc, [r6], #-46 @ 0xffffffd2 @ │ │ │ │ + ldrsbteq pc, [r6], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbseq r0, r7, lr, asr #10 │ │ │ │ + ldrhteq pc, [r6], #-20 @ 0xffffffec @ │ │ │ │ + rsbseq r0, r7, r4, lsr #10 │ │ │ │ + rsbseq pc, r6, ip, ror #2 │ │ │ │ + ldrsbteq r0, [r7], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq pc, r6, r6, lsr r1 @ │ │ │ │ + rsbseq r0, r7, r6, lsr #9 │ │ │ │ + rsbseq pc, r6, ip, lsl r1 @ │ │ │ │ + rsbseq r0, r7, sl, lsl #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ pkhbtmi fp, r8, r1, lsl #1 │ │ │ │ @ instruction: 0x4691493b │ │ │ │ @ instruction: 0x46064a3b │ │ │ │ @@ -109885,24 +109885,24 @@ │ │ │ │ @ instruction: 0xf799300c │ │ │ │ stmdami lr, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7994478 │ │ │ │ ldrb pc, [r7, r5, ror #31] @ │ │ │ │ ldcl 7, cr15, [r0], #-588 @ 0xfffffdb4 │ │ │ │ addeq r0, r2, ip, lsr #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq pc, r6, r0, ror r1 @ │ │ │ │ + rsbseq pc, r6, r8, ror r1 @ │ │ │ │ addeq r0, r2, r8, asr #21 │ │ │ │ - rsbseq pc, r6, sl │ │ │ │ - rsbseq r0, r7, sl, ror r3 │ │ │ │ - ldrshteq lr, [r6], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r0, r7, r2, ror #6 │ │ │ │ - ldrsbteq lr, [r6], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r0, r7, r8, asr #6 │ │ │ │ - ldrhteq lr, [r6], #-250 @ 0xffffff06 │ │ │ │ - rsbseq pc, r6, r8, asr #2 │ │ │ │ + rsbseq pc, r6, r2, lsl r0 @ │ │ │ │ + rsbseq r0, r7, r2, lsl #7 │ │ │ │ + ldrshteq lr, [r6], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r0, r7, sl, ror #6 │ │ │ │ + rsbseq lr, r6, r0, ror #31 │ │ │ │ + rsbseq r0, r7, r0, asr r3 │ │ │ │ + rsbseq lr, r6, r2, asr #31 │ │ │ │ + rsbseq pc, r6, r0, asr r1 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd51f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmiavs r8, {r1, r2, r9, sl, lr}^ │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ blx ff23adfc │ │ │ │ @@ -109961,25 +109961,25 @@ │ │ │ │ vadd.i8 d20, d0, d15 │ │ │ │ @ instruction: 0xf06f5104 │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf799300c │ │ │ │ stmdami ip, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7994478 │ │ │ │ ldr pc, [r4, r7, asr #30]! │ │ │ │ - rsbseq pc, r6, lr, asr #32 │ │ │ │ - rsbseq lr, r6, ip, lsr #30 │ │ │ │ - @ instruction: 0x0077029c │ │ │ │ - rsbseq lr, r6, r4, lsl pc │ │ │ │ - rsbseq r0, r7, r4, lsl #5 │ │ │ │ - rsbseq lr, r6, r4, asr #29 │ │ │ │ - rsbseq r0, r7, r4, lsr r2 │ │ │ │ - @ instruction: 0x0076ee9c │ │ │ │ - rsbseq r0, r7, ip, lsl #4 │ │ │ │ - rsbseq lr, r6, lr, ror lr │ │ │ │ - rsbseq pc, r6, r8, lsr r0 @ │ │ │ │ + rsbseq pc, r6, r6, asr r0 @ │ │ │ │ + rsbseq lr, r6, r4, lsr pc │ │ │ │ + rsbseq r0, r7, r4, lsr #5 │ │ │ │ + rsbseq lr, r6, ip, lsl pc │ │ │ │ + rsbseq r0, r7, ip, lsl #5 │ │ │ │ + rsbseq lr, r6, ip, asr #29 │ │ │ │ + rsbseq r0, r7, ip, lsr r2 │ │ │ │ + rsbseq lr, r6, r4, lsr #29 │ │ │ │ + rsbseq r0, r7, r4, lsl r2 │ │ │ │ + rsbseq lr, r6, r6, lsl #29 │ │ │ │ + rsbseq pc, r6, r0, asr #32 │ │ │ │ andcs r6, r1, r2, lsl r9 │ │ │ │ @ instruction: 0xf8d29900 │ │ │ │ andsvs r2, sl, r4, ror #1 │ │ │ │ ldrbmi r6, [r0, -r8]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -110435,21 +110435,21 @@ │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00f19999 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stccc 0, cr0, [r0] │ │ │ │ addeq r0, r2, r6, lsl r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq lr, r6, ip, asr #23 │ │ │ │ - rsbseq pc, r6, ip, asr #26 │ │ │ │ + ldrsbteq lr, [r6], #-180 @ 0xffffff4c │ │ │ │ + rsbseq pc, r6, r4, asr sp @ │ │ │ │ addeq r0, r2, lr, asr #8 │ │ │ │ - rsbseq lr, r6, r0, asr fp │ │ │ │ - ldrsbteq pc, [r6], #-192 @ 0xffffff40 @ │ │ │ │ - rsbseq lr, r6, r6, ror #18 │ │ │ │ - rsbseq pc, r6, r6, ror #21 │ │ │ │ + rsbseq lr, r6, r8, asr fp │ │ │ │ + ldrsbteq pc, [r6], #-200 @ 0xffffff38 @ │ │ │ │ + rsbseq lr, r6, lr, ror #18 │ │ │ │ + rsbseq pc, r6, lr, ror #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r5], -r9, lsl #1 │ │ │ │ ldrmi r4, [pc], -pc, lsr #20 │ │ │ │ strmi r4, [r6], -pc, lsr #22 │ │ │ │ @@ -110497,16 +110497,16 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ blcs 87154 │ │ │ │ andcs sp, r4, #-1073741766 @ 0xc000003a │ │ │ │ @ instruction: 0xf792e7e9 │ │ │ │ svclt 0x0000efa8 │ │ │ │ addeq r0, r2, r8, ror #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq lr, r6, sl, asr #16 │ │ │ │ - rsbseq pc, r6, sl, asr #19 │ │ │ │ + rsbseq lr, r6, r2, asr r8 │ │ │ │ + ldrsbteq pc, [r6], #-146 @ 0xffffff6e @ │ │ │ │ ldrdeq r0, [r2], r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi r6, [r0], ip, lsl #18 │ │ │ │ addlt r4, sl, r7, asr #21 │ │ │ │ @@ -110708,32 +110708,32 @@ │ │ │ │ @ instruction: 0xf792e684 │ │ │ │ svclt 0x0000ee08 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq r0, r2, r0, lsl #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r0, r2, sl, asr r0 │ │ │ │ - rsbseq lr, r6, lr, ror #14 │ │ │ │ - rsbseq pc, r6, lr, ror #17 │ │ │ │ - rsbseq lr, r6, ip, lsl #14 │ │ │ │ - rsbseq pc, r6, ip, lsl #17 │ │ │ │ - ldrshteq lr, [r6], #-96 @ 0xffffffa0 │ │ │ │ - rsbseq pc, r6, r0, ror r8 @ │ │ │ │ - rsbseq lr, r6, r2, asr #13 │ │ │ │ - rsbseq pc, r6, r2, asr #16 │ │ │ │ - rsbseq lr, r6, r4, asr #12 │ │ │ │ - rsbseq pc, r6, r4, asr #15 │ │ │ │ - rsbseq lr, r6, r6, lsr #12 │ │ │ │ - rsbseq pc, r6, r6, lsr #15 │ │ │ │ - ldrshteq lr, [r6], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq pc, r6, sl, ror r7 @ │ │ │ │ - rsbseq lr, r6, r0, asr #11 │ │ │ │ - rsbseq pc, r6, r0, asr #14 │ │ │ │ - rsbseq lr, r6, r4, lsl #11 │ │ │ │ - rsbseq pc, r6, r4, lsl #14 │ │ │ │ + rsbseq lr, r6, r6, ror r7 │ │ │ │ + ldrshteq pc, [r6], #-134 @ 0xffffff7a @ │ │ │ │ + rsbseq lr, r6, r4, lsl r7 │ │ │ │ + @ instruction: 0x0076f894 │ │ │ │ + ldrshteq lr, [r6], #-104 @ 0xffffff98 │ │ │ │ + rsbseq pc, r6, r8, ror r8 @ │ │ │ │ + rsbseq lr, r6, sl, asr #13 │ │ │ │ + rsbseq pc, r6, sl, asr #16 │ │ │ │ + rsbseq lr, r6, ip, asr #12 │ │ │ │ + rsbseq pc, r6, ip, asr #15 │ │ │ │ + rsbseq lr, r6, lr, lsr #12 │ │ │ │ + rsbseq pc, r6, lr, lsr #15 │ │ │ │ + rsbseq lr, r6, r2, lsl #12 │ │ │ │ + rsbseq pc, r6, r2, lsl #15 │ │ │ │ + rsbseq lr, r6, r8, asr #11 │ │ │ │ + rsbseq pc, r6, r8, asr #14 │ │ │ │ + rsbseq lr, r6, ip, lsl #11 │ │ │ │ + rsbseq pc, r6, ip, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r5], -pc, lsl #1 │ │ │ │ andls r4, r9, #8, 12 @ 0x800000 │ │ │ │ movwls r4, #27247 @ 0x6a6f │ │ │ │ @@ -110846,23 +110846,23 @@ │ │ │ │ stmdami lr, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf862f799 │ │ │ │ ldr r9, [pc, r5, lsl #22]! │ │ │ │ stcl 7, cr15, [ip], #584 @ 0x248 │ │ │ │ strdeq pc, [r1], r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq lr, r6, r4, lsr #6 │ │ │ │ - rsbseq pc, r6, r4, lsr #9 │ │ │ │ + rsbseq lr, r6, ip, lsr #6 │ │ │ │ + rsbseq pc, r6, ip, lsr #9 │ │ │ │ @ instruction: 0x0081fbbc │ │ │ │ - rsbseq lr, r6, r2, ror #5 │ │ │ │ - rsbseq pc, r6, r2, ror #8 │ │ │ │ - rsbseq lr, r6, r4, asr #5 │ │ │ │ - rsbseq pc, r6, r4, asr #8 │ │ │ │ - rsbseq lr, r6, r6, lsr #5 │ │ │ │ - rsbseq pc, r6, r6, lsr #8 │ │ │ │ + rsbseq lr, r6, sl, ror #5 │ │ │ │ + rsbseq pc, r6, sl, ror #8 │ │ │ │ + rsbseq lr, r6, ip, asr #5 │ │ │ │ + rsbseq pc, r6, ip, asr #8 │ │ │ │ + rsbseq lr, r6, lr, lsr #5 │ │ │ │ + rsbseq pc, r6, lr, lsr #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd60f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ @ instruction: 0x4607461c │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xf736f0a5 │ │ │ │ @@ -110880,16 +110880,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf798300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf81af799 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ - rsbseq lr, r6, r6, lsl r2 │ │ │ │ - @ instruction: 0x0076f396 │ │ │ │ + rsbseq lr, r6, lr, lsl r2 │ │ │ │ + @ instruction: 0x0076f39e │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd6160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ @ instruction: 0x4607461c │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xf700f0a5 │ │ │ │ @@ -110908,16 +110908,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf798300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xffe2f798 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ - rsbseq lr, r6, r6, lsr #3 │ │ │ │ - rsbseq pc, r6, r6, lsr #6 │ │ │ │ + rsbseq lr, r6, lr, lsr #3 │ │ │ │ + rsbseq pc, r6, lr, lsr #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs fp, [r0], #-130 @ 0xffffff7e │ │ │ │ mcrls 14, 0, r1, cr8, cr15, {0} │ │ │ │ stcle 0, cr6, [pc, #-208] @ 7ef14 │ │ │ │ @@ -110937,16 +110937,16 @@ │ │ │ │ @ instruction: 0xf798300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xffaaf798 │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbseq lr, r6, r6, lsr r1 │ │ │ │ - ldrhteq pc, [r6], #-38 @ 0xffffffda @ │ │ │ │ + rsbseq lr, r6, lr, lsr r1 │ │ │ │ + ldrhteq pc, [r6], #-46 @ 0xffffffd2 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ba4fc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi ff6908a8 │ │ │ │ blmi ff690abc │ │ │ │ @@ -111162,28 +111162,28 @@ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ stc2l 7, cr15, [sl, #608]! @ 0x260 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ ... │ │ │ │ addeq pc, r1, r4, lsr #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq lr, r6, r4, lsr r1 │ │ │ │ - ldrsbteq sp, [r6], #-242 @ 0xffffff0e │ │ │ │ - rsbseq sp, r6, lr, asr pc │ │ │ │ - rsbseq sp, r6, r2, asr lr │ │ │ │ - ldrsbteq lr, [r6], #-242 @ 0xffffff0e │ │ │ │ + rsbseq lr, r6, ip, lsr r1 │ │ │ │ + ldrsbteq sp, [r6], #-250 @ 0xffffff06 │ │ │ │ + rsbseq sp, r6, r6, ror #30 │ │ │ │ rsbseq sp, r6, sl, asr lr │ │ │ │ - rsbseq sp, r6, r0, lsl #29 │ │ │ │ - rsbseq sp, r6, sl, lsl #28 │ │ │ │ - rsbseq lr, r6, sl, lsl #31 │ │ │ │ + ldrsbteq lr, [r6], #-250 @ 0xffffff06 │ │ │ │ + rsbseq sp, r6, r2, ror #28 │ │ │ │ + rsbseq sp, r6, r8, lsl #29 │ │ │ │ + rsbseq sp, r6, r2, lsl lr │ │ │ │ + @ instruction: 0x0076ef92 │ │ │ │ addeq pc, r1, r4, lsr #13 │ │ │ │ - ldrsbteq sp, [r6], #-208 @ 0xffffff30 │ │ │ │ - rsbseq lr, r6, r0, asr pc │ │ │ │ - ldrhteq sp, [r6], #-214 @ 0xffffff2a │ │ │ │ - rsbseq lr, r6, r6, lsr pc │ │ │ │ + ldrsbteq sp, [r6], #-216 @ 0xffffff28 │ │ │ │ + rsbseq lr, r6, r8, asr pc │ │ │ │ + ldrhteq sp, [r6], #-222 @ 0xffffff22 │ │ │ │ + rsbseq lr, r6, lr, lsr pc │ │ │ │ @ instruction: 0xf0869802 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, ip, sp, lr, pc} │ │ │ │ stmdals r3, {r0, r1, r3, r5, r6, ip, lr, pc} │ │ │ │ vaddl.s32 , d26, d6 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbls r3, {r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ strmi r9, [r8], -r9, lsl #20 │ │ │ │ @@ -111362,39 +111362,39 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ mrrc2 7, 9, pc, sl, cr8 @ │ │ │ │ @ instruction: 0xf792e644 │ │ │ │ svclt 0x0000e8e6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r2, r9, r6, ror #28 │ │ │ │ - ldrshteq sp, [r6], #-196 @ 0xffffff3c │ │ │ │ - rsbseq lr, r6, r4, ror lr │ │ │ │ - ldrsbteq sp, [r6], #-204 @ 0xffffff34 │ │ │ │ - rsbseq lr, r6, sl, asr lr │ │ │ │ - rsbseq sp, r6, r4, lsr #25 │ │ │ │ - rsbseq lr, r6, r4, lsr #28 │ │ │ │ - rsbseq sp, r6, sl, lsl #25 │ │ │ │ - rsbseq lr, r6, sl, lsl #28 │ │ │ │ - rsbseq sp, r6, sl, asr #23 │ │ │ │ - rsbseq lr, r6, sl, asr #26 │ │ │ │ - ldrhteq sp, [r6], #-178 @ 0xffffff4e │ │ │ │ - rsbseq lr, r6, r0, lsr sp │ │ │ │ - @ instruction: 0x0076db98 │ │ │ │ - rsbseq lr, r6, r6, lsl sp │ │ │ │ - rsbseq sp, r6, r8, ror #22 │ │ │ │ - rsbseq lr, r6, r8, ror #25 │ │ │ │ - rsbseq sp, r6, r2, lsl fp │ │ │ │ - @ instruction: 0x0076ec92 │ │ │ │ - ldrshteq sp, [r6], #-164 @ 0xffffff5c │ │ │ │ - rsbseq lr, r6, r2, ror ip │ │ │ │ - ldrsbteq sp, [r6], #-170 @ 0xffffff56 │ │ │ │ - rsbseq lr, r6, r8, asr ip │ │ │ │ - @ instruction: 0x0076da96 │ │ │ │ - rsbseq lr, r6, r6, lsl ip │ │ │ │ + rsbseq r2, r9, lr, ror #28 │ │ │ │ + ldrshteq sp, [r6], #-204 @ 0xffffff34 │ │ │ │ + rsbseq lr, r6, ip, ror lr │ │ │ │ + rsbseq sp, r6, r4, ror #25 │ │ │ │ + rsbseq lr, r6, r2, ror #28 │ │ │ │ + rsbseq sp, r6, ip, lsr #25 │ │ │ │ + rsbseq lr, r6, ip, lsr #28 │ │ │ │ + @ instruction: 0x0076dc92 │ │ │ │ + rsbseq lr, r6, r2, lsl lr │ │ │ │ + ldrsbteq sp, [r6], #-178 @ 0xffffff4e │ │ │ │ + rsbseq lr, r6, r2, asr sp │ │ │ │ + ldrhteq sp, [r6], #-186 @ 0xffffff46 │ │ │ │ + rsbseq lr, r6, r8, lsr sp │ │ │ │ + rsbseq sp, r6, r0, lsr #23 │ │ │ │ + rsbseq lr, r6, lr, lsl sp │ │ │ │ + rsbseq sp, r6, r0, ror fp │ │ │ │ + ldrshteq lr, [r6], #-192 @ 0xffffff40 │ │ │ │ + rsbseq sp, r6, sl, lsl fp │ │ │ │ + @ instruction: 0x0076ec9a │ │ │ │ + ldrshteq sp, [r6], #-172 @ 0xffffff54 │ │ │ │ + rsbseq lr, r6, sl, ror ip │ │ │ │ + rsbseq sp, r6, r2, ror #21 │ │ │ │ + rsbseq lr, r6, r0, ror #24 │ │ │ │ + @ instruction: 0x0076da9e │ │ │ │ + rsbseq lr, r6, lr, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r5], -pc, lsl #1 │ │ │ │ strmi r4, [r6], -ip, ror #20 │ │ │ │ blls 6d0f8c │ │ │ │ @@ -111504,22 +111504,22 @@ │ │ │ │ str pc, [r9, r1, asr #22]! │ │ │ │ movwcs r9, #31240 @ 0x7a08 │ │ │ │ @ instruction: 0xe7386013 │ │ │ │ svc 0x00c8f791 │ │ │ │ addeq pc, r1, r0, lsr #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq pc, r1, lr, ror r2 @ │ │ │ │ - rsbseq sp, r6, lr, lsl #18 │ │ │ │ - rsbseq lr, r6, lr, lsl #21 │ │ │ │ - ldrshteq sp, [r6], #-134 @ 0xffffff7a │ │ │ │ - rsbseq lr, r6, r6, ror sl │ │ │ │ - rsbseq sp, r6, r0, lsl #17 │ │ │ │ - rsbseq lr, r6, r0, lsl #20 │ │ │ │ - rsbseq sp, r6, r4, ror #16 │ │ │ │ - rsbseq lr, r6, r4, ror #19 │ │ │ │ + rsbseq sp, r6, r6, lsl r9 │ │ │ │ + @ instruction: 0x0076ea96 │ │ │ │ + ldrshteq sp, [r6], #-142 @ 0xffffff72 │ │ │ │ + rsbseq lr, r6, lr, ror sl │ │ │ │ + rsbseq sp, r6, r8, lsl #17 │ │ │ │ + rsbseq lr, r6, r8, lsl #20 │ │ │ │ + rsbseq sp, r6, ip, ror #16 │ │ │ │ + rsbseq lr, r6, ip, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, r8, asr #21 │ │ │ │ ldrbtmi r4, [sl], #-3016 @ 0xfffff438 │ │ │ │ ldmpl r3, {r2, r8, ip, pc}^ │ │ │ │ @@ -111719,21 +111719,21 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf990f798 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf791e767 │ │ │ │ svclt 0x0000ee1a │ │ │ │ strheq pc, [r1], r2 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sp, r6, r6, lsr r8 │ │ │ │ + rsbseq sp, r6, lr, lsr r8 │ │ │ │ ldrdeq r0, [r0], -r9 │ │ │ │ - rsbseq sp, r6, r4, lsl r7 │ │ │ │ + rsbseq sp, r6, ip, lsl r7 │ │ │ │ addeq lr, r1, r6, asr #29 │ │ │ │ andeq r0, r0, r9, ror #9 │ │ │ │ - rsbseq sp, r6, r4, lsl #10 │ │ │ │ - rsbseq lr, r6, r2, lsl #13 │ │ │ │ + rsbseq sp, r6, ip, lsl #10 │ │ │ │ + rsbseq lr, r6, sl, lsl #13 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi ffd114fc │ │ │ │ strdlt r4, [r9], r2 │ │ │ │ @ instruction: 0x4605447a │ │ │ │ @@ -112180,18 +112180,18 @@ │ │ │ │ @ instruction: 0xf7974478 │ │ │ │ blls 23fb6c │ │ │ │ @ instruction: 0xf791e775 │ │ │ │ svclt 0x0000ea82 │ │ │ │ umulleq lr, r1, r8, r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq lr, r1, sl, ror r7 │ │ │ │ - rsbseq ip, r6, r0, lsr #28 │ │ │ │ - rsbseq sp, r6, r0, lsr #31 │ │ │ │ - ldrsbteq ip, [r6], #-208 @ 0xffffff30 │ │ │ │ - rsbseq sp, r6, r0, asr pc │ │ │ │ + rsbseq ip, r6, r8, lsr #28 │ │ │ │ + rsbseq sp, r6, r8, lsr #31 │ │ │ │ + ldrsbteq ip, [r6], #-216 @ 0xffffff28 │ │ │ │ + rsbseq sp, r6, r8, asr pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febd75bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ stmdavs r0!, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ vaddl.s8 , d18, d5 │ │ │ │ @@ -112257,22 +112257,22 @@ │ │ │ │ vhadd.s8 d31, d26, d5 │ │ │ │ bmi 36e904 >::_M_default_append(unsigned int)@@Base+0xe9000> │ │ │ │ @ instruction: 0xe7d3447a │ │ │ │ ldrtmi r4, [r9], -sl, lsl #20 │ │ │ │ ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf0c8f0ad │ │ │ │ svclt 0x0000e79f │ │ │ │ - rsbseq r9, r6, r8, lsl #1 │ │ │ │ - rsbseq ip, r6, r2, ror #27 │ │ │ │ - rsbseq ip, r6, lr, lsl #26 │ │ │ │ - @ instruction: 0x0076de94 │ │ │ │ - rsbseq ip, r6, lr, ror sp │ │ │ │ - rsbseq ip, r6, r2, lsr sp │ │ │ │ - rsbseq ip, r6, r0, lsr sp │ │ │ │ - rsbseq ip, r6, lr, lsr #26 │ │ │ │ + @ instruction: 0x00769090 │ │ │ │ + rsbseq ip, r6, sl, ror #27 │ │ │ │ + rsbseq ip, r6, r6, lsl sp │ │ │ │ + @ instruction: 0x0076de9c │ │ │ │ + rsbseq ip, r6, r6, lsl #27 │ │ │ │ + rsbseq ip, r6, sl, lsr sp │ │ │ │ + rsbseq ip, r6, r8, lsr sp │ │ │ │ + rsbseq ip, r6, r6, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl febd7700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d19802 │ │ │ │ addmi r2, r2, #228 @ 0xe4 │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ @@ -112323,15 +112323,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf791bd30 │ │ │ │ svclt 0x0000e962 │ │ │ │ @ instruction: 0x0081e4b2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, r6, lr, lsl ip │ │ │ │ + rsbseq ip, r6, r6, lsr #24 │ │ │ │ addeq lr, r1, r0, asr #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -112381,20 +112381,20 @@ │ │ │ │ teqppl r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf797300c │ │ │ │ stmdami r8, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mrrc2 7, 9, pc, ip, cr7 @ │ │ │ │ strb r9, [r8, r1, lsl #22] │ │ │ │ - rsbseq ip, r6, r2, ror #21 │ │ │ │ - rsbseq sp, r6, r2, ror #24 │ │ │ │ - ldrhteq ip, [r6], #-174 @ 0xffffff52 │ │ │ │ - rsbseq sp, r6, lr, lsr ip │ │ │ │ - @ instruction: 0x0076ca9a │ │ │ │ - rsbseq sp, r6, sl, lsl ip │ │ │ │ + rsbseq ip, r6, sl, ror #21 │ │ │ │ + rsbseq sp, r6, sl, ror #24 │ │ │ │ + rsbseq ip, r6, r6, asr #21 │ │ │ │ + rsbseq sp, r6, r6, asr #24 │ │ │ │ + rsbseq ip, r6, r2, lsr #21 │ │ │ │ + rsbseq sp, r6, r2, lsr #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ stmdbvs sp, {r3, r4, r9, sl, lr} │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @@ -112436,18 +112436,18 @@ │ │ │ │ ldrbtmi r7, [r8], #-471 @ 0xfffffe29 │ │ │ │ @ instruction: 0xf797300c │ │ │ │ stmdami r7, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ffcbe5fa │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq ip, r6, r2, ror #19 │ │ │ │ - rsbseq sp, r6, r2, ror #22 │ │ │ │ - rsbseq ip, r6, r2, asr #19 │ │ │ │ - rsbseq sp, r6, r2, asr #22 │ │ │ │ + rsbseq ip, r6, sl, ror #19 │ │ │ │ + rsbseq sp, r6, sl, ror #22 │ │ │ │ + rsbseq ip, r6, sl, asr #19 │ │ │ │ + rsbseq sp, r6, sl, asr #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ stmdbvs sp, {r3, r4, r9, sl, lr} │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @@ -112489,18 +112489,18 @@ │ │ │ │ ldrbtmi r1, [r8], #-463 @ 0xfffffe31 │ │ │ │ @ instruction: 0xf797300c │ │ │ │ stmdami r7, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe23e6ce │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq ip, r6, lr, lsl #18 │ │ │ │ - rsbseq sp, r6, lr, lsl #21 │ │ │ │ - rsbseq ip, r6, lr, ror #17 │ │ │ │ - rsbseq sp, r6, lr, ror #20 │ │ │ │ + rsbseq ip, r6, r6, lsl r9 │ │ │ │ + @ instruction: 0x0076da96 │ │ │ │ + ldrshteq ip, [r6], #-134 @ 0xffffff7a │ │ │ │ + rsbseq sp, r6, r6, ror sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, sp, lsl #12 │ │ │ │ ldrmi r4, [r1], -r7, lsl #12 │ │ │ │ stmdbvs ip!, {r1, r2, r4, r9, sl, lr} │ │ │ │ @@ -112656,26 +112656,26 @@ │ │ │ │ ldmdami r0, {r1, r2, r3, r4, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf97cf797 │ │ │ │ stmdbls r3, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7974478 │ │ │ │ blls 17f3ec │ │ │ │ svclt 0x0000e6cd │ │ │ │ - ldrshteq ip, [r6], #-124 @ 0xffffff84 │ │ │ │ - rsbseq sp, r6, ip, ror r9 │ │ │ │ - rsbseq ip, r6, lr, asr r7 │ │ │ │ - ldrsbteq sp, [r6], #-142 @ 0xffffff72 │ │ │ │ - rsbseq ip, r6, sl, asr #13 │ │ │ │ - rsbseq sp, r6, sl, asr #16 │ │ │ │ - rsbseq ip, r6, ip, lsl #13 │ │ │ │ - rsbseq sp, r6, ip, lsl #16 │ │ │ │ - rsbseq ip, r6, lr, ror #12 │ │ │ │ - rsbseq sp, r6, lr, ror #15 │ │ │ │ - rsbseq ip, r6, r0, asr r6 │ │ │ │ - ldrsbteq sp, [r6], #-112 @ 0xffffff90 │ │ │ │ + rsbseq ip, r6, r4, lsl #16 │ │ │ │ + rsbseq sp, r6, r4, lsl #19 │ │ │ │ + rsbseq ip, r6, r6, ror #14 │ │ │ │ + rsbseq sp, r6, r6, ror #17 │ │ │ │ + ldrsbteq ip, [r6], #-98 @ 0xffffff9e │ │ │ │ + rsbseq sp, r6, r2, asr r8 │ │ │ │ + @ instruction: 0x0076c694 │ │ │ │ + rsbseq sp, r6, r4, lsl r8 │ │ │ │ + rsbseq ip, r6, r6, ror r6 │ │ │ │ + ldrshteq sp, [r6], #-118 @ 0xffffff8a │ │ │ │ + rsbseq ip, r6, r8, asr r6 │ │ │ │ + ldrsbteq sp, [r6], #-120 @ 0xffffff88 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, sp, lsl #12 │ │ │ │ ldrmi r4, [r1], -r1, lsl #13 │ │ │ │ stmdbvs ip!, {r1, r2, r4, r9, sl, lr} │ │ │ │ @@ -112829,26 +112829,26 @@ │ │ │ │ orrspl pc, sl, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ @ instruction: 0xf797300c │ │ │ │ stmdami lr, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf8dcf797 │ │ │ │ ldrb r9, [r0], r3, lsl #22 │ │ │ │ - rsbseq ip, r6, r0, asr #10 │ │ │ │ - rsbseq sp, r6, r0, asr #13 │ │ │ │ - rsbseq ip, r6, r4, lsr #9 │ │ │ │ - rsbseq sp, r6, r4, lsr #12 │ │ │ │ - rsbseq ip, r6, lr, lsl #8 │ │ │ │ - rsbseq sp, r6, lr, lsl #11 │ │ │ │ - ldrsbteq ip, [r6], #-54 @ 0xffffffca │ │ │ │ - rsbseq sp, r6, r6, asr r5 │ │ │ │ - ldrhteq ip, [r6], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq sp, r6, r8, lsr r5 │ │ │ │ - @ instruction: 0x0076c39a │ │ │ │ - rsbseq sp, r6, sl, lsl r5 │ │ │ │ + rsbseq ip, r6, r8, asr #10 │ │ │ │ + rsbseq sp, r6, r8, asr #13 │ │ │ │ + rsbseq ip, r6, ip, lsr #9 │ │ │ │ + rsbseq sp, r6, ip, lsr #12 │ │ │ │ + rsbseq ip, r6, r6, lsl r4 │ │ │ │ + @ instruction: 0x0076d596 │ │ │ │ + ldrsbteq ip, [r6], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq sp, r6, lr, asr r5 │ │ │ │ + rsbseq ip, r6, r0, asr #7 │ │ │ │ + rsbseq sp, r6, r0, asr #10 │ │ │ │ + rsbseq ip, r6, r2, lsr #7 │ │ │ │ + rsbseq sp, r6, r2, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r4, lsl r9 │ │ │ │ ldrmi r4, [r9], r0, lsl #13 │ │ │ │ ldmib sp, {r5, fp, sp, lr}^ │ │ │ │ @@ -112950,22 +112950,22 @@ │ │ │ │ stmdami ip, {r0, r4, r5, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff30f796 │ │ │ │ stmdbls r3, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7964478 │ │ │ │ blls 180f54 │ │ │ │ svclt 0x0000e750 │ │ │ │ - rsbseq ip, r6, ip, ror r2 │ │ │ │ - ldrshteq sp, [r6], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq ip, r6, r0, lsl r2 │ │ │ │ - @ instruction: 0x0076d390 │ │ │ │ - ldrsbteq ip, [r6], #-22 @ 0xffffffea │ │ │ │ - rsbseq sp, r6, r6, asr r3 │ │ │ │ - ldrhteq ip, [r6], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq sp, r6, r8, lsr r3 │ │ │ │ + rsbseq ip, r6, r4, lsl #5 │ │ │ │ + rsbseq sp, r6, r4, lsl #8 │ │ │ │ + rsbseq ip, r6, r8, lsl r2 │ │ │ │ + @ instruction: 0x0076d398 │ │ │ │ + ldrsbteq ip, [r6], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq sp, r6, lr, asr r3 │ │ │ │ + rsbseq ip, r6, r0, asr #3 │ │ │ │ + rsbseq sp, r6, r0, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febd81d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ blcs 929f0 │ │ │ │ stmdavs r3, {r0, r4, r8, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ @@ -113577,57 +113577,57 @@ │ │ │ │ @ instruction: 0xf7964478 │ │ │ │ blls 1c0598 │ │ │ │ @ instruction: 0xf78fe429 │ │ │ │ svclt 0x0000ef98 │ │ │ │ addeq sp, r1, r8, ror #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq sp, r1, sl, lsr r8 │ │ │ │ - ldrshteq fp, [r6], #-242 @ 0xffffff0e │ │ │ │ - rsbseq ip, r9, r0, asr ip │ │ │ │ - ldrshteq fp, [r6], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r9, fp, r8, lsl #8 │ │ │ │ - rsbseq sl, fp, r4, asr #16 │ │ │ │ - rsbseq r3, r6, r4, lsl lr │ │ │ │ - rsbseq fp, r6, r8, asr lr │ │ │ │ - rsbseq r8, r6, r0, rrx │ │ │ │ - ldrhteq fp, [r6], #-208 @ 0xffffff30 │ │ │ │ - rsbseq fp, r6, ip, lsr #27 │ │ │ │ - ldrhteq fp, [r6], #-202 @ 0xffffff36 │ │ │ │ - rsbseq ip, r6, r8, lsr lr │ │ │ │ - @ instruction: 0x0076bc9a │ │ │ │ - rsbseq ip, r6, r8, lsl lr │ │ │ │ - rsbseq fp, r6, r0, lsr sp │ │ │ │ - rsbseq r9, fp, r8, asr r1 │ │ │ │ - rsbseq fp, r6, r0, lsr sp │ │ │ │ - rsbseq ip, r9, r0, lsl #19 │ │ │ │ - rsbseq r7, r6, lr, lsr #28 │ │ │ │ + ldrshteq fp, [r6], #-250 @ 0xffffff06 │ │ │ │ + rsbseq ip, r9, r8, asr ip │ │ │ │ + ldrshteq fp, [r6], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r9, fp, r0, lsl r4 │ │ │ │ + rsbseq sl, fp, ip, asr #16 │ │ │ │ + rsbseq r3, r6, ip, lsl lr │ │ │ │ + rsbseq fp, r6, r0, ror #28 │ │ │ │ + rsbseq r8, r6, r8, rrx │ │ │ │ + ldrhteq fp, [r6], #-216 @ 0xffffff28 │ │ │ │ + ldrhteq fp, [r6], #-212 @ 0xffffff2c │ │ │ │ + rsbseq fp, r6, r2, asr #25 │ │ │ │ + rsbseq ip, r6, r0, asr #28 │ │ │ │ + rsbseq fp, r6, r2, lsr #25 │ │ │ │ + rsbseq ip, r6, r0, lsr #28 │ │ │ │ + rsbseq fp, r6, r8, lsr sp │ │ │ │ + rsbseq r9, fp, r0, ror #2 │ │ │ │ + rsbseq fp, r6, r8, lsr sp │ │ │ │ + rsbseq ip, r9, r8, lsl #19 │ │ │ │ + rsbseq r7, r6, r6, lsr lr │ │ │ │ + rsbseq fp, r6, r0, lsr #23 │ │ │ │ @ instruction: 0x0076bb98 │ │ │ │ - @ instruction: 0x0076bb90 │ │ │ │ - rsbseq fp, r6, r2, asr #22 │ │ │ │ + rsbseq fp, r6, sl, asr #22 │ │ │ │ + rsbseq fp, r6, sl, lsl fp │ │ │ │ + rsbseq fp, r6, ip, lsr fp │ │ │ │ + rsbseq r3, sl, lr, lsr fp │ │ │ │ rsbseq fp, r6, r2, lsl fp │ │ │ │ - rsbseq fp, r6, r4, lsr fp │ │ │ │ - rsbseq r3, sl, r6, lsr fp │ │ │ │ - rsbseq fp, r6, sl, lsl #22 │ │ │ │ - rsbseq r3, sl, r0, ror #21 │ │ │ │ - rsbseq fp, r6, r0, lsr #20 │ │ │ │ - rsbseq fp, r6, r8, ror #19 │ │ │ │ - rsbseq fp, r6, r6, lsr #18 │ │ │ │ - rsbseq ip, r6, r6, lsr #21 │ │ │ │ - rsbseq fp, r6, lr, lsl sl │ │ │ │ - ldrshteq r3, [sl], #-148 @ 0xffffff6c │ │ │ │ - rsbseq fp, r6, r6, lsr #19 │ │ │ │ - rsbseq r3, sl, r8, lsr #19 │ │ │ │ - rsbseq fp, r6, r8, lsl r9 │ │ │ │ - rsbseq fp, r6, r2, asr r8 │ │ │ │ - ldrsbteq ip, [r6], #-146 @ 0xffffff6e │ │ │ │ - rsbseq fp, r6, lr, asr #17 │ │ │ │ - rsbseq fp, r6, sl, asr #17 │ │ │ │ - ldrhteq fp, [r6], #-140 @ 0xffffff74 │ │ │ │ - ldrshteq fp, [r6], #-124 @ 0xffffff84 │ │ │ │ - rsbseq ip, r6, ip, ror r9 │ │ │ │ + rsbseq r3, sl, r8, ror #21 │ │ │ │ + rsbseq fp, r6, r8, lsr #20 │ │ │ │ + ldrshteq fp, [r6], #-144 @ 0xffffff70 │ │ │ │ + rsbseq fp, r6, lr, lsr #18 │ │ │ │ + rsbseq ip, r6, lr, lsr #21 │ │ │ │ + rsbseq fp, r6, r6, lsr #20 │ │ │ │ + ldrshteq r3, [sl], #-156 @ 0xffffff64 │ │ │ │ + rsbseq fp, r6, lr, lsr #19 │ │ │ │ + ldrhteq r3, [sl], #-144 @ 0xffffff70 │ │ │ │ + rsbseq fp, r6, r0, lsr #18 │ │ │ │ + rsbseq fp, r6, sl, asr r8 │ │ │ │ + ldrsbteq ip, [r6], #-154 @ 0xffffff66 │ │ │ │ + ldrsbteq fp, [r6], #-134 @ 0xffffff7a │ │ │ │ + ldrsbteq fp, [r6], #-130 @ 0xffffff7e │ │ │ │ + rsbseq fp, r6, r4, asr #17 │ │ │ │ + rsbseq fp, r6, r4, lsl #16 │ │ │ │ + rsbseq ip, r6, r4, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2bcee4 >::_M_default_append(unsigned int)@@Base+0x375e0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bllt 117d4fc │ │ │ │ cdp 0, 11, cr11, cr0, cr7, {4} │ │ │ │ @@ -114364,20 +114364,20 @@ │ │ │ │ svclt 0x0000e637 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq ip, r1, ip, lsl sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq ip, r1, r0, ror r9 │ │ │ │ - rsbseq fp, r6, r0, lsl #1 │ │ │ │ - ldrshteq ip, [r6], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq fp, r6, r0, lsl r0 │ │ │ │ - rsbseq ip, r6, lr, lsl #3 │ │ │ │ - ldrhteq sl, [r6], #-202 @ 0xffffff36 │ │ │ │ - rsbseq fp, r6, sl, lsr lr │ │ │ │ + rsbseq fp, r6, r8, lsl #1 │ │ │ │ + rsbseq ip, r6, r6, lsl #4 │ │ │ │ + rsbseq fp, r6, r8, lsl r0 │ │ │ │ + @ instruction: 0x0076c196 │ │ │ │ + rsbseq sl, r6, r2, asr #25 │ │ │ │ + rsbseq fp, r6, r2, asr #28 │ │ │ │ smlalcs pc, ip, r4, r8 @ │ │ │ │ vpmin.f32 q11, , q8 │ │ │ │ @ instruction: 0xf8841204 │ │ │ │ @ instruction: 0xf08220ec │ │ │ │ @ instruction: 0xe627f099 │ │ │ │ stmdb ip, {r0, r1, r2, r3, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -114715,45 +114715,45 @@ │ │ │ │ strtmi r4, [r1], -r3, lsr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf960f795 │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 74099c │ │ │ │ svclt 0x0000e742 │ │ │ │ - rsbseq sl, r6, r6, ror #21 │ │ │ │ - ldrhteq sl, [r6], #-154 @ 0xffffff66 │ │ │ │ - rsbseq fp, r6, sl, lsr fp │ │ │ │ - rsbseq sl, r6, r2, asr r9 │ │ │ │ - rsbseq sl, r6, r0, lsr r8 │ │ │ │ - ldrhteq fp, [r6], #-144 @ 0xffffff70 │ │ │ │ - rsbseq sl, r6, r8, lsl r8 │ │ │ │ - @ instruction: 0x0076b998 │ │ │ │ - ldrshteq sl, [r6], #-120 @ 0xffffff88 │ │ │ │ - rsbseq fp, r6, r8, ror r9 │ │ │ │ - ldrsbteq sl, [r6], #-120 @ 0xffffff88 │ │ │ │ - rsbseq fp, r6, r8, asr r9 │ │ │ │ - rsbseq sl, r6, r2, lsr #16 │ │ │ │ - @ instruction: 0x0076a790 │ │ │ │ - rsbseq fp, r6, lr, lsl #18 │ │ │ │ - rsbseq sl, r6, r0, asr r7 │ │ │ │ - ldrsbteq fp, [r6], #-128 @ 0xffffff80 │ │ │ │ - rsbseq sl, r6, lr, lsl #14 │ │ │ │ - rsbseq fp, r6, lr, lsl #17 │ │ │ │ - ldrshteq sl, [r6], #-100 @ 0xffffff9c │ │ │ │ - rsbseq fp, r6, r4, ror r8 │ │ │ │ - ldrsbteq sl, [r6], #-108 @ 0xffffff94 │ │ │ │ - rsbseq fp, r6, ip, asr r8 │ │ │ │ - rsbseq sl, r6, ip, ror #12 │ │ │ │ - rsbseq fp, r6, sl, ror #15 │ │ │ │ - rsbseq sl, r6, r2, asr r6 │ │ │ │ - ldrsbteq fp, [r6], #-112 @ 0xffffff90 │ │ │ │ - rsbseq sl, r6, r2, lsr r6 │ │ │ │ - ldrhteq fp, [r6], #-112 @ 0xffffff90 │ │ │ │ - rsbseq sl, r6, r8, lsl r6 │ │ │ │ - @ instruction: 0x0076b796 │ │ │ │ + rsbseq sl, r6, lr, ror #21 │ │ │ │ + rsbseq sl, r6, r2, asr #19 │ │ │ │ + rsbseq fp, r6, r2, asr #22 │ │ │ │ + rsbseq sl, r6, sl, asr r9 │ │ │ │ + rsbseq sl, r6, r8, lsr r8 │ │ │ │ + ldrhteq fp, [r6], #-152 @ 0xffffff68 │ │ │ │ + rsbseq sl, r6, r0, lsr #16 │ │ │ │ + rsbseq fp, r6, r0, lsr #19 │ │ │ │ + rsbseq sl, r6, r0, lsl #16 │ │ │ │ + rsbseq fp, r6, r0, lsl #19 │ │ │ │ + rsbseq sl, r6, r0, ror #15 │ │ │ │ + rsbseq fp, r6, r0, ror #18 │ │ │ │ + rsbseq sl, r6, sl, lsr #16 │ │ │ │ + @ instruction: 0x0076a798 │ │ │ │ + rsbseq fp, r6, r6, lsl r9 │ │ │ │ + rsbseq sl, r6, r8, asr r7 │ │ │ │ + ldrsbteq fp, [r6], #-136 @ 0xffffff78 │ │ │ │ + rsbseq sl, r6, r6, lsl r7 │ │ │ │ + @ instruction: 0x0076b896 │ │ │ │ + ldrshteq sl, [r6], #-108 @ 0xffffff94 │ │ │ │ + rsbseq fp, r6, ip, ror r8 │ │ │ │ + rsbseq sl, r6, r4, ror #13 │ │ │ │ + rsbseq fp, r6, r4, ror #16 │ │ │ │ + rsbseq sl, r6, r4, ror r6 │ │ │ │ + ldrshteq fp, [r6], #-114 @ 0xffffff8e │ │ │ │ + rsbseq sl, r6, sl, asr r6 │ │ │ │ + ldrsbteq fp, [r6], #-120 @ 0xffffff88 │ │ │ │ + rsbseq sl, r6, sl, lsr r6 │ │ │ │ + ldrhteq fp, [r6], #-120 @ 0xffffff88 │ │ │ │ + rsbseq sl, r6, r0, lsr #12 │ │ │ │ + @ instruction: 0x0076b79e │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi fe6d4434 │ │ │ │ umulllt r4, r9, r9, fp │ │ │ │ stmdbvs sp, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -114907,23 +114907,23 @@ │ │ │ │ ldrbtmi r0, [fp], #-390 @ 0xfffffe7a │ │ │ │ @ instruction: 0xf988f792 │ │ │ │ @ instruction: 0xf78ee6f0 │ │ │ │ svclt 0x0000ed2e │ │ │ │ addeq fp, r1, ip, lsl lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq fp, r1, r8, lsl #27 │ │ │ │ - ldrsbteq sl, [r6], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq fp, r6, r0, ror #10 │ │ │ │ - @ instruction: 0x0076a398 │ │ │ │ - rsbseq fp, r6, r8, lsl r5 │ │ │ │ - rsbseq sl, r6, ip, ror r3 │ │ │ │ - ldrshteq fp, [r6], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq sl, r6, r2, ror #6 │ │ │ │ - rsbseq fp, r6, r2, ror #9 │ │ │ │ - @ instruction: 0x0076a392 │ │ │ │ + rsbseq sl, r6, r2, ror #7 │ │ │ │ + rsbseq fp, r6, r8, ror #10 │ │ │ │ + rsbseq sl, r6, r0, lsr #7 │ │ │ │ + rsbseq fp, r6, r0, lsr #10 │ │ │ │ + rsbseq sl, r6, r4, lsl #7 │ │ │ │ + rsbseq fp, r6, r4, lsl #10 │ │ │ │ + rsbseq sl, r6, sl, ror #6 │ │ │ │ + rsbseq fp, r6, sl, ror #9 │ │ │ │ + @ instruction: 0x0076a39a │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 1, cr11, cr15, cr3, {4} │ │ │ │ movwcs sp, #7172 @ 0x1c04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ @@ -114962,16 +114962,16 @@ │ │ │ │ blls 100fec │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ smlalcc pc, lr, r5, r8 @ │ │ │ │ tstpeq r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ rsccc pc, lr, r5, lsl #17 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ - rsbseq sl, r6, r8, ror #4 │ │ │ │ - ldrshteq fp, [r6], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq sl, r6, r0, ror r2 │ │ │ │ + ldrshteq fp, [r6], #-56 @ 0xffffffc8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, pc, lsl #18 │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ stccc 0, cr4, [r1], {228} @ 0xe4 │ │ │ │ @@ -115022,18 +115022,18 @@ │ │ │ │ orrseq pc, ip, r7, lsl #2 │ │ │ │ bleq ff140 │ │ │ │ ldrbtmi r9, [fp], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf7920092 │ │ │ │ @ instruction: 0x4658f89d │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq sl, r6, ip, ror #4 │ │ │ │ - ldrhteq sl, [r6], #-22 @ 0xffffffea │ │ │ │ - rsbseq fp, r6, ip, lsr r3 │ │ │ │ + rsbseq sl, r6, r4, ror r2 │ │ │ │ ldrhteq sl, [r6], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq fp, r6, r4, asr #6 │ │ │ │ + rsbseq sl, r6, r6, asr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febda230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ blx fec3fe28 │ │ │ │ @@ -115054,16 +115054,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 5, pc, cr12, cr4, {4} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7944478 │ │ │ │ blls 102e6c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - ldrsbteq sl, [r6], #-0 │ │ │ │ - rsbseq fp, r6, r0, asr r2 │ │ │ │ + ldrsbteq sl, [r6], #-8 │ │ │ │ + rsbseq fp, r6, r8, asr r2 │ │ │ │ @ instruction: 0x305ef892 │ │ │ │ strle r0, [r2], #-1819 @ 0xfffff8e5 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ @@ -115083,16 +115083,16 @@ │ │ │ │ mcr2 7, 4, pc, cr4, cr4, {4} @ │ │ │ │ stmdbls r0, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7944478 │ │ │ │ blls c2dfc │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq sl, r6, r0, rrx │ │ │ │ - rsbseq fp, r6, r0, ror #3 │ │ │ │ + rsbseq sl, r6, r8, rrx │ │ │ │ + rsbseq fp, r6, r8, ror #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febda31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r0, ror #31 │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d34607 │ │ │ │ @ instruction: 0xb16c409c │ │ │ │ @@ -115216,25 +115216,25 @@ │ │ │ │ vadd.i8 d20, d0, d15 │ │ │ │ ldrbtmi r3, [r8], #-329 @ 0xfffffeb7 │ │ │ │ @ instruction: 0xf794300c │ │ │ │ stmdami sp, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 7, 1, pc, cr0, cr4, {4} │ │ │ │ svclt 0x0000e74e │ │ │ │ - rsbseq r9, r6, r2, lsr #31 │ │ │ │ - rsbseq fp, r6, r2, lsr #2 │ │ │ │ - rsbseq r9, r6, sl, lsl #31 │ │ │ │ - rsbseq fp, r6, sl, lsl #2 │ │ │ │ - rsbseq r9, r6, ip, ror #30 │ │ │ │ - rsbseq fp, r6, ip, ror #1 │ │ │ │ - rsbseq r9, r6, r2, asr #31 │ │ │ │ - rsbseq r9, r6, ip, asr lr │ │ │ │ - ldrsbteq sl, [r6], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r9, r6, r2, asr #28 │ │ │ │ - rsbseq sl, r6, r2, asr #31 │ │ │ │ + rsbseq r9, r6, sl, lsr #31 │ │ │ │ + rsbseq fp, r6, sl, lsr #2 │ │ │ │ + @ instruction: 0x00769f92 │ │ │ │ + rsbseq fp, r6, r2, lsl r1 │ │ │ │ + rsbseq r9, r6, r4, ror pc │ │ │ │ + ldrshteq fp, [r6], #-4 │ │ │ │ + rsbseq r9, r6, sl, asr #31 │ │ │ │ + rsbseq r9, r6, r4, ror #28 │ │ │ │ + rsbseq sl, r6, r4, ror #31 │ │ │ │ + rsbseq r9, r6, sl, asr #28 │ │ │ │ + rsbseq sl, r6, sl, asr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 1b14bb4 │ │ │ │ addlt r4, sp, sl, ror #22 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @@ -115341,22 +115341,22 @@ │ │ │ │ svcge 0x0041f43f │ │ │ │ @ instruction: 0xf8c82308 │ │ │ │ ldr r3, [ip, -r0]! │ │ │ │ stmib r8, {r1, r2, r3, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umulleq fp, r1, r8, r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq fp, r1, r6, ror r6 │ │ │ │ - rsbseq r9, r6, lr, lsl #26 │ │ │ │ - rsbseq sl, r6, lr, lsl #29 │ │ │ │ - ldrshteq r9, [r6], #-198 @ 0xffffff3a │ │ │ │ - rsbseq sl, r6, r6, ror lr │ │ │ │ - @ instruction: 0x00769c9c │ │ │ │ - rsbseq sl, r6, ip, lsl lr │ │ │ │ - rsbseq r9, r6, r0, lsl #25 │ │ │ │ - rsbseq sl, r6, r0, lsl #28 │ │ │ │ + rsbseq r9, r6, r6, lsl sp │ │ │ │ + @ instruction: 0x0076ae96 │ │ │ │ + ldrshteq r9, [r6], #-206 @ 0xffffff32 │ │ │ │ + rsbseq sl, r6, lr, ror lr │ │ │ │ + rsbseq r9, r6, r4, lsr #25 │ │ │ │ + rsbseq sl, r6, r4, lsr #28 │ │ │ │ + rsbseq r9, r6, r8, lsl #25 │ │ │ │ + rsbseq sl, r6, r8, lsl #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrsbge pc, [ip, #-143] @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d1b085 │ │ │ │ @ instruction: 0x460f9010 │ │ │ │ @@ -115441,23 +115441,23 @@ │ │ │ │ @ instruction: 0xf04f4621 │ │ │ │ ldrbtmi r3, [r8], #-1535 @ 0xfffffa01 │ │ │ │ @ instruction: 0xf794300c │ │ │ │ stmdami fp, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7944478 │ │ │ │ ldr pc, [r6, sp, ror #24]! │ │ │ │ - rsbseq r9, r6, r4, ror ip │ │ │ │ - rsbseq r9, r6, r8, lsl fp │ │ │ │ - @ instruction: 0x0076ac98 │ │ │ │ - rsbseq r9, r6, r0, lsl #22 │ │ │ │ - rsbseq sl, r6, r0, lsl #25 │ │ │ │ - ldrsbteq r9, [r6], #-172 @ 0xffffff54 │ │ │ │ - rsbseq sl, r6, sl, asr ip │ │ │ │ - ldrhteq r9, [r6], #-174 @ 0xffffff52 │ │ │ │ - rsbseq sl, r6, ip, lsr ip │ │ │ │ + rsbseq r9, r6, ip, ror ip │ │ │ │ + rsbseq r9, r6, r0, lsr #22 │ │ │ │ + rsbseq sl, r6, r0, lsr #25 │ │ │ │ + rsbseq r9, r6, r8, lsl #22 │ │ │ │ + rsbseq sl, r6, r8, lsl #25 │ │ │ │ + rsbseq r9, r6, r4, ror #21 │ │ │ │ + rsbseq sl, r6, r2, ror #24 │ │ │ │ + rsbseq r9, r6, r6, asr #21 │ │ │ │ + rsbseq sl, r6, r4, asr #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r0, pc, lsl #12 @ │ │ │ │ ldrmi r4, [r6], -r8, lsl #12 │ │ │ │ @ instruction: 0xff5ef378 │ │ │ │ @@ -115476,16 +115476,16 @@ │ │ │ │ blx 1d4156a │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7944478 │ │ │ │ strtmi pc, [r0], -sp, lsr #24 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq r9, r6, ip, lsr sl │ │ │ │ - ldrhteq sl, [r6], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r9, r6, r4, asr #20 │ │ │ │ + rsbseq sl, r6, r4, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 13ebf8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldmdbmi ip, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dfb093 │ │ │ │ @@ -116069,75 +116069,75 @@ │ │ │ │ ldrbtmi r4, [r8], #-2114 @ 0xfffff7be │ │ │ │ @ instruction: 0xff8ef793 │ │ │ │ svclt 0x0000e4ad │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq fp, r1, r4, lsr #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, r6, r8, lsl #19 │ │ │ │ - rsbseq sl, r6, r6, lsl #22 │ │ │ │ - rsbseq r9, r6, ip, ror #18 │ │ │ │ - rsbseq sl, r6, sl, ror #21 │ │ │ │ + @ instruction: 0x00769990 │ │ │ │ + rsbseq sl, r6, lr, lsl #22 │ │ │ │ + rsbseq r9, r6, r4, ror r9 │ │ │ │ + ldrshteq sl, [r6], #-162 @ 0xffffff5e │ │ │ │ addeq fp, r1, r0, lsl #4 │ │ │ │ - rsbseq r9, r6, r4, lsl r9 │ │ │ │ - @ instruction: 0x0076aa92 │ │ │ │ - rsbseq r9, r6, r4, lsl #17 │ │ │ │ - rsbseq sl, r6, r2, lsl #20 │ │ │ │ - ldrsbteq r9, [r6], #-122 @ 0xffffff86 │ │ │ │ - rsbseq sl, r6, r8, asr r9 │ │ │ │ - ldrhteq r9, [r6], #-126 @ 0xffffff82 │ │ │ │ - rsbseq sl, r6, ip, lsr r9 │ │ │ │ - rsbseq r9, r6, r0, lsr #15 │ │ │ │ - ldrshteq r9, [r6], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r9, r6, sl, asr #13 │ │ │ │ - rsbseq sl, r6, r8, asr #16 │ │ │ │ - ldrhteq r9, [r6], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq sl, r6, lr, lsr #14 │ │ │ │ - @ instruction: 0x00769590 │ │ │ │ - rsbseq sl, r6, lr, lsl #14 │ │ │ │ - rsbseq r9, r6, ip, lsr #10 │ │ │ │ - rsbseq sl, r6, sl, lsr #13 │ │ │ │ - ldrshteq r9, [r6], #-66 @ 0xffffffbe │ │ │ │ - rsbseq sl, r6, r0, ror r6 │ │ │ │ - rsbseq r9, r6, r2, lsr #9 │ │ │ │ - rsbseq sl, r6, r0, lsr #12 │ │ │ │ - rsbseq r9, r6, r8, asr r4 │ │ │ │ - ldrsbteq sl, [r6], #-88 @ 0xffffffa8 │ │ │ │ - ldrsbteq r9, [r6], #-52 @ 0xffffffcc │ │ │ │ - rsbseq sl, r6, r4, asr r5 │ │ │ │ - rsbseq r9, r6, r6, asr r3 │ │ │ │ - ldrsbteq sl, [r6], #-70 @ 0xffffffba │ │ │ │ - rsbseq r9, r6, sl, lsr r3 │ │ │ │ - ldrhteq sl, [r6], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r9, r6, lr, lsl r3 │ │ │ │ - @ instruction: 0x0076a49e │ │ │ │ - rsbseq r9, r6, lr, ror r2 │ │ │ │ - ldrshteq sl, [r6], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r9, r6, lr, lsr #4 │ │ │ │ - rsbseq sl, r6, lr, lsr #7 │ │ │ │ - rsbseq r9, r6, r2, lsl r2 │ │ │ │ - @ instruction: 0x0076a392 │ │ │ │ - ldrshteq r9, [r6], #-22 @ 0xffffffea │ │ │ │ - rsbseq sl, r6, r6, ror r3 │ │ │ │ - ldrsbteq r9, [r6], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq sl, r6, sl, asr r3 │ │ │ │ - ldrhteq r9, [r6], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq sl, r6, lr, lsr r3 │ │ │ │ - rsbseq r9, r6, r2, lsr #3 │ │ │ │ - rsbseq sl, r6, r2, lsr #6 │ │ │ │ - rsbseq r9, r6, r6, lsl #3 │ │ │ │ - rsbseq sl, r6, r6, lsl #6 │ │ │ │ - rsbseq r9, r6, r6, asr r1 │ │ │ │ - ldrsbteq sl, [r6], #-38 @ 0xffffffda │ │ │ │ - rsbseq r9, r6, r8, lsr r1 │ │ │ │ - ldrhteq sl, [r6], #-38 @ 0xffffffda │ │ │ │ - rsbseq r9, r6, sl, lsl r1 │ │ │ │ - @ instruction: 0x0076a29a │ │ │ │ - ldrshteq r9, [r6], #-12 │ │ │ │ - rsbseq r9, r6, r2, lsl #5 │ │ │ │ + rsbseq r9, r6, ip, lsl r9 │ │ │ │ + @ instruction: 0x0076aa9a │ │ │ │ + rsbseq r9, r6, ip, lsl #17 │ │ │ │ + rsbseq sl, r6, sl, lsl #20 │ │ │ │ + rsbseq r9, r6, r2, ror #15 │ │ │ │ + rsbseq sl, r6, r0, ror #18 │ │ │ │ + rsbseq r9, r6, r6, asr #15 │ │ │ │ + rsbseq sl, r6, r4, asr #18 │ │ │ │ + rsbseq r9, r6, r8, lsr #15 │ │ │ │ + ldrshteq r9, [r6], #-136 @ 0xffffff78 │ │ │ │ + ldrsbteq r9, [r6], #-98 @ 0xffffff9e │ │ │ │ + rsbseq sl, r6, r0, asr r8 │ │ │ │ + ldrhteq r9, [r6], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq sl, r6, r6, lsr r7 │ │ │ │ + @ instruction: 0x00769598 │ │ │ │ + rsbseq sl, r6, r6, lsl r7 │ │ │ │ + rsbseq r9, r6, r4, lsr r5 │ │ │ │ + ldrhteq sl, [r6], #-98 @ 0xffffff9e │ │ │ │ + ldrshteq r9, [r6], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq sl, r6, r8, ror r6 │ │ │ │ + rsbseq r9, r6, sl, lsr #9 │ │ │ │ + rsbseq sl, r6, r8, lsr #12 │ │ │ │ + rsbseq r9, r6, r0, ror #8 │ │ │ │ + rsbseq sl, r6, r0, ror #11 │ │ │ │ + ldrsbteq r9, [r6], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq sl, r6, ip, asr r5 │ │ │ │ + rsbseq r9, r6, lr, asr r3 │ │ │ │ + ldrsbteq sl, [r6], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r9, r6, r2, asr #6 │ │ │ │ + rsbseq sl, r6, r2, asr #9 │ │ │ │ + rsbseq r9, r6, r6, lsr #6 │ │ │ │ + rsbseq sl, r6, r6, lsr #9 │ │ │ │ + rsbseq r9, r6, r6, lsl #5 │ │ │ │ + rsbseq sl, r6, r6, lsl #8 │ │ │ │ + rsbseq r9, r6, r6, lsr r2 │ │ │ │ + ldrhteq sl, [r6], #-54 @ 0xffffffca │ │ │ │ + rsbseq r9, r6, sl, lsl r2 │ │ │ │ + @ instruction: 0x0076a39a │ │ │ │ + ldrshteq r9, [r6], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq sl, r6, lr, ror r3 │ │ │ │ + rsbseq r9, r6, r2, ror #3 │ │ │ │ + rsbseq sl, r6, r2, ror #6 │ │ │ │ + rsbseq r9, r6, r6, asr #3 │ │ │ │ + rsbseq sl, r6, r6, asr #6 │ │ │ │ + rsbseq r9, r6, sl, lsr #3 │ │ │ │ + rsbseq sl, r6, sl, lsr #6 │ │ │ │ + rsbseq r9, r6, lr, lsl #3 │ │ │ │ + rsbseq sl, r6, lr, lsl #6 │ │ │ │ + rsbseq r9, r6, lr, asr r1 │ │ │ │ + ldrsbteq sl, [r6], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r9, r6, r0, asr #2 │ │ │ │ + ldrhteq sl, [r6], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r9, r6, r2, lsr #2 │ │ │ │ + rsbseq sl, r6, r2, lsr #5 │ │ │ │ + rsbseq r9, r6, r4, lsl #2 │ │ │ │ + rsbseq r9, r6, sl, lsl #5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 13f628 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi fec559d8 │ │ │ │ blmi fec55bec │ │ │ │ @@ -116313,18 +116313,18 @@ │ │ │ │ svclt 0x0000ea38 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq sl, r1, r8, ror r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq sl, [r1], ip │ │ │ │ - rsbseq r8, r6, r0, asr #28 │ │ │ │ - rsbseq r9, r6, r0, asr #31 │ │ │ │ - rsbseq r8, r6, r6, lsr #28 │ │ │ │ - rsbseq r9, r6, r6, lsr #31 │ │ │ │ + rsbseq r8, r6, r8, asr #28 │ │ │ │ + rsbseq r9, r6, r8, asr #31 │ │ │ │ + rsbseq r8, r6, lr, lsr #28 │ │ │ │ + rsbseq r9, r6, lr, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 13f918 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r6, sp, sp, lsl r8 │ │ │ │ @ instruction: 0xb124692c │ │ │ │ @@ -116654,18 +116654,18 @@ │ │ │ │ @ instruction: 0x3181f899 │ │ │ │ movweq pc, #12307 @ 0x3013 @ │ │ │ │ svcge 0x0001f43f │ │ │ │ svclt 0x0000e6ec │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r8, r6, r6, asr sl │ │ │ │ - ldrshteq r8, [r6], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r8, r6, r2, lsl r9 │ │ │ │ - @ instruction: 0x00769a92 │ │ │ │ + rsbseq r8, r6, lr, asr sl │ │ │ │ + ldrshteq r8, [r6], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r8, r6, sl, lsl r9 │ │ │ │ + @ instruction: 0x00769a9a │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23fe6c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d1460c │ │ │ │ ldc 0, cr1, [pc, #912] @ 84d58 │ │ │ │ @@ -117139,15 +117139,15 @@ │ │ │ │ bls 6d14cc │ │ │ │ vmls.i32 d25, d2, d16 │ │ │ │ @ instruction: 0xf88b0301 │ │ │ │ blls 5914d8 │ │ │ │ svclt 0x000c2b00 │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ - blls 8794a4 │ │ │ │ + blls 8794a4 │ │ │ │ bicsle r2, r8, r0, lsl #22 │ │ │ │ ssatmi r4, #20, r9, asr #13 │ │ │ │ tstls r8, ip, lsl r6 │ │ │ │ strls sl, [r1, #-2878]! @ 0xfffff4c2 │ │ │ │ @ instruction: 0xf8da931a │ │ │ │ vhadd.u d16, d7, d12 │ │ │ │ strmi pc, [r0], r7, lsr #20 │ │ │ │ @@ -117289,22 +117289,22 @@ │ │ │ │ svclt 0x0000e5d1 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ strdeq r9, [r1], r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq r9, [r1], r0 │ │ │ │ - ldrsbteq r8, [r6], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r9, r6, r8, asr r3 │ │ │ │ - rsbseq r8, r6, r6, lsr #3 │ │ │ │ - rsbseq r9, r6, r6, lsr #6 │ │ │ │ - rsbseq r8, r6, lr, lsl #3 │ │ │ │ - rsbseq r9, r6, lr, lsl #6 │ │ │ │ - rsbseq r8, r6, r0, asr #2 │ │ │ │ - rsbseq r9, r6, r0, asr #5 │ │ │ │ + rsbseq r8, r6, r2, ror #3 │ │ │ │ + rsbseq r9, r6, r0, ror #6 │ │ │ │ + rsbseq r8, r6, lr, lsr #3 │ │ │ │ + rsbseq r9, r6, lr, lsr #6 │ │ │ │ + @ instruction: 0x00768196 │ │ │ │ + rsbseq r9, r6, r6, lsl r3 │ │ │ │ + rsbseq r8, r6, r8, asr #2 │ │ │ │ + rsbseq r9, r6, r8, asr #5 │ │ │ │ blvc 10c0a28 │ │ │ │ cdp 8, 11, cr6, cr0, cr0, {3} │ │ │ │ vstr d0, [sp, #284] @ 0x11c │ │ │ │ @ instruction: 0xf0807b0c │ │ │ │ ldc 2, cr15, [sp, #500] @ 0x1f4 │ │ │ │ stmdacs r0, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ mrshi pc, (UNDEF: 5) @ │ │ │ │ @@ -117463,26 +117463,26 @@ │ │ │ │ vneg.f64 d4, d0 │ │ │ │ vneg.f64 d6, d0 │ │ │ │ vmov.f64 d3, d11 │ │ │ │ vmov.f64 d0, d5 │ │ │ │ strb r5, [sp, #2884]! @ 0xb44 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r7, r6, r4, asr sp │ │ │ │ - ldrsbteq r8, [r6], #-228 @ 0xffffff1c │ │ │ │ - @ instruction: 0x00767c94 │ │ │ │ - rsbseq r8, r6, r4, lsl lr │ │ │ │ - rsbseq r7, r6, ip, ror ip │ │ │ │ - ldrshteq r8, [r6], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r7, r6, r4, ror #24 │ │ │ │ - rsbseq r8, r6, r4, ror #27 │ │ │ │ - ldrsbteq r7, [r6], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r8, r6, sl, asr sp │ │ │ │ - rsbseq r7, r6, r6, lsr fp │ │ │ │ - ldrhteq r8, [r6], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r7, r6, ip, asr sp │ │ │ │ + ldrsbteq r8, [r6], #-236 @ 0xffffff14 │ │ │ │ + @ instruction: 0x00767c9c │ │ │ │ + rsbseq r8, r6, ip, lsl lr │ │ │ │ + rsbseq r7, r6, r4, lsl #25 │ │ │ │ + rsbseq r8, r6, r4, lsl #28 │ │ │ │ + rsbseq r7, r6, ip, ror #24 │ │ │ │ + rsbseq r8, r6, ip, ror #27 │ │ │ │ + rsbseq r7, r6, r2, ror #23 │ │ │ │ + rsbseq r8, r6, r2, ror #26 │ │ │ │ + rsbseq r7, r6, lr, lsr fp │ │ │ │ + ldrhteq r8, [r6], #-206 @ 0xffffff32 │ │ │ │ @ instruction: 0xf04f9b1b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ ldrtmi r4, [r5], -r8, lsr #10 │ │ │ │ addlt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46c34656 │ │ │ │ movwls r4, #59082 @ 0xe6ca │ │ │ │ tstls sp, #738197504 @ 0x2c000000 │ │ │ │ @@ -118222,18 +118222,18 @@ │ │ │ │ blpl b41888 │ │ │ │ blvc a4188c │ │ │ │ blvs 941890 │ │ │ │ bllt fec0421c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbseq r7, r6, r8, lsl r1 │ │ │ │ - @ instruction: 0x00768296 │ │ │ │ - ldrsbteq r7, [r6], #-12 │ │ │ │ - rsbseq r8, r6, ip, asr r2 │ │ │ │ + rsbseq r7, r6, r0, lsr #2 │ │ │ │ + @ instruction: 0x0076829e │ │ │ │ + rsbseq r7, r6, r4, ror #1 │ │ │ │ + rsbseq r8, r6, r4, ror #4 │ │ │ │ bcs acb1c │ │ │ │ stclge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ blvs 94187c │ │ │ │ blvc 641880 │ │ │ │ stc2 3, cr15, [r2, #-692] @ 0xfffffd4c │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ blne 1301d18 │ │ │ │ @@ -118527,18 +118527,18 @@ │ │ │ │ @ instruction: 0xf7fac000 │ │ │ │ @ instruction: 0xf7fefc79 │ │ │ │ svclt 0x0000bebb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ ... │ │ │ │ - rsbseq r6, r6, lr, lsl ip │ │ │ │ - @ instruction: 0x00767d9c │ │ │ │ - rsbseq r6, r6, r8, lsl #22 │ │ │ │ - rsbseq r7, r6, r8, lsl #25 │ │ │ │ + rsbseq r6, r6, r6, lsr #24 │ │ │ │ + rsbseq r7, r6, r4, lsr #27 │ │ │ │ + rsbseq r6, r6, r0, lsl fp │ │ │ │ + @ instruction: 0x00767c90 │ │ │ │ @ instruction: 0x46589912 │ │ │ │ eorcc lr, sl, #3489792 @ 0x354000 │ │ │ │ ldmdbge sl!, {r0, r1, r8, ip, pc} │ │ │ │ ldmdbge r8!, {r0, r2, r8, ip, pc} │ │ │ │ tstcs r0, r4, lsl #2 │ │ │ │ ldc 1, cr9, [pc, #8] @ 86724 │ │ │ │ strtmi r0, [r9], -r2, asr #23 │ │ │ │ @@ -118734,18 +118734,18 @@ │ │ │ │ @ instruction: 0xf7914478 │ │ │ │ @ instruction: 0xf7fefab1 │ │ │ │ svclt 0x0000bd56 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbseq r6, r6, r2, lsl #19 │ │ │ │ - rsbseq r7, r6, r2, lsl #22 │ │ │ │ - rsbseq r6, r6, r4, asr #14 │ │ │ │ - rsbseq r7, r6, r4, asr #17 │ │ │ │ + rsbseq r6, r6, sl, lsl #19 │ │ │ │ + rsbseq r7, r6, sl, lsl #22 │ │ │ │ + rsbseq r6, r6, ip, asr #14 │ │ │ │ + rsbseq r7, r6, ip, asr #17 │ │ │ │ blvs 94207c │ │ │ │ blvc 642080 │ │ │ │ @ instruction: 0xf8f4f3ad │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ blne 1302518 │ │ │ │ mrc 14, 5, r9, cr0, cr12, {0} │ │ │ │ @ instruction: 0xf5032b49 │ │ │ │ @@ -119253,16 +119253,16 @@ │ │ │ │ ldc 8, cr11, [pc, #280] @ 87350 │ │ │ │ vmov.f64 d7, #5 @ 0x40280000 2.625 │ │ │ │ @ instruction: 0xf7fd6b47 │ │ │ │ svclt 0x0000bf27 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ ... │ │ │ │ - rsbseq r6, r6, r8, asr #4 │ │ │ │ - rsbseq r7, r6, r8, asr #7 │ │ │ │ + rsbseq r6, r6, r0, asr r2 │ │ │ │ + ldrsbteq r7, [r6], #-48 @ 0xffffffd0 │ │ │ │ stc 6, cr4, [sp, #352] @ 0x160 │ │ │ │ vstr d4, [sp, #168] @ 0xa8 │ │ │ │ vstr d6, [sp, #152] @ 0x98 │ │ │ │ @ instruction: 0xf0a67b24 │ │ │ │ blge f83324 │ │ │ │ ldrmi r9, [r9], -r2, lsr #6 │ │ │ │ @ instruction: 0xf43cf07c │ │ │ │ @@ -119747,34 +119747,34 @@ │ │ │ │ vsqrt.f64 d17, d5 │ │ │ │ svclt 0x00b4fa10 │ │ │ │ blcc 12034bc │ │ │ │ blcc 11034c0 │ │ │ │ svclt 0x0066f7fe │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - ldrshteq r5, [r6], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r6, r6, r4, ror pc │ │ │ │ - ldrsbteq r5, [r6], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r6, r6, r2, asr pc │ │ │ │ - ldrshteq r5, [r6], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r6, r6, r4, ror lr │ │ │ │ - rsbseq r5, r6, lr, lsl #22 │ │ │ │ - rsbseq r6, r6, lr, lsl #25 │ │ │ │ - ldrshteq r5, [r6], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r6, r6, r0, ror ip │ │ │ │ - ldrsbteq r5, [r6], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r6, r6, r2, asr ip │ │ │ │ - rsbseq r5, r6, r8, lsr #20 │ │ │ │ - rsbseq r6, r6, r8, lsr #23 │ │ │ │ - ldrshteq r5, [r6], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r6, r6, r8, ror fp │ │ │ │ - rsbseq r5, r6, r0, ror #17 │ │ │ │ - rsbseq r6, r6, r0, ror #20 │ │ │ │ - ldrhteq r5, [r6], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r6, r6, r2, lsr r9 │ │ │ │ + ldrshteq r5, [r6], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r6, r6, ip, ror pc │ │ │ │ + ldrsbteq r5, [r6], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r6, r6, sl, asr pc │ │ │ │ + ldrshteq r5, [r6], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r6, r6, ip, ror lr │ │ │ │ + rsbseq r5, r6, r6, lsl fp │ │ │ │ + @ instruction: 0x00766c96 │ │ │ │ + ldrshteq r5, [r6], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r6, r6, r8, ror ip │ │ │ │ + ldrsbteq r5, [r6], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r6, r6, sl, asr ip │ │ │ │ + rsbseq r5, r6, r0, lsr sl │ │ │ │ + ldrhteq r6, [r6], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r5, r6, r0, lsl #20 │ │ │ │ + rsbseq r6, r6, r0, lsl #23 │ │ │ │ + rsbseq r5, r6, r8, ror #17 │ │ │ │ + rsbseq r6, r6, r8, ror #20 │ │ │ │ + ldrhteq r5, [r6], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r6, r6, sl, lsr r9 │ │ │ │ @ instruction: 0x1181f897 │ │ │ │ @ instruction: 0xf47e078e │ │ │ │ cdp 15, 11, cr10, cr5, cr2, {1} │ │ │ │ vsqrt.f64 d22, d0 │ │ │ │ vstrle s30, [r5, #-64] @ 0xffffffc0 │ │ │ │ blmi ff0c3548 │ │ │ │ blx 4c363c │ │ │ │ @@ -120102,15 +120102,15 @@ │ │ │ │ @ instruction: 0xf77af08e │ │ │ │ strbmi fp, [sl], -r0, asr #2 │ │ │ │ ldrbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf7f84630 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr10, cr15, {3} │ │ │ │ vqshrun.s64 d9, , #21 │ │ │ │ - blls 887800 │ │ │ │ + blls 887800 │ │ │ │ @ instruction: 0xf7fd9320 │ │ │ │ @ instruction: 0xeeb5bb80 │ │ │ │ vsqrt.f64 d20, d0 │ │ │ │ @ instruction: 0xf6bdfa10 │ │ │ │ @ instruction: 0xf7fdafdf │ │ │ │ @ instruction: 0xf789bfbb │ │ │ │ sxtab16mi lr, r3, r2, ror #24 │ │ │ │ @@ -120127,30 +120127,30 @@ │ │ │ │ @ instruction: 0xff0cf78f │ │ │ │ @ instruction: 0x46594814 │ │ │ │ @ instruction: 0xf78f4478 │ │ │ │ @ instruction: 0xf7fdffc7 │ │ │ │ svclt 0x0000ba6c │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - ldrshteq r5, [r6], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r6, r6, ip, ror r5 │ │ │ │ - rsbseq r5, r6, r6, asr r3 │ │ │ │ - ldrsbteq r6, [r6], #-70 @ 0xffffffba │ │ │ │ - rsbseq r5, r6, r6, lsl r3 │ │ │ │ - @ instruction: 0x00766496 │ │ │ │ - ldrsbteq r5, [r6], #-34 @ 0xffffffde │ │ │ │ - rsbseq r6, r6, r2, asr r4 │ │ │ │ - rsbseq r5, r6, r0, ror r2 │ │ │ │ - ldrshteq r6, [r6], #-48 @ 0xffffffd0 │ │ │ │ - ldrshteq r5, [r6], #-16 │ │ │ │ - rsbseq r6, r6, r0, ror r3 │ │ │ │ - rsbseq r5, r6, lr, lsl #3 │ │ │ │ - rsbseq r6, r6, lr, lsl #6 │ │ │ │ - rsbseq r5, r6, r0, ror r1 │ │ │ │ - ldrshteq r6, [r6], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r5, r6, r4, lsl #8 │ │ │ │ + rsbseq r6, r6, r4, lsl #11 │ │ │ │ + rsbseq r5, r6, lr, asr r3 │ │ │ │ + ldrsbteq r6, [r6], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r5, r6, lr, lsl r3 │ │ │ │ + @ instruction: 0x0076649e │ │ │ │ + ldrsbteq r5, [r6], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r6, r6, sl, asr r4 │ │ │ │ + rsbseq r5, r6, r8, ror r2 │ │ │ │ + ldrshteq r6, [r6], #-56 @ 0xffffffc8 │ │ │ │ + ldrshteq r5, [r6], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r6, r6, r8, ror r3 │ │ │ │ + @ instruction: 0x00765196 │ │ │ │ + rsbseq r6, r6, r6, lsl r3 │ │ │ │ + rsbseq r5, r6, r8, ror r1 │ │ │ │ + ldrshteq r6, [r6], #-40 @ 0xffffffd8 │ │ │ │ ldmdami lr, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x11b8f241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 13, cr15, cr8, cr15, {4} │ │ │ │ @ instruction: 0x4659485b │ │ │ │ @ instruction: 0xf78f4478 │ │ │ │ @ instruction: 0xf7fdff93 │ │ │ │ @@ -120238,24 +120238,24 @@ │ │ │ │ msrne R9_usr, r1 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 2, cr15, cr10, cr15, {4} │ │ │ │ ldrbmi r4, [r9], -ip, lsl #16 │ │ │ │ @ instruction: 0xf78f4478 │ │ │ │ @ instruction: 0xf7fdfee5 │ │ │ │ svclt 0x0000b98a │ │ │ │ - rsbseq r5, r6, r8, lsl #2 │ │ │ │ - rsbseq r6, r6, r8, lsl #5 │ │ │ │ - rsbseq r5, r6, sl, ror #1 │ │ │ │ - rsbseq r6, r6, sl, ror #4 │ │ │ │ - ldrhteq r5, [r6], #-6 │ │ │ │ - rsbseq r6, r6, r6, lsr r2 │ │ │ │ - rsbseq r5, r6, r0, rrx │ │ │ │ - rsbseq r6, r6, r0, ror #3 │ │ │ │ - rsbseq r4, r6, ip, lsr #31 │ │ │ │ - rsbseq r6, r6, ip, lsr #2 │ │ │ │ + rsbseq r5, r6, r0, lsl r1 │ │ │ │ + @ instruction: 0x00766290 │ │ │ │ + ldrshteq r5, [r6], #-2 │ │ │ │ + rsbseq r6, r6, r2, ror r2 │ │ │ │ + ldrhteq r5, [r6], #-14 │ │ │ │ + rsbseq r6, r6, lr, lsr r2 │ │ │ │ + rsbseq r5, r6, r8, rrx │ │ │ │ + rsbseq r6, r6, r8, ror #3 │ │ │ │ + ldrhteq r4, [r6], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r6, r6, r4, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febdf3e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46140fd0 │ │ │ │ blmi 1a5ab8c │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ ldmpl r3, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -120358,24 +120358,24 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [ip, #572]! @ 0x23c │ │ │ │ @ instruction: 0xf789e742 │ │ │ │ svclt 0x0000ea88 │ │ │ │ addeq r6, r1, r6, lsl #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r6, r1, ip, ror #15 │ │ │ │ - rsbseq r4, r6, r8, lsl #31 │ │ │ │ - ldrshteq r4, [r6], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r4, r6, r2, asr lr │ │ │ │ - ldrsbteq r5, [r6], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r4, r6, r2, lsl lr │ │ │ │ - @ instruction: 0x00765f92 │ │ │ │ - ldrshteq r4, [r6], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r5, r6, r8, ror pc │ │ │ │ - ldrsbteq r4, [r6], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r5, r6, sl, asr pc │ │ │ │ + @ instruction: 0x00764f90 │ │ │ │ + rsbseq r4, r6, r4, lsl #30 │ │ │ │ + rsbseq r4, r6, sl, asr lr │ │ │ │ + ldrsbteq r5, [r6], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r4, r6, sl, lsl lr │ │ │ │ + @ instruction: 0x00765f9a │ │ │ │ + rsbseq r4, r6, r0, lsl #28 │ │ │ │ + rsbseq r5, r6, r0, lsl #31 │ │ │ │ + rsbseq r4, r6, r4, ror #27 │ │ │ │ + rsbseq r5, r6, r2, ror #30 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ @ instruction: 0xf8df2838 │ │ │ │ @ instruction: 0xf04f1838 │ │ │ │ @@ -120901,132 +120901,132 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8fef78f │ │ │ │ @ instruction: 0x46214879 │ │ │ │ @ instruction: 0xf78f4478 │ │ │ │ str pc, [pc], #-2489 @ 88c0c │ │ │ │ @ instruction: 0xffffc077 │ │ │ │ addeq r6, r1, r4, lsl r6 │ │ │ │ - rsbseq r1, r6, sl, lsl #4 │ │ │ │ + rsbseq r1, r6, r2, lsl r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r4, r6, lr, lsl pc │ │ │ │ - rsbseq r4, r6, r4, lsr sp │ │ │ │ - ldrhteq r5, [r6], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r4, r6, r6, lsr #30 │ │ │ │ + rsbseq r4, r6, ip, lsr sp │ │ │ │ + ldrhteq r5, [r6], #-234 @ 0xffffff16 │ │ │ │ addeq r6, r1, r8, asr #11 │ │ │ │ - rsbseq r4, r6, r2, ror #26 │ │ │ │ - @ instruction: 0x00764c9e │ │ │ │ - rsbseq r5, r6, ip, lsl lr │ │ │ │ - rsbseq r4, r6, r2, lsl #25 │ │ │ │ - rsbseq r5, r6, r0, lsl #28 │ │ │ │ - rsbseq r4, r6, ip, lsr ip │ │ │ │ - ldrhteq r5, [r6], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r4, r6, lr, lsl ip │ │ │ │ - @ instruction: 0x00765d9c │ │ │ │ + rsbseq r4, r6, sl, ror #26 │ │ │ │ + rsbseq r4, r6, r6, lsr #25 │ │ │ │ + rsbseq r5, r6, r4, lsr #28 │ │ │ │ + rsbseq r4, r6, sl, lsl #25 │ │ │ │ + rsbseq r5, r6, r8, lsl #28 │ │ │ │ + rsbseq r4, r6, r4, asr #24 │ │ │ │ + rsbseq r5, r6, r2, asr #27 │ │ │ │ + rsbseq r4, r6, r6, lsr #24 │ │ │ │ + rsbseq r5, r6, r4, lsr #27 │ │ │ │ @ instruction: 0xffff888f │ │ │ │ @ instruction: 0xffff8c05 │ │ │ │ @ instruction: 0xffff62fd │ │ │ │ @ instruction: 0xffff69d5 │ │ │ │ - ldrhteq r4, [r6], #-210 @ 0xffffff2e │ │ │ │ - @ instruction: 0x00764b9c │ │ │ │ - rsbseq r5, r6, sl, lsl sp │ │ │ │ + ldrhteq r4, [r6], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r4, r6, r4, lsr #23 │ │ │ │ + rsbseq r5, r6, r2, lsr #26 │ │ │ │ andeq r1, r0, r5, lsl #17 │ │ │ │ andeq r0, r0, pc, lsl #16 │ │ │ │ - rsbseq r4, r6, lr, asr fp │ │ │ │ - ldrsbteq r5, [r6], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r4, r6, r6, ror #22 │ │ │ │ + rsbseq r5, r6, r4, ror #25 │ │ │ │ @ instruction: 0xffffaa91 │ │ │ │ @ instruction: 0xffffaaf1 │ │ │ │ - rsbseq r4, r6, r8, lsl fp │ │ │ │ - @ instruction: 0x00765c96 │ │ │ │ - ldrshteq r4, [r6], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r5, r6, r8, ror ip │ │ │ │ - ldrsbteq r4, [r6], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r5, r6, sl, asr ip │ │ │ │ - ldrhteq r4, [r6], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r5, r6, r6, lsr ip │ │ │ │ + rsbseq r4, r6, r0, lsr #22 │ │ │ │ + @ instruction: 0x00765c9e │ │ │ │ + rsbseq r4, r6, r2, lsl #22 │ │ │ │ + rsbseq r5, r6, r0, lsl #25 │ │ │ │ + rsbseq r4, r6, r4, ror #21 │ │ │ │ + rsbseq r5, r6, r2, ror #24 │ │ │ │ + rsbseq r4, r6, r2, asr #21 │ │ │ │ + rsbseq r5, r6, lr, lsr ip │ │ │ │ @ instruction: 0xffffa7bb │ │ │ │ - rsbseq r4, r6, r6, lsl #21 │ │ │ │ - rsbseq r5, r6, r4, lsl #24 │ │ │ │ + rsbseq r4, r6, lr, lsl #21 │ │ │ │ + rsbseq r5, r6, ip, lsl #24 │ │ │ │ @ instruction: 0xffffa941 │ │ │ │ - rsbseq r4, r6, r4, asr sl │ │ │ │ - ldrsbteq r5, [r6], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r4, r6, ip, asr sl │ │ │ │ + ldrsbteq r5, [r6], #-186 @ 0xffffff46 │ │ │ │ @ instruction: 0xffffb01f │ │ │ │ - rsbseq r4, r6, r2, lsr #20 │ │ │ │ - rsbseq r5, r6, r0, lsr #23 │ │ │ │ + rsbseq r4, r6, sl, lsr #20 │ │ │ │ + rsbseq r5, r6, r8, lsr #23 │ │ │ │ @ instruction: 0xffff7e9d │ │ │ │ - ldrshteq r4, [r6], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r5, r6, lr, ror #22 │ │ │ │ + ldrshteq r4, [r6], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r5, r6, r6, ror fp │ │ │ │ @ instruction: 0xffff7db7 │ │ │ │ - ldrhteq r4, [r6], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r5, r6, ip, lsr fp │ │ │ │ + rsbseq r4, r6, r6, asr #19 │ │ │ │ + rsbseq r5, r6, r4, asr #22 │ │ │ │ @ instruction: 0xffff7d49 │ │ │ │ - rsbseq r4, r6, ip, lsl #19 │ │ │ │ - rsbseq r5, r6, sl, lsl #22 │ │ │ │ + @ instruction: 0x00764994 │ │ │ │ + rsbseq r5, r6, r2, lsl fp │ │ │ │ @ instruction: 0xffff5937 │ │ │ │ - rsbseq r4, r6, r6, asr r9 │ │ │ │ - ldrsbteq r5, [r6], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r4, r6, lr, asr r9 │ │ │ │ + ldrsbteq r5, [r6], #-172 @ 0xffffff54 │ │ │ │ @ instruction: 0xffffaeb1 │ │ │ │ - rsbseq r4, r6, r4, lsr #18 │ │ │ │ - rsbseq r5, r6, r2, lsr #21 │ │ │ │ + rsbseq r4, r6, ip, lsr #18 │ │ │ │ + rsbseq r5, r6, sl, lsr #21 │ │ │ │ @ instruction: 0xffff677f │ │ │ │ - ldrshteq r4, [r6], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r5, r6, r0, ror sl │ │ │ │ + ldrshteq r4, [r6], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r5, r6, r8, ror sl │ │ │ │ andeq r0, r0, r1, asr #20 │ │ │ │ - rsbseq r4, r6, r0, asr #17 │ │ │ │ - rsbseq r5, r6, lr, lsr sl │ │ │ │ + rsbseq r4, r6, r8, asr #17 │ │ │ │ + rsbseq r5, r6, r6, asr #20 │ │ │ │ @ instruction: 0xffff7b07 │ │ │ │ - rsbseq r4, r6, lr, lsl #17 │ │ │ │ - rsbseq r5, r6, ip, lsl #20 │ │ │ │ + @ instruction: 0x00764896 │ │ │ │ + rsbseq r5, r6, r4, lsl sl │ │ │ │ @ instruction: 0xffffc507 │ │ │ │ - rsbseq r4, r6, r4, asr r8 │ │ │ │ - ldrsbteq r5, [r6], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r4, r6, ip, asr r8 │ │ │ │ + ldrsbteq r5, [r6], #-154 @ 0xffffff66 │ │ │ │ @ instruction: 0xffff6e1d │ │ │ │ @ instruction: 0xffffaa23 │ │ │ │ - rsbseq r4, r6, lr, lsl #16 │ │ │ │ - rsbseq r5, r6, lr, lsl #19 │ │ │ │ + rsbseq r4, r6, r6, lsl r8 │ │ │ │ + @ instruction: 0x00765996 │ │ │ │ @ instruction: 0xffffb80d │ │ │ │ - rsbseq r4, r6, r2, ror #15 │ │ │ │ - rsbseq r5, r6, r2, ror #18 │ │ │ │ + rsbseq r4, r6, sl, ror #15 │ │ │ │ + rsbseq r5, r6, sl, ror #18 │ │ │ │ @ instruction: 0xffff6565 │ │ │ │ - ldrhteq r4, [r6], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r5, r6, r6, lsr r9 │ │ │ │ - rsbseq r4, r6, r2, lsr sl │ │ │ │ - rsbseq r4, r6, r6, asr #19 │ │ │ │ - rsbseq r4, r6, ip, ror #14 │ │ │ │ - rsbseq r5, r6, ip, ror #17 │ │ │ │ - rsbseq r4, r6, sl, lsl sl │ │ │ │ - rsbseq r4, r6, r6, asr sl │ │ │ │ - rsbseq r4, r6, r2, lsr #14 │ │ │ │ - rsbseq r5, r6, r2, lsr #17 │ │ │ │ - rsbseq r4, r6, r4, lsr sl │ │ │ │ - rsbseq r4, r6, lr, ror sl │ │ │ │ - ldrsbteq r4, [r6], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r5, r6, lr, asr r8 │ │ │ │ - rsbseq r4, r6, ip, ror #20 │ │ │ │ - @ instruction: 0x00764a9e │ │ │ │ - @ instruction: 0x0076469e │ │ │ │ - rsbseq r5, r6, lr, lsl r8 │ │ │ │ - rsbseq r4, r6, r8, lsl #21 │ │ │ │ - rsbseq r4, r6, lr, asr #21 │ │ │ │ - rsbseq r4, r6, lr, asr r6 │ │ │ │ - ldrsbteq r5, [r6], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r4, r6, lr, ror #21 │ │ │ │ - rsbseq r4, r6, lr, lsr #21 │ │ │ │ - rsbseq r4, r6, r0, lsr #12 │ │ │ │ - rsbseq r5, r6, r0, lsr #15 │ │ │ │ - ldrsbteq r4, [r6], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r4, r6, sl, lsl fp │ │ │ │ - rsbseq r4, r6, r6, ror #11 │ │ │ │ - rsbseq r5, r6, r6, ror #14 │ │ │ │ - rsbseq r4, r6, r6, lsl #22 │ │ │ │ - rsbseq r4, r6, r4, asr fp │ │ │ │ - rsbseq r4, r6, ip, lsr #11 │ │ │ │ - rsbseq r5, r6, ip, lsr #14 │ │ │ │ - rsbseq r4, r6, r6, lsr fp │ │ │ │ - rsbseq r4, r6, r4, lsl #23 │ │ │ │ - rsbseq r4, r6, r4, asr r5 │ │ │ │ - ldrsbteq r5, [r6], #-100 @ 0xffffff9c │ │ │ │ + ldrhteq r4, [r6], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r5, r6, lr, lsr r9 │ │ │ │ + rsbseq r4, r6, sl, lsr sl │ │ │ │ + rsbseq r4, r6, lr, asr #19 │ │ │ │ + rsbseq r4, r6, r4, ror r7 │ │ │ │ + ldrshteq r5, [r6], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r4, r6, r2, lsr #20 │ │ │ │ + rsbseq r4, r6, lr, asr sl │ │ │ │ + rsbseq r4, r6, sl, lsr #14 │ │ │ │ + rsbseq r5, r6, sl, lsr #17 │ │ │ │ + rsbseq r4, r6, ip, lsr sl │ │ │ │ + rsbseq r4, r6, r6, lsl #21 │ │ │ │ + rsbseq r4, r6, r6, ror #13 │ │ │ │ + rsbseq r5, r6, r6, ror #16 │ │ │ │ + rsbseq r4, r6, r4, ror sl │ │ │ │ + rsbseq r4, r6, r6, lsr #21 │ │ │ │ + rsbseq r4, r6, r6, lsr #13 │ │ │ │ + rsbseq r5, r6, r6, lsr #16 │ │ │ │ + @ instruction: 0x00764a90 │ │ │ │ + ldrsbteq r4, [r6], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r4, r6, r6, ror #12 │ │ │ │ + rsbseq r5, r6, r6, ror #15 │ │ │ │ + ldrshteq r4, [r6], #-166 @ 0xffffff5a │ │ │ │ + ldrhteq r4, [r6], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r4, r6, r8, lsr #12 │ │ │ │ + rsbseq r5, r6, r8, lsr #15 │ │ │ │ + rsbseq r4, r6, r0, ror #21 │ │ │ │ + rsbseq r4, r6, r2, lsr #22 │ │ │ │ + rsbseq r4, r6, lr, ror #11 │ │ │ │ + rsbseq r5, r6, lr, ror #14 │ │ │ │ + rsbseq r4, r6, lr, lsl #22 │ │ │ │ + rsbseq r4, r6, ip, asr fp │ │ │ │ + ldrhteq r4, [r6], #-84 @ 0xffffffac │ │ │ │ + rsbseq r5, r6, r4, lsr r7 │ │ │ │ + rsbseq r4, r6, lr, lsr fp │ │ │ │ + rsbseq r4, r6, ip, lsl #23 │ │ │ │ + rsbseq r4, r6, ip, asr r5 │ │ │ │ + ldrsbteq r5, [r6], #-108 @ 0xffffff94 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febdfff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -121037,16 +121037,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf78e300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8a8f78f │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r4, r6, r2, lsr r3 │ │ │ │ - ldrhteq r5, [r6], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r4, r6, sl, lsr r3 │ │ │ │ + ldrhteq r5, [r6], #-74 @ 0xffffffb6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4692b099 │ │ │ │ @ instruction: 0x461c4af9 │ │ │ │ @ instruction: 0x46064bf9 │ │ │ │ @@ -121296,45 +121296,45 @@ │ │ │ │ stc2l 7, cr15, [sl, #568]! @ 0x238 │ │ │ │ ldrbtmi r4, [r8], #-2083 @ 0xfffff7dd │ │ │ │ cdp2 7, 10, cr15, cr6, cr14, {4} │ │ │ │ @ instruction: 0xf788e648 │ │ │ │ svclt 0x0000eb32 │ │ │ │ addeq r5, r1, r4, lsr #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x00760796 │ │ │ │ - rsbseq r4, r6, r6, lsr #5 │ │ │ │ - rsbseq r4, r6, r6, ror #17 │ │ │ │ + @ instruction: 0x0076079e │ │ │ │ + rsbseq r4, r6, lr, lsr #5 │ │ │ │ + rsbseq r4, r6, lr, ror #17 │ │ │ │ addeq r5, r1, r4, lsr fp │ │ │ │ - rsbseq r4, r6, r4, lsl #4 │ │ │ │ - rsbseq r5, r6, r4, lsl #7 │ │ │ │ - ldrsbteq r4, [r6], #-20 @ 0xffffffec │ │ │ │ - rsbseq r5, r6, r4, asr r3 │ │ │ │ - ldrhteq r4, [r6], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r5, r6, sl, lsr r3 │ │ │ │ - rsbseq r4, r6, r0, lsl r2 │ │ │ │ - rsbseq r4, r6, ip, lsl #1 │ │ │ │ - rsbseq r5, r6, ip, lsl #4 │ │ │ │ - rsbseq r4, r6, r4, ror r0 │ │ │ │ - ldrshteq r5, [r6], #-18 @ 0xffffffee │ │ │ │ - rsbseq r4, r6, r4, asr r0 │ │ │ │ - ldrsbteq r5, [r6], #-20 @ 0xffffffec │ │ │ │ - rsbseq r4, r6, ip, lsr r0 │ │ │ │ - ldrhteq r5, [r6], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r4, r6, ip, lsl #4 │ │ │ │ + rsbseq r5, r6, ip, lsl #7 │ │ │ │ + ldrsbteq r4, [r6], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r5, r6, ip, asr r3 │ │ │ │ + rsbseq r4, r6, r2, asr #3 │ │ │ │ + rsbseq r5, r6, r2, asr #6 │ │ │ │ + rsbseq r4, r6, r8, lsl r2 │ │ │ │ @ instruction: 0x00764094 │ │ │ │ - rsbseq r4, r6, lr, asr r0 │ │ │ │ - ldrhteq r3, [r6], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r4, r6, r6, ror #12 │ │ │ │ - rsbseq r3, r6, r0, lsl #31 │ │ │ │ - rsbseq r5, r6, r0, lsl #2 │ │ │ │ - rsbseq r3, r6, r6, ror #30 │ │ │ │ - rsbseq r5, r6, r4, ror #1 │ │ │ │ - rsbseq r3, r6, ip, asr #30 │ │ │ │ - rsbseq r5, r6, sl, asr #1 │ │ │ │ - rsbseq r3, r6, ip, lsr #30 │ │ │ │ - rsbseq r4, r6, r2, asr r5 │ │ │ │ + rsbseq r5, r6, r4, lsl r2 │ │ │ │ + rsbseq r4, r6, ip, ror r0 │ │ │ │ + ldrshteq r5, [r6], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r4, r6, ip, asr r0 │ │ │ │ + ldrsbteq r5, [r6], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r4, r6, r4, asr #32 │ │ │ │ + rsbseq r5, r6, r2, asr #3 │ │ │ │ + @ instruction: 0x0076409c │ │ │ │ + rsbseq r4, r6, r6, rrx │ │ │ │ + ldrhteq r3, [r6], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r4, r6, lr, ror #12 │ │ │ │ + rsbseq r3, r6, r8, lsl #31 │ │ │ │ + rsbseq r5, r6, r8, lsl #2 │ │ │ │ + rsbseq r3, r6, lr, ror #30 │ │ │ │ + rsbseq r5, r6, ip, ror #1 │ │ │ │ + rsbseq r3, r6, r4, asr pc │ │ │ │ + ldrsbteq r5, [r6], #-2 │ │ │ │ + rsbseq r3, r6, r4, lsr pc │ │ │ │ + rsbseq r4, r6, sl, asr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ ldrbmi pc, [r0, #-2271] @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb09d │ │ │ │ @ instruction: 0x46991550 │ │ │ │ @@ -121675,53 +121675,53 @@ │ │ │ │ @ instruction: 0xf04f482c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fecc7656 │ │ │ │ svclt 0x0000e7ee │ │ │ │ addeq r5, r1, r4, lsr #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq r5, [r1], sl │ │ │ │ - rsbseq r3, r6, r6, lsl lr │ │ │ │ - @ instruction: 0x00764f94 │ │ │ │ - rsbseq r3, r6, lr, asr #27 │ │ │ │ - rsbseq r4, r6, ip, asr #30 │ │ │ │ - rsbseq r3, r6, r4, lsl #28 │ │ │ │ - rsbseq r3, r6, r4, ror #26 │ │ │ │ - rsbseq r4, r6, r2, ror #29 │ │ │ │ - rsbseq r4, r6, r2, ror r4 │ │ │ │ - rsbseq r3, r6, lr, lsr #25 │ │ │ │ - rsbseq r4, r6, r0, ror #7 │ │ │ │ - rsbseq r3, r6, r4, lsl #25 │ │ │ │ - rsbseq r4, r6, r2, asr r4 │ │ │ │ - ldrhteq r3, [r6], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r3, r6, lr, lsl #24 │ │ │ │ - rsbseq r4, r6, lr, lsl #27 │ │ │ │ - rsbseq r3, r6, r2, ror #23 │ │ │ │ - ldrshteq r4, [r6], #-54 @ 0xffffffca │ │ │ │ - rsbseq r3, r6, sl, lsl #23 │ │ │ │ - rsbseq r4, r6, lr, asr #7 │ │ │ │ - rsbseq r3, r6, r2, ror #22 │ │ │ │ - rsbseq r4, r6, r0, asr #5 │ │ │ │ - rsbseq r3, r6, lr, lsr fp │ │ │ │ - ldrhteq r4, [r6], #-50 @ 0xffffffce │ │ │ │ - rsbseq r3, r6, r4, lsl fp │ │ │ │ - rsbseq r4, r6, r6, lsr #5 │ │ │ │ - rsbseq r3, r6, r6, ror #20 │ │ │ │ - rsbseq r4, r6, r6, ror #23 │ │ │ │ - rsbseq r3, r6, ip, asr #20 │ │ │ │ - rsbseq r4, r6, r0, asr r1 │ │ │ │ - rsbseq r3, r6, lr, lsr #20 │ │ │ │ - rsbseq r4, r6, lr, lsr #23 │ │ │ │ - rsbseq r3, r6, lr, asr #19 │ │ │ │ - rsbseq r4, r6, ip, asr #22 │ │ │ │ - rsbseq r3, r6, lr, ror r9 │ │ │ │ - ldrshteq r4, [r6], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r3, r6, r4, ror #18 │ │ │ │ - rsbseq r4, r6, r2, ror #21 │ │ │ │ - rsbseq r3, r6, r4, asr #18 │ │ │ │ - rsbseq r4, r6, r2, asr #21 │ │ │ │ + rsbseq r3, r6, lr, lsl lr │ │ │ │ + @ instruction: 0x00764f9c │ │ │ │ + ldrsbteq r3, [r6], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r4, r6, r4, asr pc │ │ │ │ + rsbseq r3, r6, ip, lsl #28 │ │ │ │ + rsbseq r3, r6, ip, ror #26 │ │ │ │ + rsbseq r4, r6, sl, ror #29 │ │ │ │ + rsbseq r4, r6, sl, ror r4 │ │ │ │ + ldrhteq r3, [r6], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r4, r6, r8, ror #7 │ │ │ │ + rsbseq r3, r6, ip, lsl #25 │ │ │ │ + rsbseq r4, r6, sl, asr r4 │ │ │ │ + rsbseq r3, r6, r0, asr #25 │ │ │ │ + rsbseq r3, r6, r6, lsl ip │ │ │ │ + @ instruction: 0x00764d96 │ │ │ │ + rsbseq r3, r6, sl, ror #23 │ │ │ │ + ldrshteq r4, [r6], #-62 @ 0xffffffc2 │ │ │ │ + @ instruction: 0x00763b92 │ │ │ │ + ldrsbteq r4, [r6], #-54 @ 0xffffffca │ │ │ │ + rsbseq r3, r6, sl, ror #22 │ │ │ │ + rsbseq r4, r6, r8, asr #5 │ │ │ │ + rsbseq r3, r6, r6, asr #22 │ │ │ │ + ldrhteq r4, [r6], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r3, r6, ip, lsl fp │ │ │ │ + rsbseq r4, r6, lr, lsr #5 │ │ │ │ + rsbseq r3, r6, lr, ror #20 │ │ │ │ + rsbseq r4, r6, lr, ror #23 │ │ │ │ + rsbseq r3, r6, r4, asr sl │ │ │ │ + rsbseq r4, r6, r8, asr r1 │ │ │ │ + rsbseq r3, r6, r6, lsr sl │ │ │ │ + ldrhteq r4, [r6], #-182 @ 0xffffff4a │ │ │ │ + ldrsbteq r3, [r6], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r4, r6, r4, asr fp │ │ │ │ + rsbseq r3, r6, r6, lsl #19 │ │ │ │ + rsbseq r4, r6, r4, lsl #22 │ │ │ │ + rsbseq r3, r6, ip, ror #18 │ │ │ │ + rsbseq r4, r6, sl, ror #21 │ │ │ │ + rsbseq r3, r6, ip, asr #18 │ │ │ │ + rsbseq r4, r6, sl, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe0ad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ strls r9, [r1], #-3091 @ 0xfffff3ed │ │ │ │ @@ -121743,16 +121743,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1b47760 │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf78e4478 │ │ │ │ blls 4885c8 │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r3, r6, ip, lsr #16 │ │ │ │ - rsbseq r4, r6, ip, lsr #19 │ │ │ │ + rsbseq r3, r6, r4, lsr r8 │ │ │ │ + ldrhteq r4, [r6], #-148 @ 0xffffff6c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1c4e04 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ blvs 1105220 │ │ │ │ @@ -122046,40 +122046,40 @@ │ │ │ │ @ instruction: 0xf78e300c │ │ │ │ ldmdami lr, {r0, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf78e4478 │ │ │ │ strb pc, [r4, r7, asr #17] @ │ │ │ │ addeq r5, r1, lr, lsl #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, r6, r4, lsl #16 │ │ │ │ - rsbseq r3, r6, ip, ror #13 │ │ │ │ + rsbseq r3, r6, ip, lsl #16 │ │ │ │ + ldrshteq r3, [r6], #-100 @ 0xffffff9c │ │ │ │ addeq r4, r1, r0, lsl #30 │ │ │ │ - ldrshteq r3, [r6], #-82 @ 0xffffffae │ │ │ │ - rsbseq r4, r6, r2, ror r7 │ │ │ │ - rsbseq r3, r6, r0, lsr #11 │ │ │ │ - rsbseq r4, r6, r0, lsr #14 │ │ │ │ - ldrhteq r3, [r6], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r4, r6, ip, lsr r6 │ │ │ │ - @ instruction: 0x0076349e │ │ │ │ - rsbseq r4, r6, lr, lsl r6 │ │ │ │ - rsbseq r3, r6, r0, lsl #9 │ │ │ │ - rsbseq r4, r6, r0, lsl #12 │ │ │ │ - ldrsbteq r3, [r6], #-68 @ 0xffffffbc │ │ │ │ - rsbseq r3, r6, r2, lsl #8 │ │ │ │ - rsbseq r4, r6, r2, lsl #11 │ │ │ │ - rsbseq r3, r6, r6, ror #7 │ │ │ │ - rsbseq r4, r6, r4, ror #10 │ │ │ │ - rsbseq r3, r6, r8, asr #7 │ │ │ │ - rsbseq r4, r6, r6, asr #10 │ │ │ │ - rsbseq r3, r6, sl, lsr #7 │ │ │ │ - rsbseq r4, r6, r8, lsr #10 │ │ │ │ - rsbseq r3, r6, lr, lsl #7 │ │ │ │ - rsbseq r4, r6, ip, lsl #10 │ │ │ │ - rsbseq r3, r6, r2, ror r3 │ │ │ │ - ldrshteq r4, [r6], #-64 @ 0xffffffc0 │ │ │ │ + ldrshteq r3, [r6], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r4, r6, sl, ror r7 │ │ │ │ + rsbseq r3, r6, r8, lsr #11 │ │ │ │ + rsbseq r4, r6, r8, lsr #14 │ │ │ │ + rsbseq r3, r6, r4, asr #9 │ │ │ │ + rsbseq r4, r6, r4, asr #12 │ │ │ │ + rsbseq r3, r6, r6, lsr #9 │ │ │ │ + rsbseq r4, r6, r6, lsr #12 │ │ │ │ + rsbseq r3, r6, r8, lsl #9 │ │ │ │ + rsbseq r4, r6, r8, lsl #12 │ │ │ │ + ldrsbteq r3, [r6], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r3, r6, sl, lsl #8 │ │ │ │ + rsbseq r4, r6, sl, lsl #11 │ │ │ │ + rsbseq r3, r6, lr, ror #7 │ │ │ │ + rsbseq r4, r6, ip, ror #10 │ │ │ │ + ldrsbteq r3, [r6], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r4, r6, lr, asr #10 │ │ │ │ + ldrhteq r3, [r6], #-50 @ 0xffffffce │ │ │ │ + rsbseq r4, r6, r0, lsr r5 │ │ │ │ + @ instruction: 0x00763396 │ │ │ │ + rsbseq r4, r6, r4, lsl r5 │ │ │ │ + rsbseq r3, r6, sl, ror r3 │ │ │ │ + ldrshteq r4, [r6], #-72 @ 0xffffffb8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 145320 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ pkhbtmi fp, r0, r3, lsl #1 │ │ │ │ ldrmi r4, [r5], -r9, lsl #13 │ │ │ │ @@ -122184,31 +122184,31 @@ │ │ │ │ @ instruction: 0xf6414815 │ │ │ │ @ instruction: 0xf04f413f │ │ │ │ ldrbtmi r3, [r8], #-1791 @ 0xfffff901 │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ ldmdami r2, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ ldrb pc, [r7, -pc, lsr #31] @ │ │ │ │ - rsbseq pc, r5, r0, ror r7 @ │ │ │ │ - rsbseq pc, r5, r6, asr r7 @ │ │ │ │ - rsbseq pc, r5, sl, lsr r7 @ │ │ │ │ - rsbseq pc, r5, ip, lsl r7 @ │ │ │ │ - ldrshteq pc, [r5], #-108 @ 0xffffff94 @ │ │ │ │ - ldrsbteq r3, [r6], #-20 @ 0xffffffec │ │ │ │ - rsbseq r4, r6, r4, asr r3 │ │ │ │ - rsbseq r3, r6, ip, lsr #3 │ │ │ │ - rsbseq r3, r6, lr, asr #20 │ │ │ │ - @ instruction: 0x00763190 │ │ │ │ - rsbseq r3, r6, r2, lsr sl │ │ │ │ - rsbseq r3, r6, r4, ror r1 │ │ │ │ - rsbseq r3, r6, r6, lsl sl │ │ │ │ - rsbseq r3, r6, ip, asr r1 │ │ │ │ - ldrshteq r3, [r6], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r3, r6, lr, lsr r1 │ │ │ │ - rsbseq r3, r6, r0, ror #19 │ │ │ │ + rsbseq pc, r5, r8, ror r7 @ │ │ │ │ + rsbseq pc, r5, lr, asr r7 @ │ │ │ │ + rsbseq pc, r5, r2, asr #14 │ │ │ │ + rsbseq pc, r5, r4, lsr #14 │ │ │ │ + rsbseq pc, r5, r4, lsl #14 │ │ │ │ + ldrsbteq r3, [r6], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r4, r6, ip, asr r3 │ │ │ │ + ldrhteq r3, [r6], #-20 @ 0xffffffec │ │ │ │ + rsbseq r3, r6, r6, asr sl │ │ │ │ + @ instruction: 0x00763198 │ │ │ │ + rsbseq r3, r6, sl, lsr sl │ │ │ │ + rsbseq r3, r6, ip, ror r1 │ │ │ │ + rsbseq r3, r6, lr, lsl sl │ │ │ │ + rsbseq r3, r6, r4, ror #2 │ │ │ │ + rsbseq r3, r6, r6, lsl #20 │ │ │ │ + rsbseq r3, r6, r6, asr #2 │ │ │ │ + rsbseq r3, r6, r8, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xf8df4617 │ │ │ │ ldrmi r2, [ip], -ip, ror #8 │ │ │ │ strbtcc pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -122491,51 +122491,51 @@ │ │ │ │ @ instruction: 0x4632f6fb │ │ │ │ @ instruction: 0xf641a906 │ │ │ │ @ instruction: 0xf78c3371 │ │ │ │ @ instruction: 0xe648fd95 │ │ │ │ ldmib sl, {r0, r1, r2, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r4, r1, ip, ror r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq pc, r5, ip, asr r5 @ │ │ │ │ - rsbseq r3, r6, r8, lsl #1 │ │ │ │ - rsbseq r3, r6, sl, asr #18 │ │ │ │ - ldrsbteq r3, [r6], #-4 │ │ │ │ - rsbseq r4, r6, r0, lsl #3 │ │ │ │ + rsbseq pc, r5, r4, ror #10 │ │ │ │ + @ instruction: 0x00763090 │ │ │ │ + rsbseq r3, r6, r2, asr r9 │ │ │ │ + ldrsbteq r3, [r6], #-12 │ │ │ │ + rsbseq r4, r6, r8, lsl #3 │ │ │ │ addeq r4, r1, r6, lsl #17 │ │ │ │ - rsbseq r4, r6, sl, lsr r1 │ │ │ │ - rsbseq r2, r6, r0, lsr #31 │ │ │ │ - rsbseq r4, r6, r0, lsr #2 │ │ │ │ - rsbseq r4, r6, r8, lsl #2 │ │ │ │ - rsbseq r2, r6, ip, lsl #31 │ │ │ │ - ldrsbteq r2, [r6], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r4, r6, r6, asr r0 │ │ │ │ - rsbseq r4, r6, lr, lsr r0 │ │ │ │ - rsbseq r2, r6, sl, lsl #29 │ │ │ │ - rsbseq r4, r6, sl │ │ │ │ - ldrshteq r3, [r6], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r2, r6, r4, asr #28 │ │ │ │ - rsbseq r3, r6, r4, asr #31 │ │ │ │ - rsbseq r2, r6, sl, lsr #28 │ │ │ │ - rsbseq r3, r6, ip, asr #13 │ │ │ │ - rsbseq r2, r6, r0, asr #27 │ │ │ │ - rsbseq r3, r6, r0, asr #30 │ │ │ │ - rsbseq r2, r6, r6, lsr #27 │ │ │ │ - rsbseq r3, r6, lr, ror #7 │ │ │ │ - rsbseq r2, r6, r8, lsl #27 │ │ │ │ - rsbseq r3, r6, r6, lsl #30 │ │ │ │ - rsbseq r2, r6, lr, ror #26 │ │ │ │ - rsbseq r3, r6, ip, ror #29 │ │ │ │ - rsbseq r2, r6, r2, asr #26 │ │ │ │ - rsbseq r3, r6, r2, asr #29 │ │ │ │ - @ instruction: 0x00762d9c │ │ │ │ - ldrshteq r2, [r6], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r3, r6, r0, lsl r6 │ │ │ │ - ldrhteq r2, [r6], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r3, r6, r6, lsr lr │ │ │ │ - rsbseq r2, r6, ip, lsl #26 │ │ │ │ + rsbseq r4, r6, r2, asr #2 │ │ │ │ + rsbseq r2, r6, r8, lsr #31 │ │ │ │ + rsbseq r4, r6, r8, lsr #2 │ │ │ │ + rsbseq r4, r6, r0, lsl r1 │ │ │ │ + @ instruction: 0x00762f94 │ │ │ │ + ldrsbteq r2, [r6], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r4, r6, lr, asr r0 │ │ │ │ + rsbseq r4, r6, r6, asr #32 │ │ │ │ + @ instruction: 0x00762e92 │ │ │ │ + rsbseq r4, r6, r2, lsl r0 │ │ │ │ + ldrshteq r3, [r6], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r2, r6, ip, asr #28 │ │ │ │ + rsbseq r3, r6, ip, asr #31 │ │ │ │ + rsbseq r2, r6, r2, lsr lr │ │ │ │ + ldrsbteq r3, [r6], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r2, r6, r8, asr #27 │ │ │ │ + rsbseq r3, r6, r8, asr #30 │ │ │ │ + rsbseq r2, r6, lr, lsr #27 │ │ │ │ + ldrshteq r3, [r6], #-54 @ 0xffffffca │ │ │ │ + @ instruction: 0x00762d90 │ │ │ │ + rsbseq r3, r6, lr, lsl #30 │ │ │ │ + rsbseq r2, r6, r6, ror sp │ │ │ │ + ldrshteq r3, [r6], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r2, r6, sl, asr #26 │ │ │ │ + rsbseq r3, r6, sl, asr #29 │ │ │ │ + rsbseq r2, r6, r4, lsr #27 │ │ │ │ + rsbseq r2, r6, r4, lsl #26 │ │ │ │ + rsbseq r3, r6, r8, lsl r6 │ │ │ │ + ldrhteq r2, [r6], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r3, r6, lr, lsr lr │ │ │ │ + rsbseq r2, r6, r4, lsl sp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r1], r2, lsl #1 │ │ │ │ strmi r6, [pc], -r8, asr #17 │ │ │ │ @ instruction: 0x469a4615 │ │ │ │ @@ -122627,25 +122627,25 @@ │ │ │ │ ldr r9, [r7, r1, lsl #22] │ │ │ │ @ instruction: 0xf641480e │ │ │ │ ldrbtmi r3, [r8], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ stmdami ip, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ @ instruction: 0xe7b2fc39 │ │ │ │ - rsbseq pc, r5, r6, asr r0 @ │ │ │ │ - rsbseq r2, r6, sl, ror #21 │ │ │ │ - rsbseq r3, r6, r8, ror #8 │ │ │ │ - ldrhteq r2, [r6], #-160 @ 0xffffff60 │ │ │ │ - rsbseq r3, r6, r0, lsr ip │ │ │ │ - @ instruction: 0x00762a92 │ │ │ │ - rsbseq r3, r6, r2, lsl ip │ │ │ │ - rsbseq r2, r6, lr, ror #20 │ │ │ │ - rsbseq r3, r6, lr, ror #23 │ │ │ │ - rsbseq r2, r6, r2, asr sl │ │ │ │ - ldrshteq r3, [r6], #-36 @ 0xffffffdc │ │ │ │ + rsbseq pc, r5, lr, asr r0 @ │ │ │ │ + ldrshteq r2, [r6], #-162 @ 0xffffff5e │ │ │ │ + rsbseq r3, r6, r0, ror r4 │ │ │ │ + ldrhteq r2, [r6], #-168 @ 0xffffff58 │ │ │ │ + rsbseq r3, r6, r8, lsr ip │ │ │ │ + @ instruction: 0x00762a9a │ │ │ │ + rsbseq r3, r6, sl, lsl ip │ │ │ │ + rsbseq r2, r6, r6, ror sl │ │ │ │ + ldrshteq r3, [r6], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r2, r6, sl, asr sl │ │ │ │ + ldrshteq r3, [r6], #-44 @ 0xffffffd4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi a1c18c │ │ │ │ addlt r4, r2, r6, lsr #22 │ │ │ │ @ instruction: 0x460f447a │ │ │ │ @@ -122683,19 +122683,19 @@ │ │ │ │ @ instruction: 0xf0a24630 │ │ │ │ @ instruction: 0x4669f579 │ │ │ │ pli [r4, r9, ror r0] │ │ │ │ @ instruction: 0xf787e7d4 │ │ │ │ svclt 0x0000e85c │ │ │ │ addeq r4, r1, ip, lsr #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq r2, [r6], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r3, r6, r6, asr fp │ │ │ │ + ldrsbteq r2, [r6], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r3, r6, lr, asr fp │ │ │ │ addeq r4, r1, r0, ror r2 │ │ │ │ - @ instruction: 0x00762990 │ │ │ │ - rsbseq r3, r6, r0, lsl fp │ │ │ │ + @ instruction: 0x00762998 │ │ │ │ + rsbseq r3, r6, r8, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d1, d12 │ │ │ │ stmdbmi sl, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122704,17 +122704,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvncc pc, r1, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff9c8668 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx fe8c8672 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq lr, r5, r0, ror #27 │ │ │ │ - rsbseq r2, r6, r0, lsr #18 │ │ │ │ - rsbseq r3, r6, r2, asr #3 │ │ │ │ + rsbseq lr, r5, r8, ror #27 │ │ │ │ + rsbseq r2, r6, r8, lsr #18 │ │ │ │ + rsbseq r3, r6, sl, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1a54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d1, d12 │ │ │ │ stmdbmi sl, {r0, r1, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122723,17 +122723,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnpl pc, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff0486b4 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 1f486be │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - @ instruction: 0x0075ed94 │ │ │ │ - ldrsbteq r2, [r6], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r3, r6, r6, ror r1 │ │ │ │ + @ instruction: 0x0075ed9c │ │ │ │ + ldrsbteq r2, [r6], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r3, r6, lr, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe1aa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ mcr2 3, 3, pc, cr14, cr1, {3} @ │ │ │ │ @@ -122756,19 +122756,19 @@ │ │ │ │ tstpmi r7, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1fc8738 │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ blx ec8742 │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbseq lr, r5, r2, asr #26 │ │ │ │ - rsbseq r2, r6, r2, ror r8 │ │ │ │ - ldrshteq r3, [r6], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r2, r6, r0, asr r8 │ │ │ │ - ldrshteq r3, [r6], #-2 │ │ │ │ + rsbseq lr, r5, sl, asr #26 │ │ │ │ + rsbseq r2, r6, sl, ror r8 │ │ │ │ + ldrshteq r3, [r6], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r2, r6, r8, asr r8 │ │ │ │ + ldrshteq r3, [r6], #-10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe1b2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ mcr2 3, 1, pc, cr8, cr1, {3} @ │ │ │ │ @@ -122791,19 +122791,19 @@ │ │ │ │ msrmi R9_fiq, r1 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx e487c4 │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ blx ffd487cc │ │ │ │ svclt 0x0000e7df │ │ │ │ - ldrhteq lr, [r5], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r2, r6, r6, ror #15 │ │ │ │ - rsbseq r3, r6, r6, ror #18 │ │ │ │ - rsbseq r2, r6, r4, asr #15 │ │ │ │ - rsbseq r3, r6, r6, rrx │ │ │ │ + ldrhteq lr, [r5], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r2, r6, lr, ror #15 │ │ │ │ + rsbseq r3, r6, lr, ror #18 │ │ │ │ + rsbseq r2, r6, ip, asr #15 │ │ │ │ + rsbseq r3, r6, lr, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1bb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d1, d12 │ │ │ │ stmdbmi fp, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122813,17 +122813,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r4, [r8], #-319 @ 0xfffffec1 │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ stmdami r5, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ @ instruction: 0xf04ffac7 │ │ │ │ ldclt 0, cr3, [r0, #-1020] @ 0xfffffc04 │ │ │ │ - rsbseq lr, r5, r0, lsr ip │ │ │ │ - rsbseq r2, r6, lr, ror #14 │ │ │ │ - rsbseq r3, r6, r0, lsl r0 │ │ │ │ + rsbseq lr, r5, r8, lsr ip │ │ │ │ + rsbseq r2, r6, r6, ror r7 │ │ │ │ + rsbseq r3, r6, r8, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d1, d12 │ │ │ │ stmdbmi fp, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122833,17 +122833,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r4, [r8], #-343 @ 0xfffffea9 │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ stmdami r5, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ mulcs r0, pc, sl @ │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq lr, r5, r0, ror #23 │ │ │ │ - rsbseq r2, r6, lr, lsl r7 │ │ │ │ - rsbseq r2, r6, r0, asr #31 │ │ │ │ + rsbseq lr, r5, r8, ror #23 │ │ │ │ + rsbseq r2, r6, r6, lsr #14 │ │ │ │ + rsbseq r2, r6, r8, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d1, d12 │ │ │ │ stmdbmi fp, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122853,17 +122853,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r4, [r8], #-367 @ 0xfffffe91 │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ andcs pc, r0, r7, ror sl @ │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x0075eb90 │ │ │ │ - rsbseq r2, r6, lr, asr #13 │ │ │ │ - rsbseq r2, r6, r0, ror pc │ │ │ │ + @ instruction: 0x0075eb98 │ │ │ │ + ldrsbteq r2, [r6], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r2, r6, r8, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d1, d12 │ │ │ │ stmdbmi fp, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -122873,17 +122873,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r4, [r8], #-391 @ 0xfffffe79 │ │ │ │ @ instruction: 0xf78d300c │ │ │ │ stmdami r5, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ andcs pc, r0, pc, asr #20 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq lr, r5, r0, asr #22 │ │ │ │ - rsbseq r2, r6, lr, ror r6 │ │ │ │ - rsbseq r2, r6, r0, lsr #30 │ │ │ │ + rsbseq lr, r5, r8, asr #22 │ │ │ │ + rsbseq r2, r6, r6, lsl #13 │ │ │ │ + rsbseq r2, r6, r8, lsr #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe1cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmiavs r8, {r1, r2, r9, sl, lr}^ │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ vmin.u d20, d1, d13 │ │ │ │ @@ -122917,19 +122917,19 @@ │ │ │ │ bicsle r2, r1, r0, lsl #18 │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ @ instruction: 0x463a4630 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ blx 1248b5a │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq lr, r5, r8, ror #21 │ │ │ │ - rsbseq r2, r6, lr, lsl #12 │ │ │ │ - rsbseq r3, r6, lr, lsl #15 │ │ │ │ - ldrshteq r2, [r6], #-80 @ 0xffffffb0 │ │ │ │ - @ instruction: 0x00762e92 │ │ │ │ + ldrshteq lr, [r5], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r2, r6, r6, lsl r6 │ │ │ │ + @ instruction: 0x00763796 │ │ │ │ + ldrshteq r2, [r6], #-88 @ 0xffffffa8 │ │ │ │ + @ instruction: 0x00762e9a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 121c604 │ │ │ │ blmi 121c62c │ │ │ │ addlt r4, r7, sl, ror r4 │ │ │ │ @@ -122999,20 +122999,20 @@ │ │ │ │ @ instruction: 0xf0a24620 │ │ │ │ ldrtmi pc, [r9], -r1, lsl #6 @ │ │ │ │ @ instruction: 0xf0792401 │ │ │ │ @ instruction: 0xe796f45b │ │ │ │ stcl 7, cr15, [r2, #536]! @ 0x218 │ │ │ │ addeq r3, r1, ip, lsr lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq lr, r5, lr, lsl sl │ │ │ │ + rsbseq lr, r5, r6, lsr #20 │ │ │ │ strdeq r3, [r1], sl │ │ │ │ - rsbseq r2, r6, ip, lsr #10 │ │ │ │ - rsbseq r3, r6, ip, lsr #13 │ │ │ │ - rsbseq r2, r6, r2, lsl r5 │ │ │ │ - ldrhteq r2, [r6], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r2, r6, r4, lsr r5 │ │ │ │ + ldrhteq r3, [r6], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r2, r6, sl, lsl r5 │ │ │ │ + ldrhteq r2, [r6], #-220 @ 0xffffff24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl febe1efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ mcrr2 3, 7, pc, r2, cr1 @ │ │ │ │ ldrbtmi r4, [r9], #-2325 @ 0xfffff6eb │ │ │ │ @@ -123032,17 +123032,17 @@ │ │ │ │ mvnmi pc, r1, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf856f78d │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf912f78d │ │ │ │ svclt 0x0000e7dd │ │ │ │ ... │ │ │ │ - rsbseq lr, r5, sl, ror #17 │ │ │ │ - rsbseq r2, r6, r4, lsl #8 │ │ │ │ - rsbseq r2, r6, r6, lsr #25 │ │ │ │ + ldrshteq lr, [r5], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r2, r6, ip, lsl #8 │ │ │ │ + rsbseq r2, r6, lr, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl febe1f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ stc2 3, cr15, [r4], {113} @ 0x71 │ │ │ │ ldrbtmi r4, [r9], #-2326 @ 0xfffff6ea │ │ │ │ @@ -123063,17 +123063,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf818f78d │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf8d4f78d │ │ │ │ svclt 0x0000e7dd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq lr, r5, lr, ror #16 │ │ │ │ - rsbseq r2, r6, r8, lsl #7 │ │ │ │ - rsbseq r2, r6, sl, lsr #24 │ │ │ │ + rsbseq lr, r5, r6, ror r8 │ │ │ │ + @ instruction: 0x00762390 │ │ │ │ + rsbseq r2, r6, r2, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe1ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d1, d12 │ │ │ │ stmdbmi fp, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -123083,17 +123083,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r5, [r8], #-289 @ 0xfffffedf │ │ │ │ @ instruction: 0xf78c300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ andcs pc, r0, r7, lsr #17 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq lr, [r5], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r2, r6, lr, lsr #6 │ │ │ │ - ldrsbteq r2, [r6], #-176 @ 0xffffff50 │ │ │ │ + ldrshteq lr, [r5], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r2, r6, r6, lsr r3 │ │ │ │ + ldrsbteq r2, [r6], #-184 @ 0xffffff48 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe2048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u d20, d1, d12 │ │ │ │ stmdbmi fp, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7874479 │ │ │ │ @@ -123103,17 +123103,17 @@ │ │ │ │ @ instruction: 0xf6414807 │ │ │ │ ldrbtmi r5, [r8], #-315 @ 0xfffffec5 │ │ │ │ @ instruction: 0xf78c300c │ │ │ │ stmdami r5, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf78d4478 │ │ │ │ andcs pc, r0, pc, ror r8 @ │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq lr, r5, r0, lsr #15 │ │ │ │ - ldrsbteq r2, [r6], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r2, r6, r0, lsl #23 │ │ │ │ + rsbseq lr, r5, r8, lsr #15 │ │ │ │ + rsbseq r2, r6, r6, ror #5 │ │ │ │ + rsbseq r2, r6, r8, lsl #23 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ push {r0, r1, r4, r7, fp, sp, lr} │ │ │ │ stmvs lr, {r4, r5, r6, r7, r8, lr} │ │ │ │ @ instruction: 0xd125429e │ │ │ │ stcle 14, cr2, [r6, #-0] │ │ │ │ stmdavs sl, {r2, r4, r9, sl, lr} │ │ │ │ @@ -123198,15 +123198,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf786bd30 │ │ │ │ svclt 0x0000ec52 │ │ │ │ addeq r3, r1, sl, asr sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, r6, lr, ror #22 │ │ │ │ + rsbseq r2, r6, r6, ror fp │ │ │ │ addeq r3, r1, r0, lsr #20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -123279,19 +123279,19 @@ │ │ │ │ blmi 3257b4 >::_M_default_append(unsigned int)@@Base+0x9feb0> │ │ │ │ cmppvc pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ addseq r4, r2, fp, ror r4 │ │ │ │ @ instruction: 0xf806f78a │ │ │ │ cmnvs r3, r0, lsl #6 │ │ │ │ svclt 0x0000e7ea │ │ │ │ - rsbseq r2, r6, r2, ror #21 │ │ │ │ - rsbseq r2, r6, lr, ror #20 │ │ │ │ - rsbseq r2, r6, sl, asr sl │ │ │ │ - ldrsbteq r3, [r6], #-22 @ 0xffffffea │ │ │ │ - rsbseq r2, r6, r0, lsl #20 │ │ │ │ + rsbseq r2, r6, sl, ror #21 │ │ │ │ + rsbseq r2, r6, r6, ror sl │ │ │ │ + rsbseq r2, r6, r2, ror #20 │ │ │ │ + ldrsbteq r3, [r6], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r2, r6, r8, lsl #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ @ instruction: 0xf099460c │ │ │ │ stmdacs r0, {r0, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -123351,24 +123351,24 @@ │ │ │ │ strtmi r4, [r9], -lr, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r4, #560] @ 0x230 │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 7, 8, cr15, cr14, cr12, {4} │ │ │ │ svclt 0x0000e7ef │ │ │ │ - rsbseq r2, r6, r6, lsr #19 │ │ │ │ + rsbseq r2, r6, lr, lsr #19 │ │ │ │ @ instruction: 0xfffffd4d │ │ │ │ @ instruction: 0xfffffcdf │ │ │ │ @ instruction: 0xfffffcd5 │ │ │ │ - rsbseq r2, r6, ip, asr #18 │ │ │ │ - rsbseq r3, r6, r8, asr #1 │ │ │ │ - rsbseq r2, r6, r2, lsr #18 │ │ │ │ - @ instruction: 0x0076309c │ │ │ │ - rsbseq r2, r6, r4, lsl #18 │ │ │ │ - rsbseq r3, r6, lr, ror r0 │ │ │ │ + rsbseq r2, r6, r4, asr r9 │ │ │ │ + ldrsbteq r3, [r6], #-0 │ │ │ │ + rsbseq r2, r6, sl, lsr #18 │ │ │ │ + rsbseq r3, r6, r4, lsr #1 │ │ │ │ + rsbseq r2, r6, ip, lsl #18 │ │ │ │ + rsbseq r3, r6, r6, lsl #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe2494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r7], #-864 @ 0xfffffca0 │ │ │ │ blmi e774b8 │ │ │ │ ldrbtmi r4, [ip], #-1557 @ 0xfffff9eb │ │ │ │ stmdbge r4, {r1, r3, r9, sl, lr} │ │ │ │ @@ -123422,22 +123422,22 @@ │ │ │ │ @ instruction: 0xf78c300c │ │ │ │ stmdami ip, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf78c4478 │ │ │ │ str pc, [sp, r3, lsl #28]! │ │ │ │ addeq r3, r1, sl, asr r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, r6, lr, lsl #17 │ │ │ │ - rsbseq r3, r6, sl │ │ │ │ + @ instruction: 0x00762896 │ │ │ │ + rsbseq r3, r6, r2, lsl r0 │ │ │ │ addeq r3, r1, r4, lsr #14 │ │ │ │ - rsbseq r2, r6, sl, lsr r8 │ │ │ │ - ldrhteq r2, [r6], #-246 @ 0xffffff0a │ │ │ │ - ldrshteq r2, [r6], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r2, r6, lr, ror #15 │ │ │ │ - rsbseq r2, r6, r8, ror #30 │ │ │ │ + rsbseq r2, r6, r2, asr #16 │ │ │ │ + ldrhteq r2, [r6], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r2, r6, r4, lsl #16 │ │ │ │ + ldrshteq r2, [r6], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r2, r6, r0, ror pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 146860 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xb0994ad9 │ │ │ │ @ instruction: 0x26004bd9 │ │ │ │ @@ -123657,22 +123657,22 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ addeq r3, r1, r0, asr #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r3, r1, r6, lsr #12 │ │ │ │ addeq r3, r1, r2, lsl r6 │ │ │ │ - rsbseq r5, r8, sl, ror sl │ │ │ │ - @ instruction: 0x00762692 │ │ │ │ - rsbseq r2, r6, lr, lsl #28 │ │ │ │ - rsbseq r2, r6, ip, asr r6 │ │ │ │ - ldrshteq lr, [r5], #-6 │ │ │ │ - rsbseq r2, r6, lr, asr #12 │ │ │ │ - rsbseq r2, r6, r6, asr r5 │ │ │ │ - ldrsbteq r2, [r6], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r5, r8, r2, lsl #21 │ │ │ │ + @ instruction: 0x0076269a │ │ │ │ + rsbseq r2, r6, r6, lsl lr │ │ │ │ + rsbseq r2, r6, r4, ror #12 │ │ │ │ + ldrshteq lr, [r5], #-14 │ │ │ │ + rsbseq r2, r6, r6, asr r6 │ │ │ │ + rsbseq r2, r6, lr, asr r5 │ │ │ │ + ldrsbteq r2, [r6], #-202 @ 0xffffff36 │ │ │ │ bcs 1f2788 │ │ │ │ mcrge 4, 2, pc, cr8, cr15, {1} @ │ │ │ │ blcs a61e4 │ │ │ │ andhi pc, r6, #0 │ │ │ │ movwcs sl, #2325 @ 0x915 │ │ │ │ tstls lr, r3, lsl sl │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ @@ -124307,85 +124307,85 @@ │ │ │ │ vadd.i8 q10, q0, │ │ │ │ ldrbtmi r2, [r8], #-371 @ 0xfffffe8d │ │ │ │ @ instruction: 0xf78b300c │ │ │ │ stmdami r9, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xff16f78b │ │ │ │ stmdblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x00762398 │ │ │ │ - ldrsbteq r2, [r6], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r2, r6, r2, asr sl │ │ │ │ - rsbseq r2, r6, ip, lsr #5 │ │ │ │ - rsbseq r2, r6, r6, lsr #20 │ │ │ │ - @ instruction: 0x00762290 │ │ │ │ - rsbseq r2, r6, r8, lsl #20 │ │ │ │ - rsbseq r2, r6, lr, ror #4 │ │ │ │ - rsbseq r2, r6, r8, ror #19 │ │ │ │ - rsbseq r2, r6, r0, asr #4 │ │ │ │ - ldrhteq r2, [r6], #-154 @ 0xffffff66 │ │ │ │ - ldrshteq r2, [r6], #-30 @ 0xffffffe2 │ │ │ │ - ldrsbteq r2, [r6], #-16 │ │ │ │ - rsbseq r2, r6, lr, lsl r1 │ │ │ │ - @ instruction: 0x00762898 │ │ │ │ - ldrshteq r2, [r6], #-14 │ │ │ │ - rsbseq r2, r6, r6, ror r8 │ │ │ │ - rsbseq r2, r6, r8, lsr r0 │ │ │ │ - ldrhteq r2, [r6], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r2, r6, ip, lsl r0 │ │ │ │ - @ instruction: 0x00762794 │ │ │ │ - ldrshteq r1, [r6], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r2, r6, r8, ror r7 │ │ │ │ - rsbseq r1, r6, ip, lsr #31 │ │ │ │ - rsbseq r2, r6, r4, lsr #14 │ │ │ │ - andeq r0, r0, r4, lsr r9 │ │ │ │ - rsbseq r1, r6, r8, lsl pc │ │ │ │ - @ instruction: 0x00762692 │ │ │ │ - ldrshteq r1, [r6], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r1, r6, ip, ror #26 │ │ │ │ - rsbseq r2, r6, r8, ror #9 │ │ │ │ - rsbseq r1, r6, r0, lsl #26 │ │ │ │ - rsbseq r2, r6, r0, lsl #9 │ │ │ │ - rsbseq r1, r6, lr, lsr #25 │ │ │ │ - rsbseq r2, r6, sl, lsr #8 │ │ │ │ - @ instruction: 0x00761c92 │ │ │ │ - rsbseq r2, r6, lr, lsl #8 │ │ │ │ - rsbseq r1, r6, r6, ror ip │ │ │ │ - ldrshteq r2, [r6], #-50 @ 0xffffffce │ │ │ │ - rsbseq r1, r6, sl, asr ip │ │ │ │ - ldrsbteq r2, [r6], #-54 @ 0xffffffca │ │ │ │ - rsbseq r1, r6, r8, lsr #24 │ │ │ │ - rsbseq r2, r6, r4, lsr #7 │ │ │ │ - rsbseq r1, r6, ip, lsl #24 │ │ │ │ - rsbseq r2, r6, r8, lsl #7 │ │ │ │ - ldrshteq r1, [r6], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r2, r6, ip, ror #6 │ │ │ │ - ldrsbteq r1, [r6], #-180 @ 0xffffff4c │ │ │ │ - rsbseq r2, r6, r0, asr r3 │ │ │ │ - ldrhteq r1, [r6], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r2, r6, r4, lsr r3 │ │ │ │ - @ instruction: 0x00761b9c │ │ │ │ - rsbseq r2, r6, r8, lsl r3 │ │ │ │ - ldrshteq r1, [r6], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r2, r6, r0, lsr #7 │ │ │ │ + rsbseq r2, r6, r0, ror #5 │ │ │ │ + rsbseq r2, r6, sl, asr sl │ │ │ │ + ldrhteq r2, [r6], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r2, r6, lr, lsr #20 │ │ │ │ + @ instruction: 0x00762298 │ │ │ │ + rsbseq r2, r6, r0, lsl sl │ │ │ │ rsbseq r2, r6, r6, ror r2 │ │ │ │ - ldrsbteq r1, [r6], #-164 @ 0xffffff5c │ │ │ │ - rsbseq r2, r6, r0, asr r2 │ │ │ │ - ldrhteq r1, [r6], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r2, r6, r4, lsr r2 │ │ │ │ - @ instruction: 0x00761a9c │ │ │ │ - rsbseq r2, r6, r8, lsl r2 │ │ │ │ - rsbseq r1, r6, r0, lsl #21 │ │ │ │ - ldrshteq r2, [r6], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r1, r6, r6, ror #20 │ │ │ │ - rsbseq r2, r6, r2, ror #3 │ │ │ │ - rsbseq r1, r6, sl, asr #20 │ │ │ │ - rsbseq r2, r6, r6, asr #3 │ │ │ │ - rsbseq r1, r6, lr, lsr #20 │ │ │ │ - rsbseq r2, r6, sl, lsr #3 │ │ │ │ - rsbseq r1, r6, r2, lsl sl │ │ │ │ - rsbseq r2, r6, lr, lsl #3 │ │ │ │ + ldrshteq r2, [r6], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r2, r6, r8, asr #4 │ │ │ │ + rsbseq r2, r6, r2, asr #19 │ │ │ │ + rsbseq r2, r6, r6, lsl #4 │ │ │ │ + ldrsbteq r2, [r6], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r2, r6, r6, lsr #2 │ │ │ │ + rsbseq r2, r6, r0, lsr #17 │ │ │ │ + rsbseq r2, r6, r6, lsl #2 │ │ │ │ + rsbseq r2, r6, lr, ror r8 │ │ │ │ + rsbseq r2, r6, r0, asr #32 │ │ │ │ + ldrhteq r2, [r6], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r2, r6, r4, lsr #32 │ │ │ │ + @ instruction: 0x0076279c │ │ │ │ + rsbseq r2, r6, r6 │ │ │ │ + rsbseq r2, r6, r0, lsl #15 │ │ │ │ + ldrhteq r1, [r6], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r2, r6, ip, lsr #14 │ │ │ │ + andeq r0, r0, r4, lsr r9 │ │ │ │ + rsbseq r1, r6, r0, lsr #30 │ │ │ │ + @ instruction: 0x0076269a │ │ │ │ + ldrshteq r1, [r6], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r1, r6, r4, ror sp │ │ │ │ + ldrshteq r2, [r6], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r1, r6, r8, lsl #26 │ │ │ │ + rsbseq r2, r6, r8, lsl #9 │ │ │ │ + ldrhteq r1, [r6], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r2, r6, r2, lsr r4 │ │ │ │ + @ instruction: 0x00761c9a │ │ │ │ + rsbseq r2, r6, r6, lsl r4 │ │ │ │ + rsbseq r1, r6, lr, ror ip │ │ │ │ + ldrshteq r2, [r6], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r1, r6, r2, ror #24 │ │ │ │ + ldrsbteq r2, [r6], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r1, r6, r0, lsr ip │ │ │ │ + rsbseq r2, r6, ip, lsr #7 │ │ │ │ + rsbseq r1, r6, r4, lsl ip │ │ │ │ + @ instruction: 0x00762390 │ │ │ │ + ldrshteq r1, [r6], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r2, r6, r4, ror r3 │ │ │ │ + ldrsbteq r1, [r6], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r2, r6, r8, asr r3 │ │ │ │ + rsbseq r1, r6, r0, asr #23 │ │ │ │ + rsbseq r2, r6, ip, lsr r3 │ │ │ │ + rsbseq r1, r6, r4, lsr #23 │ │ │ │ + rsbseq r2, r6, r0, lsr #6 │ │ │ │ + rsbseq r1, r6, r2, lsl #22 │ │ │ │ + rsbseq r2, r6, lr, ror r2 │ │ │ │ + ldrsbteq r1, [r6], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r2, r6, r8, asr r2 │ │ │ │ + rsbseq r1, r6, r0, asr #21 │ │ │ │ + rsbseq r2, r6, ip, lsr r2 │ │ │ │ + rsbseq r1, r6, r4, lsr #21 │ │ │ │ + rsbseq r2, r6, r0, lsr #4 │ │ │ │ + rsbseq r1, r6, r8, lsl #21 │ │ │ │ + rsbseq r2, r6, r4, lsl #4 │ │ │ │ + rsbseq r1, r6, lr, ror #20 │ │ │ │ + rsbseq r2, r6, sl, ror #3 │ │ │ │ + rsbseq r1, r6, r2, asr sl │ │ │ │ + rsbseq r2, r6, lr, asr #3 │ │ │ │ + rsbseq r1, r6, r6, lsr sl │ │ │ │ + ldrhteq r2, [r6], #-18 @ 0xffffffee │ │ │ │ + rsbseq r1, r6, sl, lsl sl │ │ │ │ + @ instruction: 0x00762196 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe3478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ffb50160 │ │ │ │ blmi ffb784b8 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -124618,69 +124618,69 @@ │ │ │ │ cdpcc 14, 1, cr2, cr1, cr11, {0} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ addeq r2, r1, r6, ror r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x00761896 │ │ │ │ + @ instruction: 0x0076189e │ │ │ │ @ instruction: 0xfffff0eb │ │ │ │ @ instruction: 0xffffecc1 │ │ │ │ @ instruction: 0xffffeca5 │ │ │ │ @ instruction: 0xffffeca7 │ │ │ │ - rsbseq r1, r6, lr, lsr #18 │ │ │ │ - rsbseq r1, r6, r6, lsl #19 │ │ │ │ + rsbseq r1, r6, r6, lsr r9 │ │ │ │ + rsbseq r1, r6, lr, lsl #19 │ │ │ │ andeq r0, r0, r7, lsl #8 │ │ │ │ - rsbseq r1, r6, r6, lsr r8 │ │ │ │ - ldrhteq r1, [r6], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r1, r6, lr, lsr r8 │ │ │ │ + ldrhteq r1, [r6], #-250 @ 0xffffff06 │ │ │ │ addeq r2, r1, ip, asr #13 │ │ │ │ - rsbseq r1, r6, r2, lsl #16 │ │ │ │ - rsbseq r1, r6, lr, ror pc │ │ │ │ + rsbseq r1, r6, sl, lsl #16 │ │ │ │ + rsbseq r1, r6, r6, lsl #31 │ │ │ │ @ instruction: 0xffffec05 │ │ │ │ @ instruction: 0xffffeddb │ │ │ │ - rsbseq r1, r6, r4, asr #15 │ │ │ │ - rsbseq r1, r6, r0, asr #30 │ │ │ │ - rsbseq r1, r6, sl, lsr #15 │ │ │ │ - rsbseq r1, r6, r6, lsr #30 │ │ │ │ + rsbseq r1, r6, ip, asr #15 │ │ │ │ + rsbseq r1, r6, r8, asr #30 │ │ │ │ + ldrhteq r1, [r6], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r1, r6, lr, lsr #30 │ │ │ │ @ instruction: 0xffffec45 │ │ │ │ @ instruction: 0xffffebb7 │ │ │ │ - rsbseq r1, r6, ip, ror #14 │ │ │ │ - rsbseq r1, r6, r8, ror #29 │ │ │ │ - rsbseq r1, r6, r2, asr r7 │ │ │ │ - rsbseq r1, r6, lr, asr #29 │ │ │ │ - rsbseq r1, r6, lr, asr r8 │ │ │ │ - ldrhteq r1, [r6], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r1, r6, r8, lsl r7 │ │ │ │ - @ instruction: 0x00761e94 │ │ │ │ - rsbseq r1, r6, r0, lsr #17 │ │ │ │ - rsbseq r1, r6, r6, ror #17 │ │ │ │ - ldrsbteq r1, [r6], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r1, r6, sl, asr lr │ │ │ │ - rsbseq r1, r6, r0, asr #13 │ │ │ │ - rsbseq r1, r6, sl, lsr lr │ │ │ │ - ldrhteq r1, [r6], #-132 @ 0xffffff7c │ │ │ │ - ldrshteq r1, [r6], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r1, r6, sl, ror r6 │ │ │ │ - ldrshteq r1, [r6], #-214 @ 0xffffff2a │ │ │ │ - ldrsbteq r1, [r6], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r1, r6, sl, lsl r9 │ │ │ │ - rsbseq r1, r6, r2, lsr r6 │ │ │ │ - rsbseq r1, r6, lr, lsr #27 │ │ │ │ - rsbseq r1, r6, sl, lsr r9 │ │ │ │ - ldrshteq r1, [r6], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r1, r6, ip, ror #11 │ │ │ │ - rsbseq r1, r6, r8, ror #26 │ │ │ │ - rsbseq r1, r6, sl, lsl r9 │ │ │ │ - rsbseq r1, r6, r8, lsr #18 │ │ │ │ - rsbseq r1, r6, r8, lsr #11 │ │ │ │ - rsbseq r1, r6, r4, lsr #26 │ │ │ │ - rsbseq r1, r6, r8, lsl #18 │ │ │ │ - rsbseq r1, r6, sl, asr #18 │ │ │ │ - rsbseq r1, r6, lr, asr r5 │ │ │ │ - ldrsbteq r1, [r6], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r1, r6, r4, ror r7 │ │ │ │ + ldrshteq r1, [r6], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r1, r6, sl, asr r7 │ │ │ │ + ldrsbteq r1, [r6], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r1, r6, r6, ror #16 │ │ │ │ + ldrhteq r1, [r6], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r1, r6, r0, lsr #14 │ │ │ │ + @ instruction: 0x00761e9c │ │ │ │ + rsbseq r1, r6, r8, lsr #17 │ │ │ │ + rsbseq r1, r6, lr, ror #17 │ │ │ │ + rsbseq r1, r6, r6, ror #13 │ │ │ │ + rsbseq r1, r6, r2, ror #28 │ │ │ │ + rsbseq r1, r6, r8, asr #13 │ │ │ │ + rsbseq r1, r6, r2, asr #28 │ │ │ │ + ldrhteq r1, [r6], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r1, r6, r2, lsl #18 │ │ │ │ + rsbseq r1, r6, r2, lsl #13 │ │ │ │ + ldrshteq r1, [r6], #-222 @ 0xffffff22 │ │ │ │ + ldrsbteq r1, [r6], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r1, r6, r2, lsr #18 │ │ │ │ + rsbseq r1, r6, sl, lsr r6 │ │ │ │ + ldrhteq r1, [r6], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r1, r6, r2, asr #18 │ │ │ │ + ldrshteq r1, [r6], #-142 @ 0xffffff72 │ │ │ │ + ldrshteq r1, [r6], #-84 @ 0xffffffac │ │ │ │ + rsbseq r1, r6, r0, ror sp │ │ │ │ + rsbseq r1, r6, r2, lsr #18 │ │ │ │ + rsbseq r1, r6, r0, lsr r9 │ │ │ │ + ldrhteq r1, [r6], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r1, r6, ip, lsr #26 │ │ │ │ + rsbseq r1, r6, r0, lsl r9 │ │ │ │ + rsbseq r1, r6, r2, asr r9 │ │ │ │ + rsbseq r1, r6, r6, ror #10 │ │ │ │ + rsbseq r1, r6, r2, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe3918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -124691,16 +124691,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf78b300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 7, cr15, [r6], {139} @ 0x8b │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r1, r6, r2, lsl r4 │ │ │ │ - rsbseq r1, r6, lr, lsl #23 │ │ │ │ + rsbseq r1, r6, sl, lsl r4 │ │ │ │ + @ instruction: 0x00761b96 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe396c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xff12f36f │ │ │ │ @@ -124710,15 +124710,15 @@ │ │ │ │ ldrbtmi r2, [fp], #-500 @ 0xfffffe0c │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7880092 │ │ │ │ movwcs pc, #3459 @ 0xd83 @ │ │ │ │ stmib r4, {r0, sp}^ │ │ │ │ andlt r3, r3, r1, lsl #6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrhteq r1, [r6], #-114 @ 0xffffff8e │ │ │ │ + ldrhteq r1, [r6], #-122 @ 0xffffff86 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r7, r4, asr sl │ │ │ │ @ instruction: 0x46064b54 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -124803,19 +124803,19 @@ │ │ │ │ @ instruction: 0xf78b4478 │ │ │ │ @ instruction: 0xf04ffb3d │ │ │ │ @ instruction: 0xe76733ff │ │ │ │ svc 0x00c6f784 │ │ │ │ addeq r2, r1, ip, lsr r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r2, r1, r0, lsr #4 │ │ │ │ - rsbseq r1, r6, r4, lsl r7 │ │ │ │ - rsbseq r1, r6, r4, lsl #13 │ │ │ │ - ldrshteq r1, [r6], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r1, r6, sl, ror #12 │ │ │ │ - ldrsbteq r1, [r6], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r1, r6, ip, lsl r7 │ │ │ │ + rsbseq r1, r6, ip, lsl #13 │ │ │ │ + rsbseq r1, r6, r0, lsl #20 │ │ │ │ + rsbseq r1, r6, r2, ror r6 │ │ │ │ + rsbseq r1, r6, r4, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe3b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 6108bc │ │ │ │ blmi 638b54 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -124836,15 +124836,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ svc 0x0082f784 │ │ │ │ strheq r2, [r1], sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq r1, [r6], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r1, r6, r0, ror #11 │ │ │ │ addeq r2, r1, r2, lsl #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 247e64 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stmiami r6!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -125077,20 +125077,20 @@ │ │ │ │ bmi 386c54 │ │ │ │ ldrbtmi r6, [sl], #-2091 @ 0xfffff7d5 │ │ │ │ @ instruction: 0xf784e7d3 │ │ │ │ svclt 0x0000eda4 │ │ │ │ addeq r2, r1, ip, lsr r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x00811eb6 │ │ │ │ - rsbseq r1, r6, r8, lsr r4 │ │ │ │ - ldrhteq r1, [r6], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r1, r6, r2, lsl #7 │ │ │ │ - ldrshteq r1, [r6], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r1, r6, r0, lsl #5 │ │ │ │ - rsbseq r1, r6, r2, lsl #5 │ │ │ │ + rsbseq r1, r6, r0, asr #8 │ │ │ │ + rsbseq r1, r6, r2, asr #7 │ │ │ │ + rsbseq r1, r6, sl, lsl #7 │ │ │ │ + ldrshteq r1, [r6], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r1, r6, r8, lsl #5 │ │ │ │ + rsbseq r1, r6, sl, lsl #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl febef99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [fp], {216} @ 0xd8 │ │ │ │ bls 3d59a0 │ │ │ │ tstlt ip, r3, lsl r0 │ │ │ │ @@ -125241,24 +125241,24 @@ │ │ │ │ @ instruction: 0xff12f78a │ │ │ │ strtmi r4, [r1], -lr, lsl #16 │ │ │ │ @ instruction: 0xf78a4478 │ │ │ │ str pc, [ip, sp, asr #31]! │ │ │ │ mrrc 7, 8, pc, r8, cr4 @ │ │ │ │ addeq r1, r1, r8, lsr #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r1, r6, ip, lsr #2 │ │ │ │ - rsbseq r1, r6, ip, lsr #32 │ │ │ │ - rsbseq r1, r6, r0, lsr #7 │ │ │ │ + rsbseq r1, r6, r4, lsr r1 │ │ │ │ + rsbseq r1, r6, r4, lsr r0 │ │ │ │ + rsbseq r1, r6, r8, lsr #7 │ │ │ │ @ instruction: 0x00811aba │ │ │ │ - rsbseq r0, r6, r0, ror #31 │ │ │ │ - rsbseq r1, r6, r4, asr r3 │ │ │ │ - ldrhteq r0, [r6], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r1, r6, r8, lsr #6 │ │ │ │ - rsbseq r0, r6, r8, lsl #31 │ │ │ │ - ldrshteq r1, [r6], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r0, r6, r8, ror #31 │ │ │ │ + rsbseq r1, r6, ip, asr r3 │ │ │ │ + ldrhteq r0, [r6], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r1, r6, r0, lsr r3 │ │ │ │ + @ instruction: 0x00760f90 │ │ │ │ + rsbseq r1, r6, r4, lsl #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1c84d8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmibmi r0, {r0, r3, r7, r9, sl, lr}^ │ │ │ │ bmi ff4b9250 │ │ │ │ @@ -125468,17 +125468,17 @@ │ │ │ │ @ instruction: 0xf134f0a4 │ │ │ │ blhi 10c8e28 │ │ │ │ @ instruction: 0xf784e7d1 │ │ │ │ svclt 0x0000ea96 │ │ │ │ addeq r1, r1, r8, asr #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq r1, [r1], ip │ │ │ │ - rsbseq r0, r6, r8, lsr #24 │ │ │ │ - @ instruction: 0x00760f9c │ │ │ │ - ldrsbteq r0, [r6], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r0, r6, r0, lsr ip │ │ │ │ + rsbseq r0, r6, r4, lsr #31 │ │ │ │ + rsbseq r0, r6, r2, ror #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1c8848 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stmdami ip!, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrmi fp, [r3], r9, lsl #1 │ │ │ │ @@ -125588,16 +125588,16 @@ │ │ │ │ blls 18c9b8 │ │ │ │ movwcs lr, #34784 @ 0x87e0 │ │ │ │ @ instruction: 0xf784e7db │ │ │ │ svclt 0x0000e9a6 │ │ │ │ addeq r1, r1, r6, asr r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq r1, [r1], r0 │ │ │ │ - rsbseq r0, r6, r8, lsr #20 │ │ │ │ - @ instruction: 0x00760d9c │ │ │ │ + rsbseq r0, r6, r0, lsr sl │ │ │ │ + rsbseq r0, r6, r4, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe476c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe651454 │ │ │ │ blmi fe6797ac │ │ │ │ ldrbtmi r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ strls r4, [sl, #-1543] @ 0xfffff9f9 │ │ │ │ @@ -125747,53 +125747,53 @@ │ │ │ │ stmdami ip!, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff74b5f2 │ │ │ │ @ instruction: 0xf784e724 │ │ │ │ svclt 0x0000e866 │ │ │ │ addeq r1, r1, r2, lsl #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r0, r6, r6, lsr #19 │ │ │ │ + rsbseq r0, r6, lr, lsr #19 │ │ │ │ @ instruction: 0xfffff1b1 │ │ │ │ @ instruction: 0xfffff3ef │ │ │ │ @ instruction: 0xfffff7b9 │ │ │ │ @ instruction: 0xfffffa51 │ │ │ │ - rsbseq r0, r6, r6, ror #21 │ │ │ │ - rsbseq r0, r6, r4, lsr fp │ │ │ │ + rsbseq r0, r6, lr, ror #21 │ │ │ │ + rsbseq r0, r6, ip, lsr fp │ │ │ │ andeq r0, r0, r1, lsl #5 │ │ │ │ - rsbseq r0, r6, r6, asr r9 │ │ │ │ - rsbseq r0, r6, sl, asr #25 │ │ │ │ + rsbseq r0, r6, lr, asr r9 │ │ │ │ + ldrsbteq r0, [r6], #-194 @ 0xffffff3e │ │ │ │ addeq r1, r1, r4, ror #7 │ │ │ │ - rsbseq r0, r6, r2, lsr #18 │ │ │ │ - @ instruction: 0x00760c96 │ │ │ │ + rsbseq r0, r6, sl, lsr #18 │ │ │ │ + @ instruction: 0x00760c9e │ │ │ │ @ instruction: 0xfffff2d9 │ │ │ │ @ instruction: 0xfffff143 │ │ │ │ - rsbseq r0, r6, r4, ror #17 │ │ │ │ - rsbseq r0, r6, r8, asr ip │ │ │ │ - rsbseq r0, r6, sl, asr #17 │ │ │ │ - rsbseq r0, r6, lr, lsr ip │ │ │ │ + rsbseq r0, r6, ip, ror #17 │ │ │ │ + rsbseq r0, r6, r0, ror #24 │ │ │ │ + ldrsbteq r0, [r6], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r0, r6, r6, asr #24 │ │ │ │ @ instruction: 0xfffff0b9 │ │ │ │ @ instruction: 0xfffffccb │ │ │ │ - rsbseq r0, r6, ip, lsl #17 │ │ │ │ - rsbseq r0, r6, r0, lsl #24 │ │ │ │ - rsbseq r0, r6, r2, ror r8 │ │ │ │ - rsbseq r0, r6, r6, ror #23 │ │ │ │ - rsbseq r0, r6, r6, lsl sl │ │ │ │ - rsbseq r0, r6, ip, asr #20 │ │ │ │ - rsbseq r0, r6, r8, lsr r8 │ │ │ │ - rsbseq r0, r6, ip, lsr #23 │ │ │ │ - rsbseq r0, r6, r4, lsr sl │ │ │ │ - rsbseq r0, r6, lr, asr #20 │ │ │ │ - ldrshteq r0, [r6], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r0, r6, r2, ror fp │ │ │ │ - rsbseq r0, r6, r0, ror #15 │ │ │ │ - rsbseq r0, r6, r2, asr fp │ │ │ │ - rsbseq r0, r6, r4, lsl sl │ │ │ │ - rsbseq r0, r6, sl, asr sl │ │ │ │ - rsbseq r0, r6, r2, lsr #15 │ │ │ │ - rsbseq r0, r6, r6, lsl fp │ │ │ │ + @ instruction: 0x00760894 │ │ │ │ + rsbseq r0, r6, r8, lsl #24 │ │ │ │ + rsbseq r0, r6, sl, ror r8 │ │ │ │ + rsbseq r0, r6, lr, ror #23 │ │ │ │ + rsbseq r0, r6, lr, lsl sl │ │ │ │ + rsbseq r0, r6, r4, asr sl │ │ │ │ + rsbseq r0, r6, r0, asr #16 │ │ │ │ + ldrhteq r0, [r6], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r0, r6, ip, lsr sl │ │ │ │ + rsbseq r0, r6, r6, asr sl │ │ │ │ + rsbseq r0, r6, r6, lsl #16 │ │ │ │ + rsbseq r0, r6, sl, ror fp │ │ │ │ + rsbseq r0, r6, r8, ror #15 │ │ │ │ + rsbseq r0, r6, sl, asr fp │ │ │ │ + rsbseq r0, r6, ip, lsl sl │ │ │ │ + rsbseq r0, r6, r2, ror #20 │ │ │ │ + rsbseq r0, r6, sl, lsr #15 │ │ │ │ + rsbseq r0, r6, lr, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe4a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmin.u32 d20, d14, d4 │ │ │ │ stmdbvs r3, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -125807,16 +125807,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe9cb6dc │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf78a4478 │ │ │ │ blls 10c63c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq r0, r6, ip, lsr #13 │ │ │ │ - rsbseq r0, r6, r0, lsr #20 │ │ │ │ + ldrhteq r0, [r6], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r0, r6, r8, lsr #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cmpvs r8, r1 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe4ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @@ -125881,16 +125881,16 @@ │ │ │ │ vsqrt.f64 d21, d7 │ │ │ │ ldrtle pc, [r9], #2576 @ 0xa10 @ │ │ │ │ blpl ff2494b0 │ │ │ │ blx 4c95a8 │ │ │ │ bvs b830b8 │ │ │ │ eorvs r3, fp, #67108864 @ 0x4000000 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - rsbseq r0, r6, ip, lsl #17 │ │ │ │ - rsbseq r0, r6, r2, lsr #17 │ │ │ │ + @ instruction: 0x00760894 │ │ │ │ + rsbseq r0, r6, sl, lsr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe4c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf05f461d │ │ │ │ @@ -125921,19 +125921,19 @@ │ │ │ │ stmdami r9, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 204b8a8 │ │ │ │ blls 2c79dc >::_M_default_append(unsigned int)@@Base+0x420d8> │ │ │ │ bfi r6, sp, #0, #19 │ │ │ │ ldrbtmi r4, [r9], #-2309 @ 0xfffff6fb │ │ │ │ svclt 0x0000e7dc │ │ │ │ - rsbseq r0, r6, sl, lsl #16 │ │ │ │ - rsbseq r0, r6, r0, lsl r8 │ │ │ │ - rsbseq r0, r6, sl, lsr #15 │ │ │ │ - rsbseq r0, r6, lr, asr r8 │ │ │ │ - rsbseq r0, r6, lr, asr #15 │ │ │ │ + rsbseq r0, r6, r2, lsl r8 │ │ │ │ + rsbseq r0, r6, r8, lsl r8 │ │ │ │ + ldrhteq r0, [r6], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r0, r6, r6, ror #16 │ │ │ │ + ldrsbteq r0, [r6], #-118 @ 0xffffff8a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe4cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 5d1a54 │ │ │ │ blmi 5f9cc8 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -125953,15 +125953,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ cdp 7, 12, cr15, cr8, cr3, {4} │ │ │ │ addeq r0, r1, r2, asr #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r0, r6, r4, asr #15 │ │ │ │ + rsbseq r0, r6, ip, asr #15 │ │ │ │ addeq r0, r1, lr, lsl #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe0cbe58 │ │ │ │ ldclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ bmi ff35f388 │ │ │ │ @@ -126167,27 +126167,27 @@ │ │ │ │ @ instruction: 0xf78a4478 │ │ │ │ blls 3cc0a8 │ │ │ │ @ instruction: 0xf783e680 │ │ │ │ svclt 0x0000ed20 │ │ │ │ addeq r0, r1, sl, asr #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r0, r1, r0, lsr #29 │ │ │ │ - rsbseq r0, r6, r4, lsl r7 │ │ │ │ + rsbseq r0, r6, ip, lsl r7 │ │ │ │ + rsbseq r0, r6, lr, ror #12 │ │ │ │ rsbseq r0, r6, r6, ror #12 │ │ │ │ - rsbseq r0, r6, lr, asr r6 │ │ │ │ - rsbseq r0, r6, r6, asr #11 │ │ │ │ - rsbseq ip, r5, sl, lsr #27 │ │ │ │ - rsbseq r0, r6, lr, lsr r4 │ │ │ │ - ldrshteq r0, [r6], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r0, r6, r4, lsl r4 │ │ │ │ - rsbseq r0, r6, r8, asr #9 │ │ │ │ - ldrshteq r0, [r6], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r0, r6, ip, lsr #9 │ │ │ │ - ldrsbteq r0, [r6], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r0, r6, ip, lsl #9 │ │ │ │ + rsbseq r0, r6, lr, asr #11 │ │ │ │ + ldrhteq ip, [r5], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r0, r6, r6, asr #8 │ │ │ │ + ldrshteq r0, [r6], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r0, r6, ip, lsl r4 │ │ │ │ + ldrsbteq r0, [r6], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r0, r6, r2, lsl #8 │ │ │ │ + ldrhteq r0, [r6], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r0, r6, r0, ror #7 │ │ │ │ + @ instruction: 0x00760494 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 24935c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ bmi ffb1f8f4 │ │ │ │ blmi ffb1f91c │ │ │ │ @@ -126421,40 +126421,40 @@ │ │ │ │ stmdami r0!, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ cdp2 7, 9, cr15, cr6, cr9, {4} │ │ │ │ svclt 0x0000e6c4 │ │ │ │ ... │ │ │ │ addeq r0, r1, r4, asr #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r0, r6, lr, lsl #7 │ │ │ │ - rsbseq r0, r6, lr, asr #4 │ │ │ │ - rsbseq r0, r6, r2, lsl #6 │ │ │ │ + @ instruction: 0x00760396 │ │ │ │ + rsbseq r0, r6, r6, asr r2 │ │ │ │ + rsbseq r0, r6, sl, lsl #6 │ │ │ │ addeq r0, r1, ip, lsl sl │ │ │ │ - rsbseq r0, r6, r4, lsl r2 │ │ │ │ - rsbseq r0, r6, r8, asr #5 │ │ │ │ - ldrhteq r0, [r6], #-20 @ 0xffffffec │ │ │ │ - rsbseq r0, r6, r8, ror #4 │ │ │ │ - @ instruction: 0x0076019a │ │ │ │ - rsbseq r0, r6, lr, asr #4 │ │ │ │ - rsbseq r0, r6, r0, asr r1 │ │ │ │ - rsbseq r0, r6, r4, lsl #4 │ │ │ │ - rsbseq r0, r6, r6, lsr r1 │ │ │ │ - rsbseq r0, r6, sl, ror #3 │ │ │ │ - rsbseq r0, r6, r2, lsl #2 │ │ │ │ - ldrhteq r0, [r6], #-22 @ 0xffffffea │ │ │ │ - rsbseq r0, r6, sl, asr r0 │ │ │ │ - rsbseq r0, r6, lr, lsl #2 │ │ │ │ - rsbseq r0, r6, r2, asr #32 │ │ │ │ - ldrshteq r0, [r6], #-4 │ │ │ │ - rsbseq r0, r6, r2, lsr #32 │ │ │ │ - ldrsbteq r0, [r6], #-4 │ │ │ │ - ldrshteq pc, [r5], #-244 @ 0xffffff0c @ │ │ │ │ - rsbseq r0, r6, r8, lsr #1 │ │ │ │ - ldrsbteq pc, [r5], #-250 @ 0xffffff06 @ │ │ │ │ - rsbseq r0, r6, lr, lsl #1 │ │ │ │ + rsbseq r0, r6, ip, lsl r2 │ │ │ │ + ldrsbteq r0, [r6], #-32 @ 0xffffffe0 │ │ │ │ + ldrhteq r0, [r6], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r0, r6, r0, ror r2 │ │ │ │ + rsbseq r0, r6, r2, lsr #3 │ │ │ │ + rsbseq r0, r6, r6, asr r2 │ │ │ │ + rsbseq r0, r6, r8, asr r1 │ │ │ │ + rsbseq r0, r6, ip, lsl #4 │ │ │ │ + rsbseq r0, r6, lr, lsr r1 │ │ │ │ + ldrshteq r0, [r6], #-18 @ 0xffffffee │ │ │ │ + rsbseq r0, r6, sl, lsl #2 │ │ │ │ + ldrhteq r0, [r6], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r0, r6, r2, rrx │ │ │ │ + rsbseq r0, r6, r6, lsl r1 │ │ │ │ + rsbseq r0, r6, sl, asr #32 │ │ │ │ + ldrshteq r0, [r6], #-12 │ │ │ │ + rsbseq r0, r6, sl, lsr #32 │ │ │ │ + ldrsbteq r0, [r6], #-12 │ │ │ │ + ldrshteq pc, [r5], #-252 @ 0xffffff04 @ │ │ │ │ + ldrhteq r0, [r6], #-0 │ │ │ │ + rsbseq pc, r5, r2, ror #31 │ │ │ │ + @ instruction: 0x00760096 │ │ │ │ strbmi r9, [r9], -r0 │ │ │ │ movwcs lr, #63965 @ 0xf9dd │ │ │ │ cdp 6, 11, cr4, cr7, cr0, {1} │ │ │ │ @ instruction: 0xf1120b00 │ │ │ │ @ instruction: 0x4605f117 │ │ │ │ andle r2, ip, r1, lsl #16 │ │ │ │ vst2. {d20-d21}, [pc], r1 │ │ │ │ @@ -126646,37 +126646,37 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r4], {137} @ 0x89 │ │ │ │ @ instruction: 0x4629481b │ │ │ │ @ instruction: 0xf7894478 │ │ │ │ ldrbt pc, [sp], #3279 @ 0xccf @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq pc, r5, lr, lsr #30 │ │ │ │ - rsbseq pc, r5, r2, ror #31 │ │ │ │ - ldrshteq pc, [r5], #-228 @ 0xffffff1c @ │ │ │ │ - rsbseq pc, r5, r8, lsr #31 │ │ │ │ - ldrhteq pc, [r5], #-236 @ 0xffffff14 @ │ │ │ │ - rsbseq pc, r5, r0, ror pc @ │ │ │ │ - rsbseq pc, r5, r0, ror lr @ │ │ │ │ - rsbseq pc, r5, r4, lsr #30 │ │ │ │ - rsbseq pc, r5, lr, asr lr @ │ │ │ │ - @ instruction: 0x0075fd96 │ │ │ │ - rsbseq pc, r5, sl, asr #28 │ │ │ │ - rsbseq pc, r5, ip, ror sp @ │ │ │ │ - rsbseq pc, r5, r0, lsr lr @ │ │ │ │ - rsbseq pc, r5, r6, asr #26 │ │ │ │ - ldrshteq pc, [r5], #-218 @ 0xffffff26 @ │ │ │ │ - rsbseq pc, r5, lr, lsl #26 │ │ │ │ - rsbseq pc, r5, r2, asr #27 │ │ │ │ - rsbseq pc, r5, sl, asr #25 │ │ │ │ - rsbseq pc, r5, lr, ror sp @ │ │ │ │ - rsbseq pc, r5, lr, lsl #25 │ │ │ │ - rsbseq pc, r5, r2, asr #26 │ │ │ │ - rsbseq pc, r5, ip, asr #24 │ │ │ │ - rsbseq pc, r5, r0, lsl #26 │ │ │ │ + rsbseq pc, r5, r6, lsr pc @ │ │ │ │ + rsbseq pc, r5, sl, ror #31 │ │ │ │ + ldrshteq pc, [r5], #-236 @ 0xffffff14 @ │ │ │ │ + ldrhteq pc, [r5], #-240 @ 0xffffff10 @ │ │ │ │ + rsbseq pc, r5, r4, asr #29 │ │ │ │ + rsbseq pc, r5, r8, ror pc @ │ │ │ │ + rsbseq pc, r5, r8, ror lr @ │ │ │ │ + rsbseq pc, r5, ip, lsr #30 │ │ │ │ + rsbseq pc, r5, r6, ror #28 │ │ │ │ + @ instruction: 0x0075fd9e │ │ │ │ + rsbseq pc, r5, r2, asr lr @ │ │ │ │ + rsbseq pc, r5, r4, lsl #27 │ │ │ │ + rsbseq pc, r5, r8, lsr lr @ │ │ │ │ + rsbseq pc, r5, lr, asr #26 │ │ │ │ + rsbseq pc, r5, r2, lsl #28 │ │ │ │ + rsbseq pc, r5, r6, lsl sp @ │ │ │ │ + rsbseq pc, r5, sl, asr #27 │ │ │ │ + ldrsbteq pc, [r5], #-194 @ 0xffffff3e @ │ │ │ │ + rsbseq pc, r5, r6, lsl #27 │ │ │ │ + @ instruction: 0x0075fc96 │ │ │ │ + rsbseq pc, r5, sl, asr #26 │ │ │ │ + rsbseq pc, r5, r4, asr ip @ │ │ │ │ + rsbseq pc, r5, r8, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe5850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fc1d │ │ │ │ @@ -126687,16 +126687,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf789300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ ldc2l 7, cr15, [sl], #-548 @ 0xfffffddc │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq pc, r5, r2, lsr #23 │ │ │ │ - rsbseq pc, r5, r6, asr ip @ │ │ │ │ + rsbseq pc, r5, sl, lsr #23 │ │ │ │ + rsbseq pc, r5, lr, asr ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe58a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fbf5 │ │ │ │ @@ -126707,16 +126707,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf789300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrrc2 7, 8, pc, r2, cr9 @ │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq pc, r5, r2, asr fp @ │ │ │ │ - rsbseq pc, r5, r6, lsl #24 │ │ │ │ + rsbseq pc, r5, sl, asr fp @ │ │ │ │ + rsbseq pc, r5, lr, lsl #24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrsbtge pc, [r0], -r1 @ │ │ │ │ ldmdavc r1, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -126765,18 +126765,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 9cc5da │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7894478 │ │ │ │ blls 10d73c │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0x0075fa9a │ │ │ │ - rsbseq pc, r5, lr, asr #22 │ │ │ │ - rsbseq pc, r5, ip, ror #20 │ │ │ │ - rsbseq pc, r5, r0, lsr #22 │ │ │ │ + rsbseq pc, r5, r2, lsr #21 │ │ │ │ + rsbseq pc, r5, r6, asr fp @ │ │ │ │ + rsbseq pc, r5, r4, ror sl @ │ │ │ │ + rsbseq pc, r5, r8, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 249c98 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strbpl pc, [ip, #-2271] @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df4614 │ │ │ │ @@ -126966,15 +126966,15 @@ │ │ │ │ eorlt pc, r2, sl, asr #16 │ │ │ │ blpl ca0e4 │ │ │ │ stcvs 6, cr4, [r0], #-196 @ 0xffffff3c │ │ │ │ @ instruction: 0xf760f003 │ │ │ │ vmov.f64 d9, #254 @ 0xbff00000 -1.875 │ │ │ │ @ instruction: 0xf84a7b00 │ │ │ │ b 144eb80 │ │ │ │ - blvs 88f214 │ │ │ │ + blvs 88f214 │ │ │ │ biceq lr, r5, #3072 @ 0xc00 │ │ │ │ blvc ca104 │ │ │ │ tstcs r0, #3620864 @ 0x374000 │ │ │ │ strmi r4, [fp], #-1034 @ 0xfffffbf6 │ │ │ │ blhi ca10c │ │ │ │ blhi ca114 │ │ │ │ bl 175754 │ │ │ │ @@ -127115,16 +127115,16 @@ │ │ │ │ bls 5ad948 │ │ │ │ andsvs r2, r1, r0, lsl #2 │ │ │ │ blvc ca33c │ │ │ │ svclt 0x0000e61e │ │ │ │ ... │ │ │ │ addeq r0, r1, r4, lsl #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq pc, r5, r6, ror #20 │ │ │ │ - rsbseq pc, r5, lr, ror r6 @ │ │ │ │ + rsbseq pc, r5, lr, ror #20 │ │ │ │ + rsbseq pc, r5, r6, lsl #13 │ │ │ │ andcs r4, r0, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf6cb2300 │ │ │ │ stmib sp, {r4, r5, r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, r9, sp}^ │ │ │ │ vcge.u32 d18, d13, d8 │ │ │ │ pkhbtmi pc, r0, pc, lsl #24 @ │ │ │ │ @ instruction: 0xf09e9807 │ │ │ │ @@ -127465,79 +127465,79 @@ │ │ │ │ stmdbmi r5, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r3], -r5, asr #16 │ │ │ │ vqshl.s8 q10, , q0 │ │ │ │ ldrbtmi r6, [r8], #-570 @ 0xfffffdc6 │ │ │ │ cdp2 7, 6, cr15, cr4, cr8, {4} │ │ │ │ @ instruction: 0xf782e585 │ │ │ │ svclt 0x0000eaf0 │ │ │ │ - rsbseq pc, r5, sl, ror #8 │ │ │ │ - rsbseq pc, r5, ip, lsl r5 @ │ │ │ │ - rsbseq pc, r5, lr, asr #8 │ │ │ │ - rsbseq pc, r5, r0, lsl #10 │ │ │ │ - rsbseq pc, r5, r0, lsr r4 @ │ │ │ │ - rsbseq pc, r5, r2, ror #9 │ │ │ │ + rsbseq pc, r5, r2, ror r4 @ │ │ │ │ + rsbseq pc, r5, r4, lsr #10 │ │ │ │ + rsbseq pc, r5, r6, asr r4 @ │ │ │ │ + rsbseq pc, r5, r8, lsl #10 │ │ │ │ + rsbseq pc, r5, r8, lsr r4 @ │ │ │ │ + rsbseq pc, r5, sl, ror #9 │ │ │ │ strdeq pc, [r0], r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq pc, r5, lr, ror #7 │ │ │ │ - rsbseq pc, r5, r0, lsr #9 │ │ │ │ - rsbseq pc, r5, sl, asr #8 │ │ │ │ - rsbseq pc, r5, lr, lsr r3 @ │ │ │ │ - ldrshteq pc, [r5], #-48 @ 0xffffffd0 @ │ │ │ │ - ldrshteq pc, [r5], #-44 @ 0xffffffd4 @ │ │ │ │ - ldrhteq pc, [r5], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbseq pc, r5, sl, asr r3 @ │ │ │ │ - @ instruction: 0x0075f292 │ │ │ │ + ldrshteq pc, [r5], #-54 @ 0xffffffca @ │ │ │ │ + rsbseq pc, r5, r8, lsr #9 │ │ │ │ + rsbseq pc, r5, r2, asr r4 @ │ │ │ │ rsbseq pc, r5, r6, asr #6 │ │ │ │ - rsbseq pc, r5, r6, ror r2 @ │ │ │ │ - rsbseq pc, r5, sl, lsr #6 │ │ │ │ - rsbseq pc, r5, r2, ror #5 │ │ │ │ - rsbseq pc, r5, sl, lsr #4 │ │ │ │ - ldrsbteq pc, [r5], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbseq pc, r5, ip, lsl #4 │ │ │ │ - rsbseq pc, r5, r0, asr #5 │ │ │ │ - ldrshteq pc, [r5], #-18 @ 0xffffffee @ │ │ │ │ - rsbseq pc, r5, r6, lsr #5 │ │ │ │ - ldrsbteq pc, [r5], #-22 @ 0xffffffea @ │ │ │ │ - rsbseq pc, r5, sl, lsl #5 │ │ │ │ - ldrhteq pc, [r5], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbseq pc, r5, r0, ror r2 @ │ │ │ │ - @ instruction: 0x0075f19a │ │ │ │ - rsbseq pc, r5, lr, asr #4 │ │ │ │ - rsbseq pc, r5, ip, asr r1 @ │ │ │ │ - rsbseq pc, r5, r0, lsl r2 @ │ │ │ │ - rsbseq pc, r5, r4, asr #2 │ │ │ │ - ldrshteq pc, [r5], #-22 @ 0xffffffea @ │ │ │ │ - ldrhteq pc, [r5], #-4 @ │ │ │ │ - rsbseq pc, r5, lr, lsr #2 │ │ │ │ - rsbseq pc, r5, r8, asr r1 @ │ │ │ │ - @ instruction: 0x0075f094 │ │ │ │ - rsbseq pc, r5, r6, asr #2 │ │ │ │ - rsbseq pc, r5, sl, ror r0 @ │ │ │ │ - rsbseq pc, r5, ip, lsr #2 │ │ │ │ - rsbseq pc, r5, r0, rrx │ │ │ │ - rsbseq pc, r5, r2, lsl r1 @ │ │ │ │ - rsbseq pc, r5, r6, asr #32 │ │ │ │ - ldrshteq pc, [r5], #-8 @ │ │ │ │ - rsbseq pc, r5, ip, lsr #32 │ │ │ │ - ldrsbteq pc, [r5], #-14 @ │ │ │ │ - rsbseq pc, r5, r2, lsl r0 @ │ │ │ │ - rsbseq pc, r5, r4, asr #1 │ │ │ │ - ldrshteq lr, [r5], #-248 @ 0xffffff08 │ │ │ │ - rsbseq pc, r5, sl, lsr #1 │ │ │ │ - ldrsbteq lr, [r5], #-254 @ 0xffffff02 │ │ │ │ - @ instruction: 0x0075f090 │ │ │ │ - rsbseq lr, r5, r2, asr #31 │ │ │ │ - rsbseq pc, r5, ip, lsr r0 @ │ │ │ │ - rsbseq pc, r5, r6, rrx │ │ │ │ - rsbseq lr, r5, r0, lsr #31 │ │ │ │ + ldrshteq pc, [r5], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbseq pc, r5, r4, lsl #6 │ │ │ │ + ldrhteq pc, [r5], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbseq pc, r5, r2, ror #6 │ │ │ │ + @ instruction: 0x0075f29a │ │ │ │ + rsbseq pc, r5, lr, asr #6 │ │ │ │ + rsbseq pc, r5, lr, ror r2 @ │ │ │ │ + rsbseq pc, r5, r2, lsr r3 @ │ │ │ │ + rsbseq pc, r5, sl, ror #5 │ │ │ │ + rsbseq pc, r5, r2, lsr r2 @ │ │ │ │ + rsbseq pc, r5, r6, ror #5 │ │ │ │ + rsbseq pc, r5, r4, lsl r2 @ │ │ │ │ + rsbseq pc, r5, r8, asr #5 │ │ │ │ + ldrshteq pc, [r5], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbseq pc, r5, lr, lsr #5 │ │ │ │ + ldrsbteq pc, [r5], #-30 @ 0xffffffe2 @ │ │ │ │ + @ instruction: 0x0075f292 │ │ │ │ + rsbseq pc, r5, r6, asr #3 │ │ │ │ + rsbseq pc, r5, r8, ror r2 @ │ │ │ │ + rsbseq pc, r5, r2, lsr #3 │ │ │ │ + rsbseq pc, r5, r6, asr r2 @ │ │ │ │ + rsbseq pc, r5, r4, ror #2 │ │ │ │ + rsbseq pc, r5, r8, lsl r2 @ │ │ │ │ + rsbseq pc, r5, ip, asr #2 │ │ │ │ + ldrshteq pc, [r5], #-30 @ 0xffffffe2 @ │ │ │ │ + ldrhteq pc, [r5], #-12 @ │ │ │ │ + rsbseq pc, r5, r6, lsr r1 @ │ │ │ │ + rsbseq pc, r5, r0, ror #2 │ │ │ │ + @ instruction: 0x0075f09c │ │ │ │ + rsbseq pc, r5, lr, asr #2 │ │ │ │ + rsbseq pc, r5, r2, lsl #1 │ │ │ │ + rsbseq pc, r5, r4, lsr r1 @ │ │ │ │ + rsbseq pc, r5, r8, rrx │ │ │ │ + rsbseq pc, r5, sl, lsl r1 @ │ │ │ │ + rsbseq pc, r5, lr, asr #32 │ │ │ │ + rsbseq pc, r5, r0, lsl #2 │ │ │ │ + rsbseq pc, r5, r4, lsr r0 @ │ │ │ │ + rsbseq pc, r5, r6, ror #1 │ │ │ │ rsbseq pc, r5, sl, lsl r0 @ │ │ │ │ + rsbseq pc, r5, ip, asr #1 │ │ │ │ + rsbseq pc, r5, r0 │ │ │ │ + ldrhteq pc, [r5], #-2 @ │ │ │ │ + rsbseq lr, r5, r6, ror #31 │ │ │ │ + @ instruction: 0x0075f098 │ │ │ │ + rsbseq lr, r5, sl, asr #31 │ │ │ │ rsbseq pc, r5, r4, asr #32 │ │ │ │ - rsbseq lr, r5, lr, ror pc │ │ │ │ - ldrshteq lr, [r5], #-248 @ 0xffffff08 │ │ │ │ + rsbseq pc, r5, lr, rrx │ │ │ │ + rsbseq lr, r5, r8, lsr #31 │ │ │ │ rsbseq pc, r5, r2, lsr #32 │ │ │ │ + rsbseq pc, r5, ip, asr #32 │ │ │ │ + rsbseq lr, r5, r6, lsl #31 │ │ │ │ + rsbseq pc, r5, r0 │ │ │ │ + rsbseq pc, r5, sl, lsr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl febf1fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r0, lsr #31 │ │ │ │ ldrmi r4, [r3], -r1, asr #19 │ │ │ │ ldrbtmi r4, [r9], #-2753 @ 0xfffff53f │ │ │ │ @@ -127731,28 +127731,28 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrrc2 7, 8, pc, r6, cr8 @ │ │ │ │ svclt 0x0000e7ee │ │ │ │ ... │ │ │ │ addeq pc, r0, r2, lsr #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ umulleq pc, r0, r4, r5 @ │ │ │ │ - ldrsbteq lr, [r5], #-202 @ 0xffffff36 │ │ │ │ - rsbseq lr, r5, lr, lsl #27 │ │ │ │ - ldrhteq lr, [r5], #-206 @ 0xffffff32 │ │ │ │ - rsbseq lr, r5, r2, ror sp │ │ │ │ - rsbseq lr, r5, r0, lsr #25 │ │ │ │ - rsbseq lr, r5, r4, asr sp │ │ │ │ - rsbseq lr, r5, r4, lsl #26 │ │ │ │ - rsbseq lr, r5, lr, asr #23 │ │ │ │ - rsbseq lr, r5, r2, lsl #25 │ │ │ │ - rsbseq lr, r5, sl, lsr #24 │ │ │ │ - rsbseq lr, r5, ip, ror fp │ │ │ │ - rsbseq lr, r5, lr, lsr #24 │ │ │ │ - rsbseq lr, r5, ip, asr fp │ │ │ │ - rsbseq lr, r5, lr, lsl #24 │ │ │ │ + rsbseq lr, r5, r2, ror #25 │ │ │ │ + @ instruction: 0x0075ed96 │ │ │ │ + rsbseq lr, r5, r6, asr #25 │ │ │ │ + rsbseq lr, r5, sl, ror sp │ │ │ │ + rsbseq lr, r5, r8, lsr #25 │ │ │ │ + rsbseq lr, r5, ip, asr sp │ │ │ │ + rsbseq lr, r5, ip, lsl #26 │ │ │ │ + ldrsbteq lr, [r5], #-182 @ 0xffffff4a │ │ │ │ + rsbseq lr, r5, sl, lsl #25 │ │ │ │ + rsbseq lr, r5, r2, lsr ip │ │ │ │ + rsbseq lr, r5, r4, lsl #23 │ │ │ │ + rsbseq lr, r5, r6, lsr ip │ │ │ │ + rsbseq lr, r5, r4, ror #22 │ │ │ │ + rsbseq lr, r5, r6, lsl ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addslt r4, r2, r2, ror sl │ │ │ │ ldrbtmi r4, [sl], #-2930 @ 0xfffff48e │ │ │ │ ldmpl r3, {r0, r2, r3, r6, r7, r8, fp, sp, lr}^ │ │ │ │ @@ -127867,26 +127867,26 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7884478 │ │ │ │ strb pc, [lr, r3, asr #22]! @ │ │ │ │ svc 0x00cef781 │ │ │ │ addeq pc, r0, r6, asr #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x0080f2b0 │ │ │ │ - rsbseq lr, r5, r0, lsl fp │ │ │ │ - rsbseq lr, r5, r2, ror #20 │ │ │ │ - rsbseq lr, r5, lr, lsr #19 │ │ │ │ - rsbseq lr, r5, r2, ror #20 │ │ │ │ - @ instruction: 0x0075e990 │ │ │ │ - rsbseq lr, r5, r4, asr #20 │ │ │ │ - rsbseq lr, r5, r2, ror r9 │ │ │ │ - rsbseq lr, r5, r6, lsr #20 │ │ │ │ - rsbseq lr, r5, r6, asr r9 │ │ │ │ - rsbseq lr, r5, r8, lsl #20 │ │ │ │ - rsbseq lr, r5, r6, lsr r9 │ │ │ │ - rsbseq lr, r5, r8, ror #19 │ │ │ │ + rsbseq lr, r5, r8, lsl fp │ │ │ │ + rsbseq lr, r5, sl, ror #20 │ │ │ │ + ldrhteq lr, [r5], #-150 @ 0xffffff6a │ │ │ │ + rsbseq lr, r5, sl, ror #20 │ │ │ │ + @ instruction: 0x0075e998 │ │ │ │ + rsbseq lr, r5, ip, asr #20 │ │ │ │ + rsbseq lr, r5, sl, ror r9 │ │ │ │ + rsbseq lr, r5, lr, lsr #20 │ │ │ │ + rsbseq lr, r5, lr, asr r9 │ │ │ │ + rsbseq lr, r5, r0, lsl sl │ │ │ │ + rsbseq lr, r5, lr, lsr r9 │ │ │ │ + ldrshteq lr, [r5], #-144 @ 0xffffff70 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 15211a4 │ │ │ │ blmi 15213b0 │ │ │ │ addlt r4, r7, sl, ror r4 │ │ │ │ @@ -127968,23 +127968,23 @@ │ │ │ │ @ instruction: 0xf781e7ee │ │ │ │ svclt 0x0000ef0a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ addeq pc, r0, ip, lsr #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq lr, r5, r2, asr #18 │ │ │ │ - ldrhteq lr, [r5], #-128 @ 0xffffff80 │ │ │ │ + rsbseq lr, r5, sl, asr #18 │ │ │ │ + ldrhteq lr, [r5], #-136 @ 0xffffff78 │ │ │ │ addeq lr, r0, r8, ror #31 │ │ │ │ - rsbseq lr, r5, r6, ror #15 │ │ │ │ - @ instruction: 0x0075e89a │ │ │ │ - rsbseq lr, r5, ip, asr #15 │ │ │ │ - rsbseq lr, r5, lr, ror r8 │ │ │ │ - rsbseq lr, r5, ip, lsr #15 │ │ │ │ - rsbseq lr, r5, lr, asr r8 │ │ │ │ + rsbseq lr, r5, lr, ror #15 │ │ │ │ + rsbseq lr, r5, r2, lsr #17 │ │ │ │ + ldrsbteq lr, [r5], #-116 @ 0xffffff8c │ │ │ │ + rsbseq lr, r5, r6, lsl #17 │ │ │ │ + ldrhteq lr, [r5], #-116 @ 0xffffff8c │ │ │ │ + rsbseq lr, r5, r6, ror #16 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 1ba1328 │ │ │ │ blmi 1ba153c │ │ │ │ addlt r4, r6, sl, ror r4 │ │ │ │ @@ -128091,25 +128091,25 @@ │ │ │ │ @ instruction: 0xf7884478 │ │ │ │ strb pc, [r1, r5, lsl #19]! @ │ │ │ │ cdp 7, 1, cr15, cr0, cr1, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq lr, r0, r4, lsr #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq lr, [r5], #-122 @ 0xffffff86 │ │ │ │ - rsbseq lr, r5, sl, ror #13 │ │ │ │ + rsbseq lr, r5, r2, asr #15 │ │ │ │ + ldrshteq lr, [r5], #-98 @ 0xffffff9e │ │ │ │ addeq lr, r0, r0, lsl lr │ │ │ │ - rsbseq lr, r5, lr, lsl #12 │ │ │ │ - rsbseq lr, r5, r2, asr #13 │ │ │ │ - ldrshteq lr, [r5], #-84 @ 0xffffffac │ │ │ │ - rsbseq lr, r5, r6, lsr #13 │ │ │ │ - ldrsbteq lr, [r5], #-84 @ 0xffffffac │ │ │ │ - rsbseq lr, r5, r6, lsl #13 │ │ │ │ - ldrhteq lr, [r5], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq lr, r5, ip, ror #12 │ │ │ │ + rsbseq lr, r5, r6, lsl r6 │ │ │ │ + rsbseq lr, r5, sl, asr #13 │ │ │ │ + ldrshteq lr, [r5], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq lr, r5, lr, lsr #13 │ │ │ │ + ldrsbteq lr, [r5], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq lr, r5, lr, lsl #13 │ │ │ │ + rsbseq lr, r5, r2, asr #11 │ │ │ │ + rsbseq lr, r5, r4, ror r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 14b178 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 1be1528 │ │ │ │ blmi 1be1738 │ │ │ │ @@ -128218,25 +128218,25 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf884f788 │ │ │ │ @ instruction: 0xf781e7e2 │ │ │ │ svclt 0x0000ed10 │ │ │ │ ... │ │ │ │ addeq lr, r0, r8, lsr #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq lr, [r5], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq lr, r5, r8, ror #9 │ │ │ │ + rsbseq lr, r5, r6, asr #11 │ │ │ │ + ldrshteq lr, [r5], #-64 @ 0xffffffc0 │ │ │ │ addeq lr, r0, lr, lsl #24 │ │ │ │ - rsbseq lr, r5, r8, lsl #8 │ │ │ │ - ldrhteq lr, [r5], #-76 @ 0xffffffb4 │ │ │ │ - ldrshteq lr, [r5], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq lr, r5, r2, lsr #9 │ │ │ │ - ldrsbteq lr, [r5], #-50 @ 0xffffffce │ │ │ │ - rsbseq lr, r5, r4, lsl #9 │ │ │ │ - ldrhteq lr, [r5], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq lr, r5, sl, ror #8 │ │ │ │ + rsbseq lr, r5, r0, lsl r4 │ │ │ │ + rsbseq lr, r5, r4, asr #9 │ │ │ │ + ldrshteq lr, [r5], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq lr, r5, sl, lsr #9 │ │ │ │ + ldrsbteq lr, [r5], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq lr, r5, ip, lsl #9 │ │ │ │ + rsbseq lr, r5, r0, asr #7 │ │ │ │ + rsbseq lr, r5, r2, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe70c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, asr #31 │ │ │ │ blmi be277c │ │ │ │ ldrbtmi fp, [sl], #-140 @ 0xffffff74 │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -128280,16 +128280,16 @@ │ │ │ │ @ instruction: 0xf781e7c1 │ │ │ │ svclt 0x0000ec96 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq lr, r0, lr, lsr #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq lr, r0, sl, lsl #22 │ │ │ │ - ldrsbteq lr, [r5], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq lr, r5, ip, lsl #7 │ │ │ │ + rsbseq lr, r5, r4, ror #5 │ │ │ │ + @ instruction: 0x0075e394 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 14b450 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrdlt r4, [r6], sp │ │ │ │ pkhtbmi r4, r1, sp, asr #25 │ │ │ │ @@ -128511,45 +128511,45 @@ │ │ │ │ cdp2 7, 3, cr15, cr8, cr7, {4} │ │ │ │ svclt 0x0000e671 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq lr, r0, r0, asr sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq lr, r5, r8, lsr r2 │ │ │ │ - rsbseq lr, r5, ip, ror #5 │ │ │ │ + rsbseq lr, r5, r0, asr #4 │ │ │ │ + ldrshteq lr, [r5], #-36 @ 0xffffffdc │ │ │ │ addeq lr, r0, r6, lsl #20 │ │ │ │ - rsbseq lr, r5, sl, lsr #4 │ │ │ │ - ldrshteq lr, [r5], #-2 │ │ │ │ - rsbseq lr, r5, r6, lsr #3 │ │ │ │ - ldrsbteq lr, [r5], #-8 │ │ │ │ - rsbseq lr, r5, ip, lsl #3 │ │ │ │ - @ instruction: 0x0075e196 │ │ │ │ - rsbseq lr, r5, r6, lsr #32 │ │ │ │ - ldrsbteq lr, [r5], #-10 │ │ │ │ - rsbseq lr, r5, ip │ │ │ │ - rsbseq lr, r5, r6, lsl #1 │ │ │ │ - ldrhteq lr, [r5], #-0 │ │ │ │ - rsbseq lr, r5, sl, lsl r1 │ │ │ │ - rsbseq sp, r5, r4, asr #31 │ │ │ │ - rsbseq lr, r5, lr, lsr r0 │ │ │ │ - rsbseq lr, r5, r8, rrx │ │ │ │ - rsbseq sp, r5, r2, lsr #31 │ │ │ │ - rsbseq lr, r5, ip, lsl r0 │ │ │ │ + rsbseq lr, r5, r2, lsr r2 │ │ │ │ + ldrshteq lr, [r5], #-10 │ │ │ │ + rsbseq lr, r5, lr, lsr #3 │ │ │ │ + rsbseq lr, r5, r0, ror #1 │ │ │ │ + @ instruction: 0x0075e194 │ │ │ │ + @ instruction: 0x0075e19e │ │ │ │ + rsbseq lr, r5, lr, lsr #32 │ │ │ │ + rsbseq lr, r5, r2, ror #1 │ │ │ │ + rsbseq lr, r5, r4, lsl r0 │ │ │ │ + rsbseq lr, r5, lr, lsl #1 │ │ │ │ + ldrhteq lr, [r5], #-8 │ │ │ │ + rsbseq lr, r5, r2, lsr #2 │ │ │ │ + rsbseq sp, r5, ip, asr #31 │ │ │ │ rsbseq lr, r5, r6, asr #32 │ │ │ │ - rsbseq sp, r5, r0, lsl #31 │ │ │ │ - ldrshteq sp, [r5], #-250 @ 0xffffff06 │ │ │ │ + rsbseq lr, r5, r0, ror r0 │ │ │ │ + rsbseq sp, r5, sl, lsr #31 │ │ │ │ rsbseq lr, r5, r4, lsr #32 │ │ │ │ - ldrsbteq lr, [r5], #-6 │ │ │ │ - rsbseq sp, r5, ip, asr #30 │ │ │ │ - rsbseq sp, r5, r6, asr #31 │ │ │ │ - ldrshteq sp, [r5], #-240 @ 0xffffff10 │ │ │ │ - rsbseq sp, r5, r6, lsr #30 │ │ │ │ - rsbseq sp, r5, r0, lsr #31 │ │ │ │ - rsbseq sp, r5, sl, asr #31 │ │ │ │ + rsbseq lr, r5, lr, asr #32 │ │ │ │ + rsbseq sp, r5, r8, lsl #31 │ │ │ │ + rsbseq lr, r5, r2 │ │ │ │ + rsbseq lr, r5, ip, lsr #32 │ │ │ │ + ldrsbteq lr, [r5], #-14 │ │ │ │ + rsbseq sp, r5, r4, asr pc │ │ │ │ + rsbseq sp, r5, lr, asr #31 │ │ │ │ + ldrshteq sp, [r5], #-248 @ 0xffffff08 │ │ │ │ + rsbseq sp, r5, lr, lsr #30 │ │ │ │ + rsbseq sp, r5, r8, lsr #31 │ │ │ │ + ldrsbteq sp, [r5], #-242 @ 0xffffff0e │ │ │ │ @ instruction: 0x46284611 │ │ │ │ vsra.s32 , q12, #6 │ │ │ │ @ instruction: 0xf1104604 │ │ │ │ andle r0, r1, ip, lsl #30 │ │ │ │ cmple sl, r1, lsl #16 │ │ │ │ tstcs r3, r1, lsl #4 │ │ │ │ @ instruction: 0xf1784628 │ │ │ │ @@ -128593,26 +128593,26 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r2], {135} @ 0x87 │ │ │ │ stmdami pc, {r1, r2, r3, r8, fp, lr} @ │ │ │ │ ldrbtmi r4, [r9], #-1571 @ 0xfffff9dd │ │ │ │ rsbscc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7874478 │ │ │ │ strb pc, [r2, #3465] @ 0xd89 @ │ │ │ │ - rsbseq sp, r5, lr, lsr #28 │ │ │ │ - rsbseq sp, r5, r8, lsr #29 │ │ │ │ - ldrsbteq sp, [r5], #-226 @ 0xffffff1e │ │ │ │ - rsbseq sp, r5, ip, lsl #28 │ │ │ │ - rsbseq sp, r5, r6, lsl #29 │ │ │ │ + rsbseq sp, r5, r6, lsr lr │ │ │ │ ldrhteq sp, [r5], #-224 @ 0xffffff20 │ │ │ │ - rsbseq sp, r5, sl, ror #27 │ │ │ │ - rsbseq sp, r5, r4, ror #28 │ │ │ │ + ldrsbteq sp, [r5], #-234 @ 0xffffff16 │ │ │ │ + rsbseq sp, r5, r4, lsl lr │ │ │ │ rsbseq sp, r5, lr, lsl #29 │ │ │ │ - rsbseq sp, r5, r8, asr #27 │ │ │ │ - rsbseq sp, r5, r2, asr #28 │ │ │ │ + ldrhteq sp, [r5], #-232 @ 0xffffff18 │ │ │ │ + ldrshteq sp, [r5], #-210 @ 0xffffff2e │ │ │ │ rsbseq sp, r5, ip, ror #28 │ │ │ │ + @ instruction: 0x0075de96 │ │ │ │ + ldrsbteq sp, [r5], #-208 @ 0xffffff30 │ │ │ │ + rsbseq sp, r5, sl, asr #28 │ │ │ │ + rsbseq sp, r5, r4, ror lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 14b95c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldmmi lr!, {r0, r2, r9, sl, lr} │ │ │ │ pkhbtmi fp, r8, r2, lsl #1 │ │ │ │ @@ -128803,28 +128803,28 @@ │ │ │ │ blx ffcce5ba │ │ │ │ @ instruction: 0xf781e7ef │ │ │ │ svclt 0x0000e87c │ │ │ │ ... │ │ │ │ addeq lr, r0, r2, asr #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq lr, r0, r8, ror #9 │ │ │ │ - rsbseq sp, r5, r4, asr #25 │ │ │ │ - rsbseq sp, r5, lr, ror #23 │ │ │ │ - rsbseq sp, r5, r2, lsr #25 │ │ │ │ - ldrhteq sp, [r5], #-184 @ 0xffffff48 │ │ │ │ - rsbseq sp, r5, ip, ror #24 │ │ │ │ - @ instruction: 0x0075db9e │ │ │ │ - rsbseq sp, r5, r2, asr ip │ │ │ │ - ldrhteq sp, [r5], #-190 @ 0xffffff42 │ │ │ │ - rsbseq sp, r5, r8, asr #21 │ │ │ │ - rsbseq sp, r5, ip, ror fp │ │ │ │ - rsbseq sp, r5, lr, lsr #21 │ │ │ │ - rsbseq sp, r5, r0, ror #22 │ │ │ │ - @ instruction: 0x0075da90 │ │ │ │ - rsbseq sp, r5, r2, asr #22 │ │ │ │ + rsbseq sp, r5, ip, asr #25 │ │ │ │ + ldrshteq sp, [r5], #-182 @ 0xffffff4a │ │ │ │ + rsbseq sp, r5, sl, lsr #25 │ │ │ │ + rsbseq sp, r5, r0, asr #23 │ │ │ │ + rsbseq sp, r5, r4, ror ip │ │ │ │ + rsbseq sp, r5, r6, lsr #23 │ │ │ │ + rsbseq sp, r5, sl, asr ip │ │ │ │ + rsbseq sp, r5, r6, asr #23 │ │ │ │ + ldrsbteq sp, [r5], #-160 @ 0xffffff60 │ │ │ │ + rsbseq sp, r5, r4, lsl #23 │ │ │ │ + ldrhteq sp, [r5], #-166 @ 0xffffff5a │ │ │ │ + rsbseq sp, r5, r8, ror #22 │ │ │ │ + @ instruction: 0x0075da98 │ │ │ │ + rsbseq sp, r5, sl, asr #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smlabbcs r3, r3, r0, fp │ │ │ │ strvc lr, [ip], #-2525 @ 0xfffff623 │ │ │ │ eorvs r9, r1, sl, lsl #22 │ │ │ │ @@ -128904,24 +128904,24 @@ │ │ │ │ @ instruction: 0xf787300c │ │ │ │ stmdami lr, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 84e75e │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - @ instruction: 0x0075d99c │ │ │ │ - rsbseq sp, r5, r0, asr sl │ │ │ │ - rsbseq sp, r5, r6, asr r9 │ │ │ │ - rsbseq sp, r5, sl, lsl #20 │ │ │ │ - rsbseq sp, r5, r8, lsr r9 │ │ │ │ - rsbseq sp, r5, ip, ror #19 │ │ │ │ - rsbseq sp, r5, r8, lsl #18 │ │ │ │ - ldrhteq sp, [r5], #-156 @ 0xffffff64 │ │ │ │ - rsbseq sp, r5, sl, ror #17 │ │ │ │ - @ instruction: 0x0075d99e │ │ │ │ + rsbseq sp, r5, r4, lsr #19 │ │ │ │ + rsbseq sp, r5, r8, asr sl │ │ │ │ + rsbseq sp, r5, lr, asr r9 │ │ │ │ + rsbseq sp, r5, r2, lsl sl │ │ │ │ + rsbseq sp, r5, r0, asr #18 │ │ │ │ + ldrshteq sp, [r5], #-148 @ 0xffffff6c │ │ │ │ + rsbseq sp, r5, r0, lsl r9 │ │ │ │ + rsbseq sp, r5, r4, asr #19 │ │ │ │ + ldrshteq sp, [r5], #-130 @ 0xffffff7e │ │ │ │ + rsbseq sp, r5, r6, lsr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe7b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r6, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r2, sp, lsl r6 │ │ │ │ ldmdavs r2!, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x3181f892 │ │ │ │ @@ -128939,17 +128939,17 @@ │ │ │ │ @ instruction: 0xf09c447a │ │ │ │ ldmvs r3!, {r0, r4, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r6, lsl #20 │ │ │ │ ldmvs fp, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf09c447a │ │ │ │ andcs pc, r1, r9, asr #12 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq sp, r5, sl, lsl sl │ │ │ │ - rsbseq sp, r5, r4, lsl sl │ │ │ │ - rsbseq sp, r5, r4, lsl sl │ │ │ │ + rsbseq sp, r5, r2, lsr #20 │ │ │ │ + rsbseq sp, r5, ip, lsl sl │ │ │ │ + rsbseq sp, r5, ip, lsl sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1cbea4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldmdbvs r4, {r0, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0x46054698 │ │ │ │ @@ -129103,26 +129103,26 @@ │ │ │ │ ldmdami r0, {r2, r3, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8d2f787 │ │ │ │ stmdbls r2, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7874478 │ │ │ │ blls 14f298 │ │ │ │ svclt 0x0000e75a │ │ │ │ - rsbseq sp, r5, r6, lsr #14 │ │ │ │ - ldrsbteq sp, [r5], #-122 @ 0xffffff86 │ │ │ │ - rsbseq sp, r5, r8, ror #13 │ │ │ │ - @ instruction: 0x0075d79c │ │ │ │ - rsbseq sp, r5, r0, asr #13 │ │ │ │ - rsbseq sp, r5, r4, ror r7 │ │ │ │ - rsbseq sp, r5, r8, lsl r6 │ │ │ │ - rsbseq sp, r5, ip, asr #13 │ │ │ │ - rsbseq sp, r5, r6, ror #11 │ │ │ │ - @ instruction: 0x0075d69a │ │ │ │ - rsbseq sp, r5, r8, asr #11 │ │ │ │ - rsbseq sp, r5, ip, ror r6 │ │ │ │ + rsbseq sp, r5, lr, lsr #14 │ │ │ │ + rsbseq sp, r5, r2, ror #15 │ │ │ │ + ldrshteq sp, [r5], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq sp, r5, r4, lsr #15 │ │ │ │ + rsbseq sp, r5, r8, asr #13 │ │ │ │ + rsbseq sp, r5, ip, ror r7 │ │ │ │ + rsbseq sp, r5, r0, lsr #12 │ │ │ │ + ldrsbteq sp, [r5], #-100 @ 0xffffff9c │ │ │ │ + rsbseq sp, r5, lr, ror #11 │ │ │ │ + rsbseq sp, r5, r2, lsr #13 │ │ │ │ + ldrsbteq sp, [r5], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq sp, r5, r4, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 14c158 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ bmi fed22504 │ │ │ │ @ instruction: 0x4699b09f │ │ │ │ @@ -129301,35 +129301,35 @@ │ │ │ │ stmdbls ip, {r1, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf7874478 │ │ │ │ blls 3cef8c │ │ │ │ @ instruction: 0xf780e767 │ │ │ │ svclt 0x0000ec92 │ │ │ │ addeq sp, r0, r6, asr #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrshteq sp, [r5], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq sp, r5, ip, lsr #9 │ │ │ │ + rsbseq sp, r5, r0, lsl #8 │ │ │ │ + ldrhteq sp, [r5], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0x0080dbb6 │ │ │ │ - rsbseq sp, r5, ip, lsr #7 │ │ │ │ - rsbseq sp, r5, r0, ror #8 │ │ │ │ - rsbseq sp, r5, lr, lsl #7 │ │ │ │ - rsbseq sp, r5, r2, asr #8 │ │ │ │ - rsbseq sp, r5, r0, ror r3 │ │ │ │ - rsbseq sp, r5, r4, lsr #8 │ │ │ │ - rsbseq sp, r5, r2, asr r3 │ │ │ │ - rsbseq sp, r5, r6, lsl #8 │ │ │ │ - rsbseq sp, r5, r4, lsr r3 │ │ │ │ - rsbseq sp, r5, r8, ror #7 │ │ │ │ - rsbseq sp, r5, r6, lsl r3 │ │ │ │ - rsbseq sp, r5, sl, asr #7 │ │ │ │ - ldrshteq sp, [r5], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq sp, r5, ip, lsr #7 │ │ │ │ - ldrsbteq sp, [r5], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq sp, r5, lr, lsl #7 │ │ │ │ - ldrhteq sp, [r5], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq sp, r5, r0, ror r3 │ │ │ │ + ldrhteq sp, [r5], #-52 @ 0xffffffcc │ │ │ │ + rsbseq sp, r5, r8, ror #8 │ │ │ │ + @ instruction: 0x0075d396 │ │ │ │ + rsbseq sp, r5, sl, asr #8 │ │ │ │ + rsbseq sp, r5, r8, ror r3 │ │ │ │ + rsbseq sp, r5, ip, lsr #8 │ │ │ │ + rsbseq sp, r5, sl, asr r3 │ │ │ │ + rsbseq sp, r5, lr, lsl #8 │ │ │ │ + rsbseq sp, r5, ip, lsr r3 │ │ │ │ + ldrshteq sp, [r5], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq sp, r5, lr, lsl r3 │ │ │ │ + ldrsbteq sp, [r5], #-50 @ 0xffffffce │ │ │ │ + rsbseq sp, r5, r0, lsl #6 │ │ │ │ + ldrhteq sp, [r5], #-52 @ 0xffffffcc │ │ │ │ + rsbseq sp, r5, r2, ror #5 │ │ │ │ + @ instruction: 0x0075d396 │ │ │ │ + rsbseq sp, r5, r4, asr #5 │ │ │ │ + rsbseq sp, r5, r8, ror r3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbmi sp!, {r1, r3, r7, r9, sl, lr} │ │ │ │ blmi fe2868 │ │ │ │ addlt r4, r4, r9, ror r4 │ │ │ │ @@ -129391,20 +129391,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff54f786 │ │ │ │ strb r9, [r4, r1, lsl #22] │ │ │ │ bl ff84eedc │ │ │ │ addeq sp, r0, r0, lsl sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ umulleq sp, r0, r6, r9 │ │ │ │ - @ instruction: 0x0075d192 │ │ │ │ - rsbseq sp, r5, r6, asr #4 │ │ │ │ - rsbseq sp, r5, r4, ror r1 │ │ │ │ - rsbseq sp, r5, r8, lsr #4 │ │ │ │ - rsbseq sp, r5, r6, asr r1 │ │ │ │ - rsbseq sp, r5, sl, lsl #4 │ │ │ │ + @ instruction: 0x0075d19a │ │ │ │ + rsbseq sp, r5, lr, asr #4 │ │ │ │ + rsbseq sp, r5, ip, ror r1 │ │ │ │ + rsbseq sp, r5, r0, lsr r2 │ │ │ │ + rsbseq sp, r5, lr, asr r1 │ │ │ │ + rsbseq sp, r5, r2, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe8308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r7!, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-2854 @ 0xfffff4da │ │ │ │ stmiapl fp, {r3, r8, sl, fp, ip, pc}^ │ │ │ │ @@ -129443,16 +129443,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 14, cr15, cr12, cr6, {4} │ │ │ │ ldrb r9, [r5, r1, lsl #22] │ │ │ │ bl 1e4efac │ │ │ │ addeq sp, r0, r6, ror #17 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq sp, r0, r4, lsr #17 │ │ │ │ - rsbseq sp, r5, r6, lsl #1 │ │ │ │ - rsbseq sp, r5, sl, lsr r1 │ │ │ │ + rsbseq sp, r5, lr, lsl #1 │ │ │ │ + rsbseq sp, r5, r2, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe83c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ stmdbcs r0, {r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0x9c09db48 │ │ │ │ eorvs r2, r1, r1, lsl #2 │ │ │ │ @@ -129489,16 +129489,16 @@ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ stmdbcs r0, {r0, r2, r4, r9, sl, lr} │ │ │ │ ldrmi sp, [r6], pc, asr #3 │ │ │ │ strb r4, [sp, ip, lsr #12] │ │ │ │ movweq pc, #32879 @ 0x806f @ │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbseq ip, r5, r8, ror #31 │ │ │ │ - @ instruction: 0x0075d09c │ │ │ │ + ldrshteq ip, [r5], #-240 @ 0xffffff10 │ │ │ │ + rsbseq sp, r5, r4, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febe8480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 915228 │ │ │ │ blmi 93d49c │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -129531,16 +129531,16 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf780bd10 │ │ │ │ svclt 0x0000eac6 │ │ │ │ addeq sp, r0, lr, ror #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq ip, [r5], #-254 @ 0xffffff02 │ │ │ │ - ldrhteq ip, [r5], #-248 @ 0xffffff08 │ │ │ │ + rsbseq ip, r5, r6, ror #31 │ │ │ │ + rsbseq ip, r5, r0, asr #31 │ │ │ │ addeq sp, r0, r8, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [fp], r7, lsl #1 │ │ │ │ mulls r5, r1, r6 │ │ │ │ @@ -129607,18 +129607,18 @@ │ │ │ │ strtmi r6, [r3], -sl, ror #18 │ │ │ │ cmpppl fp, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1059100 │ │ │ │ sbcseq r0, r2, r0, lsl r1 │ │ │ │ cdp2 7, 8, cr15, cr4, cr3, {4} │ │ │ │ cmnvs fp, r0, lsl #6 │ │ │ │ svclt 0x0000e798 │ │ │ │ - rsbseq ip, r5, sl, lsl #30 │ │ │ │ - rsbseq ip, r5, ip, lsr #28 │ │ │ │ - rsbseq ip, r5, r0, ror #29 │ │ │ │ - rsbseq ip, r5, sl, lsl #29 │ │ │ │ + rsbseq ip, r5, r2, lsl pc │ │ │ │ + rsbseq ip, r5, r4, lsr lr │ │ │ │ + rsbseq ip, r5, r8, ror #29 │ │ │ │ + @ instruction: 0x0075ce92 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febe8660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff0 │ │ │ │ @ instruction: 0x4616461d │ │ │ │ @ instruction: 0xf898f36b │ │ │ │ ldrdcc pc, [r4, #-128] @ 0xffffff80 │ │ │ │ @@ -129647,16 +129647,16 @@ │ │ │ │ stmdami r6, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnsvs pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r0], {134} @ 0x86 │ │ │ │ strtmi r4, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7864478 │ │ │ │ ldrb pc, [r0, fp, asr #26]! @ │ │ │ │ - rsbseq ip, r5, r4, asr #26 │ │ │ │ - ldrshteq ip, [r5], #-216 @ 0xffffff28 │ │ │ │ + rsbseq ip, r5, ip, asr #26 │ │ │ │ + rsbseq ip, r5, r0, lsl #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl febf4104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461c0fd0 │ │ │ │ ldmib r2, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ addlt r3, r6, r8, lsl #4 │ │ │ │ @@ -129785,30 +129785,30 @@ │ │ │ │ ldmdami r4, {r1, r2, r3, r6, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 204f51a │ │ │ │ stmdbls r5, {r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf7864478 │ │ │ │ blls 2107f0 │ │ │ │ svclt 0x0000e717 │ │ │ │ - rsbseq ip, r5, lr, ror #25 │ │ │ │ - rsbseq ip, r5, ip, asr #30 │ │ │ │ - rsbseq ip, r5, r8, asr #28 │ │ │ │ - rsbseq ip, r5, lr, lsr #28 │ │ │ │ - ldrshteq ip, [r5], #-186 @ 0xffffff46 │ │ │ │ - rsbseq ip, r5, lr, lsr #25 │ │ │ │ + ldrshteq ip, [r5], #-198 @ 0xffffff3a │ │ │ │ + rsbseq ip, r5, r4, asr pc │ │ │ │ + rsbseq ip, r5, r0, asr lr │ │ │ │ + rsbseq ip, r5, r6, lsr lr │ │ │ │ + rsbseq ip, r5, r2, lsl #24 │ │ │ │ + ldrhteq ip, [r5], #-198 @ 0xffffff3a │ │ │ │ + rsbseq ip, r5, r4, ror #23 │ │ │ │ + @ instruction: 0x0075cc98 │ │ │ │ + ldrhteq r4, [r5], #-206 @ 0xffffff32 │ │ │ │ + rsbseq ip, r5, r6, lsl #28 │ │ │ │ + rsbseq ip, r5, lr, lsl #23 │ │ │ │ + rsbseq ip, r5, r2, asr #24 │ │ │ │ + rsbseq ip, r5, r4, asr fp │ │ │ │ + rsbseq ip, r5, r8, lsl #24 │ │ │ │ + rsbseq ip, r5, r8, lsr #22 │ │ │ │ ldrsbteq ip, [r5], #-188 @ 0xffffff44 │ │ │ │ - @ instruction: 0x0075cc90 │ │ │ │ - ldrhteq r4, [r5], #-198 @ 0xffffff3a │ │ │ │ - ldrshteq ip, [r5], #-222 @ 0xffffff22 │ │ │ │ - rsbseq ip, r5, r6, lsl #23 │ │ │ │ - rsbseq ip, r5, sl, lsr ip │ │ │ │ - rsbseq ip, r5, ip, asr #22 │ │ │ │ - rsbseq ip, r5, r0, lsl #24 │ │ │ │ - rsbseq ip, r5, r0, lsr #22 │ │ │ │ - ldrsbteq ip, [r5], #-180 @ 0xffffff4c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ccc10 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 16cfa94 │ │ │ │ @ instruction: 0x46144df9 │ │ │ │ @ instruction: 0xf2ad4af9 │ │ │ │ @@ -130058,26 +130058,26 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addeq sp, r0, lr, lsl #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq sp, r0, r2, ror #4 │ │ │ │ - rsbseq ip, r5, r4, asr #19 │ │ │ │ - rsbseq ip, r5, r8, ror sl │ │ │ │ - rsbseq ip, r5, r4, lsl #18 │ │ │ │ - ldrhteq ip, [r5], #-152 @ 0xffffff68 │ │ │ │ - ldrsbteq ip, [r5], #-134 @ 0xffffff7a │ │ │ │ - rsbseq ip, r5, sl, lsl #19 │ │ │ │ - rsbseq ip, r5, r8, lsr #17 │ │ │ │ - rsbseq ip, r5, ip, asr r9 │ │ │ │ - rsbseq ip, r5, lr, ror #16 │ │ │ │ - rsbseq ip, r5, r2, lsr #18 │ │ │ │ - ldrhteq ip, [r5], #-112 @ 0xffffff90 │ │ │ │ - rsbseq ip, r5, r4, ror #16 │ │ │ │ + rsbseq ip, r5, ip, asr #19 │ │ │ │ + rsbseq ip, r5, r0, lsl #21 │ │ │ │ + rsbseq ip, r5, ip, lsl #18 │ │ │ │ + rsbseq ip, r5, r0, asr #19 │ │ │ │ + ldrsbteq ip, [r5], #-142 @ 0xffffff72 │ │ │ │ + @ instruction: 0x0075c992 │ │ │ │ + ldrhteq ip, [r5], #-128 @ 0xffffff80 │ │ │ │ + rsbseq ip, r5, r4, ror #18 │ │ │ │ + rsbseq ip, r5, r6, ror r8 │ │ │ │ + rsbseq ip, r5, sl, lsr #18 │ │ │ │ + ldrhteq ip, [r5], #-120 @ 0xffffff88 │ │ │ │ + rsbseq ip, r5, ip, ror #16 │ │ │ │ strtmi r6, [r8], -r1, lsr #17 │ │ │ │ blx 1fcdc8c │ │ │ │ cdp 8, 11, cr6, cr0, cr11, {3} │ │ │ │ @ instruction: 0xf5038b40 │ │ │ │ ldc 3, cr6, [r3, #696] @ 0x2b8 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ @@ -130382,27 +130382,27 @@ │ │ │ │ vldr d6, [r2, #176] @ 0xb0 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ strbt r7, [sl], #2822 @ 0xb06 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq ip, r5, r0, ror #12 │ │ │ │ - @ instruction: 0x0075c498 │ │ │ │ - rsbseq ip, r5, ip, asr #10 │ │ │ │ - rsbseq ip, r5, r8, ror #8 │ │ │ │ - rsbseq ip, r5, ip, lsl r5 │ │ │ │ - rsbseq ip, r5, lr, asr #7 │ │ │ │ - rsbseq ip, r5, r2, lsl #9 │ │ │ │ - rsbseq ip, r5, ip, lsr r2 │ │ │ │ - ldrshteq ip, [r5], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq ip, r5, ip, lsl r2 │ │ │ │ - ldrsbteq ip, [r5], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq ip, r5, sl, ror #3 │ │ │ │ - @ instruction: 0x0075c29e │ │ │ │ + rsbseq ip, r5, r8, ror #12 │ │ │ │ + rsbseq ip, r5, r0, lsr #9 │ │ │ │ + rsbseq ip, r5, r4, asr r5 │ │ │ │ + rsbseq ip, r5, r0, ror r4 │ │ │ │ + rsbseq ip, r5, r4, lsr #10 │ │ │ │ + ldrsbteq ip, [r5], #-54 @ 0xffffffca │ │ │ │ + rsbseq ip, r5, sl, lsl #9 │ │ │ │ + rsbseq ip, r5, r4, asr #4 │ │ │ │ + ldrshteq ip, [r5], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq ip, r5, r4, lsr #4 │ │ │ │ + ldrsbteq ip, [r5], #-40 @ 0xffffffd8 │ │ │ │ + ldrshteq ip, [r5], #-18 @ 0xffffffee │ │ │ │ + rsbseq ip, r5, r6, lsr #5 │ │ │ │ @ instruction: 0xf43f0782 │ │ │ │ strt sl, [ip], #3263 @ 0xcbf │ │ │ │ @ instruction: 0xf640900c │ │ │ │ ldmdami ip!, {r0, r4, r6, r8, ip, sp, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 10, cr15, cr2, cr5, {4} │ │ │ │ stmdbls ip, {r1, r3, r4, r5, r6, fp, lr} │ │ │ │ @@ -130523,32 +130523,32 @@ │ │ │ │ ldmdami r6, {r0, r1, r3, r5, r6, r8} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r6, #532]! @ 0x214 │ │ │ │ stmdbls ip, {r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf7854478 │ │ │ │ blls 3d1c60 │ │ │ │ blt 1f9029c │ │ │ │ - rsbseq ip, r5, r8, ror #2 │ │ │ │ - rsbseq ip, r5, ip, lsl r2 │ │ │ │ - rsbseq ip, r5, lr, lsr #7 │ │ │ │ - rsbseq ip, r5, r2, ror #1 │ │ │ │ - @ instruction: 0x0075c196 │ │ │ │ - rsbseq ip, r5, sl, ror r0 │ │ │ │ - rsbseq ip, r5, lr, lsr #2 │ │ │ │ - rsbseq ip, r5, lr, asr #32 │ │ │ │ - rsbseq ip, r5, r2, lsl #2 │ │ │ │ - rsbseq ip, r5, r0, lsr r0 │ │ │ │ - rsbseq ip, r5, r2, ror #1 │ │ │ │ - rsbseq ip, r5, ip │ │ │ │ - rsbseq ip, r5, r0, asr #1 │ │ │ │ - rsbseq fp, r5, sl, ror #31 │ │ │ │ - @ instruction: 0x0075c09c │ │ │ │ - rsbseq ip, r5, lr, asr #32 │ │ │ │ - @ instruction: 0x0075bf90 │ │ │ │ - rsbseq ip, r5, r4, asr #32 │ │ │ │ + rsbseq ip, r5, r0, ror r1 │ │ │ │ + rsbseq ip, r5, r4, lsr #4 │ │ │ │ + ldrhteq ip, [r5], #-54 @ 0xffffffca │ │ │ │ + rsbseq ip, r5, sl, ror #1 │ │ │ │ + @ instruction: 0x0075c19e │ │ │ │ + rsbseq ip, r5, r2, lsl #1 │ │ │ │ + rsbseq ip, r5, r6, lsr r1 │ │ │ │ + rsbseq ip, r5, r6, asr r0 │ │ │ │ + rsbseq ip, r5, sl, lsl #2 │ │ │ │ + rsbseq ip, r5, r8, lsr r0 │ │ │ │ + rsbseq ip, r5, sl, ror #1 │ │ │ │ + rsbseq ip, r5, r4, lsl r0 │ │ │ │ + rsbseq ip, r5, r8, asr #1 │ │ │ │ + ldrshteq fp, [r5], #-242 @ 0xffffff0e │ │ │ │ + rsbseq ip, r5, r4, lsr #1 │ │ │ │ + rsbseq ip, r5, r6, asr r0 │ │ │ │ + @ instruction: 0x0075bf98 │ │ │ │ + rsbseq ip, r5, ip, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1cd7a8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldclmi 0, cr11, [r9], {143} @ 0x8f │ │ │ │ ldmmi r9, {r0, r7, r9, sl, lr}^ │ │ │ │ @@ -130766,26 +130766,26 @@ │ │ │ │ svclt 0x0000e924 │ │ │ │ andeq r0, r0, r0, lsl #1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, lsl #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ strdeq ip, [r0], r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq fp, r5, r0, ror lr │ │ │ │ - rsbseq fp, r5, r4, lsr #30 │ │ │ │ + rsbseq fp, r5, r8, ror lr │ │ │ │ + rsbseq fp, r5, ip, lsr #30 │ │ │ │ addeq ip, r0, ip, lsr r6 │ │ │ │ - ldrhteq fp, [r5], #-224 @ 0xffffff20 │ │ │ │ - rsbseq fp, r5, r2, ror #24 │ │ │ │ - rsbseq fp, r5, r6, lsl sp │ │ │ │ - rsbseq fp, r5, r2, lsr ip │ │ │ │ - rsbseq fp, r5, r6, ror #25 │ │ │ │ - rsbseq fp, r5, r6, lsl ip │ │ │ │ - rsbseq fp, r5, r8, asr #25 │ │ │ │ - ldrshteq fp, [r5], #-184 @ 0xffffff48 │ │ │ │ - rsbseq fp, r5, sl, lsr #25 │ │ │ │ + ldrhteq fp, [r5], #-232 @ 0xffffff18 │ │ │ │ + rsbseq fp, r5, sl, ror #24 │ │ │ │ + rsbseq fp, r5, lr, lsl sp │ │ │ │ + rsbseq fp, r5, sl, lsr ip │ │ │ │ + rsbseq fp, r5, lr, ror #25 │ │ │ │ + rsbseq fp, r5, lr, lsl ip │ │ │ │ + ldrsbteq fp, [r5], #-192 @ 0xffffff40 │ │ │ │ + rsbseq fp, r5, r0, lsl #24 │ │ │ │ + ldrhteq fp, [r5], #-194 @ 0xffffff3e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fed240f0 │ │ │ │ ldrmi fp, [sp], -fp, lsl #1 │ │ │ │ ldrbtmi r4, [sl], #-2993 @ 0xfffff44f │ │ │ │ @@ -130963,32 +130963,32 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7854478 │ │ │ │ @ instruction: 0xf04ffb07 │ │ │ │ @ instruction: 0xe74e33ff │ │ │ │ svc 0x0090f77e │ │ │ │ addeq ip, r0, r6, asr #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq fp, r5, ip, lsr #23 │ │ │ │ + ldrhteq fp, [r5], #-180 @ 0xffffff4c │ │ │ │ addeq ip, r0, r6, ror #3 │ │ │ │ - ldrsbteq fp, [r5], #-148 @ 0xffffff6c │ │ │ │ - rsbseq fp, r5, r8, lsl #21 │ │ │ │ - ldrhteq fp, [r5], #-144 @ 0xffffff70 │ │ │ │ - rsbseq fp, r5, ip, lsr #24 │ │ │ │ - rsbseq fp, r5, r8, lsl #19 │ │ │ │ - rsbseq fp, r5, ip, lsr sl │ │ │ │ - rsbseq fp, r5, sl, ror #18 │ │ │ │ - rsbseq fp, r5, lr, lsl sl │ │ │ │ - rsbseq fp, r5, r4, asr #18 │ │ │ │ - ldrshteq fp, [r5], #-152 @ 0xffffff68 │ │ │ │ - rsbseq fp, r5, r0, lsl r9 │ │ │ │ - rsbseq fp, r5, r4, asr #19 │ │ │ │ - ldrsbteq fp, [r5], #-138 @ 0xffffff76 │ │ │ │ - rsbseq fp, r5, lr, lsl #19 │ │ │ │ - ldrhteq fp, [r5], #-142 @ 0xffffff72 │ │ │ │ - rsbseq fp, r5, r0, ror r9 │ │ │ │ + ldrsbteq fp, [r5], #-156 @ 0xffffff64 │ │ │ │ + @ instruction: 0x0075ba90 │ │ │ │ + ldrhteq fp, [r5], #-152 @ 0xffffff68 │ │ │ │ + rsbseq fp, r5, r4, lsr ip │ │ │ │ + @ instruction: 0x0075b990 │ │ │ │ + rsbseq fp, r5, r4, asr #20 │ │ │ │ + rsbseq fp, r5, r2, ror r9 │ │ │ │ + rsbseq fp, r5, r6, lsr #20 │ │ │ │ + rsbseq fp, r5, ip, asr #18 │ │ │ │ + rsbseq fp, r5, r0, lsl #20 │ │ │ │ + rsbseq fp, r5, r8, lsl r9 │ │ │ │ + rsbseq fp, r5, ip, asr #19 │ │ │ │ + rsbseq fp, r5, r2, ror #17 │ │ │ │ + @ instruction: 0x0075b996 │ │ │ │ + rsbseq fp, r5, r6, asr #17 │ │ │ │ + rsbseq fp, r5, r8, ror r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe6d0d08 │ │ │ │ bmi ff164420 │ │ │ │ blmi ff164448 │ │ │ │ @ instruction: 0xf2ad447a │ │ │ │ @@ -131183,38 +131183,38 @@ │ │ │ │ @ instruction: 0xf892f785 │ │ │ │ @ instruction: 0x4629481c │ │ │ │ @ instruction: 0xf7854478 │ │ │ │ strb pc, [r9], sp, asr #18 @ │ │ │ │ ldcl 7, cr15, [r8, #504] @ 0x1f8 │ │ │ │ addeq ip, r0, ip, lsl r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq fp, [r5], #-114 @ 0xffffff8e │ │ │ │ - rsbseq fp, r5, r6, ror #16 │ │ │ │ + ldrhteq fp, [r5], #-122 @ 0xffffff86 │ │ │ │ + rsbseq fp, r5, lr, ror #16 │ │ │ │ addeq fp, r0, r0, lsl #31 │ │ │ │ - rsbseq fp, r5, r8, ror r7 │ │ │ │ - rsbseq fp, r5, ip, lsr #16 │ │ │ │ - rsbseq fp, r5, lr, lsr r7 │ │ │ │ - ldrshteq fp, [r5], #-114 @ 0xffffff8e │ │ │ │ - rsbseq fp, r5, r4, lsr #14 │ │ │ │ - ldrsbteq fp, [r5], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r8, r5, r8, ror r0 │ │ │ │ - rsbseq fp, r5, lr, asr r6 │ │ │ │ - rsbseq fp, r5, r2, lsl r7 │ │ │ │ - rsbseq fp, r5, r4, asr #12 │ │ │ │ - ldrshteq fp, [r5], #-104 @ 0xffffff98 │ │ │ │ + rsbseq fp, r5, r0, lsl #15 │ │ │ │ + rsbseq fp, r5, r4, lsr r8 │ │ │ │ + rsbseq fp, r5, r6, asr #14 │ │ │ │ + ldrshteq fp, [r5], #-122 @ 0xffffff86 │ │ │ │ + rsbseq fp, r5, ip, lsr #14 │ │ │ │ + rsbseq fp, r5, r0, ror #15 │ │ │ │ + rsbseq r8, r5, r0, lsl #1 │ │ │ │ + rsbseq fp, r5, r6, ror #12 │ │ │ │ + rsbseq fp, r5, sl, lsl r7 │ │ │ │ + rsbseq fp, r5, ip, asr #12 │ │ │ │ + rsbseq fp, r5, r0, lsl #14 │ │ │ │ + rsbseq fp, r5, ip, lsl #12 │ │ │ │ + rsbseq fp, r5, r0, asr #13 │ │ │ │ + rsbseq fp, r5, ip, asr #11 │ │ │ │ + rsbseq fp, r5, r0, lsl #13 │ │ │ │ + rsbseq fp, r5, lr, lsl #11 │ │ │ │ + rsbseq fp, r5, r0, ror r8 │ │ │ │ + rsbseq fp, r5, lr, ror #10 │ │ │ │ + rsbseq fp, r5, r8, lsl r8 │ │ │ │ + rsbseq fp, r5, r0, asr r5 │ │ │ │ rsbseq fp, r5, r4, lsl #12 │ │ │ │ - ldrhteq fp, [r5], #-104 @ 0xffffff98 │ │ │ │ - rsbseq fp, r5, r4, asr #11 │ │ │ │ - rsbseq fp, r5, r8, ror r6 │ │ │ │ - rsbseq fp, r5, r6, lsl #11 │ │ │ │ - rsbseq fp, r5, r8, ror #16 │ │ │ │ - rsbseq fp, r5, r6, ror #10 │ │ │ │ - rsbseq fp, r5, r0, lsl r8 │ │ │ │ - rsbseq fp, r5, r8, asr #10 │ │ │ │ - ldrshteq fp, [r5], #-92 @ 0xffffffa4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi ff6a45c0 │ │ │ │ blmi ff6a45dc │ │ │ │ addlt r4, ip, sl, ror r4 │ │ │ │ @@ -131429,33 +131429,33 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff64f784 │ │ │ │ @ instruction: 0xf77ee696 │ │ │ │ svclt 0x0000ebf0 │ │ │ │ ... │ │ │ │ umulleq fp, r0, r4, ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq fp, r5, r6, asr #8 │ │ │ │ - ldrshteq fp, [r5], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq fp, r5, lr, asr #8 │ │ │ │ + rsbseq fp, r5, r2, lsl #10 │ │ │ │ addeq fp, r0, r4, lsl ip │ │ │ │ - rsbseq fp, r5, r0, lsl #8 │ │ │ │ - ldrhteq fp, [r5], #-68 @ 0xffffffbc │ │ │ │ - rsbseq fp, r5, r6, ror #7 │ │ │ │ - @ instruction: 0x0075b49a │ │ │ │ - rsbseq fp, r5, r4, lsr r3 │ │ │ │ - rsbseq fp, r5, r8, ror #7 │ │ │ │ - rsbseq fp, r5, r2, lsl #7 │ │ │ │ - rsbseq fp, r5, r0, lsr #5 │ │ │ │ - rsbseq fp, r5, lr, asr r3 │ │ │ │ - rsbseq fp, r5, sl, lsr r2 │ │ │ │ - rsbseq fp, r5, lr, ror #5 │ │ │ │ - ldrsbteq fp, [r5], #-20 @ 0xffffffec │ │ │ │ - rsbseq fp, r5, r8, lsl #5 │ │ │ │ - rsbseq fp, r5, lr, lsr r2 │ │ │ │ - rsbseq fp, r5, r6, ror r1 │ │ │ │ - rsbseq fp, r5, sl, lsr #4 │ │ │ │ + rsbseq fp, r5, r8, lsl #8 │ │ │ │ + ldrhteq fp, [r5], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq fp, r5, lr, ror #7 │ │ │ │ + rsbseq fp, r5, r2, lsr #9 │ │ │ │ + rsbseq fp, r5, ip, lsr r3 │ │ │ │ + ldrshteq fp, [r5], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq fp, r5, sl, lsl #7 │ │ │ │ + rsbseq fp, r5, r8, lsr #5 │ │ │ │ + rsbseq fp, r5, r6, ror #6 │ │ │ │ + rsbseq fp, r5, r2, asr #4 │ │ │ │ + ldrshteq fp, [r5], #-38 @ 0xffffffda │ │ │ │ + ldrsbteq fp, [r5], #-28 @ 0xffffffe4 │ │ │ │ + @ instruction: 0x0075b290 │ │ │ │ + rsbseq fp, r5, r6, asr #4 │ │ │ │ + rsbseq fp, r5, lr, ror r1 │ │ │ │ + rsbseq fp, r5, r2, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febea320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ strmi fp, [r8], -r2, lsl #1 │ │ │ │ blx ecfed4 │ │ │ │ stmdavs r0!, {r0, r1, r9, sl, lr}^ │ │ │ │ @@ -131497,15 +131497,15 @@ │ │ │ │ @ instruction: 0xf020f097 │ │ │ │ @ instruction: 0xf8c39b01 │ │ │ │ @ instruction: 0xe7f20118 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00e33333 │ │ │ │ - rsbseq r7, r5, lr, ror r2 │ │ │ │ + rsbseq r7, r5, r6, lsl #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ce6a0 >::_M_default_append(unsigned int)@@Base+0x48d9c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addlt r4, fp, pc, ror ip │ │ │ │ ldmdbmi pc!, {r1, r2, r3, r9, sl, lr}^ @ │ │ │ │ @@ -131633,20 +131633,20 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ addeq fp, r0, r0, lsl #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq fp, r0, r2, lsl #14 │ │ │ │ - rsbseq sl, r5, lr, lsl #29 │ │ │ │ - rsbseq sl, r5, r2, asr #30 │ │ │ │ - rsbseq sl, r5, r0, ror lr │ │ │ │ - rsbseq sl, r5, r4, lsr #30 │ │ │ │ - rsbseq sl, r5, r2, asr lr │ │ │ │ - rsbseq sl, r5, r6, lsl #30 │ │ │ │ + @ instruction: 0x0075ae96 │ │ │ │ + rsbseq sl, r5, sl, asr #30 │ │ │ │ + rsbseq sl, r5, r8, ror lr │ │ │ │ + rsbseq sl, r5, ip, lsr #30 │ │ │ │ + rsbseq sl, r5, sl, asr lr │ │ │ │ + rsbseq sl, r5, lr, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febea620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, asr #31 │ │ │ │ blmi ae5ccc │ │ │ │ ldrbtmi fp, [sl], #-140 @ 0xffffff74 │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -131686,16 +131686,16 @@ │ │ │ │ blls 152a40 │ │ │ │ @ instruction: 0xf77ee7c7 │ │ │ │ svclt 0x0000e9ec │ │ │ │ ... │ │ │ │ addeq fp, r0, lr, asr #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq fp, r0, sl, lsr #11 │ │ │ │ - rsbseq sl, r5, r8, lsl #27 │ │ │ │ - rsbseq sl, r5, r8, lsr lr │ │ │ │ + @ instruction: 0x0075ad90 │ │ │ │ + rsbseq sl, r5, r0, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febea6e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r0, ror #31 │ │ │ │ addlt r4, r3, r6, asr #18 │ │ │ │ ldrbtmi r4, [r9], #-1543 @ 0xfffff9f9 │ │ │ │ vaddl.s16 , d26, d6 │ │ │ │ @@ -131763,28 +131763,28 @@ │ │ │ │ cmppmi fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ stc2 7, cr15, [r2], {132} @ 0x84 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ ldc2 7, cr15, [lr], #528 @ 0x210 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ bmi 442dc8 │ │ │ │ @ instruction: 0xe796447a │ │ │ │ - rsbseq fp, r5, lr, asr #32 │ │ │ │ - rsbseq fp, r5, r2, lsr r0 │ │ │ │ - rsbseq sl, r5, r8, lsl sp │ │ │ │ - rsbseq fp, r5, lr │ │ │ │ - rsbseq sl, r5, ip, lsl sp │ │ │ │ - rsbseq fp, r5, ip │ │ │ │ - @ instruction: 0x0075ac9a │ │ │ │ - rsbseq sl, r5, lr, asr #26 │ │ │ │ - ldrshteq sl, [r5], #-250 @ 0xffffff06 │ │ │ │ - rsbseq sl, r5, r2, ror #24 │ │ │ │ - rsbseq sl, r5, r6, lsl sp │ │ │ │ - rsbseq sl, r5, r0, asr #24 │ │ │ │ - ldrshteq sl, [r5], #-202 @ 0xffffff36 │ │ │ │ - rsbseq sl, r5, r0, asr ip │ │ │ │ + rsbseq fp, r5, r6, asr r0 │ │ │ │ + rsbseq fp, r5, sl, lsr r0 │ │ │ │ + rsbseq sl, r5, r0, lsr #26 │ │ │ │ + rsbseq fp, r5, r6, lsl r0 │ │ │ │ + rsbseq sl, r5, r4, lsr #26 │ │ │ │ + rsbseq fp, r5, r4, lsl r0 │ │ │ │ + rsbseq sl, r5, r2, lsr #25 │ │ │ │ + rsbseq sl, r5, r6, asr sp │ │ │ │ + rsbseq fp, r5, r2 │ │ │ │ + rsbseq sl, r5, sl, ror #24 │ │ │ │ + rsbseq sl, r5, lr, lsl sp │ │ │ │ + rsbseq sl, r5, r8, asr #24 │ │ │ │ + rsbseq sl, r5, r2, lsl #26 │ │ │ │ + rsbseq sl, r5, r8, asr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stclmi 6, cr4, [sp, #16] │ │ │ │ ldrmi r4, [r9], sp, asr #17 │ │ │ │ addslt r4, r3, sp, ror r4 │ │ │ │ @@ -131989,25 +131989,25 @@ │ │ │ │ blls 1d2580 │ │ │ │ svclt 0x0000e67e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq fp, r0, r0, lsr #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq fp, r0, ip, ror r3 │ │ │ │ - rsbseq sl, r5, r4, lsl pc │ │ │ │ - rsbseq sl, r5, lr, ror sl │ │ │ │ - rsbseq sl, r5, r2, lsr fp │ │ │ │ - rsbseq sl, r5, ip, ror r9 │ │ │ │ - rsbseq sl, r5, r0, lsr sl │ │ │ │ - rsbseq sl, r5, r2, asr #18 │ │ │ │ - ldrshteq sl, [r5], #-150 @ 0xffffff6a │ │ │ │ - rsbseq sl, r5, r4, lsr #18 │ │ │ │ - ldrsbteq sl, [r5], #-152 @ 0xffffff68 │ │ │ │ - ldrhteq sl, [r5], #-128 @ 0xffffff80 │ │ │ │ - rsbseq sl, r5, r4, ror #18 │ │ │ │ + rsbseq sl, r5, ip, lsl pc │ │ │ │ + rsbseq sl, r5, r6, lsl #21 │ │ │ │ + rsbseq sl, r5, sl, lsr fp │ │ │ │ + rsbseq sl, r5, r4, lsl #19 │ │ │ │ + rsbseq sl, r5, r8, lsr sl │ │ │ │ + rsbseq sl, r5, sl, asr #18 │ │ │ │ + ldrshteq sl, [r5], #-158 @ 0xffffff62 │ │ │ │ + rsbseq sl, r5, ip, lsr #18 │ │ │ │ + rsbseq sl, r5, r0, ror #19 │ │ │ │ + ldrhteq sl, [r5], #-136 @ 0xffffff78 │ │ │ │ + rsbseq sl, r5, ip, ror #18 │ │ │ │ @ instruction: 0x209cf8d6 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ rsbsvs r8, r0, #248, 2 @ 0x3e │ │ │ │ ldrdcc pc, [r4, #-134] @ 0xffffff7a │ │ │ │ @ instruction: 0xf8d6b35b │ │ │ │ blcs 9fe6c │ │ │ │ rscshi pc, r7, r0, asr #6 │ │ │ │ @@ -132213,32 +132213,32 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf93cf784 │ │ │ │ ldrt r9, [r9], #2820 @ 0xb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbseq sl, r5, r2, lsr #16 │ │ │ │ - rsbseq sl, r5, r6, lsl #14 │ │ │ │ - rsbseq sl, r5, lr, ror #12 │ │ │ │ - rsbseq sl, r5, r2, lsr #14 │ │ │ │ - rsbseq fp, r5, ip, lsl #6 │ │ │ │ - @ instruction: 0x0075aa9c │ │ │ │ - ldrhteq sl, [r5], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq sl, r5, r0, ror r6 │ │ │ │ - @ instruction: 0x0075a59e │ │ │ │ - rsbseq sl, r5, r2, asr r6 │ │ │ │ - rsbseq sl, r5, r0, lsl #11 │ │ │ │ - rsbseq sl, r5, r4, lsr r6 │ │ │ │ - rsbseq sl, r5, r2, ror #10 │ │ │ │ - rsbseq sl, r5, r6, lsl r6 │ │ │ │ - rsbseq sl, r5, r4, asr #10 │ │ │ │ - ldrshteq sl, [r5], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq sl, r5, r6, lsr #10 │ │ │ │ - ldrsbteq sl, [r5], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq sl, r5, sl, lsr #16 │ │ │ │ + rsbseq sl, r5, lr, lsl #14 │ │ │ │ + rsbseq sl, r5, r6, ror r6 │ │ │ │ + rsbseq sl, r5, sl, lsr #14 │ │ │ │ + rsbseq fp, r5, r4, lsl r3 │ │ │ │ + rsbseq sl, r5, r4, lsr #21 │ │ │ │ + rsbseq sl, r5, r4, asr #11 │ │ │ │ + rsbseq sl, r5, r8, ror r6 │ │ │ │ + rsbseq sl, r5, r6, lsr #11 │ │ │ │ + rsbseq sl, r5, sl, asr r6 │ │ │ │ + rsbseq sl, r5, r8, lsl #11 │ │ │ │ + rsbseq sl, r5, ip, lsr r6 │ │ │ │ + rsbseq sl, r5, sl, ror #10 │ │ │ │ + rsbseq sl, r5, lr, lsl r6 │ │ │ │ + rsbseq sl, r5, ip, asr #10 │ │ │ │ + rsbseq sl, r5, r0, lsl #12 │ │ │ │ + rsbseq sl, r5, lr, lsr #10 │ │ │ │ + rsbseq sl, r5, r2, ror #11 │ │ │ │ vhadd.s8 d25, d1, d4 │ │ │ │ ldmdami r9, {r4, r8, sp, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf844f784 │ │ │ │ stmdbls r4, {r0, r1, r2, r4, r6, fp, lr} │ │ │ │ @ instruction: 0xf7844478 │ │ │ │ blls 1d217c │ │ │ │ @@ -132322,32 +132322,32 @@ │ │ │ │ ldmdami r7, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7844478 │ │ │ │ @ instruction: 0xf04ff85d │ │ │ │ @ instruction: 0xf7ff33ff │ │ │ │ @ instruction: 0xf77dbbd9 │ │ │ │ svclt 0x0000ece6 │ │ │ │ - rsbseq sl, r5, ip, lsr #9 │ │ │ │ - rsbseq sl, r5, r0, ror #10 │ │ │ │ - rsbseq sl, r5, lr, lsl #9 │ │ │ │ - rsbseq sl, r5, r2, asr #10 │ │ │ │ - rsbseq sl, r5, r0, ror r4 │ │ │ │ - rsbseq sl, r5, r4, lsr #10 │ │ │ │ - ldrhteq r8, [r5], #-14 │ │ │ │ - rsbseq sl, r5, r8, lsr r8 │ │ │ │ - rsbseq sl, r5, r8, lsl r4 │ │ │ │ - rsbseq sl, r5, ip, asr #9 │ │ │ │ - ldrshteq sl, [r5], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq sl, r5, lr, lsr #9 │ │ │ │ - ldrhteq sl, [r5], #-54 @ 0xffffffca │ │ │ │ - rsbseq sl, r5, sl, ror #8 │ │ │ │ - rsbseq sl, r5, lr, lsl #7 │ │ │ │ - rsbseq sl, r5, r4, asr #14 │ │ │ │ - rsbseq sl, r5, sl, ror #6 │ │ │ │ - rsbseq sl, r5, ip, lsl r4 │ │ │ │ + ldrhteq sl, [r5], #-68 @ 0xffffffbc │ │ │ │ + rsbseq sl, r5, r8, ror #10 │ │ │ │ + @ instruction: 0x0075a496 │ │ │ │ + rsbseq sl, r5, sl, asr #10 │ │ │ │ + rsbseq sl, r5, r8, ror r4 │ │ │ │ + rsbseq sl, r5, ip, lsr #10 │ │ │ │ + rsbseq r8, r5, r6, asr #1 │ │ │ │ + rsbseq sl, r5, r0, asr #16 │ │ │ │ + rsbseq sl, r5, r0, lsr #8 │ │ │ │ + ldrsbteq sl, [r5], #-68 @ 0xffffffbc │ │ │ │ + rsbseq sl, r5, r2, lsl #8 │ │ │ │ + ldrhteq sl, [r5], #-70 @ 0xffffffba │ │ │ │ + ldrhteq sl, [r5], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq sl, r5, r2, ror r4 │ │ │ │ + @ instruction: 0x0075a396 │ │ │ │ + rsbseq sl, r5, ip, asr #14 │ │ │ │ + rsbseq sl, r5, r2, ror r3 │ │ │ │ + rsbseq sl, r5, r4, lsr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2cf3d8 >::_M_default_append(unsigned int)@@Base+0x49ad4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ ldclmi 0, cr11, [r3], {173} @ 0xad │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @@ -132558,21 +132558,21 @@ │ │ │ │ @ instruction: 0xf8dd0900 │ │ │ │ strbmi fp, [sp], -ip, asr #32 │ │ │ │ svclt 0x0000e01b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq sl, r0, r8, asr #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x0075a292 │ │ │ │ - rsbseq sl, r5, r6, asr #6 │ │ │ │ + @ instruction: 0x0075a29a │ │ │ │ + rsbseq sl, r5, lr, asr #6 │ │ │ │ addeq sl, r0, r0, ror #20 │ │ │ │ - ldrsbteq sl, [r5], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq sl, r5, lr, rrx │ │ │ │ - rsbseq sl, r5, lr, lsl #10 │ │ │ │ - rsbseq sl, r5, lr, asr #32 │ │ │ │ + rsbseq sl, r5, r2, ror #5 │ │ │ │ + rsbseq sl, r5, r6, ror r0 │ │ │ │ + rsbseq sl, r5, r6, lsl r5 │ │ │ │ + rsbseq sl, r5, r6, asr r0 │ │ │ │ eorle r4, r8, ip, lsr #5 │ │ │ │ @ instruction: 0xf8563501 │ │ │ │ ldmdbvs r9, {r2, r8, r9, sl, fp, ip, sp} │ │ │ │ blcs aebdc │ │ │ │ bls 94b28c │ │ │ │ sbceq lr, r3, #2048 @ 0x800 │ │ │ │ ldrdcc pc, [r4], -r8 │ │ │ │ @@ -133044,72 +133044,72 @@ │ │ │ │ vst2.8 {d20-d21}, [pc :256], lr │ │ │ │ ldrbtmi r6, [r8], #-330 @ 0xfffffeb6 │ │ │ │ @ instruction: 0xf783300c │ │ │ │ ldmdami ip!, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ blx fed52824 │ │ │ │ blt ff052a18 │ │ │ │ - rsbseq r0, r8, r4, asr #6 │ │ │ │ - rsbseq r9, r5, r4, asr lr │ │ │ │ - rsbseq r9, r5, r6, lsl #30 │ │ │ │ - rsbseq r9, r5, r0, lsr lr │ │ │ │ - rsbseq r9, r5, sl, ror #29 │ │ │ │ - rsbseq r0, r8, r6, lsr #4 │ │ │ │ - rsbseq r9, r5, lr, ror #26 │ │ │ │ - rsbseq r9, r5, r0, lsr #28 │ │ │ │ - rsbseq r9, r5, r2, asr #23 │ │ │ │ - rsbseq r9, r5, r6, ror ip │ │ │ │ - ldrshteq r9, [r5], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r9, r5, r0, asr fp │ │ │ │ + rsbseq r0, r8, ip, asr #6 │ │ │ │ + rsbseq r9, r5, ip, asr lr │ │ │ │ + rsbseq r9, r5, lr, lsl #30 │ │ │ │ + rsbseq r9, r5, r8, lsr lr │ │ │ │ + ldrshteq r9, [r5], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r0, r8, lr, lsr #4 │ │ │ │ + rsbseq r9, r5, r6, ror sp │ │ │ │ + rsbseq r9, r5, r8, lsr #28 │ │ │ │ + rsbseq r9, r5, sl, asr #23 │ │ │ │ + rsbseq r9, r5, lr, ror ip │ │ │ │ rsbseq r9, r5, r4, lsl #24 │ │ │ │ - rsbseq r9, r5, r2, lsr #22 │ │ │ │ - ldrsbteq r9, [r5], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r9, r5, r8, asr fp │ │ │ │ + rsbseq r9, r5, ip, lsl #24 │ │ │ │ + rsbseq r9, r5, sl, lsr #22 │ │ │ │ + ldrsbteq r9, [r5], #-190 @ 0xffffff42 │ │ │ │ + ldrshteq r9, [r5], #-172 @ 0xffffff54 │ │ │ │ + ldrhteq r9, [r5], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r9, r5, lr, asr fp │ │ │ │ + rsbseq r9, r5, r6, asr #21 │ │ │ │ + rsbseq r9, r5, sl, ror fp │ │ │ │ + rsbseq r9, r5, sl, lsr #21 │ │ │ │ + rsbseq r9, r5, ip, asr fp │ │ │ │ + @ instruction: 0x00759d9e │ │ │ │ + rsbseq r9, r5, r0, asr #20 │ │ │ │ ldrshteq r9, [r5], #-164 @ 0xffffff5c │ │ │ │ - rsbseq r9, r5, r8, lsr #23 │ │ │ │ - rsbseq r9, r5, r6, asr fp │ │ │ │ - ldrhteq r9, [r5], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r9, r5, r2, ror fp │ │ │ │ - rsbseq r9, r5, r2, lsr #21 │ │ │ │ - rsbseq r9, r5, r4, asr fp │ │ │ │ - @ instruction: 0x00759d96 │ │ │ │ + rsbseq r9, r5, r2, lsr #20 │ │ │ │ + ldrsbteq r9, [r5], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r9, r5, r6, lsl #20 │ │ │ │ + ldrhteq r9, [r5], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r9, r5, sl, ror #19 │ │ │ │ + @ instruction: 0x00759a94 │ │ │ │ + rsbseq r9, r5, r8, asr #19 │ │ │ │ + rsbseq r9, r5, r2, ror sl │ │ │ │ + rsbseq r9, r5, r4, lsr #19 │ │ │ │ + rsbseq r9, r5, r8, asr sl │ │ │ │ + rsbseq r9, r5, r6, lsl #19 │ │ │ │ rsbseq r9, r5, r8, lsr sl │ │ │ │ - rsbseq r9, r5, ip, ror #21 │ │ │ │ + rsbseq r9, r5, r6, ror #18 │ │ │ │ rsbseq r9, r5, sl, lsl sl │ │ │ │ - rsbseq r9, r5, lr, asr #21 │ │ │ │ - ldrshteq r9, [r5], #-158 @ 0xffffff62 │ │ │ │ - ldrhteq r9, [r5], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r9, r5, r2, ror #19 │ │ │ │ - rsbseq r9, r5, ip, lsl #21 │ │ │ │ - rsbseq r9, r5, r0, asr #19 │ │ │ │ - rsbseq r9, r5, sl, ror #20 │ │ │ │ - @ instruction: 0x0075999c │ │ │ │ - rsbseq r9, r5, r0, asr sl │ │ │ │ - rsbseq r9, r5, lr, ror r9 │ │ │ │ - rsbseq r9, r5, r0, lsr sl │ │ │ │ - rsbseq r9, r5, lr, asr r9 │ │ │ │ - rsbseq r9, r5, r2, lsl sl │ │ │ │ - rsbseq r9, r5, r0, asr #18 │ │ │ │ - ldrshteq r9, [r5], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r9, r5, r2, lsr #18 │ │ │ │ - ldrsbteq r9, [r5], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r9, r5, r4, lsl #18 │ │ │ │ - ldrhteq r9, [r5], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r9, r5, r6, ror #17 │ │ │ │ - @ instruction: 0x0075999a │ │ │ │ - rsbseq r9, r5, r8, asr #17 │ │ │ │ - rsbseq r9, r5, ip, ror r9 │ │ │ │ + rsbseq r9, r5, r8, asr #18 │ │ │ │ + ldrshteq r9, [r5], #-156 @ 0xffffff64 │ │ │ │ rsbseq r9, r5, sl, lsr #18 │ │ │ │ - @ instruction: 0x00759890 │ │ │ │ - rsbseq r9, r5, r4, asr #18 │ │ │ │ - rsbseq r9, r5, r2, ror r8 │ │ │ │ - rsbseq r9, r5, r6, lsr #18 │ │ │ │ - rsbseq r9, r5, r2, asr #16 │ │ │ │ - rsbseq r9, r5, r0, asr #25 │ │ │ │ - rsbseq r9, r5, r2, lsl r8 │ │ │ │ - rsbseq r9, r5, r6, asr #17 │ │ │ │ + ldrsbteq r9, [r5], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r9, r5, ip, lsl #18 │ │ │ │ + rsbseq r9, r5, r0, asr #19 │ │ │ │ + rsbseq r9, r5, lr, ror #17 │ │ │ │ + rsbseq r9, r5, r2, lsr #19 │ │ │ │ + ldrsbteq r9, [r5], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r9, r5, r4, lsl #19 │ │ │ │ + rsbseq r9, r5, r2, lsr r9 │ │ │ │ + @ instruction: 0x00759898 │ │ │ │ + rsbseq r9, r5, ip, asr #18 │ │ │ │ + rsbseq r9, r5, sl, ror r8 │ │ │ │ + rsbseq r9, r5, lr, lsr #18 │ │ │ │ + rsbseq r9, r5, sl, asr #16 │ │ │ │ + rsbseq r9, r5, r8, asr #25 │ │ │ │ + rsbseq r9, r5, sl, lsl r8 │ │ │ │ + rsbseq r9, r5, lr, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4cffc4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ ldrsbtlt r4, [r5], r6 │ │ │ │ @ instruction: 0x469b4cd6 │ │ │ │ @@ -133324,16 +133324,16 @@ │ │ │ │ beq 1d14f0 │ │ │ │ movwls sl, #60195 @ 0xeb23 │ │ │ │ svclt 0x0000e014 │ │ │ │ ... │ │ │ │ ldrdeq r9, [r0], ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x00809eb4 │ │ │ │ - rsbseq r9, r5, lr, lsr #13 │ │ │ │ - rsbseq pc, r7, r8, lsl #16 │ │ │ │ + ldrhteq r9, [r5], #-102 @ 0xffffff9a │ │ │ │ + rsbseq pc, r7, r0, lsl r8 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ strmi fp, [r9, #4040]! @ 0xfc8 │ │ │ │ addhi pc, lr, r0, asr #6 │ │ │ │ svccc 0x0004f85a │ │ │ │ @ instruction: 0xf8d6691c │ │ │ │ stmdavs r2!, {r2, r3, r5, r7, ip, sp}^ │ │ │ │ blhi 9504ec │ │ │ │ @@ -133848,40 +133848,40 @@ │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ strle pc, [fp], #2576 @ 0xa10 │ │ │ │ @ instruction: 0xf8432200 │ │ │ │ ldr r2, [r5, r9]! │ │ │ │ ... │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbseq r9, r5, lr, asr #11 │ │ │ │ - ldrsbteq r8, [r5], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r9, r5, lr, lsl #1 │ │ │ │ - ldrhteq r8, [r5], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r9, r5, lr, rrx │ │ │ │ - rsbseq r9, r5, r2, lsr #32 │ │ │ │ - rsbseq r8, r5, r8, asr #30 │ │ │ │ - ldrshteq r8, [r5], #-252 @ 0xffffff04 │ │ │ │ - rsbseq r8, r5, sl, lsr #30 │ │ │ │ - ldrsbteq r8, [r5], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r8, r5, ip, lsl #30 │ │ │ │ - rsbseq r8, r5, r0, asr #31 │ │ │ │ - rsbseq r8, r5, lr, ror #29 │ │ │ │ - rsbseq r8, r5, r2, lsr #31 │ │ │ │ - ldrsbteq r8, [r5], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r8, r5, r4, lsl #31 │ │ │ │ - ldrhteq r8, [r5], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r8, r5, r4, ror #30 │ │ │ │ - @ instruction: 0x00758e90 │ │ │ │ - rsbseq r8, r5, r4, asr #30 │ │ │ │ - rsbseq r8, r5, r6, ror #28 │ │ │ │ - rsbseq r8, r5, sl, lsl pc │ │ │ │ - rsbseq r8, r5, r6, asr #28 │ │ │ │ - ldrshteq r8, [r5], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r8, r5, sl, lsr #29 │ │ │ │ - rsbseq r8, r5, r8, lsr #27 │ │ │ │ + ldrsbteq r9, [r5], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r8, r5, r4, ror #31 │ │ │ │ + @ instruction: 0x00759096 │ │ │ │ + rsbseq r8, r5, r4, asr #31 │ │ │ │ + rsbseq r9, r5, r6, ror r0 │ │ │ │ + rsbseq r9, r5, sl, lsr #32 │ │ │ │ + rsbseq r8, r5, r0, asr pc │ │ │ │ + rsbseq r9, r5, r4 │ │ │ │ + rsbseq r8, r5, r2, lsr pc │ │ │ │ + rsbseq r8, r5, r6, ror #31 │ │ │ │ + rsbseq r8, r5, r4, lsl pc │ │ │ │ + rsbseq r8, r5, r8, asr #31 │ │ │ │ + ldrshteq r8, [r5], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r8, r5, sl, lsr #31 │ │ │ │ + ldrsbteq r8, [r5], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r8, r5, ip, lsl #31 │ │ │ │ + ldrhteq r8, [r5], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r8, r5, ip, ror #30 │ │ │ │ + @ instruction: 0x00758e98 │ │ │ │ + rsbseq r8, r5, ip, asr #30 │ │ │ │ + rsbseq r8, r5, lr, ror #28 │ │ │ │ + rsbseq r8, r5, r2, lsr #30 │ │ │ │ + rsbseq r8, r5, lr, asr #28 │ │ │ │ + rsbseq r8, r5, r2, lsl #30 │ │ │ │ + ldrhteq r8, [r5], #-226 @ 0xffffff1e │ │ │ │ + ldrhteq r8, [r5], #-208 @ 0xffffff30 │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7c6f0c7 │ │ │ │ bleq ff0d11e8 │ │ │ │ bleq ff2d11fc │ │ │ │ blx 4d12f4 │ │ │ │ stmdavs r9!, {r0, r2, r5, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0c74620 │ │ │ │ @@ -134133,55 +134133,55 @@ │ │ │ │ stmdami sp!, {r1, r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf782300c │ │ │ │ stmdami fp!, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7824478 │ │ │ │ strb pc, [pc, fp, lsr #20]! @ │ │ │ │ - rsbseq r8, r5, r6, ror sl │ │ │ │ - @ instruction: 0x00758994 │ │ │ │ - rsbseq r8, r5, r8, asr #20 │ │ │ │ - rsbseq r8, r5, sl, ror #18 │ │ │ │ - rsbseq r8, r5, lr, lsl sl │ │ │ │ - rsbseq r8, r5, lr, asr #18 │ │ │ │ - rsbseq r8, r5, r2, lsl #20 │ │ │ │ - rsbseq r8, r5, r0, lsr r9 │ │ │ │ - rsbseq r8, r5, r4, ror #19 │ │ │ │ - rsbseq r8, r5, r4, lsl #18 │ │ │ │ - ldrhteq r8, [r5], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r8, r5, r8, ror #17 │ │ │ │ + rsbseq r8, r5, lr, ror sl │ │ │ │ @ instruction: 0x0075899c │ │ │ │ - rsbseq r8, r5, r8, asr #17 │ │ │ │ - rsbseq r8, r5, ip, ror r9 │ │ │ │ - rsbseq r8, r5, sl, lsr #17 │ │ │ │ - rsbseq r8, r5, lr, asr r9 │ │ │ │ - rsbseq r8, r5, ip, lsl #17 │ │ │ │ - rsbseq r8, r5, r0, asr #18 │ │ │ │ - rsbseq r8, r5, lr, ror #16 │ │ │ │ - rsbseq r8, r5, r2, lsr #18 │ │ │ │ - rsbseq r8, r5, r0, asr r8 │ │ │ │ - rsbseq r8, r5, r4, lsl #18 │ │ │ │ - rsbseq r8, r5, r4, lsr r8 │ │ │ │ - rsbseq r8, r5, r8, ror #17 │ │ │ │ - rsbseq r8, r5, r6, lsl r8 │ │ │ │ - rsbseq r8, r5, sl, asr #17 │ │ │ │ + rsbseq r8, r5, r0, asr sl │ │ │ │ + rsbseq r8, r5, r2, ror r9 │ │ │ │ + rsbseq r8, r5, r6, lsr #20 │ │ │ │ + rsbseq r8, r5, r6, asr r9 │ │ │ │ + rsbseq r8, r5, sl, lsl #20 │ │ │ │ + rsbseq r8, r5, r8, lsr r9 │ │ │ │ + rsbseq r8, r5, ip, ror #19 │ │ │ │ + rsbseq r8, r5, ip, lsl #18 │ │ │ │ + rsbseq r8, r5, r0, asr #19 │ │ │ │ + ldrshteq r8, [r5], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r8, r5, r4, lsr #19 │ │ │ │ + ldrsbteq r8, [r5], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r8, r5, r4, lsl #19 │ │ │ │ + ldrhteq r8, [r5], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r8, r5, r6, ror #18 │ │ │ │ + @ instruction: 0x00758894 │ │ │ │ + rsbseq r8, r5, r8, asr #18 │ │ │ │ + rsbseq r8, r5, r6, ror r8 │ │ │ │ + rsbseq r8, r5, sl, lsr #18 │ │ │ │ + rsbseq r8, r5, r8, asr r8 │ │ │ │ + rsbseq r8, r5, ip, lsl #18 │ │ │ │ + rsbseq r8, r5, ip, lsr r8 │ │ │ │ + ldrshteq r8, [r5], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r8, r5, lr, lsl r8 │ │ │ │ + ldrsbteq r8, [r5], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r8, r5, r0, lsl #16 │ │ │ │ + ldrhteq r8, [r5], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r8, r5, r2, ror #15 │ │ │ │ + @ instruction: 0x00758896 │ │ │ │ + @ instruction: 0x0075879a │ │ │ │ + rsbseq r8, r5, ip, asr #16 │ │ │ │ + rsbseq r8, r5, r6, ror #14 │ │ │ │ + rsbseq r8, r5, r8, lsl r8 │ │ │ │ + rsbseq r8, r5, r6, asr #14 │ │ │ │ ldrshteq r8, [r5], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r8, r5, ip, lsr #17 │ │ │ │ - ldrsbteq r8, [r5], #-122 @ 0xffffff86 │ │ │ │ - rsbseq r8, r5, lr, lsl #17 │ │ │ │ - @ instruction: 0x00758792 │ │ │ │ - rsbseq r8, r5, r4, asr #16 │ │ │ │ - rsbseq r8, r5, lr, asr r7 │ │ │ │ - rsbseq r8, r5, r0, lsl r8 │ │ │ │ - rsbseq r8, r5, lr, lsr r7 │ │ │ │ - ldrshteq r8, [r5], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r8, r5, r4, lsr #14 │ │ │ │ - ldrsbteq r8, [r5], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r8, r5, r6, lsl #14 │ │ │ │ - ldrhteq r8, [r5], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r8, r5, ip, lsr #14 │ │ │ │ + ldrsbteq r8, [r5], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r8, r5, lr, lsl #14 │ │ │ │ + rsbseq r8, r5, r0, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febecdd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ blls 2d8bf8 >::_M_default_append(unsigned int)@@Base+0x532f4> │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ @@ -134197,16 +134197,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8f4f782 │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7824478 │ │ │ │ blls 2142dc │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r8, r5, ip, lsl #12 │ │ │ │ - rsbseq r8, r5, r0, asr #13 │ │ │ │ + rsbseq r8, r5, r4, lsl r6 │ │ │ │ + rsbseq r8, r5, r8, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl febece38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ @ instruction: 0xf04f4696 │ │ │ │ bls 2d8c54 >::_M_default_append(unsigned int)@@Base+0x53350> │ │ │ │ ldrmi r9, [sl], -r3, lsl #4 │ │ │ │ @@ -134223,16 +134223,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf782300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf97af782 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-28] @ 0xffffffe4 │ │ │ │ - rsbseq r8, r5, r2, lsr #11 │ │ │ │ - rsbseq r8, r5, r6, asr r6 │ │ │ │ + rsbseq r8, r5, sl, lsr #11 │ │ │ │ + rsbseq r8, r5, lr, asr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d1158 >::_M_default_append(unsigned int)@@Base+0x4b854> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr8, cr12, {6} │ │ │ │ strmi r4, [r6], -fp, asr #25 │ │ │ │ adcslt r4, r1, fp, asr #17 │ │ │ │ @@ -134436,20 +134436,20 @@ │ │ │ │ mrcge 4, 5, APSR_nzcv, cr1, cr15, {3} │ │ │ │ svclt 0x0000e758 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r8, r0, r8, asr #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r8, r0, lr, asr #24 │ │ │ │ - ldrsbteq r8, [r5], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r8, r5, r8, lsl #7 │ │ │ │ - ldrhteq r8, [r5], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq r8, r5, r0, ror r3 │ │ │ │ - @ instruction: 0x00758292 │ │ │ │ - rsbseq r8, r5, r6, asr #6 │ │ │ │ + ldrsbteq r8, [r5], #-44 @ 0xffffffd4 │ │ │ │ + @ instruction: 0x00758390 │ │ │ │ + rsbseq r8, r5, r4, asr #5 │ │ │ │ + rsbseq r8, r5, r8, ror r3 │ │ │ │ + @ instruction: 0x0075829a │ │ │ │ + rsbseq r8, r5, lr, asr #6 │ │ │ │ mrc 6, 5, r4, cr0, cr9, {0} │ │ │ │ blge 7d8d34 │ │ │ │ @ instruction: 0x4630aa1c │ │ │ │ vqadd.u16 , q12, q1 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 7f63ec │ │ │ │ bls 502488 │ │ │ │ @@ -134842,46 +134842,46 @@ │ │ │ │ bls 4c2a94 │ │ │ │ ldrbmi r6, [r3], #-2067 @ 0xfffff7ed │ │ │ │ bls 3ee67c │ │ │ │ @ instruction: 0xf8c22301 │ │ │ │ ldrt r3, [lr], #-284 @ 0xfffffee4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrsbteq r8, [r5], #-30 @ 0xffffffe2 │ │ │ │ - @ instruction: 0x00758290 │ │ │ │ - ldrhteq r8, [r5], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r8, r5, r0, ror r2 │ │ │ │ - rsbseq r8, r5, r8, lsl #1 │ │ │ │ - rsbseq r8, r5, sl, lsr r1 │ │ │ │ - rsbseq r8, r5, lr, asr r0 │ │ │ │ - rsbseq r8, r5, r0, lsl r1 │ │ │ │ - rsbseq r8, r5, lr │ │ │ │ - rsbseq r8, r5, r0, asr #1 │ │ │ │ - rsbseq r7, r5, lr, ror pc │ │ │ │ - rsbseq r8, r5, r2, lsr r0 │ │ │ │ - rsbseq r7, r5, sl, asr #30 │ │ │ │ - ldrshteq r7, [r5], #-254 @ 0xffffff02 │ │ │ │ - @ instruction: 0x00757e9c │ │ │ │ - rsbseq r7, r5, r0, asr pc │ │ │ │ - rsbseq r7, r5, r0, lsl #29 │ │ │ │ - rsbseq r7, r5, r4, lsr pc │ │ │ │ - rsbseq r7, r5, sl, lsr #28 │ │ │ │ - ldrsbteq r7, [r5], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r7, r5, r4, lsr #26 │ │ │ │ - ldrsbteq r7, [r5], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r7, r5, sl, asr #25 │ │ │ │ - rsbseq r7, r5, lr, ror sp │ │ │ │ - rsbseq r7, r5, r0, lsr #25 │ │ │ │ - rsbseq r7, r5, r4, asr sp │ │ │ │ - rsbseq r7, r5, r8, ror ip │ │ │ │ + rsbseq r8, r5, r6, ror #3 │ │ │ │ + @ instruction: 0x00758298 │ │ │ │ + rsbseq r8, r5, r6, asr #3 │ │ │ │ + rsbseq r8, r5, r8, ror r2 │ │ │ │ + @ instruction: 0x00758090 │ │ │ │ + rsbseq r8, r5, r2, asr #2 │ │ │ │ + rsbseq r8, r5, r6, rrx │ │ │ │ + rsbseq r8, r5, r8, lsl r1 │ │ │ │ + rsbseq r8, r5, r6, lsl r0 │ │ │ │ + rsbseq r8, r5, r8, asr #1 │ │ │ │ + rsbseq r7, r5, r6, lsl #31 │ │ │ │ + rsbseq r8, r5, sl, lsr r0 │ │ │ │ + rsbseq r7, r5, r2, asr pc │ │ │ │ + rsbseq r8, r5, r6 │ │ │ │ + rsbseq r7, r5, r4, lsr #29 │ │ │ │ + rsbseq r7, r5, r8, asr pc │ │ │ │ + rsbseq r7, r5, r8, lsl #29 │ │ │ │ + rsbseq r7, r5, ip, lsr pc │ │ │ │ + rsbseq r7, r5, r2, lsr lr │ │ │ │ + rsbseq r7, r5, r6, ror #29 │ │ │ │ rsbseq r7, r5, ip, lsr #26 │ │ │ │ - rsbseq r7, r5, r0, ror #24 │ │ │ │ - rsbseq r7, r5, r4, lsl sp │ │ │ │ - rsbseq r7, r5, r2, lsr #24 │ │ │ │ - ldrsbteq r7, [r5], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r7, r5, r0, ror #27 │ │ │ │ + ldrsbteq r7, [r5], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r7, r5, r6, lsl #27 │ │ │ │ + rsbseq r7, r5, r8, lsr #25 │ │ │ │ + rsbseq r7, r5, ip, asr sp │ │ │ │ + rsbseq r7, r5, r0, lsl #25 │ │ │ │ + rsbseq r7, r5, r4, lsr sp │ │ │ │ + rsbseq r7, r5, r8, ror #24 │ │ │ │ + rsbseq r7, r5, ip, lsl sp │ │ │ │ + rsbseq r7, r5, sl, lsr #24 │ │ │ │ + ldrsbteq r7, [r5], #-206 @ 0xffffff32 │ │ │ │ stmiami sp, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ cmppvs fp, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe5d44da │ │ │ │ ldrbmi r4, [r9], -sl, asr #17 │ │ │ │ @ instruction: 0xf7814478 │ │ │ │ ldrt pc, [sl], #-3151 @ 0xfffff3b1 @ │ │ │ │ @@ -135080,48 +135080,48 @@ │ │ │ │ @ instruction: 0xf6404826 │ │ │ │ ldrbtmi r6, [r8], #-456 @ 0xfffffe38 │ │ │ │ @ instruction: 0xf781300c │ │ │ │ stmdami r4!, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ blx ff1547fc │ │ │ │ blt fec149f8 │ │ │ │ - rsbseq r7, r5, ip, asr #22 │ │ │ │ - rsbseq r7, r5, r0, lsl #24 │ │ │ │ - ldrhteq r7, [r5], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r7, r5, sl, ror #22 │ │ │ │ - rsbseq r7, r5, ip, ror sl │ │ │ │ - rsbseq r7, r5, r0, lsr fp │ │ │ │ - rsbseq r7, r5, lr, asr sl │ │ │ │ - rsbseq r7, r5, r2, lsl fp │ │ │ │ - rsbseq r7, r5, sl, lsr #20 │ │ │ │ - ldrsbteq r7, [r5], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r7, r5, ip, lsl #20 │ │ │ │ - rsbseq r7, r5, r0, asr #21 │ │ │ │ - ldrsbteq r7, [r5], #-156 @ 0xffffff64 │ │ │ │ - @ instruction: 0x00757a90 │ │ │ │ - rsbseq r7, r5, ip, lsr #19 │ │ │ │ - rsbseq r7, r5, r0, ror #20 │ │ │ │ - rsbseq r7, r5, lr, lsl #19 │ │ │ │ - rsbseq r7, r5, r2, asr #20 │ │ │ │ - rsbseq r7, r5, r2, ror r9 │ │ │ │ - rsbseq r7, r5, r6, lsr #20 │ │ │ │ - rsbseq r7, r5, r6, asr r9 │ │ │ │ - rsbseq r7, r5, sl, lsl #20 │ │ │ │ - rsbseq r7, r5, r8, lsr #18 │ │ │ │ - ldrsbteq r7, [r5], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r7, r5, ip, ror #17 │ │ │ │ - rsbseq r7, r5, r0, lsr #19 │ │ │ │ - rsbseq r7, r5, r2, asr #17 │ │ │ │ - rsbseq r7, r5, r6, ror r9 │ │ │ │ - @ instruction: 0x00757898 │ │ │ │ - rsbseq r7, r5, ip, asr #18 │ │ │ │ - rsbseq r7, r5, r0, asr r8 │ │ │ │ - rsbseq r7, r5, r4, lsl #18 │ │ │ │ - rsbseq r7, r5, r2, lsr r8 │ │ │ │ - rsbseq r7, r5, r6, ror #17 │ │ │ │ + rsbseq r7, r5, r4, asr fp │ │ │ │ + rsbseq r7, r5, r8, lsl #24 │ │ │ │ + ldrhteq r7, [r5], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r7, r5, r2, ror fp │ │ │ │ + rsbseq r7, r5, r4, lsl #21 │ │ │ │ + rsbseq r7, r5, r8, lsr fp │ │ │ │ + rsbseq r7, r5, r6, ror #20 │ │ │ │ + rsbseq r7, r5, sl, lsl fp │ │ │ │ + rsbseq r7, r5, r2, lsr sl │ │ │ │ + rsbseq r7, r5, r6, ror #21 │ │ │ │ + rsbseq r7, r5, r4, lsl sl │ │ │ │ + rsbseq r7, r5, r8, asr #21 │ │ │ │ + rsbseq r7, r5, r4, ror #19 │ │ │ │ + @ instruction: 0x00757a98 │ │ │ │ + ldrhteq r7, [r5], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r7, r5, r8, ror #20 │ │ │ │ + @ instruction: 0x00757996 │ │ │ │ + rsbseq r7, r5, sl, asr #20 │ │ │ │ + rsbseq r7, r5, sl, ror r9 │ │ │ │ + rsbseq r7, r5, lr, lsr #20 │ │ │ │ + rsbseq r7, r5, lr, asr r9 │ │ │ │ + rsbseq r7, r5, r2, lsl sl │ │ │ │ + rsbseq r7, r5, r0, lsr r9 │ │ │ │ + rsbseq r7, r5, r4, ror #19 │ │ │ │ + ldrshteq r7, [r5], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r7, r5, r8, lsr #19 │ │ │ │ + rsbseq r7, r5, sl, asr #17 │ │ │ │ + rsbseq r7, r5, lr, ror r9 │ │ │ │ + rsbseq r7, r5, r0, lsr #17 │ │ │ │ + rsbseq r7, r5, r4, asr r9 │ │ │ │ + rsbseq r7, r5, r8, asr r8 │ │ │ │ + rsbseq r7, r5, ip, lsl #18 │ │ │ │ + rsbseq r7, r5, sl, lsr r8 │ │ │ │ + rsbseq r7, r5, lr, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d1f44 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ pkhbtmi fp, r0, pc, lsl #1 @ │ │ │ │ strteq pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ @@ -135389,38 +135389,38 @@ │ │ │ │ strls r2, [lr], #-1536 @ 0xfffffa00 │ │ │ │ blhi d2998 │ │ │ │ @ instruction: 0x46441f1d │ │ │ │ svclt 0x0000e068 │ │ │ │ ... │ │ │ │ addeq r7, r0, r6, asr pc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r7, r5, r6, asr #12 │ │ │ │ - ldrshteq r7, [r5], #-106 @ 0xffffff96 │ │ │ │ - addeq r7, r0, r4, lsl lr │ │ │ │ - @ instruction: 0x0075759a │ │ │ │ rsbseq r7, r5, lr, asr #12 │ │ │ │ - rsbseq r7, r5, ip, lsl r5 │ │ │ │ - ldrsbteq r7, [r5], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq r7, r5, r4, lsl #10 │ │ │ │ - ldrhteq r7, [r5], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r7, r5, r8, lsl #9 │ │ │ │ - rsbseq r7, r5, ip, lsr r5 │ │ │ │ - rsbseq r7, r5, lr, asr #8 │ │ │ │ - rsbseq r7, r5, r2, lsl #10 │ │ │ │ - rsbseq r7, r5, r4, lsr r4 │ │ │ │ - rsbseq r7, r5, r8, ror #9 │ │ │ │ - rsbseq r7, r5, sl, lsl r4 │ │ │ │ - rsbseq r7, r5, lr, asr #9 │ │ │ │ - rsbseq r7, r5, r0, lsl #8 │ │ │ │ - ldrhteq r7, [r5], #-68 @ 0xffffffbc │ │ │ │ - ldrsbteq r7, [r5], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r7, r5, r4, lsl #9 │ │ │ │ - rsbseq r7, r5, r4, lsr #7 │ │ │ │ - rsbseq r7, r5, r8, asr r4 │ │ │ │ + rsbseq r7, r5, r2, lsl #14 │ │ │ │ + addeq r7, r0, r4, lsl lr │ │ │ │ + rsbseq r7, r5, r2, lsr #11 │ │ │ │ + rsbseq r7, r5, r6, asr r6 │ │ │ │ + rsbseq r7, r5, r4, lsr #10 │ │ │ │ + ldrsbteq r7, [r5], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r7, r5, ip, lsl #10 │ │ │ │ + rsbseq r7, r5, r0, asr #11 │ │ │ │ + @ instruction: 0x00757490 │ │ │ │ + rsbseq r7, r5, r4, asr #10 │ │ │ │ + rsbseq r7, r5, r6, asr r4 │ │ │ │ + rsbseq r7, r5, sl, lsl #10 │ │ │ │ + rsbseq r7, r5, ip, lsr r4 │ │ │ │ + ldrshteq r7, [r5], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r7, r5, r2, lsr #8 │ │ │ │ + ldrsbteq r7, [r5], #-70 @ 0xffffffba │ │ │ │ rsbseq r7, r5, r8, lsl #8 │ │ │ │ + ldrhteq r7, [r5], #-76 @ 0xffffffb4 │ │ │ │ + ldrsbteq r7, [r5], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r7, r5, ip, lsl #9 │ │ │ │ + rsbseq r7, r5, ip, lsr #7 │ │ │ │ + rsbseq r7, r5, r0, ror #8 │ │ │ │ + rsbseq r7, r5, r0, lsl r4 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf8939a18 │ │ │ │ andcc r8, r1, #1073741856 @ 0x40000020 │ │ │ │ @ instruction: 0xf8939218 │ │ │ │ @ instruction: 0xf0082180 │ │ │ │ bcs 105a7bc │ │ │ │ @ instruction: 0xf002d93d │ │ │ │ @@ -135546,25 +135546,25 @@ │ │ │ │ @ instruction: 0xf04f4629 │ │ │ │ ldrbtmi r3, [r8], #-1791 @ 0xfffff901 │ │ │ │ @ instruction: 0xf780300c │ │ │ │ stmdami sp, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7804478 │ │ │ │ strb pc, [r2, #3867]! @ 0xf1b @ │ │ │ │ - rsbseq r7, r5, r8, lsl r2 │ │ │ │ - rsbseq r7, r5, ip, asr #5 │ │ │ │ - rsbseq r7, r5, r4, ror #3 │ │ │ │ - @ instruction: 0x00757298 │ │ │ │ - rsbseq r7, r5, r6, ror #2 │ │ │ │ - rsbseq r7, r5, sl, lsl r2 │ │ │ │ - rsbseq r7, r5, ip, asr #3 │ │ │ │ - rsbseq r7, r5, ip, lsl #2 │ │ │ │ - rsbseq r7, r5, r0, asr #3 │ │ │ │ - rsbseq r7, r5, r6, ror #1 │ │ │ │ - @ instruction: 0x00757198 │ │ │ │ + rsbseq r7, r5, r0, lsr #4 │ │ │ │ + ldrsbteq r7, [r5], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r7, r5, ip, ror #3 │ │ │ │ + rsbseq r7, r5, r0, lsr #5 │ │ │ │ + rsbseq r7, r5, lr, ror #2 │ │ │ │ + rsbseq r7, r5, r2, lsr #4 │ │ │ │ + ldrsbteq r7, [r5], #-20 @ 0xffffffec │ │ │ │ + rsbseq r7, r5, r4, lsl r1 │ │ │ │ + rsbseq r7, r5, r8, asr #3 │ │ │ │ + rsbseq r7, r5, lr, ror #1 │ │ │ │ + rsbseq r7, r5, r0, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febee37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ teqlt r4, ip, lsl #24 │ │ │ │ movwcs r9, #6413 @ 0x190d │ │ │ │ andvs r2, sl, r4, lsl #4 │ │ │ │ @@ -135588,16 +135588,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf780300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ cdp2 7, 12, cr15, cr10, cr0, {4} │ │ │ │ ldrmi r9, [r8], -r4, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbseq r7, r5, r2, asr #32 │ │ │ │ - ldrshteq r7, [r5], #-6 │ │ │ │ + rsbseq r7, r5, sl, asr #32 │ │ │ │ + ldrshteq r7, [r5], #-14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febee400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ bllt 15be230 │ │ │ │ teqlt r4, sl, lsl #24 │ │ │ │ movwcs r9, #6667 @ 0x1a0b │ │ │ │ @@ -135619,16 +135619,16 @@ │ │ │ │ stmdbls r5, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7804478 │ │ │ │ blls 216ca0 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ bls 3866a4 │ │ │ │ andsvs r2, r3, r4, lsl #6 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ - ldrsbteq r6, [r5], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r7, r5, r4, lsl #1 │ │ │ │ + ldrsbteq r6, [r5], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r7, r5, ip, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febee47c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ teqlt r4, fp, lsl #24 │ │ │ │ movwcs r9, #6412 @ 0x190c │ │ │ │ andvs r2, sl, r4, lsl #4 │ │ │ │ @@ -135650,16 +135650,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf780300c │ │ │ │ stmdami r5, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ cdp2 7, 4, cr15, cr14, cr0, {4} │ │ │ │ ldrmi r9, [r8], -r4, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbseq r6, r5, sl, asr #30 │ │ │ │ - ldrshteq r6, [r5], #-254 @ 0xffffff02 │ │ │ │ + rsbseq r6, r5, r2, asr pc │ │ │ │ + rsbseq r7, r5, r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strdlt r4, [lr], sl │ │ │ │ @ instruction: 0x46074bfa │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -135908,72 +135908,72 @@ │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00e33333 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ strdeq r7, [r0], r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r6, r5, lr, ror pc │ │ │ │ + rsbseq r6, r5, r6, lsl #31 │ │ │ │ @ instruction: 0xffff65a1 │ │ │ │ - ldrhteq r7, [r5], #-54 @ 0xffffffca │ │ │ │ - rsbseq r7, r5, sl, ror #7 │ │ │ │ + ldrhteq r7, [r5], #-62 @ 0xffffffc2 │ │ │ │ + ldrshteq r7, [r5], #-50 @ 0xffffffce │ │ │ │ @ instruction: 0xffff6577 │ │ │ │ - rsbseq r7, r5, r0, lsr #8 │ │ │ │ - ldrsbteq r7, [r5], #-56 @ 0xffffffc8 │ │ │ │ - @ instruction: 0x00756e9e │ │ │ │ - rsbseq r6, r5, r2, asr pc │ │ │ │ + rsbseq r7, r5, r8, lsr #8 │ │ │ │ + rsbseq r7, r5, r0, ror #7 │ │ │ │ + rsbseq r6, r5, r6, lsr #29 │ │ │ │ + rsbseq r6, r5, sl, asr pc │ │ │ │ addeq r7, r0, ip, ror #12 │ │ │ │ - rsbseq r6, r5, r8, ror #28 │ │ │ │ - rsbseq r6, r5, ip, lsl pc │ │ │ │ + rsbseq r6, r5, r0, ror lr │ │ │ │ + rsbseq r6, r5, r4, lsr #30 │ │ │ │ @ instruction: 0xffffa121 │ │ │ │ - rsbseq r7, r5, r6, lsl r4 │ │ │ │ - ldrhteq r7, [r5], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r7, r5, lr, lsl r4 │ │ │ │ + rsbseq r7, r5, r6, asr #7 │ │ │ │ @ instruction: 0xffff955d │ │ │ │ andeq r4, r0, sp, lsl #17 │ │ │ │ - rsbseq r7, r5, sl, ror #6 │ │ │ │ + rsbseq r7, r5, r2, ror r3 │ │ │ │ @ instruction: 0xfffffd5f │ │ │ │ - rsbseq r7, r5, r8, lsr #1 │ │ │ │ + ldrhteq r7, [r5], #-0 │ │ │ │ @ instruction: 0xfffffdd1 │ │ │ │ - rsbseq r6, r5, r6, asr sp │ │ │ │ - rsbseq r6, r5, sl, lsl #28 │ │ │ │ - rsbseq r6, r5, ip, lsr sp │ │ │ │ - ldrshteq r6, [r5], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r6, r5, lr, asr sp │ │ │ │ + rsbseq r6, r5, r2, lsl lr │ │ │ │ + rsbseq r6, r5, r4, asr #26 │ │ │ │ + ldrshteq r6, [r5], #-216 @ 0xffffff28 │ │ │ │ strdeq r2, [r0], -r5 │ │ │ │ strdeq r1, [r0], -fp │ │ │ │ @ instruction: 0xffffb841 │ │ │ │ - ldrshteq r6, [r5], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r6, r5, lr, lsr #27 │ │ │ │ - rsbseq r6, r5, r0, ror #25 │ │ │ │ - @ instruction: 0x00756d94 │ │ │ │ + rsbseq r6, r5, r2, lsl #26 │ │ │ │ + ldrhteq r6, [r5], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r6, r5, r8, ror #25 │ │ │ │ + @ instruction: 0x00756d9c │ │ │ │ @ instruction: 0xffffbec3 │ │ │ │ - ldrhteq r6, [r5], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r6, r5, r8, ror #26 │ │ │ │ + ldrhteq r6, [r5], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r6, r5, r0, ror sp │ │ │ │ @ instruction: 0xffff8937 │ │ │ │ - rsbseq r6, r5, r8, lsl #25 │ │ │ │ - rsbseq r6, r5, ip, lsr sp │ │ │ │ - rsbseq r6, r5, lr, ror #24 │ │ │ │ - rsbseq r6, r5, r0, lsr #26 │ │ │ │ + @ instruction: 0x00756c90 │ │ │ │ + rsbseq r6, r5, r4, asr #26 │ │ │ │ + rsbseq r6, r5, r6, ror ip │ │ │ │ + rsbseq r6, r5, r8, lsr #26 │ │ │ │ @ instruction: 0xffffbc13 │ │ │ │ - rsbseq r6, r5, ip, lsr ip │ │ │ │ - ldrshteq r6, [r5], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r6, r5, r4, asr #24 │ │ │ │ + ldrshteq r6, [r5], #-200 @ 0xffffff38 │ │ │ │ @ instruction: 0xffff9d2b │ │ │ │ - rsbseq r6, r5, r0, lsl ip │ │ │ │ - rsbseq r6, r5, r4, asr #25 │ │ │ │ + rsbseq r6, r5, r8, lsl ip │ │ │ │ + rsbseq r6, r5, ip, asr #25 │ │ │ │ @ instruction: 0xffff9e33 │ │ │ │ - rsbseq r6, r5, r4, ror #23 │ │ │ │ - @ instruction: 0x00756c98 │ │ │ │ + rsbseq r6, r5, ip, ror #23 │ │ │ │ + rsbseq r6, r5, r0, lsr #25 │ │ │ │ @ instruction: 0xffff9c27 │ │ │ │ - ldrhteq r6, [r5], #-184 @ 0xffffff48 │ │ │ │ - rsbseq r6, r5, ip, ror #24 │ │ │ │ + rsbseq r6, r5, r0, asr #23 │ │ │ │ + rsbseq r6, r5, r4, ror ip │ │ │ │ @ instruction: 0xffff9b3f │ │ │ │ - rsbseq r6, r5, r8, lsl #23 │ │ │ │ - rsbseq r6, r5, ip, lsr ip │ │ │ │ + @ instruction: 0x00756b90 │ │ │ │ + rsbseq r6, r5, r4, asr #24 │ │ │ │ @ instruction: 0xffff9a53 │ │ │ │ - rsbseq r6, r5, sl, asr fp │ │ │ │ - rsbseq r6, r5, lr, lsl #24 │ │ │ │ + rsbseq r6, r5, r2, ror #22 │ │ │ │ + rsbseq r6, r5, r6, lsl ip │ │ │ │ ldmdacs ip!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdbls ip, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf081447a │ │ │ │ @ instruction: 0x4604f75d │ │ │ │ andle r2, lr, r1, lsl #16 │ │ │ │ stmdaeq ip!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstpvs sl, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ @@ -136054,15 +136054,15 @@ │ │ │ │ andle r2, lr, r1, lsl #16 │ │ │ │ @ instruction: 0x0740f8df │ │ │ │ tstpvs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 19d5734 │ │ │ │ @ instruction: 0x0734f8df │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ - blx 855742 │ │ │ │ + blx 855742 │ │ │ │ @ instruction: 0xf8dfe524 │ │ │ │ strmi r2, [r3], -ip, lsr #14 │ │ │ │ strcs r9, [r0], -ip, lsl #18 │ │ │ │ stmib sp, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ ldrtmi r6, [r8], -r0 │ │ │ │ pld [r6, #129] @ 0x81 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ @@ -136493,136 +136493,136 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ ... │ │ │ │ sbcmi r8, r3, r0, lsl #16 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffb931 │ │ │ │ - rsbseq r6, r5, r0, lsr #20 │ │ │ │ - ldrsbteq r6, [r5], #-162 @ 0xffffff5e │ │ │ │ + rsbseq r6, r5, r8, lsr #20 │ │ │ │ + ldrsbteq r6, [r5], #-170 @ 0xffffff56 │ │ │ │ @ instruction: 0xffff97bb │ │ │ │ - rsbseq r6, r5, lr, ror #19 │ │ │ │ - rsbseq r6, r5, r0, lsr #21 │ │ │ │ + ldrshteq r6, [r5], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r6, r5, r8, lsr #21 │ │ │ │ @ instruction: 0xffffbdf9 │ │ │ │ - ldrhteq r6, [r5], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r6, r5, lr, ror #20 │ │ │ │ + rsbseq r6, r5, r4, asr #19 │ │ │ │ + rsbseq r6, r5, r6, ror sl │ │ │ │ @ instruction: 0xffff941b │ │ │ │ - rsbseq r6, r5, sl, lsl #19 │ │ │ │ - rsbseq r6, r5, ip, lsr sl │ │ │ │ + @ instruction: 0x00756992 │ │ │ │ + rsbseq r6, r5, r4, asr #20 │ │ │ │ andeq r2, r0, r1, ror #22 │ │ │ │ - rsbseq r6, r5, r8, asr r9 │ │ │ │ - rsbseq r6, r5, sl, lsl #20 │ │ │ │ + rsbseq r6, r5, r0, ror #18 │ │ │ │ + rsbseq r6, r5, r2, lsl sl │ │ │ │ @ instruction: 0xffffe3b1 │ │ │ │ - rsbseq r6, r5, lr, lsl r9 │ │ │ │ - ldrsbteq r6, [r5], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r6, r5, r6, lsr #18 │ │ │ │ + ldrsbteq r6, [r5], #-152 @ 0xffffff68 │ │ │ │ @ instruction: 0xffff9059 │ │ │ │ - rsbseq r6, r5, ip, ror #17 │ │ │ │ - @ instruction: 0x0075699e │ │ │ │ + ldrshteq r6, [r5], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r6, r5, r6, lsr #19 │ │ │ │ @ instruction: 0xffffa999 │ │ │ │ - ldrhteq r6, [r5], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r6, r5, r4, ror #18 │ │ │ │ + ldrhteq r6, [r5], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r6, r5, ip, ror #18 │ │ │ │ @ instruction: 0xffff8e69 │ │ │ │ - rsbseq r6, r5, r0, lsl #17 │ │ │ │ - rsbseq r6, r5, r2, lsr r9 │ │ │ │ + rsbseq r6, r5, r8, lsl #17 │ │ │ │ + rsbseq r6, r5, sl, lsr r9 │ │ │ │ @ instruction: 0xffffe20d │ │ │ │ @ instruction: 0xffffe269 │ │ │ │ - rsbseq r6, r5, r0, asr #16 │ │ │ │ - ldrshteq r6, [r5], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r6, r5, r8, asr #16 │ │ │ │ + ldrshteq r6, [r5], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xffffafcf │ │ │ │ - rsbseq r6, r5, lr, lsl #16 │ │ │ │ - rsbseq r6, r5, r0, asr #17 │ │ │ │ + rsbseq r6, r5, r6, lsl r8 │ │ │ │ + rsbseq r6, r5, r8, asr #17 │ │ │ │ @ instruction: 0xfffff749 │ │ │ │ - ldrsbteq r6, [r5], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r6, r5, lr, lsl #17 │ │ │ │ + rsbseq r6, r5, r4, ror #15 │ │ │ │ + @ instruction: 0x00756896 │ │ │ │ @ instruction: 0xffff6c3b │ │ │ │ - rsbseq r6, r5, sl, lsr #15 │ │ │ │ - rsbseq r6, r5, ip, asr r8 │ │ │ │ + ldrhteq r6, [r5], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r6, r5, r4, ror #16 │ │ │ │ @ instruction: 0xffff6bb9 │ │ │ │ - rsbseq r6, r5, r8, ror r7 │ │ │ │ - rsbseq r6, r5, sl, lsr #16 │ │ │ │ - rsbseq r7, r5, r8, asr #8 │ │ │ │ - rsbseq r6, r5, lr, ror #20 │ │ │ │ + rsbseq r6, r5, r0, lsl #15 │ │ │ │ + rsbseq r6, r5, r2, lsr r8 │ │ │ │ + rsbseq r7, r5, r0, asr r4 │ │ │ │ + rsbseq r6, r5, r6, ror sl │ │ │ │ andeq r1, r0, sp, ror #16 │ │ │ │ - rsbseq r6, r5, ip, lsr #15 │ │ │ │ + ldrhteq r6, [r5], #-116 @ 0xffffff8c │ │ │ │ @ instruction: 0xffff6005 │ │ │ │ - rsbseq r6, r5, r8, lsl #26 │ │ │ │ - rsbseq r6, r5, r2, asr #26 │ │ │ │ - ldrsbteq r6, [r5], #-110 @ 0xffffff92 │ │ │ │ - @ instruction: 0x00756790 │ │ │ │ - rsbseq r6, r5, r0, asr #13 │ │ │ │ - rsbseq r6, r5, r2, ror r7 │ │ │ │ + rsbseq r6, r5, r0, lsl sp │ │ │ │ + rsbseq r6, r5, sl, asr #26 │ │ │ │ + rsbseq r6, r5, r6, ror #13 │ │ │ │ + @ instruction: 0x00756798 │ │ │ │ + rsbseq r6, r5, r8, asr #13 │ │ │ │ + rsbseq r6, r5, sl, ror r7 │ │ │ │ @ instruction: 0xffff5f2b │ │ │ │ - rsbseq r6, r5, lr, lsl #13 │ │ │ │ - rsbseq r6, r5, r0, asr #14 │ │ │ │ - rsbseq r6, r5, lr, ror #12 │ │ │ │ - rsbseq r6, r5, lr, lsl r7 │ │ │ │ - @ instruction: 0x00756c98 │ │ │ │ - rsbseq r6, r5, r6, asr #25 │ │ │ │ - rsbseq r6, r5, r8, lsr #12 │ │ │ │ - ldrsbteq r6, [r5], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r6, r5, ip, lsr #25 │ │ │ │ - ldrsbteq r6, [r5], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r6, r5, r4, ror #11 │ │ │ │ @ instruction: 0x00756696 │ │ │ │ - ldrhteq r6, [r5], #-204 @ 0xffffff34 │ │ │ │ - ldrshteq r6, [r5], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r6, r5, r0, lsr #11 │ │ │ │ - rsbseq r6, r5, r2, asr r6 │ │ │ │ - ldrsbteq r6, [r5], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r6, r5, r4, lsl sp │ │ │ │ - rsbseq r6, r5, r2, asr r5 │ │ │ │ - rsbseq r6, r5, r4, lsl #12 │ │ │ │ - ldrshteq r6, [r5], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r6, r5, r8, lsr sp │ │ │ │ - rsbseq r6, r5, lr, lsl #10 │ │ │ │ - rsbseq r6, r5, r0, asr #11 │ │ │ │ - rsbseq r6, r5, lr, lsl sp │ │ │ │ - rsbseq r6, r5, r8, asr sp │ │ │ │ - rsbseq r6, r5, sl, asr #9 │ │ │ │ - rsbseq r6, r5, ip, ror r5 │ │ │ │ + rsbseq r6, r5, r8, asr #14 │ │ │ │ + rsbseq r6, r5, r6, ror r6 │ │ │ │ + rsbseq r6, r5, r6, lsr #14 │ │ │ │ + rsbseq r6, r5, r0, lsr #25 │ │ │ │ + rsbseq r6, r5, lr, asr #25 │ │ │ │ + rsbseq r6, r5, r0, lsr r6 │ │ │ │ + rsbseq r6, r5, r2, ror #13 │ │ │ │ + ldrhteq r6, [r5], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r6, r5, r2, ror #25 │ │ │ │ + rsbseq r6, r5, ip, ror #11 │ │ │ │ + @ instruction: 0x0075669e │ │ │ │ + rsbseq r6, r5, r4, asr #25 │ │ │ │ + ldrshteq r6, [r5], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r6, r5, r8, lsr #11 │ │ │ │ + rsbseq r6, r5, sl, asr r6 │ │ │ │ + rsbseq r6, r5, r2, ror #25 │ │ │ │ + rsbseq r6, r5, ip, lsl sp │ │ │ │ + rsbseq r6, r5, sl, asr r5 │ │ │ │ + rsbseq r6, r5, ip, lsl #12 │ │ │ │ + ldrshteq r6, [r5], #-202 @ 0xffffff36 │ │ │ │ rsbseq r6, r5, r0, asr #26 │ │ │ │ - rsbseq r6, r5, r6, lsl #27 │ │ │ │ - rsbseq r6, r5, sl, lsl #9 │ │ │ │ - rsbseq r6, r5, lr, lsr r5 │ │ │ │ - rsbseq r6, r5, r6, ror sp │ │ │ │ - ldrhteq r6, [r5], #-212 @ 0xffffff2c │ │ │ │ - rsbseq r6, r5, r0, asr #8 │ │ │ │ - ldrshteq r6, [r5], #-68 @ 0xffffffbc │ │ │ │ - @ instruction: 0x00756d9e │ │ │ │ - rsbseq r6, r5, ip, asr #27 │ │ │ │ - rsbseq r6, r5, r4, lsl #8 │ │ │ │ - ldrhteq r6, [r5], #-72 @ 0xffffffb8 │ │ │ │ - ldrhteq r6, [r5], #-218 @ 0xffffff26 │ │ │ │ - ldrshteq r6, [r5], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r6, r5, r8, asr #7 │ │ │ │ - rsbseq r6, r5, ip, ror r4 │ │ │ │ - rsbseq r6, r5, r4, lsr lr │ │ │ │ - ldrsbteq r6, [r5], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r6, r5, r2, lsl #7 │ │ │ │ - rsbseq r6, r5, r6, lsr r4 │ │ │ │ - rsbseq r6, r5, ip, lsl lr │ │ │ │ - rsbseq r6, r5, lr, asr #28 │ │ │ │ - rsbseq r6, r5, r6, asr #6 │ │ │ │ - ldrshteq r6, [r5], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r6, r5, lr, lsr #28 │ │ │ │ - rsbseq r6, r5, r4, lsr #29 │ │ │ │ - rsbseq r6, r5, r0, lsl #6 │ │ │ │ - ldrhteq r6, [r5], #-52 @ 0xffffffcc │ │ │ │ - @ instruction: 0x00756e90 │ │ │ │ - ldrhteq r5, [r5], #-82 @ 0xffffffae │ │ │ │ - ldrhteq r6, [r5], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r6, r5, lr, ror #6 │ │ │ │ - rsbseq r6, r5, ip, ror #28 │ │ │ │ - rsbseq r5, r5, sl, asr #11 │ │ │ │ - rsbseq r6, r5, r2, ror r2 │ │ │ │ - rsbseq r6, r5, r6, lsr #6 │ │ │ │ - rsbseq r6, r5, r0, asr lr │ │ │ │ - rsbseq r6, r5, r6, lsr #29 │ │ │ │ - rsbseq r6, r5, r4, lsr r2 │ │ │ │ - rsbseq r6, r5, r8, ror #5 │ │ │ │ + rsbseq r6, r5, r6, lsl r5 │ │ │ │ + rsbseq r6, r5, r8, asr #11 │ │ │ │ + rsbseq r6, r5, r6, lsr #26 │ │ │ │ + rsbseq r6, r5, r0, ror #26 │ │ │ │ + ldrsbteq r6, [r5], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r6, r5, r4, lsl #11 │ │ │ │ + rsbseq r6, r5, r8, asr #26 │ │ │ │ + rsbseq r6, r5, lr, lsl #27 │ │ │ │ + @ instruction: 0x00756492 │ │ │ │ + rsbseq r6, r5, r6, asr #10 │ │ │ │ + rsbseq r6, r5, lr, ror sp │ │ │ │ + ldrhteq r6, [r5], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r6, r5, r8, asr #8 │ │ │ │ + ldrshteq r6, [r5], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r6, r5, r6, lsr #27 │ │ │ │ + ldrsbteq r6, [r5], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r6, r5, ip, lsl #8 │ │ │ │ + rsbseq r6, r5, r0, asr #9 │ │ │ │ + rsbseq r6, r5, r2, asr #27 │ │ │ │ + rsbseq r6, r5, r4, lsl #28 │ │ │ │ + ldrsbteq r6, [r5], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r6, r5, r4, lsl #9 │ │ │ │ + rsbseq r6, r5, ip, lsr lr │ │ │ │ + rsbseq r6, r5, r6, ror #27 │ │ │ │ + rsbseq r6, r5, sl, lsl #7 │ │ │ │ + rsbseq r6, r5, lr, lsr r4 │ │ │ │ + rsbseq r6, r5, r4, lsr #28 │ │ │ │ + rsbseq r6, r5, r6, asr lr │ │ │ │ + rsbseq r6, r5, lr, asr #6 │ │ │ │ + rsbseq r6, r5, r2, lsl #8 │ │ │ │ + rsbseq r6, r5, r6, lsr lr │ │ │ │ + rsbseq r6, r5, ip, lsr #29 │ │ │ │ + rsbseq r6, r5, r8, lsl #6 │ │ │ │ + ldrhteq r6, [r5], #-60 @ 0xffffffc4 │ │ │ │ + @ instruction: 0x00756e98 │ │ │ │ + ldrhteq r5, [r5], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r6, r5, r2, asr #5 │ │ │ │ + rsbseq r6, r5, r6, ror r3 │ │ │ │ + rsbseq r6, r5, r4, ror lr │ │ │ │ + ldrsbteq r5, [r5], #-82 @ 0xffffffae │ │ │ │ + rsbseq r6, r5, sl, ror r2 │ │ │ │ + rsbseq r6, r5, lr, lsr #6 │ │ │ │ + rsbseq r6, r5, r8, asr lr │ │ │ │ + rsbseq r6, r5, lr, lsr #29 │ │ │ │ + rsbseq r6, r5, ip, lsr r2 │ │ │ │ + ldrshteq r6, [r5], #-32 @ 0xffffffe0 │ │ │ │ @ instruction: 0xf1054afa │ │ │ │ ldmibmi sl!, {r4, r6, r7, r8, r9}^ │ │ │ │ streq lr, [r0], -sp, asr #19 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf09a6602 │ │ │ │ strmi pc, [r4], -fp, lsr #6 │ │ │ │ @@ -136865,79 +136865,79 @@ │ │ │ │ strtmi r4, [r1], -r7, asr #16 │ │ │ │ @ instruction: 0xf77f4478 │ │ │ │ @ instruction: 0xf7fefccf │ │ │ │ svclt 0x0000bed5 │ │ │ │ ... │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ - rsbseq r6, r5, r4, lsl #25 │ │ │ │ - rsbseq r6, r5, lr, asr #25 │ │ │ │ - rsbseq r5, r5, sl, ror #31 │ │ │ │ - @ instruction: 0x0075609e │ │ │ │ - ldrhteq r6, [r5], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r6, r5, r8, ror #25 │ │ │ │ - rsbseq r5, r5, sl, lsr #31 │ │ │ │ - rsbseq r6, r5, lr, asr r0 │ │ │ │ - ldrsbteq r6, [r5], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r6, r5, r6, lsl sp │ │ │ │ - rsbseq r5, r5, lr, ror #30 │ │ │ │ - rsbseq r6, r5, r2, lsr #32 │ │ │ │ - rsbseq r6, r5, r0, lsl #26 │ │ │ │ - rsbseq r6, r5, r6, asr #26 │ │ │ │ - rsbseq r5, r5, r2, lsr pc │ │ │ │ - rsbseq r5, r5, r6, ror #31 │ │ │ │ - rsbseq r6, r5, r0, lsr sp │ │ │ │ - rsbseq r6, r5, sl, asr sp │ │ │ │ - ldrshteq r5, [r5], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r5, r5, sl, lsr #31 │ │ │ │ - rsbseq r6, r5, r8, asr #26 │ │ │ │ - @ instruction: 0x00756d9a │ │ │ │ - ldrhteq r5, [r5], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r5, r5, lr, ror #30 │ │ │ │ - rsbseq r6, r5, r4, lsl #27 │ │ │ │ - rsbseq r6, r5, sl, asr #27 │ │ │ │ - rsbseq r5, r5, lr, ror lr │ │ │ │ - rsbseq r5, r5, r2, lsr pc │ │ │ │ - ldrhteq r6, [r5], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r6, r5, ip, lsl #28 │ │ │ │ - rsbseq r5, r5, r8, lsr lr │ │ │ │ - rsbseq r5, r5, ip, ror #29 │ │ │ │ - ldrshteq r6, [r5], #-210 @ 0xffffff2e │ │ │ │ - rsbseq r6, r5, r0, lsr #28 │ │ │ │ - ldrshteq r5, [r5], #-220 @ 0xffffff24 │ │ │ │ - ldrhteq r5, [r5], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r6, r5, sl, lsl #28 │ │ │ │ - rsbseq r6, r5, r8, asr #28 │ │ │ │ - rsbseq r5, r5, r0, asr #27 │ │ │ │ - rsbseq r5, r5, r4, ror lr │ │ │ │ - rsbseq r6, r5, r6, lsr lr │ │ │ │ - rsbseq r6, r5, r8, ror #28 │ │ │ │ - rsbseq r5, r5, r4, lsl #27 │ │ │ │ - rsbseq r5, r5, r8, lsr lr │ │ │ │ + rsbseq r6, r5, ip, lsl #25 │ │ │ │ + ldrsbteq r6, [r5], #-198 @ 0xffffff3a │ │ │ │ + ldrshteq r5, [r5], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r6, r5, r6, lsr #1 │ │ │ │ + ldrhteq r6, [r5], #-206 @ 0xffffff32 │ │ │ │ + ldrshteq r6, [r5], #-192 @ 0xffffff40 │ │ │ │ + ldrhteq r5, [r5], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r6, r5, r6, rrx │ │ │ │ + rsbseq r6, r5, r0, ror #25 │ │ │ │ + rsbseq r6, r5, lr, lsl sp │ │ │ │ + rsbseq r5, r5, r6, ror pc │ │ │ │ + rsbseq r6, r5, sl, lsr #32 │ │ │ │ + rsbseq r6, r5, r8, lsl #26 │ │ │ │ + rsbseq r6, r5, lr, asr #26 │ │ │ │ + rsbseq r5, r5, sl, lsr pc │ │ │ │ + rsbseq r5, r5, lr, ror #31 │ │ │ │ + rsbseq r6, r5, r8, lsr sp │ │ │ │ + rsbseq r6, r5, r2, ror #26 │ │ │ │ + ldrshteq r5, [r5], #-238 @ 0xffffff12 │ │ │ │ + ldrhteq r5, [r5], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r6, r5, r0, asr sp │ │ │ │ + rsbseq r6, r5, r2, lsr #27 │ │ │ │ + rsbseq r5, r5, r2, asr #29 │ │ │ │ + rsbseq r5, r5, r6, ror pc │ │ │ │ + rsbseq r6, r5, ip, lsl #27 │ │ │ │ + ldrsbteq r6, [r5], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r5, r5, r6, lsl #29 │ │ │ │ + rsbseq r5, r5, sl, lsr pc │ │ │ │ + ldrhteq r6, [r5], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r6, r5, r4, lsl lr │ │ │ │ + rsbseq r5, r5, r0, asr #28 │ │ │ │ + ldrshteq r5, [r5], #-228 @ 0xffffff1c │ │ │ │ + ldrshteq r6, [r5], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r6, r5, r8, lsr #28 │ │ │ │ + rsbseq r5, r5, r4, lsl #28 │ │ │ │ + ldrhteq r5, [r5], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r6, r5, r2, lsl lr │ │ │ │ rsbseq r6, r5, r0, asr lr │ │ │ │ - rsbseq r6, r5, r6, lsl #29 │ │ │ │ - rsbseq r5, r5, r4, asr #26 │ │ │ │ - ldrshteq r5, [r5], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r6, r5, r6, ror lr │ │ │ │ - rsbseq r6, r5, r4, asr #29 │ │ │ │ - rsbseq r5, r5, r8, lsl #26 │ │ │ │ - ldrhteq r5, [r5], #-220 @ 0xffffff24 │ │ │ │ + rsbseq r5, r5, r8, asr #27 │ │ │ │ + rsbseq r5, r5, ip, ror lr │ │ │ │ + rsbseq r6, r5, lr, lsr lr │ │ │ │ + rsbseq r6, r5, r0, ror lr │ │ │ │ + rsbseq r5, r5, ip, lsl #27 │ │ │ │ + rsbseq r5, r5, r0, asr #28 │ │ │ │ + rsbseq r6, r5, r8, asr lr │ │ │ │ + rsbseq r6, r5, lr, lsl #29 │ │ │ │ + rsbseq r5, r5, ip, asr #26 │ │ │ │ + rsbseq r5, r5, r0, lsl #28 │ │ │ │ + rsbseq r6, r5, lr, ror lr │ │ │ │ + rsbseq r6, r5, ip, asr #29 │ │ │ │ + rsbseq r5, r5, r0, lsl sp │ │ │ │ + rsbseq r5, r5, r4, asr #27 │ │ │ │ @ instruction: 0xffffafb1 │ │ │ │ - rsbseq r6, r5, ip, lsr #29 │ │ │ │ - rsbseq r6, r5, r2, lsl r0 │ │ │ │ - rsbseq r5, r5, r6, asr #25 │ │ │ │ - rsbseq r5, r5, sl, ror sp │ │ │ │ - @ instruction: 0x00756e94 │ │ │ │ - rsbseq r6, r5, r2 │ │ │ │ - rsbseq r5, r5, sl, lsl #25 │ │ │ │ - rsbseq r5, r5, lr, lsr sp │ │ │ │ - rsbseq r6, r5, r6, lsr #29 │ │ │ │ - rsbseq r5, r5, r8, ror #31 │ │ │ │ - rsbseq r5, r5, ip, asr #24 │ │ │ │ - rsbseq r5, r5, r0, lsl #26 │ │ │ │ + ldrhteq r6, [r5], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r6, r5, sl, lsl r0 │ │ │ │ + rsbseq r5, r5, lr, asr #25 │ │ │ │ + rsbseq r5, r5, r2, lsl #27 │ │ │ │ + @ instruction: 0x00756e9c │ │ │ │ + rsbseq r6, r5, sl │ │ │ │ + @ instruction: 0x00755c92 │ │ │ │ + rsbseq r5, r5, r6, asr #26 │ │ │ │ + rsbseq r6, r5, lr, lsr #29 │ │ │ │ + ldrshteq r5, [r5], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r5, r5, r4, asr ip │ │ │ │ + rsbseq r5, r5, r8, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febef900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7feb082 │ │ │ │ stmdacs r1, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -136948,16 +136948,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf77f300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 7, cr15, [r2], #-508 @ 0xfffffe04 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrshteq r5, [r5], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r5, r5, r6, lsr #23 │ │ │ │ + ldrshteq r5, [r5], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r5, r5, lr, lsr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d3c08 >::_M_default_append(unsigned int)@@Base+0x4e304> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ad6a8c │ │ │ │ vqrdmulh.s32 d4, d29, d13[1] │ │ │ │ stclmi 13, cr4, [sp], #592 @ 0x250 │ │ │ │ @@ -137144,15 +137144,15 @@ │ │ │ │ ldreq r3, [fp, r1, lsl #3] │ │ │ │ rschi pc, lr, r0 │ │ │ │ andcs sl, r3, #32, 22 @ 0x8000 │ │ │ │ @ instruction: 0xf0c94630 │ │ │ │ @ instruction: 0x4607f155 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0xf8da8202 │ │ │ │ - blge 89ca54 │ │ │ │ + blge 89ca54 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ vst1.8 {d15[6]}, [r2] │ │ │ │ strmi r2, [r7], -r1, lsl #16 │ │ │ │ @ instruction: 0xf8dabf08 │ │ │ │ @ instruction: 0xf0001000 │ │ │ │ ldmdami r3!, {r0, r1, r2, r4, r6, r7, pc} │ │ │ │ orrsvc pc, r3, r1, asr #12 │ │ │ │ @@ -137194,26 +137194,26 @@ │ │ │ │ @ instruction: 0xf97ef77f │ │ │ │ @ instruction: 0x46394811 │ │ │ │ @ instruction: 0xf77f4478 │ │ │ │ @ instruction: 0xe73bfa39 │ │ │ │ ... │ │ │ │ umulleq r6, r0, r4, r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x00755d9e │ │ │ │ - @ instruction: 0x0075599e │ │ │ │ - ldrshteq r6, [r5], #-194 @ 0xffffff3e │ │ │ │ - ldrhteq r6, [r5], #-196 @ 0xffffff3c │ │ │ │ - rsbseq r5, r5, r6, lsr #17 │ │ │ │ - rsbseq r5, r5, sl, asr r9 │ │ │ │ + rsbseq r5, r5, r6, lsr #27 │ │ │ │ + rsbseq r5, r5, r6, lsr #19 │ │ │ │ + ldrshteq r6, [r5], #-202 @ 0xffffff36 │ │ │ │ + ldrhteq r6, [r5], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r5, r5, lr, lsr #17 │ │ │ │ + rsbseq r5, r5, r2, ror #18 │ │ │ │ addeq r6, r0, r4, ror r0 │ │ │ │ - rsbseq r5, r5, r8, lsr #15 │ │ │ │ - rsbseq r5, r5, ip, asr r8 │ │ │ │ - rsbseq r6, r5, ip, lsr #22 │ │ │ │ - rsbseq r5, r5, r0, lsr #14 │ │ │ │ - ldrsbteq r5, [r5], #-116 @ 0xffffff8c │ │ │ │ + ldrhteq r5, [r5], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r5, r5, r4, ror #16 │ │ │ │ + rsbseq r6, r5, r4, lsr fp │ │ │ │ + rsbseq r5, r5, r8, lsr #14 │ │ │ │ + ldrsbteq r5, [r5], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xf6414630 │ │ │ │ @ instruction: 0xf0947454 │ │ │ │ @ instruction: 0xf8dff3b9 │ │ │ │ andcs r3, r8, #124, 10 @ 0x1f000000 │ │ │ │ ldrbtmi r4, [fp], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf77d9400 │ │ │ │ blls 656e9c │ │ │ │ @@ -137559,55 +137559,55 @@ │ │ │ │ ldrbtmi r0, [r8], #-276 @ 0xfffffeec │ │ │ │ @ instruction: 0xf77e300c │ │ │ │ stmdami sp!, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xff5af77e │ │ │ │ svclt 0x0000e45c │ │ │ │ ... │ │ │ │ - rsbseq r5, r5, r2, asr #14 │ │ │ │ - rsbseq r5, r5, r4, lsr r6 │ │ │ │ - rsbseq r5, r5, r6, ror #13 │ │ │ │ - rsbseq r5, r5, r6, lsl r6 │ │ │ │ - rsbseq r5, r5, r8, asr #13 │ │ │ │ - ldrhteq r6, [r5], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r5, r5, r2, lsl #9 │ │ │ │ - rsbseq r5, r5, r6, lsr r5 │ │ │ │ - rsbseq r5, r5, lr, asr r4 │ │ │ │ - rsbseq r5, r5, r2, lsl r5 │ │ │ │ - rsbseq r5, r5, r6, lsl r4 │ │ │ │ - rsbseq r5, r5, sl, asr #9 │ │ │ │ - ldrsbteq r5, [r5], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r5, r5, lr, lsl #9 │ │ │ │ - rsbseq r5, r5, r0, asr #7 │ │ │ │ - rsbseq r5, r5, r4, ror r4 │ │ │ │ - rsbseq r5, r5, r6, lsr #7 │ │ │ │ - rsbseq r5, r5, sl, asr r4 │ │ │ │ - rsbseq r5, r5, ip, lsl #7 │ │ │ │ - rsbseq r5, r5, r0, asr #8 │ │ │ │ - rsbseq r5, r5, r0, lsr #6 │ │ │ │ - ldrsbteq r5, [r5], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r5, r5, r6, lsl #6 │ │ │ │ - ldrhteq r5, [r5], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r5, r5, ip, ror #5 │ │ │ │ - rsbseq r5, r5, r0, lsr #7 │ │ │ │ - rsbseq r5, r5, r8, lsl #5 │ │ │ │ - rsbseq r5, r5, ip, lsr r3 │ │ │ │ - rsbseq r5, r5, lr, ror #5 │ │ │ │ - rsbseq r5, r5, r4, asr #4 │ │ │ │ - ldrshteq r5, [r5], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r5, r5, sl, lsr #4 │ │ │ │ - ldrsbteq r5, [r5], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r5, r5, r0, lsl r2 │ │ │ │ - rsbseq r5, r5, r4, asr #5 │ │ │ │ - rsbseq r5, r5, lr, ror #3 │ │ │ │ - rsbseq r5, r5, r2, lsr #5 │ │ │ │ - ldrsbteq r5, [r5], #-20 @ 0xffffffec │ │ │ │ - rsbseq r6, r5, r0, ror #8 │ │ │ │ - rsbseq r5, r5, r2, ror #2 │ │ │ │ - rsbseq r5, r5, r6, lsl r2 │ │ │ │ + rsbseq r5, r5, sl, asr #14 │ │ │ │ + rsbseq r5, r5, ip, lsr r6 │ │ │ │ + rsbseq r5, r5, lr, ror #13 │ │ │ │ + rsbseq r5, r5, lr, lsl r6 │ │ │ │ + ldrsbteq r5, [r5], #-96 @ 0xffffffa0 │ │ │ │ + ldrhteq r6, [r5], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r5, r5, sl, lsl #9 │ │ │ │ + rsbseq r5, r5, lr, lsr r5 │ │ │ │ + rsbseq r5, r5, r6, ror #8 │ │ │ │ + rsbseq r5, r5, sl, lsl r5 │ │ │ │ + rsbseq r5, r5, lr, lsl r4 │ │ │ │ + ldrsbteq r5, [r5], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r5, r5, r2, ror #7 │ │ │ │ + @ instruction: 0x00755496 │ │ │ │ + rsbseq r5, r5, r8, asr #7 │ │ │ │ + rsbseq r5, r5, ip, ror r4 │ │ │ │ + rsbseq r5, r5, lr, lsr #7 │ │ │ │ + rsbseq r5, r5, r2, ror #8 │ │ │ │ + @ instruction: 0x00755394 │ │ │ │ + rsbseq r5, r5, r8, asr #8 │ │ │ │ + rsbseq r5, r5, r8, lsr #6 │ │ │ │ + ldrsbteq r5, [r5], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r5, r5, lr, lsl #6 │ │ │ │ + rsbseq r5, r5, r2, asr #7 │ │ │ │ + ldrshteq r5, [r5], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r5, r5, r8, lsr #7 │ │ │ │ + @ instruction: 0x00755290 │ │ │ │ + rsbseq r5, r5, r4, asr #6 │ │ │ │ + ldrshteq r5, [r5], #-38 @ 0xffffffda │ │ │ │ + rsbseq r5, r5, ip, asr #4 │ │ │ │ + rsbseq r5, r5, r0, lsl #6 │ │ │ │ + rsbseq r5, r5, r2, lsr r2 │ │ │ │ + rsbseq r5, r5, r6, ror #5 │ │ │ │ + rsbseq r5, r5, r8, lsl r2 │ │ │ │ + rsbseq r5, r5, ip, asr #5 │ │ │ │ + ldrshteq r5, [r5], #-22 @ 0xffffffea │ │ │ │ + rsbseq r5, r5, sl, lsr #5 │ │ │ │ + ldrsbteq r5, [r5], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r6, r5, r8, ror #8 │ │ │ │ + rsbseq r5, r5, sl, ror #2 │ │ │ │ + rsbseq r5, r5, lr, lsl r2 │ │ │ │ @ instruction: 0xf6414851 │ │ │ │ @ instruction: 0x464f71f8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 1, pc, cr10, cr14, {3} │ │ │ │ strbmi r4, [r9], -lr, asr #16 │ │ │ │ @ instruction: 0xf77e4478 │ │ │ │ @ instruction: 0xf7fffef5 │ │ │ │ @@ -137682,28 +137682,28 @@ │ │ │ │ @ instruction: 0xf77e300c │ │ │ │ ldmdami r2, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf77e4478 │ │ │ │ @ instruction: 0xf7fffe63 │ │ │ │ @ instruction: 0xf778bb65 │ │ │ │ svclt 0x0000eaee │ │ │ │ - @ instruction: 0x00755098 │ │ │ │ - rsbseq r5, r5, ip, asr #2 │ │ │ │ - rsbseq r5, r5, r8, ror r0 │ │ │ │ - @ instruction: 0x00751a90 │ │ │ │ - rsbseq r5, r5, ip, asr r0 │ │ │ │ - rsbseq r6, r5, r0, asr #6 │ │ │ │ - rsbseq r5, r5, ip, lsl r0 │ │ │ │ - ldrsbteq r5, [r5], #-0 │ │ │ │ - ldrhteq r4, [r5], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r5, r5, r6, rrx │ │ │ │ - @ instruction: 0x00754f94 │ │ │ │ - rsbseq r5, r5, r8, asr #32 │ │ │ │ - rsbseq r4, r5, r6, ror pc │ │ │ │ - rsbseq r5, r5, r8, lsr #32 │ │ │ │ + rsbseq r5, r5, r0, lsr #1 │ │ │ │ + rsbseq r5, r5, r4, asr r1 │ │ │ │ + rsbseq r5, r5, r0, lsl #1 │ │ │ │ + @ instruction: 0x00751a98 │ │ │ │ + rsbseq r5, r5, r4, rrx │ │ │ │ + rsbseq r6, r5, r8, asr #6 │ │ │ │ + rsbseq r5, r5, r4, lsr #32 │ │ │ │ + ldrsbteq r5, [r5], #-8 │ │ │ │ + ldrhteq r4, [r5], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r5, r5, lr, rrx │ │ │ │ + @ instruction: 0x00754f9c │ │ │ │ + rsbseq r5, r5, r0, asr r0 │ │ │ │ + rsbseq r4, r5, lr, ror pc │ │ │ │ + rsbseq r5, r5, r0, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf0500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ strls r9, [r1], #-3089 @ 0xfffff3ef │ │ │ │ @@ -137954,15 +137954,15 @@ │ │ │ │ @ instruction: 0x1181f890 │ │ │ │ @ instruction: 0xd1a60789 │ │ │ │ svclt 0x0000e7b3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ umulleq r5, r0, r8, r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r5, r5, ip, lsl #3 │ │ │ │ + @ instruction: 0x00755194 │ │ │ │ addeq r5, r0, sl, lsl #8 │ │ │ │ blvs ff1551e0 │ │ │ │ blx 4d52d8 │ │ │ │ svcge 0x006af67f │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ mrc 6, 5, r4, cr7, cr10, {2} │ │ │ │ @ instruction: 0xf8de5b00 │ │ │ │ @@ -138198,26 +138198,26 @@ │ │ │ │ @ instruction: 0x46214811 │ │ │ │ @ instruction: 0xf77e4478 │ │ │ │ ldr pc, [r4, #2653] @ 0xa5d │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ tstls r0, #0, 18 │ │ │ │ @ instruction: 0xf777e645 │ │ │ │ svclt 0x0000eee4 │ │ │ │ - rsbseq r4, r5, sl, lsl fp │ │ │ │ - ldrhteq r4, [r5], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r4, r5, lr, ror #20 │ │ │ │ - rsbseq r4, r5, ip, lsl r9 │ │ │ │ - rsbseq r4, r5, lr, asr #19 │ │ │ │ - rsbseq r4, r5, sl, lsl #16 │ │ │ │ - ldrhteq r4, [r5], #-142 @ 0xffffff72 │ │ │ │ - rsbseq r4, r5, sl, ror #16 │ │ │ │ - rsbseq r4, r5, lr, lsl #15 │ │ │ │ - rsbseq r4, r5, r0, asr #16 │ │ │ │ - rsbseq r4, r5, r8, ror #14 │ │ │ │ - rsbseq r4, r5, ip, lsl r8 │ │ │ │ + rsbseq r4, r5, r2, lsr #22 │ │ │ │ + rsbseq r4, r5, r2, asr #19 │ │ │ │ + rsbseq r4, r5, r6, ror sl │ │ │ │ + rsbseq r4, r5, r4, lsr #18 │ │ │ │ + ldrsbteq r4, [r5], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r4, r5, r2, lsl r8 │ │ │ │ + rsbseq r4, r5, r6, asr #17 │ │ │ │ + rsbseq r4, r5, r2, ror r8 │ │ │ │ + @ instruction: 0x00754796 │ │ │ │ + rsbseq r4, r5, r8, asr #16 │ │ │ │ + rsbseq r4, r5, r0, ror r7 │ │ │ │ + rsbseq r4, r5, r4, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf0d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ strls r9, [r1], #-3091 @ 0xfffff3ed │ │ │ │ @@ -138238,16 +138238,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf94ef77e │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf77e4478 │ │ │ │ blls 498390 │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r4, r5, r0, asr #13 │ │ │ │ - rsbseq r4, r5, r4, ror r7 │ │ │ │ + rsbseq r4, r5, r8, asr #13 │ │ │ │ + rsbseq r4, r5, ip, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x469bb09b │ │ │ │ @ instruction: 0x46044bf8 │ │ │ │ andsne lr, r1, #3358720 @ 0x334000 │ │ │ │ @@ -138495,43 +138495,43 @@ │ │ │ │ @ instruction: 0xf80ef77e │ │ │ │ @ instruction: 0xf777e6e3 │ │ │ │ svclt 0x0000ec9a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r4, r0, r0, ror #28 │ │ │ │ - rsbseq r5, r5, ip, asr #6 │ │ │ │ - rsbseq r4, r5, r8, ror r9 │ │ │ │ - rsbseq r4, r5, r4, asr r5 │ │ │ │ - rsbseq r4, r5, r8, lsl #12 │ │ │ │ - rsbseq r4, r5, r0, lsl #10 │ │ │ │ - ldrhteq r4, [r5], #-84 @ 0xffffffac │ │ │ │ + rsbseq r5, r5, r4, asr r3 │ │ │ │ + rsbseq r4, r5, r0, lsl #19 │ │ │ │ + rsbseq r4, r5, ip, asr r5 │ │ │ │ + rsbseq r4, r5, r0, lsl r6 │ │ │ │ + rsbseq r4, r5, r8, lsl #10 │ │ │ │ + ldrhteq r4, [r5], #-92 @ 0xffffffa4 │ │ │ │ addeq r4, r0, lr, asr #25 │ │ │ │ - rsbseq r4, r5, sl, asr #9 │ │ │ │ - rsbseq r4, r5, lr, ror r5 │ │ │ │ - rsbseq r4, r5, r4, lsl #9 │ │ │ │ - rsbseq r4, r5, r8, lsr r5 │ │ │ │ - rsbseq r4, r5, r6, asr r4 │ │ │ │ - rsbseq r4, r5, sl, lsl #10 │ │ │ │ - rsbseq r4, r5, r4, lsr #8 │ │ │ │ - ldrsbteq r4, [r5], #-72 @ 0xffffffb8 │ │ │ │ - ldrhteq r4, [r5], #-54 @ 0xffffffca │ │ │ │ - rsbseq r4, r5, sl, ror #8 │ │ │ │ - rsbseq r4, r5, r2, ror r3 │ │ │ │ - rsbseq r4, r5, r6, lsr #8 │ │ │ │ - rsbseq r4, r5, r8, asr r3 │ │ │ │ - rsbseq r4, r5, ip, lsl #8 │ │ │ │ - rsbseq r4, r5, lr, lsr r3 │ │ │ │ - rsbseq r5, r5, r0, lsl r7 │ │ │ │ - rsbseq r4, r5, lr, lsl r3 │ │ │ │ - rsbseq r5, r5, r2, lsl r7 │ │ │ │ - rsbseq r4, r5, r4, lsl #6 │ │ │ │ - rsbseq r5, r5, r8, ror #11 │ │ │ │ - rsbseq r4, r5, sl, asr #5 │ │ │ │ - rsbseq r4, r5, lr, ror r3 │ │ │ │ + ldrsbteq r4, [r5], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r4, r5, r6, lsl #11 │ │ │ │ + rsbseq r4, r5, ip, lsl #9 │ │ │ │ + rsbseq r4, r5, r0, asr #10 │ │ │ │ + rsbseq r4, r5, lr, asr r4 │ │ │ │ + rsbseq r4, r5, r2, lsl r5 │ │ │ │ + rsbseq r4, r5, ip, lsr #8 │ │ │ │ + rsbseq r4, r5, r0, ror #9 │ │ │ │ + ldrhteq r4, [r5], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r4, r5, r2, ror r4 │ │ │ │ + rsbseq r4, r5, sl, ror r3 │ │ │ │ + rsbseq r4, r5, lr, lsr #8 │ │ │ │ + rsbseq r4, r5, r0, ror #6 │ │ │ │ + rsbseq r4, r5, r4, lsl r4 │ │ │ │ + rsbseq r4, r5, r6, asr #6 │ │ │ │ + rsbseq r5, r5, r8, lsl r7 │ │ │ │ + rsbseq r4, r5, r6, lsr #6 │ │ │ │ + rsbseq r5, r5, sl, lsl r7 │ │ │ │ + rsbseq r4, r5, ip, lsl #6 │ │ │ │ + ldrshteq r5, [r5], #-80 @ 0xffffffb0 │ │ │ │ + ldrsbteq r4, [r5], #-34 @ 0xffffffde │ │ │ │ + rsbseq r4, r5, r6, lsl #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ addslt r4, sp, r8, ror #27 │ │ │ │ ldrmi r4, [sl], r8, ror #25 │ │ │ │ movwcs r4, #1149 @ 0x47d │ │ │ │ @@ -138762,39 +138762,39 @@ │ │ │ │ @ instruction: 0x4641481f │ │ │ │ @ instruction: 0xf77d4478 │ │ │ │ @ instruction: 0xe6d3fdf3 │ │ │ │ b 2058178 │ │ │ │ ... │ │ │ │ strdeq r4, [r0], r4 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r4, r5, lr, lsr #29 │ │ │ │ - rsbseq r5, r5, r6, ror r5 │ │ │ │ + ldrhteq r4, [r5], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r5, r5, lr, ror r5 │ │ │ │ @ instruction: 0x008048b8 │ │ │ │ - rsbseq r5, r5, r8, lsl r5 │ │ │ │ - rsbseq r4, r5, ip, rrx │ │ │ │ - rsbseq r4, r5, r0, lsr #2 │ │ │ │ - rsbseq r5, r5, sl, ror #8 │ │ │ │ - rsbseq r4, r5, r0, lsr r0 │ │ │ │ - rsbseq r4, r5, r4, ror #1 │ │ │ │ - ldrshteq r3, [r5], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r4, r5, r6, lsr #1 │ │ │ │ - rsbseq r3, r5, r6, asr #30 │ │ │ │ + rsbseq r5, r5, r0, lsr #10 │ │ │ │ + rsbseq r4, r5, r4, ror r0 │ │ │ │ + rsbseq r4, r5, r8, lsr #2 │ │ │ │ + rsbseq r5, r5, r2, ror r4 │ │ │ │ + rsbseq r4, r5, r8, lsr r0 │ │ │ │ + rsbseq r4, r5, ip, ror #1 │ │ │ │ ldrshteq r3, [r5], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r3, r5, ip, lsr #30 │ │ │ │ - rsbseq r3, r5, r0, ror #31 │ │ │ │ - rsbseq r3, r5, r2, lsl pc │ │ │ │ - rsbseq r3, r5, r6, asr #31 │ │ │ │ - ldrshteq r3, [r5], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r3, r5, ip, lsr #31 │ │ │ │ - ldrsbteq r3, [r5], #-238 @ 0xffffff12 │ │ │ │ - @ instruction: 0x00753f92 │ │ │ │ - rsbseq r3, r5, r4, asr #29 │ │ │ │ - rsbseq r3, r5, r8, ror pc │ │ │ │ - @ instruction: 0x00753e94 │ │ │ │ - rsbseq r3, r5, r8, asr #30 │ │ │ │ + rsbseq r4, r5, lr, lsr #1 │ │ │ │ + rsbseq r3, r5, lr, asr #30 │ │ │ │ + rsbseq r4, r5, r2 │ │ │ │ + rsbseq r3, r5, r4, lsr pc │ │ │ │ + rsbseq r3, r5, r8, ror #31 │ │ │ │ + rsbseq r3, r5, sl, lsl pc │ │ │ │ + rsbseq r3, r5, lr, asr #31 │ │ │ │ + rsbseq r3, r5, r0, lsl #30 │ │ │ │ + ldrhteq r3, [r5], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r3, r5, r6, ror #29 │ │ │ │ + @ instruction: 0x00753f9a │ │ │ │ + rsbseq r3, r5, ip, asr #29 │ │ │ │ + rsbseq r3, r5, r0, lsl #31 │ │ │ │ + @ instruction: 0x00753e9c │ │ │ │ + rsbseq r3, r5, r0, asr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ orreq pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ bmi ff02be70 │ │ │ │ ldclmi 6, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ blmi fefebe94 │ │ │ │ @@ -138969,48 +138969,48 @@ │ │ │ │ strtmi r9, [sl], -pc, lsl #22 │ │ │ │ tstcs r2, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cd4b23 │ │ │ │ ldrbtmi r8, [fp], #-4 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7f2f092 │ │ │ │ smmlar lr, sp, r0, r6 │ │ │ │ - blmi 86bf6c │ │ │ │ + blmi 86bf6c │ │ │ │ tstcs r2, lr, lsl #24 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ strtmi r8, [r2], -r0 │ │ │ │ @ instruction: 0xf7e6f092 │ │ │ │ smmlar r2, ip, r0, r6 │ │ │ │ andcs r4, r0, #26624 @ 0x6800 │ │ │ │ tstcs r2, r0, lsr #12 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf092a000 │ │ │ │ movwcs pc, #2011 @ 0x7db @ │ │ │ │ smlaldx r6, r6, fp, r0 @ │ │ │ │ ldm lr!, {r0, r1, r2, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdeq r4, [r0], r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r5, r5, lr, ror r2 │ │ │ │ - rsbseq r3, r5, r8, lsl #28 │ │ │ │ - rsbseq r5, r5, r2, asr #6 │ │ │ │ - @ instruction: 0x00753c9c │ │ │ │ - rsbseq r3, r5, r0, asr sp │ │ │ │ - ldrhteq r5, [r5], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r5, r5, r6, lsl #5 │ │ │ │ + rsbseq r3, r5, r0, lsl lr │ │ │ │ + rsbseq r5, r5, sl, asr #6 │ │ │ │ + rsbseq r3, r5, r4, lsr #25 │ │ │ │ + rsbseq r3, r5, r8, asr sp │ │ │ │ + rsbseq r5, r5, r2, asr #3 │ │ │ │ addeq r4, r0, r0, asr r4 │ │ │ │ - rsbseq r5, r5, r8, lsr #2 │ │ │ │ - rsbseq r3, r5, ip, lsr #24 │ │ │ │ - rsbseq r3, r5, r0, ror #25 │ │ │ │ - rsbseq r4, r5, lr, ror #17 │ │ │ │ - rsbseq r5, r5, r2, lsr #3 │ │ │ │ + rsbseq r5, r5, r0, lsr r1 │ │ │ │ + rsbseq r3, r5, r4, lsr ip │ │ │ │ + rsbseq r3, r5, r8, ror #25 │ │ │ │ + ldrshteq r4, [r5], #-134 @ 0xffffff7a │ │ │ │ rsbseq r5, r5, sl, lsr #3 │ │ │ │ - rsbseq r5, r5, r4, asr r1 │ │ │ │ - rsbseq r5, r5, r8, lsr #2 │ │ │ │ - rsbseq r0, sl, r4, lsr r1 │ │ │ │ - rsbseq r5, r5, r2, asr #2 │ │ │ │ - rsbseq r5, r5, r8, lsr #1 │ │ │ │ - rsbseq r5, r5, r4, ror r1 │ │ │ │ + ldrhteq r5, [r5], #-18 @ 0xffffffee │ │ │ │ + rsbseq r5, r5, ip, asr r1 │ │ │ │ + rsbseq r5, r5, r0, lsr r1 │ │ │ │ + rsbseq r0, sl, ip, lsr r1 │ │ │ │ + rsbseq r5, r5, sl, asr #2 │ │ │ │ + ldrhteq r5, [r5], #-0 │ │ │ │ + rsbseq r5, r5, ip, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf1978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3086 @ 0xfffff3f2 │ │ │ │ strls r9, [r1], #-3087 @ 0xfffff3f1 │ │ │ │ @@ -139048,16 +139048,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffe58604 │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf77d4478 │ │ │ │ blls 4196e0 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r3, r5, r0, lsl sl │ │ │ │ - rsbseq r3, r5, r4, asr #21 │ │ │ │ + rsbseq r3, r5, r8, lsl sl │ │ │ │ + rsbseq r3, r5, ip, asr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 255cec │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ed8b70 │ │ │ │ stcmi 2, cr15, [ip, #692] @ 0x2b4 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -139357,37 +139357,37 @@ │ │ │ │ @ instruction: 0x4631481d │ │ │ │ @ instruction: 0xf77d4478 │ │ │ │ strt pc, [ip], fp, asr #18 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addeq r4, r0, r6, lsr #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r4, r5, r4, lsl #13 │ │ │ │ - ldrhteq r3, [r5], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r3, r5, sl, lsl #19 │ │ │ │ - ldrshteq r4, [r5], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r3, r5, r8, ror #15 │ │ │ │ - @ instruction: 0x0075389c │ │ │ │ + rsbseq r4, r5, ip, lsl #13 │ │ │ │ + ldrhteq r3, [r5], #-200 @ 0xffffff38 │ │ │ │ + @ instruction: 0x00753992 │ │ │ │ + ldrshteq r4, [r5], #-186 @ 0xffffff46 │ │ │ │ + ldrshteq r3, [r5], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r3, r5, r4, lsr #17 │ │ │ │ @ instruction: 0x00803fb6 │ │ │ │ - @ instruction: 0x0075379a │ │ │ │ - rsbseq r3, r5, lr, asr #16 │ │ │ │ - rsbseq r3, r5, lr, asr #14 │ │ │ │ - rsbseq r4, r5, r4, lsr #28 │ │ │ │ - ldrshteq r3, [r5], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r3, r5, r8, lsr #15 │ │ │ │ - ldrsbteq r3, [r5], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r3, r5, lr, lsl #15 │ │ │ │ - rsbseq r3, r5, r6, asr r6 │ │ │ │ - rsbseq r3, r5, sl, lsl #14 │ │ │ │ - rsbseq r3, r5, ip, lsr #11 │ │ │ │ - rsbseq r3, r5, r0, ror #12 │ │ │ │ - rsbseq r3, r5, ip, lsl #11 │ │ │ │ - rsbseq r3, r5, r0, asr #12 │ │ │ │ - rsbseq r3, r5, r4, asr #10 │ │ │ │ - ldrshteq r3, [r5], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r3, r5, r2, lsr #15 │ │ │ │ + rsbseq r3, r5, r6, asr r8 │ │ │ │ + rsbseq r3, r5, r6, asr r7 │ │ │ │ + rsbseq r4, r5, ip, lsr #28 │ │ │ │ + ldrshteq r3, [r5], #-108 @ 0xffffff94 │ │ │ │ + ldrhteq r3, [r5], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r3, r5, r2, ror #13 │ │ │ │ + @ instruction: 0x00753796 │ │ │ │ + rsbseq r3, r5, lr, asr r6 │ │ │ │ + rsbseq r3, r5, r2, lsl r7 │ │ │ │ + ldrhteq r3, [r5], #-84 @ 0xffffffac │ │ │ │ + rsbseq r3, r5, r8, ror #12 │ │ │ │ + @ instruction: 0x00753594 │ │ │ │ + rsbseq r3, r5, r8, asr #12 │ │ │ │ + rsbseq r3, r5, ip, asr #10 │ │ │ │ + rsbseq r3, r5, r0, lsl #12 │ │ │ │ vadd.i8 d20, d18, d3 │ │ │ │ ldrbtmi r1, [r8], #-445 @ 0xfffffe43 │ │ │ │ @ instruction: 0xf77d300c │ │ │ │ stmmi r1, {r0, r1, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf906f77d │ │ │ │ ldmdami pc!, {r0, r1, r2, r5, r6, r9, sl, sp, lr, pc}^ @ │ │ │ │ @@ -139512,40 +139512,40 @@ │ │ │ │ vtst.8 d20, d2, d14 │ │ │ │ ldrbtmi r1, [r8], #-505 @ 0xfffffe07 │ │ │ │ @ instruction: 0xf77c300c │ │ │ │ ldmdami ip, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf80cf77d │ │ │ │ svclt 0x0000e56d │ │ │ │ - ldrhteq r3, [r5], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r3, r5, lr, ror #10 │ │ │ │ - rsbseq r3, r5, r0, lsr #9 │ │ │ │ - rsbseq r3, r5, r4, asr r5 │ │ │ │ - rsbseq r3, r5, r6, lsl #9 │ │ │ │ - rsbseq r3, r5, sl, lsr r5 │ │ │ │ - rsbseq r3, r5, r4, lsl #8 │ │ │ │ - ldrhteq r3, [r5], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r3, r5, sl, ror #7 │ │ │ │ - @ instruction: 0x0075349e │ │ │ │ - ldrsbteq r3, [r5], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq r4, r5, r2, lsr #15 │ │ │ │ - ldrhteq r3, [r5], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq r3, r5, ip, ror #8 │ │ │ │ - @ instruction: 0x0075339e │ │ │ │ - rsbseq r3, r5, r2, asr r4 │ │ │ │ - rsbseq r3, r5, r0, lsl #7 │ │ │ │ - rsbseq r4, r5, r4, ror r7 │ │ │ │ - rsbseq r3, r5, sl, lsr r3 │ │ │ │ - rsbseq r3, r5, lr, ror #7 │ │ │ │ - rsbseq r3, r5, r0, lsr #6 │ │ │ │ - rsbseq r4, r5, r4, lsl #12 │ │ │ │ - rsbseq r3, r5, r6, lsl #6 │ │ │ │ - ldrhteq r4, [r5], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r3, r5, r6, asr #5 │ │ │ │ - rsbseq r3, r5, sl, ror r3 │ │ │ │ + rsbseq r3, r5, r2, asr #9 │ │ │ │ + rsbseq r3, r5, r6, ror r5 │ │ │ │ + rsbseq r3, r5, r8, lsr #9 │ │ │ │ + rsbseq r3, r5, ip, asr r5 │ │ │ │ + rsbseq r3, r5, lr, lsl #9 │ │ │ │ + rsbseq r3, r5, r2, asr #10 │ │ │ │ + rsbseq r3, r5, ip, lsl #8 │ │ │ │ + rsbseq r3, r5, r0, asr #9 │ │ │ │ + ldrshteq r3, [r5], #-50 @ 0xffffffce │ │ │ │ + rsbseq r3, r5, r6, lsr #9 │ │ │ │ + ldrsbteq r3, [r5], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r4, r5, sl, lsr #15 │ │ │ │ + rsbseq r3, r5, r0, asr #7 │ │ │ │ + rsbseq r3, r5, r4, ror r4 │ │ │ │ + rsbseq r3, r5, r6, lsr #7 │ │ │ │ + rsbseq r3, r5, sl, asr r4 │ │ │ │ + rsbseq r3, r5, r8, lsl #7 │ │ │ │ + rsbseq r4, r5, ip, ror r7 │ │ │ │ + rsbseq r3, r5, r2, asr #6 │ │ │ │ + ldrshteq r3, [r5], #-54 @ 0xffffffca │ │ │ │ + rsbseq r3, r5, r8, lsr #6 │ │ │ │ + rsbseq r4, r5, ip, lsl #12 │ │ │ │ + rsbseq r3, r5, lr, lsl #6 │ │ │ │ + ldrhteq r4, [r5], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r3, r5, lr, asr #5 │ │ │ │ + rsbseq r3, r5, r2, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf21d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3086 @ 0xfffff3f2 │ │ │ │ strls r9, [r2], #-3087 @ 0xfffff3f1 │ │ │ │ @@ -139640,20 +139640,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff14f77c │ │ │ │ @ instruction: 0xf776e7aa │ │ │ │ svclt 0x0000eba0 │ │ │ │ addeq r3, r0, sl, asr #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r3, r0, ip, asr #18 │ │ │ │ - rsbseq r3, r5, lr, lsl r1 │ │ │ │ - ldrsbteq r3, [r5], #-18 @ 0xffffffee │ │ │ │ - rsbseq r3, r5, r2, lsl #2 │ │ │ │ - ldrhteq r3, [r5], #-22 @ 0xffffffea │ │ │ │ - ldrsbteq r3, [r5], #-6 │ │ │ │ - rsbseq r3, r5, sl, lsl #3 │ │ │ │ + rsbseq r3, r5, r6, lsr #2 │ │ │ │ + ldrsbteq r3, [r5], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq r3, r5, sl, lsl #2 │ │ │ │ + ldrhteq r3, [r5], #-30 @ 0xffffffe2 │ │ │ │ + ldrsbteq r3, [r5], #-14 │ │ │ │ + @ instruction: 0x00753192 │ │ │ │ ldmvs r8, {r0, r1, r8, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, asr #16 │ │ │ │ @@ -139728,22 +139728,22 @@ │ │ │ │ @ instruction: 0xf06f2174 │ │ │ │ ldrbtmi r0, [r8], #-1031 @ 0xfffffbf9 │ │ │ │ @ instruction: 0xf77c300c │ │ │ │ stmdavs fp!, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdavs r9, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf77c4478 │ │ │ │ @ instruction: 0xe790fe5b │ │ │ │ + rsbseq r3, r5, r8, asr #32 │ │ │ │ + ldrshteq r3, [r5], #-12 │ │ │ │ + rsbseq r3, r5, r8, lsr #32 │ │ │ │ + ldrsbteq r3, [r5], #-12 │ │ │ │ + rsbseq r2, r5, ip, lsl #31 │ │ │ │ rsbseq r3, r5, r0, asr #32 │ │ │ │ - ldrshteq r3, [r5], #-4 │ │ │ │ - rsbseq r3, r5, r0, lsr #32 │ │ │ │ - ldrsbteq r3, [r5], #-4 │ │ │ │ - rsbseq r2, r5, r4, lsl #31 │ │ │ │ - rsbseq r3, r5, r8, lsr r0 │ │ │ │ - rsbseq r2, r5, r6, ror #30 │ │ │ │ - rsbseq r4, r5, r0, lsl #13 │ │ │ │ + rsbseq r2, r5, lr, ror #30 │ │ │ │ + rsbseq r4, r5, r8, lsl #13 │ │ │ │ ldmibvs r8, {r0, r1, r8, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ ldmdavs r8, {r0, r1, r8, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ ldmibvs sl, {r0, r1, r8, fp, sp, lr} │ │ │ │ stmdblt sl, {r3, r4, fp, sp, lr} │ │ │ │ ldrsbteq pc, [r0], #128 @ 0x80 @ │ │ │ │ @@ -139905,33 +139905,33 @@ │ │ │ │ ldrsbne pc, [r4], #131 @ 0x83 @ │ │ │ │ @ instruction: 0xf77c4478 │ │ │ │ @ instruction: 0xf06ffd01 │ │ │ │ str r0, [r8, -r7, lsl #6]! │ │ │ │ stmib sl, {r1, r2, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdeq r3, [r0], lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, r5, r4, ror #28 │ │ │ │ - rsbseq r3, r5, r0, ror #1 │ │ │ │ + rsbseq r2, r5, ip, ror #28 │ │ │ │ + rsbseq r3, r5, r8, ror #1 │ │ │ │ addeq r3, r0, r6, lsr #12 │ │ │ │ - rsbseq r2, r5, r2, lsr #28 │ │ │ │ - ldrsbteq r2, [r5], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r2, r5, r2, ror #27 │ │ │ │ - @ instruction: 0x00752e96 │ │ │ │ - rsbseq r2, r5, r0, lsl #27 │ │ │ │ - rsbseq r2, r5, r4, lsr lr │ │ │ │ - rsbseq r2, r5, r2, ror #26 │ │ │ │ - rsbseq r2, r5, r6, lsl lr │ │ │ │ - rsbseq r2, r5, r4, asr #26 │ │ │ │ - ldrshteq r2, [r5], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r2, r5, sl, lsl #26 │ │ │ │ - ldrhteq r2, [r5], #-222 @ 0xffffff22 │ │ │ │ - ldrsbteq r2, [r5], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r2, r5, r6, lsl #27 │ │ │ │ - ldrhteq r2, [r5], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r4, r5, r0, lsl #8 │ │ │ │ + rsbseq r2, r5, sl, lsr #28 │ │ │ │ + ldrsbteq r2, [r5], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r2, r5, sl, ror #27 │ │ │ │ + @ instruction: 0x00752e9e │ │ │ │ + rsbseq r2, r5, r8, lsl #27 │ │ │ │ + rsbseq r2, r5, ip, lsr lr │ │ │ │ + rsbseq r2, r5, sl, ror #26 │ │ │ │ + rsbseq r2, r5, lr, lsl lr │ │ │ │ + rsbseq r2, r5, ip, asr #26 │ │ │ │ + rsbseq r2, r5, r0, lsl #28 │ │ │ │ + rsbseq r2, r5, r2, lsl sp │ │ │ │ + rsbseq r2, r5, r6, asr #27 │ │ │ │ + ldrsbteq r2, [r5], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r2, r5, lr, lsl #27 │ │ │ │ + ldrhteq r2, [r5], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r4, r5, r8, lsl #8 │ │ │ │ ldmdavs r8, {r0, r1, r8, fp, sp, lr}^ │ │ │ │ svclt 0x00004770 │ │ │ │ ldmdavs fp, {r0, r1, r6, fp, sp, lr} │ │ │ │ stmdble r2, {r0, r8, r9, fp, sp} │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -139947,16 +139947,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf77c300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 7, cr15, [r8], #496 @ 0x1f0 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrshteq r2, [r5], #-190 @ 0xffffff42 │ │ │ │ - ldrhteq r2, [r5], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r2, r5, r6, lsl #24 │ │ │ │ + ldrhteq r2, [r5], #-202 @ 0xffffff36 │ │ │ │ @ instruction: 0x305ef891 │ │ │ │ movweq pc, #32787 @ 0x8013 @ │ │ │ │ ldrlt sp, [r0, #-273]! @ 0xfffffeef │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ stmdbvs fp, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ @@ -140377,24 +140377,24 @@ │ │ │ │ @ instruction: 0xf77c4478 │ │ │ │ @ instruction: 0xe603f951 │ │ │ │ ldrtmi r9, [r9], -r0, lsl #20 │ │ │ │ @ instruction: 0xf0a14628 │ │ │ │ mcr 3, 4, pc, cr9, cr11, {5} @ │ │ │ │ strb r9, [r1], r0, lsl #22 │ │ │ │ ... │ │ │ │ - rsbseq r2, r5, r4, ror r7 │ │ │ │ - rsbseq r2, r5, r8, lsr #16 │ │ │ │ - rsbseq r2, r5, lr, lsr #14 │ │ │ │ - rsbseq r2, r5, r2, ror #15 │ │ │ │ - rsbseq r2, r5, r2, ror #12 │ │ │ │ - rsbseq r2, r5, r6, lsl r7 │ │ │ │ - rsbseq r2, r5, lr, lsl #12 │ │ │ │ - rsbseq r2, r5, r2, asr #13 │ │ │ │ - rsbseq r2, r5, r0, asr r5 │ │ │ │ - rsbseq r2, r5, r4, lsl #12 │ │ │ │ + rsbseq r2, r5, ip, ror r7 │ │ │ │ + rsbseq r2, r5, r0, lsr r8 │ │ │ │ + rsbseq r2, r5, r6, lsr r7 │ │ │ │ + rsbseq r2, r5, sl, ror #15 │ │ │ │ + rsbseq r2, r5, sl, ror #12 │ │ │ │ + rsbseq r2, r5, lr, lsl r7 │ │ │ │ + rsbseq r2, r5, r6, lsl r6 │ │ │ │ + rsbseq r2, r5, sl, asr #13 │ │ │ │ + rsbseq r2, r5, r8, asr r5 │ │ │ │ + rsbseq r2, r5, ip, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1571dc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4699b093 │ │ │ │ ldrtcc pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -140666,28 +140666,28 @@ │ │ │ │ bls 255cd8 │ │ │ │ andsvs r2, r3, r5, lsl #6 │ │ │ │ svclt 0x0000e7eb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x00802cb6 │ │ │ │ - rsbseq r2, r5, r0, asr #7 │ │ │ │ - rsbseq r2, r5, r4, ror r4 │ │ │ │ - rsbseq r2, r5, sl, lsl r3 │ │ │ │ - rsbseq r2, r5, lr, asr #7 │ │ │ │ + rsbseq r2, r5, r8, asr #7 │ │ │ │ + rsbseq r2, r5, ip, ror r4 │ │ │ │ + rsbseq r2, r5, r2, lsr #6 │ │ │ │ + ldrsbteq r2, [r5], #-54 @ 0xffffffca │ │ │ │ ldrdeq r2, [r0], ip │ │ │ │ - ldrhteq r2, [r5], #-34 @ 0xffffffde │ │ │ │ - rsbseq r2, r5, r6, ror #6 │ │ │ │ - rsbseq r2, r5, r4, ror r2 │ │ │ │ - rsbseq r2, r5, r8, lsr #6 │ │ │ │ - ldrshteq r3, [r5], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r2, r5, r2, lsl #2 │ │ │ │ - ldrhteq r2, [r5], #-22 @ 0xffffffea │ │ │ │ - rsbseq r2, r5, lr, asr #1 │ │ │ │ - rsbseq r2, r5, r2, lsl #3 │ │ │ │ + ldrhteq r2, [r5], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r2, r5, lr, ror #6 │ │ │ │ + rsbseq r2, r5, ip, ror r2 │ │ │ │ + rsbseq r2, r5, r0, lsr r3 │ │ │ │ + ldrshteq r3, [r5], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r2, r5, sl, lsl #2 │ │ │ │ + ldrhteq r2, [r5], #-30 @ 0xffffffe2 │ │ │ │ + ldrsbteq r2, [r5], #-6 │ │ │ │ + rsbseq r2, r5, sl, lsl #3 │ │ │ │ @ instruction: 0xf6414628 │ │ │ │ @ instruction: 0xf091242e │ │ │ │ blmi fe2583d4 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ strls r4, [r0], #-1147 @ 0xfffffb85 │ │ │ │ ldc2 7, cr15, [sl, #484] @ 0x1e4 │ │ │ │ stmdacs r0, {r4, ip, pc} │ │ │ │ @@ -140817,38 +140817,38 @@ │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ bmi 7da1d0 │ │ │ │ @ instruction: 0xf641a910 │ │ │ │ ldrbtmi r2, [sl], #-854 @ 0xfffffcaa │ │ │ │ mrc2 7, 0, pc, cr12, cr10, {3} │ │ │ │ @ instruction: 0xf775e6b5 │ │ │ │ svclt 0x0000ea62 │ │ │ │ - ldrsbteq r2, [r5], #-12 │ │ │ │ - ldrshteq r1, [r5], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r2, r5, r4, lsr #1 │ │ │ │ - ldrsbteq r1, [r5], #-246 @ 0xffffff0a │ │ │ │ - rsbseq r2, r5, sl, lsl #1 │ │ │ │ - ldrhteq r1, [r5], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r2, r5, ip, rrx │ │ │ │ - @ instruction: 0x00751f9c │ │ │ │ - rsbseq r2, r5, r0, asr r0 │ │ │ │ - rsbseq r1, r5, r2, lsl #31 │ │ │ │ - rsbseq r2, r5, r6, lsr r0 │ │ │ │ - rsbseq r1, r5, ip, lsr #30 │ │ │ │ - rsbseq r1, r5, r0, ror #31 │ │ │ │ - rsbseq r1, r5, r0, lsl pc │ │ │ │ - rsbseq r1, r5, r4, asr #31 │ │ │ │ - ldrhteq r1, [r5], #-228 @ 0xffffff1c │ │ │ │ - rsbseq r1, r5, r8, ror #30 │ │ │ │ - @ instruction: 0x00751e9a │ │ │ │ - rsbseq r1, r5, r4, lsl pc │ │ │ │ - rsbseq r1, r5, lr, lsr pc │ │ │ │ - rsbseq r1, r5, r8, ror lr │ │ │ │ - ldrshteq r1, [r5], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r2, r5, r4, ror #1 │ │ │ │ + ldrshteq r1, [r5], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r2, r5, ip, lsr #1 │ │ │ │ + ldrsbteq r1, [r5], #-254 @ 0xffffff02 │ │ │ │ + @ instruction: 0x00752092 │ │ │ │ + rsbseq r1, r5, r2, asr #31 │ │ │ │ + rsbseq r2, r5, r4, ror r0 │ │ │ │ + rsbseq r1, r5, r4, lsr #31 │ │ │ │ + rsbseq r2, r5, r8, asr r0 │ │ │ │ + rsbseq r1, r5, sl, lsl #31 │ │ │ │ + rsbseq r2, r5, lr, lsr r0 │ │ │ │ + rsbseq r1, r5, r4, lsr pc │ │ │ │ + rsbseq r1, r5, r8, ror #31 │ │ │ │ + rsbseq r1, r5, r8, lsl pc │ │ │ │ + rsbseq r1, r5, ip, asr #31 │ │ │ │ + ldrhteq r1, [r5], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r1, r5, r0, ror pc │ │ │ │ + rsbseq r1, r5, r2, lsr #29 │ │ │ │ rsbseq r1, r5, ip, lsl pc │ │ │ │ - ldrsbteq r1, [r5], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r1, r5, r6, asr #30 │ │ │ │ + rsbseq r1, r5, r0, lsl #29 │ │ │ │ + ldrshteq r1, [r5], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r1, r5, r4, lsr #30 │ │ │ │ + ldrsbteq r1, [r5], #-238 @ 0xffffff12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdami fp!, {r0, r1, r2, r9, sl, lr} │ │ │ │ blmi b6dcc8 │ │ │ │ addlt r4, r4, r8, ror r4 │ │ │ │ @@ -140892,16 +140892,16 @@ │ │ │ │ @ instruction: 0xf77b4478 │ │ │ │ blls 11ba0c │ │ │ │ @ instruction: 0xf775e7bc │ │ │ │ svclt 0x0000e9d2 │ │ │ │ addeq r2, r0, ip, lsr #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r2, r0, ip, lsl #11 │ │ │ │ - rsbseq r1, r5, ip, lsr sp │ │ │ │ - ldrshteq r1, [r5], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r1, r5, r4, asr #26 │ │ │ │ + ldrshteq r1, [r5], #-216 @ 0xffffff28 │ │ │ │ @ instruction: 0x305cf992 │ │ │ │ blle 167114 │ │ │ │ @ instruction: 0x305df892 │ │ │ │ strle r0, [r1, #-2011] @ 0xfffff825 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -140949,17 +140949,17 @@ │ │ │ │ stmdals r5, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ orrmi pc, r6, r2, asr #4 │ │ │ │ ldc2 7, cr15, [r2], {123} @ 0x7b │ │ │ │ @ instruction: 0xf04f9804 │ │ │ │ @ instruction: 0xf77b31ff │ │ │ │ @ instruction: 0xf04ffccd │ │ │ │ @ instruction: 0xe7c130ff │ │ │ │ - rsbseq r1, r5, r6, lsl sp │ │ │ │ - rsbseq r1, r5, r6, ror #24 │ │ │ │ - rsbseq r1, r5, r4, lsl sp │ │ │ │ + rsbseq r1, r5, lr, lsl sp │ │ │ │ + rsbseq r1, r5, lr, ror #24 │ │ │ │ + rsbseq r1, r5, ip, lsl sp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ eorsgt pc, r4, #14614528 @ 0xdf0000 │ │ │ │ blmi fe408850 │ │ │ │ @ instruction: 0xf85c44fc │ │ │ │ @@ -141100,26 +141100,26 @@ │ │ │ │ @ instruction: 0xf04ffba9 │ │ │ │ @ instruction: 0xe79433ff │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ strdeq r2, [r0], r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq r2, [r0], r4 │ │ │ │ - ldrshteq r1, [r5], #-186 @ 0xffffff46 │ │ │ │ - ldrsbteq r1, [r5], #-162 @ 0xffffff5e │ │ │ │ - rsbseq r1, r5, r6, lsl #23 │ │ │ │ - ldrhteq r1, [r5], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r1, r5, sl, ror #22 │ │ │ │ - ldrshteq r1, [r5], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r1, r5, r0, asr #20 │ │ │ │ - ldrshteq r1, [r5], #-164 @ 0xffffff5c │ │ │ │ - rsbseq r1, r5, r2, lsr #20 │ │ │ │ - ldrsbteq r1, [r5], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r1, r5, r2, lsl #20 │ │ │ │ - ldrhteq r1, [r5], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r1, r5, r2, lsl #24 │ │ │ │ + ldrsbteq r1, [r5], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r1, r5, lr, lsl #23 │ │ │ │ + ldrhteq r1, [r5], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r1, r5, r2, ror fp │ │ │ │ + rsbseq r1, r5, r6, lsl #22 │ │ │ │ + rsbseq r1, r5, r8, asr #20 │ │ │ │ + ldrshteq r1, [r5], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r1, r5, sl, lsr #20 │ │ │ │ + ldrsbteq r1, [r5], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r1, r5, sl, lsl #20 │ │ │ │ + ldrhteq r1, [r5], #-172 @ 0xffffff54 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d7d40 >::_M_default_append(unsigned int)@@Base+0x5243c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @@ -141231,21 +141231,21 @@ │ │ │ │ @ instruction: 0xf774e754 │ │ │ │ svclt 0x0000ef2e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ addeq r2, r0, r0, ror #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, r5, r2, lsl r1 │ │ │ │ - ldrshteq r1, [r5], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r3, r5, sl, lsl r1 │ │ │ │ + rsbseq r1, r5, r2, lsl #20 │ │ │ │ addeq r2, r0, r4, lsl r1 │ │ │ │ - @ instruction: 0x0075309e │ │ │ │ - rsbseq r1, r5, r6, lsl #19 │ │ │ │ - ldrhteq r2, [r5], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r1, r5, r6, lsr #17 │ │ │ │ + rsbseq r3, r5, r6, lsr #1 │ │ │ │ + rsbseq r1, r5, lr, lsl #19 │ │ │ │ + rsbseq r2, r5, r6, asr #31 │ │ │ │ + rsbseq r1, r5, lr, lsr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 257f30 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4692b099 │ │ │ │ @ instruction: 0x461e4a90 │ │ │ │ @@ -141392,22 +141392,22 @@ │ │ │ │ usada8 r2, ip, r0, r8 │ │ │ │ stcl 7, cr15, [sl, #464]! @ 0x1d0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ addeq r1, r0, lr, asr pc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r1, r0, r2, lsr lr │ │ │ │ - ldrhteq r2, [r5], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r1, r5, r4, lsr #13 │ │ │ │ - rsbseq r2, r5, r2, lsr #27 │ │ │ │ - rsbseq r1, r5, sl, lsl #13 │ │ │ │ - rsbseq r2, r5, r8, asr sp │ │ │ │ - rsbseq r1, r5, r0, asr #12 │ │ │ │ - rsbseq r2, r5, ip, lsr sp │ │ │ │ - rsbseq r1, r5, r4, lsr #12 │ │ │ │ + rsbseq r2, r5, r4, asr #27 │ │ │ │ + rsbseq r1, r5, ip, lsr #13 │ │ │ │ + rsbseq r2, r5, sl, lsr #27 │ │ │ │ + @ instruction: 0x00751692 │ │ │ │ + rsbseq r2, r5, r0, ror #26 │ │ │ │ + rsbseq r1, r5, r8, asr #12 │ │ │ │ + rsbseq r2, r5, r4, asr #26 │ │ │ │ + rsbseq r1, r5, ip, lsr #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d81b8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r0, r4, asr #25 │ │ │ │ andcs r4, r4, #196, 18 @ 0x310000 │ │ │ │ @@ -141511,15 +141511,15 @@ │ │ │ │ @ instruction: 0x46338094 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ vaddl.s32 , d30, d16 │ │ │ │ @ instruction: 0xf068980a │ │ │ │ @ instruction: 0x4606f55b │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ movwcs r8, #20609 @ 0x5081 │ │ │ │ - blls 874fa4 │ │ │ │ + blls 874fa4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ strtmi r8, [r0], -sl, lsl #1 │ │ │ │ vqadd.s8 d15, d18, d0 │ │ │ │ @ instruction: 0xf067a90a │ │ │ │ @ instruction: 0xe72ef35d │ │ │ │ blcs c3b4c │ │ │ │ @ instruction: 0x461dd13c │ │ │ │ @@ -141605,26 +141605,26 @@ │ │ │ │ @ instruction: 0x46314811 │ │ │ │ @ instruction: 0xf77a4478 │ │ │ │ @ instruction: 0xe78affb1 │ │ │ │ ldc 7, cr15, [ip], #-464 @ 0xfffffe30 │ │ │ │ addeq r1, r0, r8, ror #25 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ addeq r1, r0, ip, asr #25 │ │ │ │ - rsbseq r2, r5, sl, ror #24 │ │ │ │ - rsbseq r1, r5, r2, asr r5 │ │ │ │ - rsbseq r2, r5, r6, asr #24 │ │ │ │ - rsbseq r2, r5, r4, asr #21 │ │ │ │ - rsbseq r1, r5, ip, lsr #7 │ │ │ │ - rsbseq r2, r5, ip, lsr #21 │ │ │ │ - @ instruction: 0x00751394 │ │ │ │ - rsbseq r2, r5, lr, lsr #21 │ │ │ │ - rsbseq r2, r5, lr, asr sl │ │ │ │ - rsbseq r8, r8, r0, ror r2 │ │ │ │ - ldrsbteq r2, [r5], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r1, r5, r4, asr #5 │ │ │ │ + rsbseq r2, r5, r2, ror ip │ │ │ │ + rsbseq r1, r5, sl, asr r5 │ │ │ │ + rsbseq r2, r5, lr, asr #24 │ │ │ │ + rsbseq r2, r5, ip, asr #21 │ │ │ │ + ldrhteq r1, [r5], #-52 @ 0xffffffcc │ │ │ │ + ldrhteq r2, [r5], #-164 @ 0xffffff5c │ │ │ │ + @ instruction: 0x0075139c │ │ │ │ + ldrhteq r2, [r5], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r2, r5, r6, ror #20 │ │ │ │ + rsbseq r8, r8, r8, ror r2 │ │ │ │ + rsbseq r2, r5, r4, ror #19 │ │ │ │ + rsbseq r1, r5, ip, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf4264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ andsvs r9, r3, r6, lsl #20 │ │ │ │ vhadd.u32 d31, d26, d13 │ │ │ │ @@ -141660,18 +141660,18 @@ │ │ │ │ movwcs r6, #4115 @ 0x1013 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ @ instruction: 0x4620bd10 │ │ │ │ @ instruction: 0xf1e4f079 │ │ │ │ rscsle r2, r3, r0, lsl #16 │ │ │ │ movwcs r9, #23046 @ 0x5a06 │ │ │ │ @ instruction: 0xe7f26013 │ │ │ │ - rsbseq r2, r5, r6, asr r9 │ │ │ │ - rsbseq r1, r5, lr, lsr r2 │ │ │ │ - rsbseq r2, r5, sl, lsl r9 │ │ │ │ - rsbseq r1, r5, r2, lsl #4 │ │ │ │ + rsbseq r2, r5, lr, asr r9 │ │ │ │ + rsbseq r1, r5, r6, asr #4 │ │ │ │ + rsbseq r2, r5, r2, lsr #18 │ │ │ │ + rsbseq r1, r5, sl, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febf4320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ mcrrmi 9, 4, r4, r3, cr2 @ │ │ │ │ ldrbtmi r2, [r9], #-1280 @ 0xfffffb00 │ │ │ │ tstls r7, r2, asr #20 │ │ │ │ @@ -141740,28 +141740,28 @@ │ │ │ │ str pc, [ip, r7, lsr #29]! │ │ │ │ bl d5b004 │ │ │ │ @ instruction: 0xfffff74b │ │ │ │ addeq r1, r0, r2, asr #17 │ │ │ │ @ instruction: 0xfffffbb5 │ │ │ │ @ instruction: 0xffffff15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, r5, r6, lsl r9 │ │ │ │ - rsbseq r2, r5, r2, lsr #18 │ │ │ │ - rsbseq r2, r5, ip, ror #16 │ │ │ │ - rsbseq r1, r5, r4, asr r1 │ │ │ │ + rsbseq r2, r5, lr, lsl r9 │ │ │ │ + rsbseq r2, r5, sl, lsr #18 │ │ │ │ + rsbseq r2, r5, r4, ror r8 │ │ │ │ + rsbseq r1, r5, ip, asr r1 │ │ │ │ addeq r1, r0, lr, ror #16 │ │ │ │ andeq r0, r0, sp, asr #1 │ │ │ │ - rsbseq r2, r5, r0, lsr #16 │ │ │ │ - rsbseq r1, r5, r8, lsl #2 │ │ │ │ + rsbseq r2, r5, r8, lsr #16 │ │ │ │ + rsbseq r1, r5, r0, lsl r1 │ │ │ │ @ instruction: 0xfffff88f │ │ │ │ - ldrshteq r2, [r5], #-116 @ 0xffffff8c │ │ │ │ - ldrsbteq r1, [r5], #-12 │ │ │ │ + ldrshteq r2, [r5], #-124 @ 0xffffff84 │ │ │ │ + rsbseq r1, r5, r4, ror #1 │ │ │ │ @ instruction: 0xfffff673 │ │ │ │ - rsbseq r2, r5, r8, asr #15 │ │ │ │ - ldrhteq r1, [r5], #-0 │ │ │ │ + ldrsbteq r2, [r5], #-112 @ 0xffffff90 │ │ │ │ + ldrhteq r1, [r5], #-8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf4488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -141772,16 +141772,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r4, #488]! @ 0x1e8 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf77a4478 │ │ │ │ blls 11cc3c │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r2, r5, r8, lsr r7 │ │ │ │ - rsbseq r1, r5, r0, lsr #32 │ │ │ │ + rsbseq r2, r5, r0, asr #14 │ │ │ │ + rsbseq r1, r5, r8, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ ldmdbvs r4, {r4, r5, r6, r7, r8, sl, ip, sp, pc} │ │ │ │ stmibvs r3!, {r0, r2, r3, r8, fp, sp, lr}^ │ │ │ │ addsmi r6, sl, #3833856 @ 0x3a8000 │ │ │ │ cdpne 1, 5, cr13, cr3, cr1, {1} │ │ │ │ stmdavs r9!, {r0, r5, sl, ip, lr, pc} │ │ │ │ @@ -141850,19 +141850,19 @@ │ │ │ │ stmdami r9, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ tstpvc r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r4, #-488] @ 0xfffffe18 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf77a4478 │ │ │ │ @ instruction: 0xe7effdbf │ │ │ │ - rsbseq r2, r5, r6, lsl #14 │ │ │ │ - rsbseq r2, r5, r2, ror #13 │ │ │ │ - ldrshteq r0, [r5], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r2, r5, r4, asr #13 │ │ │ │ - rsbseq r0, r5, r0, ror #29 │ │ │ │ + rsbseq r2, r5, lr, lsl #14 │ │ │ │ + rsbseq r2, r5, sl, ror #13 │ │ │ │ + rsbseq r0, r5, r6, lsl #30 │ │ │ │ + rsbseq r2, r5, ip, asr #13 │ │ │ │ + rsbseq r0, r5, r8, ror #29 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, lr, lsl #18 │ │ │ │ ldrmi r2, [r4], -r0, lsl #6 │ │ │ │ andsvs r4, r3, r5, lsl #12 │ │ │ │ @@ -141952,26 +141952,26 @@ │ │ │ │ ldmdami r0, {r2, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ cmnpcc sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r8], #-488 @ 0xfffffe18 │ │ │ │ strbmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf77a4478 │ │ │ │ @ instruction: 0xe79ffcf3 │ │ │ │ - rsbseq r2, r5, lr, asr #12 │ │ │ │ - rsbseq r0, r5, sl, ror #28 │ │ │ │ - rsbseq r2, r5, sl, ror #11 │ │ │ │ - rsbseq r0, r5, r6, lsl #28 │ │ │ │ - ldrsbteq r2, [r5], #-82 @ 0xffffffae │ │ │ │ - rsbseq r0, r5, lr, ror #27 │ │ │ │ - rsbseq r2, r5, r4, ror r5 │ │ │ │ - @ instruction: 0x00750d90 │ │ │ │ - rsbseq r2, r5, r6, asr #10 │ │ │ │ - rsbseq r0, r5, r2, ror #26 │ │ │ │ - rsbseq r2, r5, ip, lsr #10 │ │ │ │ - rsbseq r0, r5, r8, asr #26 │ │ │ │ + rsbseq r2, r5, r6, asr r6 │ │ │ │ + rsbseq r0, r5, r2, ror lr │ │ │ │ + ldrshteq r2, [r5], #-82 @ 0xffffffae │ │ │ │ + rsbseq r0, r5, lr, lsl #28 │ │ │ │ + ldrsbteq r2, [r5], #-90 @ 0xffffffa6 │ │ │ │ + ldrshteq r0, [r5], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r2, r5, ip, ror r5 │ │ │ │ + @ instruction: 0x00750d98 │ │ │ │ + rsbseq r2, r5, lr, asr #10 │ │ │ │ + rsbseq r0, r5, sl, ror #26 │ │ │ │ + rsbseq r2, r5, r4, lsr r5 │ │ │ │ + rsbseq r0, r5, r0, asr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r5], -pc, lsl #1 │ │ │ │ strmi r4, [sl], sl, lsr #21 │ │ │ │ @ instruction: 0xf6404caa │ │ │ │ @@ -142141,27 +142141,27 @@ │ │ │ │ @ instruction: 0xf017447a │ │ │ │ stmdbls r3, {r0, r1, r4, r5, ip, sp, lr, pc} │ │ │ │ ldrtmi r9, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf07af01f │ │ │ │ @ instruction: 0xf774e75b │ │ │ │ svclt 0x0000e80a │ │ │ │ addeq r1, r0, r4, lsl r4 │ │ │ │ - rsbseq r2, r5, r8, lsr #9 │ │ │ │ + ldrhteq r2, [r5], #-64 @ 0xffffffc0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, r5, r4, asr r3 │ │ │ │ + rsbseq r2, r5, ip, asr r3 │ │ │ │ addeq r1, r0, lr, ror #4 │ │ │ │ andeq r1, r0, pc, ror #17 │ │ │ │ - rsbseq r2, r5, r8, ror #5 │ │ │ │ - rsbseq r0, r5, r2, lsl #22 │ │ │ │ - rsbseq r2, r5, sl, asr #5 │ │ │ │ - rsbseq r0, r5, r4, ror #21 │ │ │ │ - ldrhteq r2, [r5], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r0, r5, sl, asr #21 │ │ │ │ - @ instruction: 0x00752296 │ │ │ │ - ldrhteq r0, [r5], #-160 @ 0xffffff60 │ │ │ │ + ldrshteq r2, [r5], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r0, r5, sl, lsl #22 │ │ │ │ + ldrsbteq r2, [r5], #-34 @ 0xffffffde │ │ │ │ + rsbseq r0, r5, ip, ror #21 │ │ │ │ + ldrhteq r2, [r5], #-40 @ 0xffffffd8 │ │ │ │ + ldrsbteq r0, [r5], #-162 @ 0xffffff5e │ │ │ │ + @ instruction: 0x0075229e │ │ │ │ + ldrhteq r0, [r5], #-168 @ 0xffffff58 │ │ │ │ andeq r1, r0, fp, asr #16 │ │ │ │ andeq r1, r0, r9, lsr #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 258d88 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -142288,22 +142288,22 @@ │ │ │ │ bmi 45b20c │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ stc 4, cr4, [sp, #488] @ 0x1e8 │ │ │ │ @ instruction: 0xf08f9b00 │ │ │ │ ldr pc, [r1, -fp, asr #11] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrhteq r2, [r5], #-14 │ │ │ │ - ldrsbteq r0, [r5], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r2, r5, r4, asr r0 │ │ │ │ - rsbseq r0, r5, r0, ror r8 │ │ │ │ - rsbseq r2, r5, r2, lsl r0 │ │ │ │ - rsbseq r0, r5, lr, lsr #16 │ │ │ │ - ldrhteq r0, [r8], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r2, r5, r8 │ │ │ │ + rsbseq r2, r5, r6, asr #1 │ │ │ │ + rsbseq r0, r5, r2, ror #17 │ │ │ │ + rsbseq r2, r5, ip, asr r0 │ │ │ │ + rsbseq r0, r5, r8, ror r8 │ │ │ │ + rsbseq r2, r5, sl, lsl r0 │ │ │ │ + rsbseq r0, r5, r6, lsr r8 │ │ │ │ + ldrhteq r0, [r8], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r2, r5, r0, lsl r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0x46074c75 │ │ │ │ addlt r4, fp, r5, ror r8 │ │ │ │ mrcls 4, 0, r4, cr4, cr12, {3} │ │ │ │ @@ -142421,22 +142421,22 @@ │ │ │ │ blle fe32e730 │ │ │ │ @ instruction: 0xd1ab2b00 │ │ │ │ @ instruction: 0xf773e7ad │ │ │ │ svclt 0x0000eddc │ │ │ │ addeq r0, r0, r8, ror #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x00800dbc │ │ │ │ - rsbseq r1, r5, r0, asr lr │ │ │ │ - rsbseq r0, r5, ip, ror #12 │ │ │ │ - rsbseq r1, r5, r2, lsr lr │ │ │ │ - rsbseq r0, r5, lr, asr #12 │ │ │ │ - rsbseq r1, r5, r4, lsl lr │ │ │ │ - rsbseq r0, r5, r0, lsr r6 │ │ │ │ - ldrshteq r1, [r5], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r0, r5, r2, lsl r6 │ │ │ │ + rsbseq r1, r5, r8, asr lr │ │ │ │ + rsbseq r0, r5, r4, ror r6 │ │ │ │ + rsbseq r1, r5, sl, lsr lr │ │ │ │ + rsbseq r0, r5, r6, asr r6 │ │ │ │ + rsbseq r1, r5, ip, lsl lr │ │ │ │ + rsbseq r0, r5, r8, lsr r6 │ │ │ │ + ldrshteq r1, [r5], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r0, r5, sl, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf4f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ blls 304d54 >::_M_default_append(unsigned int)@@Base+0x7f450> │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ @@ -142450,16 +142450,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf77a300c │ │ │ │ stmdami r5, {r0, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf910f77a │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - rsbseq r1, r5, r6, ror #26 │ │ │ │ - rsbseq r0, r5, r2, lsl #11 │ │ │ │ + rsbseq r1, r5, lr, ror #26 │ │ │ │ + rsbseq r0, r5, sl, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf4f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ strls r9, [r2], #-3082 @ 0xfffff3f6 │ │ │ │ @@ -142473,16 +142473,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf828f77a │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf77a4478 │ │ │ │ blls 21c144 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r1, r5, ip, lsl #26 │ │ │ │ - rsbseq r0, r5, r8, lsr #10 │ │ │ │ + rsbseq r1, r5, r4, lsl sp │ │ │ │ + rsbseq r0, r5, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsr #24 │ │ │ │ strmi r4, [r3], ip, lsr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -142526,16 +142526,16 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r8], -r3, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7738ff0 │ │ │ │ svclt 0x0000ed08 │ │ │ │ addeq r0, r0, ip, lsl ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r1, r5, lr, asr ip │ │ │ │ - rsbseq r0, r5, sl, ror r4 │ │ │ │ + rsbseq r1, r5, r6, ror #24 │ │ │ │ + rsbseq r0, r5, r2, lsl #9 │ │ │ │ addeq r0, r0, lr, lsl #23 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, r4, lsr #24 │ │ │ │ @ instruction: 0x1e1e4924 │ │ │ │ @@ -142572,16 +142572,16 @@ │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ andcs pc, r0, sl, asr #17 │ │ │ │ andcs lr, r5, #236, 14 @ 0x3b00000 │ │ │ │ @ instruction: 0xf773e7f9 │ │ │ │ svclt 0x0000ecac │ │ │ │ addeq r0, r0, r4, asr #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq r1, [r5], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r0, r5, ip, asr #7 │ │ │ │ + ldrhteq r1, [r5], #-184 @ 0xffffff48 │ │ │ │ + ldrsbteq r0, [r5], #-52 @ 0xffffffcc │ │ │ │ addeq r0, r0, r4, ror #21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 159418 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r5, {r0, r1, r7, ip, sp, pc} │ │ │ │ @@ -142670,18 +142670,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf779300c │ │ │ │ stmdami r7, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff58f779 │ │ │ │ ldrb r9, [r8, -r1, lsl #22]! │ │ │ │ str r2, [ip, r0, lsl #2] │ │ │ │ - rsbseq r1, r5, r4, lsl sl │ │ │ │ - rsbseq r0, r5, r0, lsr r2 │ │ │ │ - ldrshteq r1, [r5], #-150 @ 0xffffff6a │ │ │ │ - rsbseq r0, r5, r2, lsl r2 │ │ │ │ + rsbseq r1, r5, ip, lsl sl │ │ │ │ + rsbseq r0, r5, r8, lsr r2 │ │ │ │ + ldrshteq r1, [r5], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r0, r5, sl, lsl r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febf52ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46140fd8 │ │ │ │ @ instruction: 0x2098f8d1 │ │ │ │ strmi fp, [sp], -r6, lsl #1 │ │ │ │ orrlt r4, sl, r6, lsl #12 │ │ │ │ @@ -142769,18 +142769,18 @@ │ │ │ │ @ instruction: 0x3050f894 │ │ │ │ @ instruction: 0xf0434630 │ │ │ │ @ instruction: 0xf8840380 │ │ │ │ @ instruction: 0xf0c33050 │ │ │ │ rscvs pc, r0, #203 @ 0xcb │ │ │ │ blcs d7fdc │ │ │ │ strb sp, [r7, -r3, lsl #1]! │ │ │ │ - rsbseq r1, r5, r4, lsl #18 │ │ │ │ - rsbseq r0, r5, r0, lsr #2 │ │ │ │ - rsbseq r1, r5, r6, lsl #17 │ │ │ │ - rsbseq r0, r5, r2, lsr #1 │ │ │ │ + rsbseq r1, r5, ip, lsl #18 │ │ │ │ + rsbseq r0, r5, r8, lsr #2 │ │ │ │ + rsbseq r1, r5, lr, lsl #17 │ │ │ │ + rsbseq r0, r5, sl, lsr #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46986916 │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ blcs b8a58 │ │ │ │ @@ -142816,19 +142816,19 @@ │ │ │ │ ldmib r6, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r3, r8, sl, lr}^ │ │ │ │ ldrbtmi r4, [sl], #-1280 @ 0xfffffb00 │ │ │ │ strcs r4, [r1, #-1601] @ 0xfffff9bf │ │ │ │ @ instruction: 0xf1a8f08f │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbseq r1, r5, r4, ror #16 │ │ │ │ - @ instruction: 0x0079dd9e │ │ │ │ - rsbseq r1, r5, ip, asr #15 │ │ │ │ - rsbseq pc, r4, r8, ror #31 │ │ │ │ - ldrshteq r1, [r5], #-122 @ 0xffffff86 │ │ │ │ + rsbseq r1, r5, ip, ror #16 │ │ │ │ + rsbseq sp, r9, r6, lsr #27 │ │ │ │ + ldrsbteq r1, [r5], #-116 @ 0xffffff8c │ │ │ │ + ldrshteq pc, [r4], #-240 @ 0xffffff10 @ │ │ │ │ + rsbseq r1, r5, r2, lsl #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1597f0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrmi r4, [sp], -pc, lsl #25 │ │ │ │ addslt r4, r3, pc, lsl #23 │ │ │ │ @@ -142972,23 +142972,23 @@ │ │ │ │ stmdami lr, {r0, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ stc2 7, cr15, [r0, #-484] @ 0xfffffe1c │ │ │ │ ldr r9, [r2, r4, lsl #20]! │ │ │ │ stmib sl, {r0, r1, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x008006b0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r1, r5, r4, lsr #13 │ │ │ │ + rsbseq r1, r5, ip, lsr #13 │ │ │ │ addeq r0, r0, r2, lsl r5 │ │ │ │ - @ instruction: 0x00751598 │ │ │ │ - ldrhteq pc, [r4], #-212 @ 0xffffff2c @ │ │ │ │ - rsbseq r1, r5, r8, asr r5 │ │ │ │ - rsbseq r1, r5, r8, ror #10 │ │ │ │ - rsbseq pc, r4, r2, lsl #27 │ │ │ │ - rsbseq r1, r5, r6, asr #10 │ │ │ │ - rsbseq pc, r4, r2, ror #26 │ │ │ │ + rsbseq r1, r5, r0, lsr #11 │ │ │ │ + ldrhteq pc, [r4], #-220 @ 0xffffff24 @ │ │ │ │ + rsbseq r1, r5, r0, ror #10 │ │ │ │ + rsbseq r1, r5, r0, ror r5 │ │ │ │ + rsbseq pc, r4, sl, lsl #27 │ │ │ │ + rsbseq r1, r5, lr, asr #10 │ │ │ │ + rsbseq pc, r4, sl, ror #26 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stcmi 6, cr4, [r3], {13} │ │ │ │ ldrmi r4, [r8], r3, lsl #19 │ │ │ │ addslt r4, r2, ip, ror r4 │ │ │ │ @@ -143112,35 +143112,35 @@ │ │ │ │ @ instruction: 0xf779300c │ │ │ │ ldmdami r7, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ffa5c596 │ │ │ │ ldmdami r5, {r2, r3, r4, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ bicsvs pc, r7, r1, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 85c5a6 │ │ │ │ + blx 85c5a6 │ │ │ │ @ instruction: 0x46214812 │ │ │ │ @ instruction: 0xf7794478 │ │ │ │ @ instruction: 0xe72ffbd9 │ │ │ │ stmda r4!, {r0, r1, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addeq r0, r0, r4, lsr r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r1, r5, r8, lsr #9 │ │ │ │ - @ instruction: 0x00751496 │ │ │ │ - ldrhteq pc, [r4], #-194 @ 0xffffff3e @ │ │ │ │ + ldrhteq r1, [r5], #-64 @ 0xffffffc0 │ │ │ │ + @ instruction: 0x0075149e │ │ │ │ + ldrhteq pc, [r4], #-202 @ 0xffffff36 @ │ │ │ │ addeq r0, r0, ip, asr #7 │ │ │ │ - rsbseq r1, r5, r4, lsl #8 │ │ │ │ - rsbseq pc, r4, r0, lsr #24 │ │ │ │ - rsbseq r1, r5, lr, asr r3 │ │ │ │ - rsbseq pc, r4, sl, ror fp @ │ │ │ │ - rsbseq r1, r5, lr, lsr #6 │ │ │ │ - rsbseq pc, r4, r8, asr #22 │ │ │ │ - rsbseq r1, r5, r2, lsl r3 │ │ │ │ - rsbseq pc, r4, lr, lsr #22 │ │ │ │ - ldrshteq r1, [r5], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq pc, r4, r4, lsl fp @ │ │ │ │ + rsbseq r1, r5, ip, lsl #8 │ │ │ │ + rsbseq pc, r4, r8, lsr #24 │ │ │ │ + rsbseq r1, r5, r6, ror #6 │ │ │ │ + rsbseq pc, r4, r2, lsl #23 │ │ │ │ + rsbseq r1, r5, r6, lsr r3 │ │ │ │ + rsbseq pc, r4, r0, asr fp @ │ │ │ │ + rsbseq r1, r5, sl, lsl r3 │ │ │ │ + rsbseq pc, r4, r6, lsr fp @ │ │ │ │ + rsbseq r1, r5, r0, lsl #6 │ │ │ │ + rsbseq pc, r4, ip, lsl fp @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ svcmi 0x007f4608 │ │ │ │ mrc2 3, 5, pc, cr10, cr13, {2} │ │ │ │ @@ -143266,31 +143266,31 @@ │ │ │ │ ldmdami r5, {r2, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf779300c │ │ │ │ ldmdami r3, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7794478 │ │ │ │ ldr pc, [pc, sp, lsr #21] │ │ │ │ - rsbseq r1, r5, r4, ror #4 │ │ │ │ - rsbseq r1, r5, r0, ror #2 │ │ │ │ - rsbseq pc, r4, sl, ror r9 @ │ │ │ │ - rsbseq r1, r5, lr, lsr r1 │ │ │ │ - rsbseq pc, r4, r8, asr r9 @ │ │ │ │ - rsbseq r1, r5, r4, lsr #2 │ │ │ │ - rsbseq pc, r4, lr, lsr r9 @ │ │ │ │ - rsbseq r1, r5, sl, lsl #2 │ │ │ │ - rsbseq pc, r4, r4, lsr #18 │ │ │ │ - ldrshteq r1, [r5], #-0 │ │ │ │ - rsbseq pc, r4, sl, lsl #18 │ │ │ │ - ldrsbteq r1, [r5], #-6 │ │ │ │ - ldrshteq pc, [r4], #-128 @ 0xffffff80 @ │ │ │ │ - ldrhteq r1, [r5], #-12 │ │ │ │ - ldrsbteq pc, [r4], #-134 @ 0xffffff7a @ │ │ │ │ - rsbseq r1, r5, r2, lsr #1 │ │ │ │ - ldrhteq pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ + rsbseq r1, r5, ip, ror #4 │ │ │ │ + rsbseq r1, r5, r8, ror #2 │ │ │ │ + rsbseq pc, r4, r2, lsl #19 │ │ │ │ + rsbseq r1, r5, r6, asr #2 │ │ │ │ + rsbseq pc, r4, r0, ror #18 │ │ │ │ + rsbseq r1, r5, ip, lsr #2 │ │ │ │ + rsbseq pc, r4, r6, asr #18 │ │ │ │ + rsbseq r1, r5, r2, lsl r1 │ │ │ │ + rsbseq pc, r4, ip, lsr #18 │ │ │ │ + ldrshteq r1, [r5], #-8 │ │ │ │ + rsbseq pc, r4, r2, lsl r9 @ │ │ │ │ + ldrsbteq r1, [r5], #-14 │ │ │ │ + ldrshteq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ + rsbseq r1, r5, r4, asr #1 │ │ │ │ + ldrsbteq pc, [r4], #-142 @ 0xffffff72 @ │ │ │ │ + rsbseq r1, r5, sl, lsr #1 │ │ │ │ + rsbseq pc, r4, r4, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl febf5c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmibvs sl, {r1, fp, ip, pc}^ │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -143313,20 +143313,20 @@ │ │ │ │ teqppl lr, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstls r0, fp, ror r4 │ │ │ │ msreq CPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf77600d2 │ │ │ │ movwcs pc, #3043 @ 0xbe3 @ │ │ │ │ strbtvs r2, [r3], #-1 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - rsbseq r0, r5, ip, asr #31 │ │ │ │ + ldrsbteq r0, [r5], #-244 @ 0xffffff0c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febf5cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 862a54 │ │ │ │ - blmi 88ad14 │ │ │ │ + bmi 862a54 │ │ │ │ + blmi 88ad14 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ vcgt.u16 d16, d13, d0 │ │ │ │ andls pc, r4, r9, asr #26 │ │ │ │ @ instruction: 0xf08e4628 │ │ │ │ @@ -143351,15 +143351,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r7, r1 │ │ │ │ @ instruction: 0xf772bd30 │ │ │ │ svclt 0x0000ee96 │ │ │ │ rsbseq pc, pc, r2, lsl #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r0, r5, r0, ror pc │ │ │ │ + rsbseq r0, r5, r8, ror pc │ │ │ │ rsbseq pc, pc, r8, lsr #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ pkhbtmi sp, r0, ip, lsl #26 │ │ │ │ @@ -143390,18 +143390,18 @@ │ │ │ │ tstpeq r4, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8fcf779 │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7794478 │ │ │ │ @ instruction: 0x4628f9b7 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldrsbteq r0, [r5], #-226 @ 0xffffff1e │ │ │ │ - rsbseq pc, r4, lr, ror #13 │ │ │ │ - ldrhteq r0, [r5], #-228 @ 0xffffff1c │ │ │ │ - ldrsbteq pc, [r4], #-96 @ 0xffffffa0 @ │ │ │ │ + ldrsbteq r0, [r5], #-234 @ 0xffffff16 │ │ │ │ + ldrshteq pc, [r4], #-102 @ 0xffffff9a @ │ │ │ │ + ldrhteq r0, [r5], #-236 @ 0xffffff14 │ │ │ │ + ldrsbteq pc, [r4], #-104 @ 0xffffff98 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r9, sp, ror #18 │ │ │ │ ldrbtmi r4, [r9], #-2925 @ 0xfffff493 │ │ │ │ ldmdavs fp, {r0, r1, r3, r6, r7, fp, ip, lr} │ │ │ │ @@ -143510,24 +143510,24 @@ │ │ │ │ @ instruction: 0xe77233ff │ │ │ │ ldcl 7, cr15, [ip, #-456] @ 0xfffffe38 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq pc, pc, r2, asr #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq pc, pc, r8, lsr #27 │ │ │ │ - rsbseq r0, r5, r2, lsl #28 │ │ │ │ - rsbseq pc, r4, lr, lsl r6 @ │ │ │ │ - rsbseq r0, r5, r6, ror #27 │ │ │ │ - rsbseq pc, r4, r2, lsl #12 │ │ │ │ - rsbseq r0, r5, r8, lsl #27 │ │ │ │ - rsbseq r0, r5, r2, lsr #26 │ │ │ │ - rsbseq pc, r4, lr, lsr r5 @ │ │ │ │ - rsbseq r0, r5, r2, ror #25 │ │ │ │ - rsbseq r0, r5, lr, ror #25 │ │ │ │ - rsbseq pc, r4, r8, lsl #10 │ │ │ │ + rsbseq r0, r5, sl, lsl #28 │ │ │ │ + rsbseq pc, r4, r6, lsr #12 │ │ │ │ + rsbseq r0, r5, lr, ror #27 │ │ │ │ + rsbseq pc, r4, sl, lsl #12 │ │ │ │ + @ instruction: 0x00750d90 │ │ │ │ + rsbseq r0, r5, sl, lsr #26 │ │ │ │ + rsbseq pc, r4, r6, asr #10 │ │ │ │ + rsbseq r0, r5, sl, ror #25 │ │ │ │ + ldrshteq r0, [r5], #-198 @ 0xffffff3a │ │ │ │ + rsbseq pc, r4, r0, lsl r5 @ │ │ │ │ ldmdavs fp, {r0, r1, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #22 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldmdbvs r3, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdbcs r0, {r0, r3, r4, r7, r8, fp, sp, lr} │ │ │ │ strlt sp, [r0, #-248] @ 0xffffff08 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -143541,16 +143541,16 @@ │ │ │ │ cmnpcc lr, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf778300c │ │ │ │ stmdami r4, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf886f779 │ │ │ │ strb r9, [sp, r1, lsl #22]! │ │ │ │ - rsbseq r0, r5, r2, asr ip │ │ │ │ - rsbseq pc, r4, lr, ror #8 │ │ │ │ + rsbseq r0, r5, sl, asr ip │ │ │ │ + rsbseq pc, r4, r6, ror r4 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r6, lsl r9 │ │ │ │ ldmib sp, {r1, r4, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ bcs c56c0 │ │ │ │ @@ -143572,16 +143572,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf850f779 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - rsbseq r0, r5, r6, ror #23 │ │ │ │ - rsbseq pc, r4, r2, lsl #8 │ │ │ │ + rsbseq r0, r5, lr, ror #23 │ │ │ │ + rsbseq pc, r4, sl, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl febf6100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r2, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r1, r3, r8, lsl #24 │ │ │ │ @ instruction: 0xf5a1681d │ │ │ │ b 183e914 │ │ │ │ @@ -143673,20 +143673,20 @@ │ │ │ │ @ instruction: 0xf7784478 │ │ │ │ str pc, [r1, r7, lsl #31] │ │ │ │ @ instruction: 0x3051f894 │ │ │ │ movweq pc, #36899 @ 0x9023 @ │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ subscc pc, r1, r4, lsl #17 │ │ │ │ svclt 0x0000e771 │ │ │ │ - rsbseq r0, r5, sl, lsr #22 │ │ │ │ - rsbseq lr, r4, r2, ror #6 │ │ │ │ - ldrsbteq r0, [r5], #-172 @ 0xffffff54 │ │ │ │ - ldrshteq pc, [r4], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbseq r0, r5, r4, asr sl │ │ │ │ - rsbseq pc, r4, r0, ror r2 @ │ │ │ │ + rsbseq r0, r5, r2, lsr fp │ │ │ │ + rsbseq lr, r4, sl, ror #6 │ │ │ │ + rsbseq r0, r5, r4, ror #21 │ │ │ │ + rsbseq pc, r4, r0, lsl #6 │ │ │ │ + rsbseq r0, r5, ip, asr sl │ │ │ │ + rsbseq pc, r4, r8, ror r2 @ │ │ │ │ blvs da6e0 │ │ │ │ blvc da6e8 │ │ │ │ blvs ff29ab78 │ │ │ │ blx 4dac70 │ │ │ │ stcle 4, cr13, [ip], {15} │ │ │ │ blvs 15a6f4 │ │ │ │ blvc 15a6fc │ │ │ │ @@ -143986,42 +143986,42 @@ │ │ │ │ stmdami r1!, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ ldc2 7, cr15, [r2, #-480] @ 0xfffffe20 │ │ │ │ ldrb r9, [r9, #2821]! @ 0xb05 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq pc, pc, r4, lsl #18 │ │ │ │ rsbseq pc, pc, r4, lsr #17 │ │ │ │ - rsbseq r0, r5, r4, lsr #18 │ │ │ │ - rsbseq pc, r4, r0, asr #2 │ │ │ │ - ldrshteq r0, [r5], #-136 @ 0xffffff78 │ │ │ │ - rsbseq pc, r4, r4, lsl r1 @ │ │ │ │ - rsbseq r0, r5, ip, lsr #17 │ │ │ │ - rsbseq pc, r4, r8, asr #1 │ │ │ │ - rsbseq r0, r5, r4, ror #16 │ │ │ │ - rsbseq r0, r5, r0, asr #15 │ │ │ │ - ldrsbteq lr, [r4], #-250 @ 0xffffff06 │ │ │ │ - rsbseq r0, r5, sl, lsl r7 │ │ │ │ - rsbseq lr, r4, r4, lsr pc │ │ │ │ - rsbseq r0, r5, r0, lsl #14 │ │ │ │ - rsbseq lr, r4, sl, lsl pc │ │ │ │ - rsbseq r0, r5, r6, lsr #13 │ │ │ │ - rsbseq r0, r5, r6, asr r6 │ │ │ │ - rsbseq lr, r4, lr, ror #28 │ │ │ │ - rsbseq r0, r5, lr, lsl r6 │ │ │ │ - rsbseq lr, r4, r8, lsr lr │ │ │ │ - rsbseq r0, r5, r2, lsl #12 │ │ │ │ - rsbseq lr, r4, ip, lsl lr │ │ │ │ - rsbseq r0, r5, r6, ror #11 │ │ │ │ - rsbseq lr, r4, r0, lsl #28 │ │ │ │ - rsbseq r0, r5, r8, asr #11 │ │ │ │ - rsbseq lr, r4, r4, ror #27 │ │ │ │ - rsbseq r0, r5, ip, lsr #11 │ │ │ │ - rsbseq lr, r4, r6, asr #27 │ │ │ │ - rsbseq r0, r5, sl, ror #10 │ │ │ │ - rsbseq lr, r4, r6, lsl #27 │ │ │ │ + rsbseq r0, r5, ip, lsr #18 │ │ │ │ + rsbseq pc, r4, r8, asr #2 │ │ │ │ + rsbseq r0, r5, r0, lsl #18 │ │ │ │ + rsbseq pc, r4, ip, lsl r1 @ │ │ │ │ + ldrhteq r0, [r5], #-132 @ 0xffffff7c │ │ │ │ + ldrsbteq pc, [r4], #-0 @ │ │ │ │ + rsbseq r0, r5, ip, ror #16 │ │ │ │ + rsbseq r0, r5, r8, asr #15 │ │ │ │ + rsbseq lr, r4, r2, ror #31 │ │ │ │ + rsbseq r0, r5, r2, lsr #14 │ │ │ │ + rsbseq lr, r4, ip, lsr pc │ │ │ │ + rsbseq r0, r5, r8, lsl #14 │ │ │ │ + rsbseq lr, r4, r2, lsr #30 │ │ │ │ + rsbseq r0, r5, lr, lsr #13 │ │ │ │ + rsbseq r0, r5, lr, asr r6 │ │ │ │ + rsbseq lr, r4, r6, ror lr │ │ │ │ + rsbseq r0, r5, r6, lsr #12 │ │ │ │ + rsbseq lr, r4, r0, asr #28 │ │ │ │ + rsbseq r0, r5, sl, lsl #12 │ │ │ │ + rsbseq lr, r4, r4, lsr #28 │ │ │ │ + rsbseq r0, r5, lr, ror #11 │ │ │ │ + rsbseq lr, r4, r8, lsl #28 │ │ │ │ + ldrsbteq r0, [r5], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq lr, r4, ip, ror #27 │ │ │ │ + ldrhteq r0, [r5], #-84 @ 0xffffffac │ │ │ │ + rsbseq lr, r4, lr, asr #27 │ │ │ │ + rsbseq r0, r5, r2, ror r5 │ │ │ │ + rsbseq lr, r4, lr, lsl #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmibvs r1, {r1, r7, ip, sp, pc}^ │ │ │ │ andcc lr, r3, #208, 18 @ 0x340000 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -144188,17 +144188,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf778300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7784478 │ │ │ │ @ instruction: 0xf04ffb79 │ │ │ │ @ instruction: 0xe7ee30ff │ │ │ │ - rsbseq r0, r5, r6, lsr r2 │ │ │ │ - rsbseq r0, r5, sl, lsr r2 │ │ │ │ - rsbseq lr, r4, r4, asr sl │ │ │ │ + rsbseq r0, r5, lr, lsr r2 │ │ │ │ + rsbseq r0, r5, r2, asr #4 │ │ │ │ + rsbseq lr, r4, ip, asr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 15ad5c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0x4615b09f │ │ │ │ ldrmi r4, [r9], -fp, lsl #13 │ │ │ │ @@ -144972,48 +144972,48 @@ │ │ │ │ @ instruction: 0xf89bba8a │ │ │ │ @ instruction: 0x07da305d │ │ │ │ mrcge 5, 3, APSR_nzcv, cr15, cr15, {3} │ │ │ │ blt fe15e4c0 │ │ │ │ rsbseq pc, pc, r6, lsr r1 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq pc, pc, sl, lsr #32 │ │ │ │ - rsbseq r0, r5, r0, asr #32 │ │ │ │ - rsbseq pc, r4, sl, lsr #30 │ │ │ │ - rsbseq pc, r4, ip, asr lr @ │ │ │ │ - rsbseq pc, r4, sl, lsl #25 │ │ │ │ - rsbseq lr, r4, r4, lsr #9 │ │ │ │ - rsbseq pc, r4, sl, ror #20 │ │ │ │ - ldrsbteq pc, [r4], #-134 @ 0xffffff7a @ │ │ │ │ - ldrshteq lr, [r4], #-2 │ │ │ │ - ldrhteq pc, [r4], #-138 @ 0xffffff76 @ │ │ │ │ - ldrsbteq lr, [r4], #-6 │ │ │ │ - @ instruction: 0x0074f89e │ │ │ │ - ldrhteq lr, [r4], #-10 │ │ │ │ - rsbseq pc, r4, sl, lsr #16 │ │ │ │ - rsbseq lr, r4, r6, asr #32 │ │ │ │ - rsbseq pc, r4, r0, lsl r8 @ │ │ │ │ - rsbseq lr, r4, sl, lsr #32 │ │ │ │ - ldrshteq pc, [r4], #-118 @ 0xffffff8a @ │ │ │ │ - rsbseq lr, r4, r0, lsl r0 │ │ │ │ - rsbseq pc, r4, r2, asr #15 │ │ │ │ - ldrsbteq sp, [r4], #-254 @ 0xffffff02 │ │ │ │ - @ instruction: 0x0074f798 │ │ │ │ - ldrhteq sp, [r4], #-244 @ 0xffffff0c │ │ │ │ - rsbseq pc, r4, sl, asr r7 @ │ │ │ │ - rsbseq sp, r4, r6, ror pc │ │ │ │ - rsbseq pc, r4, ip, lsr r7 @ │ │ │ │ - rsbseq sp, r4, r8, asr pc │ │ │ │ - rsbseq pc, r4, lr, lsl r7 @ │ │ │ │ - rsbseq sp, r4, sl, lsr pc │ │ │ │ - rsbseq pc, r4, ip, asr #12 │ │ │ │ - rsbseq sp, r4, r6, ror #28 │ │ │ │ - rsbseq pc, r4, lr, lsr #12 │ │ │ │ - rsbseq sp, r4, sl, asr #28 │ │ │ │ - rsbseq pc, r4, r0, lsl r6 @ │ │ │ │ - rsbseq sp, r4, ip, lsr #28 │ │ │ │ + rsbseq r0, r5, r8, asr #32 │ │ │ │ + rsbseq pc, r4, r2, lsr pc @ │ │ │ │ + rsbseq pc, r4, r4, ror #28 │ │ │ │ + @ instruction: 0x0074fc92 │ │ │ │ + rsbseq lr, r4, ip, lsr #9 │ │ │ │ + rsbseq pc, r4, r2, ror sl @ │ │ │ │ + ldrsbteq pc, [r4], #-142 @ 0xffffff72 @ │ │ │ │ + ldrshteq lr, [r4], #-10 │ │ │ │ + rsbseq pc, r4, r2, asr #17 │ │ │ │ + ldrsbteq lr, [r4], #-14 │ │ │ │ + rsbseq pc, r4, r6, lsr #17 │ │ │ │ + rsbseq lr, r4, r2, asr #1 │ │ │ │ + rsbseq pc, r4, r2, lsr r8 @ │ │ │ │ + rsbseq lr, r4, lr, asr #32 │ │ │ │ + rsbseq pc, r4, r8, lsl r8 @ │ │ │ │ + rsbseq lr, r4, r2, lsr r0 │ │ │ │ + ldrshteq pc, [r4], #-126 @ 0xffffff82 @ │ │ │ │ + rsbseq lr, r4, r8, lsl r0 │ │ │ │ + rsbseq pc, r4, sl, asr #15 │ │ │ │ + rsbseq sp, r4, r6, ror #31 │ │ │ │ + rsbseq pc, r4, r0, lsr #15 │ │ │ │ + ldrhteq sp, [r4], #-252 @ 0xffffff04 │ │ │ │ + rsbseq pc, r4, r2, ror #14 │ │ │ │ + rsbseq sp, r4, lr, ror pc │ │ │ │ + rsbseq pc, r4, r4, asr #14 │ │ │ │ + rsbseq sp, r4, r0, ror #30 │ │ │ │ + rsbseq pc, r4, r6, lsr #14 │ │ │ │ + rsbseq sp, r4, r2, asr #30 │ │ │ │ + rsbseq pc, r4, r4, asr r6 @ │ │ │ │ + rsbseq sp, r4, lr, ror #28 │ │ │ │ + rsbseq pc, r4, r6, lsr r6 @ │ │ │ │ + rsbseq sp, r4, r2, asr lr │ │ │ │ + rsbseq pc, r4, r8, lsl r6 @ │ │ │ │ + rsbseq sp, r4, r4, lsr lr │ │ │ │ andcs r4, r0, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf0784650 │ │ │ │ @ instruction: 0x4607f25d │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 640888 │ │ │ │ ldmibpl r9, {r4, r6, r9, sl, lr} │ │ │ │ vshr.u16 , q12, #4 │ │ │ │ @@ -145117,40 +145117,40 @@ │ │ │ │ @ instruction: 0xf641481e │ │ │ │ ldrbtmi r5, [r8], #-409 @ 0xfffffe67 │ │ │ │ @ instruction: 0xf777300c │ │ │ │ ldmdami ip, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ ldc2 7, cr15, [r6], #-476 @ 0xfffffe24 │ │ │ │ ldmdblt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbseq pc, r4, r8, lsl #10 │ │ │ │ - rsbseq sp, r4, r4, lsr #26 │ │ │ │ - rsbseq pc, r4, sl, ror #9 │ │ │ │ - rsbseq sp, r4, r6, lsl #26 │ │ │ │ - ldrsbteq pc, [r4], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbseq sp, r4, sl, ror #25 │ │ │ │ - ldrhteq pc, [r4], #-66 @ 0xffffffbe @ │ │ │ │ - rsbseq sp, r4, lr, asr #25 │ │ │ │ - @ instruction: 0x0074f494 │ │ │ │ - ldrhteq sp, [r4], #-192 @ 0xffffff40 │ │ │ │ - rsbseq pc, r4, sl, ror r4 @ │ │ │ │ - @ instruction: 0x0074dc94 │ │ │ │ - rsbseq pc, r4, r0, ror #8 │ │ │ │ - rsbseq sp, r4, sl, ror ip │ │ │ │ - rsbseq pc, r4, r6, asr #8 │ │ │ │ - rsbseq sp, r4, r0, ror #24 │ │ │ │ - rsbseq pc, r4, r8, lsr #8 │ │ │ │ - rsbseq sp, r4, r2, asr #24 │ │ │ │ - rsbseq pc, r4, lr, lsl #8 │ │ │ │ - rsbseq sp, r4, r8, lsr #24 │ │ │ │ - rsbseq pc, r4, sl, ror #7 │ │ │ │ - rsbseq sp, r4, r6, lsl #24 │ │ │ │ - rsbseq pc, r4, lr, asr #7 │ │ │ │ - rsbseq sp, r4, sl, ror #23 │ │ │ │ - ldrhteq pc, [r4], #-50 @ 0xffffffce @ │ │ │ │ - rsbseq sp, r4, lr, asr #23 │ │ │ │ + rsbseq pc, r4, r0, lsl r5 @ │ │ │ │ + rsbseq sp, r4, ip, lsr #26 │ │ │ │ + ldrshteq pc, [r4], #-66 @ 0xffffffbe @ │ │ │ │ + rsbseq sp, r4, lr, lsl #26 │ │ │ │ + ldrsbteq pc, [r4], #-72 @ 0xffffffb8 @ │ │ │ │ + ldrshteq sp, [r4], #-194 @ 0xffffff3e │ │ │ │ + ldrhteq pc, [r4], #-74 @ 0xffffffb6 @ │ │ │ │ + ldrsbteq sp, [r4], #-198 @ 0xffffff3a │ │ │ │ + @ instruction: 0x0074f49c │ │ │ │ + ldrhteq sp, [r4], #-200 @ 0xffffff38 │ │ │ │ + rsbseq pc, r4, r2, lsl #9 │ │ │ │ + @ instruction: 0x0074dc9c │ │ │ │ + rsbseq pc, r4, r8, ror #8 │ │ │ │ + rsbseq sp, r4, r2, lsl #25 │ │ │ │ + rsbseq pc, r4, lr, asr #8 │ │ │ │ + rsbseq sp, r4, r8, ror #24 │ │ │ │ + rsbseq pc, r4, r0, lsr r4 @ │ │ │ │ + rsbseq sp, r4, sl, asr #24 │ │ │ │ + rsbseq pc, r4, r6, lsl r4 @ │ │ │ │ + rsbseq sp, r4, r0, lsr ip │ │ │ │ + ldrshteq pc, [r4], #-50 @ 0xffffffce @ │ │ │ │ + rsbseq sp, r4, lr, lsl #24 │ │ │ │ + ldrsbteq pc, [r4], #-54 @ 0xffffffca @ │ │ │ │ + ldrshteq sp, [r4], #-178 @ 0xffffff4e │ │ │ │ + ldrhteq pc, [r4], #-58 @ 0xffffffc6 @ │ │ │ │ + ldrsbteq sp, [r4], #-182 @ 0xffffff4a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r5], -r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2637 @ 0xfffff5b3 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @@ -145229,18 +145229,18 @@ │ │ │ │ svclt 0x00c82b00 │ │ │ │ stcle 3, cr2, [fp], #40 @ 0x28 │ │ │ │ str r2, [r9, r3, lsl #6]! │ │ │ │ svc 0x00e8f770 │ │ │ │ rsbseq lr, pc, r2, ror #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrsbteq lr, [pc], #-24 │ │ │ │ - rsbseq pc, r4, sl, lsr #4 │ │ │ │ - rsbseq sp, r4, r6, asr #20 │ │ │ │ - rsbseq pc, r4, lr, lsl #4 │ │ │ │ - rsbseq sp, r4, sl, lsr #20 │ │ │ │ + rsbseq pc, r4, r2, lsr r2 @ │ │ │ │ + rsbseq sp, r4, lr, asr #20 │ │ │ │ + rsbseq pc, r4, r6, lsl r2 @ │ │ │ │ + rsbseq sp, r4, r2, lsr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xf8dfb091 │ │ │ │ strmi r9, [sp], -r4, lsr #6 │ │ │ │ ldrbtmi r4, [r9], #1667 @ 0x683 │ │ │ │ @@ -145439,27 +145439,27 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9baf777 │ │ │ │ andcs lr, r0, #248512512 @ 0xed00000 │ │ │ │ ldr r9, [r0, -r5, lsl #4]! │ │ │ │ andcs sp, r0, #1073741870 @ 0x4000002e │ │ │ │ str r9, [r2, -r5, lsl #4]! │ │ │ │ mrc 7, 1, APSR_nzcv, cr14, cr0, {3} │ │ │ │ - @ instruction: 0x0074f196 │ │ │ │ + @ instruction: 0x0074f19e │ │ │ │ ldrshteq lr, [pc], #-0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq pc, [r4], #-14 @ │ │ │ │ - ldrshteq sp, [r4], #-136 @ 0xffffff78 │ │ │ │ + rsbseq pc, r4, r6, ror #1 │ │ │ │ + rsbseq sp, r4, r0, lsl #18 │ │ │ │ rsbseq lr, pc, lr │ │ │ │ @ instruction: 0xffffe68b │ │ │ │ - rsbseq lr, r4, r6, lsl #30 │ │ │ │ - rsbseq lr, r4, r0, ror #29 │ │ │ │ - ldrsbteq lr, [r4], #-230 @ 0xffffff1a │ │ │ │ - ldrshteq sp, [r4], #-96 @ 0xffffffa0 │ │ │ │ - ldrhteq lr, [r4], #-236 @ 0xffffff14 │ │ │ │ - ldrsbteq sp, [r4], #-102 @ 0xffffff9a │ │ │ │ + rsbseq lr, r4, lr, lsl #30 │ │ │ │ + rsbseq lr, r4, r8, ror #29 │ │ │ │ + ldrsbteq lr, [r4], #-238 @ 0xffffff12 │ │ │ │ + ldrshteq sp, [r4], #-104 @ 0xffffff98 │ │ │ │ + rsbseq lr, r4, r4, asr #29 │ │ │ │ + ldrsbteq sp, [r4], #-110 @ 0xffffff92 │ │ │ │ mrc 5, 5, fp, cr6, cr0, {7} │ │ │ │ ldmib r0, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf8544500 │ │ │ │ bl 1f0ce4 │ │ │ │ @ instruction: 0xf8d606c1 │ │ │ │ ldc 0, cr14, [r4, #16] │ │ │ │ @ instruction: 0xf8556b26 │ │ │ │ @@ -145776,39 +145776,39 @@ │ │ │ │ @ instruction: 0xf04f481e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff16f776 │ │ │ │ @ instruction: 0xf770e789 │ │ │ │ svclt 0x0000eba2 │ │ │ │ rsbseq sp, pc, r8, lsl #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x0074ed92 │ │ │ │ - rsbseq lr, r4, r6, lsl #25 │ │ │ │ - rsbseq lr, r4, r4, lsr ip │ │ │ │ - rsbseq lr, r4, ip, ror #22 │ │ │ │ - rsbseq sp, r4, r8, lsl #7 │ │ │ │ + @ instruction: 0x0074ed9a │ │ │ │ + rsbseq lr, r4, lr, lsl #25 │ │ │ │ + rsbseq lr, r4, ip, lsr ip │ │ │ │ + rsbseq lr, r4, r4, ror fp │ │ │ │ + @ instruction: 0x0074d390 │ │ │ │ rsbseq sp, pc, r2, lsr #21 │ │ │ │ - rsbseq lr, r4, r4, lsr #21 │ │ │ │ - rsbseq lr, r4, lr, asr sl │ │ │ │ - rsbseq sp, r4, r8, ror r2 │ │ │ │ - rsbseq lr, r4, ip, lsr #20 │ │ │ │ - rsbseq sp, r4, r8, asr #4 │ │ │ │ - rsbseq lr, r4, r4, lsl sl │ │ │ │ - rsbseq sp, r4, lr, lsr #4 │ │ │ │ - ldrshteq lr, [r4], #-152 @ 0xffffff68 │ │ │ │ - rsbseq sp, r4, r2, lsl r2 │ │ │ │ - ldrsbteq lr, [r4], #-156 @ 0xffffff64 │ │ │ │ - ldrshteq sp, [r4], #-22 @ 0xffffffea │ │ │ │ - rsbseq lr, r4, r2, asr #19 │ │ │ │ - ldrsbteq sp, [r4], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq lr, r4, r8, lsr #19 │ │ │ │ - rsbseq sp, r4, r2, asr #3 │ │ │ │ - rsbseq lr, r4, lr, lsl #19 │ │ │ │ - rsbseq sp, r4, r8, lsr #3 │ │ │ │ - rsbseq lr, r4, r4, ror r9 │ │ │ │ - rsbseq sp, r4, lr, lsl #3 │ │ │ │ + rsbseq lr, r4, ip, lsr #21 │ │ │ │ + rsbseq lr, r4, r6, ror #20 │ │ │ │ + rsbseq sp, r4, r0, lsl #5 │ │ │ │ + rsbseq lr, r4, r4, lsr sl │ │ │ │ + rsbseq sp, r4, r0, asr r2 │ │ │ │ + rsbseq lr, r4, ip, lsl sl │ │ │ │ + rsbseq sp, r4, r6, lsr r2 │ │ │ │ + rsbseq lr, r4, r0, lsl #20 │ │ │ │ + rsbseq sp, r4, sl, lsl r2 │ │ │ │ + rsbseq lr, r4, r4, ror #19 │ │ │ │ + ldrshteq sp, [r4], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq lr, r4, sl, asr #19 │ │ │ │ + rsbseq sp, r4, r4, ror #3 │ │ │ │ + ldrhteq lr, [r4], #-144 @ 0xffffff70 │ │ │ │ + rsbseq sp, r4, sl, asr #3 │ │ │ │ + @ instruction: 0x0074e996 │ │ │ │ + ldrhteq sp, [r4], #-16 │ │ │ │ + rsbseq lr, r4, ip, ror r9 │ │ │ │ + @ instruction: 0x0074d196 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @ instruction: 0xf8df2438 │ │ │ │ addlt r3, r7, r8, lsr r4 │ │ │ │ @@ -146078,26 +146078,26 @@ │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ ldr r6, [r4], r9, ror #4 │ │ │ │ str r2, [ip], r0 │ │ │ │ str r2, [pc, -r0, lsl #6] │ │ │ │ stmdb r4, {r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq sp, pc, ip, lsl r8 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq lr, r4, r4, ror r7 │ │ │ │ - @ instruction: 0x0074cf90 │ │ │ │ + rsbseq lr, r4, ip, ror r7 │ │ │ │ + @ instruction: 0x0074cf98 │ │ │ │ rsbseq sp, pc, sl, lsr #13 │ │ │ │ - rsbseq lr, r4, ip, lsr r7 │ │ │ │ - rsbseq ip, r4, lr, asr pc │ │ │ │ - rsbseq lr, r4, r0, ror #13 │ │ │ │ - ldrshteq ip, [r4], #-236 @ 0xffffff14 │ │ │ │ - rsbseq lr, r4, lr, ror #12 │ │ │ │ - rsbseq ip, r4, sl, lsl #29 │ │ │ │ - rsbseq lr, r4, r6, lsr #12 │ │ │ │ - rsbseq lr, r4, r4, asr #11 │ │ │ │ - rsbseq ip, r4, r0, ror #27 │ │ │ │ + rsbseq lr, r4, r4, asr #14 │ │ │ │ + rsbseq ip, r4, r6, ror #30 │ │ │ │ + rsbseq lr, r4, r8, ror #13 │ │ │ │ + rsbseq ip, r4, r4, lsl #30 │ │ │ │ + rsbseq lr, r4, r6, ror r6 │ │ │ │ + @ instruction: 0x0074ce92 │ │ │ │ + rsbseq lr, r4, lr, lsr #12 │ │ │ │ + rsbseq lr, r4, ip, asr #11 │ │ │ │ + rsbseq ip, r4, r8, ror #27 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 1, cr11, cr15, cr3, {4} │ │ │ │ movwcs sp, #7172 @ 0x1c04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ @@ -146135,16 +146135,16 @@ │ │ │ │ blls 120818 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x3051f895 │ │ │ │ movweq pc, #16419 @ 0x4023 @ │ │ │ │ subscc pc, r1, r5, lsl #17 │ │ │ │ svclt 0x0000e7bb │ │ │ │ - ldrshteq lr, [r4], #-56 @ 0xffffffc8 │ │ │ │ - rsbseq ip, r4, ip, lsl ip │ │ │ │ + rsbseq lr, r4, r0, lsl #8 │ │ │ │ + rsbseq ip, r4, r4, lsr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ umulllt r4, r5, r8, r6 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xff40f35a │ │ │ │ @@ -146286,30 +146286,30 @@ │ │ │ │ ldmdami r4, {r2, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ tstpcc sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 16df724 │ │ │ │ @ instruction: 0x46214811 │ │ │ │ @ instruction: 0xf7764478 │ │ │ │ @ instruction: 0xe7a7fb13 │ │ │ │ - rsbseq lr, r4, r2, lsr #6 │ │ │ │ - rsbseq lr, r4, r6, ror #5 │ │ │ │ - rsbseq ip, r4, r8, lsl #22 │ │ │ │ - rsbseq lr, r4, r8, lsl #5 │ │ │ │ - rsbseq lr, r4, r2, ror #4 │ │ │ │ - rsbseq lr, r4, ip, lsr r2 │ │ │ │ - rsbseq lr, r4, sl, lsl r2 │ │ │ │ - rsbseq ip, r4, r6, lsr sl │ │ │ │ - rsbseq lr, r4, r2, lsl #4 │ │ │ │ - rsbseq ip, r4, lr, lsl sl │ │ │ │ - rsbseq lr, r4, r0, asr #3 │ │ │ │ - rsbseq lr, r4, r2, lsl #3 │ │ │ │ - rsbseq lr, r4, r6, lsl #3 │ │ │ │ - rsbseq ip, r4, r2, lsr #19 │ │ │ │ - rsbseq lr, r4, ip, ror #2 │ │ │ │ - rsbseq ip, r4, r8, lsl #19 │ │ │ │ + rsbseq lr, r4, sl, lsr #6 │ │ │ │ + rsbseq lr, r4, lr, ror #5 │ │ │ │ + rsbseq ip, r4, r0, lsl fp │ │ │ │ + @ instruction: 0x0074e290 │ │ │ │ + rsbseq lr, r4, sl, ror #4 │ │ │ │ + rsbseq lr, r4, r4, asr #4 │ │ │ │ + rsbseq lr, r4, r2, lsr #4 │ │ │ │ + rsbseq ip, r4, lr, lsr sl │ │ │ │ + rsbseq lr, r4, sl, lsl #4 │ │ │ │ + rsbseq ip, r4, r6, lsr #20 │ │ │ │ + rsbseq lr, r4, r8, asr #3 │ │ │ │ + rsbseq lr, r4, sl, lsl #3 │ │ │ │ + rsbseq lr, r4, lr, lsl #3 │ │ │ │ + rsbseq ip, r4, sl, lsr #19 │ │ │ │ + rsbseq lr, r4, r4, ror r1 │ │ │ │ + @ instruction: 0x0074c990 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 15ce58 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdlt r6, [r4], r4 │ │ │ │ ldclle 12, cr2, [r9, #-0] │ │ │ │ @@ -146367,19 +146367,19 @@ │ │ │ │ @ instruction: 0xf776300c │ │ │ │ stmdami r9, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ blx 1e5f868 │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ blhi 15cd8c │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldrsbteq lr, [r4], #-2 │ │ │ │ - rsbseq lr, r4, r0, lsl #1 │ │ │ │ - rsbseq ip, r4, r2, lsr #17 │ │ │ │ - rsbseq lr, r4, r2, lsr r0 │ │ │ │ - rsbseq ip, r4, lr, asr #16 │ │ │ │ + ldrsbteq lr, [r4], #-10 │ │ │ │ + rsbseq lr, r4, r8, lsl #1 │ │ │ │ + rsbseq ip, r4, sl, lsr #17 │ │ │ │ + rsbseq lr, r4, sl, lsr r0 │ │ │ │ + rsbseq ip, r4, r6, asr r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 123331c │ │ │ │ blmi 1233528 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -146449,21 +146449,21 @@ │ │ │ │ @ instruction: 0xf918f776 │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7764478 │ │ │ │ sbfx pc, r3, #19, #1 │ │ │ │ cdp 7, 5, cr15, cr14, cr15, {3} │ │ │ │ rsbseq ip, pc, r4, lsr pc @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sp, r4, r8, lsr #31 │ │ │ │ - rsbseq ip, r4, r4, asr #15 │ │ │ │ + ldrhteq sp, [r4], #-240 @ 0xffffff10 │ │ │ │ + rsbseq ip, r4, ip, asr #15 │ │ │ │ ldrsbteq ip, [pc], #-238 │ │ │ │ - rsbseq sp, r4, ip, lsl pc │ │ │ │ - rsbseq ip, r4, r8, lsr r7 │ │ │ │ - rsbseq sp, r4, ip, ror #29 │ │ │ │ - rsbseq ip, r4, r8, lsl #14 │ │ │ │ + rsbseq sp, r4, r4, lsr #30 │ │ │ │ + rsbseq ip, r4, r0, asr #14 │ │ │ │ + ldrshteq sp, [r4], #-228 @ 0xffffff1c │ │ │ │ + rsbseq ip, r4, r0, lsl r7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r9], fp, lsl #16 │ │ │ │ ldmvs ip, {r1, r2, r9, sl, lr} │ │ │ │ strtle r3, [r6], #-3073 @ 0xfffff3ff │ │ │ │ @@ -146511,16 +146511,16 @@ │ │ │ │ @ instruction: 0xf9a2f775 │ │ │ │ @ instruction: 0xf08b4630 │ │ │ │ @ instruction: 0x4622f2ff │ │ │ │ @ instruction: 0xf6404649 │ │ │ │ pop {r0, r8, r9} │ │ │ │ @ instruction: 0xf77547f0 │ │ │ │ svclt 0x0000b997 │ │ │ │ - rsbseq sp, r4, r6, ror lr │ │ │ │ - rsbseq sp, r4, lr, lsl lr │ │ │ │ + rsbseq sp, r4, lr, ror lr │ │ │ │ + rsbseq sp, r4, r6, lsr #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 15d1a4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4616b09b │ │ │ │ strmi r4, [r0], sp, lsl #21 │ │ │ │ @@ -146662,33 +146662,33 @@ │ │ │ │ @ instruction: 0xf82ef776 │ │ │ │ @ instruction: 0xf76fe798 │ │ │ │ svclt 0x0000ecba │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrshteq ip, [pc], #-202 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sl, r4, r0, ror #2 │ │ │ │ - rsbseq sl, r4, r6, asr #2 │ │ │ │ - rsbseq sl, r4, ip, lsr #2 │ │ │ │ - rsbseq sp, r4, r6, lsl sp │ │ │ │ - ldrhteq sl, [r4], #-6 │ │ │ │ - rsbseq sp, r4, r6, asr #24 │ │ │ │ - rsbseq ip, pc, r4, lsr #23 │ │ │ │ - rsbseq sp, r4, r6, lsr ip │ │ │ │ - rsbseq ip, r4, r2, asr r4 │ │ │ │ - rsbseq sp, r4, r8, lsl ip │ │ │ │ - rsbseq sp, r4, lr, ror #24 │ │ │ │ - ldrshteq sp, [r4], #-184 @ 0xffffff48 │ │ │ │ + rsbseq sl, r4, r8, ror #2 │ │ │ │ + rsbseq sl, r4, lr, asr #2 │ │ │ │ + rsbseq sl, r4, r4, lsr r1 │ │ │ │ + rsbseq sp, r4, lr, lsl sp │ │ │ │ + ldrhteq sl, [r4], #-14 │ │ │ │ rsbseq sp, r4, lr, asr #24 │ │ │ │ - rsbseq sp, r4, r0, ror #23 │ │ │ │ - rsbseq sp, r4, r6, lsr ip │ │ │ │ - rsbseq sp, r4, r0, asr #23 │ │ │ │ - rsbseq sp, r4, r4, lsl ip │ │ │ │ - rsbseq sp, r4, r4, lsr #23 │ │ │ │ - ldrhteq ip, [r4], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq ip, pc, r4, lsr #23 │ │ │ │ + rsbseq sp, r4, lr, lsr ip │ │ │ │ + rsbseq ip, r4, sl, asr r4 │ │ │ │ + rsbseq sp, r4, r0, lsr #24 │ │ │ │ + rsbseq sp, r4, r6, ror ip │ │ │ │ + rsbseq sp, r4, r0, lsl #24 │ │ │ │ + rsbseq sp, r4, r6, asr ip │ │ │ │ + rsbseq sp, r4, r8, ror #23 │ │ │ │ + rsbseq sp, r4, lr, lsr ip │ │ │ │ + rsbseq sp, r4, r8, asr #23 │ │ │ │ + rsbseq sp, r4, ip, lsl ip │ │ │ │ + rsbseq sp, r4, ip, lsr #23 │ │ │ │ + rsbseq ip, r4, r6, asr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ @ instruction: 0x46044a7d │ │ │ │ ldrsbhi pc, [r4, #143]! @ 0x8f @ │ │ │ │ @@ -146812,29 +146812,29 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7754478 │ │ │ │ @ instruction: 0xe7effefd │ │ │ │ bl fe2dff44 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq ip, pc, r4, asr sl @ │ │ │ │ - rsbseq sp, r4, r8, ror #21 │ │ │ │ + ldrshteq sp, [r4], #-160 @ 0xffffff60 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, r4, sl, lsl lr │ │ │ │ - ldrshteq sp, [r4], #-146 @ 0xffffff6e │ │ │ │ - rsbseq ip, r4, lr, lsl #4 │ │ │ │ + rsbseq r9, r4, r2, lsr #28 │ │ │ │ + ldrshteq sp, [r4], #-154 @ 0xffffff66 │ │ │ │ + rsbseq ip, r4, r6, lsl r2 │ │ │ │ rsbseq ip, pc, r8, lsr #18 │ │ │ │ - ldrhteq sp, [r4], #-158 @ 0xffffff62 │ │ │ │ - ldrsbteq ip, [r4], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq sp, r4, r4, lsl #19 │ │ │ │ - rsbseq sp, r4, sl, ror r9 │ │ │ │ - ldrsbteq sp, [r4], #-144 @ 0xffffff70 │ │ │ │ - rsbseq sp, r4, r0, ror #18 │ │ │ │ - rsbseq ip, r4, sl, ror r1 │ │ │ │ - rsbseq sp, r4, r2, asr #18 │ │ │ │ - rsbseq ip, r4, ip, asr r1 │ │ │ │ + rsbseq sp, r4, r6, asr #19 │ │ │ │ + rsbseq ip, r4, r2, ror #3 │ │ │ │ + rsbseq sp, r4, ip, lsl #19 │ │ │ │ + rsbseq sp, r4, r2, lsl #19 │ │ │ │ + ldrsbteq sp, [r4], #-152 @ 0xffffff68 │ │ │ │ + rsbseq sp, r4, r8, ror #18 │ │ │ │ + rsbseq ip, r4, r2, lsl #3 │ │ │ │ + rsbseq sp, r4, sl, asr #18 │ │ │ │ + rsbseq ip, r4, r4, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf93dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -sp, asr #29 │ │ │ │ @@ -146845,16 +146845,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf775300c │ │ │ │ stmdami r5, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrc2 7, 5, pc, cr4, cr5, {3} │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq sp, r4, lr, lsr #17 │ │ │ │ - rsbseq ip, r4, sl, asr #1 │ │ │ │ + ldrhteq sp, [r4], #-134 @ 0xffffff7a │ │ │ │ + ldrsbteq ip, [r4], #-2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl febf942c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r5, lsr #29 │ │ │ │ @@ -146865,16 +146865,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf775300c │ │ │ │ stmdami r5, {r0, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mcr2 7, 4, pc, cr12, cr5, {3} @ │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq sp, r4, lr, asr r8 │ │ │ │ - rsbseq ip, r4, sl, ror r0 │ │ │ │ + rsbseq sp, r4, r6, ror #16 │ │ │ │ + rsbseq ip, r4, r2, lsl #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs fp, [r0, -r5, lsl #1] │ │ │ │ beq de958 │ │ │ │ ldrsbtlt pc, [r8], -sp @ │ │ │ │ @@ -146980,28 +146980,28 @@ │ │ │ │ ldmdami r2, {r0, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ cmnpcc pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r8], #468 @ 0x1d4 │ │ │ │ strtmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf7754478 │ │ │ │ ldr pc, [ip, r3, lsr #27] │ │ │ │ - ldrsbteq sp, [r4], #-116 @ 0xffffff8c │ │ │ │ - ldrshteq fp, [r4], #-240 @ 0xffffff10 │ │ │ │ - ldrhteq sp, [r4], #-124 @ 0xffffff84 │ │ │ │ - ldrsbteq fp, [r4], #-248 @ 0xffffff08 │ │ │ │ - rsbseq sp, r4, r0, asr r7 │ │ │ │ - rsbseq fp, r4, ip, ror #30 │ │ │ │ - rsbseq sp, r4, r8, lsr r7 │ │ │ │ - rsbseq fp, r4, r4, asr pc │ │ │ │ - rsbseq sp, r4, sl, asr #13 │ │ │ │ - rsbseq fp, r4, r6, ror #29 │ │ │ │ - rsbseq sp, r4, r6, lsr #13 │ │ │ │ - rsbseq fp, r4, r2, asr #29 │ │ │ │ - rsbseq sp, r4, ip, lsl #13 │ │ │ │ - rsbseq fp, r4, r8, lsr #29 │ │ │ │ + ldrsbteq sp, [r4], #-124 @ 0xffffff84 │ │ │ │ + ldrshteq fp, [r4], #-248 @ 0xffffff08 │ │ │ │ + rsbseq sp, r4, r4, asr #15 │ │ │ │ + rsbseq fp, r4, r0, ror #31 │ │ │ │ + rsbseq sp, r4, r8, asr r7 │ │ │ │ + rsbseq fp, r4, r4, ror pc │ │ │ │ + rsbseq sp, r4, r0, asr #14 │ │ │ │ + rsbseq fp, r4, ip, asr pc │ │ │ │ + ldrsbteq sp, [r4], #-98 @ 0xffffff9e │ │ │ │ + rsbseq fp, r4, lr, ror #29 │ │ │ │ + rsbseq sp, r4, lr, lsr #13 │ │ │ │ + rsbseq fp, r4, sl, asr #29 │ │ │ │ + @ instruction: 0x0074d694 │ │ │ │ + ldrhteq fp, [r4], #-224 @ 0xffffff20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ ldclmi 0, cr11, [r6], #620 @ 0x26c │ │ │ │ @ instruction: 0xf640460e │ │ │ │ ldrbtmi r5, [ip], #-1490 @ 0xfffffa2e │ │ │ │ @@ -147244,19 +147244,19 @@ │ │ │ │ @ instruction: 0xf8cd0b08 │ │ │ │ @ instruction: 0xf8dd900c │ │ │ │ ands r9, fp, ip, lsr #32 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ - rsbseq sp, r4, sl, lsl #12 │ │ │ │ + rsbseq sp, r4, r2, lsl r6 │ │ │ │ rsbseq ip, pc, r0, ror #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sp, r4, r4, lsl #9 │ │ │ │ - rsbseq sp, r4, ip, lsl #6 │ │ │ │ + rsbseq sp, r4, ip, lsl #9 │ │ │ │ + rsbseq sp, r4, r4, lsl r3 │ │ │ │ andcs r9, r0, #6144 @ 0x1800 │ │ │ │ eorcs pc, r1, r3, asr #16 │ │ │ │ ldrbmi r9, [r3, #-2819] @ 0xfffff4fd │ │ │ │ addshi pc, r5, r0 │ │ │ │ @ instruction: 0xf85a9b04 │ │ │ │ svcls 0x000f1b04 │ │ │ │ b 147c8ec │ │ │ │ @@ -147500,25 +147500,25 @@ │ │ │ │ strbt r9, [r3], #773 @ 0x305 │ │ │ │ movwls r9, #15117 @ 0x3b0d │ │ │ │ @ instruction: 0xf76ee595 │ │ │ │ svclt 0x0000ee26 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ - rsbseq sp, r4, r4, ror #1 │ │ │ │ + rsbseq sp, r4, ip, ror #1 │ │ │ │ rsbseq ip, pc, r2, lsr #32 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sp, r4, r0, asr #32 │ │ │ │ - rsbseq fp, r4, r2, ror #16 │ │ │ │ - rsbseq ip, r4, lr, ror #29 │ │ │ │ - rsbseq fp, r4, r0, lsl r7 │ │ │ │ - rsbseq ip, r4, lr, asr #29 │ │ │ │ - rsbseq fp, r4, r8, ror #13 │ │ │ │ - ldrhteq ip, [r4], #-228 @ 0xffffff1c │ │ │ │ - rsbseq fp, r4, lr, asr #13 │ │ │ │ + rsbseq sp, r4, r8, asr #32 │ │ │ │ + rsbseq fp, r4, sl, ror #16 │ │ │ │ + ldrshteq ip, [r4], #-230 @ 0xffffff1a │ │ │ │ + rsbseq fp, r4, r8, lsl r7 │ │ │ │ + ldrsbteq ip, [r4], #-230 @ 0xffffff1a │ │ │ │ + ldrshteq fp, [r4], #-96 @ 0xffffffa0 │ │ │ │ + ldrhteq ip, [r4], #-236 @ 0xffffff14 │ │ │ │ + ldrsbteq fp, [r4], #-102 @ 0xffffff9a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 15e148 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 6e0fcc │ │ │ │ strpl pc, [ip], #2271 @ 0x8df │ │ │ │ ldcmi 2, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ @@ -147809,23 +147809,23 @@ │ │ │ │ @ instruction: 0xf773447a │ │ │ │ blls 522ef8 │ │ │ │ ldrdlt pc, [r0], -r3 │ │ │ │ svclt 0x0000e679 │ │ │ │ ... │ │ │ │ rsbseq fp, pc, r2, asr sp @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq ip, [r4], #-220 @ 0xffffff24 │ │ │ │ - ldrsbteq ip, [r4], #-186 @ 0xffffff46 │ │ │ │ - rsbseq ip, r4, lr, lsr #21 │ │ │ │ - rsbseq fp, r4, sl, asr #5 │ │ │ │ - rsbseq ip, r4, r2, lsl fp │ │ │ │ - rsbseq ip, r4, r4, lsr sl │ │ │ │ - rsbseq fp, r4, r0, asr r2 │ │ │ │ - ldrshteq ip, [r4], #-144 @ 0xffffff70 │ │ │ │ - rsbseq ip, r4, r0, lsl #19 │ │ │ │ + rsbseq ip, r4, r4, ror #27 │ │ │ │ + rsbseq ip, r4, r2, ror #23 │ │ │ │ + ldrhteq ip, [r4], #-166 @ 0xffffff5a │ │ │ │ + ldrsbteq fp, [r4], #-34 @ 0xffffffde │ │ │ │ + rsbseq ip, r4, sl, lsl fp │ │ │ │ + rsbseq ip, r4, ip, lsr sl │ │ │ │ + rsbseq fp, r4, r8, asr r2 │ │ │ │ + ldrshteq ip, [r4], #-152 @ 0xffffff68 │ │ │ │ + rsbseq ip, r4, r8, lsl #19 │ │ │ │ strtmi pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf08a4638 │ │ │ │ stmdbge r7!, {r0, r1, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ vqshl.s8 q10, q14, │ │ │ │ strtmi r4, [r2], -r7, asr #6 │ │ │ │ @ instruction: 0xff4cf773 │ │ │ │ @ instruction: 0xf08a4638 │ │ │ │ @@ -148084,54 +148084,54 @@ │ │ │ │ cdp 7, 11, cr14, cr0, cr2, {4} │ │ │ │ vstr d0, [sp, #288] @ 0x120 │ │ │ │ @ instruction: 0xf76e7b16 │ │ │ │ @ instruction: 0xed9de932 │ │ │ │ vdup.32 d7, r7 │ │ │ │ ldrb r7, [pc], #2816 @ a357c │ │ │ │ stmib ip, {r1, r2, r3, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbseq ip, r4, r0, lsr r9 │ │ │ │ + rsbseq ip, r4, r8, lsr r9 │ │ │ │ rsbseq fp, pc, r0, asr #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, r4, r0, lsl #17 │ │ │ │ - @ instruction: 0x0074b09c │ │ │ │ - rsbseq ip, r4, r2, ror #16 │ │ │ │ - rsbseq fp, r4, lr, ror r0 │ │ │ │ - rsbseq ip, r4, r4, asr #16 │ │ │ │ - rsbseq fp, r4, r0, rrx │ │ │ │ - ldrsbteq ip, [r4], #-120 @ 0xffffff88 │ │ │ │ - ldrshteq sl, [r4], #-244 @ 0xffffff0c │ │ │ │ - rsbseq ip, r4, r0, ror #16 │ │ │ │ - rsbseq ip, r4, ip, ror r7 │ │ │ │ - @ instruction: 0x0074af98 │ │ │ │ - rsbseq ip, r4, sl, lsl r7 │ │ │ │ - rsbseq sl, r4, r6, lsr pc │ │ │ │ - rsbseq ip, r4, r8, lsr #13 │ │ │ │ - rsbseq sl, r4, r4, asr #29 │ │ │ │ - rsbseq ip, r4, ip, lsl #13 │ │ │ │ - rsbseq sl, r4, r8, lsr #29 │ │ │ │ - rsbseq ip, r4, r0, ror r6 │ │ │ │ - @ instruction: 0x0074ae92 │ │ │ │ - rsbseq ip, r4, r6, lsr r6 │ │ │ │ - rsbseq sl, r4, r0, asr lr │ │ │ │ - rsbseq ip, r4, sl, lsl r6 │ │ │ │ - rsbseq sl, r4, r4, lsr lr │ │ │ │ - ldrshteq ip, [r4], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq sl, r4, sl, lsl lr │ │ │ │ - rsbseq ip, r4, r2, ror #11 │ │ │ │ - ldrshteq sl, [r4], #-222 @ 0xffffff22 │ │ │ │ - rsbseq ip, r4, r8, asr #11 │ │ │ │ - rsbseq sl, r4, r2, ror #27 │ │ │ │ - rsbseq ip, r4, lr, lsr #11 │ │ │ │ - rsbseq sl, r4, r8, asr #27 │ │ │ │ - @ instruction: 0x0074c594 │ │ │ │ - rsbseq sl, r4, lr, lsr #27 │ │ │ │ - rsbseq ip, r4, sl, ror r5 │ │ │ │ - @ instruction: 0x0074ad94 │ │ │ │ - rsbseq ip, r4, r0, ror #10 │ │ │ │ - rsbseq sl, r4, sl, ror sp │ │ │ │ + rsbseq ip, r4, r8, lsl #17 │ │ │ │ + rsbseq fp, r4, r4, lsr #1 │ │ │ │ + rsbseq ip, r4, sl, ror #16 │ │ │ │ + rsbseq fp, r4, r6, lsl #1 │ │ │ │ + rsbseq ip, r4, ip, asr #16 │ │ │ │ + rsbseq fp, r4, r8, rrx │ │ │ │ + rsbseq ip, r4, r0, ror #15 │ │ │ │ + ldrshteq sl, [r4], #-252 @ 0xffffff04 │ │ │ │ + rsbseq ip, r4, r8, ror #16 │ │ │ │ + rsbseq ip, r4, r4, lsl #15 │ │ │ │ + rsbseq sl, r4, r0, lsr #31 │ │ │ │ + rsbseq ip, r4, r2, lsr #14 │ │ │ │ + rsbseq sl, r4, lr, lsr pc │ │ │ │ + ldrhteq ip, [r4], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq sl, r4, ip, asr #29 │ │ │ │ + @ instruction: 0x0074c694 │ │ │ │ + ldrhteq sl, [r4], #-224 @ 0xffffff20 │ │ │ │ + rsbseq ip, r4, r8, ror r6 │ │ │ │ + @ instruction: 0x0074ae9a │ │ │ │ + rsbseq ip, r4, lr, lsr r6 │ │ │ │ + rsbseq sl, r4, r8, asr lr │ │ │ │ + rsbseq ip, r4, r2, lsr #12 │ │ │ │ + rsbseq sl, r4, ip, lsr lr │ │ │ │ + rsbseq ip, r4, r6, lsl #12 │ │ │ │ + rsbseq sl, r4, r2, lsr #28 │ │ │ │ + rsbseq ip, r4, sl, ror #11 │ │ │ │ + rsbseq sl, r4, r6, lsl #28 │ │ │ │ + ldrsbteq ip, [r4], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq sl, r4, sl, ror #27 │ │ │ │ + ldrhteq ip, [r4], #-86 @ 0xffffffaa │ │ │ │ + ldrsbteq sl, [r4], #-208 @ 0xffffff30 │ │ │ │ + @ instruction: 0x0074c59c │ │ │ │ + ldrhteq sl, [r4], #-214 @ 0xffffff2a │ │ │ │ + rsbseq ip, r4, r2, lsl #11 │ │ │ │ + @ instruction: 0x0074ad9c │ │ │ │ + rsbseq ip, r4, r8, ror #10 │ │ │ │ + rsbseq sl, r4, r2, lsl #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 15eae0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0x3050f890 │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ @@ -148376,25 +148376,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7744478 │ │ │ │ @ instruction: 0xe7d6fabf │ │ │ │ svc 0x004af76d │ │ │ │ ... │ │ │ │ rsbseq fp, pc, r6, lsr #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, r4, r4, ror #3 │ │ │ │ - rsbseq sl, r4, r0, lsl #20 │ │ │ │ + rsbseq ip, r4, ip, ror #3 │ │ │ │ + rsbseq sl, r4, r8, lsl #20 │ │ │ │ rsbseq fp, pc, r6, lsl r1 @ │ │ │ │ - rsbseq ip, r4, r6, lsl #3 │ │ │ │ - rsbseq ip, r4, r4, lsl r1 │ │ │ │ - rsbseq sl, r4, r0, lsr r9 │ │ │ │ - ldrshteq ip, [r4], #-12 │ │ │ │ - rsbseq sl, r4, r8, lsl r9 │ │ │ │ - ldrhteq ip, [r4], #-14 │ │ │ │ + rsbseq ip, r4, lr, lsl #3 │ │ │ │ + rsbseq ip, r4, ip, lsl r1 │ │ │ │ + rsbseq sl, r4, r8, lsr r9 │ │ │ │ + rsbseq ip, r4, r4, lsl #2 │ │ │ │ + rsbseq sl, r4, r0, lsr #18 │ │ │ │ rsbseq ip, r4, r6, asr #1 │ │ │ │ - rsbseq sl, r4, r0, ror #17 │ │ │ │ + rsbseq ip, r4, lr, asr #1 │ │ │ │ + rsbseq sl, r4, r8, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 25ef00 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 12e1d84 │ │ │ │ @ instruction: 0xf2ad4d97 │ │ │ │ ldcmi 13, cr5, [r7], {124} @ 0x7c │ │ │ │ @@ -148545,17 +148545,17 @@ │ │ │ │ mrc 6, 5, r4, cr7, cr14, {1} │ │ │ │ @ instruction: 0xf5013b00 │ │ │ │ ldc 1, cr6, [r1, #-712] @ 0xfffffd38 │ │ │ │ ands r4, r3, r2, lsl #22 │ │ │ │ ... │ │ │ │ @ instruction: 0x007faf9c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, r4, r6 │ │ │ │ - ldrhteq fp, [r4], #-224 @ 0xffffff20 │ │ │ │ - rsbseq fp, r4, r0, lsr #28 │ │ │ │ + rsbseq ip, r4, lr │ │ │ │ + ldrhteq fp, [r4], #-232 @ 0xffffff18 │ │ │ │ + rsbseq fp, r4, r8, lsr #28 │ │ │ │ eorne pc, r7, r4, asr #16 │ │ │ │ @ instruction: 0xf1074290 │ │ │ │ eorle r0, r4, r1, lsl #14 │ │ │ │ blne 1e1e20 │ │ │ │ strbeq lr, [r1, #2828] @ 0xb0c │ │ │ │ blvs df334 │ │ │ │ blvc ff25f7a4 │ │ │ │ @@ -149242,26 +149242,26 @@ │ │ │ │ blls cc93d8 │ │ │ │ stmdaeq r3, {r1, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0000e015 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ - rsbseq fp, r4, ip, asr sp │ │ │ │ - rsbseq fp, r4, sl, asr #21 │ │ │ │ + rsbseq fp, r4, r4, ror #26 │ │ │ │ + ldrsbteq fp, [r4], #-162 @ 0xffffff5e │ │ │ │ @ instruction: 0xffffad21 │ │ │ │ - rsbseq fp, r4, lr, lsl #14 │ │ │ │ + rsbseq fp, r4, r6, lsl r7 │ │ │ │ addsmi r3, r1, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf85cda3a │ │ │ │ blcc f33d0 │ │ │ │ ldmle r7!, {r0, r8, r9, fp, sp}^ │ │ │ │ bls 90b40c │ │ │ │ @ instruction: 0xf853681b │ │ │ │ blls 840854 │ │ │ │ - blls 86b244 │ │ │ │ + blls 86b244 │ │ │ │ b 148b060 │ │ │ │ bl 19672f8 │ │ │ │ @ instruction: 0xf85b0502 │ │ │ │ bne ff9b08c0 │ │ │ │ movweq lr, #43787 @ 0xab0b │ │ │ │ bl 19fe958 │ │ │ │ blls 5a5bfc │ │ │ │ @@ -149304,15 +149304,15 @@ │ │ │ │ ldmdals ip, {r9, ip, pc} │ │ │ │ @ instruction: 0xf7f89a20 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ eorhi pc, r8, #65 @ 0x41 │ │ │ │ @ instruction: 0x46499b1a │ │ │ │ mcrrge 3, 0, r9, pc, cr2 │ │ │ │ vldrge d25, [sl, #-120] @ 0xffffff88 │ │ │ │ - blls 8894a0 │ │ │ │ + blls 8894a0 │ │ │ │ blls d094a8 │ │ │ │ blls e494d0 │ │ │ │ blls b094d0 │ │ │ │ stmdals ip!, {r3, r8, r9, ip, pc} │ │ │ │ andls r9, r7, ip, lsr fp │ │ │ │ ldmdavs fp, {r5, r9, fp, ip, pc} │ │ │ │ blls e094ec │ │ │ │ @@ -149873,15 +149873,15 @@ │ │ │ │ bls 8058ac │ │ │ │ ldmdavs r4, {r0, r1, r3, r4, r7} │ │ │ │ @ instruction: 0xa118f8dd │ │ │ │ subsge pc, r0, sp, asr #17 │ │ │ │ tstls r7, #1392508928 @ 0x53000000 │ │ │ │ ldmib sp, {r1, r2, r5, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r0, r5, r8, fp, sp, lr} │ │ │ │ - blge 85f8f8 │ │ │ │ + blge 85f8f8 │ │ │ │ blhi fef20804 │ │ │ │ @ instruction: 0x46379b14 │ │ │ │ ldrsbgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf854681b │ │ │ │ ldmdavs fp, {r0, r1, r5, ip, sp} │ │ │ │ blls 8bf20c │ │ │ │ rsceq r9, r1, r6, lsl r4 │ │ │ │ @@ -150062,51 +150062,51 @@ │ │ │ │ stmdami sl!, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7724478 │ │ │ │ strbt pc, [ip], -fp, lsl #27 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ - rsbseq fp, r4, r8, lsr #4 │ │ │ │ - ldrsbteq fp, [r4], #-0 │ │ │ │ - rsbseq r9, r4, sl, ror #17 │ │ │ │ - @ instruction: 0x0074b096 │ │ │ │ + rsbseq fp, r4, r0, lsr r2 │ │ │ │ + ldrsbteq fp, [r4], #-8 │ │ │ │ + ldrshteq r9, [r4], #-130 @ 0xffffff7e │ │ │ │ + @ instruction: 0x0074b09e │ │ │ │ @ instruction: 0x007f9f9a │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq fp, [r4], #-4 │ │ │ │ - rsbseq sl, r4, r4, asr #31 │ │ │ │ - ldrsbteq r9, [r4], #-126 @ 0xffffff82 │ │ │ │ - rsbseq sl, r4, lr, lsl #31 │ │ │ │ - rsbseq r9, r4, r6, lsr #15 │ │ │ │ - rsbseq sl, r4, r0, ror pc │ │ │ │ - rsbseq r9, r4, r8, lsl #15 │ │ │ │ - ldrsbteq sl, [r4], #-174 @ 0xffffff52 │ │ │ │ - @ instruction: 0x0074aa9a │ │ │ │ - rsbseq sl, r4, lr, asr sl │ │ │ │ - rsbseq sl, r4, r4, asr sl │ │ │ │ - rsbseq r9, r4, r6, ror r2 │ │ │ │ - rsbseq sl, r4, lr, asr #19 │ │ │ │ - rsbseq r9, r4, sl, ror #3 │ │ │ │ - ldrhteq sl, [r4], #-148 @ 0xffffff6c │ │ │ │ - ldrsbteq r9, [r4], #-16 │ │ │ │ - @ instruction: 0x0074a99c │ │ │ │ - ldrhteq r9, [r4], #-22 @ 0xffffffea │ │ │ │ - rsbseq sl, r4, r2, lsl #19 │ │ │ │ - @ instruction: 0x0074919c │ │ │ │ - rsbseq sl, r4, r8, ror #18 │ │ │ │ - rsbseq r9, r4, r2, lsl #3 │ │ │ │ + ldrsbteq fp, [r4], #-12 │ │ │ │ + rsbseq sl, r4, ip, asr #31 │ │ │ │ + rsbseq r9, r4, r6, ror #15 │ │ │ │ + @ instruction: 0x0074af96 │ │ │ │ + rsbseq r9, r4, lr, lsr #15 │ │ │ │ + rsbseq sl, r4, r8, ror pc │ │ │ │ + @ instruction: 0x00749790 │ │ │ │ + rsbseq sl, r4, r6, ror #21 │ │ │ │ + rsbseq sl, r4, r2, lsr #21 │ │ │ │ + rsbseq sl, r4, r6, ror #20 │ │ │ │ + rsbseq sl, r4, ip, asr sl │ │ │ │ + rsbseq r9, r4, lr, ror r2 │ │ │ │ + ldrsbteq sl, [r4], #-150 @ 0xffffff6a │ │ │ │ + ldrshteq r9, [r4], #-18 @ 0xffffffee │ │ │ │ + ldrhteq sl, [r4], #-156 @ 0xffffff64 │ │ │ │ + ldrsbteq r9, [r4], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq sl, r4, r4, lsr #19 │ │ │ │ + ldrhteq r9, [r4], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq sl, r4, sl, lsl #19 │ │ │ │ + rsbseq r9, r4, r4, lsr #3 │ │ │ │ + rsbseq sl, r4, r0, ror r9 │ │ │ │ + rsbseq r9, r4, sl, lsl #3 │ │ │ │ + rsbseq sl, r4, lr, lsr #14 │ │ │ │ rsbseq sl, r4, r6, lsr #14 │ │ │ │ - rsbseq sl, r4, lr, lsl r7 │ │ │ │ - rsbseq r8, r4, r0, asr #30 │ │ │ │ - ldrshteq sl, [r4], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r8, r4, r8, lsl pc │ │ │ │ - rsbseq sl, r4, r8, ror r6 │ │ │ │ - @ instruction: 0x00748e94 │ │ │ │ - rsbseq sl, r4, lr, asr r6 │ │ │ │ - rsbseq r8, r4, r8, ror lr │ │ │ │ + rsbseq r8, r4, r8, asr #30 │ │ │ │ + rsbseq sl, r4, r4, lsl #14 │ │ │ │ + rsbseq r8, r4, r0, lsr #30 │ │ │ │ + rsbseq sl, r4, r0, lsl #13 │ │ │ │ + @ instruction: 0x00748e9c │ │ │ │ + rsbseq sl, r4, r6, ror #12 │ │ │ │ + rsbseq r8, r4, r0, lsl #29 │ │ │ │ tstls r2, #27648 @ 0x6c00 │ │ │ │ blcs cc234 │ │ │ │ rschi pc, r6, #0 │ │ │ │ @ instruction: 0xeeb09947 │ │ │ │ bls 808238 │ │ │ │ blmi ff2a0b9c │ │ │ │ bl f6d60 │ │ │ │ @@ -150305,20 +150305,20 @@ │ │ │ │ @ instruction: 0xf8dd461e │ │ │ │ strcs fp, [r0], #-240 @ 0xffffff10 │ │ │ │ ldrdhi pc, [ip], sp │ │ │ │ ldrsbtls pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ ldrdge pc, [r4, -sp] │ │ │ │ svclt 0x0000e013 │ │ │ │ ... │ │ │ │ - rsbseq sl, r4, sl, lsl #8 │ │ │ │ - rsbseq sl, r4, r4, ror #7 │ │ │ │ - ldrsbteq sl, [r4], #-34 @ 0xffffffde │ │ │ │ - rsbseq r8, r4, lr, ror #21 │ │ │ │ - ldrhteq sl, [r4], #-40 @ 0xffffffd8 │ │ │ │ - ldrsbteq r8, [r4], #-162 @ 0xffffff5e │ │ │ │ + rsbseq sl, r4, r2, lsl r4 │ │ │ │ + rsbseq sl, r4, ip, ror #7 │ │ │ │ + ldrsbteq sl, [r4], #-42 @ 0xffffffd6 │ │ │ │ + ldrshteq r8, [r4], #-166 @ 0xffffff5a │ │ │ │ + rsbseq sl, r4, r0, asr #5 │ │ │ │ + ldrsbteq r8, [r4], #-170 @ 0xffffff56 │ │ │ │ adcsmi r3, r4, #16777216 @ 0x1000000 │ │ │ │ ldmdavs fp!, {r0, r5, r6, ip, lr, pc} │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ eorcs pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xddf32a00 │ │ │ │ bcs fe4e1094 │ │ │ │ @@ -150542,48 +150542,48 @@ │ │ │ │ @ instruction: 0xf772300c │ │ │ │ stmdami r7!, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7724478 │ │ │ │ @ instruction: 0xf7fef9c7 │ │ │ │ svclt 0x0000bfb2 │ │ │ │ ... │ │ │ │ - rsbseq sl, r4, sl, lsl r2 │ │ │ │ - rsbseq r8, r4, r6, lsr sl │ │ │ │ - rsbseq sl, r4, r0, lsl #4 │ │ │ │ - rsbseq r8, r4, sl, lsl sl │ │ │ │ - rsbseq sl, r4, r4, ror #3 │ │ │ │ - ldrshteq r8, [r4], #-158 @ 0xffffff62 │ │ │ │ - ldrhteq sl, [r4], #-28 @ 0xffffffe4 │ │ │ │ - ldrsbteq r8, [r4], #-150 @ 0xffffff6a │ │ │ │ - rsbseq sl, r4, r0, lsr #3 │ │ │ │ - ldrhteq r8, [r4], #-154 @ 0xffffff66 │ │ │ │ - rsbseq sl, r4, r2, lsr #2 │ │ │ │ - rsbseq r8, r4, lr, lsr r9 │ │ │ │ - rsbseq sl, r4, r6, lsl #2 │ │ │ │ - rsbseq r8, r4, r2, lsr #18 │ │ │ │ - ldrhteq sl, [r4], #-14 │ │ │ │ - ldrsbteq r8, [r4], #-136 @ 0xffffff78 │ │ │ │ - rsbseq sl, r4, r2, lsr #1 │ │ │ │ - ldrhteq r8, [r4], #-140 @ 0xffffff74 │ │ │ │ - rsbseq sl, r4, r6, lsl #1 │ │ │ │ - rsbseq r8, r4, r0, lsr #17 │ │ │ │ - rsbseq sl, r4, sl, lsl r0 │ │ │ │ - rsbseq r8, r4, ip, lsr r8 │ │ │ │ - rsbseq r9, r4, lr, ror #31 │ │ │ │ - rsbseq r8, r4, r0, lsl r8 │ │ │ │ - ldrhteq r9, [r4], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r8, r4, r0, ror #15 │ │ │ │ - rsbseq r9, r4, r6, lsr pc │ │ │ │ - rsbseq r8, r4, r2, asr r7 │ │ │ │ - rsbseq r9, r4, ip, lsl #30 │ │ │ │ - rsbseq r8, r4, r8, lsr #14 │ │ │ │ - ldrshteq r9, [r4], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r8, r4, ip, lsl #14 │ │ │ │ - ldrsbteq r9, [r4], #-230 @ 0xffffff1a │ │ │ │ - ldrshteq r8, [r4], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq sl, r4, r2, lsr #4 │ │ │ │ + rsbseq r8, r4, lr, lsr sl │ │ │ │ + rsbseq sl, r4, r8, lsl #4 │ │ │ │ + rsbseq r8, r4, r2, lsr #20 │ │ │ │ + rsbseq sl, r4, ip, ror #3 │ │ │ │ + rsbseq r8, r4, r6, lsl #20 │ │ │ │ + rsbseq sl, r4, r4, asr #3 │ │ │ │ + ldrsbteq r8, [r4], #-158 @ 0xffffff62 │ │ │ │ + rsbseq sl, r4, r8, lsr #3 │ │ │ │ + rsbseq r8, r4, r2, asr #19 │ │ │ │ + rsbseq sl, r4, sl, lsr #2 │ │ │ │ + rsbseq r8, r4, r6, asr #18 │ │ │ │ + rsbseq sl, r4, lr, lsl #2 │ │ │ │ + rsbseq r8, r4, sl, lsr #18 │ │ │ │ + rsbseq sl, r4, r6, asr #1 │ │ │ │ + rsbseq r8, r4, r0, ror #17 │ │ │ │ + rsbseq sl, r4, sl, lsr #1 │ │ │ │ + rsbseq r8, r4, r4, asr #17 │ │ │ │ + rsbseq sl, r4, lr, lsl #1 │ │ │ │ + rsbseq r8, r4, r8, lsr #17 │ │ │ │ + rsbseq sl, r4, r2, lsr #32 │ │ │ │ + rsbseq r8, r4, r4, asr #16 │ │ │ │ + ldrshteq r9, [r4], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r8, r4, r8, lsl r8 │ │ │ │ + rsbseq r9, r4, r6, asr #31 │ │ │ │ + rsbseq r8, r4, r8, ror #15 │ │ │ │ + rsbseq r9, r4, lr, lsr pc │ │ │ │ + rsbseq r8, r4, sl, asr r7 │ │ │ │ + rsbseq r9, r4, r4, lsl pc │ │ │ │ + rsbseq r8, r4, r0, lsr r7 │ │ │ │ + ldrshteq r9, [r4], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r8, r4, r4, lsl r7 │ │ │ │ + ldrsbteq r9, [r4], #-238 @ 0xffffff12 │ │ │ │ + ldrshteq r8, [r4], #-104 @ 0xffffff98 │ │ │ │ @ instruction: 0x4621485f │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8b6f772 │ │ │ │ @ instruction: 0xf04f485d │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf970f772 │ │ │ │ svclt 0x005bf7fe │ │ │ │ @@ -150672,32 +150672,32 @@ │ │ │ │ @ instruction: 0xf76bbeb6 │ │ │ │ blls d21348 │ │ │ │ ldrmi r9, [sl], r9, asr #6 │ │ │ │ tstls r2, #40, 6 @ 0xa0000000 │ │ │ │ movwcs r9, #4936 @ 0x1348 │ │ │ │ @ instruction: 0xf7fe932b │ │ │ │ svclt 0x0000babe │ │ │ │ - rsbseq r9, r4, r8, lsr #28 │ │ │ │ - rsbseq r8, r4, r2, asr #12 │ │ │ │ - rsbseq r9, r4, r4, lsl #28 │ │ │ │ - rsbseq r8, r4, lr, lsl r6 │ │ │ │ - rsbseq r9, r4, r8, ror #27 │ │ │ │ - rsbseq r8, r4, r2, lsl #12 │ │ │ │ - rsbseq r9, r4, sl, asr #27 │ │ │ │ - rsbseq r8, r4, r4, ror #11 │ │ │ │ - rsbseq r9, r4, lr, lsr #27 │ │ │ │ - rsbseq r8, r4, r8, asr #11 │ │ │ │ - @ instruction: 0x00749d90 │ │ │ │ - rsbseq r8, r4, sl, lsr #11 │ │ │ │ - rsbseq r9, r4, r6, asr #26 │ │ │ │ - rsbseq r8, r4, r0, ror #10 │ │ │ │ - rsbseq r9, r4, sl, lsl #26 │ │ │ │ - rsbseq r8, r4, r4, lsr #10 │ │ │ │ - ldrsbteq r9, [r4], #-206 @ 0xffffff32 │ │ │ │ - ldrshteq r8, [r4], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r9, r4, r0, lsr lr │ │ │ │ + rsbseq r8, r4, sl, asr #12 │ │ │ │ + rsbseq r9, r4, ip, lsl #28 │ │ │ │ + rsbseq r8, r4, r6, lsr #12 │ │ │ │ + ldrshteq r9, [r4], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r8, r4, sl, lsl #12 │ │ │ │ + ldrsbteq r9, [r4], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r8, r4, ip, ror #11 │ │ │ │ + ldrhteq r9, [r4], #-214 @ 0xffffff2a │ │ │ │ + ldrsbteq r8, [r4], #-80 @ 0xffffffb0 │ │ │ │ + @ instruction: 0x00749d98 │ │ │ │ + ldrhteq r8, [r4], #-82 @ 0xffffffae │ │ │ │ + rsbseq r9, r4, lr, asr #26 │ │ │ │ + rsbseq r8, r4, r8, ror #10 │ │ │ │ + rsbseq r9, r4, r2, lsl sp │ │ │ │ + rsbseq r8, r4, ip, lsr #10 │ │ │ │ + rsbseq r9, r4, r6, ror #25 │ │ │ │ + rsbseq r8, r4, r0, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 16130c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xb010f8d1 │ │ │ │ addlt r2, sp, r0, lsl #6 │ │ │ │ @@ -150974,24 +150974,24 @@ │ │ │ │ @ instruction: 0xf771300c │ │ │ │ stmdami lr, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ mcr2 7, 3, pc, cr6, cr1, {3} @ │ │ │ │ svclt 0x0000e734 │ │ │ │ rsbseq r8, pc, sl, lsl #23 │ │ │ │ @ instruction: 0x00000ebc │ │ │ │ - rsbseq r9, r4, sl, ror #17 │ │ │ │ - rsbseq r8, r4, r6, lsl #2 │ │ │ │ - rsbseq r9, r4, r6, ror #16 │ │ │ │ - rsbseq r8, r4, r2, lsl #1 │ │ │ │ - rsbseq r9, r4, sl, asr #16 │ │ │ │ - rsbseq r8, r4, r6, rrx │ │ │ │ - rsbseq r9, r4, lr, lsr #16 │ │ │ │ - rsbseq r8, r4, sl, asr #32 │ │ │ │ - rsbseq r9, r4, r2, lsl r8 │ │ │ │ - rsbseq r8, r4, lr, lsr #32 │ │ │ │ + ldrshteq r9, [r4], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r8, r4, lr, lsl #2 │ │ │ │ + rsbseq r9, r4, lr, ror #16 │ │ │ │ + rsbseq r8, r4, sl, lsl #1 │ │ │ │ + rsbseq r9, r4, r2, asr r8 │ │ │ │ + rsbseq r8, r4, lr, rrx │ │ │ │ + rsbseq r9, r4, r6, lsr r8 │ │ │ │ + rsbseq r8, r4, r2, asr r0 │ │ │ │ + rsbseq r9, r4, sl, lsl r8 │ │ │ │ + rsbseq r8, r4, r6, lsr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3e17a4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0xf8df4688 │ │ │ │ @ instruction: 0xf8df15f0 │ │ │ │ @@ -151294,15 +151294,15 @@ │ │ │ │ ldmdami pc, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx ffae4572 │ │ │ │ ldrbt r9, [r7], -r5, lsl #22 │ │ │ │ @ instruction: 0xf6419005 │ │ │ │ ldmdami fp, {r0, r1, r4, r5, r8, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 864586 │ │ │ │ + blx 864586 │ │ │ │ stmdbls r5, {r0, r3, r4, r6, fp, lr} │ │ │ │ @ instruction: 0xf7714478 │ │ │ │ blls 225730 │ │ │ │ andls lr, r5, r8, ror #12 │ │ │ │ msrmi SP_fiq, r1 │ │ │ │ ldrbtmi r4, [r8], #-2133 @ 0xfffff7ab │ │ │ │ @ instruction: 0xf771300c │ │ │ │ @@ -151372,46 +151372,46 @@ │ │ │ │ stmdbls r5, {r0, r2, r5, fp, lr} │ │ │ │ @ instruction: 0xf7714478 │ │ │ │ blls 225618 │ │ │ │ @ instruction: 0xf76ae5dc │ │ │ │ svclt 0x0000efd8 │ │ │ │ ldrshteq r8, [pc], #-104 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, r4, r0, lsr #13 │ │ │ │ - ldrhteq r7, [r4], #-234 @ 0xffffff16 │ │ │ │ + rsbseq r9, r4, r8, lsr #13 │ │ │ │ + rsbseq r7, r4, r2, asr #29 │ │ │ │ rsbseq r8, pc, r4, asr r5 @ │ │ │ │ - rsbseq r9, r4, sl, lsl #11 │ │ │ │ - rsbseq r7, r4, r6, lsr #27 │ │ │ │ - rsbseq r9, r4, sl, lsl #7 │ │ │ │ - rsbseq r7, r4, r6, lsr #23 │ │ │ │ - rsbseq r9, r4, r6, ror #6 │ │ │ │ - rsbseq r9, r4, r0, lsr r4 │ │ │ │ - rsbseq r9, r4, r0, lsl #9 │ │ │ │ - rsbseq r9, r4, r6, lsl r3 │ │ │ │ - rsbseq r7, r4, r2, lsr fp │ │ │ │ - ldrshteq r9, [r4], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r7, r4, r4, lsl fp │ │ │ │ - ldrsbteq r9, [r4], #-42 @ 0xffffffd6 │ │ │ │ - ldrshteq r7, [r4], #-166 @ 0xffffff5a │ │ │ │ - ldrhteq r9, [r4], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r9, r4, r0, asr r4 │ │ │ │ - rsbseq sp, r6, r6, lsr lr │ │ │ │ - rsbseq r9, r4, sl, ror r2 │ │ │ │ - @ instruction: 0x00747a96 │ │ │ │ - rsbseq r9, r4, ip, asr r2 │ │ │ │ - rsbseq r7, r4, r8, ror sl │ │ │ │ - rsbseq r9, r4, lr, lsr r2 │ │ │ │ - rsbseq r7, r4, sl, asr sl │ │ │ │ - rsbseq r9, r4, sl, lsl #6 │ │ │ │ - rsbseq r9, r4, sl, lsl r2 │ │ │ │ - rsbseq r7, r4, r6, lsr sl │ │ │ │ - ldrshteq r9, [r4], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r9, r4, r0, ror #5 │ │ │ │ - rsbseq r9, r4, r0, ror #3 │ │ │ │ - ldrshteq r7, [r4], #-156 @ 0xffffff64 │ │ │ │ + @ instruction: 0x00749592 │ │ │ │ + rsbseq r7, r4, lr, lsr #27 │ │ │ │ + @ instruction: 0x00749392 │ │ │ │ + rsbseq r7, r4, lr, lsr #23 │ │ │ │ + rsbseq r9, r4, lr, ror #6 │ │ │ │ + rsbseq r9, r4, r8, lsr r4 │ │ │ │ + rsbseq r9, r4, r8, lsl #9 │ │ │ │ + rsbseq r9, r4, lr, lsl r3 │ │ │ │ + rsbseq r7, r4, sl, lsr fp │ │ │ │ + rsbseq r9, r4, r0, lsl #6 │ │ │ │ + rsbseq r7, r4, ip, lsl fp │ │ │ │ + rsbseq r9, r4, r2, ror #5 │ │ │ │ + ldrshteq r7, [r4], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r9, r4, r6, asr #5 │ │ │ │ + rsbseq r9, r4, r8, asr r4 │ │ │ │ + rsbseq sp, r6, lr, lsr lr │ │ │ │ + rsbseq r9, r4, r2, lsl #5 │ │ │ │ + @ instruction: 0x00747a9e │ │ │ │ + rsbseq r9, r4, r4, ror #4 │ │ │ │ + rsbseq r7, r4, r0, lsl #21 │ │ │ │ + rsbseq r9, r4, r6, asr #4 │ │ │ │ + rsbseq r7, r4, r2, ror #20 │ │ │ │ + rsbseq r9, r4, r2, lsl r3 │ │ │ │ + rsbseq r9, r4, r2, lsr #4 │ │ │ │ + rsbseq r7, r4, lr, lsr sl │ │ │ │ + rsbseq r9, r4, r6, lsl #4 │ │ │ │ + rsbseq r9, r4, r8, ror #5 │ │ │ │ + rsbseq r9, r4, r8, ror #3 │ │ │ │ + rsbseq r7, r4, r4, lsl #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ cdpne 6, 1, cr4, cr15, cr8, {4} │ │ │ │ svcne 0x0015dd23 │ │ │ │ @@ -151490,17 +151490,17 @@ │ │ │ │ ldrmi r2, [r0], -r0, lsl #6 │ │ │ │ movwcc lr, #39364 @ 0x99c4 │ │ │ │ movwcc lr, #47556 @ 0xb9c4 │ │ │ │ movwcc lr, #55748 @ 0xd9c4 │ │ │ │ movwcc lr, #63940 @ 0xf9c4 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - ldrshteq r9, [r4], #-6 │ │ │ │ - rsbseq r7, r4, r2, lsl r9 │ │ │ │ - ldrhteq r9, [r4], #-2 │ │ │ │ + ldrshteq r9, [r4], #-14 │ │ │ │ + rsbseq r7, r4, sl, lsl r9 │ │ │ │ + ldrhteq r9, [r4], #-10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 12e4e18 │ │ │ │ ldcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ stcmi 8, cr15, [r4], #-892 @ 0xfffffc84 │ │ │ │ ldrbtmi r4, [ip], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -152278,57 +152278,57 @@ │ │ │ │ subscc pc, r1, fp, lsl #17 │ │ │ │ tstcs r3, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xd1b34293 │ │ │ │ @ instruction: 0xf76ae57b │ │ │ │ svclt 0x0000e8c4 │ │ │ │ rsbseq r7, pc, sl, lsl #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r4, r4, lsr #29 │ │ │ │ - ldrhteq r7, [r4], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r8, r4, r8, lsl #29 │ │ │ │ - rsbseq r7, r4, r2, lsr #13 │ │ │ │ + rsbseq r8, r4, ip, lsr #29 │ │ │ │ + rsbseq r7, r4, r6, asr #13 │ │ │ │ + @ instruction: 0x00748e90 │ │ │ │ + rsbseq r7, r4, sl, lsr #13 │ │ │ │ rsbseq r7, pc, r4, lsr #26 │ │ │ │ - rsbseq r8, r4, lr, asr sp │ │ │ │ - rsbseq r8, r4, r4, asr #25 │ │ │ │ - ldrsbteq r7, [r4], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r8, r4, r6, lsr #25 │ │ │ │ - rsbseq r7, r4, r0, asr #9 │ │ │ │ - rsbseq r8, r4, sl, ror #24 │ │ │ │ - rsbseq r7, r4, r4, lsl #9 │ │ │ │ - rsbseq r8, r4, r6, lsl #20 │ │ │ │ - rsbseq r8, r4, ip, asr r8 │ │ │ │ - rsbseq r8, r4, r6, asr #16 │ │ │ │ - rsbseq r8, r4, r8, lsl #16 │ │ │ │ - rsbseq r8, r4, r6, ror #15 │ │ │ │ - rsbseq r7, r4, r0 │ │ │ │ - ldrhteq r8, [r4], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r8, r4, r2, ror r7 │ │ │ │ - rsbseq r6, r4, ip, lsl #31 │ │ │ │ - ldrhteq r8, [r4], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r6, r4, lr, asr #29 │ │ │ │ - rsbseq r8, r4, lr, lsl #17 │ │ │ │ - rsbseq r8, r4, r4, lsr #12 │ │ │ │ - rsbseq r6, r4, r0, asr #28 │ │ │ │ - rsbseq r8, r4, lr, asr r5 │ │ │ │ - rsbseq r6, r4, sl, ror sp │ │ │ │ - rsbseq r8, r4, r0, asr #10 │ │ │ │ - rsbseq r6, r4, ip, asr sp │ │ │ │ - rsbseq r8, r4, r8, lsl r5 │ │ │ │ - rsbseq r6, r4, r2, lsr sp │ │ │ │ - rsbseq r8, r4, lr, asr #9 │ │ │ │ - ldrsbteq r8, [r4], #-72 @ 0xffffffb8 │ │ │ │ - ldrshteq r6, [r4], #-196 @ 0xffffff3c │ │ │ │ - ldrhteq r8, [r4], #-74 @ 0xffffffb6 │ │ │ │ - ldrsbteq r6, [r4], #-198 @ 0xffffff3a │ │ │ │ - @ instruction: 0x0074849c │ │ │ │ - ldrhteq r6, [r4], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r8, r4, lr, ror r4 │ │ │ │ - @ instruction: 0x00746c9a │ │ │ │ - rsbseq r8, r4, r0, ror #8 │ │ │ │ - rsbseq r6, r4, sl, ror ip │ │ │ │ + rsbseq r8, r4, r6, ror #26 │ │ │ │ + rsbseq r8, r4, ip, asr #25 │ │ │ │ + rsbseq r7, r4, r6, ror #9 │ │ │ │ + rsbseq r8, r4, lr, lsr #25 │ │ │ │ + rsbseq r7, r4, r8, asr #9 │ │ │ │ + rsbseq r8, r4, r2, ror ip │ │ │ │ + rsbseq r7, r4, ip, lsl #9 │ │ │ │ + rsbseq r8, r4, lr, lsl #20 │ │ │ │ + rsbseq r8, r4, r4, ror #16 │ │ │ │ + rsbseq r8, r4, lr, asr #16 │ │ │ │ + rsbseq r8, r4, r0, lsl r8 │ │ │ │ + rsbseq r8, r4, lr, ror #15 │ │ │ │ + rsbseq r7, r4, r8 │ │ │ │ + rsbseq r8, r4, r6, asr #19 │ │ │ │ + rsbseq r8, r4, sl, ror r7 │ │ │ │ + @ instruction: 0x00746f94 │ │ │ │ + ldrhteq r8, [r4], #-108 @ 0xffffff94 │ │ │ │ + ldrsbteq r6, [r4], #-230 @ 0xffffff1a │ │ │ │ + @ instruction: 0x00748896 │ │ │ │ + rsbseq r8, r4, ip, lsr #12 │ │ │ │ + rsbseq r6, r4, r8, asr #28 │ │ │ │ + rsbseq r8, r4, r6, ror #10 │ │ │ │ + rsbseq r6, r4, r2, lsl #27 │ │ │ │ + rsbseq r8, r4, r8, asr #10 │ │ │ │ + rsbseq r6, r4, r4, ror #26 │ │ │ │ + rsbseq r8, r4, r0, lsr #10 │ │ │ │ + rsbseq r6, r4, sl, lsr sp │ │ │ │ + ldrsbteq r8, [r4], #-70 @ 0xffffffba │ │ │ │ + rsbseq r8, r4, r0, ror #9 │ │ │ │ + ldrshteq r6, [r4], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r8, r4, r2, asr #9 │ │ │ │ + ldrsbteq r6, [r4], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r8, r4, r4, lsr #9 │ │ │ │ + rsbseq r6, r4, r0, asr #25 │ │ │ │ + rsbseq r8, r4, r6, lsl #9 │ │ │ │ + rsbseq r6, r4, r2, lsr #25 │ │ │ │ + rsbseq r8, r4, r8, ror #8 │ │ │ │ + rsbseq r6, r4, r2, lsl #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq feee5b08 │ │ │ │ stcpl 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8df921a │ │ │ │ @@ -153035,25 +153035,25 @@ │ │ │ │ andcc r0, r1, r0 │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ @ instruction: 0xb01cf8d5 │ │ │ │ svclt 0x0000e7ac │ │ │ │ rsbseq r7, pc, r0, lsl r2 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r7, pc, r4, lsl #3 │ │ │ │ - rsbseq r8, r4, r6, lsr #1 │ │ │ │ - rsbseq r6, r4, r0, asr #17 │ │ │ │ - @ instruction: 0x00747d94 │ │ │ │ - rsbseq r7, r4, r6, ror #26 │ │ │ │ - rsbseq r6, r4, r0, lsl #11 │ │ │ │ - rsbseq r7, r4, r4, lsl #26 │ │ │ │ - rsbseq r7, r4, ip, lsl ip │ │ │ │ - rsbseq r7, r4, lr, lsr #28 │ │ │ │ - rsbseq r7, r4, r8, lsl #24 │ │ │ │ - rsbseq r7, r4, r8, lsl r9 │ │ │ │ - rsbseq r6, r4, sl, lsr r1 │ │ │ │ + rsbseq r8, r4, lr, lsr #1 │ │ │ │ + rsbseq r6, r4, r8, asr #17 │ │ │ │ + @ instruction: 0x00747d9c │ │ │ │ + rsbseq r7, r4, lr, ror #26 │ │ │ │ + rsbseq r6, r4, r8, lsl #11 │ │ │ │ + rsbseq r7, r4, ip, lsl #26 │ │ │ │ + rsbseq r7, r4, r4, lsr #24 │ │ │ │ + rsbseq r7, r4, r6, lsr lr │ │ │ │ + rsbseq r7, r4, r0, lsl ip │ │ │ │ + rsbseq r7, r4, r0, lsr #18 │ │ │ │ + rsbseq r6, r4, r2, asr #2 │ │ │ │ ldmdbvs r9, {r0, r1, r2, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8919128 │ │ │ │ stmibvs ip, {r4, r6, sp}^ │ │ │ │ orrne pc, r0, #134217731 @ 0x8000003 │ │ │ │ svcvc 0x007af5b4 │ │ │ │ strcs fp, [r0], #-4052 @ 0xfffff02c │ │ │ │ @ instruction: 0xf0832401 │ │ │ │ @@ -153814,30 +153814,30 @@ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d88771 │ │ │ │ bl b4fdc │ │ │ │ blne ff76912c │ │ │ │ @ instruction: 0xf76a0099 │ │ │ │ @ instruction: 0xf7fffe31 │ │ │ │ svclt 0x0000bad3 │ │ │ │ - rsbseq r7, r4, r4, lsr r7 │ │ │ │ - @ instruction: 0x00747698 │ │ │ │ - rsbseq r7, r4, sl, lsr r6 │ │ │ │ - ldrhteq r7, [r4], #-82 @ 0xffffffae │ │ │ │ - rsbseq r7, r4, r2, ror #10 │ │ │ │ - rsbseq r7, r4, r8, ror r4 │ │ │ │ - ldrshteq r6, [r4], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r5, r4, r6, lsl r8 │ │ │ │ - rsbseq r6, r4, r0, ror #31 │ │ │ │ - ldrshteq r5, [r4], #-120 @ 0xffffff88 │ │ │ │ - ldrhteq r6, [r4], #-252 @ 0xffffff04 │ │ │ │ - ldrsbteq r5, [r4], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r6, r4, r4, ror #30 │ │ │ │ - rsbseq r6, r4, sl, lsr #26 │ │ │ │ - rsbseq r5, r4, r4, asr #10 │ │ │ │ - rsbseq r6, r4, ip, lsr #24 │ │ │ │ + rsbseq r7, r4, ip, lsr r7 │ │ │ │ + rsbseq r7, r4, r0, lsr #13 │ │ │ │ + rsbseq r7, r4, r2, asr #12 │ │ │ │ + ldrhteq r7, [r4], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r7, r4, sl, ror #10 │ │ │ │ + rsbseq r7, r4, r0, lsl #9 │ │ │ │ + rsbseq r7, r4, r6 │ │ │ │ + rsbseq r5, r4, lr, lsl r8 │ │ │ │ + rsbseq r6, r4, r8, ror #31 │ │ │ │ + rsbseq r5, r4, r0, lsl #16 │ │ │ │ + rsbseq r6, r4, r4, asr #31 │ │ │ │ + ldrsbteq r5, [r4], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r6, r4, ip, ror #30 │ │ │ │ + rsbseq r6, r4, r2, lsr sp │ │ │ │ + rsbseq r5, r4, ip, asr #10 │ │ │ │ + rsbseq r6, r4, r4, lsr ip │ │ │ │ vtst.8 d25, d2, d8 │ │ │ │ @ instruction: 0xf8c864bb │ │ │ │ @ instruction: 0xf084502c │ │ │ │ @ instruction: 0xf8dff1ab │ │ │ │ @ instruction: 0xf8d82cbc │ │ │ │ @ instruction: 0xf8d8302c │ │ │ │ ldrbtmi r1, [sl], #-8 │ │ │ │ @@ -154649,95 +154649,95 @@ │ │ │ │ @ instruction: 0x46214855 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8f2f76e │ │ │ │ @ instruction: 0xf04f4853 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9acf76e │ │ │ │ svclt 0x005ff7fe │ │ │ │ - rsbseq r6, r4, lr, lsl fp │ │ │ │ - ldrsbteq r6, [r4], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r6, r4, r0, asr #20 │ │ │ │ - rsbseq r5, r4, r8, asr r2 │ │ │ │ - rsbseq r6, r4, sl, lsl sl │ │ │ │ - rsbseq r5, r4, r2, lsr r2 │ │ │ │ - ldrshteq r6, [r4], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r5, r4, r2, lsl r2 │ │ │ │ - ldrhteq r6, [r4], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r6, r4, r4, ror #17 │ │ │ │ - rsbseq r6, r4, r6, lsr #17 │ │ │ │ - rsbseq r6, r4, r2, ror #11 │ │ │ │ - ldrshteq r4, [r4], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r6, r4, r0, lsr #11 │ │ │ │ - ldrhteq r4, [r4], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r6, r4, r0, lsl #11 │ │ │ │ - @ instruction: 0x00744d98 │ │ │ │ - rsbseq r6, r4, r2, ror #10 │ │ │ │ - rsbseq r4, r4, sl, ror sp │ │ │ │ - rsbseq r6, r4, r4, lsr r5 │ │ │ │ - rsbseq r4, r4, ip, asr #26 │ │ │ │ - rsbseq r6, r4, lr, lsl #10 │ │ │ │ - rsbseq r4, r4, r6, lsr #26 │ │ │ │ - rsbseq r6, r4, lr, ror #9 │ │ │ │ - rsbseq r4, r4, r8, lsl #26 │ │ │ │ - rsbseq r6, r4, r6, asr #9 │ │ │ │ - rsbseq r4, r4, r0, ror #25 │ │ │ │ - rsbseq r6, r4, r2, lsr #9 │ │ │ │ - ldrhteq r4, [r4], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r6, r4, lr, ror r4 │ │ │ │ - @ instruction: 0x00744c98 │ │ │ │ - rsbseq r6, r4, lr, asr r4 │ │ │ │ - rsbseq r4, r4, r6, ror ip │ │ │ │ - rsbseq r6, r4, lr, lsr r4 │ │ │ │ - rsbseq r4, r4, r6, asr ip │ │ │ │ - rsbseq r6, r4, r8, lsl r4 │ │ │ │ - rsbseq r4, r4, r0, lsr ip │ │ │ │ - ldrsbteq r6, [r4], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r6, r4, r0, lsr #6 │ │ │ │ - rsbseq r4, r4, r8, lsr fp │ │ │ │ - ldrhteq r6, [r4], #-38 @ 0xffffffda │ │ │ │ - ldrsbteq r4, [r4], #-160 @ 0xffffff60 │ │ │ │ - @ instruction: 0x00746296 │ │ │ │ - rsbseq r4, r4, lr, lsr #21 │ │ │ │ - rsbseq r6, r4, r0, asr #4 │ │ │ │ - ldrsbteq r6, [r4], #-54 @ 0xffffffca │ │ │ │ - rsbseq r6, r4, r4, asr #2 │ │ │ │ - rsbseq r4, r4, lr, asr r9 │ │ │ │ - rsbseq r6, r4, r4, asr #1 │ │ │ │ - rsbseq r4, r4, r0, ror #17 │ │ │ │ - @ instruction: 0x0074609a │ │ │ │ - ldrhteq r4, [r4], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r6, r4, ip, ror r0 │ │ │ │ - @ instruction: 0x00744898 │ │ │ │ - rsbseq r6, r4, r0, asr #32 │ │ │ │ - rsbseq r6, r4, r6, lsr #32 │ │ │ │ - rsbseq r4, r4, r2, asr #16 │ │ │ │ - rsbseq r6, r4, r8 │ │ │ │ - rsbseq r4, r4, r4, lsr #16 │ │ │ │ - rsbseq r5, r4, lr, ror #31 │ │ │ │ - rsbseq r4, r4, r8, lsl #16 │ │ │ │ - rsbseq r5, r4, r4, asr #31 │ │ │ │ - rsbseq r4, r4, r0, ror #15 │ │ │ │ - rsbseq r5, r4, sl, lsr #31 │ │ │ │ - rsbseq r4, r4, r4, asr #15 │ │ │ │ - rsbseq r5, r4, lr, lsl #31 │ │ │ │ - rsbseq r4, r4, r8, lsr #15 │ │ │ │ - rsbseq r5, r4, r2, ror pc │ │ │ │ - rsbseq r4, r4, ip, lsl #15 │ │ │ │ - rsbseq r5, r4, r6, asr pc │ │ │ │ - rsbseq r4, r4, r0, ror r7 │ │ │ │ - rsbseq r5, r4, r8, lsr #30 │ │ │ │ - rsbseq r4, r4, r4, asr #14 │ │ │ │ - rsbseq r5, r4, lr, lsl #30 │ │ │ │ - rsbseq r4, r4, r8, lsr #14 │ │ │ │ - ldrsbteq r5, [r4], #-230 @ 0xffffff1a │ │ │ │ - ldrshteq r4, [r4], #-98 @ 0xffffff9e │ │ │ │ - ldrhteq r5, [r4], #-234 @ 0xffffff16 │ │ │ │ - ldrsbteq r4, [r4], #-100 @ 0xffffff9c │ │ │ │ - rsbseq r5, r4, r0, lsr #29 │ │ │ │ - ldrhteq r4, [r4], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r6, r4, r6, lsr #22 │ │ │ │ + ldrsbteq r6, [r4], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r6, r4, r8, asr #20 │ │ │ │ + rsbseq r5, r4, r0, ror #4 │ │ │ │ + rsbseq r6, r4, r2, lsr #20 │ │ │ │ + rsbseq r5, r4, sl, lsr r2 │ │ │ │ + rsbseq r6, r4, r2, lsl #20 │ │ │ │ + rsbseq r5, r4, sl, lsl r2 │ │ │ │ + ldrhteq r6, [r4], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r6, r4, ip, ror #17 │ │ │ │ + rsbseq r6, r4, lr, lsr #17 │ │ │ │ + rsbseq r6, r4, sl, ror #11 │ │ │ │ + rsbseq r4, r4, r4, lsl #28 │ │ │ │ + rsbseq r6, r4, r8, lsr #11 │ │ │ │ + rsbseq r4, r4, r2, asr #27 │ │ │ │ + rsbseq r6, r4, r8, lsl #11 │ │ │ │ + rsbseq r4, r4, r0, lsr #27 │ │ │ │ + rsbseq r6, r4, sl, ror #10 │ │ │ │ + rsbseq r4, r4, r2, lsl #27 │ │ │ │ + rsbseq r6, r4, ip, lsr r5 │ │ │ │ + rsbseq r4, r4, r4, asr sp │ │ │ │ + rsbseq r6, r4, r6, lsl r5 │ │ │ │ + rsbseq r4, r4, lr, lsr #26 │ │ │ │ + ldrshteq r6, [r4], #-70 @ 0xffffffba │ │ │ │ + rsbseq r4, r4, r0, lsl sp │ │ │ │ + rsbseq r6, r4, lr, asr #9 │ │ │ │ + rsbseq r4, r4, r8, ror #25 │ │ │ │ + rsbseq r6, r4, sl, lsr #9 │ │ │ │ + rsbseq r4, r4, r4, asr #25 │ │ │ │ + rsbseq r6, r4, r6, lsl #9 │ │ │ │ + rsbseq r4, r4, r0, lsr #25 │ │ │ │ + rsbseq r6, r4, r6, ror #8 │ │ │ │ + rsbseq r4, r4, lr, ror ip │ │ │ │ + rsbseq r6, r4, r6, asr #8 │ │ │ │ + rsbseq r4, r4, lr, asr ip │ │ │ │ + rsbseq r6, r4, r0, lsr #8 │ │ │ │ + rsbseq r4, r4, r8, lsr ip │ │ │ │ + rsbseq r6, r4, r2, ror #7 │ │ │ │ + rsbseq r6, r4, r8, lsr #6 │ │ │ │ + rsbseq r4, r4, r0, asr #22 │ │ │ │ + ldrhteq r6, [r4], #-46 @ 0xffffffd2 │ │ │ │ + ldrsbteq r4, [r4], #-168 @ 0xffffff58 │ │ │ │ + @ instruction: 0x0074629e │ │ │ │ + ldrhteq r4, [r4], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r6, r4, r8, asr #4 │ │ │ │ + ldrsbteq r6, [r4], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r6, r4, ip, asr #2 │ │ │ │ + rsbseq r4, r4, r6, ror #18 │ │ │ │ + rsbseq r6, r4, ip, asr #1 │ │ │ │ + rsbseq r4, r4, r8, ror #17 │ │ │ │ + rsbseq r6, r4, r2, lsr #1 │ │ │ │ + ldrhteq r4, [r4], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r6, r4, r4, lsl #1 │ │ │ │ + rsbseq r4, r4, r0, lsr #17 │ │ │ │ + rsbseq r6, r4, r8, asr #32 │ │ │ │ + rsbseq r6, r4, lr, lsr #32 │ │ │ │ + rsbseq r4, r4, sl, asr #16 │ │ │ │ + rsbseq r6, r4, r0, lsl r0 │ │ │ │ + rsbseq r4, r4, ip, lsr #16 │ │ │ │ + ldrshteq r5, [r4], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r4, r4, r0, lsl r8 │ │ │ │ + rsbseq r5, r4, ip, asr #31 │ │ │ │ + rsbseq r4, r4, r8, ror #15 │ │ │ │ + ldrhteq r5, [r4], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r4, r4, ip, asr #15 │ │ │ │ + @ instruction: 0x00745f96 │ │ │ │ + ldrhteq r4, [r4], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r5, r4, sl, ror pc │ │ │ │ + @ instruction: 0x00744794 │ │ │ │ + rsbseq r5, r4, lr, asr pc │ │ │ │ + rsbseq r4, r4, r8, ror r7 │ │ │ │ + rsbseq r5, r4, r0, lsr pc │ │ │ │ + rsbseq r4, r4, ip, asr #14 │ │ │ │ + rsbseq r5, r4, r6, lsl pc │ │ │ │ + rsbseq r4, r4, r0, lsr r7 │ │ │ │ + ldrsbteq r5, [r4], #-238 @ 0xffffff12 │ │ │ │ + ldrshteq r4, [r4], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r5, r4, r2, asr #29 │ │ │ │ + ldrsbteq r4, [r4], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r5, r4, r8, lsr #29 │ │ │ │ + rsbseq r4, r4, r2, asr #13 │ │ │ │ @ instruction: 0x46214850 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf842f76e │ │ │ │ @ instruction: 0xf04f484e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8fcf76e │ │ │ │ mcrlt 7, 5, pc, cr15, cr14, {7} @ │ │ │ │ @@ -154811,34 +154811,34 @@ │ │ │ │ ldmdami r9, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf86ef76e │ │ │ │ svclt 0x005df7fd │ │ │ │ ldmdavs r3, {r0, r1, r4, r9, fp, ip, pc} │ │ │ │ andsvs r3, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e5e6 │ │ │ │ - rsbseq r5, r4, r0, asr #26 │ │ │ │ - rsbseq r4, r4, sl, asr r5 │ │ │ │ - rsbseq r5, r4, r4, lsr #26 │ │ │ │ - rsbseq r4, r4, lr, lsr r5 │ │ │ │ - ldrshteq r5, [r4], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r4, r4, r6, lsl r5 │ │ │ │ - rsbseq r5, r4, r0, ror #25 │ │ │ │ - ldrshteq r4, [r4], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r5, r4, r4, asr #25 │ │ │ │ - rsbseq r4, r4, r0, ror #9 │ │ │ │ - rsbseq r5, r4, sl, lsr #25 │ │ │ │ - rsbseq r4, r4, r4, asr #9 │ │ │ │ - rsbseq r5, r4, lr, lsl #25 │ │ │ │ - rsbseq r4, r4, r8, lsr #9 │ │ │ │ - rsbseq r5, r4, r2, ror ip │ │ │ │ - rsbseq r4, r4, ip, lsl #9 │ │ │ │ - rsbseq r5, r4, r6, asr ip │ │ │ │ - rsbseq r4, r4, r0, ror r4 │ │ │ │ - rsbseq r5, r4, r2, lsr #24 │ │ │ │ - rsbseq r4, r4, lr, lsr r4 │ │ │ │ + rsbseq r5, r4, r8, asr #26 │ │ │ │ + rsbseq r4, r4, r2, ror #10 │ │ │ │ + rsbseq r5, r4, ip, lsr #26 │ │ │ │ + rsbseq r4, r4, r6, asr #10 │ │ │ │ + rsbseq r5, r4, r4, lsl #26 │ │ │ │ + rsbseq r4, r4, lr, lsl r5 │ │ │ │ + rsbseq r5, r4, r8, ror #25 │ │ │ │ + rsbseq r4, r4, r2, lsl #10 │ │ │ │ + rsbseq r5, r4, ip, asr #25 │ │ │ │ + rsbseq r4, r4, r8, ror #9 │ │ │ │ + ldrhteq r5, [r4], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r4, r4, ip, asr #9 │ │ │ │ + @ instruction: 0x00745c96 │ │ │ │ + ldrhteq r4, [r4], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r5, r4, sl, ror ip │ │ │ │ + @ instruction: 0x00744494 │ │ │ │ + rsbseq r5, r4, lr, asr ip │ │ │ │ + rsbseq r4, r4, r8, ror r4 │ │ │ │ + rsbseq r5, r4, sl, lsr #24 │ │ │ │ + rsbseq r4, r4, r6, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ blpl febe8290 │ │ │ │ @ instruction: 0xf8dfb0a7 │ │ │ │ ldrbtmi r4, [sp], #-2988 @ 0xfffff454 │ │ │ │ @@ -155585,29 +155585,29 @@ │ │ │ │ ldcge 6, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ addmi r9, lr, #13, 28 @ 0xd0 │ │ │ │ ldcge 7, cr15, [sl, #508]! @ 0x1fc │ │ │ │ bl 1916f8 │ │ │ │ eor r0, r6, r1, asr #5 │ │ │ │ rsbseq r4, pc, r2, ror #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq r5, [r4], #-138 @ 0xffffff76 │ │ │ │ - ldrshteq r4, [r4], #-4 │ │ │ │ + rsbseq r5, r4, r2, ror #17 │ │ │ │ + ldrshteq r4, [r4], #-12 │ │ │ │ rsbseq r4, pc, sl, lsl #16 │ │ │ │ - rsbseq r5, r4, r8, lsl #17 │ │ │ │ - rsbseq r4, r4, r2, lsr #1 │ │ │ │ - rsbseq r5, r4, r0, asr #16 │ │ │ │ - rsbseq r4, r4, sl, asr r0 │ │ │ │ - rsbseq r5, r4, r0, ror r7 │ │ │ │ - rsbseq r3, r4, sl, lsl #31 │ │ │ │ - rsbseq r5, r4, r2, asr r7 │ │ │ │ - rsbseq r3, r4, ip, ror #30 │ │ │ │ - rsbseq r5, r4, r8, ror r1 │ │ │ │ - @ instruction: 0x00743994 │ │ │ │ - rsbseq r5, r4, sl, lsr #1 │ │ │ │ - rsbseq r3, r4, r6, asr #17 │ │ │ │ + @ instruction: 0x00745890 │ │ │ │ + rsbseq r4, r4, sl, lsr #1 │ │ │ │ + rsbseq r5, r4, r8, asr #16 │ │ │ │ + rsbseq r4, r4, r2, rrx │ │ │ │ + rsbseq r5, r4, r8, ror r7 │ │ │ │ + @ instruction: 0x00743f92 │ │ │ │ + rsbseq r5, r4, sl, asr r7 │ │ │ │ + rsbseq r3, r4, r4, ror pc │ │ │ │ + rsbseq r5, r4, r0, lsl #3 │ │ │ │ + @ instruction: 0x0074399c │ │ │ │ + ldrhteq r5, [r4], #-2 │ │ │ │ + rsbseq r3, r4, lr, asr #17 │ │ │ │ andcc r3, r8, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf43f428e │ │ │ │ ldmdavs r3, {r0, r1, r2, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ vmoveq.32 d3[0], lr │ │ │ │ bl 1284c64 │ │ │ │ strmi r0, [r6, #771] @ 0x303 │ │ │ │ ble ffcfb1cc │ │ │ │ @@ -155868,15 +155868,15 @@ │ │ │ │ @ instruction: 0x6050f894 │ │ │ │ ldrteq pc, [pc], -r6, lsr #32 @ │ │ │ │ subsvs pc, r0, r4, lsl #17 │ │ │ │ @ instruction: 0x3601683e │ │ │ │ @ instruction: 0xe7c7603e │ │ │ │ pkhbtmi r4, r0, r6, lsl #13 │ │ │ │ @ instruction: 0xf8cd4652 │ │ │ │ - blls 88f128 │ │ │ │ + blls 88f128 │ │ │ │ andeq pc, r1, lr, lsl r1 @ │ │ │ │ tstpeq r0, r8, asr #2 @ p-variant is OBSOLETE │ │ │ │ suble r1, r4, sp, asr ip │ │ │ │ blls 47c7bc │ │ │ │ usatmi r4, #1, r2, lsl #13 │ │ │ │ cdp 0, 11, cr0, cr6, cr14, {5} │ │ │ │ bl 185b54 │ │ │ │ @@ -156664,16 +156664,16 @@ │ │ │ │ ldmdavs fp!, {r1, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf7f5415b │ │ │ │ blls 469d10 │ │ │ │ blle ffd7c610 │ │ │ │ ldrb r4, [sl, #1540]! @ 0x604 │ │ │ │ @ instruction: 0xf7fe9710 │ │ │ │ svclt 0x0000bd45 │ │ │ │ - rsbseq r4, r4, r8, asr #11 │ │ │ │ - rsbseq r2, r4, r2, ror #27 │ │ │ │ + ldrsbteq r4, [r4], #-80 @ 0xffffffb0 │ │ │ │ + rsbseq r2, r4, sl, ror #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1e706c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ @ instruction: 0x56c8f8df │ │ │ │ @ instruction: 0xf8dfb0a3 │ │ │ │ @@ -157107,18 +157107,18 @@ │ │ │ │ bl 1ccae78 │ │ │ │ ble ff7ee2ac │ │ │ │ blvs e78c4 │ │ │ │ strb r3, [r0, r1, lsl #4]! │ │ │ │ ... │ │ │ │ rsbseq r2, pc, r0, lsr lr @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, r4, r0, ror lr │ │ │ │ - ldrhteq r3, [r4], #-178 @ 0xffffff4e │ │ │ │ - rsbseq r3, r4, r8, ror #21 │ │ │ │ - rsbseq r3, r4, lr, lsr #19 │ │ │ │ + rsbseq r3, r4, r8, ror lr │ │ │ │ + ldrhteq r3, [r4], #-186 @ 0xffffff46 │ │ │ │ + ldrshteq r3, [r4], #-160 @ 0xffffff60 │ │ │ │ + ldrhteq r3, [r4], #-150 @ 0xffffff6a │ │ │ │ blcs d2ed0 │ │ │ │ rscshi pc, r6, #0 │ │ │ │ blcs d2ee4 │ │ │ │ movwhi pc, #40960 @ 0xa000 @ │ │ │ │ blls 53db30 │ │ │ │ stmdbls ip, {r1, r3, r8, sl, fp, ip, pc} │ │ │ │ sbceq lr, r4, #3072 @ 0xc00 │ │ │ │ @@ -157440,23 +157440,23 @@ │ │ │ │ ldrdge pc, [r0], -ip │ │ │ │ @ instruction: 0xf10a1a9b │ │ │ │ @ instruction: 0xf8cc0201 │ │ │ │ @ instruction: 0xf8572000 │ │ │ │ @ instruction: 0xf8492024 │ │ │ │ strb r2, [r2, sl, lsr #32]! │ │ │ │ ... │ │ │ │ - rsbseq r3, r4, r6, lsr #15 │ │ │ │ + rsbseq r3, r4, lr, lsr #15 │ │ │ │ rsbseq r2, pc, lr, asr #13 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, r4, ip, asr r5 │ │ │ │ - rsbseq r1, r4, r6, ror sp │ │ │ │ - rsbseq r3, r4, lr, lsr r5 │ │ │ │ - rsbseq r1, r4, r8, asr sp │ │ │ │ - rsbseq r3, r4, r8, ror #8 │ │ │ │ - rsbseq r1, r4, r2, lsl #25 │ │ │ │ + rsbseq r3, r4, r4, ror #10 │ │ │ │ + rsbseq r1, r4, lr, ror sp │ │ │ │ + rsbseq r3, r4, r6, asr #10 │ │ │ │ + rsbseq r1, r4, r0, ror #26 │ │ │ │ + rsbseq r3, r4, r0, ror r4 │ │ │ │ + rsbseq r1, r4, sl, lsl #25 │ │ │ │ @ instruction: 0xf04f4619 │ │ │ │ @ instruction: 0x464b3aff │ │ │ │ @ instruction: 0xf06f46de │ │ │ │ bl 2fc800 >::_M_default_append(unsigned int)@@Base+0x76efc> │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ svccc 0x0008a010 │ │ │ │ strmi r4, [sl], r9, lsl #13 │ │ │ │ @@ -157585,21 +157585,21 @@ │ │ │ │ blx 16a7a4 │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fefea7b0 │ │ │ │ @ instruction: 0xf764e5b0 │ │ │ │ svclt 0x0000ef48 │ │ │ │ ... │ │ │ │ - rsbseq r3, r4, r8, asr #3 │ │ │ │ - rsbseq r1, r4, r2, ror #19 │ │ │ │ - rsbseq r3, r4, lr, lsr #3 │ │ │ │ - rsbseq r1, r4, r8, asr #19 │ │ │ │ - rsbseq r3, r4, r4, lsr r1 │ │ │ │ - rsbseq r3, r4, r0, asr #1 │ │ │ │ - ldrsbteq r1, [r4], #-138 @ 0xffffff76 │ │ │ │ + ldrsbteq r3, [r4], #-16 │ │ │ │ + rsbseq r1, r4, sl, ror #19 │ │ │ │ + ldrhteq r3, [r4], #-22 @ 0xffffffea │ │ │ │ + ldrsbteq r1, [r4], #-144 @ 0xffffff70 │ │ │ │ + rsbseq r3, r4, ip, lsr r1 │ │ │ │ + rsbseq r3, r4, r8, asr #1 │ │ │ │ + rsbseq r1, r4, r2, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2e7ef0 >::_M_default_append(unsigned int)@@Base+0x625ec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 9, cr15, cr0, cr12, {6} │ │ │ │ andsls fp, sp, #203 @ 0xcb │ │ │ │ stmdbcs r0!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -157736,15 +157736,15 @@ │ │ │ │ @ instruction: 0xf7f62118 │ │ │ │ blls 76bfe8 │ │ │ │ @ instruction: 0xb11b6f9b │ │ │ │ @ instruction: 0x075d9b5d │ │ │ │ adchi pc, r1, #0, 2 │ │ │ │ strbmi r9, [r8], -sp, lsl #22 │ │ │ │ blls 79187c │ │ │ │ - blls 89187c │ │ │ │ + blls 89187c │ │ │ │ blls 6d187c │ │ │ │ bls 181187c │ │ │ │ stmdbls fp, {r0, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ stc2 7, cr15, [r2, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf0412801 │ │ │ │ blls f8df84 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @@ -158145,15 +158145,15 @@ │ │ │ │ ldmib sp, {lr, pc}^ │ │ │ │ strbmi r8, [r4, #-2594]! @ 0xfffff5de │ │ │ │ blls 6e18d0 │ │ │ │ ldrmi r6, [r2, #2074] @ 0x81a │ │ │ │ svcge 0x007ff47f │ │ │ │ ldmdavs r9, {r0, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf47f4588 │ │ │ │ - blls 8990c0 │ │ │ │ + blls 8990c0 │ │ │ │ adcsmi r6, fp, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf1bed004 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldrb sl, [r0, -r9, lsl #26]! │ │ │ │ svceq 0x0000f1be │ │ │ │ svcge 0x006df47f │ │ │ │ ldmdals r6, {r1, r4, r8, r9, fp, ip, pc} │ │ │ │ @@ -158200,44 +158200,44 @@ │ │ │ │ blx 4e8f5c │ │ │ │ movwcs fp, #8084 @ 0x1f94 │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ svclt 0x0000e6bd │ │ │ │ ... │ │ │ │ rsbseq r1, pc, sl, lsr #31 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x00742e9a │ │ │ │ - ldrhteq r1, [r4], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r2, r4, r2, lsr #29 │ │ │ │ + ldrhteq r1, [r4], #-108 @ 0xffffff94 │ │ │ │ rsbseq r1, pc, sl, asr #27 │ │ │ │ - ldrhteq r2, [r4], #-170 @ 0xffffff56 │ │ │ │ - ldrsbteq r1, [r4], #-38 @ 0xffffffda │ │ │ │ - rsbseq r2, r4, r2, lsr #21 │ │ │ │ - ldrhteq r1, [r4], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r2, r4, r2, lsr r9 │ │ │ │ - rsbseq r1, r4, lr, asr #2 │ │ │ │ - rsbseq r2, r4, sl, lsl r9 │ │ │ │ - rsbseq r1, r4, r6, lsr r1 │ │ │ │ + rsbseq r2, r4, r2, asr #21 │ │ │ │ + ldrsbteq r1, [r4], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r2, r4, sl, lsr #21 │ │ │ │ + rsbseq r1, r4, r6, asr #5 │ │ │ │ + rsbseq r2, r4, sl, lsr r9 │ │ │ │ + rsbseq r1, r4, r6, asr r1 │ │ │ │ + rsbseq r2, r4, r2, lsr #18 │ │ │ │ + rsbseq r1, r4, lr, lsr r1 │ │ │ │ @ instruction: 0xffff2521 │ │ │ │ @ instruction: 0xffff00db │ │ │ │ @ instruction: 0xffff00c9 │ │ │ │ - rsbseq r2, r4, lr, lsr #16 │ │ │ │ - rsbseq r1, r4, sl, asr #32 │ │ │ │ - rsbseq r2, r4, r6, lsl r8 │ │ │ │ - rsbseq r1, r4, r2, lsr r0 │ │ │ │ - rsbseq r2, r4, ip, lsr r7 │ │ │ │ - rsbseq r0, r4, r8, asr pc │ │ │ │ + rsbseq r2, r4, r6, lsr r8 │ │ │ │ + rsbseq r1, r4, r2, asr r0 │ │ │ │ + rsbseq r2, r4, lr, lsl r8 │ │ │ │ + rsbseq r1, r4, sl, lsr r0 │ │ │ │ + rsbseq r2, r4, r4, asr #14 │ │ │ │ + rsbseq r0, r4, r0, ror #30 │ │ │ │ blvs 12a8ec8 │ │ │ │ blvs 1368c6c │ │ │ │ blvs ff268ed0 │ │ │ │ blvs ff328ee4 │ │ │ │ blx 4e8fdc │ │ │ │ mcrrge 6, 3, pc, fp, cr15 @ │ │ │ │ blvc 2a8d0c >::_M_default_append(unsigned int)@@Base+0x23408> │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ bllt 12a8ee8 │ │ │ │ - blls 866e10 │ │ │ │ + blls 866e10 │ │ │ │ @ instruction: 0xf8df4648 │ │ │ │ ldrbtmi r4, [ip], #-2260 @ 0xfffff72c │ │ │ │ @ instruction: 0xf07f6a9e │ │ │ │ @ instruction: 0xf642f747 │ │ │ │ stmdbls r5!, {r1, r2, r6, r8, r9, lr} │ │ │ │ movwls r2, #516 @ 0x204 │ │ │ │ @ instruction: 0xf7684623 │ │ │ │ @@ -158260,15 +158260,15 @@ │ │ │ │ @ instruction: 0x4623f71f │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r4], #-416 @ 0xfffffe60 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, ip, pc} │ │ │ │ rscshi pc, lr, r2 │ │ │ │ @ instruction: 0xf76600f1 │ │ │ │ - blls 86c24c │ │ │ │ + blls 86c24c │ │ │ │ blls a0760c │ │ │ │ vqsub.u8 d20, d16, d19 │ │ │ │ blcs cdcf4 │ │ │ │ andhi pc, sp, #64, 6 │ │ │ │ blls 83ed24 │ │ │ │ ldrsbtlt pc, [ip], #141 @ 0x8d @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -158526,15 +158526,15 @@ │ │ │ │ strbmi r9, [r2], -r3 │ │ │ │ movwls r2, #4096 @ 0x1000 │ │ │ │ ldrbmi r9, [r3], -r2 │ │ │ │ strbmi r9, [r8], -r6, lsr #18 │ │ │ │ ldc2 7, cr15, [r6, #-960]! @ 0xfffffc40 │ │ │ │ @ instruction: 0xf0412801 │ │ │ │ blls f8e5b8 │ │ │ │ - blls 85bfbc │ │ │ │ + blls 85bfbc │ │ │ │ ldcls 8, cr6, [lr], {88} @ 0x58 │ │ │ │ ldmdals r1, {r1, r9, sl, lr} │ │ │ │ bleq 12e939c │ │ │ │ stmdavs r1!, {r0, r2, r5, r8, r9, fp, ip, pc} │ │ │ │ stmdals sp, {r2, ip, pc} │ │ │ │ andcs r9, r1, r3 │ │ │ │ strbmi r9, [r8], -r2 │ │ │ │ @@ -158553,15 +158553,15 @@ │ │ │ │ ldmdbge lr!, {r1, r5, r9, sl, lr} │ │ │ │ orrsmi pc, r6, #69206016 @ 0x4200000 │ │ │ │ blx 1ceb6ce │ │ │ │ @ instruction: 0xf07f4648 │ │ │ │ strtmi pc, [r2], -sp, asr #9 │ │ │ │ orrsmi pc, r7, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf769a93d │ │ │ │ - bls 86c6d8 │ │ │ │ + bls 86c6d8 │ │ │ │ @ instruction: 0x3051f892 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ subscc pc, r1, r2, lsl #17 │ │ │ │ blcs d4638 │ │ │ │ stmdbge pc!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0x4683e43b │ │ │ │ vadd.i8 q10, , │ │ │ │ @@ -158795,22 +158795,22 @@ │ │ │ │ @ instruction: 0xf1faf028 │ │ │ │ strmi r1, [r4], -r3, asr #28 │ │ │ │ movwmi r4, #46605 @ 0xb60d │ │ │ │ ldrthi pc, [lr], #-0 @ │ │ │ │ @ instruction: 0xe7cc46d8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r2, r4, r2, ror #12 │ │ │ │ - rsbseq r2, r4, r8, ror #9 │ │ │ │ - ldrshteq r2, [r4], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq r2, r4, r6, lsl #3 │ │ │ │ - rsbseq r2, r4, r6, asr r1 │ │ │ │ - rsbseq r0, r4, r2, ror r9 │ │ │ │ - rsbseq r2, r4, r8, lsr r1 │ │ │ │ - rsbseq r0, r4, r4, asr r9 │ │ │ │ + rsbseq r2, r4, sl, ror #12 │ │ │ │ + ldrshteq r2, [r4], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r2, r4, r0, lsl #6 │ │ │ │ + rsbseq r2, r4, lr, lsl #3 │ │ │ │ + rsbseq r2, r4, lr, asr r1 │ │ │ │ + rsbseq r0, r4, sl, ror r9 │ │ │ │ + rsbseq r2, r4, r0, asr #2 │ │ │ │ + rsbseq r0, r4, ip, asr r9 │ │ │ │ @ instruction: 0xf8929a0b │ │ │ │ @ instruction: 0x071c305c │ │ │ │ adchi pc, r9, r0, asr #2 │ │ │ │ @ instruction: 0x46486913 │ │ │ │ strbmi pc, [ip, #-2271]! @ 0xfffff721 @ │ │ │ │ ldrbcs pc, [fp, #-1601]! @ 0xfffff9bf @ │ │ │ │ @ instruction: 0xf8d39325 │ │ │ │ @@ -159155,30 +159155,30 @@ │ │ │ │ @ instruction: 0x46594815 │ │ │ │ @ instruction: 0xf7694478 │ │ │ │ @ instruction: 0xf7fefe75 │ │ │ │ svclt 0x0000bcca │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ - rsbseq r1, r4, r2, asr sp │ │ │ │ - rsbseq r1, r4, r0, asr ip │ │ │ │ - rsbseq r1, r4, r8, lsl ip │ │ │ │ - rsbseq r0, r4, r2, lsr r4 │ │ │ │ - rsbseq r1, r4, lr, ror #17 │ │ │ │ - rsbseq r0, r4, sl, lsl #2 │ │ │ │ - ldrsbteq r1, [r4], #-134 @ 0xffffff7a │ │ │ │ - ldrshteq r0, [r4], #-2 │ │ │ │ - ldrhteq r1, [r4], #-136 @ 0xffffff78 │ │ │ │ - ldrsbteq r0, [r4], #-4 │ │ │ │ - rsbseq r1, r4, r2, lsl #17 │ │ │ │ - @ instruction: 0x0074009e │ │ │ │ - rsbseq r1, r4, r8, asr #16 │ │ │ │ - rsbseq r0, r4, r4, rrx │ │ │ │ - rsbseq r1, r4, r0, lsr r8 │ │ │ │ - rsbseq r0, r4, ip, asr #32 │ │ │ │ + rsbseq r1, r4, sl, asr sp │ │ │ │ + rsbseq r1, r4, r8, asr ip │ │ │ │ + rsbseq r1, r4, r0, lsr #24 │ │ │ │ + rsbseq r0, r4, sl, lsr r4 │ │ │ │ + ldrshteq r1, [r4], #-134 @ 0xffffff7a │ │ │ │ + rsbseq r0, r4, r2, lsl r1 │ │ │ │ + ldrsbteq r1, [r4], #-142 @ 0xffffff72 │ │ │ │ + ldrshteq r0, [r4], #-10 │ │ │ │ + rsbseq r1, r4, r0, asr #17 │ │ │ │ + ldrsbteq r0, [r4], #-12 │ │ │ │ + rsbseq r1, r4, sl, lsl #17 │ │ │ │ + rsbseq r0, r4, r6, lsr #1 │ │ │ │ + rsbseq r1, r4, r0, asr r8 │ │ │ │ + rsbseq r0, r4, ip, rrx │ │ │ │ + rsbseq r1, r4, r8, lsr r8 │ │ │ │ + rsbseq r0, r4, r4, asr r0 │ │ │ │ blt be8a5c │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ @ instruction: 0x760ee9db │ │ │ │ @ instruction: 0x46314638 │ │ │ │ stmdb r2, {r2, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svccc 0x00fff1b8 │ │ │ │ stmib sp, {r0, r4, r7, r9, sl, lr}^ │ │ │ │ @@ -159547,15 +159547,15 @@ │ │ │ │ addsmi r9, r8, #39936 @ 0x9c00 │ │ │ │ @ instruction: 0x46d4d1bb │ │ │ │ ldrsbthi pc, [r0], sp @ │ │ │ │ ldrdge pc, [ip], sp @ │ │ │ │ stcls 6, cr4, [sp], #-824 @ 0xfffffcc8 │ │ │ │ ldmdavs r3, {r0, r3, r4, r9, fp, ip, pc} │ │ │ │ andsvs r4, r3, r3, asr r4 │ │ │ │ - blls 867e10 │ │ │ │ + blls 867e10 │ │ │ │ stmibeq r2, {r8, r9, fp, sp, lr, pc} │ │ │ │ sbcseq r9, r2, r7, lsr #18 │ │ │ │ @ instruction: 0xf1a3189f │ │ │ │ stmne lr, {r3, r9, fp} │ │ │ │ blhi ea3b4 │ │ │ │ tsteq r2, r7, ror r8 │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ @@ -159594,30 +159594,30 @@ │ │ │ │ @ instruction: 0xf0889813 │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ msrhi SPSR_, #64 @ 0x40 │ │ │ │ ldmdavs r3, {r0, r1, r3, r4, r9, fp, ip, pc} │ │ │ │ andsvs r3, r3, r1, lsl #6 │ │ │ │ bllt eec978 │ │ │ │ ... │ │ │ │ - rsbseq r1, r4, lr, lsr #11 │ │ │ │ - rsbseq pc, r3, r8, asr #27 │ │ │ │ - rsbseq r1, r4, lr, ror r5 │ │ │ │ - @ instruction: 0x0073fd98 │ │ │ │ - rsbseq r1, r4, r2, ror #10 │ │ │ │ - rsbseq pc, r3, ip, ror sp @ │ │ │ │ - rsbseq r1, r4, r2, lsr #9 │ │ │ │ - ldrhteq pc, [r3], #-206 @ 0xffffff32 @ │ │ │ │ - rsbseq r1, r4, r6, lsl #9 │ │ │ │ - rsbseq pc, r3, r2, lsr #25 │ │ │ │ - rsbseq r1, r4, ip, lsr #8 │ │ │ │ - rsbseq pc, r3, r8, asr #24 │ │ │ │ - rsbseq r1, r4, r0, lsl r4 │ │ │ │ - rsbseq pc, r3, ip, lsr #24 │ │ │ │ - rsbseq r1, r4, r8, ror #5 │ │ │ │ - rsbseq pc, r3, r4, lsl #22 │ │ │ │ + ldrhteq r1, [r4], #-86 @ 0xffffffaa │ │ │ │ + ldrsbteq pc, [r3], #-208 @ 0xffffff30 @ │ │ │ │ + rsbseq r1, r4, r6, lsl #11 │ │ │ │ + rsbseq pc, r3, r0, lsr #27 │ │ │ │ + rsbseq r1, r4, sl, ror #10 │ │ │ │ + rsbseq pc, r3, r4, lsl #27 │ │ │ │ + rsbseq r1, r4, sl, lsr #9 │ │ │ │ + rsbseq pc, r3, r6, asr #25 │ │ │ │ + rsbseq r1, r4, lr, lsl #9 │ │ │ │ + rsbseq pc, r3, sl, lsr #25 │ │ │ │ + rsbseq r1, r4, r4, lsr r4 │ │ │ │ + rsbseq pc, r3, r0, asr ip @ │ │ │ │ + rsbseq r1, r4, r8, lsl r4 │ │ │ │ + rsbseq pc, r3, r4, lsr ip @ │ │ │ │ + ldrshteq r1, [r4], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq pc, r3, ip, lsl #22 │ │ │ │ @ instruction: 0xf8df4683 │ │ │ │ @ instruction: 0xf64208a4 │ │ │ │ ldrbtmi r6, [r8], #-294 @ 0xfffffeda │ │ │ │ @ instruction: 0xf769300c │ │ │ │ @ instruction: 0xf8dffa13 │ │ │ │ @ instruction: 0x46590898 │ │ │ │ @ instruction: 0xf7694478 │ │ │ │ @@ -160163,68 +160163,68 @@ │ │ │ │ @ instruction: 0xf7684478 │ │ │ │ bfi pc, r5, (invalid: 29:11) @ │ │ │ │ biceq lr, sl, #2048 @ 0x800 │ │ │ │ blvc ead34 │ │ │ │ @ instruction: 0x93274672 │ │ │ │ svclt 0x0000e072 │ │ │ │ ... │ │ │ │ - rsbseq r1, r4, r2, ror #1 │ │ │ │ - ldrshteq pc, [r3], #-140 @ 0xffffff74 @ │ │ │ │ - ldrhteq r1, [r4], #-2 │ │ │ │ - rsbseq pc, r3, ip, asr #17 │ │ │ │ - @ instruction: 0x00741090 │ │ │ │ - rsbseq pc, r3, sl, lsr #17 │ │ │ │ - rsbseq r1, r4, r0, ror r0 │ │ │ │ - rsbseq pc, r3, sl, lsl #17 │ │ │ │ - rsbseq r1, r4, r0, asr r0 │ │ │ │ - rsbseq pc, r3, sl, ror #16 │ │ │ │ - rsbseq r1, r4, r4, lsr r0 │ │ │ │ - rsbseq pc, r3, lr, asr #16 │ │ │ │ - ldrshteq r0, [r4], #-248 @ 0xffffff08 │ │ │ │ - rsbseq pc, r3, r2, lsl r8 @ │ │ │ │ - rsbseq r0, r4, r0, asr pc │ │ │ │ - rsbseq pc, r3, sl, ror #14 │ │ │ │ - rsbseq r0, r4, r2, lsr #30 │ │ │ │ - rsbseq pc, r3, ip, lsr r7 @ │ │ │ │ - rsbseq r0, r4, r6, asr #29 │ │ │ │ - rsbseq pc, r3, r0, ror #13 │ │ │ │ - rsbseq r0, r4, r0, lsl #26 │ │ │ │ - rsbseq pc, r3, sl, lsl r5 @ │ │ │ │ - @ instruction: 0x00740c9e │ │ │ │ - ldrhteq pc, [r3], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbseq r0, r4, ip, ror ip │ │ │ │ - @ instruction: 0x0073f496 │ │ │ │ - rsbseq r0, r4, r0, ror #24 │ │ │ │ - rsbseq pc, r3, sl, ror r4 @ │ │ │ │ - rsbseq r0, r4, r6, lsl #23 │ │ │ │ - rsbseq pc, r3, r2, lsr #7 │ │ │ │ - rsbseq r0, r4, r8, ror #22 │ │ │ │ - rsbseq pc, r3, r4, lsl #7 │ │ │ │ - rsbseq r0, r4, r8, asr #22 │ │ │ │ - rsbseq pc, r3, r2, ror #6 │ │ │ │ - rsbseq r0, r4, sl, lsr #22 │ │ │ │ - rsbseq pc, r3, r6, asr #6 │ │ │ │ - rsbseq r0, r4, r2, asr #21 │ │ │ │ - ldrsbteq pc, [r3], #-46 @ 0xffffffd2 @ │ │ │ │ - @ instruction: 0x00740a96 │ │ │ │ - ldrhteq pc, [r3], #-34 @ 0xffffffde @ │ │ │ │ - rsbseq r0, r4, r8, ror sl │ │ │ │ - @ instruction: 0x0073f294 │ │ │ │ - rsbseq r0, r4, sl, lsr #18 │ │ │ │ - rsbseq pc, r3, r6, asr #2 │ │ │ │ - ldrshteq r0, [r4], #-142 @ 0xffffff72 │ │ │ │ - rsbseq pc, r3, sl, lsl r1 @ │ │ │ │ - ldrsbteq r0, [r4], #-136 @ 0xffffff78 │ │ │ │ - ldrshteq pc, [r3], #-2 @ │ │ │ │ - ldrhteq r0, [r4], #-136 @ 0xffffff78 │ │ │ │ - ldrsbteq pc, [r3], #-2 @ │ │ │ │ - @ instruction: 0x0074089c │ │ │ │ - ldrhteq pc, [r3], #-6 @ │ │ │ │ - rsbseq r0, r4, r2, ror r8 │ │ │ │ - rsbseq pc, r3, ip, lsl #1 │ │ │ │ + rsbseq r1, r4, sl, ror #1 │ │ │ │ + rsbseq pc, r3, r4, lsl #18 │ │ │ │ + ldrhteq r1, [r4], #-10 │ │ │ │ + ldrsbteq pc, [r3], #-132 @ 0xffffff7c @ │ │ │ │ + @ instruction: 0x00741098 │ │ │ │ + ldrhteq pc, [r3], #-130 @ 0xffffff7e @ │ │ │ │ + rsbseq r1, r4, r8, ror r0 │ │ │ │ + @ instruction: 0x0073f892 │ │ │ │ + rsbseq r1, r4, r8, asr r0 │ │ │ │ + rsbseq pc, r3, r2, ror r8 @ │ │ │ │ + rsbseq r1, r4, ip, lsr r0 │ │ │ │ + rsbseq pc, r3, r6, asr r8 @ │ │ │ │ + rsbseq r1, r4, r0 │ │ │ │ + rsbseq pc, r3, sl, lsl r8 @ │ │ │ │ + rsbseq r0, r4, r8, asr pc │ │ │ │ + rsbseq pc, r3, r2, ror r7 @ │ │ │ │ + rsbseq r0, r4, sl, lsr #30 │ │ │ │ + rsbseq pc, r3, r4, asr #14 │ │ │ │ + rsbseq r0, r4, lr, asr #29 │ │ │ │ + rsbseq pc, r3, r8, ror #13 │ │ │ │ + rsbseq r0, r4, r8, lsl #26 │ │ │ │ + rsbseq pc, r3, r2, lsr #10 │ │ │ │ + rsbseq r0, r4, r6, lsr #25 │ │ │ │ + rsbseq pc, r3, r0, asr #9 │ │ │ │ + rsbseq r0, r4, r4, lsl #25 │ │ │ │ + @ instruction: 0x0073f49e │ │ │ │ + rsbseq r0, r4, r8, ror #24 │ │ │ │ + rsbseq pc, r3, r2, lsl #9 │ │ │ │ + rsbseq r0, r4, lr, lsl #23 │ │ │ │ + rsbseq pc, r3, sl, lsr #7 │ │ │ │ + rsbseq r0, r4, r0, ror fp │ │ │ │ + rsbseq pc, r3, ip, lsl #7 │ │ │ │ + rsbseq r0, r4, r0, asr fp │ │ │ │ + rsbseq pc, r3, sl, ror #6 │ │ │ │ + rsbseq r0, r4, r2, lsr fp │ │ │ │ + rsbseq pc, r3, lr, asr #6 │ │ │ │ + rsbseq r0, r4, sl, asr #21 │ │ │ │ + rsbseq pc, r3, r6, ror #5 │ │ │ │ + @ instruction: 0x00740a9e │ │ │ │ + ldrhteq pc, [r3], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbseq r0, r4, r0, lsl #21 │ │ │ │ + @ instruction: 0x0073f29c │ │ │ │ + rsbseq r0, r4, r2, lsr r9 │ │ │ │ + rsbseq pc, r3, lr, asr #2 │ │ │ │ + rsbseq r0, r4, r6, lsl #18 │ │ │ │ + rsbseq pc, r3, r2, lsr #2 │ │ │ │ + rsbseq r0, r4, r0, ror #17 │ │ │ │ + ldrshteq pc, [r3], #-10 @ │ │ │ │ + rsbseq r0, r4, r0, asr #17 │ │ │ │ + ldrsbteq pc, [r3], #-10 @ │ │ │ │ + rsbseq r0, r4, r4, lsr #17 │ │ │ │ + ldrhteq pc, [r3], #-14 @ │ │ │ │ + rsbseq r0, r4, sl, ror r8 │ │ │ │ + @ instruction: 0x0073f094 │ │ │ │ @ instruction: 0x260ee9db │ │ │ │ svccc 0x0004f859 │ │ │ │ @ instruction: 0x0e00e9d8 │ │ │ │ blcs 2ed474 >::_M_default_append(unsigned int)@@Base+0x67b70> │ │ │ │ blvs a6a9a4 │ │ │ │ @ instruction: 0x0c00ebb2 │ │ │ │ stcvs 8, cr15, [r4], {72} @ 0x48 │ │ │ │ @@ -160475,54 +160475,54 @@ │ │ │ │ @ instruction: 0xf641482c │ │ │ │ ldrbtmi r3, [r8], #-357 @ 0xfffffe9b │ │ │ │ @ instruction: 0xf768300c │ │ │ │ stmdami sl!, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ ldc2 7, cr15, [sl], {104} @ 0x68 │ │ │ │ stclt 7, cr15, [r2, #-1012]! @ 0xfffffc0c │ │ │ │ - rsbseq r0, r4, sl, ror #13 │ │ │ │ - rsbseq lr, r3, r4, lsl #30 │ │ │ │ - rsbseq r0, r4, sl, asr #13 │ │ │ │ - rsbseq lr, r3, r4, ror #29 │ │ │ │ - rsbseq r0, r4, lr, lsr #13 │ │ │ │ - rsbseq lr, r3, r8, asr #29 │ │ │ │ - @ instruction: 0x00740692 │ │ │ │ - rsbseq lr, r3, ip, lsr #29 │ │ │ │ - rsbseq r0, r4, r6, ror r6 │ │ │ │ - @ instruction: 0x0073ee90 │ │ │ │ - rsbseq r0, r4, r4, lsl #11 │ │ │ │ - rsbseq lr, r3, r0, lsr #27 │ │ │ │ - rsbseq r0, r4, r8, ror #10 │ │ │ │ - rsbseq lr, r3, r4, lsl #27 │ │ │ │ - rsbseq r0, r4, ip, asr #10 │ │ │ │ - rsbseq lr, r3, r8, ror #26 │ │ │ │ - rsbseq r0, r4, r0, lsr r5 │ │ │ │ - rsbseq lr, r3, ip, asr #26 │ │ │ │ - rsbseq r0, r4, r4, lsl r5 │ │ │ │ - rsbseq lr, r3, r0, lsr sp │ │ │ │ - ldrshteq r0, [r4], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq lr, r3, r6, lsl sp │ │ │ │ - rsbseq r0, r4, r2, ror #9 │ │ │ │ - ldrshteq lr, [r3], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r0, r4, r4, asr #9 │ │ │ │ - rsbseq lr, r3, r0, ror #25 │ │ │ │ - rsbseq r0, r4, r6, lsr #9 │ │ │ │ - rsbseq lr, r3, r2, asr #25 │ │ │ │ - rsbseq r0, r4, r0, asr r4 │ │ │ │ - rsbseq lr, r3, ip, ror #24 │ │ │ │ - rsbseq r0, r4, r0, lsl r4 │ │ │ │ - rsbseq lr, r3, sl, lsr #24 │ │ │ │ - ldrshteq r0, [r4], #-52 @ 0xffffffcc │ │ │ │ - rsbseq lr, r3, lr, lsl #24 │ │ │ │ - ldrsbteq r0, [r4], #-54 @ 0xffffffca │ │ │ │ - ldrshteq lr, [r3], #-178 @ 0xffffff4e │ │ │ │ - ldrhteq r0, [r4], #-52 @ 0xffffffcc │ │ │ │ - ldrsbteq lr, [r3], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r0, r4, sl, ror r3 │ │ │ │ - @ instruction: 0x0073eb96 │ │ │ │ + ldrshteq r0, [r4], #-98 @ 0xffffff9e │ │ │ │ + rsbseq lr, r3, ip, lsl #30 │ │ │ │ + ldrsbteq r0, [r4], #-98 @ 0xffffff9e │ │ │ │ + rsbseq lr, r3, ip, ror #29 │ │ │ │ + ldrhteq r0, [r4], #-102 @ 0xffffff9a │ │ │ │ + ldrsbteq lr, [r3], #-224 @ 0xffffff20 │ │ │ │ + @ instruction: 0x0074069a │ │ │ │ + ldrhteq lr, [r3], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r0, r4, lr, ror r6 │ │ │ │ + @ instruction: 0x0073ee98 │ │ │ │ + rsbseq r0, r4, ip, lsl #11 │ │ │ │ + rsbseq lr, r3, r8, lsr #27 │ │ │ │ + rsbseq r0, r4, r0, ror r5 │ │ │ │ + rsbseq lr, r3, ip, lsl #27 │ │ │ │ + rsbseq r0, r4, r4, asr r5 │ │ │ │ + rsbseq lr, r3, r0, ror sp │ │ │ │ + rsbseq r0, r4, r8, lsr r5 │ │ │ │ + rsbseq lr, r3, r4, asr sp │ │ │ │ + rsbseq r0, r4, ip, lsl r5 │ │ │ │ + rsbseq lr, r3, r8, lsr sp │ │ │ │ + rsbseq r0, r4, r4, lsl #10 │ │ │ │ + rsbseq lr, r3, lr, lsl sp │ │ │ │ + rsbseq r0, r4, sl, ror #9 │ │ │ │ + rsbseq lr, r3, r4, lsl #26 │ │ │ │ + rsbseq r0, r4, ip, asr #9 │ │ │ │ + rsbseq lr, r3, r8, ror #25 │ │ │ │ + rsbseq r0, r4, lr, lsr #9 │ │ │ │ + rsbseq lr, r3, sl, asr #25 │ │ │ │ + rsbseq r0, r4, r8, asr r4 │ │ │ │ + rsbseq lr, r3, r4, ror ip │ │ │ │ + rsbseq r0, r4, r8, lsl r4 │ │ │ │ + rsbseq lr, r3, r2, lsr ip │ │ │ │ + ldrshteq r0, [r4], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq lr, r3, r6, lsl ip │ │ │ │ + ldrsbteq r0, [r4], #-62 @ 0xffffffc2 │ │ │ │ + ldrshteq lr, [r3], #-186 @ 0xffffff46 │ │ │ │ + ldrhteq r0, [r4], #-60 @ 0xffffffc4 │ │ │ │ + ldrsbteq lr, [r3], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r0, r4, r2, lsl #7 │ │ │ │ + @ instruction: 0x0073eb9e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb095 │ │ │ │ @ instruction: 0x460e4bb5 │ │ │ │ bmi fee14024 │ │ │ │ @@ -160704,21 +160704,21 @@ │ │ │ │ stmdals sl, {r0, r1, r2, r8, fp, ip, pc} │ │ │ │ strls r9, [r2], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf542f011 │ │ │ │ @ instruction: 0xf761e751 │ │ │ │ svclt 0x0000eee2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrshteq pc, [lr], #-18 @ 0xffffffee @ │ │ │ │ - rsbseq r0, r4, r2, asr #4 │ │ │ │ - rsbseq r0, r4, r8, lsl r1 │ │ │ │ + rsbseq r0, r4, sl, asr #4 │ │ │ │ + rsbseq r0, r4, r0, lsr #2 │ │ │ │ rsbseq pc, lr, r6, asr r0 @ │ │ │ │ - rsbseq r0, r4, r4, ror r0 │ │ │ │ - rsbseq lr, r3, lr, lsl #17 │ │ │ │ - rsbseq r0, r4, sl, lsl r0 │ │ │ │ - rsbseq lr, r3, r4, lsr r8 │ │ │ │ + rsbseq r0, r4, ip, ror r0 │ │ │ │ + @ instruction: 0x0073e896 │ │ │ │ + rsbseq r0, r4, r2, lsr #32 │ │ │ │ + rsbseq lr, r3, ip, lsr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1eafbc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ ldrmi fp, [r0], r5, lsr #1 │ │ │ │ ldrtcs pc, [r4], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -160787,15 +160787,15 @@ │ │ │ │ bls 3c7c3c │ │ │ │ vqadd.u8 d22, d0, d3 │ │ │ │ @ instruction: 0x469a81ba │ │ │ │ movwls r4, #46620 @ 0xb61c │ │ │ │ stmib sp, {r0, r2, r4, r6, r9, sl, lr}^ │ │ │ │ cdp 3, 11, cr3, cr7, cr13, {0} │ │ │ │ movwls r8, #64256 @ 0xfb00 │ │ │ │ - blge 894854 │ │ │ │ + blge 894854 │ │ │ │ rsblt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf1a99311 │ │ │ │ cdpls 3, 1, cr0, cr5, cr8, {0} │ │ │ │ ldrsblt pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ rsbls pc, ip, sp, asr #17 │ │ │ │ ldc 6, cr4, [pc, #836] @ aff8c │ │ │ │ @ instruction: 0x469a9bbf │ │ │ │ @@ -160988,18 +160988,18 @@ │ │ │ │ eorlt r4, r5, r0, lsl r6 │ │ │ │ blhi 1eb230 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq lr, [lr], #-236 @ 0xffffff14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq pc, r3, r6, ror #30 │ │ │ │ - rsbseq pc, r3, r0, lsr ip @ │ │ │ │ - rsbseq pc, r3, r6, lsr #23 │ │ │ │ - rsbseq lr, r3, r2, asr #7 │ │ │ │ + rsbseq pc, r3, lr, ror #30 │ │ │ │ + rsbseq pc, r3, r8, lsr ip @ │ │ │ │ + rsbseq pc, r3, lr, lsr #23 │ │ │ │ + rsbseq lr, r3, sl, asr #7 │ │ │ │ ldrsbteq lr, [lr], #-170 @ 0xffffff56 │ │ │ │ ldmne fp, {r1, r2, r3, r9, fp, ip, pc} │ │ │ │ bl 11167ac │ │ │ │ stmib sp, {r1, r9}^ │ │ │ │ bls 37c7b0 >::_M_default_append(unsigned int)@@Base+0xf6eac> │ │ │ │ @ instruction: 0xf8439b22 │ │ │ │ mrrcne 0, 2, r5, r3, cr2 │ │ │ │ @@ -161046,26 +161046,26 @@ │ │ │ │ ldrbtmi r2, [r8], #-277 @ 0xfffffeeb │ │ │ │ @ instruction: 0xf767300c │ │ │ │ stmdami pc, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7674478 │ │ │ │ ldr pc, [sl, r3, lsr #31]! │ │ │ │ stc 7, cr15, [lr], #-388 @ 0xfffffe7c │ │ │ │ - rsbseq pc, r3, r6, lsl fp @ │ │ │ │ - rsbseq lr, r3, r0, lsr r3 │ │ │ │ - ldrshteq pc, [r3], #-168 @ 0xffffff58 @ │ │ │ │ - rsbseq lr, r3, r2, lsl r3 │ │ │ │ - ldrsbteq pc, [r3], #-174 @ 0xffffff52 @ │ │ │ │ - ldrshteq lr, [r3], #-40 @ 0xffffffd8 │ │ │ │ - rsbseq pc, r3, r4, asr #21 │ │ │ │ - ldrsbteq lr, [r3], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq pc, r3, sl, lsr #21 │ │ │ │ - rsbseq lr, r3, r4, asr #5 │ │ │ │ - rsbseq pc, r3, lr, lsl #21 │ │ │ │ - rsbseq lr, r3, r8, lsr #5 │ │ │ │ + rsbseq pc, r3, lr, lsl fp @ │ │ │ │ + rsbseq lr, r3, r8, lsr r3 │ │ │ │ + rsbseq pc, r3, r0, lsl #22 │ │ │ │ + rsbseq lr, r3, sl, lsl r3 │ │ │ │ + rsbseq pc, r3, r6, ror #21 │ │ │ │ + rsbseq lr, r3, r0, lsl #6 │ │ │ │ + rsbseq pc, r3, ip, asr #21 │ │ │ │ + rsbseq lr, r3, r6, ror #5 │ │ │ │ + ldrhteq pc, [r3], #-162 @ 0xffffff5e @ │ │ │ │ + rsbseq lr, r3, ip, asr #5 │ │ │ │ + @ instruction: 0x0073fa96 │ │ │ │ + ldrhteq lr, [r3], #-32 @ 0xffffffe0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ blpl ffcee3fc │ │ │ │ @ instruction: 0xf8dfb0b3 │ │ │ │ ldrbtmi r4, [sp], #-3056 @ 0xfffff410 │ │ │ │ @@ -161809,74 +161809,74 @@ │ │ │ │ @ instruction: 0xf1be0e00 │ │ │ │ addsle r0, sp, r0, lsl #30 │ │ │ │ andsls r9, pc, #1900544 @ 0x1d0000 │ │ │ │ vqadd.u16 , q3, q14 │ │ │ │ vst2.8 {d22-d23}, [pc :256], r1 │ │ │ │ movwls r6, #5093 @ 0x13e5 │ │ │ │ movwls r9, #2846 @ 0xb1e │ │ │ │ - bls 87983c │ │ │ │ + bls 87983c │ │ │ │ ldc2 7, cr15, [lr, #-404] @ 0xfffffe6c │ │ │ │ stmdacs r0, {r4, r5, sp, lr} │ │ │ │ andshi pc, fp, #0 │ │ │ │ @ instruction: 0xf07c981d │ │ │ │ - blls 86d954 │ │ │ │ - bls 88ae08 │ │ │ │ + blls 86d954 │ │ │ │ + bls 88ae08 │ │ │ │ vcgt.s8 d25, d0, d0 │ │ │ │ movwls r7, #4905 @ 0x1329 │ │ │ │ @ instruction: 0xf7652304 │ │ │ │ rsbsvs pc, r0, sp, lsl #26 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r0!, {r0, r1, r2, r7, r9, pc} │ │ │ │ @ instruction: 0xf8d49a1f │ │ │ │ @ instruction: 0xf850c014 │ │ │ │ rscsvs r3, r2, r8, lsr #32 │ │ │ │ ldrbmi r6, [r9], #-2073 @ 0xfffff7e7 │ │ │ │ svclt 0x0000e770 │ │ │ │ rsbseq lr, lr, r6, ror r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq pc, [r3], #-148 @ 0xffffff6c @ │ │ │ │ - rsbseq pc, r3, ip, ror r8 @ │ │ │ │ - ldrhteq pc, [r3], #-120 @ 0xffffff88 @ │ │ │ │ - ldrsbteq sp, [r3], #-240 @ 0xffffff10 │ │ │ │ - @ instruction: 0x0073f79a │ │ │ │ - ldrhteq sp, [r3], #-242 @ 0xffffff0e │ │ │ │ - rsbseq pc, r3, ip, ror r7 @ │ │ │ │ - @ instruction: 0x0073df94 │ │ │ │ - ldrsbteq pc, [r3], #-104 @ 0xffffff98 @ │ │ │ │ + ldrhteq pc, [r3], #-156 @ 0xffffff64 @ │ │ │ │ + rsbseq pc, r3, r4, lsl #17 │ │ │ │ + rsbseq pc, r3, r0, asr #15 │ │ │ │ + ldrsbteq sp, [r3], #-248 @ 0xffffff08 │ │ │ │ + rsbseq pc, r3, r2, lsr #15 │ │ │ │ + ldrhteq sp, [r3], #-250 @ 0xffffff06 │ │ │ │ + rsbseq pc, r3, r4, lsl #15 │ │ │ │ + @ instruction: 0x0073df9c │ │ │ │ + rsbseq pc, r3, r0, ror #13 │ │ │ │ rsbseq lr, lr, r4, lsl #12 │ │ │ │ - @ instruction: 0x0073f696 │ │ │ │ - ldrhteq sp, [r3], #-224 @ 0xffffff20 │ │ │ │ - rsbseq pc, r3, r8, ror r6 @ │ │ │ │ - @ instruction: 0x0073de92 │ │ │ │ - rsbseq pc, r3, ip, asr r6 @ │ │ │ │ - rsbseq sp, r3, r4, ror lr │ │ │ │ - rsbseq pc, r3, ip, lsl r6 @ │ │ │ │ - rsbseq pc, r3, r4, ror #11 │ │ │ │ - ldrshteq sp, [r3], #-220 @ 0xffffff24 │ │ │ │ - rsbseq pc, r3, r2, asr #11 │ │ │ │ - ldrsbteq sp, [r3], #-220 @ 0xffffff24 │ │ │ │ - rsbseq pc, r3, r4, lsr #11 │ │ │ │ - ldrhteq sp, [r3], #-222 @ 0xffffff22 │ │ │ │ - rsbseq pc, r3, sl, asr r5 @ │ │ │ │ - rsbseq pc, r3, r8, lsr r5 @ │ │ │ │ - rsbseq pc, r3, ip, lsl r3 @ │ │ │ │ - rsbseq sp, r3, r6, lsr fp │ │ │ │ - rsbseq pc, r3, r0, lsl #6 │ │ │ │ - rsbseq sp, r3, r8, lsl fp │ │ │ │ - rsbseq pc, r3, r0, ror #5 │ │ │ │ - ldrshteq sp, [r3], #-168 @ 0xffffff58 │ │ │ │ - rsbseq pc, r3, r0, asr #4 │ │ │ │ - rsbseq pc, r3, r4, asr #2 │ │ │ │ - rsbseq sp, r3, r0, ror #18 │ │ │ │ - rsbseq pc, r3, ip, lsr #2 │ │ │ │ - rsbseq sp, r3, r8, asr #18 │ │ │ │ - rsbseq pc, r3, ip, ror r0 @ │ │ │ │ - @ instruction: 0x0073d896 │ │ │ │ - rsbseq pc, r3, r4 │ │ │ │ - rsbseq lr, r3, r0, asr pc │ │ │ │ + @ instruction: 0x0073f69e │ │ │ │ + ldrhteq sp, [r3], #-232 @ 0xffffff18 │ │ │ │ + rsbseq pc, r3, r0, lsl #13 │ │ │ │ + @ instruction: 0x0073de9a │ │ │ │ + rsbseq pc, r3, r4, ror #12 │ │ │ │ + rsbseq sp, r3, ip, ror lr │ │ │ │ + rsbseq pc, r3, r4, lsr #12 │ │ │ │ + rsbseq pc, r3, ip, ror #11 │ │ │ │ + rsbseq sp, r3, r4, lsl #28 │ │ │ │ + rsbseq pc, r3, sl, asr #11 │ │ │ │ + rsbseq sp, r3, r4, ror #27 │ │ │ │ + rsbseq pc, r3, ip, lsr #11 │ │ │ │ + rsbseq sp, r3, r6, asr #27 │ │ │ │ + rsbseq pc, r3, r2, ror #10 │ │ │ │ + rsbseq pc, r3, r0, asr #10 │ │ │ │ + rsbseq pc, r3, r4, lsr #6 │ │ │ │ + rsbseq sp, r3, lr, lsr fp │ │ │ │ + rsbseq pc, r3, r8, lsl #6 │ │ │ │ + rsbseq sp, r3, r0, lsr #22 │ │ │ │ + rsbseq pc, r3, r8, ror #5 │ │ │ │ + rsbseq sp, r3, r0, lsl #22 │ │ │ │ + rsbseq pc, r3, r8, asr #4 │ │ │ │ + rsbseq pc, r3, ip, asr #2 │ │ │ │ + rsbseq sp, r3, r8, ror #18 │ │ │ │ + rsbseq pc, r3, r4, lsr r1 @ │ │ │ │ + rsbseq sp, r3, r0, asr r9 │ │ │ │ + rsbseq pc, r3, r4, lsl #1 │ │ │ │ + @ instruction: 0x0073d89e │ │ │ │ + rsbseq pc, r3, ip │ │ │ │ + rsbseq lr, r3, r8, asr pc │ │ │ │ ldrsbtlt pc, [r0], #141 @ 0x8d @ │ │ │ │ @ instruction: 0x8620e9dd │ │ │ │ @ instruction: 0xf8df9f1d │ │ │ │ ldrtmi r4, [r8], -r8, asr #12 │ │ │ │ vshr.s8 , q14, #2 │ │ │ │ tstpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ @ instruction: 0x4631447c │ │ │ │ @@ -162274,73 +162274,73 @@ │ │ │ │ ldrbtmi r3, [r8], #-2815 @ 0xfffff501 │ │ │ │ @ instruction: 0xf766300c │ │ │ │ ldmdami lr!, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7664478 │ │ │ │ @ instruction: 0xf7fffe0b │ │ │ │ svclt 0x0000bb0a │ │ │ │ - rsbseq lr, r3, r4, ror #26 │ │ │ │ - rsbseq lr, r3, sl, lsl #25 │ │ │ │ - rsbseq sp, r3, r2, lsr #9 │ │ │ │ - rsbseq lr, r3, ip, ror #24 │ │ │ │ - rsbseq sp, r3, r4, lsl #9 │ │ │ │ - rsbseq lr, r3, r4, lsr #24 │ │ │ │ - ldrhteq lr, [r3], #-186 @ 0xffffff46 │ │ │ │ - ldrsbteq sp, [r3], #-50 @ 0xffffffce │ │ │ │ - @ instruction: 0x0073eb9a │ │ │ │ - ldrhteq sp, [r3], #-50 @ 0xffffffce │ │ │ │ - rsbseq lr, r3, sl, ror fp │ │ │ │ - @ instruction: 0x0073d392 │ │ │ │ - rsbseq lr, r3, sl, lsr #21 │ │ │ │ - rsbseq sp, r3, r6, asr #5 │ │ │ │ - rsbseq lr, r3, lr, lsl #21 │ │ │ │ - rsbseq sp, r3, sl, lsr #5 │ │ │ │ - rsbseq lr, r3, r6, ror sl │ │ │ │ - @ instruction: 0x0073d292 │ │ │ │ - rsbseq lr, r3, ip, lsr sl │ │ │ │ - rsbseq sp, r3, r6, asr r2 │ │ │ │ - rsbseq lr, r3, r2, lsr #20 │ │ │ │ - rsbseq sp, r3, ip, lsr r2 │ │ │ │ - rsbseq lr, r3, r6, lsl #20 │ │ │ │ - rsbseq sp, r3, r2, lsr #4 │ │ │ │ - rsbseq lr, r3, sl, ror #19 │ │ │ │ - rsbseq sp, r3, r4, lsl #4 │ │ │ │ - rsbseq lr, r3, r6, ror r9 │ │ │ │ - rsbseq lr, r3, r2, asr #18 │ │ │ │ - rsbseq sp, r3, ip, asr r1 │ │ │ │ - rsbseq lr, r3, sl, ror #17 │ │ │ │ - rsbseq sp, r3, r6, lsl #2 │ │ │ │ - rsbseq lr, r3, lr, asr #17 │ │ │ │ - rsbseq sp, r3, r8, ror #1 │ │ │ │ - ldrhteq lr, [r3], #-130 @ 0xffffff7e │ │ │ │ - rsbseq sp, r3, ip, asr #1 │ │ │ │ - @ instruction: 0x0073e896 │ │ │ │ - ldrhteq sp, [r3], #-0 │ │ │ │ - rsbseq lr, r3, sl, ror r8 │ │ │ │ - @ instruction: 0x0073d094 │ │ │ │ - rsbseq lr, r3, ip, asr r8 │ │ │ │ - rsbseq sp, r3, r8, ror r0 │ │ │ │ - rsbseq lr, r3, r0, asr #16 │ │ │ │ - rsbseq sp, r3, sl, asr r0 │ │ │ │ - rsbseq lr, r3, lr, lsl r8 │ │ │ │ - rsbseq sp, r3, r8, lsr r0 │ │ │ │ - rsbseq lr, r3, r2, lsl #16 │ │ │ │ - rsbseq sp, r3, ip, lsl r0 │ │ │ │ - rsbseq lr, r3, r4, ror #15 │ │ │ │ - ldrshteq ip, [r3], #-254 @ 0xffffff02 │ │ │ │ - rsbseq lr, r3, sl, asr #15 │ │ │ │ - rsbseq ip, r3, r4, ror #31 │ │ │ │ - ldrhteq lr, [r3], #-112 @ 0xffffff90 │ │ │ │ - rsbseq ip, r3, sl, asr #31 │ │ │ │ - @ instruction: 0x0073e796 │ │ │ │ - ldrhteq ip, [r3], #-240 @ 0xffffff10 │ │ │ │ - rsbseq lr, r3, ip, ror r7 │ │ │ │ - @ instruction: 0x0073cf96 │ │ │ │ - rsbseq lr, r3, lr, asr r7 │ │ │ │ - rsbseq ip, r3, r8, ror pc │ │ │ │ + rsbseq lr, r3, ip, ror #26 │ │ │ │ + @ instruction: 0x0073ec92 │ │ │ │ + rsbseq sp, r3, sl, lsr #9 │ │ │ │ + rsbseq lr, r3, r4, ror ip │ │ │ │ + rsbseq sp, r3, ip, lsl #9 │ │ │ │ + rsbseq lr, r3, ip, lsr #24 │ │ │ │ + rsbseq lr, r3, r2, asr #23 │ │ │ │ + ldrsbteq sp, [r3], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq lr, r3, r2, lsr #23 │ │ │ │ + ldrhteq sp, [r3], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq lr, r3, r2, lsl #23 │ │ │ │ + @ instruction: 0x0073d39a │ │ │ │ + ldrhteq lr, [r3], #-162 @ 0xffffff5e │ │ │ │ + rsbseq sp, r3, lr, asr #5 │ │ │ │ + @ instruction: 0x0073ea96 │ │ │ │ + ldrhteq sp, [r3], #-34 @ 0xffffffde │ │ │ │ + rsbseq lr, r3, lr, ror sl │ │ │ │ + @ instruction: 0x0073d29a │ │ │ │ + rsbseq lr, r3, r4, asr #20 │ │ │ │ + rsbseq sp, r3, lr, asr r2 │ │ │ │ + rsbseq lr, r3, sl, lsr #20 │ │ │ │ + rsbseq sp, r3, r4, asr #4 │ │ │ │ + rsbseq lr, r3, lr, lsl #20 │ │ │ │ + rsbseq sp, r3, sl, lsr #4 │ │ │ │ + ldrshteq lr, [r3], #-146 @ 0xffffff6e │ │ │ │ + rsbseq sp, r3, ip, lsl #4 │ │ │ │ + rsbseq lr, r3, lr, ror r9 │ │ │ │ + rsbseq lr, r3, sl, asr #18 │ │ │ │ + rsbseq sp, r3, r4, ror #2 │ │ │ │ + ldrshteq lr, [r3], #-130 @ 0xffffff7e │ │ │ │ + rsbseq sp, r3, lr, lsl #2 │ │ │ │ + ldrsbteq lr, [r3], #-134 @ 0xffffff7a │ │ │ │ + ldrshteq sp, [r3], #-0 │ │ │ │ + ldrhteq lr, [r3], #-138 @ 0xffffff76 │ │ │ │ + ldrsbteq sp, [r3], #-4 │ │ │ │ + @ instruction: 0x0073e89e │ │ │ │ + ldrhteq sp, [r3], #-8 │ │ │ │ + rsbseq lr, r3, r2, lsl #17 │ │ │ │ + @ instruction: 0x0073d09c │ │ │ │ + rsbseq lr, r3, r4, ror #16 │ │ │ │ + rsbseq sp, r3, r0, lsl #1 │ │ │ │ + rsbseq lr, r3, r8, asr #16 │ │ │ │ + rsbseq sp, r3, r2, rrx │ │ │ │ + rsbseq lr, r3, r6, lsr #16 │ │ │ │ + rsbseq sp, r3, r0, asr #32 │ │ │ │ + rsbseq lr, r3, sl, lsl #16 │ │ │ │ + rsbseq sp, r3, r4, lsr #32 │ │ │ │ + rsbseq lr, r3, ip, ror #15 │ │ │ │ + rsbseq sp, r3, r6 │ │ │ │ + ldrsbteq lr, [r3], #-114 @ 0xffffff8e │ │ │ │ + rsbseq ip, r3, ip, ror #31 │ │ │ │ + ldrhteq lr, [r3], #-120 @ 0xffffff88 │ │ │ │ + ldrsbteq ip, [r3], #-242 @ 0xffffff0e │ │ │ │ + @ instruction: 0x0073e79e │ │ │ │ + ldrhteq ip, [r3], #-248 @ 0xffffff08 │ │ │ │ + rsbseq lr, r3, r4, lsl #15 │ │ │ │ + @ instruction: 0x0073cf9e │ │ │ │ + rsbseq lr, r3, r6, ror #14 │ │ │ │ + rsbseq ip, r3, r0, lsl #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 16c918 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ stmiami r1!, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0x460fb093 │ │ │ │ @@ -162411,15 +162411,15 @@ │ │ │ │ stmdbcs r0, {r5, r6, ip} │ │ │ │ @ instruction: 0x4620da5a │ │ │ │ vhadd.s16 d15, d22, d6 │ │ │ │ @ instruction: 0xf0974620 │ │ │ │ strtmi pc, [r0], -r5, lsr #4 │ │ │ │ vqadd.u8 d15, d18, d7 │ │ │ │ @ instruction: 0xf8d82600 │ │ │ │ - bls 855744 │ │ │ │ + bls 855744 │ │ │ │ mrscs r2, SP_svc │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ svclt 0x00c84599 │ │ │ │ @ instruction: 0xf8cb429a │ │ │ │ stclle 0, cr1, [r3] │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ blge 4517f4 │ │ │ │ @@ -162567,22 +162567,22 @@ │ │ │ │ blpl 66ce48 │ │ │ │ bleq 12ad0ac │ │ │ │ blvc 22cff0 │ │ │ │ svclt 0x0000e686 │ │ │ │ rsbseq sp, lr, r6, lsl #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq sp, lr, r4, asr #9 │ │ │ │ - rsbseq lr, r3, ip, lsr #9 │ │ │ │ - rsbseq ip, r3, r8, asr #25 │ │ │ │ - @ instruction: 0x0073e494 │ │ │ │ - ldrhteq ip, [r3], #-192 @ 0xffffff40 │ │ │ │ - ldrshteq lr, [r3], #-52 @ 0xffffffcc │ │ │ │ - rsbseq ip, r3, r0, lsl ip │ │ │ │ - rsbseq lr, r3, ip, lsr #6 │ │ │ │ - rsbseq ip, r3, r8, asr #22 │ │ │ │ + ldrhteq lr, [r3], #-68 @ 0xffffffbc │ │ │ │ + ldrsbteq ip, [r3], #-192 @ 0xffffff40 │ │ │ │ + @ instruction: 0x0073e49c │ │ │ │ + ldrhteq ip, [r3], #-200 @ 0xffffff38 │ │ │ │ + ldrshteq lr, [r3], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq ip, r3, r8, lsl ip │ │ │ │ + rsbseq lr, r3, r4, lsr r3 │ │ │ │ + rsbseq ip, r3, r0, asr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stmibmi r9!, {r0, r1, r3, r7, r9, sl, lr} │ │ │ │ addslt r4, r3, r9, lsr #23 │ │ │ │ @ instruction: 0x46044479 │ │ │ │ @@ -162706,15 +162706,15 @@ │ │ │ │ stmdals r9, {r0, r1, r2, ip, pc} │ │ │ │ stmdage lr, {r2, ip, pc} │ │ │ │ strtmi r9, [r0], -r6 │ │ │ │ @ instruction: 0x670ee9d5 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ strls r6, [r1], -lr, ror #16 │ │ │ │ strls r6, [r0, #-2541] @ 0xfffff613 │ │ │ │ - blx 86fa2a │ │ │ │ + blx 86fa2a │ │ │ │ @ instruction: 0xd12a2801 │ │ │ │ blls 7d9674 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00c84543 │ │ │ │ stcle 5, cr4, [r8, #748] @ 0x2ec │ │ │ │ andcs r6, r0, #2637824 @ 0x284000 │ │ │ │ @ instruction: 0xf0dd6860 │ │ │ │ @@ -162751,23 +162751,23 @@ │ │ │ │ ldrdvs pc, [ip], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf75fe6f0 │ │ │ │ stmdacs r0, {r1, r2, r5, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ ldrdcs fp, [r0, -r4] │ │ │ │ strbt r2, [r7], r1, lsl #2 │ │ │ │ rsbseq sp, lr, r4, asr #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq lr, r3, r6, lsl #3 │ │ │ │ - rsbseq ip, r3, r2, lsr #19 │ │ │ │ - rsbseq lr, r3, lr, ror #2 │ │ │ │ - rsbseq ip, r3, sl, lsl #19 │ │ │ │ + rsbseq lr, r3, lr, lsl #3 │ │ │ │ + rsbseq ip, r3, sl, lsr #19 │ │ │ │ + rsbseq lr, r3, r6, ror r1 │ │ │ │ + @ instruction: 0x0073c992 │ │ │ │ @ instruction: 0x007ed090 │ │ │ │ - ldrsbteq lr, [r3], #-8 │ │ │ │ - ldrshteq ip, [r3], #-132 @ 0xffffff7c │ │ │ │ - rsbseq lr, r3, lr, lsl r0 │ │ │ │ - rsbseq ip, r3, sl, lsr r8 │ │ │ │ + rsbseq lr, r3, r0, ror #1 │ │ │ │ + ldrshteq ip, [r3], #-140 @ 0xffffff74 │ │ │ │ + rsbseq lr, r3, r6, lsr #32 │ │ │ │ + rsbseq ip, r3, r2, asr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3ecfc4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ strmi fp, [r1], r5, lsr #1 │ │ │ │ blgt 10ed5e0 │ │ │ │ @@ -163003,18 +163003,18 @@ │ │ │ │ ldrb pc, [r8], -r9, lsr #17 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rscsmi r6, r8, r0, lsl #20 │ │ │ │ rsbseq ip, lr, ip, asr #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq ip, lr, ip, lsl #29 │ │ │ │ - ldrshteq sp, [r3], #-234 @ 0xffffff16 │ │ │ │ - ldrhteq sl, [r3], #-38 @ 0xffffffda │ │ │ │ - rsbseq sp, r3, ip, lsl #24 │ │ │ │ - ldrshteq sp, [r3], #-188 @ 0xffffff44 │ │ │ │ + rsbseq sp, r3, r2, lsl #30 │ │ │ │ + ldrhteq sl, [r3], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq sp, r3, r4, lsl ip │ │ │ │ + rsbseq sp, r3, r4, lsl #24 │ │ │ │ ldrdcc pc, [ip, -fp]! │ │ │ │ @ instruction: 0xf6ff2b00 │ │ │ │ strbmi sl, [r8], -sp, asr #29 │ │ │ │ ldrbmi r9, [sl], -r9, lsl #18 │ │ │ │ vext.8 d15, d20, d11, #0 │ │ │ │ blvc ff0ed9b8 │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ @@ -163044,15 +163044,15 @@ │ │ │ │ blls 77a40c │ │ │ │ blvs ed5c0 │ │ │ │ biceq lr, r2, #3072 @ 0xc00 │ │ │ │ blvc ed5b4 │ │ │ │ blvc 26d79c │ │ │ │ blvc ed57c │ │ │ │ stmdblt fp!, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ - blls 8583ac │ │ │ │ + blls 8583ac │ │ │ │ eorcs pc, r1, r3, asr #16 │ │ │ │ movwls r1, #56395 @ 0xdc4b │ │ │ │ @ instruction: 0xf1089b0b │ │ │ │ bls 3b3fa8 │ │ │ │ movwls r3, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf47f429a │ │ │ │ @ instruction: 0xf8ddae5c │ │ │ │ @@ -163400,34 +163400,34 @@ │ │ │ │ @ instruction: 0x46414818 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r0], {101} @ 0x65 │ │ │ │ @ instruction: 0xf04f4816 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 7, cr15, [sl, #-404]! @ 0xfffffe6c │ │ │ │ svclt 0x0000e7b8 │ │ │ │ - ldrshteq sp, [r3], #-114 @ 0xffffff8e │ │ │ │ - rsbseq sp, r3, r8, lsr #15 │ │ │ │ - rsbseq sp, r3, ip, ror #13 │ │ │ │ - rsbseq fp, r3, r8, lsl #30 │ │ │ │ - rsbseq sp, r3, r8, lsr #13 │ │ │ │ - rsbseq fp, r3, r4, asr #29 │ │ │ │ - rsbseq sp, r3, r4, ror #12 │ │ │ │ - rsbseq fp, r3, r0, lsl #29 │ │ │ │ - rsbseq sp, r3, r8, asr #12 │ │ │ │ - rsbseq fp, r3, r2, ror #28 │ │ │ │ - rsbseq sp, r3, r8, lsr #12 │ │ │ │ - rsbseq fp, r3, r2, asr #28 │ │ │ │ - rsbseq sp, r3, lr, lsl #12 │ │ │ │ - rsbseq fp, r3, r8, lsr #28 │ │ │ │ - ldrshteq sp, [r3], #-84 @ 0xffffffac │ │ │ │ - rsbseq fp, r3, lr, lsl #28 │ │ │ │ - ldrsbteq sp, [r3], #-90 @ 0xffffffa6 │ │ │ │ - ldrshteq fp, [r3], #-212 @ 0xffffff2c │ │ │ │ - ldrhteq sp, [r3], #-92 @ 0xffffffa4 │ │ │ │ - ldrsbteq fp, [r3], #-214 @ 0xffffff2a │ │ │ │ + ldrshteq sp, [r3], #-122 @ 0xffffff86 │ │ │ │ + ldrhteq sp, [r3], #-112 @ 0xffffff90 │ │ │ │ + ldrshteq sp, [r3], #-100 @ 0xffffff9c │ │ │ │ + rsbseq fp, r3, r0, lsl pc │ │ │ │ + ldrhteq sp, [r3], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq fp, r3, ip, asr #29 │ │ │ │ + rsbseq sp, r3, ip, ror #12 │ │ │ │ + rsbseq fp, r3, r8, lsl #29 │ │ │ │ + rsbseq sp, r3, r0, asr r6 │ │ │ │ + rsbseq fp, r3, sl, ror #28 │ │ │ │ + rsbseq sp, r3, r0, lsr r6 │ │ │ │ + rsbseq fp, r3, sl, asr #28 │ │ │ │ + rsbseq sp, r3, r6, lsl r6 │ │ │ │ + rsbseq fp, r3, r0, lsr lr │ │ │ │ + ldrshteq sp, [r3], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq fp, r3, r6, lsl lr │ │ │ │ + rsbseq sp, r3, r2, ror #11 │ │ │ │ + ldrshteq fp, [r3], #-220 @ 0xffffff24 │ │ │ │ + rsbseq sp, r3, r4, asr #11 │ │ │ │ + ldrsbteq fp, [r3], #-222 @ 0xffffff22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec09764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ addlt r2, pc, r8, lsr sl @ │ │ │ │ bcc df08f0 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -164079,166 +164079,166 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xfff4f764 │ │ │ │ bllt 1570f94 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq ip, lr, r6, lsl #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sp, r3, r4, lsl #10 │ │ │ │ + rsbseq sp, r3, ip, lsl #10 │ │ │ │ @ instruction: 0xfffec94d │ │ │ │ - ldrsbteq r9, [r3], #-136 @ 0xffffff78 │ │ │ │ - rsbseq sp, r3, r4, lsl #14 │ │ │ │ + rsbseq r9, r3, r0, ror #17 │ │ │ │ + rsbseq sp, r3, ip, lsl #14 │ │ │ │ @ instruction: 0xfffec897 │ │ │ │ @ instruction: 0xfffeb7cf │ │ │ │ @ instruction: 0xfffeb899 │ │ │ │ @ instruction: 0xfffeb75d │ │ │ │ - rsbseq sp, r3, r4, lsl r7 │ │ │ │ - rsbseq sp, r3, r8, lsl #9 │ │ │ │ - rsbseq fp, r3, r2, lsr #25 │ │ │ │ + rsbseq sp, r3, ip, lsl r7 │ │ │ │ + @ instruction: 0x0073d490 │ │ │ │ + rsbseq fp, r3, sl, lsr #25 │ │ │ │ ldrhteq ip, [lr], #-56 @ 0xffffffc8 │ │ │ │ @ instruction: 0xfffef679 │ │ │ │ andeq r0, r0, r7, lsr #26 │ │ │ │ @ instruction: 0xfffec5a3 │ │ │ │ - rsbseq sp, r3, lr, lsl r4 │ │ │ │ - rsbseq fp, r3, r8, lsr ip │ │ │ │ - rsbseq sp, r3, r0, lsl #8 │ │ │ │ - rsbseq fp, r3, sl, lsl ip │ │ │ │ - rsbseq sp, r3, r2, ror #7 │ │ │ │ - ldrshteq fp, [r3], #-188 @ 0xffffff44 │ │ │ │ + rsbseq sp, r3, r6, lsr #8 │ │ │ │ + rsbseq fp, r3, r0, asr #24 │ │ │ │ + rsbseq sp, r3, r8, lsl #8 │ │ │ │ + rsbseq fp, r3, r2, lsr #24 │ │ │ │ + rsbseq sp, r3, sl, ror #7 │ │ │ │ + rsbseq fp, r3, r4, lsl #24 │ │ │ │ @ instruction: 0xfffec731 │ │ │ │ @ instruction: 0xfffef001 │ │ │ │ - @ instruction: 0x0073d39c │ │ │ │ - ldrhteq fp, [r3], #-182 @ 0xffffff4a │ │ │ │ - rsbseq sp, r3, lr, ror r3 │ │ │ │ - @ instruction: 0x0073bb98 │ │ │ │ + rsbseq sp, r3, r4, lsr #7 │ │ │ │ + ldrhteq fp, [r3], #-190 @ 0xffffff42 │ │ │ │ + rsbseq sp, r3, r6, lsl #7 │ │ │ │ + rsbseq fp, r3, r0, lsr #23 │ │ │ │ @ instruction: 0xfffeeef5 │ │ │ │ - rsbseq sp, r3, ip, asr #6 │ │ │ │ - rsbseq fp, r3, r6, ror #22 │ │ │ │ + rsbseq sp, r3, r4, asr r3 │ │ │ │ + rsbseq fp, r3, lr, ror #22 │ │ │ │ @ instruction: 0xfffec31b │ │ │ │ - rsbseq sp, r3, sl, lsl r3 │ │ │ │ - rsbseq fp, r3, r4, lsr fp │ │ │ │ + rsbseq sp, r3, r2, lsr #6 │ │ │ │ + rsbseq fp, r3, ip, lsr fp │ │ │ │ @ instruction: 0xffff41bd │ │ │ │ - rsbseq sp, r3, r8, ror #5 │ │ │ │ - rsbseq fp, r3, r2, lsl #22 │ │ │ │ - rsbseq sp, r3, r6, asr #5 │ │ │ │ - ldrsbteq fp, [r3], #-174 @ 0xffffff52 │ │ │ │ - rsbseq sp, r3, r2, lsr #5 │ │ │ │ - ldrsbteq sp, [r3], #-74 @ 0xffffffb6 │ │ │ │ + ldrshteq sp, [r3], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq fp, r3, sl, lsl #22 │ │ │ │ + rsbseq sp, r3, lr, asr #5 │ │ │ │ + rsbseq fp, r3, r6, ror #21 │ │ │ │ + rsbseq sp, r3, sl, lsr #5 │ │ │ │ + rsbseq sp, r3, r2, ror #9 │ │ │ │ @ instruction: 0xffff100f │ │ │ │ - rsbseq sp, r3, r2, ror r2 │ │ │ │ - rsbseq fp, r3, ip, lsl #21 │ │ │ │ + rsbseq sp, r3, sl, ror r2 │ │ │ │ + @ instruction: 0x0073ba94 │ │ │ │ @ instruction: 0xfffec321 │ │ │ │ - rsbseq sp, r3, r0, asr #4 │ │ │ │ - rsbseq fp, r3, sl, asr sl │ │ │ │ + rsbseq sp, r3, r8, asr #4 │ │ │ │ + rsbseq fp, r3, r2, ror #20 │ │ │ │ @ instruction: 0xfffec253 │ │ │ │ - rsbseq sp, r3, lr, lsl #4 │ │ │ │ - rsbseq fp, r3, r8, lsr #20 │ │ │ │ + rsbseq sp, r3, r6, lsl r2 │ │ │ │ + rsbseq fp, r3, r0, lsr sl │ │ │ │ @ instruction: 0xfffec1a1 │ │ │ │ - ldrsbteq sp, [r3], #-24 @ 0xffffffe8 │ │ │ │ - ldrshteq fp, [r3], #-146 @ 0xffffff6e │ │ │ │ + rsbseq sp, r3, r0, ror #3 │ │ │ │ + ldrshteq fp, [r3], #-154 @ 0xffffff66 │ │ │ │ @ instruction: 0xfffeaa3b │ │ │ │ - rsbseq sp, r3, r6, lsr #3 │ │ │ │ - rsbseq fp, r3, r0, asr #19 │ │ │ │ + rsbseq sp, r3, lr, lsr #3 │ │ │ │ + rsbseq fp, r3, r8, asr #19 │ │ │ │ @ instruction: 0xfffecef9 │ │ │ │ - rsbseq sp, r3, r4, ror r1 │ │ │ │ - rsbseq fp, r3, lr, lsl #19 │ │ │ │ + rsbseq sp, r3, ip, ror r1 │ │ │ │ + @ instruction: 0x0073b996 │ │ │ │ @ instruction: 0xfffebeb3 │ │ │ │ - rsbseq sp, r3, r2, asr #2 │ │ │ │ - rsbseq fp, r3, ip, asr r9 │ │ │ │ + rsbseq sp, r3, sl, asr #2 │ │ │ │ + rsbseq fp, r3, r4, ror #18 │ │ │ │ @ instruction: 0xfffef8e5 │ │ │ │ - rsbseq sp, r3, r0, lsl r1 │ │ │ │ - rsbseq fp, r3, sl, lsr #18 │ │ │ │ + rsbseq sp, r3, r8, lsl r1 │ │ │ │ + rsbseq fp, r3, r2, lsr r9 │ │ │ │ andeq r0, r0, fp, lsr #31 │ │ │ │ - ldrsbteq sp, [r3], #-14 │ │ │ │ - ldrshteq fp, [r3], #-136 @ 0xffffff78 │ │ │ │ + rsbseq sp, r3, r6, ror #1 │ │ │ │ + rsbseq fp, r3, r0, lsl #18 │ │ │ │ @ instruction: 0xffffa037 │ │ │ │ - rsbseq sp, r3, r4, lsr #1 │ │ │ │ - ldrhteq fp, [r3], #-142 @ 0xffffff72 │ │ │ │ + rsbseq sp, r3, ip, lsr #1 │ │ │ │ + rsbseq fp, r3, r6, asr #17 │ │ │ │ @ instruction: 0xfffeb843 │ │ │ │ - rsbseq sp, r3, r2, ror r0 │ │ │ │ - rsbseq fp, r3, ip, lsl #17 │ │ │ │ + rsbseq sp, r3, sl, ror r0 │ │ │ │ + @ instruction: 0x0073b894 │ │ │ │ @ instruction: 0xfffedd1b │ │ │ │ - rsbseq sp, r3, r8, lsr r0 │ │ │ │ - rsbseq fp, r3, r2, asr r8 │ │ │ │ + rsbseq sp, r3, r0, asr #32 │ │ │ │ + rsbseq fp, r3, sl, asr r8 │ │ │ │ @ instruction: 0xfffeb4bf │ │ │ │ - rsbseq sp, r3, r6 │ │ │ │ - rsbseq fp, r3, r0, lsr #16 │ │ │ │ + rsbseq sp, r3, lr │ │ │ │ + rsbseq fp, r3, r8, lsr #16 │ │ │ │ @ instruction: 0xffffed49 │ │ │ │ @ instruction: 0xffffe97d │ │ │ │ - rsbseq ip, r3, r0, asr #31 │ │ │ │ - ldrsbteq fp, [r3], #-122 @ 0xffffff86 │ │ │ │ + rsbseq ip, r3, r8, asr #31 │ │ │ │ + rsbseq fp, r3, r2, ror #15 │ │ │ │ @ instruction: 0xfffeef9f │ │ │ │ - rsbseq ip, r3, lr, lsl #31 │ │ │ │ - rsbseq fp, r3, r8, lsr #15 │ │ │ │ + @ instruction: 0x0073cf96 │ │ │ │ + ldrhteq fp, [r3], #-112 @ 0xffffff90 │ │ │ │ @ instruction: 0xfffeb1cd │ │ │ │ - rsbseq ip, r3, ip, asr pc │ │ │ │ - rsbseq fp, r3, r6, ror r7 │ │ │ │ + rsbseq ip, r3, r4, ror #30 │ │ │ │ + rsbseq fp, r3, lr, ror r7 │ │ │ │ @ instruction: 0xfffef6af │ │ │ │ - rsbseq ip, r3, sl, lsr #30 │ │ │ │ - rsbseq fp, r3, r4, asr #14 │ │ │ │ + rsbseq ip, r3, r2, lsr pc │ │ │ │ + rsbseq fp, r3, ip, asr #14 │ │ │ │ @ instruction: 0xfffef62d │ │ │ │ - ldrshteq ip, [r3], #-232 @ 0xffffff18 │ │ │ │ - rsbseq fp, r3, r2, lsl r7 │ │ │ │ - rsbseq ip, r3, r0, lsr r3 │ │ │ │ - @ instruction: 0x0073929a │ │ │ │ + rsbseq ip, r3, r0, lsl #30 │ │ │ │ + rsbseq fp, r3, sl, lsl r7 │ │ │ │ + rsbseq ip, r3, r8, lsr r3 │ │ │ │ + rsbseq r9, r3, r2, lsr #5 │ │ │ │ andeq r0, r0, r5, ror #19 │ │ │ │ - ldrhteq sp, [r3], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq sp, r3, r8, asr #2 │ │ │ │ - rsbseq ip, r3, r4, ror lr │ │ │ │ - rsbseq fp, r3, lr, lsl #13 │ │ │ │ - rsbseq ip, r3, r6, asr lr │ │ │ │ - rsbseq fp, r3, r0, ror r6 │ │ │ │ - rsbseq sp, r3, lr, ror #2 │ │ │ │ - ldrshteq sp, [r3], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq ip, r3, sl, lsl #28 │ │ │ │ - rsbseq fp, r3, r4, lsr #12 │ │ │ │ - ldrsbteq sp, [r3], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq sp, r3, r4, lsr r2 │ │ │ │ - ldrhteq ip, [r3], #-222 @ 0xffffff22 │ │ │ │ - ldrsbteq fp, [r3], #-88 @ 0xffffffa8 │ │ │ │ - ldrshteq sl, [r3], #-108 @ 0xffffff94 │ │ │ │ - rsbseq sp, r3, ip, lsl #4 │ │ │ │ - rsbseq ip, r3, lr, ror #26 │ │ │ │ - rsbseq fp, r3, r8, lsl #11 │ │ │ │ - rsbseq sp, r3, r6, ror #3 │ │ │ │ - rsbseq sl, r3, sl, lsl #14 │ │ │ │ - rsbseq ip, r3, r2, lsr #26 │ │ │ │ - rsbseq fp, r3, lr, lsr r5 │ │ │ │ - rsbseq sp, r3, r8, asr #3 │ │ │ │ - rsbseq sl, r3, lr, lsr r7 │ │ │ │ - ldrsbteq ip, [r3], #-206 @ 0xffffff32 │ │ │ │ - ldrshteq fp, [r3], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq sp, r3, r8, lsr #3 │ │ │ │ - rsbseq sl, r3, sl, asr r7 │ │ │ │ - @ instruction: 0x0073cc9a │ │ │ │ - ldrhteq fp, [r3], #-70 @ 0xffffffba │ │ │ │ - rsbseq sp, r3, lr, lsl #3 │ │ │ │ - ldrsbteq sp, [r3], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq ip, r3, r0, ror #24 │ │ │ │ - rsbseq fp, r3, ip, ror r4 │ │ │ │ rsbseq sp, r3, r2, asr #3 │ │ │ │ - rsbseq sp, r3, ip, ror #3 │ │ │ │ - rsbseq ip, r3, r4, lsr #24 │ │ │ │ - rsbseq fp, r3, r0, asr #8 │ │ │ │ - ldrsbteq sp, [r3], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq sp, r3, ip, lsl r2 │ │ │ │ - rsbseq ip, r3, r8, ror #23 │ │ │ │ - rsbseq fp, r3, r4, lsl #8 │ │ │ │ - rsbseq sp, r3, r2, lsl #4 │ │ │ │ - rsbseq r7, r3, r2, asr r1 │ │ │ │ - rsbseq ip, r3, r8, lsr #23 │ │ │ │ - rsbseq fp, r3, r4, asr #7 │ │ │ │ - rsbseq r7, r3, lr, ror r1 │ │ │ │ - rsbseq sp, r3, r8, ror #3 │ │ │ │ - rsbseq ip, r3, ip, ror #22 │ │ │ │ - rsbseq fp, r3, r8, lsl #7 │ │ │ │ - ldrsbteq sp, [r3], #-22 @ 0xffffffea │ │ │ │ + rsbseq sp, r3, r0, asr r1 │ │ │ │ + rsbseq ip, r3, ip, ror lr │ │ │ │ + @ instruction: 0x0073b696 │ │ │ │ + rsbseq ip, r3, lr, asr lr │ │ │ │ + rsbseq fp, r3, r8, ror r6 │ │ │ │ + rsbseq sp, r3, r6, ror r1 │ │ │ │ rsbseq sp, r3, r0, lsl #4 │ │ │ │ - rsbseq ip, r3, lr, lsr #22 │ │ │ │ - rsbseq fp, r3, sl, asr #6 │ │ │ │ + rsbseq ip, r3, r2, lsl lr │ │ │ │ + rsbseq fp, r3, ip, lsr #12 │ │ │ │ + rsbseq sp, r3, r6, ror #3 │ │ │ │ + rsbseq sp, r3, ip, lsr r2 │ │ │ │ + rsbseq ip, r3, r6, asr #27 │ │ │ │ + rsbseq fp, r3, r0, ror #11 │ │ │ │ + rsbseq sl, r3, r4, lsl #14 │ │ │ │ + rsbseq sp, r3, r4, lsl r2 │ │ │ │ + rsbseq ip, r3, r6, ror sp │ │ │ │ + @ instruction: 0x0073b590 │ │ │ │ + rsbseq sp, r3, lr, ror #3 │ │ │ │ + rsbseq sl, r3, r2, lsl r7 │ │ │ │ + rsbseq ip, r3, sl, lsr #26 │ │ │ │ + rsbseq fp, r3, r6, asr #10 │ │ │ │ + ldrsbteq sp, [r3], #-16 │ │ │ │ + rsbseq sl, r3, r6, asr #14 │ │ │ │ + rsbseq ip, r3, r6, ror #25 │ │ │ │ + rsbseq fp, r3, r2, lsl #10 │ │ │ │ + ldrhteq sp, [r3], #-16 │ │ │ │ + rsbseq sl, r3, r2, ror #14 │ │ │ │ + rsbseq ip, r3, r2, lsr #25 │ │ │ │ + ldrhteq fp, [r3], #-78 @ 0xffffffb2 │ │ │ │ + @ instruction: 0x0073d196 │ │ │ │ + rsbseq sp, r3, r0, ror #3 │ │ │ │ + rsbseq ip, r3, r8, ror #24 │ │ │ │ + rsbseq fp, r3, r4, lsl #9 │ │ │ │ + rsbseq sp, r3, sl, asr #3 │ │ │ │ + ldrshteq sp, [r3], #-20 @ 0xffffffec │ │ │ │ + rsbseq ip, r3, ip, lsr #24 │ │ │ │ + rsbseq fp, r3, r8, asr #8 │ │ │ │ + rsbseq sp, r3, r6, ror #3 │ │ │ │ + rsbseq sp, r3, r4, lsr #4 │ │ │ │ + ldrshteq ip, [r3], #-176 @ 0xffffff50 │ │ │ │ + rsbseq fp, r3, ip, lsl #8 │ │ │ │ + rsbseq sp, r3, sl, lsl #4 │ │ │ │ + rsbseq r7, r3, sl, asr r1 │ │ │ │ + ldrhteq ip, [r3], #-176 @ 0xffffff50 │ │ │ │ + rsbseq fp, r3, ip, asr #7 │ │ │ │ + rsbseq r7, r3, r6, lsl #3 │ │ │ │ + ldrshteq sp, [r3], #-16 │ │ │ │ + rsbseq ip, r3, r4, ror fp │ │ │ │ + @ instruction: 0x0073b390 │ │ │ │ + ldrsbteq sp, [r3], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq sp, r3, r8, lsl #4 │ │ │ │ + rsbseq ip, r3, r6, lsr fp │ │ │ │ + rsbseq fp, r3, r2, asr r3 │ │ │ │ @ instruction: 0xf1054a4d │ │ │ │ stmdbmi sp, {r2, r3, r7, r8, r9}^ │ │ │ │ streq lr, [r0], -sp, asr #19 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf07f6602 │ │ │ │ strmi pc, [r4], -r9, lsr #6 │ │ │ │ @@ -164309,34 +164309,34 @@ │ │ │ │ vtst.8 d20, d3, d8 │ │ │ │ ldrbtmi r5, [r8], #-323 @ 0xfffffebd │ │ │ │ @ instruction: 0xf764300c │ │ │ │ ldmdami r6, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 7, 1, cr15, cr14, cr4, {3} │ │ │ │ ldmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbseq ip, r3, r4, ror pc │ │ │ │ - rsbseq ip, r3, r2, lsr #31 │ │ │ │ - rsbseq ip, r3, lr, ror r8 │ │ │ │ - @ instruction: 0x0073b09a │ │ │ │ - rsbseq ip, r3, r8, lsl #31 │ │ │ │ - rsbseq sp, r3, r2, lsr #32 │ │ │ │ - rsbseq ip, r3, r2, asr #16 │ │ │ │ - rsbseq fp, r3, lr, asr r0 │ │ │ │ - rsbseq sp, r3, r0, lsl r0 │ │ │ │ - rsbseq sp, r3, sl, lsr #1 │ │ │ │ - rsbseq ip, r3, r6, lsl #16 │ │ │ │ - rsbseq fp, r3, r2, lsr #32 │ │ │ │ - @ instruction: 0x0073d098 │ │ │ │ - rsbseq sp, r3, sl, ror #1 │ │ │ │ - rsbseq ip, r3, sl, asr #15 │ │ │ │ - rsbseq sl, r3, r6, ror #31 │ │ │ │ - ldrsbteq sp, [r3], #-12 │ │ │ │ - rsbseq sp, r3, r6, ror r1 │ │ │ │ - rsbseq ip, r3, r2, lsl #15 │ │ │ │ - @ instruction: 0x0073af9e │ │ │ │ + rsbseq ip, r3, ip, ror pc │ │ │ │ + rsbseq ip, r3, sl, lsr #31 │ │ │ │ + rsbseq ip, r3, r6, lsl #17 │ │ │ │ + rsbseq fp, r3, r2, lsr #1 │ │ │ │ + @ instruction: 0x0073cf90 │ │ │ │ + rsbseq sp, r3, sl, lsr #32 │ │ │ │ + rsbseq ip, r3, sl, asr #16 │ │ │ │ + rsbseq fp, r3, r6, rrx │ │ │ │ + rsbseq sp, r3, r8, lsl r0 │ │ │ │ + ldrhteq sp, [r3], #-2 │ │ │ │ + rsbseq ip, r3, lr, lsl #16 │ │ │ │ + rsbseq fp, r3, sl, lsr #32 │ │ │ │ + rsbseq sp, r3, r0, lsr #1 │ │ │ │ + ldrshteq sp, [r3], #-2 │ │ │ │ + ldrsbteq ip, [r3], #-114 @ 0xffffff8e │ │ │ │ + rsbseq sl, r3, lr, ror #31 │ │ │ │ + rsbseq sp, r3, r4, ror #1 │ │ │ │ + rsbseq sp, r3, lr, ror r1 │ │ │ │ + rsbseq ip, r3, sl, lsl #15 │ │ │ │ + rsbseq sl, r3, r6, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0a59c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -164347,16 +164347,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf764300c │ │ │ │ stmdami r5, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r4, #400] @ 0x190 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq ip, r3, lr, ror #13 │ │ │ │ - rsbseq sl, r3, sl, lsl #30 │ │ │ │ + ldrshteq ip, [r3], #-102 @ 0xffffff9a │ │ │ │ + rsbseq sl, r3, r2, lsl pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi 1b44e40 │ │ │ │ blmi 1b44c74 │ │ │ │ addslt r4, r1, sl, ror r4 │ │ │ │ @@ -164462,26 +164462,26 @@ │ │ │ │ @ instruction: 0xf764300c │ │ │ │ ldmdami r0, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7644478 │ │ │ │ @ instruction: 0xe77afcf1 │ │ │ │ ldmdb ip!, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq fp, lr, r0, lsl #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r3, r0, lsl #21 │ │ │ │ - rsbseq ip, r3, r6, lsr r6 │ │ │ │ - rsbseq sp, r3, r8, asr #32 │ │ │ │ + rsbseq r8, r3, r8, lsl #21 │ │ │ │ + rsbseq ip, r3, lr, lsr r6 │ │ │ │ + rsbseq sp, r3, r0, asr r0 │ │ │ │ rsbseq fp, lr, r6, ror #10 │ │ │ │ - ldrsbteq ip, [r3], #-86 @ 0xffffffaa │ │ │ │ - ldrshteq sl, [r3], #-210 @ 0xffffff2e │ │ │ │ - rsbseq ip, r3, lr, ror r5 │ │ │ │ - @ instruction: 0x0073ad9a │ │ │ │ - rsbseq ip, r3, r4, asr #10 │ │ │ │ - rsbseq sl, r3, r0, ror #26 │ │ │ │ - rsbseq ip, r3, r6, lsr #10 │ │ │ │ - rsbseq ip, r3, r4, lsl pc │ │ │ │ + ldrsbteq ip, [r3], #-94 @ 0xffffffa2 │ │ │ │ + ldrshteq sl, [r3], #-218 @ 0xffffff26 │ │ │ │ + rsbseq ip, r3, r6, lsl #11 │ │ │ │ + rsbseq sl, r3, r2, lsr #27 │ │ │ │ + rsbseq ip, r3, ip, asr #10 │ │ │ │ + rsbseq sl, r3, r8, ror #26 │ │ │ │ + rsbseq ip, r3, lr, lsr #10 │ │ │ │ + rsbseq ip, r3, ip, lsl pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0x46164cd1 │ │ │ │ ldrdlt r4, [r9], r1 @ │ │ │ │ @ instruction: 0x4699447c │ │ │ │ @@ -164691,26 +164691,26 @@ │ │ │ │ ldmdami r1, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7644478 │ │ │ │ strb pc, [lr, r7, lsr #22]! @ │ │ │ │ rsbseq fp, lr, ip, lsl #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq fp, lr, r0, ror #7 │ │ │ │ - ldrhteq ip, [r3], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq ip, r3, sl, lsr r2 │ │ │ │ - rsbseq sl, r3, r6, asr sl │ │ │ │ - rsbseq ip, r3, lr, lsl r2 │ │ │ │ - rsbseq sl, r3, sl, lsr sl │ │ │ │ - rsbseq ip, r3, r2, ror #3 │ │ │ │ - ldrsbteq ip, [r3], #-22 @ 0xffffffea │ │ │ │ - ldrshteq sl, [r3], #-146 @ 0xffffff6e │ │ │ │ - ldrhteq ip, [r3], #-22 @ 0xffffffea │ │ │ │ - ldrsbteq sl, [r3], #-144 @ 0xffffff70 │ │ │ │ - @ instruction: 0x0073c196 │ │ │ │ - ldrhteq sl, [r3], #-144 @ 0xffffff70 │ │ │ │ + rsbseq ip, r3, r4, asr #7 │ │ │ │ + rsbseq ip, r3, r2, asr #4 │ │ │ │ + rsbseq sl, r3, lr, asr sl │ │ │ │ + rsbseq ip, r3, r6, lsr #4 │ │ │ │ + rsbseq sl, r3, r2, asr #20 │ │ │ │ + rsbseq ip, r3, sl, ror #3 │ │ │ │ + ldrsbteq ip, [r3], #-30 @ 0xffffffe2 │ │ │ │ + ldrshteq sl, [r3], #-154 @ 0xffffff66 │ │ │ │ + ldrhteq ip, [r3], #-30 @ 0xffffffe2 │ │ │ │ + ldrsbteq sl, [r3], #-152 @ 0xffffff68 │ │ │ │ + @ instruction: 0x0073c19e │ │ │ │ + ldrhteq sl, [r3], #-152 @ 0xffffff68 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 16ee2c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0xb09d4dd0 │ │ │ │ @ instruction: 0x46934cd0 │ │ │ │ @@ -164919,42 +164919,42 @@ │ │ │ │ @ instruction: 0xf964f764 │ │ │ │ @ instruction: 0xf75de794 │ │ │ │ svclt 0x0000edf0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbseq fp, lr, r4, ror r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, r3, lr, ror #1 │ │ │ │ - ldrshteq ip, [r3], #-172 @ 0xffffff54 │ │ │ │ - @ instruction: 0x0073c09e │ │ │ │ - ldrsbteq fp, [r3], #-254 @ 0xffffff02 │ │ │ │ - ldrshteq sl, [r3], #-122 @ 0xffffff86 │ │ │ │ - rsbseq ip, r3, ip, lsl r0 │ │ │ │ - ldrhteq fp, [r3], #-242 @ 0xffffff0e │ │ │ │ - rsbseq ip, r3, lr, lsl sl │ │ │ │ - rsbseq fp, r3, r6, ror pc │ │ │ │ + ldrshteq ip, [r3], #-6 │ │ │ │ + rsbseq ip, r3, r4, lsl #22 │ │ │ │ + rsbseq ip, r3, r6, lsr #1 │ │ │ │ + rsbseq fp, r3, r6, ror #31 │ │ │ │ + rsbseq sl, r3, r2, lsl #16 │ │ │ │ + rsbseq ip, r3, r4, lsr #32 │ │ │ │ + ldrhteq fp, [r3], #-250 @ 0xffffff06 │ │ │ │ + rsbseq ip, r3, r6, lsr #20 │ │ │ │ + rsbseq fp, r3, lr, ror pc │ │ │ │ ldrhteq sl, [lr], #-234 @ 0xffffff16 │ │ │ │ - rsbseq fp, r3, r8, asr #30 │ │ │ │ - rsbseq sl, r3, r4, ror #14 │ │ │ │ - rsbseq fp, r3, lr, lsr #30 │ │ │ │ - rsbseq ip, r3, sl, ror r9 │ │ │ │ - ldrshteq fp, [r3], #-236 @ 0xffffff14 │ │ │ │ - rsbseq sl, r3, r8, lsl r7 │ │ │ │ - rsbseq fp, r3, r4, ror #29 │ │ │ │ - ldrshteq sl, [r3], #-110 @ 0xffffff92 │ │ │ │ - rsbseq fp, r3, r6, asr #29 │ │ │ │ - rsbseq sl, r3, r0, ror #13 │ │ │ │ - rsbseq fp, r3, sl, lsr #29 │ │ │ │ - rsbseq ip, r3, r4, ror #17 │ │ │ │ - rsbseq fp, r3, r2, asr #28 │ │ │ │ - rsbseq sl, r3, lr, asr r6 │ │ │ │ - rsbseq fp, r3, sl, lsr #28 │ │ │ │ - rsbseq sl, r3, r4, asr #12 │ │ │ │ - rsbseq fp, r3, r0, lsl lr │ │ │ │ - rsbseq sl, r3, sl, lsr #12 │ │ │ │ + rsbseq fp, r3, r0, asr pc │ │ │ │ + rsbseq sl, r3, ip, ror #14 │ │ │ │ + rsbseq fp, r3, r6, lsr pc │ │ │ │ + rsbseq ip, r3, r2, lsl #19 │ │ │ │ + rsbseq fp, r3, r4, lsl #30 │ │ │ │ + rsbseq sl, r3, r0, lsr #14 │ │ │ │ + rsbseq fp, r3, ip, ror #29 │ │ │ │ + rsbseq sl, r3, r6, lsl #14 │ │ │ │ + rsbseq fp, r3, lr, asr #29 │ │ │ │ + rsbseq sl, r3, r8, ror #13 │ │ │ │ + ldrhteq fp, [r3], #-226 @ 0xffffff1e │ │ │ │ + rsbseq ip, r3, ip, ror #17 │ │ │ │ + rsbseq fp, r3, sl, asr #28 │ │ │ │ + rsbseq sl, r3, r6, ror #12 │ │ │ │ + rsbseq fp, r3, r2, lsr lr │ │ │ │ + rsbseq sl, r3, ip, asr #12 │ │ │ │ + rsbseq fp, r3, r8, lsl lr │ │ │ │ + rsbseq sl, r3, r2, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0af44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 5ef3c8 │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ @@ -164976,16 +164976,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf830f764 │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf7644478 │ │ │ │ blls 4b2154 │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq fp, r3, ip, lsl sp │ │ │ │ - rsbseq sl, r3, r8, lsr r5 │ │ │ │ + rsbseq fp, r3, r4, lsr #26 │ │ │ │ + rsbseq sl, r3, r0, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec0afc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r3, #12, 12 @ 0xc00000 │ │ │ │ blx ff870af6 │ │ │ │ @@ -165010,19 +165010,19 @@ │ │ │ │ bicpl pc, ip, r3, asr #4 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe8f763 │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf8a4f764 │ │ │ │ svclt 0x0000e7df │ │ │ │ - ldrhteq r8, [r3], #-2 │ │ │ │ - rsbseq fp, r3, lr, lsr #25 │ │ │ │ - rsbseq sl, r3, sl, asr #9 │ │ │ │ - rsbseq fp, r3, ip, lsl #25 │ │ │ │ - rsbseq fp, r3, r2, ror #25 │ │ │ │ + ldrhteq r8, [r3], #-10 │ │ │ │ + ldrhteq fp, [r3], #-198 @ 0xffffff3a │ │ │ │ + ldrsbteq sl, [r3], #-66 @ 0xffffffbe │ │ │ │ + @ instruction: 0x0073bc94 │ │ │ │ + rsbseq fp, r3, sl, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0b054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d8, d12 │ │ │ │ stmdbmi fp, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165032,17 +165032,17 @@ │ │ │ │ vadd.i8 d20, d3, d7 │ │ │ │ ldrbtmi r5, [r8], #-481 @ 0xfffffe1f │ │ │ │ @ instruction: 0xf763300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7644478 │ │ │ │ andcs pc, r0, r9, ror r8 @ │ │ │ │ ldclt 1, cr2, [r0, #-0] │ │ │ │ - rsbseq r8, r3, r4, lsr #32 │ │ │ │ - rsbseq fp, r3, r6, lsr ip │ │ │ │ - rsbseq fp, r3, ip, lsl #25 │ │ │ │ + rsbseq r8, r3, ip, lsr #32 │ │ │ │ + rsbseq fp, r3, lr, lsr ip │ │ │ │ + @ instruction: 0x0073bc94 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec0b0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r9, sl, lr}^ │ │ │ │ vcgt.u8 d18, d8, d0 │ │ │ │ @@ -165064,19 +165064,19 @@ │ │ │ │ strb r0, [pc, r8]! │ │ │ │ vadd.i8 d20, d3, d8 │ │ │ │ ldrbtmi r5, [r8], #-508 @ 0xfffffe04 │ │ │ │ @ instruction: 0xf763300c │ │ │ │ stmdami r6, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7644478 │ │ │ │ @ instruction: 0xe7f0f837 │ │ │ │ - rsbseq r7, r3, ip, asr #31 │ │ │ │ - rsbseq fp, r3, lr, asr #23 │ │ │ │ - rsbseq ip, r3, r0, ror #12 │ │ │ │ - ldrhteq fp, [r3], #-178 @ 0xffffff4e │ │ │ │ - rsbseq fp, r3, r8, lsl #24 │ │ │ │ + ldrsbteq r7, [r3], #-244 @ 0xffffff0c │ │ │ │ + ldrsbteq fp, [r3], #-182 @ 0xffffff4a │ │ │ │ + rsbseq ip, r3, r8, ror #12 │ │ │ │ + ldrhteq fp, [r3], #-186 @ 0xffffff46 │ │ │ │ + rsbseq fp, r3, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0b12c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d8, d12 │ │ │ │ stmdbmi fp, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165086,17 +165086,17 @@ │ │ │ │ tstpvs sl, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff52f763 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf80ef764 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r7, r3, ip, asr #30 │ │ │ │ - rsbseq fp, r3, r0, ror #22 │ │ │ │ - ldrhteq fp, [r3], #-182 @ 0xffffff4a │ │ │ │ + rsbseq r7, r3, r4, asr pc │ │ │ │ + rsbseq fp, r3, r8, ror #22 │ │ │ │ + ldrhteq fp, [r3], #-190 @ 0xffffff42 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0b17c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d8, d12 │ │ │ │ stmdbmi sl, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165105,17 +165105,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ teqpvs r1, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff2af763 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xffe6f763 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - ldrshteq r7, [r3], #-236 @ 0xffffff14 │ │ │ │ - rsbseq fp, r3, r0, lsl fp │ │ │ │ - rsbseq fp, r3, r6, ror #22 │ │ │ │ + rsbseq r7, r3, r4, lsl #30 │ │ │ │ + rsbseq fp, r3, r8, lsl fp │ │ │ │ + rsbseq fp, r3, lr, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0b1c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d8, d12 │ │ │ │ stmdbmi sl, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165124,17 +165124,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmppvs r8, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff04f763 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xffc0f763 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - ldrhteq r7, [r3], #-224 @ 0xffffff20 │ │ │ │ - rsbseq fp, r3, r4, asr #21 │ │ │ │ - rsbseq fp, r3, sl, lsl fp │ │ │ │ + ldrhteq r7, [r3], #-232 @ 0xffffff18 │ │ │ │ + rsbseq fp, r3, ip, asr #21 │ │ │ │ + rsbseq fp, r3, r2, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0b214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d8, d12 │ │ │ │ ldmdbmi r4, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165152,17 +165152,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xff90f763 │ │ │ │ bleq 1af6dc │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r7, r3, r4, ror #28 │ │ │ │ - rsbseq fp, r3, r4, ror #20 │ │ │ │ - ldrhteq fp, [r3], #-170 @ 0xffffff56 │ │ │ │ + rsbseq r7, r3, ip, ror #28 │ │ │ │ + rsbseq fp, r3, ip, ror #20 │ │ │ │ + rsbseq fp, r3, r2, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0b288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d8, d12 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165181,17 +165181,17 @@ │ │ │ │ @ instruction: 0xff56f763 │ │ │ │ bleq 1ef750 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrshteq r7, [r3], #-208 @ 0xffffff30 │ │ │ │ - ldrshteq fp, [r3], #-144 @ 0xffffff70 │ │ │ │ - rsbseq fp, r3, r6, asr #20 │ │ │ │ + ldrshteq r7, [r3], #-216 @ 0xffffff28 │ │ │ │ + ldrshteq fp, [r3], #-152 @ 0xffffff68 │ │ │ │ + rsbseq fp, r3, lr, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0b300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u8 d20, d8, d12 │ │ │ │ stmdbmi sl, {r0, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75e4479 │ │ │ │ @@ -165200,17 +165200,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ orrsvs pc, r5, r3, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 6, cr15, cr8, cr3, {3} │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xff24f763 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r7, r3, r8, ror sp │ │ │ │ - rsbseq fp, r3, ip, lsl #19 │ │ │ │ - rsbseq ip, r3, sl, asr r4 │ │ │ │ + rsbseq r7, r3, r0, lsl #27 │ │ │ │ + @ instruction: 0x0073b994 │ │ │ │ + rsbseq ip, r3, r2, ror #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec0b34c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmiavs r8, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ vmax.u8 d20, d8, d12 │ │ │ │ stmdbmi lr, {r0, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -165288,25 +165288,25 @@ │ │ │ │ @ instruction: 0x61baf243 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [sl, #396]! @ 0x18c │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7634478 │ │ │ │ @ instruction: 0x4620fe75 │ │ │ │ ldcllt 0, cr11, [r0, #20]! │ │ │ │ - rsbseq r7, r3, r8, lsr #26 │ │ │ │ - ldrhteq fp, [r3], #-130 @ 0xffffff7e │ │ │ │ - rsbseq sl, r3, lr, asr #1 │ │ │ │ - @ instruction: 0x0073b894 │ │ │ │ - ldrhteq sl, [r3], #-0 │ │ │ │ - rsbseq fp, r3, r4, ror r8 │ │ │ │ - rsbseq ip, r3, r2, asr #6 │ │ │ │ - rsbseq fp, r3, sl, asr #16 │ │ │ │ - rsbseq sl, r3, r6, rrx │ │ │ │ - rsbseq fp, r3, r0, lsr r8 │ │ │ │ - rsbseq sl, r3, ip, asr #32 │ │ │ │ + rsbseq r7, r3, r0, lsr sp │ │ │ │ + ldrhteq fp, [r3], #-138 @ 0xffffff76 │ │ │ │ + ldrsbteq sl, [r3], #-6 │ │ │ │ + @ instruction: 0x0073b89c │ │ │ │ + ldrhteq sl, [r3], #-8 │ │ │ │ + rsbseq fp, r3, ip, ror r8 │ │ │ │ + rsbseq ip, r3, sl, asr #6 │ │ │ │ + rsbseq fp, r3, r2, asr r8 │ │ │ │ + rsbseq sl, r3, lr, rrx │ │ │ │ + rsbseq fp, r3, r8, lsr r8 │ │ │ │ + rsbseq sl, r3, r4, asr r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbmi r1!, {r2, r3, r9, sl, lr} │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x46164479 │ │ │ │ @@ -165353,19 +165353,19 @@ │ │ │ │ mvnvs pc, r3, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf763300c │ │ │ │ stmdami r7, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r2, #396]! @ 0x18c │ │ │ │ ldrb r9, [r3, r1, lsl #22] │ │ │ │ - rsbseq r7, r3, ip, lsr #23 │ │ │ │ - rsbseq fp, r3, lr, asr #14 │ │ │ │ - rsbseq r9, r3, sl, ror #30 │ │ │ │ - rsbseq fp, r3, sl, lsr #14 │ │ │ │ - rsbseq r9, r3, r6, asr #30 │ │ │ │ + ldrhteq r7, [r3], #-180 @ 0xffffff4c │ │ │ │ + rsbseq fp, r3, r6, asr r7 │ │ │ │ + rsbseq r9, r3, r2, ror pc │ │ │ │ + rsbseq fp, r3, r2, lsr r7 │ │ │ │ + rsbseq r9, r3, lr, asr #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbtcs pc, [r8], #129 @ 0x81 @ │ │ │ │ vldrle s5, [r8, #-0] │ │ │ │ @ instruction: 0xf04f6843 │ │ │ │ ldmib r1, {sl, fp}^ │ │ │ │ strlt r0, [r0, #-298] @ 0xfffffed6 │ │ │ │ cdpvs 5, 10, cr15, cr14, cr3, {0} │ │ │ │ @@ -165638,15 +165638,15 @@ │ │ │ │ blx 4f03cc │ │ │ │ ldc 12, cr13, [r0, #776] @ 0x308 │ │ │ │ strb r7, [r1, r0, lsr #22] │ │ │ │ blcc 1700e0 │ │ │ │ @ instruction: 0x3101f891 │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ smlabbcc r1, r1, r8, pc @ │ │ │ │ - blcc 86fe28 │ │ │ │ + blcc 86fe28 │ │ │ │ @ instruction: 0xf891bd00 │ │ │ │ stc 1, cr3, [r1, #4] │ │ │ │ @ instruction: 0xf0433b1e │ │ │ │ @ instruction: 0xf8810304 │ │ │ │ ldrbmi r3, [r0, -r1, lsl #2]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -166308,21 +166308,21 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7624478 │ │ │ │ @ instruction: 0xf04ffe77 │ │ │ │ @ instruction: 0xe79d30ff │ │ │ │ bl f3008 │ │ │ │ rsbseq r9, lr, r6, lsr #18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x0073b498 │ │ │ │ + rsbseq fp, r3, r0, lsr #9 │ │ │ │ @ instruction: 0xfffff9a7 │ │ │ │ - rsbseq fp, r3, r6, asr r4 │ │ │ │ + rsbseq fp, r3, lr, asr r4 │ │ │ │ rsbseq r9, lr, r8, lsr #16 │ │ │ │ andeq r0, r0, r3, lsr #1 │ │ │ │ - rsbseq fp, r3, sl, asr #6 │ │ │ │ - rsbseq r9, r3, r0, asr r0 │ │ │ │ + rsbseq fp, r3, r2, asr r3 │ │ │ │ + rsbseq r9, r3, r8, asr r0 │ │ │ │ ldrdcc pc, [r8], r0 @ │ │ │ │ @ instruction: 0xf853b530 │ │ │ │ @ instruction: 0xf8530021 │ │ │ │ @ instruction: 0xf8904022 │ │ │ │ @ instruction: 0xf8943180 │ │ │ │ blcs 10ad8d4 │ │ │ │ @ instruction: 0xf1bed807 │ │ │ │ @@ -166569,18 +166569,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fec7342a │ │ │ │ stmdbls r3, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7624478 │ │ │ │ blls 1b4850 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq sl, r3, lr, asr #30 │ │ │ │ - rsbseq r8, r3, r6, asr ip │ │ │ │ - rsbseq sl, r3, ip, lsr #30 │ │ │ │ - rsbseq r8, r3, r4, lsr ip │ │ │ │ + rsbseq sl, r3, r6, asr pc │ │ │ │ + rsbseq r8, r3, lr, asr ip │ │ │ │ + rsbseq sl, r3, r4, lsr pc │ │ │ │ + rsbseq r8, r3, ip, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0c8cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ stmdavs r3, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf503b084 │ │ │ │ ldc 3, cr6, [r2, #696] @ 0x2b8 │ │ │ │ @@ -166626,18 +166626,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff350e │ │ │ │ stmdbls r3, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7624478 │ │ │ │ blls 1b476c │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq sl, r3, sl, ror #28 │ │ │ │ - rsbseq r8, r3, r2, ror fp │ │ │ │ - rsbseq sl, r3, r8, asr #28 │ │ │ │ - rsbseq r8, r3, r0, asr fp │ │ │ │ + rsbseq sl, r3, r2, ror lr │ │ │ │ + rsbseq r8, r3, sl, ror fp │ │ │ │ + rsbseq sl, r3, r0, asr lr │ │ │ │ + rsbseq r8, r3, r8, asr fp │ │ │ │ ldrsbtcc pc, [r4], #129 @ 0x81 @ │ │ │ │ blle 1061fc │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec0c9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @@ -166697,21 +166697,21 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], fp │ │ │ │ ldrbtmi r7, [r8], #-500 @ 0xfffffe0c │ │ │ │ @ instruction: 0xf762300c │ │ │ │ stmdami r9, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7624478 │ │ │ │ strb pc, [r0, r5, ror #22]! @ │ │ │ │ - rsbseq sl, r3, r6, asr #27 │ │ │ │ - rsbseq sl, r3, r2, ror #26 │ │ │ │ - rsbseq r8, r3, r8, ror #20 │ │ │ │ - rsbseq sl, r3, r2, asr #26 │ │ │ │ - rsbseq r8, r3, r8, asr #20 │ │ │ │ - rsbseq sl, r3, r6, lsr #26 │ │ │ │ - rsbseq r8, r3, ip, lsr #20 │ │ │ │ + rsbseq sl, r3, lr, asr #27 │ │ │ │ + rsbseq sl, r3, sl, ror #26 │ │ │ │ + rsbseq r8, r3, r0, ror sl │ │ │ │ + rsbseq sl, r3, sl, asr #26 │ │ │ │ + rsbseq r8, r3, r0, asr sl │ │ │ │ + rsbseq sl, r3, lr, lsr #26 │ │ │ │ + rsbseq r8, r3, r4, lsr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r0], pc, lsl #1 │ │ │ │ @ instruction: 0x46044a78 │ │ │ │ @ instruction: 0x468a4f78 │ │ │ │ @@ -166831,26 +166831,26 @@ │ │ │ │ @ instruction: 0xf9a4f762 │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1873848 │ │ │ │ @ instruction: 0xf75be7ef │ │ │ │ svclt 0x0000eeea │ │ │ │ rsbseq r9, lr, lr, lsl #2 │ │ │ │ - ldrhteq sl, [r3], #-198 @ 0xffffff3a │ │ │ │ + ldrhteq sl, [r3], #-206 @ 0xffffff32 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sl, r3, ip, lsl #23 │ │ │ │ + @ instruction: 0x0073ab94 │ │ │ │ ldrhteq r8, [lr], #-254 @ 0xffffff02 │ │ │ │ - rsbseq sl, r3, r8, ror #22 │ │ │ │ - rsbseq r8, r3, r0, ror r8 │ │ │ │ - rsbseq sl, r3, lr, asr #22 │ │ │ │ - rsbseq r8, r3, r6, asr r8 │ │ │ │ - rsbseq sl, r3, r6, lsr fp │ │ │ │ - rsbseq r8, r3, ip, lsr r8 │ │ │ │ - rsbseq sl, r3, r8, lsl fp │ │ │ │ - rsbseq r8, r3, lr, lsl r8 │ │ │ │ + rsbseq sl, r3, r0, ror fp │ │ │ │ + rsbseq r8, r3, r8, ror r8 │ │ │ │ + rsbseq sl, r3, r6, asr fp │ │ │ │ + rsbseq r8, r3, lr, asr r8 │ │ │ │ + rsbseq sl, r3, lr, lsr fp │ │ │ │ + rsbseq r8, r3, r4, asr #16 │ │ │ │ + rsbseq sl, r3, r0, lsr #22 │ │ │ │ + rsbseq r8, r3, r6, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0cd04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fedd │ │ │ │ @@ -166861,16 +166861,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf762300c │ │ │ │ stmdami r5, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx 8f38c4 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - @ instruction: 0x0073aa9a │ │ │ │ - rsbseq r8, r3, r2, lsr #15 │ │ │ │ + rsbseq sl, r3, r2, lsr #21 │ │ │ │ + rsbseq r8, r3, sl, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0cd54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603feb5 │ │ │ │ @@ -166881,16 +166881,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf762300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf9f8f762 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq sl, r3, sl, asr #20 │ │ │ │ - rsbseq r8, r3, r2, asr r7 │ │ │ │ + rsbseq sl, r3, r2, asr sl │ │ │ │ + rsbseq r8, r3, sl, asr r7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 17105c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [sp], -r1, lsl #13 │ │ │ │ bcs c7410 │ │ │ │ @@ -167229,20 +167229,20 @@ │ │ │ │ ldrbt r9, [r9], -r0, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ mcrls 6, 7, r5, cr7, cr6, {0} │ │ │ │ ldclcc 3, cr0, [r2], {175} @ 0xaf │ │ │ │ ... │ │ │ │ - rsbseq sl, r3, ip, lsl #12 │ │ │ │ - rsbseq r8, r3, r4, lsl r3 │ │ │ │ - rsbseq sl, r3, r2, ror r5 │ │ │ │ - rsbseq r8, r3, sl, ror r2 │ │ │ │ - rsbseq sl, r3, sl, ror #9 │ │ │ │ - ldrshteq r8, [r3], #-18 @ 0xffffffee │ │ │ │ + rsbseq sl, r3, r4, lsl r6 │ │ │ │ + rsbseq r8, r3, ip, lsl r3 │ │ │ │ + rsbseq sl, r3, sl, ror r5 │ │ │ │ + rsbseq r8, r3, r2, lsl #5 │ │ │ │ + ldrshteq sl, [r3], #-66 @ 0xffffffbe │ │ │ │ + ldrshteq r8, [r3], #-26 @ 0xffffffe6 │ │ │ │ blpl ff231be8 │ │ │ │ blvs ff231bfc │ │ │ │ blx 4f1cf4 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ @ instruction: 0xee845b46 │ │ │ │ vmov.f64 d5, #69 @ 0x3e280000 0.1640625 │ │ │ │ vsqrt.f64 d21, d2 │ │ │ │ @@ -167505,32 +167505,32 @@ │ │ │ │ @ instruction: 0xf761300c │ │ │ │ ldmdami r6, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2304 @ 0xfffff700 │ │ │ │ ldc2 7, cr15, [r6, #-388] @ 0xfffffe7c │ │ │ │ strb r9, [r7], #-2816 @ 0xfffff500 │ │ │ │ mcrls 6, 7, r5, cr7, cr6, {0} │ │ │ │ ldclcc 3, cr0, [r2], {175} @ 0xaf │ │ │ │ - rsbseq sl, r3, r0, asr r4 │ │ │ │ - rsbseq r8, r3, r8, asr r1 │ │ │ │ - rsbseq sl, r3, r8, lsl r4 │ │ │ │ - rsbseq r8, r3, r0, lsr #2 │ │ │ │ - rsbseq sl, r3, sl, asr #3 │ │ │ │ - ldrsbteq r7, [r3], #-226 @ 0xffffff1e │ │ │ │ - rsbseq sl, r3, ip, lsl #3 │ │ │ │ - @ instruction: 0x00737e94 │ │ │ │ - rsbseq sl, r3, r2, asr r1 │ │ │ │ - rsbseq r7, r3, sl, asr lr │ │ │ │ - rsbseq sl, r3, r2, lsl r1 │ │ │ │ - rsbseq r7, r3, sl, lsl lr │ │ │ │ - ldrsbteq sl, [r3], #-8 │ │ │ │ - rsbseq r7, r3, r0, ror #27 │ │ │ │ - rsbseq sl, r3, r4, lsr #1 │ │ │ │ - rsbseq r7, r3, ip, lsr #27 │ │ │ │ - rsbseq sl, r3, r6, lsl #1 │ │ │ │ - rsbseq r7, r3, lr, lsl #27 │ │ │ │ + rsbseq sl, r3, r8, asr r4 │ │ │ │ + rsbseq r8, r3, r0, ror #2 │ │ │ │ + rsbseq sl, r3, r0, lsr #8 │ │ │ │ + rsbseq r8, r3, r8, lsr #2 │ │ │ │ + ldrsbteq sl, [r3], #-18 @ 0xffffffee │ │ │ │ + ldrsbteq r7, [r3], #-234 @ 0xffffff16 │ │ │ │ + @ instruction: 0x0073a194 │ │ │ │ + @ instruction: 0x00737e9c │ │ │ │ + rsbseq sl, r3, sl, asr r1 │ │ │ │ + rsbseq r7, r3, r2, ror #28 │ │ │ │ + rsbseq sl, r3, sl, lsl r1 │ │ │ │ + rsbseq r7, r3, r2, lsr #28 │ │ │ │ + rsbseq sl, r3, r0, ror #1 │ │ │ │ + rsbseq r7, r3, r8, ror #27 │ │ │ │ + rsbseq sl, r3, ip, lsr #1 │ │ │ │ + ldrhteq r7, [r3], #-212 @ 0xffffff2c │ │ │ │ + rsbseq sl, r3, lr, lsl #1 │ │ │ │ + @ instruction: 0x00737d96 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r5], -r6, lsl #1 │ │ │ │ ldrmi r4, [lr], -fp, lsr #20 │ │ │ │ strmi r4, [r7], -fp, lsr #22 │ │ │ │ @@ -167574,16 +167574,16 @@ │ │ │ │ strb r2, [ip, r0]! │ │ │ │ blcs bee70 │ │ │ │ andcs sp, r4, #248, 2 @ 0x3e │ │ │ │ @ instruction: 0xf75be7f6 │ │ │ │ svclt 0x0000e91a │ │ │ │ rsbseq r8, lr, ip, lsr r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, r3, r6, lsr #31 │ │ │ │ - rsbseq r7, r3, lr, lsr #25 │ │ │ │ + rsbseq r9, r3, lr, lsr #31 │ │ │ │ + ldrhteq r7, [r3], #-198 @ 0xffffff3a │ │ │ │ rsbseq r8, lr, r6, asr #7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 171b3c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ cdp 8, 11, cr6, cr1, cr2, {2} │ │ │ │ @@ -167767,26 +167767,26 @@ │ │ │ │ @ instruction: 0x51a1f640 │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ @ instruction: 0xf761300c │ │ │ │ stmdami lr, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx 2746f6 │ │ │ │ ldr r9, [r1, -r3, lsl #22] │ │ │ │ - rsbseq r9, r3, r4, asr #28 │ │ │ │ - rsbseq r7, r3, ip, asr #22 │ │ │ │ - @ instruction: 0x00739d90 │ │ │ │ - @ instruction: 0x00737a98 │ │ │ │ - ldrshteq r9, [r3], #-192 @ 0xffffff40 │ │ │ │ - ldrshteq r7, [r3], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r9, r3, ip, lsr #25 │ │ │ │ - ldrhteq r7, [r3], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r9, r3, r4, lsl #25 │ │ │ │ - rsbseq r7, r3, ip, lsl #19 │ │ │ │ - rsbseq r9, r3, r6, ror #24 │ │ │ │ - rsbseq r7, r3, lr, ror #18 │ │ │ │ + rsbseq r9, r3, ip, asr #28 │ │ │ │ + rsbseq r7, r3, r4, asr fp │ │ │ │ + @ instruction: 0x00739d98 │ │ │ │ + rsbseq r7, r3, r0, lsr #21 │ │ │ │ + ldrshteq r9, [r3], #-200 @ 0xffffff38 │ │ │ │ + rsbseq r7, r3, r0, lsl #20 │ │ │ │ + ldrhteq r9, [r3], #-196 @ 0xffffff3c │ │ │ │ + ldrhteq r7, [r3], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r9, r3, ip, lsl #25 │ │ │ │ + @ instruction: 0x00737994 │ │ │ │ + rsbseq r9, r3, lr, ror #24 │ │ │ │ + rsbseq r7, r3, r6, ror r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 171e64 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, asr #16 │ │ │ │ adcvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ @@ -167979,26 +167979,26 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf966f761 │ │ │ │ str r9, [sl, -r3, lsl #22] │ │ │ │ blhi ff0f278c │ │ │ │ blx 4f2880 │ │ │ │ svcge 0x0027f6bf │ │ │ │ svclt 0x0000e76f │ │ │ │ - rsbseq r9, r3, r2, lsl fp │ │ │ │ - rsbseq r7, r3, sl, lsl r8 │ │ │ │ - rsbseq r9, r3, r8, ror #20 │ │ │ │ - rsbseq r7, r3, r0, ror r7 │ │ │ │ - ldrshteq r9, [r3], #-144 @ 0xffffff70 │ │ │ │ - ldrshteq r7, [r3], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r9, r3, r2, ror #18 │ │ │ │ - rsbseq r7, r3, sl, ror #12 │ │ │ │ - rsbseq r9, r3, r4, asr #18 │ │ │ │ - rsbseq r7, r3, ip, asr #12 │ │ │ │ - rsbseq r9, r3, r6, lsr #18 │ │ │ │ - rsbseq r7, r3, lr, lsr #12 │ │ │ │ + rsbseq r9, r3, sl, lsl fp │ │ │ │ + rsbseq r7, r3, r2, lsr #16 │ │ │ │ + rsbseq r9, r3, r0, ror sl │ │ │ │ + rsbseq r7, r3, r8, ror r7 │ │ │ │ + ldrshteq r9, [r3], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r7, r3, r0, lsl #14 │ │ │ │ + rsbseq r9, r3, sl, ror #18 │ │ │ │ + rsbseq r7, r3, r2, ror r6 │ │ │ │ + rsbseq r9, r3, ip, asr #18 │ │ │ │ + rsbseq r7, r3, r4, asr r6 │ │ │ │ + rsbseq r9, r3, lr, lsr #18 │ │ │ │ + rsbseq r7, r3, r6, lsr r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2f21b4 >::_M_default_append(unsigned int)@@Base+0x6c8b0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi r4, [pc], -r5, lsl #12 │ │ │ │ stclmi 6, cr4, [r5], {145} @ 0x91 │ │ │ │ @@ -168194,16 +168194,16 @@ │ │ │ │ tst lr, fp, lsl ip │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r7, lr, r6, ror #25 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, r3, lr, lsl r8 │ │ │ │ - ldrhteq r9, [r3], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r9, r3, r6, lsr #16 │ │ │ │ + ldrhteq r9, [r3], #-108 @ 0xffffff94 │ │ │ │ ldrhteq r7, [lr], #-174 @ 0xffffff52 │ │ │ │ addsmi r3, r4, #16777216 @ 0x1000000 │ │ │ │ stmdavs r9!, {r0, r1, r2, r3, r5, r9, fp, ip, lr, pc}^ │ │ │ │ ldc 7, cr3, [r8], #16 │ │ │ │ @ instruction: 0xf501ab02 │ │ │ │ mrc 1, 5, r6, cr0, cr0, {5} │ │ │ │ vldr d6, [r1, #-808] @ 0xfffffcd8 │ │ │ │ @@ -168361,32 +168361,32 @@ │ │ │ │ @ instruction: 0xf760300c │ │ │ │ ldmdami r7, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7604478 │ │ │ │ @ instruction: 0xe7c7fe5f │ │ │ │ b ffb7502c │ │ │ │ ... │ │ │ │ - ldrshteq r9, [r3], #-64 @ 0xffffffc0 │ │ │ │ - @ instruction: 0x00739492 │ │ │ │ - ldrsbteq r5, [r3], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r6, r3, r6 │ │ │ │ - rsbseq r9, r3, lr, ror #7 │ │ │ │ - ldrshteq r7, [r3], #-6 │ │ │ │ - ldrsbteq r9, [r3], #-48 @ 0xffffffd0 │ │ │ │ - ldrsbteq r7, [r3], #-8 │ │ │ │ - rsbseq r9, r3, r8, lsl #7 │ │ │ │ - rsbseq r7, r3, lr, lsl #1 │ │ │ │ - rsbseq r9, r3, r8, ror #6 │ │ │ │ - rsbseq r7, r3, lr, rrx │ │ │ │ - rsbseq r9, r3, lr, asr #6 │ │ │ │ - rsbseq r7, r3, r4, asr r0 │ │ │ │ - rsbseq r9, r3, r4, lsr r3 │ │ │ │ - rsbseq r7, r3, sl, lsr r0 │ │ │ │ - rsbseq r9, r3, sl, lsl r3 │ │ │ │ - rsbseq r7, r3, r0, lsr #32 │ │ │ │ + ldrshteq r9, [r3], #-72 @ 0xffffffb8 │ │ │ │ + @ instruction: 0x0073949a │ │ │ │ + ldrsbteq r5, [r3], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r6, r3, lr │ │ │ │ + ldrshteq r9, [r3], #-54 @ 0xffffffca │ │ │ │ + ldrshteq r7, [r3], #-14 │ │ │ │ + ldrsbteq r9, [r3], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq r7, r3, r0, ror #1 │ │ │ │ + @ instruction: 0x00739390 │ │ │ │ + @ instruction: 0x00737096 │ │ │ │ + rsbseq r9, r3, r0, ror r3 │ │ │ │ + rsbseq r7, r3, r6, ror r0 │ │ │ │ + rsbseq r9, r3, r6, asr r3 │ │ │ │ + rsbseq r7, r3, ip, asr r0 │ │ │ │ + rsbseq r9, r3, ip, lsr r3 │ │ │ │ + rsbseq r7, r3, r2, asr #32 │ │ │ │ + rsbseq r9, r3, r2, lsr #6 │ │ │ │ + rsbseq r7, r3, r8, lsr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi f48b7c │ │ │ │ blmi f48d8c │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -168444,19 +168444,19 @@ │ │ │ │ stmdami sl, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 7, cr15, [sl, #384]! @ 0x180 │ │ │ │ @ instruction: 0xf75ae7b7 │ │ │ │ svclt 0x0000ea46 │ │ │ │ ldrsbteq r7, [lr], #-96 @ 0xffffffa0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, r3, ip, asr r2 │ │ │ │ - rsbseq r6, r3, r4, ror #30 │ │ │ │ + rsbseq r9, r3, r4, ror #4 │ │ │ │ + rsbseq r6, r3, ip, ror #30 │ │ │ │ rsbseq r7, lr, lr, ror r6 │ │ │ │ - rsbseq r9, r3, lr, asr #3 │ │ │ │ - ldrsbteq r6, [r3], #-230 @ 0xffffff1a │ │ │ │ + ldrsbteq r9, [r3], #-22 @ 0xffffffea │ │ │ │ + ldrsbteq r6, [r3], #-238 @ 0xffffff12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2f28ec >::_M_default_append(unsigned int)@@Base+0x6cfe8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xa010f8d1 │ │ │ │ stmdavs r5, {r3, r4, r7, r9, sl, lr}^ │ │ │ │ @@ -168599,18 +168599,18 @@ │ │ │ │ vadd.i8 d20, d2, d8 │ │ │ │ ldrbtmi r2, [r8], #-491 @ 0xfffffe15 │ │ │ │ @ instruction: 0xf760300c │ │ │ │ stmdami r6, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ ldc2l 7, cr15, [lr], #-384 @ 0xfffffe80 │ │ │ │ svclt 0x0000e73c │ │ │ │ - rsbseq r8, r3, r0, ror pc │ │ │ │ - rsbseq r6, r3, r8, ror ip │ │ │ │ - rsbseq r8, r3, r6, asr pc │ │ │ │ - rsbseq r6, r3, lr, asr ip │ │ │ │ + rsbseq r8, r3, r8, ror pc │ │ │ │ + rsbseq r6, r3, r0, lsl #25 │ │ │ │ + rsbseq r8, r3, lr, asr pc │ │ │ │ + rsbseq r6, r3, r6, ror #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec0e89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ adcvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ @@ -168689,22 +168689,22 @@ │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf746f075 │ │ │ │ bmi 3b17b0 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ ldrbtmi r6, [sl], #-2816 @ 0xfffff500 │ │ │ │ @ instruction: 0xf73ef075 │ │ │ │ svclt 0x0000e7ed │ │ │ │ - rsbseq r1, r3, r8, lsl #27 │ │ │ │ - ldrsbteq r8, [r3], #-224 @ 0xffffff20 │ │ │ │ - rsbseq r8, r3, r6, ror #28 │ │ │ │ - rsbseq r6, r3, r4, ror fp │ │ │ │ + @ instruction: 0x00731d90 │ │ │ │ + ldrsbteq r8, [r3], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r8, r3, lr, ror #28 │ │ │ │ + rsbseq r6, r3, ip, ror fp │ │ │ │ + rsbseq r8, r3, ip, lsr lr │ │ │ │ rsbseq r8, r3, r4, lsr lr │ │ │ │ - rsbseq r8, r3, ip, lsr #28 │ │ │ │ - rsbseq r5, r3, sl, lsr #20 │ │ │ │ - rsbseq r8, r3, r6, lsl lr │ │ │ │ + rsbseq r5, r3, r2, lsr sl │ │ │ │ + rsbseq r8, r3, lr, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec1a420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdp 15, 11, cr0, cr0, cr0, {7} │ │ │ │ addlt r8, r3, r0, asr #22 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @@ -168762,20 +168762,20 @@ │ │ │ │ msreq SP_usr, r2 │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf760300c │ │ │ │ stmdami r8, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ef568e │ │ │ │ str r9, [lr, r1, lsl #22]! │ │ │ │ - rsbseq r8, r3, r6, lsr sp │ │ │ │ - rsbseq r6, r3, lr, lsr sl │ │ │ │ - rsbseq r8, r3, r0, lsl #26 │ │ │ │ - rsbseq r6, r3, r8, lsl #20 │ │ │ │ - rsbseq r8, r3, sl, asr #25 │ │ │ │ - ldrsbteq r6, [r3], #-146 @ 0xffffff6e │ │ │ │ + rsbseq r8, r3, lr, lsr sp │ │ │ │ + rsbseq r6, r3, r6, asr #20 │ │ │ │ + rsbseq r8, r3, r8, lsl #26 │ │ │ │ + rsbseq r6, r3, r0, lsl sl │ │ │ │ + ldrsbteq r8, [r3], #-194 @ 0xffffff3e │ │ │ │ + ldrsbteq r6, [r3], #-154 @ 0xffffff66 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec0eb30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d19802 │ │ │ │ addmi r2, r2, #248 @ 0xf8 │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ @@ -168832,16 +168832,16 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ svc 0x003cf759 │ │ │ │ rsbseq r7, lr, r0, lsl #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r3, r6, lsl #24 │ │ │ │ - ldrsbteq r8, [r3], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r8, r3, lr, lsl #24 │ │ │ │ + rsbseq r8, r3, r2, ror #23 │ │ │ │ ldrshteq r6, [lr], #-248 @ 0xffffff08 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r2, asr #24 │ │ │ │ strmi r4, [r0], r2, asr #18 │ │ │ │ @@ -168909,22 +168909,22 @@ │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7604478 │ │ │ │ @ instruction: 0xe7aafa19 │ │ │ │ mcr 7, 5, pc, cr4, cr9, {2} @ │ │ │ │ ldrhteq r6, [lr], #-240 @ 0xffffff10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r6, lr, r6, asr pc │ │ │ │ - rsbseq r8, r3, r0, lsl #22 │ │ │ │ - rsbseq r6, r3, r8, lsl #16 │ │ │ │ - rsbseq r8, r3, r6, ror #21 │ │ │ │ - rsbseq r6, r3, lr, ror #15 │ │ │ │ - ldrshteq r8, [r3], #-166 @ 0xffffff5a │ │ │ │ - rsbseq sp, r6, r4, asr #14 │ │ │ │ - rsbseq r8, r3, ip, lsl #21 │ │ │ │ - @ instruction: 0x00736794 │ │ │ │ + rsbseq r8, r3, r8, lsl #22 │ │ │ │ + rsbseq r6, r3, r0, lsl r8 │ │ │ │ + rsbseq r8, r3, lr, ror #21 │ │ │ │ + ldrshteq r6, [r3], #-118 @ 0xffffff8a │ │ │ │ + ldrshteq r8, [r3], #-174 @ 0xffffff52 │ │ │ │ + rsbseq sp, r6, ip, asr #14 │ │ │ │ + @ instruction: 0x00738a94 │ │ │ │ + @ instruction: 0x0073679c │ │ │ │ stmdavs r9, {r0, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #18 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -168984,20 +168984,20 @@ │ │ │ │ @ instruction: 0xf760300c │ │ │ │ stmdami fp, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf980f760 │ │ │ │ ldr r9, [sl, r5, lsl #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r8, r3, r2, ror #19 │ │ │ │ - rsbseq r6, r3, sl, ror #13 │ │ │ │ - rsbseq r8, r3, r6, asr #19 │ │ │ │ - rsbseq r6, r3, lr, asr #13 │ │ │ │ - rsbseq r8, r3, sl, asr r9 │ │ │ │ - rsbseq r6, r3, r2, ror #12 │ │ │ │ + rsbseq r8, r3, sl, ror #19 │ │ │ │ + ldrshteq r6, [r3], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r8, r3, lr, asr #19 │ │ │ │ + ldrsbteq r6, [r3], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r8, r3, r2, ror #18 │ │ │ │ + rsbseq r6, r3, sl, ror #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, r4, lsl r9 │ │ │ │ ldrsbtcs pc, [r8], #132 @ 0x84 @ │ │ │ │ stmdbhi ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -169111,22 +169111,22 @@ │ │ │ │ msrne (UNDEF: 103), r4 │ │ │ │ ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ @ instruction: 0xf75f300c │ │ │ │ stmdami sl, {r0, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf87cf760 │ │ │ │ ldr r9, [lr, -r3, lsl #22]! │ │ │ │ - rsbseq r8, r3, r0, asr r8 │ │ │ │ - rsbseq r6, r3, r8, asr r5 │ │ │ │ - rsbseq r8, r3, ip, lsr #15 │ │ │ │ - ldrhteq r6, [r3], #-68 @ 0xffffffbc │ │ │ │ - rsbseq r8, r3, r0, ror r7 │ │ │ │ - rsbseq r6, r3, r8, ror r4 │ │ │ │ - rsbseq r8, r3, r2, asr r7 │ │ │ │ - rsbseq r6, r3, sl, asr r4 │ │ │ │ + rsbseq r8, r3, r8, asr r8 │ │ │ │ + rsbseq r6, r3, r0, ror #10 │ │ │ │ + ldrhteq r8, [r3], #-116 @ 0xffffff8c │ │ │ │ + ldrhteq r6, [r3], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r8, r3, r8, ror r7 │ │ │ │ + rsbseq r6, r3, r0, lsl #9 │ │ │ │ + rsbseq r8, r3, sl, asr r7 │ │ │ │ + rsbseq r6, r3, r2, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec0f0b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ blcs c98cc │ │ │ │ stmdavs r3, {r0, r1, r4, r8, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ @@ -169421,22 +169421,22 @@ │ │ │ │ @ instruction: 0xf75f300c │ │ │ │ stmdami ip, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf75f4478 │ │ │ │ bfi pc, r5, (invalid: 28:9) @ │ │ │ │ b fe8f60bc │ │ │ │ @ instruction: 0x007e6792 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r6, r3, lr, lsl #25 │ │ │ │ + @ instruction: 0x00736c96 │ │ │ │ rsbseq r6, lr, r0, lsl r7 │ │ │ │ - ldrhteq r8, [r3], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq r5, r3, r2, asr #31 │ │ │ │ - rsbseq r8, r3, r0, lsr #5 │ │ │ │ - rsbseq r5, r3, r8, lsr #31 │ │ │ │ - rsbseq r8, r3, r2, lsl #5 │ │ │ │ - rsbseq r5, r3, r0, lsr r4 │ │ │ │ + rsbseq r8, r3, r2, asr #5 │ │ │ │ + rsbseq r5, r3, sl, asr #31 │ │ │ │ + rsbseq r8, r3, r8, lsr #5 │ │ │ │ + ldrhteq r5, [r3], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r8, r3, sl, lsl #5 │ │ │ │ + rsbseq r5, r3, r8, lsr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 173840 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strbpl pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ strmi fp, [r4], -sp, lsl #1 │ │ │ │ @@ -169712,34 +169712,34 @@ │ │ │ │ ldr pc, [r6], -r9, asr #14 │ │ │ │ stmda r0!, {r0, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r6, lr, ip, asr r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r4, r3, ip, lsr #28 │ │ │ │ - rsbseq r5, r6, ip, lsl #21 │ │ │ │ - rsbseq r4, r3, ip, lsr #28 │ │ │ │ - rsbseq r8, r3, r0, ror r2 │ │ │ │ - rsbseq r8, r3, r4, ror r1 │ │ │ │ - ldrshteq r2, [r8], #-14 │ │ │ │ - rsbseq r0, r3, sl, lsl #30 │ │ │ │ - rsbseq r4, r3, r8, asr #24 │ │ │ │ - rsbseq r8, r3, lr, lsl r0 │ │ │ │ - rsbseq r7, r3, sl, lsl pc │ │ │ │ - rsbseq r5, r3, r8, lsr #24 │ │ │ │ + rsbseq r4, r3, r4, lsr lr │ │ │ │ + @ instruction: 0x00765a94 │ │ │ │ + rsbseq r4, r3, r4, lsr lr │ │ │ │ + rsbseq r8, r3, r8, ror r2 │ │ │ │ + rsbseq r8, r3, ip, ror r1 │ │ │ │ + rsbseq r2, r8, r6, lsl #2 │ │ │ │ + rsbseq r0, r3, r2, lsl pc │ │ │ │ + rsbseq r4, r3, r0, asr ip │ │ │ │ + rsbseq r8, r3, r6, lsr #32 │ │ │ │ + rsbseq r7, r3, r2, lsr #30 │ │ │ │ + rsbseq r5, r3, r0, lsr ip │ │ │ │ rsbseq r6, lr, r6, lsr #6 │ │ │ │ - rsbseq r7, r3, r8, asr #29 │ │ │ │ - ldrsbteq r7, [r3], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r4, r3, r8, ror #21 │ │ │ │ - @ instruction: 0x00737e9c │ │ │ │ - rsbseq r7, r3, r4, ror #28 │ │ │ │ - rsbseq r5, r3, ip, ror #22 │ │ │ │ - rsbseq r7, r3, sl, ror lr │ │ │ │ - rsbseq r7, r3, ip, lsr #29 │ │ │ │ + ldrsbteq r7, [r3], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r7, r3, r2, ror #29 │ │ │ │ + ldrshteq r4, [r3], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r7, r3, r4, lsr #29 │ │ │ │ + rsbseq r7, r3, ip, ror #28 │ │ │ │ + rsbseq r5, r3, r4, ror fp │ │ │ │ + rsbseq r7, r3, r2, lsl #29 │ │ │ │ + ldrhteq r7, [r3], #-228 @ 0xffffff1c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1f3cfc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4691b095 │ │ │ │ strbcs pc, [r4], #2271 @ 0x8df @ │ │ │ │ @@ -170049,37 +170049,37 @@ │ │ │ │ ldrb pc, [r2, #2355] @ 0x933 @ │ │ │ │ ldc 7, cr15, [lr, #352]! @ 0x160 │ │ │ │ @ instruction: 0x007e619c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0xffffc777 │ │ │ │ andeq r2, r0, sp, asr #32 │ │ │ │ @ instruction: 0xffffc75f │ │ │ │ - rsbseq r7, r3, sl, lsl sp │ │ │ │ - rsbseq r5, r3, r0, lsr #20 │ │ │ │ + rsbseq r7, r3, r2, lsr #26 │ │ │ │ + rsbseq r5, r3, r8, lsr #20 │ │ │ │ rsbseq r6, lr, r6, lsr r1 │ │ │ │ - rsbseq r7, r3, lr, lsr #25 │ │ │ │ - rsbseq r7, r3, ip, asr #21 │ │ │ │ - ldrsbteq r5, [r3], #-116 @ 0xffffff8c │ │ │ │ - @ instruction: 0x00737a94 │ │ │ │ - @ instruction: 0x0073579c │ │ │ │ - rsbseq r7, r3, sl, ror sl │ │ │ │ - rsbseq r5, r3, r2, lsl #15 │ │ │ │ - rsbseq r7, r3, r0, lsl #19 │ │ │ │ - rsbseq r7, r3, r0, ror r9 │ │ │ │ - rsbseq r5, r3, r8, ror r6 │ │ │ │ - rsbseq r7, r3, r2, asr #18 │ │ │ │ - rsbseq r5, r3, sl, asr #12 │ │ │ │ - rsbseq r7, r3, sl, lsr #18 │ │ │ │ - rsbseq r5, r3, r0, lsr r6 │ │ │ │ - rsbseq r7, r3, sl, lsl #18 │ │ │ │ - rsbseq r5, r3, r0, lsl r6 │ │ │ │ - rsbseq r7, r3, sl, ror #17 │ │ │ │ - ldrshteq r5, [r3], #-82 @ 0xffffffae │ │ │ │ - rsbseq r7, r3, r0, asr #17 │ │ │ │ - rsbseq r5, r3, r8, asr #11 │ │ │ │ + ldrhteq r7, [r3], #-198 @ 0xffffff3a │ │ │ │ + ldrsbteq r7, [r3], #-164 @ 0xffffff5c │ │ │ │ + ldrsbteq r5, [r3], #-124 @ 0xffffff84 │ │ │ │ + @ instruction: 0x00737a9c │ │ │ │ + rsbseq r5, r3, r4, lsr #15 │ │ │ │ + rsbseq r7, r3, r2, lsl #21 │ │ │ │ + rsbseq r5, r3, sl, lsl #15 │ │ │ │ + rsbseq r7, r3, r8, lsl #19 │ │ │ │ + rsbseq r7, r3, r8, ror r9 │ │ │ │ + rsbseq r5, r3, r0, lsl #13 │ │ │ │ + rsbseq r7, r3, sl, asr #18 │ │ │ │ + rsbseq r5, r3, r2, asr r6 │ │ │ │ + rsbseq r7, r3, r2, lsr r9 │ │ │ │ + rsbseq r5, r3, r8, lsr r6 │ │ │ │ + rsbseq r7, r3, r2, lsl r9 │ │ │ │ + rsbseq r5, r3, r8, lsl r6 │ │ │ │ + ldrshteq r7, [r3], #-130 @ 0xffffff7e │ │ │ │ + ldrshteq r5, [r3], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r7, r3, r8, asr #17 │ │ │ │ + ldrsbteq r5, [r3], #-80 @ 0xffffffb0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 17424c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbtvc pc, [r8], #129 @ 0x81 @ │ │ │ │ stmdaeq r1, {r0, r1, r2, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -170169,22 +170169,22 @@ │ │ │ │ vadd.i8 d20, d1, d12 │ │ │ │ ldrbtmi r3, [r8], #-411 @ 0xfffffe65 │ │ │ │ @ instruction: 0xf75e300c │ │ │ │ stmdami sl, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf838f75f │ │ │ │ svclt 0x0000e7bd │ │ │ │ - rsbseq r7, r3, ip, asr #14 │ │ │ │ - rsbseq r5, r3, r4, asr r4 │ │ │ │ - rsbseq r7, r3, sl, lsl #14 │ │ │ │ - rsbseq r5, r3, r2, lsl r4 │ │ │ │ - rsbseq r7, r3, r4, ror #13 │ │ │ │ - rsbseq r5, r3, ip, ror #7 │ │ │ │ - rsbseq r7, r3, sl, asr #13 │ │ │ │ - ldrsbteq r5, [r3], #-50 @ 0xffffffce │ │ │ │ + rsbseq r7, r3, r4, asr r7 │ │ │ │ + rsbseq r5, r3, ip, asr r4 │ │ │ │ + rsbseq r7, r3, r2, lsl r7 │ │ │ │ + rsbseq r5, r3, sl, lsl r4 │ │ │ │ + rsbseq r7, r3, ip, ror #13 │ │ │ │ + ldrshteq r5, [r3], #-52 @ 0xffffffcc │ │ │ │ + ldrsbteq r7, [r3], #-98 @ 0xffffff9e │ │ │ │ + ldrsbteq r5, [r3], #-58 @ 0xffffffc6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1743f0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r9, sl, lr}^ │ │ │ │ blhi 10f4a0c │ │ │ │ @@ -170314,30 +170314,30 @@ │ │ │ │ bicscc pc, ip, r1, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2067 @ 0xfffff7ed │ │ │ │ @ instruction: 0xf75e300c │ │ │ │ ldmdami r2, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff16f75e │ │ │ │ str r9, [ip, r1, lsl #22] │ │ │ │ - rsbseq r7, r3, r8, lsr #12 │ │ │ │ - rsbseq r5, r3, r0, lsr r3 │ │ │ │ - rsbseq r7, r3, sl, lsl #12 │ │ │ │ - rsbseq r5, r3, r2, lsl r3 │ │ │ │ - rsbseq r7, r3, sl, ror #10 │ │ │ │ - rsbseq r5, r3, r2, ror r2 │ │ │ │ - rsbseq r7, r3, lr, asr #10 │ │ │ │ - rsbseq r5, r3, r6, asr r2 │ │ │ │ - ldrshteq r7, [r3], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r5, r3, r4, lsl #4 │ │ │ │ - ldrsbteq r7, [r3], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r5, r3, r6, ror #3 │ │ │ │ - ldrhteq r7, [r3], #-66 @ 0xffffffbe │ │ │ │ - ldrhteq r5, [r3], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r7, r3, r6, lsl #9 │ │ │ │ - rsbseq r5, r3, lr, lsl #3 │ │ │ │ + rsbseq r7, r3, r0, lsr r6 │ │ │ │ + rsbseq r5, r3, r8, lsr r3 │ │ │ │ + rsbseq r7, r3, r2, lsl r6 │ │ │ │ + rsbseq r5, r3, sl, lsl r3 │ │ │ │ + rsbseq r7, r3, r2, ror r5 │ │ │ │ + rsbseq r5, r3, sl, ror r2 │ │ │ │ + rsbseq r7, r3, r6, asr r5 │ │ │ │ + rsbseq r5, r3, lr, asr r2 │ │ │ │ + rsbseq r7, r3, r4, lsl #10 │ │ │ │ + rsbseq r5, r3, ip, lsl #4 │ │ │ │ + rsbseq r7, r3, r6, ror #9 │ │ │ │ + rsbseq r5, r3, lr, ror #3 │ │ │ │ + ldrhteq r7, [r3], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r5, r3, r2, asr #3 │ │ │ │ + rsbseq r7, r3, lr, lsl #9 │ │ │ │ + @ instruction: 0x00735196 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ blcs ff0f4c70 │ │ │ │ blhi 1f4654 │ │ │ │ blcs e53b8 │ │ │ │ bcs ed2f0 │ │ │ │ mrc 1, 7, sp, cr1, cr15, {3} │ │ │ │ vpmin.u8 d31, d0, d0 │ │ │ │ @@ -170981,18 +170981,18 @@ │ │ │ │ @ instruction: 0x3181f899 │ │ │ │ movweq pc, #12307 @ 0x3013 @ │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ svclt 0x0000e748 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r6, r3, ip, asr #26 │ │ │ │ - rsbseq r3, r3, r2, ror sl │ │ │ │ - ldrshteq r6, [r3], #-190 @ 0xffffff42 │ │ │ │ - rsbseq r4, r3, r6, lsl #18 │ │ │ │ + rsbseq r6, r3, r4, asr sp │ │ │ │ + rsbseq r3, r3, sl, ror sl │ │ │ │ + rsbseq r6, r3, r6, lsl #24 │ │ │ │ + rsbseq r4, r3, lr, lsl #18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf891461f │ │ │ │ strmi r3, [ip], -r0, lsl #2 │ │ │ │ blvc 10f56b0 │ │ │ │ @@ -171349,33 +171349,33 @@ │ │ │ │ @ instruction: 0xf04f21e3 │ │ │ │ ldrbtmi r3, [r8], #-1535 @ 0xfffffa01 │ │ │ │ @ instruction: 0xf75d300c │ │ │ │ ldmdami r5, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf75d4478 │ │ │ │ @ instruction: 0xe7bdfefb │ │ │ │ - @ instruction: 0x00736794 │ │ │ │ - rsbseq r6, r3, r0, ror #12 │ │ │ │ - rsbseq r4, r3, r8, ror #6 │ │ │ │ - rsbseq r6, r3, r8, lsl r6 │ │ │ │ - rsbseq r4, r3, r0, lsr #6 │ │ │ │ - ldrshteq r6, [r3], #-92 @ 0xffffffa4 │ │ │ │ - rsbseq r4, r3, r4, lsl #6 │ │ │ │ - ldrsbteq r6, [r3], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r4, r3, r0, ror #5 │ │ │ │ - ldrshteq r6, [r3], #-64 @ 0xffffffc0 │ │ │ │ - ldrshteq r4, [r3], #-24 @ 0xffffffe8 │ │ │ │ - ldrsbteq r6, [r3], #-68 @ 0xffffffbc │ │ │ │ - ldrsbteq r4, [r3], #-28 @ 0xffffffe4 │ │ │ │ - ldrhteq r6, [r3], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq r4, r3, r2, asr #3 │ │ │ │ - rsbseq r6, r3, r2, ror r4 │ │ │ │ - rsbseq r4, r3, r8, ror r1 │ │ │ │ - rsbseq r6, r3, r2, asr r4 │ │ │ │ - rsbseq r4, r3, r8, asr r1 │ │ │ │ + @ instruction: 0x0073679c │ │ │ │ + rsbseq r6, r3, r8, ror #12 │ │ │ │ + rsbseq r4, r3, r0, ror r3 │ │ │ │ + rsbseq r6, r3, r0, lsr #12 │ │ │ │ + rsbseq r4, r3, r8, lsr #6 │ │ │ │ + rsbseq r6, r3, r4, lsl #12 │ │ │ │ + rsbseq r4, r3, ip, lsl #6 │ │ │ │ + rsbseq r6, r3, r0, ror #11 │ │ │ │ + rsbseq r4, r3, r8, ror #5 │ │ │ │ + ldrshteq r6, [r3], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r4, r3, r0, lsl #4 │ │ │ │ + ldrsbteq r6, [r3], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r4, r3, r4, ror #3 │ │ │ │ + rsbseq r6, r3, r2, asr #9 │ │ │ │ + rsbseq r4, r3, sl, asr #3 │ │ │ │ + rsbseq r6, r3, sl, ror r4 │ │ │ │ + rsbseq r4, r3, r0, lsl #3 │ │ │ │ + rsbseq r6, r3, sl, asr r4 │ │ │ │ + rsbseq r4, r3, r0, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, pc, lsl #18 │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ stccc 0, cr4, [r1], {248} @ 0xf8 │ │ │ │ @@ -171427,18 +171427,18 @@ │ │ │ │ lslseq pc, r7, #2 @ │ │ │ │ strbcc pc, [pc], #-576 @ ba2ac @ │ │ │ │ ldrbtmi r9, [fp], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf75a0092 │ │ │ │ ldrbmi pc, [r8], -r9, asr #30 @ │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbseq r6, r3, ip, lsr #7 │ │ │ │ - rsbseq r6, r3, r6, lsl #7 │ │ │ │ - @ instruction: 0x00734094 │ │ │ │ - ldrshteq r6, [r3], #-42 @ 0xffffffd6 │ │ │ │ + ldrhteq r6, [r3], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r6, r3, lr, lsl #7 │ │ │ │ + @ instruction: 0x0073409c │ │ │ │ + rsbseq r6, r3, r2, lsl #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec114d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ @ instruction: 0xf95af342 │ │ │ │ @@ -171459,16 +171459,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r8, #-372]! @ 0xfffffe8c │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf75d4478 │ │ │ │ blls 139bc4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbseq r6, r3, r0, lsr #5 │ │ │ │ - rsbseq r3, r3, r8, lsr #31 │ │ │ │ + rsbseq r6, r3, r8, lsr #5 │ │ │ │ + ldrhteq r3, [r3], #-240 @ 0xffffff10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec11550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r0, ror #31 │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d34607 │ │ │ │ strhlt r4, [ip, #-0]! │ │ │ │ @@ -171556,25 +171556,25 @@ │ │ │ │ stmdami pc, {r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ teqpmi r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r2], #372 @ 0x174 │ │ │ │ strtmi r4, [r1], -ip, lsl #16 │ │ │ │ @ instruction: 0xf75d4478 │ │ │ │ @ instruction: 0xe7c7fd5d │ │ │ │ - rsbseq r6, r3, r2, ror #3 │ │ │ │ - rsbseq r6, r3, r2, lsl #3 │ │ │ │ - rsbseq r3, r3, sl, lsl #29 │ │ │ │ - rsbseq r6, r3, sl, ror #2 │ │ │ │ - rsbseq r3, r3, r2, ror lr │ │ │ │ - rsbseq r6, r3, ip, asr #2 │ │ │ │ - rsbseq r3, r3, r4, asr lr │ │ │ │ - rsbseq r6, r3, lr, lsr #2 │ │ │ │ - rsbseq r3, r3, r6, lsr lr │ │ │ │ - rsbseq r6, r3, r4, lsl r1 │ │ │ │ - rsbseq r3, r3, ip, lsl lr │ │ │ │ + rsbseq r6, r3, sl, ror #3 │ │ │ │ + rsbseq r6, r3, sl, lsl #3 │ │ │ │ + @ instruction: 0x00733e92 │ │ │ │ + rsbseq r6, r3, r2, ror r1 │ │ │ │ + rsbseq r3, r3, sl, ror lr │ │ │ │ + rsbseq r6, r3, r4, asr r1 │ │ │ │ + rsbseq r3, r3, ip, asr lr │ │ │ │ + rsbseq r6, r3, r6, lsr r1 │ │ │ │ + rsbseq r3, r3, lr, lsr lr │ │ │ │ + rsbseq r6, r3, ip, lsl r1 │ │ │ │ + rsbseq r3, r3, r4, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec116f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r8, ror #31 │ │ │ │ @ instruction: 0x205ef892 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x0712691d │ │ │ │ @@ -171606,18 +171606,18 @@ │ │ │ │ orrpl pc, lr, r3, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf75d300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [sl], #372 @ 0x174 │ │ │ │ strb r9, [r5, r1, lsl #22] │ │ │ │ - rsbseq r6, r3, r0, lsl #1 │ │ │ │ - rsbseq r3, r3, r8, lsl #27 │ │ │ │ - rsbseq r6, r3, lr, asr #32 │ │ │ │ - rsbseq r3, r3, r6, asr sp │ │ │ │ + rsbseq r6, r3, r8, lsl #1 │ │ │ │ + @ instruction: 0x00733d90 │ │ │ │ + rsbseq r6, r3, r6, asr r0 │ │ │ │ + rsbseq r3, r3, lr, asr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdls pc, [r0, #-143]! @ 0xffffff71 │ │ │ │ @ instruction: 0xf8d1b085 │ │ │ │ @ instruction: 0x460e8010 │ │ │ │ @@ -171703,23 +171703,23 @@ │ │ │ │ blcc b6834 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 2078476 │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 7, cr15, [r8], #-372 @ 0xfffffe8c │ │ │ │ svclt 0x0000e7b8 │ │ │ │ - ldrshteq r5, [r3], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r5, r3, r6, lsr #30 │ │ │ │ - rsbseq r3, r3, lr, lsr #24 │ │ │ │ - rsbseq r5, r3, lr, lsl #30 │ │ │ │ - rsbseq r3, r3, r6, lsl ip │ │ │ │ - rsbseq r5, r3, sl, ror #29 │ │ │ │ - ldrshteq r3, [r3], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r5, r3, ip, asr #29 │ │ │ │ - ldrsbteq r3, [r3], #-178 @ 0xffffff4e │ │ │ │ + ldrshteq r5, [r3], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r5, r3, lr, lsr #30 │ │ │ │ + rsbseq r3, r3, r6, lsr ip │ │ │ │ + rsbseq r5, r3, r6, lsl pc │ │ │ │ + rsbseq r3, r3, lr, lsl ip │ │ │ │ + ldrshteq r5, [r3], #-226 @ 0xffffff1e │ │ │ │ + ldrshteq r3, [r3], #-184 @ 0xffffff48 │ │ │ │ + ldrsbteq r5, [r3], #-228 @ 0xffffff1c │ │ │ │ + ldrsbteq r3, [r3], #-186 @ 0xffffff46 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r2, [r8], r0, lsl #10 │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ vmin.u8 d20, d1, d6 │ │ │ │ @@ -171738,16 +171738,16 @@ │ │ │ │ blx ff84fa │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf75d4478 │ │ │ │ @ instruction: 0x4620fbf7 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq r5, r3, r8, asr #28 │ │ │ │ - rsbseq r3, r3, r0, asr fp │ │ │ │ + rsbseq r5, r3, r0, asr lr │ │ │ │ + rsbseq r3, r3, r8, asr fp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r6, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0xf7ccf072 │ │ │ │ @@ -171811,20 +171811,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx feaf8620 │ │ │ │ stmdbls r5, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf75d4478 │ │ │ │ blls 239644 │ │ │ │ svclt 0x0000e7bd │ │ │ │ ... │ │ │ │ - rsbseq r5, r3, r2, lsr #27 │ │ │ │ - rsbseq r3, r3, sl, lsr #21 │ │ │ │ - rsbseq r5, r3, r6, lsl #27 │ │ │ │ - rsbseq r3, r3, lr, lsl #21 │ │ │ │ - rsbseq r5, r3, r0, lsr #26 │ │ │ │ - rsbseq r3, r3, r8, lsr #20 │ │ │ │ + rsbseq r5, r3, sl, lsr #27 │ │ │ │ + ldrhteq r3, [r3], #-162 @ 0xffffff5e │ │ │ │ + rsbseq r5, r3, lr, lsl #27 │ │ │ │ + @ instruction: 0x00733a96 │ │ │ │ + rsbseq r5, r3, r8, lsr #26 │ │ │ │ + rsbseq r3, r3, r0, lsr sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec11ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {216} @ 0xd8 │ │ │ │ blmi fe3e6b04 │ │ │ │ ldrbtmi r4, [ip], #-657 @ 0xfffffd6f │ │ │ │ stmiapl r3!, {r0, r2, r4, r8, fp, sp, lr}^ │ │ │ │ @@ -172121,15 +172121,15 @@ │ │ │ │ blvs 1f6660 │ │ │ │ bleq 7763f8 │ │ │ │ blvc 17666c │ │ │ │ blne f6658 │ │ │ │ blpl 4f63c4 │ │ │ │ blvs 5763c8 │ │ │ │ blvc 7f63cc │ │ │ │ - blne 8763d0 │ │ │ │ + blne 8763d0 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ pop {r2, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf8d98ff0 │ │ │ │ movwcs r7, #4 │ │ │ │ blne a76408 │ │ │ │ @ instruction: 0x4638461a │ │ │ │ blcs 1336880 │ │ │ │ @@ -172601,15 +172601,15 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldrsbteq r3, [lr], #-142 @ 0xffffff72 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r3, lr, r6, lsr r8 │ │ │ │ - ldrshteq r5, [r3], #-36 @ 0xffffffdc │ │ │ │ + ldrshteq r5, [r3], #-44 @ 0xffffffd4 │ │ │ │ movweq pc, #4378 @ 0x111a @ │ │ │ │ ldrsbtls pc, [r0], -sp @ │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldrsbtlt pc, [ip], -sp @ │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ blcs e2d60 │ │ │ │ @@ -173100,41 +173100,41 @@ │ │ │ │ @ instruction: 0x4629481f │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf88cf75c │ │ │ │ @ instruction: 0xf04f481d │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf946f75c │ │ │ │ svclt 0x0000e7de │ │ │ │ - ldrsbteq r4, [r3], #-230 @ 0xffffff1a │ │ │ │ - ldrsbteq r2, [r3], #-188 @ 0xffffff44 │ │ │ │ - ldrsbteq r4, [r3], #-218 @ 0xffffff26 │ │ │ │ - rsbseq r2, r3, r0, ror #21 │ │ │ │ - rsbseq r4, r3, r0, ror #25 │ │ │ │ - @ instruction: 0x00734b98 │ │ │ │ - rsbseq r2, r3, r0, lsr #17 │ │ │ │ - rsbseq r4, r3, ip, asr fp │ │ │ │ - rsbseq r2, r3, r4, ror #16 │ │ │ │ - rsbseq r4, r3, sl, lsl fp │ │ │ │ - rsbseq r2, r3, r2, lsr #16 │ │ │ │ - ldrsbteq r4, [r3], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r2, r3, r2, ror #13 │ │ │ │ - ldrhteq r4, [r3], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r2, r3, r2, asr #13 │ │ │ │ - rsbseq r4, r3, r6, lsl #19 │ │ │ │ - rsbseq r2, r3, lr, lsl #13 │ │ │ │ - rsbseq r4, r3, r6, ror #18 │ │ │ │ - rsbseq r2, r3, lr, ror #12 │ │ │ │ - rsbseq r4, r3, r6, asr #18 │ │ │ │ - rsbseq r2, r3, lr, asr #12 │ │ │ │ - rsbseq r4, r3, r8, lsr #18 │ │ │ │ - rsbseq r2, r3, lr, lsr #12 │ │ │ │ - rsbseq r4, r3, r6, lsl #18 │ │ │ │ - rsbseq r2, r3, ip, lsl #12 │ │ │ │ - rsbseq r4, r3, r8, ror #17 │ │ │ │ - rsbseq r2, r3, lr, ror #11 │ │ │ │ + ldrsbteq r4, [r3], #-238 @ 0xffffff12 │ │ │ │ + rsbseq r2, r3, r4, ror #23 │ │ │ │ + rsbseq r4, r3, r2, ror #27 │ │ │ │ + rsbseq r2, r3, r8, ror #21 │ │ │ │ + rsbseq r4, r3, r8, ror #25 │ │ │ │ + rsbseq r4, r3, r0, lsr #23 │ │ │ │ + rsbseq r2, r3, r8, lsr #17 │ │ │ │ + rsbseq r4, r3, r4, ror #22 │ │ │ │ + rsbseq r2, r3, ip, ror #16 │ │ │ │ + rsbseq r4, r3, r2, lsr #22 │ │ │ │ + rsbseq r2, r3, sl, lsr #16 │ │ │ │ + rsbseq r4, r3, r2, ror #19 │ │ │ │ + rsbseq r2, r3, sl, ror #13 │ │ │ │ + rsbseq r4, r3, r2, asr #19 │ │ │ │ + rsbseq r2, r3, sl, asr #13 │ │ │ │ + rsbseq r4, r3, lr, lsl #19 │ │ │ │ + @ instruction: 0x00732696 │ │ │ │ + rsbseq r4, r3, lr, ror #18 │ │ │ │ + rsbseq r2, r3, r6, ror r6 │ │ │ │ + rsbseq r4, r3, lr, asr #18 │ │ │ │ + rsbseq r2, r3, r6, asr r6 │ │ │ │ + rsbseq r4, r3, r0, lsr r9 │ │ │ │ + rsbseq r2, r3, r6, lsr r6 │ │ │ │ + rsbseq r4, r3, lr, lsl #18 │ │ │ │ + rsbseq r2, r3, r4, lsl r6 │ │ │ │ + ldrshteq r4, [r3], #-128 @ 0xffffff80 │ │ │ │ + ldrshteq r2, [r3], #-86 @ 0xffffffaa │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec1e974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fb8 │ │ │ │ cdp 1, 11, cr12, cr0, cr0, {0} │ │ │ │ addlt r8, sp, r0, asr #22 │ │ │ │ @@ -173992,15 +173992,15 @@ │ │ │ │ blx 4f8698 │ │ │ │ mcrge 5, 7, pc, cr2, cr15, {3} @ │ │ │ │ andcs sl, r0, #43008 @ 0xa800 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #6 │ │ │ │ ldrbmi sl, [r8], -r8, lsr #22 │ │ │ │ @ instruction: 0xf6e0f0a7 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ - blls 85d02c │ │ │ │ + blls 85d02c │ │ │ │ blvs 97814c │ │ │ │ ldc 4, cr4, [r3, #268] @ 0x10c │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ svclt 0x00b8fa10 │ │ │ │ blvc 12785c8 │ │ │ │ blvc f8118 │ │ │ │ @@ -174145,16 +174145,16 @@ │ │ │ │ @ instruction: 0x36019b11 │ │ │ │ @ instruction: 0xf47f42b3 │ │ │ │ ldrt sl, [r8], #2862 @ 0xb2e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x007e289a │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrshteq r4, [r3], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r3, r3, r4, asr #27 │ │ │ │ + rsbseq r4, r3, r4, lsl #8 │ │ │ │ + rsbseq r3, r3, ip, asr #27 │ │ │ │ @ instruction: 0x007e2194 │ │ │ │ @ instruction: 0xf8579f21 │ │ │ │ cmnlt r3, r5, lsr #32 │ │ │ │ blge f83cc │ │ │ │ bleq 378654 >::_M_default_append(unsigned int)@@Base+0xf2d50> │ │ │ │ stmib r8!, {r0, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ blge 10f8660 │ │ │ │ @@ -174228,34 +174228,34 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffb8f75a │ │ │ │ @ instruction: 0xf04f4817 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf872f75b │ │ │ │ @ instruction: 0xf754e7ae │ │ │ │ svclt 0x0000ecfe │ │ │ │ - rsbseq r3, r3, r0, lsr r8 │ │ │ │ - rsbseq r1, r3, r8, lsr r5 │ │ │ │ - rsbseq r3, r3, r4, lsl r8 │ │ │ │ - rsbseq r1, r3, ip, lsl r5 │ │ │ │ - ldrshteq r3, [r3], #-120 @ 0xffffff88 │ │ │ │ - rsbseq r1, r3, r0, lsl #10 │ │ │ │ - rsbseq r3, r3, r0, ror #15 │ │ │ │ - rsbseq r1, r3, r6, ror #9 │ │ │ │ - rsbseq r3, r3, r2, asr #15 │ │ │ │ - rsbseq r1, r3, r8, asr #9 │ │ │ │ - rsbseq r3, r3, r8, lsr #15 │ │ │ │ - rsbseq r1, r3, lr, lsr #9 │ │ │ │ - rsbseq r3, r3, lr, lsl #15 │ │ │ │ - @ instruction: 0x00731494 │ │ │ │ - rsbseq r3, r3, r4, ror r7 │ │ │ │ - rsbseq r1, r3, sl, ror r4 │ │ │ │ - rsbseq r3, r3, sl, asr r7 │ │ │ │ - rsbseq r1, r3, r0, ror #8 │ │ │ │ - rsbseq r3, r3, r0, asr #14 │ │ │ │ - rsbseq r1, r3, r6, asr #8 │ │ │ │ + rsbseq r3, r3, r8, lsr r8 │ │ │ │ + rsbseq r1, r3, r0, asr #10 │ │ │ │ + rsbseq r3, r3, ip, lsl r8 │ │ │ │ + rsbseq r1, r3, r4, lsr #10 │ │ │ │ + rsbseq r3, r3, r0, lsl #16 │ │ │ │ + rsbseq r1, r3, r8, lsl #10 │ │ │ │ + rsbseq r3, r3, r8, ror #15 │ │ │ │ + rsbseq r1, r3, lr, ror #9 │ │ │ │ + rsbseq r3, r3, sl, asr #15 │ │ │ │ + ldrsbteq r1, [r3], #-64 @ 0xffffffc0 │ │ │ │ + ldrhteq r3, [r3], #-112 @ 0xffffff90 │ │ │ │ + ldrhteq r1, [r3], #-70 @ 0xffffffba │ │ │ │ + @ instruction: 0x00733796 │ │ │ │ + @ instruction: 0x0073149c │ │ │ │ + rsbseq r3, r3, ip, ror r7 │ │ │ │ + rsbseq r1, r3, r2, lsl #9 │ │ │ │ + rsbseq r3, r3, r2, ror #14 │ │ │ │ + rsbseq r1, r3, r8, ror #8 │ │ │ │ + rsbseq r3, r3, r8, asr #14 │ │ │ │ + rsbseq r1, r3, lr, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1783b0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @ instruction: 0x46992654 │ │ │ │ @@ -174659,35 +174659,35 @@ │ │ │ │ ldc 6, cr14, [pc, #292] @ bd668 │ │ │ │ vldr d6, [pc, #16] @ bd558 │ │ │ │ strb r7, [lr, r1, lsl #22] │ │ │ │ ... │ │ │ │ andhi r0, r0, r0 │ │ │ │ rsbseq r1, lr, ip, ror #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq r3, [r3], #-86 @ 0xffffffaa │ │ │ │ - ldrhteq r1, [r3], #-44 @ 0xffffffd4 │ │ │ │ + ldrhteq r3, [r3], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r1, r3, r4, asr #5 │ │ │ │ rsbseq r1, lr, r2, lsr #16 │ │ │ │ - rsbseq r3, r3, r6, ror #6 │ │ │ │ - rsbseq r1, r3, lr, rrx │ │ │ │ - @ instruction: 0x00733098 │ │ │ │ - rsbseq r0, r3, r0, lsr #27 │ │ │ │ + rsbseq r3, r3, lr, ror #6 │ │ │ │ + rsbseq r1, r3, r6, ror r0 │ │ │ │ + rsbseq r3, r3, r0, lsr #1 │ │ │ │ + rsbseq r0, r3, r8, lsr #27 │ │ │ │ vhadd.s8 d25, d1, d8 │ │ │ │ stmdami fp, {r0, r1, r2, r6, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r6], #-360 @ 0xfffffe98 │ │ │ │ stmdbls r8, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf75a4478 │ │ │ │ blls 2fc960 >::_M_default_append(unsigned int)@@Base+0x7705c> │ │ │ │ ldc 6, cr14, [pc, #108] @ bd60c │ │ │ │ ldr r7, [r4, r3, lsl #22]! │ │ │ │ ldmdb r8!, {r2, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r3, r3, ip, lsr r0 │ │ │ │ - rsbseq r0, r3, r4, asr #26 │ │ │ │ + rsbseq r3, r3, r4, asr #32 │ │ │ │ + rsbseq r0, r3, ip, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec147c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ blcs 317644 >::_M_default_append(unsigned int)@@Base+0x91d40> │ │ │ │ @@ -174730,20 +174730,20 @@ │ │ │ │ cmppmi r6, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf75a300c │ │ │ │ stmdami r8, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ ldc2l 7, cr15, [lr], #-360 @ 0xfffffe98 │ │ │ │ ldr r9, [r2, r3, lsl #22]! │ │ │ │ - rsbseq r2, r3, r6, lsr #31 │ │ │ │ - rsbseq r0, r3, lr, lsr #25 │ │ │ │ - rsbseq r2, r3, r8, lsl #31 │ │ │ │ - @ instruction: 0x00730c90 │ │ │ │ - rsbseq r2, r3, r6, asr pc │ │ │ │ - rsbseq r0, r3, lr, asr ip │ │ │ │ + rsbseq r2, r3, lr, lsr #31 │ │ │ │ + ldrhteq r0, [r3], #-198 @ 0xffffff3a │ │ │ │ + @ instruction: 0x00732f90 │ │ │ │ + @ instruction: 0x00730c98 │ │ │ │ + rsbseq r2, r3, lr, asr pc │ │ │ │ + rsbseq r0, r3, r6, ror #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 178b5c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1acef08 │ │ │ │ blmi 1acf11c │ │ │ │ @@ -174849,18 +174849,18 @@ │ │ │ │ str sp, [r1, r7, asr #3] │ │ │ │ stmda r6!, {r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ rsbseq r1, lr, r2, asr #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r1, lr, sl, lsr #5 │ │ │ │ - rsbseq r2, r3, lr, asr #27 │ │ │ │ - ldrsbteq r0, [r3], #-166 @ 0xffffff5a │ │ │ │ - @ instruction: 0x00732d9e │ │ │ │ - rsbseq r0, r3, r6, lsr #21 │ │ │ │ + ldrsbteq r2, [r3], #-214 @ 0xffffff2a │ │ │ │ + ldrsbteq r0, [r3], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r2, r3, r6, lsr #27 │ │ │ │ + rsbseq r0, r3, lr, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 178d30 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1b0f0dc │ │ │ │ blmi 1b0f2f0 │ │ │ │ @@ -174967,18 +174967,18 @@ │ │ │ │ svc 0x003cf753 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ rsbseq r1, lr, lr, ror #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r1, lr, ip, asr #1 │ │ │ │ - ldrshteq r2, [r3], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r0, r3, r2, lsl #18 │ │ │ │ - rsbseq r2, r3, sl, asr #23 │ │ │ │ - ldrsbteq r0, [r3], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r2, r3, r2, lsl #24 │ │ │ │ + rsbseq r0, r3, sl, lsl #18 │ │ │ │ + ldrsbteq r2, [r3], #-178 @ 0xffffff4e │ │ │ │ + ldrsbteq r0, [r3], #-138 @ 0xffffff76 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec14c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x46146911 │ │ │ │ ldrmi r4, [sl], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8d19d0a │ │ │ │ @@ -175073,29 +175073,29 @@ │ │ │ │ @ instruction: 0xf04fe79a │ │ │ │ strb r0, [r2, -r0, lsl #24]! │ │ │ │ tstcs r0, r2, lsl sl │ │ │ │ @ instruction: 0xf06f4638 │ │ │ │ ldrbtmi r0, [sl], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf544f06f │ │ │ │ svclt 0x0000e78e │ │ │ │ - rsbseq r2, r3, ip, lsl fp │ │ │ │ - rsbseq r2, r3, ip, lsl ip │ │ │ │ - rsbseq r2, r3, r8, lsl ip │ │ │ │ - ldrsbteq r2, [r3], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r0, r3, r2, ror #15 │ │ │ │ - rsbseq r2, r3, r2, asr #21 │ │ │ │ - rsbseq r0, r3, sl, asr #15 │ │ │ │ - rsbseq r2, r3, sl, asr sl │ │ │ │ - rsbseq r0, r3, r2, ror #14 │ │ │ │ - rsbseq r2, r3, r2, lsr sl │ │ │ │ - rsbseq r0, r3, sl, lsr r7 │ │ │ │ - rsbseq fp, r6, r4, lsl #13 │ │ │ │ - rsbseq r2, r3, r2, lsl sl │ │ │ │ - rsbseq r0, r3, sl, lsl r7 │ │ │ │ - @ instruction: 0x00760296 │ │ │ │ + rsbseq r2, r3, r4, lsr #22 │ │ │ │ + rsbseq r2, r3, r4, lsr #24 │ │ │ │ + rsbseq r2, r3, r0, lsr #24 │ │ │ │ + rsbseq r2, r3, r2, ror #21 │ │ │ │ + rsbseq r0, r3, sl, ror #15 │ │ │ │ + rsbseq r2, r3, sl, asr #21 │ │ │ │ + ldrsbteq r0, [r3], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r2, r3, r2, ror #20 │ │ │ │ + rsbseq r0, r3, sl, ror #14 │ │ │ │ + rsbseq r2, r3, sl, lsr sl │ │ │ │ + rsbseq r0, r3, r2, asr #14 │ │ │ │ + rsbseq fp, r6, ip, lsl #13 │ │ │ │ + rsbseq r2, r3, sl, lsl sl │ │ │ │ + rsbseq r0, r3, r2, lsr #14 │ │ │ │ + @ instruction: 0x0076029e │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x3100f891 │ │ │ │ addlt r4, r4, r5, lsl r6 │ │ │ │ ldrbeq r4, [sl], ip, lsl #12 │ │ │ │ @@ -175214,15 +175214,15 @@ │ │ │ │ vldmdble pc!, {s31-s46} │ │ │ │ blmi ff0f98d4 │ │ │ │ svccc 0x00016837 │ │ │ │ mrc 0, 7, r6, cr1, cr7, {1} │ │ │ │ vpmin.s8 d31, d0, d0 │ │ │ │ cdp 0, 11, cr8, cr4, cr10, {4} │ │ │ │ vsqrt.f64 d17, d2 │ │ │ │ - blle 87c658 │ │ │ │ + blle 87c658 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8c93301 │ │ │ │ @ instruction: 0xf8943000 │ │ │ │ ldrbeq r3, [r9], -r0, lsl #2 │ │ │ │ svcge 0x0030f57f │ │ │ │ cdp 7, 11, cr14, cr5, cr0, {4} │ │ │ │ vsqrt.f64 d4, d0 │ │ │ │ @@ -175484,20 +175484,20 @@ │ │ │ │ stmdami sl, {r0, r2, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ msrvc (UNDEF: 105), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [ip, #356] @ 0x164 │ │ │ │ strbmi r4, [r9], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7594478 │ │ │ │ @ instruction: 0xe778fe97 │ │ │ │ - rsbseq r2, r3, r6, lsr #8 │ │ │ │ - rsbseq r0, r3, lr, lsr #2 │ │ │ │ - rsbseq r2, r3, r2, lsr #7 │ │ │ │ - rsbseq r0, r3, sl, lsr #1 │ │ │ │ - rsbseq r2, r3, r8, lsl #7 │ │ │ │ - @ instruction: 0x00730090 │ │ │ │ + rsbseq r2, r3, lr, lsr #8 │ │ │ │ + rsbseq r0, r3, r6, lsr r1 │ │ │ │ + rsbseq r2, r3, sl, lsr #7 │ │ │ │ + ldrhteq r0, [r3], #-2 │ │ │ │ + @ instruction: 0x00732390 │ │ │ │ + @ instruction: 0x00730098 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 179728 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi ffa8fad8 │ │ │ │ addlt r4, r9, r7, ror #23 │ │ │ │ @@ -175730,25 +175730,25 @@ │ │ │ │ @ instruction: 0xf753e6f6 │ │ │ │ svclt 0x0000e944 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r0, lr, r8, ror r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r0, lr, r2, lsr r6 │ │ │ │ - rsbseq r2, r3, r0, ror r1 │ │ │ │ - rsbseq pc, r2, r8, ror lr @ │ │ │ │ - rsbseq r2, r3, r0, lsl #2 │ │ │ │ - rsbseq pc, r2, lr, lsl #28 │ │ │ │ - rsbseq r2, r3, r0, asr #32 │ │ │ │ - rsbseq pc, r2, r8, asr #26 │ │ │ │ - rsbseq r2, r3, r6, lsr #32 │ │ │ │ - rsbseq pc, r2, lr, lsr #26 │ │ │ │ - rsbseq r2, r3, ip │ │ │ │ - rsbseq pc, r2, r4, lsl sp @ │ │ │ │ - ldrhteq r1, [r3], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r2, r3, r8, ror r1 │ │ │ │ + rsbseq pc, r2, r0, lsl #29 │ │ │ │ + rsbseq r2, r3, r8, lsl #2 │ │ │ │ + rsbseq pc, r2, r6, lsl lr @ │ │ │ │ + rsbseq r2, r3, r8, asr #32 │ │ │ │ + rsbseq pc, r2, r0, asr sp @ │ │ │ │ + rsbseq r2, r3, lr, lsr #32 │ │ │ │ + rsbseq pc, r2, r6, lsr sp @ │ │ │ │ + rsbseq r2, r3, r4, lsl r0 │ │ │ │ + rsbseq pc, r2, ip, lsl sp @ │ │ │ │ + ldrhteq r1, [r3], #-250 @ 0xffffff06 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 179b14 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, ip, lsl #18 │ │ │ │ @ instruction: 0x3102f894 │ │ │ │ @@ -175834,22 +175834,22 @@ │ │ │ │ @ instruction: 0xf04f118a │ │ │ │ ldrbtmi r3, [r8], #-2303 @ 0xfffff701 │ │ │ │ @ instruction: 0xf759300c │ │ │ │ stmdami sl, {r0, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7594478 │ │ │ │ smmls r7, fp, fp, pc @ │ │ │ │ - @ instruction: 0x00731e96 │ │ │ │ - @ instruction: 0x0072fb9e │ │ │ │ - rsbseq r1, r3, r0, ror #28 │ │ │ │ - rsbseq pc, r2, r8, ror #22 │ │ │ │ - rsbseq r1, r3, r0, lsr lr │ │ │ │ - rsbseq pc, r2, r8, lsr fp @ │ │ │ │ - rsbseq r1, r3, r2, lsl lr │ │ │ │ - rsbseq pc, r2, r8, lsl fp @ │ │ │ │ + @ instruction: 0x00731e9e │ │ │ │ + rsbseq pc, r2, r6, lsr #23 │ │ │ │ + rsbseq r1, r3, r8, ror #28 │ │ │ │ + rsbseq pc, r2, r0, ror fp @ │ │ │ │ + rsbseq r1, r3, r8, lsr lr │ │ │ │ + rsbseq pc, r2, r0, asr #22 │ │ │ │ + rsbseq r1, r3, sl, lsl lr │ │ │ │ + rsbseq pc, r2, r0, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 279ca8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ bmi ff31005c │ │ │ │ addlt r4, pc, r9, asr #23 │ │ │ │ @@ -176051,16 +176051,16 @@ │ │ │ │ bleq fa160 │ │ │ │ svclt 0x0000e6dd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrshteq r0, [lr], #-24 @ 0xffffffe8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrsbteq pc, [sp], #-240 @ 0xffffff10 @ │ │ │ │ - rsbseq r1, r3, r4, ror fp │ │ │ │ - ldrshteq r1, [r3], #-194 @ 0xffffff3e │ │ │ │ + rsbseq r1, r3, ip, ror fp │ │ │ │ + ldrshteq r1, [r3], #-202 @ 0xffffff36 │ │ │ │ blvc 37a1b0 >::_M_default_append(unsigned int)@@Base+0xf48ac> │ │ │ │ blvc ff0fa614 │ │ │ │ blx 4fa708 │ │ │ │ vmov.u16 sp, d4[2] │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ blle f3d390 │ │ │ │ blvc ff0fa628 │ │ │ │ @@ -176379,58 +176379,58 @@ │ │ │ │ vtst.8 d20, d1, d17 │ │ │ │ ldrbtmi r2, [r8], #-346 @ 0xfffffea6 │ │ │ │ @ instruction: 0xf758300c │ │ │ │ stmdami pc!, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7584478 │ │ │ │ str pc, [r9, #-3993] @ 0xfffff067 │ │ │ │ ... │ │ │ │ - rsbseq r1, r3, sl, lsr sl │ │ │ │ - rsbseq lr, r2, r2, lsl r7 │ │ │ │ - ldrsbteq r1, [r3], #-146 @ 0xffffff6e │ │ │ │ - ldrsbteq pc, [r2], #-104 @ 0xffffff98 @ │ │ │ │ - rsbseq r1, r3, lr, ror r9 │ │ │ │ - rsbseq pc, r2, r4, lsl #13 │ │ │ │ - ldrshteq r1, [r3], #-142 @ 0xffffff72 │ │ │ │ - rsbseq pc, r2, r6, lsl #12 │ │ │ │ - rsbseq r1, r3, r0, ror #17 │ │ │ │ - rsbseq pc, r2, r8, ror #11 │ │ │ │ - rsbseq r1, r3, r8, lsr #17 │ │ │ │ - ldrhteq pc, [r2], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbseq r1, r3, lr, ror #16 │ │ │ │ - rsbseq pc, r2, r6, ror r5 @ │ │ │ │ - rsbseq r1, r3, r0, lsl #16 │ │ │ │ - rsbseq pc, r2, r8, lsl #10 │ │ │ │ - rsbseq r1, r3, r2, ror #15 │ │ │ │ - rsbseq pc, r2, sl, ror #9 │ │ │ │ - rsbseq r1, r3, r4, asr #15 │ │ │ │ - rsbseq pc, r2, ip, asr #9 │ │ │ │ - rsbseq r1, r3, sl, lsr #14 │ │ │ │ - rsbseq pc, r2, r2, lsr r4 @ │ │ │ │ - rsbseq r1, r3, ip, lsl #14 │ │ │ │ - rsbseq pc, r2, r4, lsl r4 @ │ │ │ │ - rsbseq r1, r3, lr, ror #13 │ │ │ │ - ldrshteq pc, [r2], #-54 @ 0xffffffca @ │ │ │ │ - ldrsbteq r1, [r3], #-96 @ 0xffffffa0 │ │ │ │ - ldrsbteq pc, [r2], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbseq r1, r3, r0, lsr #13 │ │ │ │ - rsbseq pc, r2, r8, lsr #7 │ │ │ │ - rsbseq r1, r3, r2, ror r6 │ │ │ │ - rsbseq pc, r2, sl, ror r3 @ │ │ │ │ - rsbseq r1, r3, r4, asr #12 │ │ │ │ - rsbseq pc, r2, ip, asr #6 │ │ │ │ - rsbseq r1, r3, r4, lsl r6 │ │ │ │ - rsbseq pc, r2, ip, lsl r3 @ │ │ │ │ - ldrshteq r1, [r3], #-86 @ 0xffffffaa │ │ │ │ - ldrshteq pc, [r2], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbseq r1, r3, r4, asr #11 │ │ │ │ - rsbseq pc, r2, ip, asr #5 │ │ │ │ - rsbseq r1, r3, r6, lsr #11 │ │ │ │ - rsbseq pc, r2, lr, lsr #5 │ │ │ │ - rsbseq r1, r3, sl, lsl #11 │ │ │ │ - @ instruction: 0x0072e298 │ │ │ │ + rsbseq r1, r3, r2, asr #20 │ │ │ │ + rsbseq lr, r2, sl, lsl r7 │ │ │ │ + ldrsbteq r1, [r3], #-154 @ 0xffffff66 │ │ │ │ + rsbseq pc, r2, r0, ror #13 │ │ │ │ + rsbseq r1, r3, r6, lsl #19 │ │ │ │ + rsbseq pc, r2, ip, lsl #13 │ │ │ │ + rsbseq r1, r3, r6, lsl #18 │ │ │ │ + rsbseq pc, r2, lr, lsl #12 │ │ │ │ + rsbseq r1, r3, r8, ror #17 │ │ │ │ + ldrshteq pc, [r2], #-80 @ 0xffffffb0 @ │ │ │ │ + ldrhteq r1, [r3], #-128 @ 0xffffff80 │ │ │ │ + ldrhteq pc, [r2], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbseq r1, r3, r6, ror r8 │ │ │ │ + rsbseq pc, r2, lr, ror r5 @ │ │ │ │ + rsbseq r1, r3, r8, lsl #16 │ │ │ │ + rsbseq pc, r2, r0, lsl r5 @ │ │ │ │ + rsbseq r1, r3, sl, ror #15 │ │ │ │ + ldrshteq pc, [r2], #-66 @ 0xffffffbe @ │ │ │ │ + rsbseq r1, r3, ip, asr #15 │ │ │ │ + ldrsbteq pc, [r2], #-68 @ 0xffffffbc @ │ │ │ │ + rsbseq r1, r3, r2, lsr r7 │ │ │ │ + rsbseq pc, r2, sl, lsr r4 @ │ │ │ │ + rsbseq r1, r3, r4, lsl r7 │ │ │ │ + rsbseq pc, r2, ip, lsl r4 @ │ │ │ │ + ldrshteq r1, [r3], #-102 @ 0xffffff9a │ │ │ │ + ldrshteq pc, [r2], #-62 @ 0xffffffc2 @ │ │ │ │ + ldrsbteq r1, [r3], #-104 @ 0xffffff98 │ │ │ │ + rsbseq pc, r2, r0, ror #7 │ │ │ │ + rsbseq r1, r3, r8, lsr #13 │ │ │ │ + ldrhteq pc, [r2], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbseq r1, r3, sl, ror r6 │ │ │ │ + rsbseq pc, r2, r2, lsl #7 │ │ │ │ + rsbseq r1, r3, ip, asr #12 │ │ │ │ + rsbseq pc, r2, r4, asr r3 @ │ │ │ │ + rsbseq r1, r3, ip, lsl r6 │ │ │ │ + rsbseq pc, r2, r4, lsr #6 │ │ │ │ + ldrshteq r1, [r3], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq pc, r2, r6, lsl #6 │ │ │ │ + rsbseq r1, r3, ip, asr #11 │ │ │ │ + ldrsbteq pc, [r2], #-36 @ 0xffffffdc @ │ │ │ │ + rsbseq r1, r3, lr, lsr #11 │ │ │ │ + ldrhteq pc, [r2], #-38 @ 0xffffffda @ │ │ │ │ + @ instruction: 0x00731592 │ │ │ │ + rsbseq lr, r2, r0, lsr #5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r6, sp, lsl #18 │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ ldrdgt pc, [r0], r5 @ │ │ │ │ @@ -176520,24 +176520,24 @@ │ │ │ │ tstppl sl, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf758300c │ │ │ │ stmdami ip, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ mrc2 7, 3, pc, cr12, cr8, {2} │ │ │ │ ldr r9, [r4, r4, lsl #22]! │ │ │ │ - rsbseq r1, r3, r8, asr #8 │ │ │ │ - rsbseq pc, r2, r0, asr r1 @ │ │ │ │ - rsbseq r1, r3, r6, ror #7 │ │ │ │ - rsbseq pc, r2, lr, ror #1 │ │ │ │ - rsbseq r1, r3, sl, asr #7 │ │ │ │ - ldrsbteq pc, [r2], #-2 @ │ │ │ │ - rsbseq r1, r3, r0, ror r3 │ │ │ │ - rsbseq pc, r2, r8, ror r0 @ │ │ │ │ - rsbseq r1, r3, r2, asr r3 │ │ │ │ - rsbseq pc, r2, sl, asr r0 @ │ │ │ │ + rsbseq r1, r3, r0, asr r4 │ │ │ │ + rsbseq pc, r2, r8, asr r1 @ │ │ │ │ + rsbseq r1, r3, lr, ror #7 │ │ │ │ + ldrshteq pc, [r2], #-6 @ │ │ │ │ + ldrsbteq r1, [r3], #-50 @ 0xffffffce │ │ │ │ + ldrsbteq pc, [r2], #-10 @ │ │ │ │ + rsbseq r1, r3, r8, ror r3 │ │ │ │ + rsbseq pc, r2, r0, lsl #1 │ │ │ │ + rsbseq r1, r3, sl, asr r3 │ │ │ │ + rsbseq pc, r2, r2, rrx │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r5], -fp, lsl #1 │ │ │ │ strmi r2, [r7], -r0, lsl #8 │ │ │ │ stmib sp, {r3, r9, sl, lr}^ │ │ │ │ @@ -176642,23 +176642,23 @@ │ │ │ │ stmdami lr, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2 7, cr15, [lr, #352] @ 0x160 │ │ │ │ strb r9, [r4, r3, lsl #22] │ │ │ │ b 6fd1b0 │ │ │ │ rsbseq pc, sp, sl, lsr #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r1, r3, sl, ror #3 │ │ │ │ - ldrshteq lr, [r2], #-226 @ 0xffffff1e │ │ │ │ + ldrshteq r1, [r3], #-18 @ 0xffffffee │ │ │ │ + ldrshteq lr, [r2], #-234 @ 0xffffff16 │ │ │ │ rsbseq pc, sp, sl, lsl #12 │ │ │ │ - ldrhteq r1, [r3], #-18 @ 0xffffffee │ │ │ │ - ldrhteq lr, [r2], #-234 @ 0xffffff16 │ │ │ │ - @ instruction: 0x00731194 │ │ │ │ - @ instruction: 0x0072ee9c │ │ │ │ - rsbseq r1, r3, r6, ror r1 │ │ │ │ - rsbseq lr, r2, lr, ror lr │ │ │ │ + ldrhteq r1, [r3], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq lr, r2, r2, asr #29 │ │ │ │ + @ instruction: 0x0073119c │ │ │ │ + rsbseq lr, r2, r4, lsr #29 │ │ │ │ + rsbseq r1, r3, lr, ror r1 │ │ │ │ + rsbseq lr, r2, r6, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec1669c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ blls 3264d8 >::_M_default_append(unsigned int)@@Base+0xa0bd4> │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ @@ -176672,16 +176672,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf758300c │ │ │ │ stmdami r5, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2l 7, cr15, [lr, #-352] @ 0xfffffea0 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - ldrshteq r1, [r3], #-6 │ │ │ │ - ldrshteq lr, [r2], #-222 @ 0xffffff22 │ │ │ │ + ldrshteq r1, [r3], #-14 │ │ │ │ + rsbseq lr, r2, r6, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec166f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ strls r9, [r2], #-3082 @ 0xfffff3f6 │ │ │ │ @@ -176695,16 +176695,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r6], #-352 @ 0xfffffea0 │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7584478 │ │ │ │ blls 23e9c0 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x0073109c │ │ │ │ - rsbseq lr, r2, r4, lsr #27 │ │ │ │ + rsbseq r1, r3, r4, lsr #1 │ │ │ │ + rsbseq lr, r2, ip, lsr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xb08b4db2 │ │ │ │ @ instruction: 0x27004cb2 │ │ │ │ sxtab16mi r4, r1, sp, ror #8 │ │ │ │ @@ -176883,28 +176883,28 @@ │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ blx fec7d582 │ │ │ │ strb r9, [r9], r7, lsl #24 │ │ │ │ ldmda r8!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x007df498 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq pc, sp, r0, asr #8 │ │ │ │ - rsbseq r0, r3, r0, asr #31 │ │ │ │ - rsbseq lr, r2, r8, asr #25 │ │ │ │ - rsbseq r0, r3, r6, lsr #31 │ │ │ │ - rsbseq lr, r2, lr, lsr #25 │ │ │ │ - rsbseq r0, r3, sl, lsl #31 │ │ │ │ - @ instruction: 0x0072ec92 │ │ │ │ - rsbseq r0, r3, lr, ror #29 │ │ │ │ - ldrshteq lr, [r2], #-182 @ 0xffffff4a │ │ │ │ - rsbseq r0, r3, r2, ror lr │ │ │ │ - rsbseq lr, r2, sl, ror fp │ │ │ │ - ldrsbteq r0, [r3], #-210 @ 0xffffff2e │ │ │ │ - ldrsbteq lr, [r2], #-170 @ 0xffffff56 │ │ │ │ - ldrhteq r0, [r3], #-214 @ 0xffffff2a │ │ │ │ - ldrhteq lr, [r2], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r0, r3, r8, asr #31 │ │ │ │ + ldrsbteq lr, [r2], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r0, r3, lr, lsr #31 │ │ │ │ + ldrhteq lr, [r2], #-198 @ 0xffffff3a │ │ │ │ + @ instruction: 0x00730f92 │ │ │ │ + @ instruction: 0x0072ec9a │ │ │ │ + ldrshteq r0, [r3], #-230 @ 0xffffff1a │ │ │ │ + ldrshteq lr, [r2], #-190 @ 0xffffff42 │ │ │ │ + rsbseq r0, r3, sl, ror lr │ │ │ │ + rsbseq lr, r2, r2, lsl #23 │ │ │ │ + ldrsbteq r0, [r3], #-218 @ 0xffffff26 │ │ │ │ + rsbseq lr, r2, r2, ror #21 │ │ │ │ + ldrhteq r0, [r3], #-222 @ 0xffffff22 │ │ │ │ + rsbseq lr, r2, r6, asr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 13110d4 │ │ │ │ addlt r4, fp, r9, asr #22 │ │ │ │ @ instruction: 0x4606447a │ │ │ │ @@ -176978,16 +176978,16 @@ │ │ │ │ svclt 0x00c2428b │ │ │ │ bls 2085bc │ │ │ │ bfi r6, r3, #0, #12 │ │ │ │ svc 0x007af751 │ │ │ │ rsbseq pc, sp, r8, ror r1 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrhteq pc, [sp], #-14 @ │ │ │ │ - rsbseq r0, r3, sl, asr #24 │ │ │ │ - rsbseq lr, r2, r2, asr r9 │ │ │ │ + rsbseq r0, r3, r2, asr ip │ │ │ │ + rsbseq lr, r2, sl, asr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 17ae78 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ strmi r4, [r6], -r0, ror #20 │ │ │ │ @@ -177086,16 +177086,16 @@ │ │ │ │ movwcs fp, #36802 @ 0x8fc2 │ │ │ │ andsvs r9, r3, r7, lsl #20 │ │ │ │ @ instruction: 0xf751e7bf │ │ │ │ svclt 0x0000eea4 │ │ │ │ rsbseq pc, sp, lr, lsl r0 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq lr, sp, r8, lsr #30 │ │ │ │ - @ instruction: 0x00730a9c │ │ │ │ - rsbseq lr, r2, r4, lsr #15 │ │ │ │ + rsbseq r0, r3, r4, lsr #21 │ │ │ │ + rsbseq lr, r2, ip, lsr #15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec16d70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stcle 14, cr1, [ip, #-116]! @ 0xffffff8c │ │ │ │ svcne 0x00174606 │ │ │ │ and r2, r6, r0, lsl #8 │ │ │ │ @@ -177126,18 +177126,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf758300c │ │ │ │ stmdami r7, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9c2f758 │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbseq r0, r3, r8, lsl #20 │ │ │ │ - rsbseq lr, r2, r0, lsl r7 │ │ │ │ - ldrsbteq r0, [r3], #-158 @ 0xffffff62 │ │ │ │ - rsbseq lr, r2, r6, ror #13 │ │ │ │ + rsbseq r0, r3, r0, lsl sl │ │ │ │ + rsbseq lr, r2, r8, lsl r7 │ │ │ │ + rsbseq r0, r3, r6, ror #19 │ │ │ │ + rsbseq lr, r2, lr, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi r4, [fp], r7, asr #24 │ │ │ │ addlt r4, r7, r7, asr #18 │ │ │ │ @ instruction: 0x4607447c │ │ │ │ @@ -177209,18 +177209,18 @@ │ │ │ │ ldrb pc, [r3, r5, lsr #18] @ │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf751e7c5 │ │ │ │ svclt 0x0000edae │ │ │ │ ldrsbteq lr, [sp], #-212 @ 0xffffff2c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq lr, sp, ip, lsl sp │ │ │ │ - rsbseq r0, r3, r6, asr #17 │ │ │ │ - rsbseq lr, r2, lr, asr #11 │ │ │ │ - rsbseq r0, r3, r4, lsr #17 │ │ │ │ - rsbseq lr, r2, ip, lsr #11 │ │ │ │ + rsbseq r0, r3, lr, asr #17 │ │ │ │ + ldrsbteq lr, [r2], #-86 @ 0xffffffaa │ │ │ │ + rsbseq r0, r3, ip, lsr #17 │ │ │ │ + ldrhteq lr, [r2], #-84 @ 0xffffffac │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strcs fp, [r0, #-135] @ 0xffffff79 │ │ │ │ @ instruction: 0xf8dd2b00 │ │ │ │ movwls r8, #20544 @ 0x5040 │ │ │ │ @@ -177325,26 +177325,26 @@ │ │ │ │ @ instruction: 0xf6414810 │ │ │ │ ldrbtmi r5, [r8], #-266 @ 0xfffffef6 │ │ │ │ @ instruction: 0xf757300c │ │ │ │ stmdami lr, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf832f758 │ │ │ │ svclt 0x0000e7be │ │ │ │ - ldrsbteq r0, [r3], #-114 @ 0xffffff8e │ │ │ │ - ldrsbteq lr, [r2], #-74 @ 0xffffffb6 │ │ │ │ - ldrhteq r0, [r3], #-122 @ 0xffffff86 │ │ │ │ - rsbseq lr, r2, r2, asr #9 │ │ │ │ - rsbseq r0, r3, lr, lsr r7 │ │ │ │ - rsbseq lr, r2, r6, asr #8 │ │ │ │ - rsbseq r0, r3, r6, lsr #14 │ │ │ │ - rsbseq lr, r2, lr, lsr #8 │ │ │ │ - ldrsbteq r0, [r3], #-104 @ 0xffffff98 │ │ │ │ - rsbseq lr, r2, r0, ror #7 │ │ │ │ - ldrhteq r0, [r3], #-110 @ 0xffffff92 │ │ │ │ - rsbseq lr, r2, r6, asr #7 │ │ │ │ + ldrsbteq r0, [r3], #-122 @ 0xffffff86 │ │ │ │ + rsbseq lr, r2, r2, ror #9 │ │ │ │ + rsbseq r0, r3, r2, asr #15 │ │ │ │ + rsbseq lr, r2, sl, asr #9 │ │ │ │ + rsbseq r0, r3, r6, asr #14 │ │ │ │ + rsbseq lr, r2, lr, asr #8 │ │ │ │ + rsbseq r0, r3, lr, lsr #14 │ │ │ │ + rsbseq lr, r2, r6, lsr r4 │ │ │ │ + rsbseq r0, r3, r0, ror #13 │ │ │ │ + rsbseq lr, r2, r8, ror #7 │ │ │ │ + rsbseq r0, r3, r6, asr #13 │ │ │ │ + rsbseq lr, r2, lr, asr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4fb40c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ @ instruction: 0x4692b09d │ │ │ │ strmi r4, [fp], r3, lsr #20 │ │ │ │ @@ -177380,15 +177380,15 @@ │ │ │ │ ldrbthi pc, [r6], #832 @ 0x340 @ │ │ │ │ ldmdavs sl!, {sl, sp}^ │ │ │ │ @ instruction: 0xf04f46a0 │ │ │ │ sbcs r0, r7, r1, lsl #18 │ │ │ │ ... │ │ │ │ rsbseq lr, sp, lr, lsl #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r0, r3, ip, lsl r6 │ │ │ │ + rsbseq r0, r3, r4, lsr #12 │ │ │ │ svceq 0x00c0f1be │ │ │ │ adcshi pc, r9, #0 │ │ │ │ blvc 67b680 │ │ │ │ ldcvs 5, cr15, [r0], #8 │ │ │ │ blpl 13b8f0 │ │ │ │ blvs 17b488 │ │ │ │ blmi 127bae0 │ │ │ │ @@ -177984,33 +177984,33 @@ │ │ │ │ ldrbtmi r4, [r8], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf757300c │ │ │ │ ldmdami r3, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ blx 37e6c6 │ │ │ │ svclt 0x0000e5f4 │ │ │ │ ... │ │ │ │ - rsbseq r0, r3, sl, asr r0 │ │ │ │ + rsbseq r0, r3, r2, rrx │ │ │ │ rsbseq lr, sp, r0, lsr #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq pc, [r2], #-236 @ 0xffffff14 @ │ │ │ │ - rsbseq sp, r2, r4, asr #23 │ │ │ │ - rsbseq pc, r2, r6, lsl #28 │ │ │ │ - rsbseq sp, r2, lr, lsl #22 │ │ │ │ - ldrhteq pc, [r2], #-218 @ 0xffffff26 @ │ │ │ │ - rsbseq sp, r2, r2, asr #21 │ │ │ │ - rsbseq pc, r2, r0, asr #25 │ │ │ │ - rsbseq sp, r2, r8, asr #19 │ │ │ │ - rsbseq pc, r2, sl, lsl #25 │ │ │ │ - @ instruction: 0x0072d992 │ │ │ │ - rsbseq pc, r2, lr, ror #24 │ │ │ │ - rsbseq sp, r2, r6, ror r9 │ │ │ │ + rsbseq pc, r2, r4, asr #29 │ │ │ │ + rsbseq sp, r2, ip, asr #23 │ │ │ │ + rsbseq pc, r2, lr, lsl #28 │ │ │ │ + rsbseq sp, r2, r6, lsl fp │ │ │ │ + rsbseq pc, r2, r2, asr #27 │ │ │ │ + rsbseq sp, r2, sl, asr #21 │ │ │ │ + rsbseq pc, r2, r8, asr #25 │ │ │ │ + ldrsbteq sp, [r2], #-144 @ 0xffffff70 │ │ │ │ + @ instruction: 0x0072fc92 │ │ │ │ + @ instruction: 0x0072d99a │ │ │ │ + rsbseq pc, r2, r6, ror ip @ │ │ │ │ + rsbseq sp, r2, lr, ror r9 │ │ │ │ stmdami ip!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x31abf242 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 87e71c │ │ │ │ + blx 87e71c │ │ │ │ ldrtmi r4, [r1], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7574478 │ │ │ │ strb pc, [r3, #2777] @ 0xad9 @ │ │ │ │ strb r6, [sp], #2170 @ 0x87a │ │ │ │ stmdami r6!, {r1, r2, r9, sl, lr} │ │ │ │ msrmi R12_usr, r2 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -178044,26 +178044,26 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9d6f757 │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fe4fe7b8 │ │ │ │ @ instruction: 0xf750e57a │ │ │ │ svclt 0x0000ef1c │ │ │ │ - rsbseq pc, r2, ip, lsl #24 │ │ │ │ - rsbseq sp, r2, r4, lsl r9 │ │ │ │ - rsbseq pc, r2, ip, ror #23 │ │ │ │ - ldrshteq sp, [r2], #-132 @ 0xffffff7c │ │ │ │ - ldrsbteq pc, [r2], #-176 @ 0xffffff50 @ │ │ │ │ - ldrsbteq sp, [r2], #-136 @ 0xffffff78 │ │ │ │ - ldrhteq pc, [r2], #-180 @ 0xffffff4c @ │ │ │ │ - ldrhteq sp, [r2], #-140 @ 0xffffff74 │ │ │ │ - @ instruction: 0x0072fb98 │ │ │ │ - rsbseq sp, r2, r0, lsr #17 │ │ │ │ - rsbseq pc, r2, ip, ror fp @ │ │ │ │ - rsbseq sp, r2, r2, lsl #17 │ │ │ │ + rsbseq pc, r2, r4, lsl ip @ │ │ │ │ + rsbseq sp, r2, ip, lsl r9 │ │ │ │ + ldrshteq pc, [r2], #-180 @ 0xffffff4c @ │ │ │ │ + ldrshteq sp, [r2], #-140 @ 0xffffff74 │ │ │ │ + ldrsbteq pc, [r2], #-184 @ 0xffffff48 @ │ │ │ │ + rsbseq sp, r2, r0, ror #17 │ │ │ │ + ldrhteq pc, [r2], #-188 @ 0xffffff44 @ │ │ │ │ + rsbseq sp, r2, r4, asr #17 │ │ │ │ + rsbseq pc, r2, r0, lsr #23 │ │ │ │ + rsbseq sp, r2, r8, lsr #17 │ │ │ │ + rsbseq pc, r2, r4, lsl #23 │ │ │ │ + rsbseq sp, r2, sl, lsl #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4fbf54 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xeeb0690e │ │ │ │ @ instruction: 0xf8d09b40 │ │ │ │ @@ -178258,18 +178258,18 @@ │ │ │ │ strtmi pc, [r8], -sp, ror #17 │ │ │ │ ldc 0, cr11, [sp], #16 │ │ │ │ pop {r4, r8, r9, fp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq pc, r2, sl, asr #25 │ │ │ │ - @ instruction: 0x0072fa96 │ │ │ │ - rsbseq pc, r2, r4, lsr r8 @ │ │ │ │ - rsbseq sp, r2, ip, lsr r5 │ │ │ │ + ldrsbteq pc, [r2], #-194 @ 0xffffff3e @ │ │ │ │ + @ instruction: 0x0072fa9e │ │ │ │ + rsbseq pc, r2, ip, lsr r8 @ │ │ │ │ + rsbseq sp, r2, r4, asr #10 │ │ │ │ andsvs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x305df891 │ │ │ │ @ instruction: 0xf10007db │ │ │ │ push {r2, r4, r5, r6, r8, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec239f0 │ │ │ │ @@ -178330,15 +178330,15 @@ │ │ │ │ vsqrt.f64 d23, d4 │ │ │ │ vpmin.s8 d31, d0, d0 │ │ │ │ @ instruction: 0xf50380f5 │ │ │ │ ldc 12, cr6, [r4, #696] @ 0x2b8 │ │ │ │ vldr d7, [ip] │ │ │ │ vmov.f64 d3, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d23, d3 │ │ │ │ - ble 87f720 │ │ │ │ + ble 87f720 │ │ │ │ blcs 27c900 │ │ │ │ ldcvs 5, cr15, [r2], #12 │ │ │ │ blvc ff2bc9ac │ │ │ │ blne 17c360 │ │ │ │ blvc ff13c9c4 │ │ │ │ blx 4fcabc │ │ │ │ @ instruction: 0xf04fbf94 │ │ │ │ @@ -178626,20 +178626,20 @@ │ │ │ │ @ instruction: 0xf7ff9200 │ │ │ │ bls 1001c0 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf8dad1e1 │ │ │ │ strb r1, [pc, r4]! │ │ │ │ movwcs r9, #6663 @ 0x1a07 │ │ │ │ @ instruction: 0xe6996013 │ │ │ │ - rsbseq pc, r2, r2, ror #5 │ │ │ │ - rsbseq ip, r2, sl, ror #31 │ │ │ │ - rsbseq pc, r2, r4, lsr #5 │ │ │ │ - rsbseq ip, r2, ip, lsr #31 │ │ │ │ - rsbseq pc, r2, r6, lsl #5 │ │ │ │ - rsbseq ip, r2, lr, lsl #31 │ │ │ │ + rsbseq pc, r2, sl, ror #5 │ │ │ │ + ldrshteq ip, [r2], #-242 @ 0xffffff0e │ │ │ │ + rsbseq pc, r2, ip, lsr #5 │ │ │ │ + ldrhteq ip, [r2], #-244 @ 0xffffff0c │ │ │ │ + rsbseq pc, r2, lr, lsl #5 │ │ │ │ + @ instruction: 0x0072cf96 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4fc858 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi r4, [ip], -r5, lsr #26 │ │ │ │ adcslt r4, r5, r5, lsr #18 │ │ │ │ @@ -178958,18 +178958,18 @@ │ │ │ │ vmov.f64 d3, d5 │ │ │ │ eors r2, r3, r6, asr #22 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtle r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq pc, r2, r0, ror #1 │ │ │ │ + rsbseq pc, r2, r8, ror #1 │ │ │ │ @ instruction: 0xffff3a81 │ │ │ │ - rsbseq lr, r2, r6, asr #27 │ │ │ │ - rsbseq ip, r2, lr, asr #21 │ │ │ │ + rsbseq lr, r2, lr, asr #27 │ │ │ │ + ldrsbteq ip, [r2], #-166 @ 0xffffff5a │ │ │ │ blvc 11bd398 │ │ │ │ blx 4fd490 │ │ │ │ mrc 0, 5, sp, cr4, cr11, {1} │ │ │ │ vsqrt.f64 d20, d5 │ │ │ │ ldrble pc, [ip], #-2576 @ 0xfffff5f0 @ │ │ │ │ blpl 11bd3ac │ │ │ │ blx 4fd4a4 │ │ │ │ @@ -179206,15 +179206,15 @@ │ │ │ │ blvc 8fd2c8 │ │ │ │ blvs 97d2cc │ │ │ │ blvc 2bd514 >::_M_default_append(unsigned int)@@Base+0x37c10> │ │ │ │ blvs 27d518 │ │ │ │ strhi pc, [r0, -r0, asr #6] │ │ │ │ blvs 127d58c │ │ │ │ blge 127d754 │ │ │ │ - blvs 87d30c │ │ │ │ + blvs 87d30c │ │ │ │ blvc 12bd574 │ │ │ │ bl 12bd760 │ │ │ │ andcs r9, r1, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0x27084694 │ │ │ │ tstcs r0, r1, lsl #22 │ │ │ │ tstls sl, #20, 6 @ 0x50000000 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -179382,15 +179382,15 @@ │ │ │ │ teqphi r9, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46509912 │ │ │ │ tstls r8, #-536870911 @ 0xe0000001 │ │ │ │ blvc 8fd584 │ │ │ │ cdp 7, 15, cr15, cr4, cr15, {2} │ │ │ │ blvc 8fd5cc │ │ │ │ bleq 67d060 │ │ │ │ - bls 868bc0 │ │ │ │ + bls 868bc0 │ │ │ │ blvc 127d840 │ │ │ │ blvc ff47da38 │ │ │ │ blx 4fdb30 │ │ │ │ @ instruction: 0x2101bf94 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ addsmi r9, r7, #12, 30 @ 0x30 │ │ │ │ ldrdcs fp, [r0], -r4 │ │ │ │ @@ -179915,15 +179915,15 @@ │ │ │ │ vstr d0, [sp, #24] │ │ │ │ @ instruction: 0xf74f6b0c │ │ │ │ ldc 12, cr14, [pc, #-840] @ c245c │ │ │ │ blls 661498 │ │ │ │ @ instruction: 0xeeb09a24 │ │ │ │ vsub.f64 d10, d13, d7 │ │ │ │ ldrmi r7, [r3], #-2880 @ 0xfffff4c0 │ │ │ │ - bls 868bf8 │ │ │ │ + bls 868bf8 │ │ │ │ ldc 6, cr4, [sp, #612] @ 0x264 │ │ │ │ strmi r6, [sl], #-2828 @ 0xfffff4f4 │ │ │ │ ldrls r9, [r8, #-1558] @ 0xfffff9ea │ │ │ │ blx 12be28a │ │ │ │ mrc 4, 5, r9, cr0, cr10, {0} │ │ │ │ ldrmi ip, [lr], -r6, asr #22 │ │ │ │ @ instruction: 0x46544615 │ │ │ │ @@ -180099,15 +180099,15 @@ │ │ │ │ stmdbls lr, {r1, r5, r7, sl, fp, sp, pc} │ │ │ │ cdp 3, 11, cr2, cr0, cr0, {0} │ │ │ │ ldrmi r4, [pc], -r5, asr #22 │ │ │ │ tstls r6, r9, lsl #13 │ │ │ │ blt 12c0a88 │ │ │ │ blvc 12be38c │ │ │ │ blge 12be554 │ │ │ │ - blvc 87e10c │ │ │ │ + blvc 87e10c │ │ │ │ blvc 127e378 │ │ │ │ bl 12be560 │ │ │ │ ldmlt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdavs r8, {r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x3180f890 │ │ │ │ biceq pc, r0, #3 │ │ │ │ @ instruction: 0xf47e2bc0 │ │ │ │ @@ -180115,15 +180115,15 @@ │ │ │ │ @ instruction: 0xf890461a │ │ │ │ streq r0, [r0, r1, lsl #3] │ │ │ │ mrcge 4, 0, APSR_nzcv, cr11, cr14, {1} │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ mrcne 14, 2, sl, cr0, cr8, {0} │ │ │ │ ldmdals r0, {r2, r3, r4, ip, pc} │ │ │ │ blge 14be594 │ │ │ │ - blvc 87e14c │ │ │ │ + blvc 87e14c │ │ │ │ @ instruction: 0xf1a000d7 │ │ │ │ stmdals r4!, {r2, sl, fp} │ │ │ │ bl 12be5a4 │ │ │ │ vdiveq.f64 d30, d2, d0 │ │ │ │ svceq 0x0004f85c │ │ │ │ blmi 137e5b0 │ │ │ │ blvc 17ddb8 │ │ │ │ @@ -180273,22 +180273,22 @@ │ │ │ │ ldrbtmi r9, [r8], #-2313 @ 0xfffff6f7 │ │ │ │ @ instruction: 0xf922f755 │ │ │ │ @ instruction: 0xf7fe9b09 │ │ │ │ svclt 0x0000bb6c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ - rsbseq sp, r2, r4, lsr #25 │ │ │ │ - rsbseq fp, r2, sl, lsr #19 │ │ │ │ - rsbseq sp, r2, r4, lsl #25 │ │ │ │ - rsbseq fp, r2, sl, lsl #19 │ │ │ │ - rsbseq sp, r2, r0, lsl #24 │ │ │ │ - rsbseq fp, r2, r8, lsl #18 │ │ │ │ - @ instruction: 0x0072d89e │ │ │ │ - rsbseq fp, r2, r6, lsr #11 │ │ │ │ + rsbseq sp, r2, ip, lsr #25 │ │ │ │ + ldrhteq fp, [r2], #-146 @ 0xffffff6e │ │ │ │ + rsbseq sp, r2, ip, lsl #25 │ │ │ │ + @ instruction: 0x0072b992 │ │ │ │ + rsbseq sp, r2, r8, lsl #24 │ │ │ │ + rsbseq fp, r2, r0, lsl r9 │ │ │ │ + rsbseq sp, r2, r6, lsr #17 │ │ │ │ + rsbseq fp, r2, lr, lsr #11 │ │ │ │ @ instruction: 0xf6fe4284 │ │ │ │ ldmdbls r0, {r0, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ strtmi r3, [r2], r8, lsl #4 │ │ │ │ ldrbcc pc, [pc, #79]! @ c2dcb @ │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ streq lr, [r3, r1, lsl #22] │ │ │ │ ldmne r6, {r2, r5, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -180651,16 +180651,16 @@ │ │ │ │ stmdami r7, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2313 @ 0xfffff6f7 │ │ │ │ mcr2 7, 1, pc, cr12, cr4, {2} @ │ │ │ │ @ instruction: 0xf7fe9b09 │ │ │ │ svclt 0x0000b876 │ │ │ │ andeq r0, r0, r0 │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ - ldrhteq sp, [r2], #-34 @ 0xffffffde │ │ │ │ - ldrhteq sl, [r2], #-250 @ 0xffffff06 │ │ │ │ + ldrhteq sp, [r2], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq sl, r2, r2, asr #31 │ │ │ │ ssatmi r9, #1, r4, lsl #28 │ │ │ │ @ instruction: 0x464c4655 │ │ │ │ movsvs pc, #8, 10 @ 0x2000000 │ │ │ │ bleq 17e798 │ │ │ │ bleq fec40 │ │ │ │ cdp 7, 15, cr15, cr8, cr14, {2} │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ @@ -181025,22 +181025,22 @@ │ │ │ │ cdp 3, 11, cr2, cr0, cr0, {0} │ │ │ │ vsub.f64 d3, d26, d7 │ │ │ │ ldrmi r1, [r9], r7, asr #22 │ │ │ │ @ instruction: 0xf7fe461f │ │ │ │ svclt 0x0000bb02 │ │ │ │ andeq r0, r0, r0 │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ - rsbseq sp, r2, r0, asr #3 │ │ │ │ - rsbseq sl, r2, r6, asr #29 │ │ │ │ - rsbseq sp, r2, lr, asr #2 │ │ │ │ - rsbseq sl, r2, r4, asr lr │ │ │ │ - rsbseq sp, r2, r6, lsr #1 │ │ │ │ - rsbseq sl, r2, lr, lsr #27 │ │ │ │ - rsbseq ip, r2, sl, asr #29 │ │ │ │ - ldrsbteq sl, [r2], #-178 @ 0xffffff4e │ │ │ │ + rsbseq sp, r2, r8, asr #3 │ │ │ │ + rsbseq sl, r2, lr, asr #29 │ │ │ │ + rsbseq sp, r2, r6, asr r1 │ │ │ │ + rsbseq sl, r2, ip, asr lr │ │ │ │ + rsbseq sp, r2, lr, lsr #1 │ │ │ │ + ldrhteq sl, [r2], #-214 @ 0xffffff2a │ │ │ │ + ldrsbteq ip, [r2], #-226 @ 0xffffff1e │ │ │ │ + ldrsbteq sl, [r2], #-186 @ 0xffffff46 │ │ │ │ @ instruction: 0xf6429009 │ │ │ │ @ instruction: 0xf8df717d │ │ │ │ ldrbtmi r0, [r8], #-1388 @ 0xfffffa94 │ │ │ │ @ instruction: 0xf754300c │ │ │ │ @ instruction: 0xf8dffa5f │ │ │ │ stmdbls r9, {r2, r5, r6, r8, sl} │ │ │ │ @ instruction: 0xf7544478 │ │ │ │ @@ -181382,54 +181382,54 @@ │ │ │ │ mrc 3, 1, r9, cr10, cr6, {0} │ │ │ │ ldrmi r1, [r9], r7, asr #22 │ │ │ │ @ instruction: 0x461f9b11 │ │ │ │ ldmdalt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andsls r2, r6, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf7fe4691 │ │ │ │ svclt 0x0000b87e │ │ │ │ - rsbseq ip, r2, lr, lsl #25 │ │ │ │ - @ instruction: 0x0072a994 │ │ │ │ - rsbseq ip, r2, r2, ror #24 │ │ │ │ - rsbseq sl, r2, r6, ror #18 │ │ │ │ - rsbseq ip, r2, r8, lsl #23 │ │ │ │ - rsbseq sl, r2, lr, lsl #17 │ │ │ │ - rsbseq ip, r2, r4, ror #22 │ │ │ │ - rsbseq sl, r2, sl, ror #16 │ │ │ │ - rsbseq ip, r2, r4, lsr fp │ │ │ │ - rsbseq sl, r2, sl, lsr r8 │ │ │ │ - rsbseq ip, r2, r0, lsl fp │ │ │ │ - rsbseq sl, r2, r6, lsl r8 │ │ │ │ - rsbseq ip, r2, r8, asr #21 │ │ │ │ - ldrsbteq sl, [r2], #-112 @ 0xffffff90 │ │ │ │ - rsbseq ip, r2, r8, lsr #21 │ │ │ │ - ldrhteq sl, [r2], #-112 @ 0xffffff90 │ │ │ │ - rsbseq ip, r2, r4, ror #20 │ │ │ │ - rsbseq sl, r2, ip, ror #14 │ │ │ │ - rsbseq ip, r2, r4, asr #20 │ │ │ │ - rsbseq sl, r2, ip, asr #14 │ │ │ │ - rsbseq ip, r2, r4, lsr #20 │ │ │ │ - rsbseq sl, r2, ip, lsr #14 │ │ │ │ - rsbseq ip, r2, sl, lsr #19 │ │ │ │ - ldrhteq sl, [r2], #-98 @ 0xffffff9e │ │ │ │ - rsbseq ip, r2, r2, asr r9 │ │ │ │ - rsbseq sl, r2, sl, asr r6 │ │ │ │ - rsbseq ip, r2, r2, lsr r9 │ │ │ │ - rsbseq sl, r2, sl, lsr r6 │ │ │ │ - rsbseq ip, r2, r2, lsl r9 │ │ │ │ - rsbseq sl, r2, sl, lsl r6 │ │ │ │ - ldrshteq ip, [r2], #-130 @ 0xffffff7e │ │ │ │ - ldrshteq sl, [r2], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq ip, r2, r0, ror #16 │ │ │ │ - rsbseq sl, r2, r8, ror #10 │ │ │ │ - rsbseq ip, r2, r0, asr #16 │ │ │ │ - rsbseq sl, r2, r8, asr #10 │ │ │ │ - ldrshteq ip, [r2], #-126 @ 0xffffff82 │ │ │ │ - rsbseq sl, r2, r6, lsl #10 │ │ │ │ - rsbseq ip, r2, lr, asr r7 │ │ │ │ - rsbseq sl, r2, r6, ror #8 │ │ │ │ + @ instruction: 0x0072cc96 │ │ │ │ + @ instruction: 0x0072a99c │ │ │ │ + rsbseq ip, r2, sl, ror #24 │ │ │ │ + rsbseq sl, r2, lr, ror #18 │ │ │ │ + @ instruction: 0x0072cb90 │ │ │ │ + @ instruction: 0x0072a896 │ │ │ │ + rsbseq ip, r2, ip, ror #22 │ │ │ │ + rsbseq sl, r2, r2, ror r8 │ │ │ │ + rsbseq ip, r2, ip, lsr fp │ │ │ │ + rsbseq sl, r2, r2, asr #16 │ │ │ │ + rsbseq ip, r2, r8, lsl fp │ │ │ │ + rsbseq sl, r2, lr, lsl r8 │ │ │ │ + ldrsbteq ip, [r2], #-160 @ 0xffffff60 │ │ │ │ + ldrsbteq sl, [r2], #-120 @ 0xffffff88 │ │ │ │ + ldrhteq ip, [r2], #-160 @ 0xffffff60 │ │ │ │ + ldrhteq sl, [r2], #-120 @ 0xffffff88 │ │ │ │ + rsbseq ip, r2, ip, ror #20 │ │ │ │ + rsbseq sl, r2, r4, ror r7 │ │ │ │ + rsbseq ip, r2, ip, asr #20 │ │ │ │ + rsbseq sl, r2, r4, asr r7 │ │ │ │ + rsbseq ip, r2, ip, lsr #20 │ │ │ │ + rsbseq sl, r2, r4, lsr r7 │ │ │ │ + ldrhteq ip, [r2], #-146 @ 0xffffff6e │ │ │ │ + ldrhteq sl, [r2], #-106 @ 0xffffff96 │ │ │ │ + rsbseq ip, r2, sl, asr r9 │ │ │ │ + rsbseq sl, r2, r2, ror #12 │ │ │ │ + rsbseq ip, r2, sl, lsr r9 │ │ │ │ + rsbseq sl, r2, r2, asr #12 │ │ │ │ + rsbseq ip, r2, sl, lsl r9 │ │ │ │ + rsbseq sl, r2, r2, lsr #12 │ │ │ │ + ldrshteq ip, [r2], #-138 @ 0xffffff76 │ │ │ │ + rsbseq sl, r2, r2, lsl #12 │ │ │ │ + rsbseq ip, r2, r8, ror #16 │ │ │ │ + rsbseq sl, r2, r0, ror r5 │ │ │ │ + rsbseq ip, r2, r8, asr #16 │ │ │ │ + rsbseq sl, r2, r0, asr r5 │ │ │ │ + rsbseq ip, r2, r6, lsl #16 │ │ │ │ + rsbseq sl, r2, lr, lsl #10 │ │ │ │ + rsbseq ip, r2, r6, ror #14 │ │ │ │ + rsbseq sl, r2, lr, ror #8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 1, cr11, cr15, cr3, {4} │ │ │ │ movwcs sp, #7172 @ 0x1c04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ @@ -181468,16 +181468,16 @@ │ │ │ │ blls 143f1c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x3102f895 │ │ │ │ orreq pc, r0, #35 @ 0x23 │ │ │ │ smlabbcc r2, r5, r8, pc @ │ │ │ │ svclt 0x0000e7b9 │ │ │ │ - rsbseq ip, r2, r0, lsl r6 │ │ │ │ - rsbseq sl, r2, r0, lsr #6 │ │ │ │ + rsbseq ip, r2, r8, lsl r6 │ │ │ │ + rsbseq sl, r2, r8, lsr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4ff4c0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq ff502344 │ │ │ │ ldrmi r4, [r4], -r9, lsr #27 │ │ │ │ vmlsl.s32 q2, d29, d25 │ │ │ │ @@ -181931,18 +181931,18 @@ │ │ │ │ ldrbtmi r6, [r8], #-476 @ 0xfffffe24 │ │ │ │ @ instruction: 0xf753300c │ │ │ │ stmdami r8, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ stc2 7, cr15, [r6], #-332 @ 0xfffffeb4 │ │ │ │ svclt 0x0000e0c2 │ │ │ │ ... │ │ │ │ - rsbseq ip, r2, ip, lsr #32 │ │ │ │ - rsbseq fp, r2, r6, lsr #30 │ │ │ │ - rsbseq fp, r2, r6, lsr #29 │ │ │ │ - rsbseq r9, r2, lr, lsr #23 │ │ │ │ + rsbseq ip, r2, r4, lsr r0 │ │ │ │ + rsbseq fp, r2, lr, lsr #30 │ │ │ │ + rsbseq fp, r2, lr, lsr #29 │ │ │ │ + ldrhteq r9, [r2], #-182 @ 0xffffff4a │ │ │ │ @ instruction: 0x5180f894 │ │ │ │ @ instruction: 0x1eab09ad │ │ │ │ blls 3e9384 │ │ │ │ svclt 0x00181eea │ │ │ │ orrslt r2, fp, r1, lsl #4 │ │ │ │ blvc 100240 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ @@ -182306,18 +182306,18 @@ │ │ │ │ bllt fe542cfc │ │ │ │ andsvs r9, sp, r2, lsr #22 │ │ │ │ svclt 0x0000e5d7 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sl, sp, ip, lsr r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq fp, r2, sl, lsr #19 │ │ │ │ - ldrhteq r9, [r2], #-98 @ 0xffffff9e │ │ │ │ - rsbseq fp, r2, r8, lsl r9 │ │ │ │ - rsbseq r9, r2, lr, lsl r6 │ │ │ │ + ldrhteq fp, [r2], #-146 @ 0xffffff6e │ │ │ │ + ldrhteq r9, [r2], #-106 @ 0xffffff96 │ │ │ │ + rsbseq fp, r2, r0, lsr #18 │ │ │ │ + rsbseq r9, r2, r6, lsr #12 │ │ │ │ blmi ff240800 │ │ │ │ blx 5008f8 │ │ │ │ blpl ff200808 │ │ │ │ @ instruction: 0xf04fbf94 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ cdp 12, 15, cr0, cr1, cr0, {0} │ │ │ │ svclt 0x00b8fa10 │ │ │ │ @@ -182493,37 +182493,37 @@ │ │ │ │ teqpvc r9, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff02f752 │ │ │ │ @ instruction: 0x4629481a │ │ │ │ @ instruction: 0xf7524478 │ │ │ │ ldrb pc, [r9], #-4029 @ 0xfffff043 @ │ │ │ │ ... │ │ │ │ - rsbseq fp, r2, r2, asr r8 │ │ │ │ - rsbseq r9, r2, r8, asr r5 │ │ │ │ - @ instruction: 0x0072ba96 │ │ │ │ - rsbseq fp, r2, sl, asr #15 │ │ │ │ - ldrsbteq r9, [r2], #-66 @ 0xffffffbe │ │ │ │ - ldrhteq fp, [r2], #-112 @ 0xffffff90 │ │ │ │ - ldrhteq r9, [r2], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq fp, r2, r4, lsl #15 │ │ │ │ - rsbseq r9, r2, ip, lsl #9 │ │ │ │ - rsbseq fp, r2, r0, lsr #14 │ │ │ │ - rsbseq r9, r2, r8, lsr #8 │ │ │ │ - rsbseq fp, r2, r6, lsl #14 │ │ │ │ - rsbseq r9, r2, lr, lsl #8 │ │ │ │ - rsbseq fp, r2, sl, asr r6 │ │ │ │ - rsbseq r9, r2, r2, ror #6 │ │ │ │ - rsbseq fp, r2, r0, asr #12 │ │ │ │ - rsbseq r9, r2, r8, asr #6 │ │ │ │ - rsbseq fp, r2, r6, lsr #12 │ │ │ │ - rsbseq r9, r2, lr, lsr #6 │ │ │ │ - rsbseq fp, r2, lr, ror #11 │ │ │ │ - ldrshteq r9, [r2], #-38 @ 0xffffffda │ │ │ │ - ldrsbteq fp, [r2], #-84 @ 0xffffffac │ │ │ │ - ldrsbteq r9, [r2], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq fp, r2, sl, asr r8 │ │ │ │ + rsbseq r9, r2, r0, ror #10 │ │ │ │ + @ instruction: 0x0072ba9e │ │ │ │ + ldrsbteq fp, [r2], #-114 @ 0xffffff8e │ │ │ │ + ldrsbteq r9, [r2], #-74 @ 0xffffffb6 │ │ │ │ + ldrhteq fp, [r2], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r9, r2, r0, asr #9 │ │ │ │ + rsbseq fp, r2, ip, lsl #15 │ │ │ │ + @ instruction: 0x00729494 │ │ │ │ + rsbseq fp, r2, r8, lsr #14 │ │ │ │ + rsbseq r9, r2, r0, lsr r4 │ │ │ │ + rsbseq fp, r2, lr, lsl #14 │ │ │ │ + rsbseq r9, r2, r6, lsl r4 │ │ │ │ + rsbseq fp, r2, r2, ror #12 │ │ │ │ + rsbseq r9, r2, sl, ror #6 │ │ │ │ + rsbseq fp, r2, r8, asr #12 │ │ │ │ + rsbseq r9, r2, r0, asr r3 │ │ │ │ + rsbseq fp, r2, lr, lsr #12 │ │ │ │ + rsbseq r9, r2, r6, lsr r3 │ │ │ │ + ldrshteq fp, [r2], #-86 @ 0xffffffaa │ │ │ │ + ldrshteq r9, [r2], #-46 @ 0xffffffd2 │ │ │ │ + ldrsbteq fp, [r2], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r9, r2, r4, ror #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 200528 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ strmi r4, [pc], -fp, ror #25 │ │ │ │ addslt r4, r5, fp, ror #19 │ │ │ │ @@ -182758,39 +182758,39 @@ │ │ │ │ b 1103148 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ ... │ │ │ │ rsbseq r9, sp, r8, ror r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq fp, r2, r8, lsl #9 │ │ │ │ - @ instruction: 0x00729190 │ │ │ │ + @ instruction: 0x0072b490 │ │ │ │ + @ instruction: 0x00729198 │ │ │ │ rsbseq r9, sp, r0, lsr #17 │ │ │ │ - ldrshteq fp, [r2], #-50 @ 0xffffffce │ │ │ │ - ldrshteq r9, [r2], #-10 │ │ │ │ - rsbseq fp, r2, r6, lsl r3 │ │ │ │ - rsbseq r9, r2, lr, lsl r0 │ │ │ │ - ldrshteq fp, [r2], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r9, r2, r6 │ │ │ │ - rsbseq fp, r2, r0, asr #5 │ │ │ │ - rsbseq r8, r2, r8, asr #31 │ │ │ │ - rsbseq fp, r2, r8, lsr #5 │ │ │ │ - ldrhteq r8, [r2], #-240 @ 0xffffff10 │ │ │ │ - rsbseq fp, r2, lr, lsl #5 │ │ │ │ - @ instruction: 0x00728f96 │ │ │ │ - rsbseq fp, r2, r6, ror r2 │ │ │ │ - rsbseq r8, r2, lr, ror pc │ │ │ │ - rsbseq fp, r2, ip, asr r2 │ │ │ │ - rsbseq r8, r2, r4, ror #30 │ │ │ │ - rsbseq fp, r2, sl, lsl #4 │ │ │ │ - rsbseq r8, r2, r2, lsl pc │ │ │ │ - ldrsbteq fp, [r2], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r8, r2, r6, ror #29 │ │ │ │ - rsbseq fp, r2, r4, asr #3 │ │ │ │ - rsbseq r8, r2, ip, asr #29 │ │ │ │ + ldrshteq fp, [r2], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r9, r2, r2, lsl #2 │ │ │ │ + rsbseq fp, r2, lr, lsl r3 │ │ │ │ + rsbseq r9, r2, r6, lsr #32 │ │ │ │ + rsbseq fp, r2, r6, lsl #6 │ │ │ │ + rsbseq r9, r2, lr │ │ │ │ + rsbseq fp, r2, r8, asr #5 │ │ │ │ + ldrsbteq r8, [r2], #-240 @ 0xffffff10 │ │ │ │ + ldrhteq fp, [r2], #-32 @ 0xffffffe0 │ │ │ │ + ldrhteq r8, [r2], #-248 @ 0xffffff08 │ │ │ │ + @ instruction: 0x0072b296 │ │ │ │ + @ instruction: 0x00728f9e │ │ │ │ + rsbseq fp, r2, lr, ror r2 │ │ │ │ + rsbseq r8, r2, r6, lsl #31 │ │ │ │ + rsbseq fp, r2, r4, ror #4 │ │ │ │ + rsbseq r8, r2, ip, ror #30 │ │ │ │ + rsbseq fp, r2, r2, lsl r2 │ │ │ │ + rsbseq r8, r2, sl, lsl pc │ │ │ │ + rsbseq fp, r2, r6, ror #3 │ │ │ │ + rsbseq r8, r2, lr, ror #29 │ │ │ │ + rsbseq fp, r2, ip, asr #3 │ │ │ │ + ldrsbteq r8, [r2], #-228 @ 0xffffff1c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 500958 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x461d4c71 │ │ │ │ adclt r4, sp, r1, ror fp │ │ │ │ @@ -183537,20 +183537,20 @@ │ │ │ │ @ instruction: 0xf751300c │ │ │ │ stmdami fp, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ @ instruction: 0xff90f751 │ │ │ │ @ instruction: 0xf7ff9a07 │ │ │ │ svclt 0x0000ba39 │ │ │ │ ... │ │ │ │ - rsbseq sl, r2, r0, lsl r8 │ │ │ │ - rsbseq r8, r2, r8, lsl r5 │ │ │ │ - @ instruction: 0x0072a596 │ │ │ │ - @ instruction: 0x0072829e │ │ │ │ - rsbseq sl, r2, sl, ror r5 │ │ │ │ - rsbseq r8, r2, r2, lsl #5 │ │ │ │ + rsbseq sl, r2, r8, lsl r8 │ │ │ │ + rsbseq r8, r2, r0, lsr #10 │ │ │ │ + @ instruction: 0x0072a59e │ │ │ │ + rsbseq r8, r2, r6, lsr #5 │ │ │ │ + rsbseq sl, r2, r2, lsl #11 │ │ │ │ + rsbseq r8, r2, sl, lsl #5 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blls 2a647c >::_M_default_append(unsigned int)@@Base+0x20b78> │ │ │ │ blpl 1381b50 │ │ │ │ @ instruction: 0xf503685b │ │ │ │ ldc 2, cr6, [r2, #696] @ 0x2b8 │ │ │ │ vmov.f64 d6, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d26, d6 │ │ │ │ @@ -183647,15 +183647,15 @@ │ │ │ │ blmi 201c20 │ │ │ │ adcsvs pc, sl, #12582912 @ 0xc00000 │ │ │ │ blpl 18165c │ │ │ │ blmi ff241ce8 │ │ │ │ blx 501de0 │ │ │ │ ldrbthi pc, [r1], #640 @ 0x280 @ │ │ │ │ vmov.f64 d9, #14 @ 0x40700000 3.750 │ │ │ │ - bls 888f34 │ │ │ │ + bls 888f34 │ │ │ │ movwls r4, #1585 @ 0x631 │ │ │ │ stmdals r7, {r0, r8, r9, sp} │ │ │ │ andeq pc, r7, #-1946157055 @ 0x8c000001 │ │ │ │ movwls sl, #11041 @ 0x2b21 │ │ │ │ vqrdmulh.s32 d26, d4, d16 │ │ │ │ movwls r2, #4639 @ 0x121f │ │ │ │ @ instruction: 0x4613921f │ │ │ │ @@ -184185,28 +184185,28 @@ │ │ │ │ bleq ff242548 │ │ │ │ blx 502640 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ strb r5, [r4], #2880 @ 0xb40 │ │ │ │ ... │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbseq r9, r2, r4, lsl #31 │ │ │ │ - rsbseq r7, r2, sl, lsl #25 │ │ │ │ - rsbseq r9, r2, r6, asr pc │ │ │ │ - rsbseq r7, r2, sl, asr ip │ │ │ │ - rsbseq r9, r2, r6, lsr #30 │ │ │ │ - rsbseq r7, r2, ip, lsr #24 │ │ │ │ - rsbseq r9, r2, r6, lsl #30 │ │ │ │ - rsbseq r7, r2, lr, lsl #24 │ │ │ │ - rsbseq r9, r2, sl, asr #29 │ │ │ │ - ldrsbteq r7, [r2], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r9, r2, r8, lsr #26 │ │ │ │ - rsbseq r7, r2, r0, lsr sl │ │ │ │ - rsbseq r9, r2, ip, lsl #26 │ │ │ │ - rsbseq r7, r2, r4, lsl sl │ │ │ │ + rsbseq r9, r2, ip, lsl #31 │ │ │ │ + @ instruction: 0x00727c92 │ │ │ │ + rsbseq r9, r2, lr, asr pc │ │ │ │ + rsbseq r7, r2, r2, ror #24 │ │ │ │ + rsbseq r9, r2, lr, lsr #30 │ │ │ │ + rsbseq r7, r2, r4, lsr ip │ │ │ │ + rsbseq r9, r2, lr, lsl #30 │ │ │ │ + rsbseq r7, r2, r6, lsl ip │ │ │ │ + ldrsbteq r9, [r2], #-226 @ 0xffffff1e │ │ │ │ + ldrsbteq r7, [r2], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r9, r2, r0, lsr sp │ │ │ │ + rsbseq r7, r2, r8, lsr sl │ │ │ │ + rsbseq r9, r2, r4, lsl sp │ │ │ │ + rsbseq r7, r2, ip, lsl sl │ │ │ │ ldc 8, cr2, [pc] @ c6ad0 │ │ │ │ svclt 0x00085bcb │ │ │ │ blmi 1242598 │ │ │ │ blpl 12025a0 │ │ │ │ blvs ff2425b0 │ │ │ │ blx 5026a8 │ │ │ │ stmdage sl!, {r0, r1, r2, r3, r4, r5, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -184406,18 +184406,18 @@ │ │ │ │ stmdami sl, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ @ instruction: 0xf8c2f751 │ │ │ │ ldrb r9, [r9, #-2567] @ 0xfffff5f9 │ │ │ │ ... │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbseq r9, r2, r4, ror #19 │ │ │ │ - rsbseq r7, r2, ip, ror #13 │ │ │ │ - ldrsbteq r9, [r2], #-126 @ 0xffffff82 │ │ │ │ - rsbseq r7, r2, r6, ror #9 │ │ │ │ + rsbseq r9, r2, ip, ror #19 │ │ │ │ + ldrshteq r7, [r2], #-100 @ 0xffffff9c │ │ │ │ + rsbseq r9, r2, r6, ror #15 │ │ │ │ + rsbseq r7, r2, lr, ror #9 │ │ │ │ andcs r9, r0, #458752 @ 0x70000 │ │ │ │ @ instruction: 0xf7f64651 │ │ │ │ stmdacs r1, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr5, cr15, {1} @ │ │ │ │ @ instruction: 0xf6419007 │ │ │ │ stmmi r2, {r1, r6, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -184545,24 +184545,24 @@ │ │ │ │ blge ff242af0 │ │ │ │ blx 502be8 │ │ │ │ mrc 15, 5, fp, cr0, cr4, {5} │ │ │ │ vmov.f64 d6, d5 │ │ │ │ strbt r6, [r2], -sl, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - @ instruction: 0x00729790 │ │ │ │ - @ instruction: 0x00727498 │ │ │ │ - rsbseq r9, r2, lr, lsr r7 │ │ │ │ - rsbseq r7, r2, r6, asr #8 │ │ │ │ - rsbseq r9, r2, ip, asr #13 │ │ │ │ - ldrsbteq r7, [r2], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r9, r2, lr, lsr #13 │ │ │ │ - ldrhteq r7, [r2], #-54 @ 0xffffffca │ │ │ │ - rsbseq r9, r2, r0, asr r6 │ │ │ │ - rsbseq r7, r2, r8, asr r3 │ │ │ │ + @ instruction: 0x00729798 │ │ │ │ + rsbseq r7, r2, r0, lsr #9 │ │ │ │ + rsbseq r9, r2, r6, asr #14 │ │ │ │ + rsbseq r7, r2, lr, asr #8 │ │ │ │ + ldrsbteq r9, [r2], #-100 @ 0xffffff9c │ │ │ │ + ldrsbteq r7, [r2], #-60 @ 0xffffffc4 │ │ │ │ + ldrhteq r9, [r2], #-102 @ 0xffffff9a │ │ │ │ + ldrhteq r7, [r2], #-62 @ 0xffffffc2 │ │ │ │ + rsbseq r9, r2, r8, asr r6 │ │ │ │ + rsbseq r7, r2, r0, ror #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 202524 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ blmi fe8053f8 │ │ │ │ strmi r4, [r9], lr, lsl #12 │ │ │ │ @@ -185151,15 +185151,15 @@ │ │ │ │ stmdbls r0!, {r0, r1, r3, lr} │ │ │ │ svclt 0x00184219 │ │ │ │ @ instruction: 0xf0409b29 │ │ │ │ blls 8287e8 │ │ │ │ andmi r9, fp, #24, 18 @ 0x60000 │ │ │ │ blls 7fb9bc │ │ │ │ vqrdmulh.s d2, d0, d1 │ │ │ │ - blls 86850c │ │ │ │ + blls 86850c │ │ │ │ vqsub.u8 d4, d16, d10 │ │ │ │ bls 728a0c │ │ │ │ andsmi r9, r3, pc, lsl fp │ │ │ │ bcs 12e210 │ │ │ │ movwcs fp, #4052 @ 0xfd4 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @@ -185201,15 +185201,15 @@ │ │ │ │ blvs 9830b0 │ │ │ │ blvc 103544 │ │ │ │ blvs ff2c353c │ │ │ │ blx 503634 │ │ │ │ svcge 0x0000f67f │ │ │ │ @ instruction: 0xf892e6f4 │ │ │ │ ldreq r3, [pc, r1, lsl #3] │ │ │ │ - blge 884b7c │ │ │ │ + blge 884b7c │ │ │ │ stmdami lr!, {r0, r1, r2, r4, r5, r6, r8, sl, sp, lr, pc}^ │ │ │ │ orrscs pc, ip, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b6f750 │ │ │ │ ldrtmi r4, [r9], -fp, ror #16 │ │ │ │ @ instruction: 0xf7504478 │ │ │ │ @ instruction: 0xf7fffa71 │ │ │ │ @@ -185307,24 +185307,24 @@ │ │ │ │ mcrge 4, 5, pc, cr6, cr15, {3} @ │ │ │ │ @ instruction: 0x46429913 │ │ │ │ vqshrun.s64 d25, q0, #12 │ │ │ │ ldrt pc, [r1], r1, asr #21 @ │ │ │ │ rsbseq r7, sp, r8, ror r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r7, sp, r6, lsr r9 │ │ │ │ - ldrsbteq r9, [r2], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r9, r2, ip, lsr #4 │ │ │ │ - rsbseq r8, r2, r6, asr #27 │ │ │ │ - ldrshteq r8, [r2], #-196 @ 0xffffff3c │ │ │ │ - ldrshteq r6, [r2], #-154 @ 0xffffff66 │ │ │ │ - rsbseq r8, r2, r4, asr #23 │ │ │ │ - rsbseq r8, r2, ip, lsr fp │ │ │ │ - rsbseq r6, r2, r4, asr #16 │ │ │ │ - rsbseq r8, r2, r4, lsl #20 │ │ │ │ - rsbseq r6, r2, ip, lsl #14 │ │ │ │ + ldrsbteq r9, [r2], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r9, r2, r4, lsr r2 │ │ │ │ + rsbseq r8, r2, lr, asr #27 │ │ │ │ + ldrshteq r8, [r2], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r6, r2, r2, lsl #20 │ │ │ │ + rsbseq r8, r2, ip, asr #23 │ │ │ │ + rsbseq r8, r2, r4, asr #22 │ │ │ │ + rsbseq r6, r2, ip, asr #16 │ │ │ │ + rsbseq r8, r2, ip, lsl #20 │ │ │ │ + rsbseq r6, r2, r4, lsl r7 │ │ │ │ @ instruction: 0x46389a12 │ │ │ │ bleq 9032a0 │ │ │ │ bls 5ec460 │ │ │ │ andcs r9, r1, #268435456 @ 0x10000000 │ │ │ │ bls 36c460 >::_M_default_append(unsigned int)@@Base+0xe6b5c> │ │ │ │ @ instruction: 0xf52cf098 │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ @@ -186056,15 +186056,15 @@ │ │ │ │ @ instruction: 0xf7feac80 │ │ │ │ blcs f8754 │ │ │ │ stmdbge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strbmi r9, [r2, #-2578] @ 0xfffff5ee │ │ │ │ cmpphi lr, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ blls 272bd8 │ │ │ │ - blls 862844 │ │ │ │ + blls 862844 │ │ │ │ @ instruction: 0xf77f429a │ │ │ │ bls 232b6c │ │ │ │ @ instruction: 0x46494653 │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ stmdacs r1, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r1, r0, asr #32 │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @@ -186129,43 +186129,43 @@ │ │ │ │ vldr d5, [r3, #-0] │ │ │ │ vmov.f64 d6, #66 @ 0x3e100000 0.1406250 │ │ │ │ vsqrt.f64 d21, d6 │ │ │ │ vpmin.u8 d31, d0, d0 │ │ │ │ ldcls 0, cr8, [r2], {140} @ 0x8c │ │ │ │ ldrls r3, [r2], #-1025 @ 0xfffffbff │ │ │ │ svclt 0x0000e7d4 │ │ │ │ - rsbseq r8, r2, lr, asr #18 │ │ │ │ - rsbseq r6, r2, r4, asr r6 │ │ │ │ - rsbseq r8, r2, sl, asr #16 │ │ │ │ - rsbseq r6, r2, lr, asr #10 │ │ │ │ - rsbseq r8, r2, sl, lsr #16 │ │ │ │ - rsbseq r6, r2, lr, lsr #10 │ │ │ │ - rsbseq r8, r2, sl, lsl #16 │ │ │ │ - rsbseq r6, r2, lr, lsl #10 │ │ │ │ - rsbseq r8, r2, sl, ror #15 │ │ │ │ - rsbseq r6, r2, lr, ror #9 │ │ │ │ - rsbseq r8, r2, r0, lsr r6 │ │ │ │ - rsbseq r8, r2, r4, ror r2 │ │ │ │ - rsbseq r5, r2, sl, ror pc │ │ │ │ - rsbseq r8, r2, r2, asr r2 │ │ │ │ - rsbseq r5, r2, r8, asr pc │ │ │ │ - rsbseq r8, r2, lr, lsr #4 │ │ │ │ - rsbseq r5, r2, r4, lsr pc │ │ │ │ - rsbseq r8, r2, sl, ror r1 │ │ │ │ - rsbseq r8, r2, r6, asr r1 │ │ │ │ - rsbseq r8, r2, r0, asr #2 │ │ │ │ - rsbseq r8, r2, r4, ror #1 │ │ │ │ - rsbseq r7, r2, r4, ror #31 │ │ │ │ - rsbseq r5, r2, ip, ror #25 │ │ │ │ - @ instruction: 0x00727f98 │ │ │ │ - rsbseq r7, r2, r2, ror pc │ │ │ │ - rsbseq r5, r2, sl, ror ip │ │ │ │ - rsbseq r7, r2, sl, lsr #30 │ │ │ │ - rsbseq r7, r2, ip, lsl lr │ │ │ │ - rsbseq r7, r2, r8, lsl #28 │ │ │ │ + rsbseq r8, r2, r6, asr r9 │ │ │ │ + rsbseq r6, r2, ip, asr r6 │ │ │ │ + rsbseq r8, r2, r2, asr r8 │ │ │ │ + rsbseq r6, r2, r6, asr r5 │ │ │ │ + rsbseq r8, r2, r2, lsr r8 │ │ │ │ + rsbseq r6, r2, r6, lsr r5 │ │ │ │ + rsbseq r8, r2, r2, lsl r8 │ │ │ │ + rsbseq r6, r2, r6, lsl r5 │ │ │ │ + ldrshteq r8, [r2], #-114 @ 0xffffff8e │ │ │ │ + ldrshteq r6, [r2], #-70 @ 0xffffffba │ │ │ │ + rsbseq r8, r2, r8, lsr r6 │ │ │ │ + rsbseq r8, r2, ip, ror r2 │ │ │ │ + rsbseq r5, r2, r2, lsl #31 │ │ │ │ + rsbseq r8, r2, sl, asr r2 │ │ │ │ + rsbseq r5, r2, r0, ror #30 │ │ │ │ + rsbseq r8, r2, r6, lsr r2 │ │ │ │ + rsbseq r5, r2, ip, lsr pc │ │ │ │ + rsbseq r8, r2, r2, lsl #3 │ │ │ │ + rsbseq r8, r2, lr, asr r1 │ │ │ │ + rsbseq r8, r2, r8, asr #2 │ │ │ │ + rsbseq r8, r2, ip, ror #1 │ │ │ │ + rsbseq r7, r2, ip, ror #31 │ │ │ │ + ldrshteq r5, [r2], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r7, r2, r0, lsr #31 │ │ │ │ + rsbseq r7, r2, sl, ror pc │ │ │ │ + rsbseq r5, r2, r2, lsl #25 │ │ │ │ + rsbseq r7, r2, r2, lsr pc │ │ │ │ + rsbseq r7, r2, r4, lsr #28 │ │ │ │ + rsbseq r7, r2, r0, lsl lr │ │ │ │ ldmibeq r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ bicsvc pc, r6, r1, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-1591 @ 0xfffff9c9 │ │ │ │ @ instruction: 0xf74f300c │ │ │ │ @ instruction: 0xf8dffa3d │ │ │ │ ldrtmi r0, [r1], -ip, ror #19 │ │ │ │ @ instruction: 0xf74f4478 │ │ │ │ @@ -186655,15 +186655,15 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf74e4478 │ │ │ │ @ instruction: 0xf04fff2d │ │ │ │ @ instruction: 0x461732ff │ │ │ │ svclt 0x00c9f7fd │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ bls 577580 │ │ │ │ - ble 85a778 │ │ │ │ + ble 85a778 │ │ │ │ @ instruction: 0xf0644628 │ │ │ │ bmi fef85454 │ │ │ │ bicsne pc, r6, #536870916 @ 0x20000004 │ │ │ │ ldrbtmi sl, [sl], #-2347 @ 0xfffff6d5 │ │ │ │ @ instruction: 0xff5ef74d │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldmiblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -186797,75 +186797,75 @@ │ │ │ │ @ instruction: 0xf74e300c │ │ │ │ stmdami r1, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf74e4478 │ │ │ │ @ instruction: 0xf04ffe0d │ │ │ │ @ instruction: 0x461732ff │ │ │ │ mcrlt 7, 5, pc, cr9, cr13, {7} @ │ │ │ │ - rsbseq r7, r2, sl, asr #24 │ │ │ │ - rsbseq r5, r2, r0, asr r9 │ │ │ │ - rsbseq r7, r2, r6, lsr #24 │ │ │ │ - rsbseq r5, r2, ip, lsr #18 │ │ │ │ - rsbseq r7, r2, r4, lsl #24 │ │ │ │ - rsbseq r5, r2, sl, lsl #18 │ │ │ │ - rsbseq r7, r2, r0, lsr #23 │ │ │ │ - rsbseq r5, r2, r4, lsr #17 │ │ │ │ - rsbseq r7, r2, r6, lsr #22 │ │ │ │ - rsbseq r7, r2, r2, ror sl │ │ │ │ - rsbseq r7, r2, r0, ror sl │ │ │ │ - rsbseq r5, r2, r2, ror r7 │ │ │ │ - ldrhteq r7, [r2], #-144 @ 0xffffff70 │ │ │ │ - rsbseq r7, r2, ip, ror r9 │ │ │ │ - rsbseq r7, r2, r6, lsl #19 │ │ │ │ - rsbseq r5, r2, ip, lsl #13 │ │ │ │ - rsbseq r7, r2, r4, ror #18 │ │ │ │ - rsbseq r5, r2, sl, ror #12 │ │ │ │ - rsbseq r7, r2, r2, asr #18 │ │ │ │ - rsbseq r5, r2, r8, asr #12 │ │ │ │ - ldrshteq r7, [r2], #-136 @ 0xffffff78 │ │ │ │ - ldrshteq r7, [r2], #-130 @ 0xffffff7e │ │ │ │ - ldrshteq r5, [r2], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r7, r2, ip, lsr #17 │ │ │ │ - rsbseq r7, r2, lr, lsr r8 │ │ │ │ - rsbseq r5, r2, r4, asr #10 │ │ │ │ - rsbseq r7, r2, sl, lsl r8 │ │ │ │ - rsbseq r5, r2, r0, lsr #10 │ │ │ │ - ldrshteq r7, [r2], #-122 @ 0xffffff86 │ │ │ │ - ldrshteq r5, [r2], #-78 @ 0xffffffb2 │ │ │ │ - ldrsbteq r7, [r2], #-118 @ 0xffffff8a │ │ │ │ - ldrsbteq r5, [r2], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r7, r2, sl, lsr #13 │ │ │ │ - rsbseq r7, r2, r6, lsr #12 │ │ │ │ - rsbseq r5, r2, ip, lsr #6 │ │ │ │ - rsbseq r7, r2, ip, ror #11 │ │ │ │ - ldrshteq r5, [r2], #-32 @ 0xffffffe0 │ │ │ │ - rsbseq r7, r2, r0, asr r5 │ │ │ │ - rsbseq r5, r2, r8, asr r2 │ │ │ │ - rsbseq r7, r2, r4, lsr #10 │ │ │ │ - rsbseq r5, r2, sl, lsr #4 │ │ │ │ - ldrshteq r7, [r2], #-70 @ 0xffffffba │ │ │ │ - ldrshteq r5, [r2], #-30 @ 0xffffffe2 │ │ │ │ - ldrsbteq r7, [r2], #-70 @ 0xffffffba │ │ │ │ - ldrsbteq r5, [r2], #-26 @ 0xffffffe6 │ │ │ │ - ldrhteq r7, [r2], #-70 @ 0xffffffba │ │ │ │ - ldrhteq r5, [r2], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq r7, r2, r2, ror #8 │ │ │ │ - rsbseq r7, r2, r8, ror #8 │ │ │ │ - rsbseq r5, r2, r0, ror r1 │ │ │ │ - rsbseq r7, r2, lr, lsl r4 │ │ │ │ - @ instruction: 0x00727394 │ │ │ │ - @ instruction: 0x0072509a │ │ │ │ - rsbseq r7, r2, r4, ror r3 │ │ │ │ - rsbseq r5, r2, ip, ror r0 │ │ │ │ - rsbseq r7, r2, r6, asr r3 │ │ │ │ - rsbseq r5, r2, lr, asr r0 │ │ │ │ - rsbseq r7, r2, r0, lsr #5 │ │ │ │ - rsbseq r4, r2, r8, lsr #31 │ │ │ │ - rsbseq r7, r2, r6, ror r2 │ │ │ │ - rsbseq r4, r2, ip, ror pc │ │ │ │ + rsbseq r7, r2, r2, asr ip │ │ │ │ + rsbseq r5, r2, r8, asr r9 │ │ │ │ + rsbseq r7, r2, lr, lsr #24 │ │ │ │ + rsbseq r5, r2, r4, lsr r9 │ │ │ │ + rsbseq r7, r2, ip, lsl #24 │ │ │ │ + rsbseq r5, r2, r2, lsl r9 │ │ │ │ + rsbseq r7, r2, r8, lsr #23 │ │ │ │ + rsbseq r5, r2, ip, lsr #17 │ │ │ │ + rsbseq r7, r2, lr, lsr #22 │ │ │ │ + rsbseq r7, r2, sl, ror sl │ │ │ │ + rsbseq r7, r2, r8, ror sl │ │ │ │ + rsbseq r5, r2, sl, ror r7 │ │ │ │ + ldrhteq r7, [r2], #-152 @ 0xffffff68 │ │ │ │ + rsbseq r7, r2, r4, lsl #19 │ │ │ │ + rsbseq r7, r2, lr, lsl #19 │ │ │ │ + @ instruction: 0x00725694 │ │ │ │ + rsbseq r7, r2, ip, ror #18 │ │ │ │ + rsbseq r5, r2, r2, ror r6 │ │ │ │ + rsbseq r7, r2, sl, asr #18 │ │ │ │ + rsbseq r5, r2, r0, asr r6 │ │ │ │ + rsbseq r7, r2, r0, lsl #18 │ │ │ │ + ldrshteq r7, [r2], #-138 @ 0xffffff76 │ │ │ │ + rsbseq r5, r2, r0, lsl #12 │ │ │ │ + ldrhteq r7, [r2], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r7, r2, r6, asr #16 │ │ │ │ + rsbseq r5, r2, ip, asr #10 │ │ │ │ + rsbseq r7, r2, r2, lsr #16 │ │ │ │ + rsbseq r5, r2, r8, lsr #10 │ │ │ │ + rsbseq r7, r2, r2, lsl #16 │ │ │ │ + rsbseq r5, r2, r6, lsl #10 │ │ │ │ + ldrsbteq r7, [r2], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r5, r2, r4, ror #9 │ │ │ │ + ldrhteq r7, [r2], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r7, r2, lr, lsr #12 │ │ │ │ + rsbseq r5, r2, r4, lsr r3 │ │ │ │ + ldrshteq r7, [r2], #-84 @ 0xffffffac │ │ │ │ + ldrshteq r5, [r2], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r7, r2, r8, asr r5 │ │ │ │ + rsbseq r5, r2, r0, ror #4 │ │ │ │ + rsbseq r7, r2, ip, lsr #10 │ │ │ │ + rsbseq r5, r2, r2, lsr r2 │ │ │ │ + ldrshteq r7, [r2], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r5, r2, r6, lsl #4 │ │ │ │ + ldrsbteq r7, [r2], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r5, r2, r2, ror #3 │ │ │ │ + ldrhteq r7, [r2], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r5, r2, r4, asr #3 │ │ │ │ + rsbseq r7, r2, sl, ror #8 │ │ │ │ + rsbseq r7, r2, r0, ror r4 │ │ │ │ + rsbseq r5, r2, r8, ror r1 │ │ │ │ + rsbseq r7, r2, r6, lsr #8 │ │ │ │ + @ instruction: 0x0072739c │ │ │ │ + rsbseq r5, r2, r2, lsr #1 │ │ │ │ + rsbseq r7, r2, ip, ror r3 │ │ │ │ + rsbseq r5, r2, r4, lsl #1 │ │ │ │ + rsbseq r7, r2, lr, asr r3 │ │ │ │ + rsbseq r5, r2, r6, rrx │ │ │ │ + rsbseq r7, r2, r8, lsr #5 │ │ │ │ + ldrhteq r4, [r2], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r7, r2, lr, ror r2 │ │ │ │ + rsbseq r4, r2, r4, lsl #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 304920 >::_M_default_append(unsigned int)@@Base+0x7f01c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4604b095 │ │ │ │ @ instruction: 0xf8df9103 │ │ │ │ @@ -187526,17 +187526,17 @@ │ │ │ │ mrc 7, 5, lr, cr4, cr10, {1} │ │ │ │ vsqrt.f64 d16, d6 │ │ │ │ @ instruction: 0xf67ffa10 │ │ │ │ @ instruction: 0xe6edacfa │ │ │ │ movsvs pc, #29360128 @ 0x1c00000 │ │ │ │ ldc 7, cr9, [r3, #-64] @ 0xffffffc0 │ │ │ │ strbt r6, [r7], r2, lsl #22 │ │ │ │ - rsbseq r5, r2, r4, lsl #21 │ │ │ │ - ldrsbteq r6, [r2], #-134 @ 0xffffff7a │ │ │ │ - ldrsbteq r4, [r2], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq r5, r2, ip, lsl #21 │ │ │ │ + ldrsbteq r6, [r2], #-142 @ 0xffffff72 │ │ │ │ + rsbseq r4, r2, r6, ror #11 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi ffc36134 │ │ │ │ strcs r4, [r0, #-2541] @ 0xfffff613 │ │ │ │ mcrmi 4, 7, r4, cr13, cr10, {3} │ │ │ │ @@ -187772,74 +187772,74 @@ │ │ │ │ ldc2 7, cr15, [r6, #308]! @ 0x134 │ │ │ │ strtmi r4, [r1], -r1, asr #16 │ │ │ │ @ instruction: 0xf74d4478 │ │ │ │ @ instruction: 0xe64dfe71 │ │ │ │ ... │ │ │ │ @ instruction: 0xfffef74d │ │ │ │ rsbseq r4, sp, r0, lsl #22 │ │ │ │ - rsbseq r5, r2, r4 │ │ │ │ + rsbseq r5, r2, ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r6, r2, sl, lsr r9 │ │ │ │ - @ instruction: 0x0072669e │ │ │ │ - rsbseq r4, r2, r6, lsr #7 │ │ │ │ + rsbseq r6, r2, r2, asr #18 │ │ │ │ + rsbseq r6, r2, r6, lsr #13 │ │ │ │ + rsbseq r4, r2, lr, lsr #7 │ │ │ │ rsbseq r4, sp, r0, asr #21 │ │ │ │ andeq sl, r0, fp, asr #20 │ │ │ │ - rsbseq r6, r2, r8, lsl #18 │ │ │ │ - rsbseq r6, r2, sl, lsl r6 │ │ │ │ + rsbseq r6, r2, r0, lsl r9 │ │ │ │ + rsbseq r6, r2, r2, lsr #12 │ │ │ │ @ instruction: 0xfffee3c5 │ │ │ │ @ instruction: 0xfffec5e5 │ │ │ │ @ instruction: 0xfffedce1 │ │ │ │ - ldrsbteq r6, [r2], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r6, r2, r4, ror #17 │ │ │ │ @ instruction: 0xffff5521 │ │ │ │ ldrdeq r6, [r0], -r5 │ │ │ │ andeq r1, r0, r7, lsr r1 │ │ │ │ - rsbseq r6, r2, r0, asr #11 │ │ │ │ - rsbseq r4, r2, r8, asr #5 │ │ │ │ - rsbseq r6, r2, r6, lsr #11 │ │ │ │ - rsbseq r4, r2, lr, lsr #5 │ │ │ │ - rsbseq r6, r2, ip, lsl #11 │ │ │ │ - @ instruction: 0x00724294 │ │ │ │ + rsbseq r6, r2, r8, asr #11 │ │ │ │ + ldrsbteq r4, [r2], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r6, r2, lr, lsr #11 │ │ │ │ + ldrhteq r4, [r2], #-38 @ 0xffffffda │ │ │ │ + @ instruction: 0x00726594 │ │ │ │ + @ instruction: 0x0072429c │ │ │ │ @ instruction: 0xfffedb27 │ │ │ │ @ instruction: 0xffff0489 │ │ │ │ - rsbseq r6, r2, lr, asr #10 │ │ │ │ - rsbseq r4, r2, r6, asr r2 │ │ │ │ - rsbseq r6, r2, r4, lsr r5 │ │ │ │ - rsbseq r4, r2, ip, lsr r2 │ │ │ │ - rsbseq r6, r2, r8, lsl r5 │ │ │ │ - rsbseq r4, r2, r6, lsr #4 │ │ │ │ + rsbseq r6, r2, r6, asr r5 │ │ │ │ + rsbseq r4, r2, lr, asr r2 │ │ │ │ + rsbseq r6, r2, ip, lsr r5 │ │ │ │ + rsbseq r4, r2, r4, asr #4 │ │ │ │ + rsbseq r6, r2, r0, lsr #10 │ │ │ │ + rsbseq r4, r2, lr, lsr #4 │ │ │ │ @ instruction: 0xffff0261 │ │ │ │ - rsbseq r6, r2, lr, asr #9 │ │ │ │ - ldrsbteq r4, [r2], #-22 @ 0xffffffea │ │ │ │ + ldrsbteq r6, [r2], #-70 @ 0xffffffba │ │ │ │ + ldrsbteq r4, [r2], #-30 @ 0xffffffe2 │ │ │ │ @ instruction: 0xffff9e2d │ │ │ │ - rsbseq r6, r2, r2, lsr #9 │ │ │ │ - rsbseq r4, r2, sl, lsr #3 │ │ │ │ + rsbseq r6, r2, sl, lsr #9 │ │ │ │ + ldrhteq r4, [r2], #-18 @ 0xffffffee │ │ │ │ @ instruction: 0xffff0191 │ │ │ │ - rsbseq r6, r2, r6, ror r4 │ │ │ │ - rsbseq r4, r2, lr, ror r1 │ │ │ │ + rsbseq r6, r2, lr, ror r4 │ │ │ │ + rsbseq r4, r2, r6, lsl #3 │ │ │ │ @ instruction: 0xffff59fd │ │ │ │ - rsbseq r6, r2, sl, asr #8 │ │ │ │ - rsbseq r4, r2, r2, asr r1 │ │ │ │ + rsbseq r6, r2, r2, asr r4 │ │ │ │ + rsbseq r4, r2, sl, asr r1 │ │ │ │ @ instruction: 0xffff060d │ │ │ │ - rsbseq r6, r2, lr, lsl r4 │ │ │ │ - rsbseq r4, r2, r6, lsr #2 │ │ │ │ + rsbseq r6, r2, r6, lsr #8 │ │ │ │ + rsbseq r4, r2, lr, lsr #2 │ │ │ │ @ instruction: 0xfffed871 │ │ │ │ - ldrshteq r6, [r2], #-50 @ 0xffffffce │ │ │ │ - ldrshteq r4, [r2], #-10 │ │ │ │ + ldrshteq r6, [r2], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r4, r2, r2, lsl #2 │ │ │ │ @ instruction: 0xfffed771 │ │ │ │ - rsbseq r6, r2, r2, asr #7 │ │ │ │ - rsbseq r4, r2, sl, asr #1 │ │ │ │ + rsbseq r6, r2, sl, asr #7 │ │ │ │ + ldrsbteq r4, [r2], #-2 │ │ │ │ @ instruction: 0xfffed709 │ │ │ │ - @ instruction: 0x00726396 │ │ │ │ - @ instruction: 0x0072409e │ │ │ │ + @ instruction: 0x0072639e │ │ │ │ + rsbseq r4, r2, r6, lsr #1 │ │ │ │ @ instruction: 0xfffeae65 │ │ │ │ - rsbseq r6, r2, sl, ror #6 │ │ │ │ - rsbseq r4, r2, r2, ror r0 │ │ │ │ + rsbseq r6, r2, r2, ror r3 │ │ │ │ + rsbseq r4, r2, sl, ror r0 │ │ │ │ @ instruction: 0xffff04bd │ │ │ │ - rsbseq r6, r2, ip, lsr r3 │ │ │ │ - rsbseq r4, r2, r4, asr #32 │ │ │ │ + rsbseq r6, r2, r4, asr #6 │ │ │ │ + rsbseq r4, r2, ip, asr #32 │ │ │ │ ldmdacs ip, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls ip, {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f447a │ │ │ │ @ instruction: 0x4604f27f │ │ │ │ andle r2, lr, r1, lsl #16 │ │ │ │ stmdaeq ip, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ orrmi pc, lr, r4, asr #4 │ │ │ │ @@ -188368,136 +188368,136 @@ │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ @ instruction: 0xffff59b5 │ │ │ │ - rsbseq r6, r2, ip, lsl #4 │ │ │ │ - rsbseq r3, r2, r2, lsl pc │ │ │ │ + rsbseq r6, r2, r4, lsl r2 │ │ │ │ + rsbseq r3, r2, sl, lsl pc │ │ │ │ andeq r3, r0, r7, lsr r5 │ │ │ │ - ldrsbteq r6, [r2], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r3, r2, r0, ror #29 │ │ │ │ + rsbseq r6, r2, r2, ror #3 │ │ │ │ + rsbseq r3, r2, r8, ror #29 │ │ │ │ andeq r7, r0, pc, lsr #18 │ │ │ │ - rsbseq r6, r2, r0, lsr #3 │ │ │ │ - rsbseq r3, r2, r6, lsr #29 │ │ │ │ + rsbseq r6, r2, r8, lsr #3 │ │ │ │ + rsbseq r3, r2, lr, lsr #29 │ │ │ │ @ instruction: 0xfffed24f │ │ │ │ - rsbseq r6, r2, lr, ror #2 │ │ │ │ - rsbseq r3, r2, r4, ror lr │ │ │ │ + rsbseq r6, r2, r6, ror r1 │ │ │ │ + rsbseq r3, r2, ip, ror lr │ │ │ │ andeq r2, r0, r3, lsl #26 │ │ │ │ - rsbseq r6, r2, r4, lsr r1 │ │ │ │ - rsbseq r3, r2, sl, lsr lr │ │ │ │ + rsbseq r6, r2, ip, lsr r1 │ │ │ │ + rsbseq r3, r2, r2, asr #28 │ │ │ │ @ instruction: 0xffff3597 │ │ │ │ - rsbseq r6, r2, r2, lsl #2 │ │ │ │ - rsbseq r3, r2, r8, lsl #28 │ │ │ │ + rsbseq r6, r2, sl, lsl #2 │ │ │ │ + rsbseq r3, r2, r0, lsl lr │ │ │ │ @ instruction: 0xffff537f │ │ │ │ @ instruction: 0xffff54c5 │ │ │ │ - ldrhteq r6, [r2], #-12 │ │ │ │ - rsbseq r3, r2, r2, asr #27 │ │ │ │ + rsbseq r6, r2, r4, asr #1 │ │ │ │ + rsbseq r3, r2, sl, asr #27 │ │ │ │ @ instruction: 0xfffecdeb │ │ │ │ - rsbseq r6, r2, sl, lsl #1 │ │ │ │ - @ instruction: 0x00723d90 │ │ │ │ + @ instruction: 0x00726092 │ │ │ │ + @ instruction: 0x00723d98 │ │ │ │ @ instruction: 0xffff4f39 │ │ │ │ - rsbseq r6, r2, r8, asr r0 │ │ │ │ - rsbseq r3, r2, lr, asr sp │ │ │ │ + rsbseq r6, r2, r0, rrx │ │ │ │ + rsbseq r3, r2, r6, ror #26 │ │ │ │ @ instruction: 0xfffeb5bf │ │ │ │ - rsbseq r6, r2, r6, lsr #32 │ │ │ │ - rsbseq r3, r2, ip, lsr #26 │ │ │ │ + rsbseq r6, r2, lr, lsr #32 │ │ │ │ + rsbseq r3, r2, r4, lsr sp │ │ │ │ @ instruction: 0xfffeb53d │ │ │ │ - ldrshteq r5, [r2], #-244 @ 0xffffff0c │ │ │ │ - ldrshteq r3, [r2], #-202 @ 0xffffff36 │ │ │ │ - rsbseq r6, r2, ip, ror #5 │ │ │ │ - rsbseq r4, r2, r4, lsl #18 │ │ │ │ + ldrshteq r5, [r2], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r3, r2, r2, lsl #26 │ │ │ │ + ldrshteq r6, [r2], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r4, r2, ip, lsl #18 │ │ │ │ andeq r6, r0, r5, lsl #12 │ │ │ │ - rsbseq r6, r2, r8, lsr #5 │ │ │ │ - rsbseq r2, r2, sl, asr #26 │ │ │ │ - rsbseq r5, r2, ip, ror #30 │ │ │ │ - rsbseq r3, r2, r2, ror ip │ │ │ │ - rsbseq r5, r2, lr, asr #30 │ │ │ │ - rsbseq r3, r2, r4, asr ip │ │ │ │ - rsbseq r2, r2, r2, lsl #27 │ │ │ │ - rsbseq r6, r2, r4, ror #4 │ │ │ │ - rsbseq r5, r2, r2, lsl #30 │ │ │ │ - rsbseq r3, r2, r8, lsl #24 │ │ │ │ - @ instruction: 0x00722d9a │ │ │ │ - rsbseq r6, r2, r0, asr #4 │ │ │ │ - ldrhteq r5, [r2], #-236 @ 0xffffff14 │ │ │ │ - rsbseq r3, r2, r2, asr #23 │ │ │ │ - rsbseq r2, r2, lr, asr #27 │ │ │ │ - rsbseq r6, r2, sl, lsl r2 │ │ │ │ - rsbseq r5, r2, r4, ror lr │ │ │ │ - rsbseq r3, r2, sl, ror fp │ │ │ │ - rsbseq r2, r2, r0, ror #27 │ │ │ │ - ldrshteq r6, [r2], #-16 │ │ │ │ - rsbseq r5, r2, sl, lsr #28 │ │ │ │ - rsbseq r3, r2, r0, lsr fp │ │ │ │ - rsbseq pc, r1, r2, lsl #17 │ │ │ │ - ldrsbteq r6, [r2], #-16 │ │ │ │ - rsbseq r5, r2, r6, ror #27 │ │ │ │ - rsbseq r3, r2, ip, ror #21 │ │ │ │ - rsbseq pc, r1, r2, lsr #17 │ │ │ │ - ldrhteq r6, [r2], #-16 │ │ │ │ - rsbseq r5, r2, r2, lsr #27 │ │ │ │ - rsbseq r3, r2, r8, lsr #21 │ │ │ │ - rsbseq r6, r2, lr, lsl #3 │ │ │ │ - ldrhteq r6, [r2], #-30 @ 0xffffffe2 │ │ │ │ - rsbseq r5, r2, r2, asr sp │ │ │ │ - rsbseq r3, r2, r8, asr sl │ │ │ │ - @ instruction: 0x00726198 │ │ │ │ - rsbseq r6, r2, lr, ror #3 │ │ │ │ - rsbseq r5, r2, r4, lsl #26 │ │ │ │ - rsbseq r3, r2, sl, lsl #20 │ │ │ │ - rsbseq r6, r2, lr, asr #3 │ │ │ │ - rsbseq r6, r2, ip, lsr r2 │ │ │ │ - ldrhteq r5, [r2], #-198 @ 0xffffff3a │ │ │ │ - ldrhteq r3, [r2], #-156 @ 0xffffff64 │ │ │ │ + ldrhteq r6, [r2], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r2, r2, r2, asr sp │ │ │ │ + rsbseq r5, r2, r4, ror pc │ │ │ │ + rsbseq r3, r2, sl, ror ip │ │ │ │ + rsbseq r5, r2, r6, asr pc │ │ │ │ + rsbseq r3, r2, ip, asr ip │ │ │ │ + rsbseq r2, r2, sl, lsl #27 │ │ │ │ + rsbseq r6, r2, ip, ror #4 │ │ │ │ + rsbseq r5, r2, sl, lsl #30 │ │ │ │ + rsbseq r3, r2, r0, lsl ip │ │ │ │ + rsbseq r2, r2, r2, lsr #27 │ │ │ │ + rsbseq r6, r2, r8, asr #4 │ │ │ │ + rsbseq r5, r2, r4, asr #29 │ │ │ │ + rsbseq r3, r2, sl, asr #23 │ │ │ │ + ldrsbteq r2, [r2], #-214 @ 0xffffff2a │ │ │ │ rsbseq r6, r2, r2, lsr #4 │ │ │ │ - rsbseq r6, r2, ip, ror r2 │ │ │ │ - rsbseq r5, r2, r6, ror #24 │ │ │ │ - rsbseq r3, r2, lr, ror #18 │ │ │ │ - rsbseq r6, r2, lr, asr r2 │ │ │ │ - ldrshteq r6, [r2], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r5, r2, r0, lsr #24 │ │ │ │ - rsbseq r3, r2, r8, lsr #18 │ │ │ │ - rsbseq r6, r2, r0, ror #5 │ │ │ │ - rsbseq r6, r2, lr, asr #6 │ │ │ │ - rsbseq r5, r2, r4, ror #23 │ │ │ │ - rsbseq r3, r2, ip, ror #17 │ │ │ │ - rsbseq r6, r2, r6, lsr r3 │ │ │ │ - rsbseq r6, r2, ip, ror #6 │ │ │ │ - rsbseq r5, r2, r8, lsr #23 │ │ │ │ - ldrhteq r3, [r2], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r6, r2, sl, asr r3 │ │ │ │ - rsbseq r6, r2, r8, lsl #7 │ │ │ │ - rsbseq r5, r2, ip, ror #22 │ │ │ │ - rsbseq r3, r2, r4, ror r8 │ │ │ │ - rsbseq r5, r2, r2, asr #13 │ │ │ │ + rsbseq r5, r2, ip, ror lr │ │ │ │ + rsbseq r3, r2, r2, lsl #23 │ │ │ │ + rsbseq r2, r2, r8, ror #27 │ │ │ │ + ldrshteq r6, [r2], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r5, r2, r2, lsr lr │ │ │ │ + rsbseq r3, r2, r8, lsr fp │ │ │ │ + rsbseq pc, r1, sl, lsl #17 │ │ │ │ + ldrsbteq r6, [r2], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r5, r2, lr, ror #27 │ │ │ │ + ldrshteq r3, [r2], #-164 @ 0xffffff5c │ │ │ │ + rsbseq pc, r1, sl, lsr #17 │ │ │ │ + ldrhteq r6, [r2], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r5, r2, sl, lsr #27 │ │ │ │ + ldrhteq r3, [r2], #-160 @ 0xffffff60 │ │ │ │ + @ instruction: 0x00726196 │ │ │ │ + rsbseq r6, r2, r6, asr #3 │ │ │ │ + rsbseq r5, r2, sl, asr sp │ │ │ │ + rsbseq r3, r2, r0, ror #20 │ │ │ │ + rsbseq r6, r2, r0, lsr #3 │ │ │ │ + ldrshteq r6, [r2], #-22 @ 0xffffffea │ │ │ │ + rsbseq r5, r2, ip, lsl #26 │ │ │ │ + rsbseq r3, r2, r2, lsl sl │ │ │ │ + ldrsbteq r6, [r2], #-22 @ 0xffffffea │ │ │ │ + rsbseq r6, r2, r4, asr #4 │ │ │ │ + ldrhteq r5, [r2], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r3, r2, r4, asr #19 │ │ │ │ + rsbseq r6, r2, sl, lsr #4 │ │ │ │ + rsbseq r6, r2, r4, lsl #5 │ │ │ │ + rsbseq r5, r2, lr, ror #24 │ │ │ │ + rsbseq r3, r2, r6, ror r9 │ │ │ │ + rsbseq r6, r2, r6, ror #4 │ │ │ │ + ldrshteq r6, [r2], #-44 @ 0xffffffd4 │ │ │ │ + rsbseq r5, r2, r8, lsr #24 │ │ │ │ + rsbseq r3, r2, r0, lsr r9 │ │ │ │ + rsbseq r6, r2, r8, ror #5 │ │ │ │ + rsbseq r6, r2, r6, asr r3 │ │ │ │ + rsbseq r5, r2, ip, ror #23 │ │ │ │ + ldrshteq r3, [r2], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r6, r2, lr, lsr r3 │ │ │ │ rsbseq r6, r2, r4, ror r3 │ │ │ │ - rsbseq r5, r2, r0, lsr fp │ │ │ │ - rsbseq r3, r2, r8, lsr r8 │ │ │ │ - rsbseq r6, r2, lr, asr r3 │ │ │ │ - @ instruction: 0x0072639c │ │ │ │ - ldrshteq r5, [r2], #-164 @ 0xffffff5c │ │ │ │ - ldrshteq r3, [r2], #-124 @ 0xffffff84 │ │ │ │ - rsbseq r6, r2, sl, lsl #7 │ │ │ │ - ldrshteq r6, [r2], #-56 @ 0xffffffc8 │ │ │ │ - ldrhteq r5, [r2], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r3, r2, r0, asr #15 │ │ │ │ - @ instruction: 0x00722a96 │ │ │ │ - rsbseq r6, r2, r4, ror #7 │ │ │ │ - rsbseq r5, r2, ip, ror sl │ │ │ │ - rsbseq r3, r2, r4, lsl #15 │ │ │ │ - rsbseq r6, r2, r6, asr #7 │ │ │ │ - rsbseq r6, r2, r4, asr r4 │ │ │ │ - rsbseq r5, r2, r0, asr #20 │ │ │ │ - rsbseq r3, r2, r8, asr #14 │ │ │ │ - rsbseq r6, r2, sl, lsr r4 │ │ │ │ - rsbseq r5, r2, sl, lsr #12 │ │ │ │ - ldrshteq r5, [r2], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r3, r2, r6, lsl #14 │ │ │ │ + ldrhteq r5, [r2], #-176 @ 0xffffff50 │ │ │ │ + ldrhteq r3, [r2], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r6, r2, r2, ror #6 │ │ │ │ + @ instruction: 0x00726390 │ │ │ │ + rsbseq r5, r2, r4, ror fp │ │ │ │ + rsbseq r3, r2, ip, ror r8 │ │ │ │ + rsbseq r5, r2, sl, asr #13 │ │ │ │ + rsbseq r6, r2, ip, ror r3 │ │ │ │ + rsbseq r5, r2, r8, lsr fp │ │ │ │ + rsbseq r3, r2, r0, asr #16 │ │ │ │ + rsbseq r6, r2, r6, ror #6 │ │ │ │ + rsbseq r6, r2, r4, lsr #7 │ │ │ │ + ldrshteq r5, [r2], #-172 @ 0xffffff54 │ │ │ │ + rsbseq r3, r2, r4, lsl #16 │ │ │ │ + @ instruction: 0x00726392 │ │ │ │ + rsbseq r6, r2, r0, lsl #8 │ │ │ │ + rsbseq r5, r2, r0, asr #21 │ │ │ │ + rsbseq r3, r2, r8, asr #15 │ │ │ │ + @ instruction: 0x00722a9e │ │ │ │ + rsbseq r6, r2, ip, ror #7 │ │ │ │ + rsbseq r5, r2, r4, lsl #21 │ │ │ │ + rsbseq r3, r2, ip, lsl #15 │ │ │ │ + rsbseq r6, r2, lr, asr #7 │ │ │ │ + rsbseq r6, r2, ip, asr r4 │ │ │ │ + rsbseq r5, r2, r8, asr #20 │ │ │ │ + rsbseq r3, r2, r0, asr r7 │ │ │ │ + rsbseq r6, r2, r2, asr #8 │ │ │ │ + rsbseq r5, r2, r2, lsr r6 │ │ │ │ + rsbseq r5, r2, r6, lsl #20 │ │ │ │ + rsbseq r3, r2, lr, lsl #14 │ │ │ │ bmi feaf1a18 │ │ │ │ cmncc r8, #168, 18 @ 0x2a0000 │ │ │ │ andeq lr, r0, sp, asr #19 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0675502 │ │ │ │ @ instruction: 0x4604f53b │ │ │ │ @@ -188659,54 +188659,54 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ ldmvc r5!, {r6, sl, fp, pc} │ │ │ │ ldrmi sl, [r5], #-3869 @ 0xfffff0e3 │ │ │ │ - rsbseq r5, r2, ip, lsr #9 │ │ │ │ - rsbseq r6, r2, r6, lsl r2 │ │ │ │ - ldrhteq r5, [r2], #-118 @ 0xffffff8a │ │ │ │ - ldrhteq r3, [r2], #-78 @ 0xffffffb2 │ │ │ │ - rsbseq r6, r2, r0, lsl #4 │ │ │ │ - rsbseq r6, r2, sl, asr r2 │ │ │ │ - rsbseq r5, r2, sl, ror r7 │ │ │ │ - rsbseq r3, r2, r2, lsl #9 │ │ │ │ - rsbseq r6, r2, ip, asr #4 │ │ │ │ - ldrsbteq r6, [r2], #-38 @ 0xffffffda │ │ │ │ - rsbseq r5, r2, lr, lsr r7 │ │ │ │ - rsbseq r3, r2, r6, asr #8 │ │ │ │ - rsbseq r6, r2, r4, asr #5 │ │ │ │ - rsbseq r6, r2, lr, lsl r3 │ │ │ │ - rsbseq r5, r2, r2, lsl #14 │ │ │ │ - rsbseq r3, r2, sl, lsl #8 │ │ │ │ - rsbseq r6, r2, r8, lsl #6 │ │ │ │ - rsbseq r6, r2, lr, lsr #6 │ │ │ │ - ldrhteq r5, [r2], #-110 @ 0xffffff92 │ │ │ │ - rsbseq r3, r2, r6, asr #7 │ │ │ │ - rsbseq r6, r2, r8, lsl r3 │ │ │ │ - rsbseq r6, r2, r4, asr #6 │ │ │ │ - rsbseq r5, r2, r6, ror r6 │ │ │ │ - rsbseq r3, r2, lr, ror r3 │ │ │ │ - rsbseq r6, r2, r8, lsr #6 │ │ │ │ - rsbseq r6, r2, r2, lsl #7 │ │ │ │ - rsbseq r5, r2, sl, lsr r6 │ │ │ │ - rsbseq r3, r2, r2, asr #6 │ │ │ │ - rsbseq r6, r2, sl, ror #6 │ │ │ │ - ldrhteq r6, [r2], #-60 @ 0xffffffc4 │ │ │ │ - ldrshteq r5, [r2], #-84 @ 0xffffffac │ │ │ │ - ldrshteq r3, [r2], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq r6, r2, r0, lsr #7 │ │ │ │ - rsbseq r6, r2, lr, ror #7 │ │ │ │ - rsbseq r5, r2, lr, lsr #11 │ │ │ │ - ldrhteq r3, [r2], #-38 @ 0xffffffda │ │ │ │ - ldrsbteq r6, [r2], #-52 @ 0xffffffcc │ │ │ │ - rsbseq r6, r2, ip, ror #7 │ │ │ │ - rsbseq r5, r2, ip, ror #10 │ │ │ │ - rsbseq r3, r2, r4, ror r2 │ │ │ │ + ldrhteq r5, [r2], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r6, r2, lr, lsl r2 │ │ │ │ + ldrhteq r5, [r2], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r3, r2, r6, asr #9 │ │ │ │ + rsbseq r6, r2, r8, lsl #4 │ │ │ │ + rsbseq r6, r2, r2, ror #4 │ │ │ │ + rsbseq r5, r2, r2, lsl #15 │ │ │ │ + rsbseq r3, r2, sl, lsl #9 │ │ │ │ + rsbseq r6, r2, r4, asr r2 │ │ │ │ + ldrsbteq r6, [r2], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r5, r2, r6, asr #14 │ │ │ │ + rsbseq r3, r2, lr, asr #8 │ │ │ │ + rsbseq r6, r2, ip, asr #5 │ │ │ │ + rsbseq r6, r2, r6, lsr #6 │ │ │ │ + rsbseq r5, r2, sl, lsl #14 │ │ │ │ + rsbseq r3, r2, r2, lsl r4 │ │ │ │ + rsbseq r6, r2, r0, lsl r3 │ │ │ │ + rsbseq r6, r2, r6, lsr r3 │ │ │ │ + rsbseq r5, r2, r6, asr #13 │ │ │ │ + rsbseq r3, r2, lr, asr #7 │ │ │ │ + rsbseq r6, r2, r0, lsr #6 │ │ │ │ + rsbseq r6, r2, ip, asr #6 │ │ │ │ + rsbseq r5, r2, lr, ror r6 │ │ │ │ + rsbseq r3, r2, r6, lsl #7 │ │ │ │ + rsbseq r6, r2, r0, lsr r3 │ │ │ │ + rsbseq r6, r2, sl, lsl #7 │ │ │ │ + rsbseq r5, r2, r2, asr #12 │ │ │ │ + rsbseq r3, r2, sl, asr #6 │ │ │ │ + rsbseq r6, r2, r2, ror r3 │ │ │ │ + rsbseq r6, r2, r4, asr #7 │ │ │ │ + ldrshteq r5, [r2], #-92 @ 0xffffffa4 │ │ │ │ + rsbseq r3, r2, r4, lsl #6 │ │ │ │ + rsbseq r6, r2, r8, lsr #7 │ │ │ │ + ldrshteq r6, [r2], #-54 @ 0xffffffca │ │ │ │ + ldrhteq r5, [r2], #-86 @ 0xffffffaa │ │ │ │ + ldrhteq r3, [r2], #-46 @ 0xffffffd2 │ │ │ │ + ldrsbteq r6, [r2], #-60 @ 0xffffffc4 │ │ │ │ + ldrshteq r6, [r2], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r5, r2, r4, ror r5 │ │ │ │ + rsbseq r3, r2, ip, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec22334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7feb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -188717,16 +188717,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf74c300c │ │ │ │ stmdami r5, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff08f74c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbseq r5, r2, sl, ror #8 │ │ │ │ - rsbseq r3, r2, r2, ror r1 │ │ │ │ + rsbseq r5, r2, r2, ror r4 │ │ │ │ + rsbseq r3, r2, sl, ror r1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ strbeq pc, [r8, ip, asr #17] @ │ │ │ │ bmi 205c9ec │ │ │ │ blmi 205cbf8 │ │ │ │ @ instruction: 0x460c447a │ │ │ │ @@ -188852,27 +188852,27 @@ │ │ │ │ stc2l 7, cr15, [r2, #-304] @ 0xfffffed0 │ │ │ │ ldrbtmi r4, [r8], #-2065 @ 0xfffff7ef │ │ │ │ ldc2l 7, cr15, [lr, #304]! @ 0x130 │ │ │ │ @ instruction: 0xf746e72c │ │ │ │ svclt 0x0000ea8a │ │ │ │ rsbseq r3, sp, r8, ror #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, r2, r2, ror #26 │ │ │ │ + rsbseq r3, r2, sl, ror #26 │ │ │ │ rsbseq r3, sp, ip, lsl r8 │ │ │ │ - @ instruction: 0x0072539c │ │ │ │ - ldrshteq r6, [r2], #-22 @ 0xffffffea │ │ │ │ - rsbseq r6, r2, r2, lsl #4 │ │ │ │ - rsbseq r5, r2, lr, lsl r3 │ │ │ │ - rsbseq r3, r2, r6, lsr #32 │ │ │ │ - rsbseq r5, r2, sl, asr #5 │ │ │ │ - ldrsbteq r2, [r2], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r5, r2, sl, ror r2 │ │ │ │ - rsbseq r2, r2, r8, lsl #31 │ │ │ │ - rsbseq r5, r2, r4, asr r2 │ │ │ │ - rsbseq r2, r2, r2, lsl #8 │ │ │ │ + rsbseq r5, r2, r4, lsr #7 │ │ │ │ + ldrshteq r6, [r2], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r6, r2, sl, lsl #4 │ │ │ │ + rsbseq r5, r2, r6, lsr #6 │ │ │ │ + rsbseq r3, r2, lr, lsr #32 │ │ │ │ + ldrsbteq r5, [r2], #-34 @ 0xffffffde │ │ │ │ + rsbseq r2, r2, r0, ror #31 │ │ │ │ + rsbseq r5, r2, r2, lsl #5 │ │ │ │ + @ instruction: 0x00722f90 │ │ │ │ + rsbseq r5, r2, ip, asr r2 │ │ │ │ + rsbseq r2, r2, sl, lsl #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 206884 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ pkhbtmi fp, r9, r9, lsl #1 │ │ │ │ ldrne pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ @@ -189137,43 +189137,43 @@ │ │ │ │ blx 30951e >::_M_default_append(unsigned int)@@Base+0x83c1a> │ │ │ │ ldrbtmi r4, [r8], #-2081 @ 0xfffff7df │ │ │ │ blx ff209526 │ │ │ │ @ instruction: 0xf746e63a │ │ │ │ svclt 0x0000e850 │ │ │ │ rsbseq r3, sp, r0, lsl r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrshteq r3, [r2], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r5, r2, r4, ror r1 │ │ │ │ - rsbseq r2, r2, r2, asr #6 │ │ │ │ + rsbseq r3, r2, r6, lsl #22 │ │ │ │ + rsbseq r5, r2, ip, ror r1 │ │ │ │ + rsbseq r2, r2, sl, asr #6 │ │ │ │ rsbseq r3, sp, ip, lsl #11 │ │ │ │ - ldrsbteq r5, [r2], #-0 │ │ │ │ - ldrsbteq r2, [r2], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r5, r2, sl, lsl #1 │ │ │ │ - rsbseq r4, r2, r4, lsr #31 │ │ │ │ - rsbseq r2, r2, ip, lsr #25 │ │ │ │ - rsbseq r4, r2, sl, lsl #31 │ │ │ │ - @ instruction: 0x00722c92 │ │ │ │ - rsbseq r4, r2, r0, lsl pc │ │ │ │ - rsbseq r2, r2, r8, lsl ip │ │ │ │ - ldrsbteq r4, [r2], #-230 @ 0xffffff1a │ │ │ │ - rsbseq r4, r2, sl, asr #29 │ │ │ │ - rsbseq r2, r2, r6, lsl #2 │ │ │ │ - ldrhteq r4, [r2], #-224 @ 0xffffff20 │ │ │ │ - ldrhteq r2, [r2], #-184 @ 0xffffff48 │ │ │ │ - @ instruction: 0x00724e96 │ │ │ │ - @ instruction: 0x00722b9c │ │ │ │ - rsbseq r4, r2, r8, ror lr │ │ │ │ - rsbseq r2, r2, lr, ror fp │ │ │ │ - rsbseq r4, r2, ip, lsr lr │ │ │ │ - rsbseq r4, r2, sl, lsl lr │ │ │ │ - rsbseq r2, r2, r0, lsr #22 │ │ │ │ - rsbseq r4, r2, r0, lsl #28 │ │ │ │ - rsbseq r2, r2, r6, lsl #22 │ │ │ │ - rsbseq r4, r2, r0, ror #27 │ │ │ │ - rsbseq r1, r2, lr, lsl #31 │ │ │ │ + ldrsbteq r5, [r2], #-8 │ │ │ │ + rsbseq r2, r2, r0, ror #27 │ │ │ │ + @ instruction: 0x00725092 │ │ │ │ + rsbseq r4, r2, ip, lsr #31 │ │ │ │ + ldrhteq r2, [r2], #-196 @ 0xffffff3c │ │ │ │ + @ instruction: 0x00724f92 │ │ │ │ + @ instruction: 0x00722c9a │ │ │ │ + rsbseq r4, r2, r8, lsl pc │ │ │ │ + rsbseq r2, r2, r0, lsr #24 │ │ │ │ + ldrsbteq r4, [r2], #-238 @ 0xffffff12 │ │ │ │ + ldrsbteq r4, [r2], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r2, r2, lr, lsl #2 │ │ │ │ + ldrhteq r4, [r2], #-232 @ 0xffffff18 │ │ │ │ + rsbseq r2, r2, r0, asr #23 │ │ │ │ + @ instruction: 0x00724e9e │ │ │ │ + rsbseq r2, r2, r4, lsr #23 │ │ │ │ + rsbseq r4, r2, r0, lsl #29 │ │ │ │ + rsbseq r2, r2, r6, lsl #23 │ │ │ │ + rsbseq r4, r2, r4, asr #28 │ │ │ │ + rsbseq r4, r2, r2, lsr #28 │ │ │ │ + rsbseq r2, r2, r8, lsr #22 │ │ │ │ + rsbseq r4, r2, r8, lsl #28 │ │ │ │ + rsbseq r2, r2, lr, lsl #22 │ │ │ │ + rsbseq r4, r2, r8, ror #27 │ │ │ │ + @ instruction: 0x00721f96 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 506d38 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq ffd09bbc │ │ │ │ @ instruction: 0x460f4cdd │ │ │ │ @ instruction: 0xf2ad49dd │ │ │ │ @@ -189395,15 +189395,15 @@ │ │ │ │ @ instruction: 0x9725b81c │ │ │ │ svclt 0x0000e04c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r3, sp, r6, ror #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrshteq r3, [sp], #-6 │ │ │ │ - ldrhteq r4, [r2], #-178 @ 0xffffff4e │ │ │ │ + ldrhteq r4, [r2], #-186 @ 0xffffff46 │ │ │ │ bleq 3874fc │ │ │ │ @ instruction: 0xf7469312 │ │ │ │ @ instruction: 0xee3aea94 │ │ │ │ blls 54e924 │ │ │ │ blls ff1076f8 │ │ │ │ blx 5077f0 │ │ │ │ vmov.f64 d13, #11 @ 0x40580000 3.375 │ │ │ │ @@ -189631,15 +189631,15 @@ │ │ │ │ @ instruction: 0xf1badb37 │ │ │ │ blle dcfbac │ │ │ │ ldrsbtlt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ svclt 0x0000e00c │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbseq r4, r2, r4, ror #16 │ │ │ │ + rsbseq r4, r2, ip, ror #16 │ │ │ │ strbeq lr, [sl], #2639 @ 0xa4f │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ bcc c83fc │ │ │ │ ldc 4, cr4, [r3, #140] @ 0x8c │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ vsub.f64 d7, d23, d7 │ │ │ │ mrrc 11, 0, r7, r1, cr15 │ │ │ │ @@ -189878,17 +189878,17 @@ │ │ │ │ mlasle ip, r8, r5, r4 │ │ │ │ tstcc r8, r1, lsl #4 │ │ │ │ svclt 0x0000e741 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbseq r5, r2, r0, asr #6 │ │ │ │ - rsbseq r4, r2, sl, lsl #8 │ │ │ │ - rsbseq r2, r2, r2, lsl r1 │ │ │ │ + rsbseq r5, r2, r8, asr #6 │ │ │ │ + rsbseq r4, r2, r2, lsl r4 │ │ │ │ + rsbseq r2, r2, sl, lsl r1 │ │ │ │ ldrdeq pc, [ip], r6 @ │ │ │ │ ldc 4, cr4, [r0, #32] │ │ │ │ vmov.f64 d6, #80 @ 0x3e800000 0.250 │ │ │ │ vsqrt.f64 d22, d0 │ │ │ │ @ instruction: 0xf73ffa10 │ │ │ │ mrc 15, 1, sl, cr9, cr6, {3} │ │ │ │ ldrb r9, [r4, -r6, lsl #22]! │ │ │ │ @@ -190265,30 +190265,30 @@ │ │ │ │ ldrdne pc, [r8], r6 @ │ │ │ │ @ instruction: 0xf1036810 │ │ │ │ bls 79bd9c │ │ │ │ svclt 0x0000e03f │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbseq r5, r2, r2, lsl #1 │ │ │ │ - rsbseq r4, r2, sl, lsr #2 │ │ │ │ - rsbseq r1, r2, r0, lsr lr │ │ │ │ - rsbseq r4, r2, r0, lsr #29 │ │ │ │ - rsbseq r3, r2, sl, asr pc │ │ │ │ - rsbseq r1, r2, r2, ror #24 │ │ │ │ - rsbseq r3, r2, r0, lsr #30 │ │ │ │ - rsbseq r1, r2, r8, lsr #24 │ │ │ │ - rsbseq r3, r2, r4, lsl #30 │ │ │ │ - rsbseq r1, r2, ip, lsl #24 │ │ │ │ - ldrshteq r3, [r2], #-204 @ 0xffffff34 │ │ │ │ - rsbseq r1, r2, r4, lsl #20 │ │ │ │ - rsbseq r3, r2, lr, asr #25 │ │ │ │ - ldrsbteq r1, [r2], #-150 @ 0xffffff6a │ │ │ │ - ldrhteq r3, [r2], #-194 @ 0xffffff3e │ │ │ │ - ldrhteq r1, [r2], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r5, r2, sl, lsl #1 │ │ │ │ + rsbseq r4, r2, r2, lsr r1 │ │ │ │ + rsbseq r1, r2, r8, lsr lr │ │ │ │ + rsbseq r4, r2, r8, lsr #29 │ │ │ │ + rsbseq r3, r2, r2, ror #30 │ │ │ │ + rsbseq r1, r2, sl, ror #24 │ │ │ │ + rsbseq r3, r2, r8, lsr #30 │ │ │ │ + rsbseq r1, r2, r0, lsr ip │ │ │ │ + rsbseq r3, r2, ip, lsl #30 │ │ │ │ + rsbseq r1, r2, r4, lsl ip │ │ │ │ + rsbseq r3, r2, r4, lsl #26 │ │ │ │ + rsbseq r1, r2, ip, lsl #20 │ │ │ │ + ldrsbteq r3, [r2], #-198 @ 0xffffff3a │ │ │ │ + ldrsbteq r1, [r2], #-158 @ 0xffffff62 │ │ │ │ + ldrhteq r3, [r2], #-202 @ 0xffffff36 │ │ │ │ + rsbseq r1, r2, r2, asr #19 │ │ │ │ blpl a8805c │ │ │ │ blmi b08060 │ │ │ │ blpl 12082d4 │ │ │ │ blpl ff2484c4 │ │ │ │ blhi ff2484d8 │ │ │ │ blx 5085d0 │ │ │ │ adcmi sp, sl, #8, 20 @ 0x8000 │ │ │ │ @@ -190344,15 +190344,15 @@ │ │ │ │ @ instruction: 0xf8d6bf16 │ │ │ │ cdp 0, 11, cr3, cr0, cr8, {5} │ │ │ │ bls 78f800 │ │ │ │ ldmdals r6, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ movwls r9, #2588 @ 0xa1c │ │ │ │ ldmdavs r2, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ - blx 88aaa4 │ │ │ │ + blx 88aaa4 │ │ │ │ stmdacs r1, {r1, r7, r9, sl, lr} │ │ │ │ mcrge 4, 4, pc, cr8, cr15, {1} @ │ │ │ │ ldreq pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ orrne pc, ip, r1, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf978f74b │ │ │ │ ldreq pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ @@ -190609,48 +190609,48 @@ │ │ │ │ @ instruction: 0xeeb0e926 │ │ │ │ vsub.f64 d9, d8, d0 │ │ │ │ @ instruction: 0xf7450b0a │ │ │ │ @ instruction: 0xeeb0e920 │ │ │ │ strb r8, [ip, -r0, asr #22] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r3, r2, r6, lsl #22 │ │ │ │ - rsbseq r1, r2, ip, lsl #16 │ │ │ │ - rsbseq r3, r2, r0, asr #21 │ │ │ │ - rsbseq r1, r2, r6, asr #15 │ │ │ │ - rsbseq r3, r2, r0, lsr #21 │ │ │ │ - rsbseq r1, r2, r8, lsr #15 │ │ │ │ - rsbseq r3, r2, r4, ror sl │ │ │ │ - rsbseq r1, r2, ip, ror r7 │ │ │ │ - rsbseq r3, r2, r8, lsr sl │ │ │ │ - rsbseq r1, r2, lr, lsr r7 │ │ │ │ - rsbseq r3, r2, r8, lsl sl │ │ │ │ - rsbseq r1, r2, lr, lsl r7 │ │ │ │ - ldrshteq r3, [r2], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r1, r2, r4, lsl #14 │ │ │ │ - rsbseq r3, r2, r2, asr #19 │ │ │ │ - rsbseq r1, r2, sl, asr #13 │ │ │ │ - rsbseq r3, r2, r6, lsr #19 │ │ │ │ - rsbseq r1, r2, lr, lsr #13 │ │ │ │ - rsbseq r3, r2, sl, ror r9 │ │ │ │ - rsbseq r1, r2, r2, lsl #13 │ │ │ │ - ldrsbteq r3, [r2], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r1, r2, r2, ror #11 │ │ │ │ - rsbseq r3, r2, lr, lsr #17 │ │ │ │ - ldrhteq r1, [r2], #-86 @ 0xffffffaa │ │ │ │ - @ instruction: 0x00723892 │ │ │ │ - @ instruction: 0x0072159a │ │ │ │ - rsbseq r3, r2, r2, lsr #15 │ │ │ │ - rsbseq r1, r2, sl, lsr #9 │ │ │ │ - rsbseq r3, r2, r6, lsl #15 │ │ │ │ - rsbseq r1, r2, lr, lsl #9 │ │ │ │ - rsbseq r3, r2, r4, lsl #14 │ │ │ │ - rsbseq r1, r2, ip, lsl #8 │ │ │ │ - rsbseq r3, r2, r8, ror #13 │ │ │ │ - ldrshteq r1, [r2], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r3, r2, lr, lsl #22 │ │ │ │ + rsbseq r1, r2, r4, lsl r8 │ │ │ │ + rsbseq r3, r2, r8, asr #21 │ │ │ │ + rsbseq r1, r2, lr, asr #15 │ │ │ │ + rsbseq r3, r2, r8, lsr #21 │ │ │ │ + ldrhteq r1, [r2], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r3, r2, ip, ror sl │ │ │ │ + rsbseq r1, r2, r4, lsl #15 │ │ │ │ + rsbseq r3, r2, r0, asr #20 │ │ │ │ + rsbseq r1, r2, r6, asr #14 │ │ │ │ + rsbseq r3, r2, r0, lsr #20 │ │ │ │ + rsbseq r1, r2, r6, lsr #14 │ │ │ │ + rsbseq r3, r2, r4, lsl #20 │ │ │ │ + rsbseq r1, r2, ip, lsl #14 │ │ │ │ + rsbseq r3, r2, sl, asr #19 │ │ │ │ + ldrsbteq r1, [r2], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r3, r2, lr, lsr #19 │ │ │ │ + ldrhteq r1, [r2], #-102 @ 0xffffff9a │ │ │ │ + rsbseq r3, r2, r2, lsl #19 │ │ │ │ + rsbseq r1, r2, sl, lsl #13 │ │ │ │ + rsbseq r3, r2, r2, ror #17 │ │ │ │ + rsbseq r1, r2, sl, ror #11 │ │ │ │ + ldrhteq r3, [r2], #-134 @ 0xffffff7a │ │ │ │ + ldrhteq r1, [r2], #-94 @ 0xffffffa2 │ │ │ │ + @ instruction: 0x0072389a │ │ │ │ + rsbseq r1, r2, r2, lsr #11 │ │ │ │ + rsbseq r3, r2, sl, lsr #15 │ │ │ │ + ldrhteq r1, [r2], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r3, r2, lr, lsl #15 │ │ │ │ + @ instruction: 0x00721496 │ │ │ │ + rsbseq r3, r2, ip, lsl #14 │ │ │ │ + rsbseq r1, r2, r4, lsl r4 │ │ │ │ + ldrshteq r3, [r2], #-96 @ 0xffffffa0 │ │ │ │ + ldrshteq r1, [r2], #-56 @ 0xffffffc8 │ │ │ │ andcs r9, r3, #23552 @ 0x5c00 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ stcge 8, cr9, [r8], #-88 @ 0xffffffa8 │ │ │ │ movweq pc, #29538 @ 0x7362 @ │ │ │ │ strls r9, [r2], #-2575 @ 0xfffff5f1 │ │ │ │ tstpcs pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ @@ -190751,26 +190751,26 @@ │ │ │ │ @ instruction: 0xf7feff25 │ │ │ │ vsub.f64 d11, d24, d22 │ │ │ │ @ instruction: 0xf7450b00 │ │ │ │ cdp 8, 11, cr14, cr0, cr4, {0} │ │ │ │ str r8, [sl], #2880 @ 0xb40 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrsbteq r3, [r2], #-82 @ 0xffffffae │ │ │ │ - ldrsbteq r1, [r2], #-42 @ 0xffffffd6 │ │ │ │ - @ instruction: 0x0072359a │ │ │ │ - rsbseq r1, r2, r2, lsr #5 │ │ │ │ - rsbseq r3, r2, lr, ror r5 │ │ │ │ - rsbseq r1, r2, r6, lsl #5 │ │ │ │ - ldrshteq r3, [r2], #-72 @ 0xffffffb8 │ │ │ │ - rsbseq r1, r2, r0, lsl #4 │ │ │ │ - ldrsbteq r3, [r2], #-76 @ 0xffffffb4 │ │ │ │ - rsbseq r1, r2, r4, ror #3 │ │ │ │ - rsbseq r3, r2, r4, lsr #9 │ │ │ │ - rsbseq r1, r2, ip, lsr #3 │ │ │ │ + ldrsbteq r3, [r2], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r1, r2, r2, ror #5 │ │ │ │ + rsbseq r3, r2, r2, lsr #11 │ │ │ │ + rsbseq r1, r2, sl, lsr #5 │ │ │ │ + rsbseq r3, r2, r6, lsl #11 │ │ │ │ + rsbseq r1, r2, lr, lsl #5 │ │ │ │ + rsbseq r3, r2, r0, lsl #10 │ │ │ │ + rsbseq r1, r2, r8, lsl #4 │ │ │ │ + rsbseq r3, r2, r4, ror #9 │ │ │ │ + rsbseq r1, r2, ip, ror #3 │ │ │ │ + rsbseq r3, r2, ip, lsr #9 │ │ │ │ + ldrhteq r1, [r2], #-20 @ 0xffffffec │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 18863c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xf8df4615 │ │ │ │ @ instruction: 0xf8df2708 │ │ │ │ @@ -191221,41 +191221,41 @@ │ │ │ │ blx fef0b5b4 │ │ │ │ @ instruction: 0x4639481f │ │ │ │ @ instruction: 0xf74a4478 │ │ │ │ str pc, [ip, #-2931] @ 0xfffff48d │ │ │ │ svc 0x00fef743 │ │ │ │ rsbseq r1, sp, r0, ror #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, r2, r6, lsr #6 │ │ │ │ - rsbseq r1, r2, ip, lsr #32 │ │ │ │ - rsbseq r3, r2, sl, lsl #6 │ │ │ │ - rsbseq r1, r2, r0, lsl r0 │ │ │ │ + rsbseq r3, r2, lr, lsr #6 │ │ │ │ + rsbseq r1, r2, r4, lsr r0 │ │ │ │ + rsbseq r3, r2, r2, lsl r3 │ │ │ │ + rsbseq r1, r2, r8, lsl r0 │ │ │ │ rsbseq r1, sp, r6, lsr #14 │ │ │ │ - rsbseq r3, r2, r6, asr #5 │ │ │ │ - rsbseq r0, r2, ip, asr #31 │ │ │ │ - rsbseq r3, r2, sl, asr r2 │ │ │ │ - rsbseq r0, r2, r0, ror #30 │ │ │ │ - rsbseq r3, r2, sl, lsr r2 │ │ │ │ - rsbseq r0, r2, r0, asr #30 │ │ │ │ - @ instruction: 0x0072319a │ │ │ │ - rsbseq r0, r2, r0, lsr #29 │ │ │ │ - rsbseq r2, r2, r8, lsr pc │ │ │ │ - rsbseq r0, r2, r0, asr #24 │ │ │ │ - ldrshteq r2, [r2], #-228 @ 0xffffff1c │ │ │ │ - ldrshteq r0, [r2], #-188 @ 0xffffff44 │ │ │ │ - ldrhteq r2, [r2], #-228 @ 0xffffff1c │ │ │ │ - ldrhteq r0, [r2], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r2, r2, r8, lsl #29 │ │ │ │ - @ instruction: 0x00720b90 │ │ │ │ - rsbseq r2, r2, r4, lsl #28 │ │ │ │ - rsbseq r0, r2, ip, lsl #22 │ │ │ │ - ldrhteq r2, [r2], #-208 @ 0xffffff30 │ │ │ │ - ldrhteq r0, [r2], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r2, r2, r0, asr #26 │ │ │ │ - rsbseq r0, r2, r8, asr #20 │ │ │ │ + rsbseq r3, r2, lr, asr #5 │ │ │ │ + ldrsbteq r0, [r2], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r3, r2, r2, ror #4 │ │ │ │ + rsbseq r0, r2, r8, ror #30 │ │ │ │ + rsbseq r3, r2, r2, asr #4 │ │ │ │ + rsbseq r0, r2, r8, asr #30 │ │ │ │ + rsbseq r3, r2, r2, lsr #3 │ │ │ │ + rsbseq r0, r2, r8, lsr #29 │ │ │ │ + rsbseq r2, r2, r0, asr #30 │ │ │ │ + rsbseq r0, r2, r8, asr #24 │ │ │ │ + ldrshteq r2, [r2], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r0, r2, r4, lsl #24 │ │ │ │ + ldrhteq r2, [r2], #-236 @ 0xffffff14 │ │ │ │ + rsbseq r0, r2, r4, asr #23 │ │ │ │ + @ instruction: 0x00722e90 │ │ │ │ + @ instruction: 0x00720b98 │ │ │ │ + rsbseq r2, r2, ip, lsl #28 │ │ │ │ + rsbseq r0, r2, r4, lsl fp │ │ │ │ + ldrhteq r2, [r2], #-216 @ 0xffffff28 │ │ │ │ + rsbseq r0, r2, r0, asr #21 │ │ │ │ + rsbseq r2, r2, r8, asr #26 │ │ │ │ + rsbseq r0, r2, r0, asr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ ldrbvs pc, [r4], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb09d │ │ │ │ @ instruction: 0x469014d4 │ │ │ │ @@ -191565,49 +191565,49 @@ │ │ │ │ @ instruction: 0xf04f4828 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8c4f74a │ │ │ │ svclt 0x0000e7d0 │ │ │ │ ldrsbteq r1, [sp], #-0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r1, sp, r8, lsr #1 │ │ │ │ - rsbseq r2, r2, sl, lsr #24 │ │ │ │ - rsbseq r0, r2, r0, lsr r9 │ │ │ │ - ldrhteq pc, [r1], #-232 @ 0xffffff18 @ │ │ │ │ - rsbseq r2, r2, sl, asr fp │ │ │ │ - rsbseq pc, r1, r6, lsl lr @ │ │ │ │ - ldrshteq r2, [r2], #-166 @ 0xffffff5a │ │ │ │ - rsbseq r2, r2, r6, asr sl │ │ │ │ - rsbseq r0, r2, lr, asr r7 │ │ │ │ - rsbseq r2, r2, r4, lsr sl │ │ │ │ - rsbseq pc, r1, ip, lsl sp @ │ │ │ │ - rsbseq r2, r2, lr, lsl #20 │ │ │ │ - rsbseq pc, r1, sl, lsr #26 │ │ │ │ - rsbseq r2, r2, r8, ror #19 │ │ │ │ - rsbseq pc, r1, lr, lsr sp @ │ │ │ │ - rsbseq r2, r2, lr, asr r9 │ │ │ │ - rsbseq r3, r2, r6, ror #16 │ │ │ │ - rsbseq r2, r2, r6, lsr #18 │ │ │ │ - rsbseq r2, r2, r8, lsl #18 │ │ │ │ - rsbseq pc, r1, r4, lsr #25 │ │ │ │ - ldrhteq r2, [r2], #-138 @ 0xffffff76 │ │ │ │ - rsbseq pc, r1, r6, lsl #25 │ │ │ │ - @ instruction: 0x0072289e │ │ │ │ - rsbseq r0, r2, r6, lsr #11 │ │ │ │ - rsbseq r2, r2, r2, lsl #17 │ │ │ │ - rsbseq pc, r1, lr, lsl #22 │ │ │ │ - rsbseq r2, r2, ip, asr r8 │ │ │ │ - rsbseq r0, r2, r4, ror #10 │ │ │ │ - rsbseq r2, r2, r0, asr #16 │ │ │ │ - rsbseq r0, r2, r6, asr #10 │ │ │ │ - rsbseq r2, r2, ip, lsl r8 │ │ │ │ - rsbseq r0, r2, r2, lsr #10 │ │ │ │ - rsbseq r2, r2, r0, lsl #16 │ │ │ │ - rsbseq r0, r2, r6, lsl #10 │ │ │ │ - rsbseq r2, r2, r4, ror #15 │ │ │ │ - rsbseq r0, r2, sl, ror #9 │ │ │ │ + rsbseq r2, r2, r2, lsr ip │ │ │ │ + rsbseq r0, r2, r8, lsr r9 │ │ │ │ + rsbseq pc, r1, r0, asr #29 │ │ │ │ + rsbseq r2, r2, r2, ror #22 │ │ │ │ + rsbseq pc, r1, lr, lsl lr @ │ │ │ │ + ldrshteq r2, [r2], #-174 @ 0xffffff52 │ │ │ │ + rsbseq r2, r2, lr, asr sl │ │ │ │ + rsbseq r0, r2, r6, ror #14 │ │ │ │ + rsbseq r2, r2, ip, lsr sl │ │ │ │ + rsbseq pc, r1, r4, lsr #26 │ │ │ │ + rsbseq r2, r2, r6, lsl sl │ │ │ │ + rsbseq pc, r1, r2, lsr sp @ │ │ │ │ + ldrshteq r2, [r2], #-144 @ 0xffffff70 │ │ │ │ + rsbseq pc, r1, r6, asr #26 │ │ │ │ + rsbseq r2, r2, r6, ror #18 │ │ │ │ + rsbseq r3, r2, lr, ror #16 │ │ │ │ + rsbseq r2, r2, lr, lsr #18 │ │ │ │ + rsbseq r2, r2, r0, lsl r9 │ │ │ │ + rsbseq pc, r1, ip, lsr #25 │ │ │ │ + rsbseq r2, r2, r2, asr #17 │ │ │ │ + rsbseq pc, r1, lr, lsl #25 │ │ │ │ + rsbseq r2, r2, r6, lsr #17 │ │ │ │ + rsbseq r0, r2, lr, lsr #11 │ │ │ │ + rsbseq r2, r2, sl, lsl #17 │ │ │ │ + rsbseq pc, r1, r6, lsl fp @ │ │ │ │ + rsbseq r2, r2, r4, ror #16 │ │ │ │ + rsbseq r0, r2, ip, ror #10 │ │ │ │ + rsbseq r2, r2, r8, asr #16 │ │ │ │ + rsbseq r0, r2, lr, asr #10 │ │ │ │ + rsbseq r2, r2, r4, lsr #16 │ │ │ │ + rsbseq r0, r2, sl, lsr #10 │ │ │ │ + rsbseq r2, r2, r8, lsl #16 │ │ │ │ + rsbseq r0, r2, lr, lsl #10 │ │ │ │ + rsbseq r2, r2, ip, ror #15 │ │ │ │ + ldrshteq r0, [r2], #-66 @ 0xffffffbe │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 409350 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ ldcmi 0, cr11, [pc], #652 @ ce134 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @@ -191799,16 +191799,16 @@ │ │ │ │ tstls r1, #75776 @ 0x12800 │ │ │ │ svclt 0x0000e6c1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r0, sp, r0, asr fp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrsbteq r0, [sp], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r2, r2, ip, ror r4 │ │ │ │ - rsbseq r3, r2, sl, lsr #7 │ │ │ │ + rsbseq r2, r2, r4, lsl #9 │ │ │ │ + ldrhteq r3, [r2], #-50 @ 0xffffffce │ │ │ │ vldrvs d9, [fp, #76] @ 0x4c │ │ │ │ @ instruction: 0xd1ab2b00 │ │ │ │ svccc 0x00fff1bc │ │ │ │ @ instruction: 0xf8d4bf04 │ │ │ │ tstls r2, #248 @ 0xf8 │ │ │ │ msrhi CPSR_xc, r0 │ │ │ │ eorne pc, ip, r9, asr r8 @ │ │ │ │ @@ -192000,15 +192000,15 @@ │ │ │ │ vrhadd.u32 d30, d3, d2 │ │ │ │ @ instruction: 0xf88c0e41 │ │ │ │ @ instruction: 0xf7f2e102 │ │ │ │ strmi pc, [r0], r3, lsl #25 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 7ae784 │ │ │ │ blcs e8540 │ │ │ │ - blls 882ac0 │ │ │ │ + blls 882ac0 │ │ │ │ @ instruction: 0xf892691a │ │ │ │ ldrbeq r3, [r9], r0, lsl #2 │ │ │ │ sbcshi pc, r1, r0, lsl #2 │ │ │ │ blvs 1e49b64 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrsbtne pc, [r8], #130 @ 0x82 @ │ │ │ │ smlabbcc r0, r2, r8, pc @ │ │ │ │ @@ -192123,30 +192123,30 @@ │ │ │ │ blx feb8c3ce │ │ │ │ @ instruction: 0x46414815 │ │ │ │ @ instruction: 0xf7494478 │ │ │ │ ldr pc, [r3, #-3173]! @ 0xfffff39b │ │ │ │ ldm r0!, {r0, r1, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - @ instruction: 0x0072239a │ │ │ │ - ldrsbteq r2, [r2], #-18 @ 0xffffffee │ │ │ │ - ldrsbteq pc, [r1], #-234 @ 0xffffff16 @ │ │ │ │ - rsbseq r2, r2, r2, lsl r0 │ │ │ │ - rsbseq pc, r1, sl, lsl sp @ │ │ │ │ + rsbseq r2, r2, r2, lsr #7 │ │ │ │ + ldrsbteq r2, [r2], #-26 @ 0xffffffe6 │ │ │ │ + rsbseq pc, r1, r2, ror #29 │ │ │ │ + rsbseq r2, r2, sl, lsl r0 │ │ │ │ + rsbseq pc, r1, r2, lsr #26 │ │ │ │ + rsbseq r1, r2, ip, asr #31 │ │ │ │ rsbseq r1, r2, r4, asr #31 │ │ │ │ - ldrhteq r1, [r2], #-252 @ 0xffffff04 │ │ │ │ - rsbseq pc, r1, r2, asr #25 │ │ │ │ - @ instruction: 0x00721f96 │ │ │ │ - @ instruction: 0x0071fc9e │ │ │ │ - rsbseq r1, r2, lr, ror pc │ │ │ │ - rsbseq pc, r1, r4, lsl #25 │ │ │ │ - rsbseq r1, r2, r8, asr pc │ │ │ │ - rsbseq pc, r1, r0, ror #24 │ │ │ │ - rsbseq r1, r2, r4, lsr #30 │ │ │ │ - rsbseq pc, r1, ip, lsr #24 │ │ │ │ + rsbseq pc, r1, sl, asr #25 │ │ │ │ + @ instruction: 0x00721f9e │ │ │ │ + rsbseq pc, r1, r6, lsr #25 │ │ │ │ + rsbseq r1, r2, r6, lsl #31 │ │ │ │ + rsbseq pc, r1, ip, lsl #25 │ │ │ │ + rsbseq r1, r2, r0, ror #30 │ │ │ │ + rsbseq pc, r1, r8, ror #24 │ │ │ │ + rsbseq r1, r2, ip, lsr #30 │ │ │ │ + rsbseq pc, r1, r4, lsr ip @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 409bc4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4617b0b7 │ │ │ │ @ instruction: 0x460d4af9 │ │ │ │ @@ -192394,15 +192394,15 @@ │ │ │ │ andsls r3, r4, #268435456 @ 0x10000000 │ │ │ │ blgt 140a3e0 │ │ │ │ add r3, r3, r1, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq r0, [sp], #-36 @ 0xffffffdc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r1, r2, r4, lsl #28 │ │ │ │ + rsbseq r1, r2, ip, lsl #28 │ │ │ │ @ instruction: 0x3102f895 │ │ │ │ ldmdbls sl, {r9, sp} │ │ │ │ ldreq r6, [r9, sl] │ │ │ │ bls b83b2c │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ blls 5a6b74 │ │ │ │ movwcc r9, #6681 @ 0x1a19 │ │ │ │ @@ -192613,15 +192613,15 @@ │ │ │ │ eorne pc, fp, r3, asr r8 @ │ │ │ │ ldrdcc pc, [r8], sl @ │ │ │ │ eoreq pc, r7, r3, asr r8 @ │ │ │ │ orreq lr, fp, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf0fe931e │ │ │ │ bls 68b4e8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 86f2e8 │ │ │ │ + blls 86f2e8 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ andcc r8, r1, r3, lsl r1 │ │ │ │ rscshi pc, r4, r0, asr #32 │ │ │ │ ldmdavs r8, {r0, r1, r3, r8, r9, fp, ip, pc}^ │ │ │ │ cdp 7, 11, cr14, cr4, cr13, {5} │ │ │ │ vsqrt.f64 d21, d2 │ │ │ │ @ instruction: 0xf6fffa10 │ │ │ │ @@ -192667,19 +192667,19 @@ │ │ │ │ blvc 18a37c │ │ │ │ blvc ff10aa10 │ │ │ │ blx 50ab04 │ │ │ │ mrcge 5, 3, APSR_nzcv, cr14, cr15, {3} │ │ │ │ ldmib r3, {r8, r9, sp}^ │ │ │ │ cdple 3, 15, cr2, cr15, cr0, {1} │ │ │ │ ... │ │ │ │ - rsbseq r1, r2, r8, ror #20 │ │ │ │ + rsbseq r1, r2, r0, ror sl │ │ │ │ rsbseq pc, ip, r0, ror lr @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r1, r2, sl, lsr #13 │ │ │ │ - @ instruction: 0x0071b094 │ │ │ │ + ldrhteq r1, [r2], #-98 @ 0xffffff9e │ │ │ │ + @ instruction: 0x0071b09c │ │ │ │ @ instruction: 0x9324461a │ │ │ │ andsls r4, r4, #3145728 @ 0x300000 │ │ │ │ eorls r9, r3, #-536870911 @ 0xe0000001 │ │ │ │ @ instruction: 0xf5039216 │ │ │ │ ldc 3, cr6, [sl, #696] @ 0x2b8 │ │ │ │ vldr d7, [r3] │ │ │ │ vmov.f64 d0, #16 @ 0x40800000 4.0 │ │ │ │ @@ -192694,15 +192694,15 @@ │ │ │ │ blvc 12caa6c │ │ │ │ blvc ff10aa7c │ │ │ │ blx 50ab74 │ │ │ │ vldr d13, [r5, #28] │ │ │ │ vmov.f64 d3, #66 @ 0x3e100000 0.1406250 │ │ │ │ vsqrt.f64 d16, d3 │ │ │ │ vpmin.s8 d31, d0, d0 │ │ │ │ - blls 86ffcc │ │ │ │ + blls 86ffcc │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ blls 93a684 │ │ │ │ @ instruction: 0xf89ab17b │ │ │ │ bls 9db3dc │ │ │ │ vorr.i16 d25, #180 @ 0x00b4 │ │ │ │ @ instruction: 0xf0830340 │ │ │ │ addmi r0, sl, #67108864 @ 0x4000000 │ │ │ │ @@ -193025,15 +193025,15 @@ │ │ │ │ blx 50b098 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ strbt r7, [r9], r5, asr #22 │ │ │ │ ldrbtmi r4, [r3], -r6, lsl #13 │ │ │ │ andls r2, lr, #0, 4 │ │ │ │ andsls r9, r4, #-536870911 @ 0xe0000001 │ │ │ │ stmib sp, {r1, r2, r4, r9, ip, pc}^ │ │ │ │ - bls 897d7c │ │ │ │ + bls 897d7c │ │ │ │ andcs r9, r0, #-805306368 @ 0xd0000000 │ │ │ │ bls 473d28 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ bls 42ff84 │ │ │ │ blvs 10ab58 │ │ │ │ @ instruction: 0xe7b0921f │ │ │ │ ldrdne pc, [ip], sl @ │ │ │ │ @@ -193541,67 +193541,67 @@ │ │ │ │ vtst.8 d20, d3, d25 │ │ │ │ ldrbtmi r6, [r8], #-267 @ 0xfffffef5 │ │ │ │ @ instruction: 0xf748300c │ │ │ │ ldmdami r7!, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf942f748 │ │ │ │ svclt 0x0046f7fe │ │ │ │ - rsbseq r1, r2, ip, asr #10 │ │ │ │ - rsbseq sl, r1, r4, lsr pc │ │ │ │ - rsbseq r1, r2, r8, lsr #7 │ │ │ │ - rsbseq r1, r2, r6, lsl #5 │ │ │ │ - rsbseq lr, r1, ip, lsl #31 │ │ │ │ - rsbseq r1, r2, r0 │ │ │ │ - rsbseq r1, r2, ip, lsr #30 │ │ │ │ - ldrsbteq r0, [r2], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r1, r2, sl, lsl #30 │ │ │ │ - rsbseq r0, r2, ip, lsl #30 │ │ │ │ - rsbseq lr, r1, r2, lsl ip │ │ │ │ - rsbseq r0, r2, r4, asr #27 │ │ │ │ - rsbseq lr, r1, sl, asr #21 │ │ │ │ - rsbseq r0, r2, sl, lsr #25 │ │ │ │ - rsbseq lr, r1, lr, lsr #19 │ │ │ │ - rsbseq r0, r2, sl, lsl #22 │ │ │ │ - rsbseq r1, r2, lr, lsr #20 │ │ │ │ - ldrsbteq r0, [r2], #-170 @ 0xffffff56 │ │ │ │ - rsbseq lr, r1, r2, ror #15 │ │ │ │ - ldrhteq r0, [r2], #-172 @ 0xffffff54 │ │ │ │ - rsbseq lr, r1, r4, asr #15 │ │ │ │ - @ instruction: 0x00720a9e │ │ │ │ - rsbseq lr, r1, r6, lsr #15 │ │ │ │ - rsbseq r0, r2, r4, ror sl │ │ │ │ - rsbseq lr, r1, sl, ror r7 │ │ │ │ - rsbseq r0, r2, r8, asr sl │ │ │ │ - rsbseq lr, r1, lr, asr r7 │ │ │ │ - rsbseq r0, r2, lr, lsr sl │ │ │ │ - rsbseq lr, r1, r4, asr #14 │ │ │ │ - rsbseq r0, r2, r4, lsr #20 │ │ │ │ - rsbseq lr, r1, sl, lsr #14 │ │ │ │ - rsbseq r0, r2, sl, lsl #20 │ │ │ │ - rsbseq lr, r1, r0, lsl r7 │ │ │ │ - rsbseq r0, r2, ip, ror #19 │ │ │ │ - ldrshteq lr, [r1], #-100 @ 0xffffff9c │ │ │ │ - ldrsbteq r0, [r2], #-146 @ 0xffffff6e │ │ │ │ - ldrsbteq lr, [r1], #-104 @ 0xffffff98 │ │ │ │ - ldrhteq r0, [r2], #-148 @ 0xffffff6c │ │ │ │ - ldrhteq lr, [r1], #-108 @ 0xffffff94 │ │ │ │ - @ instruction: 0x00720996 │ │ │ │ - @ instruction: 0x0071e69e │ │ │ │ - rsbseq r0, r2, r8, ror r9 │ │ │ │ - rsbseq lr, r1, r0, lsl #13 │ │ │ │ - rsbseq r0, r2, sl, asr r9 │ │ │ │ - rsbseq lr, r1, r2, ror #12 │ │ │ │ - rsbseq r0, r2, ip, lsr r9 │ │ │ │ - rsbseq lr, r1, r4, asr #12 │ │ │ │ - rsbseq r0, r2, lr, lsl r9 │ │ │ │ - rsbseq lr, r1, r6, lsr #12 │ │ │ │ - rsbseq r0, r2, r0, lsl #18 │ │ │ │ - rsbseq lr, r1, r8, lsl #12 │ │ │ │ - ldrsbteq r0, [r2], #-142 @ 0xffffff72 │ │ │ │ - rsbseq lr, r1, r6, ror #11 │ │ │ │ + rsbseq r1, r2, r4, asr r5 │ │ │ │ + rsbseq sl, r1, ip, lsr pc │ │ │ │ + ldrhteq r1, [r2], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r1, r2, lr, lsl #5 │ │ │ │ + @ instruction: 0x0071ef94 │ │ │ │ + rsbseq r1, r2, r8 │ │ │ │ + rsbseq r1, r2, r4, lsr pc │ │ │ │ + rsbseq r0, r2, r6, ror #31 │ │ │ │ + rsbseq r1, r2, r2, lsl pc │ │ │ │ + rsbseq r0, r2, r4, lsl pc │ │ │ │ + rsbseq lr, r1, sl, lsl ip │ │ │ │ + rsbseq r0, r2, ip, asr #27 │ │ │ │ + ldrsbteq lr, [r1], #-162 @ 0xffffff5e │ │ │ │ + ldrhteq r0, [r2], #-194 @ 0xffffff3e │ │ │ │ + ldrhteq lr, [r1], #-150 @ 0xffffff6a │ │ │ │ + rsbseq r0, r2, r2, lsl fp │ │ │ │ + rsbseq r1, r2, r6, lsr sl │ │ │ │ + rsbseq r0, r2, r2, ror #21 │ │ │ │ + rsbseq lr, r1, sl, ror #15 │ │ │ │ + rsbseq r0, r2, r4, asr #21 │ │ │ │ + rsbseq lr, r1, ip, asr #15 │ │ │ │ + rsbseq r0, r2, r6, lsr #21 │ │ │ │ + rsbseq lr, r1, lr, lsr #15 │ │ │ │ + rsbseq r0, r2, ip, ror sl │ │ │ │ + rsbseq lr, r1, r2, lsl #15 │ │ │ │ + rsbseq r0, r2, r0, ror #20 │ │ │ │ + rsbseq lr, r1, r6, ror #14 │ │ │ │ + rsbseq r0, r2, r6, asr #20 │ │ │ │ + rsbseq lr, r1, ip, asr #14 │ │ │ │ + rsbseq r0, r2, ip, lsr #20 │ │ │ │ + rsbseq lr, r1, r2, lsr r7 │ │ │ │ + rsbseq r0, r2, r2, lsl sl │ │ │ │ + rsbseq lr, r1, r8, lsl r7 │ │ │ │ + ldrshteq r0, [r2], #-148 @ 0xffffff6c │ │ │ │ + ldrshteq lr, [r1], #-108 @ 0xffffff94 │ │ │ │ + ldrsbteq r0, [r2], #-154 @ 0xffffff66 │ │ │ │ + rsbseq lr, r1, r0, ror #13 │ │ │ │ + ldrhteq r0, [r2], #-156 @ 0xffffff64 │ │ │ │ + rsbseq lr, r1, r4, asr #13 │ │ │ │ + @ instruction: 0x0072099e │ │ │ │ + rsbseq lr, r1, r6, lsr #13 │ │ │ │ + rsbseq r0, r2, r0, lsl #19 │ │ │ │ + rsbseq lr, r1, r8, lsl #13 │ │ │ │ + rsbseq r0, r2, r2, ror #18 │ │ │ │ + rsbseq lr, r1, sl, ror #12 │ │ │ │ + rsbseq r0, r2, r4, asr #18 │ │ │ │ + rsbseq lr, r1, ip, asr #12 │ │ │ │ + rsbseq r0, r2, r6, lsr #18 │ │ │ │ + rsbseq lr, r1, lr, lsr #12 │ │ │ │ + rsbseq r0, r2, r8, lsl #18 │ │ │ │ + rsbseq lr, r1, r0, lsl r6 │ │ │ │ + rsbseq r0, r2, r6, ror #17 │ │ │ │ + rsbseq lr, r1, lr, ror #11 │ │ │ │ ldmdami r6, {r0, r1, r7, r9, sl, lr} │ │ │ │ orrspl pc, r9, r3, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf80ef748 │ │ │ │ @ instruction: 0x46594813 │ │ │ │ @ instruction: 0xf7484478 │ │ │ │ @ instruction: 0xf7fef8c9 │ │ │ │ @@ -193617,20 +193617,20 @@ │ │ │ │ bicspl pc, r6, r3, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xfff0f747 │ │ │ │ ldrbmi r4, [r9], -r8, lsl #16 │ │ │ │ @ instruction: 0xf7484478 │ │ │ │ @ instruction: 0xf7fef8ab │ │ │ │ svclt 0x0000beaf │ │ │ │ - rsbseq r0, r2, ip, ror #15 │ │ │ │ - ldrshteq lr, [r1], #-68 @ 0xffffffbc │ │ │ │ - rsbseq r0, r2, lr, asr #15 │ │ │ │ - ldrsbteq lr, [r1], #-70 @ 0xffffffba │ │ │ │ - ldrhteq r0, [r2], #-112 @ 0xffffff90 │ │ │ │ - ldrhteq lr, [r1], #-72 @ 0xffffffb8 │ │ │ │ + ldrshteq r0, [r2], #-116 @ 0xffffff8c │ │ │ │ + ldrshteq lr, [r1], #-76 @ 0xffffffb4 │ │ │ │ + ldrsbteq r0, [r2], #-118 @ 0xffffff8a │ │ │ │ + ldrsbteq lr, [r1], #-78 @ 0xffffffb2 │ │ │ │ + ldrhteq r0, [r2], #-120 @ 0xffffff88 │ │ │ │ + rsbseq lr, r1, r0, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec2704c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ stmib sp, {r0, r4, sl, fp, ip, pc}^ │ │ │ │ @@ -193650,16 +193650,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffb0f747 │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7484478 │ │ │ │ blls 44e054 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r0, r2, r0, lsr r7 │ │ │ │ - rsbseq lr, r1, r8, lsr r4 │ │ │ │ + rsbseq r0, r2, r8, lsr r7 │ │ │ │ + rsbseq lr, r1, r0, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 20b378 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ strvs pc, [r8], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @@ -193950,40 +193950,40 @@ │ │ │ │ @ instruction: 0xf747300c │ │ │ │ ldmdami lr, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7474478 │ │ │ │ bfi pc, r3, (invalid: 28:4) @ │ │ │ │ rsbseq lr, ip, r2, lsr #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r0, r2, r0, ror r6 │ │ │ │ - rsbseq r0, r2, ip, ror #10 │ │ │ │ + rsbseq r0, r2, r8, ror r6 │ │ │ │ + rsbseq r0, r2, r4, ror r5 │ │ │ │ @ instruction: 0x007ce99c │ │ │ │ - rsbseq r0, r2, ip, lsl #10 │ │ │ │ - rsbseq lr, r1, r4, lsl r2 │ │ │ │ - ldrhteq r0, [r2], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq lr, r1, r2, asr #3 │ │ │ │ - rsbseq r0, r2, lr, asr #8 │ │ │ │ - rsbseq lr, r1, r6, asr r1 │ │ │ │ - rsbseq r0, r2, lr, lsr #7 │ │ │ │ - ldrhteq lr, [r1], #-6 │ │ │ │ - @ instruction: 0x00720390 │ │ │ │ - @ instruction: 0x0071e098 │ │ │ │ - rsbseq r0, r2, r0, asr r3 │ │ │ │ - rsbseq r0, r2, r2, lsl r3 │ │ │ │ - rsbseq lr, r1, sl, lsl r0 │ │ │ │ - ldrshteq r0, [r2], #-38 @ 0xffffffda │ │ │ │ - ldrshteq sp, [r1], #-252 @ 0xffffff04 │ │ │ │ - ldrsbteq r0, [r2], #-40 @ 0xffffffd8 │ │ │ │ - ldrsbteq sp, [r1], #-254 @ 0xffffff02 │ │ │ │ - ldrhteq r0, [r2], #-42 @ 0xffffffd6 │ │ │ │ - rsbseq sp, r1, r0, asr #31 │ │ │ │ - @ instruction: 0x0072029e │ │ │ │ - rsbseq sp, r1, r4, lsr #31 │ │ │ │ - rsbseq r0, r2, r2, lsl #5 │ │ │ │ - rsbseq sp, r1, r8, lsl #31 │ │ │ │ + rsbseq r0, r2, r4, lsl r5 │ │ │ │ + rsbseq lr, r1, ip, lsl r2 │ │ │ │ + rsbseq r0, r2, r2, asr #9 │ │ │ │ + rsbseq lr, r1, sl, asr #3 │ │ │ │ + rsbseq r0, r2, r6, asr r4 │ │ │ │ + rsbseq lr, r1, lr, asr r1 │ │ │ │ + ldrhteq r0, [r2], #-54 @ 0xffffffca │ │ │ │ + ldrhteq lr, [r1], #-14 │ │ │ │ + @ instruction: 0x00720398 │ │ │ │ + rsbseq lr, r1, r0, lsr #1 │ │ │ │ + rsbseq r0, r2, r8, asr r3 │ │ │ │ + rsbseq r0, r2, sl, lsl r3 │ │ │ │ + rsbseq lr, r1, r2, lsr #32 │ │ │ │ + ldrshteq r0, [r2], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq lr, r1, r4 │ │ │ │ + rsbseq r0, r2, r0, ror #5 │ │ │ │ + rsbseq sp, r1, r6, ror #31 │ │ │ │ + rsbseq r0, r2, r2, asr #5 │ │ │ │ + rsbseq sp, r1, r8, asr #31 │ │ │ │ + rsbseq r0, r2, r6, lsr #5 │ │ │ │ + rsbseq sp, r1, ip, lsr #31 │ │ │ │ + rsbseq r0, r2, sl, lsl #5 │ │ │ │ + @ instruction: 0x0071df90 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 18b888 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ pkhbtmi fp, r0, r3, lsl #1 │ │ │ │ ldrmi r4, [r5], -r9, lsl #13 │ │ │ │ @@ -194091,31 +194091,31 @@ │ │ │ │ mcrr2 7, 4, pc, r0, cr7 @ │ │ │ │ ldrbtmi r4, [r8], #-2069 @ 0xfffff7eb │ │ │ │ ldc2l 7, cr15, [ip], #284 @ 0x11c │ │ │ │ svclt 0x0000e758 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq lr, r1, r4, lsl fp │ │ │ │ - ldrshteq lr, [r1], #-170 @ 0xffffff56 │ │ │ │ - ldrsbteq lr, [r1], #-174 @ 0xffffff52 │ │ │ │ - rsbseq lr, r1, r0, asr #21 │ │ │ │ - rsbseq lr, r1, r4, lsr #21 │ │ │ │ - rsbseq r0, r2, lr, ror #1 │ │ │ │ - ldrshteq sp, [r1], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r0, r2, r6, asr #1 │ │ │ │ - rsbseq r1, r2, ip │ │ │ │ - rsbseq r0, r2, sl, lsr #1 │ │ │ │ - ldrshteq r0, [r2], #-240 @ 0xffffff10 │ │ │ │ - rsbseq r0, r2, r6, lsl #1 │ │ │ │ - rsbseq r0, r2, ip, asr #31 │ │ │ │ - rsbseq r0, r2, ip, rrx │ │ │ │ - ldrhteq r0, [r2], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r0, r2, r0, asr r0 │ │ │ │ - @ instruction: 0x00720f96 │ │ │ │ + rsbseq lr, r1, ip, lsl fp │ │ │ │ + rsbseq lr, r1, r2, lsl #22 │ │ │ │ + rsbseq lr, r1, r6, ror #21 │ │ │ │ + rsbseq lr, r1, r8, asr #21 │ │ │ │ + rsbseq lr, r1, ip, lsr #21 │ │ │ │ + ldrshteq r0, [r2], #-6 │ │ │ │ + ldrshteq sp, [r1], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r0, r2, lr, asr #1 │ │ │ │ + rsbseq r1, r2, r4, lsl r0 │ │ │ │ + ldrhteq r0, [r2], #-2 │ │ │ │ + ldrshteq r0, [r2], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r0, r2, lr, lsl #1 │ │ │ │ + ldrsbteq r0, [r2], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r0, r2, r4, ror r0 │ │ │ │ + ldrhteq r0, [r2], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r0, r2, r8, asr r0 │ │ │ │ + @ instruction: 0x00720f9e │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 20ba98 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xf8df4617 │ │ │ │ @ instruction: 0xf8df2574 │ │ │ │ @@ -194465,54 +194465,54 @@ │ │ │ │ stmiavs sl!, {r0, r2, r3, r5, fp, lr} │ │ │ │ ldrsbne pc, [r4], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf7474478 │ │ │ │ ldrb pc, [r8, -pc, lsl #20]! @ │ │ │ │ cdp 7, 9, cr15, cr10, cr0, {2} │ │ │ │ rsbseq lr, ip, r4, lsl #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq lr, r1, lr, ror #17 │ │ │ │ + ldrshteq lr, [r1], #-134 @ 0xffffff7a │ │ │ │ @ instruction: 0x007ce39e │ │ │ │ - rsbseq pc, r1, sl, lsr #30 │ │ │ │ - rsbseq sp, r1, r0, lsr ip │ │ │ │ - ldrsbteq pc, [r1], #-234 @ 0xffffff16 @ │ │ │ │ - rsbseq pc, r1, lr, ror #27 │ │ │ │ - ldrshteq sp, [r1], #-166 @ 0xffffff5a │ │ │ │ - ldrsbteq pc, [r1], #-208 @ 0xffffff30 @ │ │ │ │ - ldrsbteq sp, [r1], #-168 @ 0xffffff58 │ │ │ │ - rsbseq pc, r1, r0, asr sp @ │ │ │ │ - rsbseq sp, r1, r6, asr sl │ │ │ │ - ldrshteq pc, [r1], #-194 @ 0xffffff3e @ │ │ │ │ - ldrshteq sp, [r1], #-154 @ 0xffffff66 │ │ │ │ - rsbseq pc, r1, lr, ror ip @ │ │ │ │ - rsbseq sp, r1, r6, lsl #19 │ │ │ │ - rsbseq pc, r1, r2, ror #24 │ │ │ │ - rsbseq sp, r1, r8, ror #18 │ │ │ │ - rsbseq pc, r1, r4, lsr ip @ │ │ │ │ - rsbseq sp, r1, ip, lsr r9 │ │ │ │ - ldrshteq pc, [r1], #-184 @ 0xffffff48 @ │ │ │ │ - rsbseq pc, r1, r8, ror #23 │ │ │ │ - rsbseq sp, r1, lr, ror #17 │ │ │ │ - rsbseq pc, r1, ip, asr #23 │ │ │ │ - ldrsbteq sp, [r1], #-130 @ 0xffffff7e │ │ │ │ - rsbseq pc, r1, ip, lsl #23 │ │ │ │ - rsbseq pc, r1, r8, lsl #23 │ │ │ │ - rsbseq r0, r2, r4, ror #21 │ │ │ │ - rsbseq pc, r1, r2, asr #22 │ │ │ │ - rsbseq pc, r1, lr, lsr fp @ │ │ │ │ - rsbseq r0, r2, r2, asr #22 │ │ │ │ - rsbseq pc, r1, r0, lsr #22 │ │ │ │ - rsbseq r0, r2, r6, ror #20 │ │ │ │ - rsbseq pc, r1, r8, lsl #22 │ │ │ │ - ldrsbteq ip, [r1], #-200 @ 0xffffff38 │ │ │ │ - rsbseq pc, r1, r6, asr #21 │ │ │ │ - rsbseq pc, r1, r2, asr #21 │ │ │ │ - rsbseq r0, r2, lr, lsl sl │ │ │ │ - rsbseq pc, r1, r0, lsl #21 │ │ │ │ - rsbseq pc, r1, ip, ror sl @ │ │ │ │ - rsbseq r0, r2, r0, lsl #21 │ │ │ │ + rsbseq pc, r1, r2, lsr pc @ │ │ │ │ + rsbseq sp, r1, r8, lsr ip │ │ │ │ + rsbseq pc, r1, r2, ror #29 │ │ │ │ + ldrshteq pc, [r1], #-214 @ 0xffffff2a @ │ │ │ │ + ldrshteq sp, [r1], #-174 @ 0xffffff52 │ │ │ │ + ldrsbteq pc, [r1], #-216 @ 0xffffff28 @ │ │ │ │ + rsbseq sp, r1, r0, ror #21 │ │ │ │ + rsbseq pc, r1, r8, asr sp @ │ │ │ │ + rsbseq sp, r1, lr, asr sl │ │ │ │ + ldrshteq pc, [r1], #-202 @ 0xffffff36 @ │ │ │ │ + rsbseq sp, r1, r2, lsl #20 │ │ │ │ + rsbseq pc, r1, r6, lsl #25 │ │ │ │ + rsbseq sp, r1, lr, lsl #19 │ │ │ │ + rsbseq pc, r1, sl, ror #24 │ │ │ │ + rsbseq sp, r1, r0, ror r9 │ │ │ │ + rsbseq pc, r1, ip, lsr ip @ │ │ │ │ + rsbseq sp, r1, r4, asr #18 │ │ │ │ + rsbseq pc, r1, r0, lsl #24 │ │ │ │ + ldrshteq pc, [r1], #-176 @ 0xffffff50 @ │ │ │ │ + ldrshteq sp, [r1], #-134 @ 0xffffff7a │ │ │ │ + ldrsbteq pc, [r1], #-180 @ 0xffffff4c @ │ │ │ │ + ldrsbteq sp, [r1], #-138 @ 0xffffff76 │ │ │ │ + @ instruction: 0x0071fb94 │ │ │ │ + @ instruction: 0x0071fb90 │ │ │ │ + rsbseq r0, r2, ip, ror #21 │ │ │ │ + rsbseq pc, r1, sl, asr #22 │ │ │ │ + rsbseq pc, r1, r6, asr #22 │ │ │ │ + rsbseq r0, r2, sl, asr #22 │ │ │ │ + rsbseq pc, r1, r8, lsr #22 │ │ │ │ + rsbseq r0, r2, lr, ror #20 │ │ │ │ + rsbseq pc, r1, r0, lsl fp @ │ │ │ │ + rsbseq ip, r1, r0, ror #25 │ │ │ │ + rsbseq pc, r1, lr, asr #21 │ │ │ │ + rsbseq pc, r1, sl, asr #21 │ │ │ │ + rsbseq r0, r2, r6, lsr #20 │ │ │ │ + rsbseq pc, r1, r8, lsl #21 │ │ │ │ + rsbseq pc, r1, r4, lsl #21 │ │ │ │ + rsbseq r0, r2, r8, lsl #21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 20c0cc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r4, sp, r5, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -194627,20 +194627,20 @@ │ │ │ │ @ instruction: 0xf04f414c │ │ │ │ ldrbtmi r3, [r8], #-1791 @ 0xfffff901 │ │ │ │ @ instruction: 0xf747300c │ │ │ │ stmdami r8, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7474478 │ │ │ │ str pc, [r2, -r5, asr #17]! │ │ │ │ - rsbseq pc, r1, r2, asr #17 │ │ │ │ - rsbseq sp, r1, sl, asr #11 │ │ │ │ - rsbseq pc, r1, lr, lsr #16 │ │ │ │ - rsbseq sp, r1, r6, lsr r5 │ │ │ │ - rsbseq pc, r1, r6, ror #15 │ │ │ │ - rsbseq sp, r1, ip, ror #9 │ │ │ │ + rsbseq pc, r1, sl, asr #17 │ │ │ │ + ldrsbteq sp, [r1], #-82 @ 0xffffffae │ │ │ │ + rsbseq pc, r1, r6, lsr r8 @ │ │ │ │ + rsbseq sp, r1, lr, lsr r5 │ │ │ │ + rsbseq pc, r1, lr, ror #15 │ │ │ │ + ldrshteq sp, [r1], #-68 @ 0xffffffbc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 20c2cc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ strmi r6, [pc], -r8, asr #17 │ │ │ │ @@ -194736,25 +194736,25 @@ │ │ │ │ ldr r9, [sl, r1, lsl #22] │ │ │ │ vadd.i8 d20, d4, d14 │ │ │ │ ldrbtmi r7, [r8], #-332 @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami ip, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ ldr pc, [r4, fp, ror #31]! │ │ │ │ - ldrsbteq lr, [r1], #-0 │ │ │ │ - rsbseq pc, r1, r2, asr #13 │ │ │ │ - rsbseq ip, r1, r8, asr #23 │ │ │ │ - @ instruction: 0x0071f690 │ │ │ │ - @ instruction: 0x0071d398 │ │ │ │ - rsbseq pc, r1, r2, ror r6 @ │ │ │ │ - rsbseq sp, r1, sl, ror r3 │ │ │ │ - rsbseq pc, r1, sl, asr #12 │ │ │ │ - rsbseq sp, r1, r2, asr r3 │ │ │ │ - rsbseq pc, r1, lr, lsr #12 │ │ │ │ - rsbseq r0, r2, r4, ror r5 │ │ │ │ + ldrsbteq lr, [r1], #-8 │ │ │ │ + rsbseq pc, r1, sl, asr #13 │ │ │ │ + ldrsbteq ip, [r1], #-176 @ 0xffffff50 │ │ │ │ + @ instruction: 0x0071f698 │ │ │ │ + rsbseq sp, r1, r0, lsr #7 │ │ │ │ + rsbseq pc, r1, sl, ror r6 @ │ │ │ │ + rsbseq sp, r1, r2, lsl #7 │ │ │ │ + rsbseq pc, r1, r2, asr r6 @ │ │ │ │ + rsbseq sp, r1, sl, asr r3 │ │ │ │ + rsbseq pc, r1, r6, lsr r6 @ │ │ │ │ + rsbseq r0, r2, ip, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec281dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #448] @ d11a4 │ │ │ │ addlt r0, r3, lr, lsl #22 │ │ │ │ @ instruction: 0xff10f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ @@ -194766,16 +194766,16 @@ │ │ │ │ cdp2 7, 15, cr15, cr10, cr6, {2} │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ blls 150ee8 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ ... │ │ │ │ - rsbseq pc, r1, r4, asr #11 │ │ │ │ - rsbseq sp, r1, ip, asr #5 │ │ │ │ + rsbseq pc, r1, ip, asr #11 │ │ │ │ + ldrsbteq sp, [r1], #-36 @ 0xffffffdc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec28234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d11, d12 │ │ │ │ stmdbmi lr, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7414479 │ │ │ │ @@ -194788,17 +194788,17 @@ │ │ │ │ stmdami r8, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ ldc 15, cr15, [pc, #548] @ d1290 │ │ │ │ vldrlt d0, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq sp, r1, r0, asr #29 │ │ │ │ - rsbseq pc, r1, sl, ror #10 │ │ │ │ - ldrhteq r0, [r2], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq sp, r1, r8, asr #29 │ │ │ │ + rsbseq pc, r1, r2, ror r5 @ │ │ │ │ + ldrhteq r0, [r2], #-72 @ 0xffffffb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec28290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d11, d12 │ │ │ │ stmdbmi sp, {r0, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7414479 │ │ │ │ @@ -194810,17 +194810,17 @@ │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami r7, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ ldc 15, cr15, [pc, #364] @ d1234 │ │ │ │ vldrlt d0, [r0, #-4] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq sp, r1, r4, ror #28 │ │ │ │ - rsbseq pc, r1, lr, lsl #10 │ │ │ │ - rsbseq r0, r2, r4, asr r4 │ │ │ │ + rsbseq sp, r1, ip, ror #28 │ │ │ │ + rsbseq pc, r1, r6, lsl r5 @ │ │ │ │ + rsbseq r0, r2, ip, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec282e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ stc 6, cr4, [sp, #48] @ 0x30 │ │ │ │ vqrdmulh.s32 d0, d11, d0 │ │ │ │ @@ -194844,19 +194844,19 @@ │ │ │ │ bicvc pc, r9, r4, asr #4 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 5, cr15, cr6, cr6, {2} │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xff12f746 │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbseq sp, r1, r4, lsl #28 │ │ │ │ - @ instruction: 0x0071f49e │ │ │ │ - rsbseq sp, r1, r6, lsr #3 │ │ │ │ - rsbseq pc, r1, ip, ror r4 @ │ │ │ │ - rsbseq r0, r2, r2, asr #7 │ │ │ │ + rsbseq sp, r1, ip, lsl #28 │ │ │ │ + rsbseq pc, r1, r6, lsr #9 │ │ │ │ + rsbseq sp, r1, lr, lsr #3 │ │ │ │ + rsbseq pc, r1, r4, lsl #9 │ │ │ │ + rsbseq r0, r2, sl, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec28378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ stc 6, cr4, [sp, #48] @ 0x30 │ │ │ │ vqrdmulh.s32 d0, d11, d0 │ │ │ │ @@ -194880,19 +194880,19 @@ │ │ │ │ bicsvc pc, fp, r4, asr #4 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 0, cr15, cr14, cr6, {2} │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ cdp2 7, 12, cr15, cr10, cr6, {2} │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbseq sp, r1, r4, ror sp │ │ │ │ - rsbseq pc, r1, lr, lsl #8 │ │ │ │ - rsbseq sp, r1, r6, lsl r1 │ │ │ │ - rsbseq pc, r1, ip, ror #7 │ │ │ │ - rsbseq r0, r2, r2, lsr r3 │ │ │ │ + rsbseq sp, r1, ip, ror sp │ │ │ │ + rsbseq pc, r1, r6, lsl r4 @ │ │ │ │ + rsbseq sp, r1, lr, lsl r1 │ │ │ │ + ldrshteq pc, [r1], #-52 @ 0xffffffcc @ │ │ │ │ + rsbseq r0, r2, sl, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec28408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d11, d12 │ │ │ │ stmdbmi fp, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7414479 │ │ │ │ @@ -194902,17 +194902,17 @@ │ │ │ │ vadd.i8 d20, d4, d7 │ │ │ │ ldrbtmi r7, [r8], #-497 @ 0xfffffe0f │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami r5, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ @ instruction: 0xf04ffe9f │ │ │ │ ldclt 0, cr3, [r0, #-1020] @ 0xfffffc04 │ │ │ │ - rsbseq sp, r1, ip, ror #25 │ │ │ │ - @ instruction: 0x0071f396 │ │ │ │ - ldrsbteq r0, [r2], #-44 @ 0xffffffd4 │ │ │ │ + ldrshteq sp, [r1], #-196 @ 0xffffff3c │ │ │ │ + @ instruction: 0x0071f39e │ │ │ │ + rsbseq r0, r2, r4, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec28458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d11, d12 │ │ │ │ stmdbmi fp, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7414479 │ │ │ │ @@ -194922,17 +194922,17 @@ │ │ │ │ @ instruction: 0xf6444807 │ │ │ │ ldrbtmi r0, [r8], #-265 @ 0xfffffef7 │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ andcs pc, r0, r7, ror lr @ │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x0071dc9c │ │ │ │ - rsbseq pc, r1, r6, asr #6 │ │ │ │ - rsbseq r0, r2, ip, lsl #5 │ │ │ │ + rsbseq sp, r1, r4, lsr #25 │ │ │ │ + rsbseq pc, r1, lr, asr #6 │ │ │ │ + @ instruction: 0x00720294 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec284a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d11, d12 │ │ │ │ stmdbmi fp, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7414479 │ │ │ │ @@ -194942,17 +194942,17 @@ │ │ │ │ @ instruction: 0xf6444807 │ │ │ │ ldrbtmi r0, [r8], #-289 @ 0xfffffedf │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami r5, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ andcs pc, r0, pc, asr #28 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq sp, r1, ip, asr #24 │ │ │ │ - ldrshteq pc, [r1], #-38 @ 0xffffffda @ │ │ │ │ - rsbseq r0, r2, ip, lsr r2 │ │ │ │ + rsbseq sp, r1, r4, asr ip │ │ │ │ + ldrshteq pc, [r1], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbseq r0, r2, r4, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec284f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ @ instruction: 0xf942f32b │ │ │ │ @@ -194974,17 +194974,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ cdp2 7, 1, cr15, cr6, cr6, {2} │ │ │ │ bleq 18c9d0 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrshteq sp, [r1], #-182 @ 0xffffff4a │ │ │ │ - rsbseq pc, r1, r4, lsl #5 │ │ │ │ - rsbseq r0, r2, sl, asr #3 │ │ │ │ + ldrshteq sp, [r1], #-190 @ 0xffffff42 │ │ │ │ + rsbseq pc, r1, ip, lsl #5 │ │ │ │ + ldrsbteq r0, [r2], #-18 @ 0xffffffee │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec28578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ @ instruction: 0xf902f32b │ │ │ │ @@ -195020,17 +195020,17 @@ │ │ │ │ stmdavs fp!, {r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ bleq 10ca58 │ │ │ │ bleq 110ced4 │ │ │ │ svclt 0x0000e7f5 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq sp, r1, r6, ror fp │ │ │ │ - ldrsbteq pc, [r1], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbseq r0, r2, r0, lsr #2 │ │ │ │ + rsbseq sp, r1, lr, ror fp │ │ │ │ + rsbseq pc, r1, r2, ror #3 │ │ │ │ + rsbseq r0, r2, r8, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec28630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d11, d12 │ │ │ │ ldmdbmi r5, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7404479 │ │ │ │ @@ -195049,17 +195049,17 @@ │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ ldc 13, cr15, [pc, #516] @ d1680 │ │ │ │ vldrlt d0, [r0, #-16] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq sp, r1, r4, asr #21 │ │ │ │ - rsbseq pc, r1, sl, asr r1 @ │ │ │ │ - rsbseq r0, r2, r0, lsr #1 │ │ │ │ + rsbseq sp, r1, ip, asr #21 │ │ │ │ + rsbseq pc, r1, r2, ror #2 │ │ │ │ + rsbseq r0, r2, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec286a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d11, d12 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7404479 │ │ │ │ @@ -195078,17 +195078,17 @@ │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ ldc 13, cr15, [pc, #276] @ d1608 │ │ │ │ vldrlt d0, [r0, #-16] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq sp, r1, ip, asr #20 │ │ │ │ - rsbseq pc, r1, r2, ror #1 │ │ │ │ - rsbseq r0, r2, r8, lsr #32 │ │ │ │ + rsbseq sp, r1, r4, asr sl │ │ │ │ + rsbseq pc, r1, sl, ror #1 │ │ │ │ + rsbseq r0, r2, r0, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec28720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d11, d12 │ │ │ │ stmdbmi fp, {r0, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7404479 │ │ │ │ @@ -195098,17 +195098,17 @@ │ │ │ │ @ instruction: 0xf6444807 │ │ │ │ ldrbtmi r0, [r8], #-431 @ 0xfffffe51 │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ andcs pc, r0, r3, lsl sp @ │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrsbteq sp, [r1], #-148 @ 0xffffff6c │ │ │ │ - rsbseq pc, r1, lr, ror r0 @ │ │ │ │ - rsbseq pc, r1, r4, asr #31 │ │ │ │ + ldrsbteq sp, [r1], #-156 @ 0xffffff64 │ │ │ │ + rsbseq pc, r1, r6, lsl #1 │ │ │ │ + rsbseq pc, r1, ip, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec28770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ vrhadd.u32 d9, d11, d5 │ │ │ │ ldmdbmi r1!, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ @@ -195157,21 +195157,21 @@ │ │ │ │ ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ @ instruction: 0xf746300c │ │ │ │ stmdami sl, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ ldc2 7, cr15, [lr], {70} @ 0x46 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbseq sp, r1, r0, lsl #19 │ │ │ │ - ldrsbteq lr, [r1], #-246 @ 0xffffff0a │ │ │ │ - ldrsbteq ip, [r1], #-206 @ 0xffffff32 │ │ │ │ - ldrhteq lr, [r1], #-246 @ 0xffffff0a │ │ │ │ - ldrshteq pc, [r1], #-236 @ 0xffffff14 @ │ │ │ │ - @ instruction: 0x0071ef96 │ │ │ │ - @ instruction: 0x0071cc9e │ │ │ │ + rsbseq sp, r1, r8, lsl #19 │ │ │ │ + ldrsbteq lr, [r1], #-254 @ 0xffffff02 │ │ │ │ + rsbseq ip, r1, r6, ror #25 │ │ │ │ + ldrhteq lr, [r1], #-254 @ 0xffffff02 │ │ │ │ + rsbseq pc, r1, r4, lsl #30 │ │ │ │ + @ instruction: 0x0071ef9e │ │ │ │ + rsbseq ip, r1, r6, lsr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 20cb24 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr8, cr12, {6} │ │ │ │ stmibmi sl!, {r2, r3, r9, sl, lr}^ │ │ │ │ bmi ffb62ed4 │ │ │ │ @@ -195406,17 +195406,17 @@ │ │ │ │ blvc 2cd2f8 >::_M_default_append(unsigned int)@@Base+0x479f4> │ │ │ │ blls 12cd4d8 │ │ │ │ svclt 0x0000e718 │ │ │ │ ... │ │ │ │ rsbseq sp, ip, ip, ror r3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq sp, ip, r4, asr r3 │ │ │ │ - rsbseq sp, r1, r0, lsr r8 │ │ │ │ - rsbseq lr, r1, sl, ror #23 │ │ │ │ - ldrshteq ip, [r1], #-130 @ 0xffffff7e │ │ │ │ + rsbseq sp, r1, r8, lsr r8 │ │ │ │ + ldrshteq lr, [r1], #-178 @ 0xffffff4e │ │ │ │ + ldrshteq ip, [r1], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xf6449015 │ │ │ │ ldmmi r3!, {r1, r3, r5, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9d8f746 │ │ │ │ ldmdbls r5, {r0, r4, r5, r7, fp, lr} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ blls 6504a4 │ │ │ │ @@ -195551,15 +195551,15 @@ │ │ │ │ ldmdami r2!, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7464478 │ │ │ │ @ instruction: 0xf06ff98d │ │ │ │ ldr r0, [sp, #-776] @ 0xfffffcf8 │ │ │ │ blx 50d830 │ │ │ │ blls 8c908c │ │ │ │ tstls pc, #67108864 @ 0x4000000 │ │ │ │ - blls 88b410 │ │ │ │ + blls 88b410 │ │ │ │ tstls lr, #67108864 @ 0x4000000 │ │ │ │ blls 90b7a0 │ │ │ │ @ instruction: 0x93203301 │ │ │ │ blls 98b798 │ │ │ │ blpl 10d768 │ │ │ │ @ instruction: 0x93223301 │ │ │ │ @ instruction: 0x4661e6fe │ │ │ │ @@ -195590,26 +195590,26 @@ │ │ │ │ eorls r9, r3, #1610612737 @ 0x60000001 │ │ │ │ stmib sp, {r2, r3, r4, r9, ip, pc}^ │ │ │ │ andsls r2, r7, #24, 4 @ 0x80000001 │ │ │ │ eorls r9, r2, #1342177281 @ 0x50000001 │ │ │ │ eorls r9, r1, #-1342177279 @ 0xb0000001 │ │ │ │ str r9, [r6, #538]! @ 0x21a │ │ │ │ stcl 7, cr15, [r4, #252] @ 0xfc │ │ │ │ - rsbseq lr, r1, r0, lsl #23 │ │ │ │ - rsbseq ip, r1, r8, lsl #17 │ │ │ │ - rsbseq lr, r1, r4, lsl #21 │ │ │ │ - rsbseq ip, r1, ip, lsl #15 │ │ │ │ - rsbseq lr, r1, r2, ror r9 │ │ │ │ - rsbseq pc, r1, r0, lsr #17 │ │ │ │ - rsbseq lr, r1, r8, lsr #18 │ │ │ │ - rsbseq pc, r1, lr, ror #16 │ │ │ │ - rsbseq lr, r1, r0, lsl r9 │ │ │ │ - rsbseq pc, r1, r2, asr #19 │ │ │ │ - ldrshteq lr, [r1], #-134 @ 0xffffff7a │ │ │ │ - ldrshteq ip, [r1], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq lr, r1, r8, lsl #23 │ │ │ │ + @ instruction: 0x0071c890 │ │ │ │ + rsbseq lr, r1, ip, lsl #21 │ │ │ │ + @ instruction: 0x0071c794 │ │ │ │ + rsbseq lr, r1, sl, ror r9 │ │ │ │ + rsbseq pc, r1, r8, lsr #17 │ │ │ │ + rsbseq lr, r1, r0, lsr r9 │ │ │ │ + rsbseq pc, r1, r6, ror r8 @ │ │ │ │ + rsbseq lr, r1, r8, lsl r9 │ │ │ │ + rsbseq pc, r1, sl, asr #19 │ │ │ │ + ldrshteq lr, [r1], #-142 @ 0xffffff72 │ │ │ │ + rsbseq ip, r1, r6, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 50d200 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 7, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [r3], r9, asr #1 │ │ │ │ pkhbtmi r4, r1, sl, lsl #13 │ │ │ │ @@ -195744,15 +195744,15 @@ │ │ │ │ @ instruction: 0xf743447b │ │ │ │ strmi pc, [r5], -pc, asr #29 │ │ │ │ stmdacs r0, {r2, r6, ip, pc} │ │ │ │ mvnhi pc, r2 │ │ │ │ svclt 0x00dc2e00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blls 889418 │ │ │ │ + blls 889418 │ │ │ │ @ instruction: 0xf8dd2200 │ │ │ │ vst4.16 {d30-d33}, [pc], r4 │ │ │ │ vaddhn.i16 d20, q8, q0 │ │ │ │ svcne 0x001e0480 │ │ │ │ @ instruction: 0xf04f4694 │ │ │ │ @ instruction: 0xf85633ff │ │ │ │ ldrbmi r1, [r2, #-3844] @ 0xfffff0fc │ │ │ │ @@ -195775,22 +195775,22 @@ │ │ │ │ ldrdlt pc, [ip], #-141 @ 0xffffff73 │ │ │ │ strbtmi r4, [r7], -r8, lsr #13 │ │ │ │ rsbs r9, sl, sl, lsl #4 │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ @ instruction: 0x007ccc96 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq lr, r1, ip, asr #12 │ │ │ │ + rsbseq lr, r1, r4, asr r6 │ │ │ │ @ instruction: 0x1018f8d9 │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ vqadd.u64 d15, d30, d29 │ │ │ │ cmnle fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf8519944 │ │ │ │ bcs da0b8 │ │ │ │ - blls 886190 │ │ │ │ + blls 886190 │ │ │ │ ldc 6, cr4, [fp, #288] @ 0x120 │ │ │ │ @ instruction: 0xf8530b02 │ │ │ │ blls 5da0c8 │ │ │ │ @ instruction: 0xf8926912 │ │ │ │ movwls r2, #12545 @ 0x3101 │ │ │ │ movwls r9, #11023 @ 0x2b0f │ │ │ │ blls 713980 │ │ │ │ @@ -196121,19 +196121,19 @@ │ │ │ │ ldrbmi r8, [r0], -fp, ror #14 │ │ │ │ ldc 0, cr11, [sp], #292 @ 0x124 │ │ │ │ pop {r4, r8, r9, fp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ - ldrhteq lr, [r1], #-68 @ 0xffffffbc │ │ │ │ - rsbseq lr, r1, ip, lsr #8 │ │ │ │ - rsbseq ip, r1, r4, lsr r1 │ │ │ │ - rsbseq lr, r1, r2, lsl #2 │ │ │ │ - rsbseq fp, r1, sl, lsl #28 │ │ │ │ + ldrhteq lr, [r1], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq lr, r1, r4, lsr r4 │ │ │ │ + rsbseq ip, r1, ip, lsr r1 │ │ │ │ + rsbseq lr, r1, sl, lsl #2 │ │ │ │ + rsbseq fp, r1, r2, lsl lr │ │ │ │ rsbseq ip, ip, ip, asr #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0xf8db6931 │ │ │ │ @ instruction: 0xf5033004 │ │ │ │ ldc 3, cr6, [r1, #704] @ 0x2c0 │ │ │ │ vldr d10, [r1] │ │ │ │ vldr d7, [r3, #-8] │ │ │ │ @@ -196454,26 +196454,26 @@ │ │ │ │ @ instruction: 0xf745300c │ │ │ │ ldmdami r1, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ blx 2010798 │ │ │ │ svclt 0x0000e552 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq sp, r1, lr, ror sp │ │ │ │ - rsbseq fp, r1, r6, lsl #21 │ │ │ │ - rsbseq sp, r1, lr, asr #26 │ │ │ │ - rsbseq fp, r1, r6, asr sl │ │ │ │ - rsbseq sp, r1, r2, lsr sp │ │ │ │ - rsbseq fp, r1, sl, lsr sl │ │ │ │ - rsbseq sp, r1, r6, lsl sp │ │ │ │ - rsbseq fp, r1, lr, lsl sl │ │ │ │ - rsbseq sp, r1, sl, ror #22 │ │ │ │ - rsbseq fp, r1, r2, ror r8 │ │ │ │ - rsbseq sp, r1, r2, asr fp │ │ │ │ - rsbseq fp, r1, sl, asr r8 │ │ │ │ + rsbseq sp, r1, r6, lsl #27 │ │ │ │ + rsbseq fp, r1, lr, lsl #21 │ │ │ │ + rsbseq sp, r1, r6, asr sp │ │ │ │ + rsbseq fp, r1, lr, asr sl │ │ │ │ + rsbseq sp, r1, sl, lsr sp │ │ │ │ + rsbseq fp, r1, r2, asr #20 │ │ │ │ + rsbseq sp, r1, lr, lsl sp │ │ │ │ + rsbseq fp, r1, r6, lsr #20 │ │ │ │ + rsbseq sp, r1, r2, ror fp │ │ │ │ + rsbseq fp, r1, sl, ror r8 │ │ │ │ + rsbseq sp, r1, sl, asr fp │ │ │ │ + rsbseq fp, r1, r2, ror #16 │ │ │ │ ldmmi pc!, {r1, r7, r9, sl, lr} @ │ │ │ │ bicsvc pc, r6, r3, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf994f745 │ │ │ │ @ instruction: 0x465148bc │ │ │ │ @ instruction: 0xf7454478 │ │ │ │ str pc, [r5, #-2639]! @ 0xfffff5b1 │ │ │ │ @@ -196657,22 +196657,22 @@ │ │ │ │ @ instruction: 0xf73f461c │ │ │ │ @ instruction: 0xe75fa9b7 │ │ │ │ blmi ff2ce880 │ │ │ │ blx 50e978 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ ldrbt r7, [r6], r4, asr #22 │ │ │ │ ... │ │ │ │ - ldrshteq sp, [r1], #-168 @ 0xffffff58 │ │ │ │ - rsbseq fp, r1, r0, lsl #16 │ │ │ │ - @ instruction: 0x0071da9e │ │ │ │ - rsbseq fp, r1, r6, lsr #15 │ │ │ │ - ldrsbteq sp, [r1], #-146 @ 0xffffff6e │ │ │ │ - ldrsbteq fp, [r1], #-106 @ 0xffffff96 │ │ │ │ - rsbseq sp, r1, lr, lsr r8 │ │ │ │ - rsbseq fp, r1, r6, asr #10 │ │ │ │ + rsbseq sp, r1, r0, lsl #22 │ │ │ │ + rsbseq fp, r1, r8, lsl #16 │ │ │ │ + rsbseq sp, r1, r6, lsr #21 │ │ │ │ + rsbseq fp, r1, lr, lsr #15 │ │ │ │ + ldrsbteq sp, [r1], #-154 @ 0xffffff66 │ │ │ │ + rsbseq fp, r1, r2, ror #13 │ │ │ │ + rsbseq sp, r1, r6, asr #16 │ │ │ │ + rsbseq fp, r1, lr, asr #10 │ │ │ │ @ instruction: 0xf8df4682 │ │ │ │ vpmax.s8 q8, q10, q4 │ │ │ │ ldrbtmi r0, [r8], #-258 @ 0xfffffefe │ │ │ │ @ instruction: 0xf745300c │ │ │ │ @ instruction: 0xf8dff803 │ │ │ │ @ instruction: 0x46510abc │ │ │ │ @ instruction: 0xf7454478 │ │ │ │ @@ -197356,35 +197356,35 @@ │ │ │ │ @ instruction: 0xf043bf98 │ │ │ │ stmdacs r3, {r0, r8, r9} │ │ │ │ sbcshi pc, r7, #0 │ │ │ │ svclt 0x00142804 │ │ │ │ movweq pc, #8643 @ 0x21c3 @ │ │ │ │ movweq pc, #12739 @ 0x31c3 @ │ │ │ │ ldr r9, [sp], #-779 @ 0xfffffcf5 │ │ │ │ - ldrsbteq sp, [r1], #-118 @ 0xffffff8a │ │ │ │ - ldrsbteq fp, [r1], #-76 @ 0xffffffb4 │ │ │ │ - ldrhteq sp, [r1], #-116 @ 0xffffff8c │ │ │ │ - ldrhteq fp, [r1], #-74 @ 0xffffffb6 │ │ │ │ - rsbseq sp, r1, r6, asr #13 │ │ │ │ - rsbseq fp, r1, ip, asr #7 │ │ │ │ - rsbseq sp, r1, r2, lsl #11 │ │ │ │ - rsbseq fp, r1, r8, lsl #5 │ │ │ │ - rsbseq sp, r1, r6, lsr r5 │ │ │ │ - rsbseq fp, r1, ip, lsr r2 │ │ │ │ - rsbseq sp, r1, r0, lsr r3 │ │ │ │ - rsbseq sp, r1, r6, lsl r1 │ │ │ │ - rsbseq sl, r1, ip, lsl lr │ │ │ │ - ldrshteq sp, [r1], #-10 │ │ │ │ - rsbseq sl, r1, r0, lsl #28 │ │ │ │ - ldrsbteq sp, [r1], #-8 │ │ │ │ - rsbseq sl, r1, r0, ror #27 │ │ │ │ - rsbseq ip, r1, sl, lsl #27 │ │ │ │ - @ instruction: 0x0071aa92 │ │ │ │ - rsbseq ip, r1, lr, ror #26 │ │ │ │ - rsbseq sl, r1, r6, ror sl │ │ │ │ + ldrsbteq sp, [r1], #-126 @ 0xffffff82 │ │ │ │ + rsbseq fp, r1, r4, ror #9 │ │ │ │ + ldrhteq sp, [r1], #-124 @ 0xffffff84 │ │ │ │ + rsbseq fp, r1, r2, asr #9 │ │ │ │ + rsbseq sp, r1, lr, asr #13 │ │ │ │ + ldrsbteq fp, [r1], #-52 @ 0xffffffcc │ │ │ │ + rsbseq sp, r1, sl, lsl #11 │ │ │ │ + @ instruction: 0x0071b290 │ │ │ │ + rsbseq sp, r1, lr, lsr r5 │ │ │ │ + rsbseq fp, r1, r4, asr #4 │ │ │ │ + rsbseq sp, r1, r8, lsr r3 │ │ │ │ + rsbseq sp, r1, lr, lsl r1 │ │ │ │ + rsbseq sl, r1, r4, lsr #28 │ │ │ │ + rsbseq sp, r1, r2, lsl #2 │ │ │ │ + rsbseq sl, r1, r8, lsl #28 │ │ │ │ + rsbseq sp, r1, r0, ror #1 │ │ │ │ + rsbseq sl, r1, r8, ror #27 │ │ │ │ + @ instruction: 0x0071cd92 │ │ │ │ + @ instruction: 0x0071aa9a │ │ │ │ + rsbseq ip, r1, r6, ror sp │ │ │ │ + rsbseq sl, r1, lr, ror sl │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ pldw [r6, #-237] @ 0xffffff13 │ │ │ │ @ instruction: 0xf47f2801 │ │ │ │ @ instruction: 0x4631ac76 │ │ │ │ @ instruction: 0xf0ed4620 │ │ │ │ blls 3d0b70 │ │ │ │ @ instruction: 0xf73f4298 │ │ │ │ @@ -198162,64 +198162,64 @@ │ │ │ │ vcmpe.f64 d7, d7 │ │ │ │ vsqrt.f64 d27, d7 │ │ │ │ @ instruction: 0xf6fffa10 │ │ │ │ @ instruction: 0xf7ffa8cf │ │ │ │ svclt 0x0000b935 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq ip, r1, r0, ror r9 │ │ │ │ - rsbseq sl, r1, r6, ror r6 │ │ │ │ - ldrhteq ip, [r1], #-112 @ 0xffffff90 │ │ │ │ - ldrhteq sl, [r1], #-70 @ 0xffffffba │ │ │ │ - rsbseq ip, r1, r8, asr #14 │ │ │ │ - rsbseq sl, r1, lr, asr #8 │ │ │ │ - rsbseq ip, r1, r0, ror #13 │ │ │ │ - rsbseq sl, r1, r6, ror #7 │ │ │ │ - ldrhteq ip, [r1], #-110 @ 0xffffff92 │ │ │ │ - rsbseq sl, r1, r4, asr #7 │ │ │ │ - @ instruction: 0x0071c69c │ │ │ │ - rsbseq sl, r1, r2, lsr #7 │ │ │ │ - rsbseq ip, r1, sl, ror r6 │ │ │ │ - rsbseq sl, r1, r0, lsl #7 │ │ │ │ - rsbseq ip, r1, r8, asr r6 │ │ │ │ - rsbseq sl, r1, lr, asr r3 │ │ │ │ - @ instruction: 0x0071c59e │ │ │ │ - rsbseq sl, r1, r4, lsr #5 │ │ │ │ - rsbseq ip, r1, r2, lsl #11 │ │ │ │ - rsbseq sl, r1, r8, lsl #5 │ │ │ │ - rsbseq ip, r1, r0, ror #10 │ │ │ │ - rsbseq sl, r1, r6, ror #4 │ │ │ │ - rsbseq ip, r1, r2, lsr #10 │ │ │ │ - rsbseq ip, r1, r0, ror #9 │ │ │ │ - rsbseq sl, r1, r6, ror #3 │ │ │ │ - rsbseq ip, r1, r0, asr #9 │ │ │ │ - rsbseq sl, r1, r6, asr #3 │ │ │ │ - rsbseq ip, r1, r6, ror r4 │ │ │ │ - rsbseq ip, r1, r8, ror #8 │ │ │ │ - rsbseq sl, r1, lr, ror #2 │ │ │ │ - rsbseq ip, r1, lr, lsr #8 │ │ │ │ - rsbseq sl, r1, r4, lsr r1 │ │ │ │ - rsbseq ip, r1, lr, lsr #6 │ │ │ │ - rsbseq sl, r1, r6, lsr r0 │ │ │ │ - rsbseq ip, r1, r0, lsl r3 │ │ │ │ - rsbseq sl, r1, r8, lsl r0 │ │ │ │ - ldrsbteq ip, [r1], #-32 @ 0xffffffe0 │ │ │ │ - ldrsbteq r9, [r1], #-248 @ 0xffffff08 │ │ │ │ - ldrhteq ip, [r1], #-38 @ 0xffffffda │ │ │ │ - ldrhteq r9, [r1], #-252 @ 0xffffff04 │ │ │ │ - @ instruction: 0x0071c298 │ │ │ │ - @ instruction: 0x00719f9e │ │ │ │ - rsbseq ip, r1, sl, ror r2 │ │ │ │ - rsbseq r9, r1, r0, lsl #31 │ │ │ │ - rsbseq ip, r1, lr, lsl r2 │ │ │ │ - rsbseq r9, r1, r6, lsr #30 │ │ │ │ - rsbseq ip, r1, r0, lsl #4 │ │ │ │ - rsbseq r9, r1, r8, lsl #30 │ │ │ │ - ldrsbteq ip, [r1], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r9, r1, r0, ror #29 │ │ │ │ + rsbseq ip, r1, r8, ror r9 │ │ │ │ + rsbseq sl, r1, lr, ror r6 │ │ │ │ + ldrhteq ip, [r1], #-120 @ 0xffffff88 │ │ │ │ + ldrhteq sl, [r1], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq ip, r1, r0, asr r7 │ │ │ │ + rsbseq sl, r1, r6, asr r4 │ │ │ │ + rsbseq ip, r1, r8, ror #13 │ │ │ │ + rsbseq sl, r1, lr, ror #7 │ │ │ │ + rsbseq ip, r1, r6, asr #13 │ │ │ │ + rsbseq sl, r1, ip, asr #7 │ │ │ │ + rsbseq ip, r1, r4, lsr #13 │ │ │ │ + rsbseq sl, r1, sl, lsr #7 │ │ │ │ + rsbseq ip, r1, r2, lsl #13 │ │ │ │ + rsbseq sl, r1, r8, lsl #7 │ │ │ │ + rsbseq ip, r1, r0, ror #12 │ │ │ │ + rsbseq sl, r1, r6, ror #6 │ │ │ │ + rsbseq ip, r1, r6, lsr #11 │ │ │ │ + rsbseq sl, r1, ip, lsr #5 │ │ │ │ + rsbseq ip, r1, sl, lsl #11 │ │ │ │ + @ instruction: 0x0071a290 │ │ │ │ + rsbseq ip, r1, r8, ror #10 │ │ │ │ + rsbseq sl, r1, lr, ror #4 │ │ │ │ + rsbseq ip, r1, sl, lsr #10 │ │ │ │ + rsbseq ip, r1, r8, ror #9 │ │ │ │ + rsbseq sl, r1, lr, ror #3 │ │ │ │ + rsbseq ip, r1, r8, asr #9 │ │ │ │ + rsbseq sl, r1, lr, asr #3 │ │ │ │ + rsbseq ip, r1, lr, ror r4 │ │ │ │ + rsbseq ip, r1, r0, ror r4 │ │ │ │ + rsbseq sl, r1, r6, ror r1 │ │ │ │ + rsbseq ip, r1, r6, lsr r4 │ │ │ │ + rsbseq sl, r1, ip, lsr r1 │ │ │ │ + rsbseq ip, r1, r6, lsr r3 │ │ │ │ + rsbseq sl, r1, lr, lsr r0 │ │ │ │ + rsbseq ip, r1, r8, lsl r3 │ │ │ │ + rsbseq sl, r1, r0, lsr #32 │ │ │ │ + ldrsbteq ip, [r1], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r9, r1, r0, ror #31 │ │ │ │ + ldrhteq ip, [r1], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r9, r1, r4, asr #31 │ │ │ │ + rsbseq ip, r1, r0, lsr #5 │ │ │ │ + rsbseq r9, r1, r6, lsr #31 │ │ │ │ + rsbseq ip, r1, r2, lsl #5 │ │ │ │ + rsbseq r9, r1, r8, lsl #31 │ │ │ │ + rsbseq ip, r1, r6, lsr #4 │ │ │ │ + rsbseq r9, r1, lr, lsr #30 │ │ │ │ + rsbseq ip, r1, r8, lsl #4 │ │ │ │ + rsbseq r9, r1, r0, lsl pc │ │ │ │ + rsbseq ip, r1, r0, ror #3 │ │ │ │ + rsbseq r9, r1, r8, ror #29 │ │ │ │ blvs 12d00dc │ │ │ │ blvs ff3d00ec │ │ │ │ blx 5101e4 │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ @ instruction: 0xf7ff6b4b │ │ │ │ cdp 8, 11, cr11, cr4, cr9, {2} │ │ │ │ vsqrt.f64 d18, d7 │ │ │ │ @@ -198437,18 +198437,18 @@ │ │ │ │ @ instruction: 0xf7ff923d │ │ │ │ mrc 8, 5, fp, cr1, cr13, {4} │ │ │ │ ldrb r6, [ip, r7, asr #22] │ │ │ │ blcs 129044c │ │ │ │ mrc 7, 5, lr, cr1, cr2, {6} │ │ │ │ strb r5, [r6, r6, asr #22] │ │ │ │ ... │ │ │ │ - rsbseq fp, r1, r0, asr lr │ │ │ │ - rsbseq r9, r1, r8, asr fp │ │ │ │ - ldrhteq fp, [r1], #-220 @ 0xffffff24 │ │ │ │ - rsbseq r9, r1, r4, asr #21 │ │ │ │ + rsbseq fp, r1, r8, asr lr │ │ │ │ + rsbseq r9, r1, r0, ror #22 │ │ │ │ + rsbseq fp, r1, r4, asr #27 │ │ │ │ + rsbseq r9, r1, ip, asr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe312cec │ │ │ │ bmi fede6404 │ │ │ │ blmi fede642c │ │ │ │ @ instruction: 0xf2ad447a │ │ │ │ @@ -198629,29 +198629,29 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7434478 │ │ │ │ @ instruction: 0xe7eef979 │ │ │ │ mcr 7, 0, pc, cr4, cr12, {1} @ │ │ │ │ rsbseq sl, ip, r8, lsr r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq sl, ip, sl │ │ │ │ - rsbseq fp, r1, r4, lsl #23 │ │ │ │ - ldrsbteq ip, [r1], #-178 @ 0xffffff4e │ │ │ │ - rsbseq fp, r1, r6, ror #20 │ │ │ │ - rsbseq r9, r1, lr, ror #14 │ │ │ │ - rsbseq fp, r1, r0, lsr #20 │ │ │ │ - ldrhteq fp, [r1], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r9, r1, r4, asr #13 │ │ │ │ - rsbseq fp, r1, r2, lsr #19 │ │ │ │ - rsbseq r9, r1, sl, lsr #13 │ │ │ │ - rsbseq fp, r1, r8, lsl #19 │ │ │ │ - @ instruction: 0x00719690 │ │ │ │ - rsbseq fp, r1, lr, ror #18 │ │ │ │ - rsbseq r9, r1, r4, ror r6 │ │ │ │ - rsbseq fp, r1, lr, asr #18 │ │ │ │ - rsbseq r9, r1, r4, asr r6 │ │ │ │ + rsbseq fp, r1, ip, lsl #23 │ │ │ │ + ldrsbteq ip, [r1], #-186 @ 0xffffff46 │ │ │ │ + rsbseq fp, r1, lr, ror #20 │ │ │ │ + rsbseq r9, r1, r6, ror r7 │ │ │ │ + rsbseq fp, r1, r8, lsr #20 │ │ │ │ + rsbseq fp, r1, r4, asr #19 │ │ │ │ + rsbseq r9, r1, ip, asr #13 │ │ │ │ + rsbseq fp, r1, sl, lsr #19 │ │ │ │ + ldrhteq r9, [r1], #-98 @ 0xffffff9e │ │ │ │ + @ instruction: 0x0071b990 │ │ │ │ + @ instruction: 0x00719698 │ │ │ │ + rsbseq fp, r1, r6, ror r9 │ │ │ │ + rsbseq r9, r1, ip, ror r6 │ │ │ │ + rsbseq fp, r1, r6, asr r9 │ │ │ │ + rsbseq r9, r1, ip, asr r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbmi r2!, {r2, r3, r9, sl, lr} │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x46164479 │ │ │ │ @@ -198699,19 +198699,19 @@ │ │ │ │ stmdami r9, {r0, r2, r3, r5, r6, r7, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf82cf743 │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7434478 │ │ │ │ blls 15314c │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - rsbseq sl, r1, r4, lsl r2 │ │ │ │ - rsbseq fp, r1, ip, asr #16 │ │ │ │ - rsbseq r9, r1, r4, asr r5 │ │ │ │ - rsbseq fp, r1, r8, lsr #16 │ │ │ │ - rsbseq r9, r1, r0, lsr r5 │ │ │ │ + rsbseq sl, r1, ip, lsl r2 │ │ │ │ + rsbseq fp, r1, r4, asr r8 │ │ │ │ + rsbseq r9, r1, ip, asr r5 │ │ │ │ + rsbseq fp, r1, r0, lsr r8 │ │ │ │ + rsbseq r9, r1, r8, lsr r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r6, r1, r2, lsl r9 │ │ │ │ ldmibvs r2, {r8, fp, ip, pc}^ │ │ │ │ andsvs r4, sl, r2, lsl #8 │ │ │ │ ldrbmi r6, [r0, -r8]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -198830,26 +198830,26 @@ │ │ │ │ @ instruction: 0xff2af742 │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffe4f742 │ │ │ │ @ instruction: 0xf73ce7ef │ │ │ │ svclt 0x0000ec70 │ │ │ │ rsbseq r9, ip, r0, lsl #24 │ │ │ │ - ldrsbteq ip, [r1], #-132 @ 0xffffff7c │ │ │ │ + ldrsbteq ip, [r1], #-140 @ 0xffffff74 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, r1, sl, ror #15 │ │ │ │ - rsbseq r9, r1, r6, asr #7 │ │ │ │ + ldrshteq ip, [r1], #-114 @ 0xffffff8e │ │ │ │ + rsbseq r9, r1, lr, asr #7 │ │ │ │ rsbseq r9, ip, r0, ror #21 │ │ │ │ - ldrhteq ip, [r1], #-118 @ 0xffffff8a │ │ │ │ - @ instruction: 0x00719392 │ │ │ │ - rsbseq ip, r1, ip, ror r7 │ │ │ │ - rsbseq ip, r1, lr, ror #14 │ │ │ │ - rsbseq r9, r1, r8, asr #6 │ │ │ │ - rsbseq ip, r1, r0, asr r7 │ │ │ │ - rsbseq r9, r1, sl, lsr #6 │ │ │ │ + ldrhteq ip, [r1], #-126 @ 0xffffff82 │ │ │ │ + @ instruction: 0x0071939a │ │ │ │ + rsbseq ip, r1, r4, lsl #15 │ │ │ │ + rsbseq ip, r1, r6, ror r7 │ │ │ │ + rsbseq r9, r1, r0, asr r3 │ │ │ │ + rsbseq ip, r1, r8, asr r7 │ │ │ │ + rsbseq r9, r1, r2, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec2c1f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r9, ror #29 │ │ │ │ @@ -198860,16 +198860,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf742300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xffa6f742 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - ldrsbteq ip, [r1], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r9, r1, lr, lsr #5 │ │ │ │ + ldrsbteq ip, [r1], #-106 @ 0xffffff96 │ │ │ │ + ldrhteq r9, [r1], #-38 @ 0xffffffda │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec2c248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r1, asr #29 │ │ │ │ @@ -198880,16 +198880,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf742300c │ │ │ │ stmdami r5, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff7ef742 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq ip, r1, r2, lsl #13 │ │ │ │ - rsbseq r9, r1, lr, asr r2 │ │ │ │ + rsbseq ip, r1, sl, lsl #13 │ │ │ │ + rsbseq r9, r1, r6, ror #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec2c298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ addlt r6, r3, r3, asr #16 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @@ -198954,24 +198954,24 @@ │ │ │ │ biccs pc, r3, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf742300c │ │ │ │ stmdami ip, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 7, 14, cr15, cr8, cr2, {2} │ │ │ │ str r9, [r7, r1, lsl #22] │ │ │ │ - rsbseq ip, r1, lr, ror #11 │ │ │ │ - rsbseq r9, r1, sl, asr #3 │ │ │ │ - rsbseq ip, r1, r2, asr #11 │ │ │ │ - @ instruction: 0x0071919e │ │ │ │ - @ instruction: 0x0071c596 │ │ │ │ - rsbseq r9, r1, r2, ror r1 │ │ │ │ - rsbseq ip, r1, r8, ror r5 │ │ │ │ - rsbseq r9, r1, r4, asr r1 │ │ │ │ - rsbseq ip, r1, r6, asr r5 │ │ │ │ - rsbseq r9, r1, r2, lsr r1 │ │ │ │ + ldrshteq ip, [r1], #-86 @ 0xffffffaa │ │ │ │ + ldrsbteq r9, [r1], #-18 @ 0xffffffee │ │ │ │ + rsbseq ip, r1, sl, asr #11 │ │ │ │ + rsbseq r9, r1, r6, lsr #3 │ │ │ │ + @ instruction: 0x0071c59e │ │ │ │ + rsbseq r9, r1, sl, ror r1 │ │ │ │ + rsbseq ip, r1, r0, lsl #11 │ │ │ │ + rsbseq r9, r1, ip, asr r1 │ │ │ │ + rsbseq ip, r1, lr, asr r5 │ │ │ │ + rsbseq r9, r1, sl, lsr r1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff313518 │ │ │ │ stmdami ip!, {r7, r9, sl, lr}^ │ │ │ │ strmi r4, [pc], -ip, ror #22 │ │ │ │ bmi 1be63d4 │ │ │ │ @@ -199078,27 +199078,27 @@ │ │ │ │ @ instruction: 0xf7424478 │ │ │ │ @ instruction: 0xe769fdf9 │ │ │ │ b fe213080 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r9, ip, ip, lsl #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, r1, r0, lsl r5 │ │ │ │ - rsbseq ip, r1, r2, lsr #9 │ │ │ │ - rsbseq r9, r1, lr, ror r0 │ │ │ │ + rsbseq ip, r1, r8, lsl r5 │ │ │ │ + rsbseq ip, r1, sl, lsr #9 │ │ │ │ + rsbseq r9, r1, r6, lsl #1 │ │ │ │ @ instruction: 0x007c9798 │ │ │ │ - rsbseq ip, r1, r2, lsr #8 │ │ │ │ - ldrshteq r8, [r1], #-254 @ 0xffffff02 │ │ │ │ - rsbseq ip, r1, r8, lsl #8 │ │ │ │ - rsbseq r8, r1, r4, ror #31 │ │ │ │ - rsbseq ip, r1, r2, lsl r4 │ │ │ │ - rsbseq ip, r1, sl, lsr #7 │ │ │ │ - rsbseq r8, r1, r6, lsl #31 │ │ │ │ - rsbseq ip, r1, r8, ror r3 │ │ │ │ - rsbseq r8, r1, r4, asr pc │ │ │ │ + rsbseq ip, r1, sl, lsr #8 │ │ │ │ + rsbseq r9, r1, r6 │ │ │ │ + rsbseq ip, r1, r0, lsl r4 │ │ │ │ + rsbseq r8, r1, ip, ror #31 │ │ │ │ + rsbseq ip, r1, sl, lsl r4 │ │ │ │ + ldrhteq ip, [r1], #-50 @ 0xffffffce │ │ │ │ + rsbseq r8, r1, lr, lsl #31 │ │ │ │ + rsbseq ip, r1, r0, lsl #7 │ │ │ │ + rsbseq r8, r1, ip, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec2c5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r8, ror #31 │ │ │ │ andcs r6, r0, #12, 18 @ 0x30000 │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr}^ │ │ │ │ @@ -199140,20 +199140,20 @@ │ │ │ │ bicvs pc, r4, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf742300c │ │ │ │ stmdami r8, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [r2, #-264]! @ 0xfffffef8 │ │ │ │ ldr r9, [r8, r1, lsl #20]! │ │ │ │ - rsbseq ip, r1, r2, asr #5 │ │ │ │ - @ instruction: 0x00718e9e │ │ │ │ - @ instruction: 0x0071c298 │ │ │ │ - rsbseq r8, r1, r4, ror lr │ │ │ │ - rsbseq ip, r1, sl, ror #4 │ │ │ │ - rsbseq r8, r1, r6, asr #28 │ │ │ │ + rsbseq ip, r1, sl, asr #5 │ │ │ │ + rsbseq r8, r1, r6, lsr #29 │ │ │ │ + rsbseq ip, r1, r0, lsr #5 │ │ │ │ + rsbseq r8, r1, ip, ror lr │ │ │ │ + rsbseq ip, r1, r2, ror r2 │ │ │ │ + rsbseq r8, r1, lr, asr #28 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 190974 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r4, fp, asr #19 │ │ │ │ vstrle d18, [r0, #-0] │ │ │ │ @@ -199204,16 +199204,16 @@ │ │ │ │ @ instruction: 0x71b1f44f │ │ │ │ ldc2 7, cr15, [sl], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ ldc2l 7, cr15, [r6], #264 @ 0x108 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ blhi 19088c │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbseq ip, r1, r8, lsl #3 │ │ │ │ - rsbseq r8, r1, sl, ror #26 │ │ │ │ + @ instruction: 0x0071c190 │ │ │ │ + rsbseq r8, r1, r2, ror sp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r3, r9, lsl #25 │ │ │ │ pkhbtmi r4, r9, r0, lsl #13 │ │ │ │ @ instruction: 0x461d447c │ │ │ │ @@ -199348,31 +199348,31 @@ │ │ │ │ @ instruction: 0x46214815 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 7134d6 │ │ │ │ @ instruction: 0xf04f4813 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff5934e2 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - rsbseq ip, r1, r8, lsl r1 │ │ │ │ - rsbseq ip, r1, r4, asr #1 │ │ │ │ - rsbseq r8, r1, r0, lsr #25 │ │ │ │ - @ instruction: 0x0071c092 │ │ │ │ - rsbseq r8, r1, lr, ror #24 │ │ │ │ - rsbseq ip, r1, r0 │ │ │ │ - ldrsbteq r8, [r1], #-188 @ 0xffffff44 │ │ │ │ - rsbseq fp, r1, r6, asr #31 │ │ │ │ - rsbseq r8, r1, r2, lsr #23 │ │ │ │ - rsbseq fp, r1, r0, lsl #31 │ │ │ │ - rsbseq r8, r1, ip, asr fp │ │ │ │ - rsbseq fp, r1, r6, ror #30 │ │ │ │ - rsbseq r8, r1, r0, asr #22 │ │ │ │ - rsbseq fp, r1, r6, asr #30 │ │ │ │ - rsbseq r8, r1, r0, lsr #22 │ │ │ │ - rsbseq fp, r1, ip, lsr #30 │ │ │ │ - rsbseq r8, r1, r6, lsl #22 │ │ │ │ + rsbseq ip, r1, r0, lsr #2 │ │ │ │ + rsbseq ip, r1, ip, asr #1 │ │ │ │ + rsbseq r8, r1, r8, lsr #25 │ │ │ │ + @ instruction: 0x0071c09a │ │ │ │ + rsbseq r8, r1, r6, ror ip │ │ │ │ + rsbseq ip, r1, r8 │ │ │ │ + rsbseq r8, r1, r4, ror #23 │ │ │ │ + rsbseq fp, r1, lr, asr #31 │ │ │ │ + rsbseq r8, r1, sl, lsr #23 │ │ │ │ + rsbseq fp, r1, r8, lsl #31 │ │ │ │ + rsbseq r8, r1, r4, ror #22 │ │ │ │ + rsbseq fp, r1, lr, ror #30 │ │ │ │ + rsbseq r8, r1, r8, asr #22 │ │ │ │ + rsbseq fp, r1, lr, asr #30 │ │ │ │ + rsbseq r8, r1, r8, lsr #22 │ │ │ │ + rsbseq fp, r1, r4, lsr pc │ │ │ │ + rsbseq r8, r1, lr, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 12e7088 │ │ │ │ blmi 12e72a0 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -199444,34 +199444,34 @@ │ │ │ │ stmdami ip, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 713656 │ │ │ │ @ instruction: 0xf73be79e │ │ │ │ svclt 0x0000efa4 │ │ │ │ rsbseq r9, ip, r4, asr #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq fp, r1, r6, ror lr │ │ │ │ - rsbseq r8, r1, r2, asr sl │ │ │ │ + rsbseq fp, r1, lr, ror lr │ │ │ │ + rsbseq r8, r1, sl, asr sl │ │ │ │ rsbseq r9, ip, ip, ror #2 │ │ │ │ - rsbseq fp, r1, sl, ror #27 │ │ │ │ - rsbseq r8, r1, r6, asr #19 │ │ │ │ - ldrhteq fp, [r1], #-214 @ 0xffffff2a │ │ │ │ - @ instruction: 0x00718992 │ │ │ │ + ldrshteq fp, [r1], #-210 @ 0xffffff2e │ │ │ │ + rsbseq r8, r1, lr, asr #19 │ │ │ │ + ldrhteq fp, [r1], #-222 @ 0xffffff22 │ │ │ │ + @ instruction: 0x0071899a │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 190e38 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdbvs r5, {r1, r7, ip, sp, pc} │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ cdpls 3, 0, cr2, cr10, cr3, {0} │ │ │ │ ldcne 8, cr9, [r2, #52]! @ 0x34 │ │ │ │ andvs r6, r3, r9, lsr #16 │ │ │ │ vpmax.s8 d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r3, r5, r8, pc}^ @ │ │ │ │ - blcc 8919b4 │ │ │ │ + blcc 8919b4 │ │ │ │ @ instruction: 0x03a36172 │ │ │ │ stmibvs lr!, {r0, r1, r3, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr5, {6} │ │ │ │ @ instruction: 0xf04fbfc8 │ │ │ │ ldclle 8, cr0, [sl, #-0] │ │ │ │ strtmi r6, [r0], -sl, ror #16 │ │ │ │ @@ -199564,15 +199564,15 @@ │ │ │ │ stmdacs r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ andls sp, r1, r9, lsr #1 │ │ │ │ tstpmi r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2117 @ 0xfffff7bb │ │ │ │ @ instruction: 0xf742300c │ │ │ │ stmdami r4, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ - blx 893848 │ │ │ │ + blx 893848 │ │ │ │ strb r9, [r7, -r1, lsl #20]! │ │ │ │ ldcle 14, cr2, [r8] │ │ │ │ and r2, r3, r0, lsl #12 │ │ │ │ strcc r6, [r1], -fp, ror #19 │ │ │ │ ldcle 2, cr4, [r2, #716] @ 0x2cc │ │ │ │ movwcs r6, #2153 @ 0x869 │ │ │ │ strtmi r9, [r0], -ip, lsl #20 │ │ │ │ @@ -199624,32 +199624,32 @@ │ │ │ │ cmppvs r2, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2069 @ 0xfffff7eb │ │ │ │ @ instruction: 0xf742300c │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9aaf742 │ │ │ │ ldrbt r9, [r3], r1, lsl #20 │ │ │ │ - ldrshteq fp, [r1], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r8, r1, ip, asr #17 │ │ │ │ - rsbseq fp, r1, r6, lsl ip │ │ │ │ - ldrshteq r8, [r1], #-114 @ 0xffffff8e │ │ │ │ - rsbseq fp, r1, ip, ror #23 │ │ │ │ - rsbseq r8, r1, r8, asr #15 │ │ │ │ - rsbseq fp, r1, r2, asr #23 │ │ │ │ - @ instruction: 0x0071879e │ │ │ │ - rsbseq fp, r1, r4, ror #22 │ │ │ │ - rsbseq r8, r1, r0, asr #14 │ │ │ │ - rsbseq fp, r1, r6, asr #22 │ │ │ │ - rsbseq r8, r1, r2, lsr #14 │ │ │ │ - rsbseq fp, r1, r8, lsr #22 │ │ │ │ - rsbseq r8, r1, r4, lsl #14 │ │ │ │ - rsbseq fp, r1, sl, lsl #22 │ │ │ │ - rsbseq r8, r1, r6, ror #13 │ │ │ │ - ldrsbteq fp, [r1], #-170 @ 0xffffff56 │ │ │ │ - ldrhteq r8, [r1], #-102 @ 0xffffff9a │ │ │ │ + ldrshteq fp, [r1], #-200 @ 0xffffff38 │ │ │ │ + ldrsbteq r8, [r1], #-132 @ 0xffffff7c │ │ │ │ + rsbseq fp, r1, lr, lsl ip │ │ │ │ + ldrshteq r8, [r1], #-122 @ 0xffffff86 │ │ │ │ + ldrshteq fp, [r1], #-180 @ 0xffffff4c │ │ │ │ + ldrsbteq r8, [r1], #-112 @ 0xffffff90 │ │ │ │ + rsbseq fp, r1, sl, asr #23 │ │ │ │ + rsbseq r8, r1, r6, lsr #15 │ │ │ │ + rsbseq fp, r1, ip, ror #22 │ │ │ │ + rsbseq r8, r1, r8, asr #14 │ │ │ │ + rsbseq fp, r1, lr, asr #22 │ │ │ │ + rsbseq r8, r1, sl, lsr #14 │ │ │ │ + rsbseq fp, r1, r0, lsr fp │ │ │ │ + rsbseq r8, r1, ip, lsl #14 │ │ │ │ + rsbseq fp, r1, r2, lsl fp │ │ │ │ + rsbseq r8, r1, lr, ror #13 │ │ │ │ + rsbseq fp, r1, r2, ror #21 │ │ │ │ + ldrhteq r8, [r1], #-110 @ 0xffffff92 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 191134 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r6], -fp, lsl #1 │ │ │ │ strmi r4, [sp], -pc, asr #20 │ │ │ │ @@ -199731,22 +199731,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf8dcf742 │ │ │ │ @ instruction: 0xf73be7aa │ │ │ │ svclt 0x0000ed68 │ │ │ │ rsbseq r8, ip, r6, ror #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrsbteq r8, [ip], #-204 @ 0xffffff34 │ │ │ │ - @ instruction: 0x0071b990 │ │ │ │ - rsbseq r8, r1, ip, ror #10 │ │ │ │ - rsbseq fp, r1, r6, ror r9 │ │ │ │ - rsbseq r8, r1, r2, asr r5 │ │ │ │ - rsbseq fp, r1, sl, asr r9 │ │ │ │ - rsbseq r8, r1, r6, lsr r5 │ │ │ │ - rsbseq fp, r1, lr, lsr r9 │ │ │ │ - rsbseq r8, r1, sl, lsl r5 │ │ │ │ + @ instruction: 0x0071b998 │ │ │ │ + rsbseq r8, r1, r4, ror r5 │ │ │ │ + rsbseq fp, r1, lr, ror r9 │ │ │ │ + rsbseq r8, r1, sl, asr r5 │ │ │ │ + rsbseq fp, r1, r2, ror #18 │ │ │ │ + rsbseq r8, r1, lr, lsr r5 │ │ │ │ + rsbseq fp, r1, r6, asr #18 │ │ │ │ + rsbseq r8, r1, r2, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x46144dde │ │ │ │ ldrdlt r4, [pc], lr │ │ │ │ sxtab16mi r4, r8, sp, ror #8 │ │ │ │ @@ -199969,34 +199969,34 @@ │ │ │ │ @ instruction: 0xf7414478 │ │ │ │ blls 255d80 │ │ │ │ @ instruction: 0xf73be69c │ │ │ │ svclt 0x0000eb8c │ │ │ │ rsbseq r8, ip, ip, ror #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r8, ip, r0, asr #22 │ │ │ │ - rsbseq fp, r1, r2, lsl r8 │ │ │ │ - rsbseq r8, r1, lr, ror #7 │ │ │ │ - rsbseq fp, r1, r4, ror r7 │ │ │ │ - rsbseq r8, r1, r0, asr r3 │ │ │ │ - rsbseq fp, r1, r0, lsr #14 │ │ │ │ - ldrshteq r8, [r1], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq fp, r1, r4, asr #13 │ │ │ │ - rsbseq r8, r1, r0, lsr #5 │ │ │ │ - rsbseq fp, r1, r2, ror r6 │ │ │ │ - rsbseq r8, r1, lr, asr #4 │ │ │ │ - rsbseq fp, r1, r0, lsr #12 │ │ │ │ - ldrshteq r8, [r1], #-28 @ 0xffffffe4 │ │ │ │ - ldrshteq fp, [r1], #-82 @ 0xffffffae │ │ │ │ - rsbseq r8, r1, lr, asr #3 │ │ │ │ - ldrsbteq fp, [r1], #-84 @ 0xffffffac │ │ │ │ - ldrhteq r8, [r1], #-16 │ │ │ │ - rsbseq fp, r1, r6, lsr #11 │ │ │ │ - rsbseq r8, r1, r2, lsl #3 │ │ │ │ - rsbseq fp, r1, r8, lsl #11 │ │ │ │ - rsbseq r8, r1, r4, ror #2 │ │ │ │ + rsbseq fp, r1, sl, lsl r8 │ │ │ │ + ldrshteq r8, [r1], #-54 @ 0xffffffca │ │ │ │ + rsbseq fp, r1, ip, ror r7 │ │ │ │ + rsbseq r8, r1, r8, asr r3 │ │ │ │ + rsbseq fp, r1, r8, lsr #14 │ │ │ │ + rsbseq r8, r1, r4, lsl #6 │ │ │ │ + rsbseq fp, r1, ip, asr #13 │ │ │ │ + rsbseq r8, r1, r8, lsr #5 │ │ │ │ + rsbseq fp, r1, sl, ror r6 │ │ │ │ + rsbseq r8, r1, r6, asr r2 │ │ │ │ + rsbseq fp, r1, r8, lsr #12 │ │ │ │ + rsbseq r8, r1, r4, lsl #4 │ │ │ │ + ldrshteq fp, [r1], #-90 @ 0xffffffa6 │ │ │ │ + ldrsbteq r8, [r1], #-22 @ 0xffffffea │ │ │ │ + ldrsbteq fp, [r1], #-92 @ 0xffffffa4 │ │ │ │ + ldrhteq r8, [r1], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq fp, r1, lr, lsr #11 │ │ │ │ + rsbseq r8, r1, sl, lsl #3 │ │ │ │ + @ instruction: 0x0071b590 │ │ │ │ + rsbseq r8, r1, ip, ror #2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x461e6915 │ │ │ │ ldrtmi fp, [r1], -r3, lsl #1 │ │ │ │ stmdavs fp!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -200038,22 +200038,22 @@ │ │ │ │ tstpne r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-1580 @ 0xfffff9d4 │ │ │ │ @ instruction: 0xf741300c │ │ │ │ stmdami sl, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ cdp2 7, 6, cr15, cr14, cr1, {2} │ │ │ │ svclt 0x0000e7c1 │ │ │ │ - ldrsbteq fp, [r1], #-76 @ 0xffffffb4 │ │ │ │ - ldrhteq r8, [r1], #-8 │ │ │ │ - rsbseq fp, r1, r4, asr #9 │ │ │ │ - rsbseq r8, r1, r0, lsr #1 │ │ │ │ - ldrhteq r9, [r7], #-232 @ 0xffffff18 │ │ │ │ - rsbseq fp, r1, r6, asr #9 │ │ │ │ - rsbseq fp, r1, r2, ror #8 │ │ │ │ - rsbseq r8, r1, lr, lsr r0 │ │ │ │ + rsbseq fp, r1, r4, ror #9 │ │ │ │ + rsbseq r8, r1, r0, asr #1 │ │ │ │ + rsbseq fp, r1, ip, asr #9 │ │ │ │ + rsbseq r8, r1, r8, lsr #1 │ │ │ │ + rsbseq r9, r7, r0, asr #29 │ │ │ │ + rsbseq fp, r1, lr, asr #9 │ │ │ │ + rsbseq fp, r1, sl, ror #8 │ │ │ │ + rsbseq r8, r1, r6, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec2d4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmdavs r9, {r2, r3, r9, sl, lr}^ │ │ │ │ ldclcc 0, cr15, [pc], #316 @ d6418 │ │ │ │ @ instruction: 0xf8514605 │ │ │ │ @@ -200088,16 +200088,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf741300c │ │ │ │ stmdami r5, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ cdp2 7, 0, cr15, cr12, cr1, {2} │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - @ instruction: 0x0071b39e │ │ │ │ - rsbseq r7, r1, sl, ror pc │ │ │ │ + rsbseq fp, r1, r6, lsr #7 │ │ │ │ + rsbseq r7, r1, r2, lsl #31 │ │ │ │ ldmibvs fp, {r0, r1, r4, r8, fp, sp, lr}^ │ │ │ │ vstrle d2, [r2, #-4] │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ stmdavs r3, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ blcs 1703f4 │ │ │ │ strlt sp, [r0, #-2552] @ 0xfffff608 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -200112,16 +200112,16 @@ │ │ │ │ stmdami r6, {r1, r2, r3, r4, r5, r6, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r0, #-260]! @ 0xfffffefc │ │ │ │ stmdbls r1, {r2, fp, lr} │ │ │ │ @ instruction: 0xf7414478 │ │ │ │ blls 155b34 │ │ │ │ svclt 0x0000e7ed │ │ │ │ - rsbseq fp, r1, ip, lsr r3 │ │ │ │ - rsbseq r7, r1, r8, lsl pc │ │ │ │ + rsbseq fp, r1, r4, asr #6 │ │ │ │ + rsbseq r7, r1, r0, lsr #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fe527c3c │ │ │ │ @ instruction: 0x460e4b91 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -200265,31 +200265,31 @@ │ │ │ │ @ instruction: 0xf7414478 │ │ │ │ @ instruction: 0xe726fcb1 │ │ │ │ ldmdb ip!, {r0, r1, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r8, ip, r0, lsl r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x0071b298 │ │ │ │ - rsbseq r7, r1, r4, ror lr │ │ │ │ + rsbseq fp, r1, r0, lsr #5 │ │ │ │ + rsbseq r7, r1, ip, ror lr │ │ │ │ rsbseq r8, ip, lr, lsl #11 │ │ │ │ - rsbseq fp, r1, r4, asr r2 │ │ │ │ - rsbseq r7, r1, r0, lsr lr │ │ │ │ - @ instruction: 0x0071b19c │ │ │ │ - rsbseq r7, r1, r8, ror sp │ │ │ │ - rsbseq fp, r1, r2, lsl #3 │ │ │ │ - rsbseq r7, r1, lr, asr sp │ │ │ │ - rsbseq fp, r1, r4, asr r1 │ │ │ │ - rsbseq r7, r1, r0, lsr sp │ │ │ │ - rsbseq fp, r1, sl, lsr r1 │ │ │ │ - rsbseq r7, r1, r6, lsl sp │ │ │ │ - rsbseq fp, r1, r2, lsl r1 │ │ │ │ - rsbseq r7, r1, lr, ror #25 │ │ │ │ - rsbseq fp, r1, r8, ror #1 │ │ │ │ - rsbseq r7, r1, r4, asr #25 │ │ │ │ + rsbseq fp, r1, ip, asr r2 │ │ │ │ + rsbseq r7, r1, r8, lsr lr │ │ │ │ + rsbseq fp, r1, r4, lsr #3 │ │ │ │ + rsbseq r7, r1, r0, lsl #27 │ │ │ │ + rsbseq fp, r1, sl, lsl #3 │ │ │ │ + rsbseq r7, r1, r6, ror #26 │ │ │ │ + rsbseq fp, r1, ip, asr r1 │ │ │ │ + rsbseq r7, r1, r8, lsr sp │ │ │ │ + rsbseq fp, r1, r2, asr #2 │ │ │ │ + rsbseq r7, r1, lr, lsl sp │ │ │ │ + rsbseq fp, r1, sl, lsl r1 │ │ │ │ + ldrshteq r7, [r1], #-198 @ 0xffffff3a │ │ │ │ + ldrshteq fp, [r1], #-0 │ │ │ │ + rsbseq r7, r1, ip, asr #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r4, r2, lr, lsl r6 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ vmin.u32 d4, d5, d5 │ │ │ │ @@ -200338,20 +200338,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 181444a │ │ │ │ stmdbls r1, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf7414478 │ │ │ │ blls 1557ac │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq fp, r1, lr, lsl r0 │ │ │ │ - ldrshteq r7, [r1], #-186 @ 0xffffff46 │ │ │ │ - rsbseq sl, r1, r2, ror #31 │ │ │ │ - ldrhteq r7, [r1], #-190 @ 0xffffff42 │ │ │ │ - ldrhteq sl, [r1], #-244 @ 0xffffff0c │ │ │ │ - @ instruction: 0x00717b90 │ │ │ │ + rsbseq fp, r1, r6, lsr #32 │ │ │ │ + rsbseq r7, r1, r2, lsl #24 │ │ │ │ + rsbseq sl, r1, sl, ror #31 │ │ │ │ + rsbseq r7, r1, r6, asr #23 │ │ │ │ + ldrhteq sl, [r1], #-252 @ 0xffffff04 │ │ │ │ + @ instruction: 0x00717b98 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec2d978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmdbvs r3, {r3, r4, r9, sl, lr} │ │ │ │ ldmibvs sl, {r2, r8, fp, ip, pc}^ │ │ │ │ svclt 0x00a8428a │ │ │ │ @@ -200391,15 +200391,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ ldmda sl!, {r0, r1, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r8, ip, lr, lsr #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq sl, [r1], #-234 @ 0xffffff16 │ │ │ │ + rsbseq sl, r1, r2, ror #29 │ │ │ │ ldrshteq r8, [ip], #-18 @ 0xffffffee │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strmi sp, [r5], -pc, lsr #26 │ │ │ │ @@ -200455,22 +200455,22 @@ │ │ │ │ ldrbtmi r0, [r8], #-398 @ 0xfffffe72 │ │ │ │ @ instruction: 0xf741300c │ │ │ │ stmdami fp, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx c1462a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ svclt 0x000083f8 │ │ │ │ - rsbseq sl, r1, r8, lsr lr │ │ │ │ - rsbseq r7, r1, r4, lsl sl │ │ │ │ - rsbseq sl, r1, sl, lsl lr │ │ │ │ - ldrshteq r7, [r1], #-150 @ 0xffffff6a │ │ │ │ - ldrshteq sl, [r1], #-220 @ 0xffffff24 │ │ │ │ - ldrsbteq r7, [r1], #-152 @ 0xffffff68 │ │ │ │ - ldrsbteq sl, [r1], #-222 @ 0xffffff22 │ │ │ │ - ldrhteq r7, [r1], #-154 @ 0xffffff66 │ │ │ │ + rsbseq sl, r1, r0, asr #28 │ │ │ │ + rsbseq r7, r1, ip, lsl sl │ │ │ │ + rsbseq sl, r1, r2, lsr #28 │ │ │ │ + ldrshteq r7, [r1], #-158 @ 0xffffff62 │ │ │ │ + rsbseq sl, r1, r4, lsl #28 │ │ │ │ + rsbseq r7, r1, r0, ror #19 │ │ │ │ + rsbseq sl, r1, r6, ror #27 │ │ │ │ + rsbseq r7, r1, r2, asr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fef14c8c │ │ │ │ @ instruction: 0xf2ad4a91 │ │ │ │ blmi fe529df4 │ │ │ │ ldrbtmi r4, [sl], #-1548 @ 0xfffff9f4 │ │ │ │ @@ -200615,30 +200615,30 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf73ae6fd │ │ │ │ svclt 0x0000ee80 │ │ │ │ ... │ │ │ │ @ instruction: 0x007c8096 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r8, ip, r6, rrx │ │ │ │ - ldrshteq sl, [r1], #-200 @ 0xffffff38 │ │ │ │ - ldrsbteq r7, [r1], #-132 @ 0xffffff7c │ │ │ │ - ldrshteq sl, [r1], #-196 @ 0xffffff3c │ │ │ │ - rsbseq sl, r1, r0, lsl #25 │ │ │ │ - rsbseq r7, r1, ip, asr r8 │ │ │ │ - rsbseq sl, r1, r2, ror #24 │ │ │ │ - rsbseq r7, r1, lr, lsr r8 │ │ │ │ - rsbseq sl, r1, r4, asr #24 │ │ │ │ - rsbseq r7, r1, r0, lsr #16 │ │ │ │ + rsbseq sl, r1, r0, lsl #26 │ │ │ │ + ldrsbteq r7, [r1], #-140 @ 0xffffff74 │ │ │ │ + ldrshteq sl, [r1], #-204 @ 0xffffff34 │ │ │ │ + rsbseq sl, r1, r8, lsl #25 │ │ │ │ + rsbseq r7, r1, r4, ror #16 │ │ │ │ + rsbseq sl, r1, sl, ror #24 │ │ │ │ + rsbseq r7, r1, r6, asr #16 │ │ │ │ rsbseq sl, r1, ip, asr #24 │ │ │ │ - rsbseq sl, r1, sl, ror #23 │ │ │ │ - rsbseq sl, r1, ip, lsr #23 │ │ │ │ - rsbseq r7, r1, r8, lsl #15 │ │ │ │ - rsbseq sl, r1, ip, ror #22 │ │ │ │ + rsbseq r7, r1, r8, lsr #16 │ │ │ │ + rsbseq sl, r1, r4, asr ip │ │ │ │ + ldrshteq sl, [r1], #-178 @ 0xffffff4e │ │ │ │ + ldrhteq sl, [r1], #-180 @ 0xffffff4c │ │ │ │ + @ instruction: 0x00717790 │ │ │ │ rsbseq sl, r1, r4, ror fp │ │ │ │ - rsbseq r7, r1, lr, asr #14 │ │ │ │ + rsbseq sl, r1, ip, ror fp │ │ │ │ + rsbseq r7, r1, r6, asr r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec2ddf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -r7, lsl #12 │ │ │ │ @ instruction: 0xf056461e │ │ │ │ mvnslt pc, r7, lsr #11 │ │ │ │ @@ -200656,16 +200656,16 @@ │ │ │ │ stmdami r7, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf99cf741 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - ldrhteq sl, [r1], #-174 @ 0xffffff52 │ │ │ │ - @ instruction: 0x0071769a │ │ │ │ + rsbseq sl, r1, r6, asr #21 │ │ │ │ + rsbseq r7, r1, r2, lsr #13 │ │ │ │ stmdavs r9, {r0, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #18 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrlt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -200681,16 +200681,16 @@ │ │ │ │ cmppmi sl, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf741300c │ │ │ │ stmdami r4, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf964f741 │ │ │ │ strb r9, [r6, r1, lsl #22]! │ │ │ │ - rsbseq sl, r1, lr, asr #20 │ │ │ │ - rsbseq r7, r1, sl, lsr #12 │ │ │ │ + rsbseq sl, r1, r6, asr sl │ │ │ │ + rsbseq r7, r1, r2, lsr r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, lr, lsl r6 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ stc2l 3, cr15, [r2], #-148 @ 0xffffff6c │ │ │ │ @@ -200835,34 +200835,34 @@ │ │ │ │ ldmdami r8, {r2, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ orrcs pc, r1, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff74f740 │ │ │ │ @ instruction: 0x46214815 │ │ │ │ @ instruction: 0xf7414478 │ │ │ │ str pc, [r7, -pc, lsr #16] │ │ │ │ - ldrsbteq sl, [r1], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r7, r1, lr, lsr #11 │ │ │ │ - ldrhteq sl, [r1], #-154 @ 0xffffff66 │ │ │ │ - @ instruction: 0x00717596 │ │ │ │ - rsbseq sl, r1, r8, lsr r9 │ │ │ │ - rsbseq r7, r1, r4, lsl r5 │ │ │ │ - rsbseq sl, r1, ip, lsl r9 │ │ │ │ - ldrshteq r7, [r1], #-72 @ 0xffffffb8 │ │ │ │ - ldrsbteq sl, [r1], #-128 @ 0xffffff80 │ │ │ │ - ldrhteq r7, [r1], #-66 @ 0xffffffbe │ │ │ │ - rsbseq sl, r1, r0, lsr #17 │ │ │ │ - rsbseq r7, r1, ip, ror r4 │ │ │ │ - rsbseq sl, r1, r2, asr r8 │ │ │ │ - rsbseq sl, r1, r0, lsl r8 │ │ │ │ + ldrsbteq sl, [r1], #-154 @ 0xffffff66 │ │ │ │ + ldrhteq r7, [r1], #-86 @ 0xffffffaa │ │ │ │ + rsbseq sl, r1, r2, asr #19 │ │ │ │ + @ instruction: 0x0071759e │ │ │ │ + rsbseq sl, r1, r0, asr #18 │ │ │ │ + rsbseq r7, r1, ip, lsl r5 │ │ │ │ + rsbseq sl, r1, r4, lsr #18 │ │ │ │ + rsbseq r7, r1, r0, lsl #10 │ │ │ │ + ldrsbteq sl, [r1], #-136 @ 0xffffff78 │ │ │ │ + ldrhteq r7, [r1], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq sl, r1, r8, lsr #17 │ │ │ │ + rsbseq r7, r1, r4, lsl #9 │ │ │ │ + rsbseq sl, r1, sl, asr r8 │ │ │ │ rsbseq sl, r1, r8, lsl r8 │ │ │ │ - ldrshteq r7, [r1], #-52 @ 0xffffffcc │ │ │ │ - ldrshteq sl, [r1], #-126 @ 0xffffff82 │ │ │ │ - ldrsbteq r7, [r1], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq sl, r1, r4, ror #15 │ │ │ │ - rsbseq r7, r1, r0, asr #7 │ │ │ │ + rsbseq sl, r1, r0, lsr #16 │ │ │ │ + ldrshteq r7, [r1], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq sl, r1, r6, lsl #16 │ │ │ │ + rsbseq r7, r1, r2, ror #7 │ │ │ │ + rsbseq sl, r1, ip, ror #15 │ │ │ │ + rsbseq r7, r1, r8, asr #7 │ │ │ │ stmdavs r9, {r0, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #18 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldmdbvs r2, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, fp, sp, lr} │ │ │ │ ldrlt sp, [r0, #-248] @ 0xffffff08 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -200888,18 +200888,18 @@ │ │ │ │ stmdami r8, {r0, r2, r5, r6, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff0cf740 │ │ │ │ stmdbls r1, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf7404478 │ │ │ │ blls 156f0c │ │ │ │ svclt 0x0000e7e6 │ │ │ │ - rsbseq sl, r1, r4, asr #14 │ │ │ │ - rsbseq r7, r1, r0, lsr #6 │ │ │ │ - rsbseq sl, r1, r4, lsl r7 │ │ │ │ - ldrshteq r7, [r1], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq sl, r1, ip, asr #14 │ │ │ │ + rsbseq r7, r1, r8, lsr #6 │ │ │ │ + rsbseq sl, r1, ip, lsl r7 │ │ │ │ + ldrshteq r7, [r1], #-40 @ 0xffffffd8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r6, {r0, r2, r7, ip, sp, pc} │ │ │ │ pkhbtmi r4, r0, pc, lsl #12 @ │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @@ -200932,18 +200932,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-309 @ 0xfffffecb │ │ │ │ @ instruction: 0xf740300c │ │ │ │ stmdami r7, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xff70f740 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq sl, r1, sl, lsl #13 │ │ │ │ - rsbseq r7, r1, r6, ror #4 │ │ │ │ - rsbseq sl, r1, r6, ror #12 │ │ │ │ - rsbseq r7, r1, r2, asr #4 │ │ │ │ + @ instruction: 0x0071a692 │ │ │ │ + rsbseq r7, r1, lr, ror #4 │ │ │ │ + rsbseq sl, r1, lr, ror #12 │ │ │ │ + rsbseq r7, r1, sl, asr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 192574 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe5153f8 │ │ │ │ stclmi 6, cr4, [r6], #92 @ 0x5c │ │ │ │ vmull.s32 q2, d29, d6[1] │ │ │ │ @@ -201169,42 +201169,42 @@ │ │ │ │ stmdami r1!, {r4, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf740300c │ │ │ │ ldmdami pc, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7404478 │ │ │ │ @ instruction: 0xe7effd93 │ │ │ │ - b 895144 │ │ │ │ + b 895144 │ │ │ │ ... │ │ │ │ rsbseq r7, ip, sl, lsr #18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sl, r1, r6, lsr #11 │ │ │ │ - ldrhteq sl, [r1], #-80 @ 0xffffffb0 │ │ │ │ - rsbseq sl, r1, r4, ror #9 │ │ │ │ - rsbseq r7, r1, r0, asr #1 │ │ │ │ + rsbseq sl, r1, lr, lsr #11 │ │ │ │ + ldrhteq sl, [r1], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq sl, r1, ip, ror #9 │ │ │ │ + rsbseq r7, r1, r8, asr #1 │ │ │ │ ldrsbteq r7, [ip], #-120 @ 0xffffff88 │ │ │ │ - rsbseq sl, r1, r2, ror #9 │ │ │ │ - rsbseq sl, r1, r0, lsr #8 │ │ │ │ - ldrshteq r6, [r1], #-252 @ 0xffffff04 │ │ │ │ - rsbseq sl, r1, r2, lsl #8 │ │ │ │ - ldrsbteq r6, [r1], #-254 @ 0xffffff02 │ │ │ │ - ldrhteq sl, [r1], #-52 @ 0xffffffcc │ │ │ │ - @ instruction: 0x00716f98 │ │ │ │ - rsbseq sl, r1, r0, asr r3 │ │ │ │ - rsbseq r6, r1, ip, lsr #30 │ │ │ │ - rsbseq sl, r1, r2, lsr r3 │ │ │ │ - rsbseq r6, r1, lr, lsl #30 │ │ │ │ - rsbseq sl, r1, r4, lsl r3 │ │ │ │ - ldrshteq r6, [r1], #-224 @ 0xffffff20 │ │ │ │ - rsbseq sl, r1, r6, ror #5 │ │ │ │ - rsbseq r6, r1, r2, asr #29 │ │ │ │ - rsbseq sl, r1, ip, asr #5 │ │ │ │ - rsbseq r6, r1, r6, lsr #29 │ │ │ │ - rsbseq sl, r1, lr, lsr #5 │ │ │ │ - rsbseq r6, r1, r8, lsl #29 │ │ │ │ + rsbseq sl, r1, sl, ror #9 │ │ │ │ + rsbseq sl, r1, r8, lsr #8 │ │ │ │ + rsbseq r7, r1, r4 │ │ │ │ + rsbseq sl, r1, sl, lsl #8 │ │ │ │ + rsbseq r6, r1, r6, ror #31 │ │ │ │ + ldrhteq sl, [r1], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r6, r1, r0, lsr #31 │ │ │ │ + rsbseq sl, r1, r8, asr r3 │ │ │ │ + rsbseq r6, r1, r4, lsr pc │ │ │ │ + rsbseq sl, r1, sl, lsr r3 │ │ │ │ + rsbseq r6, r1, r6, lsl pc │ │ │ │ + rsbseq sl, r1, ip, lsl r3 │ │ │ │ + ldrshteq r6, [r1], #-232 @ 0xffffff18 │ │ │ │ + rsbseq sl, r1, lr, ror #5 │ │ │ │ + rsbseq r6, r1, sl, asr #29 │ │ │ │ + ldrsbteq sl, [r1], #-36 @ 0xffffffdc │ │ │ │ + rsbseq r6, r1, lr, lsr #29 │ │ │ │ + ldrhteq sl, [r1], #-38 @ 0xffffffda │ │ │ │ + @ instruction: 0x00716e90 │ │ │ │ andne lr, r8, #3440640 @ 0x348000 │ │ │ │ andvc pc, r0, r1, lsr #11 │ │ │ │ eorsle r4, sl, r0, lsl r3 │ │ │ │ andcs pc, r1, r0, asr #4 │ │ │ │ @ instruction: 0xf1724281 │ │ │ │ andsle r0, r1, #0 │ │ │ │ addeq pc, r0, r1, lsr #3 │ │ │ │ @@ -201235,16 +201235,16 @@ │ │ │ │ andeq pc, r8, pc, rrx │ │ │ │ bvs 1786970 │ │ │ │ andcc r2, r1, #1 │ │ │ │ @ instruction: 0x4770625a │ │ │ │ mulcs r1, sl, sl │ │ │ │ addsvs r3, sl, #268435456 @ 0x10000000 │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrhteq sl, [r1], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq sl, r1, r6, lsl #4 │ │ │ │ + rsbseq sl, r1, r0, asr #3 │ │ │ │ + rsbseq sl, r1, lr, lsl #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strbmi pc, [ip, #-2271]! @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df4688 │ │ │ │ addlt r1, sp, ip, ror #10 │ │ │ │ @@ -201591,47 +201591,47 @@ │ │ │ │ @ instruction: 0xf740300c │ │ │ │ stmdami r5!, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2310 @ 0xfffff6fa │ │ │ │ blx 13957e8 │ │ │ │ ldrt r9, [r0], -r6, lsl #22 │ │ │ │ rsbseq r7, ip, r4, ror r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbteq r9, [r1], #-254 @ 0xffffff02 │ │ │ │ - ldrhteq r6, [r1], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r9, r1, r6, ror #31 │ │ │ │ + rsbseq r6, r1, r2, asr #23 │ │ │ │ rsbseq r7, ip, sl, lsr #5 │ │ │ │ - rsbseq r9, r1, lr, lsr pc │ │ │ │ - rsbseq r6, r1, sl, lsl fp │ │ │ │ - ldrsbteq r9, [r1], #-236 @ 0xffffff14 │ │ │ │ - ldrhteq r6, [r1], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r9, r1, r8, lsl #29 │ │ │ │ - rsbseq r6, r1, r4, ror #20 │ │ │ │ - rsbseq r9, r1, sl, ror #28 │ │ │ │ - rsbseq r6, r1, r6, asr #20 │ │ │ │ - rsbseq r9, r1, sl, ror #26 │ │ │ │ - rsbseq r6, r1, r6, asr #18 │ │ │ │ - rsbseq r9, r1, ip, asr #26 │ │ │ │ - rsbseq r6, r1, r8, lsr #18 │ │ │ │ - rsbseq r9, r1, lr, lsr #26 │ │ │ │ - rsbseq r6, r1, sl, lsl #18 │ │ │ │ - rsbseq r9, r1, r0, lsl sp │ │ │ │ - rsbseq r6, r1, ip, ror #17 │ │ │ │ - ldrshteq r9, [r1], #-194 @ 0xffffff3e │ │ │ │ - rsbseq r6, r1, lr, asr #17 │ │ │ │ - ldrsbteq r9, [r1], #-196 @ 0xffffff3c │ │ │ │ - ldrhteq r6, [r1], #-128 @ 0xffffff80 │ │ │ │ - rsbseq r9, r1, r6, lsr #25 │ │ │ │ - rsbseq r6, r1, r2, lsl #17 │ │ │ │ - rsbseq r9, r1, r8, lsl #25 │ │ │ │ - rsbseq r6, r1, r4, ror #16 │ │ │ │ - rsbseq r9, r1, r6, ror #24 │ │ │ │ - rsbseq r6, r1, r2, asr #16 │ │ │ │ - rsbseq r9, r1, r8, asr #24 │ │ │ │ - rsbseq r6, r1, r4, lsr #16 │ │ │ │ - rsbseq r9, r1, sl, lsl ip │ │ │ │ - ldrshteq r6, [r1], #-118 @ 0xffffff8a │ │ │ │ + rsbseq r9, r1, r6, asr #30 │ │ │ │ + rsbseq r6, r1, r2, lsr #22 │ │ │ │ + rsbseq r9, r1, r4, ror #29 │ │ │ │ + rsbseq r6, r1, r0, asr #21 │ │ │ │ + @ instruction: 0x00719e90 │ │ │ │ + rsbseq r6, r1, ip, ror #20 │ │ │ │ + rsbseq r9, r1, r2, ror lr │ │ │ │ + rsbseq r6, r1, lr, asr #20 │ │ │ │ + rsbseq r9, r1, r2, ror sp │ │ │ │ + rsbseq r6, r1, lr, asr #18 │ │ │ │ + rsbseq r9, r1, r4, asr sp │ │ │ │ + rsbseq r6, r1, r0, lsr r9 │ │ │ │ + rsbseq r9, r1, r6, lsr sp │ │ │ │ + rsbseq r6, r1, r2, lsl r9 │ │ │ │ + rsbseq r9, r1, r8, lsl sp │ │ │ │ + ldrshteq r6, [r1], #-132 @ 0xffffff7c │ │ │ │ + ldrshteq r9, [r1], #-202 @ 0xffffff36 │ │ │ │ + ldrsbteq r6, [r1], #-134 @ 0xffffff7a │ │ │ │ + ldrsbteq r9, [r1], #-204 @ 0xffffff34 │ │ │ │ + ldrhteq r6, [r1], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r9, r1, lr, lsr #25 │ │ │ │ + rsbseq r6, r1, sl, lsl #17 │ │ │ │ + @ instruction: 0x00719c90 │ │ │ │ + rsbseq r6, r1, ip, ror #16 │ │ │ │ + rsbseq r9, r1, lr, ror #24 │ │ │ │ + rsbseq r6, r1, sl, asr #16 │ │ │ │ + rsbseq r9, r1, r0, asr ip │ │ │ │ + rsbseq r6, r1, ip, lsr #16 │ │ │ │ + rsbseq r9, r1, r2, lsr #24 │ │ │ │ + ldrshteq r6, [r1], #-126 @ 0xffffff82 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 293038 >::_M_default_append(unsigned int)@@Base+0xd734> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0x901cf8d1 │ │ │ │ strmi r4, [r0], sl, lsl #13 │ │ │ │ @@ -201869,20 +201869,20 @@ │ │ │ │ stmdami sl, {r0, r2, r3, r4, r5, r7, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff5ef73f │ │ │ │ stmdbls r4, {r3, fp, lr} │ │ │ │ @ instruction: 0xf7404478 │ │ │ │ bls 215fb0 │ │ │ │ svclt 0x0000e7c0 │ │ │ │ - ldrhteq r6, [r4], #-2 │ │ │ │ - rsbseq r9, r1, sl, lsl #18 │ │ │ │ - rsbseq r9, r1, sl, ror r8 │ │ │ │ - rsbseq r9, r1, r4, ror r8 │ │ │ │ - ldrhteq r9, [r1], #-120 @ 0xffffff88 │ │ │ │ - @ instruction: 0x00716394 │ │ │ │ + ldrhteq r6, [r4], #-10 │ │ │ │ + rsbseq r9, r1, r2, lsl r9 │ │ │ │ + rsbseq r9, r1, r2, lsl #17 │ │ │ │ + rsbseq r9, r1, ip, ror r8 │ │ │ │ + rsbseq r9, r1, r0, asr #15 │ │ │ │ + @ instruction: 0x0071639c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 11297d8 │ │ │ │ addlt r4, r4, r1, asr #22 │ │ │ │ ldrbtmi r6, [sl], #-2317 @ 0xfffff6f3 │ │ │ │ @@ -201948,20 +201948,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff82f73f │ │ │ │ @ instruction: 0xf739e7bd │ │ │ │ svclt 0x0000ec0e │ │ │ │ rsbseq r6, ip, sl, ror sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r6, ip, r2, lsl #20 │ │ │ │ - rsbseq r9, r1, r0, asr #13 │ │ │ │ - @ instruction: 0x0071629c │ │ │ │ - rsbseq r9, r1, r4, lsr #13 │ │ │ │ - rsbseq r6, r1, r0, lsl #5 │ │ │ │ - rsbseq r9, r1, sl, lsl #13 │ │ │ │ - rsbseq r6, r1, r6, ror #4 │ │ │ │ + rsbseq r9, r1, r8, asr #13 │ │ │ │ + rsbseq r6, r1, r4, lsr #5 │ │ │ │ + rsbseq r9, r1, ip, lsr #13 │ │ │ │ + rsbseq r6, r1, r8, lsl #5 │ │ │ │ + @ instruction: 0x00719692 │ │ │ │ + rsbseq r6, r1, lr, ror #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 213564 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0xf8df468b │ │ │ │ @ instruction: 0xf8df4464 │ │ │ │ @@ -202244,36 +202244,36 @@ │ │ │ │ ldc2l 7, cr15, [r4], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0x4621481a │ │ │ │ @ instruction: 0xf73f4478 │ │ │ │ strbt pc, [r5], pc, lsr #26 @ │ │ │ │ rsbseq r6, ip, r8, lsr r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r6, ip, ip, lsl #14 │ │ │ │ - ldrhteq r9, [r1], #-58 @ 0xffffffc6 │ │ │ │ - @ instruction: 0x00715f96 │ │ │ │ - rsbseq r9, r1, r0, lsr #7 │ │ │ │ - rsbseq r5, r1, ip, ror pc │ │ │ │ - rsbseq r9, r1, r4, lsl #7 │ │ │ │ - rsbseq r5, r1, r0, ror #30 │ │ │ │ - rsbseq r9, r1, r2, asr r3 │ │ │ │ - rsbseq r5, r1, lr, lsr #30 │ │ │ │ - rsbseq r9, r1, r8, asr #5 │ │ │ │ - rsbseq r5, r1, r4, lsr #29 │ │ │ │ - rsbseq r9, r1, lr, lsr #5 │ │ │ │ - rsbseq r5, r1, sl, lsl #29 │ │ │ │ - rsbseq r9, r1, ip, ror r2 │ │ │ │ - rsbseq r5, r1, r8, asr lr │ │ │ │ - rsbseq r9, r1, r4, asr r2 │ │ │ │ - rsbseq r5, r1, r0, lsr lr │ │ │ │ - rsbseq r9, r1, sl, lsr r2 │ │ │ │ - rsbseq r5, r1, r6, lsl lr │ │ │ │ - rsbseq r9, r1, r2, lsl r2 │ │ │ │ - rsbseq r5, r1, lr, ror #27 │ │ │ │ - rsbseq r9, r1, r4, ror #3 │ │ │ │ - rsbseq r5, r1, r0, asr #27 │ │ │ │ + rsbseq r9, r1, r2, asr #7 │ │ │ │ + @ instruction: 0x00715f9e │ │ │ │ + rsbseq r9, r1, r8, lsr #7 │ │ │ │ + rsbseq r5, r1, r4, lsl #31 │ │ │ │ + rsbseq r9, r1, ip, lsl #7 │ │ │ │ + rsbseq r5, r1, r8, ror #30 │ │ │ │ + rsbseq r9, r1, sl, asr r3 │ │ │ │ + rsbseq r5, r1, r6, lsr pc │ │ │ │ + ldrsbteq r9, [r1], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r5, r1, ip, lsr #29 │ │ │ │ + ldrhteq r9, [r1], #-38 @ 0xffffffda │ │ │ │ + @ instruction: 0x00715e92 │ │ │ │ + rsbseq r9, r1, r4, lsl #5 │ │ │ │ + rsbseq r5, r1, r0, ror #28 │ │ │ │ + rsbseq r9, r1, ip, asr r2 │ │ │ │ + rsbseq r5, r1, r8, lsr lr │ │ │ │ + rsbseq r9, r1, r2, asr #4 │ │ │ │ + rsbseq r5, r1, lr, lsl lr │ │ │ │ + rsbseq r9, r1, sl, lsl r2 │ │ │ │ + ldrshteq r5, [r1], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r9, r1, ip, ror #3 │ │ │ │ + rsbseq r5, r1, r8, asr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r7, lsr r9 │ │ │ │ strcs r4, [r0], #-2871 @ 0xfffff4c9 │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ @@ -202328,19 +202328,19 @@ │ │ │ │ blls 2925d4 >::_M_default_append(unsigned int)@@Base+0xccd0> │ │ │ │ svclt 0x00c84293 │ │ │ │ ldclle 3, cr2, [r5], #40 @ 0x28 │ │ │ │ ldrb r2, [r3, r3, lsl #6]! │ │ │ │ ldmdb r2, {r0, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r6, ip, r0, ror #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, r1, r6, ror #1 │ │ │ │ - rsbseq r5, r1, r2, asr #25 │ │ │ │ + rsbseq r9, r1, lr, ror #1 │ │ │ │ + rsbseq r5, r1, sl, asr #25 │ │ │ │ ldrsbteq r6, [ip], #-60 @ 0xffffffc4 │ │ │ │ - ldrhteq r9, [r1], #-0 │ │ │ │ - rsbseq r5, r1, ip, lsl #25 │ │ │ │ + ldrhteq r9, [r1], #-8 │ │ │ │ + @ instruction: 0x00715c94 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r3], sp, lsl #1 │ │ │ │ ldmib sp, {r3, r4, r9, sl, lr}^ │ │ │ │ tstls r4, r8, lsl r1 │ │ │ │ @@ -202465,27 +202465,27 @@ │ │ │ │ andcs sp, r4, #-1073741792 @ 0xc0000020 │ │ │ │ blcs 112690 │ │ │ │ svcge 0x007ef47f │ │ │ │ @ instruction: 0xf739e7b3 │ │ │ │ svclt 0x0000e802 │ │ │ │ rsbseq r6, ip, sl, asr #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r1, sl, ror #31 │ │ │ │ - rsbseq r5, r1, r6, asr #23 │ │ │ │ - ldrsbteq r8, [r1], #-242 @ 0xffffff0e │ │ │ │ - rsbseq r5, r1, lr, lsr #23 │ │ │ │ + ldrshteq r8, [r1], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r5, r1, lr, asr #23 │ │ │ │ + ldrsbteq r8, [r1], #-250 @ 0xffffff06 │ │ │ │ + ldrhteq r5, [r1], #-182 @ 0xffffff4a │ │ │ │ rsbseq r6, ip, r8, asr #5 │ │ │ │ - rsbseq r8, r1, r0, asr pc │ │ │ │ - rsbseq r5, r1, ip, lsr #22 │ │ │ │ - rsbseq r8, r1, lr, asr #29 │ │ │ │ - rsbseq r5, r1, sl, lsr #21 │ │ │ │ - rsbseq r8, r1, r8, lsr #29 │ │ │ │ - rsbseq r5, r1, r4, lsl #21 │ │ │ │ - rsbseq r8, r1, ip, lsl #29 │ │ │ │ - rsbseq r5, r1, r8, ror #20 │ │ │ │ + rsbseq r8, r1, r8, asr pc │ │ │ │ + rsbseq r5, r1, r4, lsr fp │ │ │ │ + ldrsbteq r8, [r1], #-230 @ 0xffffff1a │ │ │ │ + ldrhteq r5, [r1], #-162 @ 0xffffff5e │ │ │ │ + ldrhteq r8, [r1], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r5, r1, ip, lsl #21 │ │ │ │ + @ instruction: 0x00718e94 │ │ │ │ + rsbseq r5, r1, r0, ror sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 213d94 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x5650f8df │ │ │ │ @ instruction: 0xf8dfb09b │ │ │ │ @@ -202627,15 +202627,15 @@ │ │ │ │ blhi 213e04 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdmi pc, [ip], -r8 @ │ │ │ │ strle r3, [r2, #-3073] @ 0xfffff3ff │ │ │ │ stccc 0, cr14, [r1], {74} @ 0x4a │ │ │ │ strtmi sp, [r2], -r8, asr #6 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - blx 896b28 │ │ │ │ + blx 896b28 │ │ │ │ rscsle r2, r6, r1, lsl #16 │ │ │ │ @ instruction: 0xf8df4604 │ │ │ │ vshl.s8 d16, d20, d0 │ │ │ │ ldrbtmi r4, [r8], #-297 @ 0xfffffed7 │ │ │ │ @ instruction: 0xf73f300c │ │ │ │ @ instruction: 0xf8dff95d │ │ │ │ @ instruction: 0x46210418 │ │ │ │ @@ -202889,37 +202889,37 @@ │ │ │ │ ldmdami sp, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf826f73f │ │ │ │ svclt 0x0000e5dd │ │ │ │ ... │ │ │ │ rsbseq r6, ip, r8, lsl #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r1, r2, lsr ip │ │ │ │ - rsbseq r5, r1, ip, lsl #16 │ │ │ │ - rsbseq r8, r1, r6, lsl ip │ │ │ │ - ldrshteq r5, [r1], #-112 @ 0xffffff90 │ │ │ │ + rsbseq r8, r1, sl, lsr ip │ │ │ │ + rsbseq r5, r1, r4, lsl r8 │ │ │ │ + rsbseq r8, r1, lr, lsl ip │ │ │ │ + ldrshteq r5, [r1], #-120 @ 0xffffff88 │ │ │ │ rsbseq r5, ip, r6, lsl #30 │ │ │ │ - ldrhteq r8, [r1], #-182 @ 0xffffff4a │ │ │ │ - @ instruction: 0x00715790 │ │ │ │ - ldrshteq r8, [r1], #-174 @ 0xffffff52 │ │ │ │ - ldrsbteq r5, [r1], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r8, r1, r4, lsl #20 │ │ │ │ - rsbseq r5, r1, r0, ror #11 │ │ │ │ - rsbseq r8, r1, r4, lsr r9 │ │ │ │ - rsbseq r5, r1, r0, lsl r5 │ │ │ │ - rsbseq r8, r1, r2, asr #16 │ │ │ │ - rsbseq r5, r1, lr, lsl r4 │ │ │ │ - rsbseq r8, r1, r6, lsr #16 │ │ │ │ - rsbseq r5, r1, r2, lsl #8 │ │ │ │ - rsbseq r8, r1, sl, lsl #16 │ │ │ │ - rsbseq r5, r1, r6, ror #7 │ │ │ │ - rsbseq r8, r1, lr, ror #15 │ │ │ │ - rsbseq r5, r1, sl, asr #7 │ │ │ │ - ldrsbteq r8, [r1], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r5, r1, lr, lsr #7 │ │ │ │ + ldrhteq r8, [r1], #-190 @ 0xffffff42 │ │ │ │ + @ instruction: 0x00715798 │ │ │ │ + rsbseq r8, r1, r6, lsl #22 │ │ │ │ + rsbseq r5, r1, r2, ror #13 │ │ │ │ + rsbseq r8, r1, ip, lsl #20 │ │ │ │ + rsbseq r5, r1, r8, ror #11 │ │ │ │ + rsbseq r8, r1, ip, lsr r9 │ │ │ │ + rsbseq r5, r1, r8, lsl r5 │ │ │ │ + rsbseq r8, r1, sl, asr #16 │ │ │ │ + rsbseq r5, r1, r6, lsr #8 │ │ │ │ + rsbseq r8, r1, lr, lsr #16 │ │ │ │ + rsbseq r5, r1, sl, lsl #8 │ │ │ │ + rsbseq r8, r1, r2, lsl r8 │ │ │ │ + rsbseq r5, r1, lr, ror #7 │ │ │ │ + ldrshteq r8, [r1], #-118 @ 0xffffff8a │ │ │ │ + ldrsbteq r5, [r1], #-50 @ 0xffffffce │ │ │ │ + ldrsbteq r8, [r1], #-122 @ 0xffffff86 │ │ │ │ + ldrhteq r5, [r1], #-54 @ 0xffffffca │ │ │ │ movwcs r9, #31242 @ 0x7a0a │ │ │ │ andsvs r4, r3, r4, lsl #12 │ │ │ │ strmi lr, [r4], -r1, lsr #11 │ │ │ │ @ instruction: 0xf640482d │ │ │ │ ldrbtmi r2, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf73e300c │ │ │ │ stmdami fp!, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -202961,26 +202961,26 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff96f73e │ │ │ │ @ instruction: 0xf738e54d │ │ │ │ strmi lr, [r4], -r2, lsr #24 │ │ │ │ bls 2d2cf4 >::_M_default_append(unsigned int)@@Base+0x4d3f0> │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ ldrb r6, [sl, #19] │ │ │ │ - rsbseq r8, r1, lr, lsr r7 │ │ │ │ - rsbseq r5, r1, sl, lsl r3 │ │ │ │ - rsbseq r8, r1, r2, lsr #14 │ │ │ │ - ldrshteq r5, [r1], #-46 @ 0xffffffd2 │ │ │ │ - rsbseq r8, r1, r6, lsl #14 │ │ │ │ - rsbseq r5, r1, r2, ror #5 │ │ │ │ - rsbseq r8, r1, sl, ror #13 │ │ │ │ - rsbseq r5, r1, r6, asr #5 │ │ │ │ - rsbseq r8, r1, lr, asr #13 │ │ │ │ - rsbseq r5, r1, sl, lsr #5 │ │ │ │ - ldrhteq r8, [r1], #-98 @ 0xffffff9e │ │ │ │ - rsbseq r5, r1, lr, lsl #5 │ │ │ │ + rsbseq r8, r1, r6, asr #14 │ │ │ │ + rsbseq r5, r1, r2, lsr #6 │ │ │ │ + rsbseq r8, r1, sl, lsr #14 │ │ │ │ + rsbseq r5, r1, r6, lsl #6 │ │ │ │ + rsbseq r8, r1, lr, lsl #14 │ │ │ │ + rsbseq r5, r1, sl, ror #5 │ │ │ │ + ldrshteq r8, [r1], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r5, r1, lr, asr #5 │ │ │ │ + ldrsbteq r8, [r1], #-102 @ 0xffffff9a │ │ │ │ + ldrhteq r5, [r1], #-34 @ 0xffffffde │ │ │ │ + ldrhteq r8, [r1], #-106 @ 0xffffff96 │ │ │ │ + @ instruction: 0x00715296 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs r9, [r0], #-3848 @ 0xfffff0f8 │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldclle 0, cr6, [fp, #-240] @ 0xffffff10 │ │ │ │ @@ -203035,22 +203035,22 @@ │ │ │ │ stmdami ip, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bicvs pc, r4, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 1, pc, cr14, cr14, {1} │ │ │ │ ldrbmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf73e4478 │ │ │ │ @ instruction: 0xe7c0fef9 │ │ │ │ - ldrshteq r8, [r1], #-84 @ 0xffffffac │ │ │ │ - ldrsbteq r5, [r1], #-16 │ │ │ │ - ldrsbteq r8, [r1], #-92 @ 0xffffffa4 │ │ │ │ - ldrhteq r5, [r1], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r8, r1, lr, lsr #11 │ │ │ │ - rsbseq r5, r1, sl, lsl #3 │ │ │ │ - rsbseq r8, r1, r8, ror r5 │ │ │ │ - rsbseq r5, r1, r4, asr r1 │ │ │ │ + ldrshteq r8, [r1], #-92 @ 0xffffffa4 │ │ │ │ + ldrsbteq r5, [r1], #-24 @ 0xffffffe8 │ │ │ │ + rsbseq r8, r1, r4, ror #11 │ │ │ │ + rsbseq r5, r1, r0, asr #3 │ │ │ │ + ldrhteq r8, [r1], #-86 @ 0xffffffaa │ │ │ │ + @ instruction: 0x00715192 │ │ │ │ + rsbseq r8, r1, r0, lsl #11 │ │ │ │ + rsbseq r5, r1, ip, asr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r0, lsl #25 │ │ │ │ movwcs r4, #2432 @ 0x980 │ │ │ │ stmdapl r1!, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -203178,25 +203178,25 @@ │ │ │ │ @ instruction: 0x46494810 │ │ │ │ @ instruction: 0xf73e4478 │ │ │ │ ldr pc, [lr, r3, ror #27] │ │ │ │ str r2, [fp, r3, lsl #4] │ │ │ │ b 1c170a0 │ │ │ │ rsbseq r5, ip, r8, lsr r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r1, ip, lsl #8 │ │ │ │ - rsbseq r4, r1, r8, ror #31 │ │ │ │ - ldrshteq r8, [r1], #-52 @ 0xffffffcc │ │ │ │ - ldrsbteq r4, [r1], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r8, r1, r4, lsl r4 │ │ │ │ + ldrshteq r4, [r1], #-240 @ 0xffffff10 │ │ │ │ + ldrshteq r8, [r1], #-60 @ 0xffffffc4 │ │ │ │ + ldrsbteq r4, [r1], #-248 @ 0xffffff08 │ │ │ │ rsbseq r5, ip, sl, ror #13 │ │ │ │ - rsbseq r8, r1, r4, lsl #7 │ │ │ │ - rsbseq r4, r1, r0, ror #30 │ │ │ │ - rsbseq r8, r1, r8, ror #6 │ │ │ │ - rsbseq r4, r1, r4, asr #30 │ │ │ │ - rsbseq r8, r1, ip, asr #6 │ │ │ │ - rsbseq r4, r1, r8, lsr #30 │ │ │ │ + rsbseq r8, r1, ip, lsl #7 │ │ │ │ + rsbseq r4, r1, r8, ror #30 │ │ │ │ + rsbseq r8, r1, r0, ror r3 │ │ │ │ + rsbseq r4, r1, ip, asr #30 │ │ │ │ + rsbseq r8, r1, r4, asr r3 │ │ │ │ + rsbseq r4, r1, r0, lsr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ umulllt r4, sp, ip, r9 │ │ │ │ ldrbtmi r4, [r9], #-2972 @ 0xfffff464 │ │ │ │ stmiapl fp, {r1, r2, r4, r8, sl, fp, ip, pc}^ │ │ │ │ @@ -203352,25 +203352,25 @@ │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ stc2 7, cr15, [r8], {62} @ 0x3e │ │ │ │ movwcs lr, #14085 @ 0x3705 │ │ │ │ @ instruction: 0xf738e737 │ │ │ │ svclt 0x0000e912 │ │ │ │ ldrshteq r5, [ip], #-82 @ 0xffffffae │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r1, r8, lsl #5 │ │ │ │ - rsbseq r4, r1, r4, ror #28 │ │ │ │ - rsbseq r8, r1, r0, ror r2 │ │ │ │ - rsbseq r4, r1, ip, asr #28 │ │ │ │ + @ instruction: 0x00718290 │ │ │ │ + rsbseq r4, r1, ip, ror #28 │ │ │ │ + rsbseq r8, r1, r8, ror r2 │ │ │ │ + rsbseq r4, r1, r4, asr lr │ │ │ │ rsbseq r5, ip, r6, ror #10 │ │ │ │ - rsbseq r8, r1, sl, ror #3 │ │ │ │ - rsbseq r4, r1, r6, asr #27 │ │ │ │ - rsbseq r8, r1, r0, lsl r1 │ │ │ │ - rsbseq r4, r1, ip, ror #25 │ │ │ │ - @ instruction: 0x00718096 │ │ │ │ - rsbseq r4, r1, r2, ror ip │ │ │ │ + ldrshteq r8, [r1], #-18 @ 0xffffffee │ │ │ │ + rsbseq r4, r1, lr, asr #27 │ │ │ │ + rsbseq r8, r1, r8, lsl r1 │ │ │ │ + ldrshteq r4, [r1], #-196 @ 0xffffff3c │ │ │ │ + @ instruction: 0x0071809e │ │ │ │ + rsbseq r4, r1, sl, ror ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strpl pc, [ip, #-2271]! @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ strmi r4, [r7], -ip, lsr #10 │ │ │ │ @@ -203701,35 +203701,35 @@ │ │ │ │ ldrbmi r9, [sp], -r6, lsl #22 │ │ │ │ str r9, [pc], r7, lsl #18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe730aeb7 │ │ │ │ mrc 7, 2, APSR_nzcv, cr6, cr7, {1} │ │ │ │ rsbseq r5, ip, r4, lsr r3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r7, r1, r2, asr #31 │ │ │ │ - @ instruction: 0x00714b9c │ │ │ │ - rsbseq r7, r1, r6, lsr #31 │ │ │ │ - rsbseq r4, r1, r0, lsl #23 │ │ │ │ + rsbseq r7, r1, sl, asr #31 │ │ │ │ + rsbseq r4, r1, r4, lsr #23 │ │ │ │ + rsbseq r7, r1, lr, lsr #31 │ │ │ │ + rsbseq r4, r1, r8, lsl #23 │ │ │ │ @ instruction: 0x007c5296 │ │ │ │ - ldrhteq r7, [r1], #-238 @ 0xffffff12 │ │ │ │ - @ instruction: 0x00714a9a │ │ │ │ - rsbseq r7, r1, r6, lsl #26 │ │ │ │ - rsbseq r4, r1, r2, ror #17 │ │ │ │ - @ instruction: 0x00717c9a │ │ │ │ - rsbseq r4, r1, r6, ror r8 │ │ │ │ - rsbseq r7, r1, r2, lsl #25 │ │ │ │ - rsbseq r4, r1, lr, asr r8 │ │ │ │ - rsbseq r7, r1, r6, lsl #24 │ │ │ │ - rsbseq r4, r1, r2, ror #15 │ │ │ │ - rsbseq r7, r1, sl, ror #23 │ │ │ │ - rsbseq r4, r1, r6, asr #15 │ │ │ │ - ldrsbteq r7, [r1], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r4, r1, ip, lsr #15 │ │ │ │ - ldrhteq r7, [r1], #-182 @ 0xffffff4a │ │ │ │ - @ instruction: 0x00714792 │ │ │ │ + rsbseq r7, r1, r6, asr #29 │ │ │ │ + rsbseq r4, r1, r2, lsr #21 │ │ │ │ + rsbseq r7, r1, lr, lsl #26 │ │ │ │ + rsbseq r4, r1, sl, ror #17 │ │ │ │ + rsbseq r7, r1, r2, lsr #25 │ │ │ │ + rsbseq r4, r1, lr, ror r8 │ │ │ │ + rsbseq r7, r1, sl, lsl #25 │ │ │ │ + rsbseq r4, r1, r6, ror #16 │ │ │ │ + rsbseq r7, r1, lr, lsl #24 │ │ │ │ + rsbseq r4, r1, sl, ror #15 │ │ │ │ + ldrshteq r7, [r1], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r4, r1, lr, asr #15 │ │ │ │ + ldrsbteq r7, [r1], #-184 @ 0xffffff48 │ │ │ │ + ldrhteq r4, [r1], #-116 @ 0xffffff8c │ │ │ │ + ldrhteq r7, [r1], #-190 @ 0xffffff42 │ │ │ │ + @ instruction: 0x0071479a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec30e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -203743,16 +203743,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8baf73e │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf73e4478 │ │ │ │ blls 1d8268 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbseq r7, r1, r0, ror sl │ │ │ │ - rsbseq r4, r1, ip, asr #12 │ │ │ │ + rsbseq r7, r1, r8, ror sl │ │ │ │ + rsbseq r4, r1, r4, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec30eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r9], -sl, lsl #12 │ │ │ │ blls 2c0ce0 >::_M_default_append(unsigned int)@@Base+0x3b3dc> │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @@ -203765,16 +203765,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf73e300c │ │ │ │ stmdami r5, {r0, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf948f73e │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r7, r1, r6, lsl sl │ │ │ │ - ldrshteq r4, [r1], #-82 @ 0xffffffae │ │ │ │ + rsbseq r7, r1, lr, lsl sl │ │ │ │ + ldrshteq r4, [r1], #-90 @ 0xffffffa6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ @ instruction: 0xf8df2594 │ │ │ │ @ instruction: 0x26001594 │ │ │ │ @@ -204131,102 +204131,102 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r2, #244]! @ 0xf4 │ │ │ │ @ instruction: 0x4621485b │ │ │ │ @ instruction: 0xf73d4478 │ │ │ │ strb pc, [r0, #-3693]! @ 0xfffff193 @ │ │ │ │ @ instruction: 0xffffd7b1 │ │ │ │ ldrsbteq r4, [ip], #-202 @ 0xffffff36 │ │ │ │ - ldrshteq r7, [r1], #-164 @ 0xffffff5c │ │ │ │ + ldrshteq r7, [r1], #-172 @ 0xffffff54 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r7, r1, r4, asr #21 │ │ │ │ - @ instruction: 0x0071799e │ │ │ │ - rsbseq r4, r1, r8, ror r5 │ │ │ │ + rsbseq r7, r1, ip, asr #21 │ │ │ │ + rsbseq r7, r1, r6, lsr #19 │ │ │ │ + rsbseq r4, r1, r0, lsl #11 │ │ │ │ rsbseq r4, ip, lr, lsl #25 │ │ │ │ - rsbseq r7, r1, sl, lsr r9 │ │ │ │ + rsbseq r7, r1, r2, asr #18 │ │ │ │ @ instruction: 0xffffd24d │ │ │ │ @ instruction: 0xffffdf4f │ │ │ │ @ instruction: 0xffffe8b9 │ │ │ │ @ instruction: 0xfffffe5f │ │ │ │ - rsbseq r7, r1, r2, lsr sl │ │ │ │ - rsbseq r7, r1, sl, ror #17 │ │ │ │ - rsbseq r4, r1, r4, asr #9 │ │ │ │ + rsbseq r7, r1, sl, lsr sl │ │ │ │ + ldrshteq r7, [r1], #-130 @ 0xffffff7e │ │ │ │ + rsbseq r4, r1, ip, asr #9 │ │ │ │ @ instruction: 0x00000dbd │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ @ instruction: 0xffffce1b │ │ │ │ - @ instruction: 0x0071789e │ │ │ │ - rsbseq r4, r1, r8, ror r4 │ │ │ │ - rsbseq r7, r1, r0, lsl #17 │ │ │ │ - rsbseq r4, r1, sl, asr r4 │ │ │ │ + rsbseq r7, r1, r6, lsr #17 │ │ │ │ + rsbseq r4, r1, r0, lsl #9 │ │ │ │ + rsbseq r7, r1, r8, lsl #17 │ │ │ │ + rsbseq r4, r1, r2, ror #8 │ │ │ │ @ instruction: 0xffffd0df │ │ │ │ @ instruction: 0xffffce1b │ │ │ │ - rsbseq r7, r1, sl, lsr r8 │ │ │ │ - rsbseq r4, r1, r4, lsl r4 │ │ │ │ - rsbseq r7, r1, sl, lsl r8 │ │ │ │ - ldrshteq r4, [r1], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r7, r1, r0, ror #15 │ │ │ │ - ldrhteq r4, [r1], #-58 @ 0xffffffc6 │ │ │ │ + rsbseq r7, r1, r2, asr #16 │ │ │ │ + rsbseq r4, r1, ip, lsl r4 │ │ │ │ + rsbseq r7, r1, r2, lsr #16 │ │ │ │ + rsbseq r4, r1, r4, lsl #8 │ │ │ │ + rsbseq r7, r1, r8, ror #15 │ │ │ │ + rsbseq r4, r1, r2, asr #7 │ │ │ │ @ instruction: 0xffffc445 │ │ │ │ - ldrhteq r7, [r1], #-114 @ 0xffffff8e │ │ │ │ - rsbseq r4, r1, lr, lsl #7 │ │ │ │ + ldrhteq r7, [r1], #-122 @ 0xffffff86 │ │ │ │ + @ instruction: 0x00714396 │ │ │ │ @ instruction: 0xffffcc95 │ │ │ │ - rsbseq r7, r1, r6, lsl #15 │ │ │ │ - rsbseq r4, r1, r2, ror #6 │ │ │ │ + rsbseq r7, r1, lr, lsl #15 │ │ │ │ + rsbseq r4, r1, sl, ror #6 │ │ │ │ @ instruction: 0xffffc8ad │ │ │ │ - rsbseq r7, r1, sl, asr r7 │ │ │ │ - rsbseq r4, r1, r6, lsr r3 │ │ │ │ + rsbseq r7, r1, r2, ror #14 │ │ │ │ + rsbseq r4, r1, lr, lsr r3 │ │ │ │ @ instruction: 0xffffc805 │ │ │ │ - rsbseq r7, r1, lr, lsr #14 │ │ │ │ - rsbseq r4, r1, sl, lsl #6 │ │ │ │ + rsbseq r7, r1, r6, lsr r7 │ │ │ │ + rsbseq r4, r1, r2, lsl r3 │ │ │ │ @ instruction: 0xffffc791 │ │ │ │ - rsbseq r7, r1, r2, lsl #14 │ │ │ │ - ldrsbteq r4, [r1], #-46 @ 0xffffffd2 │ │ │ │ + rsbseq r7, r1, sl, lsl #14 │ │ │ │ + rsbseq r4, r1, r6, ror #5 │ │ │ │ @ instruction: 0xffffadc1 │ │ │ │ - ldrsbteq r7, [r1], #-102 @ 0xffffff9a │ │ │ │ - ldrhteq r4, [r1], #-34 @ 0xffffffde │ │ │ │ + ldrsbteq r7, [r1], #-110 @ 0xffffff92 │ │ │ │ + ldrhteq r4, [r1], #-42 @ 0xffffffd6 │ │ │ │ @ instruction: 0xffffc63d │ │ │ │ - rsbseq r7, r1, r6, lsr #13 │ │ │ │ - rsbseq r4, r1, r2, lsl #5 │ │ │ │ + rsbseq r7, r1, lr, lsr #13 │ │ │ │ + rsbseq r4, r1, sl, lsl #5 │ │ │ │ @ instruction: 0xfffff02d │ │ │ │ - rsbseq r7, r1, sl, ror r6 │ │ │ │ - rsbseq r4, r1, r6, asr r2 │ │ │ │ + rsbseq r7, r1, r2, lsl #13 │ │ │ │ + rsbseq r4, r1, lr, asr r2 │ │ │ │ andeq r0, r0, r5, lsr #14 │ │ │ │ - rsbseq r7, r1, lr, asr #12 │ │ │ │ - rsbseq r4, r1, sl, lsr #4 │ │ │ │ + rsbseq r7, r1, r6, asr r6 │ │ │ │ + rsbseq r4, r1, r2, lsr r2 │ │ │ │ @ instruction: 0xffffe80f │ │ │ │ - rsbseq r7, r1, sl, lsl r6 │ │ │ │ - ldrshteq r4, [r1], #-22 @ 0xffffffea │ │ │ │ + rsbseq r7, r1, r2, lsr #12 │ │ │ │ + ldrshteq r4, [r1], #-30 @ 0xffffffe2 │ │ │ │ @ instruction: 0xffffc0ed │ │ │ │ - rsbseq r7, r1, lr, ror #11 │ │ │ │ - rsbseq r4, r1, sl, asr #3 │ │ │ │ + ldrshteq r7, [r1], #-86 @ 0xffffffaa │ │ │ │ + ldrsbteq r4, [r1], #-18 @ 0xffffffee │ │ │ │ @ instruction: 0xffffe461 │ │ │ │ - ldrhteq r7, [r1], #-90 @ 0xffffffa6 │ │ │ │ - @ instruction: 0x00714196 │ │ │ │ + rsbseq r7, r1, r2, asr #11 │ │ │ │ + @ instruction: 0x0071419e │ │ │ │ @ instruction: 0xffffb825 │ │ │ │ - rsbseq r7, r1, lr, lsl #11 │ │ │ │ - rsbseq r4, r1, sl, ror #2 │ │ │ │ + @ instruction: 0x00717596 │ │ │ │ + rsbseq r4, r1, r2, ror r1 │ │ │ │ @ instruction: 0xfffff267 │ │ │ │ @ instruction: 0xfffff019 │ │ │ │ - rsbseq r7, r1, ip, asr #10 │ │ │ │ - rsbseq r4, r1, r8, lsr #2 │ │ │ │ + rsbseq r7, r1, r4, asr r5 │ │ │ │ + rsbseq r4, r1, r0, lsr r1 │ │ │ │ @ instruction: 0xffffb65f │ │ │ │ - rsbseq r7, r1, r0, lsr #10 │ │ │ │ - ldrshteq r4, [r1], #-12 │ │ │ │ + rsbseq r7, r1, r8, lsr #10 │ │ │ │ + rsbseq r4, r1, r4, lsl #2 │ │ │ │ @ instruction: 0xfffffab7 │ │ │ │ - ldrshteq r7, [r1], #-68 @ 0xffffffbc │ │ │ │ - ldrsbteq r4, [r1], #-0 │ │ │ │ + ldrshteq r7, [r1], #-76 @ 0xffffffb4 │ │ │ │ + ldrsbteq r4, [r1], #-8 │ │ │ │ @ instruction: 0xffffae27 │ │ │ │ - rsbseq r7, r1, r8, asr #9 │ │ │ │ - rsbseq r4, r1, r4, lsr #1 │ │ │ │ + ldrsbteq r7, [r1], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r4, r1, ip, lsr #1 │ │ │ │ @ instruction: 0xffffadab │ │ │ │ - @ instruction: 0x0071749c │ │ │ │ - rsbseq r4, r1, r8, ror r0 │ │ │ │ - rsbseq r7, r1, r2, lsl #12 │ │ │ │ - rsbseq r7, r1, r8, asr #12 │ │ │ │ - rsbseq r7, r1, r0, ror #8 │ │ │ │ - rsbseq r4, r1, ip, lsr r0 │ │ │ │ + rsbseq r7, r1, r4, lsr #9 │ │ │ │ + rsbseq r4, r1, r0, lsl #1 │ │ │ │ + rsbseq r7, r1, sl, lsl #12 │ │ │ │ + rsbseq r7, r1, r0, asr r6 │ │ │ │ + rsbseq r7, r1, r8, ror #8 │ │ │ │ + rsbseq r4, r1, r4, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec31614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -204237,16 +204237,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf73d300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 7, cr15, [r8, #244] @ 0xf4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrhteq r7, [r1], #-38 @ 0xffffffda │ │ │ │ - @ instruction: 0x00713e92 │ │ │ │ + ldrhteq r7, [r1], #-46 @ 0xffffffd2 │ │ │ │ + @ instruction: 0x00713e9a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi fef2bebc │ │ │ │ blmi fef2bcf0 │ │ │ │ addslt r4, r1, sl, ror r4 │ │ │ │ @@ -204431,37 +204431,37 @@ │ │ │ │ @ instruction: 0xf737e786 │ │ │ │ svclt 0x0000e8aa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq r4, ip, r8, lsl #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x0071739c │ │ │ │ - rsbseq r7, r1, r4, lsl #4 │ │ │ │ - rsbseq r7, r1, r0, ror #7 │ │ │ │ - rsbseq r7, r1, r0, lsr #8 │ │ │ │ + rsbseq r7, r1, r4, lsr #7 │ │ │ │ + rsbseq r7, r1, ip, lsl #4 │ │ │ │ + rsbseq r7, r1, r8, ror #7 │ │ │ │ + rsbseq r7, r1, r8, lsr #8 │ │ │ │ rsbseq r4, ip, sl, asr #9 │ │ │ │ - @ instruction: 0x0071739e │ │ │ │ - rsbseq r7, r1, r0, lsl r1 │ │ │ │ - rsbseq r3, r1, ip, ror #25 │ │ │ │ - ldrhteq r7, [r1], #-12 │ │ │ │ - @ instruction: 0x00717292 │ │ │ │ - ldrsbteq r7, [r1], #-34 @ 0xffffffde │ │ │ │ - rsbseq r7, r1, lr, lsl #1 │ │ │ │ - rsbseq r3, r1, sl, ror #24 │ │ │ │ - rsbseq r7, r1, ip, asr #32 │ │ │ │ - rsbseq r3, r1, r8, lsr #24 │ │ │ │ - rsbseq r7, r1, lr, lsr #32 │ │ │ │ - rsbseq r3, r1, sl, lsl #24 │ │ │ │ - ldrshteq r6, [r1], #-244 @ 0xffffff0c │ │ │ │ - ldrsbteq r3, [r1], #-176 @ 0xffffff50 │ │ │ │ - rsbseq sp, r1, r8, lsl #15 │ │ │ │ - rsbseq r6, r1, sl, asr #31 │ │ │ │ - rsbseq r7, r1, ip, asr #3 │ │ │ │ - rsbseq r7, r1, r2, lsr #3 │ │ │ │ + rsbseq r7, r1, r6, lsr #7 │ │ │ │ + rsbseq r7, r1, r8, lsl r1 │ │ │ │ + ldrshteq r3, [r1], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r7, r1, r4, asr #1 │ │ │ │ + @ instruction: 0x0071729a │ │ │ │ + ldrsbteq r7, [r1], #-42 @ 0xffffffd6 │ │ │ │ + @ instruction: 0x00717096 │ │ │ │ + rsbseq r3, r1, r2, ror ip │ │ │ │ + rsbseq r7, r1, r4, asr r0 │ │ │ │ + rsbseq r3, r1, r0, lsr ip │ │ │ │ + rsbseq r7, r1, r6, lsr r0 │ │ │ │ + rsbseq r3, r1, r2, lsl ip │ │ │ │ + ldrshteq r6, [r1], #-252 @ 0xffffff04 │ │ │ │ + ldrsbteq r3, [r1], #-184 @ 0xffffff48 │ │ │ │ + @ instruction: 0x0071d790 │ │ │ │ + ldrsbteq r6, [r1], #-242 @ 0xffffff0e │ │ │ │ + ldrsbteq r7, [r1], #-20 @ 0xffffffec │ │ │ │ + rsbseq r7, r1, sl, lsr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ bmi ffbac20c │ │ │ │ @ instruction: 0x4699b09d │ │ │ │ ldrbtmi r4, [sl], #-3050 @ 0xfffff416 │ │ │ │ @@ -204696,40 +204696,40 @@ │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 298864 >::_M_default_append(unsigned int)@@Base+0x12f60> │ │ │ │ @ instruction: 0xf736e7d2 │ │ │ │ svclt 0x0000ee92 │ │ │ │ rsbseq r4, ip, sl, lsr #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq r6, [r1], #-234 @ 0xffffff16 │ │ │ │ - @ instruction: 0x00713a96 │ │ │ │ + rsbseq r6, r1, r2, asr #29 │ │ │ │ + @ instruction: 0x00713a9e │ │ │ │ rsbseq r4, ip, lr, lsr #3 │ │ │ │ - rsbseq r6, r1, r8, asr lr │ │ │ │ - ldrshteq r7, [r1], #-6 │ │ │ │ - ldrhteq r6, [r1], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r6, r1, lr, lsr #27 │ │ │ │ - rsbseq r3, r1, sl, lsl #19 │ │ │ │ - rsbseq r6, r1, lr, ror #25 │ │ │ │ - rsbseq r6, r1, sl, asr pc │ │ │ │ - rsbseq r6, r1, lr, asr #25 │ │ │ │ - rsbseq r6, r1, ip, asr pc │ │ │ │ - ldrhteq r6, [r1], #-192 @ 0xffffff40 │ │ │ │ - rsbseq r3, r1, ip, lsl #17 │ │ │ │ - @ instruction: 0x00716c94 │ │ │ │ - rsbseq r3, r1, r0, ror r8 │ │ │ │ - rsbseq r6, r1, r8, lsl #24 │ │ │ │ - rsbseq r3, r1, r4, ror #15 │ │ │ │ - rsbseq r6, r1, ip, ror #23 │ │ │ │ - rsbseq r3, r1, r6, asr #15 │ │ │ │ - rsbseq r6, r1, ip, asr #23 │ │ │ │ - rsbseq r3, r1, r6, lsr #15 │ │ │ │ - ldrhteq r6, [r1], #-176 @ 0xffffff50 │ │ │ │ - rsbseq r3, r1, sl, lsl #15 │ │ │ │ - @ instruction: 0x00716b94 │ │ │ │ - rsbseq r3, r1, lr, ror #14 │ │ │ │ + rsbseq r6, r1, r0, ror #28 │ │ │ │ + ldrshteq r7, [r1], #-14 │ │ │ │ + rsbseq r6, r1, r0, asr #27 │ │ │ │ + ldrhteq r6, [r1], #-214 @ 0xffffff2a │ │ │ │ + @ instruction: 0x00713992 │ │ │ │ + ldrshteq r6, [r1], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r6, r1, r2, ror #30 │ │ │ │ + ldrsbteq r6, [r1], #-198 @ 0xffffff3a │ │ │ │ + rsbseq r6, r1, r4, ror #30 │ │ │ │ + ldrhteq r6, [r1], #-200 @ 0xffffff38 │ │ │ │ + @ instruction: 0x00713894 │ │ │ │ + @ instruction: 0x00716c9c │ │ │ │ + rsbseq r3, r1, r8, ror r8 │ │ │ │ + rsbseq r6, r1, r0, lsl ip │ │ │ │ + rsbseq r3, r1, ip, ror #15 │ │ │ │ + ldrshteq r6, [r1], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r3, r1, lr, asr #15 │ │ │ │ + ldrsbteq r6, [r1], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r3, r1, lr, lsr #15 │ │ │ │ + ldrhteq r6, [r1], #-184 @ 0xffffff48 │ │ │ │ + @ instruction: 0x00713792 │ │ │ │ + @ instruction: 0x00716b9c │ │ │ │ + rsbseq r3, r1, r6, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4698b099 │ │ │ │ @ instruction: 0x46074b99 │ │ │ │ tstcs r1, sp, asr #19 │ │ │ │ @@ -204883,30 +204883,30 @@ │ │ │ │ @ instruction: 0xf04f4815 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf890f73d │ │ │ │ @ instruction: 0xf736e7ee │ │ │ │ svclt 0x0000ed1c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrshteq r3, [ip], #-212 @ 0xffffff2c │ │ │ │ - ldrshteq r6, [r1], #-182 @ 0xffffff4a │ │ │ │ + ldrshteq r6, [r1], #-190 @ 0xffffff42 │ │ │ │ rsbseq r3, ip, r8, lsr sp │ │ │ │ - rsbseq r6, r1, r4, ror #19 │ │ │ │ - rsbseq r6, r1, r4, ror #18 │ │ │ │ - rsbseq r6, r1, r8, asr r9 │ │ │ │ - rsbseq r3, r1, r4, lsr r5 │ │ │ │ - rsbseq r6, r1, r6, lsr #18 │ │ │ │ - rsbseq r3, r1, r2, lsl #10 │ │ │ │ - rsbseq r6, r1, r8, lsl #18 │ │ │ │ - rsbseq r3, r1, r4, ror #9 │ │ │ │ - rsbseq r6, r1, r4, ror #17 │ │ │ │ - rsbseq r6, r1, lr, lsr #23 │ │ │ │ - rsbseq r6, r1, r8, asr #17 │ │ │ │ - rsbseq r3, r1, r2, lsr #9 │ │ │ │ - rsbseq r6, r1, r8, lsr #17 │ │ │ │ - rsbseq r3, r1, r2, lsl #9 │ │ │ │ + rsbseq r6, r1, ip, ror #19 │ │ │ │ + rsbseq r6, r1, ip, ror #18 │ │ │ │ + rsbseq r6, r1, r0, ror #18 │ │ │ │ + rsbseq r3, r1, ip, lsr r5 │ │ │ │ + rsbseq r6, r1, lr, lsr #18 │ │ │ │ + rsbseq r3, r1, sl, lsl #10 │ │ │ │ + rsbseq r6, r1, r0, lsl r9 │ │ │ │ + rsbseq r3, r1, ip, ror #9 │ │ │ │ + rsbseq r6, r1, ip, ror #17 │ │ │ │ + ldrhteq r6, [r1], #-182 @ 0xffffff4a │ │ │ │ + ldrsbteq r6, [r1], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r3, r1, sl, lsr #9 │ │ │ │ + ldrhteq r6, [r1], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r3, r1, sl, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec320b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3090 @ 0xfffff3ee │ │ │ │ strls r9, [r1], #-3091 @ 0xfffff3ed │ │ │ │ @@ -204927,43 +204927,43 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff7af73c │ │ │ │ stmdbls pc, {r0, r2, fp, lr} @ │ │ │ │ @ instruction: 0xf73d4478 │ │ │ │ blls 4d8fe8 │ │ │ │ andslt r4, r0, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq r6, [r1], #-112 @ 0xffffff90 │ │ │ │ - rsbseq r3, r1, ip, asr #7 │ │ │ │ + ldrshteq r6, [r1], #-120 @ 0xffffff88 │ │ │ │ + ldrsbteq r3, [r1], #-52 @ 0xffffffcc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3212c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2312 @ 0xfffff6f8 │ │ │ │ @ instruction: 0xf57af03e │ │ │ │ blx d17bc6 │ │ │ │ teqlt r8, r0, asr #16 │ │ │ │ ldrdne pc, [r8, -r4]! │ │ │ │ vcvtn.s16.f16 d3, d1 │ │ │ │ stmdacc r0, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r6, r1, r6, ror #17 │ │ │ │ + rsbseq r6, r1, lr, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec32164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2311 @ 0xfffff6f9 │ │ │ │ pld [lr, #-62] @ 0xffffffc2 │ │ │ │ blx 617bfe │ │ │ │ teqlt r0, r0, asr #16 │ │ │ │ ldrdne pc, [r8, -r4]! │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ vcvtn.s16.f16 d3, d1 │ │ │ │ ldclt 12, cr11, [r0, #-804] @ 0xfffffcdc │ │ │ │ - rsbseq r6, r1, lr, lsr #17 │ │ │ │ + ldrhteq r6, [r1], #-134 @ 0xffffff7a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec32198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d1, d12 │ │ │ │ stmdbmi sl, {r0, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7374479 │ │ │ │ @@ -204972,17 +204972,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x61aff640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff1cf73c │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xffd8f73c │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r6, r1, r4, ror r8 │ │ │ │ - rsbseq r6, r1, r4, lsr r7 │ │ │ │ - ldrshteq r6, [r1], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r6, r1, ip, ror r8 │ │ │ │ + rsbseq r6, r1, ip, lsr r7 │ │ │ │ + rsbseq r6, r1, r6, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec321e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r6, [ip], -r8, asr #17 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ blx ff417c7c │ │ │ │ @@ -204998,17 +204998,17 @@ │ │ │ │ bicvs pc, r8, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 7, pc, cr10, cr12, {1} @ │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xffa6f73c │ │ │ │ andeq pc, r8, pc, rrx │ │ │ │ svclt 0x0000e7ef │ │ │ │ - rsbseq r6, r1, r2, lsr #16 │ │ │ │ - ldrsbteq r6, [r1], #-96 @ 0xffffffa0 │ │ │ │ - @ instruction: 0x0071699a │ │ │ │ + rsbseq r6, r1, sl, lsr #16 │ │ │ │ + ldrsbteq r6, [r1], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r6, r1, r2, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3224c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d1, d12 │ │ │ │ stmdbmi fp, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7374479 │ │ │ │ @@ -205018,17 +205018,17 @@ │ │ │ │ mvnvs pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 6, pc, cr2, cr12, {1} @ │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xff7ef73c │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r6, r1, r0, asr #15 │ │ │ │ - rsbseq r6, r1, r0, lsl #13 │ │ │ │ - rsbseq r6, r1, sl, asr #18 │ │ │ │ + rsbseq r6, r1, r8, asr #15 │ │ │ │ + rsbseq r6, r1, r8, lsl #13 │ │ │ │ + rsbseq r6, r1, r2, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3229c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u32 d4, d1, d12 │ │ │ │ ldmdbmi r3, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7374479 │ │ │ │ @@ -205046,17 +205046,17 @@ │ │ │ │ @ instruction: 0xf6404807 │ │ │ │ ldrbtmi r6, [r8], #-508 @ 0xfffffe04 │ │ │ │ @ instruction: 0xf73c300c │ │ │ │ stmdami r5, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf73c4478 │ │ │ │ andcs pc, r0, r5, asr #30 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r6, r1, r0, ror r7 │ │ │ │ - rsbseq r6, r1, lr, lsl #12 │ │ │ │ - ldrsbteq r6, [r1], #-136 @ 0xffffff78 │ │ │ │ + rsbseq r6, r1, r8, ror r7 │ │ │ │ + rsbseq r6, r1, r6, lsl r6 │ │ │ │ + rsbseq r6, r1, r0, ror #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec3230c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r6, [pc], -r0, asr #17 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ blx f17da4 │ │ │ │ @@ -205079,17 +205079,17 @@ │ │ │ │ stmdami r7, {r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ tstpvc r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 2, pc, cr6, cr12, {1} @ │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xff02f73c │ │ │ │ ldcllt 0, cr2, [r8] │ │ │ │ - ldrshteq r6, [r1], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r6, r1, r8, lsl #11 │ │ │ │ - rsbseq r6, r1, r2, asr r8 │ │ │ │ + rsbseq r6, r1, r2, lsl #14 │ │ │ │ + @ instruction: 0x00716590 │ │ │ │ + rsbseq r6, r1, sl, asr r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ vmla.i8 d22, d8, d10 │ │ │ │ vmull.s8 q10, d14, d3 │ │ │ │ ldrblt r2, [r0, #3092]! @ 0xc14 │ │ │ │ cdpcs 6, 1, cr15, cr12, cr9, {2} │ │ │ │ cdpcc 2, 7, cr15, cr14, cr13, {6} │ │ │ │ @@ -205162,16 +205162,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf73c300c │ │ │ │ stmdami r5, {r0, r1, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mrc2 7, 2, pc, cr14, cr12, {1} │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbseq r6, r1, lr, lsr r7 │ │ │ │ - rsbseq r3, r1, lr, lsl r0 │ │ │ │ + rsbseq r6, r1, r6, asr #14 │ │ │ │ + rsbseq r3, r1, r6, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec324d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ vshr.u8 , q14, #8 │ │ │ │ @ instruction: 0xf9919901 │ │ │ │ @@ -205210,18 +205210,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf73c300c │ │ │ │ stmdami r7, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 7, cr15, [lr, #240]! @ 0xf0 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrsbteq r6, [r1], #-104 @ 0xffffff98 │ │ │ │ - ldrhteq r2, [r1], #-248 @ 0xffffff08 │ │ │ │ - rsbseq r6, r1, lr, ror r6 │ │ │ │ - rsbseq r2, r1, lr, asr pc │ │ │ │ + rsbseq r6, r1, r0, ror #13 │ │ │ │ + rsbseq r2, r1, r0, asr #31 │ │ │ │ + rsbseq r6, r1, r6, lsl #13 │ │ │ │ + rsbseq r2, r1, r6, ror #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r6, [sp], -ip, lsl #18 │ │ │ │ umulllt r4, r6, r0, r6 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @@ -205335,22 +205335,22 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcrr2 7, 3, pc, sl, cr12 @ │ │ │ │ stmdbls r5, {r0, r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf73c4478 │ │ │ │ blls 25a988 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldrhteq r6, [r1], #-94 @ 0xffffffa2 │ │ │ │ - @ instruction: 0x00712e9e │ │ │ │ - rsbseq r6, r1, ip, lsr #10 │ │ │ │ - rsbseq r2, r1, ip, lsl #28 │ │ │ │ - rsbseq r6, r1, sl, lsr #9 │ │ │ │ - rsbseq r2, r1, sl, lsl #27 │ │ │ │ - rsbseq r6, r1, ip, lsl #9 │ │ │ │ - rsbseq r2, r1, ip, ror #26 │ │ │ │ + rsbseq r6, r1, r6, asr #11 │ │ │ │ + rsbseq r2, r1, r6, lsr #29 │ │ │ │ + rsbseq r6, r1, r4, lsr r5 │ │ │ │ + rsbseq r2, r1, r4, lsl lr │ │ │ │ + ldrhteq r6, [r1], #-66 @ 0xffffffbe │ │ │ │ + @ instruction: 0x00712d92 │ │ │ │ + @ instruction: 0x00716494 │ │ │ │ + rsbseq r2, r1, r4, ror sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 196a5c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strpl pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb091 │ │ │ │ @@ -205479,15 +205479,15 @@ │ │ │ │ strmi r4, [sl], r1, lsl #13 │ │ │ │ ldrb r9, [r5, r9, lsl #8] │ │ │ │ ldc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ ldmmi r0, {r0, r1, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0x61b4f44f │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 8994b2 │ │ │ │ + blx 8994b2 │ │ │ │ strtmi r4, [r1], -sp, asr #17 │ │ │ │ @ instruction: 0xf73c4478 │ │ │ │ bmi ff41a730 │ │ │ │ ldrbtmi r4, [sl], #-3012 @ 0xfffff43c │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -205681,49 +205681,49 @@ │ │ │ │ @ instruction: 0xf73c4478 │ │ │ │ sbfx pc, r7, #20, #6 │ │ │ │ mcr 7, 7, pc, cr2, cr5, {1} @ │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ rsbseq r3, ip, r0, asr #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r6, r1, r0, lsr r3 │ │ │ │ - rsbseq r2, r1, lr, lsl #24 │ │ │ │ - rsbseq r6, r1, r8, ror #5 │ │ │ │ - rsbseq r2, r1, r8, asr #23 │ │ │ │ - rsbseq r6, r1, r4, lsr r2 │ │ │ │ - rsbseq r2, r1, r4, lsl fp │ │ │ │ + rsbseq r6, r1, r8, lsr r3 │ │ │ │ + rsbseq r2, r1, r6, lsl ip │ │ │ │ + ldrshteq r6, [r1], #-32 @ 0xffffffe0 │ │ │ │ + ldrsbteq r2, [r1], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r6, r1, ip, lsr r2 │ │ │ │ + rsbseq r2, r1, ip, lsl fp │ │ │ │ rsbseq r3, ip, lr, lsr #4 │ │ │ │ - ldrshteq r6, [r1], #-26 @ 0xffffffe6 │ │ │ │ - ldrsbteq r2, [r1], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r6, r1, r2, asr #2 │ │ │ │ - rsbseq r2, r1, r2, lsr #20 │ │ │ │ - ldrshteq r6, [r1], #-6 │ │ │ │ - ldrsbteq r2, [r1], #-150 @ 0xffffff6a │ │ │ │ - ldrhteq r6, [r1], #-8 │ │ │ │ - @ instruction: 0x00712998 │ │ │ │ - @ instruction: 0x0071609e │ │ │ │ - rsbseq r2, r1, lr, ror r9 │ │ │ │ - rsbseq r6, r1, r0, ror r0 │ │ │ │ - rsbseq r2, r1, r0, asr r9 │ │ │ │ - rsbseq r6, r1, r6, asr r0 │ │ │ │ - rsbseq r2, r1, r6, lsr r9 │ │ │ │ - rsbseq r5, r1, r2, ror #31 │ │ │ │ - rsbseq r2, r1, r2, asr #17 │ │ │ │ - rsbseq r5, r1, sl, asr #31 │ │ │ │ - rsbseq r2, r1, sl, lsr #17 │ │ │ │ - rsbseq r5, r1, r8, lsr #31 │ │ │ │ - rsbseq r2, r1, r8, lsl #17 │ │ │ │ - rsbseq r5, r1, lr, lsl #31 │ │ │ │ - rsbseq r2, r1, lr, ror #16 │ │ │ │ - rsbseq r5, r1, r4, ror pc │ │ │ │ - rsbseq r2, r1, r4, asr r8 │ │ │ │ - rsbseq r5, r1, sl, asr #30 │ │ │ │ - rsbseq r2, r1, sl, lsr #16 │ │ │ │ - rsbseq r5, r1, r0, lsr pc │ │ │ │ - rsbseq r2, r1, r0, lsl r8 │ │ │ │ + rsbseq r6, r1, r2, lsl #4 │ │ │ │ + rsbseq r2, r1, r2, ror #21 │ │ │ │ + rsbseq r6, r1, sl, asr #2 │ │ │ │ + rsbseq r2, r1, sl, lsr #20 │ │ │ │ + ldrshteq r6, [r1], #-14 │ │ │ │ + ldrsbteq r2, [r1], #-158 @ 0xffffff62 │ │ │ │ + rsbseq r6, r1, r0, asr #1 │ │ │ │ + rsbseq r2, r1, r0, lsr #19 │ │ │ │ + rsbseq r6, r1, r6, lsr #1 │ │ │ │ + rsbseq r2, r1, r6, lsl #19 │ │ │ │ + rsbseq r6, r1, r8, ror r0 │ │ │ │ + rsbseq r2, r1, r8, asr r9 │ │ │ │ + rsbseq r6, r1, lr, asr r0 │ │ │ │ + rsbseq r2, r1, lr, lsr r9 │ │ │ │ + rsbseq r5, r1, sl, ror #31 │ │ │ │ + rsbseq r2, r1, sl, asr #17 │ │ │ │ + ldrsbteq r5, [r1], #-242 @ 0xffffff0e │ │ │ │ + ldrhteq r2, [r1], #-130 @ 0xffffff7e │ │ │ │ + ldrhteq r5, [r1], #-240 @ 0xffffff10 │ │ │ │ + @ instruction: 0x00712890 │ │ │ │ + @ instruction: 0x00715f96 │ │ │ │ + rsbseq r2, r1, r6, ror r8 │ │ │ │ + rsbseq r5, r1, ip, ror pc │ │ │ │ + rsbseq r2, r1, ip, asr r8 │ │ │ │ + rsbseq r5, r1, r2, asr pc │ │ │ │ + rsbseq r2, r1, r2, lsr r8 │ │ │ │ + rsbseq r5, r1, r8, lsr pc │ │ │ │ + rsbseq r2, r1, r8, lsl r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2606 @ 0xfffff5d2 │ │ │ │ ldrbtmi r9, [sl], #-2841 @ 0xfffff4e7 │ │ │ │ @@ -205770,16 +205770,16 @@ │ │ │ │ strb r6, [fp, sl]! │ │ │ │ andcs r9, sl, #8, 22 @ 0x2000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldrb r2, [r5, r3, lsl #4]! │ │ │ │ mcr 7, 1, pc, cr12, cr5, {1} @ │ │ │ │ rsbseq r2, ip, r2, ror lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrshteq r5, [r1], #-216 @ 0xffffff28 │ │ │ │ - ldrsbteq r2, [r1], #-104 @ 0xffffff98 │ │ │ │ + rsbseq r5, r1, r0, lsl #28 │ │ │ │ + rsbseq r2, r1, r0, ror #13 │ │ │ │ ldrshteq r2, [ip], #-208 @ 0xffffff30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [ip], -r7, lsl #1 │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ @@ -205817,16 +205817,16 @@ │ │ │ │ ldrbmi pc, [r8], -r9, asr #18 @ │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ sbcle r0, fp, #4096 @ 0x1000 │ │ │ │ bleq 157e38 │ │ │ │ andlt r4, r7, r8, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq r5, r1, r4, lsl sp │ │ │ │ - ldrshteq r2, [r1], #-84 @ 0xffffffac │ │ │ │ + rsbseq r5, r1, ip, lsl sp │ │ │ │ + ldrshteq r2, [r1], #-92 @ 0xffffffa4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec32f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r6, ip, lsl #13 │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @@ -205885,22 +205885,22 @@ │ │ │ │ stmdami ip, {r0, r1, r2, r7, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xfffcf73b │ │ │ │ stmdbls r5, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf73c4478 │ │ │ │ blls 25a0ec │ │ │ │ svclt 0x0000e7d5 │ │ │ │ - @ instruction: 0x00715c96 │ │ │ │ - rsbseq r2, r1, r6, ror r5 │ │ │ │ - rsbseq r5, r1, r2, asr #24 │ │ │ │ - rsbseq r2, r1, r2, lsr #10 │ │ │ │ - rsbseq r5, r1, r6, lsr #24 │ │ │ │ - rsbseq r2, r1, r6, lsl #10 │ │ │ │ - ldrshteq r5, [r1], #-176 @ 0xffffff50 │ │ │ │ - ldrsbteq r2, [r1], #-64 @ 0xffffffc0 │ │ │ │ + @ instruction: 0x00715c9e │ │ │ │ + rsbseq r2, r1, lr, ror r5 │ │ │ │ + rsbseq r5, r1, sl, asr #24 │ │ │ │ + rsbseq r2, r1, sl, lsr #10 │ │ │ │ + rsbseq r5, r1, lr, lsr #24 │ │ │ │ + rsbseq r2, r1, lr, lsl #10 │ │ │ │ + ldrshteq r5, [r1], #-184 @ 0xffffff48 │ │ │ │ + ldrsbteq r2, [r1], #-72 @ 0xffffffb8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4d76 │ │ │ │ ldrmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x4698447d │ │ │ │ @@ -206016,25 +206016,25 @@ │ │ │ │ strtmi r4, [r9], -pc, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 7, 7, pc, cr6, cr11, {1} │ │ │ │ @ instruction: 0xf04f480d │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffb0f73b │ │ │ │ svclt 0x0000e7ef │ │ │ │ - ldrhteq r5, [r1], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r5, r1, sl, lsl #22 │ │ │ │ - rsbseq r2, r1, sl, ror #7 │ │ │ │ - rsbseq r5, r1, r2, asr #20 │ │ │ │ - rsbseq r2, r1, r2, lsr #6 │ │ │ │ - rsbseq r5, r1, r2, lsr #20 │ │ │ │ - rsbseq r2, r1, r2, lsl #6 │ │ │ │ - rsbseq r5, r1, r2, lsl #20 │ │ │ │ - rsbseq r2, r1, r0, ror #5 │ │ │ │ - rsbseq r5, r1, r4, ror #19 │ │ │ │ - rsbseq r2, r1, r2, asr #5 │ │ │ │ + rsbseq r5, r1, r4, asr #23 │ │ │ │ + rsbseq r5, r1, r2, lsl fp │ │ │ │ + ldrshteq r2, [r1], #-50 @ 0xffffffce │ │ │ │ + rsbseq r5, r1, sl, asr #20 │ │ │ │ + rsbseq r2, r1, sl, lsr #6 │ │ │ │ + rsbseq r5, r1, sl, lsr #20 │ │ │ │ + rsbseq r2, r1, sl, lsl #6 │ │ │ │ + rsbseq r5, r1, sl, lsl #20 │ │ │ │ + rsbseq r2, r1, r8, ror #5 │ │ │ │ + rsbseq r5, r1, ip, ror #19 │ │ │ │ + rsbseq r2, r1, sl, asr #5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi e2d8b4 │ │ │ │ blmi e2dac4 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -206087,19 +206087,19 @@ │ │ │ │ mcr2 7, 3, pc, cr12, cr11, {1} @ │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf73b4478 │ │ │ │ ldr pc, [r7, r7, lsr #30]! │ │ │ │ bl fed99e08 │ │ │ │ @ instruction: 0x007c2998 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r5, r1, lr, asr r9 │ │ │ │ - rsbseq r2, r1, lr, lsr r2 │ │ │ │ + rsbseq r5, r1, r6, ror #18 │ │ │ │ + rsbseq r2, r1, r6, asr #4 │ │ │ │ rsbseq r2, ip, r8, asr r9 │ │ │ │ - ldrsbteq r5, [r1], #-128 @ 0xffffff80 │ │ │ │ - ldrhteq r2, [r1], #-16 │ │ │ │ + ldrsbteq r5, [r1], #-136 @ 0xffffff78 │ │ │ │ + ldrhteq r2, [r1], #-24 @ 0xffffffe8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, sp, lsl #18 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x460a4692 │ │ │ │ @@ -206212,26 +206212,26 @@ │ │ │ │ vtst.8 d20, d0, d0 │ │ │ │ ldrbtmi r2, [r8], #-313 @ 0xfffffec7 │ │ │ │ @ instruction: 0xf73b300c │ │ │ │ stmdami lr, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 7, 1, pc, cr8, cr11, {1} @ │ │ │ │ svclt 0x0000e76e │ │ │ │ - ldrsbteq r5, [r1], #-112 @ 0xffffff90 │ │ │ │ - ldrhteq r2, [r1], #-6 │ │ │ │ - @ instruction: 0x0071579a │ │ │ │ - rsbseq r2, r1, sl, ror r0 │ │ │ │ - rsbseq r5, r1, sl, asr r7 │ │ │ │ - rsbseq r2, r1, sl, lsr r0 │ │ │ │ - rsbseq r5, r1, r6, lsr #14 │ │ │ │ - rsbseq r2, r1, r6 │ │ │ │ - rsbseq r5, r1, ip, lsl #14 │ │ │ │ - rsbseq r1, r1, ip, ror #31 │ │ │ │ - ldrsbteq r5, [r1], #-98 @ 0xffffff9e │ │ │ │ - ldrhteq r1, [r1], #-242 @ 0xffffff0e │ │ │ │ + ldrsbteq r5, [r1], #-120 @ 0xffffff88 │ │ │ │ + ldrhteq r2, [r1], #-14 │ │ │ │ + rsbseq r5, r1, r2, lsr #15 │ │ │ │ + rsbseq r2, r1, r2, lsl #1 │ │ │ │ + rsbseq r5, r1, r2, ror #14 │ │ │ │ + rsbseq r2, r1, r2, asr #32 │ │ │ │ + rsbseq r5, r1, lr, lsr #14 │ │ │ │ + rsbseq r2, r1, lr │ │ │ │ + rsbseq r5, r1, r4, lsl r7 │ │ │ │ + ldrshteq r1, [r1], #-244 @ 0xffffff0c │ │ │ │ + ldrsbteq r5, [r1], #-106 @ 0xffffff96 │ │ │ │ + ldrhteq r1, [r1], #-250 @ 0xffffff06 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec33568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fd0 │ │ │ │ addlt r3, r7, sp, asr r0 │ │ │ │ strmi r6, [pc], -sp, lsl #18 │ │ │ │ andls r4, r5, #6291456 @ 0x600000 │ │ │ │ @@ -206364,28 +206364,28 @@ │ │ │ │ vst4.8 {d16-d19}, [pc], ip │ │ │ │ @ instruction: 0xf04f71f9 │ │ │ │ @ instruction: 0xf73b34ff │ │ │ │ @ instruction: 0xf04ffc3d │ │ │ │ @ instruction: 0x462831ff │ │ │ │ ldc2l 7, cr15, [r8], #236 @ 0xec │ │ │ │ svclt 0x0000e772 │ │ │ │ - rsbseq r5, r1, r6, asr #11 │ │ │ │ - rsbseq r1, r1, r6, lsr #29 │ │ │ │ - rsbseq pc, r0, r2, asr #20 │ │ │ │ - rsbseq r5, r1, sl, ror r5 │ │ │ │ - rsbseq r5, r1, sl, lsr r5 │ │ │ │ - rsbseq r1, r1, sl, lsl lr │ │ │ │ - rsbseq r5, r1, ip, lsl r5 │ │ │ │ - ldrshteq r1, [r1], #-220 @ 0xffffff24 │ │ │ │ - ldrshteq r5, [r1], #-78 @ 0xffffffb2 │ │ │ │ - ldrsbteq r1, [r1], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r5, r1, r4, ror #9 │ │ │ │ - rsbseq r1, r1, sl, asr #27 │ │ │ │ - @ instruction: 0x00715490 │ │ │ │ - rsbseq r1, r1, r6, ror sp │ │ │ │ + rsbseq r5, r1, lr, asr #11 │ │ │ │ + rsbseq r1, r1, lr, lsr #29 │ │ │ │ + rsbseq pc, r0, sl, asr #20 │ │ │ │ + rsbseq r5, r1, r2, lsl #11 │ │ │ │ + rsbseq r5, r1, r2, asr #10 │ │ │ │ + rsbseq r1, r1, r2, lsr #28 │ │ │ │ + rsbseq r5, r1, r4, lsr #10 │ │ │ │ + rsbseq r1, r1, r4, lsl #28 │ │ │ │ + rsbseq r5, r1, r6, lsl #10 │ │ │ │ + rsbseq r1, r1, r6, ror #27 │ │ │ │ + rsbseq r5, r1, ip, ror #9 │ │ │ │ + ldrsbteq r1, [r1], #-210 @ 0xffffff2e │ │ │ │ + @ instruction: 0x00715498 │ │ │ │ + rsbseq r1, r1, lr, ror sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 197a88 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq b1a90c │ │ │ │ stcmi 2, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ @ instruction: 0xf8df468b │ │ │ │ @@ -206652,27 +206652,27 @@ │ │ │ │ addeq lr, r2, r0, lsl #22 │ │ │ │ fstmiaxeq r2, {d30} @ Deprecated │ │ │ │ svclt 0x0000e03f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r2, ip, lr, lsl #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r5, r1, r4, ror r3 │ │ │ │ - rsbseq r5, r1, lr, lsl #6 │ │ │ │ - rsbseq r5, r1, r4, lsl #6 │ │ │ │ - rsbseq r5, r1, lr, lsl #3 │ │ │ │ + rsbseq r5, r1, ip, ror r3 │ │ │ │ + rsbseq r5, r1, r6, lsl r3 │ │ │ │ + rsbseq r5, r1, ip, lsl #6 │ │ │ │ + @ instruction: 0x00715196 │ │ │ │ rsbseq r2, ip, sl, lsr #2 │ │ │ │ - ldrshteq r5, [r1], #-2 │ │ │ │ - ldrsbteq r1, [r1], #-146 @ 0xffffff6e │ │ │ │ - rsbseq r5, r1, r6, asr #1 │ │ │ │ - rsbseq r1, r1, r6, lsr #19 │ │ │ │ - rsbseq r5, r1, ip, lsr r0 │ │ │ │ - rsbseq r1, r1, ip, lsl r9 │ │ │ │ - rsbseq r5, r1, r0, lsr #32 │ │ │ │ - rsbseq r1, r1, r0, lsl #18 │ │ │ │ + ldrshteq r5, [r1], #-10 │ │ │ │ + ldrsbteq r1, [r1], #-154 @ 0xffffff66 │ │ │ │ + rsbseq r5, r1, lr, asr #1 │ │ │ │ + rsbseq r1, r1, lr, lsr #19 │ │ │ │ + rsbseq r5, r1, r4, asr #32 │ │ │ │ + rsbseq r1, r1, r4, lsr #18 │ │ │ │ + rsbseq r5, r1, r8, lsr #32 │ │ │ │ + rsbseq r1, r1, r8, lsl #18 │ │ │ │ blvc 918094 │ │ │ │ blvc ff118524 │ │ │ │ blx 518618 │ │ │ │ vldr d13, [r2, #132] @ 0x84 │ │ │ │ @ instruction: 0xeeb47b22 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ ldmdale sl, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -207014,63 +207014,63 @@ │ │ │ │ blls 7961f8 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ bls 688598 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ bls 635000 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ ldrb r6, [r1, #-19]! @ 0xffffffed │ │ │ │ - rsbseq r4, r1, ip, asr pc │ │ │ │ - ldrhteq r4, [r1], #-234 @ 0xffffff16 │ │ │ │ - @ instruction: 0x00711798 │ │ │ │ - rsbseq r4, r1, lr, lsr #29 │ │ │ │ - ldrshteq r4, [r1], #-218 @ 0xffffff26 │ │ │ │ - rsbseq sp, r5, r0, asr #22 │ │ │ │ - ldrsbteq r4, [r1], #-202 @ 0xffffff36 │ │ │ │ - ldrhteq r1, [r1], #-90 @ 0xffffffa6 │ │ │ │ - ldrhteq r4, [r1], #-198 @ 0xffffff3a │ │ │ │ - @ instruction: 0x00711596 │ │ │ │ - @ instruction: 0x00714c9a │ │ │ │ - rsbseq r1, r1, sl, ror r5 │ │ │ │ - rsbseq r4, r1, r0, lsl #25 │ │ │ │ - rsbseq r1, r1, lr, asr r5 │ │ │ │ - rsbseq r4, r1, r0, ror #24 │ │ │ │ - rsbseq r1, r1, lr, lsr r5 │ │ │ │ - rsbseq r4, r1, r2, asr #24 │ │ │ │ - rsbseq r1, r1, r2, lsr #10 │ │ │ │ - rsbseq r4, r1, r6, lsr #24 │ │ │ │ - rsbseq r1, r1, r6, lsl #10 │ │ │ │ - rsbseq r4, r1, r8, lsl #24 │ │ │ │ - rsbseq r1, r1, r8, ror #9 │ │ │ │ - rsbseq r4, r1, r0, ror #23 │ │ │ │ - rsbseq r1, r1, r0, asr #9 │ │ │ │ - rsbseq r4, r1, r8, asr #23 │ │ │ │ - rsbseq r1, r1, r6, lsr #9 │ │ │ │ - rsbseq r4, r1, lr, lsr #23 │ │ │ │ - rsbseq r1, r1, ip, lsl #9 │ │ │ │ - @ instruction: 0x00714b94 │ │ │ │ - rsbseq r1, r1, r2, ror r4 │ │ │ │ - rsbseq r4, r1, sl, ror fp │ │ │ │ - rsbseq r1, r1, r8, asr r4 │ │ │ │ - rsbseq r4, r1, r0, asr fp │ │ │ │ - rsbseq r1, r1, r0, lsr r4 │ │ │ │ - rsbseq r4, r1, r8, lsr fp │ │ │ │ - rsbseq r1, r1, r6, lsl r4 │ │ │ │ - rsbseq r4, r1, lr, lsl fp │ │ │ │ - ldrshteq r1, [r1], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r4, r1, sl, lsl fp │ │ │ │ - rsbseq r4, r1, ip, asr #21 │ │ │ │ - rsbseq r1, r1, ip, lsr #7 │ │ │ │ - ldrhteq r4, [r1], #-162 @ 0xffffff5e │ │ │ │ - @ instruction: 0x00711392 │ │ │ │ - @ instruction: 0x00714a9a │ │ │ │ - rsbseq r1, r1, r8, ror r3 │ │ │ │ - rsbseq r4, r1, r0, lsl #21 │ │ │ │ - rsbseq r1, r1, lr, asr r3 │ │ │ │ - rsbseq r4, r1, lr, asr sl │ │ │ │ - rsbseq r1, r1, lr, lsr r3 │ │ │ │ + rsbseq r4, r1, r4, ror #30 │ │ │ │ + rsbseq r4, r1, r2, asr #29 │ │ │ │ + rsbseq r1, r1, r0, lsr #15 │ │ │ │ + ldrhteq r4, [r1], #-230 @ 0xffffff1a │ │ │ │ + rsbseq r4, r1, r2, lsl #28 │ │ │ │ + rsbseq sp, r5, r8, asr #22 │ │ │ │ + rsbseq r4, r1, r2, ror #25 │ │ │ │ + rsbseq r1, r1, r2, asr #11 │ │ │ │ + ldrhteq r4, [r1], #-206 @ 0xffffff32 │ │ │ │ + @ instruction: 0x0071159e │ │ │ │ + rsbseq r4, r1, r2, lsr #25 │ │ │ │ + rsbseq r1, r1, r2, lsl #11 │ │ │ │ + rsbseq r4, r1, r8, lsl #25 │ │ │ │ + rsbseq r1, r1, r6, ror #10 │ │ │ │ + rsbseq r4, r1, r8, ror #24 │ │ │ │ + rsbseq r1, r1, r6, asr #10 │ │ │ │ + rsbseq r4, r1, sl, asr #24 │ │ │ │ + rsbseq r1, r1, sl, lsr #10 │ │ │ │ + rsbseq r4, r1, lr, lsr #24 │ │ │ │ + rsbseq r1, r1, lr, lsl #10 │ │ │ │ + rsbseq r4, r1, r0, lsl ip │ │ │ │ + ldrshteq r1, [r1], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq r4, r1, r8, ror #23 │ │ │ │ + rsbseq r1, r1, r8, asr #9 │ │ │ │ + ldrsbteq r4, [r1], #-176 @ 0xffffff50 │ │ │ │ + rsbseq r1, r1, lr, lsr #9 │ │ │ │ + ldrhteq r4, [r1], #-182 @ 0xffffff4a │ │ │ │ + @ instruction: 0x00711494 │ │ │ │ + @ instruction: 0x00714b9c │ │ │ │ + rsbseq r1, r1, sl, ror r4 │ │ │ │ + rsbseq r4, r1, r2, lsl #23 │ │ │ │ + rsbseq r1, r1, r0, ror #8 │ │ │ │ + rsbseq r4, r1, r8, asr fp │ │ │ │ + rsbseq r1, r1, r8, lsr r4 │ │ │ │ + rsbseq r4, r1, r0, asr #22 │ │ │ │ + rsbseq r1, r1, lr, lsl r4 │ │ │ │ + rsbseq r4, r1, r6, lsr #22 │ │ │ │ + rsbseq r1, r1, r4, lsl #8 │ │ │ │ + rsbseq r4, r1, r2, lsr #22 │ │ │ │ + ldrsbteq r4, [r1], #-164 @ 0xffffff5c │ │ │ │ + ldrhteq r1, [r1], #-52 @ 0xffffffcc │ │ │ │ + ldrhteq r4, [r1], #-170 @ 0xffffff56 │ │ │ │ + @ instruction: 0x0071139a │ │ │ │ + rsbseq r4, r1, r2, lsr #21 │ │ │ │ + rsbseq r1, r1, r0, lsl #7 │ │ │ │ + rsbseq r4, r1, r8, lsl #21 │ │ │ │ + rsbseq r1, r1, r6, ror #6 │ │ │ │ + rsbseq r4, r1, r6, ror #20 │ │ │ │ + rsbseq r1, r1, r6, asr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r6], -fp, lsl #1 │ │ │ │ ldrmi r4, [sp], -lr, asr #20 │ │ │ │ strmi r2, [r7], -r0, lsl #8 │ │ │ │ @@ -207149,21 +207149,21 @@ │ │ │ │ mrc2 7, 0, pc, cr14, cr10, {1} │ │ │ │ ldrbmi r4, [r9], -fp, lsl #16 │ │ │ │ @ instruction: 0xf73a4478 │ │ │ │ sbfx pc, r9, #29, #5 │ │ │ │ bl 1a1aea0 │ │ │ │ rsbseq r1, ip, lr, asr r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r4, r1, r8, ror #17 │ │ │ │ - rsbseq r1, r1, r8, asr #3 │ │ │ │ + ldrshteq r4, [r1], #-128 @ 0xffffff80 │ │ │ │ + ldrsbteq r1, [r1], #-16 │ │ │ │ rsbseq r1, ip, r2, ror #17 │ │ │ │ - rsbseq r4, r1, lr, asr #16 │ │ │ │ - rsbseq r1, r1, lr, lsr #2 │ │ │ │ - rsbseq r4, r1, r4, lsr r8 │ │ │ │ - rsbseq r1, r1, r4, lsl r1 │ │ │ │ + rsbseq r4, r1, r6, asr r8 │ │ │ │ + rsbseq r1, r1, r6, lsr r1 │ │ │ │ + rsbseq r4, r1, ip, lsr r8 │ │ │ │ + rsbseq r1, r1, ip, lsl r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 191b534 │ │ │ │ strtpl pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf8df460c │ │ │ │ vaddhn.i64 d1, , q10 │ │ │ │ @@ -207428,37 +207428,37 @@ │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ stc2 7, cr15, [lr], #232 @ 0xe8 │ │ │ │ strt r9, [r3], -ip, lsl #22 │ │ │ │ ... │ │ │ │ rsbseq r1, ip, sl, ror #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r1, ip, ip, lsl #15 │ │ │ │ - ldrhteq r4, [r1], #-124 @ 0xffffff84 │ │ │ │ - @ instruction: 0x00714696 │ │ │ │ - rsbseq r0, r1, r6, ror pc │ │ │ │ - rsbseq r4, r1, r0, lsl #12 │ │ │ │ - rsbseq r0, r1, r0, ror #29 │ │ │ │ - rsbseq r4, r1, r2, ror #11 │ │ │ │ - rsbseq r0, r1, r2, asr #29 │ │ │ │ - rsbseq r4, r1, r2, lsl #11 │ │ │ │ - rsbseq r0, r1, r2, ror #28 │ │ │ │ - rsbseq r4, r1, r8, asr r5 │ │ │ │ - rsbseq r0, r1, r8, lsr lr │ │ │ │ - rsbseq r4, r1, r6, lsl #10 │ │ │ │ - rsbseq r0, r1, r6, ror #27 │ │ │ │ - rsbseq r4, r1, r8, ror #9 │ │ │ │ - rsbseq r0, r1, r8, asr #27 │ │ │ │ - ldrhteq r4, [r1], #-78 @ 0xffffffb2 │ │ │ │ - @ instruction: 0x00710d9e │ │ │ │ - @ instruction: 0x00714490 │ │ │ │ - rsbseq r0, r1, r0, ror sp │ │ │ │ - rsbseq r4, r1, r2, ror r4 │ │ │ │ - rsbseq r0, r1, r2, asr sp │ │ │ │ - ldrsbteq r4, [r1], #-62 @ 0xffffffc2 │ │ │ │ - ldrhteq r0, [r1], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r4, r1, r4, asr #15 │ │ │ │ + @ instruction: 0x0071469e │ │ │ │ + rsbseq r0, r1, lr, ror pc │ │ │ │ + rsbseq r4, r1, r8, lsl #12 │ │ │ │ + rsbseq r0, r1, r8, ror #29 │ │ │ │ + rsbseq r4, r1, sl, ror #11 │ │ │ │ + rsbseq r0, r1, sl, asr #29 │ │ │ │ + rsbseq r4, r1, sl, lsl #11 │ │ │ │ + rsbseq r0, r1, sl, ror #28 │ │ │ │ + rsbseq r4, r1, r0, ror #10 │ │ │ │ + rsbseq r0, r1, r0, asr #28 │ │ │ │ + rsbseq r4, r1, lr, lsl #10 │ │ │ │ + rsbseq r0, r1, lr, ror #27 │ │ │ │ + ldrshteq r4, [r1], #-64 @ 0xffffffc0 │ │ │ │ + ldrsbteq r0, [r1], #-208 @ 0xffffff30 │ │ │ │ + rsbseq r4, r1, r6, asr #9 │ │ │ │ + rsbseq r0, r1, r6, lsr #27 │ │ │ │ + @ instruction: 0x00714498 │ │ │ │ + rsbseq r0, r1, r8, ror sp │ │ │ │ + rsbseq r4, r1, sl, ror r4 │ │ │ │ + rsbseq r0, r1, sl, asr sp │ │ │ │ + rsbseq r4, r1, r6, ror #7 │ │ │ │ + rsbseq r0, r1, r6, asr #25 │ │ │ │ @ instruction: 0x4621aa18 │ │ │ │ @ instruction: 0xf0594648 │ │ │ │ stmdacs r1, {r0, r1, r5, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ andls sp, ip, r2, lsr #32 │ │ │ │ bicsvs pc, ip, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2078 @ 0xfffff7e2 │ │ │ │ @ instruction: 0xf73a300c │ │ │ │ @@ -207487,20 +207487,20 @@ │ │ │ │ stmdami sl, {r1, r2, r3, r5, r6, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1e1b3fe │ │ │ │ stmdbls ip, {r3, fp, lr} │ │ │ │ @ instruction: 0xf73a4478 │ │ │ │ blls 41c7dc │ │ │ │ svclt 0x0000e5a4 │ │ │ │ - rsbseq r4, r1, r2, asr #6 │ │ │ │ - rsbseq r0, r1, r2, lsr #24 │ │ │ │ - rsbseq r4, r1, sl, lsl r3 │ │ │ │ - ldrshteq r0, [r1], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r4, r1, r0, ror #5 │ │ │ │ - rsbseq r0, r1, r0, asr #23 │ │ │ │ + rsbseq r4, r1, sl, asr #6 │ │ │ │ + rsbseq r0, r1, sl, lsr #24 │ │ │ │ + rsbseq r4, r1, r2, lsr #6 │ │ │ │ + rsbseq r0, r1, r2, lsl #24 │ │ │ │ + rsbseq r4, r1, r8, ror #5 │ │ │ │ + rsbseq r0, r1, r8, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec34944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sl, {r1, fp, ip, pc} │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -207535,15 +207535,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ ldmda lr, {r2, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r1, ip, r2, ror r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r4, r1, ip, asr r2 │ │ │ │ + rsbseq r4, r1, r4, ror #4 │ │ │ │ rsbseq r1, ip, sl, lsr r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ pkhbtmi sp, r0, sl, lsl #26 │ │ │ │ @@ -207573,18 +207573,18 @@ │ │ │ │ @ instruction: 0x01abf241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff31b554 │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf73a4478 │ │ │ │ strtmi pc, [r8], -r3, lsl #23 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbseq r4, r1, r6, lsr #3 │ │ │ │ - rsbseq r0, r1, r6, lsl #21 │ │ │ │ - rsbseq r4, r1, r8, lsl #3 │ │ │ │ - rsbseq r0, r1, r8, ror #20 │ │ │ │ + rsbseq r4, r1, lr, lsr #3 │ │ │ │ + rsbseq r0, r1, lr, lsl #21 │ │ │ │ + @ instruction: 0x00714190 │ │ │ │ + rsbseq r0, r1, r0, ror sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec34a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, asr #31 │ │ │ │ blmi fe2702b4 │ │ │ │ ldrbtmi fp, [sl], #-137 @ 0xffffff77 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -207653,15 +207653,15 @@ │ │ │ │ movwcc r6, #7947 @ 0x1f0b │ │ │ │ @ instruction: 0x4628d193 │ │ │ │ @ instruction: 0xf0a2f050 │ │ │ │ addle r2, lr, r1, lsl #16 │ │ │ │ vst4.8 {d25-d28}, [pc], r5 │ │ │ │ stmdami r6, {r1, r2, r4, r6, r7, r8, sp, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 89b6a8 │ │ │ │ + blx 89b6a8 │ │ │ │ stmdbls r5, {r2, r6, fp, lr} │ │ │ │ @ instruction: 0xf73a4478 │ │ │ │ blls 25c530 │ │ │ │ vadd.i8 q10, , q1 │ │ │ │ movwls r3, #20808 @ 0x5148 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 51b6c4 │ │ │ │ @@ -207698,15 +207698,15 @@ │ │ │ │ ldrbtmi r4, [r8], #-2083 @ 0xfffff7dd │ │ │ │ @ instruction: 0xf73a300c │ │ │ │ stmdami r2!, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx fe39b750 │ │ │ │ str r9, [pc, r5, lsl #22]! │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ - bmi 89ab20 │ │ │ │ + bmi 89ab20 │ │ │ │ vmla.i8 d26, d0, d6 │ │ │ │ ldrbtmi r6, [sl], #-939 @ 0xfffffc55 │ │ │ │ blx ff21b764 │ │ │ │ @ instruction: 0xe78d6879 │ │ │ │ svc 0x0008f733 │ │ │ │ @ instruction: 0x46314819 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -207717,28 +207717,28 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e792 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r1, ip, sl, asr r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r1, ip, r8, lsr #2 │ │ │ │ - ldrsbteq r4, [r1], #-8 │ │ │ │ - ldrhteq r0, [r1], #-152 @ 0xffffff68 │ │ │ │ - @ instruction: 0x00714098 │ │ │ │ - rsbseq r0, r1, r8, ror r9 │ │ │ │ - rsbseq r4, r1, r4, lsr r0 │ │ │ │ - rsbseq r0, r1, r4, lsl r9 │ │ │ │ - rsbseq r4, r1, r8, lsl r0 │ │ │ │ - ldrshteq r0, [r1], #-136 @ 0xffffff78 │ │ │ │ - rsbseq r4, r1, r2, lsl r0 │ │ │ │ + rsbseq r4, r1, r0, ror #1 │ │ │ │ + rsbseq r0, r1, r0, asr #19 │ │ │ │ + rsbseq r4, r1, r0, lsr #1 │ │ │ │ + rsbseq r0, r1, r0, lsl #19 │ │ │ │ + rsbseq r4, r1, ip, lsr r0 │ │ │ │ + rsbseq r0, r1, ip, lsl r9 │ │ │ │ + rsbseq r4, r1, r0, lsr #32 │ │ │ │ + rsbseq r0, r1, r0, lsl #18 │ │ │ │ + rsbseq r4, r1, sl, lsl r0 │ │ │ │ + @ instruction: 0x00713f9e │ │ │ │ + rsbseq r0, r1, lr, ror r8 │ │ │ │ @ instruction: 0x00713f96 │ │ │ │ - rsbseq r0, r1, r6, ror r8 │ │ │ │ - rsbseq r3, r1, lr, lsl #31 │ │ │ │ - rsbseq r3, r1, r0, ror #30 │ │ │ │ - rsbseq r0, r1, lr, lsr r8 │ │ │ │ + rsbseq r3, r1, r8, ror #30 │ │ │ │ + rsbseq r0, r1, r6, asr #16 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ blcc 1f7b80 │ │ │ │ @@ -207828,25 +207828,25 @@ │ │ │ │ vadd.i8 d20, d0, d15 │ │ │ │ ldrbtmi r1, [r8], #-353 @ 0xfffffe9f │ │ │ │ @ instruction: 0xf73a300c │ │ │ │ stmdami sp, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf982f73a │ │ │ │ svclt 0x0000e785 │ │ │ │ - rsbseq r3, r1, r8, ror lr │ │ │ │ - rsbseq r0, r1, r8, asr r7 │ │ │ │ - rsbseq r3, r1, r0, ror #28 │ │ │ │ - rsbseq r0, r1, r0, asr #14 │ │ │ │ + rsbseq r3, r1, r0, lsl #29 │ │ │ │ + rsbseq r0, r1, r0, ror #14 │ │ │ │ + rsbseq r3, r1, r8, ror #28 │ │ │ │ + rsbseq r0, r1, r8, asr #14 │ │ │ │ + rsbseq r3, r1, r8, lsl #28 │ │ │ │ + rsbseq r0, r1, r8, ror #13 │ │ │ │ rsbseq r3, r1, r0, lsl #28 │ │ │ │ - rsbseq r0, r1, r0, ror #13 │ │ │ │ - ldrshteq r3, [r1], #-216 @ 0xffffff28 │ │ │ │ - rsbseq r3, r1, r0, lsr #27 │ │ │ │ - rsbseq r0, r1, r0, lsl #13 │ │ │ │ - rsbseq r3, r1, r6, lsl #27 │ │ │ │ - rsbseq r0, r1, r6, ror #12 │ │ │ │ + rsbseq r3, r1, r8, lsr #27 │ │ │ │ + rsbseq r0, r1, r8, lsl #13 │ │ │ │ + rsbseq r3, r1, lr, lsl #27 │ │ │ │ + rsbseq r0, r1, lr, ror #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec34eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd0 │ │ │ │ strmi fp, [r6], -r7, lsl #1 │ │ │ │ vmax.u16 d4, d14, d8 │ │ │ │ strmi pc, [r7], -pc, ror #24 │ │ │ │ @@ -207904,20 +207904,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf832f73a │ │ │ │ stmdbls r5, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf73a4478 │ │ │ │ blls 25c158 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - ldrsbteq r3, [r1], #-200 @ 0xffffff38 │ │ │ │ - ldrhteq r0, [r1], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r3, r1, r4, lsr #25 │ │ │ │ - rsbseq r0, r1, r4, lsl #11 │ │ │ │ - rsbseq r3, r1, ip, asr ip │ │ │ │ - rsbseq r0, r1, ip, lsr r5 │ │ │ │ + rsbseq r3, r1, r0, ror #25 │ │ │ │ + rsbseq r0, r1, r0, asr #11 │ │ │ │ + rsbseq r3, r1, ip, lsr #25 │ │ │ │ + rsbseq r0, r1, ip, lsl #11 │ │ │ │ + rsbseq r3, r1, r4, ror #24 │ │ │ │ + rsbseq r0, r1, r4, asr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r6, lsl r9 │ │ │ │ ldmib sp, {r1, r4, r5, r8, fp, sp, lr}^ │ │ │ │ bcs 104608 │ │ │ │ @@ -207939,16 +207939,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8acf73a │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - ldrsbteq r3, [r1], #-186 @ 0xffffff46 │ │ │ │ - ldrhteq r0, [r1], #-74 @ 0xffffffb6 │ │ │ │ + rsbseq r3, r1, r2, ror #23 │ │ │ │ + rsbseq r0, r1, r2, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec35048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r2, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r1, r3, r8, lsl #24 │ │ │ │ @ instruction: 0xf5a1461c │ │ │ │ b 187d85c │ │ │ │ @@ -208029,20 +208029,20 @@ │ │ │ │ cmppmi r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf739300c │ │ │ │ stmdami r8, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xfff0f739 │ │ │ │ strb r9, [sl, -r1, lsl #22]! │ │ │ │ - rsbseq r3, r1, sl, asr fp │ │ │ │ - rsbseq r0, r1, sl, lsr r4 │ │ │ │ - rsbseq r3, r1, r4, lsr #22 │ │ │ │ - rsbseq r0, r1, r4, lsl #8 │ │ │ │ - rsbseq r3, r1, r2, ror #20 │ │ │ │ - rsbseq r0, r1, r2, asr #6 │ │ │ │ + rsbseq r3, r1, r2, ror #22 │ │ │ │ + rsbseq r0, r1, r2, asr #8 │ │ │ │ + rsbseq r3, r1, ip, lsr #22 │ │ │ │ + rsbseq r0, r1, ip, lsl #8 │ │ │ │ + rsbseq r3, r1, sl, ror #20 │ │ │ │ + rsbseq r0, r1, sl, asr #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec351c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi sl!, {r4, r6, r7, r8, r9, sl, fp} │ │ │ │ bmi f8a1e8 │ │ │ │ ldrbtmi r4, [r9], #-1540 @ 0xfffff9fc │ │ │ │ ldrbtmi r4, [fp], #-2873 @ 0xfffff4c7 │ │ │ │ @@ -208167,18 +208167,18 @@ │ │ │ │ mcr2 7, 7, pc, cr6, cr9, {1} @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ bmi 2cd778 >::_M_default_append(unsigned int)@@Base+0x47e74> │ │ │ │ @ instruction: 0x46294630 │ │ │ │ @ instruction: 0xf04f447a │ │ │ │ @ instruction: 0x4620f251 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq r3, r1, r8, asr #18 │ │ │ │ - rsbseq r3, r1, r4, ror #16 │ │ │ │ - rsbseq r0, r1, sl, asr #2 │ │ │ │ - ldrsbteq r6, [r0], #-248 @ 0xffffff08 │ │ │ │ + rsbseq r3, r1, r0, asr r9 │ │ │ │ + rsbseq r3, r1, ip, ror #16 │ │ │ │ + rsbseq r0, r1, r2, asr r1 │ │ │ │ + rsbseq r6, r0, r0, ror #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r9, sp, lsl #18 │ │ │ │ ldmib sp, {r2, r3, r5, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1b48912 │ │ │ │ @@ -208271,22 +208271,22 @@ │ │ │ │ mvnne pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r2, #-228] @ 0xffffff1c │ │ │ │ @ instruction: 0xf04f480a │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mcr2 7, 0, pc, cr12, cr9, {1} @ │ │ │ │ svclt 0x0000e7da │ │ │ │ - rsbseq r3, r1, r4, lsl #16 │ │ │ │ - ldrshteq r3, [r1], #-118 @ 0xffffff8a │ │ │ │ - rsbseq r3, r1, r4, ror #13 │ │ │ │ - rsbseq pc, r0, r2, asr #31 │ │ │ │ - ldrhteq r3, [r1], #-108 @ 0xffffff94 │ │ │ │ - @ instruction: 0x0070ff9c │ │ │ │ - @ instruction: 0x0071369c │ │ │ │ - rsbseq pc, r0, sl, ror pc @ │ │ │ │ + rsbseq r3, r1, ip, lsl #16 │ │ │ │ + ldrshteq r3, [r1], #-126 @ 0xffffff82 │ │ │ │ + rsbseq r3, r1, ip, ror #13 │ │ │ │ + rsbseq pc, r0, sl, asr #31 │ │ │ │ + rsbseq r3, r1, r4, asr #13 │ │ │ │ + rsbseq pc, r0, r4, lsr #31 │ │ │ │ + rsbseq r3, r1, r4, lsr #13 │ │ │ │ + rsbseq pc, r0, r2, lsl #31 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 219848 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x8010f8d1 │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @@ -208440,20 +208440,20 @@ │ │ │ │ stmdami sl, {r0, r1, r7, r9, sl, lr} │ │ │ │ bicne pc, sp, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1c2ea │ │ │ │ ldrbmi r4, [r9], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7394478 │ │ │ │ @ instruction: 0xe774fcb7 │ │ │ │ - rsbseq pc, r3, lr, asr r9 @ │ │ │ │ - rsbseq r3, r1, r0, lsr #11 │ │ │ │ - ldrsbteq pc, [r3], #-142 @ 0xffffff72 @ │ │ │ │ - rsbseq r3, r1, r0, lsr #10 │ │ │ │ - ldrshteq r3, [r1], #-48 @ 0xffffffd0 │ │ │ │ - ldrsbteq pc, [r0], #-192 @ 0xffffff40 @ │ │ │ │ + rsbseq pc, r3, r6, ror #18 │ │ │ │ + rsbseq r3, r1, r8, lsr #11 │ │ │ │ + rsbseq pc, r3, r6, ror #17 │ │ │ │ + rsbseq r3, r1, r8, lsr #10 │ │ │ │ + ldrshteq r3, [r1], #-56 @ 0xffffffc8 │ │ │ │ + ldrsbteq pc, [r0], #-200 @ 0xffffff38 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, ror ip │ │ │ │ ldmdbmi r1!, {r3, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4692447c │ │ │ │ @@ -208566,23 +208566,23 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff21c4da │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf733e79c │ │ │ │ svclt 0x0000e84e │ │ │ │ ldrhteq r0, [ip], #-60 @ 0xffffffc4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, r1, r2, lsl #7 │ │ │ │ - rsbseq r3, r1, r8, ror #5 │ │ │ │ + rsbseq r3, r1, sl, lsl #7 │ │ │ │ + ldrshteq r3, [r1], #-32 @ 0xffffffe0 │ │ │ │ rsbseq r0, ip, r4, asr #5 │ │ │ │ - rsbseq r3, r1, ip, asr #4 │ │ │ │ - rsbseq pc, r0, ip, lsr #22 │ │ │ │ - rsbseq r3, r1, r6, lsr #4 │ │ │ │ - rsbseq pc, r0, r6, lsl #22 │ │ │ │ - rsbseq r3, r1, ip, lsl #4 │ │ │ │ - rsbseq pc, r0, sl, ror #21 │ │ │ │ + rsbseq r3, r1, r4, asr r2 │ │ │ │ + rsbseq pc, r0, r4, lsr fp @ │ │ │ │ + rsbseq r3, r1, lr, lsr #4 │ │ │ │ + rsbseq pc, r0, lr, lsl #22 │ │ │ │ + rsbseq r3, r1, r4, lsl r2 │ │ │ │ + ldrshteq pc, [r0], #-162 @ 0xffffff5e @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r1, ror #26 │ │ │ │ ldrmi r4, [sl], r1, ror #24 │ │ │ │ movwcs r4, #1149 @ 0x47d │ │ │ │ @@ -208680,24 +208680,24 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ blx ff91c6a0 │ │ │ │ ldrb r9, [r1, -r4, lsl #22]! │ │ │ │ svc 0x006af732 │ │ │ │ ldrhteq r0, [ip], #-24 @ 0xffffffe8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r0, ip, r4, asr r1 │ │ │ │ - ldrshteq r3, [r1], #-0 │ │ │ │ - ldrsbteq pc, [r0], #-144 @ 0xffffff70 @ │ │ │ │ - ldrsbteq r3, [r1], #-2 │ │ │ │ - ldrhteq pc, [r0], #-146 @ 0xffffff6e @ │ │ │ │ - ldrhteq r3, [r1], #-4 │ │ │ │ - @ instruction: 0x0070f994 │ │ │ │ - rsbseq r3, r1, r0, rrx │ │ │ │ - rsbseq pc, r0, r0, asr #18 │ │ │ │ - rsbseq r3, r1, r2, asr #32 │ │ │ │ - rsbseq pc, r0, r2, lsr #18 │ │ │ │ + ldrshteq r3, [r1], #-8 │ │ │ │ + ldrsbteq pc, [r0], #-152 @ 0xffffff68 @ │ │ │ │ + ldrsbteq r3, [r1], #-10 │ │ │ │ + ldrhteq pc, [r0], #-154 @ 0xffffff66 @ │ │ │ │ + ldrhteq r3, [r1], #-12 │ │ │ │ + @ instruction: 0x0070f99c │ │ │ │ + rsbseq r3, r1, r8, rrx │ │ │ │ + rsbseq pc, r0, r8, asr #18 │ │ │ │ + rsbseq r3, r1, sl, asr #32 │ │ │ │ + rsbseq pc, r0, sl, lsr #18 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strcs fp, [r0], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8dd1e1f │ │ │ │ @ instruction: 0xf8c88030 │ │ │ │ @@ -208769,24 +208769,24 @@ │ │ │ │ stmdami lr, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ orrvs pc, r7, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf96af739 │ │ │ │ ldrbmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7394478 │ │ │ │ ldrb pc, [r4, r5, lsr #20] @ │ │ │ │ - @ instruction: 0x00712f98 │ │ │ │ - rsbseq pc, r0, r8, ror r8 @ │ │ │ │ - rsbseq r2, r1, r0, lsl #31 │ │ │ │ - rsbseq pc, r0, r0, ror #16 │ │ │ │ - rsbseq r2, r1, r0, lsr #30 │ │ │ │ - rsbseq pc, r0, r0, lsl #16 │ │ │ │ - rsbseq r2, r1, r8, lsl #30 │ │ │ │ - rsbseq pc, r0, r8, ror #15 │ │ │ │ - rsbseq r2, r1, ip, asr #29 │ │ │ │ - rsbseq pc, r0, ip, lsr #15 │ │ │ │ + rsbseq r2, r1, r0, lsr #31 │ │ │ │ + rsbseq pc, r0, r0, lsl #17 │ │ │ │ + rsbseq r2, r1, r8, lsl #31 │ │ │ │ + rsbseq pc, r0, r8, ror #16 │ │ │ │ + rsbseq r2, r1, r8, lsr #30 │ │ │ │ + rsbseq pc, r0, r8, lsl #16 │ │ │ │ + rsbseq r2, r1, r0, lsl pc │ │ │ │ + ldrshteq pc, [r0], #-112 @ 0xffffff90 @ │ │ │ │ + ldrsbteq r2, [r1], #-228 @ 0xffffff1c │ │ │ │ + ldrhteq pc, [r0], #-116 @ 0xffffff8c @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4606b093 │ │ │ │ ldrmi r4, [r4], -r8, lsl #13 │ │ │ │ ldcls 6, cr4, [fp, #-612] @ 0xfffffd9c │ │ │ │ @@ -208847,22 +208847,22 @@ │ │ │ │ vadd.i8 d20, d1, d12 │ │ │ │ ldrbtmi r5, [r8], #-439 @ 0xfffffe49 │ │ │ │ @ instruction: 0xf739300c │ │ │ │ stmdami sl, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7394478 │ │ │ │ @ instruction: 0xf04ff98b │ │ │ │ @ instruction: 0xe79c3cff │ │ │ │ - rsbseq sp, r0, r0, lsl #6 │ │ │ │ - rsbseq sp, r0, sl, ror #5 │ │ │ │ - ldrsbteq r2, [r1], #-212 @ 0xffffff2c │ │ │ │ - ldrhteq pc, [r0], #-100 @ 0xffffff9c @ │ │ │ │ - rsbseq r2, r1, lr, lsr #27 │ │ │ │ - @ instruction: 0x00712e98 │ │ │ │ - @ instruction: 0x00712d96 │ │ │ │ - rsbseq r2, r1, r0, lsl #29 │ │ │ │ + rsbseq sp, r0, r8, lsl #6 │ │ │ │ + ldrshteq sp, [r0], #-34 @ 0xffffffde │ │ │ │ + ldrsbteq r2, [r1], #-220 @ 0xffffff24 │ │ │ │ + ldrhteq pc, [r0], #-108 @ 0xffffff94 @ │ │ │ │ + ldrhteq r2, [r1], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r2, r1, r0, lsr #29 │ │ │ │ + @ instruction: 0x00712d9e │ │ │ │ + rsbseq r2, r1, r8, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r5], -pc, lsl #1 │ │ │ │ strmi r4, [sl], r0, lsl #21 │ │ │ │ movwls r4, #22020 @ 0x5604 │ │ │ │ @@ -208991,31 +208991,31 @@ │ │ │ │ ldmdami r6, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7394478 │ │ │ │ strb pc, [pc, pc, ror #16]! @ │ │ │ │ ldcl 7, cr15, [sl], #200 @ 0xc8 │ │ │ │ rsbseq pc, fp, r4, asr sp @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sp, r0, ip, lsr #3 │ │ │ │ - rsbseq r2, r1, sl, lsl sp │ │ │ │ - rsbseq sp, r0, r0, asr r1 │ │ │ │ - rsbseq r2, r1, ip, lsr #24 │ │ │ │ - rsbseq pc, r0, ip, lsl #10 │ │ │ │ + ldrhteq sp, [r0], #-20 @ 0xffffffec │ │ │ │ + rsbseq r2, r1, r2, lsr #26 │ │ │ │ + rsbseq sp, r0, r8, asr r1 │ │ │ │ + rsbseq r2, r1, r4, lsr ip │ │ │ │ + rsbseq pc, r0, r4, lsl r5 @ │ │ │ │ rsbseq pc, fp, r6, lsr #24 │ │ │ │ - ldrshteq r2, [r1], #-184 @ 0xffffff48 │ │ │ │ - ldrsbteq pc, [r0], #-72 @ 0xffffffb8 @ │ │ │ │ - ldrshteq r2, [r1], #-182 @ 0xffffff4a │ │ │ │ - ldrhteq r2, [r1], #-180 @ 0xffffff4c │ │ │ │ - @ instruction: 0x00712c9e │ │ │ │ - @ instruction: 0x00712b9a │ │ │ │ - rsbseq r2, r1, r4, lsl #25 │ │ │ │ - rsbseq r2, r1, r0, lsl #23 │ │ │ │ - rsbseq pc, r0, lr, asr r4 @ │ │ │ │ - rsbseq r2, r1, r2, ror #22 │ │ │ │ - rsbseq pc, r0, r0, asr #8 │ │ │ │ + rsbseq r2, r1, r0, lsl #24 │ │ │ │ + rsbseq pc, r0, r0, ror #9 │ │ │ │ + ldrshteq r2, [r1], #-190 @ 0xffffff42 │ │ │ │ + ldrhteq r2, [r1], #-188 @ 0xffffff44 │ │ │ │ + rsbseq r2, r1, r6, lsr #25 │ │ │ │ + rsbseq r2, r1, r2, lsr #23 │ │ │ │ + rsbseq r2, r1, ip, lsl #25 │ │ │ │ + rsbseq r2, r1, r8, lsl #23 │ │ │ │ + rsbseq pc, r0, r6, ror #8 │ │ │ │ + rsbseq r2, r1, sl, ror #22 │ │ │ │ + rsbseq pc, r0, r8, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec360f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r1, asr #29 │ │ │ │ @@ -209026,16 +209026,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf738300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf826f739 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r2, r1, lr, asr #21 │ │ │ │ - rsbseq pc, r0, lr, lsr #7 │ │ │ │ + ldrsbteq r2, [r1], #-166 @ 0xffffff5a │ │ │ │ + ldrhteq pc, [r0], #-54 @ 0xffffffca @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec36148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fe99 │ │ │ │ @@ -209046,16 +209046,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf738300c │ │ │ │ stmdami r5, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xfffef738 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r2, r1, lr, ror sl │ │ │ │ - rsbseq pc, r0, lr, asr r3 @ │ │ │ │ + rsbseq r2, r1, r6, lsl #21 │ │ │ │ + rsbseq pc, r0, r6, ror #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 21a450 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addlt r4, pc, r7, lsl #27 │ │ │ │ stmmi r7, {r0, r1, r2, r9, sl, lr} │ │ │ │ @@ -209190,23 +209190,23 @@ │ │ │ │ movwcs sl, #24445 @ 0x5f7d │ │ │ │ ldrb r6, [r9, -r3, lsr #32]! │ │ │ │ bl 1d1ce80 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq pc, fp, r0, asr sl @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrshteq r2, [r1], #-130 @ 0xffffff7e │ │ │ │ - ldrsbteq pc, [r0], #-18 @ 0xffffffee @ │ │ │ │ - ldrsbteq r2, [r1], #-138 @ 0xffffff76 │ │ │ │ - ldrhteq pc, [r0], #-26 @ 0xffffffe6 @ │ │ │ │ + ldrshteq r2, [r1], #-138 @ 0xffffff76 │ │ │ │ + ldrsbteq pc, [r0], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbseq r2, r1, r2, ror #17 │ │ │ │ + rsbseq pc, r0, r2, asr #3 │ │ │ │ ldrsbteq pc, [fp], #-132 @ 0xffffff7c @ │ │ │ │ - rsbseq r2, r1, r2, lsr #17 │ │ │ │ - rsbseq pc, r0, r2, lsl #3 │ │ │ │ - rsbseq r2, r1, r8, ror #16 │ │ │ │ - rsbseq pc, r0, r8, asr #2 │ │ │ │ + rsbseq r2, r1, sl, lsr #17 │ │ │ │ + rsbseq pc, r0, sl, lsl #3 │ │ │ │ + rsbseq r2, r1, r0, ror r8 │ │ │ │ + rsbseq pc, r0, r0, asr r1 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1a70a5c │ │ │ │ blmi 1a70a84 │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -209307,25 +209307,25 @@ │ │ │ │ @ instruction: 0xf7384478 │ │ │ │ @ instruction: 0xe7d5fdf9 │ │ │ │ b fe21d058 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrshteq pc, [fp], #-116 @ 0xffffff8c @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, r1, r0, ror r7 │ │ │ │ - rsbseq pc, r0, r0, asr r0 @ │ │ │ │ + rsbseq r2, r1, r8, ror r7 │ │ │ │ + rsbseq pc, r0, r8, asr r0 @ │ │ │ │ rsbseq pc, fp, r6, ror #14 │ │ │ │ - rsbseq r2, r1, r4, asr #14 │ │ │ │ - rsbseq r2, r1, r6, asr #13 │ │ │ │ - rsbseq lr, r0, r6, lsr #31 │ │ │ │ - rsbseq r2, r1, lr, lsr #13 │ │ │ │ - rsbseq lr, r0, lr, lsl #31 │ │ │ │ - rsbseq r2, r1, r8, lsr #13 │ │ │ │ - rsbseq r2, r1, r6, ror r6 │ │ │ │ - rsbseq lr, r0, r4, asr pc │ │ │ │ + rsbseq r2, r1, ip, asr #14 │ │ │ │ + rsbseq r2, r1, lr, asr #13 │ │ │ │ + rsbseq lr, r0, lr, lsr #31 │ │ │ │ + ldrhteq r2, [r1], #-102 @ 0xffffff9a │ │ │ │ + @ instruction: 0x0070ef96 │ │ │ │ + ldrhteq r2, [r1], #-96 @ 0xffffffa0 │ │ │ │ + rsbseq r2, r1, lr, ror r6 │ │ │ │ + rsbseq lr, r0, ip, asr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 21a890 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi fe5b0e28 │ │ │ │ umulllt r4, pc, r3, fp @ │ │ │ │ @@ -209472,23 +209472,23 @@ │ │ │ │ strb r2, [r4, sl, lsl #6]! │ │ │ │ blhi 11b120 │ │ │ │ @ instruction: 0xf732e79f │ │ │ │ svclt 0x0000e938 │ │ │ │ ... │ │ │ │ rsbseq pc, fp, r0, lsl r6 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, r1, r2, lsr #10 │ │ │ │ - rsbseq lr, r0, r2, lsl #28 │ │ │ │ - rsbseq r2, r1, sl, lsl #10 │ │ │ │ - rsbseq lr, r0, sl, ror #27 │ │ │ │ + rsbseq r2, r1, sl, lsr #10 │ │ │ │ + rsbseq lr, r0, sl, lsl #28 │ │ │ │ + rsbseq r2, r1, r2, lsl r5 │ │ │ │ + ldrshteq lr, [r0], #-210 @ 0xffffff2e │ │ │ │ rsbseq pc, fp, r4, lsl #10 │ │ │ │ - rsbseq r2, r1, lr, lsl r4 │ │ │ │ - ldrshteq lr, [r0], #-206 @ 0xffffff32 │ │ │ │ - ldrshteq r2, [r1], #-52 @ 0xffffffcc │ │ │ │ - ldrsbteq lr, [r0], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r2, r1, r6, lsr #8 │ │ │ │ + rsbseq lr, r0, r6, lsl #26 │ │ │ │ + ldrshteq r2, [r1], #-60 @ 0xffffffc4 │ │ │ │ + ldrsbteq lr, [r0], #-204 @ 0xffffff34 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi fe2b0ec4 │ │ │ │ addlt r4, pc, r7, lsl #23 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @@ -209623,23 +209623,23 @@ │ │ │ │ movwcs lr, #34741 @ 0x87b5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ svcge 0x006bf47f │ │ │ │ strb r2, [r8, -r3, lsl #6]! │ │ │ │ stmda r4, {r1, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq pc, fp, r4, lsl #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, r1, r2, ror #5 │ │ │ │ - rsbseq lr, r0, r2, asr #23 │ │ │ │ - rsbseq r2, r1, sl, asr #5 │ │ │ │ - rsbseq lr, r0, sl, lsr #23 │ │ │ │ + rsbseq r2, r1, sl, ror #5 │ │ │ │ + rsbseq lr, r0, sl, asr #23 │ │ │ │ + ldrsbteq r2, [r1], #-34 @ 0xffffffde │ │ │ │ + ldrhteq lr, [r0], #-178 @ 0xffffff4e │ │ │ │ rsbseq pc, fp, r4, asr #5 │ │ │ │ - rsbseq r2, r1, ip, ror r2 │ │ │ │ - rsbseq lr, r0, ip, asr fp │ │ │ │ - rsbseq r2, r1, r4, lsr #3 │ │ │ │ - rsbseq lr, r0, r4, lsl #21 │ │ │ │ + rsbseq r2, r1, r4, lsl #5 │ │ │ │ + rsbseq lr, r0, r4, ror #22 │ │ │ │ + rsbseq r2, r1, ip, lsr #3 │ │ │ │ + rsbseq lr, r0, ip, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrtmi pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df4607 │ │ │ │ addslt r0, r1, r8, lsr r4 │ │ │ │ @@ -209909,31 +209909,31 @@ │ │ │ │ bl 1c690c │ │ │ │ cdpcs 5, 0, cr0, cr0, cr4, {4} │ │ │ │ svcge 0x0040f47f │ │ │ │ @ instruction: 0xf731e6a7 │ │ │ │ svclt 0x0000edca │ │ │ │ rsbseq pc, fp, r4, lsr #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r2, r1, r4, ror r0 │ │ │ │ - rsbseq lr, r0, r4, asr r9 │ │ │ │ - rsbseq r2, r1, ip, asr r0 │ │ │ │ - rsbseq lr, r0, ip, lsr r9 │ │ │ │ + rsbseq r2, r1, ip, ror r0 │ │ │ │ + rsbseq lr, r0, ip, asr r9 │ │ │ │ + rsbseq r2, r1, r4, rrx │ │ │ │ + rsbseq lr, r0, r4, asr #18 │ │ │ │ rsbseq pc, fp, r6, asr r0 @ │ │ │ │ - rsbseq r2, r1, r4, lsr #32 │ │ │ │ - rsbseq lr, r0, r4, lsl #18 │ │ │ │ - rsbseq r1, r1, r0, lsr #29 │ │ │ │ - rsbseq lr, r0, r0, lsl #15 │ │ │ │ - rsbseq r1, r1, ip, lsl #28 │ │ │ │ - rsbseq lr, r0, ip, ror #13 │ │ │ │ - ldrshteq r1, [r1], #-212 @ 0xffffff2c │ │ │ │ - ldrsbteq lr, [r0], #-100 @ 0xffffff9c │ │ │ │ - ldrsbteq r1, [r1], #-218 @ 0xffffff26 │ │ │ │ - ldrhteq lr, [r0], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r1, r1, lr, ror #26 │ │ │ │ - rsbseq lr, r0, lr, asr #12 │ │ │ │ + rsbseq r2, r1, ip, lsr #32 │ │ │ │ + rsbseq lr, r0, ip, lsl #18 │ │ │ │ + rsbseq r1, r1, r8, lsr #29 │ │ │ │ + rsbseq lr, r0, r8, lsl #15 │ │ │ │ + rsbseq r1, r1, r4, lsl lr │ │ │ │ + ldrshteq lr, [r0], #-100 @ 0xffffff9c │ │ │ │ + ldrshteq r1, [r1], #-220 @ 0xffffff24 │ │ │ │ + ldrsbteq lr, [r0], #-108 @ 0xffffff94 │ │ │ │ + rsbseq r1, r1, r2, ror #27 │ │ │ │ + rsbseq lr, r0, r2, asr #13 │ │ │ │ + rsbseq r1, r1, r6, ror sp │ │ │ │ + rsbseq lr, r0, r6, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec36f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ blls 346d98 >::_M_default_append(unsigned int)@@Base+0xc1494> │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ @@ -209947,16 +209947,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf738300c │ │ │ │ stmdami r5, {r0, r1, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf8eef738 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - rsbseq r1, r1, lr, asr ip │ │ │ │ - rsbseq lr, r0, lr, lsr r5 │ │ │ │ + rsbseq r1, r1, r6, ror #24 │ │ │ │ + rsbseq lr, r0, r6, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec36fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ strls r9, [r2], #-3082 @ 0xfffff3f6 │ │ │ │ @@ -209970,16 +209970,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf806f738 │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7384478 │ │ │ │ blls 25e100 , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0x420> │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r1, r1, r4, lsl #24 │ │ │ │ - rsbseq lr, r0, r4, ror #9 │ │ │ │ + rsbseq r1, r1, ip, lsl #24 │ │ │ │ + rsbseq lr, r0, ip, ror #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 21b2cc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4681b0bb │ │ │ │ @ instruction: 0x460c48f7 │ │ │ │ @@ -210228,24 +210228,24 @@ │ │ │ │ @ instruction: 0x305ef895 │ │ │ │ @ instruction: 0xf53f071c │ │ │ │ @ instruction: 0xe6feae7d │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq lr, fp, lr, asr #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r1, r1, r2, ror #22 │ │ │ │ - ldrhteq r1, [r1], #-160 @ 0xffffff60 │ │ │ │ - @ instruction: 0x0070e390 │ │ │ │ - rsbseq r1, r1, sl, asr sl │ │ │ │ - rsbseq lr, r0, sl, lsr r3 │ │ │ │ + rsbseq r1, r1, sl, ror #22 │ │ │ │ + ldrhteq r1, [r1], #-168 @ 0xffffff58 │ │ │ │ + @ instruction: 0x0070e398 │ │ │ │ + rsbseq r1, r1, r2, ror #20 │ │ │ │ + rsbseq lr, r0, r2, asr #6 │ │ │ │ rsbseq lr, fp, r4, asr sl │ │ │ │ - rsbseq r1, r1, r0, lsr #18 │ │ │ │ - rsbseq lr, r0, r0, lsl #4 │ │ │ │ - rsbseq r1, r1, r8, lsl #18 │ │ │ │ - rsbseq lr, r0, r8, ror #3 │ │ │ │ + rsbseq r1, r1, r8, lsr #18 │ │ │ │ + rsbseq lr, r0, r8, lsl #4 │ │ │ │ + rsbseq r1, r1, r0, lsl r9 │ │ │ │ + ldrshteq lr, [r0], #-16 │ │ │ │ bls 486e68 │ │ │ │ ldrdlt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stcle 2, cr4, [r4, #-588] @ 0xfffffdb4 │ │ │ │ ldmdbvs fp, {r1, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x46488190 │ │ │ │ @ instruction: 0xf4f4f049 │ │ │ │ @@ -210393,15 +210393,15 @@ │ │ │ │ bls d00f54 │ │ │ │ eorvs pc, r8, r2, asr #16 │ │ │ │ ldcls 7, cr14, [r4], {234} @ 0xea │ │ │ │ stccc 8, cr15, [r4, #-336] @ 0xfffffeb0 │ │ │ │ @ instruction: 0xf892691a │ │ │ │ @ instruction: 0xf0233028 │ │ │ │ @ instruction: 0xf8820301 │ │ │ │ - blls 86c544 │ │ │ │ + blls 86c544 │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ strbmi r4, [r8], -fp, ror #25 │ │ │ │ pldw [r0, -ip, asr #32] │ │ │ │ ldrbtmi sl, [ip], #-2352 @ 0xfffff6d0 │ │ │ │ cmpppl r7, #64, 12 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ @ instruction: 0xf7364622 │ │ │ │ strbmi pc, [r8], -r5, lsr #27 @ │ │ │ │ @@ -210629,24 +210629,24 @@ │ │ │ │ blvc 131c2f8 │ │ │ │ blx 51c400 │ │ │ │ blhi 12dc300 │ │ │ │ strtmi fp, [r8], r8, lsr #31 │ │ │ │ svclt 0x0000e730 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r1, r1, sl, asr r7 │ │ │ │ - rsbseq r1, r1, r6, asr r5 │ │ │ │ - rsbseq r1, r1, lr, ror #9 │ │ │ │ + rsbseq r1, r1, r2, ror #14 │ │ │ │ + rsbseq r1, r1, lr, asr r5 │ │ │ │ + ldrshteq r1, [r1], #-70 @ 0xffffffba │ │ │ │ @ instruction: 0xffffac17 │ │ │ │ @ instruction: 0xffffdb39 │ │ │ │ @ instruction: 0xffffabf7 │ │ │ │ - @ instruction: 0x0071139c │ │ │ │ - rsbseq sp, r0, ip, ror ip │ │ │ │ - rsbseq r1, r1, r4, lsl #7 │ │ │ │ - rsbseq sp, r0, r4, ror #24 │ │ │ │ + rsbseq r1, r1, r4, lsr #7 │ │ │ │ + rsbseq sp, r0, r4, lsl #25 │ │ │ │ + rsbseq r1, r1, ip, lsl #7 │ │ │ │ + rsbseq sp, r0, ip, ror #24 │ │ │ │ ldreq r9, [r8, -r9, asr #22] │ │ │ │ mcrge 5, 2, pc, cr1, cr15, {3} @ │ │ │ │ stmdals r1!, {r1, r4, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs fp, {r1, r3, r4, r7, fp, sp, lr} │ │ │ │ andsls r9, sl, #1543503872 @ 0x5c000000 │ │ │ │ mcr2 3, 4, pc, cr6, cr11, {0} @ │ │ │ │ strmi r9, [r4], -ip, lsl #22 │ │ │ │ @@ -210681,15 +210681,15 @@ │ │ │ │ @ instruction: 0xf9faf735 │ │ │ │ stmdacs r0, {r1, r4, r5, ip, pc} │ │ │ │ cmpphi r4, r1 @ p-variant is OBSOLETE │ │ │ │ blcc 147548 │ │ │ │ blge b9062c │ │ │ │ @ instruction: 0xf1009316 │ │ │ │ bls 400f10 │ │ │ │ - blls 87219c │ │ │ │ + blls 87219c │ │ │ │ stcmi 6, cr15, [r9], #-276 @ 0xfffffeec │ │ │ │ stccs 2, cr15, [pc], {204} @ 0xcc │ │ │ │ cdpmi 6, 2, cr15, cr8, cr5, {2} │ │ │ │ cdpcs 2, 8, cr15, cr15, cr0, {6} │ │ │ │ blcs 111d24c │ │ │ │ bleq 4dd440 │ │ │ │ stmeq r2, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -211200,44 +211200,44 @@ │ │ │ │ @ instruction: 0x2d00b92a │ │ │ │ blls d55300 │ │ │ │ ldrmi r4, [r8], -pc, lsr #12 │ │ │ │ @ instruction: 0x462ce7d4 │ │ │ │ sub r9, r2, lr, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r1, r1, r8, lsr #2 │ │ │ │ - rsbseq r0, r1, r6, lsr pc │ │ │ │ - rsbseq sp, r0, r4, lsl r8 │ │ │ │ - rsbseq r0, r1, r4, ror #27 │ │ │ │ - rsbseq r0, r1, r6, asr #26 │ │ │ │ - rsbseq sp, r0, r4, lsr #12 │ │ │ │ - rsbseq r0, r1, r0, lsr #26 │ │ │ │ - rsbseq r0, r1, r4, ror ip │ │ │ │ - ldrsbteq r0, [r1], #-182 @ 0xffffff4a │ │ │ │ - ldrhteq sp, [r0], #-70 @ 0xffffffba │ │ │ │ - ldrhteq r0, [r1], #-190 @ 0xffffff42 │ │ │ │ - @ instruction: 0x0070d49e │ │ │ │ - rsbseq r0, r1, r6, lsr #23 │ │ │ │ - rsbseq sp, r0, r6, lsl #9 │ │ │ │ - rsbseq r0, r1, r0, ror #22 │ │ │ │ - rsbseq sp, r0, r0, asr #8 │ │ │ │ - rsbseq r0, r1, ip, lsl fp │ │ │ │ - ldrshteq sp, [r0], #-60 @ 0xffffffc4 │ │ │ │ - ldrshteq r0, [r1], #-174 @ 0xffffff52 │ │ │ │ - ldrsbteq sp, [r0], #-62 @ 0xffffffc2 │ │ │ │ - rsbseq r0, r1, r2, asr #21 │ │ │ │ - rsbseq sp, r0, r2, lsr #7 │ │ │ │ - rsbseq r0, r1, r6, lsr #21 │ │ │ │ - rsbseq sp, r0, r6, lsl #7 │ │ │ │ - rsbseq r0, r1, r8, lsl #21 │ │ │ │ - rsbseq sp, r0, r8, ror #6 │ │ │ │ - rsbseq r0, r1, sl, ror #20 │ │ │ │ - rsbseq sp, r0, sl, asr #6 │ │ │ │ - ldrshteq r0, [r1], #-144 @ 0xffffff70 │ │ │ │ - ldrsbteq sp, [r0], #-32 @ 0xffffffe0 │ │ │ │ + rsbseq r1, r1, r0, lsr r1 │ │ │ │ + rsbseq r0, r1, lr, lsr pc │ │ │ │ + rsbseq sp, r0, ip, lsl r8 │ │ │ │ + rsbseq r0, r1, ip, ror #27 │ │ │ │ + rsbseq r0, r1, lr, asr #26 │ │ │ │ + rsbseq sp, r0, ip, lsr #12 │ │ │ │ + rsbseq r0, r1, r8, lsr #26 │ │ │ │ + rsbseq r0, r1, ip, ror ip │ │ │ │ + ldrsbteq r0, [r1], #-190 @ 0xffffff42 │ │ │ │ + ldrhteq sp, [r0], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r0, r1, r6, asr #23 │ │ │ │ + rsbseq sp, r0, r6, lsr #9 │ │ │ │ + rsbseq r0, r1, lr, lsr #23 │ │ │ │ + rsbseq sp, r0, lr, lsl #9 │ │ │ │ + rsbseq r0, r1, r8, ror #22 │ │ │ │ + rsbseq sp, r0, r8, asr #8 │ │ │ │ + rsbseq r0, r1, r4, lsr #22 │ │ │ │ + rsbseq sp, r0, r4, lsl #8 │ │ │ │ + rsbseq r0, r1, r6, lsl #22 │ │ │ │ + rsbseq sp, r0, r6, ror #7 │ │ │ │ + rsbseq r0, r1, sl, asr #21 │ │ │ │ + rsbseq sp, r0, sl, lsr #7 │ │ │ │ + rsbseq r0, r1, lr, lsr #21 │ │ │ │ + rsbseq sp, r0, lr, lsl #7 │ │ │ │ + @ instruction: 0x00710a90 │ │ │ │ + rsbseq sp, r0, r0, ror r3 │ │ │ │ + rsbseq r0, r1, r2, ror sl │ │ │ │ + rsbseq sp, r0, r2, asr r3 │ │ │ │ + ldrshteq r0, [r1], #-152 @ 0xffffff68 │ │ │ │ + ldrsbteq sp, [r0], #-40 @ 0xffffffd8 │ │ │ │ @ instruction: 0xf8504618 │ │ │ │ @ instruction: 0xf8d00024 │ │ │ │ movwlt r2, #8432 @ 0x20f0 │ │ │ │ @ instruction: 0x7181f890 │ │ │ │ ldreq pc, [ip, -r7] │ │ │ │ svclt 0x00162f18 │ │ │ │ @ instruction: 0xf04f4602 │ │ │ │ @@ -212059,96 +212059,96 @@ │ │ │ │ @ instruction: 0xf1b0002c │ │ │ │ @ instruction: 0xf1000a01 │ │ │ │ blls 90218c │ │ │ │ ldrbmi r0, [r2], -r0, lsl #1 │ │ │ │ eor pc, ip, r3, asr r8 @ │ │ │ │ movweq pc, #16814 @ 0x41ae @ │ │ │ │ adc r4, r7, r3, lsl #8 │ │ │ │ - rsbseq r0, r1, r6, asr r7 │ │ │ │ - rsbseq sp, r0, r4, lsr r0 │ │ │ │ - rsbseq r0, r1, r8, lsl #14 │ │ │ │ - rsbseq ip, r0, r6, ror #31 │ │ │ │ - rsbseq r0, r1, r6, ror #13 │ │ │ │ - rsbseq ip, r0, r2, asr #31 │ │ │ │ - rsbseq r0, r1, ip, lsr #13 │ │ │ │ - rsbseq ip, r0, sl, lsl #31 │ │ │ │ - @ instruction: 0x00710690 │ │ │ │ - rsbseq ip, r0, lr, ror #30 │ │ │ │ - rsbseq r0, r1, lr, ror #12 │ │ │ │ - rsbseq ip, r0, ip, asr #30 │ │ │ │ - rsbseq r0, r1, r4, lsr #12 │ │ │ │ - rsbseq ip, r0, r2, lsl #30 │ │ │ │ - rsbseq r0, r1, r2, lsl #12 │ │ │ │ - rsbseq ip, r0, r0, ror #29 │ │ │ │ - rsbseq r0, r1, lr, ror r5 │ │ │ │ - rsbseq ip, r0, ip, asr lr │ │ │ │ + rsbseq r0, r1, lr, asr r7 │ │ │ │ + rsbseq sp, r0, ip, lsr r0 │ │ │ │ + rsbseq r0, r1, r0, lsl r7 │ │ │ │ + rsbseq ip, r0, lr, ror #31 │ │ │ │ + rsbseq r0, r1, lr, ror #13 │ │ │ │ + rsbseq ip, r0, sl, asr #31 │ │ │ │ + ldrhteq r0, [r1], #-100 @ 0xffffff9c │ │ │ │ + @ instruction: 0x0070cf92 │ │ │ │ + @ instruction: 0x00710698 │ │ │ │ + rsbseq ip, r0, r6, ror pc │ │ │ │ + rsbseq r0, r1, r6, ror r6 │ │ │ │ + rsbseq ip, r0, r4, asr pc │ │ │ │ + rsbseq r0, r1, ip, lsr #12 │ │ │ │ + rsbseq ip, r0, sl, lsl #30 │ │ │ │ + rsbseq r0, r1, sl, lsl #12 │ │ │ │ + rsbseq ip, r0, r8, ror #29 │ │ │ │ + rsbseq r0, r1, r6, lsl #11 │ │ │ │ + rsbseq ip, r0, r4, ror #28 │ │ │ │ @ instruction: 0xffff9dab │ │ │ │ - rsbseq r0, r1, lr, lsr r5 │ │ │ │ - rsbseq r0, r1, r0, lsl #4 │ │ │ │ - ldrsbteq ip, [r0], #-174 @ 0xffffff52 │ │ │ │ - rsbseq r0, r1, r0, ror #3 │ │ │ │ - rsbseq ip, r0, r6, asr #21 │ │ │ │ - @ instruction: 0x00710196 │ │ │ │ - rsbseq ip, r0, r4, ror sl │ │ │ │ - rsbseq r0, r1, sl, asr r1 │ │ │ │ - rsbseq ip, r0, r8, lsr sl │ │ │ │ - rsbseq r0, r1, r2, lsr #2 │ │ │ │ - rsbseq ip, r0, r0, lsl #20 │ │ │ │ - rsbseq r0, r1, r0, lsl #2 │ │ │ │ - ldrsbteq ip, [r0], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r0, r1, lr, asr #1 │ │ │ │ - rsbseq ip, r0, ip, lsr #19 │ │ │ │ - rsbseq r0, r1, r8, lsr #1 │ │ │ │ - rsbseq ip, r0, r6, lsl #19 │ │ │ │ - rsbseq r0, r1, r6, lsl #1 │ │ │ │ - rsbseq ip, r0, r4, ror #18 │ │ │ │ - rsbseq r0, r1, sl, rrx │ │ │ │ - rsbseq ip, r0, r8, asr #18 │ │ │ │ - rsbseq r0, r1, r8, asr #32 │ │ │ │ - rsbseq ip, r0, r6, lsr #18 │ │ │ │ - rsbseq r0, r1, r6, lsl r0 │ │ │ │ - ldrshteq ip, [r0], #-132 @ 0xffffff7c │ │ │ │ - ldrshteq pc, [r0], #-246 @ 0xffffff0a @ │ │ │ │ - ldrsbteq ip, [r0], #-132 @ 0xffffff7c │ │ │ │ - ldrsbteq pc, [r0], #-246 @ 0xffffff0a @ │ │ │ │ - ldrhteq ip, [r0], #-132 @ 0xffffff7c │ │ │ │ - ldrhteq pc, [r0], #-250 @ 0xffffff06 @ │ │ │ │ - @ instruction: 0x0070c896 │ │ │ │ - @ instruction: 0x0070ff92 │ │ │ │ - rsbseq ip, r0, r0, ror r8 │ │ │ │ - rsbseq pc, r0, r2, ror pc @ │ │ │ │ - rsbseq ip, r0, r0, asr r8 │ │ │ │ - rsbseq pc, r0, r6, asr pc @ │ │ │ │ - rsbseq ip, r0, r2, lsr r8 │ │ │ │ - rsbseq pc, r0, r4, lsr pc @ │ │ │ │ - rsbseq ip, r0, r0, lsl r8 │ │ │ │ - rsbseq pc, r0, r6, lsl pc @ │ │ │ │ - ldrshteq ip, [r0], #-114 @ 0xffffff8e │ │ │ │ - ldrshteq pc, [r0], #-232 @ 0xffffff18 @ │ │ │ │ - ldrsbteq ip, [r0], #-116 @ 0xffffff8c │ │ │ │ - ldrsbteq pc, [r0], #-230 @ 0xffffff1a @ │ │ │ │ - ldrhteq ip, [r0], #-116 @ 0xffffff8c │ │ │ │ - ldrhteq pc, [r0], #-230 @ 0xffffff1a @ │ │ │ │ - @ instruction: 0x0070c794 │ │ │ │ - @ instruction: 0x0070fe98 │ │ │ │ - rsbseq ip, r0, r6, ror r7 │ │ │ │ - rsbseq pc, r0, r8, ror lr @ │ │ │ │ - rsbseq ip, r0, r6, asr r7 │ │ │ │ - rsbseq pc, r0, sl, asr #28 │ │ │ │ - rsbseq ip, r0, r6, lsr #14 │ │ │ │ - rsbseq pc, r0, r8, lsr #28 │ │ │ │ - rsbseq ip, r0, r4, lsl #14 │ │ │ │ - rsbseq pc, r0, r8, lsl #28 │ │ │ │ - rsbseq ip, r0, r8, ror #13 │ │ │ │ - rsbseq pc, r0, sl, ror #27 │ │ │ │ - rsbseq ip, r0, sl, asr #13 │ │ │ │ - rsbseq pc, r0, ip, asr #27 │ │ │ │ - rsbseq ip, r0, ip, lsr #13 │ │ │ │ - rsbseq pc, r0, lr, lsr #27 │ │ │ │ - rsbseq ip, r0, lr, lsl #13 │ │ │ │ + rsbseq r0, r1, r6, asr #10 │ │ │ │ + rsbseq r0, r1, r8, lsl #4 │ │ │ │ + rsbseq ip, r0, r6, ror #21 │ │ │ │ + rsbseq r0, r1, r8, ror #3 │ │ │ │ + rsbseq ip, r0, lr, asr #21 │ │ │ │ + @ instruction: 0x0071019e │ │ │ │ + rsbseq ip, r0, ip, ror sl │ │ │ │ + rsbseq r0, r1, r2, ror #2 │ │ │ │ + rsbseq ip, r0, r0, asr #20 │ │ │ │ + rsbseq r0, r1, sl, lsr #2 │ │ │ │ + rsbseq ip, r0, r8, lsl #20 │ │ │ │ + rsbseq r0, r1, r8, lsl #2 │ │ │ │ + rsbseq ip, r0, r6, ror #19 │ │ │ │ + ldrsbteq r0, [r1], #-6 │ │ │ │ + ldrhteq ip, [r0], #-148 @ 0xffffff6c │ │ │ │ + ldrhteq r0, [r1], #-0 │ │ │ │ + rsbseq ip, r0, lr, lsl #19 │ │ │ │ + rsbseq r0, r1, lr, lsl #1 │ │ │ │ + rsbseq ip, r0, ip, ror #18 │ │ │ │ + rsbseq r0, r1, r2, ror r0 │ │ │ │ + rsbseq ip, r0, r0, asr r9 │ │ │ │ + rsbseq r0, r1, r0, asr r0 │ │ │ │ + rsbseq ip, r0, lr, lsr #18 │ │ │ │ + rsbseq r0, r1, lr, lsl r0 │ │ │ │ + ldrshteq ip, [r0], #-140 @ 0xffffff74 │ │ │ │ + ldrshteq pc, [r0], #-254 @ 0xffffff02 @ │ │ │ │ + ldrsbteq ip, [r0], #-140 @ 0xffffff74 │ │ │ │ + ldrsbteq pc, [r0], #-254 @ 0xffffff02 @ │ │ │ │ + ldrhteq ip, [r0], #-140 @ 0xffffff74 │ │ │ │ + rsbseq pc, r0, r2, asr #31 │ │ │ │ + @ instruction: 0x0070c89e │ │ │ │ + @ instruction: 0x0070ff9a │ │ │ │ + rsbseq ip, r0, r8, ror r8 │ │ │ │ + rsbseq pc, r0, sl, ror pc @ │ │ │ │ + rsbseq ip, r0, r8, asr r8 │ │ │ │ + rsbseq pc, r0, lr, asr pc @ │ │ │ │ + rsbseq ip, r0, sl, lsr r8 │ │ │ │ + rsbseq pc, r0, ip, lsr pc @ │ │ │ │ + rsbseq ip, r0, r8, lsl r8 │ │ │ │ + rsbseq pc, r0, lr, lsl pc @ │ │ │ │ + ldrshteq ip, [r0], #-122 @ 0xffffff86 │ │ │ │ + rsbseq pc, r0, r0, lsl #30 │ │ │ │ + ldrsbteq ip, [r0], #-124 @ 0xffffff84 │ │ │ │ + ldrsbteq pc, [r0], #-238 @ 0xffffff12 @ │ │ │ │ + ldrhteq ip, [r0], #-124 @ 0xffffff84 │ │ │ │ + ldrhteq pc, [r0], #-238 @ 0xffffff12 @ │ │ │ │ + @ instruction: 0x0070c79c │ │ │ │ + rsbseq pc, r0, r0, lsr #29 │ │ │ │ + rsbseq ip, r0, lr, ror r7 │ │ │ │ + rsbseq pc, r0, r0, lsl #29 │ │ │ │ + rsbseq ip, r0, lr, asr r7 │ │ │ │ + rsbseq pc, r0, r2, asr lr @ │ │ │ │ + rsbseq ip, r0, lr, lsr #14 │ │ │ │ + rsbseq pc, r0, r0, lsr lr @ │ │ │ │ + rsbseq ip, r0, ip, lsl #14 │ │ │ │ + rsbseq pc, r0, r0, lsl lr @ │ │ │ │ + ldrshteq ip, [r0], #-96 @ 0xffffffa0 │ │ │ │ + ldrshteq pc, [r0], #-210 @ 0xffffff2e @ │ │ │ │ + ldrsbteq ip, [r0], #-98 @ 0xffffff9e │ │ │ │ + ldrsbteq pc, [r0], #-212 @ 0xffffff2c @ │ │ │ │ + ldrhteq ip, [r0], #-100 @ 0xffffff9c │ │ │ │ + ldrhteq pc, [r0], #-214 @ 0xffffff2a @ │ │ │ │ + @ instruction: 0x0070c696 │ │ │ │ blcc 1f0800 │ │ │ │ andle r1, r9, r1, asr ip │ │ │ │ strmi r6, [r8, #2073] @ 0x819 │ │ │ │ bls 5567e8 │ │ │ │ @ instruction: 0xf8424486 │ │ │ │ @ instruction: 0xf85ea02c │ │ │ │ andsvs r2, sl, r4, lsl #24 │ │ │ │ @@ -212330,33 +212330,33 @@ │ │ │ │ @ instruction: 0xf7fffe55 │ │ │ │ @ instruction: 0xf04abbb9 │ │ │ │ bmi 6a02b8 │ │ │ │ @ instruction: 0xf640a92f │ │ │ │ ldrbtmi r4, [sl], #-785 @ 0xfffffcef │ │ │ │ mrc2 7, 4, pc, cr0, cr4, {1} │ │ │ │ ldcllt 7, cr15, [r7, #-1016] @ 0xfffffc08 │ │ │ │ - rsbseq pc, r0, r8, lsr r9 @ │ │ │ │ - rsbseq pc, r0, r4, lsl r9 @ │ │ │ │ - rsbseq pc, r0, r8, asr r8 @ │ │ │ │ - rsbseq ip, r0, r8, lsr r1 │ │ │ │ - rsbseq pc, r0, lr, lsr r8 @ │ │ │ │ - rsbseq ip, r0, r4, lsr #2 │ │ │ │ - rsbseq pc, r0, r6, asr #15 │ │ │ │ - rsbseq ip, r0, r6, lsr #1 │ │ │ │ - rsbseq pc, r0, sl, lsr #15 │ │ │ │ - rsbseq ip, r0, sl, lsl #1 │ │ │ │ - rsbseq pc, r0, r0, lsl #15 │ │ │ │ - rsbseq ip, r0, r0, rrx │ │ │ │ - rsbseq pc, r0, r6, ror #14 │ │ │ │ - rsbseq ip, r0, r4, asr #32 │ │ │ │ - rsbseq pc, r0, sl, asr #14 │ │ │ │ - rsbseq ip, r0, r8, lsr #32 │ │ │ │ + rsbseq pc, r0, r0, asr #18 │ │ │ │ + rsbseq pc, r0, ip, lsl r9 @ │ │ │ │ + rsbseq pc, r0, r0, ror #16 │ │ │ │ + rsbseq ip, r0, r0, asr #2 │ │ │ │ + rsbseq pc, r0, r6, asr #16 │ │ │ │ + rsbseq ip, r0, ip, lsr #2 │ │ │ │ + rsbseq pc, r0, lr, asr #15 │ │ │ │ + rsbseq ip, r0, lr, lsr #1 │ │ │ │ + ldrhteq pc, [r0], #-114 @ 0xffffff8e @ │ │ │ │ + @ instruction: 0x0070c092 │ │ │ │ + rsbseq pc, r0, r8, lsl #15 │ │ │ │ + rsbseq ip, r0, r8, rrx │ │ │ │ + rsbseq pc, r0, lr, ror #14 │ │ │ │ + rsbseq ip, r0, ip, asr #32 │ │ │ │ + rsbseq pc, r0, r2, asr r7 @ │ │ │ │ + rsbseq ip, r0, r0, lsr r0 │ │ │ │ + rsbseq pc, r0, r6, lsr r7 @ │ │ │ │ + rsbseq ip, r0, r4, lsl r0 │ │ │ │ rsbseq pc, r0, lr, lsr #14 │ │ │ │ - rsbseq ip, r0, ip │ │ │ │ - rsbseq pc, r0, r6, lsr #14 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ @ instruction: 0xf8df2794 │ │ │ │ strcs r1, [r0, #-1940] @ 0xfffff86c │ │ │ │ @@ -212841,132 +212841,132 @@ │ │ │ │ @ instruction: 0xf735300c │ │ │ │ ldmdami sl!, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 15207b0 │ │ │ │ svclt 0x0000e461 │ │ │ │ @ instruction: 0xffffbae9 │ │ │ │ @ instruction: 0x007bc69e │ │ │ │ - rsbseq r9, r0, ip, lsl fp │ │ │ │ + rsbseq r9, r0, r4, lsr #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq pc, r0, r0, lsr #15 │ │ │ │ - rsbseq pc, r0, lr, asr r6 @ │ │ │ │ - rsbseq fp, r0, ip, lsr pc │ │ │ │ + rsbseq pc, r0, r8, lsr #15 │ │ │ │ + rsbseq pc, r0, r6, ror #12 │ │ │ │ + rsbseq fp, r0, r4, asr #30 │ │ │ │ rsbseq ip, fp, r2, asr r6 │ │ │ │ andeq r1, r0, r5, ror #4 │ │ │ │ - rsbseq pc, r0, r8, asr r7 @ │ │ │ │ - rsbseq pc, r0, sl, lsl #12 │ │ │ │ + rsbseq pc, r0, r0, ror #14 │ │ │ │ + rsbseq pc, r0, r2, lsl r6 @ │ │ │ │ @ instruction: 0xffffb99b │ │ │ │ @ instruction: 0xffffc039 │ │ │ │ @ instruction: 0xffffcb4d │ │ │ │ @ instruction: 0xffffd965 │ │ │ │ - rsbseq pc, r0, lr, lsl #14 │ │ │ │ + rsbseq pc, r0, r6, lsl r7 @ │ │ │ │ @ instruction: 0xffffb41f │ │ │ │ - rsbseq pc, r0, lr, ror #10 │ │ │ │ - rsbseq fp, r0, ip, asr #28 │ │ │ │ - rsbseq pc, r0, r0, asr r5 @ │ │ │ │ - rsbseq fp, r0, lr, lsr #28 │ │ │ │ - rsbseq pc, r0, r2, lsr r5 @ │ │ │ │ - rsbseq fp, r0, r0, lsl lr │ │ │ │ + rsbseq pc, r0, r6, ror r5 @ │ │ │ │ + rsbseq fp, r0, r4, asr lr │ │ │ │ + rsbseq pc, r0, r8, asr r5 @ │ │ │ │ + rsbseq fp, r0, r6, lsr lr │ │ │ │ + rsbseq pc, r0, sl, lsr r5 @ │ │ │ │ + rsbseq fp, r0, r8, lsl lr │ │ │ │ @ instruction: 0xffffc67d │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ @ instruction: 0xffffb7b3 │ │ │ │ - rsbseq pc, r0, r6, ror #9 │ │ │ │ - rsbseq fp, r0, r4, asr #27 │ │ │ │ - rsbseq pc, r0, r8, asr #9 │ │ │ │ - rsbseq fp, r0, r6, lsr #27 │ │ │ │ - rsbseq pc, r0, r8, lsr #9 │ │ │ │ - rsbseq fp, r0, lr, lsl #27 │ │ │ │ + rsbseq pc, r0, lr, ror #9 │ │ │ │ + rsbseq fp, r0, ip, asr #27 │ │ │ │ + ldrsbteq pc, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbseq fp, r0, lr, lsr #27 │ │ │ │ + ldrhteq pc, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ + @ instruction: 0x0070bd96 │ │ │ │ @ instruction: 0xffffb577 │ │ │ │ - rsbseq pc, r0, sl, asr r4 @ │ │ │ │ - rsbseq fp, r0, r8, lsr sp │ │ │ │ + rsbseq pc, r0, r2, ror #8 │ │ │ │ + rsbseq fp, r0, r0, asr #26 │ │ │ │ @ instruction: 0xffffaacd │ │ │ │ - rsbseq pc, r0, r8, lsr #8 │ │ │ │ - rsbseq fp, r0, r6, lsl #26 │ │ │ │ + rsbseq pc, r0, r0, lsr r4 @ │ │ │ │ + rsbseq fp, r0, lr, lsl #26 │ │ │ │ @ instruction: 0xffffcc0b │ │ │ │ - ldrshteq pc, [r0], #-54 @ 0xffffffca @ │ │ │ │ - ldrsbteq fp, [r0], #-196 @ 0xffffff3c │ │ │ │ + ldrshteq pc, [r0], #-62 @ 0xffffffc2 @ │ │ │ │ + ldrsbteq fp, [r0], #-204 @ 0xffffff34 │ │ │ │ @ instruction: 0xffffb1d5 │ │ │ │ - rsbseq pc, r0, r4, asr #7 │ │ │ │ - rsbseq fp, r0, r2, lsr #25 │ │ │ │ + rsbseq pc, r0, ip, asr #7 │ │ │ │ + rsbseq fp, r0, sl, lsr #25 │ │ │ │ @ instruction: 0xffffb12b │ │ │ │ - @ instruction: 0x0070f392 │ │ │ │ - rsbseq fp, r0, r0, ror ip │ │ │ │ + @ instruction: 0x0070f39a │ │ │ │ + rsbseq fp, r0, r8, ror ip │ │ │ │ @ instruction: 0xffffb0c1 │ │ │ │ - rsbseq pc, r0, r0, ror #6 │ │ │ │ - rsbseq fp, r0, lr, lsr ip │ │ │ │ + rsbseq pc, r0, r8, ror #6 │ │ │ │ + rsbseq fp, r0, r6, asr #24 │ │ │ │ @ instruction: 0xffff8b9b │ │ │ │ - rsbseq pc, r0, sl, lsr #6 │ │ │ │ - rsbseq fp, r0, r8, lsl #24 │ │ │ │ + rsbseq pc, r0, r2, lsr r3 @ │ │ │ │ + rsbseq fp, r0, r0, lsl ip │ │ │ │ @ instruction: 0xffff9571 │ │ │ │ - ldrshteq pc, [r0], #-40 @ 0xffffffd8 @ │ │ │ │ - ldrsbteq fp, [r0], #-182 @ 0xffffff4a │ │ │ │ + rsbseq pc, r0, r0, lsl #6 │ │ │ │ + ldrsbteq fp, [r0], #-190 @ 0xffffff42 │ │ │ │ @ instruction: 0xffffc2e3 │ │ │ │ - rsbseq pc, r0, r6, asr #5 │ │ │ │ - rsbseq fp, r0, r4, lsr #23 │ │ │ │ + rsbseq pc, r0, lr, asr #5 │ │ │ │ + rsbseq fp, r0, ip, lsr #23 │ │ │ │ muleq r0, r5, sl │ │ │ │ - @ instruction: 0x0070f294 │ │ │ │ - rsbseq fp, r0, r2, ror fp │ │ │ │ + @ instruction: 0x0070f29c │ │ │ │ + rsbseq fp, r0, sl, ror fp │ │ │ │ @ instruction: 0xffffd68d │ │ │ │ - rsbseq pc, r0, sl, asr r2 @ │ │ │ │ - rsbseq fp, r0, r8, lsr fp │ │ │ │ + rsbseq pc, r0, r2, ror #4 │ │ │ │ + rsbseq fp, r0, r0, asr #22 │ │ │ │ @ instruction: 0xffffb991 │ │ │ │ - rsbseq pc, r0, r8, lsr #4 │ │ │ │ - rsbseq fp, r0, r6, lsl #22 │ │ │ │ + rsbseq pc, r0, r0, lsr r2 @ │ │ │ │ + rsbseq fp, r0, lr, lsl #22 │ │ │ │ @ instruction: 0xffff9387 │ │ │ │ - ldrshteq pc, [r0], #-16 @ │ │ │ │ - ldrsbteq fp, [r0], #-160 @ 0xffffff60 │ │ │ │ + ldrshteq pc, [r0], #-24 @ 0xffffffe8 @ │ │ │ │ + ldrsbteq fp, [r0], #-168 @ 0xffffff58 │ │ │ │ @ instruction: 0xffff8a43 │ │ │ │ - rsbseq pc, r0, r4, asr #3 │ │ │ │ - rsbseq fp, r0, r4, lsr #21 │ │ │ │ + rsbseq pc, r0, ip, asr #3 │ │ │ │ + rsbseq fp, r0, ip, lsr #21 │ │ │ │ @ instruction: 0xffffce0d │ │ │ │ @ instruction: 0xffffcb7b │ │ │ │ - rsbseq pc, r0, r8, lsl #3 │ │ │ │ - rsbseq fp, r0, r8, ror #20 │ │ │ │ + @ instruction: 0x0070f190 │ │ │ │ + rsbseq fp, r0, r0, ror sl │ │ │ │ @ instruction: 0xffff97cb │ │ │ │ - rsbseq pc, r0, ip, asr r1 @ │ │ │ │ - rsbseq fp, r0, ip, lsr sl │ │ │ │ + rsbseq pc, r0, r4, ror #2 │ │ │ │ + rsbseq fp, r0, r4, asr #20 │ │ │ │ @ instruction: 0xffffd4a7 │ │ │ │ - rsbseq pc, r0, r0, lsr r1 @ │ │ │ │ - rsbseq fp, r0, r0, lsl sl │ │ │ │ + rsbseq pc, r0, r8, lsr r1 @ │ │ │ │ + rsbseq fp, r0, r8, lsl sl │ │ │ │ @ instruction: 0xffffc667 │ │ │ │ - rsbseq pc, r0, r4, lsl #2 │ │ │ │ - rsbseq fp, r0, r4, ror #19 │ │ │ │ + rsbseq pc, r0, ip, lsl #2 │ │ │ │ + rsbseq fp, r0, ip, ror #19 │ │ │ │ @ instruction: 0xffffc5eb │ │ │ │ - ldrsbteq pc, [r0], #-8 @ │ │ │ │ - ldrhteq fp, [r0], #-152 @ 0xffffff68 │ │ │ │ - ldrsbteq ip, [r0], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq pc, r0, r2, asr #4 │ │ │ │ - rsbseq r9, r0, lr, lsr #10 │ │ │ │ + rsbseq pc, r0, r0, ror #1 │ │ │ │ + rsbseq fp, r0, r0, asr #19 │ │ │ │ + rsbseq ip, r0, r0, ror #11 │ │ │ │ + rsbseq pc, r0, sl, asr #4 │ │ │ │ + rsbseq r9, r0, r6, lsr r5 │ │ │ │ andeq r0, r0, pc, asr #11 │ │ │ │ - rsbseq pc, r0, r2, lsl r2 @ │ │ │ │ - rsbseq r7, r0, lr, asr #13 │ │ │ │ - rsbseq pc, r0, r0, rrx │ │ │ │ - rsbseq fp, r0, r0, asr #18 │ │ │ │ - rsbseq pc, r0, r6, asr #32 │ │ │ │ - rsbseq fp, r0, r6, lsr #18 │ │ │ │ - rsbseq r7, r0, r2, ror #13 │ │ │ │ - rsbseq pc, r0, r0, ror #3 │ │ │ │ - rsbseq pc, r0, ip │ │ │ │ - rsbseq fp, r0, ip, ror #17 │ │ │ │ - rsbseq sp, r0, ip, lsr r7 │ │ │ │ - rsbseq pc, r0, lr, asr #3 │ │ │ │ - ldrsbteq lr, [r0], #-242 @ 0xffffff0e │ │ │ │ - ldrhteq fp, [r0], #-130 @ 0xffffff7e │ │ │ │ - ldrhteq pc, [r0], #-26 @ 0xffffffe6 @ │ │ │ │ - ldrshteq pc, [r0], #-16 @ │ │ │ │ - @ instruction: 0x0070ef98 │ │ │ │ - rsbseq fp, r0, r8, ror r8 │ │ │ │ - ldrsbteq pc, [r0], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbseq pc, r0, lr, lsl #4 │ │ │ │ - rsbseq lr, r0, lr, asr pc │ │ │ │ - rsbseq fp, r0, lr, lsr r8 │ │ │ │ + rsbseq pc, r0, sl, lsl r2 @ │ │ │ │ + ldrsbteq r7, [r0], #-102 @ 0xffffff9a │ │ │ │ + rsbseq pc, r0, r8, rrx │ │ │ │ + rsbseq fp, r0, r8, asr #18 │ │ │ │ + rsbseq pc, r0, lr, asr #32 │ │ │ │ + rsbseq fp, r0, lr, lsr #18 │ │ │ │ + rsbseq r7, r0, sl, ror #13 │ │ │ │ + rsbseq pc, r0, r8, ror #3 │ │ │ │ + rsbseq pc, r0, r4, lsl r0 @ │ │ │ │ + ldrshteq fp, [r0], #-132 @ 0xffffff7c │ │ │ │ + rsbseq sp, r0, r4, asr #14 │ │ │ │ + ldrsbteq pc, [r0], #-22 @ 0xffffffea @ │ │ │ │ + ldrsbteq lr, [r0], #-250 @ 0xffffff06 │ │ │ │ + ldrhteq fp, [r0], #-138 @ 0xffffff76 │ │ │ │ + rsbseq pc, r0, r2, asr #3 │ │ │ │ ldrshteq pc, [r0], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbseq pc, r0, lr, asr r2 @ │ │ │ │ - rsbseq lr, r0, r2, lsr #30 │ │ │ │ - rsbseq fp, r0, r2, lsl #16 │ │ │ │ + rsbseq lr, r0, r0, lsr #31 │ │ │ │ + rsbseq fp, r0, r0, lsl #17 │ │ │ │ + rsbseq pc, r0, r4, ror #3 │ │ │ │ + rsbseq pc, r0, r6, lsl r2 @ │ │ │ │ + rsbseq lr, r0, r6, ror #30 │ │ │ │ + rsbseq fp, r0, r6, asr #16 │ │ │ │ + rsbseq pc, r0, r0, lsl #4 │ │ │ │ + rsbseq pc, r0, r6, ror #4 │ │ │ │ + rsbseq lr, r0, sl, lsr #30 │ │ │ │ + rsbseq fp, r0, sl, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec39ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -212977,16 +212977,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf735300c │ │ │ │ stmdami r5, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf93ef735 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrshteq lr, [r0], #-206 @ 0xffffff32 │ │ │ │ - ldrsbteq fp, [r0], #-94 @ 0xffffffa2 │ │ │ │ + rsbseq lr, r0, r6, lsl #26 │ │ │ │ + rsbseq fp, r0, r6, ror #11 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x460fb091 │ │ │ │ @ instruction: 0x46064972 │ │ │ │ movwls r4, #54928 @ 0xd690 │ │ │ │ @@ -213101,26 +213101,26 @@ │ │ │ │ @ instruction: 0xff8ef734 │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf84af735 │ │ │ │ @ instruction: 0xf72ee76b │ │ │ │ svclt 0x0000ecd6 │ │ │ │ ldrsbteq fp, [fp], #-192 @ 0xffffff40 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, r0, r2, asr #2 │ │ │ │ - rsbseq lr, r0, r2, asr #24 │ │ │ │ - rsbseq r7, r0, r0, asr r5 │ │ │ │ + rsbseq r9, r0, sl, asr #2 │ │ │ │ + rsbseq lr, r0, sl, asr #24 │ │ │ │ + rsbseq r7, r0, r8, asr r5 │ │ │ │ rsbseq fp, fp, r6, lsr ip │ │ │ │ - ldrshteq lr, [r0], #-182 @ 0xffffff4a │ │ │ │ - ldrsbteq fp, [r0], #-70 @ 0xffffffba │ │ │ │ - rsbseq lr, r0, lr, asr #22 │ │ │ │ - rsbseq fp, r0, lr, lsr #8 │ │ │ │ - rsbseq lr, r0, r2, lsr fp │ │ │ │ - rsbseq fp, r0, r2, lsl r4 │ │ │ │ - rsbseq lr, r0, r4, lsl fp │ │ │ │ - rsbseq lr, r0, lr, asr #28 │ │ │ │ + ldrshteq lr, [r0], #-190 @ 0xffffff42 │ │ │ │ + ldrsbteq fp, [r0], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq lr, r0, r6, asr fp │ │ │ │ + rsbseq fp, r0, r6, lsr r4 │ │ │ │ + rsbseq lr, r0, sl, lsr fp │ │ │ │ + rsbseq fp, r0, sl, lsl r4 │ │ │ │ + rsbseq lr, r0, ip, lsl fp │ │ │ │ + rsbseq lr, r0, r6, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ rsbgt pc, ip, #14614528 @ 0xdf0000 │ │ │ │ bmi fe7b4790 │ │ │ │ ldrbtmi fp, [ip], #155 @ 0x9b │ │ │ │ @@ -213276,24 +213276,24 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ @ instruction: 0xf04ffeed │ │ │ │ @ instruction: 0xe7c432ff │ │ │ │ ldrhteq fp, [fp], #-170 @ 0xffffff56 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq fp, fp, r8, lsl #21 │ │ │ │ - rsbseq lr, r0, r2, lsr #19 │ │ │ │ - rsbseq lr, r0, lr, asr #17 │ │ │ │ - rsbseq fp, r0, lr, lsr #3 │ │ │ │ + rsbseq lr, r0, sl, lsr #19 │ │ │ │ + ldrsbteq lr, [r0], #-134 @ 0xffffff7a │ │ │ │ + ldrhteq fp, [r0], #-22 @ 0xffffffea │ │ │ │ + ldrhteq lr, [r0], #-138 @ 0xffffff76 │ │ │ │ + @ instruction: 0x0070b19a │ │ │ │ ldrhteq lr, [r0], #-130 @ 0xffffff7e │ │ │ │ - @ instruction: 0x0070b192 │ │ │ │ - rsbseq lr, r0, sl, lsr #17 │ │ │ │ - rsbseq lr, r0, lr, ror r8 │ │ │ │ - rsbseq fp, r0, lr, asr r1 │ │ │ │ - rsbseq lr, r0, lr, asr r8 │ │ │ │ - rsbseq fp, r0, ip, lsr r1 │ │ │ │ + rsbseq lr, r0, r6, lsl #17 │ │ │ │ + rsbseq fp, r0, r6, ror #2 │ │ │ │ + rsbseq lr, r0, r6, ror #16 │ │ │ │ + rsbseq fp, r0, r4, asr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldmmi r1!, {r2, r9, sl, lr}^ │ │ │ │ ldmibmi r1!, {r0, r2, r4, r7, ip, sp, pc}^ │ │ │ │ smlsdxcs r0, r8, r4, r4 │ │ │ │ @@ -213534,46 +213534,46 @@ │ │ │ │ @ instruction: 0xf734300c │ │ │ │ stmdami r4!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ ldrb pc, [r1, r5, ror #25] @ │ │ │ │ rsbseq fp, fp, r8, lsl #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r0, r6, asr #24 │ │ │ │ - rsbseq lr, r0, sl, asr #14 │ │ │ │ - rsbseq fp, r0, sl, lsr #32 │ │ │ │ - rsbseq lr, r0, r2, lsr r7 │ │ │ │ - rsbseq fp, r0, r2, lsl r0 │ │ │ │ - rsbseq lr, r0, ip, lsr #14 │ │ │ │ - rsbseq lr, r0, r8, lsr #12 │ │ │ │ - rsbseq lr, r0, r6, ror #11 │ │ │ │ - rsbseq lr, r0, r8, lsr #19 │ │ │ │ + rsbseq r8, r0, lr, asr #24 │ │ │ │ + rsbseq lr, r0, r2, asr r7 │ │ │ │ + rsbseq fp, r0, r2, lsr r0 │ │ │ │ + rsbseq lr, r0, sl, lsr r7 │ │ │ │ + rsbseq fp, r0, sl, lsl r0 │ │ │ │ + rsbseq lr, r0, r4, lsr r7 │ │ │ │ + rsbseq lr, r0, r0, lsr r6 │ │ │ │ + rsbseq lr, r0, lr, ror #11 │ │ │ │ + ldrhteq lr, [r0], #-144 @ 0xffffff70 │ │ │ │ rsbseq fp, fp, r0, ror #11 │ │ │ │ - ldrhteq lr, [r0], #-80 @ 0xffffffb0 │ │ │ │ - @ instruction: 0x0070ae90 │ │ │ │ - @ instruction: 0x0070e596 │ │ │ │ - rsbseq sl, r0, r6, ror lr │ │ │ │ - rsbseq lr, r0, ip, ror r5 │ │ │ │ - ldrsbteq lr, [r0], #-142 @ 0xffffff72 │ │ │ │ - rsbseq lr, r0, r6, lsl r5 │ │ │ │ - ldrshteq sl, [r0], #-214 @ 0xffffff2a │ │ │ │ - ldrshteq lr, [r0], #-68 @ 0xffffffbc │ │ │ │ - rsbseq lr, r0, r6, lsl #17 │ │ │ │ - ldrsbteq lr, [r0], #-76 @ 0xffffffb4 │ │ │ │ - ldrhteq sl, [r0], #-220 @ 0xffffff24 │ │ │ │ - rsbseq lr, r0, r2, asr #9 │ │ │ │ - rsbseq sl, r0, r2, lsr #27 │ │ │ │ - rsbseq lr, r0, r8, lsr #9 │ │ │ │ - rsbseq sl, r0, r6, lsl #27 │ │ │ │ - rsbseq lr, r0, sl, lsl #9 │ │ │ │ - rsbseq sl, r0, r8, ror #26 │ │ │ │ - rsbseq lr, r0, sl, ror #8 │ │ │ │ - rsbseq lr, r0, r4, lsr #15 │ │ │ │ - rsbseq lr, r0, lr, asr #8 │ │ │ │ - rsbseq sl, r0, ip, lsr #26 │ │ │ │ + ldrhteq lr, [r0], #-88 @ 0xffffffa8 │ │ │ │ + @ instruction: 0x0070ae98 │ │ │ │ + @ instruction: 0x0070e59e │ │ │ │ + rsbseq sl, r0, lr, ror lr │ │ │ │ + rsbseq lr, r0, r4, lsl #11 │ │ │ │ + rsbseq lr, r0, r6, ror #17 │ │ │ │ + rsbseq lr, r0, lr, lsl r5 │ │ │ │ + ldrshteq sl, [r0], #-222 @ 0xffffff22 │ │ │ │ + ldrshteq lr, [r0], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq lr, r0, lr, lsl #17 │ │ │ │ + rsbseq lr, r0, r4, ror #9 │ │ │ │ + rsbseq sl, r0, r4, asr #27 │ │ │ │ + rsbseq lr, r0, sl, asr #9 │ │ │ │ + rsbseq sl, r0, sl, lsr #27 │ │ │ │ + ldrhteq lr, [r0], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq sl, r0, lr, lsl #27 │ │ │ │ + @ instruction: 0x0070e492 │ │ │ │ + rsbseq sl, r0, r0, ror sp │ │ │ │ + rsbseq lr, r0, r2, ror r4 │ │ │ │ + rsbseq lr, r0, ip, lsr #15 │ │ │ │ + rsbseq lr, r0, r6, asr r4 │ │ │ │ + rsbseq sl, r0, r4, lsr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 21eafc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe121980 │ │ │ │ stclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ bmi fe2750a0 │ │ │ │ @@ -213710,25 +213710,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ @ instruction: 0xf04ffb89 │ │ │ │ @ instruction: 0xe71133ff │ │ │ │ rsbseq fp, fp, r0, lsr #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq fp, fp, r4, ror #6 │ │ │ │ - rsbseq lr, r0, r6, lsr r3 │ │ │ │ - @ instruction: 0x0070e296 │ │ │ │ - rsbseq sl, r0, r6, ror fp │ │ │ │ - rsbseq lr, r0, r2, lsl #5 │ │ │ │ - rsbseq r7, r0, r8, ror #6 │ │ │ │ - ldrshteq lr, [r0], #-24 @ 0xffffffe8 │ │ │ │ - ldrsbteq sl, [r0], #-168 @ 0xffffff58 │ │ │ │ - ldrhteq lr, [r0], #-22 @ 0xffffffea │ │ │ │ - @ instruction: 0x0070aa96 │ │ │ │ - @ instruction: 0x0070e196 │ │ │ │ - rsbseq sl, r0, r4, ror sl │ │ │ │ + rsbseq lr, r0, lr, lsr r3 │ │ │ │ + @ instruction: 0x0070e29e │ │ │ │ + rsbseq sl, r0, lr, ror fp │ │ │ │ + rsbseq lr, r0, sl, lsl #5 │ │ │ │ + rsbseq r7, r0, r0, ror r3 │ │ │ │ + rsbseq lr, r0, r0, lsl #4 │ │ │ │ + rsbseq sl, r0, r0, ror #21 │ │ │ │ + ldrhteq lr, [r0], #-30 @ 0xffffffe2 │ │ │ │ + @ instruction: 0x0070aa9e │ │ │ │ + @ instruction: 0x0070e19e │ │ │ │ + rsbseq sl, r0, ip, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3aab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r4, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r0, r3, sl, fp, lr, pc}^ │ │ │ │ @@ -213747,16 +213747,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe1215cc │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ blls 4625f4 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq lr, [r0], #-8 │ │ │ │ - ldrsbteq sl, [r0], #-152 @ 0xffffff68 │ │ │ │ + rsbseq lr, r0, r0, lsl #2 │ │ │ │ + rsbseq sl, r0, r0, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3ab20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ mcr2 3, 1, pc, cr14, cr8, {0} @ │ │ │ │ @@ -213779,19 +213779,19 @@ │ │ │ │ @ instruction: 0x51a2f241 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1021654 │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ blx fff2165c │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbseq r8, r0, sl, asr #10 │ │ │ │ - @ instruction: 0x0070e092 │ │ │ │ - rsbseq sl, r0, r2, ror r9 │ │ │ │ - rsbseq lr, r0, r0, ror r0 │ │ │ │ - rsbseq lr, r0, sl, asr r1 │ │ │ │ + rsbseq r8, r0, r2, asr r5 │ │ │ │ + @ instruction: 0x0070e09a │ │ │ │ + rsbseq sl, r0, sl, ror r9 │ │ │ │ + rsbseq lr, r0, r8, ror r0 │ │ │ │ + rsbseq lr, r0, r2, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3abac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d8, d12 │ │ │ │ stmdbmi fp, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72e4479 │ │ │ │ @@ -213801,17 +213801,17 @@ │ │ │ │ @ instruction: 0x51b7f241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 5a16a8 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx ff4a16b0 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r8, r0, r4, asr #9 │ │ │ │ - rsbseq lr, r0, ip, lsl r0 │ │ │ │ - rsbseq lr, r0, r6, lsl #2 │ │ │ │ + rsbseq r8, r0, ip, asr #9 │ │ │ │ + rsbseq lr, r0, r4, lsr #32 │ │ │ │ + rsbseq lr, r0, lr, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3abfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d8, d12 │ │ │ │ stmdbmi sl, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72e4479 │ │ │ │ @@ -213820,17 +213820,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ bicpl pc, lr, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9eaf734 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx feaa1700 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r8, r0, r4, ror r4 │ │ │ │ - rsbseq sp, r0, ip, asr #31 │ │ │ │ - ldrhteq lr, [r0], #-6 │ │ │ │ + rsbseq r8, r0, ip, ror r4 │ │ │ │ + ldrsbteq sp, [r0], #-244 @ 0xffffff0c │ │ │ │ + ldrhteq lr, [r0], #-14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3ac48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d8, d12 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72e4479 │ │ │ │ @@ -213849,17 +213849,17 @@ │ │ │ │ blx 1ea1760 │ │ │ │ bleq 21f110 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r8, r0, r8, lsr #8 │ │ │ │ - rsbseq sp, r0, ip, ror #30 │ │ │ │ - rsbseq lr, r0, r6, asr r0 │ │ │ │ + rsbseq r8, r0, r0, lsr r4 │ │ │ │ + rsbseq sp, r0, r4, ror pc │ │ │ │ + rsbseq lr, r0, lr, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3acc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d8, d12 │ │ │ │ ldmdbmi r5, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72e4479 │ │ │ │ @@ -213878,17 +213878,17 @@ │ │ │ │ blx fa17d8 │ │ │ │ bleq 21f188 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrhteq r8, [r0], #-48 @ 0xffffffd0 │ │ │ │ - ldrshteq sp, [r0], #-228 @ 0xffffff1c │ │ │ │ - ldrsbteq sp, [r0], #-254 @ 0xffffff02 │ │ │ │ + ldrhteq r8, [r0], #-56 @ 0xffffffc8 │ │ │ │ + ldrshteq sp, [r0], #-236 @ 0xffffff14 │ │ │ │ + rsbseq sp, r0, r6, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3ad38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vmax.u16 d4, d8, d12 │ │ │ │ stmdbmi sl, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72e4479 │ │ │ │ @@ -213897,17 +213897,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ tstpvs fp, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf94cf734 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 32183c >::_M_default_append(unsigned int)@@Base+0x9bf38> │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbseq r8, r0, r8, lsr r3 │ │ │ │ - @ instruction: 0x0070de90 │ │ │ │ - rsbseq sp, r0, sl, ror pc │ │ │ │ + rsbseq r8, r0, r0, asr #6 │ │ │ │ + @ instruction: 0x0070de98 │ │ │ │ + rsbseq sp, r0, r2, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3ad84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmiavs r8, {r2, r9, sl, lr}^ │ │ │ │ vrhadd.u16 d9, d8, d5 │ │ │ │ ldmdbmi r1!, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -213956,21 +213956,21 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8daf734 │ │ │ │ stmdbls r5, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ blls 2622a8 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq r8, r0, r8, ror #5 │ │ │ │ - rsbseq sp, r0, ip, ror #27 │ │ │ │ - rsbseq sl, r0, ip, asr #13 │ │ │ │ - rsbseq sp, r0, ip, asr #27 │ │ │ │ - ldrhteq sp, [r0], #-230 @ 0xffffff1a │ │ │ │ - rsbseq sp, r0, ip, lsr #27 │ │ │ │ - rsbseq sl, r0, ip, lsl #13 │ │ │ │ + ldrshteq r8, [r0], #-32 @ 0xffffffe0 │ │ │ │ + ldrshteq sp, [r0], #-212 @ 0xffffff2c │ │ │ │ + ldrsbteq sl, [r0], #-100 @ 0xffffff9c │ │ │ │ + ldrsbteq sp, [r0], #-212 @ 0xffffff2c │ │ │ │ + ldrhteq sp, [r0], #-238 @ 0xffffff12 │ │ │ │ + ldrhteq sp, [r0], #-212 @ 0xffffff2c │ │ │ │ + @ instruction: 0x0070a694 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [lr], -fp, lsl #1 │ │ │ │ strmi r4, [r9], sl, ror #22 │ │ │ │ strmi r4, [r5], -sl, ror #18 │ │ │ │ @@ -214076,27 +214076,27 @@ │ │ │ │ ldmdami r2, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7344478 │ │ │ │ @ instruction: 0xf04ff8a7 │ │ │ │ @ instruction: 0xe7ad33ff │ │ │ │ ldc 7, cr15, [r0, #-180]! @ 0xffffff4c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r0, r8, ror #3 │ │ │ │ + ldrshteq r8, [r0], #-16 │ │ │ │ rsbseq sl, fp, r0, ror #26 │ │ │ │ - rsbseq sp, r0, sl, lsl sp │ │ │ │ - rsbseq sp, r0, r0, lsl #25 │ │ │ │ + rsbseq sp, r0, r2, lsr #26 │ │ │ │ + rsbseq sp, r0, r8, lsl #25 │ │ │ │ rsbseq sl, fp, r8, ror #24 │ │ │ │ - rsbseq sp, r0, r8, lsr #24 │ │ │ │ - rsbseq sl, r0, r8, lsl #10 │ │ │ │ - rsbseq sp, r0, sl, lsl #24 │ │ │ │ - rsbseq sl, r0, sl, ror #9 │ │ │ │ - rsbseq sp, r0, ip, ror #23 │ │ │ │ - rsbseq sl, r0, ip, asr #9 │ │ │ │ - ldrsbteq sp, [r0], #-178 @ 0xffffff4e │ │ │ │ - ldrhteq sl, [r0], #-64 @ 0xffffffc0 │ │ │ │ + rsbseq sp, r0, r0, lsr ip │ │ │ │ + rsbseq sl, r0, r0, lsl r5 │ │ │ │ + rsbseq sp, r0, r2, lsl ip │ │ │ │ + ldrshteq sl, [r0], #-66 @ 0xffffffbe │ │ │ │ + ldrshteq sp, [r0], #-180 @ 0xffffff4c │ │ │ │ + ldrsbteq sl, [r0], #-68 @ 0xffffffbc │ │ │ │ + ldrsbteq sp, [r0], #-186 @ 0xffffff46 │ │ │ │ + ldrhteq sl, [r0], #-72 @ 0xffffffb8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbvs fp, {r1, r8, fp, sp, lr} │ │ │ │ svcvs 0x009b6f90 │ │ │ │ ldrbmi r1, [r0, -r0, asr #21]! │ │ │ │ bl e44a8 │ │ │ │ stmdane r3, {r1, r7, r9, ip}^ │ │ │ │ blvs 49f4d4 │ │ │ │ @@ -214321,26 +214321,26 @@ │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ mcr2 7, 6, pc, cr0, cr3, {1} @ │ │ │ │ ldr r9, [ip, -r7, lsl #22] │ │ │ │ bl 13a1eb8 │ │ │ │ rsbseq sl, fp, r0, ror sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq sl, fp, r6, asr sl │ │ │ │ - ldrhteq sp, [r0], #-218 @ 0xffffff26 │ │ │ │ - rsbseq sl, r0, r6, lsr #5 │ │ │ │ - @ instruction: 0x0070dd9e │ │ │ │ - rsbseq sl, r0, sl, lsl #5 │ │ │ │ - rsbseq sp, r0, r0, lsr #26 │ │ │ │ - rsbseq sl, r0, ip, lsl #4 │ │ │ │ - rsbseq sp, r0, sl, asr #24 │ │ │ │ - rsbseq sl, r0, r6, lsr r1 │ │ │ │ - rsbseq sp, r0, r4, lsl ip │ │ │ │ - rsbseq sl, r0, r0, lsl #2 │ │ │ │ - ldrshteq sp, [r0], #-182 @ 0xffffff4a │ │ │ │ - rsbseq sl, r0, r2, ror #1 │ │ │ │ + rsbseq sp, r0, r2, asr #27 │ │ │ │ + rsbseq sl, r0, lr, lsr #5 │ │ │ │ + rsbseq sp, r0, r6, lsr #27 │ │ │ │ + @ instruction: 0x0070a292 │ │ │ │ + rsbseq sp, r0, r8, lsr #26 │ │ │ │ + rsbseq sl, r0, r4, lsl r2 │ │ │ │ + rsbseq sp, r0, r2, asr ip │ │ │ │ + rsbseq sl, r0, lr, lsr r1 │ │ │ │ + rsbseq sp, r0, ip, lsl ip │ │ │ │ + rsbseq sl, r0, r8, lsl #2 │ │ │ │ + ldrshteq sp, [r0], #-190 @ 0xffffff42 │ │ │ │ + rsbseq sl, r0, sl, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3b448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi r6, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r5], -r2, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-1542 @ 0xfffff9fa │ │ │ │ vshr.u32 d31, d21, #22 │ │ │ │ @@ -214359,17 +214359,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf733300c │ │ │ │ stmdami r6, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 7, 3, pc, cr14, cr3, {1} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq ip, r0, r2, lsl #13 │ │ │ │ - rsbseq sp, r0, r2, asr fp │ │ │ │ - rsbseq sl, r0, lr, lsr r0 │ │ │ │ + rsbseq ip, r0, sl, lsl #13 │ │ │ │ + rsbseq sp, r0, sl, asr fp │ │ │ │ + rsbseq sl, r0, r6, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3b4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf0354479 │ │ │ │ @ instruction: 0x4604f3b1 │ │ │ │ @@ -214377,15 +214377,15 @@ │ │ │ │ strtmi fp, [r0], -r8, asr #2 │ │ │ │ @ instruction: 0xf962f318 │ │ │ │ strtmi r4, [fp], -r1, lsl #12 │ │ │ │ ldmib r1, {r4, r5, r9, sl, lr}^ │ │ │ │ vcvtp.s16.f16 d17, d0 │ │ │ │ andcs pc, r1, fp, ror lr @ │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbseq ip, r0, r0, lsl r6 │ │ │ │ + rsbseq ip, r0, r8, lsl r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3b4fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r4!, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-1541 @ 0xfffff9fb │ │ │ │ vshr.u16 d15, d21, #16 │ │ │ │ @@ -214482,36 +214482,36 @@ │ │ │ │ vtst.8 d20, d3, d10 │ │ │ │ ldrbtmi r0, [r8], #-415 @ 0xfffffe61 │ │ │ │ @ instruction: 0xf733300c │ │ │ │ ldmdami r8, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 7, cr15, [r6, #-204]! @ 0xffffff34 │ │ │ │ svclt 0x0000e75a │ │ │ │ - rsbseq ip, r0, lr, asr #11 │ │ │ │ - ldrsbteq sp, [r0], #-172 @ 0xffffff54 │ │ │ │ - rsbseq sp, r0, sl, lsr #21 │ │ │ │ - @ instruction: 0x00709f96 │ │ │ │ - ldrhteq sp, [r0], #-164 @ 0xffffff5c │ │ │ │ - rsbseq sp, r0, r2, ror sl │ │ │ │ - rsbseq r9, r0, lr, asr pc │ │ │ │ - rsbseq sp, r0, r8, lsl #21 │ │ │ │ - rsbseq sp, r0, r2, lsl #21 │ │ │ │ - rsbseq sp, r0, r0, lsr #20 │ │ │ │ - rsbseq r9, r0, ip, lsl #30 │ │ │ │ - rsbseq sp, r0, r6, lsl #20 │ │ │ │ - ldrshteq r9, [r0], #-226 @ 0xffffff1e │ │ │ │ - rsbseq sp, r0, r4, asr #20 │ │ │ │ - rsbseq sp, r0, lr, lsr sl │ │ │ │ - ldrhteq sp, [r0], #-148 @ 0xffffff6c │ │ │ │ - rsbseq r9, r0, r0, lsr #29 │ │ │ │ - @ instruction: 0x0070d99a │ │ │ │ - rsbseq r9, r0, r6, lsl #29 │ │ │ │ - ldrshteq sp, [r0], #-154 @ 0xffffff66 │ │ │ │ - rsbseq sp, r0, r2, ror #18 │ │ │ │ - rsbseq r9, r0, lr, asr #28 │ │ │ │ + ldrsbteq ip, [r0], #-86 @ 0xffffffaa │ │ │ │ + rsbseq sp, r0, r4, ror #21 │ │ │ │ + ldrhteq sp, [r0], #-162 @ 0xffffff5e │ │ │ │ + @ instruction: 0x00709f9e │ │ │ │ + ldrhteq sp, [r0], #-172 @ 0xffffff54 │ │ │ │ + rsbseq sp, r0, sl, ror sl │ │ │ │ + rsbseq r9, r0, r6, ror #30 │ │ │ │ + @ instruction: 0x0070da90 │ │ │ │ + rsbseq sp, r0, sl, lsl #21 │ │ │ │ + rsbseq sp, r0, r8, lsr #20 │ │ │ │ + rsbseq r9, r0, r4, lsl pc │ │ │ │ + rsbseq sp, r0, lr, lsl #20 │ │ │ │ + ldrshteq r9, [r0], #-234 @ 0xffffff16 │ │ │ │ + rsbseq sp, r0, ip, asr #20 │ │ │ │ + rsbseq sp, r0, r6, asr #20 │ │ │ │ + ldrhteq sp, [r0], #-156 @ 0xffffff64 │ │ │ │ + rsbseq r9, r0, r8, lsr #29 │ │ │ │ + rsbseq sp, r0, r2, lsr #19 │ │ │ │ + rsbseq r9, r0, lr, lsl #29 │ │ │ │ + rsbseq sp, r0, r2, lsl #20 │ │ │ │ + rsbseq sp, r0, sl, ror #18 │ │ │ │ + rsbseq r9, r0, r6, asr lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3b6f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r4, {r3, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi fp, [r5], -r9, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf0354e42 │ │ │ │ @@ -214576,29 +214576,29 @@ │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ ldrbtmi r0, [sl], #-2816 @ 0xfffff500 │ │ │ │ @ instruction: 0xf034f049 │ │ │ │ ldrtmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf0494629 │ │ │ │ andcs pc, r1, pc, lsr #32 │ │ │ │ ldcllt 0, cr11, [r0, #36]! @ 0x24 │ │ │ │ - ldrsbteq ip, [r0], #-54 @ 0xffffffca │ │ │ │ - ldrshteq sp, [r0], #-148 @ 0xffffff6c │ │ │ │ - ldrhteq sp, [r0], #-144 @ 0xffffff70 │ │ │ │ + ldrsbteq ip, [r0], #-62 @ 0xffffffc2 │ │ │ │ + ldrshteq sp, [r0], #-156 @ 0xffffff64 │ │ │ │ ldrhteq sp, [r0], #-152 @ 0xffffff68 │ │ │ │ - ldrhteq sp, [r0], #-146 @ 0xffffff6e │ │ │ │ - ldrhteq sp, [r0], #-156 @ 0xffffff64 │ │ │ │ - ldrhteq sp, [r0], #-158 @ 0xffffff62 │ │ │ │ - rsbseq sp, r0, r8, asr #19 │ │ │ │ - rsbseq sp, r0, lr, lsr r9 │ │ │ │ - rsbseq sp, r0, r8, asr #18 │ │ │ │ - rsbseq r0, r3, r4, lsl r1 │ │ │ │ - ldrhteq sp, [r0], #-152 @ 0xffffff68 │ │ │ │ - rsbseq r0, r4, sl, lsr #25 │ │ │ │ + rsbseq sp, r0, r0, asr #19 │ │ │ │ + ldrhteq sp, [r0], #-154 @ 0xffffff66 │ │ │ │ + rsbseq sp, r0, r4, asr #19 │ │ │ │ + rsbseq sp, r0, r6, asr #19 │ │ │ │ + ldrsbteq sp, [r0], #-144 @ 0xffffff70 │ │ │ │ rsbseq sp, r0, r6, asr #18 │ │ │ │ - rsbseq sp, r0, r2, asr #18 │ │ │ │ + rsbseq sp, r0, r0, asr r9 │ │ │ │ + rsbseq r0, r3, ip, lsl r1 │ │ │ │ + rsbseq sp, r0, r0, asr #19 │ │ │ │ + ldrhteq r0, [r4], #-194 @ 0xffffff3e │ │ │ │ + rsbseq sp, r0, lr, asr #18 │ │ │ │ + rsbseq sp, r0, sl, asr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ blvs 17b5ed0 │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ blcs f5ea0 │ │ │ │ @@ -214658,23 +214658,23 @@ │ │ │ │ andcc pc, r8, r3, asr r8 @ │ │ │ │ bfi r6, fp, #17, #3 │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0484630 │ │ │ │ blvs be2580 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ bfi r6, fp, (invalid: 17:7) │ │ │ │ - rsbseq sp, r0, ip, asr #17 │ │ │ │ - ldrsbteq r0, [r4], #-188 @ 0xffffff44 │ │ │ │ - rsbseq sp, r0, r0, lsr #17 │ │ │ │ - @ instruction: 0x0070d892 │ │ │ │ - @ instruction: 0x0071fe9c │ │ │ │ - rsbseq r4, r4, r6, lsr #24 │ │ │ │ - rsbseq sp, r0, r8, asr #16 │ │ │ │ - @ instruction: 0x00707998 │ │ │ │ - rsbseq pc, r6, r0, ror ip @ │ │ │ │ + ldrsbteq sp, [r0], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r0, r4, r4, ror #23 │ │ │ │ + rsbseq sp, r0, r8, lsr #17 │ │ │ │ + @ instruction: 0x0070d89a │ │ │ │ + rsbseq pc, r1, r4, lsr #29 │ │ │ │ + rsbseq r4, r4, lr, lsr #24 │ │ │ │ + rsbseq sp, r0, r0, asr r8 │ │ │ │ + rsbseq r7, r0, r0, lsr #19 │ │ │ │ + rsbseq pc, r6, r8, ror ip @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ @ instruction: 0x461c497a │ │ │ │ addlt r4, ip, sl, ror fp │ │ │ │ bvs 675978 │ │ │ │ @@ -214796,16 +214796,16 @@ │ │ │ │ stmdacs r0, {r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xe7acd09e │ │ │ │ svc 0x0096f72c │ │ │ │ ... │ │ │ │ rsbseq sl, fp, ip, ror #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq sl, fp, r0, lsr #3 │ │ │ │ - @ instruction: 0x0070d49c │ │ │ │ - rsbseq r9, r0, r8, lsl #19 │ │ │ │ + rsbseq sp, r0, r4, lsr #9 │ │ │ │ + @ instruction: 0x00709990 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcls 0, cr11, [sl], {131} @ 0x83 │ │ │ │ addsmi r6, ip, #36, 16 @ 0x240000 │ │ │ │ andcs sp, r1, r3, lsl #22 │ │ │ │ @@ -214843,19 +214843,19 @@ │ │ │ │ vadd.i8 d20, d2, d9 │ │ │ │ ldrbtmi r6, [r8], #-452 @ 0xfffffe3c │ │ │ │ @ instruction: 0xf733300c │ │ │ │ stmdami r7, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7334478 │ │ │ │ strb pc, [lr, r1, lsr #21]! @ │ │ │ │ - rsbseq sp, r0, r6, lsr #11 │ │ │ │ - ldrsbteq sp, [r0], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r9, r0, r4, asr #17 │ │ │ │ - ldrhteq sp, [r0], #-58 @ 0xffffffc6 │ │ │ │ - rsbseq r9, r0, r4, lsr #17 │ │ │ │ + rsbseq sp, r0, lr, lsr #11 │ │ │ │ + rsbseq sp, r0, r2, ror #7 │ │ │ │ + rsbseq r9, r0, ip, asr #17 │ │ │ │ + rsbseq sp, r0, r2, asr #7 │ │ │ │ + rsbseq r9, r0, ip, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3bc58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclvs 15, cr0, [r3, #704] @ 0x2c0 │ │ │ │ @ instruction: 0x4604b092 │ │ │ │ eorsle r2, pc, r0, lsl #22 │ │ │ │ blvc 9200b0 │ │ │ │ @@ -215076,16 +215076,16 @@ │ │ │ │ ... │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ - rsbseq sp, r0, r4, ror #5 │ │ │ │ - rsbseq sp, r0, lr, ror #8 │ │ │ │ + rsbseq sp, r0, ip, ror #5 │ │ │ │ + rsbseq sp, r0, r6, ror r4 │ │ │ │ blne ff2a08c0 │ │ │ │ blx 5209b8 │ │ │ │ vldr s26, [r2, #692] @ 0x2b4 │ │ │ │ vldr d5, [pc, #120] @ e4e74 │ │ │ │ vadd.f64 d7, d1, d2 │ │ │ │ ldr r1, [pc], r5, lsl #22 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ @@ -215449,49 +215449,49 @@ │ │ │ │ stmdami r9!, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 7, cr15, [sl, #200]! @ 0xc8 │ │ │ │ svclt 0x0000e5dd │ │ │ │ ... │ │ │ │ ldrsbteq r9, [fp], #-176 @ 0xffffff50 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq ip, r0, lr, lsl #29 │ │ │ │ - rsbseq r9, r0, r8, ror r3 │ │ │ │ + @ instruction: 0x0070ce96 │ │ │ │ + rsbseq r9, r0, r0, lsl #7 │ │ │ │ rsbseq r9, fp, lr, lsl #21 │ │ │ │ - ldrshteq ip, [r0], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r9, r0, r2, ror #5 │ │ │ │ - rsbseq ip, r0, r6, asr #27 │ │ │ │ - ldrhteq r9, [r0], #-34 @ 0xffffffde │ │ │ │ - rsbseq ip, r0, r8, asr sp │ │ │ │ - rsbseq r9, r0, r2, asr #4 │ │ │ │ - rsbseq ip, r0, sl, lsr #26 │ │ │ │ - rsbseq r9, r0, r6, lsl r2 │ │ │ │ - ldrsbteq ip, [r0], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r9, r0, r4, asr #3 │ │ │ │ - ldrhteq ip, [r0], #-206 @ 0xffffff32 │ │ │ │ - rsbseq r9, r0, sl, lsr #3 │ │ │ │ - @ instruction: 0x0070cc92 │ │ │ │ - rsbseq r9, r0, lr, ror r1 │ │ │ │ - rsbseq ip, r0, r4, asr #24 │ │ │ │ - rsbseq r9, r0, r0, lsr r1 │ │ │ │ - rsbseq ip, r0, r6, lsl ip │ │ │ │ - rsbseq r9, r0, r2, lsl #2 │ │ │ │ - ldrsbteq ip, [r0], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r9, r0, r8, asr #1 │ │ │ │ - rsbseq ip, r0, r8, lsr #23 │ │ │ │ - @ instruction: 0x00709094 │ │ │ │ - rsbseq ip, r0, r8, ror #22 │ │ │ │ - rsbseq r9, r0, r4, asr r0 │ │ │ │ - rsbseq ip, r0, r6, lsr fp │ │ │ │ - rsbseq r9, r0, r2, lsr #32 │ │ │ │ - rsbseq ip, r0, lr, ror sl │ │ │ │ - rsbseq r8, r0, sl, ror #30 │ │ │ │ - rsbseq ip, r0, r4, ror #20 │ │ │ │ - rsbseq r8, r0, r0, asr pc │ │ │ │ - rsbseq ip, r0, sl, asr #20 │ │ │ │ - rsbseq r8, r0, r6, lsr pc │ │ │ │ + ldrshteq ip, [r0], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r9, r0, sl, ror #5 │ │ │ │ + rsbseq ip, r0, lr, asr #27 │ │ │ │ + ldrhteq r9, [r0], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq ip, r0, r0, ror #26 │ │ │ │ + rsbseq r9, r0, sl, asr #4 │ │ │ │ + rsbseq ip, r0, r2, lsr sp │ │ │ │ + rsbseq r9, r0, lr, lsl r2 │ │ │ │ + rsbseq ip, r0, r0, ror #25 │ │ │ │ + rsbseq r9, r0, ip, asr #3 │ │ │ │ + rsbseq ip, r0, r6, asr #25 │ │ │ │ + ldrhteq r9, [r0], #-18 @ 0xffffffee │ │ │ │ + @ instruction: 0x0070cc9a │ │ │ │ + rsbseq r9, r0, r6, lsl #3 │ │ │ │ + rsbseq ip, r0, ip, asr #24 │ │ │ │ + rsbseq r9, r0, r8, lsr r1 │ │ │ │ + rsbseq ip, r0, lr, lsl ip │ │ │ │ + rsbseq r9, r0, sl, lsl #2 │ │ │ │ + rsbseq ip, r0, r4, ror #23 │ │ │ │ + ldrsbteq r9, [r0], #-0 │ │ │ │ + ldrhteq ip, [r0], #-176 @ 0xffffff50 │ │ │ │ + @ instruction: 0x0070909c │ │ │ │ + rsbseq ip, r0, r0, ror fp │ │ │ │ + rsbseq r9, r0, ip, asr r0 │ │ │ │ + rsbseq ip, r0, lr, lsr fp │ │ │ │ + rsbseq r9, r0, sl, lsr #32 │ │ │ │ + rsbseq ip, r0, r6, lsl #21 │ │ │ │ + rsbseq r8, r0, r2, ror pc │ │ │ │ + rsbseq ip, r0, ip, ror #20 │ │ │ │ + rsbseq r8, r0, r8, asr pc │ │ │ │ + rsbseq ip, r0, r2, asr sl │ │ │ │ + rsbseq r8, r0, lr, lsr pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3c650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, asr #31 │ │ │ │ blmi 19b7de4 │ │ │ │ ldrbtmi fp, [sl], #-137 @ 0xffffff77 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -215590,25 +215590,25 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2l 7, cr15, [r0], {50} @ 0x32 │ │ │ │ @ instruction: 0xf72ce7df │ │ │ │ svclt 0x0000e95c │ │ │ │ @ instruction: 0x007b959e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r9, fp, r8, lsl #11 │ │ │ │ - ldrhteq ip, [r0], #-172 @ 0xffffff54 │ │ │ │ - ldrhteq ip, [r0], #-140 @ 0xffffff74 │ │ │ │ - rsbseq r8, r0, r8, lsr #27 │ │ │ │ - @ instruction: 0x0070c892 │ │ │ │ - rsbseq r8, r0, lr, ror sp │ │ │ │ - rsbseq ip, r0, r6, asr r8 │ │ │ │ - rsbseq r8, r0, r0, asr #26 │ │ │ │ - rsbseq ip, r0, r4, lsr r8 │ │ │ │ - rsbseq r8, r0, r0, lsr #26 │ │ │ │ - rsbseq ip, r0, r8, lsl r8 │ │ │ │ - rsbseq r8, r0, r2, lsl #26 │ │ │ │ + rsbseq ip, r0, r4, asr #21 │ │ │ │ + rsbseq ip, r0, r4, asr #17 │ │ │ │ + ldrhteq r8, [r0], #-208 @ 0xffffff30 │ │ │ │ + @ instruction: 0x0070c89a │ │ │ │ + rsbseq r8, r0, r6, lsl #27 │ │ │ │ + rsbseq ip, r0, lr, asr r8 │ │ │ │ + rsbseq r8, r0, r8, asr #26 │ │ │ │ + rsbseq ip, r0, ip, lsr r8 │ │ │ │ + rsbseq r8, r0, r8, lsr #26 │ │ │ │ + rsbseq ip, r0, r0, lsr #16 │ │ │ │ + rsbseq r8, r0, sl, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec3c824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0x461c6912 │ │ │ │ @ instruction: 0xf7ff9201 │ │ │ │ bls 16525c │ │ │ │ @@ -215622,16 +215622,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff523326 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7324478 │ │ │ │ blls 164894 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq ip, r0, ip, lsl #15 │ │ │ │ - rsbseq r8, r0, r8, ror ip │ │ │ │ + @ instruction: 0x0070c794 │ │ │ │ + rsbseq r8, r0, r0, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3c880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x461d6912 │ │ │ │ @ instruction: 0xf7ff9201 │ │ │ │ bls 165200 │ │ │ │ @@ -215655,16 +215655,16 @@ │ │ │ │ ldrbtmi r0, [r8], #-290 @ 0xfffffede │ │ │ │ @ instruction: 0xf732300c │ │ │ │ stmdami r5, {r0, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcrr2 7, 3, pc, r8, cr2 @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq ip, r0, r6, lsl #14 │ │ │ │ - ldrshteq r8, [r0], #-178 @ 0xffffff4e │ │ │ │ + rsbseq ip, r0, lr, lsl #14 │ │ │ │ + ldrshteq r8, [r0], #-186 @ 0xffffff46 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3c904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ @ instruction: 0x4606461f │ │ │ │ pld [r4, #71] @ 0x47 │ │ │ │ @@ -215711,22 +215711,22 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ e57bc @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 82348e │ │ │ │ @ instruction: 0xf04f480a │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff6a349a │ │ │ │ svclt 0x0000e7c7 │ │ │ │ - rsbseq ip, r0, r8, asr #16 │ │ │ │ + rsbseq ip, r0, r0, asr r8 │ │ │ │ andeq r5, r0, r9, asr r3 │ │ │ │ @ instruction: 0xffffeeef │ │ │ │ ldrdeq r4, [r0], -r1 │ │ │ │ - rsbseq ip, r0, r2, asr #12 │ │ │ │ - rsbseq r8, r0, lr, lsr #22 │ │ │ │ - rsbseq ip, r0, r4, lsr #12 │ │ │ │ - rsbseq r8, r0, lr, lsl #22 │ │ │ │ + rsbseq ip, r0, sl, asr #12 │ │ │ │ + rsbseq r8, r0, r6, lsr fp │ │ │ │ + rsbseq ip, r0, ip, lsr #12 │ │ │ │ + rsbseq r8, r0, r6, lsl fp │ │ │ │ blcs ffe24 │ │ │ │ ldrblt sp, [r0, #-67]! @ 0xffffffbd │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r4, sl, asr #19 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @@ -215756,17 +215756,17 @@ │ │ │ │ addseq r4, r2, fp, ror r4 │ │ │ │ ldc2 7, cr15, [r4, #-188] @ 0xffffff44 │ │ │ │ stmib r6, {r8, r9, sp}^ │ │ │ │ movwcs r3, #4870 @ 0x1306 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ movwcs fp, #7536 @ 0x1d70 │ │ │ │ @ instruction: 0x47704618 │ │ │ │ - rsbseq ip, r0, r2, lsr #11 │ │ │ │ - rsbseq r8, r0, lr, lsl #21 │ │ │ │ - ldrshteq ip, [r0], #-108 @ 0xffffff94 │ │ │ │ + rsbseq ip, r0, sl, lsr #11 │ │ │ │ + @ instruction: 0x00708a96 │ │ │ │ + rsbseq ip, r0, r4, lsl #14 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 220d54 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r5], -ip, lsl #1 │ │ │ │ ldrmi r4, [r9], r8, lsl #12 │ │ │ │ @@ -215879,31 +215879,31 @@ │ │ │ │ ldmdbmi r4, {r0, r3, r9, sl, ip, lr, pc} │ │ │ │ ldmdami r4, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf06f464a │ │ │ │ ldrbtmi r0, [r8], #-1800 @ 0xfffff8f8 │ │ │ │ blx fe323734 │ │ │ │ ldmdbmi r1, {r0, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xe7f44479 │ │ │ │ - rsbseq ip, r0, r4, ror r6 │ │ │ │ + rsbseq ip, r0, ip, ror r6 │ │ │ │ @ instruction: 0xfffffd77 │ │ │ │ andeq r6, r0, r7, lsl #1 │ │ │ │ - rsbseq ip, r0, r0, asr #8 │ │ │ │ - rsbseq r8, r0, ip, lsr #18 │ │ │ │ - rsbseq ip, r0, ip, lsl r4 │ │ │ │ - rsbseq r8, r0, r8, lsl #18 │ │ │ │ - rsbseq ip, r0, ip, ror #7 │ │ │ │ - rsbseq ip, r0, sl, asr #11 │ │ │ │ - ldrsbteq ip, [r0], #-48 @ 0xffffffd0 │ │ │ │ - rsbseq ip, r0, lr, ror #11 │ │ │ │ - ldrhteq ip, [r0], #-52 @ 0xffffffcc │ │ │ │ - @ instruction: 0x0070889e │ │ │ │ - @ instruction: 0x0070c398 │ │ │ │ - rsbseq ip, r0, r4, ror #10 │ │ │ │ - ldrsbteq ip, [r0], #-94 @ 0xffffffa2 │ │ │ │ - rsbseq ip, r0, r8, asr #10 │ │ │ │ + rsbseq ip, r0, r8, asr #8 │ │ │ │ + rsbseq r8, r0, r4, lsr r9 │ │ │ │ + rsbseq ip, r0, r4, lsr #8 │ │ │ │ + rsbseq r8, r0, r0, lsl r9 │ │ │ │ + ldrshteq ip, [r0], #-52 @ 0xffffffcc │ │ │ │ + ldrsbteq ip, [r0], #-82 @ 0xffffffae │ │ │ │ + ldrsbteq ip, [r0], #-56 @ 0xffffffc8 │ │ │ │ + ldrshteq ip, [r0], #-86 @ 0xffffffaa │ │ │ │ + ldrhteq ip, [r0], #-60 @ 0xffffffc4 │ │ │ │ + rsbseq r8, r0, r6, lsr #17 │ │ │ │ + rsbseq ip, r0, r0, lsr #7 │ │ │ │ + rsbseq ip, r0, ip, ror #10 │ │ │ │ + rsbseq ip, r0, r6, ror #11 │ │ │ │ + rsbseq ip, r0, r0, asr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ strbpl pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb098 │ │ │ │ strmi r4, [pc], -ip, asr #8 │ │ │ │ @@ -216179,42 +216179,42 @@ │ │ │ │ blge 51075c │ │ │ │ @ instruction: 0xf04b4628 │ │ │ │ ldrb pc, [r3, -r7, asr #9] @ │ │ │ │ stcl 7, cr15, [r0], {43} @ 0x2b │ │ │ │ rsbseq r8, fp, r8, lsr #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0xfffffb7d │ │ │ │ - rsbseq ip, r0, sl, asr #4 │ │ │ │ - rsbseq r8, r0, r6, lsr r7 │ │ │ │ + rsbseq ip, r0, r2, asr r2 │ │ │ │ + rsbseq r8, r0, lr, lsr r7 │ │ │ │ rsbseq r8, fp, r0, asr lr │ │ │ │ - rsbseq r7, r0, r4, lsr #25 │ │ │ │ - rsbseq ip, r0, ip, lsl #3 │ │ │ │ - rsbseq r8, r0, r8, ror r6 │ │ │ │ - rsbseq ip, r0, r2, ror r1 │ │ │ │ - rsbseq r8, r0, lr, asr r6 │ │ │ │ - rsbseq ip, r0, r4, lsr r1 │ │ │ │ - rsbseq r8, r0, r0, lsr #12 │ │ │ │ - ldrsbteq ip, [r0], #-10 │ │ │ │ - rsbseq r8, r0, r6, asr #11 │ │ │ │ - rsbseq ip, r0, ip, lsl #1 │ │ │ │ - rsbseq ip, r0, r8, lsr r3 │ │ │ │ - rsbseq r8, r0, ip, asr #10 │ │ │ │ - rsbseq ip, r0, lr │ │ │ │ - rsbseq ip, r0, r6, asr #6 │ │ │ │ - rsbseq r8, r0, sl, asr #9 │ │ │ │ - ldrhteq fp, [r0], #-248 @ 0xffffff08 │ │ │ │ - rsbseq ip, r0, r4, asr #5 │ │ │ │ - rsbseq r8, r0, r8, ror r4 │ │ │ │ - rsbseq fp, r0, r2, ror pc │ │ │ │ - rsbseq ip, r0, lr, asr #4 │ │ │ │ - rsbseq r8, r0, r2, lsr r4 │ │ │ │ - rsbseq fp, r0, ip, lsr #30 │ │ │ │ - rsbseq r8, r0, r8, lsl r4 │ │ │ │ - rsbseq fp, r0, r0, lsl #30 │ │ │ │ - rsbseq ip, r0, ip, lsl #3 │ │ │ │ + rsbseq r7, r0, ip, lsr #25 │ │ │ │ + @ instruction: 0x0070c194 │ │ │ │ + rsbseq r8, r0, r0, lsl #13 │ │ │ │ + rsbseq ip, r0, sl, ror r1 │ │ │ │ + rsbseq r8, r0, r6, ror #12 │ │ │ │ + rsbseq ip, r0, ip, lsr r1 │ │ │ │ + rsbseq r8, r0, r8, lsr #12 │ │ │ │ + rsbseq ip, r0, r2, ror #1 │ │ │ │ + rsbseq r8, r0, lr, asr #11 │ │ │ │ + @ instruction: 0x0070c094 │ │ │ │ + rsbseq ip, r0, r0, asr #6 │ │ │ │ + rsbseq r8, r0, r4, asr r5 │ │ │ │ + rsbseq ip, r0, r6, lsl r0 │ │ │ │ + rsbseq ip, r0, lr, asr #6 │ │ │ │ + ldrsbteq r8, [r0], #-66 @ 0xffffffbe │ │ │ │ + rsbseq fp, r0, r0, asr #31 │ │ │ │ + rsbseq ip, r0, ip, asr #5 │ │ │ │ + rsbseq r8, r0, r0, lsl #9 │ │ │ │ + rsbseq fp, r0, sl, ror pc │ │ │ │ + rsbseq ip, r0, r6, asr r2 │ │ │ │ + rsbseq r8, r0, sl, lsr r4 │ │ │ │ + rsbseq fp, r0, r4, lsr pc │ │ │ │ + rsbseq r8, r0, r0, lsr #8 │ │ │ │ + rsbseq fp, r0, r8, lsl #30 │ │ │ │ + @ instruction: 0x0070c194 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 13f7800 │ │ │ │ blmi 13f7a14 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -216292,21 +216292,21 @@ │ │ │ │ @ instruction: 0xff56f731 │ │ │ │ @ instruction: 0xf72be79e │ │ │ │ svclt 0x0000ebe2 │ │ │ │ rsbseq r8, fp, r0, asr sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0xfffff72b │ │ │ │ andeq r6, r0, fp, asr #7 │ │ │ │ - rsbseq fp, r0, r2, ror #27 │ │ │ │ - rsbseq r8, r0, lr, asr #5 │ │ │ │ + rsbseq fp, r0, sl, ror #27 │ │ │ │ + ldrsbteq r8, [r0], #-38 @ 0xffffffda │ │ │ │ rsbseq r8, fp, r8, ror #19 │ │ │ │ - rsbseq fp, r0, r0, asr sp │ │ │ │ - rsbseq r8, r0, ip, lsr r2 │ │ │ │ - rsbseq fp, r0, r2, lsr #26 │ │ │ │ - rsbseq r8, r0, lr, lsl #4 │ │ │ │ + rsbseq fp, r0, r8, asr sp │ │ │ │ + rsbseq r8, r0, r4, asr #4 │ │ │ │ + rsbseq fp, r0, sl, lsr #26 │ │ │ │ + rsbseq r8, r0, r6, lsl r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4699b093 │ │ │ │ pkhtbmi r4, fp, r4, asr #22 │ │ │ │ @ instruction: 0x46054954 │ │ │ │ @@ -216390,24 +216390,24 @@ │ │ │ │ @ instruction: 0xf731300c │ │ │ │ stmdami lr, {r0, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 7, 4, pc, cr12, cr1, {1} @ │ │ │ │ @ instruction: 0xf72be798 │ │ │ │ svclt 0x0000eb18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq sl, [r0], #-112 @ 0xffffff90 │ │ │ │ + ldrhteq sl, [r0], #-120 @ 0xffffff88 │ │ │ │ rsbseq r8, fp, lr, asr #17 │ │ │ │ @ instruction: 0xfffff597 │ │ │ │ rsbseq r8, fp, r0, ror #16 │ │ │ │ - rsbseq fp, r0, ip, asr #23 │ │ │ │ - ldrhteq r8, [r0], #-8 │ │ │ │ - ldrhteq fp, [r0], #-176 @ 0xffffff50 │ │ │ │ - @ instruction: 0x0070809c │ │ │ │ - rsbseq fp, r0, lr, lsl #23 │ │ │ │ - rsbseq r8, r0, sl, ror r0 │ │ │ │ + ldrsbteq fp, [r0], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r8, r0, r0, asr #1 │ │ │ │ + ldrhteq fp, [r0], #-184 @ 0xffffff48 │ │ │ │ + rsbseq r8, r0, r4, lsr #1 │ │ │ │ + @ instruction: 0x0070bb96 │ │ │ │ + rsbseq r8, r0, r2, lsl #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3d4a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r5, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ adcvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ @@ -216479,21 +216479,21 @@ │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ bmi 3d5b80 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ blvs 1219fc │ │ │ │ @ instruction: 0xf047447a │ │ │ │ ldrtmi pc, [r0], -fp, asr #2 @ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbseq sl, r0, r4, asr #5 │ │ │ │ + rsbseq sl, r0, ip, asr #5 │ │ │ │ + rsbseq sl, r0, sl, ror r2 │ │ │ │ rsbseq sl, r0, r2, ror r2 │ │ │ │ - rsbseq sl, r0, sl, ror #4 │ │ │ │ - rsbseq fp, r0, ip, asr #20 │ │ │ │ - rsbseq r7, r0, r8, lsr pc │ │ │ │ - rsbseq r6, r0, sl, asr #28 │ │ │ │ - rsbseq sl, r0, r0, lsr r2 │ │ │ │ + rsbseq fp, r0, r4, asr sl │ │ │ │ + rsbseq r7, r0, r0, asr #30 │ │ │ │ + rsbseq r6, r0, r2, asr lr │ │ │ │ + rsbseq sl, r0, r8, lsr r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 1677c60 │ │ │ │ addlt r4, r9, r6, asr fp │ │ │ │ @ instruction: 0xf8d7447a │ │ │ │ @@ -216581,21 +216581,21 @@ │ │ │ │ ldc2 7, cr15, [r4, #-196] @ 0xffffff3c │ │ │ │ @ instruction: 0xf72be7d7 │ │ │ │ svclt 0x0000e9a0 │ │ │ │ ldrshteq r8, [fp], #-84 @ 0xffffffac │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0xffffda3f │ │ │ │ @ instruction: 0xffffda3d │ │ │ │ - ldrshteq fp, [r0], #-132 @ 0xffffff7c │ │ │ │ - rsbseq fp, r0, r6, asr #24 │ │ │ │ - ldrsbteq fp, [r0], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r7, r0, r0, asr #27 │ │ │ │ + ldrshteq fp, [r0], #-140 @ 0xffffff74 │ │ │ │ + rsbseq fp, r0, lr, asr #24 │ │ │ │ + ldrsbteq fp, [r0], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r7, r0, r8, asr #27 │ │ │ │ ldrsbteq r8, [fp], #-74 @ 0xffffffb6 │ │ │ │ - @ instruction: 0x0070b89e │ │ │ │ - rsbseq r7, r0, sl, lsl #27 │ │ │ │ + rsbseq fp, r0, r6, lsr #17 │ │ │ │ + @ instruction: 0x00707d92 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec3d790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrmi r4, [r5], -r8, lsl #12 │ │ │ │ @ instruction: 0xf800f316 │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @@ -216609,16 +216609,16 @@ │ │ │ │ @ instruction: 0xf6424806 │ │ │ │ ldrbtmi r7, [r8], #-307 @ 0xfffffecd │ │ │ │ @ instruction: 0xf731300c │ │ │ │ stmdami r4, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 7, cr15, [r2], {49} @ 0x31 │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - rsbseq fp, r0, sl, lsl r8 │ │ │ │ - rsbseq r7, r0, r6, lsl #26 │ │ │ │ + rsbseq fp, r0, r2, lsr #16 │ │ │ │ + rsbseq r7, r0, lr, lsl #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrdgt pc, [ip], #143 @ 0x8f @ │ │ │ │ ldrmi fp, [r4], -r6, lsl #1 │ │ │ │ ldrbtmi r4, [ip], #2618 @ 0xa3a │ │ │ │ @@ -216679,16 +216679,16 @@ │ │ │ │ blls 1e5820 │ │ │ │ @ instruction: 0xf72be7a5 │ │ │ │ svclt 0x0000e8dc │ │ │ │ ldrshteq r8, [fp], #-62 @ 0xffffffc2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r8, fp, lr, asr #7 │ │ │ │ andeq r1, r0, sp, asr #23 │ │ │ │ - rsbseq fp, r0, r8, lsl r7 │ │ │ │ - rsbseq r7, r0, r4, lsl #24 │ │ │ │ + rsbseq fp, r0, r0, lsr #14 │ │ │ │ + rsbseq r7, r0, ip, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ umulllt r4, sp, r1, r6 │ │ │ │ blmi 1ab90ac │ │ │ │ @ instruction: 0x7010f8d9 │ │ │ │ @@ -216793,22 +216793,22 @@ │ │ │ │ blx 1c2456a │ │ │ │ @ instruction: 0xf72ae743 │ │ │ │ svclt 0x0000eff8 │ │ │ │ rsbseq r8, fp, r4, ror #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r8, fp, sl, asr #5 │ │ │ │ @ instruction: 0xffffe2e9 │ │ │ │ - ldrshteq fp, [r0], #-90 @ 0xffffffa6 │ │ │ │ - rsbseq r7, r0, r6, ror #21 │ │ │ │ - rsbseq fp, r0, r2, ror #11 │ │ │ │ - rsbseq r7, r0, lr, asr #21 │ │ │ │ - rsbseq fp, r0, sl, ror #10 │ │ │ │ - rsbseq r7, r0, r6, asr sl │ │ │ │ - rsbseq fp, r0, lr, asr #10 │ │ │ │ - rsbseq r7, r0, sl, lsr sl │ │ │ │ + rsbseq fp, r0, r2, lsl #12 │ │ │ │ + rsbseq r7, r0, lr, ror #21 │ │ │ │ + rsbseq fp, r0, sl, ror #11 │ │ │ │ + ldrsbteq r7, [r0], #-166 @ 0xffffff5a │ │ │ │ + rsbseq fp, r0, r2, ror r5 │ │ │ │ + rsbseq r7, r0, lr, asr sl │ │ │ │ + rsbseq fp, r0, r6, asr r5 │ │ │ │ + rsbseq r7, r0, r2, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec3dae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrmi r4, [r5], -r8, lsl #12 │ │ │ │ mrc2 3, 2, pc, cr6, cr5, {0} │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @@ -216822,16 +216822,16 @@ │ │ │ │ @ instruction: 0xf6424806 │ │ │ │ ldrbtmi r7, [r8], #-289 @ 0xfffffedf │ │ │ │ @ instruction: 0xf731300c │ │ │ │ stmdami r4, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx b245f2 │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - rsbseq fp, r0, r6, asr #9 │ │ │ │ - ldrhteq r7, [r0], #-146 @ 0xffffff6e │ │ │ │ + rsbseq fp, r0, lr, asr #9 │ │ │ │ + ldrhteq r7, [r0], #-154 @ 0xffffff66 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi fe6381a4 │ │ │ │ blmi fe6381c4 │ │ │ │ addlt r4, r6, sl, ror r4 │ │ │ │ @@ -216981,26 +216981,26 @@ │ │ │ │ @ instruction: 0xf7314478 │ │ │ │ @ instruction: 0xf04ff9f3 │ │ │ │ @ instruction: 0xe6e432ff │ │ │ │ cdp 7, 7, cr15, cr12, cr10, {1} │ │ │ │ rsbseq r8, fp, ip, lsr #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x007b8092 │ │ │ │ - rsbseq fp, r0, lr, lsr r4 │ │ │ │ - rsbseq r7, r0, sl, lsr #18 │ │ │ │ - rsbseq fp, r0, r2, lsl #10 │ │ │ │ - rsbseq fp, r0, r8, ror #6 │ │ │ │ - rsbseq r7, r0, r4, asr r8 │ │ │ │ - ldrshteq fp, [r0], #-44 @ 0xffffffd4 │ │ │ │ - rsbseq r7, r0, r8, ror #15 │ │ │ │ - rsbseq fp, r0, lr, asr #8 │ │ │ │ - rsbseq fp, r0, r0, lsl #5 │ │ │ │ - rsbseq r7, r0, ip, ror #14 │ │ │ │ - rsbseq fp, r0, lr, asr r2 │ │ │ │ - rsbseq r7, r0, r8, asr #14 │ │ │ │ + rsbseq fp, r0, r6, asr #8 │ │ │ │ + rsbseq r7, r0, r2, lsr r9 │ │ │ │ + rsbseq fp, r0, sl, lsl #10 │ │ │ │ + rsbseq fp, r0, r0, ror r3 │ │ │ │ + rsbseq r7, r0, ip, asr r8 │ │ │ │ + rsbseq fp, r0, r4, lsl #6 │ │ │ │ + ldrshteq r7, [r0], #-112 @ 0xffffff90 │ │ │ │ + rsbseq fp, r0, r6, asr r4 │ │ │ │ + rsbseq fp, r0, r8, lsl #5 │ │ │ │ + rsbseq r7, r0, r4, ror r7 │ │ │ │ + rsbseq fp, r0, r6, ror #4 │ │ │ │ + rsbseq r7, r0, r0, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec3dde4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 156abac │ │ │ │ suble r0, ip, r3, lsl #10 │ │ │ │ ldrdgt pc, [r4], -r0 │ │ │ │ stmdbvs r9, {r1, r2, r4, r7, r9, sl, lr} │ │ │ │ @@ -217055,20 +217055,20 @@ │ │ │ │ @ instruction: 0xf640480a │ │ │ │ ldrbtmi r4, [r8], #-369 @ 0xfffffe8f │ │ │ │ @ instruction: 0xf731300c │ │ │ │ stmdami r8, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf956f731 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ - rsbseq fp, r0, sl, ror #2 │ │ │ │ - rsbseq r7, r0, r6, asr r6 │ │ │ │ - rsbseq fp, r0, sl, asr #2 │ │ │ │ - rsbseq r7, r0, r6, lsr r6 │ │ │ │ - rsbseq fp, r0, r2, lsr #2 │ │ │ │ - rsbseq r7, r0, lr, lsl #12 │ │ │ │ + rsbseq fp, r0, r2, ror r1 │ │ │ │ + rsbseq r7, r0, lr, asr r6 │ │ │ │ + rsbseq fp, r0, r2, asr r1 │ │ │ │ + rsbseq r7, r0, lr, lsr r6 │ │ │ │ + rsbseq fp, r0, sl, lsr #2 │ │ │ │ + rsbseq r7, r0, r6, lsl r6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r7, sp, lsl #21 │ │ │ │ strmi r4, [pc], -sp, lsl #23 │ │ │ │ stmdbvs sp, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -217209,33 +217209,33 @@ │ │ │ │ @ instruction: 0xf7314478 │ │ │ │ ldr pc, [pc, -fp, lsr #16] │ │ │ │ ldc 7, cr15, [r6], #168 @ 0xa8 │ │ │ │ ... │ │ │ │ ldrshteq r7, [fp], #-200 @ 0xffffff38 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x007b7c90 │ │ │ │ - rsbseq fp, r0, r4, asr r0 │ │ │ │ - rsbseq r7, r0, r0, asr #10 │ │ │ │ - rsbseq fp, r0, sl, lsr r0 │ │ │ │ - rsbseq r7, r0, r6, lsr #10 │ │ │ │ - rsbseq fp, r0, r0 │ │ │ │ - rsbseq r7, r0, ip, ror #9 │ │ │ │ - rsbseq sl, r0, r6, ror #31 │ │ │ │ - ldrsbteq r7, [r0], #-66 @ 0xffffffbe │ │ │ │ + rsbseq fp, r0, ip, asr r0 │ │ │ │ + rsbseq r7, r0, r8, asr #10 │ │ │ │ + rsbseq fp, r0, r2, asr #32 │ │ │ │ + rsbseq r7, r0, lr, lsr #10 │ │ │ │ + rsbseq fp, r0, r8 │ │ │ │ + ldrshteq r7, [r0], #-68 @ 0xffffffbc │ │ │ │ + rsbseq sl, r0, lr, ror #31 │ │ │ │ + ldrsbteq r7, [r0], #-74 @ 0xffffffb6 │ │ │ │ @ instruction: 0xffffe8db │ │ │ │ - rsbseq sl, r0, r4, ror pc │ │ │ │ - rsbseq r7, r0, r0, ror #8 │ │ │ │ - rsbseq sl, r0, sl, lsl pc │ │ │ │ - rsbseq r7, r0, r6, lsl #8 │ │ │ │ - rsbseq sl, r0, r0, lsl #30 │ │ │ │ - rsbseq r7, r0, ip, ror #7 │ │ │ │ - rsbseq sl, r0, r6, ror #29 │ │ │ │ - ldrsbteq r7, [r0], #-50 @ 0xffffffce │ │ │ │ - rsbseq sl, r0, ip, asr #29 │ │ │ │ - ldrhteq r7, [r0], #-56 @ 0xffffffc8 │ │ │ │ + rsbseq sl, r0, ip, ror pc │ │ │ │ + rsbseq r7, r0, r8, ror #8 │ │ │ │ + rsbseq sl, r0, r2, lsr #30 │ │ │ │ + rsbseq r7, r0, lr, lsl #8 │ │ │ │ + rsbseq sl, r0, r8, lsl #30 │ │ │ │ + ldrshteq r7, [r0], #-52 @ 0xffffffcc │ │ │ │ + rsbseq sl, r0, lr, ror #29 │ │ │ │ + ldrsbteq r7, [r0], #-58 @ 0xffffffc6 │ │ │ │ + ldrsbteq sl, [r0], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r7, r0, r0, asr #7 │ │ │ │ stmdavs sl, {r0, r1, fp, sp, lr} │ │ │ │ ldmdbvs r1, {r3, r4, r8, fp, sp, lr} │ │ │ │ smlabble r3, r8, r2, r4 │ │ │ │ ldmvs r1, {r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ andle r4, r1, r8, lsl #5 │ │ │ │ ldrbmi r1, [r0, -r0, asr #20]! │ │ │ │ ldmdavs r8, {r0, r4, fp, sp, lr} │ │ │ │ @@ -217527,18 +217527,18 @@ │ │ │ │ ldr r6, [ip, r5, asr #22]! │ │ │ │ ldmib r8, {r1, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cdp 3, 11, cr2, cr0, cr0, {0} │ │ │ │ strb r6, [r0, r0, asr #22]! │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - @ instruction: 0x0070aa9e │ │ │ │ - rsbseq r6, r0, sl, lsl #31 │ │ │ │ - ldrsbteq sl, [r0], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r6, r0, r8, asr #29 │ │ │ │ + rsbseq sl, r0, r6, lsr #21 │ │ │ │ + @ instruction: 0x00706f92 │ │ │ │ + rsbseq sl, r0, r4, ror #19 │ │ │ │ + ldrsbteq r6, [r0], #-224 @ 0xffffff20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3e654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x4614461e │ │ │ │ @ instruction: 0xf89cf315 │ │ │ │ @@ -217621,16 +217621,16 @@ │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svclt 0x00b99999 │ │ │ │ - rsbseq sl, r0, r2, asr r9 │ │ │ │ - ldrshteq sl, [r0], #-200 @ 0xffffff38 │ │ │ │ + rsbseq sl, r0, sl, asr r9 │ │ │ │ + rsbseq sl, r0, r0, lsl #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 1b38e20 │ │ │ │ blmi 1b39034 │ │ │ │ addlt r4, r4, sl, ror r4 │ │ │ │ @@ -217735,28 +217735,28 @@ │ │ │ │ ldmdami r3, {r0, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7304478 │ │ │ │ str pc, [r0, r7, lsl #24] │ │ │ │ ldm r2, {r1, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r7, fp, r8, lsr #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sl, r0, r0, lsl #15 │ │ │ │ - rsbseq r6, r0, ip, ror #24 │ │ │ │ + rsbseq sl, r0, r8, lsl #15 │ │ │ │ + rsbseq r6, r0, r4, ror ip │ │ │ │ rsbseq r7, fp, r6, lsl #7 │ │ │ │ - rsbseq sl, r0, sl, asr #17 │ │ │ │ + ldrsbteq sl, [r0], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xffffc7b7 │ │ │ │ - rsbseq sl, r0, ip, ror #16 │ │ │ │ - ldrsbteq sl, [r0], #-102 @ 0xffffff9a │ │ │ │ - rsbseq r6, r0, r2, asr #23 │ │ │ │ - ldrhteq sl, [r0], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r6, r0, r8, lsr #23 │ │ │ │ - rsbseq sl, r0, r2, lsr #13 │ │ │ │ - rsbseq r6, r0, lr, lsl #23 │ │ │ │ - rsbseq sl, r0, r6, lsl #13 │ │ │ │ - rsbseq r6, r0, r0, ror fp │ │ │ │ + rsbseq sl, r0, r4, ror r8 │ │ │ │ + ldrsbteq sl, [r0], #-110 @ 0xffffff92 │ │ │ │ + rsbseq r6, r0, sl, asr #23 │ │ │ │ + rsbseq sl, r0, r4, asr #13 │ │ │ │ + ldrhteq r6, [r0], #-176 @ 0xffffff50 │ │ │ │ + rsbseq sl, r0, sl, lsr #13 │ │ │ │ + @ instruction: 0x00706b96 │ │ │ │ + rsbseq sl, r0, lr, lsl #13 │ │ │ │ + rsbseq r6, r0, r8, ror fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbmi r8, {r0, r3, r7, r9, sl, lr}^ │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x46484479 │ │ │ │ @@ -217843,25 +217843,25 @@ │ │ │ │ bicscc pc, r4, r2, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1d255dc │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf7304478 │ │ │ │ str pc, [fp, fp, lsr #22] │ │ │ │ rsbseq r7, fp, r0, lsr r2 │ │ │ │ - ldrhteq sl, [r0], #-82 @ 0xffffffae │ │ │ │ - @ instruction: 0x00706a9e │ │ │ │ + ldrhteq sl, [r0], #-90 @ 0xffffffa6 │ │ │ │ + rsbseq r6, r0, r6, lsr #21 │ │ │ │ andeq r0, r0, r4, asr #13 │ │ │ │ - rsbseq sl, r0, r2, ror r9 │ │ │ │ - rsbseq r2, r0, ip, asr #23 │ │ │ │ - rsbseq sl, r0, lr, lsr r5 │ │ │ │ - rsbseq r6, r0, sl, lsr #20 │ │ │ │ - rsbseq sl, r0, lr, lsl r5 │ │ │ │ - rsbseq r6, r0, sl, lsl #20 │ │ │ │ - rsbseq sl, r0, ip, asr #9 │ │ │ │ - ldrhteq r6, [r0], #-152 @ 0xffffff68 │ │ │ │ + rsbseq sl, r0, sl, ror r9 │ │ │ │ + ldrsbteq r2, [r0], #-180 @ 0xffffff4c │ │ │ │ + rsbseq sl, r0, r6, asr #10 │ │ │ │ + rsbseq r6, r0, r2, lsr sl │ │ │ │ + rsbseq sl, r0, r6, lsr #10 │ │ │ │ + rsbseq r6, r0, r2, lsl sl │ │ │ │ + ldrsbteq sl, [r0], #-68 @ 0xffffffbc │ │ │ │ + rsbseq r6, r0, r0, asr #19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r6, r8, ror #20 │ │ │ │ strmi r4, [r6], -r8, ror #22 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -217965,24 +217965,24 @@ │ │ │ │ stmdbls r3, {r0, r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7304478 │ │ │ │ @ instruction: 0x9c03fa3d │ │ │ │ @ instruction: 0xf729e75f │ │ │ │ svclt 0x0000eec8 │ │ │ │ rsbseq r7, fp, ip, lsl #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq sl, r0, ip, lsr #8 │ │ │ │ - rsbseq r6, r0, r8, lsl r9 │ │ │ │ + rsbseq sl, r0, r4, lsr r4 │ │ │ │ + rsbseq r6, r0, r0, lsr #18 │ │ │ │ rsbseq r7, fp, r2, lsr r0 │ │ │ │ - rsbseq sl, r0, sl, ror r5 │ │ │ │ - rsbseq sl, r0, lr, lsl r5 │ │ │ │ - rsbseq sl, r0, r8, ror r3 │ │ │ │ - rsbseq r6, r0, r4, ror #16 │ │ │ │ - @ instruction: 0x0070a496 │ │ │ │ - ldrshteq sl, [r0], #-32 @ 0xffffffe0 │ │ │ │ - ldrsbteq r6, [r0], #-124 @ 0xffffff84 │ │ │ │ + rsbseq sl, r0, r2, lsl #11 │ │ │ │ + rsbseq sl, r0, r6, lsr #10 │ │ │ │ + rsbseq sl, r0, r0, lsl #7 │ │ │ │ + rsbseq r6, r0, ip, ror #16 │ │ │ │ + @ instruction: 0x0070a49e │ │ │ │ + ldrshteq sl, [r0], #-40 @ 0xffffffd8 │ │ │ │ + rsbseq r6, r0, r4, ror #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 522ffc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr0, cr12, {6} │ │ │ │ bllt 1223614 │ │ │ │ blmi 1633ec │ │ │ │ @@ -218291,16 +218291,16 @@ │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blpl 12a3ad8 │ │ │ │ @ instruction: 0xf729e776 │ │ │ │ svclt 0x0000ec3e │ │ │ │ rsbseq r6, fp, sl, ror #28 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r6, fp, r8, asr #21 │ │ │ │ - rsbseq r9, r0, r4, lsr #28 │ │ │ │ - rsbseq r6, r0, r0, lsl r3 │ │ │ │ + rsbseq r9, r0, ip, lsr #28 │ │ │ │ + rsbseq r6, r0, r8, lsl r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ ldrmi r4, [sl], -r4, lsl #12 │ │ │ │ @@ -218364,29 +218364,29 @@ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf045447a │ │ │ │ ldrbmi pc, [r0], -r1, ror #4 @ │ │ │ │ mrc2 3, 5, pc, cr0, cr3, {1} │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbseq r9, r0, lr, ror sp │ │ │ │ - rsbseq r6, r0, sl, ror #4 │ │ │ │ - rsbseq r8, r0, r8, asr r8 │ │ │ │ - ldrsbteq sp, [r3], #-28 @ 0xffffffe4 │ │ │ │ - rsbseq sl, r0, r6, asr #2 │ │ │ │ - rsbseq sl, r0, lr, ror r1 │ │ │ │ - rsbseq sl, r0, sl, lsr #3 │ │ │ │ - rsbseq sl, r0, ip, lsl r1 │ │ │ │ - ldrshteq sl, [r0], #-10 │ │ │ │ - rsbseq sl, r0, r8, lsl #3 │ │ │ │ - rsbseq sl, r0, r4, lsl #3 │ │ │ │ - rsbseq sl, r0, lr, ror r1 │ │ │ │ - rsbseq r7, r3, r4, lsl ip │ │ │ │ - rsbseq sp, r3, sl, asr #2 │ │ │ │ - rsbseq sp, r3, r4, lsr r1 │ │ │ │ + rsbseq r9, r0, r6, lsl #27 │ │ │ │ + rsbseq r6, r0, r2, ror r2 │ │ │ │ + rsbseq r8, r0, r0, ror #16 │ │ │ │ + rsbseq sp, r3, r4, ror #3 │ │ │ │ + rsbseq sl, r0, lr, asr #2 │ │ │ │ + rsbseq sl, r0, r6, lsl #3 │ │ │ │ + ldrhteq sl, [r0], #-18 @ 0xffffffee │ │ │ │ + rsbseq sl, r0, r4, lsr #2 │ │ │ │ + rsbseq sl, r0, r2, lsl #2 │ │ │ │ + @ instruction: 0x0070a190 │ │ │ │ + rsbseq sl, r0, ip, lsl #3 │ │ │ │ + rsbseq sl, r0, r6, lsl #3 │ │ │ │ + rsbseq r7, r3, ip, lsl ip │ │ │ │ + rsbseq sp, r3, r2, asr r1 │ │ │ │ + rsbseq sp, r3, ip, lsr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec3f394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r9, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0xf7fd4606 │ │ │ │ stmdacs r1, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -218427,21 +218427,21 @@ │ │ │ │ stmdami fp, {r2, r3, r5, r7, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r0, #188]! @ 0xbc │ │ │ │ stmdbls r3, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf72f4478 │ │ │ │ stcls 14, cr15, [r3], {155} @ 0x9b │ │ │ │ svclt 0x0000e7bc │ │ │ │ - rsbseq r9, r0, lr, lsr #24 │ │ │ │ - rsbseq r6, r0, sl, lsl r1 │ │ │ │ - rsbseq r9, r0, sl, ror #26 │ │ │ │ - rsbseq r9, r0, ip, asr #23 │ │ │ │ - ldrhteq r6, [r0], #-8 │ │ │ │ - rsbseq r9, r0, ip, lsr #23 │ │ │ │ - @ instruction: 0x00706098 │ │ │ │ + rsbseq r9, r0, r6, lsr ip │ │ │ │ + rsbseq r6, r0, r2, lsr #2 │ │ │ │ + rsbseq r9, r0, r2, ror sp │ │ │ │ + ldrsbteq r9, [r0], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r6, r0, r0, asr #1 │ │ │ │ + ldrhteq r9, [r0], #-180 @ 0xffffff4c │ │ │ │ + rsbseq r6, r0, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec3f470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ bvs f9aac │ │ │ │ @ instruction: 0xf0e46a09 │ │ │ │ bllt 15260d8 │ │ │ │ @@ -218696,15 +218696,15 @@ │ │ │ │ blvs 2e3f00 >::_M_default_append(unsigned int)@@Base+0x5e5fc> │ │ │ │ svclt 0x0000e020 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r6, fp, ip, ror #13 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, r0, r4, lsr r9 │ │ │ │ + rsbseq r9, r0, ip, lsr r9 │ │ │ │ @ instruction: 0xffffb833 │ │ │ │ bl 1ae79c │ │ │ │ ldrsbne r7, [fp], #-51 @ 0xffffffcd │ │ │ │ eorcs pc, r3, r5, asr r8 @ │ │ │ │ addne lr, r2, #6144 @ 0x1800 │ │ │ │ blvc 4a3ce8 │ │ │ │ blvc ff2a4174 │ │ │ │ @@ -218971,22 +218971,22 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - rsbseq r9, r0, r8, ror #16 │ │ │ │ + rsbseq r9, r0, r0, ror r8 │ │ │ │ ldrshteq r6, [fp], #-32 @ 0xffffffe0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r9, r0, r4, lsl r6 │ │ │ │ - rsbseq r9, r0, r6, ror #21 │ │ │ │ - rsbseq r9, r0, r6, lsl #21 │ │ │ │ - rsbseq r9, r0, lr, ror r4 │ │ │ │ - rsbseq r9, r0, lr, lsr #18 │ │ │ │ + rsbseq r9, r0, ip, lsl r6 │ │ │ │ + rsbseq r9, r0, lr, ror #21 │ │ │ │ + rsbseq r9, r0, lr, lsl #21 │ │ │ │ + rsbseq r9, r0, r6, lsl #9 │ │ │ │ + rsbseq r9, r0, r6, lsr r9 │ │ │ │ @ instruction: 0xf50a2301 │ │ │ │ @ instruction: 0x464071f2 │ │ │ │ rscsvc pc, sp, #268435460 @ 0x10000004 │ │ │ │ eorsne pc, r4, #192, 4 │ │ │ │ @ instruction: 0xf180f051 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x81a8f040 │ │ │ │ @@ -219210,16 +219210,16 @@ │ │ │ │ @ instruction: 0xf882f72f │ │ │ │ ldc 4, cr14, [pc, #280] @ e8f94 │ │ │ │ ldr pc, [ip, #-2818] @ 0xfffff4fe │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r8, r0, sl, ror pc │ │ │ │ - rsbseq r5, r0, r6, ror #8 │ │ │ │ + rsbseq r8, r0, r2, lsl #31 │ │ │ │ + rsbseq r5, r0, lr, ror #8 │ │ │ │ suble r2, r6, ip, ror #26 │ │ │ │ @ instruction: 0xf64148c2 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf72e300c │ │ │ │ stmiami r0, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf862f72f │ │ │ │ @@ -219274,15 +219274,15 @@ │ │ │ │ @ instruction: 0xf8d8f271 │ │ │ │ cdp 0, 11, cr2, cr1, cr4, {0} │ │ │ │ vldr d0, [sp, #256] @ 0x100 │ │ │ │ @ instruction: 0xf5027b0c │ │ │ │ ldc 2, cr6, [r2, #696] @ 0x2b8 │ │ │ │ vmov.f64 d5, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d16, d5 │ │ │ │ - blle 8677d8 │ │ │ │ + blle 8677d8 │ │ │ │ blvs fe124618 │ │ │ │ blvc 12a4a70 │ │ │ │ blx 524b68 │ │ │ │ blge ffde60a4 │ │ │ │ @ instruction: 0x464ae757 │ │ │ │ strbmi r9, [r0], -r4, lsl #18 │ │ │ │ vqadd.s16 , q2, q2 │ │ │ │ @@ -219385,15 +219385,15 @@ │ │ │ │ vmov.32 r6, d0[1] │ │ │ │ vldr d1, [sp, #256] @ 0x100 │ │ │ │ vmov.f64 d7, #72 @ 0x3e400000 0.1875000 │ │ │ │ vneg.f64 d16, d6 │ │ │ │ tstple r5, r0, lsl sl @ p-variant is OBSOLETE │ │ │ │ blvc 12a4c1c │ │ │ │ blx 524d14 │ │ │ │ - blge 866250 │ │ │ │ + blge 866250 │ │ │ │ blvs 5647d4 │ │ │ │ blvc 12a4c2c │ │ │ │ blx 524d24 │ │ │ │ mrc 0, 5, sp, cr4, cr1, {0} │ │ │ │ vneg.f64 d17, d6 │ │ │ │ @ instruction: 0xf43ffa10 │ │ │ │ mrc 14, 5, sl, cr0, cr6, {3} │ │ │ │ @@ -219407,18 +219407,18 @@ │ │ │ │ bl fe226e30 │ │ │ │ blvc 12a4c54 │ │ │ │ svclt 0x0000e659 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbseq r8, r0, sl, lsr pc │ │ │ │ - rsbseq r9, r0, sl, ror #7 │ │ │ │ - ldrshteq r8, [r0], #-196 @ 0xffffff3c │ │ │ │ - ldrsbteq r5, [r0], #-30 @ 0xffffffe2 │ │ │ │ + rsbseq r8, r0, r2, asr #30 │ │ │ │ + ldrshteq r9, [r0], #-50 @ 0xffffffce │ │ │ │ + ldrshteq r8, [r0], #-204 @ 0xffffff34 │ │ │ │ + rsbseq r5, r0, r6, ror #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a467c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, ip, fp, asr #28 │ │ │ │ cdp 12, 11, cr4, cr0, cr11, {2} │ │ │ │ @@ -219495,18 +219495,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ cdp2 7, 4, cr15, cr2, cr14, {1} │ │ │ │ strb r9, [r0, r2, lsl #22] │ │ │ │ b ff426fa0 │ │ │ │ rsbseq r5, fp, r2, lsr #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r5, fp, sl, ror r7 │ │ │ │ - rsbseq r8, r0, r8, lsl fp │ │ │ │ - rsbseq r5, r0, r4 │ │ │ │ - ldrshteq r8, [r0], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r4, r0, r6, ror #31 │ │ │ │ + rsbseq r8, r0, r0, lsr #22 │ │ │ │ + rsbseq r5, r0, ip │ │ │ │ + rsbseq r8, r0, r2, lsl #22 │ │ │ │ + rsbseq r4, r0, lr, ror #31 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2247dc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe727660 │ │ │ │ @ instruction: 0xf5ad4aa4 │ │ │ │ blmi fea04958 │ │ │ │ @@ -219671,27 +219671,27 @@ │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ ... │ │ │ │ rsbseq r5, fp, r4, asr #13 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r5, fp, r8, lsr #13 │ │ │ │ - rsbseq r8, r0, r6, ror pc │ │ │ │ - rsbseq r8, r0, r4, lsl #19 │ │ │ │ - rsbseq r4, r0, r0, ror lr │ │ │ │ - rsbseq r8, r0, r0, lsl #18 │ │ │ │ - rsbseq r4, r0, ip, ror #27 │ │ │ │ - ldrsbteq r8, [r0], #-132 @ 0xffffff7c │ │ │ │ - rsbseq r4, r0, r0, asr #27 │ │ │ │ - rsbseq r8, r0, r8, lsl #17 │ │ │ │ - rsbseq r4, r0, r4, ror sp │ │ │ │ - rsbseq r8, r0, lr, ror #16 │ │ │ │ - rsbseq r4, r0, sl, asr sp │ │ │ │ - rsbseq r8, r0, r0, asr r8 │ │ │ │ - rsbseq r8, r0, sl, lsr sp │ │ │ │ + rsbseq r8, r0, lr, ror pc │ │ │ │ + rsbseq r8, r0, ip, lsl #19 │ │ │ │ + rsbseq r4, r0, r8, ror lr │ │ │ │ + rsbseq r8, r0, r8, lsl #18 │ │ │ │ + ldrshteq r4, [r0], #-212 @ 0xffffff2c │ │ │ │ + ldrsbteq r8, [r0], #-140 @ 0xffffff74 │ │ │ │ + rsbseq r4, r0, r8, asr #27 │ │ │ │ + @ instruction: 0x00708890 │ │ │ │ + rsbseq r4, r0, ip, ror sp │ │ │ │ + rsbseq r8, r0, r6, ror r8 │ │ │ │ + rsbseq r4, r0, r2, ror #26 │ │ │ │ + rsbseq r8, r0, r8, asr r8 │ │ │ │ + rsbseq r8, r0, r2, asr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 224ac4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4616b09b │ │ │ │ strmi r4, [r0], r9, lsl #21 │ │ │ │ @@ -219830,21 +219830,21 @@ │ │ │ │ svclt 0x0000e751 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ ldrsbteq r5, [fp], #-58 @ 0xffffffc6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r0, lr, lsl r7 │ │ │ │ - rsbseq r4, r0, sl, lsl #24 │ │ │ │ + rsbseq r8, r0, r6, lsr #14 │ │ │ │ + rsbseq r4, r0, r2, lsl ip │ │ │ │ rsbseq r5, fp, r2, lsr #6 │ │ │ │ - ldrhteq r8, [r0], #-108 @ 0xffffff94 │ │ │ │ - ldrshteq r8, [r0], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r8, r0, r4, asr #11 │ │ │ │ - ldrhteq r4, [r0], #-160 @ 0xffffff60 │ │ │ │ + rsbseq r8, r0, r4, asr #13 │ │ │ │ + rsbseq r8, r0, r2, lsl #24 │ │ │ │ + rsbseq r8, r0, ip, asr #11 │ │ │ │ + ldrhteq r4, [r0], #-168 @ 0xffffff58 │ │ │ │ ldrdls pc, [r4], -r8 │ │ │ │ ldrd pc, [r0], -r7 │ │ │ │ @ instruction: 0x6090f8d7 │ │ │ │ ldrsbtcs pc, [r4], #-137 @ 0xffffff77 @ │ │ │ │ teqpl r8, #3522560 @ 0x35c000 │ │ │ │ @ instruction: 0xf0004596 │ │ │ │ ldmib r4, {r1, r2, r4, r5, r8, pc}^ │ │ │ │ @@ -220073,20 +220073,20 @@ │ │ │ │ cdp 7, 4, cr15, cr12, cr7, {1} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ @ instruction: 0xffffb0ed │ │ │ │ - rsbseq r8, r0, r8, lsr #5 │ │ │ │ - @ instruction: 0x00704794 │ │ │ │ - rsbseq r8, r0, r8, lsl r2 │ │ │ │ - rsbseq r4, r0, r4, lsl #14 │ │ │ │ - ldrshteq r8, [r0], #-26 @ 0xffffffe6 │ │ │ │ - rsbseq r4, r0, r6, ror #13 │ │ │ │ + ldrhteq r8, [r0], #-32 @ 0xffffffe0 │ │ │ │ + @ instruction: 0x0070479c │ │ │ │ + rsbseq r8, r0, r0, lsr #4 │ │ │ │ + rsbseq r4, r0, ip, lsl #14 │ │ │ │ + rsbseq r8, r0, r2, lsl #4 │ │ │ │ + rsbseq r4, r0, lr, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec40e38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andls r6, r3, #16, 16 @ 0x100000 │ │ │ │ stc2 3, cr15, [sl], #72 @ 0x48 │ │ │ │ @@ -220107,16 +220107,16 @@ │ │ │ │ ldrbtmi r2, [r8], #-337 @ 0xfffffeaf │ │ │ │ @ instruction: 0xf72e300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf972f72e │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbseq r8, r0, sl, asr r1 │ │ │ │ - rsbseq r4, r0, r6, asr #12 │ │ │ │ + rsbseq r8, r0, r2, ror #2 │ │ │ │ + rsbseq r4, r0, lr, asr #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1a5168 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r2, r2, r0, lsl #4 │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ @@ -220242,16 +220242,16 @@ │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ blvc 1225784 │ │ │ │ mrc 7, 1, lr, cr5, cr15, {6} │ │ │ │ ldrb r5, [r1, r7, asr #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbseq r7, r0, r6, asr pc │ │ │ │ - rsbseq r4, r0, r2, asr #8 │ │ │ │ + rsbseq r7, r0, lr, asr pc │ │ │ │ + rsbseq r4, r0, sl, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a5384 >::_M_default_append(unsigned int)@@Base+0x1fa80> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrmi fp, [sl], pc, lsl #1 │ │ │ │ @ instruction: 0x46054b99 │ │ │ │ @@ -220798,35 +220798,35 @@ │ │ │ │ ldrbtmi r6, [r8], #-486 @ 0xfffffe1a │ │ │ │ @ instruction: 0xf72d300c │ │ │ │ ldmdami r9, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 7, cr15, [sl], {45} @ 0x2d │ │ │ │ svclt 0x0000e783 │ │ │ │ ... │ │ │ │ - rsbseq r3, r3, lr, lsl #26 │ │ │ │ - rsbseq r7, r0, r2, ror #21 │ │ │ │ - rsbseq r3, r0, ip, asr #31 │ │ │ │ - rsbseq r6, r0, ip, asr #6 │ │ │ │ - rsbseq r6, r0, r8, lsl #6 │ │ │ │ - rsbseq r7, r0, sl, lsl sl │ │ │ │ - rsbseq r3, r0, r6, lsl #30 │ │ │ │ - ldrshteq r7, [r0], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r3, r0, sl, ror #29 │ │ │ │ - rsbseq r7, r0, r0, lsr #19 │ │ │ │ - rsbseq r3, r0, ip, lsl #29 │ │ │ │ - rsbseq r7, r0, r0, lsl #15 │ │ │ │ - rsbseq r3, r0, ip, ror #24 │ │ │ │ - rsbseq r7, r0, r8, ror #14 │ │ │ │ - rsbseq r3, r0, r4, asr ip │ │ │ │ - ldrsbteq r7, [r0], #-104 @ 0xffffff98 │ │ │ │ - rsbseq r3, r0, r4, asr #23 │ │ │ │ - rsbseq r7, r0, r4, lsr #13 │ │ │ │ - @ instruction: 0x00703b90 │ │ │ │ - rsbseq r7, r0, sl, lsl #13 │ │ │ │ - rsbseq r3, r0, r6, ror fp │ │ │ │ + rsbseq r3, r3, r6, lsl sp │ │ │ │ + rsbseq r7, r0, sl, ror #21 │ │ │ │ + ldrsbteq r3, [r0], #-244 @ 0xffffff0c │ │ │ │ + rsbseq r6, r0, r4, asr r3 │ │ │ │ + rsbseq r6, r0, r0, lsl r3 │ │ │ │ + rsbseq r7, r0, r2, lsr #20 │ │ │ │ + rsbseq r3, r0, lr, lsl #30 │ │ │ │ + rsbseq r7, r0, r6, lsl #20 │ │ │ │ + ldrshteq r3, [r0], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r7, r0, r8, lsr #19 │ │ │ │ + @ instruction: 0x00703e94 │ │ │ │ + rsbseq r7, r0, r8, lsl #15 │ │ │ │ + rsbseq r3, r0, r4, ror ip │ │ │ │ + rsbseq r7, r0, r0, ror r7 │ │ │ │ + rsbseq r3, r0, ip, asr ip │ │ │ │ + rsbseq r7, r0, r0, ror #13 │ │ │ │ + rsbseq r3, r0, ip, asr #23 │ │ │ │ + rsbseq r7, r0, ip, lsr #13 │ │ │ │ + @ instruction: 0x00703b98 │ │ │ │ + @ instruction: 0x00707692 │ │ │ │ + rsbseq r3, r0, lr, ror fp │ │ │ │ strtmi r9, [r2], -sl, lsl #18 │ │ │ │ @ instruction: 0xf0524628 │ │ │ │ ldc 6, cr15, [r4, #276] @ 0x114 │ │ │ │ vldr d5, [pc, #128] @ ea858 │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr}^ │ │ │ │ blpl 12660a0 │ │ │ │ blpl ff2e62b4 │ │ │ │ @@ -220883,20 +220883,20 @@ │ │ │ │ @ instruction: 0xf72d300c │ │ │ │ stmdami fp, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1928572 │ │ │ │ @ instruction: 0xf726e6d9 │ │ │ │ svclt 0x0000efec │ │ │ │ ... │ │ │ │ - rsbseq r7, r0, sl, ror #10 │ │ │ │ - rsbseq r3, r0, r6, asr sl │ │ │ │ - rsbseq r7, r0, r0, asr r5 │ │ │ │ - rsbseq r3, r0, ip, lsr sl │ │ │ │ - rsbseq r7, r0, r6, lsr r5 │ │ │ │ - rsbseq r3, r0, r2, lsr #20 │ │ │ │ + rsbseq r7, r0, r2, ror r5 │ │ │ │ + rsbseq r3, r0, lr, asr sl │ │ │ │ + rsbseq r7, r0, r8, asr r5 │ │ │ │ + rsbseq r3, r0, r4, asr #20 │ │ │ │ + rsbseq r7, r0, lr, lsr r5 │ │ │ │ + rsbseq r3, r0, sl, lsr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0x5090f8d1 │ │ │ │ strmi fp, [r8], r5, lsl #1 │ │ │ │ bcs fc118 │ │ │ │ @@ -220991,26 +220991,26 @@ │ │ │ │ ldmdami r0, {r0, r1, r3, r4, r7, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9c8f72d │ │ │ │ stmdbls r3, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf72d4478 │ │ │ │ blls 1e9484 │ │ │ │ svclt 0x0000e7ae │ │ │ │ - rsbseq r7, r0, r4, asr r6 │ │ │ │ - ldrsbteq r7, [r0], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r7, r0, ip, lsl r4 │ │ │ │ - rsbseq r3, r0, r8, lsl #18 │ │ │ │ - rsbseq r7, r0, r0, lsl #8 │ │ │ │ - rsbseq r3, r0, ip, ror #17 │ │ │ │ - ldrsbteq r7, [r0], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r3, r0, r8, asr #17 │ │ │ │ - rsbseq r7, r0, r0, lsr #7 │ │ │ │ - rsbseq r3, r0, ip, lsl #17 │ │ │ │ - rsbseq r7, r0, ip, ror r3 │ │ │ │ - rsbseq r3, r0, r8, ror #16 │ │ │ │ + rsbseq r7, r0, ip, asr r6 │ │ │ │ + rsbseq r7, r0, r0, ror #11 │ │ │ │ + rsbseq r7, r0, r4, lsr #8 │ │ │ │ + rsbseq r3, r0, r0, lsl r9 │ │ │ │ + rsbseq r7, r0, r8, lsl #8 │ │ │ │ + ldrshteq r3, [r0], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r7, r0, r4, ror #7 │ │ │ │ + ldrsbteq r3, [r0], #-128 @ 0xffffff80 │ │ │ │ + rsbseq r7, r0, r8, lsr #7 │ │ │ │ + @ instruction: 0x00703894 │ │ │ │ + rsbseq r7, r0, r4, lsl #7 │ │ │ │ + rsbseq r3, r0, r0, ror r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r7], -r4, lsl #1 │ │ │ │ strmi r2, [r5], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff460e │ │ │ │ @@ -221056,20 +221056,20 @@ │ │ │ │ ldrbtmi r1, [r8], #-497 @ 0xfffffe0f │ │ │ │ @ instruction: 0xf72d300c │ │ │ │ stmdami r9, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1a882c │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq r7, r0, lr, ror r4 │ │ │ │ - rsbseq r7, r0, sl, asr r4 │ │ │ │ - @ instruction: 0x00707294 │ │ │ │ - rsbseq r3, r0, r0, lsl #15 │ │ │ │ - rsbseq r7, r0, sl, ror r2 │ │ │ │ - rsbseq r3, r0, r6, ror #14 │ │ │ │ + rsbseq r7, r0, r6, lsl #9 │ │ │ │ + rsbseq r7, r0, r2, ror #8 │ │ │ │ + @ instruction: 0x0070729c │ │ │ │ + rsbseq r3, r0, r8, lsl #15 │ │ │ │ + rsbseq r7, r0, r2, lsl #5 │ │ │ │ + rsbseq r3, r0, lr, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi fe23c404 │ │ │ │ blmi fe23c610 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -221202,27 +221202,27 @@ │ │ │ │ @ instruction: 0xf826f72d │ │ │ │ @ instruction: 0x46314811 │ │ │ │ @ instruction: 0xf72d4478 │ │ │ │ ldr pc, [r7, -r1, ror #17] │ │ │ │ stcl 7, cr15, [ip, #-152]! @ 0xffffff68 │ │ │ │ rsbseq r3, fp, ip, asr #28 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r7, r0, r6, lsl #4 │ │ │ │ - ldrshteq r3, [r0], #-98 @ 0xffffff9e │ │ │ │ + rsbseq r7, r0, lr, lsl #4 │ │ │ │ + ldrshteq r3, [r0], #-106 @ 0xffffff96 │ │ │ │ rsbseq r3, fp, ip, lsl #28 │ │ │ │ - rsbseq r7, r0, r8, lsr #2 │ │ │ │ - rsbseq r3, r0, r4, lsl r6 │ │ │ │ - ldrsbteq r7, [r0], #-4 │ │ │ │ - rsbseq r3, r0, r0, asr #11 │ │ │ │ - rsbseq r7, r0, lr, ror r0 │ │ │ │ - rsbseq r3, r0, sl, ror #10 │ │ │ │ - rsbseq r7, r0, r6, asr r0 │ │ │ │ - rsbseq r3, r0, r2, asr #10 │ │ │ │ - rsbseq r7, r0, r8, lsr r0 │ │ │ │ - rsbseq r3, r0, r4, lsr #10 │ │ │ │ + rsbseq r7, r0, r0, lsr r1 │ │ │ │ + rsbseq r3, r0, ip, lsl r6 │ │ │ │ + ldrsbteq r7, [r0], #-12 │ │ │ │ + rsbseq r3, r0, r8, asr #11 │ │ │ │ + rsbseq r7, r0, r6, lsl #1 │ │ │ │ + rsbseq r3, r0, r2, ror r5 │ │ │ │ + rsbseq r7, r0, lr, asr r0 │ │ │ │ + rsbseq r3, r0, sl, asr #10 │ │ │ │ + rsbseq r7, r0, r0, asr #32 │ │ │ │ + rsbseq r3, r0, ip, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r6], -r7, lsl #1 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ strmi pc, [r4], -r1, asr #29 │ │ │ │ @@ -221372,31 +221372,31 @@ │ │ │ │ vtst.8 d20, d2, d5 │ │ │ │ ldrbtmi r3, [r8], #-402 @ 0xfffffe6e │ │ │ │ @ instruction: 0xf72c300c │ │ │ │ ldmdami r3, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xff88f72c │ │ │ │ svclt 0x0000e7b3 │ │ │ │ - ldrhteq r6, [r0], #-254 @ 0xffffff02 │ │ │ │ - rsbseq r3, r0, sl, lsr #9 │ │ │ │ - rsbseq r7, r0, r6, lsl #2 │ │ │ │ - rsbseq r7, r0, sl, lsr #32 │ │ │ │ - rsbseq r7, r0, r8, ror #7 │ │ │ │ - rsbseq r6, r0, r8, lsr lr │ │ │ │ - rsbseq r3, r0, r4, lsr #6 │ │ │ │ - rsbseq r6, r0, ip, lsl lr │ │ │ │ - rsbseq r3, r0, r8, lsl #6 │ │ │ │ - rsbseq r6, r0, r2, lsl #28 │ │ │ │ - rsbseq r3, r0, lr, ror #5 │ │ │ │ - ldrhteq r6, [r0], #-222 @ 0xffffff22 │ │ │ │ - rsbseq r3, r0, sl, lsr #5 │ │ │ │ - rsbseq r6, r0, r2, lsr #27 │ │ │ │ - rsbseq r3, r0, lr, lsl #5 │ │ │ │ - rsbseq r6, r0, r6, lsl #27 │ │ │ │ - rsbseq r3, r0, r2, ror r2 │ │ │ │ + rsbseq r6, r0, r6, asr #31 │ │ │ │ + ldrhteq r3, [r0], #-66 @ 0xffffffbe │ │ │ │ + rsbseq r7, r0, lr, lsl #2 │ │ │ │ + rsbseq r7, r0, r2, lsr r0 │ │ │ │ + ldrshteq r7, [r0], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r6, r0, r0, asr #28 │ │ │ │ + rsbseq r3, r0, ip, lsr #6 │ │ │ │ + rsbseq r6, r0, r4, lsr #28 │ │ │ │ + rsbseq r3, r0, r0, lsl r3 │ │ │ │ + rsbseq r6, r0, sl, lsl #28 │ │ │ │ + ldrshteq r3, [r0], #-38 @ 0xffffffda │ │ │ │ + rsbseq r6, r0, r6, asr #27 │ │ │ │ + ldrhteq r3, [r0], #-34 @ 0xffffffde │ │ │ │ + rsbseq r6, r0, sl, lsr #27 │ │ │ │ + @ instruction: 0x00703296 │ │ │ │ + rsbseq r6, r0, lr, lsl #27 │ │ │ │ + rsbseq r3, r0, sl, ror r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 1ffc920 │ │ │ │ addlt r4, r7, ip, ror fp │ │ │ │ @ instruction: 0x4604447a │ │ │ │ @@ -221520,27 +221520,27 @@ │ │ │ │ ldmdami r2, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 7, 6, cr15, cr6, cr12, {1} │ │ │ │ @ instruction: 0xf726e729 │ │ │ │ svclt 0x0000eaf2 │ │ │ │ rsbseq r3, fp, r0, lsr r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r6, r0, ip, ror #25 │ │ │ │ - ldrsbteq r3, [r0], #-24 @ 0xffffffe8 │ │ │ │ + ldrshteq r6, [r0], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r3, r0, r0, ror #3 │ │ │ │ ldrshteq r3, [fp], #-130 @ 0xffffff7e │ │ │ │ - rsbseq r6, r0, r8, lsr #24 │ │ │ │ - rsbseq r3, r0, r4, lsl r1 │ │ │ │ - ldrsbteq r6, [r0], #-178 @ 0xffffff4e │ │ │ │ - ldrhteq r3, [r0], #-14 │ │ │ │ - rsbseq r6, r0, r6, lsl #23 │ │ │ │ - rsbseq r3, r0, r2, ror r0 │ │ │ │ - rsbseq r6, r0, lr, asr fp │ │ │ │ - rsbseq r3, r0, sl, asr #32 │ │ │ │ - rsbseq r6, r0, r2, asr #22 │ │ │ │ - rsbseq r3, r0, lr, lsr #32 │ │ │ │ + rsbseq r6, r0, r0, lsr ip │ │ │ │ + rsbseq r3, r0, ip, lsl r1 │ │ │ │ + ldrsbteq r6, [r0], #-186 @ 0xffffff46 │ │ │ │ + rsbseq r3, r0, r6, asr #1 │ │ │ │ + rsbseq r6, r0, lr, lsl #23 │ │ │ │ + rsbseq r3, r0, sl, ror r0 │ │ │ │ + rsbseq r6, r0, r6, ror #22 │ │ │ │ + rsbseq r3, r0, r2, asr r0 │ │ │ │ + rsbseq r6, r0, sl, asr #22 │ │ │ │ + rsbseq r3, r0, r6, lsr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec424fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ andls r4, r1, #13631488 @ 0xd00000 │ │ │ │ @ instruction: 0xf948f311 │ │ │ │ @@ -221597,22 +221597,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ @ instruction: 0xf72c300c │ │ │ │ stmdami fp, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2304 @ 0xfffff700 │ │ │ │ stc2l 7, cr15, [r8, #176] @ 0xb0 │ │ │ │ ldrmi r9, [r8], -r0, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbseq r6, r0, lr, lsr #21 │ │ │ │ - @ instruction: 0x00702f9a │ │ │ │ - rsbseq r6, r0, lr, asr #20 │ │ │ │ - rsbseq r2, r0, sl, lsr pc │ │ │ │ - rsbseq r6, r0, r4, lsr #20 │ │ │ │ - rsbseq r2, r0, r0, lsl pc │ │ │ │ - rsbseq r6, r0, r6, lsl #20 │ │ │ │ - ldrshteq r2, [r0], #-226 @ 0xffffff1e │ │ │ │ + ldrhteq r6, [r0], #-166 @ 0xffffff5a │ │ │ │ + rsbseq r2, r0, r2, lsr #31 │ │ │ │ + rsbseq r6, r0, r6, asr sl │ │ │ │ + rsbseq r2, r0, r2, asr #30 │ │ │ │ + rsbseq r6, r0, ip, lsr #20 │ │ │ │ + rsbseq r2, r0, r8, lsl pc │ │ │ │ + rsbseq r6, r0, lr, lsl #20 │ │ │ │ + ldrshteq r2, [r0], #-234 @ 0xffffff16 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a68d4 >::_M_default_append(unsigned int)@@Base+0x20fd0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf1b22700 │ │ │ │ andsvs r0, pc, r0, lsl #16 │ │ │ │ @@ -221692,16 +221692,16 @@ │ │ │ │ @ instruction: 0xf04f8b06 │ │ │ │ ldrbmi r0, [r8], -r1, lsl #22 │ │ │ │ svchi 0x00f8e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrhteq r6, [r0], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r2, r0, r6, lsr #27 │ │ │ │ + rsbseq r6, r0, r2, asr #17 │ │ │ │ + rsbseq r2, r0, lr, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec42784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r0, lsr #31 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ stmib sp, {r2, r3, r9, sl, lr}^ │ │ │ │ bmi 1fb7da8 │ │ │ │ @@ -221827,27 +221827,27 @@ │ │ │ │ @ instruction: 0x46214812 │ │ │ │ @ instruction: 0xf72c4478 │ │ │ │ @ instruction: 0xe747fbff │ │ │ │ stm sl, {r1, r2, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r3, fp, r2, ror #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r3, fp, r8, ror #7 │ │ │ │ - rsbseq r6, r0, lr, lsr r7 │ │ │ │ - rsbseq r2, r0, sl, lsr #24 │ │ │ │ - rsbseq r6, r0, r0, lsl r7 │ │ │ │ - ldrshteq r2, [r0], #-188 @ 0xffffff44 │ │ │ │ - ldrsbteq r6, [r0], #-106 @ 0xffffff96 │ │ │ │ - rsbseq r2, r0, r6, asr #23 │ │ │ │ + rsbseq r6, r0, r6, asr #14 │ │ │ │ + rsbseq r2, r0, r2, lsr ip │ │ │ │ + rsbseq r6, r0, r8, lsl r7 │ │ │ │ + rsbseq r2, r0, r4, lsl #24 │ │ │ │ + rsbseq r6, r0, r2, ror #13 │ │ │ │ + rsbseq r2, r0, lr, asr #23 │ │ │ │ @ instruction: 0xffff87cd │ │ │ │ @ instruction: 0xffff87a5 │ │ │ │ @ instruction: 0xffff8793 │ │ │ │ - rsbseq r6, r0, lr, lsl #13 │ │ │ │ - rsbseq r2, r0, sl, ror fp │ │ │ │ - rsbseq r6, r0, r4, ror r6 │ │ │ │ - rsbseq r2, r0, r0, ror #22 │ │ │ │ + @ instruction: 0x00706696 │ │ │ │ + rsbseq r2, r0, r2, lsl #23 │ │ │ │ + rsbseq r6, r0, ip, ror r6 │ │ │ │ + rsbseq r2, r0, r8, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 226c84 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ cdpne 0, 1, cr11, cr6, cr5, {4} │ │ │ │ ldrdhi pc, [r8], #-141 @ 0xffffff73 │ │ │ │ @@ -222025,16 +222025,16 @@ │ │ │ │ stmdals r3, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x21bdf240 │ │ │ │ @ instruction: 0xf9b0f72c │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ blx 1c29754 │ │ │ │ strb r9, [r3, r2, lsl #22] │ │ │ │ @ instruction: 0xffff9c97 │ │ │ │ - rsbseq r6, r0, r6, ror #6 │ │ │ │ - rsbseq r2, r0, lr, asr #16 │ │ │ │ + rsbseq r6, r0, lr, ror #6 │ │ │ │ + rsbseq r2, r0, r6, asr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a6f74 >::_M_default_append(unsigned int)@@Base+0x21670> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 529df8 │ │ │ │ ldcmi 2, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ ssatmi pc, #29, pc, asr #17 @ │ │ │ │ @@ -222468,33 +222468,33 @@ │ │ │ │ mrcge 6, 3, APSR_nzcv, cr11, cr15, {5} │ │ │ │ str r6, [r9, r8, ror #16]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ rsbseq r2, fp, r8, lsr #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrhteq r2, [fp], #-226 @ 0xffffff1e │ │ │ │ - ldrhteq r6, [r0], #-60 @ 0xffffffc4 │ │ │ │ - rsbseq r6, r0, r8, lsr r1 │ │ │ │ - rsbseq r2, r0, r2, lsr #12 │ │ │ │ - ldrshteq r6, [r0], #-6 │ │ │ │ - rsbseq r2, r0, r0, ror #11 │ │ │ │ - rsbeq lr, pc, r4, ror #24 │ │ │ │ - rsbseq r6, r0, sl, asr #4 │ │ │ │ - rsbseq r6, r0, sl, lsr #1 │ │ │ │ - @ instruction: 0x00702594 │ │ │ │ - rsbseq r6, r0, r6, ror r0 │ │ │ │ - rsbseq r2, r0, r0, ror #10 │ │ │ │ - @ instruction: 0x00705f96 │ │ │ │ - rsbseq r2, r0, r8, lsl #9 │ │ │ │ - ldrdeq lr, [pc], #-168 @ │ │ │ │ - ldrhteq r6, [r0], #-68 @ 0xffffffbc │ │ │ │ - rsbseq r5, r0, lr, ror #26 │ │ │ │ - rsbseq r2, r0, r2, ror #4 │ │ │ │ - rsbseq r5, r0, r0, lsr #25 │ │ │ │ - @ instruction: 0x00702194 │ │ │ │ + rsbseq r6, r0, r4, asr #7 │ │ │ │ + rsbseq r6, r0, r0, asr #2 │ │ │ │ + rsbseq r2, r0, sl, lsr #12 │ │ │ │ + ldrshteq r6, [r0], #-14 │ │ │ │ + rsbseq r2, r0, r8, ror #11 │ │ │ │ + rsbeq lr, pc, ip, ror #24 │ │ │ │ + rsbseq r6, r0, r2, asr r2 │ │ │ │ + ldrhteq r6, [r0], #-2 │ │ │ │ + @ instruction: 0x0070259c │ │ │ │ + rsbseq r6, r0, lr, ror r0 │ │ │ │ + rsbseq r2, r0, r8, ror #10 │ │ │ │ + @ instruction: 0x00705f9e │ │ │ │ + @ instruction: 0x00702490 │ │ │ │ + rsbeq lr, pc, r0, ror #21 │ │ │ │ + ldrhteq r6, [r0], #-76 @ 0xffffffb4 │ │ │ │ + rsbseq r5, r0, r6, ror sp │ │ │ │ + rsbseq r2, r0, sl, ror #4 │ │ │ │ + rsbseq r5, r0, r8, lsr #25 │ │ │ │ + @ instruction: 0x0070219c │ │ │ │ stmdavs r0, {r3, r8, fp, sp, lr} │ │ │ │ adcsmi r6, r0, #0, 16 │ │ │ │ svcge 0x007ff47f │ │ │ │ tstls sp, r8, lsl #12 │ │ │ │ @ instruction: 0xff1af0a4 │ │ │ │ blvc 127cd8 │ │ │ │ @ instruction: 0xeeb4991d │ │ │ │ @@ -222590,24 +222590,24 @@ │ │ │ │ @ instruction: 0xf72b300c │ │ │ │ stmdami lr, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf72b4478 │ │ │ │ @ instruction: 0xf04ffe03 │ │ │ │ @ instruction: 0xf7ff32ff │ │ │ │ svclt 0x0000bbe2 │ │ │ │ - ldrshteq r5, [r0], #-168 @ 0xffffff58 │ │ │ │ - rsbseq r1, r0, r4, ror #31 │ │ │ │ - ldrsbteq r5, [r0], #-170 @ 0xffffff56 │ │ │ │ - rsbseq r1, r0, r6, asr #31 │ │ │ │ - ldrhteq r5, [r0], #-172 @ 0xffffff54 │ │ │ │ - rsbseq r1, r0, r8, lsr #31 │ │ │ │ - @ instruction: 0x00705a9e │ │ │ │ - rsbseq r1, r0, sl, lsl #31 │ │ │ │ - rsbseq r5, r0, lr, ror sl │ │ │ │ - rsbseq r1, r0, r8, ror #30 │ │ │ │ + rsbseq r5, r0, r0, lsl #22 │ │ │ │ + rsbseq r1, r0, ip, ror #31 │ │ │ │ + rsbseq r5, r0, r2, ror #21 │ │ │ │ + rsbseq r1, r0, lr, asr #31 │ │ │ │ + rsbseq r5, r0, r4, asr #21 │ │ │ │ + ldrhteq r1, [r0], #-240 @ 0xffffff10 │ │ │ │ + rsbseq r5, r0, r6, lsr #21 │ │ │ │ + @ instruction: 0x00701f92 │ │ │ │ + rsbseq r5, r0, r6, lsl #21 │ │ │ │ + rsbseq r1, r0, r0, ror pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec435b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ strmi lr, [lr], -r4, ror #1 │ │ │ │ ldrdgt pc, [r0], #143 @ 0x8f @ │ │ │ │ ldrbtmi fp, [lr], #135 @ 0x87 │ │ │ │ @@ -222664,19 +222664,19 @@ │ │ │ │ @ instruction: 0xf72b4620 │ │ │ │ blls 1aba68 │ │ │ │ @ instruction: 0xf725e7a6 │ │ │ │ svclt 0x0000ea00 │ │ │ │ rsbseq r2, fp, sl, lsr r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r2, fp, r4, lsl r6 │ │ │ │ - rsbseq r5, r0, ip, lsr #19 │ │ │ │ - @ instruction: 0x00701e98 │ │ │ │ + ldrhteq r5, [r0], #-148 @ 0xffffff6c │ │ │ │ + rsbseq r1, r0, r0, lsr #29 │ │ │ │ @ instruction: 0xffff92a7 │ │ │ │ - rsbseq r5, r0, r8, ror r9 │ │ │ │ - rsbseq r1, r0, r0, ror #28 │ │ │ │ + rsbseq r5, r0, r0, lsl #19 │ │ │ │ + rsbseq r1, r0, r8, ror #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 32797c >::_M_default_append(unsigned int)@@Base+0xa2078> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 9, cr15, cr8, cr12, {6} │ │ │ │ ldmdbmi sl!, {r0, r1, r3, r7, r9, sl, lr}^ │ │ │ │ blmi 1f7df3c │ │ │ │ @@ -222798,24 +222798,24 @@ │ │ │ │ ldrls sl, [r5, -r2, asr #22] │ │ │ │ blge 10512e8 │ │ │ │ subge pc, r4, sp, asr #17 │ │ │ │ adds r9, pc, r0, lsl r3 @ │ │ │ │ ... │ │ │ │ rsbseq r2, fp, r4, lsr #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r5, r0, ip, asr #17 │ │ │ │ - ldrhteq r1, [r0], #-216 @ 0xffffff28 │ │ │ │ + ldrsbteq r5, [r0], #-132 @ 0xffffff7c │ │ │ │ + rsbseq r1, r0, r0, asr #27 │ │ │ │ ldrsbteq r2, [fp], #-66 @ 0xffffffbe │ │ │ │ - rsbseq r5, r0, r4, ror r8 │ │ │ │ - rsbseq r1, r0, r0, ror #26 │ │ │ │ - @ instruction: 0x00705996 │ │ │ │ - @ instruction: 0x00705798 │ │ │ │ - rsbseq r1, r0, r4, lsl #25 │ │ │ │ - rsbseq r5, r0, lr, ror r7 │ │ │ │ - rsbseq r1, r0, sl, ror #24 │ │ │ │ + rsbseq r5, r0, ip, ror r8 │ │ │ │ + rsbseq r1, r0, r8, ror #26 │ │ │ │ + @ instruction: 0x0070599e │ │ │ │ + rsbseq r5, r0, r0, lsr #15 │ │ │ │ + rsbseq r1, r0, ip, lsl #25 │ │ │ │ + rsbseq r5, r0, r6, lsl #15 │ │ │ │ + rsbseq r1, r0, r2, ror ip │ │ │ │ blcs 3073fc >::_M_default_append(unsigned int)@@Base+0x81af8> │ │ │ │ @ instruction: 0xf104bf08 │ │ │ │ ldrshtle r3, [r5], #-79 @ 0xffffffb1 │ │ │ │ adcsmi r9, r3, #12, 22 @ 0x3000 │ │ │ │ adcshi pc, r7, r0 │ │ │ │ ldrdcs lr, [r4, -r0] │ │ │ │ @ instruction: 0x46282318 │ │ │ │ @@ -223067,23 +223067,23 @@ │ │ │ │ stmdbls fp, {r0, r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf72b4478 │ │ │ │ svcls 0x000bfa4b │ │ │ │ ssatmi lr, #1, sp, lsl #10 │ │ │ │ svclt 0x0000e568 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbseq r5, r0, r2, lsr #11 │ │ │ │ - rsbseq r1, r0, lr, lsl #21 │ │ │ │ - rsbseq r5, r0, r6, lsl #11 │ │ │ │ - rsbseq r1, r0, r2, ror sl │ │ │ │ - rsbseq r5, r0, r0, ror r5 │ │ │ │ - rsbseq r5, r0, r8, asr #7 │ │ │ │ - ldrhteq r1, [r0], #-138 @ 0xffffff76 │ │ │ │ - rsbseq r5, r0, ip, lsl #6 │ │ │ │ - ldrshteq r1, [r0], #-120 @ 0xffffff88 │ │ │ │ + rsbseq r5, r0, sl, lsr #11 │ │ │ │ + @ instruction: 0x00701a96 │ │ │ │ + rsbseq r5, r0, lr, lsl #11 │ │ │ │ + rsbseq r1, r0, sl, ror sl │ │ │ │ + rsbseq r5, r0, r8, ror r5 │ │ │ │ + ldrsbteq r5, [r0], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r1, r0, r2, asr #17 │ │ │ │ + rsbseq r5, r0, r4, lsl r3 │ │ │ │ + rsbseq r1, r0, r0, lsl #16 │ │ │ │ blcs 186df0 │ │ │ │ mcrge 4, 1, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0xa010f8d6 │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ addmi r6, r1, #0, 16 │ │ │ │ mcrge 4, 1, pc, cr7, cr15, {3} @ │ │ │ │ ldrdeq pc, [r4], -sl │ │ │ │ @@ -223270,28 +223270,28 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xfff4f72a │ │ │ │ stmdbls fp, {r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf72b4478 │ │ │ │ svcls 0x000bf8af │ │ │ │ bllt fe16ae20 │ │ │ │ ... │ │ │ │ - rsbseq r5, r0, r8, ror #2 │ │ │ │ - rsbseq r1, r0, r4, asr r6 │ │ │ │ - rsbseq r5, r0, r0, asr r1 │ │ │ │ - rsbseq r1, r0, ip, lsr r6 │ │ │ │ - rsbseq r5, r0, lr, lsr #5 │ │ │ │ - rsbseq r5, r0, r6, lsl #2 │ │ │ │ - ldrshteq r1, [r0], #-88 @ 0xffffffa8 │ │ │ │ - rsbseq r5, r0, r0, asr #3 │ │ │ │ - rsbseq r5, r0, r8, lsl r0 │ │ │ │ - rsbseq r1, r0, sl, lsl #10 │ │ │ │ - ldrshteq r4, [r0], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r1, r0, r0, ror #9 │ │ │ │ - ldrsbteq r4, [r0], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r1, r0, r0, asr #9 │ │ │ │ + rsbseq r5, r0, r0, ror r1 │ │ │ │ + rsbseq r1, r0, ip, asr r6 │ │ │ │ + rsbseq r5, r0, r8, asr r1 │ │ │ │ + rsbseq r1, r0, r4, asr #12 │ │ │ │ + ldrhteq r5, [r0], #-38 @ 0xffffffda │ │ │ │ + rsbseq r5, r0, lr, lsl #2 │ │ │ │ + rsbseq r1, r0, r0, lsl #12 │ │ │ │ + rsbseq r5, r0, r8, asr #3 │ │ │ │ + rsbseq r5, r0, r0, lsr #32 │ │ │ │ + rsbseq r1, r0, r2, lsl r5 │ │ │ │ + ldrshteq r4, [r0], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r1, r0, r8, ror #9 │ │ │ │ + ldrsbteq r4, [r0], #-252 @ 0xffffff04 │ │ │ │ + rsbseq r1, r0, r8, asr #9 │ │ │ │ ldcls 6, cr4, [r2], {62} @ 0x3e │ │ │ │ @ instruction: 0xf8dd464f │ │ │ │ @ instruction: 0x46309050 │ │ │ │ mcrr2 0, 10, pc, r6, cr10 @ │ │ │ │ @ instruction: 0x46599b11 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf8930b3e │ │ │ │ @@ -223517,34 +223517,34 @@ │ │ │ │ ldmdami sl, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2315 @ 0xfffff6f5 │ │ │ │ cdp2 7, 12, cr15, cr2, cr10, {1} │ │ │ │ @ instruction: 0xf7ff9f0b │ │ │ │ @ instruction: 0x4631b994 │ │ │ │ bllt 5eb200 │ │ │ │ ... │ │ │ │ - rsbseq r4, r0, r6, ror #27 │ │ │ │ - ldrsbteq r1, [r0], #-34 @ 0xffffffde │ │ │ │ - rsbseq r4, r0, sl, asr #30 │ │ │ │ - rsbseq r4, r0, lr, asr #26 │ │ │ │ - rsbseq r1, r0, sl, lsr r2 │ │ │ │ - rsbseq r4, r0, ip, ror #25 │ │ │ │ - ldrsbteq r1, [r0], #-24 @ 0xffffffe8 │ │ │ │ - rsbseq r4, r0, r6, asr #28 │ │ │ │ - @ instruction: 0x00704c9e │ │ │ │ - @ instruction: 0x00701190 │ │ │ │ - rsbseq r4, r0, sl, ror ip │ │ │ │ - rsbseq r1, r0, r6, ror #2 │ │ │ │ - rsbseq r4, r0, sl, asr ip │ │ │ │ - rsbseq r1, r0, r6, asr #2 │ │ │ │ - rsbseq r4, r0, sl, lsr ip │ │ │ │ - rsbseq r1, r0, r6, lsr #2 │ │ │ │ - rsbseq r4, r0, sl, lsl ip │ │ │ │ - rsbseq r1, r0, r6, lsl #2 │ │ │ │ - ldrshteq r4, [r0], #-186 @ 0xffffff46 │ │ │ │ - rsbseq r1, r0, r6, ror #1 │ │ │ │ + rsbseq r4, r0, lr, ror #27 │ │ │ │ + ldrsbteq r1, [r0], #-42 @ 0xffffffd6 │ │ │ │ + rsbseq r4, r0, r2, asr pc │ │ │ │ + rsbseq r4, r0, r6, asr sp │ │ │ │ + rsbseq r1, r0, r2, asr #4 │ │ │ │ + ldrshteq r4, [r0], #-196 @ 0xffffff3c │ │ │ │ + rsbseq r1, r0, r0, ror #3 │ │ │ │ + rsbseq r4, r0, lr, asr #28 │ │ │ │ + rsbseq r4, r0, r6, lsr #25 │ │ │ │ + @ instruction: 0x00701198 │ │ │ │ + rsbseq r4, r0, r2, lsl #25 │ │ │ │ + rsbseq r1, r0, lr, ror #2 │ │ │ │ + rsbseq r4, r0, r2, ror #24 │ │ │ │ + rsbseq r1, r0, lr, asr #2 │ │ │ │ + rsbseq r4, r0, r2, asr #24 │ │ │ │ + rsbseq r1, r0, lr, lsr #2 │ │ │ │ + rsbseq r4, r0, r2, lsr #24 │ │ │ │ + rsbseq r1, r0, lr, lsl #2 │ │ │ │ + rsbseq r4, r0, r2, lsl #24 │ │ │ │ + rsbseq r1, r0, lr, ror #1 │ │ │ │ @ instruction: 0x46309b30 │ │ │ │ strcs r9, [r0, -r1, lsr #6] │ │ │ │ tstls fp, #38912 @ 0x9800 │ │ │ │ ldrvc lr, [r7, -sp, asr #19]! │ │ │ │ @ instruction: 0xf0aa9739 │ │ │ │ ldmdbvs r3!, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmvs r3!, {r1, r4, r8, r9, ip, pc} │ │ │ │ @@ -223813,19 +223813,19 @@ │ │ │ │ blls 58eb88 │ │ │ │ beq 1297d4 │ │ │ │ stmdami r2!, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ tstls r6, #91 @ 0x5b │ │ │ │ @ instruction: 0x9320ab42 │ │ │ │ tstls sl, #59392 @ 0xe800 │ │ │ │ svclt 0x0000e010 │ │ │ │ - rsbseq r4, r0, r8, ror #25 │ │ │ │ - rsbseq r4, r0, r4, lsr #20 │ │ │ │ - rsbseq r4, r0, r4, lsl #19 │ │ │ │ + ldrshteq r4, [r0], #-192 @ 0xffffff40 │ │ │ │ + rsbseq r4, r0, ip, lsr #20 │ │ │ │ + rsbseq r4, r0, ip, lsl #19 │ │ │ │ @ instruction: 0xffff6927 │ │ │ │ - rsbseq r4, r0, r4, ror #17 │ │ │ │ + rsbseq r4, r0, ip, ror #17 │ │ │ │ @ instruction: 0xf10a9b16 │ │ │ │ ldrbmi r0, [r3, #-2561] @ 0xfffff5ff │ │ │ │ svcge 0x0033f43f │ │ │ │ @ instruction: 0xeeb79b28 │ │ │ │ bls acc2d4 │ │ │ │ b 14bef78 │ │ │ │ stc 7, cr0, [r3, #808] @ 0x328 │ │ │ │ @@ -224255,46 +224255,46 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf83cf72a │ │ │ │ ldrtmi r4, [r9], -r4, lsr #16 │ │ │ │ @ instruction: 0xf72a4478 │ │ │ │ @ instruction: 0xf7fef8f7 │ │ │ │ svclt 0x0000bf7c │ │ │ │ ... │ │ │ │ - rsbseq r4, r0, ip, asr #7 │ │ │ │ - ldrhteq r0, [r0], #-134 @ 0xffffff7a │ │ │ │ - rsbseq r4, r0, lr, lsr #7 │ │ │ │ - @ instruction: 0x00700898 │ │ │ │ - @ instruction: 0x00704390 │ │ │ │ - rsbseq r0, r0, sl, ror r8 │ │ │ │ - rsbseq r4, r0, sl, ror #4 │ │ │ │ - rsbseq r0, r0, r6, asr r7 │ │ │ │ - rsbseq r4, r0, r2, asr r2 │ │ │ │ - rsbseq r0, r0, lr, lsr r7 │ │ │ │ - rsbseq r4, r0, r8, lsr r2 │ │ │ │ - rsbseq r0, r0, r4, lsr #14 │ │ │ │ - rsbseq r4, r0, r8, lsl #4 │ │ │ │ - ldrshteq r0, [r0], #-100 @ 0xffffff9c │ │ │ │ - ldrsbteq r4, [r0], #-20 @ 0xffffffec │ │ │ │ - rsbseq r0, r0, r0, asr #13 │ │ │ │ - rsbseq r4, r0, r0, ror #2 │ │ │ │ - rsbseq r0, r0, ip, asr #12 │ │ │ │ - rsbseq r4, r0, r0, asr #2 │ │ │ │ - rsbseq r0, r0, ip, lsr #12 │ │ │ │ - rsbseq r4, r0, r0, lsr #2 │ │ │ │ - rsbseq r0, r0, ip, lsl #12 │ │ │ │ - rsbseq r4, r0, r0, lsl #2 │ │ │ │ - rsbseq r0, r0, ip, ror #11 │ │ │ │ - rsbseq r4, r0, r0, ror #1 │ │ │ │ - rsbseq r0, r0, ip, asr #11 │ │ │ │ - ldrhteq r4, [r0], #-14 │ │ │ │ - rsbseq r0, r0, sl, lsr #11 │ │ │ │ - @ instruction: 0x0070409c │ │ │ │ - rsbseq r0, r0, r8, lsl #11 │ │ │ │ - rsbseq r4, r0, r4, rrx │ │ │ │ - rsbseq r0, r0, r0, asr r5 │ │ │ │ + ldrsbteq r4, [r0], #-52 @ 0xffffffcc │ │ │ │ + ldrhteq r0, [r0], #-142 @ 0xffffff72 │ │ │ │ + ldrhteq r4, [r0], #-54 @ 0xffffffca │ │ │ │ + rsbseq r0, r0, r0, lsr #17 │ │ │ │ + @ instruction: 0x00704398 │ │ │ │ + rsbseq r0, r0, r2, lsl #17 │ │ │ │ + rsbseq r4, r0, r2, ror r2 │ │ │ │ + rsbseq r0, r0, lr, asr r7 │ │ │ │ + rsbseq r4, r0, sl, asr r2 │ │ │ │ + rsbseq r0, r0, r6, asr #14 │ │ │ │ + rsbseq r4, r0, r0, asr #4 │ │ │ │ + rsbseq r0, r0, ip, lsr #14 │ │ │ │ + rsbseq r4, r0, r0, lsl r2 │ │ │ │ + ldrshteq r0, [r0], #-108 @ 0xffffff94 │ │ │ │ + ldrsbteq r4, [r0], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r0, r0, r8, asr #13 │ │ │ │ + rsbseq r4, r0, r8, ror #2 │ │ │ │ + rsbseq r0, r0, r4, asr r6 │ │ │ │ + rsbseq r4, r0, r8, asr #2 │ │ │ │ + rsbseq r0, r0, r4, lsr r6 │ │ │ │ + rsbseq r4, r0, r8, lsr #2 │ │ │ │ + rsbseq r0, r0, r4, lsl r6 │ │ │ │ + rsbseq r4, r0, r8, lsl #2 │ │ │ │ + ldrshteq r0, [r0], #-84 @ 0xffffffac │ │ │ │ + rsbseq r4, r0, r8, ror #1 │ │ │ │ + ldrsbteq r0, [r0], #-84 @ 0xffffffac │ │ │ │ + rsbseq r4, r0, r6, asr #1 │ │ │ │ + ldrhteq r0, [r0], #-82 @ 0xffffffae │ │ │ │ + rsbseq r4, r0, r4, lsr #1 │ │ │ │ + @ instruction: 0x00700590 │ │ │ │ + rsbseq r4, r0, ip, rrx │ │ │ │ + rsbseq r0, r0, r8, asr r5 │ │ │ │ blhi 13a98e0 │ │ │ │ tstls fp, r4, lsl #12 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr1, cr14, {7} │ │ │ │ @ instruction: 0xf8df4604 │ │ │ │ @ instruction: 0xf6420a88 │ │ │ │ ldrbtmi r0, [r8], #-481 @ 0xfffffe1f │ │ │ │ @ instruction: 0xf729300c │ │ │ │ @@ -224964,134 +224964,134 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fed2c540 │ │ │ │ @ instruction: 0x4639487c │ │ │ │ @ instruction: 0xf7294478 │ │ │ │ @ instruction: 0xf7fefb6b │ │ │ │ svclt 0x0000b9f0 │ │ │ │ ... │ │ │ │ - rsbseq r3, r0, lr, lsr #31 │ │ │ │ - @ instruction: 0x00700498 │ │ │ │ - rsbseq r3, r0, lr, lsl #31 │ │ │ │ - rsbseq r0, r0, r8, ror r4 │ │ │ │ - rsbseq r3, r0, sl, ror #30 │ │ │ │ - rsbseq r0, r0, r4, asr r4 │ │ │ │ - rsbseq r3, r0, r6, asr #30 │ │ │ │ - rsbseq r0, r0, r0, lsr r4 │ │ │ │ - rsbseq r3, r0, r6, lsr #30 │ │ │ │ - rsbseq r0, r0, r0, lsl r4 │ │ │ │ - rsbseq r3, r0, r2, lsl #30 │ │ │ │ - rsbseq r0, r0, ip, ror #7 │ │ │ │ - ldrsbteq r3, [r0], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r0, r0, r8, asr #7 │ │ │ │ - ldrhteq r3, [r0], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r0, r0, r4, lsr #7 │ │ │ │ - @ instruction: 0x00703e96 │ │ │ │ - rsbseq r0, r0, r0, lsl #7 │ │ │ │ - rsbseq r3, r0, r4, asr lr │ │ │ │ - rsbseq r0, r0, lr, lsr r3 │ │ │ │ - rsbseq r3, r0, r4, lsr lr │ │ │ │ - rsbseq r0, r0, ip, lsl r3 │ │ │ │ - rsbseq r3, r0, r0, lsl lr │ │ │ │ - ldrshteq r0, [r0], #-42 @ 0xffffffd6 │ │ │ │ - ldrshteq r3, [r0], #-210 @ 0xffffff2e │ │ │ │ - ldrsbteq r0, [r0], #-44 @ 0xffffffd4 │ │ │ │ - ldrhteq r3, [r0], #-214 @ 0xffffff2a │ │ │ │ - rsbseq r0, r0, r0, lsr #5 │ │ │ │ - @ instruction: 0x00703d94 │ │ │ │ - rsbseq r0, r0, lr, ror r2 │ │ │ │ - rsbseq r3, r0, lr, lsr sp │ │ │ │ - rsbseq r0, r0, r8, lsr #4 │ │ │ │ - rsbseq r3, r0, ip, lsl sp │ │ │ │ - rsbseq r0, r0, r6, lsl #4 │ │ │ │ - rsbseq r3, r0, ip, ror #25 │ │ │ │ - ldrsbteq r0, [r0], #-22 @ 0xffffffea │ │ │ │ - rsbseq r3, r0, ip, asr #25 │ │ │ │ - ldrhteq r0, [r0], #-20 @ 0xffffffec │ │ │ │ - rsbseq r3, r0, r6, lsr #25 │ │ │ │ - @ instruction: 0x00700190 │ │ │ │ - rsbseq r3, r0, r2, lsl #25 │ │ │ │ - rsbseq r0, r0, sl, ror #2 │ │ │ │ - rsbseq r3, r0, ip, asr ip │ │ │ │ - rsbseq r0, r0, r4, asr #2 │ │ │ │ - rsbseq r3, r0, r0, lsr #24 │ │ │ │ - rsbseq r0, r0, sl, lsl #2 │ │ │ │ - rsbseq r3, r0, r0, lsl #24 │ │ │ │ - rsbseq r0, r0, r8, ror #1 │ │ │ │ - rsbseq r3, r0, r0, ror #23 │ │ │ │ - rsbseq r0, r0, r8, asr #1 │ │ │ │ - rsbseq r3, r0, r0, asr #23 │ │ │ │ - rsbseq r0, r0, r8, lsr #1 │ │ │ │ - @ instruction: 0x00703b9e │ │ │ │ - rsbseq r0, r0, r8, lsl #1 │ │ │ │ - rsbseq r3, r0, lr, ror fp │ │ │ │ - rsbseq r0, r0, r8, rrx │ │ │ │ - rsbseq r3, r0, r0, ror #22 │ │ │ │ - rsbseq r0, r0, r8, asr #32 │ │ │ │ - rsbseq r3, r0, r0, asr #22 │ │ │ │ - rsbseq r0, r0, r8, lsr #32 │ │ │ │ - rsbseq r3, r0, r0, lsr #22 │ │ │ │ - rsbseq r0, r0, r8 │ │ │ │ - ldrsbteq r3, [r0], #-170 @ 0xffffff56 │ │ │ │ - rsbeq pc, pc, r4, asr #31 │ │ │ │ - ldrhteq r3, [r0], #-168 @ 0xffffff58 │ │ │ │ - rsbeq pc, pc, r2, lsr #31 │ │ │ │ - @ instruction: 0x00703a96 │ │ │ │ - rsbeq pc, pc, r0, lsl #31 │ │ │ │ - rsbseq r3, r0, r6, ror sl │ │ │ │ - rsbeq pc, pc, r0, ror #30 │ │ │ │ - rsbseq r3, r0, r6, asr sl │ │ │ │ - rsbeq pc, pc, r0, asr #30 │ │ │ │ - rsbseq r3, r0, r6, lsr sl │ │ │ │ - rsbeq pc, pc, r0, lsr #30 │ │ │ │ - rsbseq r3, r0, r6, lsl sl │ │ │ │ - rsbeq pc, pc, r0, lsl #30 │ │ │ │ - ldrshteq r3, [r0], #-150 @ 0xffffff6a │ │ │ │ - rsbeq pc, pc, r0, ror #29 │ │ │ │ - rsbseq r3, r0, r4, asr #19 │ │ │ │ - rsbeq pc, pc, lr, lsr #29 │ │ │ │ - rsbseq r3, r0, r8, ror #18 │ │ │ │ - rsbeq pc, pc, r2, asr lr @ │ │ │ │ - rsbseq r3, r0, r2, lsl #18 │ │ │ │ - rsbeq pc, pc, ip, ror #27 │ │ │ │ - rsbseq r3, r0, r0, ror #17 │ │ │ │ - rsbeq pc, pc, sl, asr #27 │ │ │ │ - rsbseq r3, r0, ip, ror r8 │ │ │ │ - rsbeq pc, pc, r6, ror #26 │ │ │ │ - rsbseq r3, r0, sl, asr r8 │ │ │ │ - rsbeq pc, pc, r4, asr #26 │ │ │ │ - rsbseq r3, r0, r2, lsr r8 │ │ │ │ - rsbeq pc, pc, ip, lsl sp @ │ │ │ │ - rsbseq r3, r0, r0, lsl r8 │ │ │ │ - strdeq pc, [pc], #-202 @ │ │ │ │ - ldrshteq r3, [r0], #-112 @ 0xffffff90 │ │ │ │ - ldrdeq pc, [pc], #-202 @ │ │ │ │ - ldrhteq r3, [r0], #-124 @ 0xffffff84 │ │ │ │ - rsbeq pc, pc, r6, lsr #25 │ │ │ │ - rsbseq r3, r0, ip, ror #14 │ │ │ │ - rsbeq pc, pc, r8, asr ip @ │ │ │ │ - rsbseq r3, r0, lr, asr #14 │ │ │ │ - rsbeq pc, pc, sl, lsr ip @ │ │ │ │ - rsbseq r3, r0, r0, lsr r7 │ │ │ │ - rsbeq pc, pc, ip, lsl ip @ │ │ │ │ - ldrshteq r3, [r0], #-104 @ 0xffffff98 │ │ │ │ - rsbeq pc, pc, r4, ror #23 │ │ │ │ - rsbseq r3, r0, r2, asr #13 │ │ │ │ - rsbeq pc, pc, lr, lsr #23 │ │ │ │ - rsbseq r3, r0, ip, lsl #13 │ │ │ │ - rsbeq pc, pc, r8, ror fp @ │ │ │ │ - rsbseq r3, r0, sl, asr #12 │ │ │ │ - rsbeq pc, pc, r6, lsr fp @ │ │ │ │ - rsbseq r3, r0, r8, lsl #12 │ │ │ │ - strdeq pc, [pc], #-164 @ │ │ │ │ - rsbseq r3, r0, r6, asr #11 │ │ │ │ - strhteq pc, [pc], #-162 @ │ │ │ │ - rsbseq r3, r0, ip, ror #10 │ │ │ │ - rsbeq pc, pc, r8, asr sl @ │ │ │ │ - rsbseq r3, r0, ip, asr #10 │ │ │ │ - rsbeq pc, pc, r8, lsr sl @ │ │ │ │ + ldrhteq r3, [r0], #-246 @ 0xffffff0a │ │ │ │ + rsbseq r0, r0, r0, lsr #9 │ │ │ │ + @ instruction: 0x00703f96 │ │ │ │ + rsbseq r0, r0, r0, lsl #9 │ │ │ │ + rsbseq r3, r0, r2, ror pc │ │ │ │ + rsbseq r0, r0, ip, asr r4 │ │ │ │ + rsbseq r3, r0, lr, asr #30 │ │ │ │ + rsbseq r0, r0, r8, lsr r4 │ │ │ │ + rsbseq r3, r0, lr, lsr #30 │ │ │ │ + rsbseq r0, r0, r8, lsl r4 │ │ │ │ + rsbseq r3, r0, sl, lsl #30 │ │ │ │ + ldrshteq r0, [r0], #-52 @ 0xffffffcc │ │ │ │ + rsbseq r3, r0, r6, ror #29 │ │ │ │ + ldrsbteq r0, [r0], #-48 @ 0xffffffd0 │ │ │ │ + rsbseq r3, r0, r2, asr #29 │ │ │ │ + rsbseq r0, r0, ip, lsr #7 │ │ │ │ + @ instruction: 0x00703e9e │ │ │ │ + rsbseq r0, r0, r8, lsl #7 │ │ │ │ + rsbseq r3, r0, ip, asr lr │ │ │ │ + rsbseq r0, r0, r6, asr #6 │ │ │ │ + rsbseq r3, r0, ip, lsr lr │ │ │ │ + rsbseq r0, r0, r4, lsr #6 │ │ │ │ + rsbseq r3, r0, r8, lsl lr │ │ │ │ + rsbseq r0, r0, r2, lsl #6 │ │ │ │ + ldrshteq r3, [r0], #-218 @ 0xffffff26 │ │ │ │ + rsbseq r0, r0, r4, ror #5 │ │ │ │ + ldrhteq r3, [r0], #-222 @ 0xffffff22 │ │ │ │ + rsbseq r0, r0, r8, lsr #5 │ │ │ │ + @ instruction: 0x00703d9c │ │ │ │ + rsbseq r0, r0, r6, lsl #5 │ │ │ │ + rsbseq r3, r0, r6, asr #26 │ │ │ │ + rsbseq r0, r0, r0, lsr r2 │ │ │ │ + rsbseq r3, r0, r4, lsr #26 │ │ │ │ + rsbseq r0, r0, lr, lsl #4 │ │ │ │ + ldrshteq r3, [r0], #-196 @ 0xffffff3c │ │ │ │ + ldrsbteq r0, [r0], #-30 @ 0xffffffe2 │ │ │ │ + ldrsbteq r3, [r0], #-196 @ 0xffffff3c │ │ │ │ + ldrhteq r0, [r0], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r3, r0, lr, lsr #25 │ │ │ │ + @ instruction: 0x00700198 │ │ │ │ + rsbseq r3, r0, sl, lsl #25 │ │ │ │ + rsbseq r0, r0, r2, ror r1 │ │ │ │ + rsbseq r3, r0, r4, ror #24 │ │ │ │ + rsbseq r0, r0, ip, asr #2 │ │ │ │ + rsbseq r3, r0, r8, lsr #24 │ │ │ │ + rsbseq r0, r0, r2, lsl r1 │ │ │ │ + rsbseq r3, r0, r8, lsl #24 │ │ │ │ + ldrshteq r0, [r0], #-0 │ │ │ │ + rsbseq r3, r0, r8, ror #23 │ │ │ │ + ldrsbteq r0, [r0], #-0 │ │ │ │ + rsbseq r3, r0, r8, asr #23 │ │ │ │ + ldrhteq r0, [r0], #-0 │ │ │ │ + rsbseq r3, r0, r6, lsr #23 │ │ │ │ + @ instruction: 0x00700090 │ │ │ │ + rsbseq r3, r0, r6, lsl #23 │ │ │ │ + rsbseq r0, r0, r0, ror r0 │ │ │ │ + rsbseq r3, r0, r8, ror #22 │ │ │ │ + rsbseq r0, r0, r0, asr r0 │ │ │ │ + rsbseq r3, r0, r8, asr #22 │ │ │ │ + rsbseq r0, r0, r0, lsr r0 │ │ │ │ + rsbseq r3, r0, r8, lsr #22 │ │ │ │ + rsbseq r0, r0, r0, lsl r0 │ │ │ │ + rsbseq r3, r0, r2, ror #21 │ │ │ │ + rsbeq pc, pc, ip, asr #31 │ │ │ │ + rsbseq r3, r0, r0, asr #21 │ │ │ │ + rsbeq pc, pc, sl, lsr #31 │ │ │ │ + @ instruction: 0x00703a9e │ │ │ │ + rsbeq pc, pc, r8, lsl #31 │ │ │ │ + rsbseq r3, r0, lr, ror sl │ │ │ │ + rsbeq pc, pc, r8, ror #30 │ │ │ │ + rsbseq r3, r0, lr, asr sl │ │ │ │ + rsbeq pc, pc, r8, asr #30 │ │ │ │ + rsbseq r3, r0, lr, lsr sl │ │ │ │ + rsbeq pc, pc, r8, lsr #30 │ │ │ │ + rsbseq r3, r0, lr, lsl sl │ │ │ │ + rsbeq pc, pc, r8, lsl #30 │ │ │ │ + ldrshteq r3, [r0], #-158 @ 0xffffff62 │ │ │ │ + rsbeq pc, pc, r8, ror #29 │ │ │ │ + rsbseq r3, r0, ip, asr #19 │ │ │ │ + strhteq pc, [pc], #-230 @ │ │ │ │ + rsbseq r3, r0, r0, ror r9 │ │ │ │ + rsbeq pc, pc, sl, asr lr @ │ │ │ │ + rsbseq r3, r0, sl, lsl #18 │ │ │ │ + strdeq pc, [pc], #-212 @ │ │ │ │ + rsbseq r3, r0, r8, ror #17 │ │ │ │ + ldrdeq pc, [pc], #-210 @ │ │ │ │ + rsbseq r3, r0, r4, lsl #17 │ │ │ │ + rsbeq pc, pc, lr, ror #26 │ │ │ │ + rsbseq r3, r0, r2, ror #16 │ │ │ │ + rsbeq pc, pc, ip, asr #26 │ │ │ │ + rsbseq r3, r0, sl, lsr r8 │ │ │ │ + rsbeq pc, pc, r4, lsr #26 │ │ │ │ + rsbseq r3, r0, r8, lsl r8 │ │ │ │ + rsbeq pc, pc, r2, lsl #26 │ │ │ │ + ldrshteq r3, [r0], #-120 @ 0xffffff88 │ │ │ │ + rsbeq pc, pc, r2, ror #25 │ │ │ │ + rsbseq r3, r0, r4, asr #15 │ │ │ │ + rsbeq pc, pc, lr, lsr #25 │ │ │ │ + rsbseq r3, r0, r4, ror r7 │ │ │ │ + rsbeq pc, pc, r0, ror #24 │ │ │ │ + rsbseq r3, r0, r6, asr r7 │ │ │ │ + rsbeq pc, pc, r2, asr #24 │ │ │ │ + rsbseq r3, r0, r8, lsr r7 │ │ │ │ + rsbeq pc, pc, r4, lsr #24 │ │ │ │ + rsbseq r3, r0, r0, lsl #14 │ │ │ │ + rsbeq pc, pc, ip, ror #23 │ │ │ │ + rsbseq r3, r0, sl, asr #13 │ │ │ │ + strhteq pc, [pc], #-182 @ │ │ │ │ + @ instruction: 0x00703694 │ │ │ │ + rsbeq pc, pc, r0, lsl #23 │ │ │ │ + rsbseq r3, r0, r2, asr r6 │ │ │ │ + rsbeq pc, pc, lr, lsr fp @ │ │ │ │ + rsbseq r3, r0, r0, lsl r6 │ │ │ │ + strdeq pc, [pc], #-172 @ │ │ │ │ + rsbseq r3, r0, lr, asr #11 │ │ │ │ + strhteq pc, [pc], #-170 @ │ │ │ │ + rsbseq r3, r0, r4, ror r5 │ │ │ │ + rsbeq pc, pc, r0, ror #20 │ │ │ │ + rsbseq r3, r0, r4, asr r5 │ │ │ │ + rsbeq pc, pc, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec45c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ strmi pc, [r3], -r7, lsl #26 │ │ │ │ @@ -225102,16 +225102,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf729300c │ │ │ │ stmdami r5, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx 162c778 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r3, r0, lr, lsl r3 │ │ │ │ - rsbeq pc, pc, sl, lsl #16 │ │ │ │ + rsbseq r3, r0, r6, lsr #6 │ │ │ │ + rsbeq pc, pc, r2, lsl r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec45cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ @ instruction: 0x4603fcdf │ │ │ │ @@ -225122,16 +225122,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf729300c │ │ │ │ stmdami r5, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx c2c7c8 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbseq r3, r0, lr, asr #5 │ │ │ │ - strhteq pc, [pc], #-122 @ │ │ │ │ + ldrsbteq r3, [r0], #-38 @ 0xffffffda │ │ │ │ + rsbeq pc, pc, r2, asr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4615b093 │ │ │ │ strcs pc, [r8], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf8df4606 │ │ │ │ @@ -225388,46 +225388,46 @@ │ │ │ │ stmdami r6!, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf81cf729 │ │ │ │ svclt 0x0000e69d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq pc, sl, r2, lsr #29 │ │ │ │ - rsbseq r3, r0, sl, lsl #8 │ │ │ │ + rsbseq r3, r0, r2, lsl r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, r0, r2, lsr #15 │ │ │ │ - ldrshteq r2, [r3], #-0 │ │ │ │ - rsbseq r3, r0, r0, ror r1 │ │ │ │ - rsbeq pc, pc, ip, asr r6 @ │ │ │ │ + rsbseq r3, r0, sl, lsr #15 │ │ │ │ + ldrshteq r2, [r3], #-8 │ │ │ │ + rsbseq r3, r0, r8, ror r1 │ │ │ │ + rsbeq pc, pc, r4, ror #12 │ │ │ │ rsbseq pc, sl, r6, ror sp @ │ │ │ │ - ldrhteq r3, [r0], #-96 @ 0xffffffa0 │ │ │ │ - ldrsbteq r3, [r0], #-6 │ │ │ │ - rsbeq pc, pc, r2, asr #11 │ │ │ │ - rsbseq r3, r0, r8, lsr #1 │ │ │ │ - mlseq pc, r4, r5, pc @ │ │ │ │ - rsbseq r3, r0, lr, lsl #1 │ │ │ │ - rsbeq pc, pc, sl, ror r5 @ │ │ │ │ - rsbseq r3, r0, sl, lsl r0 │ │ │ │ - rsbeq pc, pc, r6, lsl #10 │ │ │ │ - rsbseq r2, r0, r4, ror #31 │ │ │ │ - ldrdeq pc, [pc], #-64 @ │ │ │ │ - rsbseq r2, r0, sl, asr #31 │ │ │ │ - strhteq pc, [pc], #-70 @ │ │ │ │ - ldrhteq r2, [r0], #-240 @ 0xffffff10 │ │ │ │ - mlseq pc, ip, r4, pc @ │ │ │ │ - rsbseq r3, r0, lr, lsr r5 │ │ │ │ - rsbseq r2, r0, r6, asr pc │ │ │ │ - rsbeq pc, pc, r2, asr #8 │ │ │ │ - rsbseq r2, r0, ip, lsr pc │ │ │ │ - rsbeq pc, pc, r8, lsr #8 │ │ │ │ - rsbseq r2, r0, r4, lsl pc │ │ │ │ - rsbeq pc, pc, r0, lsl #8 │ │ │ │ - rsbseq r3, r0, lr, ror r0 │ │ │ │ - rsbseq r2, r0, lr, lsr #29 │ │ │ │ - mlseq pc, sl, r3, pc @ │ │ │ │ + ldrhteq r3, [r0], #-104 @ 0xffffff98 │ │ │ │ + ldrsbteq r3, [r0], #-14 │ │ │ │ + rsbeq pc, pc, sl, asr #11 │ │ │ │ + ldrhteq r3, [r0], #-0 │ │ │ │ + mlseq pc, ip, r5, pc @ │ │ │ │ + @ instruction: 0x00703096 │ │ │ │ + rsbeq pc, pc, r2, lsl #11 │ │ │ │ + rsbseq r3, r0, r2, lsr #32 │ │ │ │ + rsbeq pc, pc, lr, lsl #10 │ │ │ │ + rsbseq r2, r0, ip, ror #31 │ │ │ │ + ldrdeq pc, [pc], #-72 @ │ │ │ │ + ldrsbteq r2, [r0], #-242 @ 0xffffff0e │ │ │ │ + strhteq pc, [pc], #-78 @ │ │ │ │ + ldrhteq r2, [r0], #-248 @ 0xffffff08 │ │ │ │ + rsbeq pc, pc, r4, lsr #9 │ │ │ │ + rsbseq r3, r0, r6, asr #10 │ │ │ │ + rsbseq r2, r0, lr, asr pc │ │ │ │ + rsbeq pc, pc, sl, asr #8 │ │ │ │ + rsbseq r2, r0, r4, asr #30 │ │ │ │ + rsbeq pc, pc, r0, lsr r4 @ │ │ │ │ + rsbseq r2, r0, ip, lsl pc │ │ │ │ + rsbeq pc, pc, r8, lsl #8 │ │ │ │ + rsbseq r3, r0, r6, lsl #1 │ │ │ │ + ldrhteq r2, [r0], #-230 @ 0xffffff1a │ │ │ │ + rsbeq pc, pc, r2, lsr #7 │ │ │ │ blls 380840 │ │ │ │ strtmi r9, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0x46304b57 │ │ │ │ @ instruction: 0xf0ab447b │ │ │ │ @ instruction: 0x4605fefd │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ mrrcmi 14, 13, sl, r4, cr15 │ │ │ │ @@ -225511,29 +225511,29 @@ │ │ │ │ mvneq pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 6, cr15, cr4, cr8, {1} │ │ │ │ @ instruction: 0x46294811 │ │ │ │ @ instruction: 0xf7284478 │ │ │ │ str pc, [r0, #3871]! @ 0xf1f │ │ │ │ @ instruction: 0xffff6715 │ │ │ │ - rsbseq r2, r0, r6, ror #27 │ │ │ │ - ldrdeq pc, [pc], #-40 @ │ │ │ │ - ldrhteq r2, [r0], #-216 @ 0xffffff28 │ │ │ │ - rsbeq pc, pc, r2, lsr #5 │ │ │ │ - @ instruction: 0x00702d9a │ │ │ │ - rsbeq pc, pc, r4, lsl #5 │ │ │ │ - rsbseq r2, r0, r0, lsl #27 │ │ │ │ - rsbeq pc, pc, sl, ror #4 │ │ │ │ - rsbseq r3, r0, r4, lsl r3 │ │ │ │ - rsbseq r2, r0, r0, lsl sp │ │ │ │ - strdeq pc, [pc], #-28 @ │ │ │ │ - rsbseq r2, r0, r8, ror #25 │ │ │ │ - ldrdeq pc, [pc], #-20 @ │ │ │ │ - ldrhteq r2, [r0], #-196 @ 0xffffff3c │ │ │ │ - rsbeq pc, pc, r0, lsr #3 │ │ │ │ + rsbseq r2, r0, lr, ror #27 │ │ │ │ + rsbeq pc, pc, r0, ror #5 │ │ │ │ + rsbseq r2, r0, r0, asr #27 │ │ │ │ + rsbeq pc, pc, sl, lsr #5 │ │ │ │ + rsbseq r2, r0, r2, lsr #27 │ │ │ │ + rsbeq pc, pc, ip, lsl #5 │ │ │ │ + rsbseq r2, r0, r8, lsl #27 │ │ │ │ + rsbeq pc, pc, r2, ror r2 @ │ │ │ │ + rsbseq r3, r0, ip, lsl r3 │ │ │ │ + rsbseq r2, r0, r8, lsl sp │ │ │ │ + rsbeq pc, pc, r4, lsl #4 │ │ │ │ + ldrshteq r2, [r0], #-192 @ 0xffffff40 │ │ │ │ + ldrdeq pc, [pc], #-28 @ │ │ │ │ + ldrhteq r2, [r0], #-204 @ 0xffffff34 │ │ │ │ + rsbeq pc, pc, r8, lsr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3aa640 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1d2d4c4 │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ bmi ff500be0 │ │ │ │ @@ -225742,31 +225742,31 @@ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ ldc2l 7, cr15, [r8, #-160] @ 0xffffff60 │ │ │ │ svclt 0x0000e6eb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq pc, sl, sl, asr r8 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r3, r0, r8, ror #2 │ │ │ │ - rsbseq r2, r0, ip, asr #22 │ │ │ │ - rsbeq pc, pc, r8, lsr r0 @ │ │ │ │ + rsbseq r3, r0, r0, ror r1 │ │ │ │ + rsbseq r2, r0, r4, asr fp │ │ │ │ + rsbeq pc, pc, r0, asr #32 │ │ │ │ rsbseq pc, sl, r2, asr r7 @ │ │ │ │ - rsbseq r3, r0, ip, ror r0 │ │ │ │ - @ instruction: 0x00702a94 │ │ │ │ - rsbeq lr, pc, r0, lsl #31 │ │ │ │ - rsbseq r2, r0, sl, ror sl │ │ │ │ - rsbeq lr, pc, r6, ror #30 │ │ │ │ - ldrshteq r2, [r0], #-242 @ 0xffffff0e │ │ │ │ - ldrshteq r2, [r0], #-152 @ 0xffffff68 │ │ │ │ - rsbeq lr, pc, r4, ror #29 │ │ │ │ - rsbseq r2, r0, r2, ror pc │ │ │ │ - @ instruction: 0x00702998 │ │ │ │ - rsbeq lr, pc, r4, lsl #29 │ │ │ │ - rsbseq r2, r0, r6, lsr #18 │ │ │ │ - rsbeq lr, pc, r2, lsl lr @ │ │ │ │ + rsbseq r3, r0, r4, lsl #1 │ │ │ │ + @ instruction: 0x00702a9c │ │ │ │ + rsbeq lr, pc, r8, lsl #31 │ │ │ │ + rsbseq r2, r0, r2, lsl #21 │ │ │ │ + rsbeq lr, pc, lr, ror #30 │ │ │ │ + ldrshteq r2, [r0], #-250 @ 0xffffff06 │ │ │ │ + rsbseq r2, r0, r0, lsl #20 │ │ │ │ + rsbeq lr, pc, ip, ror #29 │ │ │ │ + rsbseq r2, r0, sl, ror pc │ │ │ │ + rsbseq r2, r0, r0, lsr #19 │ │ │ │ + rsbeq lr, pc, ip, lsl #29 │ │ │ │ + rsbseq r2, r0, lr, lsr #18 │ │ │ │ + rsbeq lr, pc, sl, lsl lr @ │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ @ instruction: 0xf0476819 │ │ │ │ strmi pc, [r2], r1, lsr #5 │ │ │ │ tstle sp, r1, lsl #16 │ │ │ │ strtmi r9, [r0], -fp, lsl #18 │ │ │ │ vhadd.u d31, d2, d26 │ │ │ │ stmdacs r1, {r1, r7, r9, sl, lr} │ │ │ │ @@ -225935,44 +225935,44 @@ │ │ │ │ @ instruction: 0xf7284628 │ │ │ │ @ instruction: 0xf104fbd5 │ │ │ │ @ instruction: 0xf640000c │ │ │ │ @ instruction: 0xf72871b3 │ │ │ │ ldrbmi pc, [r1], -pc, lsl #22 @ │ │ │ │ @ instruction: 0xf7284628 │ │ │ │ ldrb pc, [lr, #-3019] @ 0xfffff435 @ │ │ │ │ - rsbseq r2, r0, r0, lsl #17 │ │ │ │ - rsbeq lr, pc, ip, ror #26 │ │ │ │ - rsbseq r2, r0, r6, ror #16 │ │ │ │ - rsbeq lr, pc, r2, asr sp @ │ │ │ │ - rsbseq r2, r0, ip, asr #16 │ │ │ │ - rsbeq lr, pc, r8, lsr sp @ │ │ │ │ - ldrshteq r2, [r0], #-218 @ 0xffffff26 │ │ │ │ - ldrsbteq r2, [r0], #-120 @ 0xffffff88 │ │ │ │ - rsbeq lr, pc, r4, asr #25 │ │ │ │ - ldrhteq r2, [r0], #-126 @ 0xffffff82 │ │ │ │ - rsbeq lr, pc, sl, lsr #25 │ │ │ │ - rsbseq r2, r0, r4, lsr #15 │ │ │ │ - mlseq pc, r0, ip, lr @ │ │ │ │ - rsbseq r2, r0, sl, lsl #15 │ │ │ │ - rsbeq lr, pc, r6, ror ip @ │ │ │ │ - rsbseq r2, r0, r0, lsr #14 │ │ │ │ - rsbeq lr, pc, ip, lsl #24 │ │ │ │ - rsbseq r2, r0, r6, lsl #14 │ │ │ │ - strdeq lr, [pc], #-178 @ │ │ │ │ - rsbseq r2, r0, ip, ror #13 │ │ │ │ - ldrdeq lr, [pc], #-184 @ │ │ │ │ - rsbseq r2, r0, lr, lsl #13 │ │ │ │ - rsbeq lr, pc, sl, ror fp @ │ │ │ │ - rsbseq r2, r0, r4, ror r6 │ │ │ │ - rsbeq lr, pc, r0, ror #22 │ │ │ │ - rsbseq r2, r0, sl, asr r6 │ │ │ │ - rsbeq lr, pc, r6, asr #22 │ │ │ │ + rsbseq r2, r0, r8, lsl #17 │ │ │ │ + rsbeq lr, pc, r4, ror sp @ │ │ │ │ + rsbseq r2, r0, lr, ror #16 │ │ │ │ + rsbeq lr, pc, sl, asr sp @ │ │ │ │ + rsbseq r2, r0, r4, asr r8 │ │ │ │ + rsbeq lr, pc, r0, asr #26 │ │ │ │ + rsbseq r2, r0, r2, lsl #28 │ │ │ │ + rsbseq r2, r0, r0, ror #15 │ │ │ │ + rsbeq lr, pc, ip, asr #25 │ │ │ │ + rsbseq r2, r0, r6, asr #15 │ │ │ │ + strhteq lr, [pc], #-194 │ │ │ │ + rsbseq r2, r0, ip, lsr #15 │ │ │ │ + mlseq pc, r8, ip, lr @ │ │ │ │ + @ instruction: 0x00702792 │ │ │ │ + rsbeq lr, pc, lr, ror ip @ │ │ │ │ + rsbseq r2, r0, r8, lsr #14 │ │ │ │ + rsbeq lr, pc, r4, lsl ip @ │ │ │ │ + rsbseq r2, r0, lr, lsl #14 │ │ │ │ + strdeq lr, [pc], #-186 @ │ │ │ │ + ldrshteq r2, [r0], #-100 @ 0xffffff9c │ │ │ │ + rsbeq lr, pc, r0, ror #23 │ │ │ │ + @ instruction: 0x00702696 │ │ │ │ + rsbeq lr, pc, r2, lsl #23 │ │ │ │ + rsbseq r2, r0, ip, ror r6 │ │ │ │ + rsbeq lr, pc, r8, ror #22 │ │ │ │ + rsbseq r2, r0, r2, ror #12 │ │ │ │ + rsbeq lr, pc, lr, asr #22 │ │ │ │ @ instruction: 0xffff5f4f │ │ │ │ - rsbseq r2, r0, r2, lsr #12 │ │ │ │ - rsbeq lr, pc, r4, lsl fp @ │ │ │ │ + rsbseq r2, r0, sl, lsr #12 │ │ │ │ + rsbeq lr, pc, ip, lsl fp @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0xf8df4680 │ │ │ │ @ instruction: 0x461d06bc │ │ │ │ ssatcc pc, #25, pc, asr #17 @ │ │ │ │ @@ -226404,47 +226404,47 @@ │ │ │ │ @ instruction: 0xf04f4826 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf828f728 │ │ │ │ svclt 0x0000e777 │ │ │ │ rsbseq pc, sl, r0, lsl #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq pc, sl, sl, lsr r1 @ │ │ │ │ - rsbseq r2, r0, sl, asr r6 │ │ │ │ - rsbseq r2, r0, r0, ror r5 │ │ │ │ - rsbseq r2, r0, r8, asr r4 │ │ │ │ + rsbseq r2, r0, r2, ror #12 │ │ │ │ + rsbseq r2, r0, r8, ror r5 │ │ │ │ + rsbseq r2, r0, r0, ror #8 │ │ │ │ @ instruction: 0xffff5a41 │ │ │ │ - rsbseq r2, r0, r4, ror #4 │ │ │ │ - rsbseq r2, r0, r4, lsr #32 │ │ │ │ - rsbeq lr, pc, r0, lsl r5 @ │ │ │ │ - rsbseq r2, r0, sl │ │ │ │ - strdeq lr, [pc], #-70 @ │ │ │ │ - rsbseq r1, r0, lr, ror #31 │ │ │ │ - ldrdeq lr, [pc], #-74 @ │ │ │ │ - ldrsbteq r1, [r0], #-246 @ 0xffffff0a │ │ │ │ - rsbeq lr, pc, r0, asr #9 │ │ │ │ - ldrhteq r1, [r0], #-248 @ 0xffffff08 │ │ │ │ - rsbeq lr, pc, r2, lsr #9 │ │ │ │ - @ instruction: 0x00701f9e │ │ │ │ - rsbeq lr, pc, r8, lsl #9 │ │ │ │ - rsbseq r1, r0, r4, lsl #31 │ │ │ │ - rsbeq lr, pc, lr, ror #8 │ │ │ │ - rsbseq r1, r0, sl, ror #30 │ │ │ │ - rsbeq lr, pc, r4, asr r4 @ │ │ │ │ - rsbseq r1, r0, ip, asr #30 │ │ │ │ - rsbeq lr, pc, r6, lsr r4 @ │ │ │ │ - rsbseq r1, r0, r2, lsr pc │ │ │ │ - rsbeq lr, pc, ip, lsl r4 @ │ │ │ │ - rsbseq r1, r0, r6, lsl pc │ │ │ │ - rsbeq lr, pc, r0, lsl #8 │ │ │ │ - ldrshteq r1, [r0], #-236 @ 0xffffff14 │ │ │ │ - rsbeq lr, pc, r6, ror #7 │ │ │ │ - rsbseq r1, r0, r2, ror #29 │ │ │ │ - rsbeq lr, pc, ip, asr #7 │ │ │ │ - rsbseq r1, r0, r8, asr #29 │ │ │ │ - strhteq lr, [pc], #-50 │ │ │ │ + rsbseq r2, r0, ip, ror #4 │ │ │ │ + rsbseq r2, r0, ip, lsr #32 │ │ │ │ + rsbeq lr, pc, r8, lsl r5 @ │ │ │ │ + rsbseq r2, r0, r2, lsl r0 │ │ │ │ + strdeq lr, [pc], #-78 @ │ │ │ │ + ldrshteq r1, [r0], #-246 @ 0xffffff0a │ │ │ │ + rsbeq lr, pc, r2, ror #9 │ │ │ │ + ldrsbteq r1, [r0], #-254 @ 0xffffff02 │ │ │ │ + rsbeq lr, pc, r8, asr #9 │ │ │ │ + rsbseq r1, r0, r0, asr #31 │ │ │ │ + rsbeq lr, pc, sl, lsr #9 │ │ │ │ + rsbseq r1, r0, r6, lsr #31 │ │ │ │ + mlseq pc, r0, r4, lr @ │ │ │ │ + rsbseq r1, r0, ip, lsl #31 │ │ │ │ + rsbeq lr, pc, r6, ror r4 @ │ │ │ │ + rsbseq r1, r0, r2, ror pc │ │ │ │ + rsbeq lr, pc, ip, asr r4 @ │ │ │ │ + rsbseq r1, r0, r4, asr pc │ │ │ │ + rsbeq lr, pc, lr, lsr r4 @ │ │ │ │ + rsbseq r1, r0, sl, lsr pc │ │ │ │ + rsbeq lr, pc, r4, lsr #8 │ │ │ │ + rsbseq r1, r0, lr, lsl pc │ │ │ │ + rsbeq lr, pc, r8, lsl #8 │ │ │ │ + rsbseq r1, r0, r4, lsl #30 │ │ │ │ + rsbeq lr, pc, lr, ror #7 │ │ │ │ + rsbseq r1, r0, sl, ror #29 │ │ │ │ + ldrdeq lr, [pc], #-52 @ │ │ │ │ + ldrsbteq r1, [r0], #-224 @ 0xffffff20 │ │ │ │ + strhteq lr, [pc], #-58 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe32e300 │ │ │ │ strmi r4, [fp], sp, lsl #12 │ │ │ │ @ instruction: 0x171cf8df │ │ │ │ ldclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ @@ -226900,72 +226900,72 @@ │ │ │ │ @ instruction: 0x11a4f241 │ │ │ │ svclt 0x0000e780 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq lr, sl, sl, lsl sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrsbteq lr, [sl], #-158 @ 0xffffff62 │ │ │ │ - rsbseq r1, r0, r6, lsl #26 │ │ │ │ - strdeq lr, [pc], #-16 @ │ │ │ │ - rsbseq r1, r0, sl, asr #25 │ │ │ │ - strhteq lr, [pc], #-20 │ │ │ │ - rsbseq r2, r0, r2, ror #4 │ │ │ │ - rsbseq r1, r0, r2, asr ip │ │ │ │ - rsbeq lr, pc, ip, lsr r1 @ │ │ │ │ - rsbseq r2, r0, sl, ror #3 │ │ │ │ - rsbseq r1, r0, r8, ror #23 │ │ │ │ - ldrdeq lr, [pc], #-2 @ │ │ │ │ - rsbseq r1, r0, sl, asr #23 │ │ │ │ - strhteq lr, [pc], #-4 │ │ │ │ - rsbseq r1, r0, ip, lsr #23 │ │ │ │ - mlseq pc, r6, r0, lr @ │ │ │ │ - rsbseq r1, r0, r8, asr #22 │ │ │ │ - rsbeq lr, pc, r2, lsr r0 @ │ │ │ │ - ldrshteq r2, [r0], #-4 │ │ │ │ - ldrshteq r1, [r0], #-164 @ 0xffffff5c │ │ │ │ - ldrdeq sp, [pc], #-254 @ │ │ │ │ - rsbseq r1, r0, r8, asr #21 │ │ │ │ - strhteq sp, [pc], #-242 │ │ │ │ - @ instruction: 0x00701a9c │ │ │ │ - rsbeq sp, pc, r6, lsl #31 │ │ │ │ - rsbseq r2, r0, ip, asr #32 │ │ │ │ - rsbseq r1, r0, lr, asr #20 │ │ │ │ - rsbeq sp, pc, sl, lsr pc @ │ │ │ │ - rsbseq r1, r0, r6, lsr #20 │ │ │ │ - rsbeq sp, pc, r2, lsl pc @ │ │ │ │ + rsbseq r1, r0, lr, lsl #26 │ │ │ │ + strdeq lr, [pc], #-24 @ │ │ │ │ + ldrsbteq r1, [r0], #-194 @ 0xffffff3e │ │ │ │ + strhteq lr, [pc], #-28 │ │ │ │ + rsbseq r2, r0, sl, ror #4 │ │ │ │ + rsbseq r1, r0, sl, asr ip │ │ │ │ + rsbeq lr, pc, r4, asr #2 │ │ │ │ + ldrshteq r2, [r0], #-18 @ 0xffffffee │ │ │ │ + ldrshteq r1, [r0], #-176 @ 0xffffff50 │ │ │ │ + ldrdeq lr, [pc], #-10 @ │ │ │ │ + ldrsbteq r1, [r0], #-178 @ 0xffffff4e │ │ │ │ + strhteq lr, [pc], #-12 │ │ │ │ + ldrhteq r1, [r0], #-180 @ 0xffffff4c │ │ │ │ + mlseq pc, lr, r0, lr @ │ │ │ │ + rsbseq r1, r0, r0, asr fp │ │ │ │ + rsbeq lr, pc, sl, lsr r0 @ │ │ │ │ + ldrshteq r2, [r0], #-12 │ │ │ │ + ldrshteq r1, [r0], #-172 @ 0xffffff54 │ │ │ │ + rsbeq sp, pc, r6, ror #31 │ │ │ │ + ldrsbteq r1, [r0], #-160 @ 0xffffff60 │ │ │ │ + strhteq sp, [pc], #-250 │ │ │ │ + rsbseq r1, r0, r4, lsr #21 │ │ │ │ + rsbeq sp, pc, lr, lsl #31 │ │ │ │ + rsbseq r2, r0, r4, asr r0 │ │ │ │ + rsbseq r1, r0, r6, asr sl │ │ │ │ + rsbeq sp, pc, r2, asr #30 │ │ │ │ + rsbseq r1, r0, lr, lsr #20 │ │ │ │ + rsbeq sp, pc, sl, lsl pc @ │ │ │ │ @ instruction: 0xffff5321 │ │ │ │ - ldrsbteq r1, [r0], #-144 @ 0xffffff70 │ │ │ │ - strhteq sp, [pc], #-236 │ │ │ │ - rsbseq r1, r0, r8, lsr #19 │ │ │ │ - mlseq pc, r4, lr, sp @ │ │ │ │ - rsbseq r1, r0, r0, lsl #19 │ │ │ │ - rsbeq sp, pc, ip, ror #28 │ │ │ │ - rsbseq r1, r0, r2, lsr r9 │ │ │ │ - rsbeq sp, pc, lr, lsl lr @ │ │ │ │ - rsbseq r1, r0, r8, lsl r9 │ │ │ │ - rsbeq sp, pc, r4, lsl #28 │ │ │ │ - ldrshteq r1, [r0], #-128 @ 0xffffff80 │ │ │ │ - ldrdeq sp, [pc], #-220 @ │ │ │ │ + ldrsbteq r1, [r0], #-152 @ 0xffffff68 │ │ │ │ + rsbeq sp, pc, r4, asr #29 │ │ │ │ + ldrhteq r1, [r0], #-144 @ 0xffffff70 │ │ │ │ + mlseq pc, ip, lr, sp @ │ │ │ │ + rsbseq r1, r0, r8, lsl #19 │ │ │ │ + rsbeq sp, pc, r4, ror lr @ │ │ │ │ + rsbseq r1, r0, sl, lsr r9 │ │ │ │ + rsbeq sp, pc, r6, lsr #28 │ │ │ │ + rsbseq r1, r0, r0, lsr #18 │ │ │ │ + rsbeq sp, pc, ip, lsl #28 │ │ │ │ + ldrshteq r1, [r0], #-136 @ 0xffffff78 │ │ │ │ + rsbeq sp, pc, r4, ror #27 │ │ │ │ @ instruction: 0xffff51af │ │ │ │ - rsbseq r1, r0, sl, ror #16 │ │ │ │ - rsbeq sp, pc, r6, asr sp @ │ │ │ │ + rsbseq r1, r0, r2, ror r8 │ │ │ │ + rsbeq sp, pc, lr, asr sp @ │ │ │ │ @ instruction: 0xffff5147 │ │ │ │ - rsbseq r1, r0, r0, lsl r8 │ │ │ │ - rsbeq sp, pc, r2, lsl #26 │ │ │ │ + rsbseq r1, r0, r8, lsl r8 │ │ │ │ + rsbeq sp, pc, sl, lsl #26 │ │ │ │ @ instruction: 0xffff50f7 │ │ │ │ - rsbseq r1, r0, r6, asr #15 │ │ │ │ - strhteq sp, [pc], #-200 │ │ │ │ - rsbseq r1, r0, r6, lsl #15 │ │ │ │ - rsbeq sp, pc, r2, ror ip @ │ │ │ │ + rsbseq r1, r0, lr, asr #15 │ │ │ │ + rsbeq sp, pc, r0, asr #25 │ │ │ │ + rsbseq r1, r0, lr, lsl #15 │ │ │ │ + rsbeq sp, pc, sl, ror ip @ │ │ │ │ @ instruction: 0xffff5083 │ │ │ │ - rsbseq r1, r0, r0, asr r7 │ │ │ │ - rsbeq sp, pc, r2, asr #24 │ │ │ │ + rsbseq r1, r0, r8, asr r7 │ │ │ │ + rsbeq sp, pc, sl, asr #24 │ │ │ │ @ instruction: 0xffff5047 │ │ │ │ - rsbseq r1, r0, r4, lsl r7 │ │ │ │ - rsbeq sp, pc, r6, lsl #24 │ │ │ │ + rsbseq r1, r0, ip, lsl r7 │ │ │ │ + rsbeq sp, pc, lr, lsl #24 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0x1018f8da │ │ │ │ ldrdeq pc, [r4], -sl │ │ │ │ blge 44a960 │ │ │ │ @ instruction: 0xf954f335 │ │ │ │ stmdacs r1, {r0, r2, r9, sl, lr} │ │ │ │ stmdbls r4, {r1, r3, r8, ip, lr, pc} │ │ │ │ @@ -226977,16 +226977,16 @@ │ │ │ │ vadd.i8 d20, d1, d6 │ │ │ │ ldrbtmi r1, [r8], #-426 @ 0xfffffe56 │ │ │ │ @ instruction: 0xf727300c │ │ │ │ stmdami r4, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx feaae4ce │ │ │ │ bllt ffd6e830 │ │ │ │ - rsbseq r1, r0, r2, asr #11 │ │ │ │ - rsbeq sp, pc, lr, lsr #21 │ │ │ │ + rsbseq r1, r0, sl, asr #11 │ │ │ │ + strhteq sp, [pc], #-166 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec47a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0f20 │ │ │ │ adcslt r2, r3, r8, lsl #13 │ │ │ │ pkhtbcc pc, r4, pc, asr #17 @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -227402,21 +227402,21 @@ │ │ │ │ ... │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq lr, sl, r6, lsr #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrshteq r1, [r0], #-102 @ 0xffffff9a │ │ │ │ + ldrshteq r1, [r0], #-110 @ 0xffffff92 │ │ │ │ @ instruction: 0xffff41c5 │ │ │ │ - rsbseq r1, r0, r4, lsl r5 │ │ │ │ - strdeq sp, [pc], #-158 @ │ │ │ │ + rsbseq r1, r0, ip, lsl r5 │ │ │ │ + rsbeq sp, pc, r6, lsl #20 │ │ │ │ rsbseq lr, sl, r4, lsl r1 │ │ │ │ - ldrsbteq r1, [r0], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq sp, pc, r2, asr #19 │ │ │ │ + rsbseq r1, r0, r0, ror #9 │ │ │ │ + rsbeq sp, pc, sl, asr #19 │ │ │ │ @ instruction: 0xffffe14d │ │ │ │ @ instruction: 0xffffe193 │ │ │ │ @ instruction: 0xffff4cb7 │ │ │ │ @ instruction: 0xffff4d0b │ │ │ │ @ instruction: 0xffff5143 │ │ │ │ @ instruction: 0xffff5787 │ │ │ │ @ instruction: 0xffff5913 │ │ │ │ @@ -227439,83 +227439,83 @@ │ │ │ │ @ instruction: 0xffffa3ef │ │ │ │ ldrdeq r7, [r0], -r3 │ │ │ │ andeq r7, r0, r3, lsl r5 │ │ │ │ @ instruction: 0xffff6b97 │ │ │ │ @ instruction: 0xffff6d87 │ │ │ │ @ instruction: 0xffff6f09 │ │ │ │ andeq r1, r0, r1, asr #2 │ │ │ │ - rsbseq r1, r0, ip, ror r9 │ │ │ │ - rsbeq pc, pc, r0, ror lr @ │ │ │ │ - rsbseq r1, r0, r4, ror #6 │ │ │ │ - rsbeq sp, pc, lr, asr #16 │ │ │ │ - rsbseq r1, r0, r6, asr #6 │ │ │ │ - rsbeq sp, pc, r0, lsr r8 @ │ │ │ │ - rsbseq r1, r0, sl, asr r9 │ │ │ │ - ldrhteq r1, [r0], #-156 @ 0xffffff64 │ │ │ │ - rsbseq r1, r0, lr, lsl #20 │ │ │ │ - ldrhteq r1, [r0], #-150 @ 0xffffff6a │ │ │ │ - ldrsbteq r1, [r0], #-34 @ 0xffffffde │ │ │ │ - strhteq sp, [pc], #-124 │ │ │ │ - ldrhteq r1, [r0], #-36 @ 0xffffffdc │ │ │ │ - mlseq pc, lr, r7, sp @ │ │ │ │ - @ instruction: 0x00701a9e │ │ │ │ - rsbseq r1, r0, r2, ror sl │ │ │ │ - rsbseq r1, r0, r0, asr #19 │ │ │ │ - rsbseq r1, r0, r6, ror #4 │ │ │ │ - rsbeq sp, pc, r0, asr r7 @ │ │ │ │ - rsbseq r1, r0, r6, asr sl │ │ │ │ - rsbseq r1, r0, ip, lsr #21 │ │ │ │ - rsbseq r1, r0, r6, lsl r2 │ │ │ │ - rsbeq sp, pc, r2, lsl #14 │ │ │ │ - ldrshteq r1, [r0], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq sp, pc, r2, ror #13 │ │ │ │ - rsbseq r1, r0, r4, ror sl │ │ │ │ - rsbseq r1, r0, lr, lsr #21 │ │ │ │ - rsbseq r1, r0, lr, lsr #3 │ │ │ │ - mlseq pc, sl, r6, sp @ │ │ │ │ - @ instruction: 0x00701a9c │ │ │ │ - rsbseq r1, r0, r6, lsl #22 │ │ │ │ - rsbseq r1, r0, r6, ror #2 │ │ │ │ - rsbeq sp, pc, r2, asr r6 @ │ │ │ │ - rsbseq r1, r0, ip, ror #21 │ │ │ │ - rsbseq r1, r0, r6, ror #22 │ │ │ │ - rsbseq r1, r0, r2, lsr #2 │ │ │ │ - rsbeq sp, pc, lr, lsl #12 │ │ │ │ - rsbseq r1, r0, r2, asr fp │ │ │ │ - rsbseq r1, r0, r0, asr #23 │ │ │ │ - rsbseq r1, r0, r8, ror #1 │ │ │ │ - ldrdeq sp, [pc], #-84 @ │ │ │ │ - rsbseq r1, r0, r2, ror #23 │ │ │ │ - @ instruction: 0x00701b9c │ │ │ │ - rsbseq r1, r0, r0, lsr #1 │ │ │ │ - rsbeq sp, pc, ip, lsl #11 │ │ │ │ - rsbseq r1, r0, sl, asr #23 │ │ │ │ - rsbseq r1, r0, r0, lsl ip │ │ │ │ - rsbseq r1, r0, r6, rrx │ │ │ │ - rsbeq sp, pc, r2, asr r5 @ │ │ │ │ - rsbseq r1, r0, r0, lsl #24 │ │ │ │ - rsbseq r1, r0, sl, asr #24 │ │ │ │ - rsbseq r1, r0, ip, lsr #32 │ │ │ │ - rsbeq sp, pc, r8, lsl r5 @ │ │ │ │ - rsbseq r1, r0, sl, lsr ip │ │ │ │ - rsbseq r1, r0, r2, lsr #25 │ │ │ │ - rsbseq r0, r0, r8, ror #31 │ │ │ │ - ldrdeq sp, [pc], #-68 @ │ │ │ │ - rsbseq r1, r0, r8, lsl #25 │ │ │ │ - rsbseq r1, r0, r2, asr #25 │ │ │ │ - rsbseq r0, r0, lr, lsr #31 │ │ │ │ - mlseq pc, sl, r4, sp @ │ │ │ │ - ldrhteq r1, [r0], #-198 @ 0xffffff3a │ │ │ │ - rsbseq r1, r0, r8, lsl #26 │ │ │ │ - rsbseq r0, r0, r4, ror pc │ │ │ │ - rsbeq sp, pc, r0, ror #8 │ │ │ │ - ldrshteq r1, [r0], #-200 @ 0xffffff38 │ │ │ │ - rsbseq r1, r0, r6, lsr #26 │ │ │ │ - rsbseq r0, r0, r8, lsr pc │ │ │ │ - rsbeq sp, pc, r4, lsr #8 │ │ │ │ + rsbseq r1, r0, r4, lsl #19 │ │ │ │ + rsbeq pc, pc, r8, ror lr @ │ │ │ │ + rsbseq r1, r0, ip, ror #6 │ │ │ │ + rsbeq sp, pc, r6, asr r8 @ │ │ │ │ + rsbseq r1, r0, lr, asr #6 │ │ │ │ + rsbeq sp, pc, r8, lsr r8 @ │ │ │ │ + rsbseq r1, r0, r2, ror #18 │ │ │ │ + rsbseq r1, r0, r4, asr #19 │ │ │ │ + rsbseq r1, r0, r6, lsl sl │ │ │ │ + ldrhteq r1, [r0], #-158 @ 0xffffff62 │ │ │ │ + ldrsbteq r1, [r0], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq sp, pc, r4, asr #15 │ │ │ │ + ldrhteq r1, [r0], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq sp, pc, r6, lsr #15 │ │ │ │ + rsbseq r1, r0, r6, lsr #21 │ │ │ │ + rsbseq r1, r0, sl, ror sl │ │ │ │ + rsbseq r1, r0, r8, asr #19 │ │ │ │ + rsbseq r1, r0, lr, ror #4 │ │ │ │ + rsbeq sp, pc, r8, asr r7 @ │ │ │ │ + rsbseq r1, r0, lr, asr sl │ │ │ │ + ldrhteq r1, [r0], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r1, r0, lr, lsl r2 │ │ │ │ + rsbeq sp, pc, sl, lsl #14 │ │ │ │ + rsbseq r1, r0, r0, lsl #4 │ │ │ │ + rsbeq sp, pc, sl, ror #13 │ │ │ │ + rsbseq r1, r0, ip, ror sl │ │ │ │ + ldrhteq r1, [r0], #-166 @ 0xffffff5a │ │ │ │ + ldrhteq r1, [r0], #-22 @ 0xffffffea │ │ │ │ + rsbeq sp, pc, r2, lsr #13 │ │ │ │ + rsbseq r1, r0, r4, lsr #21 │ │ │ │ + rsbseq r1, r0, lr, lsl #22 │ │ │ │ + rsbseq r1, r0, lr, ror #2 │ │ │ │ + rsbeq sp, pc, sl, asr r6 @ │ │ │ │ + ldrshteq r1, [r0], #-164 @ 0xffffff5c │ │ │ │ + rsbseq r1, r0, lr, ror #22 │ │ │ │ + rsbseq r1, r0, sl, lsr #2 │ │ │ │ + rsbeq sp, pc, r6, lsl r6 @ │ │ │ │ + rsbseq r1, r0, sl, asr fp │ │ │ │ + rsbseq r1, r0, r8, asr #23 │ │ │ │ + ldrshteq r1, [r0], #-0 │ │ │ │ + ldrdeq sp, [pc], #-92 @ │ │ │ │ + rsbseq r1, r0, sl, ror #23 │ │ │ │ + rsbseq r1, r0, r4, lsr #23 │ │ │ │ + rsbseq r1, r0, r8, lsr #1 │ │ │ │ + mlseq pc, r4, r5, sp @ │ │ │ │ + ldrsbteq r1, [r0], #-178 @ 0xffffff4e │ │ │ │ + rsbseq r1, r0, r8, lsl ip │ │ │ │ + rsbseq r1, r0, lr, rrx │ │ │ │ + rsbeq sp, pc, sl, asr r5 @ │ │ │ │ + rsbseq r1, r0, r8, lsl #24 │ │ │ │ + rsbseq r1, r0, r2, asr ip │ │ │ │ + rsbseq r1, r0, r4, lsr r0 │ │ │ │ + rsbeq sp, pc, r0, lsr #10 │ │ │ │ + rsbseq r1, r0, r2, asr #24 │ │ │ │ + rsbseq r1, r0, sl, lsr #25 │ │ │ │ + ldrshteq r0, [r0], #-240 @ 0xffffff10 │ │ │ │ + ldrdeq sp, [pc], #-76 @ │ │ │ │ + @ instruction: 0x00701c90 │ │ │ │ + rsbseq r1, r0, sl, asr #25 │ │ │ │ + ldrhteq r0, [r0], #-246 @ 0xffffff0a │ │ │ │ + rsbeq sp, pc, r2, lsr #9 │ │ │ │ + ldrhteq r1, [r0], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r1, r0, r0, lsl sp │ │ │ │ + rsbseq r0, r0, ip, ror pc │ │ │ │ + rsbeq sp, pc, r8, ror #8 │ │ │ │ + rsbseq r1, r0, r0, lsl #26 │ │ │ │ + rsbseq r1, r0, lr, lsr #26 │ │ │ │ + rsbseq r0, r0, r0, asr #30 │ │ │ │ + rsbeq sp, pc, ip, lsr #8 │ │ │ │ movwcs r4, #6867 @ 0x1ad3 │ │ │ │ @ instruction: 0x270049d3 │ │ │ │ ldrbtmi r9, [sl], #-768 @ 0xfffffd00 │ │ │ │ blne ff32c710 │ │ │ │ @ instruction: 0x03b8f105 │ │ │ │ bleq ff32c718 │ │ │ │ @ instruction: 0x46304479 │ │ │ │ @@ -227719,65 +227719,65 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ - rsbseq r1, r0, sl, asr #22 │ │ │ │ - rsbseq r1, r0, r0, lsr #23 │ │ │ │ - rsbseq r0, r0, r8, lsr #26 │ │ │ │ - rsbeq sp, pc, r4, lsl r2 @ │ │ │ │ - ldrsbteq r1, [r0], #-188 @ 0xffffff44 │ │ │ │ - rsbseq r1, r0, r4, ror fp │ │ │ │ - ldrsbteq r0, [r0], #-206 @ 0xffffff32 │ │ │ │ - rsbeq sp, pc, sl, asr #3 │ │ │ │ - rsbseq r1, r0, ip, asr #23 │ │ │ │ - rsbseq r1, r0, r2, lsl ip │ │ │ │ - rsbseq r0, r0, r2, lsr #25 │ │ │ │ - rsbeq sp, pc, lr, lsl #3 │ │ │ │ - rsbseq r1, r0, r0, lsl #24 │ │ │ │ - rsbseq r1, r0, lr, lsr #24 │ │ │ │ - rsbseq r0, r0, r6, ror #24 │ │ │ │ - rsbeq sp, pc, r2, asr r1 @ │ │ │ │ + rsbseq r1, r0, r2, asr fp │ │ │ │ + rsbseq r1, r0, r8, lsr #23 │ │ │ │ + rsbseq r0, r0, r0, lsr sp │ │ │ │ + rsbeq sp, pc, ip, lsl r2 @ │ │ │ │ + rsbseq r1, r0, r4, ror #23 │ │ │ │ + rsbseq r1, r0, ip, ror fp │ │ │ │ + rsbseq r0, r0, r6, ror #25 │ │ │ │ + ldrdeq sp, [pc], #-18 @ │ │ │ │ + ldrsbteq r1, [r0], #-180 @ 0xffffff4c │ │ │ │ rsbseq r1, r0, sl, lsl ip │ │ │ │ - rsbseq r1, r0, r8, lsl #25 │ │ │ │ - rsbseq r0, r0, r0, lsr #24 │ │ │ │ - rsbeq sp, pc, ip, lsl #2 │ │ │ │ - rsbseq r1, r0, r0, ror ip │ │ │ │ - ldrsbteq r1, [r0], #-198 @ 0xffffff3a │ │ │ │ - ldrsbteq r0, [r0], #-186 @ 0xffffff46 │ │ │ │ - rsbeq sp, pc, r6, asr #1 │ │ │ │ - rsbseq r1, r0, r0, lsl #27 │ │ │ │ - rsbseq r1, r0, r2, asr sp │ │ │ │ - ldrhteq r1, [r0], #-202 @ 0xffffff36 │ │ │ │ - @ instruction: 0x00700b96 │ │ │ │ - rsbeq sp, pc, r2, lsl #1 │ │ │ │ - rsbseq r1, r0, ip, ror #27 │ │ │ │ - rsbseq r1, r0, r6, asr #27 │ │ │ │ - rsbseq r1, r0, r2, lsr sp │ │ │ │ - rsbseq r0, r0, r2, asr fp │ │ │ │ - rsbeq sp, pc, lr, lsr r0 @ │ │ │ │ - rsbseq r1, r0, r0, ror lr │ │ │ │ - rsbseq r1, r0, r6, asr #28 │ │ │ │ - @ instruction: 0x00701d9e │ │ │ │ - rsbseq r0, r0, lr, lsl #22 │ │ │ │ - strdeq ip, [pc], #-250 @ │ │ │ │ - @ instruction: 0x00701e9e │ │ │ │ - rsbseq r1, r0, ip, lsl lr │ │ │ │ - rsbseq r0, r0, sl, asr #21 │ │ │ │ - strhteq ip, [pc], #-246 │ │ │ │ - rsbseq r1, r0, r6, lsl #29 │ │ │ │ - ldrsbteq r1, [r0], #-226 @ 0xffffff1e │ │ │ │ - rsbseq r0, r0, ip, lsl #21 │ │ │ │ - rsbeq ip, pc, r8, ror pc @ │ │ │ │ - ldrhteq r1, [r0], #-232 @ 0xffffff18 │ │ │ │ - rsbseq r1, r0, sl, lsr #30 │ │ │ │ - rsbseq r0, r0, r4, asr #20 │ │ │ │ - rsbeq ip, pc, r0, lsr pc @ │ │ │ │ + rsbseq r0, r0, sl, lsr #25 │ │ │ │ + mlseq pc, r6, r1, sp @ │ │ │ │ + rsbseq r1, r0, r8, lsl #24 │ │ │ │ + rsbseq r1, r0, r6, lsr ip │ │ │ │ + rsbseq r0, r0, lr, ror #24 │ │ │ │ + rsbeq sp, pc, sl, asr r1 @ │ │ │ │ + rsbseq r1, r0, r2, lsr #24 │ │ │ │ + @ instruction: 0x00701c90 │ │ │ │ + rsbseq r0, r0, r8, lsr #24 │ │ │ │ + rsbeq sp, pc, r4, lsl r1 @ │ │ │ │ + rsbseq r1, r0, r8, ror ip │ │ │ │ + ldrsbteq r1, [r0], #-206 @ 0xffffff32 │ │ │ │ + rsbseq r0, r0, r2, ror #23 │ │ │ │ + rsbeq sp, pc, lr, asr #1 │ │ │ │ + rsbseq r1, r0, r8, lsl #27 │ │ │ │ + rsbseq r1, r0, sl, asr sp │ │ │ │ + rsbseq r1, r0, r2, asr #25 │ │ │ │ + @ instruction: 0x00700b9e │ │ │ │ + rsbeq sp, pc, sl, lsl #1 │ │ │ │ + ldrshteq r1, [r0], #-212 @ 0xffffff2c │ │ │ │ + rsbseq r1, r0, lr, asr #27 │ │ │ │ + rsbseq r1, r0, sl, lsr sp │ │ │ │ + rsbseq r0, r0, sl, asr fp │ │ │ │ + rsbeq sp, pc, r6, asr #32 │ │ │ │ + rsbseq r1, r0, r8, ror lr │ │ │ │ + rsbseq r1, r0, lr, asr #28 │ │ │ │ + rsbseq r1, r0, r6, lsr #27 │ │ │ │ + rsbseq r0, r0, r6, lsl fp │ │ │ │ + rsbeq sp, pc, r2 │ │ │ │ + rsbseq r1, r0, r6, lsr #29 │ │ │ │ + rsbseq r1, r0, r4, lsr #28 │ │ │ │ + ldrsbteq r0, [r0], #-162 @ 0xffffff5e │ │ │ │ + strhteq ip, [pc], #-254 │ │ │ │ + rsbseq r1, r0, lr, lsl #29 │ │ │ │ + ldrsbteq r1, [r0], #-234 @ 0xffffff16 │ │ │ │ + @ instruction: 0x00700a94 │ │ │ │ + rsbeq ip, pc, r0, lsl #31 │ │ │ │ + rsbseq r1, r0, r0, asr #29 │ │ │ │ + rsbseq r1, r0, r2, lsr pc │ │ │ │ + rsbseq r0, r0, ip, asr #20 │ │ │ │ + rsbeq ip, pc, r8, lsr pc @ │ │ │ │ @ instruction: 0xf1054ad0 │ │ │ │ ldmibmi r0, {r3, r4, r5, r6, r7, r8, r9}^ │ │ │ │ ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ blne ff36cb2c │ │ │ │ ldc 4, cr4, [pc, #484] @ f1698 │ │ │ │ stmib sp, {r1, r3, r6, r7, r8, r9, fp}^ │ │ │ │ cdp 7, 11, cr7, cr7, cr1, {0} │ │ │ │ @@ -227978,60 +227978,60 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff72f466 │ │ │ │ stmlt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ - rsbseq r1, r0, r2, lsr lr │ │ │ │ - rsbseq r1, r0, ip, lsr #29 │ │ │ │ - rsbseq r0, r0, r0, lsl r9 │ │ │ │ - strdeq ip, [pc], #-220 @ │ │ │ │ - rsbseq r1, r0, ip, lsl #29 │ │ │ │ - ldrsbteq r1, [r0], #-238 @ 0xffffff12 │ │ │ │ - rsbseq r0, r0, r4, asr #17 │ │ │ │ - strhteq ip, [pc], #-208 │ │ │ │ - rsbseq r1, r0, r8, asr #29 │ │ │ │ - rsbseq r1, r0, sl, lsr #30 │ │ │ │ - rsbseq r0, r0, r8, ror r8 │ │ │ │ - rsbeq ip, pc, r4, ror #26 │ │ │ │ - rsbseq r1, r0, r4, ror pc │ │ │ │ - rsbseq r1, r0, sl, lsl #30 │ │ │ │ - rsbseq r0, r0, ip, lsr #16 │ │ │ │ - rsbeq ip, pc, r8, lsl sp @ │ │ │ │ - rsbseq r1, r0, ip, asr pc │ │ │ │ - rsbseq r1, r0, sl, lsr #31 │ │ │ │ - rsbseq r0, r0, r0, ror #15 │ │ │ │ - rsbeq ip, pc, ip, asr #25 │ │ │ │ - ldrsbteq r1, [r0], #-244 @ 0xffffff0c │ │ │ │ - rsbseq r1, r0, lr, lsl #31 │ │ │ │ - @ instruction: 0x00700794 │ │ │ │ - rsbeq ip, pc, r0, lsl #25 │ │ │ │ - rsbseq r1, r0, r0, asr #31 │ │ │ │ - rsbseq r2, r0, r6, lsr r0 │ │ │ │ - rsbseq r0, r0, r8, asr #14 │ │ │ │ - rsbeq ip, pc, r4, lsr ip @ │ │ │ │ - rsbseq r2, r0, sl, asr #1 │ │ │ │ - @ instruction: 0x00702096 │ │ │ │ - rsbseq r2, r0, r4, lsr #32 │ │ │ │ - rsbseq r0, r0, r4, lsl #14 │ │ │ │ - strdeq ip, [pc], #-176 @ │ │ │ │ - rsbseq r2, r0, r2, asr #2 │ │ │ │ - rsbseq r2, r0, lr, lsl #2 │ │ │ │ - rsbseq r2, r0, sl, ror r0 │ │ │ │ - ldrhteq r0, [r0], #-110 @ 0xffffff92 │ │ │ │ - rsbeq ip, pc, sl, lsr #23 │ │ │ │ - ldrshteq r2, [r0], #-2 │ │ │ │ - rsbseq r2, r0, r4, lsr r1 │ │ │ │ - rsbseq r0, r0, r2, ror r6 │ │ │ │ - rsbeq ip, pc, lr, asr fp @ │ │ │ │ - rsbseq r2, r0, r0, lsr r1 │ │ │ │ - rsbseq r2, r0, r6, asr #3 │ │ │ │ - rsbseq r0, r0, r6, lsr #12 │ │ │ │ - rsbeq ip, pc, r2, lsl fp @ │ │ │ │ + rsbseq r1, r0, sl, lsr lr │ │ │ │ + ldrhteq r1, [r0], #-228 @ 0xffffff1c │ │ │ │ + rsbseq r0, r0, r8, lsl r9 │ │ │ │ + rsbeq ip, pc, r4, lsl #28 │ │ │ │ + @ instruction: 0x00701e94 │ │ │ │ + rsbseq r1, r0, r6, ror #29 │ │ │ │ + rsbseq r0, r0, ip, asr #17 │ │ │ │ + strhteq ip, [pc], #-216 │ │ │ │ + ldrsbteq r1, [r0], #-224 @ 0xffffff20 │ │ │ │ + rsbseq r1, r0, r2, lsr pc │ │ │ │ + rsbseq r0, r0, r0, lsl #17 │ │ │ │ + rsbeq ip, pc, ip, ror #26 │ │ │ │ + rsbseq r1, r0, ip, ror pc │ │ │ │ + rsbseq r1, r0, r2, lsl pc │ │ │ │ + rsbseq r0, r0, r4, lsr r8 │ │ │ │ + rsbeq ip, pc, r0, lsr #26 │ │ │ │ + rsbseq r1, r0, r4, ror #30 │ │ │ │ + ldrhteq r1, [r0], #-242 @ 0xffffff0e │ │ │ │ + rsbseq r0, r0, r8, ror #15 │ │ │ │ + ldrdeq ip, [pc], #-196 @ │ │ │ │ + ldrsbteq r1, [r0], #-252 @ 0xffffff04 │ │ │ │ + @ instruction: 0x00701f96 │ │ │ │ + @ instruction: 0x0070079c │ │ │ │ + rsbeq ip, pc, r8, lsl #25 │ │ │ │ + rsbseq r1, r0, r8, asr #31 │ │ │ │ + rsbseq r2, r0, lr, lsr r0 │ │ │ │ + rsbseq r0, r0, r0, asr r7 │ │ │ │ + rsbeq ip, pc, ip, lsr ip @ │ │ │ │ + ldrsbteq r2, [r0], #-2 │ │ │ │ + @ instruction: 0x0070209e │ │ │ │ + rsbseq r2, r0, ip, lsr #32 │ │ │ │ + rsbseq r0, r0, ip, lsl #14 │ │ │ │ + strdeq ip, [pc], #-184 @ │ │ │ │ + rsbseq r2, r0, sl, asr #2 │ │ │ │ + rsbseq r2, r0, r6, lsl r1 │ │ │ │ + rsbseq r2, r0, r2, lsl #1 │ │ │ │ + rsbseq r0, r0, r6, asr #13 │ │ │ │ + strhteq ip, [pc], #-178 │ │ │ │ + ldrshteq r2, [r0], #-10 │ │ │ │ + rsbseq r2, r0, ip, lsr r1 │ │ │ │ + rsbseq r0, r0, sl, ror r6 │ │ │ │ + rsbeq ip, pc, r6, ror #22 │ │ │ │ + rsbseq r2, r0, r8, lsr r1 │ │ │ │ + rsbseq r2, r0, lr, asr #3 │ │ │ │ + rsbseq r0, r0, lr, lsr #12 │ │ │ │ + rsbeq ip, pc, sl, lsl fp @ │ │ │ │ rsbcs r4, pc, #153600 @ 0x25800 │ │ │ │ @ instruction: 0x46304996 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ bmi fe63a4b0 │ │ │ │ @ instruction: 0xf5054479 │ │ │ │ stmib sp, {r2, r5, r7, r8, r9, ip, sp, lr}^ │ │ │ │ ldrbtmi r7, [sl], #-1795 @ 0xfffff8fd │ │ │ │ @@ -228175,55 +228175,55 @@ │ │ │ │ mvnne pc, r3, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf98af726 │ │ │ │ strtmi r4, [r1], -fp, lsr #16 │ │ │ │ @ instruction: 0xf7264478 │ │ │ │ @ instruction: 0xf7fefa45 │ │ │ │ svclt 0x0000bef5 │ │ │ │ - rsbseq r2, r0, r0, asr #3 │ │ │ │ - @ instruction: 0x00702190 │ │ │ │ - ldrsbteq r2, [r0], #-6 │ │ │ │ - rsbseq r0, r0, r6, lsl r5 │ │ │ │ - rsbeq ip, pc, r2, lsl #20 │ │ │ │ - rsbseq r2, r0, ip, ror r1 │ │ │ │ - rsbseq r2, r0, r6, asr #3 │ │ │ │ - ldrsbteq r0, [r0], #-74 @ 0xffffffb6 │ │ │ │ - rsbeq ip, pc, r6, asr #19 │ │ │ │ + rsbseq r2, r0, r8, asr #3 │ │ │ │ + @ instruction: 0x00702198 │ │ │ │ + ldrsbteq r2, [r0], #-14 │ │ │ │ + rsbseq r0, r0, lr, lsl r5 │ │ │ │ + rsbeq ip, pc, sl, lsl #20 │ │ │ │ + rsbseq r2, r0, r4, lsl #3 │ │ │ │ + rsbseq r2, r0, lr, asr #3 │ │ │ │ + rsbseq r0, r0, r2, ror #9 │ │ │ │ + rsbeq ip, pc, lr, asr #19 │ │ │ │ @ instruction: 0xffff2e4f │ │ │ │ - rsbseq r2, r0, sl, lsr #3 │ │ │ │ - ldrsbteq r2, [r0], #-28 @ 0xffffffe4 │ │ │ │ - @ instruction: 0x0070049e │ │ │ │ - rsbeq ip, pc, sl, lsl #19 │ │ │ │ + ldrhteq r2, [r0], #-18 @ 0xffffffee │ │ │ │ + rsbseq r2, r0, r4, ror #3 │ │ │ │ + rsbseq r0, r0, r6, lsr #9 │ │ │ │ + mlseq pc, r2, r9, ip @ │ │ │ │ @ instruction: 0xffff2b87 │ │ │ │ @ instruction: 0xffff2987 │ │ │ │ - ldrhteq r2, [r0], #-18 @ 0xffffffee │ │ │ │ - ldrsbteq r2, [r0], #-20 @ 0xffffffec │ │ │ │ - rsbseq r0, r0, r8, asr #8 │ │ │ │ - rsbeq ip, pc, r4, lsr r9 @ │ │ │ │ + ldrhteq r2, [r0], #-26 @ 0xffffffe6 │ │ │ │ + ldrsbteq r2, [r0], #-28 @ 0xffffffe4 │ │ │ │ + rsbseq r0, r0, r0, asr r4 │ │ │ │ + rsbeq ip, pc, ip, lsr r9 @ │ │ │ │ @ instruction: 0xffff28fd │ │ │ │ @ instruction: 0xffff287d │ │ │ │ - @ instruction: 0x00702194 │ │ │ │ - rsbseq r2, r0, lr, lsr #3 │ │ │ │ - ldrshteq r0, [r0], #-50 @ 0xffffffce │ │ │ │ - ldrdeq ip, [pc], #-142 @ │ │ │ │ - rsbseq r2, r0, lr, ror #2 │ │ │ │ + @ instruction: 0x0070219c │ │ │ │ + ldrhteq r2, [r0], #-22 @ 0xffffffea │ │ │ │ + ldrshteq r0, [r0], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq ip, pc, r6, ror #17 │ │ │ │ + rsbseq r2, r0, r6, ror r1 │ │ │ │ @ instruction: 0xffff2543 │ │ │ │ - rsbseq r2, r0, r4, lsl #3 │ │ │ │ - rsbseq r0, r0, r6, lsl r9 │ │ │ │ - @ instruction: 0x0070039a │ │ │ │ - rsbeq ip, pc, r6, lsl #17 │ │ │ │ - rsbseq r2, r0, r8, lsr #2 │ │ │ │ - rsbseq r2, r0, lr, lsr r1 │ │ │ │ + rsbseq r2, r0, ip, lsl #3 │ │ │ │ + rsbseq r0, r0, lr, lsl r9 │ │ │ │ + rsbseq r0, r0, r2, lsr #7 │ │ │ │ + rsbeq ip, pc, lr, lsl #17 │ │ │ │ + rsbseq r2, r0, r0, lsr r1 │ │ │ │ + rsbseq r2, r0, r6, asr #2 │ │ │ │ @ instruction: 0xffff65bd │ │ │ │ - rsbseq r0, r0, r6, asr r3 │ │ │ │ - rsbeq ip, pc, r2, asr #16 │ │ │ │ - rsbseq r0, r0, sl, lsr #6 │ │ │ │ - rsbeq ip, pc, r6, lsl r8 @ │ │ │ │ - rsbseq r0, r0, r0, lsl #6 │ │ │ │ - rsbeq ip, pc, ip, ror #15 │ │ │ │ + rsbseq r0, r0, lr, asr r3 │ │ │ │ + rsbeq ip, pc, sl, asr #16 │ │ │ │ + rsbseq r0, r0, r2, lsr r3 │ │ │ │ + rsbeq ip, pc, lr, lsl r8 @ │ │ │ │ + rsbseq r0, r0, r8, lsl #6 │ │ │ │ + strdeq ip, [pc], #-116 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ mcr2 7, 2, pc, cr2, cr14, {7} @ │ │ │ │ @@ -228260,19 +228260,19 @@ │ │ │ │ @ instruction: 0xf8ddf9a5 │ │ │ │ strbmi r8, [r0], -r4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ movwcs r8, #6128 @ 0x17f0 │ │ │ │ @ instruction: 0xf8ca4640 │ │ │ │ andlt r3, r2, r0 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbseq r0, r0, ip, lsl r2 │ │ │ │ - rsbeq ip, pc, r8, lsl #14 │ │ │ │ - strdeq lr, [pc], #-198 @ │ │ │ │ - rsbseq r0, r0, r0, asr #3 │ │ │ │ - rsbeq ip, pc, ip, lsr #13 │ │ │ │ + rsbseq r0, r0, r4, lsr #4 │ │ │ │ + rsbeq ip, pc, r0, lsl r7 @ │ │ │ │ + strdeq lr, [pc], #-206 @ │ │ │ │ + rsbseq r0, r0, r8, asr #3 │ │ │ │ + strhteq ip, [pc], #-100 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ strbeq pc, [r8, ip, asr #17] @ │ │ │ │ bmi 1ac34d0 │ │ │ │ blmi 1ac36dc │ │ │ │ @ instruction: 0xf6ad447a │ │ │ │ @@ -228375,42 +228375,42 @@ │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8baf726 │ │ │ │ @ instruction: 0xf71fe75c │ │ │ │ svclt 0x0000ed46 │ │ │ │ rsbseq ip, sl, r4, lsl #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, pc, r2, asr ip @ │ │ │ │ + rsbeq lr, pc, sl, asr ip @ │ │ │ │ rsbseq ip, sl, r4, lsr sp │ │ │ │ - rsbseq r0, r0, r4, ror r2 │ │ │ │ - ldrhteq r1, [r0], #-234 @ 0xffffff16 │ │ │ │ - rsbseq r1, r0, sl, asr #29 │ │ │ │ - rsbseq r0, r0, r0, asr #32 │ │ │ │ - rsbeq ip, pc, ip, lsr #10 │ │ │ │ - rsbseq r0, r0, r6, lsr #32 │ │ │ │ - rsbeq ip, pc, r2, lsl r5 @ │ │ │ │ - rsbseq r0, r0, r8 │ │ │ │ - rsbseq r1, r0, sl, lsl #28 │ │ │ │ - rsbeq pc, pc, ip, ror #31 │ │ │ │ - ldrdeq ip, [pc], #-70 @ │ │ │ │ + rsbseq r0, r0, ip, ror r2 │ │ │ │ + rsbseq r1, r0, r2, asr #29 │ │ │ │ + ldrsbteq r1, [r0], #-226 @ 0xffffff1e │ │ │ │ + rsbseq r0, r0, r8, asr #32 │ │ │ │ + rsbeq ip, pc, r4, lsr r5 @ │ │ │ │ + rsbseq r0, r0, lr, lsr #32 │ │ │ │ + rsbeq ip, pc, sl, lsl r5 @ │ │ │ │ + rsbseq r0, r0, r0, lsl r0 │ │ │ │ + rsbseq r1, r0, r2, lsl lr │ │ │ │ + strdeq pc, [pc], #-244 @ │ │ │ │ + ldrdeq ip, [pc], #-78 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 22d30c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldmdbmi ip!, {r1, r3, r7, r9, sl, lr}^ │ │ │ │ cdp 0, 11, cr11, cr0, cr12, {4} │ │ │ │ ldrbtmi r8, [r9], #-2880 @ 0xfffff4c0 │ │ │ │ blls 116d930 │ │ │ │ ldrmi r4, [r1], r5, lsl #12 │ │ │ │ @ instruction: 0xf0274698 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ adcshi pc, r3, r0 │ │ │ │ vmax.u8 d4, d10, d6 │ │ │ │ - blls 870cbc │ │ │ │ + blls 870cbc │ │ │ │ blcs 1036a8 │ │ │ │ blls 726404 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mrc 0, 5, r8, cr4, cr12, {4} │ │ │ │ vneg.f64 d24, d9 │ │ │ │ @ instruction: 0xf180fa10 │ │ │ │ strtmi r8, [r8], -r0, asr #1 │ │ │ │ @@ -228518,36 +228518,36 @@ │ │ │ │ ldmdbmi r9, {r0, r3, r9, sl, ip, lr, pc} │ │ │ │ ldmdami r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf06f464a │ │ │ │ ldrbtmi r0, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xff98f725 │ │ │ │ ldmdbmi r6, {r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xe7f44479 │ │ │ │ - rsbeq lr, pc, lr, ror #20 │ │ │ │ - ldrhteq r0, [r0], #-8 │ │ │ │ + rsbeq lr, pc, r6, ror sl @ │ │ │ │ + rsbseq r0, r0, r0, asr #1 │ │ │ │ @ instruction: 0xffff3825 │ │ │ │ @ instruction: 0xffff9b35 │ │ │ │ - rsbeq pc, pc, lr, ror lr @ │ │ │ │ - rsbseq r0, r0, ip, asr r0 │ │ │ │ - rsbeq pc, pc, r2, ror #28 │ │ │ │ - rsbeq ip, pc, lr, asr #6 │ │ │ │ - rsbeq pc, pc, sl, asr #28 │ │ │ │ - rsbeq ip, pc, r6, lsr r3 @ │ │ │ │ - rsbeq pc, pc, r6, lsr #28 │ │ │ │ - rsbeq ip, pc, r2, lsl r3 @ │ │ │ │ - rsbeq pc, pc, ip, lsl #28 │ │ │ │ - rsbseq r0, r0, sl, lsr #32 │ │ │ │ - strdeq pc, [pc], #-208 @ │ │ │ │ - ldrshteq r1, [r0], #-178 @ 0xffffff4e │ │ │ │ - ldrdeq pc, [pc], #-212 @ │ │ │ │ - strhteq ip, [pc], #-46 │ │ │ │ - strhteq pc, [pc], #-216 @ │ │ │ │ - rsbeq pc, pc, r4, lsl #31 │ │ │ │ - strdeq pc, [pc], #-254 @ │ │ │ │ - rsbeq pc, pc, r8, ror #30 │ │ │ │ + rsbeq pc, pc, r6, lsl #29 │ │ │ │ + rsbseq r0, r0, r4, rrx │ │ │ │ + rsbeq pc, pc, sl, ror #28 │ │ │ │ + rsbeq ip, pc, r6, asr r3 @ │ │ │ │ + rsbeq pc, pc, r2, asr lr @ │ │ │ │ + rsbeq ip, pc, lr, lsr r3 @ │ │ │ │ + rsbeq pc, pc, lr, lsr #28 │ │ │ │ + rsbeq ip, pc, sl, lsl r3 @ │ │ │ │ + rsbeq pc, pc, r4, lsl lr @ │ │ │ │ + rsbseq r0, r0, r2, lsr r0 │ │ │ │ + strdeq pc, [pc], #-216 @ │ │ │ │ + ldrshteq r1, [r0], #-186 @ 0xffffff46 │ │ │ │ + ldrdeq pc, [pc], #-220 @ │ │ │ │ + rsbeq ip, pc, r6, asr #5 │ │ │ │ + rsbeq pc, pc, r0, asr #27 │ │ │ │ + rsbeq pc, pc, ip, lsl #31 │ │ │ │ + rsbseq r0, r0, r6 │ │ │ │ + rsbeq pc, pc, r0, ror pc @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 22d56c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdbmi r9!, {r1, r3, r7, r9, sl, lr}^ │ │ │ │ cdp 0, 11, cr11, cr0, cr12, {4} │ │ │ │ @@ -228651,34 +228651,34 @@ │ │ │ │ ldrbtmi r4, [r9], #-2327 @ 0xfffff6e9 │ │ │ │ @ instruction: 0x464a4817 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf7254478 │ │ │ │ str pc, [r0, pc, lsl #29]! │ │ │ │ ldrbtmi r4, [r9], #-2324 @ 0xfffff6ec │ │ │ │ svclt 0x0000e7f4 │ │ │ │ - rsbeq lr, pc, lr, lsl #16 │ │ │ │ - rsbeq pc, pc, r6, ror #28 │ │ │ │ + rsbeq lr, pc, r6, lsl r8 @ │ │ │ │ + rsbeq pc, pc, lr, ror #28 │ │ │ │ @ instruction: 0xffff35d5 │ │ │ │ @ instruction: 0xffff98e5 │ │ │ │ - rsbeq pc, pc, r0, asr ip @ │ │ │ │ - rsbeq ip, pc, ip, lsr r1 @ │ │ │ │ - rsbeq pc, pc, r8, lsr ip @ │ │ │ │ - rsbeq ip, pc, r4, lsr #2 │ │ │ │ - rsbeq pc, pc, r0, lsr #24 │ │ │ │ - rsbeq ip, pc, ip, lsl #2 │ │ │ │ - strdeq pc, [pc], #-188 @ │ │ │ │ - rsbeq ip, pc, r8, ror #1 │ │ │ │ - ldrdeq pc, [pc], #-190 @ │ │ │ │ - rsbseq r1, r0, r0, ror #19 │ │ │ │ - rsbeq pc, pc, r2, asr #23 │ │ │ │ - rsbeq ip, pc, ip, lsr #1 │ │ │ │ - rsbeq pc, pc, r6, lsr #23 │ │ │ │ - rsbeq pc, pc, r2, ror sp @ │ │ │ │ - rsbeq pc, pc, ip, ror #27 │ │ │ │ - rsbeq pc, pc, r6, asr sp @ │ │ │ │ + rsbeq pc, pc, r8, asr ip @ │ │ │ │ + rsbeq ip, pc, r4, asr #2 │ │ │ │ + rsbeq pc, pc, r0, asr #24 │ │ │ │ + rsbeq ip, pc, ip, lsr #2 │ │ │ │ + rsbeq pc, pc, r8, lsr #24 │ │ │ │ + rsbeq ip, pc, r4, lsl r1 @ │ │ │ │ + rsbeq pc, pc, r4, lsl #24 │ │ │ │ + strdeq ip, [pc], #-0 @ │ │ │ │ + rsbeq pc, pc, r6, ror #23 │ │ │ │ + rsbseq r1, r0, r8, ror #19 │ │ │ │ + rsbeq pc, pc, sl, asr #23 │ │ │ │ + strhteq ip, [pc], #-4 │ │ │ │ + rsbeq pc, pc, lr, lsr #23 │ │ │ │ + rsbeq pc, pc, sl, ror sp @ │ │ │ │ + strdeq pc, [pc], #-212 @ │ │ │ │ + rsbeq pc, pc, lr, asr sp @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ cdpne 12, 1, cr4, cr13, cr14, {4} │ │ │ │ addslt r4, r5, lr, lsl #23 │ │ │ │ @ instruction: 0x4617447c │ │ │ │ @@ -228820,29 +228820,29 @@ │ │ │ │ @ instruction: 0xf71fe730 │ │ │ │ svclt 0x0000e9d2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq ip, sl, ip, lsr #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, pc, ip, lsr #21 │ │ │ │ - rsbseq r1, r0, ip, lsr #18 │ │ │ │ + strhteq pc, [pc], #-164 @ │ │ │ │ + rsbseq r1, r0, r4, lsr r9 │ │ │ │ rsbseq ip, sl, r4, lsr #13 │ │ │ │ - rsbeq pc, pc, sl, lsr #20 │ │ │ │ - ldrshteq r1, [r0], #-128 @ 0xffffff80 │ │ │ │ - strdeq lr, [pc], #-70 @ │ │ │ │ + rsbeq pc, pc, r2, lsr sl @ │ │ │ │ + ldrshteq r1, [r0], #-136 @ 0xffffff78 │ │ │ │ + strdeq lr, [pc], #-78 @ │ │ │ │ @ instruction: 0xffff32ef │ │ │ │ - rsbeq pc, pc, r6, lsr #19 │ │ │ │ - mlseq pc, r2, lr, fp @ │ │ │ │ - rsbeq pc, pc, r8, lsr r9 @ │ │ │ │ - rsbeq fp, pc, r4, lsr #28 │ │ │ │ - rsbeq pc, pc, lr, lsl r9 @ │ │ │ │ - rsbeq fp, pc, sl, lsl #28 │ │ │ │ - rsbeq pc, pc, r0, lsl #18 │ │ │ │ - rsbseq r1, r0, r2, lsl #14 │ │ │ │ + rsbeq pc, pc, lr, lsr #19 │ │ │ │ + mlseq pc, sl, lr, fp @ │ │ │ │ + rsbeq pc, pc, r0, asr #18 │ │ │ │ + rsbeq fp, pc, ip, lsr #28 │ │ │ │ + rsbeq pc, pc, r6, lsr #18 │ │ │ │ + rsbeq fp, pc, r2, lsl lr @ │ │ │ │ + rsbeq pc, pc, r8, lsl #18 │ │ │ │ + rsbseq r1, r0, sl, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ cdpne 12, 1, cr4, cr13, cr14, {4} │ │ │ │ addslt r4, r5, lr, lsl #23 │ │ │ │ @ instruction: 0x4617447c │ │ │ │ @@ -228984,31 +228984,31 @@ │ │ │ │ @ instruction: 0xf7254478 │ │ │ │ @ instruction: 0xe72dfbfb │ │ │ │ stm r6, {r0, r1, r2, r3, r4, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0x007ac49c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, pc, ip, lsl r8 @ │ │ │ │ - @ instruction: 0x0070169c │ │ │ │ - strdeq pc, [pc], #-118 @ │ │ │ │ - rsbeq fp, pc, r2, ror #25 │ │ │ │ + rsbeq pc, pc, r4, lsr #16 │ │ │ │ + rsbseq r1, r0, r4, lsr #13 │ │ │ │ + strdeq pc, [pc], #-126 @ │ │ │ │ + rsbeq fp, pc, sl, ror #25 │ │ │ │ ldrshteq ip, [sl], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq pc, pc, r2, lsl #15 │ │ │ │ - rsbseq r1, r0, r8, asr #12 │ │ │ │ - rsbeq lr, pc, lr, asr #4 │ │ │ │ + rsbeq pc, pc, sl, lsl #15 │ │ │ │ + rsbseq r1, r0, r0, asr r6 │ │ │ │ + rsbeq lr, pc, r6, asr r2 @ │ │ │ │ @ instruction: 0xffff3047 │ │ │ │ - strdeq pc, [pc], #-110 @ │ │ │ │ - rsbeq fp, pc, sl, ror #23 │ │ │ │ - rsbeq pc, pc, r2, lsr #13 │ │ │ │ - rsbeq fp, pc, lr, lsl #23 │ │ │ │ - rsbeq pc, pc, r8, lsl #13 │ │ │ │ - rsbeq fp, pc, r4, ror fp @ │ │ │ │ - rsbeq pc, pc, sl, ror #12 │ │ │ │ - rsbseq r1, r0, ip, ror #8 │ │ │ │ + rsbeq pc, pc, r6, lsl #14 │ │ │ │ + strdeq fp, [pc], #-178 @ │ │ │ │ + rsbeq pc, pc, sl, lsr #13 │ │ │ │ + mlseq pc, r6, fp, fp @ │ │ │ │ + mlseq pc, r0, r6, pc @ │ │ │ │ + rsbeq fp, pc, ip, ror fp @ │ │ │ │ + rsbeq pc, pc, r2, ror r6 @ │ │ │ │ + rsbseq r1, r0, r4, ror r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 22dca0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0xb0994dd1 │ │ │ │ mrc 12, 5, r4, cr0, cr1, {6} │ │ │ │ @@ -229218,23 +229218,23 @@ │ │ │ │ @ instruction: 0xf04f0604 │ │ │ │ ldrbmi r0, [r8], r0, lsl #22 │ │ │ │ svclt 0x0000e049 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ldrshteq ip, [sl], #-30 @ 0xffffffe2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, pc, ip, ror #10 │ │ │ │ - rsbseq r1, r0, r8, ror r4 │ │ │ │ + rsbeq pc, pc, r4, ror r5 @ │ │ │ │ + rsbseq r1, r0, r0, lsl #9 │ │ │ │ rsbseq ip, sl, r6, ror #2 │ │ │ │ - mlseq pc, sl, r4, pc @ │ │ │ │ - rsbseq r1, r0, sl, lsl #8 │ │ │ │ - strdeq pc, [pc], #-36 @ │ │ │ │ - rsbeq fp, pc, r0, ror #15 │ │ │ │ - ldrdeq pc, [pc], #-38 @ │ │ │ │ - rsbeq fp, pc, r2, asr #15 │ │ │ │ + rsbeq pc, pc, r2, lsr #9 │ │ │ │ + rsbseq r1, r0, r2, lsl r4 │ │ │ │ + strdeq pc, [pc], #-44 @ │ │ │ │ + rsbeq fp, pc, r8, ror #15 │ │ │ │ + ldrdeq pc, [pc], #-46 @ │ │ │ │ + rsbeq fp, pc, sl, asr #15 │ │ │ │ movwcs r9, #2573 @ 0xa0d │ │ │ │ strtmi sl, [r0], -lr, lsl #18 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ bleq 12e638 │ │ │ │ @ instruction: 0xffd4f09b │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ ldc 0, cr8, [r7, #532] @ 0x214 │ │ │ │ @@ -229473,50 +229473,50 @@ │ │ │ │ ldrbtmi r4, [r8], #-2089 @ 0xfffff7d7 │ │ │ │ @ instruction: 0xf724300c │ │ │ │ stmdami r8!, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf822f725 │ │ │ │ strt r9, [sl], #2565 @ 0xa05 │ │ │ │ ... │ │ │ │ - strdeq pc, [pc], #-28 @ │ │ │ │ - rsbeq fp, pc, r8, ror #13 │ │ │ │ - rsbeq pc, pc, r4, asr #3 │ │ │ │ - strhteq fp, [pc], #-96 │ │ │ │ - rsbeq pc, pc, r6, lsr #3 │ │ │ │ - mlseq pc, r2, r6, fp @ │ │ │ │ - rsbeq pc, pc, r8, lsl #3 │ │ │ │ - rsbeq fp, pc, r4, ror r6 @ │ │ │ │ - rsbeq pc, pc, sl, ror #2 │ │ │ │ - rsbeq fp, pc, r6, asr r6 @ │ │ │ │ - rsbeq pc, pc, ip, asr #2 │ │ │ │ - rsbeq fp, pc, r8, lsr r6 @ │ │ │ │ - rsbeq pc, pc, ip, lsl r1 @ │ │ │ │ - rsbeq fp, pc, r8, lsl #12 │ │ │ │ - rsbeq pc, pc, r2, lsl #1 │ │ │ │ - rsbeq fp, pc, lr, ror #10 │ │ │ │ - rsbeq pc, pc, r4, rrx │ │ │ │ - rsbeq fp, pc, r0, asr r5 @ │ │ │ │ - rsbeq pc, pc, r2, lsr #32 │ │ │ │ - rsbeq fp, pc, lr, lsl #10 │ │ │ │ - rsbeq pc, pc, r6 │ │ │ │ - rsbseq r1, r0, lr, lsl #1 │ │ │ │ - rsbeq lr, pc, ip, ror #31 │ │ │ │ - rsbseq r0, r0, r4, asr #31 │ │ │ │ - ldrdeq lr, [pc], #-242 @ │ │ │ │ - ldrshteq r0, [r0], #-254 @ 0xffffff02 │ │ │ │ - mlseq pc, r2, pc, lr @ │ │ │ │ - rsbeq fp, pc, lr, ror r4 @ │ │ │ │ - rsbeq lr, pc, r2, ror #30 │ │ │ │ - rsbeq fp, pc, lr, asr #8 │ │ │ │ - rsbeq lr, pc, r2, lsr pc @ │ │ │ │ - rsbeq fp, pc, lr, lsl r4 @ │ │ │ │ - rsbeq lr, pc, lr, ror #29 │ │ │ │ - ldrdeq fp, [pc], #-58 @ │ │ │ │ - strhteq lr, [pc], #-234 │ │ │ │ - rsbeq fp, pc, r6, lsr #7 │ │ │ │ + rsbeq pc, pc, r4, lsl #4 │ │ │ │ + strdeq fp, [pc], #-96 @ │ │ │ │ + rsbeq pc, pc, ip, asr #3 │ │ │ │ + strhteq fp, [pc], #-104 │ │ │ │ + rsbeq pc, pc, lr, lsr #3 │ │ │ │ + mlseq pc, sl, r6, fp @ │ │ │ │ + mlseq pc, r0, r1, pc @ │ │ │ │ + rsbeq fp, pc, ip, ror r6 @ │ │ │ │ + rsbeq pc, pc, r2, ror r1 @ │ │ │ │ + rsbeq fp, pc, lr, asr r6 @ │ │ │ │ + rsbeq pc, pc, r4, asr r1 @ │ │ │ │ + rsbeq fp, pc, r0, asr #12 │ │ │ │ + rsbeq pc, pc, r4, lsr #2 │ │ │ │ + rsbeq fp, pc, r0, lsl r6 @ │ │ │ │ + rsbeq pc, pc, sl, lsl #1 │ │ │ │ + rsbeq fp, pc, r6, ror r5 @ │ │ │ │ + rsbeq pc, pc, ip, rrx │ │ │ │ + rsbeq fp, pc, r8, asr r5 @ │ │ │ │ + rsbeq pc, pc, sl, lsr #32 │ │ │ │ + rsbeq fp, pc, r6, lsl r5 @ │ │ │ │ + rsbeq pc, pc, lr │ │ │ │ + @ instruction: 0x00701096 │ │ │ │ + strdeq lr, [pc], #-244 @ │ │ │ │ + rsbseq r0, r0, ip, asr #31 │ │ │ │ + ldrdeq lr, [pc], #-250 @ │ │ │ │ + rsbseq r1, r0, r6 │ │ │ │ + mlseq pc, sl, pc, lr @ │ │ │ │ + rsbeq fp, pc, r6, lsl #9 │ │ │ │ + rsbeq lr, pc, sl, ror #30 │ │ │ │ + rsbeq fp, pc, r6, asr r4 @ │ │ │ │ + rsbeq lr, pc, sl, lsr pc @ │ │ │ │ + rsbeq fp, pc, r6, lsr #8 │ │ │ │ + strdeq lr, [pc], #-230 @ │ │ │ │ + rsbeq fp, pc, r2, ror #7 │ │ │ │ + rsbeq lr, pc, r2, asr #29 │ │ │ │ + rsbeq fp, pc, lr, lsr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 32e494 >::_M_default_append(unsigned int)@@Base+0xa8b90> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ blvs ff12eaac │ │ │ │ blvc ff2ee66c │ │ │ │ @@ -229720,58 +229720,58 @@ │ │ │ │ svclt 0x0000e7cb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ... │ │ │ │ rsbseq fp, sl, r4, lsl #20 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, pc, r8, lsl #26 │ │ │ │ - strdeq fp, [pc], #-20 @ │ │ │ │ - strhteq lr, [pc], #-198 │ │ │ │ - rsbeq fp, pc, r2, lsr #3 │ │ │ │ - mlseq pc, ip, ip, lr @ │ │ │ │ - rsbeq fp, pc, r8, lsl #3 │ │ │ │ + rsbeq lr, pc, r0, lsl sp @ │ │ │ │ + strdeq fp, [pc], #-28 @ │ │ │ │ + strhteq lr, [pc], #-206 │ │ │ │ + rsbeq fp, pc, sl, lsr #3 │ │ │ │ + rsbeq lr, pc, r4, lsr #25 │ │ │ │ + mlseq pc, r0, r1, fp @ │ │ │ │ rsbseq fp, sl, r2, lsr #17 │ │ │ │ - rsbeq lr, pc, r2, ror #24 │ │ │ │ - rsbeq fp, pc, lr, asr #2 │ │ │ │ - rsbeq lr, pc, r8, asr #24 │ │ │ │ - rsbeq fp, pc, r4, lsr r1 @ │ │ │ │ - rsbeq lr, pc, lr, lsr #24 │ │ │ │ - rsbeq fp, pc, sl, lsl r1 @ │ │ │ │ - strdeq lr, [pc], #-190 @ │ │ │ │ - rsbeq fp, pc, sl, ror #1 │ │ │ │ - strhteq lr, [pc], #-182 │ │ │ │ - rsbeq fp, pc, r2, lsr #1 │ │ │ │ - mlseq pc, ip, fp, lr @ │ │ │ │ - rsbeq fp, pc, r8, lsl #1 │ │ │ │ - rsbeq lr, pc, lr, ror #22 │ │ │ │ - rsbeq fp, pc, sl, asr r0 @ │ │ │ │ - rsbeq lr, pc, r4, asr fp @ │ │ │ │ - ldrhteq r0, [r0], #-200 @ 0xffffff38 │ │ │ │ - rsbeq lr, pc, r2, lsr #22 │ │ │ │ - rsbeq fp, pc, lr │ │ │ │ - rsbeq lr, pc, r8, lsl #22 │ │ │ │ - ldrsbteq r0, [r0], #-188 @ 0xffffff44 │ │ │ │ - rsbeq lr, pc, lr, ror #21 │ │ │ │ - rsbseq r0, r0, r6, lsl #24 │ │ │ │ + rsbeq lr, pc, sl, ror #24 │ │ │ │ + rsbeq fp, pc, r6, asr r1 @ │ │ │ │ + rsbeq lr, pc, r0, asr ip @ │ │ │ │ + rsbeq fp, pc, ip, lsr r1 @ │ │ │ │ + rsbeq lr, pc, r6, lsr ip @ │ │ │ │ + rsbeq fp, pc, r2, lsr #2 │ │ │ │ + rsbeq lr, pc, r6, lsl #24 │ │ │ │ + strdeq fp, [pc], #-2 @ │ │ │ │ + strhteq lr, [pc], #-190 │ │ │ │ + rsbeq fp, pc, sl, lsr #1 │ │ │ │ + rsbeq lr, pc, r4, lsr #23 │ │ │ │ + mlseq pc, r0, r0, fp @ │ │ │ │ + rsbeq lr, pc, r6, ror fp @ │ │ │ │ + rsbeq fp, pc, r2, rrx │ │ │ │ + rsbeq lr, pc, ip, asr fp @ │ │ │ │ + rsbseq r0, r0, r0, asr #25 │ │ │ │ + rsbeq lr, pc, sl, lsr #22 │ │ │ │ + rsbeq fp, pc, r6, lsl r0 @ │ │ │ │ + rsbeq lr, pc, r0, lsl fp @ │ │ │ │ + rsbseq r0, r0, r4, ror #23 │ │ │ │ + strdeq lr, [pc], #-166 @ │ │ │ │ + rsbseq r0, r0, lr, lsl #24 │ │ │ │ @ instruction: 0x463b6832 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r7, r8, fp, sp, lr}^ │ │ │ │ vceq.i q3, q1, q1 │ │ │ │ @ instruction: 0x4604fb7f │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ stmdami r7, {r2, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ orrscc pc, r8, r3, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r0, #-144]! @ 0xffffff70 │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7244478 │ │ │ │ @ instruction: 0xe6c6fddb │ │ │ │ b 1ab1044 │ │ │ │ - rsbeq lr, pc, ip, lsr #20 │ │ │ │ - rsbeq sl, pc, r8, lsl pc @ │ │ │ │ + rsbeq lr, pc, r4, lsr sl @ │ │ │ │ + rsbeq sl, pc, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec4a5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmaxnm.f32 q0, , q12 │ │ │ │ ldmib r0, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stclt 1, cr0, [r8, #-56] @ 0xffffffc8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -229964,18 +229964,18 @@ │ │ │ │ @ instruction: 0xf7244478 │ │ │ │ blls 27281c │ │ │ │ @ instruction: 0xf71ee7d4 │ │ │ │ svclt 0x0000e8da │ │ │ │ rsbseq fp, sl, ip, asr #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq fp, sl, ip, ror #6 │ │ │ │ - rsbeq lr, pc, r2, lsr r7 @ │ │ │ │ - rsbeq sl, pc, lr, lsl ip @ │ │ │ │ - rsbeq lr, pc, r4, lsl r7 @ │ │ │ │ - rsbeq sl, pc, r0, lsl #24 │ │ │ │ + rsbeq lr, pc, sl, lsr r7 @ │ │ │ │ + rsbeq sl, pc, r6, lsr #24 │ │ │ │ + rsbeq lr, pc, ip, lsl r7 @ │ │ │ │ + rsbeq sl, pc, r8, lsl #24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1e85158 │ │ │ │ @ instruction: 0x461f461d │ │ │ │ ldrbtmi r4, [sl], #-2933 @ 0xfffff48b │ │ │ │ @@ -230094,22 +230094,22 @@ │ │ │ │ svcge 0x0079f47f │ │ │ │ vsub.i64 d10, d4, d6 │ │ │ │ @ instruction: 0xe720fcd9 │ │ │ │ svc 0x00d4f71d │ │ │ │ ldrsbteq fp, [sl], #-46 @ 0xffffffd2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq fp, sl, r8, asr #5 │ │ │ │ - rsbeq lr, pc, r4, ror #12 │ │ │ │ - rsbeq sl, pc, r0, asr fp @ │ │ │ │ - rsbeq lr, pc, r8, asr #12 │ │ │ │ - rsbeq sl, pc, r4, lsr fp @ │ │ │ │ - rsbeq lr, pc, r0, ror r5 @ │ │ │ │ - rsbeq sl, pc, ip, asr sl @ │ │ │ │ - rsbeq lr, pc, r2, asr r5 @ │ │ │ │ - rsbeq sl, pc, lr, lsr sl @ │ │ │ │ + rsbeq lr, pc, ip, ror #12 │ │ │ │ + rsbeq sl, pc, r8, asr fp @ │ │ │ │ + rsbeq lr, pc, r0, asr r6 @ │ │ │ │ + rsbeq sl, pc, ip, lsr fp @ │ │ │ │ + rsbeq lr, pc, r8, ror r5 @ │ │ │ │ + rsbeq sl, pc, r4, ror #20 │ │ │ │ + rsbeq lr, pc, sl, asr r5 @ │ │ │ │ + rsbeq sl, pc, r6, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 32eddc >::_M_default_append(unsigned int)@@Base+0xa94d8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldrmi fp, [r0], fp, lsl #1 │ │ │ │ @ instruction: 0x461e4a9b │ │ │ │ @@ -230265,29 +230265,29 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9f4f724 │ │ │ │ @ instruction: 0xf71de7ee │ │ │ │ svclt 0x0000ee80 │ │ │ │ ... │ │ │ │ rsbseq fp, sl, r0, asr #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq pc, r0, r5, lr @ │ │ │ │ - rsbeq lr, pc, r4, lsr #10 │ │ │ │ + mlseq pc, r8, r5, lr @ │ │ │ │ + rsbeq lr, pc, ip, lsr #10 │ │ │ │ rsbseq sl, sl, r4, asr #30 │ │ │ │ - rsbeq lr, pc, r6, lsl #6 │ │ │ │ - strdeq sl, [pc], #-114 @ │ │ │ │ - rsbeq lr, pc, sl, ror #5 │ │ │ │ - ldrdeq sl, [pc], #-118 @ │ │ │ │ - strhteq lr, [pc], #-40 │ │ │ │ - rsbeq sl, pc, r4, lsr #15 │ │ │ │ - mlseq pc, ip, r2, lr @ │ │ │ │ - rsbeq sl, pc, r8, lsl #15 │ │ │ │ - rsbeq lr, pc, r0, lsl #5 │ │ │ │ - rsbeq sl, pc, sl, ror #14 │ │ │ │ - rsbeq lr, pc, r0, ror #4 │ │ │ │ - rsbeq sl, pc, sl, asr #14 │ │ │ │ + rsbeq lr, pc, lr, lsl #6 │ │ │ │ + strdeq sl, [pc], #-122 @ │ │ │ │ + strdeq lr, [pc], #-34 @ │ │ │ │ + ldrdeq sl, [pc], #-126 @ │ │ │ │ + rsbeq lr, pc, r0, asr #5 │ │ │ │ + rsbeq sl, pc, ip, lsr #15 │ │ │ │ + rsbeq lr, pc, r4, lsr #5 │ │ │ │ + mlseq pc, r0, r7, sl @ │ │ │ │ + rsbeq lr, pc, r8, lsl #5 │ │ │ │ + rsbeq sl, pc, r2, ror r7 @ │ │ │ │ + rsbeq lr, pc, r8, ror #4 │ │ │ │ + rsbeq sl, pc, r2, asr r7 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 52f0a8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr0, cr12, {6} │ │ │ │ strtpl pc, [r4], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb0bb │ │ │ │ @@ -230584,24 +230584,24 @@ │ │ │ │ strb r4, [ip, r8, lsl #12] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ ldrshteq sl, [sl], #-210 @ 0xffffff2e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, pc, ip, lsl r3 @ │ │ │ │ - rsbeq lr, pc, lr, ror #4 │ │ │ │ - rsbeq lr, pc, r8, lsl #2 │ │ │ │ + rsbeq lr, pc, r4, lsr #6 │ │ │ │ + rsbeq lr, pc, r6, ror r2 @ │ │ │ │ + rsbeq lr, pc, r0, lsl r1 @ │ │ │ │ rsbseq sl, sl, r4, ror #22 │ │ │ │ - rsbseq r0, r0, lr, ror #1 │ │ │ │ - mlseq pc, r6, r0, lr @ │ │ │ │ - mlseq pc, lr, lr, sp @ │ │ │ │ - rsbeq sl, pc, sl, lsl #7 │ │ │ │ - rsbeq sp, pc, r6, lsl #29 │ │ │ │ - rsbeq sl, pc, r2, ror r3 @ │ │ │ │ + ldrshteq r0, [r0], #-6 │ │ │ │ + mlseq pc, lr, r0, lr @ │ │ │ │ + rsbeq sp, pc, r6, lsr #29 │ │ │ │ + mlseq pc, r2, r3, sl @ │ │ │ │ + rsbeq sp, pc, lr, lsl #29 │ │ │ │ + rsbeq sl, pc, sl, ror r3 @ │ │ │ │ blvs 12af9b4 │ │ │ │ cdp 2, 11, cr3, cr4, cr1, {0} │ │ │ │ vsqrt.f64 d22, d8 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blhi 12afba8 │ │ │ │ @ instruction: 0xd1cf4591 │ │ │ │ blhi ff12fbc4 │ │ │ │ @@ -230849,15 +230849,15 @@ │ │ │ │ blvc 12fb20 │ │ │ │ blvc 112fd98 │ │ │ │ blvc 12fae8 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - ldrdeq sp, [pc], #-176 @ │ │ │ │ + ldrdeq sp, [pc], #-184 @ │ │ │ │ blx 1a31204 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmib sp, {r0, r3, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf04f312c │ │ │ │ ldc 12, cr0, [r3] │ │ │ │ vldr d7, [r3] │ │ │ │ vldr d2, [r3, #8] │ │ │ │ @@ -231124,18 +231124,18 @@ │ │ │ │ blx 1fb2594 │ │ │ │ ldrbmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7234478 │ │ │ │ @ instruction: 0xf7fffb35 │ │ │ │ svclt 0x0000bb1f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq sp, pc, r2, asr #13 │ │ │ │ - rsbeq r9, pc, lr, lsr #23 │ │ │ │ - rsbeq sp, pc, r0, ror #9 │ │ │ │ - rsbeq r9, pc, ip, asr #19 │ │ │ │ + rsbeq sp, pc, sl, asr #13 │ │ │ │ + strhteq r9, [pc], #-182 │ │ │ │ + rsbeq sp, pc, r8, ror #9 │ │ │ │ + ldrdeq r9, [pc], #-148 @ │ │ │ │ @ instruction: 0xf1049b18 │ │ │ │ ldrtmi r0, [r8], -r5, ror #20 │ │ │ │ beq fe3af54c │ │ │ │ pldw [r8, #56] @ 0x38 │ │ │ │ @ instruction: 0x2714f8df │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ ldrbtmi r4, [sl], #-1616 @ 0xfffff9b0 │ │ │ │ @@ -231260,15 +231260,15 @@ │ │ │ │ bleq 170f58 │ │ │ │ blhi 13013c │ │ │ │ @ instruction: 0xf84c9b22 │ │ │ │ @ instruction: 0xf10a402a │ │ │ │ ldrbmi r0, [fp, #-2561] @ 0xfffff5ff │ │ │ │ ldrmi sp, [sl], -lr, asr #3 │ │ │ │ @ instruction: 0xf8d39b1a │ │ │ │ - blls 875198 │ │ │ │ + blls 875198 │ │ │ │ blls 819768 │ │ │ │ blls cd975c │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ blls d19758 │ │ │ │ smlabtgt r9, sp, r9, lr │ │ │ │ movwls r2, #4353 @ 0x1101 │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ @@ -231585,36 +231585,36 @@ │ │ │ │ vldr d11, [pc, #164] @ f50e4 │ │ │ │ vmov.f64 d7, #5 @ 0x40280000 2.625 │ │ │ │ vstr d15, [sp, #284] @ 0x11c │ │ │ │ vstr d7, [sp, #96] @ 0x60 │ │ │ │ @ instruction: 0xf7ff7b22 │ │ │ │ svclt 0x0000bb26 │ │ │ │ ... │ │ │ │ - rsbeq pc, pc, r6, asr #13 │ │ │ │ - rsbeq sp, pc, lr, ror r4 @ │ │ │ │ - rsbeq r9, pc, r8, ror #18 │ │ │ │ - rsbeq sp, pc, r2, ror #8 │ │ │ │ - rsbeq r9, pc, ip, asr #18 │ │ │ │ - rsbeq sp, pc, r6, lsr #8 │ │ │ │ - rsbeq r9, pc, r0, lsl r9 @ │ │ │ │ - rsbeq sp, pc, sl, ror r5 @ │ │ │ │ - rsbeq sp, pc, r2, ror #4 │ │ │ │ - rsbeq r9, pc, ip, asr #14 │ │ │ │ - mlseq pc, r6, r1, sp @ │ │ │ │ - rsbeq r9, pc, r0, lsl #13 │ │ │ │ - rsbeq sp, pc, r8, asr #2 │ │ │ │ - rsbeq r9, pc, r4, lsr r6 @ │ │ │ │ - rsbeq ip, pc, lr, lsr #28 │ │ │ │ - rsbeq r9, pc, sl, lsl r3 @ │ │ │ │ - strdeq ip, [pc], #-220 @ │ │ │ │ - rsbeq r9, pc, r8, ror #5 │ │ │ │ - rsbeq ip, pc, r0, ror #27 │ │ │ │ - rsbeq r9, pc, ip, asr #5 │ │ │ │ - rsbeq ip, pc, r6, asr #27 │ │ │ │ - strhteq r9, [pc], #-32 │ │ │ │ + rsbeq pc, pc, lr, asr #13 │ │ │ │ + rsbeq sp, pc, r6, lsl #9 │ │ │ │ + rsbeq r9, pc, r0, ror r9 @ │ │ │ │ + rsbeq sp, pc, sl, ror #8 │ │ │ │ + rsbeq r9, pc, r4, asr r9 @ │ │ │ │ + rsbeq sp, pc, lr, lsr #8 │ │ │ │ + rsbeq r9, pc, r8, lsl r9 @ │ │ │ │ + rsbeq sp, pc, r2, lsl #11 │ │ │ │ + rsbeq sp, pc, sl, ror #4 │ │ │ │ + rsbeq r9, pc, r4, asr r7 @ │ │ │ │ + mlseq pc, lr, r1, sp @ │ │ │ │ + rsbeq r9, pc, r8, lsl #13 │ │ │ │ + rsbeq sp, pc, r0, asr r1 @ │ │ │ │ + rsbeq r9, pc, ip, lsr r6 @ │ │ │ │ + rsbeq ip, pc, r6, lsr lr @ │ │ │ │ + rsbeq r9, pc, r2, lsr #6 │ │ │ │ + rsbeq ip, pc, r4, lsl #28 │ │ │ │ + strdeq r9, [pc], #-32 @ │ │ │ │ + rsbeq ip, pc, r8, ror #27 │ │ │ │ + ldrdeq r9, [pc], #-36 @ │ │ │ │ + rsbeq ip, pc, lr, asr #27 │ │ │ │ + strhteq r9, [pc], #-40 │ │ │ │ @ instruction: 0xf10d4638 │ │ │ │ @ instruction: 0xf0380bd0 │ │ │ │ @ instruction: 0xf8dff105 │ │ │ │ ldmdbge r6!, {r2, r4, r5, r6, r8, sl, sp} │ │ │ │ movwmi pc, #41538 @ 0xa242 @ │ │ │ │ @ instruction: 0x4692447a │ │ │ │ @ instruction: 0xff9cf721 │ │ │ │ @@ -231958,54 +231958,54 @@ │ │ │ │ @ instruction: 0xf6fffa10 │ │ │ │ ldrtmi sl, [r8], -r5, asr #28 │ │ │ │ pld [r6, fp, lsr r0] │ │ │ │ ldrtmi lr, [r8], -r0, asr #12 │ │ │ │ pld [r2, fp, lsr r0] │ │ │ │ svclt 0x0000e633 │ │ │ │ ... │ │ │ │ - rsbeq ip, pc, r0, lsr #29 │ │ │ │ - rsbeq ip, pc, r2, lsr #25 │ │ │ │ - rsbeq r9, pc, sl, lsl #3 │ │ │ │ - rsbeq ip, pc, r2, lsl #25 │ │ │ │ - rsbeq r9, pc, ip, ror #2 │ │ │ │ - rsbeq ip, pc, r6, ror #24 │ │ │ │ - rsbeq r9, pc, r0, asr r1 @ │ │ │ │ - rsbeq ip, pc, r4, asr #24 │ │ │ │ - rsbeq r9, pc, lr, lsr #2 │ │ │ │ - rsbeq ip, pc, r4, lsr #24 │ │ │ │ - rsbeq r9, pc, ip, lsl #2 │ │ │ │ - strdeq ip, [pc], #-190 @ │ │ │ │ - rsbeq r9, pc, r8, ror #1 │ │ │ │ - rsbeq ip, pc, r2, ror #23 │ │ │ │ - rsbeq r9, pc, sl, asr #1 │ │ │ │ - rsbeq ip, pc, r2, asr #23 │ │ │ │ - rsbeq r9, pc, ip, lsr #1 │ │ │ │ - mlseq pc, r0, fp, ip @ │ │ │ │ - rsbeq r9, pc, sl, ror r0 @ │ │ │ │ - rsbeq ip, pc, r4, lsl #22 │ │ │ │ - strdeq r8, [pc], #-240 @ │ │ │ │ - rsbeq ip, pc, sl, ror #21 │ │ │ │ - ldrdeq r8, [pc], #-244 @ │ │ │ │ - rsbeq ip, pc, sl, asr #21 │ │ │ │ - strhteq r8, [pc], #-244 │ │ │ │ - strhteq ip, [pc], #-160 │ │ │ │ - mlseq pc, sl, pc, r8 @ │ │ │ │ - mlseq pc, r6, sl, ip @ │ │ │ │ - rsbeq r8, pc, r0, lsl #31 │ │ │ │ - rsbeq ip, pc, r8, ror sl @ │ │ │ │ - rsbeq r8, pc, r2, ror #30 │ │ │ │ - rsbeq ip, pc, lr, asr sl @ │ │ │ │ - rsbeq r8, pc, r8, asr #30 │ │ │ │ - rsbeq ip, pc, r4, asr #20 │ │ │ │ - rsbeq r8, pc, lr, lsr #30 │ │ │ │ - rsbeq ip, pc, lr, asr #19 │ │ │ │ - rsbeq ip, pc, lr, lsl r8 @ │ │ │ │ - rsbeq r8, pc, sl, lsl #26 │ │ │ │ - strdeq ip, [pc], #-122 @ │ │ │ │ - rsbeq r8, pc, r6, ror #25 │ │ │ │ + rsbeq ip, pc, r8, lsr #29 │ │ │ │ + rsbeq ip, pc, sl, lsr #25 │ │ │ │ + mlseq pc, r2, r1, r9 @ │ │ │ │ + rsbeq ip, pc, sl, lsl #25 │ │ │ │ + rsbeq r9, pc, r4, ror r1 @ │ │ │ │ + rsbeq ip, pc, lr, ror #24 │ │ │ │ + rsbeq r9, pc, r8, asr r1 @ │ │ │ │ + rsbeq ip, pc, ip, asr #24 │ │ │ │ + rsbeq r9, pc, r6, lsr r1 @ │ │ │ │ + rsbeq ip, pc, ip, lsr #24 │ │ │ │ + rsbeq r9, pc, r4, lsl r1 @ │ │ │ │ + rsbeq ip, pc, r6, lsl #24 │ │ │ │ + strdeq r9, [pc], #-0 @ │ │ │ │ + rsbeq ip, pc, sl, ror #23 │ │ │ │ + ldrdeq r9, [pc], #-2 @ │ │ │ │ + rsbeq ip, pc, sl, asr #23 │ │ │ │ + strhteq r9, [pc], #-4 │ │ │ │ + mlseq pc, r8, fp, ip @ │ │ │ │ + rsbeq r9, pc, r2, lsl #1 │ │ │ │ + rsbeq ip, pc, ip, lsl #22 │ │ │ │ + strdeq r8, [pc], #-248 @ │ │ │ │ + strdeq ip, [pc], #-162 @ │ │ │ │ + ldrdeq r8, [pc], #-252 @ │ │ │ │ + ldrdeq ip, [pc], #-162 @ │ │ │ │ + strhteq r8, [pc], #-252 │ │ │ │ + strhteq ip, [pc], #-168 │ │ │ │ + rsbeq r8, pc, r2, lsr #31 │ │ │ │ + mlseq pc, lr, sl, ip @ │ │ │ │ + rsbeq r8, pc, r8, lsl #31 │ │ │ │ + rsbeq ip, pc, r0, lsl #21 │ │ │ │ + rsbeq r8, pc, sl, ror #30 │ │ │ │ + rsbeq ip, pc, r6, ror #20 │ │ │ │ + rsbeq r8, pc, r0, asr pc @ │ │ │ │ + rsbeq ip, pc, ip, asr #20 │ │ │ │ + rsbeq r8, pc, r6, lsr pc @ │ │ │ │ + ldrdeq ip, [pc], #-150 @ │ │ │ │ + rsbeq ip, pc, r6, lsr #16 │ │ │ │ + rsbeq r8, pc, r2, lsl sp @ │ │ │ │ + rsbeq ip, pc, r2, lsl #16 │ │ │ │ + rsbeq r8, pc, lr, ror #25 │ │ │ │ ldmdavs r8, {r0, r1, r8, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xed936903 │ │ │ │ ldrbmi r0, [r0, -r2, lsl #22]! │ │ │ │ @ instruction: 0xed936903 │ │ │ │ ldrbmi r0, [r0, -r4, lsl #22]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -232023,16 +232023,16 @@ │ │ │ │ tstpvc r7, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf722300c │ │ │ │ stmdami r4, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 7, cr15, [r4], #-136 @ 0xffffff78 │ │ │ │ strb r9, [r7, r1, lsl #20]! │ │ │ │ - strhteq ip, [pc], #-110 │ │ │ │ - rsbeq r8, pc, sl, lsr #23 │ │ │ │ + rsbeq ip, pc, r6, asr #13 │ │ │ │ + strhteq r8, [pc], #-178 │ │ │ │ svcvs 0x00186903 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec4c950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdbvs ip, {r0, r1, r4, r9, sl, lr} │ │ │ │ @@ -232051,16 +232051,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf722300c │ │ │ │ stmdami r5, {r0, r1, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ffcb342a │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq ip, pc, r2, asr r6 @ │ │ │ │ - rsbeq r8, pc, lr, lsr fp @ │ │ │ │ + rsbeq ip, pc, sl, asr r6 @ │ │ │ │ + rsbeq r8, pc, r6, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec4c9b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ blcs 14f830 │ │ │ │ stmdbvs fp, {r0, r4, r8, ip, lr, pc} │ │ │ │ blvc 1b0e18 │ │ │ │ @@ -232075,16 +232075,16 @@ │ │ │ │ msrvc (UNDEF: 101), r3 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1b3482 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx ff0b348a │ │ │ │ andeq pc, r7, pc, rrx │ │ │ │ svclt 0x0000bd08 │ │ │ │ - strdeq ip, [pc], #-80 @ │ │ │ │ - rsbeq lr, pc, lr, lsr #16 │ │ │ │ + strdeq ip, [pc], #-88 @ │ │ │ │ + rsbeq lr, pc, r6, lsr r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec4ca18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ blcs 14f890 │ │ │ │ stmdbvs fp, {r0, r4, r8, ip, lr, pc} │ │ │ │ blvc 230e78 │ │ │ │ @@ -232099,16 +232099,16 @@ │ │ │ │ orrvc pc, ip, r3, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff5b34e0 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx fe4b34ea │ │ │ │ andeq pc, r7, pc, rrx │ │ │ │ svclt 0x0000bd08 │ │ │ │ - mlseq pc, r0, r5, ip @ │ │ │ │ - rsbeq lr, pc, lr, asr #15 │ │ │ │ + mlseq pc, r8, r5, ip @ │ │ │ │ + ldrdeq lr, [pc], #-118 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdavs r0, {r0, r2, r9, sl, lr}^ │ │ │ │ stmdavs r3, {r3, r7, ip, sp, pc} │ │ │ │ cmple lr, r1, lsl #22 │ │ │ │ @@ -232157,20 +232157,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 19335c4 │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ blx 8335ce │ │ │ │ svclt 0x0000e7cd │ │ │ │ @ instruction: 0xffff6163 │ │ │ │ @ instruction: 0xfffefe47 │ │ │ │ - strdeq ip, [pc], #-64 @ │ │ │ │ - ldrdeq r8, [pc], #-156 @ │ │ │ │ - ldrdeq ip, [pc], #-64 @ │ │ │ │ - strhteq r8, [pc], #-156 │ │ │ │ - rsbeq ip, pc, ip, lsr #9 │ │ │ │ - rsbeq lr, pc, r6, lsr #14 │ │ │ │ + strdeq ip, [pc], #-72 @ │ │ │ │ + rsbeq r8, pc, r4, ror #19 │ │ │ │ + ldrdeq ip, [pc], #-72 @ │ │ │ │ + rsbeq r8, pc, r4, asr #19 │ │ │ │ + strhteq ip, [pc], #-68 │ │ │ │ + rsbeq lr, pc, lr, lsr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec4cb70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, lsr #31 │ │ │ │ blmi 1f47b5c │ │ │ │ ldrbtmi fp, [r8], #-145 @ 0xffffff6f │ │ │ │ ldmdavs fp, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ @@ -232291,27 +232291,27 @@ │ │ │ │ @ instruction: 0xe727fa17 │ │ │ │ mcr 7, 5, pc, cr2, cr11, {0} @ │ │ │ │ ... │ │ │ │ rsbseq r9, sl, lr, ror r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r9, sl, r8, asr r0 │ │ │ │ @ instruction: 0xfffefcf3 │ │ │ │ - rsbeq ip, pc, r2, ror r3 @ │ │ │ │ - rsbeq r8, pc, lr, asr r8 @ │ │ │ │ + rsbeq ip, pc, sl, ror r3 @ │ │ │ │ + rsbeq r8, pc, r6, ror #16 │ │ │ │ @ instruction: 0xfffefc6f │ │ │ │ - rsbeq ip, pc, sl, lsr r3 @ │ │ │ │ - rsbeq r8, pc, r4, lsr #16 │ │ │ │ - strdeq ip, [pc], #-36 @ │ │ │ │ - rsbeq r8, pc, r0, ror #15 │ │ │ │ - ldrdeq ip, [pc], #-42 @ │ │ │ │ - rsbeq r8, pc, r6, asr #15 │ │ │ │ - rsbeq ip, pc, r0, asr #5 │ │ │ │ - rsbeq r8, pc, ip, lsr #15 │ │ │ │ - rsbeq ip, pc, r2, lsr #5 │ │ │ │ - rsbeq lr, pc, r8, asr r5 @ │ │ │ │ + rsbeq ip, pc, r2, asr #6 │ │ │ │ + rsbeq r8, pc, ip, lsr #16 │ │ │ │ + strdeq ip, [pc], #-44 @ │ │ │ │ + rsbeq r8, pc, r8, ror #15 │ │ │ │ + rsbeq ip, pc, r2, ror #5 │ │ │ │ + rsbeq r8, pc, lr, asr #15 │ │ │ │ + rsbeq ip, pc, r8, asr #5 │ │ │ │ + strhteq r8, [pc], #-116 │ │ │ │ + rsbeq ip, pc, sl, lsr #5 │ │ │ │ + rsbeq lr, pc, r0, ror #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec4cda8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040f90 │ │ │ │ blmi fe1c7dbc │ │ │ │ ldrbtmi fp, [r8], #-151 @ 0xffffff69 │ │ │ │ ldmdavs fp, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ @@ -232441,31 +232441,31 @@ │ │ │ │ ldr r0, [r5, -r7, lsl #6] │ │ │ │ ldcl 7, cr15, [r4, #-108]! @ 0xffffff94 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r8, sl, r6, asr #28 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r8, sl, r0, lsr #28 │ │ │ │ - strhteq ip, [pc], #-28 │ │ │ │ - rsbeq r8, pc, r8, lsr #13 │ │ │ │ + rsbeq ip, pc, r4, asr #3 │ │ │ │ + strhteq r8, [pc], #-96 │ │ │ │ @ instruction: 0xfffefab3 │ │ │ │ @ instruction: 0xffff5db7 │ │ │ │ @ instruction: 0xfffefa5b │ │ │ │ - rsbeq ip, pc, lr, lsl r1 @ │ │ │ │ - rsbeq r8, pc, sl, lsl #12 │ │ │ │ - rsbeq ip, pc, r0, lsl #2 │ │ │ │ - rsbeq r8, pc, ip, ror #11 │ │ │ │ - strhteq ip, [pc], #-0 │ │ │ │ - mlseq pc, ip, r5, r8 @ │ │ │ │ - mlseq pc, r2, r0, ip @ │ │ │ │ - rsbeq r8, pc, lr, ror r5 @ │ │ │ │ - rsbeq ip, pc, r6, rrx │ │ │ │ - rsbeq r8, pc, r2, asr r5 @ │ │ │ │ - rsbeq ip, pc, sl, asr #32 │ │ │ │ - rsbeq lr, pc, r0, asr #6 │ │ │ │ + rsbeq ip, pc, r6, lsr #2 │ │ │ │ + rsbeq r8, pc, r2, lsl r6 @ │ │ │ │ + rsbeq ip, pc, r8, lsl #2 │ │ │ │ + strdeq r8, [pc], #-84 @ │ │ │ │ + strhteq ip, [pc], #-8 │ │ │ │ + rsbeq r8, pc, r4, lsr #11 │ │ │ │ + mlseq pc, sl, r0, ip @ │ │ │ │ + rsbeq r8, pc, r6, lsl #11 │ │ │ │ + rsbeq ip, pc, lr, rrx │ │ │ │ + rsbeq r8, pc, sl, asr r5 @ │ │ │ │ + rsbeq ip, pc, r2, asr r0 @ │ │ │ │ + rsbeq lr, pc, r8, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec4d014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r4], r7, lsl #1 │ │ │ │ ldc 8, cr6, [pc, #8] @ f5e2c │ │ │ │ @ instruction: 0x461d7b14 │ │ │ │ @@ -232485,16 +232485,16 @@ │ │ │ │ @ instruction: 0xf721300c │ │ │ │ stmdami r7, {r0, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf888f722 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ ... │ │ │ │ - rsbeq fp, pc, r6, lsl #31 │ │ │ │ - rsbeq r8, pc, r2, ror r4 @ │ │ │ │ + rsbeq fp, pc, lr, lsl #31 │ │ │ │ + rsbeq r8, pc, sl, ror r4 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, pc, lsl #12 │ │ │ │ stmdavs r3, {r3, r4, r7, r9, sl, lr} │ │ │ │ blvc 10f151c │ │ │ │ @@ -232561,16 +232561,16 @@ │ │ │ │ mrc 7, 1, lr, cr6, cr10, {5} │ │ │ │ str r6, [ip, r5, asr #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - mlseq pc, r4, lr, fp @ │ │ │ │ - rsbeq r8, pc, r6, lsl #7 │ │ │ │ + mlseq pc, ip, lr, fp @ │ │ │ │ + rsbeq r8, pc, lr, lsl #7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, lr, lsl #18 │ │ │ │ stmdavs r3, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ blvc 1071654 │ │ │ │ @@ -232634,18 +232634,18 @@ │ │ │ │ cdp 7, 3, cr14, cr5, cr0, {6} │ │ │ │ ldr r7, [sp, r4, asr #22]! │ │ │ │ blvs 12719a0 │ │ │ │ svclt 0x0000e7af │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq fp, pc, ip, ror sp @ │ │ │ │ - rsbeq r8, pc, r8, ror #4 │ │ │ │ - rsbeq fp, pc, r8, asr sp @ │ │ │ │ - rsbeq r8, pc, sl, asr #4 │ │ │ │ + rsbeq fp, pc, r4, lsl #27 │ │ │ │ + rsbeq r8, pc, r0, ror r2 @ │ │ │ │ + rsbeq fp, pc, r0, ror #26 │ │ │ │ + rsbeq r8, pc, r2, asr r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec4d2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdbvs r9, {r2, r3, r9, sl, lr} │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ ldc2l 7, cr15, [r0, #972] @ 0x3cc │ │ │ │ @@ -232871,22 +232871,22 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 7, cr15, [r0, #132] @ 0x84 │ │ │ │ ldr r9, [r7, -r1, lsl #20] │ │ │ │ b 3b40f0 │ │ │ │ ldrshteq r8, [sl], #-116 @ 0xffffff8c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r8, sl, r8, asr #14 │ │ │ │ - rsbeq fp, pc, r8, lsl #21 │ │ │ │ - rsbeq r7, pc, r4, ror pc @ │ │ │ │ - rsbeq fp, pc, r4, lsl #20 │ │ │ │ - strdeq r7, [pc], #-224 @ │ │ │ │ - rsbeq fp, pc, r6, ror #19 │ │ │ │ - ldrdeq r7, [pc], #-226 @ │ │ │ │ - rsbeq fp, pc, r6, ror r9 @ │ │ │ │ - rsbeq r7, pc, r2, ror #28 │ │ │ │ + mlseq pc, r0, sl, fp @ │ │ │ │ + rsbeq r7, pc, ip, ror pc @ │ │ │ │ + rsbeq fp, pc, ip, lsl #20 │ │ │ │ + strdeq r7, [pc], #-232 @ │ │ │ │ + rsbeq fp, pc, lr, ror #19 │ │ │ │ + ldrdeq r7, [pc], #-234 @ │ │ │ │ + rsbeq fp, pc, lr, ror r9 @ │ │ │ │ + rsbeq r7, pc, sl, ror #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ ldrmi r2, [r8], r8, ror #11 │ │ │ │ strbcc pc, [r4, #2271]! @ 0x8df @ │ │ │ │ @@ -233264,47 +233264,47 @@ │ │ │ │ @ instruction: 0xf9b0f721 │ │ │ │ @ instruction: 0xf04f4825 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1bb472c │ │ │ │ svclt 0x0000e76e │ │ │ │ rsbseq r8, sl, r0, lsr r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq fp, [pc], #-136 @ │ │ │ │ - rsbeq r7, pc, r2, asr #27 │ │ │ │ + rsbeq fp, pc, r0, ror #17 │ │ │ │ + rsbeq r7, pc, sl, asr #27 │ │ │ │ ldrsbteq r8, [sl], #-72 @ 0xffffffb8 │ │ │ │ - strdeq fp, [pc], #-144 @ │ │ │ │ + strdeq fp, [pc], #-152 @ │ │ │ │ + rsbeq fp, pc, ip, ror #19 │ │ │ │ rsbeq fp, pc, r4, ror #19 │ │ │ │ - ldrdeq fp, [pc], #-156 @ │ │ │ │ - rsbeq fp, pc, r4, lsl #13 │ │ │ │ - rsbeq r7, pc, r0, ror fp @ │ │ │ │ - rsbeq fp, pc, ip, ror #12 │ │ │ │ - rsbeq r7, pc, r8, asr fp @ │ │ │ │ + rsbeq fp, pc, ip, lsl #13 │ │ │ │ + rsbeq r7, pc, r8, ror fp @ │ │ │ │ + rsbeq fp, pc, r4, ror r6 @ │ │ │ │ + rsbeq r7, pc, r0, ror #22 │ │ │ │ @ instruction: 0xffff07d5 │ │ │ │ - rsbeq fp, pc, lr, lsl #10 │ │ │ │ - strdeq r7, [pc], #-154 @ │ │ │ │ - strdeq fp, [pc], #-68 @ │ │ │ │ - rsbeq r7, pc, r0, ror #19 │ │ │ │ - rsbeq fp, pc, r6, lsl #9 │ │ │ │ - rsbeq r7, pc, r2, ror r9 @ │ │ │ │ - rsbeq fp, pc, ip, ror #8 │ │ │ │ - rsbeq r7, pc, r6, asr r9 @ │ │ │ │ - rsbeq fp, pc, r8, lsr r4 @ │ │ │ │ - rsbeq sp, pc, sl, ror #14 │ │ │ │ - strdeq fp, [pc], #-56 @ │ │ │ │ - rsbeq r7, pc, r4, ror #17 │ │ │ │ - ldrdeq fp, [pc], #-60 @ │ │ │ │ - rsbeq r7, pc, r8, asr #17 │ │ │ │ - rsbeq fp, pc, r4, asr #7 │ │ │ │ - rsbeq r7, pc, lr, lsr #17 │ │ │ │ - rsbeq fp, pc, r6, lsr #7 │ │ │ │ - mlseq pc, r2, r8, r7 @ │ │ │ │ - rsbeq fp, pc, sl, lsl #7 │ │ │ │ - rsbeq r7, pc, r6, ror r8 @ │ │ │ │ - rsbeq fp, pc, ip, asr #6 │ │ │ │ - rsbeq r7, pc, r6, lsr r8 @ │ │ │ │ + rsbeq fp, pc, r6, lsl r5 @ │ │ │ │ + rsbeq r7, pc, r2, lsl #20 │ │ │ │ + strdeq fp, [pc], #-76 @ │ │ │ │ + rsbeq r7, pc, r8, ror #19 │ │ │ │ + rsbeq fp, pc, lr, lsl #9 │ │ │ │ + rsbeq r7, pc, sl, ror r9 @ │ │ │ │ + rsbeq fp, pc, r4, ror r4 @ │ │ │ │ + rsbeq r7, pc, lr, asr r9 @ │ │ │ │ + rsbeq fp, pc, r0, asr #8 │ │ │ │ + rsbeq sp, pc, r2, ror r7 @ │ │ │ │ + rsbeq fp, pc, r0, lsl #8 │ │ │ │ + rsbeq r7, pc, ip, ror #17 │ │ │ │ + rsbeq fp, pc, r4, ror #7 │ │ │ │ + ldrdeq r7, [pc], #-128 @ │ │ │ │ + rsbeq fp, pc, ip, asr #7 │ │ │ │ + strhteq r7, [pc], #-134 │ │ │ │ + rsbeq fp, pc, lr, lsr #7 │ │ │ │ + mlseq pc, sl, r8, r7 @ │ │ │ │ + mlseq pc, r2, r3, fp @ │ │ │ │ + rsbeq r7, pc, lr, ror r8 @ │ │ │ │ + rsbeq fp, pc, r4, asr r3 @ │ │ │ │ + rsbeq r7, pc, lr, lsr r8 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsl #27 │ │ │ │ strmi r4, [sl], ip, lsl #25 │ │ │ │ @ instruction: 0x4617447d │ │ │ │ @@ -233444,26 +233444,26 @@ │ │ │ │ ldmdami r1, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf904f721 │ │ │ │ str r9, [fp, r3, lsl #20]! │ │ │ │ stc 7, cr15, [lr, #104] @ 0x68 │ │ │ │ rsbseq r7, sl, ip, lsr #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, pc, r2, asr #3 │ │ │ │ - rsbeq r7, pc, lr, lsr #13 │ │ │ │ + rsbeq fp, pc, sl, asr #3 │ │ │ │ + strhteq r7, [pc], #-102 │ │ │ │ rsbseq r7, sl, r8, lsr #26 │ │ │ │ - rsbeq sp, pc, r0, ror r4 @ │ │ │ │ - ldrdeq fp, [pc], #-8 @ │ │ │ │ - rsbeq r7, pc, r4, asr #11 │ │ │ │ - strhteq fp, [pc], #-10 │ │ │ │ - rsbeq r7, pc, r6, lsr #11 │ │ │ │ - mlseq pc, ip, r0, fp @ │ │ │ │ - rsbeq r7, pc, r8, lsl #11 │ │ │ │ - rsbeq fp, pc, lr, ror r0 @ │ │ │ │ - rsbeq r7, pc, sl, ror #10 │ │ │ │ + rsbeq sp, pc, r8, ror r4 @ │ │ │ │ + rsbeq fp, pc, r0, ror #1 │ │ │ │ + rsbeq r7, pc, ip, asr #11 │ │ │ │ + rsbeq fp, pc, r2, asr #1 │ │ │ │ + rsbeq r7, pc, lr, lsr #11 │ │ │ │ + rsbeq fp, pc, r4, lsr #1 │ │ │ │ + mlseq pc, r0, r5, r7 @ │ │ │ │ + rsbeq fp, pc, r6, lsl #1 │ │ │ │ + rsbeq r7, pc, r2, ror r5 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ strmi fp, [r5], -r5, lsr #1 │ │ │ │ stmib sp, {r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8df3208 │ │ │ │ @@ -234228,91 +234228,91 @@ │ │ │ │ blx b3562c │ │ │ │ @ instruction: 0x46214851 │ │ │ │ @ instruction: 0xf7204478 │ │ │ │ ldrb pc, [lr, -r3, ror #21] @ │ │ │ │ svc 0x006ef719 │ │ │ │ rsbseq r7, sl, r6, lsr #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq sl, [pc], #-248 │ │ │ │ - rsbeq r7, pc, r2, lsr #9 │ │ │ │ + rsbeq sl, pc, r0, asr #31 │ │ │ │ + rsbeq r7, pc, sl, lsr #9 │ │ │ │ ldrhteq r7, [sl], #-184 @ 0xffffff48 │ │ │ │ - rsbeq sl, pc, sl, asr pc @ │ │ │ │ - rsbeq r7, pc, r4, asr #8 │ │ │ │ - strhteq fp, [pc], #-14 │ │ │ │ - mlseq pc, sl, lr, sl @ │ │ │ │ - rsbeq r7, pc, r4, lsl #7 │ │ │ │ + rsbeq sl, pc, r2, ror #30 │ │ │ │ + rsbeq r7, pc, ip, asr #8 │ │ │ │ + rsbeq fp, pc, r6, asr #1 │ │ │ │ + rsbeq sl, pc, r2, lsr #29 │ │ │ │ + rsbeq r7, pc, ip, lsl #7 │ │ │ │ @ instruction: 0xfffee77d │ │ │ │ - rsbeq sl, pc, r2, lsl #27 │ │ │ │ - rsbeq r7, pc, ip, ror #4 │ │ │ │ - rsbeq sl, pc, r0, lsr #27 │ │ │ │ - rsbeq sl, pc, r0, asr sp @ │ │ │ │ + rsbeq sl, pc, sl, lsl #27 │ │ │ │ + rsbeq r7, pc, r4, ror r2 @ │ │ │ │ + rsbeq sl, pc, r8, lsr #27 │ │ │ │ + rsbeq sl, pc, r8, asr sp @ │ │ │ │ @ instruction: 0xfffecc25 │ │ │ │ - rsbeq sl, pc, r4, lsl #25 │ │ │ │ - rsbeq sl, pc, lr, asr #21 │ │ │ │ - strhteq r6, [pc], #-248 │ │ │ │ - strhteq sl, [pc], #-162 │ │ │ │ - mlseq pc, ip, pc, r6 @ │ │ │ │ - strhteq sl, [pc], #-190 │ │ │ │ - strdeq sl, [pc], #-158 @ │ │ │ │ - rsbeq r6, pc, r8, ror #29 │ │ │ │ - rsbeq sl, pc, r6, lsr fp @ │ │ │ │ + rsbeq sl, pc, ip, lsl #25 │ │ │ │ + ldrdeq sl, [pc], #-166 @ │ │ │ │ + rsbeq r6, pc, r0, asr #31 │ │ │ │ + strhteq sl, [pc], #-170 │ │ │ │ + rsbeq r6, pc, r4, lsr #31 │ │ │ │ + rsbeq sl, pc, r6, asr #23 │ │ │ │ + rsbeq sl, pc, r6, lsl #20 │ │ │ │ + strdeq r6, [pc], #-224 @ │ │ │ │ + rsbeq sl, pc, lr, lsr fp @ │ │ │ │ @ instruction: 0xfffee27f │ │ │ │ - rsbeq sl, pc, ip, asr #18 │ │ │ │ - rsbeq r6, pc, r6, lsr lr @ │ │ │ │ - rsbeq sl, pc, r0, lsr r9 @ │ │ │ │ - rsbeq r6, pc, sl, lsl lr @ │ │ │ │ - rsbeq sl, pc, ip, ror #17 │ │ │ │ - ldrdeq r6, [pc], #-214 @ │ │ │ │ - rsbeq sl, pc, r8, lsl #17 │ │ │ │ - rsbeq r6, pc, r2, ror sp @ │ │ │ │ - mlseq pc, r6, r9, sl @ │ │ │ │ - rsbeq sl, pc, lr, ror #15 │ │ │ │ - ldrdeq r6, [pc], #-198 @ │ │ │ │ - rsbeq sl, pc, r6, lsr #18 │ │ │ │ - rsbeq sl, pc, r6, lsl #15 │ │ │ │ - rsbeq r6, pc, r2, ror ip @ │ │ │ │ - rsbeq sl, pc, r6, asr r7 @ │ │ │ │ - rsbeq r6, pc, r2, asr #24 │ │ │ │ - rsbeq sl, pc, ip, lsr r7 @ │ │ │ │ - rsbeq r6, pc, r8, lsr #24 │ │ │ │ - rsbeq sl, pc, r4, lsl #17 │ │ │ │ - rsbeq sl, pc, r6, ror #13 │ │ │ │ - ldrdeq r6, [pc], #-176 @ │ │ │ │ - mlseq pc, r6, r6, sl @ │ │ │ │ - rsbeq r6, pc, r2, lsl #23 │ │ │ │ - ldrdeq sl, [pc], #-120 @ │ │ │ │ + rsbeq sl, pc, r4, asr r9 @ │ │ │ │ + rsbeq r6, pc, lr, lsr lr @ │ │ │ │ + rsbeq sl, pc, r8, lsr r9 @ │ │ │ │ + rsbeq r6, pc, r2, lsr #28 │ │ │ │ + strdeq sl, [pc], #-132 @ │ │ │ │ + ldrdeq r6, [pc], #-222 @ │ │ │ │ + mlseq pc, r0, r8, sl @ │ │ │ │ + rsbeq r6, pc, sl, ror sp @ │ │ │ │ + mlseq pc, lr, r9, sl @ │ │ │ │ + strdeq sl, [pc], #-118 @ │ │ │ │ + ldrdeq r6, [pc], #-206 @ │ │ │ │ + rsbeq sl, pc, lr, lsr #18 │ │ │ │ + rsbeq sl, pc, lr, lsl #15 │ │ │ │ + rsbeq r6, pc, sl, ror ip @ │ │ │ │ + rsbeq sl, pc, lr, asr r7 @ │ │ │ │ + rsbeq r6, pc, sl, asr #24 │ │ │ │ + rsbeq sl, pc, r4, asr #14 │ │ │ │ + rsbeq r6, pc, r0, lsr ip @ │ │ │ │ + rsbeq sl, pc, ip, lsl #17 │ │ │ │ + rsbeq sl, pc, lr, ror #13 │ │ │ │ + ldrdeq r6, [pc], #-184 @ │ │ │ │ + mlseq pc, lr, r6, sl @ │ │ │ │ + rsbeq r6, pc, sl, lsl #23 │ │ │ │ + rsbeq sl, pc, r0, ror #15 │ │ │ │ @ instruction: 0xfffec6ad │ │ │ │ - rsbeq sl, pc, lr, lsl #12 │ │ │ │ - strdeq r6, [pc], #-170 @ │ │ │ │ - ldrdeq sl, [pc], #-92 @ │ │ │ │ - rsbeq r6, pc, r8, asr #21 │ │ │ │ - rsbeq sl, pc, r0, asr #11 │ │ │ │ - rsbeq r6, pc, ip, lsr #21 │ │ │ │ - rsbeq sl, pc, ip, ror r5 @ │ │ │ │ - rsbeq r6, pc, r8, ror #20 │ │ │ │ - rsbeq sl, pc, r4, ror #10 │ │ │ │ - rsbeq r6, pc, r0, asr sl @ │ │ │ │ - rsbeq sl, pc, r8, asr #10 │ │ │ │ - rsbeq r6, pc, r2, lsr sl @ │ │ │ │ - rsbeq sl, pc, sl, lsr #10 │ │ │ │ - rsbeq r6, pc, r6, lsl sl @ │ │ │ │ - rsbeq sl, pc, ip, lsl #10 │ │ │ │ - strdeq r6, [pc], #-152 @ │ │ │ │ - strdeq sl, [pc], #-66 @ │ │ │ │ - ldrdeq r6, [pc], #-156 @ │ │ │ │ - rsbeq sl, pc, r0, asr #9 │ │ │ │ - rsbeq r6, pc, ip, lsr #19 │ │ │ │ - rsbeq sl, pc, r4, lsr #9 │ │ │ │ - mlseq pc, r0, r9, r6 @ │ │ │ │ - rsbeq sl, pc, r6, lsl #9 │ │ │ │ - rsbeq r6, pc, r2, ror r9 @ │ │ │ │ - rsbeq sl, pc, ip, ror #8 │ │ │ │ - rsbeq r6, pc, r6, asr r9 @ │ │ │ │ - rsbeq sl, pc, ip, lsr r4 @ │ │ │ │ - rsbeq r6, pc, r8, lsr #18 │ │ │ │ + rsbeq sl, pc, r6, lsl r6 @ │ │ │ │ + rsbeq r6, pc, r2, lsl #22 │ │ │ │ + rsbeq sl, pc, r4, ror #11 │ │ │ │ + ldrdeq r6, [pc], #-160 @ │ │ │ │ + rsbeq sl, pc, r8, asr #11 │ │ │ │ + strhteq r6, [pc], #-164 │ │ │ │ + rsbeq sl, pc, r4, lsl #11 │ │ │ │ + rsbeq r6, pc, r0, ror sl @ │ │ │ │ + rsbeq sl, pc, ip, ror #10 │ │ │ │ + rsbeq r6, pc, r8, asr sl @ │ │ │ │ + rsbeq sl, pc, r0, asr r5 @ │ │ │ │ + rsbeq r6, pc, sl, lsr sl @ │ │ │ │ + rsbeq sl, pc, r2, lsr r5 @ │ │ │ │ + rsbeq r6, pc, lr, lsl sl @ │ │ │ │ + rsbeq sl, pc, r4, lsl r5 @ │ │ │ │ + rsbeq r6, pc, r0, lsl #20 │ │ │ │ + strdeq sl, [pc], #-74 @ │ │ │ │ + rsbeq r6, pc, r4, ror #19 │ │ │ │ + rsbeq sl, pc, r8, asr #9 │ │ │ │ + strhteq r6, [pc], #-148 │ │ │ │ + rsbeq sl, pc, ip, lsr #9 │ │ │ │ + mlseq pc, r8, r9, r6 @ │ │ │ │ + rsbeq sl, pc, lr, lsl #9 │ │ │ │ + rsbeq r6, pc, sl, ror r9 @ │ │ │ │ + rsbeq sl, pc, r4, ror r4 @ │ │ │ │ + rsbeq r6, pc, lr, asr r9 @ │ │ │ │ + rsbeq sl, pc, r4, asr #8 │ │ │ │ + rsbeq r6, pc, r0, lsr r9 @ │ │ │ │ tstcs r2, r0, lsr #16 │ │ │ │ @ instruction: 0xff72f330 │ │ │ │ blcs 11e724 │ │ │ │ addhi pc, ip, r0, asr #6 │ │ │ │ strcs r9, [r0], #-2825 @ 0xfffff4f7 │ │ │ │ subsge pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r2, r8, r9, fp, ip, sp}^ │ │ │ │ @@ -234553,36 +234553,36 @@ │ │ │ │ ldmdami sl, {r2, r9, sl, lr} │ │ │ │ msrcs (UNDEF: 103), r1 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff98f71f │ │ │ │ @ instruction: 0x46214817 │ │ │ │ @ instruction: 0xf7204478 │ │ │ │ strb pc, [lr], #2131 @ 0x853 @ │ │ │ │ - rsbeq sl, pc, r0, asr #2 │ │ │ │ - rsbeq r6, pc, ip, lsr #12 │ │ │ │ - rsbeq sl, pc, r8, lsr #2 │ │ │ │ - rsbeq r6, pc, r4, lsl r6 @ │ │ │ │ - rsbeq sl, pc, ip, lsl #2 │ │ │ │ - strdeq r6, [pc], #-88 @ │ │ │ │ - strdeq sl, [pc], #-0 @ │ │ │ │ - ldrdeq r6, [pc], #-92 @ │ │ │ │ - ldrdeq sl, [pc], #-4 @ │ │ │ │ - rsbeq r6, pc, r0, asr #11 │ │ │ │ - rsbeq sl, pc, lr, lsr r2 @ │ │ │ │ + rsbeq sl, pc, r8, asr #2 │ │ │ │ + rsbeq r6, pc, r4, lsr r6 @ │ │ │ │ + rsbeq sl, pc, r0, lsr r1 @ │ │ │ │ + rsbeq r6, pc, ip, lsl r6 @ │ │ │ │ + rsbeq sl, pc, r4, lsl r1 @ │ │ │ │ + rsbeq r6, pc, r0, lsl #12 │ │ │ │ + strdeq sl, [pc], #-8 @ │ │ │ │ + rsbeq r6, pc, r4, ror #11 │ │ │ │ + ldrdeq sl, [pc], #-12 @ │ │ │ │ + rsbeq r6, pc, r8, asr #11 │ │ │ │ + rsbeq sl, pc, r6, asr #4 │ │ │ │ @ instruction: 0xfffec117 │ │ │ │ - mlseq pc, r6, pc, r9 @ │ │ │ │ - rsbeq r6, pc, r2, lsl #9 │ │ │ │ - rsbeq r9, pc, sl, ror pc @ │ │ │ │ - rsbeq r6, pc, r6, ror #8 │ │ │ │ - rsbeq r9, pc, lr, asr pc @ │ │ │ │ - rsbeq r6, pc, sl, asr #8 │ │ │ │ - rsbeq r9, pc, r0, asr #30 │ │ │ │ - rsbeq r6, pc, ip, lsr #8 │ │ │ │ - rsbeq r9, pc, ip, lsl pc @ │ │ │ │ - rsbeq r6, pc, r8, lsl #8 │ │ │ │ + mlseq pc, lr, pc, r9 @ │ │ │ │ + rsbeq r6, pc, sl, lsl #9 │ │ │ │ + rsbeq r9, pc, r2, lsl #31 │ │ │ │ + rsbeq r6, pc, lr, ror #8 │ │ │ │ + rsbeq r9, pc, r6, ror #30 │ │ │ │ + rsbeq r6, pc, r2, asr r4 @ │ │ │ │ + rsbeq r9, pc, r8, asr #30 │ │ │ │ + rsbeq r6, pc, r4, lsr r4 @ │ │ │ │ + rsbeq r9, pc, r4, lsr #30 │ │ │ │ + rsbeq r6, pc, r0, lsl r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec4f138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc8 │ │ │ │ umulllt lr, fp, r4, r0 │ │ │ │ @ instruction: 0xc090f8df │ │ │ │ @ instruction: 0xf85e44fe │ │ │ │ @@ -234618,16 +234618,16 @@ │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R10_usr │ │ │ │ andlt r4, fp, r8, lsl r6 │ │ │ │ @ instruction: 0xf719bd30 │ │ │ │ svclt 0x0000ec64 │ │ │ │ ldrhteq r6, [sl], #-164 @ 0xffffff5c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r9, pc, sl, asr #28 │ │ │ │ - rsbeq r6, pc, r6, lsr r3 @ │ │ │ │ + rsbeq r9, pc, r2, asr lr @ │ │ │ │ + rsbeq r6, pc, lr, lsr r3 @ │ │ │ │ rsbseq r6, sl, r4, asr #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d46984 │ │ │ │ stccc 3, cr4, [r1], {204} @ 0xcc │ │ │ │ @@ -234680,22 +234680,22 @@ │ │ │ │ @ instruction: 0xf642480c │ │ │ │ ldrbtmi r4, [r8], #-362 @ 0xfffffe96 │ │ │ │ @ instruction: 0xf71f300c │ │ │ │ stmdami sl, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff56f71f │ │ │ │ svclt 0x0000e799 │ │ │ │ - strhteq pc, [lr], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq ip, pc, r8, ror #2 │ │ │ │ - rsbeq r9, pc, ip, asr sp @ │ │ │ │ - rsbeq ip, pc, sl, asr #2 │ │ │ │ - rsbeq r9, pc, r0, asr #26 │ │ │ │ - rsbeq r6, pc, ip, lsr #4 │ │ │ │ - rsbeq r9, pc, r2, lsr #26 │ │ │ │ - rsbeq r6, pc, lr, lsl #4 │ │ │ │ + rsbeq pc, lr, r6, asr #21 │ │ │ │ + rsbeq ip, pc, r0, ror r1 @ │ │ │ │ + rsbeq r9, pc, r4, ror #26 │ │ │ │ + rsbeq ip, pc, r2, asr r1 @ │ │ │ │ + rsbeq r9, pc, r8, asr #26 │ │ │ │ + rsbeq r6, pc, r4, lsr r2 @ │ │ │ │ + rsbeq r9, pc, sl, lsr #26 │ │ │ │ + rsbeq r6, pc, r6, lsl r2 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r6, lsl #1 │ │ │ │ strmi r4, [r5], -r4, ror #23 │ │ │ │ andls r4, r3, #136, 12 @ 0x8800000 │ │ │ │ @@ -234924,38 +234924,38 @@ │ │ │ │ ldc2 7, cr15, [r8], #124 @ 0x7c │ │ │ │ @ instruction: 0x4621481c │ │ │ │ @ instruction: 0xf71f4478 │ │ │ │ @ instruction: 0xe710fd73 │ │ │ │ ldmib lr!, {r0, r3, r4, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r6, sl, sl, ror #17 │ │ │ │ - rsbeq r9, pc, lr, lsr #24 │ │ │ │ - rsbeq r6, pc, sl, lsl r1 @ │ │ │ │ - rsbeq r9, pc, r6, lsl ip @ │ │ │ │ - rsbeq r6, pc, r2, lsl #2 │ │ │ │ + rsbeq r9, pc, r6, lsr ip @ │ │ │ │ + rsbeq r6, pc, r2, lsr #2 │ │ │ │ + rsbeq r9, pc, lr, lsl ip @ │ │ │ │ + rsbeq r6, pc, sl, lsl #2 │ │ │ │ ldrshteq r6, [sl], #-120 @ 0xffffff88 │ │ │ │ - mlseq pc, r0, fp, r9 @ │ │ │ │ - rsbeq r6, pc, ip, ror r0 @ │ │ │ │ - rsbeq r9, pc, r8, lsr fp @ │ │ │ │ - rsbeq r6, pc, r4, lsr #32 │ │ │ │ - rsbeq r9, pc, r0, lsr #22 │ │ │ │ - rsbeq r6, pc, ip │ │ │ │ - rsbeq r9, pc, r6, lsl #22 │ │ │ │ - strdeq r5, [pc], #-242 @ │ │ │ │ - rsbeq r9, pc, r4, ror #20 │ │ │ │ - rsbeq r5, pc, r0, asr pc @ │ │ │ │ - rsbeq r9, pc, sl, asr #20 │ │ │ │ - rsbeq r5, pc, r6, lsr pc @ │ │ │ │ - rsbeq fp, pc, r6, lsl #27 │ │ │ │ - rsbeq r9, pc, lr, asr #19 │ │ │ │ - strhteq r5, [pc], #-234 │ │ │ │ - rsbeq r9, pc, r6, ror r9 @ │ │ │ │ - rsbeq r5, pc, r2, ror #28 │ │ │ │ - rsbeq r9, pc, ip, asr r9 @ │ │ │ │ - rsbeq r5, pc, r8, asr #28 │ │ │ │ + mlseq pc, r8, fp, r9 @ │ │ │ │ + rsbeq r6, pc, r4, lsl #1 │ │ │ │ + rsbeq r9, pc, r0, asr #22 │ │ │ │ + rsbeq r6, pc, ip, lsr #32 │ │ │ │ + rsbeq r9, pc, r8, lsr #22 │ │ │ │ + rsbeq r6, pc, r4, lsl r0 @ │ │ │ │ + rsbeq r9, pc, lr, lsl #22 │ │ │ │ + strdeq r5, [pc], #-250 @ │ │ │ │ + rsbeq r9, pc, ip, ror #20 │ │ │ │ + rsbeq r5, pc, r8, asr pc @ │ │ │ │ + rsbeq r9, pc, r2, asr sl @ │ │ │ │ + rsbeq r5, pc, lr, lsr pc @ │ │ │ │ + rsbeq fp, pc, lr, lsl #27 │ │ │ │ + ldrdeq r9, [pc], #-150 @ │ │ │ │ + rsbeq r5, pc, r2, asr #29 │ │ │ │ + rsbeq r9, pc, lr, ror r9 @ │ │ │ │ + rsbeq r5, pc, sl, ror #28 │ │ │ │ + rsbeq r9, pc, r4, ror #18 │ │ │ │ + rsbeq r5, pc, r0, asr lr @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r6], -ip, lsl #1 │ │ │ │ strmi r2, [r5], -r0, lsl #6 │ │ │ │ strmi r6, [r8], r0, asr #16 │ │ │ │ @@ -235242,45 +235242,45 @@ │ │ │ │ blx 1036600 │ │ │ │ strtmi r4, [r1], -r3, lsr #16 │ │ │ │ @ instruction: 0xf71f4478 │ │ │ │ @ instruction: 0xe67cfaf7 │ │ │ │ svc 0x0082f718 │ │ │ │ ldrsbteq r6, [sl], #-64 @ 0xffffffc0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r9, pc, sl, asr r8 @ │ │ │ │ - rsbeq r5, pc, r4, asr #26 │ │ │ │ + rsbeq r9, pc, r2, ror #16 │ │ │ │ + rsbeq r5, pc, ip, asr #26 │ │ │ │ rsbseq r6, sl, r2, asr #8 │ │ │ │ @ instruction: 0xfffed11b │ │ │ │ - rsbeq r9, pc, r8, ror #14 │ │ │ │ - rsbeq r5, pc, r4, asr ip @ │ │ │ │ - rsbeq r9, pc, r0, asr r7 @ │ │ │ │ - rsbeq r5, pc, ip, lsr ip @ │ │ │ │ - rsbeq r9, pc, r6, lsr r7 @ │ │ │ │ - rsbeq r5, pc, r2, lsr #24 │ │ │ │ - rsbeq r9, pc, ip, lsl r7 @ │ │ │ │ - rsbeq r5, pc, r8, lsl #24 │ │ │ │ - strdeq r9, [pc], #-96 @ │ │ │ │ - ldrdeq r5, [pc], #-188 @ │ │ │ │ - rsbeq r9, pc, r0, asr #12 │ │ │ │ - rsbeq r5, pc, ip, lsr #22 │ │ │ │ - rsbeq r9, pc, r6, lsr #12 │ │ │ │ - rsbeq r5, pc, r2, lsl fp @ │ │ │ │ - rsbeq r9, pc, ip, lsl #12 │ │ │ │ - strdeq r5, [pc], #-168 @ │ │ │ │ - rsbeq r9, pc, sl, ror #10 │ │ │ │ - rsbeq r5, pc, r6, asr sl @ │ │ │ │ - rsbeq fp, pc, r6, lsr #17 │ │ │ │ - rsbeq r9, pc, r2, lsl r5 @ │ │ │ │ - strdeq r5, [pc], #-158 @ │ │ │ │ - ldrdeq r9, [pc], #-66 @ │ │ │ │ - strhteq r5, [pc], #-158 │ │ │ │ - rsbeq r9, pc, r4, lsl #9 │ │ │ │ - rsbeq r5, pc, r0, ror r9 @ │ │ │ │ - rsbeq r9, pc, r4, ror #8 │ │ │ │ - rsbeq r5, pc, r0, asr r9 @ │ │ │ │ + rsbeq r9, pc, r0, ror r7 @ │ │ │ │ + rsbeq r5, pc, ip, asr ip @ │ │ │ │ + rsbeq r9, pc, r8, asr r7 @ │ │ │ │ + rsbeq r5, pc, r4, asr #24 │ │ │ │ + rsbeq r9, pc, lr, lsr r7 @ │ │ │ │ + rsbeq r5, pc, sl, lsr #24 │ │ │ │ + rsbeq r9, pc, r4, lsr #14 │ │ │ │ + rsbeq r5, pc, r0, lsl ip @ │ │ │ │ + strdeq r9, [pc], #-104 @ │ │ │ │ + rsbeq r5, pc, r4, ror #23 │ │ │ │ + rsbeq r9, pc, r8, asr #12 │ │ │ │ + rsbeq r5, pc, r4, lsr fp @ │ │ │ │ + rsbeq r9, pc, lr, lsr #12 │ │ │ │ + rsbeq r5, pc, sl, lsl fp @ │ │ │ │ + rsbeq r9, pc, r4, lsl r6 @ │ │ │ │ + rsbeq r5, pc, r0, lsl #22 │ │ │ │ + rsbeq r9, pc, r2, ror r5 @ │ │ │ │ + rsbeq r5, pc, lr, asr sl @ │ │ │ │ + rsbeq fp, pc, lr, lsr #17 │ │ │ │ + rsbeq r9, pc, sl, lsl r5 @ │ │ │ │ + rsbeq r5, pc, r6, lsl #20 │ │ │ │ + ldrdeq r9, [pc], #-74 @ │ │ │ │ + rsbeq r5, pc, r6, asr #19 │ │ │ │ + rsbeq r9, pc, ip, lsl #9 │ │ │ │ + rsbeq r5, pc, r8, ror r9 @ │ │ │ │ + rsbeq r9, pc, ip, ror #8 │ │ │ │ + rsbeq r5, pc, r8, asr r9 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec4fc20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd0 │ │ │ │ strmi fp, [lr], -r7, lsl #1 │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ ldrdeq lr, [ip, -sp] │ │ │ │ @@ -235345,16 +235345,16 @@ │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ mrc 0, 1, r6, cr0, cr3, {0} │ │ │ │ ldr r0, [r6, r7, asr #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbeq r9, pc, lr, lsl #7 │ │ │ │ - rsbeq r5, pc, sl, ror r8 @ │ │ │ │ + mlseq pc, r6, r3, r9 @ │ │ │ │ + rsbeq r5, pc, r2, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec4fd4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #416] @ f8cf4 │ │ │ │ addlt r6, r4, r0, lsr fp │ │ │ │ bleq 12b462c │ │ │ │ blx 534724 │ │ │ │ @@ -235767,16 +235767,16 @@ │ │ │ │ ldrb lr, [r5, -r8] │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbeq r8, pc, sl, lsl sp @ │ │ │ │ - rsbeq r5, pc, r6, lsl #4 │ │ │ │ + rsbeq r8, pc, r2, lsr #26 │ │ │ │ + rsbeq r5, pc, lr, lsl #4 │ │ │ │ blcc ff1b4cb8 │ │ │ │ blx 534db0 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ str r3, [sp, -r2, asr #22] │ │ │ │ blcc ff2f4cc8 │ │ │ │ blx 534dc0 │ │ │ │ movwcs fp, #8108 @ 0x1fac │ │ │ │ @@ -235798,16 +235798,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ mrc2 7, 4, pc, cr12, cr14, {0} │ │ │ │ mrc 7, 5, lr, cr4, cr0, {3} │ │ │ │ vsqrt.f64 d23, d2 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvc 11b4d14 │ │ │ │ svclt 0x0000e705 │ │ │ │ - rsbeq r8, pc, lr, lsr #23 │ │ │ │ - mlseq pc, sl, r0, r5 @ │ │ │ │ + strhteq r8, [pc], #-182 │ │ │ │ + rsbeq r5, pc, r2, lsr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi fe48aad0 │ │ │ │ blmi fe48acdc │ │ │ │ addslt r4, r1, sl, ror r4 │ │ │ │ @@ -235949,25 +235949,25 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 7, cr15, [lr, #-120]! @ 0xffffff88 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf718e76d │ │ │ │ svclt 0x0000e9f8 │ │ │ │ rsbseq r5, sl, r4, lsl #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, pc, lr, asr #25 │ │ │ │ - rsbeq r8, pc, ip, lsl #24 │ │ │ │ + ldrdeq r8, [pc], #-198 @ │ │ │ │ + rsbeq r8, pc, r4, lsl ip @ │ │ │ │ rsbseq r5, sl, r6, ror r6 │ │ │ │ - rsbeq r8, pc, ip, lsr #19 │ │ │ │ - mlseq pc, r8, lr, r4 @ │ │ │ │ - rsbeq r8, pc, lr, lsl #19 │ │ │ │ - rsbeq r4, pc, sl, ror lr @ │ │ │ │ - rsbeq r8, pc, r0, ror r9 @ │ │ │ │ - rsbeq r4, pc, ip, asr lr @ │ │ │ │ - rsbeq r8, pc, r4, asr r9 @ │ │ │ │ - rsbeq r4, pc, lr, lsr lr @ │ │ │ │ + strhteq r8, [pc], #-148 │ │ │ │ + rsbeq r4, pc, r0, lsr #29 │ │ │ │ + mlseq pc, r6, r9, r8 @ │ │ │ │ + rsbeq r4, pc, r2, lsl #29 │ │ │ │ + rsbeq r8, pc, r8, ror r9 @ │ │ │ │ + rsbeq r4, pc, r4, ror #28 │ │ │ │ + rsbeq r8, pc, ip, asr r9 @ │ │ │ │ + rsbeq r4, pc, r6, asr #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ pkhbtmi fp, r8, r3, lsl #1 │ │ │ │ @ instruction: 0x4614499c │ │ │ │ @ instruction: 0x46064a9c │ │ │ │ @@ -236124,23 +236124,23 @@ │ │ │ │ ldc2 7, cr15, [r2], {30} │ │ │ │ blge 533330 │ │ │ │ blge 4de388 │ │ │ │ strb r9, [fp, r5, lsl #6] │ │ │ │ ldm r8, {r3, r4, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r5, sl, r0, lsl #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, pc, ip, lsr #17 │ │ │ │ - mlseq pc, r8, sp, r4 @ │ │ │ │ + strhteq r8, [pc], #-132 │ │ │ │ + rsbeq r4, pc, r0, lsr #27 │ │ │ │ ldrhteq r5, [sl], #-66 @ 0xffffffbe │ │ │ │ - rsbeq r8, pc, r2, lsr #14 │ │ │ │ - rsbeq r4, pc, lr, lsl #24 │ │ │ │ - strdeq r8, [pc], #-110 @ │ │ │ │ - rsbeq r4, pc, sl, ror #23 │ │ │ │ - mlseq pc, sl, r6, r8 @ │ │ │ │ - rsbeq r4, pc, r6, lsl #23 │ │ │ │ + rsbeq r8, pc, sl, lsr #14 │ │ │ │ + rsbeq r4, pc, r6, lsl ip @ │ │ │ │ + rsbeq r8, pc, r6, lsl #14 │ │ │ │ + strdeq r4, [pc], #-178 @ │ │ │ │ + rsbeq r8, pc, r2, lsr #13 │ │ │ │ + rsbeq r4, pc, lr, lsl #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4699b091 │ │ │ │ ldrcc pc, [r0, #2271] @ 0x8df │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @@ -236497,46 +236497,46 @@ │ │ │ │ ldrbmi lr, [r4], -sp, ror #10 │ │ │ │ ldrdls pc, [r4], -sp @ │ │ │ │ ldrdge pc, [ip], -sp @ │ │ │ │ ssat r4, #18, r8, asr #13 │ │ │ │ stc 7, cr15, [lr, #92]! @ 0x5c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r5, sl, ip, lsr r2 │ │ │ │ - rsbeq r8, pc, lr, ror #11 │ │ │ │ - ldrdeq r4, [pc], #-168 @ │ │ │ │ - ldrdeq r8, [pc], #-82 @ │ │ │ │ - strhteq r4, [pc], #-172 │ │ │ │ + strdeq r8, [pc], #-86 @ │ │ │ │ + rsbeq r4, pc, r0, ror #21 │ │ │ │ + ldrdeq r8, [pc], #-90 @ │ │ │ │ + rsbeq r4, pc, r4, asr #21 │ │ │ │ ldrsbteq r5, [sl], #-18 @ 0xffffffee │ │ │ │ - strhteq r8, [pc], #-50 │ │ │ │ - mlseq pc, lr, r8, r4 @ │ │ │ │ - mlseq pc, r8, r3, r8 @ │ │ │ │ - rsbeq r4, pc, r4, lsl #17 │ │ │ │ - rsbeq r8, pc, r6, lsl #17 │ │ │ │ - rsbeq r8, pc, lr, ror #5 │ │ │ │ - ldrdeq r4, [pc], #-122 @ │ │ │ │ - strhteq r8, [pc], #-36 │ │ │ │ - rsbeq r4, pc, r0, lsr #15 │ │ │ │ - mlseq pc, ip, r2, r8 @ │ │ │ │ - rsbeq r4, pc, r8, lsl #15 │ │ │ │ - rsbeq r8, pc, r0, ror r2 @ │ │ │ │ - rsbeq r4, pc, ip, asr r7 @ │ │ │ │ - rsbeq r8, pc, r4, asr r2 @ │ │ │ │ - rsbeq r4, pc, r0, asr #14 │ │ │ │ - mlseq pc, r0, r1, r8 @ │ │ │ │ - rsbeq r4, pc, ip, ror r6 @ │ │ │ │ - rsbeq r8, pc, r6, lsr r1 @ │ │ │ │ - rsbeq r4, pc, r2, lsr #12 │ │ │ │ - rsbeq r8, pc, ip, lsl r1 @ │ │ │ │ - rsbeq r4, pc, r8, lsl #12 │ │ │ │ - rsbeq r8, pc, r2, lsl #2 │ │ │ │ - rsbeq r4, pc, lr, ror #11 │ │ │ │ - rsbeq r8, pc, r6, ror #1 │ │ │ │ - ldrdeq r4, [pc], #-82 @ │ │ │ │ - rsbeq r8, pc, sl, asr #1 │ │ │ │ - strhteq r4, [pc], #-86 │ │ │ │ + strhteq r8, [pc], #-58 │ │ │ │ + rsbeq r4, pc, r6, lsr #17 │ │ │ │ + rsbeq r8, pc, r0, lsr #7 │ │ │ │ + rsbeq r4, pc, ip, lsl #17 │ │ │ │ + rsbeq r8, pc, lr, lsl #17 │ │ │ │ + strdeq r8, [pc], #-38 @ │ │ │ │ + rsbeq r4, pc, r2, ror #15 │ │ │ │ + strhteq r8, [pc], #-44 │ │ │ │ + rsbeq r4, pc, r8, lsr #15 │ │ │ │ + rsbeq r8, pc, r4, lsr #5 │ │ │ │ + mlseq pc, r0, r7, r4 @ │ │ │ │ + rsbeq r8, pc, r8, ror r2 @ │ │ │ │ + rsbeq r4, pc, r4, ror #14 │ │ │ │ + rsbeq r8, pc, ip, asr r2 @ │ │ │ │ + rsbeq r4, pc, r8, asr #14 │ │ │ │ + mlseq pc, r8, r1, r8 @ │ │ │ │ + rsbeq r4, pc, r4, lsl #13 │ │ │ │ + rsbeq r8, pc, lr, lsr r1 @ │ │ │ │ + rsbeq r4, pc, sl, lsr #12 │ │ │ │ + rsbeq r8, pc, r4, lsr #2 │ │ │ │ + rsbeq r4, pc, r0, lsl r6 @ │ │ │ │ + rsbeq r8, pc, sl, lsl #2 │ │ │ │ + strdeq r4, [pc], #-86 @ │ │ │ │ + rsbeq r8, pc, lr, ror #1 │ │ │ │ + ldrdeq r4, [pc], #-90 @ │ │ │ │ + ldrdeq r8, [pc], #-2 @ │ │ │ │ + strhteq r4, [pc], #-94 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4616b097 │ │ │ │ ldrmi r4, [pc], -r6, ror #21 │ │ │ │ ldrbtmi r4, [sl], #-3046 @ 0xfffff41a │ │ │ │ @@ -236768,26 +236768,26 @@ │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbseq r4, sl, lr, lsl ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrshteq r4, [sl], #-182 @ 0xffffff4a │ │ │ │ - rsbeq r7, pc, r0, asr #26 │ │ │ │ - rsbeq r4, pc, ip, lsr #4 │ │ │ │ - rsbeq r7, pc, r2, lsr #26 │ │ │ │ - rsbeq r4, pc, lr, lsl #4 │ │ │ │ - rsbeq r7, pc, r4, lsl #26 │ │ │ │ - strdeq r4, [pc], #-16 @ │ │ │ │ - rsbeq r7, pc, r6, ror #25 │ │ │ │ - ldrdeq r4, [pc], #-18 @ │ │ │ │ - rsbeq r7, pc, r0, asr #25 │ │ │ │ - rsbeq r4, pc, ip, lsr #3 │ │ │ │ - mlseq pc, sl, ip, r7 @ │ │ │ │ - rsbeq r4, pc, r6, lsl #3 │ │ │ │ + rsbeq r7, pc, r8, asr #26 │ │ │ │ + rsbeq r4, pc, r4, lsr r2 @ │ │ │ │ + rsbeq r7, pc, sl, lsr #26 │ │ │ │ + rsbeq r4, pc, r6, lsl r2 @ │ │ │ │ + rsbeq r7, pc, ip, lsl #26 │ │ │ │ + strdeq r4, [pc], #-24 @ │ │ │ │ + rsbeq r7, pc, lr, ror #25 │ │ │ │ + ldrdeq r4, [pc], #-26 @ │ │ │ │ + rsbeq r7, pc, r8, asr #25 │ │ │ │ + strhteq r4, [pc], #-20 │ │ │ │ + rsbeq r7, pc, r2, lsr #25 │ │ │ │ + rsbeq r4, pc, lr, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec513b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrsbt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ ldrsbtgt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ stcls 4, cr4, [sp], {254} @ 0xfe │ │ │ │ @@ -236817,16 +236817,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ mcr2 7, 5, pc, cr6, cr13, {0} @ │ │ │ │ strb r9, [r3, r5, lsl #22]! │ │ │ │ bl d37e94 │ │ │ │ rsbseq r4, sl, r4, lsr r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrshteq r4, [sl], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r7, pc, r2, asr #23 │ │ │ │ - rsbeq r4, pc, lr, lsr #1 │ │ │ │ + rsbeq r7, pc, sl, asr #23 │ │ │ │ + strhteq r4, [pc], #-6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b570c >::_M_default_append(unsigned int)@@Base+0x2fe08> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldcmi 0, cr11, [r0], {141} @ 0x8d │ │ │ │ ldmmi r0, {r0, r2, r9, sl, lr} │ │ │ │ @@ -236970,21 +236970,21 @@ │ │ │ │ @ instruction: 0xe790fd77 │ │ │ │ b 1b80f0 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ @ instruction: 0x007a4794 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, pc, r6, asr sl @ │ │ │ │ - rsbeq r3, pc, r8, asr #30 │ │ │ │ + rsbeq r7, pc, lr, asr sl @ │ │ │ │ + rsbeq r3, pc, r0, asr pc @ │ │ │ │ rsbseq r4, sl, r6, asr #12 │ │ │ │ - rsbeq r7, pc, lr, ror r9 @ │ │ │ │ - rsbeq r3, pc, sl, ror #28 │ │ │ │ - rsbeq r7, pc, r4, ror #18 │ │ │ │ - rsbeq r3, pc, r0, asr lr @ │ │ │ │ + rsbeq r7, pc, r6, lsl #19 │ │ │ │ + rsbeq r3, pc, r2, ror lr @ │ │ │ │ + rsbeq r7, pc, ip, ror #18 │ │ │ │ + rsbeq r3, pc, r8, asr lr @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1b5988 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ @ instruction: 0x57c4f8df │ │ │ │ @ instruction: 0xf8dfb0ad │ │ │ │ @@ -237485,42 +237485,42 @@ │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbseq r4, sl, r4, lsl r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrsbteq r4, [sl], #-70 @ 0xffffffba │ │ │ │ @ instruction: 0xfffeca5f │ │ │ │ @ instruction: 0xfffea3df │ │ │ │ - ldrdeq r7, [pc], #-142 @ │ │ │ │ - mlseq pc, r0, r8, r7 @ │ │ │ │ - rsbeq r7, pc, r4, lsr r8 @ │ │ │ │ - ldrdeq r7, [pc], #-112 @ │ │ │ │ - rsbeq r7, pc, sl, ror #9 │ │ │ │ - ldrdeq r3, [pc], #-150 @ │ │ │ │ - ldrdeq r7, [pc], #-56 @ │ │ │ │ - rsbeq r3, pc, r4, asr #17 │ │ │ │ - strhteq r7, [pc], #-60 │ │ │ │ - rsbeq r3, pc, r8, lsr #17 │ │ │ │ - mlseq pc, lr, r3, r7 @ │ │ │ │ - rsbeq r3, pc, sl, lsl #17 │ │ │ │ - rsbeq r7, pc, r0, lsl #7 │ │ │ │ - rsbeq r3, pc, ip, ror #16 │ │ │ │ - rsbeq r7, pc, r4, ror #6 │ │ │ │ - rsbeq r3, pc, r0, asr r8 @ │ │ │ │ - rsbeq r7, pc, r2, ror #5 │ │ │ │ - rsbeq r3, pc, lr, asr #15 │ │ │ │ - rsbeq r7, pc, r4, asr #5 │ │ │ │ - strhteq r3, [pc], #-112 │ │ │ │ - rsbeq r7, pc, r6, lsl #4 │ │ │ │ - strdeq r3, [pc], #-96 @ │ │ │ │ - rsbeq r7, pc, r6, ror #3 │ │ │ │ - ldrdeq r3, [pc], #-98 @ │ │ │ │ - rsbeq r7, pc, r8, asr #3 │ │ │ │ - strhteq r3, [pc], #-100 │ │ │ │ - rsbeq r7, pc, lr, asr r1 @ │ │ │ │ - rsbeq r3, pc, sl, asr #12 │ │ │ │ + rsbeq r7, pc, r6, ror #17 │ │ │ │ + mlseq pc, r8, r8, r7 @ │ │ │ │ + rsbeq r7, pc, ip, lsr r8 @ │ │ │ │ + ldrdeq r7, [pc], #-120 @ │ │ │ │ + strdeq r7, [pc], #-66 @ │ │ │ │ + ldrdeq r3, [pc], #-158 @ │ │ │ │ + rsbeq r7, pc, r0, ror #7 │ │ │ │ + rsbeq r3, pc, ip, asr #17 │ │ │ │ + rsbeq r7, pc, r4, asr #7 │ │ │ │ + strhteq r3, [pc], #-128 │ │ │ │ + rsbeq r7, pc, r6, lsr #7 │ │ │ │ + mlseq pc, r2, r8, r3 @ │ │ │ │ + rsbeq r7, pc, r8, lsl #7 │ │ │ │ + rsbeq r3, pc, r4, ror r8 @ │ │ │ │ + rsbeq r7, pc, ip, ror #6 │ │ │ │ + rsbeq r3, pc, r8, asr r8 @ │ │ │ │ + rsbeq r7, pc, sl, ror #5 │ │ │ │ + ldrdeq r3, [pc], #-118 @ │ │ │ │ + rsbeq r7, pc, ip, asr #5 │ │ │ │ + strhteq r3, [pc], #-120 │ │ │ │ + rsbeq r7, pc, lr, lsl #4 │ │ │ │ + strdeq r3, [pc], #-104 @ │ │ │ │ + rsbeq r7, pc, lr, ror #3 │ │ │ │ + ldrdeq r3, [pc], #-106 @ │ │ │ │ + ldrdeq r7, [pc], #-16 @ │ │ │ │ + strhteq r3, [pc], #-108 │ │ │ │ + rsbeq r7, pc, r6, ror #2 │ │ │ │ + rsbeq r3, pc, r2, asr r6 @ │ │ │ │ @ instruction: 0x46384dd0 │ │ │ │ vshr.s8 d31, d18, #4 │ │ │ │ ldrbtmi sl, [sp], #-2342 @ 0xfffff6da │ │ │ │ orrmi pc, r7, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf71c462a │ │ │ │ ldrtmi pc, [r8], -r5, ror #18 @ │ │ │ │ vmvn.i32 d31, #34 @ 0x00000022 │ │ │ │ @@ -237722,17 +237722,17 @@ │ │ │ │ blls 61b780 │ │ │ │ rscmi pc, ip, r3, asr #17 │ │ │ │ svclt 0x0000e720 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ - rsbeq r7, pc, r6, lsr r2 @ │ │ │ │ - ldrdeq r6, [pc], #-246 @ │ │ │ │ - rsbeq r3, pc, r2, asr #9 │ │ │ │ + rsbeq r7, pc, lr, lsr r2 @ │ │ │ │ + ldrdeq r6, [pc], #-254 @ │ │ │ │ + rsbeq r3, pc, sl, asr #9 │ │ │ │ ldmdavs fp, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ blls 525e44 │ │ │ │ blcs 1150f4 │ │ │ │ blge 1bf8d88 │ │ │ │ ldmdavs fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @@ -237953,48 +237953,48 @@ │ │ │ │ stmdami r6!, {r0, r2, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf71c300c │ │ │ │ stmdami r4!, {r0, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf71c4478 │ │ │ │ @ instruction: 0xe7defdbb │ │ │ │ - rsbeq r6, pc, sl, lsr #25 │ │ │ │ - mlseq pc, r6, r1, r3 @ │ │ │ │ - rsbeq r6, pc, sl, lsl #25 │ │ │ │ - rsbeq r3, pc, r6, ror r1 @ │ │ │ │ - rsbeq r6, pc, ip, ror #24 │ │ │ │ - rsbeq r3, pc, r8, asr r1 @ │ │ │ │ - rsbeq r6, pc, r6, asr #24 │ │ │ │ - rsbeq r3, pc, r2, lsr r1 @ │ │ │ │ - rsbeq r6, pc, r8, lsr #24 │ │ │ │ - rsbeq r3, pc, r8, lsl r1 @ │ │ │ │ - strdeq r6, [pc], #-176 @ │ │ │ │ - ldrdeq r3, [pc], #-12 @ │ │ │ │ - rsbeq r6, pc, r8, asr sp @ │ │ │ │ + strhteq r6, [pc], #-194 │ │ │ │ + mlseq pc, lr, r1, r3 @ │ │ │ │ + mlseq pc, r2, ip, r6 @ │ │ │ │ + rsbeq r3, pc, lr, ror r1 @ │ │ │ │ + rsbeq r6, pc, r4, ror ip @ │ │ │ │ + rsbeq r3, pc, r0, ror #2 │ │ │ │ + rsbeq r6, pc, lr, asr #24 │ │ │ │ + rsbeq r3, pc, sl, lsr r1 @ │ │ │ │ + rsbeq r6, pc, r0, lsr ip @ │ │ │ │ + rsbeq r3, pc, r0, lsr #2 │ │ │ │ + strdeq r6, [pc], #-184 @ │ │ │ │ + rsbeq r3, pc, r4, ror #1 │ │ │ │ + rsbeq r6, pc, r0, ror #26 │ │ │ │ @ instruction: 0xfffe97f1 │ │ │ │ - rsbeq r6, pc, r4, lsr fp @ │ │ │ │ - rsbeq r3, pc, r0, lsr #32 │ │ │ │ - rsbeq r6, pc, r6, lsl fp @ │ │ │ │ - rsbeq r3, pc, r2 │ │ │ │ - rsbeq r6, pc, r6, ror #21 │ │ │ │ - ldrdeq r2, [pc], #-242 @ │ │ │ │ - rsbeq r6, pc, r6, lsr #21 │ │ │ │ - mlseq pc, r2, pc, r2 @ │ │ │ │ - rsbeq r6, pc, r8, lsl #21 │ │ │ │ - rsbeq r2, pc, r4, ror pc @ │ │ │ │ - rsbeq r6, pc, r8, ror #20 │ │ │ │ - rsbeq r2, pc, r2, asr pc @ │ │ │ │ - rsbeq r6, pc, sl, asr #20 │ │ │ │ - rsbeq r2, pc, r6, lsr pc @ │ │ │ │ - rsbeq r6, pc, lr, lsr #20 │ │ │ │ - rsbeq r2, pc, r8, lsl pc @ │ │ │ │ - rsbeq r6, pc, lr, lsl #20 │ │ │ │ - strdeq r2, [pc], #-232 @ │ │ │ │ - rsbeq r6, pc, lr, ror #19 │ │ │ │ - ldrdeq r2, [pc], #-232 @ │ │ │ │ + rsbeq r6, pc, ip, lsr fp @ │ │ │ │ + rsbeq r3, pc, r8, lsr #32 │ │ │ │ + rsbeq r6, pc, lr, lsl fp @ │ │ │ │ + rsbeq r3, pc, sl │ │ │ │ + rsbeq r6, pc, lr, ror #21 │ │ │ │ + ldrdeq r2, [pc], #-250 @ │ │ │ │ + rsbeq r6, pc, lr, lsr #21 │ │ │ │ + mlseq pc, sl, pc, r2 @ │ │ │ │ + mlseq pc, r0, sl, r6 @ │ │ │ │ + rsbeq r2, pc, ip, ror pc @ │ │ │ │ + rsbeq r6, pc, r0, ror sl @ │ │ │ │ + rsbeq r2, pc, sl, asr pc @ │ │ │ │ + rsbeq r6, pc, r2, asr sl @ │ │ │ │ + rsbeq r2, pc, lr, lsr pc @ │ │ │ │ + rsbeq r6, pc, r6, lsr sl @ │ │ │ │ + rsbeq r2, pc, r0, lsr #30 │ │ │ │ + rsbeq r6, pc, r6, lsl sl @ │ │ │ │ + rsbeq r2, pc, r0, lsl #30 │ │ │ │ + strdeq r6, [pc], #-150 @ │ │ │ │ + rsbeq r2, pc, r0, ror #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec52698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 10bf420 │ │ │ │ blmi 10e76b0 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmpl r3, {r2, r3, r9, sl, lr}^ │ │ │ │ @@ -238056,19 +238056,19 @@ │ │ │ │ ldc2 7, cr15, [r8], #-112 @ 0xffffff90 │ │ │ │ strtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf71c4478 │ │ │ │ @ instruction: 0xe7aefcf3 │ │ │ │ ldmdb lr!, {r1, r2, r4, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r3, sl, r6, asr r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq r6, [pc], #-140 @ │ │ │ │ - rsbeq r2, pc, r8, ror #27 │ │ │ │ + rsbeq r6, pc, r4, lsl #18 │ │ │ │ + strdeq r2, [pc], #-208 @ │ │ │ │ rsbseq r3, sl, r2, lsl #10 │ │ │ │ - rsbeq r6, pc, ip, asr r8 @ │ │ │ │ - rsbeq r2, pc, r8, asr #26 │ │ │ │ + rsbeq r6, pc, r4, ror #16 │ │ │ │ + rsbeq r2, pc, r0, asr sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec527c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ umulllt r4, r2, r0, r0 │ │ │ │ stc 8, cr6, [sp, #128] @ 0x80 │ │ │ │ vqrdmulh.s d0, d0, d0 │ │ │ │ @@ -238269,25 +238269,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf71c4478 │ │ │ │ str pc, [sp, fp, asr #22] │ │ │ │ svc 0x00d6f715 │ │ │ │ rsbseq r3, sl, r4, asr #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r3, sl, r8, lsr #7 │ │ │ │ - rsbeq r6, pc, r2, asr #17 │ │ │ │ - rsbeq r6, pc, r4, ror r8 @ │ │ │ │ - rsbeq r6, pc, r6, ror #15 │ │ │ │ - rsbeq r6, pc, r0, asr r6 @ │ │ │ │ - rsbeq r2, pc, ip, lsr fp @ │ │ │ │ - strdeq r6, [pc], #-80 @ │ │ │ │ - ldrdeq r2, [pc], #-170 @ │ │ │ │ - ldrdeq r6, [pc], #-80 @ │ │ │ │ - strhteq r2, [pc], #-172 │ │ │ │ - rsbeq r6, pc, lr, lsl #10 │ │ │ │ - strdeq r2, [pc], #-152 @ │ │ │ │ + rsbeq r6, pc, sl, asr #17 │ │ │ │ + rsbeq r6, pc, ip, ror r8 @ │ │ │ │ + rsbeq r6, pc, lr, ror #15 │ │ │ │ + rsbeq r6, pc, r8, asr r6 @ │ │ │ │ + rsbeq r2, pc, r4, asr #22 │ │ │ │ + strdeq r6, [pc], #-88 @ │ │ │ │ + rsbeq r2, pc, r2, ror #21 │ │ │ │ + ldrdeq r6, [pc], #-88 @ │ │ │ │ + rsbeq r2, pc, r4, asr #21 │ │ │ │ + rsbeq r6, pc, r6, lsl r5 @ │ │ │ │ + rsbeq r2, pc, r0, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b6de4 >::_M_default_append(unsigned int)@@Base+0x314e0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ ldrmi fp, [r7], -r1, lsr #1 │ │ │ │ vabs.f32 s8, s10 │ │ │ │ @@ -238488,16 +238488,16 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldrhteq r3, [sl], #-4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x007a3098 │ │ │ │ rsbseq r3, sl, ip, asr #32 │ │ │ │ - strhteq r6, [pc], #-16 │ │ │ │ - mlseq pc, ip, r6, r2 @ │ │ │ │ + strhteq r6, [pc], #-24 │ │ │ │ + rsbeq r2, pc, r4, lsr #13 │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ strtcc pc, [r0], #-2246 @ 0xfffff73a │ │ │ │ blge 48d53c │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ @ instruction: 0xf3deab12 │ │ │ │ strmi pc, [r2], -r9, ror #25 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @@ -238656,30 +238656,30 @@ │ │ │ │ ldc 0, cr8, [pc, #696] @ fc1a4 │ │ │ │ vmov.f64 d6, #4 @ 0x40200000 2.5 │ │ │ │ strbt r9, [r3], r6, asr #22 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ - rsbeq r6, pc, r6, asr #1 │ │ │ │ - strhteq r2, [pc], #-82 │ │ │ │ - rsbeq r6, pc, sl, lsr #1 │ │ │ │ - mlseq pc, r6, r5, r2 @ │ │ │ │ - rsbeq r6, pc, sl, lsr r0 @ │ │ │ │ - rsbeq r2, pc, r6, lsr #10 │ │ │ │ - rsbeq r6, pc, ip, lsl r0 @ │ │ │ │ - rsbeq r2, pc, r8, lsl #10 │ │ │ │ - rsbeq r8, pc, r8, lsr #8 │ │ │ │ - ldrdeq r5, [pc], #-250 @ │ │ │ │ - rsbeq r2, pc, r6, asr #9 │ │ │ │ - strdeq r8, [pc], #-60 @ │ │ │ │ - rsbeq r5, pc, sl, lsl #31 │ │ │ │ - rsbeq r2, pc, r6, ror r4 @ │ │ │ │ - rsbeq r5, pc, r4, asr pc @ │ │ │ │ - rsbeq r2, pc, r0, asr #8 │ │ │ │ + rsbeq r6, pc, lr, asr #1 │ │ │ │ + strhteq r2, [pc], #-90 │ │ │ │ + strhteq r6, [pc], #-2 │ │ │ │ + mlseq pc, lr, r5, r2 @ │ │ │ │ + rsbeq r6, pc, r2, asr #32 │ │ │ │ + rsbeq r2, pc, lr, lsr #10 │ │ │ │ + rsbeq r6, pc, r4, lsr #32 │ │ │ │ + rsbeq r2, pc, r0, lsl r5 @ │ │ │ │ + rsbeq r8, pc, r0, lsr r4 @ │ │ │ │ + rsbeq r5, pc, r2, ror #31 │ │ │ │ + rsbeq r2, pc, lr, asr #9 │ │ │ │ + rsbeq r8, pc, r4, lsl #8 │ │ │ │ + mlseq pc, r2, pc, r5 @ │ │ │ │ + rsbeq r2, pc, lr, ror r4 @ │ │ │ │ + rsbeq r5, pc, ip, asr pc @ │ │ │ │ + rsbeq r2, pc, r8, asr #8 │ │ │ │ @ instruction: 0xf0314620 │ │ │ │ @ instruction: 0xf641f1bd │ │ │ │ movwls r1, #892 @ 0x37c │ │ │ │ blmi 1304768 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ mrc2 7, 6, pc, cr0, cr9, {0} │ │ │ │ stmdacs r0, {r4, ip, pc} │ │ │ │ @@ -238748,20 +238748,20 @@ │ │ │ │ ldrbtmi r1, [r8], #-380 @ 0xfffffe84 │ │ │ │ @ instruction: 0xf71b300c │ │ │ │ stmdami r9, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf71b4478 │ │ │ │ @ instruction: 0xf04fff85 │ │ │ │ @ instruction: 0xe65a32ff │ │ │ │ - rsbeq r6, pc, lr │ │ │ │ - rsbeq r5, pc, r6, ror #27 │ │ │ │ - ldrdeq r2, [pc], #-34 @ │ │ │ │ - rsbeq r5, pc, r4, lsr pc @ │ │ │ │ - rsbeq r5, pc, r2, lsl #27 │ │ │ │ - rsbeq r2, pc, ip, ror #4 │ │ │ │ + rsbeq r6, pc, r6, lsl r0 @ │ │ │ │ + rsbeq r5, pc, lr, ror #27 │ │ │ │ + ldrdeq r2, [pc], #-42 @ │ │ │ │ + rsbeq r5, pc, ip, lsr pc @ │ │ │ │ + rsbeq r5, pc, sl, lsl #27 │ │ │ │ + rsbeq r2, pc, r4, ror r2 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1b7550 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ mrcmi 0, 4, fp, cr11, cr5, {4} │ │ │ │ blhi 1137b6c │ │ │ │ @@ -238917,27 +238917,27 @@ │ │ │ │ mrc2 7, 1, pc, cr12, cr11, {0} │ │ │ │ strb r9, [r1, -sl, lsl #24] │ │ │ │ sbcsle r2, r6, r0, lsl #22 │ │ │ │ @ instruction: 0xf715e7d1 │ │ │ │ svclt 0x0000eac4 │ │ │ │ rsbseq r2, sl, lr, asr #18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, pc, r6, ror #24 │ │ │ │ - rsbeq r2, pc, r2, asr r1 @ │ │ │ │ + rsbeq r5, pc, lr, ror #24 │ │ │ │ + rsbeq r2, pc, sl, asr r1 @ │ │ │ │ rsbseq r2, sl, ip, ror #16 │ │ │ │ - rsbeq r5, pc, ip, lsr #24 │ │ │ │ - rsbeq r2, pc, r8, lsl r1 @ │ │ │ │ - rsbeq r5, pc, r0, lsl ip @ │ │ │ │ - strdeq r2, [pc], #-12 @ │ │ │ │ - rsbeq r5, pc, r4, ror #22 │ │ │ │ - rsbeq r2, pc, r0, asr r0 @ │ │ │ │ - rsbeq r5, pc, lr, lsl #22 │ │ │ │ - strdeq r1, [pc], #-250 @ │ │ │ │ - rsbeq r5, pc, lr, ror #21 │ │ │ │ - ldrdeq r1, [pc], #-250 @ │ │ │ │ + rsbeq r5, pc, r4, lsr ip @ │ │ │ │ + rsbeq r2, pc, r0, lsr #2 │ │ │ │ + rsbeq r5, pc, r8, lsl ip @ │ │ │ │ + rsbeq r2, pc, r4, lsl #2 │ │ │ │ + rsbeq r5, pc, ip, ror #22 │ │ │ │ + rsbeq r2, pc, r8, asr r0 @ │ │ │ │ + rsbeq r5, pc, r6, lsl fp @ │ │ │ │ + rsbeq r2, pc, r2 │ │ │ │ + strdeq r5, [pc], #-166 @ │ │ │ │ + rsbeq r1, pc, r2, ror #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3b7810 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0x4616b09b │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ @@ -239252,22 +239252,22 @@ │ │ │ │ cdp 8, 3, cr9, cr0, cr15, {0} │ │ │ │ vext.8 q13, , q5, #11 │ │ │ │ movwcs pc, #3757 @ 0xead @ │ │ │ │ andls r4, sl, ip, lsr #13 │ │ │ │ ldrb r9, [r1, #781]! @ 0x30d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r5, pc, ip, lsl #14 │ │ │ │ - strdeq r1, [pc], #-184 @ │ │ │ │ - strdeq r5, [pc], #-100 @ │ │ │ │ - rsbeq r1, pc, r0, ror #23 │ │ │ │ + rsbeq r5, pc, r4, lsl r7 @ │ │ │ │ + rsbeq r1, pc, r0, lsl #24 │ │ │ │ + strdeq r5, [pc], #-108 @ │ │ │ │ + rsbeq r1, pc, r8, ror #23 │ │ │ │ ldrshteq r2, [sl], #-42 @ 0xffffffd6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, pc, lr, lsl #12 │ │ │ │ - strdeq r1, [pc], #-170 @ │ │ │ │ + rsbeq r5, pc, r6, lsl r6 @ │ │ │ │ + rsbeq r1, pc, r2, lsl #22 │ │ │ │ ldc 6, cr4, [pc, #332] @ fc9cc │ │ │ │ @ instruction: 0x4682abb5 │ │ │ │ @ instruction: 0xf8da469b │ │ │ │ ldcvs 0, cr6, [r3], #576 @ 0x240 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8db8096 │ │ │ │ blvs fedc49d8 │ │ │ │ @@ -239566,20 +239566,20 @@ │ │ │ │ addsmi r6, r3, #-872415230 @ 0xcc000002 │ │ │ │ movwcs sp, #32771 @ 0x8003 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ bls 576640 │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf714e7f7 │ │ │ │ svclt 0x0000edaa │ │ │ │ - rsbeq r5, pc, r6, lsl #3 │ │ │ │ - rsbeq r1, pc, r2, ror r6 @ │ │ │ │ - rsbeq r5, pc, r6, asr #2 │ │ │ │ - rsbeq r1, pc, r2, lsr r6 @ │ │ │ │ - rsbeq r5, pc, sl, lsr #2 │ │ │ │ - rsbeq r1, pc, r6, lsl r6 @ │ │ │ │ + rsbeq r5, pc, lr, lsl #3 │ │ │ │ + rsbeq r1, pc, sl, ror r6 @ │ │ │ │ + rsbeq r5, pc, lr, asr #2 │ │ │ │ + rsbeq r1, pc, sl, lsr r6 @ │ │ │ │ + rsbeq r5, pc, r2, lsr r1 @ │ │ │ │ + rsbeq r1, pc, lr, lsl r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec53f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ umulllt r4, r2, r0, r0 │ │ │ │ vmlal.s q11, d15, d16 │ │ │ │ mcrvs 12, 3, pc, cr2, cr3, {0} @ │ │ │ │ @@ -239608,16 +239608,16 @@ │ │ │ │ @ instruction: 0xf71b4478 │ │ │ │ ldc 8, cr15, [pc, #836] @ fd120 │ │ │ │ strb r0, [r5, r4, lsl #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r5, pc, ip, lsl r0 @ │ │ │ │ - rsbeq r7, pc, ip, asr r4 @ │ │ │ │ + rsbeq r5, pc, r4, lsr #32 │ │ │ │ + rsbeq r7, pc, r4, ror #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3382bc >::_M_default_append(unsigned int)@@Base+0xb29b8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4606b091 │ │ │ │ cdp 6, 11, cr4, cr0, cr13, {0} │ │ │ │ @@ -239808,20 +239808,20 @@ │ │ │ │ movwls r2, #17153 @ 0x4301 │ │ │ │ @ instruction: 0xf714e6b9 │ │ │ │ svclt 0x0000ebcc │ │ │ │ ... │ │ │ │ ldrsbteq r1, [sl], #-184 @ 0xffffff48 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r1, sl, r0, asr #20 │ │ │ │ - rsbeq r4, pc, sl, lsr sp @ │ │ │ │ - rsbeq r1, pc, r6, lsr #4 │ │ │ │ - rsbeq r4, pc, ip, lsl sp @ │ │ │ │ - rsbeq r1, pc, r8, lsl #4 │ │ │ │ - strdeq r4, [pc], #-206 @ │ │ │ │ - rsbeq r1, pc, sl, ror #3 │ │ │ │ + rsbeq r4, pc, r2, asr #26 │ │ │ │ + rsbeq r1, pc, lr, lsr #4 │ │ │ │ + rsbeq r4, pc, r4, lsr #26 │ │ │ │ + rsbeq r1, pc, r0, lsl r2 @ │ │ │ │ + rsbeq r4, pc, r6, lsl #26 │ │ │ │ + strdeq r1, [pc], #-18 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b85f0 >::_M_default_append(unsigned int)@@Base+0x32cec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0x461db09f │ │ │ │ @ instruction: 0x46074bbc │ │ │ │ @@ -240010,16 +240010,16 @@ │ │ │ │ blge 624030 │ │ │ │ ands r9, fp, sp, lsl #6 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r1, sl, r4, lsr #17 │ │ │ │ - rsbeq r4, pc, r8, asr #24 │ │ │ │ - rsbeq r1, pc, r4, lsr r1 @ │ │ │ │ + rsbeq r4, pc, r0, asr ip @ │ │ │ │ + rsbeq r1, pc, ip, lsr r1 @ │ │ │ │ rsbseq r1, sl, lr, asr #16 │ │ │ │ ldrhcc pc, [lr], #-136 @ 0xffffff78 @ │ │ │ │ movweq lr, #47619 @ 0xba03 │ │ │ │ andle r2, fp, r1, lsl #22 │ │ │ │ adcmi r3, r5, #16777216 @ 0x1000000 │ │ │ │ adcshi pc, r2, r0 │ │ │ │ svchi 0x0004f856 │ │ │ │ @@ -240313,52 +240313,52 @@ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldmdage sl, {r5, r6, sl, fp, sp, pc} │ │ │ │ ldc2l 3, cr15, [r6], {42} @ 0x2a │ │ │ │ svclt 0x0000e45b │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r4, pc, ip, lsr #16 │ │ │ │ - rsbeq r0, pc, r8, lsl sp @ │ │ │ │ - rsbeq r4, pc, r4, ror #15 │ │ │ │ - ldrdeq r0, [pc], #-192 @ │ │ │ │ - rsbeq r4, pc, lr, lsr r7 @ │ │ │ │ - rsbeq r0, pc, sl, lsr #24 │ │ │ │ - rsbeq r4, pc, r6, lsr #14 │ │ │ │ - rsbeq r0, pc, r2, lsl ip @ │ │ │ │ - rsbeq r4, pc, lr, lsl #14 │ │ │ │ - strdeq r0, [pc], #-186 @ │ │ │ │ - rsbeq r4, pc, ip, ror #16 │ │ │ │ - rsbeq r4, pc, r4, ror r6 @ │ │ │ │ - rsbeq r0, pc, r0, ror #22 │ │ │ │ - rsbeq r4, pc, r8, asr r6 @ │ │ │ │ - rsbeq r0, pc, r4, asr #22 │ │ │ │ - rsbeq r4, pc, r8, lsl #15 │ │ │ │ - strdeq r4, [pc], #-80 @ │ │ │ │ - ldrdeq r0, [pc], #-172 @ │ │ │ │ - rsbeq r4, pc, r2, asr #11 │ │ │ │ - rsbeq r0, pc, lr, lsr #21 │ │ │ │ - rsbeq r4, pc, r6, lsr #11 │ │ │ │ - mlseq pc, r2, sl, r0 @ │ │ │ │ - rsbeq r4, pc, sl, lsl #11 │ │ │ │ - rsbeq r0, pc, r6, ror sl @ │ │ │ │ - rsbeq r4, pc, r6, asr r5 @ │ │ │ │ - rsbeq r0, pc, r2, asr #20 │ │ │ │ - rsbeq r4, pc, r6, lsl r5 @ │ │ │ │ - rsbeq r0, pc, r2, lsl #20 │ │ │ │ + rsbeq r4, pc, r4, lsr r8 @ │ │ │ │ + rsbeq r0, pc, r0, lsr #26 │ │ │ │ + rsbeq r4, pc, ip, ror #15 │ │ │ │ + ldrdeq r0, [pc], #-200 @ │ │ │ │ + rsbeq r4, pc, r6, asr #14 │ │ │ │ + rsbeq r0, pc, r2, lsr ip @ │ │ │ │ + rsbeq r4, pc, lr, lsr #14 │ │ │ │ + rsbeq r0, pc, sl, lsl ip @ │ │ │ │ + rsbeq r4, pc, r6, lsl r7 @ │ │ │ │ + rsbeq r0, pc, r2, lsl #24 │ │ │ │ + rsbeq r4, pc, r4, ror r8 @ │ │ │ │ + rsbeq r4, pc, ip, ror r6 @ │ │ │ │ + rsbeq r0, pc, r8, ror #22 │ │ │ │ + rsbeq r4, pc, r0, ror #12 │ │ │ │ + rsbeq r0, pc, ip, asr #22 │ │ │ │ + mlseq pc, r0, r7, r4 @ │ │ │ │ + strdeq r4, [pc], #-88 @ │ │ │ │ + rsbeq r0, pc, r4, ror #21 │ │ │ │ + rsbeq r4, pc, sl, asr #11 │ │ │ │ + strhteq r0, [pc], #-166 │ │ │ │ + rsbeq r4, pc, lr, lsr #11 │ │ │ │ + mlseq pc, sl, sl, r0 @ │ │ │ │ + mlseq pc, r2, r5, r4 @ │ │ │ │ + rsbeq r0, pc, lr, ror sl @ │ │ │ │ + rsbeq r4, pc, lr, asr r5 @ │ │ │ │ + rsbeq r0, pc, sl, asr #20 │ │ │ │ + rsbeq r4, pc, lr, lsl r5 @ │ │ │ │ + rsbeq r0, pc, sl, lsl #20 │ │ │ │ ldrtmi r4, [r1], -r7, lsl #16 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 103b5ec │ │ │ │ @ instruction: 0xf04f4804 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffebb5f8 │ │ │ │ svclt 0x0000e69c │ │ │ │ - rsbeq r4, pc, r4, ror #8 │ │ │ │ - rsbeq r0, pc, lr, asr #18 │ │ │ │ + rsbeq r4, pc, ip, ror #8 │ │ │ │ + rsbeq r0, pc, r6, asr r9 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b8e5c >::_M_default_append(unsigned int)@@Base+0x33558> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0x469ab09f │ │ │ │ strcc pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ @@ -240464,15 +240464,15 @@ │ │ │ │ @ instruction: 0xeeb47b50 │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ vldrle s30, [r5, #64] @ 0x40 │ │ │ │ movwcs r9, #23048 @ 0x5a08 │ │ │ │ andcs r6, r1, #19 │ │ │ │ blmi fe7901cc │ │ │ │ stmiapl fp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 857bc8 │ │ │ │ + blls 857bc8 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x461085bd │ │ │ │ ldc 0, cr11, [sp], #124 @ 0x7c │ │ │ │ pop {r1, r2, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf02c8ff0 │ │ │ │ stmdacs r3, {r0, r1, r2, r5, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ @@ -240619,20 +240619,20 @@ │ │ │ │ svclt 0x0000e0a3 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r1, sl, r8, lsr r0 │ │ │ │ rsbseq r0, sl, r0, lsr #29 │ │ │ │ - rsbeq r4, pc, r0, lsr r2 @ │ │ │ │ - rsbeq r0, pc, ip, lsl r7 @ │ │ │ │ - strdeq r4, [pc], #-18 @ │ │ │ │ - ldrdeq r0, [pc], #-110 @ │ │ │ │ - ldrdeq r4, [pc], #-22 @ │ │ │ │ - rsbeq r0, pc, r2, asr #13 │ │ │ │ + rsbeq r4, pc, r8, lsr r2 @ │ │ │ │ + rsbeq r0, pc, r4, lsr #14 │ │ │ │ + strdeq r4, [pc], #-26 @ │ │ │ │ + rsbeq r0, pc, r6, ror #13 │ │ │ │ + ldrdeq r4, [pc], #-30 @ │ │ │ │ + rsbeq r0, pc, sl, asr #13 │ │ │ │ ldrdcc pc, [r4], -r9 │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blvc 139440 │ │ │ │ @ instruction: 0xeeb56b63 │ │ │ │ ldrmi r7, [r9], -r0, asr #23 │ │ │ │ blx 5399c4 │ │ │ │ cdp 13, 11, cr13, cr4, cr6, {0} │ │ │ │ @@ -241120,39 +241120,39 @@ │ │ │ │ blx 53a154 │ │ │ │ addshi pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf01af033 │ │ │ │ blls 113a05c │ │ │ │ bleq 137a060 │ │ │ │ str r4, [sp, #-1568] @ 0xfffff9e0 │ │ │ │ ... │ │ │ │ - rsbeq r3, pc, lr, asr #23 │ │ │ │ - strhteq r0, [pc], #-10 │ │ │ │ - strhteq r3, [pc], #-176 │ │ │ │ - mlseq pc, ip, r0, r0 @ │ │ │ │ - mlseq pc, r2, fp, r3 @ │ │ │ │ - rsbeq r0, pc, lr, ror r0 @ │ │ │ │ - rsbeq r3, pc, lr, ror #21 │ │ │ │ - strhteq r5, [pc], #-252 │ │ │ │ - ldrdeq r3, [pc], #-164 @ │ │ │ │ - rsbeq pc, lr, r0, asr #31 │ │ │ │ - strhteq r3, [pc], #-168 │ │ │ │ - rsbeq r5, pc, lr, lsr #30 │ │ │ │ - rsbeq r3, pc, r6, lsl #24 │ │ │ │ - rsbeq r3, pc, lr, lsr sl @ │ │ │ │ - rsbeq pc, lr, sl, lsr #30 │ │ │ │ - rsbeq r3, pc, r0, lsr #20 │ │ │ │ - rsbeq pc, lr, ip, lsl #30 │ │ │ │ - rsbeq r3, pc, r0, lsl #20 │ │ │ │ - rsbeq pc, lr, ip, ror #29 │ │ │ │ - ldrdeq r3, [pc], #-140 @ │ │ │ │ - rsbeq pc, lr, r8, asr #27 │ │ │ │ - strhteq r3, [pc], #-140 │ │ │ │ - rsbeq pc, lr, r8, lsr #27 │ │ │ │ - mlseq pc, ip, r8, r3 @ │ │ │ │ - rsbeq pc, lr, r8, lsl #27 │ │ │ │ + ldrdeq r3, [pc], #-182 @ │ │ │ │ + rsbeq r0, pc, r2, asr #1 │ │ │ │ + strhteq r3, [pc], #-184 │ │ │ │ + rsbeq r0, pc, r4, lsr #1 │ │ │ │ + mlseq pc, sl, fp, r3 @ │ │ │ │ + rsbeq r0, pc, r6, lsl #1 │ │ │ │ + strdeq r3, [pc], #-166 @ │ │ │ │ + rsbeq r5, pc, r4, asr #31 │ │ │ │ + ldrdeq r3, [pc], #-172 @ │ │ │ │ + rsbeq pc, lr, r8, asr #31 │ │ │ │ + rsbeq r3, pc, r0, asr #21 │ │ │ │ + rsbeq r5, pc, r6, lsr pc @ │ │ │ │ + rsbeq r3, pc, lr, lsl #24 │ │ │ │ + rsbeq r3, pc, r6, asr #20 │ │ │ │ + rsbeq pc, lr, r2, lsr pc @ │ │ │ │ + rsbeq r3, pc, r8, lsr #20 │ │ │ │ + rsbeq pc, lr, r4, lsl pc @ │ │ │ │ + rsbeq r3, pc, r8, lsl #20 │ │ │ │ + strdeq pc, [lr], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r3, pc, r4, ror #17 │ │ │ │ + ldrdeq pc, [lr], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r3, pc, r4, asr #17 │ │ │ │ + strhteq pc, [lr], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r3, pc, r4, lsr #17 │ │ │ │ + mlseq lr, r0, sp, pc @ │ │ │ │ @ instruction: 0x463aab15 │ │ │ │ ldmdbge r6, {r8, r9, ip, pc} │ │ │ │ @ instruction: 0x4620ab17 │ │ │ │ strvc lr, [r1, -sp, asr #19] │ │ │ │ @ instruction: 0xf6fcf017 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ bls 65e864 │ │ │ │ @@ -241239,21 +241239,21 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 123c3da │ │ │ │ stmdbls r8, {r0, r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ bls 33d77c >::_M_default_append(unsigned int)@@Base+0xb7e78> │ │ │ │ svclt 0x0000e5c0 │ │ │ │ ... │ │ │ │ - strhteq r3, [pc], #-142 │ │ │ │ - strhteq r3, [pc], #-100 │ │ │ │ - mlseq lr, lr, fp, pc @ │ │ │ │ - mlseq pc, r2, r6, r3 @ │ │ │ │ - rsbeq pc, lr, lr, ror fp @ │ │ │ │ - rsbeq r3, pc, r4, ror r6 @ │ │ │ │ - rsbeq pc, lr, r0, ror #22 │ │ │ │ + rsbeq r3, pc, r6, asr #17 │ │ │ │ + strhteq r3, [pc], #-108 │ │ │ │ + rsbeq pc, lr, r6, lsr #23 │ │ │ │ + mlseq pc, sl, r6, r3 @ │ │ │ │ + rsbeq pc, lr, r6, lsl #23 │ │ │ │ + rsbeq r3, pc, ip, ror r6 @ │ │ │ │ + rsbeq pc, lr, r8, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec559b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -ip, lsl #13 │ │ │ │ blls 350028 >::_M_default_append(unsigned int)@@Base+0xca724> │ │ │ │ @ instruction: 0xf8cd9301 │ │ │ │ @@ -241267,16 +241267,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 3bc44e │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ blls 1fd708 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r3, pc, r0, lsl #12 │ │ │ │ - rsbeq pc, lr, ip, ror #21 │ │ │ │ + rsbeq r3, pc, r8, lsl #12 │ │ │ │ + strdeq pc, [lr], #-164 @ 0xffffff5c @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec55a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -241289,16 +241289,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff8bc4a4 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ blls 1fd6b0 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r3, pc, r8, lsr #11 │ │ │ │ - mlseq lr, r4, sl, pc @ │ │ │ │ + strhteq r3, [pc], #-80 │ │ │ │ + mlseq lr, ip, sl, pc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 239d1c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stmibvs r4, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ cdpls 5, 1, cr2, cr11, cr3, {0} │ │ │ │ @@ -241396,18 +241396,18 @@ │ │ │ │ andlt r4, sp, r8, lsl r6 │ │ │ │ blhi 239ce0 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r3, pc, r8, lsr r4 @ │ │ │ │ - rsbeq pc, lr, r4, lsr #18 │ │ │ │ - rsbeq r3, pc, r0, lsl r4 @ │ │ │ │ - strdeq pc, [lr], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r3, pc, r0, asr #8 │ │ │ │ + rsbeq pc, lr, ip, lsr #18 │ │ │ │ + rsbeq r3, pc, r8, lsl r4 @ │ │ │ │ + rsbeq pc, lr, r4, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec55c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strls r9, [r0], #-3079 @ 0xfffff3f9 │ │ │ │ strls r9, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ @ instruction: 0xff16f7ff │ │ │ │ @@ -241419,16 +241419,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9d8f719 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ blls 1fd4a4 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlseq pc, ip, r3, r3 @ │ │ │ │ - rsbeq pc, lr, r8, lsl #17 │ │ │ │ + rsbeq r3, pc, r4, lsr #7 │ │ │ │ + mlseq lr, r0, r8, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec55c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -241441,16 +241441,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9acf719 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ blls 1fd44c │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r3, pc, r4, asr #6 │ │ │ │ - rsbeq pc, lr, r0, lsr r8 @ │ │ │ │ + rsbeq r3, pc, ip, asr #6 │ │ │ │ + rsbeq pc, lr, r8, lsr r8 @ │ │ │ │ stmdavs r8, {r0, r1, r6, fp, sp, lr} │ │ │ │ addsmi r6, r8, #620 @ 0x26c │ │ │ │ ldc 0, cr13, [r1, #176] @ 0xb0 │ │ │ │ vldr d0, [pc, #168] @ feb78 │ │ │ │ vmov.32 r7, d4[1] │ │ │ │ vneg.f64 d16, d7 │ │ │ │ tstple r0, r0, lsl sl @ p-variant is OBSOLETE │ │ │ │ @@ -241677,23 +241677,23 @@ │ │ │ │ @ instruction: 0xf643480d │ │ │ │ @ instruction: 0xf06f41a5 │ │ │ │ ldrbtmi r0, [r8], #-1034 @ 0xfffffbf6 │ │ │ │ @ instruction: 0xf718300c │ │ │ │ stmdami sl, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7194478 │ │ │ │ strb pc, [r5, r7, lsl #17] @ │ │ │ │ - rsbeq r1, pc, r0, asr fp @ │ │ │ │ + rsbeq r1, pc, r8, asr fp @ │ │ │ │ rsbseq pc, r9, r0, ror ip @ │ │ │ │ - ldrdeq r2, [pc], #-246 @ │ │ │ │ - rsbeq pc, lr, r2, asr #9 │ │ │ │ - strhteq r2, [pc], #-246 │ │ │ │ - rsbeq pc, lr, r2, lsr #9 │ │ │ │ + ldrdeq r2, [pc], #-254 @ │ │ │ │ + rsbeq pc, lr, sl, asr #9 │ │ │ │ + strhteq r2, [pc], #-254 │ │ │ │ + rsbeq pc, lr, sl, lsr #9 │ │ │ │ andeq r0, r0, r4, asr #13 │ │ │ │ - rsbeq r2, pc, r2, lsl #31 │ │ │ │ - mlseq pc, r4, r4, r5 @ │ │ │ │ + rsbeq r2, pc, sl, lsl #31 │ │ │ │ + mlseq pc, ip, r4, r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec5609c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf2fd0ff8 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -241933,35 +241933,35 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 7, 4, pc, cr0, cr8, {0} │ │ │ │ @ instruction: 0xf712e7ee │ │ │ │ svclt 0x0000eb1c │ │ │ │ ... │ │ │ │ rsbseq pc, r9, r4, ror #20 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, pc, ip, ror r3 @ │ │ │ │ - rsbeq r5, pc, r6, ror #5 │ │ │ │ - rsbeq pc, lr, r6, ror r2 @ │ │ │ │ + rsbeq r5, pc, r4, lsl #7 │ │ │ │ + rsbeq r5, pc, lr, ror #5 │ │ │ │ + rsbeq pc, lr, lr, ror r2 @ │ │ │ │ @ instruction: 0x0079f990 │ │ │ │ - rsbeq r5, pc, ip, lsr #5 │ │ │ │ - rsbeq pc, lr, ip, lsr r2 @ │ │ │ │ - rsbeq r5, pc, r2, ror #4 │ │ │ │ - strdeq pc, [lr], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r5, pc, r8, asr #4 │ │ │ │ - ldrdeq pc, [lr], #-24 @ 0xffffffe8 @ │ │ │ │ - mlseq pc, r6, r1, r5 @ │ │ │ │ - rsbeq pc, lr, r6, lsr #2 │ │ │ │ - rsbeq r5, pc, ip, ror r1 @ │ │ │ │ - rsbeq pc, lr, ip, lsl #2 │ │ │ │ - rsbeq r5, pc, r4, asr #2 │ │ │ │ - rsbeq r5, pc, ip, lsr #2 │ │ │ │ - strhteq pc, [lr], #-12 @ │ │ │ │ - rsbeq r5, pc, r4, lsl r1 @ │ │ │ │ - rsbeq pc, lr, r2, lsr #1 │ │ │ │ - strdeq r5, [pc], #-4 @ │ │ │ │ - rsbeq pc, lr, r2, lsl #1 │ │ │ │ + strhteq r5, [pc], #-36 │ │ │ │ + rsbeq pc, lr, r4, asr #4 │ │ │ │ + rsbeq r5, pc, sl, ror #4 │ │ │ │ + strdeq pc, [lr], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r5, pc, r0, asr r2 @ │ │ │ │ + rsbeq pc, lr, r0, ror #3 │ │ │ │ + mlseq pc, lr, r1, r5 @ │ │ │ │ + rsbeq pc, lr, lr, lsr #2 │ │ │ │ + rsbeq r5, pc, r4, lsl #3 │ │ │ │ + rsbeq pc, lr, r4, lsl r1 @ │ │ │ │ + rsbeq r5, pc, ip, asr #2 │ │ │ │ + rsbeq r5, pc, r4, lsr r1 @ │ │ │ │ + rsbeq pc, lr, r4, asr #1 │ │ │ │ + rsbeq r5, pc, ip, lsl r1 @ │ │ │ │ + rsbeq pc, lr, sl, lsr #1 │ │ │ │ + strdeq r5, [pc], #-12 @ │ │ │ │ + rsbeq pc, lr, sl, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec564d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -sp, asr #28 │ │ │ │ @@ -241972,16 +241972,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf718300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrc2 7, 1, pc, cr10, cr8, {0} │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r5, pc, r6, asr #32 │ │ │ │ - ldrdeq lr, [lr], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r5, pc, lr, asr #32 │ │ │ │ + ldrdeq lr, [lr], #-254 @ 0xffffff02 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec56520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r5, lsr #28 │ │ │ │ @@ -241992,16 +241992,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf718300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrc2 7, 0, pc, cr2, cr8, {0} │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - strdeq r4, [pc], #-246 @ │ │ │ │ - rsbeq lr, lr, r6, lsl #31 │ │ │ │ + strdeq r4, [pc], #-254 @ │ │ │ │ + rsbeq lr, lr, lr, lsl #31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23a828 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbvs sp, {r0, r1, r7, ip, sp, pc} │ │ │ │ cdpls 4, 0, cr2, cr15, cr0, {0} │ │ │ │ @@ -242120,24 +242120,24 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrrc2 7, 1, pc, r8, cr8 @ │ │ │ │ strtmi r4, [r1], -lr, lsl #16 │ │ │ │ @ instruction: 0xf7184478 │ │ │ │ usad8 r0, r3, sp │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrshteq lr, [r1], #-144 @ 0xffffff70 │ │ │ │ - strdeq sl, [lr], #-152 @ 0xffffff68 @ │ │ │ │ - ldrdeq r4, [pc], #-234 @ │ │ │ │ - rsbeq r4, pc, r8, asr lr @ │ │ │ │ - rsbeq lr, lr, r8, ror #27 │ │ │ │ - rsbeq r4, pc, r2, lsr lr @ │ │ │ │ - rsbeq lr, lr, r2, asr #27 │ │ │ │ - rsbeq r4, pc, r8, lsr #28 │ │ │ │ - strdeq r4, [pc], #-216 @ │ │ │ │ - rsbeq lr, lr, r8, lsl #27 │ │ │ │ + ldrshteq lr, [r1], #-152 @ 0xffffff68 │ │ │ │ + rsbeq sl, lr, r0, lsl #20 │ │ │ │ + rsbeq r4, pc, r2, ror #29 │ │ │ │ + rsbeq r4, pc, r0, ror #28 │ │ │ │ + strdeq lr, [lr], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r4, pc, sl, lsr lr @ │ │ │ │ + rsbeq lr, lr, sl, asr #27 │ │ │ │ + rsbeq r4, pc, r0, lsr lr @ │ │ │ │ + rsbeq r4, pc, r0, lsl #28 │ │ │ │ + mlseq lr, r0, sp, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsr #24 │ │ │ │ strmi r4, [r3], ip, lsr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -242181,16 +242181,16 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r8], -r3, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7128ff0 │ │ │ │ svclt 0x0000e926 │ │ │ │ rsbseq pc, r9, r8, asr r4 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r4, pc, r6, lsr #26 │ │ │ │ - strhteq lr, [lr], #-198 @ 0xffffff3a │ │ │ │ + rsbeq r4, pc, lr, lsr #26 │ │ │ │ + strhteq lr, [lr], #-206 @ 0xffffff32 │ │ │ │ rsbseq pc, r9, sl, asr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1bab24 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fef3d9a8 │ │ │ │ @ instruction: 0xf2ad4a98 │ │ │ │ @@ -242343,32 +242343,32 @@ │ │ │ │ @ instruction: 0xf7184478 │ │ │ │ @ instruction: 0xe759fb59 │ │ │ │ svc 0x00e4f711 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq pc, r9, r8, ror r3 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r4, pc, r8, ror ip @ │ │ │ │ - rsbseq r1, r3, lr, ror #25 │ │ │ │ - rsbeq r4, pc, lr, asr #23 │ │ │ │ - rsbeq lr, lr, lr, asr fp │ │ │ │ + rsbeq r4, pc, r0, lsl #25 │ │ │ │ + ldrshteq r1, [r3], #-198 @ 0xffffff3a │ │ │ │ + ldrdeq r4, [pc], #-182 @ │ │ │ │ + rsbeq lr, lr, r6, ror #22 │ │ │ │ rsbseq pc, r9, r8, ror r2 @ │ │ │ │ - rsbeq sl, lr, r4, asr #14 │ │ │ │ - rsbeq r4, pc, r6, lsr #22 │ │ │ │ - strhteq lr, [lr], #-166 @ 0xffffff5a │ │ │ │ - rsbeq r4, pc, ip, lsl #22 │ │ │ │ - mlseq lr, ip, sl, lr │ │ │ │ - strdeq r4, [pc], #-162 @ │ │ │ │ - rsbeq lr, lr, r2, lsl #21 │ │ │ │ - ldrdeq r4, [pc], #-168 @ │ │ │ │ - rsbeq lr, lr, r8, ror #20 │ │ │ │ - rsbeq r4, pc, r2, lsr #21 │ │ │ │ - rsbeq lr, lr, r2, lsr sl │ │ │ │ - rsbeq r4, pc, r6, lsl #21 │ │ │ │ - rsbeq lr, lr, r4, lsl sl │ │ │ │ + rsbeq sl, lr, ip, asr #14 │ │ │ │ + rsbeq r4, pc, lr, lsr #22 │ │ │ │ + strhteq lr, [lr], #-174 @ 0xffffff52 │ │ │ │ + rsbeq r4, pc, r4, lsl fp @ │ │ │ │ + rsbeq lr, lr, r4, lsr #21 │ │ │ │ + strdeq r4, [pc], #-170 @ │ │ │ │ + rsbeq lr, lr, sl, lsl #21 │ │ │ │ + rsbeq r4, pc, r0, ror #21 │ │ │ │ + rsbeq lr, lr, r0, ror sl │ │ │ │ + rsbeq r4, pc, sl, lsr #21 │ │ │ │ + rsbeq lr, lr, sl, lsr sl │ │ │ │ + rsbeq r4, pc, lr, lsl #21 │ │ │ │ + rsbeq lr, lr, ip, lsl sl │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46994c39 │ │ │ │ addlt r4, r4, r9, lsr fp │ │ │ │ stmdbvs sp, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -242426,18 +242426,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fed3d67c │ │ │ │ strb r9, [pc, r1, lsl #22] │ │ │ │ svc 0x003af711 │ │ │ │ ldrhteq pc, [r9], #-8 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq pc, r9, r8, lsr r0 @ │ │ │ │ - rsbeq r4, pc, r0, asr r9 @ │ │ │ │ - rsbeq lr, lr, r0, ror #17 │ │ │ │ - rsbeq r4, pc, r2, lsr r9 @ │ │ │ │ - rsbeq lr, lr, r2, asr #17 │ │ │ │ + rsbeq r4, pc, r8, asr r9 @ │ │ │ │ + rsbeq lr, lr, r8, ror #17 │ │ │ │ + rsbeq r4, pc, sl, lsr r9 @ │ │ │ │ + rsbeq lr, lr, sl, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr ip │ │ │ │ ldrbtmi r4, [ip], #-2612 @ 0xfffff5cc │ │ │ │ stmiapl r2!, {r1, r4, r9, sl, fp, ip, pc} │ │ │ │ @@ -242489,19 +242489,19 @@ │ │ │ │ blx e3d774 │ │ │ │ bls 1f9a54 │ │ │ │ andsvs r2, r3, r5, lsl #6 │ │ │ │ @ instruction: 0xf711e7cb │ │ │ │ svclt 0x0000eebc │ │ │ │ rsbseq lr, r9, r6, lsr #31 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq pc, r8, r8, r4 @ │ │ │ │ - rsbeq lr, lr, r8, lsr #16 │ │ │ │ + rsbeq r4, pc, r0, lsr #17 │ │ │ │ + rsbeq lr, lr, r0, lsr r8 │ │ │ │ rsbseq lr, r9, r2, asr #30 │ │ │ │ - rsbeq r4, pc, sl, lsr r8 @ │ │ │ │ - rsbeq lr, lr, sl, asr #15 │ │ │ │ + rsbeq r4, pc, r2, asr #16 │ │ │ │ + ldrdeq lr, [lr], #-114 @ 0xffffff8e @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r4, lsr #18 │ │ │ │ ldrbtmi r4, [r9], #-2852 @ 0xfffff4dc │ │ │ │ ldrdge pc, [r0], #-141 @ 0xffffff73 │ │ │ │ @@ -242537,16 +242537,16 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r8], -r3, lsl #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7118ff0 │ │ │ │ svclt 0x0000ee5c │ │ │ │ rsbseq lr, r9, r6, lsr #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq pc, r2, r7, r4 @ │ │ │ │ - rsbeq lr, lr, r2, lsr #14 │ │ │ │ + mlseq pc, sl, r7, r4 @ │ │ │ │ + rsbeq lr, lr, sl, lsr #14 │ │ │ │ rsbseq lr, r9, r6, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r2, lsr #18 │ │ │ │ ldrbtmi r4, [r9], #-2850 @ 0xfffff4de │ │ │ │ @@ -242581,16 +242581,16 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mcr 7, 0, pc, cr2, cr1, {0} @ │ │ │ │ rsbseq lr, r9, lr, ror #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r4, [pc], #-110 @ │ │ │ │ - rsbeq lr, lr, lr, ror #12 │ │ │ │ + rsbeq r4, pc, r6, ror #13 │ │ │ │ + rsbeq lr, lr, r6, ror r6 │ │ │ │ rsbseq lr, r9, r4, lsl #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ bleq 13c38c │ │ │ │ @@ -242641,20 +242641,20 @@ │ │ │ │ stmdami sl, {r0, r1, r2, r3, r4, r5, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf840f718 │ │ │ │ stmdbls r1, {r3, fp, lr} │ │ │ │ @ instruction: 0xf7184478 │ │ │ │ blls 17e174 │ │ │ │ svclt 0x0000e7cd │ │ │ │ - rsbeq r4, pc, sl, lsr #12 │ │ │ │ - strhteq lr, [lr], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq r4, pc, lr, lsl #12 │ │ │ │ - mlseq lr, lr, r5, lr │ │ │ │ - rsbeq r4, pc, r8, asr #11 │ │ │ │ - rsbeq lr, lr, r8, asr r5 │ │ │ │ + rsbeq r4, pc, r2, lsr r6 @ │ │ │ │ + rsbeq lr, lr, r2, asr #11 │ │ │ │ + rsbeq r4, pc, r6, lsl r6 @ │ │ │ │ + rsbeq lr, lr, r6, lsr #11 │ │ │ │ + ldrdeq r4, [pc], #-80 @ │ │ │ │ + rsbeq lr, lr, r0, ror #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -lr, ror #30 │ │ │ │ ldrmi fp, [r1], r5, lsl #1 │ │ │ │ @ instruction: 0x461e447f │ │ │ │ @@ -242762,29 +242762,29 @@ │ │ │ │ bicsvc pc, r1, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff4ef717 │ │ │ │ @ instruction: 0xf04f4811 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf808f718 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbeq r4, pc, r8, ror #10 │ │ │ │ - ldrdeq r4, [pc], #-72 @ │ │ │ │ - rsbeq lr, lr, r8, ror #8 │ │ │ │ - strhteq r4, [pc], #-78 │ │ │ │ - rsbeq lr, lr, lr, asr #8 │ │ │ │ - rsbeq r4, pc, lr, asr #8 │ │ │ │ - ldrdeq lr, [lr], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r4, pc, r6, lsr r4 @ │ │ │ │ - rsbeq lr, lr, r6, asr #7 │ │ │ │ - rsbeq r4, pc, ip, lsl r4 @ │ │ │ │ - rsbeq lr, lr, ip, lsr #7 │ │ │ │ - rsbeq r4, pc, r4, lsl #8 │ │ │ │ - mlseq lr, r2, r3, lr │ │ │ │ - rsbeq r4, pc, r4, ror #7 │ │ │ │ - rsbeq lr, lr, r2, ror r3 │ │ │ │ + rsbeq r4, pc, r0, ror r5 @ │ │ │ │ + rsbeq r4, pc, r0, ror #9 │ │ │ │ + rsbeq lr, lr, r0, ror r4 │ │ │ │ + rsbeq r4, pc, r6, asr #9 │ │ │ │ + rsbeq lr, lr, r6, asr r4 │ │ │ │ + rsbeq r4, pc, r6, asr r4 @ │ │ │ │ + rsbeq lr, lr, r6, ror #7 │ │ │ │ + rsbeq r4, pc, lr, lsr r4 @ │ │ │ │ + rsbeq lr, lr, lr, asr #7 │ │ │ │ + rsbeq r4, pc, r4, lsr #8 │ │ │ │ + strhteq lr, [lr], #-52 @ 0xffffffcc │ │ │ │ + rsbeq r4, pc, ip, lsl #8 │ │ │ │ + mlseq lr, sl, r3, lr │ │ │ │ + rsbeq r4, pc, ip, ror #7 │ │ │ │ + rsbeq lr, lr, sl, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi f91814 │ │ │ │ blmi f91a24 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -242842,19 +242842,19 @@ │ │ │ │ stmdami sl, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff6ef717 │ │ │ │ @ instruction: 0xf711e7b8 │ │ │ │ svclt 0x0000ebfa │ │ │ │ rsbseq lr, r9, r8, lsr sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r4, pc, sl, lsr r3 @ │ │ │ │ - rsbeq lr, lr, sl, asr #5 │ │ │ │ + rsbeq r4, pc, r2, asr #6 │ │ │ │ + ldrdeq lr, [lr], #-34 @ 0xffffffde @ │ │ │ │ rsbseq lr, r9, r4, ror #19 │ │ │ │ - rsbeq r4, pc, lr, lsr #5 │ │ │ │ - rsbeq lr, lr, lr, lsr r2 │ │ │ │ + strhteq r4, [pc], #-38 │ │ │ │ + rsbeq lr, lr, r6, asr #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1bb584 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdbvs r1, {r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf8dd4606 │ │ │ │ @@ -242958,28 +242958,28 @@ │ │ │ │ ldrbtmi r0, [r8], #-1032 @ 0xfffffbf8 │ │ │ │ @ instruction: 0xf717300c │ │ │ │ bls 17f98c │ │ │ │ @ instruction: 0x46414810 │ │ │ │ ldrbtmi r6, [r8], #-2194 @ 0xfffff76e │ │ │ │ mcr2 7, 4, pc, cr0, cr7, {0} @ │ │ │ │ svclt 0x0000e784 │ │ │ │ - rsbeq r4, pc, r6, asr #3 │ │ │ │ - rsbeq lr, lr, r6, asr r1 │ │ │ │ - rsbeq r4, pc, lr, lsr #3 │ │ │ │ - rsbeq lr, lr, lr, lsr r1 │ │ │ │ - rsbeq r4, pc, r2, asr r1 @ │ │ │ │ - rsbeq lr, lr, r2, ror #1 │ │ │ │ - rsbeq r4, pc, sl, lsr #2 │ │ │ │ - strhteq lr, [lr], #-10 │ │ │ │ - rsbeq r4, pc, r0, lsl r1 @ │ │ │ │ - rsbeq lr, lr, r0, lsr #1 │ │ │ │ - strdeq r4, [pc], #-6 @ │ │ │ │ - rsbeq lr, lr, r6, lsl #1 │ │ │ │ - ldrdeq r4, [pc], #-6 @ │ │ │ │ - rsbeq r4, pc, r6, asr #2 │ │ │ │ + rsbeq r4, pc, lr, asr #3 │ │ │ │ + rsbeq lr, lr, lr, asr r1 │ │ │ │ + strhteq r4, [pc], #-22 │ │ │ │ + rsbeq lr, lr, r6, asr #2 │ │ │ │ + rsbeq r4, pc, sl, asr r1 @ │ │ │ │ + rsbeq lr, lr, sl, ror #1 │ │ │ │ + rsbeq r4, pc, r2, lsr r1 @ │ │ │ │ + rsbeq lr, lr, r2, asr #1 │ │ │ │ + rsbeq r4, pc, r8, lsl r1 @ │ │ │ │ + rsbeq lr, lr, r8, lsr #1 │ │ │ │ + strdeq r4, [pc], #-14 @ │ │ │ │ + rsbeq lr, lr, lr, lsl #1 │ │ │ │ + ldrdeq r4, [pc], #-14 @ │ │ │ │ + rsbeq r4, pc, lr, asr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec574c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ blcs 35a340 >::_M_default_append(unsigned int)@@Base+0xd4a3c> │ │ │ │ @@ -243032,22 +243032,22 @@ │ │ │ │ stmdami ip, {r0, r1, r3, r6, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r2, #-92]! @ 0xffffffa4 │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7174478 │ │ │ │ blls 17fb58 │ │ │ │ svclt 0x0000e79f │ │ │ │ - rsbeq r4, pc, sl, lsr #32 │ │ │ │ - strhteq sp, [lr], #-250 @ 0xffffff06 │ │ │ │ - rsbeq r4, pc, ip │ │ │ │ - mlseq lr, ip, pc, sp @ │ │ │ │ - rsbeq r3, pc, sl, asr #31 │ │ │ │ - rsbeq sp, lr, sl, asr pc │ │ │ │ - rsbeq r3, pc, ip, lsr #31 │ │ │ │ - rsbeq sp, lr, ip, lsr pc │ │ │ │ + rsbeq r4, pc, r2, lsr r0 @ │ │ │ │ + rsbeq sp, lr, r2, asr #31 │ │ │ │ + rsbeq r4, pc, r4, lsl r0 @ │ │ │ │ + rsbeq sp, lr, r4, lsr #31 │ │ │ │ + ldrdeq r3, [pc], #-242 @ │ │ │ │ + rsbeq sp, lr, r2, ror #30 │ │ │ │ + strhteq r3, [pc], #-244 │ │ │ │ + rsbeq sp, lr, r4, asr #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec575d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ andle r2, r2, r9, lsl #22 │ │ │ │ @@ -243104,22 +243104,22 @@ │ │ │ │ stmdami ip, {r1, r3, r5, r6, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r2], #92 @ 0x5c │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf7174478 │ │ │ │ blls 17fa38 │ │ │ │ svclt 0x0000e796 │ │ │ │ - strdeq r3, [pc], #-234 @ │ │ │ │ - rsbeq sp, lr, sl, lsl #29 │ │ │ │ - ldrdeq r3, [pc], #-236 @ │ │ │ │ - rsbeq sp, lr, ip, ror #28 │ │ │ │ - rsbeq r3, pc, sl, lsr #29 │ │ │ │ - rsbeq sp, lr, sl, lsr lr │ │ │ │ - rsbeq r3, pc, ip, lsl #29 │ │ │ │ - rsbeq sp, lr, ip, lsl lr │ │ │ │ + rsbeq r3, pc, r2, lsl #30 │ │ │ │ + mlseq lr, r2, lr, sp │ │ │ │ + rsbeq r3, pc, r4, ror #29 │ │ │ │ + rsbeq sp, lr, r4, ror lr │ │ │ │ + strhteq r3, [pc], #-226 │ │ │ │ + rsbeq sp, lr, r2, asr #28 │ │ │ │ + mlseq pc, r4, lr, r3 @ │ │ │ │ + rsbeq sp, lr, r4, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec576f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r6, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r3, sp, lsl r6 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ ldmdavs r2!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @@ -243155,22 +243155,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 7, cr15, [lr], #92 @ 0x5c │ │ │ │ bmi 3fa4c8 │ │ │ │ @ instruction: 0x46294638 │ │ │ │ @ instruction: 0xf02d447a │ │ │ │ strtmi pc, [r0], -fp, rrx │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbeq r3, pc, r8, lsr #28 │ │ │ │ - strhteq sp, [lr], #-216 @ 0xffffff28 │ │ │ │ - rsbeq r3, pc, r0, lsl lr @ │ │ │ │ - rsbeq sp, lr, r0, lsr #27 │ │ │ │ - rsbeq r3, pc, sl, lsr #29 │ │ │ │ - rsbeq r3, pc, lr, asr #27 │ │ │ │ - rsbeq sp, lr, lr, asr sp │ │ │ │ - rsbeq r4, lr, ip, lsl #24 │ │ │ │ + rsbeq r3, pc, r0, lsr lr @ │ │ │ │ + rsbeq sp, lr, r0, asr #27 │ │ │ │ + rsbeq r3, pc, r8, lsl lr @ │ │ │ │ + rsbeq sp, lr, r8, lsr #27 │ │ │ │ + strhteq r3, [pc], #-226 │ │ │ │ + ldrdeq r3, [pc], #-214 @ │ │ │ │ + rsbeq sp, lr, r6, ror #26 │ │ │ │ + rsbeq r4, lr, r4, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec577bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmdbvs r3, {r3, r4, r9, sl, lr} │ │ │ │ ldmvs sl, {r2, r8, fp, ip, pc}^ │ │ │ │ svclt 0x00a8428a │ │ │ │ @@ -243209,15 +243209,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ ldmdb sl, {r0, r4, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq lr, r9, sl, ror #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq r3, [pc], #-192 @ │ │ │ │ + strdeq r3, [pc], #-200 @ │ │ │ │ ldrhteq lr, [r9], #-50 @ 0xffffffce │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r6, {r0, r2, r7, ip, sp, pc} │ │ │ │ pkhbtmi r4, r0, pc, lsl #12 @ │ │ │ │ @@ -243251,18 +243251,18 @@ │ │ │ │ ldrbtmi r7, [r8], #-382 @ 0xfffffe82 │ │ │ │ @ instruction: 0xf717300c │ │ │ │ stmdami r7, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ ldc2 7, cr15, [r8], #-92 @ 0xffffffa4 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq r3, pc, r6, ror #24 │ │ │ │ - strdeq sp, [lr], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r3, pc, r2, asr #24 │ │ │ │ - ldrdeq sp, [lr], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r3, pc, lr, ror #24 │ │ │ │ + strdeq sp, [lr], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r3, pc, sl, asr #24 │ │ │ │ + ldrdeq sp, [lr], #-186 @ 0xffffff46 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23bbe4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs sp, {sl, sp} │ │ │ │ stmiblt sl, {r2, r3, r4, sp, lr} │ │ │ │ @@ -243336,18 +243336,18 @@ │ │ │ │ msrcc (UNDEF: 99), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff5be4b4 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7174478 │ │ │ │ strb pc, [lr, sp, lsl #23] @ │ │ │ │ ... │ │ │ │ - rsbeq r3, pc, lr, lsl #22 │ │ │ │ - mlseq lr, lr, sl, sp │ │ │ │ - rsbeq r3, pc, ip, ror #21 │ │ │ │ - rsbeq sp, lr, ip, ror sl │ │ │ │ + rsbeq r3, pc, r6, lsl fp @ │ │ │ │ + rsbeq sp, lr, r6, lsr #21 │ │ │ │ + strdeq r3, [pc], #-164 @ │ │ │ │ + rsbeq sp, lr, r4, lsl #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r4, r0, lsr ip │ │ │ │ @ instruction: 0x1e1f4930 │ │ │ │ @ instruction: 0xf8dd447c │ │ │ │ @@ -243395,19 +243395,19 @@ │ │ │ │ blx 8be59e │ │ │ │ movwcs lr, #22480 @ 0x57d0 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf710e7cc │ │ │ │ svclt 0x0000efa6 │ │ │ │ rsbseq lr, r9, r8, ror #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, pc, sl, ror #20 │ │ │ │ - strdeq sp, [lr], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r3, pc, r2, ror sl @ │ │ │ │ + rsbeq sp, lr, r2, lsl #20 │ │ │ │ rsbseq lr, r9, r4, lsl r1 │ │ │ │ - rsbeq r3, pc, lr, lsl #20 │ │ │ │ - mlseq lr, lr, r9, sp │ │ │ │ + rsbeq r3, pc, r6, lsl sl @ │ │ │ │ + rsbeq sp, lr, r6, lsr #19 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r1, lsr #24 │ │ │ │ @ instruction: 0x1e1e4921 │ │ │ │ @ instruction: 0xf8dd447c │ │ │ │ @@ -243440,16 +243440,16 @@ │ │ │ │ andcs r8, r4, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strb r2, [ip, r0]! │ │ │ │ ldrb r2, [r9, r5, lsl #4]! │ │ │ │ svc 0x004af710 │ │ │ │ rsbseq lr, r9, r8, ror r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, pc, sl, ror r9 @ │ │ │ │ - rsbeq sp, lr, sl, lsl #18 │ │ │ │ + rsbeq r3, pc, r2, lsl #19 │ │ │ │ + rsbeq sp, lr, r2, lsl r9 │ │ │ │ rsbseq lr, r9, r2, lsr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf1b3b085 │ │ │ │ @ instruction: 0xdd4b0900 │ │ │ │ @@ -243490,17 +243490,17 @@ │ │ │ │ strls r7, [r0], #-1258 @ 0xfffffb16 │ │ │ │ @ instruction: 0xf7140092 │ │ │ │ strcc pc, [r1, -r3, asr #22] │ │ │ │ @ instruction: 0xd1ba45b9 │ │ │ │ beq 17cc08 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r3, pc, sl, ror #17 │ │ │ │ - rsbeq r3, pc, r4, asr #17 │ │ │ │ - rsbeq sp, lr, sl, asr r8 │ │ │ │ + strdeq r3, [pc], #-130 @ │ │ │ │ + rsbeq r3, pc, ip, asr #17 │ │ │ │ + rsbeq sp, lr, r2, ror #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4690461e │ │ │ │ movwcs lr, #27089 @ 0x69d1 │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @@ -243622,22 +243622,22 @@ │ │ │ │ ldrbtmi r4, [ip], #-3597 @ 0xfffff1f3 │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ @ instruction: 0xf717447e │ │ │ │ @ instruction: 0x4629f893 │ │ │ │ @ instruction: 0xf7174630 │ │ │ │ vst2.16 {d31,d33}, [pc] │ │ │ │ @ instruction: 0xe7e271b1 │ │ │ │ - rsbeq r3, pc, r8, asr #15 │ │ │ │ - rsbeq sp, lr, lr, asr r7 │ │ │ │ - rsbeq r3, pc, lr, lsr #14 │ │ │ │ - rsbeq sp, lr, r4, asr #13 │ │ │ │ - rsbeq r3, pc, sl, lsr #13 │ │ │ │ - rsbeq sp, lr, r0, asr #12 │ │ │ │ - rsbeq r3, pc, r2, ror r6 @ │ │ │ │ - rsbeq sp, lr, r8, lsl #12 │ │ │ │ + ldrdeq r3, [pc], #-112 @ │ │ │ │ + rsbeq sp, lr, r6, ror #14 │ │ │ │ + rsbeq r3, pc, r6, lsr r7 @ │ │ │ │ + rsbeq sp, lr, ip, asr #13 │ │ │ │ + strhteq r3, [pc], #-98 │ │ │ │ + rsbeq sp, lr, r8, asr #12 │ │ │ │ + rsbeq r3, pc, sl, ror r6 @ │ │ │ │ + rsbeq sp, lr, r0, lsl r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0x5694f8df │ │ │ │ @ instruction: 0xf8df460c │ │ │ │ umulllt r1, fp, r4, r6 │ │ │ │ @@ -244059,58 +244059,58 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ stc2l 7, cr15, [ip, #88]! @ 0x58 │ │ │ │ strb r9, [sl], #2820 @ 0xb04 │ │ │ │ b 1ebefec │ │ │ │ ldrsbteq sp, [r9], #-204 @ 0xffffff34 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrhteq sp, [r9], #-198 @ 0xffffff3a │ │ │ │ - rsbeq r3, pc, r6, asr #10 │ │ │ │ - ldrdeq sp, [lr], #-68 @ 0xffffffbc @ │ │ │ │ - mlseq pc, ip, r4, r3 @ │ │ │ │ - rsbeq sp, lr, sl, lsr #8 │ │ │ │ - rsbeq r3, pc, r2, ror r3 @ │ │ │ │ - rsbeq sp, lr, r2, lsl #6 │ │ │ │ - rsbeq r3, pc, ip, lsr #6 │ │ │ │ - strhteq sp, [lr], #-44 @ 0xffffffd4 │ │ │ │ - ldrdeq r3, [pc], #-32 @ │ │ │ │ - rsbeq sp, lr, r0, ror #4 │ │ │ │ - strhteq r3, [pc], #-34 │ │ │ │ - rsbeq sp, lr, r2, asr #4 │ │ │ │ - mlseq pc, r4, r2, r3 @ │ │ │ │ - rsbeq sp, lr, r4, lsr #4 │ │ │ │ - rsbeq r3, pc, lr, ror #4 │ │ │ │ - strdeq sp, [lr], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r3, pc, lr, ror #3 │ │ │ │ - rsbeq sp, lr, lr, ror r1 │ │ │ │ - rsbeq r3, pc, r4, lsr #3 │ │ │ │ - rsbeq sp, lr, r4, lsr r1 │ │ │ │ - rsbeq r3, pc, r6, lsl #3 │ │ │ │ - rsbeq sp, lr, r6, lsl r1 │ │ │ │ - rsbeq r3, pc, ip, asr r1 @ │ │ │ │ - rsbeq sp, lr, ip, ror #1 │ │ │ │ - rsbeq r3, pc, lr, lsl r1 @ │ │ │ │ - rsbeq sp, lr, lr, lsr #1 │ │ │ │ - ldrdeq r3, [pc], #-10 @ │ │ │ │ - rsbeq sp, lr, sl, rrx │ │ │ │ - strhteq r3, [pc], #-12 │ │ │ │ - rsbeq sp, lr, ip, asr #32 │ │ │ │ - mlseq pc, lr, r0, r3 @ │ │ │ │ - rsbeq sp, lr, lr, lsr #32 │ │ │ │ - rsbeq r3, pc, sl, asr r0 @ │ │ │ │ - rsbeq ip, lr, sl, ror #31 │ │ │ │ - rsbeq r3, pc, ip, lsr r0 @ │ │ │ │ - rsbeq ip, lr, ip, asr #31 │ │ │ │ - rsbeq r3, pc, r2, lsl r0 @ │ │ │ │ - rsbeq ip, lr, r2, lsr #31 │ │ │ │ - strdeq r2, [pc], #-244 @ │ │ │ │ - rsbeq ip, lr, r4, lsl #31 │ │ │ │ - rsbeq r2, pc, r8, asr #31 │ │ │ │ - rsbeq ip, lr, r8, asr pc │ │ │ │ - rsbeq r2, pc, sl, lsr #31 │ │ │ │ - rsbeq ip, lr, sl, lsr pc │ │ │ │ + rsbeq r3, pc, lr, asr #10 │ │ │ │ + ldrdeq sp, [lr], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r3, pc, r4, lsr #9 │ │ │ │ + rsbeq sp, lr, r2, lsr r4 │ │ │ │ + rsbeq r3, pc, sl, ror r3 @ │ │ │ │ + rsbeq sp, lr, sl, lsl #6 │ │ │ │ + rsbeq r3, pc, r4, lsr r3 @ │ │ │ │ + rsbeq sp, lr, r4, asr #5 │ │ │ │ + ldrdeq r3, [pc], #-40 @ │ │ │ │ + rsbeq sp, lr, r8, ror #4 │ │ │ │ + strhteq r3, [pc], #-42 │ │ │ │ + rsbeq sp, lr, sl, asr #4 │ │ │ │ + mlseq pc, ip, r2, r3 @ │ │ │ │ + rsbeq sp, lr, ip, lsr #4 │ │ │ │ + rsbeq r3, pc, r6, ror r2 @ │ │ │ │ + rsbeq sp, lr, r6, lsl #4 │ │ │ │ + strdeq r3, [pc], #-22 @ │ │ │ │ + rsbeq sp, lr, r6, lsl #3 │ │ │ │ + rsbeq r3, pc, ip, lsr #3 │ │ │ │ + rsbeq sp, lr, ip, lsr r1 │ │ │ │ + rsbeq r3, pc, lr, lsl #3 │ │ │ │ + rsbeq sp, lr, lr, lsl r1 │ │ │ │ + rsbeq r3, pc, r4, ror #2 │ │ │ │ + strdeq sp, [lr], #-4 @ │ │ │ │ + rsbeq r3, pc, r6, lsr #2 │ │ │ │ + strhteq sp, [lr], #-6 │ │ │ │ + rsbeq r3, pc, r2, ror #1 │ │ │ │ + rsbeq sp, lr, r2, ror r0 │ │ │ │ + rsbeq r3, pc, r4, asr #1 │ │ │ │ + rsbeq sp, lr, r4, asr r0 │ │ │ │ + rsbeq r3, pc, r6, lsr #1 │ │ │ │ + rsbeq sp, lr, r6, lsr r0 │ │ │ │ + rsbeq r3, pc, r2, rrx │ │ │ │ + strdeq ip, [lr], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r3, pc, r4, asr #32 │ │ │ │ + ldrdeq ip, [lr], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r3, pc, sl, lsl r0 @ │ │ │ │ + rsbeq ip, lr, sl, lsr #31 │ │ │ │ + strdeq r2, [pc], #-252 @ │ │ │ │ + rsbeq ip, lr, ip, lsl #31 │ │ │ │ + ldrdeq r2, [pc], #-240 @ │ │ │ │ + rsbeq ip, lr, r0, ror #30 │ │ │ │ + strhteq r2, [pc], #-242 │ │ │ │ + rsbeq ip, lr, r2, asr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r5], -r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2604 @ 0xfffff5d4 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ @@ -244155,16 +244155,16 @@ │ │ │ │ blls 2bb4c8 >::_M_default_append(unsigned int)@@Base+0x35bc4> │ │ │ │ svclt 0x00c84293 │ │ │ │ ldclle 3, cr2, [r5], #40 @ 0x28 │ │ │ │ ldrb r2, [r3, r3, lsl #6]! │ │ │ │ ldmib r4!, {r4, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq sp, r9, r6, ror r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, pc, sl, asr lr @ │ │ │ │ - rsbeq ip, lr, sl, ror #27 │ │ │ │ + rsbeq r2, pc, r2, ror #28 │ │ │ │ + strdeq ip, [lr], #-210 @ 0xffffff2e @ │ │ │ │ rsbseq sp, r9, r4, lsl #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r7, ip, lsl #18 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @@ -244249,22 +244249,22 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], ip │ │ │ │ @ instruction: 0x4635711b │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fec3f2fe │ │ │ │ ldrtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7164478 │ │ │ │ ldrb pc, [pc, -r7, ror #24]! @ │ │ │ │ - rsbeq r2, pc, ip, lsr #26 │ │ │ │ - strhteq ip, [lr], #-204 @ 0xffffff34 │ │ │ │ - rsbeq r2, pc, r2, lsl sp @ │ │ │ │ - rsbeq ip, lr, r8, lsr #25 │ │ │ │ - ldrdeq r2, [pc], #-202 @ │ │ │ │ - rsbeq ip, lr, sl, ror #24 │ │ │ │ - rsbeq r2, pc, r0, lsr #25 │ │ │ │ - rsbeq ip, lr, r0, lsr ip │ │ │ │ + rsbeq r2, pc, r4, lsr sp @ │ │ │ │ + rsbeq ip, lr, r4, asr #25 │ │ │ │ + rsbeq r2, pc, sl, lsl sp @ │ │ │ │ + strhteq ip, [lr], #-192 @ 0xffffff40 │ │ │ │ + rsbeq r2, pc, r2, ror #25 │ │ │ │ + rsbeq ip, lr, r2, ror ip │ │ │ │ + rsbeq r2, pc, r8, lsr #25 │ │ │ │ + rsbeq ip, lr, r8, lsr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1bcb90 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0x5654f8df │ │ │ │ @ instruction: 0xf8dfb0a7 │ │ │ │ @@ -244669,49 +244669,49 @@ │ │ │ │ ldrbmi r4, [r9], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7164478 │ │ │ │ ldrb pc, [r9], r7, lsr #18 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sp, r9, ip, lsl #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, pc, r0, ror #23 │ │ │ │ - ldrdeq r2, [pc], #-182 @ │ │ │ │ - strhteq r2, [pc], #-166 │ │ │ │ - rsbeq r2, pc, sl, ror #22 │ │ │ │ - rsbeq r2, pc, r2, asr #19 │ │ │ │ - rsbeq ip, lr, r8, asr r9 │ │ │ │ - mlseq pc, r4, r9, r2 @ │ │ │ │ - rsbeq ip, lr, r4, lsr #18 │ │ │ │ - rsbeq r2, pc, ip, ror r9 @ │ │ │ │ - rsbeq ip, lr, ip, lsl #18 │ │ │ │ + rsbeq r2, pc, r8, ror #23 │ │ │ │ + ldrdeq r2, [pc], #-190 @ │ │ │ │ + strhteq r2, [pc], #-174 │ │ │ │ + rsbeq r2, pc, r2, ror fp @ │ │ │ │ + rsbeq r2, pc, sl, asr #19 │ │ │ │ + rsbeq ip, lr, r0, ror #18 │ │ │ │ + mlseq pc, ip, r9, r2 @ │ │ │ │ + rsbeq ip, lr, ip, lsr #18 │ │ │ │ + rsbeq r2, pc, r4, lsl #19 │ │ │ │ + rsbeq ip, lr, r4, lsl r9 │ │ │ │ rsbseq sp, r9, r6, lsr #32 │ │ │ │ - rsbeq r2, pc, r0, asr #18 │ │ │ │ - ldrdeq ip, [lr], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r2, pc, r4, lsr #18 │ │ │ │ - strhteq ip, [lr], #-132 @ 0xffffff7c │ │ │ │ - rsbeq r2, pc, sl, ror #16 │ │ │ │ - strdeq ip, [lr], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r2, pc, r2, asr r8 @ │ │ │ │ - rsbeq ip, lr, r2, ror #15 │ │ │ │ - rsbeq r2, pc, r6, lsr r8 @ │ │ │ │ - rsbeq ip, lr, r6, asr #15 │ │ │ │ - rsbeq r2, pc, sl, lsl r8 @ │ │ │ │ - rsbeq ip, lr, sl, lsr #15 │ │ │ │ - strdeq r2, [pc], #-112 @ │ │ │ │ - rsbeq ip, lr, r0, lsl #15 │ │ │ │ - ldrdeq r2, [pc], #-112 @ │ │ │ │ - rsbeq ip, lr, r6, ror #14 │ │ │ │ - mlseq pc, sl, r7, r2 @ │ │ │ │ - rsbeq ip, lr, sl, lsr #14 │ │ │ │ - rsbeq r2, pc, r2, lsl #14 │ │ │ │ - mlseq lr, r2, r6, ip │ │ │ │ - rsbeq r2, pc, sl, asr #13 │ │ │ │ - rsbeq ip, lr, sl, asr r6 │ │ │ │ - rsbeq r2, pc, r0, lsr #12 │ │ │ │ - strhteq ip, [lr], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq r2, pc, r8, asr #18 │ │ │ │ + ldrdeq ip, [lr], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r2, pc, ip, lsr #18 │ │ │ │ + strhteq ip, [lr], #-140 @ 0xffffff74 │ │ │ │ + rsbeq r2, pc, r2, ror r8 @ │ │ │ │ + rsbeq ip, lr, r2, lsl #16 │ │ │ │ + rsbeq r2, pc, sl, asr r8 @ │ │ │ │ + rsbeq ip, lr, sl, ror #15 │ │ │ │ + rsbeq r2, pc, lr, lsr r8 @ │ │ │ │ + rsbeq ip, lr, lr, asr #15 │ │ │ │ + rsbeq r2, pc, r2, lsr #16 │ │ │ │ + strhteq ip, [lr], #-114 @ 0xffffff8e │ │ │ │ + strdeq r2, [pc], #-120 @ │ │ │ │ + rsbeq ip, lr, r8, lsl #15 │ │ │ │ + ldrdeq r2, [pc], #-120 @ │ │ │ │ + rsbeq ip, lr, lr, ror #14 │ │ │ │ + rsbeq r2, pc, r2, lsr #15 │ │ │ │ + rsbeq ip, lr, r2, lsr r7 │ │ │ │ + rsbeq r2, pc, sl, lsl #14 │ │ │ │ + mlseq lr, sl, r6, ip │ │ │ │ + ldrdeq r2, [pc], #-98 @ │ │ │ │ + rsbeq ip, lr, r2, ror #12 │ │ │ │ + rsbeq r2, pc, r8, lsr #12 │ │ │ │ + strhteq ip, [lr], #-88 @ 0xffffffa8 │ │ │ │ mlacs r8, r8, r8, pc @ │ │ │ │ andeq pc, r8, #18 │ │ │ │ stcge 4, cr15, [ip, #508] @ 0x1fc │ │ │ │ ldrdcc pc, [r4], -r8 │ │ │ │ blvc 13d8bc │ │ │ │ blvs 93d434 │ │ │ │ blvs ff2fd8bc │ │ │ │ @@ -244791,27 +244791,27 @@ │ │ │ │ @ instruction: 0xff74f715 │ │ │ │ @ instruction: 0xf04f4811 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf82ef716 │ │ │ │ @ instruction: 0xf70fe5e0 │ │ │ │ @ instruction: 0xf896ecba │ │ │ │ ldrb r3, [fp], #94 @ 0x5e │ │ │ │ - rsbeq r2, pc, r8, ror #9 │ │ │ │ - rsbeq ip, lr, r8, ror r4 │ │ │ │ - rsbeq r2, pc, lr, lsr #9 │ │ │ │ - rsbeq r2, pc, lr, lsr #9 │ │ │ │ - rsbeq ip, lr, lr, lsr r4 │ │ │ │ - rsbeq r2, pc, r4, lsl #9 │ │ │ │ - rsbeq ip, lr, r4, lsl r4 │ │ │ │ - rsbeq r2, pc, r8, ror #8 │ │ │ │ - strdeq ip, [lr], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq r2, pc, ip, asr #8 │ │ │ │ - ldrdeq ip, [lr], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r2, pc, r0, lsr r4 @ │ │ │ │ - strhteq ip, [lr], #-62 @ 0xffffffc2 │ │ │ │ + strdeq r2, [pc], #-64 @ │ │ │ │ + rsbeq ip, lr, r0, lsl #9 │ │ │ │ + strhteq r2, [pc], #-70 │ │ │ │ + strhteq r2, [pc], #-70 │ │ │ │ + rsbeq ip, lr, r6, asr #8 │ │ │ │ + rsbeq r2, pc, ip, lsl #9 │ │ │ │ + rsbeq ip, lr, ip, lsl r4 │ │ │ │ + rsbeq r2, pc, r0, ror r4 @ │ │ │ │ + rsbeq ip, lr, r0, lsl #8 │ │ │ │ + rsbeq r2, pc, r4, asr r4 @ │ │ │ │ + rsbeq ip, lr, r4, ror #7 │ │ │ │ + rsbeq r2, pc, r8, lsr r4 @ │ │ │ │ + rsbeq ip, lr, r6, asr #7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ ldrmi r4, [r9], r8, lsl #12 │ │ │ │ blx 5beb66 │ │ │ │ @@ -244923,28 +244923,28 @@ │ │ │ │ vtst.8 d20, d0, d2 │ │ │ │ ldrbtmi r1, [r8], #-491 @ 0xfffffe15 │ │ │ │ @ instruction: 0xf715300c │ │ │ │ ldmdami r0, {r0, r1, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff22f715 │ │ │ │ svclt 0x0000e741 │ │ │ │ - mlseq pc, r0, r3, r2 @ │ │ │ │ - rsbeq ip, lr, r0, lsr #6 │ │ │ │ - rsbeq r2, pc, r8, ror r3 @ │ │ │ │ - rsbeq ip, lr, r8, lsl #6 │ │ │ │ - rsbeq r2, pc, r6, lsr #6 │ │ │ │ - strhteq ip, [lr], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq r2, pc, r2, lsr #5 │ │ │ │ - rsbeq ip, lr, r2, lsr r2 │ │ │ │ - rsbeq r2, pc, r0, ror #4 │ │ │ │ - rsbeq r2, pc, lr, asr #4 │ │ │ │ - rsbeq r2, pc, lr, lsr #4 │ │ │ │ - strhteq ip, [lr], #-30 @ 0xffffffe2 │ │ │ │ - rsbeq r2, pc, r6, lsl r2 @ │ │ │ │ - rsbeq ip, lr, r6, lsr #3 │ │ │ │ + mlseq pc, r8, r3, r2 @ │ │ │ │ + rsbeq ip, lr, r8, lsr #6 │ │ │ │ + rsbeq r2, pc, r0, lsl #7 │ │ │ │ + rsbeq ip, lr, r0, lsl r3 │ │ │ │ + rsbeq r2, pc, lr, lsr #6 │ │ │ │ + rsbeq ip, lr, r4, asr #5 │ │ │ │ + rsbeq r2, pc, sl, lsr #5 │ │ │ │ + rsbeq ip, lr, sl, lsr r2 │ │ │ │ + rsbeq r2, pc, r8, ror #4 │ │ │ │ + rsbeq r2, pc, r6, asr r2 @ │ │ │ │ + rsbeq r2, pc, r6, lsr r2 @ │ │ │ │ + rsbeq ip, lr, r6, asr #3 │ │ │ │ + rsbeq r2, pc, lr, lsl r2 @ │ │ │ │ + rsbeq ip, lr, lr, lsr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec5937c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ addlt ip, pc, ip, lsr r4 @ │ │ │ │ ldrtcs pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df2100 │ │ │ │ @@ -245215,82 +245215,82 @@ │ │ │ │ stmdami r9, {r0, r2, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 7, cr15, [r0], #84 @ 0x54 │ │ │ │ svclt 0x0000e60f │ │ │ │ rsbseq ip, r9, sl, ror #16 │ │ │ │ @ instruction: 0xffffcdbd │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r5, r3, r4, lsr #15 │ │ │ │ - mlseq pc, ip, r2, r2 @ │ │ │ │ - rsbeq r2, pc, r2, ror r1 @ │ │ │ │ - rsbeq ip, lr, r0, lsl #2 │ │ │ │ + rsbseq r5, r3, ip, lsr #15 │ │ │ │ + rsbeq r2, pc, r4, lsr #5 │ │ │ │ + rsbeq r2, pc, sl, ror r1 @ │ │ │ │ + rsbeq ip, lr, r8, lsl #2 │ │ │ │ rsbseq ip, r9, sl, lsl r8 │ │ │ │ - rsbeq r2, pc, ip, lsl r1 @ │ │ │ │ + rsbeq r2, pc, r4, lsr #2 │ │ │ │ @ instruction: 0xffffe459 │ │ │ │ @ instruction: 0xffffd35f │ │ │ │ @ instruction: 0xffffe739 │ │ │ │ @ instruction: 0xffffe63b │ │ │ │ - rsbeq r2, pc, r4, lsr #4 │ │ │ │ - rsbeq r2, pc, r2, ror #1 │ │ │ │ - rsbeq ip, lr, r2, ror r0 │ │ │ │ + rsbeq r2, pc, ip, lsr #4 │ │ │ │ + rsbeq r2, pc, sl, ror #1 │ │ │ │ + rsbeq ip, lr, sl, ror r0 │ │ │ │ andeq r0, r0, fp, asr #19 │ │ │ │ andeq r0, r0, r1, ror #8 │ │ │ │ @ instruction: 0xfffffcd3 │ │ │ │ - rsbeq r2, pc, r0, lsr #1 │ │ │ │ - rsbeq ip, lr, r0, lsr r0 │ │ │ │ - rsbeq r2, pc, r6, lsl #1 │ │ │ │ - rsbeq ip, lr, r6, lsl r0 │ │ │ │ + rsbeq r2, pc, r8, lsr #1 │ │ │ │ + rsbeq ip, lr, r8, lsr r0 │ │ │ │ + rsbeq r2, pc, lr, lsl #1 │ │ │ │ + rsbeq ip, lr, lr, lsl r0 │ │ │ │ @ instruction: 0xffffe745 │ │ │ │ @ instruction: 0xffffe317 │ │ │ │ - rsbeq r2, pc, r8, asr #32 │ │ │ │ - ldrdeq fp, [lr], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r2, pc, lr, lsr #32 │ │ │ │ - rsbeq fp, lr, r4, asr #31 │ │ │ │ - strdeq r1, [pc], #-246 @ │ │ │ │ - rsbeq fp, lr, r6, lsl #31 │ │ │ │ + rsbeq r2, pc, r0, asr r0 @ │ │ │ │ + rsbeq fp, lr, r0, ror #31 │ │ │ │ + rsbeq r2, pc, r6, lsr r0 @ │ │ │ │ + rsbeq fp, lr, ip, asr #31 │ │ │ │ + strdeq r1, [pc], #-254 @ │ │ │ │ + rsbeq fp, lr, lr, lsl #31 │ │ │ │ @ instruction: 0xffffe251 │ │ │ │ - rsbeq r1, pc, sl, asr #31 │ │ │ │ - rsbeq fp, lr, sl, asr pc │ │ │ │ + ldrdeq r1, [pc], #-242 @ │ │ │ │ + rsbeq fp, lr, r2, ror #30 │ │ │ │ @ instruction: 0xffffcbb5 │ │ │ │ - mlseq pc, lr, pc, r1 @ │ │ │ │ - rsbeq fp, lr, lr, lsr #30 │ │ │ │ + rsbeq r1, pc, r6, lsr #31 │ │ │ │ + rsbeq fp, lr, r6, lsr pc │ │ │ │ @ instruction: 0xffffd8ed │ │ │ │ - rsbeq r1, pc, r2, ror pc @ │ │ │ │ - rsbeq fp, lr, r2, lsl #30 │ │ │ │ + rsbeq r1, pc, sl, ror pc @ │ │ │ │ + rsbeq fp, lr, sl, lsl #30 │ │ │ │ andeq r0, r0, sp, asr #10 │ │ │ │ - rsbeq r1, pc, r6, asr #30 │ │ │ │ - ldrdeq fp, [lr], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r1, pc, lr, asr #30 │ │ │ │ + ldrdeq fp, [lr], #-238 @ 0xffffff12 @ │ │ │ │ @ instruction: 0xfffff2b7 │ │ │ │ - rsbeq r1, pc, r2, lsl pc @ │ │ │ │ - rsbeq fp, lr, r2, lsr #29 │ │ │ │ + rsbeq r1, pc, sl, lsl pc @ │ │ │ │ + rsbeq fp, lr, sl, lsr #29 │ │ │ │ @ instruction: 0xffffe0a1 │ │ │ │ - rsbeq r1, pc, r6, ror #29 │ │ │ │ - rsbeq fp, lr, r6, ror lr │ │ │ │ + rsbeq r1, pc, lr, ror #29 │ │ │ │ + rsbeq fp, lr, lr, ror lr │ │ │ │ @ instruction: 0xffffefef │ │ │ │ - rsbeq r1, pc, lr, lsr #29 │ │ │ │ - rsbeq fp, lr, lr, lsr lr │ │ │ │ + strhteq r1, [pc], #-230 │ │ │ │ + rsbeq fp, lr, r6, asr #28 │ │ │ │ @ instruction: 0xffffdc19 │ │ │ │ - rsbeq r1, pc, r2, lsl #29 │ │ │ │ - rsbeq fp, lr, r2, lsl lr │ │ │ │ + rsbeq r1, pc, sl, lsl #29 │ │ │ │ + rsbeq fp, lr, sl, lsl lr │ │ │ │ @ instruction: 0xffffd65f │ │ │ │ @ instruction: 0xffffd713 │ │ │ │ - rsbeq r1, pc, r4, asr #28 │ │ │ │ - ldrdeq fp, [lr], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r1, pc, ip, asr #28 │ │ │ │ + ldrdeq fp, [lr], #-220 @ 0xffffff24 @ │ │ │ │ @ instruction: 0xffffda97 │ │ │ │ - rsbeq r1, pc, r8, lsl lr @ │ │ │ │ - rsbeq fp, lr, r8, lsr #27 │ │ │ │ + rsbeq r1, pc, r0, lsr #28 │ │ │ │ + strhteq fp, [lr], #-208 @ 0xffffff30 │ │ │ │ @ instruction: 0xffffd4ff │ │ │ │ - rsbeq r1, pc, ip, ror #27 │ │ │ │ - rsbeq fp, lr, ip, ror sp │ │ │ │ + strdeq r1, [pc], #-212 @ │ │ │ │ + rsbeq fp, lr, r4, lsl #27 │ │ │ │ @ instruction: 0xffffcdab │ │ │ │ - rsbeq r1, pc, r0, asr #27 │ │ │ │ - rsbeq fp, lr, r0, asr sp │ │ │ │ + rsbeq r1, pc, r8, asr #27 │ │ │ │ + rsbeq fp, lr, r8, asr sp │ │ │ │ @ instruction: 0xffffcd2f │ │ │ │ - mlseq pc, r2, sp, r1 @ │ │ │ │ - rsbeq fp, lr, r2, lsr #26 │ │ │ │ + mlseq pc, sl, sp, r1 @ │ │ │ │ + rsbeq fp, lr, sl, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec598e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -245301,16 +245301,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf715300c │ │ │ │ stmdami r5, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 7, cr15, [r0], #-84 @ 0xffffffac │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r1, pc, r2, lsr ip @ │ │ │ │ - rsbeq fp, lr, r2, asr #23 │ │ │ │ + rsbeq r1, pc, sl, lsr ip @ │ │ │ │ + rsbeq fp, lr, sl, asr #23 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1cd4188 │ │ │ │ blmi 1cd3fbc │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -245421,26 +245421,26 @@ │ │ │ │ blx fe340540 │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ blx 124054a │ │ │ │ @ instruction: 0xf70ee775 │ │ │ │ svclt 0x0000efd0 │ │ │ │ ldrhteq ip, [r9], #-40 @ 0xffffffd8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrshteq r5, [r3], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq r1, pc, r6, ror fp @ │ │ │ │ - rsbeq r7, lr, r4, lsr fp │ │ │ │ + rsbseq r5, r3, r0, lsl #4 │ │ │ │ + rsbeq r1, pc, lr, ror fp @ │ │ │ │ + rsbeq r7, lr, ip, lsr fp │ │ │ │ rsbseq ip, r9, r6, lsl r2 │ │ │ │ - rsbeq r1, pc, r0, lsl fp @ │ │ │ │ - rsbeq r7, lr, lr, lsr #21 │ │ │ │ - ldrdeq r1, [pc], #-168 @ │ │ │ │ - rsbeq fp, lr, r8, ror #20 │ │ │ │ - rsbeq r1, pc, r0, lsl #21 │ │ │ │ - rsbeq fp, lr, r0, lsl sl │ │ │ │ - rsbeq r1, pc, r8, asr sl @ │ │ │ │ - strhteq r4, [pc], #-206 │ │ │ │ + rsbeq r1, pc, r8, lsl fp @ │ │ │ │ + strhteq r7, [lr], #-166 @ 0xffffff5a │ │ │ │ + rsbeq r1, pc, r0, ror #21 │ │ │ │ + rsbeq fp, lr, r0, ror sl │ │ │ │ + rsbeq r1, pc, r8, lsl #21 │ │ │ │ + rsbeq fp, lr, r8, lsl sl │ │ │ │ + rsbeq r1, pc, r0, ror #20 │ │ │ │ + rsbeq r4, pc, r6, asr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ addslt r4, r9, r6, lsr #25 │ │ │ │ strcs r4, [r0], -r6, lsr #19 │ │ │ │ @ instruction: 0xf8df447c │ │ │ │ @@ -245606,37 +245606,37 @@ │ │ │ │ ldmdami ip, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7154478 │ │ │ │ ubfx pc, r1, #19, #3 │ │ │ │ cdp 7, 5, cr15, cr12, cr14, {0} │ │ │ │ ldrhteq ip, [r9], #-0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, pc, ip, asr #19 │ │ │ │ - rsbseq r3, r3, sl, lsr r0 │ │ │ │ - mlseq pc, r2, r0, r2 @ │ │ │ │ - strhteq r2, [lr], #-126 @ 0xffffff82 │ │ │ │ - rsbeq r1, pc, r6, ror r8 @ │ │ │ │ - rsbeq fp, lr, r6, lsl #16 │ │ │ │ - rsbeq r1, pc, ip, asr r8 @ │ │ │ │ - rsbeq r7, lr, sl, lsr r8 │ │ │ │ - rsbeq r1, pc, r6, lsr #16 │ │ │ │ + ldrdeq r1, [pc], #-148 @ │ │ │ │ + rsbseq r3, r3, r2, asr #32 │ │ │ │ + mlseq pc, sl, r0, r2 @ │ │ │ │ + rsbeq r2, lr, r6, asr #15 │ │ │ │ + rsbeq r1, pc, lr, ror r8 @ │ │ │ │ + rsbeq fp, lr, lr, lsl #16 │ │ │ │ + rsbeq r1, pc, r4, ror #16 │ │ │ │ + rsbeq r7, lr, r2, asr #16 │ │ │ │ + rsbeq r1, pc, lr, lsr #16 │ │ │ │ ldrshteq fp, [r9], #-228 @ 0xffffff1c │ │ │ │ - rsbeq r1, pc, r6, lsl r8 @ │ │ │ │ - rsbeq fp, lr, r6, lsr #15 │ │ │ │ - ldrdeq r1, [pc], #-124 @ │ │ │ │ + rsbeq r1, pc, lr, lsl r8 @ │ │ │ │ + rsbeq fp, lr, lr, lsr #15 │ │ │ │ rsbeq r1, pc, r4, ror #15 │ │ │ │ - rsbeq fp, lr, r4, ror r7 │ │ │ │ - rsbeq r1, pc, r6, asr #15 │ │ │ │ - rsbeq fp, lr, r6, asr r7 │ │ │ │ - rsbeq r1, pc, lr, lsr #15 │ │ │ │ - rsbeq fp, lr, ip, lsr r7 │ │ │ │ - mlseq pc, r0, r7, r1 @ │ │ │ │ - rsbeq fp, lr, lr, lsl r7 │ │ │ │ - rsbeq r1, pc, r6, ror r7 @ │ │ │ │ - rsbeq fp, lr, r4, lsl #14 │ │ │ │ + rsbeq r1, pc, ip, ror #15 │ │ │ │ + rsbeq fp, lr, ip, ror r7 │ │ │ │ + rsbeq r1, pc, lr, asr #15 │ │ │ │ + rsbeq fp, lr, lr, asr r7 │ │ │ │ + strhteq r1, [pc], #-118 │ │ │ │ + rsbeq fp, lr, r4, asr #14 │ │ │ │ + mlseq pc, r8, r7, r1 @ │ │ │ │ + rsbeq fp, lr, r6, lsr #14 │ │ │ │ + rsbeq r1, pc, lr, ror r7 @ │ │ │ │ + rsbeq fp, lr, ip, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldmmi ip, {r7, r9, sl, lr} │ │ │ │ bmi fe82eeb0 │ │ │ │ @ instruction: 0xf8dd4478 │ │ │ │ @@ -245792,31 +245792,31 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7154478 │ │ │ │ @ instruction: 0xf04ff85f │ │ │ │ @ instruction: 0xe71b33ff │ │ │ │ stcl 7, cr15, [r8], #56 @ 0x38 │ │ │ │ rsbseq fp, r9, r0, lsr #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, pc, r4, lsr #13 │ │ │ │ - rsbeq r1, pc, r6, lsl #16 │ │ │ │ - rsbeq r1, pc, ip, ror r6 @ │ │ │ │ - rsbeq r1, pc, r2, lsl #16 │ │ │ │ - rsbeq r1, pc, r4, asr r6 @ │ │ │ │ - ldrdeq r1, [pc], #-122 @ │ │ │ │ + rsbeq r1, pc, ip, lsr #13 │ │ │ │ + rsbeq r1, pc, lr, lsl #16 │ │ │ │ + rsbeq r1, pc, r4, lsl #13 │ │ │ │ + rsbeq r1, pc, sl, lsl #16 │ │ │ │ + rsbeq r1, pc, ip, asr r6 @ │ │ │ │ + rsbeq r1, pc, r2, ror #15 │ │ │ │ ldrshteq fp, [r9], #-204 @ 0xffffff34 │ │ │ │ - rsbeq r1, pc, r4, ror #11 │ │ │ │ - rsbeq r1, pc, r4, lsl #11 │ │ │ │ - rsbeq r1, pc, r8, ror #9 │ │ │ │ - rsbeq fp, lr, r8, ror r4 │ │ │ │ - rsbeq r1, pc, sl, asr #9 │ │ │ │ - rsbeq fp, lr, sl, asr r4 │ │ │ │ - rsbeq r1, pc, ip, lsr #9 │ │ │ │ - rsbeq fp, lr, ip, lsr r4 │ │ │ │ - mlseq pc, r2, r4, r1 @ │ │ │ │ - rsbeq fp, lr, r0, lsr #8 │ │ │ │ + rsbeq r1, pc, ip, ror #11 │ │ │ │ + rsbeq r1, pc, ip, lsl #11 │ │ │ │ + strdeq r1, [pc], #-64 @ │ │ │ │ + rsbeq fp, lr, r0, lsl #9 │ │ │ │ + ldrdeq r1, [pc], #-66 @ │ │ │ │ + rsbeq fp, lr, r2, ror #8 │ │ │ │ + strhteq r1, [pc], #-68 │ │ │ │ + rsbeq fp, lr, r4, asr #8 │ │ │ │ + mlseq pc, sl, r4, r1 @ │ │ │ │ + rsbeq fp, lr, r8, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec5a11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ stmib sp, {r0, r4, sl, fp, ip, pc}^ │ │ │ │ @@ -245836,16 +245836,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff48f714 │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7154478 │ │ │ │ blls 480f84 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r1, [pc], #-56 @ │ │ │ │ - rsbeq fp, lr, r8, ror #6 │ │ │ │ + rsbeq r1, pc, r0, ror #7 │ │ │ │ + rsbeq fp, lr, r0, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec5a190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ smlabtls r1, r8, r8, r6 │ │ │ │ blx fff3fb84 │ │ │ │ blcs 1ce0fb0 │ │ │ │ @@ -245859,16 +245859,16 @@ │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ blcs 1da10d4 │ │ │ │ stmvc r3, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ blcs 1293d4 │ │ │ │ stmdbvs fp, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrdlt r6, [r3], -r8 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mlseq pc, r0, r3, r1 @ │ │ │ │ - rsbeq r1, pc, r6, lsl r5 @ │ │ │ │ + mlseq pc, r8, r3, r1 @ │ │ │ │ + rsbeq r1, pc, lr, lsl r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec5a1ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ smlabtls r1, r8, r8, r6 │ │ │ │ blx ff3bfbe0 │ │ │ │ blcs 1ce100c │ │ │ │ @@ -245881,16 +245881,16 @@ │ │ │ │ andlt r2, r3, r0 │ │ │ │ stmdavc r3, {r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r2, ror fp │ │ │ │ stmdbls r1, {r0, r1, r7, fp, ip, sp, lr} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdavs r8, {r0, r1, r3, r8, fp, sp, lr} │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r1, pc, r4, lsr r3 @ │ │ │ │ - strhteq r1, [pc], #-74 │ │ │ │ + rsbeq r1, pc, ip, lsr r3 @ │ │ │ │ + rsbeq r1, pc, r2, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec5a244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ smlabtls r1, r8, r8, r6 │ │ │ │ blx fe8bfc38 │ │ │ │ blcs 1ce1064 │ │ │ │ @@ -245903,16 +245903,16 @@ │ │ │ │ andlt r2, r3, r0 │ │ │ │ stmdavc r3, {r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r2, ror fp │ │ │ │ stmdbls r1, {r0, r1, r7, fp, ip, sp, lr} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdavs r8, {r0, r1, r3, r8, fp, sp, lr}^ │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrdeq r1, [pc], #-44 @ │ │ │ │ - rsbeq r1, pc, lr, lsr r4 @ │ │ │ │ + rsbeq r1, pc, r4, ror #5 │ │ │ │ + rsbeq r1, pc, r6, asr #8 │ │ │ │ strlt r6, [r0, #-2322] @ 0xfffff6ee │ │ │ │ ldmvs r0, {r0, r8, fp, ip, pc} │ │ │ │ svceq 0x0040ebb1 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ stmdacs r0, {r0, r1, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ ldmib r2, {r4, r8, sl, fp, ip, lr, pc}^ │ │ │ │ bl 1c78b0 │ │ │ │ @@ -246054,28 +246054,28 @@ │ │ │ │ mrc2 7, 2, pc, cr6, cr4, {0} │ │ │ │ @ instruction: 0xf70ee781 │ │ │ │ svclt 0x0000eae2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq fp, r9, lr, lsr #17 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, pc, r8, ror r3 @ │ │ │ │ - rsbeq r1, pc, r8, lsr r3 @ │ │ │ │ - rsbeq fp, lr, r8, lsl #2 │ │ │ │ - rsbeq r1, pc, r0, lsr #6 │ │ │ │ - strdeq fp, [lr], #-0 @ │ │ │ │ + rsbeq r1, pc, r0, lsl #7 │ │ │ │ + rsbeq r1, pc, r0, asr #6 │ │ │ │ + rsbeq fp, lr, r0, lsl r1 │ │ │ │ + rsbeq r1, pc, r8, lsr #6 │ │ │ │ + strdeq fp, [lr], #-8 @ │ │ │ │ rsbseq fp, r9, sl, lsl #16 │ │ │ │ - ldrdeq r1, [pc], #-36 @ │ │ │ │ - rsbeq fp, lr, r4, lsr #1 │ │ │ │ - rsbeq r1, pc, r6, lsr #5 │ │ │ │ - rsbeq fp, lr, r6, ror r0 │ │ │ │ - rsbeq r1, pc, sl, ror r2 @ │ │ │ │ - rsbeq fp, lr, sl, asr #32 │ │ │ │ - rsbeq r1, pc, lr, lsr r2 @ │ │ │ │ - rsbeq fp, lr, lr │ │ │ │ + ldrdeq r1, [pc], #-44 @ │ │ │ │ + rsbeq fp, lr, ip, lsr #1 │ │ │ │ + rsbeq r1, pc, lr, lsr #5 │ │ │ │ + rsbeq fp, lr, lr, ror r0 │ │ │ │ + rsbeq r1, pc, r2, lsl #5 │ │ │ │ + rsbeq fp, lr, r2, asr r0 │ │ │ │ + rsbeq r1, pc, r6, asr #4 │ │ │ │ + rsbeq fp, lr, r6, lsl r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r2, sl, lsl #25 │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0x469a447c │ │ │ │ @@ -246211,33 +246211,33 @@ │ │ │ │ ldmdami r7, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r2, [r8], #-443 @ 0xfffffe45 │ │ │ │ @ instruction: 0xf714300c │ │ │ │ ldmdami r5, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ strb pc, [r2, pc, lsl #26]! @ │ │ │ │ - ldrdeq r1, [pc], #-28 @ │ │ │ │ - ldrdeq r1, [pc], #-0 @ │ │ │ │ - rsbeq sl, lr, r0, lsr #29 │ │ │ │ - rsbeq r1, pc, r8, ror r0 @ │ │ │ │ - rsbeq sl, lr, r8, asr #28 │ │ │ │ - rsbeq r1, pc, r0, asr r0 @ │ │ │ │ - rsbeq sl, lr, r0, lsr #28 │ │ │ │ - rsbeq r1, pc, r2, lsr r0 @ │ │ │ │ - rsbeq sl, lr, r2, lsl #28 │ │ │ │ - rsbeq r1, pc, sl, lsl r0 @ │ │ │ │ - rsbeq sl, lr, sl, ror #27 │ │ │ │ - rsbeq r1, pc, r2 │ │ │ │ - ldrdeq sl, [lr], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r0, pc, sl, ror #31 │ │ │ │ - strhteq sl, [lr], #-216 @ 0xffffff28 │ │ │ │ - rsbeq r0, pc, ip, asr #31 │ │ │ │ - mlseq lr, sl, sp, sl │ │ │ │ - strhteq r0, [pc], #-242 │ │ │ │ - rsbeq sl, lr, r0, lsl #27 │ │ │ │ + rsbeq r1, pc, r4, ror #3 │ │ │ │ + ldrdeq r1, [pc], #-8 @ │ │ │ │ + rsbeq sl, lr, r8, lsr #29 │ │ │ │ + rsbeq r1, pc, r0, lsl #1 │ │ │ │ + rsbeq sl, lr, r0, asr lr │ │ │ │ + rsbeq r1, pc, r8, asr r0 @ │ │ │ │ + rsbeq sl, lr, r8, lsr #28 │ │ │ │ + rsbeq r1, pc, sl, lsr r0 @ │ │ │ │ + rsbeq sl, lr, sl, lsl #28 │ │ │ │ + rsbeq r1, pc, r2, lsr #32 │ │ │ │ + strdeq sl, [lr], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r1, pc, sl │ │ │ │ + ldrdeq sl, [lr], #-218 @ 0xffffff26 @ │ │ │ │ + strdeq r0, [pc], #-242 @ │ │ │ │ + rsbeq sl, lr, r0, asr #27 │ │ │ │ + ldrdeq r0, [pc], #-244 @ │ │ │ │ + rsbeq sl, lr, r2, lsr #27 │ │ │ │ + strhteq r0, [pc], #-250 │ │ │ │ + rsbeq sl, lr, r8, lsl #27 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi f14e14 │ │ │ │ blmi f15028 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -246293,19 +246293,19 @@ │ │ │ │ blx feec12e2 │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ @ instruction: 0xe7b7fc71 │ │ │ │ ldm ip!, {r1, r2, r3, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq fp, r9, r8, lsr r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r0, pc, r2, lsl #30 │ │ │ │ - ldrdeq sl, [lr], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r0, pc, sl, lsl #30 │ │ │ │ + ldrdeq sl, [lr], #-202 @ 0xffffff36 @ │ │ │ │ rsbseq fp, r9, ip, ror #7 │ │ │ │ - rsbeq r0, pc, r4, ror lr @ │ │ │ │ - rsbeq sl, lr, r4, asr #24 │ │ │ │ + rsbeq r0, pc, ip, ror lr @ │ │ │ │ + rsbeq sl, lr, ip, asr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 1bd5118 │ │ │ │ blmi 1bd5134 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -246412,30 +246412,30 @@ │ │ │ │ blx ff3414bc │ │ │ │ @ instruction: 0x46594814 │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ ldrb pc, [pc, -r3, lsl #23] @ │ │ │ │ stmda lr, {r1, r2, r3, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq fp, r9, r8, lsr #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq r0, [pc], #-240 @ │ │ │ │ - ldrdeq r0, [pc], #-214 @ │ │ │ │ - rsbeq sl, lr, r6, lsr #23 │ │ │ │ + strdeq r0, [pc], #-248 @ │ │ │ │ + ldrdeq r0, [pc], #-222 @ │ │ │ │ + rsbeq sl, lr, lr, lsr #23 │ │ │ │ rsbseq fp, r9, r0, asr #5 │ │ │ │ - rsbeq r0, pc, ip, asr #26 │ │ │ │ - rsbeq sl, lr, ip, lsl fp │ │ │ │ - rsbeq r0, pc, r2, lsr sp @ │ │ │ │ - rsbeq sl, lr, r2, lsl #22 │ │ │ │ - rsbeq r0, pc, sl, lsl #26 │ │ │ │ - ldrdeq sl, [lr], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r0, pc, lr, ror #25 │ │ │ │ - strhteq sl, [lr], #-174 @ 0xffffff52 │ │ │ │ - strhteq r0, [pc], #-194 │ │ │ │ - rsbeq sl, lr, r2, lsl #21 │ │ │ │ - mlseq pc, r8, ip, r0 @ │ │ │ │ - rsbeq sl, lr, r8, ror #20 │ │ │ │ + rsbeq r0, pc, r4, asr sp @ │ │ │ │ + rsbeq sl, lr, r4, lsr #22 │ │ │ │ + rsbeq r0, pc, sl, lsr sp @ │ │ │ │ + rsbeq sl, lr, sl, lsl #22 │ │ │ │ + rsbeq r0, pc, r2, lsl sp @ │ │ │ │ + rsbeq sl, lr, r2, ror #21 │ │ │ │ + strdeq r0, [pc], #-198 @ │ │ │ │ + rsbeq sl, lr, r6, asr #21 │ │ │ │ + strhteq r0, [pc], #-202 │ │ │ │ + rsbeq sl, lr, sl, lsl #21 │ │ │ │ + rsbeq r0, pc, r0, lsr #25 │ │ │ │ + rsbeq sl, lr, r0, ror sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3bed84 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0xb0954df0 │ │ │ │ @ instruction: 0x46924cf0 │ │ │ │ @@ -246675,46 +246675,46 @@ │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ @ instruction: 0xf04ff979 │ │ │ │ @ instruction: 0xe6d43bff │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq fp, r9, ip, lsl r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r0, pc, r0, lsl ip @ │ │ │ │ - rsbeq r0, pc, r2, lsr #23 │ │ │ │ - rsbeq r0, pc, ip, ror #21 │ │ │ │ - strhteq sl, [lr], #-140 @ 0xffffff74 │ │ │ │ - ldrdeq r0, [pc], #-164 @ │ │ │ │ - rsbeq sl, lr, r4, lsr #17 │ │ │ │ + rsbeq r0, pc, r8, lsl ip @ │ │ │ │ + rsbeq r0, pc, sl, lsr #23 │ │ │ │ + strdeq r0, [pc], #-164 @ │ │ │ │ + rsbeq sl, lr, r4, asr #17 │ │ │ │ + ldrdeq r0, [pc], #-172 @ │ │ │ │ + rsbeq sl, lr, ip, lsr #17 │ │ │ │ ldrhteq sl, [r9], #-254 @ 0xffffff02 │ │ │ │ - strhteq r0, [pc], #-150 │ │ │ │ - rsbeq r0, pc, r0, asr #18 │ │ │ │ - rsbeq sl, lr, r0, lsl r7 │ │ │ │ - rsbeq r0, pc, r4, lsr #18 │ │ │ │ - strdeq sl, [lr], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r0, pc, r8, lsl #18 │ │ │ │ - ldrdeq sl, [lr], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r0, pc, ip, ror #17 │ │ │ │ - strhteq sl, [lr], #-108 @ 0xffffff94 │ │ │ │ - ldrdeq r0, [pc], #-128 @ │ │ │ │ - rsbeq sl, lr, r0, lsr #13 │ │ │ │ - mlseq pc, lr, r8, r0 @ │ │ │ │ - rsbeq sl, lr, lr, ror #12 │ │ │ │ - rsbeq r0, pc, r6, lsl #17 │ │ │ │ - rsbeq sl, lr, r4, asr r6 │ │ │ │ + strhteq r0, [pc], #-158 │ │ │ │ + rsbeq r0, pc, r8, asr #18 │ │ │ │ + rsbeq sl, lr, r8, lsl r7 │ │ │ │ + rsbeq r0, pc, ip, lsr #18 │ │ │ │ + strdeq sl, [lr], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r0, pc, r0, lsl r9 @ │ │ │ │ + rsbeq sl, lr, r0, ror #13 │ │ │ │ + strdeq r0, [pc], #-132 @ │ │ │ │ + rsbeq sl, lr, r4, asr #13 │ │ │ │ + ldrdeq r0, [pc], #-136 @ │ │ │ │ + rsbeq sl, lr, r8, lsr #13 │ │ │ │ + rsbeq r0, pc, r6, lsr #17 │ │ │ │ + rsbeq sl, lr, r6, ror r6 │ │ │ │ + rsbeq r0, pc, lr, lsl #17 │ │ │ │ + rsbeq sl, lr, ip, asr r6 │ │ │ │ ldrtmi r4, [r1], -r7, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf87af714 │ │ │ │ @ instruction: 0xf04f4805 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf934f714 │ │ │ │ @ instruction: 0xf70de7b9 │ │ │ │ svclt 0x0000edc0 │ │ │ │ - strdeq r0, [pc], #-124 @ │ │ │ │ - rsbeq sl, lr, sl, asr #11 │ │ │ │ + rsbeq r0, pc, r4, lsl #16 │ │ │ │ + ldrdeq sl, [lr], #-82 @ 0xffffffae @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r4, pc, r5, ror sp @ │ │ │ │ sxtab16mi r4, r9, r5, ror #24 │ │ │ │ @ instruction: 0x461e447d │ │ │ │ @@ -246832,26 +246832,26 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7144478 │ │ │ │ @ instruction: 0xe7eff83b │ │ │ │ stcl 7, cr15, [r6], {13} │ │ │ │ rsbseq sl, r9, r0, asr #25 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x0079ac96 │ │ │ │ - rsbeq r0, pc, r6, lsl #15 │ │ │ │ - rsbeq r0, pc, sl, asr #13 │ │ │ │ - rsbeq r0, pc, r6, lsl #13 │ │ │ │ - rsbeq sl, lr, r6, asr r4 │ │ │ │ - rsbeq r0, pc, r8, ror #12 │ │ │ │ - rsbeq sl, lr, r8, lsr r4 │ │ │ │ - rsbeq r0, pc, sl, asr #12 │ │ │ │ - rsbeq sl, lr, sl, lsl r4 │ │ │ │ - rsbeq r0, pc, r8, lsr #12 │ │ │ │ - strdeq sl, [lr], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r0, pc, sl, lsl #12 │ │ │ │ - ldrdeq sl, [lr], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r0, pc, lr, lsl #15 │ │ │ │ + ldrdeq r0, [pc], #-98 @ │ │ │ │ + rsbeq r0, pc, lr, lsl #13 │ │ │ │ + rsbeq sl, lr, lr, asr r4 │ │ │ │ + rsbeq r0, pc, r0, ror r6 @ │ │ │ │ + rsbeq sl, lr, r0, asr #8 │ │ │ │ + rsbeq r0, pc, r2, asr r6 @ │ │ │ │ + rsbeq sl, lr, r2, lsr #8 │ │ │ │ + rsbeq r0, pc, r0, lsr r6 @ │ │ │ │ + strdeq sl, [lr], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r0, pc, r2, lsl r6 @ │ │ │ │ + rsbeq sl, lr, r0, ror #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r4, pc, r5, ror sp @ │ │ │ │ @ instruction: 0x46164c75 │ │ │ │ andcs r4, r4, #2097152000 @ 0x7d000000 │ │ │ │ @@ -246969,26 +246969,26 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7134478 │ │ │ │ strb pc, [pc, r9, lsr #30]! @ │ │ │ │ bl fee41d64 │ │ │ │ @ instruction: 0x0079aa9c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq sl, r9, r2, ror sl │ │ │ │ - rsbeq r0, pc, r2, ror #10 │ │ │ │ - rsbeq r0, pc, r6, lsr #9 │ │ │ │ - rsbeq r0, pc, r2, ror #8 │ │ │ │ - rsbeq sl, lr, r2, lsr r2 │ │ │ │ - rsbeq r0, pc, r4, asr #8 │ │ │ │ - rsbeq sl, lr, r4, lsl r2 │ │ │ │ - rsbeq r0, pc, r6, lsr #8 │ │ │ │ - strdeq sl, [lr], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r0, pc, r4, lsl #8 │ │ │ │ - ldrdeq sl, [lr], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r0, pc, r6, ror #7 │ │ │ │ - strhteq sl, [lr], #-20 @ 0xffffffec │ │ │ │ + rsbeq r0, pc, sl, ror #10 │ │ │ │ + rsbeq r0, pc, lr, lsr #9 │ │ │ │ + rsbeq r0, pc, sl, ror #8 │ │ │ │ + rsbeq sl, lr, sl, lsr r2 │ │ │ │ + rsbeq r0, pc, ip, asr #8 │ │ │ │ + rsbeq sl, lr, ip, lsl r2 │ │ │ │ + rsbeq r0, pc, lr, lsr #8 │ │ │ │ + strdeq sl, [lr], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r0, pc, ip, lsl #8 │ │ │ │ + ldrdeq sl, [lr], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r0, pc, lr, ror #7 │ │ │ │ + strhteq sl, [lr], #-28 @ 0xffffffe4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r3, {r0, r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r6], -r3, lsl #2 │ │ │ │ stmdals ip, {r0, r1, r2, r3, r9, fp, ip, pc} │ │ │ │ @@ -247180,42 +247180,42 @@ │ │ │ │ stmdami r0!, {r0, r1, r2, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ tstpvc r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 7, cr15, [r0], {19} │ │ │ │ @ instruction: 0x4621481d │ │ │ │ @ instruction: 0xf7134478 │ │ │ │ @ instruction: 0xe6cafd7b │ │ │ │ - strdeq r0, [pc], #-32 @ │ │ │ │ - rsbeq sl, lr, r0, asr #1 │ │ │ │ - rsbeq r0, pc, r2, ror #4 │ │ │ │ - rsbeq sl, lr, r2, lsr r0 │ │ │ │ - rsbeq r0, pc, ip, lsr #4 │ │ │ │ - strdeq r9, [lr], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r0, pc, r2, lsl r2 @ │ │ │ │ - rsbeq r9, lr, r2, ror #31 │ │ │ │ - strdeq r0, [pc], #-18 @ │ │ │ │ - rsbeq r9, lr, r2, asr #31 │ │ │ │ - ldrdeq r0, [pc], #-18 @ │ │ │ │ - rsbeq r9, lr, r2, lsr #31 │ │ │ │ - mlseq pc, lr, r1, r0 @ │ │ │ │ - rsbeq r9, lr, lr, ror #30 │ │ │ │ - rsbeq r0, pc, r0, ror r1 @ │ │ │ │ - rsbeq r9, lr, r0, asr #30 │ │ │ │ - rsbeq r0, pc, r4, asr r1 @ │ │ │ │ - rsbeq r9, lr, r4, lsr #30 │ │ │ │ - rsbeq r0, pc, r8, lsr r1 @ │ │ │ │ - rsbeq r9, lr, r8, lsl #30 │ │ │ │ - rsbeq r0, pc, ip, lsl r1 @ │ │ │ │ - rsbeq r9, lr, ip, ror #29 │ │ │ │ - ldrdeq r0, [pc], #-0 @ │ │ │ │ - rsbeq r9, lr, r0, lsr #29 │ │ │ │ - rsbeq r0, pc, r2, lsr #1 │ │ │ │ - rsbeq r9, lr, r2, ror lr │ │ │ │ - rsbeq r0, pc, r8, lsl #1 │ │ │ │ - rsbeq r9, lr, r8, asr lr │ │ │ │ + strdeq r0, [pc], #-40 @ │ │ │ │ + rsbeq sl, lr, r8, asr #1 │ │ │ │ + rsbeq r0, pc, sl, ror #4 │ │ │ │ + rsbeq sl, lr, sl, lsr r0 │ │ │ │ + rsbeq r0, pc, r4, lsr r2 @ │ │ │ │ + rsbeq sl, lr, r4 │ │ │ │ + rsbeq r0, pc, sl, lsl r2 @ │ │ │ │ + rsbeq r9, lr, sl, ror #31 │ │ │ │ + strdeq r0, [pc], #-26 @ │ │ │ │ + rsbeq r9, lr, sl, asr #31 │ │ │ │ + ldrdeq r0, [pc], #-26 @ │ │ │ │ + rsbeq r9, lr, sl, lsr #31 │ │ │ │ + rsbeq r0, pc, r6, lsr #3 │ │ │ │ + rsbeq r9, lr, r6, ror pc │ │ │ │ + rsbeq r0, pc, r8, ror r1 @ │ │ │ │ + rsbeq r9, lr, r8, asr #30 │ │ │ │ + rsbeq r0, pc, ip, asr r1 @ │ │ │ │ + rsbeq r9, lr, ip, lsr #30 │ │ │ │ + rsbeq r0, pc, r0, asr #2 │ │ │ │ + rsbeq r9, lr, r0, lsl pc │ │ │ │ + rsbeq r0, pc, r4, lsr #2 │ │ │ │ + strdeq r9, [lr], #-228 @ 0xffffff1c @ │ │ │ │ + ldrdeq r0, [pc], #-8 @ │ │ │ │ + rsbeq r9, lr, r8, lsr #29 │ │ │ │ + rsbeq r0, pc, sl, lsr #1 │ │ │ │ + rsbeq r9, lr, sl, ror lr │ │ │ │ + mlseq pc, r0, r0, r0 @ │ │ │ │ + rsbeq r9, lr, r0, ror #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r3, {r2, r3, r4, r9, sl, lr} │ │ │ │ addlt r4, r3, r5, lsr sl │ │ │ │ strmi r4, [r5], -r1, lsr #12 │ │ │ │ @@ -247267,22 +247267,22 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r6], {19} │ │ │ │ ldrbmi r4, [r9], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7134478 │ │ │ │ @ instruction: 0x4658fcd1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r0, pc, ip, lsr #32 │ │ │ │ - rsbseq r2, r0, r6, lsl #18 │ │ │ │ - rsbseq fp, r1, sl, lsr #10 │ │ │ │ - rsbeq pc, lr, ip, ror #30 │ │ │ │ - rsbeq r9, lr, ip, lsr sp │ │ │ │ - rsbeq r0, lr, r0, ror #23 │ │ │ │ - rsbeq pc, lr, r4, lsr pc @ │ │ │ │ - rsbeq r9, lr, r4, lsl #26 │ │ │ │ + rsbeq r0, pc, r4, lsr r0 @ │ │ │ │ + rsbseq r2, r0, lr, lsl #18 │ │ │ │ + rsbseq fp, r1, r2, lsr r5 │ │ │ │ + rsbeq pc, lr, r4, ror pc @ │ │ │ │ + rsbeq r9, lr, r4, asr #26 │ │ │ │ + rsbeq r0, lr, r8, ror #23 │ │ │ │ + rsbeq pc, lr, ip, lsr pc @ │ │ │ │ + rsbeq r9, lr, ip, lsl #26 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ ldrdhi pc, [r8], -r3 │ │ │ │ @@ -247337,21 +247337,21 @@ │ │ │ │ stmdami fp, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldrbtmi r2, [r8], #-416 @ 0xfffffe60 │ │ │ │ @ instruction: 0xf713300c │ │ │ │ stmdami r9, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcrr2 7, 1, pc, r2, cr3 @ │ │ │ │ svclt 0x0000e7bb │ │ │ │ - mlseq lr, ip, lr, pc @ │ │ │ │ - rsbeq r9, lr, ip, ror #24 │ │ │ │ + rsbeq pc, lr, r4, lsr #29 │ │ │ │ + rsbeq r9, lr, r4, ror ip │ │ │ │ + rsbeq pc, lr, ip, lsl #29 │ │ │ │ + rsbeq r9, lr, ip, asr ip │ │ │ │ rsbeq pc, lr, r4, lsl #29 │ │ │ │ - rsbeq r9, lr, r4, asr ip │ │ │ │ - rsbeq pc, lr, ip, ror lr @ │ │ │ │ - rsbeq pc, lr, r6, lsl lr @ │ │ │ │ - rsbeq r9, lr, r6, ror #23 │ │ │ │ + rsbeq pc, lr, lr, lsl lr @ │ │ │ │ + rsbeq r9, lr, lr, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec5b920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 6486c8 │ │ │ │ blmi 67093c │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -247371,15 +247371,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf70dbd10 │ │ │ │ svclt 0x0000e890 │ │ │ │ rsbseq sl, r9, lr, asr #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, lr, r8, asr #27 │ │ │ │ + ldrdeq pc, [lr], #-208 @ 0xffffff30 @ │ │ │ │ @ instruction: 0x0079a29c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r2, lsl r9 │ │ │ │ ldmib sp, {r0, r4, r7, fp, sp, lr}^ │ │ │ │ @@ -247419,18 +247419,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffac247c │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7134478 │ │ │ │ strtmi pc, [r0], -r1, lsr #23 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - strdeq pc, [lr], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r9, lr, lr, asr #21 │ │ │ │ - ldrdeq pc, [lr], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r9, lr, r4, lsr #21 │ │ │ │ + rsbeq pc, lr, r6, lsl #26 │ │ │ │ + ldrdeq r9, [lr], #-166 @ 0xffffff5a @ │ │ │ │ + ldrdeq pc, [lr], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r9, lr, ip, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 43fd14 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ strbtmi pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df4615 │ │ │ │ @@ -247710,35 +247710,35 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf960f713 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ svclt 0x0000e795 │ │ │ │ ... │ │ │ │ rsbseq sl, r9, r8, lsl #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, lr, r0, ror #24 │ │ │ │ - rsbeq pc, lr, r2, asr r9 @ │ │ │ │ + rsbeq pc, lr, r8, ror #24 │ │ │ │ + rsbeq pc, lr, sl, asr r9 @ │ │ │ │ rsbseq r9, r9, sl, lsl #28 │ │ │ │ - strhteq pc, [lr], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r9, lr, r8, lsl #13 │ │ │ │ - rsbeq pc, lr, r8, lsl #17 │ │ │ │ - rsbeq r9, lr, r8, asr r6 │ │ │ │ - rsbeq pc, lr, ip, ror #16 │ │ │ │ - rsbeq r9, lr, ip, lsr r6 │ │ │ │ - rsbeq pc, lr, r4, asr r8 @ │ │ │ │ - rsbeq r9, lr, r2, lsr #12 │ │ │ │ + rsbeq pc, lr, r0, asr #17 │ │ │ │ + mlseq lr, r0, r6, r9 │ │ │ │ + mlseq lr, r0, r8, pc @ │ │ │ │ + rsbeq r9, lr, r0, ror #12 │ │ │ │ + rsbeq pc, lr, r4, ror r8 @ │ │ │ │ + rsbeq r9, lr, r4, asr #12 │ │ │ │ + rsbeq pc, lr, ip, asr r8 @ │ │ │ │ + rsbeq r9, lr, sl, lsr #12 │ │ │ │ ldrtmi r4, [r1], -r7, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf878f713 │ │ │ │ @ instruction: 0xf04f4805 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf932f713 │ │ │ │ @ instruction: 0xf70ce7d0 │ │ │ │ svclt 0x0000edbe │ │ │ │ - strdeq pc, [lr], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r9, lr, r6, asr #11 │ │ │ │ + rsbeq pc, lr, r0, lsl #16 │ │ │ │ + rsbeq r9, lr, lr, asr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, r5, lsr #27 │ │ │ │ ldrmi r4, [fp], r5, lsr #25 │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -247904,30 +247904,30 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffdaf712 │ │ │ │ @ instruction: 0xf70ce7ef │ │ │ │ svclt 0x0000ec66 │ │ │ │ ldrhteq r9, [r9], #-204 @ 0xffffff34 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x00799c92 │ │ │ │ - rsbeq pc, lr, lr, ror r7 @ │ │ │ │ - mlseq lr, r8, r6, pc @ │ │ │ │ - rsbeq pc, lr, r4, lsr #12 │ │ │ │ - strdeq r9, [lr], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq pc, lr, r8, lsl #12 │ │ │ │ - ldrdeq r9, [lr], #-56 @ 0xffffffc8 @ │ │ │ │ - strhteq pc, [lr], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r9, lr, ip, lsl #7 │ │ │ │ - mlseq lr, lr, r5, pc @ │ │ │ │ - rsbeq r9, lr, lr, ror #6 │ │ │ │ - rsbeq pc, lr, r0, lsl #11 │ │ │ │ - rsbeq r9, lr, r0, asr r3 │ │ │ │ - rsbeq pc, lr, r6, ror #10 │ │ │ │ - rsbeq r9, lr, r4, lsr r3 │ │ │ │ - rsbeq pc, lr, r8, asr #10 │ │ │ │ - rsbeq r9, lr, r6, lsl r3 │ │ │ │ + rsbeq pc, lr, r6, lsl #15 │ │ │ │ + rsbeq pc, lr, r0, lsr #13 │ │ │ │ + rsbeq pc, lr, ip, lsr #12 │ │ │ │ + strdeq r9, [lr], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq pc, lr, r0, lsl r6 @ │ │ │ │ + rsbeq r9, lr, r0, ror #7 │ │ │ │ + rsbeq pc, lr, r4, asr #11 │ │ │ │ + mlseq lr, r4, r3, r9 │ │ │ │ + rsbeq pc, lr, r6, lsr #11 │ │ │ │ + rsbeq r9, lr, r6, ror r3 │ │ │ │ + rsbeq pc, lr, r8, lsl #11 │ │ │ │ + rsbeq r9, lr, r8, asr r3 │ │ │ │ + rsbeq pc, lr, lr, ror #10 │ │ │ │ + rsbeq r9, lr, ip, lsr r3 │ │ │ │ + rsbeq pc, lr, r0, asr r5 @ │ │ │ │ + rsbeq r9, lr, lr, lsl r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r7, ror #24 │ │ │ │ blcs 1175d0 │ │ │ │ stmdapl r1!, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -248030,29 +248030,29 @@ │ │ │ │ ldmdami r4, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 7, 6, pc, cr12, cr2, {0} │ │ │ │ @ instruction: 0xf70ce796 │ │ │ │ svclt 0x0000eb68 │ │ │ │ rsbseq r9, r9, r8, asr #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, lr, sl, lsl r4 @ │ │ │ │ - rsbeq r9, lr, sl, ror #3 │ │ │ │ - rsbeq pc, lr, r2, lsl #8 │ │ │ │ - ldrdeq r9, [lr], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq pc, lr, r2, lsr #8 │ │ │ │ + strdeq r9, [lr], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq pc, lr, sl, lsl #8 │ │ │ │ + ldrdeq r9, [lr], #-26 @ 0xffffffe6 @ │ │ │ │ rsbseq r9, r9, ip, ror #17 │ │ │ │ - strhteq pc, [lr], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r9, lr, sl, lsl #3 │ │ │ │ - mlseq lr, lr, r3, pc @ │ │ │ │ - rsbeq r9, lr, lr, ror #2 │ │ │ │ - rsbeq pc, lr, r2, lsl #7 │ │ │ │ - rsbeq r9, lr, r2, asr r1 │ │ │ │ - rsbeq pc, lr, r6, ror #6 │ │ │ │ - rsbeq r9, lr, r6, lsr r1 │ │ │ │ - rsbeq pc, lr, sl, asr #6 │ │ │ │ - rsbeq r9, lr, sl, lsl r1 │ │ │ │ + rsbeq pc, lr, r2, asr #7 │ │ │ │ + mlseq lr, r2, r1, r9 │ │ │ │ + rsbeq pc, lr, r6, lsr #7 │ │ │ │ + rsbeq r9, lr, r6, ror r1 │ │ │ │ + rsbeq pc, lr, sl, lsl #7 │ │ │ │ + rsbeq r9, lr, sl, asr r1 │ │ │ │ + rsbeq pc, lr, lr, ror #6 │ │ │ │ + rsbeq r9, lr, lr, lsr r1 │ │ │ │ + rsbeq pc, lr, r2, asr r3 @ │ │ │ │ + rsbeq r9, lr, r2, lsr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2406d0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r3], fp, lsl #1 │ │ │ │ ldrmi r4, [r9], r8, asr #21 │ │ │ │ @@ -248254,20 +248254,20 @@ │ │ │ │ @ instruction: 0xf7124478 │ │ │ │ blls 2449bc │ │ │ │ svclt 0x0000e6b9 │ │ │ │ ... │ │ │ │ rsbseq r9, r9, ip, asr #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r9, r9, r2, asr #14 │ │ │ │ - rsbeq pc, lr, sl, lsr #1 │ │ │ │ - rsbeq r8, lr, sl, ror lr │ │ │ │ - rsbeq lr, lr, lr, ror #31 │ │ │ │ - strhteq r8, [lr], #-222 @ 0xffffff22 │ │ │ │ - ldrdeq lr, [lr], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r8, lr, r0, lsr #27 │ │ │ │ + strhteq pc, [lr], #-2 @ │ │ │ │ + rsbeq r8, lr, r2, lsl #29 │ │ │ │ + strdeq lr, [lr], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r8, lr, r6, asr #27 │ │ │ │ + ldrdeq lr, [lr], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r8, lr, r8, lsr #27 │ │ │ │ vst4.8 {d25-d28}, [pc], r4 │ │ │ │ stmdami r5!, {r0, r2, r5, r6, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [lr], #-72 @ 0xffffffb8 │ │ │ │ stmdbls r4, {r0, r1, r5, fp, lr} │ │ │ │ @ instruction: 0xf7124478 │ │ │ │ blls 244970 │ │ │ │ @@ -248299,24 +248299,24 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [r2], {18} │ │ │ │ stmdbls r4, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf7124478 │ │ │ │ blls 2448f8 │ │ │ │ @ instruction: 0xf70ce657 │ │ │ │ svclt 0x0000e948 │ │ │ │ - rsbeq lr, lr, r4, lsl #31 │ │ │ │ - rsbeq r8, lr, r4, asr sp │ │ │ │ - rsbeq lr, lr, r6, ror #30 │ │ │ │ - rsbeq r8, lr, r6, lsr sp │ │ │ │ - rsbeq lr, lr, r8, asr #30 │ │ │ │ - rsbeq r8, lr, r8, lsl sp │ │ │ │ - rsbeq lr, lr, sl, lsr #30 │ │ │ │ - strdeq r8, [lr], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq lr, lr, ip, lsl #30 │ │ │ │ - ldrdeq r8, [lr], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq lr, lr, ip, lsl #31 │ │ │ │ + rsbeq r8, lr, ip, asr sp │ │ │ │ + rsbeq lr, lr, lr, ror #30 │ │ │ │ + rsbeq r8, lr, lr, lsr sp │ │ │ │ + rsbeq lr, lr, r0, asr pc │ │ │ │ + rsbeq r8, lr, r0, lsr #26 │ │ │ │ + rsbeq lr, lr, r2, lsr pc │ │ │ │ + rsbeq r8, lr, r2, lsl #26 │ │ │ │ + rsbeq lr, lr, r4, lsl pc │ │ │ │ + rsbeq r8, lr, r4, ror #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r0, lsr sp │ │ │ │ @ instruction: 0xf1b34c30 │ │ │ │ ldrbtmi r0, [sp], #-2816 @ 0xfffff500 │ │ │ │ @@ -248364,16 +248364,16 @@ │ │ │ │ andvs r3, sl, r0 │ │ │ │ strb r2, [r2, r1, lsl #6]! │ │ │ │ ldrdgt lr, [r4, -sp] │ │ │ │ @ instruction: 0xf70ce7f1 │ │ │ │ svclt 0x0000e8ca │ │ │ │ rsbseq r9, r9, lr, lsr #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, lr, lr, asr #28 │ │ │ │ - rsbeq r8, lr, lr, lsl ip │ │ │ │ + rsbeq lr, lr, r6, asr lr │ │ │ │ + rsbeq r8, lr, r6, lsr #24 │ │ │ │ rsbseq r9, r9, r6, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stcmi 0, cr11, [sl], #-548 @ 0xfffffddc │ │ │ │ @ instruction: 0x1e1f492a │ │ │ │ @@ -248417,16 +248417,16 @@ │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ strmi r2, [r3], -r7, lsl #4 │ │ │ │ ldrb r6, [sl, sl] │ │ │ │ stmda r0!, {r2, r3, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r9, r9, r8, asr #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r9, r9, lr, ror #4 │ │ │ │ - rsbeq lr, lr, r8, asr #26 │ │ │ │ - rsbeq r8, lr, r8, lsl fp │ │ │ │ + rsbeq lr, lr, r0, asr sp │ │ │ │ + rsbeq r8, lr, r0, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 240cac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ smlabbcs r4, r3, r0, fp │ │ │ │ beq 141ed4 │ │ │ │ @@ -248478,15 +248478,15 @@ │ │ │ │ andlt r2, r3, r1 │ │ │ │ blhi 240bb8 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strbmi r4, [fp], -r3, lsl #20 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf027447a │ │ │ │ strb pc, [r0, r7, asr #13]! @ │ │ │ │ - rsbeq lr, lr, r4, lsl #25 │ │ │ │ + rsbeq lr, lr, ip, lsl #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 240d9c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strcs fp, [r4, #-131] @ 0xffffff7d │ │ │ │ ldrne lr, [r1], #-2525 @ 0xfffff623 │ │ │ │ @@ -248698,30 +248698,30 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7124478 │ │ │ │ strb pc, [pc, r3, lsr #19]! @ │ │ │ │ cdp 7, 2, cr15, cr14, cr11, {0} │ │ │ │ rsbseq r9, r9, r0, asr #32 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r9, r9, r8, lsl r0 │ │ │ │ - rsbeq lr, lr, sl, lsl #22 │ │ │ │ - rsbeq lr, lr, ip, lsr #20 │ │ │ │ - strhteq lr, [lr], #-150 @ 0xffffff6a │ │ │ │ - rsbeq r8, lr, r6, lsl #15 │ │ │ │ - mlseq lr, sl, r9, lr │ │ │ │ - rsbeq r8, lr, sl, ror #14 │ │ │ │ - rsbeq lr, lr, lr, asr #18 │ │ │ │ - rsbeq r8, lr, lr, lsl r7 │ │ │ │ - rsbeq lr, lr, r0, lsr r9 │ │ │ │ - rsbeq r8, lr, r0, lsl #14 │ │ │ │ - rsbeq lr, lr, r2, lsl r9 │ │ │ │ - rsbeq r8, lr, r2, ror #13 │ │ │ │ - strdeq lr, [lr], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r8, lr, r6, asr #13 │ │ │ │ - ldrdeq lr, [lr], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r8, lr, r8, lsr #13 │ │ │ │ + rsbeq lr, lr, r2, lsl fp │ │ │ │ + rsbeq lr, lr, r4, lsr sl │ │ │ │ + strhteq lr, [lr], #-158 @ 0xffffff62 │ │ │ │ + rsbeq r8, lr, lr, lsl #15 │ │ │ │ + rsbeq lr, lr, r2, lsr #19 │ │ │ │ + rsbeq r8, lr, r2, ror r7 │ │ │ │ + rsbeq lr, lr, r6, asr r9 │ │ │ │ + rsbeq r8, lr, r6, lsr #14 │ │ │ │ + rsbeq lr, lr, r8, lsr r9 │ │ │ │ + rsbeq r8, lr, r8, lsl #14 │ │ │ │ + rsbeq lr, lr, sl, lsl r9 │ │ │ │ + rsbeq r8, lr, sl, ror #13 │ │ │ │ + rsbeq lr, lr, r0, lsl #18 │ │ │ │ + rsbeq r8, lr, lr, asr #13 │ │ │ │ + rsbeq lr, lr, r2, ror #17 │ │ │ │ + strhteq r8, [lr], #-96 @ 0xffffffa0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 241148 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strcs r9, [r1], #-3342 @ 0xfffff2f2 │ │ │ │ stcls 0, cr6, [ip], {44} @ 0x2c │ │ │ │ @@ -248757,15 +248757,15 @@ │ │ │ │ movweq pc, #4361 @ 0x1109 @ │ │ │ │ addsmi r4, sl, #160432128 @ 0x9900000 │ │ │ │ ldrb sp, [r3, sl, asr #3]! │ │ │ │ strbmi r4, [fp], -r3, lsl #20 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf027447a │ │ │ │ @ instruction: 0xe7e8f499 │ │ │ │ - rsbeq lr, lr, r8, lsr #16 │ │ │ │ + rsbeq lr, lr, r0, lsr r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec5cf40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r4, lsr #10 │ │ │ │ strcc pc, [r0, #-2271]! @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -249091,96 +249091,96 @@ │ │ │ │ ldrb pc, [r6, #3733] @ 0xe95 @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ... │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ rsbseq r8, r9, sl, lsr #25 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, lr, ip, lsr #15 │ │ │ │ + strhteq lr, [lr], #-116 @ 0xffffff8c │ │ │ │ @ instruction: 0xfffffa63 │ │ │ │ @ instruction: 0xfffffb4b │ │ │ │ @ instruction: 0xffffe1b1 │ │ │ │ @ instruction: 0xffffe9db │ │ │ │ - ldrdeq lr, [lr], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq lr, lr, lr, asr #18 │ │ │ │ + ldrdeq lr, [lr], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq lr, lr, r6, asr r9 │ │ │ │ andeq r0, r0, sp, lsl #21 │ │ │ │ ldrdeq r0, [r0], -pc @ │ │ │ │ - rsbeq lr, lr, lr, lsl #14 │ │ │ │ - ldrdeq r8, [lr], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq lr, lr, r6, lsl r7 │ │ │ │ + rsbeq r8, lr, r4, ror #9 │ │ │ │ ldrshteq r8, [r9], #-178 @ 0xffffff4e │ │ │ │ - ldrdeq lr, [lr], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r8, lr, r0, lsr #9 │ │ │ │ + ldrdeq lr, [lr], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r8, lr, r8, lsr #9 │ │ │ │ @ instruction: 0xffffded9 │ │ │ │ @ instruction: 0xffffe8b9 │ │ │ │ - rsbeq lr, lr, ip, lsl #13 │ │ │ │ - rsbeq r8, lr, sl, asr r4 │ │ │ │ - rsbeq lr, lr, lr, ror #12 │ │ │ │ - rsbeq r8, lr, ip, lsr r4 │ │ │ │ + mlseq lr, r4, r6, lr │ │ │ │ + rsbeq r8, lr, r2, ror #8 │ │ │ │ + rsbeq lr, lr, r6, ror r6 │ │ │ │ + rsbeq r8, lr, r4, asr #8 │ │ │ │ @ instruction: 0xffffe755 │ │ │ │ @ instruction: 0xffffd1d1 │ │ │ │ - rsbeq lr, lr, sl, lsr #12 │ │ │ │ - strdeq r8, [lr], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq lr, lr, r0, lsl r6 │ │ │ │ - rsbeq r8, lr, r0, ror #7 │ │ │ │ + rsbeq lr, lr, r2, lsr r6 │ │ │ │ + rsbeq r8, lr, r2, lsl #8 │ │ │ │ + rsbeq lr, lr, r8, lsl r6 │ │ │ │ + rsbeq r8, lr, r8, ror #7 │ │ │ │ @ instruction: 0xffffd1cf │ │ │ │ - rsbeq lr, lr, r4, ror #11 │ │ │ │ - strhteq r8, [lr], #-52 @ 0xffffffcc │ │ │ │ + rsbeq lr, lr, ip, ror #11 │ │ │ │ + strhteq r8, [lr], #-60 @ 0xffffffc4 │ │ │ │ strdeq r0, [r0], -fp │ │ │ │ - strhteq lr, [lr], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq r8, lr, r8, lsl #7 │ │ │ │ - mlseq lr, sl, r5, lr │ │ │ │ - rsbeq r8, lr, r8, ror #6 │ │ │ │ + rsbeq lr, lr, r0, asr #11 │ │ │ │ + mlseq lr, r0, r3, r8 │ │ │ │ + rsbeq lr, lr, r2, lsr #11 │ │ │ │ + rsbeq r8, lr, r0, ror r3 │ │ │ │ @ instruction: 0xfffff6b1 │ │ │ │ - rsbeq lr, lr, r6, ror #10 │ │ │ │ - rsbeq r8, lr, r6, lsr r3 │ │ │ │ + rsbeq lr, lr, lr, ror #10 │ │ │ │ + rsbeq r8, lr, lr, lsr r3 │ │ │ │ @ instruction: 0xffffe545 │ │ │ │ - rsbeq lr, lr, sl, lsr r5 │ │ │ │ - rsbeq r8, lr, sl, lsl #6 │ │ │ │ + rsbeq lr, lr, r2, asr #10 │ │ │ │ + rsbeq r8, lr, r2, lsl r3 │ │ │ │ @ instruction: 0xfffff737 │ │ │ │ - rsbeq lr, lr, r6, lsl #10 │ │ │ │ - ldrdeq r8, [lr], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq lr, lr, lr, lsl #10 │ │ │ │ + ldrdeq r8, [lr], #-46 @ 0xffffffd2 @ │ │ │ │ @ instruction: 0xffffe159 │ │ │ │ - ldrdeq lr, [lr], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r8, lr, sl, lsr #5 │ │ │ │ + rsbeq lr, lr, r2, ror #9 │ │ │ │ + strhteq r8, [lr], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xffffefd9 │ │ │ │ - rsbeq lr, lr, sl, lsr #9 │ │ │ │ - rsbeq r8, lr, sl, ror r2 │ │ │ │ + strhteq lr, [lr], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r8, lr, r2, lsl #5 │ │ │ │ @ instruction: 0xffffecab │ │ │ │ @ instruction: 0xfffff925 │ │ │ │ - rsbeq lr, lr, lr, ror #8 │ │ │ │ - rsbeq r8, lr, lr, lsr r2 │ │ │ │ + rsbeq lr, lr, r6, ror r4 │ │ │ │ + rsbeq r8, lr, r6, asr #4 │ │ │ │ @ instruction: 0xffffd501 │ │ │ │ - rsbeq lr, lr, r2, asr #8 │ │ │ │ - rsbeq r8, lr, r2, lsl r2 │ │ │ │ + rsbeq lr, lr, sl, asr #8 │ │ │ │ + rsbeq r8, lr, sl, lsl r2 │ │ │ │ @ instruction: 0xffffd059 │ │ │ │ - rsbeq lr, lr, r6, lsl r4 │ │ │ │ - rsbeq r8, lr, r6, ror #3 │ │ │ │ + rsbeq lr, lr, lr, lsl r4 │ │ │ │ + rsbeq r8, lr, lr, ror #3 │ │ │ │ @ instruction: 0xffffcfe5 │ │ │ │ - rsbeq lr, lr, sl, ror #7 │ │ │ │ - strhteq r8, [lr], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq lr, lr, r8, lsl #9 │ │ │ │ - strhteq lr, [lr], #-66 @ 0xffffffbe │ │ │ │ - strhteq lr, [lr], #-50 @ 0xffffffce │ │ │ │ - rsbeq r8, lr, r2, lsl #3 │ │ │ │ - rsbeq lr, lr, r4, lsr #9 │ │ │ │ - rsbeq lr, lr, r2, asr #9 │ │ │ │ - rsbeq lr, lr, sl, ror r3 │ │ │ │ - rsbeq r8, lr, sl, asr #2 │ │ │ │ - strhteq lr, [lr], #-64 @ 0xffffffc0 │ │ │ │ - ldrdeq lr, [lr], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq lr, lr, r2, lsr r3 │ │ │ │ - rsbeq r8, lr, r2, lsl #2 │ │ │ │ - strhteq lr, [lr], #-78 @ 0xffffffb2 │ │ │ │ - strdeq lr, [lr], #-76 @ 0xffffffb4 @ │ │ │ │ - strdeq lr, [lr], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r8, lr, r8, asr #1 │ │ │ │ - rsbeq lr, lr, sl, ror #9 │ │ │ │ - mlseq lr, r4, r9, r3 │ │ │ │ - strhteq lr, [lr], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq r8, lr, ip, lsl #1 │ │ │ │ + strdeq lr, [lr], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r8, lr, r2, asr #3 │ │ │ │ + mlseq lr, r0, r4, lr │ │ │ │ + strhteq lr, [lr], #-74 @ 0xffffffb6 │ │ │ │ + strhteq lr, [lr], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq r8, lr, sl, lsl #3 │ │ │ │ + rsbeq lr, lr, ip, lsr #9 │ │ │ │ + rsbeq lr, lr, sl, asr #9 │ │ │ │ + rsbeq lr, lr, r2, lsl #7 │ │ │ │ + rsbeq r8, lr, r2, asr r1 │ │ │ │ + strhteq lr, [lr], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq lr, lr, r2, ror #9 │ │ │ │ + rsbeq lr, lr, sl, lsr r3 │ │ │ │ + rsbeq r8, lr, sl, lsl #2 │ │ │ │ + rsbeq lr, lr, r6, asr #9 │ │ │ │ + rsbeq lr, lr, r4, lsl #10 │ │ │ │ + rsbeq lr, lr, r0, lsl #6 │ │ │ │ + ldrdeq r8, [lr], #-0 @ │ │ │ │ + strdeq lr, [lr], #-66 @ 0xffffffbe @ │ │ │ │ + mlseq lr, ip, r9, r3 │ │ │ │ + rsbeq lr, lr, r4, asr #5 │ │ │ │ + mlseq lr, r4, r0, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec5d5c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -249191,16 +249191,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf711300c │ │ │ │ stmdami r5, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 7, cr15, [r0, #68] @ 0x44 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq lr, lr, r2, lsl r1 │ │ │ │ - rsbeq r7, lr, r2, ror #29 │ │ │ │ + rsbeq lr, lr, sl, lsl r1 │ │ │ │ + rsbeq r7, lr, sl, ror #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x4605b09b │ │ │ │ bmi ffdaac74 │ │ │ │ blmi ffdab070 │ │ │ │ @@ -249443,43 +249443,43 @@ │ │ │ │ stmdami r2!, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7114478 │ │ │ │ str pc, [r4], fp, asr #23 │ │ │ │ ldmda r6, {r0, r1, r3, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbteq r8, [r9], #-84 @ 0xffffffac │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq lr, [lr], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq lr, lr, r8, lsr #1 │ │ │ │ - rsbeq lr, lr, lr, lsl r0 │ │ │ │ - rsbeq r7, lr, ip, ror #27 │ │ │ │ - rsbeq lr, lr, r0 │ │ │ │ - ldrdeq r7, [lr], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq sp, lr, r6, asr #31 │ │ │ │ - mlseq lr, ip, pc, sp @ │ │ │ │ - rsbeq sp, lr, r6, asr pc │ │ │ │ - rsbeq r7, lr, r6, lsr #26 │ │ │ │ + ldrdeq lr, [lr], #-42 @ 0xffffffd6 @ │ │ │ │ + strhteq lr, [lr], #-0 │ │ │ │ + rsbeq lr, lr, r6, lsr #32 │ │ │ │ + strdeq r7, [lr], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq lr, lr, r8 │ │ │ │ + ldrdeq r7, [lr], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq sp, lr, lr, asr #31 │ │ │ │ + rsbeq sp, lr, r4, lsr #31 │ │ │ │ + rsbeq sp, lr, lr, asr pc │ │ │ │ + rsbeq r7, lr, lr, lsr #26 │ │ │ │ rsbseq r8, r9, r0, asr #8 │ │ │ │ - rsbeq sp, lr, r4, lsr pc │ │ │ │ - rsbeq sp, lr, ip, lsr #29 │ │ │ │ - rsbeq r7, lr, sl, ror ip │ │ │ │ - ldrdeq lr, [lr], #-14 @ │ │ │ │ - rsbeq sp, lr, lr, asr #28 │ │ │ │ - rsbeq sp, lr, r0, lsr #28 │ │ │ │ - strhteq sp, [lr], #-214 @ 0xffffff2a │ │ │ │ - rsbeq r7, lr, r6, lsl #23 │ │ │ │ - mlseq lr, ip, sp, sp │ │ │ │ - rsbeq r7, lr, ip, ror #22 │ │ │ │ - rsbeq sp, lr, r2, lsl #27 │ │ │ │ - rsbeq r7, lr, r2, asr fp │ │ │ │ - rsbeq sp, lr, sl, asr sp │ │ │ │ - strhteq sp, [lr], #-240 @ 0xffffff10 │ │ │ │ - rsbeq sp, lr, r4, asr #26 │ │ │ │ - rsbeq r7, lr, r2, lsl fp │ │ │ │ - rsbeq sp, lr, sl, lsr #26 │ │ │ │ - strdeq r7, [lr], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq sp, lr, ip, lsr pc │ │ │ │ + strhteq sp, [lr], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r7, lr, r2, lsl #25 │ │ │ │ + rsbeq lr, lr, r6, ror #1 │ │ │ │ + rsbeq sp, lr, r6, asr lr │ │ │ │ + rsbeq sp, lr, r8, lsr #28 │ │ │ │ + strhteq sp, [lr], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r7, lr, lr, lsl #23 │ │ │ │ + rsbeq sp, lr, r4, lsr #27 │ │ │ │ + rsbeq r7, lr, r4, ror fp │ │ │ │ + rsbeq sp, lr, sl, lsl #27 │ │ │ │ + rsbeq r7, lr, sl, asr fp │ │ │ │ + rsbeq sp, lr, r2, ror #26 │ │ │ │ + strhteq sp, [lr], #-248 @ 0xffffff08 │ │ │ │ + rsbeq sp, lr, ip, asr #26 │ │ │ │ + rsbeq r7, lr, sl, lsl fp │ │ │ │ + rsbeq sp, lr, r2, lsr sp │ │ │ │ + rsbeq r7, lr, r0, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ ldcmi 0, cr11, [ip], {155} @ 0x9b │ │ │ │ ldmmi ip, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x469b447c │ │ │ │ @@ -249635,29 +249635,29 @@ │ │ │ │ @ instruction: 0xf990f711 │ │ │ │ @ instruction: 0xf04f4813 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 13c472c │ │ │ │ svclt 0x0000e7ed │ │ │ │ rsbseq r8, r9, ip, ror r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, lr, r4, asr #24 │ │ │ │ - rsbeq sp, lr, r8, ror #23 │ │ │ │ + rsbeq sp, lr, ip, asr #24 │ │ │ │ + strdeq sp, [lr], #-176 @ 0xffffff50 @ │ │ │ │ rsbseq r8, r9, r0, asr #1 │ │ │ │ - rsbeq sp, lr, r2, lsr #23 │ │ │ │ - rsbeq sp, lr, r6, asr #22 │ │ │ │ - rsbeq sp, lr, r2, lsl #22 │ │ │ │ - ldrdeq r7, [lr], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq sp, lr, sl, lsl #21 │ │ │ │ - rsbeq r7, lr, sl, asr r8 │ │ │ │ - rsbeq sp, lr, ip, ror #20 │ │ │ │ - rsbeq r7, lr, ip, lsr r8 │ │ │ │ - rsbeq sp, lr, sl, asr #20 │ │ │ │ - rsbeq r7, lr, r8, lsl r8 │ │ │ │ - rsbeq sp, lr, r8, lsr #20 │ │ │ │ - strdeq r7, [lr], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq sp, lr, sl, lsr #23 │ │ │ │ + rsbeq sp, lr, lr, asr #22 │ │ │ │ + rsbeq sp, lr, sl, lsl #22 │ │ │ │ + ldrdeq r7, [lr], #-138 @ 0xffffff76 @ │ │ │ │ + mlseq lr, r2, sl, sp │ │ │ │ + rsbeq r7, lr, r2, ror #16 │ │ │ │ + rsbeq sp, lr, r4, ror sl │ │ │ │ + rsbeq r7, lr, r4, asr #16 │ │ │ │ + rsbeq sp, lr, r2, asr sl │ │ │ │ + rsbeq r7, lr, r0, lsr #16 │ │ │ │ + rsbeq sp, lr, r0, lsr sl │ │ │ │ + strdeq r7, [lr], #-126 @ 0xffffff82 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4606b09f │ │ │ │ stmdbls r8!, {r1, r3, r5, r6, r7, fp, lr} │ │ │ │ tstls r8, r8, ror r4 │ │ │ │ @@ -249794,15 +249794,15 @@ │ │ │ │ ldrbtmi r7, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf711300c │ │ │ │ stmdami sp!, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf90af711 │ │ │ │ blmi 1999718 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 860ddc │ │ │ │ + blls 860ddc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x463880b7 │ │ │ │ pop {r0, r1, r2, r3, r4, ip, sp, pc} │ │ │ │ stmib sp, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xe7117016 │ │ │ │ vqadd.s8 d25, d0, d1 │ │ │ │ @@ -249892,43 +249892,43 @@ │ │ │ │ stmdami r2!, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7114478 │ │ │ │ ldrb pc, [r4, r9, asr #16] @ │ │ │ │ ldcl 7, cr15, [r4], {10} │ │ │ │ ldrhteq r7, [r9], #-228 @ 0xffffff1c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, lr, r6, lsl ip │ │ │ │ - rsbeq sp, lr, r8, lsl ip │ │ │ │ - rsbeq sp, lr, sl, lsr #19 │ │ │ │ - rsbeq sp, lr, r8, asr r9 │ │ │ │ - rsbeq sp, lr, sl, lsl r9 │ │ │ │ - rsbeq sp, lr, sl, lsr r8 │ │ │ │ - rsbeq sp, lr, r6, lsr #15 │ │ │ │ - rsbeq r7, lr, r6, ror r5 │ │ │ │ + rsbeq sp, lr, lr, lsl ip │ │ │ │ + rsbeq sp, lr, r0, lsr #24 │ │ │ │ + strhteq sp, [lr], #-146 @ 0xffffff6e │ │ │ │ + rsbeq sp, lr, r0, ror #18 │ │ │ │ + rsbeq sp, lr, r2, lsr #18 │ │ │ │ + rsbeq sp, lr, r2, asr #16 │ │ │ │ + rsbeq sp, lr, lr, lsr #15 │ │ │ │ + rsbeq r7, lr, lr, ror r5 │ │ │ │ @ instruction: 0x00797c90 │ │ │ │ - rsbeq sp, lr, r8, ror #14 │ │ │ │ - rsbeq r7, lr, r8, lsr r5 │ │ │ │ - rsbeq sp, lr, sl, lsr #14 │ │ │ │ - rsbeq sp, lr, r4, lsr #20 │ │ │ │ - rsbeq sp, lr, sl, lsl #14 │ │ │ │ - ldrdeq r7, [lr], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq sp, lr, ip, ror #13 │ │ │ │ - strdeq sp, [lr], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq sp, lr, sl, asr #13 │ │ │ │ - rsbeq r7, lr, r0, lsr #9 │ │ │ │ - mlseq lr, sl, r6, sp │ │ │ │ - rsbeq sp, lr, r2, asr #18 │ │ │ │ - rsbeq sp, lr, sl, ror r6 │ │ │ │ - rsbeq r7, lr, r8, asr #8 │ │ │ │ - rsbeq sp, lr, sl, asr r6 │ │ │ │ - rsbeq r7, lr, r8, lsr #8 │ │ │ │ - rsbeq sp, lr, r0, asr #12 │ │ │ │ - rsbeq r7, lr, lr, lsl #8 │ │ │ │ - rsbeq sp, lr, r6, lsr #12 │ │ │ │ - strdeq r7, [lr], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq sp, lr, r0, ror r7 │ │ │ │ + rsbeq r7, lr, r0, asr #10 │ │ │ │ + rsbeq sp, lr, r2, lsr r7 │ │ │ │ + rsbeq sp, lr, ip, lsr #20 │ │ │ │ + rsbeq sp, lr, r2, lsl r7 │ │ │ │ + rsbeq r7, lr, r2, ror #9 │ │ │ │ + strdeq sp, [lr], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq sp, lr, r6, lsl #20 │ │ │ │ + ldrdeq sp, [lr], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r7, lr, r8, lsr #9 │ │ │ │ + rsbeq sp, lr, r2, lsr #13 │ │ │ │ + rsbeq sp, lr, sl, asr #18 │ │ │ │ + rsbeq sp, lr, r2, lsl #13 │ │ │ │ + rsbeq r7, lr, r0, asr r4 │ │ │ │ + rsbeq sp, lr, r2, ror #12 │ │ │ │ + rsbeq r7, lr, r0, lsr r4 │ │ │ │ + rsbeq sp, lr, r8, asr #12 │ │ │ │ + rsbeq r7, lr, r6, lsl r4 │ │ │ │ + rsbeq sp, lr, lr, lsr #12 │ │ │ │ + strdeq r7, [lr], #-60 @ 0xffffffc4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec5e174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3092 @ 0xfffff3ec │ │ │ │ strls r9, [r1], #-3093 @ 0xfffff3eb │ │ │ │ @@ -249951,16 +249951,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff16f710 │ │ │ │ ldmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf7104478 │ │ │ │ blls 586f20 │ │ │ │ andslt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sp, lr, r4, lsr r5 │ │ │ │ - rsbeq r7, lr, r4, lsl #6 │ │ │ │ + rsbeq sp, lr, ip, lsr r5 │ │ │ │ + rsbeq r7, lr, ip, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec5e1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ ldc2l 0, cr15, [r0], {2} │ │ │ │ andle r2, sp, r1, lsl #16 │ │ │ │ ldmdami r0, {r2, r9, sl, lr} │ │ │ │ @@ -249976,18 +249976,18 @@ │ │ │ │ cmncs r9, r8, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 7, 7, pc, cr2, cr0, {0} @ │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7104478 │ │ │ │ qadd8mi pc, r0, sp @ │ │ │ │ svclt 0x0000bd38 │ │ │ │ - rsbeq sp, lr, r6, lsr r8 │ │ │ │ - rsbeq r7, lr, r2, asr #5 │ │ │ │ - rsbeq sp, lr, r0, lsl r8 │ │ │ │ - mlseq lr, ip, r2, r7 │ │ │ │ + rsbeq sp, lr, lr, lsr r8 │ │ │ │ + rsbeq r7, lr, sl, asr #5 │ │ │ │ + rsbeq sp, lr, r8, lsl r8 │ │ │ │ + rsbeq r7, lr, r4, lsr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ bmi fe1d8ab0 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ blmi fe1988d8 │ │ │ │ @@ -250118,22 +250118,22 @@ │ │ │ │ @ instruction: 0xf7104478 │ │ │ │ blls 546c90 │ │ │ │ stcls 7, cr14, [r1], #-560 @ 0xfffffdd0 │ │ │ │ @ instruction: 0xf70ae750 │ │ │ │ svclt 0x0000eb12 │ │ │ │ rsbseq r7, r9, r8, lsl #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, lr, r6, asr #14 │ │ │ │ - ldrdeq r7, [lr], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq sp, lr, r0, lsr r7 │ │ │ │ + rsbeq sp, lr, lr, asr #14 │ │ │ │ + ldrdeq r7, [lr], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq sp, lr, r8, lsr r7 │ │ │ │ rsbseq r7, r9, r0, ror r8 │ │ │ │ - rsbeq sp, lr, sl, lsl r6 │ │ │ │ - rsbeq r7, lr, r2, lsr #1 │ │ │ │ - rsbeq sp, lr, r8, ror #11 │ │ │ │ - rsbeq r7, lr, r4, ror r0 │ │ │ │ + rsbeq sp, lr, r2, lsr #12 │ │ │ │ + rsbeq r7, lr, sl, lsr #1 │ │ │ │ + strdeq sp, [lr], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r7, lr, ip, ror r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ bmi 20d8cf8 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ blmi 2098b20 │ │ │ │ @@ -250260,24 +250260,24 @@ │ │ │ │ stccs 12, cr9, [r0], {18} │ │ │ │ svcge 0x0071f43f │ │ │ │ ldrmi lr, [r4], -r3, lsr #14 │ │ │ │ @ instruction: 0xf70ae757 │ │ │ │ svclt 0x0000e9f6 │ │ │ │ rsbseq r7, r9, r0, asr #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, lr, r4, lsl r5 │ │ │ │ - rsbeq r6, lr, r0, lsr #31 │ │ │ │ - strdeq sp, [lr], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r6, lr, sl, lsl #31 │ │ │ │ - rsbeq sp, lr, r4, ror #9 │ │ │ │ + rsbeq sp, lr, ip, lsl r5 │ │ │ │ + rsbeq r6, lr, r8, lsr #31 │ │ │ │ + rsbeq sp, lr, r6, lsl #10 │ │ │ │ + mlseq lr, r2, pc, r6 @ │ │ │ │ + rsbeq sp, lr, ip, ror #9 │ │ │ │ rsbseq r7, r9, sl, lsr r6 │ │ │ │ - rsbeq sp, lr, sl, ror #7 │ │ │ │ - rsbeq r6, lr, r2, ror lr │ │ │ │ - strhteq sp, [lr], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq r6, lr, r6, asr #28 │ │ │ │ + strdeq sp, [lr], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r6, lr, sl, ror lr │ │ │ │ + rsbeq sp, lr, r2, asr #7 │ │ │ │ + rsbeq r6, lr, lr, asr #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r5, ip, lsl r6 │ │ │ │ ldmdbvs r3, {r1, r8, r9, ip, pc} │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ strhi lr, [r1, #-2515] @ 0xfffff62d │ │ │ │ vqdmulh.s d15, d5, d8 │ │ │ │ @@ -250459,27 +250459,27 @@ │ │ │ │ ldmdami r1, {r2, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf710300c │ │ │ │ stmdami pc, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7104478 │ │ │ │ @ instruction: 0xe747fbd5 │ │ │ │ - strhteq sp, [lr], #-34 @ 0xffffffde │ │ │ │ - rsbeq sp, lr, r8, asr #4 │ │ │ │ - rsbeq r6, lr, sl, ror ip │ │ │ │ - rsbeq sp, lr, lr, lsr #3 │ │ │ │ - rsbeq r6, lr, r2, ror #23 │ │ │ │ - rsbeq sp, lr, ip, asr r1 │ │ │ │ - mlseq lr, r0, fp, r6 │ │ │ │ - rsbeq sp, lr, r4, lsr r1 │ │ │ │ - rsbeq r6, lr, r8, ror #22 │ │ │ │ - strdeq sp, [lr], #-4 @ │ │ │ │ - rsbeq r6, lr, r6, lsr #22 │ │ │ │ - ldrdeq sp, [lr], #-10 @ │ │ │ │ - rsbeq r6, lr, ip, lsl #22 │ │ │ │ + strhteq sp, [lr], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq sp, lr, r0, asr r2 │ │ │ │ + rsbeq r6, lr, r2, lsl #25 │ │ │ │ + strhteq sp, [lr], #-22 @ 0xffffffea │ │ │ │ + rsbeq r6, lr, sl, ror #23 │ │ │ │ + rsbeq sp, lr, r4, ror #2 │ │ │ │ + mlseq lr, r8, fp, r6 │ │ │ │ + rsbeq sp, lr, ip, lsr r1 │ │ │ │ + rsbeq r6, lr, r0, ror fp │ │ │ │ + strdeq sp, [lr], #-12 @ │ │ │ │ + rsbeq r6, lr, lr, lsr #22 │ │ │ │ + rsbeq sp, lr, r2, ror #1 │ │ │ │ + rsbeq r6, lr, r4, lsl fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi f19070 │ │ │ │ blmi f19284 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -250535,19 +250535,19 @@ │ │ │ │ stmdami sl, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1245536 │ │ │ │ @ instruction: 0xf709e7b8 │ │ │ │ svclt 0x0000efd0 │ │ │ │ ldrsbteq r7, [r9], #-28 @ 0xffffffe4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, lr, r2, asr #32 │ │ │ │ - rsbeq r6, lr, r6, ror sl │ │ │ │ + rsbeq sp, lr, sl, asr #32 │ │ │ │ + rsbeq r6, lr, lr, ror sl │ │ │ │ @ instruction: 0x00797190 │ │ │ │ - strhteq ip, [lr], #-246 @ 0xffffff0a │ │ │ │ - rsbeq r6, lr, sl, ror #19 │ │ │ │ + strhteq ip, [lr], #-254 @ 0xffffff02 │ │ │ │ + strdeq r6, [lr], #-146 @ 0xffffff6e @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r3, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ addlt r4, r3, r4, lsr sl │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ @@ -250598,20 +250598,20 @@ │ │ │ │ @ instruction: 0xf63ef025 │ │ │ │ @ instruction: 0xd1b345d3 │ │ │ │ ldrbmi lr, [r3, #-2024] @ 0xfffff818 │ │ │ │ @ instruction: 0xf10adcf1 │ │ │ │ strcc r0, [r4, -r1, lsl #20] │ │ │ │ ldrsble r4, [r8, #83]! @ 0x53 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ - rsbeq ip, lr, r4, lsl #31 │ │ │ │ - rsbeq pc, pc, r6, ror #9 │ │ │ │ - rsbeq ip, lr, r6, lsl #30 │ │ │ │ - rsbeq r6, lr, sl, lsr r9 │ │ │ │ - rsbeq sp, sp, lr, asr #15 │ │ │ │ - rsbseq r8, r1, r0, lsl #1 │ │ │ │ + rsbeq ip, lr, ip, lsl #31 │ │ │ │ + rsbeq pc, pc, lr, ror #9 │ │ │ │ + rsbeq ip, lr, lr, lsl #30 │ │ │ │ + rsbeq r6, lr, r2, asr #18 │ │ │ │ + ldrdeq sp, [sp], #-118 @ 0xffffff8a @ │ │ │ │ + rsbseq r8, r1, r8, lsl #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, lr} │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ ldrdls pc, [r4], -r3 │ │ │ │ @@ -250664,18 +250664,18 @@ │ │ │ │ vaddl.u32 , d8, d21 │ │ │ │ beq 183c30 │ │ │ │ andscs r4, r4, #45088768 @ 0x2b00000 │ │ │ │ strls r4, [r0], -r1, lsr #12 │ │ │ │ blx a45736 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq ip, lr, r2, lsr lr │ │ │ │ - rsbeq ip, lr, sl, lsl lr │ │ │ │ - rsbeq r6, lr, r4, asr r8 │ │ │ │ - mlseq lr, lr, sp, ip │ │ │ │ + rsbeq ip, lr, sl, lsr lr │ │ │ │ + rsbeq ip, lr, r2, lsr #28 │ │ │ │ + rsbeq r6, lr, ip, asr r8 │ │ │ │ + rsbeq ip, lr, r6, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec5ed20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 64bac8 │ │ │ │ blmi 673d3c │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -250695,15 +250695,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf709bd10 │ │ │ │ svclt 0x0000ee90 │ │ │ │ rsbseq r6, r9, lr, asr #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, lr, r8, lsr #26 │ │ │ │ + rsbeq ip, lr, r0, lsr sp │ │ │ │ @ instruction: 0x00796e9c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r2, lsl r9 │ │ │ │ tstls r3, r1, asr r8 │ │ │ │ @@ -250734,16 +250734,16 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1099b03 │ │ │ │ strcc r0, [r4, -r1, lsl #18] │ │ │ │ bicsle r4, r7, fp, asr #10 │ │ │ │ beq 183d54 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq ip, lr, sl, lsr #25 │ │ │ │ - ldrdeq r6, [lr], #-110 @ 0xffffff92 @ │ │ │ │ + strhteq ip, [lr], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r6, lr, r6, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4430e8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ @ instruction: 0x460eb097 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ @@ -250968,24 +250968,24 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xffe4f70f │ │ │ │ ldrb r9, [r0, r5, lsl #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r6, r9, ip, lsr #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, lr, ip, lsl #24 │ │ │ │ - rsbeq ip, lr, ip, asr r8 │ │ │ │ - strhteq ip, [lr], #-170 @ 0xffffff56 │ │ │ │ - rsbeq ip, lr, r2, asr r9 │ │ │ │ - rsbeq r6, lr, r6, lsl #7 │ │ │ │ + rsbeq ip, lr, r4, lsl ip │ │ │ │ + rsbeq ip, lr, r4, ror #16 │ │ │ │ + rsbeq ip, lr, r2, asr #21 │ │ │ │ + rsbeq ip, lr, sl, asr r9 │ │ │ │ + rsbeq r6, lr, lr, lsl #7 │ │ │ │ @ instruction: 0x00796a9e │ │ │ │ - rsbeq ip, lr, r4, lsl r9 │ │ │ │ - rsbeq r6, lr, r8, asr #6 │ │ │ │ - strdeq ip, [lr], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r6, lr, sl, lsr #6 │ │ │ │ + rsbeq ip, lr, ip, lsl r9 │ │ │ │ + rsbeq r6, lr, r0, asr r3 │ │ │ │ + strdeq ip, [lr], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r6, lr, r2, lsr r3 │ │ │ │ vhadd.s8 d25, d0, d5 │ │ │ │ stmdami fp!, {r0, r1, r2, r4, r5, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 15, cr15, cr12, cr15, {0} │ │ │ │ stmdbls r5, {r0, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf70f4478 │ │ │ │ blls 287eec >::_M_default_append(unsigned int)@@Base+0x25e8> │ │ │ │ @@ -251023,26 +251023,26 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf70f300c │ │ │ │ stmdami pc, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf70f4478 │ │ │ │ strb pc, [pc, sp, ror #30]! @ │ │ │ │ bl fff45ccc │ │ │ │ - mlseq lr, ip, r8, ip │ │ │ │ - ldrdeq r6, [lr], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq ip, lr, lr, ror r8 │ │ │ │ - strhteq r6, [lr], #-34 @ 0xffffffde │ │ │ │ - rsbeq ip, lr, r0, ror #16 │ │ │ │ - mlseq lr, r4, r2, r6 │ │ │ │ - rsbeq ip, lr, r2, asr #16 │ │ │ │ - rsbeq r6, lr, r6, ror r2 │ │ │ │ - rsbeq ip, lr, r8, lsr #16 │ │ │ │ - rsbeq r6, lr, sl, asr r2 │ │ │ │ - rsbeq ip, lr, sl, lsl #16 │ │ │ │ - rsbeq r6, lr, ip, lsr r2 │ │ │ │ + rsbeq ip, lr, r4, lsr #17 │ │ │ │ + ldrdeq r6, [lr], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq ip, lr, r6, lsl #17 │ │ │ │ + strhteq r6, [lr], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq ip, lr, r8, ror #16 │ │ │ │ + mlseq lr, ip, r2, r6 │ │ │ │ + rsbeq ip, lr, sl, asr #16 │ │ │ │ + rsbeq r6, lr, lr, ror r2 │ │ │ │ + rsbeq ip, lr, r0, lsr r8 │ │ │ │ + rsbeq r6, lr, r2, ror #4 │ │ │ │ + rsbeq ip, lr, r2, lsl r8 │ │ │ │ + rsbeq r6, lr, r4, asr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, sl, lsr sp │ │ │ │ @ instruction: 0x469a4c3a │ │ │ │ @ instruction: 0xf1b2447d │ │ │ │ @@ -251101,16 +251101,16 @@ │ │ │ │ andsvs r2, r3, r8, lsl #6 │ │ │ │ addsmi lr, r5, #57147392 @ 0x3680000 │ │ │ │ ubfx sp, r8, #27, #25 │ │ │ │ bl 19c5df8 │ │ │ │ rsbseq r6, r9, ip, lsl #18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r6, r9, r6, ror r8 │ │ │ │ - strdeq ip, [lr], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r6, lr, r6, lsr #2 │ │ │ │ + strdeq ip, [lr], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r6, lr, lr, lsr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec5f3f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r2, [r7], -r1, lsl #8 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ andvs r9, ip, r9, lsl #18 │ │ │ │ @@ -251129,16 +251129,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-390 @ 0xfffffe7a │ │ │ │ @ instruction: 0xf70f300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 7, 9, cr15, cr10, cr15, {0} │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq ip, lr, r2, ror #12 │ │ │ │ - mlseq lr, r6, r0, r6 │ │ │ │ + rsbeq ip, lr, sl, ror #12 │ │ │ │ + mlseq lr, lr, r0, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec5f460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ @@ -251154,16 +251154,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf70f300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ cdp2 7, 6, cr15, cr8, cr15, {0} │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - strdeq ip, [lr], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r6, lr, r2, lsr r0 │ │ │ │ + rsbeq ip, lr, r6, lsl #12 │ │ │ │ + rsbeq r6, lr, sl, lsr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, ip, lsr sp │ │ │ │ @ instruction: 0x46074c3c │ │ │ │ @ instruction: 0x469b447d │ │ │ │ @@ -251224,16 +251224,16 @@ │ │ │ │ @ instruction: 0xf70f4478 │ │ │ │ blls 1c7b44 │ │ │ │ @ instruction: 0xf709e7da │ │ │ │ svclt 0x0000ea6e │ │ │ │ rsbseq r6, r9, r8, lsr #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r6, r9, r8, lsl #13 │ │ │ │ - strdeq ip, [lr], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r5, lr, r8, lsr #30 │ │ │ │ + strdeq ip, [lr], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r5, lr, r0, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec5f5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @ instruction: 0xf04f4611 │ │ │ │ ldrmi r0, [sl], -r4, lsl #28 │ │ │ │ @ instruction: 0xf8dd2300 │ │ │ │ @@ -251249,16 +251249,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 7, cr15, [r0], #60 @ 0x3c │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf70f4478 │ │ │ │ blls 207ad4 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq ip, lr, r4, lsl #9 │ │ │ │ - strhteq r5, [lr], #-232 @ 0xffffff18 │ │ │ │ + rsbeq ip, lr, ip, lsl #9 │ │ │ │ + rsbeq r5, lr, r0, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec5f640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @ instruction: 0xf04f468c │ │ │ │ ldrmi r0, [r9], -r4, lsl #28 │ │ │ │ andls r9, r1, #36864 @ 0x9000 │ │ │ │ @@ -251274,16 +251274,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [lr], #60 @ 0x3c │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf70f4478 │ │ │ │ blls 207a70 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq ip, lr, r0, lsr #8 │ │ │ │ - rsbeq r5, lr, r4, asr lr │ │ │ │ + rsbeq ip, lr, r8, lsr #8 │ │ │ │ + rsbeq r5, lr, ip, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, ip, asr #24 │ │ │ │ @ instruction: 0x1e1d494c │ │ │ │ stmdapl r1!, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -251328,15 +251328,15 @@ │ │ │ │ ldc2 7, cr15, [r4, #-60] @ 0xffffffc4 │ │ │ │ vadd.i8 d20, d0, d22 │ │ │ │ ldrbtmi r5, [r8], #-427 @ 0xfffffe55 │ │ │ │ @ instruction: 0xf70f300c │ │ │ │ stmdami r4!, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 7, cr15, [r8, #-60] @ 0xffffffc4 │ │ │ │ - blmi 85adf8 │ │ │ │ + blmi 85adf8 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls 2e25e0 >::_M_default_append(unsigned int)@@Base+0x5ccdc> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strcc r3, [r4, #-1537] @ 0xfffff9ff │ │ │ │ @@ -251359,23 +251359,23 @@ │ │ │ │ stmdami lr, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 7, cr15, [r2], {15} │ │ │ │ @ instruction: 0xf709e7bc │ │ │ │ svclt 0x0000e95e │ │ │ │ rsbseq r6, r9, r8, asr #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, lr, r6, asr r3 │ │ │ │ - rsbeq r5, lr, sl, lsl #27 │ │ │ │ - rsbeq ip, lr, lr, lsr r3 │ │ │ │ - rsbeq r5, lr, r2, ror sp │ │ │ │ + rsbeq ip, lr, lr, asr r3 │ │ │ │ + mlseq lr, r2, sp, r5 │ │ │ │ + rsbeq ip, lr, r6, asr #6 │ │ │ │ + rsbeq r5, lr, sl, ror sp │ │ │ │ rsbseq r6, r9, ip, lsl #9 │ │ │ │ - rsbeq ip, lr, lr, ror #5 │ │ │ │ - rsbeq r5, lr, r2, lsr #26 │ │ │ │ - ldrdeq ip, [lr], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r5, lr, r6, lsl #26 │ │ │ │ + strdeq ip, [lr], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r5, lr, sl, lsr #26 │ │ │ │ + ldrdeq ip, [lr], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r5, lr, lr, lsl #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ mrrcmi 0, 8, fp, r9, cr15 │ │ │ │ stmdbvs r1, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -251462,25 +251462,25 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 12c63ae │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 7, cr15, [r0], {15} │ │ │ │ @ instruction: 0xf709e7ef │ │ │ │ svclt 0x0000e88c │ │ │ │ - rsbeq ip, lr, r4, asr r2 │ │ │ │ + rsbeq ip, lr, ip, asr r2 │ │ │ │ rsbseq r6, r9, r8, asr #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, lr, sl, lsl #3 │ │ │ │ + mlseq lr, r2, r1, ip │ │ │ │ rsbseq r6, r9, sl, ror #5 │ │ │ │ - rsbeq ip, lr, r6, ror #2 │ │ │ │ - mlseq lr, sl, fp, r5 │ │ │ │ - rsbeq ip, lr, lr, asr #2 │ │ │ │ - rsbeq r5, lr, r0, lsl #23 │ │ │ │ - rsbeq ip, lr, r0, lsr r1 │ │ │ │ - rsbeq r5, lr, r2, ror #22 │ │ │ │ + rsbeq ip, lr, lr, ror #2 │ │ │ │ + rsbeq r5, lr, r2, lsr #23 │ │ │ │ + rsbeq ip, lr, r6, asr r1 │ │ │ │ + rsbeq r5, lr, r8, lsl #23 │ │ │ │ + rsbeq ip, lr, r8, lsr r1 │ │ │ │ + rsbeq r5, lr, sl, ror #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, r8, lsr #28 │ │ │ │ ldrmi r4, [pc], -r8, lsr #26 │ │ │ │ movwcs r4, #17534 @ 0x447e │ │ │ │ @@ -251521,16 +251521,16 @@ │ │ │ │ @ instruction: 0xf70f4478 │ │ │ │ blls 2076a0 │ │ │ │ @ instruction: 0xf709e7e2 │ │ │ │ svclt 0x0000e81c │ │ │ │ rsbseq r6, r9, r4, lsr r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrsbteq r6, [r9], #-20 @ 0xffffffec │ │ │ │ - rsbeq ip, lr, r0, asr r0 │ │ │ │ - rsbeq r5, lr, r4, lsl #21 │ │ │ │ + rsbeq ip, lr, r8, asr r0 │ │ │ │ + rsbeq r5, lr, ip, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsr #24 │ │ │ │ @ instruction: 0x1e1f492c │ │ │ │ mrcls 4, 0, r4, cr5, cr12, {3} │ │ │ │ @@ -251575,16 +251575,16 @@ │ │ │ │ @ instruction: 0xf70f4478 │ │ │ │ blls 2075c8 │ │ │ │ @ instruction: 0xf708e7e2 │ │ │ │ svclt 0x0000efb0 │ │ │ │ rsbseq r6, r9, ip, ror #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrshteq r6, [r9], #-12 │ │ │ │ - rsbeq fp, lr, r8, ror pc │ │ │ │ - rsbeq r5, lr, ip, lsr #19 │ │ │ │ + rsbeq fp, lr, r0, lsl #31 │ │ │ │ + strhteq r5, [lr], #-148 @ 0xffffff6c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x46024614 │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ @ instruction: 0xf8dd6020 │ │ │ │ @ instruction: 0xf1bbb030 │ │ │ │ ldclle 15, cr0, [sp, #-4] │ │ │ │ @ instruction: 0x460f4699 │ │ │ │ @@ -252140,40 +252140,40 @@ │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 7, 11, cr15, cr8, cr14, {0} │ │ │ │ @ instruction: 0xf708e537 │ │ │ │ svclt 0x0000eb44 │ │ │ │ rsbseq r5, r9, r4, lsl lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, lr, r4, lsl #25 │ │ │ │ - rsbeq fp, lr, r0, lsr ip │ │ │ │ - rsbeq r5, lr, r0, ror #12 │ │ │ │ - rsbeq fp, lr, lr, lsl #24 │ │ │ │ - rsbeq r5, lr, r0, asr #12 │ │ │ │ + rsbeq fp, lr, ip, lsl #25 │ │ │ │ + rsbeq fp, lr, r8, lsr ip │ │ │ │ + rsbeq r5, lr, r8, ror #12 │ │ │ │ + rsbeq fp, lr, r6, lsl ip │ │ │ │ + rsbeq r5, lr, r8, asr #12 │ │ │ │ rsbseq r5, r9, r6, asr sp │ │ │ │ - strhteq fp, [lr], #-172 @ 0xffffff54 │ │ │ │ - rsbeq fp, lr, lr, lsr #21 │ │ │ │ - rsbeq fp, lr, ip, ror sl │ │ │ │ - rsbeq fp, lr, r6, ror #20 │ │ │ │ - rsbeq fp, lr, r0, asr #20 │ │ │ │ - rsbeq r5, lr, r2, ror r4 │ │ │ │ - rsbeq fp, lr, r6, ror #16 │ │ │ │ - mlseq lr, sl, r2, r5 │ │ │ │ - rsbeq fp, lr, ip, asr r7 │ │ │ │ + rsbeq fp, lr, r4, asr #21 │ │ │ │ + strhteq fp, [lr], #-166 @ 0xffffff5a │ │ │ │ + rsbeq fp, lr, r4, lsl #21 │ │ │ │ + rsbeq fp, lr, lr, ror #20 │ │ │ │ + rsbeq fp, lr, r8, asr #20 │ │ │ │ + rsbeq r5, lr, sl, ror r4 │ │ │ │ + rsbeq fp, lr, lr, ror #16 │ │ │ │ + rsbeq r5, lr, r2, lsr #5 │ │ │ │ + rsbeq fp, lr, r4, ror #14 │ │ │ │ + rsbeq fp, lr, r8, lsr #14 │ │ │ │ rsbeq fp, lr, r0, lsr #14 │ │ │ │ - rsbeq fp, lr, r8, lsl r7 │ │ │ │ - rsbeq fp, lr, r8, ror #13 │ │ │ │ - strdeq fp, [lr], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r5, lr, r6, lsr #2 │ │ │ │ - ldrdeq fp, [lr], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r5, lr, sl, lsl #2 │ │ │ │ - strhteq fp, [lr], #-108 @ 0xffffff94 │ │ │ │ - rsbeq r5, lr, lr, ror #1 │ │ │ │ - rsbeq fp, lr, r0, lsr #13 │ │ │ │ - ldrdeq r5, [lr], #-2 @ │ │ │ │ + strdeq fp, [lr], #-96 @ 0xffffffa0 @ │ │ │ │ + strdeq fp, [lr], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r5, lr, lr, lsr #2 │ │ │ │ + rsbeq fp, lr, r0, ror #13 │ │ │ │ + rsbeq r5, lr, r2, lsl r1 │ │ │ │ + rsbeq fp, lr, r4, asr #13 │ │ │ │ + strdeq r5, [lr], #-6 @ │ │ │ │ + rsbeq fp, lr, r8, lsr #13 │ │ │ │ + ldrdeq r5, [lr], #-10 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1c4744 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrmi fp, [r2], pc, lsl #1 │ │ │ │ strbtcs pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @@ -252455,31 +252455,31 @@ │ │ │ │ ldmdami r6, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf70e4478 │ │ │ │ strt pc, [r5], -r1, asr #24 │ │ │ │ stmia ip, {r3, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r5, r9, r4, asr r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq lr, r8, r5, fp │ │ │ │ - rsbeq fp, lr, r4, ror #10 │ │ │ │ - mlseq lr, r6, pc, r4 @ │ │ │ │ + rsbeq fp, lr, r0, lsr #11 │ │ │ │ + rsbeq fp, lr, ip, ror #10 │ │ │ │ + mlseq lr, lr, pc, r4 @ │ │ │ │ rsbseq r5, r9, ip, lsr #13 │ │ │ │ - rsbeq fp, lr, r6, ror r4 │ │ │ │ - rsbeq fp, lr, r4, asr r4 │ │ │ │ - rsbeq r4, lr, r6, lsl #29 │ │ │ │ - rsbeq fp, lr, r8, lsl r4 │ │ │ │ - rsbeq fp, lr, lr, ror #7 │ │ │ │ - rsbeq fp, lr, r2, ror #7 │ │ │ │ - strhteq fp, [lr], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq fp, lr, r6, asr #4 │ │ │ │ - rsbeq r4, lr, sl, ror ip │ │ │ │ - strdeq fp, [lr], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r4, lr, r8, lsr #24 │ │ │ │ - strhteq fp, [lr], #-18 @ 0xffffffee │ │ │ │ - rsbeq r4, lr, r4, ror #23 │ │ │ │ + rsbeq fp, lr, lr, ror r4 │ │ │ │ + rsbeq fp, lr, ip, asr r4 │ │ │ │ + rsbeq r4, lr, lr, lsl #29 │ │ │ │ + rsbeq fp, lr, r0, lsr #8 │ │ │ │ + strdeq fp, [lr], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq fp, lr, sl, ror #7 │ │ │ │ + rsbeq fp, lr, r0, asr #7 │ │ │ │ + rsbeq fp, lr, lr, asr #4 │ │ │ │ + rsbeq r4, lr, r2, lsl #25 │ │ │ │ + strdeq fp, [lr], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r4, lr, r0, lsr ip │ │ │ │ + strhteq fp, [lr], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq r4, lr, ip, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, fp, lsr #18 │ │ │ │ strcs r4, [r0], #-2859 @ 0xfffff4d5 │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ @@ -252522,16 +252522,16 @@ │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ strb r2, [r8, r1, lsl #6]! │ │ │ │ @ instruction: 0xf8cb2307 │ │ │ │ ldrb r3, [r9, r0]! │ │ │ │ stmda r6, {r3, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x00795298 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq fp, [lr], #-10 @ │ │ │ │ - rsbeq r4, lr, lr, lsl #22 │ │ │ │ + rsbeq fp, lr, r2, ror #1 │ │ │ │ + rsbeq r4, lr, r6, lsl fp │ │ │ │ rsbseq r5, r9, r6, lsr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r4, asr ip │ │ │ │ pkhtbmi r4, r0, r4, asr #18 │ │ │ │ @@ -252616,19 +252616,19 @@ │ │ │ │ @ instruction: 0xf70e4478 │ │ │ │ ldrb pc, [sp, r3, lsl #22] @ │ │ │ │ tstcs r1, #4, 20 @ 0x4000 │ │ │ │ usada8 r8, r3, r0, r6 │ │ │ │ svc 0x008af707 │ │ │ │ rsbseq r5, r9, r4, asr #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, lr, r6, ror pc │ │ │ │ - rsbeq r4, lr, sl, lsr #19 │ │ │ │ + rsbeq sl, lr, lr, ror pc │ │ │ │ + strhteq r4, [lr], #-146 @ 0xffffff6e │ │ │ │ rsbseq r5, r9, r4, asr #1 │ │ │ │ - rsbeq sl, lr, r4, lsr pc │ │ │ │ - rsbeq r4, lr, r8, ror #18 │ │ │ │ + rsbeq sl, lr, ip, lsr pc │ │ │ │ + rsbeq r4, lr, r0, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec60ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ffa0d890 │ │ │ │ blmi ffa35be8 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -252855,74 +252855,74 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf864f70e │ │ │ │ @ instruction: 0x4621483f │ │ │ │ @ instruction: 0xf70e4478 │ │ │ │ pkhbt pc, r7, pc, lsl #18 @ │ │ │ │ rsbseq r5, r9, r6, asr #32 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, lr, sl, lsr #29 │ │ │ │ + strhteq sl, [lr], #-226 @ 0xffffff1e │ │ │ │ @ instruction: 0xffffee91 │ │ │ │ @ instruction: 0xffffedc3 │ │ │ │ @ instruction: 0xffffe9e3 │ │ │ │ @ instruction: 0xffffe185 │ │ │ │ - rsbeq sl, lr, r6, asr #29 │ │ │ │ - rsbeq sl, lr, r0, lsl #30 │ │ │ │ + rsbeq sl, lr, lr, asr #29 │ │ │ │ + rsbeq sl, lr, r8, lsl #30 │ │ │ │ andeq r0, r0, fp, asr #20 │ │ │ │ andeq r0, r0, r9, lsl #8 │ │ │ │ - rsbeq sl, lr, sl, asr lr │ │ │ │ - rsbeq r4, lr, lr, lsl #17 │ │ │ │ + rsbeq sl, lr, r2, ror #28 │ │ │ │ + mlseq lr, r6, r8, r4 │ │ │ │ rsbseq r4, r9, r8, lsr #31 │ │ │ │ - rsbeq sl, lr, r6, lsr #28 │ │ │ │ - rsbeq r4, lr, sl, asr r8 │ │ │ │ + rsbeq sl, lr, lr, lsr #28 │ │ │ │ + rsbeq r4, lr, r2, ror #16 │ │ │ │ @ instruction: 0xffffe089 │ │ │ │ @ instruction: 0xffffdf77 │ │ │ │ - rsbeq sl, lr, r8, ror #27 │ │ │ │ - rsbeq r4, lr, ip, lsl r8 │ │ │ │ - rsbeq sl, lr, lr, asr #27 │ │ │ │ - rsbeq r4, lr, r2, lsl #16 │ │ │ │ + strdeq sl, [lr], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r4, lr, r4, lsr #16 │ │ │ │ + ldrdeq sl, [lr], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r4, lr, sl, lsl #16 │ │ │ │ @ instruction: 0xffffd9fd │ │ │ │ @ instruction: 0xffffda9f │ │ │ │ - mlseq lr, r0, sp, sl │ │ │ │ - rsbeq r4, lr, r4, asr #15 │ │ │ │ - rsbeq sl, lr, r6, ror sp │ │ │ │ - rsbeq r4, lr, sl, lsr #15 │ │ │ │ + mlseq lr, r8, sp, sl │ │ │ │ + rsbeq r4, lr, ip, asr #15 │ │ │ │ + rsbeq sl, lr, lr, ror sp │ │ │ │ + strhteq r4, [lr], #-114 @ 0xffffff8e │ │ │ │ andeq r0, r0, r5, ror r4 │ │ │ │ - rsbeq sl, lr, sl, asr #26 │ │ │ │ - rsbeq r4, lr, lr, ror r7 │ │ │ │ + rsbeq sl, lr, r2, asr sp │ │ │ │ + rsbeq r4, lr, r6, lsl #15 │ │ │ │ @ instruction: 0xfffffcb3 │ │ │ │ - rsbeq sl, lr, r8, lsl sp │ │ │ │ - rsbeq r4, lr, ip, asr #14 │ │ │ │ - strdeq sl, [lr], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r4, lr, ip, lsr #14 │ │ │ │ + rsbeq sl, lr, r0, lsr #26 │ │ │ │ + rsbeq r4, lr, r4, asr r7 │ │ │ │ + rsbeq sl, lr, r2, lsl #26 │ │ │ │ + rsbeq r4, lr, r4, lsr r7 │ │ │ │ @ instruction: 0xffffdd5b │ │ │ │ - rsbeq sl, lr, ip, asr #25 │ │ │ │ - rsbeq r4, lr, r0, lsl #14 │ │ │ │ + ldrdeq sl, [lr], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r4, lr, r8, lsl #14 │ │ │ │ @ instruction: 0xfffffb61 │ │ │ │ - mlseq lr, r8, ip, sl │ │ │ │ - rsbeq r4, lr, ip, asr #13 │ │ │ │ + rsbeq sl, lr, r0, lsr #25 │ │ │ │ + ldrdeq r4, [lr], #-100 @ 0xffffff9c @ │ │ │ │ @ instruction: 0xffffefab │ │ │ │ - rsbeq sl, lr, ip, ror #24 │ │ │ │ - rsbeq r4, lr, r0, lsr #13 │ │ │ │ + rsbeq sl, lr, r4, ror ip │ │ │ │ + rsbeq r4, lr, r8, lsr #13 │ │ │ │ @ instruction: 0xffffe853 │ │ │ │ - rsbeq sl, lr, r0, asr #24 │ │ │ │ - rsbeq r4, lr, r4, ror r6 │ │ │ │ + rsbeq sl, lr, r8, asr #24 │ │ │ │ + rsbeq r4, lr, ip, ror r6 │ │ │ │ @ instruction: 0xffffe55f │ │ │ │ @ instruction: 0xffffe5cd │ │ │ │ - strdeq sl, [lr], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r4, lr, r2, lsr r6 │ │ │ │ + rsbeq sl, lr, r6, lsl #24 │ │ │ │ + rsbeq r4, lr, sl, lsr r6 │ │ │ │ @ instruction: 0xffffdb51 │ │ │ │ - ldrdeq sl, [lr], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r4, lr, r6, lsl #12 │ │ │ │ + ldrdeq sl, [lr], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r4, lr, lr, lsl #12 │ │ │ │ @ instruction: 0xffffe755 │ │ │ │ - rsbeq sl, lr, r6, lsr #23 │ │ │ │ - ldrdeq r4, [lr], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq sl, lr, sl, lsl #24 │ │ │ │ - rsbeq pc, sp, r8, asr lr @ │ │ │ │ - rsbeq sl, lr, ip, ror #22 │ │ │ │ - rsbeq r4, lr, r0, lsr #11 │ │ │ │ + rsbeq sl, lr, lr, lsr #23 │ │ │ │ + rsbeq r4, lr, r2, ror #11 │ │ │ │ + rsbeq sl, lr, r2, lsl ip │ │ │ │ + rsbeq pc, sp, r0, ror #28 │ │ │ │ + rsbeq sl, lr, r4, ror fp │ │ │ │ + rsbeq r4, lr, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec61040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -252933,16 +252933,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf70d300c │ │ │ │ stmdami r5, {r0, r1, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf882f70e │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq sl, lr, r2, lsr sl │ │ │ │ - rsbeq r4, lr, r6, ror #8 │ │ │ │ + rsbeq sl, lr, sl, lsr sl │ │ │ │ + rsbeq r4, lr, lr, ror #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 101b8dc │ │ │ │ blmi 101b710 │ │ │ │ @ instruction: 0x460f447a │ │ │ │ @@ -253002,22 +253002,22 @@ │ │ │ │ @ instruction: 0xf70d300c │ │ │ │ stmdami ip, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf70d4478 │ │ │ │ @ instruction: 0xe7c9fffb │ │ │ │ stc 7, cr15, [r6], {7} │ │ │ │ rsbseq r4, r9, ip, asr fp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, lr, r0, ror #20 │ │ │ │ + rsbeq sl, lr, r8, ror #20 │ │ │ │ ldrsbteq r4, [r9], #-172 @ 0xffffff54 │ │ │ │ - rsbeq sl, lr, sl, asr r9 │ │ │ │ - rsbeq r4, lr, lr, lsl #7 │ │ │ │ - rsbeq sl, lr, r0, asr #18 │ │ │ │ - rsbeq r4, lr, r4, ror r3 │ │ │ │ - rsbeq sl, lr, r2, lsr #18 │ │ │ │ - rsbeq sl, lr, r8, ror #19 │ │ │ │ + rsbeq sl, lr, r2, ror #18 │ │ │ │ + mlseq lr, r6, r3, r4 │ │ │ │ + rsbeq sl, lr, r8, asr #18 │ │ │ │ + rsbeq r4, lr, ip, ror r3 │ │ │ │ + rsbeq sl, lr, sl, lsr #18 │ │ │ │ + strdeq sl, [lr], #-144 @ 0xffffff70 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4605b09f │ │ │ │ ldreq pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r9, [r8], #-2344 @ 0xfffff6d8 │ │ │ │ @@ -253136,15 +253136,15 @@ │ │ │ │ cdp2 7, 3, cr15, cr4, cr13, {0} │ │ │ │ ldmdbls r9, {r0, r2, r3, r4, r7, fp, lr} │ │ │ │ @ instruction: 0xf70d4478 │ │ │ │ bls 609d5c │ │ │ │ andsvs r2, r3, r0, lsl #6 │ │ │ │ blmi fe55cc10 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 864218 │ │ │ │ + blls 864218 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ stmdals pc, {r2, r4, r8, pc} @ │ │ │ │ pop {r0, r1, r2, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0x27008ff0 │ │ │ │ andsls r1, r9, #18944 @ 0x4a00 │ │ │ │ ldrmi r7, [r1], -fp, asr #16 │ │ │ │ @@ -253281,48 +253281,48 @@ │ │ │ │ @ instruction: 0xf04f4827 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 7, cr15, [lr, #52] @ 0x34 │ │ │ │ @ instruction: 0xf707e70e │ │ │ │ svclt 0x0000ea5a │ │ │ │ rsbseq r4, r9, lr, lsr #20 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq sl, [lr], #-138 @ 0xffffff76 │ │ │ │ - rsbeq sl, lr, r4, asr r8 │ │ │ │ - rsbeq sl, lr, ip, lsr r8 │ │ │ │ + rsbeq sl, lr, r2, asr #17 │ │ │ │ + rsbeq sl, lr, ip, asr r8 │ │ │ │ + rsbeq sl, lr, r4, asr #16 │ │ │ │ + rsbeq sl, lr, r8, lsr r8 │ │ │ │ rsbeq sl, lr, r0, lsr r8 │ │ │ │ - rsbeq sl, lr, r8, lsr #16 │ │ │ │ - rsbeq sl, lr, sl, lsl #14 │ │ │ │ - rsbeq sl, lr, ip, lsl #14 │ │ │ │ - strdeq sl, [lr], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq sl, lr, r2, lsl r7 │ │ │ │ + rsbeq sl, lr, r4, lsl r7 │ │ │ │ + rsbeq sl, lr, r4, lsl #16 │ │ │ │ rsbseq r4, r9, r4, asr r8 │ │ │ │ - rsbeq sl, lr, ip, lsr #13 │ │ │ │ - ldrdeq r4, [lr], #-14 @ │ │ │ │ - rsbeq sl, lr, sl, asr r6 │ │ │ │ - rsbeq sl, lr, r6, ror #12 │ │ │ │ - mlseq lr, r8, r0, r4 │ │ │ │ - rsbeq sl, lr, sl, asr #12 │ │ │ │ - rsbeq r4, lr, lr, ror r0 │ │ │ │ - rsbeq sl, lr, lr, lsr #12 │ │ │ │ - rsbeq r4, lr, r2, rrx │ │ │ │ - strdeq sl, [lr], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq sl, lr, r6, lsl r7 │ │ │ │ - rsbeq sl, lr, r0, ror r5 │ │ │ │ - rsbeq sl, lr, r6, asr #10 │ │ │ │ - rsbeq sl, lr, r6, asr r5 │ │ │ │ - rsbeq r3, lr, sl, lsl #31 │ │ │ │ - rsbeq sl, lr, sl, lsr r5 │ │ │ │ - rsbeq sl, lr, r4, ror r6 │ │ │ │ - rsbeq sl, lr, ip, lsl r5 │ │ │ │ - rsbeq r3, lr, r0, asr pc │ │ │ │ - rsbeq sl, lr, r0, lsl #10 │ │ │ │ - rsbeq r3, lr, r2, lsr pc │ │ │ │ - rsbeq sl, lr, r6, ror #9 │ │ │ │ - rsbeq r3, lr, r8, lsl pc │ │ │ │ - rsbeq sl, lr, ip, asr #9 │ │ │ │ - strdeq r3, [lr], #-238 @ 0xffffff12 @ │ │ │ │ + strhteq sl, [lr], #-100 @ 0xffffff9c │ │ │ │ + rsbeq r4, lr, r6, ror #1 │ │ │ │ + rsbeq sl, lr, r2, ror #12 │ │ │ │ + rsbeq sl, lr, lr, ror #12 │ │ │ │ + rsbeq r4, lr, r0, lsr #1 │ │ │ │ + rsbeq sl, lr, r2, asr r6 │ │ │ │ + rsbeq r4, lr, r6, lsl #1 │ │ │ │ + rsbeq sl, lr, r6, lsr r6 │ │ │ │ + rsbeq r4, lr, sl, rrx │ │ │ │ + strdeq sl, [lr], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq sl, lr, lr, lsl r7 │ │ │ │ + rsbeq sl, lr, r8, ror r5 │ │ │ │ + rsbeq sl, lr, lr, asr #10 │ │ │ │ + rsbeq sl, lr, lr, asr r5 │ │ │ │ + mlseq lr, r2, pc, r3 @ │ │ │ │ + rsbeq sl, lr, r2, asr #10 │ │ │ │ + rsbeq sl, lr, ip, ror r6 │ │ │ │ + rsbeq sl, lr, r4, lsr #10 │ │ │ │ + rsbeq r3, lr, r8, asr pc │ │ │ │ + rsbeq sl, lr, r8, lsl #10 │ │ │ │ + rsbeq r3, lr, sl, lsr pc │ │ │ │ + rsbeq sl, lr, lr, ror #9 │ │ │ │ + rsbeq r3, lr, r0, lsr #30 │ │ │ │ + ldrdeq sl, [lr], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r3, lr, r6, lsl #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ ldcmi 0, cr11, [pc], {155} @ 0x9b │ │ │ │ ldmmi pc, {r1, r2, r9, sl, lr} @ │ │ │ │ svcls 0x0025447c │ │ │ │ @@ -253481,27 +253481,27 @@ │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 7, cr15, [lr], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf707e7a7 │ │ │ │ svclt 0x0000e8ca │ │ │ │ rsbseq r4, r9, ip, ror #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, lr, ip, lsl #7 │ │ │ │ - rsbeq sl, lr, r6, ror #6 │ │ │ │ - rsbeq sl, lr, ip, ror #5 │ │ │ │ - rsbeq r3, lr, r0, lsr #26 │ │ │ │ + mlseq lr, r4, r3, sl │ │ │ │ + rsbeq sl, lr, lr, ror #6 │ │ │ │ + strdeq sl, [lr], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r3, lr, r8, lsr #26 │ │ │ │ rsbseq r4, r9, r8, lsr r4 │ │ │ │ - rsbeq sl, lr, r6, ror r2 │ │ │ │ - rsbeq sl, lr, r8, asr #4 │ │ │ │ - rsbeq sl, lr, sl, asr r2 │ │ │ │ - rsbeq r3, lr, ip, lsl #25 │ │ │ │ - ldrdeq sl, [lr], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r3, lr, ip, lsl #24 │ │ │ │ - rsbeq sl, lr, ip, lsr #3 │ │ │ │ - ldrdeq r3, [lr], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq sl, lr, lr, ror r2 │ │ │ │ + rsbeq sl, lr, r0, asr r2 │ │ │ │ + rsbeq sl, lr, r2, ror #4 │ │ │ │ + mlseq lr, r4, ip, r3 │ │ │ │ + rsbeq sl, lr, r0, ror #3 │ │ │ │ + rsbeq r3, lr, r4, lsl ip │ │ │ │ + strhteq sl, [lr], #-20 @ 0xffffffec │ │ │ │ + rsbeq r3, lr, r6, ror #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 109c198 │ │ │ │ blmi 109bfcc │ │ │ │ @ instruction: 0x460f447a │ │ │ │ @@ -253563,24 +253563,24 @@ │ │ │ │ blx ff8c8474 │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ blx fe7c847e │ │ │ │ @ instruction: 0xf707e7d7 │ │ │ │ svclt 0x0000e826 │ │ │ │ rsbseq r4, r9, r0, lsr #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, lr, r4, lsr #3 │ │ │ │ + rsbeq sl, lr, ip, lsr #3 │ │ │ │ rsbseq r4, r9, r2, lsr r2 │ │ │ │ - strhteq sl, [lr], #-0 │ │ │ │ - rsbeq r3, lr, r4, ror #21 │ │ │ │ - mlseq lr, r8, r0, sl │ │ │ │ - rsbeq r3, lr, ip, asr #21 │ │ │ │ - rsbeq sl, lr, lr, ror r0 │ │ │ │ - strhteq r3, [lr], #-162 @ 0xffffff5e │ │ │ │ - rsbeq sl, lr, r0, rrx │ │ │ │ - rsbeq sl, lr, r6, lsr #2 │ │ │ │ + strhteq sl, [lr], #-8 │ │ │ │ + rsbeq r3, lr, ip, ror #21 │ │ │ │ + rsbeq sl, lr, r0, lsr #1 │ │ │ │ + ldrdeq r3, [lr], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq sl, lr, r6, lsl #1 │ │ │ │ + strhteq r3, [lr], #-170 @ 0xffffff56 │ │ │ │ + rsbeq sl, lr, r8, rrx │ │ │ │ + rsbeq sl, lr, lr, lsr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r1, r0, lsl #13 │ │ │ │ strmi r9, [ip], -r9, lsl #20 │ │ │ │ ldrmi r9, [sl], sl, lsl #16 │ │ │ │ strmi r6, [r0, #2075]! @ 0x81b │ │ │ │ @ instruction: 0x46456811 │ │ │ │ @@ -253972,44 +253972,44 @@ │ │ │ │ stmdami r2!, {r0, r2, r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf70c300c │ │ │ │ stmdami r0!, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf70d4478 │ │ │ │ strb pc, [r0], r1, ror #16 @ │ │ │ │ - rsbeq r9, lr, sl, asr #30 │ │ │ │ - strdeq r9, [lr], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r3, lr, r0, lsr #13 │ │ │ │ - rsbeq r9, lr, r2, ror sp │ │ │ │ - rsbeq r3, lr, lr, lsl r6 │ │ │ │ - rsbeq r9, lr, sl, lsl sp │ │ │ │ - rsbeq r9, lr, lr, lsr #25 │ │ │ │ - rsbeq r3, lr, sl, asr r5 │ │ │ │ - mlseq lr, r6, ip, r9 │ │ │ │ - rsbeq r3, lr, r0, asr #10 │ │ │ │ - rsbeq r9, lr, ip, ror ip │ │ │ │ - rsbeq r3, lr, r6, lsr #10 │ │ │ │ - rsbeq r9, lr, r2, ror #24 │ │ │ │ - rsbeq r3, lr, ip, lsl #10 │ │ │ │ - rsbeq r9, lr, r8, lsr ip │ │ │ │ - rsbeq r3, lr, r4, ror #9 │ │ │ │ - rsbeq r9, lr, r6, lsl ip │ │ │ │ - rsbeq r3, lr, r0, asr #9 │ │ │ │ - strdeq r9, [lr], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r3, lr, r6, lsr #9 │ │ │ │ - rsbeq r9, lr, r2, ror #23 │ │ │ │ - rsbeq r3, lr, ip, lsl #9 │ │ │ │ - rsbeq r9, lr, r8, asr #23 │ │ │ │ - rsbeq r3, lr, r2, ror r4 │ │ │ │ - rsbeq r9, lr, lr, lsr #23 │ │ │ │ - rsbeq r3, lr, r8, asr r4 │ │ │ │ - mlseq lr, r4, fp, r9 │ │ │ │ - rsbeq r3, lr, lr, lsr r4 │ │ │ │ - rsbeq r9, lr, sl, ror fp │ │ │ │ - rsbeq r3, lr, r4, lsr #8 │ │ │ │ + rsbeq r9, lr, r2, asr pc │ │ │ │ + strdeq r9, [lr], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r3, lr, r8, lsr #13 │ │ │ │ + rsbeq r9, lr, sl, ror sp │ │ │ │ + rsbeq r3, lr, r6, lsr #12 │ │ │ │ + rsbeq r9, lr, r2, lsr #26 │ │ │ │ + strhteq r9, [lr], #-198 @ 0xffffff3a │ │ │ │ + rsbeq r3, lr, r2, ror #10 │ │ │ │ + mlseq lr, lr, ip, r9 │ │ │ │ + rsbeq r3, lr, r8, asr #10 │ │ │ │ + rsbeq r9, lr, r4, lsl #25 │ │ │ │ + rsbeq r3, lr, lr, lsr #10 │ │ │ │ + rsbeq r9, lr, sl, ror #24 │ │ │ │ + rsbeq r3, lr, r4, lsl r5 │ │ │ │ + rsbeq r9, lr, r0, asr #24 │ │ │ │ + rsbeq r3, lr, ip, ror #9 │ │ │ │ + rsbeq r9, lr, lr, lsl ip │ │ │ │ + rsbeq r3, lr, r8, asr #9 │ │ │ │ + rsbeq r9, lr, r4, lsl #24 │ │ │ │ + rsbeq r3, lr, lr, lsr #9 │ │ │ │ + rsbeq r9, lr, sl, ror #23 │ │ │ │ + mlseq lr, r4, r4, r3 │ │ │ │ + ldrdeq r9, [lr], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r3, lr, sl, ror r4 │ │ │ │ + strhteq r9, [lr], #-182 @ 0xffffff4a │ │ │ │ + rsbeq r3, lr, r0, ror #8 │ │ │ │ + mlseq lr, ip, fp, r9 │ │ │ │ + rsbeq r3, lr, r6, asr #8 │ │ │ │ + rsbeq r9, lr, r2, lsl #23 │ │ │ │ + rsbeq r3, lr, ip, lsr #8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi f5c79c │ │ │ │ blmi f5c9b0 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -254066,19 +254066,19 @@ │ │ │ │ stmdami sl, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffacf70c │ │ │ │ @ instruction: 0xf706e7b8 │ │ │ │ svclt 0x0000ec38 │ │ │ │ ldrhteq r3, [r9], #-160 @ 0xffffff60 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq lr, sl, sl, r9 │ │ │ │ - rsbeq r3, lr, r6, asr #6 │ │ │ │ + rsbeq r9, lr, r2, lsr #21 │ │ │ │ + rsbeq r3, lr, lr, asr #6 │ │ │ │ rsbseq r3, r9, r0, ror #20 │ │ │ │ - rsbeq r9, lr, lr, lsl #20 │ │ │ │ - strhteq r3, [lr], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq r9, lr, r6, lsl sl │ │ │ │ + rsbeq r3, lr, r2, asr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldmdbvs r3, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ andhi lr, r7, #3457024 @ 0x34c000 │ │ │ │ @@ -254134,21 +254134,21 @@ │ │ │ │ strtmi r4, [r9], -ip, lsl #20 │ │ │ │ @ instruction: 0xf022447a │ │ │ │ @ instruction: 0xe79ef299 │ │ │ │ stclle 5, cr4, [r5], #332 @ 0x14c │ │ │ │ beq 187564 │ │ │ │ ldrbmi r3, [r3, #1796] @ 0x704 │ │ │ │ @ instruction: 0xe7d4d1f8 │ │ │ │ - strhteq fp, [pc], #-216 │ │ │ │ - rsbeq r9, lr, r0, ror #18 │ │ │ │ - rsbeq r3, lr, ip, lsl #4 │ │ │ │ - rsbeq sl, sp, r0, lsr #1 │ │ │ │ - rsbseq r4, r1, r2, asr r9 │ │ │ │ - rsbeq r9, lr, r0, lsr r9 │ │ │ │ - rsbeq r9, lr, r4, lsl r9 │ │ │ │ + rsbeq fp, pc, r0, asr #27 │ │ │ │ + rsbeq r9, lr, r8, ror #18 │ │ │ │ + rsbeq r3, lr, r4, lsl r2 │ │ │ │ + rsbeq sl, sp, r8, lsr #1 │ │ │ │ + rsbseq r4, r1, sl, asr r9 │ │ │ │ + rsbeq r9, lr, r8, lsr r9 │ │ │ │ + rsbeq r9, lr, ip, lsl r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, lr} │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldmibvs pc, {r1, r3, r4, r7, r8, fp, sp, lr}^ @ │ │ │ │ @@ -254251,18 +254251,18 @@ │ │ │ │ @ instruction: 0xf0214630 │ │ │ │ @ instruction: 0x26c2f7df │ │ │ │ eorscs r4, r0, #45088768 @ 0x2b00000 │ │ │ │ strls r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xff1cf709 │ │ │ │ andlt r4, r5, r8, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r9, lr, r2, ror r8 │ │ │ │ - rsbeq r9, lr, ip, asr r8 │ │ │ │ - rsbeq r3, lr, lr, lsl #2 │ │ │ │ - mlseq lr, r2, r7, r9 │ │ │ │ + rsbeq r9, lr, sl, ror r8 │ │ │ │ + rsbeq r9, lr, r4, ror #16 │ │ │ │ + rsbeq r3, lr, r6, lsl r1 │ │ │ │ + mlseq lr, sl, r7, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec62530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 64f2d8 │ │ │ │ blmi 67754c │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -254282,15 +254282,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf706bd10 │ │ │ │ svclt 0x0000ea88 │ │ │ │ ldrhteq r3, [r9], #-110 @ 0xffffff92 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r9, lr, r0, lsr #13 │ │ │ │ + rsbeq r9, lr, r8, lsr #13 │ │ │ │ rsbseq r3, r9, ip, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r2, lsl r9 │ │ │ │ @ instruction: 0x91036991 │ │ │ │ @@ -254321,16 +254321,16 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1099b03 │ │ │ │ strcc r0, [r4, -r1, lsl #18] │ │ │ │ bicsle r4, r7, fp, asr #10 │ │ │ │ beq 187564 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r9, lr, r2, lsr #12 │ │ │ │ - rsbeq r2, lr, lr, asr #29 │ │ │ │ + rsbeq r9, lr, sl, lsr #12 │ │ │ │ + ldrdeq r2, [lr], #-230 @ 0xffffff1a @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, ip, asr #24 │ │ │ │ @ instruction: 0x1e1d494c │ │ │ │ stmdapl r1!, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -254375,15 +254375,15 @@ │ │ │ │ stc2l 7, cr15, [r6, #-48] @ 0xffffffd0 │ │ │ │ @ instruction: 0xf6404826 │ │ │ │ ldrbtmi r0, [r8], #-478 @ 0xfffffe22 │ │ │ │ @ instruction: 0xf70c300c │ │ │ │ stmdami r4!, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 7, cr15, [sl, #-48]! @ 0xffffffd0 │ │ │ │ - blmi 85dd94 │ │ │ │ + blmi 85dd94 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls 2e557c >::_M_default_append(unsigned int)@@Base+0x5fc78> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strcc r3, [r4, #-1537] @ 0xfffff9ff │ │ │ │ @@ -254406,23 +254406,23 @@ │ │ │ │ stmdami lr, {r0, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 7, cr15, [r4, #-48] @ 0xffffffd0 │ │ │ │ @ instruction: 0xf706e7bc │ │ │ │ svclt 0x0000e990 │ │ │ │ rsbseq r3, r9, ip, lsr #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r9, lr, r2, asr #10 │ │ │ │ - rsbeq r2, lr, lr, ror #27 │ │ │ │ - rsbeq r9, lr, sl, lsr #10 │ │ │ │ - ldrdeq r2, [lr], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r9, lr, sl, asr #10 │ │ │ │ + strdeq r2, [lr], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r9, lr, r2, lsr r5 │ │ │ │ + ldrdeq r2, [lr], #-222 @ 0xffffff22 @ │ │ │ │ ldrshteq r3, [r9], #-64 @ 0xffffffc0 │ │ │ │ - ldrdeq r9, [lr], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r2, lr, r6, lsl #27 │ │ │ │ - strhteq r9, [lr], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r2, lr, sl, ror #26 │ │ │ │ + rsbeq r9, lr, r2, ror #9 │ │ │ │ + rsbeq r2, lr, lr, lsl #27 │ │ │ │ + rsbeq r9, lr, r6, asr #9 │ │ │ │ + rsbeq r2, lr, r2, ror sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 246a68 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldmdbvs r3, {r0, r1, r3, r7, ip, sp, pc} │ │ │ │ bls 7d39d0 │ │ │ │ @@ -254625,32 +254625,32 @@ │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf70c300c │ │ │ │ stmdami ip, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ blx 13c951a │ │ │ │ ldrb r9, [lr, -r2, lsl #22]! │ │ │ │ ... │ │ │ │ - rsbeq r9, lr, sl, asr #4 │ │ │ │ - strdeq r2, [lr], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r9, lr, lr, lsr #4 │ │ │ │ - ldrdeq r2, [lr], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r9, lr, r8, ror #2 │ │ │ │ - rsbeq r2, lr, r4, lsl sl │ │ │ │ - rsbeq r9, lr, sl, asr #2 │ │ │ │ - strdeq r2, [lr], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r9, lr, r2, asr r2 │ │ │ │ + strdeq r2, [lr], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r9, lr, r6, lsr r2 │ │ │ │ + rsbeq r2, lr, r2, ror #21 │ │ │ │ + rsbeq r9, lr, r0, ror r1 │ │ │ │ + rsbeq r2, lr, ip, lsl sl │ │ │ │ + rsbeq r9, lr, r2, asr r1 │ │ │ │ + strdeq r2, [lr], #-158 @ 0xffffff62 @ │ │ │ │ vst4.8 {d25-d28}, [pc], r2 │ │ │ │ stmdami r6, {r0, r1, r4, r5, r7, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1c49554 │ │ │ │ stmdbls r2, {r2, fp, lr} │ │ │ │ @ instruction: 0xf70c4478 │ │ │ │ blls 1ca5cc │ │ │ │ svclt 0x0000e75b │ │ │ │ - rsbeq r9, lr, r4, lsl #2 │ │ │ │ - strhteq r2, [lr], #-144 @ 0xffffff70 │ │ │ │ + rsbeq r9, lr, ip, lsl #2 │ │ │ │ + strhteq r2, [lr], #-152 @ 0xffffff68 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 246dfc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stmdbmi r6, {r2, r3, r9, sl, lr}^ │ │ │ │ bmi 129d1ac │ │ │ │ @@ -254721,16 +254721,16 @@ │ │ │ │ @ instruction: 0xf705e7e0 │ │ │ │ svclt 0x0000ef1e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r3, r9, r4, lsr #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrsbteq r2, [r9], #-252 @ 0xffffff04 │ │ │ │ - ldrdeq r8, [lr], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r2, lr, r8, lsl #17 │ │ │ │ + rsbeq r8, lr, r4, ror #31 │ │ │ │ + mlseq lr, r0, r8, r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c6f40 >::_M_default_append(unsigned int)@@Base+0x4163c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xb0954db3 │ │ │ │ @ instruction: 0x46814cb3 │ │ │ │ @@ -254909,26 +254909,26 @@ │ │ │ │ @ instruction: 0xf916f70c │ │ │ │ str r9, [fp, -r5, lsl #20]! │ │ │ │ stc 7, cr15, [r0, #20]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r2, r9, r0, ror #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbseq r8, r0, lr, lsr fp │ │ │ │ + rsbseq r8, r0, r6, asr #22 │ │ │ │ rsbseq r2, r9, ip, asr #28 │ │ │ │ - rsbeq r8, lr, sl, asr sp │ │ │ │ - rsbeq r2, lr, r6, lsl #12 │ │ │ │ - rsbeq r8, lr, ip, lsr sp │ │ │ │ - rsbeq r2, lr, r8, ror #11 │ │ │ │ - rsbeq r8, lr, lr, lsl sp │ │ │ │ - rsbeq r2, lr, sl, asr #11 │ │ │ │ - rsbeq r8, lr, r0, lsl #26 │ │ │ │ - rsbeq r2, lr, ip, lsr #11 │ │ │ │ - rsbeq r8, lr, r2, ror #25 │ │ │ │ - rsbeq r2, lr, lr, lsl #11 │ │ │ │ + rsbeq r8, lr, r2, ror #26 │ │ │ │ + rsbeq r2, lr, lr, lsl #12 │ │ │ │ + rsbeq r8, lr, r4, asr #26 │ │ │ │ + strdeq r2, [lr], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r8, lr, r6, lsr #26 │ │ │ │ + ldrdeq r2, [lr], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r8, lr, r8, lsl #26 │ │ │ │ + strhteq r2, [lr], #-84 @ 0xffffffac │ │ │ │ + rsbeq r8, lr, sl, ror #25 │ │ │ │ + mlseq lr, r6, r5, r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1c725c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x460cb097 │ │ │ │ @ instruction: 0xf8df4699 │ │ │ │ @@ -255409,51 +255409,51 @@ │ │ │ │ stmdami sl!, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ stc2 7, cr15, [r8, #-44]! @ 0xffffffd4 │ │ │ │ str r4, [ip], -sl, lsr #12 │ │ │ │ ldmib r2!, {r0, r2, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r2, r9, sl, lsr ip │ │ │ │ - strdeq r8, [lr], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r8, lr, ip, ror #17 │ │ │ │ - mlseq lr, r6, r1, r2 │ │ │ │ + rsbeq r8, lr, r6, lsl #24 │ │ │ │ + strdeq r8, [lr], #-132 @ 0xffffff7c @ │ │ │ │ + mlseq lr, lr, r1, r2 │ │ │ │ rsbseq r2, r9, lr, lsr #17 │ │ │ │ - rsbeq r8, lr, sl, ror r8 │ │ │ │ - rsbeq r8, lr, sl, asr #16 │ │ │ │ - strdeq r2, [lr], #-6 @ │ │ │ │ - rsbeq r8, lr, ip, lsr #16 │ │ │ │ - ldrdeq r2, [lr], #-8 @ │ │ │ │ - ldrdeq r8, [lr], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r2, lr, r4, lsl #1 │ │ │ │ - rsbeq r8, lr, lr, asr r7 │ │ │ │ - rsbeq r2, lr, sl │ │ │ │ - rsbeq r8, lr, r0, asr #14 │ │ │ │ - rsbeq r1, lr, ip, ror #31 │ │ │ │ - rsbeq r8, lr, sl, lsl #13 │ │ │ │ - rsbeq r1, lr, r6, lsr pc │ │ │ │ - rsbeq r8, lr, ip, ror #12 │ │ │ │ - rsbeq r1, lr, r8, lsl pc │ │ │ │ - rsbeq r8, lr, ip, lsr r6 │ │ │ │ - rsbeq r1, lr, r8, ror #29 │ │ │ │ - rsbeq r8, lr, r4, ror #11 │ │ │ │ - mlseq lr, r0, lr, r1 │ │ │ │ - rsbeq r8, lr, sl, asr #11 │ │ │ │ - rsbeq r1, lr, r4, ror lr │ │ │ │ - rsbeq r8, lr, ip, lsr #11 │ │ │ │ - rsbeq r1, lr, r6, asr lr │ │ │ │ - mlseq lr, r2, r5, r8 │ │ │ │ - rsbeq r1, lr, ip, lsr lr │ │ │ │ - rsbeq r8, lr, r4, ror r5 │ │ │ │ - rsbeq r1, lr, r0, lsr #28 │ │ │ │ - rsbeq r8, lr, r6, asr r5 │ │ │ │ - rsbeq r1, lr, r2, lsl #28 │ │ │ │ - rsbeq r8, lr, sl, lsr r5 │ │ │ │ - rsbeq r1, lr, r6, ror #27 │ │ │ │ - rsbeq r8, lr, r6, lsl #10 │ │ │ │ - strhteq r1, [lr], #-210 @ 0xffffff2e │ │ │ │ + rsbeq r8, lr, r2, lsl #17 │ │ │ │ + rsbeq r8, lr, r2, asr r8 │ │ │ │ + strdeq r2, [lr], #-14 @ │ │ │ │ + rsbeq r8, lr, r4, lsr r8 │ │ │ │ + rsbeq r2, lr, r0, ror #1 │ │ │ │ + rsbeq r8, lr, r0, ror #15 │ │ │ │ + rsbeq r2, lr, ip, lsl #1 │ │ │ │ + rsbeq r8, lr, r6, ror #14 │ │ │ │ + rsbeq r2, lr, r2, lsl r0 │ │ │ │ + rsbeq r8, lr, r8, asr #14 │ │ │ │ + strdeq r1, [lr], #-244 @ 0xffffff0c @ │ │ │ │ + mlseq lr, r2, r6, r8 │ │ │ │ + rsbeq r1, lr, lr, lsr pc │ │ │ │ + rsbeq r8, lr, r4, ror r6 │ │ │ │ + rsbeq r1, lr, r0, lsr #30 │ │ │ │ + rsbeq r8, lr, r4, asr #12 │ │ │ │ + strdeq r1, [lr], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r8, lr, ip, ror #11 │ │ │ │ + mlseq lr, r8, lr, r1 │ │ │ │ + ldrdeq r8, [lr], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r1, lr, ip, ror lr │ │ │ │ + strhteq r8, [lr], #-84 @ 0xffffffac │ │ │ │ + rsbeq r1, lr, lr, asr lr │ │ │ │ + mlseq lr, sl, r5, r8 │ │ │ │ + rsbeq r1, lr, r4, asr #28 │ │ │ │ + rsbeq r8, lr, ip, ror r5 │ │ │ │ + rsbeq r1, lr, r8, lsr #28 │ │ │ │ + rsbeq r8, lr, lr, asr r5 │ │ │ │ + rsbeq r1, lr, sl, lsl #28 │ │ │ │ + rsbeq r8, lr, r2, asr #10 │ │ │ │ + rsbeq r1, lr, lr, ror #27 │ │ │ │ + rsbeq r8, lr, lr, lsl #10 │ │ │ │ + strhteq r1, [lr], #-218 @ 0xffffff26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, fp, lsr #18 │ │ │ │ strcs r4, [r0], #-2859 @ 0xfffff4d5 │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ @@ -255496,16 +255496,16 @@ │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ strb r2, [r8, r1, lsl #6]! │ │ │ │ @ instruction: 0xf8cb2307 │ │ │ │ ldrb r3, [r9, r0]! │ │ │ │ stmdb r4, {r0, r2, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r2, r9, r4, lsl r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r8, [lr], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r1, lr, sl, lsl #25 │ │ │ │ + rsbeq r8, lr, r6, ror #7 │ │ │ │ + mlseq lr, r2, ip, r1 │ │ │ │ rsbseq r2, r9, r2, lsr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r4, asr ip │ │ │ │ pkhtbmi r4, r0, r4, asr #18 │ │ │ │ @@ -255590,19 +255590,19 @@ │ │ │ │ @ instruction: 0xf70b4478 │ │ │ │ ldrb pc, [sp, r1, asr #23] @ │ │ │ │ tstcs r1, #4, 20 @ 0x4000 │ │ │ │ usada8 r8, r3, r0, r6 │ │ │ │ stmda r8, {r0, r2, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r2, r9, r0, asr #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, lr, sl, ror r2 │ │ │ │ - rsbeq r1, lr, r6, lsr #22 │ │ │ │ + rsbeq r8, lr, r2, lsl #5 │ │ │ │ + rsbeq r1, lr, lr, lsr #22 │ │ │ │ rsbseq r2, r9, r0, asr #4 │ │ │ │ - rsbeq r8, lr, r8, lsr r2 │ │ │ │ - rsbeq r1, lr, r4, ror #21 │ │ │ │ + rsbeq r8, lr, r0, asr #4 │ │ │ │ + rsbeq r1, lr, ip, ror #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r4, pc, r3, lsl #29 │ │ │ │ ldrbtmi r4, [lr], #-3459 @ 0xfffff27d │ │ │ │ @ instruction: 0x4119e9dd │ │ │ │ @@ -255733,16 +255733,16 @@ │ │ │ │ @ instruction: 0xf47f6013 │ │ │ │ @ instruction: 0xe7adaf1f │ │ │ │ svc 0x002ef704 │ │ │ │ ... │ │ │ │ rsbseq r2, r9, r2, asr #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r2, r9, r0, rrx │ │ │ │ - rsbeq r8, lr, r2, lsr r0 │ │ │ │ - rsbeq r1, lr, r4, ror #17 │ │ │ │ + rsbeq r8, lr, sl, lsr r0 │ │ │ │ + rsbeq r1, lr, ip, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, fp, asr sp │ │ │ │ blcs 11fbdc │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -255834,16 +255834,16 @@ │ │ │ │ stccs 7, cr14, [r0, #-928] @ 0xfffffc60 │ │ │ │ movwcs sp, #36302 @ 0x8dce │ │ │ │ @ instruction: 0xe7cb6033 │ │ │ │ cdp 7, 6, cr15, cr0, cr4, {0} │ │ │ │ rsbseq r1, r9, ip, lsl #31 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r1, r9, sl, lsl #29 │ │ │ │ - rsbeq r7, lr, r6, ror lr │ │ │ │ - rsbeq r1, lr, r2, lsr #14 │ │ │ │ + rsbeq r7, lr, lr, ror lr │ │ │ │ + rsbeq r1, lr, sl, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec63df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ ldrdgt pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf8cd9c08 │ │ │ │ @@ -255860,16 +255860,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8e2f70b │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf70b4478 │ │ │ │ blls 28b2b8 >::_M_default_append(unsigned int)@@Base+0x59b4> │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r7, [lr], #-208 @ 0xffffff30 @ │ │ │ │ - mlseq lr, ip, r6, r1 │ │ │ │ + strdeq r7, [lr], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r1, lr, r4, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec63e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ stmib sp, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -255886,16 +255886,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf70b300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf968f70b │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-28] @ 0xffffffe4 │ │ │ │ - rsbeq r7, lr, r6, lsl #27 │ │ │ │ - rsbeq r1, lr, r2, lsr r6 │ │ │ │ + rsbeq r7, lr, lr, lsl #27 │ │ │ │ + rsbeq r1, lr, sl, lsr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, pc, asr sp │ │ │ │ blcs 11fe50 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -255967,15 +255967,15 @@ │ │ │ │ blls 4e6e48 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12e0300 │ │ │ │ andslt r4, r1, r0, lsr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf05c4638 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r7, sl, ip, sp, lr, pc} │ │ │ │ - blls 881154 │ │ │ │ + blls 881154 │ │ │ │ addle r2, ip, r0, lsl #22 │ │ │ │ blcs 127990 │ │ │ │ @ instruction: 0xe788d0d0 │ │ │ │ svclt 0x00c4429d │ │ │ │ @ instruction: 0xf8cb230a │ │ │ │ ldclle 0, cr3, [lr], {0} │ │ │ │ ldclle 12, cr2, [ip] │ │ │ │ @@ -255991,16 +255991,16 @@ │ │ │ │ ldrtmi r4, [r5], -ip, lsr #12 │ │ │ │ movwlt lr, #47581 @ 0xb9dd │ │ │ │ @ instruction: 0xf704e7c1 │ │ │ │ svclt 0x0000ed28 │ │ │ │ rsbseq r1, r9, r8, lsr #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r1, r9, r4, lsr #24 │ │ │ │ - strdeq r7, [lr], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r1, lr, r4, lsr #9 │ │ │ │ + rsbeq r7, lr, r0, lsl #24 │ │ │ │ + rsbeq r1, lr, ip, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec64068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ ldrdgt pc, [r8], -sp @ │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ @@ -256018,16 +256018,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffa6f70a │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf70b4478 │ │ │ │ blls 28b040 >::_M_default_append(unsigned int)@@Base+0x573c> │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r7, lr, r8, ror fp │ │ │ │ - rsbeq r1, lr, r4, lsr #8 │ │ │ │ + rsbeq r7, lr, r0, lsl #23 │ │ │ │ + rsbeq r1, lr, ip, lsr #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [sp], -r4, lsl #1 │ │ │ │ strmi r2, [r0], r1, lsl #8 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @@ -256050,16 +256050,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff66f70a │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf70b4478 │ │ │ │ strtmi pc, [r0], -r1, lsr #16 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - strdeq r7, [lr], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r1, lr, r4, lsr #7 │ │ │ │ + rsbeq r7, lr, r0, lsl #22 │ │ │ │ + rsbeq r1, lr, ip, lsr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ smlabbcs r4, pc, r0, fp @ │ │ │ │ @ instruction: 0x9c1d2b00 │ │ │ │ ldrdlt pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ @@ -256122,20 +256122,20 @@ │ │ │ │ ldc 0, cr13, [r2, #104] @ 0x68 │ │ │ │ andcc r7, r8, #0, 22 │ │ │ │ blvs ff308b14 │ │ │ │ blvs ff288b28 │ │ │ │ blx 548c20 │ │ │ │ bls 803824 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - blls 86d39c │ │ │ │ + blls 86d39c │ │ │ │ andsvs r2, sl, r5, lsl #4 │ │ │ │ bls 333c84 >::_M_default_append(unsigned int)@@Base+0xae380> │ │ │ │ movwls r3, #21249 @ 0x5301 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - blls 86d378 │ │ │ │ + blls 86d378 │ │ │ │ usada8 r6, r9, r8, r6 │ │ │ │ andle r4, r1, r5, lsl #5 │ │ │ │ strb r4, [sp, r3, lsl #12] │ │ │ │ ldrtmi r9, [r2], -fp, lsl #30 │ │ │ │ strbmi r9, [r1], -sl, lsl #22 │ │ │ │ strbmi r9, [r8], -r9, lsl #26 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #6 │ │ │ │ @@ -256160,15 +256160,15 @@ │ │ │ │ addhi pc, r5, r0 │ │ │ │ blpl 1c85b0 │ │ │ │ blvc 1c85c8 │ │ │ │ blvs 2889c8 >::_M_default_append(unsigned int)@@Base+0x30c4> │ │ │ │ blvc 13089cc │ │ │ │ blvc ff248bc8 │ │ │ │ blx 548cc0 │ │ │ │ - bls 8848bc │ │ │ │ + bls 8848bc │ │ │ │ andsvs r2, r1, r5, lsl #2 │ │ │ │ bcs 133974 │ │ │ │ bmi 14013cc │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ ldrbtmi r0, [sl], #-159 @ 0xffffff61 │ │ │ │ strls r9, [r6, -r9, lsl #6] │ │ │ │ vaddl.s32 , d4, d16 │ │ │ │ @@ -256237,20 +256237,20 @@ │ │ │ │ ldrtmi r9, [r2], -r9, lsl #22 │ │ │ │ strbmi r9, [r1], -r1, lsl #6 │ │ │ │ strbmi r9, [r8], -sl, lsl #22 │ │ │ │ blls 3f1e24 │ │ │ │ blx ccb21e │ │ │ │ svclt 0x0000e720 │ │ │ │ ... │ │ │ │ - ldrdeq r7, [lr], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r7, lr, r2, lsl #19 │ │ │ │ - rsbeq r7, lr, r2, lsl #19 │ │ │ │ - rsbeq r7, lr, r8, lsr r9 │ │ │ │ - rsbeq r7, lr, ip, lsr #18 │ │ │ │ - rsbeq r7, sp, lr, lsr #31 │ │ │ │ + ldrdeq r7, [lr], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r7, lr, sl, lsl #19 │ │ │ │ + rsbeq r7, lr, sl, lsl #19 │ │ │ │ + rsbeq r7, lr, r0, asr #18 │ │ │ │ + rsbeq r7, lr, r4, lsr r9 │ │ │ │ + strhteq r7, [sp], #-246 @ 0xffffff0a │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec64454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ffa1113c │ │ │ │ blmi ffa39494 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -256477,74 +256477,74 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 7, cr15, [lr], {10} │ │ │ │ @ instruction: 0x4621483f │ │ │ │ @ instruction: 0xf70a4478 │ │ │ │ str pc, [r7], r9, asr #25 │ │ │ │ @ instruction: 0x0079179a │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, lr, r6, lsl #15 │ │ │ │ + rsbeq r7, lr, lr, lsl #15 │ │ │ │ @ instruction: 0xfffffcb9 │ │ │ │ @ instruction: 0xfffff58b │ │ │ │ @ instruction: 0xfffff94f │ │ │ │ @ instruction: 0xffffe0e9 │ │ │ │ - rsbeq r7, lr, sl, lsl #16 │ │ │ │ - rsbeq r7, lr, r4, asr r8 │ │ │ │ + rsbeq r7, lr, r2, lsl r8 │ │ │ │ + rsbeq r7, lr, ip, asr r8 │ │ │ │ andeq r0, r0, pc, ror #20 │ │ │ │ andeq r0, r0, r9, lsl #8 │ │ │ │ - rsbeq r7, lr, r6, lsr r7 │ │ │ │ - rsbeq r0, lr, r2, ror #31 │ │ │ │ + rsbeq r7, lr, lr, lsr r7 │ │ │ │ + rsbeq r0, lr, sl, ror #31 │ │ │ │ ldrshteq r1, [r9], #-108 @ 0xffffff94 │ │ │ │ - rsbeq r7, lr, r2, lsl #14 │ │ │ │ - rsbeq r0, lr, lr, lsr #31 │ │ │ │ + rsbeq r7, lr, sl, lsl #14 │ │ │ │ + strhteq r0, [lr], #-246 @ 0xffffff0a │ │ │ │ @ instruction: 0xffffdfed │ │ │ │ @ instruction: 0xffffde13 │ │ │ │ - rsbeq r7, lr, r4, asr #13 │ │ │ │ - rsbeq r0, lr, r0, ror pc │ │ │ │ - rsbeq r7, lr, sl, lsr #13 │ │ │ │ - rsbeq r0, lr, r6, asr pc │ │ │ │ + rsbeq r7, lr, ip, asr #13 │ │ │ │ + rsbeq r0, lr, r8, ror pc │ │ │ │ + strhteq r7, [lr], #-98 @ 0xffffff9e │ │ │ │ + rsbeq r0, lr, lr, asr pc │ │ │ │ @ instruction: 0xffffd641 │ │ │ │ @ instruction: 0xffffd6e3 │ │ │ │ - rsbeq r7, lr, ip, ror #12 │ │ │ │ - rsbeq r0, lr, r8, lsl pc │ │ │ │ - rsbeq r7, lr, r2, asr r6 │ │ │ │ - strdeq r0, [lr], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r7, lr, r4, ror r6 │ │ │ │ + rsbeq r0, lr, r0, lsr #30 │ │ │ │ + rsbeq r7, lr, sl, asr r6 │ │ │ │ + rsbeq r0, lr, r6, lsl #30 │ │ │ │ andeq r0, r0, r9, ror r4 │ │ │ │ - rsbeq r7, lr, r6, lsr #12 │ │ │ │ - ldrdeq r0, [lr], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r7, lr, lr, lsr #12 │ │ │ │ + ldrdeq r0, [lr], #-234 @ 0xffffff16 @ │ │ │ │ @ instruction: 0xfffff28b │ │ │ │ - strdeq r7, [lr], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r0, lr, r0, lsr #29 │ │ │ │ - ldrdeq r7, [lr], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r0, lr, r0, lsl #29 │ │ │ │ + strdeq r7, [lr], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r0, lr, r8, lsr #29 │ │ │ │ + ldrdeq r7, [lr], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r0, lr, r8, lsl #29 │ │ │ │ @ instruction: 0xffffdfcf │ │ │ │ - rsbeq r7, lr, r8, lsr #11 │ │ │ │ - rsbeq r0, lr, r4, asr lr │ │ │ │ + strhteq r7, [lr], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq r0, lr, ip, asr lr │ │ │ │ @ instruction: 0xffffdbb3 │ │ │ │ - rsbeq r7, lr, ip, ror r5 │ │ │ │ - rsbeq r0, lr, r8, lsr #28 │ │ │ │ + rsbeq r7, lr, r4, lsl #11 │ │ │ │ + rsbeq r0, lr, r0, lsr lr │ │ │ │ @ instruction: 0xfffff10d │ │ │ │ - rsbeq r7, lr, r8, asr #10 │ │ │ │ - strdeq r0, [lr], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r7, lr, r0, asr r5 │ │ │ │ + strdeq r0, [lr], #-220 @ 0xffffff24 @ │ │ │ │ @ instruction: 0xffffe0b3 │ │ │ │ - rsbeq r7, lr, ip, lsl r5 │ │ │ │ - rsbeq r0, lr, r8, asr #27 │ │ │ │ + rsbeq r7, lr, r4, lsr #10 │ │ │ │ + ldrdeq r0, [lr], #-208 @ 0xffffff30 @ │ │ │ │ @ instruction: 0xfffff997 │ │ │ │ @ instruction: 0xfffff929 │ │ │ │ - ldrdeq r7, [lr], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r0, lr, r6, lsl #27 │ │ │ │ + rsbeq r7, lr, r2, ror #9 │ │ │ │ + rsbeq r0, lr, lr, lsl #27 │ │ │ │ @ instruction: 0xffffd9d1 │ │ │ │ - rsbeq r7, lr, lr, lsr #9 │ │ │ │ - rsbeq r0, lr, sl, asr sp │ │ │ │ + strhteq r7, [lr], #-70 @ 0xffffffba │ │ │ │ + rsbeq r0, lr, r2, ror #26 │ │ │ │ @ instruction: 0xfffff6c5 │ │ │ │ - rsbeq r7, lr, r2, lsl #9 │ │ │ │ - rsbeq r0, lr, lr, lsr #26 │ │ │ │ - rsbeq r7, lr, lr, asr r3 │ │ │ │ - ldrdeq ip, [sp], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r7, lr, r8, asr #8 │ │ │ │ - strdeq r0, [lr], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r7, lr, sl, lsl #9 │ │ │ │ + rsbeq r0, lr, r6, lsr sp │ │ │ │ + rsbeq r7, lr, r6, ror #6 │ │ │ │ + ldrdeq ip, [sp], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r7, lr, r0, asr r4 │ │ │ │ + strdeq r0, [lr], #-204 @ 0xffffff34 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec648ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -256555,16 +256555,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf70a300c │ │ │ │ stmdami r5, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 7, cr15, [ip], #-40 @ 0xffffffd8 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r7, lr, lr, lsl #6 │ │ │ │ - strhteq r0, [lr], #-186 @ 0xffffff46 │ │ │ │ + rsbeq r7, lr, r6, lsl r3 │ │ │ │ + rsbeq r0, lr, r2, asr #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 105f188 │ │ │ │ blmi 105efbc │ │ │ │ @ instruction: 0x460f447a │ │ │ │ @@ -256625,22 +256625,22 @@ │ │ │ │ @ instruction: 0xf70a300c │ │ │ │ stmdami ip, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf70a4478 │ │ │ │ strb pc, [r9, r3, lsr #23] @ │ │ │ │ stmda lr!, {r2, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrhteq r1, [r9], #-32 @ 0xffffffe0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r7, [lr], #-52 @ 0xffffffcc │ │ │ │ + strhteq r7, [lr], #-60 @ 0xffffffc4 │ │ │ │ rsbseq r1, r9, ip, lsr #4 │ │ │ │ - rsbeq r7, lr, r2, lsr r2 │ │ │ │ - ldrdeq r0, [lr], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r7, lr, r8, lsl r2 │ │ │ │ - rsbeq r0, lr, r4, asr #21 │ │ │ │ - strdeq r7, [lr], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r7, lr, r8, ror #5 │ │ │ │ + rsbeq r7, lr, sl, lsr r2 │ │ │ │ + rsbeq r0, lr, r6, ror #21 │ │ │ │ + rsbeq r7, lr, r0, lsr #4 │ │ │ │ + rsbeq r0, lr, ip, asr #21 │ │ │ │ + rsbeq r7, lr, r2, lsl #4 │ │ │ │ + strdeq r7, [lr], #-32 @ 0xffffffe0 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strmi fp, [r5], -r3, lsr #1 │ │ │ │ ldrteq pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r9, [r8], #-2348 @ 0xfffff6d4 │ │ │ │ @@ -256911,49 +256911,49 @@ │ │ │ │ @ instruction: 0xf04f4828 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf968f70a │ │ │ │ @ instruction: 0xf703e6ee │ │ │ │ svclt 0x0000edf4 │ │ │ │ rsbseq r1, r9, lr, ror r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, lr, ip, lsl #3 │ │ │ │ - rsbeq r7, lr, sl, lsl #3 │ │ │ │ - rsbeq r7, lr, r6, lsl r1 │ │ │ │ - strdeq r7, [lr], #-14 @ │ │ │ │ + mlseq lr, r4, r1, r7 │ │ │ │ + mlseq lr, r2, r1, r7 │ │ │ │ + rsbeq r7, lr, lr, lsl r1 │ │ │ │ + rsbeq r7, lr, r6, lsl #2 │ │ │ │ + strdeq r7, [lr], #-10 @ │ │ │ │ strdeq r7, [lr], #-2 @ │ │ │ │ - rsbeq r7, lr, sl, ror #1 │ │ │ │ - ldrdeq r6, [lr], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r6, lr, r8, lsr #31 │ │ │ │ - rsbeq r0, lr, r2, asr r8 │ │ │ │ - rsbeq r6, lr, r6, asr pc │ │ │ │ - rsbeq r6, lr, r2, ror #30 │ │ │ │ - rsbeq r0, lr, ip, lsl #16 │ │ │ │ - rsbeq r6, lr, r6, asr #30 │ │ │ │ - strdeq r0, [lr], #-114 @ 0xffffff8e @ │ │ │ │ + ldrdeq r6, [lr], #-248 @ 0xffffff08 @ │ │ │ │ + strhteq r6, [lr], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r0, lr, sl, asr r8 │ │ │ │ + rsbeq r6, lr, lr, asr pc │ │ │ │ + rsbeq r6, lr, sl, ror #30 │ │ │ │ + rsbeq r0, lr, r4, lsl r8 │ │ │ │ + rsbeq r6, lr, lr, asr #30 │ │ │ │ + strdeq r0, [lr], #-122 @ 0xffffff86 @ │ │ │ │ rsbseq r0, r9, ip, lsl #30 │ │ │ │ - rsbeq r6, lr, lr, lsl #30 │ │ │ │ - strhteq r0, [lr], #-122 @ 0xffffff86 │ │ │ │ - ldrdeq r6, [lr], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r6, lr, lr, ror #28 │ │ │ │ - mlseq lr, r8, lr, r6 │ │ │ │ - rsbeq r6, lr, lr, ror #28 │ │ │ │ - rsbeq r6, lr, lr, lsr #28 │ │ │ │ - ldrdeq r0, [lr], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq r6, lr, r0, lsl lr │ │ │ │ - strhteq r0, [lr], #-108 @ 0xffffff94 │ │ │ │ - strdeq r6, [lr], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r6, lr, ip, lsl pc │ │ │ │ - ldrdeq r6, [lr], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r6, lr, r6, lsl #27 │ │ │ │ - strhteq r6, [lr], #-220 @ 0xffffff24 │ │ │ │ - rsbeq r0, lr, r6, ror #12 │ │ │ │ - rsbeq r6, lr, r2, lsr #27 │ │ │ │ - rsbeq r0, lr, ip, asr #12 │ │ │ │ - rsbeq r6, lr, r8, lsl #27 │ │ │ │ - rsbeq r0, lr, r2, lsr r6 │ │ │ │ + rsbeq r6, lr, r6, lsl pc │ │ │ │ + rsbeq r0, lr, r2, asr #15 │ │ │ │ + ldrdeq r6, [lr], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r6, lr, r6, ror lr │ │ │ │ + rsbeq r6, lr, r0, lsr #29 │ │ │ │ + rsbeq r6, lr, r6, ror lr │ │ │ │ + rsbeq r6, lr, r6, lsr lr │ │ │ │ + rsbeq r0, lr, r2, ror #13 │ │ │ │ + rsbeq r6, lr, r8, lsl lr │ │ │ │ + rsbeq r0, lr, r4, asr #13 │ │ │ │ + strdeq r6, [lr], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r6, lr, r4, lsr #30 │ │ │ │ + ldrdeq r6, [lr], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r6, lr, lr, lsl #27 │ │ │ │ + rsbeq r6, lr, r4, asr #27 │ │ │ │ + rsbeq r0, lr, lr, ror #12 │ │ │ │ + rsbeq r6, lr, sl, lsr #27 │ │ │ │ + rsbeq r0, lr, r4, asr r6 │ │ │ │ + mlseq lr, r0, sp, r6 │ │ │ │ + rsbeq r0, lr, sl, lsr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ stcmi 0, cr11, [r0], #628 @ 0x274 │ │ │ │ stmiami r0!, {r1, r2, r9, sl, lr} │ │ │ │ svcls 0x0027447c │ │ │ │ @@ -257113,27 +257113,27 @@ │ │ │ │ ldmdami r2, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7094478 │ │ │ │ sbfx pc, r3, #31, #5 │ │ │ │ mrrc 7, 0, pc, lr, cr3 @ │ │ │ │ @ instruction: 0x00790c9c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, lr, r4, asr #24 │ │ │ │ - rsbeq r6, lr, lr, lsl ip │ │ │ │ - rsbeq r6, lr, r4, lsr #23 │ │ │ │ - rsbeq r0, lr, r0, asr r4 │ │ │ │ + rsbeq r6, lr, ip, asr #24 │ │ │ │ + rsbeq r6, lr, r6, lsr #24 │ │ │ │ + rsbeq r6, lr, ip, lsr #23 │ │ │ │ + rsbeq r0, lr, r8, asr r4 │ │ │ │ rsbseq r0, r9, r8, ror #22 │ │ │ │ - rsbeq r6, lr, lr, lsr #22 │ │ │ │ - rsbeq r6, lr, r0, lsl #22 │ │ │ │ - rsbeq r6, lr, r2, lsl fp │ │ │ │ - strhteq r0, [lr], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq r6, lr, sl, lsl #21 │ │ │ │ - rsbeq r0, lr, r6, lsr r3 │ │ │ │ - rsbeq r6, lr, lr, asr sl │ │ │ │ - rsbeq r0, lr, r8, lsl #6 │ │ │ │ + rsbeq r6, lr, r6, lsr fp │ │ │ │ + rsbeq r6, lr, r8, lsl #22 │ │ │ │ + rsbeq r6, lr, sl, lsl fp │ │ │ │ + rsbeq r0, lr, r4, asr #7 │ │ │ │ + mlseq lr, r2, sl, r6 │ │ │ │ + rsbeq r0, lr, lr, lsr r3 │ │ │ │ + rsbeq r6, lr, r6, ror #20 │ │ │ │ + rsbeq r0, lr, r0, lsl r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 10dfa6c │ │ │ │ blmi 10df8a0 │ │ │ │ @ instruction: 0x460f447a │ │ │ │ @@ -257196,24 +257196,24 @@ │ │ │ │ cdp2 7, 7, cr15, cr2, cr9, {0} │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ @ instruction: 0xff2ef709 │ │ │ │ @ instruction: 0xf703e7d7 │ │ │ │ svclt 0x0000ebba │ │ │ │ rsbseq r0, r9, ip, asr #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r6, [lr], #-160 @ 0xffffff60 @ │ │ │ │ + ldrdeq r6, [lr], #-168 @ 0xffffff58 @ │ │ │ │ rsbseq r0, r9, sl, asr r9 │ │ │ │ - rsbeq r6, lr, r0, ror #18 │ │ │ │ - rsbeq r0, lr, ip, lsl #4 │ │ │ │ - rsbeq r6, lr, r8, asr #18 │ │ │ │ - strdeq r0, [lr], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r6, lr, lr, lsr #18 │ │ │ │ - ldrdeq r0, [lr], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r6, lr, r0, lsl r9 │ │ │ │ - strdeq r6, [lr], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r6, lr, r8, ror #18 │ │ │ │ + rsbeq r0, lr, r4, lsl r2 │ │ │ │ + rsbeq r6, lr, r0, asr r9 │ │ │ │ + strdeq r0, [lr], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r6, lr, r6, lsr r9 │ │ │ │ + rsbeq r0, lr, r2, ror #3 │ │ │ │ + rsbeq r6, lr, r8, lsl r9 │ │ │ │ + rsbeq r6, lr, r6, lsl #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x3181f890 │ │ │ │ @ instruction: 0x2181f891 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 73b5ac │ │ │ │ andseq pc, ip, #2 │ │ │ │ @ instruction: 0xf8d0bf08 │ │ │ │ @@ -257481,16 +257481,16 @@ │ │ │ │ vadd.i8 d20, d0, d6 │ │ │ │ ldrbtmi r3, [r8], #-266 @ 0xfffffef6 │ │ │ │ @ instruction: 0xf709300c │ │ │ │ stmdami r4, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7094478 │ │ │ │ @ instruction: 0xf06ffcef │ │ │ │ strb r0, [r1], r8 │ │ │ │ - rsbeq r6, lr, r6, lsl #12 │ │ │ │ - rsbeq r6, lr, r0, lsr #12 │ │ │ │ + rsbeq r6, lr, lr, lsl #12 │ │ │ │ + rsbeq r6, lr, r8, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 349a6c >::_M_default_append(unsigned int)@@Base+0xc4168> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r3, ip, lsl r6 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @@ -257582,18 +257582,18 @@ │ │ │ │ ldrbtmi r6, [r8], #-322 @ 0xfffffebe │ │ │ │ @ instruction: 0xf709300c │ │ │ │ stmdami r8, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ stc2 7, cr15, [r6], #-36 @ 0xffffffdc │ │ │ │ svclt 0x0000e7e5 │ │ │ │ ... │ │ │ │ - rsbeq r6, lr, sl, asr #9 │ │ │ │ - rsbeq pc, sp, r2, lsl #24 │ │ │ │ - rsbeq r6, lr, r6, ror r4 │ │ │ │ - rsbeq pc, sp, lr, lsr #23 │ │ │ │ + ldrdeq r6, [lr], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq pc, sp, sl, lsl #24 │ │ │ │ + rsbeq r6, lr, lr, ror r4 │ │ │ │ + strhteq pc, [sp], #-182 @ 0xffffff4a @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec65954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ sxtab16mi lr, ip, r8 │ │ │ │ @ instruction: 0x46624611 │ │ │ │ ldrsbtgt pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ @@ -257623,16 +257623,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ff74c3f2 │ │ │ │ strb r9, [r0, r1, lsl #22]! │ │ │ │ stmda r2!, {r0, r1, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x00790294 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r0, r9, r6, ror #4 │ │ │ │ - ldrdeq r6, [lr], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq pc, sp, r2, lsl fp @ │ │ │ │ + rsbeq r6, lr, r2, ror #7 │ │ │ │ + rsbeq pc, sp, sl, lsl fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec659f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt lr, r4, r4, ror r0 │ │ │ │ ldrsbtgt pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ ldrbtmi sl, [lr], #2818 @ 0xb02 │ │ │ │ @@ -257661,16 +257661,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fe44c48a │ │ │ │ strb r9, [r0, r1, lsl #22]! │ │ │ │ ldmda r6, {r0, r1, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrshteq r0, [r9], #-26 @ 0xffffffe6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r0, r9, lr, asr #3 │ │ │ │ - rsbeq r6, lr, r2, asr #6 │ │ │ │ - rsbeq pc, sp, sl, ror sl @ │ │ │ │ + rsbeq r6, lr, sl, asr #6 │ │ │ │ + rsbeq pc, sp, r2, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec65a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt lr, r4, r4, ror r0 │ │ │ │ ldrsbtgt pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ ldrbtmi sl, [lr], #2818 @ 0xb02 │ │ │ │ @@ -257699,16 +257699,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 114c522 │ │ │ │ strb r9, [r0, r1, lsl #22]! │ │ │ │ svc 0x00caf702 │ │ │ │ rsbseq r0, r9, r2, ror #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r0, r9, r6, lsr r1 │ │ │ │ - rsbeq r6, lr, sl, lsr #5 │ │ │ │ - rsbeq pc, sp, r2, ror #19 │ │ │ │ + strhteq r6, [lr], #-34 @ 0xffffffde │ │ │ │ + rsbeq pc, sp, sl, ror #19 │ │ │ │ @ instruction: 0x305ef891 │ │ │ │ strle r0, [fp], #-1627 @ 0xfffff9a5 │ │ │ │ @ instruction: 0xf44f6dca │ │ │ │ vsubw.s8 q10, q8, d0 │ │ │ │ andsmi r0, r3, r0, lsl #7 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ @@ -257737,16 +257737,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf709300c │ │ │ │ stmdami r5, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ffccc5c4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbeq r6, lr, r6, lsl #4 │ │ │ │ - rsbeq pc, sp, lr, lsr r9 @ │ │ │ │ + rsbeq r6, lr, lr, lsl #4 │ │ │ │ + rsbeq pc, sp, r6, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec65bb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ bcs 1e01d4 │ │ │ │ ldm pc, {r0, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ andseq pc, r3, #2 │ │ │ │ @@ -257804,18 +257804,18 @@ │ │ │ │ stmdami r8, {r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ tstpvc sp, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9aaf709 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx 1acc6d4 │ │ │ │ svclt 0x0000e7f0 │ │ │ │ - rsbeq r6, lr, r0, lsl r1 │ │ │ │ - rsbeq r6, lr, sl, asr #2 │ │ │ │ - strdeq r6, [lr], #-4 @ │ │ │ │ - rsbeq r6, lr, lr, lsl #2 │ │ │ │ + rsbeq r6, lr, r8, lsl r1 │ │ │ │ + rsbeq r6, lr, r2, asr r1 │ │ │ │ + strdeq r6, [lr], #-12 @ │ │ │ │ + rsbeq r6, lr, r6, lsl r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ umulllt r6, r9, r4, r9 │ │ │ │ ldmdavs r1, {r3, r7, r9, sl, lr} │ │ │ │ strmi r2, [r7], -r0, lsl #24 │ │ │ │ @@ -257902,20 +257902,20 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcc pc, [r4], #-136 @ 0xffffff78 │ │ │ │ svclt 0x00d82b00 │ │ │ │ @ instruction: 0xf73f2401 │ │ │ │ strtmi sl, [r0], -pc, ror #30 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r6, lr, r8 │ │ │ │ - rsbeq pc, sp, r0, asr #14 │ │ │ │ - strhteq r5, [lr], #-254 @ 0xffffff02 │ │ │ │ - strdeq pc, [sp], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r5, lr, sl, lsl #31 │ │ │ │ - rsbeq pc, sp, r2, asr #13 │ │ │ │ + rsbeq r6, lr, r0, lsl r0 │ │ │ │ + rsbeq pc, sp, r8, asr #14 │ │ │ │ + rsbeq r5, lr, r6, asr #31 │ │ │ │ + strdeq pc, [sp], #-110 @ 0xffffff92 @ │ │ │ │ + mlseq lr, r2, pc, r5 @ │ │ │ │ + rsbeq pc, sp, sl, asr #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec65e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r7], -r8, ror #31 │ │ │ │ vsubhn.i64 d20, , q4 │ │ │ │ stmdavs r4, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtle r3, [r3], #-3073 @ 0xfffff3ff │ │ │ │ @@ -257935,16 +257935,16 @@ │ │ │ │ @ instruction: 0xf709300c │ │ │ │ stmdami r6, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf964f709 │ │ │ │ ldcllt 6, cr4, [r8, #160]! @ 0xa0 │ │ │ │ strtmi r2, [r8], -r1, lsl #10 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - strdeq r5, [lr], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq pc, sp, sl, lsr #12 │ │ │ │ + strdeq r5, [lr], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq pc, sp, r2, lsr r6 @ │ │ │ │ bvs 17a8cf8 │ │ │ │ movwcs fp, #4370 @ 0x1112 │ │ │ │ @ instruction: 0x47704618 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec65edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @@ -257989,18 +257989,18 @@ │ │ │ │ stmdbls r5, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf7094478 │ │ │ │ blls 28d174 >::_M_default_append(unsigned int)@@Base+0x7870> │ │ │ │ svclt 0x0000e7d5 │ │ │ │ @ instruction: 0xfffff50d │ │ │ │ @ instruction: 0xfffff4c3 │ │ │ │ @ instruction: 0xfffff4b9 │ │ │ │ - rsbeq r5, lr, r2, ror lr │ │ │ │ - rsbeq pc, sp, sl, lsr #11 │ │ │ │ - rsbeq r5, lr, r0, lsr #28 │ │ │ │ - rsbeq pc, sp, r8, asr r5 @ │ │ │ │ + rsbeq r5, lr, sl, ror lr │ │ │ │ + strhteq pc, [sp], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r5, lr, r8, lsr #28 │ │ │ │ + rsbeq pc, sp, r0, ror #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ca268 >::_M_default_append(unsigned int)@@Base+0x44964> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq d4d0ec │ │ │ │ ldcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ @ instruction: 0xf8df461f │ │ │ │ @@ -258276,16 +258276,16 @@ │ │ │ │ @ instruction: 0xf0f6f04d │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 670f2c │ │ │ │ ldrdlt pc, [r0], -r3 │ │ │ │ @ instruction: 0xf84b4263 │ │ │ │ ldrbmi r3, [lr], #-6 │ │ │ │ movteq lr, #23397 @ 0x5b65 │ │ │ │ - blls 8673e4 │ │ │ │ - blls 895e8c │ │ │ │ + blls 8673e4 │ │ │ │ + blls 895e8c │ │ │ │ movweq lr, #23395 @ 0x5b63 │ │ │ │ tstmi sp, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8d39b1f │ │ │ │ ldr sl, [r8, r0]! │ │ │ │ bleq 38ab10 │ │ │ │ svc 0x0088f702 │ │ │ │ bleq 114ab18 │ │ │ │ @@ -258624,38 +258624,38 @@ │ │ │ │ @ instruction: 0xf8439b1a │ │ │ │ @ instruction: 0xf8da0026 │ │ │ │ strb r3, [r0, r0]! │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq pc, r8, r8, lsr #24 │ │ │ │ - strhteq r5, [lr], #-218 @ 0xffffff26 │ │ │ │ - rsbeq pc, sp, r2, ror #31 │ │ │ │ - rsbeq r5, lr, r6, asr #23 │ │ │ │ - strdeq pc, [sp], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq ip, sp, lr, lsr lr │ │ │ │ - rsbeq r2, lr, r4, lsl fp │ │ │ │ - rsbeq ip, sp, r4, lsl lr │ │ │ │ - rsbeq r5, lr, lr, lsr #22 │ │ │ │ - rsbeq pc, sp, r4, lsr #25 │ │ │ │ - rsbeq r5, lr, r4, asr #17 │ │ │ │ - strdeq lr, [sp], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r5, lr, r6, lsl #18 │ │ │ │ - rsbeq r2, lr, r0, ror #16 │ │ │ │ - rsbeq ip, sp, r8, asr fp │ │ │ │ - rsbeq pc, sp, r8, asr #23 │ │ │ │ + rsbeq r5, lr, r2, asr #27 │ │ │ │ + rsbeq pc, sp, sl, ror #31 │ │ │ │ + rsbeq r5, lr, lr, asr #23 │ │ │ │ + rsbeq pc, sp, r4, lsl #6 │ │ │ │ + rsbeq ip, sp, r6, asr #28 │ │ │ │ + rsbeq r2, lr, ip, lsl fp │ │ │ │ + rsbeq ip, sp, ip, lsl lr │ │ │ │ + rsbeq r5, lr, r6, lsr fp │ │ │ │ + rsbeq pc, sp, ip, lsr #25 │ │ │ │ + rsbeq r5, lr, ip, asr #17 │ │ │ │ + rsbeq pc, sp, r2 │ │ │ │ + rsbeq r5, lr, lr, lsl #18 │ │ │ │ + rsbeq r2, lr, r8, ror #16 │ │ │ │ + rsbeq ip, sp, r0, ror #22 │ │ │ │ + ldrdeq pc, [sp], #-176 @ 0xffffff50 @ │ │ │ │ rsbseq pc, r8, r0, lsr #13 │ │ │ │ - rsbeq r5, lr, r2, lsl #16 │ │ │ │ - rsbeq lr, sp, r8, lsr pc │ │ │ │ - rsbeq ip, sp, r2, asr #21 │ │ │ │ - rsbeq r2, lr, sl, lsr #15 │ │ │ │ - mlseq lr, ip, r7, r5 │ │ │ │ - ldrdeq r5, [lr], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r2, lr, r0, ror r5 │ │ │ │ - rsbeq r5, lr, r4, lsr #11 │ │ │ │ + rsbeq r5, lr, sl, lsl #16 │ │ │ │ + rsbeq lr, sp, r0, asr #30 │ │ │ │ + rsbeq ip, sp, sl, asr #21 │ │ │ │ + strhteq r2, [lr], #-114 @ 0xffffff8e │ │ │ │ + rsbeq r5, lr, r4, lsr #15 │ │ │ │ + ldrdeq r5, [lr], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r2, lr, r8, ror r5 │ │ │ │ + rsbeq r5, lr, ip, lsr #11 │ │ │ │ ldrne pc, [r0, #-2269] @ 0xfffff723 │ │ │ │ tstls sl, r0, lsr #12 │ │ │ │ strne pc, [ip, #-2269] @ 0xfffff723 │ │ │ │ @ instruction: 0xf8dd9109 │ │ │ │ tstls r8, r8, lsl #10 │ │ │ │ strne pc, [r0, #-2269] @ 0xfffff723 │ │ │ │ @ instruction: 0xf8dd9106 │ │ │ │ @@ -258870,33 +258870,33 @@ │ │ │ │ @ instruction: 0xf04c4658 │ │ │ │ stmdacs r1, {r0, r4, r6, sl, ip, sp, lr, pc} │ │ │ │ bichi pc, r3, r0, asr #32 │ │ │ │ rsbmi r9, r2, #26624 @ 0x6800 │ │ │ │ cmpeq r5, r5, ror #22 │ │ │ │ eoreq pc, r6, r3, asr #16 │ │ │ │ @ instruction: 0xf8d39b10 │ │ │ │ - blls 877b60 │ │ │ │ - blls 8967d4 │ │ │ │ + blls 877b60 │ │ │ │ + blls 8967d4 │ │ │ │ andscs pc, r7, sl, asr #16 │ │ │ │ subeq lr, r7, #10240 @ 0x2800 │ │ │ │ movweq lr, #23395 @ 0x5b63 │ │ │ │ tstmi sp, #3358720 @ 0x334000 │ │ │ │ subsvs r9, r1, pc, lsl fp │ │ │ │ ldrdhi pc, [r0], -r3 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ andeq r0, r0, r1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq r5, lr, lr, asr r3 │ │ │ │ - mlseq sp, r6, sl, lr │ │ │ │ + rsbeq r5, lr, r6, ror #6 │ │ │ │ + mlseq sp, lr, sl, lr │ │ │ │ + mlseq lr, lr, r2, r5 │ │ │ │ + ldrdeq lr, [sp], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r5, lr, r2, asr #6 │ │ │ │ mlseq lr, r6, r2, r5 │ │ │ │ - rsbeq lr, sp, lr, asr #19 │ │ │ │ - rsbeq r5, lr, sl, lsr r3 │ │ │ │ - rsbeq r5, lr, lr, lsl #5 │ │ │ │ - strdeq r5, [lr], #-8 @ │ │ │ │ - rsbeq lr, sp, r0, lsr r8 │ │ │ │ + rsbeq r5, lr, r0, lsl #2 │ │ │ │ + rsbeq lr, sp, r8, lsr r8 │ │ │ │ @ instruction: 0xf8dd4652 │ │ │ │ ldrbmi sl, [ip], -r0, asr #32 │ │ │ │ @ instruction: 0xf8dd46c3 │ │ │ │ @ instruction: 0x46201510 │ │ │ │ @ instruction: 0xf8dd910d │ │ │ │ tstls ip, ip, lsl #10 │ │ │ │ strne pc, [r8, #-2269] @ 0xfffff723 │ │ │ │ @@ -259149,47 +259149,47 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff2cf707 │ │ │ │ ldrbmi r4, [r9], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7074478 │ │ │ │ @ instruction: 0xf7ffffe7 │ │ │ │ svclt 0x0000b9d1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ - rsbeq r4, lr, r6, lsl #31 │ │ │ │ - strhteq lr, [sp], #-110 @ 0xffffff92 │ │ │ │ - rsbeq r4, lr, r6, asr #28 │ │ │ │ - rsbeq lr, sp, lr, ror r5 │ │ │ │ - mlseq lr, ip, lr, r4 │ │ │ │ - rsbeq pc, sp, ip, asr #2 │ │ │ │ - rsbeq r4, lr, r2, lsr lr │ │ │ │ - mlseq sp, r8, r0, ip │ │ │ │ - rsbeq pc, sp, r6, lsl #2 │ │ │ │ - rsbeq r4, lr, ip, ror #27 │ │ │ │ - rsbeq ip, sp, r0, asr #32 │ │ │ │ - strhteq pc, [sp], #-2 @ │ │ │ │ - rsbeq r4, lr, r2, lsr sp │ │ │ │ - rsbeq lr, sp, sl, ror #8 │ │ │ │ - rsbeq r4, lr, r8, lsl sp │ │ │ │ - rsbeq lr, sp, lr, asr #8 │ │ │ │ - strdeq r4, [lr], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq lr, sp, lr, lsr #8 │ │ │ │ - ldrdeq r4, [lr], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq lr, sp, r0, lsl r4 │ │ │ │ - strhteq r4, [lr], #-202 @ 0xffffff36 │ │ │ │ - strdeq lr, [sp], #-50 @ 0xffffffce @ │ │ │ │ - mlseq lr, lr, ip, r4 │ │ │ │ - ldrdeq lr, [sp], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r4, lr, r0, lsl #25 │ │ │ │ - strhteq lr, [sp], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq r4, lr, r6, ror #24 │ │ │ │ - mlseq sp, ip, r3, lr │ │ │ │ - rsbeq r4, lr, r8, lsr #25 │ │ │ │ - rsbeq fp, sp, r0, lsl pc │ │ │ │ - rsbeq lr, sp, sl, ror pc │ │ │ │ - strdeq r4, [lr], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq lr, sp, r0, lsr r3 │ │ │ │ + rsbeq r4, lr, lr, lsl #31 │ │ │ │ + rsbeq lr, sp, r6, asr #13 │ │ │ │ + rsbeq r4, lr, lr, asr #28 │ │ │ │ + rsbeq lr, sp, r6, lsl #11 │ │ │ │ + rsbeq r4, lr, r4, lsr #29 │ │ │ │ + rsbeq pc, sp, r4, asr r1 @ │ │ │ │ + rsbeq r4, lr, sl, lsr lr │ │ │ │ + rsbeq ip, sp, r0, lsr #1 │ │ │ │ + rsbeq pc, sp, lr, lsl #2 │ │ │ │ + strdeq r4, [lr], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq ip, sp, r8, asr #32 │ │ │ │ + strhteq pc, [sp], #-10 @ │ │ │ │ + rsbeq r4, lr, sl, lsr sp │ │ │ │ + rsbeq lr, sp, r2, ror r4 │ │ │ │ + rsbeq r4, lr, r0, lsr #26 │ │ │ │ + rsbeq lr, sp, r6, asr r4 │ │ │ │ + rsbeq r4, lr, r0, lsl #26 │ │ │ │ + rsbeq lr, sp, r6, lsr r4 │ │ │ │ + rsbeq r4, lr, r2, ror #25 │ │ │ │ + rsbeq lr, sp, r8, lsl r4 │ │ │ │ + rsbeq r4, lr, r2, asr #25 │ │ │ │ + strdeq lr, [sp], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r4, lr, r6, lsr #25 │ │ │ │ + ldrdeq lr, [sp], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r4, lr, r8, lsl #25 │ │ │ │ + rsbeq lr, sp, r0, asr #7 │ │ │ │ + rsbeq r4, lr, lr, ror #24 │ │ │ │ + rsbeq lr, sp, r4, lsr #7 │ │ │ │ + strhteq r4, [lr], #-192 @ 0xffffff40 │ │ │ │ + rsbeq fp, sp, r8, lsl pc │ │ │ │ + rsbeq lr, sp, r2, lsl #31 │ │ │ │ + rsbeq r4, lr, r0, lsl #24 │ │ │ │ + rsbeq lr, sp, r8, lsr r3 │ │ │ │ ldmdami r3!, {r0, r1, r7, r9, sl, lr} │ │ │ │ orrscc pc, r9, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 13, cr15, cr8, cr7, {0} │ │ │ │ @ instruction: 0x46594830 │ │ │ │ @ instruction: 0xf7074478 │ │ │ │ @ instruction: 0xf7ffff93 │ │ │ │ @@ -259234,29 +259234,29 @@ │ │ │ │ vst2.8 {d20-d21}, [pc :64], r3 │ │ │ │ ldrbtmi r6, [r8], #-325 @ 0xfffffebb │ │ │ │ @ instruction: 0xf707300c │ │ │ │ ldmdami r1, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xff3af707 │ │ │ │ stmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbeq r4, lr, r0, asr fp │ │ │ │ - rsbeq lr, sp, r8, lsl #5 │ │ │ │ - rsbeq r4, lr, ip, asr #23 │ │ │ │ - rsbeq r4, lr, r0, lsr fp │ │ │ │ - rsbeq lr, sp, r6, ror #4 │ │ │ │ - rsbeq r4, lr, r4, lsl fp │ │ │ │ - rsbeq lr, sp, ip, asr #4 │ │ │ │ - strdeq r4, [lr], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq lr, sp, lr, lsr #4 │ │ │ │ - ldrdeq r4, [lr], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq lr, sp, r2, lsl r2 │ │ │ │ - rsbeq r4, lr, r0, asr #21 │ │ │ │ - strdeq lr, [sp], #-22 @ 0xffffffea @ │ │ │ │ - mlseq lr, lr, sl, r4 │ │ │ │ - ldrdeq lr, [sp], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq r4, lr, r8, asr fp │ │ │ │ + mlseq sp, r0, r2, lr │ │ │ │ + ldrdeq r4, [lr], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r4, lr, r8, lsr fp │ │ │ │ + rsbeq lr, sp, lr, ror #4 │ │ │ │ + rsbeq r4, lr, ip, lsl fp │ │ │ │ + rsbeq lr, sp, r4, asr r2 │ │ │ │ + strdeq r4, [lr], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq lr, sp, r6, lsr r2 │ │ │ │ + rsbeq r4, lr, r2, ror #21 │ │ │ │ + rsbeq lr, sp, sl, lsl r2 │ │ │ │ + rsbeq r4, lr, r8, asr #21 │ │ │ │ + strdeq lr, [sp], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r4, lr, r6, lsr #21 │ │ │ │ + ldrdeq lr, [sp], #-30 @ 0xffffffe2 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 24b608 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq f4e48c │ │ │ │ ldcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ stmib sp, {r0, r2, r3, r8, fp, sp, lr}^ │ │ │ │ @@ -259527,15 +259527,15 @@ │ │ │ │ tstlt fp, r2, lsr #22 │ │ │ │ ldmdavs r3, {r0, r4, r9, fp, ip, pc} │ │ │ │ andsvs r3, r3, r1, lsl #6 │ │ │ │ strcc r4, [r1, #-1579] @ 0xfffff9d5 │ │ │ │ svclt 0x00b84553 │ │ │ │ blle ff72106c │ │ │ │ @ instruction: 0xf8dd469b │ │ │ │ - blls 874724 │ │ │ │ + blls 874724 │ │ │ │ @ instruction: 0xf6bf45d3 │ │ │ │ bl 1fc2dc │ │ │ │ and r0, sp, fp, lsl #9 │ │ │ │ bllt bb6e38 │ │ │ │ strcc r9, [r4], #-2594 @ 0xfffff5de │ │ │ │ blls 57ca24 │ │ │ │ andcc r6, r1, #1703936 @ 0x1a0000 │ │ │ │ @@ -259586,23 +259586,23 @@ │ │ │ │ @ instruction: 0xf47f2e00 │ │ │ │ strb sl, [sl], -r1, asr #28 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq lr, r8, lr, lsl #17 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq lr, r8, lr, asr #16 │ │ │ │ - strhteq r4, [lr], #-152 @ 0xffffff68 │ │ │ │ - strdeq r4, [lr], #-144 @ 0xffffff70 @ │ │ │ │ - ldrdeq r4, [lr], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r4, lr, ip, ror #17 │ │ │ │ - rsbeq r4, lr, r6, asr #17 │ │ │ │ - ldrdeq r4, [lr], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq sp, sp, lr, lsl #28 │ │ │ │ - rsbeq r4, lr, ip, lsr #11 │ │ │ │ - rsbeq sp, sp, r4, ror #25 │ │ │ │ + rsbeq r4, lr, r0, asr #19 │ │ │ │ + strdeq r4, [lr], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r4, lr, r4, ror #19 │ │ │ │ + strdeq r4, [lr], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r4, lr, lr, asr #17 │ │ │ │ + ldrdeq r4, [lr], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq sp, sp, r6, lsl lr │ │ │ │ + strhteq r4, [lr], #-84 @ 0xffffffac │ │ │ │ + rsbeq sp, sp, ip, ror #25 │ │ │ │ blvc 1cbafc │ │ │ │ bleq ff30c18c │ │ │ │ blvc ff00bd3c │ │ │ │ blhi 130c184 │ │ │ │ blx 54c28c │ │ │ │ strbmi sp, [ip, #-2145] @ 0xfffff79f │ │ │ │ ssatmi sp, #3, r9, asr #0 │ │ │ │ @@ -259786,55 +259786,55 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf707300c │ │ │ │ ldmdami fp, {r0, r1, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7074478 │ │ │ │ ldr pc, [r1, r9, ror #21]! │ │ │ │ ... │ │ │ │ - rsbeq r4, lr, ip, ror #11 │ │ │ │ - rsbeq r4, lr, r2, asr #7 │ │ │ │ - strdeq sp, [sp], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r4, lr, r6, lsr #7 │ │ │ │ - ldrdeq sp, [sp], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r4, lr, ip, lsl #7 │ │ │ │ - rsbeq sp, sp, r0, asr #21 │ │ │ │ - rsbeq r4, lr, ip, ror #6 │ │ │ │ - rsbeq sp, sp, r4, lsr #21 │ │ │ │ - rsbeq r4, lr, sl, lsr r3 │ │ │ │ - rsbeq sp, sp, r2, ror sl │ │ │ │ - rsbeq r4, lr, sl, asr #5 │ │ │ │ - rsbeq sp, sp, r2, lsl #20 │ │ │ │ - strhteq r4, [lr], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq sp, sp, r8, ror #19 │ │ │ │ - mlseq lr, r8, r2, r4 │ │ │ │ - rsbeq sp, sp, lr, asr #19 │ │ │ │ - rsbeq r4, lr, ip, asr #4 │ │ │ │ - rsbeq sp, sp, r4, lsl #19 │ │ │ │ - rsbeq r4, lr, r2, lsr r2 │ │ │ │ - rsbeq sp, sp, sl, ror #18 │ │ │ │ - strdeq r4, [lr], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq sp, sp, r4, lsr r9 │ │ │ │ + strdeq r4, [lr], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r4, lr, sl, asr #7 │ │ │ │ + rsbeq sp, sp, r2, lsl #22 │ │ │ │ + rsbeq r4, lr, lr, lsr #7 │ │ │ │ + rsbeq sp, sp, r6, ror #21 │ │ │ │ + mlseq lr, r4, r3, r4 │ │ │ │ + rsbeq sp, sp, r8, asr #21 │ │ │ │ + rsbeq r4, lr, r4, ror r3 │ │ │ │ + rsbeq sp, sp, ip, lsr #21 │ │ │ │ + rsbeq r4, lr, r2, asr #6 │ │ │ │ + rsbeq sp, sp, sl, ror sl │ │ │ │ + ldrdeq r4, [lr], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq sp, sp, sl, lsl #20 │ │ │ │ + strhteq r4, [lr], #-40 @ 0xffffffd8 │ │ │ │ + strdeq sp, [sp], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r4, lr, r0, lsr #5 │ │ │ │ + ldrdeq sp, [sp], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r4, lr, r4, asr r2 │ │ │ │ + rsbeq sp, sp, ip, lsl #19 │ │ │ │ + rsbeq r4, lr, sl, lsr r2 │ │ │ │ + rsbeq sp, sp, r2, ror r9 │ │ │ │ + rsbeq r4, lr, r6, lsl #4 │ │ │ │ + rsbeq sp, sp, ip, lsr r9 │ │ │ │ @ instruction: 0xf641480d │ │ │ │ ldrbtmi r2, [r8], #-382 @ 0xfffffe82 │ │ │ │ @ instruction: 0xf707300c │ │ │ │ stmdami fp, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ blx febce644 │ │ │ │ bllt ff08ea28 │ │ │ │ @ instruction: 0xf6414808 │ │ │ │ ldrbtmi r2, [r8], #-406 @ 0xfffffe6a │ │ │ │ @ instruction: 0xf707300c │ │ │ │ stmdami r6, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ blx fe84e660 │ │ │ │ bllt fed0ea44 │ │ │ │ - rsbeq r4, lr, lr, ror r1 │ │ │ │ - strhteq sp, [sp], #-134 @ 0xffffff7a │ │ │ │ - rsbeq r4, lr, r2, ror #2 │ │ │ │ - mlseq sp, sl, r8, sp │ │ │ │ + rsbeq r4, lr, r6, lsl #3 │ │ │ │ + strhteq sp, [sp], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r4, lr, sl, ror #2 │ │ │ │ + rsbeq sp, sp, r2, lsr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1f4ed98 │ │ │ │ stclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df4693 │ │ │ │ ldrmi r2, [ip], -r4, ror #8 │ │ │ │ @@ -260115,48 +260115,48 @@ │ │ │ │ @ instruction: 0xff9ef706 │ │ │ │ ldrbmi r4, [r9], -r7, lsr #16 │ │ │ │ @ instruction: 0xf7074478 │ │ │ │ @ instruction: 0xe65ff859 │ │ │ │ ... │ │ │ │ rsbseq sp, r8, r2, lsl #31 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r4, lr, sl, ror r1 │ │ │ │ + rsbeq r4, lr, r2, lsl #3 │ │ │ │ rsbseq sp, r8, r2, asr pc │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ - rsbeq r4, lr, ip, lsr #1 │ │ │ │ + strhteq r4, [lr], #-4 │ │ │ │ rsbseq sp, r8, ip, ror #28 │ │ │ │ - rsbeq r4, lr, r8, ror #1 │ │ │ │ - rsbeq r3, lr, r0, ror #30 │ │ │ │ - mlseq sp, r8, r6, sp │ │ │ │ - rsbeq r3, lr, lr, lsr #30 │ │ │ │ - rsbeq sp, sp, r6, ror #12 │ │ │ │ - rsbeq r4, lr, r6, rrx │ │ │ │ - rsbeq r4, lr, sl, ror r0 │ │ │ │ - rsbeq r3, lr, sl, ror #29 │ │ │ │ - rsbeq sp, sp, r2, lsr #12 │ │ │ │ - ldrdeq r3, [lr], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq sp, sp, r8, lsl #12 │ │ │ │ - rsbeq r4, lr, r8, asr r0 │ │ │ │ - rsbeq r3, lr, r0, lsr #29 │ │ │ │ - ldrdeq sp, [sp], #-88 @ 0xffffffa8 @ │ │ │ │ - ldrsbteq r1, [r1], #-4 │ │ │ │ - rsbeq r3, lr, ip, lsl lr │ │ │ │ - rsbeq sp, sp, r4, asr r5 │ │ │ │ - strhteq r3, [lr], #-220 @ 0xffffff24 │ │ │ │ - strdeq sp, [sp], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r3, lr, r2, lsr #27 │ │ │ │ - ldrdeq sp, [sp], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r3, lr, r4, lsl #27 │ │ │ │ - strhteq sp, [sp], #-74 @ 0xffffffb6 │ │ │ │ - rsbeq r3, lr, r8, ror #26 │ │ │ │ - rsbeq sp, sp, r0, lsr #9 │ │ │ │ - rsbeq r3, lr, r6, lsr #26 │ │ │ │ - rsbeq sp, sp, lr, asr r4 │ │ │ │ - ldrdeq r3, [lr], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq sp, sp, r4, lsl r4 │ │ │ │ + strdeq r4, [lr], #-0 @ │ │ │ │ + rsbeq r3, lr, r8, ror #30 │ │ │ │ + rsbeq sp, sp, r0, lsr #13 │ │ │ │ + rsbeq r3, lr, r6, lsr pc │ │ │ │ + rsbeq sp, sp, lr, ror #12 │ │ │ │ + rsbeq r4, lr, lr, rrx │ │ │ │ + rsbeq r4, lr, r2, lsl #1 │ │ │ │ + strdeq r3, [lr], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq sp, sp, sl, lsr #12 │ │ │ │ + ldrdeq r3, [lr], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq sp, sp, r0, lsl r6 │ │ │ │ + rsbeq r4, lr, r0, rrx │ │ │ │ + rsbeq r3, lr, r8, lsr #29 │ │ │ │ + rsbeq sp, sp, r0, ror #11 │ │ │ │ + ldrsbteq r1, [r1], #-12 │ │ │ │ + rsbeq r3, lr, r4, lsr #28 │ │ │ │ + rsbeq sp, sp, ip, asr r5 │ │ │ │ + rsbeq r3, lr, r4, asr #27 │ │ │ │ + strdeq sp, [sp], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r3, lr, sl, lsr #27 │ │ │ │ + rsbeq sp, sp, r0, ror #9 │ │ │ │ + rsbeq r3, lr, ip, lsl #27 │ │ │ │ + rsbeq sp, sp, r2, asr #9 │ │ │ │ + rsbeq r3, lr, r0, ror sp │ │ │ │ + rsbeq sp, sp, r8, lsr #9 │ │ │ │ + rsbeq r3, lr, lr, lsr #26 │ │ │ │ + rsbeq sp, sp, r6, ror #8 │ │ │ │ + rsbeq r3, lr, r4, ror #25 │ │ │ │ + rsbeq sp, sp, ip, lsl r4 │ │ │ │ @ instruction: 0xf8d99a11 │ │ │ │ @ instruction: 0xf8da0014 │ │ │ │ vaddl.u8 , d1, d0 │ │ │ │ strmi pc, [r3], r3, lsl #23 │ │ │ │ eorle r2, sp, r1, lsl #16 │ │ │ │ @ instruction: 0xf6404832 │ │ │ │ ldrbtmi r0, [r8], #-377 @ 0xfffffe87 │ │ │ │ @@ -260205,24 +260205,24 @@ │ │ │ │ stmdami lr, {r0, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ cmnpeq sp, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 14, cr15, cr2, cr6, {0} │ │ │ │ ldrbmi r4, [r9], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7064478 │ │ │ │ str pc, [r3, #3997]! @ 0xf9d │ │ │ │ - rsbeq r3, lr, r6, lsl ip │ │ │ │ - rsbeq sp, sp, lr, asr #6 │ │ │ │ - strdeq r3, [lr], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq sp, sp, r4, lsr r3 │ │ │ │ - rsbeq r3, lr, ip, lsr #23 │ │ │ │ - rsbeq sp, sp, r4, ror #5 │ │ │ │ - rsbeq r3, lr, lr, lsl #23 │ │ │ │ - rsbeq sp, sp, r6, asr #5 │ │ │ │ - rsbeq r3, lr, r4, ror #22 │ │ │ │ - mlseq sp, ip, r2, sp │ │ │ │ + rsbeq r3, lr, lr, lsl ip │ │ │ │ + rsbeq sp, sp, r6, asr r3 │ │ │ │ + rsbeq r3, lr, r4, lsl #24 │ │ │ │ + rsbeq sp, sp, ip, lsr r3 │ │ │ │ + strhteq r3, [lr], #-180 @ 0xffffff4c │ │ │ │ + rsbeq sp, sp, ip, ror #5 │ │ │ │ + mlseq lr, r6, fp, r3 │ │ │ │ + rsbeq sp, sp, lr, asr #5 │ │ │ │ + rsbeq r3, lr, ip, ror #22 │ │ │ │ + rsbeq sp, sp, r4, lsr #5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, r3, ror fp │ │ │ │ strmi r6, [lr], -ip, asr #17 │ │ │ │ @ instruction: 0x4605447b │ │ │ │ @@ -260336,22 +260336,22 @@ │ │ │ │ @ instruction: 0xf706300c │ │ │ │ stmdami ip, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7064478 │ │ │ │ @ instruction: 0xf04ffe9b │ │ │ │ @ instruction: 0xe79533ff │ │ │ │ rsbseq sp, r8, r8, ror r9 │ │ │ │ - ldrdeq r3, [lr], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r3, lr, ip, lsl #20 │ │ │ │ - rsbeq sp, sp, r4, asr #2 │ │ │ │ - ldrdeq r3, [lr], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq sp, sp, r2, lsl r1 │ │ │ │ + rsbeq r3, lr, r6, ror #21 │ │ │ │ + rsbeq r3, lr, r4, lsl sl │ │ │ │ + rsbeq sp, sp, ip, asr #2 │ │ │ │ + rsbeq r3, lr, r2, ror #19 │ │ │ │ + rsbeq sp, sp, sl, lsl r1 │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ - rsbeq r3, lr, r2, ror #18 │ │ │ │ - mlseq sp, r8, r0, sp │ │ │ │ + rsbeq r3, lr, sl, ror #18 │ │ │ │ + rsbeq sp, sp, r0, lsr #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r4, r4, lsl r6 │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ @ instruction: 0xf2eb469a │ │ │ │ @@ -260581,36 +260581,36 @@ │ │ │ │ ldmdami sl, {r0, r1, r3, r4, r7, r9, sl, sp, lr, pc} │ │ │ │ orrspl pc, lr, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffdcf232 │ │ │ │ @ instruction: 0x46214817 │ │ │ │ @ instruction: 0xf7064478 │ │ │ │ str pc, [lr], sp, lsr #25 │ │ │ │ - rsbeq r3, lr, r0, lsl #18 │ │ │ │ - rsbeq r3, lr, r4, ror #16 │ │ │ │ - mlseq sp, ip, pc, ip @ │ │ │ │ - rsbeq r3, lr, ip, asr #16 │ │ │ │ - rsbeq ip, sp, r4, lsl #31 │ │ │ │ - rsbeq r3, lr, r2, lsr #16 │ │ │ │ - rsbeq r3, lr, sl, lsr #14 │ │ │ │ - rsbeq ip, sp, r2, ror #28 │ │ │ │ - rsbeq r3, lr, r6, asr #14 │ │ │ │ - rsbeq r3, lr, r6, ror #12 │ │ │ │ - mlseq sp, lr, sp, ip │ │ │ │ - rsbeq r3, lr, r0, lsl #13 │ │ │ │ - rsbeq r3, lr, ip, ror #11 │ │ │ │ - rsbeq ip, sp, r4, lsr #26 │ │ │ │ - ldrdeq r3, [lr], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq ip, sp, sl, lsl #26 │ │ │ │ - strhteq r3, [lr], #-88 @ 0xffffffa8 │ │ │ │ - strdeq ip, [sp], #-192 @ 0xffffff40 @ │ │ │ │ - mlseq lr, lr, r5, r3 │ │ │ │ - ldrdeq ip, [sp], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r3, lr, r4, lsl #11 │ │ │ │ - strhteq ip, [sp], #-204 @ 0xffffff34 │ │ │ │ + rsbeq r3, lr, r8, lsl #18 │ │ │ │ + rsbeq r3, lr, ip, ror #16 │ │ │ │ + rsbeq ip, sp, r4, lsr #31 │ │ │ │ + rsbeq r3, lr, r4, asr r8 │ │ │ │ + rsbeq ip, sp, ip, lsl #31 │ │ │ │ + rsbeq r3, lr, sl, lsr #16 │ │ │ │ + rsbeq r3, lr, r2, lsr r7 │ │ │ │ + rsbeq ip, sp, sl, ror #28 │ │ │ │ + rsbeq r3, lr, lr, asr #14 │ │ │ │ + rsbeq r3, lr, lr, ror #12 │ │ │ │ + rsbeq ip, sp, r6, lsr #27 │ │ │ │ + rsbeq r3, lr, r8, lsl #13 │ │ │ │ + strdeq r3, [lr], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq ip, sp, ip, lsr #26 │ │ │ │ + ldrdeq r3, [lr], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq ip, sp, r2, lsl sp │ │ │ │ + rsbeq r3, lr, r0, asr #11 │ │ │ │ + strdeq ip, [sp], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r3, lr, r6, lsr #11 │ │ │ │ + ldrdeq ip, [sp], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r3, lr, ip, lsl #11 │ │ │ │ + rsbeq ip, sp, r4, asr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8dd4698 │ │ │ │ @@ -260763,15 +260763,15 @@ │ │ │ │ orrsvs r0, ip, ip │ │ │ │ blx 1b4e6ea │ │ │ │ tstvs ip, r4, lsl #22 │ │ │ │ @ instruction: 0xf6ffe7c1 │ │ │ │ svclt 0x0000efd4 │ │ │ │ rsbseq sp, r8, r6, lsr #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, lr, r2, lsl #7 │ │ │ │ + rsbeq r3, lr, sl, lsl #7 │ │ │ │ rsbseq sp, r8, lr, lsr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ccdc4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ bmi ffda316c │ │ │ │ @@ -261014,35 +261014,35 @@ │ │ │ │ svclt 0x0000e77a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldrsbteq sp, [r8], #-12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r3, [lr], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r3, lr, lr, asr #7 │ │ │ │ - strhteq r3, [lr], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq r3, lr, lr, ror r3 │ │ │ │ - rsbeq r3, lr, sl, asr #2 │ │ │ │ - rsbeq ip, sp, r2, lsl #17 │ │ │ │ - rsbeq r3, lr, r0, lsr r1 │ │ │ │ - rsbeq ip, sp, r8, ror #16 │ │ │ │ + rsbeq r3, lr, r2, ror #5 │ │ │ │ + ldrdeq r3, [lr], #-54 @ 0xffffffca @ │ │ │ │ + strhteq r3, [lr], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq r3, lr, r6, lsl #7 │ │ │ │ + rsbeq r3, lr, r2, asr r1 │ │ │ │ + rsbeq ip, sp, sl, lsl #17 │ │ │ │ + rsbeq r3, lr, r8, lsr r1 │ │ │ │ + rsbeq ip, sp, r0, ror r8 │ │ │ │ rsbseq ip, r8, r2, lsl #31 │ │ │ │ - strdeq r3, [lr], #-6 @ │ │ │ │ - rsbeq r3, lr, r8, asr #5 │ │ │ │ - ldrdeq r3, [lr], #-10 @ │ │ │ │ - rsbeq r3, lr, ip, lsr #5 │ │ │ │ - strhteq r3, [lr], #-8 │ │ │ │ - strdeq ip, [sp], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r3, lr, r8, ror #4 │ │ │ │ - rsbeq r3, lr, lr, asr #4 │ │ │ │ - rsbeq r3, lr, r2, lsl r0 │ │ │ │ - rsbeq ip, sp, sl, asr #14 │ │ │ │ - rsbeq r2, lr, lr, asr pc │ │ │ │ - mlseq sp, r6, r6, ip │ │ │ │ + strdeq r3, [lr], #-14 @ │ │ │ │ + ldrdeq r3, [lr], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r3, lr, r2, ror #1 │ │ │ │ + strhteq r3, [lr], #-36 @ 0xffffffdc │ │ │ │ + rsbeq r3, lr, r0, asr #1 │ │ │ │ + strdeq ip, [sp], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r3, lr, r0, ror r2 │ │ │ │ + rsbeq r3, lr, r6, asr r2 │ │ │ │ + rsbeq r3, lr, sl, lsl r0 │ │ │ │ + rsbeq ip, sp, r2, asr r7 │ │ │ │ + rsbeq r2, lr, r6, ror #30 │ │ │ │ + mlseq sp, lr, r6, ip │ │ │ │ @ instruction: 0x46284639 │ │ │ │ blx fe24fc44 │ │ │ │ andls r4, r7, r9, lsr r6 │ │ │ │ @ instruction: 0xf7bf4628 │ │ │ │ @ instruction: 0x4639fa57 │ │ │ │ strtmi r9, [r8], -pc │ │ │ │ blx fe9cfc58 │ │ │ │ @@ -261259,36 +261259,36 @@ │ │ │ │ @ instruction: 0x46265134 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 7, 10, cr15, cr6, cr5, {0} │ │ │ │ @ instruction: 0x46214819 │ │ │ │ @ instruction: 0xf7054478 │ │ │ │ ldrb pc, [ip], #3937 @ 0xf61 @ │ │ │ │ ... │ │ │ │ - rsbeq r2, lr, r8, lsl #28 │ │ │ │ - rsbeq ip, sp, r0, asr #10 │ │ │ │ - ldrdeq r2, [lr], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq ip, sp, sl, lsl #10 │ │ │ │ - strhteq r2, [lr], #-216 @ 0xffffff28 │ │ │ │ - rsbeq r2, lr, sl, lsl #31 │ │ │ │ - mlseq lr, lr, sp, r2 │ │ │ │ - rsbeq r2, lr, r0, ror pc │ │ │ │ - strdeq r2, [lr], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r2, lr, r8, lsr #26 │ │ │ │ - rsbeq ip, sp, r0, ror #8 │ │ │ │ - rsbeq r2, lr, r0, lsl ip │ │ │ │ - rsbeq r2, lr, lr, asr fp │ │ │ │ + rsbeq r2, lr, r0, lsl lr │ │ │ │ + rsbeq ip, sp, r8, asr #10 │ │ │ │ + ldrdeq r2, [lr], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq ip, sp, r2, lsl r5 │ │ │ │ + rsbeq r2, lr, r0, asr #27 │ │ │ │ + mlseq lr, r2, pc, r2 @ │ │ │ │ + rsbeq r2, lr, r6, lsr #27 │ │ │ │ + rsbeq r2, lr, r8, ror pc │ │ │ │ + strdeq r2, [lr], #-220 @ 0xffffff24 @ │ │ │ │ rsbeq r2, lr, r0, lsr sp │ │ │ │ - rsbeq r2, lr, r4, asr #22 │ │ │ │ - rsbeq ip, sp, ip, ror r2 │ │ │ │ - rsbeq r2, lr, sl, lsr #22 │ │ │ │ - rsbeq ip, sp, r0, ror #4 │ │ │ │ - rsbeq r2, lr, ip, lsl #22 │ │ │ │ - rsbeq ip, sp, r2, asr #4 │ │ │ │ - rsbeq r2, lr, ip, ror #21 │ │ │ │ - rsbeq ip, sp, r4, lsr #4 │ │ │ │ + rsbeq ip, sp, r8, ror #8 │ │ │ │ + rsbeq r2, lr, r8, lsl ip │ │ │ │ + rsbeq r2, lr, r6, ror #22 │ │ │ │ + rsbeq r2, lr, r8, lsr sp │ │ │ │ + rsbeq r2, lr, ip, asr #22 │ │ │ │ + rsbeq ip, sp, r4, lsl #5 │ │ │ │ + rsbeq r2, lr, r2, lsr fp │ │ │ │ + rsbeq ip, sp, r8, ror #4 │ │ │ │ + rsbeq r2, lr, r4, lsl fp │ │ │ │ + rsbeq ip, sp, sl, asr #4 │ │ │ │ + strdeq r2, [lr], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq ip, sp, ip, lsr #4 │ │ │ │ ldmdami r7, {r2, r9, sl, lr} │ │ │ │ mvnpl pc, pc, asr #8 │ │ │ │ ldrbtmi r4, [r8], #-1574 @ 0xfffff9da │ │ │ │ @ instruction: 0xf705300c │ │ │ │ ldmdami r4, {r0, r1, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff22f705 │ │ │ │ @@ -261305,20 +261305,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1574 @ 0xfffff9da │ │ │ │ @ instruction: 0xf705300c │ │ │ │ stmdami r9, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff04f705 │ │ │ │ @ instruction: 0xf6ffe47f │ │ │ │ svclt 0x0000eb90 │ │ │ │ - rsbeq r2, lr, lr, ror #20 │ │ │ │ - rsbeq ip, sp, r6, lsr #3 │ │ │ │ - rsbeq r2, lr, r0, asr sl │ │ │ │ - rsbeq ip, sp, r8, lsl #3 │ │ │ │ - rsbeq r2, lr, r2, lsr sl │ │ │ │ - rsbeq ip, sp, sl, ror #2 │ │ │ │ + rsbeq r2, lr, r6, ror sl │ │ │ │ + rsbeq ip, sp, lr, lsr #3 │ │ │ │ + rsbeq r2, lr, r8, asr sl │ │ │ │ + mlseq sp, r0, r1, ip │ │ │ │ + rsbeq r2, lr, sl, lsr sl │ │ │ │ + rsbeq ip, sp, r2, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec6939c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -fp, lsr #23 │ │ │ │ @@ -261329,16 +261329,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf705300c │ │ │ │ stmdami r5, {r0, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ cdp2 7, 13, cr15, cr4, cr5, {0} │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - ldrdeq r2, [lr], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq ip, sp, sl, lsl #2 │ │ │ │ + ldrdeq r2, [lr], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq ip, sp, r2, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec693ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r3, lsl #23 │ │ │ │ @@ -261349,16 +261349,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf705300c │ │ │ │ stmdami r5, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ cdp2 7, 10, cr15, cr12, cr5, {0} │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r2, lr, r2, lsl #19 │ │ │ │ - strhteq ip, [sp], #-10 │ │ │ │ + rsbeq r2, lr, sl, lsl #19 │ │ │ │ + rsbeq ip, sp, r2, asr #1 │ │ │ │ mlacc r8, r0, r8, pc @ │ │ │ │ mlacs r8, r1, r8, pc @ │ │ │ │ @ instruction: 0xf003405a │ │ │ │ ldrbeq r0, [r2, r1, lsl #6] │ │ │ │ blcs 1472a8 │ │ │ │ ldrdcc lr, [r0], -r0 │ │ │ │ sadd16mi fp, r8, r8 │ │ │ │ @@ -261517,15 +261517,15 @@ │ │ │ │ blge 84c2ac │ │ │ │ ldrmi r6, [sl], -r9, lsr #22 │ │ │ │ tstls r3, #72, 12 @ 0x4800000 │ │ │ │ pldw [r4, r9, asr #32] │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ ldmib r5, {r1, r4, r5, sl, pc}^ │ │ │ │ @ instruction: 0xf10d1204 │ │ │ │ - blge 8946d0 │ │ │ │ + blge 8946d0 │ │ │ │ @ instruction: 0xf8cd4648 │ │ │ │ @ instruction: 0xf7fc8000 │ │ │ │ stmdacs r1, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrthi pc, [r5], #-64 @ 0xffffffc0 @ │ │ │ │ bvs 7f9120 │ │ │ │ @ instruction: 0xb3b39314 │ │ │ │ ldrdcc pc, [r4], -r9 │ │ │ │ @@ -261718,23 +261718,23 @@ │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ blx ff5503f2 │ │ │ │ strb r9, [r6], -ip, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrhteq ip, [r8], #-106 @ 0xffffff96 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ + rsbeq r2, lr, r4, lsr #17 │ │ │ │ mlseq lr, ip, r8, r2 │ │ │ │ - mlseq lr, r4, r8, r2 │ │ │ │ rsbseq ip, r8, sl, lsl #11 │ │ │ │ - rsbeq r2, lr, r4, asr r6 │ │ │ │ - rsbeq fp, sp, ip, lsl #27 │ │ │ │ - rsbeq r2, lr, r2, lsr r8 │ │ │ │ - rsbeq r2, lr, lr, asr #14 │ │ │ │ - rsbeq r2, lr, sl, asr #7 │ │ │ │ - rsbeq fp, sp, r2, lsl #22 │ │ │ │ + rsbeq r2, lr, ip, asr r6 │ │ │ │ + mlseq sp, r4, sp, fp │ │ │ │ + rsbeq r2, lr, sl, lsr r8 │ │ │ │ + rsbeq r2, lr, r6, asr r7 │ │ │ │ + ldrdeq r2, [lr], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq fp, sp, sl, lsl #22 │ │ │ │ @ instruction: 0x2620f8df │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ stmdage r3!, {r0, r1, r5, r7, fp, sp, lr} │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @ instruction: 0xf944f3c5 │ │ │ │ @ instruction: 0x305df894 │ │ │ │ @ instruction: 0x463a9813 │ │ │ │ @@ -262118,50 +262118,50 @@ │ │ │ │ @ instruction: 0xfff0f704 │ │ │ │ stmdbls ip, {r1, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf7054478 │ │ │ │ blls 4510d4 │ │ │ │ bllt 990e28 │ │ │ │ ... │ │ │ │ andhi r0, r0, r0 │ │ │ │ - rsbeq r2, lr, r0, ror r5 │ │ │ │ - rsbeq r2, lr, r8, lsl #10 │ │ │ │ - rsbeq r2, lr, r8, lsr #8 │ │ │ │ - ldrdeq r2, [lr], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r2, lr, r0, ror r2 │ │ │ │ - rsbeq r2, lr, r4, lsl r2 │ │ │ │ - rsbeq r1, lr, r2, asr #30 │ │ │ │ - rsbeq fp, sp, sl, ror r6 │ │ │ │ - rsbeq r1, lr, r8, lsr #30 │ │ │ │ - rsbeq fp, sp, lr, asr r6 │ │ │ │ - rsbeq r1, lr, r8, lsl #30 │ │ │ │ - rsbeq fp, sp, lr, lsr r6 │ │ │ │ - rsbeq r1, lr, ip, ror #29 │ │ │ │ - rsbeq fp, sp, r2, lsr #12 │ │ │ │ - rsbeq r1, lr, r8, asr #29 │ │ │ │ - rsbeq fp, sp, r0, lsl #12 │ │ │ │ - rsbeq r1, lr, r2, lsr #29 │ │ │ │ - ldrdeq fp, [sp], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r1, lr, r2, lsl #29 │ │ │ │ - strhteq fp, [sp], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq r1, lr, r2, ror #28 │ │ │ │ - mlseq sp, sl, r5, fp │ │ │ │ - rsbeq r1, lr, r4, asr #28 │ │ │ │ - rsbeq fp, sp, sl, ror r5 │ │ │ │ - rsbeq r1, lr, r0, lsr #28 │ │ │ │ - rsbeq fp, sp, r8, asr r5 │ │ │ │ - rsbeq r1, lr, r0, lsl #28 │ │ │ │ - rsbeq fp, sp, r8, lsr r5 │ │ │ │ - rsbeq r1, lr, r0, ror #27 │ │ │ │ - rsbeq fp, sp, r8, lsl r5 │ │ │ │ - rsbeq r1, lr, r0, asr #27 │ │ │ │ - strdeq fp, [sp], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r1, lr, r0, lsr #27 │ │ │ │ - ldrdeq fp, [sp], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r1, lr, r0, lsl #27 │ │ │ │ - strhteq fp, [sp], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq r2, lr, r8, ror r5 │ │ │ │ + rsbeq r2, lr, r0, lsl r5 │ │ │ │ + rsbeq r2, lr, r0, lsr r4 │ │ │ │ + rsbeq r2, lr, r4, ror #5 │ │ │ │ + rsbeq r2, lr, r8, ror r2 │ │ │ │ + rsbeq r2, lr, ip, lsl r2 │ │ │ │ + rsbeq r1, lr, sl, asr #30 │ │ │ │ + rsbeq fp, sp, r2, lsl #13 │ │ │ │ + rsbeq r1, lr, r0, lsr pc │ │ │ │ + rsbeq fp, sp, r6, ror #12 │ │ │ │ + rsbeq r1, lr, r0, lsl pc │ │ │ │ + rsbeq fp, sp, r6, asr #12 │ │ │ │ + strdeq r1, [lr], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq fp, sp, sl, lsr #12 │ │ │ │ + ldrdeq r1, [lr], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq fp, sp, r8, lsl #12 │ │ │ │ + rsbeq r1, lr, sl, lsr #29 │ │ │ │ + rsbeq fp, sp, r2, ror #11 │ │ │ │ + rsbeq r1, lr, sl, lsl #29 │ │ │ │ + rsbeq fp, sp, r2, asr #11 │ │ │ │ + rsbeq r1, lr, sl, ror #28 │ │ │ │ + rsbeq fp, sp, r2, lsr #11 │ │ │ │ + rsbeq r1, lr, ip, asr #28 │ │ │ │ + rsbeq fp, sp, r2, lsl #11 │ │ │ │ + rsbeq r1, lr, r8, lsr #28 │ │ │ │ + rsbeq fp, sp, r0, ror #10 │ │ │ │ + rsbeq r1, lr, r8, lsl #28 │ │ │ │ + rsbeq fp, sp, r0, asr #10 │ │ │ │ + rsbeq r1, lr, r8, ror #27 │ │ │ │ + rsbeq fp, sp, r0, lsr #10 │ │ │ │ + rsbeq r1, lr, r8, asr #27 │ │ │ │ + rsbeq fp, sp, r0, lsl #10 │ │ │ │ + rsbeq r1, lr, r8, lsr #27 │ │ │ │ + rsbeq fp, sp, r0, ror #9 │ │ │ │ + rsbeq r1, lr, r8, lsl #27 │ │ │ │ + rsbeq fp, sp, r0, asr #9 │ │ │ │ @ instruction: 0xf641900c │ │ │ │ ldmmi r4, {r0, r2, r3, r4, r5, r6, r7, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff90f704 │ │ │ │ stmdbls ip, {r1, r4, r7, fp, lr} │ │ │ │ @ instruction: 0xf7054478 │ │ │ │ blls 451014 │ │ │ │ @@ -262304,51 +262304,51 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ orrsvs pc, sl, r1, asr #12 │ │ │ │ cdp2 7, 7, cr15, cr4, cr4, {0} │ │ │ │ @ instruction: 0xf06f4827 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xff2ef704 │ │ │ │ svclt 0x0000e5cc │ │ │ │ - rsbeq r1, lr, r0, asr #25 │ │ │ │ - strdeq fp, [sp], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq r1, lr, r0, lsr #25 │ │ │ │ - ldrdeq fp, [sp], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq r1, lr, r0, lsl #25 │ │ │ │ - strhteq fp, [sp], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq r1, lr, r0, ror #24 │ │ │ │ - mlseq sp, r8, r3, fp │ │ │ │ - rsbeq r1, lr, r0, asr #24 │ │ │ │ - rsbeq fp, sp, r8, ror r3 │ │ │ │ - rsbeq r1, lr, r0, lsr #24 │ │ │ │ - rsbeq fp, sp, r8, asr r3 │ │ │ │ - rsbeq r1, lr, r0, lsl #24 │ │ │ │ - rsbeq fp, sp, r8, lsr r3 │ │ │ │ - rsbeq r1, lr, r0, ror #23 │ │ │ │ - rsbeq fp, sp, r8, lsl r3 │ │ │ │ - rsbeq r1, lr, r0, asr #23 │ │ │ │ - strdeq fp, [sp], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r1, lr, r0, lsr #23 │ │ │ │ - ldrdeq fp, [sp], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r1, lr, r0, lsl #23 │ │ │ │ - strhteq fp, [sp], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r1, lr, r0, ror #22 │ │ │ │ - mlseq sp, r8, r2, fp │ │ │ │ - rsbeq r1, lr, r0, asr #22 │ │ │ │ - rsbeq fp, sp, r8, ror r2 │ │ │ │ - rsbeq r1, lr, r0, lsr #22 │ │ │ │ - rsbeq fp, sp, r8, asr r2 │ │ │ │ - rsbeq r1, lr, r0, lsl #22 │ │ │ │ - rsbeq fp, sp, r8, lsr r2 │ │ │ │ - rsbeq r1, lr, r0, ror #21 │ │ │ │ - rsbeq fp, sp, r8, lsl r2 │ │ │ │ - rsbeq r1, lr, r0, asr #21 │ │ │ │ - strdeq fp, [sp], #-24 @ 0xffffffe8 @ │ │ │ │ - mlseq lr, lr, sl, r1 │ │ │ │ - strhteq r1, [lr], #-166 @ 0xffffff5a │ │ │ │ - strhteq fp, [sp], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq r1, lr, r8, asr #25 │ │ │ │ + rsbeq fp, sp, r0, lsl #8 │ │ │ │ + rsbeq r1, lr, r8, lsr #25 │ │ │ │ + rsbeq fp, sp, r0, ror #7 │ │ │ │ + rsbeq r1, lr, r8, lsl #25 │ │ │ │ + rsbeq fp, sp, r0, asr #7 │ │ │ │ + rsbeq r1, lr, r8, ror #24 │ │ │ │ + rsbeq fp, sp, r0, lsr #7 │ │ │ │ + rsbeq r1, lr, r8, asr #24 │ │ │ │ + rsbeq fp, sp, r0, lsl #7 │ │ │ │ + rsbeq r1, lr, r8, lsr #24 │ │ │ │ + rsbeq fp, sp, r0, ror #6 │ │ │ │ + rsbeq r1, lr, r8, lsl #24 │ │ │ │ + rsbeq fp, sp, r0, asr #6 │ │ │ │ + rsbeq r1, lr, r8, ror #23 │ │ │ │ + rsbeq fp, sp, r0, lsr #6 │ │ │ │ + rsbeq r1, lr, r8, asr #23 │ │ │ │ + rsbeq fp, sp, r0, lsl #6 │ │ │ │ + rsbeq r1, lr, r8, lsr #23 │ │ │ │ + rsbeq fp, sp, r0, ror #5 │ │ │ │ + rsbeq r1, lr, r8, lsl #23 │ │ │ │ + rsbeq fp, sp, r0, asr #5 │ │ │ │ + rsbeq r1, lr, r8, ror #22 │ │ │ │ + rsbeq fp, sp, r0, lsr #5 │ │ │ │ + rsbeq r1, lr, r8, asr #22 │ │ │ │ + rsbeq fp, sp, r0, lsl #5 │ │ │ │ + rsbeq r1, lr, r8, lsr #22 │ │ │ │ + rsbeq fp, sp, r0, ror #4 │ │ │ │ + rsbeq r1, lr, r8, lsl #22 │ │ │ │ + rsbeq fp, sp, r0, asr #4 │ │ │ │ + rsbeq r1, lr, r8, ror #21 │ │ │ │ + rsbeq fp, sp, r0, lsr #4 │ │ │ │ + rsbeq r1, lr, r8, asr #21 │ │ │ │ + rsbeq fp, sp, r0, lsl #4 │ │ │ │ + rsbeq r1, lr, r6, lsr #21 │ │ │ │ + strhteq r1, [lr], #-174 @ 0xffffff52 │ │ │ │ + rsbeq fp, sp, r6, asr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrdlt pc, [r0], -r2 │ │ │ │ ldmvs r6, {r0, r3, r7, ip, sp, pc} │ │ │ │ ldmvs r4, {r1, r7, r9, sl, lr}^ │ │ │ │ @@ -262462,22 +262462,22 @@ │ │ │ │ @ instruction: 0xf7044630 │ │ │ │ @ instruction: 0xf105fdfb │ │ │ │ vhadd.s8 d16, d0, d12 │ │ │ │ @ instruction: 0xf70461e9 │ │ │ │ @ instruction: 0x4621fd35 │ │ │ │ @ instruction: 0xf7044630 │ │ │ │ @ instruction: 0xe7a0fdf1 │ │ │ │ - rsbeq r1, lr, r2, lsl r9 │ │ │ │ - rsbeq fp, sp, sl, asr #32 │ │ │ │ - rsbeq r1, lr, r8, asr #17 │ │ │ │ - rsbeq fp, sp, r0 │ │ │ │ - rsbeq r1, lr, lr, lsl #17 │ │ │ │ - rsbeq sl, sp, r6, asr #31 │ │ │ │ - rsbeq r1, lr, r2, lsr #16 │ │ │ │ - rsbeq sl, sp, r0, ror #30 │ │ │ │ + rsbeq r1, lr, sl, lsl r9 │ │ │ │ + rsbeq fp, sp, r2, asr r0 │ │ │ │ + ldrdeq r1, [lr], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq fp, sp, r8 │ │ │ │ + mlseq lr, r6, r8, r1 │ │ │ │ + rsbeq sl, sp, lr, asr #31 │ │ │ │ + rsbeq r1, lr, sl, lsr #16 │ │ │ │ + rsbeq sl, sp, r8, ror #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d1 │ │ │ │ @ instruction: 0xf8d8b083 │ │ │ │ cdpne 0, 6, cr5, cr12, cr8, {1} │ │ │ │ @@ -262620,30 +262620,30 @@ │ │ │ │ bicsmi pc, r5, r1, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2067 @ 0xfffff7ed │ │ │ │ @ instruction: 0xf704300c │ │ │ │ ldmdami r2, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 7, cr15, [r6], #16 │ │ │ │ str r9, [r0, -r1, lsl #22]! │ │ │ │ - rsbeq r1, lr, sl, ror #14 │ │ │ │ - rsbeq sl, sp, sl, lsr #29 │ │ │ │ - rsbeq r1, lr, r0, ror #12 │ │ │ │ - mlseq sp, r8, sp, sl │ │ │ │ - rsbeq r1, lr, ip, lsr #12 │ │ │ │ - rsbeq sl, sp, r4, ror #26 │ │ │ │ - rsbeq r1, lr, lr, lsl #12 │ │ │ │ - rsbeq sl, sp, r6, asr #26 │ │ │ │ - strdeq r1, [lr], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq sl, sp, r8, lsr #26 │ │ │ │ - ldrdeq r1, [lr], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq sl, sp, sl, lsl #26 │ │ │ │ - strhteq r1, [lr], #-84 @ 0xffffffac │ │ │ │ - rsbeq sl, sp, ip, ror #25 │ │ │ │ - mlseq lr, r6, r5, r1 │ │ │ │ - rsbeq sl, sp, lr, asr #25 │ │ │ │ + rsbeq r1, lr, r2, ror r7 │ │ │ │ + strhteq sl, [sp], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r1, lr, r8, ror #12 │ │ │ │ + rsbeq sl, sp, r0, lsr #27 │ │ │ │ + rsbeq r1, lr, r4, lsr r6 │ │ │ │ + rsbeq sl, sp, ip, ror #26 │ │ │ │ + rsbeq r1, lr, r6, lsl r6 │ │ │ │ + rsbeq sl, sp, lr, asr #26 │ │ │ │ + strdeq r1, [lr], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq sl, sp, r0, lsr sp │ │ │ │ + ldrdeq r1, [lr], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq sl, sp, r2, lsl sp │ │ │ │ + strhteq r1, [lr], #-92 @ 0xffffffa4 │ │ │ │ + strdeq sl, [sp], #-196 @ 0xffffff3c @ │ │ │ │ + mlseq lr, lr, r5, r1 │ │ │ │ + ldrdeq sl, [sp], #-198 @ 0xffffff3a @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 751994 │ │ │ │ bpl 6519e4 │ │ │ │ @ instruction: 0xf8df460c │ │ │ │ @ instruction: 0x469b1a14 │ │ │ │ @@ -263289,64 +263289,64 @@ │ │ │ │ svclt 0x0000bb1e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq fp, r8, ip, lsl #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq fp, r8, r2, lsl #7 │ │ │ │ rsbseq fp, r8, sl, asr #6 │ │ │ │ - rsbeq r1, lr, r4, ror #9 │ │ │ │ - rsbeq r1, lr, ip, ror r3 │ │ │ │ - strhteq sl, [sp], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r1, lr, ip, ror #9 │ │ │ │ + rsbeq r1, lr, r4, lsl #7 │ │ │ │ + strhteq sl, [sp], #-170 @ 0xffffff56 │ │ │ │ @ instruction: 0x00000ebc │ │ │ │ - rsbeq r1, lr, r0, lsl #5 │ │ │ │ - rsbeq r1, lr, r2, lsl #3 │ │ │ │ - strhteq sl, [sp], #-136 @ 0xffffff78 │ │ │ │ - rsbeq r1, lr, r2, ror #2 │ │ │ │ - mlseq sp, r6, r8, sl │ │ │ │ - rsbeq r1, lr, lr, lsr r1 │ │ │ │ - rsbeq sl, sp, r2, ror r8 │ │ │ │ - rsbeq r1, lr, lr, lsl r1 │ │ │ │ - rsbeq sl, sp, r2, asr r8 │ │ │ │ - strdeq r1, [lr], #-14 @ │ │ │ │ - rsbeq sl, sp, r2, lsr r8 │ │ │ │ - ldrdeq r1, [lr], #-14 @ │ │ │ │ - rsbeq sl, sp, r2, lsl r8 │ │ │ │ - rsbeq r1, lr, r0, lsr #32 │ │ │ │ - rsbeq sl, sp, r6, asr r7 │ │ │ │ - rsbeq r1, lr, ip, asr r0 │ │ │ │ - mlseq lr, r4, pc, r0 @ │ │ │ │ - rsbeq sl, sp, r8, asr #13 │ │ │ │ - ldrdeq r0, [lr], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r0, lr, r0, lsl pc │ │ │ │ - rsbeq sl, sp, r4, asr #12 │ │ │ │ - rsbeq r1, lr, lr, asr #32 │ │ │ │ - rsbeq r0, lr, r6, asr sp │ │ │ │ - rsbeq sl, sp, lr, lsl #9 │ │ │ │ - rsbeq r0, lr, r0, lsr #26 │ │ │ │ - rsbeq sl, sp, r8, asr r4 │ │ │ │ - rsbeq r0, lr, r2, lsl #26 │ │ │ │ - rsbeq sl, sp, sl, lsr r4 │ │ │ │ - rsbeq r0, lr, r0, asr #25 │ │ │ │ - strdeq sl, [sp], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq r0, lr, r2, ror #24 │ │ │ │ - mlseq sp, sl, r3, sl │ │ │ │ - rsbeq r0, lr, r6, lsr ip │ │ │ │ - rsbeq sl, sp, lr, ror #6 │ │ │ │ - strdeq r0, [lr], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq sl, sp, r4, lsr r3 │ │ │ │ - ldrdeq r0, [lr], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq sl, sp, r6, lsl #6 │ │ │ │ - strhteq r0, [lr], #-180 @ 0xffffff4c │ │ │ │ - rsbeq sl, sp, sl, ror #5 │ │ │ │ - mlseq lr, r8, fp, r0 │ │ │ │ - rsbeq sl, sp, lr, asr #5 │ │ │ │ - rsbeq r0, lr, ip, ror fp │ │ │ │ - strhteq sl, [sp], #-34 @ 0xffffffde │ │ │ │ - rsbeq r0, lr, lr, lsr fp │ │ │ │ - rsbeq sl, sp, r6, ror r2 │ │ │ │ + rsbeq r1, lr, r8, lsl #5 │ │ │ │ + rsbeq r1, lr, sl, lsl #3 │ │ │ │ + rsbeq sl, sp, r0, asr #17 │ │ │ │ + rsbeq r1, lr, sl, ror #2 │ │ │ │ + mlseq sp, lr, r8, sl │ │ │ │ + rsbeq r1, lr, r6, asr #2 │ │ │ │ + rsbeq sl, sp, sl, ror r8 │ │ │ │ + rsbeq r1, lr, r6, lsr #2 │ │ │ │ + rsbeq sl, sp, sl, asr r8 │ │ │ │ + rsbeq r1, lr, r6, lsl #2 │ │ │ │ + rsbeq sl, sp, sl, lsr r8 │ │ │ │ + rsbeq r1, lr, r6, ror #1 │ │ │ │ + rsbeq sl, sp, sl, lsl r8 │ │ │ │ + rsbeq r1, lr, r8, lsr #32 │ │ │ │ + rsbeq sl, sp, lr, asr r7 │ │ │ │ + rsbeq r1, lr, r4, rrx │ │ │ │ + mlseq lr, ip, pc, r0 @ │ │ │ │ + ldrdeq sl, [sp], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r0, lr, r0, ror #31 │ │ │ │ + rsbeq r0, lr, r8, lsl pc │ │ │ │ + rsbeq sl, sp, ip, asr #12 │ │ │ │ + rsbeq r1, lr, r6, asr r0 │ │ │ │ + rsbeq r0, lr, lr, asr sp │ │ │ │ + mlseq sp, r6, r4, sl │ │ │ │ + rsbeq r0, lr, r8, lsr #26 │ │ │ │ + rsbeq sl, sp, r0, ror #8 │ │ │ │ + rsbeq r0, lr, sl, lsl #26 │ │ │ │ + rsbeq sl, sp, r2, asr #8 │ │ │ │ + rsbeq r0, lr, r8, asr #25 │ │ │ │ + rsbeq sl, sp, r0, lsl #8 │ │ │ │ + rsbeq r0, lr, sl, ror #24 │ │ │ │ + rsbeq sl, sp, r2, lsr #7 │ │ │ │ + rsbeq r0, lr, lr, lsr ip │ │ │ │ + rsbeq sl, sp, r6, ror r3 │ │ │ │ + rsbeq r0, lr, r4, lsl #24 │ │ │ │ + rsbeq sl, sp, ip, lsr r3 │ │ │ │ + ldrdeq r0, [lr], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq sl, sp, lr, lsl #6 │ │ │ │ + strhteq r0, [lr], #-188 @ 0xffffff44 │ │ │ │ + strdeq sl, [sp], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r0, lr, r0, lsr #23 │ │ │ │ + ldrdeq sl, [sp], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r0, lr, r4, lsl #23 │ │ │ │ + strhteq sl, [sp], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq r0, lr, r6, asr #22 │ │ │ │ + rsbeq sl, sp, lr, ror r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4cf614 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ strbtpl pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @@ -263628,23 +263628,23 @@ │ │ │ │ msrhi CPSR_fsx, r0, asr #32 │ │ │ │ andslt r4, r9, r0, lsr #12 │ │ │ │ blhi 4cf8bc │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ... │ │ │ │ rsbseq sl, r8, r8, lsl #17 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ + rsbeq r0, lr, r0, ror #20 │ │ │ │ rsbeq r0, lr, r8, asr sl │ │ │ │ rsbeq r0, lr, r0, asr sl │ │ │ │ - rsbeq r0, lr, r8, asr #20 │ │ │ │ - @ instruction: 0x00709a9c │ │ │ │ - mlseq sp, r8, r2, ip │ │ │ │ - rsbeq r0, lr, r4, lsl r6 │ │ │ │ - rsbeq r9, sp, ip, asr #26 │ │ │ │ - strdeq r0, [lr], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r9, sp, r4, lsr sp │ │ │ │ + rsbseq r9, r0, r4, lsr #21 │ │ │ │ + rsbeq ip, sp, r0, lsr #5 │ │ │ │ + rsbeq r0, lr, ip, lsl r6 │ │ │ │ + rsbeq r9, sp, r4, asr sp │ │ │ │ + rsbeq r0, lr, r4, lsl #12 │ │ │ │ + rsbeq r9, sp, ip, lsr sp │ │ │ │ rsbseq sl, r8, lr, asr #8 │ │ │ │ blhi fe60fc84 │ │ │ │ blle 13cfeec │ │ │ │ blle ff4500e0 │ │ │ │ blx 5501d8 │ │ │ │ mrc 5, 5, sp, cr0, cr11, {2} │ │ │ │ vmov.f64 d14, d12 │ │ │ │ @@ -263787,33 +263787,33 @@ │ │ │ │ msrpl (UNDEF: 106), r0 │ │ │ │ blx ff852450 │ │ │ │ @ instruction: 0xf06f4817 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ blx fe6d245e │ │ │ │ svclt 0x0000e7b7 │ │ │ │ ... │ │ │ │ - rsbeq r0, lr, sl, ror #9 │ │ │ │ - rsbeq r9, sp, r2, lsr #24 │ │ │ │ - rsbseq r9, r0, lr, asr r7 │ │ │ │ - rsbeq fp, sp, sl, lsl #31 │ │ │ │ - rsbseq r9, r0, r0, lsr #14 │ │ │ │ - rsbeq fp, sp, ip, lsl pc │ │ │ │ - rsbeq r0, lr, r0, lsl #8 │ │ │ │ - rsbeq r9, sp, r8, lsr fp │ │ │ │ - rsbeq r0, lr, r6, ror #7 │ │ │ │ - rsbeq r9, sp, ip, lsl fp │ │ │ │ - rsbeq r0, lr, r6, asr #7 │ │ │ │ - strdeq r9, [sp], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r0, lr, ip, lsr #7 │ │ │ │ - rsbeq r9, sp, r2, ror #21 │ │ │ │ + strdeq r0, [lr], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r9, sp, sl, lsr #24 │ │ │ │ + rsbseq r9, r0, r6, ror #14 │ │ │ │ + mlseq sp, r2, pc, fp @ │ │ │ │ + rsbseq r9, r0, r8, lsr #14 │ │ │ │ + rsbeq fp, sp, r4, lsr #30 │ │ │ │ + rsbeq r0, lr, r8, lsl #8 │ │ │ │ + rsbeq r9, sp, r0, asr #22 │ │ │ │ + rsbeq r0, lr, lr, ror #7 │ │ │ │ + rsbeq r9, sp, r4, lsr #22 │ │ │ │ + rsbeq r0, lr, lr, asr #7 │ │ │ │ + rsbeq r9, sp, r4, lsl #22 │ │ │ │ + strhteq r0, [lr], #-52 @ 0xffffffcc │ │ │ │ + rsbeq r9, sp, sl, ror #21 │ │ │ │ + mlseq lr, r6, r3, r0 │ │ │ │ + rsbeq r9, sp, ip, asr #21 │ │ │ │ + rsbeq r0, lr, r6, ror r3 │ │ │ │ rsbeq r0, lr, lr, lsl #7 │ │ │ │ - rsbeq r9, sp, r4, asr #21 │ │ │ │ - rsbeq r0, lr, lr, ror #6 │ │ │ │ - rsbeq r0, lr, r6, lsl #7 │ │ │ │ - rsbeq r9, sp, lr, lsl #21 │ │ │ │ + mlseq sp, r6, sl, r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 24fd68 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x4611b097 │ │ │ │ andls r4, r6, #135266304 @ 0x8100000 │ │ │ │ @@ -264165,47 +264165,47 @@ │ │ │ │ @ instruction: 0xffe8f702 │ │ │ │ @ instruction: 0xf06f4825 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf8a2f703 │ │ │ │ svclt 0x0000e790 │ │ │ │ rsbseq sl, r8, lr, lsr #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r0, lr, r2, lsl #6 │ │ │ │ - rsbeq fp, sp, r6, ror sl │ │ │ │ - rsbeq r0, lr, lr, ror r0 │ │ │ │ - rsbeq r0, lr, r4, ror #4 │ │ │ │ - rsbeq pc, sp, r0, lsl #31 │ │ │ │ - strhteq r9, [sp], #-104 @ 0xffffff98 │ │ │ │ - rsbeq fp, sp, r8, lsl #19 │ │ │ │ - rsbeq fp, sp, ip, asr #18 │ │ │ │ - rsbeq pc, sp, lr, asr #29 │ │ │ │ - rsbeq r9, sp, r6, lsl #12 │ │ │ │ - strhteq pc, [sp], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r9, sp, lr, ror #11 │ │ │ │ + rsbeq r0, lr, sl, lsl #6 │ │ │ │ + rsbeq fp, sp, lr, ror sl │ │ │ │ + rsbeq r0, lr, r6, lsl #1 │ │ │ │ + rsbeq r0, lr, ip, ror #4 │ │ │ │ + rsbeq pc, sp, r8, lsl #31 │ │ │ │ + rsbeq r9, sp, r0, asr #13 │ │ │ │ + mlseq sp, r0, r9, fp │ │ │ │ + rsbeq fp, sp, r4, asr r9 │ │ │ │ + ldrdeq pc, [sp], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r9, sp, lr, lsl #12 │ │ │ │ + strhteq pc, [sp], #-238 @ 0xffffff12 @ │ │ │ │ + strdeq r9, [sp], #-86 @ 0xffffffaa @ │ │ │ │ rsbseq r9, r8, r8, lsl #26 │ │ │ │ - rsbeq r8, sp, r6, ror #9 │ │ │ │ - rsbeq r0, sp, r0, ror r4 │ │ │ │ - rsbeq fp, sp, r6, asr #17 │ │ │ │ - rsbeq pc, sp, ip, asr #28 │ │ │ │ - rsbeq r9, sp, r2, lsl #11 │ │ │ │ - rsbeq pc, sp, ip, lsr #28 │ │ │ │ - rsbeq r9, sp, r2, ror #10 │ │ │ │ - rsbeq pc, sp, r2, lsl lr @ │ │ │ │ - rsbeq r9, sp, r8, asr #10 │ │ │ │ - strdeq pc, [sp], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r9, sp, sl, lsr #10 │ │ │ │ - ldrdeq pc, [sp], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r9, sp, r0, lsl r5 │ │ │ │ - rsbeq pc, sp, r0, asr #27 │ │ │ │ - strdeq r9, [sp], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r8, sp, lr, ror #9 │ │ │ │ + rsbeq r0, sp, r8, ror r4 │ │ │ │ + rsbeq fp, sp, lr, asr #17 │ │ │ │ + rsbeq pc, sp, r4, asr lr @ │ │ │ │ + rsbeq r9, sp, sl, lsl #11 │ │ │ │ + rsbeq pc, sp, r4, lsr lr @ │ │ │ │ + rsbeq r9, sp, sl, ror #10 │ │ │ │ + rsbeq pc, sp, sl, lsl lr @ │ │ │ │ + rsbeq r9, sp, r0, asr r5 │ │ │ │ + strdeq pc, [sp], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r9, sp, r2, lsr r5 │ │ │ │ + rsbeq pc, sp, r2, ror #27 │ │ │ │ + rsbeq r9, sp, r8, lsl r5 │ │ │ │ + rsbeq pc, sp, r8, asr #27 │ │ │ │ + strdeq r9, [sp], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq pc, sp, lr, lsr #27 │ │ │ │ + rsbeq r9, sp, r4, ror #9 │ │ │ │ + rsbeq pc, sp, lr, lsl #27 │ │ │ │ rsbeq pc, sp, r6, lsr #27 │ │ │ │ - ldrdeq r9, [sp], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq pc, sp, r6, lsl #27 │ │ │ │ - mlseq sp, lr, sp, pc @ │ │ │ │ - rsbeq r9, sp, r6, lsr #9 │ │ │ │ + rsbeq r9, sp, lr, lsr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d0388 >::_M_default_append(unsigned int)@@Base+0x4aa84> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrbmi pc, [r0, #2271] @ 0x8df @ │ │ │ │ @ instruction: 0xf8df4605 │ │ │ │ @@ -264579,51 +264579,51 @@ │ │ │ │ stmdami sl!, {r0, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r8, pc, rrx @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7024478 │ │ │ │ ldr pc, [r3, r7, ror #26]! │ │ │ │ rsbseq r9, r8, r4, lsl fp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r9, r8, r4, lsl #22 │ │ │ │ - rsbeq pc, sp, r4, lsl #25 │ │ │ │ - rsbeq pc, sp, r8, lsr #22 │ │ │ │ - rsbeq r9, sp, lr, asr r2 │ │ │ │ + rsbeq pc, sp, ip, lsl #25 │ │ │ │ + rsbeq pc, sp, r0, lsr fp @ │ │ │ │ + rsbeq r9, sp, r6, ror #4 │ │ │ │ rsbseq r9, r8, sl, lsr #18 │ │ │ │ - rsbeq pc, sp, r4, ror #21 │ │ │ │ - rsbeq pc, sp, ip, ror #20 │ │ │ │ + rsbeq pc, sp, ip, ror #21 │ │ │ │ + rsbeq pc, sp, r4, ror sl @ │ │ │ │ @ instruction: 0xffff8f3b │ │ │ │ - rsbeq pc, sp, lr, asr #19 │ │ │ │ - rsbeq pc, sp, r6, lsr r9 @ │ │ │ │ - rsbeq r9, sp, lr, rrx │ │ │ │ + ldrdeq pc, [sp], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq pc, sp, lr, lsr r9 @ │ │ │ │ + rsbeq r9, sp, r6, ror r0 │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ - mlseq sp, r6, r8, pc @ │ │ │ │ - rsbeq r8, sp, lr, asr #31 │ │ │ │ - rsbeq pc, sp, ip, asr r8 @ │ │ │ │ - mlseq sp, r2, pc, r8 @ │ │ │ │ - rsbeq pc, sp, lr, lsr r8 @ │ │ │ │ - rsbeq r8, sp, r6, ror pc │ │ │ │ - rsbeq pc, sp, r4, lsr #16 │ │ │ │ - rsbeq r8, sp, sl, asr pc │ │ │ │ - strdeq pc, [sp], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r8, sp, r0, lsr pc │ │ │ │ - rsbeq pc, sp, r0, ror #15 │ │ │ │ - rsbeq r8, sp, r6, lsl pc │ │ │ │ - rsbeq pc, sp, r6, asr #15 │ │ │ │ - strdeq r8, [sp], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq pc, sp, sl, lsr #15 │ │ │ │ - rsbeq pc, sp, sl, ror #20 │ │ │ │ - mlseq sp, lr, sp, r7 │ │ │ │ - rsbeq pc, sp, lr, ror #14 │ │ │ │ - rsbeq r8, sp, r6, lsr #29 │ │ │ │ - rsbeq pc, sp, r0, asr r7 @ │ │ │ │ - rsbeq r8, sp, r8, lsl #29 │ │ │ │ - rsbeq pc, sp, r4, lsr r7 @ │ │ │ │ - rsbeq r8, sp, sl, ror #28 │ │ │ │ - rsbeq pc, sp, r0, lsl r7 @ │ │ │ │ - rsbeq pc, sp, r8, lsr #14 │ │ │ │ - rsbeq r8, sp, r0, lsr lr │ │ │ │ + mlseq sp, lr, r8, pc @ │ │ │ │ + ldrdeq r8, [sp], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq pc, sp, r4, ror #16 │ │ │ │ + mlseq sp, sl, pc, r8 @ │ │ │ │ + rsbeq pc, sp, r6, asr #16 │ │ │ │ + rsbeq r8, sp, lr, ror pc │ │ │ │ + rsbeq pc, sp, ip, lsr #16 │ │ │ │ + rsbeq r8, sp, r2, ror #30 │ │ │ │ + rsbeq pc, sp, r2, lsl #16 │ │ │ │ + rsbeq r8, sp, r8, lsr pc │ │ │ │ + rsbeq pc, sp, r8, ror #15 │ │ │ │ + rsbeq r8, sp, lr, lsl pc │ │ │ │ + rsbeq pc, sp, lr, asr #15 │ │ │ │ + rsbeq r8, sp, r4, lsl #30 │ │ │ │ + strhteq pc, [sp], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq pc, sp, r2, ror sl @ │ │ │ │ + rsbeq r7, sp, r6, lsr #27 │ │ │ │ + rsbeq pc, sp, r6, ror r7 @ │ │ │ │ + rsbeq r8, sp, lr, lsr #29 │ │ │ │ + rsbeq pc, sp, r8, asr r7 @ │ │ │ │ + mlseq sp, r0, lr, r8 │ │ │ │ + rsbeq pc, sp, ip, lsr r7 @ │ │ │ │ + rsbeq r8, sp, r2, ror lr │ │ │ │ + rsbeq pc, sp, r8, lsl r7 @ │ │ │ │ + rsbeq pc, sp, r0, lsr r7 @ │ │ │ │ + rsbeq r8, sp, r8, lsr lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 19a6db4 │ │ │ │ blmi 19a6fd0 │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -264721,23 +264721,23 @@ │ │ │ │ stmdami lr, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7024478 │ │ │ │ strb pc, [r8, fp, asr #24] @ │ │ │ │ ldm r6, {r2, r3, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x00789494 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, sp, lr, ror r6 @ │ │ │ │ - rsbeq pc, sp, ip, ror #11 │ │ │ │ + rsbeq pc, sp, r6, lsl #13 │ │ │ │ + strdeq pc, [sp], #-84 @ 0xffffffac @ │ │ │ │ rsbseq r9, r8, lr, ror r3 │ │ │ │ - strdeq pc, [sp], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r8, sp, r0, lsr ip │ │ │ │ - ldrdeq pc, [sp], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r8, sp, r6, lsl ip │ │ │ │ - rsbeq pc, sp, r2, asr #9 │ │ │ │ - strdeq r8, [sp], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq pc, sp, r0, lsl #10 │ │ │ │ + rsbeq r8, sp, r8, lsr ip │ │ │ │ + rsbeq pc, sp, r6, ror #9 │ │ │ │ + rsbeq r8, sp, lr, lsl ip │ │ │ │ + rsbeq pc, sp, sl, asr #9 │ │ │ │ + rsbeq r8, sp, r0, lsl #24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrmi r4, [r5], -fp, lsr #25 │ │ │ │ addslt r4, r2, fp, lsr #21 │ │ │ │ stmiapl r2!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -264909,27 +264909,27 @@ │ │ │ │ ldmdami r2, {r0, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r8, pc, rrx @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7024478 │ │ │ │ sbfx pc, r3, #21, #22 │ │ │ │ rsbseq r9, r8, ip, asr #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x00789298 │ │ │ │ - rsbeq pc, sp, lr, asr r4 @ │ │ │ │ - rsbeq pc, sp, lr, ror r3 @ │ │ │ │ - rsbeq pc, sp, r4, ror #4 │ │ │ │ - mlseq sp, sl, r9, r8 │ │ │ │ - rsbeq pc, sp, r4, asr #4 │ │ │ │ - rsbeq r8, sp, sl, ror r9 │ │ │ │ - rsbeq pc, sp, r4, lsr #4 │ │ │ │ - rsbeq r8, sp, sl, asr r9 │ │ │ │ + rsbeq pc, sp, r6, ror #8 │ │ │ │ + rsbeq pc, sp, r6, lsl #7 │ │ │ │ + rsbeq pc, sp, ip, ror #4 │ │ │ │ + rsbeq r8, sp, r2, lsr #19 │ │ │ │ + rsbeq pc, sp, ip, asr #4 │ │ │ │ + rsbeq r8, sp, r2, lsl #19 │ │ │ │ + rsbeq pc, sp, ip, lsr #4 │ │ │ │ + rsbeq r8, sp, r2, ror #18 │ │ │ │ + rsbeq pc, sp, r0, lsl r2 @ │ │ │ │ + rsbeq r8, sp, r6, asr #18 │ │ │ │ + strdeq pc, [sp], #-16 @ │ │ │ │ rsbeq pc, sp, r8, lsl #4 │ │ │ │ - rsbeq r8, sp, lr, lsr r9 │ │ │ │ - rsbeq pc, sp, r8, ror #3 │ │ │ │ - rsbeq pc, sp, r0, lsl #4 │ │ │ │ - rsbeq r8, sp, r8, lsl #18 │ │ │ │ + rsbeq r8, sp, r0, lsl r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, r8, asr #27 │ │ │ │ ldrmi r4, [r9], r8, asr #25 │ │ │ │ stmdbpl ip!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -265130,27 +265130,27 @@ │ │ │ │ ldmdami r2, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r8, pc, rrx @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7024478 │ │ │ │ @ instruction: 0xe7b5f919 │ │ │ │ rsbseq r8, r8, ip, asr #31 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x00788f94 │ │ │ │ - rsbeq pc, sp, r6, lsr r1 @ │ │ │ │ - rsbeq pc, sp, ip, lsl #1 │ │ │ │ - strdeq lr, [sp], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r8, sp, r6, lsr #12 │ │ │ │ - ldrdeq lr, [sp], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r8, sp, r6, lsl #12 │ │ │ │ - strhteq lr, [sp], #-224 @ 0xffffff20 │ │ │ │ - rsbeq r8, sp, r6, ror #11 │ │ │ │ + rsbeq pc, sp, lr, lsr r1 @ │ │ │ │ + mlseq sp, r4, r0, pc @ │ │ │ │ + strdeq lr, [sp], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r8, sp, lr, lsr #12 │ │ │ │ + ldrdeq lr, [sp], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r8, sp, lr, lsl #12 │ │ │ │ + strhteq lr, [sp], #-232 @ 0xffffff18 │ │ │ │ + rsbeq r8, sp, lr, ror #11 │ │ │ │ + mlseq sp, ip, lr, lr │ │ │ │ + ldrdeq r8, [sp], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq lr, sp, ip, ror lr │ │ │ │ mlseq sp, r4, lr, lr │ │ │ │ - rsbeq r8, sp, sl, asr #11 │ │ │ │ - rsbeq lr, sp, r4, ror lr │ │ │ │ - rsbeq lr, sp, ip, lsl #29 │ │ │ │ - mlseq sp, r4, r5, r8 │ │ │ │ + mlseq sp, ip, r5, r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 25124c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r6, r9, r7, lsl r9 │ │ │ │ @ instruction: 0x3c016abc │ │ │ │ @@ -265483,39 +265483,39 @@ │ │ │ │ ldmdami sp, {r0, r2, r4, r5, r7, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 7, cr15, [r8, #4] │ │ │ │ stmdbls r2, {r0, r1, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf7014478 │ │ │ │ blls 1d5c24 │ │ │ │ svclt 0x0000e626 │ │ │ │ - ldrdeq lr, [sp], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r8, sp, r4, lsl r4 │ │ │ │ - rsbeq lr, sp, r0, lsl #25 │ │ │ │ - strhteq r8, [sp], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq lr, sp, r8, lsr #24 │ │ │ │ - rsbeq r8, sp, r0, ror #6 │ │ │ │ - rsbeq lr, sp, r2, ror ip │ │ │ │ - rsbeq lr, sp, r4, lsl #23 │ │ │ │ - strhteq r8, [sp], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq lr, sp, sl, asr #21 │ │ │ │ - rsbeq r8, sp, sl, lsl #4 │ │ │ │ - rsbeq lr, sp, sl, ror sl │ │ │ │ - strhteq r8, [sp], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq lr, sp, r2, ror #19 │ │ │ │ - rsbeq r8, sp, r2, lsr #2 │ │ │ │ - rsbeq lr, sp, ip, asr r9 │ │ │ │ - mlseq sp, ip, r0, r8 │ │ │ │ - rsbeq lr, sp, sl, lsr #18 │ │ │ │ - rsbeq r8, sp, r2, rrx │ │ │ │ - rsbeq lr, sp, ip, lsl #18 │ │ │ │ - rsbeq r8, sp, r4, asr #32 │ │ │ │ - rsbeq lr, sp, lr, ror #17 │ │ │ │ - rsbeq r8, sp, r6, lsr #32 │ │ │ │ - ldrdeq lr, [sp], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r8, sp, r8 │ │ │ │ + rsbeq lr, sp, r6, ror #25 │ │ │ │ + rsbeq r8, sp, ip, lsl r4 │ │ │ │ + rsbeq lr, sp, r8, lsl #25 │ │ │ │ + rsbeq r8, sp, r0, asr #7 │ │ │ │ + rsbeq lr, sp, r0, lsr ip │ │ │ │ + rsbeq r8, sp, r8, ror #6 │ │ │ │ + rsbeq lr, sp, sl, ror ip │ │ │ │ + rsbeq lr, sp, ip, lsl #23 │ │ │ │ + rsbeq r8, sp, r4, asr #5 │ │ │ │ + ldrdeq lr, [sp], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r8, sp, r2, lsl r2 │ │ │ │ + rsbeq lr, sp, r2, lsl #21 │ │ │ │ + rsbeq r8, sp, r2, asr #3 │ │ │ │ + rsbeq lr, sp, sl, ror #19 │ │ │ │ + rsbeq r8, sp, sl, lsr #2 │ │ │ │ + rsbeq lr, sp, r4, ror #18 │ │ │ │ + rsbeq r8, sp, r4, lsr #1 │ │ │ │ + rsbeq lr, sp, r2, lsr r9 │ │ │ │ + rsbeq r8, sp, sl, rrx │ │ │ │ + rsbeq lr, sp, r4, lsl r9 │ │ │ │ + rsbeq r8, sp, ip, asr #32 │ │ │ │ + strdeq lr, [sp], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r8, sp, lr, lsr #32 │ │ │ │ + ldrdeq lr, [sp], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r8, sp, r0, lsl r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 251800 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq fef54684 │ │ │ │ vsubhn.i64 d4, , q4 │ │ │ │ @ instruction: 0x46055d14 │ │ │ │ @@ -265870,15 +265870,15 @@ │ │ │ │ blx 115e8d0 │ │ │ │ @ instruction: 0xf013f302 │ │ │ │ svclt 0x001c0301 │ │ │ │ andcc r2, r1, r1, lsl #6 │ │ │ │ stccc 8, cr15, [r4, #-276] @ 0xfffffeec │ │ │ │ rscsle r3, r4, #4096 @ 0x1000 │ │ │ │ eorls r9, r4, r1, lsr #22 │ │ │ │ - blls 870960 │ │ │ │ + blls 870960 │ │ │ │ bls 9281f4 │ │ │ │ blvc 151f40 │ │ │ │ @ instruction: 0xeeb09b28 │ │ │ │ vldr d8, [r3, #284] @ 0x11c │ │ │ │ blls 8b5500 │ │ │ │ blls 13123c4 │ │ │ │ blls 5b0984 │ │ │ │ @@ -265895,22 +265895,22 @@ │ │ │ │ ldrmi r4, [r9], r3, asr #12 │ │ │ │ ldcge 6, cr4, [pc, #-672]! @ 116698 │ │ │ │ svclt 0x0000e028 │ │ │ │ ... │ │ │ │ @ instruction: 0x00788694 │ │ │ │ rsbseq r8, r8, lr, lsl #13 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq sp, r6, r7, lr │ │ │ │ + mlseq sp, lr, r7, lr │ │ │ │ rsbseq r8, r8, r8, lsl #10 │ │ │ │ - rsbeq lr, sp, r6, asr #13 │ │ │ │ - rsbeq lr, sp, r4, lsl r5 │ │ │ │ - rsbeq r7, sp, ip, asr #24 │ │ │ │ + rsbeq lr, sp, lr, asr #13 │ │ │ │ + rsbeq lr, sp, ip, lsl r5 │ │ │ │ + rsbeq r7, sp, r4, asr ip │ │ │ │ @ instruction: 0x00000ebc │ │ │ │ - strhteq lr, [sp], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq lr, sp, r2, ror #6 │ │ │ │ + strhteq lr, [sp], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq lr, sp, sl, ror #6 │ │ │ │ @ instruction: 0xf85a682b │ │ │ │ @ instruction: 0xb12b3023 │ │ │ │ blvc 1d1dd4 │ │ │ │ blvc 312260 >::_M_default_append(unsigned int)@@Base+0x8c95c> │ │ │ │ blhi 1312444 │ │ │ │ cdpcc 12, 0, cr3, cr8, cr1, {0} │ │ │ │ andsle r1, r6, r2, ror #24 │ │ │ │ @@ -266319,62 +266319,62 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ mvnspl pc, r1, asr #4 │ │ │ │ @ instruction: 0xff0ef700 │ │ │ │ @ instruction: 0xf06f4832 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xffc8f700 │ │ │ │ svclt 0x0000e5d2 │ │ │ │ - rsbeq lr, sp, r6, asr r2 │ │ │ │ - ldrdeq lr, [sp], #-10 @ │ │ │ │ - rsbeq lr, sp, r6, lsr #1 │ │ │ │ - rsbeq lr, sp, r6, lsl r0 │ │ │ │ - rsbeq r7, sp, sl, asr #14 │ │ │ │ - ldrdeq sp, [sp], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r7, sp, r2, lsl r7 │ │ │ │ - strhteq sp, [sp], #-252 @ 0xffffff04 │ │ │ │ - strdeq r7, [sp], #-96 @ 0xffffffa0 @ │ │ │ │ - mlseq sp, r8, pc, sp @ │ │ │ │ - rsbeq r7, sp, ip, asr #13 │ │ │ │ - rsbeq sp, sp, r8, ror pc │ │ │ │ - rsbeq r7, sp, lr, lsr #13 │ │ │ │ - rsbeq sp, sp, ip, asr pc │ │ │ │ - mlseq sp, r2, r6, r7 │ │ │ │ - rsbeq sp, sp, r0, asr #30 │ │ │ │ - rsbeq r7, sp, r6, ror r6 │ │ │ │ - rsbeq sp, sp, r4, lsr #30 │ │ │ │ - rsbeq r7, sp, sl, asr r6 │ │ │ │ - rsbeq sp, sp, r4, asr #30 │ │ │ │ - rsbeq sp, sp, r4, lsl #29 │ │ │ │ - strhteq r7, [sp], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq sp, sp, r8, ror #28 │ │ │ │ - rsbeq r7, sp, r0, lsr #11 │ │ │ │ - rsbeq sp, sp, r8, lsr #29 │ │ │ │ - rsbeq sp, sp, sl, asr pc │ │ │ │ - rsbeq sp, sp, r2, lsl #27 │ │ │ │ - strhteq r7, [sp], #-74 @ 0xffffffb6 │ │ │ │ - rsbeq sp, sp, r4, ror #26 │ │ │ │ - mlseq sp, sl, r4, r7 │ │ │ │ - rsbeq sp, sp, r4, lsr #26 │ │ │ │ - rsbeq r7, sp, ip, asr r4 │ │ │ │ - rsbeq sp, sp, r0, ror sp │ │ │ │ - rsbeq sp, sp, r2, asr #25 │ │ │ │ - strdeq r7, [sp], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq sp, sp, r0, lsl #25 │ │ │ │ - strhteq r7, [sp], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq sp, sp, r2, ror #24 │ │ │ │ - mlseq sp, r8, r3, r7 │ │ │ │ - rsbeq sp, sp, r6, asr #24 │ │ │ │ - rsbeq r7, sp, ip, ror r3 │ │ │ │ - rsbeq sp, sp, r6, lsr #24 │ │ │ │ - rsbeq r7, sp, ip, asr r3 │ │ │ │ - strdeq sp, [sp], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r7, sp, r8, lsr #6 │ │ │ │ - ldrdeq sp, [sp], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq sp, sp, sl, ror #23 │ │ │ │ - strdeq r7, [sp], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq lr, sp, lr, asr r2 │ │ │ │ + rsbeq lr, sp, r2, ror #1 │ │ │ │ + rsbeq lr, sp, lr, lsr #1 │ │ │ │ + rsbeq lr, sp, lr, lsl r0 │ │ │ │ + rsbeq r7, sp, r2, asr r7 │ │ │ │ + rsbeq sp, sp, r4, ror #31 │ │ │ │ + rsbeq r7, sp, sl, lsl r7 │ │ │ │ + rsbeq sp, sp, r4, asr #31 │ │ │ │ + strdeq r7, [sp], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq sp, sp, r0, lsr #31 │ │ │ │ + ldrdeq r7, [sp], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq sp, sp, r0, lsl #31 │ │ │ │ + strhteq r7, [sp], #-102 @ 0xffffff9a │ │ │ │ + rsbeq sp, sp, r4, ror #30 │ │ │ │ + mlseq sp, sl, r6, r7 │ │ │ │ + rsbeq sp, sp, r8, asr #30 │ │ │ │ + rsbeq r7, sp, lr, ror r6 │ │ │ │ + rsbeq sp, sp, ip, lsr #30 │ │ │ │ + rsbeq r7, sp, r2, ror #12 │ │ │ │ + rsbeq sp, sp, ip, asr #30 │ │ │ │ + rsbeq sp, sp, ip, lsl #29 │ │ │ │ + rsbeq r7, sp, r4, asr #11 │ │ │ │ + rsbeq sp, sp, r0, ror lr │ │ │ │ + rsbeq r7, sp, r8, lsr #11 │ │ │ │ + strhteq sp, [sp], #-224 @ 0xffffff20 │ │ │ │ + rsbeq sp, sp, r2, ror #30 │ │ │ │ + rsbeq sp, sp, sl, lsl #27 │ │ │ │ + rsbeq r7, sp, r2, asr #9 │ │ │ │ + rsbeq sp, sp, ip, ror #26 │ │ │ │ + rsbeq r7, sp, r2, lsr #9 │ │ │ │ + rsbeq sp, sp, ip, lsr #26 │ │ │ │ + rsbeq r7, sp, r4, ror #8 │ │ │ │ + rsbeq sp, sp, r8, ror sp │ │ │ │ + rsbeq sp, sp, sl, asr #25 │ │ │ │ + rsbeq r7, sp, r2, lsl #8 │ │ │ │ + rsbeq sp, sp, r8, lsl #25 │ │ │ │ + rsbeq r7, sp, r0, asr #7 │ │ │ │ + rsbeq sp, sp, sl, ror #24 │ │ │ │ + rsbeq r7, sp, r0, lsr #7 │ │ │ │ + rsbeq sp, sp, lr, asr #24 │ │ │ │ + rsbeq r7, sp, r4, lsl #7 │ │ │ │ + rsbeq sp, sp, lr, lsr #24 │ │ │ │ + rsbeq r7, sp, r4, ror #6 │ │ │ │ + strdeq sp, [sp], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r7, sp, r0, lsr r3 │ │ │ │ + ldrdeq sp, [sp], #-186 @ 0xffffff46 @ │ │ │ │ + strdeq sp, [sp], #-178 @ 0xffffff4e @ │ │ │ │ + strdeq r7, [sp], #-42 @ 0xffffffd6 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq b553f0 │ │ │ │ ldcmi 2, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ @ instruction: 0xf8df460e │ │ │ │ @ instruction: 0x46141c10 │ │ │ │ @@ -267148,56 +267148,56 @@ │ │ │ │ @ instruction: 0xf958f700 │ │ │ │ @ instruction: 0xf7ff9b0d │ │ │ │ @ instruction: 0xf6f9ba11 │ │ │ │ svclt 0x0000ede2 │ │ │ │ rsbseq r7, r8, lr, lsr #18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r7, r8, r0, lsl #18 │ │ │ │ - strhteq sp, [sp], #-170 @ 0xffffff56 │ │ │ │ - rsbeq sp, sp, r2, asr #25 │ │ │ │ - strhteq sp, [sp], #-192 @ 0xffffff40 │ │ │ │ - rsbeq sp, sp, sl, lsr ip │ │ │ │ - rsbeq sp, sp, r0, lsr ip │ │ │ │ - rsbeq sp, sp, sl, asr #15 │ │ │ │ - rsbeq r6, sp, r0, lsl #30 │ │ │ │ - rsbeq sp, sp, r0, asr #13 │ │ │ │ - strdeq r6, [sp], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq sp, sp, r2, asr #21 │ │ │ │ + rsbeq sp, sp, sl, asr #25 │ │ │ │ + strhteq sp, [sp], #-200 @ 0xffffff38 │ │ │ │ + rsbeq sp, sp, r2, asr #24 │ │ │ │ + rsbeq sp, sp, r8, lsr ip │ │ │ │ + ldrdeq sp, [sp], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r6, sp, r8, lsl #30 │ │ │ │ + rsbeq sp, sp, r8, asr #13 │ │ │ │ + strdeq r6, [sp], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq sp, sp, lr, lsl #19 │ │ │ │ rsbeq sp, sp, r6, lsl #19 │ │ │ │ - rsbeq sp, sp, lr, ror r9 │ │ │ │ - rsbeq sp, sp, r8, ror #6 │ │ │ │ - rsbeq sp, sp, r0, asr #5 │ │ │ │ - strdeq r6, [sp], #-150 @ 0xffffff6a @ │ │ │ │ - mlseq sp, lr, r2, sp │ │ │ │ - ldrdeq r6, [sp], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq sp, sp, sl, ror r2 │ │ │ │ - strhteq r6, [sp], #-144 @ 0xffffff70 │ │ │ │ - rsbeq sp, sp, r2, ror r1 │ │ │ │ - rsbeq r6, sp, sl, lsr #17 │ │ │ │ - rsbeq sp, sp, r2, asr r1 │ │ │ │ - rsbeq r6, sp, sl, lsl #17 │ │ │ │ - rsbeq sp, sp, r2, lsr r1 │ │ │ │ - rsbeq r6, sp, sl, ror #16 │ │ │ │ - rsbeq sp, sp, r2, lsl r1 │ │ │ │ - rsbeq r6, sp, sl, asr #16 │ │ │ │ - rsbeq sp, sp, r8, lsl r0 │ │ │ │ - rsbeq r6, sp, r0, asr r7 │ │ │ │ - strhteq ip, [sp], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r6, sp, lr, ror #13 │ │ │ │ - rsbeq ip, sp, r8, ror pc │ │ │ │ - rsbeq r6, sp, lr, lsr #13 │ │ │ │ - rsbeq ip, sp, r8, asr pc │ │ │ │ - rsbeq r6, sp, lr, lsl #13 │ │ │ │ - rsbeq ip, sp, sl, lsr pc │ │ │ │ - rsbeq r6, sp, r2, ror r6 │ │ │ │ - rsbeq ip, sp, sl, lsl pc │ │ │ │ - rsbeq r6, sp, r2, asr r6 │ │ │ │ - strdeq ip, [sp], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r6, sp, r2, lsr r6 │ │ │ │ - ldrdeq ip, [sp], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r6, sp, r2, lsl r6 │ │ │ │ + rsbeq sp, sp, r0, ror r3 │ │ │ │ + rsbeq sp, sp, r8, asr #5 │ │ │ │ + strdeq r6, [sp], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq sp, sp, r6, lsr #5 │ │ │ │ + ldrdeq r6, [sp], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq sp, sp, r2, lsl #5 │ │ │ │ + strhteq r6, [sp], #-152 @ 0xffffff68 │ │ │ │ + rsbeq sp, sp, sl, ror r1 │ │ │ │ + strhteq r6, [sp], #-130 @ 0xffffff7e │ │ │ │ + rsbeq sp, sp, sl, asr r1 │ │ │ │ + mlseq sp, r2, r8, r6 │ │ │ │ + rsbeq sp, sp, sl, lsr r1 │ │ │ │ + rsbeq r6, sp, r2, ror r8 │ │ │ │ + rsbeq sp, sp, sl, lsl r1 │ │ │ │ + rsbeq r6, sp, r2, asr r8 │ │ │ │ + rsbeq sp, sp, r0, lsr #32 │ │ │ │ + rsbeq r6, sp, r8, asr r7 │ │ │ │ + rsbeq ip, sp, r0, asr #31 │ │ │ │ + strdeq r6, [sp], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq ip, sp, r0, lsl #31 │ │ │ │ + strhteq r6, [sp], #-102 @ 0xffffff9a │ │ │ │ + rsbeq ip, sp, r0, ror #30 │ │ │ │ + mlseq sp, r6, r6, r6 │ │ │ │ + rsbeq ip, sp, r2, asr #30 │ │ │ │ + rsbeq r6, sp, sl, ror r6 │ │ │ │ + rsbeq ip, sp, r2, lsr #30 │ │ │ │ + rsbeq r6, sp, sl, asr r6 │ │ │ │ + rsbeq ip, sp, r2, lsl #30 │ │ │ │ + rsbeq r6, sp, sl, lsr r6 │ │ │ │ + rsbeq ip, sp, r2, ror #29 │ │ │ │ + rsbeq r6, sp, sl, lsl r6 │ │ │ │ vhadd.s8 d25, d1, d13 │ │ │ │ ldmdami fp, {r0, r3, r4, r6, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf830f700 │ │ │ │ stmdbls sp, {r0, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf7004478 │ │ │ │ blls 496154 │ │ │ │ @@ -267219,21 +267219,21 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ bicne pc, r1, r1, asr #4 │ │ │ │ @ instruction: 0xf806f700 │ │ │ │ @ instruction: 0xf06f4809 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf8c0f700 │ │ │ │ svclt 0x0000e6f8 │ │ │ │ - rsbeq ip, sp, r0, lsl #28 │ │ │ │ - rsbeq r6, sp, r8, lsr r5 │ │ │ │ - rsbeq ip, sp, r0, ror #27 │ │ │ │ - rsbeq r6, sp, r8, lsl r5 │ │ │ │ - rsbeq ip, sp, r2, asr #27 │ │ │ │ - ldrdeq ip, [sp], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r6, sp, r2, ror #9 │ │ │ │ + rsbeq ip, sp, r8, lsl #28 │ │ │ │ + rsbeq r6, sp, r0, asr #10 │ │ │ │ + rsbeq ip, sp, r8, ror #27 │ │ │ │ + rsbeq r6, sp, r0, lsr #10 │ │ │ │ + rsbeq ip, sp, sl, asr #27 │ │ │ │ + rsbeq ip, sp, r2, ror #27 │ │ │ │ + rsbeq r6, sp, sl, ror #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d32dc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1156160 │ │ │ │ ldcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ ldcmi 8, cr15, [r4], {223} @ 0xdf │ │ │ │ @@ -267574,15 +267574,15 @@ │ │ │ │ stmdacs r0, {r2, r3, r8, r9, ip, pc} │ │ │ │ mrshi pc, (UNDEF: 5) @ │ │ │ │ vadd.i8 d25, d1, d14 │ │ │ │ @ instruction: 0xf0147546 │ │ │ │ strbmi pc, [r3], -r3, lsr #15 @ │ │ │ │ andcs r4, r8, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf6fd9500 │ │ │ │ - blge 897674 │ │ │ │ + blge 897674 │ │ │ │ movwls r9, #61469 @ 0xf01d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ svcge 0x001f80e3 │ │ │ │ @ instruction: 0xf014980e │ │ │ │ vaba.s8 d31, d17, d3 │ │ │ │ ldmdbls r0, {r0, r1, r2, r6, r8, sl, ip, sp, lr} │ │ │ │ andcs r4, r4, #70254592 @ 0x4300000 │ │ │ │ @@ -268008,78 +268008,78 @@ │ │ │ │ @ instruction: 0xf6ff4478 │ │ │ │ @ instruction: 0xf7fffa9f │ │ │ │ stmdals lr, {r0, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ blx ff85692a │ │ │ │ str r4, [pc], r4, lsl #12 │ │ │ │ rsbseq r6, r8, r2, asr #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, sp, sl, ror #26 │ │ │ │ - mlseq sp, r6, ip, ip │ │ │ │ - rsbeq ip, sp, ip, lsl #26 │ │ │ │ - strhteq ip, [sp], #-162 @ 0xffffff5e │ │ │ │ - rsbeq r6, sp, r8, ror #3 │ │ │ │ - strdeq ip, [sp], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq ip, sp, r2, ror sp │ │ │ │ + mlseq sp, lr, ip, ip │ │ │ │ + rsbeq ip, sp, r4, lsl sp │ │ │ │ + strhteq ip, [sp], #-170 @ 0xffffff56 │ │ │ │ + strdeq r6, [sp], #-16 @ │ │ │ │ + rsbeq ip, sp, r2, lsl #22 │ │ │ │ rsbseq r6, r8, r0, ror #17 │ │ │ │ - rsbeq ip, sp, r0, ror fp │ │ │ │ - rsbeq ip, sp, lr, ror r9 │ │ │ │ - strhteq r6, [sp], #-4 │ │ │ │ - rsbeq ip, sp, ip, asr #18 │ │ │ │ - rsbeq ip, sp, ip, ror r8 │ │ │ │ - strhteq r5, [sp], #-242 @ 0xffffff0e │ │ │ │ - strhteq ip, [sp], #-130 @ 0xffffff7e │ │ │ │ - rsbeq ip, sp, lr, lsl #15 │ │ │ │ - rsbeq r5, sp, r2, asr #29 │ │ │ │ - rsbeq ip, sp, ip, asr #14 │ │ │ │ - rsbeq r5, sp, r2, lsl #29 │ │ │ │ - rsbeq ip, sp, ip, lsl r7 │ │ │ │ - rsbeq r5, sp, r2, asr lr │ │ │ │ - rsbeq ip, sp, sl, asr #12 │ │ │ │ - rsbeq r5, sp, r0, lsl #27 │ │ │ │ - rsbeq ip, sp, lr, lsr #12 │ │ │ │ - rsbeq r5, sp, r2, ror #26 │ │ │ │ - rsbeq ip, sp, ip, lsl #12 │ │ │ │ - rsbeq r5, sp, r0, asr #26 │ │ │ │ - rsbeq ip, sp, lr, lsl #11 │ │ │ │ - rsbeq r5, sp, r4, asr #25 │ │ │ │ - rsbeq ip, sp, sl, lsr r5 │ │ │ │ - rsbeq r5, sp, r0, ror ip │ │ │ │ - rsbeq ip, sp, ip, lsl #10 │ │ │ │ - rsbeq r5, sp, r2, asr #24 │ │ │ │ - strdeq ip, [sp], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r5, sp, r4, lsr #24 │ │ │ │ - ldrdeq ip, [sp], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r5, sp, r6, lsl #24 │ │ │ │ - rsbeq ip, sp, r6, lsr #9 │ │ │ │ - ldrdeq r5, [sp], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq ip, sp, r4, ror r4 │ │ │ │ - rsbeq r5, sp, ip, lsr #23 │ │ │ │ - rsbeq ip, sp, r4, asr #8 │ │ │ │ - rsbeq r5, sp, ip, ror fp │ │ │ │ - rsbeq ip, sp, r6, lsl #9 │ │ │ │ - rsbeq ip, sp, ip, ror #6 │ │ │ │ - rsbeq r5, sp, r2, lsr #21 │ │ │ │ - rsbeq ip, sp, r0, asr #6 │ │ │ │ - rsbeq r5, sp, r8, ror sl │ │ │ │ - strhteq ip, [sp], #-40 @ 0xffffffd8 │ │ │ │ - strdeq r5, [sp], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq ip, sp, sl, lsl #5 │ │ │ │ - rsbeq r5, sp, r2, asr #19 │ │ │ │ - rsbeq ip, sp, r0, ror r2 │ │ │ │ - rsbeq r5, sp, r6, lsr #19 │ │ │ │ - rsbeq ip, sp, r6, asr r2 │ │ │ │ - rsbeq r5, sp, ip, lsl #19 │ │ │ │ - rsbeq ip, sp, lr, lsr #5 │ │ │ │ - ldrdeq ip, [sp], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r5, sp, r4, lsl r9 │ │ │ │ - rsbeq ip, sp, r2, asr #3 │ │ │ │ - strdeq r5, [sp], #-136 @ 0xffffff78 @ │ │ │ │ - mlseq sp, r4, r1, ip │ │ │ │ - rsbeq r5, sp, sl, asr #17 │ │ │ │ - rsbeq ip, sp, r8, ror #2 │ │ │ │ - rsbeq r5, sp, r0, lsr #17 │ │ │ │ + rsbeq ip, sp, r8, ror fp │ │ │ │ + rsbeq ip, sp, r6, lsl #19 │ │ │ │ + strhteq r6, [sp], #-12 │ │ │ │ + rsbeq ip, sp, r4, asr r9 │ │ │ │ + rsbeq ip, sp, r4, lsl #17 │ │ │ │ + strhteq r5, [sp], #-250 @ 0xffffff06 │ │ │ │ + strhteq ip, [sp], #-138 @ 0xffffff76 │ │ │ │ + mlseq sp, r6, r7, ip │ │ │ │ + rsbeq r5, sp, sl, asr #29 │ │ │ │ + rsbeq ip, sp, r4, asr r7 │ │ │ │ + rsbeq r5, sp, sl, lsl #29 │ │ │ │ + rsbeq ip, sp, r4, lsr #14 │ │ │ │ + rsbeq r5, sp, sl, asr lr │ │ │ │ + rsbeq ip, sp, r2, asr r6 │ │ │ │ + rsbeq r5, sp, r8, lsl #27 │ │ │ │ + rsbeq ip, sp, r6, lsr r6 │ │ │ │ + rsbeq r5, sp, sl, ror #26 │ │ │ │ + rsbeq ip, sp, r4, lsl r6 │ │ │ │ + rsbeq r5, sp, r8, asr #26 │ │ │ │ + mlseq sp, r6, r5, ip │ │ │ │ + rsbeq r5, sp, ip, asr #25 │ │ │ │ + rsbeq ip, sp, r2, asr #10 │ │ │ │ + rsbeq r5, sp, r8, ror ip │ │ │ │ + rsbeq ip, sp, r4, lsl r5 │ │ │ │ + rsbeq r5, sp, sl, asr #24 │ │ │ │ + strdeq ip, [sp], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r5, sp, ip, lsr #24 │ │ │ │ + ldrdeq ip, [sp], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r5, sp, lr, lsl #24 │ │ │ │ + rsbeq ip, sp, lr, lsr #9 │ │ │ │ + rsbeq r5, sp, r6, ror #23 │ │ │ │ + rsbeq ip, sp, ip, ror r4 │ │ │ │ + strhteq r5, [sp], #-180 @ 0xffffff4c │ │ │ │ + rsbeq ip, sp, ip, asr #8 │ │ │ │ + rsbeq r5, sp, r4, lsl #23 │ │ │ │ + rsbeq ip, sp, lr, lsl #9 │ │ │ │ + rsbeq ip, sp, r4, ror r3 │ │ │ │ + rsbeq r5, sp, sl, lsr #21 │ │ │ │ + rsbeq ip, sp, r8, asr #6 │ │ │ │ + rsbeq r5, sp, r0, lsl #21 │ │ │ │ + rsbeq ip, sp, r0, asr #5 │ │ │ │ + strdeq r5, [sp], #-152 @ 0xffffff68 @ │ │ │ │ + mlseq sp, r2, r2, ip │ │ │ │ + rsbeq r5, sp, sl, asr #19 │ │ │ │ + rsbeq ip, sp, r8, ror r2 │ │ │ │ + rsbeq r5, sp, lr, lsr #19 │ │ │ │ + rsbeq ip, sp, lr, asr r2 │ │ │ │ + mlseq sp, r4, r9, r5 │ │ │ │ + strhteq ip, [sp], #-38 @ 0xffffffda │ │ │ │ + rsbeq ip, sp, r4, ror #3 │ │ │ │ + rsbeq r5, sp, ip, lsl r9 │ │ │ │ + rsbeq ip, sp, sl, asr #3 │ │ │ │ + rsbeq r5, sp, r0, lsl #18 │ │ │ │ + mlseq sp, ip, r1, ip │ │ │ │ + ldrdeq r5, [sp], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq ip, sp, r0, ror r1 │ │ │ │ + rsbeq r5, sp, r8, lsr #17 │ │ │ │ @ instruction: 0xf6414846 │ │ │ │ ldrbtmi r0, [r8], #-397 @ 0xfffffe73 │ │ │ │ @ instruction: 0xf6ff300c │ │ │ │ stmdami r4, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ blx 356768 >::_M_default_append(unsigned int)@@Base+0xd0e64> │ │ │ │ blt ff5d6b6c │ │ │ │ @@ -268143,30 +268143,30 @@ │ │ │ │ vhadd.s8 d16, d1, d12 │ │ │ │ @ instruction: 0xf6ff713f │ │ │ │ ldmdami r3, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r8, pc, rrx @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6ff4478 │ │ │ │ @ instruction: 0xf7fff989 │ │ │ │ svclt 0x0000bbd7 │ │ │ │ - rsbeq ip, sp, sl, lsr r0 │ │ │ │ - rsbeq r5, sp, r2, ror r7 │ │ │ │ - rsbeq ip, sp, r8 │ │ │ │ - rsbeq r5, sp, r0, asr #14 │ │ │ │ - rsbeq fp, sp, lr, ror #31 │ │ │ │ - rsbeq r5, sp, r4, lsr #14 │ │ │ │ - ldrdeq fp, [sp], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r5, sp, sl, lsl #14 │ │ │ │ - rsbeq fp, sp, r4, lsr #31 │ │ │ │ - ldrdeq r5, [sp], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq fp, sp, r8, lsl #31 │ │ │ │ - rsbeq fp, sp, r0, lsr #31 │ │ │ │ - rsbeq r5, sp, r8, lsr #13 │ │ │ │ - rsbeq fp, sp, r4, asr pc │ │ │ │ - rsbeq fp, sp, ip, ror #30 │ │ │ │ - rsbeq r5, sp, r4, ror r6 │ │ │ │ + rsbeq ip, sp, r2, asr #32 │ │ │ │ + rsbeq r5, sp, sl, ror r7 │ │ │ │ + rsbeq ip, sp, r0, lsl r0 │ │ │ │ + rsbeq r5, sp, r8, asr #14 │ │ │ │ + strdeq fp, [sp], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r5, sp, ip, lsr #14 │ │ │ │ + ldrdeq fp, [sp], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r5, sp, r2, lsl r7 │ │ │ │ + rsbeq fp, sp, ip, lsr #31 │ │ │ │ + rsbeq r5, sp, r4, ror #13 │ │ │ │ + mlseq sp, r0, pc, fp @ │ │ │ │ + rsbeq fp, sp, r8, lsr #31 │ │ │ │ + strhteq r5, [sp], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq fp, sp, ip, asr pc │ │ │ │ + rsbeq fp, sp, r4, ror pc │ │ │ │ + rsbeq r5, sp, ip, ror r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 254170 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [r1], r1, asr #1 │ │ │ │ blcs 1457048 │ │ │ │ @@ -268891,31 +268891,31 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ blx fff57404 │ │ │ │ @ instruction: 0x46284659 │ │ │ │ blx fee5740e │ │ │ │ svclt 0x0000e48f │ │ │ │ rsbseq r5, r8, sl, lsr #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, sp, sl, lsl #28 │ │ │ │ + rsbeq fp, sp, r2, lsl lr │ │ │ │ @ instruction: 0xffff9427 │ │ │ │ @ instruction: 0xffff5347 │ │ │ │ - rsbeq fp, sp, r6, lsr #26 │ │ │ │ - rsbeq r5, sp, ip, asr r4 │ │ │ │ - rsbeq fp, sp, sl, lsl #26 │ │ │ │ - rsbeq r5, sp, r0, asr #8 │ │ │ │ + rsbeq fp, sp, lr, lsr #26 │ │ │ │ + rsbeq r5, sp, r4, ror #8 │ │ │ │ + rsbeq fp, sp, r2, lsl sp │ │ │ │ + rsbeq r5, sp, r8, asr #8 │ │ │ │ rsbseq r5, r8, r6, asr fp │ │ │ │ - rsbeq fp, sp, ip, ror fp │ │ │ │ - rsbeq fp, sp, r2, ror sl │ │ │ │ - rsbeq r5, sp, r8, lsr #3 │ │ │ │ - rsbeq fp, sp, r6, asr sl │ │ │ │ - rsbeq r5, sp, ip, lsl #3 │ │ │ │ - rsbeq fp, sp, ip, lsl r9 │ │ │ │ - rsbeq r5, sp, sl, asr r0 │ │ │ │ - rsbeq fp, sp, r8, lsr #7 │ │ │ │ - rsbeq r4, sp, r6, ror #21 │ │ │ │ + rsbeq fp, sp, r4, lsl #23 │ │ │ │ + rsbeq fp, sp, sl, ror sl │ │ │ │ + strhteq r5, [sp], #-16 │ │ │ │ + rsbeq fp, sp, lr, asr sl │ │ │ │ + mlseq sp, r4, r1, r5 │ │ │ │ + rsbeq fp, sp, r4, lsr #18 │ │ │ │ + rsbeq r5, sp, r2, rrx │ │ │ │ + strhteq fp, [sp], #-48 @ 0xffffffd0 │ │ │ │ + rsbeq r4, sp, lr, ror #21 │ │ │ │ ldrdlt pc, [r4], -sp @ │ │ │ │ @ instruction: 0xf8df4628 │ │ │ │ @ instruction: 0xf0134c54 │ │ │ │ bvs ffdd6d10 │ │ │ │ @ instruction: 0xf106447c │ │ │ │ vrhadd.s8 d16, d1, d16 │ │ │ │ movwls r1, #821 @ 0x335 │ │ │ │ @@ -268989,15 +268989,15 @@ │ │ │ │ blx 555554 │ │ │ │ stclge 5, cr15, [pc, #-508] @ 119798 │ │ │ │ blhi ff15546c │ │ │ │ blx 555560 │ │ │ │ stclge 7, cr15, [lr, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf8dfe547 │ │ │ │ strmi r4, [r3], r0, lsr #22 │ │ │ │ - blpl 857d28 │ │ │ │ + blpl 857d28 │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ @ instruction: 0xf104447c │ │ │ │ ldrbtmi r0, [sp], #-12 │ │ │ │ blx 9575b4 │ │ │ │ @ instruction: 0x46284659 │ │ │ │ blx ff8575bc │ │ │ │ bicseq pc, sp, r1, asr #4 │ │ │ │ @@ -269699,70 +269699,70 @@ │ │ │ │ bicsvc pc, r7, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0x4659483a │ │ │ │ @ instruction: 0xf6fd4478 │ │ │ │ @ instruction: 0xf7fefd61 │ │ │ │ svclt 0x0000bce2 │ │ │ │ - mlseq sp, r4, r3, fp │ │ │ │ - rsbeq fp, sp, r4, ror #3 │ │ │ │ - rsbeq r4, sp, r2, lsr #18 │ │ │ │ - strhteq fp, [sp], #-28 @ 0xffffffe4 │ │ │ │ - strdeq r4, [sp], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq fp, sp, r6, lsl #1 │ │ │ │ - rsbeq sl, sp, ip, asr lr │ │ │ │ - mlseq sp, r2, r5, r4 │ │ │ │ - rsbeq sl, sp, r0, asr #28 │ │ │ │ - rsbeq r4, sp, r6, ror r5 │ │ │ │ - rsbeq sl, sp, lr, lsr #27 │ │ │ │ - rsbeq r4, sp, ip, ror #9 │ │ │ │ - strdeq sl, [sp], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r4, sp, sl, lsr r4 │ │ │ │ - rsbeq sl, sp, r8, asr #26 │ │ │ │ - strdeq sl, [sp], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq sl, sp, r4, lsr #22 │ │ │ │ - rsbeq r4, sp, sl, asr r2 │ │ │ │ - rsbeq sl, sp, r8, lsl #22 │ │ │ │ - rsbeq r4, sp, lr, lsr r2 │ │ │ │ - rsbeq sl, sp, r2, ror #21 │ │ │ │ - rsbeq r4, sp, r0, lsr #4 │ │ │ │ - rsbeq sl, sp, r2, lsl sl │ │ │ │ - rsbeq r4, sp, sl, asr #2 │ │ │ │ - rsbeq sl, sp, r6, ror #19 │ │ │ │ - rsbeq r4, sp, lr, lsl r1 │ │ │ │ - rsbeq sl, sp, r6, asr r9 │ │ │ │ - rsbeq r4, sp, lr, lsl #1 │ │ │ │ - rsbeq sl, sp, lr, ror #17 │ │ │ │ - rsbeq r4, sp, r6, lsr #32 │ │ │ │ - rsbeq sl, sp, r6, ror #16 │ │ │ │ - mlseq sp, lr, pc, r3 @ │ │ │ │ - rsbeq sl, sp, sl, asr #16 │ │ │ │ - rsbeq r3, sp, r2, lsl #31 │ │ │ │ - rsbeq sl, sp, lr, lsr #16 │ │ │ │ - rsbeq r3, sp, r4, ror #30 │ │ │ │ - rsbeq sl, sp, lr, lsl #16 │ │ │ │ - rsbeq r3, sp, r4, asr #30 │ │ │ │ - rsbeq sl, sp, lr, ror #15 │ │ │ │ - rsbeq r3, sp, r4, lsr #30 │ │ │ │ - ldrdeq sl, [sp], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r3, sp, sl, lsl #30 │ │ │ │ - strhteq sl, [sp], #-122 @ 0xffffff86 │ │ │ │ - strdeq r3, [sp], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq sl, sp, r0, lsr #15 │ │ │ │ - ldrdeq r3, [sp], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq sl, sp, r0, lsl #15 │ │ │ │ - strhteq r3, [sp], #-230 @ 0xffffff1a │ │ │ │ - rsbeq sl, sp, r6, ror #14 │ │ │ │ - mlseq sp, ip, lr, r3 │ │ │ │ - rsbeq sl, sp, sl, asr #14 │ │ │ │ - rsbeq r3, sp, r0, lsl #29 │ │ │ │ - rsbeq sl, sp, r2, lsr #14 │ │ │ │ - rsbeq r3, sp, sl, asr lr │ │ │ │ - rsbeq sl, sp, ip, ror #13 │ │ │ │ - rsbeq r3, sp, r4, lsr #28 │ │ │ │ + mlseq sp, ip, r3, fp │ │ │ │ + rsbeq fp, sp, ip, ror #3 │ │ │ │ + rsbeq r4, sp, sl, lsr #18 │ │ │ │ + rsbeq fp, sp, r4, asr #3 │ │ │ │ + rsbeq r4, sp, r2, lsl #18 │ │ │ │ + rsbeq fp, sp, lr, lsl #1 │ │ │ │ + rsbeq sl, sp, r4, ror #28 │ │ │ │ + mlseq sp, sl, r5, r4 │ │ │ │ + rsbeq sl, sp, r8, asr #28 │ │ │ │ + rsbeq r4, sp, lr, ror r5 │ │ │ │ + strhteq sl, [sp], #-214 @ 0xffffff2a │ │ │ │ + strdeq r4, [sp], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq sl, sp, r4, lsl #26 │ │ │ │ + rsbeq r4, sp, r2, asr #8 │ │ │ │ + rsbeq sl, sp, r0, asr sp │ │ │ │ + strdeq sl, [sp], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq sl, sp, ip, lsr #22 │ │ │ │ + rsbeq r4, sp, r2, ror #4 │ │ │ │ + rsbeq sl, sp, r0, lsl fp │ │ │ │ + rsbeq r4, sp, r6, asr #4 │ │ │ │ + rsbeq sl, sp, sl, ror #21 │ │ │ │ + rsbeq r4, sp, r8, lsr #4 │ │ │ │ + rsbeq sl, sp, sl, lsl sl │ │ │ │ + rsbeq r4, sp, r2, asr r1 │ │ │ │ + rsbeq sl, sp, lr, ror #19 │ │ │ │ + rsbeq r4, sp, r6, lsr #2 │ │ │ │ + rsbeq sl, sp, lr, asr r9 │ │ │ │ + mlseq sp, r6, r0, r4 │ │ │ │ + strdeq sl, [sp], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r4, sp, lr, lsr #32 │ │ │ │ + rsbeq sl, sp, lr, ror #16 │ │ │ │ + rsbeq r3, sp, r6, lsr #31 │ │ │ │ + rsbeq sl, sp, r2, asr r8 │ │ │ │ + rsbeq r3, sp, sl, lsl #31 │ │ │ │ + rsbeq sl, sp, r6, lsr r8 │ │ │ │ + rsbeq r3, sp, ip, ror #30 │ │ │ │ + rsbeq sl, sp, r6, lsl r8 │ │ │ │ + rsbeq r3, sp, ip, asr #30 │ │ │ │ + strdeq sl, [sp], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r3, sp, ip, lsr #30 │ │ │ │ + ldrdeq sl, [sp], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r3, sp, r2, lsl pc │ │ │ │ + rsbeq sl, sp, r2, asr #15 │ │ │ │ + strdeq r3, [sp], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq sl, sp, r8, lsr #15 │ │ │ │ + ldrdeq r3, [sp], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq sl, sp, r8, lsl #15 │ │ │ │ + strhteq r3, [sp], #-238 @ 0xffffff12 │ │ │ │ + rsbeq sl, sp, lr, ror #14 │ │ │ │ + rsbeq r3, sp, r4, lsr #29 │ │ │ │ + rsbeq sl, sp, r2, asr r7 │ │ │ │ + rsbeq r3, sp, r8, lsl #29 │ │ │ │ + rsbeq sl, sp, sl, lsr #14 │ │ │ │ + rsbeq r3, sp, r2, ror #28 │ │ │ │ + strdeq sl, [sp], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r3, sp, ip, lsr #28 │ │ │ │ @ instruction: 0xf72f4628 │ │ │ │ ldrbmi pc, [r1], -r5, ror #21 @ │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr, #-984] @ 0xfffffc28 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0xf8da8220 │ │ │ │ tstcs r0, r4 │ │ │ │ @@ -270089,75 +270089,75 @@ │ │ │ │ @ instruction: 0xf99ef6fd │ │ │ │ @ instruction: 0xf06f4842 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ blx 17586c0 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - mlseq sp, sl, r5, sl │ │ │ │ - ldrdeq r3, [sp], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq sl, sp, r8, ror #10 │ │ │ │ - mlseq sp, lr, ip, r3 │ │ │ │ - rsbeq sl, sp, r6, asr #10 │ │ │ │ - rsbeq r3, sp, ip, ror ip │ │ │ │ - rsbeq sl, sp, r4, lsr #10 │ │ │ │ - rsbeq r3, sp, sl, asr ip │ │ │ │ - strdeq sl, [sp], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r3, sp, r8, lsr #24 │ │ │ │ - ldrdeq sl, [sp], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r3, sp, r8, lsl #24 │ │ │ │ - rsbeq sl, sp, lr, lsr #9 │ │ │ │ - rsbeq r3, sp, r2, ror #23 │ │ │ │ - rsbeq sl, sp, r2, ror #8 │ │ │ │ - mlseq sp, sl, fp, r3 │ │ │ │ - rsbeq sl, sp, r6, asr #8 │ │ │ │ - rsbeq r3, sp, lr, ror fp │ │ │ │ - rsbeq sl, sp, sl, lsl r4 │ │ │ │ - rsbeq r3, sp, r2, asr fp │ │ │ │ - rsbeq sl, sp, sl, asr #6 │ │ │ │ - rsbeq r3, sp, r2, lsl #21 │ │ │ │ - rsbeq sl, sp, r0, lsr r3 │ │ │ │ - rsbeq r3, sp, r6, ror #20 │ │ │ │ - rsbeq sl, sp, r0, lsl #6 │ │ │ │ - rsbeq r3, sp, r8, lsr sl │ │ │ │ - rsbeq sl, sp, r2, ror #5 │ │ │ │ - rsbeq r3, sp, sl, lsl sl │ │ │ │ - rsbeq sl, sp, r4, asr #5 │ │ │ │ - strdeq r3, [sp], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq sl, sp, r6, lsr #5 │ │ │ │ - ldrdeq r3, [sp], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq sl, sp, r8, lsl #5 │ │ │ │ - rsbeq r3, sp, r0, asr #19 │ │ │ │ - rsbeq sl, sp, sl, ror #4 │ │ │ │ - rsbeq r3, sp, r2, lsr #19 │ │ │ │ - rsbeq sl, sp, ip, asr #4 │ │ │ │ - rsbeq r3, sp, r4, lsl #19 │ │ │ │ - rsbeq sl, sp, lr, lsr #4 │ │ │ │ - rsbeq r3, sp, r6, ror #18 │ │ │ │ - rsbeq sl, sp, r0, lsl r2 │ │ │ │ - rsbeq r3, sp, r8, asr #18 │ │ │ │ - strdeq sl, [sp], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r3, sp, sl, lsr #18 │ │ │ │ - ldrdeq sl, [sp], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r3, sp, sl, lsl #18 │ │ │ │ - strhteq sl, [sp], #-20 @ 0xffffffec │ │ │ │ - rsbeq r3, sp, sl, ror #17 │ │ │ │ + rsbeq sl, sp, r2, lsr #11 │ │ │ │ + ldrdeq r3, [sp], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq sl, sp, r0, ror r5 │ │ │ │ + rsbeq r3, sp, r6, lsr #25 │ │ │ │ + rsbeq sl, sp, lr, asr #10 │ │ │ │ + rsbeq r3, sp, r4, lsl #25 │ │ │ │ + rsbeq sl, sp, ip, lsr #10 │ │ │ │ + rsbeq r3, sp, r2, ror #24 │ │ │ │ + strdeq sl, [sp], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r3, sp, r0, lsr ip │ │ │ │ + ldrdeq sl, [sp], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r3, sp, r0, lsl ip │ │ │ │ + strhteq sl, [sp], #-70 @ 0xffffffba │ │ │ │ + rsbeq r3, sp, sl, ror #23 │ │ │ │ + rsbeq sl, sp, sl, ror #8 │ │ │ │ + rsbeq r3, sp, r2, lsr #23 │ │ │ │ + rsbeq sl, sp, lr, asr #8 │ │ │ │ + rsbeq r3, sp, r6, lsl #23 │ │ │ │ + rsbeq sl, sp, r2, lsr #8 │ │ │ │ + rsbeq r3, sp, sl, asr fp │ │ │ │ + rsbeq sl, sp, r2, asr r3 │ │ │ │ + rsbeq r3, sp, sl, lsl #21 │ │ │ │ + rsbeq sl, sp, r8, lsr r3 │ │ │ │ + rsbeq r3, sp, lr, ror #20 │ │ │ │ + rsbeq sl, sp, r8, lsl #6 │ │ │ │ + rsbeq r3, sp, r0, asr #20 │ │ │ │ + rsbeq sl, sp, sl, ror #5 │ │ │ │ + rsbeq r3, sp, r2, lsr #20 │ │ │ │ + rsbeq sl, sp, ip, asr #5 │ │ │ │ + rsbeq r3, sp, r4, lsl #20 │ │ │ │ + rsbeq sl, sp, lr, lsr #5 │ │ │ │ + rsbeq r3, sp, r6, ror #19 │ │ │ │ + mlseq sp, r0, r2, sl │ │ │ │ + rsbeq r3, sp, r8, asr #19 │ │ │ │ + rsbeq sl, sp, r2, ror r2 │ │ │ │ + rsbeq r3, sp, sl, lsr #19 │ │ │ │ + rsbeq sl, sp, r4, asr r2 │ │ │ │ + rsbeq r3, sp, ip, lsl #19 │ │ │ │ + rsbeq sl, sp, r6, lsr r2 │ │ │ │ + rsbeq r3, sp, lr, ror #18 │ │ │ │ + rsbeq sl, sp, r8, lsl r2 │ │ │ │ + rsbeq r3, sp, r0, asr r9 │ │ │ │ + strdeq sl, [sp], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r3, sp, r2, lsr r9 │ │ │ │ + ldrdeq sl, [sp], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r3, sp, r2, lsl r9 │ │ │ │ + strhteq sl, [sp], #-28 @ 0xffffffe4 │ │ │ │ + strdeq r3, [sp], #-130 @ 0xffffff7e @ │ │ │ │ + mlseq sp, lr, r1, sl │ │ │ │ + ldrdeq r3, [sp], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq sl, sp, lr, ror r1 │ │ │ │ mlseq sp, r6, r1, sl │ │ │ │ - rsbeq r3, sp, lr, asr #17 │ │ │ │ - rsbeq sl, sp, r6, ror r1 │ │ │ │ - rsbeq sl, sp, lr, lsl #3 │ │ │ │ - mlseq sp, r6, r8, r3 │ │ │ │ - rsbeq sl, sp, r2, asr #2 │ │ │ │ - rsbeq sl, sp, sl, asr r1 │ │ │ │ - rsbeq r3, sp, r2, ror #16 │ │ │ │ - rsbeq sl, sp, r0, lsl r1 │ │ │ │ - rsbeq sl, sp, sl, lsr #2 │ │ │ │ - strdeq sl, [sp], #-2 @ │ │ │ │ - rsbeq sl, sp, sl, lsl #2 │ │ │ │ - rsbeq r3, sp, r2, lsl r8 │ │ │ │ + mlseq sp, lr, r8, r3 │ │ │ │ + rsbeq sl, sp, sl, asr #2 │ │ │ │ + rsbeq sl, sp, r2, ror #2 │ │ │ │ + rsbeq r3, sp, sl, ror #16 │ │ │ │ + rsbeq sl, sp, r8, lsl r1 │ │ │ │ + rsbeq sl, sp, r2, lsr r1 │ │ │ │ + strdeq sl, [sp], #-10 @ │ │ │ │ + rsbeq sl, sp, r2, lsl r1 │ │ │ │ + rsbeq r3, sp, sl, lsl r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec71dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ strdlt r2, [sp], r4 │ │ │ │ ldrbtcc pc, [r0], #2271 @ 0x8df @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -270473,93 +270473,93 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 4, pc, cr10, cr12, {7} │ │ │ │ @ instruction: 0x46294852 │ │ │ │ @ instruction: 0xf6fc4478 │ │ │ │ @ instruction: 0xe601ff55 │ │ │ │ rsbseq r3, r8, r2, lsl lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, sp, r8, lsl r0 │ │ │ │ + rsbeq sl, sp, r0, lsr #32 │ │ │ │ @ instruction: 0xffffb141 │ │ │ │ @ instruction: 0xffff94f3 │ │ │ │ @ instruction: 0xffff3b81 │ │ │ │ @ instruction: 0xffff3c13 │ │ │ │ - rsbeq sl, sp, lr, lsr r2 │ │ │ │ - rsbeq sl, sp, r0, ror #1 │ │ │ │ + rsbeq sl, sp, r6, asr #4 │ │ │ │ + rsbeq sl, sp, r8, ror #1 │ │ │ │ andeq r0, r0, pc, asr #24 │ │ │ │ andeq r0, r0, r5, ror #10 │ │ │ │ - ldrdeq r9, [sp], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r3, sp, r6, lsl #12 │ │ │ │ + ldrdeq r9, [sp], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r3, sp, lr, lsl #12 │ │ │ │ rsbseq r3, r8, lr, lsl sp │ │ │ │ - mlseq sp, r6, lr, r9 │ │ │ │ - rsbeq r3, sp, ip, asr #11 │ │ │ │ + mlseq sp, lr, lr, r9 │ │ │ │ + ldrdeq r3, [sp], #-84 @ 0xffffffac @ │ │ │ │ @ instruction: 0xffff6553 │ │ │ │ @ instruction: 0xffff6b11 │ │ │ │ - rsbeq r9, sp, r6, asr lr │ │ │ │ - rsbeq r3, sp, lr, lsl #11 │ │ │ │ - rsbeq r9, sp, ip, lsr lr │ │ │ │ - rsbeq r3, sp, r4, ror r5 │ │ │ │ - rsbeq r9, sp, r2, lsr #28 │ │ │ │ - rsbeq r3, sp, r8, asr r5 │ │ │ │ - rsbeq r9, sp, r4, lsl #28 │ │ │ │ - rsbeq r3, sp, sl, lsr r5 │ │ │ │ - rsbeq r9, sp, sl, ror #27 │ │ │ │ - rsbeq r3, sp, r0, lsr #10 │ │ │ │ + rsbeq r9, sp, lr, asr lr │ │ │ │ + mlseq sp, r6, r5, r3 │ │ │ │ + rsbeq r9, sp, r4, asr #28 │ │ │ │ + rsbeq r3, sp, ip, ror r5 │ │ │ │ + rsbeq r9, sp, sl, lsr #28 │ │ │ │ + rsbeq r3, sp, r0, ror #10 │ │ │ │ + rsbeq r9, sp, ip, lsl #28 │ │ │ │ + rsbeq r3, sp, r2, asr #10 │ │ │ │ + strdeq r9, [sp], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r3, sp, r8, lsr #10 │ │ │ │ @ instruction: 0xffffac4f │ │ │ │ @ instruction: 0xffffa93d │ │ │ │ - rsbeq r9, sp, sl, lsr #27 │ │ │ │ - rsbeq r3, sp, r2, ror #9 │ │ │ │ - mlseq sp, r0, sp, r9 │ │ │ │ - rsbeq r3, sp, r8, asr #9 │ │ │ │ + strhteq r9, [sp], #-210 @ 0xffffff2e │ │ │ │ + rsbeq r3, sp, sl, ror #9 │ │ │ │ + mlseq sp, r8, sp, r9 │ │ │ │ + ldrdeq r3, [sp], #-64 @ 0xffffffc0 @ │ │ │ │ @ instruction: 0xffff3e33 │ │ │ │ - rsbeq r9, sp, r4, ror #26 │ │ │ │ - mlseq sp, ip, r4, r3 │ │ │ │ + rsbeq r9, sp, ip, ror #26 │ │ │ │ + rsbeq r3, sp, r4, lsr #9 │ │ │ │ andeq r1, r0, r3, ror sl │ │ │ │ - rsbeq r9, sp, r8, lsr sp │ │ │ │ - rsbeq r3, sp, r0, ror r4 │ │ │ │ + rsbeq r9, sp, r0, asr #26 │ │ │ │ + rsbeq r3, sp, r8, ror r4 │ │ │ │ @ instruction: 0xffff74a3 │ │ │ │ - rsbeq r9, sp, ip, lsl #26 │ │ │ │ - rsbeq r3, sp, r4, asr #8 │ │ │ │ + rsbeq r9, sp, r4, lsl sp │ │ │ │ + rsbeq r3, sp, ip, asr #8 │ │ │ │ @ instruction: 0xffffde05 │ │ │ │ - ldrdeq r9, [sp], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r3, sp, r0, lsl r4 │ │ │ │ + rsbeq r9, sp, r0, ror #25 │ │ │ │ + rsbeq r3, sp, r8, lsl r4 │ │ │ │ @ instruction: 0xffff99cf │ │ │ │ - rsbeq r9, sp, ip, lsr #25 │ │ │ │ - rsbeq r3, sp, r4, ror #7 │ │ │ │ + strhteq r9, [sp], #-196 @ 0xffffff3c │ │ │ │ + rsbeq r3, sp, ip, ror #7 │ │ │ │ @ instruction: 0xffffa64b │ │ │ │ - rsbeq r9, sp, r0, lsl #25 │ │ │ │ - strhteq r3, [sp], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq r9, sp, r8, lsl #25 │ │ │ │ + rsbeq r3, sp, r0, asr #7 │ │ │ │ @ instruction: 0xffff3817 │ │ │ │ - rsbeq r9, sp, r0, asr ip │ │ │ │ - rsbeq r3, sp, r8, lsl #7 │ │ │ │ + rsbeq r9, sp, r8, asr ip │ │ │ │ + mlseq sp, r0, r3, r3 │ │ │ │ @ instruction: 0xffff7283 │ │ │ │ - rsbeq r9, sp, r4, lsr #24 │ │ │ │ - rsbeq r3, sp, ip, asr r3 │ │ │ │ + rsbeq r9, sp, ip, lsr #24 │ │ │ │ + rsbeq r3, sp, r4, ror #6 │ │ │ │ @ instruction: 0xffff7207 │ │ │ │ - strdeq r9, [sp], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r3, sp, r0, lsr r3 │ │ │ │ - rsbeq r9, sp, sl, lsr pc │ │ │ │ - mlseq sp, ip, pc, r9 @ │ │ │ │ - strhteq r9, [sp], #-188 @ 0xffffff44 │ │ │ │ - strdeq r3, [sp], #-36 @ 0xffffffdc @ │ │ │ │ - mlseq sp, r0, pc, r9 @ │ │ │ │ - strdeq r9, [sp], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r9, sp, r2, lsl #23 │ │ │ │ - strhteq r3, [sp], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq r9, sp, ip, ror #31 │ │ │ │ - strhteq r9, [sp], #-198 @ 0xffffff3a │ │ │ │ - rsbeq r9, sp, sl, asr #22 │ │ │ │ - rsbeq r3, sp, r2, lsl #5 │ │ │ │ + rsbeq r9, sp, r0, lsl #24 │ │ │ │ + rsbeq r3, sp, r8, lsr r3 │ │ │ │ + rsbeq r9, sp, r2, asr #30 │ │ │ │ + rsbeq r9, sp, r4, lsr #31 │ │ │ │ + rsbeq r9, sp, r4, asr #23 │ │ │ │ + strdeq r3, [sp], #-44 @ 0xffffffd4 @ │ │ │ │ + mlseq sp, r8, pc, r9 @ │ │ │ │ strdeq r9, [sp], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r9, sp, r4, lsr #25 │ │ │ │ - rsbeq r9, sp, lr, lsl #22 │ │ │ │ - rsbeq r3, sp, r6, asr #4 │ │ │ │ + rsbeq r9, sp, sl, lsl #23 │ │ │ │ + rsbeq r3, sp, r2, asr #5 │ │ │ │ + strdeq r9, [sp], #-244 @ 0xffffff0c @ │ │ │ │ + strhteq r9, [sp], #-206 @ 0xffffff32 │ │ │ │ + rsbeq r9, sp, r2, asr fp │ │ │ │ + rsbeq r3, sp, sl, lsl #5 │ │ │ │ rsbeq sl, sp, r2 │ │ │ │ - mlseq sp, r0, ip, r9 │ │ │ │ - ldrdeq r9, [sp], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r3, sp, ip, lsl #4 │ │ │ │ + rsbeq r9, sp, ip, lsr #25 │ │ │ │ + rsbeq r9, sp, r6, lsl fp │ │ │ │ + rsbeq r3, sp, lr, asr #4 │ │ │ │ + rsbeq sl, sp, sl │ │ │ │ + mlseq sp, r8, ip, r9 │ │ │ │ + ldrdeq r9, [sp], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r3, sp, r4, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec72420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -270570,16 +270570,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6fc300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mrc2 6, 4, pc, cr2, cr12, {7} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r9, sp, lr, asr #18 │ │ │ │ - rsbeq r3, sp, r6, lsl #1 │ │ │ │ + rsbeq r9, sp, r6, asr r9 │ │ │ │ + rsbeq r3, sp, lr, lsl #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d6728 >::_M_default_append(unsigned int)@@Base+0x50e24> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ @ instruction: 0xf8dfb09d │ │ │ │ cdp 5, 11, cr10, cr0, cr12, {6} │ │ │ │ @@ -270952,56 +270952,56 @@ │ │ │ │ blx fe8d9432 │ │ │ │ @ instruction: 0xf6f6e7cd │ │ │ │ pushmi {r1, r3, r5, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xe7e74479 │ │ │ │ rsbseq r3, r8, r2, ror r7 │ │ │ │ rsbseq r3, r8, lr, asr r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r9, [sp], #-168 @ 0xffffff58 │ │ │ │ + rsbeq r9, sp, r0, asr #21 │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ - rsbeq r9, sp, r2, lsr lr │ │ │ │ - rsbeq r9, sp, r8, lsr #15 │ │ │ │ - rsbeq r9, sp, sl, lsl #13 │ │ │ │ - rsbeq r2, sp, r2, asr #27 │ │ │ │ + rsbeq r9, sp, sl, lsr lr │ │ │ │ + strhteq r9, [sp], #-112 @ 0xffffff90 │ │ │ │ + mlseq sp, r2, r6, r9 │ │ │ │ + rsbeq r2, sp, sl, asr #27 │ │ │ │ ldrsbteq r3, [r8], #-76 @ 0xffffffb4 │ │ │ │ - rsbeq r9, sp, r6, lsr #12 │ │ │ │ - rsbeq r2, sp, lr, asr sp │ │ │ │ - rsbeq r9, sp, r6, ror r5 │ │ │ │ - rsbeq r2, sp, lr, lsr #25 │ │ │ │ - rsbeq r9, sp, ip, asr r5 │ │ │ │ - mlseq sp, r4, ip, r2 │ │ │ │ - strhteq r9, [sp], #-82 @ 0xffffffae │ │ │ │ - rsbeq r9, sp, r8, lsl #10 │ │ │ │ - rsbeq r2, sp, r0, asr #24 │ │ │ │ - rsbeq r9, sp, ip, ror #9 │ │ │ │ - rsbeq r2, sp, r4, lsr #24 │ │ │ │ - mlseq sp, r2, r4, r9 │ │ │ │ - rsbeq r2, sp, sl, asr #23 │ │ │ │ - rsbeq r9, sp, r0, ror r4 │ │ │ │ - rsbeq r2, sp, r8, lsr #23 │ │ │ │ - rsbeq r9, sp, r6, asr r4 │ │ │ │ - rsbeq r2, sp, ip, lsl #23 │ │ │ │ - rsbeq r9, sp, r8, lsr r4 │ │ │ │ - rsbeq r2, sp, lr, ror #22 │ │ │ │ - rsbeq r9, sp, sl, lsl r4 │ │ │ │ - rsbeq r2, sp, r2, asr fp │ │ │ │ - strdeq r9, [sp], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r2, sp, r6, lsr fp │ │ │ │ - rsbeq r9, sp, r2, ror #7 │ │ │ │ - rsbeq r2, sp, sl, lsl fp │ │ │ │ - rsbeq r9, sp, r8, asr #7 │ │ │ │ - rsbeq r9, sp, r8, ror #18 │ │ │ │ - rsbeq r9, sp, r6, lsr #7 │ │ │ │ - rsbeq r9, sp, r0, ror #17 │ │ │ │ - rsbeq r9, sp, lr, lsl #7 │ │ │ │ - rsbeq r6, sp, r6, lsr #15 │ │ │ │ + rsbeq r9, sp, lr, lsr #12 │ │ │ │ + rsbeq r2, sp, r6, ror #26 │ │ │ │ + rsbeq r9, sp, lr, ror r5 │ │ │ │ + strhteq r2, [sp], #-198 @ 0xffffff3a │ │ │ │ + rsbeq r9, sp, r4, ror #10 │ │ │ │ + mlseq sp, ip, ip, r2 │ │ │ │ + strhteq r9, [sp], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r9, sp, r0, lsl r5 │ │ │ │ + rsbeq r2, sp, r8, asr #24 │ │ │ │ + strdeq r9, [sp], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r2, sp, ip, lsr #24 │ │ │ │ + mlseq sp, sl, r4, r9 │ │ │ │ + ldrdeq r2, [sp], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r9, sp, r8, ror r4 │ │ │ │ + strhteq r2, [sp], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r9, sp, lr, asr r4 │ │ │ │ + mlseq sp, r4, fp, r2 │ │ │ │ + rsbeq r9, sp, r0, asr #8 │ │ │ │ + rsbeq r2, sp, r6, ror fp │ │ │ │ + rsbeq r9, sp, r2, lsr #8 │ │ │ │ + rsbeq r2, sp, sl, asr fp │ │ │ │ + rsbeq r9, sp, r6, lsl #8 │ │ │ │ + rsbeq r2, sp, lr, lsr fp │ │ │ │ + rsbeq r9, sp, sl, ror #7 │ │ │ │ + rsbeq r2, sp, r2, lsr #22 │ │ │ │ + ldrdeq r9, [sp], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r9, sp, r0, ror r9 │ │ │ │ + rsbeq r9, sp, lr, lsr #7 │ │ │ │ rsbeq r9, sp, r8, ror #17 │ │ │ │ - rsbeq r9, sp, r6, ror #6 │ │ │ │ - rsbeq r9, sp, r6, lsl #19 │ │ │ │ - rsbeq r6, sp, r0, ror r7 │ │ │ │ + mlseq sp, r6, r3, r9 │ │ │ │ + rsbeq r6, sp, lr, lsr #15 │ │ │ │ + strdeq r9, [sp], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r9, sp, lr, ror #6 │ │ │ │ + rsbeq r9, sp, lr, lsl #19 │ │ │ │ + rsbeq r6, sp, r8, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ ldrmi fp, [sl], fp, lsr #1 │ │ │ │ sbfxcc pc, pc, #17, #13 │ │ │ │ ldrmi r4, [r4], -r3, lsl #13 │ │ │ │ @@ -271495,62 +271495,62 @@ │ │ │ │ ldmdami r5!, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6fb4478 │ │ │ │ ldrb pc, [pc, #3933] @ 11d021 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrsbteq r3, [r8], #-6 │ │ │ │ rsbseq r3, r8, r4, asr #1 │ │ │ │ rsbseq r3, r8, lr, ror r0 │ │ │ │ - ldrdeq r6, [sp], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r9, sp, sl, asr #2 │ │ │ │ - rsbeq r3, sp, r0, lsr #8 │ │ │ │ + rsbeq r6, sp, r0, ror #3 │ │ │ │ + rsbeq r9, sp, r2, asr r1 │ │ │ │ + rsbeq r3, sp, r8, lsr #8 │ │ │ │ + mlseq sp, r4, r3, r0 │ │ │ │ rsbeq r0, sp, ip, lsl #7 │ │ │ │ - rsbeq r0, sp, r4, lsl #7 │ │ │ │ - rsbeq r9, sp, lr, ror r0 │ │ │ │ - strhteq r2, [sp], #-116 @ 0xffffff8c │ │ │ │ - rsbeq r9, sp, r2, rrx │ │ │ │ - mlseq sp, r8, r7, r2 │ │ │ │ - strhteq r3, [sp], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq r6, sp, ip, lsl #29 │ │ │ │ - rsbeq r9, sp, r2, lsl #1 │ │ │ │ - rsbeq r9, sp, lr │ │ │ │ - rsbeq r8, sp, r2, asr #30 │ │ │ │ - rsbeq r2, sp, r6, ror r6 │ │ │ │ - rsbeq r8, sp, r2, lsr #30 │ │ │ │ - strdeq r1, [sp], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r8, sp, r2, lsl #30 │ │ │ │ - rsbeq r2, sp, r8, lsr r6 │ │ │ │ - rsbeq r9, sp, r0, ror #11 │ │ │ │ - rsbeq r8, sp, lr, asr #29 │ │ │ │ - rsbeq r2, sp, r2, lsl #12 │ │ │ │ - rsbeq r8, sp, r8, lsr #29 │ │ │ │ - ldrdeq r2, [sp], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r8, sp, sl, lsl #29 │ │ │ │ - strhteq r2, [sp], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq r9, sp, r6, lsl #1 │ │ │ │ + strhteq r2, [sp], #-124 @ 0xffffff84 │ │ │ │ + rsbeq r9, sp, sl, rrx │ │ │ │ + rsbeq r2, sp, r0, lsr #15 │ │ │ │ + strhteq r3, [sp], #-56 @ 0xffffffc8 │ │ │ │ + mlseq sp, r4, lr, r6 │ │ │ │ + rsbeq r9, sp, sl, lsl #1 │ │ │ │ + rsbeq r9, sp, r6, lsl r0 │ │ │ │ + rsbeq r8, sp, sl, asr #30 │ │ │ │ + rsbeq r2, sp, lr, ror r6 │ │ │ │ + rsbeq r8, sp, sl, lsr #30 │ │ │ │ + rsbeq r1, sp, r6, lsl #22 │ │ │ │ + rsbeq r8, sp, sl, lsl #30 │ │ │ │ + rsbeq r2, sp, r0, asr #12 │ │ │ │ + rsbeq r9, sp, r8, ror #11 │ │ │ │ + ldrdeq r8, [sp], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r2, sp, sl, lsl #12 │ │ │ │ + strhteq r8, [sp], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r2, sp, r6, ror #11 │ │ │ │ + mlseq sp, r2, lr, r8 │ │ │ │ + rsbeq r2, sp, r6, asr #11 │ │ │ │ andeq r0, r0, r0, lsr sp │ │ │ │ andeq r0, r0, r4, lsl #22 │ │ │ │ andeq r0, r0, r0, lsr #31 │ │ │ │ - rsbeq r8, sp, r4, lsl #28 │ │ │ │ - rsbeq r2, sp, ip, lsr r5 │ │ │ │ - ldrdeq r8, [sp], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r2, sp, r8, lsl #10 │ │ │ │ - strhteq r8, [sp], #-216 @ 0xffffff28 │ │ │ │ - rsbeq r2, sp, lr, ror #9 │ │ │ │ - rsbeq r8, sp, r4, lsl #28 │ │ │ │ - rsbeq r8, sp, r0, ror #23 │ │ │ │ - rsbeq r2, sp, r6, lsl r3 │ │ │ │ - rsbeq r8, sp, r6, asr fp │ │ │ │ - rsbeq r2, sp, lr, lsl #5 │ │ │ │ - rsbeq r8, sp, r6, lsr fp │ │ │ │ - rsbeq r2, sp, lr, ror #4 │ │ │ │ - rsbeq r8, sp, ip, lsl fp │ │ │ │ - rsbeq r2, sp, r4, asr r2 │ │ │ │ - rsbeq r8, sp, r0, lsl #22 │ │ │ │ - rsbeq r2, sp, r8, lsr r2 │ │ │ │ - rsbeq r8, sp, r2, ror #21 │ │ │ │ - strdeq r8, [sp], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r8, sp, ip, lsl #28 │ │ │ │ + rsbeq r2, sp, r4, asr #10 │ │ │ │ + ldrdeq r8, [sp], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r2, sp, r0, lsl r5 │ │ │ │ + rsbeq r8, sp, r0, asr #27 │ │ │ │ + strdeq r2, [sp], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r8, sp, ip, lsl #28 │ │ │ │ + rsbeq r8, sp, r8, ror #23 │ │ │ │ + rsbeq r2, sp, lr, lsl r3 │ │ │ │ + rsbeq r8, sp, lr, asr fp │ │ │ │ + mlseq sp, r6, r2, r2 │ │ │ │ + rsbeq r8, sp, lr, lsr fp │ │ │ │ + rsbeq r2, sp, r6, ror r2 │ │ │ │ + rsbeq r8, sp, r4, lsr #22 │ │ │ │ + rsbeq r2, sp, ip, asr r2 │ │ │ │ + rsbeq r8, sp, r8, lsl #22 │ │ │ │ + rsbeq r2, sp, r0, asr #4 │ │ │ │ + rsbeq r8, sp, sl, ror #21 │ │ │ │ + rsbeq r8, sp, r4, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 257654 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ cdp 0, 11, cr11, cr0, cr13, {5} │ │ │ │ strmi r8, [r4], -r0, asr #22 │ │ │ │ @@ -271751,37 +271751,37 @@ │ │ │ │ tstls sl, #93323264 @ 0x5900000 │ │ │ │ blx ff45a490 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 83c77c │ │ │ │ ldmdb r5, {r9, sp}^ │ │ │ │ bl 1dc8d8 │ │ │ │ stmib r3, {r1, r2, r6, r7, r8, r9}^ │ │ │ │ - blls 85c8d8 │ │ │ │ + blls 85c8d8 │ │ │ │ eorcs pc, r6, r3, asr #16 │ │ │ │ strb r3, [r4, r1, lsl #12] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq r2, r8, r4, asr #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, sp, ip, lsl #23 │ │ │ │ - rsbeq r8, sp, r6, asr #18 │ │ │ │ - rsbeq r5, sp, r8, lsl #13 │ │ │ │ - rsbeq r9, sp, lr, lsr r0 │ │ │ │ + mlseq sp, r4, fp, r8 │ │ │ │ + rsbeq r8, sp, lr, asr #18 │ │ │ │ + mlseq sp, r0, r6, r5 │ │ │ │ + rsbeq r9, sp, r6, asr #32 │ │ │ │ rsbseq r2, r8, r4, ror r7 │ │ │ │ - ldrdeq r8, [sp], #-134 @ 0xffffff7a @ │ │ │ │ - strdeq r8, [sp], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r5, sp, r8, lsl r6 │ │ │ │ - rsbeq r8, sp, r8, asr r8 │ │ │ │ - rsbeq r5, sp, lr, lsl #11 │ │ │ │ - strhteq r8, [sp], #-252 @ 0xffffff04 │ │ │ │ - rsbeq r8, sp, r0, lsl #16 │ │ │ │ - rsbeq r1, sp, r8, lsr pc │ │ │ │ - rsbeq r5, sp, ip, asr #10 │ │ │ │ - rsbeq r8, sp, r6, asr #16 │ │ │ │ + ldrdeq r8, [sp], #-142 @ 0xffffff72 @ │ │ │ │ + strdeq r8, [sp], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r5, sp, r0, lsr #12 │ │ │ │ + rsbeq r8, sp, r0, ror #16 │ │ │ │ + mlseq sp, r6, r5, r5 │ │ │ │ + rsbeq r8, sp, r4, asr #31 │ │ │ │ + rsbeq r8, sp, r8, lsl #16 │ │ │ │ + rsbeq r1, sp, r0, asr #30 │ │ │ │ + rsbeq r5, sp, r4, asr r5 │ │ │ │ + rsbeq r8, sp, lr, asr #16 │ │ │ │ vadd.i8 q10, q9, q4 │ │ │ │ andsls r6, r4, #1073741843 @ 0x40000013 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrrc2 6, 15, pc, lr, cr11 @ │ │ │ │ stmiami r5, {r2, r4, r9, fp, ip, pc}^ │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ @ instruction: 0xf6fb4478 │ │ │ │ @@ -271975,41 +271975,41 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff8da42c │ │ │ │ @ instruction: 0xf04f481e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fe75a43a │ │ │ │ @ instruction: 0xf6f5e7cf │ │ │ │ svclt 0x0000e824 │ │ │ │ - rsbeq r8, sp, ip, asr r6 │ │ │ │ - rsbeq r8, sp, r0, lsr #27 │ │ │ │ - rsbeq r8, sp, sl, lsl #11 │ │ │ │ - rsbeq r1, sp, r2, asr #25 │ │ │ │ - rsbeq r8, sp, ip, ror #10 │ │ │ │ - rsbeq r1, sp, ip, lsr #25 │ │ │ │ - strdeq r8, [sp], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r1, sp, lr, lsr #24 │ │ │ │ - rsbeq r8, sp, sl, asr #10 │ │ │ │ - rsbeq r8, sp, ip, asr #8 │ │ │ │ - rsbeq r1, sp, r4, lsl #23 │ │ │ │ - rsbeq r8, sp, r0, lsr r4 │ │ │ │ - ldrdeq r8, [sp], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r8, sp, r6, lsl #8 │ │ │ │ - rsbeq r8, sp, r0, asr #18 │ │ │ │ - rsbeq r8, sp, r6, ror #7 │ │ │ │ - strdeq r5, [sp], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r8, sp, ip, lsr r9 │ │ │ │ - strhteq r8, [sp], #-58 @ 0xffffffc6 │ │ │ │ - strdeq r1, [sp], #-160 @ 0xffffff60 @ │ │ │ │ - mlseq sp, sl, r3, r8 │ │ │ │ - ldrdeq r1, [sp], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r5, sp, r6, lsr #15 │ │ │ │ - rsbeq r8, sp, r8, ror r3 │ │ │ │ - rsbeq r1, sp, lr, lsr #21 │ │ │ │ - rsbeq r8, sp, ip, asr r3 │ │ │ │ - mlseq sp, r2, sl, r1 │ │ │ │ + rsbeq r8, sp, r4, ror #12 │ │ │ │ + rsbeq r8, sp, r8, lsr #27 │ │ │ │ + mlseq sp, r2, r5, r8 │ │ │ │ + rsbeq r1, sp, sl, asr #25 │ │ │ │ + rsbeq r8, sp, r4, ror r5 │ │ │ │ + strhteq r1, [sp], #-196 @ 0xffffff3c │ │ │ │ + strdeq r8, [sp], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r1, sp, r6, lsr ip │ │ │ │ + rsbeq r8, sp, r2, asr r5 │ │ │ │ + rsbeq r8, sp, r4, asr r4 │ │ │ │ + rsbeq r1, sp, ip, lsl #23 │ │ │ │ + rsbeq r8, sp, r8, lsr r4 │ │ │ │ + ldrdeq r8, [sp], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r8, sp, lr, lsl #8 │ │ │ │ + rsbeq r8, sp, r8, asr #18 │ │ │ │ + rsbeq r8, sp, lr, ror #7 │ │ │ │ + rsbeq r5, sp, r2, lsl #16 │ │ │ │ + rsbeq r8, sp, r4, asr #18 │ │ │ │ + rsbeq r8, sp, r2, asr #7 │ │ │ │ + strdeq r1, [sp], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r8, sp, r2, lsr #7 │ │ │ │ + ldrdeq r1, [sp], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r5, sp, lr, lsr #15 │ │ │ │ + rsbeq r8, sp, r0, lsl #7 │ │ │ │ + strhteq r1, [sp], #-166 @ 0xffffff5a │ │ │ │ + rsbeq r8, sp, r4, ror #6 │ │ │ │ + mlseq sp, sl, sl, r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d7d80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf8dfb0b9 │ │ │ │ strcs r4, [r0, #-1140] @ 0xfffffb8c │ │ │ │ @@ -272294,26 +272294,26 @@ │ │ │ │ tstcs r8, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf03f9401 │ │ │ │ @ instruction: 0xe622f0bf │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r2, r8, r0, lsr #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r0, sp, r6, asr pc │ │ │ │ - rsbeq r8, sp, r0, lsr #4 │ │ │ │ - rsbeq r8, sp, r8, lsr #20 │ │ │ │ + rsbeq r0, sp, lr, asr pc │ │ │ │ + rsbeq r8, sp, r8, lsr #4 │ │ │ │ + rsbeq r8, sp, r0, lsr sl │ │ │ │ rsbseq r2, r8, r2, ror r0 │ │ │ │ - rsbeq r8, sp, r6, ror r1 │ │ │ │ - rsbeq r8, sp, lr, lsr #19 │ │ │ │ - rsbeq r8, sp, r2, asr r1 │ │ │ │ - rsbeq r1, sp, sl, lsl #17 │ │ │ │ - rsbeq r8, sp, r8, lsr r1 │ │ │ │ - rsbeq r8, sp, ip, lsr #19 │ │ │ │ - rsbeq r8, sp, ip, lsr #2 │ │ │ │ - rsbeq r7, sp, r8, lsr pc │ │ │ │ + rsbeq r8, sp, lr, ror r1 │ │ │ │ + strhteq r8, [sp], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r8, sp, sl, asr r1 │ │ │ │ + mlseq sp, r2, r8, r1 │ │ │ │ + rsbeq r8, sp, r0, asr #2 │ │ │ │ + strhteq r8, [sp], #-148 @ 0xffffff6c │ │ │ │ + rsbeq r8, sp, r4, lsr r1 │ │ │ │ + rsbeq r7, sp, r0, asr #30 │ │ │ │ stmdbeq r2, {r2, r8, ip, sp, lr, pc} │ │ │ │ blls 62658c │ │ │ │ @ instruction: 0xf503685b │ │ │ │ ldc 3, cr6, [r3, #696] @ 0x2b8 │ │ │ │ vmov.f64 d7, #16 @ 0x40800000 4.0 │ │ │ │ @ instruction: 0xf10d6b47 │ │ │ │ ldmdals r4, {r2, r4, r5, r7, r9, fp} │ │ │ │ @@ -272588,56 +272588,56 @@ │ │ │ │ stmdami lr!, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf6fa300c │ │ │ │ stmdami ip!, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6fa4478 │ │ │ │ ldr pc, [r8, r9, asr #29]! │ │ │ │ - strhteq r7, [sp], #-214 @ 0xffffff2a │ │ │ │ - strhteq r0, [sp], #-176 @ 0xffffff50 │ │ │ │ - rsbeq r7, sp, r4, ror sp │ │ │ │ - rsbeq r8, sp, r0, asr r5 │ │ │ │ - rsbeq r7, sp, sl, asr sp │ │ │ │ - mlseq sp, r2, r4, r1 │ │ │ │ - rsbeq r7, sp, ip, lsr sp │ │ │ │ - rsbeq r1, sp, r4, ror r4 │ │ │ │ - rsbeq r7, sp, ip, lsr ip │ │ │ │ - rsbeq r8, sp, ip, ror #7 │ │ │ │ - rsbeq r7, sp, r8, lsl ip │ │ │ │ - rsbeq r0, sp, r4, ror #19 │ │ │ │ - strdeq r7, [sp], #-186 @ 0xffffff46 @ │ │ │ │ - mlseq sp, r0, r5, r8 │ │ │ │ - rsbeq r7, sp, r0, asr #23 │ │ │ │ - rsbeq r8, sp, r4, lsr #10 │ │ │ │ - rsbeq r7, sp, r6, lsl #23 │ │ │ │ - strhteq r1, [sp], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq r7, sp, r8, ror #22 │ │ │ │ - mlseq sp, r8, r4, r8 │ │ │ │ - rsbeq r7, sp, lr, asr #22 │ │ │ │ - rsbeq r8, sp, r6, lsl #8 │ │ │ │ - strhteq r7, [sp], #-172 @ 0xffffff54 │ │ │ │ - rsbeq r8, sp, r4, asr #7 │ │ │ │ - rsbeq r7, sp, r2, lsr #21 │ │ │ │ - rsbeq r8, sp, r2, lsl #7 │ │ │ │ - rsbeq r7, sp, r8, lsl #21 │ │ │ │ - rsbeq r1, sp, r0, asr #3 │ │ │ │ - rsbeq r7, sp, r8, ror #20 │ │ │ │ - rsbeq r8, sp, sl, asr #8 │ │ │ │ - rsbeq r7, sp, sl, asr #20 │ │ │ │ - rsbeq r1, sp, r0, lsl #3 │ │ │ │ - rsbeq r7, sp, sl, lsr #20 │ │ │ │ - rsbeq r1, sp, r0, ror #2 │ │ │ │ - rsbeq r7, sp, ip, lsl #20 │ │ │ │ - rsbeq r1, sp, r2, asr #2 │ │ │ │ - strdeq r7, [sp], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r1, sp, r8, lsr #2 │ │ │ │ - ldrdeq r7, [sp], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq r1, sp, lr, lsl #2 │ │ │ │ - strhteq r7, [sp], #-158 @ 0xffffff62 │ │ │ │ - strdeq r1, [sp], #-4 @ │ │ │ │ + strhteq r7, [sp], #-222 @ 0xffffff22 │ │ │ │ + strhteq r0, [sp], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r7, sp, ip, ror sp │ │ │ │ + rsbeq r8, sp, r8, asr r5 │ │ │ │ + rsbeq r7, sp, r2, ror #26 │ │ │ │ + mlseq sp, sl, r4, r1 │ │ │ │ + rsbeq r7, sp, r4, asr #26 │ │ │ │ + rsbeq r1, sp, ip, ror r4 │ │ │ │ + rsbeq r7, sp, r4, asr #24 │ │ │ │ + strdeq r8, [sp], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq r7, sp, r0, lsr #24 │ │ │ │ + rsbeq r0, sp, ip, ror #19 │ │ │ │ + rsbeq r7, sp, r2, lsl #24 │ │ │ │ + mlseq sp, r8, r5, r8 │ │ │ │ + rsbeq r7, sp, r8, asr #23 │ │ │ │ + rsbeq r8, sp, ip, lsr #10 │ │ │ │ + rsbeq r7, sp, lr, lsl #23 │ │ │ │ + rsbeq r1, sp, r6, asr #5 │ │ │ │ + rsbeq r7, sp, r0, ror fp │ │ │ │ + rsbeq r8, sp, r0, lsr #9 │ │ │ │ + rsbeq r7, sp, r6, asr fp │ │ │ │ + rsbeq r8, sp, lr, lsl #8 │ │ │ │ + rsbeq r7, sp, r4, asr #21 │ │ │ │ + rsbeq r8, sp, ip, asr #7 │ │ │ │ + rsbeq r7, sp, sl, lsr #21 │ │ │ │ + rsbeq r8, sp, sl, lsl #7 │ │ │ │ + mlseq sp, r0, sl, r7 │ │ │ │ + rsbeq r1, sp, r8, asr #3 │ │ │ │ + rsbeq r7, sp, r0, ror sl │ │ │ │ + rsbeq r8, sp, r2, asr r4 │ │ │ │ + rsbeq r7, sp, r2, asr sl │ │ │ │ + rsbeq r1, sp, r8, lsl #3 │ │ │ │ + rsbeq r7, sp, r2, lsr sl │ │ │ │ + rsbeq r1, sp, r8, ror #2 │ │ │ │ + rsbeq r7, sp, r4, lsl sl │ │ │ │ + rsbeq r1, sp, sl, asr #2 │ │ │ │ + strdeq r7, [sp], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r1, sp, r0, lsr r1 │ │ │ │ + rsbeq r7, sp, r0, ror #19 │ │ │ │ + rsbeq r1, sp, r6, lsl r1 │ │ │ │ + rsbeq r7, sp, r6, asr #19 │ │ │ │ + strdeq r1, [sp], #-12 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec7449c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3094 @ 0xfffff3ea │ │ │ │ strls r9, [r1], #-3095 @ 0xfffff3e9 │ │ │ │ @@ -272663,16 +272663,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [ip, #-1000]! @ 0xfffffc18 │ │ │ │ ldmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6fa4478 │ │ │ │ blls 61cbec │ │ │ │ andslt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlseq sp, r8, r8, r7 │ │ │ │ - ldrdeq r0, [sp], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r7, sp, r0, lsr #17 │ │ │ │ + ldrdeq r0, [sp], #-248 @ 0xffffff08 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec7ff34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r0 @ │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ cdp 6, 11, cr4, cr0, cr12, {0} │ │ │ │ @@ -272802,32 +272802,32 @@ │ │ │ │ ldrbtmi r7, [r8], #-259 @ 0xfffffefd │ │ │ │ @ instruction: 0xf6fa300c │ │ │ │ ldmdami r5, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6fa4478 │ │ │ │ strb pc, [r9, r1, lsr #26] @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbeq r7, sp, sl, lsl sl │ │ │ │ - mlseq sp, r8, r7, r7 │ │ │ │ - ldrdeq r0, [sp], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r7, sp, r8, asr r7 │ │ │ │ - mlseq sp, r0, lr, r0 │ │ │ │ - strdeq r7, [sp], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r0, sp, r0, lsr lr │ │ │ │ - ldrdeq r7, [sp], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r4, sp, ip, lsr #8 │ │ │ │ - rsbeq r7, sp, lr, ror #27 │ │ │ │ - strhteq r7, [sp], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq r0, sp, r8, ror #27 │ │ │ │ - mlseq sp, r6, r6, r7 │ │ │ │ - rsbeq r7, sp, r8, ror #16 │ │ │ │ - rsbeq r7, sp, lr, ror r6 │ │ │ │ - ldrdeq r4, [sp], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq r7, sp, sl, ror #12 │ │ │ │ - rsbeq r7, sp, r4, lsl #13 │ │ │ │ + rsbeq r7, sp, r2, lsr #20 │ │ │ │ + rsbeq r7, sp, r0, lsr #15 │ │ │ │ + ldrdeq r0, [sp], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r7, sp, r0, ror #14 │ │ │ │ + mlseq sp, r8, lr, r0 │ │ │ │ + rsbeq r7, sp, r0, lsl #14 │ │ │ │ + rsbeq r0, sp, r8, lsr lr │ │ │ │ + rsbeq r7, sp, r6, ror #13 │ │ │ │ + rsbeq r4, sp, r4, lsr r4 │ │ │ │ + strdeq r7, [sp], #-214 @ 0xffffff2a @ │ │ │ │ + strhteq r7, [sp], #-104 @ 0xffffff98 │ │ │ │ + strdeq r0, [sp], #-208 @ 0xffffff30 @ │ │ │ │ + mlseq sp, lr, r6, r7 │ │ │ │ + rsbeq r7, sp, r0, ror r8 │ │ │ │ + rsbeq r7, sp, r6, lsl #13 │ │ │ │ + rsbeq r4, sp, r0, ror #7 │ │ │ │ + rsbeq r7, sp, r2, ror r6 │ │ │ │ + rsbeq r7, sp, ip, lsl #13 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1d8a4c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi ff72efe4 │ │ │ │ blmi ff72ee18 │ │ │ │ @@ -273044,34 +273044,34 @@ │ │ │ │ @ instruction: 0x46214819 │ │ │ │ @ instruction: 0xf6fa4478 │ │ │ │ ldr pc, [sp, r1, asr #22]! │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq r1, r8, r4, asr r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq sp, sl, r7, r7 │ │ │ │ + rsbeq r7, sp, r2, lsr #15 │ │ │ │ rsbseq r1, r8, r6, ror #7 │ │ │ │ - rsbeq r7, sp, r6, asr #10 │ │ │ │ - rsbeq r7, sp, ip, lsl #25 │ │ │ │ - rsbeq r7, sp, r4, asr #7 │ │ │ │ - strdeq r0, [sp], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r7, sp, r8, ror r3 │ │ │ │ - strhteq r0, [sp], #-160 @ 0xffffff60 │ │ │ │ - rsbeq r7, sp, r8, asr #6 │ │ │ │ - rsbeq r0, sp, r0, lsl #21 │ │ │ │ - rsbeq r7, sp, lr, lsr #6 │ │ │ │ - rsbeq r0, sp, r6, ror #20 │ │ │ │ - rsbeq r7, sp, r6, lsl r3 │ │ │ │ - rsbeq r0, sp, lr, asr #20 │ │ │ │ - rsbeq r7, sp, r0, ror #5 │ │ │ │ - rsbeq r0, sp, r8, lsl sl │ │ │ │ - rsbeq r7, sp, r6, asr #5 │ │ │ │ - strdeq r0, [sp], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r7, sp, ip, lsr #5 │ │ │ │ - rsbeq r0, sp, r4, ror #19 │ │ │ │ + rsbeq r7, sp, lr, asr #10 │ │ │ │ + mlseq sp, r4, ip, r7 │ │ │ │ + rsbeq r7, sp, ip, asr #7 │ │ │ │ + rsbeq r0, sp, r4, lsl #22 │ │ │ │ + rsbeq r7, sp, r0, lsl #7 │ │ │ │ + strhteq r0, [sp], #-168 @ 0xffffff58 │ │ │ │ + rsbeq r7, sp, r0, asr r3 │ │ │ │ + rsbeq r0, sp, r8, lsl #21 │ │ │ │ + rsbeq r7, sp, r6, lsr r3 │ │ │ │ + rsbeq r0, sp, lr, ror #20 │ │ │ │ + rsbeq r7, sp, lr, lsl r3 │ │ │ │ + rsbeq r0, sp, r6, asr sl │ │ │ │ + rsbeq r7, sp, r8, ror #5 │ │ │ │ + rsbeq r0, sp, r0, lsr #20 │ │ │ │ + rsbeq r7, sp, lr, asr #5 │ │ │ │ + rsbeq r0, sp, r6, lsl #20 │ │ │ │ + strhteq r7, [sp], #-36 @ 0xffffffdc │ │ │ │ + rsbeq r0, sp, ip, ror #19 │ │ │ │ vtst.8 d20, d2, d11 │ │ │ │ ldrbtmi r7, [r8], #-304 @ 0xfffffed0 │ │ │ │ @ instruction: 0xf6fa300c │ │ │ │ ldmdbmi r9, {r0, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdami r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ blcs 758ac0 │ │ │ │ ldrbtmi r9, [r8], #-256 @ 0xffffff00 │ │ │ │ @@ -273092,23 +273092,23 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 9db5a0 │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ blx ff8db5a8 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf6f3e758 │ │ │ │ svclt 0x0000ef68 │ │ │ │ - rsbeq r7, sp, r2, lsr r2 │ │ │ │ - rsbeq r3, sp, r0, lsl #31 │ │ │ │ - rsbeq r7, sp, lr, lsr #19 │ │ │ │ - rsbeq r7, sp, r0, lsl r2 │ │ │ │ - rsbeq r7, sp, r2, ror #7 │ │ │ │ - strdeq r7, [sp], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r3, sp, r2, asr pc │ │ │ │ - rsbeq r7, sp, r4, ror #3 │ │ │ │ - strdeq r7, [sp], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r7, sp, sl, lsr r2 │ │ │ │ + rsbeq r3, sp, r8, lsl #31 │ │ │ │ + strhteq r7, [sp], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r7, sp, r8, lsl r2 │ │ │ │ + rsbeq r7, sp, sl, ror #7 │ │ │ │ + rsbeq r7, sp, r0, lsl #4 │ │ │ │ + rsbeq r3, sp, sl, asr pc │ │ │ │ + rsbeq r7, sp, ip, ror #3 │ │ │ │ + rsbeq r7, sp, r6, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec74bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, q7, q6 │ │ │ │ stmdbmi sl, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f44479 │ │ │ │ @@ -273117,17 +273117,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmppvc r7, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9ecf6fa │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx feb5b614 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq r7, sp, r8, asr r3 │ │ │ │ - rsbeq r7, sp, r8, ror r1 │ │ │ │ - rsbeq r7, sp, sl, asr #6 │ │ │ │ + rsbeq r7, sp, r0, ror #6 │ │ │ │ + rsbeq r7, sp, r0, lsl #3 │ │ │ │ + rsbeq r7, sp, r2, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec74c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, q7, q6 │ │ │ │ stmdbmi sl, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f44479 │ │ │ │ @@ -273136,17 +273136,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmppvc pc, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9c6f6fa │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx fe1db660 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq r7, sp, ip, lsl #6 │ │ │ │ - rsbeq r7, sp, ip, lsr #2 │ │ │ │ - strdeq r7, [sp], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r7, sp, r4, lsl r3 │ │ │ │ + rsbeq r7, sp, r4, lsr r1 │ │ │ │ + rsbeq r7, sp, r6, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec74c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, q7, q6 │ │ │ │ stmdbmi fp, {r0, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f44479 │ │ │ │ @@ -273156,17 +273156,17 @@ │ │ │ │ cmnpvc r7, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9a0f6fa │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx 185b6ac │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r7, sp, r0, asr #5 │ │ │ │ - rsbeq r7, sp, r0, ror #1 │ │ │ │ - strhteq r7, [sp], #-34 @ 0xffffffde │ │ │ │ + rsbeq r7, sp, r8, asr #5 │ │ │ │ + rsbeq r7, sp, r8, ror #1 │ │ │ │ + strhteq r7, [sp], #-42 @ 0xffffffd6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec74ce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, q7, q6 │ │ │ │ stmdbmi fp, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f44479 │ │ │ │ @@ -273176,17 +273176,17 @@ │ │ │ │ orrvc pc, pc, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf978f6fa │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx e5b6fc │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r7, sp, r0, ror r2 │ │ │ │ - mlseq sp, r0, r0, r7 │ │ │ │ - rsbeq r7, sp, r2, ror #4 │ │ │ │ + rsbeq r7, sp, r8, ror r2 │ │ │ │ + mlseq sp, r8, r0, r7 │ │ │ │ + rsbeq r7, sp, sl, ror #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 1f2f580 │ │ │ │ blmi 1f2f5a8 │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -273306,28 +273306,28 @@ │ │ │ │ @ instruction: 0xf878f6fa │ │ │ │ @ instruction: 0xf06f4812 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf932f6fa │ │ │ │ svclt 0x0000e7b7 │ │ │ │ ldrhteq r0, [r8], #-236 @ 0xffffff14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, sp, r4, lsl #4 │ │ │ │ + rsbeq r7, sp, ip, lsl #4 │ │ │ │ rsbseq r0, r8, r0, lsl #29 │ │ │ │ - rsbeq r7, sp, ip, asr #32 │ │ │ │ - rsbeq r6, sp, lr, lsl pc │ │ │ │ - rsbeq r0, sp, r4, asr r6 │ │ │ │ - strdeq r6, [sp], #-238 @ 0xffffff12 @ │ │ │ │ - ldrdeq r7, [sp], #-0 @ │ │ │ │ - rsbeq r6, sp, r6, ror #29 │ │ │ │ - rsbeq r0, sp, ip, lsl r6 │ │ │ │ + rsbeq r7, sp, r4, asr r0 │ │ │ │ + rsbeq r6, sp, r6, lsr #30 │ │ │ │ + rsbeq r0, sp, ip, asr r6 │ │ │ │ + rsbeq r6, sp, r6, lsl #30 │ │ │ │ + ldrdeq r7, [sp], #-8 @ │ │ │ │ + rsbeq r6, sp, lr, ror #29 │ │ │ │ + rsbeq r0, sp, r4, lsr #12 │ │ │ │ + rsbeq r6, sp, lr, asr #29 │ │ │ │ + rsbeq r0, sp, r4, lsl #12 │ │ │ │ + rsbeq r6, sp, lr, lsr #29 │ │ │ │ rsbeq r6, sp, r6, asr #29 │ │ │ │ - strdeq r0, [sp], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r6, sp, r6, lsr #29 │ │ │ │ - strhteq r6, [sp], #-238 @ 0xffffff12 │ │ │ │ - rsbeq r0, sp, r6, asr #11 │ │ │ │ + rsbeq r0, sp, lr, asr #11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec74f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stcls 6, cr4, [r6, #-48] @ 0xffffffd0 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ stc2 2, cr15, [ip], {222} @ 0xde │ │ │ │ @@ -273361,17 +273361,17 @@ │ │ │ │ vadd.i8 d20, d2, d7 │ │ │ │ ldrbtmi r7, [r8], #-490 @ 0xfffffe16 │ │ │ │ @ instruction: 0xf6fa300c │ │ │ │ stmdami r5, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6fa4478 │ │ │ │ @ instruction: 0xf06ff8c1 │ │ │ │ ldcllt 0, cr0, [r8, #32]! │ │ │ │ - rsbeq r6, sp, r6, ror #31 │ │ │ │ - rsbeq r6, sp, sl, lsr #27 │ │ │ │ - rsbeq r6, sp, ip, ror pc │ │ │ │ + rsbeq r6, sp, lr, ror #31 │ │ │ │ + strhteq r6, [sp], #-210 @ 0xffffff2e │ │ │ │ + rsbeq r6, sp, r4, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec75014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, q7, q6 │ │ │ │ stmdbmi fp, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f44479 │ │ │ │ @@ -273381,17 +273381,17 @@ │ │ │ │ tstpeq sp, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffdef6f9 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf89af6fa │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r6, sp, ip, lsr pc │ │ │ │ - rsbeq r6, sp, ip, asr sp │ │ │ │ - rsbeq r6, sp, lr, lsr #30 │ │ │ │ + rsbeq r6, sp, r4, asr #30 │ │ │ │ + rsbeq r6, sp, r4, ror #26 │ │ │ │ + rsbeq r6, sp, r6, lsr pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 35931c >::_M_default_append(unsigned int)@@Base+0xd3a18> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ smmlscs ip, pc, r8, pc @ │ │ │ │ @ instruction: 0xf8dfb09b │ │ │ │ @@ -273863,63 +273863,63 @@ │ │ │ │ ldc2 6, cr15, [lr], {249} @ 0xf9 │ │ │ │ @ instruction: 0xf06f4835 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ ldc2l 6, cr15, [r8], {249} @ 0xf9 │ │ │ │ svclt 0x0000e76f │ │ │ │ rsbseq r0, r8, r0, lsl #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, sp, r8, asr #29 │ │ │ │ - ldrdeq r6, [sp], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r7, sp, r0, lsl #14 │ │ │ │ + ldrdeq r6, [sp], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r6, sp, r4, ror #25 │ │ │ │ + rsbeq r7, sp, r8, lsl #14 │ │ │ │ rsbseq r0, r8, r6, lsr #22 │ │ │ │ - mlseq sp, r8, ip, r6 │ │ │ │ - strhteq r6, [sp], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r6, sp, ip, asr ip │ │ │ │ - rsbeq r6, sp, sl, lsl sl │ │ │ │ - rsbeq r0, sp, r0, asr r1 │ │ │ │ - strdeq r6, [sp], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r0, sp, r2, lsr r1 │ │ │ │ - rsbeq r6, sp, r6, lsl #19 │ │ │ │ - strdeq r7, [sp], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r6, sp, ip, ror #18 │ │ │ │ - rsbeq r0, sp, r4, lsr #1 │ │ │ │ - rsbeq r6, sp, r4, asr #17 │ │ │ │ - strdeq pc, [ip], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r6, sp, r8, lsr #17 │ │ │ │ - rsbeq r6, sp, r2, asr #17 │ │ │ │ - rsbeq r6, sp, r6, ror #17 │ │ │ │ - rsbeq r6, sp, r4, lsr #15 │ │ │ │ - ldrdeq pc, [ip], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r6, sp, sl, asr #14 │ │ │ │ - rsbeq pc, ip, r2, lsl #29 │ │ │ │ - rsbeq r6, sp, ip, lsr #14 │ │ │ │ - rsbeq pc, ip, r4, ror #28 │ │ │ │ - rsbeq r6, sp, r2, lsl r7 │ │ │ │ - rsbeq r6, sp, r4, ror #17 │ │ │ │ - strdeq r6, [sp], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq pc, ip, r0, lsr lr @ │ │ │ │ - ldrdeq r6, [sp], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq pc, ip, r0, lsl lr @ │ │ │ │ - strhteq r6, [sp], #-110 @ 0xffffff92 │ │ │ │ - strdeq pc, [ip], #-212 @ 0xffffff2c @ │ │ │ │ - mlseq sp, lr, r6, r6 │ │ │ │ - ldrdeq pc, [ip], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r6, sp, r2, lsl #13 │ │ │ │ - strhteq pc, [ip], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r6, sp, r6, ror #12 │ │ │ │ - mlseq ip, ip, sp, pc @ │ │ │ │ - rsbeq r6, sp, sl, asr #12 │ │ │ │ - rsbeq pc, ip, r0, lsl #27 │ │ │ │ - rsbeq r6, sp, lr, lsr #12 │ │ │ │ - rsbeq pc, ip, r4, ror #26 │ │ │ │ + rsbeq r6, sp, r0, lsr #25 │ │ │ │ + strhteq r6, [sp], #-200 @ 0xffffff38 │ │ │ │ + rsbeq r6, sp, r4, ror #24 │ │ │ │ + rsbeq r6, sp, r2, lsr #20 │ │ │ │ + rsbeq r0, sp, r8, asr r1 │ │ │ │ + rsbeq r6, sp, r4, lsl #20 │ │ │ │ + rsbeq r0, sp, sl, lsr r1 │ │ │ │ + rsbeq r6, sp, lr, lsl #19 │ │ │ │ + strdeq r7, [sp], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r6, sp, r4, ror r9 │ │ │ │ + rsbeq r0, sp, ip, lsr #1 │ │ │ │ + rsbeq r6, sp, ip, asr #17 │ │ │ │ + rsbeq r0, sp, r4 │ │ │ │ + strhteq r6, [sp], #-128 @ 0xffffff80 │ │ │ │ + rsbeq r6, sp, sl, asr #17 │ │ │ │ + rsbeq r6, sp, lr, ror #17 │ │ │ │ + rsbeq r6, sp, ip, lsr #15 │ │ │ │ + rsbeq pc, ip, r4, ror #29 │ │ │ │ + rsbeq r6, sp, r2, asr r7 │ │ │ │ + rsbeq pc, ip, sl, lsl #29 │ │ │ │ + rsbeq r6, sp, r4, lsr r7 │ │ │ │ + rsbeq pc, ip, ip, ror #28 │ │ │ │ + rsbeq r6, sp, sl, lsl r7 │ │ │ │ + rsbeq r6, sp, ip, ror #17 │ │ │ │ + rsbeq r6, sp, r2, lsl #14 │ │ │ │ + rsbeq pc, ip, r8, lsr lr @ │ │ │ │ + rsbeq r6, sp, r2, ror #13 │ │ │ │ + rsbeq pc, ip, r8, lsl lr @ │ │ │ │ + rsbeq r6, sp, r6, asr #13 │ │ │ │ + strdeq pc, [ip], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r6, sp, r6, lsr #13 │ │ │ │ + ldrdeq pc, [ip], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r6, sp, sl, lsl #13 │ │ │ │ + rsbeq pc, ip, r0, asr #27 │ │ │ │ + rsbeq r6, sp, lr, ror #12 │ │ │ │ + rsbeq pc, ip, r4, lsr #27 │ │ │ │ + rsbeq r6, sp, r2, asr r6 │ │ │ │ + rsbeq pc, ip, r8, lsl #27 │ │ │ │ + rsbeq r6, sp, r6, lsr r6 │ │ │ │ + rsbeq pc, ip, ip, ror #26 │ │ │ │ + rsbeq r6, sp, sl, lsl r6 │ │ │ │ + rsbeq pc, ip, r0, asr sp @ │ │ │ │ + strdeq r6, [sp], #-90 @ 0xffffffa6 @ │ │ │ │ rsbeq r6, sp, r2, lsl r6 │ │ │ │ - rsbeq pc, ip, r8, asr #26 │ │ │ │ - strdeq r6, [sp], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r6, sp, sl, lsl #12 │ │ │ │ - rsbeq pc, ip, r2, lsl sp @ │ │ │ │ + rsbeq pc, ip, sl, lsl sp @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d9b5c >::_M_default_append(unsigned int)@@Base+0x54258> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ smmlscs r4, pc, r8, pc @ │ │ │ │ @ instruction: 0xf8dfb09d │ │ │ │ @@ -274389,63 +274389,63 @@ │ │ │ │ @ instruction: 0xf802f6f9 │ │ │ │ @ instruction: 0xf06f4835 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf8bcf6f9 │ │ │ │ svclt 0x0000e76f │ │ │ │ rsbseq r0, r8, r0, asr #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, sp, r8, lsl #13 │ │ │ │ - mlseq sp, ip, r4, r6 │ │ │ │ - rsbeq r6, sp, r0, asr pc │ │ │ │ + mlseq sp, r0, r6, r6 │ │ │ │ + rsbeq r6, sp, r4, lsr #9 │ │ │ │ + rsbeq r6, sp, r8, asr pc │ │ │ │ rsbseq r0, r8, r6, ror #5 │ │ │ │ - rsbeq r6, sp, r8, asr r4 │ │ │ │ - rsbeq r6, sp, r0, ror r4 │ │ │ │ - rsbeq r6, sp, r4, lsr #8 │ │ │ │ - rsbeq r6, sp, r2, asr #4 │ │ │ │ - rsbeq r6, sp, lr, lsr #25 │ │ │ │ - rsbeq r6, sp, r4, lsr #4 │ │ │ │ - rsbeq pc, ip, sl, asr r9 @ │ │ │ │ - rsbeq r6, sp, r8, lsl #4 │ │ │ │ - rsbeq pc, ip, lr, lsr r9 @ │ │ │ │ - rsbeq r6, sp, r8, lsr r1 │ │ │ │ - rsbeq pc, ip, r0, ror r8 @ │ │ │ │ - rsbeq r6, sp, r2, lsl r1 │ │ │ │ - rsbeq r6, sp, ip, lsr #2 │ │ │ │ - rsbeq r6, sp, r0, asr r1 │ │ │ │ - rsbeq r6, sp, lr │ │ │ │ - rsbeq pc, ip, r6, asr #14 │ │ │ │ - rsbeq r5, sp, sl, ror #30 │ │ │ │ - rsbeq pc, ip, r2, lsr #13 │ │ │ │ - rsbeq r5, sp, r2, lsl pc │ │ │ │ - rsbeq pc, ip, sl, asr #12 │ │ │ │ - strdeq r5, [sp], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq pc, ip, ip, lsr #12 │ │ │ │ - ldrdeq r5, [sp], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r6, sp, ip, lsr #1 │ │ │ │ - rsbeq r5, sp, r2, asr #29 │ │ │ │ - strdeq pc, [ip], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r5, sp, r2, lsr #29 │ │ │ │ - ldrdeq pc, [ip], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r5, sp, r6, lsl #29 │ │ │ │ - strhteq pc, [ip], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r5, sp, r6, ror #28 │ │ │ │ - mlseq ip, ip, r5, pc @ │ │ │ │ - rsbeq r5, sp, sl, asr #28 │ │ │ │ - rsbeq pc, ip, r0, lsl #11 │ │ │ │ - rsbeq r5, sp, lr, lsr #28 │ │ │ │ - rsbeq pc, ip, r4, ror #10 │ │ │ │ - rsbeq r5, sp, r2, lsl lr │ │ │ │ - rsbeq pc, ip, r8, asr #10 │ │ │ │ - strdeq r5, [sp], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq pc, ip, ip, lsr #10 │ │ │ │ + rsbeq r6, sp, r0, ror #8 │ │ │ │ + rsbeq r6, sp, r8, ror r4 │ │ │ │ + rsbeq r6, sp, ip, lsr #8 │ │ │ │ + rsbeq r6, sp, sl, asr #4 │ │ │ │ + strhteq r6, [sp], #-198 @ 0xffffff3a │ │ │ │ + rsbeq r6, sp, ip, lsr #4 │ │ │ │ + rsbeq pc, ip, r2, ror #18 │ │ │ │ + rsbeq r6, sp, r0, lsl r2 │ │ │ │ + rsbeq pc, ip, r6, asr #18 │ │ │ │ + rsbeq r6, sp, r0, asr #2 │ │ │ │ + rsbeq pc, ip, r8, ror r8 @ │ │ │ │ + rsbeq r6, sp, sl, lsl r1 │ │ │ │ + rsbeq r6, sp, r4, lsr r1 │ │ │ │ + rsbeq r6, sp, r8, asr r1 │ │ │ │ + rsbeq r6, sp, r6, lsl r0 │ │ │ │ + rsbeq pc, ip, lr, asr #14 │ │ │ │ + rsbeq r5, sp, r2, ror pc │ │ │ │ + rsbeq pc, ip, sl, lsr #13 │ │ │ │ + rsbeq r5, sp, sl, lsl pc │ │ │ │ + rsbeq pc, ip, r2, asr r6 @ │ │ │ │ + strdeq r5, [sp], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq pc, ip, r4, lsr r6 @ │ │ │ │ + rsbeq r5, sp, r2, ror #29 │ │ │ │ + strhteq r6, [sp], #-4 │ │ │ │ + rsbeq r5, sp, sl, asr #29 │ │ │ │ + rsbeq pc, ip, r0, lsl #12 │ │ │ │ + rsbeq r5, sp, sl, lsr #29 │ │ │ │ + rsbeq pc, ip, r0, ror #11 │ │ │ │ + rsbeq r5, sp, lr, lsl #29 │ │ │ │ + rsbeq pc, ip, r4, asr #11 │ │ │ │ + rsbeq r5, sp, lr, ror #28 │ │ │ │ + rsbeq pc, ip, r4, lsr #11 │ │ │ │ + rsbeq r5, sp, r2, asr lr │ │ │ │ + rsbeq pc, ip, r8, lsl #11 │ │ │ │ + rsbeq r5, sp, r6, lsr lr │ │ │ │ + rsbeq pc, ip, ip, ror #10 │ │ │ │ + rsbeq r5, sp, sl, lsl lr │ │ │ │ + rsbeq pc, ip, r0, asr r5 @ │ │ │ │ + strdeq r5, [sp], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq pc, ip, r4, lsr r5 @ │ │ │ │ + rsbeq r5, sp, r2, ror #27 │ │ │ │ + rsbeq pc, ip, r8, lsl r5 @ │ │ │ │ + rsbeq r5, sp, r2, asr #27 │ │ │ │ ldrdeq r5, [sp], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq pc, ip, r0, lsl r5 @ │ │ │ │ - strhteq r5, [sp], #-218 @ 0xffffff26 │ │ │ │ - ldrdeq r5, [sp], #-210 @ 0xffffff2e @ │ │ │ │ - ldrdeq pc, [ip], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq pc, ip, r2, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec760dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, , q6 │ │ │ │ stmdbmi lr, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f34479 │ │ │ │ @@ -274458,17 +274458,17 @@ │ │ │ │ stmdami r8, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f94478 │ │ │ │ ldc 8, cr15, [pc, #212] @ 11efe8 │ │ │ │ vldrlt d0, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r5, sp, r4, ror lr │ │ │ │ - mlseq sp, r2, ip, r5 │ │ │ │ - rsbeq r5, sp, r4, ror #28 │ │ │ │ + rsbeq r5, sp, ip, ror lr │ │ │ │ + mlseq sp, sl, ip, r5 │ │ │ │ + rsbeq r5, sp, ip, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec76138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d20, , q6 │ │ │ │ stmdbmi sp, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f34479 │ │ │ │ @@ -274480,17 +274480,17 @@ │ │ │ │ @ instruction: 0xf6f8300c │ │ │ │ stmdami r7, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f94478 │ │ │ │ ldc 8, cr15, [pc, #28] @ 11ef8c │ │ │ │ vldrlt d0, [r0, #-4] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r5, sp, r8, lsl lr │ │ │ │ - rsbeq r5, sp, r6, lsr ip │ │ │ │ - rsbeq r5, sp, r8, lsl #28 │ │ │ │ + rsbeq r5, sp, r0, lsr #28 │ │ │ │ + rsbeq r5, sp, lr, lsr ip │ │ │ │ + rsbeq r5, sp, r0, lsl lr │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x205ef890 │ │ │ │ @ instruction: 0x305ef891 │ │ │ │ @ instruction: 0xf0030712 │ │ │ │ strle r0, [r3, #-776] @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf083fab3 │ │ │ │ ldrbmi r0, [r0, -r0, asr #18]! │ │ │ │ @@ -274673,25 +274673,25 @@ │ │ │ │ stmdami pc, {r0, r3, r4, r6, r8, r9, sl, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf6f8300c │ │ │ │ stmdami sp, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6f84478 │ │ │ │ @ instruction: 0xe7effe7f │ │ │ │ - rsbeq r6, sp, lr, ror #11 │ │ │ │ - rsbeq r6, sp, r2, lsr r5 │ │ │ │ - rsbeq pc, ip, r6, asr #2 │ │ │ │ - rsbeq r6, sp, r0, lsr #9 │ │ │ │ - strhteq pc, [ip], #-4 @ │ │ │ │ - rsbeq r6, sp, r6, lsl #9 │ │ │ │ - mlseq ip, sl, r0, pc @ │ │ │ │ - rsbeq r6, sp, ip, ror #8 │ │ │ │ - rsbeq pc, ip, lr, ror r0 @ │ │ │ │ - rsbeq r6, sp, lr, asr #8 │ │ │ │ - rsbeq pc, ip, r0, rrx │ │ │ │ + strdeq r6, [sp], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r6, sp, sl, lsr r5 │ │ │ │ + rsbeq pc, ip, lr, asr #2 │ │ │ │ + rsbeq r6, sp, r8, lsr #9 │ │ │ │ + strhteq pc, [ip], #-12 @ │ │ │ │ + rsbeq r6, sp, lr, lsl #9 │ │ │ │ + rsbeq pc, ip, r2, lsr #1 │ │ │ │ + rsbeq r6, sp, r4, ror r4 │ │ │ │ + rsbeq pc, ip, r6, lsl #1 │ │ │ │ + rsbeq r6, sp, r6, asr r4 │ │ │ │ + rsbeq pc, ip, r8, rrx │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec764b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r6, lsl #1 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbvs r9!, {r1, r2, r9, sl, lr} │ │ │ │ @@ -274773,20 +274773,20 @@ │ │ │ │ biccc pc, r3, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf6f8300c │ │ │ │ stmdami r8, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ ldc2 6, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ ldr r9, [r0, r5, lsl #22] │ │ │ │ - rsbeq r6, sp, r4, lsr #6 │ │ │ │ - rsbeq lr, ip, r8, lsr pc │ │ │ │ - rsbeq r6, sp, r6, lsl #6 │ │ │ │ - rsbeq lr, ip, sl, lsl pc │ │ │ │ - strhteq r6, [sp], #-46 @ 0xffffffd2 │ │ │ │ - ldrdeq lr, [ip], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r6, sp, ip, lsr #6 │ │ │ │ + rsbeq lr, ip, r0, asr #30 │ │ │ │ + rsbeq r6, sp, lr, lsl #6 │ │ │ │ + rsbeq lr, ip, r2, lsr #30 │ │ │ │ + rsbeq r6, sp, r6, asr #5 │ │ │ │ + ldrdeq lr, [ip], #-234 @ 0xffffff16 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r0], pc, lsl #1 │ │ │ │ @ instruction: 0x46044a71 │ │ │ │ @ instruction: 0x468a4f71 │ │ │ │ @@ -274899,26 +274899,26 @@ │ │ │ │ stc2 6, cr15, [r6], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 6, cr15, [r0], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf6f2e7ef │ │ │ │ svclt 0x0000e94c │ │ │ │ ldrhteq pc, [r7], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r6, sp, r2, asr r2 │ │ │ │ + rsbeq r6, sp, sl, asr r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, sp, r2, ror r1 │ │ │ │ - rsbeq lr, ip, r6, lsl #27 │ │ │ │ + rsbeq r6, sp, sl, ror r1 │ │ │ │ + rsbeq lr, ip, lr, lsl #27 │ │ │ │ rsbseq pc, r7, r0, lsr #9 │ │ │ │ - rsbeq r6, sp, r0, lsl r1 │ │ │ │ - rsbeq r6, sp, r6, lsl #2 │ │ │ │ - rsbeq lr, ip, sl, lsl sp │ │ │ │ - rsbeq r6, sp, lr, ror #1 │ │ │ │ - rsbeq lr, ip, r0, lsl #26 │ │ │ │ - ldrdeq r6, [sp], #-0 @ │ │ │ │ - rsbeq lr, ip, r2, ror #25 │ │ │ │ + rsbeq r6, sp, r8, lsl r1 │ │ │ │ + rsbeq r6, sp, lr, lsl #2 │ │ │ │ + rsbeq lr, ip, r2, lsr #26 │ │ │ │ + strdeq r6, [sp], #-6 @ │ │ │ │ + rsbeq lr, ip, r8, lsl #26 │ │ │ │ + ldrdeq r6, [sp], #-8 @ │ │ │ │ + rsbeq lr, ip, sl, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec76840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -fp, ror #29 │ │ │ │ @@ -274929,16 +274929,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6f8300c │ │ │ │ stmdami r5, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2 6, cr15, [r2], {248} @ 0xf8 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r6, sp, r2, asr r0 │ │ │ │ - rsbeq lr, ip, r6, ror #24 │ │ │ │ + rsbeq r6, sp, sl, asr r0 │ │ │ │ + rsbeq lr, ip, lr, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec76890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r3, asr #29 │ │ │ │ @@ -274949,16 +274949,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6f8300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrrc2 6, 15, pc, sl, cr8 @ │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r6, sp, r2 │ │ │ │ - rsbeq lr, ip, r6, lsl ip │ │ │ │ + rsbeq r6, sp, sl │ │ │ │ + rsbeq lr, ip, lr, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrpl pc, [r8, #2271] @ 0x8df │ │ │ │ @ instruction: 0xf8dfb091 │ │ │ │ @ instruction: 0x469b4598 │ │ │ │ @@ -275317,52 +275317,52 @@ │ │ │ │ @ instruction: 0xf6f84478 │ │ │ │ bls 29e280 >::_M_default_append(unsigned int)@@Base+0x1897c> │ │ │ │ @ instruction: 0xf6f1e6db │ │ │ │ svclt 0x0000ee0c │ │ │ │ rsbseq pc, r7, r8, lsl #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq pc, r7, r2, lsl r2 @ │ │ │ │ - rsbeq r5, sp, r4, lsl #28 │ │ │ │ - rsbeq lr, ip, r8, lsl sl │ │ │ │ - rsbeq r5, sp, ip, lsr #27 │ │ │ │ - rsbeq lr, ip, r0, asr #19 │ │ │ │ - rsbeq r5, sp, r4, asr sp │ │ │ │ - rsbeq lr, ip, r8, ror #18 │ │ │ │ - rsbeq r5, sp, sl, lsr #26 │ │ │ │ - rsbeq lr, ip, lr, lsr r9 │ │ │ │ - mlseq sp, r6, ip, r5 │ │ │ │ - rsbeq lr, ip, sl, lsr #17 │ │ │ │ - rsbeq r5, sp, sl, ror ip │ │ │ │ - rsbeq lr, ip, lr, lsl #17 │ │ │ │ - rsbeq r5, sp, ip, asr ip │ │ │ │ - rsbeq lr, ip, r0, ror r8 │ │ │ │ - rsbeq r5, sp, lr, lsr ip │ │ │ │ - rsbeq lr, ip, r2, asr r8 │ │ │ │ - rsbeq r5, sp, r2, lsr #24 │ │ │ │ - rsbeq lr, ip, r6, lsr r8 │ │ │ │ - rsbeq r5, sp, r4, lsl #24 │ │ │ │ - rsbeq lr, ip, r8, lsl r8 │ │ │ │ - rsbeq r5, sp, r4, ror fp │ │ │ │ - rsbeq lr, ip, r8, lsl #15 │ │ │ │ - rsbeq r5, sp, r6, asr #22 │ │ │ │ - rsbeq lr, ip, sl, asr r7 │ │ │ │ - rsbeq r5, sp, r8, lsr #22 │ │ │ │ - rsbeq lr, ip, ip, lsr r7 │ │ │ │ - rsbeq r5, sp, sl, lsl #22 │ │ │ │ - rsbeq lr, ip, lr, lsl r7 │ │ │ │ - ldrdeq r5, [sp], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq lr, ip, ip, ror #13 │ │ │ │ - strhteq r5, [sp], #-170 @ 0xffffff56 │ │ │ │ - rsbeq lr, ip, lr, asr #13 │ │ │ │ - mlseq sp, ip, sl, r5 │ │ │ │ - strhteq lr, [ip], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq r5, sp, lr, ror #20 │ │ │ │ - rsbeq lr, ip, r2, lsl #13 │ │ │ │ - rsbeq r5, sp, r0, asr sl │ │ │ │ - rsbeq lr, ip, r4, ror #12 │ │ │ │ + rsbeq r5, sp, ip, lsl #28 │ │ │ │ + rsbeq lr, ip, r0, lsr #20 │ │ │ │ + strhteq r5, [sp], #-212 @ 0xffffff2c │ │ │ │ + rsbeq lr, ip, r8, asr #19 │ │ │ │ + rsbeq r5, sp, ip, asr sp │ │ │ │ + rsbeq lr, ip, r0, ror r9 │ │ │ │ + rsbeq r5, sp, r2, lsr sp │ │ │ │ + rsbeq lr, ip, r6, asr #18 │ │ │ │ + mlseq sp, lr, ip, r5 │ │ │ │ + strhteq lr, [ip], #-130 @ 0xffffff7e │ │ │ │ + rsbeq r5, sp, r2, lsl #25 │ │ │ │ + mlseq ip, r6, r8, lr │ │ │ │ + rsbeq r5, sp, r4, ror #24 │ │ │ │ + rsbeq lr, ip, r8, ror r8 │ │ │ │ + rsbeq r5, sp, r6, asr #24 │ │ │ │ + rsbeq lr, ip, sl, asr r8 │ │ │ │ + rsbeq r5, sp, sl, lsr #24 │ │ │ │ + rsbeq lr, ip, lr, lsr r8 │ │ │ │ + rsbeq r5, sp, ip, lsl #24 │ │ │ │ + rsbeq lr, ip, r0, lsr #16 │ │ │ │ + rsbeq r5, sp, ip, ror fp │ │ │ │ + mlseq ip, r0, r7, lr │ │ │ │ + rsbeq r5, sp, lr, asr #22 │ │ │ │ + rsbeq lr, ip, r2, ror #14 │ │ │ │ + rsbeq r5, sp, r0, lsr fp │ │ │ │ + rsbeq lr, ip, r4, asr #14 │ │ │ │ + rsbeq r5, sp, r2, lsl fp │ │ │ │ + rsbeq lr, ip, r6, lsr #14 │ │ │ │ + rsbeq r5, sp, r0, ror #21 │ │ │ │ + strdeq lr, [ip], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r5, sp, r2, asr #21 │ │ │ │ + ldrdeq lr, [ip], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r5, sp, r4, lsr #21 │ │ │ │ + strhteq lr, [ip], #-104 @ 0xffffff98 │ │ │ │ + rsbeq r5, sp, r6, ror sl │ │ │ │ + rsbeq lr, ip, sl, lsl #13 │ │ │ │ + rsbeq r5, sp, r8, asr sl │ │ │ │ + rsbeq lr, ip, ip, ror #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 25b1e8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ mlami r4, r1, r8, pc @ │ │ │ │ @ instruction: 0xf8d14689 │ │ │ │ @@ -275457,16 +275457,16 @@ │ │ │ │ blx 55ba6c │ │ │ │ strcs fp, [r1], #-4012 @ 0xfffff054 │ │ │ │ ldr r2, [r3, r0, lsl #8]! │ │ │ │ bleq 15b9b0 │ │ │ │ svclt 0x0000e7bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrdeq r5, [sp], #-138 @ 0xffffff76 @ │ │ │ │ - strdeq r4, [sp], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r5, sp, r2, ror #17 │ │ │ │ + strdeq r4, [sp], #-216 @ 0xffffff28 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stclmi 0, cr11, [pc], #-572 @ 11fca4 │ │ │ │ blcs 1324a0 │ │ │ │ ldcls 4, cr4, [fp, #-496] @ 0xfffffe10 │ │ │ │ @@ -275577,25 +275577,25 @@ │ │ │ │ svcge 0x006cf73f │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ bls 30be44 >::_M_default_append(unsigned int)@@Base+0x86540> │ │ │ │ andsvs r2, r3, r5, lsl #6 │ │ │ │ svclt 0x0000e767 │ │ │ │ rsbseq lr, r7, r8, lsl fp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, sp, r0, asr #14 │ │ │ │ - rsbeq lr, ip, r4, asr r3 │ │ │ │ - rsbeq r5, sp, r8, lsr #14 │ │ │ │ - rsbeq lr, ip, ip, lsr r3 │ │ │ │ + rsbeq r5, sp, r8, asr #14 │ │ │ │ + rsbeq lr, ip, ip, asr r3 │ │ │ │ + rsbeq r5, sp, r0, lsr r7 │ │ │ │ + rsbeq lr, ip, r4, asr #6 │ │ │ │ rsbseq lr, r7, r6, asr sl │ │ │ │ - ldrdeq r5, [sp], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq lr, ip, lr, ror #5 │ │ │ │ - rsbeq r5, sp, r0, lsl #13 │ │ │ │ - mlseq ip, r4, r2, lr │ │ │ │ - rsbeq r5, sp, r4, ror #12 │ │ │ │ - rsbeq lr, ip, r8, ror r2 │ │ │ │ + rsbeq r5, sp, r2, ror #13 │ │ │ │ + strdeq lr, [ip], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r5, sp, r8, lsl #13 │ │ │ │ + mlseq ip, ip, r2, lr │ │ │ │ + rsbeq r5, sp, ip, ror #12 │ │ │ │ + rsbeq lr, ip, r0, lsl #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec772d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r6, r6, lsl #12 │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ stmiavs r0!, {r0, r1, r4, sp, lr} │ │ │ │ @@ -275674,24 +275674,24 @@ │ │ │ │ stmdami lr, {r0, r3, r6, r7, r8, ip} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r2, #988]! @ 0x3dc │ │ │ │ stmdbls r5, {r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6f74478 │ │ │ │ blls 29fcd8 >::_M_default_append(unsigned int)@@Base+0x1a3d4> │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - mlseq sp, lr, r5, r5 │ │ │ │ - strhteq lr, [ip], #-18 @ 0xffffffee │ │ │ │ - rsbeq r5, sp, sl, lsr r5 │ │ │ │ - rsbeq lr, ip, lr, asr #2 │ │ │ │ - rsbeq r5, sp, lr, lsl r5 │ │ │ │ - rsbeq lr, ip, r2, lsr r1 │ │ │ │ - rsbeq r5, sp, r2, lsl #10 │ │ │ │ - rsbeq r4, sp, r8, lsl sl │ │ │ │ - rsbeq r5, sp, r8, lsr #9 │ │ │ │ - strhteq lr, [ip], #-12 │ │ │ │ + rsbeq r5, sp, r6, lsr #11 │ │ │ │ + strhteq lr, [ip], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq r5, sp, r2, asr #10 │ │ │ │ + rsbeq lr, ip, r6, asr r1 │ │ │ │ + rsbeq r5, sp, r6, lsr #10 │ │ │ │ + rsbeq lr, ip, sl, lsr r1 │ │ │ │ + rsbeq r5, sp, sl, lsl #10 │ │ │ │ + rsbeq r4, sp, r0, lsr #20 │ │ │ │ + strhteq r5, [sp], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq lr, ip, r4, asr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec82e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r5, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ @ instruction: 0xf8954606 │ │ │ │ @@ -275762,20 +275762,20 @@ │ │ │ │ stc2l 6, cr15, [r6, #-988] @ 0xfffffc24 │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6f74478 │ │ │ │ blls 19fb80 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ blhi 1db678 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - strdeq r5, [sp], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq lr, ip, r4 │ │ │ │ - rsbeq r5, sp, lr, ror #6 │ │ │ │ - rsbeq sp, ip, r2, lsl #31 │ │ │ │ - rsbeq r5, sp, r0, asr r3 │ │ │ │ - rsbeq sp, ip, r4, ror #30 │ │ │ │ + strdeq r5, [sp], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq lr, ip, ip │ │ │ │ + rsbeq r5, sp, r6, ror r3 │ │ │ │ + rsbeq sp, ip, sl, lsl #31 │ │ │ │ + rsbeq r5, sp, r8, asr r3 │ │ │ │ + rsbeq sp, ip, ip, ror #30 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi fe8f1c10 │ │ │ │ umulllt r4, r9, pc, fp @ │ │ │ │ stmdbvs sp, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -275935,30 +275935,30 @@ │ │ │ │ ldrdcc pc, [r0], -r9 @ │ │ │ │ @ instruction: 0xf8c93b01 │ │ │ │ ldrb r3, [r5, -r0, lsr #32]! │ │ │ │ ldmdb r4!, {r0, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq lr, r7, r4, asr #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x0077e598 │ │ │ │ - rsbeq r5, sp, r2, lsr #4 │ │ │ │ - rsbeq sp, ip, r6, lsr lr │ │ │ │ - strdeq r5, [sp], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq sp, ip, ip, lsl #28 │ │ │ │ - ldrdeq r5, [sp], #-26 @ 0xffffffe6 @ │ │ │ │ - strdeq r4, [sp], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r5, sp, r4, asr #3 │ │ │ │ - ldrdeq sp, [ip], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r5, sp, r6, lsl #3 │ │ │ │ - mlseq ip, sl, sp, sp │ │ │ │ - rsbeq r5, sp, r4, lsl r1 │ │ │ │ - rsbeq sp, ip, r8, lsr #26 │ │ │ │ - strdeq r5, [sp], #-10 @ │ │ │ │ - rsbeq sp, ip, lr, lsl #26 │ │ │ │ - ldrdeq r5, [sp], #-14 @ │ │ │ │ - strdeq sp, [ip], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r5, sp, sl, lsr #4 │ │ │ │ + rsbeq sp, ip, lr, lsr lr │ │ │ │ + rsbeq r5, sp, r0, lsl #4 │ │ │ │ + rsbeq sp, ip, r4, lsl lr │ │ │ │ + rsbeq r5, sp, r2, ror #3 │ │ │ │ + strdeq r4, [sp], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r5, sp, ip, asr #3 │ │ │ │ + rsbeq sp, ip, r0, ror #27 │ │ │ │ + rsbeq r5, sp, lr, lsl #3 │ │ │ │ + rsbeq sp, ip, r2, lsr #27 │ │ │ │ + rsbeq r5, sp, ip, lsl r1 │ │ │ │ + rsbeq sp, ip, r0, lsr sp │ │ │ │ + rsbeq r5, sp, r2, lsl #2 │ │ │ │ + rsbeq sp, ip, r6, lsl sp │ │ │ │ + rsbeq r5, sp, r6, ror #1 │ │ │ │ + rsbeq sp, ip, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec77884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r6], r5, lsl #1 │ │ │ │ mlagt r4, r3, r8, pc @ │ │ │ │ stceq 0, cr15, [r3], {12} │ │ │ │ @@ -276010,22 +276010,22 @@ │ │ │ │ @ instruction: 0x71a4f44f │ │ │ │ ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ @ instruction: 0xf6f7300c │ │ │ │ stmdami sl, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2 6, cr15, [ip], {247} @ 0xf7 │ │ │ │ str r9, [r9, r3, lsl #22]! │ │ │ │ - ldrdeq r4, [sp], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq sp, ip, sl, ror #23 │ │ │ │ - rsbeq r4, sp, r4, lsr #31 │ │ │ │ - strhteq sp, [ip], #-184 @ 0xffffff48 │ │ │ │ - rsbeq r4, sp, r8, lsl #31 │ │ │ │ - mlseq sp, lr, r4, r4 │ │ │ │ - rsbeq r4, sp, r6, ror #30 │ │ │ │ - rsbeq sp, ip, sl, ror fp │ │ │ │ + ldrdeq r4, [sp], #-254 @ 0xffffff02 @ │ │ │ │ + strdeq sp, [ip], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r4, sp, ip, lsr #31 │ │ │ │ + rsbeq sp, ip, r0, asr #23 │ │ │ │ + mlseq sp, r0, pc, r4 @ │ │ │ │ + rsbeq r4, sp, r6, lsr #9 │ │ │ │ + rsbeq r4, sp, lr, ror #30 │ │ │ │ + rsbeq sp, ip, r2, lsl #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x305df891 │ │ │ │ stmdbvs ip, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf013460d │ │ │ │ @@ -276166,27 +276166,27 @@ │ │ │ │ @ instruction: 0xf104fadf │ │ │ │ vhadd.s8 d16, d0, d12 │ │ │ │ @ instruction: 0xf6f7414c │ │ │ │ @ instruction: 0xf04ffa19 │ │ │ │ @ instruction: 0x462831ff │ │ │ │ blx ff65e5b0 │ │ │ │ svclt 0x0000e768 │ │ │ │ - rsbeq r4, sp, sl, ror #28 │ │ │ │ - rsbeq sp, ip, lr, ror sl │ │ │ │ - ldrdeq r4, [sp], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r4, sp, sl, asr #27 │ │ │ │ - ldrdeq sp, [ip], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r4, sp, sl, lsr #27 │ │ │ │ - strhteq sp, [ip], #-158 @ 0xffffff62 │ │ │ │ - rsbeq r4, sp, sl, lsl #27 │ │ │ │ - mlseq ip, lr, r9, sp │ │ │ │ - rsbeq r4, sp, r0, lsr sp │ │ │ │ - rsbeq sp, ip, r4, asr #18 │ │ │ │ - rsbeq r4, sp, r0, lsl sp │ │ │ │ - rsbeq sp, ip, sl, lsr #18 │ │ │ │ + rsbeq r4, sp, r2, ror lr │ │ │ │ + rsbeq sp, ip, r6, lsl #21 │ │ │ │ + ldrdeq r4, [sp], #-222 @ 0xffffff22 @ │ │ │ │ + ldrdeq r4, [sp], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq sp, ip, r6, ror #19 │ │ │ │ + strhteq r4, [sp], #-210 @ 0xffffff2e │ │ │ │ + rsbeq sp, ip, r6, asr #19 │ │ │ │ + mlseq sp, r2, sp, r4 │ │ │ │ + rsbeq sp, ip, r6, lsr #19 │ │ │ │ + rsbeq r4, sp, r8, lsr sp │ │ │ │ + rsbeq sp, ip, ip, asr #18 │ │ │ │ + rsbeq r4, sp, r8, lsl sp │ │ │ │ + rsbeq sp, ip, r2, lsr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1dbecc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq f5ed50 │ │ │ │ pkhtbmi r4, r9, r2, asr #25 │ │ │ │ @ instruction: 0xf2ad49d2 │ │ │ │ @@ -276396,22 +276396,22 @@ │ │ │ │ @ instruction: 0xf852f6f7 │ │ │ │ ldrbmi r4, [r9], -sp, lsl #16 │ │ │ │ @ instruction: 0xf6f74478 │ │ │ │ ldrbt pc, [r2], sp, lsl #18 @ │ │ │ │ ... │ │ │ │ ldrsbteq sp, [r7], #-242 @ 0xffffff0e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r4, sp, ip, lsr #24 │ │ │ │ - rsbeq r4, sp, r2, lsr #24 │ │ │ │ - mlseq sp, lr, fp, r4 │ │ │ │ - strhteq sp, [ip], #-114 @ 0xffffff8e │ │ │ │ + rsbeq r4, sp, r4, lsr ip │ │ │ │ + rsbeq r4, sp, sl, lsr #24 │ │ │ │ + rsbeq r4, sp, r6, lsr #23 │ │ │ │ + strhteq sp, [ip], #-122 @ 0xffffff86 │ │ │ │ rsbseq sp, r7, lr, lsr #29 │ │ │ │ - rsbeq r4, sp, r2, lsr #20 │ │ │ │ - rsbeq r4, sp, r8, ror #18 │ │ │ │ - rsbeq sp, ip, ip, ror r5 │ │ │ │ + rsbeq r4, sp, sl, lsr #20 │ │ │ │ + rsbeq r4, sp, r0, ror r9 │ │ │ │ + rsbeq sp, ip, r4, lsl #11 │ │ │ │ ldmdavs r8, {r0, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1001e41 │ │ │ │ blls 481054 │ │ │ │ blvs 15c880 │ │ │ │ ldmdavs fp, {r2, r3, r8, r9, sl, fp, ip, pc} │ │ │ │ fstmiaxeq r0, {d14} @ Deprecated │ │ │ │ ldmdavs fp, {r1, r4, r8, r9, fp, ip, pc} │ │ │ │ @@ -276647,29 +276647,29 @@ │ │ │ │ @ instruction: 0xf6f6300c │ │ │ │ ldmdami r4, {r0, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xff14f6f6 │ │ │ │ svclt 0x0000e4f9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r4, sp, ip, asr #15 │ │ │ │ - rsbeq r4, sp, lr, ror r7 │ │ │ │ - mlseq ip, r2, r3, sp │ │ │ │ - rsbeq r4, sp, r2, ror #14 │ │ │ │ - rsbeq sp, ip, r6, ror r3 │ │ │ │ - rsbeq r4, sp, r6, asr #14 │ │ │ │ - rsbeq sp, ip, sl, asr r3 │ │ │ │ - rsbeq r4, sp, r4, lsl #14 │ │ │ │ - rsbseq r9, r1, r2, lsr r7 │ │ │ │ - rsbeq r4, sp, ip, lsr #11 │ │ │ │ - rsbeq sp, ip, r0, asr #3 │ │ │ │ - mlseq sp, r0, r5, r4 │ │ │ │ - rsbeq sp, ip, r4, lsr #3 │ │ │ │ - rsbeq r4, sp, r6, ror r5 │ │ │ │ - rsbeq sp, ip, sl, lsl #3 │ │ │ │ + ldrdeq r4, [sp], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r4, sp, r6, lsl #15 │ │ │ │ + mlseq ip, sl, r3, sp │ │ │ │ + rsbeq r4, sp, sl, ror #14 │ │ │ │ + rsbeq sp, ip, lr, ror r3 │ │ │ │ + rsbeq r4, sp, lr, asr #14 │ │ │ │ + rsbeq sp, ip, r2, ror #6 │ │ │ │ + rsbeq r4, sp, ip, lsl #14 │ │ │ │ + rsbseq r9, r1, sl, lsr r7 │ │ │ │ + strhteq r4, [sp], #-84 @ 0xffffffac │ │ │ │ + rsbeq sp, ip, r8, asr #3 │ │ │ │ + mlseq sp, r8, r5, r4 │ │ │ │ + rsbeq sp, ip, ip, lsr #3 │ │ │ │ + rsbeq r4, sp, lr, ror r5 │ │ │ │ + mlseq ip, r2, r1, sp │ │ │ │ @ instruction: 0x465948d8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 1, pc, cr8, cr6, {7} @ │ │ │ │ @ instruction: 0xf04f48d6 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mcr2 6, 7, pc, cr2, cr6, {7} @ │ │ │ │ blcc 11d2f8 │ │ │ │ @@ -276879,53 +276879,53 @@ │ │ │ │ cmnpvc r3, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r4], {246} @ 0xf6 │ │ │ │ ldrbmi r4, [r9], -r9, lsr #16 │ │ │ │ @ instruction: 0xf6f64478 │ │ │ │ @ instruction: 0xf7fffd3f │ │ │ │ svclt 0x0000bb24 │ │ │ │ - rsbeq r4, sp, r4, lsl r5 │ │ │ │ - rsbeq sp, ip, r6, lsr #2 │ │ │ │ - strdeq r4, [sp], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq sp, ip, r8, lsl #2 │ │ │ │ - ldrdeq r4, [sp], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq sp, ip, ip, ror #1 │ │ │ │ - strhteq r4, [sp], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq sp, ip, ip, asr #1 │ │ │ │ - mlseq sp, ip, r4, r4 │ │ │ │ - strhteq sp, [ip], #-0 │ │ │ │ - rsbeq r4, sp, r2, ror r4 │ │ │ │ - rsbeq sp, ip, r6, lsl #1 │ │ │ │ - rsbeq r4, sp, sl, asr r4 │ │ │ │ - rsbeq sp, ip, ip, rrx │ │ │ │ - rsbeq r4, sp, lr, lsr r4 │ │ │ │ - rsbeq sp, ip, r0, asr r0 │ │ │ │ - rsbeq r4, sp, r2, lsr #8 │ │ │ │ - rsbeq sp, ip, r4, lsr r0 │ │ │ │ - ldrdeq r4, [sp], #-60 @ 0xffffffc4 @ │ │ │ │ - mlseq sp, lr, r3, r4 │ │ │ │ - strhteq ip, [ip], #-242 @ 0xffffff0e │ │ │ │ - rsbeq r4, sp, r0, ror #6 │ │ │ │ - rsbeq ip, ip, r4, ror pc │ │ │ │ - rsbeq r4, sp, r6, asr #6 │ │ │ │ - rsbeq ip, ip, r8, asr pc │ │ │ │ - rsbeq r4, sp, lr, lsl #6 │ │ │ │ - strdeq r4, [sp], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq ip, ip, r6, lsl #30 │ │ │ │ - ldrdeq r4, [sp], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq ip, ip, sl, ror #29 │ │ │ │ - strhteq r4, [sp], #-46 @ 0xffffffd2 │ │ │ │ - ldrdeq ip, [ip], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r4, sp, r6, ror #4 │ │ │ │ - rsbeq ip, ip, sl, ror lr │ │ │ │ - rsbeq r4, sp, ip, lsr r2 │ │ │ │ - rsbeq ip, ip, r0, asr lr │ │ │ │ - ldrdeq r4, [sp], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r4, sp, ip, asr #3 │ │ │ │ - rsbeq ip, ip, r0, ror #27 │ │ │ │ + rsbeq r4, sp, ip, lsl r5 │ │ │ │ + rsbeq sp, ip, lr, lsr #2 │ │ │ │ + strdeq r4, [sp], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq sp, ip, r0, lsl r1 │ │ │ │ + rsbeq r4, sp, r0, ror #9 │ │ │ │ + strdeq sp, [ip], #-4 @ │ │ │ │ + rsbeq r4, sp, r0, asr #9 │ │ │ │ + ldrdeq sp, [ip], #-4 @ │ │ │ │ + rsbeq r4, sp, r4, lsr #9 │ │ │ │ + strhteq sp, [ip], #-8 │ │ │ │ + rsbeq r4, sp, sl, ror r4 │ │ │ │ + rsbeq sp, ip, lr, lsl #1 │ │ │ │ + rsbeq r4, sp, r2, ror #8 │ │ │ │ + rsbeq sp, ip, r4, ror r0 │ │ │ │ + rsbeq r4, sp, r6, asr #8 │ │ │ │ + rsbeq sp, ip, r8, asr r0 │ │ │ │ + rsbeq r4, sp, sl, lsr #8 │ │ │ │ + rsbeq sp, ip, ip, lsr r0 │ │ │ │ + rsbeq r4, sp, r4, ror #7 │ │ │ │ + rsbeq r4, sp, r6, lsr #7 │ │ │ │ + strhteq ip, [ip], #-250 @ 0xffffff06 │ │ │ │ + rsbeq r4, sp, r8, ror #6 │ │ │ │ + rsbeq ip, ip, ip, ror pc │ │ │ │ + rsbeq r4, sp, lr, asr #6 │ │ │ │ + rsbeq ip, ip, r0, ror #30 │ │ │ │ + rsbeq r4, sp, r6, lsl r3 │ │ │ │ + strdeq r4, [sp], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq ip, ip, lr, lsl #30 │ │ │ │ + rsbeq r4, sp, r0, ror #5 │ │ │ │ + strdeq ip, [ip], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r4, sp, r6, asr #5 │ │ │ │ + ldrdeq ip, [ip], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r4, sp, lr, ror #4 │ │ │ │ + rsbeq ip, ip, r2, lsl #29 │ │ │ │ + rsbeq r4, sp, r4, asr #4 │ │ │ │ + rsbeq ip, ip, r8, asr lr │ │ │ │ + rsbeq r4, sp, r2, ror #3 │ │ │ │ + ldrdeq r4, [sp], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq ip, ip, r8, ror #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r3, ror #24 │ │ │ │ strcs r4, [r0, -r3, ror #18] │ │ │ │ @ instruction: 0xf8dd447c │ │ │ │ @@ -277025,20 +277025,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [r2], #-984 @ 0xfffffc28 │ │ │ │ @ instruction: 0xf6f0e798 │ │ │ │ svclt 0x0000e8ae │ │ │ │ rsbseq sp, r7, r4, asr #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq sp, r7, ip, lsl #7 │ │ │ │ - ldrdeq r3, [sp], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq ip, ip, lr, ror #23 │ │ │ │ - strhteq r3, [sp], #-254 @ 0xffffff02 │ │ │ │ - ldrdeq ip, [ip], #-178 @ 0xffffff4e @ │ │ │ │ - mlseq sp, r2, pc, r3 @ │ │ │ │ - rsbeq ip, ip, r6, lsr #23 │ │ │ │ + rsbeq r3, sp, r2, ror #31 │ │ │ │ + strdeq ip, [ip], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r3, sp, r6, asr #31 │ │ │ │ + ldrdeq ip, [ip], #-186 @ 0xffffff46 @ │ │ │ │ + mlseq sp, sl, pc, r3 @ │ │ │ │ + rsbeq ip, ip, lr, lsr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec7896c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stcle 14, cr1, [r6, #-120]! @ 0xffffff88 │ │ │ │ svcne 0x00154607 │ │ │ │ and r2, r2, r0, lsl #8 │ │ │ │ @@ -277058,16 +277058,16 @@ │ │ │ │ stmdbls r3, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6f64478 │ │ │ │ bls 22073c │ │ │ │ andlt r4, r5, r0, lsl r6 │ │ │ │ andcs fp, r1, #240, 26 @ 0x3c00 │ │ │ │ andlt r4, r5, r0, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq r3, sp, ip, lsl #30 │ │ │ │ - rsbeq ip, ip, r0, lsr #22 │ │ │ │ + rsbeq r3, sp, r4, lsl pc │ │ │ │ + rsbeq ip, ip, r8, lsr #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec789e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r5, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ stmibvs fp!, {r0, r1, r2, r9, sl, lr} │ │ │ │ stmdbvs sl!, {r0, r1, r3, r8, r9, ip, sp, pc} │ │ │ │ @@ -277114,24 +277114,24 @@ │ │ │ │ @ instruction: 0xf6e6f00b │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ bmi 491060 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ @ instruction: 0xf00b447a │ │ │ │ @ instruction: 0x4620f6dd │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - mlseq sp, r4, lr, r3 │ │ │ │ - rsbeq r3, sp, sl, lsr #7 │ │ │ │ - rsbeq r2, pc, r2, asr ip @ │ │ │ │ - rsbeq r3, sp, lr, ror #28 │ │ │ │ - rsbeq ip, ip, r2, lsl #21 │ │ │ │ - rsbeq r3, sp, r6, asr lr │ │ │ │ - rsbeq ip, ip, sl, ror #20 │ │ │ │ - rsbeq r3, sp, r8, asr #29 │ │ │ │ - rsbeq r3, sp, r6, asr #29 │ │ │ │ - rsbeq r3, sp, ip, lsr #29 │ │ │ │ + mlseq sp, ip, lr, r3 │ │ │ │ + strhteq r3, [sp], #-50 @ 0xffffffce │ │ │ │ + rsbeq r2, pc, sl, asr ip @ │ │ │ │ + rsbeq r3, sp, r6, ror lr │ │ │ │ + rsbeq ip, ip, sl, lsl #21 │ │ │ │ + rsbeq r3, sp, lr, asr lr │ │ │ │ + rsbeq ip, ip, r2, ror sl │ │ │ │ + ldrdeq r3, [sp], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r3, sp, lr, asr #29 │ │ │ │ + strhteq r3, [sp], #-228 @ 0xffffff1c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stcmi 6, cr4, [lr], {15} │ │ │ │ addlt r4, r9, lr, lsl #19 │ │ │ │ @ instruction: 0x4690447c │ │ │ │ @@ -277275,22 +277275,22 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sp, r7, ip, lsl #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrshteq sp, [r7], #-12 │ │ │ │ @ instruction: 0x00000ebc │ │ │ │ rsbseq sp, r7, ip │ │ │ │ - rsbeq r3, sp, r8, lsr #24 │ │ │ │ - rsbeq ip, ip, ip, lsr r8 │ │ │ │ - rsbeq r3, sp, r2, lsl #24 │ │ │ │ - rsbeq ip, ip, r6, lsl r8 │ │ │ │ - ldrdeq r3, [sp], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq ip, ip, ip, ror #15 │ │ │ │ - strhteq r3, [sp], #-186 @ 0xffffff46 │ │ │ │ - rsbeq ip, ip, lr, asr #15 │ │ │ │ + rsbeq r3, sp, r0, lsr ip │ │ │ │ + rsbeq ip, ip, r4, asr #16 │ │ │ │ + rsbeq r3, sp, sl, lsl #24 │ │ │ │ + rsbeq ip, ip, lr, lsl r8 │ │ │ │ + rsbeq r3, sp, r0, ror #23 │ │ │ │ + strdeq ip, [ip], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r3, sp, r2, asr #23 │ │ │ │ + ldrdeq ip, [ip], #-118 @ 0xffffff8a @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strgt pc, [r8], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8df469a │ │ │ │ addlt r3, fp, r8, lsl #9 │ │ │ │ @@ -277580,33 +277580,33 @@ │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ svclt 0x0000e768 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq ip, r7, r8, lsl #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq ip, r7, r0, asr #28 │ │ │ │ - rsbeq r3, sp, r4, ror sl │ │ │ │ - rsbeq ip, ip, r8, lsl #13 │ │ │ │ - rsbeq r3, sp, r4, ror #18 │ │ │ │ - rsbeq ip, ip, r8, ror r5 │ │ │ │ - rsbeq r3, sp, r2, lsr r9 │ │ │ │ - rsbeq ip, ip, r6, asr #10 │ │ │ │ - strdeq r3, [sp], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq ip, ip, r0, lsl r5 │ │ │ │ - rsbeq r3, sp, ip, ror r8 │ │ │ │ - mlseq ip, r0, r4, ip │ │ │ │ - rsbeq r3, sp, r6, asr #16 │ │ │ │ - rsbeq ip, ip, sl, asr r4 │ │ │ │ - rsbeq r3, sp, r8, lsr #16 │ │ │ │ - rsbeq ip, ip, ip, lsr r4 │ │ │ │ - rsbeq r3, sp, sl, asr #15 │ │ │ │ - ldrdeq ip, [ip], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r3, sp, ip, asr r7 │ │ │ │ - rsbeq ip, ip, r0, ror r3 │ │ │ │ - rsbeq r3, sp, ip, lsl #14 │ │ │ │ + rsbeq r3, sp, ip, ror sl │ │ │ │ + mlseq ip, r0, r6, ip │ │ │ │ + rsbeq r3, sp, ip, ror #18 │ │ │ │ + rsbeq ip, ip, r0, lsl #11 │ │ │ │ + rsbeq r3, sp, sl, lsr r9 │ │ │ │ + rsbeq ip, ip, lr, asr #10 │ │ │ │ + rsbeq r3, sp, r4, lsl #18 │ │ │ │ + rsbeq ip, ip, r8, lsl r5 │ │ │ │ + rsbeq r3, sp, r4, lsl #17 │ │ │ │ + mlseq ip, r8, r4, ip │ │ │ │ + rsbeq r3, sp, lr, asr #16 │ │ │ │ + rsbeq ip, ip, r2, ror #8 │ │ │ │ + rsbeq r3, sp, r0, lsr r8 │ │ │ │ + rsbeq ip, ip, r4, asr #8 │ │ │ │ + ldrdeq r3, [sp], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq ip, ip, r6, ror #7 │ │ │ │ + rsbeq r3, sp, r4, ror #14 │ │ │ │ + rsbeq ip, ip, r8, ror r3 │ │ │ │ + rsbeq r3, sp, r4, lsl r7 │ │ │ │ @ instruction: 0xf6409004 │ │ │ │ ldmdami r5, {r0, r2, r3, r6, r7, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 6, pc, cr0, cr5, {7} │ │ │ │ stmdbls r4, {r0, r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf6f54478 │ │ │ │ blls 261e94 │ │ │ │ @@ -277622,20 +277622,20 @@ │ │ │ │ mvnspl pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 5, pc, cr2, cr5, {7} │ │ │ │ @ instruction: 0xf04f4808 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff6cf6f5 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbeq r3, sp, r4, ror #12 │ │ │ │ - rsbeq ip, ip, r8, ror r2 │ │ │ │ - rsbeq r3, sp, r8, asr #12 │ │ │ │ - rsbeq ip, ip, sl, asr r2 │ │ │ │ - rsbeq r3, sp, r8, lsr #12 │ │ │ │ - rsbeq ip, ip, sl, lsr r2 │ │ │ │ + rsbeq r3, sp, ip, ror #12 │ │ │ │ + rsbeq ip, ip, r0, lsl #5 │ │ │ │ + rsbeq r3, sp, r0, asr r6 │ │ │ │ + rsbeq ip, ip, r2, ror #4 │ │ │ │ + rsbeq r3, sp, r0, lsr r6 │ │ │ │ + rsbeq ip, ip, r2, asr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 25d580 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ ldcmi 0, cr11, [r7], #604 @ 0x25c │ │ │ │ ldrbtmi r4, [ip], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -277818,18 +277818,18 @@ │ │ │ │ svclt 0x0000e018 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ rsbseq ip, r7, r2, lsr #18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrhteq r2, [r3], #-88 @ 0xffffffa8 │ │ │ │ + rsbseq r2, r3, r0, asr #11 │ │ │ │ ldrshteq ip, [r7], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r3, sp, r4, lsr r3 │ │ │ │ - rsbeq fp, ip, r8, asr #30 │ │ │ │ + rsbeq r3, sp, ip, lsr r3 │ │ │ │ + rsbeq fp, ip, r0, asr pc │ │ │ │ teqle r8, #256 @ 0x100 │ │ │ │ rscsle r4, fp, r3, lsr #11 │ │ │ │ eorvs pc, r4, r9, asr r8 @ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7acf09e │ │ │ │ mvnsle r4, r0, asr r5 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ @@ -277971,32 +277971,32 @@ │ │ │ │ @ instruction: 0xf6f5300c │ │ │ │ ldmdami r7, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ ldc2 6, cr15, [r4], #980 @ 0x3d4 │ │ │ │ ldrbt r9, [r2], -r3, lsl #22 │ │ │ │ ldmdb lr!, {r0, r1, r2, r3, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ - rsbeq r3, sp, r4, lsl r2 │ │ │ │ - rsbeq fp, ip, r8, lsr #28 │ │ │ │ - rsbeq r3, sp, sl, asr #3 │ │ │ │ - ldrdeq fp, [ip], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r3, sp, r0, lsl #3 │ │ │ │ - mlseq ip, r4, sp, fp │ │ │ │ - rsbeq r3, sp, r2, ror #2 │ │ │ │ - rsbeq fp, ip, r6, ror sp │ │ │ │ - rsbeq r3, sp, ip, lsr #2 │ │ │ │ - rsbeq fp, ip, r0, asr #26 │ │ │ │ - rsbeq r3, sp, r0, lsl r1 │ │ │ │ - rsbeq r2, sp, r6, lsr #12 │ │ │ │ - strdeq r3, [sp], #-2 @ │ │ │ │ - rsbeq fp, ip, r6, lsl #26 │ │ │ │ - ldrdeq r3, [sp], #-4 @ │ │ │ │ - rsbeq fp, ip, r8, ror #25 │ │ │ │ - strhteq r3, [sp], #-6 │ │ │ │ - rsbeq fp, ip, sl, asr #25 │ │ │ │ + rsbeq r3, sp, ip, lsl r2 │ │ │ │ + rsbeq fp, ip, r0, lsr lr │ │ │ │ + ldrdeq r3, [sp], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq fp, ip, r6, ror #27 │ │ │ │ + rsbeq r3, sp, r8, lsl #3 │ │ │ │ + mlseq ip, ip, sp, fp │ │ │ │ + rsbeq r3, sp, sl, ror #2 │ │ │ │ + rsbeq fp, ip, lr, ror sp │ │ │ │ + rsbeq r3, sp, r4, lsr r1 │ │ │ │ + rsbeq fp, ip, r8, asr #26 │ │ │ │ + rsbeq r3, sp, r8, lsl r1 │ │ │ │ + rsbeq r2, sp, lr, lsr #12 │ │ │ │ + strdeq r3, [sp], #-10 @ │ │ │ │ + rsbeq fp, ip, lr, lsl #26 │ │ │ │ + ldrdeq r3, [sp], #-12 @ │ │ │ │ + strdeq fp, [ip], #-192 @ 0xffffff40 @ │ │ │ │ + strhteq r3, [sp], #-14 │ │ │ │ + ldrdeq fp, [ip], #-194 @ 0xffffff3e @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ bmi 1873ee0 │ │ │ │ blcs 1b3ef8 │ │ │ │ @@ -278090,24 +278090,24 @@ │ │ │ │ stmdami pc, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6f54478 │ │ │ │ strb pc, [lr, r5, asr #23]! @ │ │ │ │ ldmda r0, {r0, r1, r2, r3, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq ip, r7, sl, ror #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r2, [sp], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r2, sp, sl, lsr #31 │ │ │ │ - strhteq fp, [ip], #-190 @ 0xffffff42 │ │ │ │ + ldrdeq r2, [sp], #-252 @ 0xffffff04 @ │ │ │ │ + strhteq r2, [sp], #-242 @ 0xffffff0e │ │ │ │ + rsbeq fp, ip, r6, asr #23 │ │ │ │ ldrsbteq ip, [r7], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r2, sp, lr, asr #30 │ │ │ │ - rsbeq r2, sp, ip, lsl #30 │ │ │ │ - strdeq r2, [sp], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq fp, ip, ip, lsl #22 │ │ │ │ - ldrdeq r2, [sp], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq fp, ip, ip, ror #21 │ │ │ │ + rsbeq r2, sp, r6, asr pc │ │ │ │ + rsbeq r2, sp, r4, lsl pc │ │ │ │ + rsbeq r2, sp, r2, lsl #30 │ │ │ │ + rsbeq fp, ip, r4, lsl fp │ │ │ │ + rsbeq r2, sp, r2, ror #29 │ │ │ │ + strdeq fp, [ip], #-164 @ 0xffffff5c @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec79a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46170fd8 │ │ │ │ addlt r4, r5, r4, asr sl │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ teqlt r3, sl, ror r4 │ │ │ │ @@ -278191,22 +278191,22 @@ │ │ │ │ blx 1160550 │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fffe055c │ │ │ │ svclt 0x0000e7ee │ │ │ │ ldrhteq ip, [r7], #-28 @ 0xffffffe4 │ │ │ │ @ instruction: 0x00000ebc │ │ │ │ - rsbeq r2, sp, r0, lsl #28 │ │ │ │ - rsbeq fp, ip, r4, lsl sl │ │ │ │ - rsbeq r2, sp, r8, lsr #27 │ │ │ │ - rsbeq r2, sp, r8, ror #26 │ │ │ │ - rsbeq r2, sp, r4, ror #26 │ │ │ │ - rsbeq fp, ip, r6, ror r9 │ │ │ │ - rsbeq r2, sp, r4, asr #26 │ │ │ │ - rsbeq fp, ip, r6, asr r9 │ │ │ │ + rsbeq r2, sp, r8, lsl #28 │ │ │ │ + rsbeq fp, ip, ip, lsl sl │ │ │ │ + strhteq r2, [sp], #-208 @ 0xffffff30 │ │ │ │ + rsbeq r2, sp, r0, ror sp │ │ │ │ + rsbeq r2, sp, ip, ror #26 │ │ │ │ + rsbeq fp, ip, lr, ror r9 │ │ │ │ + rsbeq r2, sp, ip, asr #26 │ │ │ │ + rsbeq fp, ip, lr, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec79bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmibvs sl, {r1, fp, ip, pc} │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -278250,18 +278250,18 @@ │ │ │ │ mvnpl pc, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9c6f6f5 │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6f54478 │ │ │ │ strtmi pc, [r8], -r1, lsl #21 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq r2, sp, lr, ror #24 │ │ │ │ - rsbeq fp, ip, r2, lsl #17 │ │ │ │ - rsbeq r2, sp, r0, asr ip │ │ │ │ - rsbeq fp, ip, r4, ror #16 │ │ │ │ + rsbeq r2, sp, r6, ror ip │ │ │ │ + rsbeq fp, ip, sl, lsl #17 │ │ │ │ + rsbeq r2, sp, r8, asr ip │ │ │ │ + rsbeq fp, ip, ip, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ddf50 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ smlabbcs r4, r5, r0, fp │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -278336,19 +278336,19 @@ │ │ │ │ cmppeq sp, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf91af6f5 │ │ │ │ strtmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6f54478 │ │ │ │ @ instruction: 0xe7dff9d5 │ │ │ │ ... │ │ │ │ - rsbeq fp, pc, r8, lsl #6 │ │ │ │ - ldrdeq r2, [sp], #-188 @ 0xffffff44 @ │ │ │ │ - strhteq fp, [pc], #-44 │ │ │ │ - strdeq r2, [sp], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq fp, ip, ip, lsl #14 │ │ │ │ + rsbeq fp, pc, r0, lsl r3 @ │ │ │ │ + rsbeq r2, sp, r4, ror #23 │ │ │ │ + rsbeq fp, pc, r4, asr #5 │ │ │ │ + rsbeq r2, sp, r0, lsl #22 │ │ │ │ + rsbeq fp, ip, r4, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec79df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r2, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi r1, [ip], -r8, lsl #24 │ │ │ │ ldmdbvs fp, {r1, r7, ip, sp, pc} │ │ │ │ cdpvc 5, 8, cr15, cr0, cr1, {5} │ │ │ │ @@ -278443,18 +278443,18 @@ │ │ │ │ @ instruction: 0xeeb46b22 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ vstrle s31, [r6, #64] @ 0x40 │ │ │ │ mlane r4, r3, r8, pc @ │ │ │ │ orreq pc, r0, r1, lsr #32 │ │ │ │ eorne pc, r4, r3, lsl #17 │ │ │ │ svclt 0x0000e7bf │ │ │ │ - rsbeq r2, sp, r2, asr #20 │ │ │ │ - rsbeq lr, ip, r8, asr #21 │ │ │ │ - ldrdeq r2, [sp], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq fp, ip, lr, ror #11 │ │ │ │ + rsbeq r2, sp, sl, asr #20 │ │ │ │ + ldrdeq lr, [ip], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r2, sp, r2, ror #19 │ │ │ │ + strdeq fp, [ip], #-86 @ 0xffffffaa @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r5, lsl r9 │ │ │ │ pkhbtmi r4, r0, r9, lsl #13 │ │ │ │ mlacc r4, r5, r8, pc @ │ │ │ │ @@ -278491,18 +278491,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf8a4f6f5 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ movwcs r8, #5104 @ 0x13f0 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq r2, sp, r8, ror #17 │ │ │ │ - strdeq r1, [sp], #-222 @ 0xffffff22 @ │ │ │ │ - mlseq sp, r6, r8, r2 │ │ │ │ - rsbeq fp, ip, sl, lsr #9 │ │ │ │ + strdeq r2, [sp], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r1, sp, r6, lsl #28 │ │ │ │ + mlseq sp, lr, r8, r2 │ │ │ │ + strhteq fp, [ip], #-66 @ 0xffffffbe │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ ubfxmi pc, pc, #17, #25 │ │ │ │ @ instruction: 0xf8df468c │ │ │ │ ldrshtlt r1, [r3], r8 │ │ │ │ @@ -278920,15 +278920,15 @@ │ │ │ │ movwcs sp, #4240 @ 0x1090 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf73fe500 │ │ │ │ ldrbmi sl, [r4, #3668]! @ 0xe54 │ │ │ │ sbchi pc, r8, #64 @ 0x40 │ │ │ │ stc 8, cr9, [sp, #116] @ 0x74 │ │ │ │ vqrdmulh.s32 d23, d15, d22 │ │ │ │ - blls 861e44 │ │ │ │ + blls 861e44 │ │ │ │ blvc adeb78 │ │ │ │ eorcs pc, r0, r3, asr r8 @ │ │ │ │ vldrle s4, [fp, #-0] │ │ │ │ tstcs r0, lr, lsl fp │ │ │ │ @ instruction: 0xf8534684 │ │ │ │ ldrbtmi lr, [r3], -r0, lsr #32 │ │ │ │ tstcc r1, r3 │ │ │ │ @@ -279013,21 +279013,21 @@ │ │ │ │ blvc 15f130 │ │ │ │ svclt 0x0000e03e │ │ │ │ ... │ │ │ │ rsbseq fp, r7, r8, lsl #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq fp, r7, r0, ror fp │ │ │ │ @ instruction: 0x00000ebc │ │ │ │ - rsbeq r2, sp, r4, asr #8 │ │ │ │ - rsbeq fp, ip, r8, asr r0 │ │ │ │ - rsbeq r2, sp, sl, lsr r2 │ │ │ │ - rsbeq sl, ip, lr, asr #28 │ │ │ │ + rsbeq r2, sp, ip, asr #8 │ │ │ │ + rsbeq fp, ip, r0, rrx │ │ │ │ + rsbeq r2, sp, r2, asr #4 │ │ │ │ + rsbeq sl, ip, r6, asr lr │ │ │ │ rsbseq fp, r7, r8, ror #10 │ │ │ │ - strhteq r2, [sp], #-14 │ │ │ │ - ldrdeq sl, [ip], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r2, sp, r6, asr #1 │ │ │ │ + ldrdeq sl, [ip], #-202 @ 0xffffff36 @ │ │ │ │ blvs b5ece0 │ │ │ │ blvs ff31f168 │ │ │ │ blx 55f260 │ │ │ │ @ instruction: 0xf893d435 │ │ │ │ @ instruction: 0xf0000181 │ │ │ │ ldmdacs r8, {r2, r3, r4} │ │ │ │ ldrdeq pc, [ip, -r1]! │ │ │ │ @@ -279248,25 +279248,25 @@ │ │ │ │ strle pc, [r2], #-2576 @ 0xfffff5f0 │ │ │ │ teqls r0, #26214400 @ 0x1900000 │ │ │ │ stmdacc r1, {r0, r1, r2, r4, r5, r7, r8, sl, sp, lr, pc} │ │ │ │ mcrrne 10, 0, r3, r3, cr4 │ │ │ │ ldr sp, [r2, #489]! @ 0x1e9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r1, sp, r4, ror #29 │ │ │ │ - strdeq sl, [ip], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r1, sp, sl, asr #29 │ │ │ │ - ldrdeq sl, [ip], #-174 @ 0xffffff52 @ │ │ │ │ - strhteq r1, [sp], #-224 @ 0xffffff20 │ │ │ │ - rsbeq sl, ip, r4, asr #21 │ │ │ │ + rsbeq r1, sp, ip, ror #29 │ │ │ │ + rsbeq sl, ip, r0, lsl #22 │ │ │ │ + ldrdeq r1, [sp], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq sl, ip, r6, ror #21 │ │ │ │ + strhteq r1, [sp], #-232 @ 0xffffff18 │ │ │ │ + rsbeq sl, ip, ip, asr #21 │ │ │ │ @ instruction: 0x00000ebc │ │ │ │ - rsbeq r1, sp, r4, lsl sp │ │ │ │ - rsbeq sl, ip, r8, lsr #18 │ │ │ │ - strdeq r1, [sp], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq sl, ip, sl, lsl #18 │ │ │ │ + rsbeq r1, sp, ip, lsl sp │ │ │ │ + rsbeq sl, ip, r0, lsr r9 │ │ │ │ + strdeq r1, [sp], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq sl, ip, r2, lsl r9 │ │ │ │ @ instruction: 0xf64048c0 │ │ │ │ ldrbtmi r7, [r8], #-311 @ 0xfffffec9 │ │ │ │ @ instruction: 0xf6f4300c │ │ │ │ ldmmi lr!, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ blx fe3e1638 │ │ │ │ ldmmi ip!, {r1, r4, r8, sl, sp, lr, pc} │ │ │ │ @@ -279451,45 +279451,45 @@ │ │ │ │ @ instruction: 0xf862f6f4 │ │ │ │ @ instruction: 0xf04f4824 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf91cf6f4 │ │ │ │ svclt 0x0000e7ee │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r1, sp, r2, ror #24 │ │ │ │ - rsbeq sl, ip, r6, ror r8 │ │ │ │ - rsbeq r1, sp, r8, asr #24 │ │ │ │ - rsbeq sl, ip, ip, asr r8 │ │ │ │ - ldrdeq r1, [sp], #-190 @ 0xffffff42 @ │ │ │ │ - strdeq sl, [ip], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r1, sp, r0, asr #23 │ │ │ │ - ldrdeq sl, [ip], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r1, sp, r6, lsr #23 │ │ │ │ - strhteq sl, [ip], #-122 @ 0xffffff86 │ │ │ │ - rsbeq r1, sp, r8, lsl #23 │ │ │ │ - mlseq ip, ip, r7, sl │ │ │ │ - rsbeq r1, sp, r6, ror #22 │ │ │ │ - rsbeq sl, ip, sl, ror r7 │ │ │ │ - rsbeq r1, sp, ip, asr #22 │ │ │ │ - rsbeq sl, ip, r0, ror #14 │ │ │ │ - rsbeq r1, sp, r2, lsr fp │ │ │ │ - rsbeq sl, ip, r6, asr #14 │ │ │ │ - rsbeq r1, sp, r4, lsl fp │ │ │ │ - rsbeq sl, ip, r8, lsr #14 │ │ │ │ - strdeq r1, [sp], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq sl, ip, sl, lsl #14 │ │ │ │ - ldrdeq r1, [sp], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq sl, ip, ip, ror #13 │ │ │ │ - rsbeq r1, sp, r8, lsl #21 │ │ │ │ - rsbeq r1, sp, sl, lsl #20 │ │ │ │ - rsbeq sl, ip, lr, lsl r6 │ │ │ │ - rsbeq r1, sp, r8, lsr #19 │ │ │ │ - strhteq sl, [ip], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq r1, sp, r8, lsl #19 │ │ │ │ - mlseq ip, sl, r5, sl │ │ │ │ + rsbeq r1, sp, sl, ror #24 │ │ │ │ + rsbeq sl, ip, lr, ror r8 │ │ │ │ + rsbeq r1, sp, r0, asr ip │ │ │ │ + rsbeq sl, ip, r4, ror #16 │ │ │ │ + rsbeq r1, sp, r6, ror #23 │ │ │ │ + strdeq sl, [ip], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r1, sp, r8, asr #23 │ │ │ │ + ldrdeq sl, [ip], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r1, sp, lr, lsr #23 │ │ │ │ + rsbeq sl, ip, r2, asr #15 │ │ │ │ + mlseq sp, r0, fp, r1 │ │ │ │ + rsbeq sl, ip, r4, lsr #15 │ │ │ │ + rsbeq r1, sp, lr, ror #22 │ │ │ │ + rsbeq sl, ip, r2, lsl #15 │ │ │ │ + rsbeq r1, sp, r4, asr fp │ │ │ │ + rsbeq sl, ip, r8, ror #14 │ │ │ │ + rsbeq r1, sp, sl, lsr fp │ │ │ │ + rsbeq sl, ip, lr, asr #14 │ │ │ │ + rsbeq r1, sp, ip, lsl fp │ │ │ │ + rsbeq sl, ip, r0, lsr r7 │ │ │ │ + strdeq r1, [sp], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq sl, ip, r2, lsl r7 │ │ │ │ + rsbeq r1, sp, r0, ror #21 │ │ │ │ + strdeq sl, [ip], #-100 @ 0xffffff9c @ │ │ │ │ + mlseq sp, r0, sl, r1 │ │ │ │ + rsbeq r1, sp, r2, lsl sl │ │ │ │ + rsbeq sl, ip, r6, lsr #12 │ │ │ │ + strhteq r1, [sp], #-144 @ 0xffffff70 │ │ │ │ + rsbeq sl, ip, r2, asr #11 │ │ │ │ + mlseq sp, r0, r9, r1 │ │ │ │ + rsbeq sl, ip, r2, lsr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, ip, asr #18 │ │ │ │ ldrbtmi r4, [r9], #-2892 @ 0xfffff4b4 │ │ │ │ @ instruction: 0xf8dd9d10 │ │ │ │ @@ -279565,23 +279565,23 @@ │ │ │ │ @ instruction: 0xf83cf6f4 │ │ │ │ movwcs lr, #30630 @ 0x77a6 │ │ │ │ eorvs r2, fp, r1, lsl #8 │ │ │ │ @ instruction: 0xf6ede7ae │ │ │ │ svclt 0x0000ecc4 │ │ │ │ rsbseq sl, r7, r6, lsl ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, sp, r6, ror r8 │ │ │ │ - rsbeq sl, ip, sl, lsl #9 │ │ │ │ - rsbeq r1, sp, lr, asr r8 │ │ │ │ - rsbeq sl, ip, r2, ror r4 │ │ │ │ + rsbeq r1, sp, lr, ror r8 │ │ │ │ + mlseq ip, r2, r4, sl │ │ │ │ + rsbeq r1, sp, r6, ror #16 │ │ │ │ + rsbeq sl, ip, sl, ror r4 │ │ │ │ rsbseq sl, r7, ip, lsl #23 │ │ │ │ - rsbeq r1, sp, r2, ror #15 │ │ │ │ - strdeq sl, [ip], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r1, sp, r6, asr #15 │ │ │ │ - ldrdeq sl, [ip], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r1, sp, sl, ror #15 │ │ │ │ + strdeq sl, [ip], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r1, sp, lr, asr #15 │ │ │ │ + rsbeq sl, ip, r2, ror #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1df400 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmdbmi r7, {r0, r1, r3, r7, r9, sl, lr}^ │ │ │ │ blmi 16f57d0 │ │ │ │ @@ -279668,19 +279668,19 @@ │ │ │ │ @ instruction: 0xf6f34478 │ │ │ │ blls 1a3e58 │ │ │ │ @ instruction: 0xf6ede7dc │ │ │ │ svclt 0x0000ebf8 │ │ │ │ ... │ │ │ │ rsbseq sl, r7, r0, lsr #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, sp, ip, ror #12 │ │ │ │ - rsbeq sl, ip, r0, lsl #5 │ │ │ │ + rsbeq r1, sp, r4, ror r6 │ │ │ │ + rsbeq sl, ip, r8, lsl #5 │ │ │ │ @ instruction: 0x0077a998 │ │ │ │ - rsbeq r1, sp, r8, lsr #12 │ │ │ │ - rsbeq sl, ip, ip, lsr r2 │ │ │ │ + rsbeq r1, sp, r0, lsr r6 │ │ │ │ + rsbeq sl, ip, r4, asr #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 1, cr11, cr15, cr3, {4} │ │ │ │ movwcs sp, #7172 @ 0x1c04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ @@ -279718,16 +279718,16 @@ │ │ │ │ blls 1a3d90 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mlacc r4, r5, r8, pc @ │ │ │ │ movteq pc, #35 @ 0x23 @ │ │ │ │ eorcc pc, r4, r5, lsl #17 │ │ │ │ svclt 0x0000e7bb │ │ │ │ - rsbeq r1, sp, r8, ror r5 │ │ │ │ - mlseq ip, r4, r1, sl │ │ │ │ + rsbeq r1, sp, r0, lsl #11 │ │ │ │ + mlseq ip, ip, r1, sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 19b59f4 │ │ │ │ blmi 19b5c0c │ │ │ │ addlt r4, sp, sl, ror r4 │ │ │ │ @@ -279826,20 +279826,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ mcr2 6, 1, pc, cr14, cr3, {7} @ │ │ │ │ str r9, [pc, r4, lsl #22]! │ │ │ │ b fef61edc │ │ │ │ rsbseq sl, r7, r8, asr r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq sl, r7, r4, ror r7 │ │ │ │ - rsbeq r1, sp, r6, ror #7 │ │ │ │ - strdeq r9, [ip], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r1, sp, r8, asr #7 │ │ │ │ - ldrdeq r9, [ip], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r1, sp, sl, lsr #7 │ │ │ │ - strhteq r9, [ip], #-254 @ 0xffffff02 │ │ │ │ + rsbeq r1, sp, lr, ror #7 │ │ │ │ + rsbeq sl, ip, r2 │ │ │ │ + ldrdeq r1, [sp], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r9, ip, r4, ror #31 │ │ │ │ + strhteq r1, [sp], #-50 @ 0xffffffce │ │ │ │ + rsbeq r9, ip, r6, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec7b554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 9682bc │ │ │ │ blmi 99057c │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ @@ -279871,15 +279871,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ b 1861f94 │ │ │ │ @ instruction: 0x0077a69a │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, sp, r6, lsl #6 │ │ │ │ + rsbeq r1, sp, lr, lsl #6 │ │ │ │ rsbseq sl, r7, r6, lsr r6 │ │ │ │ stmdbvs r9, {r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf890b530 │ │ │ │ @ instruction: 0xf8913024 │ │ │ │ @ instruction: 0xf0032024 │ │ │ │ @ instruction: 0xf0020e03 │ │ │ │ strbmi r0, [r6, #3075]! @ 0xc03 │ │ │ │ @@ -280025,16 +280025,16 @@ │ │ │ │ msrmi R9_fiq, r0 │ │ │ │ blx ff96220a │ │ │ │ @ instruction: 0x46214630 │ │ │ │ ldc2 6, cr15, [ip], {243} @ 0xf3 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ blhi 1df940 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mlseq sp, ip, r0, r1 │ │ │ │ - strhteq r9, [ip], #-198 @ 0xffffff3a │ │ │ │ + rsbeq r1, sp, r4, lsr #1 │ │ │ │ + strhteq r9, [ip], #-206 @ 0xffffff32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec7b860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ ldrmi r4, [r5], -r8, lsl #12 │ │ │ │ @ instruction: 0xff96f2d7 │ │ │ │ @@ -280126,25 +280126,25 @@ │ │ │ │ vst2.8 {d20-d21}, [pc] │ │ │ │ ldrbtmi r7, [r8], #-311 @ 0xfffffec9 │ │ │ │ @ instruction: 0xf6f3300c │ │ │ │ stmdami sp, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff4e23ae │ │ │ │ svclt 0x0000e7a2 │ │ │ │ - rsbeq r0, sp, r2, lsr #31 │ │ │ │ - strhteq r9, [ip], #-182 @ 0xffffff4a │ │ │ │ - rsbeq r0, sp, sl, lsl #31 │ │ │ │ - mlseq ip, lr, fp, r9 │ │ │ │ - rsbeq r0, sp, ip, lsr pc │ │ │ │ - rsbeq r0, sp, lr, lsl pc │ │ │ │ - rsbeq r9, ip, r2, lsr fp │ │ │ │ - rsbeq r0, sp, r4, lsl #30 │ │ │ │ - rsbeq r9, ip, r8, lsl fp │ │ │ │ - rsbeq r0, sp, sl, ror #29 │ │ │ │ - strdeq r9, [ip], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r0, sp, sl, lsr #31 │ │ │ │ + strhteq r9, [ip], #-190 @ 0xffffff42 │ │ │ │ + mlseq sp, r2, pc, r0 @ │ │ │ │ + rsbeq r9, ip, r6, lsr #23 │ │ │ │ + rsbeq r0, sp, r4, asr #30 │ │ │ │ + rsbeq r0, sp, r6, lsr #30 │ │ │ │ + rsbeq r9, ip, sl, lsr fp │ │ │ │ + rsbeq r0, sp, ip, lsl #30 │ │ │ │ + rsbeq r9, ip, r0, lsr #22 │ │ │ │ + strdeq r0, [sp], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r9, ip, r6, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec7ba18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r8, ror #31 │ │ │ │ @ instruction: 0x205ef892 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x0712691d │ │ │ │ @@ -280184,18 +280184,18 @@ │ │ │ │ stmdami r8, {r3, r4, r5, r6, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe962488 │ │ │ │ stmdbls r1, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6f34478 │ │ │ │ blls 1a3634 │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - rsbeq r0, sp, r0, ror #28 │ │ │ │ - rsbeq r9, ip, r4, ror sl │ │ │ │ - rsbeq r0, sp, r4, lsl #28 │ │ │ │ - rsbeq r9, ip, r8, lsl sl │ │ │ │ + rsbeq r0, sp, r8, ror #28 │ │ │ │ + rsbeq r9, ip, ip, ror sl │ │ │ │ + rsbeq r0, sp, ip, lsl #28 │ │ │ │ + rsbeq r9, ip, r0, lsr #20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4606b092 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ ldcls 6, cr4, [fp], {152} @ 0x98 │ │ │ │ @@ -280287,27 +280287,27 @@ │ │ │ │ vtst.8 d20, d2, d1 │ │ │ │ @ instruction: 0xf04f5187 │ │ │ │ ldrbtmi r3, [r8], #-2559 @ 0xfffff601 │ │ │ │ @ instruction: 0xf6f3300c │ │ │ │ stmdami lr, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f34478 │ │ │ │ strb pc, [r1, -fp, lsl #21]! @ │ │ │ │ - rsbeq sp, ip, ip, ror r2 │ │ │ │ - rsbeq sp, ip, r2, ror #4 │ │ │ │ - rsbeq sp, ip, r8, asr #4 │ │ │ │ - rsbeq r0, sp, r0, asr sp │ │ │ │ - rsbeq r0, sp, r6, ror #4 │ │ │ │ - ldrdeq r0, [sp], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r9, ip, r8, ror #17 │ │ │ │ - strhteq r0, [sp], #-196 @ 0xffffff3c │ │ │ │ - rsbeq r0, sp, sl, lsl #27 │ │ │ │ - rsbeq r0, sp, lr, ror ip │ │ │ │ - rsbeq r0, sp, r4, asr sp │ │ │ │ - rsbeq r0, sp, r2, ror #24 │ │ │ │ - rsbeq r0, sp, r8, lsr sp │ │ │ │ + rsbeq sp, ip, r4, lsl #5 │ │ │ │ + rsbeq sp, ip, sl, ror #4 │ │ │ │ + rsbeq sp, ip, r0, asr r2 │ │ │ │ + rsbeq r0, sp, r8, asr sp │ │ │ │ + rsbeq r0, sp, lr, ror #4 │ │ │ │ + ldrdeq r0, [sp], #-204 @ 0xffffff34 @ │ │ │ │ + strdeq r9, [ip], #-128 @ 0xffffff80 @ │ │ │ │ + strhteq r0, [sp], #-204 @ 0xffffff34 │ │ │ │ + mlseq sp, r2, sp, r0 │ │ │ │ + rsbeq r0, sp, r6, lsl #25 │ │ │ │ + rsbeq r0, sp, ip, asr sp │ │ │ │ + rsbeq r0, sp, sl, ror #24 │ │ │ │ + rsbeq r0, sp, r0, asr #26 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strcs fp, [r0], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8dd1e1f │ │ │ │ @ instruction: 0xf8c88030 │ │ │ │ @@ -280400,26 +280400,26 @@ │ │ │ │ @ instruction: 0xf6404810 │ │ │ │ ldrbtmi r1, [r8], #-457 @ 0xfffffe37 │ │ │ │ @ instruction: 0xf6f3300c │ │ │ │ stmdami lr, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ @ instruction: 0xf9aaf6f3 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - rsbeq r0, sp, r0, asr #23 │ │ │ │ - ldrdeq r9, [ip], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r0, sp, r8, lsr #23 │ │ │ │ - strhteq r9, [ip], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r0, sp, lr, lsr fp │ │ │ │ - rsbeq r9, ip, r2, asr r7 │ │ │ │ - rsbeq r0, sp, r6, lsr #22 │ │ │ │ - rsbeq r9, ip, sl, lsr r7 │ │ │ │ - strdeq r0, [sp], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r0, sp, r2, lsl r0 │ │ │ │ - rsbeq r0, sp, r2, lsr #21 │ │ │ │ - strhteq r9, [ip], #-102 @ 0xffffff9a │ │ │ │ + rsbeq r0, sp, r8, asr #23 │ │ │ │ + ldrdeq r9, [ip], #-124 @ 0xffffff84 @ │ │ │ │ + strhteq r0, [sp], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r9, ip, r4, asr #15 │ │ │ │ + rsbeq r0, sp, r6, asr #22 │ │ │ │ + rsbeq r9, ip, sl, asr r7 │ │ │ │ + rsbeq r0, sp, lr, lsr #22 │ │ │ │ + rsbeq r9, ip, r2, asr #14 │ │ │ │ + rsbeq r0, sp, r4, lsl #22 │ │ │ │ + rsbeq r0, sp, sl, lsl r0 │ │ │ │ + rsbeq r0, sp, sl, lsr #21 │ │ │ │ + strhteq r9, [ip], #-110 @ 0xffffff92 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, sp, lsl #18 │ │ │ │ mlagt r4, r5, r8, pc @ │ │ │ │ stceq 0, cr15, [r3], {12} │ │ │ │ @@ -280559,26 +280559,26 @@ │ │ │ │ ubfx r4, sl, #12, #18 │ │ │ │ vhsub.u32 d18, d2, d1 │ │ │ │ @ instruction: 0xf8850301 │ │ │ │ ldr r3, [r7, r4, lsr #32]! │ │ │ │ vhsub.u32 d18, d2, d1 │ │ │ │ @ instruction: 0xf8850301 │ │ │ │ str r3, [sp, r4, lsr #32] │ │ │ │ - rsbeq r0, sp, r8, asr #19 │ │ │ │ - ldrdeq r9, [ip], #-92 @ 0xffffffa4 @ │ │ │ │ - mlseq sp, sl, r9, r0 │ │ │ │ - rsbeq r9, ip, lr, lsr #11 │ │ │ │ - rsbeq r0, sp, ip, ror r9 │ │ │ │ - mlseq ip, r2, lr, pc @ │ │ │ │ - rsbeq r0, sp, r6, ror #18 │ │ │ │ - rsbeq r9, ip, sl, ror r5 │ │ │ │ - ldrdeq r0, [sp], #-140 @ 0xffffff74 @ │ │ │ │ - strdeq r9, [ip], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r0, sp, r0, lsl #17 │ │ │ │ - mlseq ip, r4, r4, r9 │ │ │ │ + ldrdeq r0, [sp], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r9, ip, r4, ror #11 │ │ │ │ + rsbeq r0, sp, r2, lsr #19 │ │ │ │ + strhteq r9, [ip], #-86 @ 0xffffffaa │ │ │ │ + rsbeq r0, sp, r4, lsl #19 │ │ │ │ + mlseq ip, sl, lr, pc @ │ │ │ │ + rsbeq r0, sp, lr, ror #18 │ │ │ │ + rsbeq r9, ip, r2, lsl #11 │ │ │ │ + rsbeq r0, sp, r4, ror #17 │ │ │ │ + strdeq r9, [ip], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r0, sp, r8, lsl #17 │ │ │ │ + mlseq ip, ip, r4, r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ strmi fp, [r2], sp, lsr #1 │ │ │ │ andls r4, r5, #143654912 @ 0x8900000 │ │ │ │ blcs fe363270 │ │ │ │ @@ -280685,15 +280685,15 @@ │ │ │ │ @ instruction: 0xf8cd9014 │ │ │ │ usatmi fp, #0, ip │ │ │ │ @ instruction: 0x46d34637 │ │ │ │ @ instruction: 0xf8cdab26 │ │ │ │ movwls ip, #45132 @ 0xb04c │ │ │ │ stmib sp, {r2, r5, r8, r9, fp, sp, pc}^ │ │ │ │ movwcs r3, #3087 @ 0xc0f │ │ │ │ - blls 889d3c │ │ │ │ + blls 889d3c │ │ │ │ eormi pc, r8, r3, asr r8 @ │ │ │ │ orreq lr, r8, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf8949305 │ │ │ │ @ instruction: 0x0719305e │ │ │ │ stmdbvs r5!, {r0, r1, r3, r6, sl, ip, lr, pc} │ │ │ │ mlacc r4, r5, r8, pc @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ @@ -280862,15 +280862,15 @@ │ │ │ │ ldrsbhi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ ldrdls pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ subge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ blls a10f50 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blls 890f38 │ │ │ │ + blls 890f38 │ │ │ │ bls 6b6ccc │ │ │ │ eormi pc, r2, r3, asr r8 @ │ │ │ │ bls 44bf90 │ │ │ │ movwls r4, #5665 @ 0x1621 │ │ │ │ movwls r9, #2824 @ 0xb08 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ blls 37d3d0 >::_M_default_append(unsigned int)@@Base+0xf7acc> │ │ │ │ @@ -280928,15 +280928,15 @@ │ │ │ │ eorvc pc, r3, r2, asr r8 @ │ │ │ │ eorgt pc, r3, lr, asr #16 │ │ │ │ eorgt pc, r3, r2, asr #16 │ │ │ │ ldc2 3, cr15, [r4], #436 @ 0x1b4 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls a06490 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blls 891218 │ │ │ │ + blls 891218 │ │ │ │ eorcc pc, r8, r3, asr r8 @ │ │ │ │ @ instruction: 0x205ef893 │ │ │ │ @ instruction: 0xf53f0712 │ │ │ │ ldmdbvs sl, {r1, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ mlacc r4, r5, r8, pc @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @@ -281317,46 +281317,46 @@ │ │ │ │ ldrtmi r2, [lr], -r1, lsl #6 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ bllt 1ea3a6c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r9, r7, r2, lsl #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq r0, [sp], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq r9, ip, ip, lsl #6 │ │ │ │ - strhteq r0, [sp], #-106 @ 0xffffff96 │ │ │ │ + rsbeq r0, sp, r2, lsl #14 │ │ │ │ + rsbeq r9, ip, r4, lsl r3 │ │ │ │ + rsbeq r0, sp, r2, asr #13 │ │ │ │ @ instruction: 0xffff9f25 │ │ │ │ - rsbeq r0, sp, r6, lsr r5 │ │ │ │ + rsbeq r0, sp, lr, lsr r5 │ │ │ │ rsbseq r9, r7, r4, asr #16 │ │ │ │ - rsbeq r0, sp, r8, ror r1 │ │ │ │ - rsbeq r8, ip, sl, lsl #27 │ │ │ │ - rsbeq r0, sp, ip, ror #1 │ │ │ │ - strdeq r8, [ip], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r0, sp, ip, asr #1 │ │ │ │ - ldrdeq r8, [ip], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r0, sp, r0, lsl #1 │ │ │ │ - mlseq ip, r2, ip, r8 │ │ │ │ - rsbeq r0, sp, lr, lsr r0 │ │ │ │ - rsbeq r8, ip, r0, asr ip │ │ │ │ - strhteq pc, [ip], #-252 @ 0xffffff04 @ │ │ │ │ - ldrdeq r8, [ip], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq pc, ip, lr, ror #29 │ │ │ │ - rsbeq r8, ip, r2, lsl #22 │ │ │ │ - rsbeq pc, ip, r4, asr #29 │ │ │ │ - ldrdeq r8, [ip], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq pc, ip, r8, lsr #29 │ │ │ │ - strhteq r8, [ip], #-172 @ 0xffffff54 │ │ │ │ - rsbeq pc, ip, ip, lsl #29 │ │ │ │ - rsbeq r8, ip, r0, lsr #21 │ │ │ │ - rsbeq pc, ip, lr, ror #26 │ │ │ │ - rsbeq r8, ip, r0, lsl #19 │ │ │ │ - rsbeq pc, ip, lr, lsl #25 │ │ │ │ - rsbeq r8, ip, r2, lsr #17 │ │ │ │ - rsbeq pc, ip, r0, ror ip @ │ │ │ │ - rsbeq r8, ip, r4, lsl #17 │ │ │ │ + rsbeq r0, sp, r0, lsl #3 │ │ │ │ + mlseq ip, r2, sp, r8 │ │ │ │ + strdeq r0, [sp], #-4 @ │ │ │ │ + rsbeq r8, ip, r6, lsl #26 │ │ │ │ + ldrdeq r0, [sp], #-4 @ │ │ │ │ + rsbeq r8, ip, r6, ror #25 │ │ │ │ + rsbeq r0, sp, r8, lsl #1 │ │ │ │ + mlseq ip, sl, ip, r8 │ │ │ │ + rsbeq r0, sp, r6, asr #32 │ │ │ │ + rsbeq r8, ip, r8, asr ip │ │ │ │ + rsbeq pc, ip, r4, asr #31 │ │ │ │ + ldrdeq r8, [ip], #-184 @ 0xffffff48 @ │ │ │ │ + strdeq pc, [ip], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r8, ip, sl, lsl #22 │ │ │ │ + rsbeq pc, ip, ip, asr #29 │ │ │ │ + rsbeq r8, ip, r0, ror #21 │ │ │ │ + strhteq pc, [ip], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r8, ip, r4, asr #21 │ │ │ │ + mlseq ip, r4, lr, pc @ │ │ │ │ + rsbeq r8, ip, r8, lsr #21 │ │ │ │ + rsbeq pc, ip, r6, ror sp @ │ │ │ │ + rsbeq r8, ip, r8, lsl #19 │ │ │ │ + mlseq ip, r6, ip, pc @ │ │ │ │ + rsbeq r8, ip, sl, lsr #17 │ │ │ │ + rsbeq pc, ip, r8, ror ip @ │ │ │ │ + rsbeq r8, ip, ip, lsl #17 │ │ │ │ ldrbeq pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf6f2300c │ │ │ │ @ instruction: 0xf8dff975 │ │ │ │ @ instruction: 0xf04f0454 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ce36e8 │ │ │ │ @@ -281629,64 +281629,64 @@ │ │ │ │ @ instruction: 0xf6414836 │ │ │ │ ldrbtmi r0, [r8], #-306 @ 0xfffffece │ │ │ │ @ instruction: 0xf6f1300c │ │ │ │ ldmdami r4!, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf80ef6f2 │ │ │ │ stmdblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbeq pc, ip, lr, lsr #23 │ │ │ │ - strhteq r8, [ip], #-126 @ 0xffffff82 │ │ │ │ - mlseq ip, r0, fp, pc @ │ │ │ │ - rsbeq r8, ip, r0, lsr #15 │ │ │ │ - rsbeq pc, ip, r2, ror fp @ │ │ │ │ - rsbeq r8, ip, r2, lsl #15 │ │ │ │ - rsbeq pc, ip, r0, asr fp @ │ │ │ │ - rsbeq r8, ip, r2, ror #14 │ │ │ │ - rsbeq pc, ip, r2, ror sl @ │ │ │ │ - rsbeq r8, ip, r6, lsl #13 │ │ │ │ - rsbeq pc, ip, r4, asr sl @ │ │ │ │ - rsbeq r8, ip, r8, ror #12 │ │ │ │ - rsbeq pc, ip, r6, lsr sl @ │ │ │ │ - rsbeq r8, ip, sl, asr #12 │ │ │ │ - rsbeq pc, ip, r4, lsl #20 │ │ │ │ - rsbeq r8, ip, r8, lsl r6 │ │ │ │ - rsbeq pc, ip, r6, ror #19 │ │ │ │ - strdeq r8, [ip], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq pc, ip, r8, asr #19 │ │ │ │ - ldrdeq r8, [ip], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq pc, ip, sl, lsr #19 │ │ │ │ - strhteq r8, [ip], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq pc, ip, ip, lsl #19 │ │ │ │ - rsbeq r8, ip, r0, lsr #11 │ │ │ │ - rsbeq pc, ip, lr, ror #18 │ │ │ │ - rsbeq r8, ip, r2, lsl #11 │ │ │ │ - rsbeq pc, ip, r0, asr r9 @ │ │ │ │ - rsbeq r8, ip, r4, ror #10 │ │ │ │ - rsbeq pc, ip, r2, lsr r9 @ │ │ │ │ - rsbeq r8, ip, r6, asr #10 │ │ │ │ - rsbeq pc, ip, sl, asr #17 │ │ │ │ - ldrdeq r8, [ip], #-78 @ 0xffffffb2 @ │ │ │ │ - mlseq ip, ip, r8, pc @ │ │ │ │ - strhteq r8, [ip], #-64 @ 0xffffffc0 │ │ │ │ - rsbeq pc, ip, lr, ror r8 @ │ │ │ │ - mlseq ip, r2, r4, r8 │ │ │ │ - rsbeq pc, ip, r0, ror #16 │ │ │ │ - rsbeq r8, ip, r4, ror r4 │ │ │ │ - rsbeq pc, ip, r0, lsl #16 │ │ │ │ - rsbeq r8, ip, r4, lsl r4 │ │ │ │ - rsbeq pc, ip, r2, ror #15 │ │ │ │ - strdeq r8, [ip], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq pc, ip, r4, asr #15 │ │ │ │ - ldrdeq r8, [ip], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq pc, ip, r6, lsr #15 │ │ │ │ - strhteq r8, [ip], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq pc, ip, r8, lsl #15 │ │ │ │ - mlseq ip, ip, r3, r8 │ │ │ │ - rsbeq pc, ip, sl, ror #14 │ │ │ │ - rsbeq r8, ip, lr, ror r3 │ │ │ │ + strhteq pc, [ip], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r8, ip, r6, asr #15 │ │ │ │ + mlseq ip, r8, fp, pc @ │ │ │ │ + rsbeq r8, ip, r8, lsr #15 │ │ │ │ + rsbeq pc, ip, sl, ror fp @ │ │ │ │ + rsbeq r8, ip, sl, lsl #15 │ │ │ │ + rsbeq pc, ip, r8, asr fp @ │ │ │ │ + rsbeq r8, ip, sl, ror #14 │ │ │ │ + rsbeq pc, ip, sl, ror sl @ │ │ │ │ + rsbeq r8, ip, lr, lsl #13 │ │ │ │ + rsbeq pc, ip, ip, asr sl @ │ │ │ │ + rsbeq r8, ip, r0, ror r6 │ │ │ │ + rsbeq pc, ip, lr, lsr sl @ │ │ │ │ + rsbeq r8, ip, r2, asr r6 │ │ │ │ + rsbeq pc, ip, ip, lsl #20 │ │ │ │ + rsbeq r8, ip, r0, lsr #12 │ │ │ │ + rsbeq pc, ip, lr, ror #19 │ │ │ │ + rsbeq r8, ip, r2, lsl #12 │ │ │ │ + ldrdeq pc, [ip], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r8, ip, r4, ror #11 │ │ │ │ + strhteq pc, [ip], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq r8, ip, r6, asr #11 │ │ │ │ + mlseq ip, r4, r9, pc @ │ │ │ │ + rsbeq r8, ip, r8, lsr #11 │ │ │ │ + rsbeq pc, ip, r6, ror r9 @ │ │ │ │ + rsbeq r8, ip, sl, lsl #11 │ │ │ │ + rsbeq pc, ip, r8, asr r9 @ │ │ │ │ + rsbeq r8, ip, ip, ror #10 │ │ │ │ + rsbeq pc, ip, sl, lsr r9 @ │ │ │ │ + rsbeq r8, ip, lr, asr #10 │ │ │ │ + ldrdeq pc, [ip], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r8, ip, r6, ror #9 │ │ │ │ + rsbeq pc, ip, r4, lsr #17 │ │ │ │ + strhteq r8, [ip], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq pc, ip, r6, lsl #17 │ │ │ │ + mlseq ip, sl, r4, r8 │ │ │ │ + rsbeq pc, ip, r8, ror #16 │ │ │ │ + rsbeq r8, ip, ip, ror r4 │ │ │ │ + rsbeq pc, ip, r8, lsl #16 │ │ │ │ + rsbeq r8, ip, ip, lsl r4 │ │ │ │ + rsbeq pc, ip, sl, ror #15 │ │ │ │ + strdeq r8, [ip], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq pc, ip, ip, asr #15 │ │ │ │ + rsbeq r8, ip, r0, ror #7 │ │ │ │ + rsbeq pc, ip, lr, lsr #15 │ │ │ │ + rsbeq r8, ip, r2, asr #7 │ │ │ │ + mlseq ip, r0, r7, pc @ │ │ │ │ + rsbeq r8, ip, r4, lsr #7 │ │ │ │ + rsbeq pc, ip, r2, ror r7 @ │ │ │ │ + rsbeq r8, ip, r6, lsl #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1e77a84 │ │ │ │ blmi 1e77aa4 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -281803,25 +281803,25 @@ │ │ │ │ @ instruction: 0xf898e755 │ │ │ │ @ instruction: 0xf0433025 │ │ │ │ @ instruction: 0xf8880304 │ │ │ │ strb r3, [lr, -r5, lsr #32] │ │ │ │ bl 11e3dc0 │ │ │ │ ldrhteq r8, [r7], #-152 @ 0xffffff68 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, ip, r4, lsr r6 @ │ │ │ │ - rsbeq r8, ip, r8, asr #4 │ │ │ │ - rsbeq pc, ip, ip, lsl r6 @ │ │ │ │ - rsbeq r8, ip, r0, lsr r2 │ │ │ │ + rsbeq pc, ip, ip, lsr r6 @ │ │ │ │ + rsbeq r8, ip, r0, asr r2 │ │ │ │ + rsbeq pc, ip, r4, lsr #12 │ │ │ │ + rsbeq r8, ip, r8, lsr r2 │ │ │ │ rsbseq r8, r7, sl, asr #18 │ │ │ │ - rsbeq pc, ip, r6, lsr #10 │ │ │ │ - rsbeq r8, ip, r0, asr #2 │ │ │ │ - rsbeq pc, ip, r4, ror #9 │ │ │ │ - strdeq r8, [ip], #-8 @ │ │ │ │ - rsbeq pc, ip, sl, asr #9 │ │ │ │ - ldrdeq r8, [ip], #-14 @ │ │ │ │ + rsbeq pc, ip, lr, lsr #10 │ │ │ │ + rsbeq r8, ip, r8, asr #2 │ │ │ │ + rsbeq pc, ip, ip, ror #9 │ │ │ │ + rsbeq r8, ip, r0, lsl #2 │ │ │ │ + ldrdeq pc, [ip], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r8, ip, r6, ror #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0x9010f8d1 │ │ │ │ @ instruction: 0xf899b087 │ │ │ │ @ instruction: 0xf0155025 │ │ │ │ @@ -281921,22 +281921,22 @@ │ │ │ │ ldc2l 6, cr15, [r0, #964] @ 0x3c4 │ │ │ │ @ instruction: 0xf899e7c9 │ │ │ │ @ instruction: 0xf0433025 │ │ │ │ @ instruction: 0xf8890304 │ │ │ │ strcs r3, [r1], #-37 @ 0xffffffdb │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq pc, ip, r4, ror r3 @ │ │ │ │ - rsbeq r7, ip, r8, lsl #31 │ │ │ │ - rsbeq pc, ip, r8, asr r3 @ │ │ │ │ - rsbeq r7, ip, ip, ror #30 │ │ │ │ - rsbeq pc, ip, r0, asr #6 │ │ │ │ - rsbeq r7, ip, r4, asr pc │ │ │ │ - rsbeq pc, ip, lr, ror #5 │ │ │ │ - rsbeq r7, ip, r2, lsl #30 │ │ │ │ + rsbeq pc, ip, ip, ror r3 @ │ │ │ │ + mlseq ip, r0, pc, r7 @ │ │ │ │ + rsbeq pc, ip, r0, ror #6 │ │ │ │ + rsbeq r7, ip, r4, ror pc │ │ │ │ + rsbeq pc, ip, r8, asr #6 │ │ │ │ + rsbeq r7, ip, ip, asr pc │ │ │ │ + strdeq pc, [ip], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r7, ip, sl, lsl #30 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x460fb091 │ │ │ │ @ instruction: 0x46044990 │ │ │ │ movwls r4, #54928 @ 0xd690 │ │ │ │ @@ -282081,32 +282081,32 @@ │ │ │ │ @ instruction: 0xf6f1300c │ │ │ │ ldmdami r6, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f14478 │ │ │ │ str pc, [lr, -fp, lsl #25]! │ │ │ │ ldmdb r6, {r0, r1, r3, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r8, r7, ip, asr #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, ip, sl, lsr r7 │ │ │ │ - rsbeq pc, ip, sl, lsl #4 │ │ │ │ - rsbeq r3, ip, ip, asr #28 │ │ │ │ + rsbeq fp, ip, r2, asr #14 │ │ │ │ + rsbeq pc, ip, r2, lsl r2 @ │ │ │ │ + rsbeq r3, ip, r4, asr lr │ │ │ │ rsbseq r8, r7, r2, lsr r5 │ │ │ │ - rsbeq pc, ip, ip, asr r1 @ │ │ │ │ - rsbeq r7, ip, r0, ror sp │ │ │ │ - rsbeq pc, ip, r2, asr #2 │ │ │ │ - rsbeq r7, ip, r6, asr sp │ │ │ │ - rsbeq pc, ip, sl, lsr #2 │ │ │ │ - rsbeq r7, ip, lr, lsr sp │ │ │ │ - rsbeq pc, ip, r0, lsl #2 │ │ │ │ - rsbeq r7, ip, r4, lsl sp │ │ │ │ - rsbeq pc, ip, sl, lsr #1 │ │ │ │ - strhteq r7, [ip], #-206 @ 0xffffff32 │ │ │ │ - mlseq ip, r0, r0, pc @ │ │ │ │ - rsbeq r7, ip, r4, lsr #25 │ │ │ │ - rsbeq pc, ip, r2, rrx │ │ │ │ - rsbeq pc, ip, r0, lsl #3 │ │ │ │ + rsbeq pc, ip, r4, ror #2 │ │ │ │ + rsbeq r7, ip, r8, ror sp │ │ │ │ + rsbeq pc, ip, sl, asr #2 │ │ │ │ + rsbeq r7, ip, lr, asr sp │ │ │ │ + rsbeq pc, ip, r2, lsr r1 @ │ │ │ │ + rsbeq r7, ip, r6, asr #26 │ │ │ │ + rsbeq pc, ip, r8, lsl #2 │ │ │ │ + rsbeq r7, ip, ip, lsl sp │ │ │ │ + strhteq pc, [ip], #-2 @ │ │ │ │ + rsbeq r7, ip, r6, asr #25 │ │ │ │ + mlseq ip, r8, r0, pc @ │ │ │ │ + rsbeq r7, ip, ip, lsr #25 │ │ │ │ + rsbeq pc, ip, sl, rrx │ │ │ │ + rsbeq pc, ip, r8, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1e1b7c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi 1678120 │ │ │ │ blmi 1677f50 │ │ │ │ @@ -282120,15 +282120,15 @@ │ │ │ │ blmi 14e3e9c │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf6ef8000 │ │ │ │ strdls pc, [ip], -sp │ │ │ │ rsbsle r2, fp, r0, lsl #16 │ │ │ │ stcle 14, cr2, [r5, #-0] │ │ │ │ - bvc 861e88 │ │ │ │ + bvc 861e88 │ │ │ │ stmdaeq r4, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ cdp 4, 11, cr2, cr8, cr0, {0} │ │ │ │ and r8, r5, r7, ror #23 │ │ │ │ eorne pc, r4, r0, asr #16 │ │ │ │ strcc r3, [r8, #-1025] @ 0xfffffbff │ │ │ │ andsle r4, r7, r6, lsr #5 │ │ │ │ blvc 161d84 │ │ │ │ @@ -282192,23 +282192,23 @@ │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fece43e6 │ │ │ │ @ instruction: 0xf6ebe7c6 │ │ │ │ svclt 0x0000e83a │ │ │ │ rsbseq r8, r7, r4, lsr #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, ip, r0, lsr #31 │ │ │ │ - strdeq lr, [ip], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq lr, ip, r8, lsr #31 │ │ │ │ + strdeq lr, [ip], #-234 @ 0xffffff16 @ │ │ │ │ rsbseq r8, r7, r8, asr #4 │ │ │ │ - rsbeq lr, ip, r2, ror #29 │ │ │ │ - strdeq r7, [ip], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq lr, ip, r8, asr #29 │ │ │ │ - ldrdeq r7, [ip], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq lr, ip, ip, lsr #29 │ │ │ │ - strhteq r7, [ip], #-174 @ 0xffffff52 │ │ │ │ + rsbeq lr, ip, sl, ror #29 │ │ │ │ + strdeq r7, [ip], #-174 @ 0xffffff52 @ │ │ │ │ + ldrdeq lr, [ip], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r7, ip, r4, ror #21 │ │ │ │ + strhteq lr, [ip], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r7, ip, r6, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec7da5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0910fb0 │ │ │ │ ldrmi lr, [r5, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x0c05eb04 │ │ │ │ strtmi r9, [r4], #3099 @ 0xc1b │ │ │ │ @@ -282423,20 +282423,20 @@ │ │ │ │ blvc 1322478 │ │ │ │ blvc ff322678 │ │ │ │ blvs ff32268c │ │ │ │ blx 562784 │ │ │ │ mrcge 6, 2, APSR_nzcv, cr10, cr15, {7} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e772 │ │ │ │ - rsbeq lr, ip, r2, asr sp │ │ │ │ - rsbeq r7, ip, r6, ror #18 │ │ │ │ - rsbeq lr, ip, r4, ror ip │ │ │ │ - rsbeq r7, ip, r8, lsl #17 │ │ │ │ - mlseq ip, r4, fp, lr │ │ │ │ - rsbeq r7, ip, r8, lsr #15 │ │ │ │ + rsbeq lr, ip, sl, asr sp │ │ │ │ + rsbeq r7, ip, lr, ror #18 │ │ │ │ + rsbeq lr, ip, ip, ror ip │ │ │ │ + mlseq ip, r0, r8, r7 │ │ │ │ + mlseq ip, ip, fp, lr │ │ │ │ + strhteq r7, [ip], #-112 @ 0xffffff90 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1e20a4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ orrsgt pc, r4, #14614528 @ 0xdf0000 │ │ │ │ @ instruction: 0x469b461c │ │ │ │ @@ -282529,15 +282529,15 @@ │ │ │ │ svcge 0x0062f47f │ │ │ │ blge 84d590 │ │ │ │ @ instruction: 0x4620ad1e │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ strls r9, [r0, #-257] @ 0xfffffeff │ │ │ │ tstls ip, r1, lsl r3 │ │ │ │ @ instruction: 0xffb6f2ff │ │ │ │ - blvs 8623ec │ │ │ │ + blvs 8623ec │ │ │ │ ldc 6, cr4, [sp, #232] @ 0xe8 │ │ │ │ @ instruction: 0x46205b1e │ │ │ │ blls 58d1b4 │ │ │ │ blvs 2a2660 >::_M_default_append(unsigned int)@@Base+0x1cd5c> │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ tstcs r1, r1, lsl #2 │ │ │ │ stc 5, cr9, [sp] │ │ │ │ @@ -282555,15 +282555,15 @@ │ │ │ │ stmdble fp, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ blvs 1628a4 │ │ │ │ blvs 2e2694 >::_M_default_append(unsigned int)@@Base+0x5cd90> │ │ │ │ blvs ff2e2890 │ │ │ │ blmi ff2e28a4 │ │ │ │ blx 56299c │ │ │ │ svcge 0x0022f6ff │ │ │ │ - blvs 862454 │ │ │ │ + blvs 862454 │ │ │ │ blvc 13626c0 │ │ │ │ bleq 8e245c │ │ │ │ bleq 1626c4 │ │ │ │ blvs 1a280c │ │ │ │ blpl 1a27f4 │ │ │ │ blvc ff2a28b8 │ │ │ │ blmi ff3228cc │ │ │ │ @@ -282667,22 +282667,22 @@ │ │ │ │ stmdbls ip, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6f04478 │ │ │ │ bls 466f70 │ │ │ │ svclt 0x0000e649 │ │ │ │ ldrshteq r7, [r7], #-218 @ 0xffffff26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrsbteq r7, [r7], #-214 @ 0xffffff2a │ │ │ │ - rsbeq lr, ip, ip, asr #15 │ │ │ │ - rsbeq r7, ip, r0, ror #7 │ │ │ │ - rsbeq lr, ip, sl, lsl #15 │ │ │ │ - mlseq ip, lr, r3, r7 │ │ │ │ - rsbeq lr, ip, ip, ror #14 │ │ │ │ - rsbeq r7, ip, r0, lsl #7 │ │ │ │ - rsbeq lr, ip, r0, asr #14 │ │ │ │ - rsbeq r7, ip, r4, asr r3 │ │ │ │ + ldrdeq lr, [ip], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r7, ip, r8, ror #7 │ │ │ │ + mlseq ip, r2, r7, lr │ │ │ │ + rsbeq r7, ip, r6, lsr #7 │ │ │ │ + rsbeq lr, ip, r4, ror r7 │ │ │ │ + rsbeq r7, ip, r8, lsl #7 │ │ │ │ + rsbeq lr, ip, r8, asr #14 │ │ │ │ + rsbeq r7, ip, ip, asr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addslt r4, r5, r3, ror #29 │ │ │ │ ldrmi r4, [r9], r3, ror #25 │ │ │ │ movwcs r4, #5246 @ 0x147e │ │ │ │ @@ -282909,41 +282909,41 @@ │ │ │ │ @ instruction: 0xf04f4820 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 6, 0, pc, cr4, cr0, {7} │ │ │ │ @ instruction: 0xf6eae767 │ │ │ │ svclt 0x0000eaa0 │ │ │ │ rsbseq r7, r7, r8, lsr #20 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq lr, [ip], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq lr, ip, r6, asr r6 │ │ │ │ - rsbeq lr, ip, r4, ror #12 │ │ │ │ - rsbeq r7, ip, r8, ror r2 │ │ │ │ + strdeq lr, [ip], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq lr, ip, lr, asr r6 │ │ │ │ + rsbeq lr, ip, ip, ror #12 │ │ │ │ + rsbeq r7, ip, r0, lsl #5 │ │ │ │ @ instruction: 0x00777992 │ │ │ │ - rsbeq lr, ip, lr, lsl #12 │ │ │ │ - rsbeq lr, ip, ip, asr #10 │ │ │ │ - rsbeq sl, ip, r0, ror #6 │ │ │ │ - rsbeq lr, ip, r0, lsl r5 │ │ │ │ - ldrdeq lr, [ip], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r7, ip, ip, ror #1 │ │ │ │ - strhteq lr, [ip], #-78 @ 0xffffffb2 │ │ │ │ - ldrdeq r7, [ip], #-2 @ │ │ │ │ - rsbeq lr, ip, r6, lsr #9 │ │ │ │ - strhteq r7, [ip], #-8 │ │ │ │ - rsbeq lr, ip, r0, asr #8 │ │ │ │ - rsbeq r7, ip, r4, asr r0 │ │ │ │ - rsbeq lr, ip, r2, ror #7 │ │ │ │ - strdeq r6, [ip], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq lr, ip, sl, asr #7 │ │ │ │ - ldrdeq r6, [ip], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq lr, ip, lr, lsr #7 │ │ │ │ - rsbeq r6, ip, r2, asr #31 │ │ │ │ - mlseq ip, r4, r3, lr │ │ │ │ - rsbeq r6, ip, r6, lsr #31 │ │ │ │ - rsbeq lr, ip, r8, ror r3 │ │ │ │ - rsbeq r6, ip, sl, lsl #31 │ │ │ │ + rsbeq lr, ip, r6, lsl r6 │ │ │ │ + rsbeq lr, ip, r4, asr r5 │ │ │ │ + rsbeq sl, ip, r8, ror #6 │ │ │ │ + rsbeq lr, ip, r8, lsl r5 │ │ │ │ + rsbeq lr, ip, r0, ror #9 │ │ │ │ + strdeq r7, [ip], #-4 @ │ │ │ │ + rsbeq lr, ip, r6, asr #9 │ │ │ │ + ldrdeq r7, [ip], #-10 @ │ │ │ │ + rsbeq lr, ip, lr, lsr #9 │ │ │ │ + rsbeq r7, ip, r0, asr #1 │ │ │ │ + rsbeq lr, ip, r8, asr #8 │ │ │ │ + rsbeq r7, ip, ip, asr r0 │ │ │ │ + rsbeq lr, ip, sl, ror #7 │ │ │ │ + strdeq r6, [ip], #-254 @ 0xffffff02 @ │ │ │ │ + ldrdeq lr, [ip], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r6, ip, r4, ror #31 │ │ │ │ + strhteq lr, [ip], #-54 @ 0xffffffca │ │ │ │ + rsbeq r6, ip, sl, asr #31 │ │ │ │ + mlseq ip, ip, r3, lr │ │ │ │ + rsbeq r6, ip, lr, lsr #31 │ │ │ │ + rsbeq lr, ip, r0, lsl #7 │ │ │ │ + mlseq ip, r2, pc, r6 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec7e5d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmibmi r3, {r4, r6, r7, r8, r9, sl, fp} │ │ │ │ blmi fe613604 │ │ │ │ stmiapl fp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ ldmdavs fp, {r0, r6, fp, sp, lr} │ │ │ │ @@ -283089,31 +283089,31 @@ │ │ │ │ @ instruction: 0xf6eae73b │ │ │ │ svclt 0x0000e93e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r7, r7, r8, lsl r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrsbteq r7, [r7], #-86 @ 0xffffffaa │ │ │ │ - rsbeq lr, ip, sl, lsr r2 │ │ │ │ - rsbeq r6, ip, lr, asr #28 │ │ │ │ - rsbeq lr, ip, lr, lsl r2 │ │ │ │ - rsbeq r6, ip, r2, lsr lr │ │ │ │ - rsbeq lr, ip, r0, lsl #4 │ │ │ │ - rsbeq r6, ip, r4, lsl lr │ │ │ │ - rsbeq lr, ip, r2, lsr #3 │ │ │ │ - rsbeq sl, ip, r8, asr r6 │ │ │ │ - rsbeq lr, ip, r2, ror r1 │ │ │ │ - strdeq lr, [ip], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq lr, ip, r8, asr r1 │ │ │ │ - rsbeq lr, ip, lr, lsr #4 │ │ │ │ - rsbeq lr, ip, r0, lsl r1 │ │ │ │ - rsbeq r6, ip, r4, lsr #26 │ │ │ │ - ldrdeq lr, [ip], #-0 @ │ │ │ │ - strhteq lr, [ip], #-8 │ │ │ │ - rsbeq r6, ip, sl, asr #25 │ │ │ │ + rsbeq lr, ip, r2, asr #4 │ │ │ │ + rsbeq r6, ip, r6, asr lr │ │ │ │ + rsbeq lr, ip, r6, lsr #4 │ │ │ │ + rsbeq r6, ip, sl, lsr lr │ │ │ │ + rsbeq lr, ip, r8, lsl #4 │ │ │ │ + rsbeq r6, ip, ip, lsl lr │ │ │ │ + rsbeq lr, ip, sl, lsr #3 │ │ │ │ + rsbeq sl, ip, r0, ror #12 │ │ │ │ + rsbeq lr, ip, sl, ror r1 │ │ │ │ + strdeq lr, [ip], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq lr, ip, r0, ror #2 │ │ │ │ + rsbeq lr, ip, r6, lsr r2 │ │ │ │ + rsbeq lr, ip, r8, lsl r1 │ │ │ │ + rsbeq r6, ip, ip, lsr #26 │ │ │ │ + ldrdeq lr, [ip], #-8 @ │ │ │ │ + rsbeq lr, ip, r0, asr #1 │ │ │ │ + ldrdeq r6, [ip], #-194 @ 0xffffff3e @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r7, ror r9 │ │ │ │ ldrbtmi r4, [r9], #-2935 @ 0xfffff489 │ │ │ │ @ instruction: 0x9716e9dd │ │ │ │ @@ -283232,25 +283232,25 @@ │ │ │ │ blls 261678 │ │ │ │ adcsle r2, r5, r0, lsl #22 │ │ │ │ eorsvs r2, fp, r8, lsl #6 │ │ │ │ @ instruction: 0xf6eae7b2 │ │ │ │ svclt 0x0000e818 │ │ │ │ rsbseq r7, r7, sl, ror #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, ip, r0, ror #30 │ │ │ │ - rsbeq r6, ip, r4, ror fp │ │ │ │ - rsbeq sp, ip, r8, asr #30 │ │ │ │ - rsbeq r6, ip, ip, asr fp │ │ │ │ + rsbeq sp, ip, r8, ror #30 │ │ │ │ + rsbeq r6, ip, ip, ror fp │ │ │ │ + rsbeq sp, ip, r0, asr pc │ │ │ │ + rsbeq r6, ip, r4, ror #22 │ │ │ │ rsbseq r7, r7, r6, ror r2 │ │ │ │ - ldrdeq sp, [ip], #-238 @ 0xffffff12 @ │ │ │ │ - strdeq r6, [ip], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq sp, ip, r8, lsr #29 │ │ │ │ - strhteq r6, [ip], #-172 @ 0xffffff54 │ │ │ │ - rsbeq sp, ip, r2, ror lr │ │ │ │ - rsbeq r6, ip, r6, lsl #21 │ │ │ │ + rsbeq sp, ip, r6, ror #29 │ │ │ │ + strdeq r6, [ip], #-170 @ 0xffffff56 @ │ │ │ │ + strhteq sp, [ip], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r6, ip, r4, asr #21 │ │ │ │ + rsbeq sp, ip, sl, ror lr │ │ │ │ + rsbeq r6, ip, lr, lsl #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xb0914df3 │ │ │ │ @ instruction: 0x46884cf3 │ │ │ │ @ instruction: 0x4606447d │ │ │ │ @@ -283493,35 +283493,35 @@ │ │ │ │ blcs 161a3c │ │ │ │ strb sp, [r1, r5, lsl #3]! │ │ │ │ orrle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf6e9e7bf │ │ │ │ svclt 0x0000ee0e │ │ │ │ rsbseq r7, r7, r4, asr #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, ip, lr, lsr sp │ │ │ │ - rsbeq r6, ip, r2, asr r9 │ │ │ │ - rsbeq sp, ip, r6, lsr #26 │ │ │ │ - rsbeq r6, ip, sl, lsr r9 │ │ │ │ + rsbeq sp, ip, r6, asr #26 │ │ │ │ + rsbeq r6, ip, sl, asr r9 │ │ │ │ + rsbeq sp, ip, lr, lsr #26 │ │ │ │ + rsbeq r6, ip, r2, asr #18 │ │ │ │ rsbseq r7, r7, r4, asr r0 │ │ │ │ - rsbeq sp, ip, r0, lsl ip │ │ │ │ - rsbeq r6, ip, r4, lsr #16 │ │ │ │ - strdeq sp, [ip], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r6, ip, ip, lsl #16 │ │ │ │ - ldrdeq sp, [ip], #-188 @ 0xffffff44 @ │ │ │ │ - strdeq r6, [ip], #-112 @ 0xffffff90 @ │ │ │ │ - mlseq ip, ip, fp, sp │ │ │ │ - strhteq r6, [ip], #-112 @ 0xffffff90 │ │ │ │ - rsbeq sp, ip, r6, lsr #22 │ │ │ │ - rsbeq r6, ip, sl, lsr r7 │ │ │ │ - rsbeq sp, ip, lr, ror #21 │ │ │ │ - rsbeq r6, ip, r2, lsl #14 │ │ │ │ - rsbeq sp, ip, sl, lsr #21 │ │ │ │ - strhteq r6, [ip], #-110 @ 0xffffff92 │ │ │ │ - rsbeq sp, ip, lr, ror #20 │ │ │ │ - rsbeq r6, ip, r2, lsl #13 │ │ │ │ + rsbeq sp, ip, r8, lsl ip │ │ │ │ + rsbeq r6, ip, ip, lsr #16 │ │ │ │ + rsbeq sp, ip, r0, lsl #24 │ │ │ │ + rsbeq r6, ip, r4, lsl r8 │ │ │ │ + rsbeq sp, ip, r4, ror #23 │ │ │ │ + strdeq r6, [ip], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq sp, ip, r4, lsr #23 │ │ │ │ + strhteq r6, [ip], #-120 @ 0xffffff88 │ │ │ │ + rsbeq sp, ip, lr, lsr #22 │ │ │ │ + rsbeq r6, ip, r2, asr #14 │ │ │ │ + strdeq sp, [ip], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r6, ip, sl, lsl #14 │ │ │ │ + strhteq sp, [ip], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r6, ip, r6, asr #13 │ │ │ │ + rsbeq sp, ip, r6, ror sl │ │ │ │ + rsbeq r6, ip, sl, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec7eee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -283535,16 +283535,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf870f6f0 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6f04478 │ │ │ │ blls 2261d4 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq sp, ip, r4, lsr #19 │ │ │ │ - strhteq r6, [ip], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq sp, ip, ip, lsr #19 │ │ │ │ + rsbeq r6, ip, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec7ef40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r9], -sl, lsl #12 │ │ │ │ blls 30ed74 >::_M_default_append(unsigned int)@@Base+0x89470> │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @@ -283557,16 +283557,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6f0300c │ │ │ │ stmdami r5, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf8fef6f0 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sp, ip, sl, asr #18 │ │ │ │ - rsbeq r6, ip, lr, asr r5 │ │ │ │ + rsbeq sp, ip, r2, asr r9 │ │ │ │ + rsbeq r6, ip, r6, ror #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi fe2b95fc │ │ │ │ blmi fe2b9624 │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -283699,30 +283699,30 @@ │ │ │ │ @ instruction: 0xf6ef4478 │ │ │ │ str pc, [lr, r9, ror #31] │ │ │ │ ldcl 6, cr15, [r4], #-932 @ 0xfffffc5c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r6, r7, r4, asr ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq ip, ip, r8, sp │ │ │ │ - strhteq r6, [ip], #-64 @ 0xffffffc0 │ │ │ │ - rsbseq r6, r7, r6, asr #23 │ │ │ │ - rsbeq sp, ip, r6, lsr r8 │ │ │ │ - rsbeq r9, ip, r8, ror #25 │ │ │ │ - strdeq sp, [ip], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq sp, ip, ip, ror r9 │ │ │ │ - rsbeq sp, ip, r8, ror #15 │ │ │ │ - strdeq r6, [ip], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq sp, ip, lr, asr #15 │ │ │ │ rsbeq sp, ip, r4, lsr #17 │ │ │ │ - rsbeq sp, ip, r6, ror r7 │ │ │ │ - rsbeq r6, ip, sl, lsl #7 │ │ │ │ - rsbeq sp, ip, r8, lsr r7 │ │ │ │ - rsbeq sp, ip, r2, lsr #14 │ │ │ │ - rsbeq r6, ip, r4, lsr r3 │ │ │ │ + strhteq r6, [ip], #-72 @ 0xffffffb8 │ │ │ │ + rsbseq r6, r7, r6, asr #23 │ │ │ │ + rsbeq sp, ip, lr, lsr r8 │ │ │ │ + strdeq r9, [ip], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq sp, ip, r6, lsl #16 │ │ │ │ + rsbeq sp, ip, r4, lsl #19 │ │ │ │ + strdeq sp, [ip], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r6, ip, r4, lsl #8 │ │ │ │ + ldrdeq sp, [ip], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq sp, ip, ip, lsr #17 │ │ │ │ + rsbeq sp, ip, lr, ror r7 │ │ │ │ + mlseq ip, r2, r3, r6 │ │ │ │ + rsbeq sp, ip, r0, asr #14 │ │ │ │ + rsbeq sp, ip, sl, lsr #14 │ │ │ │ + rsbeq r6, ip, ip, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1b66344 │ │ │ │ ldmmi r1!, {r1, r7, r9, sl, lr}^ │ │ │ │ bmi ffd79a74 │ │ │ │ @ instruction: 0xf2ad4478 │ │ │ │ @@ -283962,35 +283962,35 @@ │ │ │ │ @ instruction: 0x462831ff │ │ │ │ ldc2l 6, cr15, [r8, #956] @ 0x3bc │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e6cd │ │ │ │ ... │ │ │ │ rsbseq r6, r7, r0, ror #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq sp, [ip], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r9, ip, ip, ror #21 │ │ │ │ - rsbeq sp, ip, r6, lsl #12 │ │ │ │ - rsbeq sp, ip, lr, asr r5 │ │ │ │ - rsbeq r6, ip, r2, ror r1 │ │ │ │ - rsbeq sp, ip, r2, asr #10 │ │ │ │ - rsbeq r6, ip, r6, asr r1 │ │ │ │ + ldrdeq sp, [ip], #-122 @ 0xffffff86 @ │ │ │ │ + strdeq r9, [ip], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq sp, ip, lr, lsl #12 │ │ │ │ + rsbeq sp, ip, r6, ror #10 │ │ │ │ + rsbeq r6, ip, sl, ror r1 │ │ │ │ + rsbeq sp, ip, sl, asr #10 │ │ │ │ + rsbeq r6, ip, lr, asr r1 │ │ │ │ rsbseq r6, r7, lr, ror #16 │ │ │ │ - rsbeq sp, ip, r0, ror #9 │ │ │ │ - rsbeq sp, ip, r4, ror #7 │ │ │ │ - strdeq r5, [ip], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq sp, ip, ip, lsr #7 │ │ │ │ - rsbeq r5, ip, r0, asr #31 │ │ │ │ - rsbeq sp, ip, lr, ror r3 │ │ │ │ - mlseq ip, r2, pc, r5 @ │ │ │ │ - rsbeq sp, ip, r4, asr r3 │ │ │ │ - rsbeq r5, ip, r8, ror #30 │ │ │ │ - rsbeq sp, ip, r6, lsr r3 │ │ │ │ - rsbeq r5, ip, sl, asr #30 │ │ │ │ - rsbeq sp, ip, r8, lsl r3 │ │ │ │ - rsbeq r5, ip, r2, lsr pc │ │ │ │ + rsbeq sp, ip, r8, ror #9 │ │ │ │ + rsbeq sp, ip, ip, ror #7 │ │ │ │ + rsbeq r6, ip, r6 │ │ │ │ + strhteq sp, [ip], #-52 @ 0xffffffcc │ │ │ │ + rsbeq r5, ip, r8, asr #31 │ │ │ │ + rsbeq sp, ip, r6, lsl #7 │ │ │ │ + mlseq ip, sl, pc, r5 @ │ │ │ │ + rsbeq sp, ip, ip, asr r3 │ │ │ │ + rsbeq r5, ip, r0, ror pc │ │ │ │ + rsbeq sp, ip, lr, lsr r3 │ │ │ │ + rsbeq r5, ip, r2, asr pc │ │ │ │ + rsbeq sp, ip, r0, lsr #6 │ │ │ │ + rsbeq r5, ip, sl, lsr pc │ │ │ │ vhadd.s8 d25, d0, d12 │ │ │ │ ldmdami r0!, {r1, r6, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [sl], {239} @ 0xef │ │ │ │ stmdbls ip, {r1, r2, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf6ef4478 │ │ │ │ blls 467aa8 │ │ │ │ @@ -284033,26 +284033,26 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r8], {239} @ 0xef │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ stc2l 6, cr15, [r4, #-956] @ 0xfffffc44 │ │ │ │ movweq pc, #28783 @ 0x706f @ │ │ │ │ @ instruction: 0xf6e9e639 │ │ │ │ svclt 0x0000e9ce │ │ │ │ - rsbeq sp, ip, r8, ror r2 │ │ │ │ - rsbeq r5, ip, ip, lsl #29 │ │ │ │ - rsbeq sp, ip, sl, asr r2 │ │ │ │ - rsbeq r5, ip, lr, ror #28 │ │ │ │ - rsbeq sp, ip, ip, lsr r2 │ │ │ │ - rsbeq r5, ip, r0, asr lr │ │ │ │ - rsbeq sp, ip, lr, lsl #4 │ │ │ │ - rsbeq r5, ip, r2, lsr #28 │ │ │ │ - strdeq sp, [ip], #-16 @ │ │ │ │ - rsbeq r5, ip, r4, lsl #28 │ │ │ │ - ldrdeq sp, [ip], #-20 @ 0xffffffec @ │ │ │ │ - strdeq sp, [ip], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq sp, ip, r0, lsl #5 │ │ │ │ + mlseq ip, r4, lr, r5 │ │ │ │ + rsbeq sp, ip, r2, ror #4 │ │ │ │ + rsbeq r5, ip, r6, ror lr │ │ │ │ + rsbeq sp, ip, r4, asr #4 │ │ │ │ + rsbeq r5, ip, r8, asr lr │ │ │ │ + rsbeq sp, ip, r6, lsl r2 │ │ │ │ + rsbeq r5, ip, sl, lsr #28 │ │ │ │ + strdeq sp, [ip], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r5, ip, ip, lsl #28 │ │ │ │ + ldrdeq sp, [ip], #-28 @ 0xffffffe4 @ │ │ │ │ + strdeq sp, [ip], #-42 @ 0xffffffd6 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, lr, lsl #18 │ │ │ │ andsvs r2, pc, r0, lsl #14 │ │ │ │ @ instruction: 0x8010f8d2 │ │ │ │ @@ -284288,58 +284288,58 @@ │ │ │ │ ldmdami r0!, {r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x11bef641 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe2e64ac │ │ │ │ ldrtmi r4, [r1], -sp, lsr #16 │ │ │ │ @ instruction: 0xf6ef4478 │ │ │ │ strb pc, [r6, r1, asr #22] @ │ │ │ │ - rsbeq sp, ip, r6, lsr #2 │ │ │ │ - rsbeq r5, ip, sl, lsr sp │ │ │ │ - rsbeq sp, ip, lr, lsl #2 │ │ │ │ - rsbeq r5, ip, r2, lsr #26 │ │ │ │ - rsbeq sp, ip, r2, asr #1 │ │ │ │ - ldrdeq r5, [ip], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq sp, ip, sl, lsr #1 │ │ │ │ - strhteq r5, [ip], #-206 @ 0xffffff32 │ │ │ │ - rsbeq sp, ip, r4, ror r0 │ │ │ │ - rsbeq sp, ip, r8, lsl r2 │ │ │ │ - rsbeq sp, ip, r8, lsr #32 │ │ │ │ - rsbeq r5, ip, ip, lsr ip │ │ │ │ - rsbeq sp, ip, r0, lsl r0 │ │ │ │ - rsbeq r5, ip, r4, lsr #24 │ │ │ │ - ldrdeq ip, [ip], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r5, ip, r4, ror #23 │ │ │ │ - mlseq ip, r2, pc, ip @ │ │ │ │ - rsbeq r5, ip, r6, lsr #23 │ │ │ │ - rsbeq ip, ip, sl, ror pc │ │ │ │ - rsbeq r5, ip, lr, lsl #23 │ │ │ │ - rsbeq ip, ip, r0, ror #30 │ │ │ │ - rsbeq sp, ip, r4, lsl #2 │ │ │ │ - rsbeq ip, ip, lr, lsr pc │ │ │ │ - rsbeq sp, ip, r2, ror #1 │ │ │ │ - rsbeq ip, ip, ip, lsl pc │ │ │ │ - rsbeq sp, ip, r0, asr #1 │ │ │ │ - strdeq ip, [ip], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r5, ip, lr, lsl #22 │ │ │ │ - rsbeq ip, ip, r0, ror #29 │ │ │ │ - strdeq r5, [ip], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq ip, ip, ip, lsr #29 │ │ │ │ - rsbeq r5, ip, r0, asr #21 │ │ │ │ - mlseq ip, r2, lr, ip │ │ │ │ - rsbeq r5, ip, r6, lsr #21 │ │ │ │ - rsbeq ip, ip, sl, ror #28 │ │ │ │ - rsbeq r5, ip, lr, ror sl │ │ │ │ - rsbeq ip, ip, r0, asr #28 │ │ │ │ - rsbeq r5, ip, r4, asr sl │ │ │ │ - rsbeq ip, ip, r8, lsr #28 │ │ │ │ - rsbeq r5, ip, ip, lsr sl │ │ │ │ - rsbeq ip, ip, lr, lsl #28 │ │ │ │ - rsbeq r5, ip, r2, lsr #20 │ │ │ │ - ldrdeq ip, [ip], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r5, ip, r4, ror #19 │ │ │ │ + rsbeq sp, ip, lr, lsr #2 │ │ │ │ + rsbeq r5, ip, r2, asr #26 │ │ │ │ + rsbeq sp, ip, r6, lsl r1 │ │ │ │ + rsbeq r5, ip, sl, lsr #26 │ │ │ │ + rsbeq sp, ip, sl, asr #1 │ │ │ │ + ldrdeq r5, [ip], #-206 @ 0xffffff32 @ │ │ │ │ + strhteq sp, [ip], #-2 │ │ │ │ + rsbeq r5, ip, r6, asr #25 │ │ │ │ + rsbeq sp, ip, ip, ror r0 │ │ │ │ + rsbeq sp, ip, r0, lsr #4 │ │ │ │ + rsbeq sp, ip, r0, lsr r0 │ │ │ │ + rsbeq r5, ip, r4, asr #24 │ │ │ │ + rsbeq sp, ip, r8, lsl r0 │ │ │ │ + rsbeq r5, ip, ip, lsr #24 │ │ │ │ + ldrdeq ip, [ip], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r5, ip, ip, ror #23 │ │ │ │ + mlseq ip, sl, pc, ip @ │ │ │ │ + rsbeq r5, ip, lr, lsr #23 │ │ │ │ + rsbeq ip, ip, r2, lsl #31 │ │ │ │ + mlseq ip, r6, fp, r5 │ │ │ │ + rsbeq ip, ip, r8, ror #30 │ │ │ │ + rsbeq sp, ip, ip, lsl #2 │ │ │ │ + rsbeq ip, ip, r6, asr #30 │ │ │ │ + rsbeq sp, ip, sl, ror #1 │ │ │ │ + rsbeq ip, ip, r4, lsr #30 │ │ │ │ + rsbeq sp, ip, r8, asr #1 │ │ │ │ + rsbeq ip, ip, r2, lsl #30 │ │ │ │ + rsbeq r5, ip, r6, lsl fp │ │ │ │ + rsbeq ip, ip, r8, ror #29 │ │ │ │ + strdeq r5, [ip], #-172 @ 0xffffff54 @ │ │ │ │ + strhteq ip, [ip], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r5, ip, r8, asr #21 │ │ │ │ + mlseq ip, sl, lr, ip │ │ │ │ + rsbeq r5, ip, lr, lsr #21 │ │ │ │ + rsbeq ip, ip, r2, ror lr │ │ │ │ + rsbeq r5, ip, r6, lsl #21 │ │ │ │ + rsbeq ip, ip, r8, asr #28 │ │ │ │ + rsbeq r5, ip, ip, asr sl │ │ │ │ + rsbeq ip, ip, r0, lsr lr │ │ │ │ + rsbeq r5, ip, r4, asr #20 │ │ │ │ + rsbeq ip, ip, r6, lsl lr │ │ │ │ + rsbeq r5, ip, sl, lsr #20 │ │ │ │ + ldrdeq ip, [ip], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r5, ip, ip, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1e3e6c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xf851b091 │ │ │ │ ldrmi r8, [r2], r3, lsr #32 │ │ │ │ @@ -284518,33 +284518,33 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf97ef6ef │ │ │ │ svcls 0x0009e739 │ │ │ │ @ instruction: 0xf47f429d │ │ │ │ blls 914944 │ │ │ │ movwls r4, #9786 @ 0x263a │ │ │ │ blls 8ba5b8 │ │ │ │ - blls 88d89c │ │ │ │ + blls 88d89c │ │ │ │ stmdals sp, {r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf7ff9b1c │ │ │ │ stmdacs r1, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x001ff43f │ │ │ │ stmdami ip, {r2, r9, sl, lr} │ │ │ │ tstpcc sp, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8a2f6ef │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6ef4478 │ │ │ │ @ instruction: 0xe718f95d │ │ │ │ ... │ │ │ │ rsbseq r6, r7, r2, lsr #32 │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ - rsbeq ip, ip, sl, asr #20 │ │ │ │ - rsbeq r5, ip, lr, asr r6 │ │ │ │ - rsbeq ip, ip, r8, lsl #20 │ │ │ │ - rsbeq r5, ip, ip, lsl r6 │ │ │ │ + rsbeq ip, ip, r2, asr sl │ │ │ │ + rsbeq r5, ip, r6, ror #12 │ │ │ │ + rsbeq ip, ip, r0, lsl sl │ │ │ │ + rsbeq r5, ip, r4, lsr #12 │ │ │ │ andcs r9, r0, sl, lsl #22 │ │ │ │ ldmibvs pc, {r8, sp} @ │ │ │ │ smlabteq r0, r3, r9, lr │ │ │ │ vpmax.f32 d18, d0, d0 │ │ │ │ ldmdbvs r8, {r1, r2, r4, r7, pc} │ │ │ │ ldcne 6, cr15, [r9], #284 @ 0x11c │ │ │ │ ldcvs 6, cr15, [r7], #-804 @ 0xfffffcdc │ │ │ │ @@ -284735,40 +284735,40 @@ │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ bls 2a93ec >::_M_default_append(unsigned int)@@Base+0x23ae8> │ │ │ │ addsmi r9, sp, #14, 28 @ 0xe0 │ │ │ │ andcs fp, r0, #20, 30 @ 0x50 │ │ │ │ andeq pc, r1, #2 │ │ │ │ svclt 0x0000e6e0 │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ - rsbeq ip, ip, r2, asr #17 │ │ │ │ - ldrdeq r5, [ip], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq ip, ip, sl, lsr #17 │ │ │ │ - strhteq r5, [ip], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq ip, ip, r8, ror r8 │ │ │ │ - rsbeq r5, ip, ip, lsl #9 │ │ │ │ - rsbeq ip, ip, r0, ror #16 │ │ │ │ - rsbeq r5, ip, r4, ror r4 │ │ │ │ - rsbeq ip, ip, r6, lsr r8 │ │ │ │ - rsbeq r5, ip, sl, asr #8 │ │ │ │ - rsbeq ip, ip, lr, lsl r8 │ │ │ │ - rsbeq r5, ip, r2, lsr r4 │ │ │ │ - ldrdeq ip, [ip], #-124 @ 0xffffff84 @ │ │ │ │ - strdeq r5, [ip], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq ip, ip, r4, asr #15 │ │ │ │ - ldrdeq r5, [ip], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq ip, ip, r4, lsl #15 │ │ │ │ - mlseq ip, r8, r3, r5 │ │ │ │ - rsbeq ip, ip, ip, asr r7 │ │ │ │ - rsbeq r5, ip, r0, ror r3 │ │ │ │ - rsbeq ip, ip, r4, lsr r7 │ │ │ │ - rsbeq r5, ip, r8, asr #6 │ │ │ │ - rsbeq ip, ip, r8, lsl r7 │ │ │ │ - rsbeq r5, ip, ip, lsr #6 │ │ │ │ - strdeq ip, [ip], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r5, ip, r0, lsl r3 │ │ │ │ + rsbeq ip, ip, sl, asr #17 │ │ │ │ + ldrdeq r5, [ip], #-78 @ 0xffffffb2 @ │ │ │ │ + strhteq ip, [ip], #-130 @ 0xffffff7e │ │ │ │ + rsbeq r5, ip, r6, asr #9 │ │ │ │ + rsbeq ip, ip, r0, lsl #17 │ │ │ │ + mlseq ip, r4, r4, r5 │ │ │ │ + rsbeq ip, ip, r8, ror #16 │ │ │ │ + rsbeq r5, ip, ip, ror r4 │ │ │ │ + rsbeq ip, ip, lr, lsr r8 │ │ │ │ + rsbeq r5, ip, r2, asr r4 │ │ │ │ + rsbeq ip, ip, r6, lsr #16 │ │ │ │ + rsbeq r5, ip, sl, lsr r4 │ │ │ │ + rsbeq ip, ip, r4, ror #15 │ │ │ │ + strdeq r5, [ip], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq ip, ip, ip, asr #15 │ │ │ │ + rsbeq r5, ip, r0, ror #7 │ │ │ │ + rsbeq ip, ip, ip, lsl #15 │ │ │ │ + rsbeq r5, ip, r0, lsr #7 │ │ │ │ + rsbeq ip, ip, r4, ror #14 │ │ │ │ + rsbeq r5, ip, r8, ror r3 │ │ │ │ + rsbeq ip, ip, ip, lsr r7 │ │ │ │ + rsbeq r5, ip, r0, asr r3 │ │ │ │ + rsbeq ip, ip, r0, lsr #14 │ │ │ │ + rsbeq r5, ip, r4, lsr r3 │ │ │ │ + rsbeq ip, ip, r4, lsl #14 │ │ │ │ + rsbeq r5, ip, r8, lsl r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 7, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf8dfb0db │ │ │ │ @ instruction: 0xf8df57f4 │ │ │ │ ldrbtmi r4, [sp], #-2036 @ 0xfffff80c │ │ │ │ @@ -284811,15 +284811,15 @@ │ │ │ │ svclt 0x00d84299 │ │ │ │ stmdbls r7!, {r1, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r1, #204, 30 @ 0x330 │ │ │ │ addsmi r2, r9, #0, 4 │ │ │ │ @ instruction: 0xf042bfc8 │ │ │ │ bcs 12992c │ │ │ │ addshi pc, lr, #0 │ │ │ │ - blls 87ab90 │ │ │ │ + blls 87ab90 │ │ │ │ @ instruction: 0x46c19e1c │ │ │ │ bleq 2657c4 │ │ │ │ ldrbmi sl, [sl], r6, asr #30 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ addmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @@ -284900,15 +284900,15 @@ │ │ │ │ @ instruction: 0xf06f9a1f │ │ │ │ @ instruction: 0xf8cd4300 │ │ │ │ addsmi r8, sl, #136 @ 0x88 │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ blls 6c9478 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47f4543 │ │ │ │ - blls 855020 │ │ │ │ + blls 855020 │ │ │ │ @ instruction: 0xf8dd9a24 │ │ │ │ ldmdavs fp, {r2, r3, r5, r7, ip, sp, pc} │ │ │ │ vqsub.u8 d20, d16, d3 │ │ │ │ bls 8c9d88 │ │ │ │ andsvs r2, r3, r1, lsl r3 │ │ │ │ bls 78ff04 │ │ │ │ vqsub.u8 d20, d16, d3 │ │ │ │ @@ -285282,16 +285282,16 @@ │ │ │ │ rsbseq r5, r7, lr, ror r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r5, r7, r4, asr r9 │ │ │ │ @ instruction: 0xffffb177 │ │ │ │ @ instruction: 0xffff5d3b │ │ │ │ @ instruction: 0xffff5d2d │ │ │ │ rsbseq r5, r7, lr, lsr #7 │ │ │ │ - rsbeq fp, ip, ip, ror #28 │ │ │ │ - rsbeq r4, ip, r0, lsl #21 │ │ │ │ + rsbeq fp, ip, r4, ror lr │ │ │ │ + rsbeq r4, ip, r8, lsl #21 │ │ │ │ andscc lr, r4, #3620864 @ 0x374000 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ strmi lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0xf8b6f7f7 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 12c9e74 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @@ -285362,15 +285362,15 @@ │ │ │ │ svclt 0x0018991d │ │ │ │ andls r2, r0, r1 │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ strmi pc, [r4], -pc, lsl #21 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 12c9e08 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blls 8552bc │ │ │ │ + blls 8552bc │ │ │ │ ldmdavs fp, {r2, r5, r9, fp, ip, pc} │ │ │ │ stcle 2, cr4, [sl], {147} @ 0x93 │ │ │ │ bls a10640 │ │ │ │ addsmi r6, r3, #1769472 @ 0x1b0000 │ │ │ │ blls 6609f4 │ │ │ │ ldmdavs fp, {r5, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf77f4293 │ │ │ │ @@ -285459,15 +285459,15 @@ │ │ │ │ ldmibeq r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ bicpl pc, sp, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf95ef6ee │ │ │ │ stmibeq ip!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 767704 │ │ │ │ - blls 863a58 │ │ │ │ + blls 863a58 │ │ │ │ ldmdavs fp, {r2, r5, r9, fp, ip, pc} │ │ │ │ stcle 2, cr4, [r9], #-588 @ 0xfffffdb4 │ │ │ │ bls a107c4 │ │ │ │ addsmi r6, sl, #1769472 @ 0x1b0000 │ │ │ │ blls 6607f4 │ │ │ │ ldmdavs fp, {r5, r9, fp, ip, pc} │ │ │ │ blle 23a5d4 │ │ │ │ @@ -286075,81 +286075,81 @@ │ │ │ │ teqpmi r9, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r0], {237} @ 0xed │ │ │ │ @ instruction: 0xf04f4845 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 6, cr15, [sl, #-948] @ 0xfffffc4c │ │ │ │ svclt 0x0000e647 │ │ │ │ - rsbeq fp, ip, r4, lsr #27 │ │ │ │ - strhteq r4, [ip], #-150 @ 0xffffff6a │ │ │ │ - rsbeq fp, ip, r4, lsl #27 │ │ │ │ - mlseq ip, r6, r9, r4 │ │ │ │ - rsbeq fp, ip, r4, ror #26 │ │ │ │ - rsbeq r4, ip, r6, ror r9 │ │ │ │ - rsbeq fp, ip, r2, lsr ip │ │ │ │ - rsbeq r4, ip, r4, asr #16 │ │ │ │ - rsbeq fp, ip, r6, lsl ip │ │ │ │ - rsbeq r4, ip, r8, lsr #16 │ │ │ │ - strdeq fp, [ip], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r4, ip, sl, lsl #16 │ │ │ │ - ldrdeq fp, [ip], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r4, ip, lr, ror #15 │ │ │ │ - strhteq fp, [ip], #-188 @ 0xffffff44 │ │ │ │ - rsbeq r4, ip, lr, asr #15 │ │ │ │ - rsbeq fp, ip, r0, lsl #23 │ │ │ │ - mlseq ip, r2, r7, r4 │ │ │ │ - rsbeq fp, ip, r2, lsr #22 │ │ │ │ - rsbeq r4, ip, r4, lsr r7 │ │ │ │ - rsbeq fp, ip, sl, ror #21 │ │ │ │ - strdeq r4, [ip], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq fp, ip, ip, asr #21 │ │ │ │ - ldrdeq r4, [ip], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq fp, ip, lr, lsr sl │ │ │ │ - rsbeq r4, ip, r0, asr r6 │ │ │ │ - rsbeq fp, ip, lr, lsl sl │ │ │ │ - rsbeq r4, ip, r0, lsr r6 │ │ │ │ - strdeq fp, [ip], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r4, ip, r0, lsl r6 │ │ │ │ - ldrdeq fp, [ip], #-158 @ 0xffffff62 @ │ │ │ │ - strdeq r4, [ip], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq fp, ip, r0, lsr #19 │ │ │ │ - rsbeq fp, ip, r8, asr r9 │ │ │ │ - rsbeq fp, ip, r6, lsr #15 │ │ │ │ - strhteq r4, [ip], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq fp, ip, r2, lsl #15 │ │ │ │ - mlseq ip, r4, r3, r4 │ │ │ │ - rsbeq fp, ip, r4, ror #14 │ │ │ │ - rsbeq r4, ip, r6, ror r3 │ │ │ │ - rsbeq fp, ip, r8, asr #14 │ │ │ │ - rsbeq r4, ip, sl, asr r3 │ │ │ │ - rsbeq fp, ip, sl, lsr #14 │ │ │ │ - rsbeq r4, ip, ip, lsr r3 │ │ │ │ + rsbeq fp, ip, ip, lsr #27 │ │ │ │ + strhteq r4, [ip], #-158 @ 0xffffff62 │ │ │ │ + rsbeq fp, ip, ip, lsl #27 │ │ │ │ + mlseq ip, lr, r9, r4 │ │ │ │ + rsbeq fp, ip, ip, ror #26 │ │ │ │ + rsbeq r4, ip, lr, ror r9 │ │ │ │ + rsbeq fp, ip, sl, lsr ip │ │ │ │ + rsbeq r4, ip, ip, asr #16 │ │ │ │ + rsbeq fp, ip, lr, lsl ip │ │ │ │ + rsbeq r4, ip, r0, lsr r8 │ │ │ │ + rsbeq fp, ip, r0, lsl #24 │ │ │ │ + rsbeq r4, ip, r2, lsl r8 │ │ │ │ + rsbeq fp, ip, r4, ror #23 │ │ │ │ + strdeq r4, [ip], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq fp, ip, r4, asr #23 │ │ │ │ + ldrdeq r4, [ip], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq fp, ip, r8, lsl #23 │ │ │ │ + mlseq ip, sl, r7, r4 │ │ │ │ + rsbeq fp, ip, sl, lsr #22 │ │ │ │ + rsbeq r4, ip, ip, lsr r7 │ │ │ │ + strdeq fp, [ip], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r4, ip, r4, lsl #14 │ │ │ │ + ldrdeq fp, [ip], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r4, ip, r6, ror #13 │ │ │ │ + rsbeq fp, ip, r6, asr #20 │ │ │ │ + rsbeq r4, ip, r8, asr r6 │ │ │ │ + rsbeq fp, ip, r6, lsr #20 │ │ │ │ + rsbeq r4, ip, r8, lsr r6 │ │ │ │ + rsbeq fp, ip, r6, lsl #20 │ │ │ │ + rsbeq r4, ip, r8, lsl r6 │ │ │ │ + rsbeq fp, ip, r6, ror #19 │ │ │ │ + strdeq r4, [ip], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq fp, ip, r8, lsr #19 │ │ │ │ + rsbeq fp, ip, r0, ror #18 │ │ │ │ + rsbeq fp, ip, lr, lsr #15 │ │ │ │ + rsbeq r4, ip, r0, asr #7 │ │ │ │ + rsbeq fp, ip, sl, lsl #15 │ │ │ │ + mlseq ip, ip, r3, r4 │ │ │ │ + rsbeq fp, ip, ip, ror #14 │ │ │ │ + rsbeq r4, ip, lr, ror r3 │ │ │ │ + rsbeq fp, ip, r0, asr r7 │ │ │ │ + rsbeq r4, ip, r2, ror #6 │ │ │ │ + rsbeq fp, ip, r2, lsr r7 │ │ │ │ + rsbeq r4, ip, r4, asr #6 │ │ │ │ @ instruction: 0xffffa42b │ │ │ │ - rsbeq fp, ip, r6, asr #13 │ │ │ │ - strhteq fp, [ip], #-96 @ 0xffffffa0 │ │ │ │ - mlseq ip, r6, r5, fp │ │ │ │ - rsbeq r4, ip, r6, lsr #3 │ │ │ │ - rsbeq fp, ip, r4, ror r5 │ │ │ │ - rsbeq r4, ip, r4, lsl #3 │ │ │ │ - rsbeq fp, ip, r4, asr r5 │ │ │ │ - rsbeq r4, ip, r4, ror #2 │ │ │ │ - rsbeq fp, ip, r2, lsr r5 │ │ │ │ - rsbeq r4, ip, r4, asr #2 │ │ │ │ - ldrdeq fp, [ip], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq fp, ip, lr, asr #13 │ │ │ │ + strhteq fp, [ip], #-104 @ 0xffffff98 │ │ │ │ + mlseq ip, lr, r5, fp │ │ │ │ + rsbeq r4, ip, lr, lsr #3 │ │ │ │ + rsbeq fp, ip, ip, ror r5 │ │ │ │ + rsbeq r4, ip, ip, lsl #3 │ │ │ │ + rsbeq fp, ip, ip, asr r5 │ │ │ │ + rsbeq r4, ip, ip, ror #2 │ │ │ │ + rsbeq fp, ip, sl, lsr r5 │ │ │ │ + rsbeq r4, ip, ip, asr #2 │ │ │ │ + rsbeq fp, ip, r4, ror #9 │ │ │ │ @ instruction: 0x00000ebc │ │ │ │ - rsbeq fp, ip, sl, asr r3 │ │ │ │ - rsbeq r3, ip, lr, ror #30 │ │ │ │ - rsbeq fp, ip, r2, asr #6 │ │ │ │ - rsbeq r3, ip, r6, asr pc │ │ │ │ - rsbeq fp, ip, r8, asr #5 │ │ │ │ - rsbeq fp, ip, r2, lsr #5 │ │ │ │ - rsbeq fp, ip, r0, ror r2 │ │ │ │ - rsbeq fp, ip, r8, lsl #4 │ │ │ │ - rsbeq fp, ip, r4, ror #3 │ │ │ │ - strdeq r3, [ip], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq fp, ip, r2, ror #6 │ │ │ │ + rsbeq r3, ip, r6, ror pc │ │ │ │ + rsbeq fp, ip, sl, asr #6 │ │ │ │ + rsbeq r3, ip, lr, asr pc │ │ │ │ + ldrdeq fp, [ip], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq fp, ip, sl, lsr #5 │ │ │ │ + rsbeq fp, ip, r8, ror r2 │ │ │ │ + rsbeq fp, ip, r0, lsl r2 │ │ │ │ + rsbeq fp, ip, ip, ror #3 │ │ │ │ + strdeq r3, [ip], #-222 @ 0xffffff22 @ │ │ │ │ @ instruction: 0xf03f4628 │ │ │ │ stmdacs r0, {r0, r2, r4, r7, ip, sp, lr, pc} │ │ │ │ svcge 0x0043f47f │ │ │ │ ldmdavc r1, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x9c1aab58 │ │ │ │ @ instruction: 0xf50d4683 │ │ │ │ @ instruction: 0x1d3e79ae │ │ │ │ @@ -286252,26 +286252,26 @@ │ │ │ │ ldrbtmi r4, [r8], #-307 @ 0xfffffecd │ │ │ │ @ instruction: 0xf6ed300c │ │ │ │ ldmdami r0, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ffbe835e │ │ │ │ svclt 0x0000e4e9 │ │ │ │ ... │ │ │ │ - rsbeq fp, ip, ip, lsr #32 │ │ │ │ - rsbeq r3, ip, r0, asr #24 │ │ │ │ - rsbeq fp, ip, r0, lsl r0 │ │ │ │ - rsbeq r3, ip, r4, lsr #24 │ │ │ │ - strdeq sl, [ip], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r3, ip, ip, lsl #24 │ │ │ │ - ldrdeq sl, [ip], #-254 @ 0xffffff02 @ │ │ │ │ - strdeq r3, [ip], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq sl, ip, lr, lsr pc │ │ │ │ - rsbeq r3, ip, r2, asr fp │ │ │ │ - rsbeq sl, ip, r2, lsr #30 │ │ │ │ - rsbeq r3, ip, r6, lsr fp │ │ │ │ + rsbeq fp, ip, r4, lsr r0 │ │ │ │ + rsbeq r3, ip, r8, asr #24 │ │ │ │ + rsbeq fp, ip, r8, lsl r0 │ │ │ │ + rsbeq r3, ip, ip, lsr #24 │ │ │ │ + rsbeq fp, ip, r0 │ │ │ │ + rsbeq r3, ip, r4, lsl ip │ │ │ │ + rsbeq sl, ip, r6, ror #31 │ │ │ │ + strdeq r3, [ip], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq sl, ip, r6, asr #30 │ │ │ │ + rsbeq r3, ip, sl, asr fp │ │ │ │ + rsbeq sl, ip, sl, lsr #30 │ │ │ │ + rsbeq r3, ip, lr, lsr fp │ │ │ │ ldrmi r9, [sp], -ip, lsr #10 │ │ │ │ mrrcge 9, 2, r9, r0, cr8 @ │ │ │ │ subscc lr, r1, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xa01cf8d1 │ │ │ │ andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ cmpls r6, #0, 6 │ │ │ │ bls 7d146c │ │ │ │ @@ -286633,18 +286633,18 @@ │ │ │ │ bls 9cf60c │ │ │ │ svclt 0x00b8429a │ │ │ │ blls 12bc600 │ │ │ │ blcs 14f624 │ │ │ │ bge 12e7e9c │ │ │ │ bllt 628da0 │ │ │ │ ... │ │ │ │ - strdeq sl, [ip], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r3, ip, r0, lsl r7 │ │ │ │ - rsbeq sl, ip, r4, ror #21 │ │ │ │ - strdeq r3, [ip], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq sl, ip, r4, lsl #22 │ │ │ │ + rsbeq r3, ip, r8, lsl r7 │ │ │ │ + rsbeq sl, ip, ip, ror #21 │ │ │ │ + rsbeq r3, ip, r0, lsl #14 │ │ │ │ blcs 151ad8 │ │ │ │ blge 227fc0 │ │ │ │ @ instruction: 0xf44f6df2 │ │ │ │ vsubw.s8 q10, q8, d0 │ │ │ │ andsmi r0, r3, r0, lsl #7 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ bge be7fd4 │ │ │ │ @@ -286994,61 +286994,61 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 6, 2, cr15, cr0, cr12, {7} │ │ │ │ @ instruction: 0xf8d2e447 │ │ │ │ addmi r0, r8, #240 @ 0xf0 │ │ │ │ ubfx sp, lr, #3, #10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq sl, ip, sl, lsr #17 │ │ │ │ - rsbeq sl, ip, sl, lsr #17 │ │ │ │ - strhteq r3, [ip], #-74 @ 0xffffffb6 │ │ │ │ - rsbeq sl, ip, r4, lsl #17 │ │ │ │ - mlseq ip, r6, r4, r3 │ │ │ │ - rsbeq sl, ip, r4, ror #16 │ │ │ │ - rsbeq r3, ip, r6, ror r4 │ │ │ │ - rsbeq sl, ip, r4, asr #16 │ │ │ │ - rsbeq r3, ip, r6, asr r4 │ │ │ │ - strhteq sl, [ip], #-120 @ 0xffffff88 │ │ │ │ - rsbeq r3, ip, sl, asr #7 │ │ │ │ - mlseq ip, r6, r7, sl │ │ │ │ - rsbeq r3, ip, r8, lsr #7 │ │ │ │ - rsbeq sl, ip, r6, ror r7 │ │ │ │ - rsbeq r3, ip, r8, lsl #7 │ │ │ │ - rsbeq sl, ip, ip, lsr #14 │ │ │ │ - rsbeq sl, ip, lr, lsr #14 │ │ │ │ - rsbeq r3, ip, lr, lsr r3 │ │ │ │ - rsbeq sl, ip, r2, ror #11 │ │ │ │ - strdeq r3, [ip], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq sl, ip, r6, asr #11 │ │ │ │ - ldrdeq r3, [ip], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq sl, ip, lr, lsr #11 │ │ │ │ - rsbeq r3, ip, r0, asr #3 │ │ │ │ - mlseq ip, r2, r5, sl │ │ │ │ - rsbeq r3, ip, r4, lsr #3 │ │ │ │ - rsbeq sl, ip, r6, ror r5 │ │ │ │ - rsbeq r3, ip, r8, lsl #3 │ │ │ │ - rsbeq sl, ip, r8, asr r5 │ │ │ │ - rsbeq r3, ip, sl, ror #2 │ │ │ │ - rsbeq sl, ip, r8, lsl r5 │ │ │ │ - ldrdeq sl, [ip], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r3, ip, lr, ror #1 │ │ │ │ - rsbeq sl, ip, r0, asr #9 │ │ │ │ - ldrdeq r3, [ip], #-2 @ │ │ │ │ - rsbeq sl, ip, r4, lsr #9 │ │ │ │ - strhteq r3, [ip], #-6 │ │ │ │ - rsbeq sl, ip, r8, lsl #9 │ │ │ │ - mlseq ip, sl, r0, r3 │ │ │ │ - rsbeq sl, ip, r8, ror #8 │ │ │ │ - rsbeq r3, ip, ip, ror r0 │ │ │ │ - rsbeq sl, ip, r2, lsr #8 │ │ │ │ - rsbeq r3, ip, r6, lsr r0 │ │ │ │ - rsbeq sl, ip, r4, lsl #8 │ │ │ │ - rsbeq r3, ip, r8, lsl r0 │ │ │ │ - rsbeq sl, ip, lr, lsl #7 │ │ │ │ - rsbeq r2, ip, r2, lsr #31 │ │ │ │ + strhteq sl, [ip], #-130 @ 0xffffff7e │ │ │ │ + strhteq sl, [ip], #-130 @ 0xffffff7e │ │ │ │ + rsbeq r3, ip, r2, asr #9 │ │ │ │ + rsbeq sl, ip, ip, lsl #17 │ │ │ │ + mlseq ip, lr, r4, r3 │ │ │ │ + rsbeq sl, ip, ip, ror #16 │ │ │ │ + rsbeq r3, ip, lr, ror r4 │ │ │ │ + rsbeq sl, ip, ip, asr #16 │ │ │ │ + rsbeq r3, ip, lr, asr r4 │ │ │ │ + rsbeq sl, ip, r0, asr #15 │ │ │ │ + ldrdeq r3, [ip], #-50 @ 0xffffffce @ │ │ │ │ + mlseq ip, lr, r7, sl │ │ │ │ + strhteq r3, [ip], #-48 @ 0xffffffd0 │ │ │ │ + rsbeq sl, ip, lr, ror r7 │ │ │ │ + mlseq ip, r0, r3, r3 │ │ │ │ + rsbeq sl, ip, r4, lsr r7 │ │ │ │ + rsbeq sl, ip, r6, lsr r7 │ │ │ │ + rsbeq r3, ip, r6, asr #6 │ │ │ │ + rsbeq sl, ip, sl, ror #11 │ │ │ │ + strdeq r3, [ip], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq sl, ip, lr, asr #11 │ │ │ │ + rsbeq r3, ip, r2, ror #3 │ │ │ │ + strhteq sl, [ip], #-86 @ 0xffffffaa │ │ │ │ + rsbeq r3, ip, r8, asr #3 │ │ │ │ + mlseq ip, sl, r5, sl │ │ │ │ + rsbeq r3, ip, ip, lsr #3 │ │ │ │ + rsbeq sl, ip, lr, ror r5 │ │ │ │ + mlseq ip, r0, r1, r3 │ │ │ │ + rsbeq sl, ip, r0, ror #10 │ │ │ │ + rsbeq r3, ip, r2, ror r1 │ │ │ │ + rsbeq sl, ip, r0, lsr #10 │ │ │ │ + rsbeq sl, ip, r2, ror #9 │ │ │ │ + strdeq r3, [ip], #-6 @ │ │ │ │ + rsbeq sl, ip, r8, asr #9 │ │ │ │ + ldrdeq r3, [ip], #-10 @ │ │ │ │ + rsbeq sl, ip, ip, lsr #9 │ │ │ │ + strhteq r3, [ip], #-14 │ │ │ │ + mlseq ip, r0, r4, sl │ │ │ │ + rsbeq r3, ip, r2, lsr #1 │ │ │ │ + rsbeq sl, ip, r0, ror r4 │ │ │ │ + rsbeq r3, ip, r4, lsl #1 │ │ │ │ + rsbeq sl, ip, sl, lsr #8 │ │ │ │ + rsbeq r3, ip, lr, lsr r0 │ │ │ │ + rsbeq sl, ip, ip, lsl #8 │ │ │ │ + rsbeq r3, ip, r0, lsr #32 │ │ │ │ + mlseq ip, r6, r3, sl │ │ │ │ + rsbeq r2, ip, sl, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2668d0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1f69754 │ │ │ │ @ instruction: 0xf8df4692 │ │ │ │ ldrmi r2, [fp], r0, lsl #13 │ │ │ │ @@ -287465,56 +287465,56 @@ │ │ │ │ @ instruction: 0xf9b2f6ec │ │ │ │ ldrbtmi r4, [r8], #-2094 @ 0xfffff7d2 │ │ │ │ blx 1ce9650 │ │ │ │ movweq pc, #28783 @ 0x706f @ │ │ │ │ svclt 0x0000e6d5 │ │ │ │ rsbseq r3, r7, ip, asr #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq pc, [fp], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r6, ip, ip, lsr r6 │ │ │ │ - rsbeq sl, ip, r0, ror r0 │ │ │ │ - rsbeq r2, ip, r2, lsl #25 │ │ │ │ - rsbeq sl, ip, sl, lsr #32 │ │ │ │ - strhteq r9, [ip], #-246 @ 0xffffff0a │ │ │ │ - rsbeq r2, ip, sl, asr #23 │ │ │ │ - rsbeq r9, ip, sl, ror #30 │ │ │ │ + rsbeq pc, fp, r6, ror #11 │ │ │ │ + rsbeq r6, ip, r4, asr #12 │ │ │ │ + rsbeq sl, ip, r8, ror r0 │ │ │ │ + rsbeq r2, ip, sl, lsl #25 │ │ │ │ + rsbeq sl, ip, r2, lsr r0 │ │ │ │ + strhteq r9, [ip], #-254 @ 0xffffff02 │ │ │ │ + ldrdeq r2, [ip], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r9, ip, r2, ror pc │ │ │ │ ldrhteq r3, [r7], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r9, ip, ip, lsr pc │ │ │ │ - rsbeq r2, ip, r0, asr fp │ │ │ │ - rsbeq pc, fp, r4, ror #6 │ │ │ │ - rsbeq r9, ip, r8, lsr #29 │ │ │ │ - strhteq r2, [ip], #-172 @ 0xffffff54 │ │ │ │ - rsbeq r9, ip, r0, lsl #29 │ │ │ │ - rsbeq lr, fp, r0, asr #21 │ │ │ │ - rsbeq r9, ip, lr, asr lr │ │ │ │ - rsbeq r2, ip, r2, ror sl │ │ │ │ - rsbeq r9, ip, r4, lsr lr │ │ │ │ - rsbeq r2, ip, r8, asr #20 │ │ │ │ - rsbeq r9, ip, r6, lsl lr │ │ │ │ - rsbeq r2, ip, sl, lsr #20 │ │ │ │ - rsbeq r9, ip, ip, ror #27 │ │ │ │ - rsbeq r2, ip, r0, lsl #20 │ │ │ │ - ldrdeq r9, [ip], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r2, ip, r4, ror #19 │ │ │ │ - mlseq ip, r2, sp, r9 │ │ │ │ - rsbeq r2, ip, r6, lsr #19 │ │ │ │ - rsbeq r9, ip, r4, asr sp │ │ │ │ - rsbeq r2, ip, r8, ror #18 │ │ │ │ - rsbeq r9, ip, r6, asr #25 │ │ │ │ - ldrdeq r2, [ip], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r9, ip, r8, lsr #25 │ │ │ │ - strhteq r2, [ip], #-140 @ 0xffffff74 │ │ │ │ - rsbeq r9, ip, r4, lsl #25 │ │ │ │ - mlseq ip, r8, r8, r2 │ │ │ │ - rsbeq r9, ip, r6, ror #24 │ │ │ │ - rsbeq r2, ip, sl, ror r8 │ │ │ │ - rsbeq r9, ip, r8, asr #24 │ │ │ │ - rsbeq r2, ip, sl, asr r8 │ │ │ │ - rsbeq r9, ip, r8, lsr #24 │ │ │ │ - rsbeq r9, ip, r6, asr #26 │ │ │ │ + rsbeq r9, ip, r4, asr #30 │ │ │ │ + rsbeq r2, ip, r8, asr fp │ │ │ │ + rsbeq pc, fp, ip, ror #6 │ │ │ │ + strhteq r9, [ip], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r2, ip, r4, asr #21 │ │ │ │ + rsbeq r9, ip, r8, lsl #29 │ │ │ │ + rsbeq lr, fp, r8, asr #21 │ │ │ │ + rsbeq r9, ip, r6, ror #28 │ │ │ │ + rsbeq r2, ip, sl, ror sl │ │ │ │ + rsbeq r9, ip, ip, lsr lr │ │ │ │ + rsbeq r2, ip, r0, asr sl │ │ │ │ + rsbeq r9, ip, lr, lsl lr │ │ │ │ + rsbeq r2, ip, r2, lsr sl │ │ │ │ + strdeq r9, [ip], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r2, ip, r8, lsl #20 │ │ │ │ + ldrdeq r9, [ip], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r2, ip, ip, ror #19 │ │ │ │ + mlseq ip, sl, sp, r9 │ │ │ │ + rsbeq r2, ip, lr, lsr #19 │ │ │ │ + rsbeq r9, ip, ip, asr sp │ │ │ │ + rsbeq r2, ip, r0, ror r9 │ │ │ │ + rsbeq r9, ip, lr, asr #25 │ │ │ │ + rsbeq r2, ip, r2, ror #17 │ │ │ │ + strhteq r9, [ip], #-192 @ 0xffffff40 │ │ │ │ + rsbeq r2, ip, r4, asr #17 │ │ │ │ + rsbeq r9, ip, ip, lsl #25 │ │ │ │ + rsbeq r2, ip, r0, lsr #17 │ │ │ │ + rsbeq r9, ip, lr, ror #24 │ │ │ │ + rsbeq r2, ip, r2, lsl #17 │ │ │ │ + rsbeq r9, ip, r0, asr ip │ │ │ │ + rsbeq r2, ip, r2, ror #16 │ │ │ │ + rsbeq r9, ip, r0, lsr ip │ │ │ │ + rsbeq r9, ip, lr, asr #26 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ @ instruction: 0xf8df289c │ │ │ │ strcs r1, [r0, #-2204] @ 0xfffff764 │ │ │ │ @@ -288065,147 +288065,147 @@ │ │ │ │ @ instruction: 0xf6eb300c │ │ │ │ stmmi r9, {r0, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 6, cr15, [ip, #940]! @ 0x3ac │ │ │ │ bllt ff8aa404 │ │ │ │ @ instruction: 0xffff7079 │ │ │ │ rsbseq r2, r7, lr, ror lr │ │ │ │ - strdeq r5, [ip], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r6, ip, r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r9, ip, r4, lsl sp │ │ │ │ - rsbeq r9, ip, sl, lsl #22 │ │ │ │ - rsbeq r2, ip, ip, lsl r7 │ │ │ │ + rsbeq r9, ip, ip, lsl sp │ │ │ │ + rsbeq r9, ip, r2, lsl fp │ │ │ │ + rsbeq r2, ip, r4, lsr #14 │ │ │ │ rsbseq r2, r7, r2, lsr lr │ │ │ │ @ instruction: 0xfffff81d │ │ │ │ - strdeq r9, [ip], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r9, ip, sl, ror sl │ │ │ │ + rsbeq r9, ip, r6, lsl #26 │ │ │ │ + rsbeq r9, ip, r2, lsl #21 │ │ │ │ @ instruction: 0xffff7133 │ │ │ │ @ instruction: 0xffff6e15 │ │ │ │ @ instruction: 0xffff4243 │ │ │ │ @ instruction: 0xffffc04b │ │ │ │ - mlseq ip, r2, ip, r9 │ │ │ │ - rsbeq r9, ip, lr, lsl #20 │ │ │ │ - rsbeq r2, ip, r0, lsr #12 │ │ │ │ - strdeq r9, [ip], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r2, ip, r2, lsl #12 │ │ │ │ - ldrdeq r9, [ip], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r2, ip, r4, ror #11 │ │ │ │ - strhteq r9, [ip], #-150 @ 0xffffff6a │ │ │ │ - rsbeq r2, ip, r8, asr #11 │ │ │ │ + mlseq ip, sl, ip, r9 │ │ │ │ + rsbeq r9, ip, r6, lsl sl │ │ │ │ + rsbeq r2, ip, r8, lsr #12 │ │ │ │ + strdeq r9, [ip], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r2, ip, sl, lsl #12 │ │ │ │ + ldrdeq r9, [ip], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r2, ip, ip, ror #11 │ │ │ │ + strhteq r9, [ip], #-158 @ 0xffffff62 │ │ │ │ + ldrdeq r2, [ip], #-80 @ 0xffffffb0 @ │ │ │ │ @ instruction: 0xffffb6ad │ │ │ │ @ instruction: 0xffff8ad9 │ │ │ │ - rsbeq r9, ip, r0, ror r9 │ │ │ │ - rsbeq r2, ip, r2, lsl #11 │ │ │ │ - rsbeq r9, ip, r2, asr r9 │ │ │ │ - rsbeq r2, ip, r4, ror #10 │ │ │ │ + rsbeq r9, ip, r8, ror r9 │ │ │ │ + rsbeq r2, ip, sl, lsl #11 │ │ │ │ + rsbeq r9, ip, sl, asr r9 │ │ │ │ + rsbeq r2, ip, ip, ror #10 │ │ │ │ @ instruction: 0xffff8b51 │ │ │ │ muleq r0, r7, r8 │ │ │ │ - rsbeq r9, ip, sl, lsl r9 │ │ │ │ - rsbeq r2, ip, ip, lsr #10 │ │ │ │ + rsbeq r9, ip, r2, lsr #18 │ │ │ │ + rsbeq r2, ip, r4, lsr r5 │ │ │ │ @ instruction: 0xffff8899 │ │ │ │ - rsbeq r9, ip, r8, ror #17 │ │ │ │ - strdeq r2, [ip], #-74 @ 0xffffffb6 @ │ │ │ │ + strdeq r9, [ip], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r2, ip, r2, lsl #10 │ │ │ │ @ instruction: 0xffff82df │ │ │ │ - strhteq r9, [ip], #-134 @ 0xffffff7a │ │ │ │ - rsbeq r2, ip, r8, asr #9 │ │ │ │ + strhteq r9, [ip], #-142 @ 0xffffff72 │ │ │ │ + ldrdeq r2, [ip], #-64 @ 0xffffffc0 @ │ │ │ │ @ instruction: 0xffff5941 │ │ │ │ - rsbeq r9, ip, r4, lsl #17 │ │ │ │ - mlseq ip, r6, r4, r2 │ │ │ │ - rsbeq r9, ip, r2, ror #16 │ │ │ │ - rsbeq r2, ip, r2, ror r4 │ │ │ │ + rsbeq r9, ip, ip, lsl #17 │ │ │ │ + mlseq ip, lr, r4, r2 │ │ │ │ + rsbeq r9, ip, sl, ror #16 │ │ │ │ + rsbeq r2, ip, sl, ror r4 │ │ │ │ @ instruction: 0xffffbf17 │ │ │ │ - rsbeq r9, ip, lr, lsr #16 │ │ │ │ - rsbeq r2, ip, r0, asr #8 │ │ │ │ + rsbeq r9, ip, r6, lsr r8 │ │ │ │ + rsbeq r2, ip, r8, asr #8 │ │ │ │ @ instruction: 0xffff6b41 │ │ │ │ - strdeq r9, [ip], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r2, ip, lr, lsl #8 │ │ │ │ + rsbeq r9, ip, r4, lsl #16 │ │ │ │ + rsbeq r2, ip, r6, lsl r4 │ │ │ │ @ instruction: 0xffff846b │ │ │ │ - rsbeq r9, ip, r6, asr #15 │ │ │ │ - ldrdeq r2, [ip], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r9, ip, lr, asr #15 │ │ │ │ + rsbeq r2, ip, r0, ror #7 │ │ │ │ @ instruction: 0xffff6aa1 │ │ │ │ - mlseq ip, r4, r7, r9 │ │ │ │ - rsbeq r2, ip, r6, lsr #7 │ │ │ │ + mlseq ip, ip, r7, r9 │ │ │ │ + rsbeq r2, ip, lr, lsr #7 │ │ │ │ @ instruction: 0xffff3113 │ │ │ │ - rsbeq r9, ip, r2, ror #14 │ │ │ │ - rsbeq r2, ip, r4, ror r3 │ │ │ │ + rsbeq r9, ip, sl, ror #14 │ │ │ │ + rsbeq r2, ip, ip, ror r3 │ │ │ │ @ instruction: 0xffff30f1 │ │ │ │ - rsbeq r9, ip, r0, lsr r7 │ │ │ │ - rsbeq r2, ip, r2, asr #6 │ │ │ │ + rsbeq r9, ip, r8, lsr r7 │ │ │ │ + rsbeq r2, ip, sl, asr #6 │ │ │ │ @ instruction: 0xffff8af3 │ │ │ │ - strdeq r9, [ip], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r2, ip, r0, lsl r3 │ │ │ │ + rsbeq r9, ip, r6, lsl #14 │ │ │ │ + rsbeq r2, ip, r8, lsl r3 │ │ │ │ @ instruction: 0xffffafe1 │ │ │ │ - rsbeq r9, ip, ip, asr #13 │ │ │ │ - ldrdeq r2, [ip], #-46 @ 0xffffffd2 @ │ │ │ │ + ldrdeq r9, [ip], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r2, ip, r6, ror #5 │ │ │ │ @ instruction: 0xffffd051 │ │ │ │ - mlseq ip, r2, r6, r9 │ │ │ │ - rsbeq r2, ip, r4, lsr #5 │ │ │ │ + mlseq ip, sl, r6, r9 │ │ │ │ + rsbeq r2, ip, ip, lsr #5 │ │ │ │ @ instruction: 0xffff5791 │ │ │ │ - rsbeq r9, ip, r0, ror #12 │ │ │ │ - rsbeq r2, ip, r2, ror r2 │ │ │ │ + rsbeq r9, ip, r8, ror #12 │ │ │ │ + rsbeq r2, ip, sl, ror r2 │ │ │ │ @ instruction: 0xffff5525 │ │ │ │ - rsbeq r9, ip, r6, lsr #12 │ │ │ │ - rsbeq r2, ip, r8, lsr r2 │ │ │ │ + rsbeq r9, ip, lr, lsr #12 │ │ │ │ + rsbeq r2, ip, r0, asr #4 │ │ │ │ @ instruction: 0xffff419d │ │ │ │ - strdeq r9, [ip], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r2, ip, r6, lsl #4 │ │ │ │ + strdeq r9, [ip], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r2, ip, lr, lsl #4 │ │ │ │ @ instruction: 0xffff7cdf │ │ │ │ @ instruction: 0xffffb589 │ │ │ │ - rsbeq r9, ip, lr, lsr #11 │ │ │ │ - rsbeq r2, ip, r0, asr #3 │ │ │ │ + strhteq r9, [ip], #-86 @ 0xffffffaa │ │ │ │ + rsbeq r2, ip, r8, asr #3 │ │ │ │ @ instruction: 0xffff9f01 │ │ │ │ - rsbeq r9, ip, ip, ror r5 │ │ │ │ - rsbeq r2, ip, lr, lsl #3 │ │ │ │ + rsbeq r9, ip, r4, lsl #11 │ │ │ │ + mlseq ip, r6, r1, r2 │ │ │ │ @ instruction: 0xffffbbdb │ │ │ │ - rsbeq r9, ip, sl, asr #10 │ │ │ │ - rsbeq r2, ip, lr, asr r1 │ │ │ │ + rsbeq r9, ip, r2, asr r5 │ │ │ │ + rsbeq r2, ip, r6, ror #2 │ │ │ │ @ instruction: 0xffff34fd │ │ │ │ - rsbeq r9, ip, lr, lsl r5 │ │ │ │ - rsbeq r2, ip, r2, lsr r1 │ │ │ │ + rsbeq r9, ip, r6, lsr #10 │ │ │ │ + rsbeq r2, ip, sl, lsr r1 │ │ │ │ @ instruction: 0xffff3481 │ │ │ │ - strdeq r9, [ip], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r2, ip, r6, lsl #2 │ │ │ │ - rsbeq r2, ip, r6, lsr #26 │ │ │ │ - rsbeq r5, ip, ip, lsl #19 │ │ │ │ + strdeq r9, [ip], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r2, ip, lr, lsl #2 │ │ │ │ + rsbeq r2, ip, lr, lsr #26 │ │ │ │ + mlseq ip, r4, r9, r5 │ │ │ │ @ instruction: 0xffffa65f │ │ │ │ - ldrdeq r4, [ip], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r5, ip, sl, ror #18 │ │ │ │ + ldrdeq r4, [ip], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r5, ip, r2, ror r9 │ │ │ │ @ instruction: 0xffffa9cb │ │ │ │ - rsbeq r9, ip, sl, lsl r7 │ │ │ │ - rsbeq r9, ip, r4, ror #14 │ │ │ │ - rsbeq r9, ip, sl, asr r4 │ │ │ │ - rsbeq r2, ip, lr, rrx │ │ │ │ - rsbeq r9, ip, r0, asr #8 │ │ │ │ - rsbeq r2, ip, r4, asr r0 │ │ │ │ - rsbeq r9, ip, r6, lsr #8 │ │ │ │ - rsbeq r2, ip, sl, lsr r0 │ │ │ │ - mlseq fp, r2, sp, sp │ │ │ │ - rsbeq r9, ip, ip, lsl r7 │ │ │ │ - rsbeq r9, ip, ip, ror #7 │ │ │ │ - rsbeq r2, ip, r0 │ │ │ │ - strhteq sp, [fp], #-220 @ 0xffffff24 │ │ │ │ - rsbeq r9, ip, r6, lsl #14 │ │ │ │ - strhteq r9, [ip], #-50 @ 0xffffffce │ │ │ │ - rsbeq r1, ip, r6, asr #31 │ │ │ │ - rsbeq r3, ip, r6, lsl lr │ │ │ │ - strdeq r9, [ip], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r9, ip, r8, ror r3 │ │ │ │ - rsbeq r1, ip, ip, lsl #31 │ │ │ │ - ldrdeq r9, [ip], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r9, ip, sl, ror r7 │ │ │ │ - rsbeq r9, ip, lr, lsr r3 │ │ │ │ - rsbeq r1, ip, r2, asr pc │ │ │ │ - rsbeq r9, ip, r6, ror #14 │ │ │ │ - ldrdeq r9, [ip], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r9, ip, r4, lsl #6 │ │ │ │ - rsbeq r1, ip, r8, lsl pc │ │ │ │ - rsbeq r9, ip, r8, asr #15 │ │ │ │ - rsbeq r9, ip, r2, asr #16 │ │ │ │ - rsbeq r9, ip, r6, asr #5 │ │ │ │ - ldrdeq r1, [ip], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r9, ip, r2, lsr #14 │ │ │ │ + rsbeq r9, ip, ip, ror #14 │ │ │ │ + rsbeq r9, ip, r2, ror #8 │ │ │ │ + rsbeq r2, ip, r6, ror r0 │ │ │ │ + rsbeq r9, ip, r8, asr #8 │ │ │ │ + rsbeq r2, ip, ip, asr r0 │ │ │ │ + rsbeq r9, ip, lr, lsr #8 │ │ │ │ + rsbeq r2, ip, r2, asr #32 │ │ │ │ + mlseq fp, sl, sp, sp │ │ │ │ + rsbeq r9, ip, r4, lsr #14 │ │ │ │ + strdeq r9, [ip], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq r2, ip, r8 │ │ │ │ + rsbeq sp, fp, r4, asr #27 │ │ │ │ + rsbeq r9, ip, lr, lsl #14 │ │ │ │ + strhteq r9, [ip], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq r1, ip, lr, asr #31 │ │ │ │ + rsbeq r3, ip, lr, lsl lr │ │ │ │ + strdeq r9, [ip], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r9, ip, r0, lsl #7 │ │ │ │ + mlseq ip, r4, pc, r1 @ │ │ │ │ + rsbeq r9, ip, r4, ror #13 │ │ │ │ + rsbeq r9, ip, r2, lsl #15 │ │ │ │ + rsbeq r9, ip, r6, asr #6 │ │ │ │ + rsbeq r1, ip, sl, asr pc │ │ │ │ + rsbeq r9, ip, lr, ror #14 │ │ │ │ + rsbeq r9, ip, r0, ror #15 │ │ │ │ + rsbeq r9, ip, ip, lsl #6 │ │ │ │ + rsbeq r1, ip, r0, lsr #30 │ │ │ │ + ldrdeq r9, [ip], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r9, ip, sl, asr #16 │ │ │ │ + rsbeq r9, ip, lr, asr #5 │ │ │ │ + rsbeq r1, ip, r2, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec8382c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -288216,16 +288216,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6eb300c │ │ │ │ stmdami r5, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 6, cr15, [ip], {235} @ 0xeb │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r9, ip, r6, rrx │ │ │ │ - rsbeq r1, ip, sl, ror ip │ │ │ │ + rsbeq r9, ip, lr, rrx │ │ │ │ + rsbeq r1, ip, r2, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec8387c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3086 @ 0xfffff3f2 │ │ │ │ strls r9, [r2], #-3087 @ 0xfffff3f1 │ │ │ │ @@ -288264,16 +288264,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1dea2c6 │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6eb4478 │ │ │ │ blls 4ab7d8 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r8, ip, r8, lsr #31 │ │ │ │ - strhteq r1, [ip], #-188 @ 0xffffff44 │ │ │ │ + strhteq r8, [ip], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r1, ip, r4, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec8393c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3086 @ 0xfffff3f2 │ │ │ │ strls r9, [r2], #-3087 @ 0xfffff3f1 │ │ │ │ @@ -288311,16 +288311,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 66a382 │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6eb4478 │ │ │ │ blls 4ab71c │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r8, ip, ip, ror #29 │ │ │ │ - rsbeq r1, ip, r0, lsl #22 │ │ │ │ + strdeq r8, [ip], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r1, ip, r8, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec839f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3086 @ 0xfffff3f2 │ │ │ │ strls r9, [r2], #-3087 @ 0xfffff3f1 │ │ │ │ @@ -288360,16 +288360,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fedea444 │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6eb4478 │ │ │ │ blls 4ab658 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r8, ip, r8, lsr #28 │ │ │ │ - rsbeq r1, ip, ip, lsr sl │ │ │ │ + rsbeq r8, ip, r0, lsr lr │ │ │ │ + rsbeq r1, ip, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec83abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ andls r4, r1, #12, 12 @ 0xc00000 │ │ │ │ cdp2 2, 6, cr15, cr0, cr15, {6} │ │ │ │ @@ -288392,19 +288392,19 @@ │ │ │ │ cmnppl r2, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1cea4cc │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ blx bea4d6 │ │ │ │ svclt 0x0000e7df │ │ │ │ - rsbeq r5, ip, sl, lsr #5 │ │ │ │ - rsbeq r8, ip, r2, asr #27 │ │ │ │ - ldrdeq r1, [ip], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r8, ip, r0, lsr #27 │ │ │ │ - rsbeq r8, ip, r6, ror lr │ │ │ │ + strhteq r5, [ip], #-34 @ 0xffffffde │ │ │ │ + rsbeq r8, ip, sl, asr #27 │ │ │ │ + ldrdeq r1, [ip], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r8, ip, r8, lsr #27 │ │ │ │ + rsbeq r8, ip, lr, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi fp, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288414,36 +288414,36 @@ │ │ │ │ orrpl pc, r7, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 126a520 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ blx 16a52a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r5, ip, r4, lsr #4 │ │ │ │ - rsbeq r8, ip, ip, asr #26 │ │ │ │ - rsbeq r8, ip, r2, lsr #28 │ │ │ │ + rsbeq r5, ip, ip, lsr #4 │ │ │ │ + rsbeq r8, ip, r4, asr sp │ │ │ │ + rsbeq r8, ip, sl, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi sl, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ ldmdblt r0, {r3, r7, sl, fp, sp, lr, pc} │ │ │ │ ldmdbvs r8, {r0, r1, r5, r8, fp, sp, lr} │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ orrspl pc, lr, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 86a570 │ │ │ │ + blx 86a570 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx ff76a578 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - ldrdeq r5, [ip], #-20 @ 0xffffffec @ │ │ │ │ - strdeq r8, [ip], #-204 @ 0xffffff34 @ │ │ │ │ - ldrdeq r8, [ip], #-210 @ 0xffffff2e @ │ │ │ │ + ldrdeq r5, [ip], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r8, ip, r4, lsl #26 │ │ │ │ + ldrdeq r8, [ip], #-218 @ 0xffffff26 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi lr, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288456,17 +288456,17 @@ │ │ │ │ @ instruction: 0xf6eb300c │ │ │ │ stmdami r7, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6eb4478 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mlaeq r4, r3, r8, pc @ │ │ │ │ andeq pc, r3, r0 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r5, ip, r8, lsl #3 │ │ │ │ - rsbeq r8, ip, sl, lsr #25 │ │ │ │ - rsbeq r8, ip, r0, lsl #27 │ │ │ │ + mlseq ip, r0, r1, r5 │ │ │ │ + strhteq r8, [ip], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r8, ip, r8, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ ldmdbmi r5, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288485,17 +288485,17 @@ │ │ │ │ blx 1fea634 │ │ │ │ bleq 268108 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r5, ip, ip, lsr #2 │ │ │ │ - rsbeq r8, ip, r0, asr #24 │ │ │ │ - rsbeq r8, ip, r6, lsl sp │ │ │ │ + rsbeq r5, ip, r4, lsr r1 │ │ │ │ + rsbeq r8, ip, r8, asr #24 │ │ │ │ + rsbeq r8, ip, lr, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ ldmdbmi r5, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288514,17 +288514,17 @@ │ │ │ │ blx 10ea6ac │ │ │ │ bleq 268180 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - strhteq r5, [ip], #-4 │ │ │ │ - rsbeq r8, ip, r8, asr #23 │ │ │ │ - mlseq ip, lr, ip, r8 │ │ │ │ + strhteq r5, [ip], #-12 │ │ │ │ + ldrdeq r8, [ip], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r8, ip, r6, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83d30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi sl, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288533,17 +288533,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ tstpvs r1, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf950f6eb │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 46a710 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq r5, ip, ip, lsr r0 │ │ │ │ - rsbeq r8, ip, r4, ror #22 │ │ │ │ - rsbeq r8, ip, sl, lsr ip │ │ │ │ + rsbeq r5, ip, r4, asr #32 │ │ │ │ + rsbeq r8, ip, ip, ror #22 │ │ │ │ + rsbeq r8, ip, r2, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec83d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmiavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ vaddw.s8 , , d5 │ │ │ │ stmdbmi r1, {r0, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -288608,23 +288608,23 @@ │ │ │ │ blls 2ab280 >::_M_default_append(unsigned int)@@Base+0x2597c> │ │ │ │ stmdavs fp!, {r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ blne 168760 │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ bleq 1682d8 │ │ │ │ bleq 1168754 │ │ │ │ svclt 0x0000e793 │ │ │ │ - rsbeq r4, ip, ip, ror #31 │ │ │ │ - rsbeq r8, ip, lr, asr #21 │ │ │ │ - rsbeq r1, ip, r2, ror #13 │ │ │ │ - rsbeq r8, ip, lr, lsr #21 │ │ │ │ - rsbeq r8, ip, r4, lsl #23 │ │ │ │ - mlseq ip, r0, sl, r8 │ │ │ │ - rsbeq r7, ip, r6, lsr #31 │ │ │ │ - rsbeq r8, ip, r0, asr sl │ │ │ │ - rsbeq r1, ip, r4, ror #12 │ │ │ │ + strdeq r4, [ip], #-244 @ 0xffffff0c @ │ │ │ │ + ldrdeq r8, [ip], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r1, ip, sl, ror #13 │ │ │ │ + strhteq r8, [ip], #-166 @ 0xffffff5a │ │ │ │ + rsbeq r8, ip, ip, lsl #23 │ │ │ │ + mlseq ip, r8, sl, r8 │ │ │ │ + rsbeq r7, ip, lr, lsr #31 │ │ │ │ + rsbeq r8, ip, r8, asr sl │ │ │ │ + rsbeq r1, ip, ip, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi fp, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288634,17 +288634,17 @@ │ │ │ │ cmppvs fp, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf888f6eb │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf944f6eb │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r4, ip, ip, lsr #29 │ │ │ │ - ldrdeq r8, [ip], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r8, ip, sl, lsr #21 │ │ │ │ + strhteq r4, [ip], #-228 @ 0xffffff1c │ │ │ │ + ldrdeq r8, [ip], #-156 @ 0xffffff64 @ │ │ │ │ + strhteq r8, [ip], #-162 @ 0xffffff5e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec83f10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i16 d20, , q6 │ │ │ │ stmdbmi fp, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54479 │ │ │ │ @@ -288654,17 +288654,17 @@ │ │ │ │ msrvs (UNDEF: 99), r2 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf860f6eb │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf91cf6eb │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r4, ip, ip, asr lr │ │ │ │ - rsbeq r8, ip, r4, lsl #19 │ │ │ │ - rsbeq r8, ip, sl, asr sl │ │ │ │ + rsbeq r4, ip, r4, ror #28 │ │ │ │ + rsbeq r8, ip, ip, lsl #19 │ │ │ │ + rsbeq r8, ip, r2, ror #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0x46814937 │ │ │ │ @ instruction: 0x469b4615 │ │ │ │ @@ -288718,19 +288718,19 @@ │ │ │ │ stmdami r9, {r0, r1, r7, r9, sl, lr} │ │ │ │ orrsvs pc, r9, r2, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffdef6ea │ │ │ │ ldrbmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6eb4478 │ │ │ │ @ instruction: 0xe7e6f899 │ │ │ │ - rsbeq r4, ip, r8, lsl #28 │ │ │ │ - strhteq r8, [ip], #-140 @ 0xffffff74 │ │ │ │ - ldrdeq r1, [ip], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r8, ip, r0, lsl #17 │ │ │ │ - mlseq ip, r4, r4, r1 │ │ │ │ + rsbeq r4, ip, r0, lsl lr │ │ │ │ + rsbeq r8, ip, r4, asr #17 │ │ │ │ + ldrdeq r1, [ip], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r8, ip, r8, lsl #17 │ │ │ │ + mlseq ip, ip, r4, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r6, r1, r2, lsl r9 │ │ │ │ ldmdavs r2, {r8, fp, ip, pc} │ │ │ │ andvs r6, r8, sl, lsl r0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec8407c │ │ │ │ @@ -288857,26 +288857,26 @@ │ │ │ │ @ instruction: 0xff8ef6ea │ │ │ │ strb r9, [r6, -ip, lsl #22]! │ │ │ │ ldc 6, cr15, [r8], {228} @ 0xe4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r1, r7, r4, ror #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, ip, sl, lsr #26 │ │ │ │ - strhteq r1, [ip], #-54 @ 0xffffffca │ │ │ │ + rsbeq r8, ip, r2, lsr sp │ │ │ │ + strhteq r1, [ip], #-62 @ 0xffffffc2 │ │ │ │ rsbseq r1, r7, r6, asr #21 │ │ │ │ - rsbseq r9, r0, lr, ror #2 │ │ │ │ - rsbeq r8, ip, sl, asr ip │ │ │ │ - rsbeq r1, ip, r6, ror #5 │ │ │ │ - rsbeq r8, ip, ip, lsr ip │ │ │ │ - rsbeq r1, ip, r8, asr #5 │ │ │ │ - rsbeq r8, ip, lr, lsl ip │ │ │ │ - rsbeq r1, ip, sl, lsr #5 │ │ │ │ - strdeq r8, [ip], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r1, ip, lr, ror r2 │ │ │ │ + rsbseq r9, r0, r6, ror r1 │ │ │ │ + rsbeq r8, ip, r2, ror #24 │ │ │ │ + rsbeq r1, ip, lr, ror #5 │ │ │ │ + rsbeq r8, ip, r4, asr #24 │ │ │ │ + ldrdeq r1, [ip], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r8, ip, r6, lsr #24 │ │ │ │ + strhteq r1, [ip], #-34 @ 0xffffffde │ │ │ │ + strdeq r8, [ip], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r1, ip, r6, lsl #5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, ip, asr #16 │ │ │ │ blle 1fdb14 │ │ │ │ andlt r2, r4, r1 │ │ │ │ @@ -288916,19 +288916,19 @@ │ │ │ │ msrcc R11_usr, r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 5, cr15, cr2, cr10, {7} │ │ │ │ @ instruction: 0xf04f4807 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff0cf6ea │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbeq r8, ip, r0, ror fp │ │ │ │ - rsbeq r8, ip, r0, lsl fp │ │ │ │ - mlseq ip, sl, r1, r1 │ │ │ │ - strdeq r8, [ip], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r1, ip, sl, ror r1 │ │ │ │ + rsbeq r8, ip, r8, ror fp │ │ │ │ + rsbeq r8, ip, r8, lsl fp │ │ │ │ + rsbeq r1, ip, r2, lsr #3 │ │ │ │ + strdeq r8, [ip], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r1, ip, r2, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, r7, lsr ip │ │ │ │ @ instruction: 0xf1b24b37 │ │ │ │ ldrbtmi r0, [ip], #-2048 @ 0xfffff800 │ │ │ │ @@ -288983,19 +288983,19 @@ │ │ │ │ ldc2l 6, cr15, [r0, #936] @ 0x3a8 │ │ │ │ strtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6ea4478 │ │ │ │ strb pc, [r4, fp, lsl #29]! @ │ │ │ │ bl 6eadfc │ │ │ │ rsbseq r1, r7, r6, ror #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, ip, r4, lsr #20 │ │ │ │ - strhteq r1, [ip], #-0 │ │ │ │ + rsbeq r8, ip, ip, lsr #20 │ │ │ │ + strhteq r1, [ip], #-8 │ │ │ │ rsbseq r1, r7, r6, asr #15 │ │ │ │ - rsbeq r8, ip, ip, ror #19 │ │ │ │ - rsbeq r1, ip, r8, ror r0 │ │ │ │ + strdeq r8, [ip], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r1, ip, r0, lsl #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe76b5c8 │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ bmi fee7ece4 │ │ │ │ blmi fee7ed04 │ │ │ │ @@ -289177,32 +289177,32 @@ │ │ │ │ @ instruction: 0xf04f4817 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 6, cr15, [r8, #-936] @ 0xfffffc58 │ │ │ │ @ instruction: 0xf6e4e7c7 │ │ │ │ svclt 0x0000e994 │ │ │ │ rsbseq r1, r7, r6, asr r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, ip, r2, lsl #19 │ │ │ │ - rsbeq r8, ip, ip, lsl #17 │ │ │ │ - rsbeq r0, ip, r8, lsl pc │ │ │ │ + rsbeq r8, ip, sl, lsl #19 │ │ │ │ + mlseq ip, r4, r8, r8 │ │ │ │ + rsbeq r0, ip, r0, lsr #30 │ │ │ │ rsbseq r1, r7, r2, lsr r6 │ │ │ │ - mlseq fp, r8, r7, sp │ │ │ │ - mlseq ip, sl, r7, r8 │ │ │ │ - rsbeq r0, ip, r6, lsr #28 │ │ │ │ - rsbeq r8, ip, r2, lsl #15 │ │ │ │ - rsbeq r8, ip, r6, asr r7 │ │ │ │ - rsbeq r0, ip, r0, ror #27 │ │ │ │ - rsbeq r8, ip, r6, lsr r7 │ │ │ │ - rsbeq r0, ip, r2, asr #27 │ │ │ │ - rsbeq r8, ip, ip, lsl r7 │ │ │ │ - rsbeq r0, ip, r6, lsr #27 │ │ │ │ - rsbeq r8, ip, r2, lsl #14 │ │ │ │ - rsbeq r0, ip, ip, lsl #27 │ │ │ │ - rsbeq r8, ip, r8, ror #13 │ │ │ │ - rsbeq r0, ip, r2, ror sp │ │ │ │ + rsbeq sp, fp, r0, lsr #15 │ │ │ │ + rsbeq r8, ip, r2, lsr #15 │ │ │ │ + rsbeq r0, ip, lr, lsr #28 │ │ │ │ + rsbeq r8, ip, sl, lsl #15 │ │ │ │ + rsbeq r8, ip, lr, asr r7 │ │ │ │ + rsbeq r0, ip, r8, ror #27 │ │ │ │ + rsbeq r8, ip, lr, lsr r7 │ │ │ │ + rsbeq r0, ip, sl, asr #27 │ │ │ │ + rsbeq r8, ip, r4, lsr #14 │ │ │ │ + rsbeq r0, ip, lr, lsr #27 │ │ │ │ + rsbeq r8, ip, sl, lsl #14 │ │ │ │ + mlseq ip, r4, sp, r0 │ │ │ │ + strdeq r8, [ip], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r0, ip, sl, ror sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrtcs pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df4699 │ │ │ │ @@ -289471,35 +289471,35 @@ │ │ │ │ ldmdami sl, {r0, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6ea4478 │ │ │ │ @ instruction: 0xe7d5fabb │ │ │ │ svc 0x0046f6e3 │ │ │ │ rsbseq r1, r7, r8, lsl r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, ip, r6, ror #12 │ │ │ │ - rsbeq r8, ip, r6, asr #9 │ │ │ │ - rsbeq r8, ip, r2, asr r4 │ │ │ │ - ldrdeq r0, [ip], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r8, ip, lr, ror #12 │ │ │ │ + rsbeq r8, ip, lr, asr #9 │ │ │ │ + rsbeq r8, ip, sl, asr r4 │ │ │ │ + rsbeq r0, ip, r6, ror #21 │ │ │ │ ldrshteq r1, [r7], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq r8, ip, r2, lsl #7 │ │ │ │ - rsbeq r8, ip, sl, lsr r3 │ │ │ │ - strdeq r8, [ip], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r0, ip, lr, ror r9 │ │ │ │ - ldrdeq r8, [ip], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r0, ip, r2, ror #18 │ │ │ │ - strhteq r8, [ip], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq r0, ip, r6, asr #18 │ │ │ │ - rsbeq r8, ip, r0, lsr #5 │ │ │ │ - rsbeq r0, ip, sl, lsr #18 │ │ │ │ - rsbeq r8, ip, r0, lsl #5 │ │ │ │ - rsbeq r0, ip, ip, lsl #18 │ │ │ │ - rsbeq r8, ip, r8, ror #4 │ │ │ │ - strdeq r0, [ip], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r8, ip, lr, asr #4 │ │ │ │ - ldrdeq r0, [ip], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r8, ip, sl, lsl #7 │ │ │ │ + rsbeq r8, ip, r2, asr #6 │ │ │ │ + strdeq r8, [ip], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r0, ip, r6, lsl #19 │ │ │ │ + ldrdeq r8, [ip], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r0, ip, sl, ror #18 │ │ │ │ + rsbeq r8, ip, r2, asr #5 │ │ │ │ + rsbeq r0, ip, lr, asr #18 │ │ │ │ + rsbeq r8, ip, r8, lsr #5 │ │ │ │ + rsbeq r0, ip, r2, lsr r9 │ │ │ │ + rsbeq r8, ip, r8, lsl #5 │ │ │ │ + rsbeq r0, ip, r4, lsl r9 │ │ │ │ + rsbeq r8, ip, r0, ror r2 │ │ │ │ + strdeq r0, [ip], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r8, ip, r6, asr r2 │ │ │ │ + rsbeq r0, ip, r0, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d2 │ │ │ │ @ instruction: 0xf8d8b083 │ │ │ │ bcs 135a84 │ │ │ │ @@ -289540,24 +289540,24 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf974f6ea │ │ │ │ strtmi r4, [r9], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6ea4478 │ │ │ │ strtmi pc, [r8], -pc, lsr #20 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq sp, fp, sl, lsl #2 │ │ │ │ - rsbeq sp, fp, r0, lsl #2 │ │ │ │ - rsbeq lr, fp, ip, lsl #12 │ │ │ │ - rsbeq r8, ip, r4, lsr r1 │ │ │ │ - rsbeq r0, ip, r0, asr #15 │ │ │ │ + rsbeq sp, fp, r2, lsl r1 │ │ │ │ + rsbeq sp, fp, r8, lsl #2 │ │ │ │ + rsbeq lr, fp, r4, lsl r6 │ │ │ │ + rsbeq r8, ip, ip, lsr r1 │ │ │ │ + rsbeq r0, ip, r8, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec84d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 831acc │ │ │ │ - blmi 859d68 │ │ │ │ + blmi 859d68 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2 2, cr15, [lr, #-824] @ 0xfffffcc8 │ │ │ │ strtmi r9, [r0], -r4 │ │ │ │ blx febeab6a │ │ │ │ @@ -289579,15 +289579,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r6, r1 │ │ │ │ @ instruction: 0xf6e3bd10 │ │ │ │ svclt 0x0000ee70 │ │ │ │ rsbseq r0, r7, sl, lsr #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, ip, r0, ror #1 │ │ │ │ + rsbeq r8, ip, r8, ror #1 │ │ │ │ rsbseq r0, r7, ip, asr lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x505df892 │ │ │ │ strmi fp, [r7], -r4, lsl #1 │ │ │ │ @@ -289665,22 +289665,22 @@ │ │ │ │ ldrbtmi r3, [r8], #-417 @ 0xfffffe5f │ │ │ │ @ instruction: 0xf6ea300c │ │ │ │ stmdami fp, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf934f6ea │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbeq r8, ip, sl │ │ │ │ - mlseq ip, r6, r6, r0 │ │ │ │ - strdeq r7, [ip], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r7, ip, lr, lsl #31 │ │ │ │ - rsbeq r7, ip, lr, asr pc │ │ │ │ - rsbeq r0, ip, sl, ror #11 │ │ │ │ - rsbeq r7, ip, lr, lsr pc │ │ │ │ - rsbeq r0, ip, sl, asr #11 │ │ │ │ + rsbeq r8, ip, r2, lsl r0 │ │ │ │ + mlseq ip, lr, r6, r0 │ │ │ │ + rsbeq r8, ip, r6 │ │ │ │ + mlseq ip, r6, pc, r7 @ │ │ │ │ + rsbeq r7, ip, r6, ror #30 │ │ │ │ + strdeq r0, [ip], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r7, ip, r6, asr #30 │ │ │ │ + ldrdeq r0, [ip], #-82 @ 0xffffffae @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec84f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs sl, {r1, fp, ip, pc} │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -289747,18 +289747,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffd6f6e9 │ │ │ │ stmdbls r3, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6ea4478 │ │ │ │ blls 22c0a0 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r7, ip, r6, lsr #28 │ │ │ │ - strhteq r0, [ip], #-66 @ 0xffffffbe │ │ │ │ - strdeq r7, [ip], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r0, ip, r4, lsl #9 │ │ │ │ + rsbeq r7, ip, lr, lsr #28 │ │ │ │ + strhteq r0, [ip], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq r7, ip, r0, lsl #28 │ │ │ │ + rsbeq r0, ip, ip, lsl #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ smlabbcs r4, r9, r0, fp │ │ │ │ @ instruction: 0xf8dd2b00 │ │ │ │ svcls 0x0012805c │ │ │ │ @@ -289868,21 +289868,21 @@ │ │ │ │ ldrbtmi r5, [r8], #-290 @ 0xfffffede │ │ │ │ @ instruction: 0xf6e9300c │ │ │ │ stmdami sl, {r0, r1, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xff9ef6e9 │ │ │ │ andlt r4, r9, r8, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq ip, fp, r6, ror sl │ │ │ │ - strdeq ip, [fp], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r7, pc, r4, asr #5 │ │ │ │ - rsbeq r7, ip, r0, asr #24 │ │ │ │ - rsbeq r0, ip, ip, asr #5 │ │ │ │ - rsbeq r7, ip, r2, lsl ip │ │ │ │ - mlseq ip, lr, r2, r0 │ │ │ │ + rsbeq ip, fp, lr, ror sl │ │ │ │ + strdeq ip, [fp], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r7, pc, ip, asr #5 │ │ │ │ + rsbeq r7, ip, r8, asr #24 │ │ │ │ + ldrdeq r0, [ip], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r7, ip, sl, lsl ip │ │ │ │ + rsbeq r0, ip, r6, lsr #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec8526c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r2, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r1, r6, r8, lsl #24 │ │ │ │ @ instruction: 0xf5a1691c │ │ │ │ ldc 14, cr7, [r2, #512] @ 0x200 │ │ │ │ @@ -290048,24 +290048,24 @@ │ │ │ │ @ instruction: 0xe72cfe3f │ │ │ │ @ instruction: 0x1c616ada │ │ │ │ andls r9, r2, #131072 @ 0x20000 │ │ │ │ vrsra.s32 q11, , #15 │ │ │ │ bls 1ec63c │ │ │ │ eoreq pc, r4, r2, asr #16 │ │ │ │ svclt 0x0000e73f │ │ │ │ - strdeq r7, [ip], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r0, ip, ip, lsr #6 │ │ │ │ - rsbeq r7, ip, lr, asr #20 │ │ │ │ - ldrdeq r0, [ip], #-10 @ │ │ │ │ - rsbeq r7, ip, r8, asr #19 │ │ │ │ - rsbeq r0, ip, r4, asr r0 │ │ │ │ - rsbeq r7, ip, sl, lsl #19 │ │ │ │ - rsbeq r0, ip, r6, lsl r0 │ │ │ │ - rsbeq r7, ip, r4, asr r9 │ │ │ │ - rsbeq pc, fp, r0, ror #31 │ │ │ │ + strdeq r7, [ip], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r0, ip, r4, lsr r3 │ │ │ │ + rsbeq r7, ip, r6, asr sl │ │ │ │ + rsbeq r0, ip, r2, ror #1 │ │ │ │ + ldrdeq r7, [ip], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r0, ip, ip, asr r0 │ │ │ │ + mlseq ip, r2, r9, r7 │ │ │ │ + rsbeq r0, ip, lr, lsl r0 │ │ │ │ + rsbeq r7, ip, ip, asr r9 │ │ │ │ + rsbeq pc, fp, r8, ror #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 269800 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe36c684 │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df4617 │ │ │ │ @@ -290484,23 +290484,23 @@ │ │ │ │ @ instruction: 0xf8dd0a00 │ │ │ │ ldrbmi r6, [r3], r4, lsl #9 │ │ │ │ subs r4, sl, r5, asr r6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x00770696 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, ip, r0, ror #17 │ │ │ │ - mlseq ip, r6, r6, r7 │ │ │ │ + rsbeq r7, ip, r8, ror #17 │ │ │ │ + mlseq ip, lr, r6, r7 │ │ │ │ rsbseq r0, r7, r2, lsl r4 │ │ │ │ - rsbeq r7, ip, ip, asr r5 │ │ │ │ - rsbeq r7, ip, lr, ror #9 │ │ │ │ - rsbeq pc, fp, sl, ror fp @ │ │ │ │ - rsbeq r7, ip, r6, lsl #6 │ │ │ │ - rsbeq r7, ip, sl, lsl #5 │ │ │ │ - rsbeq pc, fp, r6, lsl r9 @ │ │ │ │ + rsbeq r7, ip, r4, ror #10 │ │ │ │ + strdeq r7, [ip], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq pc, fp, r2, lsl #23 │ │ │ │ + rsbeq r7, ip, lr, lsl #6 │ │ │ │ + mlseq ip, r2, r2, r7 │ │ │ │ + rsbeq pc, fp, lr, lsl r9 @ │ │ │ │ stmdbcs r0, {r0, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf1bbd043 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ mulls r7, r2, r0 │ │ │ │ andls r4, r5, #88, 12 @ 0x5800000 │ │ │ │ vshr.u64 d31, d14, #62 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @@ -290765,32 +290765,32 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe0f6e8 │ │ │ │ @ instruction: 0xf04f4815 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf89af6e9 │ │ │ │ @ instruction: 0xf6e2e7ee │ │ │ │ svclt 0x0000ed26 │ │ │ │ - rsbeq r7, ip, ip, ror r1 │ │ │ │ - rsbeq r7, ip, r2, lsl r1 │ │ │ │ - mlseq fp, lr, r7, pc @ │ │ │ │ - rsbeq r7, ip, r6, lsr #2 │ │ │ │ - rsbeq r7, ip, r8, lsr #1 │ │ │ │ - rsbeq pc, fp, r4, lsr r7 @ │ │ │ │ - ldrdeq r6, [ip], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq pc, fp, r4, ror #10 │ │ │ │ - rsbeq r6, ip, r0, lsr #29 │ │ │ │ - rsbeq pc, fp, ip, lsr #10 │ │ │ │ - rsbeq r6, ip, sl, ror #28 │ │ │ │ - strdeq pc, [fp], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r6, ip, r6, asr #28 │ │ │ │ - ldrdeq pc, [fp], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r6, ip, ip, lsr #28 │ │ │ │ - strhteq pc, [fp], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r6, ip, ip, lsl #28 │ │ │ │ - mlseq fp, r6, r4, pc @ │ │ │ │ + rsbeq r7, ip, r4, lsl #3 │ │ │ │ + rsbeq r7, ip, sl, lsl r1 │ │ │ │ + rsbeq pc, fp, r6, lsr #15 │ │ │ │ + rsbeq r7, ip, lr, lsr #2 │ │ │ │ + strhteq r7, [ip], #-0 │ │ │ │ + rsbeq pc, fp, ip, lsr r7 @ │ │ │ │ + rsbeq r6, ip, r0, ror #29 │ │ │ │ + rsbeq pc, fp, ip, ror #10 │ │ │ │ + rsbeq r6, ip, r8, lsr #29 │ │ │ │ + rsbeq pc, fp, r4, lsr r5 @ │ │ │ │ + rsbeq r6, ip, r2, ror lr │ │ │ │ + strdeq pc, [fp], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r6, ip, lr, asr #28 │ │ │ │ + ldrdeq pc, [fp], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r6, ip, r4, lsr lr │ │ │ │ + strhteq pc, [fp], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r6, ip, r4, lsl lr │ │ │ │ + mlseq fp, lr, r4, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec860a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r6, r0, lsr #1 │ │ │ │ addsmi r4, r1, #39936 @ 0x9c00 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, r7, sl, lr}^ │ │ │ │ @@ -290941,16 +290941,16 @@ │ │ │ │ strbmi fp, [r8], -r1, lsr #2 │ │ │ │ @ instruction: 0xf058f09e │ │ │ │ adcsle r2, r2, r0, lsl #16 │ │ │ │ movwcs r9, #2577 @ 0xa11 │ │ │ │ @ instruction: 0xe7ae6013 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svclt 0x0000e7ab │ │ │ │ - rsbeq r6, ip, r8, lsl #23 │ │ │ │ - rsbeq pc, fp, r4, lsl r2 @ │ │ │ │ + mlseq ip, r0, fp, r6 │ │ │ │ + rsbeq pc, fp, ip, lsl r2 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi fe140b6c │ │ │ │ blmi fe140b94 │ │ │ │ addslt r4, r1, sl, ror r4 │ │ │ │ @@ -291047,15 +291047,15 @@ │ │ │ │ @ instruction: 0x4622131d │ │ │ │ cdp2 6, 11, cr15, cr2, cr7, {7} │ │ │ │ vqshlu.s32 d20, d16, #30 │ │ │ │ vadd.i8 d31, d2, d15 │ │ │ │ @ instruction: 0x4622131e │ │ │ │ @ instruction: 0xf6e7a90b │ │ │ │ movwcs pc, #7849 @ 0x1ea9 @ │ │ │ │ - bmi 881744 │ │ │ │ + bmi 881744 │ │ │ │ stmpl sl, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bls 509308 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xd12d0200 │ │ │ │ andslt r4, r1, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strcs r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ @@ -291078,23 +291078,23 @@ │ │ │ │ stmdami lr, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6e84478 │ │ │ │ strb pc, [pc, fp, lsr #28]! @ │ │ │ │ b feeeceb4 │ │ │ │ rsbseq pc, r6, ip, asr #17 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, ip, r8, lsl fp │ │ │ │ - rsbeq r6, ip, r6, lsl #20 │ │ │ │ - mlseq fp, r2, r0, pc @ │ │ │ │ - rsbeq r6, ip, r0, asr #19 │ │ │ │ + rsbeq r6, ip, r0, lsr #22 │ │ │ │ + rsbeq r6, ip, lr, lsl #20 │ │ │ │ + mlseq fp, sl, r0, pc @ │ │ │ │ + rsbeq r6, ip, r8, asr #19 │ │ │ │ rsbseq pc, r6, r0, asr #14 │ │ │ │ - rsbeq r6, ip, ip, asr #18 │ │ │ │ - ldrdeq lr, [fp], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r6, ip, lr, lsr #18 │ │ │ │ - strhteq lr, [fp], #-248 @ 0xffffff08 │ │ │ │ + rsbeq r6, ip, r4, asr r9 │ │ │ │ + ldrdeq lr, [fp], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r6, ip, r6, lsr r9 │ │ │ │ + rsbeq lr, fp, r0, asr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs fp, [r0], #-133 @ 0xffffff7b │ │ │ │ @ instruction: 0xf8dd460f │ │ │ │ cdpls 0, 0, cr8, cr15, cr0, {2} │ │ │ │ @@ -291399,24 +291399,24 @@ │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx febed3ca │ │ │ │ svclt 0x0000e67d │ │ │ │ ... │ │ │ │ rsbseq pc, r6, lr, ror r5 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, ip, ip, lsr #14 │ │ │ │ - strhteq lr, [fp], #-216 @ 0xffffff28 │ │ │ │ + rsbeq r6, ip, r4, lsr r7 │ │ │ │ + rsbeq lr, fp, r0, asr #27 │ │ │ │ ldrsbteq pc, [r6], #-66 @ 0xffffffbe @ │ │ │ │ - strdeq r6, [ip], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq lr, fp, r4, lsl #23 │ │ │ │ - rsbeq r6, ip, lr, ror #9 │ │ │ │ - mlseq ip, r4, r4, r6 │ │ │ │ - rsbeq lr, fp, r0, lsr #22 │ │ │ │ - rsbeq r6, ip, ip, lsr #8 │ │ │ │ - strhteq lr, [fp], #-166 @ 0xffffff5a │ │ │ │ + rsbeq r6, ip, r0, lsl #10 │ │ │ │ + rsbeq lr, fp, ip, lsl #23 │ │ │ │ + strdeq r6, [ip], #-70 @ 0xffffffba @ │ │ │ │ + mlseq ip, ip, r4, r6 │ │ │ │ + rsbeq lr, fp, r8, lsr #22 │ │ │ │ + rsbeq r6, ip, r4, lsr r4 │ │ │ │ + strhteq lr, [fp], #-174 @ 0xffffff52 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 26ad24 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4616b093 │ │ │ │ blmi ff3010f4 │ │ │ │ @@ -291616,36 +291616,36 @@ │ │ │ │ @ instruction: 0xf6e84478 │ │ │ │ @ instruction: 0xe7eef9f9 │ │ │ │ cdp 6, 8, cr15, cr4, cr1, {7} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq pc, r6, r2, ror r1 @ │ │ │ │ - rsbeq r6, ip, r0, ror #7 │ │ │ │ - mlseq ip, r2, r3, r6 │ │ │ │ - rsbeq r6, ip, sl, lsl #4 │ │ │ │ - mlseq fp, r6, r8, lr │ │ │ │ - rsbeq r6, ip, ip, ror #3 │ │ │ │ - rsbeq lr, fp, r8, ror r8 │ │ │ │ + rsbeq r6, ip, r8, ror #7 │ │ │ │ + mlseq ip, sl, r3, r6 │ │ │ │ + rsbeq r6, ip, r2, lsl r2 │ │ │ │ + mlseq fp, lr, r8, lr │ │ │ │ + strdeq r6, [ip], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq lr, fp, r0, lsl #17 │ │ │ │ @ instruction: 0x0076ef92 │ │ │ │ - rsbeq r6, ip, r6, asr #3 │ │ │ │ - rsbeq r6, ip, r0, lsl #3 │ │ │ │ - rsbeq lr, fp, ip, lsl #16 │ │ │ │ - rsbeq r6, ip, r0, ror #2 │ │ │ │ - rsbeq lr, fp, ip, ror #15 │ │ │ │ - rsbeq r6, ip, r0, asr #2 │ │ │ │ - rsbeq lr, fp, ip, asr #15 │ │ │ │ - rsbeq r6, ip, r0, lsr #2 │ │ │ │ - rsbeq lr, fp, ip, lsr #15 │ │ │ │ - rsbeq r6, ip, r0, lsl #2 │ │ │ │ - rsbeq r6, ip, r6, asr #2 │ │ │ │ - rsbeq r6, ip, sl, ror #1 │ │ │ │ - rsbeq lr, fp, r4, ror r7 │ │ │ │ - rsbeq r6, ip, sl, asr #1 │ │ │ │ - rsbeq lr, fp, r4, asr r7 │ │ │ │ + rsbeq r6, ip, lr, asr #3 │ │ │ │ + rsbeq r6, ip, r8, lsl #3 │ │ │ │ + rsbeq lr, fp, r4, lsl r8 │ │ │ │ + rsbeq r6, ip, r8, ror #2 │ │ │ │ + strdeq lr, [fp], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r6, ip, r8, asr #2 │ │ │ │ + ldrdeq lr, [fp], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r6, ip, r8, lsr #2 │ │ │ │ + strhteq lr, [fp], #-116 @ 0xffffff8c │ │ │ │ + rsbeq r6, ip, r8, lsl #2 │ │ │ │ + rsbeq r6, ip, lr, asr #2 │ │ │ │ + strdeq r6, [ip], #-2 @ │ │ │ │ + rsbeq lr, fp, ip, ror r7 │ │ │ │ + ldrdeq r6, [ip], #-2 @ │ │ │ │ + rsbeq lr, fp, ip, asr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2eb0bc >::_M_default_append(unsigned int)@@Base+0x657b8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x4614b095 │ │ │ │ blmi ff201490 │ │ │ │ @@ -291841,22 +291841,22 @@ │ │ │ │ stmdami lr, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ @ instruction: 0xf832f6e8 │ │ │ │ svclt 0x0000e7bd │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrsbteq lr, [r6], #-218 @ 0xffffff26 │ │ │ │ - rsbeq r6, ip, r8, asr #32 │ │ │ │ - strdeq r5, [ip], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r5, ip, ip, ror #28 │ │ │ │ - strhteq r5, [ip], #-220 @ 0xffffff24 │ │ │ │ - rsbeq lr, fp, r8, asr #8 │ │ │ │ + rsbeq r6, ip, r0, asr r0 │ │ │ │ + rsbeq r6, ip, r0 │ │ │ │ + rsbeq r5, ip, r4, ror lr │ │ │ │ + rsbeq r5, ip, r4, asr #27 │ │ │ │ + rsbeq lr, fp, r0, asr r4 │ │ │ │ rsbseq lr, r6, r2, ror #22 │ │ │ │ - rsbeq r5, ip, sl, lsr sp │ │ │ │ - rsbeq lr, fp, r6, asr #7 │ │ │ │ + rsbeq r5, ip, r2, asr #26 │ │ │ │ + rsbeq lr, fp, lr, asr #7 │ │ │ │ blvc ff26ba20 │ │ │ │ blx 56bb18 │ │ │ │ @ instruction: 0xee35d957 │ │ │ │ vmov.f64 d7, #100 @ 0x3f200000 0.625 │ │ │ │ ldrtmi r5, [r1], -r0, lsl #22 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ vmul.f64 d6, d7, d8 │ │ │ │ @@ -291972,36 +291972,36 @@ │ │ │ │ msreq (UNDEF: 102), r2 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 6, cr15, cr10, cr7, {7} │ │ │ │ @ instruction: 0x46514818 │ │ │ │ @ instruction: 0xf6e74478 │ │ │ │ ldrt pc, [r0], r5, lsr #30 @ │ │ │ │ bl fed6dcbc │ │ │ │ - rsbeq r5, ip, sl, ror #24 │ │ │ │ - strdeq lr, [fp], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r5, ip, lr, asr #24 │ │ │ │ - ldrdeq lr, [fp], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r5, ip, r0, lsl #24 │ │ │ │ - rsbeq lr, fp, ip, lsl #5 │ │ │ │ - rsbeq r5, ip, r2, ror #23 │ │ │ │ - rsbeq r5, ip, r8, lsr #24 │ │ │ │ - rsbeq r5, ip, r8, asr #23 │ │ │ │ - rsbeq lr, fp, r4, asr r2 │ │ │ │ - rsbeq r5, ip, ip, lsr #23 │ │ │ │ - rsbeq lr, fp, r8, lsr r2 │ │ │ │ - mlseq ip, r0, fp, r5 │ │ │ │ - rsbeq lr, fp, ip, lsl r2 │ │ │ │ - rsbeq r5, ip, r4, ror fp │ │ │ │ - rsbeq lr, fp, r0, lsl #4 │ │ │ │ - rsbeq r5, ip, ip, asr fp │ │ │ │ - rsbeq lr, fp, r6, ror #3 │ │ │ │ - rsbeq r5, ip, lr, lsr fp │ │ │ │ - rsbeq lr, fp, r8, asr #3 │ │ │ │ - rsbeq r5, ip, r0, lsr #22 │ │ │ │ - rsbeq lr, fp, ip, lsr #3 │ │ │ │ + rsbeq r5, ip, r2, ror ip │ │ │ │ + strdeq lr, [fp], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r5, ip, r6, asr ip │ │ │ │ + rsbeq lr, fp, r2, ror #5 │ │ │ │ + rsbeq r5, ip, r8, lsl #24 │ │ │ │ + mlseq fp, r4, r2, lr │ │ │ │ + rsbeq r5, ip, sl, ror #23 │ │ │ │ + rsbeq r5, ip, r0, lsr ip │ │ │ │ + ldrdeq r5, [ip], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq lr, fp, ip, asr r2 │ │ │ │ + strhteq r5, [ip], #-180 @ 0xffffff4c │ │ │ │ + rsbeq lr, fp, r0, asr #4 │ │ │ │ + mlseq ip, r8, fp, r5 │ │ │ │ + rsbeq lr, fp, r4, lsr #4 │ │ │ │ + rsbeq r5, ip, ip, ror fp │ │ │ │ + rsbeq lr, fp, r8, lsl #4 │ │ │ │ + rsbeq r5, ip, r4, ror #22 │ │ │ │ + rsbeq lr, fp, lr, ror #3 │ │ │ │ + rsbeq r5, ip, r6, asr #22 │ │ │ │ + ldrdeq lr, [fp], #-16 @ │ │ │ │ + rsbeq r5, ip, r8, lsr #22 │ │ │ │ + strhteq lr, [fp], #-20 @ 0xffffffec │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4690b091 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf6414689 │ │ │ │ @@ -292088,21 +292088,21 @@ │ │ │ │ stmdami ip, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6e74478 │ │ │ │ ldrb pc, [r2, r1, asr #28] @ │ │ │ │ b ff46de84 │ │ │ │ rsbseq lr, r6, r4, asr #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, ip, r6, ror sl │ │ │ │ - strhteq r5, [ip], #-156 @ 0xffffff64 │ │ │ │ + rsbeq r5, ip, lr, ror sl │ │ │ │ + rsbeq r5, ip, r4, asr #19 │ │ │ │ rsbseq lr, r6, r6, asr r7 │ │ │ │ - rsbeq r5, ip, ip, ror r9 │ │ │ │ - rsbeq lr, fp, r8 │ │ │ │ - rsbeq r5, ip, sl, asr r9 │ │ │ │ - rsbeq sp, fp, r4, ror #31 │ │ │ │ + rsbeq r5, ip, r4, lsl #19 │ │ │ │ + rsbeq lr, fp, r0, lsl r0 │ │ │ │ + rsbeq r5, ip, r2, ror #18 │ │ │ │ + rsbeq sp, fp, ip, ror #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ strpl pc, [r0, #2271] @ 0x8df │ │ │ │ @ instruction: 0xf8dfb091 │ │ │ │ @ instruction: 0xf1b34580 │ │ │ │ @@ -292135,15 +292135,15 @@ │ │ │ │ smlabtcc sp, sp, r9, lr │ │ │ │ vmlsl.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf8d880fd │ │ │ │ blcs 13c3b8 │ │ │ │ @ instruction: 0xf8d1d14b │ │ │ │ blcs 13c780 │ │ │ │ cmpphi ip, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - bls 856fdc │ │ │ │ + bls 856fdc │ │ │ │ svclt 0x00cc42aa │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ blcs 130fd8 │ │ │ │ blls 3248cc >::_M_default_append(unsigned int)@@Base+0x9efc8> │ │ │ │ adcsmi r3, fp, #262144 @ 0x40000 │ │ │ │ @ instruction: 0xf85ad039 │ │ │ │ stmib sp, {r2, r8, r9, sl, fp, sp}^ │ │ │ │ @@ -292455,30 +292455,30 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx 1aee44e │ │ │ │ ldrb r9, [r2, #2821] @ 0xb05 │ │ │ │ svc 0x00f0f6e0 │ │ │ │ ldrhteq lr, [r6], #-106 @ 0xffffff96 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x0076e59a │ │ │ │ - mlseq ip, r4, r5, r5 │ │ │ │ - rsbeq sp, fp, r0, lsr #24 │ │ │ │ - strhteq r5, [ip], #-70 @ 0xffffffba │ │ │ │ - rsbeq sp, fp, r2, asr #22 │ │ │ │ - rsbeq r5, ip, r8, lsr r4 │ │ │ │ - rsbeq sp, fp, r4, asr #21 │ │ │ │ - rsbeq r5, ip, sl, lsl r4 │ │ │ │ - rsbeq sp, fp, r6, lsr #21 │ │ │ │ - strdeq r5, [ip], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq sp, fp, r8, lsl #21 │ │ │ │ - ldrdeq r5, [ip], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq sp, fp, sl, ror #20 │ │ │ │ - rsbeq r5, ip, r0, asr #7 │ │ │ │ - rsbeq sp, fp, ip, asr #20 │ │ │ │ - rsbeq r5, ip, r2, lsr #7 │ │ │ │ - rsbeq sp, fp, lr, lsr #20 │ │ │ │ + mlseq ip, ip, r5, r5 │ │ │ │ + rsbeq sp, fp, r8, lsr #24 │ │ │ │ + strhteq r5, [ip], #-78 @ 0xffffffb2 │ │ │ │ + rsbeq sp, fp, sl, asr #22 │ │ │ │ + rsbeq r5, ip, r0, asr #8 │ │ │ │ + rsbeq sp, fp, ip, asr #21 │ │ │ │ + rsbeq r5, ip, r2, lsr #8 │ │ │ │ + rsbeq sp, fp, lr, lsr #21 │ │ │ │ + rsbeq r5, ip, r4, lsl #8 │ │ │ │ + mlseq fp, r0, sl, sp │ │ │ │ + rsbeq r5, ip, r6, ror #7 │ │ │ │ + rsbeq sp, fp, r2, ror sl │ │ │ │ + rsbeq r5, ip, r8, asr #7 │ │ │ │ + rsbeq sp, fp, r4, asr sl │ │ │ │ + rsbeq r5, ip, sl, lsr #7 │ │ │ │ + rsbeq sp, fp, r6, lsr sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec87b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ vaddw.s8 , , d7 │ │ │ │ @@ -292506,16 +292506,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 116e518 │ │ │ │ stmdbls r7, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6e74478 │ │ │ │ blls 32f574 >::_M_default_append(unsigned int)@@Base+0xa9c70> │ │ │ │ andlt r4, r8, r8, lsl r6 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq r5, ip, ip, asr #5 │ │ │ │ - rsbeq sp, fp, r8, asr r9 │ │ │ │ + ldrdeq r5, [ip], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq sp, fp, r0, ror #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ebe58 >::_M_default_append(unsigned int)@@Base+0x66554> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrmi fp, [r0], pc, lsl #1 │ │ │ │ ldrmi r4, [r9], sp, lsl #12 │ │ │ │ @@ -292716,17 +292716,17 @@ │ │ │ │ @ instruction: 0xeeb7d928 │ │ │ │ vdiv.f64 d6, d6, d0 │ │ │ │ vmov.f64 d5, #7 @ 0x40380000 2.875 │ │ │ │ ldrb r7, [r0], r5, asr #23 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq lr, r6, r8, lsr r0 │ │ │ │ - rsbeq r5, ip, r8, lsl #4 │ │ │ │ - strhteq r4, [ip], #-254 @ 0xffffff02 │ │ │ │ - rsbeq sp, fp, sl, asr #12 │ │ │ │ + rsbeq r5, ip, r0, lsl r2 │ │ │ │ + rsbeq r4, ip, r6, asr #31 │ │ │ │ + rsbeq sp, fp, r2, asr r6 │ │ │ │ blvc 132c7b0 │ │ │ │ blvc ff16c7c0 │ │ │ │ blx 56c8b8 │ │ │ │ ldc 13, cr13, [r4, #48] @ 0x30 │ │ │ │ @ instruction: 0xf5037b26 │ │ │ │ cdp 1, 11, cr6, cr1, cr14, {5} │ │ │ │ vldr d5, [r1, #284] @ 0x11c │ │ │ │ @@ -292887,25 +292887,25 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff44f6e6 │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xfffef6e6 │ │ │ │ svclt 0x0000e71f │ │ │ │ ... │ │ │ │ - rsbeq r4, ip, lr, asr pc │ │ │ │ - mlseq ip, r0, lr, r4 │ │ │ │ - rsbeq sp, fp, ip, lsl r5 │ │ │ │ + rsbeq r4, ip, r6, ror #30 │ │ │ │ + mlseq ip, r8, lr, r4 │ │ │ │ + rsbeq sp, fp, r4, lsr #10 │ │ │ │ rsbseq sp, r6, r6, lsr ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r4, ip, r4, ror #28 │ │ │ │ - rsbeq r4, ip, r2, lsl #28 │ │ │ │ - rsbeq sp, fp, lr, lsl #9 │ │ │ │ - rsbeq r4, ip, sl, lsr #27 │ │ │ │ - ldrdeq r4, [ip], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq sp, fp, lr, asr r3 │ │ │ │ + rsbeq r4, ip, ip, ror #28 │ │ │ │ + rsbeq r4, ip, sl, lsl #28 │ │ │ │ + mlseq fp, r6, r4, sp │ │ │ │ + strhteq r4, [ip], #-210 @ 0xffffff2e │ │ │ │ + ldrdeq r4, [ip], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq sp, fp, r6, ror #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ec478 >::_M_default_append(unsigned int)@@Base+0x66b74> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1f6f2fc │ │ │ │ @ instruction: 0x46064cbb │ │ │ │ @ instruction: 0xf2ad48bb │ │ │ │ @@ -293093,23 +293093,23 @@ │ │ │ │ orrle r2, sl, r0, lsl #30 │ │ │ │ svclt 0x0000e78e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sp, r6, r6, lsr #20 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrshteq sp, [r6], #-142 @ 0xffffff72 │ │ │ │ - strdeq r4, [ip], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r4, ip, r2, ror #22 │ │ │ │ - rsbeq fp, fp, sl, lsr #3 │ │ │ │ - rsbeq r4, ip, r6, asr sl │ │ │ │ - rsbeq r4, ip, r8, lsl fp │ │ │ │ - rsbeq r4, ip, lr, lsr sl │ │ │ │ - ldrdeq r4, [ip], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r4, ip, sl, lsl sl │ │ │ │ + strdeq r4, [ip], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r4, ip, sl, ror #22 │ │ │ │ + strhteq fp, [fp], #-18 @ 0xffffffee │ │ │ │ + rsbeq r4, ip, lr, asr sl │ │ │ │ + rsbeq r4, ip, r0, lsr #22 │ │ │ │ + rsbeq r4, ip, r6, asr #20 │ │ │ │ ldrdeq r4, [ip], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r4, ip, r2, lsr #20 │ │ │ │ + rsbeq r4, ip, r4, ror #21 │ │ │ │ tstcs r0, sl, lsr r6 │ │ │ │ vrsubhn.i64 d20, q7, q12 │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0068f43f │ │ │ │ blge 542be4 │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ cdp2 3, 7, cr15, cr2, cr14, {7} │ │ │ │ @@ -293141,20 +293141,20 @@ │ │ │ │ orrseq pc, r2, r1, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r2, #-920] @ 0xfffffc68 │ │ │ │ strbmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6e64478 │ │ │ │ @ instruction: 0xe7e6fdfd │ │ │ │ b fe36ef08 │ │ │ │ - rsbeq r4, ip, r0, lsl #18 │ │ │ │ - rsbeq ip, fp, ip, lsl #31 │ │ │ │ - rsbeq r4, ip, r8, ror #17 │ │ │ │ - rsbeq r4, ip, lr, ror r9 │ │ │ │ - ldrdeq r4, [ip], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq ip, fp, ip, asr pc │ │ │ │ + rsbeq r4, ip, r8, lsl #18 │ │ │ │ + mlseq fp, r4, pc, ip @ │ │ │ │ + strdeq r4, [ip], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r4, ip, r6, lsl #19 │ │ │ │ + ldrdeq r4, [ip], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq ip, fp, r4, ror #30 │ │ │ │ strcs fp, [r0], #-1520 @ 0xfffffa10 │ │ │ │ ldmib sp, {r0, r2, r8, sl, fp, ip, pc}^ │ │ │ │ cdp 6, 0, cr7, cr6, cr6, {0} │ │ │ │ vldr s6, [r0, #576] @ 0x240 │ │ │ │ eorsvs r7, ip, r4, lsl #22 │ │ │ │ blvs ffaece98 │ │ │ │ vqadd.s8 d22, d6, d20 │ │ │ │ @@ -293308,24 +293308,24 @@ │ │ │ │ blx fff6f1a6 │ │ │ │ strtmi r4, [r1], -lr, lsl #16 │ │ │ │ @ instruction: 0xf6e64478 │ │ │ │ @ instruction: 0xe7d7fcb3 │ │ │ │ ldmdb lr!, {r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq sp, r6, r8, ror #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r4, ip, ip, asr #15 │ │ │ │ - rsbeq r4, ip, sl, ror r7 │ │ │ │ - rsbeq r4, ip, sl, lsr #14 │ │ │ │ - rsbeq r4, ip, r4, lsl #14 │ │ │ │ - ldrdeq r4, [ip], #-104 @ 0xffffff98 @ │ │ │ │ + ldrdeq r4, [ip], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r4, ip, r2, lsl #15 │ │ │ │ + rsbeq r4, ip, r2, lsr r7 │ │ │ │ + rsbeq r4, ip, ip, lsl #14 │ │ │ │ + rsbeq r4, ip, r0, ror #13 │ │ │ │ rsbseq sp, r6, r0, lsr r4 │ │ │ │ - rsbeq r4, ip, r6, asr r6 │ │ │ │ - rsbeq ip, fp, r2, ror #25 │ │ │ │ - rsbeq r4, ip, ip, lsr r6 │ │ │ │ - rsbeq ip, fp, r8, asr #25 │ │ │ │ + rsbeq r4, ip, lr, asr r6 │ │ │ │ + rsbeq ip, fp, sl, ror #25 │ │ │ │ + rsbeq r4, ip, r4, asr #12 │ │ │ │ + ldrdeq ip, [fp], #-192 @ 0xffffff40 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec94268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ mrc 6, 5, r4, cr0, cr1, {0} │ │ │ │ @@ -293432,16 +293432,16 @@ │ │ │ │ vadd.i8 d20, d0, d6 │ │ │ │ ldrbtmi r6, [r8], #-299 @ 0xfffffed5 │ │ │ │ @ instruction: 0xf6e6300c │ │ │ │ stmdami r4, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ blx feeef3aa │ │ │ │ svclt 0x0000e7ed │ │ │ │ - rsbeq r4, ip, r2, asr #8 │ │ │ │ - rsbeq ip, fp, lr, asr #21 │ │ │ │ + rsbeq r4, ip, sl, asr #8 │ │ │ │ + ldrdeq ip, [fp], #-166 @ 0xffffff5a @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi r4, [sp], -r5, ror #25 │ │ │ │ addlt r4, pc, r5, ror #23 │ │ │ │ svcls 0x0018447c │ │ │ │ @@ -293670,32 +293670,32 @@ │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ strb sp, [r7, ip, lsr #1] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sp, r6, r8, asr #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq sp, r6, r4, lsr #3 │ │ │ │ - strhteq r4, [ip], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq ip, fp, r6, asr #20 │ │ │ │ - mlseq ip, r6, r2, r4 │ │ │ │ - rsbeq ip, fp, r2, lsr #18 │ │ │ │ - rsbeq r4, ip, lr, ror r2 │ │ │ │ - rsbeq ip, fp, sl, lsl #18 │ │ │ │ - mlseq ip, r4, r1, r4 │ │ │ │ - rsbeq ip, fp, r0, lsr #16 │ │ │ │ - rsbeq r4, ip, r8, ror r1 │ │ │ │ - rsbeq ip, fp, r4, lsl #16 │ │ │ │ - rsbeq r4, ip, r0, ror #2 │ │ │ │ - rsbeq ip, fp, ip, ror #15 │ │ │ │ - rsbeq r4, ip, sl, lsl r1 │ │ │ │ - rsbeq ip, fp, r6, lsr #15 │ │ │ │ - strdeq r4, [ip], #-2 @ │ │ │ │ - rsbeq ip, fp, lr, ror r7 │ │ │ │ - ldrdeq r4, [ip], #-6 @ │ │ │ │ - rsbeq ip, fp, r2, ror #14 │ │ │ │ + rsbeq r4, ip, r2, asr #7 │ │ │ │ + rsbeq ip, fp, lr, asr #20 │ │ │ │ + mlseq ip, lr, r2, r4 │ │ │ │ + rsbeq ip, fp, sl, lsr #18 │ │ │ │ + rsbeq r4, ip, r6, lsl #5 │ │ │ │ + rsbeq ip, fp, r2, lsl r9 │ │ │ │ + mlseq ip, ip, r1, r4 │ │ │ │ + rsbeq ip, fp, r8, lsr #16 │ │ │ │ + rsbeq r4, ip, r0, lsl #3 │ │ │ │ + rsbeq ip, fp, ip, lsl #16 │ │ │ │ + rsbeq r4, ip, r8, ror #2 │ │ │ │ + strdeq ip, [fp], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r4, ip, r2, lsr #2 │ │ │ │ + rsbeq ip, fp, lr, lsr #15 │ │ │ │ + strdeq r4, [ip], #-10 @ │ │ │ │ + rsbeq ip, fp, r6, lsl #15 │ │ │ │ + ldrdeq r4, [ip], #-14 @ │ │ │ │ + rsbeq ip, fp, sl, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ed0d8 >::_M_default_append(unsigned int)@@Base+0x677d4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ addlt r4, pc, r7, asr #25 │ │ │ │ stmiami r7, {r1, r2, r9, sl, lr}^ │ │ │ │ @@ -293895,18 +293895,18 @@ │ │ │ │ smlald r6, fp, r3, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ rsbseq ip, r6, r8, asr #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq ip, r6, r4, lsr #24 │ │ │ │ - rsbeq r3, ip, r8, asr #26 │ │ │ │ - ldrdeq ip, [fp], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r3, ip, ip, lsr #26 │ │ │ │ - strhteq ip, [fp], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq r3, ip, r0, asr sp │ │ │ │ + ldrdeq ip, [fp], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r3, ip, r4, lsr sp │ │ │ │ + rsbeq ip, fp, r0, asr #7 │ │ │ │ blne 136da2c │ │ │ │ bleq fe72d5ec │ │ │ │ ldrtmi sl, [r0], -sl, lsl #18 │ │ │ │ ldc2 3, cr15, [sl], #912 @ 0x390 │ │ │ │ strmi r2, [r4], -r1, lsl #16 │ │ │ │ @ instruction: 0xf105bf08 │ │ │ │ cmnle r2, r1, lsl #16 │ │ │ │ @@ -294053,32 +294053,32 @@ │ │ │ │ ldmdami r8, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 6, 13, cr15, cr14, cr5, {7} │ │ │ │ @ instruction: 0xf6dfe608 │ │ │ │ svclt 0x0000eb6a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r3, ip, r0, asr #24 │ │ │ │ - rsbeq ip, fp, ip, asr #5 │ │ │ │ - rsbeq r3, ip, sl, lsl #24 │ │ │ │ - mlseq fp, r6, r2, ip │ │ │ │ - strdeq r3, [ip], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq ip, fp, ip, ror r2 │ │ │ │ - rsbeq r3, ip, r0, lsr #23 │ │ │ │ - rsbeq ip, fp, ip, lsr #4 │ │ │ │ - rsbeq r3, ip, r2, lsl #23 │ │ │ │ - rsbeq r3, ip, ip, asr ip │ │ │ │ - rsbeq r3, ip, sl, lsr #22 │ │ │ │ - strhteq ip, [fp], #-22 @ 0xffffffea │ │ │ │ - ldrdeq r3, [ip], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq ip, fp, r6, ror #2 │ │ │ │ - rsbeq r3, ip, r0, asr #21 │ │ │ │ - rsbeq ip, fp, ip, asr #2 │ │ │ │ - mlseq ip, r2, sl, r3 │ │ │ │ - rsbeq ip, fp, lr, lsl r1 │ │ │ │ + rsbeq r3, ip, r8, asr #24 │ │ │ │ + ldrdeq ip, [fp], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r3, ip, r2, lsl ip │ │ │ │ + mlseq fp, lr, r2, ip │ │ │ │ + strdeq r3, [ip], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq ip, fp, r4, lsl #5 │ │ │ │ + rsbeq r3, ip, r8, lsr #23 │ │ │ │ + rsbeq ip, fp, r4, lsr r2 │ │ │ │ + rsbeq r3, ip, sl, lsl #23 │ │ │ │ + rsbeq r3, ip, r4, ror #24 │ │ │ │ + rsbeq r3, ip, r2, lsr fp │ │ │ │ + strhteq ip, [fp], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq r3, ip, r2, ror #21 │ │ │ │ + rsbeq ip, fp, lr, ror #2 │ │ │ │ + rsbeq r3, ip, r8, asr #21 │ │ │ │ + rsbeq ip, fp, r4, asr r1 │ │ │ │ + mlseq ip, sl, sl, r3 │ │ │ │ + rsbeq ip, fp, r6, lsr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 46d6dc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ ldclmi 0, cr11, [r4], #588 @ 0x24c │ │ │ │ ldmibmi r4!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ @@ -294323,18 +294323,18 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ rsbseq ip, r6, r4, asr #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, ip, r2, asr #20 │ │ │ │ - ldrdeq r3, [ip], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r3, ip, ip, ror #18 │ │ │ │ - rsbeq r3, ip, r0, ror #17 │ │ │ │ + rsbeq r3, ip, sl, asr #20 │ │ │ │ + rsbeq r3, ip, r4, ror #19 │ │ │ │ + rsbeq r3, ip, r4, ror r9 │ │ │ │ + rsbeq r3, ip, r8, ror #17 │ │ │ │ rsbseq ip, r6, sl, lsr #8 │ │ │ │ @ instruction: 0xf1099b05 │ │ │ │ strbmi r0, [fp, #-2305] @ 0xfffff6ff │ │ │ │ mrcge 4, 7, APSR_nzcv, cr7, cr15, {3} │ │ │ │ blvc 3ecda4 │ │ │ │ ldmdavs fp, {r2, r8, r9, fp, ip, pc} │ │ │ │ sbcle r2, r9, r0, lsl #22 │ │ │ │ @@ -294524,22 +294524,22 @@ │ │ │ │ blx 1df04ac │ │ │ │ stmdbls r2, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6e54478 │ │ │ │ blls 1f15d8 │ │ │ │ svclt 0x0000e653 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r3, ip, lr, ror r5 │ │ │ │ - rsbeq fp, fp, sl, lsl #24 │ │ │ │ - rsbeq r3, ip, r6, ror #6 │ │ │ │ - ldrdeq r3, [ip], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r3, ip, ip, asr #6 │ │ │ │ - ldrdeq fp, [fp], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq r3, ip, r0, lsr r3 │ │ │ │ - strhteq fp, [fp], #-156 @ 0xffffff64 │ │ │ │ + rsbeq r3, ip, r6, lsl #11 │ │ │ │ + rsbeq fp, fp, r2, lsl ip │ │ │ │ + rsbeq r3, ip, lr, ror #6 │ │ │ │ + ldrdeq r3, [ip], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r3, ip, r4, asr r3 │ │ │ │ + rsbeq fp, fp, r0, ror #19 │ │ │ │ + rsbeq r3, ip, r8, lsr r3 │ │ │ │ + rsbeq fp, fp, r4, asr #19 │ │ │ │ strbmi r9, [r0], -r7, lsl #28 │ │ │ │ vqshlu.s32 d4, d17, #1 │ │ │ │ @ instruction: 0x4631fed9 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ cdp2 3, 13, cr15, cr8, cr1, {5} │ │ │ │ stmdbls r8, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ blx fee04188 │ │ │ │ @@ -294651,42 +294651,42 @@ │ │ │ │ @ instruction: 0xf6e5300c │ │ │ │ ldmdami r9, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e54478 │ │ │ │ blls 1f13d8 │ │ │ │ @ instruction: 0x2326e9d3 │ │ │ │ svclt 0x0000deff │ │ │ │ ... │ │ │ │ - rsbeq r3, ip, ip, asr #4 │ │ │ │ - ldrdeq fp, [fp], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r3, ip, r0, lsr r2 │ │ │ │ - strhteq fp, [fp], #-140 @ 0xffffff74 │ │ │ │ - rsbeq r3, ip, r4, lsl r2 │ │ │ │ - rsbeq r3, ip, r2, lsl #5 │ │ │ │ - strdeq r3, [ip], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r3, ip, sl, lsr r3 │ │ │ │ - ldrdeq r3, [ip], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq fp, fp, sl, ror #16 │ │ │ │ - rsbeq r3, ip, r0, asr #3 │ │ │ │ - rsbeq fp, fp, ip, asr #16 │ │ │ │ - rsbeq r3, ip, r2, lsr #3 │ │ │ │ - rsbeq fp, fp, lr, lsr #16 │ │ │ │ - rsbeq r3, ip, lr, ror #2 │ │ │ │ - strhteq r3, [ip], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r3, ip, lr, asr #2 │ │ │ │ - mlseq ip, r0, r2, r3 │ │ │ │ - rsbeq r3, ip, lr, lsr #2 │ │ │ │ - mlseq ip, ip, r1, r3 │ │ │ │ + rsbeq r3, ip, r4, asr r2 │ │ │ │ + rsbeq fp, fp, r0, ror #17 │ │ │ │ + rsbeq r3, ip, r8, lsr r2 │ │ │ │ + rsbeq fp, fp, r4, asr #17 │ │ │ │ + rsbeq r3, ip, ip, lsl r2 │ │ │ │ + rsbeq r3, ip, sl, lsl #5 │ │ │ │ + rsbeq r3, ip, r0, lsl #4 │ │ │ │ + rsbeq r3, ip, r2, asr #6 │ │ │ │ + rsbeq r3, ip, r6, ror #3 │ │ │ │ + rsbeq fp, fp, r2, ror r8 │ │ │ │ + rsbeq r3, ip, r8, asr #3 │ │ │ │ + rsbeq fp, fp, r4, asr r8 │ │ │ │ + rsbeq r3, ip, sl, lsr #3 │ │ │ │ + rsbeq fp, fp, r6, lsr r8 │ │ │ │ + rsbeq r3, ip, r6, ror r1 │ │ │ │ + strhteq r3, [ip], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq r3, ip, r6, asr r1 │ │ │ │ + mlseq ip, r8, r2, r3 │ │ │ │ + rsbeq r3, ip, r6, lsr r1 │ │ │ │ + rsbeq r3, ip, r4, lsr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r6], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-1673] @ 0xfffff977 │ │ │ │ ldcls 6, cr4, [fp], {154} @ 0x9a │ │ │ │ - bls 8973c8 │ │ │ │ + bls 8973c8 │ │ │ │ ldmdbls r8, {r0, r3, r4, fp, ip, pc} │ │ │ │ smlabbls r4, r0, r6, r4 │ │ │ │ strmi r9, [r1], -r6, lsl #4 │ │ │ │ strbmi r9, [r8], -r7 │ │ │ │ andsvs r6, r5, r5, lsr #32 │ │ │ │ andls r9, r5, #28, 20 @ 0x1c000 │ │ │ │ ldrdlt pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ @@ -294847,20 +294847,20 @@ │ │ │ │ @ instruction: 0xf6429009 │ │ │ │ stmdami r9, {r1, r3, r5, r6, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe2f6e4 │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf89ef6e5 │ │ │ │ ldr r9, [r0, r9, lsl #20] │ │ │ │ - rsbeq r2, ip, r4, lsl #29 │ │ │ │ - strdeq r2, [ip], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r2, ip, r8, ror #28 │ │ │ │ - ldrdeq r2, [ip], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r2, ip, r0, lsl lr │ │ │ │ - rsbeq r2, ip, lr, ror lr │ │ │ │ + rsbeq r2, ip, ip, lsl #29 │ │ │ │ + strdeq r2, [ip], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r2, ip, r0, ror lr │ │ │ │ + ldrdeq r2, [ip], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r2, ip, r8, lsl lr │ │ │ │ + rsbeq r2, ip, r6, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ee31c >::_M_default_append(unsigned int)@@Base+0x68a18> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x469ab095 │ │ │ │ strmi r4, [r5], -r3, lsr #23 │ │ │ │ @@ -295025,20 +295025,20 @@ │ │ │ │ @ instruction: 0xf6dee791 │ │ │ │ svclt 0x0000ebd2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq fp, r6, ip, ror fp │ │ │ │ ldrsbteq fp, [r6], #-168 @ 0xffffff58 │ │ │ │ - rsbeq r2, ip, r6, lsr #23 │ │ │ │ - rsbeq r2, ip, r4, lsl ip │ │ │ │ - rsbeq r2, ip, r4, lsl #23 │ │ │ │ - strdeq r2, [ip], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r2, ip, r8, ror #22 │ │ │ │ - ldrdeq r2, [ip], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r2, ip, lr, lsr #23 │ │ │ │ + rsbeq r2, ip, ip, lsl ip │ │ │ │ + rsbeq r2, ip, ip, lsl #23 │ │ │ │ + strdeq r2, [ip], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r2, ip, r0, ror fp │ │ │ │ + ldrdeq r2, [ip], #-190 @ 0xffffff42 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 36e5e8 >::_M_default_append(unsigned int)@@Base+0xe8ce4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ strcs fp, [r0], #-147 @ 0xffffff6d │ │ │ │ strmi r4, [r2], lr, lsl #12 │ │ │ │ @@ -295360,22 +295360,22 @@ │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvs 126f0f8 │ │ │ │ mrc 7, 5, lr, cr4, cr15, {3} │ │ │ │ vsqrt.f64 d20, d6 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvs 126f108 │ │ │ │ svclt 0x0000e6c4 │ │ │ │ - rsbeq r2, ip, r0, lsr r8 │ │ │ │ - strhteq sl, [fp], #-236 @ 0xffffff14 │ │ │ │ - rsbeq r2, ip, sl, asr #13 │ │ │ │ - rsbeq sl, fp, r6, asr sp │ │ │ │ - rsbeq r2, ip, sl, ror #12 │ │ │ │ - strdeq sl, [fp], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r2, ip, sl, lsr #12 │ │ │ │ - strhteq sl, [fp], #-198 @ 0xffffff3a │ │ │ │ + rsbeq r2, ip, r8, lsr r8 │ │ │ │ + rsbeq sl, fp, r4, asr #29 │ │ │ │ + ldrdeq r2, [ip], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq sl, fp, lr, asr sp │ │ │ │ + rsbeq r2, ip, r2, ror r6 │ │ │ │ + strdeq sl, [fp], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r2, ip, r2, lsr r6 │ │ │ │ + strhteq sl, [fp], #-206 @ 0xffffff32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 26eb2c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [lr], -fp, lsl #1 │ │ │ │ strmi r2, [r5], -r0, lsl #14 │ │ │ │ @@ -295704,35 +295704,35 @@ │ │ │ │ mvncs pc, r2, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf930f6e4 │ │ │ │ ldrbtmi r4, [r8], #-2071 @ 0xfffff7e9 │ │ │ │ @ instruction: 0xf9ecf6e4 │ │ │ │ ldrdcc pc, [ip, -r8]! │ │ │ │ svclt 0x0000deff │ │ │ │ - rsbeq r2, ip, sl, ror r5 │ │ │ │ - rsbeq sl, fp, r4, lsl #24 │ │ │ │ - rsbeq r2, ip, r6, lsl #10 │ │ │ │ - rsbeq sl, fp, lr, lsl #23 │ │ │ │ - rsbeq fp, fp, r8, lsr #15 │ │ │ │ - rsbeq r2, ip, r0, asr #7 │ │ │ │ - rsbeq sl, fp, ip, asr #20 │ │ │ │ - rsbeq r2, ip, r8, lsr #7 │ │ │ │ - rsbeq sl, fp, r4, lsr sl │ │ │ │ - rsbeq r2, ip, r2, lsr #5 │ │ │ │ - rsbeq r2, ip, r2, asr #4 │ │ │ │ - rsbeq r2, ip, r6, lsl r2 │ │ │ │ - rsbeq sl, fp, r0, lsr #17 │ │ │ │ - strdeq r2, [ip], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq sl, fp, r6, lsl #17 │ │ │ │ - rsbeq r2, ip, sl, ror r1 │ │ │ │ - rsbeq sl, fp, r6, lsl #16 │ │ │ │ - rsbeq r2, ip, sl, asr #1 │ │ │ │ - rsbeq sl, fp, r4, asr r7 │ │ │ │ - rsbeq r2, ip, ip, lsr #1 │ │ │ │ - rsbeq r2, ip, sl, lsl r1 │ │ │ │ + rsbeq r2, ip, r2, lsl #11 │ │ │ │ + rsbeq sl, fp, ip, lsl #24 │ │ │ │ + rsbeq r2, ip, lr, lsl #10 │ │ │ │ + mlseq fp, r6, fp, sl │ │ │ │ + strhteq fp, [fp], #-112 @ 0xffffff90 │ │ │ │ + rsbeq r2, ip, r8, asr #7 │ │ │ │ + rsbeq sl, fp, r4, asr sl │ │ │ │ + strhteq r2, [ip], #-48 @ 0xffffffd0 │ │ │ │ + rsbeq sl, fp, ip, lsr sl │ │ │ │ + rsbeq r2, ip, sl, lsr #5 │ │ │ │ + rsbeq r2, ip, sl, asr #4 │ │ │ │ + rsbeq r2, ip, lr, lsl r2 │ │ │ │ + rsbeq sl, fp, r8, lsr #17 │ │ │ │ + rsbeq r2, ip, r2, lsl #4 │ │ │ │ + rsbeq sl, fp, lr, lsl #17 │ │ │ │ + rsbeq r2, ip, r2, lsl #3 │ │ │ │ + rsbeq sl, fp, lr, lsl #16 │ │ │ │ + ldrdeq r2, [ip], #-2 @ │ │ │ │ + rsbeq sl, fp, ip, asr r7 │ │ │ │ + strhteq r2, [ip], #-4 │ │ │ │ + rsbeq r2, ip, r2, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec8ae08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ movwcs r4, #13828 @ 0x3604 │ │ │ │ stcls 8, cr9, [r6, #-36] @ 0xffffffdc │ │ │ │ stccs 0, cr6, [r0, #-12] │ │ │ │ @@ -295792,20 +295792,20 @@ │ │ │ │ stmdami sl, {r1, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ mvncs pc, r2, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf87ef6e4 │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf93af6e4 │ │ │ │ svclt 0x0000e78d │ │ │ │ - rsbeq r1, ip, r6, lsl #31 │ │ │ │ - rsbeq sl, fp, r2, lsl r6 │ │ │ │ - rsbeq r1, ip, r4, ror #30 │ │ │ │ - strdeq sl, [fp], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r1, ip, r8, asr #30 │ │ │ │ - strhteq r1, [ip], #-246 @ 0xffffff0a │ │ │ │ + rsbeq r1, ip, lr, lsl #31 │ │ │ │ + rsbeq sl, fp, sl, lsl r6 │ │ │ │ + rsbeq r1, ip, ip, ror #30 │ │ │ │ + strdeq sl, [fp], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r1, ip, r0, asr pc │ │ │ │ + strhteq r1, [ip], #-254 @ 0xffffff02 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [pc], -r7, lsl #1 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ ldmib sp, {r1, r4, r7, r9, sl, lr}^ │ │ │ │ @@ -296019,28 +296019,28 @@ │ │ │ │ vtst.8 d20, d0, d2 │ │ │ │ @ instruction: 0x46553197 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 11, cr15, cr8, cr3, {7} │ │ │ │ ldrbmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf6e34478 │ │ │ │ @ instruction: 0xe779ff73 │ │ │ │ - ldrdeq r1, [ip], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq sl, fp, lr, ror #6 │ │ │ │ - rsbeq r1, ip, r6, lsr #25 │ │ │ │ - rsbeq sl, fp, r2, lsr r3 │ │ │ │ - rsbeq r1, ip, r4, ror ip │ │ │ │ - rsbeq sl, fp, r0, lsl #6 │ │ │ │ - rsbeq r1, ip, r0, lsr ip │ │ │ │ - strhteq sl, [fp], #-44 @ 0xffffffd4 │ │ │ │ - strdeq r1, [ip], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq sl, fp, r8, lsl #5 │ │ │ │ - ldrdeq r1, [ip], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq sl, fp, r6, ror #4 │ │ │ │ - strhteq r1, [ip], #-188 @ 0xffffff44 │ │ │ │ - rsbeq sl, fp, r8, asr #4 │ │ │ │ + rsbeq r1, ip, r4, ror #25 │ │ │ │ + rsbeq sl, fp, r6, ror r3 │ │ │ │ + rsbeq r1, ip, lr, lsr #25 │ │ │ │ + rsbeq sl, fp, sl, lsr r3 │ │ │ │ + rsbeq r1, ip, ip, ror ip │ │ │ │ + rsbeq sl, fp, r8, lsl #6 │ │ │ │ + rsbeq r1, ip, r8, lsr ip │ │ │ │ + rsbeq sl, fp, r4, asr #5 │ │ │ │ + rsbeq r1, ip, r4, lsl #24 │ │ │ │ + mlseq fp, r0, r2, sl │ │ │ │ + rsbeq r1, ip, r2, ror #23 │ │ │ │ + rsbeq sl, fp, lr, ror #4 │ │ │ │ + rsbeq r1, ip, r4, asr #23 │ │ │ │ + rsbeq sl, fp, r0, asr r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ef590 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, ip, lsl #18 │ │ │ │ blhi 116fbac │ │ │ │ @@ -296129,22 +296129,22 @@ │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [lr, #908] @ 0x38c │ │ │ │ @ instruction: 0xf04f480a │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 6, 9, cr15, cr8, cr3, {7} │ │ │ │ svclt 0x0000e7a2 │ │ │ │ - rsbeq r1, ip, sl, lsl #21 │ │ │ │ - rsbeq sl, fp, r6, lsl r1 │ │ │ │ - rsbeq r1, ip, r0, asr sl │ │ │ │ - strhteq r1, [ip], #-180 @ 0xffffff4c │ │ │ │ - rsbeq r1, ip, r6, lsr sl │ │ │ │ - rsbeq sl, fp, r2, asr #1 │ │ │ │ - rsbeq r1, ip, r8, lsl #20 │ │ │ │ - mlseq fp, r2, r0, sl │ │ │ │ + mlseq ip, r2, sl, r1 │ │ │ │ + rsbeq sl, fp, lr, lsl r1 │ │ │ │ + rsbeq r1, ip, r8, asr sl │ │ │ │ + strhteq r1, [ip], #-188 @ 0xffffff44 │ │ │ │ + rsbeq r1, ip, lr, lsr sl │ │ │ │ + rsbeq sl, fp, sl, asr #1 │ │ │ │ + rsbeq r1, ip, r0, lsl sl │ │ │ │ + mlseq fp, sl, r0, sl │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, sp, lr, lsr sp │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4690447d │ │ │ │ @@ -296204,22 +296204,22 @@ │ │ │ │ @ instruction: 0xf04f118d │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf6e3300c │ │ │ │ stmdami sl, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6e34478 │ │ │ │ strb pc, [ip, r1, lsl #28] @ │ │ │ │ - rsbeq r1, ip, r0, lsl #20 │ │ │ │ - rsbeq r1, ip, ip, lsr #19 │ │ │ │ - rsbeq r1, ip, ip, lsl r9 │ │ │ │ - rsbeq r9, fp, r8, lsr #31 │ │ │ │ - strdeq r1, [ip], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r6, fp, r8, ror #17 │ │ │ │ - ldrdeq r1, [ip], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r9, fp, r4, ror #30 │ │ │ │ + rsbeq r1, ip, r8, lsl #20 │ │ │ │ + strhteq r1, [ip], #-148 @ 0xffffff6c │ │ │ │ + rsbeq r1, ip, r4, lsr #18 │ │ │ │ + strhteq r9, [fp], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r1, ip, r0, lsl #18 │ │ │ │ + strdeq r6, [fp], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r1, ip, r2, ror #17 │ │ │ │ + rsbeq r9, fp, ip, ror #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ef85c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldrmi fp, [r1], pc, lsl #1 │ │ │ │ @ instruction: 0x21014c96 │ │ │ │ @@ -296371,36 +296371,36 @@ │ │ │ │ blx f218e │ │ │ │ ldrbtmi r4, [r8], #-2074 @ 0xfffff7e6 │ │ │ │ ldc2 6, cr15, [sl], #908 @ 0x38c │ │ │ │ @ instruction: 0xf6dde765 │ │ │ │ svclt 0x0000e946 │ │ │ │ rsbseq sl, r6, r0, asr #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, ip, r0, lsl #17 │ │ │ │ - rsbeq r1, ip, ip, ror r7 │ │ │ │ - rsbeq r9, fp, r8, lsl #28 │ │ │ │ - rsbeq r1, ip, r4, ror #14 │ │ │ │ - strdeq r9, [fp], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r1, ip, r8, lsl #17 │ │ │ │ + rsbeq r1, ip, r4, lsl #15 │ │ │ │ + rsbeq r9, fp, r0, lsl lr │ │ │ │ + rsbeq r1, ip, ip, ror #14 │ │ │ │ + strdeq r9, [fp], #-216 @ 0xffffff28 @ │ │ │ │ rsbseq sl, r6, r8, lsl #10 │ │ │ │ - rsbeq r1, ip, r8, lsr #14 │ │ │ │ - strhteq r9, [fp], #-212 @ 0xffffff2c │ │ │ │ - strdeq r1, [ip], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r9, fp, r4, lsl #27 │ │ │ │ - ldrdeq r1, [ip], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r9, fp, sl, ror #26 │ │ │ │ - rsbeq r1, ip, r2, asr #13 │ │ │ │ - rsbeq r6, fp, r2, lsl #15 │ │ │ │ - rsbeq r1, ip, r4, lsr #13 │ │ │ │ - rsbeq r6, fp, r4, lsr r5 │ │ │ │ - rsbeq r1, ip, r6, lsl #13 │ │ │ │ - rsbeq r6, fp, sl, ror r7 │ │ │ │ - rsbeq r1, ip, r8, ror #12 │ │ │ │ - strdeq r9, [fp], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r1, ip, r8, asr #12 │ │ │ │ + rsbeq r1, ip, r0, lsr r7 │ │ │ │ + strhteq r9, [fp], #-220 @ 0xffffff24 │ │ │ │ + rsbeq r1, ip, r0, lsl #14 │ │ │ │ + rsbeq r9, fp, ip, lsl #27 │ │ │ │ + rsbeq r1, ip, r6, ror #13 │ │ │ │ + rsbeq r9, fp, r2, ror sp │ │ │ │ + rsbeq r1, ip, sl, asr #13 │ │ │ │ + rsbeq r6, fp, sl, lsl #15 │ │ │ │ + rsbeq r1, ip, ip, lsr #13 │ │ │ │ + rsbeq r6, fp, ip, lsr r5 │ │ │ │ rsbeq r1, ip, lr, lsl #13 │ │ │ │ + rsbeq r6, fp, r2, lsl #15 │ │ │ │ + rsbeq r1, ip, r0, ror r6 │ │ │ │ + strdeq r9, [fp], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r1, ip, r0, asr r6 │ │ │ │ + mlseq ip, r6, r6, r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1efb30 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1b729b4 │ │ │ │ stclmi 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ strmi r4, [lr], -r2, ror #25 │ │ │ │ @@ -296627,15 +296627,15 @@ │ │ │ │ vmin.s8 d4, d13, d8 │ │ │ │ ldc 13, cr4, [sp], #432 @ 0x1b0 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ ... │ │ │ │ rsbseq sl, r6, lr, ror #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, ip, r8, ror #13 │ │ │ │ + strdeq r1, [ip], #-96 @ 0xffffffa0 @ │ │ │ │ rsbseq sl, r6, r4, lsl r0 │ │ │ │ blhi ff3304f8 │ │ │ │ blx 5705f0 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ @ instruction: 0xee867b48 │ │ │ │ vmov.f64 d3, #71 @ 0x3e380000 0.1796875 │ │ │ │ vsqrt.f64 d19, d5 │ │ │ │ @@ -296800,36 +296800,36 @@ │ │ │ │ @ instruction: 0xf642481a │ │ │ │ ldrbtmi r2, [r8], #-490 @ 0xfffffe16 │ │ │ │ @ instruction: 0xf6e3300c │ │ │ │ ldmdami r8, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e34478 │ │ │ │ @ instruction: 0xf8daf959 │ │ │ │ mrcle 0, 7, r3, cr15, cr4, {6} │ │ │ │ - strhteq r1, [ip], #-2 │ │ │ │ - rsbeq r1, ip, r0, lsr #2 │ │ │ │ - mlseq ip, r8, r0, r1 │ │ │ │ - rsbeq r9, fp, r4, lsr #14 │ │ │ │ - rsbeq r1, ip, sl, ror r0 │ │ │ │ - rsbeq r9, fp, r6, lsl #14 │ │ │ │ - rsbeq r1, ip, ip, asr r0 │ │ │ │ - rsbeq r9, fp, r8, ror #13 │ │ │ │ - rsbeq r1, ip, lr, lsr r0 │ │ │ │ - rsbeq r9, fp, sl, asr #13 │ │ │ │ - rsbeq r1, ip, r0, lsr #32 │ │ │ │ - rsbeq r9, fp, ip, lsr #13 │ │ │ │ - rsbeq r1, ip, r2 │ │ │ │ - rsbeq r9, fp, lr, lsl #13 │ │ │ │ - rsbeq r0, ip, r4, ror #31 │ │ │ │ - rsbeq r9, fp, r0, ror r6 │ │ │ │ - rsbeq r0, ip, r6, asr #31 │ │ │ │ - rsbeq r9, fp, r2, asr r6 │ │ │ │ - rsbeq r0, ip, r8, lsr #31 │ │ │ │ - rsbeq r9, fp, r4, lsr r6 │ │ │ │ - rsbeq r0, ip, r6, lsl #31 │ │ │ │ - strdeq r0, [ip], #-244 @ 0xffffff0c @ │ │ │ │ + strhteq r1, [ip], #-10 │ │ │ │ + rsbeq r1, ip, r8, lsr #2 │ │ │ │ + rsbeq r1, ip, r0, lsr #1 │ │ │ │ + rsbeq r9, fp, ip, lsr #14 │ │ │ │ + rsbeq r1, ip, r2, lsl #1 │ │ │ │ + rsbeq r9, fp, lr, lsl #14 │ │ │ │ + rsbeq r1, ip, r4, rrx │ │ │ │ + strdeq r9, [fp], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r1, ip, r6, asr #32 │ │ │ │ + ldrdeq r9, [fp], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r1, ip, r8, lsr #32 │ │ │ │ + strhteq r9, [fp], #-100 @ 0xffffff9c │ │ │ │ + rsbeq r1, ip, sl │ │ │ │ + mlseq fp, r6, r6, r9 │ │ │ │ + rsbeq r0, ip, ip, ror #31 │ │ │ │ + rsbeq r9, fp, r8, ror r6 │ │ │ │ + rsbeq r0, ip, lr, asr #31 │ │ │ │ + rsbeq r9, fp, sl, asr r6 │ │ │ │ + strhteq r0, [ip], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r9, fp, ip, lsr r6 │ │ │ │ + rsbeq r0, ip, lr, lsl #31 │ │ │ │ + strdeq r0, [ip], #-252 @ 0xffffff04 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2701e8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [fp], r3, lsl #1 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @@ -297042,30 +297042,30 @@ │ │ │ │ @ instruction: 0xf6e2300c │ │ │ │ ldmdami r5, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ @ instruction: 0xff78f6e2 │ │ │ │ svclt 0x0000e6d1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - mlseq ip, r4, sp, r0 │ │ │ │ - rsbeq r9, fp, r0, lsr #8 │ │ │ │ - rsbeq r0, ip, sl, ror sp │ │ │ │ - rsbeq r9, fp, r6, lsl #8 │ │ │ │ - strdeq r0, [ip], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r9, fp, r6, lsl #7 │ │ │ │ - rsbeq r0, ip, lr, lsr #25 │ │ │ │ - rsbeq r9, fp, sl, lsr r3 │ │ │ │ - mlseq ip, r4, ip, r0 │ │ │ │ - rsbeq r9, fp, r0, lsr #6 │ │ │ │ - rsbeq r0, ip, sl, ror ip │ │ │ │ - rsbeq r9, fp, r6, lsl #6 │ │ │ │ - rsbeq r0, ip, r0, lsl #24 │ │ │ │ - rsbeq r9, fp, ip, lsl #5 │ │ │ │ - rsbeq r0, ip, r6, asr #23 │ │ │ │ - rsbeq r9, fp, r2, asr r2 │ │ │ │ + mlseq ip, ip, sp, r0 │ │ │ │ + rsbeq r9, fp, r8, lsr #8 │ │ │ │ + rsbeq r0, ip, r2, lsl #27 │ │ │ │ + rsbeq r9, fp, lr, lsl #8 │ │ │ │ + rsbeq r0, ip, r2, lsl #26 │ │ │ │ + rsbeq r9, fp, lr, lsl #7 │ │ │ │ + strhteq r0, [ip], #-198 @ 0xffffff3a │ │ │ │ + rsbeq r9, fp, r2, asr #6 │ │ │ │ + mlseq ip, ip, ip, r0 │ │ │ │ + rsbeq r9, fp, r8, lsr #6 │ │ │ │ + rsbeq r0, ip, r2, lsl #25 │ │ │ │ + rsbeq r9, fp, lr, lsl #6 │ │ │ │ + rsbeq r0, ip, r8, lsl #24 │ │ │ │ + mlseq fp, r4, r2, r9 │ │ │ │ + rsbeq r0, ip, lr, asr #23 │ │ │ │ + rsbeq r9, fp, sl, asr r2 │ │ │ │ tstls r1, r8, lsr #12 │ │ │ │ blx fe1720d4 │ │ │ │ blvc 370bc4 >::_M_default_append(unsigned int)@@Base+0xeb2c0> │ │ │ │ strtmi r9, [r8], -r1, lsl #18 │ │ │ │ bleq 330970 >::_M_default_append(unsigned int)@@Base+0xab06c> │ │ │ │ @ instruction: 0xf1d8f003 │ │ │ │ stmdacs r1, {r1, r7, r9, sl, lr} │ │ │ │ @@ -297088,20 +297088,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ @ instruction: 0xf6e2300c │ │ │ │ stmdami r9, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6e24478 │ │ │ │ blls 1b4db0 │ │ │ │ @ instruction: 0x2326e9d3 │ │ │ │ svclt 0x0000deff │ │ │ │ - rsbeq r0, ip, lr, lsr fp │ │ │ │ - rsbeq r9, fp, sl, asr #3 │ │ │ │ - rsbeq r0, ip, r4, lsr #22 │ │ │ │ - mlseq ip, r2, fp, r0 │ │ │ │ - rsbeq r0, ip, r6, lsl #22 │ │ │ │ - rsbeq r0, ip, r4, ror fp │ │ │ │ + rsbeq r0, ip, r6, asr #22 │ │ │ │ + ldrdeq r9, [fp], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r0, ip, ip, lsr #22 │ │ │ │ + mlseq ip, sl, fp, r0 │ │ │ │ + rsbeq r0, ip, lr, lsl #22 │ │ │ │ + rsbeq r0, ip, ip, ror fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 57062c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq ff5734b0 │ │ │ │ mrrcpl 8, 13, pc, r8, cr15 @ │ │ │ │ stclmi 2, cr15, [ip, #692] @ 0x2b4 │ │ │ │ @@ -297295,15 +297295,15 @@ │ │ │ │ bl 15c0b8 │ │ │ │ strcs r0, [r0], #-1413 @ 0xfffffa7b │ │ │ │ @ instruction: 0xf850681e │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ tstlt r1, r3, lsr #32 │ │ │ │ eorcc pc, r4, r2, asr #16 │ │ │ │ addmi r3, r5, #16777216 @ 0x1000000 │ │ │ │ - blls 869c68 │ │ │ │ + blls 869c68 │ │ │ │ tstle r9, r3, lsr #5 │ │ │ │ ldrbmi r9, [r1], -r1, lsr #22 │ │ │ │ @ instruction: 0x46389a17 │ │ │ │ stc2l 7, cr15, [r8], #988 @ 0x3dc │ │ │ │ adcle r2, lr, r1, lsl #16 │ │ │ │ vhadd.s8 d25, d1, d12 │ │ │ │ @ instruction: 0xf8df31be │ │ │ │ @@ -297467,15 +297467,15 @@ │ │ │ │ vmov.f64 d5, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d29, d5 │ │ │ │ vmov.i16 d31, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf04f81b3 │ │ │ │ bls 4b773c │ │ │ │ movsvs pc, #12582912 @ 0xc00000 │ │ │ │ blmi 1f0b8c │ │ │ │ - blpl 870d8c │ │ │ │ + blpl 870d8c │ │ │ │ blvc 12b1024 │ │ │ │ blvc ff27121c │ │ │ │ blx 571314 │ │ │ │ sbchi pc, r9, r0, lsl #6 │ │ │ │ blhi ff2f1228 │ │ │ │ blx 571320 │ │ │ │ @ instruction: 0xeeb4d905 │ │ │ │ @@ -297892,57 +297892,57 @@ │ │ │ │ @ instruction: 0xf6e24478 │ │ │ │ blls 47412c │ │ │ │ blt 173dd0 │ │ │ │ ... │ │ │ │ rsbseq r9, r6, r0, ror r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r9, r6, r0, lsr #16 │ │ │ │ - rsbeq r0, ip, ip, asr #20 │ │ │ │ - strhteq r0, [ip], #-136 @ 0xffffff78 │ │ │ │ - rsbeq r0, ip, lr, lsl #15 │ │ │ │ - rsbeq r8, fp, r8, lsl lr │ │ │ │ - rsbeq r0, ip, r8, asr #9 │ │ │ │ - rsbeq r0, ip, r2, lsr #10 │ │ │ │ - rsbeq r0, ip, r4, lsr #5 │ │ │ │ - rsbeq r0, ip, r0, lsl r3 │ │ │ │ - rsbeq r0, ip, sl, lsl #5 │ │ │ │ - rsbeq r8, fp, r2, lsl r9 │ │ │ │ - rsbeq r0, ip, r8, ror #4 │ │ │ │ - strdeq r8, [fp], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r0, ip, r8, asr #4 │ │ │ │ - strhteq r0, [ip], #-36 @ 0xffffffdc │ │ │ │ - strhteq r0, [ip], #-30 @ 0xffffffe2 │ │ │ │ - rsbeq r8, fp, r8, asr #16 │ │ │ │ - rsbeq r0, ip, r0, ror r1 │ │ │ │ - strdeq r8, [fp], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r0, ip, lr, lsr r3 │ │ │ │ - rsbeq r0, ip, r6, ror r0 │ │ │ │ - rsbeq r8, fp, r2, lsl #14 │ │ │ │ - strhteq pc, [fp], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r8, fp, sl, asr #12 │ │ │ │ - rsbeq pc, fp, r2, lsr #31 │ │ │ │ - rsbeq r8, fp, ip, lsr #12 │ │ │ │ - rsbeq pc, fp, r4, lsl #31 │ │ │ │ - rsbeq r8, fp, r0, lsl r6 │ │ │ │ - rsbeq pc, fp, r4, ror #30 │ │ │ │ - strdeq r8, [fp], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq pc, fp, r4, asr #30 │ │ │ │ - ldrdeq r8, [fp], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq pc, fp, r4, lsr #30 │ │ │ │ - strhteq r8, [fp], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq pc, fp, r4, lsl #30 │ │ │ │ - mlseq fp, r0, r5, r8 │ │ │ │ - rsbeq pc, fp, r4, ror #29 │ │ │ │ - rsbeq r8, fp, r0, ror r5 │ │ │ │ - rsbeq pc, fp, r4, asr #29 │ │ │ │ - rsbeq r8, fp, r0, asr r5 │ │ │ │ - rsbeq pc, fp, r4, lsr #29 │ │ │ │ - rsbeq r8, fp, r0, lsr r5 │ │ │ │ - rsbeq pc, fp, r4, lsl #29 │ │ │ │ - rsbeq r8, fp, r0, lsl r5 │ │ │ │ + rsbeq r0, ip, r4, asr sl │ │ │ │ + rsbeq r0, ip, r0, asr #17 │ │ │ │ + mlseq ip, r6, r7, r0 │ │ │ │ + rsbeq r8, fp, r0, lsr #28 │ │ │ │ + ldrdeq r0, [ip], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r0, ip, sl, lsr #10 │ │ │ │ + rsbeq r0, ip, ip, lsr #5 │ │ │ │ + rsbeq r0, ip, r8, lsl r3 │ │ │ │ + mlseq ip, r2, r2, r0 │ │ │ │ + rsbeq r8, fp, sl, lsl r9 │ │ │ │ + rsbeq r0, ip, r0, ror r2 │ │ │ │ + strdeq r8, [fp], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r0, ip, r0, asr r2 │ │ │ │ + strhteq r0, [ip], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq r0, ip, r6, asr #3 │ │ │ │ + rsbeq r8, fp, r0, asr r8 │ │ │ │ + rsbeq r0, ip, r8, ror r1 │ │ │ │ + rsbeq r8, fp, r2, lsl #16 │ │ │ │ + rsbeq r0, ip, r6, asr #6 │ │ │ │ + rsbeq r0, ip, lr, ror r0 │ │ │ │ + rsbeq r8, fp, sl, lsl #14 │ │ │ │ + rsbeq pc, fp, r6, asr #31 │ │ │ │ + rsbeq r8, fp, r2, asr r6 │ │ │ │ + rsbeq pc, fp, sl, lsr #31 │ │ │ │ + rsbeq r8, fp, r4, lsr r6 │ │ │ │ + rsbeq pc, fp, ip, lsl #31 │ │ │ │ + rsbeq r8, fp, r8, lsl r6 │ │ │ │ + rsbeq pc, fp, ip, ror #30 │ │ │ │ + strdeq r8, [fp], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq pc, fp, ip, asr #30 │ │ │ │ + ldrdeq r8, [fp], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq pc, fp, ip, lsr #30 │ │ │ │ + strhteq r8, [fp], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq pc, fp, ip, lsl #30 │ │ │ │ + mlseq fp, r8, r5, r8 │ │ │ │ + rsbeq pc, fp, ip, ror #29 │ │ │ │ + rsbeq r8, fp, r8, ror r5 │ │ │ │ + rsbeq pc, fp, ip, asr #29 │ │ │ │ + rsbeq r8, fp, r8, asr r5 │ │ │ │ + rsbeq pc, fp, ip, lsr #29 │ │ │ │ + rsbeq r8, fp, r8, lsr r5 │ │ │ │ + rsbeq pc, fp, ip, lsl #29 │ │ │ │ + rsbeq r8, fp, r8, lsl r5 │ │ │ │ vhadd.s8 d25, d1, d12 │ │ │ │ stmdami r7!, {r0, r2, r3, r4, r6, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffacf6e1 │ │ │ │ stmdbls ip, {r0, r2, r5, fp, lr} │ │ │ │ @ instruction: 0xf6e24478 │ │ │ │ blls 47404c │ │ │ │ @@ -297976,24 +297976,24 @@ │ │ │ │ stmdami lr, {r2, r5, r7, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff6af6e1 │ │ │ │ stmdbls ip, {r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6e24478 │ │ │ │ blls 473fc8 │ │ │ │ stmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbeq pc, fp, r4, lsr #27 │ │ │ │ - rsbeq r8, fp, r0, lsr r4 │ │ │ │ - rsbeq pc, fp, r4, lsl #27 │ │ │ │ - rsbeq r8, fp, r0, lsl r4 │ │ │ │ - rsbeq pc, fp, r0, ror #26 │ │ │ │ - rsbeq r8, fp, ip, ror #7 │ │ │ │ - rsbeq pc, fp, r0, asr #26 │ │ │ │ - rsbeq r8, fp, ip, asr #7 │ │ │ │ - rsbeq pc, fp, r0, lsr #26 │ │ │ │ - rsbeq r8, fp, ip, lsr #7 │ │ │ │ + rsbeq pc, fp, ip, lsr #27 │ │ │ │ + rsbeq r8, fp, r8, lsr r4 │ │ │ │ + rsbeq pc, fp, ip, lsl #27 │ │ │ │ + rsbeq r8, fp, r8, lsl r4 │ │ │ │ + rsbeq pc, fp, r8, ror #26 │ │ │ │ + strdeq r8, [fp], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq pc, fp, r8, asr #26 │ │ │ │ + ldrdeq r8, [fp], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq pc, fp, r8, lsr #26 │ │ │ │ + strhteq r8, [fp], #-52 @ 0xffffffcc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 571420 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 8, cr15, cr8, cr12, {6} │ │ │ │ ldrtpl pc, [r4], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb0c5 │ │ │ │ @@ -298294,23 +298294,23 @@ │ │ │ │ ldrbvc pc, [r0, r3, asr #13]! @ │ │ │ │ cdp 0, 11, cr6, cr0, cr12, {0} │ │ │ │ stmib r0, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strt r6, [r5], r0, lsl #14 │ │ │ │ ... │ │ │ │ rsbseq r8, r6, lr, ror sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, fp, r6, asr #30 │ │ │ │ - rsbeq pc, fp, r4, ror #24 │ │ │ │ - rsbeq pc, fp, r4, lsr #23 │ │ │ │ - mlseq fp, lr, fp, pc @ │ │ │ │ - rsbeq pc, fp, r8, asr #22 │ │ │ │ - rsbeq pc, fp, ip, lsl #19 │ │ │ │ - rsbeq pc, fp, r0, asr r9 @ │ │ │ │ + rsbeq r8, fp, lr, asr #30 │ │ │ │ + rsbeq pc, fp, ip, ror #24 │ │ │ │ + rsbeq pc, fp, ip, lsr #23 │ │ │ │ + rsbeq pc, fp, r6, lsr #23 │ │ │ │ + rsbeq pc, fp, r0, asr fp @ │ │ │ │ + mlseq fp, r4, r9, pc @ │ │ │ │ + rsbeq pc, fp, r8, asr r9 @ │ │ │ │ rsbseq r8, r6, r2, lsl #13 │ │ │ │ - rsbeq pc, fp, r6, lsl #17 │ │ │ │ + rsbeq pc, fp, lr, lsl #17 │ │ │ │ blcs 15d1e4 │ │ │ │ blls 19ed878 │ │ │ │ stmdals lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sp} │ │ │ │ @ instruction: 0xf6db009a │ │ │ │ bls d72274 │ │ │ │ vldrle s4, [r6, #-0] │ │ │ │ strcs r9, [r0], #-3623 @ 0xfffff1d9 │ │ │ │ @@ -298773,26 +298773,26 @@ │ │ │ │ ldmdbls r4!, {r0, r1, r2, r7, r9, sl, sp, lr, pc} │ │ │ │ andeq lr, r2, r8, lsr #23 │ │ │ │ blle 14f2660 │ │ │ │ eorpl pc, r0, r1, asr r8 @ │ │ │ │ svclt 0x0000e6d2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq pc, fp, r4, ror #13 │ │ │ │ - rsbeq r7, fp, lr, ror #26 │ │ │ │ - rsbeq pc, fp, r4, asr #13 │ │ │ │ - rsbeq r7, fp, lr, asr #26 │ │ │ │ - rsbeq pc, fp, r8, lsr #12 │ │ │ │ - rsbeq pc, fp, ip, lsr #9 │ │ │ │ - strhteq pc, [fp], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq pc, fp, r8, lsr #5 │ │ │ │ - rsbeq pc, fp, r6, lsl #5 │ │ │ │ - rsbeq pc, fp, ip, lsl #4 │ │ │ │ - mlseq fp, r0, r1, pc @ │ │ │ │ - rsbeq r7, fp, ip, lsl r8 │ │ │ │ + rsbeq pc, fp, ip, ror #13 │ │ │ │ + rsbeq r7, fp, r6, ror sp │ │ │ │ + rsbeq pc, fp, ip, asr #13 │ │ │ │ + rsbeq r7, fp, r6, asr sp │ │ │ │ + rsbeq pc, fp, r0, lsr r6 @ │ │ │ │ + strhteq pc, [fp], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq pc, fp, r0, asr #5 │ │ │ │ + strhteq pc, [fp], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq pc, fp, lr, lsl #5 │ │ │ │ + rsbeq pc, fp, r4, lsl r2 @ │ │ │ │ + mlseq fp, r8, r1, pc @ │ │ │ │ + rsbeq r7, fp, r4, lsr #16 │ │ │ │ ldrdeq pc, [ip], -r8 │ │ │ │ vmax.u16 d20, d12, d25 │ │ │ │ stmdacs r0, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrhi pc, [r3, #-0] │ │ │ │ ldrdeq pc, [ip], -r8 │ │ │ │ vmax.u16 d20, d11, d25 │ │ │ │ pkhtbmi pc, r2, r1, asr #29 @ │ │ │ │ @@ -298892,15 +298892,15 @@ │ │ │ │ blpl ff332838 │ │ │ │ blvs ff2b284c │ │ │ │ blx 572944 │ │ │ │ rscshi pc, r7, r0, asr #4 │ │ │ │ blgt 1332848 │ │ │ │ smladcc r1, r8, fp, r9 │ │ │ │ @ instruction: 0xf47f429f │ │ │ │ - bls 862b24 │ │ │ │ + bls 862b24 │ │ │ │ stcls 12, cr10, [r5, #-248]! @ 0xffffff08 │ │ │ │ ldrsbls pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ ldrdlt pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ ldmib sp, {r1, r2, r5, r9, sl, fp, ip, pc}^ │ │ │ │ bcs 13de68 │ │ │ │ adchi pc, r7, r0, asr #32 │ │ │ │ @ instruction: 0x1c30e9dd │ │ │ │ @@ -299012,15 +299012,15 @@ │ │ │ │ bls d4efb8 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r9, [r3], #-2843 @ 0xfffff4e5 │ │ │ │ @ instruction: 0xf6bf4599 │ │ │ │ blls 7a21e4 │ │ │ │ strbt r6, [lr], #-2139 @ 0xfffff7a5 │ │ │ │ ldrvc lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ - blls 870b9c │ │ │ │ + blls 870b9c │ │ │ │ tstls ip, #67108864 @ 0x4000000 │ │ │ │ bcs 1b0b94 │ │ │ │ mrcge 7, 4, APSR_nzcv, cr11, cr15, {3} │ │ │ │ blls dd10ec │ │ │ │ biceq lr, r2, #3072 @ 0xc00 │ │ │ │ blvc 1725d8 │ │ │ │ @ instruction: 0xf5036863 │ │ │ │ @@ -299273,15 +299273,15 @@ │ │ │ │ @ instruction: 0xf1089a30 │ │ │ │ blls 7f9378 │ │ │ │ strbmi r4, [r3, #-1043] @ 0xfffffbed │ │ │ │ blge 3f5178 │ │ │ │ ldmdavs fp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ blt ff7b5380 │ │ │ │ ldrvc lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ - blls 870fb8 │ │ │ │ + blls 870fb8 │ │ │ │ tstls ip, #67108864 @ 0x4000000 │ │ │ │ bcs 1b0fb0 │ │ │ │ mrcge 7, 4, APSR_nzcv, cr3, cr15, {3} │ │ │ │ blls e11504 │ │ │ │ biceq lr, r2, #3072 @ 0xc00 │ │ │ │ blvc 1729f0 │ │ │ │ @ instruction: 0xf5036863 │ │ │ │ @@ -299767,85 +299767,85 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx b756ac │ │ │ │ stmdami r9, {r0, r1, r2, r7, sl, sp, lr, pc}^ │ │ │ │ mvncs pc, r2, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf960f6e0 │ │ │ │ ldrbtmi r4, [r8], #-2118 @ 0xfffff7ba │ │ │ │ - blx 8756c4 │ │ │ │ + blx 8756c4 │ │ │ │ @ instruction: 0x3181f894 │ │ │ │ svclt 0x0000deff │ │ │ │ - rsbeq lr, fp, lr, lsr #16 │ │ │ │ - rsbeq r6, fp, r0, asr #29 │ │ │ │ - rsbeq lr, fp, ip, ror #12 │ │ │ │ - strdeq r6, [fp], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq lr, fp, lr, lsr r6 │ │ │ │ - rsbeq r6, fp, r8, asr #25 │ │ │ │ - rsbeq lr, fp, r2, asr r5 │ │ │ │ - ldrdeq r6, [fp], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq lr, fp, sl, lsr #10 │ │ │ │ - mlseq fp, r6, r5, lr │ │ │ │ - rsbeq lr, fp, sl, lsl #10 │ │ │ │ - mlseq fp, r4, fp, r6 │ │ │ │ - rsbeq lr, fp, sl, ror #9 │ │ │ │ - rsbeq r6, fp, r4, ror fp │ │ │ │ - ldrdeq lr, [fp], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq lr, fp, r6, lsr #9 │ │ │ │ - rsbeq r6, fp, r2, lsr fp │ │ │ │ - rsbeq lr, fp, r2, ror #8 │ │ │ │ - rsbeq r6, fp, ip, ror #21 │ │ │ │ - rsbeq lr, fp, ip, asr #8 │ │ │ │ - rsbeq lr, fp, lr, asr #7 │ │ │ │ - rsbeq r6, fp, sl, asr sl │ │ │ │ - strhteq lr, [fp], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq lr, fp, ip, lsr #7 │ │ │ │ - rsbeq lr, fp, r0, ror r3 │ │ │ │ - strdeq r6, [fp], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq lr, fp, r2, asr r3 │ │ │ │ - ldrdeq r6, [fp], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq lr, fp, ip, lsr #6 │ │ │ │ - strhteq r6, [fp], #-150 @ 0xffffff6a │ │ │ │ - rsbeq lr, fp, r4, lsl r3 │ │ │ │ - strdeq lr, [fp], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r6, fp, sl, ror r9 │ │ │ │ - ldrdeq lr, [fp], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r6, fp, r0, ror #18 │ │ │ │ - strhteq lr, [fp], #-36 @ 0xffffffdc │ │ │ │ - rsbeq r6, fp, r0, asr #18 │ │ │ │ - mlseq fp, r6, r2, lr │ │ │ │ - rsbeq r6, fp, r2, lsr #18 │ │ │ │ - rsbeq lr, fp, ip, ror r2 │ │ │ │ - rsbeq r6, fp, r6, lsl #18 │ │ │ │ - rsbeq lr, fp, r2, ror #4 │ │ │ │ - rsbeq r6, fp, ip, ror #17 │ │ │ │ - rsbeq lr, fp, r8, asr #4 │ │ │ │ - ldrdeq r6, [fp], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq lr, fp, lr, lsr #4 │ │ │ │ - strhteq r6, [fp], #-136 @ 0xffffff78 │ │ │ │ - rsbeq lr, fp, r4, lsl r2 │ │ │ │ - mlseq fp, lr, r8, r6 │ │ │ │ - strdeq lr, [fp], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r6, fp, r4, lsl #17 │ │ │ │ - rsbeq lr, fp, ip, ror #3 │ │ │ │ - rsbeq lr, fp, r4, asr #3 │ │ │ │ - rsbeq r6, fp, r0, asr r8 │ │ │ │ - rsbeq lr, fp, sl, lsr #3 │ │ │ │ - rsbeq r6, fp, r4, lsr r8 │ │ │ │ - mlseq fp, r0, r1, lr │ │ │ │ - rsbeq r6, fp, sl, lsl r8 │ │ │ │ - rsbeq lr, fp, r6, ror r1 │ │ │ │ - rsbeq r6, fp, r0, lsl #16 │ │ │ │ - rsbeq lr, fp, ip, asr r1 │ │ │ │ - rsbeq r6, fp, r6, ror #15 │ │ │ │ - rsbeq lr, fp, r2, asr #2 │ │ │ │ - rsbeq r6, fp, ip, asr #15 │ │ │ │ - rsbeq lr, fp, r8, lsr #2 │ │ │ │ - strhteq r6, [fp], #-114 @ 0xffffff8e │ │ │ │ - rsbeq lr, fp, ip, lsl #2 │ │ │ │ - rsbeq lr, fp, sl, ror r1 │ │ │ │ + rsbeq lr, fp, r6, lsr r8 │ │ │ │ + rsbeq r6, fp, r8, asr #29 │ │ │ │ + rsbeq lr, fp, r4, ror r6 │ │ │ │ + strdeq r6, [fp], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq lr, fp, r6, asr #12 │ │ │ │ + ldrdeq r6, [fp], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq lr, fp, sl, asr r5 │ │ │ │ + rsbeq r6, fp, r4, ror #23 │ │ │ │ + rsbeq lr, fp, r2, lsr r5 │ │ │ │ + mlseq fp, lr, r5, lr │ │ │ │ + rsbeq lr, fp, r2, lsl r5 │ │ │ │ + mlseq fp, ip, fp, r6 │ │ │ │ + strdeq lr, [fp], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r6, fp, ip, ror fp │ │ │ │ + ldrdeq lr, [fp], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq lr, fp, lr, lsr #9 │ │ │ │ + rsbeq r6, fp, sl, lsr fp │ │ │ │ + rsbeq lr, fp, sl, ror #8 │ │ │ │ + strdeq r6, [fp], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq lr, fp, r4, asr r4 │ │ │ │ + ldrdeq lr, [fp], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r6, fp, r2, ror #20 │ │ │ │ + rsbeq lr, fp, r4, asr #7 │ │ │ │ + strhteq lr, [fp], #-52 @ 0xffffffcc │ │ │ │ + rsbeq lr, fp, r8, ror r3 │ │ │ │ + rsbeq r6, fp, r4, lsl #20 │ │ │ │ + rsbeq lr, fp, sl, asr r3 │ │ │ │ + rsbeq r6, fp, r6, ror #19 │ │ │ │ + rsbeq lr, fp, r4, lsr r3 │ │ │ │ + strhteq r6, [fp], #-158 @ 0xffffff62 │ │ │ │ + rsbeq lr, fp, ip, lsl r3 │ │ │ │ + strdeq lr, [fp], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq r6, fp, r2, lsl #19 │ │ │ │ + ldrdeq lr, [fp], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r6, fp, r8, ror #18 │ │ │ │ + strhteq lr, [fp], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq r6, fp, r8, asr #18 │ │ │ │ + mlseq fp, lr, r2, lr │ │ │ │ + rsbeq r6, fp, sl, lsr #18 │ │ │ │ + rsbeq lr, fp, r4, lsl #5 │ │ │ │ + rsbeq r6, fp, lr, lsl #18 │ │ │ │ + rsbeq lr, fp, sl, ror #4 │ │ │ │ + strdeq r6, [fp], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq lr, fp, r0, asr r2 │ │ │ │ + ldrdeq r6, [fp], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq lr, fp, r6, lsr r2 │ │ │ │ + rsbeq r6, fp, r0, asr #17 │ │ │ │ + rsbeq lr, fp, ip, lsl r2 │ │ │ │ + rsbeq r6, fp, r6, lsr #17 │ │ │ │ + rsbeq lr, fp, r2, lsl #4 │ │ │ │ + rsbeq r6, fp, ip, lsl #17 │ │ │ │ + strdeq lr, [fp], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq lr, fp, ip, asr #3 │ │ │ │ + rsbeq r6, fp, r8, asr r8 │ │ │ │ + strhteq lr, [fp], #-18 @ 0xffffffee │ │ │ │ + rsbeq r6, fp, ip, lsr r8 │ │ │ │ + mlseq fp, r8, r1, lr │ │ │ │ + rsbeq r6, fp, r2, lsr #16 │ │ │ │ + rsbeq lr, fp, lr, ror r1 │ │ │ │ + rsbeq r6, fp, r8, lsl #16 │ │ │ │ + rsbeq lr, fp, r4, ror #2 │ │ │ │ + rsbeq r6, fp, lr, ror #15 │ │ │ │ + rsbeq lr, fp, sl, asr #2 │ │ │ │ + ldrdeq r6, [fp], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq lr, fp, r0, lsr r1 │ │ │ │ + strhteq r6, [fp], #-122 @ 0xffffff86 │ │ │ │ + rsbeq lr, fp, r4, lsl r1 │ │ │ │ + rsbeq lr, fp, r2, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strbtmi pc, [ip], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8df460f │ │ │ │ addslt r1, r5, ip, ror #9 │ │ │ │ @@ -300160,43 +300160,43 @@ │ │ │ │ mrc2 6, 2, pc, cr8, cr15, {6} │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff12f6df │ │ │ │ svclt 0x0000e6d6 │ │ │ │ rsbseq r6, r6, r4, lsl #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, fp, r4, asr pc │ │ │ │ - ldrdeq r6, [fp], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq sp, fp, ip, asr pc │ │ │ │ + rsbeq r6, fp, r6, ror #11 │ │ │ │ ldrshteq r6, [r6], #-196 @ 0xffffff3c │ │ │ │ - rsbeq sp, fp, lr, lsl #30 │ │ │ │ - mlseq fp, sl, lr, sp │ │ │ │ - rsbeq r6, fp, r6, lsr #10 │ │ │ │ - mlseq fp, r4, lr, sp │ │ │ │ - rsbeq sp, fp, ip, ror #28 │ │ │ │ - rsbeq sp, fp, r2, lsl lr │ │ │ │ - mlseq fp, lr, r4, r6 │ │ │ │ - rsbeq sp, fp, sl, lsr #27 │ │ │ │ - rsbeq sp, fp, r8, lsl lr │ │ │ │ - mlseq fp, lr, sp, sp │ │ │ │ - rsbeq sp, fp, ip, asr #26 │ │ │ │ - ldrdeq r6, [fp], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq sp, fp, ip, lsr sp │ │ │ │ - strdeq sp, [fp], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq sp, fp, r2, lsl ip │ │ │ │ - mlseq fp, lr, r2, r6 │ │ │ │ - strdeq sp, [fp], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r6, fp, r2, lsl #5 │ │ │ │ - rsbeq sp, fp, r6, ror #22 │ │ │ │ - strdeq r6, [fp], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq sp, fp, r4, lsr fp │ │ │ │ - strhteq r6, [fp], #-30 @ 0xffffffe2 │ │ │ │ - rsbeq sp, fp, r6, lsl fp │ │ │ │ - rsbeq r6, fp, r0, lsr #3 │ │ │ │ - strdeq sp, [fp], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r6, fp, r6, lsl #3 │ │ │ │ + rsbeq sp, fp, r6, lsl pc │ │ │ │ + rsbeq sp, fp, r2, lsr #29 │ │ │ │ + rsbeq r6, fp, lr, lsr #10 │ │ │ │ + mlseq fp, ip, lr, sp │ │ │ │ + rsbeq sp, fp, r4, ror lr │ │ │ │ + rsbeq sp, fp, sl, lsl lr │ │ │ │ + rsbeq r6, fp, r6, lsr #9 │ │ │ │ + strhteq sp, [fp], #-210 @ 0xffffff2e │ │ │ │ + rsbeq sp, fp, r0, lsr #28 │ │ │ │ + rsbeq sp, fp, r6, lsr #27 │ │ │ │ + rsbeq sp, fp, r4, asr sp │ │ │ │ + ldrdeq r6, [fp], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq sp, fp, r4, asr #26 │ │ │ │ + rsbeq sp, fp, r0, lsl #26 │ │ │ │ + rsbeq sp, fp, sl, lsl ip │ │ │ │ + rsbeq r6, fp, r6, lsr #5 │ │ │ │ + rsbeq sp, fp, r0, lsl #24 │ │ │ │ + rsbeq r6, fp, sl, lsl #5 │ │ │ │ + rsbeq sp, fp, lr, ror #22 │ │ │ │ + strdeq r6, [fp], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq sp, fp, ip, lsr fp │ │ │ │ + rsbeq r6, fp, r6, asr #3 │ │ │ │ + rsbeq sp, fp, lr, lsl fp │ │ │ │ + rsbeq r6, fp, r8, lsr #3 │ │ │ │ + rsbeq sp, fp, r4, lsl #22 │ │ │ │ + rsbeq r6, fp, lr, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 273698 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ addslt r4, fp, sp, asr #27 │ │ │ │ ldrbtmi r4, [sp], #-3277 @ 0xfffff333 │ │ │ │ @@ -300570,32 +300570,32 @@ │ │ │ │ ldrbtmi r4, [r8], #-2070 @ 0xfffff7ea │ │ │ │ @ instruction: 0xf6df300c │ │ │ │ ldmdami r5, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6df4478 │ │ │ │ bls 2b7734 >::_M_default_append(unsigned int)@@Base+0x31e30> │ │ │ │ @ instruction: 0x2326e9d2 │ │ │ │ svclt 0x0000deff │ │ │ │ - rsbeq sp, fp, lr, asr #12 │ │ │ │ - ldrdeq r5, [fp], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq sp, fp, r6, lsr r6 │ │ │ │ - rsbeq r5, fp, r2, asr #25 │ │ │ │ - rsbeq sp, fp, lr, lsl r6 │ │ │ │ - rsbeq r5, fp, sl, lsr #25 │ │ │ │ - rsbeq sp, fp, ip, ror r5 │ │ │ │ - rsbeq r5, fp, r8, lsl #24 │ │ │ │ - rsbeq sp, fp, r0, ror #10 │ │ │ │ - rsbeq r5, fp, ip, ror #23 │ │ │ │ - rsbeq sp, fp, r0, ror #9 │ │ │ │ - rsbeq r5, fp, ip, ror #22 │ │ │ │ - rsbeq sp, fp, r4, asr #9 │ │ │ │ - rsbeq r5, fp, r0, asr fp │ │ │ │ - rsbeq sp, fp, sl, lsr #9 │ │ │ │ - rsbeq r5, fp, r6, lsr fp │ │ │ │ - rsbeq sp, fp, sl, lsl #9 │ │ │ │ - strdeq sp, [fp], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq sp, fp, r6, asr r6 │ │ │ │ + rsbeq r5, fp, r2, ror #25 │ │ │ │ + rsbeq sp, fp, lr, lsr r6 │ │ │ │ + rsbeq r5, fp, sl, asr #25 │ │ │ │ + rsbeq sp, fp, r6, lsr #12 │ │ │ │ + strhteq r5, [fp], #-194 @ 0xffffff3e │ │ │ │ + rsbeq sp, fp, r4, lsl #11 │ │ │ │ + rsbeq r5, fp, r0, lsl ip │ │ │ │ + rsbeq sp, fp, r8, ror #10 │ │ │ │ + strdeq r5, [fp], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq sp, fp, r8, ror #9 │ │ │ │ + rsbeq r5, fp, r4, ror fp │ │ │ │ + rsbeq sp, fp, ip, asr #9 │ │ │ │ + rsbeq r5, fp, r8, asr fp │ │ │ │ + strhteq sp, [fp], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r5, fp, lr, lsr fp │ │ │ │ + mlseq fp, r2, r4, sp │ │ │ │ + rsbeq sp, fp, r0, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2f3cd8 >::_M_default_append(unsigned int)@@Base+0x6e3d4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ @ instruction: 0x5734f8df │ │ │ │ @ instruction: 0xf8dfb0a9 │ │ │ │ @@ -300973,15 +300973,15 @@ │ │ │ │ @ instruction: 0xf77ffa10 │ │ │ │ cdp 14, 11, cr10, cr1, cr9, {6} │ │ │ │ movwcs r0, #2881 @ 0xb41 │ │ │ │ stmib sp, {r0, r2, r5, r8, fp, sp, pc}^ │ │ │ │ cdp 3, 11, cr3, cr0, cr0, {0} │ │ │ │ movwcs r1, #6982 @ 0x1b46 │ │ │ │ movwls r4, #9802 @ 0x264a │ │ │ │ - blls 88a6e0 │ │ │ │ + blls 88a6e0 │ │ │ │ blpl 774458 │ │ │ │ vsra.u32 d25, d11, #14 │ │ │ │ vldr s30, [sp, #820] @ 0x334 │ │ │ │ stmdacs r1, {r3, r4, r8, r9, fp, ip, lr} │ │ │ │ mcrge 4, 4, pc, cr1, cr15, {1} @ │ │ │ │ @ instruction: 0xf641900f │ │ │ │ ldmdami r2, {r1, r2, r4, r5, r6, r7, r8, ip, sp}^ │ │ │ │ @@ -301058,24 +301058,24 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ ... │ │ │ │ rsbseq r6, r6, r4, asr #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrhteq r6, [r6], #-28 @ 0xffffffe4 │ │ │ │ @ instruction: 0x0076619c │ │ │ │ - strdeq fp, [sp], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq fp, sp, r6, ror #25 │ │ │ │ - rsbeq sp, fp, r8, asr #32 │ │ │ │ - rsbeq sp, fp, sl, lsr #32 │ │ │ │ - rsbeq ip, fp, r4, lsl #28 │ │ │ │ - mlseq fp, r0, r4, r5 │ │ │ │ - rsbeq ip, fp, r8, ror #27 │ │ │ │ - rsbeq r5, fp, r4, ror r4 │ │ │ │ - rsbeq ip, fp, sl, ror sp │ │ │ │ - rsbeq r5, fp, r6, lsl #8 │ │ │ │ + strdeq fp, [sp], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq fp, sp, lr, ror #25 │ │ │ │ + rsbeq sp, fp, r0, asr r0 │ │ │ │ + rsbeq sp, fp, r2, lsr r0 │ │ │ │ + rsbeq ip, fp, ip, lsl #28 │ │ │ │ + mlseq fp, r8, r4, r5 │ │ │ │ + strdeq ip, [fp], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r5, fp, ip, ror r4 │ │ │ │ + rsbeq ip, fp, r2, lsl #27 │ │ │ │ + rsbeq r5, fp, lr, lsl #8 │ │ │ │ @ instruction: 0x46349d16 │ │ │ │ vpadal.s16 d20, d16 │ │ │ │ blmi ff6375ec │ │ │ │ @ instruction: 0xf641990f │ │ │ │ ldrbtmi r2, [fp], #-652 @ 0xfffffd74 │ │ │ │ andcs r9, r4, #0, 4 │ │ │ │ @ instruction: 0xf6dc930f │ │ │ │ @@ -301282,44 +301282,44 @@ │ │ │ │ tstpmi pc, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2081 @ 0xfffff7df │ │ │ │ @ instruction: 0xf6de300c │ │ │ │ stmdami r0!, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2319 @ 0xfffff6f1 │ │ │ │ mcr2 6, 2, pc, cr6, cr14, {6} @ │ │ │ │ str r9, [sp, #2575]! @ 0xa0f │ │ │ │ - rsbeq ip, fp, sl, lsr #25 │ │ │ │ + strhteq ip, [fp], #-194 @ 0xffffff3e │ │ │ │ andeq r1, r0, r8, asr #8 │ │ │ │ andeq r1, r0, r0, asr #32 │ │ │ │ andeq r0, r0, r0, lsr #22 │ │ │ │ @ instruction: 0x00000cb0 │ │ │ │ @ instruction: 0xffff83b3 │ │ │ │ - rsbeq ip, fp, sl, asr #22 │ │ │ │ - ldrdeq r5, [fp], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq ip, fp, r6, lsr #22 │ │ │ │ - mlseq fp, r4, fp, ip │ │ │ │ - rsbeq ip, fp, ip, lsl #22 │ │ │ │ - mlseq fp, lr, r1, r5 │ │ │ │ - ldrdeq ip, [fp], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r5, fp, ip, asr r1 │ │ │ │ - strhteq ip, [fp], #-162 @ 0xffffff5e │ │ │ │ - rsbeq r5, fp, lr, lsr r1 │ │ │ │ - mlseq fp, r4, sl, ip │ │ │ │ - rsbeq r5, fp, r0, lsr #2 │ │ │ │ - rsbeq ip, fp, r6, ror sl │ │ │ │ - rsbeq r5, fp, r2, lsl #2 │ │ │ │ - rsbeq ip, fp, lr, lsl sl │ │ │ │ - rsbeq r5, fp, sl, lsr #1 │ │ │ │ - rsbeq ip, fp, r0, lsl #20 │ │ │ │ - rsbeq r5, fp, ip, lsl #1 │ │ │ │ - rsbeq ip, fp, r2, ror #19 │ │ │ │ - rsbeq ip, fp, r4, lsr #22 │ │ │ │ - strhteq ip, [fp], #-158 @ 0xffffff62 │ │ │ │ - rsbeq ip, fp, r0, lsl #22 │ │ │ │ - rsbeq ip, fp, r2, ror #18 │ │ │ │ - rsbeq r4, fp, lr, ror #31 │ │ │ │ + rsbeq ip, fp, r2, asr fp │ │ │ │ + ldrdeq r5, [fp], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq ip, fp, lr, lsr #22 │ │ │ │ + mlseq fp, ip, fp, ip │ │ │ │ + rsbeq ip, fp, r4, lsl fp │ │ │ │ + rsbeq r5, fp, r6, lsr #3 │ │ │ │ + ldrdeq ip, [fp], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r5, fp, r4, ror #2 │ │ │ │ + strhteq ip, [fp], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r5, fp, r6, asr #2 │ │ │ │ + mlseq fp, ip, sl, ip │ │ │ │ + rsbeq r5, fp, r8, lsr #2 │ │ │ │ + rsbeq ip, fp, lr, ror sl │ │ │ │ + rsbeq r5, fp, sl, lsl #2 │ │ │ │ + rsbeq ip, fp, r6, lsr #20 │ │ │ │ + strhteq r5, [fp], #-2 │ │ │ │ + rsbeq ip, fp, r8, lsl #20 │ │ │ │ + mlseq fp, r4, r0, r5 │ │ │ │ + rsbeq ip, fp, sl, ror #19 │ │ │ │ + rsbeq ip, fp, ip, lsr #22 │ │ │ │ + rsbeq ip, fp, r6, asr #19 │ │ │ │ + rsbeq ip, fp, r8, lsl #22 │ │ │ │ + rsbeq ip, fp, sl, ror #18 │ │ │ │ + strdeq r4, [fp], #-246 @ 0xffffff0a @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec90574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ bls 34add0 >::_M_default_append(unsigned int)@@Base+0xc54cc> │ │ │ │ @ instruction: 0xf8cd9201 │ │ │ │ bls 329388 >::_M_default_append(unsigned int)@@Base+0xa3a84> │ │ │ │ @@ -301332,16 +301332,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [sl, #-888]! @ 0xfffffc88 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6de4478 │ │ │ │ blls 238b48 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq ip, fp, r0, lsr #17 │ │ │ │ - rsbeq r4, fp, ip, lsr #30 │ │ │ │ + rsbeq ip, fp, r8, lsr #17 │ │ │ │ + rsbeq r4, fp, r4, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec905cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ bls 30ae28 >::_M_default_append(unsigned int)@@Base+0x85524> │ │ │ │ andcs r9, r0, #268435456 @ 0x10000000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -301354,16 +301354,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [lr], #888 @ 0x378 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6de4478 │ │ │ │ blls 238af0 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq ip, fp, r8, asr #16 │ │ │ │ - ldrdeq r4, [fp], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq ip, fp, r0, asr r8 │ │ │ │ + ldrdeq r4, [fp], #-236 @ 0xffffff14 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec90624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, lr, r0, lsr #25 │ │ │ │ ldccc 8, cr15, [ip], {223} @ 0xdf │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -302170,192 +302170,192 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svclt 0x00e33333 │ │ │ │ rsbseq r5, r6, r6, asr #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, fp, r8, lsl #16 │ │ │ │ - rsbeq ip, fp, r2, lsl r8 │ │ │ │ + rsbeq ip, fp, r0, lsl r8 │ │ │ │ + rsbeq ip, fp, sl, lsl r8 │ │ │ │ @ instruction: 0xffff4bbd │ │ │ │ - rsbeq ip, fp, r0, lsr #19 │ │ │ │ + rsbeq ip, fp, r8, lsr #19 │ │ │ │ @ instruction: 0xffff489d │ │ │ │ @ instruction: 0xffff4991 │ │ │ │ @ instruction: 0x00005db5 │ │ │ │ muleq r0, r9, sl │ │ │ │ - strhteq ip, [fp], #-144 @ 0xffffff70 │ │ │ │ - rsbeq ip, fp, ip, lsr #14 │ │ │ │ - strhteq r4, [fp], #-214 @ 0xffffff2a │ │ │ │ + strhteq ip, [fp], #-152 @ 0xffffff68 │ │ │ │ + rsbeq ip, fp, r4, lsr r7 │ │ │ │ + strhteq r4, [fp], #-222 @ 0xffffff22 │ │ │ │ rsbseq r5, r6, ip, asr #9 │ │ │ │ ldrdeq r1, [r0], -sp │ │ │ │ andeq r1, r0, fp, ror #2 │ │ │ │ @ instruction: 0xffff465f │ │ │ │ - rsbeq ip, fp, r2, asr #13 │ │ │ │ - rsbeq r4, fp, ip, asr #26 │ │ │ │ - rsbeq ip, fp, r4, lsr #13 │ │ │ │ - rsbeq r4, fp, lr, lsr #26 │ │ │ │ - rsbeq ip, fp, r6, lsl #13 │ │ │ │ - rsbeq r4, fp, r0, lsl sp │ │ │ │ + rsbeq ip, fp, sl, asr #13 │ │ │ │ + rsbeq r4, fp, r4, asr sp │ │ │ │ + rsbeq ip, fp, ip, lsr #13 │ │ │ │ + rsbeq r4, fp, r6, lsr sp │ │ │ │ + rsbeq ip, fp, lr, lsl #13 │ │ │ │ + rsbeq r4, fp, r8, lsl sp │ │ │ │ @ instruction: 0xffff8c41 │ │ │ │ @ instruction: 0xffff7e0d │ │ │ │ - rsbeq ip, fp, r0, asr #12 │ │ │ │ - rsbeq r4, fp, sl, asr #25 │ │ │ │ - rsbeq ip, fp, r2, lsr #12 │ │ │ │ - rsbeq r4, fp, ip, lsr #25 │ │ │ │ + rsbeq ip, fp, r8, asr #12 │ │ │ │ + ldrdeq r4, [fp], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq ip, fp, sl, lsr #12 │ │ │ │ + strhteq r4, [fp], #-196 @ 0xffffff3c │ │ │ │ @ instruction: 0xffffa02d │ │ │ │ - strdeq ip, [fp], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r4, fp, sl, ror ip │ │ │ │ + strdeq ip, [fp], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r4, fp, r2, lsl #25 │ │ │ │ @ instruction: 0xffff44cb │ │ │ │ - strhteq ip, [fp], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq r4, fp, r8, asr #24 │ │ │ │ + rsbeq ip, fp, r6, asr #11 │ │ │ │ + rsbeq r4, fp, r0, asr ip │ │ │ │ @ instruction: 0xffff4699 │ │ │ │ - rsbeq ip, fp, ip, lsl #11 │ │ │ │ - rsbeq r4, fp, r6, lsl ip │ │ │ │ - rsbeq ip, fp, sl, ror #10 │ │ │ │ - strdeq r4, [fp], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq ip, fp, r6, asr #10 │ │ │ │ - rsbeq ip, fp, sl, ror r7 │ │ │ │ + mlseq fp, r4, r5, ip │ │ │ │ + rsbeq r4, fp, lr, lsl ip │ │ │ │ + rsbeq ip, fp, r2, ror r5 │ │ │ │ + strdeq r4, [fp], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq ip, fp, lr, asr #10 │ │ │ │ + rsbeq ip, fp, r2, lsl #15 │ │ │ │ @ instruction: 0xffff374b │ │ │ │ - rsbeq ip, fp, r6, lsl r5 │ │ │ │ - rsbeq r4, fp, r0, lsr #23 │ │ │ │ + rsbeq ip, fp, lr, lsl r5 │ │ │ │ + rsbeq r4, fp, r8, lsr #23 │ │ │ │ @ instruction: 0xffff71b9 │ │ │ │ - rsbeq ip, fp, r4, ror #9 │ │ │ │ - rsbeq r4, fp, lr, ror #22 │ │ │ │ + rsbeq ip, fp, ip, ror #9 │ │ │ │ + rsbeq r4, fp, r6, ror fp │ │ │ │ @ instruction: 0xffffac1f │ │ │ │ - strhteq ip, [fp], #-66 @ 0xffffffbe │ │ │ │ - rsbeq r4, fp, ip, lsr fp │ │ │ │ + strhteq ip, [fp], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq r4, fp, r4, asr #22 │ │ │ │ ldrdeq r1, [r0], -r7 │ │ │ │ - rsbeq ip, fp, r4, ror r4 │ │ │ │ - strdeq r4, [fp], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq ip, fp, ip, ror r4 │ │ │ │ + rsbeq r4, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xffff427b │ │ │ │ - rsbeq ip, fp, r2, asr #8 │ │ │ │ - rsbeq r4, fp, ip, asr #21 │ │ │ │ + rsbeq ip, fp, sl, asr #8 │ │ │ │ + ldrdeq r4, [fp], #-164 @ 0xffffff5c @ │ │ │ │ @ instruction: 0xffffe9b1 │ │ │ │ - rsbeq ip, fp, r8, lsl #8 │ │ │ │ - mlseq fp, r2, sl, r4 │ │ │ │ + rsbeq ip, fp, r0, lsl r4 │ │ │ │ + mlseq fp, sl, sl, r4 │ │ │ │ @ instruction: 0xffffa3a7 │ │ │ │ - ldrdeq ip, [fp], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r4, fp, r0, ror #20 │ │ │ │ + ldrdeq ip, [fp], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r4, fp, r8, ror #20 │ │ │ │ @ instruction: 0xfffffad1 │ │ │ │ @ instruction: 0xfffffb25 │ │ │ │ - mlseq fp, r0, r3, ip │ │ │ │ - rsbeq r4, fp, sl, lsl sl │ │ │ │ + mlseq fp, r8, r3, ip │ │ │ │ + rsbeq r4, fp, r2, lsr #20 │ │ │ │ @ instruction: 0xffff39b7 │ │ │ │ - rsbeq ip, fp, lr, asr r3 │ │ │ │ - rsbeq r4, fp, r8, ror #19 │ │ │ │ + rsbeq ip, fp, r6, ror #6 │ │ │ │ + strdeq r4, [fp], #-144 @ 0xffffff70 @ │ │ │ │ andeq r5, r0, r1, lsr #16 │ │ │ │ - rsbeq ip, fp, ip, lsr #6 │ │ │ │ - strhteq r4, [fp], #-150 @ 0xffffff6a │ │ │ │ + rsbeq ip, fp, r4, lsr r3 │ │ │ │ + strhteq r4, [fp], #-158 @ 0xffffff62 │ │ │ │ @ instruction: 0xffff5f2f │ │ │ │ - strdeq ip, [fp], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r4, fp, r4, lsl #19 │ │ │ │ + rsbeq ip, fp, r2, lsl #6 │ │ │ │ + rsbeq r4, fp, ip, lsl #19 │ │ │ │ @ instruction: 0xffff6295 │ │ │ │ - rsbeq ip, fp, r8, asr #5 │ │ │ │ - rsbeq r4, fp, r2, asr r9 │ │ │ │ - rsbeq ip, fp, sl, lsr #10 │ │ │ │ - mlseq fp, r4, r5, ip │ │ │ │ - rsbeq ip, fp, r4, ror r2 │ │ │ │ - strdeq r4, [fp], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq ip, fp, r8, ror #10 │ │ │ │ - strhteq ip, [fp], #-86 @ 0xffffffaa │ │ │ │ - rsbeq ip, fp, r4, lsr #4 │ │ │ │ - rsbeq r4, fp, lr, lsr #17 │ │ │ │ - mlseq fp, sl, r5, ip │ │ │ │ - rsbeq ip, fp, r0, ror #11 │ │ │ │ - ldrdeq ip, [fp], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r4, fp, ip, asr r8 │ │ │ │ - strhteq ip, [fp], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq ip, fp, sl, lsl #12 │ │ │ │ - rsbeq ip, fp, lr, lsl #3 │ │ │ │ - rsbeq r4, fp, r8, lsl r8 │ │ │ │ - rsbeq ip, fp, lr, ror #11 │ │ │ │ - rsbeq ip, fp, ip, lsr #12 │ │ │ │ - rsbeq ip, fp, lr, lsr r1 │ │ │ │ - rsbeq r4, fp, r8, asr #15 │ │ │ │ - rsbeq ip, fp, r2, lsr r6 │ │ │ │ - strdeq ip, [fp], #-94 @ 0xffffffa2 @ │ │ │ │ - strdeq ip, [fp], #-10 @ │ │ │ │ - rsbeq r4, fp, r4, lsl #15 │ │ │ │ - rsbeq ip, fp, lr, lsr r6 │ │ │ │ + ldrdeq ip, [fp], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r4, fp, sl, asr r9 │ │ │ │ + rsbeq ip, fp, r2, lsr r5 │ │ │ │ + mlseq fp, ip, r5, ip │ │ │ │ + rsbeq ip, fp, ip, ror r2 │ │ │ │ + rsbeq r4, fp, r6, lsl #18 │ │ │ │ + rsbeq ip, fp, r0, ror r5 │ │ │ │ + strhteq ip, [fp], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq ip, fp, ip, lsr #4 │ │ │ │ + strhteq r4, [fp], #-134 @ 0xffffff7a │ │ │ │ + rsbeq ip, fp, r2, lsr #11 │ │ │ │ + rsbeq ip, fp, r8, ror #11 │ │ │ │ + ldrdeq ip, [fp], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r4, fp, r4, ror #16 │ │ │ │ + rsbeq ip, fp, r0, asr #11 │ │ │ │ + rsbeq ip, fp, r2, lsl r6 │ │ │ │ + mlseq fp, r6, r1, ip │ │ │ │ + rsbeq r4, fp, r0, lsr #16 │ │ │ │ + strdeq ip, [fp], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq ip, fp, r4, lsr r6 │ │ │ │ + rsbeq ip, fp, r6, asr #2 │ │ │ │ + ldrdeq r4, [fp], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq ip, fp, sl, lsr r6 │ │ │ │ rsbeq ip, fp, r6, lsl #12 │ │ │ │ - strhteq ip, [fp], #-6 │ │ │ │ - rsbeq r4, fp, r0, asr #14 │ │ │ │ + rsbeq ip, fp, r2, lsl #2 │ │ │ │ + rsbeq r4, fp, ip, lsl #15 │ │ │ │ + rsbeq ip, fp, r6, asr #12 │ │ │ │ + rsbeq ip, fp, lr, lsl #12 │ │ │ │ + strhteq ip, [fp], #-14 │ │ │ │ + rsbeq r4, fp, r8, asr #14 │ │ │ │ + rsbeq ip, fp, ip, lsl r6 │ │ │ │ + rsbeq ip, fp, r0, asr #12 │ │ │ │ + rsbeq ip, fp, r8, ror r0 │ │ │ │ + rsbeq r4, fp, r2, lsl #14 │ │ │ │ + strdeq ip, [fp], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq ip, fp, sl, asr #13 │ │ │ │ rsbeq ip, fp, r4, lsl r6 │ │ │ │ - rsbeq ip, fp, r8, lsr r6 │ │ │ │ - rsbeq ip, fp, r0, ror r0 │ │ │ │ - strdeq r4, [fp], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq ip, fp, sl, ror #13 │ │ │ │ - rsbeq ip, fp, r2, asr #13 │ │ │ │ - rsbeq ip, fp, ip, lsl #12 │ │ │ │ - rsbeq ip, fp, r2, lsr #32 │ │ │ │ - rsbeq r4, fp, ip, lsr #13 │ │ │ │ - strdeq ip, [fp], #-106 @ 0xffffff96 @ │ │ │ │ - mlseq fp, r6, r6, ip │ │ │ │ - ldrdeq fp, [fp], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r4, fp, r8, ror #12 │ │ │ │ - ldrdeq ip, [fp], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq ip, fp, r2, asr r7 │ │ │ │ - mlseq fp, sl, pc, fp @ │ │ │ │ - rsbeq r4, fp, r4, lsr #12 │ │ │ │ - rsbeq ip, fp, r2, lsr r7 │ │ │ │ - strhteq ip, [fp], #-118 @ 0xffffff8a │ │ │ │ - rsbeq fp, fp, r6, asr pc │ │ │ │ - rsbeq r4, fp, r0, ror #11 │ │ │ │ - rsbeq ip, fp, r6, ror #15 │ │ │ │ - rsbeq ip, fp, r4, lsl #15 │ │ │ │ - rsbeq fp, fp, r6, lsl #30 │ │ │ │ - mlseq fp, r0, r5, r4 │ │ │ │ - rsbeq ip, fp, r0, asr #15 │ │ │ │ + rsbeq ip, fp, sl, lsr #32 │ │ │ │ + strhteq r4, [fp], #-100 @ 0xffffff9c │ │ │ │ + rsbeq ip, fp, r2, lsl #14 │ │ │ │ + mlseq fp, lr, r6, ip │ │ │ │ + rsbeq fp, fp, r6, ror #31 │ │ │ │ + rsbeq r4, fp, r0, ror r6 │ │ │ │ + ldrdeq ip, [fp], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq ip, fp, sl, asr r7 │ │ │ │ + rsbeq fp, fp, r2, lsr #31 │ │ │ │ + rsbeq r4, fp, ip, lsr #12 │ │ │ │ + rsbeq ip, fp, sl, lsr r7 │ │ │ │ + strhteq ip, [fp], #-126 @ 0xffffff82 │ │ │ │ + rsbeq fp, fp, lr, asr pc │ │ │ │ + rsbeq r4, fp, r8, ror #11 │ │ │ │ + rsbeq ip, fp, lr, ror #15 │ │ │ │ + rsbeq ip, fp, ip, lsl #15 │ │ │ │ + rsbeq fp, fp, lr, lsl #30 │ │ │ │ + mlseq fp, r8, r5, r4 │ │ │ │ + rsbeq ip, fp, r8, asr #15 │ │ │ │ + rsbeq ip, fp, r4, lsr #16 │ │ │ │ + strhteq fp, [fp], #-238 @ 0xffffff12 │ │ │ │ + rsbeq r4, fp, r8, asr #10 │ │ │ │ + strdeq ip, [fp], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq ip, fp, ip, asr #16 │ │ │ │ + rsbeq fp, fp, lr, ror #28 │ │ │ │ + strdeq r4, [fp], #-72 @ 0xffffffb8 @ │ │ │ │ + mlseq fp, r0, r8, ip │ │ │ │ rsbeq ip, fp, ip, lsl r8 │ │ │ │ - strhteq fp, [fp], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r4, fp, r0, asr #10 │ │ │ │ - strdeq ip, [fp], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq ip, fp, r4, asr #16 │ │ │ │ - rsbeq fp, fp, r6, ror #28 │ │ │ │ - strdeq r4, [fp], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq ip, fp, r8, lsl #17 │ │ │ │ - rsbeq ip, fp, r4, lsl r8 │ │ │ │ - rsbeq fp, fp, r0, lsr #28 │ │ │ │ - rsbeq r4, fp, sl, lsr #9 │ │ │ │ - rsbeq ip, fp, r2, ror #16 │ │ │ │ - rsbeq ip, fp, lr, ror #17 │ │ │ │ - ldrdeq fp, [fp], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r4, fp, r4, ror #8 │ │ │ │ - rsbeq ip, fp, ip, asr #17 │ │ │ │ - strdeq ip, [fp], #-142 @ 0xffffff72 @ │ │ │ │ - mlseq fp, r4, sp, fp │ │ │ │ - rsbeq r4, fp, lr, lsl r4 │ │ │ │ - ldrdeq ip, [fp], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq ip, fp, r0, asr #18 │ │ │ │ - rsbeq fp, fp, lr, asr #26 │ │ │ │ - ldrdeq r4, [fp], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq ip, fp, r2, ror r9 │ │ │ │ - rsbeq ip, fp, lr, lsl #18 │ │ │ │ - strdeq fp, [fp], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r4, fp, r6, lsl #7 │ │ │ │ - ldrdeq ip, [fp], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq ip, fp, r0, asr #18 │ │ │ │ - strhteq fp, [fp], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r4, fp, ip, lsr r3 │ │ │ │ - rsbeq ip, fp, lr, lsr #19 │ │ │ │ - rsbeq ip, fp, ip, lsl #20 │ │ │ │ - rsbeq fp, fp, r2, ror #24 │ │ │ │ - rsbeq r4, fp, lr, ror #5 │ │ │ │ - rsbeq ip, fp, r8, ror #19 │ │ │ │ - rsbeq ip, fp, r6, lsr #20 │ │ │ │ - rsbeq fp, fp, r4, lsr #24 │ │ │ │ - strhteq r4, [fp], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq ip, fp, r0, lsl sl │ │ │ │ - rsbeq ip, fp, r6, asr #20 │ │ │ │ - rsbeq fp, fp, r6, ror #23 │ │ │ │ - rsbeq r4, fp, r2, ror r2 │ │ │ │ - rsbeq ip, fp, r2, lsr sl │ │ │ │ - mlseq fp, ip, sl, ip │ │ │ │ - rsbeq fp, fp, r6, lsr #23 │ │ │ │ - rsbeq r4, fp, r2, lsr r2 │ │ │ │ + rsbeq fp, fp, r8, lsr #28 │ │ │ │ + strhteq r4, [fp], #-66 @ 0xffffffbe │ │ │ │ + rsbeq ip, fp, sl, ror #16 │ │ │ │ + strdeq ip, [fp], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq fp, fp, r2, ror #27 │ │ │ │ + rsbeq r4, fp, ip, ror #8 │ │ │ │ + ldrdeq ip, [fp], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq ip, fp, r6, lsl #18 │ │ │ │ + mlseq fp, ip, sp, fp │ │ │ │ + rsbeq r4, fp, r6, lsr #8 │ │ │ │ + rsbeq ip, fp, r6, ror #17 │ │ │ │ + rsbeq ip, fp, r8, asr #18 │ │ │ │ + rsbeq fp, fp, r6, asr sp │ │ │ │ + rsbeq r4, fp, r0, ror #7 │ │ │ │ + rsbeq ip, fp, sl, ror r9 │ │ │ │ + rsbeq ip, fp, r6, lsl r9 │ │ │ │ + rsbeq fp, fp, r2, lsl #26 │ │ │ │ + rsbeq r4, fp, lr, lsl #7 │ │ │ │ + ldrdeq ip, [fp], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq ip, fp, r8, asr #18 │ │ │ │ + strhteq fp, [fp], #-200 @ 0xffffff38 │ │ │ │ + rsbeq r4, fp, r4, asr #6 │ │ │ │ + strhteq ip, [fp], #-150 @ 0xffffff6a │ │ │ │ + rsbeq ip, fp, r4, lsl sl │ │ │ │ + rsbeq fp, fp, sl, ror #24 │ │ │ │ + strdeq r4, [fp], #-38 @ 0xffffffda @ │ │ │ │ + strdeq ip, [fp], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq ip, fp, lr, lsr #20 │ │ │ │ + rsbeq fp, fp, ip, lsr #24 │ │ │ │ + strhteq r4, [fp], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq ip, fp, r8, lsl sl │ │ │ │ + rsbeq ip, fp, lr, asr #20 │ │ │ │ + rsbeq fp, fp, lr, ror #23 │ │ │ │ + rsbeq r4, fp, sl, ror r2 │ │ │ │ + rsbeq ip, fp, sl, lsr sl │ │ │ │ + rsbeq ip, fp, r4, lsr #21 │ │ │ │ + rsbeq fp, fp, lr, lsr #23 │ │ │ │ + rsbeq r4, fp, sl, lsr r2 │ │ │ │ movwcs r4, #2725 @ 0xaa5 │ │ │ │ @ instruction: 0xf04f49a5 │ │ │ │ strdls r3, [r0], -pc @ │ │ │ │ stmib sp, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ ldrbtmi r3, [r9], #-772 @ 0xfffffcfc │ │ │ │ ldrtmi r2, [r0], -sl, lsl #6 │ │ │ │ strcc lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ @@ -302514,50 +302514,50 @@ │ │ │ │ @ instruction: 0xf6424828 │ │ │ │ ldrbtmi r1, [r8], #-324 @ 0xfffffebc │ │ │ │ @ instruction: 0xf6dd300c │ │ │ │ stmdami r6!, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ stc2 6, cr15, [r6], #884 @ 0x374 │ │ │ │ svclt 0x007af7fe │ │ │ │ - mlseq fp, r8, r7, ip │ │ │ │ - rsbeq ip, fp, r6, ror #15 │ │ │ │ - rsbeq fp, fp, sl, ror #16 │ │ │ │ - strdeq r3, [fp], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq ip, fp, r4, ror #15 │ │ │ │ - rsbeq ip, fp, r4, lsr #15 │ │ │ │ - rsbeq fp, fp, lr, lsl r8 │ │ │ │ - rsbeq r3, fp, sl, lsr #29 │ │ │ │ - strhteq ip, [fp], #-112 @ 0xffffff90 │ │ │ │ - rsbeq ip, fp, sl, ror #15 │ │ │ │ - ldrdeq fp, [fp], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r3, fp, r0, ror #28 │ │ │ │ - rsbeq ip, fp, ip, lsl r8 │ │ │ │ - rsbeq ip, fp, sl, asr #15 │ │ │ │ - rsbeq fp, fp, ip, lsl #15 │ │ │ │ - rsbeq r3, fp, r8, lsl lr │ │ │ │ - strdeq ip, [fp], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq ip, fp, r6, asr #16 │ │ │ │ - rsbeq fp, fp, lr, asr #14 │ │ │ │ - ldrdeq r3, [fp], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq ip, fp, r8, lsr #16 │ │ │ │ - rsbeq ip, fp, r0, lsl #17 │ │ │ │ - rsbeq fp, fp, r0, lsl #14 │ │ │ │ - rsbeq r3, fp, ip, lsl #27 │ │ │ │ - rsbeq ip, fp, r0, ror #16 │ │ │ │ - mlseq fp, r2, r8, ip │ │ │ │ - strhteq fp, [fp], #-100 @ 0xffffff9c │ │ │ │ - rsbeq r3, fp, r0, asr #26 │ │ │ │ - rsbeq ip, fp, r8, lsr #17 │ │ │ │ - rsbeq ip, fp, sl, asr r8 │ │ │ │ - rsbeq fp, fp, ip, ror #12 │ │ │ │ - strdeq r3, [fp], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq ip, fp, ip, asr #17 │ │ │ │ - rsbeq ip, fp, r6, ror r8 │ │ │ │ - rsbeq fp, fp, r2, lsr #12 │ │ │ │ - rsbeq r3, fp, lr, lsr #25 │ │ │ │ + rsbeq ip, fp, r0, lsr #15 │ │ │ │ + rsbeq ip, fp, lr, ror #15 │ │ │ │ + rsbeq fp, fp, r2, ror r8 │ │ │ │ + strdeq r3, [fp], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq ip, fp, ip, ror #15 │ │ │ │ + rsbeq ip, fp, ip, lsr #15 │ │ │ │ + rsbeq fp, fp, r6, lsr #16 │ │ │ │ + strhteq r3, [fp], #-226 @ 0xffffff1e │ │ │ │ + strhteq ip, [fp], #-120 @ 0xffffff88 │ │ │ │ + strdeq ip, [fp], #-114 @ 0xffffff8e @ │ │ │ │ + ldrdeq fp, [fp], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r3, fp, r8, ror #28 │ │ │ │ + rsbeq ip, fp, r4, lsr #16 │ │ │ │ + ldrdeq ip, [fp], #-114 @ 0xffffff8e @ │ │ │ │ + mlseq fp, r4, r7, fp │ │ │ │ + rsbeq r3, fp, r0, lsr #28 │ │ │ │ + rsbeq ip, fp, r4, lsl #16 │ │ │ │ + rsbeq ip, fp, lr, asr #16 │ │ │ │ + rsbeq fp, fp, r6, asr r7 │ │ │ │ + rsbeq r3, fp, r2, ror #27 │ │ │ │ + rsbeq ip, fp, r0, lsr r8 │ │ │ │ + rsbeq ip, fp, r8, lsl #17 │ │ │ │ + rsbeq fp, fp, r8, lsl #14 │ │ │ │ + mlseq fp, r4, sp, r3 │ │ │ │ + rsbeq ip, fp, r8, ror #16 │ │ │ │ + mlseq fp, sl, r8, ip │ │ │ │ + strhteq fp, [fp], #-108 @ 0xffffff94 │ │ │ │ + rsbeq r3, fp, r8, asr #26 │ │ │ │ + strhteq ip, [fp], #-128 @ 0xffffff80 │ │ │ │ + rsbeq ip, fp, r2, ror #16 │ │ │ │ + rsbeq fp, fp, r4, ror r6 │ │ │ │ + rsbeq r3, fp, r0, lsl #26 │ │ │ │ + ldrdeq ip, [fp], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq ip, fp, lr, ror r8 │ │ │ │ + rsbeq fp, fp, sl, lsr #12 │ │ │ │ + strhteq r3, [fp], #-198 @ 0xffffff3a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec918cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7feb082 │ │ │ │ stmdacs r1, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -302568,16 +302568,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6dd300c │ │ │ │ stmdami r5, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 6, cr15, [ip], #-884 @ 0xfffffc8c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq fp, fp, lr, asr #10 │ │ │ │ - ldrdeq r3, [fp], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq fp, fp, r6, asr r5 │ │ │ │ + rsbeq r3, fp, r2, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xb08f4cb1 │ │ │ │ strmi r4, [r5], -r8, lsl #13 │ │ │ │ @ instruction: 0x461e447c │ │ │ │ @@ -302698,15 +302698,15 @@ │ │ │ │ @ instruction: 0x26009b1f │ │ │ │ strbmi r9, [r1], -r6, lsl #6 │ │ │ │ strtmi r9, [r8], -r2, lsr #22 │ │ │ │ blls 99f530 │ │ │ │ blls 95f530 │ │ │ │ blls 8df530 │ │ │ │ blls 89f528 │ │ │ │ - blls 85f528 │ │ │ │ + blls 85f528 │ │ │ │ blls 81f528 │ │ │ │ blls 7df528 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ bls 48c214 │ │ │ │ vrsubhn.i32 d25, , │ │ │ │ strmi pc, [r3], sp, lsl #17 │ │ │ │ @ instruction: 0xf47f2801 │ │ │ │ @@ -302752,32 +302752,32 @@ │ │ │ │ @ instruction: 0xf6424816 │ │ │ │ @ instruction: 0x46b311bd │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 4f8554 │ │ │ │ @ instruction: 0x46314813 │ │ │ │ @ instruction: 0xf6dd4478 │ │ │ │ ldrbt pc, [r8], r9, asr #21 @ │ │ │ │ - rsbeq fp, fp, ip, asr r5 │ │ │ │ - rsbeq fp, fp, r0, lsl r5 │ │ │ │ - rsbeq fp, fp, r4, ror r4 │ │ │ │ - rsbeq r3, fp, r0, lsl #22 │ │ │ │ - rsbeq fp, fp, r0, ror #7 │ │ │ │ - rsbeq r3, fp, ip, ror #20 │ │ │ │ - strhteq fp, [fp], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq r0, fp, r0, lsr #7 │ │ │ │ - mlseq fp, r6, r3, fp │ │ │ │ - rsbeq r3, fp, r0, lsr #20 │ │ │ │ - rsbeq fp, fp, r8, ror r3 │ │ │ │ - rsbeq r3, fp, r2, lsl #20 │ │ │ │ - rsbeq fp, fp, lr, asr r3 │ │ │ │ - rsbeq r3, fp, r8, ror #19 │ │ │ │ - rsbeq fp, fp, lr, asr #5 │ │ │ │ - rsbeq r3, fp, sl, asr r9 │ │ │ │ - rsbeq fp, fp, r8, ror #4 │ │ │ │ - strdeq r3, [fp], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq fp, fp, r4, ror #10 │ │ │ │ + rsbeq fp, fp, r8, lsl r5 │ │ │ │ + rsbeq fp, fp, ip, ror r4 │ │ │ │ + rsbeq r3, fp, r8, lsl #22 │ │ │ │ + rsbeq fp, fp, r8, ror #7 │ │ │ │ + rsbeq r3, fp, r4, ror sl │ │ │ │ + strhteq fp, [fp], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq r0, fp, r8, lsr #7 │ │ │ │ + mlseq fp, lr, r3, fp │ │ │ │ + rsbeq r3, fp, r8, lsr #20 │ │ │ │ + rsbeq fp, fp, r0, lsl #7 │ │ │ │ + rsbeq r3, fp, sl, lsl #20 │ │ │ │ + rsbeq fp, fp, r6, ror #6 │ │ │ │ + strdeq r3, [fp], #-144 @ 0xffffff70 @ │ │ │ │ + ldrdeq fp, [fp], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r3, fp, r2, ror #18 │ │ │ │ + rsbeq fp, fp, r0, ror r2 │ │ │ │ + strdeq r3, [fp], #-140 @ 0xffffff74 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r3, r1, ror sp │ │ │ │ @ instruction: 0x461f4c71 │ │ │ │ movwcs r4, #1149 @ 0x47d │ │ │ │ @@ -302890,26 +302890,26 @@ │ │ │ │ ldmdami r1, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6dd4478 │ │ │ │ @ instruction: 0xe7eff9bb │ │ │ │ mcr 6, 2, pc, cr6, cr6, {6} @ │ │ │ │ ldrhteq r3, [r6], #-240 @ 0xffffff10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, fp, sl, asr #3 │ │ │ │ - rsbeq fp, fp, r8, lsr #3 │ │ │ │ - rsbeq fp, fp, sl, asr #2 │ │ │ │ + ldrdeq fp, [fp], #-18 @ 0xffffffee @ │ │ │ │ + strhteq fp, [fp], #-16 │ │ │ │ + rsbeq fp, fp, r2, asr r1 │ │ │ │ rsbseq r3, r6, sl, asr #29 │ │ │ │ - rsbeq fp, fp, sl, lsr #1 │ │ │ │ - rsbeq r3, fp, r6, lsr r7 │ │ │ │ - rsbeq fp, fp, ip, lsl #1 │ │ │ │ - rsbeq r3, fp, r8, lsl r7 │ │ │ │ - rsbeq fp, fp, ip, rrx │ │ │ │ - strdeq r3, [fp], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq fp, fp, lr, asr #32 │ │ │ │ - ldrdeq r3, [fp], #-104 @ 0xffffff98 @ │ │ │ │ + strhteq fp, [fp], #-2 │ │ │ │ + rsbeq r3, fp, lr, lsr r7 │ │ │ │ + mlseq fp, r4, r0, fp │ │ │ │ + rsbeq r3, fp, r0, lsr #14 │ │ │ │ + rsbeq fp, fp, r4, ror r0 │ │ │ │ + strdeq r3, [fp], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq fp, fp, r6, asr r0 │ │ │ │ + rsbeq r3, fp, r0, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 378f84 >::_M_default_append(unsigned int)@@Base+0xf3680> │ │ │ │ ldclmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ @ instruction: 0xf8df4692 │ │ │ │ @ instruction: 0x932a28c4 │ │ │ │ @@ -303471,40 +303471,40 @@ │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 6, cr15, [r2, #-880]! @ 0xfffffc90 │ │ │ │ @ instruction: 0xf6d6e566 │ │ │ │ svclt 0x0000e9be │ │ │ │ @ instruction: 0x00763d9c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, fp, r2, ror pc │ │ │ │ - rsbeq sl, fp, r8, ror ip │ │ │ │ + rsbeq sl, fp, sl, ror pc │ │ │ │ + rsbeq sl, fp, r0, lsl #25 │ │ │ │ rsbseq r3, r6, ip, lsl #20 │ │ │ │ - strdeq sl, [fp], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq fp, fp, sl, ror #25 │ │ │ │ - rsbeq sl, fp, sl, ror r9 │ │ │ │ - rsbeq r3, fp, r6 │ │ │ │ - rsbeq sl, fp, r6, lsl r9 │ │ │ │ - strdeq sl, [fp], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq sl, fp, lr, asr r9 │ │ │ │ - rsbeq sl, fp, lr, lsl #17 │ │ │ │ - rsbeq sl, fp, r2, lsl r8 │ │ │ │ - mlseq fp, lr, lr, r2 │ │ │ │ - rsbeq sl, fp, r8, lsl #16 │ │ │ │ - rsbeq sl, fp, r2, ror #15 │ │ │ │ - rsbeq r2, fp, lr, ror #28 │ │ │ │ - rsbeq sl, fp, r6, asr #15 │ │ │ │ - rsbeq r2, fp, r0, asr lr │ │ │ │ - rsbeq sl, fp, sl, lsr #15 │ │ │ │ - rsbeq r2, fp, r6, lsr lr │ │ │ │ - rsbeq sl, fp, r8, ror r7 │ │ │ │ - rsbeq r2, fp, r4, lsl #28 │ │ │ │ - rsbeq sl, fp, lr, asr r7 │ │ │ │ - rsbeq r2, fp, sl, ror #27 │ │ │ │ - rsbeq sl, fp, ip, lsr r7 │ │ │ │ - rsbeq r2, fp, r6, asr #27 │ │ │ │ + rsbeq sl, fp, r4, lsl #22 │ │ │ │ + strdeq fp, [fp], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq sl, fp, r2, lsl #19 │ │ │ │ + rsbeq r3, fp, lr │ │ │ │ + rsbeq sl, fp, lr, lsl r9 │ │ │ │ + strdeq sl, [fp], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq sl, fp, r6, ror #18 │ │ │ │ + mlseq fp, r6, r8, sl │ │ │ │ + rsbeq sl, fp, sl, lsl r8 │ │ │ │ + rsbeq r2, fp, r6, lsr #29 │ │ │ │ + rsbeq sl, fp, r0, lsl r8 │ │ │ │ + rsbeq sl, fp, sl, ror #15 │ │ │ │ + rsbeq r2, fp, r6, ror lr │ │ │ │ + rsbeq sl, fp, lr, asr #15 │ │ │ │ + rsbeq r2, fp, r8, asr lr │ │ │ │ + strhteq sl, [fp], #-114 @ 0xffffff8e │ │ │ │ + rsbeq r2, fp, lr, lsr lr │ │ │ │ + rsbeq sl, fp, r0, lsl #15 │ │ │ │ + rsbeq r2, fp, ip, lsl #28 │ │ │ │ + rsbeq sl, fp, r6, ror #14 │ │ │ │ + strdeq r2, [fp], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq sl, fp, r4, asr #14 │ │ │ │ + rsbeq r2, fp, lr, asr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1f6a50 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ strmi r4, [r8], -r3, lsl #13 │ │ │ │ @@ -303872,15 +303872,15 @@ │ │ │ │ blle 38d1bc │ │ │ │ ldmdavs sl, {r5, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [r1, #2854] @ 0xb26 │ │ │ │ @ instruction: 0xf043bfb8 │ │ │ │ blcs 13c768 │ │ │ │ msrhi CPSR_fc, #0 │ │ │ │ tstcs r1, #135168 @ 0x21000 │ │ │ │ - blls 893bbc │ │ │ │ + blls 893bbc │ │ │ │ movwcc r9, #6690 @ 0x1a22 │ │ │ │ addsmi r9, sl, #1946157056 @ 0x74000000 │ │ │ │ svcge 0x0004f73f │ │ │ │ ldrsbtls pc, [ip], sp @ │ │ │ │ adcs r4, r1, r2, asr #13 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ @@ -303953,24 +303953,24 @@ │ │ │ │ ldmdbls pc!, {r2, r4, r8, r9, fp, ip, pc} @ │ │ │ │ @ instruction: 0xf84a9026 │ │ │ │ strb r1, [r5], r3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r3, r6, r2, asr #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, fp, r8, ror #11 │ │ │ │ - rsbeq sl, fp, r4, ror #9 │ │ │ │ - rsbeq r2, fp, lr, ror #22 │ │ │ │ - rsbeq sl, fp, r8, asr #9 │ │ │ │ - rsbeq r2, fp, r2, asr fp │ │ │ │ + strdeq sl, [fp], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq sl, fp, ip, ror #9 │ │ │ │ + rsbeq r2, fp, r6, ror fp │ │ │ │ + ldrdeq sl, [fp], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r2, fp, sl, asr fp │ │ │ │ rsbseq r3, r6, r6, asr r2 │ │ │ │ - rsbeq sl, fp, sl, ror r4 │ │ │ │ - rsbeq sl, fp, ip, lsl #8 │ │ │ │ - mlseq fp, r6, sl, r2 │ │ │ │ - rsbeq sl, fp, r0, lsl #8 │ │ │ │ + rsbeq sl, fp, r2, lsl #9 │ │ │ │ + rsbeq sl, fp, r4, lsl r4 │ │ │ │ + mlseq fp, lr, sl, r2 │ │ │ │ + rsbeq sl, fp, r8, lsl #8 │ │ │ │ strbmi r9, [r2], r1, lsr #20 │ │ │ │ ldrsbtls pc, [ip], sp @ │ │ │ │ andsvs r2, r3, r7, lsl #6 │ │ │ │ stccc 12, cr9, [r1], {55} @ 0x37 │ │ │ │ @ instruction: 0xf8dfd414 │ │ │ │ @ instruction: 0xf6406ab4 │ │ │ │ ldrbtmi r0, [lr], #-1305 @ 0xfffffae7 │ │ │ │ @@ -304026,15 +304026,15 @@ │ │ │ │ @ instruction: 0xf640fa85 │ │ │ │ strtmi r0, [sl], -r2, lsr #6 │ │ │ │ @ instruction: 0xf6dba934 │ │ │ │ ldmdals r1!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ blx fed78c30 │ │ │ │ tstls r3, #51200 @ 0xc800 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - blls 85c060 │ │ │ │ + blls 85c060 │ │ │ │ blcs 156e4c │ │ │ │ addhi pc, r1, r0 │ │ │ │ ldmdavs fp, {r0, r5, r8, r9, fp, ip, pc} │ │ │ │ rsbsle r2, ip, r7, lsl #22 │ │ │ │ @ instruction: 0xf04f4658 │ │ │ │ @ instruction: 0xf8cd0800 │ │ │ │ vtrn.32 q12, q12 │ │ │ │ @@ -304060,15 +304060,15 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffd8f6db │ │ │ │ stmdbeq r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf892f6dc │ │ │ │ ldrtmi lr, [sp], -r1, lsr #9 │ │ │ │ @ instruction: 0xf0012c00 │ │ │ │ - blls 85be88 │ │ │ │ + blls 85be88 │ │ │ │ blcs 156fd4 │ │ │ │ andhi pc, r4, r1 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ bls 99dbf0 │ │ │ │ andsvs r2, r3, r7, lsl #6 │ │ │ │ stmdbvc r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ @@ -304652,76 +304652,76 @@ │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r3, [r5, #-1281] @ 0xfffffaff │ │ │ │ blls f30f24 │ │ │ │ teqls r7, #67108864 @ 0x4000000 │ │ │ │ stmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r9, fp, r2, ror #30 │ │ │ │ - rsbeq r9, fp, r2, lsr pc │ │ │ │ - rsbeq r9, fp, r8, lsl lr │ │ │ │ - rsbeq r2, fp, r2, lsr #9 │ │ │ │ - strdeq r9, [fp], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r2, fp, r6, lsl #9 │ │ │ │ - ldrdeq r9, [fp], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r9, fp, lr, ror sp │ │ │ │ - rsbeq r9, fp, sl, ror #26 │ │ │ │ - rsbeq r9, fp, r2, lsr #26 │ │ │ │ - strhteq r9, [fp], #-200 @ 0xffffff38 │ │ │ │ - rsbeq r2, fp, r2, asr #6 │ │ │ │ - mlseq fp, sl, ip, r9 │ │ │ │ - rsbeq r2, fp, r4, lsr #6 │ │ │ │ - mlseq fp, r2, fp, r9 │ │ │ │ - rsbeq r2, fp, r4, lsr #4 │ │ │ │ - rsbeq r9, fp, r2, ror #22 │ │ │ │ - rsbeq r2, fp, ip, ror #3 │ │ │ │ - rsbeq r9, fp, lr, lsr fp │ │ │ │ - ldrdeq r2, [fp], #-16 @ │ │ │ │ - rsbeq r9, fp, r6, lsl #22 │ │ │ │ - mlseq fp, r8, r1, r2 │ │ │ │ - rsbeq r9, fp, r2, ror #21 │ │ │ │ - rsbeq r2, fp, ip, ror #2 │ │ │ │ - rsbeq r9, fp, r2, asr #21 │ │ │ │ - rsbeq r2, fp, ip, asr #2 │ │ │ │ - rsbeq r9, fp, r4, lsr #21 │ │ │ │ - rsbeq r2, fp, ip, lsr #2 │ │ │ │ - rsbeq r9, fp, r2, lsr #19 │ │ │ │ - rsbeq r2, fp, ip, lsr #32 │ │ │ │ - rsbeq r9, fp, r2, ror r9 │ │ │ │ - strdeq r1, [fp], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r9, fp, r8, lsr #18 │ │ │ │ - strhteq r1, [fp], #-242 @ 0xffffff0e │ │ │ │ - rsbeq r9, fp, r0, ror r8 │ │ │ │ - strdeq r1, [fp], #-234 @ 0xffffff16 @ │ │ │ │ - mlseq fp, r0, r7, r5 │ │ │ │ - rsbeq r9, fp, r6, asr #15 │ │ │ │ - rsbeq r1, fp, r2, asr lr │ │ │ │ - rsbeq r9, fp, sl, lsr #15 │ │ │ │ - rsbeq r1, fp, r6, lsr lr │ │ │ │ - rsbeq r9, fp, sl, lsl #14 │ │ │ │ - mlseq fp, r6, sp, r1 │ │ │ │ - strdeq r9, [fp], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r1, fp, lr, ror sp │ │ │ │ - rsbeq r9, fp, r8, lsr #12 │ │ │ │ - strhteq r1, [fp], #-196 @ 0xffffff3c │ │ │ │ - rsbeq r9, fp, ip, lsl #12 │ │ │ │ - mlseq fp, r8, ip, r1 │ │ │ │ - ldrdeq r9, [fp], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r1, fp, sl, ror #24 │ │ │ │ - strhteq r9, [fp], #-84 @ 0xffffffac │ │ │ │ - rsbeq r1, fp, r0, asr #24 │ │ │ │ - rsbeq r9, fp, ip, lsl r5 │ │ │ │ + rsbeq r9, fp, sl, ror #30 │ │ │ │ + rsbeq r9, fp, sl, lsr pc │ │ │ │ + rsbeq r9, fp, r0, lsr #28 │ │ │ │ + rsbeq r2, fp, sl, lsr #9 │ │ │ │ + rsbeq r9, fp, r4, lsl #28 │ │ │ │ + rsbeq r2, fp, lr, lsl #9 │ │ │ │ + ldrdeq r9, [fp], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r9, fp, r6, lsl #27 │ │ │ │ + rsbeq r9, fp, r2, ror sp │ │ │ │ + rsbeq r9, fp, sl, lsr #26 │ │ │ │ + rsbeq r9, fp, r0, asr #25 │ │ │ │ + rsbeq r2, fp, sl, asr #6 │ │ │ │ + rsbeq r9, fp, r2, lsr #25 │ │ │ │ + rsbeq r2, fp, ip, lsr #6 │ │ │ │ + mlseq fp, sl, fp, r9 │ │ │ │ + rsbeq r2, fp, ip, lsr #4 │ │ │ │ + rsbeq r9, fp, sl, ror #22 │ │ │ │ + strdeq r2, [fp], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r9, fp, r6, asr #22 │ │ │ │ + ldrdeq r2, [fp], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r9, fp, lr, lsl #22 │ │ │ │ + rsbeq r2, fp, r0, lsr #3 │ │ │ │ + rsbeq r9, fp, sl, ror #21 │ │ │ │ + rsbeq r2, fp, r4, ror r1 │ │ │ │ + rsbeq r9, fp, sl, asr #21 │ │ │ │ + rsbeq r2, fp, r4, asr r1 │ │ │ │ + rsbeq r9, fp, ip, lsr #21 │ │ │ │ + rsbeq r2, fp, r4, lsr r1 │ │ │ │ + rsbeq r9, fp, sl, lsr #19 │ │ │ │ + rsbeq r2, fp, r4, lsr r0 │ │ │ │ + rsbeq r9, fp, sl, ror r9 │ │ │ │ + rsbeq r2, fp, r2 │ │ │ │ + rsbeq r9, fp, r0, lsr r9 │ │ │ │ + strhteq r1, [fp], #-250 @ 0xffffff06 │ │ │ │ + rsbeq r9, fp, r8, ror r8 │ │ │ │ + rsbeq r1, fp, r2, lsl #30 │ │ │ │ + mlseq fp, r8, r7, r5 │ │ │ │ + rsbeq r9, fp, lr, asr #15 │ │ │ │ + rsbeq r1, fp, sl, asr lr │ │ │ │ + strhteq r9, [fp], #-114 @ 0xffffff8e │ │ │ │ + rsbeq r1, fp, lr, lsr lr │ │ │ │ + rsbeq r9, fp, r2, lsl r7 │ │ │ │ + mlseq fp, lr, sp, r1 │ │ │ │ + strdeq r9, [fp], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r1, fp, r6, lsl #27 │ │ │ │ + rsbeq r9, fp, r0, lsr r6 │ │ │ │ + strhteq r1, [fp], #-204 @ 0xffffff34 │ │ │ │ + rsbeq r9, fp, r4, lsl r6 │ │ │ │ + rsbeq r1, fp, r0, lsr #25 │ │ │ │ + rsbeq r9, fp, r6, ror #11 │ │ │ │ + rsbeq r1, fp, r2, ror ip │ │ │ │ + strhteq r9, [fp], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq r1, fp, r8, asr #24 │ │ │ │ + rsbeq r9, fp, r4, lsr #10 │ │ │ │ strcs r9, [r0], #-2837 @ 0xfffff4eb │ │ │ │ ldmdavs lr, {r0, r3, r4, r5, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0x46319b1c │ │ │ │ blls 1056bec │ │ │ │ tstls r4, #64, 8 @ 0x40000000 │ │ │ │ blx 15f95ec │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 85cb6c │ │ │ │ + blls 85cb6c │ │ │ │ ldmvs r8, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf87ef356 │ │ │ │ mcrrne 6, 0, r4, r2, cr1 │ │ │ │ adchi pc, fp, r0 │ │ │ │ ldrsbtls pc, [r8], sp @ │ │ │ │ @ instruction: 0x46489016 │ │ │ │ @ instruction: 0xff2cf397 │ │ │ │ @@ -304884,15 +304884,15 @@ │ │ │ │ @ instruction: 0x46390498 │ │ │ │ @ instruction: 0xf6db4478 │ │ │ │ @ instruction: 0xf7fffa25 │ │ │ │ ldmdbls r4, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ ldrbmi r4, [r8], -sl, lsr #12 │ │ │ │ ldc2 3, cr15, [r4], {228} @ 0xe4 │ │ │ │ stmdacs r1, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blls 8710b8 │ │ │ │ + blls 8710b8 │ │ │ │ @ instruction: 0xf1a26c1a │ │ │ │ blx fee09b4c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82a00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf04fa98b │ │ │ │ @@ -305155,66 +305155,66 @@ │ │ │ │ @ instruction: 0xff4af6da │ │ │ │ @ instruction: 0x46414839 │ │ │ │ @ instruction: 0xf6db4478 │ │ │ │ @ instruction: 0xf7fff805 │ │ │ │ svclt 0x0000b813 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r9, fp, sl, ror r2 │ │ │ │ - rsbeq r1, fp, r4, lsl #18 │ │ │ │ - rsbeq r9, fp, r8, asr r2 │ │ │ │ - rsbeq r1, fp, r0, ror #17 │ │ │ │ - rsbeq r9, fp, r2, lsr r2 │ │ │ │ - strhteq r1, [fp], #-138 @ 0xffffff76 │ │ │ │ - rsbeq r9, fp, r6, lsr #3 │ │ │ │ - rsbeq r1, fp, r0, lsr r8 │ │ │ │ - rsbeq r9, fp, r4, lsl #3 │ │ │ │ - rsbeq r1, fp, ip, lsl #16 │ │ │ │ - rsbeq r9, fp, r4, ror #2 │ │ │ │ - rsbeq r1, fp, ip, ror #15 │ │ │ │ - rsbeq r9, fp, lr, lsr r1 │ │ │ │ - rsbeq r9, fp, sl, lsr #3 │ │ │ │ - rsbeq r9, fp, r2, lsr #2 │ │ │ │ - rsbeq r1, fp, ip, lsr #15 │ │ │ │ - rsbeq r9, fp, r6, asr r0 │ │ │ │ - rsbeq r1, fp, r2, ror #13 │ │ │ │ - rsbeq r9, fp, sl, lsr r0 │ │ │ │ - rsbeq r1, fp, r6, asr #13 │ │ │ │ - rsbeq r9, fp, lr, lsl r0 │ │ │ │ - rsbeq r1, fp, sl, lsr #13 │ │ │ │ - rsbeq r9, fp, r4 │ │ │ │ - rsbeq r1, fp, lr, lsl #13 │ │ │ │ - ldrdeq r8, [fp], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r1, fp, r8, ror #12 │ │ │ │ - rsbeq r8, fp, r4, asr #31 │ │ │ │ - rsbeq r1, fp, lr, asr #12 │ │ │ │ - rsbeq r8, fp, sl, lsr #31 │ │ │ │ - rsbeq r1, fp, r4, lsr r6 │ │ │ │ - mlseq fp, r0, pc, r8 @ │ │ │ │ - rsbeq r1, fp, sl, lsl r6 │ │ │ │ - rsbeq r8, fp, r4, ror #30 │ │ │ │ - strdeq r1, [fp], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r8, fp, r6, lsr #30 │ │ │ │ - strhteq r1, [fp], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r8, fp, ip, lsl pc │ │ │ │ - rsbeq r8, fp, r8, lsr #28 │ │ │ │ - strhteq r8, [fp], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r1, fp, r8, asr #8 │ │ │ │ - rsbeq r8, fp, r8, ror #26 │ │ │ │ - strdeq r1, [fp], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r8, fp, ip, asr #26 │ │ │ │ - ldrdeq r1, [fp], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq r8, fp, r2, lsr sp │ │ │ │ - strhteq r1, [fp], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq r8, fp, r8, lsl sp │ │ │ │ - rsbeq r1, fp, r2, lsr #7 │ │ │ │ - strdeq r8, [fp], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r1, fp, r8, lsl #7 │ │ │ │ - rsbeq r8, fp, r0, ror #25 │ │ │ │ - rsbeq r1, fp, ip, ror #6 │ │ │ │ + rsbeq r9, fp, r2, lsl #5 │ │ │ │ + rsbeq r1, fp, ip, lsl #18 │ │ │ │ + rsbeq r9, fp, r0, ror #4 │ │ │ │ + rsbeq r1, fp, r8, ror #17 │ │ │ │ + rsbeq r9, fp, sl, lsr r2 │ │ │ │ + rsbeq r1, fp, r2, asr #17 │ │ │ │ + rsbeq r9, fp, lr, lsr #3 │ │ │ │ + rsbeq r1, fp, r8, lsr r8 │ │ │ │ + rsbeq r9, fp, ip, lsl #3 │ │ │ │ + rsbeq r1, fp, r4, lsl r8 │ │ │ │ + rsbeq r9, fp, ip, ror #2 │ │ │ │ + strdeq r1, [fp], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r9, fp, r6, asr #2 │ │ │ │ + strhteq r9, [fp], #-18 @ 0xffffffee │ │ │ │ + rsbeq r9, fp, sl, lsr #2 │ │ │ │ + strhteq r1, [fp], #-116 @ 0xffffff8c │ │ │ │ + rsbeq r9, fp, lr, asr r0 │ │ │ │ + rsbeq r1, fp, sl, ror #13 │ │ │ │ + rsbeq r9, fp, r2, asr #32 │ │ │ │ + rsbeq r1, fp, lr, asr #13 │ │ │ │ + rsbeq r9, fp, r6, lsr #32 │ │ │ │ + strhteq r1, [fp], #-98 @ 0xffffff9e │ │ │ │ + rsbeq r9, fp, ip │ │ │ │ + mlseq fp, r6, r6, r1 │ │ │ │ + rsbeq r8, fp, r6, ror #31 │ │ │ │ + rsbeq r1, fp, r0, ror r6 │ │ │ │ + rsbeq r8, fp, ip, asr #31 │ │ │ │ + rsbeq r1, fp, r6, asr r6 │ │ │ │ + strhteq r8, [fp], #-242 @ 0xffffff0e │ │ │ │ + rsbeq r1, fp, ip, lsr r6 │ │ │ │ + mlseq fp, r8, pc, r8 @ │ │ │ │ + rsbeq r1, fp, r2, lsr #12 │ │ │ │ + rsbeq r8, fp, ip, ror #30 │ │ │ │ + strdeq r1, [fp], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r8, fp, lr, lsr #30 │ │ │ │ + strhteq r1, [fp], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq r8, fp, r4, lsr #30 │ │ │ │ + rsbeq r8, fp, r0, lsr lr │ │ │ │ + rsbeq r8, fp, r6, asr #27 │ │ │ │ + rsbeq r1, fp, r0, asr r4 │ │ │ │ + rsbeq r8, fp, r0, ror sp │ │ │ │ + strdeq r1, [fp], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r8, fp, r4, asr sp │ │ │ │ + rsbeq r1, fp, r0, ror #7 │ │ │ │ + rsbeq r8, fp, sl, lsr sp │ │ │ │ + rsbeq r1, fp, r4, asr #7 │ │ │ │ + rsbeq r8, fp, r0, lsr #26 │ │ │ │ + rsbeq r1, fp, sl, lsr #7 │ │ │ │ + rsbeq r8, fp, r6, lsl #26 │ │ │ │ + mlseq fp, r0, r3, r1 │ │ │ │ + rsbeq r8, fp, r8, ror #25 │ │ │ │ + rsbeq r1, fp, r4, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9425c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ stmib sp, {r0, r4, sl, fp, ip, pc}^ │ │ │ │ @@ -305233,16 +305233,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 5, pc, cr10, cr10, {6} @ │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ blls 4bce48 │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r8, fp, r0, lsr #23 │ │ │ │ - rsbeq r1, fp, ip, lsr #4 │ │ │ │ + rsbeq r8, fp, r8, lsr #23 │ │ │ │ + rsbeq r1, fp, r4, lsr r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fec9fcd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs sp, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ blhi 1178ba0 │ │ │ │ @@ -305271,19 +305271,19 @@ │ │ │ │ mvnsne pc, r2, asr #12 │ │ │ │ streq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 2, pc, cr10, cr10, {6} │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xff16f6da │ │ │ │ svclt 0x0000e7dd │ │ │ │ - mlseq fp, lr, fp, r8 │ │ │ │ - rsbeq r8, fp, r4, lsr #22 │ │ │ │ - strhteq r1, [fp], #-16 │ │ │ │ - rsbeq r8, fp, r0, lsl #22 │ │ │ │ - rsbeq r8, fp, r6, asr #22 │ │ │ │ + rsbeq r8, fp, r6, lsr #23 │ │ │ │ + rsbeq r8, fp, ip, lsr #22 │ │ │ │ + strhteq r1, [fp], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq r8, fp, r8, lsl #22 │ │ │ │ + rsbeq r8, fp, lr, asr #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 208ebbc │ │ │ │ addlt r4, r6, sp, ror fp │ │ │ │ stmiavs ip, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -305408,29 +305408,29 @@ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ strb pc, [lr, r9, lsl #28]! @ │ │ │ │ b fe67aec0 │ │ │ │ rsbseq r1, r6, ip, ror r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, fp, lr, ror #21 │ │ │ │ + strdeq r8, [fp], #-166 @ 0xffffff5a @ │ │ │ │ ldrsbteq r1, [r6], #-116 @ 0xffffff8c │ │ │ │ - ldrdeq r8, [fp], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r1, fp, sl, rrx │ │ │ │ - rsbeq r8, fp, r4, asr #19 │ │ │ │ - rsbeq r1, fp, r0, asr r0 │ │ │ │ - rsbeq r8, fp, ip, lsr #19 │ │ │ │ - rsbeq r1, fp, r8, lsr r0 │ │ │ │ - rsbeq r8, fp, r2, lsl #19 │ │ │ │ - rsbeq r8, fp, ip, lsr r9 │ │ │ │ - rsbeq r8, fp, r2, lsl #19 │ │ │ │ - rsbeq r8, fp, r2, lsr #18 │ │ │ │ - strhteq r0, [fp], #-244 @ 0xffffff0c │ │ │ │ - rsbeq r8, fp, sl, ror #17 │ │ │ │ - rsbeq r0, fp, r4, ror pc │ │ │ │ + rsbeq r8, fp, r6, ror #19 │ │ │ │ + rsbeq r1, fp, r2, ror r0 │ │ │ │ + rsbeq r8, fp, ip, asr #19 │ │ │ │ + rsbeq r1, fp, r8, asr r0 │ │ │ │ + strhteq r8, [fp], #-148 @ 0xffffff6c │ │ │ │ + rsbeq r1, fp, r0, asr #32 │ │ │ │ + rsbeq r8, fp, sl, lsl #19 │ │ │ │ + rsbeq r8, fp, r4, asr #18 │ │ │ │ + rsbeq r8, fp, sl, lsl #19 │ │ │ │ + rsbeq r8, fp, sl, lsr #18 │ │ │ │ + strhteq r0, [fp], #-252 @ 0xffffff04 │ │ │ │ + strdeq r8, [fp], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r0, fp, ip, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec945bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vext.8 d4, d15, d12, #6 │ │ │ │ stmdbmi fp, {r0, r1, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6d44479 │ │ │ │ @@ -305440,17 +305440,17 @@ │ │ │ │ teqpcs r6, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [sl, #-872] @ 0xfffffc98 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ stc2l 6, cr15, [r6, #872] @ 0x368 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strhteq r8, [fp], #-140 @ 0xffffff74 │ │ │ │ - rsbeq r8, fp, r0, ror #16 │ │ │ │ - rsbeq r8, fp, r6, lsr #17 │ │ │ │ + rsbeq r8, fp, r4, asr #17 │ │ │ │ + rsbeq r8, fp, r8, ror #16 │ │ │ │ + rsbeq r8, fp, lr, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9460c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vext.8 d4, d15, d12, #6 │ │ │ │ stmdbmi sl, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6d44479 │ │ │ │ @@ -305459,17 +305459,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmppcs pc, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r2], #872 @ 0x368 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ ldc2 6, cr15, [lr, #872] @ 0x368 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq r8, fp, ip, ror #16 │ │ │ │ - rsbeq r8, fp, r0, lsl r8 │ │ │ │ - rsbeq r8, fp, r6, asr r8 │ │ │ │ + rsbeq r8, fp, r4, ror r8 │ │ │ │ + rsbeq r8, fp, r8, lsl r8 │ │ │ │ + rsbeq r8, fp, lr, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec94658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vext.8 d4, d15, d12, #6 │ │ │ │ stmdbmi sl, {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6d44479 │ │ │ │ @@ -305478,17 +305478,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ msrcs (UNDEF: 104), r2 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [ip], #872 @ 0x368 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ ldc2l 6, cr15, [r8, #-872]! @ 0xfffffc98 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq r8, fp, r0, lsr #16 │ │ │ │ - rsbeq r8, fp, r4, asr #15 │ │ │ │ - rsbeq r8, fp, sl, lsl #16 │ │ │ │ + rsbeq r8, fp, r8, lsr #16 │ │ │ │ + rsbeq r8, fp, ip, asr #15 │ │ │ │ + rsbeq r8, fp, r2, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec946a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf870f2bf │ │ │ │ ldrbtmi r4, [r9], #-2315 @ 0xfffff6f5 │ │ │ │ svc 0x0002f6d4 │ │ │ │ @@ -305498,17 +305498,17 @@ │ │ │ │ @ instruction: 0xf6424807 │ │ │ │ ldrbtmi r2, [r8], #-386 @ 0xfffffe7e │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r5, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ andcs pc, r0, r1, asr sp @ │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r8, [fp], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r8, fp, r6, ror r7 │ │ │ │ - strhteq r8, [fp], #-136 @ 0xffffff78 │ │ │ │ + ldrdeq r8, [fp], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r8, fp, lr, ror r7 │ │ │ │ + rsbeq r8, fp, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec946f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf848f2bf │ │ │ │ ldrbtmi r4, [r9], #-2315 @ 0xfffff6f5 │ │ │ │ mrc 6, 6, APSR_nzcv, cr10, cr4, {6} │ │ │ │ @@ -305518,17 +305518,17 @@ │ │ │ │ @ instruction: 0xf6424807 │ │ │ │ ldrbtmi r2, [r8], #-408 @ 0xfffffe68 │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ @ instruction: 0xf04ffd29 │ │ │ │ ldclt 0, cr3, [r0, #-1020] @ 0xfffffc04 │ │ │ │ - rsbeq r8, fp, r6, lsl #15 │ │ │ │ - rsbeq r8, fp, r6, lsr #14 │ │ │ │ - rsbeq r8, fp, r8, ror #16 │ │ │ │ + rsbeq r8, fp, lr, lsl #15 │ │ │ │ + rsbeq r8, fp, lr, lsr #14 │ │ │ │ + rsbeq r8, fp, r0, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec94744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vext.8 d4, d15, d4, #6 │ │ │ │ stmdbmi pc, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf6d44479 │ │ │ │ @@ -305542,17 +305542,17 @@ │ │ │ │ @ instruction: 0xf6424807 │ │ │ │ ldrbtmi r2, [r8], #-432 @ 0xfffffe50 │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ strdcs pc, [r0], -r9 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - rsbeq r8, fp, r4, lsr r7 │ │ │ │ - rsbeq r8, fp, r6, asr #13 │ │ │ │ - rsbeq r8, fp, r8, lsl #16 │ │ │ │ + rsbeq r8, fp, ip, lsr r7 │ │ │ │ + rsbeq r8, fp, lr, asr #13 │ │ │ │ + rsbeq r8, fp, r0, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec947a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ vext.8 d4, d14, d5, #6 │ │ │ │ ldmdbmi r7, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6d44479 │ │ │ │ @@ -305574,19 +305574,19 @@ │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf6424808 │ │ │ │ ldrbtmi r2, [r8], #-465 @ 0xfffffe2f │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ @ instruction: 0xe7f0fcb7 │ │ │ │ - ldrdeq r8, [fp], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r8, fp, lr, asr r6 │ │ │ │ - rsbeq r9, fp, r4, lsl r9 │ │ │ │ - rsbeq r8, fp, r2, asr #12 │ │ │ │ + ldrdeq r8, [fp], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r8, fp, r6, ror #12 │ │ │ │ rsbeq r9, fp, ip, lsl r9 │ │ │ │ + rsbeq r8, fp, sl, asr #12 │ │ │ │ + rsbeq r9, fp, r4, lsr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r2], r9, lsl #1 │ │ │ │ strcs r4, [r0], #-1565 @ 0xfffff9e3 │ │ │ │ stmib sp, {r0, r2, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ @@ -305690,18 +305690,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r7, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ blls 2bc724 >::_M_default_append(unsigned int)@@Base+0x36e20> │ │ │ │ @ instruction: 0x3181f893 │ │ │ │ svclt 0x0000deff │ │ │ │ - strhteq r8, [fp], #-66 @ 0xffffffbe │ │ │ │ - rsbeq r0, fp, lr, lsr fp │ │ │ │ - rsbeq r8, fp, sl, ror r4 │ │ │ │ - rsbeq r8, fp, r8, ror #9 │ │ │ │ + strhteq r8, [fp], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq r0, fp, r6, asr #22 │ │ │ │ + rsbeq r8, fp, r2, lsl #9 │ │ │ │ + strdeq r8, [fp], #-64 @ 0xffffffc0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fec949f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff6ef396 │ │ │ │ stmdavs r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ @@ -305709,16 +305709,16 @@ │ │ │ │ mvncs pc, r2, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf6da300c │ │ │ │ stmdami r4, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6da4478 │ │ │ │ blls 1bc6d4 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbeq r8, fp, sl, lsr #8 │ │ │ │ - mlseq fp, r8, r4, r8 │ │ │ │ + rsbeq r8, fp, r2, lsr r4 │ │ │ │ + rsbeq r8, fp, r0, lsr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3f8cf4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0xf8df4682 │ │ │ │ @ instruction: 0x460d0ad8 │ │ │ │ @@ -306413,54 +306413,54 @@ │ │ │ │ mrc2 6, 1, pc, cr4, cr9, {6} │ │ │ │ svclt 0x0000e5e6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r1, r6, r8, lsr #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, fp, r2, lsr #5 │ │ │ │ + rsbeq r8, fp, sl, lsr #5 │ │ │ │ ldrshteq r0, [r6], #-236 @ 0xffffff14 │ │ │ │ - rsbeq r8, fp, r4, lsl #2 │ │ │ │ - rsbeq r8, fp, r4, lsl r0 │ │ │ │ - mlseq fp, lr, r6, r0 │ │ │ │ - strdeq r7, [fp], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r0, fp, ip, ror r6 │ │ │ │ - ldrdeq r7, [fp], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r0, fp, sl, asr r6 │ │ │ │ - rsbeq r7, fp, lr, lsr #31 │ │ │ │ - rsbeq r0, fp, r8, lsr r6 │ │ │ │ - rsbeq r7, fp, ip, lsl #31 │ │ │ │ - rsbeq r0, fp, r6, lsl r6 │ │ │ │ - strdeq r7, [fp], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r0, fp, r2, lsl #11 │ │ │ │ - ldrdeq r7, [fp], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r7, fp, lr, lsr #29 │ │ │ │ - ldrdeq r7, [fp], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r0, fp, r6, ror #8 │ │ │ │ - rsbeq r7, fp, lr, lsr #27 │ │ │ │ - rsbeq r0, fp, r8, lsr r4 │ │ │ │ - rsbeq r7, fp, r2, ror sp │ │ │ │ - strdeq r0, [fp], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r7, fp, r2, ror #26 │ │ │ │ - rsbeq r7, fp, ip, lsl fp │ │ │ │ - mlseq fp, r0, sl, r7 │ │ │ │ - rsbeq r0, fp, ip, lsl r1 │ │ │ │ - rsbeq r7, fp, r2, ror sl │ │ │ │ - strdeq r0, [fp], #-14 @ │ │ │ │ - rsbeq r7, fp, r6, asr sl │ │ │ │ - rsbeq r0, fp, r2, ror #1 │ │ │ │ - rsbeq r7, fp, sl, lsr sl │ │ │ │ - rsbeq r0, fp, r6, asr #1 │ │ │ │ - rsbeq r7, fp, ip, lsl sl │ │ │ │ - rsbeq r0, fp, r8, lsr #1 │ │ │ │ - rsbeq r7, fp, r0, lsl #20 │ │ │ │ - rsbeq r0, fp, ip, lsl #1 │ │ │ │ - rsbeq r7, fp, ip, ror #18 │ │ │ │ - rsbeq r7, fp, r0, asr #18 │ │ │ │ - rsbeq pc, sl, sl, asr #31 │ │ │ │ + rsbeq r8, fp, ip, lsl #2 │ │ │ │ + rsbeq r8, fp, ip, lsl r0 │ │ │ │ + rsbeq r0, fp, r6, lsr #13 │ │ │ │ + strdeq r7, [fp], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r0, fp, r4, lsl #13 │ │ │ │ + ldrdeq r7, [fp], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r0, fp, r2, ror #12 │ │ │ │ + strhteq r7, [fp], #-246 @ 0xffffff0a │ │ │ │ + rsbeq r0, fp, r0, asr #12 │ │ │ │ + mlseq fp, r4, pc, r7 @ │ │ │ │ + rsbeq r0, fp, lr, lsl r6 │ │ │ │ + rsbeq r7, fp, r0, lsl #30 │ │ │ │ + rsbeq r0, fp, sl, lsl #11 │ │ │ │ + rsbeq r7, fp, r0, ror #29 │ │ │ │ + strhteq r7, [fp], #-230 @ 0xffffff1a │ │ │ │ + rsbeq r7, fp, r4, ror #27 │ │ │ │ + rsbeq r0, fp, lr, ror #8 │ │ │ │ + strhteq r7, [fp], #-214 @ 0xffffff2a │ │ │ │ + rsbeq r0, fp, r0, asr #8 │ │ │ │ + rsbeq r7, fp, sl, ror sp │ │ │ │ + rsbeq r0, fp, r2, lsl #8 │ │ │ │ + rsbeq r7, fp, sl, ror #26 │ │ │ │ + rsbeq r7, fp, r4, lsr #22 │ │ │ │ + mlseq fp, r8, sl, r7 │ │ │ │ + rsbeq r0, fp, r4, lsr #2 │ │ │ │ + rsbeq r7, fp, sl, ror sl │ │ │ │ + rsbeq r0, fp, r6, lsl #2 │ │ │ │ + rsbeq r7, fp, lr, asr sl │ │ │ │ + rsbeq r0, fp, sl, ror #1 │ │ │ │ + rsbeq r7, fp, r2, asr #20 │ │ │ │ + rsbeq r0, fp, lr, asr #1 │ │ │ │ + rsbeq r7, fp, r4, lsr #20 │ │ │ │ + strhteq r0, [fp], #-0 │ │ │ │ + rsbeq r7, fp, r8, lsl #20 │ │ │ │ + mlseq fp, r4, r0, r0 │ │ │ │ + rsbeq r7, fp, r4, ror r9 │ │ │ │ + rsbeq r7, fp, r8, asr #18 │ │ │ │ + ldrdeq pc, [sl], #-242 @ 0xffffff0e @ │ │ │ │ @ instruction: 0xf0194650 │ │ │ │ stmdacs sl, {r0, r1, r4, r8, r9, ip, sp, lr, pc} │ │ │ │ adchi pc, r7, r0, lsl #6 │ │ │ │ bvc 579b50 │ │ │ │ blvc ffb39ec0 │ │ │ │ bleq 1339ea4 │ │ │ │ blvc 3f9a1c │ │ │ │ @@ -306748,23 +306748,23 @@ │ │ │ │ @ instruction: 0xf6d94478 │ │ │ │ blls 47d6a8 │ │ │ │ ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00e66666 │ │ │ │ ... │ │ │ │ - rsbeq r7, fp, r6, lsr #15 │ │ │ │ - rsbeq r7, fp, r6, ror #14 │ │ │ │ - strhteq r7, [fp], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq pc, sl, r8, asr #24 │ │ │ │ - rsbeq r7, fp, ip, lsl #11 │ │ │ │ - rsbeq r7, fp, sl, lsr r5 │ │ │ │ - rsbeq r7, fp, r8, lsr #11 │ │ │ │ - rsbeq r7, fp, r0, lsl #8 │ │ │ │ - rsbeq pc, sl, ip, lsl #21 │ │ │ │ + rsbeq r7, fp, lr, lsr #15 │ │ │ │ + rsbeq r7, fp, lr, ror #14 │ │ │ │ + rsbeq r7, fp, r4, asr #11 │ │ │ │ + rsbeq pc, sl, r0, asr ip @ │ │ │ │ + mlseq fp, r4, r5, r7 │ │ │ │ + rsbeq r7, fp, r2, asr #10 │ │ │ │ + strhteq r7, [fp], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq r7, fp, r8, lsl #8 │ │ │ │ + mlseq sl, r4, sl, pc @ │ │ │ │ vhadd.s8 d25, d1, d12 │ │ │ │ ldmmi r9!, {r1, r2, r3, r4, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fecfc404 │ │ │ │ stmdbls ip, {r0, r1, r2, r4, r5, r7, fp, lr} │ │ │ │ @ instruction: 0xf6d94478 │ │ │ │ blls 47d650 │ │ │ │ @@ -306943,37 +306943,37 @@ │ │ │ │ @ instruction: 0xf6d9300c │ │ │ │ ldmdami ip, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ blx 37c6d0 >::_M_default_append(unsigned int)@@Base+0xf6dcc> │ │ │ │ @ instruction: 0xf7fe9b0c │ │ │ │ svclt 0x0000bfc3 │ │ │ │ ... │ │ │ │ - rsbeq r7, fp, r8, lsr #7 │ │ │ │ - rsbeq pc, sl, r4, lsr sl @ │ │ │ │ - rsbeq r7, fp, r8, lsl #7 │ │ │ │ - strdeq r7, [fp], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r7, fp, r0, lsr r3 │ │ │ │ - strhteq pc, [sl], #-156 @ 0xffffff64 @ │ │ │ │ - strdeq r7, [fp], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq pc, sl, r6, lsl #19 │ │ │ │ - ldrdeq r7, [fp], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r7, fp, ip, asr #6 │ │ │ │ - rsbeq r7, fp, sl, lsr #5 │ │ │ │ - rsbeq r7, fp, r4, lsl #7 │ │ │ │ - rsbeq r7, fp, ip, lsl #5 │ │ │ │ - strdeq r7, [fp], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r7, fp, r2, lsr r2 │ │ │ │ - strhteq pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - strhteq r7, [fp], #-28 @ 0xffffffe4 │ │ │ │ - rsbeq r7, fp, r4, asr #2 │ │ │ │ - ldrdeq pc, [sl], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r7, fp, r4, lsr #2 │ │ │ │ - strhteq pc, [sl], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r7, fp, r6, ror #1 │ │ │ │ - rsbeq pc, sl, r2, ror r7 @ │ │ │ │ + strhteq r7, [fp], #-48 @ 0xffffffd0 │ │ │ │ + rsbeq pc, sl, ip, lsr sl @ │ │ │ │ + mlseq fp, r0, r3, r7 │ │ │ │ + strdeq r7, [fp], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r7, fp, r8, lsr r3 │ │ │ │ + rsbeq pc, sl, r4, asr #19 │ │ │ │ + rsbeq r7, fp, r2, lsl #6 │ │ │ │ + rsbeq pc, sl, lr, lsl #19 │ │ │ │ + rsbeq r7, fp, r6, ror #5 │ │ │ │ + rsbeq r7, fp, r4, asr r3 │ │ │ │ + strhteq r7, [fp], #-34 @ 0xffffffde │ │ │ │ + rsbeq r7, fp, ip, lsl #7 │ │ │ │ + mlseq fp, r4, r2, r7 │ │ │ │ + rsbeq r7, fp, r2, lsl #6 │ │ │ │ + rsbeq r7, fp, sl, lsr r2 │ │ │ │ + rsbeq pc, sl, r6, asr #17 │ │ │ │ + rsbeq r7, fp, r4, asr #3 │ │ │ │ + rsbeq r7, fp, ip, asr #2 │ │ │ │ + ldrdeq pc, [sl], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r7, fp, ip, lsr #2 │ │ │ │ + strhteq pc, [sl], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r7, fp, lr, ror #1 │ │ │ │ + rsbeq pc, sl, sl, ror r7 @ │ │ │ │ @ instruction: 0x462a9b11 │ │ │ │ ldrbmi r9, [r0], -r1, lsl #6 │ │ │ │ movwls r9, #11024 @ 0x2b10 │ │ │ │ movwls r9, #27423 @ 0x6b1f │ │ │ │ movwls r9, #19232 @ 0x4b20 │ │ │ │ stmib sp, {r1, r2, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ strls r4, [r5], -r7, lsl #14 │ │ │ │ @@ -307169,50 +307169,50 @@ │ │ │ │ mvncs pc, r2, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff84f6d8 │ │ │ │ ldrbtmi r4, [r8], #-2086 @ 0xfffff7da │ │ │ │ @ instruction: 0xf840f6d9 │ │ │ │ @ instruction: 0x3180f895 │ │ │ │ svclt 0x0000deff │ │ │ │ - rsbeq r7, fp, r0, lsr r0 │ │ │ │ - strhteq pc, [sl], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r7, fp, r0, lsl r0 │ │ │ │ - mlseq sl, ip, r6, pc @ │ │ │ │ - strdeq r6, [fp], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq pc, sl, lr, ror r6 @ │ │ │ │ - ldrdeq r6, [fp], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq pc, sl, lr, asr r6 @ │ │ │ │ - strhteq r6, [fp], #-248 @ 0xffffff08 │ │ │ │ - rsbeq pc, sl, r2, asr #12 │ │ │ │ - mlseq fp, lr, pc, r6 @ │ │ │ │ - rsbeq pc, sl, r8, lsr #12 │ │ │ │ - rsbeq r6, fp, r4, lsl #31 │ │ │ │ - rsbeq pc, sl, lr, lsl #12 │ │ │ │ - rsbeq r6, fp, ip, ror #29 │ │ │ │ - rsbeq r6, fp, sl, asr pc │ │ │ │ - rsbeq r6, fp, ip, asr #29 │ │ │ │ - rsbeq pc, sl, r8, asr r5 @ │ │ │ │ - mlseq fp, r0, lr, r6 │ │ │ │ - rsbeq pc, sl, ip, lsl r5 @ │ │ │ │ - rsbeq r6, fp, lr, lsr lr │ │ │ │ - rsbeq pc, sl, sl, asr #9 │ │ │ │ - rsbeq r6, fp, r0, lsl #28 │ │ │ │ - rsbeq pc, sl, ip, lsl #9 │ │ │ │ - rsbeq r6, fp, r2, ror #27 │ │ │ │ - rsbeq r6, fp, r0, asr lr │ │ │ │ - rsbeq r6, fp, r4, asr #27 │ │ │ │ - rsbeq r6, fp, r2, lsr lr │ │ │ │ - rsbeq r6, fp, r8, lsr #27 │ │ │ │ - rsbeq r6, fp, r6, lsl lr │ │ │ │ - rsbeq r6, fp, ip, lsl #27 │ │ │ │ - strdeq r6, [fp], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r6, fp, r0, ror sp │ │ │ │ - ldrdeq r6, [fp], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r6, fp, r4, asr sp │ │ │ │ - rsbeq r6, fp, r2, asr #27 │ │ │ │ + rsbeq r7, fp, r8, lsr r0 │ │ │ │ + rsbeq pc, sl, r4, asr #13 │ │ │ │ + rsbeq r7, fp, r8, lsl r0 │ │ │ │ + rsbeq pc, sl, r4, lsr #13 │ │ │ │ + strdeq r6, [fp], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq pc, sl, r6, lsl #13 │ │ │ │ + ldrdeq r6, [fp], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq pc, sl, r6, ror #12 │ │ │ │ + rsbeq r6, fp, r0, asr #31 │ │ │ │ + rsbeq pc, sl, sl, asr #12 │ │ │ │ + rsbeq r6, fp, r6, lsr #31 │ │ │ │ + rsbeq pc, sl, r0, lsr r6 @ │ │ │ │ + rsbeq r6, fp, ip, lsl #31 │ │ │ │ + rsbeq pc, sl, r6, lsl r6 @ │ │ │ │ + strdeq r6, [fp], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r6, fp, r2, ror #30 │ │ │ │ + ldrdeq r6, [fp], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq pc, sl, r0, ror #10 │ │ │ │ + mlseq fp, r8, lr, r6 │ │ │ │ + rsbeq pc, sl, r4, lsr #10 │ │ │ │ + rsbeq r6, fp, r6, asr #28 │ │ │ │ + ldrdeq pc, [sl], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r6, fp, r8, lsl #28 │ │ │ │ + mlseq sl, r4, r4, pc @ │ │ │ │ + rsbeq r6, fp, sl, ror #27 │ │ │ │ + rsbeq r6, fp, r8, asr lr │ │ │ │ + rsbeq r6, fp, ip, asr #27 │ │ │ │ + rsbeq r6, fp, sl, lsr lr │ │ │ │ + strhteq r6, [fp], #-208 @ 0xffffff30 │ │ │ │ + rsbeq r6, fp, lr, lsl lr │ │ │ │ + mlseq fp, r4, sp, r6 │ │ │ │ + rsbeq r6, fp, r2, lsl #28 │ │ │ │ + rsbeq r6, fp, r8, ror sp │ │ │ │ + rsbeq r6, fp, r6, ror #27 │ │ │ │ + rsbeq r6, fp, ip, asr sp │ │ │ │ + rsbeq r6, fp, sl, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec9619c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ vext.8 d9, d13, d3, #1 │ │ │ │ @@ -307291,28 +307291,28 @@ │ │ │ │ ubfx pc, r5, #30, #3 │ │ │ │ vtst.8 d20, d1, d1 │ │ │ │ ldrbtmi r7, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf6d8300c │ │ │ │ stmdami pc, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf6d84478 │ │ │ │ ldrb pc, [r6, r9, asr #30] @ │ │ │ │ - rsbeq r6, fp, r0, asr ip │ │ │ │ - ldrdeq pc, [sl], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r6, fp, r8, lsr ip │ │ │ │ - rsbeq pc, sl, r4, asr #5 │ │ │ │ - ldrdeq r6, [fp], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq pc, sl, ip, asr r2 @ │ │ │ │ - strhteq r6, [fp], #-182 @ 0xffffff4a │ │ │ │ - strhteq r7, [fp], #-224 @ 0xffffff20 │ │ │ │ - mlseq fp, sl, fp, r6 │ │ │ │ - rsbeq r7, fp, r4, ror pc │ │ │ │ - rsbeq r6, fp, lr, ror fp │ │ │ │ - rsbeq r7, fp, r0, asr #29 │ │ │ │ - rsbeq r6, fp, r6, ror #22 │ │ │ │ - rsbeq r7, fp, ip, lsl #30 │ │ │ │ + rsbeq r6, fp, r8, asr ip │ │ │ │ + rsbeq pc, sl, r4, ror #5 │ │ │ │ + rsbeq r6, fp, r0, asr #24 │ │ │ │ + rsbeq pc, sl, ip, asr #5 │ │ │ │ + ldrdeq r6, [fp], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq pc, sl, r4, ror #4 │ │ │ │ + strhteq r6, [fp], #-190 @ 0xffffff42 │ │ │ │ + strhteq r7, [fp], #-232 @ 0xffffff18 │ │ │ │ + rsbeq r6, fp, r2, lsr #23 │ │ │ │ + rsbeq r7, fp, ip, ror pc │ │ │ │ + rsbeq r6, fp, r6, lsl #23 │ │ │ │ + rsbeq r7, fp, r8, asr #29 │ │ │ │ + rsbeq r6, fp, lr, ror #22 │ │ │ │ + rsbeq r7, fp, r4, lsl pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec9632c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x460f4615 │ │ │ │ vext.8 d9, d13, d3, #3 │ │ │ │ @@ -307387,28 +307387,28 @@ │ │ │ │ @ instruction: 0xe7e2fe95 │ │ │ │ vtst.8 d20, d1, d1 │ │ │ │ ldrbtmi r7, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf6d8300c │ │ │ │ stmdami pc, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf6d84478 │ │ │ │ ldrb pc, [r6, r9, lsl #29] @ │ │ │ │ - rsbeq r6, fp, r4, asr #21 │ │ │ │ - rsbeq pc, sl, r0, asr r1 @ │ │ │ │ - rsbeq r6, fp, ip, lsr #21 │ │ │ │ - rsbeq pc, sl, r8, lsr r1 @ │ │ │ │ - rsbeq r6, fp, r0, asr sl │ │ │ │ - ldrdeq pc, [sl], #-12 @ │ │ │ │ - rsbeq r6, fp, r6, lsr sl │ │ │ │ - rsbeq r7, fp, r0, lsr sp │ │ │ │ - rsbeq r6, fp, sl, lsl sl │ │ │ │ - strdeq r7, [fp], #-212 @ 0xffffff2c @ │ │ │ │ - strdeq r6, [fp], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r7, fp, r0, asr #26 │ │ │ │ - rsbeq r6, fp, r6, ror #19 │ │ │ │ - rsbeq r7, fp, ip, lsl #27 │ │ │ │ + rsbeq r6, fp, ip, asr #21 │ │ │ │ + rsbeq pc, sl, r8, asr r1 @ │ │ │ │ + strhteq r6, [fp], #-164 @ 0xffffff5c │ │ │ │ + rsbeq pc, sl, r0, asr #2 │ │ │ │ + rsbeq r6, fp, r8, asr sl │ │ │ │ + rsbeq pc, sl, r4, ror #1 │ │ │ │ + rsbeq r6, fp, lr, lsr sl │ │ │ │ + rsbeq r7, fp, r8, lsr sp │ │ │ │ + rsbeq r6, fp, r2, lsr #20 │ │ │ │ + strdeq r7, [fp], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r6, fp, r6, lsl #20 │ │ │ │ + rsbeq r7, fp, r8, asr #26 │ │ │ │ + rsbeq r6, fp, lr, ror #19 │ │ │ │ + mlseq fp, r4, sp, r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec964ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ vext.8 d9, d13, d3, #1 │ │ │ │ @@ -307487,28 +307487,28 @@ │ │ │ │ strb pc, [r2, sp, asr #27]! @ │ │ │ │ vtst.8 d20, d1, d1 │ │ │ │ ldrbtmi r7, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf6d8300c │ │ │ │ stmdami pc, {r0, r2, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf6d84478 │ │ │ │ ldrb pc, [r6, r1, asr #27] @ │ │ │ │ - rsbeq r6, fp, r0, asr #18 │ │ │ │ - rsbeq lr, sl, ip, asr #31 │ │ │ │ - rsbeq r6, fp, r8, lsr #18 │ │ │ │ - strhteq lr, [sl], #-244 @ 0xffffff0c │ │ │ │ - rsbeq r6, fp, r0, asr #17 │ │ │ │ - rsbeq lr, sl, ip, asr #30 │ │ │ │ - rsbeq r6, fp, r6, lsr #17 │ │ │ │ - rsbeq r7, fp, r0, lsr #23 │ │ │ │ - rsbeq r6, fp, sl, lsl #17 │ │ │ │ - rsbeq r7, fp, r4, ror #24 │ │ │ │ - rsbeq r6, fp, lr, ror #16 │ │ │ │ - strhteq r7, [fp], #-176 @ 0xffffff50 │ │ │ │ - rsbeq r6, fp, r6, asr r8 │ │ │ │ - strdeq r7, [fp], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r6, fp, r8, asr #18 │ │ │ │ + ldrdeq lr, [sl], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r6, fp, r0, lsr r9 │ │ │ │ + strhteq lr, [sl], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r6, fp, r8, asr #17 │ │ │ │ + rsbeq lr, sl, r4, asr pc │ │ │ │ + rsbeq r6, fp, lr, lsr #17 │ │ │ │ + rsbeq r7, fp, r8, lsr #23 │ │ │ │ + mlseq fp, r2, r8, r6 │ │ │ │ + rsbeq r7, fp, ip, ror #24 │ │ │ │ + rsbeq r6, fp, r6, ror r8 │ │ │ │ + strhteq r7, [fp], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r6, fp, lr, asr r8 │ │ │ │ + rsbeq r7, fp, r4, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 37a8f4 >::_M_default_append(unsigned int)@@Base+0xf4ff0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf8dfb09d │ │ │ │ @ instruction: 0x46046570 │ │ │ │ @@ -307853,20 +307853,20 @@ │ │ │ │ andhi pc, r5, r2, asr #16 │ │ │ │ bls 339110 >::_M_default_append(unsigned int)@@Base+0xb380c> │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ - rsbeq r6, fp, r6, lsr r8 │ │ │ │ + rsbeq r6, fp, lr, lsr r8 │ │ │ │ @ instruction: 0x0075f598 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, fp, sl, lsr #15 │ │ │ │ - rsbeq r6, fp, r6, asr r7 │ │ │ │ - rsbeq r6, fp, r6, asr r6 │ │ │ │ + strhteq r6, [fp], #-114 @ 0xffffff8e │ │ │ │ + rsbeq r6, fp, lr, asr r7 │ │ │ │ + rsbeq r6, fp, lr, asr r6 │ │ │ │ ldrsbteq pc, [r5], #-12 @ │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ cdp 6, 11, cr4, cr0, cr0, {1} │ │ │ │ vtbx.8 d27, {d29- instruction: 0x462afd3b │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ blge ff17b4b0 │ │ │ │ @@ -308200,59 +308200,59 @@ │ │ │ │ @ instruction: 0xf6d7300c │ │ │ │ ldmdami r2!, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6d84478 │ │ │ │ ldmib r7, {r0, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ cdple 3, 15, cr2, cr15, cr6, {1} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strdeq r6, [fp], #-26 @ 0xffffffe6 @ │ │ │ │ - mlseq fp, r0, r1, r6 │ │ │ │ - rsbeq lr, sl, sl, lsl r8 │ │ │ │ - rsbeq r6, fp, r4, ror r1 │ │ │ │ - strdeq lr, [sl], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq r6, fp, r8, rrx │ │ │ │ - rsbeq r5, fp, r2, ror #31 │ │ │ │ - rsbeq r5, fp, r8, ror pc │ │ │ │ - rsbeq lr, sl, r4, lsl #12 │ │ │ │ - rsbeq r5, fp, r0, ror #30 │ │ │ │ - rsbeq lr, sl, ip, ror #11 │ │ │ │ - rsbeq r5, fp, r8, asr #30 │ │ │ │ - ldrdeq lr, [sl], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r5, fp, r8, lsr #30 │ │ │ │ - rsbeq r6, fp, sl, rrx │ │ │ │ - rsbeq r5, fp, r8, lsl #30 │ │ │ │ - mlseq sl, r4, r5, lr │ │ │ │ - rsbeq r5, fp, ip, ror #29 │ │ │ │ - rsbeq lr, sl, r8, ror r5 │ │ │ │ - ldrdeq r5, [fp], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq lr, sl, ip, asr r5 │ │ │ │ - strhteq r5, [fp], #-228 @ 0xffffff1c │ │ │ │ - rsbeq lr, sl, r0, asr #10 │ │ │ │ - mlseq fp, r8, lr, r5 │ │ │ │ - rsbeq r5, fp, r6, lsl #30 │ │ │ │ - rsbeq r5, fp, r8, lsr lr │ │ │ │ - rsbeq r5, fp, r6, lsr #29 │ │ │ │ - rsbeq r5, fp, ip, lsl lr │ │ │ │ - rsbeq r5, fp, sl, lsl #29 │ │ │ │ - strdeq r5, [fp], #-222 @ 0xffffff22 @ │ │ │ │ - strhteq r7, [fp], #-4 │ │ │ │ - rsbeq r5, fp, r2, ror #27 │ │ │ │ - rsbeq r5, fp, r2, lsr #30 │ │ │ │ - rsbeq r5, fp, r8, asr #27 │ │ │ │ - rsbeq lr, sl, r2, asr r4 │ │ │ │ - rsbeq r5, fp, r6, lsr #27 │ │ │ │ - rsbeq lr, sl, r0, lsr r4 │ │ │ │ - rsbeq r5, fp, ip, lsl #27 │ │ │ │ - rsbeq lr, sl, r6, lsl r4 │ │ │ │ - rsbeq r5, fp, lr, ror #26 │ │ │ │ - strdeq lr, [sl], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq r5, fp, r4, asr sp │ │ │ │ - ldrdeq lr, [sl], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r5, fp, r6, lsr sp │ │ │ │ - rsbeq r5, fp, r4, lsr #27 │ │ │ │ + rsbeq r6, fp, r2, lsl #4 │ │ │ │ + mlseq fp, r8, r1, r6 │ │ │ │ + rsbeq lr, sl, r2, lsr #16 │ │ │ │ + rsbeq r6, fp, ip, ror r1 │ │ │ │ + rsbeq lr, sl, r6, lsl #16 │ │ │ │ + rsbeq r6, fp, r0, ror r0 │ │ │ │ + rsbeq r5, fp, sl, ror #31 │ │ │ │ + rsbeq r5, fp, r0, lsl #31 │ │ │ │ + rsbeq lr, sl, ip, lsl #12 │ │ │ │ + rsbeq r5, fp, r8, ror #30 │ │ │ │ + strdeq lr, [sl], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r5, fp, r0, asr pc │ │ │ │ + ldrdeq lr, [sl], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r5, fp, r0, lsr pc │ │ │ │ + rsbeq r6, fp, r2, ror r0 │ │ │ │ + rsbeq r5, fp, r0, lsl pc │ │ │ │ + mlseq sl, ip, r5, lr │ │ │ │ + strdeq r5, [fp], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq lr, sl, r0, lsl #11 │ │ │ │ + ldrdeq r5, [fp], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq lr, sl, r4, ror #10 │ │ │ │ + strhteq r5, [fp], #-236 @ 0xffffff14 │ │ │ │ + rsbeq lr, sl, r8, asr #10 │ │ │ │ + rsbeq r5, fp, r0, lsr #29 │ │ │ │ + rsbeq r5, fp, lr, lsl #30 │ │ │ │ + rsbeq r5, fp, r0, asr #28 │ │ │ │ + rsbeq r5, fp, lr, lsr #29 │ │ │ │ + rsbeq r5, fp, r4, lsr #28 │ │ │ │ + mlseq fp, r2, lr, r5 │ │ │ │ + rsbeq r5, fp, r6, lsl #28 │ │ │ │ + strhteq r7, [fp], #-12 │ │ │ │ + rsbeq r5, fp, sl, ror #27 │ │ │ │ + rsbeq r5, fp, sl, lsr #30 │ │ │ │ + ldrdeq r5, [fp], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq lr, sl, sl, asr r4 │ │ │ │ + rsbeq r5, fp, lr, lsr #27 │ │ │ │ + rsbeq lr, sl, r8, lsr r4 │ │ │ │ + mlseq fp, r4, sp, r5 │ │ │ │ + rsbeq lr, sl, lr, lsl r4 │ │ │ │ + rsbeq r5, fp, r6, ror sp │ │ │ │ + rsbeq lr, sl, r0, lsl #8 │ │ │ │ + rsbeq r5, fp, ip, asr sp │ │ │ │ + rsbeq lr, sl, r6, ror #7 │ │ │ │ + rsbeq r5, fp, lr, lsr sp │ │ │ │ + rsbeq r5, fp, ip, lsr #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r6, r1, r2, lsl r9 │ │ │ │ ldmdavs r2, {r8, fp, ip, pc} │ │ │ │ andvs r6, r8, sl, lsl r0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -308330,18 +308330,18 @@ │ │ │ │ @ instruction: 0xf6d1e7d5 │ │ │ │ svclt 0x0000ebbe │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrshteq lr, [r5], #-146 @ 0xffffff6e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq lr, r5, r2, lsr r9 │ │ │ │ - rsbeq r6, fp, ip, asr pc │ │ │ │ - rsbeq lr, sl, r4, ror #3 │ │ │ │ - rsbeq r6, fp, r0, asr #30 │ │ │ │ - rsbeq lr, sl, r8, asr #3 │ │ │ │ + rsbeq r6, fp, r4, ror #30 │ │ │ │ + rsbeq lr, sl, ip, ror #3 │ │ │ │ + rsbeq r6, fp, r8, asr #30 │ │ │ │ + ldrdeq lr, [sl], #-16 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec97350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, lsr #31 │ │ │ │ ldc 8, cr6, [r1, #264] @ 0x108 │ │ │ │ addslt r6, r4, r6, lsr #22 │ │ │ │ adcsvs pc, r2, #8388608 @ 0x800000 │ │ │ │ @@ -308460,26 +308460,26 @@ │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ blls 47fbd0 │ │ │ │ @ instruction: 0xf6d1e76a │ │ │ │ svclt 0x0000eab4 │ │ │ │ ... │ │ │ │ @ instruction: 0x0075e890 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, fp, ip, asr lr │ │ │ │ - rsbeq lr, sl, r4, ror #1 │ │ │ │ + rsbeq r6, fp, r4, ror #28 │ │ │ │ + rsbeq lr, sl, ip, ror #1 │ │ │ │ ldrshteq lr, [r5], #-116 @ 0xffffff8c │ │ │ │ - mlseq pc, ip, lr, r5 @ │ │ │ │ - rsbeq r6, fp, lr, lsl #27 │ │ │ │ - rsbeq lr, sl, r6, lsl r0 │ │ │ │ - rsbeq r6, fp, r2, ror sp │ │ │ │ - strdeq sp, [sl], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r6, fp, r6, asr sp │ │ │ │ - ldrdeq sp, [sl], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r6, fp, ip, lsr #26 │ │ │ │ - strhteq sp, [sl], #-244 @ 0xffffff0c │ │ │ │ + rsbeq r5, pc, r4, lsr #29 │ │ │ │ + mlseq fp, r6, sp, r6 │ │ │ │ + rsbeq lr, sl, lr, lsl r0 │ │ │ │ + rsbeq r6, fp, sl, ror sp │ │ │ │ + rsbeq lr, sl, r2 │ │ │ │ + rsbeq r6, fp, lr, asr sp │ │ │ │ + rsbeq sp, sl, r6, ror #31 │ │ │ │ + rsbeq r6, fp, r4, lsr sp │ │ │ │ + strhteq sp, [sl], #-252 @ 0xffffff04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe77e6b4 │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ bmi fe991dd0 │ │ │ │ blmi fe991c0c │ │ │ │ @@ -308641,29 +308641,29 @@ │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 6, cr15, [sl], #860 @ 0x35c │ │ │ │ @ instruction: 0xf6d1e7e2 │ │ │ │ svclt 0x0000e946 │ │ │ │ rsbseq lr, r5, sl, ror #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r6, [fp], #-206 @ 0xffffff32 │ │ │ │ - strhteq r6, [fp], #-178 @ 0xffffff4e │ │ │ │ - rsbeq sp, sl, sl, lsr lr │ │ │ │ + rsbeq r6, fp, r6, asr #25 │ │ │ │ + strhteq r6, [fp], #-186 @ 0xffffff46 │ │ │ │ + rsbeq sp, sl, r2, asr #28 │ │ │ │ rsbseq lr, r5, r4, asr r5 │ │ │ │ - strhteq sl, [sl], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r6, fp, r0, asr #21 │ │ │ │ - rsbeq sp, sl, r8, asr #26 │ │ │ │ - rsbeq r6, fp, r2, lsr #21 │ │ │ │ - rsbeq sp, sl, sl, lsr #26 │ │ │ │ - rsbeq r6, fp, r8, lsl #21 │ │ │ │ - rsbeq sp, sl, lr, lsl #26 │ │ │ │ - rsbeq r6, fp, sl, ror #20 │ │ │ │ - strdeq sp, [sl], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r6, fp, r0, asr sl │ │ │ │ - ldrdeq sp, [sl], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq sl, sl, r2, asr #13 │ │ │ │ + rsbeq r6, fp, r8, asr #21 │ │ │ │ + rsbeq sp, sl, r0, asr sp │ │ │ │ + rsbeq r6, fp, sl, lsr #21 │ │ │ │ + rsbeq sp, sl, r2, lsr sp │ │ │ │ + mlseq fp, r0, sl, r6 │ │ │ │ + rsbeq sp, sl, r6, lsl sp │ │ │ │ + rsbeq r6, fp, r2, ror sl │ │ │ │ + strdeq sp, [sl], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r6, fp, r8, asr sl │ │ │ │ + ldrdeq sp, [sl], #-206 @ 0xffffff32 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec9785c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46046913 │ │ │ │ stmdbls r6, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf8539a09 │ │ │ │ @@ -308710,18 +308710,18 @@ │ │ │ │ stmdami r8, {r2, r3, r5, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1d7e27a │ │ │ │ stmdbls r1, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ blls 1bf7d4 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ - rsbeq r6, fp, r2, asr r9 │ │ │ │ - ldrdeq sp, [sl], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r6, fp, r0, lsr r9 │ │ │ │ - strhteq sp, [sl], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r6, fp, sl, asr r9 │ │ │ │ + rsbeq sp, sl, r2, ror #23 │ │ │ │ + rsbeq r6, fp, r8, lsr r9 │ │ │ │ + rsbeq sp, sl, r0, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d2 │ │ │ │ @ instruction: 0xf8d8b083 │ │ │ │ bcs 148758 │ │ │ │ @@ -308762,19 +308762,19 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 3fe346 │ │ │ │ strtmi r4, [r9], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ strtmi pc, [r8], -r5, asr #23 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq sl, sl, r6, lsr r4 │ │ │ │ - rsbeq sl, sl, ip, lsr #8 │ │ │ │ - rsbeq fp, sl, r8, lsr r9 │ │ │ │ - rsbeq r6, fp, r4, ror #16 │ │ │ │ - rsbeq sp, sl, ip, ror #21 │ │ │ │ + rsbeq sl, sl, lr, lsr r4 │ │ │ │ + rsbeq sl, sl, r4, lsr r4 │ │ │ │ + rsbeq fp, sl, r0, asr #18 │ │ │ │ + rsbeq r6, fp, ip, ror #16 │ │ │ │ + strdeq sp, [sl], #-164 @ 0xffffff5c @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fec97a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs sl, {r1, fp, ip, pc} │ │ │ │ svclt 0x00c84282 │ │ │ │ stcle 3, cr2, [r3, #-0] │ │ │ │ @@ -308808,15 +308808,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf6d0bd10 │ │ │ │ svclt 0x0000eff8 │ │ │ │ @ instruction: 0x0075e19e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r6, [fp], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r6, fp, r4, ror #15 │ │ │ │ rsbseq lr, r5, ip, ror #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec97ac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldcle 14, cr1, [r1, #-120] @ 0xffffff88 │ │ │ │ svcne 0x00154607 │ │ │ │ @@ -308835,16 +308835,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1f7e468 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ bls 1bf5e4 │ │ │ │ andlt r4, r3, r0, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq r6, fp, r0, asr #14 │ │ │ │ - rsbeq sp, sl, r8, asr #19 │ │ │ │ + rsbeq r6, fp, r8, asr #14 │ │ │ │ + ldrdeq sp, [sl], #-144 @ 0xffffff70 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0x405df892 │ │ │ │ strmi fp, [r6], -r6, lsl #1 │ │ │ │ @ instruction: 0xf014461d │ │ │ │ @@ -308909,20 +308909,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9e4f6d7 │ │ │ │ stmdbls r5, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ blls 2bf4bc >::_M_default_append(unsigned int)@@Base+0x39bb8> │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - strhteq r6, [fp], #-98 @ 0xffffff9e │ │ │ │ - rsbeq sp, sl, sl, lsr r9 │ │ │ │ - rsbeq r6, fp, r4, lsr #13 │ │ │ │ - rsbeq r6, fp, sl, asr #12 │ │ │ │ - rsbeq r6, fp, r8, lsl r6 │ │ │ │ - rsbeq sp, sl, r0, lsr #17 │ │ │ │ + strhteq r6, [fp], #-106 @ 0xffffff96 │ │ │ │ + rsbeq sp, sl, r2, asr #18 │ │ │ │ + rsbeq r6, fp, ip, lsr #13 │ │ │ │ + rsbeq r6, fp, r2, asr r6 │ │ │ │ + rsbeq r6, fp, r0, lsr #12 │ │ │ │ + rsbeq sp, sl, r8, lsr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r2, lsl r9 │ │ │ │ ldmib sp, {r0, r1, r2, r4, fp, sp, lr}^ │ │ │ │ svccs 0x00009a0e │ │ │ │ @@ -308975,29 +308975,29 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf960f6d7 │ │ │ │ stmdbls r3, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ blls 23f3b4 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r6, fp, lr, lsr r5 │ │ │ │ - rsbeq sp, sl, r6, asr #15 │ │ │ │ - rsbeq r6, fp, r0, lsl r5 │ │ │ │ - mlseq sl, r8, r7, sp │ │ │ │ + rsbeq r6, fp, r6, asr #10 │ │ │ │ + rsbeq sp, sl, lr, asr #15 │ │ │ │ + rsbeq r6, fp, r8, lsl r5 │ │ │ │ + rsbeq sp, sl, r0, lsr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1fc020 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs fp, [r4, #-141] @ 0xffffff73 │ │ │ │ @ instruction: 0xf8dd2b00 │ │ │ │ mrcls 0, 0, sl, cr8, cr4, {3} │ │ │ │ @ instruction: 0xf8ca9308 │ │ │ │ vhadd.u8 d21, d0, d0 │ │ │ │ - blls 8610c4 │ │ │ │ + blls 8610c4 │ │ │ │ blcc 1523a0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ blls 8257b4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr0, {6} │ │ │ │ ldrmi sp, [r9], -r6, asr #32 │ │ │ │ bleq 2bcce4 >::_M_default_append(unsigned int)@@Base+0x373e0> │ │ │ │ @@ -309170,19 +309170,19 @@ │ │ │ │ @ instruction: 0xffdcf6d6 │ │ │ │ stmdbls r7, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf6d74478 │ │ │ │ bls 33f0ac >::_M_default_append(unsigned int)@@Base+0xb97a8> │ │ │ │ andlt r4, sp, r0, lsl r6 │ │ │ │ blhi 1fc14c │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r6, fp, r6, asr #6 │ │ │ │ - rsbeq sp, sl, lr, asr #11 │ │ │ │ - rsbeq r6, fp, r0, asr r3 │ │ │ │ - rsbeq r6, fp, r8, lsl #4 │ │ │ │ - mlseq sl, r0, r4, sp │ │ │ │ + rsbeq r6, fp, lr, asr #6 │ │ │ │ + ldrdeq sp, [sl], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r6, fp, r8, asr r3 │ │ │ │ + rsbeq r6, fp, r0, lsl r2 │ │ │ │ + mlseq sl, r8, r4, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec98078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r2, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r1, r6, r8, lsl #24 │ │ │ │ @ instruction: 0xf5a1691c │ │ │ │ ldc 14, cr7, [r2, #512] @ 0x200 │ │ │ │ @@ -309337,24 +309337,24 @@ │ │ │ │ stmdami lr, {r2, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x11bcf640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 4, pc, cr8, cr6, {6} @ │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf6d64478 │ │ │ │ ldr pc, [r6, -r3, asr #30]! │ │ │ │ - rsbeq r6, fp, lr, ror #1 │ │ │ │ - rsbeq sp, sl, r0, lsr #10 │ │ │ │ - rsbeq r6, fp, sl, asr r0 │ │ │ │ - rsbeq sp, sl, r2, ror #5 │ │ │ │ - ldrdeq r5, [fp], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq sp, sl, ip, asr r2 │ │ │ │ - mlseq fp, r6, pc, r5 @ │ │ │ │ - rsbeq sp, sl, lr, lsl r2 │ │ │ │ - rsbeq r5, fp, r0, ror #30 │ │ │ │ - rsbeq sp, sl, r8, ror #3 │ │ │ │ + strdeq r6, [fp], #-6 @ │ │ │ │ + rsbeq sp, sl, r8, lsr #10 │ │ │ │ + rsbeq r6, fp, r2, rrx │ │ │ │ + rsbeq sp, sl, sl, ror #5 │ │ │ │ + ldrdeq r5, [fp], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq sp, sl, r4, ror #4 │ │ │ │ + mlseq fp, lr, pc, r5 @ │ │ │ │ + rsbeq sp, sl, r6, lsr #4 │ │ │ │ + rsbeq r5, fp, r8, ror #30 │ │ │ │ + strdeq sp, [sl], #-16 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, ip, asr #16 │ │ │ │ blle 211b88 │ │ │ │ andlt r2, r4, r1 │ │ │ │ @@ -309394,19 +309394,19 @@ │ │ │ │ msrne (UNDEF: 47), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 0, pc, cr8, cr6, {6} │ │ │ │ @ instruction: 0xf04f4807 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 6, 6, pc, cr2, cr6, {6} │ │ │ │ svclt 0x0000e7ee │ │ │ │ - rsbeq r5, fp, r0, lsl #30 │ │ │ │ - rsbeq r5, fp, r0, lsr #29 │ │ │ │ - rsbeq sp, sl, r6, lsr #2 │ │ │ │ - rsbeq r5, fp, r0, lsl #29 │ │ │ │ - rsbeq sp, sl, r6, lsl #2 │ │ │ │ + rsbeq r5, fp, r8, lsl #30 │ │ │ │ + rsbeq r5, fp, r8, lsr #29 │ │ │ │ + rsbeq sp, sl, lr, lsr #2 │ │ │ │ + rsbeq r5, fp, r8, lsl #29 │ │ │ │ + rsbeq sp, sl, lr, lsl #2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fef7f530 │ │ │ │ strmi r4, [r7], -ip, ror #20 │ │ │ │ vqdmull.s32 q2, d13, d12[1] │ │ │ │ ldrbtmi r4, [sl], #-3372 @ 0xfffff2d4 │ │ │ │ @@ -309515,19 +309515,19 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ stc2l 6, cr15, [r8, #856]! @ 0x358 │ │ │ │ str r9, [r6, r4, lsl #22]! │ │ │ │ b 1dfeef4 │ │ │ │ ldrshteq sp, [r5], #-114 @ 0xffffff8e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrshteq sp, [r5], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r5, fp, sl, ror sp │ │ │ │ - rsbeq r5, fp, r2, ror #25 │ │ │ │ - rsbeq ip, sl, sl, ror #30 │ │ │ │ - rsbeq r5, fp, sl, lsr #25 │ │ │ │ - rsbeq ip, sl, r2, lsr pc │ │ │ │ + rsbeq r5, fp, r2, lsl #27 │ │ │ │ + rsbeq r5, fp, sl, ror #25 │ │ │ │ + rsbeq ip, sl, r2, ror pc │ │ │ │ + strhteq r5, [fp], #-194 @ 0xffffff3e │ │ │ │ + rsbeq ip, sl, sl, lsr pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r0], #-131 @ 0xffffff7d │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ eorsvs r9, ip, sl, lsl #30 │ │ │ │ @@ -309563,18 +309563,18 @@ │ │ │ │ cmppvs pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf6d6300c │ │ │ │ stmdami r6, {r0, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 6, cr15, [r0, #856] @ 0x358 │ │ │ │ strb r9, [ip, r1, lsl #22]! │ │ │ │ - rsbeq r5, fp, sl, lsl ip │ │ │ │ - rsbeq ip, sl, r2, lsr #29 │ │ │ │ - ldrdeq r5, [fp], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq ip, sl, r2, ror #28 │ │ │ │ + rsbeq r5, fp, r2, lsr #24 │ │ │ │ + rsbeq ip, sl, sl, lsr #29 │ │ │ │ + rsbeq r5, fp, r2, ror #23 │ │ │ │ + rsbeq ip, sl, sl, ror #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, ip, asr #24 │ │ │ │ strmi r4, [r1], ip, asr #18 │ │ │ │ andcs r4, r1, ip, ror r4 │ │ │ │ @@ -309651,20 +309651,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2304 @ 0xfffff700 │ │ │ │ ldc2l 6, cr15, [r8], {214} @ 0xd6 │ │ │ │ ldr r9, [lr, r0, lsl #20]! │ │ │ │ stmdb r2!, {r4, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq sp, r5, r4, asr r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq sp, r5, sl, lsr #9 │ │ │ │ - rsbeq r5, fp, r6, asr #21 │ │ │ │ - rsbeq ip, sl, lr, asr #26 │ │ │ │ - rsbeq r5, fp, r8, lsr #21 │ │ │ │ - rsbeq ip, sl, r0, lsr sp │ │ │ │ - rsbeq r5, fp, sl, lsl #21 │ │ │ │ - rsbeq ip, sl, r2, lsl sp │ │ │ │ + rsbeq r5, fp, lr, asr #21 │ │ │ │ + rsbeq ip, sl, r6, asr sp │ │ │ │ + strhteq r5, [fp], #-160 @ 0xffffff60 │ │ │ │ + rsbeq ip, sl, r8, lsr sp │ │ │ │ + mlseq fp, r2, sl, r5 │ │ │ │ + rsbeq ip, sl, sl, lsl sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r9, asr #24 │ │ │ │ strmi r4, [r2], r9, asr #18 │ │ │ │ andcs r4, r1, ip, ror r4 │ │ │ │ @@ -309709,15 +309709,15 @@ │ │ │ │ ldrbtmi r6, [r8], #-458 @ 0xfffffe36 │ │ │ │ @ instruction: 0xf6d6300c │ │ │ │ stmdami r1!, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrrc2 6, 13, pc, lr, cr6 @ │ │ │ │ orrlt lr, r2, r3 │ │ │ │ eorsvs r2, fp, r7, lsl #6 │ │ │ │ - bmi 88a6d0 │ │ │ │ + bmi 88a6d0 │ │ │ │ ldrbtmi r4, [sl], #-2841 @ 0xfffff4e7 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsr #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ @@ -309737,21 +309737,21 @@ │ │ │ │ stmdami ip, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [sl], #-856 @ 0xfffffca8 │ │ │ │ @ instruction: 0xf6d0e7cf │ │ │ │ svclt 0x0000e8b6 │ │ │ │ rsbseq sp, r5, ip, ror #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq fp, r6, r9, r5 │ │ │ │ - rsbeq ip, sl, lr, lsl ip │ │ │ │ + mlseq fp, lr, r9, r5 │ │ │ │ + rsbeq ip, sl, r6, lsr #24 │ │ │ │ rsbseq sp, r5, lr, lsr #6 │ │ │ │ - rsbeq r5, fp, sl, asr #18 │ │ │ │ - ldrdeq ip, [sl], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r5, fp, lr, lsr #18 │ │ │ │ - strhteq ip, [sl], #-182 @ 0xffffff4a │ │ │ │ + rsbeq r5, fp, r2, asr r9 │ │ │ │ + ldrdeq ip, [sl], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r5, fp, r6, lsr r9 │ │ │ │ + strhteq ip, [sl], #-190 @ 0xffffff42 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmdavs r3, {r3, r4, r7, r9, sl, lr}^ │ │ │ │ ldrmi fp, [r6], -r9, lsl #1 │ │ │ │ @ instruction: 0x63b2f503 │ │ │ │ @@ -309838,18 +309838,18 @@ │ │ │ │ strmi r0, [sl], -r4, lsl #6 │ │ │ │ stmdavs r1, {r0, r1, r3, r6, sl, lr}^ │ │ │ │ blvc 1fcf04 │ │ │ │ blne 27f9c0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x550> │ │ │ │ blvc 1fcb4c │ │ │ │ mvnsle r4, r3, lsl #5 │ │ │ │ svclt 0x0000e7b3 │ │ │ │ - strdeq r5, [fp], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq ip, sl, sl, lsl #21 │ │ │ │ - rsbeq r5, fp, r6, asr #15 │ │ │ │ - rsbeq ip, sl, lr, asr #20 │ │ │ │ + rsbeq r5, fp, r4, lsl #16 │ │ │ │ + mlseq sl, r2, sl, ip │ │ │ │ + rsbeq r5, fp, lr, asr #15 │ │ │ │ + rsbeq ip, sl, r6, asr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 27cd9c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ addslt r4, fp, r4, asr #29 │ │ │ │ strmi r4, [r3], r4, asr #27 │ │ │ │ @@ -310045,16 +310045,16 @@ │ │ │ │ andls r9, r9, fp, lsl #22 │ │ │ │ movwls r3, #45825 @ 0xb301 │ │ │ │ svclt 0x0000e6e8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sp, r5, r4, lsl #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, fp, ip, lsl #9 │ │ │ │ - rsbeq ip, sl, r4, lsl r7 │ │ │ │ + mlseq fp, r4, r4, r5 │ │ │ │ + rsbeq ip, sl, ip, lsl r7 │ │ │ │ ldrmi pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ tstpne r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrpl pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ andls r4, r4, ip, ror r4 │ │ │ │ @ instruction: 0xf104447d │ │ │ │ @ instruction: 0xf6d6000c │ │ │ │ stmdbls r4, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @@ -310308,42 +310308,42 @@ │ │ │ │ ldrbtmi r4, [r8], #-2081 @ 0xfffff7df │ │ │ │ @ instruction: 0xf6d5300c │ │ │ │ stmdami r0!, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xffaef6d5 │ │ │ │ ldr r9, [r3], -r4, lsl #20 │ │ │ │ ... │ │ │ │ - rsbeq r5, fp, r4, lsr #8 │ │ │ │ - strhteq ip, [sl], #-100 @ 0xffffff9c │ │ │ │ - strdeq r5, [fp], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq ip, sl, r8, ror r6 │ │ │ │ + rsbeq r5, fp, ip, lsr #8 │ │ │ │ + strhteq ip, [sl], #-108 @ 0xffffff94 │ │ │ │ + strdeq r5, [fp], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq ip, sl, r0, lsl #13 │ │ │ │ @ instruction: 0x0075cd90 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r5, [fp], #-50 @ 0xffffffce │ │ │ │ - rsbeq ip, sl, r2, asr #12 │ │ │ │ - rsbeq r5, fp, r0, lsl #7 │ │ │ │ - rsbeq ip, sl, r8, lsl #12 │ │ │ │ - rsbeq r5, fp, r4, lsr r3 │ │ │ │ - strhteq ip, [sl], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r5, fp, lr, lsl #5 │ │ │ │ - rsbeq ip, sl, r6, lsl r5 │ │ │ │ - rsbeq r5, fp, ip, lsr r2 │ │ │ │ - rsbeq ip, sl, r4, asr #9 │ │ │ │ - rsbeq r5, fp, r2, asr r1 │ │ │ │ - ldrdeq ip, [sl], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r5, fp, r4, lsr r1 │ │ │ │ - strhteq ip, [sl], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq r5, fp, r6, lsl r1 │ │ │ │ - mlseq sl, lr, r3, ip │ │ │ │ - mlseq fp, sl, r0, r5 │ │ │ │ - rsbeq ip, sl, r2, lsr #6 │ │ │ │ - rsbeq r5, fp, ip, ror r0 │ │ │ │ - rsbeq ip, sl, r4, lsl #6 │ │ │ │ - rsbeq r5, fp, r6, lsr r0 │ │ │ │ - strhteq ip, [sl], #-46 @ 0xffffffd2 │ │ │ │ + strhteq r5, [fp], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq ip, sl, sl, asr #12 │ │ │ │ + rsbeq r5, fp, r8, lsl #7 │ │ │ │ + rsbeq ip, sl, r0, lsl r6 │ │ │ │ + rsbeq r5, fp, ip, lsr r3 │ │ │ │ + rsbeq ip, sl, r4, asr #11 │ │ │ │ + mlseq fp, r6, r2, r5 │ │ │ │ + rsbeq ip, sl, lr, lsl r5 │ │ │ │ + rsbeq r5, fp, r4, asr #4 │ │ │ │ + rsbeq ip, sl, ip, asr #9 │ │ │ │ + rsbeq r5, fp, sl, asr r1 │ │ │ │ + rsbeq ip, sl, r2, ror #7 │ │ │ │ + rsbeq r5, fp, ip, lsr r1 │ │ │ │ + rsbeq ip, sl, r4, asr #7 │ │ │ │ + rsbeq r5, fp, lr, lsl r1 │ │ │ │ + rsbeq ip, sl, r6, lsr #7 │ │ │ │ + rsbeq r5, fp, r2, lsr #1 │ │ │ │ + rsbeq ip, sl, sl, lsr #6 │ │ │ │ + rsbeq r5, fp, r4, lsl #1 │ │ │ │ + rsbeq ip, sl, ip, lsl #6 │ │ │ │ + rsbeq r5, fp, lr, lsr r0 │ │ │ │ + rsbeq ip, sl, r6, asr #5 │ │ │ │ vhadd.s8 d25, d0, d4 │ │ │ │ ldmdami r5, {r1, r2, r3, r5, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 5, pc, cr8, cr5, {6} @ │ │ │ │ stmdbls r4, {r0, r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf6d54478 │ │ │ │ bls 281e44 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x29d4> │ │ │ │ @@ -310359,16 +310359,16 @@ │ │ │ │ @ instruction: 0xf8dd4649 │ │ │ │ bls 3a6134 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ stmdbeq r2, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xc70ce9dd │ │ │ │ @ instruction: 0xf6ff4599 │ │ │ │ @ instruction: 0xe6c1ae98 │ │ │ │ - rsbeq r4, fp, r0, lsr #31 │ │ │ │ - rsbeq ip, sl, r8, lsr #4 │ │ │ │ + rsbeq r4, fp, r8, lsr #31 │ │ │ │ + rsbeq ip, sl, r0, lsr r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ stcls 6, cr4, [sl], {29} │ │ │ │ @@ -310518,24 +310518,24 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], lr │ │ │ │ ldrbtmi r7, [r8], #-438 @ 0xfffffe4a │ │ │ │ @ instruction: 0xf6d5300c │ │ │ │ stmdami ip, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mcr2 6, 0, pc, cr6, cr5, {6} @ │ │ │ │ svclt 0x0000e759 │ │ │ │ - rsbeq r4, fp, r2, asr #27 │ │ │ │ - rsbeq ip, sl, r0, asr r0 │ │ │ │ - rsbeq r4, fp, sl, ror sp │ │ │ │ - rsbeq ip, sl, r2 │ │ │ │ - rsbeq r4, fp, r8, asr #26 │ │ │ │ - ldrdeq fp, [sl], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r4, fp, r0, lsl #26 │ │ │ │ - rsbeq fp, sl, r8, lsl #31 │ │ │ │ - rsbeq r4, fp, r6, ror #25 │ │ │ │ - rsbeq fp, sl, lr, ror #30 │ │ │ │ + rsbeq r4, fp, sl, asr #27 │ │ │ │ + rsbeq ip, sl, r8, asr r0 │ │ │ │ + rsbeq r4, fp, r2, lsl #27 │ │ │ │ + rsbeq ip, sl, sl │ │ │ │ + rsbeq r4, fp, r0, asr sp │ │ │ │ + ldrdeq fp, [sl], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r4, fp, r8, lsl #26 │ │ │ │ + mlseq sl, r0, pc, fp @ │ │ │ │ + rsbeq r4, fp, lr, ror #25 │ │ │ │ + rsbeq fp, sl, r6, ror pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 27d85c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4616b095 │ │ │ │ blmi ffa93c2c │ │ │ │ @@ -310765,40 +310765,40 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 6, cr15, [r0], #-852 @ 0xfffffcac │ │ │ │ @ instruction: 0xf6cfe7ef │ │ │ │ svclt 0x0000e8ac │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq ip, r5, r8, lsr r6 │ │ │ │ - rsbeq r4, fp, lr, asr #25 │ │ │ │ - rsbeq r4, fp, sl, asr ip │ │ │ │ - rsbeq r4, fp, lr, lsl #21 │ │ │ │ - rsbeq fp, sl, r6, lsl sp │ │ │ │ - rsbeq r4, fp, r2, ror sl │ │ │ │ - strdeq fp, [sl], #-202 @ 0xffffff36 @ │ │ │ │ + ldrdeq r4, [fp], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r4, fp, r2, ror #24 │ │ │ │ + mlseq fp, r6, sl, r4 │ │ │ │ + rsbeq fp, sl, lr, lsl sp │ │ │ │ + rsbeq r4, fp, sl, ror sl │ │ │ │ + rsbeq fp, sl, r2, lsl #26 │ │ │ │ rsbseq ip, r5, r4, lsl r4 │ │ │ │ - rsbeq r4, fp, r6, lsr sl │ │ │ │ - strhteq fp, [sl], #-206 @ 0xffffff32 │ │ │ │ - rsbeq r4, fp, r8, lsl sl │ │ │ │ - rsbeq fp, sl, r0, lsr #25 │ │ │ │ - strdeq r4, [fp], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq fp, sl, r2, lsl #25 │ │ │ │ - ldrdeq r4, [fp], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq fp, sl, r4, ror #24 │ │ │ │ - strhteq r4, [fp], #-156 @ 0xffffff64 │ │ │ │ - rsbeq r4, fp, r6, lsr #20 │ │ │ │ - strhteq r4, [fp], #-150 @ 0xffffff6a │ │ │ │ - rsbeq r4, fp, lr, ror #18 │ │ │ │ - strdeq fp, [sl], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r4, fp, r2, asr r9 │ │ │ │ - ldrdeq fp, [sl], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r4, fp, sl, lsr r9 │ │ │ │ - rsbeq fp, sl, r0, asr #23 │ │ │ │ - rsbeq r4, fp, ip, lsl r9 │ │ │ │ - rsbeq fp, sl, r2, lsr #23 │ │ │ │ + rsbeq r4, fp, lr, lsr sl │ │ │ │ + rsbeq fp, sl, r6, asr #25 │ │ │ │ + rsbeq r4, fp, r0, lsr #20 │ │ │ │ + rsbeq fp, sl, r8, lsr #25 │ │ │ │ + rsbeq r4, fp, r2, lsl #20 │ │ │ │ + rsbeq fp, sl, sl, lsl #25 │ │ │ │ + rsbeq r4, fp, r4, ror #19 │ │ │ │ + rsbeq fp, sl, ip, ror #24 │ │ │ │ + rsbeq r4, fp, r4, asr #19 │ │ │ │ + rsbeq r4, fp, lr, lsr #20 │ │ │ │ + strhteq r4, [fp], #-158 @ 0xffffff62 │ │ │ │ + rsbeq r4, fp, r6, ror r9 │ │ │ │ + strdeq fp, [sl], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r4, fp, sl, asr r9 │ │ │ │ + rsbeq fp, sl, r2, ror #23 │ │ │ │ + rsbeq r4, fp, r2, asr #18 │ │ │ │ + rsbeq fp, sl, r8, asr #23 │ │ │ │ + rsbeq r4, fp, r4, lsr #18 │ │ │ │ + rsbeq fp, sl, sl, lsr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2fdc7c >::_M_default_append(unsigned int)@@Base+0x78378> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0x4614b09b │ │ │ │ blmi ff094050 │ │ │ │ @@ -310988,19 +310988,19 @@ │ │ │ │ msrhi SPSR_fxc, r0, asr #32 │ │ │ │ andslt r4, fp, r8, lsl r6 │ │ │ │ blhi 2fddb4 >::_M_default_append(unsigned int)@@Base+0x784b0> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq ip, r5, r8, lsl r2 │ │ │ │ - rsbeq r4, fp, lr, lsr #17 │ │ │ │ - rsbeq r4, fp, sl, lsr r8 │ │ │ │ - rsbeq r4, fp, lr, ror #12 │ │ │ │ - strhteq r4, [fp], #-86 @ 0xffffffaa │ │ │ │ - rsbeq fp, sl, lr, lsr r8 │ │ │ │ + strhteq r4, [fp], #-134 @ 0xffffff7a │ │ │ │ + rsbeq r4, fp, r2, asr #16 │ │ │ │ + rsbeq r4, fp, r6, ror r6 │ │ │ │ + strhteq r4, [fp], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq fp, sl, r6, asr #16 │ │ │ │ rsbseq fp, r5, r6, asr pc │ │ │ │ blvc ff27e5c0 │ │ │ │ blx 57e6b8 │ │ │ │ addshi pc, r0, r0, asr #4 │ │ │ │ blvc 27e3d0 │ │ │ │ blpl 17e5d8 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ @@ -311165,42 +311165,42 @@ │ │ │ │ @ instruction: 0xf83ef6d5 │ │ │ │ stmdbls r5, {r0, r5, fp, lr} │ │ │ │ @ instruction: 0xf6d54478 │ │ │ │ blls 2c1170 >::_M_default_append(unsigned int)@@Base+0x3b86c> │ │ │ │ @ instruction: 0xf6cee689 │ │ │ │ svclt 0x0000ed84 │ │ │ │ ... │ │ │ │ - rsbeq r4, fp, sl, asr #9 │ │ │ │ - rsbeq fp, sl, r2, asr r7 │ │ │ │ - rsbeq r4, fp, r4, ror #8 │ │ │ │ - rsbeq fp, sl, ip, ror #13 │ │ │ │ - rsbeq r4, fp, r8, asr #8 │ │ │ │ - ldrdeq fp, [sl], #-96 @ 0xffffffa0 @ │ │ │ │ - strdeq r4, [fp], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq fp, sl, sl, ror r6 │ │ │ │ - ldrdeq r4, [fp], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r4, fp, ip, lsr r4 │ │ │ │ - strhteq r4, [fp], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq fp, sl, r0, asr #12 │ │ │ │ - mlseq fp, sl, r3, r4 │ │ │ │ - rsbeq fp, sl, r2, lsr #12 │ │ │ │ - rsbeq r4, fp, ip, ror r3 │ │ │ │ - rsbeq fp, sl, r4, lsl #12 │ │ │ │ - rsbeq r4, fp, lr, asr r3 │ │ │ │ - rsbeq fp, sl, r6, ror #11 │ │ │ │ - rsbeq r4, fp, r0, asr #6 │ │ │ │ - rsbeq fp, sl, r8, asr #11 │ │ │ │ - rsbeq r4, fp, r2, lsr #6 │ │ │ │ - rsbeq fp, sl, sl, lsr #11 │ │ │ │ - rsbeq r4, fp, r8, lsl #6 │ │ │ │ - rsbeq fp, sl, lr, lsl #11 │ │ │ │ - rsbeq r4, fp, sl, ror #5 │ │ │ │ - rsbeq fp, sl, r0, ror r5 │ │ │ │ - rsbeq r4, fp, ip, asr #5 │ │ │ │ - rsbeq fp, sl, r4, asr r5 │ │ │ │ + ldrdeq r4, [fp], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq fp, sl, sl, asr r7 │ │ │ │ + rsbeq r4, fp, ip, ror #8 │ │ │ │ + strdeq fp, [sl], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r4, fp, r0, asr r4 │ │ │ │ + ldrdeq fp, [sl], #-104 @ 0xffffff98 @ │ │ │ │ + strdeq r4, [fp], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq fp, sl, r2, lsl #13 │ │ │ │ + ldrdeq r4, [fp], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r4, fp, r4, asr #8 │ │ │ │ + rsbeq r4, fp, r0, asr #7 │ │ │ │ + rsbeq fp, sl, r8, asr #12 │ │ │ │ + rsbeq r4, fp, r2, lsr #7 │ │ │ │ + rsbeq fp, sl, sl, lsr #12 │ │ │ │ + rsbeq r4, fp, r4, lsl #7 │ │ │ │ + rsbeq fp, sl, ip, lsl #12 │ │ │ │ + rsbeq r4, fp, r6, ror #6 │ │ │ │ + rsbeq fp, sl, lr, ror #11 │ │ │ │ + rsbeq r4, fp, r8, asr #6 │ │ │ │ + ldrdeq fp, [sl], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r4, fp, sl, lsr #6 │ │ │ │ + strhteq fp, [sl], #-82 @ 0xffffffae │ │ │ │ + rsbeq r4, fp, r0, lsl r3 │ │ │ │ + mlseq sl, r6, r5, fp │ │ │ │ + strdeq r4, [fp], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq fp, sl, r8, ror r5 │ │ │ │ + ldrdeq r4, [fp], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq fp, sl, ip, asr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldclmi 0, cr11, [r5], #580 @ 0x244 │ │ │ │ ldrbtmi r4, [ip], #-1565 @ 0xfffff9e3 │ │ │ │ blmi ffe67a44 │ │ │ │ @@ -311445,28 +311445,28 @@ │ │ │ │ mcr2 6, 6, pc, cr12, cr4, {6} @ │ │ │ │ ldrt r9, [r5], -r5, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq fp, [r5], #-186 @ 0xffffff46 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq fp, r5, r4, lsr #23 │ │ │ │ - rsbeq r4, fp, r4, asr r0 │ │ │ │ - ldrdeq fp, [sl], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r4, fp, r8, lsr #32 │ │ │ │ - strhteq fp, [sl], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r4, fp, ip │ │ │ │ - mlseq sl, r4, r2, fp │ │ │ │ - strdeq r3, [fp], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq fp, sl, r8, ror r2 │ │ │ │ - rsbeq r3, fp, r8, lsr #30 │ │ │ │ - strhteq fp, [sl], #-16 │ │ │ │ - rsbeq r3, fp, ip, lsl #30 │ │ │ │ - mlseq sl, r4, r1, fp │ │ │ │ - rsbeq r3, fp, r2, ror lr │ │ │ │ - strdeq fp, [sl], #-10 @ │ │ │ │ + rsbeq r4, fp, ip, asr r0 │ │ │ │ + rsbeq fp, sl, r4, ror #5 │ │ │ │ + rsbeq r4, fp, r0, lsr r0 │ │ │ │ + strhteq fp, [sl], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq r4, fp, r4, lsl r0 │ │ │ │ + mlseq sl, ip, r2, fp │ │ │ │ + strdeq r3, [fp], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq fp, sl, r0, lsl #5 │ │ │ │ + rsbeq r3, fp, r0, lsr pc │ │ │ │ + strhteq fp, [sl], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq r3, fp, r4, lsl pc │ │ │ │ + mlseq sl, ip, r1, fp │ │ │ │ + rsbeq r3, fp, sl, ror lr │ │ │ │ + rsbeq fp, sl, r2, lsl #2 │ │ │ │ strmi r9, [r3], -r7, lsl #20 │ │ │ │ @ instruction: 0xe6096010 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strbmi r1, [r6, #-3222]! @ 0xfffff36a │ │ │ │ @ instruction: 0x2701bfbf │ │ │ │ beq f7f684 │ │ │ │ ldmdaeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -311498,18 +311498,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [lr, #848] @ 0x350 │ │ │ │ stmdbls r5, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ blls 2c2c30 >::_M_default_append(unsigned int)@@Base+0x3d32c> │ │ │ │ @ instruction: 0xf6cee5c2 │ │ │ │ svclt 0x0000eae4 │ │ │ │ - strhteq r3, [fp], #-220 @ 0xffffff24 │ │ │ │ - rsbeq fp, sl, r4, asr #32 │ │ │ │ - rsbeq r3, fp, ip, lsl #27 │ │ │ │ - rsbeq fp, sl, r4, lsl r0 │ │ │ │ + rsbeq r3, fp, r4, asr #27 │ │ │ │ + rsbeq fp, sl, ip, asr #32 │ │ │ │ + mlseq fp, r4, sp, r3 │ │ │ │ + rsbeq fp, sl, ip, lsl r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, sl, lsr #24 │ │ │ │ @ instruction: 0x1e1e492a │ │ │ │ svclt 0x00c8447c │ │ │ │ @@ -311551,16 +311551,16 @@ │ │ │ │ blls 2bd348 >::_M_default_append(unsigned int)@@Base+0x37a44> │ │ │ │ stcle 2, cr4, [r1, #-588] @ 0xfffffdb4 │ │ │ │ eorsvs r2, fp, sl, lsl #6 │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ b 2080ed8 │ │ │ │ rsbseq fp, r5, r0, lsl #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, fp, ip, ror #25 │ │ │ │ - rsbeq sl, sl, r4, ror pc │ │ │ │ + strdeq r3, [fp], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq sl, sl, ip, ror pc │ │ │ │ rsbseq fp, r5, ip, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2fe874 >::_M_default_append(unsigned int)@@Base+0x78f70> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ addslt r4, r3, sl, ror #27 │ │ │ │ @@ -311795,21 +311795,21 @@ │ │ │ │ stmdami sp, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2 6, cr15, [sl], {212} @ 0xd4 │ │ │ │ strb r9, [fp, -r3, lsl #22]! │ │ │ │ ... │ │ │ │ rsbseq fp, r5, lr, lsr #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, fp, r8, asr #20 │ │ │ │ - ldrdeq sl, [sl], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r3, fp, r0, asr sl │ │ │ │ + ldrdeq sl, [sl], #-200 @ 0xffffff38 @ │ │ │ │ ldrhteq fp, [r5], #-52 @ 0xffffffcc │ │ │ │ - ldrdeq r3, [fp], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq sl, sl, lr, asr ip │ │ │ │ - rsbeq r3, fp, lr, ror #17 │ │ │ │ - rsbeq sl, sl, r6, ror fp │ │ │ │ + ldrdeq r3, [fp], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq sl, sl, r6, ror #24 │ │ │ │ + strdeq r3, [fp], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq sl, sl, lr, ror fp │ │ │ │ vadd.i8 d20, d0, d20 │ │ │ │ movwls r4, #12711 @ 0x31a7 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx c012fa │ │ │ │ stmdbls r3, {r0, r5, fp, lr} │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ blls 242748 │ │ │ │ @@ -311838,20 +311838,20 @@ │ │ │ │ blx fff01360 │ │ │ │ stmdbls r3, {r0, r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ blls 2426e0 │ │ │ │ @ instruction: 0xf6cee712 │ │ │ │ svclt 0x0000e83c │ │ │ │ ... │ │ │ │ - rsbeq r3, fp, r4, lsr #17 │ │ │ │ - rsbeq sl, sl, ip, lsr #22 │ │ │ │ - rsbeq r3, fp, r0, ror r8 │ │ │ │ - strdeq sl, [sl], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r3, fp, ip, lsr r8 │ │ │ │ - rsbeq sl, sl, r4, asr #21 │ │ │ │ + rsbeq r3, fp, ip, lsr #17 │ │ │ │ + rsbeq sl, sl, r4, lsr fp │ │ │ │ + rsbeq r3, fp, r8, ror r8 │ │ │ │ + rsbeq sl, sl, r0, lsl #22 │ │ │ │ + rsbeq r3, fp, r4, asr #16 │ │ │ │ + rsbeq sl, sl, ip, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9aa4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1561 @ 0x619 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ stc2 7, cr15, [sl, #1020]! @ 0x3fc │ │ │ │ @@ -311863,16 +311863,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff1813cc │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ blls 242674 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r3, [fp], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq sl, sl, r8, asr sl │ │ │ │ + ldrdeq r3, [fp], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq sl, sl, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9aaa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1561 @ 0x619 │ │ │ │ strls r9, [r0], #-3081 @ 0xfffff3f7 │ │ │ │ stc2 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ @@ -311884,16 +311884,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe701420 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ blls 242620 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r3, fp, ip, ror r7 │ │ │ │ - rsbeq sl, sl, r4, lsl #20 │ │ │ │ + rsbeq r3, fp, r4, lsl #15 │ │ │ │ + rsbeq sl, sl, ip, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9aaf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x460b461a │ │ │ │ stmdbls r6, {r0, r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @@ -311905,16 +311905,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d4300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx b01482 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r3, fp, r6, lsr #14 │ │ │ │ - rsbeq sl, sl, lr, lsr #19 │ │ │ │ + rsbeq r3, fp, lr, lsr #14 │ │ │ │ + strhteq sl, [sl], #-150 @ 0xffffff6a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec9ab48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, pc, r0, asr #8 │ │ │ │ ldrtcc pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -312185,85 +312185,85 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf83cf6d4 │ │ │ │ strtmi r4, [r1], -sl, asr #16 │ │ │ │ @ instruction: 0xf6d44478 │ │ │ │ @ instruction: 0xe63cf8f7 │ │ │ │ rsbseq fp, r5, r2, lsr #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, fp, r8, ror #13 │ │ │ │ - rsbeq r3, fp, r2, lsr #14 │ │ │ │ + strdeq r3, [fp], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r3, fp, sl, lsr #14 │ │ │ │ @ instruction: 0xffffd4db │ │ │ │ - rsbeq r3, fp, r4, asr #14 │ │ │ │ + rsbeq r3, fp, ip, asr #14 │ │ │ │ @ instruction: 0xffffd0a3 │ │ │ │ @ instruction: 0xffffd199 │ │ │ │ @ instruction: 0xfffffecf │ │ │ │ @ instruction: 0xfffffe6f │ │ │ │ - rsbeq r3, fp, ip, asr r7 │ │ │ │ - rsbeq r3, fp, ip, asr #12 │ │ │ │ - ldrdeq sl, [sl], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r3, fp, r4, ror #14 │ │ │ │ + rsbeq r3, fp, r4, asr r6 │ │ │ │ + ldrdeq sl, [sl], #-140 @ 0xffffff74 @ │ │ │ │ rsbseq sl, r5, lr, ror #31 │ │ │ │ andeq r0, r0, r7, lsl #13 │ │ │ │ andeq r0, r0, r1, lsl #9 │ │ │ │ @ instruction: 0xffffcee3 │ │ │ │ - strdeq r3, [fp], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq sl, sl, r8, ror r8 │ │ │ │ - ldrdeq r3, [fp], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq sl, sl, lr, asr r8 │ │ │ │ - strhteq r3, [fp], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq sl, sl, r4, asr #16 │ │ │ │ + strdeq r3, [fp], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq sl, sl, r0, lsl #17 │ │ │ │ + ldrdeq r3, [fp], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq sl, sl, r6, ror #16 │ │ │ │ + rsbeq r3, fp, r4, asr #11 │ │ │ │ + rsbeq sl, sl, ip, asr #16 │ │ │ │ @ instruction: 0xffffce17 │ │ │ │ @ instruction: 0xffffcd91 │ │ │ │ - rsbeq r3, fp, lr, ror r5 │ │ │ │ - rsbeq sl, sl, r6, lsl #16 │ │ │ │ - rsbeq r3, fp, r4, ror #10 │ │ │ │ - rsbeq sl, sl, ip, ror #15 │ │ │ │ + rsbeq r3, fp, r6, lsl #11 │ │ │ │ + rsbeq sl, sl, lr, lsl #16 │ │ │ │ + rsbeq r3, fp, ip, ror #10 │ │ │ │ + strdeq sl, [sl], #-116 @ 0xffffff8c @ │ │ │ │ @ instruction: 0xffffcd13 │ │ │ │ - rsbeq r3, fp, r8, lsr r5 │ │ │ │ - rsbeq sl, sl, r0, asr #15 │ │ │ │ + rsbeq r3, fp, r0, asr #10 │ │ │ │ + rsbeq sl, sl, r8, asr #15 │ │ │ │ @ instruction: 0xffffc4bb │ │ │ │ - rsbeq r3, fp, ip, lsl #10 │ │ │ │ - mlseq sl, r4, r7, sl │ │ │ │ + rsbeq r3, fp, r4, lsl r5 │ │ │ │ + mlseq sl, ip, r7, sl │ │ │ │ @ instruction: 0xffffd87f │ │ │ │ - rsbeq r3, fp, r0, ror #9 │ │ │ │ - rsbeq sl, sl, r8, ror #14 │ │ │ │ - rsbeq r3, fp, r2, asr #9 │ │ │ │ - rsbeq sl, sl, r8, asr #14 │ │ │ │ - rsbeq r3, fp, r2, lsr #9 │ │ │ │ - rsbeq r3, fp, r4, ror #10 │ │ │ │ + rsbeq r3, fp, r8, ror #9 │ │ │ │ + rsbeq sl, sl, r0, ror r7 │ │ │ │ + rsbeq r3, fp, sl, asr #9 │ │ │ │ + rsbeq sl, sl, r0, asr r7 │ │ │ │ + rsbeq r3, fp, sl, lsr #9 │ │ │ │ + rsbeq r3, fp, ip, ror #10 │ │ │ │ andeq r0, r0, fp, ror #21 │ │ │ │ - rsbeq r3, fp, r8, ror r4 │ │ │ │ - rsbeq sl, sl, r0, lsl #14 │ │ │ │ + rsbeq r3, fp, r0, lsl #9 │ │ │ │ + rsbeq sl, sl, r8, lsl #14 │ │ │ │ @ instruction: 0xffffdced │ │ │ │ - rsbeq r3, fp, r4, asr #8 │ │ │ │ - rsbeq sl, sl, ip, asr #13 │ │ │ │ + rsbeq r3, fp, ip, asr #8 │ │ │ │ + ldrdeq sl, [sl], #-100 @ 0xffffff9c @ │ │ │ │ @ instruction: 0xffffcb1f │ │ │ │ - rsbeq r3, fp, r8, lsl r4 │ │ │ │ - rsbeq sl, sl, r0, lsr #13 │ │ │ │ + rsbeq r3, fp, r0, lsr #8 │ │ │ │ + rsbeq sl, sl, r8, lsr #13 │ │ │ │ @ instruction: 0xfffff693 │ │ │ │ - rsbeq r3, fp, r0, ror #7 │ │ │ │ - rsbeq sl, sl, r8, ror #12 │ │ │ │ + rsbeq r3, fp, r8, ror #7 │ │ │ │ + rsbeq sl, sl, r0, ror r6 │ │ │ │ @ instruction: 0xffffc9d3 │ │ │ │ - strhteq r3, [fp], #-52 @ 0xffffffcc │ │ │ │ - rsbeq sl, sl, ip, lsr r6 │ │ │ │ + strhteq r3, [fp], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq sl, sl, r4, asr #12 │ │ │ │ @ instruction: 0xffffd947 │ │ │ │ @ instruction: 0xffffd7d9 │ │ │ │ - rsbeq r3, fp, sl, ror r3 │ │ │ │ - rsbeq sl, sl, r2, lsl #12 │ │ │ │ + rsbeq r3, fp, r2, lsl #7 │ │ │ │ + rsbeq sl, sl, sl, lsl #12 │ │ │ │ @ instruction: 0xffffc68d │ │ │ │ - rsbeq r3, fp, lr, asr #6 │ │ │ │ - ldrdeq sl, [sl], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r3, fp, r6, asr r3 │ │ │ │ + ldrdeq sl, [sl], #-94 @ 0xffffffa2 @ │ │ │ │ @ instruction: 0xfffffbd9 │ │ │ │ - rsbeq r3, fp, r2, lsr #6 │ │ │ │ - rsbeq sl, sl, sl, lsr #11 │ │ │ │ + rsbeq r3, fp, sl, lsr #6 │ │ │ │ + strhteq sl, [sl], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0xffffe65d │ │ │ │ - strdeq r3, [fp], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq sl, sl, lr, ror r5 │ │ │ │ + strdeq r3, [fp], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq sl, sl, r6, lsl #11 │ │ │ │ @ instruction: 0xffffea51 │ │ │ │ - rsbeq r3, fp, r8, asr #5 │ │ │ │ - rsbeq sl, sl, r0, asr r5 │ │ │ │ + ldrdeq r3, [fp], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq sl, sl, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9b0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -312274,16 +312274,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d3300c │ │ │ │ stmdami r5, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf844f6d4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r3, fp, r2, ror #2 │ │ │ │ - rsbeq sl, sl, sl, ror #7 │ │ │ │ + rsbeq r3, fp, sl, ror #2 │ │ │ │ + strdeq sl, [sl], #-50 @ 0xffffffce @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, ip, ip, asr ip │ │ │ │ strmi r4, [r6], -r9, lsl #13 │ │ │ │ @ instruction: 0x4692447c │ │ │ │ @@ -312373,26 +312373,26 @@ │ │ │ │ @ instruction: 0xf6404810 │ │ │ │ ldrbtmi r2, [r8], #-337 @ 0xfffffeaf │ │ │ │ @ instruction: 0xf6d3300c │ │ │ │ stmdami lr, {r0, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6d34478 │ │ │ │ @ instruction: 0xe7e1ff7b │ │ │ │ - mlseq fp, r4, r1, r3 │ │ │ │ - rsbeq r3, fp, r8, lsr #2 │ │ │ │ - rsbeq r3, fp, sl, asr #32 │ │ │ │ - ldrdeq sl, [sl], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r3, fp, sl, lsr #32 │ │ │ │ - rsbeq r6, sl, r2, lsl ip │ │ │ │ - rsbeq r3, fp, ip │ │ │ │ - mlseq sl, r2, r2, sl │ │ │ │ - rsbeq r2, fp, lr, ror #31 │ │ │ │ - rsbeq sl, sl, r4, ror r2 │ │ │ │ - ldrdeq r2, [fp], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq sl, sl, r8, asr r2 │ │ │ │ + mlseq fp, ip, r1, r3 │ │ │ │ + rsbeq r3, fp, r0, lsr r1 │ │ │ │ + rsbeq r3, fp, r2, asr r0 │ │ │ │ + ldrdeq sl, [sl], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r3, fp, r2, lsr r0 │ │ │ │ + rsbeq r6, sl, sl, lsl ip │ │ │ │ + rsbeq r3, fp, r4, lsl r0 │ │ │ │ + mlseq sl, sl, r2, sl │ │ │ │ + strdeq r2, [fp], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq sl, sl, ip, ror r2 │ │ │ │ + ldrdeq r2, [fp], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq sl, sl, r0, ror #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r3, r1, ror sp │ │ │ │ @ instruction: 0x461f4c71 │ │ │ │ movwcs r4, #1149 @ 0x47d │ │ │ │ @@ -312505,26 +312505,26 @@ │ │ │ │ ldmdami r1, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6d34478 │ │ │ │ @ instruction: 0xe7effe79 │ │ │ │ bl 281dc4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2954> │ │ │ │ rsbseq sl, r5, ip, lsr #18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, fp, sl, asr #30 │ │ │ │ - rsbeq r2, fp, r8, lsr #30 │ │ │ │ - rsbeq r2, fp, r8, asr #29 │ │ │ │ + rsbeq r2, fp, r2, asr pc │ │ │ │ + rsbeq r2, fp, r0, lsr pc │ │ │ │ + ldrdeq r2, [fp], #-224 @ 0xffffff20 @ │ │ │ │ rsbseq sl, r5, r6, asr #16 │ │ │ │ - rsbeq r2, fp, sl, lsr #28 │ │ │ │ - strhteq sl, [sl], #-2 │ │ │ │ - rsbeq r2, fp, ip, lsl #28 │ │ │ │ - mlseq sl, r4, r0, sl │ │ │ │ - rsbeq r2, fp, ip, ror #27 │ │ │ │ - rsbeq sl, sl, r2, ror r0 │ │ │ │ - rsbeq r2, fp, lr, asr #27 │ │ │ │ - rsbeq sl, sl, r4, asr r0 │ │ │ │ + rsbeq r2, fp, r2, lsr lr │ │ │ │ + strhteq sl, [sl], #-10 │ │ │ │ + rsbeq r2, fp, r4, lsl lr │ │ │ │ + mlseq sl, ip, r0, sl │ │ │ │ + strdeq r2, [fp], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq sl, sl, sl, ror r0 │ │ │ │ + ldrdeq r2, [fp], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq sl, sl, ip, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, ip, lr, asr ip │ │ │ │ strmi r4, [r6], -r9, lsl #13 │ │ │ │ @ instruction: 0x4692447c │ │ │ │ @@ -312616,28 +312616,28 @@ │ │ │ │ @ instruction: 0xf6404812 │ │ │ │ ldrbtmi r2, [r8], #-337 @ 0xfffffeaf │ │ │ │ @ instruction: 0xf6d3300c │ │ │ │ ldmdami r0, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6d34478 │ │ │ │ @ instruction: 0xe7e1fd95 │ │ │ │ - ldrdeq r2, [fp], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r2, fp, r4, ror #26 │ │ │ │ - mlseq fp, r6, ip, r2 │ │ │ │ - rsbeq r9, sl, lr, lsl pc │ │ │ │ - rsbeq r2, fp, lr, ror ip │ │ │ │ - rsbeq r9, sl, r6, lsl #30 │ │ │ │ - rsbeq r2, fp, lr, asr ip │ │ │ │ - rsbeq r6, sl, r6, asr #16 │ │ │ │ - rsbeq r2, fp, r0, asr #24 │ │ │ │ - rsbeq r9, sl, r6, asr #29 │ │ │ │ - rsbeq r2, fp, r2, lsr #24 │ │ │ │ - rsbeq r9, sl, r8, lsr #29 │ │ │ │ - rsbeq r2, fp, r6, lsl #24 │ │ │ │ - rsbeq r9, sl, ip, lsl #29 │ │ │ │ + ldrdeq r2, [fp], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r2, fp, ip, ror #26 │ │ │ │ + mlseq fp, lr, ip, r2 │ │ │ │ + rsbeq r9, sl, r6, lsr #30 │ │ │ │ + rsbeq r2, fp, r6, lsl #25 │ │ │ │ + rsbeq r9, sl, lr, lsl #30 │ │ │ │ + rsbeq r2, fp, r6, ror #24 │ │ │ │ + rsbeq r6, sl, lr, asr #16 │ │ │ │ + rsbeq r2, fp, r8, asr #24 │ │ │ │ + rsbeq r9, sl, lr, asr #29 │ │ │ │ + rsbeq r2, fp, sl, lsr #24 │ │ │ │ + strhteq r9, [sl], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r2, fp, lr, lsl #24 │ │ │ │ + mlseq sl, r4, lr, r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ff94c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 1d95ee4 │ │ │ │ addlt r4, r5, r1, ror fp │ │ │ │ @@ -312751,28 +312751,28 @@ │ │ │ │ @ instruction: 0xf04f4813 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 6, cr15, [lr], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf6cde7d1 │ │ │ │ svclt 0x0000e91a │ │ │ │ rsbseq sl, r5, r4, asr r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, fp, ip, ror #23 │ │ │ │ + strdeq r2, [fp], #-180 @ 0xffffff4c @ │ │ │ │ rsbseq sl, r5, r4, lsl #9 │ │ │ │ - mlseq fp, sl, sl, r2 │ │ │ │ - rsbeq r9, sl, r2, lsr #26 │ │ │ │ - rsbeq r2, fp, sl, ror #20 │ │ │ │ - rsbeq r2, fp, r2, ror fp │ │ │ │ - rsbeq r2, fp, r0, asr sl │ │ │ │ - ldrdeq r9, [sl], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r2, fp, r8, lsr sl │ │ │ │ - rsbeq r9, sl, r0, asr #25 │ │ │ │ - rsbeq r2, fp, r4, lsl sl │ │ │ │ - rsbeq r2, fp, lr, ror sl │ │ │ │ - strdeq r2, [fp], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq r9, sl, lr, ror ip │ │ │ │ + rsbeq r2, fp, r2, lsr #21 │ │ │ │ + rsbeq r9, sl, sl, lsr #26 │ │ │ │ + rsbeq r2, fp, r2, ror sl │ │ │ │ + rsbeq r2, fp, sl, ror fp │ │ │ │ + rsbeq r2, fp, r8, asr sl │ │ │ │ + rsbeq r9, sl, r0, ror #25 │ │ │ │ + rsbeq r2, fp, r0, asr #20 │ │ │ │ + rsbeq r9, sl, r8, asr #25 │ │ │ │ + rsbeq r2, fp, ip, lsl sl │ │ │ │ + rsbeq r2, fp, r6, lsl #21 │ │ │ │ + rsbeq r2, fp, r0, lsl #20 │ │ │ │ + rsbeq r9, sl, r6, lsl #25 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 1ffb68 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stcmi 0, cr11, [r8, #588] @ 0x24c │ │ │ │ ldrmi r4, [r7], -r8, lsl #25 │ │ │ │ @@ -312909,31 +312909,31 @@ │ │ │ │ ldmdami r6, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2317 @ 0xfffff6f3 │ │ │ │ blx 1602426 │ │ │ │ str r9, [r6, sp, lsl #28] │ │ │ │ svc 0x00dcf6cc │ │ │ │ rsbseq sl, r5, r8, lsr r3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, fp, r2, lsr #17 │ │ │ │ - rsbeq r9, sl, sl, lsr #22 │ │ │ │ - rsbeq r2, fp, ip, ror #16 │ │ │ │ - strdeq r9, [sl], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r2, fp, sl, lsr #17 │ │ │ │ + rsbeq r9, sl, r2, lsr fp │ │ │ │ + rsbeq r2, fp, r4, ror r8 │ │ │ │ + strdeq r9, [sl], #-172 @ 0xffffff54 @ │ │ │ │ rsbseq sl, r5, lr, lsl #4 │ │ │ │ - rsbeq r2, fp, lr, lsl r8 │ │ │ │ - rsbeq r9, sl, r6, lsr #21 │ │ │ │ - rsbeq r2, fp, r2, lsl #16 │ │ │ │ - rsbeq r9, sl, sl, lsl #21 │ │ │ │ - rsbeq r2, fp, r4, ror #15 │ │ │ │ - rsbeq r6, sl, r0, lsr #9 │ │ │ │ - rsbeq r2, fp, r2, asr #15 │ │ │ │ - rsbeq r6, sl, lr, asr #4 │ │ │ │ - rsbeq r2, fp, r0, lsr #15 │ │ │ │ - mlseq sl, r0, r4, r6 │ │ │ │ - rsbeq r2, fp, lr, ror r7 │ │ │ │ - rsbeq r9, sl, r6, lsl #20 │ │ │ │ + rsbeq r2, fp, r6, lsr #16 │ │ │ │ + rsbeq r9, sl, lr, lsr #21 │ │ │ │ + rsbeq r2, fp, sl, lsl #16 │ │ │ │ + mlseq sl, r2, sl, r9 │ │ │ │ + rsbeq r2, fp, ip, ror #15 │ │ │ │ + rsbeq r6, sl, r8, lsr #9 │ │ │ │ + rsbeq r2, fp, sl, asr #15 │ │ │ │ + rsbeq r6, sl, r6, asr r2 │ │ │ │ + rsbeq r2, fp, r8, lsr #15 │ │ │ │ + mlseq sl, r8, r4, r6 │ │ │ │ + rsbeq r2, fp, r6, lsl #15 │ │ │ │ + rsbeq r9, sl, lr, lsl #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 1f96194 │ │ │ │ addlt r4, r6, r9, ror fp │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @@ -313054,29 +313054,29 @@ │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx d82668 │ │ │ │ @ instruction: 0xf6cce7ee │ │ │ │ svclt 0x0000eebc │ │ │ │ ldrhteq sl, [r5], #-8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, fp, r4, asr r7 │ │ │ │ + rsbeq r2, fp, ip, asr r7 │ │ │ │ rsbseq sl, r5, r0, lsr #32 │ │ │ │ - rsbeq r2, fp, lr, lsr #12 │ │ │ │ - strhteq r9, [sl], #-134 @ 0xffffff7a │ │ │ │ - rsbeq r2, fp, r4, lsl r6 │ │ │ │ - mlseq sl, ip, r8, r9 │ │ │ │ - strdeq r2, [fp], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r9, sl, r4, lsl #17 │ │ │ │ - ldrdeq r2, [fp], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r2, fp, lr, lsl #11 │ │ │ │ - strdeq r2, [fp], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r2, fp, r4, ror r5 │ │ │ │ - rsbeq r9, sl, r2, lsl #16 │ │ │ │ - rsbeq r2, fp, ip, lsr r5 │ │ │ │ - rsbeq r9, sl, r2, asr #15 │ │ │ │ + rsbeq r2, fp, r6, lsr r6 │ │ │ │ + strhteq r9, [sl], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r2, fp, ip, lsl r6 │ │ │ │ + rsbeq r9, sl, r4, lsr #17 │ │ │ │ + rsbeq r2, fp, r4, lsl #12 │ │ │ │ + rsbeq r9, sl, ip, lsl #17 │ │ │ │ + ldrdeq r2, [fp], #-90 @ 0xffffffa6 @ │ │ │ │ + mlseq fp, r6, r5, r2 │ │ │ │ + rsbeq r2, fp, r0, lsl #12 │ │ │ │ + rsbeq r2, fp, ip, ror r5 │ │ │ │ + rsbeq r9, sl, sl, lsl #16 │ │ │ │ + rsbeq r2, fp, r4, asr #10 │ │ │ │ + rsbeq r9, sl, sl, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9bd70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vext.8 d4, d7, d12, #6 │ │ │ │ stmdbmi fp, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6cd4479 │ │ │ │ @@ -313086,17 +313086,17 @@ │ │ │ │ msrvs CPSR_fs, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf930f6d3 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf9ecf6d3 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r2, fp, r0, lsr r5 │ │ │ │ - strhteq r2, [fp], #-64 @ 0xffffffc0 │ │ │ │ - rsbeq r2, fp, sl, lsl r5 │ │ │ │ + rsbeq r2, fp, r8, lsr r5 │ │ │ │ + strhteq r2, [fp], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq r2, fp, r2, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9bdc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vext.8 d4, d7, d12, #6 │ │ │ │ stmdbmi sl, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6cd4479 │ │ │ │ @@ -313105,17 +313105,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ bicscs pc, r9, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf908f6d3 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf9c4f6d3 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq r2, fp, r0, ror #9 │ │ │ │ - rsbeq r2, fp, r0, ror #8 │ │ │ │ - rsbeq r2, fp, sl, asr #9 │ │ │ │ + rsbeq r2, fp, r8, ror #9 │ │ │ │ + rsbeq r2, fp, r8, ror #8 │ │ │ │ + ldrdeq r2, [fp], #-66 @ 0xffffffbe @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9be0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vext.8 d4, d7, d12, #6 │ │ │ │ stmdbmi sl, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6cd4479 │ │ │ │ @@ -313124,17 +313124,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnscs pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8e2f6d3 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xf99ef6d3 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - mlseq fp, r4, r4, r2 │ │ │ │ - rsbeq r2, fp, r4, lsl r4 │ │ │ │ - rsbeq r2, fp, lr, ror r4 │ │ │ │ + mlseq fp, ip, r4, r2 │ │ │ │ + rsbeq r2, fp, ip, lsl r4 │ │ │ │ + rsbeq r2, fp, r6, lsl #9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xb0944dd3 │ │ │ │ bmi ff6164bc │ │ │ │ @@ -313345,35 +313345,35 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffecf6d2 │ │ │ │ svclt 0x0000e697 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x00759d90 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, fp, r0, ror #9 │ │ │ │ - rsbeq r9, sl, r8, lsl #12 │ │ │ │ + rsbeq r2, fp, r8, ror #9 │ │ │ │ + rsbeq r9, sl, r0, lsl r6 │ │ │ │ rsbseq r9, r5, r2, lsr #26 │ │ │ │ - rsbeq r2, fp, ip, lsl #8 │ │ │ │ - rsbeq r2, fp, r0, asr #6 │ │ │ │ - ldrdeq r2, [fp], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r9, sl, r2, lsl #8 │ │ │ │ - rsbeq r2, fp, r0, asr #5 │ │ │ │ - rsbeq r9, sl, r8, ror #7 │ │ │ │ - rsbeq r2, fp, r6, lsr #5 │ │ │ │ - rsbeq r9, sl, lr, asr #7 │ │ │ │ - rsbeq r2, fp, ip, lsl #5 │ │ │ │ - strhteq r9, [sl], #-52 @ 0xffffffcc │ │ │ │ - rsbeq r2, fp, r2, ror r2 │ │ │ │ - mlseq sl, sl, r3, r9 │ │ │ │ - rsbeq r2, fp, r8, asr r2 │ │ │ │ - rsbeq r9, sl, r0, lsl #7 │ │ │ │ - rsbeq r2, fp, ip, lsr #4 │ │ │ │ - rsbeq r9, sl, r4, asr r3 │ │ │ │ - rsbeq r2, fp, r2, lsl r2 │ │ │ │ - rsbeq r9, sl, sl, lsr r3 │ │ │ │ + rsbeq r2, fp, r4, lsl r4 │ │ │ │ + rsbeq r2, fp, r8, asr #6 │ │ │ │ + rsbeq r2, fp, r2, ror #5 │ │ │ │ + rsbeq r9, sl, sl, lsl #8 │ │ │ │ + rsbeq r2, fp, r8, asr #5 │ │ │ │ + strdeq r9, [sl], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r2, fp, lr, lsr #5 │ │ │ │ + ldrdeq r9, [sl], #-54 @ 0xffffffca @ │ │ │ │ + mlseq fp, r4, r2, r2 │ │ │ │ + strhteq r9, [sl], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq r2, fp, sl, ror r2 │ │ │ │ + rsbeq r9, sl, r2, lsr #7 │ │ │ │ + rsbeq r2, fp, r0, ror #4 │ │ │ │ + rsbeq r9, sl, r8, lsl #7 │ │ │ │ + rsbeq r2, fp, r4, lsr r2 │ │ │ │ + rsbeq r9, sl, ip, asr r3 │ │ │ │ + rsbeq r2, fp, sl, lsl r2 │ │ │ │ + rsbeq r9, sl, r2, asr #6 │ │ │ │ bls 48dc14 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #6 │ │ │ │ strtmi r9, [r8], -pc, lsl #22 │ │ │ │ bleq 174069c │ │ │ │ vqadd.s64 , q2, │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ ldmdami r6, {r2, r3, ip, lr, pc}^ │ │ │ │ @@ -313458,28 +313458,28 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 2, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff02f6d2 │ │ │ │ svclt 0x0000e7ee │ │ │ │ ... │ │ │ │ - rsbeq r2, fp, r4, ror r1 │ │ │ │ - mlseq sl, ip, r2, r9 │ │ │ │ - rsbeq r2, fp, sl, lsr r1 │ │ │ │ - rsbeq r9, sl, r2, ror #4 │ │ │ │ - strdeq r2, [fp], #-4 @ │ │ │ │ - rsbeq r9, sl, ip, lsl r2 │ │ │ │ - strhteq r2, [fp], #-12 │ │ │ │ - rsbeq r9, sl, r4, ror #3 │ │ │ │ - rsbeq r2, fp, r8, ror r0 │ │ │ │ - rsbeq r9, sl, r0, lsr #3 │ │ │ │ - rsbeq r2, fp, r0, rrx │ │ │ │ - rsbeq r9, sl, r6, lsl #3 │ │ │ │ - rsbeq r2, fp, r0, asr #32 │ │ │ │ - rsbeq r9, sl, r6, ror #2 │ │ │ │ + rsbeq r2, fp, ip, ror r1 │ │ │ │ + rsbeq r9, sl, r4, lsr #5 │ │ │ │ + rsbeq r2, fp, r2, asr #2 │ │ │ │ + rsbeq r9, sl, sl, ror #4 │ │ │ │ + strdeq r2, [fp], #-12 @ │ │ │ │ + rsbeq r9, sl, r4, lsr #4 │ │ │ │ + rsbeq r2, fp, r4, asr #1 │ │ │ │ + rsbeq r9, sl, ip, ror #3 │ │ │ │ + rsbeq r2, fp, r0, lsl #1 │ │ │ │ + rsbeq r9, sl, r8, lsr #3 │ │ │ │ + rsbeq r2, fp, r8, rrx │ │ │ │ + rsbeq r9, sl, lr, lsl #3 │ │ │ │ + rsbeq r2, fp, r8, asr #32 │ │ │ │ + rsbeq r9, sl, lr, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9c3c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fd3f │ │ │ │ @@ -313490,16 +313490,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d2300c │ │ │ │ stmdami r5, {r0, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mcr2 6, 6, pc, cr0, cr2, {6} @ │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - strhteq r1, [fp], #-250 @ 0xffffff06 │ │ │ │ - rsbeq r9, sl, r2, ror #1 │ │ │ │ + rsbeq r1, fp, r2, asr #31 │ │ │ │ + rsbeq r9, sl, sl, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9c414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fd17 │ │ │ │ @@ -313510,16 +313510,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d2300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrc2 6, 4, pc, cr8, cr2, {6} │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r1, fp, sl, ror #30 │ │ │ │ - mlseq sl, r2, r0, r9 │ │ │ │ + rsbeq r1, fp, r2, ror pc │ │ │ │ + mlseq sl, sl, r0, r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec9c464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ vrsubhn.i64 d20, q4, │ │ │ │ bmi d4330c │ │ │ │ @@ -313566,23 +313566,23 @@ │ │ │ │ @ instruction: 0xf04f2186 │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf6d2300c │ │ │ │ stmdami fp, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6d24478 │ │ │ │ strb pc, [ip, r5, lsr #28] @ │ │ │ │ - rsbeq r1, fp, ip, asr #30 │ │ │ │ - strdeq r1, [fp], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r9, sl, r2, lsr #32 │ │ │ │ - strhteq r1, [fp], #-236 @ 0xffffff14 │ │ │ │ - rsbeq r8, sl, r4, ror #31 │ │ │ │ - rsbeq r1, fp, r4, lsr #29 │ │ │ │ - rsbeq r8, sl, ip, asr #31 │ │ │ │ - rsbeq r1, fp, r6, lsl #29 │ │ │ │ - rsbeq r8, sl, ip, lsr #31 │ │ │ │ + rsbeq r1, fp, r4, asr pc │ │ │ │ + rsbeq r1, fp, r2, lsl #30 │ │ │ │ + rsbeq r9, sl, sl, lsr #32 │ │ │ │ + rsbeq r1, fp, r4, asr #29 │ │ │ │ + rsbeq r8, sl, ip, ror #31 │ │ │ │ + rsbeq r1, fp, ip, lsr #29 │ │ │ │ + ldrdeq r8, [sl], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r1, fp, lr, lsl #29 │ │ │ │ + strhteq r8, [sl], #-244 @ 0xffffff0c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe983698 │ │ │ │ bmi 1096bc0 │ │ │ │ blmi 1096dd4 │ │ │ │ @ instruction: 0xf2ad447a │ │ │ │ @@ -313643,20 +313643,20 @@ │ │ │ │ stmdami fp, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 6, cr15, [r2, #840] @ 0x348 │ │ │ │ @ instruction: 0xf6cce7b6 │ │ │ │ svclt 0x0000ea1e │ │ │ │ rsbseq r9, r5, ip, lsl #13 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq r5, [sl], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r1, fp, lr, ror #27 │ │ │ │ - rsbeq r8, sl, r6, lsl pc │ │ │ │ + rsbeq r5, sl, r0, lsl #16 │ │ │ │ + strdeq r1, [fp], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r8, sl, lr, lsl pc │ │ │ │ rsbseq r9, r5, r0, lsr r6 │ │ │ │ - rsbeq r1, fp, lr, asr sp │ │ │ │ - rsbeq r8, sl, r6, lsl #29 │ │ │ │ + rsbeq r1, fp, r6, ror #26 │ │ │ │ + rsbeq r8, sl, lr, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 200940 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r5, r1, ror #18 │ │ │ │ strcs r4, [r2, -r1, ror #22] │ │ │ │ @@ -313723,15 +313723,15 @@ │ │ │ │ vadd.i8 d20, d0, d21 │ │ │ │ ldrbtmi r5, [r8], #-265 @ 0xfffffef7 │ │ │ │ @ instruction: 0xf6d2300c │ │ │ │ stmdami r3!, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ stc2l 6, cr15, [ip], #840 @ 0x348 │ │ │ │ movweq pc, #36975 @ 0x906f @ │ │ │ │ - bmi 897a2c │ │ │ │ + bmi 897a2c │ │ │ │ stmpl sl, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bls 21f5f8 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xd12c0200 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ blhi 2008b8 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -313754,19 +313754,19 @@ │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6d24478 │ │ │ │ blls 1c48e8 │ │ │ │ @ instruction: 0xf6cce7c8 │ │ │ │ svclt 0x0000e940 │ │ │ │ rsbseq r9, r5, r0, ror #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, fp, r2, lsl ip │ │ │ │ - rsbeq r1, fp, lr, asr #24 │ │ │ │ + rsbeq r1, fp, sl, lsl ip │ │ │ │ + rsbeq r1, fp, r6, asr ip │ │ │ │ rsbseq r9, r5, r0, asr r4 │ │ │ │ - rsbeq r1, fp, r4, lsr #23 │ │ │ │ - rsbeq r8, sl, ip, asr #25 │ │ │ │ + rsbeq r1, fp, ip, lsr #23 │ │ │ │ + ldrdeq r8, [sl], #-196 @ 0xffffff3c @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 200af8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, pc, asr ip │ │ │ │ @ instruction: 0xf04f495f │ │ │ │ @@ -313862,19 +313862,19 @@ │ │ │ │ stmdami sl, {r0, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ff88330e │ │ │ │ strb r9, [r8, r1, lsl #22] │ │ │ │ stmda r6!, {r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r9, r5, r6, lsr #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, fp, r0, ror #20 │ │ │ │ - mlseq fp, ip, sl, r1 │ │ │ │ + rsbeq r1, fp, r8, ror #20 │ │ │ │ + rsbeq r1, fp, r4, lsr #21 │ │ │ │ @ instruction: 0x0075929e │ │ │ │ - strdeq r1, [fp], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r8, sl, sl, lsl fp │ │ │ │ + strdeq r1, [fp], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r8, sl, r2, lsr #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feca83fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r0 @ │ │ │ │ @ instruction: 0x461f6915 │ │ │ │ cdp 3, 11, cr2, cr0, cr3, {0} │ │ │ │ @@ -313905,18 +313905,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff3833b4 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf6d24478 │ │ │ │ strtmi pc, [r0], -r3, lsl #23 │ │ │ │ ldc 0, cr11, [sp], #20 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ - rsbeq r1, fp, r4, lsl #19 │ │ │ │ - rsbeq r8, sl, ip, lsr #21 │ │ │ │ - rsbeq r1, fp, r0, asr #18 │ │ │ │ - rsbeq r8, sl, r8, ror #20 │ │ │ │ + rsbeq r1, fp, ip, lsl #19 │ │ │ │ + strhteq r8, [sl], #-164 @ 0xffffff5c │ │ │ │ + rsbeq r1, fp, r8, asr #18 │ │ │ │ + rsbeq r8, sl, r0, ror sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fec9ca98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpne 15, 5, cr0, cr13, cr8, {7} │ │ │ │ @ instruction: 0x4607d41f │ │ │ │ streq lr, [r3], r2, lsl #22 │ │ │ │ stclne 0, cr14, [fp], #-4 │ │ │ │ @@ -313931,16 +313931,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe68341c │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf6d24478 │ │ │ │ strtmi pc, [r0], -pc, asr #22 │ │ │ │ strcs fp, [r1], #-3576 @ 0xfffff208 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - ldrdeq r1, [fp], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r8, sl, r0, lsl #20 │ │ │ │ + rsbeq r1, fp, r0, ror #17 │ │ │ │ + rsbeq r8, sl, r8, lsl #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 200db0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, sp, ror ip │ │ │ │ ldrbtmi r4, [ip], #-2429 @ 0xfffff683 │ │ │ │ @@ -314066,25 +314066,25 @@ │ │ │ │ stmdbls r1, {r4, fp, lr} │ │ │ │ @ instruction: 0xf6d24478 │ │ │ │ blls 1c4408 │ │ │ │ @ instruction: 0xf6cbe794 │ │ │ │ svclt 0x0000eed0 │ │ │ │ ldrshteq r9, [r5], #-2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq fp, sl, r7, r1 │ │ │ │ - ldrdeq r1, [fp], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r1, fp, r2, lsr #15 │ │ │ │ + ldrdeq r1, [fp], #-126 @ 0xffffff82 @ │ │ │ │ ldrsbteq r8, [r5], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r1, fp, lr, lsl r7 │ │ │ │ - rsbeq r8, sl, r6, asr #16 │ │ │ │ - rsbeq r1, fp, r0, lsl #14 │ │ │ │ - rsbeq r8, sl, r8, lsr #16 │ │ │ │ - rsbeq r1, fp, r2, ror #13 │ │ │ │ - rsbeq r8, sl, sl, lsl #16 │ │ │ │ - rsbeq r1, fp, r4, asr #13 │ │ │ │ - rsbeq r8, sl, ip, ror #15 │ │ │ │ + rsbeq r1, fp, r6, lsr #14 │ │ │ │ + rsbeq r8, sl, lr, asr #16 │ │ │ │ + rsbeq r1, fp, r8, lsl #14 │ │ │ │ + rsbeq r8, sl, r0, lsr r8 │ │ │ │ + rsbeq r1, fp, sl, ror #13 │ │ │ │ + rsbeq r8, sl, r2, lsl r8 │ │ │ │ + rsbeq r1, fp, ip, asr #13 │ │ │ │ + strdeq r8, [sl], #-116 @ 0xffffff8c @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461e6917 │ │ │ │ @ instruction: 0x46054631 │ │ │ │ @ instruction: 0xf892687a │ │ │ │ @@ -314116,19 +314116,19 @@ │ │ │ │ ldrbtmi r6, [r8], #-474 @ 0xfffffe26 │ │ │ │ @ instruction: 0xf6d2300c │ │ │ │ stmdami r8, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9dcf6d2 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbeq r1, fp, lr, lsr #12 │ │ │ │ - rsbeq r8, sl, r6, asr r7 │ │ │ │ - rsbeq r1, fp, lr, ror #12 │ │ │ │ - strdeq r1, [fp], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r8, sl, sl, lsl r7 │ │ │ │ + rsbeq r1, fp, r6, lsr r6 │ │ │ │ + rsbeq r8, sl, lr, asr r7 │ │ │ │ + rsbeq r1, fp, r6, ror r6 │ │ │ │ + strdeq r1, [fp], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r8, sl, r2, lsr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3010a0 >::_M_default_append(unsigned int)@@Base+0x7b79c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1983f24 │ │ │ │ ldmibmi sp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x46924615 │ │ │ │ @@ -314285,18 +314285,18 @@ │ │ │ │ vsqrt.f64 d18, d6 │ │ │ │ stmle r1, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ usada8 ip, r0, r6, r4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrshteq r8, [r5], #-222 @ 0xffffff22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq r9, [sl], #-34 @ 0xffffffde @ │ │ │ │ + strdeq r9, [sl], #-42 @ 0xffffffd6 @ │ │ │ │ rsbseq r8, r5, r2, asr #27 │ │ │ │ - rsbeq r1, fp, r6, asr #7 │ │ │ │ - rsbeq r8, sl, lr, ror #9 │ │ │ │ + rsbeq r1, fp, lr, asr #7 │ │ │ │ + strdeq r8, [sl], #-70 @ 0xffffffba @ │ │ │ │ movsvs pc, #12, 10 @ 0x3000000 │ │ │ │ blvc 1281774 │ │ │ │ blvs 2012dc │ │ │ │ blvc ff301964 │ │ │ │ blx 581a5c │ │ │ │ ldmvs r0!, {r2, r7, r8, fp, ip, lr, pc}^ │ │ │ │ blmi 5814d4 │ │ │ │ @@ -314634,38 +314634,38 @@ │ │ │ │ cdp 7, 11, cr14, cr1, cr14, {7} │ │ │ │ vcmp.f64 d0, d3 │ │ │ │ vsqrt.f64 d18, d0 │ │ │ │ @ instruction: 0xf67ffa10 │ │ │ │ cdp 12, 0, cr10, cr7, cr14, {5} │ │ │ │ ldrt r4, [sp], #2822 @ 0xb06 │ │ │ │ ... │ │ │ │ - rsbeq r1, fp, r6, lsl #5 │ │ │ │ - rsbeq r1, fp, r0, lsl #4 │ │ │ │ - rsbeq r1, fp, r6, ror #2 │ │ │ │ - rsbeq r1, fp, r8, lsl #2 │ │ │ │ - rsbeq r8, sl, r0, lsr r2 │ │ │ │ - rsbeq r1, fp, r6, asr r0 │ │ │ │ - rsbeq r8, sl, lr, ror r1 │ │ │ │ - rsbeq r1, fp, r8, lsl #1 │ │ │ │ - rsbeq r0, fp, sl, ror #30 │ │ │ │ - mlseq sl, r2, r0, r8 │ │ │ │ - rsbeq r0, fp, r0, ror #29 │ │ │ │ - rsbeq r8, sl, r8 │ │ │ │ - strhteq r0, [fp], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r7, sl, r0, ror #31 │ │ │ │ - rsbeq r0, fp, r8, lsl #29 │ │ │ │ - strhteq r7, [sl], #-240 @ 0xffffff10 │ │ │ │ - rsbeq r0, fp, lr, asr lr │ │ │ │ - rsbeq r7, sl, r6, lsl #31 │ │ │ │ - rsbeq r0, fp, r6, lsr #28 │ │ │ │ - rsbeq r7, sl, lr, asr #30 │ │ │ │ - rsbeq r0, fp, ip, lsl #28 │ │ │ │ - rsbeq r7, sl, r2, lsr pc │ │ │ │ - rsbeq r0, fp, ip, ror #27 │ │ │ │ - rsbeq r7, sl, r2, lsl pc │ │ │ │ + rsbeq r1, fp, lr, lsl #5 │ │ │ │ + rsbeq r1, fp, r8, lsl #4 │ │ │ │ + rsbeq r1, fp, lr, ror #2 │ │ │ │ + rsbeq r1, fp, r0, lsl r1 │ │ │ │ + rsbeq r8, sl, r8, lsr r2 │ │ │ │ + rsbeq r1, fp, lr, asr r0 │ │ │ │ + rsbeq r8, sl, r6, lsl #3 │ │ │ │ + mlseq fp, r0, r0, r1 │ │ │ │ + rsbeq r0, fp, r2, ror pc │ │ │ │ + mlseq sl, sl, r0, r8 │ │ │ │ + rsbeq r0, fp, r8, ror #29 │ │ │ │ + rsbeq r8, sl, r0, lsl r0 │ │ │ │ + rsbeq r0, fp, r0, asr #29 │ │ │ │ + rsbeq r7, sl, r8, ror #31 │ │ │ │ + mlseq fp, r0, lr, r0 │ │ │ │ + strhteq r7, [sl], #-248 @ 0xffffff08 │ │ │ │ + rsbeq r0, fp, r6, ror #28 │ │ │ │ + rsbeq r7, sl, lr, lsl #31 │ │ │ │ + rsbeq r0, fp, lr, lsr #28 │ │ │ │ + rsbeq r7, sl, r6, asr pc │ │ │ │ + rsbeq r0, fp, r4, lsl lr │ │ │ │ + rsbeq r7, sl, sl, lsr pc │ │ │ │ + strdeq r0, [fp], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r7, sl, sl, lsl pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 20190c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1f84790 │ │ │ │ ldmibmi r4!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46924617 │ │ │ │ @@ -314910,39 +314910,39 @@ │ │ │ │ stmdbls ip, {r1, r2, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf6d14478 │ │ │ │ blls 4856d0 │ │ │ │ @ instruction: 0xf6cbe637 │ │ │ │ svclt 0x0000e834 │ │ │ │ @ instruction: 0x00758592 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, sl, r0, ror sl │ │ │ │ + rsbeq r8, sl, r8, ror sl │ │ │ │ rsbseq r8, r5, sl, asr r5 │ │ │ │ - rsbeq r8, sl, ip, ror r0 │ │ │ │ - strdeq r0, [fp], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r0, fp, sl, ror ip │ │ │ │ - rsbeq r0, fp, r4, lsr #23 │ │ │ │ - rsbeq r7, sl, ip, asr #25 │ │ │ │ - rsbeq r0, fp, sl, lsl ip │ │ │ │ - ldrdeq r0, [fp], #-164 @ 0xffffff5c @ │ │ │ │ - strdeq r7, [sl], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r0, fp, r2, lsr #21 │ │ │ │ - rsbeq r7, sl, sl, asr #23 │ │ │ │ - rsbeq r0, fp, r4, lsl #21 │ │ │ │ - rsbeq r7, sl, ip, lsr #23 │ │ │ │ - rsbeq r0, fp, r6, ror #20 │ │ │ │ - rsbeq r7, sl, lr, lsl #23 │ │ │ │ - rsbeq r0, fp, sl, lsl #20 │ │ │ │ - rsbeq r7, sl, r2, lsr fp │ │ │ │ - rsbeq r0, fp, r0, ror #19 │ │ │ │ - rsbeq r7, sl, r8, lsl #22 │ │ │ │ - rsbeq r0, fp, r0, ror #19 │ │ │ │ - rsbeq r0, fp, lr, lsr #19 │ │ │ │ - ldrdeq r7, [sl], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r0, fp, ip, lsl #19 │ │ │ │ - strhteq r7, [sl], #-164 @ 0xffffff5c │ │ │ │ + rsbeq r8, sl, r4, lsl #1 │ │ │ │ + rsbeq r0, fp, r6, lsl #26 │ │ │ │ + rsbeq r0, fp, r2, lsl #25 │ │ │ │ + rsbeq r0, fp, ip, lsr #23 │ │ │ │ + ldrdeq r7, [sl], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r0, fp, r2, lsr #24 │ │ │ │ + ldrdeq r0, [fp], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r7, sl, r4, lsl #24 │ │ │ │ + rsbeq r0, fp, sl, lsr #21 │ │ │ │ + ldrdeq r7, [sl], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r0, fp, ip, lsl #21 │ │ │ │ + strhteq r7, [sl], #-180 @ 0xffffff4c │ │ │ │ + rsbeq r0, fp, lr, ror #20 │ │ │ │ + mlseq sl, r6, fp, r7 │ │ │ │ + rsbeq r0, fp, r2, lsl sl │ │ │ │ + rsbeq r7, sl, sl, lsr fp │ │ │ │ + rsbeq r0, fp, r8, ror #19 │ │ │ │ + rsbeq r7, sl, r0, lsl fp │ │ │ │ + rsbeq r0, fp, r8, ror #19 │ │ │ │ + strhteq r0, [fp], #-150 @ 0xffffff6a │ │ │ │ + ldrdeq r7, [sl], #-172 @ 0xffffff54 @ │ │ │ │ + mlseq fp, r4, r9, r0 │ │ │ │ + strhteq r7, [sl], #-172 @ 0xffffff54 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 201d60 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ umulllt r4, r7, r9, ip │ │ │ │ @ instruction: 0x1e5d4999 │ │ │ │ @@ -315097,30 +315097,30 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx e84658 │ │ │ │ @ instruction: 0xf6cae781 │ │ │ │ svclt 0x0000eec0 │ │ │ │ rsbseq r8, r5, r0, asr #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r8, r5, ip, lsr #1 │ │ │ │ - mlseq fp, ip, r7, r0 │ │ │ │ - rsbeq r7, sl, r4, asr #17 │ │ │ │ - rsbeq r0, fp, r4, lsl #15 │ │ │ │ - rsbeq r7, sl, ip, lsr #17 │ │ │ │ - rsbeq r0, fp, r8, ror #14 │ │ │ │ - mlseq sl, r0, r8, r7 │ │ │ │ - rsbeq r0, fp, r4, lsr #14 │ │ │ │ - rsbeq r7, sl, ip, asr #16 │ │ │ │ - strdeq r0, [fp], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r7, sl, lr, lsl r8 │ │ │ │ - ldrdeq r0, [fp], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq r7, sl, r2, lsl #16 │ │ │ │ - strhteq r0, [fp], #-110 @ 0xffffff92 │ │ │ │ - rsbeq r7, sl, r6, ror #15 │ │ │ │ - rsbeq r0, fp, r2, lsr #13 │ │ │ │ - rsbeq r7, sl, sl, asr #15 │ │ │ │ + rsbeq r0, fp, r4, lsr #15 │ │ │ │ + rsbeq r7, sl, ip, asr #17 │ │ │ │ + rsbeq r0, fp, ip, lsl #15 │ │ │ │ + strhteq r7, [sl], #-132 @ 0xffffff7c │ │ │ │ + rsbeq r0, fp, r0, ror r7 │ │ │ │ + mlseq sl, r8, r8, r7 │ │ │ │ + rsbeq r0, fp, ip, lsr #14 │ │ │ │ + rsbeq r7, sl, r4, asr r8 │ │ │ │ + strdeq r0, [fp], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r7, sl, r6, lsr #16 │ │ │ │ + rsbeq r0, fp, r2, ror #13 │ │ │ │ + rsbeq r7, sl, sl, lsl #16 │ │ │ │ + rsbeq r0, fp, r6, asr #13 │ │ │ │ + rsbeq r7, sl, lr, ror #15 │ │ │ │ + rsbeq r0, fp, sl, lsr #13 │ │ │ │ + ldrdeq r7, [sl], #-114 @ 0xffffff8e @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feca977c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ cdpne 1, 5, cr2, cr12, cr0, {0} │ │ │ │ eorsvs r9, r1, sl, lsl #28 │ │ │ │ @@ -315147,16 +315147,16 @@ │ │ │ │ @ instruction: 0xf9d2f6d1 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ - ldrdeq r0, [fp], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r7, sl, r6, lsl #14 │ │ │ │ + rsbeq r0, fp, r6, ror #11 │ │ │ │ + rsbeq r7, sl, lr, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9de00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmdbcs r0, {r1, r2, r8, fp, ip, pc} │ │ │ │ stmdbls r7, {r1, r2, sl, fp, ip, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @@ -315174,16 +315174,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d1300c │ │ │ │ stmdami r5, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf994f6d1 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r0, fp, r2, ror #10 │ │ │ │ - rsbeq r7, sl, sl, lsl #13 │ │ │ │ + rsbeq r0, fp, sl, ror #10 │ │ │ │ + mlseq sl, r2, r6, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec9de6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 70abf4 │ │ │ │ blmi 732e8c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -315205,15 +315205,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf6cabd30 │ │ │ │ svclt 0x0000ede6 │ │ │ │ rsbseq r7, r5, r2, lsl #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r0, fp, sl, lsr #10 │ │ │ │ + rsbeq r0, fp, r2, lsr r5 │ │ │ │ rsbseq r7, r5, r8, asr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec9dee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x461d6916 │ │ │ │ strtmi r4, [sl], -r7, lsl #12 │ │ │ │ @@ -315238,18 +315238,18 @@ │ │ │ │ @ instruction: 0x61aff240 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf858f6d1 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6d14478 │ │ │ │ @ instruction: 0x4620f913 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - mlseq fp, r4, r4, r0 │ │ │ │ - strhteq r7, [sl], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r0, fp, r0, ror #8 │ │ │ │ - rsbeq r7, sl, r8, lsl #11 │ │ │ │ + mlseq fp, ip, r4, r0 │ │ │ │ + rsbeq r7, sl, r4, asr #11 │ │ │ │ + rsbeq r0, fp, r8, ror #8 │ │ │ │ + mlseq sl, r0, r5, r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fec9df74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r9, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [sp], -r2, lsl #1 │ │ │ │ vrsubhn.i32 d20, q1, q3 │ │ │ │ strmi pc, [r4], -pc, asr #30 │ │ │ │ @@ -315265,17 +315265,17 @@ │ │ │ │ blx fe383d48 │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ @ instruction: 0x4629727d │ │ │ │ ldrbtmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf6ce2208 │ │ │ │ strtmi pc, [r0], -r3, asr #19 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ - rsbeq r0, fp, r2, lsl r4 │ │ │ │ - rsbeq r7, sl, sl, lsr r5 │ │ │ │ - rsbeq r0, fp, lr, lsl #8 │ │ │ │ + rsbeq r0, fp, sl, lsl r4 │ │ │ │ + rsbeq r7, sl, r2, asr #10 │ │ │ │ + rsbeq r0, fp, r6, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9dfdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r2, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [ip], -r2, lsl #1 │ │ │ │ @ instruction: 0x46226811 │ │ │ │ @ instruction: 0xf3d39b04 │ │ │ │ @@ -315290,16 +315290,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6d0300c │ │ │ │ stmdami r5, {r0, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8acf6d1 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - mlseq fp, r2, r3, r0 │ │ │ │ - strhteq r7, [sl], #-74 @ 0xffffffb6 │ │ │ │ + mlseq fp, sl, r3, r0 │ │ │ │ + rsbeq r7, sl, r2, asr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3022f4 >::_M_default_append(unsigned int)@@Base+0x7c9f0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ smlabbcs r4, r5, r0, fp │ │ │ │ svcls 0x00191e5c │ │ │ │ @@ -315430,19 +315430,19 @@ │ │ │ │ andcc lr, r0, #3489792 @ 0x354000 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ ldrsbcs pc, [r4], #130 @ 0x82 @ │ │ │ │ andls r6, r0, #10158080 @ 0x9b0000 │ │ │ │ ldrbtmi r4, [sl], #-2566 @ 0xfffff5fa │ │ │ │ blx 303ff2 >::_M_default_append(unsigned int)@@Base+0x7e6ee> │ │ │ │ svclt 0x0000e7cb │ │ │ │ - rsbeq r0, fp, r8, asr #5 │ │ │ │ - strdeq r7, [sl], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r0, fp, sl, lsl #5 │ │ │ │ - ldrdeq r0, [fp], #-40 @ 0xffffffd8 @ │ │ │ │ - strdeq r0, [fp], #-30 @ 0xffffffe2 @ │ │ │ │ + ldrdeq r0, [fp], #-32 @ 0xffffffe0 @ │ │ │ │ + strdeq r7, [sl], #-62 @ 0xffffffc2 @ │ │ │ │ + mlseq fp, r2, r2, r0 │ │ │ │ + rsbeq r0, fp, r0, ror #5 │ │ │ │ + rsbeq r0, fp, r6, lsl #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 202530 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ umulllt r4, ip, ip, ip │ │ │ │ ldmmi ip, {r0, r1, r2, r9, sl, lr} │ │ │ │ @@ -315600,20 +315600,20 @@ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ mcr2 6, 2, pc, cr6, cr0, {6} @ │ │ │ │ str r9, [r9, -r4, lsl #22] │ │ │ │ b ff584e20 │ │ │ │ rsbseq r7, r5, r0, ror r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrshteq r7, [r5], #-128 @ 0xffffff80 │ │ │ │ - rsbeq r0, fp, r2, lsl r0 │ │ │ │ - rsbeq r0, fp, lr, asr #32 │ │ │ │ - rsbeq pc, sl, r6, lsl #30 │ │ │ │ - rsbeq r7, sl, r6, lsr r0 │ │ │ │ - rsbeq pc, sl, r6, asr #29 │ │ │ │ - rsbeq r6, sl, lr, ror #31 │ │ │ │ + rsbeq r0, fp, sl, lsl r0 │ │ │ │ + rsbeq r0, fp, r6, asr r0 │ │ │ │ + rsbeq pc, sl, lr, lsl #30 │ │ │ │ + rsbeq r7, sl, lr, lsr r0 │ │ │ │ + rsbeq pc, sl, lr, asr #29 │ │ │ │ + strdeq r6, [sl], #-246 @ 0xffffff0a @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2027dc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r1], fp, lsl #1 │ │ │ │ pkhtbmi r4, sl, fp, asr #17 │ │ │ │ @@ -315835,24 +315835,24 @@ │ │ │ │ strtmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf6d04478 │ │ │ │ strbt pc, [sl], pc, ror #24 @ │ │ │ │ ldm sl!, {r1, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r7, r5, r2, asr #13 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r7, r5, r0, asr #11 │ │ │ │ - rsbeq pc, sl, r0, asr #26 │ │ │ │ - rsbeq pc, sl, ip, ror sp @ │ │ │ │ - rsbeq pc, sl, r8, lsr #26 │ │ │ │ - rsbeq r6, sl, r0, asr lr │ │ │ │ - mlseq sl, sl, ip, pc @ │ │ │ │ - rsbeq r6, sl, r8, asr #27 │ │ │ │ - rsbeq pc, sl, r2, lsr fp @ │ │ │ │ - rsbeq r6, sl, sl, asr ip │ │ │ │ - rsbeq pc, sl, r8, lsl fp @ │ │ │ │ - rsbeq r6, sl, r0, asr #24 │ │ │ │ + rsbeq pc, sl, r8, asr #26 │ │ │ │ + rsbeq pc, sl, r4, lsl #27 │ │ │ │ + rsbeq pc, sl, r0, lsr sp @ │ │ │ │ + rsbeq r6, sl, r8, asr lr │ │ │ │ + rsbeq pc, sl, r2, lsr #25 │ │ │ │ + ldrdeq r6, [sl], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq pc, sl, sl, lsr fp @ │ │ │ │ + rsbeq r6, sl, r2, ror #24 │ │ │ │ + rsbeq pc, sl, r0, lsr #22 │ │ │ │ + rsbeq r6, sl, r8, asr #24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 202b98 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, sl, r0, lsl #25 │ │ │ │ stmmi r0, {r7, r9, sl, lr} │ │ │ │ @@ -315981,23 +315981,23 @@ │ │ │ │ stmdami lr, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ blx 140542a │ │ │ │ @ instruction: 0xf6c9e74d │ │ │ │ svclt 0x0000efd6 │ │ │ │ rsbseq r7, r5, r8, lsl #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, sl, r0, lsr sl @ │ │ │ │ - rsbeq pc, sl, ip, ror #20 │ │ │ │ - rsbeq pc, sl, r8, lsl sl @ │ │ │ │ - rsbeq r6, sl, r0, asr #22 │ │ │ │ + rsbeq pc, sl, r8, lsr sl @ │ │ │ │ + rsbeq pc, sl, r4, ror sl @ │ │ │ │ + rsbeq pc, sl, r0, lsr #20 │ │ │ │ + rsbeq r6, sl, r8, asr #22 │ │ │ │ rsbseq r7, r5, sl, asr r2 │ │ │ │ - strdeq pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r6, sl, ip, lsr #20 │ │ │ │ - rsbeq pc, sl, lr, asr #17 │ │ │ │ - strdeq r6, [sl], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq pc, sl, r6, lsl #18 │ │ │ │ + rsbeq r6, sl, r4, lsr sl │ │ │ │ + ldrdeq pc, [sl], #-134 @ 0xffffff7a @ │ │ │ │ + strdeq r6, [sl], #-158 @ 0xffffff62 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x3714f8df │ │ │ │ @ instruction: 0xf8dfb090 │ │ │ │ @ instruction: 0x46062714 │ │ │ │ @@ -316449,115 +316449,115 @@ │ │ │ │ ldrtcs r0, [r4], -r0 │ │ │ │ movwmi r6, #52213 @ 0xcbf5 │ │ │ │ ... │ │ │ │ sbcmi r8, r3, r0, lsl #16 │ │ │ │ rsbseq r7, r5, r4, asr #1 │ │ │ │ ldrhteq r7, [r5], #-12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, sl, lr, ror #16 │ │ │ │ + rsbeq pc, sl, r6, ror r8 @ │ │ │ │ @ instruction: 0xfffff369 │ │ │ │ @ instruction: 0xfffff4b7 │ │ │ │ @ instruction: 0xfffff6e9 │ │ │ │ @ instruction: 0xfffffd45 │ │ │ │ - rsbeq pc, sl, r2, lsr r9 @ │ │ │ │ - rsbeq pc, sl, r0, lsl #19 │ │ │ │ + rsbeq pc, sl, sl, lsr r9 @ │ │ │ │ + rsbeq pc, sl, r8, lsl #19 │ │ │ │ andeq r0, r0, sp, lsl #27 │ │ │ │ andeq r0, r0, r7, lsl r8 │ │ │ │ - rsbeq pc, sl, r6, asr #15 │ │ │ │ - rsbeq r6, sl, ip, ror #17 │ │ │ │ + rsbeq pc, sl, lr, asr #15 │ │ │ │ + strdeq r6, [sl], #-132 @ 0xffffff7c @ │ │ │ │ rsbseq r7, r5, r2 │ │ │ │ - rsbeq pc, sl, r8, lsl #15 │ │ │ │ - rsbeq r6, sl, lr, lsr #17 │ │ │ │ + mlseq sl, r0, r7, pc @ │ │ │ │ + strhteq r6, [sl], #-134 @ 0xffffff7a │ │ │ │ @ instruction: 0xfffff32f │ │ │ │ @ instruction: 0xfffff213 │ │ │ │ - rsbeq pc, sl, r2, asr #14 │ │ │ │ - rsbeq r6, sl, r8, ror #16 │ │ │ │ - rsbeq pc, sl, r4, lsr #14 │ │ │ │ - rsbeq r6, sl, sl, asr #16 │ │ │ │ + rsbeq pc, sl, sl, asr #14 │ │ │ │ + rsbeq r6, sl, r0, ror r8 │ │ │ │ + rsbeq pc, sl, ip, lsr #14 │ │ │ │ + rsbeq r6, sl, r2, asr r8 │ │ │ │ @ instruction: 0xfffff157 │ │ │ │ @ instruction: 0xfffff31f │ │ │ │ - ldrdeq pc, [sl], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r6, sl, r4, lsl #16 │ │ │ │ - rsbeq pc, sl, r0, asr #13 │ │ │ │ - rsbeq r6, sl, r6, ror #15 │ │ │ │ + rsbeq pc, sl, r6, ror #13 │ │ │ │ + rsbeq r6, sl, ip, lsl #16 │ │ │ │ + rsbeq pc, sl, r8, asr #13 │ │ │ │ + rsbeq r6, sl, lr, ror #15 │ │ │ │ @ instruction: 0xfffff063 │ │ │ │ - rsbeq pc, sl, lr, lsl #13 │ │ │ │ - strhteq r6, [sl], #-116 @ 0xffffff8c │ │ │ │ + mlseq sl, r6, r6, pc @ │ │ │ │ + strhteq r6, [sl], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xffffdd59 │ │ │ │ - rsbeq pc, sl, ip, asr r6 @ │ │ │ │ - rsbeq r6, sl, r2, lsl #15 │ │ │ │ - rsbeq pc, sl, sl, lsr r6 @ │ │ │ │ - rsbeq r6, sl, lr, asr r7 │ │ │ │ + rsbeq pc, sl, r4, ror #12 │ │ │ │ + rsbeq r6, sl, sl, lsl #15 │ │ │ │ + rsbeq pc, sl, r2, asr #12 │ │ │ │ + rsbeq r6, sl, r6, ror #14 │ │ │ │ andeq r0, r0, r7, lsl #19 │ │ │ │ - rsbeq pc, sl, r6, lsl #12 │ │ │ │ - rsbeq r6, sl, ip, lsr #14 │ │ │ │ + rsbeq pc, sl, lr, lsl #12 │ │ │ │ + rsbeq r6, sl, r4, lsr r7 │ │ │ │ @ instruction: 0xffffecdd │ │ │ │ - rsbeq pc, sl, ip, asr #11 │ │ │ │ - strdeq r6, [sl], #-98 @ 0xffffff9e @ │ │ │ │ + ldrdeq pc, [sl], #-84 @ 0xffffffac @ │ │ │ │ + strdeq r6, [sl], #-106 @ 0xffffff96 @ │ │ │ │ @ instruction: 0xffffdf37 │ │ │ │ - mlseq sl, sl, r5, pc @ │ │ │ │ - rsbeq r6, sl, r0, asr #13 │ │ │ │ + rsbeq pc, sl, r2, lsr #11 │ │ │ │ + rsbeq r6, sl, r8, asr #13 │ │ │ │ @ instruction: 0xffffdcbd │ │ │ │ - rsbeq pc, sl, r0, ror #10 │ │ │ │ - rsbeq r6, sl, r6, lsl #13 │ │ │ │ + rsbeq pc, sl, r8, ror #10 │ │ │ │ + rsbeq r6, sl, lr, lsl #13 │ │ │ │ @ instruction: 0xffffdb7f │ │ │ │ - rsbeq pc, sl, sl, lsr #10 │ │ │ │ - rsbeq r6, sl, r0, asr r6 │ │ │ │ + rsbeq pc, sl, r2, lsr r5 @ │ │ │ │ + rsbeq r6, sl, r8, asr r6 │ │ │ │ @ instruction: 0xffffd7d5 │ │ │ │ @ instruction: 0xffffd98b │ │ │ │ - rsbeq pc, sl, r6, ror #9 │ │ │ │ - rsbeq r6, sl, ip, lsl #12 │ │ │ │ + rsbeq pc, sl, lr, ror #9 │ │ │ │ + rsbeq r6, sl, r4, lsl r6 │ │ │ │ @ instruction: 0xffffd679 │ │ │ │ - strhteq pc, [sl], #-68 @ 0xffffffbc @ │ │ │ │ - ldrdeq r6, [sl], #-90 @ 0xffffffa6 @ │ │ │ │ + strhteq pc, [sl], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r6, sl, r2, ror #11 │ │ │ │ @ instruction: 0xfffff60b │ │ │ │ - rsbeq pc, sl, r2, lsl #9 │ │ │ │ - rsbeq r6, sl, r8, lsr #11 │ │ │ │ + rsbeq pc, sl, sl, lsl #9 │ │ │ │ + strhteq r6, [sl], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xffffd4c9 │ │ │ │ - rsbeq pc, sl, r2, asr r4 @ │ │ │ │ - rsbeq r6, sl, sl, ror r5 │ │ │ │ + rsbeq pc, sl, sl, asr r4 @ │ │ │ │ + rsbeq r6, sl, r2, lsl #11 │ │ │ │ @ instruction: 0xffffd44d │ │ │ │ - rsbeq pc, sl, r6, lsr #8 │ │ │ │ - rsbeq r6, sl, lr, asr #10 │ │ │ │ - rsbeq r1, ip, r2, lsr #22 │ │ │ │ - rsbeq r1, ip, sl, lsl #22 │ │ │ │ - rsbeq pc, sl, sl, lsr #11 │ │ │ │ - strdeq pc, [sl], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq pc, sl, ip, asr #12 │ │ │ │ - rsbeq pc, sl, sl, lsr #7 │ │ │ │ - ldrdeq r6, [sl], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq pc, sl, r2, ror #10 │ │ │ │ + rsbeq pc, sl, lr, lsr #8 │ │ │ │ + rsbeq r6, sl, r6, asr r5 │ │ │ │ + rsbeq r1, ip, sl, lsr #22 │ │ │ │ + rsbeq r1, ip, r2, lsl fp │ │ │ │ + strhteq pc, [sl], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq pc, sl, r2, lsl #12 │ │ │ │ + rsbeq pc, sl, r4, asr r6 @ │ │ │ │ + strhteq pc, [sl], #-50 @ 0xffffffce @ │ │ │ │ + ldrdeq r6, [sl], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq pc, sl, sl, ror #10 │ │ │ │ @ instruction: 0x000012bd │ │ │ │ - rsbeq pc, sl, ip, ror #6 │ │ │ │ - mlseq sl, r4, r4, r6 │ │ │ │ - rsbeq pc, sl, sl, lsl #12 │ │ │ │ - rsbeq pc, sl, r2, ror r6 @ │ │ │ │ - rsbeq pc, sl, r6, lsr #6 │ │ │ │ - rsbeq r6, sl, lr, asr #8 │ │ │ │ - strdeq pc, [sl], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r6, sl, r4, lsr #8 │ │ │ │ - rsbeq pc, sl, r2, lsr r6 @ │ │ │ │ - rsbeq pc, sl, r6, ror #12 │ │ │ │ - strhteq pc, [sl], #-32 @ 0xffffffe0 @ │ │ │ │ - ldrdeq r6, [sl], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq pc, sl, r6, lsl #5 │ │ │ │ - rsbeq r6, sl, lr, lsr #7 │ │ │ │ - rsbeq pc, sl, r6, lsr #12 │ │ │ │ - rsbeq pc, sl, lr, lsr r2 @ │ │ │ │ - rsbeq r6, sl, r6, ror #6 │ │ │ │ - rsbeq pc, sl, r0, lsr #4 │ │ │ │ - rsbeq pc, sl, r6, asr #7 │ │ │ │ + rsbeq pc, sl, r4, ror r3 @ │ │ │ │ + mlseq sl, ip, r4, r6 │ │ │ │ + rsbeq pc, sl, r2, lsl r6 @ │ │ │ │ + rsbeq pc, sl, sl, ror r6 @ │ │ │ │ + rsbeq pc, sl, lr, lsr #6 │ │ │ │ + rsbeq r6, sl, r6, asr r4 │ │ │ │ + rsbeq pc, sl, r4, lsl #6 │ │ │ │ + rsbeq r6, sl, ip, lsr #8 │ │ │ │ + rsbeq pc, sl, sl, lsr r6 @ │ │ │ │ + rsbeq pc, sl, lr, ror #12 │ │ │ │ + strhteq pc, [sl], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq r6, sl, r0, ror #7 │ │ │ │ + rsbeq pc, sl, lr, lsl #5 │ │ │ │ + strhteq r6, [sl], #-54 @ 0xffffffca │ │ │ │ + rsbeq pc, sl, lr, lsr #12 │ │ │ │ + rsbeq pc, sl, r6, asr #4 │ │ │ │ + rsbeq r6, sl, lr, ror #6 │ │ │ │ + rsbeq pc, sl, r8, lsr #4 │ │ │ │ + rsbeq pc, sl, lr, asr #7 │ │ │ │ andeq r0, r0, r8, lsr #24 │ │ │ │ - rsbeq pc, sl, r6, lsr #7 │ │ │ │ - rsbeq pc, sl, r0, ror #3 │ │ │ │ - rsbeq r6, sl, r8, lsl #6 │ │ │ │ - strhteq pc, [sl], #-22 @ 0xffffffea @ │ │ │ │ - ldrdeq r6, [sl], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq pc, sl, ip, lsl #3 │ │ │ │ - strhteq r6, [sl], #-36 @ 0xffffffdc │ │ │ │ + rsbeq pc, sl, lr, lsr #7 │ │ │ │ + rsbeq pc, sl, r8, ror #3 │ │ │ │ + rsbeq r6, sl, r0, lsl r3 │ │ │ │ + strhteq pc, [sl], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r6, sl, r6, ror #5 │ │ │ │ + mlseq sl, r4, r1, pc @ │ │ │ │ + strhteq r6, [sl], #-44 @ 0xffffffd4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9f3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -316568,16 +316568,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6cf300c │ │ │ │ stmdami r5, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 6, 10, cr15, cr12, cr15, {6} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - mlseq sl, r2, pc, lr @ │ │ │ │ - strhteq r6, [sl], #-10 │ │ │ │ + mlseq sl, sl, pc, lr @ │ │ │ │ + rsbeq r6, sl, r2, asr #1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi fe759c90 │ │ │ │ blmi fe759abc │ │ │ │ addlt r4, lr, sl, ror r4 │ │ │ │ @@ -316729,39 +316729,39 @@ │ │ │ │ vsri.32 q10, , #28 │ │ │ │ @ instruction: 0xf8d8fffb │ │ │ │ movwcc r3, #4120 @ 0x1018 │ │ │ │ andscc pc, r8, r8, asr #17 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ ldrhteq r6, [r5], #-112 @ 0xffffff90 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq pc, [sl], #-8 @ │ │ │ │ - rsbeq sl, sl, r6, lsl #15 │ │ │ │ + rsbeq pc, sl, r0, ror #1 │ │ │ │ + rsbeq sl, sl, lr, lsl #15 │ │ │ │ rsbseq r6, r5, sl, lsl r7 │ │ │ │ - rsbeq lr, sl, r2, lsr #29 │ │ │ │ - rsbeq r5, sl, sl, asr #31 │ │ │ │ - rsbeq r2, sl, lr, asr #12 │ │ │ │ - strhteq r3, [sl], #-64 @ 0xffffffc0 │ │ │ │ - rsbeq r4, sl, r2, lsl sp │ │ │ │ - rsbeq r3, sl, r4, lsr fp │ │ │ │ - mlseq sl, lr, fp, r6 │ │ │ │ - rsbeq r9, sl, r4, lsr #9 │ │ │ │ - strdeq r3, [sl], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r8, sl, sl, lsr r5 │ │ │ │ - mlseq lr, r6, r5, pc @ │ │ │ │ - rsbeq sp, sl, r2, asr #17 │ │ │ │ - ldrdeq lr, [sl], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r3, sl, lr, ror pc │ │ │ │ - strhteq r7, [lr], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq lr, sl, sl, lsl pc │ │ │ │ - rsbeq lr, sl, sl, ror #26 │ │ │ │ - mlseq sl, r2, lr, r5 │ │ │ │ - rsbeq lr, sl, ip, asr #26 │ │ │ │ - rsbeq pc, sl, lr, lsr r1 @ │ │ │ │ - ldrdeq pc, [sl], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq pc, sl, ip, lsr r1 @ │ │ │ │ + rsbeq lr, sl, sl, lsr #29 │ │ │ │ + ldrdeq r5, [sl], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r2, sl, r6, asr r6 │ │ │ │ + strhteq r3, [sl], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq r4, sl, sl, lsl sp │ │ │ │ + rsbeq r3, sl, ip, lsr fp │ │ │ │ + rsbeq r6, sl, r6, lsr #23 │ │ │ │ + rsbeq r9, sl, ip, lsr #9 │ │ │ │ + strdeq r3, [sl], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r8, sl, r2, asr #10 │ │ │ │ + mlseq lr, lr, r5, pc @ │ │ │ │ + rsbeq sp, sl, sl, asr #17 │ │ │ │ + ldrdeq lr, [sl], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r3, sl, r6, lsl #31 │ │ │ │ + rsbeq r7, lr, r6, asr #9 │ │ │ │ + rsbeq lr, sl, r2, lsr #30 │ │ │ │ + rsbeq lr, sl, r2, ror sp │ │ │ │ + mlseq sl, sl, lr, r5 │ │ │ │ + rsbeq lr, sl, r4, asr sp │ │ │ │ + rsbeq pc, sl, r6, asr #2 │ │ │ │ + rsbeq pc, sl, r6, ror #3 │ │ │ │ + rsbeq pc, sl, r4, asr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe786854 │ │ │ │ bmi 2059f6c │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ blmi 2019f98 │ │ │ │ @@ -316885,28 +316885,28 @@ │ │ │ │ ldmdami r3, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ ldc2 6, cr15, [r6], #-828 @ 0xfffffcc4 │ │ │ │ @ instruction: 0xf6c9e7b7 │ │ │ │ svclt 0x0000e8c2 │ │ │ │ rsbseq r6, r5, ip, asr #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, sl, r2, asr #2 │ │ │ │ - rsbeq pc, sl, r2, lsl #3 │ │ │ │ - rsbeq lr, sl, r6, asr fp │ │ │ │ - rsbeq r5, sl, lr, ror ip │ │ │ │ - rsbeq pc, sl, r2, lsr r0 @ │ │ │ │ - rsbeq pc, sl, lr, rrx │ │ │ │ + rsbeq pc, sl, sl, asr #2 │ │ │ │ + rsbeq pc, sl, sl, lsl #3 │ │ │ │ + rsbeq lr, sl, lr, asr fp │ │ │ │ + rsbeq r5, sl, r6, lsl #25 │ │ │ │ + rsbeq pc, sl, sl, lsr r0 @ │ │ │ │ + rsbeq pc, sl, r6, ror r0 @ │ │ │ │ rsbseq r6, r5, r6, ror r3 │ │ │ │ - strdeq lr, [sl], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r5, sl, r4, lsr #24 │ │ │ │ - rsbeq lr, sl, r2, ror #21 │ │ │ │ - rsbeq r5, sl, sl, lsl #24 │ │ │ │ - strhteq r7, [sl], #-10 │ │ │ │ - rsbeq lr, sl, r6, lsr #21 │ │ │ │ - rsbeq r5, sl, lr, asr #23 │ │ │ │ + rsbeq lr, sl, r4, lsl #22 │ │ │ │ + rsbeq r5, sl, ip, lsr #24 │ │ │ │ + rsbeq lr, sl, sl, ror #21 │ │ │ │ + rsbeq r5, sl, r2, lsl ip │ │ │ │ + rsbeq r7, sl, r2, asr #1 │ │ │ │ + rsbeq lr, sl, lr, lsr #21 │ │ │ │ + ldrdeq r5, [sl], #-182 @ 0xffffff4a @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xb09b4dd8 │ │ │ │ @ instruction: 0x469a4cd8 │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -317121,36 +317121,36 @@ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ blx 19865f8 │ │ │ │ @ instruction: 0xf6c8e735 │ │ │ │ svclt 0x0000eeec │ │ │ │ ... │ │ │ │ rsbseq r6, r5, ip, lsl #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq lr, [sl], #-224 @ 0xffffff20 │ │ │ │ - rsbeq r6, sl, lr, asr #27 │ │ │ │ - rsbeq lr, sl, lr, lsr #17 │ │ │ │ - ldrdeq r5, [sl], #-150 @ 0xffffff6a @ │ │ │ │ - ldrdeq lr, [sl], #-216 @ 0xffffff28 @ │ │ │ │ + strhteq lr, [sl], #-232 @ 0xffffff18 │ │ │ │ + ldrdeq r6, [sl], #-214 @ 0xffffff2a @ │ │ │ │ + strhteq lr, [sl], #-134 @ 0xffffff7a │ │ │ │ + ldrdeq r5, [sl], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq lr, sl, r0, ror #27 │ │ │ │ rsbseq r6, r5, lr, asr #1 │ │ │ │ - rsbeq lr, sl, r6, asr r8 │ │ │ │ - rsbeq r5, sl, lr, ror r9 │ │ │ │ - rsbeq lr, sl, ip, lsl r8 │ │ │ │ - rsbeq r5, sl, r4, asr #18 │ │ │ │ - mlseq sl, r6, r7, lr │ │ │ │ - strhteq r5, [sl], #-142 @ 0xffffff72 │ │ │ │ - rsbeq lr, sl, ip, ror r7 │ │ │ │ - rsbeq r5, sl, r4, lsr #17 │ │ │ │ - rsbeq lr, sl, r2, ror #14 │ │ │ │ - rsbeq r5, sl, sl, lsl #17 │ │ │ │ - rsbeq lr, sl, r8, asr #14 │ │ │ │ - rsbeq r5, sl, r0, ror r8 │ │ │ │ - rsbeq lr, sl, lr, lsr #14 │ │ │ │ - rsbeq r5, sl, r6, asr r8 │ │ │ │ - strdeq lr, [sl], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq r5, sl, r2, lsr #16 │ │ │ │ + rsbeq lr, sl, lr, asr r8 │ │ │ │ + rsbeq r5, sl, r6, lsl #19 │ │ │ │ + rsbeq lr, sl, r4, lsr #16 │ │ │ │ + rsbeq r5, sl, ip, asr #18 │ │ │ │ + mlseq sl, lr, r7, lr │ │ │ │ + rsbeq r5, sl, r6, asr #17 │ │ │ │ + rsbeq lr, sl, r4, lsl #15 │ │ │ │ + rsbeq r5, sl, ip, lsr #17 │ │ │ │ + rsbeq lr, sl, sl, ror #14 │ │ │ │ + mlseq sl, r2, r8, r5 │ │ │ │ + rsbeq lr, sl, r0, asr r7 │ │ │ │ + rsbeq r5, sl, r8, ror r8 │ │ │ │ + rsbeq lr, sl, r6, lsr r7 │ │ │ │ + rsbeq r5, sl, lr, asr r8 │ │ │ │ + rsbeq lr, sl, r2, lsl #14 │ │ │ │ + rsbeq r5, sl, sl, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fec9fd34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ stmib sp, {r1, r2, r3, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, sl, fp, lr, pc}^ │ │ │ │ @@ -317168,16 +317168,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf940f6cf │ │ │ │ stmdbls fp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6cf4478 │ │ │ │ blls 447374 │ │ │ │ andlt r4, ip, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq lr, sl, r0, lsr r6 │ │ │ │ - rsbeq r5, sl, r8, asr r7 │ │ │ │ + rsbeq lr, sl, r8, lsr r6 │ │ │ │ + rsbeq r5, sl, r0, ror #14 │ │ │ │ ldmdavs r8, {r0, r1, r8, fp, sp, lr}^ │ │ │ │ svclt 0x00004770 │ │ │ │ ldmdavs r8, {r0, r1, r8, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 204068 │ │ │ │ @@ -317322,15 +317322,15 @@ │ │ │ │ @ instruction: 0xf894c00c │ │ │ │ vshr.u8 q14, q6, #4 │ │ │ │ @ instruction: 0xf8cd0c40 │ │ │ │ @ instruction: 0xf894c008 │ │ │ │ strls ip, [r0], #-92 @ 0xffffffa4 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - blx 886df8 │ │ │ │ + blx 886df8 │ │ │ │ @ instruction: 0xf47f2801 │ │ │ │ @ instruction: 0xf8d8af7a │ │ │ │ ldrtmi r1, [r0], -r0 │ │ │ │ @ instruction: 0xffeaf3ec │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0xf8d880df │ │ │ │ ldrtmi r1, [r0], -r0 │ │ │ │ @@ -317416,37 +317416,37 @@ │ │ │ │ ldmdbge r1, {r0, r2, r3, r4, r9, fp, lr} │ │ │ │ cmnpne ip, #64, 12 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ @ instruction: 0xf6ce447a │ │ │ │ @ instruction: 0xe69ff853 │ │ │ │ ... │ │ │ │ rsbseq r5, r5, r6, lsr lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, sl, lr, lsr #11 │ │ │ │ - rsbeq lr, sl, ip, lsr #10 │ │ │ │ - rsbeq r5, sl, r4, asr r6 │ │ │ │ - rsbeq lr, sl, r2, lsl r5 │ │ │ │ - rsbeq r5, sl, sl, lsr r6 │ │ │ │ + strhteq lr, [sl], #-86 @ 0xffffffaa │ │ │ │ + rsbeq lr, sl, r4, lsr r5 │ │ │ │ + rsbeq r5, sl, ip, asr r6 │ │ │ │ + rsbeq lr, sl, sl, lsl r5 │ │ │ │ + rsbeq r5, sl, r2, asr #12 │ │ │ │ rsbseq r5, r5, r4, asr sp │ │ │ │ - ldrdeq lr, [sl], #-174 @ 0xffffff52 @ │ │ │ │ - ldrdeq lr, [sl], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq lr, sl, r6, lsr r3 │ │ │ │ - rsbeq r5, sl, lr, asr r4 │ │ │ │ - rsbeq lr, sl, r8, lsl r3 │ │ │ │ - rsbeq r5, sl, r0, asr #8 │ │ │ │ - rsbeq lr, sl, r0, ror #5 │ │ │ │ - rsbeq r5, sl, r8, lsl #8 │ │ │ │ - rsbeq lr, sl, r2, asr #5 │ │ │ │ - rsbeq r5, sl, sl, ror #7 │ │ │ │ - rsbeq lr, sl, r4, lsr #5 │ │ │ │ - rsbeq r5, sl, ip, asr #7 │ │ │ │ - rsbeq lr, sl, r6, lsl #5 │ │ │ │ - rsbeq r5, sl, lr, lsr #7 │ │ │ │ - rsbeq lr, sl, r8, ror #4 │ │ │ │ - rsbeq lr, sl, r6, lsr r8 │ │ │ │ - rsbeq lr, sl, ip, ror #4 │ │ │ │ + rsbeq lr, sl, r6, ror #21 │ │ │ │ + rsbeq lr, sl, r4, ror #21 │ │ │ │ + rsbeq lr, sl, lr, lsr r3 │ │ │ │ + rsbeq r5, sl, r6, ror #8 │ │ │ │ + rsbeq lr, sl, r0, lsr #6 │ │ │ │ + rsbeq r5, sl, r8, asr #8 │ │ │ │ + rsbeq lr, sl, r8, ror #5 │ │ │ │ + rsbeq r5, sl, r0, lsl r4 │ │ │ │ + rsbeq lr, sl, sl, asr #5 │ │ │ │ + strdeq r5, [sl], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq lr, sl, ip, lsr #5 │ │ │ │ + ldrdeq r5, [sl], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq lr, sl, lr, lsl #5 │ │ │ │ + strhteq r5, [sl], #-54 @ 0xffffffca │ │ │ │ + rsbeq lr, sl, r0, ror r2 │ │ │ │ + rsbeq lr, sl, lr, lsr r8 │ │ │ │ + rsbeq lr, sl, r4, ror r2 │ │ │ │ ldmdami r6!, {r0, r7, r9, sl, lr} │ │ │ │ cmppne r1, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-1613 @ 0xfffff9b3 │ │ │ │ @ instruction: 0xf6ce300c │ │ │ │ ldmdami r3!, {r0, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xffc8f6ce │ │ │ │ @@ -317494,28 +317494,28 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 11, cr15, cr2, cr14, {6} │ │ │ │ @ instruction: 0xf04f4811 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff6cf6ce │ │ │ │ @ instruction: 0xf6c8e5fe │ │ │ │ svclt 0x0000ebf8 │ │ │ │ - rsbeq lr, sl, sl, asr #3 │ │ │ │ - strdeq r5, [sl], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq lr, sl, ip, lsr #3 │ │ │ │ - ldrdeq r5, [sl], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq lr, sl, lr, lsl #3 │ │ │ │ - strhteq r5, [sl], #-38 @ 0xffffffda │ │ │ │ - rsbeq lr, sl, r0, ror r1 │ │ │ │ - mlseq sl, r8, r2, r5 │ │ │ │ - rsbeq lr, sl, r2, asr r1 │ │ │ │ - rsbeq r5, sl, sl, ror r2 │ │ │ │ - rsbeq lr, sl, r4, lsr r1 │ │ │ │ - rsbeq r5, sl, ip, asr r2 │ │ │ │ - rsbeq lr, sl, r4, lsl r1 │ │ │ │ - rsbeq r5, sl, sl, lsr r2 │ │ │ │ + ldrdeq lr, [sl], #-18 @ 0xffffffee @ │ │ │ │ + strdeq r5, [sl], #-42 @ 0xffffffd6 @ │ │ │ │ + strhteq lr, [sl], #-20 @ 0xffffffec │ │ │ │ + ldrdeq r5, [sl], #-44 @ 0xffffffd4 @ │ │ │ │ + mlseq sl, r6, r1, lr │ │ │ │ + strhteq r5, [sl], #-46 @ 0xffffffd2 │ │ │ │ + rsbeq lr, sl, r8, ror r1 │ │ │ │ + rsbeq r5, sl, r0, lsr #5 │ │ │ │ + rsbeq lr, sl, sl, asr r1 │ │ │ │ + rsbeq r5, sl, r2, lsl #5 │ │ │ │ + rsbeq lr, sl, ip, lsr r1 │ │ │ │ + rsbeq r5, sl, r4, ror #4 │ │ │ │ + rsbeq lr, sl, ip, lsl r1 │ │ │ │ + rsbeq r5, sl, r2, asr #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmdami r5!, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46174614 │ │ │ │ ldrbtmi r4, [r8], #-2660 @ 0xfffff59c │ │ │ │ @@ -317616,31 +317616,31 @@ │ │ │ │ ldrb r9, [ip, -r5, lsl #24] │ │ │ │ @ instruction: 0x46284a15 │ │ │ │ vsri.32 q10, q13, #28 │ │ │ │ @ instruction: 0xe7a1f9bd │ │ │ │ bl 306dac >::_M_default_append(unsigned int)@@Base+0x814a8> │ │ │ │ ldrshteq r5, [r5], #-142 @ 0xffffff72 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, sl, r0, lsl #1 │ │ │ │ - rsbeq r5, sl, r8, lsr #3 │ │ │ │ + rsbeq lr, sl, r8, lsl #1 │ │ │ │ + strhteq r5, [sl], #-16 │ │ │ │ rsbseq r5, r5, r2, asr #17 │ │ │ │ - rsbeq ip, sp, r2, lsl r1 │ │ │ │ - rsbeq lr, sl, r2, ror r7 │ │ │ │ - rsbeq ip, sp, sl, ror #1 │ │ │ │ - rsbeq r2, sl, sl, ror #16 │ │ │ │ - rsbeq lr, sl, r0, lsr r6 │ │ │ │ - rsbeq lr, sl, r0, asr #12 │ │ │ │ - mlseq sp, sl, r0, ip │ │ │ │ - rsbeq lr, sl, sl, lsr r6 │ │ │ │ - rsbeq lr, sl, r6, ror r6 │ │ │ │ - rsbeq sp, sl, r8, asr pc │ │ │ │ - rsbeq r2, sl, r2, lsl #16 │ │ │ │ - rsbeq sp, sl, lr, lsr pc │ │ │ │ - rsbeq r5, sl, r6, rrx │ │ │ │ - rsbeq lr, sl, r4, lsl #11 │ │ │ │ + rsbeq ip, sp, sl, lsl r1 │ │ │ │ + rsbeq lr, sl, sl, ror r7 │ │ │ │ + strdeq ip, [sp], #-2 @ │ │ │ │ + rsbeq r2, sl, r2, ror r8 │ │ │ │ + rsbeq lr, sl, r8, lsr r6 │ │ │ │ + rsbeq lr, sl, r8, asr #12 │ │ │ │ + rsbeq ip, sp, r2, lsr #1 │ │ │ │ + rsbeq lr, sl, r2, asr #12 │ │ │ │ + rsbeq lr, sl, lr, ror r6 │ │ │ │ + rsbeq sp, sl, r0, ror #30 │ │ │ │ + rsbeq r2, sl, sl, lsl #16 │ │ │ │ + rsbeq sp, sl, r6, asr #30 │ │ │ │ + rsbeq r5, sl, lr, rrx │ │ │ │ + rsbeq lr, sl, ip, lsl #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x461db570 │ │ │ │ stmdbls r4, {r0, r1, r4, r8, fp, sp, lr} │ │ │ │ addmi r6, r8, #88, 16 @ 0x580000 │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ stmdacs r0, {r0, r5, sl, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d3dd1e │ │ │ │ @@ -317795,26 +317795,26 @@ │ │ │ │ ldmdami r2, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ ldc2 6, cr15, [r6, #-824] @ 0xfffffcc8 │ │ │ │ svclt 0x0000e786 │ │ │ │ ... │ │ │ │ rsbseq r5, r5, r8, lsr r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, ip, sl, ror #4 │ │ │ │ - ldrdeq lr, [sl], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r4, sl, lr, ror lr │ │ │ │ - strhteq lr, [sl], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r4, sl, r6, ror #28 │ │ │ │ + rsbeq fp, ip, r2, ror r2 │ │ │ │ + ldrdeq lr, [sl], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r4, sl, r6, lsl #29 │ │ │ │ + rsbeq lr, sl, r6, asr #9 │ │ │ │ + rsbeq r4, sl, lr, ror #28 │ │ │ │ rsbseq r5, r5, r0, lsl #11 │ │ │ │ - rsbeq lr, sl, r4, lsr r4 │ │ │ │ - ldrdeq r4, [sl], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq lr, sl, r0, lsl #8 │ │ │ │ - rsbeq r4, sl, r8, lsr #27 │ │ │ │ - rsbeq lr, sl, r6, ror #7 │ │ │ │ - rsbeq r4, sl, lr, lsl #27 │ │ │ │ + rsbeq lr, sl, ip, lsr r4 │ │ │ │ + rsbeq r4, sl, r4, ror #27 │ │ │ │ + rsbeq lr, sl, r8, lsl #8 │ │ │ │ + strhteq r4, [sl], #-208 @ 0xffffff30 │ │ │ │ + rsbeq lr, sl, lr, ror #7 │ │ │ │ + mlseq sl, r6, sp, r4 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ orrsle r2, r9, r0, lsl #22 │ │ │ │ @ instruction: 0xf1ba4658 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ stmibvs r3!, {r0, r4, r6, r7, pc} │ │ │ │ stmibvs r3!, {r2, r3, r8, r9, ip, pc}^ │ │ │ │ vsubw.u32 , , d13 │ │ │ │ @@ -318056,30 +318056,30 @@ │ │ │ │ @ instruction: 0xf6ce300c │ │ │ │ ldmdami r5, {r0, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 3874a6 │ │ │ │ svclt 0x0000e578 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq lr, sl, r6, lsl #7 │ │ │ │ - rsbeq lr, sl, r8, ror #6 │ │ │ │ - rsbeq sl, ip, sl, asr #31 │ │ │ │ - rsbeq lr, sl, r6, lsr r2 │ │ │ │ - strdeq lr, [sl], #-16 @ │ │ │ │ - mlseq sl, r8, fp, r4 │ │ │ │ - ldrdeq lr, [sl], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq lr, sl, r2, lsr #3 │ │ │ │ - rsbeq sl, ip, r8, asr lr │ │ │ │ - rsbeq lr, sl, r4, rrx │ │ │ │ - rsbeq lr, sl, ip │ │ │ │ - strhteq r4, [sl], #-146 @ 0xffffff6e │ │ │ │ - rsbeq sp, sl, r8, ror #31 │ │ │ │ - mlseq sl, r0, r9, r4 │ │ │ │ - rsbeq sp, sl, sl, asr #31 │ │ │ │ - rsbeq r4, sl, r2, ror r9 │ │ │ │ + rsbeq lr, sl, lr, lsl #7 │ │ │ │ + rsbeq lr, sl, r0, ror r3 │ │ │ │ + ldrdeq sl, [ip], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq lr, sl, lr, lsr r2 │ │ │ │ + strdeq lr, [sl], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r4, sl, r0, lsr #23 │ │ │ │ + rsbeq lr, sl, r6, ror #3 │ │ │ │ + rsbeq lr, sl, sl, lsr #3 │ │ │ │ + rsbeq sl, ip, r0, ror #28 │ │ │ │ + rsbeq lr, sl, ip, rrx │ │ │ │ + rsbeq lr, sl, r4, lsl r0 │ │ │ │ + strhteq r4, [sl], #-154 @ 0xffffff66 │ │ │ │ + strdeq sp, [sl], #-240 @ 0xffffff10 @ │ │ │ │ + mlseq sl, r8, r9, r4 │ │ │ │ + ldrdeq sp, [sl], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r4, sl, sl, ror r9 │ │ │ │ stmdami r9, {r2, r9, sl, lr}^ │ │ │ │ bicscs pc, r2, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-1697 @ 0xfffff95f │ │ │ │ @ instruction: 0xf6ce300c │ │ │ │ stmdami r6, {r0, r1, r2, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff607510 │ │ │ │ @@ -318146,34 +318146,34 @@ │ │ │ │ @ instruction: 0xf6ce300c │ │ │ │ ldmdami r8, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ blx 1607610 │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ @ instruction: 0xf6c7e4c0 │ │ │ │ svclt 0x0000eedc │ │ │ │ - rsbeq sp, sl, lr, asr pc │ │ │ │ - rsbeq r4, sl, r6, lsl #18 │ │ │ │ - rsbeq sp, sl, r0, asr #30 │ │ │ │ - rsbeq r4, sl, r8, ror #17 │ │ │ │ - rsbeq sp, sl, r8, lsr #30 │ │ │ │ - rsbeq r4, sl, lr, asr #17 │ │ │ │ - rsbeq sp, sl, lr, lsl #30 │ │ │ │ - strhteq r4, [sl], #-132 @ 0xffffff7c │ │ │ │ - strdeq sp, [sl], #-226 @ 0xffffff1e @ │ │ │ │ - mlseq sl, r8, r8, r4 │ │ │ │ - ldrdeq sp, [sl], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r4, sl, lr, ror r8 │ │ │ │ - strhteq sp, [sl], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r4, sl, r0, ror #16 │ │ │ │ - mlseq sl, sl, lr, sp │ │ │ │ - rsbeq r4, sl, r2, asr #16 │ │ │ │ - rsbeq sp, sl, lr, ror lr │ │ │ │ - rsbeq r4, sl, r6, lsr #16 │ │ │ │ - rsbeq sp, sl, lr, asr lr │ │ │ │ - rsbeq r4, sl, r6, lsl #16 │ │ │ │ + rsbeq sp, sl, r6, ror #30 │ │ │ │ + rsbeq r4, sl, lr, lsl #18 │ │ │ │ + rsbeq sp, sl, r8, asr #30 │ │ │ │ + strdeq r4, [sl], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq sp, sl, r0, lsr pc │ │ │ │ + ldrdeq r4, [sl], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq sp, sl, r6, lsl pc │ │ │ │ + strhteq r4, [sl], #-140 @ 0xffffff74 │ │ │ │ + strdeq sp, [sl], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r4, sl, r0, lsr #17 │ │ │ │ + rsbeq sp, sl, r0, ror #29 │ │ │ │ + rsbeq r4, sl, r6, lsl #17 │ │ │ │ + rsbeq sp, sl, r0, asr #29 │ │ │ │ + rsbeq r4, sl, r8, ror #16 │ │ │ │ + rsbeq sp, sl, r2, lsr #29 │ │ │ │ + rsbeq r4, sl, sl, asr #16 │ │ │ │ + rsbeq sp, sl, r6, lsl #29 │ │ │ │ + rsbeq r4, sl, lr, lsr #16 │ │ │ │ + rsbeq sp, sl, r6, ror #28 │ │ │ │ + rsbeq r4, sl, lr, lsl #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ cmnpge ip, #14614528 @ p-variant is OBSOLETE @ 0xdf0000 │ │ │ │ ldmdbvs r7, {r0, r1, r2, r3, r7, ip, sp, pc} │ │ │ │ ldrbtmi r4, [sl], #1681 @ 0x691 │ │ │ │ @@ -318394,41 +318394,41 @@ │ │ │ │ @ instruction: 0x4621481f │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffa4f6cd │ │ │ │ @ instruction: 0xf04f481d │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf85ef6ce │ │ │ │ svclt 0x0000e767 │ │ │ │ - strdeq sp, [sl], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq sp, sl, r6, asr sp │ │ │ │ - strhteq sp, [sl], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r4, sl, r8, asr r6 │ │ │ │ - rsbeq sp, sl, r6, lsr ip │ │ │ │ - ldrdeq r4, [sl], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq sp, sl, r6, lsr #23 │ │ │ │ - rsbeq r4, sl, ip, asr #10 │ │ │ │ - rsbeq sp, sl, r4, lsl #23 │ │ │ │ - rsbeq r4, sl, ip, lsr #10 │ │ │ │ - rsbeq sp, sl, r4, ror #22 │ │ │ │ - rsbeq r4, sl, ip, lsl #10 │ │ │ │ - rsbeq sp, sl, r4, asr #22 │ │ │ │ - rsbeq r4, sl, ip, ror #9 │ │ │ │ - rsbeq sp, sl, r4, lsr fp │ │ │ │ - strdeq sp, [sl], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r4, sl, r2, lsr #9 │ │ │ │ - rsbeq sp, sl, r2, ror #21 │ │ │ │ - rsbeq r4, sl, r8, lsl #9 │ │ │ │ - rsbeq sp, sl, r6, asr #21 │ │ │ │ - rsbeq r4, sl, ip, ror #8 │ │ │ │ - rsbeq sp, sl, ip, lsr #21 │ │ │ │ - rsbeq r4, sl, r2, asr r4 │ │ │ │ - mlseq sl, r2, sl, sp │ │ │ │ - rsbeq r4, sl, r8, lsr r4 │ │ │ │ - rsbeq sp, sl, r8, ror sl │ │ │ │ - rsbeq r4, sl, lr, lsl r4 │ │ │ │ + strdeq sp, [sl], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq sp, sl, lr, asr sp │ │ │ │ + strhteq sp, [sl], #-200 @ 0xffffff38 │ │ │ │ + rsbeq r4, sl, r0, ror #12 │ │ │ │ + rsbeq sp, sl, lr, lsr ip │ │ │ │ + rsbeq r4, sl, r6, ror #11 │ │ │ │ + rsbeq sp, sl, lr, lsr #23 │ │ │ │ + rsbeq r4, sl, r4, asr r5 │ │ │ │ + rsbeq sp, sl, ip, lsl #23 │ │ │ │ + rsbeq r4, sl, r4, lsr r5 │ │ │ │ + rsbeq sp, sl, ip, ror #22 │ │ │ │ + rsbeq r4, sl, r4, lsl r5 │ │ │ │ + rsbeq sp, sl, ip, asr #22 │ │ │ │ + strdeq r4, [sl], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq sp, sl, ip, lsr fp │ │ │ │ + rsbeq sp, sl, r4, lsl #22 │ │ │ │ + rsbeq r4, sl, sl, lsr #9 │ │ │ │ + rsbeq sp, sl, sl, ror #21 │ │ │ │ + mlseq sl, r0, r4, r4 │ │ │ │ + rsbeq sp, sl, lr, asr #21 │ │ │ │ + rsbeq r4, sl, r4, ror r4 │ │ │ │ + strhteq sp, [sl], #-164 @ 0xffffff5c │ │ │ │ + rsbeq r4, sl, sl, asr r4 │ │ │ │ + mlseq sl, sl, sl, sp │ │ │ │ + rsbeq r4, sl, r0, asr #8 │ │ │ │ + rsbeq sp, sl, r0, lsl #21 │ │ │ │ + rsbeq r4, sl, r6, lsr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2853f0 >::_M_realloc_append(int const&)@@Base+0x1a20> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmdbvs r3, {r0, r1, r7, ip, sp, pc} │ │ │ │ bls 612358 │ │ │ │ @@ -318660,38 +318660,38 @@ │ │ │ │ ldmdami ip, {r3, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r0, #820] @ 0x334 │ │ │ │ stmdbls r0, {r1, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf6cd4478 │ │ │ │ blls 189c14 │ │ │ │ svclt 0x0000e72d │ │ │ │ - rsbeq sp, sl, r2, ror #18 │ │ │ │ - rsbeq r4, sl, sl, lsl #6 │ │ │ │ - rsbeq sp, sl, r4, lsl r9 │ │ │ │ - strhteq r4, [sl], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq sp, sl, r4, lsl r8 │ │ │ │ - strhteq r4, [sl], #-28 @ 0xffffffe4 │ │ │ │ - rsbeq sp, sl, r6, lsr #15 │ │ │ │ - rsbeq r4, sl, lr, asr #2 │ │ │ │ - rsbeq sp, sl, r8, lsl #15 │ │ │ │ - rsbeq r4, sl, r0, lsr r1 │ │ │ │ - rsbeq sp, sl, r0, ror #14 │ │ │ │ - rsbeq r4, sl, r8, lsl #2 │ │ │ │ - rsbeq sp, sl, lr, lsl r7 │ │ │ │ - rsbeq r4, sl, r6, asr #1 │ │ │ │ - strdeq sp, [sl], #-96 @ 0xffffffa0 @ │ │ │ │ - mlseq sl, r8, r0, r4 │ │ │ │ - ldrdeq sp, [sl], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r4, sl, sl, ror r0 │ │ │ │ - strhteq sp, [sl], #-100 @ 0xffffff9c │ │ │ │ - rsbeq r4, sl, ip, asr r0 │ │ │ │ - rsbeq sp, sl, r4, lsl #13 │ │ │ │ - rsbeq r4, sl, ip, lsr #32 │ │ │ │ - rsbeq sp, sl, r0, asr r6 │ │ │ │ - strdeq r3, [sl], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq sp, sl, sl, ror #18 │ │ │ │ + rsbeq r4, sl, r2, lsl r3 │ │ │ │ + rsbeq sp, sl, ip, lsl r9 │ │ │ │ + rsbeq r4, sl, r4, asr #5 │ │ │ │ + rsbeq sp, sl, ip, lsl r8 │ │ │ │ + rsbeq r4, sl, r4, asr #3 │ │ │ │ + rsbeq sp, sl, lr, lsr #15 │ │ │ │ + rsbeq r4, sl, r6, asr r1 │ │ │ │ + mlseq sl, r0, r7, sp │ │ │ │ + rsbeq r4, sl, r8, lsr r1 │ │ │ │ + rsbeq sp, sl, r8, ror #14 │ │ │ │ + rsbeq r4, sl, r0, lsl r1 │ │ │ │ + rsbeq sp, sl, r6, lsr #14 │ │ │ │ + rsbeq r4, sl, lr, asr #1 │ │ │ │ + strdeq sp, [sl], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r4, sl, r0, lsr #1 │ │ │ │ + ldrdeq sp, [sl], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r4, sl, r2, lsl #1 │ │ │ │ + strhteq sp, [sl], #-108 @ 0xffffff94 │ │ │ │ + rsbeq r4, sl, r4, rrx │ │ │ │ + rsbeq sp, sl, ip, lsl #13 │ │ │ │ + rsbeq r4, sl, r4, lsr r0 │ │ │ │ + rsbeq sp, sl, r8, asr r6 │ │ │ │ + rsbeq r4, sl, r0 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d46914 │ │ │ │ @ instruction: 0xf1b99004 │ │ │ │ stclle 15, cr0, [r5, #-4] │ │ │ │ @@ -318744,23 +318744,23 @@ │ │ │ │ ldrbtmi r4, [r8], #-1573 @ 0xfffff9db │ │ │ │ @ instruction: 0xf6cd300c │ │ │ │ stmdami ip, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [r4, #820]! @ 0x334 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - rsbeq sp, sl, sl, ror #11 │ │ │ │ - rsbeq ip, fp, r2, lsr #21 │ │ │ │ - rsbeq sp, sl, lr, lsr #11 │ │ │ │ - rsbeq sp, sl, r0, lsr #11 │ │ │ │ - rsbeq sp, sl, sl, lsl #11 │ │ │ │ - rsbeq sp, sl, r2, lsr #10 │ │ │ │ - rsbeq r3, sl, sl, asr #29 │ │ │ │ - rsbeq sp, sl, r2, lsl #10 │ │ │ │ - rsbeq r3, sl, sl, lsr #29 │ │ │ │ + strdeq sp, [sl], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq ip, fp, sl, lsr #21 │ │ │ │ + strhteq sp, [sl], #-86 @ 0xffffffaa │ │ │ │ + rsbeq sp, sl, r8, lsr #11 │ │ │ │ + mlseq sl, r2, r5, sp │ │ │ │ + rsbeq sp, sl, sl, lsr #10 │ │ │ │ + ldrdeq r3, [sl], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq sp, sl, sl, lsl #10 │ │ │ │ + strhteq r3, [sl], #-226 @ 0xffffff1e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feca1668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 68e410 │ │ │ │ blmi 6b6684 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -318780,15 +318780,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf6c7bd10 │ │ │ │ svclt 0x0000e9ec │ │ │ │ rsbseq r4, r5, r6, lsl #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, sl, ip, lsr #9 │ │ │ │ + strhteq sp, [sl], #-68 @ 0xffffffbc │ │ │ │ rsbseq r4, r5, r4, asr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d3b082 │ │ │ │ @@ -318880,22 +318880,22 @@ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ vqshl.u64 q12, q8, #34 @ 0x22 │ │ │ │ blmi 449f38 │ │ │ │ eorcs r2, r8, #180, 8 @ 0xb4000000 │ │ │ │ @ instruction: 0x4631447b │ │ │ │ @ instruction: 0xf6ca9400 │ │ │ │ @ instruction: 0xe7effd77 │ │ │ │ - rsbeq sp, sl, ip, lsr #8 │ │ │ │ - strdeq sp, [sl], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq sp, sl, r0, ror #7 │ │ │ │ - rsbeq sp, sl, sl, ror #6 │ │ │ │ - rsbeq r3, sl, r8, lsl sp │ │ │ │ - rsbeq sp, sl, sl, asr #6 │ │ │ │ - rsbeq sp, sl, sl, lsr #6 │ │ │ │ - strdeq sp, [sl], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq sp, sl, r4, lsr r4 │ │ │ │ + strdeq sp, [sl], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq sp, sl, r8, ror #7 │ │ │ │ + rsbeq sp, sl, r2, ror r3 │ │ │ │ + rsbeq r3, sl, r0, lsr #26 │ │ │ │ + rsbeq sp, sl, r2, asr r3 │ │ │ │ + rsbeq sp, sl, r2, lsr r3 │ │ │ │ + strdeq sp, [sl], #-44 @ 0xffffffd4 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r2, lsl r9 │ │ │ │ ldrdge pc, [r4], -r2 │ │ │ │ blls 504e0c │ │ │ │ @@ -318934,18 +318934,18 @@ │ │ │ │ @ instruction: 0xf6cd300c │ │ │ │ stmdami r8, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ stc2 6, cr15, [sl], #-820 @ 0xfffffccc │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq sp, sl, ip, lsr r2 │ │ │ │ - rsbeq r3, sl, r4, ror #23 │ │ │ │ - rsbeq sp, sl, lr, lsl #4 │ │ │ │ - strhteq r3, [sl], #-182 @ 0xffffff4a │ │ │ │ + rsbeq sp, sl, r4, asr #4 │ │ │ │ + rsbeq r3, sl, ip, ror #23 │ │ │ │ + rsbeq sp, sl, r6, lsl r2 │ │ │ │ + strhteq r3, [sl], #-190 @ 0xffffff42 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 285c04 >::_M_default_append(unsigned int)@@Base+0x300> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldclmi 0, cr11, [lr], {149} @ 0x95 │ │ │ │ ldrbtmi r4, [ip], #-1558 @ 0xfffff9ea │ │ │ │ @@ -319167,17 +319167,17 @@ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmvc r5!, {r6, sl, fp, pc} │ │ │ │ ldrgt sl, [r5], #-3869 @ 0xfffff0e3 │ │ │ │ @ instruction: 0x0075429e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, sl, r8, lsr #3 │ │ │ │ - rsbeq sp, sl, r2, asr #2 │ │ │ │ - rsbeq ip, sl, r8, ror pc │ │ │ │ + strhteq sp, [sl], #-16 │ │ │ │ + rsbeq sp, sl, sl, asr #2 │ │ │ │ + rsbeq ip, sl, r0, lsl #31 │ │ │ │ strbeq lr, [r3, #2828] @ 0xb0c │ │ │ │ blvc 186138 │ │ │ │ eorvc pc, r3, r1, asr #16 │ │ │ │ blvs 18614c │ │ │ │ eorcc pc, r3, sl, asr r8 @ │ │ │ │ blvc 3063dc >::_M_default_append(unsigned int)@@Base+0x80ad8> │ │ │ │ stc 2, cr4, [r2, #652] @ 0x28c │ │ │ │ @@ -319397,49 +319397,49 @@ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf6cc300c │ │ │ │ stmdami r6!, {r0, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6cd4478 │ │ │ │ strb pc, [r9, -r7, lsl #17]! @ │ │ │ │ ldc 6, cr15, [r2, #-792] @ 0xfffffce8 │ │ │ │ - rsbeq ip, sl, r6, asr #27 │ │ │ │ - rsbeq r9, ip, r8, asr sl │ │ │ │ - rsbeq ip, sl, ip, asr #25 │ │ │ │ - rsbeq r3, sl, r4, ror r6 │ │ │ │ - strhteq ip, [sl], #-192 @ 0xffffff40 │ │ │ │ + rsbeq ip, sl, lr, asr #27 │ │ │ │ + rsbeq r9, ip, r0, ror #20 │ │ │ │ + ldrdeq ip, [sl], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r3, sl, ip, ror r6 │ │ │ │ + strhteq ip, [sl], #-200 @ 0xffffff38 │ │ │ │ rsbseq r3, r5, r2, asr #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, sl, lr, lsr ip │ │ │ │ - rsbeq r3, sl, r6, ror #11 │ │ │ │ - rsbeq ip, sl, r6, lsr #24 │ │ │ │ - rsbeq r3, sl, lr, asr #11 │ │ │ │ - rsbeq ip, sl, lr, lsl #24 │ │ │ │ - strhteq r3, [sl], #-84 @ 0xffffffac │ │ │ │ - strdeq ip, [sl], #-180 @ 0xffffff4c @ │ │ │ │ - mlseq sl, sl, r5, r3 │ │ │ │ - ldrdeq ip, [sl], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r3, sl, ip, ror r5 │ │ │ │ - strhteq ip, [sl], #-188 @ 0xffffff44 │ │ │ │ - rsbeq r3, sl, r2, ror #10 │ │ │ │ - rsbeq ip, sl, lr, ror fp │ │ │ │ - rsbeq r3, sl, r6, lsr #10 │ │ │ │ - rsbeq ip, sl, r4, ror #22 │ │ │ │ - rsbeq r3, sl, ip, lsl #10 │ │ │ │ - rsbeq ip, sl, sl, asr #22 │ │ │ │ - strdeq r3, [sl], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq ip, sl, r2, lsr fp │ │ │ │ - ldrdeq r3, [sl], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq ip, sl, r8, lsl fp │ │ │ │ - strhteq r3, [sl], #-78 @ 0xffffffb2 │ │ │ │ - strdeq ip, [sl], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r3, sl, r4, lsr #9 │ │ │ │ - rsbeq ip, sl, r4, ror #21 │ │ │ │ - rsbeq r3, sl, sl, lsl #9 │ │ │ │ - rsbeq ip, sl, sl, asr #21 │ │ │ │ - rsbeq r3, sl, r0, ror r4 │ │ │ │ + rsbeq ip, sl, r6, asr #24 │ │ │ │ + rsbeq r3, sl, lr, ror #11 │ │ │ │ + rsbeq ip, sl, lr, lsr #24 │ │ │ │ + ldrdeq r3, [sl], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq ip, sl, r6, lsl ip │ │ │ │ + strhteq r3, [sl], #-92 @ 0xffffffa4 │ │ │ │ + strdeq ip, [sl], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r3, sl, r2, lsr #11 │ │ │ │ + ldrdeq ip, [sl], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r3, sl, r4, lsl #11 │ │ │ │ + rsbeq ip, sl, r4, asr #23 │ │ │ │ + rsbeq r3, sl, sl, ror #10 │ │ │ │ + rsbeq ip, sl, r6, lsl #23 │ │ │ │ + rsbeq r3, sl, lr, lsr #10 │ │ │ │ + rsbeq ip, sl, ip, ror #22 │ │ │ │ + rsbeq r3, sl, r4, lsl r5 │ │ │ │ + rsbeq ip, sl, r2, asr fp │ │ │ │ + strdeq r3, [sl], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq ip, sl, sl, lsr fp │ │ │ │ + rsbeq r3, sl, r0, ror #9 │ │ │ │ + rsbeq ip, sl, r0, lsr #22 │ │ │ │ + rsbeq r3, sl, r6, asr #9 │ │ │ │ + rsbeq ip, sl, r4, lsl #22 │ │ │ │ + rsbeq r3, sl, ip, lsr #9 │ │ │ │ + rsbeq ip, sl, ip, ror #21 │ │ │ │ + mlseq sl, r2, r4, r3 │ │ │ │ + ldrdeq ip, [sl], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r3, sl, r8, ror r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r0, ror #26 │ │ │ │ ldrmi r4, [r9], r0, ror #24 │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -319536,23 +319536,23 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6cc4478 │ │ │ │ @ instruction: 0xe75cff77 │ │ │ │ stc 6, cr15, [r2], {198} @ 0xc6 │ │ │ │ rsbseq r3, r5, r4, ror #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r3, r5, lr, lsr #21 │ │ │ │ - rsbeq ip, sl, r8, asr #19 │ │ │ │ - rsbeq ip, sl, r0, lsr r9 │ │ │ │ - rsbeq ip, sl, r0, lsl #18 │ │ │ │ - rsbeq r3, sl, r8, lsr #5 │ │ │ │ - rsbeq ip, sl, r4, ror #17 │ │ │ │ - rsbeq r3, sl, ip, lsl #5 │ │ │ │ - ldrdeq ip, [sl], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq ip, sl, sl, lsr #17 │ │ │ │ - rsbeq r3, sl, r0, asr r2 │ │ │ │ + ldrdeq ip, [sl], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq ip, sl, r8, lsr r9 │ │ │ │ + rsbeq ip, sl, r8, lsl #18 │ │ │ │ + strhteq r3, [sl], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq ip, sl, ip, ror #17 │ │ │ │ + mlseq sl, r4, r2, r3 │ │ │ │ + rsbeq ip, sl, r2, ror #17 │ │ │ │ + strhteq ip, [sl], #-130 @ 0xffffff7e │ │ │ │ + rsbeq r3, sl, r8, asr r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r5, asr sp │ │ │ │ @ instruction: 0x46174c55 │ │ │ │ andcs r4, r4, #2097152000 @ 0x7d000000 │ │ │ │ @@ -319638,23 +319638,23 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 6, 10, cr15, cr12, cr12, {6} │ │ │ │ @ instruction: 0xf6c6e769 │ │ │ │ svclt 0x0000eb38 │ │ │ │ rsbseq r3, r5, r0, lsr #18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrshteq r3, [r5], #-142 @ 0xffffff72 │ │ │ │ - rsbeq ip, sl, r6, lsl r8 │ │ │ │ - mlseq sl, sl, r7, ip │ │ │ │ - rsbeq ip, sl, sl, ror #14 │ │ │ │ - rsbeq r3, sl, r2, lsl r1 │ │ │ │ - rsbeq ip, sl, lr, asr #14 │ │ │ │ - strdeq r3, [sl], #-6 @ │ │ │ │ - rsbeq ip, sl, r4, asr #14 │ │ │ │ - rsbeq ip, sl, r4, lsl r7 │ │ │ │ - strhteq r3, [sl], #-10 │ │ │ │ + rsbeq ip, sl, lr, lsl r8 │ │ │ │ + rsbeq ip, sl, r2, lsr #15 │ │ │ │ + rsbeq ip, sl, r2, ror r7 │ │ │ │ + rsbeq r3, sl, sl, lsl r1 │ │ │ │ + rsbeq ip, sl, r6, asr r7 │ │ │ │ + strdeq r3, [sl], #-14 @ │ │ │ │ + rsbeq ip, sl, ip, asr #14 │ │ │ │ + rsbeq ip, sl, ip, lsl r7 │ │ │ │ + rsbeq r3, sl, r2, asr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r6, asr sp │ │ │ │ @ instruction: 0x461f4c56 │ │ │ │ movwcs r4, #17533 @ 0x447d │ │ │ │ @@ -319741,23 +319741,23 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6cc4478 │ │ │ │ @ instruction: 0xe769fddd │ │ │ │ b 1b88ee0 │ │ │ │ rsbseq r3, r5, r8, lsl #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r3, r5, r0, ror #14 │ │ │ │ - rsbeq ip, sl, r8, ror r6 │ │ │ │ - strdeq ip, [sl], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq ip, sl, ip, asr #11 │ │ │ │ - rsbeq r2, sl, r4, ror pc │ │ │ │ - strhteq ip, [sl], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r2, sl, r8, asr pc │ │ │ │ - rsbeq ip, sl, r6, lsr #11 │ │ │ │ - rsbeq ip, sl, r6, ror r5 │ │ │ │ - rsbeq r2, sl, ip, lsl pc │ │ │ │ + rsbeq ip, sl, r0, lsl #13 │ │ │ │ + rsbeq ip, sl, r4, lsl #12 │ │ │ │ + ldrdeq ip, [sl], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r2, sl, ip, ror pc │ │ │ │ + strhteq ip, [sl], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq r2, sl, r0, ror #30 │ │ │ │ + rsbeq ip, sl, lr, lsr #11 │ │ │ │ + rsbeq ip, sl, lr, ror r5 │ │ │ │ + rsbeq r2, sl, r4, lsr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, lr, asr sp │ │ │ │ @ instruction: 0x46994c5e │ │ │ │ movwcs r4, #5245 @ 0x147d │ │ │ │ @@ -319852,23 +319852,23 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 6, cr15, [r0, #-816] @ 0xfffffcd0 │ │ │ │ @ instruction: 0xf6c6e759 │ │ │ │ svclt 0x0000e98c │ │ │ │ rsbseq r3, r5, ip, ror #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r3, r5, r6, asr #11 │ │ │ │ - ldrdeq ip, [sl], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq ip, sl, r2, asr #8 │ │ │ │ - rsbeq ip, sl, r2, lsl r4 │ │ │ │ - strhteq r2, [sl], #-218 @ 0xffffff26 │ │ │ │ - strdeq ip, [sl], #-54 @ 0xffffffca @ │ │ │ │ - mlseq sl, lr, sp, r2 │ │ │ │ - rsbeq ip, sl, ip, ror #7 │ │ │ │ - strhteq ip, [sl], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq r2, sl, r2, ror #26 │ │ │ │ + rsbeq ip, sl, r4, ror #9 │ │ │ │ + rsbeq ip, sl, sl, asr #8 │ │ │ │ + rsbeq ip, sl, sl, lsl r4 │ │ │ │ + rsbeq r2, sl, r2, asr #27 │ │ │ │ + strdeq ip, [sl], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r2, sl, r6, lsr #27 │ │ │ │ + strdeq ip, [sl], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq ip, sl, r4, asr #7 │ │ │ │ + rsbeq r2, sl, sl, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ ldmib sp, {r1, r3, r4, r7, r9, lr}^ │ │ │ │ fldmdbxle r1!, {d22-d25} @ Deprecated │ │ │ │ @ instruction: 0x4691009c │ │ │ │ vmlaeq.f64 d14, d4, d1 │ │ │ │ strmi r1, [r2], r7, lsl #18 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @@ -320161,24 +320161,24 @@ │ │ │ │ @ instruction: 0x46394810 │ │ │ │ @ instruction: 0xf6cc4478 │ │ │ │ @ instruction: 0xe6cefa95 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r3, r5, r4, lsl #5 │ │ │ │ rsbseq r3, r5, r6, lsl #4 │ │ │ │ - rsbeq ip, sl, r2, asr #1 │ │ │ │ - rsbeq ip, sl, r0, lsr r0 │ │ │ │ - rsbeq fp, sl, r6, lsl #31 │ │ │ │ - rsbeq r2, sl, lr, lsr #18 │ │ │ │ - rsbeq fp, sl, sl, lsl pc │ │ │ │ - rsbeq r2, sl, r2, asr #17 │ │ │ │ - strdeq fp, [sl], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq r2, sl, r6, lsr #17 │ │ │ │ - rsbeq fp, sl, r4, ror #29 │ │ │ │ - rsbeq r2, sl, ip, lsl #17 │ │ │ │ + rsbeq ip, sl, sl, asr #1 │ │ │ │ + rsbeq ip, sl, r8, lsr r0 │ │ │ │ + rsbeq fp, sl, lr, lsl #31 │ │ │ │ + rsbeq r2, sl, r6, lsr r9 │ │ │ │ + rsbeq fp, sl, r2, lsr #30 │ │ │ │ + rsbeq r2, sl, sl, asr #17 │ │ │ │ + rsbeq fp, sl, r6, lsl #30 │ │ │ │ + rsbeq r2, sl, lr, lsr #17 │ │ │ │ + rsbeq fp, sl, ip, ror #29 │ │ │ │ + mlseq sl, r4, r8, r2 │ │ │ │ stmdage lr, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ andls r9, r2, r0, lsl fp │ │ │ │ stmdbls r7, {r1, r2, r9, fp, ip, pc} │ │ │ │ movwmi pc, #39683 @ 0x9b03 @ │ │ │ │ ldc 8, cr9, [pc, #16] @ 14bab8 │ │ │ │ @ instruction: 0xf0190b5f │ │ │ │ @@ -320273,26 +320273,26 @@ │ │ │ │ @ instruction: 0xf6cc300c │ │ │ │ ldmdami r1, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6cc4478 │ │ │ │ strb pc, [ip, pc, lsr #19]! @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq fp, sl, r8, asr lr │ │ │ │ - rsbeq r2, sl, r0, lsl #16 │ │ │ │ - rsbeq fp, sl, ip, lsr lr │ │ │ │ - rsbeq r2, sl, r4, ror #15 │ │ │ │ - rsbeq fp, sl, sl, lsl #27 │ │ │ │ - rsbeq r2, sl, r2, lsr r7 │ │ │ │ - rsbeq fp, sl, r8, asr sp │ │ │ │ - rsbeq r2, sl, r0, lsl #14 │ │ │ │ - rsbeq fp, sl, lr, lsr sp │ │ │ │ - rsbeq r2, sl, r4, ror #13 │ │ │ │ - rsbeq fp, sl, sl, lsl sp │ │ │ │ - rsbeq r2, sl, r0, asr #13 │ │ │ │ + rsbeq fp, sl, r0, ror #28 │ │ │ │ + rsbeq r2, sl, r8, lsl #16 │ │ │ │ + rsbeq fp, sl, r4, asr #28 │ │ │ │ + rsbeq r2, sl, ip, ror #15 │ │ │ │ + mlseq sl, r2, sp, fp │ │ │ │ + rsbeq r2, sl, sl, lsr r7 │ │ │ │ + rsbeq fp, sl, r0, ror #26 │ │ │ │ + rsbeq r2, sl, r8, lsl #14 │ │ │ │ + rsbeq fp, sl, r6, asr #26 │ │ │ │ + rsbeq r2, sl, ip, ror #13 │ │ │ │ + rsbeq fp, sl, r2, lsr #26 │ │ │ │ + rsbeq r2, sl, r8, asr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, sp, asr #24 │ │ │ │ @ instruction: 0xf1b3494d │ │ │ │ ldrbtmi r0, [ip], #-2816 @ 0xfffff500 │ │ │ │ @@ -320370,18 +320370,18 @@ │ │ │ │ blls 18a164 │ │ │ │ @ instruction: 0xf04fe7d3 │ │ │ │ strb r0, [r2, r0, lsl #24] │ │ │ │ ldcl 6, cr15, [sl, #-788]! @ 0xfffffcec │ │ │ │ rsbseq r2, r5, r6, lsl #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrhteq r2, [r5], #-198 @ 0xffffff3a │ │ │ │ - strhteq fp, [sl], #-190 @ 0xffffff42 │ │ │ │ - rsbeq r2, sl, r6, ror #10 │ │ │ │ - rsbeq fp, sl, r0, lsr #23 │ │ │ │ - rsbeq r2, sl, r8, asr #10 │ │ │ │ + rsbeq fp, sl, r6, asr #23 │ │ │ │ + rsbeq r2, sl, lr, ror #10 │ │ │ │ + rsbeq fp, sl, r8, lsr #23 │ │ │ │ + rsbeq r2, sl, r0, asr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, pc, lsr #26 │ │ │ │ @ instruction: 0xf1b34c2f │ │ │ │ ldrbtmi r0, [sp], #-2816 @ 0xfffff500 │ │ │ │ @@ -320428,16 +320428,16 @@ │ │ │ │ movwcs fp, #6413 @ 0x190d │ │ │ │ movwcs lr, #42985 @ 0xa7e9 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ strb r2, [r4, r1, lsl #6]! │ │ │ │ stc 6, cr15, [r4, #-788] @ 0xfffffcec │ │ │ │ rsbseq r2, r5, r2, lsr #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, sl, r2, ror #21 │ │ │ │ - rsbeq r2, sl, sl, lsl #9 │ │ │ │ + rsbeq fp, sl, sl, ror #21 │ │ │ │ + mlseq sl, r2, r4, r2 │ │ │ │ rsbseq r2, r5, r2, lsr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4617b097 │ │ │ │ ldmdbcs r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @@ -321029,56 +321029,56 @@ │ │ │ │ blx 48a312 │ │ │ │ @ instruction: 0xf04f482e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff30a31e │ │ │ │ svclt 0x0000e784 │ │ │ │ rsbseq r2, r5, r8, lsr fp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, sl, r4, ror sl │ │ │ │ - rsbeq fp, sl, sl, lsr #19 │ │ │ │ - rsbeq fp, sl, r0, lsl r9 │ │ │ │ - rsbeq fp, sl, r8, ror r8 │ │ │ │ - rsbeq r2, sl, lr, lsl r2 │ │ │ │ + rsbeq fp, sl, ip, ror sl │ │ │ │ + strhteq fp, [sl], #-146 @ 0xffffff6e │ │ │ │ + rsbeq fp, sl, r8, lsl r9 │ │ │ │ + rsbeq fp, sl, r0, lsl #17 │ │ │ │ + rsbeq r2, sl, r6, lsr #4 │ │ │ │ rsbseq r2, r5, r4, lsr r9 │ │ │ │ - rsbeq fp, sl, r2, ror #15 │ │ │ │ - rsbeq fp, sl, ip, lsr r7 │ │ │ │ - rsbeq r2, sl, r2, ror #1 │ │ │ │ - rsbeq fp, sl, ip, lsl r7 │ │ │ │ - rsbeq fp, sl, lr, ror r6 │ │ │ │ - ldrdeq fp, [sl], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r1, sl, lr, ror pc │ │ │ │ - strhteq fp, [sl], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq r1, sl, lr, asr pc │ │ │ │ - rsbeq fp, sl, ip, lsr #11 │ │ │ │ - rsbeq r5, sl, r4, lsr #14 │ │ │ │ - rsbeq fp, sl, r0, asr #9 │ │ │ │ - rsbeq fp, sl, r8, lsr r3 │ │ │ │ - rsbeq r1, sl, r0, ror #25 │ │ │ │ - rsbeq fp, sl, r2, lsr r3 │ │ │ │ - mlseq sl, lr, r2, fp │ │ │ │ - rsbeq fp, sl, ip, lsr r2 │ │ │ │ - rsbeq r1, sl, r2, ror #23 │ │ │ │ - rsbeq fp, sl, lr, lsl r2 │ │ │ │ - rsbeq r1, sl, r4, asr #23 │ │ │ │ - rsbeq fp, sl, r0, lsl #4 │ │ │ │ - rsbeq r1, sl, r6, lsr #23 │ │ │ │ - rsbeq fp, sl, r6, ror #3 │ │ │ │ - rsbeq r1, sl, ip, lsl #23 │ │ │ │ - rsbeq fp, sl, r6, asr #3 │ │ │ │ - rsbeq fp, sl, r4, lsl r2 │ │ │ │ - strhteq fp, [sl], #-16 │ │ │ │ - rsbeq r1, sl, r6, asr fp │ │ │ │ - mlseq sl, r6, r1, fp │ │ │ │ - rsbeq r1, sl, ip, lsr fp │ │ │ │ - rsbeq fp, sl, ip, ror r1 │ │ │ │ - rsbeq r1, sl, r2, lsr #22 │ │ │ │ - rsbeq fp, sl, r2, ror #2 │ │ │ │ - rsbeq r1, sl, r8, lsl #22 │ │ │ │ - rsbeq fp, sl, r8, asr #2 │ │ │ │ - rsbeq r1, sl, lr, ror #21 │ │ │ │ + rsbeq fp, sl, sl, ror #15 │ │ │ │ + rsbeq fp, sl, r4, asr #14 │ │ │ │ + rsbeq r2, sl, sl, ror #1 │ │ │ │ + rsbeq fp, sl, r4, lsr #14 │ │ │ │ + rsbeq fp, sl, r6, lsl #13 │ │ │ │ + rsbeq fp, sl, r2, ror #11 │ │ │ │ + rsbeq r1, sl, r6, lsl #31 │ │ │ │ + rsbeq fp, sl, r0, asr #11 │ │ │ │ + rsbeq r1, sl, r6, ror #30 │ │ │ │ + strhteq fp, [sl], #-84 @ 0xffffffac │ │ │ │ + rsbeq r5, sl, ip, lsr #14 │ │ │ │ + rsbeq fp, sl, r8, asr #9 │ │ │ │ + rsbeq fp, sl, r0, asr #6 │ │ │ │ + rsbeq r1, sl, r8, ror #25 │ │ │ │ + rsbeq fp, sl, sl, lsr r3 │ │ │ │ + rsbeq fp, sl, r6, lsr #5 │ │ │ │ + rsbeq fp, sl, r4, asr #4 │ │ │ │ + rsbeq r1, sl, sl, ror #23 │ │ │ │ + rsbeq fp, sl, r6, lsr #4 │ │ │ │ + rsbeq r1, sl, ip, asr #23 │ │ │ │ + rsbeq fp, sl, r8, lsl #4 │ │ │ │ + rsbeq r1, sl, lr, lsr #23 │ │ │ │ + rsbeq fp, sl, lr, ror #3 │ │ │ │ + mlseq sl, r4, fp, r1 │ │ │ │ + rsbeq fp, sl, lr, asr #3 │ │ │ │ + rsbeq fp, sl, ip, lsl r2 │ │ │ │ + strhteq fp, [sl], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq r1, sl, lr, asr fp │ │ │ │ + mlseq sl, lr, r1, fp │ │ │ │ + rsbeq r1, sl, r4, asr #22 │ │ │ │ + rsbeq fp, sl, r4, lsl #3 │ │ │ │ + rsbeq r1, sl, sl, lsr #22 │ │ │ │ + rsbeq fp, sl, sl, ror #2 │ │ │ │ + rsbeq r1, sl, r0, lsl fp │ │ │ │ + rsbeq fp, sl, r0, asr r1 │ │ │ │ + strdeq r1, [sl], #-166 @ 0xffffff5a @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, r6, asr #24 │ │ │ │ @ instruction: 0xf1b34946 │ │ │ │ ldrbtmi r0, [ip], #-3072 @ 0xfffff400 │ │ │ │ @@ -321148,23 +321148,23 @@ │ │ │ │ blx 90a4ec │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf6cb4478 │ │ │ │ sbfx pc, r9, #21, #32 │ │ │ │ svc 0x0064f6c4 │ │ │ │ rsbseq r2, r5, lr, lsr r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, sl, sl, ror #31 │ │ │ │ - mlseq sl, r2, r9, r1 │ │ │ │ - ldrdeq sl, [sl], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r1, sl, sl, ror r9 │ │ │ │ + strdeq sl, [sl], #-242 @ 0xffffff0e @ │ │ │ │ + mlseq sl, sl, r9, r1 │ │ │ │ + ldrdeq sl, [sl], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r1, sl, r2, lsl #19 │ │ │ │ @ instruction: 0x00752094 │ │ │ │ - rsbeq sl, sl, r8, lsl #31 │ │ │ │ - rsbeq r1, sl, r0, lsr r9 │ │ │ │ - rsbeq sl, sl, ip, ror #30 │ │ │ │ - rsbeq r1, sl, r4, lsl r9 │ │ │ │ + mlseq sl, r0, pc, sl @ │ │ │ │ + rsbeq r1, sl, r8, lsr r9 │ │ │ │ + rsbeq sl, sl, r4, ror pc │ │ │ │ + rsbeq r1, sl, ip, lsl r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 207ebc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ smlabbcs r4, r5, r0, fp │ │ │ │ @ instruction: 0xf8dd1e1e │ │ │ │ @@ -321216,15 +321216,15 @@ │ │ │ │ blls 230a90 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi r3, [fp, #-1028] @ 0xfffffbfc │ │ │ │ @ instruction: 0xf8dbd1b8 │ │ │ │ stcls 0, cr3, [r2], {-0} │ │ │ │ mvnle r2, r5, lsl #22 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ - strdeq sl, [sl], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq sl, sl, r0, lsl #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 207fac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs fp, [r4, #-131] @ 0xffffff7d │ │ │ │ strvs lr, [pc], #-2525 @ 14cb08 │ │ │ │ @@ -321560,88 +321560,88 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 14, cr15, cr4, cr10, {6} │ │ │ │ strtmi r4, [r1], -sp, asr #16 │ │ │ │ @ instruction: 0xf6ca4478 │ │ │ │ qadd8 pc, r1, pc @ │ │ │ │ rsbseq r1, r5, r6, lsr #28 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, sl, r4, asr sp │ │ │ │ + rsbeq sl, sl, ip, asr sp │ │ │ │ @ instruction: 0xfffffdef │ │ │ │ @ instruction: 0xfffffed7 │ │ │ │ @ instruction: 0xffffe4a9 │ │ │ │ @ instruction: 0xffffda47 │ │ │ │ - strhteq sl, [sl], #-212 @ 0xffffff2c │ │ │ │ - rsbeq sl, sl, r2, asr #28 │ │ │ │ + strhteq sl, [sl], #-220 @ 0xffffff24 │ │ │ │ + rsbeq sl, sl, sl, asr #28 │ │ │ │ andeq r0, r0, r9, ror #18 │ │ │ │ andeq r0, r0, pc, lsl #10 │ │ │ │ - strhteq sl, [sl], #-194 @ 0xffffff3e │ │ │ │ - rsbeq r1, sl, sl, asr r6 │ │ │ │ + strhteq sl, [sl], #-202 @ 0xffffff36 │ │ │ │ + rsbeq r1, sl, r2, ror #12 │ │ │ │ rsbseq r1, r5, r4, ror sp │ │ │ │ - rsbeq sl, sl, lr, ror ip │ │ │ │ - rsbeq r1, sl, r6, lsr #12 │ │ │ │ + rsbeq sl, sl, r6, lsl #25 │ │ │ │ + rsbeq r1, sl, lr, lsr #12 │ │ │ │ @ instruction: 0xffffe599 │ │ │ │ @ instruction: 0xffffd78b │ │ │ │ - rsbeq sl, sl, r0, asr #24 │ │ │ │ - rsbeq r1, sl, r8, ror #11 │ │ │ │ - rsbeq sl, sl, r6, lsr #24 │ │ │ │ - rsbeq r1, sl, lr, asr #11 │ │ │ │ + rsbeq sl, sl, r8, asr #24 │ │ │ │ + strdeq r1, [sl], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq sl, sl, lr, lsr #24 │ │ │ │ + ldrdeq r1, [sl], #-86 @ 0xffffffaa @ │ │ │ │ @ instruction: 0xffffd7b9 │ │ │ │ @ instruction: 0xffffc5af │ │ │ │ - rsbeq sl, sl, r8, ror #23 │ │ │ │ - mlseq sl, r0, r5, r1 │ │ │ │ - rsbeq sl, sl, lr, asr #23 │ │ │ │ - rsbeq r1, sl, r6, ror r5 │ │ │ │ + strdeq sl, [sl], #-176 @ 0xffffff50 @ │ │ │ │ + mlseq sl, r8, r5, r1 │ │ │ │ + ldrdeq sl, [sl], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r1, sl, lr, ror r5 │ │ │ │ @ instruction: 0xffffc5dd │ │ │ │ - rsbeq sl, sl, r2, lsr #23 │ │ │ │ - rsbeq r1, sl, sl, asr #10 │ │ │ │ + rsbeq sl, sl, sl, lsr #23 │ │ │ │ + rsbeq r1, sl, r2, asr r5 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - rsbeq sl, sl, r6, ror fp │ │ │ │ - rsbeq r1, sl, lr, lsl r5 │ │ │ │ - rsbeq sl, sl, r8, asr fp │ │ │ │ - strdeq r1, [sl], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq sl, sl, lr, ror fp │ │ │ │ + rsbeq r1, sl, r6, lsr #10 │ │ │ │ + rsbeq sl, sl, r0, ror #22 │ │ │ │ + rsbeq r1, sl, r6, lsl #10 │ │ │ │ @ instruction: 0xffffee6f │ │ │ │ - rsbeq sl, sl, r4, lsr #22 │ │ │ │ - rsbeq r1, sl, ip, asr #9 │ │ │ │ + rsbeq sl, sl, ip, lsr #22 │ │ │ │ + ldrdeq r1, [sl], #-68 @ 0xffffffbc @ │ │ │ │ @ instruction: 0xffffd52f │ │ │ │ - strdeq sl, [sl], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r1, sl, r0, lsr #9 │ │ │ │ + rsbeq sl, sl, r0, lsl #22 │ │ │ │ + rsbeq r1, sl, r8, lsr #9 │ │ │ │ @ instruction: 0xffffef71 │ │ │ │ - rsbeq sl, sl, r4, asr #21 │ │ │ │ - rsbeq r1, sl, ip, ror #8 │ │ │ │ + rsbeq sl, sl, ip, asr #21 │ │ │ │ + rsbeq r1, sl, r4, ror r4 │ │ │ │ @ instruction: 0xffffd0b3 │ │ │ │ - mlseq sl, r8, sl, sl │ │ │ │ - rsbeq r1, sl, r0, asr #8 │ │ │ │ + rsbeq sl, sl, r0, lsr #21 │ │ │ │ + rsbeq r1, sl, r8, asr #8 │ │ │ │ @ instruction: 0xfffff9f7 │ │ │ │ - rsbeq sl, sl, r8, ror #20 │ │ │ │ - rsbeq r1, sl, r0, lsl r4 │ │ │ │ + rsbeq sl, sl, r0, ror sl │ │ │ │ + rsbeq r1, sl, r8, lsl r4 │ │ │ │ @ instruction: 0xffffe019 │ │ │ │ @ instruction: 0xffffe50f │ │ │ │ - rsbeq sl, sl, ip, lsr #20 │ │ │ │ - ldrdeq r1, [sl], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq sl, sl, r4, lsr sl │ │ │ │ + ldrdeq r1, [sl], #-60 @ 0xffffffc4 @ │ │ │ │ @ instruction: 0xffffcc1f │ │ │ │ - rsbeq sl, sl, r0, lsl #20 │ │ │ │ - rsbeq r1, sl, r8, lsr #7 │ │ │ │ + rsbeq sl, sl, r8, lsl #20 │ │ │ │ + strhteq r1, [sl], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xffffc467 │ │ │ │ - ldrdeq sl, [sl], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r1, sl, ip, ror r3 │ │ │ │ + ldrdeq sl, [sl], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r1, sl, r4, lsl #7 │ │ │ │ @ instruction: 0xffffc3f3 │ │ │ │ - rsbeq sl, sl, r8, lsr #19 │ │ │ │ - rsbeq r1, sl, r0, asr r3 │ │ │ │ - rsbeq sl, sl, sl, lsl #21 │ │ │ │ - rsbeq sl, sl, r8, asr #21 │ │ │ │ - rsbeq sl, sl, r0, ror r9 │ │ │ │ - rsbeq r1, sl, r8, lsl r3 │ │ │ │ - strhteq sl, [sl], #-166 @ 0xffffff5a │ │ │ │ - rsbeq sl, sl, ip, lsl #22 │ │ │ │ - rsbeq sl, sl, r8, lsr r9 │ │ │ │ - rsbeq r1, sl, r0, ror #5 │ │ │ │ - strdeq sl, [sl], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq ip, r9, r8, asr #23 │ │ │ │ - strdeq sl, [sl], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r1, sl, r0, lsr #5 │ │ │ │ + strhteq sl, [sl], #-144 @ 0xffffff70 │ │ │ │ + rsbeq r1, sl, r8, asr r3 │ │ │ │ + mlseq sl, r2, sl, sl │ │ │ │ + ldrdeq sl, [sl], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq sl, sl, r8, ror r9 │ │ │ │ + rsbeq r1, sl, r0, lsr #6 │ │ │ │ + strhteq sl, [sl], #-174 @ 0xffffff52 │ │ │ │ + rsbeq sl, sl, r4, lsl fp │ │ │ │ + rsbeq sl, sl, r0, asr #18 │ │ │ │ + rsbeq r1, sl, r8, ror #5 │ │ │ │ + strdeq sl, [sl], #-170 @ 0xffffff56 @ │ │ │ │ + ldrdeq ip, [r9], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq sl, sl, r0, lsl #18 │ │ │ │ + rsbeq r1, sl, r8, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feca4378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -321652,16 +321652,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6ca300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 6, 14, cr15, cr6, cr10, {6} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq sl, sl, r6, lsl #15 │ │ │ │ - rsbeq r1, sl, lr, lsr #2 │ │ │ │ + rsbeq sl, sl, lr, lsl #15 │ │ │ │ + rsbeq r1, sl, r6, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca43c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdbmi r0, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ bmi 115ea34 │ │ │ │ ldrbtmi r4, [r9], #-1541 @ 0xfffff9fb │ │ │ │ @@ -321695,15 +321695,15 @@ │ │ │ │ blls 7f46b8 │ │ │ │ ldcls 5, cr9, [r9, #-12] │ │ │ │ strmi r9, [fp], -r2, lsl #6 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ vqshlu.s8 d20, d17, #4 │ │ │ │ @ instruction: 0x4604fbf5 │ │ │ │ tstle ip, r1, lsl #16 │ │ │ │ - blmi 85fae0 │ │ │ │ + blmi 85fae0 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls 5272d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12a0300 │ │ │ │ andslt r4, r1, r0, lsr #12 │ │ │ │ ldmdami r9, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x41bef640 │ │ │ │ @@ -321725,22 +321725,22 @@ │ │ │ │ ldc2 6, cr15, [ip, #808] @ 0x328 │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ cdp2 6, 5, cr15, cr8, cr10, {6} │ │ │ │ @ instruction: 0xf6c4e7ca │ │ │ │ svclt 0x0000eae4 │ │ │ │ rsbseq r1, r5, r2, lsr #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq sl, r0, r8, sl │ │ │ │ + mlseq sl, r8, r8, sl │ │ │ │ @ instruction: 0x00751794 │ │ │ │ - rsbeq sl, sl, r0, lsr #13 │ │ │ │ - rsbeq r1, sl, r8, asr #32 │ │ │ │ - rsbeq sl, sl, r6, lsl #13 │ │ │ │ - rsbeq r1, sl, lr, lsr #32 │ │ │ │ - rsbeq sl, sl, r8, ror #12 │ │ │ │ - rsbeq sl, sl, lr, lsl #17 │ │ │ │ + rsbeq sl, sl, r8, lsr #13 │ │ │ │ + rsbeq r1, sl, r0, asr r0 │ │ │ │ + rsbeq sl, sl, lr, lsl #13 │ │ │ │ + rsbeq r1, sl, r6, lsr r0 │ │ │ │ + rsbeq sl, sl, r0, ror r6 │ │ │ │ + mlseq sl, r6, r8, sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x461cb097 │ │ │ │ pkhbtmi r4, fp, ip, lsl #23 │ │ │ │ pkhbtmi r4, r2, ip, lsl #19 │ │ │ │ @@ -321896,30 +321896,30 @@ │ │ │ │ mcrr2 6, 12, pc, r6, cr10 @ │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 6, cr15, [r0, #-808] @ 0xfffffcd8 │ │ │ │ @ instruction: 0xf6c4e7ef │ │ │ │ svclt 0x0000e98c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, sl, r8, ror #7 │ │ │ │ + strdeq r7, [sl], #-48 @ 0xffffffd0 @ │ │ │ │ ldrsbteq r1, [r5], #-106 @ 0xffffff96 │ │ │ │ - rsbeq sl, sl, r0, lsl #12 │ │ │ │ - rsbeq sl, sl, r8, lsr r5 │ │ │ │ + rsbeq sl, sl, r8, lsl #12 │ │ │ │ + rsbeq sl, sl, r0, asr #10 │ │ │ │ rsbseq r1, r5, lr, lsl #11 │ │ │ │ - rsbeq sl, sl, sl, ror #8 │ │ │ │ - rsbeq sl, sl, r4, lsr #8 │ │ │ │ - rsbeq r0, sl, ip, asr #27 │ │ │ │ - rsbeq sl, sl, sl, lsl #8 │ │ │ │ - strhteq r0, [sl], #-210 @ 0xffffff2e │ │ │ │ - strdeq sl, [sl], #-50 @ 0xffffffce @ │ │ │ │ - mlseq sl, sl, sp, r0 │ │ │ │ - ldrdeq sl, [sl], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r0, sl, r0, lsl #27 │ │ │ │ - strhteq sl, [sl], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq r0, sl, r2, ror #26 │ │ │ │ + rsbeq sl, sl, r2, ror r4 │ │ │ │ + rsbeq sl, sl, ip, lsr #8 │ │ │ │ + ldrdeq r0, [sl], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq sl, sl, r2, lsl r4 │ │ │ │ + strhteq r0, [sl], #-218 @ 0xffffff26 │ │ │ │ + strdeq sl, [sl], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r0, sl, r2, lsr #27 │ │ │ │ + rsbeq sl, sl, r2, ror #7 │ │ │ │ + rsbeq r0, sl, r8, lsl #27 │ │ │ │ + rsbeq sl, sl, r4, asr #7 │ │ │ │ + rsbeq r0, sl, sl, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ stclmi 0, cr11, [r4], #-596 @ 0xfffffdac │ │ │ │ stmdami r4!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0x469b447c │ │ │ │ @@ -322019,23 +322019,23 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 6, cr15, [lr], {202} @ 0xca │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf6c4e795 │ │ │ │ svclt 0x0000e898 │ │ │ │ rsbseq r1, r5, ip, lsl r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, sl, r6, lsl r3 │ │ │ │ - strhteq sl, [sl], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq sl, sl, lr, lsl r3 │ │ │ │ + rsbeq sl, sl, r2, asr #5 │ │ │ │ rsbseq r1, r5, r6, ror #6 │ │ │ │ - rsbeq sl, sl, r8, lsl r2 │ │ │ │ - rsbeq r0, sl, r0, asr #23 │ │ │ │ - strdeq sl, [sl], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r0, sl, r2, lsr #23 │ │ │ │ - ldrdeq sl, [sl], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r0, sl, lr, ror fp │ │ │ │ + rsbeq sl, sl, r0, lsr #4 │ │ │ │ + rsbeq r0, sl, r8, asr #23 │ │ │ │ + rsbeq sl, sl, r2, lsl #4 │ │ │ │ + rsbeq r0, sl, sl, lsr #23 │ │ │ │ + rsbeq sl, sl, r0, ror #3 │ │ │ │ + rsbeq r0, sl, r6, lsl #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ pkhbtmi fp, r0, pc, lsl #1 @ │ │ │ │ streq pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfad17 │ │ │ │ @@ -322366,59 +322366,59 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6ca4478 │ │ │ │ smlsld pc, r9, r7, r9 @ │ │ │ │ stcl 6, cr15, [r2, #780]! @ 0x30c │ │ │ │ ssat r9, #25, r2, lsl #30 │ │ │ │ rsbseq r1, r5, r2, asr #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq sl, r2, r3, sl │ │ │ │ - rsbeq sl, sl, r8, lsr r1 │ │ │ │ - rsbeq sl, sl, r4, lsr r0 │ │ │ │ - mlseq sl, r0, r2, sl │ │ │ │ + mlseq sl, sl, r3, sl │ │ │ │ + rsbeq sl, sl, r0, asr #2 │ │ │ │ + rsbeq sl, sl, ip, lsr r0 │ │ │ │ + mlseq sl, r8, r2, sl │ │ │ │ ldrshteq r1, [r5], #-0 │ │ │ │ - strdeq r9, [sl], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r0, sl, r0, lsr #19 │ │ │ │ rsbeq sl, sl, r0 │ │ │ │ - rsbeq r9, sl, r4, lsr pc │ │ │ │ - ldrdeq r0, [sl], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r9, sl, r2, lsl pc │ │ │ │ - rsbeq sl, sl, r2, lsl #4 │ │ │ │ - strdeq r9, [sl], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq sl, sl, r2, lsr r2 │ │ │ │ - strdeq r9, [sl], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r9, sl, r8, lsr #29 │ │ │ │ - rsbeq sl, sl, r2, asr #3 │ │ │ │ - rsbeq r9, sl, r8, lsl #29 │ │ │ │ - rsbeq r0, sl, r0, lsr r8 │ │ │ │ - rsbeq r9, sl, r8, asr #28 │ │ │ │ - ldrdeq sl, [sl], #-10 @ │ │ │ │ - rsbeq r9, sl, r2, lsr #28 │ │ │ │ - rsbeq r0, sl, sl, asr #15 │ │ │ │ - rsbeq r9, sl, lr, ror #27 │ │ │ │ - mlseq sl, r6, r7, r0 │ │ │ │ - ldrdeq r9, [sl], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r0, sl, sl, ror r7 │ │ │ │ - strhteq r9, [sl], #-212 @ 0xffffff2c │ │ │ │ - rsbeq r0, sl, sl, asr r7 │ │ │ │ - rsbeq r9, sl, lr, lsl #27 │ │ │ │ - rsbeq r0, sl, r6, lsr r7 │ │ │ │ - rsbeq r9, sl, r0, ror sp │ │ │ │ - rsbeq sl, sl, r6, lsr #32 │ │ │ │ - rsbeq r9, sl, r0, asr sp │ │ │ │ - strdeq r0, [sl], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r9, sl, r0, lsr sp │ │ │ │ - rsbeq sl, sl, sl │ │ │ │ - rsbeq r9, sl, r8, lsl #26 │ │ │ │ - rsbeq sl, sl, lr, lsl #1 │ │ │ │ - strhteq r9, [sl], #-194 @ 0xffffff3e │ │ │ │ - rsbeq r0, sl, r0, ror #12 │ │ │ │ - rsbeq r9, sl, r4, lsl #25 │ │ │ │ - rsbeq r0, sl, sl, lsr #12 │ │ │ │ - rsbeq r9, sl, sl, ror #24 │ │ │ │ - rsbeq r0, sl, r0, lsl r6 │ │ │ │ + rsbeq r0, sl, r8, lsr #19 │ │ │ │ + rsbeq sl, sl, r8 │ │ │ │ + rsbeq r9, sl, ip, lsr pc │ │ │ │ + rsbeq r0, sl, r4, ror #17 │ │ │ │ + rsbeq r9, sl, sl, lsl pc │ │ │ │ + rsbeq sl, sl, sl, lsl #4 │ │ │ │ + strdeq r9, [sl], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq sl, sl, sl, lsr r2 │ │ │ │ + strdeq r9, [sl], #-232 @ 0xffffff18 @ │ │ │ │ + strhteq r9, [sl], #-224 @ 0xffffff20 │ │ │ │ + rsbeq sl, sl, sl, asr #3 │ │ │ │ + mlseq sl, r0, lr, r9 │ │ │ │ + rsbeq r0, sl, r8, lsr r8 │ │ │ │ + rsbeq r9, sl, r0, asr lr │ │ │ │ + rsbeq sl, sl, r2, ror #1 │ │ │ │ + rsbeq r9, sl, sl, lsr #28 │ │ │ │ + ldrdeq r0, [sl], #-114 @ 0xffffff8e @ │ │ │ │ + strdeq r9, [sl], #-214 @ 0xffffff2a @ │ │ │ │ + mlseq sl, lr, r7, r0 │ │ │ │ + ldrdeq r9, [sl], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r0, sl, r2, lsl #15 │ │ │ │ + strhteq r9, [sl], #-220 @ 0xffffff24 │ │ │ │ + rsbeq r0, sl, r2, ror #14 │ │ │ │ + mlseq sl, r6, sp, r9 │ │ │ │ + rsbeq r0, sl, lr, lsr r7 │ │ │ │ + rsbeq r9, sl, r8, ror sp │ │ │ │ + rsbeq sl, sl, lr, lsr #32 │ │ │ │ + rsbeq r9, sl, r8, asr sp │ │ │ │ + rsbeq r0, sl, r0, lsl #14 │ │ │ │ + rsbeq r9, sl, r8, lsr sp │ │ │ │ + rsbeq sl, sl, r2, lsl r0 │ │ │ │ + rsbeq r9, sl, r0, lsl sp │ │ │ │ + mlseq sl, r6, r0, sl │ │ │ │ + strhteq r9, [sl], #-202 @ 0xffffff36 │ │ │ │ + rsbeq r0, sl, r8, ror #12 │ │ │ │ + rsbeq r9, sl, ip, lsl #25 │ │ │ │ + rsbeq r0, sl, r2, lsr r6 │ │ │ │ + rsbeq r9, sl, r2, ror ip │ │ │ │ + rsbeq r0, sl, r8, lsl r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca4f9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdbmi r0, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ bmi 115f608 │ │ │ │ ldrbtmi r4, [r9], #-1541 @ 0xfffff9fb │ │ │ │ @@ -322482,24 +322482,24 @@ │ │ │ │ @ instruction: 0xf6c9300c │ │ │ │ stmdami lr, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ca4478 │ │ │ │ ldrb pc, [r7, sp, ror #16] @ │ │ │ │ ldcl 6, cr15, [r8], #780 @ 0x30c │ │ │ │ rsbseq r0, r5, lr, asr #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r9, [sl], #-204 @ 0xffffff34 │ │ │ │ + rsbeq r9, sl, r4, asr #25 │ │ │ │ ldrsbteq r0, [r5], #-182 @ 0xffffff4a │ │ │ │ - rsbeq r9, sl, r2, ror #21 │ │ │ │ - rsbeq r0, sl, sl, lsl #9 │ │ │ │ - rsbeq r9, sl, sl, asr #21 │ │ │ │ - rsbeq r0, sl, r2, ror r4 │ │ │ │ - strhteq r9, [sl], #-160 @ 0xffffff60 │ │ │ │ - rsbeq r0, sl, r8, asr r4 │ │ │ │ - mlseq sl, r2, sl, r9 │ │ │ │ - strhteq r9, [sl], #-200 @ 0xffffff38 │ │ │ │ + rsbeq r9, sl, sl, ror #21 │ │ │ │ + mlseq sl, r2, r4, r0 │ │ │ │ + ldrdeq r9, [sl], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r0, sl, sl, ror r4 │ │ │ │ + strhteq r9, [sl], #-168 @ 0xffffff58 │ │ │ │ + rsbeq r0, sl, r0, ror #8 │ │ │ │ + mlseq sl, sl, sl, r9 │ │ │ │ + rsbeq r9, sl, r0, asr #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbvs sl, {r0, r1, r8, fp, sp, lr} │ │ │ │ ldmibvs r1, {r3, r4, r7, r8, fp, sp, lr} │ │ │ │ ldrdeq pc, [r8, -r0]! │ │ │ │ ldrdne pc, [r8, -r1]! │ │ │ │ blle 71e910 │ │ │ │ andcs sp, r1, r1 │ │ │ │ @@ -322564,20 +322564,20 @@ │ │ │ │ stmdami sl, {r0, r3, r4, r6, r7, ip, lr, pc} │ │ │ │ orrsne pc, sp, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff08f6c9 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf6c94478 │ │ │ │ strb pc, [ip, r3, asr #31] @ │ │ │ │ - rsbeq r9, sl, r0, asr sp │ │ │ │ - rsbeq r0, sl, ip, asr #6 │ │ │ │ - rsbeq r9, sl, lr, lsl sp │ │ │ │ - rsbeq r0, sl, sl, lsl r3 │ │ │ │ - rsbeq r9, sl, ip, ror #25 │ │ │ │ - rsbeq r0, sl, r8, ror #5 │ │ │ │ + rsbeq r9, sl, r8, asr sp │ │ │ │ + rsbeq r0, sl, r4, asr r3 │ │ │ │ + rsbeq r9, sl, r6, lsr #26 │ │ │ │ + rsbeq r0, sl, r2, lsr #6 │ │ │ │ + strdeq r9, [sl], #-196 @ 0xffffff3c @ │ │ │ │ + strdeq r0, [sl], #-32 @ 0xffffffe0 @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf1b32400 │ │ │ │ @ instruction: 0xf8ca0900 │ │ │ │ @@ -322641,23 +322641,23 @@ │ │ │ │ @ instruction: 0x11b5f240 │ │ │ │ stmdaeq sl, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 6, cr15, cr14, cr9, {6} │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ @ instruction: 0xff2af6c9 │ │ │ │ svclt 0x0000e7c7 │ │ │ │ - rsbeq r1, lr, r8, lsl #17 │ │ │ │ - rsbeq r9, sl, r8, lsr #24 │ │ │ │ - rsbeq r0, sl, r4, lsr #4 │ │ │ │ - rsbeq r9, sl, r0, lsl ip │ │ │ │ - rsbeq r0, sl, ip, lsl #4 │ │ │ │ - ldrdeq r9, [sl], #-182 @ 0xffffff4a @ │ │ │ │ - ldrdeq r0, [sl], #-18 @ 0xffffffee @ │ │ │ │ - strhteq r9, [sl], #-184 @ 0xffffff48 │ │ │ │ - rsbeq r9, sl, sl, asr #23 │ │ │ │ + mlseq lr, r0, r8, r1 │ │ │ │ + rsbeq r9, sl, r0, lsr ip │ │ │ │ + rsbeq r0, sl, ip, lsr #4 │ │ │ │ + rsbeq r9, sl, r8, lsl ip │ │ │ │ + rsbeq r0, sl, r4, lsl r2 │ │ │ │ + ldrdeq r9, [sl], #-190 @ 0xffffff42 @ │ │ │ │ + ldrdeq r0, [sl], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r9, sl, r0, asr #23 │ │ │ │ + ldrdeq r9, [sl], #-178 @ 0xffffff4e @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecb0d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r8, asr #31 │ │ │ │ cdp 6, 11, cr4, cr0, cr14, {0} │ │ │ │ ldrmi r8, [r7], -r2, asr #22 │ │ │ │ @@ -322803,30 +322803,30 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 14e39c @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [ip, #-804]! @ 0xfffffcdc │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 6, cr15, [r6, #804]! @ 0x324 │ │ │ │ svclt 0x0000e760 │ │ │ │ - mlseq sl, r8, fp, r9 │ │ │ │ - rsbeq r9, sl, lr, ror #20 │ │ │ │ - rsbeq r0, sl, sl, rrx │ │ │ │ - rsbeq r9, sl, r6, lsl #20 │ │ │ │ - rsbeq r0, sl, r2 │ │ │ │ - ldrdeq r9, [sl], #-148 @ 0xffffff6c @ │ │ │ │ - ldrdeq pc, [r9], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r9, sl, ip, lsr #19 │ │ │ │ - rsbeq pc, r9, r8, lsr #31 │ │ │ │ - mlseq sl, r2, r9, r9 │ │ │ │ - rsbeq r9, sl, r4, lsr sl │ │ │ │ - rsbeq r9, sl, r2, ror r9 │ │ │ │ - rsbeq r9, sl, lr, asr #19 │ │ │ │ - rsbeq lr, r9, r6, lsr #28 │ │ │ │ - rsbeq r9, sl, r4, lsr r9 │ │ │ │ - rsbeq pc, r9, lr, lsr #30 │ │ │ │ + rsbeq r9, sl, r0, lsr #23 │ │ │ │ + rsbeq r9, sl, r6, ror sl │ │ │ │ + rsbeq r0, sl, r2, ror r0 │ │ │ │ + rsbeq r9, sl, lr, lsl #20 │ │ │ │ + rsbeq r0, sl, sl │ │ │ │ + ldrdeq r9, [sl], #-156 @ 0xffffff64 @ │ │ │ │ + ldrdeq pc, [r9], #-248 @ 0xffffff08 @ │ │ │ │ + strhteq r9, [sl], #-148 @ 0xffffff6c │ │ │ │ + strhteq pc, [r9], #-240 @ 0xffffff10 @ │ │ │ │ + mlseq sl, sl, r9, r9 │ │ │ │ + rsbeq r9, sl, ip, lsr sl │ │ │ │ + rsbeq r9, sl, sl, ror r9 │ │ │ │ + ldrdeq r9, [sl], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq lr, r9, lr, lsr #28 │ │ │ │ + rsbeq r9, sl, ip, lsr r9 │ │ │ │ + rsbeq pc, r9, r6, lsr pc @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d1 │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ smladcs r0, r6, r6, r4 │ │ │ │ @@ -322856,18 +322856,18 @@ │ │ │ │ ldrbtmi r1, [r8], #-265 @ 0xfffffef7 │ │ │ │ @ instruction: 0xf6c9300c │ │ │ │ stmdami r7, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 6, cr15, [lr, #-804]! @ 0xfffffcdc │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - mlseq sl, lr, r8, r9 │ │ │ │ - mlseq r9, sl, lr, pc @ │ │ │ │ - rsbeq r9, sl, r2, ror #16 │ │ │ │ - rsbeq pc, r9, lr, asr lr @ │ │ │ │ + rsbeq r9, sl, r6, lsr #17 │ │ │ │ + rsbeq pc, r9, r2, lsr #29 │ │ │ │ + rsbeq r9, sl, sl, ror #16 │ │ │ │ + rsbeq pc, r9, r6, ror #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 12dfd04 │ │ │ │ blmi 12dff10 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -322937,21 +322937,21 @@ │ │ │ │ stmdami ip, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 6, cr15, [r0], #804 @ 0x324 │ │ │ │ @ instruction: 0xf6c3e7a1 │ │ │ │ svclt 0x0000e96c │ │ │ │ rsbseq r0, r5, ip, asr #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r9, sl, r0, ror #15 │ │ │ │ - ldrdeq pc, [r9], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r9, sl, r8, ror #15 │ │ │ │ + rsbeq pc, r9, r4, ror #27 │ │ │ │ ldrshteq r0, [r5], #-70 @ 0xffffffba │ │ │ │ - rsbeq r9, sl, r4, asr r7 │ │ │ │ - rsbeq pc, r9, r0, asr sp @ │ │ │ │ - rsbeq r9, sl, r6, lsr #14 │ │ │ │ - rsbeq pc, r9, r2, lsr #26 │ │ │ │ + rsbeq r9, sl, ip, asr r7 │ │ │ │ + rsbeq pc, r9, r8, asr sp @ │ │ │ │ + rsbeq r9, sl, lr, lsr #14 │ │ │ │ + rsbeq pc, r9, sl, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca57f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ blcc 118a0c0 │ │ │ │ @ instruction: 0xf503b087 │ │ │ │ ldc 2, cr6, [r2, #696] @ 0x2b8 │ │ │ │ @@ -323098,28 +323098,28 @@ │ │ │ │ teqppl r1, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2065 @ 0xfffff7ef │ │ │ │ @ instruction: 0xf6c9300c │ │ │ │ ldmdami r0, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ blx fe78c372 │ │ │ │ str r9, [r0, -r2, lsl #22]! │ │ │ │ - rsbeq r9, sl, r6, ror #11 │ │ │ │ - rsbeq pc, r9, r2, ror #23 │ │ │ │ - rsbeq r9, sl, r8, lsr #11 │ │ │ │ - rsbeq pc, r9, r4, lsr #23 │ │ │ │ - rsbeq r9, sl, lr, lsl r5 │ │ │ │ - rsbeq pc, r9, sl, lsl fp @ │ │ │ │ - strdeq r9, [sl], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq pc, r9, ip, ror #21 │ │ │ │ - ldrdeq r9, [sl], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq pc, r9, lr, asr #21 │ │ │ │ - strhteq r9, [sl], #-68 @ 0xffffffbc │ │ │ │ - strhteq pc, [r9], #-160 @ 0xffffff60 @ │ │ │ │ - mlseq sl, r6, r4, r9 │ │ │ │ - mlseq r9, r2, sl, pc @ │ │ │ │ + rsbeq r9, sl, lr, ror #11 │ │ │ │ + rsbeq pc, r9, sl, ror #23 │ │ │ │ + strhteq r9, [sl], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq pc, r9, ip, lsr #23 │ │ │ │ + rsbeq r9, sl, r6, lsr #10 │ │ │ │ + rsbeq pc, r9, r2, lsr #22 │ │ │ │ + strdeq r9, [sl], #-72 @ 0xffffffb8 @ │ │ │ │ + strdeq pc, [r9], #-164 @ 0xffffff5c @ │ │ │ │ + ldrdeq r9, [sl], #-74 @ 0xffffffb6 @ │ │ │ │ + ldrdeq pc, [r9], #-166 @ 0xffffff5a @ │ │ │ │ + strhteq r9, [sl], #-76 @ 0xffffffb4 │ │ │ │ + strhteq pc, [r9], #-168 @ 0xffffff58 @ │ │ │ │ + mlseq sl, lr, r4, r9 │ │ │ │ + mlseq r9, sl, sl, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca5a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdbvs ip, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ adcvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ blvc 189eec │ │ │ │ @@ -323262,28 +323262,28 @@ │ │ │ │ orrpl pc, r2, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2065 @ 0xfffff7ef │ │ │ │ @ instruction: 0xf6c9300c │ │ │ │ ldmdami r0, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ blx 158c600 │ │ │ │ str r9, [r0, -r2, lsl #22]! │ │ │ │ - rsbeq r9, sl, r6, asr r3 │ │ │ │ - rsbeq pc, r9, r2, asr r9 @ │ │ │ │ - rsbeq r9, sl, r8, lsl r3 │ │ │ │ - rsbeq pc, r9, r4, lsl r9 @ │ │ │ │ - rsbeq r9, sl, lr, lsl #5 │ │ │ │ - rsbeq pc, r9, sl, lsl #17 │ │ │ │ - rsbeq r9, sl, r0, ror #4 │ │ │ │ - rsbeq pc, r9, ip, asr r8 @ │ │ │ │ - rsbeq r9, sl, r2, asr #4 │ │ │ │ - rsbeq pc, r9, lr, lsr r8 @ │ │ │ │ - rsbeq r9, sl, r4, lsr #4 │ │ │ │ - rsbeq pc, r9, r0, lsr #16 │ │ │ │ - rsbeq r9, sl, r6, lsl #4 │ │ │ │ - rsbeq pc, r9, r2, lsl #16 │ │ │ │ + rsbeq r9, sl, lr, asr r3 │ │ │ │ + rsbeq pc, r9, sl, asr r9 @ │ │ │ │ + rsbeq r9, sl, r0, lsr #6 │ │ │ │ + rsbeq pc, r9, ip, lsl r9 @ │ │ │ │ + mlseq sl, r6, r2, r9 │ │ │ │ + mlseq r9, r2, r8, pc @ │ │ │ │ + rsbeq r9, sl, r8, ror #4 │ │ │ │ + rsbeq pc, r9, r4, ror #16 │ │ │ │ + rsbeq r9, sl, sl, asr #4 │ │ │ │ + rsbeq pc, r9, r6, asr #16 │ │ │ │ + rsbeq r9, sl, ip, lsr #4 │ │ │ │ + rsbeq pc, r9, r8, lsr #16 │ │ │ │ + rsbeq r9, sl, lr, lsl #4 │ │ │ │ + rsbeq pc, r9, sl, lsl #16 │ │ │ │ @ instruction: 0x1c08e9d2 │ │ │ │ stmdbcc r4, {r1, r3, r4, r8, fp, sp, lr} │ │ │ │ tsteq ip, r1, asr sl │ │ │ │ @ instruction: 0xf892d108 │ │ │ │ movwcs r1, #4136 @ 0x1028 │ │ │ │ @ instruction: 0xf0214618 │ │ │ │ @ instruction: 0xf8820101 │ │ │ │ @@ -323305,16 +323305,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6c9300c │ │ │ │ stmdami r5, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9fcf6c9 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r9, sl, lr, asr r1 │ │ │ │ - rsbeq pc, r9, sl, asr r7 @ │ │ │ │ + rsbeq r9, sl, r6, ror #2 │ │ │ │ + rsbeq pc, r9, r2, ror #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca5d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r5, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ adcvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ @@ -323398,24 +323398,24 @@ │ │ │ │ vsri.16 q10, q13, #2 │ │ │ │ @ instruction: 0x4620fcbd │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ ldrtmi r4, [r9], -ip, lsl #20 │ │ │ │ ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ ldc2 3, cr15, [r4], #888 @ 0x378 │ │ │ │ svclt 0x0000e77f │ │ │ │ - rsbeq r9, sl, r4, ror #1 │ │ │ │ - rsbeq pc, r9, r0, ror #13 │ │ │ │ - mlseq sl, lr, r1, r9 │ │ │ │ - rsbeq r1, sl, ip, lsl #19 │ │ │ │ - rsbeq r1, sl, lr, lsr r9 │ │ │ │ - rsbeq r9, sl, r0, lsr #32 │ │ │ │ - rsbeq pc, r9, ip, lsl r6 @ │ │ │ │ - rsbeq r1, sl, r6, lsr #18 │ │ │ │ - rsbeq r1, sl, r8, lsl #18 │ │ │ │ - rsbeq lr, r9, r6, lsl #10 │ │ │ │ + rsbeq r9, sl, ip, ror #1 │ │ │ │ + rsbeq pc, r9, r8, ror #13 │ │ │ │ + rsbeq r9, sl, r6, lsr #3 │ │ │ │ + mlseq sl, r4, r9, r1 │ │ │ │ + rsbeq r1, sl, r6, asr #18 │ │ │ │ + rsbeq r9, sl, r8, lsr #32 │ │ │ │ + rsbeq pc, r9, r4, lsr #12 │ │ │ │ + rsbeq r1, sl, lr, lsr #18 │ │ │ │ + rsbeq r1, sl, r0, lsl r9 │ │ │ │ + rsbeq lr, r9, lr, lsl #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x8010f8d1 │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ @ instruction: 0xf04f4616 │ │ │ │ @@ -323446,18 +323446,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf828f6c9 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf6c94478 │ │ │ │ strtmi pc, [r0], -r3, ror #17 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - rsbeq r8, sl, r8, ror #30 │ │ │ │ - rsbeq pc, r9, r4, ror #10 │ │ │ │ - rsbeq r8, sl, ip, lsr #30 │ │ │ │ - rsbeq pc, r9, r8, lsr #10 │ │ │ │ + rsbeq r8, sl, r0, ror pc │ │ │ │ + rsbeq pc, r9, ip, ror #10 │ │ │ │ + rsbeq r8, sl, r4, lsr pc │ │ │ │ + rsbeq pc, r9, r0, lsr r5 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 28a290 >::_M_default_append(unsigned int)@@Base+0x498c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf8df4691 │ │ │ │ ldrmi r2, [r8], ip, asr #25 │ │ │ │ @@ -323497,15 +323497,15 @@ │ │ │ │ orrhi pc, r6, r1, asr #32 │ │ │ │ eorlt r4, r1, r0, lsr #12 │ │ │ │ blhi 28a170 >::_M_default_append(unsigned int)@@Base+0x486c> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ bge 7e9630 │ │ │ │ ldmdbge r4, {r2, r4, r8, r9, ip, pc} │ │ │ │ @ instruction: 0x4630ab1c │ │ │ │ - blge 8895c4 │ │ │ │ + blge 8895c4 │ │ │ │ blhi 80a4c8 │ │ │ │ vld4.8 {d31-d34}, [r2]! │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ msrhi CPSR_fsxc, r0, asr #32 │ │ │ │ stmibvs sl!, {r0, r1, r4, r8, fp, ip, pc} │ │ │ │ addmi r9, sl, #20, 22 @ 0x5000 │ │ │ │ andhi pc, ip, #0 │ │ │ │ @@ -324176,15 +324176,15 @@ │ │ │ │ @ instruction: 0xf5037b02 │ │ │ │ ldc 3, cr6, [r5, #696] @ 0x2b8 │ │ │ │ vmov.f64 d6, #16 @ 0x40800000 4.0 │ │ │ │ vldr d4, [r3, #284] @ 0x11c │ │ │ │ vmov.f64 d5, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d20, d5 │ │ │ │ ble 2ce168 >::_M_default_append(unsigned int)@@Base+0x48864> │ │ │ │ - blmi 88afa0 │ │ │ │ + blmi 88afa0 │ │ │ │ blvc 128b148 │ │ │ │ blvc 20af48 │ │ │ │ blvc 28af8c >::_M_default_append(unsigned int)@@Base+0x5688> │ │ │ │ blpl ff34b40c │ │ │ │ blx 58b504 │ │ │ │ @ instruction: 0xed9dd905 │ │ │ │ vmov.32 d6[0], r5 │ │ │ │ @@ -324277,43 +324277,43 @@ │ │ │ │ @ instruction: 0xf9acf6c8 │ │ │ │ ldrbmi r4, [r1], -r1, lsr #16 │ │ │ │ @ instruction: 0xf6c84478 │ │ │ │ @ instruction: 0xf7fffa67 │ │ │ │ svclt 0x0000b9d4 │ │ │ │ rsbseq pc, r4, ip, lsl #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, sl, sl, lsl #29 │ │ │ │ - rsbeq pc, r9, r4, lsl #9 │ │ │ │ + mlseq sl, r2, lr, r8 │ │ │ │ + rsbeq pc, r9, ip, lsl #9 │ │ │ │ @ instruction: 0x0074fb9a │ │ │ │ - rsbeq r8, sl, r8, ror #23 │ │ │ │ - rsbeq pc, r9, r2, ror #3 │ │ │ │ - rsbeq r8, sl, sl, asr #23 │ │ │ │ - rsbeq pc, r9, r4, asr #3 │ │ │ │ - rsbeq r8, sl, r2, lsr #20 │ │ │ │ - rsbeq pc, r9, ip, lsl r0 @ │ │ │ │ - rsbeq r8, sl, r6, ror #14 │ │ │ │ - rsbeq lr, r9, r0, ror #26 │ │ │ │ - ldrdeq r8, [sl], #-104 @ 0xffffff98 @ │ │ │ │ - ldrdeq lr, [r9], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r8, sl, r4, asr r6 │ │ │ │ - rsbeq lr, r9, lr, asr #24 │ │ │ │ - rsbeq r8, sl, lr, lsl #11 │ │ │ │ - rsbeq lr, r9, sl, lsl #23 │ │ │ │ - rsbeq r8, sl, r0, ror r5 │ │ │ │ - rsbeq lr, r9, ip, ror #22 │ │ │ │ - strhteq r8, [sl], #-78 @ 0xffffffb2 │ │ │ │ - strhteq lr, [r9], #-170 @ 0xffffff56 │ │ │ │ - mlseq sl, r4, r4, r8 │ │ │ │ - mlseq r9, r0, sl, lr │ │ │ │ - rsbeq r8, sl, r2, ror #8 │ │ │ │ - rsbeq lr, r9, lr, asr sl │ │ │ │ - rsbeq r8, sl, r2, lsr r4 │ │ │ │ - rsbeq lr, r9, lr, lsr #20 │ │ │ │ - rsbeq r8, sl, r4, lsr r2 │ │ │ │ - rsbeq lr, r9, r0, lsr r8 │ │ │ │ + strdeq r8, [sl], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq pc, r9, sl, ror #3 │ │ │ │ + ldrdeq r8, [sl], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq pc, r9, ip, asr #3 │ │ │ │ + rsbeq r8, sl, sl, lsr #20 │ │ │ │ + rsbeq pc, r9, r4, lsr #32 │ │ │ │ + rsbeq r8, sl, lr, ror #14 │ │ │ │ + rsbeq lr, r9, r8, ror #26 │ │ │ │ + rsbeq r8, sl, r0, ror #13 │ │ │ │ + ldrdeq lr, [r9], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r8, sl, ip, asr r6 │ │ │ │ + rsbeq lr, r9, r6, asr ip │ │ │ │ + mlseq sl, r6, r5, r8 │ │ │ │ + mlseq r9, r2, fp, lr │ │ │ │ + rsbeq r8, sl, r8, ror r5 │ │ │ │ + rsbeq lr, r9, r4, ror fp │ │ │ │ + rsbeq r8, sl, r6, asr #9 │ │ │ │ + rsbeq lr, r9, r2, asr #21 │ │ │ │ + mlseq sl, ip, r4, r8 │ │ │ │ + mlseq r9, r8, sl, lr │ │ │ │ + rsbeq r8, sl, sl, ror #8 │ │ │ │ + rsbeq lr, r9, r6, ror #20 │ │ │ │ + rsbeq r8, sl, sl, lsr r4 │ │ │ │ + rsbeq lr, r9, r6, lsr sl │ │ │ │ + rsbeq r8, sl, ip, lsr r2 │ │ │ │ + rsbeq lr, r9, r8, lsr r8 │ │ │ │ @ instruction: 0x463a6873 │ │ │ │ blvc 20b18c │ │ │ │ @ instruction: 0xf5034630 │ │ │ │ ldc 3, cr6, [r5, #696] @ 0x2b8 │ │ │ │ stmibvs r9!, {r2, r8, r9, fp, ip, lr} │ │ │ │ blvc 134b60c │ │ │ │ blvs 18b198 │ │ │ │ @@ -324711,66 +324711,66 @@ │ │ │ │ ldrbtmi r4, [r8], #-1628 @ 0xfffff9a4 │ │ │ │ @ instruction: 0xf6c7300c │ │ │ │ ldmdami r7!, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xff00f6c7 │ │ │ │ mcrlt 7, 3, pc, cr13, cr14, {7} @ │ │ │ │ bl fe40dc88 │ │ │ │ - rsbeq r8, sl, lr, lsr r0 │ │ │ │ - rsbeq lr, r9, r8, lsr r6 │ │ │ │ - rsbeq r7, sl, r8, lsr #30 │ │ │ │ - rsbeq lr, r9, r4, lsr #10 │ │ │ │ - strdeq r7, [sl], #-238 @ 0xffffff12 @ │ │ │ │ - strdeq lr, [r9], #-74 @ 0xffffffb6 @ │ │ │ │ - strhteq r7, [sl], #-236 @ 0xffffff14 │ │ │ │ - strhteq lr, [r9], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq r7, sl, ip, ror lr │ │ │ │ - rsbeq lr, r9, r8, ror r4 │ │ │ │ - rsbeq r7, sl, r8, asr #28 │ │ │ │ - rsbeq lr, r9, r4, asr #8 │ │ │ │ - rsbeq r7, sl, sl, lsr #28 │ │ │ │ - rsbeq lr, r9, r6, lsr #8 │ │ │ │ - rsbeq r7, sl, r4, asr #27 │ │ │ │ - rsbeq lr, r9, r0, asr #7 │ │ │ │ - rsbeq r7, sl, r6, lsr #27 │ │ │ │ - rsbeq lr, r9, r2, lsr #7 │ │ │ │ - rsbeq r7, sl, r8, lsl #27 │ │ │ │ - rsbeq lr, r9, r4, lsl #7 │ │ │ │ - rsbeq r7, sl, sl, ror #26 │ │ │ │ - rsbeq lr, r9, r6, ror #6 │ │ │ │ - rsbeq r7, sl, sl, lsr sp │ │ │ │ - rsbeq lr, r9, r6, lsr r3 │ │ │ │ - rsbeq r7, sl, r8, lsl #26 │ │ │ │ - rsbeq lr, r9, r4, lsl #6 │ │ │ │ - rsbeq r7, sl, sl, ror #25 │ │ │ │ - rsbeq lr, r9, r6, ror #5 │ │ │ │ - rsbeq r7, sl, ip, asr #25 │ │ │ │ - rsbeq lr, r9, r8, asr #5 │ │ │ │ - mlseq sl, r2, ip, r7 │ │ │ │ - rsbeq lr, r9, lr, lsl #5 │ │ │ │ - rsbeq r7, sl, r4, ror ip │ │ │ │ - rsbeq lr, r9, r0, ror r2 │ │ │ │ - rsbeq r7, sl, r6, asr ip │ │ │ │ - rsbeq lr, r9, r2, asr r2 │ │ │ │ - rsbeq r7, sl, r8, lsr ip │ │ │ │ - rsbeq lr, r9, r4, lsr r2 │ │ │ │ - rsbeq r7, sl, sl, lsl ip │ │ │ │ - rsbeq lr, r9, r6, lsl r2 │ │ │ │ - strdeq r7, [sl], #-188 @ 0xffffff44 @ │ │ │ │ - strdeq lr, [r9], #-24 @ 0xffffffe8 @ │ │ │ │ - ldrdeq r7, [sl], #-190 @ 0xffffff42 @ │ │ │ │ - ldrdeq lr, [r9], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r7, sl, r0, asr #23 │ │ │ │ - strhteq lr, [r9], #-28 @ 0xffffffe4 │ │ │ │ - rsbeq r7, sl, r2, lsr #23 │ │ │ │ - mlseq r9, lr, r1, lr │ │ │ │ - rsbeq r7, sl, r4, lsl #23 │ │ │ │ - rsbeq lr, r9, r0, lsl #3 │ │ │ │ - rsbeq r7, sl, r6, ror #22 │ │ │ │ - rsbeq lr, r9, r2, ror #2 │ │ │ │ + rsbeq r8, sl, r6, asr #32 │ │ │ │ + rsbeq lr, r9, r0, asr #12 │ │ │ │ + rsbeq r7, sl, r0, lsr pc │ │ │ │ + rsbeq lr, r9, ip, lsr #10 │ │ │ │ + rsbeq r7, sl, r6, lsl #30 │ │ │ │ + rsbeq lr, r9, r2, lsl #10 │ │ │ │ + rsbeq r7, sl, r4, asr #29 │ │ │ │ + rsbeq lr, r9, r0, asr #9 │ │ │ │ + rsbeq r7, sl, r4, lsl #29 │ │ │ │ + rsbeq lr, r9, r0, lsl #9 │ │ │ │ + rsbeq r7, sl, r0, asr lr │ │ │ │ + rsbeq lr, r9, ip, asr #8 │ │ │ │ + rsbeq r7, sl, r2, lsr lr │ │ │ │ + rsbeq lr, r9, lr, lsr #8 │ │ │ │ + rsbeq r7, sl, ip, asr #27 │ │ │ │ + rsbeq lr, r9, r8, asr #7 │ │ │ │ + rsbeq r7, sl, lr, lsr #27 │ │ │ │ + rsbeq lr, r9, sl, lsr #7 │ │ │ │ + mlseq sl, r0, sp, r7 │ │ │ │ + rsbeq lr, r9, ip, lsl #7 │ │ │ │ + rsbeq r7, sl, r2, ror sp │ │ │ │ + rsbeq lr, r9, lr, ror #6 │ │ │ │ + rsbeq r7, sl, r2, asr #26 │ │ │ │ + rsbeq lr, r9, lr, lsr r3 │ │ │ │ + rsbeq r7, sl, r0, lsl sp │ │ │ │ + rsbeq lr, r9, ip, lsl #6 │ │ │ │ + strdeq r7, [sl], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq lr, r9, lr, ror #5 │ │ │ │ + ldrdeq r7, [sl], #-196 @ 0xffffff3c @ │ │ │ │ + ldrdeq lr, [r9], #-32 @ 0xffffffe0 @ │ │ │ │ + mlseq sl, sl, ip, r7 │ │ │ │ + mlseq r9, r6, r2, lr │ │ │ │ + rsbeq r7, sl, ip, ror ip │ │ │ │ + rsbeq lr, r9, r8, ror r2 │ │ │ │ + rsbeq r7, sl, lr, asr ip │ │ │ │ + rsbeq lr, r9, sl, asr r2 │ │ │ │ + rsbeq r7, sl, r0, asr #24 │ │ │ │ + rsbeq lr, r9, ip, lsr r2 │ │ │ │ + rsbeq r7, sl, r2, lsr #24 │ │ │ │ + rsbeq lr, r9, lr, lsl r2 │ │ │ │ + rsbeq r7, sl, r4, lsl #24 │ │ │ │ + rsbeq lr, r9, r0, lsl #4 │ │ │ │ + rsbeq r7, sl, r6, ror #23 │ │ │ │ + rsbeq lr, r9, r2, ror #3 │ │ │ │ + rsbeq r7, sl, r8, asr #23 │ │ │ │ + rsbeq lr, r9, r4, asr #3 │ │ │ │ + rsbeq r7, sl, sl, lsr #23 │ │ │ │ + rsbeq lr, r9, r6, lsr #3 │ │ │ │ + rsbeq r7, sl, ip, lsl #23 │ │ │ │ + rsbeq lr, r9, r8, lsl #3 │ │ │ │ + rsbeq r7, sl, lr, ror #22 │ │ │ │ + rsbeq lr, r9, sl, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 58b714 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ mrcmi 8, 0, APSR_nzcv, cr4, cr15, {6} │ │ │ │ @ instruction: 0xf8df4688 │ │ │ │ @@ -324973,15 +324973,15 @@ │ │ │ │ andcs sl, r1, #28, 22 @ 0x7000 │ │ │ │ ldrbmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0179b04 │ │ │ │ strmi pc, [r5], -r3, lsr #2 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 27188c │ │ │ │ blcs 16a608 │ │ │ │ - blls 884c34 │ │ │ │ + blls 884c34 │ │ │ │ bls 3fca10 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ ldc 0, cr6, [sp, #76] @ 0x4c │ │ │ │ strbmi r7, [r1], -r8, lsl #22 │ │ │ │ stc 6, cr4, [r4, #320] @ 0x140 │ │ │ │ @ instruction: 0xf3e67b00 │ │ │ │ @ instruction: 0x4605fb9b │ │ │ │ @@ -325673,20 +325673,20 @@ │ │ │ │ vsqrt.f64 d22, d13 │ │ │ │ blle 15cf8b8 │ │ │ │ bl 118cb3c │ │ │ │ svclt 0x0000e4b1 │ │ │ │ rsbseq lr, r4, r8, lsl #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq lr, r4, sl, lsl #10 │ │ │ │ - rsbeq r7, sl, r8, lsl #14 │ │ │ │ - rsbeq sp, r9, r2, lsl #26 │ │ │ │ - rsbeq r7, sl, r6, ror #8 │ │ │ │ - rsbeq sp, r9, r0, ror #20 │ │ │ │ - strhteq r6, [sl], #-218 @ 0xffffff26 │ │ │ │ - strhteq sp, [r9], #-54 @ 0xffffffca │ │ │ │ + rsbeq r7, sl, r0, lsl r7 │ │ │ │ + rsbeq sp, r9, sl, lsl #26 │ │ │ │ + rsbeq r7, sl, lr, ror #8 │ │ │ │ + rsbeq sp, r9, r8, ror #20 │ │ │ │ + rsbeq r6, sl, r2, asr #27 │ │ │ │ + strhteq sp, [r9], #-62 @ 0xffffffc2 │ │ │ │ ldrbeq pc, [ip, #2271] @ 0x8df @ │ │ │ │ tstpeq r2, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 10, cr15, cr4, cr6, {6} │ │ │ │ ldrbeq pc, [r0, #2271] @ 0x8df @ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff5ef6c6 │ │ │ │ @@ -326055,32 +326055,32 @@ │ │ │ │ @ instruction: 0xf6c64478 │ │ │ │ @ instruction: 0xf7fefc87 │ │ │ │ @ instruction: 0xf899bf3c │ │ │ │ @ instruction: 0xf7ff3181 │ │ │ │ vsub.f32 s22, s24, s22 │ │ │ │ vstr d6, [sp, #56] @ 0x38 │ │ │ │ strb r6, [r1], #2834 @ 0xb12 │ │ │ │ - rsbeq r6, sl, r4, lsr #24 │ │ │ │ - rsbeq sp, r9, lr, lsl r2 │ │ │ │ - ldrdeq r6, [sl], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq ip, r9, lr, asr #27 │ │ │ │ - rsbeq r6, sl, r8, lsr #15 │ │ │ │ - rsbeq ip, r9, r4, lsr #27 │ │ │ │ - rsbeq r6, sl, lr, ror r7 │ │ │ │ - rsbeq ip, r9, sl, ror sp │ │ │ │ - rsbeq r6, sl, r4, asr r7 │ │ │ │ - rsbeq ip, r9, r0, asr sp │ │ │ │ - rsbeq r6, sl, sl, lsr #14 │ │ │ │ - rsbeq ip, r9, r6, lsr #26 │ │ │ │ - rsbeq r6, sl, lr, lsl #14 │ │ │ │ - rsbeq ip, r9, sl, lsl #26 │ │ │ │ - mlseq sl, r4, r6, r6 │ │ │ │ - mlseq r9, r0, ip, ip │ │ │ │ - rsbeq r6, sl, r4, ror r6 │ │ │ │ - rsbeq ip, r9, r0, ror ip │ │ │ │ + rsbeq r6, sl, ip, lsr #24 │ │ │ │ + rsbeq sp, r9, r6, lsr #4 │ │ │ │ + ldrdeq r6, [sl], #-122 @ 0xffffff86 @ │ │ │ │ + ldrdeq ip, [r9], #-214 @ 0xffffff2a @ │ │ │ │ + strhteq r6, [sl], #-112 @ 0xffffff90 │ │ │ │ + rsbeq ip, r9, ip, lsr #27 │ │ │ │ + rsbeq r6, sl, r6, lsl #15 │ │ │ │ + rsbeq ip, r9, r2, lsl #27 │ │ │ │ + rsbeq r6, sl, ip, asr r7 │ │ │ │ + rsbeq ip, r9, r8, asr sp │ │ │ │ + rsbeq r6, sl, r2, lsr r7 │ │ │ │ + rsbeq ip, r9, lr, lsr #26 │ │ │ │ + rsbeq r6, sl, r6, lsl r7 │ │ │ │ + rsbeq ip, r9, r2, lsl sp │ │ │ │ + mlseq sl, ip, r6, r6 │ │ │ │ + mlseq r9, r8, ip, ip │ │ │ │ + rsbeq r6, sl, ip, ror r6 │ │ │ │ + rsbeq ip, r9, r8, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca88d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 6d565c │ │ │ │ blmi 6fd8f4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -326101,15 +326101,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ ldm r2!, {r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq sp, r4, sl, lsl r3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, sl, r8, lsl r6 │ │ │ │ + rsbeq r6, sl, r0, lsr #12 │ │ │ │ rsbseq sp, r4, r2, ror #5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ pkhbtmi sp, r0, ip, lsl #26 │ │ │ │ @@ -326140,18 +326140,18 @@ │ │ │ │ mvnscs pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 80f2e2 │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6c64478 │ │ │ │ @ instruction: 0x4628fbd5 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq r6, sl, lr, lsr #10 │ │ │ │ - rsbeq ip, r9, sl, lsr #22 │ │ │ │ - rsbeq r6, sl, r0, lsl r5 │ │ │ │ - rsbeq ip, r9, ip, lsl #22 │ │ │ │ + rsbeq r6, sl, r6, lsr r5 │ │ │ │ + rsbeq ip, r9, r2, lsr fp │ │ │ │ + rsbeq r6, sl, r8, lsl r5 │ │ │ │ + rsbeq ip, r9, r4, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca89f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ cdp2 2, 12, cr15, cr14, cr10, {5} │ │ │ │ @@ -326224,27 +326224,27 @@ │ │ │ │ vtst.8 d20, d0, d1 │ │ │ │ ldrbtmi r1, [r8], #-379 @ 0xfffffe85 │ │ │ │ @ instruction: 0xf6c6300c │ │ │ │ stmdami pc, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx c8f43e │ │ │ │ svclt 0x0000e7a3 │ │ │ │ - rsbeq r6, sl, r4, ror r4 │ │ │ │ - rsbeq ip, r9, r0, ror sl │ │ │ │ - rsbeq r6, sl, ip, asr r4 │ │ │ │ - rsbeq ip, r9, r8, asr sl │ │ │ │ - rsbeq r6, sl, lr, lsr #8 │ │ │ │ - rsbeq ip, r9, sl, lsr #20 │ │ │ │ - rsbeq r6, sl, r4, lsl r4 │ │ │ │ - rsbeq ip, r9, r0, lsl sl │ │ │ │ - rsbeq r6, sl, r8, lsr r4 │ │ │ │ - ldrdeq r6, [sl], #-56 @ 0xffffffc8 @ │ │ │ │ - ldrdeq ip, [r9], #-148 @ 0xffffff6c @ │ │ │ │ - strhteq r6, [sl], #-62 @ 0xffffffc2 │ │ │ │ - strhteq ip, [r9], #-154 @ 0xffffff66 │ │ │ │ + rsbeq r6, sl, ip, ror r4 │ │ │ │ + rsbeq ip, r9, r8, ror sl │ │ │ │ + rsbeq r6, sl, r4, ror #8 │ │ │ │ + rsbeq ip, r9, r0, ror #20 │ │ │ │ + rsbeq r6, sl, r6, lsr r4 │ │ │ │ + rsbeq ip, r9, r2, lsr sl │ │ │ │ + rsbeq r6, sl, ip, lsl r4 │ │ │ │ + rsbeq ip, r9, r8, lsl sl │ │ │ │ + rsbeq r6, sl, r0, asr #8 │ │ │ │ + rsbeq r6, sl, r0, ror #7 │ │ │ │ + ldrdeq ip, [r9], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r6, sl, r6, asr #7 │ │ │ │ + rsbeq ip, r9, r2, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca8b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi r6, {r4, r5, r7, r8, r9, sl, fp}^ │ │ │ │ blmi 16fdbb4 │ │ │ │ stmiapl fp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ @@ -326329,20 +326329,20 @@ │ │ │ │ blls 290448 >::_M_default_append(unsigned int)@@Base+0xab44> │ │ │ │ @ instruction: 0xf6bfe7a5 │ │ │ │ svclt 0x0000eef0 │ │ │ │ ... │ │ │ │ rsbseq sp, r4, ip, lsl #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq sp, r4, r2, ror r0 │ │ │ │ - rsbeq r6, sl, r2, ror #5 │ │ │ │ - ldrdeq ip, [r9], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r6, sl, r6, asr #5 │ │ │ │ - rsbeq ip, r9, r2, asr #17 │ │ │ │ - rsbeq r6, sl, r0, lsr r2 │ │ │ │ - rsbeq ip, r9, ip, lsr #16 │ │ │ │ + rsbeq r6, sl, sl, ror #5 │ │ │ │ + rsbeq ip, r9, r6, ror #17 │ │ │ │ + rsbeq r6, sl, lr, asr #5 │ │ │ │ + rsbeq ip, r9, sl, asr #17 │ │ │ │ + rsbeq r6, sl, r8, lsr r2 │ │ │ │ + rsbeq ip, r9, r4, lsr r8 │ │ │ │ ldmdavs fp, {r0, r1, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r9, lsl #22 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldmdbvs r3, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r9, fp, sp, lr} │ │ │ │ strlt sp, [r0, #-248] @ 0xffffff08 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -326356,16 +326356,16 @@ │ │ │ │ teqppl r5, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf6c6300c │ │ │ │ stmdami r4, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx a0f650 │ │ │ │ strb r9, [sp, r1, lsl #22]! │ │ │ │ - rsbeq r6, sl, sl, lsr #3 │ │ │ │ - rsbeq ip, r9, r6, lsr #15 │ │ │ │ + strhteq r6, [sl], #-18 @ 0xffffffee │ │ │ │ + rsbeq ip, r9, lr, lsr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feca8d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ @@ -326463,26 +326463,26 @@ │ │ │ │ tstppl r1, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2063 @ 0xfffff7f1 │ │ │ │ @ instruction: 0xf6c6300c │ │ │ │ stmdami lr, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf94cf6c6 │ │ │ │ strb r9, [pc, -r3, lsl #22] │ │ │ │ - rsbeq r6, sl, r0, asr #1 │ │ │ │ - strhteq ip, [r9], #-108 @ 0xffffff94 │ │ │ │ - mlseq sl, r0, r0, r6 │ │ │ │ - rsbeq ip, r9, ip, lsl #13 │ │ │ │ - rsbeq r6, sl, r2, ror r0 │ │ │ │ - rsbeq ip, r9, lr, ror #12 │ │ │ │ - rsbeq r6, sl, r4, asr r0 │ │ │ │ - rsbeq ip, r9, r0, asr r6 │ │ │ │ - rsbeq r6, sl, ip, lsl r0 │ │ │ │ - rsbeq ip, r9, r8, lsl r6 │ │ │ │ - strdeq r5, [sl], #-254 @ 0xffffff02 @ │ │ │ │ - strdeq ip, [r9], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r6, sl, r8, asr #1 │ │ │ │ + rsbeq ip, r9, r4, asr #13 │ │ │ │ + mlseq sl, r8, r0, r6 │ │ │ │ + mlseq r9, r4, r6, ip │ │ │ │ + rsbeq r6, sl, sl, ror r0 │ │ │ │ + rsbeq ip, r9, r6, ror r6 │ │ │ │ + rsbeq r6, sl, ip, asr r0 │ │ │ │ + rsbeq ip, r9, r8, asr r6 │ │ │ │ + rsbeq r6, sl, r4, lsr #32 │ │ │ │ + rsbeq ip, r9, r0, lsr #12 │ │ │ │ + rsbeq r6, sl, r6 │ │ │ │ + rsbeq ip, r9, r2, lsl #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30d1d8 >::_M_default_append(unsigned int)@@Base+0x878d4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r2, [r5], -r0, lsl #12 │ │ │ │ mrcne 6, 0, r4, cr15, cr0, {4} │ │ │ │ @@ -326526,15 +326526,15 @@ │ │ │ │ @ instruction: 0x63b2f501 │ │ │ │ blvc 20d21c │ │ │ │ blvc 134d898 │ │ │ │ blvs ff34d8a8 │ │ │ │ blx 58d9a0 │ │ │ │ @ instruction: 0xf8d8d51a │ │ │ │ strtmi r1, [r8], -r0 │ │ │ │ - blx 88ed0a │ │ │ │ + blx 88ed0a │ │ │ │ strmi r2, [r4], -r1, lsl #16 │ │ │ │ movwcs fp, #24328 @ 0x5f08 │ │ │ │ stmdami lr!, {r0, r1, r3, r5, ip, lr, pc} │ │ │ │ mvncc pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xfffef6c5 │ │ │ │ strtmi r4, [r1], -fp, lsr #16 │ │ │ │ @@ -326576,18 +326576,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffb2f6c5 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf6c64478 │ │ │ │ strtmi pc, [r0], -sp, ror #16 │ │ │ │ blhi 30d19c >::_M_default_append(unsigned int)@@Base+0x87898> │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldrdeq r5, [sl], #-232 @ 0xffffff18 @ │ │ │ │ - ldrdeq ip, [r9], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r5, sl, r0, asr #28 │ │ │ │ - rsbeq ip, r9, ip, lsr r4 │ │ │ │ + rsbeq r5, sl, r0, ror #29 │ │ │ │ + ldrdeq ip, [r9], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r5, sl, r8, asr #28 │ │ │ │ + rsbeq ip, r9, r4, asr #8 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ stmdacs r1, {r0, r8} │ │ │ │ andcs fp, r0, #836 @ 0x344 │ │ │ │ andcs r6, r1, #16, 18 @ 0x40000 │ │ │ │ svclt 0x00c86984 │ │ │ │ ldclt 0, cr6, [r0], {28} │ │ │ │ stmibvs r0, {r2, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @@ -327531,15 +327531,15 @@ │ │ │ │ blvc 30e65c >::_M_default_append(unsigned int)@@Base+0x88d58> │ │ │ │ bleq 24e660 │ │ │ │ cdp2 3, 10, cr15, cr6, cr5, {6} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrbhi pc, [r6, #-64]! @ 0xffffffc0 @ │ │ │ │ andlt r4, sl, r8, lsl r6 │ │ │ │ blhi 50e08c │ │ │ │ - blls 88235c │ │ │ │ + blls 88235c │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf89181b8 │ │ │ │ smlabbls r1, r0, r1, ip │ │ │ │ @ instruction: 0xf00c9000 │ │ │ │ andls r0, r2, #192, 8 @ 0xc0000000 │ │ │ │ blvc 28e3e8 >::_M_default_append(unsigned int)@@Base+0x8ae4> │ │ │ │ bleq 30e3ec >::_M_default_append(unsigned int)@@Base+0x88ae8> │ │ │ │ @@ -328020,28 +328020,28 @@ │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ ldrb r7, [r4], -r2, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, #0 │ │ │ │ movmi r0, r0 │ │ │ │ ... │ │ │ │ - rsbeq r4, sl, r2, asr ip │ │ │ │ - rsbeq fp, r9, ip, asr #4 │ │ │ │ - rsbeq r4, sl, r4, lsl ip │ │ │ │ - rsbeq fp, r9, lr, lsl #4 │ │ │ │ - ldrdeq r4, [sl], #-182 @ 0xffffff4a @ │ │ │ │ - ldrdeq fp, [r9], #-16 @ │ │ │ │ - rsbeq r4, sl, r6, lsr #23 │ │ │ │ - rsbeq fp, r9, r0, lsr #3 │ │ │ │ - rsbeq r4, sl, r6, ror fp │ │ │ │ - rsbeq fp, r9, r0, ror r1 │ │ │ │ - strhteq r4, [sl], #-172 @ 0xffffff54 │ │ │ │ - strhteq fp, [r9], #-8 │ │ │ │ - rsbeq r4, sl, sl, lsl #20 │ │ │ │ - rsbeq fp, r9, r6 │ │ │ │ + rsbeq r4, sl, sl, asr ip │ │ │ │ + rsbeq fp, r9, r4, asr r2 │ │ │ │ + rsbeq r4, sl, ip, lsl ip │ │ │ │ + rsbeq fp, r9, r6, lsl r2 │ │ │ │ + ldrdeq r4, [sl], #-190 @ 0xffffff42 @ │ │ │ │ + ldrdeq fp, [r9], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r4, sl, lr, lsr #23 │ │ │ │ + rsbeq fp, r9, r8, lsr #3 │ │ │ │ + rsbeq r4, sl, lr, ror fp │ │ │ │ + rsbeq fp, r9, r8, ror r1 │ │ │ │ + rsbeq r4, sl, r4, asr #21 │ │ │ │ + rsbeq fp, r9, r0, asr #1 │ │ │ │ + rsbeq r4, sl, r2, lsl sl │ │ │ │ + rsbeq fp, r9, lr │ │ │ │ blcc ff2cf040 │ │ │ │ blmi ff24f054 │ │ │ │ blx 58f14c │ │ │ │ blge 1c11388 │ │ │ │ blcc 118f050 │ │ │ │ blhi fff8ec10 │ │ │ │ blls 18f074 │ │ │ │ @@ -328291,16 +328291,16 @@ │ │ │ │ blvc 2cf244 >::_M_default_append(unsigned int)@@Base+0x49940> │ │ │ │ blvc 128f248 │ │ │ │ svclt 0x0000e490 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, #0 │ │ │ │ movmi r0, r0 │ │ │ │ ... │ │ │ │ - rsbeq r4, sl, ip, asr #8 │ │ │ │ - rsbeq sl, r9, r8, asr #20 │ │ │ │ + rsbeq r4, sl, r4, asr r4 │ │ │ │ + rsbeq sl, r9, r0, asr sl │ │ │ │ @ instruction: 0xf872f3c5 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldmibge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ stmdami sl, {r1, r3, r4, r7, r8, sp}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx c114b8 │ │ │ │ @@ -328372,24 +328372,24 @@ │ │ │ │ @ instruction: 0xf6c4300c │ │ │ │ stmdami lr, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462168b2 │ │ │ │ @ instruction: 0xf6c44478 │ │ │ │ @ instruction: 0xf06ffa5f │ │ │ │ @ instruction: 0xf7ff0308 │ │ │ │ svclt 0x0000b965 │ │ │ │ - rsbeq r4, sl, r0, lsr r3 │ │ │ │ - rsbeq sl, r9, ip, lsr #18 │ │ │ │ - rsbeq r4, sl, r4, lsl #6 │ │ │ │ - rsbeq sl, r9, r0, lsl #18 │ │ │ │ - strhteq r4, [sl], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq sl, r9, ip, lsr #17 │ │ │ │ - rsbeq r4, sl, r0, ror #4 │ │ │ │ - rsbeq sl, r9, ip, asr r8 │ │ │ │ - rsbeq r4, sl, r6, lsr #4 │ │ │ │ - rsbeq r4, sl, r0, lsl #6 │ │ │ │ + rsbeq r4, sl, r8, lsr r3 │ │ │ │ + rsbeq sl, r9, r4, lsr r9 │ │ │ │ + rsbeq r4, sl, ip, lsl #6 │ │ │ │ + rsbeq sl, r9, r8, lsl #18 │ │ │ │ + strhteq r4, [sl], #-40 @ 0xffffffd8 │ │ │ │ + strhteq sl, [r9], #-132 @ 0xffffff7c │ │ │ │ + rsbeq r4, sl, r8, ror #4 │ │ │ │ + rsbeq sl, r9, r4, ror #16 │ │ │ │ + rsbeq r4, sl, lr, lsr #4 │ │ │ │ + rsbeq r4, sl, r8, lsl #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecb6704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, asr #31 │ │ │ │ cdp 8, 11, cr6, cr0, cr3, {2} │ │ │ │ addlt r8, r7, r0, asr #22 │ │ │ │ @@ -328600,28 +328600,28 @@ │ │ │ │ blvc 28f4b4 >::_M_default_append(unsigned int)@@Base+0x9bb0> │ │ │ │ blvs ff2cf914 │ │ │ │ blx 58fa0c │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ vmls.f64 d6, d6, d5 │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ strt r8, [r9], r7, asr #22 │ │ │ │ - rsbeq r4, sl, r4, lsl #2 │ │ │ │ - rsbeq sl, r9, r0, lsl #14 │ │ │ │ - rsbeq r4, sl, r4, lsl #1 │ │ │ │ - rsbeq sl, r9, r0, lsl #13 │ │ │ │ - rsbeq r4, sl, r0, asr r0 │ │ │ │ - rsbeq sl, r9, ip, asr #12 │ │ │ │ - rsbeq r4, sl, r0, lsr #32 │ │ │ │ - rsbeq sl, r9, ip, lsl r6 │ │ │ │ - strdeq r3, [sl], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq sl, r9, lr, ror #11 │ │ │ │ - ldrdeq r3, [sl], #-244 @ 0xffffff0c @ │ │ │ │ - ldrdeq sl, [r9], #-80 @ 0xffffffb0 @ │ │ │ │ - strhteq r3, [sl], #-246 @ 0xffffff0a │ │ │ │ - strhteq sl, [r9], #-82 @ 0xffffffae │ │ │ │ + rsbeq r4, sl, ip, lsl #2 │ │ │ │ + rsbeq sl, r9, r8, lsl #14 │ │ │ │ + rsbeq r4, sl, ip, lsl #1 │ │ │ │ + rsbeq sl, r9, r8, lsl #13 │ │ │ │ + rsbeq r4, sl, r8, asr r0 │ │ │ │ + rsbeq sl, r9, r4, asr r6 │ │ │ │ + rsbeq r4, sl, r8, lsr #32 │ │ │ │ + rsbeq sl, r9, r4, lsr #12 │ │ │ │ + strdeq r3, [sl], #-250 @ 0xffffff06 @ │ │ │ │ + strdeq sl, [r9], #-86 @ 0xffffffaa @ │ │ │ │ + ldrdeq r3, [sl], #-252 @ 0xffffff04 @ │ │ │ │ + ldrdeq sl, [r9], #-88 @ 0xffffffa8 @ │ │ │ │ + strhteq r3, [sl], #-254 @ 0xffffff02 │ │ │ │ + strhteq sl, [r9], #-90 @ 0xffffffa6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 58f350 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ stmibmi r3!, {r3, r7, r9, sl, lr} │ │ │ │ blmi fea25728 │ │ │ │ @@ -329140,15 +329140,15 @@ │ │ │ │ @ instruction: 0xf00b0b03 │ │ │ │ stmibvs r1!, {r0, r2, r3, r6, r7, sl, ip, sp, lr, pc} │ │ │ │ blhi 1190178 │ │ │ │ svclt 0x0000e558 │ │ │ │ ... │ │ │ │ andeq r0, r0, #0 │ │ │ │ movmi r0, r0 │ │ │ │ - rsbeq r3, sl, r2, ror #19 │ │ │ │ + rsbeq r3, sl, sl, ror #19 │ │ │ │ blne 1310194 │ │ │ │ blmi 14d0198 │ │ │ │ blpl 4cff74 │ │ │ │ cdp 6, 1, cr4, cr6, cr8, {1} │ │ │ │ vnmls.f64 d1, d13, d12 │ │ │ │ vmov.f64 d4, #12 @ 0x40600000 3.5 │ │ │ │ vsub.f64 d2, d7, d5 │ │ │ │ @@ -329575,57 +329575,57 @@ │ │ │ │ @ instruction: 0xf6c3300c │ │ │ │ ldmdami r0!, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf8f8f6c3 │ │ │ │ svclt 0x0000e546 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r3, sl, r8, asr #9 │ │ │ │ - rsbeq r9, r9, r2, asr #21 │ │ │ │ + ldrdeq r3, [sl], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r9, r9, sl, asr #21 │ │ │ │ ldrsbteq sl, [r4], #-24 @ 0xffffffe8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r3, [sl], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r3, sl, ip, lsl r4 │ │ │ │ - rsbeq r9, r9, r6, lsl sl │ │ │ │ - mlseq sl, lr, r3, r3 │ │ │ │ - mlseq r9, r8, r9, r9 │ │ │ │ - rsbeq r3, sl, r4, asr r3 │ │ │ │ - rsbeq r9, r9, lr, asr #18 │ │ │ │ - rsbeq r3, sl, r4, lsr r3 │ │ │ │ - rsbeq r9, r9, lr, lsr #18 │ │ │ │ - rsbeq r3, sl, lr, ror #5 │ │ │ │ - rsbeq r9, r9, sl, ror #17 │ │ │ │ - ldrdeq r3, [sl], #-36 @ 0xffffffdc @ │ │ │ │ - ldrdeq r9, [r9], #-128 @ 0xffffff80 @ │ │ │ │ - strhteq r3, [sl], #-42 @ 0xffffffd6 │ │ │ │ - strhteq r9, [r9], #-134 @ 0xffffff7a │ │ │ │ - rsbeq r3, sl, r0, lsr #5 │ │ │ │ - mlseq r9, ip, r8, r9 │ │ │ │ - rsbeq r3, sl, sl, asr #4 │ │ │ │ - rsbeq r3, sl, r6, lsl #3 │ │ │ │ - rsbeq r9, r9, r0, lsl #15 │ │ │ │ - rsbeq r3, sl, r6, ror #2 │ │ │ │ - rsbeq r9, r9, r2, ror #14 │ │ │ │ - rsbeq r3, sl, sl, ror #1 │ │ │ │ - rsbeq r9, r9, r6, ror #13 │ │ │ │ - rsbeq r3, sl, sl, asr #1 │ │ │ │ - rsbeq r9, r9, r6, asr #13 │ │ │ │ - rsbeq r3, sl, lr, lsr #1 │ │ │ │ - rsbeq r9, r9, sl, lsr #13 │ │ │ │ - rsbeq r3, sl, r8, lsl #1 │ │ │ │ - rsbeq r9, r9, r4, lsl #13 │ │ │ │ - rsbeq r3, sl, r8, ror r0 │ │ │ │ - ldrdeq r2, [sl], #-246 @ 0xffffff0a @ │ │ │ │ - ldrdeq r9, [r9], #-82 @ 0xffffffae @ │ │ │ │ - mlseq sl, ip, pc, r2 @ │ │ │ │ - mlseq r9, r8, r5, r9 │ │ │ │ - rsbeq r2, sl, r0, lsl #31 │ │ │ │ - rsbeq r9, r9, ip, ror r5 │ │ │ │ - rsbeq r2, sl, r6, asr pc │ │ │ │ - rsbeq r9, r9, r2, asr r5 │ │ │ │ + rsbeq r3, sl, r6, asr #9 │ │ │ │ + rsbeq r3, sl, r4, lsr #8 │ │ │ │ + rsbeq r9, r9, lr, lsl sl │ │ │ │ + rsbeq r3, sl, r6, lsr #7 │ │ │ │ + rsbeq r9, r9, r0, lsr #19 │ │ │ │ + rsbeq r3, sl, ip, asr r3 │ │ │ │ + rsbeq r9, r9, r6, asr r9 │ │ │ │ + rsbeq r3, sl, ip, lsr r3 │ │ │ │ + rsbeq r9, r9, r6, lsr r9 │ │ │ │ + strdeq r3, [sl], #-38 @ 0xffffffda @ │ │ │ │ + strdeq r9, [r9], #-130 @ 0xffffff7e @ │ │ │ │ + ldrdeq r3, [sl], #-44 @ 0xffffffd4 @ │ │ │ │ + ldrdeq r9, [r9], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r3, sl, r2, asr #5 │ │ │ │ + strhteq r9, [r9], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r3, sl, r8, lsr #5 │ │ │ │ + rsbeq r9, r9, r4, lsr #17 │ │ │ │ + rsbeq r3, sl, r2, asr r2 │ │ │ │ + rsbeq r3, sl, lr, lsl #3 │ │ │ │ + rsbeq r9, r9, r8, lsl #15 │ │ │ │ + rsbeq r3, sl, lr, ror #2 │ │ │ │ + rsbeq r9, r9, sl, ror #14 │ │ │ │ + strdeq r3, [sl], #-2 @ │ │ │ │ + rsbeq r9, r9, lr, ror #13 │ │ │ │ + ldrdeq r3, [sl], #-2 @ │ │ │ │ + rsbeq r9, r9, lr, asr #13 │ │ │ │ + strhteq r3, [sl], #-6 │ │ │ │ + strhteq r9, [r9], #-98 @ 0xffffff9e │ │ │ │ + mlseq sl, r0, r0, r3 │ │ │ │ + rsbeq r9, r9, ip, lsl #13 │ │ │ │ + rsbeq r3, sl, r0, lsl #1 │ │ │ │ + ldrdeq r2, [sl], #-254 @ 0xffffff02 @ │ │ │ │ + ldrdeq r9, [r9], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r2, sl, r4, lsr #31 │ │ │ │ + rsbeq r9, r9, r0, lsr #11 │ │ │ │ + rsbeq r2, sl, r8, lsl #31 │ │ │ │ + rsbeq r9, r9, r4, lsl #11 │ │ │ │ + rsbeq r2, sl, lr, asr pc │ │ │ │ + rsbeq r9, r9, sl, asr r5 │ │ │ │ ldmmi r8!, {r0, r1, r7, r9, sl, lr} │ │ │ │ cmppvs fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffd2f6c2 │ │ │ │ @ instruction: 0x465948b5 │ │ │ │ @ instruction: 0xf6c34478 │ │ │ │ ldrb pc, [fp], #2189 @ 0x88d @ │ │ │ │ @@ -329802,47 +329802,47 @@ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf6c2300c │ │ │ │ stmdami r5!, {r0, r1, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6c24478 │ │ │ │ ldr pc, [ip, #-3885] @ 0xfffff0d3 │ │ │ │ ... │ │ │ │ - rsbeq r2, sl, r0, lsl #29 │ │ │ │ - rsbeq r9, r9, ip, ror r4 │ │ │ │ - rsbeq r2, sl, lr, lsr #29 │ │ │ │ - rsbeq r2, sl, r6, lsr lr │ │ │ │ - rsbeq r9, r9, r2, lsr r4 │ │ │ │ - rsbeq r2, sl, lr, lsl #28 │ │ │ │ - rsbeq r9, r9, sl, lsl #8 │ │ │ │ - rsbeq r2, sl, r6, ror #27 │ │ │ │ - rsbeq r9, r9, r2, ror #7 │ │ │ │ - rsbeq r2, sl, sl, asr #27 │ │ │ │ - rsbeq r9, r9, r6, asr #7 │ │ │ │ - mlseq sl, r4, sp, r2 │ │ │ │ - mlseq r9, r0, r3, r9 │ │ │ │ - rsbeq r2, sl, r8, ror sp │ │ │ │ - rsbeq r9, r9, r4, ror r3 │ │ │ │ - rsbeq r2, sl, r2, asr #26 │ │ │ │ - rsbeq r9, r9, lr, lsr r3 │ │ │ │ - rsbeq r2, sl, r8, lsl #26 │ │ │ │ - rsbeq r9, r9, r4, lsl #6 │ │ │ │ - rsbeq r2, sl, r0, asr #25 │ │ │ │ - strhteq r9, [r9], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq r2, sl, r2, lsr #25 │ │ │ │ - mlseq r9, lr, r2, r9 │ │ │ │ - rsbeq r2, sl, r4, lsl #25 │ │ │ │ - rsbeq r9, r9, r0, lsl #5 │ │ │ │ - rsbeq r2, sl, r6, lsl ip │ │ │ │ - rsbeq r9, r9, r0, lsl r2 │ │ │ │ - strdeq r2, [sl], #-186 @ 0xffffff46 @ │ │ │ │ - strdeq r9, [r9], #-22 @ 0xffffffea @ │ │ │ │ - ldrdeq r2, [sl], #-188 @ 0xffffff44 @ │ │ │ │ - ldrdeq r9, [r9], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r2, sl, r2, asr #23 │ │ │ │ - strhteq r9, [r9], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq r2, sl, r8, lsl #29 │ │ │ │ + rsbeq r9, r9, r4, lsl #9 │ │ │ │ + strhteq r2, [sl], #-230 @ 0xffffff1a │ │ │ │ + rsbeq r2, sl, lr, lsr lr │ │ │ │ + rsbeq r9, r9, sl, lsr r4 │ │ │ │ + rsbeq r2, sl, r6, lsl lr │ │ │ │ + rsbeq r9, r9, r2, lsl r4 │ │ │ │ + rsbeq r2, sl, lr, ror #27 │ │ │ │ + rsbeq r9, r9, sl, ror #7 │ │ │ │ + ldrdeq r2, [sl], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r9, r9, lr, asr #7 │ │ │ │ + mlseq sl, ip, sp, r2 │ │ │ │ + mlseq r9, r8, r3, r9 │ │ │ │ + rsbeq r2, sl, r0, lsl #27 │ │ │ │ + rsbeq r9, r9, ip, ror r3 │ │ │ │ + rsbeq r2, sl, sl, asr #26 │ │ │ │ + rsbeq r9, r9, r6, asr #6 │ │ │ │ + rsbeq r2, sl, r0, lsl sp │ │ │ │ + rsbeq r9, r9, ip, lsl #6 │ │ │ │ + rsbeq r2, sl, r8, asr #25 │ │ │ │ + rsbeq r9, r9, r4, asr #5 │ │ │ │ + rsbeq r2, sl, sl, lsr #25 │ │ │ │ + rsbeq r9, r9, r6, lsr #5 │ │ │ │ + rsbeq r2, sl, ip, lsl #25 │ │ │ │ + rsbeq r9, r9, r8, lsl #5 │ │ │ │ + rsbeq r2, sl, lr, lsl ip │ │ │ │ + rsbeq r9, r9, r8, lsl r2 │ │ │ │ + rsbeq r2, sl, r2, lsl #24 │ │ │ │ + strdeq r9, [r9], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r2, sl, r4, ror #23 │ │ │ │ + ldrdeq r9, [r9], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r2, sl, sl, asr #23 │ │ │ │ + rsbeq r9, r9, r4, asr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r5], -fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2606 @ 0xfffff5d2 │ │ │ │ ldrbtmi r9, [sl], #-2839 @ 0xfffff4e9 │ │ │ │ @@ -329889,16 +329889,16 @@ │ │ │ │ blls 34f21c >::_M_default_append(unsigned int)@@Base+0xc9918> │ │ │ │ svclt 0x00c84293 │ │ │ │ ldclle 2, cr2, [r6], #40 @ 0x28 │ │ │ │ ldrb r2, [r4, r3, lsl #4]! │ │ │ │ bl 492d70 │ │ │ │ rsbseq r9, r4, r2, lsr r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq sl, lr, sl, r2 │ │ │ │ - mlseq r9, sl, r0, r9 │ │ │ │ + rsbeq r2, sl, r6, lsr #21 │ │ │ │ + rsbeq r9, r9, r2, lsr #1 │ │ │ │ ldrhteq r9, [r4], #-114 @ 0xffffff8e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 310754 >::_M_default_append(unsigned int)@@Base+0x8ae50> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x4615b0b7 │ │ │ │ @@ -330373,16 +330373,16 @@ │ │ │ │ svcge 0x0064f67f │ │ │ │ svclt 0x0000e751 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ rsbseq r9, r4, r4, asr #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r9, r4, r4, ror r5 │ │ │ │ - rsbeq r2, sl, lr, lsr r3 │ │ │ │ - rsbeq r8, r9, sl, lsr r9 │ │ │ │ + rsbeq r2, sl, r6, asr #6 │ │ │ │ + rsbeq r8, r9, r2, asr #18 │ │ │ │ ldmdage r0!, {r1, r2, r3, r5, r8, r9, fp, sp, pc} │ │ │ │ andne lr, r6, #3506176 @ 0x358000 │ │ │ │ andls r9, r0, r2, lsr #32 │ │ │ │ bleq 11914f4 │ │ │ │ @ instruction: 0x93244650 │ │ │ │ vst4.8 {d31-d34}, [r6], sl │ │ │ │ stmdacs r1, {r2, r5, r8, r9, fp, ip, pc} │ │ │ │ @@ -330637,15 +330637,15 @@ │ │ │ │ bls 83ca58 │ │ │ │ addsmi r6, sl, #1769472 @ 0x1b0000 │ │ │ │ blls 6cca70 │ │ │ │ ldmdavs fp, {r0, r2, r3, r4, r9, fp, ip, pc} │ │ │ │ blle 4a6898 │ │ │ │ bls 8fca70 │ │ │ │ addsmi r6, sl, #1769472 @ 0x1b0000 │ │ │ │ - blls 88ca5c │ │ │ │ + blls 88ca5c │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r4, r9, fp, ip, pc} │ │ │ │ svclt 0x00b4429a │ │ │ │ movwcs r2, #13073 @ 0x3311 │ │ │ │ bllt 753e48 │ │ │ │ @ instruction: 0xf7ff2311 │ │ │ │ @ instruction: 0xf892bb14 │ │ │ │ ldreq r3, [r9, r1, lsl #3] │ │ │ │ @@ -330837,25 +330837,25 @@ │ │ │ │ strb r3, [r7, r0]! │ │ │ │ vnmlsne.f64 d25, d14, d13 │ │ │ │ mcrge 5, 0, pc, cr7, cr15, {1} @ │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0000e4aa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r1, sl, r0, lsr #31 │ │ │ │ + rsbeq r1, sl, r8, lsr #31 │ │ │ │ @ instruction: 0xffff8143 │ │ │ │ - rsbeq r1, sl, r2, lsr #30 │ │ │ │ - rsbeq r1, sl, sl, ror #28 │ │ │ │ - rsbeq r8, r9, r6, ror #8 │ │ │ │ - strdeq r1, [sl], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r8, r9, lr, ror #7 │ │ │ │ - ldrdeq r1, [sl], #-218 @ 0xffffff26 @ │ │ │ │ - ldrdeq r8, [r9], #-54 @ 0xffffffca @ │ │ │ │ - strhteq r1, [sl], #-220 @ 0xffffff24 │ │ │ │ - strhteq r8, [r9], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq r1, sl, sl, lsr #30 │ │ │ │ + rsbeq r1, sl, r2, ror lr │ │ │ │ + rsbeq r8, r9, lr, ror #8 │ │ │ │ + strdeq r1, [sl], #-218 @ 0xffffff26 @ │ │ │ │ + strdeq r8, [r9], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r1, sl, r2, ror #27 │ │ │ │ + ldrdeq r8, [r9], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r1, sl, r4, asr #27 │ │ │ │ + rsbeq r8, r9, r0, asr #7 │ │ │ │ @ instruction: 0x3180f892 │ │ │ │ vpadd.i8 d18, d0, d31 │ │ │ │ @ instruction: 0xf00381a7 │ │ │ │ blcs ff157098 │ │ │ │ @ instruction: 0x83acf000 │ │ │ │ blmi 9917e8 │ │ │ │ blmi ff191c78 │ │ │ │ @@ -331179,15 +331179,15 @@ │ │ │ │ teqls r4, #4112384 @ 0x3ec000 │ │ │ │ blt fee1469c │ │ │ │ @ instruction: 0x4621463a │ │ │ │ vmov.i32 q10, #-1342177280 @ 0xb0000000 │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strhi pc, [r0, -r0, asr #32] │ │ │ │ @ instruction: 0x46504639 │ │ │ │ - blx 89363a │ │ │ │ + blx 89363a │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ bls 478268 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ str r6, [r6, #-19]! @ 0xffffffed │ │ │ │ bleq 13d218c │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ blvs 591d08 │ │ │ │ @@ -331199,20 +331199,20 @@ │ │ │ │ ldc 3, cr6, [r3, #-704] @ 0xfffffd40 │ │ │ │ @ instruction: 0xf8d92b02 │ │ │ │ movwcc r3, #4096 @ 0x1000 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ svclt 0x0000e4ff │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ - rsbeq r1, sl, lr, lsr #19 │ │ │ │ - rsbeq r7, r9, sl, lsr #31 │ │ │ │ - mlseq sl, r6, r9, r1 │ │ │ │ - mlseq r9, r2, pc, r7 @ │ │ │ │ - rsbeq r1, sl, r4, asr #14 │ │ │ │ - rsbeq r7, r9, r0, asr #26 │ │ │ │ + strhteq r1, [sl], #-150 @ 0xffffff6a │ │ │ │ + strhteq r7, [r9], #-242 @ 0xffffff0e │ │ │ │ + mlseq sl, lr, r9, r1 │ │ │ │ + mlseq r9, sl, pc, r7 @ │ │ │ │ + rsbeq r1, sl, ip, asr #14 │ │ │ │ + rsbeq r7, r9, r8, asr #26 │ │ │ │ @ instruction: 0x46019a15 │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ ldmdavs r3, {r4, r8, r9, fp, sp, lr} │ │ │ │ andsvs r3, r3, r1, lsl #6 │ │ │ │ mlacc r8, r6, r8, pc @ │ │ │ │ blhi 191d4c │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ @@ -331227,15 +331227,15 @@ │ │ │ │ vmov.u16 sl, d0[2] │ │ │ │ movwls r1, #6978 @ 0x1b42 │ │ │ │ bleq 1212224 │ │ │ │ ldrbmi sl, [r0], -lr, lsr #22 │ │ │ │ blge cbb36c │ │ │ │ vqadd.u64 d15, d2, d2 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ - bls 878264 │ │ │ │ + bls 878264 │ │ │ │ ldrbmi r4, [r0], -r9, lsr #12 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ vshr.u32 d22, d3, #32 │ │ │ │ stmdacs r1, {r0, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ bge fe453888 │ │ │ │ @ instruction: 0xf8df4604 │ │ │ │ vmla.i8 q8, , q2 │ │ │ │ @@ -331859,58 +331859,58 @@ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf50080cc │ │ │ │ stmibvs sl!, {r1, r2, r3, r5, r7, r8, r9, sp, lr} │ │ │ │ blcc 192794 │ │ │ │ ldmdblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ - rsbeq r1, sl, sl, lsr r5 │ │ │ │ - rsbeq r7, r9, r4, lsr fp │ │ │ │ - strdeq r1, [sl], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r7, r9, ip, ror #19 │ │ │ │ - rsbeq r1, sl, r0, lsl #7 │ │ │ │ - rsbeq r7, r9, sl, ror r9 │ │ │ │ - rsbeq r1, sl, lr, asr r3 │ │ │ │ - rsbeq r7, r9, r8, asr r9 │ │ │ │ - rsbeq r1, sl, ip, ror #5 │ │ │ │ - rsbeq r7, r9, r6, ror #17 │ │ │ │ - rsbeq r1, sl, ip, ror r2 │ │ │ │ - rsbeq r7, r9, r6, ror r8 │ │ │ │ - rsbeq r1, sl, sl, asr r2 │ │ │ │ - rsbeq r7, r9, r4, asr r8 │ │ │ │ - rsbeq r1, sl, r8, lsr r2 │ │ │ │ - rsbeq r7, r9, r2, lsr r8 │ │ │ │ - rsbeq r1, sl, r6, lsl r2 │ │ │ │ - rsbeq r7, r9, r0, lsl r8 │ │ │ │ - strdeq r1, [sl], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r7, r9, lr, ror #15 │ │ │ │ - ldrdeq r1, [sl], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r7, r9, ip, asr #15 │ │ │ │ - strhteq r1, [sl], #-16 │ │ │ │ - rsbeq r7, r9, sl, lsr #15 │ │ │ │ - rsbeq r1, sl, lr, lsr r1 │ │ │ │ - rsbeq r7, r9, r8, lsr r7 │ │ │ │ - rsbeq r0, sl, r4, asr #31 │ │ │ │ - strhteq r7, [r9], #-94 @ 0xffffffa2 │ │ │ │ - ldrdeq r0, [sl], #-222 @ 0xffffff22 @ │ │ │ │ - ldrdeq r7, [r9], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r0, sl, r8, lsl #26 │ │ │ │ - rsbeq r7, r9, r4, lsl #6 │ │ │ │ - rsbeq r0, sl, sl, ror #25 │ │ │ │ - rsbeq r7, r9, r6, ror #5 │ │ │ │ - rsbeq r0, sl, ip, asr #25 │ │ │ │ - rsbeq r7, r9, r8, asr #5 │ │ │ │ - rsbeq r0, sl, sl, lsr #25 │ │ │ │ - rsbeq r7, r9, r6, lsr #5 │ │ │ │ - rsbeq r0, sl, ip, lsl #25 │ │ │ │ - rsbeq r7, r9, r8, lsl #5 │ │ │ │ - rsbeq r0, sl, lr, ror #24 │ │ │ │ - rsbeq r7, r9, sl, ror #4 │ │ │ │ - rsbeq r0, sl, lr, ror #23 │ │ │ │ - rsbeq r7, r9, sl, ror #3 │ │ │ │ + rsbeq r1, sl, r2, asr #10 │ │ │ │ + rsbeq r7, r9, ip, lsr fp │ │ │ │ + strdeq r1, [sl], #-58 @ 0xffffffc6 @ │ │ │ │ + strdeq r7, [r9], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r1, sl, r8, lsl #7 │ │ │ │ + rsbeq r7, r9, r2, lsl #19 │ │ │ │ + rsbeq r1, sl, r6, ror #6 │ │ │ │ + rsbeq r7, r9, r0, ror #18 │ │ │ │ + strdeq r1, [sl], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r7, r9, lr, ror #17 │ │ │ │ + rsbeq r1, sl, r4, lsl #5 │ │ │ │ + rsbeq r7, r9, lr, ror r8 │ │ │ │ + rsbeq r1, sl, r2, ror #4 │ │ │ │ + rsbeq r7, r9, ip, asr r8 │ │ │ │ + rsbeq r1, sl, r0, asr #4 │ │ │ │ + rsbeq r7, r9, sl, lsr r8 │ │ │ │ + rsbeq r1, sl, lr, lsl r2 │ │ │ │ + rsbeq r7, r9, r8, lsl r8 │ │ │ │ + strdeq r1, [sl], #-28 @ 0xffffffe4 @ │ │ │ │ + strdeq r7, [r9], #-118 @ 0xffffff8a @ │ │ │ │ + ldrdeq r1, [sl], #-26 @ 0xffffffe6 @ │ │ │ │ + ldrdeq r7, [r9], #-116 @ 0xffffff8c @ │ │ │ │ + strhteq r1, [sl], #-24 @ 0xffffffe8 │ │ │ │ + strhteq r7, [r9], #-114 @ 0xffffff8e │ │ │ │ + rsbeq r1, sl, r6, asr #2 │ │ │ │ + rsbeq r7, r9, r0, asr #14 │ │ │ │ + rsbeq r0, sl, ip, asr #31 │ │ │ │ + rsbeq r7, r9, r6, asr #11 │ │ │ │ + rsbeq r0, sl, r6, ror #27 │ │ │ │ + rsbeq r7, r9, r2, ror #7 │ │ │ │ + rsbeq r0, sl, r0, lsl sp │ │ │ │ + rsbeq r7, r9, ip, lsl #6 │ │ │ │ + strdeq r0, [sl], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r7, r9, lr, ror #5 │ │ │ │ + ldrdeq r0, [sl], #-196 @ 0xffffff3c @ │ │ │ │ + ldrdeq r7, [r9], #-32 @ 0xffffffe0 @ │ │ │ │ + strhteq r0, [sl], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r7, r9, lr, lsr #5 │ │ │ │ + mlseq sl, r4, ip, r0 │ │ │ │ + mlseq r9, r0, r2, r7 │ │ │ │ + rsbeq r0, sl, r6, ror ip │ │ │ │ + rsbeq r7, r9, r2, ror r2 │ │ │ │ + strdeq r0, [sl], #-182 @ 0xffffff4a @ │ │ │ │ + strdeq r7, [r9], #-18 @ 0xffffffee @ │ │ │ │ @ instruction: 0x46504611 │ │ │ │ blvs 612840 │ │ │ │ blcs 592844 │ │ │ │ @ instruction: 0xf744f008 │ │ │ │ movwls sl, #2864 @ 0xb30 │ │ │ │ blge b5fa1c │ │ │ │ ldrbmi r6, [r0], -r9, lsr #19 │ │ │ │ @@ -332230,72 +332230,72 @@ │ │ │ │ tstpcc r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1f15212 │ │ │ │ @ instruction: 0x4621483c │ │ │ │ @ instruction: 0xf6c04478 │ │ │ │ @ instruction: 0xf7fefc31 │ │ │ │ svclt 0x0000be0b │ │ │ │ - rsbeq r0, sl, ip, asr #20 │ │ │ │ - rsbeq r7, r9, r6, asr #32 │ │ │ │ - rsbeq r0, sl, r2, lsl sl │ │ │ │ - rsbeq r7, r9, ip │ │ │ │ - ldrdeq r0, [sl], #-152 @ 0xffffff68 @ │ │ │ │ - ldrdeq r6, [r9], #-242 @ 0xffffff0e @ │ │ │ │ - strhteq r0, [sl], #-150 @ 0xffffff6a │ │ │ │ - strhteq r6, [r9], #-240 @ 0xffffff10 │ │ │ │ - mlseq sl, r4, r9, r0 │ │ │ │ - mlseq r9, r0, pc, r6 @ │ │ │ │ - rsbeq r0, sl, lr, asr #17 │ │ │ │ - rsbeq r6, r9, sl, asr #29 │ │ │ │ - strhteq r0, [sl], #-128 @ 0xffffff80 │ │ │ │ - rsbeq r6, r9, ip, lsr #29 │ │ │ │ - mlseq sl, r2, r8, r0 │ │ │ │ - rsbeq r6, r9, ip, lsl #29 │ │ │ │ - rsbeq r0, sl, r2, ror r8 │ │ │ │ - rsbeq r6, r9, lr, ror #28 │ │ │ │ - rsbeq r0, sl, r4, asr r8 │ │ │ │ - rsbeq r6, r9, r0, asr lr │ │ │ │ - rsbeq r0, sl, r6, lsr r8 │ │ │ │ - rsbeq r6, r9, r2, lsr lr │ │ │ │ - rsbeq r0, sl, r8, lsl r8 │ │ │ │ - rsbeq r6, r9, r4, lsl lr │ │ │ │ - strdeq r0, [sl], #-122 @ 0xffffff86 @ │ │ │ │ - strdeq r6, [r9], #-214 @ 0xffffff2a @ │ │ │ │ - ldrdeq r0, [sl], #-124 @ 0xffffff84 @ │ │ │ │ - ldrdeq r6, [r9], #-216 @ 0xffffff28 @ │ │ │ │ - strhteq r0, [sl], #-126 @ 0xffffff82 │ │ │ │ - strhteq r6, [r9], #-218 @ 0xffffff26 │ │ │ │ - rsbeq r0, sl, r0, lsr #15 │ │ │ │ - mlseq r9, ip, sp, r6 │ │ │ │ - rsbeq r0, sl, r2, lsl #15 │ │ │ │ - rsbeq r6, r9, lr, ror sp │ │ │ │ - rsbeq r0, sl, r4, ror #14 │ │ │ │ - rsbeq r6, r9, r0, ror #26 │ │ │ │ - rsbeq r0, sl, r6, asr #14 │ │ │ │ - rsbeq r6, r9, r2, asr #26 │ │ │ │ - rsbeq r0, sl, r8, lsr #14 │ │ │ │ - rsbeq r6, r9, r4, lsr #26 │ │ │ │ - rsbeq r0, sl, sl, lsl #14 │ │ │ │ - rsbeq r6, r9, r6, lsl #26 │ │ │ │ - rsbeq r0, sl, r0, ror #13 │ │ │ │ - ldrdeq r6, [r9], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r0, sl, r2, lsr #13 │ │ │ │ - mlseq r9, lr, ip, r6 │ │ │ │ - rsbeq r0, sl, r4, lsl #13 │ │ │ │ - rsbeq r6, r9, r0, lsl #25 │ │ │ │ - rsbeq r0, sl, r6, ror #12 │ │ │ │ - rsbeq r6, r9, r2, ror #24 │ │ │ │ - rsbeq r0, sl, r8, asr #12 │ │ │ │ - rsbeq r6, r9, r4, asr #24 │ │ │ │ - rsbeq r0, sl, r4, lsl #12 │ │ │ │ - rsbeq r6, r9, r0, lsl #24 │ │ │ │ - rsbeq r0, sl, r6, ror #11 │ │ │ │ - rsbeq r6, r9, r2, ror #23 │ │ │ │ - rsbeq r0, sl, r8, asr #11 │ │ │ │ - rsbeq r6, r9, r4, asr #23 │ │ │ │ + rsbeq r0, sl, r4, asr sl │ │ │ │ + rsbeq r7, r9, lr, asr #32 │ │ │ │ + rsbeq r0, sl, sl, lsl sl │ │ │ │ + rsbeq r7, r9, r4, lsl r0 │ │ │ │ + rsbeq r0, sl, r0, ror #19 │ │ │ │ + ldrdeq r6, [r9], #-250 @ 0xffffff06 @ │ │ │ │ + strhteq r0, [sl], #-158 @ 0xffffff62 │ │ │ │ + strhteq r6, [r9], #-248 @ 0xffffff08 │ │ │ │ + mlseq sl, ip, r9, r0 │ │ │ │ + mlseq r9, r8, pc, r6 @ │ │ │ │ + ldrdeq r0, [sl], #-134 @ 0xffffff7a @ │ │ │ │ + ldrdeq r6, [r9], #-226 @ 0xffffff1e @ │ │ │ │ + strhteq r0, [sl], #-136 @ 0xffffff78 │ │ │ │ + strhteq r6, [r9], #-228 @ 0xffffff1c │ │ │ │ + mlseq sl, sl, r8, r0 │ │ │ │ + mlseq r9, r4, lr, r6 │ │ │ │ + rsbeq r0, sl, sl, ror r8 │ │ │ │ + rsbeq r6, r9, r6, ror lr │ │ │ │ + rsbeq r0, sl, ip, asr r8 │ │ │ │ + rsbeq r6, r9, r8, asr lr │ │ │ │ + rsbeq r0, sl, lr, lsr r8 │ │ │ │ + rsbeq r6, r9, sl, lsr lr │ │ │ │ + rsbeq r0, sl, r0, lsr #16 │ │ │ │ + rsbeq r6, r9, ip, lsl lr │ │ │ │ + rsbeq r0, sl, r2, lsl #16 │ │ │ │ + strdeq r6, [r9], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r0, sl, r4, ror #15 │ │ │ │ + rsbeq r6, r9, r0, ror #27 │ │ │ │ + rsbeq r0, sl, r6, asr #15 │ │ │ │ + rsbeq r6, r9, r2, asr #27 │ │ │ │ + rsbeq r0, sl, r8, lsr #15 │ │ │ │ + rsbeq r6, r9, r4, lsr #27 │ │ │ │ + rsbeq r0, sl, sl, lsl #15 │ │ │ │ + rsbeq r6, r9, r6, lsl #27 │ │ │ │ + rsbeq r0, sl, ip, ror #14 │ │ │ │ + rsbeq r6, r9, r8, ror #26 │ │ │ │ + rsbeq r0, sl, lr, asr #14 │ │ │ │ + rsbeq r6, r9, sl, asr #26 │ │ │ │ + rsbeq r0, sl, r0, lsr r7 │ │ │ │ + rsbeq r6, r9, ip, lsr #26 │ │ │ │ + rsbeq r0, sl, r2, lsl r7 │ │ │ │ + rsbeq r6, r9, lr, lsl #26 │ │ │ │ + rsbeq r0, sl, r8, ror #13 │ │ │ │ + rsbeq r6, r9, r4, ror #25 │ │ │ │ + rsbeq r0, sl, sl, lsr #13 │ │ │ │ + rsbeq r6, r9, r6, lsr #25 │ │ │ │ + rsbeq r0, sl, ip, lsl #13 │ │ │ │ + rsbeq r6, r9, r8, lsl #25 │ │ │ │ + rsbeq r0, sl, lr, ror #12 │ │ │ │ + rsbeq r6, r9, sl, ror #24 │ │ │ │ + rsbeq r0, sl, r0, asr r6 │ │ │ │ + rsbeq r6, r9, ip, asr #24 │ │ │ │ + rsbeq r0, sl, ip, lsl #12 │ │ │ │ + rsbeq r6, r9, r8, lsl #24 │ │ │ │ + rsbeq r0, sl, lr, ror #11 │ │ │ │ + rsbeq r6, r9, sl, ror #23 │ │ │ │ + ldrdeq r0, [sl], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r6, r9, ip, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecaea10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ stc 2, cr9, [sp, #12] │ │ │ │ vqdmlsl.s32 q0, d4, d4 │ │ │ │ @@ -332315,16 +332315,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff515360 │ │ │ │ stmdbls r3, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6c04478 │ │ │ │ blls 256690 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r0, sl, r8, ror r4 │ │ │ │ - rsbeq r6, r9, r4, ror sl │ │ │ │ + rsbeq r0, sl, r0, lsl #9 │ │ │ │ + rsbeq r6, r9, ip, ror sl │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 212d3c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8df4692 │ │ │ │ ldrmi r2, [lr], -r8, ror #10 │ │ │ │ @@ -332671,30 +332671,30 @@ │ │ │ │ @ instruction: 0xf6b9e5aa │ │ │ │ svclt 0x0000ed56 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, #0 │ │ │ │ movmi r0, r0 │ │ │ │ rsbseq r7, r4, r0, ror #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, sp, r6, lsl r0 │ │ │ │ + rsbeq r8, sp, lr, lsl r0 │ │ │ │ ldrhteq r7, [r4], #-4 │ │ │ │ - ldrdeq pc, [r9], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r6, r9, lr, asr #11 │ │ │ │ - mlseq r9, r8, pc, pc @ │ │ │ │ - mlseq r9, r4, r5, r6 │ │ │ │ - rsbeq pc, r9, sl, ror pc @ │ │ │ │ - rsbeq r6, r9, r6, ror r5 │ │ │ │ - rsbeq pc, r9, ip, asr pc @ │ │ │ │ - rsbeq r6, r9, r8, asr r5 │ │ │ │ - rsbeq pc, r9, lr, lsr pc @ │ │ │ │ - rsbeq r6, r9, sl, lsr r5 │ │ │ │ - rsbeq pc, r9, r8, lsl pc @ │ │ │ │ - rsbeq r6, r9, r4, lsl r5 │ │ │ │ - strdeq pc, [r9], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq pc, r9, lr, lsl #30 │ │ │ │ + ldrdeq pc, [r9], #-250 @ 0xffffff06 @ │ │ │ │ + ldrdeq r6, [r9], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq pc, r9, r0, lsr #31 │ │ │ │ + mlseq r9, ip, r5, r6 │ │ │ │ + rsbeq pc, r9, r2, lsl #31 │ │ │ │ + rsbeq r6, r9, lr, ror r5 │ │ │ │ + rsbeq pc, r9, r4, ror #30 │ │ │ │ + rsbeq r6, r9, r0, ror #10 │ │ │ │ + rsbeq pc, r9, r6, asr #30 │ │ │ │ + rsbeq r6, r9, r2, asr #10 │ │ │ │ + rsbeq pc, r9, r0, lsr #30 │ │ │ │ + rsbeq r6, r9, ip, lsl r5 │ │ │ │ + rsbeq pc, r9, r4, lsl #30 │ │ │ │ + rsbeq pc, r9, r6, lsl pc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ ldrmi r4, [fp], r8, lsl #12 │ │ │ │ ldmib sp, {r2, r4, r9, sl, lr}^ │ │ │ │ @@ -332740,18 +332740,18 @@ │ │ │ │ @ instruction: 0xf6bf300c │ │ │ │ stmdami r8, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf838f6c0 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq pc, r9, r2, lsr lr @ │ │ │ │ - rsbeq r6, r9, lr, lsr #8 │ │ │ │ - ldrdeq pc, [r9], #-214 @ 0xffffff2a @ │ │ │ │ - ldrdeq r6, [r9], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq pc, r9, sl, lsr lr @ │ │ │ │ + rsbeq r6, r9, r6, lsr r4 │ │ │ │ + ldrdeq pc, [r9], #-222 @ 0xffffff22 @ │ │ │ │ + ldrdeq r6, [r9], #-58 @ 0xffffffc6 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ ldrmi r4, [fp], r8, lsl #12 │ │ │ │ mcrls 6, 0, r4, cr15, cr0, {4} │ │ │ │ @@ -332797,18 +332797,18 @@ │ │ │ │ @ instruction: 0xf6bf300c │ │ │ │ stmdami r8, {r0, r1, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xffc6f6bf │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq pc, r9, r0, asr sp @ │ │ │ │ - rsbeq r6, r9, ip, asr #6 │ │ │ │ - strdeq pc, [r9], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r6, r9, lr, ror #5 │ │ │ │ + rsbeq pc, r9, r8, asr sp @ │ │ │ │ + rsbeq r6, r9, r4, asr r3 │ │ │ │ + strdeq pc, [r9], #-202 @ 0xffffff36 @ │ │ │ │ + strdeq r6, [r9], #-38 @ 0xffffffda @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2134cc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x4615b099 │ │ │ │ strmi r4, [fp], r5, lsr #21 │ │ │ │ @@ -332974,39 +332974,39 @@ │ │ │ │ mcr2 6, 3, pc, cr10, cr15, {5} @ │ │ │ │ @ instruction: 0xf6b9e7ee │ │ │ │ svclt 0x0000eaf6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r6, r4, lr, asr #19 │ │ │ │ - rsbeq pc, r9, sl, ror #25 │ │ │ │ + strdeq pc, [r9], #-194 @ 0xffffff3e @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, sp, r2, lsr r8 │ │ │ │ - rsbeq r7, sp, r6, lsl r8 │ │ │ │ - rsbeq r7, sp, lr, ror #15 │ │ │ │ - rsbeq r7, sp, r6, asr #15 │ │ │ │ - rsbeq r7, sp, r8, lsr #15 │ │ │ │ - mlseq r9, r6, fp, pc @ │ │ │ │ + rsbeq r7, sp, sl, lsr r8 │ │ │ │ + rsbeq r7, sp, lr, lsl r8 │ │ │ │ + strdeq r7, [sp], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r7, sp, lr, asr #15 │ │ │ │ + strhteq r7, [sp], #-112 @ 0xffffff90 │ │ │ │ + mlseq r9, lr, fp, pc @ │ │ │ │ rsbseq r6, r4, r4, asr r8 │ │ │ │ - rsbeq pc, r9, r6, lsl #22 │ │ │ │ - rsbeq r6, r9, r2, lsl #2 │ │ │ │ - rsbeq pc, r9, r8, ror #21 │ │ │ │ - rsbeq pc, r9, sl, lsl #24 │ │ │ │ - rsbeq pc, r9, sl, asr #21 │ │ │ │ - rsbeq pc, r9, ip, ror #23 │ │ │ │ - rsbeq pc, r9, lr, lsr #21 │ │ │ │ - ldrdeq pc, [r9], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq pc, r9, lr, lsl #21 │ │ │ │ - strhteq pc, [r9], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq pc, r9, r4, ror sl @ │ │ │ │ - mlseq r9, r6, fp, pc @ │ │ │ │ - rsbeq pc, r9, ip, asr sl @ │ │ │ │ - rsbeq r6, r9, r6, asr r0 │ │ │ │ - rsbeq pc, r9, ip, lsr sl @ │ │ │ │ - rsbeq r6, r9, r6, lsr r0 │ │ │ │ + rsbeq pc, r9, lr, lsl #22 │ │ │ │ + rsbeq r6, r9, sl, lsl #2 │ │ │ │ + strdeq pc, [r9], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq pc, r9, r2, lsl ip @ │ │ │ │ + ldrdeq pc, [r9], #-162 @ 0xffffff5e @ │ │ │ │ + strdeq pc, [r9], #-180 @ 0xffffff4c @ │ │ │ │ + strhteq pc, [r9], #-166 @ 0xffffff5a @ │ │ │ │ + ldrdeq pc, [r9], #-184 @ 0xffffff48 @ │ │ │ │ + mlseq r9, r6, sl, pc @ │ │ │ │ + strhteq pc, [r9], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq pc, r9, ip, ror sl @ │ │ │ │ + mlseq r9, lr, fp, pc @ │ │ │ │ + rsbeq pc, r9, r4, ror #20 │ │ │ │ + rsbeq r6, r9, lr, asr r0 │ │ │ │ + rsbeq pc, r9, r4, asr #20 │ │ │ │ + rsbeq r6, r9, lr, lsr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2137e4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi febe9b8c │ │ │ │ blmi febe9dac │ │ │ │ @@ -333177,40 +333177,40 @@ │ │ │ │ ldc2l 6, cr15, [r4], {191} @ 0xbf │ │ │ │ @ instruction: 0xf6b9e7ef │ │ │ │ svclt 0x0000e960 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldrhteq r6, [r4], #-108 @ 0xffffff94 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, r9, ip, asr #19 │ │ │ │ - rsbeq r7, sp, ip, lsl #10 │ │ │ │ - strdeq r7, [sp], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r7, sp, r8, asr #9 │ │ │ │ - rsbeq r7, sp, r6, lsl #9 │ │ │ │ - rsbeq r7, sp, r2, ror #8 │ │ │ │ - rsbeq pc, r9, r4, lsr r8 @ │ │ │ │ - rsbeq r5, r9, r0, lsr lr │ │ │ │ + ldrdeq pc, [r9], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r7, sp, r4, lsl r5 │ │ │ │ + strdeq r7, [sp], #-72 @ 0xffffffb8 @ │ │ │ │ + ldrdeq r7, [sp], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r7, sp, lr, lsl #9 │ │ │ │ + rsbeq r7, sp, sl, ror #8 │ │ │ │ + rsbeq pc, r9, ip, lsr r8 @ │ │ │ │ + rsbeq r5, r9, r8, lsr lr │ │ │ │ rsbseq r6, r4, sl, asr #10 │ │ │ │ - strdeq pc, [r9], #-122 @ 0xffffff86 @ │ │ │ │ - strdeq r5, [r9], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq pc, r9, r8, lsr #16 │ │ │ │ - strhteq pc, [r9], #-118 @ 0xffffff8a @ │ │ │ │ - ldrdeq pc, [r9], #-136 @ 0xffffff78 @ │ │ │ │ - mlseq r9, r8, r7, pc @ │ │ │ │ - strhteq pc, [r9], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq pc, r9, ip, ror r7 @ │ │ │ │ - mlseq r9, lr, r8, pc @ │ │ │ │ - rsbeq pc, r9, r0, ror #14 │ │ │ │ - rsbeq pc, r9, r2, lsl #17 │ │ │ │ - rsbeq pc, r9, r6, asr #14 │ │ │ │ - rsbeq pc, r9, r8, ror #16 │ │ │ │ - rsbeq pc, r9, lr, lsr #14 │ │ │ │ - rsbeq r5, r9, r8, lsr #26 │ │ │ │ - rsbeq pc, r9, r0, lsl r7 @ │ │ │ │ - rsbeq r5, r9, sl, lsl #26 │ │ │ │ + rsbeq pc, r9, r2, lsl #16 │ │ │ │ + strdeq r5, [r9], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq pc, r9, r0, lsr r8 @ │ │ │ │ + strhteq pc, [r9], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq pc, r9, r0, ror #17 │ │ │ │ + rsbeq pc, r9, r0, lsr #15 │ │ │ │ + rsbeq pc, r9, r2, asr #17 │ │ │ │ + rsbeq pc, r9, r4, lsl #15 │ │ │ │ + rsbeq pc, r9, r6, lsr #17 │ │ │ │ + rsbeq pc, r9, r8, ror #14 │ │ │ │ + rsbeq pc, r9, sl, lsl #17 │ │ │ │ + rsbeq pc, r9, lr, asr #14 │ │ │ │ + rsbeq pc, r9, r0, ror r8 @ │ │ │ │ + rsbeq pc, r9, r6, lsr r7 @ │ │ │ │ + rsbeq r5, r9, r0, lsr sp │ │ │ │ + rsbeq pc, r9, r8, lsl r7 @ │ │ │ │ + rsbeq r5, r9, r2, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecaf85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fe5b │ │ │ │ @@ -333221,16 +333221,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6bf300c │ │ │ │ stmdami r5, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ ldc2l 6, cr15, [r4], #-764 @ 0xfffffd04 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq pc, r9, lr, asr #12 │ │ │ │ - rsbeq r5, r9, sl, asr #24 │ │ │ │ + rsbeq pc, r9, r6, asr r6 @ │ │ │ │ + rsbeq r5, r9, r2, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecaf8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fe33 │ │ │ │ @@ -333241,16 +333241,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6bf300c │ │ │ │ stmdami r5, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mcrr2 6, 11, pc, ip, cr15 @ │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - strdeq pc, [r9], #-94 @ 0xffffffa2 @ │ │ │ │ - strdeq r5, [r9], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq pc, r9, r6, lsl #12 │ │ │ │ + rsbeq r5, r9, r2, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 313bb4 >::_M_default_append(unsigned int)@@Base+0x8e2b0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r3, lsl #1 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @@ -333377,20 +333377,20 @@ │ │ │ │ @ instruction: 0xf6bf300c │ │ │ │ stmdami sl, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 11163fe │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ blhi 313bfc >::_M_default_append(unsigned int)@@Base+0x8e2f8> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq pc, r9, sl, asr r4 @ │ │ │ │ - rsbeq r5, r9, r6, asr sl │ │ │ │ - rsbeq pc, r9, r6, lsl #8 │ │ │ │ - rsbeq r5, r9, r2, lsl #20 │ │ │ │ - rsbeq pc, r9, r2, ror #7 │ │ │ │ - ldrdeq r5, [r9], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq pc, r9, r2, ror #8 │ │ │ │ + rsbeq r5, r9, lr, asr sl │ │ │ │ + rsbeq pc, r9, lr, lsl #8 │ │ │ │ + rsbeq r5, r9, sl, lsl #20 │ │ │ │ + rsbeq pc, r9, sl, ror #7 │ │ │ │ + rsbeq r5, r9, r6, ror #19 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 16aa18c │ │ │ │ blmi 16aa1b4 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -333474,21 +333474,21 @@ │ │ │ │ @ instruction: 0xf6bf4478 │ │ │ │ blls 2d7480 >::_M_default_append(unsigned int)@@Base+0x51b7c> │ │ │ │ @ instruction: 0xf6b8e7a6 │ │ │ │ svclt 0x0000ef0c │ │ │ │ ... │ │ │ │ rsbseq r6, r4, r0, asr #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, r9, r8, lsl r3 @ │ │ │ │ - rsbeq r5, r9, r4, lsl r9 │ │ │ │ - strdeq pc, [r9], #-44 @ 0xffffffd4 @ │ │ │ │ - strdeq r5, [r9], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq pc, r9, r0, lsr #6 │ │ │ │ + rsbeq r5, r9, ip, lsl r9 │ │ │ │ + rsbeq pc, r9, r4, lsl #6 │ │ │ │ + rsbeq r5, r9, r0, lsl #18 │ │ │ │ rsbseq r6, r4, ip │ │ │ │ - rsbeq pc, r9, r8, ror #4 │ │ │ │ - rsbeq r5, r9, r4, ror #16 │ │ │ │ + rsbeq pc, r9, r0, ror r2 @ │ │ │ │ + rsbeq r5, r9, ip, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 313f70 >::_M_default_append(unsigned int)@@Base+0x8e66c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ @ instruction: 0x461d4610 │ │ │ │ @@ -333738,20 +333738,20 @@ │ │ │ │ @ instruction: 0xffb0f6be │ │ │ │ stmdbls r3, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6bf4478 │ │ │ │ bls 257054 │ │ │ │ andlt r4, r5, r0, lsl r6 │ │ │ │ blhi 3141a4 >::_M_default_append(unsigned int)@@Base+0x8e8a0> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq lr, r9, ip, lsl #29 │ │ │ │ - rsbeq r5, r9, r8, lsl #9 │ │ │ │ - rsbeq lr, r9, r4, ror #28 │ │ │ │ - rsbeq r5, r9, r0, ror #8 │ │ │ │ - rsbeq lr, r9, ip, lsr lr │ │ │ │ - rsbeq r5, r9, r8, lsr r4 │ │ │ │ + mlseq r9, r4, lr, lr │ │ │ │ + mlseq r9, r0, r4, r5 │ │ │ │ + rsbeq lr, r9, ip, ror #28 │ │ │ │ + rsbeq r5, r9, r8, ror #8 │ │ │ │ + rsbeq lr, r9, r4, asr #28 │ │ │ │ + rsbeq r5, r9, r0, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 39438c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf1b3b085 │ │ │ │ @ instruction: 0xf04f0b00 │ │ │ │ @@ -334174,24 +334174,24 @@ │ │ │ │ blpl 194ba0 │ │ │ │ @ instruction: 0xf87af3d4 │ │ │ │ ldc 8, cr6, [r5, #392] @ 0x188 │ │ │ │ @ instruction: 0xf5025b04 │ │ │ │ mrc 2, 1, r6, cr8, cr2, {5} │ │ │ │ vldr d8, [r2, #-276] @ 0xfffffeec │ │ │ │ ldr r6, [ip, r2, lsl #22]! │ │ │ │ - rsbeq r4, ip, r6, asr pc │ │ │ │ - rsbeq r7, r9, lr, lsr r5 │ │ │ │ - rsbeq r7, r9, r6, ror #8 │ │ │ │ - rsbeq r7, r9, lr, lsr r4 │ │ │ │ - rsbeq r4, ip, lr, lsl #24 │ │ │ │ - strdeq r7, [r9], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r7, r9, r4, asr r1 │ │ │ │ - rsbeq lr, r9, sl, lsl #15 │ │ │ │ - rsbeq r4, r9, r6, lsl #27 │ │ │ │ - rsbeq r7, r9, lr, lsl #2 │ │ │ │ + rsbeq r4, ip, lr, asr pc │ │ │ │ + rsbeq r7, r9, r6, asr #10 │ │ │ │ + rsbeq r7, r9, lr, ror #8 │ │ │ │ + rsbeq r7, r9, r6, asr #8 │ │ │ │ + rsbeq r4, ip, r6, lsl ip │ │ │ │ + strdeq r7, [r9], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r7, r9, ip, asr r1 │ │ │ │ + mlseq r9, r2, r7, lr │ │ │ │ + rsbeq r4, r9, lr, lsl #27 │ │ │ │ + rsbeq r7, r9, r6, lsl r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xc624f8df │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ tstcs r0, r4, lsr #12 │ │ │ │ @@ -334583,108 +334583,108 @@ │ │ │ │ ldmvc r5!, {r6, sl, fp, pc} │ │ │ │ ldrmi sl, [r5], #-3869 @ 0xfffff0e3 │ │ │ │ ... │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ rsbseq r5, r4, r0, lsr r4 │ │ │ │ @ instruction: 0xffff5547 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, sp, r2, ror #5 │ │ │ │ - rsbeq lr, r9, r6, asr #16 │ │ │ │ - rsbeq lr, r9, ip, asr #13 │ │ │ │ - rsbeq r4, r9, r6, asr #25 │ │ │ │ + rsbeq r6, sp, sl, ror #5 │ │ │ │ + rsbeq lr, r9, lr, asr #16 │ │ │ │ + ldrdeq lr, [r9], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r4, r9, lr, asr #25 │ │ │ │ ldrsbteq r5, [r4], #-60 @ 0xffffffc4 │ │ │ │ - ldrdeq lr, [r9], #-96 @ 0xffffffa0 @ │ │ │ │ + ldrdeq lr, [r9], #-104 @ 0xffffff98 @ │ │ │ │ @ instruction: 0xffff84db │ │ │ │ @ instruction: 0xfffff84d │ │ │ │ @ instruction: 0xffff868f │ │ │ │ @ instruction: 0xfffff063 │ │ │ │ - rsbeq lr, r9, ip, asr #15 │ │ │ │ - rsbeq lr, r9, r0, lsr #12 │ │ │ │ - rsbeq r4, r9, sl, lsl ip │ │ │ │ + ldrdeq lr, [r9], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq lr, r9, r8, lsr #12 │ │ │ │ + rsbeq r4, r9, r2, lsr #24 │ │ │ │ @ instruction: 0xffffe937 │ │ │ │ muleq r0, r1, r6 │ │ │ │ @ instruction: 0xffff8271 │ │ │ │ - ldrdeq lr, [r9], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r4, r9, lr, asr #23 │ │ │ │ - strhteq lr, [r9], #-86 @ 0xffffffaa │ │ │ │ - strhteq r4, [r9], #-176 @ 0xffffff50 │ │ │ │ + ldrdeq lr, [r9], #-92 @ 0xffffffa4 @ │ │ │ │ + ldrdeq r4, [r9], #-182 @ 0xffffff4a @ │ │ │ │ + strhteq lr, [r9], #-94 @ 0xffffffa2 │ │ │ │ + strhteq r4, [r9], #-184 @ 0xffffff48 │ │ │ │ @ instruction: 0xffff83ad │ │ │ │ @ instruction: 0xffff8099 │ │ │ │ - rsbeq lr, r9, r0, ror r5 │ │ │ │ - rsbeq r4, r9, sl, ror #22 │ │ │ │ - rsbeq lr, r9, r0, asr r5 │ │ │ │ - rsbeq r4, r9, r2, asr fp │ │ │ │ - rsbeq lr, r9, r6, lsl r5 │ │ │ │ - rsbeq r4, r9, r0, lsl fp │ │ │ │ + rsbeq lr, r9, r8, ror r5 │ │ │ │ + rsbeq r4, r9, r2, ror fp │ │ │ │ + rsbeq lr, r9, r8, asr r5 │ │ │ │ + rsbeq r4, r9, sl, asr fp │ │ │ │ + rsbeq lr, r9, lr, lsl r5 │ │ │ │ + rsbeq r4, r9, r8, lsl fp │ │ │ │ @ instruction: 0xfffff149 │ │ │ │ - rsbeq lr, r9, r4, ror #9 │ │ │ │ - ldrdeq r4, [r9], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq lr, r9, ip, ror #9 │ │ │ │ + rsbeq r4, r9, r6, ror #21 │ │ │ │ @ instruction: 0xffff7f37 │ │ │ │ - strhteq lr, [r9], #-66 @ 0xffffffbe │ │ │ │ - rsbeq r4, r9, ip, lsr #21 │ │ │ │ + strhteq lr, [r9], #-74 @ 0xffffffb6 │ │ │ │ + strhteq r4, [r9], #-164 @ 0xffffff5c │ │ │ │ @ instruction: 0xffff7e8d │ │ │ │ - rsbeq lr, r9, r0, lsl #9 │ │ │ │ - rsbeq r4, r9, sl, ror sl │ │ │ │ + rsbeq lr, r9, r8, lsl #9 │ │ │ │ + rsbeq r4, r9, r2, lsl #21 │ │ │ │ @ instruction: 0xffff864b │ │ │ │ - rsbeq lr, r9, lr, asr #8 │ │ │ │ - rsbeq r4, r9, r8, asr #20 │ │ │ │ + rsbeq lr, r9, r6, asr r4 │ │ │ │ + rsbeq r4, r9, r0, asr sl │ │ │ │ @ instruction: 0xffff4687 │ │ │ │ - rsbeq lr, r9, r0, lsr #8 │ │ │ │ - rsbeq r4, r9, ip, lsl sl │ │ │ │ + rsbeq lr, r9, r8, lsr #8 │ │ │ │ + rsbeq r4, r9, r4, lsr #20 │ │ │ │ @ instruction: 0xffff4743 │ │ │ │ - strdeq lr, [r9], #-52 @ 0xffffffcc @ │ │ │ │ - strdeq r4, [r9], #-144 @ 0xffffff70 @ │ │ │ │ + strdeq lr, [r9], #-60 @ 0xffffffc4 @ │ │ │ │ + strdeq r4, [r9], #-152 @ 0xffffff68 @ │ │ │ │ andeq r0, r0, fp, lsl #18 │ │ │ │ - rsbeq lr, r9, r4, asr #7 │ │ │ │ - rsbeq r4, r9, r0, asr #19 │ │ │ │ + rsbeq lr, r9, ip, asr #7 │ │ │ │ + rsbeq r4, r9, r8, asr #19 │ │ │ │ @ instruction: 0xffffb965 │ │ │ │ - mlseq r9, r0, r3, lr │ │ │ │ - rsbeq r4, r9, ip, lsl #19 │ │ │ │ + mlseq r9, r8, r3, lr │ │ │ │ + mlseq r9, r4, r9, r4 │ │ │ │ @ instruction: 0xffff5237 │ │ │ │ - rsbeq lr, r9, r4, ror #6 │ │ │ │ - rsbeq r4, r9, r0, ror #18 │ │ │ │ + rsbeq lr, r9, ip, ror #6 │ │ │ │ + rsbeq r4, r9, r8, ror #18 │ │ │ │ @ instruction: 0xffffb825 │ │ │ │ - rsbeq lr, r9, r0, lsr r3 │ │ │ │ - rsbeq r4, r9, ip, lsr #18 │ │ │ │ + rsbeq lr, r9, r8, lsr r3 │ │ │ │ + rsbeq r4, r9, r4, lsr r9 │ │ │ │ @ instruction: 0xffffde4b │ │ │ │ - rsbeq lr, r9, r4, lsl #6 │ │ │ │ - rsbeq r4, r9, r0, lsl #18 │ │ │ │ + rsbeq lr, r9, ip, lsl #6 │ │ │ │ + rsbeq r4, r9, r8, lsl #18 │ │ │ │ @ instruction: 0xffffe453 │ │ │ │ @ instruction: 0xffffe531 │ │ │ │ - rsbeq lr, r9, r6, asr #5 │ │ │ │ - rsbeq r4, r9, r2, asr #17 │ │ │ │ + rsbeq lr, r9, lr, asr #5 │ │ │ │ + rsbeq r4, r9, sl, asr #17 │ │ │ │ @ instruction: 0xffff4a71 │ │ │ │ - mlseq r9, sl, r2, lr │ │ │ │ - mlseq r9, r6, r8, r4 │ │ │ │ + rsbeq lr, r9, r2, lsr #5 │ │ │ │ + mlseq r9, lr, r8, r4 │ │ │ │ @ instruction: 0xfffff05d │ │ │ │ - rsbeq lr, r9, lr, ror #4 │ │ │ │ - rsbeq r4, r9, sl, ror #16 │ │ │ │ + rsbeq lr, r9, r6, ror r2 │ │ │ │ + rsbeq r4, r9, r2, ror r8 │ │ │ │ @ instruction: 0xffffec25 │ │ │ │ - rsbeq lr, r9, r2, asr #4 │ │ │ │ - rsbeq r4, r9, lr, lsr r8 │ │ │ │ + rsbeq lr, r9, sl, asr #4 │ │ │ │ + rsbeq r4, r9, r6, asr #16 │ │ │ │ @ instruction: 0xffffeba9 │ │ │ │ - rsbeq lr, r9, r6, lsl r2 │ │ │ │ - rsbeq r4, r9, r2, lsl r8 │ │ │ │ - rsbeq r5, r9, r2, lsr r4 │ │ │ │ - ldrdeq r5, [sp], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq lr, r9, lr, lsl r2 │ │ │ │ + rsbeq r4, r9, sl, lsl r8 │ │ │ │ + rsbeq r5, r9, sl, lsr r4 │ │ │ │ + rsbeq r5, sp, r4, ror #27 │ │ │ │ andeq r0, r0, r7, asr r4 │ │ │ │ - strhteq lr, [r9], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq r0, r9, r0, asr #10 │ │ │ │ - strhteq lr, [r9], #-22 @ 0xffffffea │ │ │ │ - strhteq r4, [r9], #-114 @ 0xffffff8e │ │ │ │ - mlseq r9, ip, r1, lr │ │ │ │ - mlseq r9, r8, r7, r4 │ │ │ │ - rsbeq lr, r9, r2, lsl #7 │ │ │ │ - rsbeq lr, r9, r4, asr #7 │ │ │ │ - rsbeq lr, r9, r8, asr r1 │ │ │ │ - rsbeq r4, r9, r4, asr r7 │ │ │ │ - rsbeq lr, r9, r2, lsr #7 │ │ │ │ - ldrdeq lr, [r9], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq lr, r9, ip, lsl r1 │ │ │ │ - rsbeq r4, r9, r8, lsl r7 │ │ │ │ + strhteq lr, [r9], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq r0, r9, r8, asr #10 │ │ │ │ + strhteq lr, [r9], #-30 @ 0xffffffe2 │ │ │ │ + strhteq r4, [r9], #-122 @ 0xffffff86 │ │ │ │ + rsbeq lr, r9, r4, lsr #3 │ │ │ │ + rsbeq r4, r9, r0, lsr #15 │ │ │ │ + rsbeq lr, r9, sl, lsl #7 │ │ │ │ + rsbeq lr, r9, ip, asr #7 │ │ │ │ + rsbeq lr, r9, r0, ror #2 │ │ │ │ + rsbeq r4, r9, ip, asr r7 │ │ │ │ + rsbeq lr, r9, sl, lsr #7 │ │ │ │ + ldrdeq lr, [r9], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq lr, r9, r4, lsr #2 │ │ │ │ + rsbeq r4, r9, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb0f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -334695,16 +334695,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6be300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8eaf6be │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq sp, r9, sl, lsr pc │ │ │ │ - rsbeq r4, r9, r6, lsr r5 │ │ │ │ + rsbeq sp, r9, r2, asr #30 │ │ │ │ + rsbeq r4, r9, lr, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 315278 >::_M_default_append(unsigned int)@@Base+0x8f974> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 156b814 │ │ │ │ blmi 156b650 │ │ │ │ @@ -334785,24 +334785,24 @@ │ │ │ │ @ instruction: 0xff7ef6bd │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ @ instruction: 0xf83af6be │ │ │ │ @ instruction: 0xf6b7e7b8 │ │ │ │ svclt 0x0000ecc6 │ │ │ │ rsbseq r4, r4, r8, lsr #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r5, [sp], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq sp, r9, r6, ror #28 │ │ │ │ - rsbeq r4, r9, r2, ror #8 │ │ │ │ + rsbeq r5, sp, r2, ror #21 │ │ │ │ + rsbeq sp, r9, lr, ror #28 │ │ │ │ + rsbeq r4, r9, sl, ror #8 │ │ │ │ rsbseq r4, r4, ip, ror fp │ │ │ │ - rsbeq sp, r9, lr, lsr #28 │ │ │ │ - rsbeq r4, r9, sl, lsr #8 │ │ │ │ - strdeq sp, [r9], #-214 @ 0xffffff2a @ │ │ │ │ - strdeq r4, [r9], #-50 @ 0xffffffce @ │ │ │ │ - ldrdeq sp, [r9], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq sp, r9, sl, ror #27 │ │ │ │ + rsbeq sp, r9, r6, lsr lr │ │ │ │ + rsbeq r4, r9, r2, lsr r4 │ │ │ │ + strdeq sp, [r9], #-222 @ 0xffffff22 @ │ │ │ │ + strdeq r4, [r9], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq sp, r9, r0, ror #27 │ │ │ │ + strdeq sp, [r9], #-210 @ 0xffffff2e @ │ │ │ │ andle r2, r2, r2, lsl #20 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 215408 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -334971,16 +334971,16 @@ │ │ │ │ ldr r5, [r0, -r0, lsl #22]! │ │ │ │ blne 2d5c04 >::_M_default_append(unsigned int)@@Base+0x50300> │ │ │ │ mrc 7, 7, lr, cr1, cr15, {5} │ │ │ │ ble ff6d8a34 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e725 │ │ │ │ - rsbeq sp, r9, r4, asr #23 │ │ │ │ - rsbeq r4, r9, r0, asr #3 │ │ │ │ + rsbeq sp, r9, ip, asr #23 │ │ │ │ + rsbeq r4, r9, r8, asr #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2156c8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ movtgt pc, #2271 @ 0x8df @ │ │ │ │ @@ -335191,37 +335191,37 @@ │ │ │ │ ldc 6, cr14, [sp, #1000] @ 0x3e8 │ │ │ │ stmdavs fp!, {r1, r2, r4, r8, r9, fp, pc} │ │ │ │ blhi 695b94 │ │ │ │ svclt 0x0000e6f4 │ │ │ │ ldrsbteq r4, [r4], #-114 @ 0xffffff8e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r4, r4, r0, lsr #15 │ │ │ │ - rsbeq sp, r9, lr, lsr #20 │ │ │ │ - rsbeq sp, r9, r8, ror r9 │ │ │ │ - rsbeq sp, r9, r4, lsl #18 │ │ │ │ - rsbeq r3, r9, r0, lsl #30 │ │ │ │ - rsbeq sp, r9, r6, ror #17 │ │ │ │ - rsbeq r3, r9, r2, ror #29 │ │ │ │ - rsbeq sp, r9, sl, asr #17 │ │ │ │ - rsbeq sp, r9, r4, lsl #23 │ │ │ │ - rsbeq r3, r9, ip, asr #8 │ │ │ │ - rsbeq sp, r9, r4, lsl #17 │ │ │ │ - rsbeq sp, r9, sl, asr fp │ │ │ │ - rsbeq sp, r9, r4, ror #16 │ │ │ │ - rsbeq r3, r9, r0, ror #28 │ │ │ │ - rsbeq sp, r9, r6, asr #16 │ │ │ │ - rsbeq r3, r9, r2, asr #28 │ │ │ │ - rsbeq sp, r9, r8, lsr #16 │ │ │ │ - rsbeq r3, r9, r4, lsr #28 │ │ │ │ - ldrdeq sp, [r9], #-124 @ 0xffffff84 @ │ │ │ │ - ldrdeq r3, [r9], #-214 @ 0xffffff2a @ │ │ │ │ - strhteq sp, [r9], #-124 @ 0xffffff84 │ │ │ │ - strhteq r3, [r9], #-214 @ 0xffffff2a │ │ │ │ - mlseq r9, ip, r7, sp │ │ │ │ - rsbeq sp, r9, sl, lsr #21 │ │ │ │ + rsbeq sp, r9, r6, lsr sl │ │ │ │ + rsbeq sp, r9, r0, lsl #19 │ │ │ │ + rsbeq sp, r9, ip, lsl #18 │ │ │ │ + rsbeq r3, r9, r8, lsl #30 │ │ │ │ + rsbeq sp, r9, lr, ror #17 │ │ │ │ + rsbeq r3, r9, sl, ror #29 │ │ │ │ + ldrdeq sp, [r9], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq sp, r9, ip, lsl #23 │ │ │ │ + rsbeq r3, r9, r4, asr r4 │ │ │ │ + rsbeq sp, r9, ip, lsl #17 │ │ │ │ + rsbeq sp, r9, r2, ror #22 │ │ │ │ + rsbeq sp, r9, ip, ror #16 │ │ │ │ + rsbeq r3, r9, r8, ror #28 │ │ │ │ + rsbeq sp, r9, lr, asr #16 │ │ │ │ + rsbeq r3, r9, sl, asr #28 │ │ │ │ + rsbeq sp, r9, r0, lsr r8 │ │ │ │ + rsbeq r3, r9, ip, lsr #28 │ │ │ │ + rsbeq sp, r9, r4, ror #15 │ │ │ │ + ldrdeq r3, [r9], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq sp, r9, r4, asr #15 │ │ │ │ + strhteq r3, [r9], #-222 @ 0xffffff22 │ │ │ │ + rsbeq sp, r9, r4, lsr #15 │ │ │ │ + strhteq sp, [r9], #-162 @ 0xffffff5e │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 315a8c >::_M_default_append(unsigned int)@@Base+0x90188> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 15ec028 │ │ │ │ blmi 15ebe64 │ │ │ │ @@ -335304,26 +335304,26 @@ │ │ │ │ blx 1d98212 │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ stc2 6, cr15, [ip], #-756 @ 0xfffffd0c │ │ │ │ @ instruction: 0xf6b7e7ab │ │ │ │ svclt 0x0000e8b8 │ │ │ │ rsbseq r4, r4, r4, lsl r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, sp, r6, asr #5 │ │ │ │ - rsbeq sp, r9, r4, ror #12 │ │ │ │ - rsbeq r3, r9, r0, ror #24 │ │ │ │ - rsbeq sp, r9, ip, asr #12 │ │ │ │ - rsbeq r3, r9, r8, asr #24 │ │ │ │ + rsbeq r5, sp, lr, asr #5 │ │ │ │ + rsbeq sp, r9, ip, ror #12 │ │ │ │ + rsbeq r3, r9, r8, ror #24 │ │ │ │ + rsbeq sp, r9, r4, asr r6 │ │ │ │ + rsbeq r3, r9, r0, asr ip │ │ │ │ rsbseq r4, r4, r2, ror #6 │ │ │ │ - rsbeq sp, r9, r4, lsl r6 │ │ │ │ - rsbeq r3, r9, r0, lsl ip │ │ │ │ - ldrdeq sp, [r9], #-90 @ 0xffffffa6 @ │ │ │ │ - ldrdeq r3, [r9], #-182 @ 0xffffff4a @ │ │ │ │ - strhteq sp, [r9], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq sp, r9, lr, asr #11 │ │ │ │ + rsbeq sp, r9, ip, lsl r6 │ │ │ │ + rsbeq r3, r9, r8, lsl ip │ │ │ │ + rsbeq sp, r9, r2, ror #11 │ │ │ │ + ldrdeq r3, [r9], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq sp, r9, r4, asr #11 │ │ │ │ + ldrdeq sp, [r9], #-86 @ 0xffffffaa @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb196c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i64 d4, , q6 │ │ │ │ stmdbmi lr, {r0, r1, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335336,17 +335336,17 @@ │ │ │ │ stmdami r8, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6bd4478 │ │ │ │ vldr d15, [pc, #948] @ 15ab58 │ │ │ │ vldrlt d0, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r5, sp, r4, asr #2 │ │ │ │ - rsbeq sp, r9, lr, lsr r5 │ │ │ │ - rsbeq sp, r9, r0, ror #12 │ │ │ │ + rsbeq r5, sp, ip, asr #2 │ │ │ │ + rsbeq sp, r9, r6, asr #10 │ │ │ │ + rsbeq sp, r9, r8, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb19c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i64 d4, , q6 │ │ │ │ stmdbmi sp, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335358,17 +335358,17 @@ │ │ │ │ @ instruction: 0xf6bd300c │ │ │ │ stmdami r7, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6bd4478 │ │ │ │ vldr d15, [pc, #764] @ 15aafc │ │ │ │ vldrlt d0, [r0, #-4] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r5, sp, r8, ror #1 │ │ │ │ - rsbeq sp, r9, r2, ror #9 │ │ │ │ - rsbeq sp, r9, r4, lsl #12 │ │ │ │ + strdeq r5, [sp], #-0 @ │ │ │ │ + rsbeq sp, r9, sl, ror #9 │ │ │ │ + rsbeq sp, r9, ip, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb1a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i64 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335377,17 +335377,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ msrvc (UNDEF: 47), r1 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff798340 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx fe69834a │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - mlseq sp, r0, r0, r5 │ │ │ │ - rsbeq sp, r9, ip, lsl #9 │ │ │ │ - rsbeq sp, r9, lr, lsr #11 │ │ │ │ + mlseq sp, r8, r0, r5 │ │ │ │ + mlseq r9, r4, r4, sp │ │ │ │ + strhteq sp, [r9], #-86 @ 0xffffffaa │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb1a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i64 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335396,17 +335396,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ cmppvc r6, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fee1838c │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx 1d18396 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq r5, sp, r4, asr #32 │ │ │ │ - rsbeq sp, r9, r0, asr #8 │ │ │ │ - rsbeq sp, r9, r2, ror #10 │ │ │ │ + rsbeq r5, sp, ip, asr #32 │ │ │ │ + rsbeq sp, r9, r8, asr #8 │ │ │ │ + rsbeq sp, r9, sl, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb1ab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i64 d4, , q6 │ │ │ │ stmdbmi sp, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335418,17 +335418,17 @@ │ │ │ │ @ instruction: 0xf6bd300c │ │ │ │ stmdami r7, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6bd4478 │ │ │ │ vldr d15, [pc, #284] @ 15aa0c │ │ │ │ vldrlt d0, [r0, #-4] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - strdeq r4, [sp], #-248 @ 0xffffff08 @ │ │ │ │ - strdeq sp, [r9], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq sp, r9, r4, lsl r5 │ │ │ │ + rsbeq r5, sp, r0 │ │ │ │ + strdeq sp, [r9], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq sp, r9, ip, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb1b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i64 d4, , q6 │ │ │ │ ldmdbmi r5, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335447,17 +335447,17 @@ │ │ │ │ blx 61844e │ │ │ │ bleq 295fd8 >::_M_default_append(unsigned int)@@Base+0x106d4> │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r4, sp, r0, lsr #31 │ │ │ │ - rsbeq sp, r9, r8, lsl #7 │ │ │ │ - rsbeq sp, r9, sl, lsr #9 │ │ │ │ + rsbeq r4, sp, r8, lsr #31 │ │ │ │ + mlseq r9, r0, r3, sp │ │ │ │ + strhteq sp, [r9], #-66 @ 0xffffffbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb1b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i64 d4, , q6 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335476,17 +335476,17 @@ │ │ │ │ blx ff7184c4 │ │ │ │ bleq 296050 >::_M_default_append(unsigned int)@@Base+0x1074c> │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r4, sp, r8, lsr #30 │ │ │ │ - rsbeq sp, r9, r0, lsl r3 │ │ │ │ - rsbeq sp, r9, r2, lsr r4 │ │ │ │ + rsbeq r4, sp, r0, lsr pc │ │ │ │ + rsbeq sp, r9, r8, lsl r3 │ │ │ │ + rsbeq sp, r9, sl, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb1c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i64 d4, , q6 │ │ │ │ stmdbmi sl, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b74479 │ │ │ │ @@ -335495,17 +335495,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x71aaf241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9e8f6bd │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ blx fea98528 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - strhteq r4, [sp], #-224 @ 0xffffff20 │ │ │ │ - rsbeq sp, r9, ip, lsr #5 │ │ │ │ - rsbeq sp, r9, lr, asr #7 │ │ │ │ + strhteq r4, [sp], #-232 @ 0xffffff18 │ │ │ │ + strhteq sp, [r9], #-36 @ 0xffffffdc │ │ │ │ + ldrdeq sp, [r9], #-54 @ 0xffffffca @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb1c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ stmiavs r8, {r1, r2, r9, sl, lr}^ │ │ │ │ vsubhn.i64 d4, , q6 │ │ │ │ ldmdbmi r7!, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -335560,23 +335560,23 @@ │ │ │ │ bicvc pc, ip, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf968f6bd │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf6bd4478 │ │ │ │ strtmi pc, [r0], -r3, lsr #20 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ - rsbeq r4, sp, r0, ror #28 │ │ │ │ - rsbeq sp, r9, sl, lsr #4 │ │ │ │ - rsbeq r3, r9, r6, lsr #16 │ │ │ │ - rsbeq sp, r9, r4, ror #3 │ │ │ │ - rsbeq r3, r9, r0, ror #15 │ │ │ │ - rsbeq sp, r9, r8, asr #3 │ │ │ │ - rsbeq sp, r9, sl, ror #5 │ │ │ │ - rsbeq sp, r9, ip, lsr #3 │ │ │ │ - rsbeq r3, r9, r8, lsr #15 │ │ │ │ + rsbeq r4, sp, r8, ror #28 │ │ │ │ + rsbeq sp, r9, r2, lsr r2 │ │ │ │ + rsbeq r3, r9, lr, lsr #16 │ │ │ │ + rsbeq sp, r9, ip, ror #3 │ │ │ │ + rsbeq r3, r9, r8, ror #15 │ │ │ │ + ldrdeq sp, [r9], #-16 @ │ │ │ │ + strdeq sp, [r9], #-34 @ 0xffffffde @ │ │ │ │ + strhteq sp, [r9], #-20 @ 0xffffffec │ │ │ │ + strhteq r3, [r9], #-112 @ 0xffffff90 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [sp], -r7, lsl #1 │ │ │ │ strmi r4, [r1], r7, lsr #18 │ │ │ │ @ instruction: 0x469a4616 │ │ │ │ @@ -335614,17 +335614,17 @@ │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldc2 2, cr15, [r4, #644] @ 0x284 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ stc2 2, cr15, [r0, #644] @ 0x284 │ │ │ │ svclt 0x0000e7ca │ │ │ │ - rsbeq r4, sp, r4, asr #26 │ │ │ │ - strdeq sp, [r9], #-2 @ │ │ │ │ - rsbeq r3, r9, lr, ror #13 │ │ │ │ + rsbeq r4, sp, ip, asr #26 │ │ │ │ + strdeq sp, [r9], #-10 @ │ │ │ │ + strdeq r3, [r9], #-102 @ 0xffffff9a @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ vmla.i8 d22, d8, d10 │ │ │ │ vmull.s8 q10, d14, d3 │ │ │ │ ldrblt r2, [r0, #3092]! @ 0xc14 │ │ │ │ cdpcs 6, 1, cr15, cr12, cr9, {2} │ │ │ │ cdpcc 2, 7, cr15, cr14, cr13, {6} │ │ │ │ @@ -335716,16 +335716,16 @@ │ │ │ │ andlt r4, r7, r8, asr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ beq 1d7484 │ │ │ │ @ instruction: 0xf04fd2d3 │ │ │ │ ldrbmi r0, [r8], -r1, lsl #22 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - mlseq r9, r6, r2, sp │ │ │ │ - rsbeq r3, r9, lr, asr #10 │ │ │ │ + mlseq r9, lr, r2, sp │ │ │ │ + rsbeq r3, r9, r6, asr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x460c4f79 │ │ │ │ ldrmi fp, [r1], r5, lsl #1 │ │ │ │ @ instruction: 0x461e447f │ │ │ │ @@ -335844,28 +335844,28 @@ │ │ │ │ @ instruction: 0x46414812 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff30f6bc │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffeaf6bc │ │ │ │ svclt 0x0000e7ef │ │ │ │ - rsbeq sp, r9, r0, ror #4 │ │ │ │ - rsbeq sp, r9, r6, asr r1 │ │ │ │ - rsbeq r3, r9, lr, lsl #8 │ │ │ │ - rsbeq sp, r9, r6, lsr r1 │ │ │ │ - rsbeq r3, r9, lr, ror #7 │ │ │ │ - rsbeq sp, r9, r8, asr #2 │ │ │ │ - ldrdeq sp, [r9], #-2 @ │ │ │ │ - rsbeq r3, r9, sl, lsl #7 │ │ │ │ - strhteq sp, [r9], #-8 │ │ │ │ - rsbeq r3, r9, r0, ror r3 │ │ │ │ - mlseq r9, lr, r0, sp │ │ │ │ - rsbeq r3, r9, r4, asr r3 │ │ │ │ - rsbeq sp, r9, r0, lsl #1 │ │ │ │ - rsbeq r3, r9, r6, lsr r3 │ │ │ │ + rsbeq sp, r9, r8, ror #4 │ │ │ │ + rsbeq sp, r9, lr, asr r1 │ │ │ │ + rsbeq r3, r9, r6, lsl r4 │ │ │ │ + rsbeq sp, r9, lr, lsr r1 │ │ │ │ + strdeq r3, [r9], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq sp, r9, r0, asr r1 │ │ │ │ + ldrdeq sp, [r9], #-10 @ │ │ │ │ + mlseq r9, r2, r3, r3 │ │ │ │ + rsbeq sp, r9, r0, asr #1 │ │ │ │ + rsbeq r3, r9, r8, ror r3 │ │ │ │ + rsbeq sp, r9, r6, lsr #1 │ │ │ │ + rsbeq r3, r9, ip, asr r3 │ │ │ │ + rsbeq sp, r9, r8, lsl #1 │ │ │ │ + rsbeq r3, r9, lr, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ bmi 19eca44 │ │ │ │ blmi 19eca60 │ │ │ │ addslt r4, r1, sl, ror r4 │ │ │ │ @@ -335963,26 +335963,26 @@ │ │ │ │ @ instruction: 0xf6bc300c │ │ │ │ ldmdami r0, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6bc4478 │ │ │ │ ldr pc, [r1, r1, lsl #30] │ │ │ │ bl fe498c58 │ │ │ │ rsbseq r3, r4, r0, lsl #20 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, r9, ip, lsr r0 │ │ │ │ - mlseq r9, r0, pc, ip @ │ │ │ │ - rsbeq pc, r8, r6, ror r2 @ │ │ │ │ + rsbeq sp, r9, r4, asr #32 │ │ │ │ + mlseq r9, r8, pc, ip @ │ │ │ │ + rsbeq pc, r8, lr, ror r2 @ │ │ │ │ rsbseq r3, r4, r8, asr r9 │ │ │ │ - rsbeq ip, r9, ip, lsr pc │ │ │ │ - strdeq r3, [r9], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq ip, r9, r4, ror #29 │ │ │ │ - mlseq r9, ip, r1, r3 │ │ │ │ - rsbeq ip, r9, sl, asr #29 │ │ │ │ - rsbeq ip, r9, r4, lsl pc │ │ │ │ - rsbeq ip, r9, sl, lsr #29 │ │ │ │ - ldrdeq ip, [r9], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq ip, r9, r4, asr #30 │ │ │ │ + strdeq r3, [r9], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq ip, r9, ip, ror #29 │ │ │ │ + rsbeq r3, r9, r4, lsr #3 │ │ │ │ + ldrdeq ip, [r9], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq ip, r9, ip, lsl pc │ │ │ │ + strhteq ip, [r9], #-226 @ 0xffffff1e │ │ │ │ + ldrdeq ip, [r9], #-236 @ 0xffffff14 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 296678 >::_M_default_append(unsigned int)@@Base+0x10d74> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq d994fc │ │ │ │ ldrmi r4, [r1], -r8, lsl #13 │ │ │ │ strbcs pc, [r0, #2271]! @ 0x8df @ │ │ │ │ @@ -336218,15 +336218,15 @@ │ │ │ │ @ instruction: 0xeeb89a12 │ │ │ │ bcs 17a494 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ bleq 1256e54 │ │ │ │ blvs 1296e58 │ │ │ │ @ instruction: 0x63b2f503 │ │ │ │ blvc 916bb8 │ │ │ │ - blcc 896bbc │ │ │ │ + blcc 896bbc │ │ │ │ blmi 816bc0 │ │ │ │ blcs 2169dc │ │ │ │ blpl 716bc8 │ │ │ │ blvs 796bcc │ │ │ │ bleq 196e64 │ │ │ │ blcs 696bd4 │ │ │ │ ldcl 6, cr15, [r0, #728] @ 0x2d8 │ │ │ │ @@ -336360,33 +336360,33 @@ │ │ │ │ mrc 5, 5, lr, cr7, cr3, {1} │ │ │ │ ldr r1, [pc, r0, lsl #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r3, r4, lr, lsl r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r3, r4, sl, ror #15 │ │ │ │ - rsbeq ip, r9, r8, asr sp │ │ │ │ - rsbeq ip, r9, sl, lsr #24 │ │ │ │ - rsbeq r2, r9, r2, ror #29 │ │ │ │ - rsbeq ip, r9, r6, lsl ip │ │ │ │ - strdeq ip, [r9], #-170 @ 0xffffff56 @ │ │ │ │ - strhteq r2, [r9], #-210 @ 0xffffff2e │ │ │ │ - ldrdeq ip, [r9], #-170 @ 0xffffff56 @ │ │ │ │ - mlseq r9, r0, sp, r2 │ │ │ │ - rsbeq ip, r9, r2, lsl #20 │ │ │ │ - strhteq r2, [r9], #-202 @ 0xffffff36 │ │ │ │ - rsbeq ip, r9, r8, lsr sl │ │ │ │ - rsbeq ip, r9, r0, ror #18 │ │ │ │ - rsbeq r2, r9, r8, lsl ip │ │ │ │ - rsbeq ip, r9, r4, asr #18 │ │ │ │ - strhteq ip, [r9], #-140 @ 0xffffff74 │ │ │ │ - rsbeq r2, r9, r4, ror fp │ │ │ │ - strhteq ip, [r9], #-128 @ 0xffffff80 │ │ │ │ - rsbeq ip, r9, r8, lsl #17 │ │ │ │ - rsbeq r2, r9, r0, asr #22 │ │ │ │ + rsbeq ip, r9, r0, ror #26 │ │ │ │ + rsbeq ip, r9, r2, lsr ip │ │ │ │ + rsbeq r2, r9, sl, ror #29 │ │ │ │ + rsbeq ip, r9, lr, lsl ip │ │ │ │ + rsbeq ip, r9, r2, lsl #22 │ │ │ │ + strhteq r2, [r9], #-218 @ 0xffffff26 │ │ │ │ + rsbeq ip, r9, r2, ror #21 │ │ │ │ + mlseq r9, r8, sp, r2 │ │ │ │ + rsbeq ip, r9, sl, lsl #20 │ │ │ │ + rsbeq r2, r9, r2, asr #25 │ │ │ │ + rsbeq ip, r9, r0, asr #20 │ │ │ │ + rsbeq ip, r9, r8, ror #18 │ │ │ │ + rsbeq r2, r9, r0, lsr #24 │ │ │ │ + rsbeq ip, r9, ip, asr #18 │ │ │ │ + rsbeq ip, r9, r4, asr #17 │ │ │ │ + rsbeq r2, r9, ip, ror fp │ │ │ │ + strhteq ip, [r9], #-136 @ 0xffffff78 │ │ │ │ + mlseq r9, r0, r8, ip │ │ │ │ + rsbeq r2, r9, r8, asr #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi f2d074 │ │ │ │ blmi f2d288 │ │ │ │ addlt r4, pc, sl, ror r4 @ │ │ │ │ @@ -336441,19 +336441,19 @@ │ │ │ │ blx fe3993dc │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6bc4478 │ │ │ │ ldr pc, [r7, r3, asr #22]! │ │ │ │ svc 0x00cef6b5 │ │ │ │ ldrsbteq r3, [r4], #-24 @ 0xffffffe8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq ip, [r9], #-126 @ 0xffffff82 │ │ │ │ - rsbeq r2, r9, r6, ror sl │ │ │ │ + rsbeq ip, r9, r6, asr #15 │ │ │ │ + rsbeq r2, r9, lr, ror sl │ │ │ │ @ instruction: 0x00743190 │ │ │ │ - rsbeq ip, r9, r0, lsr r7 │ │ │ │ - rsbeq r2, r9, r8, ror #19 │ │ │ │ + rsbeq ip, r9, r8, lsr r7 │ │ │ │ + strdeq r2, [r9], #-144 @ 0xffffff70 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 416dd8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stmdbvs sp, {r1, r7, ip, sp, pc} │ │ │ │ cdpls 4, 1, cr2, cr5, cr0, {0} │ │ │ │ @@ -336606,24 +336606,24 @@ │ │ │ │ stc 6, cr4, [sp, #256] @ 0x100 │ │ │ │ ldrbtmi r9, [sl], #-2816 @ 0xfffff500 │ │ │ │ stc2l 3, cr15, [lr, #-836]! @ 0xfffffcbc │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ @ instruction: 0xe76caef3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r2, ip, r2, asr #7 │ │ │ │ - rsbeq ip, r9, sl, ror #11 │ │ │ │ - rsbeq ip, r9, ip, lsl #12 │ │ │ │ - rsbeq ip, r9, ip, lsl r5 │ │ │ │ - ldrdeq r2, [r9], #-116 @ 0xffffff8c @ │ │ │ │ - ldrdeq ip, [r9], #-76 @ 0xffffffb4 @ │ │ │ │ - mlseq r9, r4, r7, r2 │ │ │ │ - rsbeq ip, r9, lr, lsr #9 │ │ │ │ - rsbeq r2, r9, r6, ror #14 │ │ │ │ - rsbeq ip, r9, r6, asr #10 │ │ │ │ + rsbeq r2, ip, sl, asr #7 │ │ │ │ + strdeq ip, [r9], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq ip, r9, r4, lsl r6 │ │ │ │ + rsbeq ip, r9, r4, lsr #10 │ │ │ │ + ldrdeq r2, [r9], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq ip, r9, r4, ror #9 │ │ │ │ + mlseq r9, ip, r7, r2 │ │ │ │ + strhteq ip, [r9], #-70 @ 0xffffffba │ │ │ │ + rsbeq r2, r9, lr, ror #14 │ │ │ │ + rsbeq ip, r9, lr, asr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, ip, lsr #24 │ │ │ │ strmi r4, [r3], ip, lsr #18 │ │ │ │ andcs r4, r4, ip, ror r4 │ │ │ │ @@ -336667,16 +336667,16 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r8], -r3, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf6b58ff0 │ │ │ │ svclt 0x0000ee0a │ │ │ │ rsbseq r2, r4, r0, lsr #28 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, r9, r6, asr #7 │ │ │ │ - rsbeq r2, r9, lr, ror r6 │ │ │ │ + rsbeq ip, r9, lr, asr #7 │ │ │ │ + rsbeq r2, r9, r6, lsl #13 │ │ │ │ @ instruction: 0x00742d92 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq feb99fdc │ │ │ │ @ instruction: 0xf2ad4abf │ │ │ │ blmi ff12f184 │ │ │ │ @@ -336867,28 +336867,28 @@ │ │ │ │ @ instruction: 0x46214814 │ │ │ │ @ instruction: 0xf6bb4478 │ │ │ │ strb pc, [sl], pc, ror #31 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r2, r4, r6, asr #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq ip, [r9], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r2, r9, r8, lsr #11 │ │ │ │ + strdeq ip, [r9], #-40 @ 0xffffffd8 @ │ │ │ │ + strhteq r2, [r9], #-80 @ 0xffffffb0 │ │ │ │ rsbseq r2, r4, r2, asr #25 │ │ │ │ - rsbeq ip, r9, ip, lsl #5 │ │ │ │ - rsbeq r2, r9, r4, asr #10 │ │ │ │ - rsbeq ip, r9, r2, ror r2 │ │ │ │ - rsbeq r2, r9, sl, lsr #10 │ │ │ │ - rsbeq r5, sp, lr, ror #11 │ │ │ │ - rsbeq ip, r9, sl, lsr #5 │ │ │ │ - rsbeq ip, r9, r8, lsl #2 │ │ │ │ - rsbeq r2, r9, r0, asr #7 │ │ │ │ - ldrdeq ip, [r9], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq ip, r9, r8, lsl #1 │ │ │ │ - rsbeq r2, r9, r0, asr #6 │ │ │ │ + mlseq r9, r4, r2, ip │ │ │ │ + rsbeq r2, r9, ip, asr #10 │ │ │ │ + rsbeq ip, r9, sl, ror r2 │ │ │ │ + rsbeq r2, r9, r2, lsr r5 │ │ │ │ + strdeq r5, [sp], #-86 @ 0xffffffaa @ │ │ │ │ + strhteq ip, [r9], #-34 @ 0xffffffde │ │ │ │ + rsbeq ip, r9, r0, lsl r1 │ │ │ │ + rsbeq r2, r9, r8, asr #7 │ │ │ │ + ldrdeq ip, [r9], #-26 @ 0xffffffe6 @ │ │ │ │ + mlseq r9, r0, r0, ip │ │ │ │ + rsbeq r2, r9, r8, asr #6 │ │ │ │ @ instruction: 0xf10d4690 │ │ │ │ @ instruction: 0xf8cd0a2c │ │ │ │ vst4.8 {d24-d27}, [pc], r0 │ │ │ │ bmi ff6b45fc │ │ │ │ stmiavs fp!, {r4, r6, r9, sl, lr} │ │ │ │ vqshl.u64 q10, q13, │ │ │ │ ldmdavs fp!, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -337098,46 +337098,46 @@ │ │ │ │ mvnvs pc, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [lr, #-748] @ 0xfffffd14 │ │ │ │ strtmi r4, [r1], -r2, lsr #16 │ │ │ │ @ instruction: 0xf6bb4478 │ │ │ │ ldrbt pc, [r4], #3609 @ 0xe19 @ │ │ │ │ b fea99e24 │ │ │ │ - rsbeq r5, sp, r4, asr #7 │ │ │ │ - rsbeq ip, r9, r0, lsl #1 │ │ │ │ - rsbeq fp, r9, r0, ror #29 │ │ │ │ - mlseq r9, r8, r1, r2 │ │ │ │ - mlseq r9, lr, lr, fp │ │ │ │ - rsbeq r2, r9, r6, asr r1 │ │ │ │ - rsbeq fp, r9, r4, lsl #29 │ │ │ │ - rsbeq r2, r9, ip, lsr r1 │ │ │ │ - rsbeq fp, r9, sl, ror #28 │ │ │ │ - rsbeq r2, r9, r2, lsr #2 │ │ │ │ - rsbeq fp, r9, r0, asr lr │ │ │ │ - rsbeq r2, r9, r8, lsl #2 │ │ │ │ - rsbeq fp, r9, r6, lsr lr │ │ │ │ - rsbeq r2, r9, lr, ror #1 │ │ │ │ - rsbeq fp, r9, ip, lsl lr │ │ │ │ - ldrdeq r2, [r9], #-10 @ │ │ │ │ - rsbeq fp, r9, r8, ror #27 │ │ │ │ - rsbeq r2, r9, r0, lsr #1 │ │ │ │ - rsbeq fp, r9, lr, asr #27 │ │ │ │ - rsbeq r2, r9, r6, lsl #1 │ │ │ │ - strhteq fp, [r9], #-212 @ 0xffffff2c │ │ │ │ - rsbeq r2, r9, ip, rrx │ │ │ │ - mlseq r9, sl, sp, fp │ │ │ │ - rsbeq r2, r9, r2, asr r0 │ │ │ │ - rsbeq fp, r9, ip, ror #26 │ │ │ │ - rsbeq r2, r9, r4, lsr #32 │ │ │ │ - rsbeq fp, r9, lr, lsr sp │ │ │ │ - strdeq r1, [r9], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq fp, r9, lr, lsl #26 │ │ │ │ - rsbeq r1, r9, r6, asr #31 │ │ │ │ - ldrdeq fp, [r9], #-204 @ 0xffffff34 @ │ │ │ │ - mlseq r9, r4, pc, r1 @ │ │ │ │ + rsbeq r5, sp, ip, asr #7 │ │ │ │ + rsbeq ip, r9, r8, lsl #1 │ │ │ │ + rsbeq fp, r9, r8, ror #29 │ │ │ │ + rsbeq r2, r9, r0, lsr #3 │ │ │ │ + rsbeq fp, r9, r6, lsr #29 │ │ │ │ + rsbeq r2, r9, lr, asr r1 │ │ │ │ + rsbeq fp, r9, ip, lsl #29 │ │ │ │ + rsbeq r2, r9, r4, asr #2 │ │ │ │ + rsbeq fp, r9, r2, ror lr │ │ │ │ + rsbeq r2, r9, sl, lsr #2 │ │ │ │ + rsbeq fp, r9, r8, asr lr │ │ │ │ + rsbeq r2, r9, r0, lsl r1 │ │ │ │ + rsbeq fp, r9, lr, lsr lr │ │ │ │ + strdeq r2, [r9], #-6 @ │ │ │ │ + rsbeq fp, r9, r4, lsr #28 │ │ │ │ + rsbeq r2, r9, r2, ror #1 │ │ │ │ + strdeq fp, [r9], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r2, r9, r8, lsr #1 │ │ │ │ + ldrdeq fp, [r9], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r2, r9, lr, lsl #1 │ │ │ │ + strhteq fp, [r9], #-220 @ 0xffffff24 │ │ │ │ + rsbeq r2, r9, r4, ror r0 │ │ │ │ + rsbeq fp, r9, r2, lsr #27 │ │ │ │ + rsbeq r2, r9, sl, asr r0 │ │ │ │ + rsbeq fp, r9, r4, ror sp │ │ │ │ + rsbeq r2, r9, ip, lsr #32 │ │ │ │ + rsbeq fp, r9, r6, asr #26 │ │ │ │ + strdeq r1, [r9], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq fp, r9, r6, lsl sp │ │ │ │ + rsbeq r1, r9, lr, asr #31 │ │ │ │ + rsbeq fp, r9, r4, ror #25 │ │ │ │ + mlseq r9, ip, pc, r1 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 397890 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe39a714 │ │ │ │ vqrdmulh.s32 d4, d29, d3[1] │ │ │ │ stclmi 13, cr4, [r3], #208 @ 0xd0 │ │ │ │ @@ -337364,17 +337364,17 @@ │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8c9af65 │ │ │ │ ldrbt r0, [r4], -r0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r2, r4, lr, lsl #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, r9, r8, ror #23 │ │ │ │ - rsbeq fp, r9, r2, lsl sl │ │ │ │ - rsbeq r1, r9, sl, asr #25 │ │ │ │ + strdeq fp, [r9], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq fp, r9, sl, lsl sl │ │ │ │ + ldrdeq r1, [r9], #-194 @ 0xffffff3e @ │ │ │ │ rsbseq r2, r4, sl, asr #7 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ blx 11196d0 │ │ │ │ @ instruction: 0xf503686b │ │ │ │ ldc 3, cr6, [r3, #-712] @ 0xfffffd38 │ │ │ │ vmov.f64 d7, #18 @ 0x40900000 4.5 │ │ │ │ vcmp.f64 d7, d7 │ │ │ │ @@ -337731,64 +337731,64 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf86cf6bb │ │ │ │ stmdbls r4, {r0, r2, r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf6bb4478 │ │ │ │ blls 29b1cc >::_M_default_append(unsigned int)@@Base+0x158c8> │ │ │ │ @ instruction: 0xf6b4e47d │ │ │ │ svclt 0x0000edb2 │ │ │ │ - strdeq fp, [r9], #-140 @ 0xffffff74 @ │ │ │ │ - strhteq fp, [r9], #-114 @ 0xffffff8e │ │ │ │ - rsbeq r1, r9, r8, ror #20 │ │ │ │ - mlseq r9, r0, r7, fp │ │ │ │ - rsbeq r1, r9, r6, asr #20 │ │ │ │ - rsbeq fp, r9, lr, ror #14 │ │ │ │ - rsbeq r1, r9, r4, lsr #20 │ │ │ │ - rsbeq fp, r9, r0, asr r8 │ │ │ │ - rsbeq fp, r9, r0, lsl #14 │ │ │ │ - strhteq r1, [r9], #-150 @ 0xffffff6a │ │ │ │ - rsbeq fp, r9, lr, asr #13 │ │ │ │ - rsbeq r1, r9, r4, lsl #19 │ │ │ │ - mlseq r9, r6, r6, fp │ │ │ │ - rsbeq r1, r9, lr, asr #18 │ │ │ │ - rsbeq fp, r9, r8, ror r6 │ │ │ │ - rsbeq r1, r9, r0, lsr r9 │ │ │ │ - rsbeq fp, r9, ip, ror #11 │ │ │ │ - rsbeq r1, r9, r4, lsr #17 │ │ │ │ - rsbeq fp, r9, r0, asr #11 │ │ │ │ - rsbeq r1, r9, r8, ror r8 │ │ │ │ - rsbeq fp, r9, sl, lsr r5 │ │ │ │ - strdeq r1, [r9], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq fp, r9, ip, lsl r5 │ │ │ │ - ldrdeq r1, [r9], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq fp, r9, ip, ror #9 │ │ │ │ - rsbeq r1, r9, r4, lsr #15 │ │ │ │ - rsbeq fp, r9, lr, asr #9 │ │ │ │ - rsbeq r1, r9, r6, lsl #15 │ │ │ │ - strhteq fp, [r9], #-64 @ 0xffffffc0 │ │ │ │ - rsbeq r1, r9, r8, ror #14 │ │ │ │ - rsbeq fp, r9, r4, lsl #9 │ │ │ │ - rsbeq r1, r9, ip, lsr r7 │ │ │ │ - rsbeq fp, r9, r6, ror #8 │ │ │ │ - rsbeq r1, r9, lr, lsl r7 │ │ │ │ - rsbeq fp, r9, sl, lsr r4 │ │ │ │ - strdeq r1, [r9], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq fp, r9, r8, ror #7 │ │ │ │ - rsbeq r1, r9, r0, lsr #13 │ │ │ │ - strhteq fp, [r9], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq r1, r9, r0, ror r6 │ │ │ │ - rsbeq fp, r9, r8, lsl #7 │ │ │ │ - rsbeq r1, r9, r0, asr #12 │ │ │ │ - rsbeq fp, r9, sl, ror #6 │ │ │ │ - rsbeq r1, r9, r2, lsr #12 │ │ │ │ - rsbeq fp, r9, ip, asr #6 │ │ │ │ - rsbeq r1, r9, r4, lsl #12 │ │ │ │ - rsbeq fp, r9, r2, lsr #6 │ │ │ │ - ldrdeq r1, [r9], #-90 @ 0xffffffa6 @ │ │ │ │ - strdeq fp, [r9], #-40 @ 0xffffffd8 @ │ │ │ │ - strhteq r1, [r9], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq fp, r9, r4, lsl #18 │ │ │ │ + strhteq fp, [r9], #-122 @ 0xffffff86 │ │ │ │ + rsbeq r1, r9, r0, ror sl │ │ │ │ + mlseq r9, r8, r7, fp │ │ │ │ + rsbeq r1, r9, lr, asr #20 │ │ │ │ + rsbeq fp, r9, r6, ror r7 │ │ │ │ + rsbeq r1, r9, ip, lsr #20 │ │ │ │ + rsbeq fp, r9, r8, asr r8 │ │ │ │ + rsbeq fp, r9, r8, lsl #14 │ │ │ │ + strhteq r1, [r9], #-158 @ 0xffffff62 │ │ │ │ + ldrdeq fp, [r9], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r1, r9, ip, lsl #19 │ │ │ │ + mlseq r9, lr, r6, fp │ │ │ │ + rsbeq r1, r9, r6, asr r9 │ │ │ │ + rsbeq fp, r9, r0, lsl #13 │ │ │ │ + rsbeq r1, r9, r8, lsr r9 │ │ │ │ + strdeq fp, [r9], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r1, r9, ip, lsr #17 │ │ │ │ + rsbeq fp, r9, r8, asr #11 │ │ │ │ + rsbeq r1, r9, r0, lsl #17 │ │ │ │ + rsbeq fp, r9, r2, asr #10 │ │ │ │ + strdeq r1, [r9], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq fp, r9, r4, lsr #10 │ │ │ │ + ldrdeq r1, [r9], #-124 @ 0xffffff84 @ │ │ │ │ + strdeq fp, [r9], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r1, r9, ip, lsr #15 │ │ │ │ + ldrdeq fp, [r9], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r1, r9, lr, lsl #15 │ │ │ │ + strhteq fp, [r9], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq r1, r9, r0, ror r7 │ │ │ │ + rsbeq fp, r9, ip, lsl #9 │ │ │ │ + rsbeq r1, r9, r4, asr #14 │ │ │ │ + rsbeq fp, r9, lr, ror #8 │ │ │ │ + rsbeq r1, r9, r6, lsr #14 │ │ │ │ + rsbeq fp, r9, r2, asr #8 │ │ │ │ + strdeq r1, [r9], #-106 @ 0xffffff96 @ │ │ │ │ + strdeq fp, [r9], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r1, r9, r8, lsr #13 │ │ │ │ + rsbeq fp, r9, r0, asr #7 │ │ │ │ + rsbeq r1, r9, r8, ror r6 │ │ │ │ + mlseq r9, r0, r3, fp │ │ │ │ + rsbeq r1, r9, r8, asr #12 │ │ │ │ + rsbeq fp, r9, r2, ror r3 │ │ │ │ + rsbeq r1, r9, sl, lsr #12 │ │ │ │ + rsbeq fp, r9, r4, asr r3 │ │ │ │ + rsbeq r1, r9, ip, lsl #12 │ │ │ │ + rsbeq fp, r9, sl, lsr #6 │ │ │ │ + rsbeq r1, r9, r2, ror #11 │ │ │ │ + rsbeq fp, r9, r0, lsl #6 │ │ │ │ + strhteq r1, [r9], #-88 @ 0xffffffa8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ @ instruction: 0x461c4a37 │ │ │ │ addlt r4, r9, r7, lsr fp │ │ │ │ @@ -337844,19 +337844,19 @@ │ │ │ │ @ instruction: 0xf6bb4478 │ │ │ │ strb pc, [sl, fp, asr #16] @ │ │ │ │ movwcs r9, #35331 @ 0x8a03 │ │ │ │ bfi r6, r3, #0, #7 │ │ │ │ ldcl 6, cr15, [r2], {180} @ 0xb4 │ │ │ │ rsbseq r1, r4, r0, ror #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, r9, r8, lsr #3 │ │ │ │ - rsbeq r1, r9, r0, ror #8 │ │ │ │ + strhteq fp, [r9], #-16 │ │ │ │ + rsbeq r1, r9, r8, ror #8 │ │ │ │ rsbseq r1, r4, sl, ror fp │ │ │ │ - rsbeq fp, r9, r0, asr #2 │ │ │ │ - strdeq r1, [r9], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq fp, r9, r8, asr #2 │ │ │ │ + rsbeq r1, r9, r0, lsl #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ blmi d09148 │ │ │ │ andls r4, r3, r5, lsl r6 │ │ │ │ @ instruction: 0xf8dd482d │ │ │ │ @@ -337903,16 +337903,16 @@ │ │ │ │ @ instruction: 0xf6ba4478 │ │ │ │ blls 25cf28 │ │ │ │ @ instruction: 0xf6b4e7e2 │ │ │ │ svclt 0x0000ec60 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r1, r4, lr, asr #21 │ │ │ │ rsbseq r1, r4, ip, asr sl │ │ │ │ - rsbeq fp, r9, r4, asr r0 │ │ │ │ - rsbeq r1, r9, ip, lsl #6 │ │ │ │ + rsbeq fp, r9, ip, asr r0 │ │ │ │ + rsbeq r1, r9, r4, lsl r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, sp, lsr #24 │ │ │ │ stmdami sp!, {r0, r1, r2, r9, sl, lr} │ │ │ │ movwcs r4, #13436 @ 0x347c │ │ │ │ @@ -337958,16 +337958,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xff66f6ba │ │ │ │ strb r9, [r2, r3, lsl #22]! │ │ │ │ bl ffd9ab88 │ │ │ │ ldrshteq r1, [r4], #-148 @ 0xffffff6c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r1, r4, lr, ror r9 │ │ │ │ - rsbeq sl, r9, r6, ror pc │ │ │ │ - rsbeq r1, r9, lr, lsr #4 │ │ │ │ + rsbeq sl, r9, lr, ror pc │ │ │ │ + rsbeq r1, r9, r6, lsr r2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs r9, [r0], -r8, lsl #30 │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stclle 0, cr6, [r9, #-248] @ 0xffffff08 │ │ │ │ @@ -338048,20 +338048,20 @@ │ │ │ │ @ instruction: 0x31abf241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r0, #744]! @ 0x2e8 │ │ │ │ strtmi r4, [r9], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6ba4478 │ │ │ │ strtmi pc, [r8], -fp, lsr #29 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - rsbeq sl, r9, r2, lsr lr │ │ │ │ - rsbeq r1, r9, sl, ror #1 │ │ │ │ - rsbeq sl, r9, r8, lsl lr │ │ │ │ - ldrdeq r1, [r9], #-0 @ │ │ │ │ - rsbeq sl, r9, r0, lsl #28 │ │ │ │ - strhteq r1, [r9], #-8 │ │ │ │ + rsbeq sl, r9, sl, lsr lr │ │ │ │ + strdeq r1, [r9], #-2 @ │ │ │ │ + rsbeq sl, r9, r0, lsr #28 │ │ │ │ + ldrdeq r1, [r9], #-8 @ │ │ │ │ + rsbeq sl, r9, r8, lsl #28 │ │ │ │ + rsbeq r1, r9, r0, asr #1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 218704 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [lr], -r2, lsl #1 │ │ │ │ strmi r6, [r5], -fp, lsl #18 │ │ │ │ @@ -338201,30 +338201,30 @@ │ │ │ │ @ instruction: 0xf6ba300c │ │ │ │ ldmdami r4, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r8], -r8 │ │ │ │ ldrbtmi r9, [r8], #-2314 @ 0xfffff6f6 │ │ │ │ ldc2l 6, cr15, [sl, #-744]! @ 0xfffffd18 │ │ │ │ movweq pc, #32879 @ 0x806f @ │ │ │ │ svclt 0x0000e769 │ │ │ │ - rsbeq sl, r9, r6, asr #26 │ │ │ │ - strdeq r0, [r9], #-254 @ 0xffffff02 @ │ │ │ │ - ldrdeq sl, [r9], #-200 @ 0xffffff38 @ │ │ │ │ - mlseq r9, r0, pc, r0 @ │ │ │ │ - rsbeq sl, r9, r4, asr ip │ │ │ │ - rsbeq r0, r9, ip, lsl #30 │ │ │ │ - rsbeq sl, r9, r8, lsl ip │ │ │ │ - ldrdeq r0, [r9], #-224 @ 0xffffff20 @ │ │ │ │ - strdeq sl, [r9], #-186 @ 0xffffff46 @ │ │ │ │ - strhteq r0, [r9], #-226 @ 0xffffff1e │ │ │ │ - ldrdeq sl, [r9], #-188 @ 0xffffff44 @ │ │ │ │ - mlseq r9, r4, lr, r0 │ │ │ │ - strhteq sl, [r9], #-190 @ 0xffffff42 │ │ │ │ - rsbeq r0, r9, r6, ror lr │ │ │ │ - rsbeq sl, r9, r2, lsr #23 │ │ │ │ - rsbeq sl, r9, r6, lsr #25 │ │ │ │ + rsbeq sl, r9, lr, asr #26 │ │ │ │ + rsbeq r1, r9, r6 │ │ │ │ + rsbeq sl, r9, r0, ror #25 │ │ │ │ + mlseq r9, r8, pc, r0 @ │ │ │ │ + rsbeq sl, r9, ip, asr ip │ │ │ │ + rsbeq r0, r9, r4, lsl pc │ │ │ │ + rsbeq sl, r9, r0, lsr #24 │ │ │ │ + ldrdeq r0, [r9], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq sl, r9, r2, lsl #24 │ │ │ │ + strhteq r0, [r9], #-234 @ 0xffffff16 │ │ │ │ + rsbeq sl, r9, r4, ror #23 │ │ │ │ + mlseq r9, ip, lr, r0 │ │ │ │ + rsbeq sl, r9, r6, asr #23 │ │ │ │ + rsbeq r0, r9, lr, ror lr │ │ │ │ + rsbeq sl, r9, sl, lsr #23 │ │ │ │ + rsbeq sl, r9, lr, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecb46d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ @ instruction: 0xf7ff9b08 │ │ │ │ @@ -338243,16 +338243,16 @@ │ │ │ │ stc2 6, cr15, [lr, #-744]! @ 0xfffffd18 │ │ │ │ vadd.i8 d25, d1, d3 │ │ │ │ @ instruction: 0xf6ba51ab │ │ │ │ stmdals r2, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ba4621 │ │ │ │ strtmi pc, [r0], -r5, lsr #26 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sl, r9, lr, lsl #22 │ │ │ │ - rsbeq r0, r9, r2, asr #27 │ │ │ │ + rsbeq sl, r9, r6, lsl fp │ │ │ │ + rsbeq r0, r9, sl, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb4748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ ldmib r1, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ addlt r2, r7, ip, lsl #6 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @@ -338363,22 +338363,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ @ instruction: 0xf6ba300c │ │ │ │ stmdami fp, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ ldc2 6, cr15, [r6], #-744 @ 0xfffffd18 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ - rsbeq sl, r9, r4, asr #20 │ │ │ │ - strdeq r0, [r9], #-204 @ 0xffffff34 @ │ │ │ │ - strhteq sl, [r9], #-144 @ 0xffffff70 │ │ │ │ - rsbeq r0, r9, r8, ror #24 │ │ │ │ - rsbeq sl, r9, r4, lsr r9 │ │ │ │ - rsbeq r0, r9, ip, ror #23 │ │ │ │ - rsbeq sl, r9, r6, lsl r9 │ │ │ │ - rsbeq r0, r9, lr, asr #23 │ │ │ │ + rsbeq sl, r9, ip, asr #20 │ │ │ │ + rsbeq r0, r9, r4, lsl #26 │ │ │ │ + strhteq sl, [r9], #-152 @ 0xffffff68 │ │ │ │ + rsbeq r0, r9, r0, ror ip │ │ │ │ + rsbeq sl, r9, ip, lsr r9 │ │ │ │ + strdeq r0, [r9], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq sl, r9, lr, lsl r9 │ │ │ │ + ldrdeq r0, [r9], #-182 @ 0xffffff4a @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ umulllt r4, r7, fp, r6 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xf29e4692 │ │ │ │ @@ -338405,25 +338405,25 @@ │ │ │ │ @ instruction: 0xf8d85901 │ │ │ │ strls r6, [r0], -r0 │ │ │ │ @ instruction: 0xf9f4f3c7 │ │ │ │ rscle r2, ip, r1, lsl #16 │ │ │ │ vhadd.s8 d25, d1, d5 │ │ │ │ stmdami sl, {r3, r6, r7, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 89b2ae │ │ │ │ + blx 89b2ae │ │ │ │ stmdbls r5, {r3, fp, lr} │ │ │ │ @ instruction: 0xf6ba4478 │ │ │ │ blls 2dc72c >::_M_default_append(unsigned int)@@Base+0x56e28> │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq sl, r9, r8, asr r8 │ │ │ │ - rsbeq r0, r9, r0, lsl fp │ │ │ │ + rsbeq sl, r9, r0, ror #16 │ │ │ │ + rsbeq r0, r9, r8, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb49f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r4, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrmi fp, [r8], -r3, lsl #1 │ │ │ │ bvs 1ab798c │ │ │ │ bvs 9e5054 │ │ │ │ @@ -338476,15 +338476,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ svc 0x00e2f6b3 │ │ │ │ rsbseq r1, r4, sl, ror r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, r9, r8, lsl #15 │ │ │ │ + mlseq r9, r0, r7, sl │ │ │ │ rsbseq r1, r4, r2, asr #2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r6, lsl #12 │ │ │ │ ldrmi r4, [pc], -r8, lsl #12 │ │ │ │ @@ -338609,28 +338609,28 @@ │ │ │ │ ldmdami r2, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bicne pc, pc, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf98cf6ba │ │ │ │ strtmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf6ba4478 │ │ │ │ ldr pc, [ip, r7, asr #20]! │ │ │ │ - rsbeq sl, r9, ip, asr #13 │ │ │ │ - rsbeq r0, r9, r4, lsl #19 │ │ │ │ - rsbeq sl, r9, ip, ror r6 │ │ │ │ - rsbeq sl, r9, sl, ror #11 │ │ │ │ - strhteq sl, [r9], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r0, r9, r4, ror r8 │ │ │ │ - rsbeq sl, r9, r4, lsr #11 │ │ │ │ - rsbeq r0, r9, ip, asr r8 │ │ │ │ - rsbeq sl, r9, r2, lsl #11 │ │ │ │ - rsbeq r0, r9, r0, asr #16 │ │ │ │ - rsbeq sl, r9, r2, asr r5 │ │ │ │ - rsbeq r0, r9, sl, lsl #16 │ │ │ │ - rsbeq sl, r9, r8, lsr r5 │ │ │ │ - strdeq r0, [r9], #-112 @ 0xffffff90 @ │ │ │ │ + ldrdeq sl, [r9], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r0, r9, ip, lsl #19 │ │ │ │ + rsbeq sl, r9, r4, lsl #13 │ │ │ │ + strdeq sl, [r9], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq sl, r9, r4, asr #11 │ │ │ │ + rsbeq r0, r9, ip, ror r8 │ │ │ │ + rsbeq sl, r9, ip, lsr #11 │ │ │ │ + rsbeq r0, r9, r4, ror #16 │ │ │ │ + rsbeq sl, r9, sl, lsl #11 │ │ │ │ + rsbeq r0, r9, r8, asr #16 │ │ │ │ + rsbeq sl, r9, sl, asr r5 │ │ │ │ + rsbeq r0, r9, r2, lsl r8 │ │ │ │ + rsbeq sl, r9, r0, asr #10 │ │ │ │ + strdeq r0, [r9], #-120 @ 0xffffff88 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46986916 │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ blcs 178410 │ │ │ │ @@ -338665,18 +338665,18 @@ │ │ │ │ vadd.i8 d20, d1, d8 │ │ │ │ ldrbtmi r5, [r8], #-452 @ 0xfffffe3c │ │ │ │ @ instruction: 0xf6ba300c │ │ │ │ stmdami r6, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9d8f6ba │ │ │ │ svclt 0x0000e7df │ │ │ │ - mlseq r9, r8, r4, sl │ │ │ │ - rsbeq r0, r9, r0, asr r7 │ │ │ │ - rsbeq sl, r9, sl, asr r4 │ │ │ │ - rsbeq r0, r9, r2, lsl r7 │ │ │ │ + rsbeq sl, r9, r0, lsr #9 │ │ │ │ + rsbeq r0, r9, r8, asr r7 │ │ │ │ + rsbeq sl, r9, r2, ror #8 │ │ │ │ + rsbeq r0, r9, sl, lsl r7 │ │ │ │ bvs 1f08b4 │ │ │ │ bcs 1aedd4 │ │ │ │ ldrblt sp, [r0, #-3401]! @ 0xfffff2b7 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [r4], -r1, lsl #22 │ │ │ │ @@ -338805,20 +338805,20 @@ │ │ │ │ stmdami sl, {r1, r5, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf806f6ba │ │ │ │ stmdbls r3, {r3, fp, lr} │ │ │ │ @ instruction: 0xf6ba4478 │ │ │ │ blls 25c100 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - rsbeq sl, r9, ip, ror r2 │ │ │ │ - rsbeq r0, r9, r4, lsr r5 │ │ │ │ - rsbeq sl, r9, lr, asr r2 │ │ │ │ - rsbeq r0, r9, r6, lsl r5 │ │ │ │ - rsbeq sl, r9, ip, lsr #4 │ │ │ │ - rsbeq r0, r9, r4, ror #9 │ │ │ │ + rsbeq sl, r9, r4, lsl #5 │ │ │ │ + rsbeq r0, r9, ip, lsr r5 │ │ │ │ + rsbeq sl, r9, r6, ror #4 │ │ │ │ + rsbeq r0, r9, lr, lsl r5 │ │ │ │ + rsbeq sl, r9, r4, lsr r2 │ │ │ │ + rsbeq r0, r9, ip, ror #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi fff9c1a8 │ │ │ │ @ instruction: 0xf8df460d │ │ │ │ @ instruction: 0xb0951bf8 │ │ │ │ @@ -339585,78 +339585,78 @@ │ │ │ │ blx fee1c4fc │ │ │ │ @ instruction: 0xf7ff9b04 │ │ │ │ @ instruction: 0xf6b2ba20 │ │ │ │ svclt 0x0000ef3c │ │ │ │ rsbseq r0, r4, r8, asr #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x00740b96 │ │ │ │ - rsbeq sl, r9, r4, asr #32 │ │ │ │ - strdeq r0, [r9], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r9, r9, lr, asr pc │ │ │ │ - rsbeq r0, r9, r4, lsl r2 │ │ │ │ - mlseq r9, r0, sp, r9 │ │ │ │ - rsbeq r0, r9, r6, asr #32 │ │ │ │ - rsbeq r9, r9, lr, ror #26 │ │ │ │ - rsbeq r0, r9, r4, lsr #32 │ │ │ │ - rsbeq r9, r9, lr, lsr sp │ │ │ │ - strdeq pc, [r8], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r9, r9, ip, lsl #26 │ │ │ │ - rsbeq pc, r8, r2, asr #31 │ │ │ │ - rsbeq r9, r9, lr, asr #24 │ │ │ │ - rsbeq pc, r8, r4, lsl #30 │ │ │ │ - rsbeq r9, r9, ip, lsl ip │ │ │ │ - ldrdeq pc, [r8], #-226 @ 0xffffff1e @ │ │ │ │ - strdeq r9, [r9], #-186 @ 0xffffff46 @ │ │ │ │ - strhteq pc, [r8], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r9, r9, ip, asr #23 │ │ │ │ - rsbeq pc, r8, r2, lsl #29 │ │ │ │ - mlseq r9, sl, fp, r9 │ │ │ │ - rsbeq pc, r8, r0, asr lr @ │ │ │ │ - rsbeq r9, r9, r8, ror #22 │ │ │ │ - rsbeq pc, r8, lr, lsl lr @ │ │ │ │ - rsbeq r9, r9, r0, lsr fp │ │ │ │ - rsbeq pc, r8, r6, ror #27 │ │ │ │ - rsbeq r9, r9, r2, lsl #22 │ │ │ │ - strhteq pc, [r8], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r9, r9, r8, asr #20 │ │ │ │ - strdeq pc, [r8], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r9, r9, r8, lsl sl │ │ │ │ - rsbeq pc, r8, lr, asr #25 │ │ │ │ - rsbeq r9, r9, sl, ror r9 │ │ │ │ - rsbeq pc, r8, r0, lsr ip @ │ │ │ │ - rsbeq r9, r9, r0, lsl r9 │ │ │ │ - rsbeq pc, r8, r8, asr #23 │ │ │ │ - ldrdeq r9, [r9], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq pc, r8, sl, lsl #23 │ │ │ │ - rsbeq r9, r9, r8, lsr #16 │ │ │ │ - rsbeq pc, r8, r0, ror #21 │ │ │ │ - strdeq r9, [r9], #-120 @ 0xffffff88 @ │ │ │ │ - strhteq pc, [r8], #-160 @ 0xffffff60 @ │ │ │ │ - strhteq r9, [r9], #-112 @ 0xffffff90 │ │ │ │ - rsbeq pc, r8, r8, ror #20 │ │ │ │ - rsbeq r9, r9, r4, ror #14 │ │ │ │ - rsbeq pc, r8, ip, lsl sl @ │ │ │ │ - rsbeq r9, r9, sl, lsr #14 │ │ │ │ - rsbeq pc, r8, r2, ror #19 │ │ │ │ - rsbeq r9, r9, sl, lsl #14 │ │ │ │ - rsbeq pc, r8, r2, asr #19 │ │ │ │ - ldrdeq r9, [r9], #-110 @ 0xffffff92 @ │ │ │ │ - mlseq r8, r6, r9, pc @ │ │ │ │ - strhteq r9, [r9], #-110 @ 0xffffff92 │ │ │ │ - rsbeq pc, r8, r6, ror r9 @ │ │ │ │ - rsbeq r9, r9, lr, lsl #13 │ │ │ │ - rsbeq pc, r8, r6, asr #18 │ │ │ │ - rsbeq r9, r9, lr, ror #12 │ │ │ │ - rsbeq pc, r8, r6, lsr #18 │ │ │ │ - rsbeq r9, r9, lr, asr #12 │ │ │ │ - rsbeq pc, r8, r6, lsl #18 │ │ │ │ - rsbeq r9, r9, lr, lsr #12 │ │ │ │ - rsbeq pc, r8, r6, ror #17 │ │ │ │ - rsbeq r9, r9, lr, lsl #12 │ │ │ │ - rsbeq pc, r8, r6, asr #17 │ │ │ │ + rsbeq sl, r9, ip, asr #32 │ │ │ │ + rsbeq r0, r9, r2, lsl #6 │ │ │ │ + rsbeq r9, r9, r6, ror #30 │ │ │ │ + rsbeq r0, r9, ip, lsl r2 │ │ │ │ + mlseq r9, r8, sp, r9 │ │ │ │ + rsbeq r0, r9, lr, asr #32 │ │ │ │ + rsbeq r9, r9, r6, ror sp │ │ │ │ + rsbeq r0, r9, ip, lsr #32 │ │ │ │ + rsbeq r9, r9, r6, asr #26 │ │ │ │ + strdeq pc, [r8], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r9, r9, r4, lsl sp │ │ │ │ + rsbeq pc, r8, sl, asr #31 │ │ │ │ + rsbeq r9, r9, r6, asr ip │ │ │ │ + rsbeq pc, r8, ip, lsl #30 │ │ │ │ + rsbeq r9, r9, r4, lsr #24 │ │ │ │ + ldrdeq pc, [r8], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r9, r9, r2, lsl #24 │ │ │ │ + strhteq pc, [r8], #-232 @ 0xffffff18 @ │ │ │ │ + ldrdeq r9, [r9], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq pc, r8, sl, lsl #29 │ │ │ │ + rsbeq r9, r9, r2, lsr #23 │ │ │ │ + rsbeq pc, r8, r8, asr lr @ │ │ │ │ + rsbeq r9, r9, r0, ror fp │ │ │ │ + rsbeq pc, r8, r6, lsr #28 │ │ │ │ + rsbeq r9, r9, r8, lsr fp │ │ │ │ + rsbeq pc, r8, lr, ror #27 │ │ │ │ + rsbeq r9, r9, sl, lsl #22 │ │ │ │ + rsbeq pc, r8, r0, asr #27 │ │ │ │ + rsbeq r9, r9, r0, asr sl │ │ │ │ + rsbeq pc, r8, r6, lsl #26 │ │ │ │ + rsbeq r9, r9, r0, lsr #20 │ │ │ │ + ldrdeq pc, [r8], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r9, r9, r2, lsl #19 │ │ │ │ + rsbeq pc, r8, r8, lsr ip @ │ │ │ │ + rsbeq r9, r9, r8, lsl r9 │ │ │ │ + ldrdeq pc, [r8], #-176 @ 0xffffff50 @ │ │ │ │ + ldrdeq r9, [r9], #-138 @ 0xffffff76 @ │ │ │ │ + mlseq r8, r2, fp, pc @ │ │ │ │ + rsbeq r9, r9, r0, lsr r8 │ │ │ │ + rsbeq pc, r8, r8, ror #21 │ │ │ │ + rsbeq r9, r9, r0, lsl #16 │ │ │ │ + strhteq pc, [r8], #-168 @ 0xffffff58 @ │ │ │ │ + strhteq r9, [r9], #-120 @ 0xffffff88 │ │ │ │ + rsbeq pc, r8, r0, ror sl @ │ │ │ │ + rsbeq r9, r9, ip, ror #14 │ │ │ │ + rsbeq pc, r8, r4, lsr #20 │ │ │ │ + rsbeq r9, r9, r2, lsr r7 │ │ │ │ + rsbeq pc, r8, sl, ror #19 │ │ │ │ + rsbeq r9, r9, r2, lsl r7 │ │ │ │ + rsbeq pc, r8, sl, asr #19 │ │ │ │ + rsbeq r9, r9, r6, ror #13 │ │ │ │ + mlseq r8, lr, r9, pc @ │ │ │ │ + rsbeq r9, r9, r6, asr #13 │ │ │ │ + rsbeq pc, r8, lr, ror r9 @ │ │ │ │ + mlseq r9, r6, r6, r9 │ │ │ │ + rsbeq pc, r8, lr, asr #18 │ │ │ │ + rsbeq r9, r9, r6, ror r6 │ │ │ │ + rsbeq pc, r8, lr, lsr #18 │ │ │ │ + rsbeq r9, r9, r6, asr r6 │ │ │ │ + rsbeq pc, r8, lr, lsl #18 │ │ │ │ + rsbeq r9, r9, r6, lsr r6 │ │ │ │ + rsbeq pc, r8, lr, ror #17 │ │ │ │ + rsbeq r9, r9, r6, lsl r6 │ │ │ │ + rsbeq pc, r8, lr, asr #17 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 419ff0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stmdbvs sp, {sl, sp} │ │ │ │ bllt 7f6bbc │ │ │ │ @@ -339759,18 +339759,18 @@ │ │ │ │ stmdami sl, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf952f6b9 │ │ │ │ ldc 6, cr4, [sp], #128 @ 0x80 │ │ │ │ pop {r1, r3, r8, r9, fp, pc} │ │ │ │ svclt 0x000083f8 │ │ │ │ ... │ │ │ │ - mlseq r9, r2, r3, r9 │ │ │ │ - rsbeq pc, r8, sl, asr #12 │ │ │ │ - rsbeq r9, r9, lr, asr #6 │ │ │ │ - rsbeq pc, r8, r6, lsl #12 │ │ │ │ + mlseq r9, sl, r3, r9 │ │ │ │ + rsbeq pc, r8, r2, asr r6 @ │ │ │ │ + rsbeq r9, r9, r6, asr r3 │ │ │ │ + rsbeq pc, r8, lr, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi eb0564 │ │ │ │ blmi eb0590 │ │ │ │ addlt r4, r7, sl, ror r4 │ │ │ │ @@ -339823,19 +339823,19 @@ │ │ │ │ @ instruction: 0xf8d4f6b9 │ │ │ │ movwcs lr, #34763 @ 0x87cb │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf6b2e7c7 │ │ │ │ svclt 0x0000ed5c │ │ │ │ rsbseq pc, r3, r8, ror #25 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r9, [r9], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq pc, r8, r0, ror r5 @ │ │ │ │ + rsbeq r9, r9, r0, asr #5 │ │ │ │ + rsbeq pc, r8, r8, ror r5 @ │ │ │ │ rsbseq pc, r3, sl, lsl #25 │ │ │ │ - rsbeq r9, r9, r2, asr r2 │ │ │ │ - rsbeq pc, r8, sl, lsl #10 │ │ │ │ + rsbeq r9, r9, sl, asr r2 │ │ │ │ + rsbeq pc, r8, r2, lsl r5 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r1, lsr #24 │ │ │ │ @ instruction: 0x1e1e4921 │ │ │ │ @ instruction: 0xf8dd447c │ │ │ │ @@ -339868,16 +339868,16 @@ │ │ │ │ andcs r8, r4, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strb r2, [ip, r0]! │ │ │ │ ldrb r2, [r9, r5, lsl #4]! │ │ │ │ stc 6, cr15, [r0, #-712] @ 0xfffffd38 │ │ │ │ rsbseq pc, r3, r4, ror #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r9, [r9], #-30 @ 0xffffffe2 │ │ │ │ - rsbeq pc, r8, r6, ror r4 @ │ │ │ │ + rsbeq r9, r9, r6, asr #3 │ │ │ │ + rsbeq pc, r8, lr, ror r4 @ │ │ │ │ rsbseq pc, r3, lr, lsl #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 21a36c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 99d1f0 │ │ │ │ ldmdbmi r2!, {r0, r1, r3, r7, r9, sl, lr} │ │ │ │ @@ -339919,26 +339919,26 @@ │ │ │ │ @ instruction: 0xf8da82d7 │ │ │ │ blcs 16afd8 │ │ │ │ bmi 596690 │ │ │ │ ldrbtmi r9, [sl], #-3343 @ 0xfffff2f1 │ │ │ │ blhi 39a5e0 │ │ │ │ @ instruction: 0x462f9219 │ │ │ │ @ instruction: 0x960eaa1b │ │ │ │ - bge 8837c8 │ │ │ │ + bge 8837c8 │ │ │ │ subshi pc, r0, sp, asr #17 │ │ │ │ bge 8c37d4 │ │ │ │ bge c437dc │ │ │ │ andsge lr, r0, #3358720 @ 0x334000 │ │ │ │ svclt 0x0000e030 │ │ │ │ ... │ │ │ │ rsbseq pc, r3, r4, lsr fp @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq pc, r3, r0, lsl #22 │ │ │ │ - rsbeq r9, r9, ip, ror #1 │ │ │ │ - rsbeq r9, r9, r6, lsl #4 │ │ │ │ + strdeq r9, [r9], #-4 @ │ │ │ │ + rsbeq r9, r9, lr, lsl #4 │ │ │ │ mrc 8, 5, r6, cr0, cr10, {0} │ │ │ │ blls 769cc8 │ │ │ │ blne 19aaa8 │ │ │ │ cdp 3, 11, cr9, cr7, cr1, {0} │ │ │ │ blls 721bb4 │ │ │ │ stmdals lr, {r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf0099b16 │ │ │ │ @@ -340285,52 +340285,52 @@ │ │ │ │ ldc2l 6, cr15, [r6], #-736 @ 0xfffffd20 │ │ │ │ @ instruction: 0xf04f482b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 6, cr15, [r0, #-736]! @ 0xfffffd20 │ │ │ │ svclt 0x0000e4ec │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r9, r9, r8, lsr #1 │ │ │ │ - strdeq r8, [r9], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r8, r9, lr, asr pc │ │ │ │ - strhteq r8, [r9], #-228 @ 0xffffff1c │ │ │ │ - strhteq r8, [r9], #-194 @ 0xffffff3e │ │ │ │ - rsbeq lr, r8, sl, ror #30 │ │ │ │ - mlseq r9, r8, ip, r8 │ │ │ │ - rsbeq lr, r8, r0, asr pc │ │ │ │ - rsbeq r8, r9, lr, ror ip │ │ │ │ - rsbeq lr, r8, r6, lsr pc │ │ │ │ - rsbeq r8, r9, r4, ror #24 │ │ │ │ - rsbeq lr, r8, ip, lsl pc │ │ │ │ - rsbeq r8, r9, sl, asr #24 │ │ │ │ - rsbeq lr, r8, r2, lsl #30 │ │ │ │ - rsbeq r8, r9, r0, lsr ip │ │ │ │ - rsbeq lr, r8, r8, ror #29 │ │ │ │ - rsbeq r8, r9, r6, lsl ip │ │ │ │ - rsbeq lr, r8, lr, asr #29 │ │ │ │ - strdeq r8, [r9], #-188 @ 0xffffff44 @ │ │ │ │ - strhteq lr, [r8], #-228 @ 0xffffff1c │ │ │ │ - rsbeq r8, r9, r2, ror #23 │ │ │ │ - mlseq r8, sl, lr, lr │ │ │ │ - rsbeq r8, r9, r8, asr #23 │ │ │ │ - rsbeq lr, r8, r0, lsl #29 │ │ │ │ - rsbeq r8, r9, lr, lsr #23 │ │ │ │ - rsbeq lr, r8, r6, ror #28 │ │ │ │ - mlseq r9, r4, fp, r8 │ │ │ │ - rsbeq lr, r8, ip, asr #28 │ │ │ │ - rsbeq r8, r9, sl, ror fp │ │ │ │ - rsbeq lr, r8, r2, lsr lr │ │ │ │ - rsbeq r8, r9, r0, ror #22 │ │ │ │ - rsbeq lr, r8, r8, lsl lr │ │ │ │ - rsbeq r8, r9, r6, asr #22 │ │ │ │ - strdeq lr, [r8], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r8, r9, ip, lsr #22 │ │ │ │ - rsbeq lr, r8, r4, ror #27 │ │ │ │ - rsbeq r8, r9, ip, lsl #22 │ │ │ │ - rsbeq lr, r8, r2, asr #27 │ │ │ │ + strhteq r9, [r9], #-0 │ │ │ │ + rsbeq r9, r9, r6 │ │ │ │ + rsbeq r8, r9, r6, ror #30 │ │ │ │ + strhteq r8, [r9], #-236 @ 0xffffff14 │ │ │ │ + strhteq r8, [r9], #-202 @ 0xffffff36 │ │ │ │ + rsbeq lr, r8, r2, ror pc │ │ │ │ + rsbeq r8, r9, r0, lsr #25 │ │ │ │ + rsbeq lr, r8, r8, asr pc │ │ │ │ + rsbeq r8, r9, r6, lsl #25 │ │ │ │ + rsbeq lr, r8, lr, lsr pc │ │ │ │ + rsbeq r8, r9, ip, ror #24 │ │ │ │ + rsbeq lr, r8, r4, lsr #30 │ │ │ │ + rsbeq r8, r9, r2, asr ip │ │ │ │ + rsbeq lr, r8, sl, lsl #30 │ │ │ │ + rsbeq r8, r9, r8, lsr ip │ │ │ │ + strdeq lr, [r8], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r8, r9, lr, lsl ip │ │ │ │ + ldrdeq lr, [r8], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r8, r9, r4, lsl #24 │ │ │ │ + strhteq lr, [r8], #-236 @ 0xffffff14 │ │ │ │ + rsbeq r8, r9, sl, ror #23 │ │ │ │ + rsbeq lr, r8, r2, lsr #29 │ │ │ │ + ldrdeq r8, [r9], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq lr, r8, r8, lsl #29 │ │ │ │ + strhteq r8, [r9], #-182 @ 0xffffff4a │ │ │ │ + rsbeq lr, r8, lr, ror #28 │ │ │ │ + mlseq r9, ip, fp, r8 │ │ │ │ + rsbeq lr, r8, r4, asr lr │ │ │ │ + rsbeq r8, r9, r2, lsl #23 │ │ │ │ + rsbeq lr, r8, sl, lsr lr │ │ │ │ + rsbeq r8, r9, r8, ror #22 │ │ │ │ + rsbeq lr, r8, r0, lsr #28 │ │ │ │ + rsbeq r8, r9, lr, asr #22 │ │ │ │ + rsbeq lr, r8, r6, lsl #28 │ │ │ │ + rsbeq r8, r9, r4, lsr fp │ │ │ │ + rsbeq lr, r8, ip, ror #27 │ │ │ │ + rsbeq r8, r9, r4, lsl fp │ │ │ │ + rsbeq lr, r8, sl, asr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 59d904 │ │ │ │ ldmdbmi r6, {r0, r2, r3, r9, sl, lr} │ │ │ │ blmi 6f1048 │ │ │ │ @ instruction: 0xf2ad4479 │ │ │ │ @@ -340374,15 +340374,15 @@ │ │ │ │ blmi ffb96d9c │ │ │ │ svcls 0x0011a91e │ │ │ │ tstls sl, #2063597568 @ 0x7b000000 │ │ │ │ @ instruction: 0xf8cd4be6 │ │ │ │ @ instruction: 0xf10db060 │ │ │ │ ldrbtmi r0, [fp], #-2932 @ 0xfffff48c │ │ │ │ tstls fp, #-1073741821 @ 0xc0000003 │ │ │ │ - blge 889b10 │ │ │ │ + blge 889b10 │ │ │ │ @ instruction: 0x97179110 │ │ │ │ ldrls sl, [r3, -r1, lsr #18] │ │ │ │ stmdbge r2!, {r2, r4, r8, ip, pc} │ │ │ │ tstls r5, r9, lsl r7 │ │ │ │ movwls sl, #59683 @ 0xe923 │ │ │ │ ldmdbge r1!, {r1, r2, r4, r8, ip, pc} │ │ │ │ blls 503ae0 │ │ │ │ @@ -340598,20 +340598,20 @@ │ │ │ │ ldrtmi r9, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf914f3ba │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ cmnphi r6, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ svclt 0x0000e012 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrdeq r8, [r9], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r8, r9, ip, asr #22 │ │ │ │ - rsbeq r8, r9, r2, lsl #22 │ │ │ │ - mlseq r9, r6, sl, r8 │ │ │ │ - rsbeq r8, r9, r6, lsr sl │ │ │ │ - rsbeq r8, r9, r0, asr #16 │ │ │ │ + ldrdeq r8, [r9], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r8, r9, r4, asr fp │ │ │ │ + rsbeq r8, r9, sl, lsl #22 │ │ │ │ + mlseq r9, lr, sl, r8 │ │ │ │ + rsbeq r8, r9, lr, lsr sl │ │ │ │ + rsbeq r8, r9, r8, asr #16 │ │ │ │ teqeq sl, r8, lsl r8 │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ tstcc r1, r1, lsl #16 │ │ │ │ stmdals lr, {r0, sp, lr} │ │ │ │ addspl r6, r9, r1, lsl #16 │ │ │ │ @ instruction: 0xf8db4413 │ │ │ │ subsvs r2, sl, r0 │ │ │ │ @@ -340731,16 +340731,16 @@ │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ ldrmi sl, [ip], -r4, lsr #29 │ │ │ │ @ instruction: 0xf8db4613 │ │ │ │ bcs 167c1c │ │ │ │ mcrge 4, 5, pc, cr12, cr15, {3} @ │ │ │ │ ssat r4, #20, ip, lsl #12 │ │ │ │ ... │ │ │ │ - ldrdeq r8, [r9], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r8, r9, r8, ror r6 │ │ │ │ + ldrdeq r8, [r9], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r8, r9, r0, lsl #13 │ │ │ │ @ instruction: 0xf44f9c0c │ │ │ │ bls 83823c │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ @ instruction: 0xff38f377 │ │ │ │ stmdbls r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdbls r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @@ -340920,18 +340920,18 @@ │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ ldr r6, [r7], #19 │ │ │ │ ldrdcs pc, [r0], -r8 @ │ │ │ │ @ instruction: 0xf73f42ba │ │ │ │ @ instruction: 0xf7ffabcc │ │ │ │ svclt 0x0000bb78 │ │ │ │ ... │ │ │ │ - rsbeq r8, r9, lr, ror #9 │ │ │ │ - mlseq r9, ip, r4, r8 │ │ │ │ - rsbeq r8, r9, r6, lsr #8 │ │ │ │ - rsbeq r8, r9, r0, lsr #6 │ │ │ │ + strdeq r8, [r9], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r8, r9, r4, lsr #9 │ │ │ │ + rsbeq r8, r9, lr, lsr #8 │ │ │ │ + rsbeq r8, r9, r8, lsr #6 │ │ │ │ @ instruction: 0xf44f9c0c │ │ │ │ bmi ff77853c │ │ │ │ ldrbtmi r4, [sl], #-1568 @ 0xfffff9e0 │ │ │ │ ldc2 3, cr15, [r8, #476]! @ 0x1dc │ │ │ │ bge 31a67c >::_M_default_append(unsigned int)@@Base+0x94d78> │ │ │ │ bge 29a680 >::_M_default_append(unsigned int)@@Base+0x14d7c> │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @@ -341141,52 +341141,52 @@ │ │ │ │ ldrbtmi r5, [r8], #-274 @ 0xfffffeee │ │ │ │ @ instruction: 0xf6b7300c │ │ │ │ stmdami sl!, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 6, 3, pc, cr6, cr7, {5} │ │ │ │ ldmiblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ - rsbeq r8, r9, lr, asr #4 │ │ │ │ - rsbeq r8, r9, r6, lsl #4 │ │ │ │ - rsbeq r7, r9, sl, lsr #31 │ │ │ │ - rsbeq lr, r8, r2, ror #4 │ │ │ │ - rsbeq r7, r9, r6, asr pc │ │ │ │ - rsbeq lr, r8, lr, lsl #4 │ │ │ │ - rsbeq r7, r9, sl, lsr pc │ │ │ │ - strdeq lr, [r8], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r7, r9, lr, lsl pc │ │ │ │ - ldrdeq lr, [r8], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r7, r9, r2, lsl #30 │ │ │ │ - strhteq lr, [r8], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq r7, r9, r6, ror #29 │ │ │ │ - mlseq r8, lr, r1, lr │ │ │ │ - rsbeq r7, r9, sl, asr #29 │ │ │ │ - rsbeq lr, r8, r2, lsl #3 │ │ │ │ - rsbeq r7, r9, lr, lsr #29 │ │ │ │ - rsbeq lr, r8, r6, ror #2 │ │ │ │ - mlseq r9, r2, lr, r7 │ │ │ │ - rsbeq lr, r8, sl, asr #2 │ │ │ │ - rsbeq r7, r9, r6, ror lr │ │ │ │ - rsbeq lr, r8, lr, lsr #2 │ │ │ │ - rsbeq r7, r9, sl, asr lr │ │ │ │ - rsbeq lr, r8, r2, lsl r1 │ │ │ │ - rsbeq r7, r9, lr, lsr lr │ │ │ │ - strdeq lr, [r8], #-6 @ │ │ │ │ - rsbeq r7, r9, r2, lsr #28 │ │ │ │ - ldrdeq lr, [r8], #-10 @ │ │ │ │ - rsbeq r7, r9, r6, lsl #28 │ │ │ │ - strhteq lr, [r8], #-14 │ │ │ │ - rsbeq r7, r9, sl, ror #27 │ │ │ │ - rsbeq lr, r8, r2, lsr #1 │ │ │ │ - rsbeq r7, r9, lr, asr #27 │ │ │ │ - rsbeq lr, r8, r6, lsl #1 │ │ │ │ - strhteq r7, [r9], #-210 @ 0xffffff2e │ │ │ │ - rsbeq lr, r8, sl, rrx │ │ │ │ - mlseq r9, r6, sp, r7 │ │ │ │ - rsbeq lr, r8, lr, asr #32 │ │ │ │ + rsbeq r8, r9, r6, asr r2 │ │ │ │ + rsbeq r8, r9, lr, lsl #4 │ │ │ │ + strhteq r7, [r9], #-242 @ 0xffffff0e │ │ │ │ + rsbeq lr, r8, sl, ror #4 │ │ │ │ + rsbeq r7, r9, lr, asr pc │ │ │ │ + rsbeq lr, r8, r6, lsl r2 │ │ │ │ + rsbeq r7, r9, r2, asr #30 │ │ │ │ + strdeq lr, [r8], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r7, r9, r6, lsr #30 │ │ │ │ + ldrdeq lr, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r7, r9, sl, lsl #30 │ │ │ │ + rsbeq lr, r8, r2, asr #3 │ │ │ │ + rsbeq r7, r9, lr, ror #29 │ │ │ │ + rsbeq lr, r8, r6, lsr #3 │ │ │ │ + ldrdeq r7, [r9], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq lr, r8, sl, lsl #3 │ │ │ │ + strhteq r7, [r9], #-230 @ 0xffffff1a │ │ │ │ + rsbeq lr, r8, lr, ror #2 │ │ │ │ + mlseq r9, sl, lr, r7 │ │ │ │ + rsbeq lr, r8, r2, asr r1 │ │ │ │ + rsbeq r7, r9, lr, ror lr │ │ │ │ + rsbeq lr, r8, r6, lsr r1 │ │ │ │ + rsbeq r7, r9, r2, ror #28 │ │ │ │ + rsbeq lr, r8, sl, lsl r1 │ │ │ │ + rsbeq r7, r9, r6, asr #28 │ │ │ │ + strdeq lr, [r8], #-14 @ │ │ │ │ + rsbeq r7, r9, sl, lsr #28 │ │ │ │ + rsbeq lr, r8, r2, ror #1 │ │ │ │ + rsbeq r7, r9, lr, lsl #28 │ │ │ │ + rsbeq lr, r8, r6, asr #1 │ │ │ │ + strdeq r7, [r9], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq lr, r8, sl, lsr #1 │ │ │ │ + ldrdeq r7, [r9], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq lr, r8, lr, lsl #1 │ │ │ │ + strhteq r7, [r9], #-218 @ 0xffffff26 │ │ │ │ + rsbeq lr, r8, r2, ror r0 │ │ │ │ + mlseq r9, lr, sp, r7 │ │ │ │ + rsbeq lr, r8, r6, asr r0 │ │ │ │ vst2.32 {d20-d21}, [pc :256], r0 │ │ │ │ ldrbtmi r6, [r8], #-408 @ 0xfffffe68 │ │ │ │ @ instruction: 0xf6b7300c │ │ │ │ stmiami lr!, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ mrc2 6, 0, pc, cr8, cr7, {5} │ │ │ │ ldmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -341356,64 +341356,64 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 1605e0 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [sl], {183} @ 0xb7 │ │ │ │ @ instruction: 0xf04f4834 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 6, cr15, [r4], {183} @ 0xb7 │ │ │ │ stmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrdeq r7, [r9], #-202 @ 0xffffff36 @ │ │ │ │ - mlseq r8, r2, pc, sp @ │ │ │ │ - strhteq r7, [r9], #-206 @ 0xffffff32 │ │ │ │ - rsbeq sp, r8, r6, ror pc │ │ │ │ - rsbeq r7, r9, r2, lsr #25 │ │ │ │ - rsbeq sp, r8, sl, asr pc │ │ │ │ - rsbeq r7, r9, r6, lsl #25 │ │ │ │ - rsbeq sp, r8, lr, lsr pc │ │ │ │ - rsbeq r7, r9, sl, ror #24 │ │ │ │ - rsbeq sp, r8, r2, lsr #30 │ │ │ │ - rsbeq r7, r9, lr, asr #24 │ │ │ │ - rsbeq sp, r8, r6, lsl #30 │ │ │ │ - rsbeq r7, r9, r2, lsr ip │ │ │ │ - rsbeq sp, r8, sl, ror #29 │ │ │ │ - rsbeq r7, r9, r6, lsl ip │ │ │ │ - rsbeq sp, r8, lr, asr #29 │ │ │ │ - strdeq r7, [r9], #-186 @ 0xffffff46 @ │ │ │ │ - strhteq sp, [r8], #-226 @ 0xffffff1e │ │ │ │ - ldrdeq r7, [r9], #-190 @ 0xffffff42 @ │ │ │ │ - mlseq r8, r6, lr, sp │ │ │ │ - rsbeq r7, r9, r2, asr #23 │ │ │ │ - rsbeq sp, r8, sl, ror lr │ │ │ │ - rsbeq r7, r9, r6, lsr #23 │ │ │ │ - rsbeq sp, r8, lr, asr lr │ │ │ │ - rsbeq r7, r9, sl, lsl #23 │ │ │ │ - rsbeq sp, r8, r2, asr #28 │ │ │ │ - rsbeq r7, r9, lr, ror #22 │ │ │ │ - rsbeq sp, r8, r6, lsr #28 │ │ │ │ - rsbeq r7, r9, r2, asr fp │ │ │ │ - rsbeq sp, r8, sl, lsl #28 │ │ │ │ - rsbeq r7, r9, r6, lsr fp │ │ │ │ - rsbeq sp, r8, lr, ror #27 │ │ │ │ - rsbeq r7, r9, sl, lsl fp │ │ │ │ - ldrdeq sp, [r8], #-210 @ 0xffffff2e @ │ │ │ │ - strdeq r7, [r9], #-174 @ 0xffffff52 @ │ │ │ │ - strhteq sp, [r8], #-214 @ 0xffffff2a │ │ │ │ - rsbeq r7, r9, r2, ror #21 │ │ │ │ - mlseq r8, sl, sp, sp │ │ │ │ - rsbeq r7, r9, r6, asr #21 │ │ │ │ - rsbeq sp, r8, lr, ror sp │ │ │ │ - rsbeq r7, r9, sl, lsr #21 │ │ │ │ - rsbeq sp, r8, r2, ror #26 │ │ │ │ - rsbeq r7, r9, lr, lsl #21 │ │ │ │ - rsbeq sp, r8, r6, asr #26 │ │ │ │ - rsbeq r7, r9, r2, ror sl │ │ │ │ - rsbeq sp, r8, sl, lsr #26 │ │ │ │ - rsbeq r7, r9, r6, asr sl │ │ │ │ - rsbeq sp, r8, lr, lsl #26 │ │ │ │ - rsbeq r7, r9, r4, lsr sl │ │ │ │ - rsbeq sp, r8, sl, ror #25 │ │ │ │ + rsbeq r7, r9, r2, ror #25 │ │ │ │ + mlseq r8, sl, pc, sp @ │ │ │ │ + rsbeq r7, r9, r6, asr #25 │ │ │ │ + rsbeq sp, r8, lr, ror pc │ │ │ │ + rsbeq r7, r9, sl, lsr #25 │ │ │ │ + rsbeq sp, r8, r2, ror #30 │ │ │ │ + rsbeq r7, r9, lr, lsl #25 │ │ │ │ + rsbeq sp, r8, r6, asr #30 │ │ │ │ + rsbeq r7, r9, r2, ror ip │ │ │ │ + rsbeq sp, r8, sl, lsr #30 │ │ │ │ + rsbeq r7, r9, r6, asr ip │ │ │ │ + rsbeq sp, r8, lr, lsl #30 │ │ │ │ + rsbeq r7, r9, sl, lsr ip │ │ │ │ + strdeq sp, [r8], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r7, r9, lr, lsl ip │ │ │ │ + ldrdeq sp, [r8], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r7, r9, r2, lsl #24 │ │ │ │ + strhteq sp, [r8], #-234 @ 0xffffff16 │ │ │ │ + rsbeq r7, r9, r6, ror #23 │ │ │ │ + mlseq r8, lr, lr, sp │ │ │ │ + rsbeq r7, r9, sl, asr #23 │ │ │ │ + rsbeq sp, r8, r2, lsl #29 │ │ │ │ + rsbeq r7, r9, lr, lsr #23 │ │ │ │ + rsbeq sp, r8, r6, ror #28 │ │ │ │ + mlseq r9, r2, fp, r7 │ │ │ │ + rsbeq sp, r8, sl, asr #28 │ │ │ │ + rsbeq r7, r9, r6, ror fp │ │ │ │ + rsbeq sp, r8, lr, lsr #28 │ │ │ │ + rsbeq r7, r9, sl, asr fp │ │ │ │ + rsbeq sp, r8, r2, lsl lr │ │ │ │ + rsbeq r7, r9, lr, lsr fp │ │ │ │ + strdeq sp, [r8], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r7, r9, r2, lsr #22 │ │ │ │ + ldrdeq sp, [r8], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r7, r9, r6, lsl #22 │ │ │ │ + strhteq sp, [r8], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r7, r9, sl, ror #21 │ │ │ │ + rsbeq sp, r8, r2, lsr #27 │ │ │ │ + rsbeq r7, r9, lr, asr #21 │ │ │ │ + rsbeq sp, r8, r6, lsl #27 │ │ │ │ + strhteq r7, [r9], #-162 @ 0xffffff5e │ │ │ │ + rsbeq sp, r8, sl, ror #26 │ │ │ │ + mlseq r9, r6, sl, r7 │ │ │ │ + rsbeq sp, r8, lr, asr #26 │ │ │ │ + rsbeq r7, r9, sl, ror sl │ │ │ │ + rsbeq sp, r8, r2, lsr sp │ │ │ │ + rsbeq r7, r9, lr, asr sl │ │ │ │ + rsbeq sp, r8, r6, lsl sp │ │ │ │ + rsbeq r7, r9, ip, lsr sl │ │ │ │ + strdeq sp, [r8], #-194 @ 0xffffff3e @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb78c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r0, ror #31 │ │ │ │ bmi d8c8e0 │ │ │ │ @ instruction: 0x4619461e │ │ │ │ stmdbvs r5!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @@ -341459,24 +341459,24 @@ │ │ │ │ @ instruction: 0xf6b74478 │ │ │ │ @ instruction: 0xe7c9fbff │ │ │ │ ldrtmi r4, [r8], -sp, lsl #20 │ │ │ │ ldrbtmi r4, [sl], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xff6cf3cc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq r7, r9, r4, lsl #22 │ │ │ │ - rsbeq r7, r9, r2, lsl r9 │ │ │ │ - rsbeq sp, r8, sl, asr #23 │ │ │ │ - strdeq r7, [r9], #-138 @ 0xffffff76 @ │ │ │ │ - strhteq sp, [r8], #-178 @ 0xffffff4e │ │ │ │ - rsbeq r7, r9, lr, lsr #21 │ │ │ │ - rsbeq r7, r9, r4, lsr #21 │ │ │ │ - rsbeq r7, r9, r8, lsr #17 │ │ │ │ - rsbeq sp, r8, r0, ror #22 │ │ │ │ - rsbeq r4, r8, lr, lsl #20 │ │ │ │ + rsbeq r7, r9, ip, lsl #22 │ │ │ │ + rsbeq r7, r9, sl, lsl r9 │ │ │ │ + ldrdeq sp, [r8], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r7, r9, r2, lsl #18 │ │ │ │ + strhteq sp, [r8], #-186 @ 0xffffff46 │ │ │ │ + strhteq r7, [r9], #-166 @ 0xffffff5a │ │ │ │ + rsbeq r7, r9, ip, lsr #21 │ │ │ │ + strhteq r7, [r9], #-128 @ 0xffffff80 │ │ │ │ + rsbeq sp, r8, r8, ror #22 │ │ │ │ + rsbeq r4, r8, r6, lsl sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1b9eafc │ │ │ │ strmi r4, [sp], -sp, ror #25 │ │ │ │ vmul.f32 d4, d29, d13[1] │ │ │ │ ldrbtmi r4, [ip], #-3444 @ 0xfffff28c │ │ │ │ @@ -341713,22 +341713,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ blx 21e654 │ │ │ │ svclt 0x0000e6c3 │ │ │ │ ... │ │ │ │ rsbseq lr, r3, r6, lsr #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrshteq lr, [r3], #-6 │ │ │ │ - strdeq r7, [r9], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq r7, r9, r8, lsr #11 │ │ │ │ - rsbeq sp, r8, r0, ror #16 │ │ │ │ - rsbeq r7, r9, r2, lsl #15 │ │ │ │ - ldrdeq r7, [r9], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq sp, r8, r8, lsl #15 │ │ │ │ - rsbeq r7, r9, lr, lsr #9 │ │ │ │ - rsbeq sp, r8, r6, ror #14 │ │ │ │ + rsbeq r7, r9, r6, lsl #16 │ │ │ │ + strhteq r7, [r9], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq sp, r8, r8, ror #16 │ │ │ │ + rsbeq r7, r9, sl, lsl #15 │ │ │ │ + ldrdeq r7, [r9], #-72 @ 0xffffffb8 @ │ │ │ │ + mlseq r8, r0, r7, sp │ │ │ │ + strhteq r7, [r9], #-70 @ 0xffffffba │ │ │ │ + rsbeq sp, r8, lr, ror #14 │ │ │ │ ldrtmi r9, [sl], -pc, lsl #16 │ │ │ │ vrsubhn.i32 d20, q3, │ │ │ │ pkhbtmi pc, r3, r5, lsl #24 @ │ │ │ │ cmnle ip, r1, lsl #16 │ │ │ │ ldmdavs r9, {r1, r2, r4, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, ip, pc} │ │ │ │ andsvs r3, sl, r1, lsl #4 │ │ │ │ @@ -341807,30 +341807,30 @@ │ │ │ │ ldrbtmi r6, [r8], #-353 @ 0xfffffe9f │ │ │ │ @ instruction: 0xf6b7300c │ │ │ │ ldmdami r3, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf93ef6b7 │ │ │ │ @ instruction: 0xf6b0e5ff │ │ │ │ svclt 0x0000edca │ │ │ │ - rsbeq r7, r9, sl, lsl r4 │ │ │ │ - ldrdeq sp, [r8], #-98 @ 0xffffff9e @ │ │ │ │ - strdeq r7, [r9], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq sp, r8, lr, lsr #13 │ │ │ │ - ldrdeq r7, [r9], #-60 @ 0xffffffc4 @ │ │ │ │ - mlseq r8, r4, r6, sp │ │ │ │ - rsbeq r7, r9, lr, lsl #7 │ │ │ │ - rsbeq sp, r8, r6, asr #12 │ │ │ │ - rsbeq r7, r9, r4, ror r3 │ │ │ │ - rsbeq sp, r8, ip, lsr #12 │ │ │ │ - rsbeq r7, r9, sl, asr r3 │ │ │ │ - rsbeq sp, r8, r2, lsl r6 │ │ │ │ - rsbeq r7, r9, r0, asr #6 │ │ │ │ - strdeq sp, [r8], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r7, r9, r6, lsr #6 │ │ │ │ - ldrdeq sp, [r8], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r7, r9, r2, lsr #8 │ │ │ │ + ldrdeq sp, [r8], #-106 @ 0xffffff96 @ │ │ │ │ + strdeq r7, [r9], #-62 @ 0xffffffc2 @ │ │ │ │ + strhteq sp, [r8], #-102 @ 0xffffff9a │ │ │ │ + rsbeq r7, r9, r4, ror #7 │ │ │ │ + mlseq r8, ip, r6, sp │ │ │ │ + mlseq r9, r6, r3, r7 │ │ │ │ + rsbeq sp, r8, lr, asr #12 │ │ │ │ + rsbeq r7, r9, ip, ror r3 │ │ │ │ + rsbeq sp, r8, r4, lsr r6 │ │ │ │ + rsbeq r7, r9, r2, ror #6 │ │ │ │ + rsbeq sp, r8, sl, lsl r6 │ │ │ │ + rsbeq r7, r9, r8, asr #6 │ │ │ │ + rsbeq sp, r8, r0, lsl #12 │ │ │ │ + rsbeq r7, r9, lr, lsr #6 │ │ │ │ + rsbeq sp, r8, r6, ror #11 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mcrls 6, 0, r4, cr10, cr13, {0} │ │ │ │ movwvc lr, #47581 @ 0xb9dd │ │ │ │ ldrmi r4, [r3], ip, lsl #12 │ │ │ │ @@ -342599,55 +342599,55 @@ │ │ │ │ @ instruction: 0x462b9316 │ │ │ │ @ instruction: 0x46559218 │ │ │ │ @ instruction: 0xe05e469a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sp, r3, r4, lsl ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, r9, r6, asr #3 │ │ │ │ - rsbeq sp, r8, ip, ror r4 │ │ │ │ + rsbeq r7, r9, lr, asr #3 │ │ │ │ + rsbeq sp, r8, r4, lsl #9 │ │ │ │ @ instruction: 0x0073db90 │ │ │ │ - rsbeq r7, r9, ip, lsl #2 │ │ │ │ - rsbeq sp, r8, r2, asr #7 │ │ │ │ - rsbeq r7, r9, ip, ror #1 │ │ │ │ - rsbeq sp, r8, r2, lsr #7 │ │ │ │ - rsbeq r7, r9, r2, ror #1 │ │ │ │ - rsbeq r6, r9, lr, asr pc │ │ │ │ - rsbeq r6, r9, ip, lsl #30 │ │ │ │ - rsbeq r6, r9, r0, asr #29 │ │ │ │ - rsbeq r6, r9, r4, lsr ip │ │ │ │ - strdeq r6, [r9], #-160 @ 0xffffff60 @ │ │ │ │ - strhteq r6, [r9], #-166 @ 0xffffff5a │ │ │ │ - rsbeq r6, r9, lr, ror sl │ │ │ │ - rsbeq r6, r9, r8, asr #19 │ │ │ │ - rsbeq ip, r8, lr, ror ip │ │ │ │ - rsbeq r6, r9, sl, lsr #19 │ │ │ │ - rsbeq ip, r8, r0, ror #24 │ │ │ │ - mlseq r9, r0, r9, r6 │ │ │ │ - rsbeq ip, r8, r6, asr #24 │ │ │ │ - rsbeq r6, r9, r6, ror r9 │ │ │ │ - rsbeq ip, r8, ip, lsr #24 │ │ │ │ - rsbeq r6, r9, sl, lsr #18 │ │ │ │ - rsbeq r6, r9, r2, lsr #17 │ │ │ │ - rsbeq ip, r8, sl, asr fp │ │ │ │ - rsbeq r6, r9, r6, lsl #17 │ │ │ │ - rsbeq ip, r8, ip, lsr fp │ │ │ │ - rsbeq r6, r9, ip, ror #16 │ │ │ │ - rsbeq ip, r8, r2, lsr #22 │ │ │ │ - rsbeq r6, r9, lr, asr #16 │ │ │ │ - rsbeq ip, r8, r6, lsl #22 │ │ │ │ - rsbeq r6, r9, r0, asr #16 │ │ │ │ - rsbeq r6, r9, ip, lsl r8 │ │ │ │ - ldrdeq ip, [r8], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r8, r8, r2, lsr #24 │ │ │ │ - strdeq r6, [r9], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r6, r9, sl, ror #14 │ │ │ │ - rsbeq ip, r8, r2, lsr #20 │ │ │ │ - rsbeq r6, r9, r6, asr #14 │ │ │ │ - strdeq ip, [r8], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r7, r9, r4, lsl r1 │ │ │ │ + rsbeq sp, r8, sl, asr #7 │ │ │ │ + strdeq r7, [r9], #-4 @ │ │ │ │ + rsbeq sp, r8, sl, lsr #7 │ │ │ │ + rsbeq r7, r9, sl, ror #1 │ │ │ │ + rsbeq r6, r9, r6, ror #30 │ │ │ │ + rsbeq r6, r9, r4, lsl pc │ │ │ │ + rsbeq r6, r9, r8, asr #29 │ │ │ │ + rsbeq r6, r9, ip, lsr ip │ │ │ │ + strdeq r6, [r9], #-168 @ 0xffffff58 @ │ │ │ │ + strhteq r6, [r9], #-174 @ 0xffffff52 │ │ │ │ + rsbeq r6, r9, r6, lsl #21 │ │ │ │ + ldrdeq r6, [r9], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq ip, r8, r6, lsl #25 │ │ │ │ + strhteq r6, [r9], #-146 @ 0xffffff6e │ │ │ │ + rsbeq ip, r8, r8, ror #24 │ │ │ │ + mlseq r9, r8, r9, r6 │ │ │ │ + rsbeq ip, r8, lr, asr #24 │ │ │ │ + rsbeq r6, r9, lr, ror r9 │ │ │ │ + rsbeq ip, r8, r4, lsr ip │ │ │ │ + rsbeq r6, r9, r2, lsr r9 │ │ │ │ + rsbeq r6, r9, sl, lsr #17 │ │ │ │ + rsbeq ip, r8, r2, ror #22 │ │ │ │ + rsbeq r6, r9, lr, lsl #17 │ │ │ │ + rsbeq ip, r8, r4, asr #22 │ │ │ │ + rsbeq r6, r9, r4, ror r8 │ │ │ │ + rsbeq ip, r8, sl, lsr #22 │ │ │ │ + rsbeq r6, r9, r6, asr r8 │ │ │ │ + rsbeq ip, r8, lr, lsl #22 │ │ │ │ + rsbeq r6, r9, r8, asr #16 │ │ │ │ + rsbeq r6, r9, r4, lsr #16 │ │ │ │ + ldrdeq ip, [r8], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r8, r8, sl, lsr #24 │ │ │ │ + strdeq r6, [r9], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r6, r9, r2, ror r7 │ │ │ │ + rsbeq ip, r8, sl, lsr #20 │ │ │ │ + rsbeq r6, r9, lr, asr #14 │ │ │ │ + rsbeq ip, r8, r6, lsl #20 │ │ │ │ addsmi r9, pc, #14336 @ 0x3800 │ │ │ │ @ instruction: 0xf857d042 │ │ │ │ @ instruction: 0xf8562f04 │ │ │ │ bl 1a5aa8 │ │ │ │ @ instruction: 0xf831000e │ │ │ │ blcs 16da60 │ │ │ │ blls 615df4 │ │ │ │ @@ -342868,15 +342868,15 @@ │ │ │ │ vtbl.8 d20, {d14-d17}, d14 │ │ │ │ vrintr.f32 s30, s7 │ │ │ │ vldr d7, [sp] │ │ │ │ vmov.f64 d4, #78 @ 0x3e700000 0.2343750 │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ svclt 0x00ccfa10 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - bllt 85fda0 │ │ │ │ + bllt 85fda0 │ │ │ │ svcmi 0x004c465b │ │ │ │ mrc2 3, 6, pc, cr14, cr14, {1} │ │ │ │ ldrbtmi r9, [pc], #-3077 @ 161db0 │ │ │ │ vrsubhn.i16 d20, , q8 │ │ │ │ stmdbge r6!, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf640463a │ │ │ │ @ instruction: 0xf6b513cd │ │ │ │ @@ -342931,39 +342931,39 @@ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf6b5300c │ │ │ │ ldmdami ip, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6b64478 │ │ │ │ @ instruction: 0xf7fff873 │ │ │ │ svclt 0x0000bbe3 │ │ │ │ - rsbeq r6, r9, r2, lsl #10 │ │ │ │ - mlseq r9, ip, r4, r6 │ │ │ │ - rsbeq ip, r8, r4, asr r7 │ │ │ │ - rsbeq r6, r9, r0, lsl #9 │ │ │ │ - rsbeq ip, r8, r6, lsr r7 │ │ │ │ - rsbeq r6, r9, r0, lsl #7 │ │ │ │ - rsbeq ip, r8, r8, lsr r6 │ │ │ │ - rsbeq r6, r9, r4, lsr #6 │ │ │ │ - ldrdeq ip, [r8], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r6, r9, r4, lsl #6 │ │ │ │ - strhteq ip, [r8], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r6, r9, r4, ror #5 │ │ │ │ - mlseq r8, ip, r5, ip │ │ │ │ - rsbeq r6, r9, lr, lsr #5 │ │ │ │ - rsbeq ip, r8, r6, ror #10 │ │ │ │ - rsbeq r6, r9, lr, ror r2 │ │ │ │ - rsbeq r6, r9, lr, lsr #4 │ │ │ │ - rsbeq ip, r8, r4, ror #9 │ │ │ │ - rsbeq r6, r9, sl, lsr #4 │ │ │ │ - rsbeq r6, r9, sl, asr #3 │ │ │ │ - rsbeq ip, r8, r0, lsl #9 │ │ │ │ - rsbeq r6, r9, lr, lsr #3 │ │ │ │ - rsbeq ip, r8, r4, ror #8 │ │ │ │ - mlseq r9, r2, r1, r6 │ │ │ │ - rsbeq ip, r8, r8, asr #8 │ │ │ │ + rsbeq r6, r9, sl, lsl #10 │ │ │ │ + rsbeq r6, r9, r4, lsr #9 │ │ │ │ + rsbeq ip, r8, ip, asr r7 │ │ │ │ + rsbeq r6, r9, r8, lsl #9 │ │ │ │ + rsbeq ip, r8, lr, lsr r7 │ │ │ │ + rsbeq r6, r9, r8, lsl #7 │ │ │ │ + rsbeq ip, r8, r0, asr #12 │ │ │ │ + rsbeq r6, r9, ip, lsr #6 │ │ │ │ + rsbeq ip, r8, r4, ror #11 │ │ │ │ + rsbeq r6, r9, ip, lsl #6 │ │ │ │ + rsbeq ip, r8, r4, asr #11 │ │ │ │ + rsbeq r6, r9, ip, ror #5 │ │ │ │ + rsbeq ip, r8, r4, lsr #11 │ │ │ │ + strhteq r6, [r9], #-38 @ 0xffffffda │ │ │ │ + rsbeq ip, r8, lr, ror #10 │ │ │ │ + rsbeq r6, r9, r6, lsl #5 │ │ │ │ + rsbeq r6, r9, r6, lsr r2 │ │ │ │ + rsbeq ip, r8, ip, ror #9 │ │ │ │ + rsbeq r6, r9, r2, lsr r2 │ │ │ │ + ldrdeq r6, [r9], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq ip, r8, r8, lsl #9 │ │ │ │ + strhteq r6, [r9], #-22 @ 0xffffffea │ │ │ │ + rsbeq ip, r8, ip, ror #8 │ │ │ │ + mlseq r9, sl, r1, r6 │ │ │ │ + rsbeq ip, r8, r0, asr r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ beq 19e5e0 │ │ │ │ @ instruction: 0x4607dd1a │ │ │ │ stmdbeq r4, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -342991,16 +342991,16 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ msrcc (UNDEF: 99), r1 │ │ │ │ @ instruction: 0xff40f6b5 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ @ instruction: 0xfffcf6b5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ svclt 0x000087f0 │ │ │ │ - strhteq r6, [r9], #-8 │ │ │ │ - rsbeq ip, r8, r6, ror r3 │ │ │ │ + rsbeq r6, r9, r0, asr #1 │ │ │ │ + rsbeq ip, r8, lr, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r7, ip, lsl #18 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x460a4691 │ │ │ │ @@ -343086,22 +343086,22 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], ip │ │ │ │ ldrtmi r7, [sp], -ip, lsr #2 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 4, pc, cr0, cr5, {5} @ │ │ │ │ ldrtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6b54478 │ │ │ │ @ instruction: 0xe789ff3b │ │ │ │ - rsbeq r5, r9, sl, asr #31 │ │ │ │ - rsbeq ip, r8, r2, lsl #5 │ │ │ │ - rsbeq r5, r9, lr, lsr #31 │ │ │ │ - rsbeq ip, r8, ip, ror #4 │ │ │ │ - rsbeq r5, r9, ip, lsr pc │ │ │ │ - strdeq ip, [r8], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r5, r9, r0, lsr #30 │ │ │ │ - ldrdeq ip, [r8], #-24 @ 0xffffffe8 @ │ │ │ │ + ldrdeq r5, [r9], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq ip, r8, sl, lsl #5 │ │ │ │ + strhteq r5, [r9], #-246 @ 0xffffff0a │ │ │ │ + rsbeq ip, r8, r4, ror r2 │ │ │ │ + rsbeq r5, r9, r4, asr #30 │ │ │ │ + strdeq ip, [r8], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r5, r9, r8, lsr #30 │ │ │ │ + rsbeq ip, r8, r0, ror #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb9330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fd0 │ │ │ │ addlt r3, r7, sp, asr r0 │ │ │ │ strmi r6, [pc], -ip, lsl #18 │ │ │ │ andls r4, r5, #6291456 @ 0x600000 │ │ │ │ @@ -343203,26 +343203,26 @@ │ │ │ │ vtst.8 d20, d0, d0 │ │ │ │ @ instruction: 0xf06f2183 │ │ │ │ ldrbtmi r0, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf6b5300c │ │ │ │ stmdami sp, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b54478 │ │ │ │ @ instruction: 0xe768fe51 │ │ │ │ - rsbeq r5, r9, r2, ror #28 │ │ │ │ - rsbeq r5, r9, r2, lsr #28 │ │ │ │ - rsbeq ip, r8, r0, ror #1 │ │ │ │ - rsbeq r5, r9, r0, lsr #28 │ │ │ │ - rsbeq r5, r9, r0, asr #27 │ │ │ │ - rsbeq ip, r8, r8, ror r0 │ │ │ │ - rsbeq r5, r9, r6, lsr #27 │ │ │ │ - rsbeq ip, r8, lr, asr r0 │ │ │ │ - rsbeq r5, r9, r6, lsl #27 │ │ │ │ - rsbeq ip, r8, r8, asr #32 │ │ │ │ - rsbeq r5, r9, sl, asr #26 │ │ │ │ - rsbeq r5, r9, ip, asr #30 │ │ │ │ + rsbeq r5, r9, sl, ror #28 │ │ │ │ + rsbeq r5, r9, sl, lsr #28 │ │ │ │ + rsbeq ip, r8, r8, ror #1 │ │ │ │ + rsbeq r5, r9, r8, lsr #28 │ │ │ │ + rsbeq r5, r9, r8, asr #27 │ │ │ │ + rsbeq ip, r8, r0, lsl #1 │ │ │ │ + rsbeq r5, r9, lr, lsr #27 │ │ │ │ + rsbeq ip, r8, r6, rrx │ │ │ │ + rsbeq r5, r9, lr, lsl #27 │ │ │ │ + rsbeq ip, r8, r0, asr r0 │ │ │ │ + rsbeq r5, r9, r2, asr sp │ │ │ │ + rsbeq r5, r9, r4, asr pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecb9514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fd8 │ │ │ │ addlt r3, r5, sp, asr r0 │ │ │ │ strmi r6, [lr], -sp, lsl #18 │ │ │ │ andls r4, r3, #7340032 @ 0x700000 │ │ │ │ @@ -343298,26 +343298,26 @@ │ │ │ │ ldmdami r0, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ tstpvc pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r8], {181} @ 0xb5 │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf6b54478 │ │ │ │ @ instruction: 0xe7bafd93 │ │ │ │ - rsbeq r5, r9, r6, lsl #25 │ │ │ │ - ldrdeq r5, [r9], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r5, r9, lr, ror #24 │ │ │ │ - rsbeq fp, r8, ip, lsr #30 │ │ │ │ - rsbeq r5, r9, sl, lsr ip │ │ │ │ - strdeq fp, [r8], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r5, r9, ip, lsl #24 │ │ │ │ - rsbeq fp, r8, r4, asr #29 │ │ │ │ - rsbeq r5, r9, lr, ror #23 │ │ │ │ - rsbeq fp, r8, r6, lsr #29 │ │ │ │ - ldrdeq r5, [r9], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq fp, r8, r8, lsl #29 │ │ │ │ + rsbeq r5, r9, lr, lsl #25 │ │ │ │ + ldrdeq r5, [r9], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r5, r9, r6, ror ip │ │ │ │ + rsbeq fp, r8, r4, lsr pc │ │ │ │ + rsbeq r5, r9, r2, asr #24 │ │ │ │ + rsbeq fp, r8, r0, lsl #30 │ │ │ │ + rsbeq r5, r9, r4, lsl ip │ │ │ │ + rsbeq fp, r8, ip, asr #29 │ │ │ │ + strdeq r5, [r9], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq fp, r8, lr, lsr #29 │ │ │ │ + ldrdeq r5, [r9], #-184 @ 0xffffff48 @ │ │ │ │ + mlseq r8, r0, lr, fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31d948 >::_M_default_append(unsigned int)@@Base+0x98044> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ ldrbeq pc, [r0, -ip, asr #17] @ │ │ │ │ strbmi pc, [ip, #2271] @ 0x8df @ │ │ │ │ @ instruction: 0xf8df4688 │ │ │ │ @@ -343688,35 +343688,35 @@ │ │ │ │ ldmdami fp, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ blx fe520534 │ │ │ │ ldrbt r9, [r1], ip, lsl #22 │ │ │ │ ... │ │ │ │ rsbseq ip, r3, r2, asr r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r9, r8, lsl #21 │ │ │ │ - rsbeq fp, r8, lr, lsr sp │ │ │ │ - rsbeq r5, r9, r4, asr #20 │ │ │ │ - rsbeq r5, r9, r8, lsl #23 │ │ │ │ - rsbeq r5, r9, r0, ror #15 │ │ │ │ - mlseq r8, r8, sl, fp │ │ │ │ + mlseq r9, r0, sl, r5 │ │ │ │ + rsbeq fp, r8, r6, asr #26 │ │ │ │ + rsbeq r5, r9, ip, asr #20 │ │ │ │ + mlseq r9, r0, fp, r5 │ │ │ │ + rsbeq r5, r9, r8, ror #15 │ │ │ │ + rsbeq fp, r8, r0, lsr #21 │ │ │ │ ldrhteq ip, [r3], #-16 │ │ │ │ - rsbeq r5, r9, r6, ror #14 │ │ │ │ - rsbeq fp, r8, lr, lsl sl │ │ │ │ - rsbeq r5, r9, r4, lsr r7 │ │ │ │ - strdeq r5, [r9], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq fp, r8, sl, lsr #19 │ │ │ │ - ldrdeq r5, [r9], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq fp, r8, ip, lsl #19 │ │ │ │ - strhteq r5, [r9], #-102 @ 0xffffff9a │ │ │ │ - rsbeq fp, r8, lr, ror #18 │ │ │ │ - mlseq r9, r8, r6, r5 │ │ │ │ - rsbeq fp, r8, r0, asr r9 │ │ │ │ - ldrdeq r5, [r9], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r5, r9, r6, asr #11 │ │ │ │ - rsbeq fp, r8, lr, ror r8 │ │ │ │ + rsbeq r5, r9, lr, ror #14 │ │ │ │ + rsbeq fp, r8, r6, lsr #20 │ │ │ │ + rsbeq r5, r9, ip, lsr r7 │ │ │ │ + strdeq r5, [r9], #-106 @ 0xffffff96 @ │ │ │ │ + strhteq fp, [r8], #-146 @ 0xffffff6e │ │ │ │ + ldrdeq r5, [r9], #-108 @ 0xffffff94 @ │ │ │ │ + mlseq r8, r4, r9, fp │ │ │ │ + strhteq r5, [r9], #-110 @ 0xffffff92 │ │ │ │ + rsbeq fp, r8, r6, ror r9 │ │ │ │ + rsbeq r5, r9, r0, lsr #13 │ │ │ │ + rsbeq fp, r8, r8, asr r9 │ │ │ │ + ldrdeq r5, [r9], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r5, r9, lr, asr #11 │ │ │ │ + rsbeq fp, r8, r6, lsl #17 │ │ │ │ vhadd.s8 d25, d0, d12 │ │ │ │ stmmi r6, {r0, r5, r6, r7, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf992f6b5 │ │ │ │ stmdbls ip, {r2, r7, fp, lr} │ │ │ │ @ instruction: 0xf6b54478 │ │ │ │ blls 4a1418 │ │ │ │ @@ -343845,38 +343845,38 @@ │ │ │ │ @ instruction: 0x4621481c │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf892f6b5 │ │ │ │ @ instruction: 0xf04f481a │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf94cf6b5 │ │ │ │ svclt 0x0000e7ed │ │ │ │ - rsbeq r5, r9, r4, asr #10 │ │ │ │ - strdeq fp, [r8], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r5, r9, r6, lsr #10 │ │ │ │ - ldrdeq fp, [r8], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq r5, r9, r8, lsl #10 │ │ │ │ - rsbeq fp, r8, r0, asr #15 │ │ │ │ - rsbeq r5, r9, sl, ror #9 │ │ │ │ - rsbeq fp, r8, r2, lsr #15 │ │ │ │ - strhteq r5, [r9], #-70 @ 0xffffffba │ │ │ │ - rsbeq fp, r8, lr, ror #14 │ │ │ │ - rsbeq r5, r9, r8, ror #8 │ │ │ │ - rsbeq fp, r8, r0, lsr #14 │ │ │ │ - rsbeq r5, r9, lr, lsr r4 │ │ │ │ - strdeq fp, [r8], #-102 @ 0xffffff9a @ │ │ │ │ - ldrdeq r5, [r9], #-56 @ 0xffffffc8 @ │ │ │ │ - mlseq r8, r0, r6, fp │ │ │ │ - strhteq r5, [r9], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq fp, r8, r2, ror r6 │ │ │ │ - rsbeq r5, r9, r0, lsl #7 │ │ │ │ - rsbeq fp, r8, r8, lsr r6 │ │ │ │ - rsbeq r5, r9, r6, ror #6 │ │ │ │ - rsbeq fp, r8, ip, lsl r6 │ │ │ │ - rsbeq r5, r9, r4, asr #6 │ │ │ │ - strdeq fp, [r8], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r5, r9, ip, asr #10 │ │ │ │ + rsbeq fp, r8, r4, lsl #16 │ │ │ │ + rsbeq r5, r9, lr, lsr #10 │ │ │ │ + rsbeq fp, r8, r6, ror #15 │ │ │ │ + rsbeq r5, r9, r0, lsl r5 │ │ │ │ + rsbeq fp, r8, r8, asr #15 │ │ │ │ + strdeq r5, [r9], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq fp, r8, sl, lsr #15 │ │ │ │ + strhteq r5, [r9], #-78 @ 0xffffffb2 │ │ │ │ + rsbeq fp, r8, r6, ror r7 │ │ │ │ + rsbeq r5, r9, r0, ror r4 │ │ │ │ + rsbeq fp, r8, r8, lsr #14 │ │ │ │ + rsbeq r5, r9, r6, asr #8 │ │ │ │ + strdeq fp, [r8], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r5, r9, r0, ror #7 │ │ │ │ + mlseq r8, r8, r6, fp │ │ │ │ + rsbeq r5, r9, r2, asr #7 │ │ │ │ + rsbeq fp, r8, sl, ror r6 │ │ │ │ + rsbeq r5, r9, r8, lsl #7 │ │ │ │ + rsbeq fp, r8, r0, asr #12 │ │ │ │ + rsbeq r5, r9, lr, ror #6 │ │ │ │ + rsbeq fp, r8, r4, lsr #12 │ │ │ │ + rsbeq r5, r9, ip, asr #6 │ │ │ │ + rsbeq fp, r8, r2, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq da1088 │ │ │ │ stcmi 2, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ bmi ffeb47a4 │ │ │ │ ldrmi r4, [r9], -sl, lsl #13 │ │ │ │ @@ -344121,25 +344121,25 @@ │ │ │ │ ldmdami r1, {r0, r1, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ @ instruction: 0xff2af6b4 │ │ │ │ strbt r9, [r4], ip, lsl #24 │ │ │ │ ... │ │ │ │ @ instruction: 0x0073bc94 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r9, r0, lsr r1 │ │ │ │ - rsbeq fp, r8, r8, ror #7 │ │ │ │ + rsbeq r5, r9, r8, lsr r1 │ │ │ │ + strdeq fp, [r8], #-48 @ 0xffffffd0 @ │ │ │ │ rsbseq fp, r3, r2, lsl #22 │ │ │ │ - ldrdeq r5, [r9], #-10 @ │ │ │ │ - mlseq r8, r2, r3, fp │ │ │ │ - rsbeq r5, r9, sl, lsr #32 │ │ │ │ - rsbeq fp, r8, r2, ror #5 │ │ │ │ - rsbeq r4, r9, sl, asr pc │ │ │ │ - strdeq r6, [r8], #-228 @ 0xffffff1c @ │ │ │ │ - strdeq r4, [r9], #-238 @ 0xffffff12 @ │ │ │ │ - strhteq fp, [r8], #-22 @ 0xffffffea │ │ │ │ + rsbeq r5, r9, r2, ror #1 │ │ │ │ + mlseq r8, sl, r3, fp │ │ │ │ + rsbeq r5, r9, r2, lsr r0 │ │ │ │ + rsbeq fp, r8, sl, ror #5 │ │ │ │ + rsbeq r4, r9, r2, ror #30 │ │ │ │ + strdeq r6, [r8], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r4, r9, r6, lsl #30 │ │ │ │ + strhteq fp, [r8], #-30 @ 0xffffffe2 │ │ │ │ bge 8fd238 │ │ │ │ bvc 59e8c8 │ │ │ │ andsls r4, r8, #64, 12 @ 0x4000000 │ │ │ │ blge 9bd1dc │ │ │ │ bleq 1b5ec5c │ │ │ │ @ instruction: 0xf0059316 │ │ │ │ blls 71fb00 │ │ │ │ @@ -344220,15 +344220,15 @@ │ │ │ │ bls 84eb94 │ │ │ │ stmdbcs r0, {r0, r1, r2, r4, r8, fp, ip, pc} │ │ │ │ andcs fp, r0, #12, 30 @ 0x30 │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ b 15ceb80 │ │ │ │ @ instruction: 0xf0400203 │ │ │ │ - blls 8834e0 │ │ │ │ + blls 8834e0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4303 @ 0x10cf │ │ │ │ strt r6, [r3], -fp, lsr #32 │ │ │ │ @ instruction: 0x460a6830 │ │ │ │ vmov.32 r9, d15[1] │ │ │ │ vldr d1, [pc] @ 1632e4 │ │ │ │ vmov.u16 r2, d7[2] │ │ │ │ @@ -344282,21 +344282,21 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r8, #-720]! @ 0xfffffd30 │ │ │ │ stmdbls ip, {r3, fp, lr} │ │ │ │ @ instruction: 0xf6b44478 │ │ │ │ stcls 13, cr15, [ip], {227} @ 0xe3 │ │ │ │ svclt 0x0000e59d │ │ │ │ ... │ │ │ │ - rsbeq r4, r9, sl, lsl lr │ │ │ │ - ldrdeq fp, [r8], #-2 @ │ │ │ │ - rsbeq r4, r9, r0, ror ip │ │ │ │ - rsbeq sl, r8, r8, lsr #30 │ │ │ │ + rsbeq r4, r9, r2, lsr #28 │ │ │ │ + ldrdeq fp, [r8], #-10 @ │ │ │ │ + rsbeq r4, r9, r8, ror ip │ │ │ │ + rsbeq sl, r8, r0, lsr pc │ │ │ │ addsle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - blls 883698 │ │ │ │ + blls 883698 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ ldmib sp, {r1, r2, r7, pc}^ │ │ │ │ stmdage r0!, {r1, r2, r4, r9, ip} │ │ │ │ andsls sl, r7, lr, lsl fp │ │ │ │ cdp 0, 11, cr9, cr15, cr1, {0} │ │ │ │ ldmdage pc, {r8, r9, fp, ip} @ │ │ │ │ blcs fed1ea78 │ │ │ │ @@ -344375,17 +344375,17 @@ │ │ │ │ @ instruction: 0x4604af7a │ │ │ │ vadd.i8 q10, , q12 │ │ │ │ ldrbtmi r1, [r8], #-365 @ 0xfffffe93 │ │ │ │ @ instruction: 0xf6b4300c │ │ │ │ stmdami r6!, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [r2, #-720]! @ 0xfffffd30 │ │ │ │ - blls 85c8b0 │ │ │ │ + blls 85c8b0 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 883988 │ │ │ │ + blls 883988 │ │ │ │ blvc 19f024 │ │ │ │ bleq 181ebc8 │ │ │ │ blcs 18ddc8 │ │ │ │ blge 9c99ac │ │ │ │ svclt 0x00184640 │ │ │ │ bleq 135f01c │ │ │ │ @ instruction: 0xf070f005 │ │ │ │ @@ -344471,28 +344471,28 @@ │ │ │ │ @ instruction: 0xf6b4300c │ │ │ │ ldmdami r3, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ stc2l 6, cr15, [r8], #-720 @ 0xfffffd30 │ │ │ │ svclt 0x0000e423 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strhteq r4, [r9], #-186 @ 0xffffff46 │ │ │ │ - rsbeq sl, r8, r2, ror lr │ │ │ │ - rsbeq r4, r9, lr, ror #21 │ │ │ │ - rsbeq sl, r8, r6, lsr #27 │ │ │ │ - rsbeq r4, r9, r0, ror sl │ │ │ │ - rsbeq sl, r8, r8, lsr #26 │ │ │ │ - ldrdeq r4, [r9], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq sl, r8, lr, lsl #25 │ │ │ │ - strhteq r4, [r9], #-152 @ 0xffffff68 │ │ │ │ - rsbeq sl, r8, r0, ror ip │ │ │ │ - mlseq r9, r8, r9, r4 │ │ │ │ - rsbeq sl, r8, r0, asr ip │ │ │ │ - rsbeq r4, r9, sl, ror r9 │ │ │ │ - rsbeq sl, r8, r2, lsr ip │ │ │ │ + rsbeq r4, r9, r2, asr #23 │ │ │ │ + rsbeq sl, r8, sl, ror lr │ │ │ │ + strdeq r4, [r9], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq sl, r8, lr, lsr #27 │ │ │ │ + rsbeq r4, r9, r8, ror sl │ │ │ │ + rsbeq sl, r8, r0, lsr sp │ │ │ │ + ldrdeq r4, [r9], #-158 @ 0xffffff62 @ │ │ │ │ + mlseq r8, r6, ip, sl │ │ │ │ + rsbeq r4, r9, r0, asr #19 │ │ │ │ + rsbeq sl, r8, r8, ror ip │ │ │ │ + rsbeq r4, r9, r0, lsr #19 │ │ │ │ + rsbeq sl, r8, r8, asr ip │ │ │ │ + rsbeq r4, r9, r2, lsl #19 │ │ │ │ + rsbeq sl, r8, sl, lsr ip │ │ │ │ vhadd.s8 d25, d1, d12 │ │ │ │ @ instruction: 0xf8df011e │ │ │ │ ldrbtmi r0, [r8], #-1200 @ 0xfffffb50 │ │ │ │ @ instruction: 0xf6b4300c │ │ │ │ @ instruction: 0xf8dffb7b │ │ │ │ stmdbls ip, {r3, r5, r7, sl} │ │ │ │ @ instruction: 0xf6b44478 │ │ │ │ @@ -344786,63 +344786,63 @@ │ │ │ │ @ instruction: 0xf6b4300c │ │ │ │ ldmdami r6!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf9f0f6b4 │ │ │ │ stmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r4, r9, r6, lsl r9 │ │ │ │ - rsbeq sl, r8, ip, asr #23 │ │ │ │ - strdeq r4, [r9], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq sl, r8, r8, lsr #23 │ │ │ │ - rsbeq r4, r9, ip, asr #17 │ │ │ │ - rsbeq sl, r8, r2, lsl #23 │ │ │ │ - rsbeq r4, r9, r6, ror r8 │ │ │ │ - rsbeq sl, r8, ip, lsr #22 │ │ │ │ - rsbeq r4, r9, r0, lsr r8 │ │ │ │ - rsbeq sl, r8, r8, ror #21 │ │ │ │ - strdeq r4, [r9], #-126 @ 0xffffff82 @ │ │ │ │ - strhteq sl, [r8], #-166 @ 0xffffff5a │ │ │ │ - rsbeq r4, r9, r0, asr #15 │ │ │ │ - rsbeq sl, r8, r8, ror sl │ │ │ │ - rsbeq r4, r9, r0, ror #19 │ │ │ │ - rsbeq r4, r9, r6, ror r6 │ │ │ │ - rsbeq sl, r8, lr, lsr #18 │ │ │ │ - rsbeq r4, r9, r8, asr r6 │ │ │ │ - rsbeq sl, r8, r0, lsl r9 │ │ │ │ - rsbeq r4, r9, r8, lsr r6 │ │ │ │ - strdeq sl, [r8], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r4, r9, sl, lsl r6 │ │ │ │ - ldrdeq sl, [r8], #-130 @ 0xffffff7e @ │ │ │ │ - strdeq r4, [r9], #-92 @ 0xffffffa4 @ │ │ │ │ - strhteq sl, [r8], #-132 @ 0xffffff7c │ │ │ │ - ldrdeq r4, [r9], #-92 @ 0xffffffa4 @ │ │ │ │ - mlseq r8, r4, r8, sl │ │ │ │ - strhteq r4, [r9], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq sl, r8, r4, ror r8 │ │ │ │ - mlseq r9, lr, r5, r4 │ │ │ │ - rsbeq sl, r8, r6, asr r8 │ │ │ │ - rsbeq r4, r9, r0, lsl #11 │ │ │ │ - rsbeq sl, r8, r8, lsr r8 │ │ │ │ - rsbeq r4, r9, r2, ror #10 │ │ │ │ - rsbeq sl, r8, sl, lsl r8 │ │ │ │ - rsbeq r4, r9, r4, asr #10 │ │ │ │ - strdeq sl, [r8], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r4, r9, r4, lsr #10 │ │ │ │ - ldrdeq sl, [r8], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r4, r9, r4, lsl #10 │ │ │ │ - strhteq sl, [r8], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r4, r9, r4, ror #9 │ │ │ │ - mlseq r8, ip, r7, sl │ │ │ │ - rsbeq r4, r9, r6, asr #9 │ │ │ │ - rsbeq sl, r8, lr, ror r7 │ │ │ │ - rsbeq r4, r9, r8, lsr #9 │ │ │ │ - rsbeq sl, r8, r0, ror #14 │ │ │ │ - rsbeq r4, r9, sl, lsl #9 │ │ │ │ - rsbeq sl, r8, r2, asr #14 │ │ │ │ + rsbeq r4, r9, lr, lsl r9 │ │ │ │ + ldrdeq sl, [r8], #-180 @ 0xffffff4c @ │ │ │ │ + strdeq r4, [r9], #-138 @ 0xffffff76 @ │ │ │ │ + strhteq sl, [r8], #-176 @ 0xffffff50 │ │ │ │ + ldrdeq r4, [r9], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq sl, r8, sl, lsl #23 │ │ │ │ + rsbeq r4, r9, lr, ror r8 │ │ │ │ + rsbeq sl, r8, r4, lsr fp │ │ │ │ + rsbeq r4, r9, r8, lsr r8 │ │ │ │ + strdeq sl, [r8], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r4, r9, r6, lsl #16 │ │ │ │ + strhteq sl, [r8], #-174 @ 0xffffff52 │ │ │ │ + rsbeq r4, r9, r8, asr #15 │ │ │ │ + rsbeq sl, r8, r0, lsl #21 │ │ │ │ + rsbeq r4, r9, r8, ror #19 │ │ │ │ + rsbeq r4, r9, lr, ror r6 │ │ │ │ + rsbeq sl, r8, r6, lsr r9 │ │ │ │ + rsbeq r4, r9, r0, ror #12 │ │ │ │ + rsbeq sl, r8, r8, lsl r9 │ │ │ │ + rsbeq r4, r9, r0, asr #12 │ │ │ │ + strdeq sl, [r8], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r4, r9, r2, lsr #12 │ │ │ │ + ldrdeq sl, [r8], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r4, r9, r4, lsl #12 │ │ │ │ + strhteq sl, [r8], #-140 @ 0xffffff74 │ │ │ │ + rsbeq r4, r9, r4, ror #11 │ │ │ │ + mlseq r8, ip, r8, sl │ │ │ │ + rsbeq r4, r9, r4, asr #11 │ │ │ │ + rsbeq sl, r8, ip, ror r8 │ │ │ │ + rsbeq r4, r9, r6, lsr #11 │ │ │ │ + rsbeq sl, r8, lr, asr r8 │ │ │ │ + rsbeq r4, r9, r8, lsl #11 │ │ │ │ + rsbeq sl, r8, r0, asr #16 │ │ │ │ + rsbeq r4, r9, sl, ror #10 │ │ │ │ + rsbeq sl, r8, r2, lsr #16 │ │ │ │ + rsbeq r4, r9, ip, asr #10 │ │ │ │ + rsbeq sl, r8, r4, lsl #16 │ │ │ │ + rsbeq r4, r9, ip, lsr #10 │ │ │ │ + rsbeq sl, r8, r4, ror #15 │ │ │ │ + rsbeq r4, r9, ip, lsl #10 │ │ │ │ + rsbeq sl, r8, r4, asr #15 │ │ │ │ + rsbeq r4, r9, ip, ror #9 │ │ │ │ + rsbeq sl, r8, r4, lsr #15 │ │ │ │ + rsbeq r4, r9, lr, asr #9 │ │ │ │ + rsbeq sl, r8, r6, lsl #15 │ │ │ │ + strhteq r4, [r9], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq sl, r8, r8, ror #14 │ │ │ │ + mlseq r9, r2, r4, r4 │ │ │ │ + rsbeq sl, r8, sl, asr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ ldrmi fp, [r2], fp, lsr #1 │ │ │ │ @ instruction: 0x46044699 │ │ │ │ @ instruction: 0xf06f4608 │ │ │ │ @@ -345210,24 +345210,24 @@ │ │ │ │ bls 9182bc │ │ │ │ svclt 0x0000e7df │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sl, r3, r2, ror #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq sl, r3, r4, asr #24 │ │ │ │ - rsbeq r4, r9, r6, lsr #1 │ │ │ │ - rsbeq sl, r8, lr, asr r3 │ │ │ │ - rsbeq r3, r9, sl, ror pc │ │ │ │ - rsbeq sl, r8, r2, lsr r2 │ │ │ │ - rsbeq r3, r9, ip, asr pc │ │ │ │ - rsbeq sl, r8, r4, lsl r2 │ │ │ │ - rsbeq r3, r9, r4, lsr #30 │ │ │ │ - ldrdeq sl, [r8], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r3, r9, r0, asr #29 │ │ │ │ - rsbeq sl, r8, r8, ror r1 │ │ │ │ + rsbeq r4, r9, lr, lsr #1 │ │ │ │ + rsbeq sl, r8, r6, ror #6 │ │ │ │ + rsbeq r3, r9, r2, lsl #31 │ │ │ │ + rsbeq sl, r8, sl, lsr r2 │ │ │ │ + rsbeq r3, r9, r4, ror #30 │ │ │ │ + rsbeq sl, r8, ip, lsl r2 │ │ │ │ + rsbeq r3, r9, ip, lsr #30 │ │ │ │ + rsbeq sl, r8, r4, ror #3 │ │ │ │ + rsbeq r3, r9, r8, asr #29 │ │ │ │ + rsbeq sl, r8, r0, lsl #3 │ │ │ │ @ instruction: 0x561ce9dd │ │ │ │ blcs 18aef8 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf892e591 │ │ │ │ @ instruction: 0x07c9105d │ │ │ │ ldmdbvs r2, {r0, r1, r2, r6, r7, sl, ip, lr, pc} │ │ │ │ umaalcs pc, r4, r2, r8 @ │ │ │ │ @@ -345437,28 +345437,28 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ ... │ │ │ │ @ instruction: 0xffff68e9 │ │ │ │ @ instruction: 0xffff996b │ │ │ │ @ instruction: 0xffff68cb │ │ │ │ - rsbeq r3, r9, ip, lsr #22 │ │ │ │ - rsbeq r9, r8, r4, ror #27 │ │ │ │ - rsbeq r3, r9, r0, lsl fp │ │ │ │ - rsbeq r9, r8, r8, asr #27 │ │ │ │ - rsbeq r3, r9, lr, ror #21 │ │ │ │ - rsbeq r9, r8, r6, lsr #27 │ │ │ │ - ldrdeq r3, [r9], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r9, r8, r8, lsl #27 │ │ │ │ - rsbeq r3, r9, sl, lsr #21 │ │ │ │ - rsbeq r9, r8, r2, ror #26 │ │ │ │ - rsbeq r3, r9, ip, lsl #21 │ │ │ │ - rsbeq r9, r8, r4, asr #26 │ │ │ │ - rsbeq r3, r9, lr, ror #20 │ │ │ │ - rsbeq r9, r8, r6, lsr #26 │ │ │ │ + rsbeq r3, r9, r4, lsr fp │ │ │ │ + rsbeq r9, r8, ip, ror #27 │ │ │ │ + rsbeq r3, r9, r8, lsl fp │ │ │ │ + ldrdeq r9, [r8], #-208 @ 0xffffff30 @ │ │ │ │ + strdeq r3, [r9], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r9, r8, lr, lsr #27 │ │ │ │ + ldrdeq r3, [r9], #-168 @ 0xffffff58 @ │ │ │ │ + mlseq r8, r0, sp, r9 │ │ │ │ + strhteq r3, [r9], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r9, r8, sl, ror #26 │ │ │ │ + mlseq r9, r4, sl, r3 │ │ │ │ + rsbeq r9, r8, ip, asr #26 │ │ │ │ + rsbeq r3, r9, r6, ror sl │ │ │ │ + rsbeq r9, r8, lr, lsr #26 │ │ │ │ cdp 8, 0, cr6, cr7, cr3, {0} │ │ │ │ @ instruction: 0x46202a90 │ │ │ │ @ instruction: 0xeeb8aa27 │ │ │ │ ldmdavs r9, {r0, r1, r2, r5, r6, r8, r9, fp} │ │ │ │ @ instruction: 0xf004ab28 │ │ │ │ stmdacs r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ blls b98bb4 │ │ │ │ @@ -345556,30 +345556,30 @@ │ │ │ │ strbmi r9, [lr], -sp, lsl #26 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf7ffab7c │ │ │ │ vstrls s22, [sp, #-1016] @ 0xfffffc08 │ │ │ │ blcs 1760cc │ │ │ │ blge 1ee18b4 │ │ │ │ blt fff627b8 │ │ │ │ - strhteq r3, [r9], #-158 @ 0xffffff62 │ │ │ │ - rsbeq r9, r8, r6, ror ip │ │ │ │ - rsbeq r3, r9, r4, asr r9 │ │ │ │ - rsbeq r9, r8, ip, lsl #24 │ │ │ │ - rsbeq r3, r9, r6, lsr r9 │ │ │ │ - rsbeq r9, r8, lr, ror #23 │ │ │ │ - rsbeq r3, r9, r8, lsl r9 │ │ │ │ - ldrdeq r9, [r8], #-176 @ 0xffffff50 @ │ │ │ │ - strdeq r3, [r9], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r9, r8, sl, lsr #23 │ │ │ │ - ldrdeq r3, [r9], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r9, r8, ip, lsl #23 │ │ │ │ - strhteq r3, [r9], #-134 @ 0xffffff7a │ │ │ │ - rsbeq r9, r8, lr, ror #22 │ │ │ │ - mlseq r9, r8, r8, r3 │ │ │ │ - rsbeq r9, r8, r0, asr fp │ │ │ │ + rsbeq r3, r9, r6, asr #19 │ │ │ │ + rsbeq r9, r8, lr, ror ip │ │ │ │ + rsbeq r3, r9, ip, asr r9 │ │ │ │ + rsbeq r9, r8, r4, lsl ip │ │ │ │ + rsbeq r3, r9, lr, lsr r9 │ │ │ │ + strdeq r9, [r8], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r3, r9, r0, lsr #18 │ │ │ │ + ldrdeq r9, [r8], #-184 @ 0xffffff48 @ │ │ │ │ + strdeq r3, [r9], #-138 @ 0xffffff76 @ │ │ │ │ + strhteq r9, [r8], #-178 @ 0xffffff4e │ │ │ │ + ldrdeq r3, [r9], #-140 @ 0xffffff74 @ │ │ │ │ + mlseq r8, r4, fp, r9 │ │ │ │ + strhteq r3, [r9], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r9, r8, r6, ror fp │ │ │ │ + rsbeq r3, r9, r0, lsr #17 │ │ │ │ + rsbeq r9, r8, r8, asr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 21fcbc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ bmi ff376070 │ │ │ │ blmi ff376278 │ │ │ │ @@ -345779,38 +345779,38 @@ │ │ │ │ @ instruction: 0xf6b34478 │ │ │ │ strb pc, [pc, sp, lsr #20]! @ │ │ │ │ cdp 6, 11, cr15, cr8, cr12, {5} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq sl, r3, r4, ror #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, r9, r6, lsl #16 │ │ │ │ - rsbeq r3, r9, r2, asr #14 │ │ │ │ - strdeq r9, [r8], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r3, r9, lr, lsl r7 │ │ │ │ - rsbeq r3, r9, r6, lsl #13 │ │ │ │ - rsbeq r9, r8, lr, lsr r9 │ │ │ │ - rsbeq r3, r9, ip, ror #12 │ │ │ │ - rsbeq r9, r8, r4, lsr #18 │ │ │ │ + rsbeq r3, r9, lr, lsl #16 │ │ │ │ + rsbeq r3, r9, sl, asr #14 │ │ │ │ + rsbeq r9, r8, r2, lsl #20 │ │ │ │ + rsbeq r3, r9, r6, lsr #14 │ │ │ │ + rsbeq r3, r9, lr, lsl #13 │ │ │ │ + rsbeq r9, r8, r6, asr #18 │ │ │ │ + rsbeq r3, r9, r4, ror r6 │ │ │ │ + rsbeq r9, r8, ip, lsr #18 │ │ │ │ rsbseq sl, r3, lr, lsr r0 │ │ │ │ - rsbeq r3, r9, r2, lsr r6 │ │ │ │ - rsbeq r9, r8, sl, ror #17 │ │ │ │ - rsbeq r3, r9, r8, lsl r6 │ │ │ │ - ldrdeq r9, [r8], #-128 @ 0xffffff80 @ │ │ │ │ - strdeq r3, [r9], #-94 @ 0xffffffa2 @ │ │ │ │ - mlseq r9, ip, r8, r3 │ │ │ │ - rsbeq r3, r9, r6, lsl #11 │ │ │ │ - rsbeq r9, r8, lr, lsr r8 │ │ │ │ - rsbeq r3, r9, r0, lsl #11 │ │ │ │ - rsbeq r3, r9, lr, lsr r5 │ │ │ │ - strdeq r9, [r8], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r3, r9, r4, lsr #10 │ │ │ │ - ldrdeq r9, [r8], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r3, r9, r6, lsl #10 │ │ │ │ - strhteq r9, [r8], #-124 @ 0xffffff84 │ │ │ │ + rsbeq r3, r9, sl, lsr r6 │ │ │ │ + strdeq r9, [r8], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r3, r9, r0, lsr #12 │ │ │ │ + ldrdeq r9, [r8], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r3, r9, r6, lsl #12 │ │ │ │ + rsbeq r3, r9, r4, lsr #17 │ │ │ │ + rsbeq r3, r9, lr, lsl #11 │ │ │ │ + rsbeq r9, r8, r6, asr #16 │ │ │ │ + rsbeq r3, r9, r8, lsl #11 │ │ │ │ + rsbeq r3, r9, r6, asr #10 │ │ │ │ + strdeq r9, [r8], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r3, r9, ip, lsr #10 │ │ │ │ + rsbeq r9, r8, r2, ror #15 │ │ │ │ + rsbeq r3, r9, lr, lsl #10 │ │ │ │ + rsbeq r9, r8, r4, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbbda4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {1} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ strmi pc, [r3], -r3, lsr #28 │ │ │ │ @@ -345821,16 +345821,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6b3300c │ │ │ │ stmdami r5, {r0, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf9d0f6b3 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r3, r9, sl, asr #8 │ │ │ │ - rsbeq r9, r8, r2, lsl #14 │ │ │ │ + rsbeq r3, r9, r2, asr r4 │ │ │ │ + rsbeq r9, r8, sl, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbbdf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 1, cr2, [r6], {-0} │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0x4603fdfb │ │ │ │ @@ -345841,16 +345841,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6b3300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf9a8f6b3 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - strdeq r3, [r9], #-58 @ 0xffffffc6 @ │ │ │ │ - strhteq r9, [r8], #-98 @ 0xffffff9e │ │ │ │ + rsbeq r3, r9, r2, lsl #8 │ │ │ │ + strhteq r9, [r8], #-106 @ 0xffffff96 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stclmi 0, cr11, [r1, #604]! @ 0x25c │ │ │ │ ldrmi r4, [r9], r1, ror #25 │ │ │ │ @ instruction: 0x4607447d │ │ │ │ @@ -346076,43 +346076,43 @@ │ │ │ │ @ instruction: 0xf6b24478 │ │ │ │ @ instruction: 0xf04fffd9 │ │ │ │ @ instruction: 0xe67233ff │ │ │ │ stcl 6, cr15, [r2], #-688 @ 0xfffffd50 │ │ │ │ rsbseq r9, r3, r8, lsr #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r9, r3, r2, asr #26 │ │ │ │ - rsbeq r3, r9, r6, ror #6 │ │ │ │ - rsbeq r3, r9, r0, asr r3 │ │ │ │ - rsbeq r3, r9, r8, ror #5 │ │ │ │ - rsbeq r9, r8, r0, lsr #11 │ │ │ │ - rsbeq r3, r9, ip, asr #5 │ │ │ │ - rsbeq r9, r8, r4, lsl #11 │ │ │ │ - strhteq r3, [r9], #-34 @ 0xffffffde │ │ │ │ - rsbeq r3, r9, r2, asr r2 │ │ │ │ - rsbeq r3, r9, ip, ror #3 │ │ │ │ - rsbeq r9, r8, r4, lsr #9 │ │ │ │ - rsbeq r3, r9, lr, asr #3 │ │ │ │ - rsbeq r9, r8, r6, lsl #9 │ │ │ │ - rsbeq r3, r9, ip, lsr #3 │ │ │ │ - rsbeq r3, r9, r0, lsr #2 │ │ │ │ - ldrdeq r9, [r8], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r3, r9, lr, ror #6 │ │ │ │ + rsbeq r3, r9, r8, asr r3 │ │ │ │ + strdeq r3, [r9], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r9, r8, r8, lsr #11 │ │ │ │ + ldrdeq r3, [r9], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r9, r8, ip, lsl #11 │ │ │ │ + strhteq r3, [r9], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq r3, r9, sl, asr r2 │ │ │ │ + strdeq r3, [r9], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r9, r8, ip, lsr #9 │ │ │ │ + ldrdeq r3, [r9], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq r9, r8, lr, lsl #9 │ │ │ │ + strhteq r3, [r9], #-20 @ 0xffffffec │ │ │ │ + rsbeq r3, r9, r8, lsr #2 │ │ │ │ + rsbeq r9, r8, r0, ror #7 │ │ │ │ + rsbeq r3, r9, sl, lsl #2 │ │ │ │ + rsbeq r9, r8, r2, asr #7 │ │ │ │ + rsbeq r3, r9, lr, ror #1 │ │ │ │ + rsbeq r3, r9, ip, lsl #7 │ │ │ │ + ldrdeq r3, [r9], #-4 @ │ │ │ │ + rsbeq r9, r8, ip, lsl #7 │ │ │ │ + strhteq r3, [r9], #-8 │ │ │ │ rsbeq r3, r9, r2, lsl #2 │ │ │ │ - strhteq r9, [r8], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq r3, r9, r6, ror #1 │ │ │ │ - rsbeq r3, r9, r4, lsl #7 │ │ │ │ - rsbeq r3, r9, ip, asr #1 │ │ │ │ - rsbeq r9, r8, r4, lsl #7 │ │ │ │ - strhteq r3, [r9], #-0 │ │ │ │ - strdeq r3, [r9], #-10 @ │ │ │ │ - mlseq r9, r0, r0, r3 │ │ │ │ - rsbeq r3, r9, lr, lsr #6 │ │ │ │ - rsbeq r3, r9, r8, ror r0 │ │ │ │ - rsbeq r3, r9, r2, lsr #1 │ │ │ │ - rsbeq r3, r9, lr, asr r0 │ │ │ │ - rsbeq r9, r8, r4, lsl r3 │ │ │ │ + mlseq r9, r8, r0, r3 │ │ │ │ + rsbeq r3, r9, r6, lsr r3 │ │ │ │ + rsbeq r3, r9, r0, lsl #1 │ │ │ │ + rsbeq r3, r9, sl, lsr #1 │ │ │ │ + rsbeq r3, r9, r6, rrx │ │ │ │ + rsbeq r9, r8, ip, lsl r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ssatgt pc, #9, pc, asr #17 @ │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ smlatbcs r0, r8, r6, r2 │ │ │ │ @@ -346539,117 +346539,117 @@ │ │ │ │ blx 20a31ce │ │ │ │ strtmi r4, [r1], -fp, ror #16 │ │ │ │ @ instruction: 0xf6b24478 │ │ │ │ ldrb pc, [r7], #3127 @ 0xc37 @ │ │ │ │ rsbseq r9, r3, r8, lsl #19 │ │ │ │ @ instruction: 0xffff5c77 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r2, [r9], #-254 @ 0xffffff02 │ │ │ │ - rsbeq r3, r9, r6, asr r2 │ │ │ │ - rsbeq r2, r9, r8, ror #30 │ │ │ │ - rsbeq r9, r8, lr, lsl r2 │ │ │ │ + rsbeq r2, r9, r6, asr #31 │ │ │ │ + rsbeq r3, r9, lr, asr r2 │ │ │ │ + rsbeq r2, r9, r0, ror pc │ │ │ │ + rsbeq r9, r8, r6, lsr #4 │ │ │ │ rsbseq r9, r3, r4, lsr r9 │ │ │ │ - rsbeq r2, r9, r8, lsr pc │ │ │ │ + rsbeq r2, r9, r0, asr #30 │ │ │ │ @ instruction: 0xffff8a11 │ │ │ │ @ instruction: 0xffff6a9b │ │ │ │ @ instruction: 0xffff9ccf │ │ │ │ @ instruction: 0xffff9bc3 │ │ │ │ - rsbeq r3, r9, r4, asr #3 │ │ │ │ - strhteq r2, [r9], #-236 @ 0xffffff14 │ │ │ │ - rsbeq r9, r8, r2, ror r1 │ │ │ │ + rsbeq r3, r9, ip, asr #3 │ │ │ │ + rsbeq r2, r9, r4, asr #29 │ │ │ │ + rsbeq r9, r8, sl, ror r1 │ │ │ │ @ instruction: 0xfffffabf │ │ │ │ andeq r0, r0, r9, lsr r7 │ │ │ │ @ instruction: 0xffff8751 │ │ │ │ - rsbeq r2, r9, r0, ror lr │ │ │ │ - rsbeq r9, r8, r6, lsr #2 │ │ │ │ - rsbeq r2, r9, r2, asr lr │ │ │ │ - rsbeq r9, r8, r8, lsl #2 │ │ │ │ + rsbeq r2, r9, r8, ror lr │ │ │ │ + rsbeq r9, r8, lr, lsr #2 │ │ │ │ + rsbeq r2, r9, sl, asr lr │ │ │ │ + rsbeq r9, r8, r0, lsl r1 │ │ │ │ @ instruction: 0xffffcd1d │ │ │ │ @ instruction: 0xffff8675 │ │ │ │ - rsbeq r2, r9, ip, lsl #28 │ │ │ │ - rsbeq r9, r8, r2, asr #1 │ │ │ │ - rsbeq r2, r9, ip, ror #27 │ │ │ │ - rsbeq r9, r8, sl, lsr #1 │ │ │ │ - strhteq r2, [r9], #-210 @ 0xffffff2e │ │ │ │ - rsbeq r9, r8, r8, rrx │ │ │ │ + rsbeq r2, r9, r4, lsl lr │ │ │ │ + rsbeq r9, r8, sl, asr #1 │ │ │ │ + strdeq r2, [r9], #-212 @ 0xffffff2c @ │ │ │ │ + strhteq r9, [r8], #-2 │ │ │ │ + strhteq r2, [r9], #-218 @ 0xffffff26 │ │ │ │ + rsbeq r9, r8, r0, ror r0 │ │ │ │ @ instruction: 0xffff8569 │ │ │ │ - rsbeq r2, r9, r0, lsl #27 │ │ │ │ - rsbeq r9, r8, r6, lsr r0 │ │ │ │ + rsbeq r2, r9, r8, lsl #27 │ │ │ │ + rsbeq r9, r8, lr, lsr r0 │ │ │ │ @ instruction: 0xffff5a23 │ │ │ │ - rsbeq r2, r9, lr, asr #26 │ │ │ │ - rsbeq r9, r8, r4 │ │ │ │ + rsbeq r2, r9, r6, asr sp │ │ │ │ + rsbeq r9, r8, ip │ │ │ │ @ instruction: 0xffff7de5 │ │ │ │ - rsbeq r2, r9, ip, lsl sp │ │ │ │ - ldrdeq r8, [r8], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r2, r9, r4, lsr #26 │ │ │ │ + ldrdeq r8, [r8], #-250 @ 0xffffff06 @ │ │ │ │ muleq r0, r3, r7 │ │ │ │ - rsbeq r2, r9, sl, ror #25 │ │ │ │ - rsbeq r8, r8, r0, lsr #31 │ │ │ │ + strdeq r2, [r9], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r8, r8, r8, lsr #31 │ │ │ │ @ instruction: 0xffff59cd │ │ │ │ - strhteq r2, [r9], #-200 @ 0xffffff38 │ │ │ │ - rsbeq r8, r8, lr, ror #30 │ │ │ │ + rsbeq r2, r9, r0, asr #25 │ │ │ │ + rsbeq r8, r8, r6, ror pc │ │ │ │ @ instruction: 0xffff83bb │ │ │ │ - rsbeq r2, r9, r6, lsl #25 │ │ │ │ - rsbeq r8, r8, ip, lsr pc │ │ │ │ + rsbeq r2, r9, lr, lsl #25 │ │ │ │ + rsbeq r8, r8, r4, asr #30 │ │ │ │ @ instruction: 0xffffe8b7 │ │ │ │ - rsbeq r2, r9, r8, asr #24 │ │ │ │ - strdeq r8, [r8], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r2, r9, r0, asr ip │ │ │ │ + rsbeq r8, r8, r6, lsl #30 │ │ │ │ @ instruction: 0xffffb2d5 │ │ │ │ - rsbeq r2, r9, sl, lsl ip │ │ │ │ - ldrdeq r8, [r8], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r2, r9, r2, lsr #24 │ │ │ │ + ldrdeq r8, [r8], #-234 @ 0xffffff16 @ │ │ │ │ @ instruction: 0xffffb9ab │ │ │ │ - rsbeq r2, r9, r6, ror #23 │ │ │ │ - mlseq r8, lr, lr, r8 │ │ │ │ + rsbeq r2, r9, lr, ror #23 │ │ │ │ + rsbeq r8, r8, r6, lsr #29 │ │ │ │ @ instruction: 0xffff8085 │ │ │ │ - strhteq r2, [r9], #-186 @ 0xffffff46 │ │ │ │ - rsbeq r8, r8, r2, ror lr │ │ │ │ + rsbeq r2, r9, r2, asr #23 │ │ │ │ + rsbeq r8, r8, sl, ror lr │ │ │ │ @ instruction: 0xffff7a91 │ │ │ │ @ instruction: 0xffff7b6b │ │ │ │ - rsbeq r2, r9, ip, ror fp │ │ │ │ - rsbeq r8, r8, r4, lsr lr │ │ │ │ + rsbeq r2, r9, r4, lsl #23 │ │ │ │ + rsbeq r8, r8, ip, lsr lr │ │ │ │ @ instruction: 0xffff6357 │ │ │ │ - rsbeq r2, r9, r0, asr fp │ │ │ │ - rsbeq r8, r8, r8, lsl #28 │ │ │ │ + rsbeq r2, r9, r8, asr fp │ │ │ │ + rsbeq r8, r8, r0, lsl lr │ │ │ │ @ instruction: 0xffff791f │ │ │ │ - rsbeq r2, r9, r4, lsr #22 │ │ │ │ - ldrdeq r8, [r8], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r2, r9, ip, lsr #22 │ │ │ │ + rsbeq r8, r8, r4, ror #27 │ │ │ │ @ instruction: 0xfffff6df │ │ │ │ - strdeq r2, [r9], #-168 @ 0xffffff58 @ │ │ │ │ - strhteq r8, [r8], #-208 @ 0xffffff30 │ │ │ │ + rsbeq r2, r9, r0, lsl #22 │ │ │ │ + strhteq r8, [r8], #-216 @ 0xffffff28 │ │ │ │ @ instruction: 0xfffff663 │ │ │ │ - rsbeq r2, r9, ip, asr #21 │ │ │ │ - rsbeq r8, r8, r4, lsl #27 │ │ │ │ - rsbeq r9, r8, r4, lsr #19 │ │ │ │ - ldrdeq r2, [r9], #-160 @ 0xffffff60 @ │ │ │ │ + ldrdeq r2, [r9], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r8, r8, ip, lsl #27 │ │ │ │ + rsbeq r9, r8, ip, lsr #19 │ │ │ │ + ldrdeq r2, [r9], #-168 @ 0xffffff58 @ │ │ │ │ @ instruction: 0xffff5c3d │ │ │ │ - strhteq r2, [r9], #-214 @ 0xffffff2a │ │ │ │ - rsbeq r4, r8, lr, lsr #21 │ │ │ │ - rsbeq r2, r9, r8, ror #20 │ │ │ │ - rsbeq r8, r8, r0, lsr #26 │ │ │ │ - rsbeq r2, r9, lr, asr #20 │ │ │ │ - rsbeq r8, r8, r6, lsl #26 │ │ │ │ - rsbeq r2, r9, r2, lsl #27 │ │ │ │ - rsbeq r2, r9, ip, asr #27 │ │ │ │ - rsbeq r2, r9, r4, lsl sl │ │ │ │ - rsbeq r8, r8, ip, asr #25 │ │ │ │ - strhteq r2, [r9], #-216 @ 0xffffff28 │ │ │ │ - rsbeq r2, r9, lr, ror #27 │ │ │ │ - ldrdeq r2, [r9], #-154 @ 0xffffff66 @ │ │ │ │ - mlseq r8, r2, ip, r8 │ │ │ │ - ldrdeq r2, [r9], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r2, r9, r8, lsr #28 │ │ │ │ - rsbeq r2, r9, r0, lsr #19 │ │ │ │ - rsbeq r8, r8, r8, asr ip │ │ │ │ - rsbeq r2, r9, r0, lsl lr │ │ │ │ - rsbeq r2, r9, sl, lsr lr │ │ │ │ - rsbeq r2, r9, r6, ror #18 │ │ │ │ - rsbeq r8, r8, lr, lsl ip │ │ │ │ - rsbeq r2, r9, ip, lsr lr │ │ │ │ - rsbeq r2, r9, ip, lsl #28 │ │ │ │ - rsbeq r2, r9, r8, lsl r9 │ │ │ │ - ldrdeq r8, [r8], #-176 @ 0xffffff50 @ │ │ │ │ + strhteq r2, [r9], #-222 @ 0xffffff22 │ │ │ │ + strhteq r4, [r8], #-166 @ 0xffffff5a │ │ │ │ + rsbeq r2, r9, r0, ror sl │ │ │ │ + rsbeq r8, r8, r8, lsr #26 │ │ │ │ + rsbeq r2, r9, r6, asr sl │ │ │ │ + rsbeq r8, r8, lr, lsl #26 │ │ │ │ + rsbeq r2, r9, sl, lsl #27 │ │ │ │ + ldrdeq r2, [r9], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r2, r9, ip, lsl sl │ │ │ │ + ldrdeq r8, [r8], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r2, r9, r0, asr #27 │ │ │ │ + strdeq r2, [r9], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r2, r9, r2, ror #19 │ │ │ │ + mlseq r8, sl, ip, r8 │ │ │ │ + ldrdeq r2, [r9], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r2, r9, r0, lsr lr │ │ │ │ + rsbeq r2, r9, r8, lsr #19 │ │ │ │ + rsbeq r8, r8, r0, ror #24 │ │ │ │ + rsbeq r2, r9, r8, lsl lr │ │ │ │ + rsbeq r2, r9, r2, asr #28 │ │ │ │ + rsbeq r2, r9, lr, ror #18 │ │ │ │ + rsbeq r8, r8, r6, lsr #24 │ │ │ │ + rsbeq r2, r9, r4, asr #28 │ │ │ │ + rsbeq r2, r9, r4, lsl lr │ │ │ │ + rsbeq r2, r9, r0, lsr #18 │ │ │ │ + ldrdeq r8, [r8], #-184 @ 0xffffff48 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbcac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf7ffb082 │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00084603 │ │ │ │ @@ -346660,16 +346660,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6b2300c │ │ │ │ stmdami r5, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 12233c2 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r2, r9, lr, lsr #14 │ │ │ │ - rsbeq r8, r8, r6, ror #19 │ │ │ │ + rsbeq r2, r9, r6, lsr r7 │ │ │ │ + rsbeq r8, r8, lr, ror #19 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1777364 │ │ │ │ blmi 1777380 │ │ │ │ addslt r4, r0, sl, ror r4 │ │ │ │ @@ -346757,24 +346757,24 @@ │ │ │ │ @ instruction: 0xf6b2300c │ │ │ │ stmdami lr, {r0, r1, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6b24478 │ │ │ │ ldr pc, [lr, r3, lsl #21] │ │ │ │ svc 0x000ef6ab │ │ │ │ ldrsbteq r9, [r3], #-12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, r9, r8, lsl r7 │ │ │ │ - rsbeq r2, r9, r6, ror r6 │ │ │ │ - rsbeq r4, r8, ip, asr r9 │ │ │ │ + rsbeq r2, r9, r0, lsr #14 │ │ │ │ + rsbeq r2, r9, lr, ror r6 │ │ │ │ + rsbeq r4, r8, r4, ror #18 │ │ │ │ rsbseq r9, r3, r2, asr #32 │ │ │ │ - rsbeq r2, r9, r4, lsr #12 │ │ │ │ - ldrdeq r8, [r8], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r2, r9, ip, asr #11 │ │ │ │ - rsbeq r8, r8, r4, lsl #17 │ │ │ │ - rsbeq r2, r9, lr, lsr #11 │ │ │ │ - ldrdeq r2, [r9], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r2, r9, ip, lsr #12 │ │ │ │ + rsbeq r8, r8, r4, ror #17 │ │ │ │ + ldrdeq r2, [r9], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r8, r8, ip, lsl #17 │ │ │ │ + strhteq r2, [r9], #-86 @ 0xffffffaa │ │ │ │ + rsbeq r2, r9, r0, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4693b09d │ │ │ │ strmi r4, [r5], -r1, ror #21 │ │ │ │ orrhi pc, r4, #14614528 @ 0xdf0000 │ │ │ │ @@ -346999,42 +346999,42 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe2f6b1 │ │ │ │ ldrbtmi r4, [r8], #-2079 @ 0xfffff7e1 │ │ │ │ @ instruction: 0xf89ef6b2 │ │ │ │ @ instruction: 0xe68f6037 │ │ │ │ stc 6, cr15, [r8, #-684]! @ 0xfffffd54 │ │ │ │ rsbseq r8, r3, lr, lsr #30 │ │ │ │ - rsbeq r2, r9, sl, asr r5 │ │ │ │ + rsbeq r2, r9, r2, ror #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r2, [r9], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq r2, r9, r2, asr #9 │ │ │ │ rsbseq r8, r3, r0, lsl #29 │ │ │ │ - rsbeq r2, r9, r8, ror r4 │ │ │ │ - rsbeq r8, r8, r0, lsr r7 │ │ │ │ - rsbeq r2, r9, r4, lsl r4 │ │ │ │ - rsbeq r8, r8, ip, asr #13 │ │ │ │ - rsbeq r2, r9, r8, ror r3 │ │ │ │ - rsbeq r8, r8, r0, lsr r6 │ │ │ │ - rsbeq r2, r9, r2, lsl #6 │ │ │ │ - strhteq r8, [r8], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq r2, r9, r6, ror #5 │ │ │ │ - mlseq r8, lr, r5, r8 │ │ │ │ - rsbeq r2, r9, ip, asr #5 │ │ │ │ - rsbeq r2, r9, sl, ror #15 │ │ │ │ - rsbeq r2, r9, lr, lsr #5 │ │ │ │ - rsbeq r8, r8, r4, ror #10 │ │ │ │ - rsbeq r2, r9, r8, asr r2 │ │ │ │ - rsbeq r2, r9, sl, ror #15 │ │ │ │ - rsbeq r2, r9, sl, lsr r2 │ │ │ │ - strdeq r8, [r8], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r2, r9, lr, lsl r2 │ │ │ │ - rsbeq r2, r9, r0, ror #14 │ │ │ │ - rsbeq r2, r9, r0, lsl #4 │ │ │ │ - strhteq r8, [r8], #-70 @ 0xffffffba │ │ │ │ - rsbeq r2, r9, r4, ror #3 │ │ │ │ - rsbeq r2, r9, r2, asr r7 │ │ │ │ + rsbeq r2, r9, r0, lsl #9 │ │ │ │ + rsbeq r8, r8, r8, lsr r7 │ │ │ │ + rsbeq r2, r9, ip, lsl r4 │ │ │ │ + ldrdeq r8, [r8], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r2, r9, r0, lsl #7 │ │ │ │ + rsbeq r8, r8, r8, lsr r6 │ │ │ │ + rsbeq r2, r9, sl, lsl #6 │ │ │ │ + rsbeq r8, r8, r2, asr #11 │ │ │ │ + rsbeq r2, r9, lr, ror #5 │ │ │ │ + rsbeq r8, r8, r6, lsr #11 │ │ │ │ + ldrdeq r2, [r9], #-36 @ 0xffffffdc @ │ │ │ │ + strdeq r2, [r9], #-114 @ 0xffffff8e @ │ │ │ │ + strhteq r2, [r9], #-38 @ 0xffffffda │ │ │ │ + rsbeq r8, r8, ip, ror #10 │ │ │ │ + rsbeq r2, r9, r0, ror #4 │ │ │ │ + strdeq r2, [r9], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r2, r9, r2, asr #4 │ │ │ │ + strdeq r8, [r8], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r2, r9, r6, lsr #4 │ │ │ │ + rsbeq r2, r9, r8, ror #14 │ │ │ │ + rsbeq r2, r9, r8, lsl #4 │ │ │ │ + strhteq r8, [r8], #-78 @ 0xffffffb2 │ │ │ │ + rsbeq r2, r9, ip, ror #3 │ │ │ │ + rsbeq r2, r9, sl, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbd0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3088 @ 0xfffff3f0 │ │ │ │ stmib sp, {r0, r4, sl, fp, ip, pc}^ │ │ │ │ @@ -347054,16 +347054,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff74f6b1 │ │ │ │ stmdbls sp, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6b24478 │ │ │ │ blls 4e3fdc │ │ │ │ andlt r4, lr, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r2, r9, r8, lsl #2 │ │ │ │ - rsbeq r8, r8, r0, asr #7 │ │ │ │ + rsbeq r2, r9, r0, lsl r1 │ │ │ │ + rsbeq r8, r8, r8, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbd138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, q3, q6 │ │ │ │ stmdbmi fp, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ac4479 │ │ │ │ @@ -347073,17 +347073,17 @@ │ │ │ │ mvnvc pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff4cf6b1 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf808f6b2 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r2, [r9], #-12 @ │ │ │ │ - strhteq r2, [r9], #-8 │ │ │ │ - rsbeq r2, r9, r6, asr r3 │ │ │ │ + rsbeq r2, r9, r4, lsl #2 │ │ │ │ + rsbeq r2, r9, r0, asr #1 │ │ │ │ + rsbeq r2, r9, lr, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbd188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, q3, q6 │ │ │ │ stmdbmi sl, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ac4479 │ │ │ │ @@ -347092,17 +347092,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mvnsvc pc, r1, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff24f6b1 │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xffe0f6b1 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq r2, r9, ip, lsr #1 │ │ │ │ - rsbeq r2, r9, r8, rrx │ │ │ │ - rsbeq r2, r9, r6, lsl #6 │ │ │ │ + strhteq r2, [r9], #-4 │ │ │ │ + rsbeq r2, r9, r0, ror r0 │ │ │ │ + rsbeq r2, r9, lr, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbd1d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, q3, q6 │ │ │ │ stmdbmi sl, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ac4479 │ │ │ │ @@ -347111,17 +347111,17 @@ │ │ │ │ stmdami r7, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ tstpeq r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 7, pc, cr14, cr1, {5} │ │ │ │ ldrbtmi r4, [r8], #-2052 @ 0xfffff7fc │ │ │ │ @ instruction: 0xffbaf6b1 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ - rsbeq r2, r9, r0, rrx │ │ │ │ - rsbeq r2, r9, ip, lsl r0 │ │ │ │ - strhteq r2, [r9], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq r2, r9, r8, rrx │ │ │ │ + rsbeq r2, r9, r4, lsr #32 │ │ │ │ + rsbeq r2, r9, r2, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbd220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vsubhn.i32 d4, q3, q6 │ │ │ │ stmdbmi fp, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ac4479 │ │ │ │ @@ -347131,17 +347131,17 @@ │ │ │ │ msreq R11_fiq, r1 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 6, pc, cr8, cr1, {5} │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xff94f6b1 │ │ │ │ @ instruction: 0x6c186923 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r2, r9, r4, lsl r0 │ │ │ │ - ldrdeq r1, [r9], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r2, r9, lr, ror #4 │ │ │ │ + rsbeq r2, r9, ip, lsl r0 │ │ │ │ + ldrdeq r1, [r9], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r2, r9, r6, ror r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbd274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vext.8 d4, d5, d8, #6 │ │ │ │ @ instruction: 0x4601fd3f │ │ │ │ @@ -347165,16 +347165,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6b1300c │ │ │ │ stmdami r5, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff50f6b1 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - strdeq r2, [r9], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r8, r8, r2, lsl #4 │ │ │ │ + rsbeq r2, r9, r6, lsl #10 │ │ │ │ + rsbeq r8, r8, sl, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecbd2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 72a07c │ │ │ │ blmi 752314 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -347196,15 +347196,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf6abbd30 │ │ │ │ svclt 0x0000eba2 │ │ │ │ ldrshteq r8, [r3], #-138 @ 0xffffff76 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, r9, r2, asr #9 │ │ │ │ + rsbeq r2, r9, sl, asr #9 │ │ │ │ rsbseq r8, r3, r0, asr #17 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3a1628 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ mrc 15, 5, r9, cr0, cr2, {0} │ │ │ │ @@ -347546,79 +347546,79 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strble r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ rsbseq r8, r3, lr, asr #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, r9, r0, lsr #7 │ │ │ │ + rsbeq r2, r9, r8, lsr #7 │ │ │ │ @ instruction: 0x000019b9 │ │ │ │ - mlseq r9, r6, r3, r2 │ │ │ │ - ldrdeq r2, [r9], #-52 @ 0xffffffcc @ │ │ │ │ + mlseq r9, lr, r3, r2 │ │ │ │ + ldrdeq r2, [r9], #-60 @ 0xffffffc4 @ │ │ │ │ andeq r0, r0, fp, lsr #19 │ │ │ │ - rsbeq r2, r9, r6, lsr #6 │ │ │ │ - rsbeq r8, r8, r8, lsr #32 │ │ │ │ + rsbeq r2, r9, lr, lsr #6 │ │ │ │ + rsbeq r8, r8, r0, lsr r0 │ │ │ │ rsbseq r8, r3, lr, lsr r7 │ │ │ │ - rsbeq r2, r9, sl, ror #5 │ │ │ │ - rsbeq r7, r8, ip, ror #31 │ │ │ │ + strdeq r2, [r9], #-34 @ 0xffffffde @ │ │ │ │ + strdeq r7, [r8], #-244 @ 0xffffff0c @ │ │ │ │ @ instruction: 0xfffffded │ │ │ │ @ instruction: 0xfffffd7f │ │ │ │ - rsbeq r2, r9, r8, lsr #5 │ │ │ │ - rsbeq r7, r8, ip, lsr #31 │ │ │ │ - rsbeq r2, r9, lr, lsl #5 │ │ │ │ - mlseq r8, r2, pc, r7 @ │ │ │ │ + strhteq r2, [r9], #-32 @ 0xffffffe0 │ │ │ │ + strhteq r7, [r8], #-244 @ 0xffffff0c │ │ │ │ + mlseq r9, r6, r2, r2 │ │ │ │ + mlseq r8, sl, pc, r7 @ │ │ │ │ @ instruction: 0xfffffd15 │ │ │ │ - rsbeq r2, r9, ip, ror #5 │ │ │ │ - rsbeq r2, r9, ip, lsl r3 │ │ │ │ - rsbeq r2, r9, r6, lsr r2 │ │ │ │ - rsbeq r7, r8, sl, lsr pc │ │ │ │ - rsbeq r2, r9, ip, lsl r2 │ │ │ │ - rsbeq r7, r8, r0, lsr #30 │ │ │ │ - ldrdeq r2, [r9], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r2, r9, r0, lsr #6 │ │ │ │ - ldrdeq r2, [r9], #-22 @ 0xffffffea @ │ │ │ │ - ldrdeq r7, [r8], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r2, r9, r2, lsl r3 │ │ │ │ - rsbeq r2, r9, sl, asr #6 │ │ │ │ - mlseq r9, r0, r1, r2 │ │ │ │ - mlseq r8, r4, lr, r7 │ │ │ │ - rsbeq r2, r9, r2, ror r1 │ │ │ │ - rsbeq r7, r8, r4, ror lr │ │ │ │ - rsbeq r2, r9, r0, lsl r3 │ │ │ │ - rsbeq r2, r9, r0, asr #6 │ │ │ │ - rsbeq r2, r9, sl, lsr #2 │ │ │ │ - rsbeq r7, r8, lr, lsr #28 │ │ │ │ - rsbeq r2, r9, r6, lsr #6 │ │ │ │ - rsbeq r2, r9, r6, ror #6 │ │ │ │ - rsbeq r2, r9, r4, ror #1 │ │ │ │ - rsbeq r7, r8, r8, ror #27 │ │ │ │ - rsbeq r2, r9, ip, asr #6 │ │ │ │ - rsbeq r2, r9, r0, ror r3 │ │ │ │ - mlseq r9, lr, r0, r2 │ │ │ │ - rsbeq r7, r8, r2, lsr #27 │ │ │ │ - rsbeq r2, r9, lr, asr #6 │ │ │ │ - rsbeq r2, r9, r2, lsl #7 │ │ │ │ - rsbeq r2, r9, r8, asr r0 │ │ │ │ - rsbeq r7, r8, ip, asr sp │ │ │ │ - rsbeq r2, r9, r0, ror #6 │ │ │ │ - mlseq r9, r0, r3, r2 │ │ │ │ - rsbeq r2, r9, lr │ │ │ │ - rsbeq r7, r8, r2, lsl sp │ │ │ │ - rsbeq r2, r9, r2, ror r3 │ │ │ │ - rsbeq r2, r9, sl, lsr #7 │ │ │ │ - rsbeq r1, r9, r8, asr #31 │ │ │ │ - rsbeq r7, r8, ip, asr #25 │ │ │ │ - rsbeq r2, r9, r6, lsl #7 │ │ │ │ - ldrdeq r2, [r9], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r1, r9, r2, lsl #31 │ │ │ │ - rsbeq r7, r8, r6, lsl #25 │ │ │ │ - rsbeq r2, r9, r2, asr #7 │ │ │ │ - rsbeq r2, r9, sl, lsl #8 │ │ │ │ - rsbeq r1, r9, sl, lsr pc │ │ │ │ - rsbeq r7, r8, lr, lsr ip │ │ │ │ + strdeq r2, [r9], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r2, r9, r4, lsr #6 │ │ │ │ + rsbeq r2, r9, lr, lsr r2 │ │ │ │ + rsbeq r7, r8, r2, asr #30 │ │ │ │ + rsbeq r2, r9, r4, lsr #4 │ │ │ │ + rsbeq r7, r8, r8, lsr #30 │ │ │ │ + rsbeq r2, r9, r6, ror #5 │ │ │ │ + rsbeq r2, r9, r8, lsr #6 │ │ │ │ + ldrdeq r2, [r9], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r7, r8, r2, ror #29 │ │ │ │ + rsbeq r2, r9, sl, lsl r3 │ │ │ │ + rsbeq r2, r9, r2, asr r3 │ │ │ │ + mlseq r9, r8, r1, r2 │ │ │ │ + mlseq r8, ip, lr, r7 │ │ │ │ + rsbeq r2, r9, sl, ror r1 │ │ │ │ + rsbeq r7, r8, ip, ror lr │ │ │ │ + rsbeq r2, r9, r8, lsl r3 │ │ │ │ + rsbeq r2, r9, r8, asr #6 │ │ │ │ + rsbeq r2, r9, r2, lsr r1 │ │ │ │ + rsbeq r7, r8, r6, lsr lr │ │ │ │ + rsbeq r2, r9, lr, lsr #6 │ │ │ │ + rsbeq r2, r9, lr, ror #6 │ │ │ │ + rsbeq r2, r9, ip, ror #1 │ │ │ │ + strdeq r7, [r8], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r2, r9, r4, asr r3 │ │ │ │ + rsbeq r2, r9, r8, ror r3 │ │ │ │ + rsbeq r2, r9, r6, lsr #1 │ │ │ │ + rsbeq r7, r8, sl, lsr #27 │ │ │ │ + rsbeq r2, r9, r6, asr r3 │ │ │ │ + rsbeq r2, r9, sl, lsl #7 │ │ │ │ + rsbeq r2, r9, r0, rrx │ │ │ │ + rsbeq r7, r8, r4, ror #26 │ │ │ │ + rsbeq r2, r9, r8, ror #6 │ │ │ │ + mlseq r9, r8, r3, r2 │ │ │ │ + rsbeq r2, r9, r6, lsl r0 │ │ │ │ + rsbeq r7, r8, sl, lsl sp │ │ │ │ + rsbeq r2, r9, sl, ror r3 │ │ │ │ + strhteq r2, [r9], #-50 @ 0xffffffce │ │ │ │ + ldrdeq r1, [r9], #-240 @ 0xffffff10 @ │ │ │ │ + ldrdeq r7, [r8], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r2, r9, lr, lsl #7 │ │ │ │ + ldrdeq r2, [r9], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r1, r9, sl, lsl #31 │ │ │ │ + rsbeq r7, r8, lr, lsl #25 │ │ │ │ + rsbeq r2, r9, sl, asr #7 │ │ │ │ + rsbeq r2, r9, r2, lsl r4 │ │ │ │ + rsbeq r1, r9, r2, asr #30 │ │ │ │ + rsbeq r7, r8, r6, asr #24 │ │ │ │ movwcs r4, #2768 @ 0xad0 │ │ │ │ @ instruction: 0x463049d0 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwls r4, #1146 @ 0x47a │ │ │ │ ldc 4, cr4, [pc, #484] @ 1669d8 │ │ │ │ @ instruction: 0xf1051bc4 │ │ │ │ ldc 3, cr0, [pc, #384] @ 16697c │ │ │ │ @@ -347819,62 +347819,62 @@ │ │ │ │ ... │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00ee6666 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00db3333 │ │ │ │ - strhteq r2, [r9], #-32 @ 0xffffffe0 │ │ │ │ - strdeq r2, [r9], #-32 @ 0xffffffe0 @ │ │ │ │ - strhteq r1, [r9], #-214 @ 0xffffff2a │ │ │ │ - strhteq r7, [r8], #-170 @ 0xffffff56 │ │ │ │ - rsbeq r2, r9, ip, asr #5 │ │ │ │ - rsbeq r2, r9, r4, lsl #6 │ │ │ │ - rsbeq r1, r9, r0, ror sp │ │ │ │ - rsbeq r7, r8, r4, ror sl │ │ │ │ - rsbeq r2, r9, lr, ror #5 │ │ │ │ - rsbeq r2, r9, sl, lsl r3 │ │ │ │ - rsbeq r1, r9, sl, lsr #26 │ │ │ │ - rsbeq r7, r8, lr, lsr #20 │ │ │ │ - strdeq r2, [r9], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r2, r9, lr, lsr r3 │ │ │ │ - rsbeq r1, r9, r4, ror #25 │ │ │ │ - rsbeq r7, r8, r8, ror #19 │ │ │ │ - rsbeq r2, r9, r8, lsr #6 │ │ │ │ - rsbeq r2, r9, r8, ror #6 │ │ │ │ - mlseq r9, lr, ip, r1 │ │ │ │ - rsbeq r7, r8, r2, lsr #19 │ │ │ │ - rsbeq r2, r9, r0, asr r3 │ │ │ │ - rsbeq r2, r9, r6, lsl #7 │ │ │ │ - rsbeq r1, r9, r2, ror #24 │ │ │ │ - rsbeq r7, r8, r6, ror #18 │ │ │ │ - strhteq r2, [r9], #-60 @ 0xffffffc4 │ │ │ │ + strhteq r2, [r9], #-40 @ 0xffffffd8 │ │ │ │ + strdeq r2, [r9], #-40 @ 0xffffffd8 @ │ │ │ │ + strhteq r1, [r9], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r7, r8, r2, asr #21 │ │ │ │ + ldrdeq r2, [r9], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r2, r9, ip, lsl #6 │ │ │ │ + rsbeq r1, r9, r8, ror sp │ │ │ │ + rsbeq r7, r8, ip, ror sl │ │ │ │ + strdeq r2, [r9], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r2, r9, r2, lsr #6 │ │ │ │ + rsbeq r1, r9, r2, lsr sp │ │ │ │ + rsbeq r7, r8, r6, lsr sl │ │ │ │ + rsbeq r2, r9, r6, lsl #6 │ │ │ │ + rsbeq r2, r9, r6, asr #6 │ │ │ │ + rsbeq r1, r9, ip, ror #25 │ │ │ │ + strdeq r7, [r8], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r2, r9, r0, lsr r3 │ │ │ │ rsbeq r2, r9, r0, ror r3 │ │ │ │ - rsbeq r1, r9, r6, lsr #24 │ │ │ │ - rsbeq r7, r8, sl, lsr #18 │ │ │ │ - rsbeq r2, r9, r0, ror #7 │ │ │ │ - rsbeq r2, r9, r0, lsr #7 │ │ │ │ - rsbeq r1, r9, sl, ror #23 │ │ │ │ - rsbeq r7, r8, lr, ror #17 │ │ │ │ - rsbeq r2, r9, r8, lsl #8 │ │ │ │ + rsbeq r1, r9, r6, lsr #25 │ │ │ │ + rsbeq r7, r8, sl, lsr #19 │ │ │ │ + rsbeq r2, r9, r8, asr r3 │ │ │ │ + rsbeq r2, r9, lr, lsl #7 │ │ │ │ + rsbeq r1, r9, sl, ror #24 │ │ │ │ + rsbeq r7, r8, lr, ror #18 │ │ │ │ rsbeq r2, r9, r4, asr #7 │ │ │ │ - rsbeq r1, r9, lr, lsr #23 │ │ │ │ - strhteq r7, [r8], #-130 @ 0xffffff7e │ │ │ │ - rsbeq r2, r9, r0, lsr r4 │ │ │ │ + rsbeq r2, r9, r8, ror r3 │ │ │ │ + rsbeq r1, r9, lr, lsr #24 │ │ │ │ + rsbeq r7, r8, r2, lsr r9 │ │ │ │ rsbeq r2, r9, r8, ror #7 │ │ │ │ - rsbeq r1, r9, r2, ror fp │ │ │ │ - rsbeq r7, r8, r6, ror r8 │ │ │ │ - rsbeq r2, r9, sl, asr r4 │ │ │ │ - rsbeq r2, r9, r8, lsl #8 │ │ │ │ - rsbeq r1, r9, r4, lsr #22 │ │ │ │ - rsbeq r7, r8, r8, lsr #16 │ │ │ │ - rsbeq r2, r9, ip, ror #8 │ │ │ │ - rsbeq r2, r9, r6, lsr #8 │ │ │ │ - ldrdeq r1, [r9], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r7, r8, r2, ror #15 │ │ │ │ + rsbeq r2, r9, r8, lsr #7 │ │ │ │ + strdeq r1, [r9], #-178 @ 0xffffff4e @ │ │ │ │ + strdeq r7, [r8], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r2, r9, r0, lsl r4 │ │ │ │ + rsbeq r2, r9, ip, asr #7 │ │ │ │ + strhteq r1, [r9], #-182 @ 0xffffff4a │ │ │ │ + strhteq r7, [r8], #-138 @ 0xffffff76 │ │ │ │ + rsbeq r2, r9, r8, lsr r4 │ │ │ │ + strdeq r2, [r9], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r1, r9, sl, ror fp │ │ │ │ + rsbeq r7, r8, lr, ror r8 │ │ │ │ + rsbeq r2, r9, r2, ror #8 │ │ │ │ + rsbeq r2, r9, r0, lsl r4 │ │ │ │ + rsbeq r1, r9, ip, lsr #22 │ │ │ │ + rsbeq r7, r8, r0, lsr r8 │ │ │ │ + rsbeq r2, r9, r4, ror r4 │ │ │ │ + rsbeq r2, r9, lr, lsr #8 │ │ │ │ + rsbeq r1, r9, r6, ror #21 │ │ │ │ + rsbeq r7, r8, sl, ror #15 │ │ │ │ ldmdbmi r1, {r9, sp} │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ subscc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ @ instruction: 0xf1059201 │ │ │ │ bmi 4e7a88 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r9], #-1794 @ 0xfffff8fe │ │ │ │ @@ -347885,18 +347885,18 @@ │ │ │ │ vadd.i8 d20, d0, d8 │ │ │ │ ldrbtmi r2, [r8], #-409 @ 0xfffffe67 │ │ │ │ @ instruction: 0xf6b1300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9aaf6b1 │ │ │ │ bllt 12e4c28 │ │ │ │ - rsbeq r2, r9, lr, lsl #7 │ │ │ │ - rsbeq r2, r9, lr, asr #6 │ │ │ │ - strhteq r1, [r9], #-146 @ 0xffffff6e │ │ │ │ - strhteq r7, [r8], #-102 @ 0xffffff9a │ │ │ │ + mlseq r9, r6, r3, r2 │ │ │ │ + rsbeq r2, r9, r6, asr r3 │ │ │ │ + strhteq r1, [r9], #-154 @ 0xffffff66 │ │ │ │ + strhteq r7, [r8], #-110 @ 0xffffff92 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecbde44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx ffa24c4c │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -347906,16 +347906,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8c8f6b1 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6b14478 │ │ │ │ blls 1e5284 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r1, r9, r4, ror #18 │ │ │ │ - rsbeq r7, r8, r8, ror #12 │ │ │ │ + rsbeq r1, r9, ip, ror #18 │ │ │ │ + rsbeq r7, r8, r0, ror r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5a2148 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ @ instruction: 0xb09f4df7 │ │ │ │ @ instruction: 0x46834cf7 │ │ │ │ @@ -348038,15 +348038,15 @@ │ │ │ │ blle 11a2938 │ │ │ │ b 15387dc │ │ │ │ vmul.f q8, q10, d2[1] │ │ │ │ @ instruction: 0xf8d8fe95 │ │ │ │ ldmib sp, {sp}^ │ │ │ │ @ instruction: 0xf8d2011a │ │ │ │ cdp 0, 0, cr10, cr7, cr0, {7} │ │ │ │ - blls 8918d4 │ │ │ │ + blls 8918d4 │ │ │ │ strbmi r4, [r9], #-1096 @ 0xfffffbb8 │ │ │ │ blgt ffb6297c │ │ │ │ blvc 322514 >::_M_default_append(unsigned int)@@Base+0x9cc10> │ │ │ │ @ instruction: 0xf1ba444b │ │ │ │ cdp 15, 8, cr0, cr12, cr0, {0} │ │ │ │ vstr d7, [r0, #28] │ │ │ │ vstr d7, [r1] │ │ │ │ @@ -348059,15 +348059,15 @@ │ │ │ │ mrc 0, 5, lr, cr5, cr11, {1} │ │ │ │ vsqrt.f64 d22, d0 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ cdp 0, 11, cr8, cr5, cr8, {5} │ │ │ │ vsqrt.f64 d22, d0 │ │ │ │ vldrle s30, [r0, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf05a4630 │ │ │ │ - blls 863974 │ │ │ │ + blls 863974 │ │ │ │ beq 5a2704 │ │ │ │ cdp 4, 11, cr4, cr8, cr11, {2} │ │ │ │ vldr d6, [r3, #792] @ 0x318 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ vstr d7, [r3, #24] │ │ │ │ vldr d7, [r4] │ │ │ │ vmov.f64 d6, #0 @ 0x40000000 2.0 │ │ │ │ @@ -348162,15 +348162,15 @@ │ │ │ │ vldr d13, [r2, #728] @ 0x2d8 │ │ │ │ vmov.f64 d5, #18 @ 0x40900000 4.5 │ │ │ │ ldrb r5, [r3, r5, asr #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r7, r3, r8, asr sp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r1, [r9], #-140 @ 0xffffff74 │ │ │ │ + rsbeq r1, r9, r4, asr #17 │ │ │ │ @ instruction: 0x9e02991b │ │ │ │ ldc 4, cr4, [r1, #292] @ 0x124 │ │ │ │ strcc r6, [r1], -r0, lsl #22 │ │ │ │ blvc 4a2ab0 │ │ │ │ blvc ff422b6c │ │ │ │ blvc 1a26a4 │ │ │ │ blvs 1a26f0 │ │ │ │ @@ -348744,26 +348744,26 @@ │ │ │ │ blhi 7a2fe8 │ │ │ │ streq lr, [sl, #2819] @ 0xb03 │ │ │ │ eor r9, r3, r2, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ - rsbeq r1, r9, r0, lsl r1 │ │ │ │ + rsbeq r1, r9, r8, lsl r1 │ │ │ │ rsbseq r7, r3, r4, lsl r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r9, r4, r0, r1 │ │ │ │ - mlseq r8, r4, sp, r6 │ │ │ │ - rsbeq r1, r9, r6, ror r0 │ │ │ │ - rsbeq r6, r8, r6, ror sp │ │ │ │ - ldrdeq r0, [r9], #-248 @ 0xffffff08 @ │ │ │ │ - ldrdeq r6, [r8], #-202 @ 0xffffff36 @ │ │ │ │ - strhteq r0, [r9], #-254 @ 0xffffff02 │ │ │ │ - rsbeq r6, r8, r0, asr #25 │ │ │ │ - rsbeq r0, r9, r0, lsr #26 │ │ │ │ + mlseq r9, ip, r0, r1 │ │ │ │ + mlseq r8, ip, sp, r6 │ │ │ │ + rsbeq r1, r9, lr, ror r0 │ │ │ │ + rsbeq r6, r8, lr, ror sp │ │ │ │ + rsbeq r0, r9, r0, ror #31 │ │ │ │ + rsbeq r6, r8, r2, ror #25 │ │ │ │ + rsbeq r0, r9, r6, asr #31 │ │ │ │ + rsbeq r6, r8, r8, asr #25 │ │ │ │ + rsbeq r0, r9, r8, lsr #26 │ │ │ │ tstle fp, #256 @ 0x100 │ │ │ │ rsbcs r4, r5, #49283072 @ 0x2f00000 │ │ │ │ stccc 6, cr4, [r4, #-192] @ 0xffffff40 │ │ │ │ vshrn.i64 d22, , #29 │ │ │ │ vcmp.f64 d15, d13 │ │ │ │ vsqrt.f64 d16, d8 │ │ │ │ @ instruction: 0xddf1fa10 │ │ │ │ @@ -348896,22 +348896,22 @@ │ │ │ │ ldcl 6, cr15, [r4, #676]! @ 0x2a4 │ │ │ │ blle 11a36b0 │ │ │ │ bleq 14a36b4 │ │ │ │ stcl 6, cr15, [lr, #676]! @ 0x2a4 │ │ │ │ @ instruction: 0xee209902 │ │ │ │ @ instruction: 0xf7ffdb0d │ │ │ │ svclt 0x0000b93b │ │ │ │ - rsbeq r0, r9, r8, ror sl │ │ │ │ - rsbeq r6, r8, sl, ror r7 │ │ │ │ - rsbeq r0, r9, lr, asr sl │ │ │ │ - rsbeq r6, r8, r0, ror #14 │ │ │ │ - rsbeq r0, r9, r4, asr #20 │ │ │ │ - rsbeq r6, r8, r6, asr #14 │ │ │ │ - rsbeq r0, r9, sl, lsr #20 │ │ │ │ - rsbeq r6, r8, ip, lsr #14 │ │ │ │ + rsbeq r0, r9, r0, lsl #21 │ │ │ │ + rsbeq r6, r8, r2, lsl #15 │ │ │ │ + rsbeq r0, r9, r6, ror #20 │ │ │ │ + rsbeq r6, r8, r8, ror #14 │ │ │ │ + rsbeq r0, r9, ip, asr #20 │ │ │ │ + rsbeq r6, r8, lr, asr #14 │ │ │ │ + rsbeq r0, r9, r2, lsr sl │ │ │ │ + rsbeq r6, r8, r4, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecbee2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x461c4616 │ │ │ │ @ instruction: 0xff60f2b3 │ │ │ │ @@ -348938,16 +348938,16 @@ │ │ │ │ ldrbtmi r7, [r8], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf6b0300c │ │ │ │ stmdami r5, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6b04478 │ │ │ │ @ instruction: 0xf04ff96b │ │ │ │ @ instruction: 0xe7d130ff │ │ │ │ - rsbeq r0, r9, r6, lsr r9 │ │ │ │ - rsbeq r6, r8, r8, lsr r6 │ │ │ │ + rsbeq r0, r9, lr, lsr r9 │ │ │ │ + rsbeq r6, r8, r0, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbeebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vext.8 d4, d3, d8, #6 │ │ │ │ @ instruction: 0x4601ff1b │ │ │ │ vrsubhn.i32 d20, q1, q8 │ │ │ │ @@ -348970,16 +348970,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6b0300c │ │ │ │ stmdami r5, {r0, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf92cf6b0 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - mlseq r9, lr, r2, r1 │ │ │ │ - strhteq r6, [r8], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r1, r9, r6, lsr #5 │ │ │ │ + rsbeq r6, r8, r2, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecbef3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 72bcc4 │ │ │ │ blmi 753f5c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -349001,15 +349001,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf6a9bd30 │ │ │ │ svclt 0x0000ed7e │ │ │ │ ldrhteq r6, [r3], #-194 @ 0xffffff3e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, r9, lr, asr r2 │ │ │ │ + rsbeq r1, r9, r6, ror #4 │ │ │ │ rsbseq r6, r3, r8, ror ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5a3270 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ cdp 0, 11, cr11, cr0, cr2, {4} │ │ │ │ @@ -349221,15 +349221,15 @@ │ │ │ │ blx 5a3cc4 │ │ │ │ mrc 15, 5, fp, cr0, cr4, {5} │ │ │ │ vmov.f64 d7, d6 │ │ │ │ vnmul.f64 d7, d10, d0 │ │ │ │ ldrb r7, [r3, -r7, lsl #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - bl 878dd4 │ │ │ │ + bl 878dd4 │ │ │ │ svccc 0x001a36e2 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ bllt ff1a3c04 │ │ │ │ ldc 6, cr4, [pc, #-608] @ 167ed4 │ │ │ │ @ instruction: 0x3c049b08 │ │ │ │ blx 5a3d00 │ │ │ │ @@ -349542,59 +349542,59 @@ │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ rsbseq r6, r3, r6, lsl r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r0, r9, lr, asr #25 │ │ │ │ + ldrdeq r0, [r9], #-198 @ 0xffffff3a @ │ │ │ │ andeq r0, r0, r7, asr #13 │ │ │ │ - strhteq r0, [r9], #-194 @ 0xffffff3e │ │ │ │ - strdeq r0, [r9], #-192 @ 0xffffff40 @ │ │ │ │ + strhteq r0, [r9], #-202 @ 0xffffff36 │ │ │ │ + strdeq r0, [r9], #-200 @ 0xffffff38 @ │ │ │ │ andeq r0, r0, r7, lsl #7 │ │ │ │ - rsbeq r0, r9, r0, asr ip │ │ │ │ - rsbeq r5, r8, ip, ror #30 │ │ │ │ + rsbeq r0, r9, r8, asr ip │ │ │ │ + rsbeq r5, r8, r4, ror pc │ │ │ │ rsbseq r6, r3, r6, lsl #13 │ │ │ │ - rsbeq r0, r9, r8, lsl ip │ │ │ │ - rsbeq r5, r8, r4, lsr pc │ │ │ │ + rsbeq r0, r9, r0, lsr #24 │ │ │ │ + rsbeq r5, r8, ip, lsr pc │ │ │ │ @ instruction: 0xfffff97f │ │ │ │ @ instruction: 0xfffff911 │ │ │ │ - ldrdeq r0, [r9], #-186 @ 0xffffff46 @ │ │ │ │ - strdeq r5, [r8], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r0, r9, r0, asr #23 │ │ │ │ - ldrdeq r5, [r8], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r0, r9, r2, ror #23 │ │ │ │ + strdeq r5, [r8], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r0, r9, r8, asr #23 │ │ │ │ + rsbeq r5, r8, r4, ror #29 │ │ │ │ @ instruction: 0xfffff8a7 │ │ │ │ - rsbeq r0, r9, r0, lsl ip │ │ │ │ - rsbeq r0, r9, r8, lsr ip │ │ │ │ - rsbeq r0, r9, r8, ror #22 │ │ │ │ - rsbeq r5, r8, r4, lsl #29 │ │ │ │ - rsbeq r0, r9, lr, asr #22 │ │ │ │ - rsbeq r5, r8, sl, ror #28 │ │ │ │ - strdeq r0, [r9], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r0, r9, r4, lsr ip │ │ │ │ - rsbeq r0, r9, r8, lsl #22 │ │ │ │ - rsbeq r5, r8, r4, lsr #28 │ │ │ │ - rsbeq r0, r9, sl, asr r2 │ │ │ │ - rsbeq r0, r9, sl, lsl ip │ │ │ │ - rsbeq r0, r9, r2, asr #21 │ │ │ │ - ldrdeq r5, [r8], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r0, r9, r4, lsr #21 │ │ │ │ - strhteq r5, [r8], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r0, r9, r8, asr r2 │ │ │ │ - ldrdeq r0, [r9], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r0, r9, ip, asr sl │ │ │ │ - rsbeq r5, r8, r8, ror sp │ │ │ │ - rsbeq r0, r9, r0, asr #23 │ │ │ │ - rsbeq r0, r9, ip, ror #23 │ │ │ │ - rsbeq r0, r9, r6, lsl sl │ │ │ │ - rsbeq r5, r8, r2, lsr sp │ │ │ │ + rsbeq r0, r9, r8, lsl ip │ │ │ │ + rsbeq r0, r9, r0, asr #24 │ │ │ │ + rsbeq r0, r9, r0, ror fp │ │ │ │ + rsbeq r5, r8, ip, lsl #29 │ │ │ │ + rsbeq r0, r9, r6, asr fp │ │ │ │ + rsbeq r5, r8, r2, ror lr │ │ │ │ + rsbeq r0, r9, r2, lsl #24 │ │ │ │ + rsbeq r0, r9, ip, lsr ip │ │ │ │ + rsbeq r0, r9, r0, lsl fp │ │ │ │ + rsbeq r5, r8, ip, lsr #28 │ │ │ │ + rsbeq r0, r9, r2, ror #4 │ │ │ │ + rsbeq r0, r9, r2, lsr #24 │ │ │ │ + rsbeq r0, r9, sl, asr #21 │ │ │ │ + rsbeq r5, r8, r6, ror #27 │ │ │ │ + rsbeq r0, r9, ip, lsr #21 │ │ │ │ + rsbeq r5, r8, r6, asr #27 │ │ │ │ + rsbeq r0, r9, r0, ror #4 │ │ │ │ + rsbeq r0, r9, r0, ror #23 │ │ │ │ + rsbeq r0, r9, r4, ror #20 │ │ │ │ + rsbeq r5, r8, r0, lsl #27 │ │ │ │ rsbeq r0, r9, r8, asr #23 │ │ │ │ - rsbeq r0, r9, r8, lsl #24 │ │ │ │ - rsbeq r0, r9, lr, asr #19 │ │ │ │ - rsbeq r5, r8, sl, ror #25 │ │ │ │ + strdeq r0, [r9], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r0, r9, lr, lsl sl │ │ │ │ + rsbeq r5, r8, sl, lsr sp │ │ │ │ + ldrdeq r0, [r9], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r0, r9, r0, lsl ip │ │ │ │ + ldrdeq r0, [r9], #-150 @ 0xffffff6a @ │ │ │ │ + strdeq r5, [r8], #-194 @ 0xffffff3e @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecbf8e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -349604,16 +349604,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 20261c6 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6af4478 │ │ │ │ blls 1e77e8 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq r0, [r9], #-128 @ 0xffffff80 │ │ │ │ - rsbeq r5, r8, ip, asr #23 │ │ │ │ + strhteq r0, [r9], #-136 @ 0xffffff78 │ │ │ │ + ldrdeq r5, [r8], #-180 @ 0xffffff4c @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5a3be4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ addlt r4, fp, r6, lsr #27 │ │ │ │ ldrmi r4, [sl], r6, lsr #25 │ │ │ │ @@ -349780,19 +349780,19 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6af4478 │ │ │ │ @ instruction: 0xf04ffad9 │ │ │ │ @ instruction: 0xe7e130ff │ │ │ │ svc 0x0062f6a8 │ │ │ │ ldrhteq r6, [r3], #-44 @ 0xffffffd4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r0, r9, r2, asr #16 │ │ │ │ - rsbeq r0, r9, r0, asr #12 │ │ │ │ + rsbeq r0, r9, sl, asr #16 │ │ │ │ + rsbeq r0, r9, r8, asr #12 │ │ │ │ rsbseq r6, r3, r4, rrx │ │ │ │ - strdeq r0, [r9], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r5, r8, r4, lsl r9 │ │ │ │ + rsbeq r0, r9, r2, lsl #12 │ │ │ │ + rsbeq r5, r8, ip, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecbfbf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ tstcs r1, r8, lsl #12 │ │ │ │ andls r9, r5, #15360 @ 0x3c00 │ │ │ │ @@ -349829,16 +349829,16 @@ │ │ │ │ @ instruction: 0xf6af300c │ │ │ │ stmdami r6, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6af4478 │ │ │ │ @ instruction: 0xf04ffa73 │ │ │ │ strdlt r3, [r7], -pc @ │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq r0, r9, lr, lsr #10 │ │ │ │ - rsbeq r5, r8, r8, asr #16 │ │ │ │ + rsbeq r0, r9, r6, lsr r5 │ │ │ │ + rsbeq r5, r8, r0, asr r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecbfcb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vext.8 d4, d3, d8, #6 │ │ │ │ @ instruction: 0x4601f81f │ │ │ │ @@ -349862,16 +349862,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6af300c │ │ │ │ stmdami r5, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx da65d8 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r0, r9, r2, ror #13 │ │ │ │ - rsbeq r5, r8, r2, asr #15 │ │ │ │ + rsbeq r0, r9, sl, ror #13 │ │ │ │ + rsbeq r5, r8, sl, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecbfd34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 72cabc │ │ │ │ blmi 754d54 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -349893,15 +349893,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf6a8bd30 │ │ │ │ svclt 0x0000ee82 │ │ │ │ ldrhteq r5, [r3], #-234 @ 0xffffff16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r0, r9, r6, lsr #13 │ │ │ │ + rsbeq r0, r9, lr, lsr #13 │ │ │ │ rsbseq r5, r3, r0, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5a4068 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf8d3b085 │ │ │ │ @@ -350105,15 +350105,15 @@ │ │ │ │ cdp 0, 15, cr3, cr1, cr4, {0} │ │ │ │ @ instruction: 0xf893fa10 │ │ │ │ svclt 0x00b8311d │ │ │ │ bleq 15249a4 │ │ │ │ bleq 3e4768 │ │ │ │ svclt 0x0000e6ae │ │ │ │ ... │ │ │ │ - bl 879bac │ │ │ │ + bl 879bac │ │ │ │ svccc 0x001a36e2 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ stmdaeq r4, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ blx 3a438a │ │ │ │ stmeq fp, {r3, r8, r9, fp, sp, lr, pc} │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @@ -350558,68 +350558,68 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ rsbseq r5, r3, r6, lsr #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r8, lr, pc, pc @ │ │ │ │ + rsbeq pc, r8, r6, lsr #31 │ │ │ │ andeq r0, r0, r7, lsl #17 │ │ │ │ - mlseq r8, r6, pc, pc @ │ │ │ │ - rsbeq fp, r9, ip, lsr r2 │ │ │ │ + mlseq r8, lr, pc, pc @ │ │ │ │ + rsbeq fp, r9, r4, asr #4 │ │ │ │ andeq r0, r0, r5, lsr r4 │ │ │ │ - rsbeq pc, r8, lr, lsr #30 │ │ │ │ - rsbeq r5, r8, lr │ │ │ │ + rsbeq pc, r8, r6, lsr pc @ │ │ │ │ + rsbeq r5, r8, r6, lsl r0 │ │ │ │ rsbseq r5, r3, r8, lsr #14 │ │ │ │ - strdeq pc, [r8], #-234 @ 0xffffff16 @ │ │ │ │ - ldrdeq r4, [r8], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq pc, r8, r2, lsl #30 │ │ │ │ + rsbeq r4, r8, r2, ror #31 │ │ │ │ @ instruction: 0xfffff81d │ │ │ │ @ instruction: 0xfffff7af │ │ │ │ - strhteq pc, [r8], #-236 @ 0xffffff14 @ │ │ │ │ - mlseq r8, ip, pc, r4 @ │ │ │ │ - rsbeq pc, r8, r2, lsr #29 │ │ │ │ - rsbeq r4, r8, r2, lsl #31 │ │ │ │ + rsbeq pc, r8, r4, asr #29 │ │ │ │ + rsbeq r4, r8, r4, lsr #31 │ │ │ │ + rsbeq pc, r8, sl, lsr #29 │ │ │ │ + rsbeq r4, r8, sl, lsl #31 │ │ │ │ @ instruction: 0xfffff745 │ │ │ │ - strhteq pc, [r8], #-200 @ 0xffffff38 @ │ │ │ │ - ldrdeq pc, [r8], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq pc, r8, sl, asr #28 │ │ │ │ - rsbeq r4, r8, sl, lsr #30 │ │ │ │ - rsbeq pc, r8, r0, lsr lr @ │ │ │ │ - rsbeq r4, r8, r0, lsl pc │ │ │ │ - mlseq r8, lr, ip, pc @ │ │ │ │ - rsbeq pc, r8, ip, lsl #29 │ │ │ │ - rsbeq pc, r8, sl, ror #27 │ │ │ │ - rsbeq r4, r8, sl, asr #29 │ │ │ │ - strdeq pc, [r8], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq pc, r8, r2, ror lr @ │ │ │ │ - rsbeq pc, r8, r4, lsr #27 │ │ │ │ - rsbeq r4, r8, r4, lsl #29 │ │ │ │ - rsbeq pc, r8, r6, lsl #27 │ │ │ │ - rsbeq r4, r8, r4, ror #28 │ │ │ │ - strdeq pc, [r8], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq pc, r8, r0, lsr lr @ │ │ │ │ - rsbeq pc, r8, lr, lsr sp @ │ │ │ │ - rsbeq r4, r8, lr, lsl lr │ │ │ │ - rsbeq pc, r8, lr, lsl lr @ │ │ │ │ - rsbeq pc, r8, sl, asr #28 │ │ │ │ - strdeq pc, [r8], #-200 @ 0xffffff38 @ │ │ │ │ - ldrdeq r4, [r8], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq pc, r8, r4, ror lr @ │ │ │ │ - rsbeq pc, r8, ip, asr #28 │ │ │ │ - rsbeq pc, r8, r8, lsl lr @ │ │ │ │ - strhteq pc, [r8], #-196 @ 0xffffff3c @ │ │ │ │ - mlseq r8, r4, sp, r4 │ │ │ │ - ldrdeq pc, [r8], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq pc, r8, ip, lsr #28 │ │ │ │ - rsbeq pc, r8, lr, ror #24 │ │ │ │ - rsbeq r4, r8, lr, asr #26 │ │ │ │ - strdeq pc, [r8], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq pc, r8, r0, asr #25 │ │ │ │ + ldrdeq pc, [r8], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq pc, r8, r2, asr lr @ │ │ │ │ + rsbeq r4, r8, r2, lsr pc │ │ │ │ + rsbeq pc, r8, r8, lsr lr @ │ │ │ │ + rsbeq r4, r8, r8, lsl pc │ │ │ │ + rsbeq pc, r8, r6, lsr #25 │ │ │ │ + mlseq r8, r4, lr, pc @ │ │ │ │ + strdeq pc, [r8], #-210 @ 0xffffff2e @ │ │ │ │ + ldrdeq r4, [r8], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq pc, r8, r0, lsl #6 │ │ │ │ + rsbeq pc, r8, sl, ror lr @ │ │ │ │ + rsbeq pc, r8, ip, lsr #27 │ │ │ │ + rsbeq r4, r8, ip, lsl #29 │ │ │ │ + rsbeq pc, r8, lr, lsl #27 │ │ │ │ + rsbeq r4, r8, ip, ror #28 │ │ │ │ + strdeq pc, [r8], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq pc, r8, r8, lsr lr @ │ │ │ │ + rsbeq pc, r8, r6, asr #26 │ │ │ │ + rsbeq r4, r8, r6, lsr #28 │ │ │ │ rsbeq pc, r8, r6, lsr #28 │ │ │ │ - rsbeq pc, r8, ip, lsl ip @ │ │ │ │ - strdeq r4, [r8], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq pc, r8, r2, asr lr @ │ │ │ │ + rsbeq pc, r8, r0, lsl #26 │ │ │ │ + rsbeq r4, r8, r0, ror #27 │ │ │ │ + rsbeq pc, r8, ip, ror lr @ │ │ │ │ + rsbeq pc, r8, r4, asr lr @ │ │ │ │ + rsbeq pc, r8, r0, lsr #28 │ │ │ │ + strhteq pc, [r8], #-204 @ 0xffffff34 @ │ │ │ │ + mlseq r8, ip, sp, r4 │ │ │ │ + rsbeq pc, r8, r4, ror #23 │ │ │ │ + rsbeq pc, r8, r4, lsr lr @ │ │ │ │ + rsbeq pc, r8, r6, ror ip @ │ │ │ │ + rsbeq r4, r8, r6, asr sp │ │ │ │ + strdeq pc, [r8], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq pc, r8, lr, lsr #28 │ │ │ │ + rsbeq pc, r8, r4, lsr #24 │ │ │ │ + rsbeq r4, r8, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecc08ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -350629,16 +350629,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1ea71ce │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6ae4478 │ │ │ │ blls 1e87dc │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq pc, r8, r0, ror #21 │ │ │ │ - rsbeq r4, r8, r0, asr #23 │ │ │ │ + rsbeq pc, r8, r8, ror #21 │ │ │ │ + rsbeq r4, r8, r8, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4a4bf0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ addlt r4, fp, r8, ror #27 │ │ │ │ strcs r4, [r0], -r8, ror #25 │ │ │ │ @@ -350871,23 +350871,23 @@ │ │ │ │ blx 1627590 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x460146b0 │ │ │ │ @ instruction: 0xf6a7e7af │ │ │ │ svclt 0x0000eeda │ │ │ │ ldrhteq r5, [r3], #-32 @ 0xffffffe0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, r8, r4, ror sl @ │ │ │ │ - rsbeq pc, r8, r2, lsl #20 │ │ │ │ + rsbeq pc, r8, ip, ror sl @ │ │ │ │ + rsbeq pc, r8, sl, lsl #20 │ │ │ │ rsbseq r5, r3, r6, ror #3 │ │ │ │ - rsbeq pc, r8, r4, asr #16 │ │ │ │ - rsbeq r4, r8, r2, lsr #18 │ │ │ │ - rsbeq pc, r8, sl, lsr r8 @ │ │ │ │ - rsbeq pc, r8, lr, lsr #15 │ │ │ │ - rsbeq pc, r8, r8, lsr #14 │ │ │ │ - rsbeq r4, r8, r6, lsl #16 │ │ │ │ + rsbeq pc, r8, ip, asr #16 │ │ │ │ + rsbeq r4, r8, sl, lsr #18 │ │ │ │ + rsbeq pc, r8, r2, asr #16 │ │ │ │ + strhteq pc, [r8], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq pc, r8, r0, lsr r7 @ │ │ │ │ + rsbeq r4, r8, lr, lsl #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc0d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0x4608461e │ │ │ │ bls 5b2774 │ │ │ │ @@ -350925,16 +350925,16 @@ │ │ │ │ @ instruction: 0xf6ae300c │ │ │ │ stmdami r6, {r0, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6ae4478 │ │ │ │ @ instruction: 0xf04ff9df │ │ │ │ strdlt r3, [r8], -pc @ │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq pc, r8, r2, asr #12 │ │ │ │ - rsbeq r4, r8, r0, lsr #14 │ │ │ │ + rsbeq pc, r8, sl, asr #12 │ │ │ │ + rsbeq r4, r8, r8, lsr #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrdhi pc, [r8, #-143]! @ 0xffffff71 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @@ -351023,27 +351023,27 @@ │ │ │ │ strb pc, [r6, r3, lsr #18]! @ │ │ │ │ @ instruction: 0x46294810 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf85cf6ae │ │ │ │ ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ @ instruction: 0xf918f6ae │ │ │ │ svclt 0x0000e7db │ │ │ │ - rsbeq pc, r8, lr, lsl #16 │ │ │ │ - rsbeq pc, r8, r2, ror #15 │ │ │ │ - mlseq r8, lr, r6, r4 │ │ │ │ - rsbeq pc, r8, r4, asr #15 │ │ │ │ - rsbeq r4, r8, r0, lsl #13 │ │ │ │ - rsbeq pc, r8, sl, lsl r7 @ │ │ │ │ - rsbeq r2, lr, r8, ror #10 │ │ │ │ - rsbeq pc, r8, r0, lsl #14 │ │ │ │ - rsbeq r2, lr, lr, asr #10 │ │ │ │ - rsbeq pc, r8, sl, ror #13 │ │ │ │ - rsbeq r2, lr, r8, lsr r5 │ │ │ │ - ldrdeq pc, [r8], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r2, lr, r2, lsr #10 │ │ │ │ + rsbeq pc, r8, r6, lsl r8 @ │ │ │ │ + rsbeq pc, r8, sl, ror #15 │ │ │ │ + rsbeq r4, r8, r6, lsr #13 │ │ │ │ + rsbeq pc, r8, ip, asr #15 │ │ │ │ + rsbeq r4, r8, r8, lsl #13 │ │ │ │ + rsbeq pc, r8, r2, lsr #14 │ │ │ │ + rsbeq r2, lr, r0, ror r5 │ │ │ │ + rsbeq pc, r8, r8, lsl #14 │ │ │ │ + rsbeq r2, lr, r6, asr r5 │ │ │ │ + strdeq pc, [r8], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r2, lr, r0, asr #10 │ │ │ │ + ldrdeq pc, [r8], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r2, lr, sl, lsr #10 │ │ │ │ blcs 183d94 │ │ │ │ ldrblt sp, [r0, #-60]! @ 0xffffffc4 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ @ instruction: 0x460e4618 │ │ │ │ @@ -351069,15 +351069,15 @@ │ │ │ │ ldcleq 0, cr15, [r6], #-316 @ 0xfffffec4 │ │ │ │ subscs r4, r8, #45088768 @ 0x2b00000 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9a4f6ab │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbeq pc, r8, r4, asr r6 @ │ │ │ │ + rsbeq pc, r8, ip, asr r6 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], r0, lsr #26 │ │ │ │ svcne 0x00161f0f │ │ │ │ @@ -351094,16 +351094,16 @@ │ │ │ │ @ instruction: 0xffd4f6ad │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6ae4478 │ │ │ │ strtmi pc, [r0], -pc, lsl #17 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq pc, r8, r4, asr #11 │ │ │ │ - rsbeq r4, r8, r0, lsl #9 │ │ │ │ + rsbeq pc, r8, ip, asr #11 │ │ │ │ + rsbeq r4, r8, r8, lsl #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4607dd10 │ │ │ │ svcne 0x00161f0d │ │ │ │ @@ -351141,16 +351141,16 @@ │ │ │ │ @ instruction: 0xff76f6ad │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6ae4478 │ │ │ │ @ instruction: 0x4620f831 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq pc, r8, r8, lsl #10 │ │ │ │ - rsbeq r4, r8, r4, asr #7 │ │ │ │ + rsbeq pc, r8, r0, lsl r5 @ │ │ │ │ + rsbeq r4, r8, ip, asr #7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4607dd10 │ │ │ │ svcne 0x00161f0d │ │ │ │ @@ -351193,18 +351193,18 @@ │ │ │ │ mvncs r9, r1 │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf6ad300c │ │ │ │ stmdami r6, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xffc4f6ad │ │ │ │ ldrb r9, [r1, r1, lsl #22] │ │ │ │ - rsbeq pc, r8, sl, asr r4 @ │ │ │ │ - rsbeq r4, r8, r6, lsl r3 │ │ │ │ - rsbeq pc, r8, lr, lsr #8 │ │ │ │ - rsbeq r4, r8, sl, ror #5 │ │ │ │ + rsbeq pc, r8, r2, ror #8 │ │ │ │ + rsbeq r4, r8, lr, lsl r3 │ │ │ │ + rsbeq pc, r8, r6, lsr r4 @ │ │ │ │ + strdeq r4, [r8], #-34 @ 0xffffffde @ │ │ │ │ ldrbmi r6, [r0, -r0, lsl #25]! │ │ │ │ ldrbmi r6, [r0, -r1, asr #9]! │ │ │ │ ldrbmi r6, [r0, -r0, asr #25]! │ │ │ │ ldrbmi r6, [r0, -r0, asr #21]! │ │ │ │ bleq 2a565c >::_M_default_append(unsigned int)@@Base+0x1fd58> │ │ │ │ svclt 0x00004770 │ │ │ │ bleq 225664 │ │ │ │ @@ -351342,22 +351342,22 @@ │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ stmib sp, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf36d4c03 │ │ │ │ @ instruction: 0x4630fc3b │ │ │ │ ldcllt 0, cr11, [r0, #-24]! @ 0xffffffe8 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0xe7ed44fc │ │ │ │ - rsbeq pc, r8, r6, lsl #6 │ │ │ │ - rsbeq pc, r8, ip, ror #5 │ │ │ │ - strdeq pc, [r8], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq pc, r8, r2, lsl r3 @ │ │ │ │ - rsbeq pc, r8, lr, lsl r3 @ │ │ │ │ - rsbeq sl, sl, sl, lsr r4 │ │ │ │ - rsbeq pc, r8, r4, lsl r3 @ │ │ │ │ - ldrdeq pc, [r8], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq pc, r8, lr, lsl #6 │ │ │ │ + strdeq pc, [r8], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq pc, r8, r2, lsl #6 │ │ │ │ + rsbeq pc, r8, sl, lsl r3 @ │ │ │ │ + rsbeq pc, r8, r6, lsr #6 │ │ │ │ + rsbeq sl, sl, r2, asr #8 │ │ │ │ + rsbeq pc, r8, ip, lsl r3 @ │ │ │ │ + rsbeq pc, r8, r4, ror #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r0], fp, lsr #28 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ @ instruction: 0x4617447e │ │ │ │ @@ -351398,21 +351398,21 @@ │ │ │ │ cdp2 6, 3, cr15, cr4, cr13, {5} │ │ │ │ stmdami sl, {r1, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf6ad300c │ │ │ │ stmdami r8, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ad4478 │ │ │ │ strb pc, [r3, r9, lsr #28]! @ │ │ │ │ - rsbeq pc, r8, r8, ror r1 @ │ │ │ │ - rsbeq pc, r8, ip, lsr #2 │ │ │ │ - rsbeq r1, lr, sl, ror pc │ │ │ │ - rsbeq pc, r8, ip, lsl #2 │ │ │ │ - rsbeq r1, lr, sl, asr pc │ │ │ │ - strdeq pc, [r8], #-6 @ │ │ │ │ - rsbeq r1, lr, r4, asr #30 │ │ │ │ + rsbeq pc, r8, r0, lsl #3 │ │ │ │ + rsbeq pc, r8, r4, lsr r1 @ │ │ │ │ + rsbeq r1, lr, r2, lsl #31 │ │ │ │ + rsbeq pc, r8, r4, lsl r1 @ │ │ │ │ + rsbeq r1, lr, r2, ror #30 │ │ │ │ + strdeq pc, [r8], #-14 @ │ │ │ │ + rsbeq r1, lr, ip, asr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrdls pc, [r4], -r0 @ │ │ │ │ vaddl.u8 , d18, d3 │ │ │ │ @ instruction: 0xf8d9ffaf │ │ │ │ @@ -351457,15 +351457,15 @@ │ │ │ │ andcc pc, r8, r9, asr #17 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ strcc r8, [r1, #-4080] @ 0xfffff010 │ │ │ │ blle fef7ae80 │ │ │ │ @ instruction: 0xf8c92300 │ │ │ │ andlt r3, r3, r8 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq pc, r8, r8, lsl #1 │ │ │ │ + mlseq r8, r0, r0, pc @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ @ instruction: 0xf1b8b083 │ │ │ │ suble r0, sl, r0, lsl #30 │ │ │ │ @@ -351506,15 +351506,15 @@ │ │ │ │ andscs r4, r4, #36700160 @ 0x2300000 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf6aa9500 │ │ │ │ andlt pc, r3, sp, lsr lr @ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ strb r4, [r4, r1, asr #13] │ │ │ │ ldrb r4, [r6, r9, asr #12] │ │ │ │ - rsbeq lr, r8, r2, ror #30 │ │ │ │ + rsbeq lr, r8, sl, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecc16e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ ldmib r0, {r1, r7, ip, sp, pc}^ │ │ │ │ cmnlt r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf10068c3 │ │ │ │ @@ -351532,16 +351532,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r6], #-692 @ 0xfffffd4c │ │ │ │ stmdami r5, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldrbtmi r6, [r8], #-2329 @ 0xfffff6e7 │ │ │ │ stc2 6, cr15, [r0, #-692]! @ 0xfffffd4c │ │ │ │ andlt r2, r2, r0 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq lr, r8, r8, ror #29 │ │ │ │ - rsbeq pc, r8, r2, lsl #1 │ │ │ │ + strdeq lr, [r8], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq pc, r8, sl, lsl #1 │ │ │ │ ldrbmi r6, [r0, -r0, lsl #16]! │ │ │ │ ldrbmi r6, [r0, -r0, lsl #17]! │ │ │ │ ldrbmi r6, [r0, -r0, asr #16]! │ │ │ │ ldrbmi r6, [r0, -r0, asr #17]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a5a1c >::_M_default_append(unsigned int)@@Base+0x20118> │ │ │ │ @@ -351781,29 +351781,29 @@ │ │ │ │ blx 1f283c4 │ │ │ │ @ instruction: 0x46214814 │ │ │ │ @ instruction: 0xf6ad4478 │ │ │ │ @ instruction: 0xe717fb31 │ │ │ │ ... │ │ │ │ rsbseq r4, r3, r2, lsl #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, r8, r2, asr lr │ │ │ │ - rsbeq lr, r8, sl, ror #30 │ │ │ │ - rsbeq lr, r8, ip, ror #25 │ │ │ │ - rsbeq r3, r8, lr, lsr #23 │ │ │ │ + rsbeq lr, r8, sl, asr lr │ │ │ │ + rsbeq lr, r8, r2, ror pc │ │ │ │ + strdeq lr, [r8], #-196 @ 0xffffff3c @ │ │ │ │ + strhteq r3, [r8], #-182 @ 0xffffff4a │ │ │ │ rsbseq r4, r3, ip, lsr #5 │ │ │ │ - strhteq lr, [r8], #-188 @ 0xffffff44 │ │ │ │ - rsbeq lr, r8, lr, ror fp │ │ │ │ - rsbeq lr, r8, r6, lsl sp │ │ │ │ - rsbeq r3, r8, lr, lsl sl │ │ │ │ - rsbeq lr, r8, r6, asr #22 │ │ │ │ - rsbeq r3, r8, r8, lsl #20 │ │ │ │ - rsbeq lr, r8, r4, lsr #22 │ │ │ │ - rsbeq r3, r8, r0, ror #19 │ │ │ │ - rsbeq lr, r8, r8, lsl #22 │ │ │ │ - rsbeq r3, r8, r4, asr #19 │ │ │ │ + rsbeq lr, r8, r4, asr #23 │ │ │ │ + rsbeq lr, r8, r6, lsl #23 │ │ │ │ + rsbeq lr, r8, lr, lsl sp │ │ │ │ + rsbeq r3, r8, r6, lsr #20 │ │ │ │ + rsbeq lr, r8, lr, asr #22 │ │ │ │ + rsbeq r3, r8, r0, lsl sl │ │ │ │ + rsbeq lr, r8, ip, lsr #22 │ │ │ │ + rsbeq r3, r8, r8, ror #19 │ │ │ │ + rsbeq lr, r8, r0, lsl fp │ │ │ │ + rsbeq r3, r8, ip, asr #19 │ │ │ │ stmdami sl!, {r2, r9, sl, lr} │ │ │ │ bicscs pc, fp, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 122842c │ │ │ │ strtmi r4, [r1], -r7, lsr #16 │ │ │ │ @ instruction: 0xf6ad4478 │ │ │ │ @ instruction: 0xe6e3fafd │ │ │ │ @@ -351839,37 +351839,37 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9fef6ad │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fefa84c0 │ │ │ │ @ instruction: 0xf6a6e7e2 │ │ │ │ svclt 0x0000ef44 │ │ │ │ - rsbeq lr, r8, r0, lsr #21 │ │ │ │ - rsbeq r3, r8, ip, asr r9 │ │ │ │ - rsbeq lr, r8, r4, lsl #21 │ │ │ │ - rsbeq r3, r8, r0, asr #18 │ │ │ │ - rsbeq lr, r8, r8, ror #20 │ │ │ │ - rsbeq r3, r8, r4, lsr #18 │ │ │ │ - rsbeq lr, r8, r0, asr sl │ │ │ │ - rsbeq r3, r8, sl, lsl #18 │ │ │ │ - rsbeq lr, r8, r2, lsr sl │ │ │ │ - rsbeq r3, r8, ip, ror #17 │ │ │ │ - rsbeq lr, r8, r8, lsl sl │ │ │ │ - ldrdeq r3, [r8], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq lr, r8, r8, lsr #21 │ │ │ │ + rsbeq r3, r8, r4, ror #18 │ │ │ │ + rsbeq lr, r8, ip, lsl #21 │ │ │ │ + rsbeq r3, r8, r8, asr #18 │ │ │ │ + rsbeq lr, r8, r0, ror sl │ │ │ │ + rsbeq r3, r8, ip, lsr #18 │ │ │ │ + rsbeq lr, r8, r8, asr sl │ │ │ │ + rsbeq r3, r8, r2, lsl r9 │ │ │ │ + rsbeq lr, r8, sl, lsr sl │ │ │ │ + strdeq r3, [r8], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq lr, r8, r0, lsr #20 │ │ │ │ + ldrdeq r3, [r8], #-138 @ 0xffffff76 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecc1c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 2eea14 >::_M_default_append(unsigned int)@@Base+0x69110> │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ movwls r4, #5242 @ 0x147a │ │ │ │ ldc2l 3, cr15, [r0, #776] @ 0x308 │ │ │ │ andcs r9, r0, #1024 @ 0x400 │ │ │ │ andsvs r2, sl, r1 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq sl, fp, r4, lsl r8 │ │ │ │ + rsbeq sl, fp, ip, lsl r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 133c2dc │ │ │ │ blmi 133c4e8 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -351940,22 +351940,22 @@ │ │ │ │ @ instruction: 0xf936f6ad │ │ │ │ strtmi r4, [r1], -ip, lsl #16 │ │ │ │ @ instruction: 0xf6ad4478 │ │ │ │ @ instruction: 0xe7c8f9f1 │ │ │ │ cdp 6, 7, cr15, cr12, cr6, {5} │ │ │ │ rsbseq r3, r3, r4, ror pc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq lr, [r8], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq sl, fp, r6, asr #15 │ │ │ │ - rsbeq lr, r8, r2, lsr fp │ │ │ │ + ldrdeq lr, [r8], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq sl, fp, lr, asr #15 │ │ │ │ + rsbeq lr, r8, sl, lsr fp │ │ │ │ rsbseq r3, r3, sl, asr #29 │ │ │ │ - rsbeq lr, r8, r8, asr #21 │ │ │ │ - rsbeq r3, r8, r4, ror #14 │ │ │ │ - rsbeq lr, r8, r8, lsr #21 │ │ │ │ - rsbeq r3, r8, r4, asr #14 │ │ │ │ + ldrdeq lr, [r8], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r3, r8, ip, ror #14 │ │ │ │ + strhteq lr, [r8], #-160 @ 0xffffff60 │ │ │ │ + rsbeq r3, r8, ip, asr #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ @ instruction: 0x46164610 │ │ │ │ strmi r4, [pc], -ip, lsl #12 │ │ │ │ @@ -351992,20 +351992,20 @@ │ │ │ │ ldrbtmi r1, [r8], #-363 @ 0xfffffe95 │ │ │ │ @ instruction: 0xf6ad300c │ │ │ │ stmdami r9, {r0, r1, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf986f6ad │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq sl, fp, sl, ror r6 │ │ │ │ - rsbeq lr, r8, r0, lsr #20 │ │ │ │ - strhteq r3, [r8], #-108 @ 0xffffff94 │ │ │ │ - rsbeq lr, r8, ip, asr #20 │ │ │ │ - ldrdeq lr, [r8], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r3, r8, lr, ror #12 │ │ │ │ + rsbeq sl, fp, r2, lsl #13 │ │ │ │ + rsbeq lr, r8, r8, lsr #20 │ │ │ │ + rsbeq r3, r8, r4, asr #13 │ │ │ │ + rsbeq lr, r8, r4, asr sl │ │ │ │ + ldrdeq lr, [r8], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r3, r8, r6, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecc1e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 7, pc, cr6, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -352015,16 +352015,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf89ef6ad │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6ad4478 │ │ │ │ blls 1e9230 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq lr, r8, r8, ror r9 │ │ │ │ - rsbeq r3, r8, r4, lsl r6 │ │ │ │ + rsbeq lr, r8, r0, lsl #19 │ │ │ │ + rsbeq r3, r8, ip, lsl r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe7a901c │ │ │ │ @ instruction: 0xe1b4f8df │ │ │ │ @ instruction: 0xf8df4698 │ │ │ │ @ instruction: 0xf5adc1b4 │ │ │ │ @@ -352133,31 +352133,31 @@ │ │ │ │ stmdbls fp, {r1, r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf6ad4478 │ │ │ │ blls 469060 │ │ │ │ @ instruction: 0xf6a6e747 │ │ │ │ svclt 0x0000ecfc │ │ │ │ rsbseq r3, r3, r2, lsl #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq lr, [r8], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq lr, r8, r0, ror #19 │ │ │ │ rsbseq r3, r3, sl, asr #25 │ │ │ │ - rsbeq lr, r8, ip, asr #19 │ │ │ │ - rsbeq sl, fp, r0, asr #25 │ │ │ │ - rsbeq lr, r8, lr, ror #16 │ │ │ │ - rsbeq r3, r8, sl, lsl #10 │ │ │ │ - rsbeq lr, r8, r4, ror #17 │ │ │ │ - rsbeq lr, r8, r4, asr #16 │ │ │ │ - rsbeq r3, r8, r0, ror #9 │ │ │ │ - rsbeq lr, r8, r6, lsr #16 │ │ │ │ - rsbeq r3, r8, r2, asr #9 │ │ │ │ - rsbeq lr, r8, r4, asr #18 │ │ │ │ - strdeq lr, [r8], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r3, r8, ip, lsl #9 │ │ │ │ + ldrdeq lr, [r8], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq sl, fp, r8, asr #25 │ │ │ │ + rsbeq lr, r8, r6, ror r8 │ │ │ │ + rsbeq r3, r8, r2, lsl r5 │ │ │ │ rsbeq lr, r8, ip, ror #17 │ │ │ │ - rsbeq lr, r8, r8, lsr #15 │ │ │ │ - rsbeq r3, r8, r4, asr #8 │ │ │ │ + rsbeq lr, r8, ip, asr #16 │ │ │ │ + rsbeq r3, r8, r8, ror #9 │ │ │ │ + rsbeq lr, r8, lr, lsr #16 │ │ │ │ + rsbeq r3, r8, sl, asr #9 │ │ │ │ + rsbeq lr, r8, ip, asr #18 │ │ │ │ + strdeq lr, [r8], #-120 @ 0xffffff88 @ │ │ │ │ + mlseq r8, r4, r4, r3 │ │ │ │ + strdeq lr, [r8], #-132 @ 0xffffff7c @ │ │ │ │ + strhteq lr, [r8], #-112 @ 0xffffff90 │ │ │ │ + rsbeq r3, r8, ip, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq feba9230 │ │ │ │ vqrdmulh.s32 d4, d29, d4[0] │ │ │ │ stclmi 13, cr4, [r4], {52} @ 0x34 │ │ │ │ stmdbpl ip!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -352353,41 +352353,41 @@ │ │ │ │ @ instruction: 0xf6ac300c │ │ │ │ ldmdami pc, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ cdp2 6, 11, cr15, cr6, cr12, {5} │ │ │ │ svclt 0x0000e695 │ │ │ │ ldrshteq r3, [r3], #-164 @ 0xffffff5c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, r8, sl, asr #15 │ │ │ │ + ldrdeq lr, [r8], #-114 @ 0xffffff8e @ │ │ │ │ ldrhteq r3, [r3], #-170 @ 0xffffff56 │ │ │ │ - rsbeq lr, r8, ip, lsl #16 │ │ │ │ - rsbeq lr, r8, r2, lsr #16 │ │ │ │ - rsbeq lr, r8, r8, ror #15 │ │ │ │ - ldrdeq lr, [r8], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq lr, r8, lr, lsl #16 │ │ │ │ - rsbeq lr, r8, r8, asr r8 │ │ │ │ - rsbeq lr, r8, ip, lsl #12 │ │ │ │ - rsbeq lr, r8, lr, ror #10 │ │ │ │ - rsbeq r3, r8, sl, lsl #4 │ │ │ │ - rsbeq lr, r8, r6, asr #10 │ │ │ │ - rsbeq r3, r8, r2, ror #3 │ │ │ │ - rsbeq lr, r8, ip, lsr #10 │ │ │ │ - rsbeq r3, r8, r8, asr #3 │ │ │ │ - rsbeq lr, r8, r2, lsl r5 │ │ │ │ - rsbeq r3, r8, lr, lsr #3 │ │ │ │ - strdeq lr, [r8], #-72 @ 0xffffffb8 @ │ │ │ │ - mlseq r8, r4, r1, r3 │ │ │ │ - rsbeq lr, r8, r4, lsr #13 │ │ │ │ - rsbeq lr, r8, r4, lsr #13 │ │ │ │ - strhteq lr, [r8], #-70 @ 0xffffffba │ │ │ │ - rsbeq r3, r8, r2, asr r1 │ │ │ │ - ldrdeq lr, [r8], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq lr, r8, r4, lsr #12 │ │ │ │ - rsbeq lr, r8, r2, lsr r4 │ │ │ │ - rsbeq r3, r8, lr, asr #1 │ │ │ │ + rsbeq lr, r8, r4, lsl r8 │ │ │ │ + rsbeq lr, r8, sl, lsr #16 │ │ │ │ + strdeq lr, [r8], #-112 @ 0xffffff90 @ │ │ │ │ + ldrdeq lr, [r8], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq lr, r8, r6, lsl r8 │ │ │ │ + rsbeq lr, r8, r0, ror #16 │ │ │ │ + rsbeq lr, r8, r4, lsl r6 │ │ │ │ + rsbeq lr, r8, r6, ror r5 │ │ │ │ + rsbeq r3, r8, r2, lsl r2 │ │ │ │ + rsbeq lr, r8, lr, asr #10 │ │ │ │ + rsbeq r3, r8, sl, ror #3 │ │ │ │ + rsbeq lr, r8, r4, lsr r5 │ │ │ │ + ldrdeq r3, [r8], #-16 @ │ │ │ │ + rsbeq lr, r8, sl, lsl r5 │ │ │ │ + strhteq r3, [r8], #-22 @ 0xffffffea │ │ │ │ + rsbeq lr, r8, r0, lsl #10 │ │ │ │ + mlseq r8, ip, r1, r3 │ │ │ │ + rsbeq lr, r8, ip, lsr #13 │ │ │ │ + rsbeq lr, r8, ip, lsr #13 │ │ │ │ + strhteq lr, [r8], #-78 @ 0xffffffb2 │ │ │ │ + rsbeq r3, r8, sl, asr r1 │ │ │ │ + ldrdeq lr, [r8], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq lr, r8, ip, lsr #12 │ │ │ │ + rsbeq lr, r8, sl, lsr r4 │ │ │ │ + ldrdeq r3, [r8], #-6 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi r4, [ip], -r4, asr #26 │ │ │ │ addlt r4, r9, r4, asr #22 │ │ │ │ @ instruction: 0x2600447d │ │ │ │ @@ -352455,24 +352455,24 @@ │ │ │ │ strbmi r4, [r9], -pc, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #22 │ │ │ │ vmvn.i32 q10, #11141120 @ 0x00aa0000 │ │ │ │ ldr pc, [r2, sp, lsr #18] │ │ │ │ b 1f28e44 │ │ │ │ rsbseq r3, r3, ip, asr r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, r8, r6, ror #12 │ │ │ │ + rsbeq lr, r8, lr, ror #12 │ │ │ │ rsbseq r3, r3, r0, lsr #14 │ │ │ │ - rsbeq r0, r8, ip, lsl #26 │ │ │ │ - rsbeq lr, r8, lr, ror #5 │ │ │ │ - rsbeq r2, r8, sl, lsl #31 │ │ │ │ - ldrdeq lr, [r8], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r2, r8, ip, ror #30 │ │ │ │ - rsbeq lr, r8, lr, lsr #5 │ │ │ │ - rsbeq r2, r8, sl, asr #30 │ │ │ │ - rsbeq r0, r8, ip, ror ip │ │ │ │ + rsbeq r0, r8, r4, lsl sp │ │ │ │ + strdeq lr, [r8], #-38 @ 0xffffffda @ │ │ │ │ + mlseq r8, r2, pc, r2 @ │ │ │ │ + ldrdeq lr, [r8], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq r2, r8, r4, ror pc │ │ │ │ + strhteq lr, [r8], #-38 @ 0xffffffda │ │ │ │ + rsbeq r2, r8, r2, asr pc │ │ │ │ + rsbeq r0, r8, r4, lsl #25 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 117cc44 │ │ │ │ blmi 117cc6c │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -352536,24 +352536,24 @@ │ │ │ │ blls 2bce04 >::_M_default_append(unsigned int)@@Base+0x37500> │ │ │ │ ldrbtmi r4, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ @ instruction: 0xf88cf3c2 │ │ │ │ @ instruction: 0xf6a6e7e3 │ │ │ │ svclt 0x0000e9d6 │ │ │ │ rsbseq r3, r3, r8, lsl #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq r0, [r8], #-188 @ 0xffffff44 @ │ │ │ │ - ldrdeq lr, [r8], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r2, r8, r8, ror lr │ │ │ │ + rsbeq r0, r8, r4, lsl #24 │ │ │ │ + rsbeq lr, r8, r4, ror #3 │ │ │ │ + rsbeq r2, r8, r0, lsl #29 │ │ │ │ rsbseq r3, r3, sl, lsl #11 │ │ │ │ - rsbeq lr, r8, r0, lsr #3 │ │ │ │ - rsbeq r2, r8, ip, lsr lr │ │ │ │ - rsbeq lr, r8, ip, asr #9 │ │ │ │ - rsbeq lr, r8, ip, ror #2 │ │ │ │ - rsbeq r2, r8, r8, lsl #28 │ │ │ │ - rsbeq lr, r8, sl, ror r4 │ │ │ │ + rsbeq lr, r8, r8, lsr #3 │ │ │ │ + rsbeq r2, r8, r4, asr #28 │ │ │ │ + ldrdeq lr, [r8], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq lr, r8, r4, ror r1 │ │ │ │ + rsbeq r2, r8, r0, lsl lr │ │ │ │ + rsbeq lr, r8, r2, lsl #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 117cd88 │ │ │ │ blmi 117cdb0 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -352617,24 +352617,24 @@ │ │ │ │ blls 2bcf48 >::_M_default_append(unsigned int)@@Base+0x37644> │ │ │ │ ldrbtmi r4, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ @ instruction: 0xffeaf3c1 │ │ │ │ @ instruction: 0xf6a6e7e3 │ │ │ │ svclt 0x0000e934 │ │ │ │ rsbseq r3, r3, r4, asr #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r0, [r8], #-168 @ 0xffffff58 │ │ │ │ - mlseq r8, r8, r0, lr │ │ │ │ - rsbeq r2, r8, r4, lsr sp │ │ │ │ + rsbeq r0, r8, r0, asr #21 │ │ │ │ + rsbeq lr, r8, r0, lsr #1 │ │ │ │ + rsbeq r2, r8, ip, lsr sp │ │ │ │ rsbseq r3, r3, r6, asr #8 │ │ │ │ - rsbeq lr, r8, ip, asr r0 │ │ │ │ - strdeq r2, [r8], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq lr, r8, r4, lsr #7 │ │ │ │ - rsbeq lr, r8, r8, lsr #32 │ │ │ │ - rsbeq r2, r8, r4, asr #25 │ │ │ │ - rsbeq lr, r8, r6, lsr r3 │ │ │ │ + rsbeq lr, r8, r4, rrx │ │ │ │ + rsbeq r2, r8, r0, lsl #26 │ │ │ │ + rsbeq lr, r8, ip, lsr #7 │ │ │ │ + rsbeq lr, r8, r0, lsr r0 │ │ │ │ + rsbeq r2, r8, ip, asr #25 │ │ │ │ + rsbeq lr, r8, lr, lsr r3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ vqshlu.s64 d20, d0, #14 │ │ │ │ @ instruction: 0x4604fd59 │ │ │ │ @@ -352726,30 +352726,30 @@ │ │ │ │ adcmi r3, pc, #4194304 @ 0x400000 │ │ │ │ strb sp, [sp, -pc, asr #3]! │ │ │ │ tstcs r0, r2, lsl fp │ │ │ │ @ instruction: 0x46304a12 │ │ │ │ ldrbtmi r4, [sl], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xff0af3c1 │ │ │ │ svclt 0x0000e7da │ │ │ │ - rsbeq r9, fp, r0, ror #23 │ │ │ │ - rsbeq lr, r8, lr, lsr #6 │ │ │ │ - rsbeq lr, r8, r2, asr r3 │ │ │ │ - rsbeq r9, fp, sl, lsr #23 │ │ │ │ - rsbeq lr, r8, r0, asr r3 │ │ │ │ - rsbeq lr, r8, r6, asr r3 │ │ │ │ - rsbeq pc, ip, r4, ror #1 │ │ │ │ - rsbeq r9, fp, r2, asr #22 │ │ │ │ - ldrdeq lr, [r8], #-44 @ 0xffffffd4 @ │ │ │ │ - ldrdeq lr, [r8], #-46 @ 0xffffffd2 @ │ │ │ │ - strhteq lr, [r8], #-36 @ 0xffffffdc │ │ │ │ - strhteq lr, [r8], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq pc, ip, r8, asr #32 │ │ │ │ - mlseq fp, lr, sl, r9 │ │ │ │ - rsbeq lr, r8, r4, asr r2 │ │ │ │ - rsbeq lr, r8, r6, asr r2 │ │ │ │ + rsbeq r9, fp, r8, ror #23 │ │ │ │ + rsbeq lr, r8, r6, lsr r3 │ │ │ │ + rsbeq lr, r8, sl, asr r3 │ │ │ │ + strhteq r9, [fp], #-178 @ 0xffffff4e │ │ │ │ + rsbeq lr, r8, r8, asr r3 │ │ │ │ + rsbeq lr, r8, lr, asr r3 │ │ │ │ + rsbeq pc, ip, ip, ror #1 │ │ │ │ + rsbeq r9, fp, sl, asr #22 │ │ │ │ + rsbeq lr, r8, r4, ror #5 │ │ │ │ + rsbeq lr, r8, r6, ror #5 │ │ │ │ + strhteq lr, [r8], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq lr, r8, r2, asr #5 │ │ │ │ + rsbeq pc, ip, r0, asr r0 @ │ │ │ │ + rsbeq r9, fp, r6, lsr #21 │ │ │ │ + rsbeq lr, r8, ip, asr r2 │ │ │ │ + rsbeq lr, r8, lr, asr r2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0x46904616 │ │ │ │ ldrmi r4, [r9], r5, ror #20 │ │ │ │ addlt r4, r6, r5, ror #22 │ │ │ │ @@ -352851,30 +352851,30 @@ │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ cdp2 3, 1, cr15, cr8, cr1, {6} │ │ │ │ @ instruction: 0xd1a12e01 │ │ │ │ @ instruction: 0xf6a5e783 │ │ │ │ svclt 0x0000ef60 │ │ │ │ ldrhteq r3, [r3], #-16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq sp, [r8], #-214 @ 0xffffff2a │ │ │ │ - rsbeq r2, r8, r2, asr sl │ │ │ │ + strhteq sp, [r8], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r2, r8, sl, asr sl │ │ │ │ rsbseq r3, r3, ip, ror #2 │ │ │ │ - strhteq r9, [fp], #-156 @ 0xffffff64 │ │ │ │ - rsbeq lr, r8, r0, lsl #3 │ │ │ │ - rsbeq sp, r8, r8, lsr sp │ │ │ │ - ldrdeq r2, [r8], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq lr, r8, r6, asr #2 │ │ │ │ - rsbeq lr, r8, sl, lsl r1 │ │ │ │ - strdeq sp, [r8], #-196 @ 0xffffff3c @ │ │ │ │ - mlseq r8, r0, r9, r2 │ │ │ │ - rsbeq sp, r8, r8, asr #25 │ │ │ │ - rsbeq r2, r8, r4, ror #18 │ │ │ │ - rsbeq lr, r8, r0, asr #1 │ │ │ │ - mlseq r8, sl, ip, sp │ │ │ │ - rsbeq r2, r8, r6, lsr r9 │ │ │ │ + rsbeq r9, fp, r4, asr #19 │ │ │ │ + rsbeq lr, r8, r8, lsl #3 │ │ │ │ + rsbeq sp, r8, r0, asr #26 │ │ │ │ + ldrdeq r2, [r8], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq lr, r8, lr, asr #2 │ │ │ │ + rsbeq lr, r8, r2, lsr #2 │ │ │ │ + strdeq sp, [r8], #-204 @ 0xffffff34 @ │ │ │ │ + mlseq r8, r8, r9, r2 │ │ │ │ + ldrdeq sp, [r8], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r2, r8, ip, ror #18 │ │ │ │ + rsbeq lr, r8, r8, asr #1 │ │ │ │ + rsbeq sp, r8, r2, lsr #25 │ │ │ │ + rsbeq r2, r8, lr, lsr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe7a9d64 │ │ │ │ stclmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ bmi ff97d298 │ │ │ │ beq ca7e74 │ │ │ │ @@ -353099,41 +353099,41 @@ │ │ │ │ @ instruction: 0xf8e8f6ac │ │ │ │ strbt r9, [fp], -r2, lsl #26 │ │ │ │ ldcl 6, cr15, [r2, #-660]! @ 0xfffffd6c │ │ │ │ bl 2125cc │ │ │ │ ldr r0, [fp], r3, lsl #7 │ │ │ │ ldrhteq r2, [r3], #-244 @ 0xffffff0c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq sp, [r8], #-186 @ 0xffffff46 │ │ │ │ - rsbeq r2, r8, r6, asr r8 │ │ │ │ + rsbeq sp, r8, r2, asr #23 │ │ │ │ + rsbeq r2, r8, lr, asr r8 │ │ │ │ rsbseq r2, r3, r0, ror pc │ │ │ │ - strhteq r9, [fp], #-116 @ 0xffffff8c │ │ │ │ - rsbeq r0, r8, r6, ror #7 │ │ │ │ - rsbeq r9, fp, r2, lsr r7 │ │ │ │ - rsbeq sp, r8, r8, lsr pc │ │ │ │ - rsbeq sp, r8, r6, lsl #31 │ │ │ │ - strhteq sp, [r8], #-242 @ 0xffffff0e │ │ │ │ - rsbeq sp, r8, r4, lsl #30 │ │ │ │ - rsbeq sp, r8, sl, lsr #30 │ │ │ │ + strhteq r9, [fp], #-124 @ 0xffffff84 │ │ │ │ + rsbeq r0, r8, lr, ror #7 │ │ │ │ + rsbeq r9, fp, sl, lsr r7 │ │ │ │ + rsbeq sp, r8, r0, asr #30 │ │ │ │ + rsbeq sp, r8, lr, lsl #31 │ │ │ │ + strhteq sp, [r8], #-250 @ 0xffffff06 │ │ │ │ rsbeq sp, r8, ip, lsl #30 │ │ │ │ - rsbeq sp, r8, r6, lsr #30 │ │ │ │ - rsbeq sp, r8, r2, lsl #30 │ │ │ │ - mlseq r8, sl, r9, sp │ │ │ │ - rsbeq r2, r8, r6, lsr r6 │ │ │ │ - strhteq r9, [fp], #-90 @ 0xffffffa6 │ │ │ │ - strdeq sp, [r8], #-224 @ 0xffffff20 @ │ │ │ │ - mlseq ip, ip, sp, r1 │ │ │ │ - rsbeq sp, r8, r0, asr #18 │ │ │ │ - ldrdeq r2, [r8], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r9, fp, r2, asr r5 │ │ │ │ - strdeq r0, [r8], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq sp, r8, ip, lsl #29 │ │ │ │ - strdeq r1, [ip], #-200 @ 0xffffff38 @ │ │ │ │ - mlseq r8, r6, r8, sp │ │ │ │ - rsbeq r2, r8, r2, lsr r5 │ │ │ │ + rsbeq sp, r8, r2, lsr pc │ │ │ │ + rsbeq sp, r8, r4, lsl pc │ │ │ │ + rsbeq sp, r8, lr, lsr #30 │ │ │ │ + rsbeq sp, r8, sl, lsl #30 │ │ │ │ + rsbeq sp, r8, r2, lsr #19 │ │ │ │ + rsbeq r2, r8, lr, lsr r6 │ │ │ │ + rsbeq r9, fp, r2, asr #11 │ │ │ │ + strdeq sp, [r8], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r1, ip, r4, lsr #27 │ │ │ │ + rsbeq sp, r8, r8, asr #18 │ │ │ │ + rsbeq r2, r8, r4, ror #11 │ │ │ │ + rsbeq r9, fp, sl, asr r5 │ │ │ │ + strdeq r0, [r8], #-28 @ 0xffffffe4 @ │ │ │ │ + mlseq r8, r4, lr, sp │ │ │ │ + rsbeq r1, ip, r0, lsl #26 │ │ │ │ + mlseq r8, lr, r8, sp │ │ │ │ + rsbeq r2, r8, sl, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe1aa170 │ │ │ │ ldclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ svcge 0x000f2650 │ │ │ │ @@ -353538,60 +353538,60 @@ │ │ │ │ svcge 0x0032f47f │ │ │ │ strtmi r9, [r0], -r7, lsl #18 │ │ │ │ @ instruction: 0xf8ccf3d0 │ │ │ │ stmdacs r1, {r1, r2, r9, sl, lr} │ │ │ │ str sp, [sl, -pc, asr #1] │ │ │ │ rsbseq r2, r3, r8, lsr #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, r8, ip, lsr #15 │ │ │ │ - rsbeq r2, r8, r6, asr #8 │ │ │ │ + strhteq sp, [r8], #-116 @ 0xffffff8c │ │ │ │ + rsbeq r2, r8, lr, asr #8 │ │ │ │ rsbseq r2, r3, ip, asr fp │ │ │ │ - mlseq fp, lr, r3, r9 │ │ │ │ - rsbeq r9, fp, r0, asr r3 │ │ │ │ - rsbeq sp, r8, r4, asr fp │ │ │ │ - rsbeq sp, r8, r0, lsr #23 │ │ │ │ - rsbeq sp, r8, sl, asr #23 │ │ │ │ - rsbeq sp, r8, lr, lsl fp │ │ │ │ - mlseq r8, r8, sl, sp │ │ │ │ - rsbeq sp, r8, r2, asr fp │ │ │ │ - rsbeq sp, r8, sl, lsl #22 │ │ │ │ - strhteq pc, [r7], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq sp, r8, r0, asr #11 │ │ │ │ - rsbeq r2, r8, sl, asr r2 │ │ │ │ - rsbeq sp, r8, r0, lsr #11 │ │ │ │ - rsbeq r2, r8, sl, lsr r2 │ │ │ │ - rsbeq sp, r8, ip, asr #21 │ │ │ │ - rsbeq sp, r8, r6, lsl r5 │ │ │ │ - strhteq r2, [r8], #-18 @ 0xffffffee │ │ │ │ - rsbeq sp, r8, ip, lsl sl │ │ │ │ - strdeq sp, [r8], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r9, fp, sl, asr #1 │ │ │ │ - rsbeq sp, r8, r2, lsl #20 │ │ │ │ - rsbeq r9, fp, r8, ror r0 │ │ │ │ - rsbeq sp, r8, ip, lsr #8 │ │ │ │ - rsbeq r2, r8, r8, asr #1 │ │ │ │ - strdeq sp, [r8], #-62 @ 0xffffffc2 @ │ │ │ │ - mlseq r8, sl, r0, r2 │ │ │ │ - rsbeq sp, r8, r2, ror #7 │ │ │ │ - rsbeq r2, r8, lr, ror r0 │ │ │ │ - rsbeq sp, r8, r6, asr #7 │ │ │ │ - rsbeq r2, r8, r2, rrx │ │ │ │ - rsbeq sp, r8, sl, ror r3 │ │ │ │ - rsbeq r2, r8, r6, lsl r0 │ │ │ │ - rsbeq sp, r8, r8, asr r3 │ │ │ │ - strdeq r1, [r8], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq sp, r8, ip, lsr r3 │ │ │ │ - ldrdeq r1, [r8], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq sp, r8, r0, lsr #6 │ │ │ │ - strhteq r1, [r8], #-252 @ 0xffffff04 │ │ │ │ - ldrdeq pc, [r7], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r8, fp, lr, lsl pc │ │ │ │ - rsbeq sp, r8, sl, asr r8 │ │ │ │ - strdeq sp, [r8], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r8, fp, r0, lsr lr │ │ │ │ + rsbeq r9, fp, r6, lsr #7 │ │ │ │ + rsbeq r9, fp, r8, asr r3 │ │ │ │ + rsbeq sp, r8, ip, asr fp │ │ │ │ + rsbeq sp, r8, r8, lsr #23 │ │ │ │ + ldrdeq sp, [r8], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq sp, r8, r6, lsr #22 │ │ │ │ + rsbeq sp, r8, r0, lsr #21 │ │ │ │ + rsbeq sp, r8, sl, asr fp │ │ │ │ + rsbeq sp, r8, r2, lsl fp │ │ │ │ + strhteq pc, [r7], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq sp, r8, r8, asr #11 │ │ │ │ + rsbeq r2, r8, r2, ror #4 │ │ │ │ + rsbeq sp, r8, r8, lsr #11 │ │ │ │ + rsbeq r2, r8, r2, asr #4 │ │ │ │ + ldrdeq sp, [r8], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq sp, r8, lr, lsl r5 │ │ │ │ + strhteq r2, [r8], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq sp, r8, r4, lsr #20 │ │ │ │ + strdeq sp, [r8], #-152 @ 0xffffff68 @ │ │ │ │ + ldrdeq r9, [fp], #-2 @ │ │ │ │ + rsbeq sp, r8, sl, lsl #20 │ │ │ │ + rsbeq r9, fp, r0, lsl #1 │ │ │ │ + rsbeq sp, r8, r4, lsr r4 │ │ │ │ + ldrdeq r2, [r8], #-0 @ │ │ │ │ + rsbeq sp, r8, r6, lsl #8 │ │ │ │ + rsbeq r2, r8, r2, lsr #1 │ │ │ │ + rsbeq sp, r8, sl, ror #7 │ │ │ │ + rsbeq r2, r8, r6, lsl #1 │ │ │ │ + rsbeq sp, r8, lr, asr #7 │ │ │ │ + rsbeq r2, r8, sl, rrx │ │ │ │ + rsbeq sp, r8, r2, lsl #7 │ │ │ │ + rsbeq r2, r8, lr, lsl r0 │ │ │ │ + rsbeq sp, r8, r0, ror #6 │ │ │ │ + strdeq r1, [r8], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq sp, r8, r4, asr #6 │ │ │ │ + rsbeq r1, r8, r0, ror #31 │ │ │ │ + rsbeq sp, r8, r8, lsr #6 │ │ │ │ + rsbeq r1, r8, r4, asr #31 │ │ │ │ + ldrdeq pc, [r7], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r8, fp, r6, lsr #30 │ │ │ │ + rsbeq sp, r8, r2, ror #16 │ │ │ │ + strdeq sp, [r8], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r8, fp, r8, lsr lr │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1a7ddc0 │ │ │ │ blmi 1a7ddec │ │ │ │ @ instruction: 0x4604447a │ │ │ │ @@ -353691,29 +353691,29 @@ │ │ │ │ bmi 6a667c │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ vmvn.i32 q10, #9043968 @ 0x008a0000 │ │ │ │ ldrb pc, [sp, r5, lsl #31] @ │ │ │ │ stmia lr, {r0, r2, r5, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq r2, r3, ip, lsl #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, fp, r6, ror #25 │ │ │ │ - rsbeq sp, r8, r4, ror #3 │ │ │ │ - rsbeq sp, r8, r6, asr r0 │ │ │ │ - strdeq r1, [r8], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r8, fp, lr, ror #25 │ │ │ │ + rsbeq sp, r8, ip, ror #3 │ │ │ │ + rsbeq sp, r8, lr, asr r0 │ │ │ │ + strdeq r1, [r8], #-202 @ 0xffffff36 @ │ │ │ │ rsbseq r2, r3, sl, lsl #8 │ │ │ │ - ldrdeq sp, [r8], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r8, fp, sl, asr #24 │ │ │ │ - strdeq ip, [r8], #-244 @ 0xffffff0c @ │ │ │ │ - mlseq r8, r0, ip, r1 │ │ │ │ - rsbeq sp, r8, r6, lsr #11 │ │ │ │ - rsbeq sp, r8, r2, lsl #11 │ │ │ │ - rsbeq sp, r8, r6, lsl #11 │ │ │ │ - rsbeq sp, r8, lr, lsr #10 │ │ │ │ - rsbeq sp, r8, sl, asr r5 │ │ │ │ - rsbeq sp, r8, r4, lsr r5 │ │ │ │ + ldrdeq sp, [r8], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r8, fp, r2, asr ip │ │ │ │ + strdeq ip, [r8], #-252 @ 0xffffff04 @ │ │ │ │ + mlseq r8, r8, ip, r1 │ │ │ │ + rsbeq sp, r8, lr, lsr #11 │ │ │ │ + rsbeq sp, r8, sl, lsl #11 │ │ │ │ + rsbeq sp, r8, lr, lsl #11 │ │ │ │ + rsbeq sp, r8, r6, lsr r5 │ │ │ │ + rsbeq sp, r8, r2, ror #10 │ │ │ │ + rsbeq sp, r8, ip, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fe9fdfac │ │ │ │ blmi fe9fe1c4 │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -353875,40 +353875,40 @@ │ │ │ │ ldmdami pc, {r0, r3, r4, r9, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ blx ff6aa480 │ │ │ │ ldrb r9, [r3, -r2, lsl #24] │ │ │ │ svc 0x005ef6a4 │ │ │ │ rsbseq r2, r3, r4, lsr #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r7, r6, r8, pc @ │ │ │ │ - mlseq r8, r6, r4, sp │ │ │ │ - rsbeq r8, fp, r2, lsl #21 │ │ │ │ - rsbeq sp, r8, ip, ror r4 │ │ │ │ - rsbeq sp, r8, r2, lsl #9 │ │ │ │ - rsbeq sp, r8, ip, ror #9 │ │ │ │ - rsbeq sp, r8, r2, asr #9 │ │ │ │ - rsbeq sp, r8, lr, lsl r5 │ │ │ │ - rsbeq sp, r8, r4, lsr #10 │ │ │ │ - rsbeq sp, r8, ip, ror #7 │ │ │ │ - rsbseq r2, r3, r8, ror r1 │ │ │ │ - rsbeq ip, r8, ip, lsl #27 │ │ │ │ - rsbeq r1, r8, r8, lsr #20 │ │ │ │ - rsbeq ip, r8, r0, ror sp │ │ │ │ - rsbeq r1, r8, ip, lsl #20 │ │ │ │ + mlseq r7, lr, r8, pc @ │ │ │ │ + mlseq r8, lr, r4, sp │ │ │ │ + rsbeq r8, fp, sl, lsl #21 │ │ │ │ + rsbeq sp, r8, r4, lsl #9 │ │ │ │ + rsbeq sp, r8, sl, lsl #9 │ │ │ │ + strdeq sp, [r8], #-68 @ 0xffffffbc @ │ │ │ │ rsbeq sp, r8, sl, asr #9 │ │ │ │ - rsbeq ip, r8, sl, lsr sp │ │ │ │ - ldrdeq r1, [r8], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq sp, r8, sl, asr r3 │ │ │ │ - strhteq ip, [r8], #-202 @ 0xffffff36 │ │ │ │ - rsbeq r1, r8, r6, asr r9 │ │ │ │ - mlseq r8, r8, ip, ip │ │ │ │ - rsbeq r1, r8, r4, lsr r9 │ │ │ │ - rsbeq sp, r8, r6, ror #5 │ │ │ │ - rsbeq ip, r8, lr, ror #24 │ │ │ │ - rsbeq r1, r8, sl, lsl #18 │ │ │ │ + rsbeq sp, r8, r6, lsr #10 │ │ │ │ + rsbeq sp, r8, ip, lsr #10 │ │ │ │ + strdeq sp, [r8], #-52 @ 0xffffffcc @ │ │ │ │ + rsbseq r2, r3, r8, ror r1 │ │ │ │ + mlseq r8, r4, sp, ip │ │ │ │ + rsbeq r1, r8, r0, lsr sl │ │ │ │ + rsbeq ip, r8, r8, ror sp │ │ │ │ + rsbeq r1, r8, r4, lsl sl │ │ │ │ + ldrdeq sp, [r8], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq ip, r8, r2, asr #26 │ │ │ │ + ldrdeq r1, [r8], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq sp, r8, r2, ror #6 │ │ │ │ + rsbeq ip, r8, r2, asr #25 │ │ │ │ + rsbeq r1, r8, lr, asr r9 │ │ │ │ + rsbeq ip, r8, r0, lsr #25 │ │ │ │ + rsbeq r1, r8, ip, lsr r9 │ │ │ │ + rsbeq sp, r8, lr, ror #5 │ │ │ │ + rsbeq ip, r8, r6, ror ip │ │ │ │ + rsbeq r1, r8, r2, lsl r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 11be2b4 │ │ │ │ blmi 11be2dc │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -353951,15 +353951,15 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf640481f │ │ │ │ ldrbtmi r1, [r8], #-492 @ 0xfffffe14 │ │ │ │ @ instruction: 0xf6ab300c │ │ │ │ ldmdami sp, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx eaa5c0 │ │ │ │ - bmi 866aa8 │ │ │ │ + bmi 866aa8 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ vmvn.i32 q10, #9043968 @ 0x008a0000 │ │ │ │ strtmi pc, [r8], -pc, ror #26 │ │ │ │ @ instruction: 0xf9c0f2af │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ ldrhtvs pc, [r0], -fp @ │ │ │ │ ldrdls lr, [r3], -r6 │ │ │ │ @@ -353973,24 +353973,24 @@ │ │ │ │ strbmi r4, [r9], -pc, lsl #20 │ │ │ │ strbmi r9, [r0], -r5, lsl #22 │ │ │ │ vmvn.i32 q10, #9043968 @ 0x008a0000 │ │ │ │ ubfx pc, r1, #26, #4 │ │ │ │ cdp 6, 9, cr15, cr10, cr4, {5} │ │ │ │ @ instruction: 0x00731f98 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, r7, ip, lsl #11 │ │ │ │ - rsbeq ip, r8, sl, ror #22 │ │ │ │ - rsbeq r1, r8, r6, lsl #16 │ │ │ │ + mlseq r7, r4, r5, pc @ │ │ │ │ + rsbeq ip, r8, r2, ror fp │ │ │ │ + rsbeq r1, r8, lr, lsl #16 │ │ │ │ rsbseq r1, r3, r8, lsl pc │ │ │ │ - rsbeq ip, r8, lr, lsr #22 │ │ │ │ - rsbeq r1, r8, sl, asr #15 │ │ │ │ - rsbeq sp, r8, ip, lsl #5 │ │ │ │ - strdeq ip, [r8], #-166 @ 0xffffff5a @ │ │ │ │ - mlseq r8, r2, r7, r1 │ │ │ │ - rsbeq sp, r8, r8, ror #4 │ │ │ │ + rsbeq ip, r8, r6, lsr fp │ │ │ │ + ldrdeq r1, [r8], #-114 @ 0xffffff8e @ │ │ │ │ + mlseq r8, r4, r2, sp │ │ │ │ + strdeq ip, [r8], #-174 @ 0xffffff52 @ │ │ │ │ + mlseq r8, sl, r7, r1 │ │ │ │ + rsbeq sp, r8, r0, ror r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc3d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 18efb24 │ │ │ │ stcvs 5, cr15, [r2, #692] @ 0x2b4 │ │ │ │ @ instruction: 0x46064b5d │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -354083,27 +354083,27 @@ │ │ │ │ @ instruction: 0xf6ab300c │ │ │ │ ldmdami r1, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ab4478 │ │ │ │ @ instruction: 0xf06ff933 │ │ │ │ ldrb r0, [sp, -r8]! │ │ │ │ rsbseq r1, r3, r0, asr lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq sp, [ip], #-186 @ 0xffffff46 @ │ │ │ │ - strhteq sp, [ip], #-190 @ 0xffffff42 │ │ │ │ - strdeq sp, [r8], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq sp, ip, r2, ror #23 │ │ │ │ + rsbeq sp, ip, r6, asr #23 │ │ │ │ + strdeq sp, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ rsbseq r1, r3, r0, ror #27 │ │ │ │ - mlseq r8, r4, r1, sp │ │ │ │ - strhteq pc, [r7], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r3, r8, r2, lsl #19 │ │ │ │ - rsbeq r4, sp, lr, asr r0 │ │ │ │ - strdeq lr, [r8], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r2, r8, r6, lsr #28 │ │ │ │ - strdeq sp, [r8], #-0 @ │ │ │ │ - rsbeq ip, r8, sl, lsr #18 │ │ │ │ - ldrdeq sp, [r8], #-12 @ │ │ │ │ + mlseq r8, ip, r1, sp │ │ │ │ + rsbeq pc, r7, r4, asr #13 │ │ │ │ + rsbeq r3, r8, sl, lsl #19 │ │ │ │ + rsbeq r4, sp, r6, rrx │ │ │ │ + strdeq lr, [r8], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r2, r8, lr, lsr #28 │ │ │ │ + strdeq sp, [r8], #-8 @ │ │ │ │ + rsbeq ip, r8, r2, lsr r9 │ │ │ │ + rsbeq sp, r8, r4, ror #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fedab098 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ bmi feb3e5b0 │ │ │ │ blmi feb3e5ec │ │ │ │ @@ -354271,38 +354271,38 @@ │ │ │ │ ldmdami sp, {r0, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xffbcf6aa │ │ │ │ strbt r9, [sl], r3, lsl #22 │ │ │ │ mcrr 6, 10, pc, r6, cr4 @ │ │ │ │ rsbseq r1, r3, r8, lsl #25 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, r8, sl, lsr #1 │ │ │ │ - rsbeq ip, r8, r6, ror #16 │ │ │ │ - rsbeq r1, r8, r2, lsl #10 │ │ │ │ + strhteq sp, [r8], #-2 │ │ │ │ + rsbeq ip, r8, lr, ror #16 │ │ │ │ + rsbeq r1, r8, sl, lsl #10 │ │ │ │ rsbseq r1, r3, sl, lsl ip │ │ │ │ - rsbeq sp, r8, r8 │ │ │ │ - strdeq ip, [r8], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq sp, r8, sl, lsr r0 │ │ │ │ - rsbeq sp, r8, r8, asr r0 │ │ │ │ - rsbeq sp, r8, r6, lsr r0 │ │ │ │ - rsbeq ip, r8, r4, asr r7 │ │ │ │ - strdeq r1, [r8], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq ip, r8, r2, lsr r7 │ │ │ │ - rsbeq r1, r8, lr, asr #7 │ │ │ │ - rsbeq ip, r8, sl, lsr pc │ │ │ │ - strdeq pc, [r7], #-48 @ 0xffffffd0 @ │ │ │ │ - ldrdeq ip, [r8], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq ip, r8, r2, ror pc │ │ │ │ - mlseq r8, r8, r6, ip │ │ │ │ - rsbeq r1, r8, r4, lsr r3 │ │ │ │ - rsbeq ip, r8, lr, asr #30 │ │ │ │ - rsbeq ip, r8, ip, asr r6 │ │ │ │ - strdeq r1, [r8], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq ip, r8, lr, lsr r6 │ │ │ │ - ldrdeq r1, [r8], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq sp, r8, r0, lsl r0 │ │ │ │ + strdeq ip, [r8], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq sp, r8, r2, asr #32 │ │ │ │ + rsbeq sp, r8, r0, rrx │ │ │ │ + rsbeq sp, r8, lr, lsr r0 │ │ │ │ + rsbeq ip, r8, ip, asr r7 │ │ │ │ + strdeq r1, [r8], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq ip, r8, sl, lsr r7 │ │ │ │ + ldrdeq r1, [r8], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq ip, r8, r2, asr #30 │ │ │ │ + strdeq pc, [r7], #-56 @ 0xffffffc8 @ │ │ │ │ + ldrdeq ip, [r8], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq ip, r8, sl, ror pc │ │ │ │ + rsbeq ip, r8, r0, lsr #13 │ │ │ │ + rsbeq r1, r8, ip, lsr r3 │ │ │ │ + rsbeq ip, r8, r6, asr pc │ │ │ │ + rsbeq ip, r8, r4, ror #12 │ │ │ │ + rsbeq r1, r8, r0, lsl #6 │ │ │ │ + rsbeq ip, r8, r6, asr #12 │ │ │ │ + rsbeq r1, r8, r2, ror #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fefab3b4 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ bmi 1ebe8cc │ │ │ │ blmi 1ebe908 │ │ │ │ @@ -354420,31 +354420,31 @@ │ │ │ │ ldrsbcc pc, [r4], #139 @ 0x8b @ │ │ │ │ strls r4, [r0], #-1146 @ 0xfffffb86 │ │ │ │ @ instruction: 0xf9d4f3c0 │ │ │ │ @ instruction: 0xf6a4e73e │ │ │ │ svclt 0x0000eb1e │ │ │ │ rsbseq r1, r3, ip, ror #18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, r8, lr, lsl #27 │ │ │ │ - rsbeq ip, r8, ip, asr #10 │ │ │ │ - rsbeq r1, r8, r8, ror #3 │ │ │ │ + mlseq r8, r6, sp, ip │ │ │ │ + rsbeq ip, r8, r4, asr r5 │ │ │ │ + strdeq r1, [r8], #-16 @ │ │ │ │ rsbseq r1, r3, r0, lsl #18 │ │ │ │ - rsbeq ip, r8, lr, asr #28 │ │ │ │ - rsbeq ip, r8, r6, lsl #27 │ │ │ │ - rsbeq ip, r8, r4, ror #26 │ │ │ │ - rsbeq ip, r8, r4, lsl #9 │ │ │ │ - rsbeq r1, r8, r0, lsr #2 │ │ │ │ - rsbeq ip, r8, r6, ror #8 │ │ │ │ - rsbeq r1, r8, r2, lsl #2 │ │ │ │ - rsbeq ip, r8, lr, ror #24 │ │ │ │ - rsbeq pc, r7, r2, lsr #2 │ │ │ │ - ldrdeq ip, [r8], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq ip, r8, r4, lsl #8 │ │ │ │ - rsbeq r1, r8, r0, lsr #1 │ │ │ │ - rsbeq ip, r8, r8, asr sp │ │ │ │ + rsbeq ip, r8, r6, asr lr │ │ │ │ + rsbeq ip, r8, lr, lsl #27 │ │ │ │ + rsbeq ip, r8, ip, ror #26 │ │ │ │ + rsbeq ip, r8, ip, lsl #9 │ │ │ │ + rsbeq r1, r8, r8, lsr #2 │ │ │ │ + rsbeq ip, r8, lr, ror #8 │ │ │ │ + rsbeq r1, r8, sl, lsl #2 │ │ │ │ + rsbeq ip, r8, r6, ror ip │ │ │ │ + rsbeq pc, r7, sl, lsr #2 │ │ │ │ + rsbeq ip, r8, r6, ror #25 │ │ │ │ + rsbeq ip, r8, ip, lsl #8 │ │ │ │ + rsbeq r1, r8, r8, lsr #1 │ │ │ │ + rsbeq ip, r8, r0, ror #26 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 22876c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq febab5f0 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ bmi 1c3eb08 │ │ │ │ @@ -354553,27 +354553,27 @@ │ │ │ │ bleq 1a8a98 │ │ │ │ stc 4, cr4, [sp, #488] @ 0x1e8 │ │ │ │ @ instruction: 0xf3c07b02 │ │ │ │ strb pc, [r2, -r9, asr #17]! @ │ │ │ │ b 62af04 │ │ │ │ rsbseq r1, r3, r0, lsr r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, r8, r4, lsl sp │ │ │ │ - rsbeq ip, r8, lr, ror #5 │ │ │ │ - rsbeq r0, r8, sl, lsl #31 │ │ │ │ + rsbeq ip, r8, ip, lsl sp │ │ │ │ + strdeq ip, [r8], #-38 @ 0xffffffda @ │ │ │ │ + mlseq r8, r2, pc, r0 @ │ │ │ │ rsbseq r1, r3, r2, lsr #13 │ │ │ │ - rsbeq ip, r8, r8, asr ip │ │ │ │ - mlseq r8, r2, r2, ip │ │ │ │ - rsbeq r0, r8, lr, lsr #30 │ │ │ │ - rsbeq ip, r8, r0, ror ip │ │ │ │ - rsbeq ip, r8, r0, lsr #4 │ │ │ │ - strhteq r0, [r8], #-236 @ 0xffffff14 │ │ │ │ - strhteq ip, [r8], #-172 @ 0xffffff54 │ │ │ │ - rsbeq ip, r8, r8, asr #24 │ │ │ │ - ldrdeq ip, [r8], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq ip, r8, r0, ror #24 │ │ │ │ + mlseq r8, sl, r2, ip │ │ │ │ + rsbeq r0, r8, r6, lsr pc │ │ │ │ + rsbeq ip, r8, r8, ror ip │ │ │ │ + rsbeq ip, r8, r8, lsr #4 │ │ │ │ + rsbeq r0, r8, r4, asr #29 │ │ │ │ + rsbeq ip, r8, r4, asr #21 │ │ │ │ + rsbeq ip, r8, r0, asr ip │ │ │ │ + ldrdeq ip, [r8], #-188 @ 0xffffff44 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc46b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r7], #-832 @ 0xfffffcc0 │ │ │ │ addlt r4, r7, sp, lsl #12 │ │ │ │ ldrbtmi r4, [ip], #-1543 @ 0xfffff9f9 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @@ -354625,25 +354625,25 @@ │ │ │ │ vadd.i8 d20, d1, d15 │ │ │ │ ldrbtmi r4, [r8], #-431 @ 0xfffffe51 │ │ │ │ @ instruction: 0xf6aa300c │ │ │ │ stmdami sp, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 6, cr15, [r2], #680 @ 0x2a8 │ │ │ │ svclt 0x0000e7bb │ │ │ │ - rsbeq ip, r8, sl, ror #23 │ │ │ │ + strdeq ip, [r8], #-178 @ 0xffffff4e @ │ │ │ │ @ instruction: 0xffffd6e9 │ │ │ │ - ldrdeq ip, [r8], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq ip, r8, r0, lsr r1 │ │ │ │ - rsbeq r0, r8, ip, asr #27 │ │ │ │ - strdeq ip, [r8], #-14 @ │ │ │ │ - rsbeq ip, r8, r0, lsr #23 │ │ │ │ - ldrdeq ip, [r8], #-6 @ │ │ │ │ - rsbeq r0, r8, r2, ror sp │ │ │ │ - rsbeq ip, r8, sl, lsr #1 │ │ │ │ - rsbeq r0, r8, r6, asr #26 │ │ │ │ + rsbeq ip, r8, r6, ror #23 │ │ │ │ + rsbeq ip, r8, r8, lsr r1 │ │ │ │ + ldrdeq r0, [r8], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq ip, r8, r6, lsl #2 │ │ │ │ + rsbeq ip, r8, r8, lsr #23 │ │ │ │ + ldrdeq ip, [r8], #-14 @ │ │ │ │ + rsbeq r0, r8, sl, ror sp │ │ │ │ + strhteq ip, [r8], #-2 │ │ │ │ + rsbeq r0, r8, lr, asr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fea3ee34 │ │ │ │ blmi fea3f040 │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -354806,39 +354806,39 @@ │ │ │ │ ldmdami lr, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe52b30a │ │ │ │ @ instruction: 0xf6a4e6d8 │ │ │ │ svclt 0x0000e81a │ │ │ │ rsbseq r1, r3, ip, lsl r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, r7, lr, lsl #20 │ │ │ │ + rsbeq lr, r7, r6, lsl sl │ │ │ │ rsbseq r1, r3, r4, ror #7 │ │ │ │ - strdeq fp, [r8], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r0, r8, ip, lsl #25 │ │ │ │ - rsbeq fp, r8, r6, asr #31 │ │ │ │ - rsbeq r0, r8, r2, ror #24 │ │ │ │ - rsbeq ip, r8, r4, asr #11 │ │ │ │ - rsbeq ip, r8, r4, lsr sl │ │ │ │ - rsbeq ip, r8, sl, asr sl │ │ │ │ - rsbeq ip, r8, r8, ror r6 │ │ │ │ - rsbeq ip, r8, r6, lsr #20 │ │ │ │ - rsbeq ip, r8, sl, lsr #19 │ │ │ │ - strdeq ip, [r8], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq ip, r8, lr, asr #19 │ │ │ │ - rsbeq ip, r8, sl, lsl sl │ │ │ │ - rsbeq ip, r8, r6, asr #9 │ │ │ │ - mlseq r8, ip, r9, ip │ │ │ │ - rsbeq fp, r8, r6, asr #28 │ │ │ │ - rsbeq r0, r8, r0, ror #21 │ │ │ │ - strhteq ip, [r8], #-144 @ 0xffffff70 │ │ │ │ - rsbeq ip, r8, r8, asr #19 │ │ │ │ - rsbeq fp, r8, r0, lsl #28 │ │ │ │ - mlseq r8, ip, sl, r0 │ │ │ │ - rsbeq fp, r8, r2, ror #27 │ │ │ │ - rsbeq r0, r8, lr, ror sl │ │ │ │ + strdeq fp, [r8], #-248 @ 0xffffff08 @ │ │ │ │ + mlseq r8, r4, ip, r0 │ │ │ │ + rsbeq fp, r8, lr, asr #31 │ │ │ │ + rsbeq r0, r8, sl, ror #24 │ │ │ │ + rsbeq ip, r8, ip, asr #11 │ │ │ │ + rsbeq ip, r8, ip, lsr sl │ │ │ │ + rsbeq ip, r8, r2, ror #20 │ │ │ │ + rsbeq ip, r8, r0, lsl #13 │ │ │ │ + rsbeq ip, r8, lr, lsr #20 │ │ │ │ + strhteq ip, [r8], #-146 @ 0xffffff6e │ │ │ │ + strdeq ip, [r8], #-88 @ 0xffffffa8 @ │ │ │ │ + ldrdeq ip, [r8], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq ip, r8, r2, lsr #20 │ │ │ │ + rsbeq ip, r8, lr, asr #9 │ │ │ │ + rsbeq ip, r8, r4, lsr #19 │ │ │ │ + rsbeq fp, r8, lr, asr #28 │ │ │ │ + rsbeq r0, r8, r8, ror #21 │ │ │ │ + strhteq ip, [r8], #-152 @ 0xffffff68 │ │ │ │ + ldrdeq ip, [r8], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq fp, r8, r8, lsl #28 │ │ │ │ + rsbeq r0, r8, r4, lsr #21 │ │ │ │ + rsbeq fp, r8, sl, ror #27 │ │ │ │ + rsbeq r0, r8, r6, lsl #21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 107f13c │ │ │ │ blmi 107f164 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -354898,24 +354898,24 @@ │ │ │ │ ldrb r9, [r5, r3, lsl #24] │ │ │ │ ldrtmi r4, [r8], -lr, lsl #20 │ │ │ │ vsri.32 q2, q13, #1 │ │ │ │ bfi pc, r7, (invalid: 28:2) @ │ │ │ │ svc 0x0060f6a3 │ │ │ │ rsbseq r1, r3, r0, lsl r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, fp, r8, ror #18 │ │ │ │ - strdeq lr, [r7], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq ip, r8, r2, asr #17 │ │ │ │ - rsbeq r7, fp, ip, lsl #18 │ │ │ │ + rsbeq r7, fp, r0, ror r9 │ │ │ │ + strdeq lr, [r7], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq ip, r8, sl, asr #17 │ │ │ │ + rsbeq r7, fp, r4, lsl r9 │ │ │ │ rsbseq r1, r3, r4, lsl #1 │ │ │ │ - mlseq r8, sl, ip, fp │ │ │ │ - rsbeq r0, r8, r6, lsr r9 │ │ │ │ - rsbeq fp, r8, lr, ror ip │ │ │ │ - rsbeq r0, r8, sl, lsl r9 │ │ │ │ - rsbeq ip, r8, r8, lsr #17 │ │ │ │ + rsbeq fp, r8, r2, lsr #25 │ │ │ │ + rsbeq r0, r8, lr, lsr r9 │ │ │ │ + rsbeq fp, r8, r6, lsl #25 │ │ │ │ + rsbeq r0, r8, r2, lsr #18 │ │ │ │ + strhteq ip, [r8], #-128 @ 0xffffff80 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1aff270 │ │ │ │ blmi 1aff29c │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -355017,31 +355017,31 @@ │ │ │ │ stc2 3, cr15, [lr, #-764]! @ 0xfffffd04 │ │ │ │ vsub.i32 d25, d9, d5 │ │ │ │ @ instruction: 0x4628febd │ │ │ │ @ instruction: 0xf97cf2ae │ │ │ │ svclt 0x0000e7bc │ │ │ │ ldrsbteq r0, [r3], #-252 @ 0xffffff04 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, fp, r4, lsr r8 │ │ │ │ - rsbeq lr, r7, r2, asr #11 │ │ │ │ - ldrdeq r7, [sp], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq ip, r8, ip, lsl #16 │ │ │ │ - rsbeq fp, r8, r8, ror fp │ │ │ │ - rsbeq r0, r8, r4, lsl r8 │ │ │ │ + rsbeq r7, fp, ip, lsr r8 │ │ │ │ + rsbeq lr, r7, sl, asr #11 │ │ │ │ + rsbeq r7, sp, r4, ror #13 │ │ │ │ + rsbeq ip, r8, r4, lsl r8 │ │ │ │ + rsbeq fp, r8, r0, lsl #23 │ │ │ │ + rsbeq r0, r8, ip, lsl r8 │ │ │ │ rsbseq r0, r3, r0, lsr #30 │ │ │ │ - rsbeq fp, r8, r6, lsr fp │ │ │ │ - ldrdeq r0, [r8], #-114 @ 0xffffff8e @ │ │ │ │ - strhteq ip, [r8], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r7, fp, sl, lsr r7 │ │ │ │ - rsbeq fp, r8, r6, ror #21 │ │ │ │ - rsbeq r0, r8, r2, lsl #15 │ │ │ │ - rsbeq fp, r8, r8, asr #21 │ │ │ │ - rsbeq r0, r8, r4, ror #14 │ │ │ │ - rsbeq ip, r8, r0, lsr #14 │ │ │ │ - rsbeq lr, r7, lr, ror r4 │ │ │ │ + rsbeq fp, r8, lr, lsr fp │ │ │ │ + ldrdeq r0, [r8], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq ip, r8, r4, asr #15 │ │ │ │ + rsbeq r7, fp, r2, asr #14 │ │ │ │ + rsbeq fp, r8, lr, ror #21 │ │ │ │ + rsbeq r0, r8, sl, lsl #15 │ │ │ │ + ldrdeq fp, [r8], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r0, r8, ip, ror #14 │ │ │ │ + rsbeq ip, r8, r8, lsr #14 │ │ │ │ + rsbeq lr, r7, r6, lsl #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 173f468 │ │ │ │ blmi 173f678 │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -355128,28 +355128,28 @@ │ │ │ │ blls 2bf564 >::_M_default_append(unsigned int)@@Base+0x39c60> │ │ │ │ ldrbtmi r4, [sl], #-1592 @ 0xfffff9c8 │ │ │ │ mcrr2 3, 11, pc, ip, cr15 @ │ │ │ │ vsubhn.i64 d4, q7, q12 │ │ │ │ @ instruction: 0xe7a1f89d │ │ │ │ rsbseq r0, r3, r4, ror #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, fp, ip, lsr r6 │ │ │ │ - rsbeq lr, r7, r6, asr #7 │ │ │ │ - rsbeq r7, sp, r2, ror #9 │ │ │ │ - rsbeq ip, r8, r0, ror r6 │ │ │ │ - strhteq r7, [fp], #-82 @ 0xffffffae │ │ │ │ + rsbeq r7, fp, r4, asr #12 │ │ │ │ + rsbeq lr, r7, lr, asr #7 │ │ │ │ + rsbeq r7, sp, sl, ror #9 │ │ │ │ + rsbeq ip, r8, r8, ror r6 │ │ │ │ + strhteq r7, [fp], #-90 @ 0xffffffa6 │ │ │ │ rsbseq r0, r3, r6, lsr #26 │ │ │ │ - rsbeq fp, r8, ip, lsr r9 │ │ │ │ - ldrdeq r0, [r8], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq fp, r8, r0, lsr #18 │ │ │ │ - strhteq r0, [r8], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq fp, r8, r2, lsl #18 │ │ │ │ - mlseq r8, lr, r5, r0 │ │ │ │ - strhteq ip, [r8], #-82 @ 0xffffffae │ │ │ │ - strhteq lr, [r7], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq fp, r8, r4, asr #18 │ │ │ │ + rsbeq r0, r8, r0, ror #11 │ │ │ │ + rsbeq fp, r8, r8, lsr #18 │ │ │ │ + rsbeq r0, r8, r4, asr #11 │ │ │ │ + rsbeq fp, r8, sl, lsl #18 │ │ │ │ + rsbeq r0, r8, r6, lsr #11 │ │ │ │ + strhteq ip, [r8], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq lr, r7, r2, asr #5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1d3f618 │ │ │ │ blmi 1d3f828 │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -355260,33 +355260,33 @@ │ │ │ │ ldrtmi r9, [r8], -r4, lsl #22 │ │ │ │ vsri.32 q2, q13, #1 │ │ │ │ strtmi pc, [r8], -r5, asr #22 │ │ │ │ @ instruction: 0xff96f2ad │ │ │ │ svclt 0x0000e79f │ │ │ │ rsbseq r0, r3, r4, lsr ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, fp, ip, lsl #9 │ │ │ │ - rsbeq lr, r7, r6, lsl r2 │ │ │ │ - rsbeq r7, sp, r0, lsr r3 │ │ │ │ - rsbeq ip, r8, ip, lsl #10 │ │ │ │ - ldrdeq fp, [r8], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq r0, r8, sl, ror r4 │ │ │ │ + mlseq fp, r4, r4, r7 │ │ │ │ + rsbeq lr, r7, lr, lsl r2 │ │ │ │ + rsbeq r7, sp, r8, lsr r3 │ │ │ │ + rsbeq ip, r8, r4, lsl r5 │ │ │ │ + rsbeq fp, r8, r6, ror #15 │ │ │ │ + rsbeq r0, r8, r2, lsl #9 │ │ │ │ rsbseq r0, r3, r4, lsl #23 │ │ │ │ - mlseq r8, sl, r7, fp │ │ │ │ - rsbeq r0, r8, r6, lsr r4 │ │ │ │ - rsbeq ip, r8, r6, lsr #9 │ │ │ │ - rsbeq r7, fp, r8, lsr #7 │ │ │ │ - rsbeq fp, r8, r2, asr r7 │ │ │ │ - rsbeq r0, r8, lr, ror #7 │ │ │ │ - rsbeq fp, r8, sl, asr #22 │ │ │ │ - rsbeq fp, r8, ip, lsl #14 │ │ │ │ - rsbeq r0, r8, r8, lsr #7 │ │ │ │ - rsbeq fp, r8, r8, ror #13 │ │ │ │ - rsbeq r0, r8, r4, lsl #7 │ │ │ │ - rsbeq lr, r7, ip, lsr #1 │ │ │ │ + rsbeq fp, r8, r2, lsr #15 │ │ │ │ + rsbeq r0, r8, lr, lsr r4 │ │ │ │ + rsbeq ip, r8, lr, lsr #9 │ │ │ │ + strhteq r7, [fp], #-48 @ 0xffffffd0 │ │ │ │ + rsbeq fp, r8, sl, asr r7 │ │ │ │ + strdeq r0, [r8], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq fp, r8, r2, asr fp │ │ │ │ + rsbeq fp, r8, r4, lsl r7 │ │ │ │ + strhteq r0, [r8], #-48 @ 0xffffffd0 │ │ │ │ + strdeq fp, [r8], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r0, r8, ip, lsl #7 │ │ │ │ + strhteq lr, [r7], #-4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fe87f83c │ │ │ │ blmi fe87fa4c │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -355442,39 +355442,39 @@ │ │ │ │ strbmi r9, [r8], -r4, lsl #22 │ │ │ │ vsri.32 q2, q13, #1 │ │ │ │ @ instruction: 0x4628f9d9 │ │ │ │ cdp2 2, 2, cr15, cr10, cr13, {5} │ │ │ │ svclt 0x0000e758 │ │ │ │ rsbseq r0, r3, r0, lsl sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, fp, r8, ror #4 │ │ │ │ - strdeq sp, [r7], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r7, sp, lr, lsl #2 │ │ │ │ - rsbeq ip, r8, r4, ror #5 │ │ │ │ - strhteq fp, [r8], #-84 @ 0xffffffac │ │ │ │ - rsbeq r0, r8, r0, asr r2 │ │ │ │ + rsbeq r7, fp, r0, ror r2 │ │ │ │ + strdeq sp, [r7], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r7, sp, r6, lsl r1 │ │ │ │ + rsbeq ip, r8, ip, ror #5 │ │ │ │ + strhteq fp, [r8], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq r0, r8, r8, asr r2 │ │ │ │ rsbseq r0, r3, sl, asr r9 │ │ │ │ - rsbeq fp, r8, lr, ror #10 │ │ │ │ - rsbeq r0, r8, sl, lsl #4 │ │ │ │ - strhteq ip, [r8], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq r7, fp, lr, asr r1 │ │ │ │ - rsbeq fp, r8, r8, lsl #10 │ │ │ │ - rsbeq r0, r8, r4, lsr #3 │ │ │ │ - ldrdeq fp, [r8], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r0, r8, r4, ror r1 │ │ │ │ - rsbeq fp, r8, sl, asr #17 │ │ │ │ - mlseq r8, r0, r4, fp │ │ │ │ - rsbeq r0, r8, ip, lsr #2 │ │ │ │ - rsbeq fp, r8, ip, ror #8 │ │ │ │ - rsbeq r0, r8, r8, lsl #2 │ │ │ │ - rsbeq ip, r8, r0, ror r1 │ │ │ │ - rsbeq fp, r8, lr, lsr #8 │ │ │ │ - rsbeq r0, r8, sl, asr #1 │ │ │ │ - rsbeq ip, r8, ip, asr r1 │ │ │ │ - ldrdeq sp, [r7], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq fp, r8, r6, ror r5 │ │ │ │ + rsbeq r0, r8, r2, lsl r2 │ │ │ │ + rsbeq ip, r8, r4, asr #5 │ │ │ │ + rsbeq r7, fp, r6, ror #2 │ │ │ │ + rsbeq fp, r8, r0, lsl r5 │ │ │ │ + rsbeq r0, r8, ip, lsr #3 │ │ │ │ + rsbeq fp, r8, r0, ror #9 │ │ │ │ + rsbeq r0, r8, ip, ror r1 │ │ │ │ + ldrdeq fp, [r8], #-130 @ 0xffffff7e @ │ │ │ │ + mlseq r8, r8, r4, fp │ │ │ │ + rsbeq r0, r8, r4, lsr r1 │ │ │ │ + rsbeq fp, r8, r4, ror r4 │ │ │ │ + rsbeq r0, r8, r0, lsl r1 │ │ │ │ + rsbeq ip, r8, r8, ror r1 │ │ │ │ + rsbeq fp, r8, r6, lsr r4 │ │ │ │ + ldrdeq r0, [r8], #-2 @ │ │ │ │ + rsbeq ip, r8, r4, ror #2 │ │ │ │ + ldrdeq sp, [r7], #-220 @ 0xffffff24 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 153fb2c │ │ │ │ blmi 153fb54 │ │ │ │ @ instruction: 0x4604447a │ │ │ │ @@ -355536,15 +355536,15 @@ │ │ │ │ @ instruction: 0xf6a94478 │ │ │ │ blls 26db38 │ │ │ │ bmi 92826c │ │ │ │ @ instruction: 0xe79d447a │ │ │ │ @ instruction: 0x46414a1d │ │ │ │ strtmi r9, [r0], -r5, lsl #22 │ │ │ │ vsri.32 q2, q13, #1 │ │ │ │ - bmi 86c828 │ │ │ │ + bmi 86c828 │ │ │ │ @ instruction: 0xe793447a │ │ │ │ @ instruction: 0xf6409003 │ │ │ │ ldmdami r9, {r0, r7, r8, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r6, #-676] @ 0xfffffd5c │ │ │ │ stmdbls r3, {r0, r1, r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf6a94478 │ │ │ │ @@ -355553,29 +355553,29 @@ │ │ │ │ blls 2bfd08 >::_M_default_append(unsigned int)@@Base+0x3a404> │ │ │ │ ldrbtmi r4, [sl], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf8faf3bf │ │ │ │ @ instruction: 0xf6a3e7e5 │ │ │ │ svclt 0x0000ea44 │ │ │ │ rsbseq r0, r3, r0, lsr #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, fp, sl, ror pc │ │ │ │ - strdeq ip, [r8], #-6 @ │ │ │ │ + rsbeq r6, fp, r2, lsl #31 │ │ │ │ + strdeq ip, [r8], #-14 @ │ │ │ │ ldrsbteq r0, [r3], #-110 @ 0xffffff92 │ │ │ │ - rsbeq sp, r7, r0, asr #25 │ │ │ │ - rsbeq fp, r8, r4, lsr #5 │ │ │ │ - rsbeq pc, r7, r0, asr #30 │ │ │ │ - rsbeq ip, r8, r0, lsr #32 │ │ │ │ - rsbeq fp, r8, r0, lsl #5 │ │ │ │ - rsbeq pc, r7, ip, lsl pc @ │ │ │ │ - rsbeq ip, r8, r0, ror r0 │ │ │ │ - strhteq ip, [r8], #-8 │ │ │ │ - mlseq fp, r0, lr, r6 │ │ │ │ - rsbeq fp, r8, r8, asr #4 │ │ │ │ - rsbeq pc, r7, r4, ror #29 │ │ │ │ - rsbeq ip, r8, r6, rrx │ │ │ │ + rsbeq sp, r7, r8, asr #25 │ │ │ │ + rsbeq fp, r8, ip, lsr #5 │ │ │ │ + rsbeq pc, r7, r8, asr #30 │ │ │ │ + rsbeq ip, r8, r8, lsr #32 │ │ │ │ + rsbeq fp, r8, r8, lsl #5 │ │ │ │ + rsbeq pc, r7, r4, lsr #30 │ │ │ │ + rsbeq ip, r8, r8, ror r0 │ │ │ │ + rsbeq ip, r8, r0, asr #1 │ │ │ │ + mlseq fp, r8, lr, r6 │ │ │ │ + rsbeq fp, r8, r0, asr r2 │ │ │ │ + rsbeq pc, r7, ip, ror #29 │ │ │ │ + rsbeq ip, r8, lr, rrx │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 13ffcc0 │ │ │ │ blmi 13ffce8 │ │ │ │ @ instruction: 0x4604447a │ │ │ │ @@ -355649,28 +355649,28 @@ │ │ │ │ @ instruction: 0x46414a13 │ │ │ │ strtmi r9, [r0], -r5, lsl #22 │ │ │ │ vsri.32 q2, q13, #1 │ │ │ │ @ instruction: 0xe7cef839 │ │ │ │ stmib r2, {r0, r1, r5, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r0, r3, ip, lsl #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, fp, r6, ror #27 │ │ │ │ - rsbeq ip, r8, r6, asr r0 │ │ │ │ + rsbeq r6, fp, lr, ror #27 │ │ │ │ + rsbeq ip, r8, lr, asr r0 │ │ │ │ rsbseq r0, r3, sl, asr #10 │ │ │ │ - rsbeq sp, r7, r6, lsr fp │ │ │ │ - rsbeq fp, r8, ip, lsr #2 │ │ │ │ - rsbeq pc, r7, r8, asr #27 │ │ │ │ - mlseq r8, ip, pc, fp @ │ │ │ │ - rsbeq ip, r8, r4 │ │ │ │ - rsbeq r6, fp, ip, lsr sp │ │ │ │ - strdeq fp, [r8], #-4 @ │ │ │ │ - mlseq r7, r0, sp, pc @ │ │ │ │ - rsbeq fp, r8, r6, asr #1 │ │ │ │ - rsbeq pc, r7, r2, ror #26 │ │ │ │ - rsbeq fp, r8, r4, ror #29 │ │ │ │ + rsbeq sp, r7, lr, lsr fp │ │ │ │ + rsbeq fp, r8, r4, lsr r1 │ │ │ │ + ldrdeq pc, [r7], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq fp, r8, r4, lsr #31 │ │ │ │ + rsbeq ip, r8, ip │ │ │ │ + rsbeq r6, fp, r4, asr #26 │ │ │ │ + strdeq fp, [r8], #-12 @ │ │ │ │ + mlseq r7, r8, sp, pc @ │ │ │ │ + rsbeq fp, r8, lr, asr #1 │ │ │ │ + rsbeq pc, r7, sl, ror #26 │ │ │ │ + rsbeq fp, r8, ip, ror #29 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fedac914 │ │ │ │ bmi ffdc0030 │ │ │ │ blmi ffdbfe5c │ │ │ │ @ instruction: 0xf5ad447a │ │ │ │ @@ -355912,54 +355912,54 @@ │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ blx ffcac448 │ │ │ │ strb r9, [lr], -r7, lsl #22 │ │ │ │ svc 0x0076f6a2 │ │ │ │ rsbseq r0, r3, r0, lsl r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrhteq r0, [r3], #-50 @ 0xffffffce │ │ │ │ - rsbeq fp, r8, r2, lsr #30 │ │ │ │ + rsbeq fp, r8, sl, lsr #30 │ │ │ │ @ instruction: 0xffffc53b │ │ │ │ - rsbeq sl, r8, ip, ror pc │ │ │ │ - rsbeq pc, r7, r8, lsl ip @ │ │ │ │ - rsbeq fp, r8, r0, ror lr │ │ │ │ - rsbeq fp, r8, r8, asr lr │ │ │ │ + rsbeq sl, r8, r4, lsl #31 │ │ │ │ + rsbeq pc, r7, r0, lsr #24 │ │ │ │ + rsbeq fp, r8, r8, ror lr │ │ │ │ + rsbeq fp, r8, r0, ror #28 │ │ │ │ @ instruction: 0xffffe469 │ │ │ │ strdeq r5, [r0], -r9 │ │ │ │ - rsbeq sl, r8, r2, ror #29 │ │ │ │ - rsbeq pc, r7, lr, ror fp @ │ │ │ │ - rsbeq sl, r8, r4, asr #29 │ │ │ │ - rsbeq pc, r7, r0, ror #22 │ │ │ │ - rsbeq sl, r8, r6, lsr #29 │ │ │ │ - rsbeq pc, r7, r2, asr #22 │ │ │ │ - rsbeq sl, r8, sl, ror lr │ │ │ │ - rsbeq pc, r7, r6, lsl fp @ │ │ │ │ - rsbeq sl, r8, lr, asr lr │ │ │ │ - mlseq r8, ip, sp, fp │ │ │ │ + rsbeq sl, r8, sl, ror #29 │ │ │ │ + rsbeq pc, r7, r6, lsl #23 │ │ │ │ + rsbeq sl, r8, ip, asr #29 │ │ │ │ + rsbeq pc, r7, r8, ror #22 │ │ │ │ + rsbeq sl, r8, lr, lsr #29 │ │ │ │ + rsbeq pc, r7, sl, asr #22 │ │ │ │ + rsbeq sl, r8, r2, lsl #29 │ │ │ │ + rsbeq pc, r7, lr, lsl fp @ │ │ │ │ + rsbeq sl, r8, r6, ror #28 │ │ │ │ + rsbeq fp, r8, r4, lsr #27 │ │ │ │ @ instruction: 0xffffe39b │ │ │ │ andeq r5, r0, fp, lsr #12 │ │ │ │ - rsbeq sl, r8, r6, lsl lr │ │ │ │ - strhteq pc, [r7], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq sl, r8, sl, ror #27 │ │ │ │ - rsbeq pc, r7, r6, lsl #21 │ │ │ │ - strdeq fp, [r8], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq sl, r8, lr, lsl lr │ │ │ │ + strhteq pc, [r7], #-170 @ 0xffffff56 @ │ │ │ │ + strdeq sl, [r8], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq pc, r7, lr, lsl #21 │ │ │ │ + rsbeq fp, r8, r6, lsl #26 │ │ │ │ @ instruction: 0xffffc343 │ │ │ │ - mlseq r8, r6, sp, sl │ │ │ │ - rsbeq pc, r7, r2, lsr sl @ │ │ │ │ - rsbeq sl, r8, sl, ror #26 │ │ │ │ - rsbeq pc, r7, r6, lsl #20 │ │ │ │ - rsbeq sl, r8, lr, lsr sp │ │ │ │ - ldrdeq pc, [r7], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq sl, r8, r2, lsl sp │ │ │ │ - rsbeq pc, r7, lr, lsr #19 │ │ │ │ - strdeq sl, [r8], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq fp, r8, r4, lsr ip │ │ │ │ - rsbeq sl, r8, sl, asr #25 │ │ │ │ - rsbeq pc, r7, r6, ror #18 │ │ │ │ - mlseq r8, lr, ip, sl │ │ │ │ - rsbeq pc, r7, sl, lsr r9 @ │ │ │ │ + mlseq r8, lr, sp, sl │ │ │ │ + rsbeq pc, r7, sl, lsr sl @ │ │ │ │ + rsbeq sl, r8, r2, ror sp │ │ │ │ + rsbeq pc, r7, lr, lsl #20 │ │ │ │ + rsbeq sl, r8, r6, asr #26 │ │ │ │ + rsbeq pc, r7, r2, ror #19 │ │ │ │ + rsbeq sl, r8, sl, lsl sp │ │ │ │ + strhteq pc, [r7], #-150 @ 0xffffff6a @ │ │ │ │ + strdeq sl, [r8], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq fp, r8, ip, lsr ip │ │ │ │ + ldrdeq sl, [r8], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq pc, r7, lr, ror #18 │ │ │ │ + rsbeq sl, r8, r6, lsr #25 │ │ │ │ + rsbeq pc, r7, r2, asr #18 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fedacd98 │ │ │ │ bmi ffdc04b4 │ │ │ │ blmi ffdc02e0 │ │ │ │ @ instruction: 0xf5ad447a │ │ │ │ @@ -356201,54 +356201,54 @@ │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ @ instruction: 0xf8aaf6a9 │ │ │ │ strb r9, [lr], -r7, lsl #22 │ │ │ │ ldc 6, cr15, [r4, #-648]! @ 0xfffffd78 │ │ │ │ rsbseq pc, r2, ip, lsl #31 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq pc, r2, lr, lsr #30 │ │ │ │ - mlseq r8, lr, sl, fp │ │ │ │ + rsbeq fp, r8, r6, lsr #21 │ │ │ │ @ instruction: 0xffffc0b7 │ │ │ │ - strdeq sl, [r8], #-168 @ 0xffffff58 @ │ │ │ │ - mlseq r7, r4, r7, pc @ │ │ │ │ - rsbeq fp, r8, ip, ror #19 │ │ │ │ - ldrdeq fp, [r8], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq sl, r8, r0, lsl #22 │ │ │ │ + mlseq r7, ip, r7, pc @ │ │ │ │ + strdeq fp, [r8], #-148 @ 0xffffff6c @ │ │ │ │ + ldrdeq fp, [r8], #-156 @ 0xffffff64 @ │ │ │ │ andeq r3, r0, r9, lsl #23 │ │ │ │ andeq r5, r0, r9, asr r0 │ │ │ │ - rsbeq sl, r8, lr, asr sl │ │ │ │ - strdeq pc, [r7], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq sl, r8, r0, asr #20 │ │ │ │ - ldrdeq pc, [r7], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq sl, r8, r2, lsr #20 │ │ │ │ - strhteq pc, [r7], #-110 @ 0xffffff92 @ │ │ │ │ - strdeq sl, [r8], #-150 @ 0xffffff6a @ │ │ │ │ - mlseq r7, r2, r6, pc @ │ │ │ │ - ldrdeq sl, [r8], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq fp, r8, r8, lsl r9 │ │ │ │ + rsbeq sl, r8, r6, ror #20 │ │ │ │ + rsbeq pc, r7, r2, lsl #14 │ │ │ │ + rsbeq sl, r8, r8, asr #20 │ │ │ │ + rsbeq pc, r7, r4, ror #13 │ │ │ │ + rsbeq sl, r8, sl, lsr #20 │ │ │ │ + rsbeq pc, r7, r6, asr #13 │ │ │ │ + strdeq sl, [r8], #-158 @ 0xffffff62 @ │ │ │ │ + mlseq r7, sl, r6, pc @ │ │ │ │ + rsbeq sl, r8, r2, ror #19 │ │ │ │ + rsbeq fp, r8, r0, lsr #18 │ │ │ │ @ instruction: 0x00003abb │ │ │ │ andeq r4, r0, fp, lsl #31 │ │ │ │ - mlseq r8, r2, r9, sl │ │ │ │ - rsbeq pc, r7, lr, lsr #12 │ │ │ │ - rsbeq sl, r8, r6, ror #18 │ │ │ │ - rsbeq pc, r7, r2, lsl #12 │ │ │ │ - rsbeq fp, r8, sl, ror r8 │ │ │ │ + mlseq r8, sl, r9, sl │ │ │ │ + rsbeq pc, r7, r6, lsr r6 @ │ │ │ │ + rsbeq sl, r8, lr, ror #18 │ │ │ │ + rsbeq pc, r7, sl, lsl #12 │ │ │ │ + rsbeq fp, r8, r2, lsl #17 │ │ │ │ @ instruction: 0xffffbebf │ │ │ │ - rsbeq sl, r8, r2, lsl r9 │ │ │ │ - rsbeq pc, r7, lr, lsr #11 │ │ │ │ - rsbeq sl, r8, r6, ror #17 │ │ │ │ - rsbeq pc, r7, r2, lsl #11 │ │ │ │ - strhteq sl, [r8], #-138 @ 0xffffff76 │ │ │ │ - rsbeq pc, r7, r6, asr r5 @ │ │ │ │ - rsbeq sl, r8, lr, lsl #17 │ │ │ │ - rsbeq pc, r7, sl, lsr #10 │ │ │ │ - rsbeq sl, r8, r2, ror r8 │ │ │ │ - strhteq fp, [r8], #-112 @ 0xffffff90 │ │ │ │ - rsbeq sl, r8, r6, asr #16 │ │ │ │ - rsbeq pc, r7, r2, ror #9 │ │ │ │ - rsbeq sl, r8, sl, lsl r8 │ │ │ │ - strhteq pc, [r7], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq sl, r8, sl, lsl r9 │ │ │ │ + strhteq pc, [r7], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq sl, r8, lr, ror #17 │ │ │ │ + rsbeq pc, r7, sl, lsl #11 │ │ │ │ + rsbeq sl, r8, r2, asr #17 │ │ │ │ + rsbeq pc, r7, lr, asr r5 @ │ │ │ │ + mlseq r8, r6, r8, sl │ │ │ │ + rsbeq pc, r7, r2, lsr r5 @ │ │ │ │ + rsbeq sl, r8, sl, ror r8 │ │ │ │ + strhteq fp, [r8], #-120 @ 0xffffff88 │ │ │ │ + rsbeq sl, r8, lr, asr #16 │ │ │ │ + rsbeq pc, r7, sl, ror #9 │ │ │ │ + rsbeq sl, r8, r2, lsr #16 │ │ │ │ + strhteq pc, [r7], #-78 @ 0xffffffb2 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r3], r3, lsl #1 │ │ │ │ ldrbmi r4, [r8], -r4, lsl #12 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ @@ -356299,24 +356299,24 @@ │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ blx babeaa │ │ │ │ @ instruction: 0xf2ac4658 │ │ │ │ blls 1eed94 │ │ │ │ @ instruction: 0x46506018 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq sl, r8, r6, lsr #14 │ │ │ │ - rsbeq pc, r7, r2, asr #7 │ │ │ │ - rsbeq r6, fp, r0, asr #6 │ │ │ │ - rsbeq fp, r8, sl, ror #12 │ │ │ │ - rsbeq fp, r8, lr, lsl #13 │ │ │ │ - rsbeq fp, r8, r8, lsr #13 │ │ │ │ - rsbeq fp, r8, lr, lsr #13 │ │ │ │ - mlseq fp, sl, sp, r0 │ │ │ │ - ldrdeq r6, [fp], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r6, fp, r2, asr #5 │ │ │ │ + rsbeq sl, r8, lr, lsr #14 │ │ │ │ + rsbeq pc, r7, sl, asr #7 │ │ │ │ + rsbeq r6, fp, r8, asr #6 │ │ │ │ + rsbeq fp, r8, r2, ror r6 │ │ │ │ + mlseq r8, r6, r6, fp │ │ │ │ + strhteq fp, [r8], #-96 @ 0xffffffa0 │ │ │ │ + strhteq fp, [r8], #-102 @ 0xffffff9a │ │ │ │ + rsbeq r0, fp, r2, lsr #27 │ │ │ │ + ldrdeq r6, [fp], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r6, fp, sl, asr #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc61f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #6 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf2ac461a │ │ │ │ @@ -356338,18 +356338,18 @@ │ │ │ │ stmdami r9, {r0, r1, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff96f6a8 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ @ instruction: 0xf2ac4630 │ │ │ │ eorsvs pc, r8, r5, lsr #30 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - rsbeq sl, r8, sl, lsl r6 │ │ │ │ - strhteq pc, [r7], #-38 @ 0xffffffda @ │ │ │ │ - strdeq sl, [r8], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq pc, r7, lr, lsl #5 │ │ │ │ + rsbeq sl, r8, r2, lsr #12 │ │ │ │ + strhteq pc, [r7], #-46 @ 0xffffffd2 @ │ │ │ │ + strdeq sl, [r8], #-90 @ 0xffffffa6 @ │ │ │ │ + mlseq r7, r6, r2, pc @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 16808d8 │ │ │ │ blmi 1680904 │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -356433,27 +356433,27 @@ │ │ │ │ bmi 629088 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ vsri.32 q2, q13, #2 │ │ │ │ @ instruction: 0xe7a6fa19 │ │ │ │ bl 1a2cc5c │ │ │ │ rsbseq pc, r2, r4, ror r9 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, r8, sl, asr r5 │ │ │ │ - rsbeq sl, r8, r2, lsr r5 │ │ │ │ - rsbeq pc, r7, lr, asr #3 │ │ │ │ - rsbeq sl, r8, r8, lsr #11 │ │ │ │ + rsbeq fp, r8, r2, ror #10 │ │ │ │ + rsbeq sl, r8, sl, lsr r5 │ │ │ │ + ldrdeq pc, [r7], #-22 @ 0xffffffea @ │ │ │ │ + strhteq sl, [r8], #-80 @ 0xffffffb0 │ │ │ │ ldrsbteq pc, [r2], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq sl, r8, r8, ror #9 │ │ │ │ - rsbeq pc, r7, r4, lsl #3 │ │ │ │ - mlseq r8, r4, r5, sl │ │ │ │ - rsbeq sl, r8, r0, asr #9 │ │ │ │ - rsbeq pc, r7, ip, asr r1 @ │ │ │ │ - rsbeq sl, r8, r2, lsl #9 │ │ │ │ - rsbeq pc, r7, lr, lsl r1 @ │ │ │ │ - rsbeq fp, r8, r0, ror r4 │ │ │ │ + strdeq sl, [r8], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq pc, r7, ip, lsl #3 │ │ │ │ + mlseq r8, ip, r5, sl │ │ │ │ + rsbeq sl, r8, r8, asr #9 │ │ │ │ + rsbeq pc, r7, r4, ror #2 │ │ │ │ + rsbeq sl, r8, sl, lsl #9 │ │ │ │ + rsbeq pc, r7, r6, lsr #2 │ │ │ │ + rsbeq fp, r8, r8, ror r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 22a6d0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldrmi r4, [r9], lr, lsr #21 │ │ │ │ @@ -356629,45 +356629,45 @@ │ │ │ │ tstcs r0, r4, lsr #20 │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf892f3be │ │ │ │ @ instruction: 0xf6a2e75a │ │ │ │ svclt 0x0000e9dc │ │ │ │ rsbseq pc, r2, ip, asr #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq sl, [r8], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq pc, r7, sl, ror r0 @ │ │ │ │ + rsbeq sl, r8, r6, ror #7 │ │ │ │ + rsbeq pc, r7, r2, lsl #1 │ │ │ │ @ instruction: 0x0072f794 │ │ │ │ - rsbeq r5, fp, r0, ror #31 │ │ │ │ - rsbeq sl, r8, r0, asr #18 │ │ │ │ - rsbeq r5, fp, r0, asr #31 │ │ │ │ - rsbeq fp, r8, sl, ror r3 │ │ │ │ - rsbeq sl, r8, r4, asr #6 │ │ │ │ - rsbeq lr, r7, r0, ror #31 │ │ │ │ - rsbeq fp, r8, r4, ror #6 │ │ │ │ - rsbeq fp, r8, r2, lsr r3 │ │ │ │ - rsbeq fp, r8, r8, asr #6 │ │ │ │ - rsbeq fp, r8, lr, lsr #6 │ │ │ │ + rsbeq r5, fp, r8, ror #31 │ │ │ │ + rsbeq sl, r8, r8, asr #18 │ │ │ │ + rsbeq r5, fp, r8, asr #31 │ │ │ │ + rsbeq fp, r8, r2, lsl #7 │ │ │ │ + rsbeq sl, r8, ip, asr #6 │ │ │ │ + rsbeq lr, r7, r8, ror #31 │ │ │ │ + rsbeq fp, r8, ip, ror #6 │ │ │ │ + rsbeq fp, r8, sl, lsr r3 │ │ │ │ + rsbeq fp, r8, r0, asr r3 │ │ │ │ + rsbeq fp, r8, r6, lsr r3 │ │ │ │ + rsbeq fp, r8, r4, asr r3 │ │ │ │ + rsbeq fp, r8, r2, lsr #6 │ │ │ │ + rsbeq fp, r8, sl, asr #6 │ │ │ │ + rsbeq fp, r8, sl, lsr r3 │ │ │ │ + rsbeq fp, r8, r6, ror #6 │ │ │ │ rsbeq fp, r8, ip, asr #6 │ │ │ │ - rsbeq fp, r8, sl, lsl r3 │ │ │ │ - rsbeq fp, r8, r2, asr #6 │ │ │ │ - rsbeq fp, r8, r2, lsr r3 │ │ │ │ - rsbeq fp, r8, lr, asr r3 │ │ │ │ - rsbeq fp, r8, r4, asr #6 │ │ │ │ - rsbeq fp, r8, ip, lsr #6 │ │ │ │ - rsbeq fp, r8, r8, lsr r3 │ │ │ │ - rsbeq fp, r8, lr, lsl r3 │ │ │ │ - rsbeq sl, r8, r0, ror #3 │ │ │ │ - rsbeq lr, r7, ip, ror lr │ │ │ │ - rsbeq sl, r8, r2, asr #3 │ │ │ │ - rsbeq lr, r7, lr, asr lr │ │ │ │ - mlseq r8, r4, r1, sl │ │ │ │ - rsbeq lr, r7, r0, lsr lr │ │ │ │ - rsbeq sl, r8, r6, ror r1 │ │ │ │ - rsbeq lr, r7, r2, lsl lr │ │ │ │ - rsbeq fp, r8, r2, asr #3 │ │ │ │ + rsbeq fp, r8, r4, lsr r3 │ │ │ │ + rsbeq fp, r8, r0, asr #6 │ │ │ │ + rsbeq fp, r8, r6, lsr #6 │ │ │ │ + rsbeq sl, r8, r8, ror #3 │ │ │ │ + rsbeq lr, r7, r4, lsl #29 │ │ │ │ + rsbeq sl, r8, sl, asr #3 │ │ │ │ + rsbeq lr, r7, r6, ror #28 │ │ │ │ + mlseq r8, ip, r1, sl │ │ │ │ + rsbeq lr, r7, r8, lsr lr │ │ │ │ + rsbeq sl, r8, lr, ror r1 │ │ │ │ + rsbeq lr, r7, sl, lsl lr │ │ │ │ + rsbeq fp, r8, sl, asr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ stmib sp, {r4, r9, sl, lr}^ │ │ │ │ movwcs r2, #768 @ 0x300 │ │ │ │ @@ -356743,29 +356743,29 @@ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ vsri.32 q2, q13, #3 │ │ │ │ stmdals r0, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ blx 12c15a │ │ │ │ andsvs r9, r8, r1, lsl #22 │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mlseq r8, sl, r0, sl │ │ │ │ - rsbeq lr, r7, r6, lsr sp │ │ │ │ - rsbeq r5, fp, r8, lsr #25 │ │ │ │ - mlseq r8, r2, r1, fp │ │ │ │ - strhteq fp, [r8], #-22 @ 0xffffffea │ │ │ │ - rsbeq sl, r8, r0, lsr r4 │ │ │ │ - rsbeq fp, r8, lr, ror ip │ │ │ │ - rsbeq fp, ip, r4, asr #3 │ │ │ │ - rsbeq r5, fp, r6, asr #24 │ │ │ │ - ldrdeq sl, [r8], #-56 @ 0xffffffc8 @ │ │ │ │ - ldrdeq sl, [r8], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq fp, r8, r4, lsl #24 │ │ │ │ - rsbeq fp, ip, r8, lsr r1 │ │ │ │ - ldrdeq r5, [fp], #-186 @ 0xffffff46 @ │ │ │ │ - ldrdeq r5, [fp], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq sl, r8, r2, lsr #1 │ │ │ │ + rsbeq lr, r7, lr, lsr sp │ │ │ │ + strhteq r5, [fp], #-192 @ 0xffffff40 │ │ │ │ + mlseq r8, sl, r1, fp │ │ │ │ + strhteq fp, [r8], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq sl, r8, r8, lsr r4 │ │ │ │ + rsbeq fp, r8, r6, lsl #25 │ │ │ │ + rsbeq fp, ip, ip, asr #3 │ │ │ │ + rsbeq r5, fp, lr, asr #24 │ │ │ │ + rsbeq sl, r8, r0, ror #7 │ │ │ │ + rsbeq sl, r8, r2, ror #7 │ │ │ │ + rsbeq fp, r8, ip, lsl #24 │ │ │ │ + rsbeq fp, ip, r0, asr #2 │ │ │ │ + rsbeq r5, fp, r2, ror #23 │ │ │ │ + ldrdeq r5, [fp], #-184 @ 0xffffff48 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 1f80f5c │ │ │ │ blmi 1f81170 │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -356886,32 +356886,32 @@ │ │ │ │ svclt 0x0000efe2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ldrshteq pc, [r2], #-36 @ 0xffffffdc @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq pc, r2, r8, ror #5 │ │ │ │ - strdeq r9, [r8], #-238 @ 0xffffff12 @ │ │ │ │ - mlseq r7, sl, fp, lr │ │ │ │ + rsbeq r9, r8, r6, lsl #30 │ │ │ │ + rsbeq lr, r7, r2, lsr #23 │ │ │ │ ldrhteq pc, [r2], #-36 @ 0xffffffdc @ │ │ │ │ - ldrdeq sl, [r8], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq sl, r8, r2, ror #9 │ │ │ │ strdeq r1, [r0], -r0 │ │ │ │ - rsbeq r5, fp, r0, asr #21 │ │ │ │ - rsbeq fp, r8, ip │ │ │ │ - rsbeq fp, r8, r0, asr #32 │ │ │ │ - rsbeq sl, r8, ip, asr #4 │ │ │ │ - rsbeq sl, r8, sl, asr r2 │ │ │ │ - rsbeq fp, r8, r0, lsr r0 │ │ │ │ - mlseq ip, r2, pc, sl @ │ │ │ │ - rsbeq r5, fp, r0, lsr sl │ │ │ │ - rsbeq sl, r8, r4, asr #3 │ │ │ │ - ldrdeq r5, [fp], #-158 @ 0xffffff62 @ │ │ │ │ - strhteq sl, [r8], #-54 @ 0xffffffca │ │ │ │ - rsbeq r9, r8, r4, ror sp │ │ │ │ - rsbeq lr, r7, lr, lsl #20 │ │ │ │ + rsbeq r5, fp, r8, asr #21 │ │ │ │ + rsbeq fp, r8, r4, lsl r0 │ │ │ │ + rsbeq fp, r8, r8, asr #32 │ │ │ │ + rsbeq sl, r8, r4, asr r2 │ │ │ │ + rsbeq sl, r8, r2, ror #4 │ │ │ │ + rsbeq fp, r8, r8, lsr r0 │ │ │ │ + mlseq ip, sl, pc, sl @ │ │ │ │ + rsbeq r5, fp, r8, lsr sl │ │ │ │ + rsbeq sl, r8, ip, asr #3 │ │ │ │ + rsbeq r5, fp, r6, ror #19 │ │ │ │ + strhteq sl, [r8], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq r9, r8, ip, ror sp │ │ │ │ + rsbeq lr, r7, r6, lsl sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r1], r7, lsl #1 │ │ │ │ @ instruction: 0x46054a7b │ │ │ │ @ instruction: 0x46484c7b │ │ │ │ @@ -357036,35 +357036,35 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6a84478 │ │ │ │ str pc, [r9, -r3, lsr #20]! │ │ │ │ cdp 6, 10, cr15, cr14, cr1, {5} │ │ │ │ rsbseq pc, r2, r6, lsr #1 │ │ │ │ rsbseq pc, r2, r2, lsr #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r9, [r8], #-198 @ 0xffffff3a │ │ │ │ - rsbeq lr, r7, r2, asr r9 │ │ │ │ + strhteq r9, [r8], #-206 @ 0xffffff32 │ │ │ │ + rsbeq lr, r7, sl, asr r9 │ │ │ │ rsbseq pc, r2, ip, rrx │ │ │ │ andeq r1, r0, r4, ror #9 │ │ │ │ - mlseq fp, sl, r8, r5 │ │ │ │ - rsbeq sl, r8, sl, ror lr │ │ │ │ - rsbeq sl, r8, r2, lsr #29 │ │ │ │ - rsbeq r5, fp, r6, ror r8 │ │ │ │ - rsbeq sl, r8, lr, asr #4 │ │ │ │ - rsbeq sl, r8, r0, lsr r2 │ │ │ │ - rsbeq r5, fp, r8, lsl r8 │ │ │ │ - strdeq sl, [r8], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r5, fp, r2, lsr #17 │ │ │ │ + rsbeq sl, r8, r2, lsl #29 │ │ │ │ + rsbeq sl, r8, sl, lsr #29 │ │ │ │ + rsbeq r5, fp, lr, ror r8 │ │ │ │ + rsbeq sl, r8, r6, asr r2 │ │ │ │ + rsbeq sl, r8, r8, lsr r2 │ │ │ │ + rsbeq r5, fp, r0, lsr #16 │ │ │ │ + rsbeq sl, r8, r0, lsl #28 │ │ │ │ + rsbeq sl, r8, r8, lsr #28 │ │ │ │ + rsbeq r9, r8, ip, lsr #31 │ │ │ │ + strhteq r9, [r8], #-248 @ 0xffffff08 │ │ │ │ rsbeq sl, r8, r0, lsr #28 │ │ │ │ - rsbeq r9, r8, r4, lsr #31 │ │ │ │ - strhteq r9, [r8], #-240 @ 0xffffff10 │ │ │ │ - rsbeq sl, r8, r8, lsl lr │ │ │ │ - rsbeq sl, ip, r0, lsl #26 │ │ │ │ - mlseq fp, lr, r7, r5 │ │ │ │ - rsbeq r9, r8, r2, lsr pc │ │ │ │ - rsbeq r9, r8, lr, lsl #22 │ │ │ │ - rsbeq lr, r7, r8, lsr #15 │ │ │ │ + rsbeq sl, ip, r8, lsl #26 │ │ │ │ + rsbeq r5, fp, r6, lsr #15 │ │ │ │ + rsbeq r9, r8, sl, lsr pc │ │ │ │ + rsbeq r9, r8, r6, lsl fp │ │ │ │ + strhteq lr, [r7], #-112 @ 0xffffff90 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r3], r7, lsl #1 │ │ │ │ @ instruction: 0x46054a76 │ │ │ │ @ instruction: 0x46584c76 │ │ │ │ @@ -357184,35 +357184,35 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8fcf6a8 │ │ │ │ @ instruction: 0xf6a1e734 │ │ │ │ svclt 0x0000ed88 │ │ │ │ rsbseq lr, r2, r2, asr #28 │ │ │ │ rsbseq lr, r2, lr, lsr lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r9, r8, r2, asr sl │ │ │ │ - rsbeq lr, r7, lr, ror #13 │ │ │ │ + rsbeq r9, r8, sl, asr sl │ │ │ │ + strdeq lr, [r7], #-102 @ 0xffffff9a @ │ │ │ │ rsbseq lr, r2, r8, lsl #28 │ │ │ │ - rsbeq sl, r8, lr, lsr #32 │ │ │ │ + rsbeq sl, r8, r6, lsr r0 │ │ │ │ strdeq r1, [r0], -r0 │ │ │ │ - rsbeq r5, fp, r4, lsl r6 │ │ │ │ - rsbeq sl, r8, r8, ror #24 │ │ │ │ - rsbeq sl, r8, ip, lsl #25 │ │ │ │ - rsbeq r9, r8, r0, lsr #27 │ │ │ │ - rsbeq fp, r8, lr, ror #11 │ │ │ │ - rsbeq sl, ip, r4, lsr fp │ │ │ │ - rsbeq r5, fp, lr, lsr #11 │ │ │ │ - rsbeq r9, r8, sl, lsr sp │ │ │ │ - rsbeq r9, r8, ip, lsr sp │ │ │ │ - rsbeq fp, r8, r2, ror #10 │ │ │ │ - mlseq ip, r2, sl, sl │ │ │ │ - rsbeq r5, fp, r4, lsr r5 │ │ │ │ - rsbeq r5, fp, sl, lsr #10 │ │ │ │ - rsbeq r9, r8, r2, lsl #30 │ │ │ │ - rsbeq r9, r8, r0, asr #17 │ │ │ │ - rsbeq lr, r7, sl, asr r5 │ │ │ │ + rsbeq r5, fp, ip, lsl r6 │ │ │ │ + rsbeq sl, r8, r0, ror ip │ │ │ │ + mlseq r8, r4, ip, sl │ │ │ │ + rsbeq r9, r8, r8, lsr #27 │ │ │ │ + strdeq fp, [r8], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq sl, ip, ip, lsr fp │ │ │ │ + strhteq r5, [fp], #-86 @ 0xffffffaa │ │ │ │ + rsbeq r9, r8, r2, asr #26 │ │ │ │ + rsbeq r9, r8, r4, asr #26 │ │ │ │ + rsbeq fp, r8, sl, ror #10 │ │ │ │ + mlseq ip, sl, sl, sl │ │ │ │ + rsbeq r5, fp, ip, lsr r5 │ │ │ │ + rsbeq r5, fp, r2, lsr r5 │ │ │ │ + rsbeq r9, r8, sl, lsl #30 │ │ │ │ + rsbeq r9, r8, r8, asr #17 │ │ │ │ + rsbeq lr, r7, r2, ror #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x469a4691 │ │ │ │ addlt r2, sp, r0, lsl #6 │ │ │ │ ldrmi r4, [sl], -r5, lsl #12 │ │ │ │ @@ -357323,31 +357323,31 @@ │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ blx bacea6 │ │ │ │ vmlsl.s32 q2, d11, d8[0] │ │ │ │ @ instruction: 0xf8caff77 │ │ │ │ strbmi r0, [r0], -r0 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r9, r8, r6, lsl r8 │ │ │ │ - strhteq lr, [r7], #-66 @ 0xffffffbe │ │ │ │ - rsbeq r5, fp, r4, lsr #8 │ │ │ │ - ldrdeq sl, [r8], #-164 @ 0xffffff5c @ │ │ │ │ - ldrdeq sl, [r8], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq sl, r8, r8, lsl #22 │ │ │ │ - rsbeq sl, r8, r4, asr fp │ │ │ │ - mlseq r8, r6, fp, r9 │ │ │ │ - mlseq r8, ip, fp, r9 │ │ │ │ - rsbeq sl, r8, r0, asr fp │ │ │ │ - rsbeq sl, r8, r4, asr #22 │ │ │ │ - mlseq r8, lr, r0, fp │ │ │ │ + rsbeq r9, r8, lr, lsl r8 │ │ │ │ + strhteq lr, [r7], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq r5, fp, ip, lsr #8 │ │ │ │ + ldrdeq sl, [r8], #-172 @ 0xffffff54 @ │ │ │ │ + ldrdeq sl, [r8], #-172 @ 0xffffff54 @ │ │ │ │ rsbeq sl, r8, r0, lsl fp │ │ │ │ - rsbeq sl, ip, r0, ror r8 │ │ │ │ - rsbeq r5, fp, lr, lsl #6 │ │ │ │ - rsbeq r9, r8, r8, lsr #21 │ │ │ │ - rsbeq r5, fp, r2, asr #5 │ │ │ │ + rsbeq sl, r8, ip, asr fp │ │ │ │ + mlseq r8, lr, fp, r9 │ │ │ │ + rsbeq r9, r8, r4, lsr #23 │ │ │ │ + rsbeq sl, r8, r8, asr fp │ │ │ │ + rsbeq sl, r8, ip, asr #22 │ │ │ │ + rsbeq fp, r8, r6, lsr #1 │ │ │ │ + rsbeq sl, r8, r8, lsl fp │ │ │ │ + rsbeq sl, ip, r8, ror r8 │ │ │ │ + rsbeq r5, fp, r6, lsl r3 │ │ │ │ + strhteq r9, [r8], #-160 @ 0xffffff60 │ │ │ │ + rsbeq r5, fp, sl, asr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r2], r5, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ @@ -357461,39 +357461,39 @@ │ │ │ │ vsri.32 q2, q13, #3 │ │ │ │ @ instruction: 0xe7a4fa15 │ │ │ │ tstcs r0, fp, lsl fp │ │ │ │ @ instruction: 0x46284a1b │ │ │ │ ldrbtmi r4, [sl], #-1147 @ 0xfffffb85 │ │ │ │ blx 4ad0dc │ │ │ │ svclt 0x0000e79b │ │ │ │ - strdeq r9, [r8], #-90 @ 0xffffffa6 @ │ │ │ │ - mlseq r7, r6, r2, lr │ │ │ │ - rsbeq r5, fp, r8, lsl #4 │ │ │ │ - rsbeq sl, r8, r2, ror #19 │ │ │ │ - rsbeq sl, r8, sl, lsr #20 │ │ │ │ - mlseq r8, r0, r9, r9 │ │ │ │ - mlseq r8, ip, r9, r9 │ │ │ │ - rsbeq sl, r8, lr, asr #20 │ │ │ │ - rsbeq sl, r8, ip, asr #20 │ │ │ │ - rsbeq sl, r8, r6, lsr sl │ │ │ │ - mlseq r9, lr, r8, sp │ │ │ │ - rsbeq sl, r8, r8, lsl #20 │ │ │ │ - rsbeq sl, ip, lr, lsl #13 │ │ │ │ - rsbeq r5, fp, ip, lsr #2 │ │ │ │ - rsbeq r9, r8, r8, asr #17 │ │ │ │ - rsbeq r5, fp, r8, ror #1 │ │ │ │ - mlseq r8, r4, r8, r9 │ │ │ │ - rsbeq sl, r8, sl, asr r9 │ │ │ │ - strhteq r4, [sl], #-68 @ 0xffffffbc │ │ │ │ - rsbeq sl, r8, r0, ror r9 │ │ │ │ - rsbeq sl, r8, r6, ror #18 │ │ │ │ - strdeq lr, [sl], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq sl, r8, r4, asr r9 │ │ │ │ - rsbeq r8, fp, r0, lsr #3 │ │ │ │ - rsbeq sl, r8, r2, asr #18 │ │ │ │ + rsbeq r9, r8, r2, lsl #12 │ │ │ │ + mlseq r7, lr, r2, lr │ │ │ │ + rsbeq r5, fp, r0, lsl r2 │ │ │ │ + rsbeq sl, r8, sl, ror #19 │ │ │ │ + rsbeq sl, r8, r2, lsr sl │ │ │ │ + mlseq r8, r8, r9, r9 │ │ │ │ + rsbeq r9, r8, r4, lsr #19 │ │ │ │ + rsbeq sl, r8, r6, asr sl │ │ │ │ + rsbeq sl, r8, r4, asr sl │ │ │ │ + rsbeq sl, r8, lr, lsr sl │ │ │ │ + rsbeq sp, r9, r6, lsr #17 │ │ │ │ + rsbeq sl, r8, r0, lsl sl │ │ │ │ + mlseq ip, r6, r6, sl │ │ │ │ + rsbeq r5, fp, r4, lsr r1 │ │ │ │ + ldrdeq r9, [r8], #-128 @ 0xffffff80 @ │ │ │ │ + strdeq r5, [fp], #-0 @ │ │ │ │ + mlseq r8, ip, r8, r9 │ │ │ │ + rsbeq sl, r8, r2, ror #18 │ │ │ │ + strhteq r4, [sl], #-76 @ 0xffffffb4 │ │ │ │ + rsbeq sl, r8, r8, ror r9 │ │ │ │ + rsbeq sl, r8, lr, ror #18 │ │ │ │ + rsbeq lr, sl, r6, lsl #18 │ │ │ │ + rsbeq sl, r8, ip, asr r9 │ │ │ │ + rsbeq r8, fp, r8, lsr #3 │ │ │ │ + rsbeq sl, r8, sl, asr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ stmib sp, {r4, r9, sl, lr}^ │ │ │ │ movwcs r2, #768 @ 0x300 │ │ │ │ @@ -357569,29 +357569,29 @@ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ vsri.32 q2, q13, #3 │ │ │ │ stmdals r0, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2 2, cr15, [sl, #684] @ 0x2ac │ │ │ │ andsvs r9, r8, r1, lsl #22 │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - strhteq r9, [r8], #-50 @ 0xffffffce │ │ │ │ - rsbeq lr, r7, lr, asr #32 │ │ │ │ - rsbeq r4, fp, r0, asr #31 │ │ │ │ - rsbeq sl, r8, sl, ror r8 │ │ │ │ - mlseq r8, lr, r8, sl │ │ │ │ - rsbeq r9, r8, r8, asr #14 │ │ │ │ - rsbeq sl, r8, r2, lsr r8 │ │ │ │ - ldrdeq sl, [ip], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r4, fp, lr, asr pc │ │ │ │ - strdeq r9, [r8], #-96 @ 0xffffffa0 @ │ │ │ │ - strdeq r9, [r8], #-98 @ 0xffffff9e @ │ │ │ │ - strhteq sl, [r8], #-120 @ 0xffffff88 │ │ │ │ - rsbeq sl, ip, r0, asr r4 │ │ │ │ - strdeq r4, [fp], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r4, fp, r8, ror #29 │ │ │ │ + strhteq r9, [r8], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq lr, r7, r6, asr r0 │ │ │ │ + rsbeq r4, fp, r8, asr #31 │ │ │ │ + rsbeq sl, r8, r2, lsl #17 │ │ │ │ + rsbeq sl, r8, r6, lsr #17 │ │ │ │ + rsbeq r9, r8, r0, asr r7 │ │ │ │ + rsbeq sl, r8, sl, lsr r8 │ │ │ │ + rsbeq sl, ip, r4, ror #9 │ │ │ │ + rsbeq r4, fp, r6, ror #30 │ │ │ │ + strdeq r9, [r8], #-104 @ 0xffffff98 @ │ │ │ │ + strdeq r9, [r8], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq sl, r8, r0, asr #15 │ │ │ │ + rsbeq sl, ip, r8, asr r4 │ │ │ │ + strdeq r4, [fp], #-234 @ 0xffffff16 @ │ │ │ │ + strdeq r4, [fp], #-224 @ 0xffffff20 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 2081e30 │ │ │ │ blmi 2081e5c │ │ │ │ addlt r4, r7, sl, ror r4 │ │ │ │ @@ -357716,35 +357716,35 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6a74478 │ │ │ │ @ instruction: 0xe729fcd3 │ │ │ │ ldmdb lr, {r0, r5, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq lr, r2, ip, lsl #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq lr, r2, r0, lsl #12 │ │ │ │ - rsbeq r9, r8, r6, lsl r2 │ │ │ │ - strhteq sp, [r7], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r9, r8, lr, lsl r2 │ │ │ │ + strhteq sp, [r7], #-234 @ 0xffffff16 │ │ │ │ rsbseq lr, r2, ip, asr #11 │ │ │ │ - strdeq r9, [r8], #-114 @ 0xffffff8e @ │ │ │ │ + strdeq r9, [r8], #-122 @ 0xffffff86 @ │ │ │ │ andeq r0, r0, r4, ror r6 │ │ │ │ - ldrdeq r4, [fp], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r4, fp, r0, ror #27 │ │ │ │ + strdeq sl, [r8], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq sl, r8, r8, lsr #14 │ │ │ │ + rsbeq r9, r8, ip, ror #10 │ │ │ │ + rsbeq r9, r8, r8, ror r5 │ │ │ │ + rsbeq r9, r7, r6, asr #32 │ │ │ │ + rsbeq sl, r8, r8, lsr #12 │ │ │ │ + rsbeq sl, r8, r2, lsl #14 │ │ │ │ strdeq sl, [r8], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq sl, r8, r0, lsr #14 │ │ │ │ - rsbeq r9, r8, r4, ror #10 │ │ │ │ - rsbeq r9, r8, r0, ror r5 │ │ │ │ - rsbeq r9, r7, lr, lsr r0 │ │ │ │ - rsbeq sl, r8, r0, lsr #12 │ │ │ │ - strdeq sl, [r8], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq sl, r8, ip, ror #13 │ │ │ │ - rsbeq sl, ip, sl, lsl #5 │ │ │ │ - rsbeq r4, fp, r8, lsr #26 │ │ │ │ - strhteq r9, [r8], #-76 @ 0xffffffb4 │ │ │ │ - ldrdeq r4, [fp], #-200 @ 0xffffff38 @ │ │ │ │ - strhteq r9, [r8], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq r9, r8, lr, rrx │ │ │ │ - rsbeq sp, r7, r8, lsl #26 │ │ │ │ + mlseq ip, r2, r2, sl │ │ │ │ + rsbeq r4, fp, r0, lsr sp │ │ │ │ + rsbeq r9, r8, r4, asr #9 │ │ │ │ + rsbeq r4, fp, r0, ror #25 │ │ │ │ + strhteq r9, [r8], #-104 @ 0xffffff98 │ │ │ │ + rsbeq r9, r8, r6, ror r0 │ │ │ │ + rsbeq sp, r7, r0, lsl sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc7844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @@ -357783,22 +357783,22 @@ │ │ │ │ teqpmi r6, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ @ instruction: 0xf6a7300c │ │ │ │ stmdami sl, {r0, r1, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcrr2 6, 10, pc, r6, cr7 @ │ │ │ │ strb r9, [r2, r1, lsl #24] │ │ │ │ - rsbeq r8, r8, r8, asr #31 │ │ │ │ - rsbeq sp, r7, r4, ror #24 │ │ │ │ - rsbeq r4, fp, r6, ror #23 │ │ │ │ - rsbeq sl, r8, lr, ror #10 │ │ │ │ - strhteq r4, [fp], #-186 @ 0xffffff46 │ │ │ │ - rsbeq sp, fp, r0, lsr #7 │ │ │ │ - rsbeq r8, r8, r2, asr pc │ │ │ │ - rsbeq sp, r7, lr, ror #23 │ │ │ │ + ldrdeq r8, [r8], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq sp, r7, ip, ror #24 │ │ │ │ + rsbeq r4, fp, lr, ror #23 │ │ │ │ + rsbeq sl, r8, r6, ror r5 │ │ │ │ + rsbeq r4, fp, r2, asr #23 │ │ │ │ + rsbeq sp, fp, r8, lsr #7 │ │ │ │ + rsbeq r8, r8, sl, asr pc │ │ │ │ + strdeq sp, [r7], #-182 @ 0xffffff4a @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc791c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @@ -357834,22 +357834,22 @@ │ │ │ │ stmdami ip, {r0, r2, r8, ip, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx b2e24e │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6a74478 │ │ │ │ @ instruction: 0x9c01fbe1 │ │ │ │ svclt 0x0000e7c9 │ │ │ │ - strdeq r8, [r8], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq sp, r7, ip, lsl #23 │ │ │ │ - rsbeq r4, fp, lr, lsl #22 │ │ │ │ - rsbeq fp, r7, r6, lsr #15 │ │ │ │ - strdeq r4, [fp], #-162 @ 0xffffff5e @ │ │ │ │ - ldrdeq sp, [fp], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r8, r8, r8, lsl #29 │ │ │ │ - rsbeq sp, r7, r4, lsr #22 │ │ │ │ + strdeq r8, [r8], #-232 @ 0xffffff18 @ │ │ │ │ + mlseq r7, r4, fp, sp │ │ │ │ + rsbeq r4, fp, r6, lsl fp │ │ │ │ + rsbeq fp, r7, lr, lsr #15 │ │ │ │ + strdeq r4, [fp], #-170 @ 0xffffff56 @ │ │ │ │ + ldrdeq sp, [fp], #-46 @ 0xffffffd2 @ │ │ │ │ + mlseq r8, r0, lr, r8 │ │ │ │ + rsbeq sp, r7, ip, lsr #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc79e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x4628461a │ │ │ │ @@ -357870,17 +357870,17 @@ │ │ │ │ stc2 3, cr15, [r4, #752]! @ 0x2f0 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #20 │ │ │ │ vrev16. d2, d0 │ │ │ │ @ instruction: 0x4628fedf │ │ │ │ blx d2d2f6 │ │ │ │ @ instruction: 0x46206038 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - rsbeq r8, r8, r4, lsr #28 │ │ │ │ - rsbeq sp, r7, r0, asr #21 │ │ │ │ - rsbeq r4, fp, r2, asr #20 │ │ │ │ + rsbeq r8, r8, ip, lsr #28 │ │ │ │ + rsbeq sp, r7, r8, asr #21 │ │ │ │ + rsbeq r4, fp, sl, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ stcmi 6, cr4, [r9], {16} │ │ │ │ movwcs lr, #14797 @ 0x39cd │ │ │ │ @@ -358019,37 +358019,37 @@ │ │ │ │ strtmi lr, [r2], -r8, lsl #30 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ ldc2 3, cr15, [r6, #752]! @ 0x2f0 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ rsbseq lr, r2, r4, lsl #3 │ │ │ │ rsbseq lr, r2, lr, ror r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r8, r2, sp, r8 │ │ │ │ - rsbeq sp, r7, lr, lsr #20 │ │ │ │ + mlseq r8, sl, sp, r8 │ │ │ │ + rsbeq sp, r7, r6, lsr sl │ │ │ │ rsbseq lr, r2, r8, asr #2 │ │ │ │ andeq r1, r0, r8, lsl r3 │ │ │ │ - rsbeq r4, fp, lr, ror r9 │ │ │ │ - rsbeq sl, r8, r4, lsr #6 │ │ │ │ - rsbeq sl, r8, r4, asr #6 │ │ │ │ - rsbeq r9, r8, r0, lsr #6 │ │ │ │ - rsbeq r4, fp, lr, lsl #18 │ │ │ │ - strhteq sl, [r8], #-36 @ 0xffffffdc │ │ │ │ - ldrdeq sl, [r8], #-36 @ 0xffffffdc @ │ │ │ │ - mlseq r8, r0, r0, r9 │ │ │ │ - rsbeq sl, r8, sl, ror r1 │ │ │ │ - rsbeq r9, ip, r4, lsr #28 │ │ │ │ - rsbeq r4, fp, ip, lsl #17 │ │ │ │ - rsbeq r9, r8, r8, asr #4 │ │ │ │ - rsbeq r9, r8, r8, lsl r0 │ │ │ │ - rsbeq r9, r8, r6, lsl r0 │ │ │ │ - rsbeq r4, fp, r8, lsr r8 │ │ │ │ - ldrdeq sl, [r8], #-10 @ │ │ │ │ - rsbeq r9, ip, r2, ror sp │ │ │ │ - rsbeq r8, r8, r0, asr #23 │ │ │ │ - rsbeq sp, r7, sl, asr r8 │ │ │ │ + rsbeq r4, fp, r6, lsl #19 │ │ │ │ + rsbeq sl, r8, ip, lsr #6 │ │ │ │ + rsbeq sl, r8, ip, asr #6 │ │ │ │ + rsbeq r9, r8, r8, lsr #6 │ │ │ │ + rsbeq r4, fp, r6, lsl r9 │ │ │ │ + strhteq sl, [r8], #-44 @ 0xffffffd4 │ │ │ │ + ldrdeq sl, [r8], #-44 @ 0xffffffd4 @ │ │ │ │ + mlseq r8, r8, r0, r9 │ │ │ │ + rsbeq sl, r8, r2, lsl #3 │ │ │ │ + rsbeq r9, ip, ip, lsr #28 │ │ │ │ + mlseq fp, r4, r8, r4 │ │ │ │ + rsbeq r9, r8, r0, asr r2 │ │ │ │ + rsbeq r9, r8, r0, lsr #32 │ │ │ │ + rsbeq r9, r8, lr, lsl r0 │ │ │ │ + rsbeq r4, fp, r0, asr #16 │ │ │ │ + rsbeq sl, r8, r2, ror #1 │ │ │ │ + rsbeq r9, ip, sl, ror sp │ │ │ │ + rsbeq r8, r8, r8, asr #23 │ │ │ │ + rsbeq sp, r7, r2, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r2], r3, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ @@ -358118,27 +358118,27 @@ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ vsri.32 q2, q13, #4 │ │ │ │ @ instruction: 0x4650fcf1 │ │ │ │ @ instruction: 0xf940f2ab │ │ │ │ andsvs r9, r8, r1, lsl #22 │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r8, r8, r2, lsl #22 │ │ │ │ - mlseq r7, lr, r7, sp │ │ │ │ - rsbeq r4, fp, r0, lsl r7 │ │ │ │ - rsbeq sl, r8, r6, lsl r1 │ │ │ │ - rsbeq sl, r8, sl, asr #2 │ │ │ │ - mlseq r8, ip, lr, r8 │ │ │ │ - rsbeq r8, r8, sl, lsr #29 │ │ │ │ - rsbeq sl, r8, r0, ror #2 │ │ │ │ - rsbeq sl, r8, r4, asr r1 │ │ │ │ - strdeq r9, [ip], #-184 @ 0xffffff48 @ │ │ │ │ - mlseq fp, r6, r6, r4 │ │ │ │ - rsbeq r8, r8, r2, lsr lr │ │ │ │ - rsbeq r4, fp, r4, asr r6 │ │ │ │ + rsbeq r8, r8, sl, lsl #22 │ │ │ │ + rsbeq sp, r7, r6, lsr #15 │ │ │ │ + rsbeq r4, fp, r8, lsl r7 │ │ │ │ + rsbeq sl, r8, lr, lsl r1 │ │ │ │ + rsbeq sl, r8, r2, asr r1 │ │ │ │ + rsbeq r8, r8, r4, lsr #29 │ │ │ │ + strhteq r8, [r8], #-226 @ 0xffffff1e │ │ │ │ + rsbeq sl, r8, r8, ror #2 │ │ │ │ + rsbeq sl, r8, ip, asr r1 │ │ │ │ + rsbeq r9, ip, r0, lsl #24 │ │ │ │ + mlseq fp, lr, r6, r4 │ │ │ │ + rsbeq r8, r8, sl, lsr lr │ │ │ │ + rsbeq r4, fp, ip, asr r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -358153,15 +358153,15 @@ │ │ │ │ strtmi pc, [r0], -sp, ror #18 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, pc, lsl fp │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0x4698461a │ │ │ │ stc2 3, cr15, [r4], #752 @ 0x2f0 │ │ │ │ vrsubhn.i16 d20, q1, q12 │ │ │ │ - bmi 86fe1c │ │ │ │ + bmi 86fe1c │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ @ instruction: 0x4628447a │ │ │ │ ldc2 3, cr15, [sl], {188} @ 0xbc │ │ │ │ tstcs r0, r8, lsl sl │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ ldc2 3, cr15, [r4], {188} @ 0xbc │ │ │ │ strtmi r2, [r3], -r0, lsl #4 │ │ │ │ @@ -358178,21 +358178,21 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ vrev16. d2, d0 │ │ │ │ @ instruction: 0x4630fc77 │ │ │ │ @ instruction: 0xf8c6f2ab │ │ │ │ @ instruction: 0x46206038 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq r8, r8, r0, lsr #19 │ │ │ │ - rsbeq sp, r7, ip, lsr r6 │ │ │ │ - strhteq r4, [fp], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq sl, r8, ip, asr #32 │ │ │ │ - rsbeq sl, r8, sl, asr r0 │ │ │ │ - rsbeq r8, r8, r0, asr #18 │ │ │ │ - ldrdeq sp, [r7], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r8, r8, r8, lsr #19 │ │ │ │ + rsbeq sp, r7, r4, asr #12 │ │ │ │ + rsbeq r4, fp, r6, asr #11 │ │ │ │ + rsbeq sl, r8, r4, asr r0 │ │ │ │ + rsbeq sl, r8, r2, rrx │ │ │ │ + rsbeq r8, r8, r8, asr #18 │ │ │ │ + rsbeq sp, r7, r4, ror #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r2], r3, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r4, lsl #12 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ @@ -358296,34 +358296,34 @@ │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ blx fe52ddd6 │ │ │ │ @ instruction: 0xf2aa4650 │ │ │ │ blls 1f0e60 │ │ │ │ @ instruction: 0x46486018 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r8, r8, r6, asr #17 │ │ │ │ - rsbeq sp, r7, r2, ror #10 │ │ │ │ - ldrdeq r4, [fp], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r9, r8, r6, lsl #23 │ │ │ │ - mlseq r8, lr, pc, r9 @ │ │ │ │ - ldrdeq r9, [r8], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq sl, r8, r2 │ │ │ │ - rsbeq sl, r8, sl, lsr r0 │ │ │ │ - rsbeq sl, r8, lr, rrx │ │ │ │ - rsbeq r8, r8, r0, lsr ip │ │ │ │ - rsbeq r8, r8, lr, lsr ip │ │ │ │ - rsbeq sl, r8, ip, ror #8 │ │ │ │ - rsbeq r9, r8, sl, lsl ip │ │ │ │ - rsbeq sl, r8, r4, ror r1 │ │ │ │ - rsbeq r9, r8, r6, ror #23 │ │ │ │ - rsbeq sl, r8, r6, lsl r0 │ │ │ │ - rsbeq r9, ip, r2, lsr r9 │ │ │ │ - ldrdeq r4, [fp], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r8, r8, ip, ror #22 │ │ │ │ - rsbeq r4, fp, lr, lsl #7 │ │ │ │ + rsbeq r8, r8, lr, asr #17 │ │ │ │ + rsbeq sp, r7, sl, ror #10 │ │ │ │ + ldrdeq r4, [fp], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r9, r8, lr, lsl #23 │ │ │ │ + rsbeq r9, r8, r6, lsr #31 │ │ │ │ + rsbeq r9, r8, r6, ror #31 │ │ │ │ + rsbeq sl, r8, sl │ │ │ │ + rsbeq sl, r8, r2, asr #32 │ │ │ │ + rsbeq sl, r8, r6, ror r0 │ │ │ │ + rsbeq r8, r8, r8, lsr ip │ │ │ │ + rsbeq r8, r8, r6, asr #24 │ │ │ │ + rsbeq sl, r8, r4, ror r4 │ │ │ │ + rsbeq r9, r8, r2, lsr #24 │ │ │ │ + rsbeq sl, r8, ip, ror r1 │ │ │ │ + rsbeq r9, r8, lr, ror #23 │ │ │ │ + rsbeq sl, r8, lr, lsl r0 │ │ │ │ + rsbeq r9, ip, sl, lsr r9 │ │ │ │ + ldrdeq r4, [fp], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r8, r8, r4, ror fp │ │ │ │ + mlseq fp, r6, r3, r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r2], r5, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @@ -358393,26 +358393,26 @@ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ vsri.32 q2, q13, #4 │ │ │ │ ldrbmi pc, [r0], -fp, asr #21 @ │ │ │ │ @ instruction: 0xff1af2aa │ │ │ │ andsvs r9, r8, r3, lsl #22 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - strhteq r8, [r8], #-106 @ 0xffffff96 │ │ │ │ - rsbeq sp, r7, r6, asr r3 │ │ │ │ - rsbeq r4, fp, r8, asr #5 │ │ │ │ - rsbeq r9, r8, r6, ror #29 │ │ │ │ - ldrdeq r9, [r8], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r8, r8, r6, asr sl │ │ │ │ - rsbeq r8, r8, r4, ror #20 │ │ │ │ - rsbeq r9, r8, lr, asr #29 │ │ │ │ - rsbeq r9, ip, ip, lsr #15 │ │ │ │ - rsbeq r4, fp, sl, asr #4 │ │ │ │ - rsbeq r8, r8, r6, ror #19 │ │ │ │ - rsbeq r4, fp, r8, lsl #4 │ │ │ │ + rsbeq r8, r8, r2, asr #13 │ │ │ │ + rsbeq sp, r7, lr, asr r3 │ │ │ │ + ldrdeq r4, [fp], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r9, r8, lr, ror #29 │ │ │ │ + ldrdeq r9, [r8], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r8, r8, lr, asr sl │ │ │ │ + rsbeq r8, r8, ip, ror #20 │ │ │ │ + ldrdeq r9, [r8], #-230 @ 0xffffff1a @ │ │ │ │ + strhteq r9, [ip], #-116 @ 0xffffff8c │ │ │ │ + rsbeq r4, fp, r2, asr r2 │ │ │ │ + rsbeq r8, r8, lr, ror #19 │ │ │ │ + rsbeq r4, fp, r0, lsl r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r2], r5, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @@ -358524,34 +358524,34 @@ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ vsri.32 q2, q13, #4 │ │ │ │ ldrbmi pc, [r0], -r5, asr #19 @ │ │ │ │ cdp2 2, 1, cr15, cr4, cr10, {5} │ │ │ │ andsvs r9, r8, r3, lsl #22 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r8, r8, r6, asr r5 │ │ │ │ - strdeq sp, [r7], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r4, fp, r4, ror #2 │ │ │ │ - rsbeq r9, r8, r6, lsl r8 │ │ │ │ - rsbeq r9, r8, lr, lsr #27 │ │ │ │ - rsbeq r9, r8, sl, lsl #16 │ │ │ │ - rsbeq r9, r8, lr, ror #27 │ │ │ │ - rsbeq r9, r8, sl, lsr #28 │ │ │ │ - rsbeq r8, r8, ip, asr #17 │ │ │ │ - ldrdeq r8, [r8], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r9, r8, r4, asr #26 │ │ │ │ - rsbeq r9, r8, r6, lsr #14 │ │ │ │ - rsbeq sl, r8, r6, asr #1 │ │ │ │ - rsbeq r9, r8, r8, ror #27 │ │ │ │ - rsbeq r9, r8, lr, asr #27 │ │ │ │ - rsbeq r9, r8, r0, asr #16 │ │ │ │ - rsbeq r9, ip, r0, lsr #11 │ │ │ │ - rsbeq r4, fp, lr, lsr r0 │ │ │ │ - ldrdeq r8, [r8], #-122 @ 0xffffff86 @ │ │ │ │ - strdeq r3, [fp], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r8, r8, lr, asr r5 │ │ │ │ + strdeq sp, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r4, fp, ip, ror #2 │ │ │ │ + rsbeq r9, r8, lr, lsl r8 │ │ │ │ + strhteq r9, [r8], #-214 @ 0xffffff2a │ │ │ │ + rsbeq r9, r8, r2, lsl r8 │ │ │ │ + strdeq r9, [r8], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r9, r8, r2, lsr lr │ │ │ │ + ldrdeq r8, [r8], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r8, r8, r2, ror #17 │ │ │ │ + rsbeq r9, r8, ip, asr #26 │ │ │ │ + rsbeq r9, r8, lr, lsr #14 │ │ │ │ + rsbeq sl, r8, lr, asr #1 │ │ │ │ + strdeq r9, [r8], #-208 @ 0xffffff30 @ │ │ │ │ + ldrdeq r9, [r8], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r9, r8, r8, asr #16 │ │ │ │ + rsbeq r9, ip, r8, lsr #11 │ │ │ │ + rsbeq r4, fp, r6, asr #32 │ │ │ │ + rsbeq r8, r8, r2, ror #15 │ │ │ │ + rsbeq r4, fp, r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc84e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, q5, q12 │ │ │ │ @@ -358566,16 +358566,16 @@ │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ strtmi pc, [r8], -r1, lsr #19 │ │ │ │ ldc2 2, cr15, [lr, #680]! @ 0x2a8 │ │ │ │ @ instruction: 0x46206038 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r8, r8, lr, lsr #6 │ │ │ │ - rsbeq ip, r7, sl, asr #31 │ │ │ │ + rsbeq r8, r8, r6, lsr r3 │ │ │ │ + ldrdeq ip, [r7], #-242 @ 0xffffff0e @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r2], r5, lsl #1 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @@ -358656,28 +358656,28 @@ │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf8bef3bc │ │ │ │ @ instruction: 0xf2aa4650 │ │ │ │ blls 2708c0 │ │ │ │ @ instruction: 0x46486018 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - rsbeq r8, r8, sl, asr #5 │ │ │ │ - rsbeq ip, r7, r6, ror #30 │ │ │ │ - ldrdeq r3, [fp], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r9, r8, lr, lsl ip │ │ │ │ - rsbeq r9, r8, lr, asr #24 │ │ │ │ - rsbeq r8, r8, r6, ror #12 │ │ │ │ - rsbeq r8, r8, r4, ror r6 │ │ │ │ - ldrdeq r9, [r8], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r9, r8, r0, lsl #16 │ │ │ │ - rsbeq r9, r8, lr, lsl ip │ │ │ │ - mlseq ip, r2, r3, r9 │ │ │ │ - rsbeq r3, fp, r0, lsr lr │ │ │ │ - rsbeq r8, r8, ip, asr #11 │ │ │ │ - rsbeq r3, fp, lr, ror #27 │ │ │ │ + ldrdeq r8, [r8], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq ip, r7, lr, ror #30 │ │ │ │ + rsbeq r3, fp, r0, ror #29 │ │ │ │ + rsbeq r9, r8, r6, lsr #24 │ │ │ │ + rsbeq r9, r8, r6, asr ip │ │ │ │ + rsbeq r8, r8, lr, ror #12 │ │ │ │ + rsbeq r8, r8, ip, ror r6 │ │ │ │ + rsbeq r9, r8, r6, ror #21 │ │ │ │ + rsbeq r9, r8, r8, lsl #16 │ │ │ │ + rsbeq r9, r8, r6, lsr #24 │ │ │ │ + mlseq ip, sl, r3, r9 │ │ │ │ + rsbeq r3, fp, r8, lsr lr │ │ │ │ + ldrdeq r8, [r8], #-84 @ 0xffffffac @ │ │ │ │ + strdeq r3, [fp], #-214 @ 0xffffff2a @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdami r8, {r0, r2, r9, sl, lr}^ │ │ │ │ bmi 1782d40 │ │ │ │ addlt r4, r4, r8, ror r4 │ │ │ │ @@ -358765,26 +358765,26 @@ │ │ │ │ @ instruction: 0x46284a11 │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xffe2f3bb │ │ │ │ @ instruction: 0xf6a0e76c │ │ │ │ svclt 0x0000e92c │ │ │ │ rsbseq sp, r2, r4, lsl r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r9, r8, lr, lsr #22 │ │ │ │ + rsbeq r9, r8, r6, lsr fp │ │ │ │ ldrsbteq sp, [r2], #-70 @ 0xffffffba │ │ │ │ - strdeq r8, [r8], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r3, fp, r6, lsl sp │ │ │ │ - strhteq r8, [r8], #-10 │ │ │ │ - rsbeq ip, r7, r6, asr sp │ │ │ │ - mlseq r8, lr, r0, r8 │ │ │ │ - rsbeq ip, r7, sl, lsr sp │ │ │ │ - rsbeq r8, r8, r2, lsl #1 │ │ │ │ - rsbeq ip, r7, lr, lsl sp │ │ │ │ - rsbeq r9, r8, sl, asr #20 │ │ │ │ - rsbeq r3, fp, r6, lsr ip │ │ │ │ + rsbeq r8, r8, r6, lsl #10 │ │ │ │ + rsbeq r3, fp, lr, lsl sp │ │ │ │ + rsbeq r8, r8, r2, asr #1 │ │ │ │ + rsbeq ip, r7, lr, asr sp │ │ │ │ + rsbeq r8, r8, r6, lsr #1 │ │ │ │ + rsbeq ip, r7, r2, asr #26 │ │ │ │ + rsbeq r8, r8, sl, lsl #1 │ │ │ │ + rsbeq ip, r7, r6, lsr #26 │ │ │ │ + rsbeq r9, r8, r2, asr sl │ │ │ │ + rsbeq r3, fp, lr, lsr ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc8884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -358816,19 +358816,19 @@ │ │ │ │ bls 1e0ec0 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ @ instruction: 0xff7cf3bb │ │ │ │ @ instruction: 0xf2aa4630 │ │ │ │ eorsvs pc, r8, fp, asr #23 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq r7, r8, r8, lsl #31 │ │ │ │ - rsbeq ip, r7, r4, lsr #24 │ │ │ │ - rsbeq r3, fp, r6, lsr #23 │ │ │ │ - rsbeq r7, r8, sl, asr #30 │ │ │ │ - rsbeq ip, r7, r6, ror #23 │ │ │ │ + mlseq r8, r0, pc, r7 @ │ │ │ │ + rsbeq ip, r7, ip, lsr #24 │ │ │ │ + rsbeq r3, fp, lr, lsr #23 │ │ │ │ + rsbeq r7, r8, r2, asr pc │ │ │ │ + rsbeq ip, r7, lr, ror #23 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fefafa6c │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ bmi 1802f84 │ │ │ │ blmi 1802fc0 │ │ │ │ @@ -358919,27 +358919,27 @@ │ │ │ │ blx fedaf334 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ @ instruction: 0xf6a64478 │ │ │ │ ldr pc, [r0, fp, ror #22] │ │ │ │ svc 0x00f6f69f │ │ │ │ ldrhteq sp, [r2], #-36 @ 0xffffffdc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, fp, r4, lsl #22 │ │ │ │ - strhteq r9, [r8], #-144 @ 0xffffff70 │ │ │ │ - rsbeq r9, r8, lr, asr r9 │ │ │ │ + rsbeq r3, fp, ip, lsl #22 │ │ │ │ + strhteq r9, [r8], #-152 @ 0xffffff68 │ │ │ │ + rsbeq r9, r8, r6, ror #18 │ │ │ │ rsbseq sp, r2, lr, lsr #4 │ │ │ │ - rsbeq r9, r8, r6, asr #18 │ │ │ │ - rsbeq r7, r8, r0, lsl lr │ │ │ │ - rsbeq ip, r7, ip, lsr #21 │ │ │ │ - rsbeq r3, fp, r2, lsr sl │ │ │ │ - strdeq r8, [r8], #-26 @ 0xffffffe6 @ │ │ │ │ - ldrdeq r7, [r8], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq ip, r7, r0, ror sl │ │ │ │ - mlseq r8, ip, sp, r7 │ │ │ │ - rsbeq ip, r7, r8, lsr sl │ │ │ │ + rsbeq r9, r8, lr, asr #18 │ │ │ │ + rsbeq r7, r8, r8, lsl lr │ │ │ │ + strhteq ip, [r7], #-164 @ 0xffffff5c │ │ │ │ + rsbeq r3, fp, sl, lsr sl │ │ │ │ + rsbeq r8, r8, r2, lsl #4 │ │ │ │ + ldrdeq r7, [r8], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq ip, r7, r8, ror sl │ │ │ │ + rsbeq r7, r8, r4, lsr #27 │ │ │ │ + rsbeq ip, r7, r0, asr #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ movwcs r4, #1688 @ 0x698 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -358953,16 +358953,16 @@ │ │ │ │ mvnpl pc, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1baf3c4 │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf6a64478 │ │ │ │ strtmi pc, [r0], -r3, lsr #22 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq r7, r8, ip, lsl #26 │ │ │ │ - rsbeq ip, r7, r8, lsr #19 │ │ │ │ + rsbeq r7, r8, r4, lsl sp │ │ │ │ + strhteq ip, [r7], #-144 @ 0xffffff70 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -359014,22 +359014,22 @@ │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ vcvtn.s32.f32 d2, d0 │ │ │ │ @ instruction: 0x4630fdf1 │ │ │ │ blx 11ae4cc │ │ │ │ @ instruction: 0x46206038 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - strhteq r7, [r8], #-206 @ 0xffffff32 │ │ │ │ - rsbeq ip, r7, sl, asr r9 │ │ │ │ - ldrdeq r3, [fp], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r7, r8, r0, lsl #25 │ │ │ │ - rsbeq ip, r7, ip, lsl r9 │ │ │ │ - mlseq r8, ip, r7, r9 │ │ │ │ - rsbeq r7, r8, r2, lsr ip │ │ │ │ - rsbeq ip, r7, lr, asr #17 │ │ │ │ + rsbeq r7, r8, r6, asr #25 │ │ │ │ + rsbeq ip, r7, r2, ror #18 │ │ │ │ + rsbeq r3, fp, r2, ror #17 │ │ │ │ + rsbeq r7, r8, r8, lsl #25 │ │ │ │ + rsbeq ip, r7, r4, lsr #18 │ │ │ │ + rsbeq r9, r8, r4, lsr #15 │ │ │ │ + rsbeq r7, r8, sl, lsr ip │ │ │ │ + ldrdeq ip, [r7], #-134 @ 0xffffff7a @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -359069,21 +359069,21 @@ │ │ │ │ @ instruction: 0xf9d8f2aa │ │ │ │ @ instruction: 0x46206038 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ bmi 3d22c0 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ vsri.32 q2, q13, #5 │ │ │ │ strb pc, [r1, sp, lsr #27] @ │ │ │ │ - strhteq r7, [r8], #-178 @ 0xffffff4e │ │ │ │ - rsbeq ip, r7, lr, asr #16 │ │ │ │ - rsbeq r3, fp, lr, asr #15 │ │ │ │ - rsbeq r9, sl, r0 │ │ │ │ - rsbeq r7, r8, r8, ror #22 │ │ │ │ - rsbeq ip, r7, r4, lsl #16 │ │ │ │ - rsbeq r9, r8, r0, lsr #13 │ │ │ │ + strhteq r7, [r8], #-186 @ 0xffffff46 │ │ │ │ + rsbeq ip, r7, r6, asr r8 │ │ │ │ + ldrdeq r3, [fp], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r9, sl, r8 │ │ │ │ + rsbeq r7, r8, r0, ror fp │ │ │ │ + rsbeq ip, r7, ip, lsl #16 │ │ │ │ + rsbeq r9, r8, r8, lsr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r1], r7, lsl #1 │ │ │ │ strmi r4, [r5], -lr, ror #20 │ │ │ │ strbmi r4, [r8], -lr, ror #24 │ │ │ │ @@ -359195,32 +359195,32 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf946f6a6 │ │ │ │ @ instruction: 0xf69fe744 │ │ │ │ svclt 0x0000edd2 │ │ │ │ ldrhteq ip, [r2], #-230 @ 0xffffff1a │ │ │ │ ldrhteq ip, [r2], #-226 @ 0xffffff1e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, r8, r6, asr #21 │ │ │ │ - rsbeq ip, r7, r2, ror #14 │ │ │ │ + rsbeq r7, r8, lr, asr #21 │ │ │ │ + rsbeq ip, r7, sl, ror #14 │ │ │ │ rsbseq ip, r2, ip, ror lr │ │ │ │ - rsbeq r8, r8, r2, lsr #1 │ │ │ │ + rsbeq r8, r8, sl, lsr #1 │ │ │ │ andeq r1, r0, r4, lsl #4 │ │ │ │ - rsbeq r3, fp, r8, lsl #13 │ │ │ │ - strdeq r9, [r8], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r9, r8, ip, lsr #12 │ │ │ │ - rsbeq r9, r8, r0, asr r6 │ │ │ │ - rsbeq r7, r8, r0, lsr #28 │ │ │ │ - rsbeq r9, r8, ip, lsr r6 │ │ │ │ - rsbeq r8, ip, r0, ror fp │ │ │ │ - rsbeq r3, fp, lr, lsl #12 │ │ │ │ - ldrdeq r9, [r8], #-82 @ 0xffffffae @ │ │ │ │ - strhteq r3, [fp], #-94 @ 0xffffffa2 │ │ │ │ - mlseq r8, r6, pc, r7 @ │ │ │ │ - rsbeq r7, r8, r4, asr r9 │ │ │ │ - rsbeq ip, r7, lr, ror #11 │ │ │ │ + mlseq fp, r0, r6, r3 │ │ │ │ + rsbeq r9, r8, r4, lsl #12 │ │ │ │ + rsbeq r9, r8, r4, lsr r6 │ │ │ │ + rsbeq r9, r8, r8, asr r6 │ │ │ │ + rsbeq r7, r8, r8, lsr #28 │ │ │ │ + rsbeq r9, r8, r4, asr #12 │ │ │ │ + rsbeq r8, ip, r8, ror fp │ │ │ │ + rsbeq r3, fp, r6, lsl r6 │ │ │ │ + ldrdeq r9, [r8], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r3, fp, r6, asr #11 │ │ │ │ + mlseq r8, lr, pc, r7 @ │ │ │ │ + rsbeq r7, r8, ip, asr r9 │ │ │ │ + strdeq ip, [r7], #-86 @ 0xffffffaa @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc8f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @@ -359257,22 +359257,22 @@ │ │ │ │ stmdami ip, {r1, r2, r3, r6, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf808f6a6 │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6a64478 │ │ │ │ stcls 8, cr15, [r1], {195} @ 0xc3 │ │ │ │ svclt 0x0000e7c7 │ │ │ │ - strhteq r7, [r8], #-136 @ 0xffffff78 │ │ │ │ - rsbeq ip, r7, r4, asr r5 │ │ │ │ - ldrdeq r3, [fp], #-70 @ 0xffffffba @ │ │ │ │ - ldrdeq r9, [r8], #-70 @ 0xffffffba @ │ │ │ │ - strhteq r3, [fp], #-70 @ 0xffffffba │ │ │ │ - mlseq fp, sl, ip, fp │ │ │ │ - rsbeq r7, r8, ip, asr #16 │ │ │ │ - rsbeq ip, r7, r8, ror #9 │ │ │ │ + rsbeq r7, r8, r0, asr #17 │ │ │ │ + rsbeq ip, r7, ip, asr r5 │ │ │ │ + ldrdeq r3, [fp], #-78 @ 0xffffffb2 @ │ │ │ │ + ldrdeq r9, [r8], #-78 @ 0xffffffb2 @ │ │ │ │ + strhteq r3, [fp], #-78 @ 0xffffffb2 │ │ │ │ + rsbeq fp, fp, r2, lsr #25 │ │ │ │ + rsbeq r7, r8, r4, asr r8 │ │ │ │ + strdeq ip, [r7], #-64 @ 0xffffffc0 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1b83684 │ │ │ │ blmi 1b83894 │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -359376,30 +359376,30 @@ │ │ │ │ ldmdami r5, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xffdaf6a5 │ │ │ │ @ instruction: 0xf69fe751 │ │ │ │ svclt 0x0000ec66 │ │ │ │ rsbseq ip, r2, r8, asr #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r7, [r8], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq ip, r7, r0, ror r4 │ │ │ │ + ldrdeq r7, [r8], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq ip, r7, r8, ror r4 │ │ │ │ rsbseq ip, r2, sl, lsl #23 │ │ │ │ - ldrdeq r3, [fp], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r7, r8, lr, ror #14 │ │ │ │ - rsbeq ip, r7, sl, lsl #8 │ │ │ │ - rsbeq r3, fp, ip, ror r3 │ │ │ │ - rsbeq r7, r8, r8, lsl #15 │ │ │ │ - strdeq r7, [r8], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq ip, r7, ip, lsl #7 │ │ │ │ - ldrdeq r7, [r8], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq ip, r7, r0, ror r3 │ │ │ │ - rsbeq r7, r8, lr, lsr #13 │ │ │ │ - rsbeq ip, r7, sl, asr #6 │ │ │ │ - rsbeq r7, r8, sl, ror r6 │ │ │ │ - rsbeq ip, r7, r6, lsl r3 │ │ │ │ + rsbeq r3, fp, r2, ror #7 │ │ │ │ + rsbeq r7, r8, r6, ror r7 │ │ │ │ + rsbeq ip, r7, r2, lsl r4 │ │ │ │ + rsbeq r3, fp, r4, lsl #7 │ │ │ │ + mlseq r8, r0, r7, r7 │ │ │ │ + strdeq r7, [r8], #-104 @ 0xffffff98 @ │ │ │ │ + mlseq r7, r4, r3, ip │ │ │ │ + ldrdeq r7, [r8], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq ip, r7, r8, ror r3 │ │ │ │ + strhteq r7, [r8], #-102 @ 0xffffff9a │ │ │ │ + rsbeq ip, r7, r2, asr r3 │ │ │ │ + rsbeq r7, r8, r2, lsl #13 │ │ │ │ + rsbeq ip, r7, lr, lsl r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc9220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @@ -359444,22 +359444,22 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff54f6a5 │ │ │ │ ldr r9, [lr, r1, lsl #24]! │ │ │ │ tstcs r0, sl, lsl #20 │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ blx fe52efd0 │ │ │ │ svclt 0x0000e7ca │ │ │ │ - rsbeq r7, r8, ip, ror #11 │ │ │ │ - rsbeq ip, r7, r8, lsl #5 │ │ │ │ - rsbeq r3, fp, sl, lsl #4 │ │ │ │ - rsbeq r8, r8, r6, lsr r3 │ │ │ │ - rsbeq r3, fp, sl, ror #3 │ │ │ │ - rsbeq r7, r8, lr, ror #10 │ │ │ │ - rsbeq ip, r7, sl, lsl #4 │ │ │ │ - rsbeq r9, r8, r6, asr #3 │ │ │ │ + strdeq r7, [r8], #-84 @ 0xffffffac @ │ │ │ │ + mlseq r7, r0, r2, ip │ │ │ │ + rsbeq r3, fp, r2, lsl r2 │ │ │ │ + rsbeq r8, r8, lr, lsr r3 │ │ │ │ + strdeq r3, [fp], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r7, r8, r6, ror r5 │ │ │ │ + rsbeq ip, r7, r2, lsl r2 │ │ │ │ + rsbeq r9, r8, lr, asr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ strmi r2, [r5], -r0, lsl #6 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ vsubhn.i64 d4, , q7 │ │ │ │ @@ -359481,18 +359481,18 @@ │ │ │ │ stmdami r9, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff08f6a5 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ @ instruction: 0xf2aa4630 │ │ │ │ eorsvs pc, r8, r5, lsr #28 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - strdeq r7, [r8], #-78 @ 0xffffffb2 @ │ │ │ │ - mlseq r7, sl, r1, ip │ │ │ │ - ldrdeq r7, [r8], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq ip, r7, r2, ror r1 │ │ │ │ + rsbeq r7, r8, r6, lsl #10 │ │ │ │ + rsbeq ip, r7, r2, lsr #3 │ │ │ │ + ldrdeq r7, [r8], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq ip, r7, sl, ror r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ strmi r2, [r5], -r0, lsl #6 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ vsubhn.i64 d4, , q7 │ │ │ │ @@ -359515,18 +359515,18 @@ │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r5, asr #29 │ │ │ │ @ instruction: 0x4630bdf8 │ │ │ │ stc2l 2, cr15, [r2, #680]! @ 0x2a8 │ │ │ │ @ instruction: 0x46206038 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r7, r8, sl, ror r4 │ │ │ │ - rsbeq ip, r7, r6, lsl r1 │ │ │ │ - rsbeq r7, r8, r0, asr r4 │ │ │ │ - rsbeq ip, r7, ip, ror #1 │ │ │ │ + rsbeq r7, r8, r2, lsl #9 │ │ │ │ + rsbeq ip, r7, lr, lsl r1 │ │ │ │ + rsbeq r7, r8, r8, asr r4 │ │ │ │ + strdeq ip, [r7], #-4 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc941c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -359576,24 +359576,24 @@ │ │ │ │ biceq pc, pc, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf6a5300c │ │ │ │ stmdami ip, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 6, 4, cr15, cr4, cr5, {5} │ │ │ │ str r9, [ip, r1, lsl #24]! │ │ │ │ - strdeq r7, [r8], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq ip, r7, ip, lsl #1 │ │ │ │ - rsbeq r3, fp, lr │ │ │ │ - rsbeq r9, r7, r0, lsl #15 │ │ │ │ - ldrdeq r2, [fp], #-252 @ 0xffffff04 @ │ │ │ │ - ldrdeq sl, [ip], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r7, r8, r6, ror r3 │ │ │ │ - mlseq r7, r4, r7, r9 │ │ │ │ - rsbeq r7, r8, lr, asr #6 │ │ │ │ - rsbeq fp, r7, sl, ror #31 │ │ │ │ + strdeq r7, [r8], #-56 @ 0xffffffc8 @ │ │ │ │ + mlseq r7, r4, r0, ip │ │ │ │ + rsbeq r3, fp, r6, lsl r0 │ │ │ │ + rsbeq r9, r7, r8, lsl #15 │ │ │ │ + rsbeq r2, fp, r4, ror #31 │ │ │ │ + rsbeq sl, ip, r0, ror #25 │ │ │ │ + rsbeq r7, r8, lr, ror r3 │ │ │ │ + mlseq r7, ip, r7, r9 │ │ │ │ + rsbeq r7, r8, r6, asr r3 │ │ │ │ + strdeq fp, [r7], #-242 @ 0xffffff0e @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc9528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -359643,24 +359643,24 @@ │ │ │ │ mvnseq pc, r0, asr #12 │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf6a5300c │ │ │ │ stmdami ip, {r0, r1, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 6, cr15, [lr, #660]! @ 0x294 │ │ │ │ str r9, [ip, r1, lsl #24]! │ │ │ │ - rsbeq r7, r8, r4, ror #5 │ │ │ │ - rsbeq fp, r7, r0, lsl #31 │ │ │ │ - rsbeq r2, fp, r2, lsl #30 │ │ │ │ - rsbeq r9, r7, r4, ror r6 │ │ │ │ - ldrdeq r2, [fp], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq sl, ip, ip, asr #23 │ │ │ │ - rsbeq r7, r8, sl, ror #4 │ │ │ │ - rsbeq r9, r7, r8, lsl #13 │ │ │ │ - rsbeq r7, r8, r2, asr #4 │ │ │ │ - ldrdeq fp, [r7], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r7, r8, ip, ror #5 │ │ │ │ + rsbeq fp, r7, r8, lsl #31 │ │ │ │ + rsbeq r2, fp, sl, lsl #30 │ │ │ │ + rsbeq r9, r7, ip, ror r6 │ │ │ │ + ldrdeq r2, [fp], #-232 @ 0xffffff18 @ │ │ │ │ + ldrdeq sl, [ip], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r7, r8, r2, ror r2 │ │ │ │ + mlseq r7, r0, r6, r9 │ │ │ │ + rsbeq r7, r8, sl, asr #4 │ │ │ │ + rsbeq fp, r7, r6, ror #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc9634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -359715,25 +359715,25 @@ │ │ │ │ @ instruction: 0xf06f1135 │ │ │ │ ldrbtmi r0, [r8], #-1031 @ 0xfffffbf9 │ │ │ │ @ instruction: 0xf6a5300c │ │ │ │ stmdami sp, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -pc, lsr #26 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - ldrdeq r7, [r8], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq fp, r7, r4, ror lr │ │ │ │ - strdeq r2, [fp], #-214 @ 0xffffff2a @ │ │ │ │ - ldrdeq sl, [ip], #-174 @ 0xffffff52 @ │ │ │ │ - strhteq r2, [fp], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r9, r7, ip, lsr r5 │ │ │ │ + rsbeq r7, r8, r0, ror #3 │ │ │ │ + rsbeq fp, r7, ip, ror lr │ │ │ │ + strdeq r2, [fp], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq sl, ip, r6, ror #21 │ │ │ │ + rsbeq r2, fp, r6, asr #27 │ │ │ │ rsbeq r9, r7, r4, asr #10 │ │ │ │ - rsbeq r7, r8, r2, asr #2 │ │ │ │ - ldrdeq fp, [r7], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r7, r8, r2, lsr #2 │ │ │ │ - rsbeq r9, r7, r0, asr #10 │ │ │ │ + rsbeq r9, r7, ip, asr #10 │ │ │ │ + rsbeq r7, r8, sl, asr #2 │ │ │ │ + rsbeq fp, r7, r6, ror #27 │ │ │ │ + rsbeq r7, r8, sl, lsr #2 │ │ │ │ + rsbeq r9, r7, r8, asr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecc9758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -359798,27 +359798,27 @@ │ │ │ │ @ instruction: 0xf6404811 │ │ │ │ @ instruction: 0xf06f1169 │ │ │ │ ldrbtmi r0, [r8], #-1031 @ 0xfffffbf9 │ │ │ │ @ instruction: 0xf6a5300c │ │ │ │ stmdami lr, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ str pc, [lr, r7, lsl #25] │ │ │ │ - strhteq r7, [r8], #-4 │ │ │ │ - rsbeq fp, r7, r0, asr sp │ │ │ │ - ldrdeq r2, [fp], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r8, r8, r2, lsr sp │ │ │ │ - rsbeq r2, fp, r2, lsr #25 │ │ │ │ - rsbeq r8, r8, r2, ror sp │ │ │ │ - rsbeq r8, r8, r0, ror #25 │ │ │ │ - rsbeq r7, r8, sl, lsl r0 │ │ │ │ - strhteq fp, [r7], #-198 @ 0xffffff3a │ │ │ │ - strdeq r6, [r8], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq fp, r7, lr, lsl #25 │ │ │ │ - ldrdeq r6, [r8], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r8, r8, r4, asr #26 │ │ │ │ + strhteq r7, [r8], #-12 │ │ │ │ + rsbeq fp, r7, r8, asr sp │ │ │ │ + ldrdeq r2, [fp], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r8, r8, sl, lsr sp │ │ │ │ + rsbeq r2, fp, sl, lsr #25 │ │ │ │ + rsbeq r8, r8, sl, ror sp │ │ │ │ + rsbeq r8, r8, r8, ror #25 │ │ │ │ + rsbeq r7, r8, r2, lsr #32 │ │ │ │ + strhteq fp, [r7], #-206 @ 0xffffff32 │ │ │ │ + strdeq r6, [r8], #-250 @ 0xffffff06 @ │ │ │ │ + mlseq r7, r6, ip, fp │ │ │ │ + ldrdeq r6, [r8], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r8, r8, ip, asr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc98ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #6 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf2a9461a │ │ │ │ @@ -359843,19 +359843,19 @@ │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ strtmi r4, [r8], -r9, lsl #20 │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xff74f3ba │ │ │ │ @ instruction: 0xf2a94630 │ │ │ │ eorsvs pc, r8, r3, asr #23 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - rsbeq r6, r8, r2, ror #30 │ │ │ │ - strdeq fp, [r7], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r6, r8, sl, lsr pc │ │ │ │ - ldrdeq fp, [r7], #-182 @ 0xffffff4a @ │ │ │ │ - strhteq r8, [r8], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r6, r8, sl, ror #30 │ │ │ │ + rsbeq fp, r7, r6, lsl #24 │ │ │ │ + rsbeq r6, r8, r2, asr #30 │ │ │ │ + ldrdeq fp, [r7], #-190 @ 0xffffff42 @ │ │ │ │ + strhteq r8, [r8], #-202 @ 0xffffff36 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ vsubhn.i64 d4, q5, q4 │ │ │ │ @ instruction: 0x4605fb3f │ │ │ │ blx 4af53e │ │ │ │ @@ -359869,17 +359869,17 @@ │ │ │ │ vsri.32 q2, q13, #6 │ │ │ │ andcs pc, r1, r5, asr #30 │ │ │ │ bmi 321c5c >::_M_default_append(unsigned int)@@Base+0x9c358> │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ vsri.32 q2, q13, #6 │ │ │ │ andcs pc, r1, sp, lsr pc @ │ │ │ │ svclt 0x0000bd38 │ │ │ │ - rsbeq r8, ip, r4, rrx │ │ │ │ - rsbeq r8, r8, r0, lsl #25 │ │ │ │ - rsbeq r8, r8, ip, ror ip │ │ │ │ + rsbeq r8, ip, ip, rrx │ │ │ │ + rsbeq r8, r8, r8, lsl #25 │ │ │ │ + rsbeq r8, r8, r4, lsl #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc99a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359902,18 +359902,18 @@ │ │ │ │ msrmi (UNDEF: 108), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 130294 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fbb9 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r6, r8, lr, ror #28 │ │ │ │ - rsbeq fp, r7, sl, lsl #22 │ │ │ │ - rsbeq r6, r8, r8, lsr lr │ │ │ │ - ldrdeq fp, [r7], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r6, r8, r6, ror lr │ │ │ │ + rsbeq fp, r7, r2, lsl fp │ │ │ │ + rsbeq r6, r8, r0, asr #28 │ │ │ │ + ldrdeq fp, [r7], #-172 @ 0xffffff54 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9a28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359936,18 +359936,18 @@ │ │ │ │ cmnpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff03031c │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fb75 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r6, r8, r6, ror #27 │ │ │ │ - rsbeq fp, r7, r2, lsl #21 │ │ │ │ - strhteq r6, [r8], #-208 @ 0xffffff30 │ │ │ │ - rsbeq fp, r7, ip, asr #20 │ │ │ │ + rsbeq r6, r8, lr, ror #27 │ │ │ │ + rsbeq fp, r7, sl, lsl #21 │ │ │ │ + strhteq r6, [r8], #-216 @ 0xffffff28 │ │ │ │ + rsbeq fp, r7, r4, asr sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9ab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -359970,18 +359970,18 @@ │ │ │ │ orrmi pc, r4, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1f303a4 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620fb31 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r6, r8, lr, asr sp │ │ │ │ - strdeq fp, [r7], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r6, r8, r8, lsr #26 │ │ │ │ - rsbeq fp, r7, r4, asr #19 │ │ │ │ + rsbeq r6, r8, r6, ror #26 │ │ │ │ + rsbeq fp, r7, r2, lsl #20 │ │ │ │ + rsbeq r6, r8, r0, lsr sp │ │ │ │ + rsbeq fp, r7, ip, asr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360004,18 +360004,18 @@ │ │ │ │ cmppvs r9, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx e3042c │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -sp, ror #21 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - ldrdeq r6, [r8], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq fp, r7, r2, ror r9 │ │ │ │ - rsbeq r6, r8, r0, lsr #25 │ │ │ │ - rsbeq fp, r7, ip, lsr r9 │ │ │ │ + ldrdeq r6, [r8], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq fp, r7, sl, ror r9 │ │ │ │ + rsbeq r6, r8, r8, lsr #25 │ │ │ │ + rsbeq fp, r7, r4, asr #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9bc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360038,18 +360038,18 @@ │ │ │ │ orrsmi pc, ip, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9eef6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r9, lsr #21 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r6, r8, lr, asr #24 │ │ │ │ - rsbeq fp, r7, sl, ror #17 │ │ │ │ - rsbeq r6, r8, r8, lsl ip │ │ │ │ - strhteq fp, [r7], #-132 @ 0xffffff7c │ │ │ │ + rsbeq r6, r8, r6, asr ip │ │ │ │ + strdeq fp, [r7], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r6, r8, r0, lsr #24 │ │ │ │ + strhteq fp, [r7], #-140 @ 0xffffff74 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360072,18 +360072,18 @@ │ │ │ │ @ instruction: 0x41a8f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9aaf6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r5, ror #20 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r6, r8, r6, asr #23 │ │ │ │ - rsbeq fp, r7, r2, ror #16 │ │ │ │ - mlseq r8, r0, fp, r6 │ │ │ │ - rsbeq fp, r7, ip, lsr #16 │ │ │ │ + rsbeq r6, r8, lr, asr #23 │ │ │ │ + rsbeq fp, r7, sl, ror #16 │ │ │ │ + mlseq r8, r8, fp, r6 │ │ │ │ + rsbeq fp, r7, r4, lsr r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9cd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360106,18 +360106,18 @@ │ │ │ │ @ instruction: 0x41b4f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf966f6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r1, lsr #20 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r6, r8, lr, lsr fp │ │ │ │ - ldrdeq fp, [r7], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r6, r8, r8, lsl #22 │ │ │ │ - rsbeq fp, r7, r4, lsr #15 │ │ │ │ + rsbeq r6, r8, r6, asr #22 │ │ │ │ + rsbeq fp, r7, r2, ror #15 │ │ │ │ + rsbeq r6, r8, r0, lsl fp │ │ │ │ + rsbeq fp, r7, ip, lsr #15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9d58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360140,18 +360140,18 @@ │ │ │ │ cmppvs ip, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf922f6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620f9dd │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - strhteq r6, [r8], #-166 @ 0xffffff5a │ │ │ │ - rsbeq fp, r7, r2, asr r7 │ │ │ │ - rsbeq r6, r8, r0, lsl #21 │ │ │ │ - rsbeq fp, r7, ip, lsl r7 │ │ │ │ + strhteq r6, [r8], #-174 @ 0xffffff52 │ │ │ │ + rsbeq fp, r7, sl, asr r7 │ │ │ │ + rsbeq r6, r8, r8, lsl #21 │ │ │ │ + rsbeq fp, r7, r4, lsr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9de0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360174,18 +360174,18 @@ │ │ │ │ bicmi pc, ip, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8def6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620f999 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r6, r8, lr, lsr #20 │ │ │ │ - rsbeq fp, r7, sl, asr #13 │ │ │ │ - strdeq r6, [r8], #-152 @ 0xffffff68 @ │ │ │ │ - mlseq r7, r4, r6, fp │ │ │ │ + rsbeq r6, r8, r6, lsr sl │ │ │ │ + ldrdeq fp, [r7], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r6, r8, r0, lsl #20 │ │ │ │ + mlseq r7, ip, r6, fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360208,18 +360208,18 @@ │ │ │ │ bicsmi pc, r8, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf89af6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620f955 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r6, r8, r6, lsr #19 │ │ │ │ - rsbeq fp, r7, r2, asr #12 │ │ │ │ - rsbeq r6, r8, r0, ror r9 │ │ │ │ - rsbeq fp, r7, ip, lsl #12 │ │ │ │ + rsbeq r6, r8, lr, lsr #19 │ │ │ │ + rsbeq fp, r7, sl, asr #12 │ │ │ │ + rsbeq r6, r8, r8, ror r9 │ │ │ │ + rsbeq fp, r7, r4, lsl r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360242,18 +360242,18 @@ │ │ │ │ mvnmi pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf856f6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ @ instruction: 0x4620f911 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r6, r8, lr, lsl r9 │ │ │ │ - strhteq fp, [r7], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq r6, r8, r8, ror #17 │ │ │ │ - rsbeq fp, r7, r4, lsl #11 │ │ │ │ + rsbeq r6, r8, r6, lsr #18 │ │ │ │ + rsbeq fp, r7, r2, asr #11 │ │ │ │ + strdeq r6, [r8], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq fp, r7, ip, lsl #11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecc9f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360276,18 +360276,18 @@ │ │ │ │ cmppvs pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf812f6a5 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -sp, asr #17 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - mlseq r8, r6, r8, r6 │ │ │ │ - rsbeq fp, r7, r2, lsr r5 │ │ │ │ - rsbeq r6, r8, r0, ror #16 │ │ │ │ - strdeq fp, [r7], #-76 @ 0xffffffb4 @ │ │ │ │ + mlseq r8, lr, r8, r6 │ │ │ │ + rsbeq fp, r7, sl, lsr r5 │ │ │ │ + rsbeq r6, r8, r8, ror #16 │ │ │ │ + rsbeq fp, r7, r4, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecca000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360310,18 +360310,18 @@ │ │ │ │ mvnsmi pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffcef6a4 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r9, lsl #17 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r6, r8, lr, lsl #16 │ │ │ │ - rsbeq fp, r7, sl, lsr #9 │ │ │ │ - ldrdeq r6, [r8], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq fp, r7, r4, ror r4 │ │ │ │ + rsbeq r6, r8, r6, lsl r8 │ │ │ │ + strhteq fp, [r7], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r6, r8, r0, ror #15 │ │ │ │ + rsbeq fp, r7, ip, ror r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecca088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360344,18 +360344,18 @@ │ │ │ │ tstppl lr, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff8af6a4 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r5, asr #16 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r6, r8, r6, lsl #15 │ │ │ │ - rsbeq fp, r7, r2, lsr #8 │ │ │ │ - rsbeq r6, r8, r0, asr r7 │ │ │ │ - rsbeq fp, r7, ip, ror #7 │ │ │ │ + rsbeq r6, r8, lr, lsl #15 │ │ │ │ + rsbeq fp, r7, sl, lsr #8 │ │ │ │ + rsbeq r6, r8, r8, asr r7 │ │ │ │ + strdeq fp, [r7], #-52 @ 0xffffffcc @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecca110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, , q12 │ │ │ │ @@ -360378,18 +360378,18 @@ │ │ │ │ tstppl sp, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff46f6a4 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a54478 │ │ │ │ strtmi pc, [r0], -r1, lsl #16 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - strdeq r6, [r8], #-110 @ 0xffffff92 @ │ │ │ │ - mlseq r7, sl, r3, fp │ │ │ │ - rsbeq r6, r8, r8, asr #13 │ │ │ │ - rsbeq fp, r7, r4, ror #6 │ │ │ │ + rsbeq r6, r8, r6, lsl #14 │ │ │ │ + rsbeq fp, r7, r2, lsr #7 │ │ │ │ + ldrdeq r6, [r8], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq fp, r7, ip, ror #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecca198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, q4, q12 │ │ │ │ @@ -360412,18 +360412,18 @@ │ │ │ │ msrpl R12_fiq, r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff02f6a4 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a44478 │ │ │ │ @ instruction: 0x4620ffbd │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r6, r8, r6, ror r6 │ │ │ │ - rsbeq fp, r7, r2, lsl r3 │ │ │ │ - rsbeq r6, r8, r0, asr #12 │ │ │ │ - ldrdeq fp, [r7], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r6, r8, lr, ror r6 │ │ │ │ + rsbeq fp, r7, sl, lsl r3 │ │ │ │ + rsbeq r6, r8, r8, asr #12 │ │ │ │ + rsbeq fp, r7, r4, ror #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecca220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, q4, q12 │ │ │ │ @@ -360446,18 +360446,18 @@ │ │ │ │ teqppl fp, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 11, cr15, cr14, cr4, {5} │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a44478 │ │ │ │ qsub16mi pc, r0, r9 @ │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r6, r8, lr, ror #11 │ │ │ │ - rsbeq fp, r7, sl, lsl #5 │ │ │ │ - strhteq r6, [r8], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq fp, r7, r4, asr r2 │ │ │ │ + strdeq r6, [r8], #-86 @ 0xffffffaa @ │ │ │ │ + mlseq r7, r2, r2, fp │ │ │ │ + rsbeq r6, r8, r0, asr #11 │ │ │ │ + rsbeq fp, r7, ip, asr r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecca2a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, q4, q12 │ │ │ │ @@ -360480,18 +360480,18 @@ │ │ │ │ cmpppl sl, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 7, cr15, cr10, cr4, {5} │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a44478 │ │ │ │ qasxmi pc, r0, r5 @ │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r6, r8, r6, ror #10 │ │ │ │ - rsbeq fp, r7, r2, lsl #4 │ │ │ │ - rsbeq r6, r8, r0, lsr r5 │ │ │ │ - rsbeq fp, r7, ip, asr #3 │ │ │ │ + rsbeq r6, r8, lr, ror #10 │ │ │ │ + rsbeq fp, r7, sl, lsl #4 │ │ │ │ + rsbeq r6, r8, r8, lsr r5 │ │ │ │ + ldrdeq fp, [r7], #-20 @ 0xffffffec @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecca330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, q4, q12 │ │ │ │ @@ -360514,18 +360514,18 @@ │ │ │ │ cmpppl r9, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 3, cr15, cr6, cr4, {5} │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a44478 │ │ │ │ @ instruction: 0x4620fef1 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - ldrdeq r6, [r8], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq fp, r7, sl, ror r1 │ │ │ │ - rsbeq r6, r8, r8, lsr #9 │ │ │ │ - rsbeq fp, r7, r4, asr #2 │ │ │ │ + rsbeq r6, r8, r6, ror #9 │ │ │ │ + rsbeq fp, r7, r2, lsl #3 │ │ │ │ + strhteq r6, [r8], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq fp, r7, ip, asr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecca3b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi r4, [sl], -r6, lsl #12 │ │ │ │ vsubhn.i64 d4, q4, q12 │ │ │ │ @@ -360548,18 +360548,18 @@ │ │ │ │ msrpl (UNDEF: 104), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r2, #656]! @ 0x290 │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6a44478 │ │ │ │ strtmi pc, [r0], -sp, lsr #29 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r6, r8, r6, asr r4 │ │ │ │ - strdeq fp, [r7], #-2 @ │ │ │ │ - rsbeq r6, r8, r0, lsr #8 │ │ │ │ - strhteq fp, [r7], #-12 │ │ │ │ + rsbeq r6, r8, lr, asr r4 │ │ │ │ + strdeq fp, [r7], #-10 @ │ │ │ │ + rsbeq r6, r8, r8, lsr #8 │ │ │ │ + rsbeq fp, r7, r4, asr #1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdami r8!, {r0, r2, r9, sl, lr} │ │ │ │ bmi f84aa8 │ │ │ │ addlt r4, r4, r8, ror r4 │ │ │ │ @@ -360615,22 +360615,22 @@ │ │ │ │ vaddw.s16 q1, q0, d0 │ │ │ │ strbmi pc, [r1], -fp, lsl #18 @ │ │ │ │ vsubhn.i32 d4, q0, q12 │ │ │ │ str pc, [fp, r9, asr #17]! │ │ │ │ b fef30da4 │ │ │ │ rsbseq fp, r2, ip, lsr #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r8, r2, r1, r8 │ │ │ │ + mlseq r8, sl, r1, r8 │ │ │ │ rsbseq fp, r2, r0, ror r7 │ │ │ │ - rsbeq r6, r8, sl, ror #6 │ │ │ │ - rsbeq fp, r7, r6 │ │ │ │ - rsbeq r6, r8, lr, asr #6 │ │ │ │ - rsbeq sl, r7, sl, ror #31 │ │ │ │ - rsbeq r6, r8, r2, lsr r3 │ │ │ │ - rsbeq sl, r7, lr, asr #31 │ │ │ │ + rsbeq r6, r8, r2, ror r3 │ │ │ │ + rsbeq fp, r7, lr │ │ │ │ + rsbeq r6, r8, r6, asr r3 │ │ │ │ + strdeq sl, [r7], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r6, r8, sl, lsr r3 │ │ │ │ + ldrdeq sl, [r7], #-246 @ 0xffffff0a @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 22e814 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1bb1698 │ │ │ │ stclmi 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ bmi fe644db4 │ │ │ │ @@ -360779,31 +360779,31 @@ │ │ │ │ @ instruction: 0xe6f2fff5 │ │ │ │ ldmdb r4!, {r1, r2, r3, r4, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ rsbseq fp, r2, sl, lsl #13 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r8, [r8], #-4 │ │ │ │ + strhteq r8, [r8], #-12 │ │ │ │ rsbseq fp, r2, sl, asr r6 │ │ │ │ - rsbeq r1, lr, sl, asr #6 │ │ │ │ - rsbeq r8, r8, r6, rrx │ │ │ │ - rsbeq r8, r8, sl, lsl #1 │ │ │ │ - rsbeq r8, r8, r0, lsr r0 │ │ │ │ - rsbeq r8, r8, r6, rrx │ │ │ │ - rsbeq r6, r8, r4, ror r1 │ │ │ │ - rsbeq sl, r7, r0, lsl lr │ │ │ │ - rsbeq r7, r8, r8, asr #31 │ │ │ │ - strhteq r7, [r8], #-246 @ 0xffffff0a │ │ │ │ - rsbeq r6, r8, r2, lsr #2 │ │ │ │ - strhteq sl, [r7], #-222 @ 0xffffff22 │ │ │ │ - strdeq r6, [r8], #-6 @ │ │ │ │ - mlseq r7, r2, sp, sl │ │ │ │ - rsbeq r6, r8, r4, lsr #1 │ │ │ │ - rsbeq sl, r7, r0, asr #26 │ │ │ │ + rsbeq r1, lr, r2, asr r3 │ │ │ │ + rsbeq r8, r8, lr, rrx │ │ │ │ + mlseq r8, r2, r0, r8 │ │ │ │ + rsbeq r8, r8, r8, lsr r0 │ │ │ │ + rsbeq r8, r8, lr, rrx │ │ │ │ + rsbeq r6, r8, ip, ror r1 │ │ │ │ + rsbeq sl, r7, r8, lsl lr │ │ │ │ + ldrdeq r7, [r8], #-240 @ 0xffffff10 @ │ │ │ │ + strhteq r7, [r8], #-254 @ 0xffffff02 │ │ │ │ + rsbeq r6, r8, sl, lsr #2 │ │ │ │ + rsbeq sl, r7, r6, asr #27 │ │ │ │ + strdeq r6, [r8], #-14 @ │ │ │ │ + mlseq r7, sl, sp, sl │ │ │ │ + rsbeq r6, r8, ip, lsr #1 │ │ │ │ + rsbeq sl, r7, r8, asr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecca810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -360818,16 +360818,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6a4300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 6, cr15, [r2], {164} @ 0xa4 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq r5, r8, sl, ror #31 │ │ │ │ - rsbeq sl, r7, r6, lsl #25 │ │ │ │ + strdeq r5, [r8], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq sl, r7, lr, lsl #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwcs r4, #1566 @ 0x61e │ │ │ │ ldrmi fp, [r5], -r4, lsl #1 │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ @@ -360863,19 +360863,19 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 2131192 │ │ │ │ stmdbls r3, {r3, fp, lr} │ │ │ │ @ instruction: 0xf6a44478 │ │ │ │ stcls 12, cr15, [r3], {57} @ 0x39 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - mlseq r8, r8, pc, r5 @ │ │ │ │ - rsbeq sl, r7, r4, lsr ip │ │ │ │ - rsbeq r7, r8, r0, lsl lr │ │ │ │ - rsbeq r5, r8, r8, lsr pc │ │ │ │ - ldrdeq sl, [r7], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r5, r8, r0, lsr #31 │ │ │ │ + rsbeq sl, r7, ip, lsr ip │ │ │ │ + rsbeq r7, r8, r8, lsl lr │ │ │ │ + rsbeq r5, r8, r0, asr #30 │ │ │ │ + ldrdeq sl, [r7], #-188 @ 0xffffff44 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r5], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -360910,19 +360910,19 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 9b124e │ │ │ │ strtmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf6a44478 │ │ │ │ @ instruction: 0x4620fbdb │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbeq r7, r8, r0, lsr #22 │ │ │ │ - mlseq r8, ip, lr, r5 │ │ │ │ - rsbeq sl, r7, r8, lsr fp │ │ │ │ - rsbeq r5, r8, ip, ror lr │ │ │ │ - rsbeq sl, r7, r8, lsl fp │ │ │ │ + rsbeq r7, r8, r8, lsr #22 │ │ │ │ + rsbeq r5, r8, r4, lsr #29 │ │ │ │ + rsbeq sl, r7, r0, asr #22 │ │ │ │ + rsbeq r5, r8, r4, lsl #29 │ │ │ │ + rsbeq sl, r7, r0, lsr #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r5], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -360957,19 +360957,19 @@ │ │ │ │ ldrbtmi r7, [r8], #-472 @ 0xfffffe28 │ │ │ │ @ instruction: 0xf6a4300c │ │ │ │ stmdami r8, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 20b1316 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq r7, r8, r4, ror #20 │ │ │ │ - ldrdeq r5, [r8], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq sl, r7, sl, ror sl │ │ │ │ - strhteq r5, [r8], #-222 @ 0xffffff22 │ │ │ │ - rsbeq sl, r7, sl, asr sl │ │ │ │ + rsbeq r7, r8, ip, ror #20 │ │ │ │ + rsbeq r5, r8, r6, ror #27 │ │ │ │ + rsbeq sl, r7, r2, lsl #21 │ │ │ │ + rsbeq r5, r8, r6, asr #27 │ │ │ │ + rsbeq sl, r7, r2, ror #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r5], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -361003,19 +361003,19 @@ │ │ │ │ ldrbtmi r6, [r8], #-429 @ 0xfffffe53 │ │ │ │ @ instruction: 0xf6a4300c │ │ │ │ stmdami r8, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 9b13ce │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq r8, r7, r0, asr #12 │ │ │ │ - rsbeq r5, r8, r6, lsr #26 │ │ │ │ - rsbeq sl, r7, r2, asr #19 │ │ │ │ - rsbeq r5, r8, r6, lsl #26 │ │ │ │ - rsbeq sl, r7, r2, lsr #19 │ │ │ │ + rsbeq r8, r7, r8, asr #12 │ │ │ │ + rsbeq r5, r8, lr, lsr #26 │ │ │ │ + rsbeq sl, r7, sl, asr #19 │ │ │ │ + rsbeq r5, r8, lr, lsl #26 │ │ │ │ + rsbeq sl, r7, sl, lsr #19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrmi fp, [r5], -r2, lsl #1 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -361049,19 +361049,19 @@ │ │ │ │ ldrbtmi r6, [r8], #-411 @ 0xfffffe65 │ │ │ │ @ instruction: 0xf6a4300c │ │ │ │ stmdami r8, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff2b1484 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbeq r8, r7, r8, lsl #11 │ │ │ │ - rsbeq r5, r8, lr, ror #24 │ │ │ │ - rsbeq sl, r7, sl, lsl #18 │ │ │ │ - rsbeq r5, r8, lr, asr #24 │ │ │ │ - rsbeq sl, r7, sl, ror #17 │ │ │ │ + mlseq r7, r0, r5, r8 │ │ │ │ + rsbeq r5, r8, r6, ror ip │ │ │ │ + rsbeq sl, r7, r2, lsl r9 │ │ │ │ + rsbeq r5, r8, r6, asr ip │ │ │ │ + strdeq sl, [r7], #-130 @ 0xffffff7e @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feccac18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -361092,19 +361092,19 @@ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ ldc2 3, cr15, [r4, #740]! @ 0x2e4 │ │ │ │ @ instruction: 0xf2a84630 │ │ │ │ eorsvs pc, r8, r3, lsl #20 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - strdeq r5, [r8], #-180 @ 0xffffff4c @ │ │ │ │ - mlseq r7, r0, r8, sl │ │ │ │ - rsbeq r1, fp, r2, lsl r8 │ │ │ │ - strhteq r5, [r8], #-184 @ 0xffffff48 │ │ │ │ - rsbeq sl, r7, r4, asr r8 │ │ │ │ + strdeq r5, [r8], #-188 @ 0xffffff44 @ │ │ │ │ + mlseq r7, r8, r8, sl │ │ │ │ + rsbeq r1, fp, sl, lsl r8 │ │ │ │ + rsbeq r5, r8, r0, asr #23 │ │ │ │ + rsbeq sl, r7, ip, asr r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feccacc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -361135,19 +361135,19 @@ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ ldc2l 3, cr15, [lr, #-740] @ 0xfffffd1c │ │ │ │ @ instruction: 0xf2a84630 │ │ │ │ eorsvs pc, r8, sp, lsr #19 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq r5, r8, r8, asr #22 │ │ │ │ - rsbeq sl, r7, r4, ror #15 │ │ │ │ - rsbeq r1, fp, r6, ror #14 │ │ │ │ - rsbeq r5, r8, ip, lsl #22 │ │ │ │ - rsbeq sl, r7, r8, lsr #15 │ │ │ │ + rsbeq r5, r8, r0, asr fp │ │ │ │ + rsbeq sl, r7, ip, ror #15 │ │ │ │ + rsbeq r1, fp, lr, ror #14 │ │ │ │ + rsbeq r5, r8, r4, lsl fp │ │ │ │ + strhteq sl, [r7], #-112 @ 0xffffff90 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feccad70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -361178,19 +361178,19 @@ │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ stc2 3, cr15, [r8, #-740] @ 0xfffffd1c │ │ │ │ @ instruction: 0xf2a84630 │ │ │ │ eorsvs pc, r8, r7, asr r9 @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - mlseq r8, ip, sl, r5 │ │ │ │ - rsbeq sl, r7, r8, lsr r7 │ │ │ │ - strhteq r1, [fp], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r5, r8, r0, ror #20 │ │ │ │ - strdeq sl, [r7], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r5, r8, r4, lsr #21 │ │ │ │ + rsbeq sl, r7, r0, asr #14 │ │ │ │ + rsbeq r1, fp, r2, asr #13 │ │ │ │ + rsbeq r5, r8, r8, ror #20 │ │ │ │ + rsbeq sl, r7, r4, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff1b1f54 │ │ │ │ pkhbtmi r4, r3, r5, lsl #12 │ │ │ │ bmi 1d4546c │ │ │ │ blmi 1d45690 │ │ │ │ @@ -361302,30 +361302,30 @@ │ │ │ │ vmin.u q10, q4, q0 │ │ │ │ ldmdbmi r4, {r0, r1, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1539 @ 0xfffff9fd │ │ │ │ @ instruction: 0xf69de7cc │ │ │ │ svclt 0x0000ed5a │ │ │ │ rsbseq sl, r2, ip, asr #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, r8, lr, ror r1 │ │ │ │ - rsbeq r7, r8, sl, lsr #17 │ │ │ │ - rsbeq r6, r8, r0, lsl #2 │ │ │ │ + rsbeq r6, r8, r6, lsl #3 │ │ │ │ + strhteq r7, [r8], #-130 @ 0xffffff7e │ │ │ │ + rsbeq r6, r8, r8, lsl #2 │ │ │ │ rsbseq sl, r2, sl, lsl #26 │ │ │ │ - rsbeq r5, r8, ip, lsl r9 │ │ │ │ - strhteq sl, [r7], #-88 @ 0xffffffa8 │ │ │ │ - strdeq r5, [r8], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq sl, r7, ip, lsl #11 │ │ │ │ - rsbeq r6, r8, sl, ror r0 │ │ │ │ - rsbeq lr, r8, lr, lsr r4 │ │ │ │ - rsbeq r7, r8, r4, asr #15 │ │ │ │ - rsbeq r6, r8, sl, asr #32 │ │ │ │ - rsbeq r5, r8, r0, lsl #17 │ │ │ │ - rsbeq sl, r7, ip, lsl r5 │ │ │ │ - rsbeq r7, r8, r8, lsl #15 │ │ │ │ - rsbeq r7, r8, lr, lsr #14 │ │ │ │ + rsbeq r5, r8, r4, lsr #18 │ │ │ │ + rsbeq sl, r7, r0, asr #11 │ │ │ │ + strdeq r5, [r8], #-136 @ 0xffffff78 @ │ │ │ │ + mlseq r7, r4, r5, sl │ │ │ │ + rsbeq r6, r8, r2, lsl #1 │ │ │ │ + rsbeq lr, r8, r6, asr #8 │ │ │ │ + rsbeq r7, r8, ip, asr #15 │ │ │ │ + rsbeq r6, r8, r2, asr r0 │ │ │ │ + rsbeq r5, r8, r8, lsl #17 │ │ │ │ + rsbeq sl, r7, r4, lsr #10 │ │ │ │ + mlseq r8, r0, r7, r7 │ │ │ │ + rsbeq r7, r8, r6, lsr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2af2f0 >::_M_default_append(unsigned int)@@Base+0x299ec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe1b2174 │ │ │ │ stclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ @@ -361966,89 +361966,89 @@ │ │ │ │ ldmdami r0, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6a34478 │ │ │ │ @ instruction: 0xf06ffb9f │ │ │ │ @ instruction: 0xf7ff0308 │ │ │ │ svclt 0x0000bb4d │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq sl, r2, r2, lsr #23 │ │ │ │ - rsbeq r7, r8, r4, lsr #21 │ │ │ │ + rsbeq r7, r8, ip, lsr #21 │ │ │ │ rsbseq sl, r2, r4, lsl fp │ │ │ │ - rsbeq r5, r8, r2, asr #29 │ │ │ │ - rsbeq r7, r8, lr, ror r6 │ │ │ │ - rsbeq r7, r8, r2, asr #12 │ │ │ │ - strhteq r5, [r8], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq sl, r7, r2, asr r2 │ │ │ │ - rsbeq r7, r8, ip, lsr #14 │ │ │ │ - rsbeq r5, r8, sl, lsl r5 │ │ │ │ - strhteq sl, [r7], #-20 @ 0xffffffec │ │ │ │ - rsbeq r7, r8, sl, ror #14 │ │ │ │ - mlseq r8, lr, r4, r5 │ │ │ │ - rsbeq sl, r7, r8, lsr r1 │ │ │ │ - rsbeq r7, r8, lr, lsr r5 │ │ │ │ - rsbeq r5, r8, r0, lsl #8 │ │ │ │ - mlseq r7, sl, r0, sl │ │ │ │ - mlseq r8, r2, fp, r5 │ │ │ │ - rsbeq r5, r8, r2, asr #7 │ │ │ │ - rsbeq sl, r7, ip, asr r0 │ │ │ │ - rsbeq r7, r8, ip, lsr r3 │ │ │ │ - rsbeq r5, r8, r2, ror r3 │ │ │ │ - rsbeq sl, r7, ip │ │ │ │ - ldrdeq r5, [r8], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r7, r8, r0, asr #6 │ │ │ │ - strhteq r5, [r8], #-162 @ 0xffffff5e │ │ │ │ - rsbeq r5, r8, r8, ror #5 │ │ │ │ - rsbeq r9, r7, r2, lsl #31 │ │ │ │ - rsbeq r5, r8, r6, asr #5 │ │ │ │ - rsbeq r9, r7, r0, ror #30 │ │ │ │ - rsbeq r5, r8, r4, lsr #5 │ │ │ │ - rsbeq r9, r7, lr, lsr pc │ │ │ │ - rsbeq r5, r8, r2, lsl #5 │ │ │ │ - rsbeq r9, r7, ip, lsl pc │ │ │ │ - rsbeq r5, r8, r0, ror #4 │ │ │ │ - strdeq r9, [r7], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r5, r8, lr, lsr r2 │ │ │ │ - ldrdeq r9, [r7], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r5, r8, ip, lsl r2 │ │ │ │ - strhteq r9, [r7], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r7, r8, r0, lsr #10 │ │ │ │ - rsbeq r7, r7, r2, asr #29 │ │ │ │ - strdeq r7, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ - mlseq r8, r0, fp, r5 │ │ │ │ - rsbeq r7, r8, ip, lsr r3 │ │ │ │ - rsbeq fp, r7, r6, lsl r6 │ │ │ │ - rsbeq r7, r8, r4, lsr #4 │ │ │ │ - rsbeq r6, r8, lr, ror sl │ │ │ │ - rsbeq r7, r8, r6, ror r3 │ │ │ │ - rsbeq r7, r8, r6, asr #1 │ │ │ │ - rsbeq r5, r8, ip, asr #16 │ │ │ │ - rsbeq r5, r8, r6, asr #16 │ │ │ │ - rsbeq r7, r8, r0, lsr r1 │ │ │ │ - rsbeq r7, r8, ip, lsl r3 │ │ │ │ - rsbeq r7, r8, ip, lsr r2 │ │ │ │ - rsbeq r7, r8, r6, lsr #2 │ │ │ │ - rsbeq r4, r8, sl, ror #30 │ │ │ │ - rsbeq r9, r7, r6, lsl #24 │ │ │ │ - rsbeq r6, r8, sl, lsr pc │ │ │ │ - rsbeq r4, r8, r0, lsr pc │ │ │ │ - rsbeq r9, r7, ip, asr #23 │ │ │ │ - rsbeq r7, r8, r8, ror #4 │ │ │ │ - strdeq r4, [r8], #-228 @ 0xffffff1c @ │ │ │ │ - mlseq r7, r0, fp, r9 │ │ │ │ - ldrdeq r4, [r8], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r9, r7, r0, ror fp │ │ │ │ - strhteq r4, [r8], #-228 @ 0xffffff1c │ │ │ │ - rsbeq r9, r7, r0, asr fp │ │ │ │ - mlseq r8, r4, lr, r4 │ │ │ │ - rsbeq r9, r7, r0, lsr fp │ │ │ │ - ldrdeq r6, [r8], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r7, r8, r8, lsl #1 │ │ │ │ - rsbeq r6, r8, r0, ror #29 │ │ │ │ - rsbeq r7, r8, ip, ror #1 │ │ │ │ - rsbeq r4, r8, r2, lsl #28 │ │ │ │ - strhteq r5, [r8], #-84 @ 0xffffffac │ │ │ │ + rsbeq r5, r8, sl, asr #29 │ │ │ │ + rsbeq r7, r8, r6, lsl #13 │ │ │ │ + rsbeq r7, r8, sl, asr #12 │ │ │ │ + rsbeq r5, r8, r0, asr #11 │ │ │ │ + rsbeq sl, r7, sl, asr r2 │ │ │ │ + rsbeq r7, r8, r4, lsr r7 │ │ │ │ + rsbeq r5, r8, r2, lsr #10 │ │ │ │ + strhteq sl, [r7], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq r7, r8, r2, ror r7 │ │ │ │ + rsbeq r5, r8, r6, lsr #9 │ │ │ │ + rsbeq sl, r7, r0, asr #2 │ │ │ │ + rsbeq r7, r8, r6, asr #10 │ │ │ │ + rsbeq r5, r8, r8, lsl #8 │ │ │ │ + rsbeq sl, r7, r2, lsr #1 │ │ │ │ + mlseq r8, sl, fp, r5 │ │ │ │ + rsbeq r5, r8, sl, asr #7 │ │ │ │ + rsbeq sl, r7, r4, rrx │ │ │ │ + rsbeq r7, r8, r4, asr #6 │ │ │ │ + rsbeq r5, r8, sl, ror r3 │ │ │ │ + rsbeq sl, r7, r4, lsl r0 │ │ │ │ + ldrdeq r5, [r8], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r7, r8, r8, asr #6 │ │ │ │ + strhteq r5, [r8], #-170 @ 0xffffff56 │ │ │ │ + strdeq r5, [r8], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r9, r7, sl, lsl #31 │ │ │ │ + rsbeq r5, r8, lr, asr #5 │ │ │ │ + rsbeq r9, r7, r8, ror #30 │ │ │ │ + rsbeq r5, r8, ip, lsr #5 │ │ │ │ + rsbeq r9, r7, r6, asr #30 │ │ │ │ + rsbeq r5, r8, sl, lsl #5 │ │ │ │ + rsbeq r9, r7, r4, lsr #30 │ │ │ │ + rsbeq r5, r8, r8, ror #4 │ │ │ │ + rsbeq r9, r7, r2, lsl #30 │ │ │ │ + rsbeq r5, r8, r6, asr #4 │ │ │ │ + rsbeq r9, r7, r0, ror #29 │ │ │ │ + rsbeq r5, r8, r4, lsr #4 │ │ │ │ + strhteq r9, [r7], #-238 @ 0xffffff12 │ │ │ │ + rsbeq r7, r8, r8, lsr #10 │ │ │ │ + rsbeq r7, r7, sl, asr #29 │ │ │ │ + rsbeq r7, r8, r6, lsl #4 │ │ │ │ + mlseq r8, r8, fp, r5 │ │ │ │ + rsbeq r7, r8, r4, asr #6 │ │ │ │ + rsbeq fp, r7, lr, lsl r6 │ │ │ │ + rsbeq r7, r8, ip, lsr #4 │ │ │ │ + rsbeq r6, r8, r6, lsl #21 │ │ │ │ + rsbeq r7, r8, lr, ror r3 │ │ │ │ + rsbeq r7, r8, lr, asr #1 │ │ │ │ + rsbeq r5, r8, r4, asr r8 │ │ │ │ + rsbeq r5, r8, lr, asr #16 │ │ │ │ + rsbeq r7, r8, r8, lsr r1 │ │ │ │ + rsbeq r7, r8, r4, lsr #6 │ │ │ │ + rsbeq r7, r8, r4, asr #4 │ │ │ │ + rsbeq r7, r8, lr, lsr #2 │ │ │ │ + rsbeq r4, r8, r2, ror pc │ │ │ │ + rsbeq r9, r7, lr, lsl #24 │ │ │ │ + rsbeq r6, r8, r2, asr #30 │ │ │ │ + rsbeq r4, r8, r8, lsr pc │ │ │ │ + ldrdeq r9, [r7], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r7, r8, r0, ror r2 │ │ │ │ + strdeq r4, [r8], #-236 @ 0xffffff14 @ │ │ │ │ + mlseq r7, r8, fp, r9 │ │ │ │ + ldrdeq r4, [r8], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r9, r7, r8, ror fp │ │ │ │ + strhteq r4, [r8], #-236 @ 0xffffff14 │ │ │ │ + rsbeq r9, r7, r8, asr fp │ │ │ │ + mlseq r8, ip, lr, r4 │ │ │ │ + rsbeq r9, r7, r8, lsr fp │ │ │ │ + rsbeq r6, r8, r4, ror #31 │ │ │ │ + mlseq r8, r0, r0, r7 │ │ │ │ + rsbeq r6, r8, r8, ror #29 │ │ │ │ + strdeq r7, [r8], #-4 @ │ │ │ │ + rsbeq r4, r8, sl, lsl #28 │ │ │ │ + strhteq r5, [r8], #-92 @ 0xffffffa4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ ldreq pc, [r8, ip, asr #17]! │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ bmi fffc61d4 │ │ │ │ blmi fffc6210 │ │ │ │ @@ -362298,47 +362298,47 @@ │ │ │ │ vsri.32 q2, q13, #8 │ │ │ │ bmi af3e98 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ vsri.32 q2, q13, #8 │ │ │ │ strt pc, [r8], -r5, asr #24 │ │ │ │ rsbseq sl, r2, r4, rrx │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, r8, r8, lsr r0 │ │ │ │ + rsbeq r7, r8, r0, asr #32 │ │ │ │ rsbseq sl, r2, ip, lsr #32 │ │ │ │ - rsbeq r7, r7, lr, lsl #12 │ │ │ │ - rsbeq r7, r8, ip │ │ │ │ - rsbeq r6, r8, r8, lsl pc │ │ │ │ - rsbeq r4, r8, lr, ror #22 │ │ │ │ - rsbeq r9, r7, sl, lsl #16 │ │ │ │ - rsbeq r6, r8, lr, lsl #31 │ │ │ │ - rsbeq r5, r8, r0, ror #5 │ │ │ │ - ldrdeq r5, [r8], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r7, r7, r6, lsl r6 │ │ │ │ + rsbeq r7, r8, r4, lsl r0 │ │ │ │ + rsbeq r6, r8, r0, lsr #30 │ │ │ │ + rsbeq r4, r8, r6, ror fp │ │ │ │ + rsbeq r9, r7, r2, lsl r8 │ │ │ │ mlseq r8, r6, pc, r6 @ │ │ │ │ - rsbeq r5, r8, r2, asr #4 │ │ │ │ - rsbeq r6, r8, r0, asr #29 │ │ │ │ - rsbeq r5, r8, lr, lsr #4 │ │ │ │ - rsbeq r5, r8, r2, lsr #6 │ │ │ │ - rsbeq r4, r8, lr, asr #20 │ │ │ │ - rsbeq r9, r7, sl, ror #13 │ │ │ │ - ldrdeq r5, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r4, r8, r6, lsr #20 │ │ │ │ - rsbeq r9, r7, r2, asr #13 │ │ │ │ - rsbeq r4, r8, r8, lsl #20 │ │ │ │ - rsbeq r9, r7, r4, lsr #13 │ │ │ │ - mlseq r8, sl, lr, r6 │ │ │ │ - rsbeq r6, r8, r8, lsr #27 │ │ │ │ - rsbeq r4, r8, r8, asr r9 │ │ │ │ - strdeq r9, [r7], #-84 @ 0xffffffac @ │ │ │ │ - ldrdeq r5, [r8], #-12 @ │ │ │ │ - ldrdeq r5, [r8], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r4, r8, r0, lsl #18 │ │ │ │ - mlseq r7, ip, r5, r9 │ │ │ │ - rsbeq r5, r8, lr, lsl #1 │ │ │ │ - strhteq r6, [r8], #-216 @ 0xffffff28 │ │ │ │ - strdeq r0, [fp], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r5, r8, r8, ror #5 │ │ │ │ + rsbeq r5, r8, r4, ror #7 │ │ │ │ + mlseq r8, lr, pc, r6 @ │ │ │ │ + rsbeq r5, r8, sl, asr #4 │ │ │ │ + rsbeq r6, r8, r8, asr #29 │ │ │ │ + rsbeq r5, r8, r6, lsr r2 │ │ │ │ + rsbeq r5, r8, sl, lsr #6 │ │ │ │ + rsbeq r4, r8, r6, asr sl │ │ │ │ + strdeq r9, [r7], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r5, r8, r6, ror #3 │ │ │ │ + rsbeq r4, r8, lr, lsr #20 │ │ │ │ + rsbeq r9, r7, sl, asr #13 │ │ │ │ + rsbeq r4, r8, r0, lsl sl │ │ │ │ + rsbeq r9, r7, ip, lsr #13 │ │ │ │ + rsbeq r6, r8, r2, lsr #29 │ │ │ │ + strhteq r6, [r8], #-208 @ 0xffffff30 │ │ │ │ + rsbeq r4, r8, r0, ror #18 │ │ │ │ + strdeq r9, [r7], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r5, r8, r4, ror #1 │ │ │ │ + rsbeq r5, r8, r0, ror #3 │ │ │ │ + rsbeq r4, r8, r8, lsl #18 │ │ │ │ + rsbeq r9, r7, r4, lsr #11 │ │ │ │ + mlseq r8, r6, r0, r5 │ │ │ │ + rsbeq r6, r8, r0, asr #27 │ │ │ │ + rsbeq r0, fp, r4, lsl #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feccc00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0x461a4610 │ │ │ │ @@ -362385,24 +362385,24 @@ │ │ │ │ stmdbls r1, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6a34478 │ │ │ │ stcls 8, cr15, [r1], {89} @ 0x59 │ │ │ │ bmi 4aedb4 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ vsri.32 q2, q13, #8 │ │ │ │ bfi pc, r3, (invalid: 23:7) @ │ │ │ │ - rsbeq r4, r8, r0, lsl #16 │ │ │ │ - mlseq r7, ip, r4, r9 │ │ │ │ - rsbeq r0, fp, lr, lsl r4 │ │ │ │ - mlseq r7, lr, fp, r6 │ │ │ │ - strdeq r0, [fp], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r4, r8, r0, lsr #15 │ │ │ │ - strhteq r6, [r7], #-190 @ 0xffffff42 │ │ │ │ - rsbeq r4, r8, r8, ror r7 │ │ │ │ - rsbeq r9, r7, r4, lsl r4 │ │ │ │ - rsbeq r6, r8, r4, ror ip │ │ │ │ + rsbeq r4, r8, r8, lsl #16 │ │ │ │ + rsbeq r9, r7, r4, lsr #9 │ │ │ │ + rsbeq r0, fp, r6, lsr #8 │ │ │ │ + rsbeq r6, r7, r6, lsr #23 │ │ │ │ + rsbeq r0, fp, r2, lsl #8 │ │ │ │ + rsbeq r4, r8, r8, lsr #15 │ │ │ │ + rsbeq r6, r7, r6, asr #23 │ │ │ │ + rsbeq r4, r8, r0, lsl #15 │ │ │ │ + rsbeq r9, r7, ip, lsl r4 │ │ │ │ + rsbeq r6, r8, ip, ror ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feccc10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ blmi cc77c8 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strcs r4, [r0], #-1146 @ 0xfffffb86 │ │ │ │ @@ -362444,24 +362444,24 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xffe4f6a2 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ @ instruction: 0x4628bd70 │ │ │ │ @ instruction: 0xf9ecf3af │ │ │ │ @ instruction: 0x46206030 │ │ │ │ ldcllt 0, cr11, [r0, #-24]! @ 0xffffffe8 │ │ │ │ - rsbeq r6, r8, ip, asr #24 │ │ │ │ - rsbeq r5, ip, r0, asr #24 │ │ │ │ + rsbeq r6, r8, r4, asr ip │ │ │ │ + rsbeq r5, ip, r8, asr #24 │ │ │ │ @ instruction: 0xffff5d5d │ │ │ │ muleq r0, sp, sp │ │ │ │ - rsbeq r4, r8, r6, ror #13 │ │ │ │ - rsbeq r9, r7, r2, lsl #7 │ │ │ │ - strhteq r4, [r8], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r9, r7, r6, asr r3 │ │ │ │ - rsbeq r4, r8, lr, lsl #13 │ │ │ │ - rsbeq r9, r7, sl, lsr #6 │ │ │ │ + rsbeq r4, r8, lr, ror #13 │ │ │ │ + rsbeq r9, r7, sl, lsl #7 │ │ │ │ + rsbeq r4, r8, r2, asr #13 │ │ │ │ + rsbeq r9, r7, lr, asr r3 │ │ │ │ + mlseq r8, r6, r6, r4 │ │ │ │ + rsbeq r9, r7, r2, lsr r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feccc1f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r0, lsr #27 │ │ │ │ ldccc 8, cr15, [ip, #892] @ 0x37c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -363332,184 +363332,184 @@ │ │ │ │ @ instruction: 0xf6a2300c │ │ │ │ stmiami lr!, {r0, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8f0f6a2 │ │ │ │ stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrshteq r9, [r2], #-146 @ 0xffffff6e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r9, r8, r8, r4 │ │ │ │ - strdeq r2, [r8], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r4, r9, r0, lsr #17 │ │ │ │ + rsbeq r2, r8, r4, lsl #6 │ │ │ │ @ instruction: 0xffff5b79 │ │ │ │ - rsbeq r4, r8, r8, asr #11 │ │ │ │ - rsbeq r9, r7, r2, ror #4 │ │ │ │ + ldrdeq r4, [r8], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r9, r7, sl, ror #4 │ │ │ │ rsbseq r9, r2, r8, ror r9 │ │ │ │ - strdeq r4, [r9], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r6, r8, r4, lsr #21 │ │ │ │ - mlseq r8, r4, sl, r6 │ │ │ │ + rsbeq r4, r9, r2, lsl #16 │ │ │ │ + rsbeq r6, r8, ip, lsr #21 │ │ │ │ + mlseq r8, ip, sl, r6 │ │ │ │ @ instruction: 0xffff5bdb │ │ │ │ - rsbeq r4, r8, sl, lsl #10 │ │ │ │ - rsbeq r9, r7, r4, lsr #3 │ │ │ │ - rsbeq ip, r9, r2, lsl #5 │ │ │ │ - rsbeq r6, r8, sl, lsr #20 │ │ │ │ + rsbeq r4, r8, r2, lsl r5 │ │ │ │ + rsbeq r9, r7, ip, lsr #3 │ │ │ │ + rsbeq ip, r9, sl, lsl #5 │ │ │ │ + rsbeq r6, r8, r2, lsr sl │ │ │ │ @ instruction: 0xffff5d75 │ │ │ │ - rsbeq r4, r8, r0, lsr #9 │ │ │ │ - rsbeq r9, r7, sl, lsr r1 │ │ │ │ - rsbeq r6, r8, ip, ror #19 │ │ │ │ - rsbeq r6, r8, sl, ror #19 │ │ │ │ + rsbeq r4, r8, r8, lsr #9 │ │ │ │ + rsbeq r9, r7, r2, asr #2 │ │ │ │ + strdeq r6, [r8], #-148 @ 0xffffff6c @ │ │ │ │ + strdeq r6, [r8], #-146 @ 0xffffff6e @ │ │ │ │ @ instruction: 0xffff9e01 │ │ │ │ - rsbeq r4, r8, lr, lsl r4 │ │ │ │ - strhteq r9, [r7], #-8 │ │ │ │ - rsbeq r4, r8, r0, lsl #8 │ │ │ │ - mlseq r7, sl, r0, r9 │ │ │ │ - rsbeq r4, r8, r2, ror #7 │ │ │ │ - rsbeq r9, r7, ip, ror r0 │ │ │ │ - rsbeq r6, r8, r2, ror r9 │ │ │ │ - rsbeq r6, r8, r8, ror #18 │ │ │ │ + rsbeq r4, r8, r6, lsr #8 │ │ │ │ + rsbeq r9, r7, r0, asr #1 │ │ │ │ + rsbeq r4, r8, r8, lsl #8 │ │ │ │ + rsbeq r9, r7, r2, lsr #1 │ │ │ │ + rsbeq r4, r8, sl, ror #7 │ │ │ │ + rsbeq r9, r7, r4, lsl #1 │ │ │ │ + rsbeq r6, r8, sl, ror r9 │ │ │ │ + rsbeq r6, r8, r0, ror r9 │ │ │ │ @ instruction: 0xffff9ddb │ │ │ │ - rsbeq r4, r8, r4, ror r3 │ │ │ │ - rsbeq r9, r7, lr │ │ │ │ - rsbeq r4, r8, r6, asr r3 │ │ │ │ - strdeq r8, [r7], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r4, r8, r8, lsl r3 │ │ │ │ - strhteq r8, [r7], #-242 @ 0xffffff0e │ │ │ │ - rsbeq r6, r8, ip, asr #17 │ │ │ │ - rsbeq lr, r7, lr, lsr r8 │ │ │ │ - ldrdeq r6, [r8], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r4, r8, ip, ror r3 │ │ │ │ + rsbeq r9, r7, r6, lsl r0 │ │ │ │ + rsbeq r4, r8, lr, asr r3 │ │ │ │ + strdeq r8, [r7], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r4, r8, r0, lsr #6 │ │ │ │ + strhteq r8, [r7], #-250 @ 0xffffff06 │ │ │ │ + ldrdeq r6, [r8], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq lr, r7, r6, asr #16 │ │ │ │ + rsbeq r6, r8, r2, ror #17 │ │ │ │ @ instruction: 0xffff5853 │ │ │ │ - rsbeq r4, r8, r8, lsr #5 │ │ │ │ - rsbeq r8, r7, r2, asr #30 │ │ │ │ - rsbeq r4, r8, sl, lsl #5 │ │ │ │ - rsbeq r8, r7, r4, lsr #30 │ │ │ │ - rsbeq r4, r8, ip, ror #4 │ │ │ │ - rsbeq r8, r7, r6, lsl #30 │ │ │ │ - rsbeq r4, r8, lr, asr #4 │ │ │ │ - rsbeq r8, r7, r8, ror #29 │ │ │ │ - rsbeq r6, r8, sl, lsl #16 │ │ │ │ + strhteq r4, [r8], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq r8, r7, sl, asr #30 │ │ │ │ + mlseq r8, r2, r2, r4 │ │ │ │ + rsbeq r8, r7, ip, lsr #30 │ │ │ │ + rsbeq r4, r8, r4, ror r2 │ │ │ │ + rsbeq r8, r7, lr, lsl #30 │ │ │ │ + rsbeq r4, r8, r6, asr r2 │ │ │ │ + strdeq r8, [r7], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r6, r8, r2, lsl r8 │ │ │ │ @ instruction: 0xffff9df9 │ │ │ │ - rsbeq r4, r8, r6, lsl #4 │ │ │ │ - rsbeq r8, r7, r0, lsr #29 │ │ │ │ - rsbeq r4, r8, r8, ror #3 │ │ │ │ - rsbeq r8, r7, r2, lsl #29 │ │ │ │ - rsbeq r4, r8, sl, asr #3 │ │ │ │ - rsbeq r8, r7, r4, ror #28 │ │ │ │ - mlseq r8, ip, r1, r4 │ │ │ │ - rsbeq r8, r7, r6, lsr lr │ │ │ │ - ldrdeq lr, [r7], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r1, sp, ip, asr fp │ │ │ │ - mlseq r8, r6, r7, r6 │ │ │ │ + rsbeq r4, r8, lr, lsl #4 │ │ │ │ + rsbeq r8, r7, r8, lsr #29 │ │ │ │ + strdeq r4, [r8], #-16 @ │ │ │ │ + rsbeq r8, r7, sl, lsl #29 │ │ │ │ + ldrdeq r4, [r8], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r8, r7, ip, ror #28 │ │ │ │ + rsbeq r4, r8, r4, lsr #3 │ │ │ │ + rsbeq r8, r7, lr, lsr lr │ │ │ │ + ldrdeq lr, [r7], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r1, sp, r4, ror #22 │ │ │ │ + mlseq r8, lr, r7, r6 │ │ │ │ @ instruction: 0xffffa079 │ │ │ │ - rsbeq r4, r8, ip, lsr #2 │ │ │ │ - rsbeq r8, r7, r6, asr #27 │ │ │ │ - strdeq r4, [r8], #-14 @ │ │ │ │ - mlseq r7, r8, sp, r8 │ │ │ │ - ldrdeq r4, [r8], #-0 @ │ │ │ │ - rsbeq r8, r7, sl, ror #26 │ │ │ │ - rsbeq r2, r7, r4, lsl #22 │ │ │ │ - strdeq r6, [r8], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r4, r8, r4, lsr r1 │ │ │ │ + rsbeq r8, r7, lr, asr #27 │ │ │ │ + rsbeq r4, r8, r6, lsl #2 │ │ │ │ + rsbeq r8, r7, r0, lsr #27 │ │ │ │ + ldrdeq r4, [r8], #-8 @ │ │ │ │ + rsbeq r8, r7, r2, ror sp │ │ │ │ + rsbeq r2, r7, ip, lsl #22 │ │ │ │ + rsbeq r6, r8, r6, lsl #14 │ │ │ │ @ instruction: 0xffffa149 │ │ │ │ - rsbeq r4, r8, r4, ror r0 │ │ │ │ - rsbeq r8, r7, lr, lsl #26 │ │ │ │ - rsbeq r4, r8, r6, asr r0 │ │ │ │ - rsbeq r1, r8, lr, ror #26 │ │ │ │ - rsbeq r4, r8, r6, lsr #32 │ │ │ │ - rsbeq r8, r7, r0, asr #25 │ │ │ │ - strdeq r3, [r8], #-248 @ 0xffffff08 @ │ │ │ │ - mlseq r7, r2, ip, r8 │ │ │ │ - rsbeq r6, r8, r4, asr r6 │ │ │ │ - rsbeq r6, r8, sl, asr #12 │ │ │ │ + rsbeq r4, r8, ip, ror r0 │ │ │ │ + rsbeq r8, r7, r6, lsl sp │ │ │ │ + rsbeq r4, r8, lr, asr r0 │ │ │ │ + rsbeq r1, r8, r6, ror sp │ │ │ │ + rsbeq r4, r8, lr, lsr #32 │ │ │ │ + rsbeq r8, r7, r8, asr #25 │ │ │ │ + rsbeq r4, r8, r0 │ │ │ │ + mlseq r7, sl, ip, r8 │ │ │ │ + rsbeq r6, r8, ip, asr r6 │ │ │ │ + rsbeq r6, r8, r2, asr r6 │ │ │ │ @ instruction: 0xffffc4a9 │ │ │ │ - mlseq r8, ip, pc, r3 @ │ │ │ │ - rsbeq r8, r7, r6, lsr ip │ │ │ │ - rsbeq r3, r8, lr, ror #30 │ │ │ │ - rsbeq r8, r7, r8, lsl #24 │ │ │ │ - rsbeq r3, r8, r0, asr #30 │ │ │ │ - ldrdeq r8, [r7], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r5, r7, r8, lsr #5 │ │ │ │ - strhteq r6, [r8], #-82 @ 0xffffffae │ │ │ │ + rsbeq r3, r8, r4, lsr #31 │ │ │ │ + rsbeq r8, r7, lr, lsr ip │ │ │ │ + rsbeq r3, r8, r6, ror pc │ │ │ │ + rsbeq r8, r7, r0, lsl ip │ │ │ │ + rsbeq r3, r8, r8, asr #30 │ │ │ │ + rsbeq r8, r7, r2, ror #23 │ │ │ │ + strhteq r5, [r7], #-32 @ 0xffffffe0 │ │ │ │ + strhteq r6, [r8], #-90 @ 0xffffffa6 │ │ │ │ @ instruction: 0xffffa465 │ │ │ │ - rsbeq r3, r8, r4, ror #29 │ │ │ │ - rsbeq r8, r7, lr, ror fp │ │ │ │ - strhteq r3, [r8], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r8, r7, r0, asr fp │ │ │ │ - rsbeq r3, r8, r8, lsl #29 │ │ │ │ - rsbeq r8, r7, r2, lsr #22 │ │ │ │ - rsbeq r6, r8, ip, lsr #10 │ │ │ │ - rsbeq r6, r8, r2, lsr #10 │ │ │ │ + rsbeq r3, r8, ip, ror #29 │ │ │ │ + rsbeq r8, r7, r6, lsl #23 │ │ │ │ + strhteq r3, [r8], #-238 @ 0xffffff12 │ │ │ │ + rsbeq r8, r7, r8, asr fp │ │ │ │ + mlseq r8, r0, lr, r3 │ │ │ │ + rsbeq r8, r7, sl, lsr #22 │ │ │ │ + rsbeq r6, r8, r4, lsr r5 │ │ │ │ + rsbeq r6, r8, sl, lsr #10 │ │ │ │ @ instruction: 0xffffa5fd │ │ │ │ - rsbeq r3, r8, ip, lsr #28 │ │ │ │ - rsbeq r8, r7, r6, asr #21 │ │ │ │ - strdeq r3, [r8], #-222 @ 0xffffff22 @ │ │ │ │ - mlseq r7, r8, sl, r8 │ │ │ │ - ldrdeq r3, [r8], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r8, r7, sl, ror #20 │ │ │ │ - mlseq r8, ip, r4, r6 │ │ │ │ - mlseq r8, r0, r4, r6 │ │ │ │ + rsbeq r3, r8, r4, lsr lr │ │ │ │ + rsbeq r8, r7, lr, asr #21 │ │ │ │ + rsbeq r3, r8, r6, lsl #28 │ │ │ │ + rsbeq r8, r7, r0, lsr #21 │ │ │ │ + ldrdeq r3, [r8], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r8, r7, r2, ror sl │ │ │ │ + rsbeq r6, r8, r4, lsr #9 │ │ │ │ + mlseq r8, r8, r4, r6 │ │ │ │ @ instruction: 0xffffa761 │ │ │ │ - rsbeq r3, r8, r4, ror sp │ │ │ │ - rsbeq r8, r7, lr, lsl #20 │ │ │ │ - rsbeq r3, r8, r4, asr #26 │ │ │ │ - ldrdeq r8, [r7], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r3, r8, r4, lsl sp │ │ │ │ - rsbeq r8, r7, lr, lsr #19 │ │ │ │ - rsbeq r6, r8, r2, lsl #8 │ │ │ │ - strdeq r6, [r8], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r3, r8, ip, ror sp │ │ │ │ + rsbeq r8, r7, r6, lsl sl │ │ │ │ + rsbeq r3, r8, ip, asr #26 │ │ │ │ + rsbeq r8, r7, r6, ror #19 │ │ │ │ + rsbeq r3, r8, ip, lsl sp │ │ │ │ + strhteq r8, [r7], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r6, r8, sl, lsl #8 │ │ │ │ + strdeq r6, [r8], #-62 @ 0xffffffc2 @ │ │ │ │ @ instruction: 0xffff9577 │ │ │ │ - strhteq r3, [r8], #-198 @ 0xffffff3a │ │ │ │ - rsbeq r8, r7, r0, asr r9 │ │ │ │ - rsbeq r3, r8, r6, lsl #25 │ │ │ │ - rsbeq r8, r7, r0, lsr #18 │ │ │ │ - rsbeq r3, r8, r6, asr ip │ │ │ │ - strdeq r8, [r7], #-128 @ 0xffffff80 @ │ │ │ │ + strhteq r3, [r8], #-206 @ 0xffffff32 │ │ │ │ + rsbeq r8, r7, r8, asr r9 │ │ │ │ + rsbeq r3, r8, lr, lsl #25 │ │ │ │ + rsbeq r8, r7, r8, lsr #18 │ │ │ │ + rsbeq r3, r8, lr, asr ip │ │ │ │ + strdeq r8, [r7], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r6, r8, r4, ror r3 │ │ │ │ rsbeq r6, r8, ip, ror #6 │ │ │ │ - rsbeq r6, r8, r4, ror #6 │ │ │ │ @ instruction: 0xffffa82d │ │ │ │ - strdeq r3, [r8], #-184 @ 0xffffff48 @ │ │ │ │ - mlseq r7, r2, r8, r8 │ │ │ │ - ldrdeq r3, [r8], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r6, r8, ip, ror #3 │ │ │ │ - rsbeq r3, r8, r8, lsr #23 │ │ │ │ - rsbeq r8, r7, r2, asr #16 │ │ │ │ - rsbeq r3, r8, r8, ror fp │ │ │ │ - rsbeq r8, r7, r2, lsl r8 │ │ │ │ - rsbeq r7, r8, r2, lsl r3 │ │ │ │ - mlseq r8, lr, r2, r6 │ │ │ │ + rsbeq r3, r8, r0, lsl #24 │ │ │ │ + mlseq r7, sl, r8, r8 │ │ │ │ + ldrdeq r3, [r8], #-188 @ 0xffffff44 @ │ │ │ │ + strdeq r6, [r8], #-20 @ 0xffffffec @ │ │ │ │ + strhteq r3, [r8], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r8, r7, sl, asr #16 │ │ │ │ + rsbeq r3, r8, r0, lsl #23 │ │ │ │ + rsbeq r8, r7, sl, lsl r8 │ │ │ │ + rsbeq r7, r8, sl, lsl r3 │ │ │ │ + rsbeq r6, r8, r6, lsr #5 │ │ │ │ @ instruction: 0xffffa8d7 │ │ │ │ - rsbeq r3, r8, ip, lsl fp │ │ │ │ - strhteq r8, [r7], #-118 @ 0xffffff8a │ │ │ │ - rsbeq r3, r8, sl, ror #21 │ │ │ │ - rsbeq r8, r7, r4, lsl #15 │ │ │ │ - strhteq r3, [r8], #-170 @ 0xffffff56 │ │ │ │ - rsbeq r8, r7, r4, asr r7 │ │ │ │ - rsbeq r6, r8, r4, lsl r2 │ │ │ │ - rsbeq r6, r8, r0, lsl #4 │ │ │ │ + rsbeq r3, r8, r4, lsr #22 │ │ │ │ + strhteq r8, [r7], #-126 @ 0xffffff82 │ │ │ │ + strdeq r3, [r8], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r8, r7, ip, lsl #15 │ │ │ │ + rsbeq r3, r8, r2, asr #21 │ │ │ │ + rsbeq r8, r7, ip, asr r7 │ │ │ │ + rsbeq r6, r8, ip, lsl r2 │ │ │ │ + rsbeq r6, r8, r8, lsl #4 │ │ │ │ @ instruction: 0xffffaa7d │ │ │ │ - rsbeq r3, r8, ip, asr sl │ │ │ │ - strdeq r8, [r7], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r3, r8, ip, lsr #20 │ │ │ │ - rsbeq r8, r7, r8, asr #13 │ │ │ │ - strhteq r7, [sp], #-174 @ 0xffffff52 │ │ │ │ - mlseq r8, r0, r1, r6 │ │ │ │ + rsbeq r3, r8, r4, ror #20 │ │ │ │ + strdeq r8, [r7], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r3, r8, r4, lsr sl │ │ │ │ + ldrdeq r8, [r7], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r7, sp, r6, asr #21 │ │ │ │ + mlseq r8, r8, r1, r6 │ │ │ │ @ instruction: 0xffffab9b │ │ │ │ - ldrdeq r3, [r8], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r8, r7, r6, ror r6 │ │ │ │ - rsbeq r3, r8, lr, lsr #19 │ │ │ │ - rsbeq r8, r7, sl, asr #12 │ │ │ │ - rsbeq r3, r8, r2, lsl #19 │ │ │ │ - rsbeq r8, r7, lr, lsl r6 │ │ │ │ - rsbeq r3, r8, r6, asr r9 │ │ │ │ - strdeq r8, [r7], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r6, r8, ip, ror #1 │ │ │ │ - ldrdeq r6, [r8], #-12 @ │ │ │ │ + rsbeq r3, r8, r2, ror #19 │ │ │ │ + rsbeq r8, r7, lr, ror r6 │ │ │ │ + strhteq r3, [r8], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r8, r7, r2, asr r6 │ │ │ │ + rsbeq r3, r8, sl, lsl #19 │ │ │ │ + rsbeq r8, r7, r6, lsr #12 │ │ │ │ + rsbeq r3, r8, lr, asr r9 │ │ │ │ + strdeq r8, [r7], #-90 @ 0xffffffa6 @ │ │ │ │ + strdeq r6, [r8], #-4 @ │ │ │ │ + rsbeq r6, r8, r4, ror #1 │ │ │ │ @ instruction: 0xffffab3f │ │ │ │ - rsbeq r3, r8, r2, lsl #18 │ │ │ │ - mlseq r7, lr, r5, r8 │ │ │ │ - ldrdeq r3, [r8], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r8, r7, r0, ror r5 │ │ │ │ - rsbeq r3, r8, r6, lsr #17 │ │ │ │ - rsbeq r8, r7, r2, asr #10 │ │ │ │ + rsbeq r3, r8, sl, lsl #18 │ │ │ │ + rsbeq r8, r7, r6, lsr #11 │ │ │ │ + ldrdeq r3, [r8], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r8, r7, r8, ror r5 │ │ │ │ + rsbeq r3, r8, lr, lsr #17 │ │ │ │ + rsbeq r8, r7, sl, asr #10 │ │ │ │ andne lr, r9, #3620864 @ 0x374000 │ │ │ │ vrsubhn.i64 d4, q7, q12 │ │ │ │ strmi pc, [r4], -r3, lsr #19 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ @ instruction: 0xf8df8086 │ │ │ │ vmla.f32 d16, d17, d12 │ │ │ │ ldrbtmi r1, [r8], #-348 @ 0xfffffea4 │ │ │ │ @@ -364378,184 +364378,184 @@ │ │ │ │ vadd.i8 d20, d17, d30 │ │ │ │ ldrbtmi r2, [r8], #-312 @ 0xfffffec8 │ │ │ │ @ instruction: 0xf6a1300c │ │ │ │ stmiami ip!, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8c0f6a1 │ │ │ │ ldmdblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbeq r3, r8, r6, asr #11 │ │ │ │ - rsbeq r8, r7, r0, ror #4 │ │ │ │ - rsbeq r5, r8, r0, lsl #27 │ │ │ │ - rsbeq r5, r8, r6, ror sp │ │ │ │ + rsbeq r3, r8, lr, asr #11 │ │ │ │ + rsbeq r8, r7, r8, ror #4 │ │ │ │ + rsbeq r5, r8, r8, lsl #27 │ │ │ │ + rsbeq r5, r8, lr, ror sp │ │ │ │ @ instruction: 0xffffaa4b │ │ │ │ - rsbeq r3, r8, r8, ror #10 │ │ │ │ - rsbeq r8, r7, r2, lsl #4 │ │ │ │ - rsbeq r3, r8, r8, lsr r5 │ │ │ │ - ldrdeq r8, [r7], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r3, r8, sl, lsl #10 │ │ │ │ - rsbeq r8, r7, r4, lsr #3 │ │ │ │ - ldrdeq r3, [r8], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r8, r7, r4, ror r1 │ │ │ │ - rsbeq r3, r8, sl, lsr #9 │ │ │ │ - rsbeq r8, r7, r4, asr #2 │ │ │ │ - rsbeq r3, r8, sl, ror r4 │ │ │ │ - rsbeq r8, r7, r4, lsl r1 │ │ │ │ - rsbeq r3, r9, ip, lsr pc │ │ │ │ - rsbeq r5, r8, r4, asr #24 │ │ │ │ + rsbeq r3, r8, r0, ror r5 │ │ │ │ + rsbeq r8, r7, sl, lsl #4 │ │ │ │ + rsbeq r3, r8, r0, asr #10 │ │ │ │ + ldrdeq r8, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r3, r8, r2, lsl r5 │ │ │ │ + rsbeq r8, r7, ip, lsr #3 │ │ │ │ + rsbeq r3, r8, r2, ror #9 │ │ │ │ + rsbeq r8, r7, ip, ror r1 │ │ │ │ + strhteq r3, [r8], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r8, r7, ip, asr #2 │ │ │ │ + rsbeq r3, r8, r2, lsl #9 │ │ │ │ + rsbeq r8, r7, ip, lsl r1 │ │ │ │ + rsbeq r3, r9, r4, asr #30 │ │ │ │ + rsbeq r5, r8, ip, asr #24 │ │ │ │ @ instruction: 0xffffaa65 │ │ │ │ - rsbeq r3, r8, lr, lsl r4 │ │ │ │ - strhteq r8, [r7], #-8 │ │ │ │ - strdeq r3, [r8], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r8, r7, sl, lsl #1 │ │ │ │ - rsbeq r3, r8, r0, asr #7 │ │ │ │ - rsbeq r8, r7, sl, asr r0 │ │ │ │ - ldrdeq r5, [r8], #-178 @ 0xffffff4e @ │ │ │ │ - strhteq r5, [r8], #-178 @ 0xffffff4e │ │ │ │ + rsbeq r3, r8, r6, lsr #8 │ │ │ │ + rsbeq r8, r7, r0, asr #1 │ │ │ │ + strdeq r3, [r8], #-56 @ 0xffffffc8 @ │ │ │ │ + mlseq r7, r2, r0, r8 │ │ │ │ + rsbeq r3, r8, r8, asr #7 │ │ │ │ + rsbeq r8, r7, r2, rrx │ │ │ │ + ldrdeq r5, [r8], #-186 @ 0xffffff46 @ │ │ │ │ + strhteq r5, [r8], #-186 @ 0xffffff46 │ │ │ │ @ instruction: 0xffffaa83 │ │ │ │ - rsbeq r3, r8, r4, ror #6 │ │ │ │ - strdeq r7, [r7], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r3, r8, r6, lsr r3 │ │ │ │ - ldrdeq r7, [r7], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r3, r8, r6, lsl #6 │ │ │ │ - rsbeq r7, r7, r0, lsr #31 │ │ │ │ - rsbeq r5, r8, ip, lsr #22 │ │ │ │ - rsbeq r5, r8, ip, lsl #22 │ │ │ │ + rsbeq r3, r8, ip, ror #6 │ │ │ │ + rsbeq r8, r7, r6 │ │ │ │ + rsbeq r3, r8, lr, lsr r3 │ │ │ │ + ldrdeq r7, [r7], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r3, r8, lr, lsl #6 │ │ │ │ + rsbeq r7, r7, r8, lsr #31 │ │ │ │ + rsbeq r5, r8, r4, lsr fp │ │ │ │ + rsbeq r5, r8, r4, lsl fp │ │ │ │ @ instruction: 0xffffabd5 │ │ │ │ - rsbeq r3, r8, sl, lsr #5 │ │ │ │ - rsbeq r7, r7, r4, asr #30 │ │ │ │ - rsbeq r3, r8, ip, ror r2 │ │ │ │ - rsbeq r7, r7, r6, lsl pc │ │ │ │ - rsbeq r3, r8, ip, asr #4 │ │ │ │ - rsbeq r7, r7, r6, ror #29 │ │ │ │ - rsbeq r4, ip, lr, asr #14 │ │ │ │ - rsbeq r5, r8, r2, ror #20 │ │ │ │ + strhteq r3, [r8], #-34 @ 0xffffffde │ │ │ │ + rsbeq r7, r7, ip, asr #30 │ │ │ │ + rsbeq r3, r8, r4, lsl #5 │ │ │ │ + rsbeq r7, r7, lr, lsl pc │ │ │ │ + rsbeq r3, r8, r4, asr r2 │ │ │ │ + rsbeq r7, r7, lr, ror #29 │ │ │ │ + rsbeq r4, ip, r6, asr r7 │ │ │ │ + rsbeq r5, r8, sl, ror #20 │ │ │ │ @ instruction: 0xffffa2e7 │ │ │ │ - strdeq r3, [r8], #-16 @ │ │ │ │ - rsbeq r7, r7, sl, lsl #29 │ │ │ │ - rsbeq r3, r8, r2, asr #3 │ │ │ │ - rsbeq r7, r7, ip, asr lr │ │ │ │ - mlseq r8, r2, r1, r3 │ │ │ │ - rsbeq r7, r7, ip, lsr #28 │ │ │ │ - rsbeq r5, r8, r4, ror #19 │ │ │ │ - rsbeq r5, r8, r4, asr #19 │ │ │ │ + strdeq r3, [r8], #-24 @ 0xffffffe8 @ │ │ │ │ + mlseq r7, r2, lr, r7 │ │ │ │ + rsbeq r3, r8, sl, asr #3 │ │ │ │ + rsbeq r7, r7, r4, ror #28 │ │ │ │ + mlseq r8, sl, r1, r3 │ │ │ │ + rsbeq r7, r7, r4, lsr lr │ │ │ │ + rsbeq r5, r8, ip, ror #19 │ │ │ │ + rsbeq r5, r8, ip, asr #19 │ │ │ │ @ instruction: 0xffffabc5 │ │ │ │ - rsbeq r3, r8, r6, lsr r1 │ │ │ │ - ldrdeq r7, [r7], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r3, r8, r8, lsl #2 │ │ │ │ - rsbeq r7, r7, r2, lsr #27 │ │ │ │ - ldrdeq r3, [r8], #-8 @ │ │ │ │ - rsbeq r7, r7, r2, ror sp │ │ │ │ - rsbeq r7, r8, r2, lsr #6 │ │ │ │ - rsbeq r5, r8, lr, lsl r9 │ │ │ │ + rsbeq r3, r8, lr, lsr r1 │ │ │ │ + ldrdeq r7, [r7], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r3, r8, r0, lsl r1 │ │ │ │ + rsbeq r7, r7, sl, lsr #27 │ │ │ │ + rsbeq r3, r8, r0, ror #1 │ │ │ │ + rsbeq r7, r7, sl, ror sp │ │ │ │ + rsbeq r7, r8, sl, lsr #6 │ │ │ │ + rsbeq r5, r8, r6, lsr #18 │ │ │ │ @ instruction: 0xffffad37 │ │ │ │ - rsbeq r3, r8, ip, ror r0 │ │ │ │ - rsbeq r7, r7, r6, lsl sp │ │ │ │ - rsbeq r3, r8, lr, asr #32 │ │ │ │ - rsbeq r7, r7, r8, ror #25 │ │ │ │ - rsbeq r3, r8, lr, lsl r0 │ │ │ │ - strhteq r7, [r7], #-200 @ 0xffffff38 │ │ │ │ - mlseq r8, ip, r8, r5 │ │ │ │ - rsbeq r5, r8, ip, ror r8 │ │ │ │ + rsbeq r3, r8, r4, lsl #1 │ │ │ │ + rsbeq r7, r7, lr, lsl sp │ │ │ │ + rsbeq r3, r8, r6, asr r0 │ │ │ │ + strdeq r7, [r7], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r3, r8, r6, lsr #32 │ │ │ │ + rsbeq r7, r7, r0, asr #25 │ │ │ │ + rsbeq r5, r8, r4, lsr #17 │ │ │ │ + rsbeq r5, r8, r4, lsl #17 │ │ │ │ @ instruction: 0xffff92dd │ │ │ │ - rsbeq r2, r8, r2, asr #31 │ │ │ │ - rsbeq r7, r7, ip, asr ip │ │ │ │ - mlseq r8, r4, pc, r2 @ │ │ │ │ - rsbeq r7, r7, lr, lsr #24 │ │ │ │ - rsbeq r2, r8, r4, ror #30 │ │ │ │ - strdeq r7, [r7], #-190 @ 0xffffff42 @ │ │ │ │ - strdeq r5, [r8], #-122 @ 0xffffff86 @ │ │ │ │ - ldrdeq r5, [r8], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r2, r8, sl, asr #31 │ │ │ │ + rsbeq r7, r7, r4, ror #24 │ │ │ │ + mlseq r8, ip, pc, r2 @ │ │ │ │ + rsbeq r7, r7, r6, lsr ip │ │ │ │ + rsbeq r2, r8, ip, ror #30 │ │ │ │ + rsbeq r7, r7, r6, lsl #24 │ │ │ │ + rsbeq r5, r8, r2, lsl #16 │ │ │ │ + ldrdeq r5, [r8], #-126 @ 0xffffff82 @ │ │ │ │ @ instruction: 0xffffac23 │ │ │ │ - rsbeq r2, r8, r8, lsl #30 │ │ │ │ - rsbeq r7, r7, r2, lsr #23 │ │ │ │ - ldrdeq r2, [r8], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r7, r7, r4, ror fp │ │ │ │ - rsbeq r2, r8, sl, lsr #29 │ │ │ │ - rsbeq r7, r7, r4, asr #22 │ │ │ │ - rsbeq r7, sp, ip, asr sl │ │ │ │ - rsbeq r5, r8, r4, lsr r7 │ │ │ │ + rsbeq r2, r8, r0, lsl pc │ │ │ │ + rsbeq r7, r7, sl, lsr #23 │ │ │ │ + rsbeq r2, r8, r2, ror #29 │ │ │ │ + rsbeq r7, r7, ip, ror fp │ │ │ │ + strhteq r2, [r8], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r7, r7, ip, asr #22 │ │ │ │ + rsbeq r7, sp, r4, ror #20 │ │ │ │ + rsbeq r5, r8, ip, lsr r7 │ │ │ │ @ instruction: 0xffffad01 │ │ │ │ - rsbeq r2, r8, lr, asr #28 │ │ │ │ - rsbeq r7, r7, r8, ror #21 │ │ │ │ - rsbeq r2, r8, r0, lsr #28 │ │ │ │ - strhteq r7, [r7], #-170 @ 0xffffff56 │ │ │ │ - strdeq r2, [r8], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r7, r7, sl, lsl #21 │ │ │ │ + rsbeq r2, r8, r6, asr lr │ │ │ │ + strdeq r7, [r7], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r2, r8, r8, lsr #28 │ │ │ │ + rsbeq r7, r7, r2, asr #21 │ │ │ │ + strdeq r2, [r8], #-216 @ 0xffffff28 @ │ │ │ │ + mlseq r7, r2, sl, r7 │ │ │ │ + strhteq r5, [r8], #-106 @ 0xffffff96 │ │ │ │ strhteq r5, [r8], #-98 @ 0xffffff9e │ │ │ │ - rsbeq r5, r8, sl, lsr #13 │ │ │ │ @ instruction: 0xffff4fa7 │ │ │ │ - mlseq r8, r4, sp, r2 │ │ │ │ - rsbeq r7, r7, lr, lsr #20 │ │ │ │ - rsbeq r2, r8, r6, ror #26 │ │ │ │ - rsbeq r7, r7, r0, lsl #20 │ │ │ │ - rsbeq r2, r8, r6, lsr sp │ │ │ │ - ldrdeq r7, [r7], #-144 @ 0xffffff70 @ │ │ │ │ + mlseq r8, ip, sp, r2 │ │ │ │ + rsbeq r7, r7, r6, lsr sl │ │ │ │ + rsbeq r2, r8, lr, ror #26 │ │ │ │ + rsbeq r7, r7, r8, lsl #20 │ │ │ │ + rsbeq r2, r8, lr, lsr sp │ │ │ │ + ldrdeq r7, [r7], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r5, r8, ip, asr r6 │ │ │ │ rsbeq r5, r8, r4, asr r6 │ │ │ │ - rsbeq r5, r8, ip, asr #12 │ │ │ │ @ instruction: 0xffffad39 │ │ │ │ - ldrdeq r2, [r8], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r7, r7, r4, ror r9 │ │ │ │ - rsbeq r2, r8, ip, lsr #25 │ │ │ │ - rsbeq r7, r7, r6, asr #18 │ │ │ │ - rsbeq r2, r8, ip, ror ip │ │ │ │ - rsbeq r7, r7, r6, lsl r9 │ │ │ │ - strhteq lr, [r8], #-190 @ 0xffffff42 │ │ │ │ - rsbeq r5, r8, lr, asr #11 │ │ │ │ + rsbeq r2, r8, r2, ror #25 │ │ │ │ + rsbeq r7, r7, ip, ror r9 │ │ │ │ + strhteq r2, [r8], #-196 @ 0xffffff3c │ │ │ │ + rsbeq r7, r7, lr, asr #18 │ │ │ │ + rsbeq r2, r8, r4, lsl #25 │ │ │ │ + rsbeq r7, r7, lr, lsl r9 │ │ │ │ + rsbeq lr, r8, r6, asr #23 │ │ │ │ + ldrdeq r5, [r8], #-86 @ 0xffffffaa @ │ │ │ │ @ instruction: 0xffffaeeb │ │ │ │ - rsbeq r2, r8, r0, lsr #24 │ │ │ │ - strhteq r7, [r7], #-138 @ 0xffffff76 │ │ │ │ - strdeq r2, [r8], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r7, r7, ip, lsl #17 │ │ │ │ - rsbeq r2, r8, r2, asr #23 │ │ │ │ - rsbeq r7, r7, ip, asr r8 │ │ │ │ - ldrdeq r9, [fp], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r5, r8, r0, lsr r5 │ │ │ │ + rsbeq r2, r8, r8, lsr #24 │ │ │ │ + rsbeq r7, r7, r2, asr #17 │ │ │ │ + strdeq r2, [r8], #-186 @ 0xffffff46 @ │ │ │ │ + mlseq r7, r4, r8, r7 │ │ │ │ + rsbeq r2, r8, sl, asr #23 │ │ │ │ + rsbeq r7, r7, r4, ror #16 │ │ │ │ + rsbeq r9, fp, r4, ror #5 │ │ │ │ + rsbeq r5, r8, r8, lsr r5 │ │ │ │ @ instruction: 0xffff4f6d │ │ │ │ - rsbeq r2, r8, r6, ror #22 │ │ │ │ - rsbeq r7, r7, r0, lsl #16 │ │ │ │ - rsbeq r2, r8, r8, lsr fp │ │ │ │ - ldrdeq r7, [r7], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r2, r8, r8, lsl #22 │ │ │ │ - rsbeq r7, r7, r2, lsr #15 │ │ │ │ - strhteq r5, [r8], #-78 @ 0xffffffb2 │ │ │ │ - strhteq r5, [r8], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r2, r8, lr, ror #22 │ │ │ │ + rsbeq r7, r7, r8, lsl #16 │ │ │ │ + rsbeq r2, r8, r0, asr #22 │ │ │ │ + ldrdeq r7, [r7], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r2, r8, r0, lsl fp │ │ │ │ + rsbeq r7, r7, sl, lsr #15 │ │ │ │ + rsbeq r5, r8, r6, asr #9 │ │ │ │ + strhteq r5, [r8], #-74 @ 0xffffffb6 │ │ │ │ @ instruction: 0xffff52bf │ │ │ │ - rsbeq r2, r8, ip, lsr #21 │ │ │ │ - rsbeq r7, r7, r6, asr #14 │ │ │ │ - rsbeq r2, r8, lr, ror sl │ │ │ │ - rsbeq r7, r7, r8, lsl r7 │ │ │ │ - rsbeq r2, r8, lr, asr #20 │ │ │ │ - rsbeq r7, r7, r8, ror #13 │ │ │ │ - rsbeq r5, r8, r4, ror r4 │ │ │ │ - rsbeq r5, r8, r8, ror #8 │ │ │ │ + strhteq r2, [r8], #-164 @ 0xffffff5c │ │ │ │ + rsbeq r7, r7, lr, asr #14 │ │ │ │ + rsbeq r2, r8, r6, lsl #21 │ │ │ │ + rsbeq r7, r7, r0, lsr #14 │ │ │ │ + rsbeq r2, r8, r6, asr sl │ │ │ │ + strdeq r7, [r7], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r5, r8, ip, ror r4 │ │ │ │ + rsbeq r5, r8, r0, ror r4 │ │ │ │ @ instruction: 0xffffad19 │ │ │ │ - strdeq r2, [r8], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r7, r7, ip, lsl #13 │ │ │ │ - rsbeq r2, r8, r6, asr #19 │ │ │ │ - rsbeq r7, r7, r2, ror #12 │ │ │ │ - mlseq r8, sl, r9, r2 │ │ │ │ - rsbeq r7, r7, r6, lsr r6 │ │ │ │ - strdeq r3, [sl], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r5, r8, r6, ror #7 │ │ │ │ + strdeq r2, [r8], #-154 @ 0xffffff66 @ │ │ │ │ + mlseq r7, r4, r6, r7 │ │ │ │ + rsbeq r2, r8, lr, asr #19 │ │ │ │ + rsbeq r7, r7, sl, ror #12 │ │ │ │ + rsbeq r2, r8, r2, lsr #19 │ │ │ │ + rsbeq r7, r7, lr, lsr r6 │ │ │ │ + rsbeq r3, sl, r4, lsl #28 │ │ │ │ + rsbeq r5, r8, lr, ror #7 │ │ │ │ @ instruction: 0xffffad79 │ │ │ │ - rsbeq r2, r8, r8, asr #18 │ │ │ │ - rsbeq r7, r7, r4, ror #11 │ │ │ │ - rsbeq r2, r8, lr, lsl r9 │ │ │ │ - strhteq r7, [r7], #-90 @ 0xffffffa6 │ │ │ │ - strdeq r2, [r8], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r7, r7, lr, lsl #11 │ │ │ │ + rsbeq r2, r8, r0, asr r9 │ │ │ │ + rsbeq r7, r7, ip, ror #11 │ │ │ │ + rsbeq r2, r8, r6, lsr #18 │ │ │ │ + rsbeq r7, r7, r2, asr #11 │ │ │ │ + strdeq r2, [r8], #-138 @ 0xffffff76 @ │ │ │ │ + mlseq r7, r6, r5, r7 │ │ │ │ + rsbeq r5, r8, r4, lsr #7 │ │ │ │ mlseq r8, ip, r3, r5 │ │ │ │ - mlseq r8, r4, r3, r5 │ │ │ │ @ instruction: 0xffffcc8f │ │ │ │ - mlseq r8, lr, r8, r2 │ │ │ │ - rsbeq r7, r7, sl, lsr r5 │ │ │ │ - rsbeq r2, r8, r4, ror r8 │ │ │ │ - rsbeq r7, r7, r0, lsl r5 │ │ │ │ - rsbeq r2, r8, r6, asr #16 │ │ │ │ - rsbeq r7, r7, r2, ror #9 │ │ │ │ + rsbeq r2, r8, r6, lsr #17 │ │ │ │ + rsbeq r7, r7, r2, asr #10 │ │ │ │ + rsbeq r2, r8, ip, ror r8 │ │ │ │ + rsbeq r7, r7, r8, lsl r5 │ │ │ │ + rsbeq r2, r8, lr, asr #16 │ │ │ │ + rsbeq r7, r7, sl, ror #9 │ │ │ │ stcmi 8, cr15, [r8, #892] @ 0x37c │ │ │ │ ldrbtmi r9, [ip], #-2057 @ 0xfffff7f7 │ │ │ │ vsubhn.i64 d4, , │ │ │ │ @ instruction: 0x4602fc95 │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ ldclcc 8, cr15, [r8, #-892]! @ 0xfffffc84 │ │ │ │ strls sl, [r2], #-2314 @ 0xfffff6f6 │ │ │ │ @@ -365415,184 +365415,184 @@ │ │ │ │ stmiami lr!, {r0, r4, r5, r8, fp, ip, sp, pc} │ │ │ │ tstpcc r9, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffeaf69f │ │ │ │ ldrbtmi r4, [r8], #-2219 @ 0xfffff755 │ │ │ │ @ instruction: 0xf8a6f6a0 │ │ │ │ bllt ff8b5e28 │ │ │ │ - rsbeq r4, r8, r2, lsl #22 │ │ │ │ - rsbeq r5, r8, r2, rrx │ │ │ │ + rsbeq r4, r8, sl, lsl #22 │ │ │ │ + rsbeq r5, r8, sl, rrx │ │ │ │ @ instruction: 0xffffac73 │ │ │ │ - rsbeq r2, r8, r4, asr #10 │ │ │ │ - ldrdeq r7, [r7], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r2, r8, r6, lsl r5 │ │ │ │ - strhteq r7, [r7], #-16 │ │ │ │ - rsbeq r2, r8, r6, ror #9 │ │ │ │ - rsbeq r7, r7, r0, lsl #3 │ │ │ │ - rsbeq r0, r7, r0, asr #30 │ │ │ │ - ldrdeq r4, [r8], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r2, r8, ip, asr #10 │ │ │ │ + rsbeq r7, r7, r6, ror #3 │ │ │ │ + rsbeq r2, r8, lr, lsl r5 │ │ │ │ + strhteq r7, [r7], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq r2, r8, lr, ror #9 │ │ │ │ + rsbeq r7, r7, r8, lsl #3 │ │ │ │ + rsbeq r0, r7, r8, asr #30 │ │ │ │ + ldrdeq r4, [r8], #-252 @ 0xffffff04 @ │ │ │ │ @ instruction: 0xffff53c5 │ │ │ │ - rsbeq r2, r8, sl, lsl #9 │ │ │ │ - rsbeq r7, r7, r4, lsr #2 │ │ │ │ - rsbeq r2, r8, ip, asr r4 │ │ │ │ - strdeq r7, [r7], #-6 @ │ │ │ │ - rsbeq r2, r8, ip, lsr #8 │ │ │ │ - rsbeq r7, r7, r6, asr #1 │ │ │ │ - rsbeq r4, r8, lr, ror #30 │ │ │ │ - rsbeq r4, r8, sl, ror #30 │ │ │ │ + mlseq r8, r2, r4, r2 │ │ │ │ + rsbeq r7, r7, ip, lsr #2 │ │ │ │ + rsbeq r2, r8, r4, ror #8 │ │ │ │ + strdeq r7, [r7], #-14 @ │ │ │ │ + rsbeq r2, r8, r4, lsr r4 │ │ │ │ + rsbeq r7, r7, lr, asr #1 │ │ │ │ + rsbeq r4, r8, r6, ror pc │ │ │ │ + rsbeq r4, r8, r2, ror pc │ │ │ │ @ instruction: 0xffffc86f │ │ │ │ - ldrdeq r2, [r8], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r7, r7, sl, rrx │ │ │ │ - rsbeq r2, r8, r2, lsr #7 │ │ │ │ - rsbeq r7, r7, ip, lsr r0 │ │ │ │ - rsbeq r2, r8, r2, ror r3 │ │ │ │ - rsbeq r7, r7, ip │ │ │ │ + ldrdeq r2, [r8], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r7, r7, r2, ror r0 │ │ │ │ + rsbeq r2, r8, sl, lsr #7 │ │ │ │ + rsbeq r7, r7, r4, asr #32 │ │ │ │ + rsbeq r2, r8, sl, ror r3 │ │ │ │ + rsbeq r7, r7, r4, lsl r0 │ │ │ │ + rsbeq r4, r8, r0, lsl #30 │ │ │ │ strdeq r4, [r8], #-232 @ 0xffffff18 @ │ │ │ │ - strdeq r4, [r8], #-224 @ 0xffffff20 @ │ │ │ │ @ instruction: 0xffffc861 │ │ │ │ - rsbeq r2, r8, r6, lsl r3 │ │ │ │ - strhteq r6, [r7], #-240 @ 0xffffff10 │ │ │ │ - rsbeq r2, r8, r8, ror #5 │ │ │ │ - rsbeq r6, r7, r2, lsl #31 │ │ │ │ - strhteq r2, [r8], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r6, r7, r2, asr pc │ │ │ │ + rsbeq r2, r8, lr, lsl r3 │ │ │ │ + strhteq r6, [r7], #-248 @ 0xffffff08 │ │ │ │ + strdeq r2, [r8], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r6, r7, sl, lsl #31 │ │ │ │ + rsbeq r2, r8, r0, asr #5 │ │ │ │ + rsbeq r6, r7, sl, asr pc │ │ │ │ + mlseq r8, r2, lr, r4 │ │ │ │ rsbeq r4, r8, sl, lsl #29 │ │ │ │ - rsbeq r4, r8, r2, lsl #29 │ │ │ │ @ instruction: 0xffffac57 │ │ │ │ - rsbeq r2, r8, ip, asr r2 │ │ │ │ - strdeq r6, [r7], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r2, r8, lr, lsr #4 │ │ │ │ - rsbeq r6, r7, r8, asr #29 │ │ │ │ - strdeq r2, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ - mlseq r7, r8, lr, r6 │ │ │ │ - rsbeq r4, r8, r8, lsl lr │ │ │ │ - rsbeq r4, r8, ip, lsl #28 │ │ │ │ + rsbeq r2, r8, r4, ror #4 │ │ │ │ + strdeq r6, [r7], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r2, r8, r6, lsr r2 │ │ │ │ + ldrdeq r6, [r7], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r2, r8, r6, lsl #4 │ │ │ │ + rsbeq r6, r7, r0, lsr #29 │ │ │ │ + rsbeq r4, r8, r0, lsr #28 │ │ │ │ + rsbeq r4, r8, r4, lsl lr │ │ │ │ @ instruction: 0xffffbdbd │ │ │ │ - rsbeq r2, r8, r2, lsr #3 │ │ │ │ - rsbeq r6, r7, ip, lsr lr │ │ │ │ - rsbeq r2, r8, r4, ror r1 │ │ │ │ - rsbeq r6, r7, lr, lsl #28 │ │ │ │ - rsbeq r2, r8, r4, asr #2 │ │ │ │ - ldrdeq r6, [r7], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq sp, r6, sl, ror ip │ │ │ │ - rsbeq r4, r8, r6, lsl #27 │ │ │ │ + rsbeq r2, r8, sl, lsr #3 │ │ │ │ + rsbeq r6, r7, r4, asr #28 │ │ │ │ + rsbeq r2, r8, ip, ror r1 │ │ │ │ + rsbeq r6, r7, r6, lsl lr │ │ │ │ + rsbeq r2, r8, ip, asr #2 │ │ │ │ + rsbeq r6, r7, r6, ror #27 │ │ │ │ + rsbeq sp, r6, r2, lsl #25 │ │ │ │ + rsbeq r4, r8, lr, lsl #27 │ │ │ │ @ instruction: 0xffffabd3 │ │ │ │ - rsbeq r2, r8, r8, ror #1 │ │ │ │ - rsbeq r6, r7, r2, lsl #27 │ │ │ │ - strhteq r2, [r8], #-10 │ │ │ │ - rsbeq r6, r7, r4, asr sp │ │ │ │ - rsbeq r2, r8, sl, lsl #1 │ │ │ │ - rsbeq r6, r7, r4, lsr #26 │ │ │ │ - rsbeq r4, r8, r8, lsl #26 │ │ │ │ - strdeq r4, [r8], #-200 @ 0xffffff38 @ │ │ │ │ + strdeq r2, [r8], #-0 @ │ │ │ │ + rsbeq r6, r7, sl, lsl #27 │ │ │ │ + rsbeq r2, r8, r2, asr #1 │ │ │ │ + rsbeq r6, r7, ip, asr sp │ │ │ │ + mlseq r8, r2, r0, r2 │ │ │ │ + rsbeq r6, r7, ip, lsr #26 │ │ │ │ + rsbeq r4, r8, r0, lsl sp │ │ │ │ + rsbeq r4, r8, r0, lsl #26 │ │ │ │ @ instruction: 0xffffa82d │ │ │ │ - rsbeq r2, r8, lr, lsr #32 │ │ │ │ - rsbeq r6, r7, r8, asr #25 │ │ │ │ - rsbeq r2, r8, r0 │ │ │ │ - mlseq r7, sl, ip, r6 │ │ │ │ - ldrdeq r1, [r8], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r6, r7, sl, ror #24 │ │ │ │ - rsbeq r4, r8, r2, lsr #25 │ │ │ │ - mlseq r8, r6, ip, r4 │ │ │ │ + rsbeq r2, r8, r6, lsr r0 │ │ │ │ + ldrdeq r6, [r7], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r2, r8, r8 │ │ │ │ + rsbeq r6, r7, r2, lsr #25 │ │ │ │ + ldrdeq r1, [r8], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r6, r7, r2, ror ip │ │ │ │ + rsbeq r4, r8, sl, lsr #25 │ │ │ │ + mlseq r8, lr, ip, r4 │ │ │ │ @ instruction: 0xffffaae3 │ │ │ │ - rsbeq r1, r8, r4, ror pc │ │ │ │ - rsbeq r6, r7, lr, lsl #24 │ │ │ │ - rsbeq r1, r8, r6, asr #30 │ │ │ │ - rsbeq r6, r7, r0, ror #23 │ │ │ │ - rsbeq r1, r8, r6, lsl pc │ │ │ │ - strhteq r6, [r7], #-176 @ 0xffffff50 │ │ │ │ - rsbeq r4, r8, ip, lsr #24 │ │ │ │ - rsbeq r4, r8, r0, lsr #24 │ │ │ │ + rsbeq r1, r8, ip, ror pc │ │ │ │ + rsbeq r6, r7, r6, lsl ip │ │ │ │ + rsbeq r1, r8, lr, asr #30 │ │ │ │ + rsbeq r6, r7, r8, ror #23 │ │ │ │ + rsbeq r1, r8, lr, lsl pc │ │ │ │ + strhteq r6, [r7], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r4, r8, r4, lsr ip │ │ │ │ + rsbeq r4, r8, r8, lsr #24 │ │ │ │ @ instruction: 0xffffabbd │ │ │ │ - strhteq r1, [r8], #-234 @ 0xffffff16 │ │ │ │ - rsbeq r6, r7, r4, asr fp │ │ │ │ - rsbeq r1, r8, ip, lsl #29 │ │ │ │ - rsbeq r6, r7, r6, lsr #22 │ │ │ │ - rsbeq r1, r8, ip, asr lr │ │ │ │ - strdeq r6, [r7], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r1, r8, r2, asr #29 │ │ │ │ + rsbeq r6, r7, ip, asr fp │ │ │ │ + mlseq r8, r4, lr, r1 │ │ │ │ + rsbeq r6, r7, lr, lsr #22 │ │ │ │ + rsbeq r1, r8, r4, ror #28 │ │ │ │ + strdeq r6, [r7], #-174 @ 0xffffff52 @ │ │ │ │ + mlseq r8, sl, fp, r4 │ │ │ │ mlseq r8, r2, fp, r4 │ │ │ │ - rsbeq r4, r8, sl, lsl #23 │ │ │ │ @ instruction: 0xffffa9f7 │ │ │ │ - rsbeq r1, r8, r0, lsl #28 │ │ │ │ - mlseq r7, sl, sl, r6 │ │ │ │ - ldrdeq r1, [r8], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r6, r7, ip, ror #20 │ │ │ │ - rsbeq r1, r8, r2, lsr #27 │ │ │ │ - rsbeq r6, r7, ip, lsr sl │ │ │ │ - rsbeq r4, r8, r4, lsl fp │ │ │ │ - rsbeq r4, r8, r8, lsl #22 │ │ │ │ + rsbeq r1, r8, r8, lsl #28 │ │ │ │ + rsbeq r6, r7, r2, lsr #21 │ │ │ │ + ldrdeq r1, [r8], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r6, r7, r4, ror sl │ │ │ │ + rsbeq r1, r8, sl, lsr #27 │ │ │ │ + rsbeq r6, r7, r4, asr #20 │ │ │ │ + rsbeq r4, r8, ip, lsl fp │ │ │ │ + rsbeq r4, r8, r0, lsl fp │ │ │ │ @ instruction: 0xffffab55 │ │ │ │ - rsbeq r1, r8, r6, asr #26 │ │ │ │ - rsbeq r6, r7, r0, ror #19 │ │ │ │ - rsbeq r1, r8, r8, lsl sp │ │ │ │ - strhteq r6, [r7], #-146 @ 0xffffff6e │ │ │ │ - rsbeq r1, r8, r8, ror #25 │ │ │ │ - rsbeq r6, r7, r2, lsl #19 │ │ │ │ - rsbeq r4, r8, r2, asr #8 │ │ │ │ - rsbeq r4, r8, r2, lsl #21 │ │ │ │ + rsbeq r1, r8, lr, asr #26 │ │ │ │ + rsbeq r6, r7, r8, ror #19 │ │ │ │ + rsbeq r1, r8, r0, lsr #26 │ │ │ │ + strhteq r6, [r7], #-154 @ 0xffffff66 │ │ │ │ + strdeq r1, [r8], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r6, r7, sl, lsl #19 │ │ │ │ + rsbeq r4, r8, sl, asr #8 │ │ │ │ + rsbeq r4, r8, sl, lsl #21 │ │ │ │ @ instruction: 0xffffabbf │ │ │ │ - rsbeq r1, r8, ip, lsl #25 │ │ │ │ - rsbeq r6, r7, r6, lsr #18 │ │ │ │ - rsbeq r1, r8, lr, asr ip │ │ │ │ - strdeq r6, [r7], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r1, r8, lr, lsr #24 │ │ │ │ - rsbeq r6, r7, r8, asr #17 │ │ │ │ - rsbeq r4, r8, r4, lsr sl │ │ │ │ - rsbeq r4, r8, r4, lsr #20 │ │ │ │ + mlseq r8, r4, ip, r1 │ │ │ │ + rsbeq r6, r7, lr, lsr #18 │ │ │ │ + rsbeq r1, r8, r6, ror #24 │ │ │ │ + rsbeq r6, r7, r0, lsl #18 │ │ │ │ + rsbeq r1, r8, r6, lsr ip │ │ │ │ + ldrdeq r6, [r7], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r4, r8, ip, lsr sl │ │ │ │ + rsbeq r4, r8, ip, lsr #20 │ │ │ │ @ instruction: 0xffff2ff9 │ │ │ │ - ldrdeq r1, [r8], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r6, r7, ip, ror #16 │ │ │ │ - rsbeq r1, r8, r4, lsr #23 │ │ │ │ - rsbeq r6, r7, lr, lsr r8 │ │ │ │ - rsbeq r1, r8, r4, ror fp │ │ │ │ - rsbeq r6, r7, lr, lsl #16 │ │ │ │ - rsbeq r4, r8, r6, lsr #19 │ │ │ │ - mlseq r8, r6, r9, r4 │ │ │ │ + ldrdeq r1, [r8], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r6, r7, r4, ror r8 │ │ │ │ + rsbeq r1, r8, ip, lsr #23 │ │ │ │ + rsbeq r6, r7, r6, asr #16 │ │ │ │ + rsbeq r1, r8, ip, ror fp │ │ │ │ + rsbeq r6, r7, r6, lsl r8 │ │ │ │ + rsbeq r4, r8, lr, lsr #19 │ │ │ │ + mlseq r8, lr, r9, r4 │ │ │ │ @ instruction: 0xffff2f3f │ │ │ │ - rsbeq r1, r8, r8, lsl fp │ │ │ │ - strhteq r6, [r7], #-114 @ 0xffffff8e │ │ │ │ - rsbeq r1, r8, sl, ror #21 │ │ │ │ - rsbeq r6, r7, r4, lsl #15 │ │ │ │ - strhteq r1, [r8], #-170 @ 0xffffff56 │ │ │ │ - rsbeq r6, r7, r4, asr r7 │ │ │ │ - rsbeq ip, r9, r4, lsl r7 │ │ │ │ - rsbeq r4, r8, r8, ror #17 │ │ │ │ + rsbeq r1, r8, r0, lsr #22 │ │ │ │ + strhteq r6, [r7], #-122 @ 0xffffff86 │ │ │ │ + strdeq r1, [r8], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r6, r7, ip, lsl #15 │ │ │ │ + rsbeq r1, r8, r2, asr #21 │ │ │ │ + rsbeq r6, r7, ip, asr r7 │ │ │ │ + rsbeq ip, r9, ip, lsl r7 │ │ │ │ + strdeq r4, [r8], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xffff4b81 │ │ │ │ - rsbeq r1, r8, lr, asr sl │ │ │ │ - strdeq r6, [r7], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r1, r8, sl, lsr #20 │ │ │ │ - rsbeq r6, r7, r4, asr #13 │ │ │ │ - strdeq r1, [r8], #-154 @ 0xffffff66 @ │ │ │ │ - mlseq r7, r4, r6, r6 │ │ │ │ - rsbeq r4, r7, r4, lsr #1 │ │ │ │ - rsbeq r4, r8, r2, lsr r8 │ │ │ │ + rsbeq r1, r8, r6, ror #20 │ │ │ │ + rsbeq r6, r7, r0, lsl #14 │ │ │ │ + rsbeq r1, r8, r2, lsr sl │ │ │ │ + rsbeq r6, r7, ip, asr #13 │ │ │ │ + rsbeq r1, r8, r2, lsl #20 │ │ │ │ + mlseq r7, ip, r6, r6 │ │ │ │ + rsbeq r4, r7, ip, lsr #1 │ │ │ │ + rsbeq r4, r8, sl, lsr r8 │ │ │ │ @ instruction: 0xffff2f47 │ │ │ │ - rsbeq r1, r8, r0, lsr #19 │ │ │ │ - rsbeq r6, r7, ip, lsr r6 │ │ │ │ - rsbeq r1, r8, r6, ror r9 │ │ │ │ - rsbeq r6, r7, r2, lsl r6 │ │ │ │ - rsbeq r1, r8, sl, asr #18 │ │ │ │ - rsbeq r6, r7, r6, ror #11 │ │ │ │ - strdeq r3, [r7], #-246 @ 0xffffff0a @ │ │ │ │ - strhteq r7, [ip], #-52 @ 0xffffffcc │ │ │ │ - mlseq r8, sl, r7, r4 │ │ │ │ + rsbeq r1, r8, r8, lsr #19 │ │ │ │ + rsbeq r6, r7, r4, asr #12 │ │ │ │ + rsbeq r1, r8, lr, ror r9 │ │ │ │ + rsbeq r6, r7, sl, lsl r6 │ │ │ │ + rsbeq r1, r8, r2, asr r9 │ │ │ │ + rsbeq r6, r7, lr, ror #11 │ │ │ │ + strdeq r3, [r7], #-254 @ 0xffffff02 @ │ │ │ │ + strhteq r7, [ip], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq r4, r8, r2, lsr #15 │ │ │ │ @ instruction: 0xffff6721 │ │ │ │ - rsbeq r1, r8, r0, ror #17 │ │ │ │ - rsbeq r6, r7, ip, ror r5 │ │ │ │ - strhteq r1, [r8], #-134 @ 0xffffff7a │ │ │ │ - rsbeq r6, r7, r2, asr r5 │ │ │ │ - rsbeq r1, r8, r6, lsl #17 │ │ │ │ - rsbeq r6, r7, r2, lsr #10 │ │ │ │ - rsbeq lr, r8, r0, asr #22 │ │ │ │ - rsbeq r4, r8, r0, lsr #14 │ │ │ │ + rsbeq r1, r8, r8, ror #17 │ │ │ │ + rsbeq r6, r7, r4, lsl #11 │ │ │ │ + strhteq r1, [r8], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r6, r7, sl, asr r5 │ │ │ │ + rsbeq r1, r8, lr, lsl #17 │ │ │ │ + rsbeq r6, r7, sl, lsr #10 │ │ │ │ + rsbeq lr, r8, r8, asr #22 │ │ │ │ + rsbeq r4, r8, r8, lsr #14 │ │ │ │ @ instruction: 0xffffcb93 │ │ │ │ - rsbeq r1, r8, ip, lsr #16 │ │ │ │ - rsbeq r6, r7, r8, asr #9 │ │ │ │ - rsbeq r1, r8, r0, lsl r8 │ │ │ │ - ldrdeq r3, [r7], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r1, r8, r4, lsr r8 │ │ │ │ + ldrdeq r6, [r7], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r1, r8, r8, lsl r8 │ │ │ │ + ldrdeq r3, [r7], #-238 @ 0xffffff12 @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ @ instruction: 0xf910f3ac │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ strmi sl, [r4], -fp, ror #28 │ │ │ │ ldmibeq r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ tstpcc r5, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -366228,137 +366228,137 @@ │ │ │ │ @ instruction: 0x31bdf241 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf992f69f │ │ │ │ @ instruction: 0x4621487d │ │ │ │ @ instruction: 0xf69f4478 │ │ │ │ @ instruction: 0xf7fcfa4d │ │ │ │ svclt 0x0000bacb │ │ │ │ - rsbeq r1, r8, ip, lsr r5 │ │ │ │ - ldrdeq r6, [r7], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r1, r8, sl, lsl #10 │ │ │ │ - rsbeq r6, r7, r4, lsr #3 │ │ │ │ - strhteq r1, [fp], #-24 @ 0xffffffe8 │ │ │ │ - ldrdeq r4, [r8], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r1, r8, r4, asr #10 │ │ │ │ + ldrdeq r6, [r7], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r1, r8, r2, lsl r5 │ │ │ │ + rsbeq r6, r7, ip, lsr #3 │ │ │ │ + rsbeq r1, fp, r0, asr #3 │ │ │ │ + rsbeq r4, r8, r0, ror #7 │ │ │ │ @ instruction: 0xffff6159 │ │ │ │ - rsbeq r1, r8, sl, lsr #9 │ │ │ │ - rsbeq r6, r7, r4, asr #2 │ │ │ │ - rsbeq r1, r8, ip, ror r4 │ │ │ │ - rsbeq r6, r7, r6, lsl r1 │ │ │ │ - rsbeq r1, r8, sl, asr #8 │ │ │ │ - rsbeq r6, r7, r4, ror #1 │ │ │ │ - rsbeq r2, ip, ip, asr #18 │ │ │ │ - rsbeq r4, r8, r4, asr #6 │ │ │ │ + strhteq r1, [r8], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r6, r7, ip, asr #2 │ │ │ │ + rsbeq r1, r8, r4, lsl #9 │ │ │ │ + rsbeq r6, r7, lr, lsl r1 │ │ │ │ + rsbeq r1, r8, r2, asr r4 │ │ │ │ + rsbeq r6, r7, ip, ror #1 │ │ │ │ + rsbeq r2, ip, r4, asr r9 │ │ │ │ + rsbeq r4, r8, ip, asr #6 │ │ │ │ @ instruction: 0xffffb72d │ │ │ │ - rsbeq r1, r8, sl, ror #7 │ │ │ │ - rsbeq r6, r7, r4, lsl #1 │ │ │ │ - strhteq r1, [r8], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq r6, r7, r6, asr r0 │ │ │ │ - rsbeq r1, r8, sl, lsl #7 │ │ │ │ - rsbeq r6, r7, r4, lsr #32 │ │ │ │ + strdeq r1, [r8], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r6, r7, ip, lsl #1 │ │ │ │ + rsbeq r1, r8, r4, asr #7 │ │ │ │ + rsbeq r6, r7, lr, asr r0 │ │ │ │ + mlseq r8, r2, r3, r1 │ │ │ │ + rsbeq r6, r7, ip, lsr #32 │ │ │ │ + rsbeq r4, r8, r0, lsl #6 │ │ │ │ strdeq r4, [r8], #-40 @ 0xffffffd8 @ │ │ │ │ - strdeq r4, [r8], #-32 @ 0xffffffe0 @ │ │ │ │ @ instruction: 0xffffb5b5 │ │ │ │ - rsbeq r1, r8, sl, lsr #6 │ │ │ │ - rsbeq r5, r7, r4, asr #31 │ │ │ │ - strdeq r1, [r8], #-44 @ 0xffffffd4 @ │ │ │ │ - mlseq r7, r6, pc, r5 @ │ │ │ │ - rsbeq r1, r8, sl, asr #5 │ │ │ │ - rsbeq r5, r7, r4, ror #30 │ │ │ │ - rsbeq r5, sp, ip, ror lr │ │ │ │ - rsbeq r4, r8, r4, lsr #5 │ │ │ │ + rsbeq r1, r8, r2, lsr r3 │ │ │ │ + rsbeq r5, r7, ip, asr #31 │ │ │ │ + rsbeq r1, r8, r4, lsl #6 │ │ │ │ + mlseq r7, lr, pc, r5 @ │ │ │ │ + ldrdeq r1, [r8], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r5, r7, ip, ror #30 │ │ │ │ + rsbeq r5, sp, r4, lsl #29 │ │ │ │ + rsbeq r4, r8, ip, lsr #5 │ │ │ │ @ instruction: 0xffff5a05 │ │ │ │ - rsbeq r1, r8, sl, ror #4 │ │ │ │ - rsbeq r5, r7, r4, lsl #30 │ │ │ │ - rsbeq r1, r8, ip, lsr r2 │ │ │ │ - ldrdeq r5, [r7], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r1, r8, sl, lsl #4 │ │ │ │ - rsbeq r5, r7, r4, lsr #29 │ │ │ │ - rsbeq r3, r8, ip, asr #21 │ │ │ │ - rsbeq r4, r8, r8, lsl #4 │ │ │ │ + rsbeq r1, r8, r2, ror r2 │ │ │ │ + rsbeq r5, r7, ip, lsl #30 │ │ │ │ + rsbeq r1, r8, r4, asr #4 │ │ │ │ + ldrdeq r5, [r7], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r1, r8, r2, lsl r2 │ │ │ │ + rsbeq r5, r7, ip, lsr #29 │ │ │ │ + ldrdeq r3, [r8], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r4, r8, r0, lsl r2 │ │ │ │ @ instruction: 0xffff5b69 │ │ │ │ - rsbeq r1, r8, sl, lsr #3 │ │ │ │ - rsbeq r5, r7, r4, asr #28 │ │ │ │ - rsbeq r1, r8, ip, ror r1 │ │ │ │ - rsbeq r5, r7, r6, lsl lr │ │ │ │ - rsbeq r1, r8, sl, asr #2 │ │ │ │ - rsbeq r5, r7, r4, ror #27 │ │ │ │ + strhteq r1, [r8], #-18 @ 0xffffffee │ │ │ │ + rsbeq r5, r7, ip, asr #28 │ │ │ │ + rsbeq r1, r8, r4, lsl #3 │ │ │ │ + rsbeq r5, r7, lr, lsl lr │ │ │ │ + rsbeq r1, r8, r2, asr r1 │ │ │ │ + rsbeq r5, r7, ip, ror #27 │ │ │ │ + strhteq r4, [r8], #-20 @ 0xffffffec │ │ │ │ rsbeq r4, r8, ip, lsr #3 │ │ │ │ - rsbeq r4, r8, r4, lsr #3 │ │ │ │ @ instruction: 0xffff56d5 │ │ │ │ - rsbeq r1, r8, sl, ror #1 │ │ │ │ - rsbeq r5, r7, r4, lsl #27 │ │ │ │ - strhteq r1, [r8], #-12 │ │ │ │ - rsbeq r5, r7, r6, asr sp │ │ │ │ - rsbeq r1, r8, sl, lsl #1 │ │ │ │ - rsbeq r5, r7, r4, lsr #26 │ │ │ │ - strhteq r3, [r8], #-160 @ 0xffffff60 │ │ │ │ - strdeq r4, [r8], #-12 @ │ │ │ │ + strdeq r1, [r8], #-2 @ │ │ │ │ + rsbeq r5, r7, ip, lsl #27 │ │ │ │ + rsbeq r1, r8, r4, asr #1 │ │ │ │ + rsbeq r5, r7, lr, asr sp │ │ │ │ + mlseq r8, r2, r0, r1 │ │ │ │ + rsbeq r5, r7, ip, lsr #26 │ │ │ │ + strhteq r3, [r8], #-168 @ 0xffffff58 │ │ │ │ + rsbeq r4, r8, r4, lsl #2 │ │ │ │ @ instruction: 0xffff541d │ │ │ │ - rsbeq r1, r8, sl, lsr #32 │ │ │ │ - rsbeq r5, r7, r4, asr #25 │ │ │ │ - strdeq r0, [r8], #-252 @ 0xffffff04 @ │ │ │ │ - mlseq r7, r6, ip, r5 │ │ │ │ - rsbeq r0, r8, sl, asr #31 │ │ │ │ - rsbeq r5, r7, r4, ror #24 │ │ │ │ - rsbeq r3, r8, ip, lsr #10 │ │ │ │ - rsbeq r4, r8, r8, asr r0 │ │ │ │ + rsbeq r1, r8, r2, lsr r0 │ │ │ │ + rsbeq r5, r7, ip, asr #25 │ │ │ │ + rsbeq r1, r8, r4 │ │ │ │ + mlseq r7, lr, ip, r5 │ │ │ │ + ldrdeq r0, [r8], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r5, r7, ip, ror #24 │ │ │ │ + rsbeq r3, r8, r4, lsr r5 │ │ │ │ + rsbeq r4, r8, r0, rrx │ │ │ │ @ instruction: 0xffffb139 │ │ │ │ - rsbeq r0, r8, sl, ror #30 │ │ │ │ - rsbeq r5, r7, r4, lsl #24 │ │ │ │ - rsbeq r0, r8, ip, lsr pc │ │ │ │ - ldrdeq r5, [r7], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r0, r8, sl, lsl #30 │ │ │ │ - rsbeq r5, r7, r4, lsr #23 │ │ │ │ - rsbeq r4, r8, r0, lsr #32 │ │ │ │ - rsbeq r4, r8, ip, lsl r0 │ │ │ │ + rsbeq r0, r8, r2, ror pc │ │ │ │ + rsbeq r5, r7, ip, lsl #24 │ │ │ │ + rsbeq r0, r8, r4, asr #30 │ │ │ │ + ldrdeq r5, [r7], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r0, r8, r2, lsl pc │ │ │ │ + rsbeq r5, r7, ip, lsr #23 │ │ │ │ + rsbeq r4, r8, r8, lsr #32 │ │ │ │ + rsbeq r4, r8, r4, lsr #32 │ │ │ │ @ instruction: 0xffffafbd │ │ │ │ - rsbeq r0, r8, sl, lsr #29 │ │ │ │ - rsbeq r5, r7, r4, asr #22 │ │ │ │ - rsbeq r0, r8, ip, ror lr │ │ │ │ - rsbeq r5, r7, r6, lsl fp │ │ │ │ - rsbeq r0, r8, sl, asr #28 │ │ │ │ - rsbeq r5, r7, r4, ror #21 │ │ │ │ + strhteq r0, [r8], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r5, r7, ip, asr #22 │ │ │ │ + rsbeq r0, r8, r4, lsl #29 │ │ │ │ + rsbeq r5, r7, lr, lsl fp │ │ │ │ + rsbeq r0, r8, r2, asr lr │ │ │ │ + rsbeq r5, r7, ip, ror #21 │ │ │ │ + strdeq r3, [r8], #-252 @ 0xffffff04 @ │ │ │ │ strdeq r3, [r8], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r3, r8, ip, ror #31 │ │ │ │ @ instruction: 0xffff2a5d │ │ │ │ - rsbeq r0, r8, sl, ror #27 │ │ │ │ - rsbeq r5, r7, r6, lsl #21 │ │ │ │ - rsbeq r0, r8, r0, asr #27 │ │ │ │ - rsbeq r5, r7, ip, asr sl │ │ │ │ - mlseq r8, r2, sp, r0 │ │ │ │ - rsbeq r5, r7, lr, lsr #20 │ │ │ │ - strhteq r3, [r8], #-244 @ 0xffffff0c │ │ │ │ - rsbeq r3, r8, sl, lsr #31 │ │ │ │ + strdeq r0, [r8], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r5, r7, lr, lsl #21 │ │ │ │ + rsbeq r0, r8, r8, asr #27 │ │ │ │ + rsbeq r5, r7, r4, ror #20 │ │ │ │ + mlseq r8, sl, sp, r0 │ │ │ │ + rsbeq r5, r7, r6, lsr sl │ │ │ │ + strhteq r3, [r8], #-252 @ 0xffffff04 │ │ │ │ + strhteq r3, [r8], #-242 @ 0xffffff0e │ │ │ │ @ instruction: 0xffff4ff9 │ │ │ │ - rsbeq r0, r8, ip, lsr sp │ │ │ │ - ldrdeq r5, [r7], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq r0, r8, r2, lsl sp │ │ │ │ - rsbeq r5, r7, lr, lsr #19 │ │ │ │ - rsbeq r0, r8, r4, ror #25 │ │ │ │ - rsbeq r5, r7, r0, lsl #19 │ │ │ │ - rsbeq r3, r8, r2, asr #8 │ │ │ │ - rsbeq r3, r8, r4, asr pc │ │ │ │ + rsbeq r0, r8, r4, asr #26 │ │ │ │ + rsbeq r5, r7, r0, ror #19 │ │ │ │ + rsbeq r0, r8, sl, lsl sp │ │ │ │ + strhteq r5, [r7], #-150 @ 0xffffff6a │ │ │ │ + rsbeq r0, r8, ip, ror #25 │ │ │ │ + rsbeq r5, r7, r8, lsl #19 │ │ │ │ + rsbeq r3, r8, sl, asr #8 │ │ │ │ + rsbeq r3, r8, ip, asr pc │ │ │ │ @ instruction: 0xffffacdf │ │ │ │ - rsbeq r0, r8, lr, lsl #25 │ │ │ │ - rsbeq r5, r7, sl, lsr #18 │ │ │ │ - rsbeq r0, r8, r4, ror #24 │ │ │ │ - rsbeq r5, r7, r0, lsl #18 │ │ │ │ - rsbeq r0, r8, r6, lsr ip │ │ │ │ - ldrdeq r5, [r7], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r3, r8, r4, asr #30 │ │ │ │ - rsbeq r3, r8, sl, lsr pc │ │ │ │ + mlseq r8, r6, ip, r0 │ │ │ │ + rsbeq r5, r7, r2, lsr r9 │ │ │ │ + rsbeq r0, r8, ip, ror #24 │ │ │ │ + rsbeq r5, r7, r8, lsl #18 │ │ │ │ + rsbeq r0, r8, lr, lsr ip │ │ │ │ + ldrdeq r5, [r7], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r3, r8, ip, asr #30 │ │ │ │ + rsbeq r3, r8, r2, asr #30 │ │ │ │ @ instruction: 0xffffabcb │ │ │ │ - rsbeq r0, r8, r2, ror #23 │ │ │ │ - rsbeq r5, r7, lr, ror r8 │ │ │ │ - strhteq r0, [r8], #-184 @ 0xffffff48 │ │ │ │ - rsbeq r5, r7, r4, asr r8 │ │ │ │ - rsbeq r0, r8, ip, lsl #23 │ │ │ │ - rsbeq r5, r7, r8, lsr #16 │ │ │ │ - rsbeq r0, r8, r0, ror #22 │ │ │ │ - strdeq r5, [r7], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r0, r8, sl, ror #23 │ │ │ │ + rsbeq r5, r7, r6, lsl #17 │ │ │ │ + rsbeq r0, r8, r0, asr #23 │ │ │ │ + rsbeq r5, r7, ip, asr r8 │ │ │ │ + mlseq r8, r4, fp, r0 │ │ │ │ + rsbeq r5, r7, r0, lsr r8 │ │ │ │ + rsbeq r0, r8, r8, ror #22 │ │ │ │ + rsbeq r5, r7, r4, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feccfedc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf984f7fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -366368,16 +366368,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf87cf69f │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf69f4478 │ │ │ │ blls 1f71ec │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r0, r8, r4, lsr r9 │ │ │ │ - ldrdeq r5, [r7], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r0, r8, ip, lsr r9 │ │ │ │ + ldrdeq r5, [r7], #-88 @ 0xffffffa8 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldclcs 8, cr15, [ip, #-892] @ 0xfffffc84 │ │ │ │ @ instruction: 0xf8dfb091 │ │ │ │ @ instruction: 0x46053d5c │ │ │ │ @@ -367232,158 +367232,158 @@ │ │ │ │ @ instruction: 0xf69e300c │ │ │ │ ldmmi r4, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1fb7504 │ │ │ │ stmiblt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ rsbseq r5, r2, r0, asr #25 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, r9, r2, lsr #1 │ │ │ │ - rsbeq r3, r8, lr, asr #24 │ │ │ │ + rsbeq sl, r9, sl, lsr #1 │ │ │ │ + rsbeq r3, r8, r6, asr ip │ │ │ │ @ instruction: 0xffff1e3f │ │ │ │ - mlseq r8, r6, r8, r0 │ │ │ │ - rsbeq r5, r7, r0, lsr r5 │ │ │ │ + mlseq r8, lr, r8, r0 │ │ │ │ + rsbeq r5, r7, r8, lsr r5 │ │ │ │ rsbseq r5, r2, r6, asr #24 │ │ │ │ - rsbeq sl, r9, r2 │ │ │ │ - rsbeq r3, r8, ip, ror #23 │ │ │ │ - ldrdeq r3, [r8], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq sl, r9, sl │ │ │ │ + strdeq r3, [r8], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r3, r8, r6, ror #23 │ │ │ │ @ instruction: 0xffff9871 │ │ │ │ - ldrdeq r0, [r8], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r5, r7, r2, ror r4 │ │ │ │ - strhteq r3, [r8], #-176 @ 0xffffff50 │ │ │ │ - rsbeq r3, r8, r2, lsr #23 │ │ │ │ + rsbeq r0, r8, r0, ror #15 │ │ │ │ + rsbeq r5, r7, sl, ror r4 │ │ │ │ + strhteq r3, [r8], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r3, r8, sl, lsr #23 │ │ │ │ @ instruction: 0xffff3ba1 │ │ │ │ - rsbeq r0, r8, r0, ror r7 │ │ │ │ - rsbeq r5, r7, sl, lsl #8 │ │ │ │ - rsbeq r3, r8, ip, lsr #23 │ │ │ │ - rsbeq r3, r8, ip, ror #22 │ │ │ │ + rsbeq r0, r8, r8, ror r7 │ │ │ │ + rsbeq r5, r7, r2, lsl r4 │ │ │ │ + strhteq r3, [r8], #-180 @ 0xffffff4c │ │ │ │ + rsbeq r3, r8, r4, ror fp │ │ │ │ @ instruction: 0xffff24d7 │ │ │ │ - rsbeq r0, r8, r4, lsl #14 │ │ │ │ - mlseq r7, lr, r3, r5 │ │ │ │ - rsbeq r0, r8, r6, ror #13 │ │ │ │ - rsbeq r5, r7, r0, lsl #7 │ │ │ │ - rsbeq r0, r8, r8, asr #13 │ │ │ │ - rsbeq r5, r7, r2, ror #6 │ │ │ │ - rsbeq r3, r8, r0, lsl #22 │ │ │ │ - strdeq r3, [r8], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r0, r8, ip, lsl #14 │ │ │ │ + rsbeq r5, r7, r6, lsr #7 │ │ │ │ + rsbeq r0, r8, lr, ror #13 │ │ │ │ + rsbeq r5, r7, r8, lsl #7 │ │ │ │ + ldrdeq r0, [r8], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r5, r7, sl, ror #6 │ │ │ │ + rsbeq r3, r8, r8, lsl #22 │ │ │ │ + strdeq r3, [r8], #-172 @ 0xffffff54 @ │ │ │ │ @ instruction: 0xffff2573 │ │ │ │ - rsbeq r0, r8, ip, asr r6 │ │ │ │ - strdeq r5, [r7], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r0, r8, ip, lsl r6 │ │ │ │ - strhteq r5, [r7], #-38 @ 0xffffffda │ │ │ │ - rsbeq pc, r6, r0, asr r0 @ │ │ │ │ - rsbeq pc, r6, r6, lsr r0 @ │ │ │ │ + rsbeq r0, r8, r4, ror #12 │ │ │ │ + strdeq r5, [r7], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r0, r8, r4, lsr #12 │ │ │ │ + strhteq r5, [r7], #-46 @ 0xffffffd2 │ │ │ │ + rsbeq pc, r6, r8, asr r0 @ │ │ │ │ + rsbeq pc, r6, lr, lsr r0 @ │ │ │ │ @ instruction: 0xffff1b4f │ │ │ │ - rsbeq r0, r8, r4, asr #10 │ │ │ │ - ldrdeq r5, [r7], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r0, r8, r6, lsr #10 │ │ │ │ - rsbeq r5, r7, r0, asr #3 │ │ │ │ - rsbeq r0, r8, r8, lsl #10 │ │ │ │ - rsbeq r5, r7, r2, lsr #3 │ │ │ │ - rsbeq r0, r8, sl, ror #9 │ │ │ │ - rsbeq r5, r7, r4, lsl #3 │ │ │ │ - rsbeq r3, r8, r4, asr r9 │ │ │ │ + rsbeq r0, r8, ip, asr #10 │ │ │ │ + rsbeq r5, r7, r6, ror #3 │ │ │ │ + rsbeq r0, r8, lr, lsr #10 │ │ │ │ + rsbeq r5, r7, r8, asr #3 │ │ │ │ + rsbeq r0, r8, r0, lsl r5 │ │ │ │ + rsbeq r5, r7, sl, lsr #3 │ │ │ │ + strdeq r0, [r8], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r5, r7, ip, lsl #3 │ │ │ │ + rsbeq r3, r8, ip, asr r9 │ │ │ │ @ instruction: 0xffff1a53 │ │ │ │ - rsbeq r0, r8, r0, lsr #9 │ │ │ │ - rsbeq r5, r7, sl, lsr r1 │ │ │ │ - rsbeq r0, r8, r2, lsl #9 │ │ │ │ - rsbeq r5, r7, ip, lsl r1 │ │ │ │ - rsbeq r0, r8, r4, ror #8 │ │ │ │ - strdeq r5, [r7], #-14 @ │ │ │ │ - rsbeq r0, r8, r6, lsr r4 │ │ │ │ - ldrdeq r5, [r7], #-0 @ │ │ │ │ - rsbeq ip, ip, r4, ror r4 │ │ │ │ - ldrdeq r3, [r8], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r0, r8, r8, lsr #9 │ │ │ │ + rsbeq r5, r7, r2, asr #2 │ │ │ │ + rsbeq r0, r8, sl, lsl #9 │ │ │ │ + rsbeq r5, r7, r4, lsr #2 │ │ │ │ + rsbeq r0, r8, ip, ror #8 │ │ │ │ + rsbeq r5, r7, r6, lsl #2 │ │ │ │ + rsbeq r0, r8, lr, lsr r4 │ │ │ │ + ldrdeq r5, [r7], #-8 @ │ │ │ │ + rsbeq ip, ip, ip, ror r4 │ │ │ │ + rsbeq r3, r8, r2, ror #17 │ │ │ │ @ instruction: 0xffff3e33 │ │ │ │ - ldrdeq r0, [r8], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r5, r7, r4, ror r0 │ │ │ │ - rsbeq r0, r8, ip, lsr #7 │ │ │ │ - rsbeq r5, r7, r6, asr #32 │ │ │ │ - rsbeq r0, r8, lr, ror r3 │ │ │ │ - rsbeq r5, r7, r8, lsl r0 │ │ │ │ - rsbeq r0, r8, r0, ror #6 │ │ │ │ - rsbeq r3, r8, r4, lsl #14 │ │ │ │ + rsbeq r0, r8, r2, ror #7 │ │ │ │ + rsbeq r5, r7, ip, ror r0 │ │ │ │ + strhteq r0, [r8], #-52 @ 0xffffffcc │ │ │ │ + rsbeq r5, r7, lr, asr #32 │ │ │ │ + rsbeq r0, r8, r6, lsl #7 │ │ │ │ + rsbeq r5, r7, r0, lsr #32 │ │ │ │ + rsbeq r0, r8, r8, ror #6 │ │ │ │ + rsbeq r3, r8, ip, lsl #14 │ │ │ │ + rsbeq r3, r8, r2, asr r8 │ │ │ │ rsbeq r3, r8, sl, asr #16 │ │ │ │ - rsbeq r3, r8, r2, asr #16 │ │ │ │ @ instruction: 0xffff3a43 │ │ │ │ - rsbeq r0, r8, r6, lsl #6 │ │ │ │ - rsbeq r4, r7, r0, lsr #31 │ │ │ │ - ldrdeq r0, [r8], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r4, r7, r2, ror pc │ │ │ │ - rsbeq r1, r7, r0, asr #12 │ │ │ │ - rsbeq r3, r8, r8, lsl #16 │ │ │ │ + rsbeq r0, r8, lr, lsl #6 │ │ │ │ + rsbeq r4, r7, r8, lsr #31 │ │ │ │ + rsbeq r0, r8, r0, ror #5 │ │ │ │ + rsbeq r4, r7, sl, ror pc │ │ │ │ + rsbeq r1, r7, r8, asr #12 │ │ │ │ + rsbeq r3, r8, r0, lsl r8 │ │ │ │ @ instruction: 0xffff1827 │ │ │ │ - rsbeq r0, r8, ip, ror r2 │ │ │ │ - rsbeq r4, r7, r6, lsl pc │ │ │ │ - rsbeq r0, r8, ip, asr r2 │ │ │ │ - strdeq r4, [r7], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r0, r8, ip, lsr r2 │ │ │ │ - ldrdeq r4, [r7], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r0, r8, ip, lsl #4 │ │ │ │ - rsbeq r4, r7, r6, lsr #29 │ │ │ │ - rsbeq r0, r8, lr, ror #3 │ │ │ │ - rsbeq r3, r8, lr, asr r5 │ │ │ │ - rsbeq r1, r7, r6, asr r5 │ │ │ │ + rsbeq r0, r8, r4, lsl #5 │ │ │ │ + rsbeq r4, r7, lr, lsl pc │ │ │ │ + rsbeq r0, r8, r4, ror #4 │ │ │ │ + strdeq r4, [r7], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r0, r8, r4, asr #4 │ │ │ │ + ldrdeq r4, [r7], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r0, r8, r4, lsl r2 │ │ │ │ + rsbeq r4, r7, lr, lsr #29 │ │ │ │ + strdeq r0, [r8], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq r3, r8, r6, ror #10 │ │ │ │ + rsbeq r1, r7, lr, asr r5 │ │ │ │ @ instruction: 0xffff173d │ │ │ │ - rsbeq r0, r8, r4, lsr r1 │ │ │ │ - rsbeq r4, r7, lr, asr #27 │ │ │ │ - rsbeq r0, r8, r6, lsl #2 │ │ │ │ - rsbeq r4, r7, r0, lsr #27 │ │ │ │ - ldrdeq r0, [r8], #-8 @ │ │ │ │ - rsbeq r4, r7, r2, ror sp │ │ │ │ - strdeq ip, [r7], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r3, r8, lr, asr #12 │ │ │ │ + rsbeq r0, r8, ip, lsr r1 │ │ │ │ + ldrdeq r4, [r7], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r0, r8, lr, lsl #2 │ │ │ │ + rsbeq r4, r7, r8, lsr #27 │ │ │ │ + rsbeq r0, r8, r0, ror #1 │ │ │ │ + rsbeq r4, r7, sl, ror sp │ │ │ │ + rsbeq ip, r7, r6, lsl #18 │ │ │ │ + rsbeq r3, r8, r6, asr r6 │ │ │ │ @ instruction: 0xffff1625 │ │ │ │ - rsbeq r0, r8, sl, ror r0 │ │ │ │ - rsbeq r4, r7, r4, lsl sp │ │ │ │ - rsbeq r0, r8, r8, asr #32 │ │ │ │ - rsbeq r4, r7, r2, ror #25 │ │ │ │ - rsbeq r0, r8, r8, lsl r0 │ │ │ │ - strhteq r4, [r7], #-194 @ 0xffffff3e │ │ │ │ - rsbeq ip, r7, ip, lsr r8 │ │ │ │ + rsbeq r0, r8, r2, lsl #1 │ │ │ │ + rsbeq r4, r7, ip, lsl sp │ │ │ │ + rsbeq r0, r8, r0, asr r0 │ │ │ │ + rsbeq r4, r7, sl, ror #25 │ │ │ │ + rsbeq r0, r8, r0, lsr #32 │ │ │ │ + strhteq r4, [r7], #-202 @ 0xffffff36 │ │ │ │ + rsbeq ip, r7, r4, asr #16 │ │ │ │ @ instruction: 0xffff1561 │ │ │ │ - rsbeq pc, r7, r8, asr pc @ │ │ │ │ - strdeq r4, [r7], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq pc, r7, r8, lsr pc @ │ │ │ │ - rsbeq r3, r8, r4, ror #7 │ │ │ │ - rsbeq pc, r7, ip, lsl #30 │ │ │ │ - rsbeq r4, r7, r6, lsr #23 │ │ │ │ - rsbeq r3, r8, r8, ror #9 │ │ │ │ - ldrdeq r3, [r8], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq pc, r7, r0, ror #30 │ │ │ │ + strdeq r4, [r7], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq pc, r7, r0, asr #30 │ │ │ │ + rsbeq r3, r8, ip, ror #7 │ │ │ │ + rsbeq pc, r7, r4, lsl pc @ │ │ │ │ + rsbeq r4, r7, lr, lsr #23 │ │ │ │ + strdeq r3, [r8], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r3, r8, r4, ror #9 │ │ │ │ @ instruction: 0xffff1457 │ │ │ │ - rsbeq pc, r7, ip, lsr #29 │ │ │ │ - rsbeq r4, r7, r6, asr #22 │ │ │ │ - rsbeq pc, r7, sl, lsl #29 │ │ │ │ - rsbeq r4, r7, r4, lsr #22 │ │ │ │ - rsbeq pc, r7, r8, ror #28 │ │ │ │ - rsbeq r4, r7, r2, lsl #22 │ │ │ │ - rsbeq pc, r7, r6, lsr lr @ │ │ │ │ - ldrdeq r4, [r7], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r3, r8, lr, lsl #8 │ │ │ │ + strhteq pc, [r7], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r4, r7, lr, asr #22 │ │ │ │ + mlseq r7, r2, lr, pc @ │ │ │ │ + rsbeq r4, r7, ip, lsr #22 │ │ │ │ + rsbeq pc, r7, r0, ror lr @ │ │ │ │ + rsbeq r4, r7, sl, lsl #22 │ │ │ │ + rsbeq pc, r7, lr, lsr lr @ │ │ │ │ + ldrdeq r4, [r7], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r3, r8, r6, lsl r4 │ │ │ │ @ instruction: 0xffff137b │ │ │ │ - rsbeq pc, r7, r0, ror sp @ │ │ │ │ - rsbeq r4, r7, ip, lsl #20 │ │ │ │ - rsbeq sl, r7, r8, lsr #5 │ │ │ │ - rsbeq r3, r8, lr, lsl #7 │ │ │ │ + rsbeq pc, r7, r8, ror sp @ │ │ │ │ + rsbeq r4, r7, r4, lsl sl │ │ │ │ + strhteq sl, [r7], #-32 @ 0xffffffe0 │ │ │ │ + mlseq r8, r6, r3, r3 │ │ │ │ @ instruction: 0xffff12c3 │ │ │ │ - rsbeq pc, r7, sl, lsl sp @ │ │ │ │ - strhteq r4, [r7], #-150 @ 0xffffff6a │ │ │ │ - rsbeq pc, r7, lr, ror #25 │ │ │ │ - rsbeq r4, r7, sl, lsl #19 │ │ │ │ - ldrdeq pc, [r7], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r4, r7, ip, ror #18 │ │ │ │ - strhteq pc, [r7], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r4, r7, lr, asr #18 │ │ │ │ - mlseq r7, r6, ip, pc @ │ │ │ │ - rsbeq r4, r7, r2, lsr r9 │ │ │ │ - rsbeq pc, r7, sl, ror ip @ │ │ │ │ - rsbeq r4, r7, r6, lsl r9 │ │ │ │ - strhteq sl, [r7], #-18 @ 0xffffffee │ │ │ │ + rsbeq pc, r7, r2, lsr #26 │ │ │ │ + strhteq r4, [r7], #-158 @ 0xffffff62 │ │ │ │ + strdeq pc, [r7], #-198 @ 0xffffff3a @ │ │ │ │ + mlseq r7, r2, r9, r4 │ │ │ │ + ldrdeq pc, [r7], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r4, r7, r4, ror r9 │ │ │ │ + strhteq pc, [r7], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r4, r7, r6, asr r9 │ │ │ │ + mlseq r7, lr, ip, pc @ │ │ │ │ + rsbeq r4, r7, sl, lsr r9 │ │ │ │ + rsbeq pc, r7, r2, lsl #25 │ │ │ │ + rsbeq r4, r7, lr, lsl r9 │ │ │ │ + strhteq sl, [r7], #-26 @ 0xffffffe6 │ │ │ │ @ instruction: 0xffff1187 │ │ │ │ - strhteq pc, [r7], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r4, r7, r2, asr r8 │ │ │ │ + strhteq pc, [r7], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r4, r7, sl, asr r8 │ │ │ │ ldclmi 8, cr15, [r8, #-892]! @ 0xfffffc84 │ │ │ │ ldrbtmi r9, [ip], #-2058 @ 0xfffff7f6 │ │ │ │ vsubhn.i64 d4, q1, │ │ │ │ @ instruction: 0x4602fe7d │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ movwcs r8, #4249 @ 0x1099 │ │ │ │ andcc lr, r4, sp, asr #19 │ │ │ │ @@ -368239,180 +368239,180 @@ │ │ │ │ andls r2, r7, r1, lsl #16 │ │ │ │ bicshi pc, pc, r0, asr #32 │ │ │ │ strcs r4, [r0], -r8, lsr #12 │ │ │ │ stc2 3, cr15, [sl, #-720] @ 0xfffffd30 │ │ │ │ strtmi r9, [r8], -r9 │ │ │ │ ldc2l 3, cr15, [r6], #720 @ 0x2d0 │ │ │ │ smlalbb r4, ip, r2, r6 │ │ │ │ - rsbeq r2, r8, lr, asr #31 │ │ │ │ - strhteq r2, [r8], #-252 @ 0xffffff04 │ │ │ │ + ldrdeq r2, [r8], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r2, r8, r4, asr #31 │ │ │ │ @ instruction: 0xffff0ebb │ │ │ │ - rsbeq pc, r7, r2, lsl r9 @ │ │ │ │ - rsbeq r4, r7, ip, lsr #11 │ │ │ │ - strdeq pc, [r7], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r2, r8, r6, ror lr │ │ │ │ - rsbeq pc, r7, r4, asr #17 │ │ │ │ - rsbeq r4, r7, lr, asr r5 │ │ │ │ - mlseq r7, r4, r8, pc @ │ │ │ │ - rsbeq r4, r7, lr, lsr #10 │ │ │ │ - rsbeq pc, r7, r4, ror r8 @ │ │ │ │ - mlseq r8, r8, lr, r2 │ │ │ │ - rsbeq pc, r7, r6, asr r8 @ │ │ │ │ - rsbeq r2, r8, r6, lsr #28 │ │ │ │ - rsbeq pc, r7, r8, lsr #16 │ │ │ │ - rsbeq r4, r7, r2, asr #9 │ │ │ │ - rsbeq r2, r8, sl, asr #29 │ │ │ │ - strhteq r2, [r8], #-230 @ 0xffffff1a │ │ │ │ + rsbeq pc, r7, sl, lsl r9 @ │ │ │ │ + strhteq r4, [r7], #-84 @ 0xffffffac │ │ │ │ + strdeq pc, [r7], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r2, r8, lr, ror lr │ │ │ │ + rsbeq pc, r7, ip, asr #17 │ │ │ │ + rsbeq r4, r7, r6, ror #10 │ │ │ │ + mlseq r7, ip, r8, pc @ │ │ │ │ + rsbeq r4, r7, r6, lsr r5 │ │ │ │ + rsbeq pc, r7, ip, ror r8 @ │ │ │ │ + rsbeq r2, r8, r0, lsr #29 │ │ │ │ + rsbeq pc, r7, lr, asr r8 @ │ │ │ │ + rsbeq r2, r8, lr, lsr #28 │ │ │ │ + rsbeq pc, r7, r0, lsr r8 @ │ │ │ │ + rsbeq r4, r7, sl, asr #9 │ │ │ │ + ldrdeq r2, [r8], #-226 @ 0xffffff1e @ │ │ │ │ + strhteq r2, [r8], #-238 @ 0xffffff12 │ │ │ │ @ instruction: 0xffff0d75 │ │ │ │ - rsbeq pc, r7, ip, asr #15 │ │ │ │ - rsbeq r4, r7, r6, ror #8 │ │ │ │ - mlseq r7, lr, r7, pc @ │ │ │ │ - rsbeq r4, r7, r8, lsr r4 │ │ │ │ - rsbeq pc, r7, lr, ror #14 │ │ │ │ - rsbeq r4, r7, r8, lsl #8 │ │ │ │ - rsbeq r2, r8, r8, lsl #30 │ │ │ │ - rsbeq r2, r8, r8, lsr #28 │ │ │ │ + ldrdeq pc, [r7], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r4, r7, lr, ror #8 │ │ │ │ + rsbeq pc, r7, r6, lsr #15 │ │ │ │ + rsbeq r4, r7, r0, asr #8 │ │ │ │ + rsbeq pc, r7, r6, ror r7 @ │ │ │ │ + rsbeq r4, r7, r0, lsl r4 │ │ │ │ + rsbeq r2, r8, r0, lsl pc │ │ │ │ + rsbeq r2, r8, r0, lsr lr │ │ │ │ @ instruction: 0xffff0cbb │ │ │ │ - rsbeq pc, r7, r2, lsl r7 @ │ │ │ │ - rsbeq r4, r7, ip, lsr #7 │ │ │ │ - rsbeq pc, r7, r4, ror #13 │ │ │ │ - rsbeq r4, r7, lr, ror r3 │ │ │ │ - strhteq pc, [r7], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r4, r7, ip, asr #6 │ │ │ │ - rsbeq r2, r8, sl, asr #28 │ │ │ │ + rsbeq pc, r7, sl, lsl r7 @ │ │ │ │ + strhteq r4, [r7], #-52 @ 0xffffffcc │ │ │ │ + rsbeq pc, r7, ip, ror #13 │ │ │ │ + rsbeq r4, r7, r6, lsl #7 │ │ │ │ + strhteq pc, [r7], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r4, r7, r4, asr r3 │ │ │ │ + rsbeq r2, r8, r2, asr lr │ │ │ │ @ instruction: 0xffff0bc1 │ │ │ │ - strdeq pc, [r7], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r4, r7, sl, lsl #5 │ │ │ │ - strhteq pc, [r7], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r4, r7, r4, asr r2 │ │ │ │ - mlseq r7, sl, r5, pc @ │ │ │ │ - rsbeq r4, r7, r4, lsr r2 │ │ │ │ - rsbeq pc, r7, sl, ror r5 @ │ │ │ │ - rsbeq r4, r7, r4, lsl r2 │ │ │ │ - rsbeq pc, r7, sl, asr r5 @ │ │ │ │ - strdeq r4, [r7], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq pc, r7, sl, lsr r5 @ │ │ │ │ - rsbeq r1, r8, r2, asr fp │ │ │ │ - rsbeq pc, r7, ip, lsl #10 │ │ │ │ - rsbeq r4, r7, r6, lsr #3 │ │ │ │ - rsbeq pc, r7, ip, ror #9 │ │ │ │ - strdeq r2, [r8], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq pc, r7, lr, asr #9 │ │ │ │ - rsbeq r4, r7, r8, ror #2 │ │ │ │ - rsbeq r2, r8, ip, ror #23 │ │ │ │ + strdeq pc, [r7], #-88 @ 0xffffffa8 @ │ │ │ │ + mlseq r7, r2, r2, r4 │ │ │ │ + rsbeq pc, r7, r2, asr #11 │ │ │ │ + rsbeq r4, r7, ip, asr r2 │ │ │ │ + rsbeq pc, r7, r2, lsr #11 │ │ │ │ + rsbeq r4, r7, ip, lsr r2 │ │ │ │ + rsbeq pc, r7, r2, lsl #11 │ │ │ │ + rsbeq r4, r7, ip, lsl r2 │ │ │ │ + rsbeq pc, r7, r2, ror #10 │ │ │ │ + strdeq r4, [r7], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq pc, r7, r2, asr #10 │ │ │ │ + rsbeq r1, r8, sl, asr fp │ │ │ │ + rsbeq pc, r7, r4, lsl r5 @ │ │ │ │ + rsbeq r4, r7, lr, lsr #3 │ │ │ │ + strdeq pc, [r7], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r2, r8, r4, lsl #24 │ │ │ │ + ldrdeq pc, [r7], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r4, r7, r0, ror r1 │ │ │ │ + strdeq r2, [r8], #-180 @ 0xffffff4c @ │ │ │ │ @ instruction: 0xffff85fd │ │ │ │ - ldrdeq r2, [r8], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq pc, r7, r4, ror r4 @ │ │ │ │ - rsbeq r4, r7, lr, lsl #2 │ │ │ │ - rsbeq pc, r7, r4, asr #8 │ │ │ │ - ldrdeq r4, [r7], #-14 @ │ │ │ │ - rsbeq pc, r7, r4, lsl r4 @ │ │ │ │ - rsbeq r4, r7, lr, lsr #1 │ │ │ │ - rsbeq pc, r7, r4, ror #7 │ │ │ │ - rsbeq r4, r7, lr, ror r0 │ │ │ │ - rsbeq r2, r8, lr, lsl #15 │ │ │ │ + rsbeq r2, r8, r6, ror #23 │ │ │ │ + rsbeq pc, r7, ip, ror r4 @ │ │ │ │ + rsbeq r4, r7, r6, lsl r1 │ │ │ │ + rsbeq pc, r7, ip, asr #8 │ │ │ │ + rsbeq r4, r7, r6, ror #1 │ │ │ │ + rsbeq pc, r7, ip, lsl r4 @ │ │ │ │ + strhteq r4, [r7], #-6 │ │ │ │ + rsbeq pc, r7, ip, ror #7 │ │ │ │ + rsbeq r4, r7, r6, lsl #1 │ │ │ │ + mlseq r8, r6, r7, r2 │ │ │ │ @ instruction: 0xffff859b │ │ │ │ - rsbeq r2, r8, r4, lsl fp │ │ │ │ - rsbeq pc, r7, sl, lsl #7 │ │ │ │ - rsbeq r4, r7, r4, lsr #32 │ │ │ │ - rsbeq pc, r7, ip, asr r3 @ │ │ │ │ - strdeq r3, [r7], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq pc, r7, ip, lsr #6 │ │ │ │ - rsbeq r3, r7, r6, asr #31 │ │ │ │ - rsbeq r9, r9, sl, ror #17 │ │ │ │ + rsbeq r2, r8, ip, lsl fp │ │ │ │ + mlseq r7, r2, r3, pc @ │ │ │ │ + rsbeq r4, r7, ip, lsr #32 │ │ │ │ + rsbeq pc, r7, r4, ror #6 │ │ │ │ + strdeq r3, [r7], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq pc, r7, r4, lsr r3 @ │ │ │ │ + rsbeq r3, r7, lr, asr #31 │ │ │ │ + strdeq r9, [r9], #-130 @ 0xffffff7e @ │ │ │ │ @ instruction: 0xffff856b │ │ │ │ - rsbeq r2, r8, r4, lsl #21 │ │ │ │ - ldrdeq pc, [r7], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r3, r7, ip, ror #30 │ │ │ │ - rsbeq pc, r7, r4, lsr #5 │ │ │ │ - rsbeq r3, r7, lr, lsr pc │ │ │ │ - rsbeq pc, r7, r4, ror r2 @ │ │ │ │ - rsbeq r3, r7, lr, lsl #30 │ │ │ │ - ldrdeq r3, [r9], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r2, r8, ip, lsl #21 │ │ │ │ + ldrdeq pc, [r7], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r3, r7, r4, ror pc │ │ │ │ + rsbeq pc, r7, ip, lsr #5 │ │ │ │ + rsbeq r3, r7, r6, asr #30 │ │ │ │ + rsbeq pc, r7, ip, ror r2 @ │ │ │ │ + rsbeq r3, r7, r6, lsl pc │ │ │ │ + rsbeq r3, r9, r6, ror #11 │ │ │ │ @ instruction: 0xffff853b │ │ │ │ - rsbeq r2, r8, r4, ror #19 │ │ │ │ - rsbeq pc, r7, sl, lsl r2 @ │ │ │ │ - strhteq r3, [r7], #-228 @ 0xffffff1c │ │ │ │ - rsbeq pc, r7, ip, ror #3 │ │ │ │ - rsbeq r3, r7, r6, lsl #29 │ │ │ │ - strhteq pc, [r7], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r3, r7, r6, asr lr │ │ │ │ - rsbeq r3, r8, sl, lsr r2 │ │ │ │ + rsbeq r2, r8, ip, ror #19 │ │ │ │ + rsbeq pc, r7, r2, lsr #4 │ │ │ │ + strhteq r3, [r7], #-236 @ 0xffffff14 │ │ │ │ + strdeq pc, [r7], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r3, r7, lr, lsl #29 │ │ │ │ + rsbeq pc, r7, r4, asr #3 │ │ │ │ + rsbeq r3, r7, lr, asr lr │ │ │ │ + rsbeq r3, r8, r2, asr #4 │ │ │ │ @ instruction: 0xffff071b │ │ │ │ - rsbeq r2, r8, r8, asr #18 │ │ │ │ - rsbeq pc, r7, lr, asr r1 @ │ │ │ │ - strdeq r3, [r7], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq pc, r7, r0, lsr r1 @ │ │ │ │ - rsbeq r3, r7, sl, asr #27 │ │ │ │ - rsbeq pc, r7, r0, lsl #2 │ │ │ │ - mlseq r7, sl, sp, r3 │ │ │ │ - rsbeq r4, ip, sl, ror fp │ │ │ │ + rsbeq r2, r8, r0, asr r9 │ │ │ │ + rsbeq pc, r7, r6, ror #2 │ │ │ │ + rsbeq r3, r7, r0, lsl #28 │ │ │ │ + rsbeq pc, r7, r8, lsr r1 @ │ │ │ │ + ldrdeq r3, [r7], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq pc, r7, r8, lsl #2 │ │ │ │ + rsbeq r3, r7, r2, lsr #27 │ │ │ │ + rsbeq r4, ip, r2, lsl #23 │ │ │ │ @ instruction: 0xffff065f │ │ │ │ - rsbeq r2, r8, r4, lsr r9 │ │ │ │ - rsbeq pc, r7, r4, lsr #1 │ │ │ │ - rsbeq r3, r7, lr, lsr sp │ │ │ │ - rsbeq r2, r8, lr, lsl #17 │ │ │ │ - ldrdeq r3, [sl], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r2, r8, ip, lsr r9 │ │ │ │ + rsbeq pc, r7, ip, lsr #1 │ │ │ │ + rsbeq r3, r7, r6, asr #26 │ │ │ │ + mlseq r8, r6, r8, r2 │ │ │ │ + ldrdeq r3, [sl], #-40 @ 0xffffffd8 @ │ │ │ │ @ instruction: 0xffff2ce1 │ │ │ │ - rsbeq pc, r7, r4, asr r0 @ │ │ │ │ - rsbeq r3, r7, lr, ror #25 │ │ │ │ - rsbeq pc, r7, r4, lsr #32 │ │ │ │ - strhteq r3, [r7], #-206 @ 0xffffff32 │ │ │ │ - ldrdeq lr, [sl], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq pc, r7, ip, asr r0 @ │ │ │ │ + strdeq r3, [r7], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq pc, r7, ip, lsr #32 │ │ │ │ + rsbeq r3, r7, r6, asr #25 │ │ │ │ + ldrdeq lr, [sl], #-202 @ 0xffffff36 @ │ │ │ │ @ instruction: 0xffff0581 │ │ │ │ - rsbeq r2, r8, lr, lsl #17 │ │ │ │ - rsbeq lr, r7, r6, asr #31 │ │ │ │ - rsbeq r3, r7, r0, ror #24 │ │ │ │ - mlseq r7, r6, pc, lr @ │ │ │ │ - rsbeq r3, r7, r0, lsr ip │ │ │ │ - rsbeq lr, r7, r8, ror #30 │ │ │ │ - rsbeq r3, r7, r2, lsl #24 │ │ │ │ - rsbeq lr, r7, sl, lsr pc │ │ │ │ - ldrdeq r3, [r7], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq lr, r7, sl, lsl #30 │ │ │ │ - rsbeq r3, r7, r4, lsr #23 │ │ │ │ - mlseq sp, r8, pc, r2 @ │ │ │ │ + mlseq r8, r6, r8, r2 │ │ │ │ + rsbeq lr, r7, lr, asr #31 │ │ │ │ + rsbeq r3, r7, r8, ror #24 │ │ │ │ + mlseq r7, lr, pc, lr @ │ │ │ │ + rsbeq r3, r7, r8, lsr ip │ │ │ │ + rsbeq lr, r7, r0, ror pc │ │ │ │ + rsbeq r3, r7, sl, lsl #24 │ │ │ │ + rsbeq lr, r7, r2, asr #30 │ │ │ │ + ldrdeq r3, [r7], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq lr, r7, r2, lsl pc │ │ │ │ + rsbeq r3, r7, ip, lsr #23 │ │ │ │ + rsbeq r2, sp, r0, lsr #31 │ │ │ │ @ instruction: 0xffff0469 │ │ │ │ - rsbeq r2, r8, lr, lsr #15 │ │ │ │ - rsbeq lr, r7, lr, lsr #29 │ │ │ │ - rsbeq r3, r7, r8, asr #22 │ │ │ │ - rsbeq lr, r7, lr, ror lr │ │ │ │ - rsbeq r3, r7, r8, lsl fp │ │ │ │ - rsbeq lr, r7, r0, asr lr │ │ │ │ - rsbeq r3, r7, sl, ror #21 │ │ │ │ - rsbeq lr, r7, r0, lsr #28 │ │ │ │ - strhteq r3, [r7], #-170 @ 0xffffff56 │ │ │ │ - rsbeq r2, r8, r6, lsl #14 │ │ │ │ + strhteq r2, [r8], #-118 @ 0xffffff8a │ │ │ │ + strhteq lr, [r7], #-230 @ 0xffffff1a │ │ │ │ + rsbeq r3, r7, r0, asr fp │ │ │ │ + rsbeq lr, r7, r6, lsl #29 │ │ │ │ + rsbeq r3, r7, r0, lsr #22 │ │ │ │ + rsbeq lr, r7, r8, asr lr │ │ │ │ + strdeq r3, [r7], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq lr, r7, r8, lsr #28 │ │ │ │ + rsbeq r3, r7, r2, asr #21 │ │ │ │ + rsbeq r2, r8, lr, lsl #14 │ │ │ │ @ instruction: 0xffff037f │ │ │ │ - strdeq r2, [r8], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq lr, r7, r4, asr #27 │ │ │ │ - rsbeq r3, r7, lr, asr sl │ │ │ │ - mlseq r7, r8, sp, lr │ │ │ │ - rsbeq r3, r7, r4, lsr sl │ │ │ │ - rsbeq lr, r7, ip, ror #26 │ │ │ │ - rsbeq r3, r7, r8, lsl #20 │ │ │ │ - mlseq r7, lr, r2, r9 │ │ │ │ + strdeq r2, [r8], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq lr, r7, ip, asr #27 │ │ │ │ + rsbeq r3, r7, r6, ror #20 │ │ │ │ + rsbeq lr, r7, r0, lsr #27 │ │ │ │ + rsbeq r3, r7, ip, lsr sl │ │ │ │ + rsbeq lr, r7, r4, ror sp │ │ │ │ + rsbeq r3, r7, r0, lsl sl │ │ │ │ + rsbeq r9, r7, r6, lsr #5 │ │ │ │ @ instruction: 0xffff02d3 │ │ │ │ - rsbeq r2, r8, r4, ror r6 │ │ │ │ - rsbeq lr, r7, sl, lsl sp │ │ │ │ - strhteq r3, [r7], #-150 @ 0xffffff6a │ │ │ │ - strdeq lr, [r7], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r3, r7, ip, lsl #19 │ │ │ │ - rsbeq lr, r7, r4, asr #25 │ │ │ │ - rsbeq r3, r7, r0, ror #18 │ │ │ │ - rsbeq r2, r8, lr, lsl #12 │ │ │ │ + rsbeq r2, r8, ip, ror r6 │ │ │ │ + rsbeq lr, r7, r2, lsr #26 │ │ │ │ + strhteq r3, [r7], #-158 @ 0xffffff62 │ │ │ │ + strdeq lr, [r7], #-200 @ 0xffffff38 @ │ │ │ │ + mlseq r7, r4, r9, r3 │ │ │ │ + rsbeq lr, r7, ip, asr #25 │ │ │ │ + rsbeq r3, r7, r8, ror #18 │ │ │ │ + rsbeq r2, r8, r6, lsl r6 │ │ │ │ @ instruction: 0xffff022b │ │ │ │ - rsbeq r2, r8, r0, lsl #12 │ │ │ │ - rsbeq lr, r7, r2, ror ip │ │ │ │ - rsbeq r3, r7, lr, lsl #18 │ │ │ │ - rsbeq lr, r7, r8, asr #24 │ │ │ │ - rsbeq r3, r7, r4, ror #17 │ │ │ │ - rsbeq lr, r7, sl, lsl ip │ │ │ │ - strhteq r3, [r7], #-134 @ 0xffffff7a │ │ │ │ - rsbeq r2, r8, r2, ror #10 │ │ │ │ + rsbeq r2, r8, r8, lsl #12 │ │ │ │ + rsbeq lr, r7, sl, ror ip │ │ │ │ + rsbeq r3, r7, r6, lsl r9 │ │ │ │ + rsbeq lr, r7, r0, asr ip │ │ │ │ + rsbeq r3, r7, ip, ror #17 │ │ │ │ + rsbeq lr, r7, r2, lsr #24 │ │ │ │ + strhteq r3, [r7], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r2, r8, sl, ror #10 │ │ │ │ blls 3c84f4 │ │ │ │ ble 170b76c │ │ │ │ eorcc pc, r6, sl, asr r8 @ │ │ │ │ ldmdavs r9, {r2, r3, fp, ip, pc} │ │ │ │ cdp2 2, 7, cr15, cr0, cr1, {5} │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ eormi pc, r6, sl, asr r8 @ │ │ │ │ @@ -369269,157 +369269,157 @@ │ │ │ │ strmi pc, [r1], -r3, lsr #20 │ │ │ │ vsubhn.i64 d4, q0, q8 │ │ │ │ strmi pc, [r4], -r3, asr #31 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0x3601813b │ │ │ │ svclt 0x0000e7eb │ │ │ │ @ instruction: 0xfffefeab │ │ │ │ - ldrdeq lr, [r7], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r3, r7, r0, ror r5 │ │ │ │ - rsbeq lr, r7, r6, lsr #17 │ │ │ │ - rsbeq r3, r7, r0, asr #10 │ │ │ │ - rsbeq r2, r8, ip, lsr r2 │ │ │ │ + ldrdeq lr, [r7], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r3, r7, r8, ror r5 │ │ │ │ + rsbeq lr, r7, lr, lsr #17 │ │ │ │ + rsbeq r3, r7, r8, asr #10 │ │ │ │ + rsbeq r2, r8, r4, asr #4 │ │ │ │ @ instruction: 0xfffefe05 │ │ │ │ - rsbeq r2, r8, r2, lsr r2 │ │ │ │ - rsbeq lr, r7, sl, asr #16 │ │ │ │ - rsbeq r3, r7, r4, ror #9 │ │ │ │ - rsbeq lr, r7, sl, lsr #16 │ │ │ │ - strhteq r2, [r8], #-22 @ 0xffffffea │ │ │ │ - strdeq lr, [r7], #-124 @ 0xffffff84 @ │ │ │ │ - mlseq r7, r6, r4, r3 │ │ │ │ - mlseq r8, r0, r1, r2 │ │ │ │ + rsbeq r2, r8, sl, lsr r2 │ │ │ │ + rsbeq lr, r7, r2, asr r8 │ │ │ │ + rsbeq r3, r7, ip, ror #9 │ │ │ │ + rsbeq lr, r7, r2, lsr r8 │ │ │ │ + strhteq r2, [r8], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq lr, r7, r4, lsl #16 │ │ │ │ + mlseq r7, lr, r4, r3 │ │ │ │ + mlseq r8, r8, r1, r2 │ │ │ │ @ instruction: 0xfffefd09 │ │ │ │ - rsbeq lr, r7, r6, lsr r7 │ │ │ │ - ldrdeq r3, [r7], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq lr, r7, r8, lsl #14 │ │ │ │ - rsbeq r3, r7, r2, lsr #7 │ │ │ │ - strdeq r2, [r8], #-10 @ │ │ │ │ + rsbeq lr, r7, lr, lsr r7 │ │ │ │ + ldrdeq r3, [r7], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq lr, r7, r0, lsl r7 │ │ │ │ + rsbeq r3, r7, sl, lsr #7 │ │ │ │ + rsbeq r2, r8, r2, lsl #2 │ │ │ │ @ instruction: 0xfffefc67 │ │ │ │ - rsbeq r2, r8, ip, ror #1 │ │ │ │ - rsbeq lr, r7, ip, lsr #13 │ │ │ │ - rsbeq r3, r7, r6, asr #6 │ │ │ │ - rsbeq lr, r7, ip, lsl #13 │ │ │ │ - rsbeq r2, r8, ip, rrx │ │ │ │ - rsbeq lr, r7, lr, asr r6 │ │ │ │ - strdeq r3, [r7], #-40 @ 0xffffffd8 @ │ │ │ │ - strhteq r9, [r9], #-24 @ 0xffffffe8 │ │ │ │ + strdeq r2, [r8], #-4 @ │ │ │ │ + strhteq lr, [r7], #-100 @ 0xffffff9c │ │ │ │ + rsbeq r3, r7, lr, asr #6 │ │ │ │ + mlseq r7, r4, r6, lr │ │ │ │ + rsbeq r2, r8, r4, ror r0 │ │ │ │ + rsbeq lr, r7, r6, ror #12 │ │ │ │ + rsbeq r3, r7, r0, lsl #6 │ │ │ │ + rsbeq r9, r9, r0, asr #3 │ │ │ │ @ instruction: 0xfffefbbd │ │ │ │ - rsbeq r2, r8, sl, rrx │ │ │ │ - rsbeq lr, r7, r2, lsl #12 │ │ │ │ - mlseq r7, ip, r2, r3 │ │ │ │ - ldrdeq lr, [r7], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r3, r7, lr, ror #4 │ │ │ │ - rsbeq lr, r7, r4, lsr #11 │ │ │ │ - rsbeq r3, r7, lr, lsr r2 │ │ │ │ - rsbeq r2, r8, lr, lsr #1 │ │ │ │ + rsbeq r2, r8, r2, ror r0 │ │ │ │ + rsbeq lr, r7, sl, lsl #12 │ │ │ │ + rsbeq r3, r7, r4, lsr #5 │ │ │ │ + ldrdeq lr, [r7], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r3, r7, r6, ror r2 │ │ │ │ + rsbeq lr, r7, ip, lsr #11 │ │ │ │ + rsbeq r3, r7, r6, asr #4 │ │ │ │ + strhteq r2, [r8], #-6 │ │ │ │ @ instruction: 0xfffefb03 │ │ │ │ - rsbeq r1, r8, r0, ror #31 │ │ │ │ - rsbeq lr, r7, r8, asr #10 │ │ │ │ - rsbeq r3, r7, r2, ror #3 │ │ │ │ - rsbeq lr, r7, sl, lsl r5 │ │ │ │ - strhteq r3, [r7], #-20 @ 0xffffffec │ │ │ │ - rsbeq lr, r7, sl, ror #9 │ │ │ │ - rsbeq r3, r7, r4, lsl #3 │ │ │ │ - strdeq r1, [r8], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq lr, r7, r2, ror r4 │ │ │ │ - rsbeq r3, r7, ip, lsl #2 │ │ │ │ + rsbeq r1, r8, r8, ror #31 │ │ │ │ + rsbeq lr, r7, r0, asr r5 │ │ │ │ + rsbeq r3, r7, sl, ror #3 │ │ │ │ + rsbeq lr, r7, r2, lsr #10 │ │ │ │ + strhteq r3, [r7], #-28 @ 0xffffffe4 │ │ │ │ + strdeq lr, [r7], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r3, r7, ip, lsl #3 │ │ │ │ + strdeq r1, [r8], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq lr, r7, sl, ror r4 │ │ │ │ + rsbeq r3, r7, r4, lsl r1 │ │ │ │ @ instruction: 0xfffef9cb │ │ │ │ - strdeq lr, [r7], #-58 @ 0xffffffc6 @ │ │ │ │ - mlseq r7, r4, r0, r3 │ │ │ │ - rsbeq lr, r7, sl, asr #7 │ │ │ │ - rsbeq r3, r7, r4, rrx │ │ │ │ - rsbeq lr, r7, sl, lsr #7 │ │ │ │ - rsbeq r1, r8, r6, lsr lr │ │ │ │ - rsbeq r1, r8, sl, asr #21 │ │ │ │ + rsbeq lr, r7, r2, lsl #8 │ │ │ │ + mlseq r7, ip, r0, r3 │ │ │ │ + ldrdeq lr, [r7], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r3, r7, ip, rrx │ │ │ │ + strhteq lr, [r7], #-50 @ 0xffffffce │ │ │ │ + rsbeq r1, r8, lr, lsr lr │ │ │ │ + ldrdeq r1, [r8], #-162 @ 0xffffff5e @ │ │ │ │ @ instruction: 0xffff76fb │ │ │ │ - rsbeq r1, r8, ip, lsr #28 │ │ │ │ - rsbeq lr, r7, r2, asr r3 │ │ │ │ - rsbeq r2, r7, ip, ror #31 │ │ │ │ - rsbeq lr, r7, r2, lsr r3 │ │ │ │ - rsbeq r2, r7, ip, asr #31 │ │ │ │ - rsbeq lr, r7, r2, lsl r3 │ │ │ │ - rsbeq r2, r7, ip, lsr #31 │ │ │ │ - rsbeq lr, r7, r2, ror #5 │ │ │ │ - rsbeq r2, r7, ip, ror pc │ │ │ │ - rsbeq r1, r8, ip, lsl #13 │ │ │ │ + rsbeq r1, r8, r4, lsr lr │ │ │ │ + rsbeq lr, r7, sl, asr r3 │ │ │ │ + strdeq r2, [r7], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq lr, r7, sl, lsr r3 │ │ │ │ + ldrdeq r2, [r7], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq lr, r7, sl, lsl r3 │ │ │ │ + strhteq r2, [r7], #-244 @ 0xffffff0c │ │ │ │ + rsbeq lr, r7, sl, ror #5 │ │ │ │ + rsbeq r2, r7, r4, lsl #31 │ │ │ │ + mlseq r8, r4, r6, r1 │ │ │ │ @ instruction: 0xffff76b9 │ │ │ │ - rsbeq r1, r8, r2, lsl #27 │ │ │ │ - rsbeq lr, r7, r8, lsl #5 │ │ │ │ - rsbeq r2, r7, r2, lsr #30 │ │ │ │ - rsbeq lr, r7, sl, asr r2 │ │ │ │ - strdeq r2, [r7], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq lr, r7, sl, lsr #4 │ │ │ │ - rsbeq r2, r7, r4, asr #29 │ │ │ │ - rsbeq r8, r9, r8, ror #15 │ │ │ │ + rsbeq r1, r8, sl, lsl #27 │ │ │ │ + mlseq r7, r0, r2, lr │ │ │ │ + rsbeq r2, r7, sl, lsr #30 │ │ │ │ + rsbeq lr, r7, r2, ror #4 │ │ │ │ + strdeq r2, [r7], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq lr, r7, r2, lsr r2 │ │ │ │ + rsbeq r2, r7, ip, asr #29 │ │ │ │ + strdeq r8, [r9], #-112 @ 0xffffff90 @ │ │ │ │ @ instruction: 0xffff7689 │ │ │ │ - strdeq r1, [r8], #-194 @ 0xffffff3e @ │ │ │ │ - ldrdeq lr, [r7], #-16 @ │ │ │ │ - rsbeq r2, r7, sl, ror #28 │ │ │ │ - rsbeq lr, r7, r2, lsr #3 │ │ │ │ - rsbeq r2, r7, ip, lsr lr │ │ │ │ - rsbeq lr, r7, r2, ror r1 │ │ │ │ - rsbeq r2, r7, ip, lsl #28 │ │ │ │ - ldrdeq r2, [r9], #-76 @ 0xffffffb4 @ │ │ │ │ + strdeq r1, [r8], #-202 @ 0xffffff36 @ │ │ │ │ + ldrdeq lr, [r7], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r2, r7, r2, ror lr │ │ │ │ + rsbeq lr, r7, sl, lsr #3 │ │ │ │ + rsbeq r2, r7, r4, asr #28 │ │ │ │ + rsbeq lr, r7, sl, ror r1 │ │ │ │ + rsbeq r2, r7, r4, lsl lr │ │ │ │ + rsbeq r2, r9, r4, ror #9 │ │ │ │ @ instruction: 0xffff7659 │ │ │ │ - rsbeq r1, r8, r2, asr ip │ │ │ │ - rsbeq lr, r7, r8, lsl r1 │ │ │ │ - strhteq r2, [r7], #-210 @ 0xffffff2e │ │ │ │ - rsbeq lr, r7, sl, ror #1 │ │ │ │ - rsbeq r2, r7, r4, lsl #27 │ │ │ │ - strhteq lr, [r7], #-10 │ │ │ │ - rsbeq r2, r7, r4, asr sp │ │ │ │ - ldrdeq r1, [r8], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r1, r8, sl, asr ip │ │ │ │ + rsbeq lr, r7, r0, lsr #2 │ │ │ │ + strhteq r2, [r7], #-218 @ 0xffffff26 │ │ │ │ + strdeq lr, [r7], #-2 @ │ │ │ │ + rsbeq r2, r7, ip, lsl #27 │ │ │ │ + rsbeq lr, r7, r2, asr #1 │ │ │ │ + rsbeq r2, r7, ip, asr sp │ │ │ │ + ldrdeq r1, [r8], #-184 @ 0xffffff48 @ │ │ │ │ @ instruction: 0xfffef619 │ │ │ │ - strhteq r1, [r8], #-190 @ 0xffffff42 │ │ │ │ - rsbeq lr, r7, lr, asr r0 │ │ │ │ - strdeq r2, [r7], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq lr, r7, r0, lsr r0 │ │ │ │ - rsbeq r2, r7, sl, asr #25 │ │ │ │ - rsbeq lr, r7, r0 │ │ │ │ - mlseq r7, sl, ip, r2 │ │ │ │ - rsbeq r1, r8, r4, lsl fp │ │ │ │ - rsbeq sp, r7, r8, lsl #31 │ │ │ │ - rsbeq r2, r7, r2, lsr #24 │ │ │ │ + rsbeq r1, r8, r6, asr #23 │ │ │ │ + rsbeq lr, r7, r6, rrx │ │ │ │ + rsbeq r2, r7, r0, lsl #26 │ │ │ │ + rsbeq lr, r7, r8, lsr r0 │ │ │ │ + ldrdeq r2, [r7], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq lr, r7, r8 │ │ │ │ + rsbeq r2, r7, r2, lsr #25 │ │ │ │ + rsbeq r1, r8, ip, lsl fp │ │ │ │ + mlseq r7, r0, pc, sp @ │ │ │ │ + rsbeq r2, r7, sl, lsr #24 │ │ │ │ @ instruction: 0xfffef4e1 │ │ │ │ - rsbeq sp, r7, lr, lsl #30 │ │ │ │ - rsbeq r2, r7, r8, lsr #23 │ │ │ │ - rsbeq r1, r8, r0, ror sl │ │ │ │ + rsbeq sp, r7, r6, lsl pc │ │ │ │ + strhteq r2, [r7], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r1, r8, r8, ror sl │ │ │ │ @ instruction: 0xfffef46d │ │ │ │ - rsbeq r1, r8, r2, ror #20 │ │ │ │ - strhteq sp, [r7], #-226 @ 0xffffff1e │ │ │ │ - rsbeq r2, r7, ip, asr #22 │ │ │ │ - mlseq r7, r2, lr, sp │ │ │ │ - rsbeq r1, r8, sl, ror #19 │ │ │ │ - rsbeq sp, r7, r4, ror #28 │ │ │ │ - strdeq r2, [r7], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r1, r8, r2, lsl #20 │ │ │ │ + rsbeq r1, r8, sl, ror #20 │ │ │ │ + strhteq sp, [r7], #-234 @ 0xffffff16 │ │ │ │ + rsbeq r2, r7, r4, asr fp │ │ │ │ + mlseq r7, sl, lr, sp │ │ │ │ + strdeq r1, [r8], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq sp, r7, ip, ror #28 │ │ │ │ + rsbeq r2, r7, r6, lsl #22 │ │ │ │ + rsbeq r1, r8, sl, lsl #20 │ │ │ │ @ instruction: 0xfffef3c3 │ │ │ │ - strdeq r1, [r8], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq sp, r7, r8, lsl #28 │ │ │ │ - rsbeq r2, r7, r2, lsr #21 │ │ │ │ - ldrdeq sp, [r7], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r2, r7, r6, ror sl │ │ │ │ - rsbeq sp, r7, lr, lsr #27 │ │ │ │ - rsbeq r2, r7, sl, asr #20 │ │ │ │ - rsbeq r1, r8, lr, asr #18 │ │ │ │ - rsbeq sp, r7, ip, lsr sp │ │ │ │ - ldrdeq r2, [r7], #-152 @ 0xffffff68 @ │ │ │ │ + strdeq r1, [r8], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq sp, r7, r0, lsl lr │ │ │ │ + rsbeq r2, r7, sl, lsr #21 │ │ │ │ + rsbeq sp, r7, r2, ror #27 │ │ │ │ + rsbeq r2, r7, lr, ror sl │ │ │ │ + strhteq sp, [r7], #-214 @ 0xffffff2a │ │ │ │ + rsbeq r2, r7, r2, asr sl │ │ │ │ + rsbeq r1, r8, r6, asr r9 │ │ │ │ + rsbeq sp, r7, r4, asr #26 │ │ │ │ + rsbeq r2, r7, r0, ror #19 │ │ │ │ @ instruction: 0xfffef299 │ │ │ │ - rsbeq sp, r7, r8, asr #25 │ │ │ │ - rsbeq r2, r7, r4, ror #18 │ │ │ │ - strhteq r1, [r8], #-138 @ 0xffffff76 │ │ │ │ + ldrdeq sp, [r7], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r2, r7, ip, ror #18 │ │ │ │ + rsbeq r1, r8, r2, asr #17 │ │ │ │ @ instruction: 0xfffef22f │ │ │ │ - strhteq r1, [r8], #-128 @ 0xffffff80 │ │ │ │ - rsbeq sp, r7, r6, ror ip │ │ │ │ - rsbeq r2, r7, r2, lsl r9 │ │ │ │ - rsbeq sp, r7, sl, asr ip │ │ │ │ - rsbeq r1, r8, r0, asr #16 │ │ │ │ - rsbeq sp, r7, lr, lsr #24 │ │ │ │ - rsbeq r2, r7, sl, asr #17 │ │ │ │ - rsbeq r1, r8, lr, lsl r8 │ │ │ │ + strhteq r1, [r8], #-136 @ 0xffffff78 │ │ │ │ + rsbeq sp, r7, lr, ror ip │ │ │ │ + rsbeq r2, r7, sl, lsl r9 │ │ │ │ + rsbeq sp, r7, r2, ror #24 │ │ │ │ + rsbeq r1, r8, r8, asr #16 │ │ │ │ + rsbeq sp, r7, r6, lsr ip │ │ │ │ + ldrdeq r2, [r7], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r1, r8, r6, lsr #16 │ │ │ │ strtmi r9, [r8], -r8, lsl #18 │ │ │ │ blx c38b52 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr0, cr15, {1} │ │ │ │ stceq 8, cr15, [r8, #-892]! @ 0xfffffc84 │ │ │ │ cmnpvc fp, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -370259,176 +370259,176 @@ │ │ │ │ msreq R10_fiq, r1 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 6ba440 │ │ │ │ strtmi r4, [r1], -r4, lsr #17 │ │ │ │ @ instruction: 0xf69b4478 │ │ │ │ @ instruction: 0xf7fcfacf │ │ │ │ svclt 0x0000b9e6 │ │ │ │ - rsbeq sp, r7, r0, ror r9 │ │ │ │ - rsbeq r2, r7, sl, lsl #12 │ │ │ │ + rsbeq sp, r7, r8, ror r9 │ │ │ │ + rsbeq r2, r7, r2, lsl r6 │ │ │ │ @ instruction: 0xfffeeec9 │ │ │ │ - strdeq sp, [r7], #-134 @ 0xffffff7a @ │ │ │ │ - mlseq r7, r0, r5, r2 │ │ │ │ - rsbeq sp, r7, r6, asr #17 │ │ │ │ - rsbeq r2, r7, r0, ror #10 │ │ │ │ - rsbeq sp, r7, r6, lsr #17 │ │ │ │ - ldrdeq r1, [r8], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r0, r8, r6, asr #31 │ │ │ │ - ldrdeq r1, [r8], #-68 @ 0xffffffbc @ │ │ │ │ + strdeq sp, [r7], #-142 @ 0xffffff72 @ │ │ │ │ + mlseq r7, r8, r5, r2 │ │ │ │ + rsbeq sp, r7, lr, asr #17 │ │ │ │ + rsbeq r2, r7, r8, ror #10 │ │ │ │ + rsbeq sp, r7, lr, lsr #17 │ │ │ │ + rsbeq r1, r8, r2, ror #9 │ │ │ │ + rsbeq r0, r8, lr, asr #31 │ │ │ │ + ldrdeq r1, [r8], #-76 @ 0xffffffb4 @ │ │ │ │ @ instruction: 0xffff6e09 │ │ │ │ - rsbeq sp, r7, lr, asr #16 │ │ │ │ - rsbeq r2, r7, r8, ror #9 │ │ │ │ - rsbeq sp, r7, lr, lsr #16 │ │ │ │ - rsbeq r2, r7, r8, asr #9 │ │ │ │ - rsbeq sp, r7, lr, lsl #16 │ │ │ │ - rsbeq r2, r7, r8, lsr #9 │ │ │ │ - ldrdeq sp, [r7], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq r2, r7, r8, ror r4 │ │ │ │ - rsbeq r0, r8, r8, lsl #23 │ │ │ │ - rsbeq r1, r8, sl, lsr #8 │ │ │ │ + rsbeq sp, r7, r6, asr r8 │ │ │ │ + strdeq r2, [r7], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq sp, r7, r6, lsr r8 │ │ │ │ + ldrdeq r2, [r7], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq sp, r7, r6, lsl r8 │ │ │ │ + strhteq r2, [r7], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq sp, r7, r6, ror #15 │ │ │ │ + rsbeq r2, r7, r0, lsl #9 │ │ │ │ + mlseq r8, r0, fp, r0 │ │ │ │ + rsbeq r1, r8, r2, lsr r4 │ │ │ │ @ instruction: 0xffff6dc7 │ │ │ │ - rsbeq sp, r7, r4, lsl #15 │ │ │ │ - rsbeq r2, r7, lr, lsl r4 │ │ │ │ - rsbeq sp, r7, r6, asr r7 │ │ │ │ - strdeq r2, [r7], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq sp, r7, r6, lsr #14 │ │ │ │ - rsbeq r2, r7, r0, asr #7 │ │ │ │ - rsbeq r7, r9, r4, ror #25 │ │ │ │ - mlseq r8, sl, r3, r1 │ │ │ │ + rsbeq sp, r7, ip, lsl #15 │ │ │ │ + rsbeq r2, r7, r6, lsr #8 │ │ │ │ + rsbeq sp, r7, lr, asr r7 │ │ │ │ + strdeq r2, [r7], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq sp, r7, lr, lsr #14 │ │ │ │ + rsbeq r2, r7, r8, asr #7 │ │ │ │ + rsbeq r7, r9, ip, ror #25 │ │ │ │ + rsbeq r1, r8, r2, lsr #7 │ │ │ │ @ instruction: 0xffff6d97 │ │ │ │ - rsbeq sp, r7, ip, asr #13 │ │ │ │ - rsbeq r2, r7, r6, ror #6 │ │ │ │ - mlseq r7, lr, r6, sp │ │ │ │ - rsbeq r2, r7, r8, lsr r3 │ │ │ │ - rsbeq sp, r7, lr, ror #12 │ │ │ │ - rsbeq r2, r7, r8, lsl #6 │ │ │ │ - ldrdeq r1, [r9], #-152 @ 0xffffff68 @ │ │ │ │ - strdeq r1, [r8], #-42 @ 0xffffffd6 @ │ │ │ │ + ldrdeq sp, [r7], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq r2, r7, lr, ror #6 │ │ │ │ + rsbeq sp, r7, r6, lsr #13 │ │ │ │ + rsbeq r2, r7, r0, asr #6 │ │ │ │ + rsbeq sp, r7, r6, ror r6 │ │ │ │ + rsbeq r2, r7, r0, lsl r3 │ │ │ │ + rsbeq r1, r9, r0, ror #19 │ │ │ │ + rsbeq r1, r8, r2, lsl #6 │ │ │ │ @ instruction: 0xffff6d67 │ │ │ │ - rsbeq sp, r7, r4, lsl r6 │ │ │ │ - rsbeq r2, r7, lr, lsr #5 │ │ │ │ - rsbeq sp, r7, r6, ror #11 │ │ │ │ - rsbeq r2, r7, r0, lsl #5 │ │ │ │ - strhteq sp, [r7], #-86 @ 0xffffffaa │ │ │ │ - rsbeq r2, r7, r0, asr r2 │ │ │ │ - rsbeq lr, r8, r4, ror #2 │ │ │ │ - rsbeq r1, r8, r8, asr r2 │ │ │ │ + rsbeq sp, r7, ip, lsl r6 │ │ │ │ + strhteq r2, [r7], #-38 @ 0xffffffda │ │ │ │ + rsbeq sp, r7, lr, ror #11 │ │ │ │ + rsbeq r2, r7, r8, lsl #5 │ │ │ │ + strhteq sp, [r7], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq r2, r7, r8, asr r2 │ │ │ │ + rsbeq lr, r8, ip, ror #2 │ │ │ │ + rsbeq r1, r8, r0, ror #4 │ │ │ │ @ instruction: 0xfffeeb03 │ │ │ │ - rsbeq sp, r7, sl, asr r5 │ │ │ │ - strdeq r2, [r7], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq sp, r7, ip, lsr #10 │ │ │ │ - rsbeq r2, r7, r6, asr #3 │ │ │ │ - strdeq sp, [r7], #-76 @ 0xffffffb4 @ │ │ │ │ - mlseq r7, r6, r1, r2 │ │ │ │ - ldrdeq r1, [r8], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r1, r8, sl, asr #3 │ │ │ │ + rsbeq sp, r7, r2, ror #10 │ │ │ │ + strdeq r2, [r7], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq sp, r7, r4, lsr r5 │ │ │ │ + rsbeq r2, r7, lr, asr #3 │ │ │ │ + rsbeq sp, r7, r4, lsl #10 │ │ │ │ + mlseq r7, lr, r1, r2 │ │ │ │ + rsbeq r1, r8, r6, ror #3 │ │ │ │ + ldrdeq r1, [r8], #-18 @ 0xffffffee @ │ │ │ │ @ instruction: 0xfffeea49 │ │ │ │ - rsbeq sp, r7, r0, lsr #9 │ │ │ │ - rsbeq r2, r7, sl, lsr r1 │ │ │ │ - rsbeq sp, r7, r2, ror r4 │ │ │ │ - rsbeq r2, r7, ip, lsl #2 │ │ │ │ - rsbeq sp, r7, r2, asr #8 │ │ │ │ - ldrdeq r2, [r7], #-12 @ │ │ │ │ - rsbeq sp, r7, r2, lsl r4 │ │ │ │ - rsbeq r2, r7, ip, lsr #1 │ │ │ │ - rsbeq sp, r7, r4, ror #7 │ │ │ │ - rsbeq r2, r7, lr, ror r0 │ │ │ │ - ldrdeq sp, [r7], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq sp, r7, r8, asr r3 │ │ │ │ - strdeq r1, [r7], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq sp, r7, r8, lsr r3 │ │ │ │ - ldrdeq r1, [r7], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq sp, r7, r8, lsl r3 │ │ │ │ - strhteq r1, [r7], #-242 @ 0xffffff0e │ │ │ │ - strdeq sp, [r7], #-40 @ 0xffffffd8 @ │ │ │ │ - mlseq r7, r2, pc, r1 @ │ │ │ │ - ldrdeq sp, [r7], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r1, r7, r2, ror pc │ │ │ │ - strhteq sp, [r7], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r1, r7, r2, asr pc │ │ │ │ - mlseq r7, r8, r2, sp │ │ │ │ - rsbeq r1, r7, r2, lsr pc │ │ │ │ - rsbeq sp, r7, r8, ror r2 │ │ │ │ - rsbeq r1, r7, r2, lsl pc │ │ │ │ - rsbeq sp, r7, r4, asr r2 │ │ │ │ - rsbeq r1, r7, lr, ror #29 │ │ │ │ - rsbeq sp, r7, r0, lsr r2 │ │ │ │ - rsbeq pc, ip, ip, asr lr @ │ │ │ │ - rsbeq r0, r8, r8, asr #30 │ │ │ │ - rsbeq r0, r8, sl, lsr pc │ │ │ │ + rsbeq sp, r7, r8, lsr #9 │ │ │ │ + rsbeq r2, r7, r2, asr #2 │ │ │ │ + rsbeq sp, r7, sl, ror r4 │ │ │ │ + rsbeq r2, r7, r4, lsl r1 │ │ │ │ + rsbeq sp, r7, sl, asr #8 │ │ │ │ + rsbeq r2, r7, r4, ror #1 │ │ │ │ + rsbeq sp, r7, sl, lsl r4 │ │ │ │ + strhteq r2, [r7], #-4 │ │ │ │ + rsbeq sp, r7, ip, ror #7 │ │ │ │ + rsbeq r2, r7, r6, lsl #1 │ │ │ │ + rsbeq sp, r7, r6, ror #19 │ │ │ │ + rsbeq sp, r7, r0, ror #6 │ │ │ │ + strdeq r1, [r7], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq sp, r7, r0, asr #6 │ │ │ │ + ldrdeq r1, [r7], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq sp, r7, r0, lsr #6 │ │ │ │ + strhteq r1, [r7], #-250 @ 0xffffff06 │ │ │ │ + rsbeq sp, r7, r0, lsl #6 │ │ │ │ + mlseq r7, sl, pc, r1 @ │ │ │ │ + rsbeq sp, r7, r0, ror #5 │ │ │ │ + rsbeq r1, r7, sl, ror pc │ │ │ │ + rsbeq sp, r7, r0, asr #5 │ │ │ │ + rsbeq r1, r7, sl, asr pc │ │ │ │ + rsbeq sp, r7, r0, lsr #5 │ │ │ │ + rsbeq r1, r7, sl, lsr pc │ │ │ │ + rsbeq sp, r7, r0, lsl #5 │ │ │ │ + rsbeq r1, r7, sl, lsl pc │ │ │ │ + rsbeq sp, r7, ip, asr r2 │ │ │ │ + strdeq r1, [r7], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq sp, r7, r8, lsr r2 │ │ │ │ + rsbeq pc, ip, r4, ror #28 │ │ │ │ + rsbeq r0, r8, r0, asr pc │ │ │ │ + rsbeq r0, r8, r2, asr #30 │ │ │ │ @ instruction: 0xffff69b3 │ │ │ │ - ldrdeq sp, [r7], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r1, r7, r0, ror lr │ │ │ │ - rsbeq r0, r8, r0, asr #30 │ │ │ │ - rsbeq r0, r8, r4, lsr pc │ │ │ │ + ldrdeq sp, [r7], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r1, r7, r8, ror lr │ │ │ │ + rsbeq r0, r8, r8, asr #30 │ │ │ │ + rsbeq r0, r8, ip, lsr pc │ │ │ │ @ instruction: 0xffff69dd │ │ │ │ - rsbeq sp, r7, r8, ror r1 │ │ │ │ - rsbeq r1, r7, r2, lsl lr │ │ │ │ - rsbeq sp, r7, r6, asr #2 │ │ │ │ - rsbeq r1, r7, r0, ror #27 │ │ │ │ - rsbeq sp, r7, r4, lsl r1 │ │ │ │ - rsbeq r1, r7, lr, lsr #27 │ │ │ │ - strhteq r0, [r8], #-238 @ 0xffffff12 │ │ │ │ - rsbeq r0, r8, lr, lsr #29 │ │ │ │ + rsbeq sp, r7, r0, lsl #3 │ │ │ │ + rsbeq r1, r7, sl, lsl lr │ │ │ │ + rsbeq sp, r7, lr, asr #2 │ │ │ │ + rsbeq r1, r7, r8, ror #27 │ │ │ │ + rsbeq sp, r7, ip, lsl r1 │ │ │ │ + strhteq r1, [r7], #-214 @ 0xffffff2a │ │ │ │ + rsbeq r0, r8, r6, asr #29 │ │ │ │ + strhteq r0, [r8], #-230 @ 0xffffff1a │ │ │ │ @ instruction: 0xffff69a3 │ │ │ │ - strhteq sp, [r7], #-6 │ │ │ │ - rsbeq r1, r7, r0, asr sp │ │ │ │ - rsbeq sp, r7, r4, lsl #1 │ │ │ │ - rsbeq r1, r7, lr, lsl sp │ │ │ │ - rsbeq sp, r7, r4, asr r0 │ │ │ │ - rsbeq r1, r7, lr, ror #25 │ │ │ │ - rsbeq sp, r7, r2, lsr #32 │ │ │ │ - strhteq r1, [r7], #-204 @ 0xffffff34 │ │ │ │ - rsbeq r1, r7, r0, asr #13 │ │ │ │ - rsbeq r0, r8, ip, ror #27 │ │ │ │ + strhteq sp, [r7], #-14 │ │ │ │ + rsbeq r1, r7, r8, asr sp │ │ │ │ + rsbeq sp, r7, ip, lsl #1 │ │ │ │ + rsbeq r1, r7, r6, lsr #26 │ │ │ │ + rsbeq sp, r7, ip, asr r0 │ │ │ │ + strdeq r1, [r7], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq sp, r7, sl, lsr #32 │ │ │ │ + rsbeq r1, r7, r4, asr #25 │ │ │ │ + rsbeq r1, r7, r8, asr #13 │ │ │ │ + strdeq r0, [r8], #-212 @ 0xffffff2c @ │ │ │ │ @ instruction: 0xffff6939 │ │ │ │ - rsbeq ip, r7, r4, asr #31 │ │ │ │ - rsbeq r1, r7, lr, asr ip │ │ │ │ - mlseq r7, r4, pc, ip @ │ │ │ │ - rsbeq r1, r7, lr, lsr #24 │ │ │ │ - rsbeq ip, r7, r2, ror #30 │ │ │ │ - strdeq r1, [r7], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r0, r8, ip, ror sp │ │ │ │ - rsbeq r0, r8, ip, ror #26 │ │ │ │ + rsbeq ip, r7, ip, asr #31 │ │ │ │ + rsbeq r1, r7, r6, ror #24 │ │ │ │ + mlseq r7, ip, pc, ip @ │ │ │ │ + rsbeq r1, r7, r6, lsr ip │ │ │ │ + rsbeq ip, r7, sl, ror #30 │ │ │ │ + rsbeq r1, r7, r4, lsl #24 │ │ │ │ + rsbeq r0, r8, r4, lsl #27 │ │ │ │ + rsbeq r0, r8, r4, ror sp │ │ │ │ @ instruction: 0xffff6901 │ │ │ │ - rsbeq ip, r7, r4, lsl #30 │ │ │ │ - mlseq r7, lr, fp, r1 │ │ │ │ - ldrdeq ip, [r7], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r1, r7, lr, ror #22 │ │ │ │ - rsbeq ip, r7, r2, lsr #29 │ │ │ │ - rsbeq r1, r7, ip, lsr fp │ │ │ │ - rsbeq r0, r8, r0, lsl #26 │ │ │ │ - strdeq r0, [r8], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq ip, r7, ip, lsl #30 │ │ │ │ + rsbeq r1, r7, r6, lsr #23 │ │ │ │ + ldrdeq ip, [r7], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r1, r7, r6, ror fp │ │ │ │ + rsbeq ip, r7, sl, lsr #29 │ │ │ │ + rsbeq r1, r7, r4, asr #22 │ │ │ │ + rsbeq r0, r8, r8, lsl #26 │ │ │ │ + strdeq r0, [r8], #-204 @ 0xffffff34 @ │ │ │ │ @ instruction: 0xffff68c9 │ │ │ │ - rsbeq ip, r7, r4, asr #28 │ │ │ │ - ldrdeq r1, [r7], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq ip, r7, r6, lsl lr │ │ │ │ - strhteq r1, [r7], #-162 @ 0xffffff5e │ │ │ │ - rsbeq ip, r7, r8, ror #27 │ │ │ │ - rsbeq r1, r7, r4, lsl #21 │ │ │ │ - ldrdeq r0, [r8], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq r0, r8, ip, ror ip │ │ │ │ + rsbeq ip, r7, ip, asr #28 │ │ │ │ + rsbeq r1, r7, r6, ror #21 │ │ │ │ + rsbeq ip, r7, lr, lsl lr │ │ │ │ + strhteq r1, [r7], #-170 @ 0xffffff56 │ │ │ │ + strdeq ip, [r7], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r1, r7, ip, lsl #21 │ │ │ │ + rsbeq r0, r8, r6, ror #15 │ │ │ │ + rsbeq r0, r8, r4, lsl #25 │ │ │ │ @ instruction: 0xffff689f │ │ │ │ - mlseq r7, r4, sp, ip │ │ │ │ - rsbeq r1, r7, r0, lsr sl │ │ │ │ - rsbeq ip, r7, r8, ror #26 │ │ │ │ - rsbeq r1, r7, r4, lsl #20 │ │ │ │ - rsbeq ip, r7, sl, lsr sp │ │ │ │ - ldrdeq r1, [r7], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq r0, r8, r4, lsr #24 │ │ │ │ - rsbeq r0, r8, r8, lsl ip │ │ │ │ + mlseq r7, ip, sp, ip │ │ │ │ + rsbeq r1, r7, r8, lsr sl │ │ │ │ + rsbeq ip, r7, r0, ror sp │ │ │ │ + rsbeq r1, r7, ip, lsl #20 │ │ │ │ + rsbeq ip, r7, r2, asr #26 │ │ │ │ + ldrdeq r1, [r7], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq r0, r8, ip, lsr #24 │ │ │ │ + rsbeq r0, r8, r0, lsr #24 │ │ │ │ @ instruction: 0xffff6879 │ │ │ │ - rsbeq ip, r7, r8, ror #25 │ │ │ │ - rsbeq r1, r7, r4, lsl #19 │ │ │ │ - strhteq ip, [r7], #-204 @ 0xffffff34 │ │ │ │ - rsbeq r1, r7, r8, asr r9 │ │ │ │ - mlseq r7, r0, ip, ip │ │ │ │ - rsbeq r1, r7, ip, lsr #18 │ │ │ │ - rsbeq ip, r7, r4, ror #24 │ │ │ │ - rsbeq r1, r7, r0, lsl #18 │ │ │ │ + strdeq ip, [r7], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r1, r7, ip, lsl #19 │ │ │ │ + rsbeq ip, r7, r4, asr #25 │ │ │ │ + rsbeq r1, r7, r0, ror #18 │ │ │ │ + mlseq r7, r8, ip, ip │ │ │ │ + rsbeq r1, r7, r4, lsr r9 │ │ │ │ + rsbeq ip, r7, ip, ror #24 │ │ │ │ + rsbeq r1, r7, r8, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldclcs 8, cr15, [r4, #-892] @ 0xfffffc84 │ │ │ │ @ instruction: 0xf8dfb08f │ │ │ │ @ instruction: 0x46073d54 │ │ │ │ @@ -371281,156 +371281,156 @@ │ │ │ │ @ instruction: 0xf69a300c │ │ │ │ ldmmi r2, {r0, r1, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff73b438 │ │ │ │ ldmiblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq r1, r2, r4, ror sp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, r9, r2, lsl #16 │ │ │ │ - strhteq r0, [r8], #-138 @ 0xffffff76 │ │ │ │ + rsbeq r6, r9, sl, lsl #16 │ │ │ │ + rsbeq r0, r8, r2, asr #17 │ │ │ │ @ instruction: 0xfffedef3 │ │ │ │ - rsbeq ip, r7, sl, asr #18 │ │ │ │ - rsbeq r1, r7, r4, ror #11 │ │ │ │ + rsbeq ip, r7, r2, asr r9 │ │ │ │ + rsbeq r1, r7, ip, ror #11 │ │ │ │ ldrshteq r1, [r2], #-202 @ 0xffffff36 │ │ │ │ - rsbeq r6, r9, r2, ror #14 │ │ │ │ - rsbeq fp, r6, r6, lsr #6 │ │ │ │ - rsbeq fp, r6, lr, lsl #6 │ │ │ │ + rsbeq r6, r9, sl, ror #14 │ │ │ │ + rsbeq fp, r6, lr, lsr #6 │ │ │ │ + rsbeq fp, r6, r6, lsl r3 │ │ │ │ @ instruction: 0xfffede27 │ │ │ │ - rsbeq ip, r7, sl, lsl r8 │ │ │ │ - strhteq r1, [r7], #-68 @ 0xffffffbc │ │ │ │ - rsbeq r0, r8, r4, ror r7 │ │ │ │ + rsbeq ip, r7, r2, lsr #16 │ │ │ │ + strhteq r1, [r7], #-76 @ 0xffffffb4 │ │ │ │ + rsbeq r0, r8, ip, ror r7 │ │ │ │ @ instruction: 0xfffedd7f │ │ │ │ - rsbeq ip, r7, r0, asr #15 │ │ │ │ - rsbeq r1, r7, sl, asr r4 │ │ │ │ - rsbeq ip, r7, r2, lsr #15 │ │ │ │ - rsbeq r1, r7, ip, lsr r4 │ │ │ │ - rsbeq ip, r7, r4, lsl #15 │ │ │ │ - rsbeq r1, r7, lr, lsl r4 │ │ │ │ - rsbeq sp, r6, ip, ror #21 │ │ │ │ - rsbeq r0, r8, lr, ror #13 │ │ │ │ + rsbeq ip, r7, r8, asr #15 │ │ │ │ + rsbeq r1, r7, r2, ror #8 │ │ │ │ + rsbeq ip, r7, sl, lsr #15 │ │ │ │ + rsbeq r1, r7, r4, asr #8 │ │ │ │ + rsbeq ip, r7, ip, lsl #15 │ │ │ │ + rsbeq r1, r7, r6, lsr #8 │ │ │ │ + strdeq sp, [r6], #-164 @ 0xffffff5c @ │ │ │ │ + strdeq r0, [r8], #-102 @ 0xffffff9a @ │ │ │ │ @ instruction: 0xfffedcd5 │ │ │ │ - rsbeq ip, r7, r8, lsl r7 │ │ │ │ - strhteq r1, [r7], #-50 @ 0xffffffce │ │ │ │ - rsbeq sp, r6, lr, ror sl │ │ │ │ + rsbeq ip, r7, r0, lsr #14 │ │ │ │ + strhteq r1, [r7], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq sp, r6, r6, lsl #21 │ │ │ │ @ instruction: 0xfffedc63 │ │ │ │ - rsbeq ip, r7, r6, asr r6 │ │ │ │ - strdeq r1, [r7], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq ip, r7, r8, lsr #12 │ │ │ │ - rsbeq r1, r7, r2, asr #5 │ │ │ │ - rsbeq ip, r7, r8, lsl #12 │ │ │ │ - rsbeq r1, r7, r2, lsr #5 │ │ │ │ - rsbeq ip, r7, r8, ror #11 │ │ │ │ - rsbeq r1, r7, r2, lsl #5 │ │ │ │ - rsbeq ip, r7, sl, asr #11 │ │ │ │ - rsbeq r1, r7, r4, ror #4 │ │ │ │ - rsbeq ip, r7, ip, lsr #11 │ │ │ │ - rsbeq r1, r7, r6, asr #4 │ │ │ │ - ldrdeq r8, [r7], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r0, r8, lr, lsr r5 │ │ │ │ + rsbeq ip, r7, lr, asr r6 │ │ │ │ + strdeq r1, [r7], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq ip, r7, r0, lsr r6 │ │ │ │ + rsbeq r1, r7, sl, asr #5 │ │ │ │ + rsbeq ip, r7, r0, lsl r6 │ │ │ │ + rsbeq r1, r7, sl, lsr #5 │ │ │ │ + strdeq ip, [r7], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r1, r7, sl, lsl #5 │ │ │ │ + ldrdeq ip, [r7], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r1, r7, ip, ror #4 │ │ │ │ + strhteq ip, [r7], #-84 @ 0xffffffac │ │ │ │ + rsbeq r1, r7, lr, asr #4 │ │ │ │ + ldrdeq r8, [r7], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r0, r8, r6, asr #10 │ │ │ │ @ instruction: 0xfffedafd │ │ │ │ - rsbeq ip, r7, r2, asr r5 │ │ │ │ - rsbeq r1, r7, ip, ror #3 │ │ │ │ - rsbeq r8, r7, r8, ror sp │ │ │ │ + rsbeq ip, r7, sl, asr r5 │ │ │ │ + strdeq r1, [r7], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r8, r7, r0, lsl #27 │ │ │ │ @ instruction: 0xfffeda99 │ │ │ │ - rsbeq ip, r7, lr, lsl #9 │ │ │ │ - rsbeq r1, r7, r8, lsr #2 │ │ │ │ - rsbeq ip, r7, r0, ror #8 │ │ │ │ - strdeq r1, [r7], #-10 @ │ │ │ │ - rsbeq ip, r7, r0, asr #8 │ │ │ │ - ldrdeq r1, [r7], #-10 @ │ │ │ │ - rsbeq ip, r7, r0, lsr #8 │ │ │ │ - strhteq r1, [r7], #-10 │ │ │ │ - rsbeq pc, r7, r0, lsl #20 │ │ │ │ - ldrdeq r0, [r8], #-56 @ 0xffffffc8 @ │ │ │ │ + mlseq r7, r6, r4, ip │ │ │ │ + rsbeq r1, r7, r0, lsr r1 │ │ │ │ + rsbeq ip, r7, r8, ror #8 │ │ │ │ + rsbeq r1, r7, r2, lsl #2 │ │ │ │ + rsbeq ip, r7, r8, asr #8 │ │ │ │ + rsbeq r1, r7, r2, ror #1 │ │ │ │ + rsbeq ip, r7, r8, lsr #8 │ │ │ │ + rsbeq r1, r7, r2, asr #1 │ │ │ │ + rsbeq pc, r7, r8, lsl #20 │ │ │ │ + rsbeq r0, r8, r0, ror #7 │ │ │ │ @ instruction: 0xfffed96f │ │ │ │ - rsbeq ip, r7, r4, asr #7 │ │ │ │ - rsbeq r1, r7, lr, asr r0 │ │ │ │ - mlseq r7, r4, r3, ip │ │ │ │ - rsbeq r1, r7, lr, lsr #32 │ │ │ │ - rsbeq ip, r7, r6, ror r3 │ │ │ │ - rsbeq r0, r8, lr, asr #5 │ │ │ │ - rsbeq pc, r7, r2, asr r9 @ │ │ │ │ + rsbeq ip, r7, ip, asr #7 │ │ │ │ + rsbeq r1, r7, r6, rrx │ │ │ │ + mlseq r7, ip, r3, ip │ │ │ │ + rsbeq r1, r7, r6, lsr r0 │ │ │ │ + rsbeq ip, r7, lr, ror r3 │ │ │ │ + ldrdeq r0, [r8], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq pc, r7, sl, asr r9 @ │ │ │ │ @ instruction: 0xfffed8bb │ │ │ │ - strhteq ip, [r7], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq r0, r7, sl, asr #30 │ │ │ │ - mlseq r7, r2, r2, ip │ │ │ │ - rsbeq pc, r7, lr, lsr r7 @ │ │ │ │ - rsbeq ip, r7, r6, ror #4 │ │ │ │ - rsbeq r0, r7, r0, lsl #30 │ │ │ │ - rsbeq ip, r7, r6, asr #4 │ │ │ │ - rsbeq r0, r7, r0, ror #29 │ │ │ │ - rsbeq r6, r7, lr, ror r7 │ │ │ │ - rsbeq r0, r8, r2, lsr #4 │ │ │ │ + strhteq ip, [r7], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq r0, r7, r2, asr pc │ │ │ │ + mlseq r7, sl, r2, ip │ │ │ │ + rsbeq pc, r7, r6, asr #14 │ │ │ │ + rsbeq ip, r7, lr, ror #4 │ │ │ │ + rsbeq r0, r7, r8, lsl #30 │ │ │ │ + rsbeq ip, r7, lr, asr #4 │ │ │ │ + rsbeq r0, r7, r8, ror #29 │ │ │ │ + rsbeq r6, r7, r6, lsl #15 │ │ │ │ + rsbeq r0, r8, sl, lsr #4 │ │ │ │ @ instruction: 0xfffed795 │ │ │ │ - rsbeq ip, r7, sl, ror #3 │ │ │ │ - rsbeq r0, r7, r4, lsl #29 │ │ │ │ - rsbeq ip, r7, sl, asr #3 │ │ │ │ - rsbeq r0, r7, r4, ror #28 │ │ │ │ - rsbeq ip, r7, ip, lsr #3 │ │ │ │ - rsbeq pc, r7, ip, lsl r5 @ │ │ │ │ - rsbeq ip, r7, r0, lsl #3 │ │ │ │ - rsbeq r0, r7, sl, lsl lr │ │ │ │ - strhteq r6, [r7], #-102 @ 0xffffff9a │ │ │ │ + strdeq ip, [r7], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r0, r7, ip, lsl #29 │ │ │ │ + ldrdeq ip, [r7], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r0, r7, ip, ror #28 │ │ │ │ + strhteq ip, [r7], #-20 @ 0xffffffec │ │ │ │ + rsbeq pc, r7, r4, lsr #10 │ │ │ │ + rsbeq ip, r7, r8, lsl #3 │ │ │ │ + rsbeq r0, r7, r2, lsr #28 │ │ │ │ + strhteq r6, [r7], #-110 @ 0xffffff92 │ │ │ │ @ instruction: 0xfffed6cb │ │ │ │ - strhteq ip, [r7], #-14 │ │ │ │ - rsbeq r0, r7, r8, asr sp │ │ │ │ - mlseq r7, lr, r0, ip │ │ │ │ - rsbeq pc, r7, r2, lsr #12 │ │ │ │ - rsbeq ip, r7, r2, ror r0 │ │ │ │ - rsbeq r0, r7, ip, lsl #26 │ │ │ │ - rsbeq pc, r7, ip, lsl #16 │ │ │ │ - rsbeq r0, r8, lr, rrx │ │ │ │ + rsbeq ip, r7, r6, asr #1 │ │ │ │ + rsbeq r0, r7, r0, ror #26 │ │ │ │ + rsbeq ip, r7, r6, lsr #1 │ │ │ │ + rsbeq pc, r7, sl, lsr #12 │ │ │ │ + rsbeq ip, r7, sl, ror r0 │ │ │ │ + rsbeq r0, r7, r4, lsl sp │ │ │ │ + rsbeq pc, r7, r4, lsl r8 @ │ │ │ │ + rsbeq r0, r8, r6, ror r0 │ │ │ │ @ instruction: 0xfffed5bd │ │ │ │ - rsbeq ip, r7, r4, lsl r0 │ │ │ │ - rsbeq r0, r7, lr, lsr #25 │ │ │ │ - rsbeq fp, r7, r4, ror #31 │ │ │ │ - rsbeq r0, r7, lr, ror ip │ │ │ │ - rsbeq fp, r7, r2, asr #31 │ │ │ │ - rsbeq r0, r7, ip, asr ip │ │ │ │ - rsbeq fp, r7, r0, lsr #31 │ │ │ │ - rsbeq r0, r7, sl, lsr ip │ │ │ │ - rsbeq fp, r7, r0, ror pc │ │ │ │ - rsbeq r0, r7, sl, lsl #24 │ │ │ │ - rsbeq fp, r7, r0, asr pc │ │ │ │ - rsbeq pc, r7, r0, lsr #10 │ │ │ │ - rsbeq fp, r7, r2, lsr #30 │ │ │ │ - strhteq r0, [r7], #-188 @ 0xffffff44 │ │ │ │ - strhteq pc, [r7], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq ip, r7, ip, lsl r0 │ │ │ │ + strhteq r0, [r7], #-198 @ 0xffffff3a │ │ │ │ + rsbeq fp, r7, ip, ror #31 │ │ │ │ + rsbeq r0, r7, r6, lsl #25 │ │ │ │ + rsbeq fp, r7, sl, asr #31 │ │ │ │ + rsbeq r0, r7, r4, ror #24 │ │ │ │ + rsbeq fp, r7, r8, lsr #31 │ │ │ │ + rsbeq r0, r7, r2, asr #24 │ │ │ │ + rsbeq fp, r7, r8, ror pc │ │ │ │ + rsbeq r0, r7, r2, lsl ip │ │ │ │ + rsbeq fp, r7, r8, asr pc │ │ │ │ + rsbeq pc, r7, r8, lsr #10 │ │ │ │ + rsbeq fp, r7, sl, lsr #30 │ │ │ │ + rsbeq r0, r7, r4, asr #23 │ │ │ │ + rsbeq pc, r7, r2, asr #13 │ │ │ │ @ instruction: 0xfffed46d │ │ │ │ - rsbeq fp, r7, r0, ror #28 │ │ │ │ - strdeq r0, [r7], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq pc, r7, r2, ror #29 │ │ │ │ - rsbeq pc, r7, ip, lsl #29 │ │ │ │ + rsbeq fp, r7, r8, ror #28 │ │ │ │ + rsbeq r0, r7, r4, lsl #22 │ │ │ │ + rsbeq pc, r7, sl, ror #29 │ │ │ │ + mlseq r7, r4, lr, pc @ │ │ │ │ @ instruction: 0xfffed3b5 │ │ │ │ - rsbeq fp, r7, lr, lsl #28 │ │ │ │ - rsbeq r0, r7, sl, lsr #21 │ │ │ │ - rsbeq fp, r7, ip, ror #27 │ │ │ │ - rsbeq r0, r7, r8, lsl #21 │ │ │ │ - rsbeq fp, r7, lr, asr #27 │ │ │ │ - rsbeq r0, r7, sl, ror #20 │ │ │ │ - strhteq fp, [r7], #-210 @ 0xffffff2e │ │ │ │ - rsbeq pc, r7, r4, asr #9 │ │ │ │ - mlseq r7, sl, sp, fp │ │ │ │ - rsbeq pc, r7, r0, asr #7 │ │ │ │ - rsbeq fp, r7, r2, ror sp │ │ │ │ - rsbeq r0, r7, lr, lsl #20 │ │ │ │ - strdeq r1, [ip], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq pc, r7, r2, ror #27 │ │ │ │ + rsbeq fp, r7, r6, lsl lr │ │ │ │ + strhteq r0, [r7], #-162 @ 0xffffff5e │ │ │ │ + strdeq fp, [r7], #-212 @ 0xffffff2c @ │ │ │ │ + mlseq r7, r0, sl, r0 │ │ │ │ + ldrdeq fp, [r7], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r0, r7, r2, ror sl │ │ │ │ + strhteq fp, [r7], #-218 @ 0xffffff26 │ │ │ │ + rsbeq pc, r7, ip, asr #9 │ │ │ │ + rsbeq fp, r7, r2, lsr #27 │ │ │ │ + rsbeq pc, r7, r8, asr #7 │ │ │ │ + rsbeq fp, r7, sl, ror sp │ │ │ │ + rsbeq r0, r7, r6, lsl sl │ │ │ │ + strdeq r1, [ip], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq pc, r7, sl, ror #27 │ │ │ │ @ instruction: 0xfffed2c7 │ │ │ │ - rsbeq fp, r7, r0, lsr #26 │ │ │ │ - strhteq r0, [r7], #-156 @ 0xffffff64 │ │ │ │ - strdeq fp, [r7], #-198 @ 0xffffff3a @ │ │ │ │ - mlseq r7, r2, r9, r0 │ │ │ │ - rsbeq fp, r7, r8, asr #25 │ │ │ │ - rsbeq r0, r7, r4, ror #18 │ │ │ │ - rsbeq fp, sl, sl, ror r9 │ │ │ │ - rsbeq pc, r7, sl, ror #26 │ │ │ │ + rsbeq fp, r7, r8, lsr #26 │ │ │ │ + rsbeq r0, r7, r4, asr #19 │ │ │ │ + strdeq fp, [r7], #-206 @ 0xffffff32 @ │ │ │ │ + mlseq r7, sl, r9, r0 │ │ │ │ + ldrdeq fp, [r7], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r0, r7, ip, ror #18 │ │ │ │ + rsbeq fp, sl, r2, lsl #19 │ │ │ │ + rsbeq pc, r7, r2, ror sp @ │ │ │ │ @ instruction: 0xfffed21b │ │ │ │ - rsbeq fp, r7, r2, ror ip │ │ │ │ - rsbeq r0, r7, lr, lsl #18 │ │ │ │ + rsbeq fp, r7, sl, ror ip │ │ │ │ + rsbeq r0, r7, r6, lsl r9 │ │ │ │ ldrtmi r9, [r8], -r7, lsl #18 │ │ │ │ blx 1ebaab6 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ mcrge 4, 5, pc, cr13, cr15, {1} @ │ │ │ │ stcleq 8, cr15, [ip, #-892] @ 0xfffffc84 │ │ │ │ cmppne r2, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -372279,153 +372279,153 @@ │ │ │ │ teqpcs pc, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-1580 @ 0xfffff9d4 │ │ │ │ @ instruction: 0xf699300c │ │ │ │ stmmi sp, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx 33c3d6 >::_M_default_append(unsigned int)@@Base+0xb6ad2> │ │ │ │ stmiblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbeq fp, r7, r4, lsl #20 │ │ │ │ - mlseq r7, lr, r6, r0 │ │ │ │ - ldrdeq fp, [r7], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r0, r7, lr, ror #12 │ │ │ │ - rsbeq pc, ip, r2, ror #20 │ │ │ │ - rsbeq pc, r7, sl, lsr #21 │ │ │ │ + rsbeq fp, r7, ip, lsl #20 │ │ │ │ + rsbeq r0, r7, r6, lsr #13 │ │ │ │ + ldrdeq fp, [r7], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r0, r7, r6, ror r6 │ │ │ │ + rsbeq pc, ip, sl, ror #20 │ │ │ │ + strhteq pc, [r7], #-162 @ 0xffffff5e @ │ │ │ │ @ instruction: 0xfffecf21 │ │ │ │ - rsbeq fp, r7, r8, ror r9 │ │ │ │ - rsbeq r0, r7, r2, lsl r6 │ │ │ │ - rsbeq fp, r7, sl, asr #18 │ │ │ │ - rsbeq r0, r7, r4, ror #11 │ │ │ │ - rsbeq fp, r7, sl, lsl r9 │ │ │ │ - strhteq r0, [r7], #-84 @ 0xffffffac │ │ │ │ - rsbeq pc, r7, r0, lsl #4 │ │ │ │ - rsbeq pc, r7, r8, lsl sl @ │ │ │ │ + rsbeq fp, r7, r0, lsl #19 │ │ │ │ + rsbeq r0, r7, sl, lsl r6 │ │ │ │ + rsbeq fp, r7, r2, asr r9 │ │ │ │ + rsbeq r0, r7, ip, ror #11 │ │ │ │ + rsbeq fp, r7, r2, lsr #18 │ │ │ │ + strhteq r0, [r7], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq pc, r7, r8, lsl #4 │ │ │ │ + rsbeq pc, r7, r0, lsr #20 │ │ │ │ @ instruction: 0xfffece67 │ │ │ │ - strhteq fp, [r7], #-142 @ 0xffffff72 │ │ │ │ - rsbeq r0, r7, r8, asr r5 │ │ │ │ - mlseq r7, r0, r8, fp │ │ │ │ - rsbeq r0, r7, sl, lsr #10 │ │ │ │ - rsbeq fp, r7, r0, ror #16 │ │ │ │ - strdeq r0, [r7], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq pc, r7, r6, lsr #3 │ │ │ │ - rsbeq pc, r7, r6, lsl #19 │ │ │ │ + rsbeq fp, r7, r6, asr #17 │ │ │ │ + rsbeq r0, r7, r0, ror #10 │ │ │ │ + mlseq r7, r8, r8, fp │ │ │ │ + rsbeq r0, r7, r2, lsr r5 │ │ │ │ + rsbeq fp, r7, r8, ror #16 │ │ │ │ + rsbeq r0, r7, r2, lsl #10 │ │ │ │ + rsbeq pc, r7, lr, lsr #3 │ │ │ │ + rsbeq pc, r7, lr, lsl #19 │ │ │ │ @ instruction: 0xfffecdad │ │ │ │ - rsbeq fp, r7, r4, lsl #16 │ │ │ │ - mlseq r7, lr, r4, r0 │ │ │ │ - ldrdeq fp, [r7], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r0, r7, r0, ror r4 │ │ │ │ - rsbeq fp, r7, r6, lsr #15 │ │ │ │ - rsbeq r0, r7, r0, asr #8 │ │ │ │ - rsbeq pc, r7, sl, ror #1 │ │ │ │ + rsbeq fp, r7, ip, lsl #16 │ │ │ │ + rsbeq r0, r7, r6, lsr #9 │ │ │ │ + ldrdeq fp, [r7], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r0, r7, r8, ror r4 │ │ │ │ + rsbeq fp, r7, lr, lsr #15 │ │ │ │ + rsbeq r0, r7, r8, asr #8 │ │ │ │ + strdeq pc, [r7], #-2 @ │ │ │ │ @ instruction: 0xfffeccf7 │ │ │ │ - strdeq fp, [r7], #-102 @ 0xffffff9a @ │ │ │ │ - mlseq r7, r0, r3, r0 │ │ │ │ - rsbeq fp, r7, r8, asr #13 │ │ │ │ - rsbeq r0, r7, r2, ror #6 │ │ │ │ - rsbeq pc, r7, lr, asr r0 @ │ │ │ │ - rsbeq pc, r7, sl, lsl r8 @ │ │ │ │ + strdeq fp, [r7], #-110 @ 0xffffff92 @ │ │ │ │ + mlseq r7, r8, r3, r0 │ │ │ │ + ldrdeq fp, [r7], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r0, r7, sl, ror #6 │ │ │ │ + rsbeq pc, r7, r6, rrx │ │ │ │ + rsbeq pc, r7, r2, lsr #16 │ │ │ │ @ instruction: 0xfffecc15 │ │ │ │ - rsbeq fp, r7, ip, ror #12 │ │ │ │ - rsbeq r0, r7, r6, lsl #6 │ │ │ │ - rsbeq fp, r7, ip, asr #12 │ │ │ │ - ldrdeq lr, [r7], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq fp, r7, lr, lsl r6 │ │ │ │ - strhteq r0, [r7], #-40 @ 0xffffffd8 │ │ │ │ - strhteq lr, [r7], #-242 @ 0xffffff0e │ │ │ │ + rsbeq fp, r7, r4, ror r6 │ │ │ │ + rsbeq r0, r7, lr, lsl #6 │ │ │ │ + rsbeq fp, r7, r4, asr r6 │ │ │ │ + rsbeq lr, r7, r0, ror #31 │ │ │ │ + rsbeq fp, r7, r6, lsr #12 │ │ │ │ + rsbeq r0, r7, r0, asr #5 │ │ │ │ + strhteq lr, [r7], #-250 @ 0xffffff06 │ │ │ │ @ instruction: 0xfffecb6f │ │ │ │ - rsbeq fp, r7, ip, asr r5 │ │ │ │ - strdeq r0, [r7], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq fp, r7, lr, lsr #10 │ │ │ │ - rsbeq r0, r7, r8, asr #3 │ │ │ │ - rsbeq lr, r7, r0, lsr #30 │ │ │ │ - rsbeq pc, r7, r4, lsr #13 │ │ │ │ + rsbeq fp, r7, r4, ror #10 │ │ │ │ + strdeq r0, [r7], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq fp, r7, r6, lsr r5 │ │ │ │ + ldrdeq r0, [r7], #-16 @ │ │ │ │ + rsbeq lr, r7, r8, lsr #30 │ │ │ │ + rsbeq pc, r7, ip, lsr #13 │ │ │ │ @ instruction: 0xfffeca7b │ │ │ │ - ldrdeq fp, [r7], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r0, r7, ip, ror #2 │ │ │ │ - strhteq fp, [r7], #-66 @ 0xffffffbe │ │ │ │ - mlseq r7, r2, lr, lr │ │ │ │ - rsbeq fp, r7, r4, lsl #9 │ │ │ │ - rsbeq r0, r7, lr, lsl r1 │ │ │ │ - rsbeq lr, r7, lr, lsl #31 │ │ │ │ - rsbeq pc, r7, lr, lsl r6 @ │ │ │ │ + ldrdeq fp, [r7], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r0, r7, r4, ror r1 │ │ │ │ + strhteq fp, [r7], #-74 @ 0xffffffb6 │ │ │ │ + mlseq r7, sl, lr, lr │ │ │ │ + rsbeq fp, r7, ip, lsl #9 │ │ │ │ + rsbeq r0, r7, r6, lsr #2 │ │ │ │ + mlseq r7, r6, pc, lr @ │ │ │ │ + rsbeq pc, r7, r6, lsr #12 │ │ │ │ @ instruction: 0xfffec9d1 │ │ │ │ - rsbeq fp, r7, r8, lsr #8 │ │ │ │ - rsbeq r0, r7, r2, asr #1 │ │ │ │ - strdeq fp, [r7], #-58 @ 0xffffffc6 @ │ │ │ │ - mlseq r7, r4, r0, r0 │ │ │ │ - rsbeq fp, r7, sl, asr #7 │ │ │ │ - rsbeq r0, r7, r4, rrx │ │ │ │ - ldrdeq lr, [r7], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq fp, r7, r0, lsr r4 │ │ │ │ + rsbeq r0, r7, sl, asr #1 │ │ │ │ + rsbeq fp, r7, r2, lsl #8 │ │ │ │ + mlseq r7, ip, r0, r0 │ │ │ │ + ldrdeq fp, [r7], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r0, r7, ip, rrx │ │ │ │ + ldrdeq lr, [r7], #-234 @ 0xffffff16 @ │ │ │ │ @ instruction: 0xfffec91b │ │ │ │ - rsbeq fp, r7, r8, lsl #6 │ │ │ │ - rsbeq pc, r6, r2, lsr #31 │ │ │ │ - ldrdeq fp, [r7], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq pc, r6, r4, ror pc @ │ │ │ │ - strdeq lr, [r7], #-208 @ 0xffffff30 @ │ │ │ │ - mlseq r7, r4, r4, pc @ │ │ │ │ + rsbeq fp, r7, r0, lsl r3 │ │ │ │ + rsbeq pc, r6, sl, lsr #31 │ │ │ │ + rsbeq fp, r7, r2, ror #5 │ │ │ │ + rsbeq pc, r6, ip, ror pc @ │ │ │ │ + strdeq lr, [r7], #-216 @ 0xffffff28 @ │ │ │ │ + mlseq r7, ip, r4, pc @ │ │ │ │ @ instruction: 0xfffec827 │ │ │ │ - rsbeq fp, r7, lr, ror r2 │ │ │ │ - rsbeq pc, r6, r8, lsl pc @ │ │ │ │ - rsbeq fp, r7, lr, asr r2 │ │ │ │ - rsbeq lr, r7, sl, ror #25 │ │ │ │ - rsbeq fp, r7, r0, lsr r2 │ │ │ │ - rsbeq pc, r6, sl, asr #29 │ │ │ │ - rsbeq lr, r7, r4, asr #26 │ │ │ │ + rsbeq fp, r7, r6, lsl #5 │ │ │ │ + rsbeq pc, r6, r0, lsr #30 │ │ │ │ + rsbeq fp, r7, r6, ror #4 │ │ │ │ + strdeq lr, [r7], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq fp, r7, r8, lsr r2 │ │ │ │ + ldrdeq pc, [r6], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq lr, r7, ip, asr #26 │ │ │ │ @ instruction: 0xfffec781 │ │ │ │ - rsbeq fp, r7, lr, ror #2 │ │ │ │ - rsbeq pc, r6, r8, lsl #28 │ │ │ │ - rsbeq fp, r7, r0, asr #2 │ │ │ │ - ldrdeq pc, [r6], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq lr, r7, r2, lsr #25 │ │ │ │ - rsbeq pc, r7, r2, lsr #6 │ │ │ │ + rsbeq fp, r7, r6, ror r1 │ │ │ │ + rsbeq pc, r6, r0, lsl lr @ │ │ │ │ + rsbeq fp, r7, r8, asr #2 │ │ │ │ + rsbeq pc, r6, r2, ror #27 │ │ │ │ + rsbeq lr, r7, sl, lsr #25 │ │ │ │ + rsbeq pc, r7, sl, lsr #6 │ │ │ │ @ instruction: 0xfffec68d │ │ │ │ - rsbeq fp, r7, r4, ror #1 │ │ │ │ - rsbeq pc, r6, lr, ror sp @ │ │ │ │ - rsbeq fp, r7, r4, asr #1 │ │ │ │ - rsbeq lr, r7, ip, lsl ip │ │ │ │ - mlseq r7, r6, r0, fp │ │ │ │ - rsbeq pc, r6, r0, lsr sp @ │ │ │ │ - rsbeq lr, r7, r4, lsr ip │ │ │ │ - rsbeq pc, r7, r4, lsr #5 │ │ │ │ + rsbeq fp, r7, ip, ror #1 │ │ │ │ + rsbeq pc, r6, r6, lsl #27 │ │ │ │ + rsbeq fp, r7, ip, asr #1 │ │ │ │ + rsbeq lr, r7, r4, lsr #24 │ │ │ │ + mlseq r7, lr, r0, fp │ │ │ │ + rsbeq pc, r6, r8, lsr sp @ │ │ │ │ + rsbeq lr, r7, ip, lsr ip │ │ │ │ + rsbeq pc, r7, ip, lsr #5 │ │ │ │ @ instruction: 0xfffec5e3 │ │ │ │ - rsbeq fp, r7, sl, lsr r0 │ │ │ │ - ldrdeq pc, [r6], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq fp, r7, ip │ │ │ │ - rsbeq pc, r6, r6, lsr #25 │ │ │ │ - ldrdeq sl, [r7], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq pc, r6, r6, ror ip @ │ │ │ │ - rsbeq lr, r7, r8, ror fp │ │ │ │ + rsbeq fp, r7, r2, asr #32 │ │ │ │ + ldrdeq pc, [r6], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq fp, r7, r4, lsl r0 │ │ │ │ + rsbeq pc, r6, lr, lsr #25 │ │ │ │ + rsbeq sl, r7, r4, ror #31 │ │ │ │ + rsbeq pc, r6, lr, ror ip @ │ │ │ │ + rsbeq lr, r7, r0, lsl #23 │ │ │ │ @ instruction: 0xfffec52d │ │ │ │ - rsbeq sl, r7, sl, lsl pc │ │ │ │ - strhteq pc, [r6], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq sl, r7, lr, ror #29 │ │ │ │ - rsbeq pc, r6, sl, lsl #23 │ │ │ │ - rsbeq lr, r7, r0, ror #21 │ │ │ │ - rsbeq pc, r7, sl, lsr #2 │ │ │ │ + rsbeq sl, r7, r2, lsr #30 │ │ │ │ + strhteq pc, [r6], #-188 @ 0xffffff44 @ │ │ │ │ + strdeq sl, [r7], #-230 @ 0xffffff1a @ │ │ │ │ + mlseq r6, r2, fp, pc @ │ │ │ │ + rsbeq lr, r7, r8, ror #21 │ │ │ │ + rsbeq pc, r7, r2, lsr r1 @ │ │ │ │ @ instruction: 0xfffec443 │ │ │ │ - mlseq r7, ip, lr, sl │ │ │ │ - rsbeq pc, r6, r8, lsr fp @ │ │ │ │ - rsbeq sl, r7, r0, lsl #29 │ │ │ │ - rsbeq lr, r7, r6, ror #20 │ │ │ │ - rsbeq sl, r7, r6, asr lr │ │ │ │ - strdeq pc, [r6], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq lr, r7, r6, asr #20 │ │ │ │ + rsbeq sl, r7, r4, lsr #29 │ │ │ │ + rsbeq pc, r6, r0, asr #22 │ │ │ │ + rsbeq sl, r7, r8, lsl #29 │ │ │ │ + rsbeq lr, r7, lr, ror #20 │ │ │ │ + rsbeq sl, r7, lr, asr lr │ │ │ │ + strdeq pc, [r6], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq lr, r7, lr, asr #20 │ │ │ │ @ instruction: 0xfffec3ad │ │ │ │ - mlseq r7, ip, sp, sl │ │ │ │ - rsbeq pc, r6, r8, lsr sl @ │ │ │ │ - rsbeq sl, r7, r2, ror sp │ │ │ │ - rsbeq pc, r6, lr, lsl #20 │ │ │ │ - rsbeq fp, r8, r4, lsr #18 │ │ │ │ + rsbeq sl, r7, r4, lsr #27 │ │ │ │ + rsbeq pc, r6, r0, asr #20 │ │ │ │ + rsbeq sl, r7, sl, ror sp │ │ │ │ + rsbeq pc, r6, r6, lsl sl @ │ │ │ │ + rsbeq fp, r8, ip, lsr #18 │ │ │ │ @ instruction: 0xfffec2d7 │ │ │ │ - ldrdeq lr, [r7], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq sl, r7, ip, lsl sp │ │ │ │ - strhteq pc, [r6], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq sl, r7, r0, lsl #26 │ │ │ │ - rsbeq lr, r7, r6, lsr r9 │ │ │ │ - ldrdeq sl, [r7], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq pc, r6, lr, ror #18 │ │ │ │ + ldrdeq lr, [r7], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq sl, r7, r4, lsr #26 │ │ │ │ + rsbeq pc, r6, r0, asr #19 │ │ │ │ + rsbeq sl, r7, r8, lsl #26 │ │ │ │ + rsbeq lr, r7, lr, lsr r9 │ │ │ │ + ldrdeq sl, [r7], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq pc, r6, r6, ror r9 @ │ │ │ │ adcls pc, r4, #14614528 @ 0xdf0000 │ │ │ │ vqshlu.s32 d4, d24, #20 │ │ │ │ svcne 0x0005fcdd │ │ │ │ @ instruction: 0xf04f4638 │ │ │ │ vtbl.8 d0, {d4}, d0 │ │ │ │ ldrbtmi pc, [r9], #3291 @ 0xcdb @ │ │ │ │ @ instruction: 0xf6414683 │ │ │ │ @@ -372588,53 +372588,53 @@ │ │ │ │ teqpcs r1, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-1588 @ 0xfffff9cc │ │ │ │ @ instruction: 0xf698300c │ │ │ │ stmdami r9!, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf89cf699 │ │ │ │ svclt 0x0059f7fd │ │ │ │ - rsbeq fp, r7, r2, lsr #1 │ │ │ │ - rsbeq sl, r7, r2, lsl sl │ │ │ │ - rsbeq pc, r6, lr, lsr #13 │ │ │ │ - strdeq sl, [r7], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq pc, r6, lr, lsl #13 │ │ │ │ - ldrdeq sl, [r7], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq sp, ip, r0, lsl #12 │ │ │ │ - strhteq sl, [r7], #-152 @ 0xffffff68 │ │ │ │ - ldrdeq ip, [r7], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq sl, r7, lr, lsl #19 │ │ │ │ - rsbeq pc, r6, sl, lsr #12 │ │ │ │ - rsbeq sl, r7, r2, ror r9 │ │ │ │ - rsbeq pc, r6, lr, lsl #12 │ │ │ │ - rsbeq sl, r7, r6, asr r9 │ │ │ │ - strdeq pc, [r6], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq sl, r7, sl, lsr r9 │ │ │ │ - ldrdeq pc, [r6], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq sl, r7, lr, lsl r9 │ │ │ │ - strhteq pc, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq sl, r7, r2, lsl #18 │ │ │ │ - mlseq r6, lr, r5, pc @ │ │ │ │ - rsbeq sl, r7, r6, ror #17 │ │ │ │ - rsbeq pc, r6, r2, lsl #11 │ │ │ │ - rsbeq sl, r7, sl, asr #17 │ │ │ │ - rsbeq pc, r6, r6, ror #10 │ │ │ │ - rsbeq sl, r7, lr, lsr #17 │ │ │ │ - rsbeq pc, r6, sl, asr #10 │ │ │ │ - mlseq r7, r2, r8, sl │ │ │ │ - rsbeq pc, r6, lr, lsr #10 │ │ │ │ - rsbeq sl, r7, r6, ror r8 │ │ │ │ - rsbeq pc, r6, r2, lsl r5 @ │ │ │ │ - rsbeq sl, r7, sl, asr r8 │ │ │ │ - strdeq pc, [r6], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq sl, r7, lr, lsr r8 │ │ │ │ - ldrdeq pc, [r6], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq sl, r7, lr, lsl r8 │ │ │ │ - strhteq pc, [r6], #-74 @ 0xffffffb6 @ │ │ │ │ - strdeq sl, [r7], #-126 @ 0xffffff82 @ │ │ │ │ - mlseq r6, sl, r4, pc @ │ │ │ │ + rsbeq fp, r7, sl, lsr #1 │ │ │ │ + rsbeq sl, r7, sl, lsl sl │ │ │ │ + strhteq pc, [r6], #-102 @ 0xffffff9a @ │ │ │ │ + strdeq sl, [r7], #-154 @ 0xffffff66 @ │ │ │ │ + mlseq r6, r6, r6, pc @ │ │ │ │ + ldrdeq sl, [r7], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq sp, ip, r8, lsl #12 │ │ │ │ + rsbeq sl, r7, r0, asr #19 │ │ │ │ + ldrdeq ip, [r7], #-250 @ 0xffffff06 @ │ │ │ │ + mlseq r7, r6, r9, sl │ │ │ │ + rsbeq pc, r6, r2, lsr r6 @ │ │ │ │ + rsbeq sl, r7, sl, ror r9 │ │ │ │ + rsbeq pc, r6, r6, lsl r6 @ │ │ │ │ + rsbeq sl, r7, lr, asr r9 │ │ │ │ + strdeq pc, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq sl, r7, r2, asr #18 │ │ │ │ + ldrdeq pc, [r6], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq sl, r7, r6, lsr #18 │ │ │ │ + rsbeq pc, r6, r2, asr #11 │ │ │ │ + rsbeq sl, r7, sl, lsl #18 │ │ │ │ + rsbeq pc, r6, r6, lsr #11 │ │ │ │ + rsbeq sl, r7, lr, ror #17 │ │ │ │ + rsbeq pc, r6, sl, lsl #11 │ │ │ │ + ldrdeq sl, [r7], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq pc, r6, lr, ror #10 │ │ │ │ + strhteq sl, [r7], #-134 @ 0xffffff7a │ │ │ │ + rsbeq pc, r6, r2, asr r5 @ │ │ │ │ + mlseq r7, sl, r8, sl │ │ │ │ + rsbeq pc, r6, r6, lsr r5 @ │ │ │ │ + rsbeq sl, r7, lr, ror r8 │ │ │ │ + rsbeq pc, r6, sl, lsl r5 @ │ │ │ │ + rsbeq sl, r7, r2, ror #16 │ │ │ │ + strdeq pc, [r6], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq sl, r7, r6, asr #16 │ │ │ │ + rsbeq pc, r6, r2, ror #9 │ │ │ │ + rsbeq sl, r7, r6, lsr #16 │ │ │ │ + rsbeq pc, r6, r2, asr #9 │ │ │ │ + rsbeq sl, r7, r6, lsl #16 │ │ │ │ + rsbeq pc, r6, r2, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd60ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vsubhn.i32 d4, , q6 │ │ │ │ stmdavs r3, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -372655,16 +372655,16 @@ │ │ │ │ @ instruction: 0xf6994478 │ │ │ │ @ instruction: 0x4620f81f │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8414628 │ │ │ │ vqdmulh.s16 d19, d15, d8 │ │ │ │ @ instruction: 0xe7d7fa39 │ │ │ │ - strhteq lr, [r7], #-156 @ 0xffffff64 │ │ │ │ - rsbeq pc, r6, r0, lsr #7 │ │ │ │ + rsbeq lr, r7, r4, asr #19 │ │ │ │ + rsbeq pc, r6, r8, lsr #7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -r7, lsl #1 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ blx fef3b9f6 │ │ │ │ @@ -372723,20 +372723,20 @@ │ │ │ │ cmncs fp, r5 │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf698300c │ │ │ │ stmdami r8, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xff8ef698 │ │ │ │ str r9, [sp, r5, lsl #22] │ │ │ │ - rsbeq lr, r7, r4, lsl r9 │ │ │ │ - strdeq pc, [r6], #-40 @ 0xffffffd8 @ │ │ │ │ - strhteq lr, [r7], #-134 @ 0xffffff7a │ │ │ │ - mlseq r6, sl, r2, pc @ │ │ │ │ - mlseq r7, sl, r8, lr │ │ │ │ - rsbeq pc, r6, lr, ror r2 @ │ │ │ │ + rsbeq lr, r7, ip, lsl r9 │ │ │ │ + rsbeq pc, r6, r0, lsl #6 │ │ │ │ + strhteq lr, [r7], #-142 @ 0xffffff72 │ │ │ │ + rsbeq pc, r6, r2, lsr #5 │ │ │ │ + rsbeq lr, r7, r2, lsr #17 │ │ │ │ + rsbeq pc, r6, r6, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecd6284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 64304c │ │ │ │ blmi 66b298 │ │ │ │ ldrbtmi r4, [sl], #-1544 @ 0xfffff9f8 │ │ │ │ ldmpl r3, {r2, r3, r9, sl, lr}^ │ │ │ │ @@ -372754,15 +372754,15 @@ │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ bl ff9bcb20 │ │ │ │ rsbseq pc, r1, sl, ror #18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, r7, ip, asr r8 │ │ │ │ + rsbeq lr, r7, r4, ror #16 │ │ │ │ rsbseq pc, r1, lr, lsr r9 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23a5a8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi 16d0950 │ │ │ │ @@ -372849,20 +372849,20 @@ │ │ │ │ @ instruction: 0xf6984478 │ │ │ │ @ instruction: 0xe78afe9b │ │ │ │ bl b3cc94 │ │ │ │ ... │ │ │ │ ldrshteq pc, [r1], #-136 @ 0xffffff78 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x0071f89a │ │ │ │ - strdeq lr, [r7], #-96 @ 0xffffffa0 @ │ │ │ │ - ldrdeq pc, [r6], #-4 @ │ │ │ │ - rsbeq lr, r7, ip, asr #13 │ │ │ │ - strhteq pc, [r6], #-0 @ │ │ │ │ - strhteq lr, [r7], #-100 @ 0xffffff9c │ │ │ │ - mlseq r6, r8, r0, pc @ │ │ │ │ + strdeq lr, [r7], #-104 @ 0xffffff98 @ │ │ │ │ + ldrdeq pc, [r6], #-12 @ │ │ │ │ + ldrdeq lr, [r7], #-100 @ 0xffffff9c @ │ │ │ │ + strhteq pc, [r6], #-8 @ │ │ │ │ + strhteq lr, [r7], #-108 @ 0xffffff94 │ │ │ │ + rsbeq pc, r6, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd6480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r5, r0, lsr #2 │ │ │ │ strmi r4, [r5], -r7, asr #24 │ │ │ │ stmdbmi r7, {r2, r3, r4, r5, r6, r7, sl, lr}^ │ │ │ │ @@ -372933,32 +372933,32 @@ │ │ │ │ @ instruction: 0xf04f4817 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 6, cr15, [lr, #608]! @ 0x260 │ │ │ │ @ instruction: 0xf692e7ad │ │ │ │ svclt 0x0000ea7a │ │ │ │ rsbseq pc, r1, ip, ror #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, r7, r0, ror r6 │ │ │ │ + rsbeq lr, r7, r8, ror r6 │ │ │ │ @ instruction: 0xfffffe27 │ │ │ │ - rsbeq lr, r7, r4, ror #12 │ │ │ │ - rsbeq lr, r7, r4, lsl #13 │ │ │ │ + rsbeq lr, r7, ip, ror #12 │ │ │ │ + rsbeq lr, r7, ip, lsl #13 │ │ │ │ @ instruction: 0xfffffd9d │ │ │ │ - strdeq lr, [r7], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq lr, r6, r0, ror #31 │ │ │ │ + rsbeq lr, r7, r4, lsl #12 │ │ │ │ + rsbeq lr, r6, r8, ror #31 │ │ │ │ ldrshteq pc, [r1], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq lr, r7, ip, asr #11 │ │ │ │ - strhteq lr, [r6], #-240 @ 0xffffff10 │ │ │ │ + ldrdeq lr, [r7], #-84 @ 0xffffffac @ │ │ │ │ + strhteq lr, [r6], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0xfffffc23 │ │ │ │ - rsbeq lr, r7, r2, lsr #11 │ │ │ │ - rsbeq lr, r6, r6, lsl #31 │ │ │ │ + rsbeq lr, r7, sl, lsr #11 │ │ │ │ + rsbeq lr, r6, lr, lsl #31 │ │ │ │ @ instruction: 0xfffffb81 │ │ │ │ - rsbeq lr, r7, r8, ror r5 │ │ │ │ - rsbeq lr, r6, ip, asr pc │ │ │ │ - rsbeq lr, r7, ip, asr r5 │ │ │ │ - rsbeq lr, r6, lr, lsr pc │ │ │ │ + rsbeq lr, r7, r0, lsl #11 │ │ │ │ + rsbeq lr, r6, r4, ror #30 │ │ │ │ + rsbeq lr, r7, r4, ror #10 │ │ │ │ + rsbeq lr, r6, r6, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecd6600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf29f0ff8 │ │ │ │ stmvs r0, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -373170,16 +373170,16 @@ │ │ │ │ svclt 0x0000e8a8 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq pc, r1, r0, lsl #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x0071f390 │ │ │ │ - ldrdeq lr, [r7], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq lr, r7, r0, ror #5 │ │ │ │ + ldrdeq lr, [r7], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq lr, r7, r8, ror #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, lr, lsr #20 │ │ │ │ strmi r4, [fp], lr, lsr #22 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -373225,16 +373225,16 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r2, lsl #2 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmda lr!, {r1, r4, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbseq pc, r1, r4, ror r2 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq lr, [r7], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq lr, r7, r8, lsl #3 │ │ │ │ + strdeq lr, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ + mlseq r7, r0, r1, lr │ │ │ │ ldrsbteq pc, [r1], #-26 @ 0xffffffe6 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ stcleq 8, cr15, [r8], #-304 @ 0xfffffed0 │ │ │ │ @ instruction: 0xf5ad4adf │ │ │ │ @@ -373459,41 +373459,41 @@ │ │ │ │ ldrbtmi r4, [r8], #-2080 @ 0xfffff7e0 │ │ │ │ @ instruction: 0xf9d2f698 │ │ │ │ @ instruction: 0xf06fe796 │ │ │ │ ldr r0, [r4], r3 │ │ │ │ mrc 6, 2, APSR_nzcv, cr10, cr1, {4} │ │ │ │ rsbseq pc, r1, lr, lsl #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, r7, r0, rrx │ │ │ │ - rsbeq lr, r7, r4, lsl r1 │ │ │ │ - rsbeq lr, r7, r8, rrx │ │ │ │ - mlseq r7, lr, r1, lr │ │ │ │ + rsbeq r1, r7, r8, rrx │ │ │ │ + rsbeq lr, r7, ip, lsl r1 │ │ │ │ + rsbeq lr, r7, r0, ror r0 │ │ │ │ + rsbeq lr, r7, r6, lsr #3 │ │ │ │ rsbseq pc, r1, r8, ror #1 │ │ │ │ - rsbeq lr, r7, r2, lsr #32 │ │ │ │ - ldrdeq lr, [r7], #-10 @ │ │ │ │ - rsbeq lr, r7, r2 │ │ │ │ - strdeq lr, [r7], #-4 @ │ │ │ │ - rsbeq sp, r7, r0, ror #31 │ │ │ │ - rsbeq lr, r7, r4, rrx │ │ │ │ - strdeq sp, [r7], #-254 @ 0xffffff02 @ │ │ │ │ - mlseq r7, r2, pc, sp @ │ │ │ │ - strhteq lr, [r7], #-14 │ │ │ │ - rsbeq sp, r7, r8, lsl pc │ │ │ │ - rsbeq lr, r7, r0, asr #1 │ │ │ │ - rsbeq sp, r7, r0, ror #28 │ │ │ │ - rsbeq ip, ip, r6, ror #14 │ │ │ │ - rsbeq sp, r7, r0, lsl #29 │ │ │ │ - rsbeq sp, r7, r8, ror #27 │ │ │ │ - rsbeq ip, ip, lr, ror #13 │ │ │ │ - ldrdeq sp, [r7], #-208 @ 0xffffff30 @ │ │ │ │ - ldrdeq ip, [ip], #-102 @ 0xffffff9a @ │ │ │ │ - strhteq sp, [r7], #-216 @ 0xffffff28 │ │ │ │ - strhteq ip, [ip], #-110 @ 0xffffff92 │ │ │ │ - mlseq r7, r0, sp, sp │ │ │ │ - mlseq ip, r6, r6, ip │ │ │ │ + rsbeq lr, r7, sl, lsr #32 │ │ │ │ + rsbeq lr, r7, r2, ror #1 │ │ │ │ + rsbeq lr, r7, sl │ │ │ │ + strdeq lr, [r7], #-12 @ │ │ │ │ + rsbeq sp, r7, r8, ror #31 │ │ │ │ + rsbeq lr, r7, ip, rrx │ │ │ │ + rsbeq lr, r7, r6 │ │ │ │ + mlseq r7, sl, pc, sp @ │ │ │ │ + rsbeq lr, r7, r6, asr #1 │ │ │ │ + rsbeq sp, r7, r0, lsr #30 │ │ │ │ + rsbeq lr, r7, r8, asr #1 │ │ │ │ + rsbeq sp, r7, r8, ror #28 │ │ │ │ + rsbeq ip, ip, lr, ror #14 │ │ │ │ + rsbeq sp, r7, r8, lsl #29 │ │ │ │ + strdeq sp, [r7], #-208 @ 0xffffff30 @ │ │ │ │ + strdeq ip, [ip], #-102 @ 0xffffff9a @ │ │ │ │ + ldrdeq sp, [r7], #-216 @ 0xffffff28 @ │ │ │ │ + ldrdeq ip, [ip], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq sp, r7, r0, asr #27 │ │ │ │ + rsbeq ip, ip, r6, asr #13 │ │ │ │ + mlseq r7, r8, sp, sp │ │ │ │ + mlseq ip, lr, r6, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecd6e60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff0 │ │ │ │ vaddl.s16 , d30, d3 │ │ │ │ bvs 1ff15c │ │ │ │ stmdavc fp, {r1, r9, sl, lr} │ │ │ │ @@ -373509,16 +373509,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf698300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf968f698 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - strhteq sp, [r7], #-206 @ 0xffffff32 │ │ │ │ - rsbeq lr, r6, r2, lsr r6 │ │ │ │ + rsbeq sp, r7, r6, asr #25 │ │ │ │ + rsbeq lr, r6, sl, lsr r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecd6ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4614 │ │ │ │ blx fff3cb88 │ │ │ │ tstcs r8, sp, lsr sl │ │ │ │ @@ -373579,25 +373579,25 @@ │ │ │ │ @ instruction: 0xf698300c │ │ │ │ stmdami pc, {r0, r1, r5, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6984478 │ │ │ │ sbfx pc, sp, #17, #13 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00f33333 │ │ │ │ - strhteq sp, [r7], #-204 @ 0xffffff34 │ │ │ │ + rsbeq sp, r7, r4, asr #25 │ │ │ │ @ instruction: 0xfffff729 │ │ │ │ @ instruction: 0xfffff747 │ │ │ │ - rsbeq sp, r7, r0, lsl #24 │ │ │ │ - rsbeq lr, r6, r4, ror r5 │ │ │ │ - rsbeq sp, r7, r4, ror #23 │ │ │ │ - rsbeq lr, r6, r8, asr r5 │ │ │ │ - rsbeq sp, r7, r8, asr #23 │ │ │ │ - rsbeq lr, r6, ip, lsr r5 │ │ │ │ - rsbeq sp, r7, sl, lsr #23 │ │ │ │ - rsbeq lr, r6, ip, lsl r5 │ │ │ │ + rsbeq sp, r7, r8, lsl #24 │ │ │ │ + rsbeq lr, r6, ip, ror r5 │ │ │ │ + rsbeq sp, r7, ip, ror #23 │ │ │ │ + rsbeq lr, r6, r0, ror #10 │ │ │ │ + ldrdeq sp, [r7], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq lr, r6, r4, asr #10 │ │ │ │ + strhteq sp, [r7], #-178 @ 0xffffff4e │ │ │ │ + rsbeq lr, r6, r4, lsr #10 │ │ │ │ @ instruction: 0xf5036843 │ │ │ │ ldc 3, cr6, [r3, #696] @ 0x2b8 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ stmdale r2, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ bleq e7b48c │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ @@ -373725,18 +373725,18 @@ │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ bleq 1bb650 │ │ │ │ @ instruction: 0xf691e7db │ │ │ │ svclt 0x0000ec48 │ │ │ │ ... │ │ │ │ ldrshteq lr, [r1], #-174 @ 0xffffff52 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, r7, ip, lsr sl │ │ │ │ + rsbeq sp, r7, r4, asr #20 │ │ │ │ @ instruction: 0x0071ea92 │ │ │ │ - rsbeq sp, r7, lr, asr #19 │ │ │ │ - rsbeq lr, r6, r2, asr #6 │ │ │ │ + ldrdeq sp, [r7], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq lr, r6, sl, asr #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r6, r1, asr #20 │ │ │ │ ldrbtmi r4, [sl], #-2881 @ 0xfffff4bf │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -373801,21 +373801,21 @@ │ │ │ │ stmdami ip, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff20f697 │ │ │ │ strb r9, [fp, r1, lsl #22] │ │ │ │ bl fec3db88 │ │ │ │ ldrhteq lr, [r1], #-154 @ 0xffffff66 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r7, r8, r8, sp │ │ │ │ - rsbeq lr, r6, ip, lsl #4 │ │ │ │ + rsbeq sp, r7, r0, lsr #17 │ │ │ │ + rsbeq lr, r6, r4, lsl r2 │ │ │ │ rsbseq lr, r1, r0, lsr #18 │ │ │ │ - rsbeq sp, r7, ip, asr r8 │ │ │ │ - ldrdeq lr, [r6], #-16 @ │ │ │ │ - rsbeq sp, r7, lr, lsr #16 │ │ │ │ - rsbeq lr, r6, r2, lsr #3 │ │ │ │ + rsbeq sp, r7, r4, ror #16 │ │ │ │ + ldrdeq lr, [r6], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq sp, r7, r6, lsr r8 │ │ │ │ + rsbeq lr, r6, sl, lsr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd7370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46170fd0 │ │ │ │ blmi ed2a4c │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ @ instruction: 0x46064934 │ │ │ │ @@ -373867,20 +373867,20 @@ │ │ │ │ svclt 0x0000eb30 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00747ae1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbseq lr, r1, lr, ror r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, r7, ip, lsr #19 │ │ │ │ - rsbeq sp, r7, r0, ror #18 │ │ │ │ + strhteq sp, [r7], #-148 @ 0xffffff6c │ │ │ │ + rsbeq sp, r7, r8, ror #18 │ │ │ │ rsbseq lr, r1, r2, lsl r8 │ │ │ │ - rsbeq sp, r7, r2, asr r7 │ │ │ │ - rsbeq lr, r6, r4, asr #1 │ │ │ │ - rsbeq sp, r7, lr, lsl #18 │ │ │ │ + rsbeq sp, r7, sl, asr r7 │ │ │ │ + rsbeq lr, r6, ip, asr #1 │ │ │ │ + rsbeq sp, r7, r6, lsl r9 │ │ │ │ ldrdgt pc, [r8], -r0 │ │ │ │ strbmi r6, [r3, #-2563]! @ 0xfffff5fd │ │ │ │ ldrlt sp, [r0, #-101]! @ 0xffffff9b │ │ │ │ cmpppl r6, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ cmpppl r5, r5, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4e04e9d0 │ │ │ │ blvc 1bbd48 │ │ │ │ @@ -374101,23 +374101,23 @@ │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 6, cr15, [r6], {151} @ 0x97 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrdeq sp, [r7], #-76 @ 0xffffffb4 @ │ │ │ │ - ldrdeq sp, [r7], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq sp, r6, r8, asr #26 │ │ │ │ - rsbeq sp, r7, lr, lsr #7 │ │ │ │ - rsbeq sp, r6, r0, lsr #26 │ │ │ │ - mlseq r7, r4, r3, sp │ │ │ │ - mlseq ip, sl, ip, fp │ │ │ │ - rsbeq sp, r7, ip, ror r3 │ │ │ │ - rsbeq sp, r6, lr, ror #25 │ │ │ │ + rsbeq sp, r7, r4, ror #9 │ │ │ │ + ldrdeq sp, [r7], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq sp, r6, r0, asr sp │ │ │ │ + strhteq sp, [r7], #-54 @ 0xffffffca │ │ │ │ + rsbeq sp, r6, r8, lsr #26 │ │ │ │ + mlseq r7, ip, r3, sp │ │ │ │ + rsbeq fp, ip, r2, lsr #25 │ │ │ │ + rsbeq sp, r7, r4, lsl #7 │ │ │ │ + strdeq sp, [r6], #-198 @ 0xffffff3a @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd7830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ vsubhn.i32 d4, q7, │ │ │ │ @ instruction: 0x4604f851 │ │ │ │ @@ -374143,17 +374143,17 @@ │ │ │ │ ldrbtmi r2, [r8], #-423 @ 0xfffffe59 │ │ │ │ @ instruction: 0xf697300c │ │ │ │ stmdami r6, {r0, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 6, cr15, [ip], #-604 @ 0xfffffda4 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq sp, r7, sl, asr #6 │ │ │ │ - rsbeq sp, r7, r6, asr #5 │ │ │ │ - rsbeq sp, r6, sl, lsr ip │ │ │ │ + rsbeq sp, r7, r2, asr r3 │ │ │ │ + rsbeq sp, r7, lr, asr #5 │ │ │ │ + rsbeq sp, r6, r2, asr #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r4, r2, r7, lsr sl │ │ │ │ @ instruction: 0x46054b37 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -374208,17 +374208,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ andlt r2, r2, r1 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmda r8!, {r0, r4, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbseq lr, r1, ip, lsr #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, r7, r6, lsl #5 │ │ │ │ - rsbeq sp, r7, r8, ror r2 │ │ │ │ - rsbeq sp, r7, r4, ror #4 │ │ │ │ + rsbeq sp, r7, lr, lsl #5 │ │ │ │ + rsbeq sp, r7, r0, lsl #5 │ │ │ │ + rsbeq sp, r7, ip, ror #4 │ │ │ │ rsbseq lr, r1, r0, ror r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r3], r5, lsl #1 │ │ │ │ strmi r4, [pc], -r8, lsl #12 │ │ │ │ @@ -374397,25 +374397,25 @@ │ │ │ │ svclt 0x0000e7e1 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq sp, r7, ip, lsr #2 │ │ │ │ - rsbeq sp, r6, sl, lsr #21 │ │ │ │ - strhteq ip, [r7], #-244 @ 0xffffff0c │ │ │ │ - rsbeq sp, r6, r8, lsr #18 │ │ │ │ - ldrdeq ip, [r7], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq ip, r7, r6, lsr pc │ │ │ │ - strhteq sp, [r6], #-128 @ 0xffffff80 │ │ │ │ - rsbeq ip, r7, r0, lsl #30 │ │ │ │ - rsbeq sp, r6, r2, ror r8 │ │ │ │ - rsbeq ip, r7, r4, ror #29 │ │ │ │ - rsbeq sp, r6, r6, asr r8 │ │ │ │ + rsbeq sp, r7, r4, lsr r1 │ │ │ │ + strhteq sp, [r6], #-162 @ 0xffffff5e │ │ │ │ + strhteq ip, [r7], #-252 @ 0xffffff04 │ │ │ │ + rsbeq sp, r6, r0, lsr r9 │ │ │ │ + ldrdeq ip, [r7], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq ip, r7, lr, lsr pc │ │ │ │ + strhteq sp, [r6], #-136 @ 0xffffff78 │ │ │ │ + rsbeq ip, r7, r8, lsl #30 │ │ │ │ + rsbeq sp, r6, sl, ror r8 │ │ │ │ + rsbeq ip, r7, ip, ror #29 │ │ │ │ + rsbeq sp, r6, lr, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd7cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vsubhn.i32 d4, , q4 │ │ │ │ stmdavs r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcmi 3, cr11, [r4], {37} @ 0x25 │ │ │ │ @@ -374435,15 +374435,15 @@ │ │ │ │ adcne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf8bcf693 │ │ │ │ strtmi r9, [r1], -r1, lsl #16 │ │ │ │ adcne pc, r3, #64, 4 │ │ │ │ @ instruction: 0xf896f693 │ │ │ │ andlt r2, r3, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq ip, r7, r2, lsr #29 │ │ │ │ + rsbeq ip, r7, sl, lsr #29 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldrtpl pc, [r0], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb094 │ │ │ │ @ instruction: 0x460734b0 │ │ │ │ @@ -374739,68 +374739,68 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ andeq r0, r0, r1 │ │ │ │ ... │ │ │ │ rsbseq sp, r1, r0, lsr #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, r7, r0, lsr lr │ │ │ │ - rsbeq ip, r7, r4, ror #26 │ │ │ │ - ldrdeq sp, [r6], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq ip, r7, r6, lsr sp │ │ │ │ - rsbeq sp, r6, sl, lsr #13 │ │ │ │ - rsbeq ip, r7, lr, lsl sp │ │ │ │ - mlseq r6, r2, r6, sp │ │ │ │ - rsbeq ip, r7, lr, lsl sp │ │ │ │ - rsbeq ip, r7, r0, lsl sp │ │ │ │ - strdeq ip, [r7], #-206 @ 0xffffff32 @ │ │ │ │ - strhteq ip, [r7], #-192 @ 0xffffff40 │ │ │ │ - rsbeq sp, r6, r4, lsr #12 │ │ │ │ - rsbeq ip, r7, r8, lsr #24 │ │ │ │ - rsbeq sp, r6, r6, lsr #11 │ │ │ │ - rsbeq ip, r7, ip, lsr #27 │ │ │ │ + rsbeq ip, r7, r8, lsr lr │ │ │ │ + rsbeq ip, r7, ip, ror #26 │ │ │ │ + rsbeq sp, r6, r6, ror #13 │ │ │ │ + rsbeq ip, r7, lr, lsr sp │ │ │ │ + strhteq sp, [r6], #-98 @ 0xffffff9e │ │ │ │ + rsbeq ip, r7, r6, lsr #26 │ │ │ │ + mlseq r6, sl, r6, sp │ │ │ │ + rsbeq ip, r7, r6, lsr #26 │ │ │ │ + rsbeq ip, r7, r8, lsl sp │ │ │ │ + rsbeq ip, r7, r6, lsl #26 │ │ │ │ + strhteq ip, [r7], #-200 @ 0xffffff38 │ │ │ │ + rsbeq sp, r6, ip, lsr #12 │ │ │ │ + rsbeq ip, r7, r0, lsr ip │ │ │ │ + rsbeq sp, r6, lr, lsr #11 │ │ │ │ + strhteq ip, [r7], #-212 @ 0xffffff2c │ │ │ │ andeq r1, r0, fp, asr ip │ │ │ │ - rsbeq ip, r7, r8, lsl #27 │ │ │ │ - mlseq r7, sl, fp, ip │ │ │ │ - rsbeq sp, r6, lr, lsl #10 │ │ │ │ + mlseq r7, r0, sp, ip │ │ │ │ + rsbeq ip, r7, r2, lsr #23 │ │ │ │ + rsbeq sp, r6, r6, lsl r5 │ │ │ │ rsbseq sp, r1, r8, lsr #24 │ │ │ │ strdeq r0, [r0], -sp │ │ │ │ @ instruction: 0xfffff8af │ │ │ │ - rsbeq ip, r7, r0, asr #22 │ │ │ │ - strhteq sp, [r6], #-68 @ 0xffffffbc │ │ │ │ - rsbeq ip, r7, r6, lsr #22 │ │ │ │ - mlseq r6, sl, r4, sp │ │ │ │ + rsbeq ip, r7, r8, asr #22 │ │ │ │ + strhteq sp, [r6], #-76 @ 0xffffffb4 │ │ │ │ + rsbeq ip, r7, lr, lsr #22 │ │ │ │ + rsbeq sp, r6, r2, lsr #9 │ │ │ │ @ instruction: 0xffffee09 │ │ │ │ @ instruction: 0xfffffc6f │ │ │ │ - rsbeq ip, r7, r8, ror #21 │ │ │ │ - rsbeq sp, r6, ip, asr r4 │ │ │ │ - rsbeq ip, r7, lr, asr #21 │ │ │ │ - rsbeq sp, r6, r2, asr #8 │ │ │ │ + strdeq ip, [r7], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq sp, r6, r4, ror #8 │ │ │ │ + ldrdeq ip, [r7], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq sp, r6, sl, asr #8 │ │ │ │ @ instruction: 0xfffff919 │ │ │ │ - rsbeq ip, r7, r2, lsr #21 │ │ │ │ - rsbeq sp, r6, r6, lsl r4 │ │ │ │ + rsbeq ip, r7, sl, lsr #21 │ │ │ │ + rsbeq sp, r6, lr, lsl r4 │ │ │ │ @ instruction: 0xfffff755 │ │ │ │ - rsbeq ip, r7, r6, ror sl │ │ │ │ - rsbeq sp, r6, sl, ror #7 │ │ │ │ - rsbeq ip, r7, r8, asr sl │ │ │ │ - rsbeq sp, r6, sl, asr #7 │ │ │ │ - rsbeq ip, r7, r8, lsr sl │ │ │ │ - rsbeq sp, r6, sl, lsr #7 │ │ │ │ - rsbeq ip, r7, ip, lsl sl │ │ │ │ - rsbeq sp, r6, lr, lsl #7 │ │ │ │ - rsbeq ip, r7, r6, lsl #25 │ │ │ │ - rsbeq ip, r7, r4, lsl ip │ │ │ │ - rsbeq ip, r7, lr, asr #24 │ │ │ │ - ldrdeq ip, [r7], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq sp, r6, r6, asr #6 │ │ │ │ - rsbeq ip, r7, lr, lsl #26 │ │ │ │ - rsbeq ip, r7, ip, lsr ip │ │ │ │ - rsbeq ip, r7, r8, ror #25 │ │ │ │ - rsbeq ip, r7, lr, lsl #19 │ │ │ │ - rsbeq sp, r6, r2, lsl #6 │ │ │ │ + rsbeq ip, r7, lr, ror sl │ │ │ │ + strdeq sp, [r6], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq ip, r7, r0, ror #20 │ │ │ │ + ldrdeq sp, [r6], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq ip, r7, r0, asr #20 │ │ │ │ + strhteq sp, [r6], #-50 @ 0xffffffce │ │ │ │ + rsbeq ip, r7, r4, lsr #20 │ │ │ │ + mlseq r6, r6, r3, sp │ │ │ │ + rsbeq ip, r7, lr, lsl #25 │ │ │ │ + rsbeq ip, r7, ip, lsl ip │ │ │ │ + rsbeq ip, r7, r6, asr ip │ │ │ │ + ldrdeq ip, [r7], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq sp, r6, lr, asr #6 │ │ │ │ + rsbeq ip, r7, r6, lsl sp │ │ │ │ + rsbeq ip, r7, r4, asr #24 │ │ │ │ + strdeq ip, [r7], #-192 @ 0xffffff40 @ │ │ │ │ + mlseq r7, r6, r9, ip │ │ │ │ + rsbeq sp, r6, sl, lsl #6 │ │ │ │ @ instruction: 0xf06f9b11 │ │ │ │ @ instruction: 0xf04f4200 │ │ │ │ andls r3, r3, #-1073741761 @ 0xc000003f │ │ │ │ cmpcc r8, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf8df4aff │ │ │ │ andls r1, r1, r0, lsl #8 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ @@ -375052,76 +375052,76 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, r9, r0 │ │ │ │ ... │ │ │ │ ldrbmi r5, [ip], r4, ror #26 │ │ │ │ svccc 0x00d77803 │ │ │ │ ldcpl 1, cr13, [r1], {78} @ 0x4e │ │ │ │ svccc 0x00e443fe │ │ │ │ - rsbeq ip, r7, r0, asr #23 │ │ │ │ - rsbeq ip, r7, lr, asr #23 │ │ │ │ - rsbeq ip, r7, r0, asr #16 │ │ │ │ - strhteq sp, [r6], #-20 @ 0xffffffec │ │ │ │ - mlseq r7, sl, fp, ip │ │ │ │ - strhteq ip, [r7], #-186 @ 0xffffff46 │ │ │ │ - rsbeq ip, r7, r6, ror #15 │ │ │ │ - rsbeq sp, r6, sl, asr r1 │ │ │ │ - rsbeq ip, r7, r4, lsr #23 │ │ │ │ - ldrdeq ip, [r7], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq ip, r7, r8, lsr #15 │ │ │ │ - rsbeq sp, r6, ip, lsl r1 │ │ │ │ + rsbeq ip, r7, r8, asr #23 │ │ │ │ + ldrdeq ip, [r7], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq ip, r7, r8, asr #16 │ │ │ │ + strhteq sp, [r6], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq ip, r7, r2, lsr #23 │ │ │ │ rsbeq ip, r7, r2, asr #23 │ │ │ │ - rsbeq ip, r7, r4, lsl ip │ │ │ │ - rsbeq ip, r7, r4, ror #14 │ │ │ │ - ldrdeq sp, [r6], #-8 @ │ │ │ │ - strdeq ip, [r7], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq ip, r7, lr, lsr ip │ │ │ │ - rsbeq ip, r7, sl, lsr #14 │ │ │ │ - mlseq r6, lr, r0, sp │ │ │ │ - rsbeq ip, r7, lr, lsr #24 │ │ │ │ - rsbeq ip, r7, r0, ror #24 │ │ │ │ - rsbeq ip, r7, lr, ror #13 │ │ │ │ - rsbeq sp, r6, r2, rrx │ │ │ │ - rsbeq ip, r7, r0, asr ip │ │ │ │ - mlseq r7, r6, ip, ip │ │ │ │ - rsbeq ip, r7, sl, lsr #13 │ │ │ │ - rsbeq sp, r6, lr, lsl r0 │ │ │ │ - rsbeq ip, r7, r4, ror ip │ │ │ │ + rsbeq ip, r7, lr, ror #15 │ │ │ │ + rsbeq sp, r6, r2, ror #2 │ │ │ │ + rsbeq ip, r7, ip, lsr #23 │ │ │ │ + rsbeq ip, r7, r0, ror #23 │ │ │ │ + strhteq ip, [r7], #-112 @ 0xffffff90 │ │ │ │ + rsbeq sp, r6, r4, lsr #2 │ │ │ │ + rsbeq ip, r7, sl, asr #23 │ │ │ │ + rsbeq ip, r7, ip, lsl ip │ │ │ │ + rsbeq ip, r7, ip, ror #14 │ │ │ │ + rsbeq sp, r6, r0, ror #1 │ │ │ │ + rsbeq ip, r7, r6, lsl #24 │ │ │ │ + rsbeq ip, r7, r6, asr #24 │ │ │ │ + rsbeq ip, r7, r2, lsr r7 │ │ │ │ + rsbeq sp, r6, r6, lsr #1 │ │ │ │ + rsbeq ip, r7, r6, lsr ip │ │ │ │ + rsbeq ip, r7, r8, ror #24 │ │ │ │ + strdeq ip, [r7], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq sp, r6, sl, rrx │ │ │ │ + rsbeq ip, r7, r8, asr ip │ │ │ │ + mlseq r7, lr, ip, ip │ │ │ │ + strhteq ip, [r7], #-98 @ 0xffffff9e │ │ │ │ + rsbeq sp, r6, r6, lsr #32 │ │ │ │ + rsbeq ip, r7, ip, ror ip │ │ │ │ + strhteq ip, [r7], #-206 @ 0xffffff32 │ │ │ │ + rsbeq ip, r7, lr, ror #12 │ │ │ │ + rsbeq ip, r6, r2, ror #31 │ │ │ │ + ldrdeq ip, [r7], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq ip, r7, sl, lsl #25 │ │ │ │ + rsbeq ip, r7, sl, lsr #12 │ │ │ │ + mlseq r6, lr, pc, ip @ │ │ │ │ strhteq ip, [r7], #-198 @ 0xffffff3a │ │ │ │ - rsbeq ip, r7, r6, ror #12 │ │ │ │ - ldrdeq ip, [r6], #-250 @ 0xffffff06 @ │ │ │ │ - ldrdeq ip, [r7], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq ip, r7, r2, lsl #25 │ │ │ │ - rsbeq ip, r7, r2, lsr #12 │ │ │ │ - mlseq r6, r6, pc, ip @ │ │ │ │ - rsbeq ip, r7, lr, lsr #25 │ │ │ │ - rsbeq ip, r7, r8, lsl #26 │ │ │ │ - ldrdeq ip, [r7], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq ip, r6, r0, asr pc │ │ │ │ - rsbeq r9, r7, lr, lsr #7 │ │ │ │ - rsbeq ip, r7, r2, ror #25 │ │ │ │ - rsbeq ip, r7, r6, lsl #26 │ │ │ │ - mlseq r7, lr, r5, ip │ │ │ │ - rsbeq ip, r6, r2, lsl pc │ │ │ │ - rsbeq ip, r7, lr, lsl #27 │ │ │ │ - rsbeq ip, r7, r8, ror #25 │ │ │ │ - rsbeq ip, r7, r0, ror #26 │ │ │ │ - rsbeq ip, r7, ip, asr r5 │ │ │ │ - ldrdeq ip, [r6], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq ip, r7, r2, asr sp │ │ │ │ - rsbeq ip, r7, r6, ror sp │ │ │ │ - rsbeq ip, r7, r2, lsr #10 │ │ │ │ - mlseq r6, r6, lr, ip │ │ │ │ - rsbeq ip, r7, ip, asr sp │ │ │ │ - rsbeq ip, r7, r2, lsr #27 │ │ │ │ - ldrdeq ip, [r7], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq ip, r6, r2, asr lr │ │ │ │ - rsbeq ip, r7, lr, lsl #27 │ │ │ │ - ldrdeq ip, [r7], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq ip, r7, r2, lsr #9 │ │ │ │ - rsbeq ip, r6, r6, lsl lr │ │ │ │ + rsbeq ip, r7, r0, lsl sp │ │ │ │ + rsbeq ip, r7, r4, ror #11 │ │ │ │ + rsbeq ip, r6, r8, asr pc │ │ │ │ + strhteq r9, [r7], #-54 @ 0xffffffca │ │ │ │ + rsbeq ip, r7, sl, ror #25 │ │ │ │ + rsbeq ip, r7, lr, lsl #26 │ │ │ │ + rsbeq ip, r7, r6, lsr #11 │ │ │ │ + rsbeq ip, r6, sl, lsl pc │ │ │ │ + mlseq r7, r6, sp, ip │ │ │ │ + strdeq ip, [r7], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq ip, r7, r8, ror #26 │ │ │ │ + rsbeq ip, r7, r4, ror #10 │ │ │ │ + ldrdeq ip, [r6], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq ip, r7, sl, asr sp │ │ │ │ + rsbeq ip, r7, lr, ror sp │ │ │ │ + rsbeq ip, r7, sl, lsr #10 │ │ │ │ + mlseq r6, lr, lr, ip │ │ │ │ + rsbeq ip, r7, r4, ror #26 │ │ │ │ + rsbeq ip, r7, sl, lsr #27 │ │ │ │ + rsbeq ip, r7, r6, ror #9 │ │ │ │ + rsbeq ip, r6, sl, asr lr │ │ │ │ + mlseq r7, r6, sp, ip │ │ │ │ + ldrdeq ip, [r7], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq ip, r7, sl, lsr #9 │ │ │ │ + rsbeq ip, r6, lr, lsl lr │ │ │ │ @ instruction: 0x26009b11 │ │ │ │ @ instruction: 0xf8df2101 │ │ │ │ stmib sp, {r3, r5, sl, sp}^ │ │ │ │ orrscc r1, r0, #0, 12 │ │ │ │ strtne pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0x4638447a │ │ │ │ strvs lr, [r2], -sp, asr #19 │ │ │ │ @@ -375154,15 +375154,15 @@ │ │ │ │ ldmmi r1!, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [r0], {150} @ 0x96 │ │ │ │ bllt febbf67c │ │ │ │ andcs r9, r0, #17408 @ 0x4400 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ - blvs 85bcfc │ │ │ │ + blvs 85bcfc │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ @ instruction: 0x33281204 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ bmi ffb12f84 │ │ │ │ ldrbtmi r4, [sl], #-2534 @ 0xfffff61a │ │ │ │ strvs lr, [r8], -sp, asr #19 │ │ │ │ @@ -375381,68 +375381,68 @@ │ │ │ │ svccc 0x00e4cccc │ │ │ │ mvnpl r8, pc, lsl r5 │ │ │ │ svccc 0x00d51eb8 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00e33333 │ │ │ │ - rsbeq ip, r7, r4, lsl #25 │ │ │ │ - rsbeq ip, r7, r4, lsr #25 │ │ │ │ - rsbeq ip, r7, ip, lsr r3 │ │ │ │ - rsbeq ip, r6, lr, lsr #25 │ │ │ │ - strhteq ip, [r7], #-204 @ 0xffffff34 │ │ │ │ - rsbeq ip, r7, r2, ror ip │ │ │ │ - rsbeq ip, r7, lr, ror #5 │ │ │ │ - rsbeq ip, r6, r2, ror #24 │ │ │ │ - rsbeq ip, r7, r6, ror ip │ │ │ │ - strhteq ip, [r7], #-200 @ 0xffffff38 │ │ │ │ - mlseq r7, r8, r2, ip │ │ │ │ - rsbeq ip, r6, ip, lsl #24 │ │ │ │ + rsbeq ip, r7, ip, lsl #25 │ │ │ │ + rsbeq ip, r7, ip, lsr #25 │ │ │ │ + rsbeq ip, r7, r4, asr #6 │ │ │ │ + strhteq ip, [r6], #-198 @ 0xffffff3a │ │ │ │ + rsbeq ip, r7, r4, asr #25 │ │ │ │ + rsbeq ip, r7, sl, ror ip │ │ │ │ + strdeq ip, [r7], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq ip, r6, sl, ror #24 │ │ │ │ + rsbeq ip, r7, lr, ror ip │ │ │ │ + rsbeq ip, r7, r0, asr #25 │ │ │ │ + rsbeq ip, r7, r0, lsr #5 │ │ │ │ + rsbeq ip, r6, r4, lsl ip │ │ │ │ andeq r1, r0, pc, lsl #5 │ │ │ │ - rsbeq ip, r7, r6, asr #8 │ │ │ │ - mlseq r7, sl, ip, ip │ │ │ │ - rsbeq ip, r7, r8, asr #4 │ │ │ │ - strhteq ip, [r6], #-188 @ 0xffffff44 │ │ │ │ - rsbeq ip, r7, r6, ror #4 │ │ │ │ - rsbeq r8, r8, ip, ror r9 │ │ │ │ + rsbeq ip, r7, lr, asr #8 │ │ │ │ + rsbeq ip, r7, r2, lsr #25 │ │ │ │ + rsbeq ip, r7, r0, asr r2 │ │ │ │ + rsbeq ip, r6, r4, asr #23 │ │ │ │ + rsbeq ip, r7, lr, ror #4 │ │ │ │ + rsbeq r8, r8, r4, lsl #19 │ │ │ │ @ instruction: 0xffffebeb │ │ │ │ - ldrdeq ip, [r7], #-180 @ 0xffffff4c @ │ │ │ │ + ldrdeq ip, [r7], #-188 @ 0xffffff44 @ │ │ │ │ @ instruction: 0xffffdc8d │ │ │ │ - rsbeq ip, r7, sl, asr #2 │ │ │ │ - strhteq ip, [r6], #-174 @ 0xffffff52 │ │ │ │ - rsbeq ip, r7, r2, lsr r1 │ │ │ │ - rsbeq ip, r6, r4, lsr #21 │ │ │ │ - rsbeq ip, r7, r4, lsl r1 │ │ │ │ - rsbeq ip, r6, r8, lsl #21 │ │ │ │ - strdeq ip, [r7], #-12 @ │ │ │ │ - rsbeq ip, r6, lr, ror #20 │ │ │ │ + rsbeq ip, r7, r2, asr r1 │ │ │ │ + rsbeq ip, r6, r6, asr #21 │ │ │ │ + rsbeq ip, r7, sl, lsr r1 │ │ │ │ + rsbeq ip, r6, ip, lsr #21 │ │ │ │ + rsbeq ip, r7, ip, lsl r1 │ │ │ │ + mlseq r6, r0, sl, ip │ │ │ │ + rsbeq ip, r7, r4, lsl #2 │ │ │ │ + rsbeq ip, r6, r6, ror sl │ │ │ │ @ instruction: 0xffffdc0b │ │ │ │ - rsbeq ip, r7, r8, lsr fp │ │ │ │ - strhteq ip, [r7], #-12 │ │ │ │ - rsbeq ip, r6, lr, lsr #20 │ │ │ │ - rsbeq ip, r7, r0, lsr #1 │ │ │ │ - rsbeq ip, r6, r4, lsl sl │ │ │ │ + rsbeq ip, r7, r0, asr #22 │ │ │ │ + rsbeq ip, r7, r4, asr #1 │ │ │ │ + rsbeq ip, r6, r6, lsr sl │ │ │ │ + rsbeq ip, r7, r8, lsr #1 │ │ │ │ + rsbeq ip, r6, ip, lsl sl │ │ │ │ @ instruction: 0xffffeb9d │ │ │ │ - rsbeq ip, r7, lr, ror #21 │ │ │ │ - rsbeq ip, r7, r2, rrx │ │ │ │ - ldrdeq ip, [r6], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq ip, r7, r6, asr #32 │ │ │ │ - strhteq ip, [r6], #-154 @ 0xffffff66 │ │ │ │ - rsbeq ip, r7, ip, lsr #32 │ │ │ │ - rsbeq sl, ip, r2, lsr r9 │ │ │ │ + strdeq ip, [r7], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq ip, r7, sl, rrx │ │ │ │ + ldrdeq ip, [r6], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq ip, r7, lr, asr #32 │ │ │ │ + rsbeq ip, r6, r2, asr #19 │ │ │ │ + rsbeq ip, r7, r4, lsr r0 │ │ │ │ + rsbeq sl, ip, sl, lsr r9 │ │ │ │ @ instruction: 0xffffeaeb │ │ │ │ - rsbeq ip, r7, r0, lsl #21 │ │ │ │ + rsbeq ip, r7, r8, lsl #21 │ │ │ │ @ instruction: 0xffffe7f7 │ │ │ │ - rsbeq ip, r7, sl, asr #20 │ │ │ │ - rsbeq ip, r7, lr, asr #20 │ │ │ │ - rsbeq ip, r7, r6, lsl #21 │ │ │ │ - rsbeq fp, r7, r6, lsr #31 │ │ │ │ - rsbeq ip, r6, sl, lsl r9 │ │ │ │ - rsbeq fp, r7, sl, lsl #31 │ │ │ │ - strdeq ip, [r6], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq ip, r7, r2, asr sl │ │ │ │ + rsbeq ip, r7, r6, asr sl │ │ │ │ + rsbeq ip, r7, lr, lsl #21 │ │ │ │ + rsbeq fp, r7, lr, lsr #31 │ │ │ │ + rsbeq ip, r6, r2, lsr #18 │ │ │ │ + mlseq r7, r2, pc, fp @ │ │ │ │ + rsbeq ip, r6, r4, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecd8cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf81cf7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -375452,16 +375452,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf96cf696 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6964478 │ │ │ │ blls 2003cc │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq fp, r7, ip, lsr lr │ │ │ │ - strhteq ip, [r6], #-112 @ 0xffffff90 │ │ │ │ + rsbeq fp, r7, r4, asr #28 │ │ │ │ + strhteq ip, [r6], #-120 @ 0xffffff88 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd8d48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1385890 │ │ │ │ blmi 13addf0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldrbtmi r4, [r9], #-2375 @ 0xfffff6b9 │ │ │ │ @@ -375532,18 +375532,18 @@ │ │ │ │ pldw [r0], r5, lsl #24 │ │ │ │ ldc 8, cr14, [sp, #440] @ 0x1b8 │ │ │ │ mcrr 11, 0, r7, r1, cr0 │ │ │ │ vdup.32 d6, r0 │ │ │ │ ldr r0, [r0, r7, lsl #22]! │ │ │ │ rsbseq ip, r1, r6, lsr #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq fp, [r7], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq fp, r7, r2, lsr #27 │ │ │ │ - rsbeq ip, r7, sl, ror #1 │ │ │ │ - strhteq ip, [r7], #-132 @ 0xffffff7c │ │ │ │ + ldrdeq fp, [r7], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq fp, r7, sl, lsr #27 │ │ │ │ + strdeq ip, [r7], #-2 @ │ │ │ │ + strhteq ip, [r7], #-140 @ 0xffffff74 │ │ │ │ rsbseq ip, r1, r6, lsr #28 │ │ │ │ cmnpgt r4, #14614528 @ p-variant is OBSOLETE @ 0xdf0000 │ │ │ │ movwls sl, #2832 @ 0xb10 │ │ │ │ ldrbtmi sl, [ip], #3334 @ 0xd06 │ │ │ │ blvs ff5bd318 │ │ │ │ strteq pc, [r8], -ip, lsl #2 │ │ │ │ ldrbeq pc, [r0, -ip, lsl #2] @ │ │ │ │ @@ -375642,15 +375642,15 @@ │ │ │ │ vpmin.u8 d15, d0, d0 │ │ │ │ strle r8, [r7, #-540] @ 0xfffffde4 │ │ │ │ blvs 1f7d49c │ │ │ │ blcs ff33d8f4 │ │ │ │ blx 5bd9ec │ │ │ │ andshi pc, r9, #128, 4 │ │ │ │ blpl 12bd704 │ │ │ │ - bvs 87d57c │ │ │ │ + bvs 87d57c │ │ │ │ blmi ffb3d918 │ │ │ │ blvs 23d850 │ │ │ │ bpl 8bd588 │ │ │ │ mrc 15, 5, r6, cr8, cr2, {2} │ │ │ │ vsub.f64 d5, d22, d21 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ @ instruction: 0xb12a6b05 │ │ │ │ @@ -375759,26 +375759,26 @@ │ │ │ │ svccc 0x00e33333 │ │ │ │ ldmdble r6, {r0, r1, r3, r5, r8, r9, sl, pc} │ │ │ │ svccc 0x00c3f7ce │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrclt 6, 5, ip, cr0, cr7, {7} │ │ │ │ - mlseq sp, r2, sl, r2 │ │ │ │ + mlseq sp, sl, sl, r2 │ │ │ │ stmdbcs r0, {r0, r4, r6, r7, r9, fp, sp, lr} │ │ │ │ andhi pc, r6, #0 │ │ │ │ blmi ff2fdae4 │ │ │ │ blcs 33d660 >::_M_default_append(unsigned int)@@Base+0xb7d5c> │ │ │ │ blx 5bdbe0 │ │ │ │ tstphi r2, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ blcs ff27daf4 │ │ │ │ blx 5bdbec │ │ │ │ tstphi r6, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ blpl 12bd904 │ │ │ │ - bvs 87d67c │ │ │ │ + bvs 87d67c │ │ │ │ andsne lr, ip, #3440640 @ 0x348000 │ │ │ │ blvs ff33db1c │ │ │ │ blmi 23da54 │ │ │ │ bne fe5bd858 │ │ │ │ blpl ffafdb28 │ │ │ │ blvs 2bd924 >::_M_default_append(unsigned int)@@Base+0x38020> │ │ │ │ blvs 2fd8e8 >::_M_default_append(unsigned int)@@Base+0x77fe4> │ │ │ │ @@ -376012,17 +376012,17 @@ │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrclt 6, 5, ip, cr0, cr7, {7} │ │ │ │ ... │ │ │ │ andeq r4, ip, #3047424 @ 0x2e8000 │ │ │ │ svccc 0x00e2872b │ │ │ │ @ instruction: 0x0071c89a │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, r7, r4, lsr #5 │ │ │ │ - strhteq fp, [r7], #-100 @ 0xffffff9c │ │ │ │ - rsbeq ip, r6, r4, lsr #32 │ │ │ │ + rsbeq ip, r7, ip, lsr #5 │ │ │ │ + strhteq fp, [r7], #-108 @ 0xffffff94 │ │ │ │ + rsbeq ip, r6, ip, lsr #32 │ │ │ │ blmi ff2fdedc │ │ │ │ blx 5bdfd4 │ │ │ │ @ instruction: 0xf73fd401 │ │ │ │ ldc 14, cr10, [pc, #924] @ 1827b4 │ │ │ │ str r2, [r2, #2827]! @ 0xb0b │ │ │ │ blmi ff2fdef0 │ │ │ │ blx 5bdfe8 │ │ │ │ @@ -376297,42 +376297,42 @@ │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldmvc r5!, {r6, sl, fp, pc} │ │ │ │ ldrmi sl, [r5], #-3869 @ 0xfffff0e3 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ rsbseq ip, r1, r2, lsl #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, r7, r0, lsr #32 │ │ │ │ - rsbeq ip, r7, r4, lsr #32 │ │ │ │ - rsbeq fp, r7, r0, ror r4 │ │ │ │ - rsbeq fp, r6, r2, ror #27 │ │ │ │ - rsbeq fp, r7, r6, ror #31 │ │ │ │ - strdeq fp, [r7], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq ip, r7, r4, lsr r0 │ │ │ │ - strdeq fp, [r7], #-254 @ 0xffffff02 @ │ │ │ │ - strhteq r1, [ip], #-106 @ 0xffffff96 │ │ │ │ rsbeq ip, r7, r8, lsr #32 │ │ │ │ - rsbeq r5, r6, lr, lsl fp │ │ │ │ - rsbeq fp, r7, r0, lsr #11 │ │ │ │ - rsbeq r2, sl, ip, asr #25 │ │ │ │ - rsbeq pc, r8, r6, lsl #25 │ │ │ │ - rsbeq fp, r7, r0, lsr #31 │ │ │ │ - rsbeq r8, r7, sl, lsl r1 │ │ │ │ - rsbeq fp, r7, r6, lsl #31 │ │ │ │ - rsbeq r8, r7, r2, asr #1 │ │ │ │ - rsbeq fp, r7, r0, ror #30 │ │ │ │ - rsbeq fp, r7, r8, lsl #30 │ │ │ │ - rsbeq pc, r8, r2, lsr fp @ │ │ │ │ - rsbeq pc, r8, ip, lsl #22 │ │ │ │ + rsbeq ip, r7, ip, lsr #32 │ │ │ │ + rsbeq fp, r7, r8, ror r4 │ │ │ │ + rsbeq fp, r6, sl, ror #27 │ │ │ │ + rsbeq fp, r7, lr, ror #31 │ │ │ │ + strdeq fp, [r7], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq ip, r7, ip, lsr r0 │ │ │ │ + rsbeq ip, r7, r6 │ │ │ │ + rsbeq r1, ip, r2, asr #13 │ │ │ │ + rsbeq ip, r7, r0, lsr r0 │ │ │ │ + rsbeq r5, r6, r6, lsr #22 │ │ │ │ + rsbeq fp, r7, r8, lsr #11 │ │ │ │ + ldrdeq r2, [sl], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq pc, r8, lr, lsl #25 │ │ │ │ + rsbeq fp, r7, r8, lsr #31 │ │ │ │ + rsbeq r8, r7, r2, lsr #2 │ │ │ │ + rsbeq fp, r7, lr, lsl #31 │ │ │ │ + rsbeq r8, r7, sl, asr #1 │ │ │ │ + rsbeq fp, r7, r8, ror #30 │ │ │ │ + rsbeq fp, r7, r0, lsl pc │ │ │ │ + rsbeq pc, r8, sl, lsr fp @ │ │ │ │ + rsbeq pc, r8, r4, lsl fp @ │ │ │ │ + rsbeq fp, r7, r0, lsr #29 │ │ │ │ mlseq r7, r8, lr, fp │ │ │ │ - mlseq r7, r0, lr, fp │ │ │ │ rsbseq ip, r1, sl, lsr r2 │ │ │ │ - strhteq fp, [r7], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r7, r7, sl, lsl pc │ │ │ │ - rsbeq r7, r7, r8, lsl #30 │ │ │ │ + rsbeq fp, r7, r6, asr #27 │ │ │ │ + rsbeq r7, r7, r2, lsr #30 │ │ │ │ + rsbeq r7, r7, r0, lsl pc │ │ │ │ @ instruction: 0x3018f8da │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ b b4032c │ │ │ │ bleq 7bd9f8 │ │ │ │ @ instruction: 0xf57fe71e │ │ │ │ ldc 15, cr10, [pc, #36] @ 182920 │ │ │ │ vmov.32 r6, d4[1] │ │ │ │ @@ -376359,20 +376359,20 @@ │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ vqshl.u16 q10, q13, │ │ │ │ strbt pc, [r1], -sp, lsr #17 @ │ │ │ │ svc 0x009cf68e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrclt 6, 5, ip, cr0, cr7, {7} │ │ │ │ - strdeq r7, [r7], #-208 @ 0xffffff30 @ │ │ │ │ + strdeq r7, [r7], #-216 @ 0xffffff28 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecd9b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, ror #23 │ │ │ │ - blmi 8551ec │ │ │ │ + blmi 8551ec │ │ │ │ ldcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldmdbmi sl, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrbtmi r4, [r9], #-1540 @ 0xfffff9fc │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strcc pc, [ip], #-2253 @ 0xfffff733 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf804f3a2 │ │ │ │ @@ -376393,17 +376393,17 @@ │ │ │ │ blls 1d4280 │ │ │ │ ldrbtmi r4, [sl], #-1568 @ 0xfffff9e0 │ │ │ │ cdp2 3, 4, cr15, cr0, cr10, {5} │ │ │ │ @ instruction: 0xf68ee7e1 │ │ │ │ svclt 0x0000ef58 │ │ │ │ rsbseq ip, r1, r4, ror r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, r7, r2, lsr #3 │ │ │ │ + rsbeq fp, r7, sl, lsr #3 │ │ │ │ rsbseq ip, r1, lr, asr #32 │ │ │ │ - rsbeq r7, fp, r2, ror #27 │ │ │ │ + rsbeq r7, fp, sl, ror #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 23dec0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1bc0d44 │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @ instruction: 0xf8df2884 │ │ │ │ @@ -376502,15 +376502,15 @@ │ │ │ │ vstr d7, [r5] │ │ │ │ ldrtmi r7, [r8], -sl, lsl #22 │ │ │ │ ldc2 3, cr15, [r0], #-788 @ 0xfffffcec │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmibvs r6!, {r0, r1, r2, r3, r4, r6, r9, pc}^ │ │ │ │ rsble r2, sl, r0, lsl #28 │ │ │ │ ldmdavs r0!, {r3, r8, r9, fp, ip, pc} │ │ │ │ - blvs 85cd74 │ │ │ │ + blvs 85cd74 │ │ │ │ tstpeq sp, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ ldmdbvs r3!, {r3, r8, r9, ip, pc} │ │ │ │ biceq lr, r3, r0, lsl #22 │ │ │ │ eorscc pc, r3, r0, asr r8 @ │ │ │ │ blls 39462c │ │ │ │ addsmi r6, r3, #4784128 @ 0x490000 │ │ │ │ blle b26fe0 │ │ │ │ @@ -376948,30 +376948,30 @@ │ │ │ │ ... │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ldrsbteq fp, [r1], #-250 @ 0xffffff06 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, r7, r6, ror lr │ │ │ │ - rsbeq fp, r7, sl, ror #22 │ │ │ │ + rsbeq sl, r7, lr, ror lr │ │ │ │ + rsbeq fp, r7, r2, ror fp │ │ │ │ ldrshteq fp, [r1], #-230 @ 0xffffff1a │ │ │ │ - strhteq sl, [r7], #-214 @ 0xffffff2a │ │ │ │ - rsbeq r9, r6, ip, lsl r2 │ │ │ │ - rsbeq sl, r7, ip, lsr #22 │ │ │ │ - mlseq r6, lr, r4, fp │ │ │ │ - rsbeq sl, r7, r6, ror #20 │ │ │ │ - rsbeq fp, r6, r0, ror #7 │ │ │ │ - rsbeq sl, r7, sl, asr #14 │ │ │ │ - strhteq fp, [r6], #-14 │ │ │ │ + strhteq sl, [r7], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r9, r6, r4, lsr #4 │ │ │ │ + rsbeq sl, r7, r4, lsr fp │ │ │ │ + rsbeq fp, r6, r6, lsr #9 │ │ │ │ + rsbeq sl, r7, lr, ror #20 │ │ │ │ + rsbeq fp, r6, r8, ror #7 │ │ │ │ + rsbeq sl, r7, r2, asr r7 │ │ │ │ + rsbeq fp, r6, r6, asr #1 │ │ │ │ + rsbeq sl, r7, r8, lsr r7 │ │ │ │ + strhteq fp, [r6], #-2 │ │ │ │ + rsbeq sl, r7, r8, lsl r7 │ │ │ │ + rsbeq fp, r6, sl, lsl #1 │ │ │ │ rsbeq sl, r7, r0, lsr r7 │ │ │ │ - rsbeq fp, r6, sl, lsr #1 │ │ │ │ - rsbeq sl, r7, r0, lsl r7 │ │ │ │ - rsbeq fp, r6, r2, lsl #1 │ │ │ │ - rsbeq sl, r7, r8, lsr #14 │ │ │ │ vmvn.i32 d20, #-671088640 @ 0xd8000000 │ │ │ │ blls 342300 >::_M_default_append(unsigned int)@@Base+0xbc9fc> │ │ │ │ blvc 33e93c >::_M_default_append(unsigned int)@@Base+0xb9038> │ │ │ │ mrc 8, 1, r6, cr0, cr11, {3} │ │ │ │ @ instruction: 0xf5037b47 │ │ │ │ ldc 3, cr6, [r3, #-704] @ 0xfffffd40 │ │ │ │ vmov.f64 d6, #2 @ 0x40100000 2.250 │ │ │ │ @@ -377223,34 +377223,34 @@ │ │ │ │ movwcs r9, #2566 @ 0xa06 │ │ │ │ ubfx r6, r3, #1, #22 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrclt 6, 5, ip, cr0, cr7, {7} │ │ │ │ ... │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ - strhteq sl, [r7], #-86 @ 0xffffffaa │ │ │ │ - rsbeq sl, r6, sl, lsr #30 │ │ │ │ - mlseq r7, lr, r5, sl │ │ │ │ - rsbeq sl, r6, r2, lsl pc │ │ │ │ - rsbeq fp, r7, r8, asr r2 │ │ │ │ - rsbeq sl, r7, sl, lsr #10 │ │ │ │ - mlseq r6, ip, lr, sl │ │ │ │ - rsbeq sl, r7, sl, lsl #10 │ │ │ │ - rsbeq sl, r6, r4, lsl #29 │ │ │ │ - strhteq sl, [r7], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq sl, r6, r2, lsr lr │ │ │ │ - rsbeq sl, r7, r4, lsr #9 │ │ │ │ - rsbeq sl, r6, r6, lsl lr │ │ │ │ - rsbeq sl, r7, r4, lsr #7 │ │ │ │ - rsbeq sl, r6, r8, lsl sp │ │ │ │ + strhteq sl, [r7], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq sl, r6, r2, lsr pc │ │ │ │ + rsbeq sl, r7, r6, lsr #11 │ │ │ │ + rsbeq sl, r6, sl, lsl pc │ │ │ │ + rsbeq fp, r7, r0, ror #4 │ │ │ │ + rsbeq sl, r7, r2, lsr r5 │ │ │ │ + rsbeq sl, r6, r4, lsr #29 │ │ │ │ + rsbeq sl, r7, r2, lsl r5 │ │ │ │ + rsbeq sl, r6, ip, lsl #29 │ │ │ │ + rsbeq sl, r7, r6, asr #9 │ │ │ │ + rsbeq sl, r6, sl, lsr lr │ │ │ │ + rsbeq sl, r7, ip, lsr #9 │ │ │ │ + rsbeq sl, r6, lr, lsl lr │ │ │ │ + rsbeq sl, r7, ip, lsr #7 │ │ │ │ + rsbeq sl, r6, r0, lsr #26 │ │ │ │ + rsbeq sl, r7, r6, ror #6 │ │ │ │ + ldrdeq sl, [r6], #-202 @ 0xffffff36 @ │ │ │ │ rsbeq sl, r7, lr, asr r3 │ │ │ │ - ldrdeq sl, [r6], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq sl, r7, r6, asr r3 │ │ │ │ - strhteq sl, [r7], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq sl, r6, r2, lsr ip │ │ │ │ + rsbeq sl, r7, r6, asr #5 │ │ │ │ + rsbeq sl, r6, sl, lsr ip │ │ │ │ vmvn.i32 d20, #-671088640 @ 0xd8000000 │ │ │ │ ldrtmi pc, [r8], -r3, asr #18 @ │ │ │ │ blx 16c1742 │ │ │ │ vstr d9, [r3, #24] │ │ │ │ strb r0, [sl, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x46314814 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @@ -377269,18 +377269,18 @@ │ │ │ │ vadd.i8 d20, d0, d8 │ │ │ │ ldrbtmi r4, [r8], #-348 @ 0xfffffea4 │ │ │ │ @ instruction: 0xf694300c │ │ │ │ stmdami r6, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ blx ffc411fa │ │ │ │ svclt 0x0000e604 │ │ │ │ - strdeq sl, [r7], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq sl, r6, sl, ror #22 │ │ │ │ - rsbeq sl, r7, r2, asr #3 │ │ │ │ - rsbeq sl, r6, r6, lsr fp │ │ │ │ + rsbeq sl, r7, r0, lsl #4 │ │ │ │ + rsbeq sl, r6, r2, ror fp │ │ │ │ + rsbeq sl, r7, sl, asr #3 │ │ │ │ + rsbeq sl, r6, lr, lsr fp │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ movweq lr, #2514 @ 0x9d2 │ │ │ │ ldrdgt lr, [r0, -r1] │ │ │ │ svclt 0x00084299 │ │ │ │ svclt 0x000c4584 │ │ │ │ andcs r2, r0, r1 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -377392,29 +377392,29 @@ │ │ │ │ teqpcs r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 10413d8 │ │ │ │ @ instruction: 0xf04f4811 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffec13e4 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - strhteq sl, [r7], #-234 @ 0xffffff16 │ │ │ │ + rsbeq sl, r7, r2, asr #29 │ │ │ │ @ instruction: 0xffffff87 │ │ │ │ @ instruction: 0xffffff69 │ │ │ │ @ instruction: 0xffffff5f │ │ │ │ - rsbeq sl, r7, r8, lsl #29 │ │ │ │ - rsbeq sl, r6, r0, ror #20 │ │ │ │ - rsbeq sl, r7, lr, lsr lr │ │ │ │ - rsbeq sl, r7, r6, lsr #28 │ │ │ │ - strdeq sl, [r6], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq sl, r7, r6, ror #27 │ │ │ │ - strhteq sl, [r6], #-158 @ 0xffffff62 │ │ │ │ - mlseq r7, r4, sp, sl │ │ │ │ - rsbeq sl, r6, sl, ror #18 │ │ │ │ - rsbeq sl, r7, r4, ror sp │ │ │ │ - rsbeq sl, r6, sl, asr #18 │ │ │ │ + mlseq r7, r0, lr, sl │ │ │ │ + rsbeq sl, r6, r8, ror #20 │ │ │ │ + rsbeq sl, r7, r6, asr #28 │ │ │ │ + rsbeq sl, r7, lr, lsr #28 │ │ │ │ + rsbeq sl, r6, r6, lsl #20 │ │ │ │ + rsbeq sl, r7, lr, ror #27 │ │ │ │ + rsbeq sl, r6, r6, asr #19 │ │ │ │ + mlseq r7, ip, sp, sl │ │ │ │ + rsbeq sl, r6, r2, ror r9 │ │ │ │ + rsbeq sl, r7, ip, ror sp │ │ │ │ + rsbeq sl, r6, r2, asr r9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r4, r4, lsr sl │ │ │ │ @ instruction: 0x46054b34 │ │ │ │ stmdavs r8, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -377466,15 +377466,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r2, lsl #2 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ cdp 6, 15, cr15, cr0, cr13, {4} │ │ │ │ rsbseq fp, r1, r0, lsl r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, r7, r4, asr #25 │ │ │ │ + rsbeq sl, r7, ip, asr #25 │ │ │ │ rsbseq sl, r1, lr, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdacd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi b47a58 │ │ │ │ blmi b6fcf0 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ @@ -377513,19 +377513,19 @@ │ │ │ │ @ instruction: 0xf94cf694 │ │ │ │ strtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6944478 │ │ │ │ strb pc, [r5, r7, lsl #20]! @ │ │ │ │ cdp 6, 9, cr15, cr2, cr13, {4} │ │ │ │ rsbseq sl, r1, lr, lsl pc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq sl, [r7], #-184 @ 0xffffff48 │ │ │ │ - rsbeq sl, r7, r0, lsr #23 │ │ │ │ + rsbeq sl, r7, r0, asr #23 │ │ │ │ + rsbeq sl, r7, r8, lsr #23 │ │ │ │ ldrhteq sl, [r1], #-236 @ 0xffffff14 │ │ │ │ - mlseq r7, r8, fp, sl │ │ │ │ - rsbeq sl, r6, r0, ror r7 │ │ │ │ + rsbeq sl, r7, r0, lsr #23 │ │ │ │ + rsbeq sl, r6, r8, ror r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdad98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ vsubhn.i32 d4, q5, │ │ │ │ stmvs r3, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -377552,17 +377552,17 @@ │ │ │ │ ldrbtmi r2, [r8], #-361 @ 0xfffffe97 │ │ │ │ @ instruction: 0xf694300c │ │ │ │ stmdami r6, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9b6f694 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq sl, r7, r2, lsl #22 │ │ │ │ - strdeq sl, [r7], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq sl, r6, lr, asr #13 │ │ │ │ + rsbeq sl, r7, sl, lsl #22 │ │ │ │ + strdeq sl, [r7], #-174 @ 0xffffff52 @ │ │ │ │ + ldrdeq sl, [r6], #-102 @ 0xffffff9a @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0xf8df4614 │ │ │ │ @ instruction: 0xf8df25a0 │ │ │ │ addslt r3, fp, r0, lsr #11 │ │ │ │ @@ -377922,49 +377922,49 @@ │ │ │ │ mrc2 6, 0, pc, cr10, cr3, {4} │ │ │ │ @ instruction: 0xf04f4827 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 6, 6, pc, cr4, cr3, {4} │ │ │ │ svclt 0x0000e746 │ │ │ │ ldrhteq sl, [r1], #-220 @ 0xffffff24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, r7, r0, ror sl │ │ │ │ - rsbeq sl, r7, r4, lsl #21 │ │ │ │ + rsbeq sl, r7, r8, ror sl │ │ │ │ + rsbeq sl, r7, ip, lsl #21 │ │ │ │ rsbseq sl, r1, lr, asr sp │ │ │ │ - rsbeq sl, r7, r2, lsl #20 │ │ │ │ - ldrdeq sl, [r6], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq sl, r7, r6, ror #19 │ │ │ │ - strhteq sl, [r6], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq sl, r7, ip, lsr #19 │ │ │ │ - rsbeq sl, r6, r2, lsl #11 │ │ │ │ - rsbeq sl, r7, ip, lsl #19 │ │ │ │ - rsbeq sl, r6, r2, ror #10 │ │ │ │ - rsbeq sl, r7, r4, lsr #18 │ │ │ │ - rsbeq sl, r7, r2, asr #17 │ │ │ │ - rsbeq sl, r6, r0, lsr #9 │ │ │ │ - rsbeq sl, r7, lr, ror #16 │ │ │ │ - rsbeq sl, r7, r6, lsr #16 │ │ │ │ - rsbeq sl, r7, r0, lsr #16 │ │ │ │ - rsbeq sl, r7, ip, lsl #14 │ │ │ │ - mlseq r7, r4, r6, sl │ │ │ │ - rsbeq sl, r7, r4, lsr #13 │ │ │ │ - rsbeq sl, r6, sl, ror r2 │ │ │ │ - rsbeq sl, r7, r4, ror r6 │ │ │ │ - rsbeq sl, r6, sl, asr #4 │ │ │ │ - rsbeq sl, r7, r6, lsl r6 │ │ │ │ - ldrdeq sl, [r7], #-90 @ 0xffffffa6 @ │ │ │ │ - strhteq sl, [r6], #-16 │ │ │ │ - strhteq sl, [r7], #-90 @ 0xffffffa6 │ │ │ │ - mlseq r6, r2, r1, sl │ │ │ │ - rsbeq sl, r7, r8, ror r5 │ │ │ │ - rsbeq sl, r7, r8, ror #10 │ │ │ │ - rsbeq sl, r6, lr, lsr r1 │ │ │ │ - rsbeq sl, r7, lr, asr #10 │ │ │ │ - rsbeq sl, r6, r4, lsr #2 │ │ │ │ - rsbeq sl, r7, r4, lsr r5 │ │ │ │ - rsbeq sl, r6, sl, lsl #2 │ │ │ │ + rsbeq sl, r7, sl, lsl #20 │ │ │ │ + rsbeq sl, r6, r0, ror #11 │ │ │ │ + rsbeq sl, r7, lr, ror #19 │ │ │ │ + rsbeq sl, r6, r4, asr #11 │ │ │ │ + strhteq sl, [r7], #-148 @ 0xffffff6c │ │ │ │ + rsbeq sl, r6, sl, lsl #11 │ │ │ │ + mlseq r7, r4, r9, sl │ │ │ │ + rsbeq sl, r6, sl, ror #10 │ │ │ │ + rsbeq sl, r7, ip, lsr #18 │ │ │ │ + rsbeq sl, r7, sl, asr #17 │ │ │ │ + rsbeq sl, r6, r8, lsr #9 │ │ │ │ + rsbeq sl, r7, r6, ror r8 │ │ │ │ + rsbeq sl, r7, lr, lsr #16 │ │ │ │ + rsbeq sl, r7, r8, lsr #16 │ │ │ │ + rsbeq sl, r7, r4, lsl r7 │ │ │ │ + mlseq r7, ip, r6, sl │ │ │ │ + rsbeq sl, r7, ip, lsr #13 │ │ │ │ + rsbeq sl, r6, r2, lsl #5 │ │ │ │ + rsbeq sl, r7, ip, ror r6 │ │ │ │ + rsbeq sl, r6, r2, asr r2 │ │ │ │ + rsbeq sl, r7, lr, lsl r6 │ │ │ │ + rsbeq sl, r7, r2, ror #11 │ │ │ │ + strhteq sl, [r6], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq sl, r7, r2, asr #11 │ │ │ │ + mlseq r6, sl, r1, sl │ │ │ │ + rsbeq sl, r7, r0, lsl #11 │ │ │ │ + rsbeq sl, r7, r0, ror r5 │ │ │ │ + rsbeq sl, r6, r6, asr #2 │ │ │ │ + rsbeq sl, r7, r6, asr r5 │ │ │ │ + rsbeq sl, r6, ip, lsr #2 │ │ │ │ + rsbeq sl, r7, ip, lsr r5 │ │ │ │ + rsbeq sl, r6, r2, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecdb474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vsubhn.i32 d4, q5, q4 │ │ │ │ @ instruction: 0x4603fa31 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -378120,34 +378120,34 @@ │ │ │ │ @ instruction: 0xf04f4819 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 6, cr15, [sl, #-588] @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf68de793 │ │ │ │ svclt 0x0000e9d6 │ │ │ │ rsbseq sl, r1, r2, ror #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, r7, r0, lsr #6 │ │ │ │ + rsbeq sl, r7, r8, lsr #6 │ │ │ │ @ instruction: 0xfffff857 │ │ │ │ - rsbeq sl, r7, lr, ror #6 │ │ │ │ - strhteq sl, [r7], #-48 @ 0xffffffd0 │ │ │ │ - strdeq sl, [r7], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r9, r6, ip, asr #29 │ │ │ │ + rsbeq sl, r7, r6, ror r3 │ │ │ │ + strhteq sl, [r7], #-56 @ 0xffffffc8 │ │ │ │ + strdeq sl, [r7], #-44 @ 0xffffffd4 @ │ │ │ │ + ldrdeq r9, [r6], #-228 @ 0xffffff1c @ │ │ │ │ rsbseq sl, r1, r6, ror #11 │ │ │ │ - rsbeq sl, r7, r2, asr #5 │ │ │ │ - mlseq r6, sl, lr, r9 │ │ │ │ + rsbeq sl, r7, sl, asr #5 │ │ │ │ + rsbeq r9, r6, r2, lsr #29 │ │ │ │ @ instruction: 0xfffff679 │ │ │ │ @ instruction: 0xfffff37f │ │ │ │ - rsbeq sl, r7, r4, lsl #5 │ │ │ │ - rsbeq r9, r6, ip, asr lr │ │ │ │ - rsbeq sl, r7, sl, ror #4 │ │ │ │ - rsbeq r9, r6, r2, asr #28 │ │ │ │ + rsbeq sl, r7, ip, lsl #5 │ │ │ │ + rsbeq r9, r6, r4, ror #28 │ │ │ │ + rsbeq sl, r7, r2, ror r2 │ │ │ │ + rsbeq r9, r6, sl, asr #28 │ │ │ │ @ instruction: 0xfffff6e9 │ │ │ │ - rsbeq sl, r7, lr, lsr r2 │ │ │ │ - rsbeq r9, r6, r6, lsl lr │ │ │ │ - rsbeq sl, r7, r0, lsr #4 │ │ │ │ - strdeq r9, [r6], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq sl, r7, r6, asr #4 │ │ │ │ + rsbeq r9, r6, lr, lsl lr │ │ │ │ + rsbeq sl, r7, r8, lsr #4 │ │ │ │ + strdeq r9, [r6], #-222 @ 0xffffff22 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vaddw.s16 , q5, d5 │ │ │ │ @@ -378168,16 +378168,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf693300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2l 6, cr15, [r6], #588 @ 0x24c │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbeq sl, r7, r2, lsl #4 │ │ │ │ - rsbeq r9, r6, lr, lsr #26 │ │ │ │ + rsbeq sl, r7, sl, lsl #4 │ │ │ │ + rsbeq r9, r6, r6, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecdb7c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vaddw.s16 , q5, d5 │ │ │ │ stmvs r3, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ @@ -378202,16 +378202,16 @@ │ │ │ │ cmncs r4, r5 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf693300c │ │ │ │ stmdami r4, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ stc2 6, cr15, [r0], #588 @ 0x24c │ │ │ │ ldrb r9, [r0, r5, lsl #22] │ │ │ │ - rsbeq sl, r7, r6, ror r1 │ │ │ │ - rsbeq r9, r6, r2, lsr #25 │ │ │ │ + rsbeq sl, r7, lr, ror r1 │ │ │ │ + rsbeq r9, r6, sl, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7085d8 │ │ │ │ blmi 730870 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -378232,15 +378232,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ ldm r4!, {r0, r2, r3, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x0071a39e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, r7, r4, asr #2 │ │ │ │ + rsbeq sl, r7, ip, asr #2 │ │ │ │ rsbseq sl, r1, r6, ror #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb8c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 10885d0 │ │ │ │ blmi 10b0900 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -378300,23 +378300,23 @@ │ │ │ │ stmdami lr, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ffa42206 │ │ │ │ @ instruction: 0xf68de7cd │ │ │ │ svclt 0x0000e86e │ │ │ │ rsbseq sl, r1, r6, lsr #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r6, [r6], #-154 @ 0xffffff66 @ │ │ │ │ - mlseq r7, r8, r0, sl │ │ │ │ + rsbeq r6, r6, r2, ror #19 │ │ │ │ + rsbeq sl, r7, r0, lsr #1 │ │ │ │ rsbseq sl, r1, r2, lsr #5 │ │ │ │ - rsbeq sl, r7, ip, lsr #32 │ │ │ │ - rsbeq r9, r6, r8, asr fp │ │ │ │ - rsbeq sl, r7, r2, lsl r0 │ │ │ │ - rsbeq r9, r6, lr, lsr fp │ │ │ │ - strdeq r9, [r7], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r9, r6, r6, lsr #22 │ │ │ │ + rsbeq sl, r7, r4, lsr r0 │ │ │ │ + rsbeq r9, r6, r0, ror #22 │ │ │ │ + rsbeq sl, r7, sl, lsl r0 │ │ │ │ + rsbeq r9, r6, r6, asr #22 │ │ │ │ + rsbeq sl, r7, r2 │ │ │ │ + rsbeq r9, r6, lr, lsr #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdb9f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1b0873c │ │ │ │ blmi 1b30a1c │ │ │ │ ldrbtmi r2, [sl], #-1792 @ 0xfffff900 │ │ │ │ strls r4, [r4, -r6, lsl #12] │ │ │ │ @@ -378417,39 +378417,39 @@ │ │ │ │ @ instruction: 0xe778fafd │ │ │ │ svc 0x0088f68c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ldrshteq sl, [r1], #-26 @ 0xffffffe6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r9, r7, r8, lsr #31 │ │ │ │ + strhteq r9, [r7], #-240 @ 0xffffff10 │ │ │ │ @ instruction: 0xfffffe8b │ │ │ │ - rsbeq r9, r7, r6, ror #31 │ │ │ │ - rsbeq sl, r7, r6 │ │ │ │ + rsbeq r9, r7, lr, ror #31 │ │ │ │ + rsbeq sl, r7, lr │ │ │ │ andeq r0, r0, r9, lsr #3 │ │ │ │ - rsbeq r9, r7, ip, lsr pc │ │ │ │ - rsbeq r9, r6, r8, ror #20 │ │ │ │ + rsbeq r9, r7, r4, asr #30 │ │ │ │ + rsbeq r9, r6, r0, ror sl │ │ │ │ rsbseq sl, r1, r2, lsl #3 │ │ │ │ - rsbeq r9, r7, ip, lsl #30 │ │ │ │ - rsbeq r9, r6, r8, lsr sl │ │ │ │ + rsbeq r9, r7, r4, lsl pc │ │ │ │ + rsbeq r9, r6, r0, asr #20 │ │ │ │ @ instruction: 0xfffffd97 │ │ │ │ @ instruction: 0xfffffcfd │ │ │ │ - ldrdeq r9, [r7], #-224 @ 0xffffff20 @ │ │ │ │ - strdeq r9, [r6], #-156 @ 0xffffff64 @ │ │ │ │ - strhteq r9, [r7], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r9, r6, r4, ror #19 │ │ │ │ + ldrdeq r9, [r7], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq r9, r6, r4, lsl #20 │ │ │ │ + rsbeq r9, r7, r0, asr #29 │ │ │ │ + rsbeq r9, r6, ip, ror #19 │ │ │ │ @ instruction: 0xfffffc47 │ │ │ │ - rsbeq r9, r7, ip, lsr pc │ │ │ │ - ldrdeq r6, [r6], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq r9, r7, r6, ror #28 │ │ │ │ - mlseq r6, r2, r9, r9 │ │ │ │ - rsbeq r9, r7, lr, asr #28 │ │ │ │ - rsbeq r9, r6, sl, ror r9 │ │ │ │ - rsbeq r9, r7, r2, lsr lr │ │ │ │ - rsbeq r9, r6, ip, asr r9 │ │ │ │ + rsbeq r9, r7, r4, asr #30 │ │ │ │ + rsbeq r6, r6, r6, ror #15 │ │ │ │ + rsbeq r9, r7, lr, ror #28 │ │ │ │ + mlseq r6, sl, r9, r9 │ │ │ │ + rsbeq r9, r7, r6, asr lr │ │ │ │ + rsbeq r9, r6, r2, lsl #19 │ │ │ │ + rsbeq r9, r7, sl, lsr lr │ │ │ │ + rsbeq r9, r6, r4, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecdbc08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 7, pc, cr12, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -378458,16 +378458,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf693300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fea42484 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r9, r7, sl, ror sp │ │ │ │ - rsbeq r9, r6, r6, lsr #17 │ │ │ │ + rsbeq r9, r7, r2, lsl #27 │ │ │ │ + rsbeq r9, r6, lr, lsr #17 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdbc54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ vsubhn.i32 d4, , q4 │ │ │ │ strmi pc, [r4], -r1, asr #28 │ │ │ │ @@ -378493,15 +378493,15 @@ │ │ │ │ vhadd.s8 d18, d16, d8 │ │ │ │ ldrbtmi r5, [fp], #-3210 @ 0xfffff376 │ │ │ │ orreq pc, r0, r4, lsl #2 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf6900092 │ │ │ │ andcs pc, r1, fp, ror #23 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - strdeq r9, [r7], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r9, r7, r2, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdbcd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7c8a60 │ │ │ │ blmi 7f0cf8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -378525,15 +378525,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf68cbd30 │ │ │ │ svclt 0x0000eeac │ │ │ │ rsbseq r9, r1, r6, lsl pc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r7, lr, sp, r9 │ │ │ │ + rsbeq r9, r7, r6, lsr #27 │ │ │ │ ldrsbteq r9, [r1], #-228 @ 0xffffff1c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdbd5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ vrsubhn.i64 d4, q4, q2 │ │ │ │ stmdbmi ip, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -378545,15 +378545,15 @@ │ │ │ │ @ instruction: 0xf04f2b09 │ │ │ │ svclt 0x00140306 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x209cf8d0 │ │ │ │ @ instruction: 0xf2984630 │ │ │ │ andcs pc, r1, r1, asr #31 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq r9, r7, r0, ror #26 │ │ │ │ + rsbeq r9, r7, r8, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 240060 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, r2, asr sp │ │ │ │ @ instruction: 0xf1b34c52 │ │ │ │ @@ -378637,17 +378637,17 @@ │ │ │ │ andlt sp, fp, r4, lsl #2 │ │ │ │ blhi 23ffec │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stcl 6, cr15, [ip, #560] @ 0x230 │ │ │ │ rsbseq r9, r1, lr, lsr lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ andeq r0, r0, sp, lsr #5 │ │ │ │ - ldrdeq r9, [r7], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r9, r7, lr, lsr #24 │ │ │ │ - rsbeq r9, r6, r8, lsl r6 │ │ │ │ + ldrdeq r9, [r7], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r9, r7, r6, lsr ip │ │ │ │ + rsbeq r9, r6, r0, lsr #12 │ │ │ │ rsbseq r9, r1, sl, lsl sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdbf24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 14c8c0c │ │ │ │ blmi 14f0f68 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -378725,22 +378725,22 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf892f693 │ │ │ │ @ instruction: 0xf68ce7e0 │ │ │ │ svclt 0x0000ed1e │ │ │ │ rsbseq r9, r1, ip, asr #25 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r9, r1, lr, lsr #24 │ │ │ │ - strdeq r9, [r7], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r9, r6, r0, ror #9 │ │ │ │ - ldrdeq r9, [r7], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq r9, r6, r2, asr #9 │ │ │ │ - strhteq r9, [r7], #-168 @ 0xffffff58 │ │ │ │ - rsbeq r9, r6, r2, lsr #9 │ │ │ │ - mlseq r7, ip, sl, r9 │ │ │ │ - rsbeq r9, r6, r6, lsl #9 │ │ │ │ + strdeq r9, [r7], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r9, r6, r8, ror #9 │ │ │ │ + rsbeq r9, r7, r0, ror #21 │ │ │ │ + rsbeq r9, r6, sl, asr #9 │ │ │ │ + rsbeq r9, r7, r0, asr #21 │ │ │ │ + rsbeq r9, r6, sl, lsr #9 │ │ │ │ + rsbeq r9, r7, r4, lsr #21 │ │ │ │ + rsbeq r9, r6, lr, lsl #9 │ │ │ │ blvs 3404d0 >::_M_default_append(unsigned int)@@Base+0xbabcc> │ │ │ │ blvc 3404d8 >::_M_default_append(unsigned int)@@Base+0xbabd4> │ │ │ │ blvs ff380968 │ │ │ │ blx 5c0a60 │ │ │ │ ldcle 4, cr13, [r3], {22} │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ @ instruction: 0xf8d1b500 │ │ │ │ @@ -378876,15 +378876,15 @@ │ │ │ │ tstls r0, r9, lsl r1 │ │ │ │ orrseq pc, r0, r5, lsl #2 │ │ │ │ @ instruction: 0xf6900092 │ │ │ │ movwcs pc, #2119 @ 0x847 @ │ │ │ │ addscc pc, r4, r5, asr #17 │ │ │ │ andlt r2, r3, r1 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq r9, r7, r8, asr r8 │ │ │ │ + rsbeq r9, r7, r0, ror #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdc2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ vrsubhn.i64 d4, q4, q2 │ │ │ │ stmdbmi ip, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -378895,15 +378895,15 @@ │ │ │ │ @ instruction: 0xf04f2b09 │ │ │ │ svclt 0x00140307 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x2098f8d0 │ │ │ │ @ instruction: 0xf2984630 │ │ │ │ andcs pc, r1, r5, lsl #26 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq r9, r7, r8, ror #15 │ │ │ │ + strdeq r9, [r7], #-112 @ 0xffffff90 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2405d8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0x2624f8df │ │ │ │ @ instruction: 0xf8dfb0a8 │ │ │ │ @@ -379299,51 +379299,51 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmda r6!, {r0, r2, r4, r7, r9, sl, ip, lr, pc} │ │ │ │ cdpcc 14, 1, cr2, cr1, cr11, {0} │ │ │ │ rsbseq r9, r1, r4, asr #17 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r9, r1, r8, lsl #17 │ │ │ │ rsbseq sl, r1, r0, ror #28 │ │ │ │ - rsbeq r9, r7, ip, lsl #14 │ │ │ │ - strdeq r9, [r6], #-6 @ │ │ │ │ - strdeq r9, [r7], #-96 @ 0xffffffa0 @ │ │ │ │ - ldrdeq r9, [r6], #-10 @ │ │ │ │ - ldrdeq r9, [r7], #-100 @ 0xffffff9c @ │ │ │ │ - strhteq r9, [r6], #-14 │ │ │ │ - rsbeq r9, r7, r4, ror r6 │ │ │ │ - rsbeq r9, r6, lr, asr r0 │ │ │ │ + rsbeq r9, r7, r4, lsl r7 │ │ │ │ + strdeq r9, [r6], #-14 @ │ │ │ │ + strdeq r9, [r7], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r9, r6, r2, ror #1 │ │ │ │ + ldrdeq r9, [r7], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r9, r6, r6, asr #1 │ │ │ │ + rsbeq r9, r7, ip, ror r6 │ │ │ │ + rsbeq r9, r6, r6, rrx │ │ │ │ rsbseq sl, r1, r2, asr #26 │ │ │ │ - strdeq r9, [r7], #-80 @ 0xffffffb0 @ │ │ │ │ - ldrdeq r8, [r6], #-250 @ 0xffffff06 @ │ │ │ │ - ldrdeq r9, [r7], #-84 @ 0xffffffac @ │ │ │ │ - strhteq r8, [r6], #-254 @ 0xffffff02 │ │ │ │ - rsbeq r9, r7, r6, ror #10 │ │ │ │ - rsbeq r8, r6, r0, asr pc │ │ │ │ - rsbeq r9, r7, lr, lsr #10 │ │ │ │ - rsbeq r8, r6, r0, lsr #30 │ │ │ │ - rsbeq fp, r6, r6, ror #9 │ │ │ │ - rsbeq r9, r7, r0, ror r6 │ │ │ │ - strhteq r9, [r7], #-64 @ 0xffffffc0 │ │ │ │ - mlseq r6, ip, lr, r8 │ │ │ │ - strhteq r9, [r7], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq r9, r7, r0, ror #8 │ │ │ │ - rsbeq r8, r6, ip, asr #28 │ │ │ │ - rsbeq r9, r7, lr, lsr r4 │ │ │ │ - rsbeq r8, r6, sl, lsr #28 │ │ │ │ - rsbeq r9, r7, r2, ror #7 │ │ │ │ - rsbeq r8, r6, lr, asr #27 │ │ │ │ - rsbeq r9, r7, sl, lsl #11 │ │ │ │ - rsbeq r9, r7, r0, lsl #9 │ │ │ │ - rsbeq r9, r7, sl, lsr r3 │ │ │ │ + strdeq r9, [r7], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r8, r6, r2, ror #31 │ │ │ │ + ldrdeq r9, [r7], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r8, r6, r6, asr #31 │ │ │ │ + rsbeq r9, r7, lr, ror #10 │ │ │ │ + rsbeq r8, r6, r8, asr pc │ │ │ │ + rsbeq r9, r7, r6, lsr r5 │ │ │ │ + rsbeq r8, r6, r8, lsr #30 │ │ │ │ + rsbeq fp, r6, lr, ror #9 │ │ │ │ + rsbeq r9, r7, r8, ror r6 │ │ │ │ + strhteq r9, [r7], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq r8, r6, r4, lsr #29 │ │ │ │ + rsbeq r9, r7, r6, asr #11 │ │ │ │ + rsbeq r9, r7, r8, ror #8 │ │ │ │ + rsbeq r8, r6, r4, asr lr │ │ │ │ + rsbeq r9, r7, r6, asr #8 │ │ │ │ + rsbeq r8, r6, r2, lsr lr │ │ │ │ + rsbeq r9, r7, sl, ror #7 │ │ │ │ + ldrdeq r8, [r6], #-214 @ 0xffffff2a @ │ │ │ │ + mlseq r7, r2, r5, r9 │ │ │ │ + rsbeq r9, r7, r8, lsl #9 │ │ │ │ + rsbeq r9, r7, r2, asr #6 │ │ │ │ + mlseq r7, r2, r2, r9 │ │ │ │ + rsbeq r9, r7, r4, ror #4 │ │ │ │ rsbeq r9, r7, sl, lsl #5 │ │ │ │ - rsbeq r9, r7, ip, asr r2 │ │ │ │ - rsbeq r9, r7, r2, lsl #5 │ │ │ │ - ldrdeq r9, [r7], #-16 @ │ │ │ │ - strhteq r8, [r6], #-188 @ 0xffffff44 │ │ │ │ - rsbeq r9, r7, r6, lsl #6 │ │ │ │ + ldrdeq r9, [r7], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r8, r6, r4, asr #23 │ │ │ │ + rsbeq r9, r7, lr, lsl #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xff68f298 │ │ │ │ @@ -379463,26 +379463,26 @@ │ │ │ │ blx 5c3424 │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff443430 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r9, r7, ip, asr #32 │ │ │ │ - rsbeq r8, r6, r8, lsr sl │ │ │ │ - ldrdeq r8, [r7], #-254 @ 0xffffff02 @ │ │ │ │ - ldrdeq r8, [r7], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r8, r7, r4, ror #30 │ │ │ │ - rsbeq r8, r6, r0, asr r9 │ │ │ │ - rsbeq r8, r7, r6, asr #30 │ │ │ │ - rsbeq r8, r6, r0, lsr r9 │ │ │ │ - rsbeq r8, r7, r8, lsr #30 │ │ │ │ - rsbeq r8, r6, r2, lsl r9 │ │ │ │ - rsbeq r8, r7, ip, lsl #30 │ │ │ │ - strdeq r8, [r6], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r9, r7, r4, asr r0 │ │ │ │ + rsbeq r8, r6, r0, asr #20 │ │ │ │ + rsbeq r8, r7, r6, ror #31 │ │ │ │ + rsbeq r8, r7, r2, ror #31 │ │ │ │ + rsbeq r8, r7, ip, ror #30 │ │ │ │ + rsbeq r8, r6, r8, asr r9 │ │ │ │ + rsbeq r8, r7, lr, asr #30 │ │ │ │ + rsbeq r8, r6, r8, lsr r9 │ │ │ │ + rsbeq r8, r7, r0, lsr pc │ │ │ │ + rsbeq r8, r6, sl, lsl r9 │ │ │ │ + rsbeq r8, r7, r4, lsl pc │ │ │ │ + strdeq r8, [r6], #-142 @ 0xffffff72 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c0ee4 >::_M_default_append(unsigned int)@@Base+0x3b5e0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @ instruction: 0xf8df26c8 │ │ │ │ @@ -379917,50 +379917,50 @@ │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ strbt r7, [lr], -r5, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmda r6!, {r0, r2, r4, r7, r9, sl, ip, lr, pc} │ │ │ │ cdpcc 14, 1, cr2, cr1, cr11, {0} │ │ │ │ ldrhteq r8, [r1], #-248 @ 0xffffff08 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, r7, r6, lsl lr │ │ │ │ - rsbeq r8, r6, r0, lsl #16 │ │ │ │ - strdeq r8, [r7], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r8, r6, r4, ror #15 │ │ │ │ - ldrdeq r8, [r7], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r8, r6, r8, asr #15 │ │ │ │ + rsbeq r8, r7, lr, lsl lr │ │ │ │ + rsbeq r8, r6, r8, lsl #16 │ │ │ │ + rsbeq r8, r7, r2, lsl #28 │ │ │ │ + rsbeq r8, r6, ip, ror #15 │ │ │ │ + rsbeq r8, r7, r6, ror #27 │ │ │ │ + ldrdeq r8, [r6], #-112 @ 0xffffff90 @ │ │ │ │ ldrsbteq r8, [r1], #-238 @ 0xffffff12 │ │ │ │ - rsbeq r8, r7, r0, lsr #26 │ │ │ │ - rsbeq r8, r6, sl, lsl #14 │ │ │ │ - strdeq r8, [r7], #-196 @ 0xffffff3c @ │ │ │ │ - ldrdeq r8, [r6], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r8, r7, r4, lsr #25 │ │ │ │ - rsbeq r8, r6, lr, lsl #13 │ │ │ │ - rsbeq r8, r7, r6, asr #24 │ │ │ │ - rsbeq r8, r7, r0, lsr ip │ │ │ │ - rsbeq r8, r7, sl, ror #23 │ │ │ │ - ldrdeq r8, [r6], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r8, r7, ip, asr #23 │ │ │ │ - strhteq r8, [r6], #-84 @ 0xffffffac │ │ │ │ - rsbeq r8, r7, sl, lsr #23 │ │ │ │ - mlseq r6, r2, r5, r8 │ │ │ │ - rsbeq r8, r7, r8, ror #26 │ │ │ │ - strhteq r8, [r7], #-160 @ 0xffffff60 │ │ │ │ - mlseq r6, sl, r4, r8 │ │ │ │ - strhteq r8, [r7], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r8, r7, r6, lsl sl │ │ │ │ - rsbeq r8, r7, ip, lsl #24 │ │ │ │ - mlseq r7, r4, fp, r8 │ │ │ │ - rsbeq r8, r7, r4, asr r9 │ │ │ │ + rsbeq r8, r7, r8, lsr #26 │ │ │ │ + rsbeq r8, r6, r2, lsl r7 │ │ │ │ + strdeq r8, [r7], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r8, r6, r6, ror #13 │ │ │ │ + rsbeq r8, r7, ip, lsr #25 │ │ │ │ + mlseq r6, r6, r6, r8 │ │ │ │ + rsbeq r8, r7, lr, asr #24 │ │ │ │ + rsbeq r8, r7, r8, lsr ip │ │ │ │ + strdeq r8, [r7], #-178 @ 0xffffff4e @ │ │ │ │ + ldrdeq r8, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ + ldrdeq r8, [r7], #-180 @ 0xffffff4c @ │ │ │ │ + strhteq r8, [r6], #-92 @ 0xffffffa4 │ │ │ │ + strhteq r8, [r7], #-178 @ 0xffffff4e │ │ │ │ + mlseq r6, sl, r5, r8 │ │ │ │ + rsbeq r8, r7, r0, ror sp │ │ │ │ + strhteq r8, [r7], #-168 @ 0xffffff58 │ │ │ │ + rsbeq r8, r6, r2, lsr #9 │ │ │ │ + strhteq r8, [r7], #-200 @ 0xffffff38 │ │ │ │ + rsbeq r8, r7, lr, lsl sl │ │ │ │ + rsbeq r8, r7, r4, lsl ip │ │ │ │ + mlseq r7, ip, fp, r8 │ │ │ │ + rsbeq r8, r7, ip, asr r9 │ │ │ │ @ instruction: 0xffffeed3 │ │ │ │ - rsbeq r8, r7, ip, asr r8 │ │ │ │ - rsbeq r8, r6, r6, asr #4 │ │ │ │ - rsbeq r8, r7, sl, lsr #16 │ │ │ │ - rsbeq r8, r6, r4, lsl r2 │ │ │ │ - rsbeq r8, r7, lr, lsl #16 │ │ │ │ - strdeq r8, [r6], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r8, r7, r4, ror #16 │ │ │ │ + rsbeq r8, r6, lr, asr #4 │ │ │ │ + rsbeq r8, r7, r2, lsr r8 │ │ │ │ + rsbeq r8, r6, ip, lsl r2 │ │ │ │ + rsbeq r8, r7, r6, lsl r8 │ │ │ │ + rsbeq r8, r6, r0, lsl #4 │ │ │ │ tstpeq r4, #-2147483647 @ p-variant is OBSOLETE @ 0x80000001 │ │ │ │ ldmdbvs r0!, {r3, r9, fp, ip, pc} │ │ │ │ vmin.u8 d4, d15, d25 │ │ │ │ @ instruction: 0xf8d4fc17 │ │ │ │ blcc 1d2410 │ │ │ │ addscc pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf68be708 │ │ │ │ @@ -380385,113 +380385,113 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r8, r1, r4, lsr #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r8, [r7], #-110 @ 0xffffff92 │ │ │ │ + rsbeq r8, r7, r6, asr #13 │ │ │ │ @ instruction: 0xfffff7ef │ │ │ │ - rsbeq r8, r7, r8, ror #18 │ │ │ │ - mlseq r7, r0, r6, r8 │ │ │ │ - rsbeq r8, r7, ip, lsl #13 │ │ │ │ - rsbeq r8, r6, r6, ror r0 │ │ │ │ + rsbeq r8, r7, r0, ror r9 │ │ │ │ + mlseq r7, r8, r6, r8 │ │ │ │ + mlseq r7, r4, r6, r8 │ │ │ │ + rsbeq r8, r6, lr, ror r0 │ │ │ │ rsbseq r8, r1, ip, lsl #15 │ │ │ │ - rsbeq r8, r7, lr, asr #12 │ │ │ │ - rsbeq r8, r6, r8, lsr r0 │ │ │ │ + rsbeq r8, r7, r6, asr r6 │ │ │ │ + rsbeq r8, r6, r0, asr #32 │ │ │ │ @ instruction: 0xffffee0d │ │ │ │ - rsbeq r8, r7, r0, asr #18 │ │ │ │ - rsbeq r8, r7, ip, lsl #18 │ │ │ │ - rsbeq r8, r7, lr, lsl #18 │ │ │ │ + rsbeq r8, r7, r8, asr #18 │ │ │ │ + rsbeq r8, r7, r4, lsl r9 │ │ │ │ + rsbeq r8, r7, r6, lsl r9 │ │ │ │ @ instruction: 0xffffe84f │ │ │ │ - rsbeq r8, r7, ip, asr r9 │ │ │ │ - rsbeq r8, r7, r8, lsl #18 │ │ │ │ - strdeq r8, [r7], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r8, r7, r0, lsr #11 │ │ │ │ - rsbeq r7, r6, sl, lsl #31 │ │ │ │ - rsbeq r8, r7, r2, lsl #11 │ │ │ │ - rsbeq r7, r6, ip, ror #30 │ │ │ │ + rsbeq r8, r7, r4, ror #18 │ │ │ │ + rsbeq r8, r7, r0, lsl r9 │ │ │ │ + rsbeq r8, r7, r2, lsl #18 │ │ │ │ + rsbeq r8, r7, r8, lsr #11 │ │ │ │ + mlseq r6, r2, pc, r7 @ │ │ │ │ + rsbeq r8, r7, sl, lsl #11 │ │ │ │ + rsbeq r7, r6, r4, ror pc │ │ │ │ @ instruction: 0xffffe741 │ │ │ │ - rsbeq r8, r7, r0, asr #10 │ │ │ │ - rsbeq r7, r6, sl, lsr #30 │ │ │ │ - rsbeq r8, r7, r2, lsr #10 │ │ │ │ - rsbeq r7, r6, ip, lsl #30 │ │ │ │ + rsbeq r8, r7, r8, asr #10 │ │ │ │ + rsbeq r7, r6, r2, lsr pc │ │ │ │ + rsbeq r8, r7, sl, lsr #10 │ │ │ │ + rsbeq r7, r6, r4, lsl pc │ │ │ │ @ instruction: 0xfffff419 │ │ │ │ - strdeq r8, [r7], #-64 @ 0xffffffc0 @ │ │ │ │ - ldrdeq r7, [r6], #-234 @ 0xffffff16 @ │ │ │ │ + strdeq r8, [r7], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r7, r6, r2, ror #29 │ │ │ │ @ instruction: 0xffffe67b │ │ │ │ - strhteq r8, [r7], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r7, r6, r8, lsr #29 │ │ │ │ - mlseq r7, ip, r4, r8 │ │ │ │ - rsbeq r7, r6, r4, lsl #29 │ │ │ │ + rsbeq r8, r7, r6, asr #9 │ │ │ │ + strhteq r7, [r6], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r8, r7, r4, lsr #9 │ │ │ │ + rsbeq r7, r6, ip, lsl #29 │ │ │ │ @ instruction: 0xffffe5e5 │ │ │ │ - rsbeq r8, r7, r8, ror #8 │ │ │ │ - rsbeq r7, r6, r2, asr lr │ │ │ │ + rsbeq r8, r7, r0, ror r4 │ │ │ │ + rsbeq r7, r6, sl, asr lr │ │ │ │ @ instruction: 0xffffeb93 │ │ │ │ - rsbeq r8, r7, r6, lsr r4 │ │ │ │ - rsbeq r7, r6, r0, lsr #28 │ │ │ │ - strhteq r8, [r7], #-112 @ 0xffffff90 │ │ │ │ - rsbeq r8, r7, r0, ror #15 │ │ │ │ - strdeq r8, [r7], #-52 @ 0xffffffcc @ │ │ │ │ - ldrdeq r7, [r6], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r8, r7, lr, lsr r4 │ │ │ │ + rsbeq r7, r6, r8, lsr #28 │ │ │ │ strhteq r8, [r7], #-120 @ 0xffffff88 │ │ │ │ - rsbeq r8, r7, sl, ror #15 │ │ │ │ - strhteq r8, [r7], #-52 @ 0xffffffcc │ │ │ │ - rsbeq r7, r6, r0, lsr #27 │ │ │ │ - strdeq r4, [r7], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r8, r7, ip, lsl #16 │ │ │ │ - strhteq r8, [r7], #-122 @ 0xffffff86 │ │ │ │ - rsbeq r8, r7, r0, ror r3 │ │ │ │ - rsbeq r7, r6, ip, asr sp │ │ │ │ + rsbeq r8, r7, r8, ror #15 │ │ │ │ + strdeq r8, [r7], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r7, r6, r6, ror #27 │ │ │ │ + rsbeq r8, r7, r0, asr #15 │ │ │ │ strdeq r8, [r7], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r8, r7, r8, lsr r8 │ │ │ │ - rsbeq r8, r7, r6, lsr r3 │ │ │ │ - rsbeq r7, r6, r2, lsr #26 │ │ │ │ - rsbeq r8, r7, r4, lsr #16 │ │ │ │ - rsbeq r8, r7, r2, ror #16 │ │ │ │ - strdeq r8, [r7], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r7, r6, r8, ror #25 │ │ │ │ - rsbeq r8, r7, r4, ror #16 │ │ │ │ - rsbeq r8, r7, r8, lsr #16 │ │ │ │ - rsbeq r8, r7, r8, lsr #5 │ │ │ │ - mlseq r6, r4, ip, r7 │ │ │ │ - rsbeq r8, r7, r2, asr #16 │ │ │ │ - rsbeq r8, r7, r4, ror r8 │ │ │ │ - rsbeq r8, r7, lr, ror #4 │ │ │ │ - rsbeq r7, r6, sl, asr ip │ │ │ │ - rsbeq r8, r7, r6, ror #17 │ │ │ │ - strhteq r8, [r7], #-142 @ 0xffffff72 │ │ │ │ - rsbeq r8, r7, r8, asr #16 │ │ │ │ - rsbeq r8, r7, ip, lsr #4 │ │ │ │ - rsbeq r7, r6, r8, lsl ip │ │ │ │ - rsbeq r8, r7, sl, lsr #17 │ │ │ │ - rsbeq r8, r7, r0, lsl #18 │ │ │ │ - strdeq r8, [r7], #-18 @ 0xffffffee @ │ │ │ │ - ldrdeq r7, [r6], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r8, r7, ip, ror #17 │ │ │ │ - rsbeq r8, r7, r4, lsr r9 │ │ │ │ - strhteq r8, [r7], #-22 @ 0xffffffea │ │ │ │ - rsbeq r7, r6, r2, lsr #23 │ │ │ │ - rsbeq r8, r7, ip, lsl r9 │ │ │ │ - rsbeq r8, r7, r2, ror #18 │ │ │ │ - rsbeq r8, r7, ip, ror r1 │ │ │ │ - rsbeq r7, r6, r8, ror #22 │ │ │ │ - rsbeq r8, r7, lr, asr #18 │ │ │ │ - rsbeq r8, r7, ip, ror #18 │ │ │ │ - rsbeq r8, r7, r8, lsr r1 │ │ │ │ - rsbeq r7, r6, r4, lsr #22 │ │ │ │ - rsbeq r8, r7, r8, lsr #19 │ │ │ │ - rsbeq r8, r7, ip, lsl #19 │ │ │ │ + strhteq r8, [r7], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq r7, r6, r8, lsr #27 │ │ │ │ + strdeq r4, [r7], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r8, r7, r4, lsl r8 │ │ │ │ + rsbeq r8, r7, r2, asr #15 │ │ │ │ + rsbeq r8, r7, r8, ror r3 │ │ │ │ + rsbeq r7, r6, r4, ror #26 │ │ │ │ + strdeq r8, [r7], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r8, r7, r0, asr #16 │ │ │ │ + rsbeq r8, r7, lr, lsr r3 │ │ │ │ + rsbeq r7, r6, sl, lsr #26 │ │ │ │ + rsbeq r8, r7, ip, lsr #16 │ │ │ │ + rsbeq r8, r7, sl, ror #16 │ │ │ │ + rsbeq r8, r7, r4, lsl #6 │ │ │ │ + strdeq r7, [r6], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r8, r7, ip, ror #16 │ │ │ │ + rsbeq r8, r7, r0, lsr r8 │ │ │ │ + strhteq r8, [r7], #-32 @ 0xffffffe0 │ │ │ │ + mlseq r6, ip, ip, r7 │ │ │ │ + rsbeq r8, r7, sl, asr #16 │ │ │ │ + rsbeq r8, r7, ip, ror r8 │ │ │ │ + rsbeq r8, r7, r6, ror r2 │ │ │ │ + rsbeq r7, r6, r2, ror #24 │ │ │ │ + rsbeq r8, r7, lr, ror #17 │ │ │ │ + rsbeq r8, r7, r6, asr #17 │ │ │ │ + rsbeq r8, r7, r0, asr r8 │ │ │ │ + rsbeq r8, r7, r4, lsr r2 │ │ │ │ + rsbeq r7, r6, r0, lsr #24 │ │ │ │ + strhteq r8, [r7], #-130 @ 0xffffff7e │ │ │ │ + rsbeq r8, r7, r8, lsl #18 │ │ │ │ + strdeq r8, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r7, r6, r6, ror #23 │ │ │ │ + strdeq r8, [r7], #-132 @ 0xffffff7c @ │ │ │ │ rsbeq r8, r7, ip, lsr r9 │ │ │ │ - strdeq r8, [r7], #-8 @ │ │ │ │ - rsbeq r7, r6, r4, ror #21 │ │ │ │ - rsbeq r8, r7, r6, ror #18 │ │ │ │ + strhteq r8, [r7], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq r7, r6, sl, lsr #23 │ │ │ │ + rsbeq r8, r7, r4, lsr #18 │ │ │ │ + rsbeq r8, r7, sl, ror #18 │ │ │ │ + rsbeq r8, r7, r4, lsl #3 │ │ │ │ + rsbeq r7, r6, r0, ror fp │ │ │ │ + rsbeq r8, r7, r6, asr r9 │ │ │ │ + rsbeq r8, r7, r4, ror r9 │ │ │ │ + rsbeq r8, r7, r0, asr #2 │ │ │ │ + rsbeq r7, r6, ip, lsr #22 │ │ │ │ strhteq r8, [r7], #-144 @ 0xffffff70 │ │ │ │ - strhteq r8, [r7], #-12 │ │ │ │ - rsbeq r7, r6, r8, lsr #21 │ │ │ │ + mlseq r7, r4, r9, r8 │ │ │ │ + rsbeq r8, r7, r4, asr #18 │ │ │ │ + rsbeq r8, r7, r0, lsl #2 │ │ │ │ + rsbeq r7, r6, ip, ror #21 │ │ │ │ + rsbeq r8, r7, lr, ror #18 │ │ │ │ + strhteq r8, [r7], #-152 @ 0xffffff68 │ │ │ │ + rsbeq r8, r7, r4, asr #1 │ │ │ │ + strhteq r7, [r6], #-160 @ 0xffffff60 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r6, r1, fp, lsl #18 │ │ │ │ ldc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ @ instruction: 0xeeb07b28 │ │ │ │ vstr d7, [r2, #796] @ 0x31c │ │ │ │ ldrbmi r7, [r0, -r0, lsl #22]! │ │ │ │ @ instruction: 0xeebf690a │ │ │ │ @@ -380567,15 +380567,15 @@ │ │ │ │ blvs 1c2124 │ │ │ │ vstr s18, [r2, #12] │ │ │ │ bls 29d724 >::_M_default_append(unsigned int)@@Base+0x17e20> │ │ │ │ @ instruction: 0xe79b6013 │ │ │ │ vmov.f32 s18, #114 @ 0x3f900000 1.125 │ │ │ │ vstr d7, [r2] │ │ │ │ bls 265734 │ │ │ │ - blvc 8821b4 │ │ │ │ + blvc 8821b4 │ │ │ │ blvc 1c2144 │ │ │ │ blvc 241f84 │ │ │ │ blvs 1c2190 │ │ │ │ stmdbls r4, {r8, r9, sp} │ │ │ │ blvc 1382610 │ │ │ │ blvs ff382620 │ │ │ │ blx 5c2718 │ │ │ │ @@ -380639,16 +380639,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf99cf691 │ │ │ │ ldrmi r9, [r0], -r1, lsl #20 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ ldrmi r2, [r0], -r0, lsl #6 │ │ │ │ andlt r6, r2, r3, lsr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r8, r7, lr, lsr #12 │ │ │ │ - mlseq r6, sl, r6, r7 │ │ │ │ + rsbeq r8, r7, r6, lsr r6 │ │ │ │ + rsbeq r7, r6, r2, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdde68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, lsr #31 │ │ │ │ blmi c19518 │ │ │ │ ldrbtmi fp, [sl], #-147 @ 0xffffff6d │ │ │ │ @ instruction: 0xf10dac0c │ │ │ │ @@ -380719,16 +380719,16 @@ │ │ │ │ orrscs r9, sp, r1 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf691300c │ │ │ │ stmdami r4, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8f4f691 │ │ │ │ ldrb r9, [ip, r1, lsl #20] │ │ │ │ - ldrdeq r8, [r7], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r7, r6, sl, asr #10 │ │ │ │ + rsbeq r8, r7, r6, ror #9 │ │ │ │ + rsbeq r7, r6, r2, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecddfa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r8, ror #31 │ │ │ │ stmdbvs fp, {r2, r4, r9, sl, lr} │ │ │ │ stmdavs r2, {r0, r1, r7, ip, sp, pc} │ │ │ │ ldmdavs fp, {r0, r7, r8, fp, sp, lr} │ │ │ │ @@ -380761,16 +380761,16 @@ │ │ │ │ bls 2050d4 │ │ │ │ andlt r4, r3, r0, lsl r6 │ │ │ │ stccs 13, cr11, [r2], {48} @ 0x30 │ │ │ │ strmi fp, [r4], -r8, lsl #30 │ │ │ │ stccs 0, cr13, [r1], {213} @ 0xd5 │ │ │ │ strcs fp, [r2], #-3848 @ 0xfffff0f8 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ - rsbeq r8, r7, ip, asr #8 │ │ │ │ - strhteq r7, [r6], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq r8, r7, r4, asr r4 │ │ │ │ + rsbeq r7, r6, r0, asr #9 │ │ │ │ @ instruction: 0xed9f690b │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blne ec24a0 │ │ │ │ blcs f424a4 │ │ │ │ blne ff38292c │ │ │ │ blx 5c2a24 │ │ │ │ ldc 13, cr13, [pc, #92] @ 186ec0 │ │ │ │ @@ -380919,22 +380919,22 @@ │ │ │ │ mcr2 6, 5, pc, cr12, cr0, {4} @ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xff68f690 │ │ │ │ @ instruction: 0xf68ae7ab │ │ │ │ svclt 0x0000ebf4 │ │ │ │ rsbseq r7, r1, r0, lsr sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, r7, ip, ror #4 │ │ │ │ - ldrdeq r7, [r6], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq r8, r7, r4, ror r2 │ │ │ │ + rsbeq r7, r6, r0, ror #5 │ │ │ │ ldrshteq r7, [r1], #-146 @ 0xffffff6e │ │ │ │ - rsbeq r7, r8, r6, lsl #25 │ │ │ │ - strdeq r8, [r7], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r7, r6, r2, ror #4 │ │ │ │ - ldrdeq r8, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r7, r6, ip, asr #4 │ │ │ │ + rsbeq r7, r8, lr, lsl #25 │ │ │ │ + strdeq r8, [r7], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r7, r6, sl, ror #4 │ │ │ │ + rsbeq r8, r7, r2, ror #3 │ │ │ │ + rsbeq r7, r6, r4, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecde2e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ ldrdlt ip, [r9], ip @ │ │ │ │ strcs r4, [r0], #-2358 @ 0xfffff6ca │ │ │ │ ldrbtmi r4, [ip], #3382 @ 0xd36 │ │ │ │ @@ -380989,31 +380989,31 @@ │ │ │ │ stmdals r5, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6904629 │ │ │ │ @ instruction: 0xe7d9fedd │ │ │ │ bl 1bc4bf0 │ │ │ │ rsbseq r7, r1, r6, lsl #18 │ │ │ │ @ instruction: 0xfffff8f1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, r7, r6, ror #2 │ │ │ │ - mlseq r8, r8, fp, r7 │ │ │ │ + rsbeq r8, r7, lr, ror #2 │ │ │ │ + rsbeq r7, r8, r0, lsr #23 │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xfffffbed │ │ │ │ @ instruction: 0xfffffe75 │ │ │ │ @ instruction: 0xfffffd05 │ │ │ │ @ instruction: 0xfffffd79 │ │ │ │ @ instruction: 0xfffff8d9 │ │ │ │ @ instruction: 0xfffffc49 │ │ │ │ @ instruction: 0xfffffa51 │ │ │ │ @ instruction: 0xfffffb01 │ │ │ │ @ instruction: 0xfffff897 │ │ │ │ @ instruction: 0xfffffa5f │ │ │ │ @ instruction: 0xfffffa49 │ │ │ │ rsbseq r7, r1, r0, lsl #17 │ │ │ │ - rsbeq r8, r7, r8, asr #1 │ │ │ │ - rsbeq r7, r6, r2, lsr r1 │ │ │ │ + ldrdeq r8, [r7], #-0 @ │ │ │ │ + rsbeq r7, r6, sl, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecde420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ ldrdlt lr, [r8], r0 │ │ │ │ strcs r4, [r0], #-2355 @ 0xfffff6cd │ │ │ │ ldrdgt pc, [ip], #143 @ 0x8f │ │ │ │ @@ -381065,31 +381065,31 @@ │ │ │ │ @ instruction: 0xf6904478 │ │ │ │ bls 306c0c >::_M_default_append(unsigned int)@@Base+0x81308> │ │ │ │ @ instruction: 0xf68ae7e3 │ │ │ │ svclt 0x0000ead2 │ │ │ │ rsbseq r7, r1, r8, asr #15 │ │ │ │ @ instruction: 0xfffff7b3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, r7, r8, lsr #32 │ │ │ │ - rsbeq r7, r8, sl, asr sl │ │ │ │ + rsbeq r8, r7, r0, lsr r0 │ │ │ │ + rsbeq r7, r8, r2, ror #20 │ │ │ │ @ instruction: 0xfffffe69 │ │ │ │ @ instruction: 0xfffffaab │ │ │ │ @ instruction: 0xfffffd33 │ │ │ │ @ instruction: 0xfffffbc3 │ │ │ │ @ instruction: 0xfffffc37 │ │ │ │ @ instruction: 0xfffff797 │ │ │ │ @ instruction: 0xfffff911 │ │ │ │ @ instruction: 0xfffff9c3 │ │ │ │ @ instruction: 0xfffff759 │ │ │ │ @ instruction: 0xfffff921 │ │ │ │ @ instruction: 0xfffff90d │ │ │ │ @ instruction: 0xfffffae9 │ │ │ │ rsbseq r7, r1, lr, lsr r7 │ │ │ │ - rsbeq r7, r7, r4, lsl #31 │ │ │ │ - strdeq r6, [r6], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r7, r7, ip, lsl #31 │ │ │ │ + strdeq r6, [r6], #-248 @ 0xffffff08 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecde550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -381108,27 +381108,27 @@ │ │ │ │ tstpvc r7, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [lr, #-576]! @ 0xfffffdc0 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf6904478 │ │ │ │ strtmi pc, [r0], -r9, ror #27 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbeq r7, r8, ip, asr #18 │ │ │ │ - rsbeq r7, r7, r8, asr #29 │ │ │ │ - rsbeq r6, r6, r4, lsr pc │ │ │ │ + rsbeq r7, r8, r4, asr r9 │ │ │ │ + ldrdeq r7, [r7], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r6, r6, ip, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecde5c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ svc 0x0072f68a │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - ldrdeq r7, [r8], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r7, r8, r6, ror #17 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x47706013 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ ldrbmi r6, [r0, -fp, asr #32]! │ │ │ │ cmppcs sl, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlalbtcs pc, r6, r0, r6 @ │ │ │ │ andcs r6, r1, r1, lsl r0 │ │ │ │ @@ -381175,16 +381175,16 @@ │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ ldrmi r2, [r0], -r0, lsl #6 │ │ │ │ andlt r6, r2, r3, lsr #32 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ qasxcc lr, ip, r8 │ │ │ │ svccc 0x00d78b56 │ │ │ │ - rsbeq r7, r7, sl, lsl #28 │ │ │ │ - rsbeq r6, r6, r2, asr #28 │ │ │ │ + rsbeq r7, r7, r2, lsl lr │ │ │ │ + rsbeq r6, r6, sl, asr #28 │ │ │ │ ldmdavs r2, {r1, r3, r8, fp, sp, lr} │ │ │ │ bleq bc2b14 │ │ │ │ bleq ff1c2fa4 │ │ │ │ blx 5c3098 │ │ │ │ ldc 8, cr13, [pc, #20] @ 1874ec │ │ │ │ andcs r0, r1, sp, lsl #22 │ │ │ │ bleq 1c2aec │ │ │ │ @@ -381554,15 +381554,15 @@ │ │ │ │ @ instruction: 0x4640e7d1 │ │ │ │ ldc2 3, cr15, [r6, #676] @ 0x2a4 │ │ │ │ blpl 11c3564 │ │ │ │ @ instruction: 0xf689e7b8 │ │ │ │ svclt 0x0000eef8 │ │ │ │ ldrshteq r7, [r1], #-10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, ip, lr, ror lr │ │ │ │ + rsbeq ip, ip, r6, lsl #29 │ │ │ │ rsbseq r7, r1, r8, lsl r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdecc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], r8, ror #31 │ │ │ │ stmdavs r4, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ ldmdavs r2, {r1, r7, ip, sp, pc} │ │ │ │ @@ -381611,18 +381611,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf93cf690 │ │ │ │ stmdbls r0, {r3, fp, lr} │ │ │ │ @ instruction: 0xf6904478 │ │ │ │ bls 1c636c │ │ │ │ svclt 0x0000e7ab │ │ │ │ ... │ │ │ │ - rsbeq r7, r7, r8, asr r7 │ │ │ │ - mlseq r6, r0, r7, r6 │ │ │ │ - rsbeq r7, r7, r8, lsl r7 │ │ │ │ - rsbeq r6, r6, r0, asr r7 │ │ │ │ + rsbeq r7, r7, r0, ror #14 │ │ │ │ + mlseq r6, r8, r7, r6 │ │ │ │ + rsbeq r7, r7, r0, lsr #14 │ │ │ │ + rsbeq r6, r6, r8, asr r7 │ │ │ │ @ instruction: 0xed9f690b │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blne ec3204 │ │ │ │ blcs f43208 │ │ │ │ blne ff383690 │ │ │ │ blx 5c3788 │ │ │ │ ldc 13, cr13, [pc, #92] @ 187c24 │ │ │ │ @@ -381977,22 +381977,22 @@ │ │ │ │ @ instruction: 0xf68f71a0 │ │ │ │ @ instruction: 0x4621fe5d │ │ │ │ @ instruction: 0xf68f4630 │ │ │ │ @ instruction: 0xe7a9ff19 │ │ │ │ bl feac5b74 │ │ │ │ @ instruction: 0x00716998 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, r7, r6, lsl #4 │ │ │ │ - rsbeq r6, r6, lr, lsr r2 │ │ │ │ + rsbeq r7, r7, lr, lsl #4 │ │ │ │ + rsbeq r6, r6, r6, asr #4 │ │ │ │ rsbseq r6, r1, r8, asr r9 │ │ │ │ - strdeq r7, [r7], #-16 @ │ │ │ │ - rsbeq r7, r7, lr, lsl #3 │ │ │ │ - rsbeq r6, r6, r6, asr #3 │ │ │ │ - rsbeq r7, r7, r2, ror r1 │ │ │ │ - strhteq r6, [r6], #-16 │ │ │ │ + strdeq r7, [r7], #-24 @ 0xffffffe8 @ │ │ │ │ + mlseq r7, r6, r1, r7 │ │ │ │ + rsbeq r6, r6, lr, asr #3 │ │ │ │ + rsbeq r7, r7, sl, ror r1 │ │ │ │ + strhteq r6, [r6], #-24 @ 0xffffffe8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdf380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, r9, r8, ror #1 │ │ │ │ strcs r4, [r0], #-2361 @ 0xfffff6c7 │ │ │ │ ldrbtmi r4, [ip], #3385 @ 0xd39 │ │ │ │ @@ -382050,16 +382050,16 @@ │ │ │ │ stmdals r5, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf68f4629 │ │ │ │ ldrb pc, [r9, r9, lsl #29] @ │ │ │ │ bl 6c5c94 │ │ │ │ rsbseq r6, r1, sl, ror #16 │ │ │ │ @ instruction: 0xfffff525 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, r7, sl, lsl #2 │ │ │ │ - rsbeq r7, r7, r0, lsl #2 │ │ │ │ + rsbeq r7, r7, r2, lsl r1 │ │ │ │ + rsbeq r7, r7, r8, lsl #2 │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xfffff211 │ │ │ │ @ instruction: 0xfffff211 │ │ │ │ @ instruction: 0xfffff8dd │ │ │ │ @ instruction: 0xfffff221 │ │ │ │ @ instruction: 0xfffffe61 │ │ │ │ @ instruction: 0xfffff9bd │ │ │ │ @@ -382067,16 +382067,16 @@ │ │ │ │ @ instruction: 0xfffff551 │ │ │ │ @ instruction: 0xfffffa27 │ │ │ │ @ instruction: 0xfffff1ed │ │ │ │ @ instruction: 0xfffff2b3 │ │ │ │ @ instruction: 0xfffff20b │ │ │ │ @ instruction: 0xfffff1fd │ │ │ │ ldrsbteq r6, [r1], #-120 @ 0xffffff88 │ │ │ │ - rsbeq r7, r7, r4, asr r0 │ │ │ │ - rsbeq r6, r6, sl, lsl #1 │ │ │ │ + rsbeq r7, r7, ip, asr r0 │ │ │ │ + mlseq r6, r2, r0, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecdf4d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ ldrdlt lr, [r8], ip │ │ │ │ strcs r4, [r0], #-2358 @ 0xfffff6ca │ │ │ │ ldrsbgt pc, [r8], #143 @ 0x8f @ │ │ │ │ @@ -382131,16 +382131,16 @@ │ │ │ │ @ instruction: 0xf68f4478 │ │ │ │ bls 307b50 >::_M_default_append(unsigned int)@@Base+0x8224c> │ │ │ │ @ instruction: 0xf689e7e3 │ │ │ │ svclt 0x0000ea74 │ │ │ │ rsbseq r6, r1, r8, lsl r7 │ │ │ │ @ instruction: 0xfffff3d3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r6, [r7], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r6, r7, lr, lsr #31 │ │ │ │ + rsbeq r6, r7, r0, asr #31 │ │ │ │ + strhteq r6, [r7], #-246 @ 0xffffff0a │ │ │ │ @ instruction: 0xfffffe55 │ │ │ │ @ instruction: 0xfffff0bb │ │ │ │ @ instruction: 0xfffff0bb │ │ │ │ @ instruction: 0xfffff787 │ │ │ │ @ instruction: 0xfffffd0d │ │ │ │ @ instruction: 0xfffff869 │ │ │ │ @ instruction: 0xfffff599 │ │ │ │ @@ -382148,16 +382148,16 @@ │ │ │ │ @ instruction: 0xfffff8d5 │ │ │ │ @ instruction: 0xfffff09b │ │ │ │ @ instruction: 0xfffff161 │ │ │ │ @ instruction: 0xfffff0b9 │ │ │ │ @ instruction: 0xfffff0ad │ │ │ │ @ instruction: 0xfffff095 │ │ │ │ rsbseq r6, r1, r2, lsl #13 │ │ │ │ - strdeq r6, [r7], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r5, r6, r4, lsr pc │ │ │ │ + rsbeq r6, r7, r4, lsl #30 │ │ │ │ + rsbeq r5, r6, ip, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdf614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -382176,27 +382176,27 @@ │ │ │ │ biccs pc, r2, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [ip], {143} @ 0x8f │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf68f4478 │ │ │ │ strtmi pc, [r0], -r7, lsl #27 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbeq r6, r7, ip, lsl #29 │ │ │ │ - rsbeq r6, r7, r8, lsr lr │ │ │ │ - rsbeq r5, r6, r0, ror lr │ │ │ │ + mlseq r7, r4, lr, r6 │ │ │ │ + rsbeq r6, r7, r0, asr #28 │ │ │ │ + rsbeq r5, r6, r8, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecdf688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ svc 0x0010f689 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq r6, r7, lr, lsl lr │ │ │ │ + rsbeq r6, r7, r6, lsr #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x21b5f24c │ │ │ │ teqppl fp, r5, asr #5 @ p-variant is OBSOLETE │ │ │ │ andcs r6, r1, r1, lsl r0 │ │ │ │ submi r6, fp, fp, lsl r8 │ │ │ │ @ instruction: 0x47706013 │ │ │ │ svclt 0x000c2a01 │ │ │ │ @@ -382214,16 +382214,16 @@ │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-411 @ 0xfffffe65 │ │ │ │ @ instruction: 0xf68f300c │ │ │ │ stmdami r4, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf68f4478 │ │ │ │ andcs pc, r1, fp, lsr sp @ │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq r6, r7, r2, ror #27 │ │ │ │ - strdeq r6, [r7], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r6, r7, sl, ror #27 │ │ │ │ + strdeq r6, [r7], #-216 @ 0xffffff28 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdf71c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd8 │ │ │ │ stmdavs r4, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ ldmdavs r2, {r1, r2, r7, ip, sp, pc} │ │ │ │ ldrsbt pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ @@ -382250,15 +382250,15 @@ │ │ │ │ mcr 4, 4, r3, cr7, cr15, {7} │ │ │ │ vstr d5, [sp, #24] │ │ │ │ @ instruction: 0xf6895b00 │ │ │ │ ldc 8, cr14, [sp, #448] @ 0x1c0 │ │ │ │ vmla.f64 d5, d7, d0 │ │ │ │ vldr s8, [pc, #576] @ 1887d8 │ │ │ │ @ instruction: 0x46324b1b │ │ │ │ - blne 883c1c │ │ │ │ + blne 883c1c │ │ │ │ ldc 6, cr4, [pc, #160] @ 188644 │ │ │ │ vldr d2, [pc, #112] @ 188618 │ │ │ │ vmov.32 r3, d5[0] │ │ │ │ vldr d1, [pc, #16] @ 1885c0 │ │ │ │ vmov.32 r6, d8[1] │ │ │ │ vldr d4, [sp, #924] @ 0x39c │ │ │ │ blls 4271c4 │ │ │ │ @@ -382286,16 +382286,16 @@ │ │ │ │ svccc 0x00f7401c │ │ │ │ ldrpl lr, [sl, #343]! @ 0x157 │ │ │ │ svccc 0x00f6be1c │ │ │ │ ldcgt 4, cr1, [ip], #-420 @ 0xfffffe5c │ │ │ │ svccc 0x00d23531 │ │ │ │ @ instruction: 0xc6ec5a7e │ │ │ │ svccc 0x00d04f20 │ │ │ │ - strdeq r6, [r7], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r5, r6, r6, ror #25 │ │ │ │ + strdeq r6, [r7], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r5, r6, lr, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecdf83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, r9, ip, asr #1 │ │ │ │ strcs r4, [r0], #-2354 @ 0xfffff6ce │ │ │ │ ldrbtmi r4, [ip], #3378 @ 0xd32 │ │ │ │ @@ -382346,28 +382346,28 @@ │ │ │ │ strtmi r9, [r9], -r5, lsl #16 │ │ │ │ ldc2 6, cr15, [sl], #-572 @ 0xfffffdc4 │ │ │ │ @ instruction: 0xf689e7d9 │ │ │ │ svclt 0x0000e8c6 │ │ │ │ rsbseq r6, r1, lr, lsr #7 │ │ │ │ andeq r0, r0, sp, asr r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r6, [r7], #-206 @ 0xffffff32 │ │ │ │ - ldrdeq r6, [r7], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r6, r7, r6, asr #25 │ │ │ │ + ldrdeq r6, [r7], #-204 @ 0xffffff34 @ │ │ │ │ @ instruction: 0xfffffe8b │ │ │ │ @ instruction: 0xffffffa5 │ │ │ │ andeq r0, r0, r7, ror #5 │ │ │ │ strheq r0, [r0], -r7 │ │ │ │ @ instruction: 0xfffffe43 │ │ │ │ @ instruction: 0xfffffe03 │ │ │ │ @ instruction: 0xfffffe13 │ │ │ │ @ instruction: 0xfffffe1f │ │ │ │ @ instruction: 0xfffffe21 │ │ │ │ rsbseq r6, r1, sl, lsr r3 │ │ │ │ - strdeq r6, [r7], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r5, r6, ip, ror #23 │ │ │ │ + rsbeq r6, r7, r2, lsl #24 │ │ │ │ + strdeq r5, [r6], #-180 @ 0xffffff4c @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, asr #24 │ │ │ │ strmi r4, [r5], -r4, asr #18 │ │ │ │ mrcls 4, 0, r4, cr4, cr12, {3} │ │ │ │ @@ -382435,26 +382435,26 @@ │ │ │ │ ldmdami r1, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ blx fe3462ae │ │ │ │ @ instruction: 0xf689e7e4 │ │ │ │ svclt 0x0000e812 │ │ │ │ @ instruction: 0x00716290 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, r7, r4, asr #22 │ │ │ │ - rsbeq r5, r6, r8, lsr fp │ │ │ │ + rsbeq r6, r7, ip, asr #22 │ │ │ │ + rsbeq r5, r6, r0, asr #22 │ │ │ │ rsbseq r6, r1, r2, asr r2 │ │ │ │ - rsbeq r6, r7, sl, ror fp │ │ │ │ - rsbeq r6, r7, r8, asr #21 │ │ │ │ - strhteq r5, [r6], #-172 @ 0xffffff54 │ │ │ │ - rsbeq r6, r7, lr, lsr #21 │ │ │ │ - rsbeq r5, r6, r2, lsr #21 │ │ │ │ - mlseq r7, r8, sl, r6 │ │ │ │ - rsbeq r5, r6, ip, lsl #21 │ │ │ │ - rsbeq r6, r7, sl, ror sl │ │ │ │ - ldrdeq r6, [r7], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq r6, r7, r2, lsl #23 │ │ │ │ + ldrdeq r6, [r7], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r5, r6, r4, asr #21 │ │ │ │ + strhteq r6, [r7], #-166 @ 0xffffff5a │ │ │ │ + rsbeq r5, r6, sl, lsr #21 │ │ │ │ + rsbeq r6, r7, r0, lsr #21 │ │ │ │ + mlseq r6, r4, sl, r5 │ │ │ │ + rsbeq r6, r7, r2, lsl #21 │ │ │ │ + rsbeq r6, r7, r2, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feceb4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blhi 1c43a4 │ │ │ │ blvs 9c3f48 │ │ │ │ @@ -382654,29 +382654,29 @@ │ │ │ │ @ instruction: 0xf06f1111 │ │ │ │ ldrbtmi r0, [r8], #-1034 @ 0xfffffbf6 │ │ │ │ @ instruction: 0xf68f300c │ │ │ │ stmdami r7, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf9caf68f │ │ │ │ svclt 0x0000e7de │ │ │ │ - rsbeq r6, r7, sl, asr #15 │ │ │ │ - rsbeq r6, r7, r4, lsr #14 │ │ │ │ - rsbeq r5, r6, r8, lsl r7 │ │ │ │ - rsbeq r6, r7, r2, lsl #14 │ │ │ │ - rsbeq r6, r7, r2, ror #14 │ │ │ │ + ldrdeq r6, [r7], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r6, r7, ip, lsr #14 │ │ │ │ + rsbeq r5, r6, r0, lsr #14 │ │ │ │ + rsbeq r6, r7, sl, lsl #14 │ │ │ │ + rsbeq r6, r7, sl, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecdfe08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ bl 15c6640 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq r6, r7, lr, lsr #14 │ │ │ │ + rsbeq r6, r7, r6, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecdfe30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ strhlt lr, [r8], ip │ │ │ │ strcs r4, [r0], #-2350 @ 0xfffff6d2 │ │ │ │ ldrsbtgt pc, [r8], pc @ │ │ │ │ @@ -382723,28 +382723,28 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf948f68f │ │ │ │ strb r9, [r3, r5, lsl #20]! │ │ │ │ ldcl 6, cr15, [r2, #544] @ 0x220 │ │ │ │ ldrhteq r5, [r1], #-216 @ 0xffffff28 │ │ │ │ @ instruction: 0xfffffc67 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, r7, r8, asr #13 │ │ │ │ - ldrdeq r6, [r7], #-110 @ 0xffffff92 @ │ │ │ │ + ldrdeq r6, [r7], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r6, r7, r6, ror #13 │ │ │ │ @ instruction: 0xfffff891 │ │ │ │ @ instruction: 0xfffff9ab │ │ │ │ @ instruction: 0xfffffced │ │ │ │ @ instruction: 0xfffffabd │ │ │ │ @ instruction: 0xfffff849 │ │ │ │ @ instruction: 0xfffff809 │ │ │ │ @ instruction: 0xfffff819 │ │ │ │ @ instruction: 0xfffff825 │ │ │ │ @ instruction: 0xfffff827 │ │ │ │ rsbseq r5, r1, r0, asr #26 │ │ │ │ - strdeq r6, [r7], #-94 @ 0xffffffa2 @ │ │ │ │ - strdeq r5, [r6], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r6, r7, r6, lsl #12 │ │ │ │ + strdeq r5, [r6], #-90 @ 0xffffffa6 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x47706013 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ ldrbmi r6, [r0, -fp, asr #32]! │ │ │ │ blvc bc4394 │ │ │ │ stc 0, cr2, [r3, #4] │ │ │ │ @@ -382816,16 +382816,16 @@ │ │ │ │ @ instruction: 0x21b99001 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf68e300c │ │ │ │ stmdami r4, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf886f68f │ │ │ │ ldrb r9, [ip, r1, lsl #20] │ │ │ │ - rsbeq r6, r7, r6, lsl r5 │ │ │ │ - rsbeq r5, r6, lr, ror #8 │ │ │ │ + rsbeq r6, r7, lr, lsl r5 │ │ │ │ + rsbeq r5, r6, r6, ror r4 │ │ │ │ @ instruction: 0xed9f690b │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blne ec44d4 │ │ │ │ blcs f444d8 │ │ │ │ blne ff384960 │ │ │ │ blx 5c4a58 │ │ │ │ ldc 13, cr13, [pc, #92] @ 188ef4 │ │ │ │ @@ -383105,15 +383105,15 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x1628aed2 │ │ │ │ svccc 0x00fb7e15 │ │ │ │ rsbseq r5, r1, r4, ror #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, ip, r6, lsr #17 │ │ │ │ + rsbeq fp, ip, lr, lsr #17 │ │ │ │ rsbseq r5, r1, lr, lsr #19 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r8, fp, lsr ip │ │ │ │ @ instruction: 0x4605493b │ │ │ │ @@ -383173,22 +383173,22 @@ │ │ │ │ stc2 6, cr15, [r4, #-568] @ 0xfffffdc8 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ stc2l 6, cr15, [r0, #568] @ 0x238 │ │ │ │ @ instruction: 0xf688e7ab │ │ │ │ svclt 0x0000ea4c │ │ │ │ rsbseq r5, r1, r0, ror #13 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, r7, r0, lsr r0 │ │ │ │ - rsbeq r4, r6, r8, lsl #31 │ │ │ │ + rsbeq r6, r7, r8, lsr r0 │ │ │ │ + mlseq r6, r0, pc, r4 @ │ │ │ │ rsbseq r5, r1, r2, lsr #13 │ │ │ │ - rsbeq r6, r7, r6, lsl r0 │ │ │ │ - strhteq r5, [r7], #-250 @ 0xffffff06 │ │ │ │ - rsbeq r4, r6, r2, lsl pc │ │ │ │ - mlseq r7, lr, pc, r5 @ │ │ │ │ - strdeq r4, [r6], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r6, r7, lr, lsl r0 │ │ │ │ + rsbeq r5, r7, r2, asr #31 │ │ │ │ + rsbeq r4, r6, sl, lsl pc │ │ │ │ + rsbeq r5, r7, r6, lsr #31 │ │ │ │ + rsbeq r4, r6, r4, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece0634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, r9, r4, ror #1 │ │ │ │ strcs r4, [r0], #-2360 @ 0xfffff6c8 │ │ │ │ ldrbtmi r4, [ip], #3384 @ 0xd38 │ │ │ │ @@ -383245,32 +383245,32 @@ │ │ │ │ strtmi r9, [r9], -r5, lsl #16 │ │ │ │ ldc2 6, cr15, [r2, #-568]! @ 0xfffffdc8 │ │ │ │ @ instruction: 0xf688e7d9 │ │ │ │ svclt 0x0000e9be │ │ │ │ ldrhteq r5, [r1], #-86 @ 0xffffffaa │ │ │ │ @ instruction: 0xfffff989 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r7, lr, lsr #30 │ │ │ │ - rsbeq r5, r7, r8, lsr #30 │ │ │ │ + rsbeq r5, r7, r6, lsr pc │ │ │ │ + rsbeq r5, r7, r0, lsr pc │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xfffff8b5 │ │ │ │ @ instruction: 0xfffff8b5 │ │ │ │ @ instruction: 0xfffff96d │ │ │ │ @ instruction: 0xfffffe67 │ │ │ │ @ instruction: 0xfffff9db │ │ │ │ @ instruction: 0xfffffa53 │ │ │ │ andeq r0, r0, r9, asr #1 │ │ │ │ @ instruction: 0xfffff8d3 │ │ │ │ @ instruction: 0xfffff8a1 │ │ │ │ @ instruction: 0xfffff88b │ │ │ │ @ instruction: 0xfffff8a3 │ │ │ │ @ instruction: 0xfffff8b5 │ │ │ │ rsbseq r5, r1, sl, lsr #10 │ │ │ │ - rsbeq r5, r7, r6, lsl #29 │ │ │ │ - ldrdeq r4, [r6], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r5, r7, lr, lsl #29 │ │ │ │ + rsbeq r4, r6, r4, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecec188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0xf04f6843 │ │ │ │ ldc 12, cr0, [pc, #4] @ 189594 │ │ │ │ @@ -383480,32 +383480,32 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx 1847302 │ │ │ │ strb r9, [r3, r5, lsl #20]! │ │ │ │ svc 0x00e4f687 │ │ │ │ ldrshteq r5, [r1], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0xfffff5c7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r7, ip, ror #22 │ │ │ │ - rsbeq r5, r7, r6, ror #22 │ │ │ │ + rsbeq r5, r7, r4, ror fp │ │ │ │ + rsbeq r5, r7, lr, ror #22 │ │ │ │ @ instruction: 0xfffffbe5 │ │ │ │ @ instruction: 0xfffff4ef │ │ │ │ @ instruction: 0xfffff4ef │ │ │ │ @ instruction: 0xfffff5a7 │ │ │ │ @ instruction: 0xfffffaa1 │ │ │ │ @ instruction: 0xfffff615 │ │ │ │ @ instruction: 0xfffff68d │ │ │ │ @ instruction: 0xfffffd03 │ │ │ │ @ instruction: 0xfffff50d │ │ │ │ @ instruction: 0xfffff4db │ │ │ │ @ instruction: 0xfffff4c5 │ │ │ │ @ instruction: 0xfffff4dd │ │ │ │ @ instruction: 0xfffff4ef │ │ │ │ rsbseq r5, r1, r4, ror #2 │ │ │ │ - strhteq r5, [r7], #-174 @ 0xffffff52 │ │ │ │ - rsbeq r4, r6, r6, lsl sl │ │ │ │ + rsbeq r5, r7, r6, asr #21 │ │ │ │ + rsbeq r4, r6, lr, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece0b2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -383524,27 +383524,27 @@ │ │ │ │ tstpcs sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 11c73b4 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf68e4478 │ │ │ │ @ instruction: 0x4620fafb │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbeq r5, r7, r0, asr sl │ │ │ │ - rsbeq r5, r7, r0, lsl #20 │ │ │ │ - rsbeq r4, r6, r8, asr r9 │ │ │ │ + rsbeq r5, r7, r8, asr sl │ │ │ │ + rsbeq r5, r7, r8, lsl #20 │ │ │ │ + rsbeq r4, r6, r0, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fece0ba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stc 6, cr15, [r4], {136} @ 0x88 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq r5, r7, r2, ror #19 │ │ │ │ + rsbeq r5, r7, sl, ror #19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x47706013 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ ldrbmi r6, [r0, -fp, asr #32]! │ │ │ │ @ instruction: 0xeeb7690a │ │ │ │ andcs r5, r1, r0, lsl #22 │ │ │ │ @@ -383618,19 +383618,19 @@ │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ vsri.32 q2, q13, #29 │ │ │ │ ldc 13, cr15, [r5, #740] @ 0x2e4 │ │ │ │ adcvs r7, lr, r0, lsl #22 │ │ │ │ svclt 0x0000e7c0 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ - rsbeq r5, r7, r6, lsl #18 │ │ │ │ - rsbeq r5, r7, lr, lsl #19 │ │ │ │ - rsbeq r5, r7, sl, ror r9 │ │ │ │ - strdeq r4, [r6], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq fp, r9, r0, lsl #15 │ │ │ │ + rsbeq r5, r7, lr, lsl #18 │ │ │ │ + mlseq r7, r6, r9, r5 │ │ │ │ + rsbeq r5, r7, r2, lsl #19 │ │ │ │ + rsbeq r4, r6, r2, lsl #16 │ │ │ │ + rsbeq fp, r9, r8, lsl #15 │ │ │ │ ldmdavs fp, {r0, r1, r3, r8, fp, sp, lr} │ │ │ │ bleq bc516c │ │ │ │ bleq ff1c55f8 │ │ │ │ blx 5c56ec │ │ │ │ ldc 8, cr13, [pc, #20] @ 189b40 │ │ │ │ andcs r0, r1, ip, lsl #22 │ │ │ │ bleq 1c513c │ │ │ │ @@ -383728,19 +383728,19 @@ │ │ │ │ blcs 2c5318 >::_M_default_append(unsigned int)@@Base+0x3fa14> │ │ │ │ ldr r6, [pc, r3, lsr #1] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ - rsbeq r5, r7, lr, ror #14 │ │ │ │ - strdeq r5, [r7], #-116 @ 0xffffff8c @ │ │ │ │ - ldrdeq r5, [r7], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r4, r6, sl, asr r6 │ │ │ │ - ldrdeq fp, [r9], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r5, r7, r6, ror r7 │ │ │ │ + strdeq r5, [r7], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r5, r7, r2, ror #15 │ │ │ │ + rsbeq r4, r6, r2, ror #12 │ │ │ │ + rsbeq fp, r9, r4, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece0ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ @ instruction: 0x461a4616 │ │ │ │ addlt r6, r4, fp, lsl #18 │ │ │ │ stmdavs r3!, {r3, r4, fp, sp, lr}^ │ │ │ │ @@ -383768,29 +383768,29 @@ │ │ │ │ sbcsle r2, ip, r1, lsl #16 │ │ │ │ biccs r4, r4, r5, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf856f68e │ │ │ │ strtmi r4, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf68e4478 │ │ │ │ bfi pc, r1, (invalid: 18:16) @ │ │ │ │ - rsbeq r5, r7, r4, lsl #14 │ │ │ │ - rsbeq r4, r6, r4, lsl #11 │ │ │ │ + rsbeq r5, r7, ip, lsl #14 │ │ │ │ + rsbeq r4, r6, ip, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece0f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.u32 , d3, d3 │ │ │ │ blmi 348808 >::_M_default_append(unsigned int)@@Base+0xc2f04> │ │ │ │ stcleq 0, cr15, [r2], #316 @ 0x13c │ │ │ │ andscs r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf68bc000 │ │ │ │ ldrdcs pc, [r1], -sp │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq r5, r7, r0, ror #13 │ │ │ │ + rsbeq r5, r7, r8, ror #13 │ │ │ │ ldcvs 5, cr15, [r0] │ │ │ │ blvs 245210 │ │ │ │ blvs ff1c5874 │ │ │ │ blx 5c596c │ │ │ │ @ instruction: 0xf500da49 │ │ │ │ ldc 0, cr6, [r0, #696] @ 0x2b8 │ │ │ │ vmov.f64 d5, #64 @ 0x3e000000 0.125 │ │ │ │ @@ -384038,15 +384038,15 @@ │ │ │ │ svclt 0x0000eb8e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ... │ │ │ │ rsbseq r4, r1, r6, lsl #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq sl, [ip], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq sl, ip, r2, ror #17 │ │ │ │ rsbseq r4, r1, lr, ror #20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r8, ip, lsr ip │ │ │ │ @ instruction: 0x4605493c │ │ │ │ @@ -384107,22 +384107,22 @@ │ │ │ │ @ instruction: 0xf68d7186 │ │ │ │ @ instruction: 0x4621fdb1 │ │ │ │ @ instruction: 0xf68d4630 │ │ │ │ str pc, [r9, sp, ror #28]! │ │ │ │ b fffc7cc4 │ │ │ │ rsbseq r4, r1, r0, asr #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r7, r6, ror #4 │ │ │ │ - rsbeq r4, r6, r6, ror #1 │ │ │ │ + rsbeq r5, r7, lr, ror #4 │ │ │ │ + rsbeq r4, r6, lr, ror #1 │ │ │ │ rsbseq r4, r1, r0, lsl #16 │ │ │ │ - rsbeq r5, r7, r4, ror #4 │ │ │ │ - rsbeq r5, r7, lr, ror #3 │ │ │ │ - rsbeq r4, r6, lr, rrx │ │ │ │ - ldrdeq r5, [r7], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r4, r6, r8, asr r0 │ │ │ │ + rsbeq r5, r7, ip, ror #4 │ │ │ │ + strdeq r5, [r7], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq r4, r6, r6, ror r0 │ │ │ │ + ldrdeq r5, [r7], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r4, r6, r0, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece14d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ blvc 1f45960 │ │ │ │ bleq 1c5930 │ │ │ │ ldc 4, cr2, [r2, #4] │ │ │ │ @@ -384332,41 +384332,41 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf68d4478 │ │ │ │ strb pc, [r8, fp, lsr #25] @ │ │ │ │ ldmdb r6!, {r0, r1, r2, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ ... │ │ │ │ rsbseq r4, r1, r2, lsl r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r4, r7, r2, ror #30 │ │ │ │ + rsbeq r4, r7, sl, ror #30 │ │ │ │ @ instruction: 0xfffff5f9 │ │ │ │ - rsbeq r4, r7, r2, ror #30 │ │ │ │ - rsbeq r4, r7, r8, asr pc │ │ │ │ + rsbeq r4, r7, sl, ror #30 │ │ │ │ + rsbeq r4, r7, r0, ror #30 │ │ │ │ andeq r0, r0, r7, ror #2 │ │ │ │ @ instruction: 0xfffff81d │ │ │ │ @ instruction: 0xfffff473 │ │ │ │ @ instruction: 0xfffff479 │ │ │ │ @ instruction: 0xfffff773 │ │ │ │ @ instruction: 0xfffffc43 │ │ │ │ @ instruction: 0xfffff5fb │ │ │ │ @ instruction: 0xfffff957 │ │ │ │ @ instruction: 0xfffffd5b │ │ │ │ @ instruction: 0xfffff4a3 │ │ │ │ @ instruction: 0xfffff46b │ │ │ │ @ instruction: 0xfffff44f │ │ │ │ @ instruction: 0xfffff473 │ │ │ │ @ instruction: 0xfffff483 │ │ │ │ - rsbeq r4, r7, r0, lsl #30 │ │ │ │ - rsbeq r4, r7, r0, asr #30 │ │ │ │ + rsbeq r4, r7, r8, lsl #30 │ │ │ │ + rsbeq r4, r7, r8, asr #30 │ │ │ │ rsbseq r4, r1, lr, lsr r4 │ │ │ │ - rsbeq r4, r7, r2, ror lr │ │ │ │ - strdeq r3, [r6], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r4, r7, r8, asr lr │ │ │ │ - ldrdeq r3, [r6], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r4, r7, sl, lsr lr │ │ │ │ - strhteq r3, [r6], #-200 @ 0xffffff38 │ │ │ │ + rsbeq r4, r7, sl, ror lr │ │ │ │ + strdeq r3, [r6], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r4, r7, r0, ror #28 │ │ │ │ + rsbeq r3, r6, r0, ror #25 │ │ │ │ + rsbeq r4, r7, r2, asr #28 │ │ │ │ + rsbeq r3, r6, r0, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece18b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff0cf7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -384375,16 +384375,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf68d300c │ │ │ │ stmdami r5, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcrr2 6, 8, pc, lr, cr13 @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r4, r7, lr, ror sp │ │ │ │ - strdeq r3, [r6], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r4, r7, r6, lsl #27 │ │ │ │ + rsbeq r3, r6, r6, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece18f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -384403,27 +384403,27 @@ │ │ │ │ orrcs pc, r1, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 184817e │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf68d4478 │ │ │ │ @ instruction: 0x4620fc15 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbeq r4, r7, r4, ror sp │ │ │ │ - rsbeq r4, r7, ip, lsl #26 │ │ │ │ - rsbeq r3, r6, ip, lsl #23 │ │ │ │ + rsbeq r4, r7, ip, ror sp │ │ │ │ + rsbeq r4, r7, r4, lsl sp │ │ │ │ + mlseq r6, r4, fp, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fece196c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldc 6, cr15, [lr, #540] @ 0x21c │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq r4, r7, r6, lsl #26 │ │ │ │ + rsbeq r4, r7, lr, lsl #26 │ │ │ │ @ instruction: 0x31aaf24c │ │ │ │ smlabtmi fp, r7, r2, pc @ │ │ │ │ andcs r6, r1, r1, lsl r0 │ │ │ │ submi r6, fp, fp, lsl r8 │ │ │ │ @ instruction: 0x47706013 │ │ │ │ @ instruction: 0x41a2f641 │ │ │ │ bicscc pc, lr, r8, asr #5 │ │ │ │ @@ -384471,19 +384471,19 @@ │ │ │ │ ldrtmi r4, [r1], -r9, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff64828c │ │ │ │ @ instruction: 0xf04f4807 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fe4c829a │ │ │ │ svclt 0x0000e7ed │ │ │ │ - rsbeq r4, r7, ip, lsr #26 │ │ │ │ - rsbeq r4, r7, sl, ror #25 │ │ │ │ - mlseq r6, ip, sl, r3 │ │ │ │ - rsbeq r4, r7, r8, asr #25 │ │ │ │ - rsbeq r3, r6, sl, ror sl │ │ │ │ + rsbeq r4, r7, r4, lsr sp │ │ │ │ + strdeq r4, [r7], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r3, r6, r4, lsr #21 │ │ │ │ + ldrdeq r4, [r7], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r3, r6, r2, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feced490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldc 0, cr11, [pc, #524] @ 18aaa0 │ │ │ │ andls r0, r0, #18432 @ 0x4800 │ │ │ │ @@ -384540,16 +384540,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 13c83a0 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf68d4478 │ │ │ │ bls 209584 │ │ │ │ andlt r4, r3, r0, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strhteq r4, [r7], #-180 @ 0xffffff4c │ │ │ │ - rsbeq r3, r6, r8, ror #18 │ │ │ │ + strhteq r4, [r7], #-188 @ 0xffffff44 │ │ │ │ + rsbeq r3, r6, r0, ror r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feced59c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd0 │ │ │ │ ldrmi r6, [lr], -sl, asr #16 │ │ │ │ addlt r6, r6, fp, lsl #18 │ │ │ │ @@ -384579,16 +384579,16 @@ │ │ │ │ blx fecc7476 │ │ │ │ vmlane.f32 s18, s6, s24 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0x46206010 │ │ │ │ andlt r6, r6, r3, lsr r0 │ │ │ │ blhi 245d0c │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq r4, r7, lr, asr #22 │ │ │ │ - rsbeq r3, r6, r2, lsl #18 │ │ │ │ + rsbeq r4, r7, r6, asr fp │ │ │ │ + rsbeq r3, r6, sl, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feced640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdp 15, 11, cr0, cr0, cr0, {7} │ │ │ │ addlt r7, r3, r0, asr #22 │ │ │ │ blhi 1206500 │ │ │ │ @@ -384897,15 +384897,15 @@ │ │ │ │ blcs 7c6530 │ │ │ │ blx 5c6ac4 │ │ │ │ blge 73ffb8 │ │ │ │ stm r4, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strcs r0, [r1, #-15] │ │ │ │ blmi 211d90c │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 864f80 │ │ │ │ + blls 864f80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r8], -r3, ror #1 │ │ │ │ pop {r2, r3, r4, ip, sp, pc} │ │ │ │ mrc 1, 5, r8, cr0, cr0, {7} │ │ │ │ vmov.f64 d3, d6 │ │ │ │ ldmdage r6, {r0, r1, r2, r6, r8, r9, fp, ip} │ │ │ │ @@ -385023,24 +385023,24 @@ │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ ... │ │ │ │ rsbseq r3, r1, lr, lsr #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r3, r1, ip, ror #21 │ │ │ │ - rsbeq r4, r7, r0, lsr r5 │ │ │ │ - rsbeq r4, r7, r0, lsr r4 │ │ │ │ - rsbeq r4, r7, r8, ror #9 │ │ │ │ - mlseq r6, ip, r2, r3 │ │ │ │ - rsbeq r4, r7, r0, asr #9 │ │ │ │ - strhteq r4, [r7], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq r4, r7, r4, ror r4 │ │ │ │ - rsbeq r3, r6, r8, lsr #4 │ │ │ │ - rsbeq sl, r9, lr, lsr #3 │ │ │ │ - mlseq r9, r8, r1, sl │ │ │ │ + rsbeq r4, r7, r8, lsr r5 │ │ │ │ + rsbeq r4, r7, r8, lsr r4 │ │ │ │ + strdeq r4, [r7], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r3, r6, r4, lsr #5 │ │ │ │ + rsbeq r4, r7, r8, asr #9 │ │ │ │ + rsbeq r4, r7, r4, asr #7 │ │ │ │ + rsbeq r4, r7, ip, ror r4 │ │ │ │ + rsbeq r3, r6, r0, lsr r2 │ │ │ │ + strhteq sl, [r9], #-22 @ 0xffffffea │ │ │ │ + rsbeq sl, r9, r0, lsr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece2340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r0, lsr #31 │ │ │ │ addslt r6, r3, sl, lsl #18 │ │ │ │ ldc 8, cr6, [r2, #72] @ 0x48 │ │ │ │ vldr d7, [r2, #208] @ 0xd0 │ │ │ │ @@ -385236,24 +385236,24 @@ │ │ │ │ teqvs fp, r6, lsl #22 │ │ │ │ svclt 0x0000e742 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ - strdeq r4, [r7], #-30 @ 0xffffffe2 @ │ │ │ │ - strdeq r4, [r7], #-0 @ │ │ │ │ - mlseq r7, lr, r1, r4 │ │ │ │ - rsbeq r2, r6, r2, asr pc │ │ │ │ - rsbeq r4, r7, sl, lsr #4 │ │ │ │ - rsbeq r4, r7, r8, lsl #1 │ │ │ │ - rsbeq r4, r7, r4, lsr r1 │ │ │ │ - rsbeq r2, r6, r8, ror #29 │ │ │ │ - rsbeq r9, r9, sl, ror #28 │ │ │ │ - rsbeq r9, r9, r2, asr #28 │ │ │ │ + rsbeq r4, r7, r6, lsl #4 │ │ │ │ + strdeq r4, [r7], #-8 @ │ │ │ │ + rsbeq r4, r7, r6, lsr #3 │ │ │ │ + rsbeq r2, r6, sl, asr pc │ │ │ │ + rsbeq r4, r7, r2, lsr r2 │ │ │ │ + mlseq r7, r0, r0, r4 │ │ │ │ + rsbeq r4, r7, ip, lsr r1 │ │ │ │ + strdeq r2, [r6], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r9, r9, r2, ror lr │ │ │ │ + rsbeq r9, r9, sl, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece2694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 68f43c │ │ │ │ blmi 6b76b0 │ │ │ │ ldrbtmi r4, [sl], #-1548 @ 0xfffff9f4 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -385272,29 +385272,29 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf686bd10 │ │ │ │ svclt 0x0000e9d8 │ │ │ │ rsbseq r3, r1, sl, asr r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r4, r7, r0, asr #32 │ │ │ │ + rsbeq r4, r7, r8, asr #32 │ │ │ │ rsbseq r3, r1, ip, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece2704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.u32 , d1, d3 │ │ │ │ blmi 34b070 >::_M_default_append(unsigned int)@@Base+0xc576c> │ │ │ │ stcvc 2, cr15, [r7], {64} @ 0x40 │ │ │ │ andscs r9, r8, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf689c000 │ │ │ │ andcs pc, r1, r1, lsl lr @ │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq r3, r7, r4, ror #31 │ │ │ │ + rsbeq r3, r7, ip, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece2738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #96] @ 18b5a0 │ │ │ │ addslt r7, r8, fp, lsr fp │ │ │ │ @ instruction: 0x4614483d │ │ │ │ vmov.u16 r4, d4[2] │ │ │ │ @@ -385408,16 +385408,16 @@ │ │ │ │ @ instruction: 0xf3a17b00 │ │ │ │ @ instruction: 0x2001ffb3 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ stmdbls r5, {r2, r9, fp, lr} │ │ │ │ vsri.32 q2, q13, #31 │ │ │ │ andcs pc, r1, fp, lsr #31 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r3, r7, ip, ror pc │ │ │ │ - rsbeq r3, r7, r8, asr pc │ │ │ │ + rsbeq r3, r7, r4, lsl #31 │ │ │ │ + rsbeq r3, r7, r0, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece2924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andsle r2, r6, r1, lsl #20 │ │ │ │ andle r2, r2, r8, lsl #20 │ │ │ │ andlt r2, r3, r1 │ │ │ │ @@ -385436,17 +385436,17 @@ │ │ │ │ andlt r2, r3, r1 │ │ │ │ bmi 37ab70 >::_M_default_append(unsigned int)@@Base+0xf526c> │ │ │ │ ldrbtmi r9, [sl], #-2309 @ 0xfffff6fb │ │ │ │ blvc 1c6dac │ │ │ │ @ instruction: 0xff74f3a1 │ │ │ │ andlt r2, r3, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r3, r7, r6, lsr #30 │ │ │ │ - strdeq r9, [r6], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r3, r7, sl, lsl #30 │ │ │ │ + rsbeq r3, r7, lr, lsr #30 │ │ │ │ + rsbeq r9, r6, r2, lsl #6 │ │ │ │ + rsbeq r3, r7, r2, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fece2998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmdbvs r2, {r2, r4, r9, sl, lr} │ │ │ │ stmdavs r0, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ ldmdavs r2, {r0, r3, r4, fp, sp, lr} │ │ │ │ @@ -385533,16 +385533,16 @@ │ │ │ │ movwcs sp, #11010 @ 0x2b02 │ │ │ │ @ instruction: 0xe7b26033 │ │ │ │ blls ff1c73cc │ │ │ │ blx 5c74c0 │ │ │ │ ldrb sp, [r6, sp, lsr #17]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r3, r7, r6, ror ip │ │ │ │ - rsbeq r2, r6, sl, lsr #20 │ │ │ │ + rsbeq r3, r7, lr, ror ip │ │ │ │ + rsbeq r2, r6, r2, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecee530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fa8 │ │ │ │ cdp 12, 11, cr6, cr1, cr14, {5} │ │ │ │ addlt r4, pc, r1, asr #22 │ │ │ │ @@ -386005,18 +386005,18 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0x812dea11 │ │ │ │ ldclcc 7, cr9, [r1, #-612]! @ 0xfffffd9c │ │ │ │ ldmibls ip!, {r1, r4, r5, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ svccc 0x00da8279 │ │ │ │ ldrblt r4, [pc, #1688]! @ 18c708 │ │ │ │ svccc 0x00d97c62 │ │ │ │ - rsbeq r8, ip, ip, lsl r8 │ │ │ │ - strdeq r8, [ip], #-122 @ 0xffffff86 @ │ │ │ │ - strdeq r3, [r7], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r3, r7, r8, asr r6 │ │ │ │ + rsbeq r8, ip, r4, lsr #16 │ │ │ │ + rsbeq r8, ip, r2, lsl #16 │ │ │ │ + strdeq r3, [r7], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r3, r7, r0, ror #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece328c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050fd8 │ │ │ │ ldrmi r6, [r6], -r0, asr #16 │ │ │ │ @ instruction: 0xf500461a │ │ │ │ cdp 3, 11, cr6, cr0, cr14, {5} │ │ │ │ @@ -386125,16 +386125,16 @@ │ │ │ │ blle ff70aa7c │ │ │ │ blvs 247890 │ │ │ │ blne 1c7d20 │ │ │ │ blne 347a5c >::_M_default_append(unsigned int)@@Base+0xc2158> │ │ │ │ svclt 0x0000e7ce │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - strdeq r3, [r7], #-44 @ 0xffffffd4 @ │ │ │ │ - strhteq r2, [r6], #-0 │ │ │ │ + rsbeq r3, r7, r4, lsl #6 │ │ │ │ + strhteq r2, [r6], #-8 │ │ │ │ vst3. {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece3464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blls 29022c >::_M_default_append(unsigned int)@@Base+0xa928> │ │ │ │ andcs r4, r0, #20, 12 @ 0x1400000 │ │ │ │ eorvs r6, r2, fp, asr r8 │ │ │ │ @ instruction: 0x6700e9d3 │ │ │ │ @@ -386161,17 +386161,17 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ cdp2 6, 5, cr15, cr6, cr11, {4} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000bdd0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r3, r7, lr, ror r2 │ │ │ │ - rsbeq r3, r7, r4, ror r2 │ │ │ │ - rsbeq r2, r6, lr, lsr #32 │ │ │ │ + rsbeq r3, r7, r6, lsl #5 │ │ │ │ + rsbeq r3, r7, ip, ror r2 │ │ │ │ + rsbeq r2, r6, r6, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece34f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ strdlt ip, [r9], r8 │ │ │ │ @ instruction: 0xf64d4a3d │ │ │ │ ldcmi 1, cr2, [sp, #-768]! @ 0xfffffd00 │ │ │ │ @@ -386233,16 +386233,16 @@ │ │ │ │ stmdals r5, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf68b4629 │ │ │ │ ldrb pc, [r8, r5, asr #27] @ │ │ │ │ b 15c9e0c │ │ │ │ ldrshteq r2, [r1], #-96 @ 0xffffffa0 │ │ │ │ @ instruction: 0xffffea99 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, r7, lr, lsl #7 │ │ │ │ - rsbeq r3, r7, r4, lsr #7 │ │ │ │ + mlseq r7, r6, r3, r3 │ │ │ │ + rsbeq r3, r7, ip, lsr #7 │ │ │ │ @ instruction: 0xffffffaf │ │ │ │ @ instruction: 0xffffff15 │ │ │ │ @ instruction: 0xfffff13d │ │ │ │ andeq r4, r0, r5, asr r0 │ │ │ │ @ instruction: 0xffffe589 │ │ │ │ @ instruction: 0xfffff36d │ │ │ │ andeq r3, r0, r9, ror lr │ │ │ │ @@ -386253,16 +386253,16 @@ │ │ │ │ andeq r0, r0, r7, lsl r8 │ │ │ │ @ instruction: 0xffffe9db │ │ │ │ @ instruction: 0xffffe40d │ │ │ │ @ instruction: 0xffffe41d │ │ │ │ @ instruction: 0xffffe4db │ │ │ │ @ instruction: 0xffffe419 │ │ │ │ rsbseq r2, r1, r2, asr r6 │ │ │ │ - rsbeq r3, r7, r2, asr r1 │ │ │ │ - rsbeq r1, r6, r4, lsl #30 │ │ │ │ + rsbeq r3, r7, sl, asr r1 │ │ │ │ + rsbeq r1, r6, ip, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecef070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r0, {r4, r5, r7, r8, r9, sl, fp}^ │ │ │ │ cdp 6, 11, cr4, cr0, cr12, {4} │ │ │ │ vmov.f64 d8, d1 │ │ │ │ @@ -386668,15 +386668,15 @@ │ │ │ │ svclt 0x0000e6db │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq r2, r1, r2, lsl r3 │ │ │ │ - rsbeq r8, ip, sl, lsl r1 │ │ │ │ + rsbeq r8, ip, r2, lsr #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrsbteq r2, [r1], #-30 @ 0xffffffe2 │ │ │ │ bleq 14485a8 │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stc 2, cr9, [sp, #24] │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @@ -386713,18 +386713,18 @@ │ │ │ │ @ instruction: 0x31a8f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf940f68b │ │ │ │ tstcs r0, r6, lsl #16 │ │ │ │ @ instruction: 0xf68b4478 │ │ │ │ udf #3995 @ 0xf9b │ │ │ │ cdp 6, 8, cr15, cr6, cr4, {4} │ │ │ │ - rsbeq r2, r7, r0, asr #19 │ │ │ │ - rsbeq r1, r6, r4, ror r7 │ │ │ │ - rsbeq r2, r7, r4, lsr #19 │ │ │ │ - rsbeq r1, r6, r8, asr r7 │ │ │ │ + rsbeq r2, r7, r8, asr #19 │ │ │ │ + rsbeq r1, r6, ip, ror r7 │ │ │ │ + rsbeq r2, r7, ip, lsr #19 │ │ │ │ + rsbeq r1, r6, r0, ror #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 24805c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stmdavs r5, {r2, r3, r7, ip, sp, pc}^ │ │ │ │ mrcls 12, 0, r9, cr9, cr4, {0} │ │ │ │ @@ -386910,18 +386910,18 @@ │ │ │ │ @ instruction: 0xe7c8f87b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbeq r2, r7, r0, lsl r7 │ │ │ │ - rsbeq r1, r6, r4, asr #9 │ │ │ │ - rsbeq r2, r7, r4, lsr #13 │ │ │ │ - rsbeq r1, r6, r8, asr r4 │ │ │ │ + rsbeq r2, r7, r8, lsl r7 │ │ │ │ + rsbeq r1, r6, ip, asr #9 │ │ │ │ + rsbeq r2, r7, ip, lsr #13 │ │ │ │ + rsbeq r1, r6, r0, ror #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecefae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r0, r0, pc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 11c8990 │ │ │ │ @@ -387103,15 +387103,15 @@ │ │ │ │ vmov.f64 d6, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d24, d6 │ │ │ │ blle 1fcb9d8 │ │ │ │ blvs ff288c6c │ │ │ │ blx 5c8d64 │ │ │ │ @ instruction: 0x81b5f200 │ │ │ │ blpl 1c87b0 │ │ │ │ - bls 895db0 │ │ │ │ + bls 895db0 │ │ │ │ blpl 1c87c4 │ │ │ │ bls 9251f8 │ │ │ │ smmla r2, r3, r0, r6 │ │ │ │ blmi 1248c7c │ │ │ │ cdp 6, 11, cr14, cr0, cr12, {5} │ │ │ │ ldrbt r5, [r6], r4, asr #22 │ │ │ │ blmi ff1c8c9c │ │ │ │ @@ -387594,15 +387594,15 @@ │ │ │ │ vcmpe.f64 d5, d9 │ │ │ │ vsqrt.f64 d21, d6 │ │ │ │ ldmdale r5, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ blpl ff549410 │ │ │ │ blvs ff309424 │ │ │ │ blx 5c951c │ │ │ │ @ instruction: 0x81a5f280 │ │ │ │ - blvs 888ddc │ │ │ │ + blvs 888ddc │ │ │ │ bl ff349434 │ │ │ │ blx 5c952c │ │ │ │ subhi pc, r3, #64, 2 │ │ │ │ blpl 1c9448 │ │ │ │ blls 30922c >::_M_default_append(unsigned int)@@Base+0x83928> │ │ │ │ blls 3091ac >::_M_default_append(unsigned int)@@Base+0x838a8> │ │ │ │ blvs 9c8df8 │ │ │ │ @@ -387937,21 +387937,21 @@ │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbeq r1, r7, r0, asr #16 │ │ │ │ - strdeq r0, [r6], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r1, r7, r6, lsl r7 │ │ │ │ - rsbeq r1, r7, r6, ror r8 │ │ │ │ - strhteq r0, [r6], #-64 @ 0xffffffc0 │ │ │ │ - mlseq r7, r4, r6, r1 │ │ │ │ - rsbeq r0, r6, r8, asr #8 │ │ │ │ + rsbeq r1, r7, r8, asr #16 │ │ │ │ + strdeq r0, [r6], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r1, r7, lr, lsl r7 │ │ │ │ + rsbeq r1, r7, lr, ror r8 │ │ │ │ + strhteq r0, [r6], #-72 @ 0xffffffb8 │ │ │ │ + mlseq r7, ip, r6, r1 │ │ │ │ + rsbeq r0, r6, r0, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece50e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r5, r0, lsr #31 │ │ │ │ ldcls 12, cr9, [sp, #-96] @ 0xffffffa0 │ │ │ │ blvc 1c9540 │ │ │ │ @ instruction: 0xf5046844 │ │ │ │ @@ -388020,30 +388020,30 @@ │ │ │ │ andslt r4, r5, r0, lsr #12 │ │ │ │ movwls fp, #27952 @ 0x6d30 │ │ │ │ blls 815ff8 │ │ │ │ cdp 1, 11, cr2, cr0, cr0, {0} │ │ │ │ vmov.f64 d1, d5 │ │ │ │ stmib r3, {r2, r6, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf6830100 │ │ │ │ - blls 8892e4 │ │ │ │ + blls 8892e4 │ │ │ │ stc 2, cr2, [r3, #4] │ │ │ │ blls 310c14 >::_M_default_append(unsigned int)@@Base+0x8b310> │ │ │ │ blvs 1c9664 │ │ │ │ blvc 249668 │ │ │ │ vmov.32 r9, d4[1] │ │ │ │ andsvs r6, sl, r7, asr #22 │ │ │ │ blx 5c9bec │ │ │ │ sadd16mi fp, r3, r8 │ │ │ │ svclt 0x00089a1c │ │ │ │ andsvs r4, r3, r3, lsr #12 │ │ │ │ andsvs r9, ip, lr, lsl fp │ │ │ │ svclt 0x0000e7c8 │ │ │ │ ... │ │ │ │ - rsbeq r1, r7, lr, lsr r5 │ │ │ │ - strdeq r0, [r6], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r1, r7, r6, asr #10 │ │ │ │ + strdeq r0, [r6], #-42 @ 0xffffffd6 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 34950c >::_M_default_append(unsigned int)@@Base+0xc3c08> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ ldrmi fp, [r2], r9, lsr #1 │ │ │ │ strmi r4, [r1], sp, ror #21 │ │ │ │ @@ -388280,19 +388280,19 @@ │ │ │ │ @ instruction: 0xd1b22e06 │ │ │ │ svclt 0x0000e70d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r0, r1, ip, lsl #19 │ │ │ │ - mlseq ip, r4, r7, r6 │ │ │ │ + mlseq ip, ip, r7, r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrsbteq r0, [r1], #-116 @ 0xffffff8c │ │ │ │ - rsbeq r1, r7, sl, lsl #4 │ │ │ │ - strhteq pc, [r5], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r1, r7, r2, lsl r2 │ │ │ │ + rsbeq pc, r5, r6, asr #31 │ │ │ │ blx 5c9ffc │ │ │ │ adcshi pc, r6, r0, asr #6 │ │ │ │ blls ff1c9f14 │ │ │ │ blx 5ca008 │ │ │ │ svcge 0x0079f67f │ │ │ │ blcs 1b5064 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @@ -388448,20 +388448,20 @@ │ │ │ │ ldrbtmi r0, [r8], #-510 @ 0xfffffe02 │ │ │ │ @ instruction: 0xf689300c │ │ │ │ stmdami r9, {r0, r1, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r2, [r8], #-256 @ 0xffffff00 │ │ │ │ stc2l 6, cr15, [r2], #-548 @ 0xfffffddc │ │ │ │ @ instruction: 0xf683e79f │ │ │ │ svclt 0x0000e8ee │ │ │ │ - rsbeq r0, r7, r0, lsr pc │ │ │ │ - rsbeq pc, r5, r4, ror #25 │ │ │ │ - rsbeq r0, r7, sl, lsl #29 │ │ │ │ - rsbeq pc, r5, lr, lsr ip @ │ │ │ │ - rsbeq r0, r7, r2, ror lr │ │ │ │ - rsbeq pc, r5, r6, lsr #24 │ │ │ │ + rsbeq r0, r7, r8, lsr pc │ │ │ │ + rsbeq pc, r5, ip, ror #25 │ │ │ │ + mlseq r7, r2, lr, r0 │ │ │ │ + rsbeq pc, r5, r6, asr #24 │ │ │ │ + rsbeq r0, r7, sl, ror lr │ │ │ │ + rsbeq pc, r5, lr, lsr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece58e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 2052608 │ │ │ │ blmi 207a910 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -388582,18 +388582,18 @@ │ │ │ │ blx 194c2e6 │ │ │ │ @ instruction: 0xf682e796 │ │ │ │ svclt 0x0000efea │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r0, r1, lr, lsl #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq r0, [r7], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r0, r7, r2, lsl #28 │ │ │ │ @ instruction: 0xffffc5e5 │ │ │ │ - strhteq r0, [r7], #-240 @ 0xffffff10 │ │ │ │ - mlseq r8, lr, r6, fp │ │ │ │ + strhteq r0, [r7], #-248 @ 0xffffff08 │ │ │ │ + rsbeq fp, r8, r6, lsr #13 │ │ │ │ andeq r0, r0, r7, lsr r2 │ │ │ │ @ instruction: 0xffffcdb5 │ │ │ │ @ instruction: 0xffffdb0b │ │ │ │ @ instruction: 0xffffcd39 │ │ │ │ andeq r0, r0, r3, lsr #9 │ │ │ │ @ instruction: 0xffffcfbb │ │ │ │ @ instruction: 0xffffc9cf │ │ │ │ @@ -388605,31 +388605,31 @@ │ │ │ │ @ instruction: 0xffffc4ef │ │ │ │ @ instruction: 0xffffc465 │ │ │ │ @ instruction: 0xffffc3ab │ │ │ │ @ instruction: 0xffffc1eb │ │ │ │ @ instruction: 0xffffd037 │ │ │ │ @ instruction: 0xffffc0d5 │ │ │ │ @ instruction: 0xffffc00d │ │ │ │ - rsbeq r0, r7, r6, ror #25 │ │ │ │ - rsbeq r0, r7, r8, lsr #30 │ │ │ │ - rsbeq r0, r7, sl, lsr sp │ │ │ │ - rsbeq pc, r5, lr, ror #21 │ │ │ │ + rsbeq r0, r7, lr, ror #25 │ │ │ │ + rsbeq r0, r7, r0, lsr pc │ │ │ │ + rsbeq r0, r7, r2, asr #26 │ │ │ │ + strdeq pc, [r5], #-166 @ 0xffffff5a @ │ │ │ │ rsbseq r0, r1, r8, lsl #4 │ │ │ │ - rsbeq r0, r7, r8, lsl #26 │ │ │ │ - strhteq pc, [r5], #-172 @ 0xffffff54 @ │ │ │ │ - ldrdeq r0, [r7], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r0, r7, lr, lsl #30 │ │ │ │ - rsbeq r0, r7, r4, asr #25 │ │ │ │ - rsbeq pc, r5, r8, ror sl @ │ │ │ │ - rsbeq r0, r7, sl, ror #29 │ │ │ │ - rsbeq r0, r7, r4, lsr pc │ │ │ │ - rsbeq r0, r7, sl, lsl #25 │ │ │ │ - rsbeq pc, r5, lr, lsr sl @ │ │ │ │ - rsbeq r0, r7, ip, ror #24 │ │ │ │ - rsbeq pc, r5, lr, lsl sl @ │ │ │ │ + rsbeq r0, r7, r0, lsl sp │ │ │ │ + rsbeq pc, r5, r4, asr #21 │ │ │ │ + ldrdeq r0, [r7], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r0, r7, r6, lsl pc │ │ │ │ + rsbeq r0, r7, ip, asr #25 │ │ │ │ + rsbeq pc, r5, r0, lsl #21 │ │ │ │ + strdeq r0, [r7], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r0, r7, ip, lsr pc │ │ │ │ + mlseq r7, r2, ip, r0 │ │ │ │ + rsbeq pc, r5, r6, asr #20 │ │ │ │ + rsbeq r0, r7, r4, ror ip │ │ │ │ + rsbeq pc, r5, r6, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece5b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 5, pc, cr4, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -388639,16 +388639,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx bcc3d0 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6894478 │ │ │ │ blls 20d544 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r0, r7, r4, ror fp │ │ │ │ - rsbeq pc, r5, r8, lsr #18 │ │ │ │ + rsbeq r0, r7, ip, ror fp │ │ │ │ + rsbeq pc, r5, r0, lsr r9 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece5bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ addlt lr, r8, r8, ror #1 │ │ │ │ @ instruction: 0xf64d4a39 │ │ │ │ @ instruction: 0xf8df21c0 │ │ │ │ @@ -388706,16 +388706,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx 1a4c4dc │ │ │ │ strb r9, [r3, r5, lsl #20]! │ │ │ │ cdp 6, 14, cr15, cr12, cr2, {4} │ │ │ │ rsbseq r0, r1, r6, lsl r0 │ │ │ │ @ instruction: 0xffffc3bf │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r0, [r7], #-196 @ 0xffffff3c │ │ │ │ - rsbeq r0, r7, sl, asr #25 │ │ │ │ + strhteq r0, [r7], #-204 @ 0xffffff34 │ │ │ │ + ldrdeq r0, [r7], #-194 @ 0xffffff3e @ │ │ │ │ @ instruction: 0xffffd8d1 │ │ │ │ @ instruction: 0xffffd837 │ │ │ │ @ instruction: 0xffffca5f │ │ │ │ andeq r1, r0, r7, ror r9 │ │ │ │ @ instruction: 0xffffcc91 │ │ │ │ muleq r0, pc, r7 @ │ │ │ │ @ instruction: 0xffffdc7d │ │ │ │ @@ -388726,16 +388726,16 @@ │ │ │ │ @ instruction: 0xffffc301 │ │ │ │ @ instruction: 0xffffbd33 │ │ │ │ @ instruction: 0xffffbd43 │ │ │ │ @ instruction: 0xffffbe6f │ │ │ │ @ instruction: 0xffffbdfd │ │ │ │ @ instruction: 0xffffbd3b │ │ │ │ rsbseq pc, r0, r4, ror pc @ │ │ │ │ - rsbeq r0, r7, r2, ror sl │ │ │ │ - rsbeq pc, r5, r6, lsr #16 │ │ │ │ + rsbeq r0, r7, sl, ror sl │ │ │ │ + rsbeq pc, r5, lr, lsr #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece5d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ stc 6, cr4, [sp, #16] │ │ │ │ andls r0, r7, #4, 22 @ 0x1000 │ │ │ │ @@ -388778,19 +388778,19 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 18ebd4 @ │ │ │ │ @ instruction: 0xf912f689 │ │ │ │ @ instruction: 0xf04f9804 │ │ │ │ @ instruction: 0xf68931ff │ │ │ │ ldrb pc, [r0, sp, asr #19] @ │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - strhteq r0, [r7], #-150 @ 0xffffff6a │ │ │ │ - rsbeq r0, r7, r6, lsl #19 │ │ │ │ - rsbeq pc, r5, sl, lsr r7 @ │ │ │ │ - rsbeq r0, r7, sl, ror #18 │ │ │ │ - rsbeq pc, r5, sl, lsl r7 @ │ │ │ │ + strhteq r0, [r7], #-158 @ 0xffffff62 │ │ │ │ + rsbeq r0, r7, lr, lsl #19 │ │ │ │ + rsbeq pc, r5, r2, asr #14 │ │ │ │ + rsbeq r0, r7, r2, ror r9 │ │ │ │ + rsbeq pc, r5, r2, lsr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ca0c0 >::_M_default_append(unsigned int)@@Base+0x447bc> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ ldrmi r4, [sl], ip, lsl #12 │ │ │ │ @ instruction: 0xb09d4dda │ │ │ │ @@ -389010,23 +389010,23 @@ │ │ │ │ @ instruction: 0xf6894478 │ │ │ │ strt pc, [sl], r3, lsl #16 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrsbteq pc, [r0], #-218 @ 0xffffff26 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq pc, r0, sl, lsr #26 │ │ │ │ - rsbeq r0, r7, sl, ror #15 │ │ │ │ - mlseq r5, lr, r5, pc @ │ │ │ │ - rsbeq r0, r7, r2, asr r7 │ │ │ │ - rsbeq r0, r7, ip, asr r6 │ │ │ │ - rsbeq pc, r5, r0, lsl r4 @ │ │ │ │ - rsbeq r0, r7, lr, ror #11 │ │ │ │ - rsbeq pc, r5, r2, lsr #7 │ │ │ │ - strhteq r0, [r7], #-84 @ 0xffffffac │ │ │ │ - rsbeq pc, r5, r8, ror #6 │ │ │ │ + strdeq r0, [r7], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq pc, r5, r6, lsr #11 │ │ │ │ + rsbeq r0, r7, sl, asr r7 │ │ │ │ + rsbeq r0, r7, r4, ror #12 │ │ │ │ + rsbeq pc, r5, r8, lsl r4 @ │ │ │ │ + strdeq r0, [r7], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq pc, r5, sl, lsr #7 │ │ │ │ + strhteq r0, [r7], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq pc, r5, r0, ror r3 @ │ │ │ │ blge 735808 │ │ │ │ ldrmi r6, [pc], -r9, ror #16 │ │ │ │ stmib sp, {r4, fp, sp, lr}^ │ │ │ │ vqdmlal.s16 q5, d3, d0 │ │ │ │ strmi pc, [r4], -r9, asr #29 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ stmdavs sl!, {r0, r5, r7, pc} │ │ │ │ @@ -389244,28 +389244,28 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 6, 2, cr15, cr12, cr8, {4} │ │ │ │ @ instruction: 0xf890e4d3 │ │ │ │ streq r1, [r9, r1, lsl #3] │ │ │ │ stcge 4, cr15, [r8], #252 @ 0xfc │ │ │ │ svclt 0x0000e6db │ │ │ │ ... │ │ │ │ - rsbeq r0, r7, lr, lsr #10 │ │ │ │ - rsbeq pc, r5, r2, ror #5 │ │ │ │ - rsbeq r0, r7, ip, asr #8 │ │ │ │ - rsbeq pc, r5, r0, lsl #4 │ │ │ │ - rsbeq r0, r7, r2, lsl #8 │ │ │ │ - strhteq pc, [r5], #-22 @ 0xffffffea @ │ │ │ │ - strhteq r0, [r7], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq pc, r5, r0, ror r1 @ │ │ │ │ - rsbeq r0, r7, r8, asr #6 │ │ │ │ - strdeq pc, [r5], #-12 @ │ │ │ │ - ldrdeq r0, [r7], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq pc, r5, lr, lsl #1 │ │ │ │ - rsbeq r0, r7, r6, lsl #4 │ │ │ │ - strhteq lr, [r5], #-250 @ 0xffffff06 │ │ │ │ + rsbeq r0, r7, r6, lsr r5 │ │ │ │ + rsbeq pc, r5, sl, ror #5 │ │ │ │ + rsbeq r0, r7, r4, asr r4 │ │ │ │ + rsbeq pc, r5, r8, lsl #4 │ │ │ │ + rsbeq r0, r7, sl, lsl #8 │ │ │ │ + strhteq pc, [r5], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r0, r7, r4, asr #7 │ │ │ │ + rsbeq pc, r5, r8, ror r1 @ │ │ │ │ + rsbeq r0, r7, r0, asr r3 │ │ │ │ + rsbeq pc, r5, r4, lsl #2 │ │ │ │ + rsbeq r0, r7, r2, ror #5 │ │ │ │ + mlseq r5, r6, r0, pc @ │ │ │ │ + rsbeq r0, r7, lr, lsl #4 │ │ │ │ + rsbeq lr, r5, r2, asr #31 │ │ │ │ strbmi r6, [r3], -sl, lsr #16 │ │ │ │ stmdavs r8!, {r0, r3, r5, r7, r8, fp, sp, lr}^ │ │ │ │ vrshrn.i32 d6, q1, #10 │ │ │ │ @ instruction: 0x4604fb91 │ │ │ │ @ instruction: 0xf43f2801 │ │ │ │ @ instruction: 0xf8dfaca2 │ │ │ │ vqdmulh.s q8, q8, q0 │ │ │ │ @@ -390015,119 +390015,119 @@ │ │ │ │ ldrbtmi r6, [r8], #-374 @ 0xfffffe8a │ │ │ │ @ instruction: 0xf687300c │ │ │ │ stmdami sp!, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf81ef688 │ │ │ │ mcrlt 7, 6, pc, cr5, cr14, {7} @ │ │ │ │ ... │ │ │ │ - rsbeq r0, r7, r6, lsl #3 │ │ │ │ - rsbeq lr, r5, r8, lsr pc │ │ │ │ - rsbeq r0, r7, r8, ror #2 │ │ │ │ - rsbeq lr, r5, sl, lsl pc │ │ │ │ - rsbeq r0, r7, r6, lsl #2 │ │ │ │ - strhteq lr, [r5], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r0, r7, lr, lsr #32 │ │ │ │ - rsbeq lr, r5, r0, ror #27 │ │ │ │ - strdeq pc, [r6], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq lr, r5, ip, lsr #27 │ │ │ │ - rsbeq pc, r6, r2, asr #31 │ │ │ │ - rsbeq lr, r5, r4, ror sp │ │ │ │ - rsbeq pc, r6, r2, lsr #31 │ │ │ │ - rsbeq lr, r5, r4, asr sp │ │ │ │ - rsbeq pc, r6, r2, ror #30 │ │ │ │ - rsbeq lr, r5, r4, lsl sp │ │ │ │ - rsbeq pc, r6, ip, lsr #30 │ │ │ │ - ldrdeq lr, [r5], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq pc, r6, r6, ror #29 │ │ │ │ - mlseq r5, r8, ip, lr │ │ │ │ - rsbeq pc, r6, r4, lsl #29 │ │ │ │ - rsbeq lr, r5, r6, lsr ip │ │ │ │ - rsbeq pc, r6, lr, asr #28 │ │ │ │ - rsbeq lr, r5, r0, lsl #24 │ │ │ │ - rsbeq pc, r6, r8, lsl lr @ │ │ │ │ - rsbeq lr, r5, sl, asr #23 │ │ │ │ - strdeq pc, [r6], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq lr, r5, r8, lsr #23 │ │ │ │ - ldrdeq pc, [r6], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq lr, r5, r6, lsl #23 │ │ │ │ - strhteq pc, [r6], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq lr, r5, r4, ror #22 │ │ │ │ - mlseq r6, r0, sp, pc @ │ │ │ │ - rsbeq lr, r5, r2, asr #22 │ │ │ │ - rsbeq pc, r6, lr, ror #26 │ │ │ │ - rsbeq lr, r5, r0, lsr #22 │ │ │ │ - rsbeq pc, r6, lr, lsr #26 │ │ │ │ - rsbeq lr, r5, r0, ror #21 │ │ │ │ - rsbeq pc, r6, ip, lsl #26 │ │ │ │ - strhteq lr, [r5], #-174 @ 0xffffff52 │ │ │ │ - rsbeq pc, r6, sl, ror #25 │ │ │ │ - mlseq r5, ip, sl, lr │ │ │ │ - strhteq pc, [r6], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq lr, r5, r6, ror #20 │ │ │ │ - mlseq r6, r2, ip, pc @ │ │ │ │ - rsbeq lr, r5, r4, asr #20 │ │ │ │ - rsbeq pc, r6, r0, ror ip @ │ │ │ │ - rsbeq lr, r5, r2, lsr #20 │ │ │ │ - rsbeq pc, r6, lr, asr #24 │ │ │ │ - rsbeq lr, r5, r0, lsl #20 │ │ │ │ - rsbeq pc, r6, r2, lsl ip @ │ │ │ │ - rsbeq lr, r5, r4, asr #19 │ │ │ │ - strhteq pc, [r6], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq lr, r5, sl, ror #18 │ │ │ │ - mlseq r6, ip, sl, pc @ │ │ │ │ - rsbeq lr, r5, lr, asr #16 │ │ │ │ - rsbeq pc, r6, r2, ror #20 │ │ │ │ - rsbeq lr, r5, r4, lsl r8 │ │ │ │ - rsbeq pc, r6, r0, asr #20 │ │ │ │ - strdeq lr, [r5], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq pc, r6, sl, lsl #20 │ │ │ │ - strhteq lr, [r5], #-124 @ 0xffffff84 │ │ │ │ - rsbeq pc, r6, r8, ror #19 │ │ │ │ - mlseq r5, sl, r7, lr │ │ │ │ - rsbeq pc, r6, sl, asr #19 │ │ │ │ - rsbeq lr, r5, sl, ror r7 │ │ │ │ - rsbeq pc, r6, ip, lsl #19 │ │ │ │ - rsbeq lr, r5, lr, lsr r7 │ │ │ │ - rsbeq pc, r6, r6, asr r9 @ │ │ │ │ - rsbeq lr, r5, r8, lsl #14 │ │ │ │ - rsbeq pc, r6, lr, lsl r9 @ │ │ │ │ - ldrdeq lr, [r5], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq pc, r6, r0, lsl #18 │ │ │ │ - strhteq lr, [r5], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq pc, r6, ip, asr #17 │ │ │ │ - rsbeq lr, r5, lr, ror r6 │ │ │ │ - rsbeq pc, r6, r6, ror r8 @ │ │ │ │ - rsbeq lr, r5, sl, lsr #12 │ │ │ │ - rsbeq pc, r6, ip, lsr r8 @ │ │ │ │ - strdeq lr, [r5], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq pc, r6, sl, lsl #16 │ │ │ │ - strhteq lr, [r5], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq pc, r6, ip, ror #15 │ │ │ │ - rsbeq lr, r5, r0, lsr #11 │ │ │ │ - rsbeq pc, r6, lr, asr #15 │ │ │ │ - rsbeq lr, r5, r2, lsl #11 │ │ │ │ - mlseq r6, ip, r7, pc @ │ │ │ │ - rsbeq lr, r5, r0, asr r5 │ │ │ │ - rsbeq pc, r6, lr, ror r7 @ │ │ │ │ - rsbeq lr, r5, r2, lsr r5 │ │ │ │ - rsbeq pc, r6, ip, asr #14 │ │ │ │ - rsbeq lr, r5, r0, lsl #10 │ │ │ │ - rsbeq pc, r6, sl, lsl r7 @ │ │ │ │ - rsbeq lr, r5, lr, asr #9 │ │ │ │ - rsbeq pc, r6, sl, ror #13 │ │ │ │ - mlseq r5, lr, r4, lr │ │ │ │ - rsbeq pc, r6, ip, ror r6 @ │ │ │ │ - rsbeq pc, r6, r6, asr r6 @ │ │ │ │ - rsbeq lr, r5, sl, lsl #8 │ │ │ │ - rsbeq pc, r6, r8, lsr r6 @ │ │ │ │ - rsbeq lr, r5, ip, ror #7 │ │ │ │ - rsbeq pc, r6, ip, lsl r6 @ │ │ │ │ - ldrdeq lr, [r5], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq pc, r6, sl, ror #11 │ │ │ │ - mlseq r5, lr, r3, lr │ │ │ │ + rsbeq r0, r7, lr, lsl #3 │ │ │ │ + rsbeq lr, r5, r0, asr #30 │ │ │ │ + rsbeq r0, r7, r0, ror r1 │ │ │ │ + rsbeq lr, r5, r2, lsr #30 │ │ │ │ + rsbeq r0, r7, lr, lsl #2 │ │ │ │ + rsbeq lr, r5, r0, asr #29 │ │ │ │ + rsbeq r0, r7, r6, lsr r0 │ │ │ │ + rsbeq lr, r5, r8, ror #27 │ │ │ │ + rsbeq r0, r7, r2 │ │ │ │ + strhteq lr, [r5], #-212 @ 0xffffff2c │ │ │ │ + rsbeq pc, r6, sl, asr #31 │ │ │ │ + rsbeq lr, r5, ip, ror sp │ │ │ │ + rsbeq pc, r6, sl, lsr #31 │ │ │ │ + rsbeq lr, r5, ip, asr sp │ │ │ │ + rsbeq pc, r6, sl, ror #30 │ │ │ │ + rsbeq lr, r5, ip, lsl sp │ │ │ │ + rsbeq pc, r6, r4, lsr pc @ │ │ │ │ + rsbeq lr, r5, r6, ror #25 │ │ │ │ + rsbeq pc, r6, lr, ror #29 │ │ │ │ + rsbeq lr, r5, r0, lsr #25 │ │ │ │ + rsbeq pc, r6, ip, lsl #29 │ │ │ │ + rsbeq lr, r5, lr, lsr ip │ │ │ │ + rsbeq pc, r6, r6, asr lr @ │ │ │ │ + rsbeq lr, r5, r8, lsl #24 │ │ │ │ + rsbeq pc, r6, r0, lsr #28 │ │ │ │ + ldrdeq lr, [r5], #-178 @ 0xffffff4e @ │ │ │ │ + strdeq pc, [r6], #-222 @ 0xffffff22 @ │ │ │ │ + strhteq lr, [r5], #-176 @ 0xffffff50 │ │ │ │ + ldrdeq pc, [r6], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq lr, r5, lr, lsl #23 │ │ │ │ + strhteq pc, [r6], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq lr, r5, ip, ror #22 │ │ │ │ + mlseq r6, r8, sp, pc @ │ │ │ │ + rsbeq lr, r5, sl, asr #22 │ │ │ │ + rsbeq pc, r6, r6, ror sp @ │ │ │ │ + rsbeq lr, r5, r8, lsr #22 │ │ │ │ + rsbeq pc, r6, r6, lsr sp @ │ │ │ │ + rsbeq lr, r5, r8, ror #21 │ │ │ │ + rsbeq pc, r6, r4, lsl sp @ │ │ │ │ + rsbeq lr, r5, r6, asr #21 │ │ │ │ + strdeq pc, [r6], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq lr, r5, r4, lsr #21 │ │ │ │ + strhteq pc, [r6], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq lr, r5, lr, ror #20 │ │ │ │ + mlseq r6, sl, ip, pc @ │ │ │ │ + rsbeq lr, r5, ip, asr #20 │ │ │ │ + rsbeq pc, r6, r8, ror ip @ │ │ │ │ + rsbeq lr, r5, sl, lsr #20 │ │ │ │ + rsbeq pc, r6, r6, asr ip @ │ │ │ │ + rsbeq lr, r5, r8, lsl #20 │ │ │ │ + rsbeq pc, r6, sl, lsl ip @ │ │ │ │ + rsbeq lr, r5, ip, asr #19 │ │ │ │ + rsbeq pc, r6, r0, asr #23 │ │ │ │ + rsbeq lr, r5, r2, ror r9 │ │ │ │ + rsbeq pc, r6, r4, lsr #21 │ │ │ │ + rsbeq lr, r5, r6, asr r8 │ │ │ │ + rsbeq pc, r6, sl, ror #20 │ │ │ │ + rsbeq lr, r5, ip, lsl r8 │ │ │ │ + rsbeq pc, r6, r8, asr #20 │ │ │ │ + strdeq lr, [r5], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq pc, r6, r2, lsl sl @ │ │ │ │ + rsbeq lr, r5, r4, asr #15 │ │ │ │ + strdeq pc, [r6], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq lr, r5, r2, lsr #15 │ │ │ │ + ldrdeq pc, [r6], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq lr, r5, r2, lsl #15 │ │ │ │ + mlseq r6, r4, r9, pc @ │ │ │ │ + rsbeq lr, r5, r6, asr #14 │ │ │ │ + rsbeq pc, r6, lr, asr r9 @ │ │ │ │ + rsbeq lr, r5, r0, lsl r7 │ │ │ │ + rsbeq pc, r6, r6, lsr #18 │ │ │ │ + ldrdeq lr, [r5], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq pc, r6, r8, lsl #18 │ │ │ │ + strhteq lr, [r5], #-104 @ 0xffffff98 │ │ │ │ + ldrdeq pc, [r6], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq lr, r5, r6, lsl #13 │ │ │ │ + rsbeq pc, r6, lr, ror r8 @ │ │ │ │ + rsbeq lr, r5, r2, lsr r6 │ │ │ │ + rsbeq pc, r6, r4, asr #16 │ │ │ │ + strdeq lr, [r5], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq pc, r6, r2, lsl r8 @ │ │ │ │ + rsbeq lr, r5, r6, asr #11 │ │ │ │ + strdeq pc, [r6], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq lr, r5, r8, lsr #11 │ │ │ │ + ldrdeq pc, [r6], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq lr, r5, sl, lsl #11 │ │ │ │ + rsbeq pc, r6, r4, lsr #15 │ │ │ │ + rsbeq lr, r5, r8, asr r5 │ │ │ │ + rsbeq pc, r6, r6, lsl #15 │ │ │ │ + rsbeq lr, r5, sl, lsr r5 │ │ │ │ + rsbeq pc, r6, r4, asr r7 @ │ │ │ │ + rsbeq lr, r5, r8, lsl #10 │ │ │ │ + rsbeq pc, r6, r2, lsr #14 │ │ │ │ + ldrdeq lr, [r5], #-70 @ 0xffffffba @ │ │ │ │ + strdeq pc, [r6], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq lr, r5, r6, lsr #9 │ │ │ │ + rsbeq pc, r6, r4, lsl #13 │ │ │ │ + rsbeq pc, r6, lr, asr r6 @ │ │ │ │ + rsbeq lr, r5, r2, lsl r4 │ │ │ │ + rsbeq pc, r6, r0, asr #12 │ │ │ │ + strdeq lr, [r5], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq pc, r6, r4, lsr #12 │ │ │ │ + ldrdeq lr, [r5], #-56 @ 0xffffffc8 @ │ │ │ │ + strdeq pc, [r6], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq lr, r5, r6, lsr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece72f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ stc 6, cr4, [sp, #16] │ │ │ │ andls r0, r7, #4, 22 @ 0x1000 │ │ │ │ @@ -390173,20 +390173,20 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 1901ac @ │ │ │ │ cdp2 6, 2, cr15, cr6, cr7, {4} │ │ │ │ @ instruction: 0xf04f9804 │ │ │ │ @ instruction: 0xf68731ff │ │ │ │ ldrb pc, [r0, r1, ror #29] @ │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq pc, r6, sl, ror #7 │ │ │ │ - mlseq r6, r0, r5, pc @ │ │ │ │ - rsbeq pc, r6, lr, lsr #7 │ │ │ │ - rsbeq lr, r5, r2, ror #2 │ │ │ │ - mlseq r6, r2, r3, pc @ │ │ │ │ - rsbeq lr, r5, r2, asr #2 │ │ │ │ + strdeq pc, [r6], #-50 @ 0xffffffce @ │ │ │ │ + mlseq r6, r8, r5, pc @ │ │ │ │ + strhteq pc, [r6], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq lr, r5, sl, ror #2 │ │ │ │ + mlseq r6, sl, r3, pc @ │ │ │ │ + rsbeq lr, r5, sl, asr #2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, sl, pc, asr sp │ │ │ │ @ instruction: 0x4604495f │ │ │ │ movwls r4, #13437 @ 0x347d │ │ │ │ @@ -390282,26 +390282,26 @@ │ │ │ │ @ instruction: 0xf681e7e4 │ │ │ │ svclt 0x0000ea9c │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq lr, r0, r8, lsl #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq lr, r0, r2, asr r7 │ │ │ │ - rsbeq pc, r6, r0, asr r2 @ │ │ │ │ - rsbeq lr, r5, r4 │ │ │ │ - rsbeq pc, r6, r4, lsr r2 @ │ │ │ │ - rsbeq sp, r5, r8, ror #31 │ │ │ │ - rsbeq pc, r6, sl, lsl r2 @ │ │ │ │ - rsbeq sp, r5, lr, asr #31 │ │ │ │ - rsbeq pc, r6, r0, lsl #4 │ │ │ │ - rsbeq pc, r6, r2, lsr #10 │ │ │ │ - rsbeq pc, r6, r4, ror #3 │ │ │ │ - rsbeq pc, r6, lr, lsl #9 │ │ │ │ - rsbeq pc, r6, ip, asr #3 │ │ │ │ - rsbeq pc, r6, lr, lsr #9 │ │ │ │ + rsbeq pc, r6, r8, asr r2 @ │ │ │ │ + rsbeq lr, r5, ip │ │ │ │ + rsbeq pc, r6, ip, lsr r2 @ │ │ │ │ + strdeq sp, [r5], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq pc, r6, r2, lsr #4 │ │ │ │ + ldrdeq sp, [r5], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq pc, r6, r8, lsl #4 │ │ │ │ + rsbeq pc, r6, sl, lsr #10 │ │ │ │ + rsbeq pc, r6, ip, ror #3 │ │ │ │ + mlseq r6, r6, r4, pc @ │ │ │ │ + ldrdeq pc, [r6], #-20 @ 0xffffffec @ │ │ │ │ + strhteq pc, [r6], #-70 @ 0xffffffba @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi r4, [r9], sp, lsl #12 │ │ │ │ blvc 1cbe9c │ │ │ │ stmibmi pc, {r1, r2, r3, r6, r7, sl, fp, lr}^ @ │ │ │ │ @@ -390509,30 +390509,30 @@ │ │ │ │ @ instruction: 0xf6874478 │ │ │ │ ldrt pc, [r2], r7, asr #24 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq lr, r0, r4, lsr r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq lr, r0, r2, lsr #11 │ │ │ │ - rsbeq pc, r6, r0, asr r0 @ │ │ │ │ - rsbeq sp, r5, r4, lsl #28 │ │ │ │ - rsbeq lr, r6, r8, ror #31 │ │ │ │ - mlseq r5, ip, sp, sp │ │ │ │ - rsbeq lr, r6, lr, lsr #31 │ │ │ │ - rsbeq sp, r5, r2, ror #26 │ │ │ │ - rsbeq lr, r6, r4, lsr #30 │ │ │ │ - ldrdeq sp, [r5], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq lr, r6, r4, asr #29 │ │ │ │ - rsbeq sp, r5, r8, ror ip │ │ │ │ - rsbeq lr, r6, sl, lsr #29 │ │ │ │ - rsbeq sp, r5, lr, asr ip │ │ │ │ - rsbeq lr, r6, ip, ror #28 │ │ │ │ - rsbeq sp, r5, r0, lsr #24 │ │ │ │ - rsbeq lr, r6, ip, lsr lr │ │ │ │ - strdeq sp, [r5], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq pc, r6, r8, asr r0 @ │ │ │ │ + rsbeq sp, r5, ip, lsl #28 │ │ │ │ + strdeq lr, [r6], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq sp, r5, r4, lsr #27 │ │ │ │ + strhteq lr, [r6], #-246 @ 0xffffff0a │ │ │ │ + rsbeq sp, r5, sl, ror #26 │ │ │ │ + rsbeq lr, r6, ip, lsr #30 │ │ │ │ + rsbeq sp, r5, r0, ror #25 │ │ │ │ + rsbeq lr, r6, ip, asr #29 │ │ │ │ + rsbeq sp, r5, r0, lsl #25 │ │ │ │ + strhteq lr, [r6], #-226 @ 0xffffff1e │ │ │ │ + rsbeq sp, r5, r6, ror #24 │ │ │ │ + rsbeq lr, r6, r4, ror lr │ │ │ │ + rsbeq sp, r5, r8, lsr #24 │ │ │ │ + rsbeq lr, r6, r4, asr #28 │ │ │ │ + strdeq sp, [r5], #-184 @ 0xffffff48 @ │ │ │ │ strbmi r9, [fp], -ip, lsl #18 │ │ │ │ @ instruction: 0x4630463a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ blx 16ce750 │ │ │ │ stmdacs r1, {r0, r2, r9, sl, lr} │ │ │ │ stmiami sp!, {r0, r1, r3, r4, r5, ip, lr, pc} │ │ │ │ mvnsne pc, r0, asr #12 │ │ │ │ @@ -390703,50 +390703,50 @@ │ │ │ │ ldrbtmi r2, [r8], #-331 @ 0xfffffeb5 │ │ │ │ @ instruction: 0xf687300c │ │ │ │ ldmdami lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx ff04e424 │ │ │ │ svclt 0x0000e525 │ │ │ │ ... │ │ │ │ - strhteq lr, [r6], #-212 @ 0xffffff2c │ │ │ │ - rsbeq sp, r5, r8, ror #22 │ │ │ │ - rsbeq lr, r6, r6, lsl #27 │ │ │ │ - rsbeq sp, r5, sl, lsr fp │ │ │ │ - rsbeq lr, r6, r6, asr sp │ │ │ │ - rsbeq sp, r5, sl, lsl #22 │ │ │ │ - rsbeq lr, r6, r6, lsr #26 │ │ │ │ - ldrdeq sp, [r5], #-170 @ 0xffffff56 @ │ │ │ │ - strdeq lr, [r6], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq sp, r5, sl, lsr #21 │ │ │ │ - rsbeq lr, r6, r6, asr #25 │ │ │ │ - rsbeq sp, r5, sl, ror sl │ │ │ │ - mlseq r6, r6, ip, lr │ │ │ │ - rsbeq sp, r5, sl, asr #20 │ │ │ │ - rsbeq lr, r6, sl, lsl ip │ │ │ │ - rsbeq sp, r5, lr, asr #19 │ │ │ │ - rsbeq lr, r6, ip, ror #23 │ │ │ │ - rsbeq sp, r5, r0, lsr #19 │ │ │ │ - strhteq lr, [r6], #-180 @ 0xffffff4c │ │ │ │ - rsbeq sp, r5, r8, ror #18 │ │ │ │ - rsbeq lr, r6, r0, lsl #23 │ │ │ │ - rsbeq sp, r5, r4, lsr r9 │ │ │ │ - rsbeq lr, r6, r2, asr fp │ │ │ │ - rsbeq sp, r5, r6, lsl #18 │ │ │ │ - rsbeq lr, r6, r2, lsr #22 │ │ │ │ - ldrdeq sp, [r5], #-134 @ 0xffffff7a @ │ │ │ │ + strhteq lr, [r6], #-220 @ 0xffffff24 │ │ │ │ + rsbeq sp, r5, r0, ror fp │ │ │ │ + rsbeq lr, r6, lr, lsl #27 │ │ │ │ + rsbeq sp, r5, r2, asr #22 │ │ │ │ + rsbeq lr, r6, lr, asr sp │ │ │ │ + rsbeq sp, r5, r2, lsl fp │ │ │ │ + rsbeq lr, r6, lr, lsr #26 │ │ │ │ + rsbeq sp, r5, r2, ror #21 │ │ │ │ + strdeq lr, [r6], #-206 @ 0xffffff32 @ │ │ │ │ + strhteq sp, [r5], #-162 @ 0xffffff5e │ │ │ │ + rsbeq lr, r6, lr, asr #25 │ │ │ │ + rsbeq sp, r5, r2, lsl #21 │ │ │ │ + mlseq r6, lr, ip, lr │ │ │ │ + rsbeq sp, r5, r2, asr sl │ │ │ │ + rsbeq lr, r6, r2, lsr #24 │ │ │ │ + ldrdeq sp, [r5], #-150 @ 0xffffff6a @ │ │ │ │ + strdeq lr, [r6], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq sp, r5, r8, lsr #19 │ │ │ │ + strhteq lr, [r6], #-188 @ 0xffffff44 │ │ │ │ + rsbeq sp, r5, r0, ror r9 │ │ │ │ + rsbeq lr, r6, r8, lsl #23 │ │ │ │ + rsbeq sp, r5, ip, lsr r9 │ │ │ │ + rsbeq lr, r6, sl, asr fp │ │ │ │ + rsbeq sp, r5, lr, lsl #18 │ │ │ │ + rsbeq lr, r6, sl, lsr #22 │ │ │ │ + ldrdeq sp, [r5], #-142 @ 0xffffff72 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fece7c84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldc 6, cr15, [r2], {129} @ 0x81 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq lr, r6, sl, lsr ip │ │ │ │ + rsbeq lr, r6, r2, asr #24 │ │ │ │ bleq 11cc57c │ │ │ │ blx 5cc670 │ │ │ │ strlt sp, [r0, #-117] @ 0xffffff8b │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ cdp 8, 11, cr6, cr0, cr0, {2} │ │ │ │ @@ -391341,19 +391341,19 @@ │ │ │ │ stmdami r9, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf686300c │ │ │ │ stmdami r7, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6864478 │ │ │ │ @ instruction: 0xe7edfdb5 │ │ │ │ - strdeq lr, [r6], #-72 @ 0xffffffb8 @ │ │ │ │ - strhteq lr, [r6], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq ip, r5, lr, ror #29 │ │ │ │ - mlseq r6, r6, r4, lr │ │ │ │ - rsbeq ip, r5, ip, asr #29 │ │ │ │ + rsbeq lr, r6, r0, lsl #10 │ │ │ │ + rsbeq lr, r6, r0, asr #9 │ │ │ │ + strdeq ip, [r5], #-230 @ 0xffffff1a @ │ │ │ │ + mlseq r6, lr, r4, lr │ │ │ │ + ldrdeq ip, [r5], #-228 @ 0xffffff1c @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecf403c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldc 0, cr11, [pc, #520] @ 191648 │ │ │ │ @ instruction: 0x46140b17 │ │ │ │ @@ -391434,16 +391434,16 @@ │ │ │ │ blhi 24c868 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ blhi ff1cd050 │ │ │ │ blx 5cd144 │ │ │ │ andcs fp, r1, #172, 30 @ 0x2b0 │ │ │ │ ldrb r2, [sl, r2, lsl #4] │ │ │ │ ldrb r2, [r8, r0, lsl #4] │ │ │ │ - rsbeq lr, r6, ip, lsr r3 │ │ │ │ - rsbeq ip, r5, r4, ror sp │ │ │ │ + rsbeq lr, r6, r4, asr #6 │ │ │ │ + rsbeq ip, r5, ip, ror sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecf41b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r0, r4, r1, lsl #6 │ │ │ │ ldmib r0, {r8, r9, fp, sp}^ │ │ │ │ @@ -391800,24 +391800,24 @@ │ │ │ │ stmdami pc, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6864478 │ │ │ │ strb pc, [pc, r1, lsr #20]! @ │ │ │ │ mcr 6, 5, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0x0070d198 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, r6, r6 │ │ │ │ - rsbeq sp, r6, sl, asr #29 │ │ │ │ + rsbeq lr, r6, lr │ │ │ │ + ldrdeq sp, [r6], #-226 @ 0xffffff1e @ │ │ │ │ rsbseq sp, r0, sl, lsr #32 │ │ │ │ @ instruction: 0xfffff55f │ │ │ │ - rsbeq sp, r6, r4, lsr #27 │ │ │ │ - ldrdeq ip, [r5], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq sp, r6, ip, lsl #27 │ │ │ │ - rsbeq ip, r5, r2, asr #15 │ │ │ │ - rsbeq sp, r6, lr, ror #26 │ │ │ │ - rsbeq ip, r5, r4, lsr #15 │ │ │ │ + rsbeq sp, r6, ip, lsr #27 │ │ │ │ + rsbeq ip, r5, r4, ror #15 │ │ │ │ + mlseq r6, r4, sp, sp │ │ │ │ + rsbeq ip, r5, sl, asr #15 │ │ │ │ + rsbeq sp, r6, r6, ror sp │ │ │ │ + rsbeq ip, r5, ip, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece8d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ @ instruction: 0xf04f684b │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stcls 14, cr0, [pc], {1} │ │ │ │ @@ -391882,16 +391882,16 @@ │ │ │ │ @ instruction: 0xf686300c │ │ │ │ stmdami r7, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ @ instruction: 0xf97cf686 │ │ │ │ ldrmi r9, [r8], -r7, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-32] @ 0xffffffe0 │ │ │ │ ... │ │ │ │ - rsbeq sp, r6, r2, lsr #24 │ │ │ │ - rsbeq ip, r5, sl, asr r6 │ │ │ │ + rsbeq sp, r6, sl, lsr #24 │ │ │ │ + rsbeq ip, r5, r2, ror #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece8ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stclmi 15, cr0, [r0, #-800] @ 0xfffffce0 │ │ │ │ mcrrmi 0, 8, fp, r0, cr9 │ │ │ │ ldrbtmi r4, [sp], #-1684 @ 0xfffff96c │ │ │ │ svcls 0x00102201 │ │ │ │ @@ -391954,16 +391954,16 @@ │ │ │ │ @ instruction: 0xf6864478 │ │ │ │ ldr pc, [r5, pc, ror #17]! │ │ │ │ ldcl 6, cr15, [sl, #-508]! @ 0xfffffe04 │ │ │ │ ... │ │ │ │ rsbseq ip, r0, sl, asr #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq ip, r0, ip, ror #25 │ │ │ │ - rsbeq sp, r6, r8, lsl #22 │ │ │ │ - rsbeq ip, r5, r0, asr #10 │ │ │ │ + rsbeq sp, r6, r0, lsl fp │ │ │ │ + rsbeq ip, r5, r8, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece8fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], r8, ror #31 │ │ │ │ stmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ eorle r2, ip, r2, lsl #20 │ │ │ │ andsle r2, pc, r8, lsl #20 │ │ │ │ @@ -392011,19 +392011,19 @@ │ │ │ │ blx 5cda48 │ │ │ │ bmi 4061a4 │ │ │ │ stmdbls r7, {r5, r9, sl, lr} │ │ │ │ stc 4, cr4, [sp, #488] @ 0x1e8 │ │ │ │ @ instruction: 0xf39b7b00 │ │ │ │ andcs pc, r1, r7, ror #23 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sp, r6, r4, lsr #21 │ │ │ │ - rsbeq r3, r5, sl, ror #6 │ │ │ │ - rsbeq sp, r6, lr, asr sl │ │ │ │ - strdeq r2, [r6], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq lr, r5, r0, ror r7 │ │ │ │ + rsbeq sp, r6, ip, lsr #21 │ │ │ │ + rsbeq r3, r5, r2, ror r3 │ │ │ │ + rsbeq sp, r6, r6, ror #20 │ │ │ │ + strdeq r2, [r6], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq lr, r5, r8, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fece90b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 695e60 │ │ │ │ blmi 6be0d4 │ │ │ │ ldrbtmi r4, [sl], #-1548 @ 0xfffff9f4 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -392042,29 +392042,29 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ stcl 6, cr15, [r4], {127} @ 0x7f │ │ │ │ rsbseq ip, r0, r6, lsr fp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r6, r4, r9, sp │ │ │ │ + mlseq r6, ip, r9, sp │ │ │ │ rsbseq ip, r0, r6, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fece9128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.u16 , d11, d3 │ │ │ │ blmi 35064c >::_M_default_append(unsigned int)@@Base+0xcad48> │ │ │ │ stclpl 2, cr15, [ip], #256 @ 0x100 │ │ │ │ andcs r9, r8, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf683c000 │ │ │ │ strdcs pc, [r1], -pc @ │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq sp, r6, r8, lsr r9 │ │ │ │ + rsbeq sp, r6, r0, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fece915c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ vmin.s8 d20, d0, d5 │ │ │ │ blls 3a7364 │ │ │ │ tstls r3, r9, asr r8 │ │ │ │ @@ -392079,17 +392079,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff32f685 │ │ │ │ @ instruction: 0xf04f4806 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffecf685 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e7ee │ │ │ │ - strdeq sp, [r6], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq sp, r6, r4, lsl #18 │ │ │ │ - rsbeq ip, r5, sl, lsr r3 │ │ │ │ + rsbeq sp, r6, r6, lsl #18 │ │ │ │ + rsbeq sp, r6, ip, lsl #18 │ │ │ │ + rsbeq ip, r5, r2, asr #6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvs sl, {r4, r7, r9, sl, lr} │ │ │ │ strmi r4, [r7], -r9, lsl #13 │ │ │ │ mrcne 2, 2, r4, cr5, cr0, {2} │ │ │ │ @@ -392174,17 +392174,17 @@ │ │ │ │ @ instruction: 0x4628fe77 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xff32f685 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ pop {r0, sp} │ │ │ │ svclt 0x000083f8 │ │ │ │ - rsbeq sp, r6, r4, asr #15 │ │ │ │ - rsbeq sp, r6, r6, lsr #15 │ │ │ │ - rsbeq ip, r5, r4, ror #3 │ │ │ │ + rsbeq sp, r6, ip, asr #15 │ │ │ │ + rsbeq sp, r6, lr, lsr #15 │ │ │ │ + rsbeq ip, r5, ip, ror #3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r4, r9, lsr #20 │ │ │ │ ldrbtmi r4, [sl], #-2857 @ 0xfffff4d7 │ │ │ │ ldmpl r3, {r2, r3, fp, sp, lr}^ │ │ │ │ @@ -392225,17 +392225,17 @@ │ │ │ │ @ instruction: 0xffb6f682 │ │ │ │ bicle r2, r3, r0, lsl #24 │ │ │ │ andmi pc, r0, sl, asr #17 │ │ │ │ strb r2, [r2, r1, lsl #10]! │ │ │ │ bl 174fbe8 │ │ │ │ ldrhteq ip, [r0], #-130 @ 0xffffff7e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, r6, r2, lsl r7 │ │ │ │ - rsbeq sp, r6, lr, lsl #14 │ │ │ │ - rsbeq ip, r5, ip, asr #2 │ │ │ │ + rsbeq sp, r6, sl, lsl r7 │ │ │ │ + rsbeq sp, r6, r6, lsl r7 │ │ │ │ + rsbeq ip, r5, r4, asr r1 │ │ │ │ rsbseq ip, r0, sl, asr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 18a3c60 │ │ │ │ blmi 18a3c88 │ │ │ │ @@ -392328,26 +392328,26 @@ │ │ │ │ ldmdami r1, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6854478 │ │ │ │ @ instruction: 0xe7befdfd │ │ │ │ b fe3cfd84 │ │ │ │ rsbseq ip, r0, r0, ror #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, r6, lr, lsl r6 │ │ │ │ - strdeq sp, [r6], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq sp, r6, r6, lsr #12 │ │ │ │ + strdeq sp, [r6], #-88 @ 0xffffffa8 @ │ │ │ │ rsbseq ip, r0, sl, lsr #14 │ │ │ │ - rsbeq sp, r6, r4, lsr #11 │ │ │ │ - ldrdeq fp, [r5], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq sp, r6, ip, lsl #11 │ │ │ │ - rsbeq fp, r5, r4, asr #31 │ │ │ │ - rsbeq sp, r6, sl, asr #10 │ │ │ │ - rsbeq sp, r6, lr, asr #10 │ │ │ │ - rsbeq fp, r5, r4, lsl #31 │ │ │ │ - rsbeq sp, r6, r6, lsr #10 │ │ │ │ - rsbeq fp, r5, ip, asr pc │ │ │ │ + rsbeq sp, r6, ip, lsr #11 │ │ │ │ + rsbeq fp, r5, r4, ror #31 │ │ │ │ + mlseq r6, r4, r5, sp │ │ │ │ + rsbeq fp, r5, ip, asr #31 │ │ │ │ + rsbeq sp, r6, r2, asr r5 │ │ │ │ + rsbeq sp, r6, r6, asr r5 │ │ │ │ + rsbeq fp, r5, ip, lsl #31 │ │ │ │ + rsbeq sp, r6, lr, lsr #10 │ │ │ │ + rsbeq fp, r5, r4, ror #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2cd880 >::_M_default_append(unsigned int)@@Base+0x47f7c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ bmi fece3e1c │ │ │ │ blmi fece3e4c │ │ │ │ @@ -392520,16 +392520,16 @@ │ │ │ │ @ instruction: 0xf7fe9208 │ │ │ │ bls 3d19e0 │ │ │ │ blhi 11ce140 │ │ │ │ svclt 0x0000e6f3 │ │ │ │ ... │ │ │ │ rsbseq ip, r0, r0, lsr #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, r6, r4, asr r2 │ │ │ │ - mlseq r5, r2, ip, fp │ │ │ │ + rsbeq sp, r6, ip, asr r2 │ │ │ │ + mlseq r5, sl, ip, fp │ │ │ │ @ instruction: 0x46106913 │ │ │ │ andls r6, r8, #1703936 @ 0x1a0000 │ │ │ │ stc2l 7, cr15, [r2], {254} @ 0xfe │ │ │ │ strbmi r9, [r1], -r8, lsl #20 │ │ │ │ cdp 8, 11, cr6, cr0, cr8, {3} │ │ │ │ vqdmull.s16 q4, d2, d0[0] │ │ │ │ stmdacs r0, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -392717,28 +392717,28 @@ │ │ │ │ @ instruction: 0xf6854478 │ │ │ │ @ instruction: 0xe732faf5 │ │ │ │ vrsubhn.i32 d4, q5, q12 │ │ │ │ mvncs pc, #37632 @ 0x9300 │ │ │ │ blmi 5b75a0 │ │ │ │ @ instruction: 0xe7ad447b │ │ │ │ ... │ │ │ │ - rsbeq sp, r6, r2, asr #1 │ │ │ │ - rsbeq fp, r5, r0, lsl #22 │ │ │ │ + rsbeq sp, r6, sl, asr #1 │ │ │ │ + rsbeq fp, r5, r8, lsl #22 │ │ │ │ ldrshteq ip, [r0], #-30 @ 0xffffffe2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, r6, r4 │ │ │ │ - rsbeq fp, r5, ip, lsr sl │ │ │ │ - rsbeq ip, r6, sl, asr #31 │ │ │ │ - rsbeq fp, r5, r2, lsl #20 │ │ │ │ - rsbeq ip, r6, sl, ror pc │ │ │ │ - rsbeq ip, r6, lr, asr #30 │ │ │ │ - rsbeq fp, r5, r6, lsl #19 │ │ │ │ - rsbeq ip, r6, r4, lsl pc │ │ │ │ - rsbeq fp, r5, ip, asr #18 │ │ │ │ - ldrdeq ip, [r6], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq sp, r6, ip │ │ │ │ + rsbeq fp, r5, r4, asr #20 │ │ │ │ + ldrdeq ip, [r6], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq fp, r5, sl, lsl #20 │ │ │ │ + rsbeq ip, r6, r2, lsl #31 │ │ │ │ + rsbeq ip, r6, r6, asr pc │ │ │ │ + rsbeq fp, r5, lr, lsl #19 │ │ │ │ + rsbeq ip, r6, ip, lsl pc │ │ │ │ + rsbeq fp, r5, r4, asr r9 │ │ │ │ + rsbeq ip, r6, r0, ror #29 │ │ │ │ ldmdaeq r4!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ bleq 13ce4ac │ │ │ │ @ instruction: 0x4641465b │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ stmdacs r1, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {1} │ │ │ │ stmmi r0, {r2, r9, sl, lr} │ │ │ │ @@ -392866,50 +392866,50 @@ │ │ │ │ cmppcs r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf906f685 │ │ │ │ strtmi r4, [r1], -r6, lsr #16 │ │ │ │ @ instruction: 0xf6854478 │ │ │ │ ldrb pc, [lr, #2497]! @ 0x9c1 @ │ │ │ │ mcr 6, 2, pc, cr12, cr14, {3} @ │ │ │ │ - mlseq r6, r0, lr, ip │ │ │ │ - rsbeq fp, r5, r8, asr #17 │ │ │ │ - rsbeq ip, r6, ip, ror #28 │ │ │ │ - rsbeq fp, r5, r4, lsr #17 │ │ │ │ - rsbeq ip, r6, r0, asr lr │ │ │ │ - rsbeq fp, r5, r8, lsl #17 │ │ │ │ - rsbeq ip, r6, r4, lsr lr │ │ │ │ - rsbeq fp, r5, ip, ror #16 │ │ │ │ - rsbeq ip, r6, r8, lsl lr │ │ │ │ - rsbeq fp, r5, r0, asr r8 │ │ │ │ - strdeq ip, [r6], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq fp, r5, r4, lsr r8 │ │ │ │ - rsbeq ip, r6, r0, ror #27 │ │ │ │ - rsbeq fp, r5, r8, lsl r8 │ │ │ │ - rsbeq ip, r6, r4, asr #27 │ │ │ │ - strdeq fp, [r5], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq ip, r6, r8, lsr #27 │ │ │ │ - rsbeq fp, r5, r0, ror #15 │ │ │ │ - rsbeq ip, r6, ip, lsl #27 │ │ │ │ - rsbeq fp, r5, r4, asr #15 │ │ │ │ - rsbeq ip, r6, r0, ror sp │ │ │ │ - rsbeq fp, r5, r8, lsr #15 │ │ │ │ - rsbeq ip, r6, r4, asr sp │ │ │ │ - rsbeq fp, r5, ip, lsl #15 │ │ │ │ - rsbeq ip, r6, r8, lsr sp │ │ │ │ - rsbeq fp, r5, r0, ror r7 │ │ │ │ - rsbeq ip, r6, ip, lsl sp │ │ │ │ - rsbeq fp, r5, r4, asr r7 │ │ │ │ - rsbeq ip, r6, r0, lsl #26 │ │ │ │ - rsbeq fp, r5, r8, lsr r7 │ │ │ │ - rsbeq ip, r6, r4, ror #25 │ │ │ │ - rsbeq fp, r5, ip, lsl r7 │ │ │ │ - rsbeq ip, r6, r8, asr #25 │ │ │ │ - rsbeq fp, r5, r0, lsl #14 │ │ │ │ - rsbeq ip, r6, ip, lsr #25 │ │ │ │ - rsbeq fp, r5, r4, ror #13 │ │ │ │ + mlseq r6, r8, lr, ip │ │ │ │ + ldrdeq fp, [r5], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq ip, r6, r4, ror lr │ │ │ │ + rsbeq fp, r5, ip, lsr #17 │ │ │ │ + rsbeq ip, r6, r8, asr lr │ │ │ │ + mlseq r5, r0, r8, fp │ │ │ │ + rsbeq ip, r6, ip, lsr lr │ │ │ │ + rsbeq fp, r5, r4, ror r8 │ │ │ │ + rsbeq ip, r6, r0, lsr #28 │ │ │ │ + rsbeq fp, r5, r8, asr r8 │ │ │ │ + rsbeq ip, r6, r4, lsl #28 │ │ │ │ + rsbeq fp, r5, ip, lsr r8 │ │ │ │ + rsbeq ip, r6, r8, ror #27 │ │ │ │ + rsbeq fp, r5, r0, lsr #16 │ │ │ │ + rsbeq ip, r6, ip, asr #27 │ │ │ │ + rsbeq fp, r5, r4, lsl #16 │ │ │ │ + strhteq ip, [r6], #-208 @ 0xffffff30 │ │ │ │ + rsbeq fp, r5, r8, ror #15 │ │ │ │ + mlseq r6, r4, sp, ip │ │ │ │ + rsbeq fp, r5, ip, asr #15 │ │ │ │ + rsbeq ip, r6, r8, ror sp │ │ │ │ + strhteq fp, [r5], #-112 @ 0xffffff90 │ │ │ │ + rsbeq ip, r6, ip, asr sp │ │ │ │ + mlseq r5, r4, r7, fp │ │ │ │ + rsbeq ip, r6, r0, asr #26 │ │ │ │ + rsbeq fp, r5, r8, ror r7 │ │ │ │ + rsbeq ip, r6, r4, lsr #26 │ │ │ │ + rsbeq fp, r5, ip, asr r7 │ │ │ │ + rsbeq ip, r6, r8, lsl #26 │ │ │ │ + rsbeq fp, r5, r0, asr #14 │ │ │ │ + rsbeq ip, r6, ip, ror #25 │ │ │ │ + rsbeq fp, r5, r4, lsr #14 │ │ │ │ + ldrdeq ip, [r6], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq fp, r5, r8, lsl #14 │ │ │ │ + strhteq ip, [r6], #-196 @ 0xffffff3c │ │ │ │ + rsbeq fp, r5, ip, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi r4, [r8], lr, asr #25 │ │ │ │ addlt r4, sp, lr, asr #23 │ │ │ │ @ instruction: 0x4605447c │ │ │ │ @@ -393115,37 +393115,37 @@ │ │ │ │ ldmdami ip, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6844478 │ │ │ │ @ instruction: 0xe72dffd3 │ │ │ │ mrrc 6, 7, pc, lr, cr14 @ │ │ │ │ rsbseq fp, r0, r4, asr sp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r6, r4, fp, ip │ │ │ │ - rsbeq ip, r6, sl, asr #21 │ │ │ │ - rsbeq ip, r6, sl, lsr #21 │ │ │ │ - rsbeq fp, r5, r8, ror #9 │ │ │ │ - rsbeq ip, r6, r4, ror sl │ │ │ │ - rsbeq fp, r5, sl, lsr #9 │ │ │ │ + mlseq r6, ip, fp, ip │ │ │ │ + ldrdeq ip, [r6], #-162 @ 0xffffff5e @ │ │ │ │ + strhteq ip, [r6], #-162 @ 0xffffff5e │ │ │ │ + strdeq fp, [r5], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq ip, r6, ip, ror sl │ │ │ │ + strhteq fp, [r5], #-66 @ 0xffffffbe │ │ │ │ rsbseq fp, r0, r4, asr #23 │ │ │ │ - rsbeq ip, r6, r8, lsr #20 │ │ │ │ - rsbeq fp, r5, lr, asr r4 │ │ │ │ - rsbeq ip, r6, ip, ror #19 │ │ │ │ - rsbeq fp, r5, r4, lsr #8 │ │ │ │ - rsbeq ip, r6, lr, asr #19 │ │ │ │ - rsbeq fp, r5, r6, lsl #8 │ │ │ │ - mlseq r6, lr, r9, ip │ │ │ │ - ldrdeq fp, [r5], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq ip, r6, r0, lsl #19 │ │ │ │ - strhteq fp, [r5], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq ip, r6, ip, lsl #18 │ │ │ │ - rsbeq fp, r5, r4, asr #6 │ │ │ │ - strdeq ip, [r6], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq fp, r5, r8, lsr #6 │ │ │ │ - ldrdeq ip, [r6], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq fp, r5, r8, lsl #6 │ │ │ │ + rsbeq ip, r6, r0, lsr sl │ │ │ │ + rsbeq fp, r5, r6, ror #8 │ │ │ │ + strdeq ip, [r6], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq fp, r5, ip, lsr #8 │ │ │ │ + ldrdeq ip, [r6], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq fp, r5, lr, lsl #8 │ │ │ │ + rsbeq ip, r6, r6, lsr #19 │ │ │ │ + ldrdeq fp, [r5], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq ip, r6, r8, lsl #19 │ │ │ │ + rsbeq fp, r5, r6, asr #7 │ │ │ │ + rsbeq ip, r6, r4, lsl r9 │ │ │ │ + rsbeq fp, r5, ip, asr #6 │ │ │ │ + strdeq ip, [r6], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq fp, r5, r0, lsr r3 │ │ │ │ + ldrdeq ip, [r6], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq fp, r5, r0, lsl r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi ffbe4a94 │ │ │ │ blmi ffbe4abc │ │ │ │ addlt r4, sp, sl, ror r4 │ │ │ │ @@ -393378,38 +393378,38 @@ │ │ │ │ ldmdami sp, {r0, r1, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6844478 │ │ │ │ ldr pc, [r9, -r5, asr #27]! │ │ │ │ b 15d0df0 │ │ │ │ rsbseq fp, r0, r4, lsr #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, r6, lr, lsl #16 │ │ │ │ - ldrdeq ip, [r6], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq fp, r5, r8, lsl r2 │ │ │ │ + rsbeq ip, r6, r6, lsl r8 │ │ │ │ + ldrdeq ip, [r6], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq fp, r5, r0, lsr #4 │ │ │ │ ldrshteq fp, [r0], #-134 @ 0xffffff7a │ │ │ │ - rsbeq ip, r6, lr, lsr r7 │ │ │ │ - rsbeq ip, r6, r6, ror r6 │ │ │ │ - rsbeq ip, r6, r8, asr r6 │ │ │ │ - mlseq r5, r6, r0, fp │ │ │ │ - rsbeq ip, r6, r6, lsr #12 │ │ │ │ - rsbeq fp, r5, ip, asr r0 │ │ │ │ - strdeq ip, [r6], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq fp, r5, r6, lsr #32 │ │ │ │ - strhteq ip, [r6], #-82 @ 0xffffffae │ │ │ │ - rsbeq sl, r5, sl, ror #31 │ │ │ │ - mlseq r6, r4, r5, ip │ │ │ │ - rsbeq sl, r5, ip, asr #31 │ │ │ │ - rsbeq ip, r6, r4, ror #10 │ │ │ │ - mlseq r5, ip, pc, sl @ │ │ │ │ - rsbeq ip, r6, r4, asr #10 │ │ │ │ - rsbeq sl, r5, r2, lsl #31 │ │ │ │ - ldrdeq ip, [r6], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq sl, r5, sl, lsl #30 │ │ │ │ - strhteq ip, [r6], #-70 @ 0xffffffba │ │ │ │ - rsbeq sl, r5, ip, ror #29 │ │ │ │ + rsbeq ip, r6, r6, asr #14 │ │ │ │ + rsbeq ip, r6, lr, ror r6 │ │ │ │ + rsbeq ip, r6, r0, ror #12 │ │ │ │ + mlseq r5, lr, r0, fp │ │ │ │ + rsbeq ip, r6, lr, lsr #12 │ │ │ │ + rsbeq fp, r5, r4, rrx │ │ │ │ + strdeq ip, [r6], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq fp, r5, lr, lsr #32 │ │ │ │ + strhteq ip, [r6], #-90 @ 0xffffffa6 │ │ │ │ + strdeq sl, [r5], #-242 @ 0xffffff0e @ │ │ │ │ + mlseq r6, ip, r5, ip │ │ │ │ + ldrdeq sl, [r5], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq ip, r6, ip, ror #10 │ │ │ │ + rsbeq sl, r5, r4, lsr #31 │ │ │ │ + rsbeq ip, r6, ip, asr #10 │ │ │ │ + rsbeq sl, r5, sl, lsl #31 │ │ │ │ + ldrdeq ip, [r6], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq sl, r5, r2, lsl pc │ │ │ │ + strhteq ip, [r6], #-78 @ 0xffffffb2 │ │ │ │ + strdeq sl, [r5], #-228 @ 0xffffff1c @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 34e920 >::_M_default_append(unsigned int)@@Base+0xc901c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0x460e4cdf │ │ │ │ ldrdlt r4, [r3], pc @ │ │ │ │ @@ -393632,30 +393632,30 @@ │ │ │ │ stcls 8, cr0, [fp], {-0} │ │ │ │ andls r9, r8, #5, 30 │ │ │ │ movwls r9, #45319 @ 0xb107 │ │ │ │ subs r9, r2, r1, lsl r6 │ │ │ │ ... │ │ │ │ rsbseq fp, r0, r0, lsl #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r6, r0, pc, fp @ │ │ │ │ - rsbeq ip, r6, r4, lsr r3 │ │ │ │ - rsbeq sl, r5, ip, ror #26 │ │ │ │ - rsbeq ip, r6, ip, lsl r3 │ │ │ │ - rsbeq sl, r5, r4, asr sp │ │ │ │ - rsbeq ip, r6, r6, lsl #5 │ │ │ │ - strhteq sl, [r5], #-206 @ 0xffffff32 │ │ │ │ - rsbeq ip, r6, lr, ror #4 │ │ │ │ - rsbeq sl, r5, r6, lsr #25 │ │ │ │ - strdeq ip, [r6], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq sl, r5, r2, lsr ip │ │ │ │ + mlseq r6, r8, pc, fp @ │ │ │ │ + rsbeq ip, r6, ip, lsr r3 │ │ │ │ + rsbeq sl, r5, r4, ror sp │ │ │ │ + rsbeq ip, r6, r4, lsr #6 │ │ │ │ + rsbeq sl, r5, ip, asr sp │ │ │ │ + rsbeq ip, r6, lr, lsl #5 │ │ │ │ + rsbeq sl, r5, r6, asr #25 │ │ │ │ + rsbeq ip, r6, r6, ror r2 │ │ │ │ + rsbeq sl, r5, lr, lsr #25 │ │ │ │ + rsbeq ip, r6, r2, lsl #4 │ │ │ │ + rsbeq sl, r5, sl, lsr ip │ │ │ │ rsbseq fp, r0, r6, lsl r3 │ │ │ │ - rsbeq ip, r6, sl, lsl #3 │ │ │ │ - rsbeq sl, r5, r2, asr #23 │ │ │ │ - rsbeq ip, r6, r2, asr r1 │ │ │ │ - rsbeq sl, r5, sl, lsl #23 │ │ │ │ + mlseq r6, r2, r1, ip │ │ │ │ + rsbeq sl, r5, sl, asr #23 │ │ │ │ + rsbeq ip, r6, sl, asr r1 │ │ │ │ + mlseq r5, r2, fp, sl │ │ │ │ strmi r9, [r3], -r7, lsl #20 │ │ │ │ ldmdbge r8, {r9, ip, pc} │ │ │ │ @ instruction: 0x46284652 │ │ │ │ strlt lr, [r1, -sp, asr #19] │ │ │ │ bleq 1cf32c │ │ │ │ mcr2 7, 0, pc, cr6, cr15, {7} @ │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @@ -393909,43 +393909,43 @@ │ │ │ │ ldrbtmi r4, [r8], #-427 @ 0xfffffe55 │ │ │ │ @ instruction: 0xf684300c │ │ │ │ stmdami r1!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf99af684 │ │ │ │ svclt 0x0000e6a7 │ │ │ │ ... │ │ │ │ - rsbeq fp, r6, r4, asr #31 │ │ │ │ - strdeq sl, [r5], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq fp, r6, ip, lsr #31 │ │ │ │ - rsbeq sl, r5, r4, ror #19 │ │ │ │ - rsbeq fp, r6, r2, asr pc │ │ │ │ - rsbeq fp, r6, ip, lsl #30 │ │ │ │ - rsbeq sl, r5, r4, asr #18 │ │ │ │ - strdeq fp, [r6], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq sl, r5, ip, lsr #18 │ │ │ │ - rsbeq fp, r6, r8, asr #29 │ │ │ │ - rsbeq sl, r5, r0, lsl #18 │ │ │ │ - rsbeq fp, r6, r6, lsr #29 │ │ │ │ - ldrdeq sl, [r5], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq fp, r6, r8, lsr lr │ │ │ │ - rsbeq sl, r5, r0, ror r8 │ │ │ │ - rsbeq fp, r6, r8, lsl #28 │ │ │ │ - rsbeq sl, r5, r0, asr #16 │ │ │ │ - rsbeq fp, r6, r0, asr #27 │ │ │ │ - strdeq sl, [r5], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq fp, r6, ip, lsl #27 │ │ │ │ - rsbeq sl, r5, r4, asr #15 │ │ │ │ - rsbeq fp, r6, r0, ror sp │ │ │ │ - rsbeq sl, r5, r8, lsr #15 │ │ │ │ - rsbeq fp, r6, r4, asr sp │ │ │ │ - rsbeq sl, r5, ip, lsl #15 │ │ │ │ - rsbeq fp, r6, r8, lsr sp │ │ │ │ - rsbeq sl, r5, r0, ror r7 │ │ │ │ - rsbeq fp, r6, lr, asr ip │ │ │ │ - mlseq r5, r6, r6, sl │ │ │ │ + rsbeq fp, r6, ip, asr #31 │ │ │ │ + rsbeq sl, r5, r4, lsl #20 │ │ │ │ + strhteq fp, [r6], #-244 @ 0xffffff0c │ │ │ │ + rsbeq sl, r5, ip, ror #19 │ │ │ │ + rsbeq fp, r6, sl, asr pc │ │ │ │ + rsbeq fp, r6, r4, lsl pc │ │ │ │ + rsbeq sl, r5, ip, asr #18 │ │ │ │ + strdeq fp, [r6], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq sl, r5, r4, lsr r9 │ │ │ │ + ldrdeq fp, [r6], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq sl, r5, r8, lsl #18 │ │ │ │ + rsbeq fp, r6, lr, lsr #29 │ │ │ │ + rsbeq sl, r5, r6, ror #17 │ │ │ │ + rsbeq fp, r6, r0, asr #28 │ │ │ │ + rsbeq sl, r5, r8, ror r8 │ │ │ │ + rsbeq fp, r6, r0, lsl lr │ │ │ │ + rsbeq sl, r5, r8, asr #16 │ │ │ │ + rsbeq fp, r6, r8, asr #27 │ │ │ │ + rsbeq sl, r5, r0, lsl #16 │ │ │ │ + mlseq r6, r4, sp, fp │ │ │ │ + rsbeq sl, r5, ip, asr #15 │ │ │ │ + rsbeq fp, r6, r8, ror sp │ │ │ │ + strhteq sl, [r5], #-112 @ 0xffffff90 │ │ │ │ + rsbeq fp, r6, ip, asr sp │ │ │ │ + mlseq r5, r4, r7, sl │ │ │ │ + rsbeq fp, r6, r0, asr #26 │ │ │ │ + rsbeq sl, r5, r8, ror r7 │ │ │ │ + rsbeq fp, r6, r6, ror #24 │ │ │ │ + mlseq r5, lr, r6, sl │ │ │ │ ldmdavs fp, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdbvs sl, {r0, r1, r3, r4, r5, sp, lr}^ │ │ │ │ cmpvs sl, r1, lsl #4 │ │ │ │ stmdals fp, {r1, r2, r3, r4, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ movwls r9, #33559 @ 0x8317 │ │ │ │ ldc2 0, cr15, [r0, #-12] │ │ │ │ vmov.f64 d9, #7 @ 0x40380000 2.875 │ │ │ │ @@ -394220,38 +394220,38 @@ │ │ │ │ cdp2 6, 7, cr15, cr2, cr3, {4} │ │ │ │ @ instruction: 0x4649481d │ │ │ │ @ instruction: 0xf6834478 │ │ │ │ @ instruction: 0xf7ffff2d │ │ │ │ svclt 0x0000bbde │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq fp, r6, r4, lsl #22 │ │ │ │ - rsbeq sl, r5, ip, lsr r5 │ │ │ │ - rsbeq fp, r6, ip, asr #21 │ │ │ │ - rsbeq sl, r5, r4, lsl #10 │ │ │ │ - rsbeq fp, r6, sl, asr sl │ │ │ │ - mlseq r5, r2, r4, sl │ │ │ │ - ldrdeq fp, [r6], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq sl, r5, r2, lsl r4 │ │ │ │ - rsbeq fp, r6, sl, lsr #19 │ │ │ │ - rsbeq sl, r5, r2, ror #7 │ │ │ │ - rsbeq fp, r6, lr, lsl #19 │ │ │ │ - rsbeq sl, r5, r6, asr #7 │ │ │ │ - rsbeq fp, r6, lr, asr r9 │ │ │ │ - mlseq r5, r6, r3, sl │ │ │ │ - rsbeq fp, r6, ip, lsl r9 │ │ │ │ - rsbeq sl, r5, r4, asr r3 │ │ │ │ - rsbeq fp, r6, r0, ror #17 │ │ │ │ - rsbeq sl, r5, r8, lsl r3 │ │ │ │ - ldrdeq fp, [r6], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq sl, r5, r0, lsl r2 │ │ │ │ - mlseq r6, lr, r7, fp │ │ │ │ - ldrdeq sl, [r5], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq fp, r6, r4, lsl #15 │ │ │ │ - strhteq sl, [r5], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq fp, r6, ip, lsl #22 │ │ │ │ + rsbeq sl, r5, r4, asr #10 │ │ │ │ + ldrdeq fp, [r6], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq sl, r5, ip, lsl #10 │ │ │ │ + rsbeq fp, r6, r2, ror #20 │ │ │ │ + mlseq r5, sl, r4, sl │ │ │ │ + rsbeq fp, r6, r2, ror #19 │ │ │ │ + rsbeq sl, r5, sl, lsl r4 │ │ │ │ + strhteq fp, [r6], #-146 @ 0xffffff6e │ │ │ │ + rsbeq sl, r5, sl, ror #7 │ │ │ │ + mlseq r6, r6, r9, fp │ │ │ │ + rsbeq sl, r5, lr, asr #7 │ │ │ │ + rsbeq fp, r6, r6, ror #18 │ │ │ │ + mlseq r5, lr, r3, sl │ │ │ │ + rsbeq fp, r6, r4, lsr #18 │ │ │ │ + rsbeq sl, r5, ip, asr r3 │ │ │ │ + rsbeq fp, r6, r8, ror #17 │ │ │ │ + rsbeq sl, r5, r0, lsr #6 │ │ │ │ + rsbeq fp, r6, r0, ror #15 │ │ │ │ + rsbeq sl, r5, r8, lsl r2 │ │ │ │ + rsbeq fp, r6, r6, lsr #15 │ │ │ │ + ldrdeq sl, [r5], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq fp, r6, ip, lsl #15 │ │ │ │ + rsbeq sl, r5, r4, asr #3 │ │ │ │ stmiami lr!, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0x41b2f240 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 2, cr15, cr12, cr3, {4} │ │ │ │ strbmi r4, [r9], -fp, lsr #17 │ │ │ │ @ instruction: 0xf6834478 │ │ │ │ @ instruction: 0xf7fffee7 │ │ │ │ @@ -394419,43 +394419,43 @@ │ │ │ │ stc2 6, cr15, [r2, #524]! @ 0x20c │ │ │ │ blt 1692438 │ │ │ │ ldc 8, cr6, [sp, #204] @ 0xcc │ │ │ │ movwls r8, #31508 @ 0x7b14 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7ffa864 │ │ │ │ svclt 0x0000b969 │ │ │ │ - strdeq fp, [r6], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq sl, r5, r0, lsr r1 │ │ │ │ - ldrdeq fp, [r6], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq sl, r5, r2, lsl r1 │ │ │ │ - strhteq fp, [r6], #-108 @ 0xffffff94 │ │ │ │ - strdeq sl, [r5], #-4 @ │ │ │ │ - rsbeq fp, r6, sl, ror #12 │ │ │ │ - rsbeq sl, r5, r2, lsr #1 │ │ │ │ - rsbeq fp, r6, r4, lsr r6 │ │ │ │ - rsbeq sl, r5, ip, rrx │ │ │ │ - strdeq fp, [r6], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq sl, r5, r0, lsr r0 │ │ │ │ - strhteq fp, [r6], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq fp, r6, lr, ror r5 │ │ │ │ - strhteq r9, [r5], #-246 @ 0xffffff0a │ │ │ │ - rsbeq fp, r6, r0, ror #10 │ │ │ │ - mlseq r5, r8, pc, r9 @ │ │ │ │ - rsbeq fp, r6, r2, asr #10 │ │ │ │ - rsbeq r9, r5, sl, ror pc │ │ │ │ - rsbeq fp, r6, r4, lsr #10 │ │ │ │ - rsbeq r9, r5, ip, asr pc │ │ │ │ - strdeq fp, [r6], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r9, r5, sl, lsr #30 │ │ │ │ - rsbeq fp, r6, r0, asr #9 │ │ │ │ - strdeq r9, [r5], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq fp, r6, r2, lsr #9 │ │ │ │ - ldrdeq r9, [r5], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq fp, r6, lr, ror #8 │ │ │ │ - rsbeq r9, r5, r6, lsr #29 │ │ │ │ + rsbeq fp, r6, r0, lsl #14 │ │ │ │ + rsbeq sl, r5, r8, lsr r1 │ │ │ │ + rsbeq fp, r6, r2, ror #13 │ │ │ │ + rsbeq sl, r5, sl, lsl r1 │ │ │ │ + rsbeq fp, r6, r4, asr #13 │ │ │ │ + strdeq sl, [r5], #-12 @ │ │ │ │ + rsbeq fp, r6, r2, ror r6 │ │ │ │ + rsbeq sl, r5, sl, lsr #1 │ │ │ │ + rsbeq fp, r6, ip, lsr r6 │ │ │ │ + rsbeq sl, r5, r4, ror r0 │ │ │ │ + rsbeq fp, r6, r0, lsl #12 │ │ │ │ + rsbeq sl, r5, r8, lsr r0 │ │ │ │ + rsbeq fp, r6, r0, asr #11 │ │ │ │ + rsbeq fp, r6, r6, lsl #11 │ │ │ │ + strhteq r9, [r5], #-254 @ 0xffffff02 │ │ │ │ + rsbeq fp, r6, r8, ror #10 │ │ │ │ + rsbeq r9, r5, r0, lsr #31 │ │ │ │ + rsbeq fp, r6, sl, asr #10 │ │ │ │ + rsbeq r9, r5, r2, lsl #31 │ │ │ │ + rsbeq fp, r6, ip, lsr #10 │ │ │ │ + rsbeq r9, r5, r4, ror #30 │ │ │ │ + strdeq fp, [r6], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq r9, r5, r2, lsr pc │ │ │ │ + rsbeq fp, r6, r8, asr #9 │ │ │ │ + rsbeq r9, r5, r0, lsl #30 │ │ │ │ + rsbeq fp, r6, sl, lsr #9 │ │ │ │ + rsbeq r9, r5, r0, ror #29 │ │ │ │ + rsbeq fp, r6, r6, ror r4 │ │ │ │ + rsbeq r9, r5, lr, lsr #29 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi e65f1c │ │ │ │ ldrmi r6, [lr], -ip, asr #16 │ │ │ │ ldrbtmi r4, [sl], #-2866 @ 0xfffff4ce │ │ │ │ @@ -394506,19 +394506,19 @@ │ │ │ │ stmdami sl, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 6, cr15, [r0], #524 @ 0x20c │ │ │ │ @ instruction: 0xf67de7c9 │ │ │ │ svclt 0x0000e97c │ │ │ │ rsbseq sl, r0, lr, lsl r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, r6, r4, ror r3 │ │ │ │ - rsbeq r9, r5, ip, lsr #27 │ │ │ │ + rsbeq fp, r6, ip, ror r3 │ │ │ │ + strhteq r9, [r5], #-212 @ 0xffffff2c │ │ │ │ rsbseq sl, r0, r6, asr #9 │ │ │ │ - rsbeq fp, r6, sl, lsl #6 │ │ │ │ - rsbeq r9, r5, r2, asr #26 │ │ │ │ + rsbeq fp, r6, r2, lsl r3 │ │ │ │ + rsbeq r9, r5, sl, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feceb7c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 17d8530 │ │ │ │ blmi 18007ec │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -394606,19 +394606,19 @@ │ │ │ │ @ instruction: 0xf04f4826 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 6, cr15, [r8], #-524 @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf67de7c8 │ │ │ │ svclt 0x0000e8b4 │ │ │ │ rsbseq sl, r0, r6, lsr #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, r6, sl, lsl #5 │ │ │ │ - ldrdeq ip, [r5], #-40 @ 0xffffffd8 @ │ │ │ │ + mlseq r6, r2, r2, fp │ │ │ │ + rsbeq ip, r5, r0, ror #5 │ │ │ │ @ instruction: 0xffffcacb │ │ │ │ - rsbeq fp, r6, r2, lsr #5 │ │ │ │ - strhteq fp, [r6], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq fp, r6, sl, lsr #5 │ │ │ │ + strhteq fp, [r6], #-40 @ 0xffffffd8 │ │ │ │ andeq r0, r0, r7, lsl #3 │ │ │ │ @ instruction: 0xffffd8e5 │ │ │ │ @ instruction: 0xffffd90f │ │ │ │ @ instruction: 0xffffd869 │ │ │ │ @ instruction: 0xfffffe73 │ │ │ │ @ instruction: 0xffffd965 │ │ │ │ @ instruction: 0xffffd763 │ │ │ │ @@ -394630,23 +394630,23 @@ │ │ │ │ @ instruction: 0xffffcc6b │ │ │ │ @ instruction: 0xffffca99 │ │ │ │ @ instruction: 0xffffcb83 │ │ │ │ @ instruction: 0xffffd9bb │ │ │ │ @ instruction: 0xffffce0b │ │ │ │ @ instruction: 0xffffcd8d │ │ │ │ @ instruction: 0xffffccc3 │ │ │ │ - rsbeq fp, r6, sl, lsr #4 │ │ │ │ - rsbeq fp, r6, r8, ror #4 │ │ │ │ + rsbeq fp, r6, r2, lsr r2 │ │ │ │ + rsbeq fp, r6, r0, ror r2 │ │ │ │ rsbseq sl, r0, r8, lsr r3 │ │ │ │ - strhteq fp, [r6], #-20 @ 0xffffffec │ │ │ │ - rsbeq r9, r5, ip, ror #23 │ │ │ │ - mlseq r6, sl, r1, fp │ │ │ │ - ldrdeq r9, [r5], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq fp, r6, ip, ror r1 │ │ │ │ - strhteq r9, [r5], #-178 @ 0xffffff4e │ │ │ │ + strhteq fp, [r6], #-28 @ 0xffffffe4 │ │ │ │ + strdeq r9, [r5], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq fp, r6, r2, lsr #3 │ │ │ │ + ldrdeq r9, [r5], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq fp, r6, r4, lsl #3 │ │ │ │ + strhteq r9, [r5], #-186 @ 0xffffff46 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feceb9c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 7, pc, cr6, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -394656,16 +394656,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 3521fe >::_M_default_append(unsigned int)@@Base+0xcc8fa> │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6834478 │ │ │ │ blls 213700 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq fp, r6, ip, lsr #1 │ │ │ │ - rsbeq r9, r5, r4, ror #21 │ │ │ │ + strhteq fp, [r6], #-4 │ │ │ │ + rsbeq r9, r5, ip, ror #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feceba14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ bleq 2cfe5c >::_M_default_append(unsigned int)@@Base+0x4a558> │ │ │ │ @@ -394698,19 +394698,19 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 194894 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fedd22a8 │ │ │ │ @ instruction: 0xf04f4807 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1c522b6 │ │ │ │ svclt 0x0000e7dd │ │ │ │ - rsbeq fp, r6, r4, asr #32 │ │ │ │ - rsbeq fp, r6, r2, lsr #32 │ │ │ │ - rsbeq r9, r5, sl, asr sl │ │ │ │ - rsbeq fp, r6, r0 │ │ │ │ - rsbeq r9, r5, r6, lsr sl │ │ │ │ + rsbeq fp, r6, ip, asr #32 │ │ │ │ + rsbeq fp, r6, sl, lsr #32 │ │ │ │ + rsbeq r9, r5, r2, ror #20 │ │ │ │ + rsbeq fp, r6, r8 │ │ │ │ + rsbeq r9, r5, lr, lsr sl │ │ │ │ ldc 8, cr6, [r3, #268] @ 0x10c │ │ │ │ ldrbmi r0, [r0, -r0, lsl #22]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrdcc lr, [r1], -r1 │ │ │ │ ldc 8, cr2, [r3] │ │ │ │ vstr d7, [r2] │ │ │ │ vldrle d7, [r0, #-0] │ │ │ │ @@ -394955,24 +394955,24 @@ │ │ │ │ stmdami lr, {r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf683300c │ │ │ │ stmdami ip, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6834478 │ │ │ │ strb pc, [r7, r3, ror #18] @ │ │ │ │ - rsbeq sl, r6, r2, lsl #28 │ │ │ │ - rsbeq sl, r6, r4, ror #26 │ │ │ │ - rsbeq sl, r6, r8, lsl sp │ │ │ │ - mlseq r5, r6, r6, r9 │ │ │ │ - strdeq sl, [r6], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r9, r5, r2, ror r6 │ │ │ │ - rsbeq sl, r6, r4, asr #25 │ │ │ │ - rsbeq r9, r5, r2, asr #12 │ │ │ │ - rsbeq sl, r6, sl, lsr #25 │ │ │ │ - rsbeq r9, r5, r8, lsr #12 │ │ │ │ + rsbeq sl, r6, sl, lsl #28 │ │ │ │ + rsbeq sl, r6, ip, ror #26 │ │ │ │ + rsbeq sl, r6, r0, lsr #26 │ │ │ │ + mlseq r5, lr, r6, r9 │ │ │ │ + strdeq sl, [r6], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq r9, r5, sl, ror r6 │ │ │ │ + rsbeq sl, r6, ip, asr #25 │ │ │ │ + rsbeq r9, r5, sl, asr #12 │ │ │ │ + strhteq sl, [r6], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r9, r5, r0, lsr r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d01a0 >::_M_default_append(unsigned int)@@Base+0x4a89c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [r8], lr, asr #16 │ │ │ │ blls a50378 │ │ │ │ @@ -395079,19 +395079,19 @@ │ │ │ │ @ instruction: 0xe7d2fe79 │ │ │ │ stc 6, cr15, [r0, #-496] @ 0xfffffe10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbseq r9, r0, r8, lsr #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, r6, r4, lsr fp │ │ │ │ - rsbeq sl, r6, ip, ror #21 │ │ │ │ + rsbeq sl, r6, ip, lsr fp │ │ │ │ + strdeq sl, [r6], #-164 @ 0xffffff5c @ │ │ │ │ rsbseq r9, r0, r8, lsr #23 │ │ │ │ - ldrdeq sl, [r6], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r9, r5, ip, asr r4 │ │ │ │ + rsbeq sl, r6, r6, ror #21 │ │ │ │ + rsbeq r9, r5, r4, ror #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecec0c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi r6, [ip], -r1, lsl #4 │ │ │ │ stmdals r6, {r0, r1, r2, r8, sl, fp, ip, pc} │ │ │ │ ldrheq r6, [r2], #129 @ 0x81 │ │ │ │ @@ -395252,21 +395252,21 @@ │ │ │ │ blx fe551fa8 │ │ │ │ ldr r9, [r7, r3, lsl #22] │ │ │ │ stmdbls r7, {r0, r3, r9, fp, lr} │ │ │ │ vsri.16 q2, q13, #8 │ │ │ │ ldr pc, [r8, r7, lsl #21] │ │ │ │ ldrbtmi r4, [sl], #-2567 @ 0xfffff5f9 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ - strdeq r0, [r5], #-6 @ │ │ │ │ - rsbeq sl, r6, r6, ror r8 │ │ │ │ - rsbeq sl, r6, r2, asr r8 │ │ │ │ - rsbeq fp, r5, ip, asr #9 │ │ │ │ - rsbeq pc, r5, ip, lsl r9 @ │ │ │ │ - strdeq r5, [r6], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq sl, r6, r2, lsl r8 │ │ │ │ + strdeq r0, [r5], #-14 @ │ │ │ │ + rsbeq sl, r6, lr, ror r8 │ │ │ │ + rsbeq sl, r6, sl, asr r8 │ │ │ │ + ldrdeq fp, [r5], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq pc, r5, r4, lsr #18 │ │ │ │ + strdeq r5, [r6], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq sl, r6, sl, lsl r8 │ │ │ │ movweq lr, #2512 @ 0x9d0 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ eorne pc, r1, r3, asr r8 @ │ │ │ │ vmul.i d6, d15, d0[0] │ │ │ │ svclt 0x0000bdc5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -395384,15 +395384,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r7, r1 │ │ │ │ @ instruction: 0xf67cbd30 │ │ │ │ svclt 0x0000ea9a │ │ │ │ rsbseq r9, r0, r2, lsl #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, r6, r6, lsl r6 │ │ │ │ + rsbeq sl, r6, lr, lsl r6 │ │ │ │ ldrhteq r9, [r0], #-96 @ 0xffffffa0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 250838 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r9, lsr lr │ │ │ │ @@ -395449,23 +395449,23 @@ │ │ │ │ ldrtmi r4, [r1], -sp, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [ip], {130} @ 0x82 │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 6, cr15, [r6, #520] @ 0x208 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ - rsbeq sl, r6, r0, lsr #11 │ │ │ │ - rsbeq sl, r6, sl, asr #10 │ │ │ │ - rsbeq r8, r5, sl, asr #29 │ │ │ │ - rsbeq sl, r6, r8, lsr #10 │ │ │ │ - rsbeq r8, r5, r6, lsr #29 │ │ │ │ - rsbeq sl, r6, sl, lsl #10 │ │ │ │ - rsbeq r8, r5, r8, lsl #29 │ │ │ │ - strdeq sl, [r6], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r8, r5, lr, ror #28 │ │ │ │ + rsbeq sl, r6, r8, lsr #11 │ │ │ │ + rsbeq sl, r6, r2, asr r5 │ │ │ │ + ldrdeq r8, [r5], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq sl, r6, r0, lsr r5 │ │ │ │ + rsbeq r8, r5, lr, lsr #29 │ │ │ │ + rsbeq sl, r6, r2, lsl r5 │ │ │ │ + mlseq r5, r0, lr, r8 │ │ │ │ + strdeq sl, [r6], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r8, r5, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecec6a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ strdlt ip, [r9], ip @ │ │ │ │ @ instruction: 0xf6494a3e │ │ │ │ ldcmi 1, cr4, [lr], #-256 @ 0xffffff00 │ │ │ │ @@ -395528,16 +395528,16 @@ │ │ │ │ strtmi r9, [r1], -r5, lsl #16 │ │ │ │ ldc2l 6, cr15, [r0], #520 @ 0x208 │ │ │ │ @ instruction: 0xf67ce7d8 │ │ │ │ svclt 0x0000e97c │ │ │ │ rsbseq r9, r0, r8, asr #10 │ │ │ │ @ instruction: 0xfffff411 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, r6, lr, lsr #9 │ │ │ │ - rsbeq fp, r7, r8, asr #15 │ │ │ │ + strhteq sl, [r6], #-70 @ 0xffffffba │ │ │ │ + ldrdeq fp, [r7], #-112 @ 0xffffff90 @ │ │ │ │ @ instruction: 0xffffffaf │ │ │ │ andeq r0, r0, fp, lsl r1 │ │ │ │ @ instruction: 0xfffffdef │ │ │ │ andeq r0, r0, r3, asr #28 │ │ │ │ @ instruction: 0xfffffc8f │ │ │ │ @ instruction: 0xfffffb47 │ │ │ │ @ instruction: 0xfffff9f7 │ │ │ │ @@ -395549,16 +395549,16 @@ │ │ │ │ @ instruction: 0xfffff3d3 │ │ │ │ @ instruction: 0xfffff41f │ │ │ │ @ instruction: 0xfffff507 │ │ │ │ @ instruction: 0xfffff5b5 │ │ │ │ @ instruction: 0xfffff797 │ │ │ │ @ instruction: 0xfffff5c9 │ │ │ │ rsbseq r9, r0, r8, lsr #9 │ │ │ │ - ldrdeq sl, [r6], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r8, r5, sl, asr sp │ │ │ │ + rsbeq sl, r6, r4, ror #7 │ │ │ │ + rsbeq r8, r5, r2, ror #26 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpmi 0, 4, cr11, cr1, cr2, {4} │ │ │ │ pkhbtmi r4, r0, r4, lsl #12 │ │ │ │ stmdbls sl, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -395621,23 +395621,23 @@ │ │ │ │ ldrtmi r4, [r1], -sp, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1ed311e │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 6, cr15, [lr], #-520 @ 0xfffffdf8 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - rsbeq sl, r6, r0, lsl r3 │ │ │ │ - mlseq r6, r6, r2, sl │ │ │ │ - rsbeq r8, r5, r4, lsl ip │ │ │ │ - rsbeq sl, r6, ip, ror r2 │ │ │ │ - strdeq r8, [r5], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq sl, r6, sl, asr r2 │ │ │ │ - ldrdeq r8, [r5], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq sl, r6, r0, asr #4 │ │ │ │ - strhteq r8, [r5], #-190 @ 0xffffff42 │ │ │ │ + rsbeq sl, r6, r8, lsl r3 │ │ │ │ + mlseq r6, lr, r2, sl │ │ │ │ + rsbeq r8, r5, ip, lsl ip │ │ │ │ + rsbeq sl, r6, r4, lsl #5 │ │ │ │ + rsbeq r8, r5, r2, lsl #24 │ │ │ │ + rsbeq sl, r6, r2, ror #4 │ │ │ │ + rsbeq r8, r5, r0, ror #23 │ │ │ │ + rsbeq sl, r6, r8, asr #4 │ │ │ │ + rsbeq r8, r5, r6, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecec950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ strdlt lr, [r8], r4 │ │ │ │ @ instruction: 0xf6494a3c │ │ │ │ @ instruction: 0xf8df4140 │ │ │ │ @@ -395698,16 +395698,16 @@ │ │ │ │ @ instruction: 0xf6824478 │ │ │ │ bls 3146b8 >::_M_default_append(unsigned int)@@Base+0x8edb4> │ │ │ │ @ instruction: 0xf67ce7e3 │ │ │ │ svclt 0x0000e828 │ │ │ │ @ instruction: 0x00709296 │ │ │ │ @ instruction: 0xfffff15f │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq sl, [r6], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq fp, r7, r6, lsl r5 │ │ │ │ + rsbeq sl, r6, r4, lsl #4 │ │ │ │ + rsbeq fp, r7, lr, lsl r5 │ │ │ │ @ instruction: 0xfffffcf9 │ │ │ │ @ instruction: 0xfffffe65 │ │ │ │ @ instruction: 0xfffffb37 │ │ │ │ andeq r0, r0, fp, lsl #23 │ │ │ │ @ instruction: 0xfffff9d7 │ │ │ │ @ instruction: 0xfffff88f │ │ │ │ @ instruction: 0xfffff73d │ │ │ │ @@ -395719,16 +395719,16 @@ │ │ │ │ @ instruction: 0xfffff117 │ │ │ │ @ instruction: 0xfffff163 │ │ │ │ @ instruction: 0xfffff249 │ │ │ │ @ instruction: 0xfffff2f7 │ │ │ │ @ instruction: 0xfffff4d9 │ │ │ │ @ instruction: 0xfffff30b │ │ │ │ rsbseq r9, r0, sl, ror #3 │ │ │ │ - rsbeq sl, r6, ip, lsl r1 │ │ │ │ - mlseq r5, ip, sl, r8 │ │ │ │ + rsbeq sl, r6, r4, lsr #2 │ │ │ │ + rsbeq r8, r5, r4, lsr #21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 250d74 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, lr, asr #30 │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ @@ -395805,25 +395805,25 @@ │ │ │ │ stmdami pc, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf682300c │ │ │ │ stmdami sp, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6824478 │ │ │ │ @ instruction: 0xe7d5fabd │ │ │ │ - rsbeq sl, r6, r4, rrx │ │ │ │ - rsbeq sl, r6, r2 │ │ │ │ - rsbeq r8, r5, r2, lsl #19 │ │ │ │ - strhteq r9, [r6], #-240 @ 0xffffff10 │ │ │ │ - rsbeq r8, r5, lr, lsr #18 │ │ │ │ - mlseq r6, r2, pc, r9 @ │ │ │ │ - rsbeq r8, r5, r0, lsl r9 │ │ │ │ - rsbeq r9, r6, r8, ror pc │ │ │ │ - strdeq r8, [r5], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r9, r6, lr, asr pc │ │ │ │ - ldrdeq r8, [r5], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq sl, r6, ip, rrx │ │ │ │ + rsbeq sl, r6, sl │ │ │ │ + rsbeq r8, r5, sl, lsl #19 │ │ │ │ + strhteq r9, [r6], #-248 @ 0xffffff08 │ │ │ │ + rsbeq r8, r5, r6, lsr r9 │ │ │ │ + mlseq r6, sl, pc, r9 @ │ │ │ │ + rsbeq r8, r5, r8, lsl r9 │ │ │ │ + rsbeq r9, r6, r0, lsl #31 │ │ │ │ + strdeq r8, [r5], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r9, r6, r6, ror #30 │ │ │ │ + rsbeq r8, r5, r4, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d0ef0 >::_M_default_append(unsigned int)@@Base+0x4b5ec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf8df460f │ │ │ │ ldrmi r1, [r1], r4, lsl #16 │ │ │ │ @@ -396338,72 +396338,72 @@ │ │ │ │ ldc2l 6, cr15, [lr, #516] @ 0x204 │ │ │ │ @ instruction: 0x4621483e │ │ │ │ @ instruction: 0xf6814478 │ │ │ │ strt pc, [pc], #-3737 @ 19624c │ │ │ │ rsbseq r8, r0, ip, lsr #31 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r8, r0, r8, asr #30 │ │ │ │ - strdeq r9, [r6], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r8, r5, r6, ror r7 │ │ │ │ - rsbeq r9, r6, sl, lsl #27 │ │ │ │ - rsbeq r8, r5, r8, lsl #14 │ │ │ │ - rsbeq r9, r6, r0, ror sp │ │ │ │ - rsbeq r8, r5, lr, ror #13 │ │ │ │ - ldrdeq r9, [r6], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r8, r5, ip, asr r6 │ │ │ │ - strhteq r9, [r6], #-206 @ 0xffffff32 │ │ │ │ - rsbeq r8, r5, ip, lsr r6 │ │ │ │ - rsbeq r9, r6, r8, lsl #24 │ │ │ │ - rsbeq r8, r5, r6, lsl #11 │ │ │ │ - rsbeq r9, r6, sl, ror #23 │ │ │ │ - rsbeq r8, r5, r8, ror #10 │ │ │ │ - rsbeq r9, r6, r8, lsl #23 │ │ │ │ - rsbeq r8, r5, r6, lsl #10 │ │ │ │ - rsbeq r9, r6, r0, asr fp │ │ │ │ - rsbeq r8, r5, lr, asr #9 │ │ │ │ - rsbeq r9, r6, sl, lsl fp │ │ │ │ - mlseq r5, r8, r4, r8 │ │ │ │ - rsbeq r9, r6, r6, ror #21 │ │ │ │ - rsbeq r8, r5, r4, ror #8 │ │ │ │ - strhteq r9, [r6], #-162 @ 0xffffff5e │ │ │ │ - rsbeq r8, r5, r0, lsr r4 │ │ │ │ - rsbeq r9, r6, ip, ror sl │ │ │ │ - strdeq r8, [r5], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r9, r6, sl, asr #20 │ │ │ │ - rsbeq r8, r5, sl, asr #7 │ │ │ │ - rsbeq r9, r6, r4, lsl sl │ │ │ │ - mlseq r5, r4, r3, r8 │ │ │ │ - ldrdeq r9, [r6], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r8, r5, lr, asr r3 │ │ │ │ - rsbeq r9, r6, sl, lsr #19 │ │ │ │ - rsbeq r8, r5, sl, lsr #6 │ │ │ │ - rsbeq r9, r6, r8, ror r9 │ │ │ │ - strdeq r8, [r5], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r9, r6, ip, lsr r9 │ │ │ │ - strhteq r8, [r5], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq r9, r6, r4, asr #17 │ │ │ │ - rsbeq r8, r5, r4, asr #4 │ │ │ │ - rsbeq r9, r6, sl, lsl #17 │ │ │ │ - rsbeq r8, r5, sl, lsl #4 │ │ │ │ - rsbeq r9, r6, r6, asr r8 │ │ │ │ - ldrdeq r8, [r5], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r9, r6, lr, lsr r8 │ │ │ │ - strhteq r8, [r5], #-30 @ 0xffffffe2 │ │ │ │ - rsbeq r9, r6, r4, lsr #16 │ │ │ │ - rsbeq r8, r5, r4, lsr #3 │ │ │ │ - rsbeq r9, r6, lr, ror #15 │ │ │ │ - rsbeq r8, r5, lr, ror #2 │ │ │ │ - strhteq r9, [r6], #-122 @ 0xffffff86 │ │ │ │ - rsbeq r8, r5, sl, lsr r1 │ │ │ │ - rsbeq r9, r6, lr, ror r7 │ │ │ │ - strdeq r8, [r5], #-14 @ │ │ │ │ - rsbeq r9, r6, sl, asr #14 │ │ │ │ - rsbeq r8, r5, sl, asr #1 │ │ │ │ - rsbeq r9, r6, r4, lsl r7 │ │ │ │ - mlseq r5, r4, r0, r8 │ │ │ │ + rsbeq r9, r6, r0, lsl #28 │ │ │ │ + rsbeq r8, r5, lr, ror r7 │ │ │ │ + mlseq r6, r2, sp, r9 │ │ │ │ + rsbeq r8, r5, r0, lsl r7 │ │ │ │ + rsbeq r9, r6, r8, ror sp │ │ │ │ + strdeq r8, [r5], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r9, r6, r6, ror #25 │ │ │ │ + rsbeq r8, r5, r4, ror #12 │ │ │ │ + rsbeq r9, r6, r6, asr #25 │ │ │ │ + rsbeq r8, r5, r4, asr #12 │ │ │ │ + rsbeq r9, r6, r0, lsl ip │ │ │ │ + rsbeq r8, r5, lr, lsl #11 │ │ │ │ + strdeq r9, [r6], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r8, r5, r0, ror r5 │ │ │ │ + mlseq r6, r0, fp, r9 │ │ │ │ + rsbeq r8, r5, lr, lsl #10 │ │ │ │ + rsbeq r9, r6, r8, asr fp │ │ │ │ + ldrdeq r8, [r5], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq r9, r6, r2, lsr #22 │ │ │ │ + rsbeq r8, r5, r0, lsr #9 │ │ │ │ + rsbeq r9, r6, lr, ror #21 │ │ │ │ + rsbeq r8, r5, ip, ror #8 │ │ │ │ + strhteq r9, [r6], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r8, r5, r8, lsr r4 │ │ │ │ + rsbeq r9, r6, r4, lsl #21 │ │ │ │ + rsbeq r8, r5, r4, lsl #8 │ │ │ │ + rsbeq r9, r6, r2, asr sl │ │ │ │ + ldrdeq r8, [r5], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r9, r6, ip, lsl sl │ │ │ │ + mlseq r5, ip, r3, r8 │ │ │ │ + rsbeq r9, r6, r6, ror #19 │ │ │ │ + rsbeq r8, r5, r6, ror #6 │ │ │ │ + strhteq r9, [r6], #-146 @ 0xffffff6e │ │ │ │ + rsbeq r8, r5, r2, lsr r3 │ │ │ │ + rsbeq r9, r6, r0, lsl #19 │ │ │ │ + rsbeq r8, r5, r0, lsl #6 │ │ │ │ + rsbeq r9, r6, r4, asr #18 │ │ │ │ + rsbeq r8, r5, r4, asr #5 │ │ │ │ + rsbeq r9, r6, ip, asr #17 │ │ │ │ + rsbeq r8, r5, ip, asr #4 │ │ │ │ + mlseq r6, r2, r8, r9 │ │ │ │ + rsbeq r8, r5, r2, lsl r2 │ │ │ │ + rsbeq r9, r6, lr, asr r8 │ │ │ │ + ldrdeq r8, [r5], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r9, r6, r6, asr #16 │ │ │ │ + rsbeq r8, r5, r6, asr #3 │ │ │ │ + rsbeq r9, r6, ip, lsr #16 │ │ │ │ + rsbeq r8, r5, ip, lsr #3 │ │ │ │ + strdeq r9, [r6], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r8, r5, r6, ror r1 │ │ │ │ + rsbeq r9, r6, r2, asr #15 │ │ │ │ + rsbeq r8, r5, r2, asr #2 │ │ │ │ + rsbeq r9, r6, r6, lsl #15 │ │ │ │ + rsbeq r8, r5, r6, lsl #2 │ │ │ │ + rsbeq r9, r6, r2, asr r7 │ │ │ │ + ldrdeq r8, [r5], #-2 @ │ │ │ │ + rsbeq r9, r6, ip, lsl r7 │ │ │ │ + mlseq r5, ip, r0, r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ ldrbcc pc, [r4, #-2271] @ 0xfffff721 @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -396744,40 +396744,40 @@ │ │ │ │ stmdami r0!, {r0, r1, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6814478 │ │ │ │ str pc, [r9, sp, ror #22]! │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ @ instruction: 0x00708696 │ │ │ │ - strdeq r9, [r6], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r9, r6, r4, asr #9 │ │ │ │ - rsbeq r7, r5, r2, asr #28 │ │ │ │ - rsbeq r9, r6, r6, lsr #9 │ │ │ │ - rsbeq r7, r5, r4, lsr #28 │ │ │ │ + strdeq r9, [r6], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r9, r6, ip, asr #9 │ │ │ │ + rsbeq r7, r5, sl, asr #28 │ │ │ │ + rsbeq r9, r6, lr, lsr #9 │ │ │ │ + rsbeq r7, r5, ip, lsr #28 │ │ │ │ rsbseq r8, r0, ip, lsr r5 │ │ │ │ - rsbeq r9, r6, sl, ror #8 │ │ │ │ - rsbeq r7, r5, sl, ror #27 │ │ │ │ - rsbeq r9, r6, ip, lsr #8 │ │ │ │ + rsbeq r9, r6, r2, ror r4 │ │ │ │ + strdeq r7, [r5], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r9, r6, r4, lsr r4 │ │ │ │ @ instruction: 0xffffec45 │ │ │ │ - strdeq r9, [r6], #-58 @ 0xffffffc6 @ │ │ │ │ - mlseq r6, lr, r2, r9 │ │ │ │ - rsbeq r7, r5, lr, lsl ip │ │ │ │ - rsbeq r9, r6, sl, asr #4 │ │ │ │ - rsbeq r7, r5, sl, asr #23 │ │ │ │ - rsbeq r9, r6, sl, lsr #3 │ │ │ │ - rsbeq r7, r5, sl, lsr #22 │ │ │ │ - rsbeq r9, r6, r4, ror #2 │ │ │ │ - rsbeq r9, r6, r8, ror #2 │ │ │ │ - rsbeq r7, r5, r6, ror #21 │ │ │ │ - strdeq r9, [r6], #-4 @ │ │ │ │ - rsbeq r7, r5, r4, ror sl │ │ │ │ - ldrdeq r9, [r6], #-12 @ │ │ │ │ - rsbeq r7, r5, sl, asr sl │ │ │ │ - strhteq r9, [r6], #-14 │ │ │ │ - rsbeq r7, r5, ip, lsr sl │ │ │ │ + rsbeq r9, r6, r2, lsl #8 │ │ │ │ + rsbeq r9, r6, r6, lsr #5 │ │ │ │ + rsbeq r7, r5, r6, lsr #24 │ │ │ │ + rsbeq r9, r6, r2, asr r2 │ │ │ │ + ldrdeq r7, [r5], #-178 @ 0xffffff4e @ │ │ │ │ + strhteq r9, [r6], #-18 @ 0xffffffee │ │ │ │ + rsbeq r7, r5, r2, lsr fp │ │ │ │ + rsbeq r9, r6, ip, ror #2 │ │ │ │ + rsbeq r9, r6, r0, ror r1 │ │ │ │ + rsbeq r7, r5, lr, ror #21 │ │ │ │ + strdeq r9, [r6], #-12 @ │ │ │ │ + rsbeq r7, r5, ip, ror sl │ │ │ │ + rsbeq r9, r6, r4, ror #1 │ │ │ │ + rsbeq r7, r5, r2, ror #20 │ │ │ │ + rsbeq r9, r6, r6, asr #1 │ │ │ │ + rsbeq r7, r5, r4, asr #20 │ │ │ │ stc 8, cr6, [r3, #268] @ 0x10c │ │ │ │ ldrbmi r0, [r0, -r0, lsl #22]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 251de4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -396812,18 +396812,18 @@ │ │ │ │ @ instruction: 0xf681300c │ │ │ │ stmdami r8, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ffa543bc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ blhi 251cb4 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq r8, r6, r8, ror #31 │ │ │ │ - rsbeq r7, r5, r8, ror #18 │ │ │ │ - rsbeq r8, r6, r6, lsr #31 │ │ │ │ - rsbeq r7, r5, r6, lsr #18 │ │ │ │ + strdeq r8, [r6], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r7, r5, r0, ror r9 │ │ │ │ + rsbeq r8, r6, lr, lsr #31 │ │ │ │ + rsbeq r7, r5, lr, lsr #18 │ │ │ │ andne lr, r1, #208, 18 @ 0x340000 │ │ │ │ vstrle s4, [sl, #-0] │ │ │ │ bl 270c0c │ │ │ │ ldc 2, cr0, [r3, #776] @ 0x308 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vstmia r3!, {d7-d6} │ │ │ │ addsmi r7, sl, #2048 @ 0x800 │ │ │ │ @@ -397095,35 +397095,35 @@ │ │ │ │ ldmdami sl, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf8aef681 │ │ │ │ @ instruction: 0xf67ae6bb │ │ │ │ svclt 0x0000ed3a │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrsbteq r7, [r0], #-242 @ 0xffffff0e │ │ │ │ - rsbeq r8, r6, r8, lsr #29 │ │ │ │ - rsbeq r7, r5, r8, lsr #16 │ │ │ │ - rsbeq r8, r6, r2, ror #27 │ │ │ │ - rsbeq r7, r5, r2, ror #14 │ │ │ │ - rsbeq r8, r6, r4, asr #27 │ │ │ │ - rsbeq r7, r5, r4, asr #14 │ │ │ │ + strhteq r8, [r6], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r7, r5, r0, lsr r8 │ │ │ │ + rsbeq r8, r6, sl, ror #27 │ │ │ │ + rsbeq r7, r5, sl, ror #14 │ │ │ │ + rsbeq r8, r6, ip, asr #27 │ │ │ │ + rsbeq r7, r5, ip, asr #14 │ │ │ │ rsbseq r7, r0, lr, asr lr │ │ │ │ - rsbeq r8, r6, r8, lsl #25 │ │ │ │ - rsbeq r7, r5, r8, lsl #12 │ │ │ │ - rsbeq r8, r6, ip, ror #24 │ │ │ │ - rsbeq r7, r5, ip, ror #11 │ │ │ │ - rsbeq r8, r6, ip, asr #24 │ │ │ │ - rsbeq r7, r5, ip, asr #11 │ │ │ │ - rsbeq r8, r6, ip, asr #23 │ │ │ │ - rsbeq r7, r5, ip, asr #10 │ │ │ │ - mlseq r6, ip, fp, r8 │ │ │ │ - rsbeq r7, r5, ip, lsl r5 │ │ │ │ - rsbeq r8, r6, ip, ror fp │ │ │ │ - strdeq r7, [r5], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r8, r6, lr, lsr fp │ │ │ │ - strhteq r7, [r5], #-78 @ 0xffffffb2 │ │ │ │ + mlseq r6, r0, ip, r8 │ │ │ │ + rsbeq r7, r5, r0, lsl r6 │ │ │ │ + rsbeq r8, r6, r4, ror ip │ │ │ │ + strdeq r7, [r5], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r8, r6, r4, asr ip │ │ │ │ + ldrdeq r7, [r5], #-84 @ 0xffffffac @ │ │ │ │ + ldrdeq r8, [r6], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r7, r5, r4, asr r5 │ │ │ │ + rsbeq r8, r6, r4, lsr #23 │ │ │ │ + rsbeq r7, r5, r4, lsr #10 │ │ │ │ + rsbeq r8, r6, r4, lsl #23 │ │ │ │ + rsbeq r7, r5, r4, lsl #10 │ │ │ │ + rsbeq r8, r6, r6, asr #22 │ │ │ │ + rsbeq r7, r5, r6, asr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 252344 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x469b4cb0 │ │ │ │ @ instruction: 0xb09d4bb0 │ │ │ │ @@ -397146,15 +397146,15 @@ │ │ │ │ ldrbtmi r5, [r8], #-346 @ 0xfffffea6 │ │ │ │ @ instruction: 0xf680300c │ │ │ │ ldmmi pc, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf844f681 │ │ │ │ blmi fe82996c │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 870f68 │ │ │ │ + blls 870f68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x4620835c │ │ │ │ ldc 0, cr11, [sp], #116 @ 0x74 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ mrc 15, 5, r8, cr5, cr0, {7} │ │ │ │ bls 339c1c >::_M_default_append(unsigned int)@@Base+0xb4318> │ │ │ │ @@ -397299,21 +397299,21 @@ │ │ │ │ ldc 6, cr15, [r6], {122} @ 0x7a │ │ │ │ blvc 3d27c0 │ │ │ │ blvc 1d29ec │ │ │ │ svclt 0x0000e7de │ │ │ │ ... │ │ │ │ rsbseq r7, r0, ip, asr fp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, r6, sl, ror #20 │ │ │ │ - rsbeq r7, r5, sl, ror #7 │ │ │ │ + rsbeq r8, r6, r2, ror sl │ │ │ │ + strdeq r7, [r5], #-50 @ 0xffffffce @ │ │ │ │ rsbseq r7, r0, r4, lsl #22 │ │ │ │ - rsbeq r8, r6, r0, lsl sl │ │ │ │ - mlseq r6, r4, r9, r8 │ │ │ │ - rsbeq r8, r6, sl, lsl r9 │ │ │ │ - mlseq r5, sl, r2, r7 │ │ │ │ + rsbeq r8, r6, r8, lsl sl │ │ │ │ + mlseq r6, ip, r9, r8 │ │ │ │ + rsbeq r8, r6, r2, lsr #18 │ │ │ │ + rsbeq r7, r5, r2, lsr #5 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cdab19 │ │ │ │ movwls r9, #41032 @ 0xa048 │ │ │ │ subge pc, r0, sp, asr #17 │ │ │ │ b 1568a54 │ │ │ │ @ instruction: 0xf3960988 │ │ │ │ ldcls 8, cr15, [r4], {151} @ 0x97 │ │ │ │ @@ -397622,48 +397622,48 @@ │ │ │ │ mvnspl pc, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-1580 @ 0xfffff9d4 │ │ │ │ @ instruction: 0xf680300c │ │ │ │ stmdami r4!, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ stc2 6, cr15, [r8], {128} @ 0x80 │ │ │ │ svclt 0x0000e442 │ │ │ │ - rsbeq r8, r6, r0, ror #13 │ │ │ │ - rsbeq r7, r5, r0, rrx │ │ │ │ - rsbeq r8, r6, r4, asr #13 │ │ │ │ - rsbeq r7, r5, r4, asr #32 │ │ │ │ - rsbeq r8, r6, ip, lsr #13 │ │ │ │ - rsbeq r7, r5, sl, lsr #32 │ │ │ │ - strhteq r8, [r6], #-90 @ 0xffffffa6 │ │ │ │ - rsbeq r6, r5, r8, lsr pc │ │ │ │ - mlseq r6, ip, r5, r8 │ │ │ │ - rsbeq r6, r5, ip, lsl pc │ │ │ │ - rsbeq r8, r6, r6, asr r5 │ │ │ │ - ldrdeq r6, [r5], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r8, r6, lr, lsl r5 │ │ │ │ - mlseq r5, lr, lr, r6 │ │ │ │ - rsbeq r8, r6, r0, ror r4 │ │ │ │ - strdeq r6, [r5], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r8, r6, r4, lsr r4 │ │ │ │ - rsbeq r8, r6, lr, lsl r4 │ │ │ │ - ldrdeq r8, [r6], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r6, r5, r2, asr sp │ │ │ │ - strhteq r8, [r6], #-58 @ 0xffffffc6 │ │ │ │ - rsbeq r6, r5, r8, lsr sp │ │ │ │ - rsbeq r8, r6, r0, lsr #7 │ │ │ │ - rsbeq r6, r5, lr, lsl sp │ │ │ │ - rsbeq r8, r6, r2, ror #6 │ │ │ │ - rsbeq r6, r5, r2, ror #25 │ │ │ │ - rsbeq r8, r6, r6, asr #6 │ │ │ │ - rsbeq r6, r5, r6, asr #25 │ │ │ │ - rsbeq r8, r6, sl, lsr #6 │ │ │ │ - rsbeq r6, r5, sl, lsr #25 │ │ │ │ - rsbeq r8, r6, lr, lsl #6 │ │ │ │ - rsbeq r6, r5, lr, lsl #25 │ │ │ │ - strdeq r8, [r6], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r6, r5, r2, ror ip │ │ │ │ + rsbeq r8, r6, r8, ror #13 │ │ │ │ + rsbeq r7, r5, r8, rrx │ │ │ │ + rsbeq r8, r6, ip, asr #13 │ │ │ │ + rsbeq r7, r5, ip, asr #32 │ │ │ │ + strhteq r8, [r6], #-100 @ 0xffffff9c │ │ │ │ + rsbeq r7, r5, r2, lsr r0 │ │ │ │ + rsbeq r8, r6, r2, asr #11 │ │ │ │ + rsbeq r6, r5, r0, asr #30 │ │ │ │ + rsbeq r8, r6, r4, lsr #11 │ │ │ │ + rsbeq r6, r5, r4, lsr #30 │ │ │ │ + rsbeq r8, r6, lr, asr r5 │ │ │ │ + ldrdeq r6, [r5], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r8, r6, r6, lsr #10 │ │ │ │ + rsbeq r6, r5, r6, lsr #29 │ │ │ │ + rsbeq r8, r6, r8, ror r4 │ │ │ │ + strdeq r6, [r5], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r8, r6, ip, lsr r4 │ │ │ │ + rsbeq r8, r6, r6, lsr #8 │ │ │ │ + ldrdeq r8, [r6], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r6, r5, sl, asr sp │ │ │ │ + rsbeq r8, r6, r2, asr #7 │ │ │ │ + rsbeq r6, r5, r0, asr #26 │ │ │ │ + rsbeq r8, r6, r8, lsr #7 │ │ │ │ + rsbeq r6, r5, r6, lsr #26 │ │ │ │ + rsbeq r8, r6, sl, ror #6 │ │ │ │ + rsbeq r6, r5, sl, ror #25 │ │ │ │ + rsbeq r8, r6, lr, asr #6 │ │ │ │ + rsbeq r6, r5, lr, asr #25 │ │ │ │ + rsbeq r8, r6, r2, lsr r3 │ │ │ │ + strhteq r6, [r5], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r8, r6, r6, lsl r3 │ │ │ │ + mlseq r5, r6, ip, r6 │ │ │ │ + strdeq r8, [r6], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r6, r5, sl, ror ip │ │ │ │ ldmvs r8, {r0, r1, r6, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ ldc 8, cr6, [r3, #268] @ 0x10c │ │ │ │ ldrbmi r0, [r0, -r0, lsl #22]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ msrmi R10_usr, r5 │ │ │ │ orrcs pc, r6, r3, asr #13 │ │ │ │ @@ -397932,16 +397932,16 @@ │ │ │ │ mrc2 7, 7, pc, cr14, cr15, {7} │ │ │ │ ldc 2, cr4, [sp, #672] @ 0x2a0 │ │ │ │ svclt 0x00087b00 │ │ │ │ ldc 3, cr2, [sp, #8] │ │ │ │ svclt 0x00046b02 │ │ │ │ andsvs r9, r3, r8, lsl #20 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ - strdeq r7, [r6], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r6, r5, ip, lsl r8 │ │ │ │ + strdeq r7, [r6], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r6, r5, r4, lsr #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfa76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46150fd8 │ │ │ │ stmdavs r2, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ stmdbvs fp, {r1, r7, ip, sp, pc} │ │ │ │ @@ -397991,16 +397991,16 @@ │ │ │ │ eorsvs fp, r3, r2, lsl pc │ │ │ │ andsvs r9, r3, sl, lsl #20 │ │ │ │ ldc 0, cr11, [sp], #8 │ │ │ │ vldmdblt r0!, {d24-d25} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ svccc 0x00f921fb │ │ │ │ - rsbeq r7, r6, ip, lsl lr │ │ │ │ - rsbeq r6, r5, r4, asr #14 │ │ │ │ + rsbeq r7, r6, r4, lsr #28 │ │ │ │ + rsbeq r6, r5, ip, asr #14 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2d30fc >::_M_default_append(unsigned int)@@Base+0x4d7f8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ cdp 8, 11, cr6, cr1, cr4, {2} │ │ │ │ addslt r5, r1, r0, asr #22 │ │ │ │ @@ -398317,16 +398317,16 @@ │ │ │ │ stmdami r6, {r0, r4, r5, r8, ip, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 3, pc, cr0, cr15, {3} @ │ │ │ │ stmdbls r1, {r2, fp, lr} │ │ │ │ @ instruction: 0xf67f4478 │ │ │ │ bls 217db4 │ │ │ │ svclt 0x0000e7db │ │ │ │ - rsbeq r7, r6, r0, ror r8 │ │ │ │ - mlseq r5, r8, r1, r6 │ │ │ │ + rsbeq r7, r6, r8, ror r8 │ │ │ │ + rsbeq r6, r5, r0, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecef35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], r8, ror #31 │ │ │ │ stmdavs r4, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ ldmdavs r2, {r0, r1, r7, ip, sp, pc} │ │ │ │ ldrsbt pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ @@ -398349,16 +398349,16 @@ │ │ │ │ stmdami r6, {r0, r1, r2, r5, r6, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 1, pc, cr0, cr15, {3} @ │ │ │ │ stmdbls r1, {r2, fp, lr} │ │ │ │ @ instruction: 0xf67f4478 │ │ │ │ bls 217d34 │ │ │ │ svclt 0x0000e7db │ │ │ │ - strdeq r7, [r6], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r6, r5, r8, lsl r1 │ │ │ │ + strdeq r7, [r6], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r6, r5, r0, lsr #2 │ │ │ │ @ instruction: 0xed9f690b │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blne ed382c │ │ │ │ blcs f53830 │ │ │ │ blne ff393cb8 │ │ │ │ blx 5d3db0 │ │ │ │ ldc 13, cr13, [pc, #92] @ 19824c │ │ │ │ @@ -398437,16 +398437,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ mrc2 6, 1, pc, cr2, cr15, {3} │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ - mlseq r6, lr, r6, r7 │ │ │ │ - rsbeq r5, r5, r6, asr #31 │ │ │ │ + rsbeq r7, r6, r6, lsr #13 │ │ │ │ + rsbeq r5, r5, lr, asr #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecef53c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r2, {r3, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs fp, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ @@ -398499,16 +398499,16 @@ │ │ │ │ strtmi r4, [r9], -r7, lsl #16 │ │ │ │ @ instruction: 0xf67f4478 │ │ │ │ @ instruction: 0x4628fdb5 │ │ │ │ ldcllt 0, cr11, [r0, #36]! @ 0x24 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ - rsbeq r7, r6, r4, lsr #11 │ │ │ │ - rsbeq r5, r5, ip, asr #29 │ │ │ │ + rsbeq r7, r6, ip, lsr #11 │ │ │ │ + ldrdeq r5, [r5], #-228 @ 0xffffff1c @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfb048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, r4, r0 │ │ │ │ ldrmi r4, [lr], -sl, ror #21 │ │ │ │ ldrbtmi r4, [sl], #-3050 @ 0xfffff416 │ │ │ │ @@ -398993,15 +398993,15 @@ │ │ │ │ @ instruction: 0x401921fb │ │ │ │ @ instruction: 0x812dea11 │ │ │ │ ldclcc 7, cr9, [r1, #-612]! @ 0xfffffd9c │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r6, r0, ip, ror #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, r6, r8, ror #1 │ │ │ │ + strdeq r7, [r6], #-0 @ │ │ │ │ @ instruction: 0xffffee49 │ │ │ │ @ instruction: 0xffffed15 │ │ │ │ ldrsbteq r5, [r0], #-234 @ 0xffffff16 │ │ │ │ @ instruction: 0xed9f690b │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blne ed4244 │ │ │ │ blcs f54248 │ │ │ │ @@ -399096,22 +399096,22 @@ │ │ │ │ @ instruction: 0xf67f7153 │ │ │ │ strtmi pc, [r1], -sp, asr #16 │ │ │ │ @ instruction: 0xf67f4630 │ │ │ │ str pc, [r9, r9, lsl #18]! │ │ │ │ ldc 6, cr15, [r4, #480] @ 0x1e0 │ │ │ │ rsbseq r5, r0, r8, ror sp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq r6, [r6], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r5, r5, lr, lsl r6 │ │ │ │ + strdeq r6, [r6], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r5, r5, r6, lsr #12 │ │ │ │ rsbseq r5, r0, r8, lsr sp │ │ │ │ - rsbeq r6, r6, r0, ror #25 │ │ │ │ - rsbeq r6, r6, lr, ror ip │ │ │ │ - rsbeq r5, r5, r6, lsr #11 │ │ │ │ - rsbeq r6, r6, r2, ror #24 │ │ │ │ - mlseq r5, r0, r5, r5 │ │ │ │ + rsbeq r6, r6, r8, ror #25 │ │ │ │ + rsbeq r6, r6, r6, lsl #25 │ │ │ │ + rsbeq r5, r5, lr, lsr #11 │ │ │ │ + rsbeq r6, r6, sl, ror #24 │ │ │ │ + mlseq r5, r8, r5, r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r8, ip, lsr ip │ │ │ │ @ instruction: 0x4605493c │ │ │ │ mrcls 4, 0, r4, cr2, cr12, {3} │ │ │ │ @@ -399171,22 +399171,22 @@ │ │ │ │ @ instruction: 0xf67e4182 │ │ │ │ @ instruction: 0x4621ffb7 │ │ │ │ @ instruction: 0xf67f4630 │ │ │ │ @ instruction: 0xe7a9f873 │ │ │ │ ldcl 6, cr15, [lr], #480 @ 0x1e0 │ │ │ │ rsbseq r5, r0, ip, asr #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, r6, sl, asr #23 │ │ │ │ - strdeq r5, [r5], #-66 @ 0xffffffbe @ │ │ │ │ + ldrdeq r6, [r6], #-178 @ 0xffffff4e @ │ │ │ │ + strdeq r5, [r5], #-74 @ 0xffffffb6 @ │ │ │ │ rsbseq r5, r0, ip, lsl #24 │ │ │ │ - strhteq r6, [r6], #-176 @ 0xffffff50 │ │ │ │ - rsbeq r6, r6, r2, asr fp │ │ │ │ - rsbeq r5, r5, sl, ror r4 │ │ │ │ - rsbeq r6, r6, r6, lsr fp │ │ │ │ - rsbeq r5, r5, r4, ror #8 │ │ │ │ + strhteq r6, [r6], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r6, r6, sl, asr fp │ │ │ │ + rsbeq r5, r5, r2, lsl #9 │ │ │ │ + rsbeq r6, r6, lr, lsr fp │ │ │ │ + rsbeq r5, r5, ip, ror #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfbae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [r2, #128] @ 0x80 │ │ │ │ vmov.f64 d9, #112 @ 0x3f800000 1.0 │ │ │ │ vldr d7, [r2] │ │ │ │ @@ -399381,15 +399381,15 @@ │ │ │ │ movwcc r0, #4483 @ 0x1183 │ │ │ │ stmdavs r9, {r0, r1, sp, lr}^ │ │ │ │ svclt 0x0000e749 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ svccc 0x00f921fb │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ - rsbeq r6, r6, r8, ror sl │ │ │ │ + rsbeq r6, r6, r0, lsl #21 │ │ │ │ svclt 0x0000e668 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf03fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, r9, r0, ror #1 │ │ │ │ strcs r4, [r0, #-2359] @ 0xfffff6c9 │ │ │ │ @@ -399446,32 +399446,32 @@ │ │ │ │ stmdals r5, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67e4621 │ │ │ │ ldrb pc, [r8, pc, asr #28] @ │ │ │ │ b ff856cc4 │ │ │ │ rsbseq r5, r0, lr, ror #15 │ │ │ │ @ instruction: 0xffffe5c1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r6, sl, r7, r6 │ │ │ │ - mlseq r6, r4, r7, r6 │ │ │ │ + rsbeq r6, r6, r2, lsr #15 │ │ │ │ + mlseq r6, ip, r7, r6 │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xffffee83 │ │ │ │ @ instruction: 0xfffffa17 │ │ │ │ @ instruction: 0xfffff991 │ │ │ │ @ instruction: 0xfffffc65 │ │ │ │ andeq r0, r0, sp, ror r5 │ │ │ │ @ instruction: 0xfffff607 │ │ │ │ @ instruction: 0xffffe5f3 │ │ │ │ @ instruction: 0xffffe493 │ │ │ │ @ instruction: 0xffffe5b1 │ │ │ │ @ instruction: 0xffffe4b1 │ │ │ │ @ instruction: 0xffffe7ef │ │ │ │ @ instruction: 0xfffff0a5 │ │ │ │ rsbseq r5, r0, r6, ror #14 │ │ │ │ - strdeq r6, [r6], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r5, r5, r8, lsl r0 │ │ │ │ + strdeq r6, [r6], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r5, r5, r0, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf0540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ ldrdlt ip, [r9], r8 │ │ │ │ strcs r4, [r0], #-2357 @ 0xfffff6cb │ │ │ │ ldrbtmi r4, [ip], #3381 @ 0xd35 │ │ │ │ @@ -399525,30 +399525,30 @@ │ │ │ │ stmdals r5, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67e4629 │ │ │ │ @ instruction: 0xe7d8fdb1 │ │ │ │ b 10d6e00 │ │ │ │ rsbseq r5, r0, sl, lsr #13 │ │ │ │ @ instruction: 0xffffe5a9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, r6, r6, ror #12 │ │ │ │ - rsbeq r6, r6, ip, asr #12 │ │ │ │ + rsbeq r6, r6, lr, ror #12 │ │ │ │ + rsbeq r6, r6, r4, asr r6 │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xffffedc1 │ │ │ │ @ instruction: 0xfffff9fd │ │ │ │ @ instruction: 0xffffee35 │ │ │ │ @ instruction: 0xfffffe49 │ │ │ │ andeq r0, r0, r1, asr #1 │ │ │ │ @ instruction: 0xfffff077 │ │ │ │ @ instruction: 0xffffe369 │ │ │ │ @ instruction: 0xffffe43f │ │ │ │ @ instruction: 0xffffe787 │ │ │ │ @ instruction: 0xffffee89 │ │ │ │ rsbseq r5, r0, sl, lsr #12 │ │ │ │ - strhteq r6, [r6], #-86 @ 0xffffffaa │ │ │ │ - ldrdeq r4, [r5], #-236 @ 0xffffff14 @ │ │ │ │ + strhteq r6, [r6], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq r4, r5, r4, ror #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 45492c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldmmi r2, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xb09b4bd2 │ │ │ │ @@ -399759,15 +399759,15 @@ │ │ │ │ @ instruction: 0x401921fb │ │ │ │ @ instruction: 0x812dea11 │ │ │ │ ldclcc 7, cr9, [r1, #-612]! @ 0xfffffd9c │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r5, r0, r4, ror r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq r6, [r6], #-64 @ 0xffffffc0 @ │ │ │ │ + strdeq r6, [r6], #-72 @ 0xffffffb8 @ │ │ │ │ @ instruction: 0xffffe251 │ │ │ │ @ instruction: 0xffffe11d │ │ │ │ rsbseq r5, r0, r2, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfc400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -400029,32 +400029,32 @@ │ │ │ │ @ instruction: 0xf67e4478 │ │ │ │ bls 318304 >::_M_default_append(unsigned int)@@Base+0x92a00> │ │ │ │ @ instruction: 0xf677e7e3 │ │ │ │ svclt 0x0000ee4e │ │ │ │ rsbseq r4, r0, ip, asr #29 │ │ │ │ @ instruction: 0xffffdc9f │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r6, r8, ror lr │ │ │ │ - rsbeq r5, r6, r2, ror lr │ │ │ │ + rsbeq r5, r6, r0, lsl #29 │ │ │ │ + rsbeq r5, r6, sl, ror lr │ │ │ │ @ instruction: 0xfffff683 │ │ │ │ @ instruction: 0xffffe55b │ │ │ │ @ instruction: 0xfffff0ef │ │ │ │ @ instruction: 0xfffff069 │ │ │ │ @ instruction: 0xfffff33b │ │ │ │ @ instruction: 0xfffffc51 │ │ │ │ @ instruction: 0xffffecdb │ │ │ │ @ instruction: 0xffffdcc7 │ │ │ │ @ instruction: 0xffffdb65 │ │ │ │ @ instruction: 0xffffdc81 │ │ │ │ @ instruction: 0xffffdb81 │ │ │ │ @ instruction: 0xffffdebf │ │ │ │ @ instruction: 0xffffe775 │ │ │ │ rsbseq r4, r0, r6, lsr lr │ │ │ │ - rsbeq r5, r6, r0, asr #27 │ │ │ │ - rsbeq r4, r5, r8, ror #13 │ │ │ │ + rsbeq r5, r6, r8, asr #27 │ │ │ │ + strdeq r4, [r5], #-96 @ 0xffffffa0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf0e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ addlt lr, r8, r8, asr #1 │ │ │ │ strcs r4, [r0], #-2353 @ 0xfffff6cf │ │ │ │ ldrdgt pc, [r4], #143 @ 0x8f │ │ │ │ @@ -400104,30 +400104,30 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf92cf67e │ │ │ │ strb r9, [r3, r5, lsl #20]! │ │ │ │ ldc 6, cr15, [r6, #476]! @ 0x1dc │ │ │ │ rsbseq r4, r0, ip, lsl #27 │ │ │ │ @ instruction: 0xffffdc8b │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r6, r8, asr #26 │ │ │ │ - rsbeq r5, r6, lr, lsr #26 │ │ │ │ + rsbeq r5, r6, r0, asr sp │ │ │ │ + rsbeq r5, r6, r6, lsr sp │ │ │ │ @ instruction: 0xfffff689 │ │ │ │ @ instruction: 0xffffe49f │ │ │ │ @ instruction: 0xfffff0db │ │ │ │ @ instruction: 0xffffe513 │ │ │ │ @ instruction: 0xfffff527 │ │ │ │ @ instruction: 0xfffff79f │ │ │ │ @ instruction: 0xffffe755 │ │ │ │ @ instruction: 0xffffda47 │ │ │ │ @ instruction: 0xffffdb1d │ │ │ │ @ instruction: 0xffffde65 │ │ │ │ @ instruction: 0xffffe567 │ │ │ │ rsbseq r4, r0, r8, lsl #26 │ │ │ │ - mlseq r6, r2, ip, r5 │ │ │ │ - strhteq r4, [r5], #-90 @ 0xffffffa6 │ │ │ │ + mlseq r6, sl, ip, r5 │ │ │ │ + rsbeq r4, r5, r2, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf0f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -400146,17 +400146,17 @@ │ │ │ │ @ instruction: 0x51a2f240 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf816f67e │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf67e4478 │ │ │ │ @ instruction: 0x4620f8d1 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbeq r5, r6, r0, lsr ip │ │ │ │ - ldrdeq r5, [r6], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r4, r5, r4, lsl #10 │ │ │ │ + rsbeq r5, r6, r8, lsr ip │ │ │ │ + rsbeq r5, r6, r4, ror #23 │ │ │ │ + rsbeq r4, r5, ip, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf0ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r5, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r0, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -400175,37 +400175,37 @@ │ │ │ │ @ instruction: 0x51b6f240 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffdcf67d │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf67e4478 │ │ │ │ @ instruction: 0x4620f897 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - strhteq r5, [r6], #-184 @ 0xffffff48 │ │ │ │ - rsbeq r5, r6, r8, ror #22 │ │ │ │ - mlseq r5, r0, r4, r4 │ │ │ │ + rsbeq r5, r6, r0, asr #23 │ │ │ │ + rsbeq r5, r6, r0, ror fp │ │ │ │ + mlseq r5, r8, r4, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf1068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ b 9d785c │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq r5, r6, lr, asr #22 │ │ │ │ + rsbeq r5, r6, r6, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf1090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ ldrbtmi r4, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ b 4d7884 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq r5, r6, r2, lsr #22 │ │ │ │ + rsbeq r5, r6, sl, lsr #22 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmdavs r3, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ blvs 1d5500 │ │ │ │ blvc 1d550c │ │ │ │ blvs ff395994 │ │ │ │ blx 5d5a8c │ │ │ │ cdp 4, 11, cr13, cr4, cr7, {0} │ │ │ │ @@ -400307,15 +400307,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf677bd10 │ │ │ │ svclt 0x0000ec1c │ │ │ │ rsbseq r4, r0, r2, ror #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r5, [r6], #-146 @ 0xffffff6e │ │ │ │ + strhteq r5, [r6], #-154 @ 0xffffff66 │ │ │ │ ldrhteq r4, [r0], #-148 @ 0xffffff6c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf127c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r8 │ │ │ │ @ instruction: 0xf91cf393 │ │ │ │ cmpcs r9, #61440 @ 0xf000 │ │ │ │ @@ -400330,17 +400330,17 @@ │ │ │ │ ldrbtmi r2, [r8], #-345 @ 0xfffffea7 │ │ │ │ @ instruction: 0xf67d300c │ │ │ │ stmdami r6, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ @ instruction: 0xf04fff5d │ │ │ │ ldclt 0, cr3, [r0, #-1020] @ 0xfffffc04 │ │ │ │ + rsbeq r5, r6, r2, ror #18 │ │ │ │ rsbeq r5, r6, sl, asr r9 │ │ │ │ - rsbeq r5, r6, r2, asr r9 │ │ │ │ - rsbeq r4, r5, ip, lsl r2 │ │ │ │ + rsbeq r4, r5, r4, lsr #4 │ │ │ │ andle r2, r1, r1, lsl #20 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf12e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ @@ -400358,16 +400358,16 @@ │ │ │ │ blx fea56f6c │ │ │ │ andlt r2, r3, r1 │ │ │ │ bmi 309528 >::_M_default_append(unsigned int)@@Base+0x83c24> │ │ │ │ ldrbtmi r9, [sl], #-2309 @ 0xfffff6fb │ │ │ │ blvc 1d5764 │ │ │ │ blx fe7d6f80 │ │ │ │ svclt 0x0000e7f4 │ │ │ │ - rsbeq r6, r5, r6, ror #9 │ │ │ │ - rsbeq r5, r6, r6, lsl #15 │ │ │ │ + rsbeq r6, r5, lr, ror #9 │ │ │ │ + rsbeq r5, r6, lr, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf1348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ ldrdlt ip, [r9], r8 │ │ │ │ vpmin.s8 d20, d2, d21 │ │ │ │ ldcmi 1, cr7, [r5], #-64 @ 0xffffffc0 │ │ │ │ @@ -400421,32 +400421,32 @@ │ │ │ │ stmdals r5, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4621 │ │ │ │ ldrb pc, [sl, sp, lsr #29] @ │ │ │ │ bl fd7c04 │ │ │ │ rsbseq r4, r0, r0, lsr #17 │ │ │ │ @ instruction: 0xfffffd7d │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r6, sl, lsr #17 │ │ │ │ - mlseq r9, r4, r9, ip │ │ │ │ + strhteq r5, [r6], #-130 @ 0xffffff7e │ │ │ │ + mlseq r9, ip, r9, ip │ │ │ │ @ instruction: 0xffffffaf │ │ │ │ @ instruction: 0xfffffedb │ │ │ │ @ instruction: 0xfffffe67 │ │ │ │ @ instruction: 0xfffffd0f │ │ │ │ @ instruction: 0xffffff2b │ │ │ │ @ instruction: 0xfffffd63 │ │ │ │ @ instruction: 0xfffffd73 │ │ │ │ @ instruction: 0xfffffd35 │ │ │ │ @ instruction: 0xfffffd39 │ │ │ │ @ instruction: 0xfffffdd3 │ │ │ │ @ instruction: 0xfffffd3d │ │ │ │ @ instruction: 0xfffffdd1 │ │ │ │ @ instruction: 0xfffffdd5 │ │ │ │ rsbseq r4, r0, lr, lsl r8 │ │ │ │ - rsbeq r5, r6, r8, lsl #16 │ │ │ │ - ldrdeq r4, [r5], #-2 @ │ │ │ │ + rsbeq r5, r6, r0, lsl r8 │ │ │ │ + ldrdeq r4, [r5], #-10 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf1484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ ldrdlt lr, [r8], r4 │ │ │ │ vpmin.s8 d20, d2, d20 │ │ │ │ @ instruction: 0xf8df7110 │ │ │ │ @@ -400499,32 +400499,32 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ mrc2 6, 0, pc, cr2, cr13, {3} │ │ │ │ strb r9, [r4, r5, lsl #20]! │ │ │ │ b fe8d7d3c │ │ │ │ rsbseq r4, r0, r2, ror #14 │ │ │ │ @ instruction: 0xfffffc3f │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r6, ip, ror #14 │ │ │ │ - rsbeq ip, r9, r6, asr r8 │ │ │ │ + rsbeq r5, r6, r4, ror r7 │ │ │ │ + rsbeq ip, r9, lr, asr r8 │ │ │ │ @ instruction: 0xfffffe6b │ │ │ │ @ instruction: 0xfffffd97 │ │ │ │ @ instruction: 0xfffffd23 │ │ │ │ @ instruction: 0xfffffbcb │ │ │ │ @ instruction: 0xfffffde5 │ │ │ │ @ instruction: 0xfffffc1d │ │ │ │ @ instruction: 0xfffffc2d │ │ │ │ @ instruction: 0xfffffbef │ │ │ │ @ instruction: 0xfffffbf1 │ │ │ │ @ instruction: 0xfffffc89 │ │ │ │ @ instruction: 0xfffffbf3 │ │ │ │ @ instruction: 0xfffffc87 │ │ │ │ @ instruction: 0xfffffc89 │ │ │ │ ldrsbteq r4, [r0], #-98 @ 0xffffff9e │ │ │ │ - strhteq r5, [r6], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r3, r5, r6, lsl #31 │ │ │ │ + rsbeq r5, r6, r2, asr #13 │ │ │ │ + rsbeq r3, r5, lr, lsl #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf15bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ bleq 2d5a04 >::_M_default_append(unsigned int)@@Base+0x50100> │ │ │ │ @@ -400556,19 +400556,19 @@ │ │ │ │ ldrbtcc pc, [pc], #79 @ 19a438 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [lr], {125} @ 0x7d │ │ │ │ @ instruction: 0xf04f4807 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 6, cr15, [r8, #500] @ 0x1f4 │ │ │ │ svclt 0x0000e7dd │ │ │ │ - rsbeq r5, r6, ip, lsl #12 │ │ │ │ - rsbeq r5, r6, sl, ror #11 │ │ │ │ - strhteq r3, [r5], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r5, r6, r8, asr #11 │ │ │ │ - mlseq r5, r2, lr, r3 │ │ │ │ + rsbeq r5, r6, r4, lsl r6 │ │ │ │ + strdeq r5, [r6], #-82 @ 0xffffffae @ │ │ │ │ + strhteq r3, [r5], #-238 @ 0xffffff12 │ │ │ │ + ldrdeq r5, [r6], #-80 @ 0xffffffb0 @ │ │ │ │ + mlseq r5, sl, lr, r3 │ │ │ │ ldc 8, cr6, [r3, #268] @ 0x10c │ │ │ │ ldrbmi r0, [r0, -r0, lsl #22]! │ │ │ │ stmdavs r9, {r0, r1, r4, r6, fp, sp, lr}^ │ │ │ │ ldrdcc pc, [r8, -r3]! │ │ │ │ ldrdcs pc, [r8, -r1]! │ │ │ │ blle 26aee4 │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ @@ -400700,16 +400700,16 @@ │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ blls 219880 │ │ │ │ @ instruction: 0xf677e7e4 │ │ │ │ svclt 0x0000e90c │ │ │ │ ldrsbteq r4, [r0], #-54 @ 0xffffffca │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrhteq r4, [r0], #-48 @ 0xffffffd0 │ │ │ │ - rsbeq r5, r6, r4, asr #7 │ │ │ │ - rsbeq r3, r5, r4, ror #24 │ │ │ │ + rsbeq r5, r6, ip, asr #7 │ │ │ │ + rsbeq r3, r5, ip, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf18a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmdavs r9, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ vmov.i32 d22, #145 @ 0x00000091 │ │ │ │ @ instruction: 0x4603fc51 │ │ │ │ @@ -400720,28 +400720,28 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe7d80c2 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ blls 219824 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r5, r6, r8, ror #6 │ │ │ │ - rsbeq r3, r5, r8, lsl #24 │ │ │ │ + rsbeq r5, r6, r0, ror r3 │ │ │ │ + rsbeq r3, r5, r0, lsl ip │ │ │ │ andle r2, r1, r1, lsl #20 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf18f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdbls r3, {r2, r9, fp, lr} │ │ │ │ ldrsbcc pc, [r4], #131 @ 0x83 @ │ │ │ │ vsri.16 q2, q13, #14 │ │ │ │ andcs pc, r1, fp, lsr #31 │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq r9, r9, ip, ror #12 │ │ │ │ + rsbeq r9, r9, r4, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf1920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468c0ff8 │ │ │ │ @ instruction: 0x46194614 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ cdp2 3, 9, cr15, cr4, cr2, {5} │ │ │ │ @@ -400981,45 +400981,45 @@ │ │ │ │ @ instruction: 0xe7d5fa51 │ │ │ │ mrc 6, 6, APSR_nzcv, cr12, cr6, {3} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbseq r4, r0, r8, lsr #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r4, r0, r2, lsl #5 │ │ │ │ - rsbeq r5, r6, r4, lsr #5 │ │ │ │ - rsbeq r5, r6, r8, lsr #3 │ │ │ │ - rsbeq r3, r5, r8, asr #20 │ │ │ │ - mlseq r6, r2, r1, r5 │ │ │ │ - rsbeq r3, r5, r2, lsr sl │ │ │ │ - strdeq r5, [r6], #-14 @ │ │ │ │ - mlseq r5, lr, r9, r3 │ │ │ │ - rsbeq r5, r6, r2, ror #1 │ │ │ │ - rsbeq r3, r5, r2, lsl #19 │ │ │ │ - rsbeq r5, r6, sl, asr #1 │ │ │ │ - rsbeq r3, r5, sl, ror #18 │ │ │ │ - strhteq r5, [r6], #-2 │ │ │ │ - rsbeq r3, r5, r2, asr r9 │ │ │ │ - mlseq r6, r8, r0, r5 │ │ │ │ - rsbeq r3, r5, r8, lsr r9 │ │ │ │ - rsbeq r5, r6, r0, lsl #1 │ │ │ │ - rsbeq r3, r5, r0, lsr #18 │ │ │ │ + rsbeq r5, r6, ip, lsr #5 │ │ │ │ + strhteq r5, [r6], #-16 │ │ │ │ + rsbeq r3, r5, r0, asr sl │ │ │ │ + mlseq r6, sl, r1, r5 │ │ │ │ + rsbeq r3, r5, sl, lsr sl │ │ │ │ + rsbeq r5, r6, r6, lsl #2 │ │ │ │ + rsbeq r3, r5, r6, lsr #19 │ │ │ │ + rsbeq r5, r6, sl, ror #1 │ │ │ │ + rsbeq r3, r5, sl, lsl #19 │ │ │ │ + ldrdeq r5, [r6], #-2 @ │ │ │ │ + rsbeq r3, r5, r2, ror r9 │ │ │ │ + strhteq r5, [r6], #-10 │ │ │ │ + rsbeq r3, r5, sl, asr r9 │ │ │ │ + rsbeq r5, r6, r0, lsr #1 │ │ │ │ + rsbeq r3, r5, r0, asr #18 │ │ │ │ + rsbeq r5, r6, r8, lsl #1 │ │ │ │ + rsbeq r3, r5, r8, lsr #18 │ │ │ │ + rsbeq r5, r6, lr, rrx │ │ │ │ + rsbeq r3, r5, lr, lsl #18 │ │ │ │ rsbeq r5, r6, r6, rrx │ │ │ │ - rsbeq r3, r5, r6, lsl #18 │ │ │ │ - rsbeq r5, r6, lr, asr r0 │ │ │ │ - strdeq r4, [r6], #-246 @ 0xffffff0a @ │ │ │ │ - mlseq r5, r6, r8, r3 │ │ │ │ - strdeq r4, [r6], #-240 @ 0xffffff10 @ │ │ │ │ - strhteq r4, [r6], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r3, r5, r6, asr r8 │ │ │ │ - mlseq r6, sl, pc, r4 @ │ │ │ │ - rsbeq r3, r5, r8, lsr r8 │ │ │ │ - rsbeq r4, r6, r0, lsl #31 │ │ │ │ - rsbeq r3, r5, lr, lsl r8 │ │ │ │ - rsbeq r4, r6, r6, ror #30 │ │ │ │ - rsbeq r3, r5, r4, lsl #16 │ │ │ │ + strdeq r4, [r6], #-254 @ 0xffffff02 @ │ │ │ │ + mlseq r5, lr, r8, r3 │ │ │ │ + strdeq r4, [r6], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r4, r6, r0, asr #31 │ │ │ │ + rsbeq r3, r5, lr, asr r8 │ │ │ │ + rsbeq r4, r6, r2, lsr #31 │ │ │ │ + rsbeq r3, r5, r0, asr #16 │ │ │ │ + rsbeq r4, r6, r8, lsl #31 │ │ │ │ + rsbeq r3, r5, r6, lsr #16 │ │ │ │ + rsbeq r4, r6, lr, ror #30 │ │ │ │ + rsbeq r3, r5, ip, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf1d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x4d364935 │ │ │ │ ldrbtmi r2, [r9], #-1024 @ 0xfffffc00 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, fp, lr}^ │ │ │ │ @@ -401072,17 +401072,17 @@ │ │ │ │ @ instruction: 0xf67d21ae │ │ │ │ stmdals r5, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4629 │ │ │ │ bfi pc, r3, #19, #7 @ │ │ │ │ mrc 6, 0, APSR_nzcv, cr14, cr6, {3} │ │ │ │ @ instruction: 0xfffffa5f │ │ │ │ rsbseq r3, r0, sl, ror #28 │ │ │ │ - rsbeq r4, r6, r6, asr #29 │ │ │ │ + rsbeq r4, r6, lr, asr #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r4, r5, r6, asr #7 │ │ │ │ + rsbeq r4, r5, lr, asr #7 │ │ │ │ @ instruction: 0xffffffb7 │ │ │ │ @ instruction: 0xfffffad3 │ │ │ │ @ instruction: 0xfffffa47 │ │ │ │ @ instruction: 0xfffffb6b │ │ │ │ @ instruction: 0xfffff897 │ │ │ │ @ instruction: 0xfffffb0b │ │ │ │ @ instruction: 0xfffff8bb │ │ │ │ @@ -401090,16 +401090,16 @@ │ │ │ │ @ instruction: 0xfffff8a1 │ │ │ │ @ instruction: 0xfffffb25 │ │ │ │ @ instruction: 0xfffff89d │ │ │ │ @ instruction: 0xfffff993 │ │ │ │ @ instruction: 0xfffff997 │ │ │ │ @ instruction: 0xfffff999 │ │ │ │ rsbseq r3, r0, ip, ror #27 │ │ │ │ - rsbeq r4, r6, r0, lsl #28 │ │ │ │ - mlseq r5, lr, r6, r3 │ │ │ │ + rsbeq r4, r6, r8, lsl #28 │ │ │ │ + rsbeq r3, r5, r6, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf1ebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ @ instruction: 0xf8df4931 │ │ │ │ strcs ip, [r0], #-200 @ 0xffffff38 │ │ │ │ blmi debeb4 │ │ │ │ @@ -401148,17 +401148,17 @@ │ │ │ │ ldmdami r9, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf8fcf67d │ │ │ │ strb r9, [r3, r5, lsl #20]! │ │ │ │ stc 6, cr15, [r6, #472] @ 0x1d8 │ │ │ │ @ instruction: 0xfffff91d │ │ │ │ rsbseq r3, r0, r8, lsr #26 │ │ │ │ - rsbeq r4, r6, r4, lsl #27 │ │ │ │ + rsbeq r4, r6, ip, lsl #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r4, r5, r2, lsl #5 │ │ │ │ + rsbeq r4, r5, sl, lsl #5 │ │ │ │ @ instruction: 0xfffffe73 │ │ │ │ @ instruction: 0xfffff98f │ │ │ │ @ instruction: 0xfffff903 │ │ │ │ @ instruction: 0xfffffa27 │ │ │ │ @ instruction: 0xfffff753 │ │ │ │ @ instruction: 0xfffff9c7 │ │ │ │ @ instruction: 0xfffff777 │ │ │ │ @@ -401166,16 +401166,16 @@ │ │ │ │ @ instruction: 0xfffff75d │ │ │ │ @ instruction: 0xfffff9e1 │ │ │ │ @ instruction: 0xfffff759 │ │ │ │ @ instruction: 0xfffff84f │ │ │ │ @ instruction: 0xfffff853 │ │ │ │ @ instruction: 0xfffff855 │ │ │ │ rsbseq r3, r0, r8, lsr #25 │ │ │ │ - strhteq r4, [r6], #-202 @ 0xffffff36 │ │ │ │ - rsbeq r3, r5, sl, asr r5 │ │ │ │ + rsbeq r4, r6, r2, asr #25 │ │ │ │ + rsbeq r3, r5, r2, ror #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf1fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r1], -lr, lsl #12 │ │ │ │ ldrmi r4, [pc], -r5, lsl #12 │ │ │ │ vsubl.u8 , d1, d5 │ │ │ │ @@ -401200,18 +401200,18 @@ │ │ │ │ bicsvc pc, r0, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffd4f67c │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ strtmi pc, [r0], -pc, lsl #17 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ - rsbeq r4, r6, lr, lsl ip │ │ │ │ - strhteq r3, [r5], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r4, r6, r0, ror #23 │ │ │ │ - rsbeq r3, r5, r0, lsl #9 │ │ │ │ + rsbeq r4, r6, r6, lsr #24 │ │ │ │ + rsbeq r3, r5, r6, asr #9 │ │ │ │ + rsbeq r4, r6, r8, ror #23 │ │ │ │ + rsbeq r3, r5, r8, lsl #9 │ │ │ │ ldrbmi r6, [r0, -r0, asr #16]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmdavs r2, {r0, r1, r3, r6, fp, sp, lr}^ │ │ │ │ stcle 2, cr4, [r3], {154} @ 0x9a │ │ │ │ @ instruction: 0x2001bfb4 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @@ -401262,39 +401262,39 @@ │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-397 @ 0xfffffe73 │ │ │ │ @ instruction: 0xf67c300c │ │ │ │ stmdami r4, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67d4478 │ │ │ │ andcs pc, r1, r3, lsl r8 @ │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq r4, r6, r2, lsr fp │ │ │ │ - rsbeq r4, r6, r4, asr #22 │ │ │ │ + rsbeq r4, r6, sl, lsr fp │ │ │ │ + rsbeq r4, r6, ip, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf216c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-377 @ 0xfffffe87 │ │ │ │ @ instruction: 0xf67c300c │ │ │ │ stmdami r4, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67c4478 │ │ │ │ strdcs pc, [r1], -fp │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq r4, r6, r2, lsl #22 │ │ │ │ - rsbeq r4, r6, r4, lsl fp │ │ │ │ + rsbeq r4, r6, sl, lsl #22 │ │ │ │ + rsbeq r4, r6, ip, lsl fp │ │ │ │ andle r2, r1, r1, lsl #20 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf21a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 29ef8c >::_M_default_append(unsigned int)@@Base+0x19688> │ │ │ │ ldrbtmi r6, [sl], #-2123 @ 0xfffff7b5 │ │ │ │ @ instruction: 0xf3929903 │ │ │ │ andcs pc, r1, r7, asr fp @ │ │ │ │ svclt 0x0000bd08 │ │ │ │ - rsbeq lr, r8, sl, asr #7 │ │ │ │ + ldrdeq lr, [r8], #-50 @ 0xffffffce @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf21c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x4d314930 │ │ │ │ ldrbtmi r2, [r9], #-1024 @ 0xfffffc00 │ │ │ │ stmib sp, {r4, r5, r8, r9, fp, lr}^ │ │ │ │ @@ -401330,43 +401330,43 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4628d11a │ │ │ │ ldclt 0, cr11, [r0, #-36]! @ 0xffffffdc │ │ │ │ biccs r4, fp, sp, lsl ip │ │ │ │ @ instruction: 0xf104447c │ │ │ │ @ instruction: 0xf67c000c │ │ │ │ - blmi 89ab8c │ │ │ │ + blmi 89ab8c │ │ │ │ ldrbtmi r4, [fp], #-1577 @ 0xfffff9d7 │ │ │ │ ldrmi r9, [r8], -r5, lsl #6 │ │ │ │ @ instruction: 0xff80f67c │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ @ instruction: 0xf67c2137 │ │ │ │ stmdals r5, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67c4629 │ │ │ │ @ instruction: 0xe7daff77 │ │ │ │ stc 6, cr15, [r2], {118} @ 0x76 │ │ │ │ @ instruction: 0xffffff8b │ │ │ │ rsbseq r3, r0, lr, lsl sl │ │ │ │ - rsbeq r4, r6, lr, ror #21 │ │ │ │ + strdeq r4, [r6], #-166 @ 0xffffff5a @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r4, r6, lr, lsr #22 │ │ │ │ + rsbeq r4, r6, r6, lsr fp │ │ │ │ @ instruction: 0xffffffb7 │ │ │ │ @ instruction: 0xfffffe83 │ │ │ │ @ instruction: 0xfffffe8b │ │ │ │ @ instruction: 0xfffffe5f │ │ │ │ @ instruction: 0xffffff73 │ │ │ │ @ instruction: 0xfffffe8f │ │ │ │ @ instruction: 0xfffffe7b │ │ │ │ @ instruction: 0xffffff01 │ │ │ │ @ instruction: 0xfffffe79 │ │ │ │ @ instruction: 0xfffffee3 │ │ │ │ @ instruction: 0xfffffee9 │ │ │ │ ldrhteq r3, [r0], #-146 @ 0xffffff6e │ │ │ │ - rsbeq r4, r6, r4, lsl sl │ │ │ │ - rsbeq r3, r5, r6, ror #4 │ │ │ │ + rsbeq r4, r6, ip, lsl sl │ │ │ │ + rsbeq r3, r5, lr, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf22e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ @ instruction: 0xf8df492c │ │ │ │ strcs ip, [r0], #-180 @ 0xffffff4c │ │ │ │ blmi cac2e0 │ │ │ │ @@ -401410,31 +401410,31 @@ │ │ │ │ ldmdami r6, {r0, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ mrc2 6, 7, pc, cr0, cr12, {3} │ │ │ │ strb r9, [r4, r5, lsl #20]! │ │ │ │ bl 2058b7c │ │ │ │ @ instruction: 0xfffffe69 │ │ │ │ ldrshteq r3, [r0], #-140 @ 0xffffff74 │ │ │ │ - rsbeq r4, r6, ip, asr #19 │ │ │ │ + ldrdeq r4, [r6], #-148 @ 0xffffff6c @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r4, r6, sl, lsl #20 │ │ │ │ + rsbeq r4, r6, r2, lsl sl │ │ │ │ @ instruction: 0xfffffe93 │ │ │ │ @ instruction: 0xfffffd5f │ │ │ │ @ instruction: 0xfffffd67 │ │ │ │ @ instruction: 0xfffffd3b │ │ │ │ @ instruction: 0xfffffe4f │ │ │ │ @ instruction: 0xfffffd6b │ │ │ │ @ instruction: 0xfffffd57 │ │ │ │ @ instruction: 0xfffffddd │ │ │ │ @ instruction: 0xfffffd55 │ │ │ │ @ instruction: 0xfffffdbf │ │ │ │ @ instruction: 0xfffffdc5 │ │ │ │ rsbseq r3, r0, lr, lsl #17 │ │ │ │ - rsbeq r4, r6, lr, ror #17 │ │ │ │ - rsbeq r3, r5, r2, asr #2 │ │ │ │ + strdeq r4, [r6], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r3, r5, sl, asr #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r6, pc, lsl sp │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -401463,39 +401463,39 @@ │ │ │ │ @ instruction: 0xf67c300c │ │ │ │ stmdami r9, {r0, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ mcr2 6, 4, pc, cr4, cr12, {3} @ │ │ │ │ strtmi r9, [r0], -r5, lsl #24 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbeq r4, r6, r0, lsl r9 │ │ │ │ - rsbeq r4, r6, r6, lsr r8 │ │ │ │ - rsbeq r3, r5, sl, lsl #1 │ │ │ │ - rsbeq r4, r6, r6, lsl r8 │ │ │ │ - ldrdeq r4, [r6], #-6 @ │ │ │ │ + rsbeq r4, r6, r8, lsl r9 │ │ │ │ + rsbeq r4, r6, lr, lsr r8 │ │ │ │ + mlseq r5, r2, r0, r3 │ │ │ │ + rsbeq r4, r6, lr, lsl r8 │ │ │ │ + ldrdeq r4, [r6], #-14 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf249c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svclt 0x00c82b00 │ │ │ │ stcle 0, cr2, [r8], {-0} │ │ │ │ stmdbmi r4, {r0, r1, r3, fp, sp, lr} │ │ │ │ ldrbtmi r6, [r9], #-2072 @ 0xfffff7e8 │ │ │ │ stmda r2, {r0, r1, r2, r4, r5, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xbd080940 │ │ │ │ - rsbeq r4, r6, r6, ror #16 │ │ │ │ + rsbeq r4, r6, lr, ror #16 │ │ │ │ ldrbmi r6, [r0, -r0, asr #16]! │ │ │ │ ldrbmi r6, [r0, -r1, asr #32]! │ │ │ │ ldrbtmi r4, [r8], #-2049 @ 0xfffff7ff │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbeq r4, r6, r2, asr r8 │ │ │ │ + rsbeq r4, r6, sl, asr r8 │ │ │ │ ldrbtmi r4, [r8], #-2049 @ 0xfffff7ff │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbeq r4, r6, lr, asr #16 │ │ │ │ + rsbeq r4, r6, r6, asr r8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ andvs r2, r8, r1 │ │ │ │ svclt 0x00004770 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ ldrbmi r6, [r0, -fp]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @@ -401506,66 +401506,66 @@ │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-396 @ 0xfffffe74 │ │ │ │ @ instruction: 0xf67c300c │ │ │ │ stmdami r4, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67c4478 │ │ │ │ @ instruction: 0xf06ffe2b │ │ │ │ stclt 0, cr0, [r8, #-40] @ 0xffffffd8 │ │ │ │ - rsbeq r4, r6, r6, ror #16 │ │ │ │ - rsbeq r4, r6, r0, lsl #17 │ │ │ │ + rsbeq r4, r6, lr, ror #16 │ │ │ │ + rsbeq r4, r6, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf253c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0xf67c300c │ │ │ │ stmdami r4, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67c4478 │ │ │ │ @ instruction: 0xf06ffe13 │ │ │ │ stclt 0, cr0, [r8, #-40] @ 0xffffffd8 │ │ │ │ - rsbeq r4, r6, r6, lsr r8 │ │ │ │ - rsbeq r4, r6, r0, asr r8 │ │ │ │ + rsbeq r4, r6, lr, lsr r8 │ │ │ │ + rsbeq r4, r6, r8, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf256c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-433 @ 0xfffffe4f │ │ │ │ @ instruction: 0xf67c300c │ │ │ │ stmdami r4, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67c4478 │ │ │ │ @ instruction: 0xf06ffdfb │ │ │ │ stclt 0, cr0, [r8, #-40] @ 0xffffffd8 │ │ │ │ - rsbeq r4, r6, r6, lsl #16 │ │ │ │ - rsbeq r4, r6, r0, lsr #16 │ │ │ │ + rsbeq r4, r6, lr, lsl #16 │ │ │ │ + rsbeq r4, r6, r8, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf259c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r2, [r8], #-456 @ 0xfffffe38 │ │ │ │ @ instruction: 0xf67c300c │ │ │ │ stmdami r4, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67c4478 │ │ │ │ @ instruction: 0xf06ffde3 │ │ │ │ stclt 0, cr0, [r8, #-40] @ 0xffffffd8 │ │ │ │ - ldrdeq r4, [r6], #-118 @ 0xffffff8a @ │ │ │ │ - strdeq r4, [r6], #-112 @ 0xffffff90 @ │ │ │ │ + ldrdeq r4, [r6], #-126 @ 0xffffff82 @ │ │ │ │ + strdeq r4, [r6], #-120 @ 0xffffff88 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf25cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stc2l 3, cr15, [r0, #-692] @ 0xfffffd4c │ │ │ │ strmi r4, [r3], -r6, lsl #20 │ │ │ │ ldrtmi r4, [r0], -ip, lsl #12 │ │ │ │ @ instruction: 0x4629447a │ │ │ │ strcc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf93af392 │ │ │ │ andlt r2, r2, r1 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq r4, r6, ip, lsl #16 │ │ │ │ + rsbeq r4, r6, r4, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf2604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd8 │ │ │ │ ldrmi fp, [r5], -r7, lsl #1 │ │ │ │ blx ff9582c8 │ │ │ │ @ instruction: 0xf5036863 │ │ │ │ @@ -401636,17 +401636,17 @@ │ │ │ │ blmi ff2d6fdc │ │ │ │ blvc 2d6f38 >::_M_default_append(unsigned int)@@Base+0x51634> │ │ │ │ cdp 7, 2, cr14, cr7, cr12, {6} │ │ │ │ str r7, [fp, r6, lsl #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - rsbeq r2, r6, lr, ror #13 │ │ │ │ - rsbeq r4, r6, ip, asr #14 │ │ │ │ - rsbeq r4, r6, sl, lsr #14 │ │ │ │ + strdeq r2, [r6], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq r4, r6, r4, asr r7 │ │ │ │ + rsbeq r4, r6, r2, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf2750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ @ instruction: 0xf9a0f249 │ │ │ │ stmdbls r2, {r0, r1, fp, ip, pc} │ │ │ │ @@ -401670,17 +401670,17 @@ │ │ │ │ bmi 3ca9ac │ │ │ │ vsri.16 q2, q13, #14 │ │ │ │ andcs pc, r1, r9, asr r8 @ │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - rsbeq r2, r6, ip, lsr #11 │ │ │ │ - rsbeq r4, r6, r6, ror #12 │ │ │ │ - rsbeq r4, r6, ip, asr #12 │ │ │ │ + strhteq r2, [r6], #-84 @ 0xffffffac │ │ │ │ + rsbeq r4, r6, lr, ror #12 │ │ │ │ + rsbeq r4, r6, r4, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf27d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ blx 95849e │ │ │ │ stmdbls r2, {r0, r1, fp, ip, pc} │ │ │ │ @@ -401704,17 +401704,17 @@ │ │ │ │ bmi 3caa34 │ │ │ │ vsri.16 q2, q13, #14 │ │ │ │ andcs pc, r1, r5, lsl r8 @ │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - rsbeq r2, r6, r4, lsr #10 │ │ │ │ - ldrdeq r4, [r6], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r4, r6, r4, asr #11 │ │ │ │ + rsbeq r2, r6, ip, lsr #10 │ │ │ │ + rsbeq r4, r6, r6, ror #11 │ │ │ │ + rsbeq r4, r6, ip, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf2860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ blx fe5d8524 │ │ │ │ blvc ff1d7134 │ │ │ │ @@ -401731,16 +401731,16 @@ │ │ │ │ blx ff5d8528 │ │ │ │ strtmi r4, [r0], -r6, lsl #20 │ │ │ │ ldrbtmi r4, [sl], #-1577 @ 0xfffff9d7 │ │ │ │ bleq 1d6ce0 │ │ │ │ @ instruction: 0xffdaf391 │ │ │ │ andlt r2, r3, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ + rsbeq r4, r6, sl, lsl #11 │ │ │ │ rsbeq r4, r6, r2, lsl #11 │ │ │ │ - rsbeq r4, r6, sl, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf28c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ @ instruction: 0xf8caf249 │ │ │ │ cdp 8, 11, cr9, cr0, cr3, {0} │ │ │ │ @@ -401754,16 +401754,16 @@ │ │ │ │ @ instruction: 0xffb4f391 │ │ │ │ andlt r2, r5, r1 │ │ │ │ bmi 30ab04 >::_M_default_append(unsigned int)@@Base+0x85200> │ │ │ │ bleq 1d6d3c │ │ │ │ vsri.16 q2, q13, #15 │ │ │ │ andcs pc, r1, fp, lsr #31 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq r4, r6, sl, lsl r5 │ │ │ │ - rsbeq r4, r6, r8, lsl r5 │ │ │ │ + rsbeq r4, r6, r2, lsr #10 │ │ │ │ + rsbeq r4, r6, r0, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfe330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0xf880f249 │ │ │ │ @@ -401773,15 +401773,15 @@ │ │ │ │ stmdavs r3!, {r4, r9, fp}^ │ │ │ │ blvc ff39722c │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blvc 3d6ff0 │ │ │ │ blvs 1d6da4 │ │ │ │ blvc ff35722c │ │ │ │ blx 5d7324 │ │ │ │ - bmi 89238c │ │ │ │ + bmi 89238c │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ vsri.16 q2, q13, #15 │ │ │ │ andcs pc, r1, fp, ror pc @ │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ vldmdblt r0!, {d8} │ │ │ │ vrsubhn.i32 d4, , q8 │ │ │ │ cdp 15, 0, cr15, cr7, cr7, {7} │ │ │ │ @@ -401801,17 +401801,17 @@ │ │ │ │ strtmi r4, [r0], -r8, lsl #20 │ │ │ │ stc 6, cr4, [sp, #164] @ 0xa4 │ │ │ │ ldrbtmi r8, [sl], #-2816 @ 0xfffff500 │ │ │ │ @ instruction: 0xff50f391 │ │ │ │ andlt r2, r3, r1 │ │ │ │ blhi 256ac0 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq r4, r6, r0, asr #9 │ │ │ │ - rsbeq r4, r6, ip, ror #8 │ │ │ │ - rsbeq r4, r6, r2, ror #8 │ │ │ │ + rsbeq r4, r6, r8, asr #9 │ │ │ │ + rsbeq r4, r6, r4, ror r4 │ │ │ │ + rsbeq r4, r6, sl, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfe3f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0xf816f3ad │ │ │ │ @@ -401821,15 +401821,15 @@ │ │ │ │ stmdavs r3!, {r4, r9, fp}^ │ │ │ │ blvc ff3972ec │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blvc 3d70b0 │ │ │ │ blvs 1d6e64 │ │ │ │ blvc ff3572ec │ │ │ │ blx 5d73e4 │ │ │ │ - bmi 89244c │ │ │ │ + bmi 89244c │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ vsri.16 q2, q13, #15 │ │ │ │ andcs pc, r1, fp, lsl pc @ │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ vldmdblt r0!, {d8} │ │ │ │ vrsubhn.i32 d4, , q8 │ │ │ │ cdp 15, 0, cr15, cr7, cr7, {4} │ │ │ │ @@ -401849,17 +401849,17 @@ │ │ │ │ strtmi r4, [r0], -r8, lsl #20 │ │ │ │ stc 6, cr4, [sp, #164] @ 0xa4 │ │ │ │ ldrbtmi r8, [sl], #-2816 @ 0xfffff500 │ │ │ │ mrc2 3, 7, pc, cr0, cr1, {4} │ │ │ │ andlt r2, r3, r1 │ │ │ │ blhi 256b80 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq r4, r6, r0, lsl #8 │ │ │ │ - rsbeq r4, r6, ip, lsr #7 │ │ │ │ - rsbeq r4, r6, r2, lsr #7 │ │ │ │ + rsbeq r4, r6, r8, lsl #8 │ │ │ │ + strhteq r4, [r6], #-52 @ 0xffffffcc │ │ │ │ + rsbeq r4, r6, sl, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf2aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd8 │ │ │ │ ldrmi fp, [r5], -r7, lsl #1 │ │ │ │ @ instruction: 0xf920f3ad │ │ │ │ blvs ff1d7378 │ │ │ │ @@ -401880,16 +401880,16 @@ │ │ │ │ @ instruction: 0x232abf0c │ │ │ │ strtmi r2, [r0], -r0, lsr #6 │ │ │ │ @ instruction: 0x4629447a │ │ │ │ stc 3, cr9, [sp, #8] │ │ │ │ @ instruction: 0xf3910b00 │ │ │ │ andcs pc, r1, pc, lsr #29 │ │ │ │ ldclt 0, cr11, [r0, #-28]! @ 0xffffffe4 │ │ │ │ - rsbeq r4, r6, lr, lsr r3 │ │ │ │ - rsbeq r4, r6, r0, asr #6 │ │ │ │ + rsbeq r4, r6, r6, asr #6 │ │ │ │ + rsbeq r4, r6, r8, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf2b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ @ instruction: 0xff5af3ac │ │ │ │ cdp 8, 11, cr9, cr0, cr3, {0} │ │ │ │ @@ -401903,16 +401903,16 @@ │ │ │ │ mcr2 3, 4, pc, cr10, cr1, {4} @ │ │ │ │ andlt r2, r5, r1 │ │ │ │ bmi 30ad58 >::_M_default_append(unsigned int)@@Base+0x85454> │ │ │ │ bleq 1d6f90 │ │ │ │ vsri.16 q2, q13, #15 │ │ │ │ andcs pc, r1, r1, lsl #29 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq r4, r6, r6, asr #5 │ │ │ │ - rsbeq r4, r6, r4, asr #5 │ │ │ │ + rsbeq r4, r6, lr, asr #5 │ │ │ │ + rsbeq r4, r6, ip, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf2b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ @ instruction: 0xffc2f39b │ │ │ │ cdp 8, 11, cr9, cr0, cr3, {0} │ │ │ │ @@ -401926,16 +401926,16 @@ │ │ │ │ mrc2 3, 2, pc, cr12, cr1, {4} │ │ │ │ andlt r2, r5, r1 │ │ │ │ bmi 30adb4 >::_M_default_append(unsigned int)@@Base+0x854b0> │ │ │ │ bleq 1d6fec │ │ │ │ vsri.16 q2, q13, #15 │ │ │ │ andcs pc, r1, r3, asr lr @ │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq r4, r6, sl, ror #4 │ │ │ │ - rsbeq r4, r6, r8, ror #4 │ │ │ │ + rsbeq r4, r6, r2, ror r2 │ │ │ │ + rsbeq r4, r6, r0, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecfe5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0xffc6f39b │ │ │ │ @@ -401945,15 +401945,15 @@ │ │ │ │ stmdavs r3!, {r4, r9, fp}^ │ │ │ │ blvc ff3974dc │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blvc 3d72a0 │ │ │ │ blvs 1d7054 │ │ │ │ blvc ff3574dc │ │ │ │ blx 5d75d4 │ │ │ │ - bmi 89263c │ │ │ │ + bmi 89263c │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ vsri.16 q2, q13, #15 │ │ │ │ andcs pc, r1, r3, lsr #28 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ vldmdblt r0!, {d8} │ │ │ │ vrsubhn.i32 d4, , q8 │ │ │ │ cdp 14, 0, cr15, cr7, cr15, {4} │ │ │ │ @@ -401973,17 +401973,17 @@ │ │ │ │ strtmi r4, [r0], -r8, lsl #20 │ │ │ │ stc 6, cr4, [sp, #164] @ 0xa4 │ │ │ │ ldrbtmi r8, [sl], #-2816 @ 0xfffff500 │ │ │ │ ldc2l 3, cr15, [r8, #580]! @ 0x244 │ │ │ │ andlt r2, r3, r1 │ │ │ │ blhi 256d70 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq r4, r6, r0, lsl r2 │ │ │ │ - strhteq r4, [r6], #-28 @ 0xffffffe4 │ │ │ │ - strhteq r4, [r6], #-18 @ 0xffffffee │ │ │ │ + rsbeq r4, r6, r8, lsl r2 │ │ │ │ + rsbeq r4, r6, r4, asr #3 │ │ │ │ + strhteq r4, [r6], #-26 @ 0xffffffe6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf2c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ cdp2 3, 8, cr15, cr0, cr14, {4} │ │ │ │ cdp 8, 11, cr9, cr1, cr3, {0} │ │ │ │ @@ -402003,17 +402003,17 @@ │ │ │ │ ldrbtmi r4, [sl], #-2567 @ 0xfffff5f9 │ │ │ │ stc2l 3, cr15, [r0, #580] @ 0x244 │ │ │ │ andlt r2, r5, r1 │ │ │ │ bmi 30aeec >::_M_default_append(unsigned int)@@Base+0x855e8> │ │ │ │ vsri.16 q2, q13, #15 │ │ │ │ @ instruction: 0x2001fdb9 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - rsbeq r4, r6, r0, asr r1 │ │ │ │ - rsbeq r4, r6, sl, asr #2 │ │ │ │ - rsbeq r4, r6, r4, lsr #2 │ │ │ │ + rsbeq r4, r6, r8, asr r1 │ │ │ │ + rsbeq r4, r6, r2, asr r1 │ │ │ │ + rsbeq r4, r6, ip, lsr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf2d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ stc2 3, cr15, [ip], #580 @ 0x244 │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ @@ -402314,24 +402314,24 @@ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ blx 1fd89c6 │ │ │ │ blmi 495e44 │ │ │ │ @ instruction: 0xe7d5447b │ │ │ │ ldrbtmi r4, [fp], #-2826 @ 0xfffff4f6 │ │ │ │ blmi 455f18 │ │ │ │ @ instruction: 0xe7cf447b │ │ │ │ - rsbeq r8, r7, r0, asr #14 │ │ │ │ - rsbeq r3, r6, sl, asr #26 │ │ │ │ - rsbeq r0, sl, r6, ror #1 │ │ │ │ - ldrdeq r3, [r6], #-202 @ 0xffffff36 @ │ │ │ │ - strdeq r3, [r6], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq r3, r6, lr, lsr #25 │ │ │ │ - rsbeq r3, r6, r8, lsr #25 │ │ │ │ - rsbeq r0, r6, ip, lsr pc │ │ │ │ - rsbeq sl, r6, lr, lsr r2 │ │ │ │ - mlseq r6, r8, ip, r3 │ │ │ │ + rsbeq r8, r7, r8, asr #14 │ │ │ │ + rsbeq r3, r6, r2, asr sp │ │ │ │ + rsbeq r0, sl, lr, ror #1 │ │ │ │ + rsbeq r3, r6, r2, ror #25 │ │ │ │ + strdeq r3, [r6], #-204 @ 0xffffff34 @ │ │ │ │ + strhteq r3, [r6], #-198 @ 0xffffff3a │ │ │ │ + strhteq r3, [r6], #-192 @ 0xffffff40 │ │ │ │ + rsbeq r0, r6, r4, asr #30 │ │ │ │ + rsbeq sl, r6, r6, asr #4 │ │ │ │ + rsbeq r3, r6, r0, lsr #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf3204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ blx 18d8e06 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -402414,22 +402414,22 @@ │ │ │ │ blx fe4d8f90 │ │ │ │ @ instruction: 0xf675e7d3 │ │ │ │ svclt 0x0000eba4 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbseq r2, r0, sl, ror #18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, r6, r6, asr #23 │ │ │ │ - mlseq r6, r4, fp, r3 │ │ │ │ - rsbeq r2, r5, r8, ror #3 │ │ │ │ + rsbeq r3, r6, lr, asr #23 │ │ │ │ + mlseq r6, ip, fp, r3 │ │ │ │ + strdeq r2, [r5], #-16 @ │ │ │ │ rsbseq r2, r0, r2, lsl #18 │ │ │ │ - rsbeq r3, r6, sl, lsl #23 │ │ │ │ - rsbeq r3, r6, lr, asr #22 │ │ │ │ - rsbeq r2, r5, r2, lsr #3 │ │ │ │ - rsbeq r3, r6, lr, asr #22 │ │ │ │ + mlseq r6, r2, fp, r3 │ │ │ │ + rsbeq r3, r6, r6, asr fp │ │ │ │ + rsbeq r2, r5, sl, lsr #3 │ │ │ │ + rsbeq r3, r6, r6, asr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf338c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf96cf391 │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ @@ -402556,16 +402556,16 @@ │ │ │ │ andlt r2, r2, r1 │ │ │ │ blhi 25767c │ │ │ │ mrc 13, 5, fp, cr4, cr0, {3} │ │ │ │ vsqrt.f64 d21, d7 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvc 1317e58 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ - rsbeq r3, r6, ip, asr #18 │ │ │ │ - strhteq pc, [r9], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r3, r6, r4, asr r9 │ │ │ │ + rsbeq pc, r9, r6, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf35ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 760334 │ │ │ │ blmi 7885cc │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -402587,15 +402587,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ b 12d9de4 │ │ │ │ rsbseq r2, r0, r2, asr #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r3, [r6], #-130 @ 0xffffff7e @ │ │ │ │ + ldrdeq r3, [r6], #-138 @ 0xffffff76 @ │ │ │ │ rsbseq r2, r0, r6, lsl #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecf3628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ blx fee592c2 │ │ │ │ @@ -402622,16 +402622,16 @@ │ │ │ │ blcs 338118 >::_M_default_append(unsigned int)@@Base+0xb2814> │ │ │ │ addmi fp, r3, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x232abf14 │ │ │ │ strb r2, [fp, r3, lsr #6]! │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf908f281 │ │ │ │ svclt 0x0000e7cc │ │ │ │ - rsbeq pc, r9, r2, ror #23 │ │ │ │ - rsbeq lr, r5, r6, asr #22 │ │ │ │ + rsbeq pc, r9, sl, ror #23 │ │ │ │ + rsbeq lr, r5, lr, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf36b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ @ instruction: 0xf944f38e │ │ │ │ strtmi fp, [r0], -r0, ror #3 │ │ │ │ @@ -402655,17 +402655,17 @@ │ │ │ │ andlt r2, r3, r1 │ │ │ │ bmi 38b9d4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ bleq 1d7b50 │ │ │ │ vsri.16 q2, q13, #15 │ │ │ │ andcs pc, r1, r1, lsr #17 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - rsbeq r3, r6, r4, lsr r7 │ │ │ │ - rsbeq r3, r6, sl, lsl #14 │ │ │ │ - rsbeq r3, r6, r4, lsl #14 │ │ │ │ + rsbeq r3, r6, ip, lsr r7 │ │ │ │ + rsbeq r3, r6, r2, lsl r7 │ │ │ │ + rsbeq r3, r6, ip, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf373c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ vqshlu.s8 d4, d6, #6 │ │ │ │ msrlt CPSR_, r5, ror r8 │ │ │ │ vrsubhn.i16 d4, q7, q8 │ │ │ │ @@ -402678,15 +402678,15 @@ │ │ │ │ @ instruction: 0xff84f390 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xffa8f379 │ │ │ │ strmi r2, [r2], -r5, lsl #6 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ blx ff4d8f84 │ │ │ │ ldcllt 0, cr2, [r0, #-4]! │ │ │ │ - rsbeq r3, r6, r0, ror r7 │ │ │ │ + rsbeq r3, r6, r8, ror r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fecff19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r0 @ │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ vqshlu.s32 d4, d7, #11 │ │ │ │ @@ -402715,16 +402715,16 @@ │ │ │ │ blhi 2578f4 │ │ │ │ bmi 34bdc4 >::_M_default_append(unsigned int)@@Base+0xc64c0> │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ vsri.16 q2, q13, #15 │ │ │ │ andcs pc, r1, fp, lsr #16 │ │ │ │ ldc 0, cr11, [sp], #20 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ - strdeq r3, [r6], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq r3, r6, ip, lsl #13 │ │ │ │ + rsbeq r3, r6, r2, lsl #14 │ │ │ │ + mlseq r6, r4, r6, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fecf3828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vrsubhn.i32 d4, q0, q2 │ │ │ │ bmi 65bf4c │ │ │ │ vrhadd.s8 d18, d0, d8 │ │ │ │ @@ -402741,17 +402741,17 @@ │ │ │ │ ldrbtmi r1, [r8], #-497 @ 0xfffffe0f │ │ │ │ @ instruction: 0xf67b300c │ │ │ │ stmdami r6, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf67b4478 │ │ │ │ @ instruction: 0xf04ffc81 │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ - rsbeq r3, r6, r2, ror r6 │ │ │ │ - rsbeq r3, r6, r2, lsl r6 │ │ │ │ - rsbeq r1, r5, r4, ror #24 │ │ │ │ + rsbeq r3, r6, sl, ror r6 │ │ │ │ + rsbeq r3, r6, sl, lsl r6 │ │ │ │ + rsbeq r1, r5, ip, ror #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ ldclmi 8, cr15, [ip, #892] @ 0x37c │ │ │ │ @ instruction: 0x4606b091 │ │ │ │ @ instruction: 0x4621447c │ │ │ │ @@ -403636,214 +403636,214 @@ │ │ │ │ vadd.i8 q10, q8, q6 │ │ │ │ ldrbtmi r6, [r8], #-313 @ 0xfffffec7 │ │ │ │ @ instruction: 0xf67a300c │ │ │ │ stmiami sl, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [r2, #488] @ 0x1e8 │ │ │ │ ldmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strhteq r3, [r6], #-104 @ 0xffffff98 │ │ │ │ + rsbeq r3, r6, r0, asr #13 │ │ │ │ @ instruction: 0xfffffd4d │ │ │ │ - rsbeq pc, r9, r0, ror #18 │ │ │ │ + rsbeq pc, r9, r8, ror #18 │ │ │ │ @ instruction: 0xfffff717 │ │ │ │ andeq r1, r0, r9, ror #8 │ │ │ │ - ldrdeq r3, [r6], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r3, r6, r6, ror #11 │ │ │ │ @ instruction: 0xfffffbb7 │ │ │ │ - strdeq r3, [r6], #-86 @ 0xffffffaa @ │ │ │ │ + strdeq r3, [r6], #-94 @ 0xffffffa2 @ │ │ │ │ @ instruction: 0xfffffc75 │ │ │ │ - rsbeq r3, r6, r4, lsr #12 │ │ │ │ + rsbeq r3, r6, ip, lsr #12 │ │ │ │ @ instruction: 0xfffffee3 │ │ │ │ - rsbeq r3, r6, r4, lsl r5 │ │ │ │ - rsbeq r1, r5, r6, ror #22 │ │ │ │ - strdeq r3, [r6], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r1, r5, r8, asr #22 │ │ │ │ + rsbeq r3, r6, ip, lsl r5 │ │ │ │ + rsbeq r1, r5, lr, ror #22 │ │ │ │ + strdeq r3, [r6], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r1, r5, r0, asr fp │ │ │ │ @ instruction: 0xfffffaed │ │ │ │ - rsbeq r6, r7, r8, lsl #12 │ │ │ │ - mlseq r6, r4, r5, r3 │ │ │ │ + rsbeq r6, r7, r0, lsl r6 │ │ │ │ + mlseq r6, ip, r5, r3 │ │ │ │ @ instruction: 0xfffff967 │ │ │ │ - rsbeq r9, r5, lr, asr sp │ │ │ │ - strhteq r9, [r6], #-164 @ 0xffffff5c │ │ │ │ - rsbeq r3, r6, lr, asr #10 │ │ │ │ - rsbeq r3, r6, r8, lsr #8 │ │ │ │ - rsbeq r1, r5, sl, ror sl │ │ │ │ - rsbeq r3, r6, sl, lsl #8 │ │ │ │ - rsbeq r1, r5, ip, asr sl │ │ │ │ + rsbeq r9, r5, r6, ror #26 │ │ │ │ + strhteq r9, [r6], #-172 @ 0xffffff54 │ │ │ │ + rsbeq r3, r6, r6, asr r5 │ │ │ │ + rsbeq r3, r6, r0, lsr r4 │ │ │ │ + rsbeq r1, r5, r2, lsl #21 │ │ │ │ + rsbeq r3, r6, r2, lsl r4 │ │ │ │ + rsbeq r1, r5, r4, ror #20 │ │ │ │ @ instruction: 0xfffff9d7 │ │ │ │ - rsbeq r5, r5, r2, lsl r7 │ │ │ │ - rsbeq r3, r6, r8, lsl #10 │ │ │ │ - rsbeq r3, r6, r6, ror #9 │ │ │ │ - rsbeq r3, r6, r2, lsr #7 │ │ │ │ - strdeq r1, [r5], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r5, r5, sl, lsl r7 │ │ │ │ + rsbeq r3, r6, r0, lsl r5 │ │ │ │ + rsbeq r3, r6, lr, ror #9 │ │ │ │ + rsbeq r3, r6, sl, lsr #7 │ │ │ │ + strdeq r1, [r5], #-156 @ 0xffffff64 @ │ │ │ │ @ instruction: 0xfffff93b │ │ │ │ - strhteq r3, [r6], #-72 @ 0xffffffb8 │ │ │ │ - strdeq r3, [r6], #-66 @ 0xffffffbe @ │ │ │ │ - strhteq r3, [r6], #-68 @ 0xffffffbc │ │ │ │ - rsbeq r3, r6, r0, asr #6 │ │ │ │ - mlseq r5, r2, r9, r1 │ │ │ │ + rsbeq r3, r6, r0, asr #9 │ │ │ │ + strdeq r3, [r6], #-74 @ 0xffffffb6 @ │ │ │ │ + strhteq r3, [r6], #-76 @ 0xffffffb4 │ │ │ │ + rsbeq r3, r6, r8, asr #6 │ │ │ │ + mlseq r5, sl, r9, r1 │ │ │ │ @ instruction: 0xfffff89d │ │ │ │ - rsbeq r3, r6, r2, lsr #9 │ │ │ │ - rsbeq r3, r6, ip, asr #9 │ │ │ │ - mlseq r6, lr, r4, r3 │ │ │ │ - ldrdeq r3, [r6], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r1, r5, r0, lsr r9 │ │ │ │ + rsbeq r3, r6, sl, lsr #9 │ │ │ │ + ldrdeq r3, [r6], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r3, r6, r6, lsr #9 │ │ │ │ + rsbeq r3, r6, r6, ror #5 │ │ │ │ + rsbeq r1, r5, r8, lsr r9 │ │ │ │ @ instruction: 0xfffff7fb │ │ │ │ - rsbeq r3, r6, sl, ror r4 │ │ │ │ - mlseq r6, ip, r4, r3 │ │ │ │ - rsbeq r3, r6, r6, ror r4 │ │ │ │ - rsbeq r3, r6, r8, ror r2 │ │ │ │ - rsbeq r1, r5, sl, asr #17 │ │ │ │ + rsbeq r3, r6, r2, lsl #9 │ │ │ │ + rsbeq r3, r6, r4, lsr #9 │ │ │ │ + rsbeq r3, r6, lr, ror r4 │ │ │ │ + rsbeq r3, r6, r0, lsl #5 │ │ │ │ + ldrdeq r1, [r5], #-130 @ 0xffffff7e @ │ │ │ │ @ instruction: 0xfffffb5f │ │ │ │ - rsbeq r3, r6, ip, asr r4 │ │ │ │ - mlseq r6, r2, r4, r3 │ │ │ │ - rsbeq r3, r6, r8, asr #8 │ │ │ │ - rsbeq r3, r6, r2, lsl r2 │ │ │ │ - rsbeq r1, r5, r4, ror #16 │ │ │ │ + rsbeq r3, r6, r4, ror #8 │ │ │ │ + mlseq r6, sl, r4, r3 │ │ │ │ + rsbeq r3, r6, r0, asr r4 │ │ │ │ + rsbeq r3, r6, sl, lsl r2 │ │ │ │ + rsbeq r1, r5, ip, ror #16 │ │ │ │ andeq r1, r0, r9, asr #1 │ │ │ │ @ instruction: 0xfffff5ed │ │ │ │ - rsbeq r3, r6, lr, lsr #8 │ │ │ │ - rsbeq r3, r6, sl, asr r4 │ │ │ │ - rsbeq r3, r6, sl, lsr #8 │ │ │ │ - rsbeq r3, r6, r4, lsr #3 │ │ │ │ - strdeq r1, [r5], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r3, r6, r6, lsr r4 │ │ │ │ + rsbeq r3, r6, r2, ror #8 │ │ │ │ + rsbeq r3, r6, r2, lsr r4 │ │ │ │ + rsbeq r3, r6, ip, lsr #3 │ │ │ │ + strdeq r1, [r5], #-126 @ 0xffffff82 @ │ │ │ │ @ instruction: 0xfffff54b │ │ │ │ - rsbeq r3, r6, r8, lsl r4 │ │ │ │ - rsbeq r3, r6, sl, lsl #8 │ │ │ │ - rsbeq r3, r6, ip, lsr r4 │ │ │ │ - rsbeq r3, r6, lr, lsr r1 │ │ │ │ - mlseq r5, r0, r7, r1 │ │ │ │ + rsbeq r3, r6, r0, lsr #8 │ │ │ │ + rsbeq r3, r6, r2, lsl r4 │ │ │ │ + rsbeq r3, r6, r4, asr #8 │ │ │ │ + rsbeq r3, r6, r6, asr #2 │ │ │ │ + mlseq r5, r8, r7, r1 │ │ │ │ @ instruction: 0xfffff495 │ │ │ │ - ldrdeq r3, [r6], #-54 @ 0xffffffca @ │ │ │ │ - strhteq r8, [sl], #-244 @ 0xffffff0c │ │ │ │ - ldrdeq r3, [r6], #-10 @ │ │ │ │ - rsbeq r1, r5, ip, lsr #14 │ │ │ │ + ldrdeq r3, [r6], #-62 @ 0xffffffc2 @ │ │ │ │ + strhteq r8, [sl], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r3, r6, r2, ror #1 │ │ │ │ + rsbeq r1, r5, r4, lsr r7 │ │ │ │ @ instruction: 0xfffff315 │ │ │ │ @ instruction: 0xfffff21b │ │ │ │ - rsbeq r3, r6, ip, ror #6 │ │ │ │ - ldrdeq r3, [r6], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r3, r6, sl, ror #6 │ │ │ │ - rsbeq r3, r6, r2, rrx │ │ │ │ - strhteq r1, [r5], #-100 @ 0xffffff9c │ │ │ │ + rsbeq r3, r6, r4, ror r3 │ │ │ │ + ldrdeq r3, [r6], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r3, r6, r2, ror r3 │ │ │ │ + rsbeq r3, r6, sl, rrx │ │ │ │ + strhteq r1, [r5], #-108 @ 0xffffff94 │ │ │ │ @ instruction: 0xfffff183 │ │ │ │ - rsbeq r3, sl, r2, lsr #29 │ │ │ │ - rsbeq r3, r6, sl, ror r3 │ │ │ │ - rsbeq r3, r6, r0 │ │ │ │ - rsbeq r1, r5, r2, asr r6 │ │ │ │ + rsbeq r3, sl, sl, lsr #29 │ │ │ │ + rsbeq r3, r6, r2, lsl #7 │ │ │ │ + rsbeq r3, r6, r8 │ │ │ │ + rsbeq r1, r5, sl, asr r6 │ │ │ │ @ instruction: 0xfffff0ed │ │ │ │ - rsbeq r3, r6, r8, lsr r3 │ │ │ │ - rsbeq ip, r7, r2, ror r6 │ │ │ │ - rsbeq r3, r6, r4, lsr r3 │ │ │ │ - mlseq r6, sl, pc, r2 @ │ │ │ │ - rsbeq r1, r5, ip, ror #11 │ │ │ │ + rsbeq r3, r6, r0, asr #6 │ │ │ │ + rsbeq ip, r7, sl, ror r6 │ │ │ │ + rsbeq r3, r6, ip, lsr r3 │ │ │ │ + rsbeq r2, r6, r2, lsr #31 │ │ │ │ + strdeq r1, [r5], #-84 @ 0xffffffac @ │ │ │ │ @ instruction: 0xfffff053 │ │ │ │ - rsbeq r3, r6, r2, lsl #6 │ │ │ │ - rsbeq r3, r6, ip, lsl r3 │ │ │ │ - strdeq r3, [r6], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r2, r6, r4, lsr pc │ │ │ │ - rsbeq r1, r5, r6, lsl #11 │ │ │ │ + rsbeq r3, r6, sl, lsl #6 │ │ │ │ + rsbeq r3, r6, r4, lsr #6 │ │ │ │ + rsbeq r3, r6, r6, lsl #6 │ │ │ │ + rsbeq r2, r6, ip, lsr pc │ │ │ │ + rsbeq r1, r5, lr, lsl #11 │ │ │ │ @ instruction: 0xfffff7c5 │ │ │ │ - rsbeq fp, r7, r4, lsr r4 │ │ │ │ - strdeq r3, [r6], #-42 @ 0xffffffd6 @ │ │ │ │ - strhteq r3, [r6], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq r2, r6, lr, asr #29 │ │ │ │ - rsbeq r1, r5, r0, lsr #10 │ │ │ │ + rsbeq fp, r7, ip, lsr r4 │ │ │ │ + rsbeq r3, r6, r2, lsl #6 │ │ │ │ + rsbeq r3, r6, r4, asr #5 │ │ │ │ + ldrdeq r2, [r6], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r1, r5, r8, lsr #10 │ │ │ │ @ instruction: 0xffffef53 │ │ │ │ - rsbeq r3, r6, r2, lsr #5 │ │ │ │ - rsbeq r3, r6, r0, ror #5 │ │ │ │ - mlseq r6, lr, r2, r3 │ │ │ │ - rsbeq r2, r6, r8, ror #28 │ │ │ │ - strhteq r1, [r5], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq r3, r6, sl, lsr #5 │ │ │ │ + rsbeq r3, r6, r8, ror #5 │ │ │ │ + rsbeq r3, r6, r6, lsr #5 │ │ │ │ + rsbeq r2, r6, r0, ror lr │ │ │ │ + rsbeq r1, r5, r2, asr #9 │ │ │ │ @ instruction: 0xffffeebb │ │ │ │ - mlseq r6, ip, r2, r3 │ │ │ │ - rsbeq r7, r9, r2, ror r2 │ │ │ │ - rsbeq r2, r6, sl, lsl #28 │ │ │ │ - rsbeq r1, r5, ip, asr r4 │ │ │ │ + rsbeq r3, r6, r4, lsr #5 │ │ │ │ + rsbeq r7, r9, sl, ror r2 │ │ │ │ + rsbeq r2, r6, r2, lsl lr │ │ │ │ + rsbeq r1, r5, r4, ror #8 │ │ │ │ andeq r0, r0, r1, asr #25 │ │ │ │ @ instruction: 0xffffee29 │ │ │ │ - strdeq r9, [r4], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq pc, r8, ip, ror #27 │ │ │ │ - rsbeq r3, r6, r0, asr #4 │ │ │ │ - mlseq r6, ip, sp, r2 │ │ │ │ - rsbeq r1, r5, lr, ror #7 │ │ │ │ + strdeq r9, [r4], #-156 @ 0xffffff64 @ │ │ │ │ + strdeq pc, [r8], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r3, r6, r8, asr #4 │ │ │ │ + rsbeq r2, r6, r4, lsr #27 │ │ │ │ + strdeq r1, [r5], #-54 @ 0xffffffca @ │ │ │ │ @ instruction: 0xffffed83 │ │ │ │ - rsbeq r3, r6, lr, lsl r2 │ │ │ │ - rsbeq r3, r6, r0, asr r2 │ │ │ │ - rsbeq r3, r6, sl, lsl r2 │ │ │ │ - rsbeq r2, r6, r4, lsr sp │ │ │ │ - rsbeq r1, r5, r6, lsl #7 │ │ │ │ + rsbeq r3, r6, r6, lsr #4 │ │ │ │ + rsbeq r3, r6, r8, asr r2 │ │ │ │ + rsbeq r3, r6, r2, lsr #4 │ │ │ │ + rsbeq r2, r6, ip, lsr sp │ │ │ │ + rsbeq r1, r5, lr, lsl #7 │ │ │ │ @ instruction: 0xffffece7 │ │ │ │ - strdeq r3, [r6], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r3, r6, r4, lsr #4 │ │ │ │ - strdeq r3, [r6], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r2, r6, ip, asr #25 │ │ │ │ - rsbeq r1, r5, lr, lsl r3 │ │ │ │ + rsbeq r3, r6, r2, lsl #4 │ │ │ │ + rsbeq r3, r6, ip, lsr #4 │ │ │ │ + strdeq r3, [r6], #-30 @ 0xffffffe2 @ │ │ │ │ + ldrdeq r2, [r6], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r1, r5, r6, lsr #6 │ │ │ │ @ instruction: 0xffffec4b │ │ │ │ - rsbeq sl, r8, lr, lsl #30 │ │ │ │ - rsbeq r3, r6, r8, ror #3 │ │ │ │ - strhteq r3, [r6], #-30 @ 0xffffffe2 │ │ │ │ - rsbeq r2, r6, r4, ror #24 │ │ │ │ - strhteq r1, [r5], #-38 @ 0xffffffda │ │ │ │ + rsbeq sl, r8, r6, lsl pc │ │ │ │ + strdeq r3, [r6], #-16 @ │ │ │ │ + rsbeq r3, r6, r6, asr #3 │ │ │ │ + rsbeq r2, r6, ip, ror #24 │ │ │ │ + strhteq r1, [r5], #-46 @ 0xffffffd2 │ │ │ │ @ instruction: 0xffffebb3 │ │ │ │ - strhteq ip, [r8], #-54 @ 0xffffffca │ │ │ │ - rsbeq r3, r6, r0, lsl #3 │ │ │ │ - rsbeq r2, r6, r0, lsl #24 │ │ │ │ - rsbeq r1, r5, r2, asr r2 │ │ │ │ + strhteq ip, [r8], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq r3, r6, r8, lsl #3 │ │ │ │ + rsbeq r2, r6, r8, lsl #24 │ │ │ │ + rsbeq r1, r5, sl, asr r2 │ │ │ │ @ instruction: 0xffffeb1d │ │ │ │ - rsbeq r4, r7, sl, lsr #4 │ │ │ │ - rsbeq r3, r6, ip, lsl #3 │ │ │ │ - rsbeq r3, r6, sl, asr #2 │ │ │ │ - mlseq r6, sl, fp, r2 │ │ │ │ - rsbeq r1, r5, ip, ror #3 │ │ │ │ - @ instruction: 0xffffea7d │ │ │ │ - rsbeq sp, r8, r4, lsl #26 │ │ │ │ + rsbeq r4, r7, r2, lsr r2 │ │ │ │ + mlseq r6, r4, r1, r3 │ │ │ │ rsbeq r3, r6, r2, asr r1 │ │ │ │ - rsbeq r3, r6, r8, lsr #2 │ │ │ │ - rsbeq r2, r6, r2, lsr fp │ │ │ │ - rsbeq r1, r5, r4, lsl #3 │ │ │ │ + rsbeq r2, r6, r2, lsr #23 │ │ │ │ + strdeq r1, [r5], #-20 @ 0xffffffec @ │ │ │ │ + @ instruction: 0xffffea7d │ │ │ │ + rsbeq sp, r8, ip, lsl #26 │ │ │ │ + rsbeq r3, r6, sl, asr r1 │ │ │ │ + rsbeq r3, r6, r0, lsr r1 │ │ │ │ + rsbeq r2, r6, sl, lsr fp │ │ │ │ + rsbeq r1, r5, ip, lsl #3 │ │ │ │ @ instruction: 0xffffe9cd │ │ │ │ - strdeq r3, [r6], #-12 @ │ │ │ │ - rsbeq r3, r6, r6, lsr r1 │ │ │ │ - strdeq r3, [r6], #-8 @ │ │ │ │ - rsbeq r2, r6, sl, asr #21 │ │ │ │ - rsbeq r1, r5, ip, lsl r1 │ │ │ │ + rsbeq r3, r6, r4, lsl #2 │ │ │ │ + rsbeq r3, r6, lr, lsr r1 │ │ │ │ + rsbeq r3, r6, r0, lsl #2 │ │ │ │ + ldrdeq r2, [r6], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r1, r5, r4, lsr #2 │ │ │ │ @ instruction: 0xffffe927 │ │ │ │ - rsbeq r3, r6, r4, lsl r1 │ │ │ │ - ldrdeq r3, [r6], #-8 @ │ │ │ │ - ldrdeq r3, [r6], #-12 @ │ │ │ │ - rsbeq r2, r6, r2, ror #20 │ │ │ │ - strhteq r1, [r5], #-4 │ │ │ │ + rsbeq r3, r6, ip, lsl r1 │ │ │ │ + rsbeq r3, r6, r0, ror #1 │ │ │ │ + rsbeq r3, r6, r4, ror #1 │ │ │ │ + rsbeq r2, r6, sl, ror #20 │ │ │ │ + strhteq r1, [r5], #-12 │ │ │ │ @ instruction: 0xffffe841 │ │ │ │ - strhteq r3, [r6], #-8 │ │ │ │ - strhteq r3, [r6], #-14 │ │ │ │ - strdeq r2, [r6], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r1, r5, r0, asr r0 │ │ │ │ + rsbeq r3, r6, r0, asr #1 │ │ │ │ + rsbeq r3, r6, r6, asr #1 │ │ │ │ + rsbeq r2, r6, r6, lsl #20 │ │ │ │ + rsbeq r1, r5, r8, asr r0 │ │ │ │ @ instruction: 0xfffff205 │ │ │ │ - rsbeq r3, r6, sl, ror r0 │ │ │ │ + rsbeq r3, r6, r2, lsl #1 │ │ │ │ muleq r0, sp, r8 │ │ │ │ - rsbeq r3, r6, r4, ror r0 │ │ │ │ - rsbeq r2, r6, lr, lsl #19 │ │ │ │ - rsbeq r0, r5, r0, ror #31 │ │ │ │ + rsbeq r3, r6, ip, ror r0 │ │ │ │ + mlseq r6, r6, r9, r2 │ │ │ │ + rsbeq r0, r5, r8, ror #31 │ │ │ │ @ instruction: 0xffffe6b5 │ │ │ │ - rsbeq r3, r6, r8, lsr r0 │ │ │ │ - rsbeq r3, r6, ip, lsr r0 │ │ │ │ - rsbeq r2, r6, sl, lsr #18 │ │ │ │ - rsbeq r0, r5, ip, ror pc │ │ │ │ + rsbeq r3, r6, r0, asr #32 │ │ │ │ + rsbeq r3, r6, r4, asr #32 │ │ │ │ + rsbeq r2, r6, r2, lsr r9 │ │ │ │ + rsbeq r0, r5, r4, lsl #31 │ │ │ │ @ instruction: 0xffffe5f9 │ │ │ │ - rsbeq r2, sl, r0, lsl #25 │ │ │ │ - strdeq r2, [r6], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r2, r6, lr, asr #17 │ │ │ │ - rsbeq r0, r5, r2, lsr #30 │ │ │ │ + rsbeq r2, sl, r8, lsl #25 │ │ │ │ + rsbeq r3, r6, r2 │ │ │ │ + ldrdeq r2, [r6], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r0, r5, sl, lsr #30 │ │ │ │ @ instruction: 0xffffe543 │ │ │ │ - rsbeq r2, r6, r4, ror #31 │ │ │ │ - rsbeq r2, r6, sl, ror #31 │ │ │ │ - rsbeq r2, r6, r6, ror r8 │ │ │ │ - rsbeq r0, r5, sl, asr #29 │ │ │ │ - rsbeq r0, r9, r4, ror r2 │ │ │ │ - rsbeq r2, r6, r8, asr #31 │ │ │ │ + rsbeq r2, r6, ip, ror #31 │ │ │ │ + strdeq r2, [r6], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r2, r6, lr, ror r8 │ │ │ │ + ldrdeq r0, [r5], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r0, r9, ip, ror r2 │ │ │ │ + ldrdeq r2, [r6], #-240 @ 0xffffff10 @ │ │ │ │ @ instruction: 0xffffe3a7 │ │ │ │ - rsbeq r2, r6, r2, lsl r8 │ │ │ │ - rsbeq r0, r5, r6, ror #28 │ │ │ │ + rsbeq r2, r6, sl, lsl r8 │ │ │ │ + rsbeq r0, r5, lr, ror #28 │ │ │ │ stmibmi r2, {r1, r2, r3, r8, r9, sp}^ │ │ │ │ movwpl lr, #35277 @ 0x89cd │ │ │ │ ldrbtmi r4, [r9], #-3009 @ 0xfffff43f │ │ │ │ strmi r4, [sl], r1, asr #21 │ │ │ │ movwls r4, #29819 @ 0x747b │ │ │ │ tstpvc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ vst2.8 {d25-d28}, [pc], fp │ │ │ │ @@ -404031,57 +404031,57 @@ │ │ │ │ cmnpvs r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b2f67a │ │ │ │ strtmi r4, [r1], -sp, lsr #16 │ │ │ │ @ instruction: 0xf67a4478 │ │ │ │ @ instruction: 0xf7fefa6d │ │ │ │ svclt 0x0000be05 │ │ │ │ - strdeq r2, [r6], #-198 @ 0xffffff3a @ │ │ │ │ + strdeq r2, [r6], #-206 @ 0xffffff32 @ │ │ │ │ @ instruction: 0xffffe0ed │ │ │ │ - rsbeq r2, r6, r4, asr ip │ │ │ │ - mlseq r6, r0, r4, r2 │ │ │ │ - rsbeq r0, r5, r4, ror #21 │ │ │ │ + rsbeq r2, r6, ip, asr ip │ │ │ │ + mlseq r6, r8, r4, r2 │ │ │ │ + rsbeq r0, r5, ip, ror #21 │ │ │ │ @ instruction: 0xffffdf0d │ │ │ │ - rsbeq r2, r6, sl, asr #24 │ │ │ │ - rsbeq r2, r6, r0, lsl ip │ │ │ │ - rsbeq r2, r6, r6, lsr r4 │ │ │ │ - rsbeq r0, r5, sl, lsl #21 │ │ │ │ + rsbeq r2, r6, r2, asr ip │ │ │ │ + rsbeq r2, r6, r8, lsl ip │ │ │ │ + rsbeq r2, r6, lr, lsr r4 │ │ │ │ + mlseq r5, r2, sl, r0 │ │ │ │ @ instruction: 0xffffde49 │ │ │ │ - rsbeq r2, r6, lr, lsl ip │ │ │ │ - rsbeq r2, r6, r8, ror #23 │ │ │ │ - ldrdeq r2, [r6], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r0, r5, r4, lsr #20 │ │ │ │ + rsbeq r2, r6, r6, lsr #24 │ │ │ │ + strdeq r2, [r6], #-176 @ 0xffffff50 @ │ │ │ │ + ldrdeq r2, [r6], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r0, r5, ip, lsr #20 │ │ │ │ @ instruction: 0xffffdd7d │ │ │ │ - ldrdeq r2, [r6], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r2, r6, r0, asr #23 │ │ │ │ - rsbeq r2, r6, ip, ror #6 │ │ │ │ - rsbeq r0, r5, r0, asr #19 │ │ │ │ + ldrdeq r2, [r6], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r2, r6, r8, asr #23 │ │ │ │ + rsbeq r2, r6, r4, ror r3 │ │ │ │ + rsbeq r0, r5, r8, asr #19 │ │ │ │ @ instruction: 0xffffdc95 │ │ │ │ - rsbeq ip, r6, lr, lsl #15 │ │ │ │ - rsbeq r2, r6, r8, lsl #23 │ │ │ │ - rsbeq r2, r6, r2, lsl r3 │ │ │ │ - rsbeq r0, r5, r6, ror #18 │ │ │ │ + mlseq r6, r6, r7, ip │ │ │ │ + mlseq r6, r0, fp, r2 │ │ │ │ + rsbeq r2, r6, sl, lsl r3 │ │ │ │ + rsbeq r0, r5, lr, ror #18 │ │ │ │ @ instruction: 0xffffdbaf │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ - strhteq r2, [r6], #-184 @ 0xffffff48 │ │ │ │ - rsbeq ip, r6, r0, lsr #14 │ │ │ │ - rsbeq r2, r6, ip, asr fp │ │ │ │ - rsbeq r2, r6, r8, lsr #5 │ │ │ │ - strdeq r0, [r5], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r2, r6, r0, asr #23 │ │ │ │ + rsbeq ip, r6, r8, lsr #14 │ │ │ │ + rsbeq r2, r6, r4, ror #22 │ │ │ │ + strhteq r2, [r6], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq r0, r5, r4, lsl #18 │ │ │ │ @ instruction: 0xffffd9f3 │ │ │ │ - rsbeq r2, r6, lr, asr fp │ │ │ │ - rsbeq r2, r6, r2, asr fp │ │ │ │ - rsbeq r2, r6, ip, lsl #23 │ │ │ │ - rsbeq r2, r6, r0, asr #4 │ │ │ │ - mlseq r5, r4, r8, r0 │ │ │ │ + rsbeq r2, r6, r6, ror #22 │ │ │ │ + rsbeq r2, r6, sl, asr fp │ │ │ │ + mlseq r6, r4, fp, r2 │ │ │ │ + rsbeq r2, r6, r8, asr #4 │ │ │ │ + mlseq r5, ip, r8, r0 │ │ │ │ @ instruction: 0xffffd95f │ │ │ │ - rsbeq r2, r6, r6, asr #22 │ │ │ │ - rsbeq r2, r6, r8, asr #22 │ │ │ │ - rsbeq r2, r6, r8, ror #3 │ │ │ │ - rsbeq r0, r5, ip, lsr r8 │ │ │ │ + rsbeq r2, r6, lr, asr #22 │ │ │ │ + rsbeq r2, r6, r0, asr fp │ │ │ │ + strdeq r2, [r6], #-16 @ │ │ │ │ + rsbeq r0, r5, r4, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf4d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ stc2 2, cr15, [r4, #508]! @ 0x1fc │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -404095,16 +404095,16 @@ │ │ │ │ bicvc pc, pc, pc, asr #8 │ │ │ │ ldrbtmi r4, [r8], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf67a300c │ │ │ │ stmdami r4, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9ecf67a │ │ │ │ strb r9, [r7, r1, lsl #22]! │ │ │ │ - rsbeq r2, r6, r6, ror #1 │ │ │ │ - rsbeq r0, r5, sl, lsr r7 │ │ │ │ + rsbeq r2, r6, lr, ror #1 │ │ │ │ + rsbeq r0, r5, r2, asr #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 559074 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ ldrmi fp, [ip], -r9, lsl #1 │ │ │ │ @@ -404370,16 +404370,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff0cf679 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6794478 │ │ │ │ blls 21df0c │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r2, r6, r0, lsl #12 │ │ │ │ - strdeq r0, [r5], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r2, r6, r8, lsl #12 │ │ │ │ + strdeq r0, [r5], #-40 @ 0xffffffd8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf5208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vaddw.s8 , q6, d1 │ │ │ │ bls 21d128 │ │ │ │ @@ -404392,16 +404392,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf679300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff9af679 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r2, r6, r6, lsr #11 │ │ │ │ - mlseq r5, r6, r2, r0 │ │ │ │ + rsbeq r2, r6, lr, lsr #11 │ │ │ │ + mlseq r5, lr, r2, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf5260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 721fe8 │ │ │ │ blmi 74a280 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -404422,15 +404422,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ bl ffcdba8c │ │ │ │ rsbseq r0, r0, lr, lsl #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, r6, r0, ror r5 │ │ │ │ + rsbeq r2, r6, r8, ror r5 │ │ │ │ rsbseq r0, r0, r6, asr r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [lr], -r9, lsl #1 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -404466,16 +404466,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 2, pc, cr12, cr9, {3} @ │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf6794478 │ │ │ │ strtmi pc, [r0], -r7, lsl #30 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - rsbeq r2, r6, r0, lsl #9 │ │ │ │ - rsbeq r0, r5, r0, ror r1 │ │ │ │ + rsbeq r2, r6, r8, lsl #9 │ │ │ │ + rsbeq r0, r5, r8, ror r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf5388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe1e2070 │ │ │ │ blmi fe20a3c8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -404602,38 +404602,38 @@ │ │ │ │ svccc 0x00c33333 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbseq r0, r0, r6, ror #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, r6, r2, asr r4 │ │ │ │ + rsbeq r2, r6, sl, asr r4 │ │ │ │ @ instruction: 0xffffff0b │ │ │ │ - mlseq r6, r0, r4, r2 │ │ │ │ - rsbeq r2, r6, lr, lsr r4 │ │ │ │ + mlseq r6, r8, r4, r2 │ │ │ │ + rsbeq r2, r6, r6, asr #8 │ │ │ │ andeq r0, r0, pc, ror #3 │ │ │ │ - rsbeq r2, r6, r0, asr #7 │ │ │ │ - strhteq r0, [r5], #-0 │ │ │ │ + rsbeq r2, r6, r8, asr #7 │ │ │ │ + strhteq r0, [r5], #-8 │ │ │ │ rsbseq r0, r0, sl, asr #15 │ │ │ │ - rsbeq r2, r6, ip, lsl #7 │ │ │ │ - rsbeq r0, r5, ip, ror r0 │ │ │ │ + mlseq r6, r4, r3, r2 │ │ │ │ + rsbeq r0, r5, r4, lsl #1 │ │ │ │ @ instruction: 0xfffffdeb │ │ │ │ @ instruction: 0xfffffd81 │ │ │ │ - rsbeq r2, r6, lr, asr #6 │ │ │ │ - rsbeq r0, r5, lr, lsr r0 │ │ │ │ - rsbeq r2, r6, r4, lsr r3 │ │ │ │ - rsbeq r0, r5, r4, lsr #32 │ │ │ │ + rsbeq r2, r6, r6, asr r3 │ │ │ │ + rsbeq r0, r5, r6, asr #32 │ │ │ │ + rsbeq r2, r6, ip, lsr r3 │ │ │ │ + rsbeq r0, r5, ip, lsr #32 │ │ │ │ @ instruction: 0xfffffce3 │ │ │ │ @ instruction: 0xfffff8cd │ │ │ │ - strhteq r2, [r6], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq pc, r4, sl, lsr #31 │ │ │ │ - rsbeq r2, r6, r0, lsr #5 │ │ │ │ - mlseq r4, r0, pc, pc @ │ │ │ │ - rsbeq r2, r6, r2, lsl #5 │ │ │ │ - rsbeq pc, r4, r0, ror pc @ │ │ │ │ + rsbeq r2, r6, r2, asr #5 │ │ │ │ + strhteq pc, [r4], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r2, r6, r8, lsr #5 │ │ │ │ + mlseq r4, r8, pc, pc @ │ │ │ │ + rsbeq r2, r6, sl, lsl #5 │ │ │ │ + rsbeq pc, r4, r8, ror pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf5604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr8, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -404642,16 +404642,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf679300c │ │ │ │ stmdami r5, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 6, cr15, [r4, #484]! @ 0x1e4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - strhteq r2, [r6], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq pc, r4, sl, lsr #29 │ │ │ │ + rsbeq r2, r6, r2, asr #3 │ │ │ │ + strhteq pc, [r4], #-226 @ 0xffffff1e @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf564c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ blx a5ae8c │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -404664,16 +404664,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [lr], #484 @ 0x1e4 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6794478 │ │ │ │ blls 21da70 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r2, r6, r0, lsl #4 │ │ │ │ - rsbeq pc, r4, r4, asr lr @ │ │ │ │ + rsbeq r2, r6, r8, lsl #4 │ │ │ │ + rsbeq pc, r4, ip, asr lr @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf56a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vsubhn.i16 d4, q6, q7 │ │ │ │ stmvs r3, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @@ -404703,17 +404703,17 @@ │ │ │ │ streq pc, [sp], #-256 @ 0xffffff00 │ │ │ │ vrsubhn.i32 d4, q4, q12 │ │ │ │ stmdbls r3, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r1, [r8], -r2, lsr #16 │ │ │ │ ldc2 3, cr15, [r4], #620 @ 0x26c │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq r2, r6, r6, asr #3 │ │ │ │ - rsbeq r2, r6, r6, lsl #3 │ │ │ │ - ldrdeq pc, [r4], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r2, r6, lr, asr #3 │ │ │ │ + rsbeq r2, r6, lr, lsl #3 │ │ │ │ + rsbeq pc, r4, r2, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf5744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 9224cc │ │ │ │ blmi 94a764 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -404742,16 +404742,16 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf673bd30 │ │ │ │ svclt 0x0000e96c │ │ │ │ rsbseq r0, r0, sl, lsr #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, r6, ip, lsl r1 │ │ │ │ - rsbeq r2, r6, r6, lsl #2 │ │ │ │ + rsbeq r2, r6, r4, lsr #2 │ │ │ │ + rsbeq r2, r6, lr, lsl #2 │ │ │ │ rsbseq r0, r0, r4, asr r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed011ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0fd8 │ │ │ │ ldrmi fp, [r1], -r3, lsl #1 │ │ │ │ @@ -404850,16 +404850,16 @@ │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ vqdmlsl.s q3, d11, d0 │ │ │ │ ubfx pc, r3, #21, #6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r2, r6, ip, lsr #32 │ │ │ │ - rsbeq r2, r6, r6, rrx │ │ │ │ + rsbeq r2, r6, r4, lsr r0 │ │ │ │ + rsbeq r2, r6, lr, rrx │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 259c44 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x2720f8df │ │ │ │ @ instruction: 0xf8df461c │ │ │ │ @@ -404948,15 +404948,15 @@ │ │ │ │ vldr d5, [r5] │ │ │ │ ldmib sp, {r1, r3, r8, r9, fp, sp, lr}^ │ │ │ │ cdp 1, 3, cr0, cr8, cr8, {0} │ │ │ │ andls r7, sp, #5120 @ 0x1400 │ │ │ │ blpl 459f30 │ │ │ │ blvc 35a19c >::_M_default_append(unsigned int)@@Base+0xd4898> │ │ │ │ blvc 3d9f38 │ │ │ │ - b 85c2d4 │ │ │ │ + b 85c2d4 │ │ │ │ blpl 459f80 │ │ │ │ bleq 759a14 │ │ │ │ blvc 3d9f88 │ │ │ │ ldrdeq lr, [r6, -sp] │ │ │ │ blvs 31a1f4 >::_M_default_append(unsigned int)@@Base+0x948f0> │ │ │ │ blpl 35a33c >::_M_default_append(unsigned int)@@Base+0xd4a38> │ │ │ │ blpl 359f58 >::_M_default_append(unsigned int)@@Base+0xd4654> │ │ │ │ @@ -405316,42 +405316,42 @@ │ │ │ │ svccc 0x001a36e2 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbseq r0, r0, r8, asr r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbseq r0, r0, r6, lsr #4 │ │ │ │ - rsbeq r1, r6, sl, lsr #26 │ │ │ │ - rsbeq r1, r6, ip, lsr #25 │ │ │ │ - strdeq pc, [r4], #-142 @ 0xffffff72 @ │ │ │ │ - mlseq r6, r0, ip, r1 │ │ │ │ - rsbeq pc, r4, r2, ror #17 │ │ │ │ - rsbeq r1, r6, r0, lsl #25 │ │ │ │ - rsbeq r1, r6, r0, ror #24 │ │ │ │ - rsbeq r1, r6, sl, lsr #23 │ │ │ │ - strdeq pc, [r4], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r1, r6, r8, lsl #23 │ │ │ │ - ldrdeq pc, [r4], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r1, r6, r2, ror #22 │ │ │ │ - strhteq pc, [r4], #-116 @ 0xffffff8c @ │ │ │ │ - strhteq r1, [r6], #-162 @ 0xffffff5e │ │ │ │ - rsbeq r1, r6, r2, asr sl │ │ │ │ - rsbeq pc, r4, r6, lsr #13 │ │ │ │ - rsbeq r1, r6, sl, lsl sl │ │ │ │ - rsbeq r1, r6, r8, ror sl │ │ │ │ - rsbeq r1, r6, r8, lsl sl │ │ │ │ - rsbeq r1, r6, lr, lsl #18 │ │ │ │ - rsbeq pc, r4, r0, ror #10 │ │ │ │ - strdeq r1, [r6], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r1, r6, r2, lsr r8 │ │ │ │ - rsbeq pc, r4, r4, lsl #9 │ │ │ │ - rsbeq r1, r6, r4, lsl r8 │ │ │ │ - rsbeq pc, r4, r6, ror #8 │ │ │ │ - strdeq r1, [r6], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq pc, r4, r8, asr #8 │ │ │ │ + rsbeq r1, r6, r2, lsr sp │ │ │ │ + strhteq r1, [r6], #-196 @ 0xffffff3c │ │ │ │ + rsbeq pc, r4, r6, lsl #18 │ │ │ │ + mlseq r6, r8, ip, r1 │ │ │ │ + rsbeq pc, r4, sl, ror #17 │ │ │ │ + rsbeq r1, r6, r8, lsl #25 │ │ │ │ + rsbeq r1, r6, r8, ror #24 │ │ │ │ + strhteq r1, [r6], #-178 @ 0xffffff4e │ │ │ │ + rsbeq pc, r4, r2, lsl #16 │ │ │ │ + mlseq r6, r0, fp, r1 │ │ │ │ + rsbeq pc, r4, r2, ror #15 │ │ │ │ + rsbeq r1, r6, sl, ror #22 │ │ │ │ + strhteq pc, [r4], #-124 @ 0xffffff84 @ │ │ │ │ + strhteq r1, [r6], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r1, r6, sl, asr sl │ │ │ │ + rsbeq pc, r4, lr, lsr #13 │ │ │ │ + rsbeq r1, r6, r2, lsr #20 │ │ │ │ + rsbeq r1, r6, r0, lsl #21 │ │ │ │ + rsbeq r1, r6, r0, lsr #20 │ │ │ │ + rsbeq r1, r6, r6, lsl r9 │ │ │ │ + rsbeq pc, r4, r8, ror #10 │ │ │ │ + rsbeq r1, r6, r2, lsl #18 │ │ │ │ + rsbeq r1, r6, sl, lsr r8 │ │ │ │ + rsbeq pc, r4, ip, lsl #9 │ │ │ │ + rsbeq r1, r6, ip, lsl r8 │ │ │ │ + rsbeq pc, r4, lr, ror #8 │ │ │ │ + strdeq r1, [r6], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq pc, r4, r0, asr r4 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ @ instruction: 0x46063410 │ │ │ │ @@ -405610,71 +405610,71 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0xffc00000 │ │ │ │ ldrshmi pc, [pc, #255] @ 19f453 @ │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00c33333 │ │ │ │ rsbeq pc, pc, r8, lsr #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, r6, ip, lsr r7 │ │ │ │ + rsbeq r1, r6, r4, asr #14 │ │ │ │ @ instruction: 0xfffff7dd │ │ │ │ - mlseq r6, r0, r7, r1 │ │ │ │ - rsbeq r1, r6, lr, lsr r7 │ │ │ │ - mlseq r6, r6, r6, r1 │ │ │ │ - rsbeq pc, r4, sl, ror #5 │ │ │ │ + mlseq r6, r8, r7, r1 │ │ │ │ + rsbeq r1, r6, r6, asr #14 │ │ │ │ + mlseq r6, lr, r6, r1 │ │ │ │ + strdeq pc, [r4], #-34 @ 0xffffffde @ │ │ │ │ rsbeq pc, pc, r4, lsl #20 │ │ │ │ - rsbeq r1, r6, r0, ror #12 │ │ │ │ - strhteq pc, [r4], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r1, r6, r8, ror #12 │ │ │ │ + strhteq pc, [r4], #-44 @ 0xffffffd4 @ │ │ │ │ andeq r0, r0, r1, lsl #8 │ │ │ │ @ instruction: 0xfffff4e3 │ │ │ │ - rsbeq r1, r6, r0, lsl r6 │ │ │ │ - rsbeq pc, r4, r4, ror #4 │ │ │ │ - strdeq r1, [r6], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq pc, r4, sl, asr #4 │ │ │ │ + rsbeq r1, r6, r8, lsl r6 │ │ │ │ + rsbeq pc, r4, ip, ror #4 │ │ │ │ + strdeq r1, [r6], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq pc, r4, r2, asr r2 @ │ │ │ │ @ instruction: 0xfffff3fd │ │ │ │ @ instruction: 0xfffff393 │ │ │ │ - strhteq r1, [r6], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq pc, r4, ip, lsl #4 │ │ │ │ - mlseq r6, lr, r5, r1 │ │ │ │ - strdeq pc, [r4], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r1, r6, ip, ror #12 │ │ │ │ - rsbeq r1, r6, sl, asr #13 │ │ │ │ - rsbeq r1, r6, sl, asr r5 │ │ │ │ - rsbeq pc, r4, lr, lsr #3 │ │ │ │ - rsbeq r1, r6, sl, ror r7 │ │ │ │ - rsbeq r1, r6, r8, lsr #13 │ │ │ │ - rsbeq r1, r6, r4, asr #14 │ │ │ │ - rsbeq r1, r6, r8, lsl r5 │ │ │ │ - rsbeq pc, r4, ip, ror #2 │ │ │ │ - strdeq r1, [r6], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq pc, r4, ip, asr #2 │ │ │ │ - mlseq r6, r4, r7, r1 │ │ │ │ - rsbeq r1, r6, r2, lsl r7 │ │ │ │ - rsbeq r1, r6, lr, asr r7 │ │ │ │ - strhteq r1, [r6], #-70 @ 0xffffffba │ │ │ │ - rsbeq pc, r4, sl, lsl #2 │ │ │ │ - rsbeq r1, r6, lr, asr #14 │ │ │ │ - rsbeq r1, r6, sl, lsl #15 │ │ │ │ - rsbeq r1, r6, r8, ror r4 │ │ │ │ - rsbeq pc, r4, ip, asr #1 │ │ │ │ - rsbeq r1, r6, r6, lsl #15 │ │ │ │ - ldrdeq r1, [r6], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r1, r6, r4, lsr r4 │ │ │ │ - rsbeq pc, r4, r8, lsl #1 │ │ │ │ - rsbeq r1, r6, sl, asr #15 │ │ │ │ - rsbeq r1, r6, ip, lsl #16 │ │ │ │ - strdeq r1, [r6], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq pc, r4, r4, asr #32 │ │ │ │ - ldrdeq r1, [r6], #-120 @ 0xffffff88 @ │ │ │ │ - strdeq r1, [r6], #-124 @ 0xffffff84 @ │ │ │ │ - mlseq r6, r8, r3, r1 │ │ │ │ - rsbeq lr, r4, ip, ror #31 │ │ │ │ - rsbeq r1, r6, lr, ror #15 │ │ │ │ - rsbeq r1, r6, r8, asr #16 │ │ │ │ - rsbeq r1, r6, r2, asr r3 │ │ │ │ - rsbeq lr, r4, r6, lsr #31 │ │ │ │ + rsbeq r1, r6, r0, asr #11 │ │ │ │ + rsbeq pc, r4, r4, lsl r2 @ │ │ │ │ + rsbeq r1, r6, r6, lsr #11 │ │ │ │ + strdeq pc, [r4], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r1, r6, r4, ror r6 │ │ │ │ + ldrdeq r1, [r6], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r1, r6, r2, ror #10 │ │ │ │ + strhteq pc, [r4], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq r1, r6, r2, lsl #15 │ │ │ │ + strhteq r1, [r6], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq r1, r6, ip, asr #14 │ │ │ │ + rsbeq r1, r6, r0, lsr #10 │ │ │ │ + rsbeq pc, r4, r4, ror r1 @ │ │ │ │ + rsbeq r1, r6, r2, lsl #10 │ │ │ │ + rsbeq pc, r4, r4, asr r1 @ │ │ │ │ + mlseq r6, ip, r7, r1 │ │ │ │ + rsbeq r1, r6, sl, lsl r7 │ │ │ │ + rsbeq r1, r6, r6, ror #14 │ │ │ │ + strhteq r1, [r6], #-78 @ 0xffffffb2 │ │ │ │ + rsbeq pc, r4, r2, lsl r1 @ │ │ │ │ + rsbeq r1, r6, r6, asr r7 │ │ │ │ + mlseq r6, r2, r7, r1 │ │ │ │ + rsbeq r1, r6, r0, lsl #9 │ │ │ │ + ldrdeq pc, [r4], #-4 @ │ │ │ │ + rsbeq r1, r6, lr, lsl #15 │ │ │ │ + ldrdeq r1, [r6], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r1, r6, ip, lsr r4 │ │ │ │ + mlseq r4, r0, r0, pc @ │ │ │ │ + ldrdeq r1, [r6], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r1, r6, r4, lsl r8 │ │ │ │ + strdeq r1, [r6], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq pc, r4, ip, asr #32 │ │ │ │ + rsbeq r1, r6, r0, ror #15 │ │ │ │ + rsbeq r1, r6, r4, lsl #16 │ │ │ │ + rsbeq r1, r6, r0, lsr #7 │ │ │ │ + strdeq lr, [r4], #-244 @ 0xffffff0c @ │ │ │ │ + strdeq r1, [r6], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r1, r6, r0, asr r8 │ │ │ │ + rsbeq r1, r6, sl, asr r3 │ │ │ │ + rsbeq lr, r4, lr, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf6650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -405683,16 +405683,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf678300c │ │ │ │ stmdami r5, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 6, cr15, [lr, #-480]! @ 0xfffffe20 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r1, r6, sl, lsl #4 │ │ │ │ - rsbeq lr, r4, lr, asr lr │ │ │ │ + rsbeq r1, r6, r2, lsl r2 │ │ │ │ + rsbeq lr, r4, r6, ror #28 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf669c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 763424 │ │ │ │ blmi 78b6bc │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -405715,15 +405715,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf672bd30 │ │ │ │ svclt 0x0000e9ce │ │ │ │ rsbeq pc, pc, r2, asr r5 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, r6, sl, lsr #13 │ │ │ │ + strhteq r1, [r6], #-98 @ 0xffffff9e │ │ │ │ rsbeq pc, pc, r8, lsl r5 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 25a9d0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi ffff0f68 │ │ │ │ @@ -405975,36 +405975,36 @@ │ │ │ │ ldrb r9, [r2], -r5, lsl #20 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ldrdeq pc, [pc], #-64 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq pc, pc, r2, asr r4 @ │ │ │ │ - rsbeq r1, r6, sl, lsr #10 │ │ │ │ - rsbeq lr, r4, r6, ror #24 │ │ │ │ - mlseq r6, ip, r4, r1 │ │ │ │ - ldrdeq lr, [r4], #-184 @ 0xffffff48 @ │ │ │ │ - strhteq r1, [r6], #-74 @ 0xffffffb6 │ │ │ │ - rsbeq r1, r6, r0, lsr #8 │ │ │ │ - rsbeq lr, r4, ip, asr fp │ │ │ │ - rsbeq r1, r6, r4, lsl #8 │ │ │ │ - rsbeq lr, r4, r0, asr #22 │ │ │ │ - ldrdeq r1, [r6], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq lr, r4, r0, lsl fp │ │ │ │ - strhteq r1, [r6], #-56 @ 0xffffffc8 │ │ │ │ - strdeq lr, [r4], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r1, r6, r6, lsl #7 │ │ │ │ - rsbeq r1, r6, r4, asr #6 │ │ │ │ - rsbeq lr, r4, r0, lsl #21 │ │ │ │ - rsbeq r1, r6, r2, ror #5 │ │ │ │ - rsbeq lr, r4, lr, lsl sl │ │ │ │ - rsbeq r1, r6, r6, asr #5 │ │ │ │ - rsbeq lr, r4, r2, lsl #20 │ │ │ │ - rsbeq r1, r6, r6, lsr #5 │ │ │ │ - rsbeq lr, r4, r2, ror #19 │ │ │ │ + rsbeq r1, r6, r2, lsr r5 │ │ │ │ + rsbeq lr, r4, lr, ror #24 │ │ │ │ + rsbeq r1, r6, r4, lsr #9 │ │ │ │ + rsbeq lr, r4, r0, ror #23 │ │ │ │ + rsbeq r1, r6, r2, asr #9 │ │ │ │ + rsbeq r1, r6, r8, lsr #8 │ │ │ │ + rsbeq lr, r4, r4, ror #22 │ │ │ │ + rsbeq r1, r6, ip, lsl #8 │ │ │ │ + rsbeq lr, r4, r8, asr #22 │ │ │ │ + ldrdeq r1, [r6], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq lr, r4, r8, lsl fp │ │ │ │ + rsbeq r1, r6, r0, asr #7 │ │ │ │ + strdeq lr, [r4], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r1, r6, lr, lsl #7 │ │ │ │ + rsbeq r1, r6, ip, asr #6 │ │ │ │ + rsbeq lr, r4, r8, lsl #21 │ │ │ │ + rsbeq r1, r6, sl, ror #5 │ │ │ │ + rsbeq lr, r4, r6, lsr #20 │ │ │ │ + rsbeq r1, r6, lr, asr #5 │ │ │ │ + rsbeq lr, r4, sl, lsl #20 │ │ │ │ + rsbeq r1, r6, lr, lsr #5 │ │ │ │ + rsbeq lr, r4, sl, ror #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf6b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stclmi 15, cr0, [r8, #-832]! @ 0xfffffcc0 │ │ │ │ bmi 1bcbba0 │ │ │ │ ldrbtmi r2, [sp], #-769 @ 0xfffffcff │ │ │ │ stcls 6, cr4, [ip], {15} │ │ │ │ @@ -406108,24 +406108,24 @@ │ │ │ │ @ instruction: 0xf6784478 │ │ │ │ blls 29e3e4 >::_M_default_append(unsigned int)@@Base+0x18ae0> │ │ │ │ @ instruction: 0xf671e743 │ │ │ │ svclt 0x0000eebe │ │ │ │ rsbeq pc, pc, r6, ror r0 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq pc, pc, r6, asr r0 @ │ │ │ │ - rsbeq r1, r6, lr, asr r1 │ │ │ │ - mlseq r4, sl, r8, lr │ │ │ │ - strdeq r1, [r6], #-12 @ │ │ │ │ - rsbeq lr, r4, r8, lsr r8 │ │ │ │ - ldrdeq r1, [r6], #-14 @ │ │ │ │ - rsbeq lr, r4, sl, lsl r8 │ │ │ │ - rsbeq r1, r6, r0, asr #1 │ │ │ │ - strdeq lr, [r4], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r1, r6, ip, lsl #1 │ │ │ │ - rsbeq lr, r4, r8, asr #15 │ │ │ │ + rsbeq r1, r6, r6, ror #2 │ │ │ │ + rsbeq lr, r4, r2, lsr #17 │ │ │ │ + rsbeq r1, r6, r4, lsl #2 │ │ │ │ + rsbeq lr, r4, r0, asr #16 │ │ │ │ + rsbeq r1, r6, r6, ror #1 │ │ │ │ + rsbeq lr, r4, r2, lsr #16 │ │ │ │ + rsbeq r1, r6, r8, asr #1 │ │ │ │ + rsbeq lr, r4, r4, lsl #16 │ │ │ │ + mlseq r6, r4, r0, r1 │ │ │ │ + ldrdeq lr, [r4], #-112 @ 0xffffff90 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r7, ror sl │ │ │ │ @ instruction: 0x46804b77 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -406244,42 +406244,42 @@ │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf920f678 │ │ │ │ @ instruction: 0xf671e760 │ │ │ │ svclt 0x0000edac │ │ │ │ mlseq pc, r0, lr, lr @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq r0, [r6], #-244 @ 0xffffff0c @ │ │ │ │ + strdeq r0, [r6], #-252 @ 0xffffff04 @ │ │ │ │ @ instruction: 0xfffffdd3 │ │ │ │ - rsbeq sl, r7, r0, lsr r0 │ │ │ │ - mlseq r6, sl, r0, r1 │ │ │ │ + rsbeq sl, r7, r8, lsr r0 │ │ │ │ + rsbeq r1, r6, r2, lsr #1 │ │ │ │ ldrdeq r0, [r0], -sp │ │ │ │ - rsbeq r0, r6, r2, lsr #31 │ │ │ │ - ldrdeq lr, [r4], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r0, r6, sl, lsr #31 │ │ │ │ + rsbeq lr, r4, r6, ror #13 │ │ │ │ strdeq lr, [pc], #-216 @ │ │ │ │ - rsbeq r0, r6, ip, ror #30 │ │ │ │ - rsbeq lr, r4, r8, lsr #13 │ │ │ │ + rsbeq r0, r6, r4, ror pc │ │ │ │ + strhteq lr, [r4], #-96 @ 0xffffffa0 │ │ │ │ @ instruction: 0xfffff853 │ │ │ │ - rsbeq r1, r6, r4, asr r0 │ │ │ │ - mlseq r6, sl, r0, r1 │ │ │ │ - rsbeq r0, r6, r2, lsr #30 │ │ │ │ - rsbeq lr, r4, lr, asr r6 │ │ │ │ - rsbeq r0, r6, r8, lsl #30 │ │ │ │ - rsbeq lr, r4, r4, asr #12 │ │ │ │ - rsbeq r1, r6, r8, rrx │ │ │ │ - strhteq r1, [r6], #-12 │ │ │ │ - rsbeq r1, r6, r8, lsr #2 │ │ │ │ - strhteq r1, [r6], #-6 │ │ │ │ - rsbeq r1, r6, r0, lsl #2 │ │ │ │ - rsbeq r0, r6, r0, lsr #29 │ │ │ │ - ldrdeq lr, [r4], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r0, r6, r6, lsl #29 │ │ │ │ - rsbeq lr, r4, r2, asr #11 │ │ │ │ - rsbeq r0, r6, r8, ror #28 │ │ │ │ - rsbeq lr, r4, r2, lsr #11 │ │ │ │ + rsbeq r1, r6, ip, asr r0 │ │ │ │ + rsbeq r1, r6, r2, lsr #1 │ │ │ │ + rsbeq r0, r6, sl, lsr #30 │ │ │ │ + rsbeq lr, r4, r6, ror #12 │ │ │ │ + rsbeq r0, r6, r0, lsl pc │ │ │ │ + rsbeq lr, r4, ip, asr #12 │ │ │ │ + rsbeq r1, r6, r0, ror r0 │ │ │ │ + rsbeq r1, r6, r4, asr #1 │ │ │ │ + rsbeq r1, r6, r0, lsr r1 │ │ │ │ + strhteq r1, [r6], #-14 │ │ │ │ + rsbeq r1, r6, r8, lsl #2 │ │ │ │ + rsbeq r0, r6, r8, lsr #29 │ │ │ │ + rsbeq lr, r4, r4, ror #11 │ │ │ │ + rsbeq r0, r6, lr, lsl #29 │ │ │ │ + rsbeq lr, r4, sl, asr #11 │ │ │ │ + rsbeq r0, r6, r0, ror lr │ │ │ │ + rsbeq lr, r4, sl, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf6fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 6, pc, cr2, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -406289,16 +406289,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf808f678 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6784478 │ │ │ │ blls 21e104 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r0, r6, ip, lsr #27 │ │ │ │ - rsbeq lr, r4, r8, ror #9 │ │ │ │ + strhteq r0, [r6], #-212 @ 0xffffff2c │ │ │ │ + strdeq lr, [r4], #-64 @ 0xffffffc0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ eorcc pc, r1, r0, asr r8 @ │ │ │ │ eoreq pc, r2, r0, asr r8 @ │ │ │ │ ldrbmi r1, [r0, -r0, asr #21]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fecf7020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -406334,15 +406334,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf671bd30 │ │ │ │ svclt 0x0000ecf6 │ │ │ │ rsbeq lr, pc, r2, lsr #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r0, r6, sl, ror pc │ │ │ │ + rsbeq r0, r6, r2, lsl #31 │ │ │ │ rsbeq lr, pc, r8, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 35b380 >::_M_default_append(unsigned int)@@Base+0xd5a7c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq ff9de204 │ │ │ │ @ instruction: 0xf8df4688 │ │ │ │ @@ -406725,29 +406725,29 @@ │ │ │ │ @ instruction: 0x46394815 │ │ │ │ @ instruction: 0xf6774478 │ │ │ │ str pc, [r9, #-3421]! @ 0xfffff2a3 │ │ │ │ ... │ │ │ │ rsbeq lr, pc, sl, lsl fp @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq lr, [pc], #-172 @ │ │ │ │ - strhteq r0, [r6], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r0, r6, r6, lsr #27 │ │ │ │ - rsbeq lr, r4, ip, asr #4 │ │ │ │ - rsbeq r0, r6, lr, ror #26 │ │ │ │ - rsbeq lr, r4, r4, lsl r2 │ │ │ │ - rsbeq r0, r6, r0, lsl sp │ │ │ │ - strhteq lr, [r4], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq r0, r6, r6, asr #25 │ │ │ │ - rsbeq lr, r4, lr, ror #2 │ │ │ │ - rsbeq r0, r6, r4, ror ip │ │ │ │ + rsbeq r0, r6, r6, asr #27 │ │ │ │ + rsbeq r0, r6, lr, lsr #27 │ │ │ │ + rsbeq lr, r4, r4, asr r2 │ │ │ │ + rsbeq r0, r6, r6, ror sp │ │ │ │ + rsbeq lr, r4, ip, lsl r2 │ │ │ │ + rsbeq r0, r6, r8, lsl sp │ │ │ │ + rsbeq lr, r4, r0, asr #3 │ │ │ │ + rsbeq r0, r6, lr, asr #25 │ │ │ │ + rsbeq lr, r4, r6, ror r1 │ │ │ │ + rsbeq r0, r6, ip, ror ip │ │ │ │ @ instruction: 0xfffffba3 │ │ │ │ - rsbeq r0, r6, ip, lsl #19 │ │ │ │ - rsbeq sp, r4, r4, lsr lr │ │ │ │ - rsbeq r0, r6, r4, ror r9 │ │ │ │ - rsbeq sp, r4, ip, lsl lr │ │ │ │ + mlseq r6, r4, r9, r0 │ │ │ │ + rsbeq sp, r4, ip, lsr lr │ │ │ │ + rsbeq r0, r6, ip, ror r9 │ │ │ │ + rsbeq sp, r4, r4, lsr #28 │ │ │ │ blvc 1dbb5c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ cdp 1, 11, cr8, cr4, cr5, {4} │ │ │ │ vsqrt.f64 d20, d7 │ │ │ │ vpmin.u8 d15, d0, d0 │ │ │ │ ldc 1, cr8, [pc, #316] @ 1a0668 │ │ │ │ @ instruction: 0x46480bb8 │ │ │ │ @@ -406931,19 +406931,19 @@ │ │ │ │ stmdacs r1, {r4, r8, r9, fp, lr} │ │ │ │ blpl 8dbe70 │ │ │ │ andshi pc, r9, #64 @ 0x40 │ │ │ │ andcs r4, r1, #45088768 @ 0x2b00000 │ │ │ │ svclt 0x0000e6a4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r0, r6, lr, asr #15 │ │ │ │ - rsbeq r0, r6, r8, asr #13 │ │ │ │ - rsbeq r0, r6, r4, lsl #13 │ │ │ │ - rsbeq r0, r6, r2, ror r6 │ │ │ │ - rsbeq sp, r4, sl, lsl fp │ │ │ │ + ldrdeq r0, [r6], #-118 @ 0xffffff8a @ │ │ │ │ + ldrdeq r0, [r6], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r0, r6, ip, lsl #13 │ │ │ │ + rsbeq r0, r6, sl, ror r6 │ │ │ │ + rsbeq sp, r4, r2, lsr #22 │ │ │ │ blvc 139c2f0 │ │ │ │ blvc ff2dc300 │ │ │ │ blx 5dc3f8 │ │ │ │ strbmi sp, [r8], -r8, asr #9 │ │ │ │ bleq 1dc318 │ │ │ │ stc 3, cr9, [sp, #120] @ 0x78 │ │ │ │ vstr d5, [sp, #112] @ 0x70 │ │ │ │ @@ -407238,48 +407238,48 @@ │ │ │ │ @ instruction: 0xf677300c │ │ │ │ stmdami r7!, {r0, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf954f677 │ │ │ │ bllt ffc1ecd4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r0, r6, r0, asr #11 │ │ │ │ - rsbeq sp, r4, r6, ror #20 │ │ │ │ - strdeq r0, [r6], #-66 @ 0xffffffbe @ │ │ │ │ - mlseq r4, sl, r9, sp │ │ │ │ - strhteq r0, [r6], #-74 @ 0xffffffb6 │ │ │ │ - rsbeq sp, r4, r2, ror #18 │ │ │ │ + rsbeq r0, r6, r8, asr #11 │ │ │ │ + rsbeq sp, r4, lr, ror #20 │ │ │ │ + strdeq r0, [r6], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq sp, r4, r2, lsr #19 │ │ │ │ + rsbeq r0, r6, r2, asr #9 │ │ │ │ + rsbeq sp, r4, sl, ror #18 │ │ │ │ @ instruction: 0xfffff46d │ │ │ │ - rsbeq r0, r6, r2, ror #8 │ │ │ │ - rsbeq sp, r4, sl, lsl #18 │ │ │ │ - rsbeq r0, r6, r4, lsr #8 │ │ │ │ - rsbeq sp, r4, ip, asr #17 │ │ │ │ - rsbeq r0, r6, sl, lsl #8 │ │ │ │ - strhteq sp, [r4], #-130 @ 0xffffff7e │ │ │ │ - rsbeq r0, r6, r0, ror #7 │ │ │ │ - rsbeq sp, r4, r8, lsl #17 │ │ │ │ - rsbeq r0, r6, lr, lsr #7 │ │ │ │ - rsbeq sp, r4, r6, asr r8 │ │ │ │ - rsbeq r0, r6, r8, lsl r3 │ │ │ │ - rsbeq sp, r4, r0, asr #15 │ │ │ │ - rsbeq r0, r6, r2, asr r3 │ │ │ │ - rsbeq r0, r6, sl, lsr #5 │ │ │ │ - rsbeq r0, r6, r0, asr #4 │ │ │ │ - rsbeq sp, r4, r8, ror #13 │ │ │ │ - rsbeq r0, r6, r2, lsr #4 │ │ │ │ - rsbeq sp, r4, sl, asr #13 │ │ │ │ - rsbeq r0, r6, r6, lsl #4 │ │ │ │ - rsbeq sp, r4, lr, lsr #13 │ │ │ │ - rsbeq r0, r6, sl, ror #3 │ │ │ │ - mlseq r4, r2, r6, sp │ │ │ │ - rsbeq r0, r6, sl, asr #3 │ │ │ │ - rsbeq sp, r4, r2, ror r6 │ │ │ │ - rsbeq r0, r6, r4, asr #3 │ │ │ │ - rsbeq r0, r6, r2, ror #2 │ │ │ │ - rsbeq sp, r4, sl, lsl #12 │ │ │ │ + rsbeq r0, r6, sl, ror #8 │ │ │ │ + rsbeq sp, r4, r2, lsl r9 │ │ │ │ + rsbeq r0, r6, ip, lsr #8 │ │ │ │ + ldrdeq sp, [r4], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r0, r6, r2, lsl r4 │ │ │ │ + strhteq sp, [r4], #-138 @ 0xffffff76 │ │ │ │ + rsbeq r0, r6, r8, ror #7 │ │ │ │ + mlseq r4, r0, r8, sp │ │ │ │ + strhteq r0, [r6], #-54 @ 0xffffffca │ │ │ │ + rsbeq sp, r4, lr, asr r8 │ │ │ │ + rsbeq r0, r6, r0, lsr #6 │ │ │ │ + rsbeq sp, r4, r8, asr #15 │ │ │ │ + rsbeq r0, r6, sl, asr r3 │ │ │ │ + strhteq r0, [r6], #-34 @ 0xffffffde │ │ │ │ + rsbeq r0, r6, r8, asr #4 │ │ │ │ + strdeq sp, [r4], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r0, r6, sl, lsr #4 │ │ │ │ + ldrdeq sp, [r4], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r0, r6, lr, lsl #4 │ │ │ │ + strhteq sp, [r4], #-102 @ 0xffffff9a │ │ │ │ + strdeq r0, [r6], #-18 @ 0xffffffee @ │ │ │ │ + mlseq r4, sl, r6, sp │ │ │ │ + ldrdeq r0, [r6], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq sp, r4, sl, ror r6 │ │ │ │ + rsbeq r0, r6, ip, asr #3 │ │ │ │ + rsbeq r0, r6, sl, ror #2 │ │ │ │ + rsbeq sp, r4, r2, lsl r6 │ │ │ │ @ instruction: 0xf8df4607 │ │ │ │ vst3.8 {d16,d18,d20}, [pc :128], r4 │ │ │ │ ldrbtmi r7, [r8], #-454 @ 0xfffffe3a │ │ │ │ @ instruction: 0xf677300c │ │ │ │ @ instruction: 0xf8dff83f │ │ │ │ @ instruction: 0x46390518 │ │ │ │ @ instruction: 0xf6774478 │ │ │ │ @@ -407561,15 +407561,15 @@ │ │ │ │ ldrbtmi r3, [r8], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf676300c │ │ │ │ ldmdami sl, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ mcr2 6, 6, pc, cr10, cr6, {3} @ │ │ │ │ mrclt 7, 4, APSR_nzcv, cr6, cr14, {7} │ │ │ │ @ instruction: 0x46289917 │ │ │ │ - blx 85e060 │ │ │ │ + blx 85e060 │ │ │ │ stmdacs r1, {r0, r1, r2, r9, sl, lr} │ │ │ │ ldcge 4, cr15, [r5], #252 @ 0xfc │ │ │ │ vtst.8 q10, q0, │ │ │ │ ldrbtmi r3, [r8], #-319 @ 0xfffffec1 │ │ │ │ @ instruction: 0xf676300c │ │ │ │ ldmdami r1, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @@ -407602,68 +407602,68 @@ │ │ │ │ ldmdami fp!, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ mrc2 6, 3, pc, cr12, cr6, {3} │ │ │ │ mcrlt 7, 2, pc, cr8, cr14, {7} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - rsbeq r0, r6, lr, lsr #1 │ │ │ │ - rsbeq sp, r4, r4, asr r5 │ │ │ │ - rsbeq r0, r6, lr, lsl #1 │ │ │ │ - rsbeq sp, r4, r2, lsr r5 │ │ │ │ - rsbeq r0, r6, r6, rrx │ │ │ │ - rsbeq sp, r4, ip, lsl #10 │ │ │ │ - rsbeq r0, r6, r8, asr #32 │ │ │ │ - rsbeq sp, r4, ip, ror #9 │ │ │ │ - rsbeq r0, r6, r4, lsr #32 │ │ │ │ - rsbeq sp, r4, r8, asr #9 │ │ │ │ - rsbeq r0, r6, r6 │ │ │ │ - rsbeq sp, r4, sl, lsr #9 │ │ │ │ - rsbeq pc, r5, r6, ror #31 │ │ │ │ - rsbeq sp, r4, ip, lsl #9 │ │ │ │ - rsbeq pc, r5, r4, asr #31 │ │ │ │ - rsbeq sp, r4, sl, ror #8 │ │ │ │ - mlseq r5, r2, pc, pc @ │ │ │ │ - rsbeq sp, r4, r8, lsr r4 │ │ │ │ - rsbeq pc, r5, r2, ror pc @ │ │ │ │ - rsbeq sp, r4, r8, lsl r4 │ │ │ │ - rsbeq pc, r5, r4, lsr #30 │ │ │ │ - rsbeq sp, r4, ip, asr #7 │ │ │ │ - strdeq pc, [r5], #-224 @ 0xffffff20 @ │ │ │ │ - mlseq r4, r8, r3, sp │ │ │ │ - rsbeq pc, r5, r6, asr #29 │ │ │ │ - rsbeq pc, r5, r6, ror #28 │ │ │ │ - rsbeq sp, r4, lr, lsl #6 │ │ │ │ - rsbeq pc, r5, r0, lsr lr @ │ │ │ │ - ldrdeq sp, [r4], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq pc, r5, r6, lsl lr @ │ │ │ │ - strhteq sp, [r4], #-44 @ 0xffffffd4 │ │ │ │ - rsbeq pc, r5, r0, asr #27 │ │ │ │ - rsbeq pc, r5, r0, asr #27 │ │ │ │ - rsbeq sp, r4, r8, ror #4 │ │ │ │ - mlseq r5, r4, sp, pc @ │ │ │ │ - rsbeq sp, r4, ip, lsr r2 │ │ │ │ - rsbeq pc, r5, r6, lsr lr @ │ │ │ │ - rsbeq r8, r4, r0, ror #24 │ │ │ │ - strdeq pc, [r5], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq sp, r4, r4, lsr #3 │ │ │ │ - ldrdeq pc, [r5], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq sp, r4, r4, lsl #3 │ │ │ │ - rsbeq pc, r5, sl, ror #24 │ │ │ │ - rsbeq sp, r4, r2, lsl r1 │ │ │ │ - rsbeq pc, r5, lr, asr #24 │ │ │ │ - strdeq sp, [r4], #-6 @ │ │ │ │ - rsbeq pc, r5, r2, lsr #24 │ │ │ │ - rsbeq sp, r4, sl, asr #1 │ │ │ │ - rsbeq pc, r5, r6, lsl #24 │ │ │ │ - rsbeq sp, r4, lr, lsr #1 │ │ │ │ - rsbeq pc, r5, lr, asr #23 │ │ │ │ - rsbeq sp, r4, r6, ror r0 │ │ │ │ - strhteq pc, [r5], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq sp, r4, sl, asr r0 │ │ │ │ + strhteq r0, [r6], #-6 │ │ │ │ + rsbeq sp, r4, ip, asr r5 │ │ │ │ + mlseq r6, r6, r0, r0 │ │ │ │ + rsbeq sp, r4, sl, lsr r5 │ │ │ │ + rsbeq r0, r6, lr, rrx │ │ │ │ + rsbeq sp, r4, r4, lsl r5 │ │ │ │ + rsbeq r0, r6, r0, asr r0 │ │ │ │ + strdeq sp, [r4], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r0, r6, ip, lsr #32 │ │ │ │ + ldrdeq sp, [r4], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r0, r6, lr │ │ │ │ + strhteq sp, [r4], #-66 @ 0xffffffbe │ │ │ │ + rsbeq pc, r5, lr, ror #31 │ │ │ │ + mlseq r4, r4, r4, sp │ │ │ │ + rsbeq pc, r5, ip, asr #31 │ │ │ │ + rsbeq sp, r4, r2, ror r4 │ │ │ │ + mlseq r5, sl, pc, pc @ │ │ │ │ + rsbeq sp, r4, r0, asr #8 │ │ │ │ + rsbeq pc, r5, sl, ror pc @ │ │ │ │ + rsbeq sp, r4, r0, lsr #8 │ │ │ │ + rsbeq pc, r5, ip, lsr #30 │ │ │ │ + ldrdeq sp, [r4], #-52 @ 0xffffffcc @ │ │ │ │ + strdeq pc, [r5], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq sp, r4, r0, lsr #7 │ │ │ │ + rsbeq pc, r5, lr, asr #29 │ │ │ │ + rsbeq pc, r5, lr, ror #28 │ │ │ │ + rsbeq sp, r4, r6, lsl r3 │ │ │ │ + rsbeq pc, r5, r8, lsr lr @ │ │ │ │ + rsbeq sp, r4, r0, ror #5 │ │ │ │ + rsbeq pc, r5, lr, lsl lr @ │ │ │ │ + rsbeq sp, r4, r4, asr #5 │ │ │ │ + rsbeq pc, r5, r8, asr #27 │ │ │ │ + rsbeq pc, r5, r8, asr #27 │ │ │ │ + rsbeq sp, r4, r0, ror r2 │ │ │ │ + mlseq r5, ip, sp, pc @ │ │ │ │ + rsbeq sp, r4, r4, asr #4 │ │ │ │ + rsbeq pc, r5, lr, lsr lr @ │ │ │ │ + rsbeq r8, r4, r8, ror #24 │ │ │ │ + rsbeq pc, r5, r4, lsl #26 │ │ │ │ + rsbeq sp, r4, ip, lsr #3 │ │ │ │ + rsbeq pc, r5, r6, ror #25 │ │ │ │ + rsbeq sp, r4, ip, lsl #3 │ │ │ │ + rsbeq pc, r5, r2, ror ip @ │ │ │ │ + rsbeq sp, r4, sl, lsl r1 │ │ │ │ + rsbeq pc, r5, r6, asr ip @ │ │ │ │ + strdeq sp, [r4], #-14 @ │ │ │ │ + rsbeq pc, r5, sl, lsr #24 │ │ │ │ + ldrdeq sp, [r4], #-2 @ │ │ │ │ + rsbeq pc, r5, lr, lsl #24 │ │ │ │ + strhteq sp, [r4], #-6 │ │ │ │ + ldrdeq pc, [r5], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq sp, r4, lr, ror r0 │ │ │ │ + strhteq pc, [r5], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq sp, r4, r2, rrx │ │ │ │ @ instruction: 0x1614f8df │ │ │ │ @ instruction: 0xf8d92200 │ │ │ │ ldrbtmi r0, [r9], #-0 │ │ │ │ ldc2 3, cr15, [r4, #580] @ 0x244 │ │ │ │ stmdacs r1, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8dfd064 │ │ │ │ vst1.8 {d16-d18}, [pc], r4 │ │ │ │ @@ -408046,70 +408046,70 @@ │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 12df34c │ │ │ │ @ instruction: 0x4639483a │ │ │ │ @ instruction: 0xf6764478 │ │ │ │ @ instruction: 0xf7fefaff │ │ │ │ svclt 0x0000bacb │ │ │ │ - ldrdeq r8, [r4], #-150 @ 0xffffff6a @ │ │ │ │ - mlseq r5, sl, sl, pc @ │ │ │ │ - rsbeq ip, r4, r0, asr #30 │ │ │ │ - rsbeq pc, r5, r8, asr #20 │ │ │ │ - rsbeq ip, r4, lr, ror #29 │ │ │ │ - rsbeq pc, r5, r6, lsr #20 │ │ │ │ - rsbeq ip, r4, ip, asr #29 │ │ │ │ - rsbeq pc, r5, sl, lsl #20 │ │ │ │ - rsbeq pc, r5, r6, lsr #21 │ │ │ │ - strhteq pc, [r5], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq ip, r4, r0, ror #28 │ │ │ │ - mlseq r5, r8, r9, pc @ │ │ │ │ - rsbeq ip, r4, lr, lsr lr │ │ │ │ - rsbeq pc, r5, sl, asr r9 @ │ │ │ │ - rsbeq ip, r4, r0, lsl #28 │ │ │ │ - rsbeq pc, r5, sl, lsr #18 │ │ │ │ - ldrdeq ip, [r4], #-208 @ 0xffffff30 @ │ │ │ │ - ldrdeq sp, [r5], #-194 @ 0xffffff3e @ │ │ │ │ - strdeq pc, [r5], #-130 @ 0xffffff7e @ │ │ │ │ - mlseq r4, r8, sp, ip │ │ │ │ - rsbeq r9, r4, r2, asr #23 │ │ │ │ - strhteq pc, [r5], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq ip, r4, r0, ror #26 │ │ │ │ - rsbeq pc, r5, r8, lsl #19 │ │ │ │ - rsbeq pc, r5, r4, lsl #17 │ │ │ │ - rsbeq ip, r4, sl, lsr #26 │ │ │ │ - rsbeq pc, r5, r4, asr r8 @ │ │ │ │ - strdeq ip, [r4], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq pc, r5, r4, lsr #16 │ │ │ │ - rsbeq ip, r4, ip, asr #25 │ │ │ │ - strdeq pc, [r5], #-118 @ 0xffffff8a @ │ │ │ │ - mlseq r4, lr, ip, ip │ │ │ │ - rsbeq r4, r4, r2, asr #25 │ │ │ │ + ldrdeq r8, [r4], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq pc, r5, r2, lsr #21 │ │ │ │ + rsbeq ip, r4, r8, asr #30 │ │ │ │ + rsbeq pc, r5, r0, asr sl @ │ │ │ │ + strdeq ip, [r4], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq pc, r5, lr, lsr #20 │ │ │ │ + ldrdeq ip, [r4], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq pc, r5, r2, lsl sl @ │ │ │ │ + rsbeq pc, r5, lr, lsr #21 │ │ │ │ + rsbeq pc, r5, r2, asr #19 │ │ │ │ + rsbeq ip, r4, r8, ror #28 │ │ │ │ + rsbeq pc, r5, r0, lsr #19 │ │ │ │ + rsbeq ip, r4, r6, asr #28 │ │ │ │ + rsbeq pc, r5, r2, ror #18 │ │ │ │ rsbeq ip, r4, r8, lsl #28 │ │ │ │ - rsbeq pc, r5, sl, lsr #14 │ │ │ │ - ldrdeq ip, [r4], #-178 @ 0xffffff4e @ │ │ │ │ - ldrdeq pc, [r5], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq ip, r4, sl, ror fp │ │ │ │ - rsbeq pc, r5, r0, asr r6 @ │ │ │ │ - rsbeq pc, r5, r2, ror #12 │ │ │ │ - rsbeq ip, r4, sl, lsl #22 │ │ │ │ - rsbeq pc, r5, r6, asr #12 │ │ │ │ - rsbeq ip, r4, lr, ror #21 │ │ │ │ - rsbeq pc, r5, sl, lsr #12 │ │ │ │ - ldrdeq ip, [r4], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq pc, r5, ip, asr #11 │ │ │ │ - rsbeq ip, r4, r4, ror sl │ │ │ │ - rsbeq pc, r5, r2, asr #11 │ │ │ │ - rsbeq pc, r5, r6, ror #10 │ │ │ │ - rsbeq ip, r4, lr, lsl #20 │ │ │ │ - rsbeq pc, r5, r8, lsl r5 @ │ │ │ │ - rsbeq ip, r4, r0, asr #19 │ │ │ │ - rsbeq pc, r5, r4, ror #9 │ │ │ │ - rsbeq ip, r4, ip, lsl #19 │ │ │ │ - strhteq pc, [r5], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq ip, r4, r0, ror #18 │ │ │ │ + rsbeq pc, r5, r2, lsr r9 @ │ │ │ │ + ldrdeq ip, [r4], #-216 @ 0xffffff28 @ │ │ │ │ + ldrdeq sp, [r5], #-202 @ 0xffffff36 @ │ │ │ │ + strdeq pc, [r5], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq ip, r4, r0, lsr #27 │ │ │ │ + rsbeq r9, r4, sl, asr #23 │ │ │ │ + rsbeq pc, r5, r2, asr #17 │ │ │ │ + rsbeq ip, r4, r8, ror #26 │ │ │ │ + mlseq r5, r0, r9, pc @ │ │ │ │ + rsbeq pc, r5, ip, lsl #17 │ │ │ │ + rsbeq ip, r4, r2, lsr sp │ │ │ │ + rsbeq pc, r5, ip, asr r8 @ │ │ │ │ + rsbeq ip, r4, r2, lsl #26 │ │ │ │ + rsbeq pc, r5, ip, lsr #16 │ │ │ │ + ldrdeq ip, [r4], #-196 @ 0xffffff3c @ │ │ │ │ + strdeq pc, [r5], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq ip, r4, r6, lsr #25 │ │ │ │ + rsbeq r4, r4, sl, asr #25 │ │ │ │ + rsbeq ip, r4, r0, lsl lr │ │ │ │ + rsbeq pc, r5, r2, lsr r7 @ │ │ │ │ + ldrdeq ip, [r4], #-186 @ 0xffffff46 @ │ │ │ │ + ldrdeq pc, [r5], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq ip, r4, r2, lsl #23 │ │ │ │ + rsbeq pc, r5, r8, asr r6 @ │ │ │ │ + rsbeq pc, r5, sl, ror #12 │ │ │ │ + rsbeq ip, r4, r2, lsl fp │ │ │ │ + rsbeq pc, r5, lr, asr #12 │ │ │ │ + strdeq ip, [r4], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq pc, r5, r2, lsr r6 @ │ │ │ │ + ldrdeq ip, [r4], #-170 @ 0xffffff56 @ │ │ │ │ + ldrdeq pc, [r5], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq ip, r4, ip, ror sl │ │ │ │ + rsbeq pc, r5, sl, asr #11 │ │ │ │ + rsbeq pc, r5, lr, ror #10 │ │ │ │ + rsbeq ip, r4, r6, lsl sl │ │ │ │ + rsbeq pc, r5, r0, lsr #10 │ │ │ │ + rsbeq ip, r4, r8, asr #19 │ │ │ │ + rsbeq pc, r5, ip, ror #9 │ │ │ │ + mlseq r4, r4, r9, ip │ │ │ │ + rsbeq pc, r5, r0, asr #9 │ │ │ │ + rsbeq ip, r4, r8, ror #18 │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strtcs pc, [r4], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r7], -r4, lsr #9 │ │ │ │ @@ -408405,76 +408405,76 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq ip, pc, ip, ror pc @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, r5, lr, asr r3 @ │ │ │ │ + rsbeq pc, r5, r6, ror #6 │ │ │ │ @ instruction: 0xffffe40b │ │ │ │ - rsbeq pc, r5, r0, asr r4 @ │ │ │ │ - rsbeq lr, r4, lr, lsl #12 │ │ │ │ + rsbeq pc, r5, r8, asr r4 @ │ │ │ │ + rsbeq lr, r4, r6, lsl r6 │ │ │ │ andeq r0, r0, r3, lsr #10 │ │ │ │ - rsbeq pc, r5, sl, lsl r3 @ │ │ │ │ - rsbeq ip, r4, r0, asr #15 │ │ │ │ + rsbeq pc, r5, r2, lsr #6 │ │ │ │ + rsbeq ip, r4, r8, asr #15 │ │ │ │ ldrdeq ip, [pc], #-232 @ │ │ │ │ - ldrdeq pc, [r5], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq ip, r4, r6, lsl #15 │ │ │ │ + rsbeq pc, r5, r6, ror #5 │ │ │ │ + rsbeq ip, r4, lr, lsl #15 │ │ │ │ @ instruction: 0xffffe2e1 │ │ │ │ @ instruction: 0xffffe2a3 │ │ │ │ - rsbeq pc, r5, r0, lsr #5 │ │ │ │ - rsbeq ip, r4, r8, asr #14 │ │ │ │ - rsbeq pc, r5, r6, lsl #5 │ │ │ │ - rsbeq ip, r4, lr, lsr #14 │ │ │ │ - strhteq pc, [r5], #-56 @ 0xffffffc8 @ │ │ │ │ - strdeq pc, [r5], #-50 @ 0xffffffce @ │ │ │ │ - strdeq pc, [r5], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq pc, r5, r4, lsr #8 │ │ │ │ - rsbeq pc, r5, r8, lsl r2 @ │ │ │ │ - rsbeq ip, r4, r0, asr #13 │ │ │ │ - strdeq pc, [r5], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq ip, r4, r6, lsr #13 │ │ │ │ - rsbeq pc, r5, r4, ror #7 │ │ │ │ - rsbeq pc, r5, r0, lsl r4 @ │ │ │ │ - rsbeq pc, r5, r8, lsr #3 │ │ │ │ - rsbeq ip, r4, r0, asr r6 │ │ │ │ - ldrdeq pc, [r5], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq pc, r5, r0, lsl r4 @ │ │ │ │ - rsbeq pc, r5, r0, asr r1 @ │ │ │ │ - strdeq ip, [r4], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq pc, r5, r2, lsr r1 @ │ │ │ │ - ldrdeq ip, [r4], #-88 @ 0xffffffa8 @ │ │ │ │ - strdeq pc, [r5], #-50 @ 0xffffffce @ │ │ │ │ - strhteq pc, [r5], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq pc, r5, r0, ror #1 │ │ │ │ - rsbeq ip, r4, r8, lsl #11 │ │ │ │ - ldrdeq pc, [r5], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq pc, r5, r8, lsr #8 │ │ │ │ - mlseq r5, sl, r0, pc @ │ │ │ │ - rsbeq ip, r4, r2, asr #10 │ │ │ │ - rsbeq pc, r5, r0, lsl #8 │ │ │ │ - rsbeq pc, r5, r2, asr #8 │ │ │ │ - rsbeq pc, r5, r6, asr r0 @ │ │ │ │ - strdeq ip, [r4], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq pc, r5, r4, ror #8 │ │ │ │ + rsbeq pc, r5, r8, lsr #5 │ │ │ │ + rsbeq ip, r4, r0, asr r7 │ │ │ │ + rsbeq pc, r5, lr, lsl #5 │ │ │ │ + rsbeq ip, r4, r6, lsr r7 │ │ │ │ + rsbeq pc, r5, r0, asr #7 │ │ │ │ + strdeq pc, [r5], #-58 @ 0xffffffc6 @ │ │ │ │ + strdeq pc, [r5], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq pc, r5, ip, lsr #8 │ │ │ │ + rsbeq pc, r5, r0, lsr #4 │ │ │ │ + rsbeq ip, r4, r8, asr #13 │ │ │ │ + rsbeq pc, r5, r6, lsl #4 │ │ │ │ + rsbeq ip, r4, lr, lsr #13 │ │ │ │ + rsbeq pc, r5, ip, ror #7 │ │ │ │ + rsbeq pc, r5, r8, lsl r4 @ │ │ │ │ + strhteq pc, [r5], #-16 @ │ │ │ │ + rsbeq ip, r4, r8, asr r6 │ │ │ │ + rsbeq pc, r5, r6, ror #7 │ │ │ │ rsbeq pc, r5, r8, lsl r4 @ │ │ │ │ - rsbeq pc, r5, lr │ │ │ │ - strhteq ip, [r4], #-70 @ 0xffffffba │ │ │ │ - rsbeq pc, r5, lr, lsr r4 @ │ │ │ │ - rsbeq pc, r5, r8, lsl #9 │ │ │ │ - ldrdeq lr, [r5], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq ip, r4, r8, ror r4 │ │ │ │ - rsbeq pc, r5, lr, ror #8 │ │ │ │ - rsbeq pc, r5, r8, asr #9 │ │ │ │ - mlseq r5, r6, pc, lr @ │ │ │ │ - rsbeq ip, r4, lr, lsr r4 │ │ │ │ - rsbeq pc, r5, r8, lsr #9 │ │ │ │ - ldrdeq pc, [r5], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq lr, r5, ip, asr #30 │ │ │ │ - strdeq ip, [r4], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq pc, r5, r8, asr r1 @ │ │ │ │ + rsbeq ip, r4, r0, lsl #12 │ │ │ │ + rsbeq pc, r5, sl, lsr r1 @ │ │ │ │ + rsbeq ip, r4, r0, ror #11 │ │ │ │ + strdeq pc, [r5], #-58 @ 0xffffffc6 @ │ │ │ │ + strhteq pc, [r5], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq pc, r5, r8, ror #1 │ │ │ │ + mlseq r4, r0, r5, ip │ │ │ │ + ldrdeq pc, [r5], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq pc, r5, r0, lsr r4 @ │ │ │ │ + rsbeq pc, r5, r2, lsr #1 │ │ │ │ + rsbeq ip, r4, sl, asr #10 │ │ │ │ + rsbeq pc, r5, r8, lsl #8 │ │ │ │ + rsbeq pc, r5, sl, asr #8 │ │ │ │ + rsbeq pc, r5, lr, asr r0 @ │ │ │ │ + rsbeq ip, r4, r6, lsl #10 │ │ │ │ + rsbeq pc, r5, ip, ror #8 │ │ │ │ + rsbeq pc, r5, r0, lsr #8 │ │ │ │ + rsbeq pc, r5, r6, lsl r0 @ │ │ │ │ + strhteq ip, [r4], #-78 @ 0xffffffb2 │ │ │ │ + rsbeq pc, r5, r6, asr #8 │ │ │ │ + mlseq r5, r0, r4, pc @ │ │ │ │ + ldrdeq lr, [r5], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq ip, r4, r0, lsl #9 │ │ │ │ + rsbeq pc, r5, r6, ror r4 @ │ │ │ │ + ldrdeq pc, [r5], #-64 @ 0xffffffc0 @ │ │ │ │ + mlseq r5, lr, pc, lr @ │ │ │ │ + rsbeq ip, r4, r6, asr #8 │ │ │ │ + strhteq pc, [r5], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq pc, r5, r0, ror #9 │ │ │ │ + rsbeq lr, r5, r4, asr pc │ │ │ │ + strdeq ip, [r4], #-60 @ 0xffffffc4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf9224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -408484,16 +408484,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 6, pc, cr8, cr5, {3} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6754478 │ │ │ │ blls 221ea4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq lr, r5, r0, ror #27 │ │ │ │ - rsbeq ip, r4, r8, lsl #5 │ │ │ │ + rsbeq lr, r5, r8, ror #27 │ │ │ │ + mlseq r4, r0, r2, ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2dd52c >::_M_default_append(unsigned int)@@Base+0x57c28> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sp], -r2, lsl #1 │ │ │ │ @@ -408641,16 +408641,16 @@ │ │ │ │ blx 5dde80 │ │ │ │ strcs fp, [r1], #-4044 @ 0xfffff034 │ │ │ │ str r2, [sp, -r0, lsl #8] │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - rsbeq pc, r5, r2, lsl #4 │ │ │ │ - rsbeq pc, r5, r8, lsl r2 @ │ │ │ │ + rsbeq pc, r5, sl, lsl #4 │ │ │ │ + rsbeq pc, r5, r0, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf94e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ blx ff75ed14 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -408662,16 +408662,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf675300c │ │ │ │ stmdami r5, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 6, 1, pc, cr14, cr5, {3} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq pc, r5, sl, lsr #1 │ │ │ │ - strhteq fp, [r4], #-254 @ 0xffffff02 │ │ │ │ + strhteq pc, [r5], #-2 @ │ │ │ │ + rsbeq fp, r4, r6, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf9538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vaddw.s8 , q4, d1 │ │ │ │ bls 220df8 │ │ │ │ @@ -408684,16 +408684,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf675300c │ │ │ │ stmdami r5, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 6, 0, pc, cr2, cr5, {3} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq pc, r5, r2, asr r0 @ │ │ │ │ - rsbeq fp, r4, r6, ror #30 │ │ │ │ + rsbeq pc, r5, sl, asr r0 @ │ │ │ │ + rsbeq fp, r4, lr, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf9590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 726318 │ │ │ │ blmi 74e5b0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -408714,15 +408714,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ b 16dfdac │ │ │ │ rsbeq ip, pc, lr, asr r6 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, r5, r8, lsr r0 @ │ │ │ │ + rsbeq pc, r5, r0, asr #32 │ │ │ │ rsbeq ip, pc, r6, lsr #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf9608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ ldrmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -408749,16 +408749,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2 6, cr15, [r6, #468] @ 0x1d4 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq lr, r5, sl, asr pc │ │ │ │ - rsbeq fp, r4, lr, ror #28 │ │ │ │ + rsbeq lr, r5, r2, ror #30 │ │ │ │ + rsbeq fp, r4, r6, ror lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf9694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2a637c │ │ │ │ blmi fe2ce6d4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -408888,38 +408888,38 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq ip, pc, sl, asr r5 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, r5, lr, lsr pc │ │ │ │ + rsbeq lr, r5, r6, asr #30 │ │ │ │ @ instruction: 0xffffff2f │ │ │ │ - rsbeq lr, r5, ip, ror pc │ │ │ │ - rsbeq lr, r5, sl, lsr #30 │ │ │ │ + rsbeq lr, r5, r4, lsl #31 │ │ │ │ + rsbeq lr, r5, r2, lsr pc │ │ │ │ strdeq r0, [r0], -fp │ │ │ │ - mlseq r5, r0, lr, lr │ │ │ │ - rsbeq fp, r4, r4, lsr #27 │ │ │ │ + mlseq r5, r8, lr, lr │ │ │ │ + rsbeq fp, r4, ip, lsr #27 │ │ │ │ strhteq ip, [pc], #-78 │ │ │ │ - rsbeq lr, r5, ip, asr lr │ │ │ │ - rsbeq fp, r4, r0, ror sp │ │ │ │ + rsbeq lr, r5, r4, ror #28 │ │ │ │ + rsbeq fp, r4, r8, ror sp │ │ │ │ @ instruction: 0xfffffe0f │ │ │ │ @ instruction: 0xfffffda5 │ │ │ │ - rsbeq lr, r5, lr, lsl lr │ │ │ │ - rsbeq fp, r4, r2, lsr sp │ │ │ │ - rsbeq lr, r5, r4, lsl #28 │ │ │ │ - rsbeq fp, r4, r8, lsl sp │ │ │ │ + rsbeq lr, r5, r6, lsr #28 │ │ │ │ + rsbeq fp, r4, sl, lsr sp │ │ │ │ + rsbeq lr, r5, ip, lsl #28 │ │ │ │ + rsbeq fp, r4, r0, lsr #26 │ │ │ │ @ instruction: 0xfffffd0b │ │ │ │ @ instruction: 0xfffffa7d │ │ │ │ - rsbeq lr, r5, r8, lsl #27 │ │ │ │ - mlseq r4, ip, ip, fp │ │ │ │ - rsbeq lr, r5, lr, ror #26 │ │ │ │ - rsbeq fp, r4, r2, lsl #25 │ │ │ │ - rsbeq lr, r5, r0, asr sp │ │ │ │ - rsbeq fp, r4, r2, ror #24 │ │ │ │ + mlseq r5, r0, sp, lr │ │ │ │ + rsbeq fp, r4, r4, lsr #25 │ │ │ │ + rsbeq lr, r5, r6, ror sp │ │ │ │ + rsbeq fp, r4, sl, lsl #25 │ │ │ │ + rsbeq lr, r5, r8, asr sp │ │ │ │ + rsbeq fp, r4, sl, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecf991c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -408928,16 +408928,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf675300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2 6, cr15, [r8], {117} @ 0x75 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq lr, r5, lr, ror ip │ │ │ │ - mlseq r4, r2, fp, fp │ │ │ │ + rsbeq lr, r5, r6, lsl #25 │ │ │ │ + mlseq r4, sl, fp, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecf9964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7666ec │ │ │ │ blmi 78e984 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -408959,15 +408959,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf66fbd30 │ │ │ │ svclt 0x0000e86a │ │ │ │ rsbeq ip, pc, sl, lsl #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq lr, [r5], #-198 @ 0xffffff3a @ │ │ │ │ + ldrdeq lr, [r5], #-206 @ 0xffffff32 @ │ │ │ │ rsbeq ip, pc, r0, asr r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecf99e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ cdp2 3, 6, cr15, cr0, cr5, {5} │ │ │ │ @@ -408988,16 +408988,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf675300c │ │ │ │ stmdami r5, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fe9e0212 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq lr, r5, r2, ror #24 │ │ │ │ - rsbeq fp, r4, r2, lsr #21 │ │ │ │ + rsbeq lr, r5, sl, ror #24 │ │ │ │ + rsbeq fp, r4, sl, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4ddd0c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ ldceq 8, cr15, [r0], {76} @ 0x4c │ │ │ │ bmi ffb740bc │ │ │ │ @@ -409229,21 +409229,21 @@ │ │ │ │ @ instruction: 0xf9c6f675 │ │ │ │ rsb r9, sl, r2, lsl #20 │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ ... │ │ │ │ mlseq pc, r0, r1, ip @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r5, ip, fp, lr │ │ │ │ - mlseq r5, r8, sl, lr │ │ │ │ - rsbeq lr, r5, ip, lsl #21 │ │ │ │ - rsbeq lr, r5, r4, lsr r9 │ │ │ │ - rsbeq fp, r4, r4, ror r7 │ │ │ │ - rsbeq lr, r5, lr, lsr #17 │ │ │ │ - rsbeq fp, r4, lr, ror #13 │ │ │ │ + rsbeq lr, r5, r4, lsr #23 │ │ │ │ + rsbeq lr, r5, r0, lsr #21 │ │ │ │ + mlseq r5, r4, sl, lr │ │ │ │ + rsbeq lr, r5, ip, lsr r9 │ │ │ │ + rsbeq fp, r4, ip, ror r7 │ │ │ │ + strhteq lr, [r5], #-134 @ 0xffffff7a │ │ │ │ + strdeq fp, [r4], #-102 @ 0xffffff9a @ │ │ │ │ mrc 6, 5, r4, cr0, cr0, {1} │ │ │ │ @ instruction: 0xf392db49 │ │ │ │ ldmdavs r3!, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf5032801 │ │ │ │ ldc 3, cr6, [r3, #696] @ 0x2b8 │ │ │ │ tstle r3, r0, lsl #22 │ │ │ │ blle 13de708 │ │ │ │ @@ -409299,15 +409299,15 @@ │ │ │ │ blls 11de5f0 │ │ │ │ cdp2 3, 6, cr15, cr0, cr5, {5} │ │ │ │ mrc 8, 5, r6, cr1, cr11, {3} │ │ │ │ @ instruction: 0xf5030b40 │ │ │ │ ldc 3, cr6, [r3, #696] @ 0x2b8 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ - ble 861568 │ │ │ │ + ble 861568 │ │ │ │ blvc 6de380 │ │ │ │ blhi 1de80c │ │ │ │ mrc 6, 1, r4, cr8, cr8, {1} │ │ │ │ @ instruction: 0xf3a58b47 │ │ │ │ ldc 15, cr15, [r5, #44] @ 0x2c │ │ │ │ @ instruction: 0x4638ab14 │ │ │ │ blhi 1de5e4 │ │ │ │ @@ -409456,53 +409456,53 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff3cf674 │ │ │ │ stmdbls r2, {r1, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf6744478 │ │ │ │ bls 262f6c │ │ │ │ @ instruction: 0xf66ee69b │ │ │ │ svclt 0x0000ec82 │ │ │ │ - rsbeq ip, r7, r0, ror #27 │ │ │ │ - strdeq lr, [r5], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq fp, r4, lr, lsr r6 │ │ │ │ + rsbeq ip, r7, r8, ror #27 │ │ │ │ + rsbeq lr, r5, r6, lsl #16 │ │ │ │ + rsbeq fp, r4, r6, asr #12 │ │ │ │ rsbeq fp, pc, r8, lsr #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, r5, lr, ror #13 │ │ │ │ - rsbeq fp, r4, lr, lsr #10 │ │ │ │ - ldrdeq lr, [r5], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq fp, r4, r0, lsl r5 │ │ │ │ - strhteq lr, [r5], #-98 @ 0xffffff9e │ │ │ │ - strdeq fp, [r4], #-66 @ 0xffffffbe @ │ │ │ │ - mlseq r5, r6, r6, lr │ │ │ │ - ldrdeq fp, [r4], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq lr, r5, r8, ror r6 │ │ │ │ - strhteq fp, [r4], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq lr, r5, sl, asr r6 │ │ │ │ - mlseq r4, sl, r4, fp │ │ │ │ - rsbeq lr, r5, ip, lsr r6 │ │ │ │ - rsbeq fp, r4, ip, ror r4 │ │ │ │ - rsbeq lr, r5, lr, lsl r6 │ │ │ │ - rsbeq fp, r4, lr, asr r4 │ │ │ │ - rsbeq lr, r5, r0, lsl #12 │ │ │ │ - rsbeq fp, r4, r0, asr #8 │ │ │ │ - rsbeq lr, r5, r2, ror #11 │ │ │ │ - rsbeq fp, r4, r2, lsr #8 │ │ │ │ - rsbeq lr, r5, r4, asr #11 │ │ │ │ - rsbeq fp, r4, r4, lsl #8 │ │ │ │ - rsbeq lr, r5, r6, lsr #11 │ │ │ │ - rsbeq fp, r4, r6, ror #7 │ │ │ │ - rsbeq lr, r5, r8, lsl #11 │ │ │ │ - rsbeq fp, r4, r8, asr #7 │ │ │ │ - rsbeq lr, r5, sl, ror #10 │ │ │ │ - rsbeq fp, r4, sl, lsr #7 │ │ │ │ - rsbeq lr, r5, ip, asr #10 │ │ │ │ - rsbeq fp, r4, ip, lsl #7 │ │ │ │ - rsbeq lr, r5, lr, lsr #10 │ │ │ │ - rsbeq fp, r4, lr, ror #6 │ │ │ │ - rsbeq lr, r5, r0, lsl r5 │ │ │ │ - rsbeq fp, r4, r0, asr r3 │ │ │ │ + strdeq lr, [r5], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq fp, r4, r6, lsr r5 │ │ │ │ + ldrdeq lr, [r5], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq fp, r4, r8, lsl r5 │ │ │ │ + strhteq lr, [r5], #-106 @ 0xffffff96 │ │ │ │ + strdeq fp, [r4], #-74 @ 0xffffffb6 @ │ │ │ │ + mlseq r5, lr, r6, lr │ │ │ │ + ldrdeq fp, [r4], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq lr, r5, r0, lsl #13 │ │ │ │ + rsbeq fp, r4, r0, asr #9 │ │ │ │ + rsbeq lr, r5, r2, ror #12 │ │ │ │ + rsbeq fp, r4, r2, lsr #9 │ │ │ │ + rsbeq lr, r5, r4, asr #12 │ │ │ │ + rsbeq fp, r4, r4, lsl #9 │ │ │ │ + rsbeq lr, r5, r6, lsr #12 │ │ │ │ + rsbeq fp, r4, r6, ror #8 │ │ │ │ + rsbeq lr, r5, r8, lsl #12 │ │ │ │ + rsbeq fp, r4, r8, asr #8 │ │ │ │ + rsbeq lr, r5, sl, ror #11 │ │ │ │ + rsbeq fp, r4, sl, lsr #8 │ │ │ │ + rsbeq lr, r5, ip, asr #11 │ │ │ │ + rsbeq fp, r4, ip, lsl #8 │ │ │ │ + rsbeq lr, r5, lr, lsr #11 │ │ │ │ + rsbeq fp, r4, lr, ror #7 │ │ │ │ + mlseq r5, r0, r5, lr │ │ │ │ + ldrdeq fp, [r4], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq lr, r5, r2, ror r5 │ │ │ │ + strhteq fp, [r4], #-50 @ 0xffffffce │ │ │ │ + rsbeq lr, r5, r4, asr r5 │ │ │ │ + mlseq r4, r4, r3, fp │ │ │ │ + rsbeq lr, r5, r6, lsr r5 │ │ │ │ + rsbeq fp, r4, r6, ror r3 │ │ │ │ + rsbeq lr, r5, r8, lsl r5 │ │ │ │ + rsbeq fp, r4, r8, asr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 45e4f4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr8, cr12, {6} │ │ │ │ strpl pc, [r8, #-2271] @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb0af │ │ │ │ @@ -409826,22 +409826,22 @@ │ │ │ │ ldrlt r4, [r9, #-3109]! @ 0xfffff3db │ │ │ │ strbpl r6, [r7], #-2187 @ 0xfffff775 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ rsbeq fp, pc, sl, lsr #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq fp, pc, r2, lsl #19 │ │ │ │ - rsbeq lr, r5, r0, ror #4 │ │ │ │ - rsbeq lr, r5, r6, asr #2 │ │ │ │ - rsbeq sl, r4, r6, lsl #31 │ │ │ │ - rsbeq lr, r5, lr, lsr #2 │ │ │ │ - rsbeq sl, r4, lr, ror #30 │ │ │ │ - rsbeq lr, r5, r4, lsl r1 │ │ │ │ - rsbeq lr, r5, lr, lsr #1 │ │ │ │ - rsbeq sl, r4, lr, ror #29 │ │ │ │ + rsbeq lr, r5, r8, ror #4 │ │ │ │ + rsbeq lr, r5, lr, asr #2 │ │ │ │ + rsbeq sl, r4, lr, lsl #31 │ │ │ │ + rsbeq lr, r5, r6, lsr r1 │ │ │ │ + rsbeq sl, r4, r6, ror pc │ │ │ │ + rsbeq lr, r5, ip, lsl r1 │ │ │ │ + strhteq lr, [r5], #-6 │ │ │ │ + strdeq sl, [r4], #-230 @ 0xffffff1a @ │ │ │ │ @ instruction: 0x3181f896 │ │ │ │ @ instruction: 0xf47f0799 │ │ │ │ cdp 15, 3, cr10, cr0, cr5, {3} │ │ │ │ vmov.f64 d5, d9 │ │ │ │ vcmpe.f64 d5, d5 │ │ │ │ vsqrt.f64 d21, d6 │ │ │ │ vpmin.s8 d31, d0, d0 │ │ │ │ @@ -410168,37 +410168,37 @@ │ │ │ │ @ instruction: 0xf674447d │ │ │ │ strbmi pc, [r1], -sp, lsr #19 @ │ │ │ │ @ instruction: 0xf6744628 │ │ │ │ vpmax.s8 , q0, │ │ │ │ ldr r1, [r9], sp, ror #3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strdeq sp, [r5], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq sl, r4, sl, lsr ip │ │ │ │ - rsbeq sp, r5, r0, asr #25 │ │ │ │ - rsbeq sl, r4, r6, lsl #22 │ │ │ │ - mlseq r5, r2, ip, sp │ │ │ │ - ldrdeq sl, [r4], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq sp, r5, sl, ror #24 │ │ │ │ - rsbeq sl, r4, sl, lsr #21 │ │ │ │ - strhteq sp, [r5], #-182 @ 0xffffff4a │ │ │ │ - strdeq sl, [r4], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq sp, r5, r4, asr fp │ │ │ │ - mlseq r4, r4, r9, sl │ │ │ │ - rsbeq sp, r5, ip, lsr #22 │ │ │ │ - rsbeq sl, r4, ip, ror #18 │ │ │ │ - rsbeq sp, r5, r4, lsl #21 │ │ │ │ - rsbeq sl, r4, r4, asr #17 │ │ │ │ - rsbeq sp, r5, r6, lsr fp │ │ │ │ - rsbeq sp, r5, r8, lsr sl │ │ │ │ - rsbeq sl, r4, r8, ror r8 │ │ │ │ - rsbeq sp, r5, sl, lsl sl │ │ │ │ - rsbeq sl, r4, r0, ror #16 │ │ │ │ - strdeq sp, [r5], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq sl, r4, ip, lsr r8 │ │ │ │ + rsbeq sp, r5, r4, lsl #28 │ │ │ │ + rsbeq sl, r4, r2, asr #24 │ │ │ │ + rsbeq sp, r5, r8, asr #25 │ │ │ │ + rsbeq sl, r4, lr, lsl #22 │ │ │ │ + mlseq r5, sl, ip, sp │ │ │ │ + ldrdeq sl, [r4], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq sp, r5, r2, ror ip │ │ │ │ + strhteq sl, [r4], #-162 @ 0xffffff5e │ │ │ │ + strhteq sp, [r5], #-190 @ 0xffffff42 │ │ │ │ + strdeq sl, [r4], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq sp, r5, ip, asr fp │ │ │ │ + mlseq r4, ip, r9, sl │ │ │ │ + rsbeq sp, r5, r4, lsr fp │ │ │ │ + rsbeq sl, r4, r4, ror r9 │ │ │ │ + rsbeq sp, r5, ip, lsl #21 │ │ │ │ + rsbeq sl, r4, ip, asr #17 │ │ │ │ + rsbeq sp, r5, lr, lsr fp │ │ │ │ + rsbeq sp, r5, r0, asr #20 │ │ │ │ + rsbeq sl, r4, r0, lsl #17 │ │ │ │ + rsbeq sp, r5, r2, lsr #20 │ │ │ │ + rsbeq sl, r4, r8, ror #16 │ │ │ │ + strdeq sp, [r5], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq sl, r4, r4, asr #16 │ │ │ │ ldrcs pc, [r0, #2271] @ 0x8df │ │ │ │ @ instruction: 0xf8df4628 │ │ │ │ ldrbtmi r1, [sl], #-1424 @ 0xfffffa70 │ │ │ │ vsri.8 q2, , #7 │ │ │ │ @ instruction: 0x4628fcb3 │ │ │ │ blx ff4e0956 │ │ │ │ strcs pc, [r0, #2271] @ 0x8df │ │ │ │ @@ -410547,52 +410547,52 @@ │ │ │ │ @ instruction: 0xf673300c │ │ │ │ stmdami fp!, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6734478 │ │ │ │ @ instruction: 0xf7ffff6f │ │ │ │ svclt 0x0000b95b │ │ │ │ ... │ │ │ │ - rsbeq sp, r5, sl, lsr sl │ │ │ │ - rsbeq sp, r5, r8, asr #22 │ │ │ │ - rsbeq sp, r5, r2, lsr r9 │ │ │ │ - rsbeq sp, r5, r6, lsr r9 │ │ │ │ - rsbeq sl, r4, r4, ror r7 │ │ │ │ - rsbeq sp, r5, sl, lsl #16 │ │ │ │ - rsbeq sl, r4, r8, asr #12 │ │ │ │ + rsbeq sp, r5, r2, asr #20 │ │ │ │ + rsbeq sp, r5, r0, asr fp │ │ │ │ + rsbeq sp, r5, sl, lsr r9 │ │ │ │ + rsbeq sp, r5, lr, lsr r9 │ │ │ │ + rsbeq sl, r4, ip, ror r7 │ │ │ │ + rsbeq sp, r5, r2, lsl r8 │ │ │ │ + rsbeq sl, r4, r0, asr r6 │ │ │ │ @ instruction: 0xffffeb31 │ │ │ │ - rsbeq sp, r5, r8, ror #17 │ │ │ │ - strhteq sp, [r5], #-136 @ 0xffffff78 │ │ │ │ - mlseq r5, r8, r7, sp │ │ │ │ - rsbeq sp, r5, r8, asr r7 │ │ │ │ - mlseq r4, r8, r5, sl │ │ │ │ - rsbeq sp, r5, r0, lsr r7 │ │ │ │ - rsbeq sl, r4, r0, ror r5 │ │ │ │ - rsbeq sp, r5, ip, ror r6 │ │ │ │ - strhteq sp, [r5], #-88 @ 0xffffffa8 │ │ │ │ - strhteq sp, [r5], #-94 @ 0xffffffa2 │ │ │ │ - strdeq sl, [r4], #-62 @ 0xffffffc2 @ │ │ │ │ - mlseq r5, lr, r5, sp │ │ │ │ - rsbeq sl, r4, r4, ror #7 │ │ │ │ - rsbeq r5, r4, r6, ror #28 │ │ │ │ - rsbeq sp, r5, r8, ror #10 │ │ │ │ - rsbeq sl, r4, r8, lsr #7 │ │ │ │ - rsbeq sp, r5, lr, lsl r5 │ │ │ │ - rsbeq sl, r4, lr, asr r3 │ │ │ │ - rsbeq sp, r5, r6, asr #9 │ │ │ │ - rsbeq sl, r4, r6, lsl #6 │ │ │ │ - rsbeq sp, r5, sl, lsr #9 │ │ │ │ - rsbeq sl, r4, sl, ror #5 │ │ │ │ - rsbeq sp, r5, sl, ror #8 │ │ │ │ - strhteq sl, [r4], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq sp, r5, r4, asr #8 │ │ │ │ - rsbeq sl, r4, sl, lsl #5 │ │ │ │ - rsbeq sp, r5, r0, lsr #8 │ │ │ │ - rsbeq sl, r4, r0, ror #4 │ │ │ │ - rsbeq sp, r5, r2, lsl #8 │ │ │ │ - rsbeq sl, r4, r0, asr #4 │ │ │ │ + strdeq sp, [r5], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq sp, r5, r0, asr #17 │ │ │ │ + rsbeq sp, r5, r0, lsr #15 │ │ │ │ + rsbeq sp, r5, r0, ror #14 │ │ │ │ + rsbeq sl, r4, r0, lsr #11 │ │ │ │ + rsbeq sp, r5, r8, lsr r7 │ │ │ │ + rsbeq sl, r4, r8, ror r5 │ │ │ │ + rsbeq sp, r5, r4, lsl #13 │ │ │ │ + rsbeq sp, r5, r0, asr #11 │ │ │ │ + rsbeq sp, r5, r6, asr #11 │ │ │ │ + rsbeq sl, r4, r6, lsl #8 │ │ │ │ + rsbeq sp, r5, r6, lsr #11 │ │ │ │ + rsbeq sl, r4, ip, ror #7 │ │ │ │ + rsbeq r5, r4, lr, ror #28 │ │ │ │ + rsbeq sp, r5, r0, ror r5 │ │ │ │ + strhteq sl, [r4], #-48 @ 0xffffffd0 │ │ │ │ + rsbeq sp, r5, r6, lsr #10 │ │ │ │ + rsbeq sl, r4, r6, ror #6 │ │ │ │ + rsbeq sp, r5, lr, asr #9 │ │ │ │ + rsbeq sl, r4, lr, lsl #6 │ │ │ │ + strhteq sp, [r5], #-66 @ 0xffffffbe │ │ │ │ + strdeq sl, [r4], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq sp, r5, r2, ror r4 │ │ │ │ + strhteq sl, [r4], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq sp, r5, ip, asr #8 │ │ │ │ + mlseq r4, r2, r2, sl │ │ │ │ + rsbeq sp, r5, r8, lsr #8 │ │ │ │ + rsbeq sl, r4, r8, ror #4 │ │ │ │ + rsbeq sp, r5, sl, lsl #8 │ │ │ │ + rsbeq sl, r4, r8, asr #4 │ │ │ │ @ instruction: 0x17d0f8df │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ vsri.8 q2, , #2 │ │ │ │ stmdacs r1, {r0, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi sp, [r1], r3, asr #32 │ │ │ │ @ instruction: 0xf8df4682 │ │ │ │ vst1.64 {d16}, [pc], r0 │ │ │ │ @@ -411019,15 +411019,15 @@ │ │ │ │ @ instruction: 0x4628461a │ │ │ │ blx 1361666 │ │ │ │ cmple r9, r1, lsl #16 │ │ │ │ tstlt r3, r9, lsr #22 │ │ │ │ movwcs r9, #64026 @ 0xfa1a │ │ │ │ strcc r6, [r1], #-19 @ 0xffffffed │ │ │ │ adcmi r9, r3, #14336 @ 0x3800 │ │ │ │ - blls 85bb74 │ │ │ │ + blls 85bb74 │ │ │ │ blcs 57e880 │ │ │ │ stmibge r9, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3018f8d8 │ │ │ │ biccc pc, ip, #13828096 @ 0xd30000 │ │ │ │ blcs 73342c │ │ │ │ stmibge r1, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf852a202 │ │ │ │ @@ -411086,98 +411086,98 @@ │ │ │ │ vsri.8 q2, , #8 │ │ │ │ @ instruction: 0xf7fffee3 │ │ │ │ blmi 1792d50 │ │ │ │ mrscs r2, R12_usr │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ cdp2 3, 13, cr15, cr10, cr8, {4} │ │ │ │ stmdblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbeq r5, r4, r0, lsl #24 │ │ │ │ - rsbeq sp, r5, sl, lsr #6 │ │ │ │ - rsbeq sl, r4, r8, ror #2 │ │ │ │ - strdeq sp, [r5], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq sl, r4, sl, lsr r1 │ │ │ │ - rsbeq sp, r5, sl, asr #5 │ │ │ │ - rsbeq sl, r4, r0, lsl r1 │ │ │ │ - rsbeq ip, r5, r6, lsl sp │ │ │ │ - mlseq r5, r0, r2, sp │ │ │ │ - rsbeq sl, r4, lr, asr #1 │ │ │ │ - rsbeq sp, r5, lr, ror #4 │ │ │ │ - rsbeq sl, r4, ip, lsr #1 │ │ │ │ - rsbeq sp, r5, ip, lsr r2 │ │ │ │ - rsbeq sl, r4, sl, ror r0 │ │ │ │ - rsbeq sp, r5, lr, lsl r2 │ │ │ │ - rsbeq sl, r4, sl, asr r0 │ │ │ │ - rsbeq sp, r5, r8, ror #3 │ │ │ │ - rsbeq sl, r4, r6, lsr #32 │ │ │ │ - rsbeq sp, r5, r6, asr #3 │ │ │ │ - rsbeq sl, r4, r4 │ │ │ │ - rsbeq sp, r5, r4, lsr #3 │ │ │ │ - rsbeq r9, r4, r2, ror #31 │ │ │ │ - rsbeq sp, r5, r2, lsl #3 │ │ │ │ - rsbeq r9, r4, r0, asr #31 │ │ │ │ - rsbeq sp, r5, r0, ror #2 │ │ │ │ - mlseq r4, lr, pc, r9 @ │ │ │ │ - rsbeq sp, r5, lr, lsr r1 │ │ │ │ - rsbeq r9, r4, ip, ror pc │ │ │ │ - rsbeq sp, r5, lr, lsl r1 │ │ │ │ + rsbeq r5, r4, r8, lsl #24 │ │ │ │ + rsbeq sp, r5, r2, lsr r3 │ │ │ │ + rsbeq sl, r4, r0, ror r1 │ │ │ │ + strdeq sp, [r5], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq sl, r4, r2, asr #2 │ │ │ │ + ldrdeq sp, [r5], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq sl, r4, r8, lsl r1 │ │ │ │ + rsbeq ip, r5, lr, lsl sp │ │ │ │ + mlseq r5, r8, r2, sp │ │ │ │ + ldrdeq sl, [r4], #-6 @ │ │ │ │ + rsbeq sp, r5, r6, ror r2 │ │ │ │ + strhteq sl, [r4], #-4 │ │ │ │ + rsbeq sp, r5, r4, asr #4 │ │ │ │ + rsbeq sl, r4, r2, lsl #1 │ │ │ │ rsbeq sp, r5, r6, lsr #4 │ │ │ │ - rsbeq sl, r5, r2, asr #28 │ │ │ │ - rsbeq sp, r5, r8, asr #1 │ │ │ │ - rsbeq r9, r4, r6, lsl #30 │ │ │ │ - rsbeq r6, r4, r0, lsr sp │ │ │ │ + rsbeq sl, r4, r2, rrx │ │ │ │ + strdeq sp, [r5], #-16 @ │ │ │ │ + rsbeq sl, r4, lr, lsr #32 │ │ │ │ + rsbeq sp, r5, lr, asr #3 │ │ │ │ + rsbeq sl, r4, ip │ │ │ │ + rsbeq sp, r5, ip, lsr #3 │ │ │ │ + rsbeq r9, r4, sl, ror #31 │ │ │ │ + rsbeq sp, r5, sl, lsl #3 │ │ │ │ + rsbeq r9, r4, r8, asr #31 │ │ │ │ + rsbeq sp, r5, r8, ror #2 │ │ │ │ + rsbeq r9, r4, r6, lsr #31 │ │ │ │ + rsbeq sp, r5, r6, asr #2 │ │ │ │ + rsbeq r9, r4, r4, lsl #31 │ │ │ │ + rsbeq sp, r5, r6, lsr #2 │ │ │ │ + rsbeq sp, r5, lr, lsr #4 │ │ │ │ + rsbeq sl, r5, sl, asr #28 │ │ │ │ + ldrdeq sp, [r5], #-0 @ │ │ │ │ + rsbeq r9, r4, lr, lsl #30 │ │ │ │ + rsbeq r6, r4, r8, lsr sp │ │ │ │ + mlseq r5, r6, r0, sp │ │ │ │ + ldrdeq r9, [r4], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r6, r4, r4, lsr sp │ │ │ │ + rsbeq sp, r5, lr, asr r0 │ │ │ │ + mlseq r4, ip, lr, r9 │ │ │ │ + rsbeq sp, r5, r2, lsl #3 │ │ │ │ + rsbeq sp, r5, r4, lsr #32 │ │ │ │ + rsbeq r9, r4, r2, ror #28 │ │ │ │ + rsbeq sp, r5, r4, asr r1 │ │ │ │ + rsbeq ip, r5, sl, ror #31 │ │ │ │ + rsbeq r9, r4, r8, lsr #28 │ │ │ │ + strhteq ip, [r5], #-250 @ 0xffffff06 │ │ │ │ + strdeq r9, [r4], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq ip, r5, r8, lsl #31 │ │ │ │ + rsbeq r9, r4, r6, asr #27 │ │ │ │ + rsbeq ip, r5, r6, asr pc │ │ │ │ + mlseq r4, r4, sp, r9 │ │ │ │ + rsbeq fp, r9, ip, lsr #21 │ │ │ │ rsbeq sp, r5, lr, lsl #1 │ │ │ │ - rsbeq r9, r4, ip, asr #29 │ │ │ │ - rsbeq r6, r4, ip, lsr #26 │ │ │ │ - rsbeq sp, r5, r6, asr r0 │ │ │ │ - mlseq r4, r4, lr, r9 │ │ │ │ - rsbeq sp, r5, sl, ror r1 │ │ │ │ - rsbeq sp, r5, ip, lsl r0 │ │ │ │ - rsbeq r9, r4, sl, asr lr │ │ │ │ - rsbeq sp, r5, ip, asr #2 │ │ │ │ - rsbeq ip, r5, r2, ror #31 │ │ │ │ - rsbeq r9, r4, r0, lsr #28 │ │ │ │ - strhteq ip, [r5], #-242 @ 0xffffff0e │ │ │ │ - strdeq r9, [r4], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq ip, r5, r0, lsl #31 │ │ │ │ - strhteq r9, [r4], #-222 @ 0xffffff22 │ │ │ │ - rsbeq ip, r5, lr, asr #30 │ │ │ │ - rsbeq r9, r4, ip, lsl #27 │ │ │ │ - rsbeq fp, r9, r4, lsr #21 │ │ │ │ - rsbeq sp, r5, r6, lsl #1 │ │ │ │ - mlseq r4, r0, sp, r1 │ │ │ │ - ldrdeq r9, [r4], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq ip, r5, r8, ror r8 │ │ │ │ - rsbeq ip, r5, r8, asr r9 │ │ │ │ - strhteq ip, [r5], #-234 @ 0xffffff16 │ │ │ │ - strdeq r9, [r4], #-200 @ 0xffffff38 @ │ │ │ │ - mlseq r5, r6, lr, ip │ │ │ │ - ldrdeq r9, [r4], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq ip, r5, sl, ror #28 │ │ │ │ - rsbeq r9, r4, sl, lsr #25 │ │ │ │ - rsbeq ip, r5, sl, lsr lr │ │ │ │ - rsbeq r9, r4, sl, ror ip │ │ │ │ - rsbeq ip, r5, sl, lsl #28 │ │ │ │ - rsbeq r9, r4, sl, asr #24 │ │ │ │ - rsbeq ip, r5, lr, asr #27 │ │ │ │ - rsbeq r9, r4, lr, lsl #24 │ │ │ │ - rsbeq ip, r5, sl, lsr sp │ │ │ │ - rsbeq r9, r4, sl, ror fp │ │ │ │ - strdeq ip, [r5], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq ip, r5, r8, lsr #29 │ │ │ │ - mlseq r4, sl, r9, r6 │ │ │ │ - strdeq ip, [r5], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r9, r4, sl, lsr fp │ │ │ │ - strdeq ip, [r5], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r9, r4, r2, lsr sl │ │ │ │ - ldrdeq ip, [r5], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r9, r4, r2, lsl sl │ │ │ │ - rsbeq ip, r5, r0, asr #24 │ │ │ │ - rsbeq ip, r5, r6, asr lr │ │ │ │ - rsbeq ip, r5, r4, lsl #28 │ │ │ │ - strhteq ip, [r5], #-210 @ 0xffffff2e │ │ │ │ + mlseq r4, r8, sp, r1 │ │ │ │ + ldrdeq r9, [r4], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq ip, r5, r0, lsl #17 │ │ │ │ + rsbeq ip, r5, r0, ror #18 │ │ │ │ + rsbeq ip, r5, r2, asr #29 │ │ │ │ + rsbeq r9, r4, r0, lsl #26 │ │ │ │ + mlseq r5, lr, lr, ip │ │ │ │ + ldrdeq r9, [r4], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq ip, r5, r2, ror lr │ │ │ │ + strhteq r9, [r4], #-194 @ 0xffffff3e │ │ │ │ + rsbeq ip, r5, r2, asr #28 │ │ │ │ + rsbeq r9, r4, r2, lsl #25 │ │ │ │ + rsbeq ip, r5, r2, lsl lr │ │ │ │ + rsbeq r9, r4, r2, asr ip │ │ │ │ + ldrdeq ip, [r5], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq r9, r4, r6, lsl ip │ │ │ │ + rsbeq ip, r5, r2, asr #26 │ │ │ │ + rsbeq r9, r4, r2, lsl #23 │ │ │ │ + strdeq ip, [r5], #-218 @ 0xffffff26 @ │ │ │ │ + strhteq ip, [r5], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r6, r4, r2, lsr #19 │ │ │ │ + rsbeq ip, r5, r2, lsl #26 │ │ │ │ + rsbeq r9, r4, r2, asr #22 │ │ │ │ + strdeq ip, [r5], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r9, r4, sl, lsr sl │ │ │ │ + ldrdeq ip, [r5], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r9, r4, sl, lsl sl │ │ │ │ + rsbeq ip, r5, r8, asr #24 │ │ │ │ + rsbeq ip, r5, lr, asr lr │ │ │ │ + rsbeq ip, r5, ip, lsl #28 │ │ │ │ + strhteq ip, [r5], #-218 @ 0xffffff26 │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strbcs pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r7], -r0, asr #8 │ │ │ │ @@ -411418,15 +411418,15 @@ │ │ │ │ @ instruction: 0xf66ce674 │ │ │ │ bmi 17a0304 │ │ │ │ cmppeq r0, #-2147483647 @ p-variant is OBSOLETE @ 0x80000001 │ │ │ │ @ instruction: 0xeeb74956 │ │ │ │ andls r2, r0, r0, lsl #22 │ │ │ │ ldc 4, cr4, [pc, #488] @ 1a502c │ │ │ │ ldrbtmi r1, [r9], #-2834 @ 0xfffff4ee │ │ │ │ - bleq 8604c8 │ │ │ │ + bleq 8604c8 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ vabal.u8 , d13, d1 │ │ │ │ strmi pc, [r4], -r1, asr #27 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ stmdami lr, {r0, r5, r7, pc}^ │ │ │ │ tstppl r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -411447,69 +411447,69 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq r9, pc, r8, ror pc @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, r5, lr, asr #19 │ │ │ │ + ldrdeq ip, [r5], #-150 @ 0xffffff6a @ │ │ │ │ @ instruction: 0xffffe57d │ │ │ │ - strhteq ip, [r5], #-196 @ 0xffffff3c │ │ │ │ - rsbeq ip, r5, sl, lsl #21 │ │ │ │ + strhteq ip, [r5], #-204 @ 0xffffff34 │ │ │ │ + mlseq r5, r2, sl, ip │ │ │ │ @ instruction: 0x000006b5 │ │ │ │ - rsbeq ip, r5, r6, lsl #19 │ │ │ │ - rsbeq r9, r4, r6, asr #15 │ │ │ │ + rsbeq ip, r5, lr, lsl #19 │ │ │ │ + rsbeq r9, r4, lr, asr #15 │ │ │ │ rsbeq r9, pc, r0, ror #29 │ │ │ │ - rsbeq ip, r5, r0, asr r9 │ │ │ │ - mlseq r4, r0, r7, r9 │ │ │ │ + rsbeq ip, r5, r8, asr r9 │ │ │ │ + mlseq r4, r8, r7, r9 │ │ │ │ @ instruction: 0xffffdc03 │ │ │ │ - strhteq ip, [r5], #-76 @ 0xffffffb4 │ │ │ │ - rsbeq ip, r5, r0, asr #24 │ │ │ │ - rsbeq ip, r5, r8, ror #17 │ │ │ │ - rsbeq r9, r4, r8, lsr #14 │ │ │ │ - rsbeq ip, r5, lr, asr #17 │ │ │ │ - rsbeq r9, r4, lr, lsl #14 │ │ │ │ - strdeq ip, [r5], #-70 @ 0xffffffba @ │ │ │ │ - strdeq ip, [r5], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq ip, r5, r6, ror #23 │ │ │ │ - rsbeq ip, r5, r8, lsl #24 │ │ │ │ - rsbeq ip, r5, r0, asr r8 │ │ │ │ - mlseq r4, r0, r6, r9 │ │ │ │ - rsbeq ip, r5, r6, lsr r8 │ │ │ │ - rsbeq r9, r4, r6, ror r6 │ │ │ │ - ldrdeq ip, [r5], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq ip, r5, sl, lsl ip │ │ │ │ - strdeq ip, [r5], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r9, r4, ip, lsr r6 │ │ │ │ + rsbeq ip, r5, r4, asr #9 │ │ │ │ + rsbeq ip, r5, r8, asr #24 │ │ │ │ + strdeq ip, [r5], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r9, r4, r0, lsr r7 │ │ │ │ + ldrdeq ip, [r5], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r9, r4, r6, lsl r7 │ │ │ │ + strdeq ip, [r5], #-78 @ 0xffffffb2 @ │ │ │ │ + strdeq ip, [r5], #-186 @ 0xffffff46 @ │ │ │ │ rsbeq ip, r5, lr, ror #23 │ │ │ │ - strhteq ip, [r5], #-54 @ 0xffffffca │ │ │ │ - rsbeq ip, r5, r6, lsr #15 │ │ │ │ - rsbeq r9, r4, r6, ror #11 │ │ │ │ - rsbeq ip, r5, r8, lsl #15 │ │ │ │ - rsbeq r9, r4, r6, asr #11 │ │ │ │ - rsbeq ip, r5, r0, lsl r4 │ │ │ │ - rsbeq ip, r5, sl, lsr #23 │ │ │ │ - rsbeq ip, r5, r2, asr #14 │ │ │ │ - rsbeq r9, r4, r2, lsl #11 │ │ │ │ - mlseq r5, r0, fp, ip │ │ │ │ - rsbeq ip, r5, lr, asr #23 │ │ │ │ - strdeq ip, [r5], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq r9, r4, sl, lsr r5 │ │ │ │ - rsbeq ip, r5, r6, lsr #23 │ │ │ │ - rsbeq ip, r5, r8, ror #23 │ │ │ │ - strhteq ip, [r5], #-102 @ 0xffffff9a │ │ │ │ - strdeq r9, [r4], #-70 @ 0xffffffba @ │ │ │ │ - ldrdeq ip, [r5], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq ip, r5, lr, asr #24 │ │ │ │ - rsbeq ip, r5, r2, ror r6 │ │ │ │ - strhteq r9, [r4], #-66 @ 0xffffffbe │ │ │ │ - rsbeq ip, r5, r4, lsr ip │ │ │ │ - rsbeq ip, r5, sl, ror #24 │ │ │ │ - rsbeq ip, r5, r8, lsr #12 │ │ │ │ - rsbeq r9, r4, r8, ror #8 │ │ │ │ + rsbeq ip, r5, r0, lsl ip │ │ │ │ + rsbeq ip, r5, r8, asr r8 │ │ │ │ + mlseq r4, r8, r6, r9 │ │ │ │ + rsbeq ip, r5, lr, lsr r8 │ │ │ │ + rsbeq r9, r4, lr, ror r6 │ │ │ │ + rsbeq ip, r5, r4, ror #23 │ │ │ │ + rsbeq ip, r5, r2, lsr #24 │ │ │ │ + rsbeq ip, r5, r4, lsl #16 │ │ │ │ + rsbeq r9, r4, r4, asr #12 │ │ │ │ + strdeq ip, [r5], #-182 @ 0xffffff4a @ │ │ │ │ + strhteq ip, [r5], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq ip, r5, lr, lsr #15 │ │ │ │ + rsbeq r9, r4, lr, ror #11 │ │ │ │ + mlseq r5, r0, r7, ip │ │ │ │ + rsbeq r9, r4, lr, asr #11 │ │ │ │ + rsbeq ip, r5, r8, lsl r4 │ │ │ │ + strhteq ip, [r5], #-178 @ 0xffffff4e │ │ │ │ + rsbeq ip, r5, sl, asr #14 │ │ │ │ + rsbeq r9, r4, sl, lsl #11 │ │ │ │ + mlseq r5, r8, fp, ip │ │ │ │ + ldrdeq ip, [r5], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq ip, r5, r2, lsl #14 │ │ │ │ + rsbeq r9, r4, r2, asr #10 │ │ │ │ + rsbeq ip, r5, lr, lsr #23 │ │ │ │ + strdeq ip, [r5], #-176 @ 0xffffff50 @ │ │ │ │ + strhteq ip, [r5], #-110 @ 0xffffff92 │ │ │ │ + strdeq r9, [r4], #-78 @ 0xffffffb2 @ │ │ │ │ + ldrdeq ip, [r5], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq ip, r5, r6, asr ip │ │ │ │ + rsbeq ip, r5, sl, ror r6 │ │ │ │ + strhteq r9, [r4], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq ip, r5, ip, lsr ip │ │ │ │ + rsbeq ip, r5, r2, ror ip │ │ │ │ + rsbeq ip, r5, r0, lsr r6 │ │ │ │ + rsbeq r9, r4, r0, ror r4 │ │ │ │ @ instruction: 0xf1064a6a │ │ │ │ stmdbmi sl!, {r2, r3, r4, r6, r8, r9}^ │ │ │ │ ldrbtmi r4, [sl], #-1592 @ 0xfffff9c8 │ │ │ │ strpl lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ vabal.u8 , d13, d0 │ │ │ │ @ instruction: 0x4604fc5f │ │ │ │ @@ -411609,38 +411609,38 @@ │ │ │ │ @ instruction: 0xf6724478 │ │ │ │ strbt pc, [pc], #3875 @ 1a5138 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ - rsbeq ip, r5, sl, lsr #22 │ │ │ │ - rsbeq ip, r5, r8, asr fp │ │ │ │ - rsbeq ip, r5, r6, asr #9 │ │ │ │ - rsbeq r9, r4, r6, lsl #6 │ │ │ │ - rsbeq ip, r5, lr, lsr fp │ │ │ │ - rsbeq ip, r5, lr, lsl #23 │ │ │ │ - rsbeq ip, r5, lr, ror r4 │ │ │ │ - strhteq r9, [r4], #-46 @ 0xffffffd2 │ │ │ │ + rsbeq ip, r5, r2, lsr fp │ │ │ │ + rsbeq ip, r5, r0, ror #22 │ │ │ │ + rsbeq ip, r5, lr, asr #9 │ │ │ │ + rsbeq r9, r4, lr, lsl #6 │ │ │ │ + rsbeq ip, r5, r6, asr #22 │ │ │ │ + mlseq r5, r6, fp, ip │ │ │ │ + rsbeq ip, r5, r6, lsl #9 │ │ │ │ + rsbeq r9, r4, r6, asr #5 │ │ │ │ + strhteq ip, [r5], #-182 @ 0xffffff4a │ │ │ │ + rsbeq ip, r5, r2, ror fp │ │ │ │ + rsbeq ip, r5, lr, lsr r4 │ │ │ │ + rsbeq r9, r4, lr, ror r2 │ │ │ │ + rsbeq ip, r5, r0, lsr #23 │ │ │ │ + rsbeq ip, r5, sl, asr #23 │ │ │ │ + rsbeq ip, r5, r4, lsl #8 │ │ │ │ + rsbeq r9, r4, r4, asr #4 │ │ │ │ rsbeq ip, r5, lr, lsr #23 │ │ │ │ - rsbeq ip, r5, sl, ror #22 │ │ │ │ - rsbeq ip, r5, r6, lsr r4 │ │ │ │ - rsbeq r9, r4, r6, ror r2 │ │ │ │ - mlseq r5, r8, fp, ip │ │ │ │ - rsbeq ip, r5, r2, asr #23 │ │ │ │ - strdeq ip, [r5], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r9, r4, ip, lsr r2 │ │ │ │ - rsbeq ip, r5, r6, lsr #23 │ │ │ │ - ldrdeq ip, [r5], #-176 @ 0xffffff50 @ │ │ │ │ - strhteq ip, [r5], #-48 @ 0xffffffd0 │ │ │ │ - strdeq r9, [r4], #-16 @ │ │ │ │ - rsbeq ip, r5, r8, lsr #23 │ │ │ │ - ldrdeq ip, [r5], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq ip, r5, r8, ror #6 │ │ │ │ - rsbeq r9, r4, r8, lsr #3 │ │ │ │ + ldrdeq ip, [r5], #-184 @ 0xffffff48 @ │ │ │ │ + strhteq ip, [r5], #-56 @ 0xffffffc8 │ │ │ │ + strdeq r9, [r4], #-24 @ 0xffffffe8 @ │ │ │ │ + strhteq ip, [r5], #-176 @ 0xffffff50 │ │ │ │ + rsbeq ip, r5, r2, ror #23 │ │ │ │ + rsbeq ip, r5, r0, ror r3 │ │ │ │ + strhteq r9, [r4], #-16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecfc3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrrc2 7, 15, pc, r4, cr15 @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -411650,16 +411650,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 0, pc, cr0, cr2, {3} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6724478 │ │ │ │ blls 224d14 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq ip, [r5], #-40 @ 0xffffffd8 │ │ │ │ - strdeq r9, [r4], #-8 @ │ │ │ │ + rsbeq ip, r5, r0, asr #5 │ │ │ │ + rsbeq r9, r4, r0, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3e06bc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, r5, lr, lsl #12 │ │ │ │ @@ -412028,20 +412028,20 @@ │ │ │ │ vqrdmulh.s d7, d1, d0 │ │ │ │ @ instruction: 0xf1a0fce1 │ │ │ │ ldc 0, cr0, [sp, #4] │ │ │ │ blx fedc03d4 │ │ │ │ ldc 0, cr15, [sp, #512] @ 0x200 │ │ │ │ stmdbeq r0, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ svclt 0x0000e637 │ │ │ │ - rsbeq ip, r5, r6, lsl #12 │ │ │ │ - rsbeq fp, r5, r6, asr #25 │ │ │ │ - rsbeq r8, r4, lr, lsr #23 │ │ │ │ - ldrdeq ip, [r5], #-80 @ 0xffffffb0 @ │ │ │ │ - mlseq r5, r0, ip, fp │ │ │ │ - rsbeq r8, r4, r8, ror fp │ │ │ │ + rsbeq ip, r5, lr, lsl #12 │ │ │ │ + rsbeq fp, r5, lr, asr #25 │ │ │ │ + strhteq r8, [r4], #-182 @ 0xffffff4a │ │ │ │ + ldrdeq ip, [r5], #-88 @ 0xffffffa8 @ │ │ │ │ + mlseq r5, r8, ip, fp │ │ │ │ + rsbeq r8, r4, r0, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecfc9f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf84cf285 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -412053,16 +412053,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf672300c │ │ │ │ stmdami r5, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx feae31fe │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq ip, r5, sl, ror #9 │ │ │ │ - rsbeq r8, r4, sl, lsr #21 │ │ │ │ + strdeq ip, [r5], #-66 @ 0xffffffbe @ │ │ │ │ + strhteq r8, [r4], #-162 @ 0xffffff5e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecfca4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vaddw.s8 , , d1 │ │ │ │ bls 2238e4 │ │ │ │ @@ -412075,16 +412075,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf672300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 1fe3256 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - mlseq r5, r2, r4, ip │ │ │ │ - rsbeq r8, r4, r2, asr sl │ │ │ │ + mlseq r5, sl, r4, ip │ │ │ │ + rsbeq r8, r4, sl, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecfcaa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 72982c │ │ │ │ blmi 751ac4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -412105,15 +412105,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ svc 0x00caf66b │ │ │ │ rsbeq r9, pc, sl, asr #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, r5, ip, asr r4 │ │ │ │ + rsbeq ip, r5, r4, ror #8 │ │ │ │ rsbeq r9, pc, r2, lsl r1 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r6, lsl #1 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -412145,16 +412145,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx e63360 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf6724478 │ │ │ │ strtmi pc, [r0], -sp, ror #21 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - rsbeq ip, r5, ip, ror r3 │ │ │ │ - rsbeq r8, r4, ip, lsr r9 │ │ │ │ + rsbeq ip, r5, r4, lsl #7 │ │ │ │ + rsbeq r8, r4, r4, asr #18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r5, asr #21 │ │ │ │ strmi r4, [r7], -r5, asr #23 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -412350,54 +412350,54 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r9, pc, r0, lsr r0 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, r5, ip, asr #6 │ │ │ │ + rsbeq ip, r5, r4, asr r3 │ │ │ │ @ instruction: 0xffffff19 │ │ │ │ - rsbeq ip, r5, ip, ror r3 │ │ │ │ - rsbeq ip, r5, r2, lsr r3 │ │ │ │ + rsbeq ip, r5, r4, lsl #7 │ │ │ │ + rsbeq ip, r5, sl, lsr r3 │ │ │ │ andeq r0, r0, r1, asr #6 │ │ │ │ - strhteq ip, [r5], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq r8, r4, sl, ror r8 │ │ │ │ + rsbeq ip, r5, r2, asr #5 │ │ │ │ + rsbeq r8, r4, r2, lsl #17 │ │ │ │ mlseq pc, r4, pc, r8 @ │ │ │ │ - rsbeq ip, r5, r4, lsl #5 │ │ │ │ - rsbeq r8, r4, r4, asr #16 │ │ │ │ + rsbeq ip, r5, ip, lsl #5 │ │ │ │ + rsbeq r8, r4, ip, asr #16 │ │ │ │ @ instruction: 0xfffffdf7 │ │ │ │ @ instruction: 0xfffffd8d │ │ │ │ - rsbeq ip, r5, r6, asr #4 │ │ │ │ - rsbeq r8, r4, r6, lsl #16 │ │ │ │ - rsbeq ip, r5, ip, lsr #4 │ │ │ │ - rsbeq r8, r4, ip, ror #15 │ │ │ │ + rsbeq ip, r5, lr, asr #4 │ │ │ │ + rsbeq r8, r4, lr, lsl #16 │ │ │ │ + rsbeq ip, r5, r4, lsr r2 │ │ │ │ + strdeq r8, [r4], #-116 @ 0xffffff8c @ │ │ │ │ @ instruction: 0xfffffcf3 │ │ │ │ @ instruction: 0xfffff6e3 │ │ │ │ - strhteq ip, [r5], #-16 │ │ │ │ - rsbeq r8, r4, r0, ror r7 │ │ │ │ - mlseq r5, r6, r1, ip │ │ │ │ - rsbeq r8, r4, r6, asr r7 │ │ │ │ - rsbeq ip, r5, lr, lsl #4 │ │ │ │ - rsbeq ip, r5, ip, lsr #4 │ │ │ │ - rsbeq ip, r5, ip, asr r1 │ │ │ │ - rsbeq r8, r4, ip, lsl r7 │ │ │ │ + strhteq ip, [r5], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq r8, r4, r8, ror r7 │ │ │ │ + mlseq r5, lr, r1, ip │ │ │ │ + rsbeq r8, r4, lr, asr r7 │ │ │ │ + rsbeq ip, r5, r6, lsl r2 │ │ │ │ + rsbeq ip, r5, r4, lsr r2 │ │ │ │ + rsbeq ip, r5, r4, ror #2 │ │ │ │ + rsbeq r8, r4, r4, lsr #14 │ │ │ │ + rsbeq ip, r5, r0, lsr #4 │ │ │ │ + rsbeq ip, r5, sl, asr #4 │ │ │ │ + rsbeq ip, r5, sl, lsr #2 │ │ │ │ + rsbeq r8, r4, sl, ror #13 │ │ │ │ + rsbeq ip, r5, ip, lsl #2 │ │ │ │ + rsbeq r8, r4, sl, asr #13 │ │ │ │ rsbeq ip, r5, r8, lsl r2 │ │ │ │ - rsbeq ip, r5, r2, asr #4 │ │ │ │ - rsbeq ip, r5, r2, lsr #2 │ │ │ │ - rsbeq r8, r4, r2, ror #13 │ │ │ │ - rsbeq ip, r5, r4, lsl #2 │ │ │ │ - rsbeq r8, r4, r2, asr #13 │ │ │ │ - rsbeq ip, r5, r0, lsl r2 │ │ │ │ - rsbeq ip, r5, r6, lsr r2 │ │ │ │ - strhteq ip, [r5], #-14 │ │ │ │ - rsbeq r8, r4, lr, ror r6 │ │ │ │ - rsbeq ip, r5, r6, lsr #4 │ │ │ │ - rsbeq ip, r5, ip, asr r2 │ │ │ │ - rsbeq ip, r5, r4, ror r0 │ │ │ │ - rsbeq r8, r4, r4, lsr r6 │ │ │ │ + rsbeq ip, r5, lr, lsr r2 │ │ │ │ + rsbeq ip, r5, r6, asr #1 │ │ │ │ + rsbeq r8, r4, r6, lsl #13 │ │ │ │ + rsbeq ip, r5, lr, lsr #4 │ │ │ │ + rsbeq ip, r5, r4, ror #4 │ │ │ │ + rsbeq ip, r5, ip, ror r0 │ │ │ │ + rsbeq r8, r4, ip, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecfcf8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 0, pc, cr14, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -412406,16 +412406,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf672300c │ │ │ │ stmdami r5, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf8e0f672 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq fp, r5, r2, ror #30 │ │ │ │ - rsbeq r8, r4, r2, lsr #10 │ │ │ │ + rsbeq fp, r5, sl, ror #30 │ │ │ │ + rsbeq r8, r4, sl, lsr #10 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ @ instruction: 0xf8d1b500 │ │ │ │ @ instruction: 0xf1bee004 │ │ │ │ ldcle 15, cr0, [r0, #-0] │ │ │ │ movwcs r6, #2057 @ 0x809 │ │ │ │ stmdbcc r4, {r1, r4, fp, sp, lr} │ │ │ │ and r3, r1, r4, lsl #20 │ │ │ │ @@ -412467,15 +412467,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r3, lsl #2 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf66b87f0 │ │ │ │ svclt 0x0000ecf6 │ │ │ │ ldrdeq r8, [pc], #-184 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq ip, [r5], #-6 │ │ │ │ + strhteq ip, [r5], #-14 │ │ │ │ rsbeq r8, pc, sl, ror #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecfd0c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ vsubhn.i16 d2, q2, q0 │ │ │ │ @@ -412513,21 +412513,21 @@ │ │ │ │ cmppcc r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff4ef671 │ │ │ │ strtmi r4, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xf6724478 │ │ │ │ strtmi pc, [r8], -r9, lsl #16 │ │ │ │ ldcllt 0, cr11, [r0, #20]! │ │ │ │ - rsbeq ip, r5, lr │ │ │ │ - strhteq r8, [r4], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq ip, r5, r6, lsl r0 │ │ │ │ + rsbeq r8, r4, r6, asr #7 │ │ │ │ @ instruction: 0xfffffe9b │ │ │ │ @ instruction: 0xfffffecd │ │ │ │ @ instruction: 0xfffffe83 │ │ │ │ - rsbeq fp, r5, r4, asr #31 │ │ │ │ - rsbeq r8, r4, r4, ror r3 │ │ │ │ + rsbeq fp, r5, ip, asr #31 │ │ │ │ + rsbeq r8, r4, ip, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecfd194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 769f1c │ │ │ │ blmi 7921b4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -412549,15 +412549,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf66bbd30 │ │ │ │ svclt 0x0000ec52 │ │ │ │ rsbeq r8, pc, sl, asr sl @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, r5, sl, lsr pc │ │ │ │ + rsbeq fp, r5, r2, asr #30 │ │ │ │ rsbeq r8, pc, r0, lsr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecfd210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ movwcc r4, #5644 @ 0x160c │ │ │ │ blcs 7ff24c │ │ │ │ @@ -412659,19 +412659,19 @@ │ │ │ │ stmdami sl, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6714478 │ │ │ │ strb pc, [sp, r9, ror #29]! @ │ │ │ │ rsbsvs r6, lr, pc, lsr #16 │ │ │ │ movwcs sp, #4288 @ 0x10c0 │ │ │ │ svclt 0x0000e7ce │ │ │ │ - rsbeq fp, r5, r8, asr lr │ │ │ │ - rsbeq fp, r5, r8, lsr #27 │ │ │ │ - rsbeq r8, r4, r6, asr r1 │ │ │ │ - rsbeq fp, r5, r6, lsl #27 │ │ │ │ - rsbeq r8, r4, r4, lsr r1 │ │ │ │ + rsbeq fp, r5, r0, ror #28 │ │ │ │ + strhteq fp, [r5], #-208 @ 0xffffff30 │ │ │ │ + rsbeq r8, r4, lr, asr r1 │ │ │ │ + rsbeq fp, r5, lr, lsl #27 │ │ │ │ + rsbeq r8, r4, ip, lsr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r2], pc, lsl #1 │ │ │ │ @ instruction: 0x461e4a7f │ │ │ │ strmi r4, [fp], r5, lsl #12 │ │ │ │ @@ -412727,15 +412727,15 @@ │ │ │ │ svclt 0x00d842b2 │ │ │ │ blcs 1aeeb4 │ │ │ │ @ instruction: 0xf8ddd1b8 │ │ │ │ strmi r8, [r0, #20] │ │ │ │ addhi pc, ip, r0, asr #6 │ │ │ │ bls 38cee8 │ │ │ │ andcc r6, r1, #1769472 @ 0x1b0000 │ │ │ │ - bllt 88aae8 │ │ │ │ + bllt 88aae8 │ │ │ │ eorle r2, r1, sl, lsl #20 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ andcs lr, r0, #43253760 @ 0x2940000 │ │ │ │ ldrdhi pc, [r4], -r5 @ │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strbtmi r0, [r3], -r3, lsl #4 │ │ │ │ bcc 2b42ec >::_M_default_append(unsigned int)@@Base+0x2e9e8> │ │ │ │ @@ -412800,18 +412800,18 @@ │ │ │ │ sbfx pc, r5, #27, #1 │ │ │ │ b 19e3d84 │ │ │ │ strmi r9, [r1], sl, lsl #26 │ │ │ │ svclt 0x0000e7b1 │ │ │ │ rsbeq r8, pc, r2, lsl r8 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r8, pc, r2, ror #13 │ │ │ │ - rsbeq fp, r5, ip, ror fp │ │ │ │ - rsbeq r7, r4, ip, lsr #30 │ │ │ │ - rsbeq fp, r5, lr, asr fp │ │ │ │ - rsbeq r7, r4, ip, lsl #30 │ │ │ │ + rsbeq fp, r5, r4, lsl #23 │ │ │ │ + rsbeq r7, r4, r4, lsr pc │ │ │ │ + rsbeq fp, r5, r6, ror #22 │ │ │ │ + rsbeq r7, r4, r4, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecfd604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ @ instruction: 0xf84ef3a2 │ │ │ │ ldc 6, cr15, [r2], {107} @ 0x6b │ │ │ │ @@ -412832,16 +412832,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r2], {113} @ 0x71 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6714478 │ │ │ │ blls 225a98 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq fp, r5, ip, asr #21 │ │ │ │ - rsbeq r7, r4, ip, ror lr │ │ │ │ + ldrdeq fp, [r5], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r7, r4, r4, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 261934 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ blcs ffee4808 │ │ │ │ @ instruction: 0xf8dfb0ab │ │ │ │ @@ -413608,98 +413608,98 @@ │ │ │ │ ldmdami r9, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2312 @ 0xfffff6f8 │ │ │ │ @ instruction: 0xff80f670 │ │ │ │ svclt 0x0000e531 │ │ │ │ rsbeq r8, pc, r8, ror #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r8, pc, r2, lsr r5 @ │ │ │ │ - rsbeq fp, r5, r8, asr #16 │ │ │ │ - rsbeq fp, r5, lr, lsr #14 │ │ │ │ - ldrdeq r7, [r4], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq fp, r5, ip, lsl #14 │ │ │ │ - strhteq r7, [r4], #-170 @ 0xffffff56 │ │ │ │ - rsbeq fp, r5, r0, ror r6 │ │ │ │ - rsbeq r7, r4, lr, lsl sl │ │ │ │ - strdeq fp, [r5], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r7, r4, r0, lsr #17 │ │ │ │ - ldrdeq fp, [r5], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r7, r4, lr, ror r8 │ │ │ │ - mlseq r5, lr, r4, fp │ │ │ │ - rsbeq r7, r4, ip, asr #16 │ │ │ │ - rsbeq fp, r5, lr, asr #8 │ │ │ │ - strdeq r7, [r4], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq fp, r5, r2, lsr #8 │ │ │ │ - ldrdeq r7, [r4], #-112 @ 0xffffff90 @ │ │ │ │ - ldrdeq fp, [r5], #-58 @ 0xffffffc6 @ │ │ │ │ - strhteq fp, [r5], #-52 @ 0xffffffcc │ │ │ │ - rsbeq r7, r4, ip, ror #14 │ │ │ │ - rsbeq sp, r8, r0, asr #17 │ │ │ │ - rsbeq fp, r5, r2, asr #6 │ │ │ │ - strdeq r7, [r4], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq fp, r5, ip, lsl #6 │ │ │ │ - strhteq r7, [r4], #-106 @ 0xffffff96 │ │ │ │ - rsbeq fp, r5, ip, ror #5 │ │ │ │ - mlseq r4, r8, r6, r7 │ │ │ │ + rsbeq fp, r5, r0, asr r8 │ │ │ │ + rsbeq fp, r5, r6, lsr r7 │ │ │ │ + rsbeq r7, r4, r4, ror #21 │ │ │ │ + rsbeq fp, r5, r4, lsl r7 │ │ │ │ + rsbeq r7, r4, r2, asr #21 │ │ │ │ + rsbeq fp, r5, r8, ror r6 │ │ │ │ + rsbeq r7, r4, r6, lsr #20 │ │ │ │ + strdeq fp, [r5], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r7, r4, r8, lsr #17 │ │ │ │ + ldrdeq fp, [r5], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r7, r4, r6, lsl #17 │ │ │ │ + rsbeq fp, r5, r6, lsr #9 │ │ │ │ + rsbeq r7, r4, r4, asr r8 │ │ │ │ + rsbeq fp, r5, r6, asr r4 │ │ │ │ + rsbeq r7, r4, r4, lsl #16 │ │ │ │ + rsbeq fp, r5, sl, lsr #8 │ │ │ │ + ldrdeq r7, [r4], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq fp, r5, r2, ror #7 │ │ │ │ + strhteq fp, [r5], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq r7, r4, r4, ror r7 │ │ │ │ + rsbeq sp, r8, r8, asr #17 │ │ │ │ + rsbeq fp, r5, sl, asr #6 │ │ │ │ + strdeq r7, [r4], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq fp, r5, r4, lsl r3 │ │ │ │ + rsbeq r7, r4, r2, asr #13 │ │ │ │ + strdeq fp, [r5], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r7, r4, r0, lsr #13 │ │ │ │ @ instruction: 0xfffff79f │ │ │ │ - rsbeq fp, r5, r6, lsl #6 │ │ │ │ - ldrdeq fp, [r5], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq fp, r5, r0, ror r2 │ │ │ │ - mlseq r4, ip, r0, r3 │ │ │ │ - rsbeq fp, r5, r0, lsr r2 │ │ │ │ - ldrdeq r7, [r4], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq fp, r5, r2, lsl r2 │ │ │ │ - rsbeq r7, r4, r0, asr #11 │ │ │ │ - rsbeq r3, r4, r6, lsr #32 │ │ │ │ - rsbeq fp, r5, r2, ror #3 │ │ │ │ - mlseq r4, r2, r5, r7 │ │ │ │ - rsbeq fp, r5, r6, asr #3 │ │ │ │ - rsbeq r7, r4, r6, ror r5 │ │ │ │ - rsbeq fp, r5, sl, lsr #3 │ │ │ │ - rsbeq r7, r4, r8, asr r5 │ │ │ │ - rsbeq fp, r5, r8, lsl #3 │ │ │ │ - ldrdeq fp, [r5], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq fp, r5, sl, ror #2 │ │ │ │ - rsbeq r7, r4, r8, lsl r5 │ │ │ │ - rsbeq fp, r5, r8, asr #2 │ │ │ │ - strdeq r7, [r4], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq fp, r5, ip, lsr #2 │ │ │ │ - ldrdeq r7, [r4], #-74 @ 0xffffffb6 @ │ │ │ │ - strdeq sl, [r5], #-0 @ │ │ │ │ - strdeq fp, [r5], #-12 @ │ │ │ │ - rsbeq r7, r4, ip, lsr #9 │ │ │ │ - rsbeq r4, r4, r0, lsl r3 │ │ │ │ - rsbeq fp, r5, ip, asr #1 │ │ │ │ - rsbeq r7, r4, ip, ror r4 │ │ │ │ - rsbeq fp, r5, r2, lsr #1 │ │ │ │ - rsbeq r7, r4, r2, asr r4 │ │ │ │ - rsbeq r4, r4, r6, ror r2 │ │ │ │ - rsbeq fp, r5, r6, rrx │ │ │ │ - rsbeq r7, r4, r6, lsl r4 │ │ │ │ - rsbeq fp, r5, ip, lsr r0 │ │ │ │ - rsbeq r7, r4, ip, ror #7 │ │ │ │ - rsbeq fp, r5, r0, lsl r0 │ │ │ │ - rsbeq r7, r4, r0, asr #7 │ │ │ │ - rsbeq sl, r5, r4, ror #31 │ │ │ │ - mlseq r4, r4, r3, r7 │ │ │ │ - strhteq r9, [r9], #-0 │ │ │ │ - mlseq r5, r2, r6, sl │ │ │ │ - rsbeq r2, r7, r8, asr #28 │ │ │ │ - rsbeq fp, r5, r2, lsr #32 │ │ │ │ - rsbeq pc, r3, r2, ror r3 @ │ │ │ │ - strhteq r7, [r4], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq r9, r5, r8, asr lr │ │ │ │ - rsbeq sl, r5, sl, ror #31 │ │ │ │ - ldrdeq sl, [r5], #-254 @ 0xffffff02 @ │ │ │ │ - strdeq r9, [r5], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq sl, r5, r6, ror #29 │ │ │ │ - mlseq r4, r6, r2, r7 │ │ │ │ - rsbeq sl, r5, ip, asr #29 │ │ │ │ - rsbeq r7, r4, ip, ror r2 │ │ │ │ - strhteq sl, [r5], #-226 @ 0xffffff1e │ │ │ │ - rsbeq r7, r4, r2, ror #4 │ │ │ │ + rsbeq fp, r5, lr, lsl #6 │ │ │ │ + ldrdeq fp, [r5], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq fp, r5, r8, ror r2 │ │ │ │ + rsbeq r3, r4, r4, lsr #1 │ │ │ │ + rsbeq fp, r5, r8, lsr r2 │ │ │ │ + rsbeq r7, r4, r6, ror #11 │ │ │ │ + rsbeq fp, r5, sl, lsl r2 │ │ │ │ + rsbeq r7, r4, r8, asr #11 │ │ │ │ + rsbeq r3, r4, lr, lsr #32 │ │ │ │ + rsbeq fp, r5, sl, ror #3 │ │ │ │ + mlseq r4, sl, r5, r7 │ │ │ │ + rsbeq fp, r5, lr, asr #3 │ │ │ │ + rsbeq r7, r4, lr, ror r5 │ │ │ │ + strhteq fp, [r5], #-18 @ 0xffffffee │ │ │ │ + rsbeq r7, r4, r0, ror #10 │ │ │ │ + mlseq r5, r0, r1, fp │ │ │ │ + ldrdeq fp, [r5], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq fp, r5, r2, ror r1 │ │ │ │ + rsbeq r7, r4, r0, lsr #10 │ │ │ │ + rsbeq fp, r5, r0, asr r1 │ │ │ │ + strdeq r7, [r4], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq fp, r5, r4, lsr r1 │ │ │ │ + rsbeq r7, r4, r2, ror #9 │ │ │ │ + strdeq sl, [r5], #-8 @ │ │ │ │ + rsbeq fp, r5, r4, lsl #2 │ │ │ │ + strhteq r7, [r4], #-68 @ 0xffffffbc │ │ │ │ + rsbeq r4, r4, r8, lsl r3 │ │ │ │ + ldrdeq fp, [r5], #-4 @ │ │ │ │ + rsbeq r7, r4, r4, lsl #9 │ │ │ │ + rsbeq fp, r5, sl, lsr #1 │ │ │ │ + rsbeq r7, r4, sl, asr r4 │ │ │ │ + rsbeq r4, r4, lr, ror r2 │ │ │ │ + rsbeq fp, r5, lr, rrx │ │ │ │ + rsbeq r7, r4, lr, lsl r4 │ │ │ │ + rsbeq fp, r5, r4, asr #32 │ │ │ │ + strdeq r7, [r4], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq fp, r5, r8, lsl r0 │ │ │ │ + rsbeq r7, r4, r8, asr #7 │ │ │ │ + rsbeq sl, r5, ip, ror #31 │ │ │ │ + mlseq r4, ip, r3, r7 │ │ │ │ + strhteq r9, [r9], #-8 │ │ │ │ + mlseq r5, sl, r6, sl │ │ │ │ + rsbeq r2, r7, r0, asr lr │ │ │ │ + rsbeq fp, r5, sl, lsr #32 │ │ │ │ + rsbeq pc, r3, sl, ror r3 @ │ │ │ │ + rsbeq r7, r4, r0, asr #9 │ │ │ │ + rsbeq r9, r5, r0, ror #28 │ │ │ │ + strdeq sl, [r5], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq sl, r5, r6, ror #31 │ │ │ │ + strdeq r9, [r5], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq sl, r5, lr, ror #29 │ │ │ │ + mlseq r4, lr, r2, r7 │ │ │ │ + ldrdeq sl, [r5], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r7, r4, r4, lsl #5 │ │ │ │ + strhteq sl, [r5], #-234 @ 0xffffff16 │ │ │ │ + rsbeq r7, r4, sl, ror #4 │ │ │ │ vrsubhn.i64 d4, , q12 │ │ │ │ mrc 12, 5, APSR_nzcv, cr0, cr7, {5} │ │ │ │ strtmi r8, [r8], -r0, asr #22 │ │ │ │ @ instruction: 0xf9f6f38a │ │ │ │ cdp 6, 3, cr4, cr8, cr8, {1} │ │ │ │ vmov.f64 d7, d0 │ │ │ │ @ instruction: 0xf3a18b47 │ │ │ │ @@ -413958,43 +413958,43 @@ │ │ │ │ teqpvc pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r4], {112} @ 0x70 │ │ │ │ stmdbls r8, {r0, r1, r2, r3, r4, fp, lr} │ │ │ │ @ instruction: 0xf6704478 │ │ │ │ @ instruction: 0xf7fffcbf │ │ │ │ svclt 0x0000ba70 │ │ │ │ - rsbeq sl, r5, sl, ror #24 │ │ │ │ - rsbeq r7, r4, sl, lsl r0 │ │ │ │ - rsbeq sl, r5, r0, asr ip │ │ │ │ - rsbeq r7, r4, r0 │ │ │ │ - rsbeq sl, r5, r8, lsl ip │ │ │ │ - rsbeq r6, r4, r8, asr #31 │ │ │ │ - rsbeq sl, r5, ip, asr #23 │ │ │ │ - rsbeq r6, r4, ip, ror pc │ │ │ │ - rsbeq sl, r5, r4, lsr #23 │ │ │ │ - rsbeq r6, r4, r4, asr pc │ │ │ │ - rsbeq sl, r5, ip, ror #22 │ │ │ │ - rsbeq r6, r4, ip, lsl pc │ │ │ │ - rsbeq sl, r5, ip, lsl fp │ │ │ │ - rsbeq r6, r4, ip, asr #29 │ │ │ │ - rsbeq sl, r5, lr, ror #21 │ │ │ │ - mlseq r4, lr, lr, r6 │ │ │ │ - rsbeq sl, r5, r0, asr #21 │ │ │ │ - rsbeq r6, r4, r0, ror lr │ │ │ │ - rsbeq sl, r5, r4, lsr #21 │ │ │ │ - rsbeq r6, r4, r4, asr lr │ │ │ │ - rsbeq sl, r5, r6, ror sl │ │ │ │ - rsbeq r6, r4, r6, lsr #28 │ │ │ │ - rsbeq sl, r5, r6, ror r9 │ │ │ │ - rsbeq sl, r5, r0, ror r9 │ │ │ │ - rsbeq r6, r4, r0, lsr #26 │ │ │ │ - rsbeq sl, r5, r4, asr r9 │ │ │ │ - rsbeq r6, r4, r2, lsl #26 │ │ │ │ - rsbeq sl, r5, r0, lsr r9 │ │ │ │ - rsbeq r6, r4, r0, ror #25 │ │ │ │ + rsbeq sl, r5, r2, ror ip │ │ │ │ + rsbeq r7, r4, r2, lsr #32 │ │ │ │ + rsbeq sl, r5, r8, asr ip │ │ │ │ + rsbeq r7, r4, r8 │ │ │ │ + rsbeq sl, r5, r0, lsr #24 │ │ │ │ + ldrdeq r6, [r4], #-240 @ 0xffffff10 @ │ │ │ │ + ldrdeq sl, [r5], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r6, r4, r4, lsl #31 │ │ │ │ + rsbeq sl, r5, ip, lsr #23 │ │ │ │ + rsbeq r6, r4, ip, asr pc │ │ │ │ + rsbeq sl, r5, r4, ror fp │ │ │ │ + rsbeq r6, r4, r4, lsr #30 │ │ │ │ + rsbeq sl, r5, r4, lsr #22 │ │ │ │ + ldrdeq r6, [r4], #-228 @ 0xffffff1c @ │ │ │ │ + strdeq sl, [r5], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r6, r4, r6, lsr #29 │ │ │ │ + rsbeq sl, r5, r8, asr #21 │ │ │ │ + rsbeq r6, r4, r8, ror lr │ │ │ │ + rsbeq sl, r5, ip, lsr #21 │ │ │ │ + rsbeq r6, r4, ip, asr lr │ │ │ │ + rsbeq sl, r5, lr, ror sl │ │ │ │ + rsbeq r6, r4, lr, lsr #28 │ │ │ │ + rsbeq sl, r5, lr, ror r9 │ │ │ │ + rsbeq sl, r5, r8, ror r9 │ │ │ │ + rsbeq r6, r4, r8, lsr #26 │ │ │ │ + rsbeq sl, r5, ip, asr r9 │ │ │ │ + rsbeq r6, r4, sl, lsl #26 │ │ │ │ + rsbeq sl, r5, r8, lsr r9 │ │ │ │ + rsbeq r6, r4, r8, ror #25 │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strbcs pc, [r8], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r6], -r8, asr #9 │ │ │ │ @@ -414070,15 +414070,15 @@ │ │ │ │ @ instruction: 0xf670300c │ │ │ │ ldmmi r8!, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ffa6517a │ │ │ │ ldmmi r6!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ msrmi R11_fiq, r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 86518a │ │ │ │ + blx 86518a │ │ │ │ @ instruction: 0x462148f3 │ │ │ │ @ instruction: 0xf6704478 │ │ │ │ sbfx pc, r5, #23, #19 │ │ │ │ @ instruction: 0x46304af1 │ │ │ │ ldrbtmi r9, [sl], #-2314 @ 0xfffff6f6 │ │ │ │ stc2l 3, cr15, [r8], #520 @ 0x208 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ @@ -414298,75 +414298,75 @@ │ │ │ │ svccc 0x00e54fdf │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq r7, pc, r8, ror #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, r5, r2, asr r8 │ │ │ │ + rsbeq sl, r5, sl, asr r8 │ │ │ │ @ instruction: 0xffffedad │ │ │ │ - strdeq sl, [r5], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq ip, r8, ip, ror sp │ │ │ │ + rsbeq sl, r5, r6, lsl #18 │ │ │ │ + rsbeq ip, r8, r4, lsl #27 │ │ │ │ andeq r0, r0, r7, lsl #14 │ │ │ │ - strdeq sl, [r5], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r6, r4, r4, lsr #23 │ │ │ │ + strdeq sl, [r5], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r6, r4, ip, lsr #23 │ │ │ │ strhteq r7, [pc], #-42 │ │ │ │ - strhteq sl, [r5], #-120 @ 0xffffff88 │ │ │ │ - rsbeq r6, r4, r6, ror #22 │ │ │ │ + rsbeq sl, r5, r0, asr #15 │ │ │ │ + rsbeq r6, r4, lr, ror #22 │ │ │ │ @ instruction: 0xffffe807 │ │ │ │ @ instruction: 0xffffe729 │ │ │ │ - rsbeq sl, r5, r6, ror r7 │ │ │ │ - rsbeq r6, r4, r6, lsr #22 │ │ │ │ - rsbeq sl, r5, ip, asr r7 │ │ │ │ - rsbeq r6, r4, ip, lsl #22 │ │ │ │ + rsbeq sl, r5, lr, ror r7 │ │ │ │ + rsbeq r6, r4, lr, lsr #22 │ │ │ │ + rsbeq sl, r5, r4, ror #14 │ │ │ │ + rsbeq r6, r4, r4, lsl fp │ │ │ │ @ instruction: 0xffffe62f │ │ │ │ - rsbeq r9, r5, r6, lsl #17 │ │ │ │ - rsbeq sl, r5, r8, asr #16 │ │ │ │ - strdeq sl, [r5], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r6, r4, r2, lsr #21 │ │ │ │ - ldrdeq sl, [r5], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r6, r4, r8, lsl #21 │ │ │ │ - rsbeq r9, r5, r8, asr #15 │ │ │ │ - strdeq sl, [r5], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq sl, r5, r4, lsl #13 │ │ │ │ - rsbeq r6, r4, r4, lsr sl │ │ │ │ - rsbeq sl, r5, r0, asr #15 │ │ │ │ - rsbeq r9, r5, ip, lsl #16 │ │ │ │ - rsbeq sl, r5, r0, lsr r6 │ │ │ │ - rsbeq r6, r4, r0, ror #19 │ │ │ │ - rsbeq sl, r5, r2, lsl r6 │ │ │ │ - rsbeq r6, r4, r0, asr #19 │ │ │ │ + rsbeq r9, r5, lr, lsl #17 │ │ │ │ + rsbeq sl, r5, r0, asr r8 │ │ │ │ + strdeq sl, [r5], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r6, r4, sl, lsr #21 │ │ │ │ + rsbeq sl, r5, r0, ror #13 │ │ │ │ + mlseq r4, r0, sl, r6 │ │ │ │ + ldrdeq r9, [r5], #-112 @ 0xffffff90 @ │ │ │ │ + strdeq sl, [r5], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq sl, r5, ip, lsl #13 │ │ │ │ + rsbeq r6, r4, ip, lsr sl │ │ │ │ + rsbeq sl, r5, r8, asr #15 │ │ │ │ + rsbeq r9, r5, r4, lsl r8 │ │ │ │ + rsbeq sl, r5, r8, lsr r6 │ │ │ │ + rsbeq r6, r4, r8, ror #19 │ │ │ │ + rsbeq sl, r5, sl, lsl r6 │ │ │ │ + rsbeq r6, r4, r8, asr #19 │ │ │ │ + rsbeq sl, r5, r6, ror r7 │ │ │ │ + rsbeq sl, r5, r0, lsr #15 │ │ │ │ + ldrdeq sl, [r5], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r6, r4, r2, lsl #19 │ │ │ │ + strhteq sl, [r5], #-116 @ 0xffffff8c │ │ │ │ rsbeq sl, r5, lr, ror #14 │ │ │ │ - mlseq r5, r8, r7, sl │ │ │ │ - rsbeq sl, r5, sl, asr #11 │ │ │ │ - rsbeq r6, r4, sl, ror r9 │ │ │ │ - rsbeq sl, r5, ip, lsr #15 │ │ │ │ - rsbeq sl, r5, r6, ror #14 │ │ │ │ - rsbeq sl, r5, r2, ror r5 │ │ │ │ - rsbeq r6, r4, r2, lsr #18 │ │ │ │ - rsbeq r9, r5, ip, ror #14 │ │ │ │ - mlseq r5, r2, r7, sl │ │ │ │ - rsbeq sl, r5, lr, lsr #10 │ │ │ │ - ldrdeq r6, [r4], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq sl, r5, r4, ror r7 │ │ │ │ - rsbeq sl, r5, lr, lsr #15 │ │ │ │ - rsbeq sl, r5, sl, ror #9 │ │ │ │ - mlseq r4, sl, r8, r6 │ │ │ │ - rsbeq sl, r5, ip, lsl #15 │ │ │ │ - rsbeq sl, r5, r6, asr #15 │ │ │ │ - rsbeq sl, r5, r2, lsr #9 │ │ │ │ - rsbeq r6, r4, r2, asr r8 │ │ │ │ - rsbeq r9, r5, ip, asr lr │ │ │ │ - rsbeq sl, r5, r2, lsr #15 │ │ │ │ - rsbeq sl, r5, lr, asr r4 │ │ │ │ - rsbeq r6, r4, lr, lsl #16 │ │ │ │ - rsbeq sl, r5, r6, lsl #15 │ │ │ │ - strhteq sl, [r5], #-120 @ 0xffffff88 │ │ │ │ - rsbeq sl, r5, r2, lsr #8 │ │ │ │ - ldrdeq r6, [r4], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq sl, r5, sl, ror r5 │ │ │ │ + rsbeq r6, r4, sl, lsr #18 │ │ │ │ + rsbeq r9, r5, r4, ror r7 │ │ │ │ + mlseq r5, sl, r7, sl │ │ │ │ + rsbeq sl, r5, r6, lsr r5 │ │ │ │ + rsbeq r6, r4, r6, ror #17 │ │ │ │ + rsbeq sl, r5, ip, ror r7 │ │ │ │ + strhteq sl, [r5], #-118 @ 0xffffff8a │ │ │ │ + strdeq sl, [r5], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r6, r4, r2, lsr #17 │ │ │ │ + mlseq r5, r4, r7, sl │ │ │ │ + rsbeq sl, r5, lr, asr #15 │ │ │ │ + rsbeq sl, r5, sl, lsr #9 │ │ │ │ + rsbeq r6, r4, sl, asr r8 │ │ │ │ + rsbeq r9, r5, r4, ror #28 │ │ │ │ + rsbeq sl, r5, sl, lsr #15 │ │ │ │ + rsbeq sl, r5, r6, ror #8 │ │ │ │ + rsbeq r6, r4, r6, lsl r8 │ │ │ │ + rsbeq sl, r5, lr, lsl #15 │ │ │ │ + rsbeq sl, r5, r0, asr #15 │ │ │ │ + rsbeq sl, r5, sl, lsr #8 │ │ │ │ + ldrdeq r6, [r4], #-122 @ 0xffffff86 @ │ │ │ │ @ instruction: 0xf1054a5a │ │ │ │ ldmdbmi sl, {r2, r3, r4, r5, r6, r8, r9}^ │ │ │ │ streq lr, [r0, -sp, asr #19] │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ vabdl.u8 , d10, d2 │ │ │ │ strmi pc, [r4], -r7, lsl #28 │ │ │ │ @@ -414450,38 +414450,38 @@ │ │ │ │ ldmdami ip, {r2, r3, r6, r7, sl, fp, sp, pc} │ │ │ │ msrmi (UNDEF: 109), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf826f670 │ │ │ │ @ instruction: 0x46214819 │ │ │ │ @ instruction: 0xf6704478 │ │ │ │ ldrt pc, [lr], #2273 @ 0x8e1 @ │ │ │ │ - rsbeq sl, r5, r0, ror #12 │ │ │ │ - mlseq r5, lr, r6, sl │ │ │ │ - rsbeq sl, r5, r6, lsr #5 │ │ │ │ - rsbeq r6, r4, r6, asr r6 │ │ │ │ - rsbeq sl, r5, sl, lsl #13 │ │ │ │ - rsbeq sl, r5, r8, asr #13 │ │ │ │ - rsbeq sl, r5, ip, ror #4 │ │ │ │ - rsbeq r6, r4, ip, lsl r6 │ │ │ │ - strhteq sl, [r5], #-96 @ 0xffffffa0 │ │ │ │ - rsbeq sl, r5, r2, lsl r7 │ │ │ │ - rsbeq sl, r5, r2, lsr r2 │ │ │ │ - rsbeq r6, r4, r2, ror #11 │ │ │ │ - strdeq sl, [r5], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq sl, r5, r8, lsr r7 │ │ │ │ - strdeq sl, [r5], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r6, r4, r8, lsr #11 │ │ │ │ - rsbeq sl, r5, r6, asr r7 │ │ │ │ - rsbeq sl, r5, r6, lsl r7 │ │ │ │ - strhteq sl, [r5], #-16 │ │ │ │ - rsbeq r6, r4, r0, ror #10 │ │ │ │ - rsbeq sl, r5, r6, lsr r7 │ │ │ │ - rsbeq sl, r5, r8, ror r7 │ │ │ │ - rsbeq sl, r5, r4, ror r1 │ │ │ │ - rsbeq r6, r4, r4, lsr #10 │ │ │ │ + rsbeq sl, r5, r8, ror #12 │ │ │ │ + rsbeq sl, r5, r6, lsr #13 │ │ │ │ + rsbeq sl, r5, lr, lsr #5 │ │ │ │ + rsbeq r6, r4, lr, asr r6 │ │ │ │ + mlseq r5, r2, r6, sl │ │ │ │ + ldrdeq sl, [r5], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq sl, r5, r4, ror r2 │ │ │ │ + rsbeq r6, r4, r4, lsr #12 │ │ │ │ + strhteq sl, [r5], #-104 @ 0xffffff98 │ │ │ │ + rsbeq sl, r5, sl, lsl r7 │ │ │ │ + rsbeq sl, r5, sl, lsr r2 │ │ │ │ + rsbeq r6, r4, sl, ror #11 │ │ │ │ + rsbeq sl, r5, r2, lsl #14 │ │ │ │ + rsbeq sl, r5, r0, asr #14 │ │ │ │ + rsbeq sl, r5, r0, lsl #4 │ │ │ │ + strhteq r6, [r4], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq sl, r5, lr, asr r7 │ │ │ │ + rsbeq sl, r5, lr, lsl r7 │ │ │ │ + strhteq sl, [r5], #-24 @ 0xffffffe8 │ │ │ │ + rsbeq r6, r4, r8, ror #10 │ │ │ │ + rsbeq sl, r5, lr, lsr r7 │ │ │ │ + rsbeq sl, r5, r0, lsl #15 │ │ │ │ + rsbeq sl, r5, ip, ror r1 │ │ │ │ + rsbeq r6, r4, ip, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fecff024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [r4], #-1020 @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -414491,16 +414491,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffd8f66f │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6704478 │ │ │ │ blls 2260a4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq sl, [r5], #-8 @ │ │ │ │ - rsbeq r6, r4, r8, lsl #9 │ │ │ │ + rsbeq sl, r5, r0, ror #1 │ │ │ │ + mlseq r4, r0, r4, r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fecff074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ stc2 2, cr15, [lr, #-520] @ 0xfffffdf8 │ │ │ │ @@ -414511,15 +414511,15 @@ │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ cmpcc ip, r3, asr #24 │ │ │ │ ldrbtmi r6, [fp], #-2122 @ 0xfffff7b6 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf66d0092 │ │ │ │ andcs pc, r1, pc, asr #18 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sl, r5, r6, lsl #13 │ │ │ │ + rsbeq sl, r5, lr, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecff0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 76be44 │ │ │ │ blmi 7940dc │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -414541,15 +414541,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf669bd30 │ │ │ │ svclt 0x0000ecbe │ │ │ │ rsbeq r6, pc, r2, lsr fp @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, r5, r6, lsr r6 │ │ │ │ + rsbeq sl, r5, lr, lsr r6 │ │ │ │ strdeq r6, [pc], #-168 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed0ab54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r0, asr #31 │ │ │ │ @ instruction: 0x2181f891 │ │ │ │ @@ -414701,16 +414701,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 3, cr15, cr2, cr15, {3} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf66f4478 │ │ │ │ blls 227d58 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq sl, r5, ip, lsr #7 │ │ │ │ - rsbeq r6, r4, ip, lsr r1 │ │ │ │ + strhteq sl, [r5], #-52 @ 0xffffffcc │ │ │ │ + rsbeq r6, r4, r4, asr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3e3674 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 19e64f8 │ │ │ │ ldclmi 2, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ blmi fec79c3c │ │ │ │ @@ -414882,30 +414882,30 @@ │ │ │ │ @ instruction: 0xf66f4478 │ │ │ │ strb pc, [pc, r9, lsl #27]! @ │ │ │ │ b 6e5e14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r6, pc, r0, lsr #16 │ │ │ │ - rsbeq sl, r5, ip, asr r3 │ │ │ │ - rsbeq sl, r5, lr, lsl r3 │ │ │ │ - rsbeq r6, r4, lr, lsr #1 │ │ │ │ + rsbeq sl, r5, r4, ror #6 │ │ │ │ + rsbeq sl, r5, r6, lsr #6 │ │ │ │ + strhteq r6, [r4], #-6 │ │ │ │ rsbeq r6, pc, r8, asr #15 │ │ │ │ - rsbeq sl, r5, r2, asr #5 │ │ │ │ - mlseq r5, r6, r1, sl │ │ │ │ - rsbeq r5, r4, r6, lsr #30 │ │ │ │ - rsbeq sl, r5, r0, ror #2 │ │ │ │ - strdeq r5, [r4], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq sl, r5, r6, asr #2 │ │ │ │ - ldrdeq r5, [r4], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq sl, r5, r0, lsl r1 │ │ │ │ - rsbeq sl, r5, r4, lsl #2 │ │ │ │ - mlseq r4, r2, lr, r5 │ │ │ │ - rsbeq sl, r5, r6, ror #1 │ │ │ │ - rsbeq r5, r4, r4, ror lr │ │ │ │ + rsbeq sl, r5, sl, asr #5 │ │ │ │ + mlseq r5, lr, r1, sl │ │ │ │ + rsbeq r5, r4, lr, lsr #30 │ │ │ │ + rsbeq sl, r5, r8, ror #2 │ │ │ │ + strdeq r5, [r4], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq sl, r5, lr, asr #2 │ │ │ │ + ldrdeq r5, [r4], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq sl, r5, r8, lsl r1 │ │ │ │ + rsbeq sl, r5, ip, lsl #2 │ │ │ │ + mlseq r4, sl, lr, r5 │ │ │ │ + rsbeq sl, r5, lr, ror #1 │ │ │ │ + rsbeq r5, r4, ip, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fecff6cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf9e2f282 │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @@ -414934,17 +414934,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrrc2 6, 6, pc, lr, cr15 @ │ │ │ │ @ instruction: 0xf04f4806 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 6, cr15, [r8, #-444] @ 0xfffffe44 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ - rsbeq sl, r5, r8, lsl r0 │ │ │ │ - rsbeq sl, r5, r4 │ │ │ │ - mlseq r4, r2, sp, r5 │ │ │ │ + rsbeq sl, r5, r0, lsr #32 │ │ │ │ + rsbeq sl, r5, ip │ │ │ │ + mlseq r4, sl, sp, r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 263a20 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ ssat pc, #5, pc, asr #17 @ │ │ │ │ @ instruction: 0xf8dfb0b1 │ │ │ │ @@ -415244,15 +415244,15 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9f2f66f │ │ │ │ stmdbls r8, {r0, r1, r2, r7, fp, lr} │ │ │ │ @ instruction: 0xf66f4478 │ │ │ │ blls 3e74d8 │ │ │ │ ldcls 5, cr14, [sp], {185} @ 0xb9 │ │ │ │ bls 84f674 │ │ │ │ - bls 881898 │ │ │ │ + bls 881898 │ │ │ │ blls 8c199c │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ strbmi r8, [fp], #-456 @ 0xfffffe38 │ │ │ │ blls 78d670 │ │ │ │ vnmlsls.f32 s20, s0, s25 │ │ │ │ bl 28da80 >::_M_default_append(unsigned int)@@Base+0x817c> │ │ │ │ andls r0, sl, #-1996488704 @ 0x89000000 │ │ │ │ @@ -415370,25 +415370,25 @@ │ │ │ │ @ instruction: 0xf668e4c6 │ │ │ │ cdp 14, 11, cr14, cr7, cr6, {2} │ │ │ │ ldrb r7, [r4, -r0, lsl #22] │ │ │ │ ... │ │ │ │ rsbeq r6, pc, ip, ror r4 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r6, pc, sl, asr r4 @ │ │ │ │ - mlseq r5, r4, sp, r9 │ │ │ │ - rsbeq r9, r5, sl, asr #23 │ │ │ │ - rsbeq r5, r4, sl, asr r9 │ │ │ │ - rsbeq r9, r5, ip, lsr #22 │ │ │ │ - strhteq r5, [r4], #-140 @ 0xffffff74 │ │ │ │ - rsbeq r9, r5, lr, asr #20 │ │ │ │ - ldrdeq r5, [r4], #-126 @ 0xffffff82 @ │ │ │ │ - strdeq r9, [r5], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r5, r4, sl, lsl #15 │ │ │ │ - rsbeq r9, r5, r8, asr r9 │ │ │ │ - rsbeq r9, r5, sl, lsr r9 │ │ │ │ + mlseq r5, ip, sp, r9 │ │ │ │ + ldrdeq r9, [r5], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r5, r4, r2, ror #18 │ │ │ │ + rsbeq r9, r5, r4, lsr fp │ │ │ │ + rsbeq r5, r4, r4, asr #17 │ │ │ │ + rsbeq r9, r5, r6, asr sl │ │ │ │ + rsbeq r5, r4, r6, ror #15 │ │ │ │ + rsbeq r9, r5, r2, lsl #20 │ │ │ │ + mlseq r4, r2, r7, r5 │ │ │ │ + rsbeq r9, r5, r0, ror #18 │ │ │ │ + rsbeq r9, r5, r2, asr #18 │ │ │ │ ldrbmi r4, [r0], -r9, lsr #12 │ │ │ │ blx 1465a6e │ │ │ │ andls r4, r8, r5, lsl #12 │ │ │ │ vmov.i32 q2, #-1073741824 @ 0xc0000000 │ │ │ │ bls 46791c │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwcs r9, #17154 @ 0x4302 │ │ │ │ @@ -416039,107 +416039,107 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff067042 │ │ │ │ strtmi r4, [r9], -r0, ror #16 │ │ │ │ @ instruction: 0xf66e4478 │ │ │ │ @ instruction: 0xf7fffc75 │ │ │ │ vadd.f64 d11, d23, d1 │ │ │ │ ldrb r7, [r6, r6, lsl #22] │ │ │ │ - ldrdeq r9, [r5], #-112 @ 0xffffff90 @ │ │ │ │ - strhteq r9, [r5], #-120 @ 0xffffff88 │ │ │ │ - rsbeq r5, r4, r6, asr #10 │ │ │ │ - rsbeq r9, r5, ip, lsl #15 │ │ │ │ - rsbeq r5, r4, sl, lsl r5 │ │ │ │ - rsbeq r9, r5, r6, ror r7 │ │ │ │ - rsbeq r9, r5, lr, lsr #14 │ │ │ │ - strhteq r5, [r4], #-76 @ 0xffffffb4 │ │ │ │ - rsbeq r9, r5, r8, ror r6 │ │ │ │ - rsbeq r5, r4, r6, lsl #8 │ │ │ │ - rsbeq r9, r5, r2, asr r6 │ │ │ │ - ldrdeq r5, [r4], #-62 @ 0xffffffc2 @ │ │ │ │ + ldrdeq r9, [r5], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r9, r5, r0, asr #15 │ │ │ │ + rsbeq r5, r4, lr, asr #10 │ │ │ │ + mlseq r5, r4, r7, r9 │ │ │ │ + rsbeq r5, r4, r2, lsr #10 │ │ │ │ + rsbeq r9, r5, lr, ror r7 │ │ │ │ + rsbeq r9, r5, r6, lsr r7 │ │ │ │ + rsbeq r5, r4, r4, asr #9 │ │ │ │ + rsbeq r9, r5, r0, lsl #13 │ │ │ │ + rsbeq r5, r4, lr, lsl #8 │ │ │ │ + rsbeq r9, r5, sl, asr r6 │ │ │ │ + rsbeq r5, r4, r6, ror #7 │ │ │ │ @ instruction: 0xfffff227 │ │ │ │ - rsbeq r9, r5, r6, ror r6 │ │ │ │ - rsbeq r9, r5, r0, asr r6 │ │ │ │ - rsbeq r9, r5, r4, lsr r5 │ │ │ │ - rsbeq r5, r4, r2, asr #5 │ │ │ │ - rsbeq r9, r5, r8, lsl r5 │ │ │ │ - rsbeq r5, r4, r6, lsr #5 │ │ │ │ - strdeq r9, [r5], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r5, r4, r4, lsl #5 │ │ │ │ - rsbeq r9, r5, r4, lsr #9 │ │ │ │ - rsbeq r5, r4, r2, lsr r2 │ │ │ │ - rsbeq r9, r5, r2, lsl #9 │ │ │ │ - rsbeq r5, r4, r0, lsl r2 │ │ │ │ - mlseq r4, sl, ip, r0 │ │ │ │ - rsbeq r9, r5, lr, asr #8 │ │ │ │ - ldrdeq r5, [r4], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r9, r5, ip, lsr #8 │ │ │ │ - rsbeq r9, r5, ip, ror r4 │ │ │ │ - rsbeq r9, r5, r0, lsl r4 │ │ │ │ - mlseq r4, ip, r1, r5 │ │ │ │ - strdeq r9, [r5], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r5, r4, ip, ror r1 │ │ │ │ - ldrdeq r9, [r5], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r5, r4, lr, asr r1 │ │ │ │ - rsbeq r0, r4, r2, asr #23 │ │ │ │ - mlseq r5, lr, r3, r9 │ │ │ │ - rsbeq r5, r4, ip, lsr #2 │ │ │ │ - rsbeq r7, r5, r0, asr #26 │ │ │ │ - rsbeq r9, r5, ip, ror #6 │ │ │ │ - strdeq r5, [r4], #-10 @ │ │ │ │ - rsbeq r9, r5, r0, asr #6 │ │ │ │ - rsbeq r5, r4, lr, asr #1 │ │ │ │ - rsbeq r1, r4, lr, ror #29 │ │ │ │ - mlseq r5, r8, pc, r5 @ │ │ │ │ - ldrdeq r9, [r5], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r5, r4, lr, asr r0 │ │ │ │ - strhteq r9, [r5], #-34 @ 0xffffffde │ │ │ │ - rsbeq r5, r4, r0, asr #32 │ │ │ │ - rsbeq r1, r4, r2, lsr #29 │ │ │ │ - rsbeq r9, r5, lr, ror r2 │ │ │ │ - rsbeq r5, r4, ip │ │ │ │ - rsbeq r9, r5, r2, asr r2 │ │ │ │ - rsbeq r4, r4, r0, ror #31 │ │ │ │ - rsbeq r9, r5, r4, lsr #4 │ │ │ │ - strhteq r4, [r4], #-242 @ 0xffffff0e │ │ │ │ - strdeq r9, [r5], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r4, r4, r4, lsl #31 │ │ │ │ - mlseq r9, lr, ip, r6 │ │ │ │ - rsbeq r8, r5, r0, lsl #5 │ │ │ │ - rsbeq r0, r7, r4, lsr sl │ │ │ │ - rsbeq r8, r5, r0, lsl ip │ │ │ │ - rsbeq ip, r3, r0, ror #30 │ │ │ │ - rsbeq r5, r4, r8, lsr #1 │ │ │ │ - rsbeq r7, r5, r8, asr #20 │ │ │ │ - ldrdeq r8, [r5], #-188 @ 0xffffff44 @ │ │ │ │ - ldrdeq r8, [r5], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r7, r5, sl, ror #21 │ │ │ │ - rsbeq r9, r5, r0, lsl #2 │ │ │ │ - mlseq r4, r0, lr, r4 │ │ │ │ - rsbeq r9, r5, r6, ror #1 │ │ │ │ - rsbeq r4, r4, r6, ror lr │ │ │ │ - rsbeq r9, r5, ip, asr #1 │ │ │ │ - rsbeq r4, r4, ip, asr lr │ │ │ │ - rsbeq r9, r5, r0 │ │ │ │ - mlseq r4, r0, sp, r4 │ │ │ │ - ldrdeq r8, [r5], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r4, r4, r4, ror #26 │ │ │ │ - rsbeq r8, r5, r8, lsr #31 │ │ │ │ - rsbeq r4, r4, r8, lsr sp │ │ │ │ - rsbeq r8, r5, sl, ror pc │ │ │ │ - rsbeq r4, r4, sl, lsl #26 │ │ │ │ - rsbeq r8, r5, lr, asr pc │ │ │ │ - rsbeq r4, r4, lr, ror #25 │ │ │ │ - rsbeq r8, r5, r2, asr #30 │ │ │ │ - ldrdeq r4, [r4], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r8, r5, r6, lsr #30 │ │ │ │ - strhteq r4, [r4], #-198 @ 0xffffff3a │ │ │ │ - ldrdeq r8, [r5], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r4, r4, r8, ror #24 │ │ │ │ - strhteq r8, [r5], #-236 @ 0xffffff14 │ │ │ │ - rsbeq r4, r4, ip, asr #24 │ │ │ │ + rsbeq r9, r5, lr, ror r6 │ │ │ │ + rsbeq r9, r5, r8, asr r6 │ │ │ │ + rsbeq r9, r5, ip, lsr r5 │ │ │ │ + rsbeq r5, r4, sl, asr #5 │ │ │ │ + rsbeq r9, r5, r0, lsr #10 │ │ │ │ + rsbeq r5, r4, lr, lsr #5 │ │ │ │ + rsbeq r9, r5, r2, lsl #10 │ │ │ │ + rsbeq r5, r4, ip, lsl #5 │ │ │ │ + rsbeq r9, r5, ip, lsr #9 │ │ │ │ + rsbeq r5, r4, sl, lsr r2 │ │ │ │ + rsbeq r9, r5, sl, lsl #9 │ │ │ │ + rsbeq r5, r4, r8, lsl r2 │ │ │ │ + rsbeq r0, r4, r2, lsr #25 │ │ │ │ + rsbeq r9, r5, r6, asr r4 │ │ │ │ + rsbeq r5, r4, r4, ror #3 │ │ │ │ + rsbeq r9, r5, r4, lsr r4 │ │ │ │ + rsbeq r9, r5, r4, lsl #9 │ │ │ │ + rsbeq r9, r5, r8, lsl r4 │ │ │ │ + rsbeq r5, r4, r4, lsr #3 │ │ │ │ + strdeq r9, [r5], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r5, r4, r4, lsl #3 │ │ │ │ + ldrdeq r9, [r5], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r5, r4, r6, ror #2 │ │ │ │ + rsbeq r0, r4, sl, asr #23 │ │ │ │ + rsbeq r9, r5, r6, lsr #7 │ │ │ │ + rsbeq r5, r4, r4, lsr r1 │ │ │ │ + rsbeq r7, r5, r8, asr #26 │ │ │ │ + rsbeq r9, r5, r4, ror r3 │ │ │ │ + rsbeq r5, r4, r2, lsl #2 │ │ │ │ + rsbeq r9, r5, r8, asr #6 │ │ │ │ + ldrdeq r5, [r4], #-6 @ │ │ │ │ + strdeq r1, [r4], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq r5, r5, r0, lsr #31 │ │ │ │ + ldrdeq r9, [r5], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq r5, r4, r6, rrx │ │ │ │ + strhteq r9, [r5], #-42 @ 0xffffffd6 │ │ │ │ + rsbeq r5, r4, r8, asr #32 │ │ │ │ + rsbeq r1, r4, sl, lsr #29 │ │ │ │ + rsbeq r9, r5, r6, lsl #5 │ │ │ │ + rsbeq r5, r4, r4, lsl r0 │ │ │ │ + rsbeq r9, r5, sl, asr r2 │ │ │ │ + rsbeq r4, r4, r8, ror #31 │ │ │ │ + rsbeq r9, r5, ip, lsr #4 │ │ │ │ + strhteq r4, [r4], #-250 @ 0xffffff06 │ │ │ │ + strdeq r9, [r5], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r4, r4, ip, lsl #31 │ │ │ │ + rsbeq r6, r9, r6, lsr #25 │ │ │ │ + rsbeq r8, r5, r8, lsl #5 │ │ │ │ + rsbeq r0, r7, ip, lsr sl │ │ │ │ + rsbeq r8, r5, r8, lsl ip │ │ │ │ + rsbeq ip, r3, r8, ror #30 │ │ │ │ + strhteq r5, [r4], #-0 │ │ │ │ + rsbeq r7, r5, r0, asr sl │ │ │ │ + rsbeq r8, r5, r4, ror #23 │ │ │ │ + ldrdeq r8, [r5], #-186 @ 0xffffff46 @ │ │ │ │ + strdeq r7, [r5], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r9, r5, r8, lsl #2 │ │ │ │ + mlseq r4, r8, lr, r4 │ │ │ │ + rsbeq r9, r5, lr, ror #1 │ │ │ │ + rsbeq r4, r4, lr, ror lr │ │ │ │ + ldrdeq r9, [r5], #-4 @ │ │ │ │ + rsbeq r4, r4, r4, ror #28 │ │ │ │ + rsbeq r9, r5, r8 │ │ │ │ + mlseq r4, r8, sp, r4 │ │ │ │ + ldrdeq r8, [r5], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r4, r4, ip, ror #26 │ │ │ │ + strhteq r8, [r5], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r4, r4, r0, asr #26 │ │ │ │ + rsbeq r8, r5, r2, lsl #31 │ │ │ │ + rsbeq r4, r4, r2, lsl sp │ │ │ │ + rsbeq r8, r5, r6, ror #30 │ │ │ │ + strdeq r4, [r4], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r8, r5, sl, asr #30 │ │ │ │ + ldrdeq r4, [r4], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r8, r5, lr, lsr #30 │ │ │ │ + strhteq r4, [r4], #-206 @ 0xffffff32 │ │ │ │ + rsbeq r8, r5, r0, ror #29 │ │ │ │ + rsbeq r4, r4, r0, ror ip │ │ │ │ + rsbeq r8, r5, r4, asr #29 │ │ │ │ + rsbeq r4, r4, r4, asr ip │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strbcs pc, [r8], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r6], -r8, asr #9 │ │ │ │ @@ -416414,15 +416414,15 @@ │ │ │ │ @ instruction: 0x4621485d │ │ │ │ @ instruction: 0xf66e4478 │ │ │ │ ldrt pc, [r3], -fp, lsl #19 @ │ │ │ │ @ instruction: 0xf1054a5b │ │ │ │ ldmdbmi fp, {r3, r4, r8, r9}^ │ │ │ │ ldc 6, cr4, [pc, #192] @ 1a9d34 │ │ │ │ ldrbtmi r1, [sl], #-2834 @ 0xfffff4ee │ │ │ │ - bleq 8652f8 │ │ │ │ + bleq 8652f8 │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ cdp 7, 11, cr7, cr7, cr1, {0} │ │ │ │ strls r2, [r0, -r0, lsl #22] │ │ │ │ cdp2 3, 10, cr15, cr6, cr8, {4} │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ adchi pc, sl, r0 │ │ │ │ vtst.8 q10, q0, q1 │ │ │ │ @@ -416443,75 +416443,75 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ ldrdeq r5, [pc], #-16 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r8, [r5], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r8, r5, r6, ror #25 │ │ │ │ @ instruction: 0xffffecff │ │ │ │ - rsbeq r8, r5, r0, asr #26 │ │ │ │ - ldrdeq r8, [r5], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r8, r5, r8, asr #26 │ │ │ │ + ldrdeq r8, [r5], #-206 @ 0xffffff32 @ │ │ │ │ andeq r0, r0, r5, ror r6 │ │ │ │ - rsbeq r8, r5, r0, lsl #25 │ │ │ │ - rsbeq r4, r4, lr, lsl #20 │ │ │ │ + rsbeq r8, r5, r8, lsl #25 │ │ │ │ + rsbeq r4, r4, r6, lsl sl │ │ │ │ rsbeq r5, pc, r4, lsr #2 │ │ │ │ - rsbeq r8, r5, r2, asr #24 │ │ │ │ - ldrdeq r4, [r4], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r8, r5, sl, asr #24 │ │ │ │ + ldrdeq r4, [r4], #-152 @ 0xffffff68 @ │ │ │ │ @ instruction: 0xffffe599 │ │ │ │ @ instruction: 0xffffeb97 │ │ │ │ - rsbeq r8, r5, r0, lsl #24 │ │ │ │ - mlseq r4, r0, r9, r4 │ │ │ │ - rsbeq r8, r5, r6, ror #23 │ │ │ │ - rsbeq r4, r4, r6, ror r9 │ │ │ │ + rsbeq r8, r5, r8, lsl #24 │ │ │ │ + mlseq r4, r8, r9, r4 │ │ │ │ + rsbeq r8, r5, lr, ror #23 │ │ │ │ + rsbeq r4, r4, lr, ror r9 │ │ │ │ @ instruction: 0xffffe4f9 │ │ │ │ - strdeq r7, [r5], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r8, r5, r2, ror #24 │ │ │ │ - rsbeq r8, r5, lr, ror fp │ │ │ │ - rsbeq r4, r4, lr, lsl #18 │ │ │ │ - rsbeq r8, r5, r4, ror #22 │ │ │ │ - strdeq r4, [r4], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r7, r5, sl, lsr r7 │ │ │ │ - rsbeq r8, r5, r4, lsl ip │ │ │ │ - rsbeq r8, r5, r0, lsr #22 │ │ │ │ - strhteq r4, [r4], #-128 @ 0xffffff80 │ │ │ │ - rsbeq r8, r5, r0, ror #23 │ │ │ │ - rsbeq r7, r5, r4, lsl #13 │ │ │ │ - rsbeq r8, r5, ip, asr #21 │ │ │ │ - rsbeq r4, r4, ip, asr r8 │ │ │ │ - rsbeq r8, r5, lr, lsr #21 │ │ │ │ - rsbeq r4, r4, ip, lsr r8 │ │ │ │ - mlseq r5, lr, fp, r8 │ │ │ │ - strdeq r8, [r5], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r8, r5, r8, ror #20 │ │ │ │ - strdeq r4, [r4], #-120 @ 0xffffff88 @ │ │ │ │ + strdeq r7, [r5], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r8, r5, sl, ror #24 │ │ │ │ + rsbeq r8, r5, r6, lsl #23 │ │ │ │ + rsbeq r4, r4, r6, lsl r9 │ │ │ │ + rsbeq r8, r5, ip, ror #22 │ │ │ │ + strdeq r4, [r4], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r7, r5, r2, asr #14 │ │ │ │ rsbeq r8, r5, ip, lsl ip │ │ │ │ + rsbeq r8, r5, r8, lsr #22 │ │ │ │ + strhteq r4, [r4], #-136 @ 0xffffff78 │ │ │ │ + rsbeq r8, r5, r8, ror #23 │ │ │ │ + rsbeq r7, r5, ip, lsl #13 │ │ │ │ + ldrdeq r8, [r5], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r4, r4, r4, ror #16 │ │ │ │ + strhteq r8, [r5], #-166 @ 0xffffff5a │ │ │ │ + rsbeq r4, r4, r4, asr #16 │ │ │ │ + rsbeq r8, r5, r6, lsr #23 │ │ │ │ + rsbeq r8, r5, r6, lsl #24 │ │ │ │ + rsbeq r8, r5, r0, ror sl │ │ │ │ + rsbeq r4, r4, r0, lsl #16 │ │ │ │ + rsbeq r8, r5, r4, lsr #24 │ │ │ │ + rsbeq r8, r5, lr, asr #23 │ │ │ │ + rsbeq r8, r5, r8, lsr #20 │ │ │ │ + strhteq r4, [r4], #-120 @ 0xffffff88 │ │ │ │ + strdeq r7, [r5], #-68 @ 0xffffffbc @ │ │ │ │ + strdeq r8, [r5], #-180 @ 0xffffff4c @ │ │ │ │ + ldrdeq r8, [r5], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r4, r4, r0, ror #14 │ │ │ │ + rsbeq r8, r5, sl, asr #23 │ │ │ │ + rsbeq r8, r5, r0, lsl #24 │ │ │ │ + rsbeq r8, r5, ip, lsl #19 │ │ │ │ + rsbeq r4, r4, ip, lsl r7 │ │ │ │ rsbeq r8, r5, r6, asr #23 │ │ │ │ - rsbeq r8, r5, r0, lsr #20 │ │ │ │ - strhteq r4, [r4], #-112 @ 0xffffff90 │ │ │ │ - rsbeq r7, r5, ip, ror #9 │ │ │ │ - rsbeq r8, r5, ip, ror #23 │ │ │ │ - rsbeq r8, r5, r8, asr #19 │ │ │ │ - rsbeq r4, r4, r8, asr r7 │ │ │ │ - rsbeq r8, r5, r2, asr #23 │ │ │ │ - strdeq r8, [r5], #-184 @ 0xffffff48 @ │ │ │ │ - rsbeq r8, r5, r4, lsl #19 │ │ │ │ - rsbeq r4, r4, r4, lsl r7 │ │ │ │ - strhteq r8, [r5], #-190 @ 0xffffff42 │ │ │ │ - rsbeq r8, r5, r4, lsl #10 │ │ │ │ - rsbeq r8, r5, ip, lsr #18 │ │ │ │ - strhteq r4, [r4], #-108 @ 0xffffff94 │ │ │ │ - rsbeq r7, r5, r6, asr #25 │ │ │ │ - mlseq r5, r8, fp, r8 │ │ │ │ - rsbeq r8, r5, r8, ror #17 │ │ │ │ - rsbeq r4, r4, r8, ror r6 │ │ │ │ - strdeq r7, [r5], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r8, r5, r0, ror fp │ │ │ │ - rsbeq r8, r5, r2, lsr #17 │ │ │ │ - rsbeq r4, r4, r2, lsr r6 │ │ │ │ + rsbeq r8, r5, ip, lsl #10 │ │ │ │ + rsbeq r8, r5, r4, lsr r9 │ │ │ │ + rsbeq r4, r4, r4, asr #13 │ │ │ │ + rsbeq r7, r5, lr, asr #25 │ │ │ │ + rsbeq r8, r5, r0, lsr #23 │ │ │ │ + strdeq r8, [r5], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r4, r4, r0, lsl #13 │ │ │ │ + rsbeq r7, r5, r6, lsl #6 │ │ │ │ + rsbeq r8, r5, r8, ror fp │ │ │ │ + rsbeq r8, r5, sl, lsr #17 │ │ │ │ + rsbeq r4, r4, sl, lsr r6 │ │ │ │ @ instruction: 0xf1054a3d │ │ │ │ ldmdbmi sp!, {r3, r5, r6, r8, r9} │ │ │ │ streq lr, [r0, -sp, asr #19] │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ vabdl.u8 , d8, d2 │ │ │ │ @ instruction: 0x4604fd3b │ │ │ │ @@ -416566,30 +416566,30 @@ │ │ │ │ ldmdami r4, {r0, r2, r8, sl, fp, sp, pc} │ │ │ │ bicscc pc, lr, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff94f66d │ │ │ │ @ instruction: 0x46214811 │ │ │ │ @ instruction: 0xf66e4478 │ │ │ │ ldrbt pc, [r7], #2127 @ 0x84f @ │ │ │ │ - rsbeq r8, r5, ip, lsr #10 │ │ │ │ - rsbeq r8, r5, r6, lsl sl │ │ │ │ - rsbeq r8, r5, lr, lsr #14 │ │ │ │ - strhteq r4, [r4], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r8, r5, r2, asr r5 │ │ │ │ - strdeq r8, [r5], #-152 @ 0xffffff68 @ │ │ │ │ - strdeq r8, [r5], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r4, r4, r4, lsl #9 │ │ │ │ - rsbeq r8, r5, ip, asr r6 │ │ │ │ - ldrdeq r8, [r5], #-154 @ 0xffffff66 @ │ │ │ │ - strhteq r8, [r5], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r4, r4, sl, asr #8 │ │ │ │ - strhteq r8, [r5], #-82 @ 0xffffffae │ │ │ │ - rsbeq r8, r5, r4, lsr #19 │ │ │ │ - rsbeq r8, r5, r0, ror r6 │ │ │ │ - rsbeq r4, r4, r0, lsl #8 │ │ │ │ + rsbeq r8, r5, r4, lsr r5 │ │ │ │ + rsbeq r8, r5, lr, lsl sl │ │ │ │ + rsbeq r8, r5, r6, lsr r7 │ │ │ │ + rsbeq r4, r4, r6, asr #9 │ │ │ │ + rsbeq r8, r5, sl, asr r5 │ │ │ │ + rsbeq r8, r5, r0, lsl #20 │ │ │ │ + strdeq r8, [r5], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r4, r4, ip, lsl #9 │ │ │ │ + rsbeq r8, r5, r4, ror #12 │ │ │ │ + rsbeq r8, r5, r2, ror #19 │ │ │ │ + rsbeq r8, r5, r2, asr #13 │ │ │ │ + rsbeq r4, r4, r2, asr r4 │ │ │ │ + strhteq r8, [r5], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r8, r5, ip, lsr #19 │ │ │ │ + rsbeq r8, r5, r8, ror r6 │ │ │ │ + rsbeq r4, r4, r8, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed01128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [lr], #-1020 @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -416599,16 +416599,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff56f66d │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf66e4478 │ │ │ │ blls 227fa0 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r8, [r5], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r4, r4, r4, lsl #7 │ │ │ │ + strdeq r8, [r5], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r4, r4, ip, lsl #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 26542c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, sp, lsl #22 │ │ │ │ vqsub.u8 d4, d16, d5 │ │ │ │ @@ -416805,27 +416805,27 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 6, 7, cr15, cr10, cr13, {3} │ │ │ │ svclt 0x0000e7d5 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00f19999 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - strhteq r8, [r5], #-130 @ 0xffffff7e │ │ │ │ - strhteq r8, [r5], #-122 @ 0xffffff86 │ │ │ │ - rsbeq r8, r5, r6, ror #14 │ │ │ │ - rsbeq r4, r4, lr, lsl #3 │ │ │ │ - rsbeq r8, r5, r4, lsl r7 │ │ │ │ - rsbeq r8, r5, r2, lsl #13 │ │ │ │ - rsbeq r4, r4, r8, lsr #1 │ │ │ │ - rsbeq r8, r5, r4, ror #12 │ │ │ │ - rsbeq r4, r4, sl, lsl #1 │ │ │ │ - rsbeq r8, r5, sl, asr #12 │ │ │ │ - rsbeq r4, r4, r0, ror r0 │ │ │ │ - rsbeq r8, r5, r0, lsr r6 │ │ │ │ - rsbeq r4, r4, r6, asr r0 │ │ │ │ + strhteq r8, [r5], #-138 @ 0xffffff76 │ │ │ │ + rsbeq r8, r5, r2, asr #15 │ │ │ │ + rsbeq r8, r5, lr, ror #14 │ │ │ │ + mlseq r4, r6, r1, r4 │ │ │ │ + rsbeq r8, r5, ip, lsl r7 │ │ │ │ + rsbeq r8, r5, sl, lsl #13 │ │ │ │ + strhteq r4, [r4], #-0 │ │ │ │ + rsbeq r8, r5, ip, ror #12 │ │ │ │ + mlseq r4, r2, r0, r4 │ │ │ │ + rsbeq r8, r5, r2, asr r6 │ │ │ │ + rsbeq r4, r4, r8, ror r0 │ │ │ │ + rsbeq r8, r5, r8, lsr r6 │ │ │ │ + rsbeq r4, r4, lr, asr r0 │ │ │ │ @ instruction: 0x4639483a │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r0, #436] @ 0x1b4 │ │ │ │ @ instruction: 0xf04f4838 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 6, 4, cr15, cr10, cr13, {3} │ │ │ │ ldmdami r6!, {r0, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @@ -416877,32 +416877,32 @@ │ │ │ │ @ instruction: 0x46494816 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r8, #-436]! @ 0xfffffe4c │ │ │ │ @ instruction: 0xf04f4814 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 6, cr15, [r2, #436]! @ 0x1b4 │ │ │ │ svclt 0x0000e73d │ │ │ │ - ldrdeq r8, [r5], #-80 @ 0xffffffb0 @ │ │ │ │ - strdeq r3, [r4], #-246 @ 0xffffff0a @ │ │ │ │ - strhteq r8, [r5], #-86 @ 0xffffffaa │ │ │ │ - ldrdeq r3, [r4], #-252 @ 0xffffff04 @ │ │ │ │ - mlseq r5, ip, r5, r8 │ │ │ │ - rsbeq r3, r4, r2, asr #31 │ │ │ │ - rsbeq r8, r5, r2, lsl #11 │ │ │ │ - rsbeq r3, r4, r8, lsr #31 │ │ │ │ - rsbeq r8, r5, r8, ror #10 │ │ │ │ - rsbeq r3, r4, lr, lsl #31 │ │ │ │ - rsbeq r8, r5, lr, asr #10 │ │ │ │ - rsbeq r3, r4, r4, ror pc │ │ │ │ - rsbeq r8, r5, r4, lsr r5 │ │ │ │ - rsbeq r3, r4, sl, asr pc │ │ │ │ - rsbeq r8, r5, sl, lsl r5 │ │ │ │ - rsbeq r3, r4, r0, asr #30 │ │ │ │ - rsbeq r8, r5, r0, lsl #10 │ │ │ │ - rsbeq r3, r4, r6, lsr #30 │ │ │ │ + ldrdeq r8, [r5], #-88 @ 0xffffffa8 @ │ │ │ │ + strdeq r3, [r4], #-254 @ 0xffffff02 @ │ │ │ │ + strhteq r8, [r5], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq r3, r4, r4, ror #31 │ │ │ │ + rsbeq r8, r5, r4, lsr #11 │ │ │ │ + rsbeq r3, r4, sl, asr #31 │ │ │ │ + rsbeq r8, r5, sl, lsl #11 │ │ │ │ + strhteq r3, [r4], #-240 @ 0xffffff10 │ │ │ │ + rsbeq r8, r5, r0, ror r5 │ │ │ │ + mlseq r4, r6, pc, r3 @ │ │ │ │ + rsbeq r8, r5, r6, asr r5 │ │ │ │ + rsbeq r3, r4, ip, ror pc │ │ │ │ + rsbeq r8, r5, ip, lsr r5 │ │ │ │ + rsbeq r3, r4, r2, ror #30 │ │ │ │ + rsbeq r8, r5, r2, lsr #10 │ │ │ │ + rsbeq r3, r4, r8, asr #30 │ │ │ │ + rsbeq r8, r5, r8, lsl #10 │ │ │ │ + rsbeq r3, r4, lr, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed0160c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ blx 1266e1c │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -416915,16 +416915,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [lr], {109} @ 0x6d │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf66d4478 │ │ │ │ blls 229ab0 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r8, r5, ip, ror #8 │ │ │ │ - mlseq r4, r4, lr, r3 │ │ │ │ + rsbeq r8, r5, r4, ror r4 │ │ │ │ + mlseq r4, ip, lr, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed01664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vaddw.s8 , q0, d1 │ │ │ │ bls 228ccc │ │ │ │ @@ -416938,16 +416938,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r0], #436 @ 0x1b4 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf66d4478 │ │ │ │ blls 229a54 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r8, r5, r0, lsl r4 │ │ │ │ - rsbeq r3, r4, r8, lsr lr │ │ │ │ + rsbeq r8, r5, r8, lsl r4 │ │ │ │ + rsbeq r3, r4, r0, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed016c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 76e448 │ │ │ │ blmi 7966e0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -416969,15 +416969,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf667bd30 │ │ │ │ svclt 0x0000e9bc │ │ │ │ rsbeq r4, pc, lr, lsr #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, r5, sl, lsl #7 │ │ │ │ + mlseq r5, r2, r3, r8 │ │ │ │ strdeq r4, [pc], #-68 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r8], r8, lsl #1 │ │ │ │ andcs r4, r1, #4, 12 @ 0x400000 │ │ │ │ @@ -417135,23 +417135,23 @@ │ │ │ │ msreq CPSR_f, r5, lsl #2 │ │ │ │ cmppcs r3, #64, 4 @ p-variant is OBSOLETE │ │ │ │ stc2 6, cr15, [sl], #-432 @ 0xfffffe50 │ │ │ │ svclt 0x0000e736 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - strhteq r8, [r5], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq r3, r4, r6, ror #25 │ │ │ │ - rsbeq r8, r5, r2, lsr #5 │ │ │ │ - rsbeq r3, r4, sl, asr #25 │ │ │ │ - rsbeq r8, r5, r6, asr r2 │ │ │ │ - strdeq r8, [r5], #-20 @ 0xffffffec @ │ │ │ │ - rsbeq r8, r5, r6, lsl #3 │ │ │ │ - strhteq r3, [r4], #-182 @ 0xffffff4a │ │ │ │ - rsbeq r8, r5, r4, lsr #2 │ │ │ │ + rsbeq r8, r5, r6, asr #5 │ │ │ │ + rsbeq r3, r4, lr, ror #25 │ │ │ │ + rsbeq r8, r5, sl, lsr #5 │ │ │ │ + ldrdeq r3, [r4], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r8, r5, lr, asr r2 │ │ │ │ + strdeq r8, [r5], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r8, r5, lr, lsl #3 │ │ │ │ + strhteq r3, [r4], #-190 @ 0xffffff42 │ │ │ │ + rsbeq r8, r5, ip, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed019f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 76e778 │ │ │ │ blmi 796a10 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -417173,15 +417173,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf667bd30 │ │ │ │ svclt 0x0000e824 │ │ │ │ strdeq r4, [pc], #-30 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, r5, sl, asr r0 │ │ │ │ + rsbeq r8, r5, r2, rrx │ │ │ │ rsbeq r4, pc, r4, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed01a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff0 │ │ │ │ vmin.s d20, d3, d4 │ │ │ │ @ instruction: 0x4603ff35 │ │ │ │ @@ -417425,15 +417425,15 @@ │ │ │ │ mlascs r9, fp, r8, pc @ │ │ │ │ @ instruction: 0x872ae9d3 │ │ │ │ @ instruction: 0xf8d3920f │ │ │ │ movwls r3, #57556 @ 0xe0d4 │ │ │ │ blge 3e627c │ │ │ │ blhi 466280 │ │ │ │ blls 7e6284 │ │ │ │ - blls 866288 │ │ │ │ + blls 866288 │ │ │ │ @ instruction: 0xf664f037 │ │ │ │ blne 146671c │ │ │ │ @ instruction: 0x4602ab1c │ │ │ │ cdp 3, 11, cr9, cr0, cr0, {0} │ │ │ │ blge a2d988 │ │ │ │ strtmi r4, [r9], -r6, lsl #12 │ │ │ │ stc 6, cr4, [sp, #320] @ 0x140 │ │ │ │ @@ -417804,15 +417804,15 @@ │ │ │ │ stmdami r2!, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ cdp2 6, 10, cr15, cr6, cr12, {3} │ │ │ │ ldc 7, cr14, [r5, #912] @ 0x390 │ │ │ │ vldr d10, [pc] @ 1ab238 │ │ │ │ @ instruction: 0xe63cdb13 │ │ │ │ blvc 7e68b4 │ │ │ │ - blhi 8668b8 │ │ │ │ + blhi 8668b8 │ │ │ │ blvc ff3e6d18 │ │ │ │ blx 5e6e10 │ │ │ │ movwcs fp, #8136 @ 0x1fc8 │ │ │ │ andcs fp, r1, #168, 30 @ 0x2a0 │ │ │ │ movwcs fp, #4056 @ 0xfd8 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ bls 775a60 │ │ │ │ @@ -417822,24 +417822,24 @@ │ │ │ │ ldr r7, [r0, r0, lsl #22]! │ │ │ │ blls 2e68f0 >::_M_default_append(unsigned int)@@Base+0x60fec> │ │ │ │ cdp 5, 11, cr14, cr0, cr15, {1} │ │ │ │ andcs r7, r1, #72, 22 @ 0x12000 │ │ │ │ strb r2, [sp, r0, lsl #6]! │ │ │ │ bl 468c1c │ │ │ │ ... │ │ │ │ - strdeq r7, [r5], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r3, r4, r4, lsr #6 │ │ │ │ + strdeq r7, [r5], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r3, r4, ip, lsr #6 │ │ │ │ rsbeq r3, pc, r2, lsr #20 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r7, [r5], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r3, r4, r2, ror #1 │ │ │ │ - rsbeq r7, r5, r2, lsr #13 │ │ │ │ - rsbeq r3, r4, sl, asr #1 │ │ │ │ - rsbeq r7, r5, r6, lsl #13 │ │ │ │ - rsbeq r3, r4, lr, lsr #1 │ │ │ │ + rsbeq r7, r5, r2, asr #13 │ │ │ │ + rsbeq r3, r4, sl, ror #1 │ │ │ │ + rsbeq r7, r5, sl, lsr #13 │ │ │ │ + ldrdeq r3, [r4], #-2 @ │ │ │ │ + rsbeq r7, r5, lr, lsl #13 │ │ │ │ + strhteq r3, [r4], #-6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r3, asr #21 │ │ │ │ strmi r4, [r7], -r3, asr #23 │ │ │ │ mcrmi 4, 6, r4, cr3, cr10, {3} │ │ │ │ @@ -418033,53 +418033,53 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r3, pc, r0, lsr r7 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, r5, ip, lsr #11 │ │ │ │ + strhteq r7, [r5], #-84 @ 0xffffffac │ │ │ │ @ instruction: 0xfffff53d │ │ │ │ - rsbeq r7, r5, r6, lsr #11 │ │ │ │ - rsbeq sl, r3, r2, lsl r7 │ │ │ │ + rsbeq r7, r5, lr, lsr #11 │ │ │ │ + rsbeq sl, r3, sl, lsl r7 │ │ │ │ @ instruction: 0xfffff49d │ │ │ │ - rsbeq r7, r5, sl, asr #10 │ │ │ │ - rsbeq r2, r4, r2, ror pc │ │ │ │ + rsbeq r7, r5, r2, asr r5 │ │ │ │ + rsbeq r2, r4, sl, ror pc │ │ │ │ rsbeq r3, pc, ip, lsl #13 │ │ │ │ - rsbeq r7, r5, r4, lsl r5 │ │ │ │ - rsbeq r2, r4, ip, lsr pc │ │ │ │ + rsbeq r7, r5, ip, lsl r5 │ │ │ │ + rsbeq r2, r4, r4, asr #30 │ │ │ │ @ instruction: 0xfffff183 │ │ │ │ - rsbeq r7, r5, r2, ror r5 │ │ │ │ - rsbeq r7, r5, sl, lsl r5 │ │ │ │ + rsbeq r7, r5, sl, ror r5 │ │ │ │ + rsbeq r7, r5, r2, lsr #10 │ │ │ │ andeq r0, r0, r3, lsl #5 │ │ │ │ - rsbeq r7, r5, r0, lsr #9 │ │ │ │ - rsbeq r2, r4, r8, asr #29 │ │ │ │ - rsbeq r7, r5, r6, lsl #9 │ │ │ │ - rsbeq r2, r4, lr, lsr #29 │ │ │ │ + rsbeq r7, r5, r8, lsr #9 │ │ │ │ + ldrdeq r2, [r4], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r7, r5, lr, lsl #9 │ │ │ │ + strhteq r2, [r4], #-230 @ 0xffffff1a │ │ │ │ @ instruction: 0xfffff07d │ │ │ │ @ instruction: 0xfffff00f │ │ │ │ - rsbeq r7, r5, r8, asr #8 │ │ │ │ - rsbeq r2, r4, r0, ror lr │ │ │ │ - rsbeq r7, r5, lr, lsr #8 │ │ │ │ - rsbeq r2, r4, r6, asr lr │ │ │ │ + rsbeq r7, r5, r0, asr r4 │ │ │ │ + rsbeq r2, r4, r8, ror lr │ │ │ │ + rsbeq r7, r5, r6, lsr r4 │ │ │ │ + rsbeq r2, r4, lr, asr lr │ │ │ │ @ instruction: 0xffffef71 │ │ │ │ - rsbeq r7, r5, r2, lsl #8 │ │ │ │ - rsbeq r2, r4, sl, lsr #28 │ │ │ │ + rsbeq r7, r5, sl, lsl #8 │ │ │ │ + rsbeq r2, r4, r2, lsr lr │ │ │ │ @ instruction: 0xfffff3f1 │ │ │ │ - mlseq r5, sl, r3, r7 │ │ │ │ - rsbeq r2, r4, r2, asr #27 │ │ │ │ - rsbeq r7, r5, r0, lsl #7 │ │ │ │ - rsbeq r2, r4, r6, lsr #27 │ │ │ │ - rsbeq r7, r5, r0, ror #6 │ │ │ │ - rsbeq r2, r4, r6, lsl #27 │ │ │ │ - rsbeq r7, r5, ip, lsr #9 │ │ │ │ - rsbeq r7, r5, r0, ror #7 │ │ │ │ - rsbeq r7, r5, sl, ror #8 │ │ │ │ - rsbeq r7, r5, r6, lsl r3 │ │ │ │ - rsbeq r2, r4, lr, lsr sp │ │ │ │ + rsbeq r7, r5, r2, lsr #7 │ │ │ │ + rsbeq r2, r4, sl, asr #27 │ │ │ │ + rsbeq r7, r5, r8, lsl #7 │ │ │ │ + rsbeq r2, r4, lr, lsr #27 │ │ │ │ + rsbeq r7, r5, r8, ror #6 │ │ │ │ + rsbeq r2, r4, lr, lsl #27 │ │ │ │ + strhteq r7, [r5], #-68 @ 0xffffffbc │ │ │ │ + rsbeq r7, r5, r8, ror #7 │ │ │ │ + rsbeq r7, r5, r2, ror r4 │ │ │ │ + rsbeq r7, r5, lr, lsl r3 │ │ │ │ + rsbeq r2, r4, r6, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed02880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 0, pc, cr4, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -418089,16 +418089,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fec6905a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf66c4478 │ │ │ │ blls 22a848 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r7, r5, r4, lsl #4 │ │ │ │ - rsbeq r2, r4, ip, lsr #24 │ │ │ │ + rsbeq r7, r5, ip, lsl #4 │ │ │ │ + rsbeq r2, r4, r4, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed028cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 76f654 │ │ │ │ blmi 7978ec │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -418120,15 +418120,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf666bd30 │ │ │ │ svclt 0x0000e8b6 │ │ │ │ rsbeq r3, pc, r2, lsr #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, r5, sl, lsl r3 │ │ │ │ + rsbeq r7, r5, r2, lsr #6 │ │ │ │ rsbeq r3, pc, r8, ror #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3e6c00 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf8ddb083 │ │ │ │ @@ -418974,15 +418974,15 @@ │ │ │ │ @ instruction: 0xf8cd9303 │ │ │ │ @ instruction: 0x960a9018 │ │ │ │ svclt 0x0000e087 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1 │ │ │ │ rsbeq r2, pc, lr, lsl #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r6, [r5], #-86 @ 0xffffffaa @ │ │ │ │ + ldrdeq r6, [r5], #-94 @ 0xffffffa2 @ │ │ │ │ bvs fe5e7cbc │ │ │ │ blgt ffd67f84 │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ bllt ffda7f8c │ │ │ │ blvc ffba7f90 │ │ │ │ blls ff5a7f94 │ │ │ │ movsvs pc, #12582912 @ 0xc00000 │ │ │ │ @@ -419126,15 +419126,15 @@ │ │ │ │ stcls 6, cr4, [r7, #-368] @ 0xfffffe90 │ │ │ │ svcls 0x000846bb │ │ │ │ b 11a7e5c │ │ │ │ blcs 1d33e0 │ │ │ │ svcge 0x0040f43f │ │ │ │ ldrdvs pc, [r0], -sl │ │ │ │ @ instruction: 0xf77f2e00 │ │ │ │ - blls 8583e8 │ │ │ │ + blls 8583e8 │ │ │ │ bcs 5e7f7c │ │ │ │ blle ffda81e4 │ │ │ │ bcs 1fd834 │ │ │ │ blge 1e7d58 │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ blgt 1e7d60 │ │ │ │ ldrbhi pc, [pc], -r0 @ │ │ │ │ @@ -420167,30 +420167,30 @@ │ │ │ │ @ instruction: 0x46294814 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1beb0d6 │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 6, cr15, [r2], #-424 @ 0xfffffe58 │ │ │ │ svclt 0x0000e711 │ │ │ │ - rsbeq r5, r5, sl, asr #31 │ │ │ │ - rsbeq r5, r5, r0, asr #11 │ │ │ │ - rsbeq r5, r5, r6, ror #9 │ │ │ │ - rsbeq r0, r4, r0, lsl #27 │ │ │ │ + ldrdeq r5, [r5], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r5, r5, r8, asr #11 │ │ │ │ + rsbeq r5, r5, lr, ror #9 │ │ │ │ + rsbeq r0, r4, r8, lsl #27 │ │ │ │ mlseq pc, r6, r4, r1 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r5, sl, lsr #9 │ │ │ │ - rsbeq r0, r4, r4, asr #26 │ │ │ │ - rsbeq r5, r5, sl, ror r3 │ │ │ │ - rsbeq r0, r4, r4, lsl ip │ │ │ │ - rsbeq r5, r5, r0, ror #6 │ │ │ │ - strdeq r0, [r4], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r5, r5, sl, lsr #6 │ │ │ │ - rsbeq r0, r4, r4, asr #23 │ │ │ │ - rsbeq r5, r5, ip, lsl #6 │ │ │ │ - rsbeq r0, r4, r6, lsr #23 │ │ │ │ + strhteq r5, [r5], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r0, r4, ip, asr #26 │ │ │ │ + rsbeq r5, r5, r2, lsl #7 │ │ │ │ + rsbeq r0, r4, ip, lsl ip │ │ │ │ + rsbeq r5, r5, r8, ror #6 │ │ │ │ + rsbeq r0, r4, r2, lsl #24 │ │ │ │ + rsbeq r5, r5, r2, lsr r3 │ │ │ │ + rsbeq r0, r4, ip, asr #23 │ │ │ │ + rsbeq r5, r5, r4, lsl r3 │ │ │ │ + rsbeq r0, r4, lr, lsr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 468c3c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ stmdbeq r0!, {r2, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldclvs 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ bge 1936b98 │ │ │ │ @@ -420507,15 +420507,15 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r9, sl, pc} │ │ │ │ blls b528bc │ │ │ │ tstls r0, #1769472 @ 0x1b0000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ blls a9289c │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ ldmdavs fp, {r0, r3, r5, r8, r9, fp, ip, pc} │ │ │ │ - blls 8928a0 │ │ │ │ + blls 8928a0 │ │ │ │ strpl lr, [lr, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ bls 1687d08 │ │ │ │ ldmdals r7, {r3, r4, sl, fp, ip, pc} │ │ │ │ smlatbls r3, r1, r9, r6 │ │ │ │ bvs ad41d8 │ │ │ │ mrrcls 4, 0, r9, r2, cr2 │ │ │ │ @@ -420527,15 +420527,15 @@ │ │ │ │ mrcls 5, 0, r9, cr7, cr5, {2} │ │ │ │ strbeq pc, [fp, #-1600]! @ 0xfffff9c0 @ │ │ │ │ vmin.u d20, d15, d16 │ │ │ │ blmi fac8c4 │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ strls r4, [r0, #-1147] @ 0xfffffb85 │ │ │ │ @ instruction: 0xf668461c │ │ │ │ - bls 86bd24 │ │ │ │ + bls 86bd24 │ │ │ │ stmdacs r0, {r4, sp, lr} │ │ │ │ ldrhi pc, [r9], #2 │ │ │ │ @ instruction: 0xf6404630 │ │ │ │ vrshl.u64 q8, q14, │ │ │ │ strtmi pc, [r3], -fp, ror #21 │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf6689500 │ │ │ │ @@ -420571,23 +420571,23 @@ │ │ │ │ ldrdls pc, [ip], sp │ │ │ │ ldrsbhi pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ svclt 0x0000e058 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ rsbeq r1, pc, r6, asr #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r4, r8, ip, r0 │ │ │ │ + rsbeq r0, r4, r0, lsr #25 │ │ │ │ strdeq r1, [pc], #-8 @ │ │ │ │ - rsbeq r5, r5, r8, lsr #32 │ │ │ │ - rsbeq r0, r4, r4, asr #17 │ │ │ │ - rsbeq sp, r3, r4, lsl r6 │ │ │ │ - strdeq r4, [r5], #-238 @ 0xffffff12 @ │ │ │ │ - mlseq r5, r2, lr, r4 │ │ │ │ - rsbeq r4, r5, r4, asr lr │ │ │ │ - rsbeq r4, r5, r4, asr #26 │ │ │ │ + rsbeq r5, r5, r0, lsr r0 │ │ │ │ + rsbeq r0, r4, ip, asr #17 │ │ │ │ + rsbeq sp, r3, ip, lsl r6 │ │ │ │ + rsbeq r4, r5, r6, lsl #30 │ │ │ │ + mlseq r5, sl, lr, r4 │ │ │ │ + rsbeq r4, r5, ip, asr lr │ │ │ │ + rsbeq r4, r5, ip, asr #26 │ │ │ │ vmax.u q10, , q0 │ │ │ │ strtmi pc, [r1], -r9, lsl #21 │ │ │ │ @ instruction: 0xf6409c1c │ │ │ │ movwls r0, #893 @ 0x37d │ │ │ │ ldrtmi r2, [fp], -r4, lsl #4 │ │ │ │ @ instruction: 0xf6676824 │ │ │ │ @ instruction: 0xf844ff9b │ │ │ │ @@ -421324,76 +421324,76 @@ │ │ │ │ strbmi r2, [r3], -r4, lsl #4 │ │ │ │ ldmdavs pc!, {r0, r5, r9, sl, lr} @ │ │ │ │ @ instruction: 0xf9e0f667 │ │ │ │ eoreq pc, r5, r7, asr #16 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaf72 │ │ │ │ svclt 0x0000ba93 │ │ │ │ - strhteq r4, [r5], #-180 @ 0xffffff4c │ │ │ │ - rsbeq r0, r4, ip, asr #8 │ │ │ │ - rsbeq r4, r5, r2, ror #22 │ │ │ │ - rsbeq r4, r5, r6, asr #22 │ │ │ │ - rsbeq r4, r5, sl, lsr #22 │ │ │ │ - rsbeq r4, r5, lr, lsl #22 │ │ │ │ - strdeq r4, [r5], #-162 @ 0xffffff5e @ │ │ │ │ - ldrdeq r4, [r5], #-166 @ 0xffffff5a @ │ │ │ │ - strhteq r4, [r5], #-170 @ 0xffffff56 │ │ │ │ - mlseq r5, lr, sl, r4 │ │ │ │ - rsbeq r4, r5, r2, lsl #21 │ │ │ │ - rsbeq r4, r5, r6, ror #20 │ │ │ │ - rsbeq r4, r5, sl, asr #20 │ │ │ │ - rsbeq r4, r5, lr, lsr #20 │ │ │ │ - rsbeq r4, r5, r2, lsl sl │ │ │ │ - strdeq r4, [r5], #-150 @ 0xffffff6a @ │ │ │ │ - ldrdeq r4, [r5], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r4, r5, sl, asr #19 │ │ │ │ - rsbeq r4, r5, r4, ror r9 │ │ │ │ - rsbeq r4, r5, lr, ror #18 │ │ │ │ - rsbeq r4, r5, r0, lsl r9 │ │ │ │ - rsbeq r4, r5, sl, lsl #18 │ │ │ │ - rsbeq r4, r5, r6, lsr #17 │ │ │ │ - rsbeq r4, r5, sl, lsl #17 │ │ │ │ - rsbeq r4, r5, lr, ror #16 │ │ │ │ - rsbeq r4, r5, r2, asr r8 │ │ │ │ - rsbeq r4, r5, r6, lsr r8 │ │ │ │ - rsbeq r4, r5, sl, lsl r8 │ │ │ │ - strdeq r4, [r5], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq r4, r5, r2, ror #15 │ │ │ │ - rsbeq r4, r5, r6, asr #15 │ │ │ │ - rsbeq r4, r5, sl, lsr #15 │ │ │ │ - rsbeq r4, r5, lr, lsl #15 │ │ │ │ - rsbeq r4, r5, r2, ror r7 │ │ │ │ - rsbeq r4, r5, r6, lsr r7 │ │ │ │ - rsbeq r4, r5, sl, lsl r7 │ │ │ │ - strdeq r4, [r5], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r4, r5, r2, ror #13 │ │ │ │ - rsbeq r4, r5, r4, asr #13 │ │ │ │ - rsbeq r4, r5, ip, lsl #13 │ │ │ │ - rsbeq r4, r5, lr, ror #12 │ │ │ │ - rsbeq r4, r5, r6, lsr r6 │ │ │ │ - rsbeq r4, r5, r8, lsl r6 │ │ │ │ - rsbeq r4, r5, r0, ror #11 │ │ │ │ - rsbeq r4, r5, r8, lsr #11 │ │ │ │ - rsbeq r4, r5, r4, lsr #11 │ │ │ │ - rsbeq r4, r5, r2, lsr #11 │ │ │ │ - strdeq r4, [r5], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r4, r5, r0, lsl #9 │ │ │ │ - rsbeq r4, r5, r2, lsl #9 │ │ │ │ - rsbeq pc, r3, ip, lsl sp @ │ │ │ │ - rsbeq r4, r5, r0, asr #8 │ │ │ │ - rsbeq r4, r5, lr, lsr r4 │ │ │ │ - rsbeq r4, r5, sl, lsr #7 │ │ │ │ - rsbeq r4, r5, r6, lsr #7 │ │ │ │ - rsbeq pc, r3, sl, asr #24 │ │ │ │ - rsbeq r4, r5, r4, ror #6 │ │ │ │ - rsbeq pc, r3, r0, lsl #24 │ │ │ │ - strdeq r4, [r5], #-36 @ 0xffffffdc @ │ │ │ │ - mlseq r3, r0, fp, pc @ │ │ │ │ - ldrdeq r4, [r5], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq pc, r3, r8, ror fp @ │ │ │ │ + strhteq r4, [r5], #-188 @ 0xffffff44 │ │ │ │ + rsbeq r0, r4, r4, asr r4 │ │ │ │ + rsbeq r4, r5, sl, ror #22 │ │ │ │ + rsbeq r4, r5, lr, asr #22 │ │ │ │ + rsbeq r4, r5, r2, lsr fp │ │ │ │ + rsbeq r4, r5, r6, lsl fp │ │ │ │ + strdeq r4, [r5], #-170 @ 0xffffff56 @ │ │ │ │ + ldrdeq r4, [r5], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r4, r5, r2, asr #21 │ │ │ │ + rsbeq r4, r5, r6, lsr #21 │ │ │ │ + rsbeq r4, r5, sl, lsl #21 │ │ │ │ + rsbeq r4, r5, lr, ror #20 │ │ │ │ + rsbeq r4, r5, r2, asr sl │ │ │ │ + rsbeq r4, r5, r6, lsr sl │ │ │ │ + rsbeq r4, r5, sl, lsl sl │ │ │ │ + strdeq r4, [r5], #-158 @ 0xffffff62 @ │ │ │ │ + ldrdeq r4, [r5], #-152 @ 0xffffff68 @ │ │ │ │ + ldrdeq r4, [r5], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq r4, r5, ip, ror r9 │ │ │ │ + rsbeq r4, r5, r6, ror r9 │ │ │ │ + rsbeq r4, r5, r8, lsl r9 │ │ │ │ + rsbeq r4, r5, r2, lsl r9 │ │ │ │ + rsbeq r4, r5, lr, lsr #17 │ │ │ │ + mlseq r5, r2, r8, r4 │ │ │ │ + rsbeq r4, r5, r6, ror r8 │ │ │ │ + rsbeq r4, r5, sl, asr r8 │ │ │ │ + rsbeq r4, r5, lr, lsr r8 │ │ │ │ + rsbeq r4, r5, r2, lsr #16 │ │ │ │ + rsbeq r4, r5, r6, lsl #16 │ │ │ │ + rsbeq r4, r5, sl, ror #15 │ │ │ │ + rsbeq r4, r5, lr, asr #15 │ │ │ │ + strhteq r4, [r5], #-114 @ 0xffffff8e │ │ │ │ + mlseq r5, r6, r7, r4 │ │ │ │ + rsbeq r4, r5, sl, ror r7 │ │ │ │ + rsbeq r4, r5, lr, lsr r7 │ │ │ │ + rsbeq r4, r5, r2, lsr #14 │ │ │ │ + rsbeq r4, r5, r6, lsl #14 │ │ │ │ + rsbeq r4, r5, sl, ror #13 │ │ │ │ + rsbeq r4, r5, ip, asr #13 │ │ │ │ + mlseq r5, r4, r6, r4 │ │ │ │ + rsbeq r4, r5, r6, ror r6 │ │ │ │ + rsbeq r4, r5, lr, lsr r6 │ │ │ │ + rsbeq r4, r5, r0, lsr #12 │ │ │ │ + rsbeq r4, r5, r8, ror #11 │ │ │ │ + strhteq r4, [r5], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq r4, r5, ip, lsr #11 │ │ │ │ + rsbeq r4, r5, sl, lsr #11 │ │ │ │ + rsbeq r4, r5, r0, lsl #10 │ │ │ │ + rsbeq r4, r5, r8, lsl #9 │ │ │ │ + rsbeq r4, r5, sl, lsl #9 │ │ │ │ + rsbeq pc, r3, r4, lsr #26 │ │ │ │ + rsbeq r4, r5, r8, asr #8 │ │ │ │ + rsbeq r4, r5, r6, asr #8 │ │ │ │ + strhteq r4, [r5], #-50 @ 0xffffffce │ │ │ │ + rsbeq r4, r5, lr, lsr #7 │ │ │ │ + rsbeq pc, r3, r2, asr ip @ │ │ │ │ + rsbeq r4, r5, ip, ror #6 │ │ │ │ + rsbeq pc, r3, r8, lsl #24 │ │ │ │ + strdeq r4, [r5], #-44 @ 0xffffffd4 @ │ │ │ │ + mlseq r3, r8, fp, pc @ │ │ │ │ + ldrdeq r4, [r5], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq pc, r3, r0, lsl #23 │ │ │ │ @ instruction: 0xf6409e17 │ │ │ │ ldrtmi r0, [r0], -lr, lsr #10 │ │ │ │ ldc2 3, cr15, [sl], #-504 @ 0xfffffe08 │ │ │ │ andcs r4, r4, #36700160 @ 0x2300000 │ │ │ │ strls r4, [r0, #-1617] @ 0xfffff9af │ │ │ │ blx febec3fc │ │ │ │ andsvs r9, r8, ip, lsr #22 │ │ │ │ @@ -421863,23 +421863,23 @@ │ │ │ │ ldrbtmi r0, [r8], #-383 @ 0xfffffe81 │ │ │ │ @ instruction: 0xf668300c │ │ │ │ stmdami ip, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6684478 │ │ │ │ @ instruction: 0xf7fefee3 │ │ │ │ svclt 0x0000be6c │ │ │ │ - rsbeq r3, r5, r4, lsl #27 │ │ │ │ - strdeq r3, [r5], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r3, r5, lr, lsr fp │ │ │ │ - rsbeq r3, r5, sl, asr #17 │ │ │ │ - rsbeq pc, r3, r4, ror #2 │ │ │ │ - rsbeq r3, r5, ip, lsr #17 │ │ │ │ - rsbeq pc, r3, r6, asr #2 │ │ │ │ - rsbeq r3, r5, lr, lsl #17 │ │ │ │ - rsbeq pc, r3, r8, lsr #2 │ │ │ │ + rsbeq r3, r5, ip, lsl #27 │ │ │ │ + strdeq r3, [r5], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r3, r5, r6, asr #22 │ │ │ │ + ldrdeq r3, [r5], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq pc, r3, ip, ror #2 │ │ │ │ + strhteq r3, [r5], #-132 @ 0xffffff7c │ │ │ │ + rsbeq pc, r3, lr, asr #2 │ │ │ │ + mlseq r5, r6, r8, r3 │ │ │ │ + rsbeq pc, r3, r0, lsr r1 @ │ │ │ │ blvc ff06a860 │ │ │ │ bllt 13aaca8 │ │ │ │ vpadd.i8 d25, d0, d12 │ │ │ │ @ instruction: 0xf8df2535 │ │ │ │ ldmdals r7, {r2, r3, r5, r6, r7, r9, ip, pc} │ │ │ │ ldrbtmi r6, [r9], #2076 @ 0x81c │ │ │ │ @ instruction: 0xf8d39b1d │ │ │ │ @@ -422062,17 +422062,17 @@ │ │ │ │ stmdacs r0, {r3, r4, sp, lr} │ │ │ │ eorshi pc, r9, #0 │ │ │ │ svclt 0x0000e010 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r3, r5, r2, lsr #16 │ │ │ │ - rsbeq r3, r5, r2, lsr #15 │ │ │ │ - mlseq r5, r4, r5, r3 │ │ │ │ + rsbeq r3, r5, sl, lsr #16 │ │ │ │ + rsbeq r3, r5, sl, lsr #15 │ │ │ │ + mlseq r5, ip, r5, r3 │ │ │ │ ldrsbhi pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ svclt 0x00a842b4 │ │ │ │ strbls r4, [r6], #-1588 @ 0xfffff9cc │ │ │ │ strtmi r4, [r6], -r0, asr #12 │ │ │ │ ldrbls r3, [r3], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf810f386 │ │ │ │ strbcs pc, [r0, #-2271]! @ 0xfffff721 @ │ │ │ │ @@ -422265,15 +422265,15 @@ │ │ │ │ blx ff36d192 │ │ │ │ usat r9, #5, r7, lsl #20 │ │ │ │ tstls r4, #68, 22 @ 0x11000 │ │ │ │ tstls r3, #79872 @ 0x13800 │ │ │ │ andls r9, lr, r7, lsr #22 │ │ │ │ ldmdavs fp, {r3, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ blls b54450 │ │ │ │ - bls 895c80 │ │ │ │ + bls 895c80 │ │ │ │ tstls r1, #1769472 @ 0x1b0000 │ │ │ │ ldmdavs fp, {r2, r4, r5, r8, r9, fp, ip, pc} │ │ │ │ blls e9444c │ │ │ │ movwls r6, #51227 @ 0xc81b │ │ │ │ ldmdavs fp, {r1, r4, r5, r8, r9, fp, ip, pc} │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcc lr, #63949 @ 0xf9cd │ │ │ │ @@ -422283,15 +422283,15 @@ │ │ │ │ ldmdbls ip, {r0, r2, r3, fp, sp, lr} │ │ │ │ bls 164a11c │ │ │ │ stmib sp, {r2, r3, fp, sp, lr}^ │ │ │ │ bls 13b7864 │ │ │ │ bls 1694060 │ │ │ │ movwls r9, #29189 @ 0x7205 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - blls 856118 │ │ │ │ + blls 856118 │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ stmdbls ip, {sl, ip, pc}^ │ │ │ │ ldmdals r7, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7fc6812 │ │ │ │ fldmdbxvs fp!, {d31-d124} @ Deprecated │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ ldclvs 12, cr10, [fp, #740]! @ 0x2e4 │ │ │ │ @@ -422415,52 +422415,52 @@ │ │ │ │ ldrbtmi r9, [r8], #-2327 @ 0xfffff6e9 │ │ │ │ blx fe7ed3ec │ │ │ │ ldr r9, [r7, #2583]! @ 0xa17 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - strhteq fp, [r8], #-38 @ 0xffffffda │ │ │ │ - rsbeq r3, r5, r6, lsl #9 │ │ │ │ - rsbeq lr, r3, r0, lsr #26 │ │ │ │ - rsbeq r3, r5, r6, ror #8 │ │ │ │ - rsbeq lr, r3, r0, lsl #26 │ │ │ │ - rsbeq r3, r5, r6, asr #8 │ │ │ │ - rsbeq lr, r3, r0, ror #25 │ │ │ │ - rsbeq r3, r5, r8, lsl r4 │ │ │ │ - strhteq lr, [r3], #-194 @ 0xffffff3e │ │ │ │ - rsbeq r3, r5, r0, ror #7 │ │ │ │ - rsbeq lr, r3, sl, ror ip │ │ │ │ - rsbeq r3, r5, r4, lsl #7 │ │ │ │ - rsbeq lr, r3, r0, lsr #24 │ │ │ │ - ldrdeq r3, [r5], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r3, r5, r2, asr r2 │ │ │ │ - rsbeq lr, r3, lr, ror #21 │ │ │ │ - rsbeq r3, r5, r2, ror r1 │ │ │ │ - rsbeq r3, r5, r8, asr r1 │ │ │ │ - strdeq lr, [r3], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r3, r5, lr, lsr #2 │ │ │ │ - rsbeq lr, r3, r8, asr #19 │ │ │ │ - rsbeq r3, r5, r2, lsl r1 │ │ │ │ - rsbeq lr, r3, ip, lsr #19 │ │ │ │ - strdeq r3, [r5], #-4 @ │ │ │ │ - rsbeq lr, r3, lr, lsl #19 │ │ │ │ - ldrdeq r3, [r5], #-10 @ │ │ │ │ - rsbeq lr, r3, r4, ror r9 │ │ │ │ - rsbeq r3, r5, lr, lsr #1 │ │ │ │ - rsbeq lr, r3, r8, asr #18 │ │ │ │ - mlseq r5, r4, r0, r3 │ │ │ │ - rsbeq lr, r3, lr, lsr #18 │ │ │ │ - rsbeq r3, r5, r6, ror r0 │ │ │ │ - rsbeq lr, r3, r0, lsl r9 │ │ │ │ - rsbeq r3, r5, ip, lsr r0 │ │ │ │ - ldrdeq lr, [r3], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq r3, r5, sl, lsr #32 │ │ │ │ - strdeq r2, [r5], #-246 @ 0xffffff0a @ │ │ │ │ - mlseq r3, r2, r8, lr │ │ │ │ + strhteq fp, [r8], #-46 @ 0xffffffd2 │ │ │ │ + rsbeq r3, r5, lr, lsl #9 │ │ │ │ + rsbeq lr, r3, r8, lsr #26 │ │ │ │ + rsbeq r3, r5, lr, ror #8 │ │ │ │ + rsbeq lr, r3, r8, lsl #26 │ │ │ │ + rsbeq r3, r5, lr, asr #8 │ │ │ │ + rsbeq lr, r3, r8, ror #25 │ │ │ │ + rsbeq r3, r5, r0, lsr #8 │ │ │ │ + strhteq lr, [r3], #-202 @ 0xffffff36 │ │ │ │ + rsbeq r3, r5, r8, ror #7 │ │ │ │ + rsbeq lr, r3, r2, lsl #25 │ │ │ │ + rsbeq r3, r5, ip, lsl #7 │ │ │ │ + rsbeq lr, r3, r8, lsr #24 │ │ │ │ + rsbeq r3, r5, r6, ror #5 │ │ │ │ + rsbeq r3, r5, sl, asr r2 │ │ │ │ + strdeq lr, [r3], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r3, r5, sl, ror r1 │ │ │ │ + rsbeq r3, r5, r0, ror #2 │ │ │ │ + strdeq lr, [r3], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r3, r5, r6, lsr r1 │ │ │ │ + ldrdeq lr, [r3], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r3, r5, sl, lsl r1 │ │ │ │ + strhteq lr, [r3], #-148 @ 0xffffff6c │ │ │ │ + strdeq r3, [r5], #-12 @ │ │ │ │ + mlseq r3, r6, r9, lr │ │ │ │ + rsbeq r3, r5, r2, ror #1 │ │ │ │ + rsbeq lr, r3, ip, ror r9 │ │ │ │ + strhteq r3, [r5], #-6 │ │ │ │ + rsbeq lr, r3, r0, asr r9 │ │ │ │ + mlseq r5, ip, r0, r3 │ │ │ │ + rsbeq lr, r3, r6, lsr r9 │ │ │ │ + rsbeq r3, r5, lr, ror r0 │ │ │ │ + rsbeq lr, r3, r8, lsl r9 │ │ │ │ + rsbeq r3, r5, r4, asr #32 │ │ │ │ + ldrdeq lr, [r3], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r3, r5, r2, lsr r0 │ │ │ │ + strdeq r2, [r5], #-254 @ 0xffffff02 @ │ │ │ │ + mlseq r3, sl, r8, lr │ │ │ │ ldmdavs fp, {r6, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stmdbls r3, {r0, r3, r5, sl, pc}^ │ │ │ │ vqdmlal.s q9, d0, d0 │ │ │ │ bls 98fd2c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r9, [r6], r9, lsr #22 │ │ │ │ @@ -422656,17 +422656,17 @@ │ │ │ │ @ instruction: 0xf1bcc01c │ │ │ │ vpmax.f32 d16, d0, d0 │ │ │ │ ldmdbvs r1!, {r3, r5, r8, pc} │ │ │ │ strmi r2, [r6], r0, lsl #6 │ │ │ │ and r3, pc, r4, lsl #18 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq fp, r3, r6, ror r4 │ │ │ │ - rsbeq r2, r5, ip, lsr #26 │ │ │ │ - rsbeq lr, r3, r8, asr #11 │ │ │ │ + rsbeq fp, r3, lr, ror r4 │ │ │ │ + rsbeq r2, r5, r4, lsr sp │ │ │ │ + ldrdeq lr, [r3], #-80 @ 0xffffffb0 @ │ │ │ │ ldrmi r3, [ip, #769] @ 0x301 │ │ │ │ tstphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0004f851 │ │ │ │ mvnsle r4, r6, lsl #11 │ │ │ │ @ instruction: 0xf1089b44 │ │ │ │ strbmi r0, [r3, #-2049] @ 0xfffff7ff │ │ │ │ @ instruction: 0xf8ddd1a3 │ │ │ │ @@ -422727,15 +422727,15 @@ │ │ │ │ @ instruction: 0xf6cb0900 │ │ │ │ @ instruction: 0xf8d479f0 │ │ │ │ @ instruction: 0xf04fe000 │ │ │ │ bl 231f3c │ │ │ │ @ instruction: 0xf8520c83 │ │ │ │ mvnslt r1, r4, lsl #22 │ │ │ │ ldrdvc pc, [ip, -r1]! │ │ │ │ - blle 87bb4c │ │ │ │ + blle 87bb4c │ │ │ │ @ instruction: 0xf8536af3 │ │ │ │ @ instruction: 0xb1bf7027 │ │ │ │ blvc b6b59c │ │ │ │ mrc 8, 5, r6, cr1, cr1, {3} │ │ │ │ stmdavs r9, {r0, r1, r2, r6, r8, r9, fp, lr}^ │ │ │ │ @ instruction: 0x61aef501 │ │ │ │ blpl 1eb5ac │ │ │ │ @@ -422991,32 +422991,32 @@ │ │ │ │ movwcs r9, #14913 @ 0x3a41 │ │ │ │ movwcs r6, #4115 @ 0x1013 │ │ │ │ @ instruction: 0x66d39a18 │ │ │ │ movtls r9, #23379 @ 0x5b53 │ │ │ │ stclt 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r2, r5, r0, lsr #23 │ │ │ │ - rsbeq r2, r5, r6, asr fp │ │ │ │ - rsbeq r2, r5, r6, asr sl │ │ │ │ - strdeq lr, [r3], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r2, r5, sl, lsr sl │ │ │ │ - ldrdeq lr, [r3], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r2, r5, r8, asr #18 │ │ │ │ - rsbeq lr, r3, r4, ror #3 │ │ │ │ - rsbeq r2, r5, r6, lsl r9 │ │ │ │ - strhteq lr, [r3], #-18 @ 0xffffffee │ │ │ │ - rsbeq r2, r5, r6, ror #17 │ │ │ │ - rsbeq lr, r3, r2, lsl #3 │ │ │ │ - rsbeq r2, r5, r6, ror #16 │ │ │ │ - rsbeq r2, r5, ip, asr #16 │ │ │ │ - rsbeq sl, r3, ip, ror lr │ │ │ │ - rsbeq sl, r3, r4, asr lr │ │ │ │ - rsbeq r2, r5, r8, asr r7 │ │ │ │ - strdeq sp, [r3], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r2, r5, r8, lsr #23 │ │ │ │ + rsbeq r2, r5, lr, asr fp │ │ │ │ + rsbeq r2, r5, lr, asr sl │ │ │ │ + strdeq lr, [r3], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r2, r5, r2, asr #20 │ │ │ │ + ldrdeq lr, [r3], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r2, r5, r0, asr r9 │ │ │ │ + rsbeq lr, r3, ip, ror #3 │ │ │ │ + rsbeq r2, r5, lr, lsl r9 │ │ │ │ + strhteq lr, [r3], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq r2, r5, lr, ror #17 │ │ │ │ + rsbeq lr, r3, sl, lsl #3 │ │ │ │ + rsbeq r2, r5, lr, ror #16 │ │ │ │ + rsbeq r2, r5, r4, asr r8 │ │ │ │ + rsbeq sl, r3, r4, lsl #29 │ │ │ │ + rsbeq sl, r3, ip, asr lr │ │ │ │ + rsbeq r2, r5, r0, ror #14 │ │ │ │ + strdeq sp, [r3], #-252 @ 0xffffff04 @ │ │ │ │ ldmdavs r0!, {r1, r3, r6, r8, sl, fp, ip, pc}^ │ │ │ │ blx ffded1f6 │ │ │ │ ldmdavs r0!, {r0, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8c2f38d │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blvc 1eba1c │ │ │ │ @@ -423806,150 +423806,150 @@ │ │ │ │ stmmi ip, {r0, r1, r2, r5, r6, r7, r8, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 15, cr15, cr2, cr6, {3} │ │ │ │ ldmdbls r7, {r1, r3, r7, fp, lr} │ │ │ │ @ instruction: 0xf6664478 │ │ │ │ bls 7b0ed8 │ │ │ │ blt ff4ef020 │ │ │ │ - rsbeq r2, r5, r4, ror #10 │ │ │ │ - strdeq sp, [r3], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r2, r5, r4, asr #10 │ │ │ │ - ldrdeq sp, [r3], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r2, r5, r4, lsr #10 │ │ │ │ - strhteq sp, [r3], #-220 @ 0xffffff24 │ │ │ │ - rsbeq r2, r5, r4, lsl #10 │ │ │ │ - mlseq r3, ip, sp, sp │ │ │ │ - rsbeq r2, r5, r4, ror #9 │ │ │ │ - rsbeq sp, r3, ip, ror sp │ │ │ │ - strhteq r2, [r5], #-68 @ 0xffffffbc │ │ │ │ - rsbeq sp, r3, lr, asr #26 │ │ │ │ - rsbeq r2, r5, r2, lsl #9 │ │ │ │ - rsbeq sp, r3, ip, lsl sp │ │ │ │ - rsbeq r2, r5, r8, asr r4 │ │ │ │ - strdeq sp, [r3], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r2, r5, r0, lsr r4 │ │ │ │ - rsbeq sp, r3, r8, asr #25 │ │ │ │ - rsbeq r2, r5, r0, lsl r4 │ │ │ │ - rsbeq sp, r3, r8, lsr #25 │ │ │ │ - strdeq r2, [r5], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq sp, r3, r8, lsl #25 │ │ │ │ - ldrdeq r2, [r5], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq sp, r3, r8, ror #24 │ │ │ │ - mlseq r5, r4, r3, r2 │ │ │ │ - rsbeq sp, r3, lr, lsr #24 │ │ │ │ - rsbeq r2, r5, r6, asr r3 │ │ │ │ - strdeq sp, [r3], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r2, r5, r2, lsr r3 │ │ │ │ - rsbeq sp, r3, ip, asr #23 │ │ │ │ - rsbeq r2, r5, lr, ror #5 │ │ │ │ - rsbeq sp, r3, r8, lsl #23 │ │ │ │ - rsbeq r2, r5, lr, asr #5 │ │ │ │ - rsbeq sp, r3, r6, ror #22 │ │ │ │ - rsbeq r2, r5, lr, lsr #5 │ │ │ │ - rsbeq sp, r3, r6, asr #22 │ │ │ │ - rsbeq r2, r5, lr, lsl #5 │ │ │ │ - rsbeq sp, r3, r6, lsr #22 │ │ │ │ - rsbeq r2, r5, lr, ror #4 │ │ │ │ - rsbeq sp, r3, r6, lsl #22 │ │ │ │ - rsbeq r2, r5, sl, asr r1 │ │ │ │ - strdeq sp, [r3], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r2, r5, r6, lsr #2 │ │ │ │ - rsbeq sp, r3, r0, asr #19 │ │ │ │ - rsbeq r2, r5, r2, lsl #2 │ │ │ │ - mlseq r3, ip, r9, sp │ │ │ │ - ldrdeq r2, [r5], #-14 @ │ │ │ │ - rsbeq sp, r3, r8, ror r9 │ │ │ │ - strhteq r2, [r5], #-10 │ │ │ │ - rsbeq sp, r3, r4, asr r9 │ │ │ │ - rsbeq r2, r5, r4, lsl r0 │ │ │ │ - rsbeq sp, r3, ip, lsr #17 │ │ │ │ - ldrdeq r1, [r5], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r1, r5, r8, asr pc │ │ │ │ - strdeq sp, [r3], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r1, r5, r8, lsr pc │ │ │ │ - ldrdeq sp, [r3], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r9, r3, r6, asr r2 │ │ │ │ - strdeq r1, [r5], #-238 @ 0xffffff12 @ │ │ │ │ - mlseq r3, r8, r7, sp │ │ │ │ - ldrdeq r1, [r5], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq sp, r3, r6, ror r7 │ │ │ │ + rsbeq r2, r5, ip, ror #10 │ │ │ │ + rsbeq sp, r3, r4, lsl #28 │ │ │ │ + rsbeq r2, r5, ip, asr #10 │ │ │ │ + rsbeq sp, r3, r4, ror #27 │ │ │ │ + rsbeq r2, r5, ip, lsr #10 │ │ │ │ + rsbeq sp, r3, r4, asr #27 │ │ │ │ + rsbeq r2, r5, ip, lsl #10 │ │ │ │ + rsbeq sp, r3, r4, lsr #27 │ │ │ │ + rsbeq r2, r5, ip, ror #9 │ │ │ │ + rsbeq sp, r3, r4, lsl #27 │ │ │ │ + strhteq r2, [r5], #-76 @ 0xffffffb4 │ │ │ │ + rsbeq sp, r3, r6, asr sp │ │ │ │ + rsbeq r2, r5, sl, lsl #9 │ │ │ │ + rsbeq sp, r3, r4, lsr #26 │ │ │ │ + rsbeq r2, r5, r0, ror #8 │ │ │ │ + strdeq sp, [r3], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq r2, r5, r8, lsr r4 │ │ │ │ + ldrdeq sp, [r3], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r2, r5, r8, lsl r4 │ │ │ │ + strhteq sp, [r3], #-192 @ 0xffffff40 │ │ │ │ + strdeq r2, [r5], #-56 @ 0xffffffc8 @ │ │ │ │ + mlseq r3, r0, ip, sp │ │ │ │ + ldrdeq r2, [r5], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq sp, r3, r0, ror ip │ │ │ │ + mlseq r5, ip, r3, r2 │ │ │ │ + rsbeq sp, r3, r6, lsr ip │ │ │ │ + rsbeq r2, r5, lr, asr r3 │ │ │ │ + strdeq sp, [r3], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r2, r5, sl, lsr r3 │ │ │ │ + ldrdeq sp, [r3], #-180 @ 0xffffff4c @ │ │ │ │ + strdeq r2, [r5], #-38 @ 0xffffffda @ │ │ │ │ + mlseq r3, r0, fp, sp │ │ │ │ + ldrdeq r2, [r5], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq sp, r3, lr, ror #22 │ │ │ │ + strhteq r2, [r5], #-38 @ 0xffffffda │ │ │ │ + rsbeq sp, r3, lr, asr #22 │ │ │ │ + mlseq r5, r6, r2, r2 │ │ │ │ + rsbeq sp, r3, lr, lsr #22 │ │ │ │ + rsbeq r2, r5, r6, ror r2 │ │ │ │ + rsbeq sp, r3, lr, lsl #22 │ │ │ │ + rsbeq r2, r5, r2, ror #2 │ │ │ │ + strdeq sp, [r3], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r2, r5, lr, lsr #2 │ │ │ │ + rsbeq sp, r3, r8, asr #19 │ │ │ │ + rsbeq r2, r5, sl, lsl #2 │ │ │ │ + rsbeq sp, r3, r4, lsr #19 │ │ │ │ + rsbeq r2, r5, r6, ror #1 │ │ │ │ + rsbeq sp, r3, r0, lsl #19 │ │ │ │ + rsbeq r2, r5, r2, asr #1 │ │ │ │ + rsbeq sp, r3, ip, asr r9 │ │ │ │ + rsbeq r2, r5, ip, lsl r0 │ │ │ │ + strhteq sp, [r3], #-132 @ 0xffffff7c │ │ │ │ + ldrdeq r1, [r5], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r1, r5, r0, ror #30 │ │ │ │ + strdeq sp, [r3], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r1, r5, r0, asr #30 │ │ │ │ + ldrdeq sp, [r3], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r9, r3, lr, asr r2 │ │ │ │ + rsbeq r1, r5, r6, lsl #30 │ │ │ │ + rsbeq sp, r3, r0, lsr #15 │ │ │ │ rsbeq r1, r5, r6, ror #29 │ │ │ │ - rsbeq r1, r5, r4, lsl pc │ │ │ │ - rsbeq r1, r5, r8, lsl pc │ │ │ │ - rsbeq r1, r5, r8, ror #29 │ │ │ │ - rsbeq r1, r5, r0, ror lr │ │ │ │ - rsbeq sp, r3, sl, lsl #14 │ │ │ │ - rsbeq r1, r5, ip, asr #28 │ │ │ │ - rsbeq sp, r3, r6, ror #13 │ │ │ │ - rsbeq r9, r3, r6, asr #2 │ │ │ │ - rsbeq r1, r5, r4, lsl lr │ │ │ │ - rsbeq sp, r3, lr, lsr #13 │ │ │ │ - strdeq r1, [r5], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq sp, r3, sl, lsl #13 │ │ │ │ - rsbeq r1, r5, r6, asr #27 │ │ │ │ - rsbeq sp, r3, r0, ror #12 │ │ │ │ - rsbeq r1, r5, r6, lsr #27 │ │ │ │ - rsbeq sp, r3, lr, lsr r6 │ │ │ │ - rsbeq r1, r5, r2, lsl #27 │ │ │ │ - rsbeq sp, r3, sl, lsl r6 │ │ │ │ - rsbeq r1, r5, r4, ror #26 │ │ │ │ - strdeq sp, [r3], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r1, r5, r4, asr #26 │ │ │ │ - ldrdeq sp, [r3], #-92 @ 0xffffffa4 @ │ │ │ │ - rsbeq r1, r5, r8, ror #25 │ │ │ │ - rsbeq sp, r3, r2, lsl #11 │ │ │ │ - rsbeq r1, r5, r6, asr #25 │ │ │ │ - rsbeq sp, r3, r0, ror #10 │ │ │ │ - rsbeq r1, r5, r6, lsr #25 │ │ │ │ - rsbeq sp, r3, r0, asr #10 │ │ │ │ - rsbeq r1, r5, sl, lsl #25 │ │ │ │ - rsbeq sp, r3, r4, lsr #10 │ │ │ │ - rsbeq r1, r5, lr, ror #24 │ │ │ │ - rsbeq sp, r3, r8, lsl #10 │ │ │ │ - rsbeq r1, r5, r2, asr ip │ │ │ │ - rsbeq sp, r3, ip, ror #9 │ │ │ │ - rsbeq r1, r5, r6, lsr ip │ │ │ │ - ldrdeq sp, [r3], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r1, r5, sl, lsl ip │ │ │ │ - strhteq sp, [r3], #-68 @ 0xffffffbc │ │ │ │ - strdeq r1, [r5], #-190 @ 0xffffff42 @ │ │ │ │ - mlseq r3, r8, r4, sp │ │ │ │ - rsbeq r1, r5, r2, ror #23 │ │ │ │ - rsbeq sp, r3, ip, ror r4 │ │ │ │ - rsbeq r1, r5, r6, asr #23 │ │ │ │ - rsbeq sp, r3, r0, ror #8 │ │ │ │ - rsbeq r1, r5, sl, lsr #23 │ │ │ │ - rsbeq sp, r3, r4, asr #8 │ │ │ │ - rsbeq r1, r5, lr, lsl #23 │ │ │ │ - rsbeq sp, r3, r8, lsr #8 │ │ │ │ - rsbeq r1, r5, r2, ror fp │ │ │ │ - rsbeq sp, r3, ip, lsl #8 │ │ │ │ - rsbeq r1, r5, r6, asr fp │ │ │ │ - strdeq sp, [r3], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r1, r5, sl, lsr fp │ │ │ │ - ldrdeq sp, [r3], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r1, r5, lr, lsl fp │ │ │ │ - strhteq sp, [r3], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq r1, r5, r2, lsl #22 │ │ │ │ - mlseq r3, ip, r3, sp │ │ │ │ - rsbeq r1, r5, r6, ror #21 │ │ │ │ - rsbeq sp, r3, r0, lsl #7 │ │ │ │ - rsbeq r1, r5, sl, asr #21 │ │ │ │ - rsbeq sp, r3, r4, ror #6 │ │ │ │ - rsbeq r1, r5, lr, lsr #21 │ │ │ │ - rsbeq sp, r3, r8, asr #6 │ │ │ │ - rsbeq r1, r5, lr, lsl #21 │ │ │ │ - rsbeq sp, r3, sl, lsr #6 │ │ │ │ - rsbeq r1, r5, lr, ror #20 │ │ │ │ - rsbeq sp, r3, sl, lsl #6 │ │ │ │ - rsbeq r1, r5, r2, asr sl │ │ │ │ - rsbeq sp, r3, ip, ror #5 │ │ │ │ - rsbeq pc, r4, r0, lsl #30 │ │ │ │ - rsbeq r1, r5, r0, lsr #20 │ │ │ │ - strhteq sp, [r3], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq sp, r3, lr, ror r7 │ │ │ │ + rsbeq r1, r5, lr, ror #29 │ │ │ │ + rsbeq r1, r5, ip, lsl pc │ │ │ │ + rsbeq r1, r5, r0, lsr #30 │ │ │ │ + strdeq r1, [r5], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r1, r5, r8, ror lr │ │ │ │ + rsbeq sp, r3, r2, lsl r7 │ │ │ │ + rsbeq r1, r5, r4, asr lr │ │ │ │ + rsbeq sp, r3, lr, ror #13 │ │ │ │ + rsbeq r9, r3, lr, asr #2 │ │ │ │ + rsbeq r1, r5, ip, lsl lr │ │ │ │ + strhteq sp, [r3], #-102 @ 0xffffff9a │ │ │ │ + strdeq r1, [r5], #-216 @ 0xffffff28 @ │ │ │ │ + mlseq r3, r2, r6, sp │ │ │ │ + rsbeq r1, r5, lr, asr #27 │ │ │ │ + rsbeq sp, r3, r8, ror #12 │ │ │ │ + rsbeq r1, r5, lr, lsr #27 │ │ │ │ + rsbeq sp, r3, r6, asr #12 │ │ │ │ + rsbeq r1, r5, sl, lsl #27 │ │ │ │ + rsbeq sp, r3, r2, lsr #12 │ │ │ │ + rsbeq r1, r5, ip, ror #26 │ │ │ │ + rsbeq sp, r3, r4, lsl #12 │ │ │ │ + rsbeq r1, r5, ip, asr #26 │ │ │ │ + rsbeq sp, r3, r4, ror #11 │ │ │ │ + strdeq r1, [r5], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq sp, r3, sl, lsl #11 │ │ │ │ + rsbeq r1, r5, lr, asr #25 │ │ │ │ + rsbeq sp, r3, r8, ror #10 │ │ │ │ + rsbeq r1, r5, lr, lsr #25 │ │ │ │ + rsbeq sp, r3, r8, asr #10 │ │ │ │ + mlseq r5, r2, ip, r1 │ │ │ │ + rsbeq sp, r3, ip, lsr #10 │ │ │ │ + rsbeq r1, r5, r6, ror ip │ │ │ │ + rsbeq sp, r3, r0, lsl r5 │ │ │ │ + rsbeq r1, r5, sl, asr ip │ │ │ │ + strdeq sp, [r3], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r1, r5, lr, lsr ip │ │ │ │ + ldrdeq sp, [r3], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r1, r5, r2, lsr #24 │ │ │ │ + strhteq sp, [r3], #-76 @ 0xffffffb4 │ │ │ │ + rsbeq r1, r5, r6, lsl #24 │ │ │ │ + rsbeq sp, r3, r0, lsr #9 │ │ │ │ + rsbeq r1, r5, sl, ror #23 │ │ │ │ + rsbeq sp, r3, r4, lsl #9 │ │ │ │ + rsbeq r1, r5, lr, asr #23 │ │ │ │ + rsbeq sp, r3, r8, ror #8 │ │ │ │ + strhteq r1, [r5], #-178 @ 0xffffff4e │ │ │ │ + rsbeq sp, r3, ip, asr #8 │ │ │ │ + mlseq r5, r6, fp, r1 │ │ │ │ + rsbeq sp, r3, r0, lsr r4 │ │ │ │ + rsbeq r1, r5, sl, ror fp │ │ │ │ + rsbeq sp, r3, r4, lsl r4 │ │ │ │ + rsbeq r1, r5, lr, asr fp │ │ │ │ + strdeq sp, [r3], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r1, r5, r2, asr #22 │ │ │ │ + ldrdeq sp, [r3], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq r1, r5, r6, lsr #22 │ │ │ │ + rsbeq sp, r3, r0, asr #7 │ │ │ │ + rsbeq r1, r5, sl, lsl #22 │ │ │ │ + rsbeq sp, r3, r4, lsr #7 │ │ │ │ + rsbeq r1, r5, lr, ror #21 │ │ │ │ + rsbeq sp, r3, r8, lsl #7 │ │ │ │ + ldrdeq r1, [r5], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq sp, r3, ip, ror #6 │ │ │ │ + strhteq r1, [r5], #-166 @ 0xffffff5a │ │ │ │ + rsbeq sp, r3, r0, asr r3 │ │ │ │ + mlseq r5, r6, sl, r1 │ │ │ │ + rsbeq sp, r3, r2, lsr r3 │ │ │ │ + rsbeq r1, r5, r6, ror sl │ │ │ │ + rsbeq sp, r3, r2, lsl r3 │ │ │ │ + rsbeq r1, r5, sl, asr sl │ │ │ │ + strdeq sp, [r3], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq pc, r4, r8, lsl #30 │ │ │ │ + rsbeq r1, r5, r8, lsr #20 │ │ │ │ + rsbeq sp, r3, r4, asr #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed08450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, ip, asr #12 │ │ │ │ @ instruction: 0x3648f8df │ │ │ │ ldrbtmi r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @@ -424349,105 +424349,105 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, lsl #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mlseq lr, sl, r7, sp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r5, r8, r7, r1 │ │ │ │ + rsbeq r1, r5, r0, lsr #15 │ │ │ │ @ instruction: 0xffffc4e1 │ │ │ │ - rsbeq r1, r5, ip, lsr r8 │ │ │ │ - rsbeq r1, r5, r6, asr r8 │ │ │ │ + rsbeq r1, r5, r4, asr #16 │ │ │ │ + rsbeq r1, r5, lr, asr r8 │ │ │ │ andeq r0, r0, r7, lsr r7 │ │ │ │ - rsbeq r1, r5, lr, lsr r7 │ │ │ │ - ldrdeq ip, [r3], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r1, r5, r6, asr #14 │ │ │ │ + rsbeq ip, r3, r0, ror #31 │ │ │ │ rsbeq sp, lr, lr, ror #13 │ │ │ │ - rsbeq r1, r5, r2, lsl #14 │ │ │ │ - mlseq r3, ip, pc, ip @ │ │ │ │ + rsbeq r1, r5, sl, lsl #14 │ │ │ │ + rsbeq ip, r3, r4, lsr #31 │ │ │ │ @ instruction: 0xffffa375 │ │ │ │ - rsbeq r1, r5, r0, asr #15 │ │ │ │ - rsbeq r1, r5, r6, ror #15 │ │ │ │ - rsbeq r1, r5, r6, lsr #13 │ │ │ │ - rsbeq ip, r3, r0, asr #30 │ │ │ │ - rsbeq r1, r5, r8, lsl #13 │ │ │ │ - rsbeq ip, r3, r2, lsr #30 │ │ │ │ - mlseq r5, ip, r7, r1 │ │ │ │ - ldrdeq r1, [r5], #-114 @ 0xffffff8e @ │ │ │ │ rsbeq r1, r5, r8, asr #15 │ │ │ │ - rsbeq r1, r5, lr, lsl #16 │ │ │ │ - rsbeq r1, r5, r8, lsl r6 │ │ │ │ - strhteq ip, [r3], #-226 @ 0xffffff1e │ │ │ │ - strdeq r1, [r5], #-90 @ 0xffffffa6 @ │ │ │ │ - mlseq r3, r4, lr, ip │ │ │ │ - rsbeq r1, r5, ip, asr #15 │ │ │ │ - rsbeq r1, r5, sl, lsl r8 │ │ │ │ - strhteq r1, [r5], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq ip, r3, r2, asr lr │ │ │ │ - strdeq r1, [r5], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r1, r5, r8, asr r8 │ │ │ │ - rsbeq r1, r5, r6, ror r5 │ │ │ │ - rsbeq ip, r3, r0, lsl lr │ │ │ │ - rsbeq r1, r5, r4, asr r5 │ │ │ │ - rsbeq ip, r3, ip, ror #27 │ │ │ │ - rsbeq r1, r5, r4, lsl r8 │ │ │ │ - rsbeq r1, r5, lr, asr r8 │ │ │ │ - rsbeq r1, r5, r0, lsl r5 │ │ │ │ - rsbeq ip, r3, sl, lsr #27 │ │ │ │ - rsbeq r1, r5, r2, ror #16 │ │ │ │ - rsbeq r1, r5, r6, lsr r8 │ │ │ │ - rsbeq r1, r5, ip, asr #9 │ │ │ │ - rsbeq ip, r3, r8, ror #26 │ │ │ │ - rsbeq r1, r5, r2, asr #16 │ │ │ │ - rsbeq r1, r5, r4, ror r8 │ │ │ │ - rsbeq r1, r5, r8, lsl #9 │ │ │ │ - rsbeq ip, r3, r4, lsr #26 │ │ │ │ - rsbeq r1, r5, ip, asr #16 │ │ │ │ - rsbeq r1, r5, r6, ror r8 │ │ │ │ - rsbeq r1, r5, r4, asr #8 │ │ │ │ - rsbeq ip, r3, r0, ror #25 │ │ │ │ - rsbeq r1, r5, r6, asr r8 │ │ │ │ - mlseq r5, ip, r8, r1 │ │ │ │ - strdeq r1, [r5], #-60 @ 0xffffffc4 @ │ │ │ │ - mlseq r3, r8, ip, ip │ │ │ │ - rsbeq r1, r5, r8, ror r8 │ │ │ │ - rsbeq r1, r5, sl, lsr #17 │ │ │ │ - rsbeq r1, r5, ip, lsr #7 │ │ │ │ - rsbeq ip, r3, r8, asr #24 │ │ │ │ + rsbeq r1, r5, lr, ror #15 │ │ │ │ + rsbeq r1, r5, lr, lsr #13 │ │ │ │ + rsbeq ip, r3, r8, asr #30 │ │ │ │ + mlseq r5, r0, r6, r1 │ │ │ │ + rsbeq ip, r3, sl, lsr #30 │ │ │ │ + rsbeq r1, r5, r4, lsr #15 │ │ │ │ + ldrdeq r1, [r5], #-122 @ 0xffffff86 @ │ │ │ │ + ldrdeq r1, [r5], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r1, r5, r6, lsl r8 │ │ │ │ + rsbeq r1, r5, r0, lsr #12 │ │ │ │ + strhteq ip, [r3], #-234 @ 0xffffff16 │ │ │ │ + rsbeq r1, r5, r2, lsl #12 │ │ │ │ + mlseq r3, ip, lr, ip │ │ │ │ + ldrdeq r1, [r5], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r1, r5, r2, lsr #16 │ │ │ │ + rsbeq r1, r5, r0, asr #11 │ │ │ │ + rsbeq ip, r3, sl, asr lr │ │ │ │ + strdeq r1, [r5], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r1, r5, r0, ror #16 │ │ │ │ + rsbeq r1, r5, lr, ror r5 │ │ │ │ + rsbeq ip, r3, r8, lsl lr │ │ │ │ + rsbeq r1, r5, ip, asr r5 │ │ │ │ + strdeq ip, [r3], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r1, r5, ip, lsl r8 │ │ │ │ + rsbeq r1, r5, r6, ror #16 │ │ │ │ + rsbeq r1, r5, r8, lsl r5 │ │ │ │ + strhteq ip, [r3], #-210 @ 0xffffff2e │ │ │ │ + rsbeq r1, r5, sl, ror #16 │ │ │ │ + rsbeq r1, r5, lr, lsr r8 │ │ │ │ + ldrdeq r1, [r5], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq ip, r3, r0, ror sp │ │ │ │ + rsbeq r1, r5, sl, asr #16 │ │ │ │ rsbeq r1, r5, ip, ror r8 │ │ │ │ - strhteq r1, [r5], #-134 @ 0xffffff7a │ │ │ │ - rsbeq r1, r5, r2, ror r3 │ │ │ │ - rsbeq ip, r3, lr, lsl #24 │ │ │ │ - mlseq r5, sl, r8, r1 │ │ │ │ - rsbeq r1, r5, r4, asr #17 │ │ │ │ - rsbeq r1, r5, r8, lsr r3 │ │ │ │ - ldrdeq ip, [r3], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r1, r5, r8, lsr #17 │ │ │ │ - rsbeq r1, r5, r6, ror #17 │ │ │ │ - strdeq r1, [r5], #-46 @ 0xffffffd2 @ │ │ │ │ - mlseq r3, sl, fp, ip │ │ │ │ - rsbeq r1, r5, sl, asr #17 │ │ │ │ - rsbeq r1, r5, r4, lsl r9 │ │ │ │ - rsbeq r1, r5, r4, asr #5 │ │ │ │ - rsbeq ip, r3, r0, ror #22 │ │ │ │ - strdeq r1, [r5], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq r1, r5, r0, asr #18 │ │ │ │ - rsbeq r1, r5, sl, lsl #5 │ │ │ │ - rsbeq ip, r3, r6, lsr #22 │ │ │ │ - rsbeq r1, r5, r0, lsr #18 │ │ │ │ - rsbeq r1, r5, r6, ror r9 │ │ │ │ - rsbeq r1, r5, ip, asr #4 │ │ │ │ - rsbeq ip, r3, r8, ror #21 │ │ │ │ - rsbeq r1, r5, r4, ror #18 │ │ │ │ - rsbeq r1, r5, r2, lsr #19 │ │ │ │ - rsbeq r1, r5, r2, lsl r2 │ │ │ │ - rsbeq ip, r3, lr, lsr #21 │ │ │ │ - rsbeq r1, r5, r8, lsl #19 │ │ │ │ - rsbeq r1, r5, sl, ror #19 │ │ │ │ - ldrdeq r1, [r5], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq ip, r3, r2, ror sl │ │ │ │ + mlseq r5, r0, r4, r1 │ │ │ │ + rsbeq ip, r3, ip, lsr #26 │ │ │ │ + rsbeq r1, r5, r4, asr r8 │ │ │ │ + rsbeq r1, r5, lr, ror r8 │ │ │ │ + rsbeq r1, r5, ip, asr #8 │ │ │ │ + rsbeq ip, r3, r8, ror #25 │ │ │ │ + rsbeq r1, r5, lr, asr r8 │ │ │ │ + rsbeq r1, r5, r4, lsr #17 │ │ │ │ + rsbeq r1, r5, r4, lsl #8 │ │ │ │ + rsbeq ip, r3, r0, lsr #25 │ │ │ │ + rsbeq r1, r5, r0, lsl #17 │ │ │ │ + strhteq r1, [r5], #-130 @ 0xffffff7e │ │ │ │ + strhteq r1, [r5], #-52 @ 0xffffffcc │ │ │ │ + rsbeq ip, r3, r0, asr ip │ │ │ │ + rsbeq r1, r5, r4, lsl #17 │ │ │ │ + strhteq r1, [r5], #-142 @ 0xffffff72 │ │ │ │ + rsbeq r1, r5, sl, ror r3 │ │ │ │ + rsbeq ip, r3, r6, lsl ip │ │ │ │ + rsbeq r1, r5, r2, lsr #17 │ │ │ │ + rsbeq r1, r5, ip, asr #17 │ │ │ │ + rsbeq r1, r5, r0, asr #6 │ │ │ │ + ldrdeq ip, [r3], #-188 @ 0xffffff44 @ │ │ │ │ + strhteq r1, [r5], #-128 @ 0xffffff80 │ │ │ │ + rsbeq r1, r5, lr, ror #17 │ │ │ │ + rsbeq r1, r5, r6, lsl #6 │ │ │ │ + rsbeq ip, r3, r2, lsr #23 │ │ │ │ + ldrdeq r1, [r5], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r1, r5, ip, lsl r9 │ │ │ │ + rsbeq r1, r5, ip, asr #5 │ │ │ │ + rsbeq ip, r3, r8, ror #22 │ │ │ │ + rsbeq r1, r5, r2, lsl #18 │ │ │ │ + rsbeq r1, r5, r8, asr #18 │ │ │ │ + mlseq r5, r2, r2, r1 │ │ │ │ + rsbeq ip, r3, lr, lsr #22 │ │ │ │ + rsbeq r1, r5, r8, lsr #18 │ │ │ │ + rsbeq r1, r5, lr, ror r9 │ │ │ │ + rsbeq r1, r5, r4, asr r2 │ │ │ │ + strdeq ip, [r3], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r1, r5, ip, ror #18 │ │ │ │ + rsbeq r1, r5, sl, lsr #19 │ │ │ │ + rsbeq r1, r5, sl, lsl r2 │ │ │ │ + strhteq ip, [r3], #-166 @ 0xffffff5a │ │ │ │ + mlseq r5, r0, r9, r1 │ │ │ │ + strdeq r1, [r5], #-146 @ 0xffffff6e @ │ │ │ │ + ldrdeq r1, [r5], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq ip, r3, sl, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed08c20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -424457,16 +424457,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9daf666 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6664478 │ │ │ │ blls 2304a8 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq r0, [r5], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq ip, r3, ip, lsl #17 │ │ │ │ + strdeq r0, [r5], #-248 @ 0xffffff08 @ │ │ │ │ + mlseq r3, r4, r8, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed08c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7759f4 │ │ │ │ blmi 79dc8c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -424488,15 +424488,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf65fbd30 │ │ │ │ svclt 0x0000eee6 │ │ │ │ rsbeq ip, lr, r2, lsl #31 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, r5, lr, lsr #15 │ │ │ │ + strhteq r1, [r5], #-118 @ 0xffffff8a │ │ │ │ rsbeq ip, lr, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed146f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ mrc2 3, 4, pc, cr6, cr6, {4} │ │ │ │ @@ -424536,16 +424536,16 @@ │ │ │ │ @ instruction: 0xe7d4f9ff │ │ │ │ vrsubhn.i32 d4, q3, q8 │ │ │ │ cdp 14, 11, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xee880bc0 │ │ │ │ strb r8, [r1, r0, lsl #22] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strdeq r1, [r5], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq ip, r3, r0, ror #14 │ │ │ │ + rsbeq r1, r5, r0, lsl #14 │ │ │ │ + rsbeq ip, r3, r8, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ed064 >::_M_default_append(unsigned int)@@Base+0x67760> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ streq pc, [r8, -ip, asr #17] │ │ │ │ stcleq 6, cr15, [r4, #692] @ 0x2b4 │ │ │ │ andsls r4, r6, #144703488 @ 0x8a00000 │ │ │ │ @@ -424824,15 +424824,15 @@ │ │ │ │ blmi 1ada244 │ │ │ │ @ instruction: 0x9320447b │ │ │ │ stmib sp, {r2, r4, r8, r9, sp}^ │ │ │ │ blge cfac84 │ │ │ │ bls 796c80 │ │ │ │ @ instruction: 0xf8522600 │ │ │ │ andsls r3, r7, #4, 30 │ │ │ │ - blls 88c380 │ │ │ │ + blls 88c380 │ │ │ │ vqadd.s8 d22, d10, d14 │ │ │ │ ldmdbls pc, {r0, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf6604604 │ │ │ │ biclt lr, r0, r8, asr #18 │ │ │ │ strtmi r9, [r0], -r1, lsr #18 │ │ │ │ stmdb r2, {r5, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbmi r7, {r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ @@ -424897,38 +424897,38 @@ │ │ │ │ subsge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8dd465f │ │ │ │ @ instruction: 0x465ca070 │ │ │ │ svclt 0x0000e045 │ │ │ │ ... │ │ │ │ rsbeq ip, lr, r2, lsr lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, r5, r6, asr r6 │ │ │ │ - strhteq ip, [r3], #-108 @ 0xffffff94 │ │ │ │ + rsbeq r1, r5, lr, asr r6 │ │ │ │ + rsbeq ip, r3, r4, asr #13 │ │ │ │ ldrdeq ip, [lr], #-210 @ 0xffffff2e @ │ │ │ │ - strdeq r1, [r5], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq ip, r3, r8, asr r6 │ │ │ │ - rsbeq r9, r3, lr, lsr #11 │ │ │ │ - rsbeq r1, r5, r6, asr #10 │ │ │ │ - rsbeq ip, r3, ip, lsr #11 │ │ │ │ - rsbeq r1, r5, r4, lsr #10 │ │ │ │ - rsbeq ip, r3, sl, lsl #11 │ │ │ │ - rsbeq r1, r5, r8, lsl #10 │ │ │ │ - rsbeq ip, r3, lr, ror #10 │ │ │ │ - rsbeq r1, r5, r8, lsl #8 │ │ │ │ - rsbeq ip, r3, r0, ror r4 │ │ │ │ - rsbeq r1, r5, r2, lsl #8 │ │ │ │ - rsbeq r1, r5, r2, lsl #7 │ │ │ │ - rsbeq ip, r3, sl, ror #7 │ │ │ │ - rsbeq r1, r5, ip, lsl #6 │ │ │ │ - rsbeq ip, r3, r8, lsl pc │ │ │ │ - rsbeq pc, r3, r6, lsl #23 │ │ │ │ - rsbeq r1, r5, r8, asr #4 │ │ │ │ - rsbeq r9, r3, r2, asr #28 │ │ │ │ - rsbeq r9, r3, lr, lsr lr │ │ │ │ - rsbeq sp, r7, sl, ror #16 │ │ │ │ + strdeq r1, [r5], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq ip, r3, r0, ror #12 │ │ │ │ + strhteq r9, [r3], #-86 @ 0xffffffaa │ │ │ │ + rsbeq r1, r5, lr, asr #10 │ │ │ │ + strhteq ip, [r3], #-84 @ 0xffffffac │ │ │ │ + rsbeq r1, r5, ip, lsr #10 │ │ │ │ + mlseq r3, r2, r5, ip │ │ │ │ + rsbeq r1, r5, r0, lsl r5 │ │ │ │ + rsbeq ip, r3, r6, ror r5 │ │ │ │ + rsbeq r1, r5, r0, lsl r4 │ │ │ │ + rsbeq ip, r3, r8, ror r4 │ │ │ │ + rsbeq r1, r5, sl, lsl #8 │ │ │ │ + rsbeq r1, r5, sl, lsl #7 │ │ │ │ + strdeq ip, [r3], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r1, r5, r4, lsl r3 │ │ │ │ + rsbeq ip, r3, r0, lsr #30 │ │ │ │ + rsbeq pc, r3, lr, lsl #23 │ │ │ │ + rsbeq r1, r5, r0, asr r2 │ │ │ │ + rsbeq r9, r3, sl, asr #28 │ │ │ │ + rsbeq r9, r3, r6, asr #28 │ │ │ │ + rsbeq sp, r7, r2, ror r8 │ │ │ │ @ instruction: 0x2181f891 │ │ │ │ andseq pc, ip, #2 │ │ │ │ @ instruction: 0xf0002a18 │ │ │ │ ldmdavs r3!, {r0, r1, r3, r6, r7, r8, pc} │ │ │ │ @ instruction: 0xf10b3701 │ │ │ │ adcsmi r0, fp, #8, 22 @ 0x2000 │ │ │ │ stmdavs fp!, {r3, r5, r8, sl, fp, ip, lr, pc} │ │ │ │ @@ -425068,21 +425068,21 @@ │ │ │ │ @ instruction: 0x4632991b │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ blls 756fe4 │ │ │ │ @ instruction: 0x46236818 │ │ │ │ stc2 7, cr15, [ip, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ - blls 892d48 │ │ │ │ + blls 892d48 │ │ │ │ blls 74c45c │ │ │ │ vmov.i16 d6, #200 @ 0x00c8 │ │ │ │ @ instruction: 0x4607fb3b │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ ldmdals r6, {r2, r3, r4, r5, r9, pc} │ │ │ │ - bls 899074 │ │ │ │ + bls 899074 │ │ │ │ @ instruction: 0xf8d36901 │ │ │ │ stmvs r3, {lr, pc} │ │ │ │ @ instruction: 0xf8436812 │ │ │ │ @ instruction: 0xf8dc2021 │ │ │ │ @ instruction: 0xf8dc3020 │ │ │ │ @ instruction: 0xf8411004 │ │ │ │ @ instruction: 0xf8dc2023 │ │ │ │ @@ -425176,19 +425176,19 @@ │ │ │ │ tstphi r2, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ bl 28c5d4 >::_M_default_append(unsigned int)@@Base+0x6cd0> │ │ │ │ blls 6f2dc0 │ │ │ │ @ instruction: 0xf843681b │ │ │ │ strt r1, [sl], -r4, lsr #32 │ │ │ │ ... │ │ │ │ - rsbeq r1, r5, r0, ror r0 │ │ │ │ - ldrdeq r0, [r5], #-254 @ 0xffffff02 @ │ │ │ │ - strdeq r8, [r8], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r0, r5, r4, lsr sp │ │ │ │ - mlseq r3, ip, sp, fp │ │ │ │ + rsbeq r1, r5, r8, ror r0 │ │ │ │ + rsbeq r0, r5, r6, ror #31 │ │ │ │ + rsbeq r8, r8, r6, lsl #8 │ │ │ │ + rsbeq r0, r5, ip, lsr sp │ │ │ │ + rsbeq fp, r3, r4, lsr #27 │ │ │ │ suble r2, r2, r0, lsl #24 │ │ │ │ blls a61400 │ │ │ │ blpl 136e088 │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blcs 1edc18 │ │ │ │ blpl ff26e0a0 │ │ │ │ blx 5ee198 │ │ │ │ @@ -425443,55 +425443,55 @@ │ │ │ │ stmdami pc!, {r0, r1, r5, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6654478 │ │ │ │ @ instruction: 0xe74afadd │ │ │ │ strt r2, [r1], -r1, lsl #8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r0, r5, r0, asr #23 │ │ │ │ - rsbeq r0, r5, sl, lsl fp │ │ │ │ - rsbeq fp, r3, r2, lsl #23 │ │ │ │ - strdeq r0, [r5], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq fp, r3, ip, asr fp │ │ │ │ - ldrdeq r0, [r5], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq fp, r3, sl, lsr fp │ │ │ │ - strhteq r0, [r5], #-160 @ 0xffffff60 │ │ │ │ - rsbeq fp, r3, r8, lsl fp │ │ │ │ - rsbeq r0, r5, lr, lsl #21 │ │ │ │ - strdeq fp, [r3], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r0, r5, r2, ror #20 │ │ │ │ - rsbeq fp, r3, sl, asr #21 │ │ │ │ - rsbeq r0, r5, r2, asr #20 │ │ │ │ - rsbeq fp, r3, sl, lsr #21 │ │ │ │ - rsbeq r0, r5, lr, lsl sl │ │ │ │ - rsbeq fp, r3, r4, lsl #21 │ │ │ │ - strdeq r0, [r5], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq fp, r3, r2, ror #20 │ │ │ │ - rsbeq r0, r5, r0, ror #19 │ │ │ │ - rsbeq fp, r3, r8, asr #20 │ │ │ │ - rsbeq r0, r5, r0, asr #19 │ │ │ │ - rsbeq fp, r3, r8, lsr #20 │ │ │ │ - rsbeq r0, r5, r0, lsr #19 │ │ │ │ - rsbeq fp, r3, r8, lsl #20 │ │ │ │ - rsbeq r0, r5, r0, lsl #19 │ │ │ │ - rsbeq fp, r3, r8, ror #19 │ │ │ │ - rsbeq r0, r5, r0, ror #18 │ │ │ │ - rsbeq fp, r3, r8, asr #19 │ │ │ │ - rsbeq r0, r5, r4, asr #18 │ │ │ │ - rsbeq fp, r3, ip, lsr #19 │ │ │ │ - strhteq r0, [r5], #-158 @ 0xffffff62 │ │ │ │ - rsbeq r0, r5, sl, ror r9 │ │ │ │ - rsbeq r0, r5, r4, lsl #18 │ │ │ │ - rsbeq fp, r3, sl, ror #18 │ │ │ │ - rsbeq r0, r5, sl, ror #17 │ │ │ │ - rsbeq fp, r3, r0, asr r9 │ │ │ │ - ldrdeq r0, [r5], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq fp, r3, r6, lsr r9 │ │ │ │ - strhteq r0, [r5], #-134 @ 0xffffff7a │ │ │ │ - rsbeq fp, r3, ip, lsl r9 │ │ │ │ + rsbeq r0, r5, r8, asr #23 │ │ │ │ + rsbeq r0, r5, r2, lsr #22 │ │ │ │ + rsbeq fp, r3, sl, lsl #23 │ │ │ │ + strdeq r0, [r5], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq fp, r3, r4, ror #22 │ │ │ │ + ldrdeq r0, [r5], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq fp, r3, r2, asr #22 │ │ │ │ + strhteq r0, [r5], #-168 @ 0xffffff58 │ │ │ │ + rsbeq fp, r3, r0, lsr #22 │ │ │ │ + mlseq r5, r6, sl, r0 │ │ │ │ + strdeq fp, [r3], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r0, r5, sl, ror #20 │ │ │ │ + ldrdeq fp, [r3], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r0, r5, sl, asr #20 │ │ │ │ + strhteq fp, [r3], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r0, r5, r6, lsr #20 │ │ │ │ + rsbeq fp, r3, ip, lsl #21 │ │ │ │ + rsbeq r0, r5, r4, lsl #20 │ │ │ │ + rsbeq fp, r3, sl, ror #20 │ │ │ │ + rsbeq r0, r5, r8, ror #19 │ │ │ │ + rsbeq fp, r3, r0, asr sl │ │ │ │ + rsbeq r0, r5, r8, asr #19 │ │ │ │ + rsbeq fp, r3, r0, lsr sl │ │ │ │ + rsbeq r0, r5, r8, lsr #19 │ │ │ │ + rsbeq fp, r3, r0, lsl sl │ │ │ │ + rsbeq r0, r5, r8, lsl #19 │ │ │ │ + strdeq fp, [r3], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r0, r5, r8, ror #18 │ │ │ │ + ldrdeq fp, [r3], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r0, r5, ip, asr #18 │ │ │ │ + strhteq fp, [r3], #-148 @ 0xffffff6c │ │ │ │ + rsbeq r0, r5, r6, asr #19 │ │ │ │ + rsbeq r0, r5, r2, lsl #19 │ │ │ │ + rsbeq r0, r5, ip, lsl #18 │ │ │ │ + rsbeq fp, r3, r2, ror r9 │ │ │ │ + strdeq r0, [r5], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq fp, r3, r8, asr r9 │ │ │ │ + ldrdeq r0, [r5], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq fp, r3, lr, lsr r9 │ │ │ │ + strhteq r0, [r5], #-142 @ 0xffffff72 │ │ │ │ + rsbeq fp, r3, r4, lsr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2edf38 >::_M_default_append(unsigned int)@@Base+0x68634> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x460eb095 │ │ │ │ ldrpl pc, [r0, #2271] @ 0x8df │ │ │ │ @@ -425846,45 +425846,45 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 15, cr15, cr8, cr4, {3} │ │ │ │ @ instruction: 0xf04f481a │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xffb2f664 │ │ │ │ svclt 0x0000e76b │ │ │ │ ... │ │ │ │ - strhteq r0, [r5], #-112 @ 0xffffff90 │ │ │ │ + strhteq r0, [r5], #-120 @ 0xffffff88 │ │ │ │ rsbeq fp, lr, r4, asr pc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ + rsbeq r0, r5, r8, lsr r7 │ │ │ │ rsbeq r0, r5, r0, lsr r7 │ │ │ │ rsbeq r0, r5, r8, lsr #14 │ │ │ │ - rsbeq r0, r5, r0, lsr #14 │ │ │ │ - rsbeq r0, r5, r2, lsr r4 │ │ │ │ + rsbeq r0, r5, sl, lsr r4 │ │ │ │ rsbeq fp, lr, ip, lsr #23 │ │ │ │ - rsbeq r0, r5, r0, lsr #7 │ │ │ │ - rsbeq fp, r3, r8, lsl #8 │ │ │ │ - rsbeq r0, r5, r6, lsl #7 │ │ │ │ - rsbeq fp, r3, ip, ror #7 │ │ │ │ - rsbeq r0, r5, r8, ror #6 │ │ │ │ - rsbeq fp, r3, lr, asr #7 │ │ │ │ - rsbeq r0, r5, sl, asr #6 │ │ │ │ - strhteq fp, [r3], #-50 @ 0xffffffce │ │ │ │ - rsbeq r0, r5, ip, lsr #6 │ │ │ │ - mlseq r3, r4, r3, fp │ │ │ │ - rsbeq r0, r5, sl, ror r2 │ │ │ │ - rsbeq fp, r3, r0, ror #5 │ │ │ │ - rsbeq r0, r5, r0, ror #4 │ │ │ │ - rsbeq fp, r3, r6, asr #5 │ │ │ │ + rsbeq r0, r5, r8, lsr #7 │ │ │ │ + rsbeq fp, r3, r0, lsl r4 │ │ │ │ + rsbeq r0, r5, lr, lsl #7 │ │ │ │ + strdeq fp, [r3], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq r0, r5, r0, ror r3 │ │ │ │ + ldrdeq fp, [r3], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r0, r5, r2, asr r3 │ │ │ │ + strhteq fp, [r3], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq r0, r5, r4, lsr r3 │ │ │ │ + mlseq r3, ip, r3, fp │ │ │ │ + rsbeq r0, r5, r2, lsl #5 │ │ │ │ + rsbeq fp, r3, r8, ror #5 │ │ │ │ + rsbeq r0, r5, r8, ror #4 │ │ │ │ + rsbeq fp, r3, lr, asr #5 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 11, cr15, cr10, cr4, {3} │ │ │ │ @ instruction: 0xf04f4804 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff74f664 │ │ │ │ svclt 0x0000e72d │ │ │ │ - rsbeq r0, r5, r4, ror #3 │ │ │ │ - rsbeq fp, r3, sl, asr #4 │ │ │ │ + rsbeq r0, r5, ip, ror #3 │ │ │ │ + rsbeq fp, r3, r2, asr r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 46e560 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ strbpl pc, [ip, #-2271] @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8dfb08d │ │ │ │ @@ -426223,25 +426223,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6644478 │ │ │ │ @ instruction: 0xf04ffcc3 │ │ │ │ ldrb r3, [r4, #2815] @ 0xaff │ │ │ │ ... │ │ │ │ rsbeq fp, lr, ip, lsr r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r0, r5, r6, ror #2 │ │ │ │ - ldrdeq r0, [r5], #-2 @ │ │ │ │ - rsbeq fp, r3, r8, lsr r1 │ │ │ │ + rsbeq r0, r5, lr, ror #2 │ │ │ │ + ldrdeq r0, [r5], #-10 @ │ │ │ │ + rsbeq fp, r3, r0, asr #2 │ │ │ │ rsbeq fp, lr, lr, asr #16 │ │ │ │ - rsbeq r0, r5, sl, rrx │ │ │ │ - ldrdeq fp, [r3], #-0 @ │ │ │ │ - rsbeq pc, r4, r2, asr pc @ │ │ │ │ - mlseq r4, sl, ip, pc @ │ │ │ │ - rsbeq sl, r3, r2, lsl #26 │ │ │ │ - rsbeq pc, r4, r2, lsl #25 │ │ │ │ - rsbeq sl, r3, r8, ror #25 │ │ │ │ + rsbeq r0, r5, r2, ror r0 │ │ │ │ + ldrdeq fp, [r3], #-8 @ │ │ │ │ + rsbeq pc, r4, sl, asr pc @ │ │ │ │ + rsbeq pc, r4, r2, lsr #25 │ │ │ │ + rsbeq sl, r3, sl, lsl #26 │ │ │ │ + rsbeq pc, r4, sl, lsl #25 │ │ │ │ + strdeq sl, [r3], #-192 @ 0xffffff40 @ │ │ │ │ vtst.8 d20, d0, d14 │ │ │ │ ldrbtmi r3, [r8], #-421 @ 0xfffffe5b │ │ │ │ @ instruction: 0xf664300c │ │ │ │ ldmdami ip, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6644478 │ │ │ │ bfi pc, r5, (invalid: 25:16) @ │ │ │ │ @@ -426264,22 +426264,22 @@ │ │ │ │ stmdami lr, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ stc2l 6, cr15, [lr], #-400 @ 0xfffffe70 │ │ │ │ @ instruction: 0xf65ee581 │ │ │ │ ldc 8, cr14, [pc, #1000] @ 1b3a90 │ │ │ │ ldrb r7, [r9, -r1, lsl #22] │ │ │ │ ... │ │ │ │ - rsbeq pc, r4, r6, lsr #24 │ │ │ │ - rsbeq sl, r3, ip, lsl #25 │ │ │ │ - rsbeq pc, r4, sl, lsl #24 │ │ │ │ - rsbeq sl, r3, r2, ror ip │ │ │ │ - strdeq pc, [r4], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq sl, r3, r8, asr ip │ │ │ │ - ldrdeq pc, [r4], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq sl, r3, lr, lsr ip │ │ │ │ + rsbeq pc, r4, lr, lsr #24 │ │ │ │ + mlseq r3, r4, ip, sl │ │ │ │ + rsbeq pc, r4, r2, lsl ip @ │ │ │ │ + rsbeq sl, r3, sl, ror ip │ │ │ │ + strdeq pc, [r4], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq sl, r3, r0, ror #24 │ │ │ │ + ldrdeq pc, [r4], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq sl, r3, r6, asr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 46eb94 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi ff5df918 │ │ │ │ svcne 0x000f4681 │ │ │ │ @@ -426485,33 +426485,33 @@ │ │ │ │ ldrbtmi r5, [r8], #-410 @ 0xfffffe66 │ │ │ │ @ instruction: 0xf664300c │ │ │ │ ldmdami r7, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ blx fed713b0 │ │ │ │ svclt 0x0000e763 │ │ │ │ ... │ │ │ │ - rsbeq pc, r4, ip, asr fp @ │ │ │ │ + rsbeq pc, r4, r4, ror #22 │ │ │ │ rsbeq fp, lr, r0, lsl #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, r4, r8, asr #19 │ │ │ │ - rsbeq pc, r4, ip, lsl #19 │ │ │ │ - strdeq sl, [r3], #-148 @ 0xffffff6c @ │ │ │ │ + ldrdeq pc, [r4], #-144 @ 0xffffff70 @ │ │ │ │ + mlseq r4, r4, r9, pc @ │ │ │ │ + strdeq sl, [r3], #-156 @ 0xffffff64 @ │ │ │ │ rsbeq fp, lr, lr, lsl #2 │ │ │ │ - rsbeq pc, r4, r2, ror #17 │ │ │ │ - rsbeq sl, r3, sl, asr #18 │ │ │ │ - rsbeq pc, r4, r6, asr #17 │ │ │ │ - rsbeq sl, r3, lr, lsr #18 │ │ │ │ - rsbeq pc, r4, sl, lsr #17 │ │ │ │ - rsbeq sl, r3, r2, lsl r9 │ │ │ │ - rsbeq pc, r4, lr, lsl #17 │ │ │ │ - strdeq sl, [r3], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq pc, r4, r2, ror r8 @ │ │ │ │ - ldrdeq sl, [r3], #-138 @ 0xffffff76 @ │ │ │ │ - rsbeq pc, r4, r6, asr r8 @ │ │ │ │ - strhteq sl, [r3], #-142 @ 0xffffff72 │ │ │ │ + rsbeq pc, r4, sl, ror #17 │ │ │ │ + rsbeq sl, r3, r2, asr r9 │ │ │ │ + rsbeq pc, r4, lr, asr #17 │ │ │ │ + rsbeq sl, r3, r6, lsr r9 │ │ │ │ + strhteq pc, [r4], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq sl, r3, sl, lsl r9 │ │ │ │ + mlseq r4, r6, r8, pc @ │ │ │ │ + strdeq sl, [r3], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq pc, r4, sl, ror r8 @ │ │ │ │ + rsbeq sl, r3, r2, ror #17 │ │ │ │ + rsbeq pc, r4, lr, asr r8 @ │ │ │ │ + rsbeq sl, r3, r6, asr #17 │ │ │ │ ldrbmi r4, [r9], -pc, lsl #16 │ │ │ │ blcc 1afbbc │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9baf664 │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1ef1424 │ │ │ │ @@ -426520,18 +426520,18 @@ │ │ │ │ ldrbtmi r5, [r8], #-475 @ 0xfffffe25 │ │ │ │ @ instruction: 0xf664300c │ │ │ │ stmdami r7, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ blx 1b71440 │ │ │ │ @ instruction: 0xf65de71b │ │ │ │ svclt 0x0000eef2 │ │ │ │ - rsbeq pc, r4, r4, ror #15 │ │ │ │ - rsbeq sl, r3, sl, asr #16 │ │ │ │ - rsbeq pc, r4, r6, asr #15 │ │ │ │ - rsbeq sl, r3, lr, lsr #16 │ │ │ │ + rsbeq pc, r4, ip, ror #15 │ │ │ │ + rsbeq sl, r3, r2, asr r8 │ │ │ │ + rsbeq pc, r4, lr, asr #15 │ │ │ │ + rsbeq sl, r3, r6, lsr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 26ef88 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x4617b0bf │ │ │ │ @ instruction: 0x460d4af0 │ │ │ │ @@ -426602,15 +426602,15 @@ │ │ │ │ @ instruction: 0xffa4f37e │ │ │ │ cmple r2, r1, lsl #16 │ │ │ │ teqlt fp, #44, 22 @ 0xb000 │ │ │ │ strtmi r9, [r0], -r8, lsl #24 │ │ │ │ blx 1df09de │ │ │ │ strtmi r4, [r0], -r2, lsl #13 │ │ │ │ vmax.u d20, d25, d9 │ │ │ │ - bl 8729d0 │ │ │ │ + bl 8729d0 │ │ │ │ bl 11f3c08 │ │ │ │ @ instruction: 0xf65e0109 │ │ │ │ blls 4ede70 │ │ │ │ blcc fea6f290 │ │ │ │ bleq 7aed1c │ │ │ │ blmi 1ef6dc │ │ │ │ blpl eef294 │ │ │ │ @@ -426774,36 +426774,36 @@ │ │ │ │ bls 3f2064 │ │ │ │ svclt 0x0000e648 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ rsbeq sl, lr, r6, lsl pc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq sl, lr, ip, asr #29 │ │ │ │ - rsbeq r7, r3, r4, lsr #10 │ │ │ │ - mlseq r4, lr, r6, pc @ │ │ │ │ - rsbeq sl, r3, r6, lsl #14 │ │ │ │ - rsbeq r7, r3, r6, lsl #10 │ │ │ │ - rsbeq pc, r4, lr, asr #13 │ │ │ │ - rsbeq pc, r4, r8, lsl #12 │ │ │ │ - rsbeq sl, r3, r0, ror r6 │ │ │ │ - rsbeq pc, r4, sl, ror #11 │ │ │ │ - rsbeq sl, r3, r2, asr r6 │ │ │ │ - rsbeq pc, r4, ip, ror r6 @ │ │ │ │ - mlseq r4, sl, r5, pc @ │ │ │ │ - rsbeq sl, r3, r2, lsl #12 │ │ │ │ - rsbeq pc, r4, r0, lsr r5 @ │ │ │ │ - rsbeq pc, r4, ip, ror r4 @ │ │ │ │ - rsbeq sl, r3, r4, ror #9 │ │ │ │ - rsbeq pc, r4, lr, asr r4 @ │ │ │ │ - rsbeq sl, r3, r6, asr #9 │ │ │ │ - rsbeq pc, r4, sl, ror #9 │ │ │ │ - rsbeq pc, r4, r8, lsr #8 │ │ │ │ - mlseq r3, r0, r4, sl │ │ │ │ - rsbeq pc, r4, r0, ror #7 │ │ │ │ - rsbeq sl, r3, r8, asr #8 │ │ │ │ + rsbeq r7, r3, ip, lsr #10 │ │ │ │ + rsbeq pc, r4, r6, lsr #13 │ │ │ │ + rsbeq sl, r3, lr, lsl #14 │ │ │ │ + rsbeq r7, r3, lr, lsl #10 │ │ │ │ + ldrdeq pc, [r4], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq pc, r4, r0, lsl r6 @ │ │ │ │ + rsbeq sl, r3, r8, ror r6 │ │ │ │ + strdeq pc, [r4], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq sl, r3, sl, asr r6 │ │ │ │ + rsbeq pc, r4, r4, lsl #13 │ │ │ │ + rsbeq pc, r4, r2, lsr #11 │ │ │ │ + rsbeq sl, r3, sl, lsl #12 │ │ │ │ + rsbeq pc, r4, r8, lsr r5 @ │ │ │ │ + rsbeq pc, r4, r4, lsl #9 │ │ │ │ + rsbeq sl, r3, ip, ror #9 │ │ │ │ + rsbeq pc, r4, r6, ror #8 │ │ │ │ + rsbeq sl, r3, lr, asr #9 │ │ │ │ + strdeq pc, [r4], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq pc, r4, r0, lsr r4 @ │ │ │ │ + mlseq r3, r8, r4, sl │ │ │ │ + rsbeq pc, r4, r8, ror #7 │ │ │ │ + rsbeq sl, r3, r0, asr r4 │ │ │ │ ldcne 8, cr15, [r4], #-892 @ 0xfffffc84 │ │ │ │ stmdals r8, {r0, r2, r3, r5, r9, fp, ip, pc} │ │ │ │ vqshl.u64 q10, , q7 │ │ │ │ stmdacs r1, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r4, #64 @ 0x40 │ │ │ │ blvs 36f580 >::_M_default_append(unsigned int)@@Base+0xe9c7c> │ │ │ │ blvc 1efa00 │ │ │ │ @@ -427578,104 +427578,104 @@ │ │ │ │ andls r7, r8, #1073741868 @ 0x4000002c │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf966f663 │ │ │ │ stmdbls r8, {r2, r3, r4, r6, fp, lr} │ │ │ │ @ instruction: 0xf6634478 │ │ │ │ bls 3f33c0 │ │ │ │ svclt 0x00f6f7fe │ │ │ │ - rsbeq pc, r4, r0, lsr #8 │ │ │ │ - rsbeq pc, r4, r4, ror #5 │ │ │ │ - rsbeq pc, r4, r4, asr #5 │ │ │ │ - rsbeq pc, r4, r6, lsl #5 │ │ │ │ - ldrdeq pc, [r4], #-22 @ 0xffffffea @ │ │ │ │ - strhteq pc, [r4], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq pc, r4, r6, lsr r1 @ │ │ │ │ - mlseq r3, ip, r1, sl │ │ │ │ - rsbeq pc, r4, r4, lsl r1 @ │ │ │ │ - rsbeq sl, r3, sl, ror r1 │ │ │ │ - rsbeq pc, r4, r4, asr #1 │ │ │ │ - rsbeq sl, r3, sl, lsr #2 │ │ │ │ - rsbeq pc, r4, r4, lsr #1 │ │ │ │ - rsbeq sl, r3, sl, lsl #2 │ │ │ │ - rsbeq pc, r4, ip, lsr r0 @ │ │ │ │ - rsbeq sl, r3, r2, lsr #1 │ │ │ │ - rsbeq pc, r4, r8 │ │ │ │ - rsbeq sl, r3, lr, rrx │ │ │ │ - rsbeq lr, r4, r8, ror #31 │ │ │ │ - rsbeq sl, r3, lr, asr #32 │ │ │ │ - mlseq r4, r8, pc, lr @ │ │ │ │ - rsbeq lr, r4, r8, ror pc │ │ │ │ - rsbeq pc, r4, r8, ror r0 @ │ │ │ │ - rsbeq lr, r4, sl, asr #30 │ │ │ │ - strhteq r9, [r3], #-240 @ 0xffffff10 │ │ │ │ - rsbeq lr, r4, sl, lsr #30 │ │ │ │ - mlseq r3, r0, pc, r9 @ │ │ │ │ - strdeq lr, [r4], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r9, r3, r2, ror #30 │ │ │ │ - strhteq lr, [r4], #-236 @ 0xffffff14 │ │ │ │ - mlseq r4, r0, lr, lr │ │ │ │ - rsbeq lr, r4, r6, ror lr │ │ │ │ - rsbeq lr, r4, ip, asr lr │ │ │ │ - rsbeq lr, r4, lr, lsr lr │ │ │ │ - rsbeq lr, r4, r6, lsl lr │ │ │ │ - rsbeq r9, r3, ip, ror lr │ │ │ │ - rsbeq lr, r4, r2, ror #27 │ │ │ │ - rsbeq r9, r3, r8, asr #28 │ │ │ │ - rsbeq lr, r4, r2, asr #27 │ │ │ │ - rsbeq r9, r3, r6, lsr #28 │ │ │ │ - rsbeq lr, r4, ip, lsl #27 │ │ │ │ - strdeq r9, [r3], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq lr, r4, ip, ror #26 │ │ │ │ - ldrdeq r9, [r3], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq lr, r4, r0, asr #26 │ │ │ │ - rsbeq r9, r3, r6, lsr #27 │ │ │ │ - rsbeq lr, r4, r4, lsl sp │ │ │ │ - rsbeq r9, r3, sl, ror sp │ │ │ │ - rsbeq lr, r4, ip, ror ip │ │ │ │ - rsbeq r9, r3, r2, ror #25 │ │ │ │ - rsbeq lr, r4, r8, lsl #24 │ │ │ │ - rsbeq r9, r3, lr, ror #24 │ │ │ │ - rsbeq lr, r4, r8, ror #23 │ │ │ │ - rsbeq r9, r3, lr, asr #24 │ │ │ │ - strhteq lr, [r4], #-186 @ 0xffffff46 │ │ │ │ - rsbeq r9, r3, r0, lsr #24 │ │ │ │ - rsbeq lr, r4, lr, lsl #23 │ │ │ │ - strdeq r9, [r3], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq lr, r4, r0, ror #22 │ │ │ │ - rsbeq r9, r3, r6, asr #23 │ │ │ │ - rsbeq r7, r3, r4, lsr #2 │ │ │ │ - rsbeq lr, r4, lr, lsr #22 │ │ │ │ - mlseq r3, r4, fp, r9 │ │ │ │ - rsbeq lr, r4, lr, lsl #22 │ │ │ │ - rsbeq r9, r3, r2, ror fp │ │ │ │ - rsbeq lr, r4, lr, ror #21 │ │ │ │ - rsbeq r9, r3, r2, asr fp │ │ │ │ - rsbeq lr, r4, lr, asr #21 │ │ │ │ - rsbeq r9, r3, r2, lsr fp │ │ │ │ - rsbeq lr, r4, lr, lsr #21 │ │ │ │ - rsbeq r9, r3, r2, lsl fp │ │ │ │ - mlseq r3, lr, r5, r5 │ │ │ │ - rsbeq lr, r4, ip, ror sl │ │ │ │ - rsbeq r9, r3, r2, ror #21 │ │ │ │ - rsbeq r5, r3, r4, asr #10 │ │ │ │ - rsbeq lr, r4, r8, asr #20 │ │ │ │ - rsbeq r9, r3, lr, lsr #21 │ │ │ │ - rsbeq ip, r4, r0, asr #13 │ │ │ │ - rsbeq lr, r4, r4, lsl sl │ │ │ │ - rsbeq r9, r3, sl, ror sl │ │ │ │ - rsbeq ip, r4, r4, lsr #13 │ │ │ │ - rsbeq lr, r4, r0, ror #19 │ │ │ │ - rsbeq r9, r3, r8, asr #20 │ │ │ │ - rsbeq lr, r4, r4, ror #17 │ │ │ │ - rsbeq lr, r4, ip, asr #17 │ │ │ │ - mlseq r4, r0, r7, lr │ │ │ │ - rsbeq lr, r4, r8, asr r7 │ │ │ │ - rsbeq r9, r3, r0, asr #15 │ │ │ │ - rsbeq lr, r4, ip, lsr r7 │ │ │ │ - rsbeq r9, r3, r4, lsr #15 │ │ │ │ + rsbeq pc, r4, r8, lsr #8 │ │ │ │ + rsbeq pc, r4, ip, ror #5 │ │ │ │ + rsbeq pc, r4, ip, asr #5 │ │ │ │ + rsbeq pc, r4, lr, lsl #5 │ │ │ │ + ldrdeq pc, [r4], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq pc, r4, r2, asr #3 │ │ │ │ + rsbeq pc, r4, lr, lsr r1 @ │ │ │ │ + rsbeq sl, r3, r4, lsr #3 │ │ │ │ + rsbeq pc, r4, ip, lsl r1 @ │ │ │ │ + rsbeq sl, r3, r2, lsl #3 │ │ │ │ + rsbeq pc, r4, ip, asr #1 │ │ │ │ + rsbeq sl, r3, r2, lsr r1 │ │ │ │ + rsbeq pc, r4, ip, lsr #1 │ │ │ │ + rsbeq sl, r3, r2, lsl r1 │ │ │ │ + rsbeq pc, r4, r4, asr #32 │ │ │ │ + rsbeq sl, r3, sl, lsr #1 │ │ │ │ + rsbeq pc, r4, r0, lsl r0 @ │ │ │ │ + rsbeq sl, r3, r6, ror r0 │ │ │ │ + strdeq lr, [r4], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq sl, r3, r6, asr r0 │ │ │ │ + rsbeq lr, r4, r0, lsr #31 │ │ │ │ + rsbeq lr, r4, r0, lsl #31 │ │ │ │ + rsbeq pc, r4, r0, lsl #1 │ │ │ │ + rsbeq lr, r4, r2, asr pc │ │ │ │ + strhteq r9, [r3], #-248 @ 0xffffff08 │ │ │ │ + rsbeq lr, r4, r2, lsr pc │ │ │ │ + mlseq r3, r8, pc, r9 @ │ │ │ │ + rsbeq lr, r4, r4, lsl #30 │ │ │ │ + rsbeq r9, r3, sl, ror #30 │ │ │ │ + rsbeq lr, r4, r4, asr #29 │ │ │ │ + mlseq r4, r8, lr, lr │ │ │ │ + rsbeq lr, r4, lr, ror lr │ │ │ │ + rsbeq lr, r4, r4, ror #28 │ │ │ │ + rsbeq lr, r4, r6, asr #28 │ │ │ │ + rsbeq lr, r4, lr, lsl lr │ │ │ │ + rsbeq r9, r3, r4, lsl #29 │ │ │ │ + rsbeq lr, r4, sl, ror #27 │ │ │ │ + rsbeq r9, r3, r0, asr lr │ │ │ │ + rsbeq lr, r4, sl, asr #27 │ │ │ │ + rsbeq r9, r3, lr, lsr #28 │ │ │ │ + mlseq r4, r4, sp, lr │ │ │ │ + strdeq r9, [r3], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq lr, r4, r4, ror sp │ │ │ │ + ldrdeq r9, [r3], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq lr, r4, r8, asr #26 │ │ │ │ + rsbeq r9, r3, lr, lsr #27 │ │ │ │ + rsbeq lr, r4, ip, lsl sp │ │ │ │ + rsbeq r9, r3, r2, lsl #27 │ │ │ │ + rsbeq lr, r4, r4, lsl #25 │ │ │ │ + rsbeq r9, r3, sl, ror #25 │ │ │ │ + rsbeq lr, r4, r0, lsl ip │ │ │ │ + rsbeq r9, r3, r6, ror ip │ │ │ │ + strdeq lr, [r4], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r9, r3, r6, asr ip │ │ │ │ + rsbeq lr, r4, r2, asr #23 │ │ │ │ + rsbeq r9, r3, r8, lsr #24 │ │ │ │ + mlseq r4, r6, fp, lr │ │ │ │ + strdeq r9, [r3], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq lr, r4, r8, ror #22 │ │ │ │ + rsbeq r9, r3, lr, asr #23 │ │ │ │ + rsbeq r7, r3, ip, lsr #2 │ │ │ │ + rsbeq lr, r4, r6, lsr fp │ │ │ │ + mlseq r3, ip, fp, r9 │ │ │ │ + rsbeq lr, r4, r6, lsl fp │ │ │ │ + rsbeq r9, r3, sl, ror fp │ │ │ │ + strdeq lr, [r4], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r9, r3, sl, asr fp │ │ │ │ + ldrdeq lr, [r4], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r9, r3, sl, lsr fp │ │ │ │ + strhteq lr, [r4], #-166 @ 0xffffff5a │ │ │ │ + rsbeq r9, r3, sl, lsl fp │ │ │ │ + rsbeq r5, r3, r6, lsr #11 │ │ │ │ + rsbeq lr, r4, r4, lsl #21 │ │ │ │ + rsbeq r9, r3, sl, ror #21 │ │ │ │ + rsbeq r5, r3, ip, asr #10 │ │ │ │ + rsbeq lr, r4, r0, asr sl │ │ │ │ + strhteq r9, [r3], #-166 @ 0xffffff5a │ │ │ │ + rsbeq ip, r4, r8, asr #13 │ │ │ │ + rsbeq lr, r4, ip, lsl sl │ │ │ │ + rsbeq r9, r3, r2, lsl #21 │ │ │ │ + rsbeq ip, r4, ip, lsr #13 │ │ │ │ + rsbeq lr, r4, r8, ror #19 │ │ │ │ + rsbeq r9, r3, r0, asr sl │ │ │ │ + rsbeq lr, r4, ip, ror #17 │ │ │ │ + ldrdeq lr, [r4], #-132 @ 0xffffff7c @ │ │ │ │ + mlseq r4, r8, r7, lr │ │ │ │ + rsbeq lr, r4, r0, ror #14 │ │ │ │ + rsbeq r9, r3, r8, asr #15 │ │ │ │ + rsbeq lr, r4, r4, asr #14 │ │ │ │ + rsbeq r9, r3, ip, lsr #15 │ │ │ │ vhadd.s8 d25, d0, d8 │ │ │ │ @ instruction: 0xf8df110d │ │ │ │ ldrbtmi r0, [r8], #-1588 @ 0xfffff9cc │ │ │ │ @ instruction: 0xf663300c │ │ │ │ @ instruction: 0xf8dff8a1 │ │ │ │ stmdbls r8, {r2, r3, r5, r9, sl} │ │ │ │ @ instruction: 0xf6634478 │ │ │ │ @@ -428066,58 +428066,58 @@ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blvs 1a95554 │ │ │ │ blcs 1bc4c8 │ │ │ │ @ instruction: 0x4637d172 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strhteq lr, [r4], #-82 @ 0xffffffae │ │ │ │ - rsbeq r9, r3, r8, lsl r6 │ │ │ │ - mlseq r4, r0, r5, lr │ │ │ │ - strdeq r9, [r3], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq lr, r4, lr, ror #10 │ │ │ │ - ldrdeq r9, [r3], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq lr, r4, ip, asr #10 │ │ │ │ - strhteq r9, [r3], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq lr, r4, sl, lsr #10 │ │ │ │ - rsbeq r9, r3, lr, lsl #11 │ │ │ │ - rsbeq lr, r4, r8, lsl #10 │ │ │ │ - rsbeq r9, r3, ip, ror #10 │ │ │ │ - rsbeq lr, r4, r6, ror #9 │ │ │ │ - rsbeq r9, r3, sl, asr #10 │ │ │ │ - rsbeq lr, r4, r4, asr #9 │ │ │ │ - rsbeq r9, r3, r8, lsr #10 │ │ │ │ - rsbeq lr, r4, ip, ror #7 │ │ │ │ - rsbeq lr, r4, r4, lsl #7 │ │ │ │ - rsbeq lr, r4, r2, lsl #7 │ │ │ │ - rsbeq r9, r3, r6, ror #7 │ │ │ │ - rsbeq lr, r4, lr, asr r3 │ │ │ │ - rsbeq r9, r3, r2, asr #7 │ │ │ │ - rsbeq lr, r4, ip, lsr r3 │ │ │ │ - rsbeq r9, r3, r2, lsr #7 │ │ │ │ - rsbeq lr, r4, ip, lsl r3 │ │ │ │ - rsbeq r9, r3, r4, lsl #7 │ │ │ │ - ldrdeq lr, [r4], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r6, r3, r4, lsl r1 │ │ │ │ - rsbeq r9, r3, sl, lsl r3 │ │ │ │ - rsbeq lr, r4, r0, asr #7 │ │ │ │ - rsbeq lr, r4, r6, asr r2 │ │ │ │ + strhteq lr, [r4], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r9, r3, r0, lsr #12 │ │ │ │ + mlseq r4, r8, r5, lr │ │ │ │ + strdeq r9, [r3], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq lr, r4, r6, ror r5 │ │ │ │ + ldrdeq r9, [r3], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq lr, r4, r4, asr r5 │ │ │ │ + strhteq r9, [r3], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq lr, r4, r2, lsr r5 │ │ │ │ + mlseq r3, r6, r5, r9 │ │ │ │ + rsbeq lr, r4, r0, lsl r5 │ │ │ │ + rsbeq r9, r3, r4, ror r5 │ │ │ │ + rsbeq lr, r4, lr, ror #9 │ │ │ │ + rsbeq r9, r3, r2, asr r5 │ │ │ │ + rsbeq lr, r4, ip, asr #9 │ │ │ │ + rsbeq r9, r3, r0, lsr r5 │ │ │ │ + strdeq lr, [r4], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq lr, r4, ip, lsl #7 │ │ │ │ + rsbeq lr, r4, sl, lsl #7 │ │ │ │ + rsbeq r9, r3, lr, ror #7 │ │ │ │ + rsbeq lr, r4, r6, ror #6 │ │ │ │ + rsbeq r9, r3, sl, asr #7 │ │ │ │ + rsbeq lr, r4, r4, asr #6 │ │ │ │ + rsbeq r9, r3, sl, lsr #7 │ │ │ │ + rsbeq lr, r4, r4, lsr #6 │ │ │ │ + rsbeq r9, r3, ip, lsl #7 │ │ │ │ + rsbeq lr, r4, r0, ror #5 │ │ │ │ + rsbeq r6, r3, ip, lsl r1 │ │ │ │ + rsbeq r9, r3, r2, lsr #6 │ │ │ │ + rsbeq lr, r4, r8, asr #7 │ │ │ │ + rsbeq lr, r4, lr, asr r2 │ │ │ │ @ instruction: 0xffffca8d │ │ │ │ - rsbeq lr, r4, sl, lsl #6 │ │ │ │ - rsbeq lr, r4, r0, asr r1 │ │ │ │ - strhteq r9, [r3], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq lr, r4, r0, lsr r1 │ │ │ │ - mlseq r3, r8, r1, r9 │ │ │ │ - rsbeq lr, r4, r0, lsl r1 │ │ │ │ - rsbeq r9, r3, r8, ror r1 │ │ │ │ - strdeq lr, [r4], #-0 @ │ │ │ │ - rsbeq r9, r3, r8, asr r1 │ │ │ │ - mlseq r4, r4, r0, lr │ │ │ │ + rsbeq lr, r4, r2, lsl r3 │ │ │ │ + rsbeq lr, r4, r8, asr r1 │ │ │ │ + rsbeq r9, r3, r0, asr #3 │ │ │ │ + rsbeq lr, r4, r8, lsr r1 │ │ │ │ + rsbeq r9, r3, r0, lsr #3 │ │ │ │ + rsbeq lr, r4, r8, lsl r1 │ │ │ │ + rsbeq r9, r3, r0, lsl #3 │ │ │ │ + strdeq lr, [r4], #-8 @ │ │ │ │ + rsbeq r9, r3, r0, ror #2 │ │ │ │ + mlseq r4, ip, r0, lr │ │ │ │ + rsbeq lr, r4, r4, lsr #32 │ │ │ │ rsbeq lr, r4, ip, lsl r0 │ │ │ │ - rsbeq lr, r4, r4, lsl r0 │ │ │ │ @ instruction: 0xf8df4607 │ │ │ │ vfma.f32 d16, d0, d4 │ │ │ │ ldrbtmi r7, [r8], #-469 @ 0xfffffe2b │ │ │ │ @ instruction: 0xf662300c │ │ │ │ @ instruction: 0xf8dffd2b │ │ │ │ ldrtmi r0, [r9], -r8, lsl #24 │ │ │ │ @ instruction: 0xf6624478 │ │ │ │ @@ -428883,91 +428883,91 @@ │ │ │ │ ldrbtmi r4, [r8], #-2130 @ 0xfffff7ae │ │ │ │ @ instruction: 0xf661300c │ │ │ │ ldmdami r1, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2312 @ 0xfffff6f8 │ │ │ │ @ instruction: 0xffeef661 │ │ │ │ strb r9, [r3, r8, lsl #20] │ │ │ │ ... │ │ │ │ - rsbeq sp, r4, r6, asr #29 │ │ │ │ - rsbeq r8, r3, ip, lsr #30 │ │ │ │ - rsbeq sp, r4, lr, ror fp │ │ │ │ - rsbeq r8, r3, r4, ror #23 │ │ │ │ - rsbeq sp, r4, r2, asr #22 │ │ │ │ - rsbeq r8, r3, r6, lsr #23 │ │ │ │ - rsbeq sp, r4, r4, lsr #22 │ │ │ │ - rsbeq r8, r3, r8, lsl #23 │ │ │ │ - rsbeq sp, r4, r0, lsl #22 │ │ │ │ - rsbeq r8, r3, r6, ror #22 │ │ │ │ - strhteq sp, [r4], #-170 @ 0xffffff56 │ │ │ │ - rsbeq sp, r4, r0, lsr #21 │ │ │ │ - rsbeq sp, r4, ip, ror #20 │ │ │ │ - rsbeq sp, r4, r4, asr sl │ │ │ │ - strhteq r8, [r3], #-170 @ 0xffffff56 │ │ │ │ - rsbeq sp, r4, sl, lsr #20 │ │ │ │ - mlseq r3, r0, sl, r8 │ │ │ │ - rsbeq sp, r4, r0, ror #19 │ │ │ │ - strhteq sp, [r4], #-148 @ 0xffffff6c │ │ │ │ - rsbeq r8, r3, r8, lsl sl │ │ │ │ - rsbeq sp, r4, lr, ror r9 │ │ │ │ - mlseq r4, ip, r8, sp │ │ │ │ - rsbeq r8, r3, r0, lsl #18 │ │ │ │ - rsbeq sp, r4, ip, ror r8 │ │ │ │ - rsbeq r8, r3, r0, ror #17 │ │ │ │ - rsbeq sp, r4, r8, asr r8 │ │ │ │ - strhteq r8, [r3], #-142 @ 0xffffff72 │ │ │ │ - rsbeq sp, r4, r6, asr #15 │ │ │ │ - rsbeq sp, r4, ip, lsr #15 │ │ │ │ - rsbeq r8, r3, r2, lsl r8 │ │ │ │ - rsbeq sp, r4, r8, asr r7 │ │ │ │ - strhteq r8, [r3], #-126 @ 0xffffff82 │ │ │ │ - rsbeq sp, r4, r8, lsr r7 │ │ │ │ - mlseq r3, lr, r7, r8 │ │ │ │ - rsbeq sp, r4, r4, lsl r7 │ │ │ │ - rsbeq r8, r3, sl, ror r7 │ │ │ │ - strdeq sp, [r4], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r8, r3, r8, asr r7 │ │ │ │ - mlseq r4, lr, r6, sp │ │ │ │ - rsbeq sp, r4, r6, asr r6 │ │ │ │ - strdeq sp, [r4], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r8, r3, r0, ror #12 │ │ │ │ - ldrdeq sp, [r4], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r8, r3, r0, asr #12 │ │ │ │ - strhteq sp, [r4], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq r8, r3, r0, lsr #12 │ │ │ │ - mlseq r4, sl, r5, sp │ │ │ │ - rsbeq r8, r3, r0, lsl #12 │ │ │ │ - rsbeq sp, r4, r6, asr #10 │ │ │ │ - rsbeq r8, r3, lr, lsr #11 │ │ │ │ - rsbeq sp, r4, r6, lsr #10 │ │ │ │ - rsbeq r8, r3, lr, lsl #11 │ │ │ │ - rsbeq sp, r4, r8, ror #9 │ │ │ │ - rsbeq r8, r3, r0, asr r5 │ │ │ │ - rsbeq sp, r4, ip, lsr #9 │ │ │ │ - rsbeq sp, r4, r0, asr #8 │ │ │ │ - rsbeq r8, r3, r6, lsr #9 │ │ │ │ - rsbeq sp, r4, r2, lsr #8 │ │ │ │ - rsbeq r8, r3, r8, lsl #9 │ │ │ │ - rsbeq sp, r4, r4, lsl #8 │ │ │ │ - rsbeq r8, r3, sl, ror #8 │ │ │ │ - rsbeq sp, r4, r6, ror #7 │ │ │ │ - rsbeq r8, r3, ip, asr #8 │ │ │ │ - rsbeq sp, r4, r8, asr #7 │ │ │ │ - rsbeq r8, r3, lr, lsr #8 │ │ │ │ - rsbeq sp, r4, sl, lsr #7 │ │ │ │ - rsbeq r8, r3, r0, lsl r4 │ │ │ │ - rsbeq sp, r4, ip, lsl #7 │ │ │ │ - rsbeq sp, r4, r6, lsr #9 │ │ │ │ - rsbeq sp, r4, ip, ror #6 │ │ │ │ - ldrdeq r8, [r3], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq sp, r4, ip, asr #6 │ │ │ │ - strhteq r8, [r3], #-52 @ 0xffffffcc │ │ │ │ - rsbeq sp, r4, r0, lsr r3 │ │ │ │ - mlseq r3, r8, r3, r8 │ │ │ │ - ldrdeq sp, [r4], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r8, r3, lr, lsr r3 │ │ │ │ + rsbeq sp, r4, lr, asr #29 │ │ │ │ + rsbeq r8, r3, r4, lsr pc │ │ │ │ + rsbeq sp, r4, r6, lsl #23 │ │ │ │ + rsbeq r8, r3, ip, ror #23 │ │ │ │ + rsbeq sp, r4, sl, asr #22 │ │ │ │ + rsbeq r8, r3, lr, lsr #23 │ │ │ │ + rsbeq sp, r4, ip, lsr #22 │ │ │ │ + mlseq r3, r0, fp, r8 │ │ │ │ + rsbeq sp, r4, r8, lsl #22 │ │ │ │ + rsbeq r8, r3, lr, ror #22 │ │ │ │ + rsbeq sp, r4, r2, asr #21 │ │ │ │ + rsbeq sp, r4, r8, lsr #21 │ │ │ │ + rsbeq sp, r4, r4, ror sl │ │ │ │ + rsbeq sp, r4, ip, asr sl │ │ │ │ + rsbeq r8, r3, r2, asr #21 │ │ │ │ + rsbeq sp, r4, r2, lsr sl │ │ │ │ + mlseq r3, r8, sl, r8 │ │ │ │ + rsbeq sp, r4, r8, ror #19 │ │ │ │ + strhteq sp, [r4], #-156 @ 0xffffff64 │ │ │ │ + rsbeq r8, r3, r0, lsr #20 │ │ │ │ + rsbeq sp, r4, r6, lsl #19 │ │ │ │ + rsbeq sp, r4, r4, lsr #17 │ │ │ │ + rsbeq r8, r3, r8, lsl #18 │ │ │ │ + rsbeq sp, r4, r4, lsl #17 │ │ │ │ + rsbeq r8, r3, r8, ror #17 │ │ │ │ + rsbeq sp, r4, r0, ror #16 │ │ │ │ + rsbeq r8, r3, r6, asr #17 │ │ │ │ + rsbeq sp, r4, lr, asr #15 │ │ │ │ + strhteq sp, [r4], #-116 @ 0xffffff8c │ │ │ │ + rsbeq r8, r3, sl, lsl r8 │ │ │ │ + rsbeq sp, r4, r0, ror #14 │ │ │ │ + rsbeq r8, r3, r6, asr #15 │ │ │ │ + rsbeq sp, r4, r0, asr #14 │ │ │ │ + rsbeq r8, r3, r6, lsr #15 │ │ │ │ + rsbeq sp, r4, ip, lsl r7 │ │ │ │ + rsbeq r8, r3, r2, lsl #15 │ │ │ │ + strdeq sp, [r4], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r8, r3, r0, ror #14 │ │ │ │ + rsbeq sp, r4, r6, lsr #13 │ │ │ │ + rsbeq sp, r4, lr, asr r6 │ │ │ │ + rsbeq sp, r4, r0, lsl #12 │ │ │ │ + rsbeq r8, r3, r8, ror #12 │ │ │ │ + rsbeq sp, r4, r0, ror #11 │ │ │ │ + rsbeq r8, r3, r8, asr #12 │ │ │ │ + rsbeq sp, r4, r0, asr #11 │ │ │ │ + rsbeq r8, r3, r8, lsr #12 │ │ │ │ + rsbeq sp, r4, r2, lsr #11 │ │ │ │ + rsbeq r8, r3, r8, lsl #12 │ │ │ │ + rsbeq sp, r4, lr, asr #10 │ │ │ │ + strhteq r8, [r3], #-86 @ 0xffffffaa │ │ │ │ + rsbeq sp, r4, lr, lsr #10 │ │ │ │ + mlseq r3, r6, r5, r8 │ │ │ │ + strdeq sp, [r4], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r8, r3, r8, asr r5 │ │ │ │ + strhteq sp, [r4], #-68 @ 0xffffffbc │ │ │ │ + rsbeq sp, r4, r8, asr #8 │ │ │ │ + rsbeq r8, r3, lr, lsr #9 │ │ │ │ + rsbeq sp, r4, sl, lsr #8 │ │ │ │ + mlseq r3, r0, r4, r8 │ │ │ │ + rsbeq sp, r4, ip, lsl #8 │ │ │ │ + rsbeq r8, r3, r2, ror r4 │ │ │ │ + rsbeq sp, r4, lr, ror #7 │ │ │ │ + rsbeq r8, r3, r4, asr r4 │ │ │ │ + ldrdeq sp, [r4], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r8, r3, r6, lsr r4 │ │ │ │ + strhteq sp, [r4], #-50 @ 0xffffffce │ │ │ │ + rsbeq r8, r3, r8, lsl r4 │ │ │ │ + mlseq r4, r4, r3, sp │ │ │ │ + rsbeq sp, r4, lr, lsr #9 │ │ │ │ + rsbeq sp, r4, r4, ror r3 │ │ │ │ + ldrdeq r8, [r3], #-60 @ 0xffffffc4 @ │ │ │ │ + rsbeq sp, r4, r4, asr r3 │ │ │ │ + strhteq r8, [r3], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq sp, r4, r8, lsr r3 │ │ │ │ + rsbeq r8, r3, r0, lsr #7 │ │ │ │ + ldrdeq sp, [r4], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r8, r3, r6, asr #6 │ │ │ │ ldmib sp, {r1, r2, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1b9480e │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ ldmdbge r3!, {r0, r2, r6, r7, r8, pc} │ │ │ │ stmdals r8, {r0, r1, r4, r9, fp, ip, pc} │ │ │ │ vaddw.u8 , , d15 │ │ │ │ stmdacs r1, {r0, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -429365,84 +429365,84 @@ │ │ │ │ stmdami sl, {r2, r3, r5, r8, sp, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1cf40aa │ │ │ │ stmdbls r8, {r3, r6, fp, lr} │ │ │ │ @ instruction: 0xf6614478 │ │ │ │ bls 3f57cc │ │ │ │ bllt f4730 │ │ │ │ - rsbeq sp, r4, ip, lsr r1 │ │ │ │ - rsbeq sp, r4, r0, lsr r1 │ │ │ │ - strhteq sp, [r4], #-4 │ │ │ │ - rsbeq r8, r3, sl, lsl r1 │ │ │ │ - mlseq r4, r2, r0, sp │ │ │ │ - strdeq r8, [r3], #-8 @ │ │ │ │ - rsbeq sp, r4, r8, asr r0 │ │ │ │ - strhteq r8, [r3], #-14 │ │ │ │ - rsbeq sp, r4, r8, lsr r0 │ │ │ │ - mlseq r3, ip, r0, r8 │ │ │ │ - ldrdeq ip, [r4], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq r8, r3, r2, asr #32 │ │ │ │ - strhteq ip, [r4], #-250 @ 0xffffff06 │ │ │ │ - rsbeq r8, r3, r0, lsr #32 │ │ │ │ - rsbeq r3, r3, sl, lsr #21 │ │ │ │ - rsbeq r3, r3, r0, ror #20 │ │ │ │ - strdeq sl, [r4], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r5, r3, r4, lsl r5 │ │ │ │ - rsbeq sl, r4, ip, asr #23 │ │ │ │ - strdeq ip, [r4], #-244 @ 0xffffff0c @ │ │ │ │ - ldrdeq ip, [r4], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r4, r3, ip, ror sp │ │ │ │ - rsbeq r4, r3, lr, lsl sp │ │ │ │ - rsbeq r4, r3, r2, asr sp │ │ │ │ - strhteq r7, [r3], #-232 @ 0xffffff18 │ │ │ │ - rsbeq ip, r4, lr, lsl #28 │ │ │ │ - rsbeq r7, r3, r6, ror lr │ │ │ │ - ldrdeq ip, [r4], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r7, r3, r0, asr #28 │ │ │ │ - strhteq ip, [r4], #-216 @ 0xffffff28 │ │ │ │ - rsbeq r7, r3, r0, lsr #28 │ │ │ │ - mlseq r4, sl, sp, ip │ │ │ │ - rsbeq r7, r3, r2, lsl #28 │ │ │ │ - rsbeq ip, r4, ip, ror sp │ │ │ │ - rsbeq r7, r3, r4, ror #27 │ │ │ │ - rsbeq r4, r3, r8, asr #23 │ │ │ │ - rsbeq r4, r3, r6, ror #23 │ │ │ │ - rsbeq r8, r4, ip, lsr #25 │ │ │ │ - rsbeq ip, r4, sl, lsl #26 │ │ │ │ - rsbeq r7, r3, r2, ror sp │ │ │ │ - rsbeq ip, r4, ip, ror #25 │ │ │ │ - rsbeq r7, r3, r4, asr sp │ │ │ │ - rsbeq ip, r4, lr, asr #25 │ │ │ │ - rsbeq r7, r3, r6, lsr sp │ │ │ │ - strhteq ip, [r4], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r7, r3, r8, lsl sp │ │ │ │ - mlseq r4, r2, ip, ip │ │ │ │ - strdeq r7, [r3], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq ip, r4, r4, ror ip │ │ │ │ - ldrdeq r7, [r3], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq ip, r4, r6, asr ip │ │ │ │ - strhteq r7, [r3], #-206 @ 0xffffff32 │ │ │ │ - rsbeq ip, r4, r8, lsr ip │ │ │ │ - rsbeq r7, r3, r0, lsr #25 │ │ │ │ - rsbeq ip, r4, sl, lsl ip │ │ │ │ - rsbeq r7, r3, r2, lsl #25 │ │ │ │ - strdeq ip, [r4], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r7, r3, r4, ror #24 │ │ │ │ - ldrdeq ip, [r4], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r7, r3, r6, asr #24 │ │ │ │ - rsbeq ip, r4, r0, asr #23 │ │ │ │ - rsbeq r7, r3, r8, lsr #24 │ │ │ │ - rsbeq ip, r4, r2, lsr #23 │ │ │ │ - rsbeq r7, r3, sl, lsl #24 │ │ │ │ - rsbeq ip, r4, r4, lsl #23 │ │ │ │ - rsbeq r7, r3, ip, ror #23 │ │ │ │ - rsbeq ip, r4, r6, ror #22 │ │ │ │ - rsbeq r7, r3, lr, asr #23 │ │ │ │ - rsbeq ip, r4, r8, asr #22 │ │ │ │ - strhteq r7, [r3], #-176 @ 0xffffff50 │ │ │ │ + rsbeq sp, r4, r4, asr #2 │ │ │ │ + rsbeq sp, r4, r8, lsr r1 │ │ │ │ + strhteq sp, [r4], #-12 │ │ │ │ + rsbeq r8, r3, r2, lsr #2 │ │ │ │ + mlseq r4, sl, r0, sp │ │ │ │ + rsbeq r8, r3, r0, lsl #2 │ │ │ │ + rsbeq sp, r4, r0, rrx │ │ │ │ + rsbeq r8, r3, r6, asr #1 │ │ │ │ + rsbeq sp, r4, r0, asr #32 │ │ │ │ + rsbeq r8, r3, r4, lsr #1 │ │ │ │ + rsbeq ip, r4, r4, ror #31 │ │ │ │ + rsbeq r8, r3, sl, asr #32 │ │ │ │ + rsbeq ip, r4, r2, asr #31 │ │ │ │ + rsbeq r8, r3, r8, lsr #32 │ │ │ │ + strhteq r3, [r3], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r3, r3, r8, ror #20 │ │ │ │ + rsbeq sl, r4, r4, lsl #24 │ │ │ │ + rsbeq r5, r3, ip, lsl r5 │ │ │ │ + ldrdeq sl, [r4], #-180 @ 0xffffff4c @ │ │ │ │ + strdeq ip, [r4], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq ip, r4, r6, ror #31 │ │ │ │ + rsbeq r4, r3, r4, lsl #27 │ │ │ │ + rsbeq r4, r3, r6, lsr #26 │ │ │ │ + rsbeq r4, r3, sl, asr sp │ │ │ │ + rsbeq r7, r3, r0, asr #29 │ │ │ │ + rsbeq ip, r4, r6, lsl lr │ │ │ │ + rsbeq r7, r3, lr, ror lr │ │ │ │ + rsbeq ip, r4, r0, ror #27 │ │ │ │ + rsbeq r7, r3, r8, asr #28 │ │ │ │ + rsbeq ip, r4, r0, asr #27 │ │ │ │ + rsbeq r7, r3, r8, lsr #28 │ │ │ │ + rsbeq ip, r4, r2, lsr #27 │ │ │ │ + rsbeq r7, r3, sl, lsl #28 │ │ │ │ + rsbeq ip, r4, r4, lsl #27 │ │ │ │ + rsbeq r7, r3, ip, ror #27 │ │ │ │ + ldrdeq r4, [r3], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r4, r3, lr, ror #23 │ │ │ │ + strhteq r8, [r4], #-196 @ 0xffffff3c │ │ │ │ + rsbeq ip, r4, r2, lsl sp │ │ │ │ + rsbeq r7, r3, sl, ror sp │ │ │ │ + strdeq ip, [r4], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r7, r3, ip, asr sp │ │ │ │ + ldrdeq ip, [r4], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq r7, r3, lr, lsr sp │ │ │ │ + strhteq ip, [r4], #-200 @ 0xffffff38 │ │ │ │ + rsbeq r7, r3, r0, lsr #26 │ │ │ │ + mlseq r4, sl, ip, ip │ │ │ │ + rsbeq r7, r3, r2, lsl #26 │ │ │ │ + rsbeq ip, r4, ip, ror ip │ │ │ │ + rsbeq r7, r3, r4, ror #25 │ │ │ │ + rsbeq ip, r4, lr, asr ip │ │ │ │ + rsbeq r7, r3, r6, asr #25 │ │ │ │ + rsbeq ip, r4, r0, asr #24 │ │ │ │ + rsbeq r7, r3, r8, lsr #25 │ │ │ │ + rsbeq ip, r4, r2, lsr #24 │ │ │ │ + rsbeq r7, r3, sl, lsl #25 │ │ │ │ + rsbeq ip, r4, r4, lsl #24 │ │ │ │ + rsbeq r7, r3, ip, ror #24 │ │ │ │ + rsbeq ip, r4, r6, ror #23 │ │ │ │ + rsbeq r7, r3, lr, asr #24 │ │ │ │ + rsbeq ip, r4, r8, asr #23 │ │ │ │ + rsbeq r7, r3, r0, lsr ip │ │ │ │ + rsbeq ip, r4, sl, lsr #23 │ │ │ │ + rsbeq r7, r3, r2, lsl ip │ │ │ │ + rsbeq ip, r4, ip, lsl #23 │ │ │ │ + strdeq r7, [r3], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq ip, r4, lr, ror #22 │ │ │ │ + ldrdeq r7, [r3], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq ip, r4, r0, asr fp │ │ │ │ + strhteq r7, [r3], #-184 @ 0xffffff48 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed0da54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff1ba73c │ │ │ │ blmi ff1e2a94 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -429632,57 +429632,57 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ mlseq lr, sl, r1, r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq ip, [r4], #-146 @ 0xffffff6e @ │ │ │ │ + ldrdeq ip, [r4], #-154 @ 0xffffff66 @ │ │ │ │ @ instruction: 0xffffd235 │ │ │ │ - rsbeq ip, r4, r0, lsl #22 │ │ │ │ - rsbeq ip, r4, r8, asr #20 │ │ │ │ + rsbeq ip, r4, r8, lsl #22 │ │ │ │ + rsbeq ip, r4, r0, asr sl │ │ │ │ andeq r0, r0, r7, lsr r3 │ │ │ │ - rsbeq ip, r4, ip, ror r9 │ │ │ │ - rsbeq r7, r3, r4, ror #19 │ │ │ │ + rsbeq ip, r4, r4, lsl #19 │ │ │ │ + rsbeq r7, r3, ip, ror #19 │ │ │ │ strdeq r8, [lr], #-14 @ │ │ │ │ - rsbeq ip, r4, r8, asr #18 │ │ │ │ - strhteq r7, [r3], #-144 @ 0xffffff70 │ │ │ │ + rsbeq ip, r4, r0, asr r9 │ │ │ │ + strhteq r7, [r3], #-152 @ 0xffffff68 │ │ │ │ @ instruction: 0xffffb12b │ │ │ │ - mlseq r4, r0, sl, ip │ │ │ │ - rsbeq ip, r4, ip, lsr #21 │ │ │ │ - strdeq ip, [r4], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq r7, r3, sl, asr r9 │ │ │ │ - ldrdeq ip, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - rsbeq r7, r3, r0, asr #18 │ │ │ │ - rsbeq ip, r4, ip, ror #20 │ │ │ │ - rsbeq ip, r4, sl, asr #21 │ │ │ │ - rsbeq ip, r4, r4, asr #21 │ │ │ │ - rsbeq ip, r4, r6, lsl #22 │ │ │ │ - rsbeq ip, r4, sl, ror #16 │ │ │ │ - ldrdeq r7, [r3], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq ip, r4, r0, asr r8 │ │ │ │ - strhteq r7, [r3], #-136 @ 0xffffff78 │ │ │ │ - rsbeq ip, r4, r6, asr #21 │ │ │ │ - rsbeq ip, r4, ip, lsl #22 │ │ │ │ - rsbeq ip, r4, r6, lsl r8 │ │ │ │ - rsbeq r7, r3, lr, ror r8 │ │ │ │ - strdeq ip, [r4], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq ip, r4, sl, lsl fp │ │ │ │ - ldrdeq ip, [r4], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r7, r3, r4, asr #16 │ │ │ │ - strhteq ip, [r4], #-126 @ 0xffffff82 │ │ │ │ - rsbeq r7, r3, r4, lsr #16 │ │ │ │ - ldrdeq ip, [r4], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq ip, r4, sl, lsl #22 │ │ │ │ - rsbeq ip, r4, r2, lsl #15 │ │ │ │ - rsbeq r7, r3, sl, ror #15 │ │ │ │ - rsbeq ip, r4, r0, ror #21 │ │ │ │ - rsbeq ip, r4, r2, asr #22 │ │ │ │ - rsbeq ip, r4, lr, lsr r7 │ │ │ │ - rsbeq r7, r3, r6, lsr #15 │ │ │ │ + mlseq r4, r8, sl, ip │ │ │ │ + strhteq ip, [r4], #-164 @ 0xffffff5c │ │ │ │ + strdeq ip, [r4], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r7, r3, r2, ror #18 │ │ │ │ + rsbeq ip, r4, r0, ror #17 │ │ │ │ + rsbeq r7, r3, r8, asr #18 │ │ │ │ + rsbeq ip, r4, r4, ror sl │ │ │ │ + ldrdeq ip, [r4], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq ip, r4, ip, asr #21 │ │ │ │ + rsbeq ip, r4, lr, lsl #22 │ │ │ │ + rsbeq ip, r4, r2, ror r8 │ │ │ │ + ldrdeq r7, [r3], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq ip, r4, r8, asr r8 │ │ │ │ + rsbeq r7, r3, r0, asr #17 │ │ │ │ + rsbeq ip, r4, lr, asr #21 │ │ │ │ + rsbeq ip, r4, r4, lsl fp │ │ │ │ + rsbeq ip, r4, lr, lsl r8 │ │ │ │ + rsbeq r7, r3, r6, lsl #17 │ │ │ │ + strdeq ip, [r4], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq ip, r4, r2, lsr #22 │ │ │ │ + rsbeq ip, r4, r4, ror #15 │ │ │ │ + rsbeq r7, r3, ip, asr #16 │ │ │ │ + rsbeq ip, r4, r6, asr #15 │ │ │ │ + rsbeq r7, r3, ip, lsr #16 │ │ │ │ + rsbeq ip, r4, r4, ror #21 │ │ │ │ + rsbeq ip, r4, r2, lsl fp │ │ │ │ + rsbeq ip, r4, sl, lsl #15 │ │ │ │ + strdeq r7, [r3], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq ip, r4, r8, ror #21 │ │ │ │ + rsbeq ip, r4, sl, asr #22 │ │ │ │ + rsbeq ip, r4, r6, asr #14 │ │ │ │ + rsbeq r7, r3, lr, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed0de18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 0, pc, cr4, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -429692,28 +429692,28 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8def661 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6614478 │ │ │ │ blls 2352b0 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq ip, r4, ip, lsr #12 │ │ │ │ - mlseq r3, r4, r6, r7 │ │ │ │ + rsbeq ip, r4, r4, lsr r6 │ │ │ │ + mlseq r3, ip, r6, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed0de64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 6fac0c │ │ │ │ blmi 722e80 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcr2 2, 0, pc, cr14, cr3, {3} @ │ │ │ │ strtmi r9, [r0], -r2 │ │ │ │ - blx 873a66 │ │ │ │ + blx 873a66 │ │ │ │ sbcscs r4, r0, #14336 @ 0x3800 │ │ │ │ ldclne 6, cr15, [ip], #256 @ 0x100 │ │ │ │ stmdbge r2, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ blx 16f4618 │ │ │ │ blmi 3c94cc │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -429721,15 +429721,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf65abd10 │ │ │ │ svclt 0x0000edee │ │ │ │ rsbeq r7, lr, sl, lsl #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq ip, [r4], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq ip, r4, r0, ror #19 │ │ │ │ rsbeq r7, lr, r8, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed0ded8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ strdls r3, [r0, -pc] │ │ │ │ @@ -429744,16 +429744,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf876f661 │ │ │ │ stmdbls r5, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6614478 │ │ │ │ blls 3351e0 >::_M_default_append(unsigned int)@@Base+0xaf8dc> │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq ip, r4, r0, lsl #19 │ │ │ │ - rsbeq r7, r3, r4, asr #11 │ │ │ │ + rsbeq ip, r4, r8, lsl #19 │ │ │ │ + rsbeq r7, r3, ip, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed0df34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stmib sp, {r6, r7, r9, sp, lr}^ │ │ │ │ @@ -429766,16 +429766,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf661300c │ │ │ │ stmdami r5, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf904f661 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-28] @ 0xffffffe4 │ │ │ │ - rsbeq ip, r4, r6, lsr #18 │ │ │ │ - rsbeq r7, r3, sl, ror #10 │ │ │ │ + rsbeq ip, r4, lr, lsr #18 │ │ │ │ + rsbeq r7, r3, r2, ror r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r9, ror #20 │ │ │ │ ldrbtmi r4, [sl], #-2921 @ 0xfffff497 │ │ │ │ strmi r9, [r8], -r5 │ │ │ │ @@ -429880,27 +429880,27 @@ │ │ │ │ ldmdami r2, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6614478 │ │ │ │ ldr pc, [r6, r3, lsr #16]! │ │ │ │ stc 6, cr15, [lr], #360 @ 0x168 │ │ │ │ rsbeq r7, lr, r2, ror #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r4, lr, r8, ip │ │ │ │ - strdeq r8, [r3], #-0 @ │ │ │ │ - rsbeq ip, r4, r2, asr r8 │ │ │ │ - strdeq ip, [r4], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r7, r3, r8, lsr r4 │ │ │ │ + rsbeq ip, r4, r6, lsr #17 │ │ │ │ + strdeq r8, [r3], #-8 @ │ │ │ │ + rsbeq ip, r4, sl, asr r8 │ │ │ │ + strdeq ip, [r4], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r7, r3, r0, asr #8 │ │ │ │ rsbeq r7, lr, r2, asr fp │ │ │ │ - rsbeq ip, r4, sl, lsr #15 │ │ │ │ - rsbeq r7, r3, lr, ror #7 │ │ │ │ - mlseq r4, r2, r7, ip │ │ │ │ - ldrdeq r7, [r3], #-54 @ 0xffffffca @ │ │ │ │ - mlseq r4, r2, r7, ip │ │ │ │ - rsbeq ip, r4, r6, ror #14 │ │ │ │ - rsbeq r7, r3, r8, lsr #7 │ │ │ │ + strhteq ip, [r4], #-114 @ 0xffffff8e │ │ │ │ + strdeq r7, [r3], #-54 @ 0xffffffca @ │ │ │ │ + mlseq r4, sl, r7, ip │ │ │ │ + ldrdeq r7, [r3], #-62 @ 0xffffffc2 @ │ │ │ │ + mlseq r4, sl, r7, ip │ │ │ │ + rsbeq ip, r4, lr, ror #14 │ │ │ │ + strhteq r7, [r3], #-48 @ 0xffffffd0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r2], lr, lsl #1 │ │ │ │ stmib sp, {r2, r3, r9, sl, lr}^ │ │ │ │ ldmib sp, {r1, r2, r9, ip, sp}^ │ │ │ │ @@ -430060,32 +430060,32 @@ │ │ │ │ cdp2 6, 0, cr15, cr0, cr0, {3} │ │ │ │ @ instruction: 0x46294816 │ │ │ │ @ instruction: 0xf6604478 │ │ │ │ @ instruction: 0xe723febb │ │ │ │ bl 1374b74 │ │ │ │ rsbeq r7, lr, lr, asr sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, r4, sl, lsr #13 │ │ │ │ - rsbeq ip, r4, r8, lsr #13 │ │ │ │ - rsbeq ip, r4, sl, asr #12 │ │ │ │ - rsbeq r7, r3, lr, lsl #5 │ │ │ │ + strhteq ip, [r4], #-98 @ 0xffffff9e │ │ │ │ + strhteq ip, [r4], #-96 @ 0xffffffa0 │ │ │ │ + rsbeq ip, r4, r2, asr r6 │ │ │ │ + mlseq r3, r6, r2, r7 │ │ │ │ rsbeq r7, lr, r8, lsr #19 │ │ │ │ - ldrdeq ip, [r4], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq ip, r4, r8, lsl r5 │ │ │ │ - rsbeq r7, r3, ip, asr r1 │ │ │ │ - strdeq ip, [r4], #-78 @ 0xffffffb2 @ │ │ │ │ - rsbeq r7, r3, r2, asr #2 │ │ │ │ - rsbeq ip, r4, r4, ror #9 │ │ │ │ - rsbeq r7, r3, r8, lsr #2 │ │ │ │ - rsbeq ip, r4, sl, asr #9 │ │ │ │ - rsbeq r7, r3, lr, lsl #2 │ │ │ │ - strhteq ip, [r4], #-64 @ 0xffffffc0 │ │ │ │ - strdeq r7, [r3], #-4 @ │ │ │ │ - mlseq r4, r4, r4, ip │ │ │ │ - ldrdeq r7, [r3], #-8 @ │ │ │ │ + ldrdeq ip, [r4], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq ip, r4, r0, lsr #10 │ │ │ │ + rsbeq r7, r3, r4, ror #2 │ │ │ │ + rsbeq ip, r4, r6, lsl #10 │ │ │ │ + rsbeq r7, r3, sl, asr #2 │ │ │ │ + rsbeq ip, r4, ip, ror #9 │ │ │ │ + rsbeq r7, r3, r0, lsr r1 │ │ │ │ + ldrdeq ip, [r4], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r7, r3, r6, lsl r1 │ │ │ │ + strhteq ip, [r4], #-72 @ 0xffffffb8 │ │ │ │ + strdeq r7, [r3], #-12 @ │ │ │ │ + mlseq r4, ip, r4, ip │ │ │ │ + rsbeq r7, r3, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed0e464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vorn d18, d3, d8 │ │ │ │ andcs pc, r1, r5, lsr fp @ │ │ │ │ svclt 0x0000bd08 │ │ │ │ @@ -430545,46 +430545,46 @@ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ blx ffef5314 │ │ │ │ cmnpcs lr, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf659e72a │ │ │ │ svclt 0x0000ef7e │ │ │ │ rsbeq r7, lr, ip, lsr #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r4, r2, r3, ip │ │ │ │ - rsbeq ip, r4, r6, lsr #6 │ │ │ │ - rsbeq r6, r3, r8, ror #30 │ │ │ │ + mlseq r4, sl, r3, ip │ │ │ │ + rsbeq ip, r4, lr, lsr #6 │ │ │ │ + rsbeq r6, r3, r0, ror pc │ │ │ │ rsbeq r7, lr, lr, ror r6 │ │ │ │ - ldrdeq fp, [r4], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r6, r3, ip, lsl ip │ │ │ │ - strhteq fp, [r4], #-224 @ 0xffffff20 │ │ │ │ - strdeq r6, [r3], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq fp, r4, lr, ror lr │ │ │ │ - rsbeq r6, r3, r8, asr #21 │ │ │ │ - rsbeq fp, r4, ip, asr lr │ │ │ │ - rsbeq r6, r3, r6, lsr #21 │ │ │ │ - rsbeq fp, r4, sl, lsr lr │ │ │ │ - rsbeq r6, r3, r4, lsl #21 │ │ │ │ - rsbeq fp, r4, r8, lsl lr │ │ │ │ - rsbeq r6, r3, r2, ror #20 │ │ │ │ - strdeq fp, [r4], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r6, r3, r0, asr #20 │ │ │ │ - ldrdeq fp, [r4], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r6, r3, lr, lsl sl │ │ │ │ - strhteq fp, [r4], #-210 @ 0xffffff2e │ │ │ │ - strdeq r6, [r3], #-156 @ 0xffffff64 @ │ │ │ │ - mlseq r4, r0, sp, fp │ │ │ │ - ldrdeq r6, [r3], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq fp, r4, lr, ror #26 │ │ │ │ - strhteq r6, [r3], #-152 @ 0xffffff68 │ │ │ │ - rsbeq fp, r4, ip, asr #26 │ │ │ │ - mlseq r3, r6, r9, r6 │ │ │ │ - rsbeq fp, r4, sl, lsr #26 │ │ │ │ - rsbeq r6, r3, r4, ror r9 │ │ │ │ - rsbeq fp, r4, r8, lsl #26 │ │ │ │ - rsbeq r6, r3, r2, asr r9 │ │ │ │ + ldrdeq fp, [r4], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r6, r3, r4, lsr #24 │ │ │ │ + strhteq fp, [r4], #-232 @ 0xffffff18 │ │ │ │ + rsbeq r6, r3, r2, lsl #22 │ │ │ │ + rsbeq fp, r4, r6, lsl #29 │ │ │ │ + ldrdeq r6, [r3], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq fp, r4, r4, ror #28 │ │ │ │ + rsbeq r6, r3, lr, lsr #21 │ │ │ │ + rsbeq fp, r4, r2, asr #28 │ │ │ │ + rsbeq r6, r3, ip, lsl #21 │ │ │ │ + rsbeq fp, r4, r0, lsr #28 │ │ │ │ + rsbeq r6, r3, sl, ror #20 │ │ │ │ + strdeq fp, [r4], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r6, r3, r8, asr #20 │ │ │ │ + ldrdeq fp, [r4], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r6, r3, r6, lsr #20 │ │ │ │ + strhteq fp, [r4], #-218 @ 0xffffff26 │ │ │ │ + rsbeq r6, r3, r4, lsl #20 │ │ │ │ + mlseq r4, r8, sp, fp │ │ │ │ + rsbeq r6, r3, r2, ror #19 │ │ │ │ + rsbeq fp, r4, r6, ror sp │ │ │ │ + rsbeq r6, r3, r0, asr #19 │ │ │ │ + rsbeq fp, r4, r4, asr sp │ │ │ │ + mlseq r3, lr, r9, r6 │ │ │ │ + rsbeq fp, r4, r2, lsr sp │ │ │ │ + rsbeq r6, r3, ip, ror r9 │ │ │ │ + rsbeq fp, r4, r0, lsl sp │ │ │ │ + rsbeq r6, r3, sl, asr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 272ee8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ rsceq pc, r0, #204, 16 @ 0xcc0000 │ │ │ │ @ instruction: 0x263cf8df │ │ │ │ ldclmi 6, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ @@ -430984,72 +430984,72 @@ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xff86f65f │ │ │ │ svclt 0x0000e557 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ strhteq r6, [lr], #-242 @ 0xffffff0e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, r3, sl, ror #21 │ │ │ │ - rsbeq r7, r3, r4, lsl #9 │ │ │ │ - rsbeq r8, r3, sl, asr #28 │ │ │ │ - rsbeq r7, r7, r4, lsr #28 │ │ │ │ - ldrdeq r4, [r3], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r4, r3, r8, asr #7 │ │ │ │ - strhteq sl, [r3], #-6 │ │ │ │ + strdeq r6, [r3], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r7, r3, ip, lsl #9 │ │ │ │ + rsbeq r8, r3, r2, asr lr │ │ │ │ + rsbeq r7, r7, ip, lsr #28 │ │ │ │ + rsbeq r4, r3, r6, ror #7 │ │ │ │ + ldrdeq r4, [r3], #-48 @ 0xffffffd0 @ │ │ │ │ + strhteq sl, [r3], #-14 │ │ │ │ ldrdeq r6, [lr], #-226 @ 0xffffff1e @ │ │ │ │ - strdeq fp, [r4], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r6, r3, r6, lsr r7 │ │ │ │ - ldrdeq fp, [r4], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r6, r3, r8, lsl r7 │ │ │ │ - rsbeq fp, r4, r2, lsl #21 │ │ │ │ - rsbeq r6, r3, r4, asr #13 │ │ │ │ - rsbeq fp, r4, r4, ror #20 │ │ │ │ - rsbeq r6, r3, r6, lsr #13 │ │ │ │ - strdeq fp, [r4], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r6, r3, r2, lsr r6 │ │ │ │ - mlseq r4, r4, r9, fp │ │ │ │ - ldrdeq r6, [r3], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq fp, r4, sl, ror #18 │ │ │ │ - rsbeq r6, r3, lr, lsr #11 │ │ │ │ - rsbeq fp, r4, r0, asr #18 │ │ │ │ - rsbeq r6, r3, r4, lsl #11 │ │ │ │ - strdeq r3, [r3], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq fp, r4, r0, lsl r9 │ │ │ │ - rsbeq r6, r3, r4, asr r5 │ │ │ │ - ldrdeq r3, [r3], #-50 @ 0xffffffce @ │ │ │ │ - ldrdeq fp, [r4], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r6, r3, r0, lsr #10 │ │ │ │ - rsbeq fp, r4, sl, ror #17 │ │ │ │ - rsbeq fp, r4, lr, lsl #17 │ │ │ │ - ldrdeq r6, [r3], #-66 @ 0xffffffbe @ │ │ │ │ + strdeq fp, [r4], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r6, r3, lr, lsr r7 │ │ │ │ + ldrdeq fp, [r4], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r6, r3, r0, lsr #14 │ │ │ │ + rsbeq fp, r4, sl, lsl #21 │ │ │ │ + rsbeq r6, r3, ip, asr #13 │ │ │ │ + rsbeq fp, r4, ip, ror #20 │ │ │ │ + rsbeq r6, r3, lr, lsr #13 │ │ │ │ + strdeq fp, [r4], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r6, r3, sl, lsr r6 │ │ │ │ + mlseq r4, ip, r9, fp │ │ │ │ + rsbeq r6, r3, r0, ror #11 │ │ │ │ + rsbeq fp, r4, r2, ror r9 │ │ │ │ + strhteq r6, [r3], #-86 @ 0xffffffaa │ │ │ │ + rsbeq fp, r4, r8, asr #18 │ │ │ │ + rsbeq r6, r3, ip, lsl #11 │ │ │ │ + strdeq r3, [r3], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq fp, r4, r8, lsl r9 │ │ │ │ + rsbeq r6, r3, ip, asr r5 │ │ │ │ + ldrdeq r3, [r3], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq fp, r4, r4, ror #17 │ │ │ │ + rsbeq r6, r3, r8, lsr #10 │ │ │ │ + strdeq fp, [r4], #-130 @ 0xffffff7e @ │ │ │ │ + mlseq r4, r6, r8, fp │ │ │ │ + ldrdeq r6, [r3], #-74 @ 0xffffffb6 @ │ │ │ │ @ instruction: 0xffffef5b │ │ │ │ - strhteq fp, [r4], #-136 @ 0xffffff78 │ │ │ │ - mlseq r4, r0, r8, fp │ │ │ │ - rsbeq fp, r4, r0, asr #16 │ │ │ │ - rsbeq r6, r3, r4, lsl #9 │ │ │ │ - rsbeq fp, r4, r8, lsr #16 │ │ │ │ - rsbeq r6, r3, ip, ror #8 │ │ │ │ + rsbeq fp, r4, r0, asr #17 │ │ │ │ + mlseq r4, r8, r8, fp │ │ │ │ + rsbeq fp, r4, r8, asr #16 │ │ │ │ + rsbeq r6, r3, ip, lsl #9 │ │ │ │ + rsbeq fp, r4, r0, lsr r8 │ │ │ │ + rsbeq r6, r3, r4, ror r4 │ │ │ │ @ instruction: 0xffffeead │ │ │ │ - strdeq fp, [r4], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r6, r3, lr, lsr r4 │ │ │ │ + rsbeq fp, r4, r2, lsl #16 │ │ │ │ + rsbeq r6, r3, r6, asr #8 │ │ │ │ @ instruction: 0xffffee23 │ │ │ │ - rsbeq fp, r4, lr, lsr #15 │ │ │ │ - strdeq r6, [r3], #-50 @ 0xffffffce @ │ │ │ │ - mlseq r4, r4, r7, fp │ │ │ │ - ldrdeq r6, [r3], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq fp, r4, r8, asr r7 │ │ │ │ - mlseq r3, ip, r3, r6 │ │ │ │ - rsbeq fp, r4, ip, lsl r7 │ │ │ │ - rsbeq r6, r3, r0, ror #6 │ │ │ │ - rsbeq fp, r4, r2, ror #13 │ │ │ │ - rsbeq r6, r3, r6, lsr #6 │ │ │ │ - rsbeq fp, r4, r4, asr #12 │ │ │ │ - rsbeq r6, r3, r8, lsl #5 │ │ │ │ - rsbeq fp, r4, sl, lsr #12 │ │ │ │ - rsbeq r6, r3, lr, ror #4 │ │ │ │ + strhteq fp, [r4], #-118 @ 0xffffff8a │ │ │ │ + strdeq r6, [r3], #-58 @ 0xffffffc6 @ │ │ │ │ + mlseq r4, ip, r7, fp │ │ │ │ + rsbeq r6, r3, r0, ror #7 │ │ │ │ + rsbeq fp, r4, r0, ror #14 │ │ │ │ + rsbeq r6, r3, r4, lsr #7 │ │ │ │ + rsbeq fp, r4, r4, lsr #14 │ │ │ │ + rsbeq r6, r3, r8, ror #6 │ │ │ │ + rsbeq fp, r4, sl, ror #13 │ │ │ │ + rsbeq r6, r3, lr, lsr #6 │ │ │ │ + rsbeq fp, r4, ip, asr #12 │ │ │ │ + mlseq r3, r0, r2, r6 │ │ │ │ + rsbeq fp, r4, r2, lsr r6 │ │ │ │ + rsbeq r6, r3, r6, ror r2 │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ strls r6, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf10a4633 │ │ │ │ stmdbge pc!, {r3, r4, r7, r9} @ │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ @ instruction: 0xf8c2f37e │ │ │ │ stmdacs r1, {r7, r9, sl, lr} │ │ │ │ @@ -431534,15 +431534,15 @@ │ │ │ │ sbcshi pc, r4, r0, asr #32 │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ vmlsl.u32 q2, d3, d9[0] │ │ │ │ strmi pc, [r0], r3, lsr #22 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0xf8da80bd │ │ │ │ strbmi r0, [r9], -r0 │ │ │ │ - blx 8757ae │ │ │ │ + blx 8757ae │ │ │ │ stmdacs r1, {r7, r9, sl, lr} │ │ │ │ adchi pc, r6, r0, asr #32 │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ @ instruction: 0xf8da4649 │ │ │ │ vshr.s16 d16, d12, #7 │ │ │ │ strmi pc, [r0], r1, lsr #29 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @@ -431644,82 +431644,82 @@ │ │ │ │ stmdami fp, {r0, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ blx 18f6440 │ │ │ │ stmdalt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - strdeq fp, [r4], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r6, r3, r8, lsr r1 │ │ │ │ - ldrdeq fp, [r4], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq r6, r3, sl, lsl r1 │ │ │ │ - strhteq fp, [r4], #-74 @ 0xffffffb6 │ │ │ │ - strdeq r6, [r3], #-12 @ │ │ │ │ - rsbeq fp, r4, r4, ror r4 │ │ │ │ - strhteq r6, [r3], #-6 │ │ │ │ - rsbeq r6, r3, lr, ror r2 │ │ │ │ - mlseq r4, r2, r3, fp │ │ │ │ - ldrdeq r5, [r3], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq fp, r4, r4, ror r3 │ │ │ │ - strhteq r5, [r3], #-246 @ 0xffffff0a │ │ │ │ - rsbeq fp, r4, r4, asr r3 │ │ │ │ - mlseq r3, r6, pc, r5 @ │ │ │ │ - rsbeq fp, r4, r4, lsr r3 │ │ │ │ - rsbeq r5, r3, r6, ror pc │ │ │ │ - strdeq fp, [r4], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r5, r3, lr, lsr pc │ │ │ │ - ldrdeq fp, [r4], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r5, r3, lr, lsl pc │ │ │ │ - strhteq fp, [r4], #-44 @ 0xffffffd4 │ │ │ │ - strdeq r5, [r3], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq fp, r4, r4, lsl #5 │ │ │ │ - rsbeq r5, r3, r6, asr #29 │ │ │ │ - rsbeq fp, r4, ip, asr #4 │ │ │ │ - rsbeq r5, r3, lr, lsl #29 │ │ │ │ - rsbeq fp, r4, ip, lsl #4 │ │ │ │ - rsbeq r5, r3, lr, asr #28 │ │ │ │ - rsbeq fp, r4, r6, asr r1 │ │ │ │ - mlseq r3, r8, sp, r5 │ │ │ │ - rsbeq fp, r4, r6, lsr r1 │ │ │ │ - rsbeq r5, r3, r8, ror sp │ │ │ │ - rsbeq fp, r4, r6, lsl r1 │ │ │ │ - rsbeq r5, r3, r8, asr sp │ │ │ │ - strdeq fp, [r4], #-6 @ │ │ │ │ - rsbeq r5, r3, r8, lsr sp │ │ │ │ - ldrdeq fp, [r4], #-6 @ │ │ │ │ - rsbeq r5, r3, r8, lsl sp │ │ │ │ - mlseq r4, ip, r0, fp │ │ │ │ - ldrdeq r5, [r3], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq fp, r4, r2, rrx │ │ │ │ - rsbeq r5, r3, r4, lsr #25 │ │ │ │ - rsbeq fp, r4, r8, lsr #32 │ │ │ │ - rsbeq r5, r3, sl, ror #24 │ │ │ │ - rsbeq sl, r4, ip, asr #31 │ │ │ │ - rsbeq fp, r4, r6, lsl #1 │ │ │ │ - rsbeq fp, r4, r4, lsr #32 │ │ │ │ - rsbeq sl, r4, r8, lsr #31 │ │ │ │ - rsbeq sl, r4, lr, asr #30 │ │ │ │ - strhteq sl, [r4], #-198 @ 0xffffff3a │ │ │ │ - strdeq r5, [r3], #-138 @ 0xffffff76 @ │ │ │ │ - mlseq r4, sl, ip, sl │ │ │ │ - ldrdeq r5, [r3], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq sl, r4, lr, ror ip │ │ │ │ - rsbeq r5, r3, r2, asr #17 │ │ │ │ - rsbeq sl, r4, r2, ror #24 │ │ │ │ - rsbeq r5, r3, r6, lsr #17 │ │ │ │ - rsbeq sl, r4, r6, asr #24 │ │ │ │ - rsbeq r5, r3, sl, lsl #17 │ │ │ │ - rsbeq sl, r4, sl, lsr #24 │ │ │ │ - rsbeq r5, r3, lr, ror #16 │ │ │ │ - rsbeq sl, r4, lr, lsl #24 │ │ │ │ - rsbeq r5, r3, r2, asr r8 │ │ │ │ - strdeq sl, [r4], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r5, r3, r6, lsr r8 │ │ │ │ - ldrdeq sl, [r4], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r5, r3, sl, lsl r8 │ │ │ │ + strdeq fp, [r4], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r6, r3, r0, asr #2 │ │ │ │ + rsbeq fp, r4, r0, ror #9 │ │ │ │ + rsbeq r6, r3, r2, lsr #2 │ │ │ │ + rsbeq fp, r4, r2, asr #9 │ │ │ │ + rsbeq r6, r3, r4, lsl #2 │ │ │ │ + rsbeq fp, r4, ip, ror r4 │ │ │ │ + strhteq r6, [r3], #-14 │ │ │ │ + rsbeq r6, r3, r6, lsl #5 │ │ │ │ + mlseq r4, sl, r3, fp │ │ │ │ + ldrdeq r5, [r3], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq fp, r4, ip, ror r3 │ │ │ │ + strhteq r5, [r3], #-254 @ 0xffffff02 │ │ │ │ + rsbeq fp, r4, ip, asr r3 │ │ │ │ + mlseq r3, lr, pc, r5 @ │ │ │ │ + rsbeq fp, r4, ip, lsr r3 │ │ │ │ + rsbeq r5, r3, lr, ror pc │ │ │ │ + rsbeq fp, r4, r4, lsl #6 │ │ │ │ + rsbeq r5, r3, r6, asr #30 │ │ │ │ + rsbeq fp, r4, r4, ror #5 │ │ │ │ + rsbeq r5, r3, r6, lsr #30 │ │ │ │ + rsbeq fp, r4, r4, asr #5 │ │ │ │ + rsbeq r5, r3, r6, lsl #30 │ │ │ │ + rsbeq fp, r4, ip, lsl #5 │ │ │ │ + rsbeq r5, r3, lr, asr #29 │ │ │ │ + rsbeq fp, r4, r4, asr r2 │ │ │ │ + mlseq r3, r6, lr, r5 │ │ │ │ + rsbeq fp, r4, r4, lsl r2 │ │ │ │ + rsbeq r5, r3, r6, asr lr │ │ │ │ + rsbeq fp, r4, lr, asr r1 │ │ │ │ + rsbeq r5, r3, r0, lsr #27 │ │ │ │ + rsbeq fp, r4, lr, lsr r1 │ │ │ │ + rsbeq r5, r3, r0, lsl #27 │ │ │ │ + rsbeq fp, r4, lr, lsl r1 │ │ │ │ + rsbeq r5, r3, r0, ror #26 │ │ │ │ + strdeq fp, [r4], #-14 @ │ │ │ │ + rsbeq r5, r3, r0, asr #26 │ │ │ │ + ldrdeq fp, [r4], #-14 @ │ │ │ │ + rsbeq r5, r3, r0, lsr #26 │ │ │ │ + rsbeq fp, r4, r4, lsr #1 │ │ │ │ + rsbeq r5, r3, r6, ror #25 │ │ │ │ + rsbeq fp, r4, sl, rrx │ │ │ │ + rsbeq r5, r3, ip, lsr #25 │ │ │ │ + rsbeq fp, r4, r0, lsr r0 │ │ │ │ + rsbeq r5, r3, r2, ror ip │ │ │ │ + ldrdeq sl, [r4], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq fp, r4, lr, lsl #1 │ │ │ │ + rsbeq fp, r4, ip, lsr #32 │ │ │ │ + strhteq sl, [r4], #-240 @ 0xffffff10 │ │ │ │ + rsbeq sl, r4, r6, asr pc │ │ │ │ + strhteq sl, [r4], #-206 @ 0xffffff32 │ │ │ │ + rsbeq r5, r3, r2, lsl #18 │ │ │ │ + rsbeq sl, r4, r2, lsr #25 │ │ │ │ + rsbeq r5, r3, r6, ror #17 │ │ │ │ + rsbeq sl, r4, r6, lsl #25 │ │ │ │ + rsbeq r5, r3, sl, asr #17 │ │ │ │ + rsbeq sl, r4, sl, ror #24 │ │ │ │ + rsbeq r5, r3, lr, lsr #17 │ │ │ │ + rsbeq sl, r4, lr, asr #24 │ │ │ │ + mlseq r3, r2, r8, r5 │ │ │ │ + rsbeq sl, r4, r2, lsr ip │ │ │ │ + rsbeq r5, r3, r6, ror r8 │ │ │ │ + rsbeq sl, r4, r6, lsl ip │ │ │ │ + rsbeq r5, r3, sl, asr r8 │ │ │ │ + strdeq sl, [r4], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r5, r3, lr, lsr r8 │ │ │ │ + ldrdeq sl, [r4], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r5, r3, r2, lsr #16 │ │ │ │ ldmdbeq r4, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ cmpppl ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf900f65f │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf9baf65f │ │ │ │ @@ -432085,15 +432085,15 @@ │ │ │ │ stmib sp, {r3, r8, r9, sl, ip, sp, lr}^ │ │ │ │ ldc 7, cr7, [r6] │ │ │ │ @ instruction: 0xf7121b22 │ │ │ │ strmi pc, [r5], -r9, lsl #18 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0xf8d682f6 │ │ │ │ vst4. {d19-d22}, [pc :64], r4 │ │ │ │ - bls 8917c4 │ │ │ │ + bls 8917c4 │ │ │ │ rscmi pc, ip, sp, lsl #4 │ │ │ │ ldc2l 3, cr15, [r4], #-120 @ 0xffffff88 │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ blcs 7f483c │ │ │ │ ldc 3, cr2, [pc, #12] @ 1b91e4 │ │ │ │ vpadd.i8 q0, , │ │ │ │ @ instruction: 0xf8d042ec │ │ │ │ @@ -432309,73 +432309,73 @@ │ │ │ │ stc2l 6, cr15, [sl], #-376 @ 0xfffffe88 │ │ │ │ strbmi r4, [r1], -r0, asr #16 │ │ │ │ @ instruction: 0xf65e4478 │ │ │ │ @ instruction: 0xf7fefd25 │ │ │ │ svclt 0x0000baf6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - mlseq r4, r4, sl, sl │ │ │ │ - ldrdeq r5, [r3], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq sl, r4, r4, ror sl │ │ │ │ - strhteq r5, [r3], #-102 @ 0xffffff9a │ │ │ │ - rsbeq sl, r4, r4, asr sl │ │ │ │ - mlseq r3, r6, r6, r5 │ │ │ │ - rsbeq sl, r4, r4, lsr sl │ │ │ │ - rsbeq r5, r3, r6, ror r6 │ │ │ │ - rsbeq sl, r4, r4, lsl sl │ │ │ │ - rsbeq r5, r3, r6, asr r6 │ │ │ │ - strdeq sl, [r4], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r5, r3, r6, lsr r6 │ │ │ │ - ldrdeq sl, [r4], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r5, r3, r6, lsl r6 │ │ │ │ - strhteq sl, [r4], #-148 @ 0xffffff6c │ │ │ │ - strdeq r5, [r3], #-86 @ 0xffffffaa @ │ │ │ │ - mlseq r4, r4, r9, sl │ │ │ │ - ldrdeq r5, [r3], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq sl, r4, r4, ror r9 │ │ │ │ - strhteq r5, [r3], #-86 @ 0xffffffaa │ │ │ │ - mlseq r3, r4, r7, r5 │ │ │ │ - strhteq sl, [r4], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r5, r3, r6, lsl #8 │ │ │ │ - rsbeq sl, r4, r8, lsl #15 │ │ │ │ - rsbeq r5, r3, sl, asr #7 │ │ │ │ - rsbeq sl, r4, r8, ror #14 │ │ │ │ - rsbeq r5, r3, sl, lsr #7 │ │ │ │ - rsbeq sl, r4, r8, asr #14 │ │ │ │ - rsbeq r5, r3, sl, lsl #7 │ │ │ │ - rsbeq sl, r4, r8, lsr #14 │ │ │ │ - rsbeq r5, r3, sl, ror #6 │ │ │ │ - rsbeq sl, r4, r8, lsl #14 │ │ │ │ - rsbeq r5, r3, sl, asr #6 │ │ │ │ - rsbeq sl, r4, r8, ror #13 │ │ │ │ - rsbeq r5, r3, sl, lsr #6 │ │ │ │ - rsbeq sl, r4, r2, asr r7 │ │ │ │ - rsbeq sl, r4, r4, asr r7 │ │ │ │ - strdeq sl, [r4], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq sl, r4, lr, lsr #9 │ │ │ │ - rsbeq sl, r4, r6, ror r2 │ │ │ │ - strhteq r4, [r3], #-234 @ 0xffffff16 │ │ │ │ - rsbeq sl, r4, r8, asr r2 │ │ │ │ - mlseq r3, ip, lr, r4 │ │ │ │ - rsbeq sl, r4, sl, lsr r2 │ │ │ │ - rsbeq r4, r3, lr, ror lr │ │ │ │ - rsbeq sl, r4, ip, lsl r2 │ │ │ │ - rsbeq r4, r3, r0, ror #28 │ │ │ │ - strdeq sl, [r4], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r4, r3, r2, asr #28 │ │ │ │ - rsbeq sl, r4, r0, ror #3 │ │ │ │ - rsbeq r4, r3, r4, lsr #28 │ │ │ │ - rsbeq sl, r4, r2, asr #3 │ │ │ │ - rsbeq r4, r3, r6, lsl #28 │ │ │ │ - rsbeq sl, r4, r4, lsr #3 │ │ │ │ - rsbeq r4, r3, r8, ror #27 │ │ │ │ - rsbeq sl, r4, r6, lsl #3 │ │ │ │ - rsbeq r4, r3, sl, asr #27 │ │ │ │ - rsbeq sl, r4, r8, ror #2 │ │ │ │ - rsbeq r4, r3, ip, lsr #27 │ │ │ │ + mlseq r4, ip, sl, sl │ │ │ │ + ldrdeq r5, [r3], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq sl, r4, ip, ror sl │ │ │ │ + strhteq r5, [r3], #-110 @ 0xffffff92 │ │ │ │ + rsbeq sl, r4, ip, asr sl │ │ │ │ + mlseq r3, lr, r6, r5 │ │ │ │ + rsbeq sl, r4, ip, lsr sl │ │ │ │ + rsbeq r5, r3, lr, ror r6 │ │ │ │ + rsbeq sl, r4, ip, lsl sl │ │ │ │ + rsbeq r5, r3, lr, asr r6 │ │ │ │ + strdeq sl, [r4], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r5, r3, lr, lsr r6 │ │ │ │ + ldrdeq sl, [r4], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r5, r3, lr, lsl r6 │ │ │ │ + strhteq sl, [r4], #-156 @ 0xffffff64 │ │ │ │ + strdeq r5, [r3], #-94 @ 0xffffffa2 @ │ │ │ │ + mlseq r4, ip, r9, sl │ │ │ │ + ldrdeq r5, [r3], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq sl, r4, ip, ror r9 │ │ │ │ + strhteq r5, [r3], #-94 @ 0xffffffa2 │ │ │ │ + mlseq r3, ip, r7, r5 │ │ │ │ + rsbeq sl, r4, r4, asr #15 │ │ │ │ + rsbeq r5, r3, lr, lsl #8 │ │ │ │ + mlseq r4, r0, r7, sl │ │ │ │ + ldrdeq r5, [r3], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq sl, r4, r0, ror r7 │ │ │ │ + strhteq r5, [r3], #-50 @ 0xffffffce │ │ │ │ + rsbeq sl, r4, r0, asr r7 │ │ │ │ + mlseq r3, r2, r3, r5 │ │ │ │ + rsbeq sl, r4, r0, lsr r7 │ │ │ │ + rsbeq r5, r3, r2, ror r3 │ │ │ │ + rsbeq sl, r4, r0, lsl r7 │ │ │ │ + rsbeq r5, r3, r2, asr r3 │ │ │ │ + strdeq sl, [r4], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r5, r3, r2, lsr r3 │ │ │ │ + rsbeq sl, r4, sl, asr r7 │ │ │ │ + rsbeq sl, r4, ip, asr r7 │ │ │ │ + strdeq sl, [r4], #-78 @ 0xffffffb2 @ │ │ │ │ + strhteq sl, [r4], #-70 @ 0xffffffba │ │ │ │ + rsbeq sl, r4, lr, ror r2 │ │ │ │ + rsbeq r4, r3, r2, asr #29 │ │ │ │ + rsbeq sl, r4, r0, ror #4 │ │ │ │ + rsbeq r4, r3, r4, lsr #29 │ │ │ │ + rsbeq sl, r4, r2, asr #4 │ │ │ │ + rsbeq r4, r3, r6, lsl #29 │ │ │ │ + rsbeq sl, r4, r4, lsr #4 │ │ │ │ + rsbeq r4, r3, r8, ror #28 │ │ │ │ + rsbeq sl, r4, r6, lsl #4 │ │ │ │ + rsbeq r4, r3, sl, asr #28 │ │ │ │ + rsbeq sl, r4, r8, ror #3 │ │ │ │ + rsbeq r4, r3, ip, lsr #28 │ │ │ │ + rsbeq sl, r4, sl, asr #3 │ │ │ │ + rsbeq r4, r3, lr, lsl #28 │ │ │ │ + rsbeq sl, r4, ip, lsr #3 │ │ │ │ + strdeq r4, [r3], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq sl, r4, lr, lsl #3 │ │ │ │ + ldrdeq r4, [r3], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq sl, r4, r0, ror r1 │ │ │ │ + strhteq r4, [r3], #-212 @ 0xffffff2c │ │ │ │ @ instruction: 0xf8df4680 │ │ │ │ vaba.s8 d16, d0, d16 │ │ │ │ ldrbtmi r5, [r8], #-399 @ 0xfffffe71 │ │ │ │ @ instruction: 0xf65e300c │ │ │ │ @ instruction: 0xf8dffbdd │ │ │ │ strbmi r0, [r1], -r4, lsr #14 │ │ │ │ @ instruction: 0xf65e4478 │ │ │ │ @@ -432602,15 +432602,15 @@ │ │ │ │ ldmlt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3181f896 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b18 │ │ │ │ ldc 2, cr8, [r6, #648] @ 0x288 │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ blls 9d88f4 │ │ │ │ - blvs 875044 │ │ │ │ + blvs 875044 │ │ │ │ ldmdbls pc, {r9, sl, sp} @ │ │ │ │ ldmdavs r8, {r4, r5, sl, fp, sp, pc} │ │ │ │ blhi 375284 >::_M_default_append(unsigned int)@@Base+0xef980> │ │ │ │ @ instruction: 0xff98f2d8 │ │ │ │ @ instruction: 0xf6e14607 │ │ │ │ strmi pc, [r3], -r7, asr #23 │ │ │ │ vst1.8 {d25-d26}, [pc :128], r8 │ │ │ │ @@ -432828,62 +432828,62 @@ │ │ │ │ @ instruction: 0xf65e4478 │ │ │ │ @ instruction: 0xf7fdf919 │ │ │ │ svclt 0x0000beea │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ - rsbeq sl, r4, lr, asr #32 │ │ │ │ - mlseq r3, r0, ip, r4 │ │ │ │ - rsbeq sl, r4, ip, lsr #32 │ │ │ │ - rsbeq r4, r3, lr, ror #24 │ │ │ │ - rsbeq sl, r4, sl │ │ │ │ - rsbeq r4, r3, ip, asr #24 │ │ │ │ - rsbeq r9, r4, r8, ror #31 │ │ │ │ - rsbeq r4, r3, sl, lsr #24 │ │ │ │ - rsbeq r9, r4, r6, asr #31 │ │ │ │ - rsbeq r4, r3, r8, lsl #24 │ │ │ │ - rsbeq r9, r4, r4, lsr #31 │ │ │ │ - rsbeq r4, r3, r6, ror #23 │ │ │ │ - rsbeq r9, r4, r2, lsl #31 │ │ │ │ - rsbeq r4, r3, r4, asr #23 │ │ │ │ - rsbeq r9, r4, r0, ror #30 │ │ │ │ - rsbeq r4, r3, r2, lsr #23 │ │ │ │ - rsbeq r9, r4, lr, lsr pc │ │ │ │ - rsbeq r4, r3, r0, lsl #23 │ │ │ │ - rsbeq r9, r4, ip, lsl pc │ │ │ │ - rsbeq r4, r3, lr, asr fp │ │ │ │ - strdeq r9, [r4], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r4, r3, ip, lsr fp │ │ │ │ - ldrdeq r9, [r4], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r4, r3, sl, lsl fp │ │ │ │ - rsbeq r9, r4, ip, asr pc │ │ │ │ - mlseq r4, ip, sp, r9 │ │ │ │ - ldrdeq r4, [r3], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r9, r4, ip, ror sp │ │ │ │ - strhteq r4, [r3], #-158 @ 0xffffff62 │ │ │ │ - rsbeq r9, r4, ip, asr sp │ │ │ │ - mlseq r3, lr, r9, r4 │ │ │ │ - rsbeq r9, r4, ip, lsr sp │ │ │ │ - rsbeq r4, r3, lr, ror r9 │ │ │ │ - rsbeq r9, r4, r2, lsl #26 │ │ │ │ - rsbeq r4, r3, r4, asr #18 │ │ │ │ - rsbeq r9, r4, r0, ror #25 │ │ │ │ - rsbeq r4, r3, r2, lsr #18 │ │ │ │ - mlseq r4, sl, ip, r9 │ │ │ │ - rsbeq r9, r4, r8, asr #19 │ │ │ │ - rsbeq r4, r3, ip, lsl #12 │ │ │ │ - rsbeq r9, r4, sl, lsr #19 │ │ │ │ - rsbeq r4, r3, lr, ror #11 │ │ │ │ - rsbeq r9, r4, ip, lsl #19 │ │ │ │ - ldrdeq r4, [r3], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r9, r4, lr, ror #18 │ │ │ │ - strhteq r4, [r3], #-82 @ 0xffffffae │ │ │ │ - rsbeq r9, r4, r0, asr r9 │ │ │ │ - mlseq r3, r4, r5, r4 │ │ │ │ + rsbeq sl, r4, r6, asr r0 │ │ │ │ + mlseq r3, r8, ip, r4 │ │ │ │ + rsbeq sl, r4, r4, lsr r0 │ │ │ │ + rsbeq r4, r3, r6, ror ip │ │ │ │ + rsbeq sl, r4, r2, lsl r0 │ │ │ │ + rsbeq r4, r3, r4, asr ip │ │ │ │ + strdeq r9, [r4], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r4, r3, r2, lsr ip │ │ │ │ + rsbeq r9, r4, lr, asr #31 │ │ │ │ + rsbeq r4, r3, r0, lsl ip │ │ │ │ + rsbeq r9, r4, ip, lsr #31 │ │ │ │ + rsbeq r4, r3, lr, ror #23 │ │ │ │ + rsbeq r9, r4, sl, lsl #31 │ │ │ │ + rsbeq r4, r3, ip, asr #23 │ │ │ │ + rsbeq r9, r4, r8, ror #30 │ │ │ │ + rsbeq r4, r3, sl, lsr #23 │ │ │ │ + rsbeq r9, r4, r6, asr #30 │ │ │ │ + rsbeq r4, r3, r8, lsl #23 │ │ │ │ + rsbeq r9, r4, r4, lsr #30 │ │ │ │ + rsbeq r4, r3, r6, ror #22 │ │ │ │ + rsbeq r9, r4, r2, lsl #30 │ │ │ │ + rsbeq r4, r3, r4, asr #22 │ │ │ │ + rsbeq r9, r4, r0, ror #29 │ │ │ │ + rsbeq r4, r3, r2, lsr #22 │ │ │ │ + rsbeq r9, r4, r4, ror #30 │ │ │ │ + rsbeq r9, r4, r4, lsr #27 │ │ │ │ + rsbeq r4, r3, r6, ror #19 │ │ │ │ + rsbeq r9, r4, r4, lsl #27 │ │ │ │ + rsbeq r4, r3, r6, asr #19 │ │ │ │ + rsbeq r9, r4, r4, ror #26 │ │ │ │ + rsbeq r4, r3, r6, lsr #19 │ │ │ │ + rsbeq r9, r4, r4, asr #26 │ │ │ │ + rsbeq r4, r3, r6, lsl #19 │ │ │ │ + rsbeq r9, r4, sl, lsl #26 │ │ │ │ + rsbeq r4, r3, ip, asr #18 │ │ │ │ + rsbeq r9, r4, r8, ror #25 │ │ │ │ + rsbeq r4, r3, sl, lsr #18 │ │ │ │ + rsbeq r9, r4, r2, lsr #25 │ │ │ │ + ldrdeq r9, [r4], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r4, r3, r4, lsl r6 │ │ │ │ + strhteq r9, [r4], #-146 @ 0xffffff6e │ │ │ │ + strdeq r4, [r3], #-86 @ 0xffffffaa @ │ │ │ │ + mlseq r4, r4, r9, r9 │ │ │ │ + ldrdeq r4, [r3], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r9, r4, r6, ror r9 │ │ │ │ + strhteq r4, [r3], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r9, r4, r8, asr r9 │ │ │ │ + mlseq r3, ip, r5, r4 │ │ │ │ @ instruction: 0xf8df4680 │ │ │ │ vaba.s8 d16, d16, d12 │ │ │ │ ldrbtmi r5, [r8], #-257 @ 0xfffffeff │ │ │ │ @ instruction: 0xf65d300c │ │ │ │ @ instruction: 0xf8dfffe3 │ │ │ │ @ instruction: 0x46410790 │ │ │ │ @ instruction: 0xf65e4478 │ │ │ │ @@ -433363,80 +433363,80 @@ │ │ │ │ @ instruction: 0xf65d4478 │ │ │ │ @ instruction: 0xf7fdfce9 │ │ │ │ svclt 0x0000baba │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ - rsbeq r9, r4, sl, asr r8 │ │ │ │ - mlseq r3, ip, r4, r4 │ │ │ │ - rsbeq r9, r4, r8, lsr r8 │ │ │ │ - rsbeq r4, r3, sl, ror r4 │ │ │ │ - rsbeq r9, r4, r6, lsl r8 │ │ │ │ - rsbeq r4, r3, r8, asr r4 │ │ │ │ - strdeq r9, [r4], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r4, r3, r6, lsr r4 │ │ │ │ - ldrdeq r9, [r4], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r4, r3, r4, lsl r4 │ │ │ │ - strhteq r9, [r4], #-112 @ 0xffffff90 │ │ │ │ - strdeq r4, [r3], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r9, r4, lr, lsl #15 │ │ │ │ - ldrdeq r4, [r3], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r9, r4, r4, ror #14 │ │ │ │ - rsbeq r4, r3, r6, lsr #7 │ │ │ │ - rsbeq r9, r4, r0, asr #14 │ │ │ │ - rsbeq r4, r3, sl, lsl #7 │ │ │ │ - rsbeq r9, r4, sl, lsl #14 │ │ │ │ - rsbeq r4, r3, ip, asr #6 │ │ │ │ - mlseq r2, r8, sp, pc @ │ │ │ │ - strhteq r9, [r4], #-102 @ 0xffffff9a │ │ │ │ - strdeq r4, [r3], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r9, r4, r0, lsl #13 │ │ │ │ - rsbeq r4, r3, r2, asr #5 │ │ │ │ - rsbeq r9, r4, lr, asr r6 │ │ │ │ - rsbeq r4, r3, r0, lsr #5 │ │ │ │ - rsbeq r9, r4, lr, lsr r6 │ │ │ │ - rsbeq r4, r3, r0, lsl #5 │ │ │ │ - rsbeq pc, r2, r4, ror #25 │ │ │ │ - rsbeq r9, r4, ip, lsl #12 │ │ │ │ - rsbeq r4, r3, lr, asr #4 │ │ │ │ - rsbeq r9, r4, sl, ror #11 │ │ │ │ - rsbeq r4, r3, ip, lsr #4 │ │ │ │ - rsbeq r9, r4, r8, asr #11 │ │ │ │ - rsbeq r4, r3, sl, lsl #4 │ │ │ │ - rsbeq r9, r4, r6, lsr #11 │ │ │ │ - rsbeq r4, r3, r8, ror #3 │ │ │ │ - rsbeq r9, r4, r4, lsl #11 │ │ │ │ - rsbeq r4, r3, r6, asr #3 │ │ │ │ - rsbeq r9, r4, r2, ror #10 │ │ │ │ - rsbeq r4, r3, r4, lsr #3 │ │ │ │ - rsbeq r9, r4, r0, lsr #10 │ │ │ │ - rsbeq r4, r3, r2, ror #2 │ │ │ │ - rsbeq r9, r4, r2, ror r5 │ │ │ │ - ldrdeq r9, [r4], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r9, r4, r8, ror r4 │ │ │ │ - rsbeq r9, r4, lr, lsl r4 │ │ │ │ - rsbeq r9, r4, r0, ror #3 │ │ │ │ - rsbeq r3, r3, r4, lsr #28 │ │ │ │ - rsbeq r9, r4, r2, asr #3 │ │ │ │ - rsbeq r3, r3, r6, lsl #28 │ │ │ │ - rsbeq r9, r4, r4, lsr #3 │ │ │ │ - rsbeq r3, r3, r8, ror #27 │ │ │ │ - rsbeq r9, r4, r6, lsl #3 │ │ │ │ - rsbeq r3, r3, sl, asr #27 │ │ │ │ - rsbeq r9, r4, r8, ror #2 │ │ │ │ - rsbeq r3, r3, ip, lsr #27 │ │ │ │ - rsbeq r9, r4, sl, asr #2 │ │ │ │ - rsbeq r3, r3, lr, lsl #27 │ │ │ │ - rsbeq r9, r4, ip, lsr #2 │ │ │ │ - rsbeq r3, r3, r0, ror sp │ │ │ │ - rsbeq r9, r4, lr, lsl #2 │ │ │ │ - rsbeq r3, r3, r2, asr sp │ │ │ │ - strdeq r9, [r4], #-0 @ │ │ │ │ - rsbeq r3, r3, r4, lsr sp │ │ │ │ + rsbeq r9, r4, r2, ror #16 │ │ │ │ + rsbeq r4, r3, r4, lsr #9 │ │ │ │ + rsbeq r9, r4, r0, asr #16 │ │ │ │ + rsbeq r4, r3, r2, lsl #9 │ │ │ │ + rsbeq r9, r4, lr, lsl r8 │ │ │ │ + rsbeq r4, r3, r0, ror #8 │ │ │ │ + strdeq r9, [r4], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r4, r3, lr, lsr r4 │ │ │ │ + ldrdeq r9, [r4], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r4, r3, ip, lsl r4 │ │ │ │ + strhteq r9, [r4], #-120 @ 0xffffff88 │ │ │ │ + strdeq r4, [r3], #-58 @ 0xffffffc6 @ │ │ │ │ + mlseq r4, r6, r7, r9 │ │ │ │ + ldrdeq r4, [r3], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r9, r4, ip, ror #14 │ │ │ │ + rsbeq r4, r3, lr, lsr #7 │ │ │ │ + rsbeq r9, r4, r8, asr #14 │ │ │ │ + mlseq r3, r2, r3, r4 │ │ │ │ + rsbeq r9, r4, r2, lsl r7 │ │ │ │ + rsbeq r4, r3, r4, asr r3 │ │ │ │ + rsbeq pc, r2, r0, lsr #27 │ │ │ │ + strhteq r9, [r4], #-110 @ 0xffffff92 │ │ │ │ + strdeq r4, [r3], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r9, r4, r8, lsl #13 │ │ │ │ + rsbeq r4, r3, sl, asr #5 │ │ │ │ + rsbeq r9, r4, r6, ror #12 │ │ │ │ + rsbeq r4, r3, r8, lsr #5 │ │ │ │ + rsbeq r9, r4, r6, asr #12 │ │ │ │ + rsbeq r4, r3, r8, lsl #5 │ │ │ │ + rsbeq pc, r2, ip, ror #25 │ │ │ │ + rsbeq r9, r4, r4, lsl r6 │ │ │ │ + rsbeq r4, r3, r6, asr r2 │ │ │ │ + strdeq r9, [r4], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r4, r3, r4, lsr r2 │ │ │ │ + ldrdeq r9, [r4], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq r4, r3, r2, lsl r2 │ │ │ │ + rsbeq r9, r4, lr, lsr #11 │ │ │ │ + strdeq r4, [r3], #-16 @ │ │ │ │ + rsbeq r9, r4, ip, lsl #11 │ │ │ │ + rsbeq r4, r3, lr, asr #3 │ │ │ │ + rsbeq r9, r4, sl, ror #10 │ │ │ │ + rsbeq r4, r3, ip, lsr #3 │ │ │ │ + rsbeq r9, r4, r8, lsr #10 │ │ │ │ + rsbeq r4, r3, sl, ror #2 │ │ │ │ + rsbeq r9, r4, sl, ror r5 │ │ │ │ + ldrdeq r9, [r4], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r9, r4, r0, lsl #9 │ │ │ │ + rsbeq r9, r4, r6, lsr #8 │ │ │ │ + rsbeq r9, r4, r8, ror #3 │ │ │ │ + rsbeq r3, r3, ip, lsr #28 │ │ │ │ + rsbeq r9, r4, sl, asr #3 │ │ │ │ + rsbeq r3, r3, lr, lsl #28 │ │ │ │ + rsbeq r9, r4, ip, lsr #3 │ │ │ │ + strdeq r3, [r3], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r9, r4, lr, lsl #3 │ │ │ │ + ldrdeq r3, [r3], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r9, r4, r0, ror r1 │ │ │ │ + strhteq r3, [r3], #-212 @ 0xffffff2c │ │ │ │ + rsbeq r9, r4, r2, asr r1 │ │ │ │ + mlseq r3, r6, sp, r3 │ │ │ │ + rsbeq r9, r4, r4, lsr r1 │ │ │ │ + rsbeq r3, r3, r8, ror sp │ │ │ │ + rsbeq r9, r4, r6, lsl r1 │ │ │ │ + rsbeq r3, r3, sl, asr sp │ │ │ │ + strdeq r9, [r4], #-8 @ │ │ │ │ + rsbeq r3, r3, ip, lsr sp │ │ │ │ stmmi r6, {r7, r9, sl, lr} │ │ │ │ bicsmi pc, sl, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe5f8052 │ │ │ │ strbmi r4, [r1], -r3, lsl #17 │ │ │ │ @ instruction: 0xf65d4478 │ │ │ │ @ instruction: 0xf7fdfc4b │ │ │ │ @@ -433564,50 +433564,50 @@ │ │ │ │ vadd.i8 d20, d0, d24 │ │ │ │ ldrbtmi r4, [r8], #-469 @ 0xfffffe2b │ │ │ │ @ instruction: 0xf65d300c │ │ │ │ stmdami r6!, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ blx 14f825a │ │ │ │ ldmdblt sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strhteq r8, [r4], #-244 @ 0xffffff0c │ │ │ │ - strdeq r3, [r3], #-184 @ 0xffffff48 @ │ │ │ │ - mlseq r4, r6, pc, r8 @ │ │ │ │ - ldrdeq r3, [r3], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq r8, r4, r8, ror pc │ │ │ │ - strhteq r3, [r3], #-188 @ 0xffffff44 │ │ │ │ - rsbeq r8, r4, sl, asr pc │ │ │ │ - mlseq r3, lr, fp, r3 │ │ │ │ - rsbeq r8, r4, ip, lsr pc │ │ │ │ - rsbeq r3, r3, r0, lsl #23 │ │ │ │ - rsbeq r8, r4, lr, lsl pc │ │ │ │ - rsbeq r3, r3, r2, ror #22 │ │ │ │ - rsbeq r8, r4, r0, lsl #30 │ │ │ │ - rsbeq r3, r3, r4, asr #22 │ │ │ │ - rsbeq r8, r4, r2, ror #29 │ │ │ │ - rsbeq r3, r3, r6, lsr #22 │ │ │ │ - rsbeq r8, r4, r4, asr #29 │ │ │ │ - rsbeq r3, r3, r8, lsl #22 │ │ │ │ - rsbeq r8, r4, r6, lsr #29 │ │ │ │ - rsbeq r3, r3, sl, ror #21 │ │ │ │ - rsbeq r8, r4, r8, lsl #29 │ │ │ │ - rsbeq r3, r3, ip, asr #21 │ │ │ │ - rsbeq r8, r4, sl, ror #28 │ │ │ │ - rsbeq r3, r3, lr, lsr #21 │ │ │ │ - rsbeq r8, r4, ip, asr #28 │ │ │ │ - mlseq r3, r0, sl, r3 │ │ │ │ - rsbeq r8, r4, lr, lsr #28 │ │ │ │ - rsbeq r3, r3, r2, ror sl │ │ │ │ - rsbeq r8, r4, r0, lsl lr │ │ │ │ - rsbeq r3, r3, r4, asr sl │ │ │ │ - strdeq r8, [r4], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq r3, r3, r6, lsr sl │ │ │ │ - ldrdeq r8, [r4], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r3, r3, r8, lsl sl │ │ │ │ - strhteq r8, [r4], #-214 @ 0xffffff2a │ │ │ │ - strdeq r3, [r3], #-154 @ 0xffffff66 @ │ │ │ │ + strhteq r8, [r4], #-252 @ 0xffffff04 │ │ │ │ + rsbeq r3, r3, r0, lsl #24 │ │ │ │ + mlseq r4, lr, pc, r8 @ │ │ │ │ + rsbeq r3, r3, r2, ror #23 │ │ │ │ + rsbeq r8, r4, r0, lsl #31 │ │ │ │ + rsbeq r3, r3, r4, asr #23 │ │ │ │ + rsbeq r8, r4, r2, ror #30 │ │ │ │ + rsbeq r3, r3, r6, lsr #23 │ │ │ │ + rsbeq r8, r4, r4, asr #30 │ │ │ │ + rsbeq r3, r3, r8, lsl #23 │ │ │ │ + rsbeq r8, r4, r6, lsr #30 │ │ │ │ + rsbeq r3, r3, sl, ror #22 │ │ │ │ + rsbeq r8, r4, r8, lsl #30 │ │ │ │ + rsbeq r3, r3, ip, asr #22 │ │ │ │ + rsbeq r8, r4, sl, ror #29 │ │ │ │ + rsbeq r3, r3, lr, lsr #22 │ │ │ │ + rsbeq r8, r4, ip, asr #29 │ │ │ │ + rsbeq r3, r3, r0, lsl fp │ │ │ │ + rsbeq r8, r4, lr, lsr #29 │ │ │ │ + strdeq r3, [r3], #-162 @ 0xffffff5e @ │ │ │ │ + mlseq r4, r0, lr, r8 │ │ │ │ + ldrdeq r3, [r3], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r8, r4, r2, ror lr │ │ │ │ + strhteq r3, [r3], #-166 @ 0xffffff5a │ │ │ │ + rsbeq r8, r4, r4, asr lr │ │ │ │ + mlseq r3, r8, sl, r3 │ │ │ │ + rsbeq r8, r4, r6, lsr lr │ │ │ │ + rsbeq r3, r3, sl, ror sl │ │ │ │ + rsbeq r8, r4, r8, lsl lr │ │ │ │ + rsbeq r3, r3, ip, asr sl │ │ │ │ + strdeq r8, [r4], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq r3, r3, lr, lsr sl │ │ │ │ + ldrdeq r8, [r4], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r3, r3, r0, lsr #20 │ │ │ │ + strhteq r8, [r4], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r3, r3, r2, lsl #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed11b80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmax.s32 d20, d15, d12 │ │ │ │ stmdacs r0, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -433654,21 +433654,21 @@ │ │ │ │ @ instruction: 0xf9e2f65d │ │ │ │ stmdbls r1, {r0, r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf65d4478 │ │ │ │ blls 2394b8 │ │ │ │ @ instruction: 0x211ae7bd │ │ │ │ vmax.s32 d20, d15, d16 │ │ │ │ strb pc, [fp, r7, asr #30] @ │ │ │ │ - rsbeq r1, r3, ip, lsr #15 │ │ │ │ - ldrdeq r8, [r4], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r3, r3, lr, lsl r9 │ │ │ │ - rsbeq r8, r4, lr, ror ip │ │ │ │ - rsbeq r3, r3, r2, asr #17 │ │ │ │ - rsbeq r8, r4, r8, asr ip │ │ │ │ - mlseq r3, ip, r8, r3 │ │ │ │ + strhteq r1, [r3], #-116 @ 0xffffff8c │ │ │ │ + rsbeq r8, r4, r2, ror #25 │ │ │ │ + rsbeq r3, r3, r6, lsr #18 │ │ │ │ + rsbeq r8, r4, r6, lsl #25 │ │ │ │ + rsbeq r3, r3, sl, asr #17 │ │ │ │ + rsbeq r8, r4, r0, ror #24 │ │ │ │ + rsbeq r3, r3, r4, lsr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2f5f2c >::_M_default_append(unsigned int)@@Base+0x70628> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ andsls r4, r1, #145752064 @ 0x8b00000 │ │ │ │ @@ -433881,30 +433881,30 @@ │ │ │ │ subsmi r0, r9, r0 │ │ │ │ andcs r0, r0, r0 │ │ │ │ andmi sl, r2, #95 @ 0x5f │ │ │ │ ... │ │ │ │ rsbeq r3, lr, lr, ror #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strhteq r3, [lr], #-218 @ 0xffffff26 │ │ │ │ - rsbeq r8, r4, r8, lsl #20 │ │ │ │ - rsbeq r3, r3, ip, asr #12 │ │ │ │ - rsbeq r8, r4, ip, asr #19 │ │ │ │ - rsbeq r3, r3, r0, lsl r6 │ │ │ │ - strhteq r8, [r4], #-148 @ 0xffffff6c │ │ │ │ - strdeq r3, [r3], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r8, r4, sl, ror #18 │ │ │ │ - rsbeq r3, r3, lr, lsr #11 │ │ │ │ - mlseq r4, r4, sl, r8 │ │ │ │ - mlseq r4, sl, sl, r8 │ │ │ │ - rsbeq r8, r4, sl, lsr #18 │ │ │ │ - rsbeq r3, r3, lr, ror #10 │ │ │ │ - rsbeq r8, r4, r2, lsl #18 │ │ │ │ - rsbeq r3, r3, r6, asr #10 │ │ │ │ - rsbeq r8, r4, r8, ror #17 │ │ │ │ - rsbeq r3, r3, ip, lsr #10 │ │ │ │ + rsbeq r8, r4, r0, lsl sl │ │ │ │ + rsbeq r3, r3, r4, asr r6 │ │ │ │ + ldrdeq r8, [r4], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r3, r3, r8, lsl r6 │ │ │ │ + strhteq r8, [r4], #-156 @ 0xffffff64 │ │ │ │ + rsbeq r3, r3, r0, lsl #12 │ │ │ │ + rsbeq r8, r4, r2, ror r9 │ │ │ │ + strhteq r3, [r3], #-86 @ 0xffffffaa │ │ │ │ + mlseq r4, ip, sl, r8 │ │ │ │ + rsbeq r8, r4, r2, lsr #21 │ │ │ │ + rsbeq r8, r4, r2, lsr r9 │ │ │ │ + rsbeq r3, r3, r6, ror r5 │ │ │ │ + rsbeq r8, r4, sl, lsl #18 │ │ │ │ + rsbeq r3, r3, lr, asr #10 │ │ │ │ + strdeq r8, [r4], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r3, r3, r4, lsr r5 │ │ │ │ bleq fed764a0 │ │ │ │ strbmi r6, [r0], -fp, ror #16 │ │ │ │ ldmibpl sl, {r2, r3, r4, r8, fp, ip, pc}^ │ │ │ │ blvs 9f6478 │ │ │ │ blvc a7647c │ │ │ │ bleq ff376908 │ │ │ │ blx 5f6a00 │ │ │ │ @@ -434075,29 +434075,29 @@ │ │ │ │ cdp 8, 11, cr0, cr1, cr0, {0} │ │ │ │ vmov.f64 d7, d7 │ │ │ │ eors r8, lr, r7, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andcs r0, r0, r0 │ │ │ │ andmi sl, r2, #95 @ 0x5f │ │ │ │ - strhteq r0, [r3], #-22 @ 0xffffffea │ │ │ │ - rsbeq r8, r4, lr, lsl #14 │ │ │ │ - rsbeq r3, r3, r2, asr r3 │ │ │ │ - strdeq r8, [r4], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r3, r3, r6, lsr r3 │ │ │ │ - rsbeq r8, r4, lr, lsr #13 │ │ │ │ - strdeq r3, [r3], #-34 @ 0xffffffde @ │ │ │ │ - mlseq r4, r2, r6, r8 │ │ │ │ - ldrdeq r3, [r3], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r8, r4, r6, ror r6 │ │ │ │ - strhteq r3, [r3], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq r8, r4, ip, asr r6 │ │ │ │ - rsbeq r3, r3, r0, lsr #5 │ │ │ │ - rsbeq r8, r4, r0, asr #12 │ │ │ │ - rsbeq r3, r3, r4, lsl #5 │ │ │ │ + strhteq r0, [r3], #-30 @ 0xffffffe2 │ │ │ │ + rsbeq r8, r4, r6, lsl r7 │ │ │ │ + rsbeq r3, r3, sl, asr r3 │ │ │ │ + strdeq r8, [r4], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq r3, r3, lr, lsr r3 │ │ │ │ + strhteq r8, [r4], #-102 @ 0xffffff9a │ │ │ │ + strdeq r3, [r3], #-42 @ 0xffffffd6 @ │ │ │ │ + mlseq r4, sl, r6, r8 │ │ │ │ + ldrdeq r3, [r3], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r8, r4, lr, ror r6 │ │ │ │ + rsbeq r3, r3, r2, asr #5 │ │ │ │ + rsbeq r8, r4, r4, ror #12 │ │ │ │ + rsbeq r3, r3, r8, lsr #5 │ │ │ │ + rsbeq r8, r4, r8, asr #12 │ │ │ │ + rsbeq r3, r3, ip, lsl #5 │ │ │ │ @ instruction: 0x3181f896 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0133b04 │ │ │ │ ldrshle r0, [r1, #-248]! @ 0xffffff08 │ │ │ │ blvc 5f6794 │ │ │ │ blvc ff3f6c10 │ │ │ │ blx 5f6d08 │ │ │ │ @@ -434356,22 +434356,22 @@ │ │ │ │ vsqrt.f64 d21, d2 │ │ │ │ ldmle r8, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ blcs ff2b7010 │ │ │ │ blx 5f7108 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ ldr r7, [r7, r2, asr #22] │ │ │ │ ... │ │ │ │ - strhteq r8, [r4], #-74 @ 0xffffffb6 │ │ │ │ - strdeq r3, [r3], #-14 @ │ │ │ │ - rsbeq r8, r4, r0, lsl #9 │ │ │ │ - rsbeq r3, r3, r4, asr #1 │ │ │ │ - rsbeq r8, r4, ip, lsr r3 │ │ │ │ - rsbeq r2, r3, r0, lsl #31 │ │ │ │ - rsbeq r8, r4, lr, ror r2 │ │ │ │ - rsbeq r3, r3, r2, lsl #2 │ │ │ │ + rsbeq r8, r4, r2, asr #9 │ │ │ │ + rsbeq r3, r3, r6, lsl #2 │ │ │ │ + rsbeq r8, r4, r8, lsl #9 │ │ │ │ + rsbeq r3, r3, ip, asr #1 │ │ │ │ + rsbeq r8, r4, r4, asr #6 │ │ │ │ + rsbeq r2, r3, r8, lsl #31 │ │ │ │ + rsbeq r8, r4, r6, lsl #5 │ │ │ │ + rsbeq r3, r3, sl, lsl #2 │ │ │ │ strbmi r6, [r1], -r8, lsr #20 │ │ │ │ @ instruction: 0xf9d0f2d7 │ │ │ │ strbmi fp, [r1], -r8, ror #2 │ │ │ │ vmlsl.s16 q11, d7, d24 │ │ │ │ strmi pc, [r1], -fp, asr #19 │ │ │ │ vqdmlsl.s16 q11, d7, d24 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @@ -434497,15 +434497,15 @@ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #13 │ │ │ │ ldc2 7, cr15, [r6, #84] @ 0x54 │ │ │ │ @ instruction: 0x46816831 │ │ │ │ @ instruction: 0xf7154638 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stc 6, cr4, [sp, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf7150b16 │ │ │ │ - bls 87a988 │ │ │ │ + bls 87a988 │ │ │ │ blcs 11f7250 │ │ │ │ stmib sp, {r0, r1, r8, sp}^ │ │ │ │ ldrtmi r9, [r8], -r1, lsl #4 │ │ │ │ strtmi r9, [sl], -r3, lsl #2 │ │ │ │ stmdbge ip!, {r0, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ blne 776e18 │ │ │ │ bleq ff236e24 │ │ │ │ @@ -434701,27 +434701,27 @@ │ │ │ │ blls 9da750 │ │ │ │ blvc 3772a4 >::_M_default_append(unsigned int)@@Base+0xf19a0> │ │ │ │ stc 4, cr4, [r3, #140] @ 0x8c │ │ │ │ strb r7, [r6, r0, lsl #22] │ │ │ │ ... │ │ │ │ andge r0, r0, #0 │ │ │ │ rsbmi r1, sp, #148, 20 @ 0x94000 │ │ │ │ - ldrdeq r3, [r3], #-128 @ 0xffffff80 @ │ │ │ │ - mlseq r4, ip, lr, r7 │ │ │ │ - rsbeq r2, r3, r0, ror #21 │ │ │ │ - rsbeq r7, r4, r4, lsl #29 │ │ │ │ - rsbeq r2, r3, r8, asr #21 │ │ │ │ - rsbeq r7, r4, ip, ror #28 │ │ │ │ - strhteq r2, [r3], #-160 @ 0xffffff60 │ │ │ │ - rsbeq r4, r7, lr, asr r0 │ │ │ │ - rsbeq r7, r4, r0, lsl sp │ │ │ │ - rsbeq r2, r3, r4, asr r9 │ │ │ │ - strdeq r7, [r4], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r2, r3, ip, lsr r9 │ │ │ │ - mlseq r4, lr, ip, r7 │ │ │ │ + ldrdeq r3, [r3], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r7, r4, r4, lsr #29 │ │ │ │ + rsbeq r2, r3, r8, ror #21 │ │ │ │ + rsbeq r7, r4, ip, lsl #29 │ │ │ │ + ldrdeq r2, [r3], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r7, r4, r4, ror lr │ │ │ │ + strhteq r2, [r3], #-168 @ 0xffffff58 │ │ │ │ + rsbeq r4, r7, r6, rrx │ │ │ │ + rsbeq r7, r4, r8, lsl sp │ │ │ │ + rsbeq r2, r3, ip, asr r9 │ │ │ │ + rsbeq r7, r4, r0, lsl #26 │ │ │ │ + rsbeq r2, r3, r4, asr #18 │ │ │ │ + rsbeq r7, r4, r6, lsr #25 │ │ │ │ stmdals lr, {r5, r7, r9, sl, lr} │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf9c8f304 │ │ │ │ blcs 2179ac │ │ │ │ svcvs 0x006add27 │ │ │ │ @ instruction: 0xf8d54647 │ │ │ │ strcs r3, [r0], #-128 @ 0xffffff80 │ │ │ │ @@ -435034,35 +435034,35 @@ │ │ │ │ @ instruction: 0xff12f65b │ │ │ │ @ instruction: 0x4621481a │ │ │ │ @ instruction: 0xf65b4478 │ │ │ │ @ instruction: 0xf7feffcd │ │ │ │ svclt 0x0000be2c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r7, r4, r0, asr #27 │ │ │ │ - rsbeq r7, r4, ip, lsr #20 │ │ │ │ - rsbeq r2, r3, r0, ror r6 │ │ │ │ - ldrdeq r7, [r4], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r2, r3, r2, lsr #12 │ │ │ │ - rsbeq r7, r4, r2, asr #19 │ │ │ │ - rsbeq r2, r3, r6, lsl #12 │ │ │ │ - rsbeq r7, r4, r2, asr #22 │ │ │ │ - rsbeq r7, r4, r6, lsl #19 │ │ │ │ - ldrdeq r2, [r3], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r7, r4, r2, asr #18 │ │ │ │ - rsbeq r2, r3, r6, lsl #11 │ │ │ │ - mlseq r4, ip, sl, r7 │ │ │ │ - strdeq r7, [r4], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r2, r3, r2, asr #10 │ │ │ │ - rsbeq r7, r4, r2, asr r9 │ │ │ │ - rsbeq r7, r4, r4, asr #18 │ │ │ │ - rsbeq r7, r4, r0, ror #13 │ │ │ │ - rsbeq r2, r3, r4, lsr #6 │ │ │ │ - strhteq r7, [r4], #-104 @ 0xffffff98 │ │ │ │ - strdeq r2, [r3], #-44 @ 0xffffffd4 @ │ │ │ │ + rsbeq r7, r4, r8, asr #27 │ │ │ │ + rsbeq r7, r4, r4, lsr sl │ │ │ │ + rsbeq r2, r3, r8, ror r6 │ │ │ │ + rsbeq r7, r4, r6, ror #19 │ │ │ │ + rsbeq r2, r3, sl, lsr #12 │ │ │ │ + rsbeq r7, r4, sl, asr #19 │ │ │ │ + rsbeq r2, r3, lr, lsl #12 │ │ │ │ + rsbeq r7, r4, sl, asr #22 │ │ │ │ + rsbeq r7, r4, lr, lsl #19 │ │ │ │ + ldrdeq r2, [r3], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r7, r4, sl, asr #18 │ │ │ │ + rsbeq r2, r3, lr, lsl #11 │ │ │ │ + rsbeq r7, r4, r4, lsr #21 │ │ │ │ + rsbeq r7, r4, r6, lsl #18 │ │ │ │ + rsbeq r2, r3, sl, asr #10 │ │ │ │ + rsbeq r7, r4, sl, asr r9 │ │ │ │ + rsbeq r7, r4, ip, asr #18 │ │ │ │ + rsbeq r7, r4, r8, ror #13 │ │ │ │ + rsbeq r2, r3, ip, lsr #6 │ │ │ │ + rsbeq r7, r4, r0, asr #13 │ │ │ │ + rsbeq r2, r3, r4, lsl #6 │ │ │ │ strbmi r4, [r0], -r0, lsl #29 │ │ │ │ @ instruction: 0xf93cf371 │ │ │ │ ldrbtmi sl, [lr], #-2336 @ 0xfffff6e0 │ │ │ │ orrseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0x46b24632 │ │ │ │ @ instruction: 0xffd4f65a │ │ │ │ ldc 8, cr6, [pc, #176] @ 1bc114 │ │ │ │ @@ -435183,31 +435183,31 @@ │ │ │ │ mcr2 6, 5, pc, cr6, cr11, {2} @ │ │ │ │ svclt 0x0000e7a9 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbeq r7, r4, sl, lsl r6 │ │ │ │ - rsbeq r7, r4, r4, lsr #11 │ │ │ │ - rsbeq r2, r3, r8, ror #3 │ │ │ │ - rsbeq r7, r4, r6, lsl #11 │ │ │ │ - rsbeq r2, r3, sl, asr #3 │ │ │ │ - rsbeq r7, r4, r0, lsr r5 │ │ │ │ - rsbeq r2, r3, r4, ror r1 │ │ │ │ - rsbeq r7, r4, r4, lsl r5 │ │ │ │ - rsbeq r2, r3, r8, asr r1 │ │ │ │ - strdeq r7, [r4], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq r2, r3, r0, asr #2 │ │ │ │ - ldrdeq r7, [r4], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq r2, r3, r4, lsl r1 │ │ │ │ - mlseq r4, r8, r4, r7 │ │ │ │ - ldrdeq r2, [r3], #-12 @ │ │ │ │ - rsbeq r7, r4, sl, ror #8 │ │ │ │ - rsbeq r2, r3, lr, lsr #1 │ │ │ │ + rsbeq r7, r4, r2, lsr #12 │ │ │ │ + rsbeq r7, r4, ip, lsr #11 │ │ │ │ + strdeq r2, [r3], #-16 @ │ │ │ │ + rsbeq r7, r4, lr, lsl #11 │ │ │ │ + ldrdeq r2, [r3], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq r7, r4, r8, lsr r5 │ │ │ │ + rsbeq r2, r3, ip, ror r1 │ │ │ │ + rsbeq r7, r4, ip, lsl r5 │ │ │ │ + rsbeq r2, r3, r0, ror #2 │ │ │ │ + rsbeq r7, r4, r4, lsl #10 │ │ │ │ + rsbeq r2, r3, r8, asr #2 │ │ │ │ + ldrdeq r7, [r4], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq r2, r3, ip, lsl r1 │ │ │ │ + rsbeq r7, r4, r0, lsr #9 │ │ │ │ + rsbeq r2, r3, r4, ror #1 │ │ │ │ + rsbeq r7, r4, r2, ror r4 │ │ │ │ + strhteq r2, [r3], #-6 │ │ │ │ @ instruction: 0xf8cd4ae2 │ │ │ │ ldrbtmi r9, [sl], #-80 @ 0xffffffb0 │ │ │ │ bmi ffa20af0 │ │ │ │ andsls r4, r8, #2046820352 @ 0x7a000000 │ │ │ │ andsls r2, r2, #0, 4 │ │ │ │ stmdavs r8!, {r1, r4, r9, fp, ip, pc} │ │ │ │ vqsub.u8 d20, d16, d3 │ │ │ │ @@ -435426,21 +435426,21 @@ │ │ │ │ @ instruction: 0x46404632 │ │ │ │ @ instruction: 0xff2cf380 │ │ │ │ blvc 1f80e4 │ │ │ │ vadd.f64 d9, d0, d28 │ │ │ │ vstr d7, [r3, #28] │ │ │ │ ldr r7, [r8], r0, lsl #22 │ │ │ │ ... │ │ │ │ - ldrdeq r7, [r4], #-54 @ 0xffffffca @ │ │ │ │ - ldrdeq r7, [r4], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq pc, r7, r4, lsr #26 │ │ │ │ - rsbeq r7, r4, lr, ror #11 │ │ │ │ - rsbeq r7, r4, ip, lsl r2 │ │ │ │ - rsbeq r7, r4, r6, ror r4 │ │ │ │ - rsbeq r7, r4, sl, asr #8 │ │ │ │ + ldrdeq r7, [r4], #-62 @ 0xffffffc2 @ │ │ │ │ + ldrdeq r7, [r4], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq pc, r7, ip, lsr #26 │ │ │ │ + strdeq r7, [r4], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r7, r4, r4, lsr #4 │ │ │ │ + rsbeq r7, r4, lr, ror r4 │ │ │ │ + rsbeq r7, r4, r2, asr r4 │ │ │ │ ldmdble r6!, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ biceq pc, r0, #3 │ │ │ │ eorle r2, sp, r0, asr #23 │ │ │ │ blpl ff1f811c │ │ │ │ blx 5f8210 │ │ │ │ vmov.f64 d13, #118 @ 0x3fb00000 1.375 │ │ │ │ vmov.f64 d6, #64 @ 0x3e000000 0.125 │ │ │ │ @@ -435669,47 +435669,47 @@ │ │ │ │ blmi ba6eac │ │ │ │ tstcs r4, r2, lsr r6 │ │ │ │ ldrbtmi r4, [fp], #-1600 @ 0xfffff9c0 │ │ │ │ mrc2 3, 3, pc, cr6, cr0, {3} │ │ │ │ stmdblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrdeq r6, [r4], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r6, r4, r4, lsl #31 │ │ │ │ - rsbeq r6, r4, r2, lsr pc │ │ │ │ - rsbeq r6, r4, r0, asr #30 │ │ │ │ - rsbeq r1, r3, r4, lsl #23 │ │ │ │ - rsbeq r6, r4, r4, lsr #30 │ │ │ │ - rsbeq r1, r3, r8, ror #22 │ │ │ │ - strdeq r6, [r4], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r1, r3, ip, lsr fp │ │ │ │ - ldrdeq r6, [r4], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r1, r3, r0, lsr #22 │ │ │ │ - rsbeq r6, r4, r0, asr #29 │ │ │ │ - rsbeq r1, r3, r4, lsl #22 │ │ │ │ - rsbeq r6, r4, r4, lsr #29 │ │ │ │ - rsbeq r1, r3, r8, ror #21 │ │ │ │ - rsbeq r6, r4, r2, lsr #28 │ │ │ │ - rsbeq r1, r3, r6, ror #20 │ │ │ │ - strdeq r6, [r4], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r1, r3, r0, asr #20 │ │ │ │ - rsbeq r6, r4, r6, lsr #27 │ │ │ │ - rsbeq r1, r3, sl, ror #19 │ │ │ │ - rsbeq r6, r4, sl, lsl #27 │ │ │ │ - rsbeq r1, r3, lr, asr #19 │ │ │ │ - rsbeq r6, r4, r6, ror #26 │ │ │ │ - rsbeq r1, r3, r8, lsr #19 │ │ │ │ - rsbeq r6, r4, r0, lsr #26 │ │ │ │ - rsbeq r1, r3, r4, ror #18 │ │ │ │ - rsbeq r6, r4, r4, lsl #26 │ │ │ │ - rsbeq r1, r3, r8, asr #18 │ │ │ │ - rsbeq r6, r4, r8, ror #25 │ │ │ │ - rsbeq r1, r3, ip, lsr #18 │ │ │ │ - rsbeq r6, r4, r8, lsl #28 │ │ │ │ - rsbeq r6, r4, r2, ror lr │ │ │ │ + ldrdeq r6, [r4], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r6, r4, ip, lsl #31 │ │ │ │ + rsbeq r6, r4, sl, lsr pc │ │ │ │ + rsbeq r6, r4, r8, asr #30 │ │ │ │ + rsbeq r1, r3, ip, lsl #23 │ │ │ │ + rsbeq r6, r4, ip, lsr #30 │ │ │ │ + rsbeq r1, r3, r0, ror fp │ │ │ │ + rsbeq r6, r4, r0, lsl #30 │ │ │ │ + rsbeq r1, r3, r4, asr #22 │ │ │ │ + rsbeq r6, r4, r4, ror #29 │ │ │ │ + rsbeq r1, r3, r8, lsr #22 │ │ │ │ + rsbeq r6, r4, r8, asr #29 │ │ │ │ + rsbeq r1, r3, ip, lsl #22 │ │ │ │ + rsbeq r6, r4, ip, lsr #29 │ │ │ │ + strdeq r1, [r3], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r6, r4, sl, lsr #28 │ │ │ │ + rsbeq r1, r3, lr, ror #20 │ │ │ │ + rsbeq r6, r4, r4, lsl #28 │ │ │ │ + rsbeq r1, r3, r8, asr #20 │ │ │ │ + rsbeq r6, r4, lr, lsr #27 │ │ │ │ + strdeq r1, [r3], #-146 @ 0xffffff6e @ │ │ │ │ + mlseq r4, r2, sp, r6 │ │ │ │ + ldrdeq r1, [r3], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r6, r4, lr, ror #26 │ │ │ │ + strhteq r1, [r3], #-144 @ 0xffffff70 │ │ │ │ + rsbeq r6, r4, r8, lsr #26 │ │ │ │ + rsbeq r1, r3, ip, ror #18 │ │ │ │ + rsbeq r6, r4, ip, lsl #26 │ │ │ │ + rsbeq r1, r3, r0, asr r9 │ │ │ │ + strdeq r6, [r4], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r1, r3, r4, lsr r9 │ │ │ │ + rsbeq r6, r4, r0, lsl lr │ │ │ │ + rsbeq r6, r4, sl, ror lr │ │ │ │ ldcls 6, cr4, [r1, #-164] @ 0xffffff5c │ │ │ │ andge lr, r1, sp, asr #19 │ │ │ │ @ instruction: 0xf8cd2403 │ │ │ │ strbmi r9, [r0], -r0 │ │ │ │ strcs r6, [r1], #-44 @ 0xffffffd4 │ │ │ │ strls r9, [r3], #-2830 @ 0xfffff4f2 │ │ │ │ blx 1f7aa74 │ │ │ │ @@ -435920,56 +435920,56 @@ │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blmi d5d3a0 │ │ │ │ ldrbtmi r2, [fp], #-1536 @ 0xfffffa00 │ │ │ │ blmi d21a14 │ │ │ │ tstls r5, #2063597568 @ 0x7b000000 │ │ │ │ svclt 0x0000e059 │ │ │ │ ... │ │ │ │ - rsbeq r6, r4, lr, ror #23 │ │ │ │ - rsbeq r1, r3, r2, lsr r8 │ │ │ │ - rsbeq r6, r4, sl, asr #23 │ │ │ │ - rsbeq r1, r3, lr, lsl #16 │ │ │ │ - mlseq r4, r8, fp, r6 │ │ │ │ - ldrdeq r1, [r3], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r6, r4, lr, ror fp │ │ │ │ - rsbeq r1, r3, r0, asr #15 │ │ │ │ - rsbeq r6, r4, r0, asr sp │ │ │ │ - rsbeq r6, r4, r8, asr #22 │ │ │ │ - rsbeq r1, r3, ip, lsl #15 │ │ │ │ - rsbeq r6, r4, ip, lsr #22 │ │ │ │ - rsbeq r1, r3, r0, ror r7 │ │ │ │ - strdeq r6, [r4], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r1, r3, r4, lsr r7 │ │ │ │ - ldrdeq r6, [r4], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r1, r3, r8, lsl r7 │ │ │ │ - rsbeq r6, r4, r6, lsr #21 │ │ │ │ - rsbeq r1, r3, sl, ror #13 │ │ │ │ - rsbeq r6, r4, sl, ror sl │ │ │ │ - strhteq r1, [r3], #-110 @ 0xffffff92 │ │ │ │ - rsbeq r6, r4, r6, lsr sl │ │ │ │ - rsbeq r1, r3, sl, ror r6 │ │ │ │ - rsbeq r6, r4, r6, lsl #20 │ │ │ │ - rsbeq r1, r3, sl, asr #12 │ │ │ │ - rsbeq r6, r4, sl, ror #19 │ │ │ │ - rsbeq r1, r3, lr, lsr #12 │ │ │ │ - rsbeq r6, r4, lr, asr #19 │ │ │ │ - rsbeq r1, r3, r2, lsl r6 │ │ │ │ - strhteq r6, [r4], #-146 @ 0xffffff6e │ │ │ │ - strdeq r1, [r3], #-86 @ 0xffffffaa @ │ │ │ │ - mlseq r4, r8, r9, r6 │ │ │ │ - ldrdeq r1, [r3], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq r6, r4, lr, ror r9 │ │ │ │ - rsbeq r1, r3, r0, asr #11 │ │ │ │ - rsbeq r6, r4, r0, ror #18 │ │ │ │ - rsbeq r1, r3, r4, lsr #11 │ │ │ │ - rsbeq r6, r4, sl, lsr #18 │ │ │ │ - rsbeq r1, r3, lr, ror #10 │ │ │ │ - rsbeq r6, r4, r4, asr #17 │ │ │ │ - rsbeq r2, r3, lr, lsr r1 │ │ │ │ - rsbeq r6, r4, r0, lsr #17 │ │ │ │ + strdeq r6, [r4], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq r1, r3, sl, lsr r8 │ │ │ │ + ldrdeq r6, [r4], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r1, r3, r6, lsl r8 │ │ │ │ + rsbeq r6, r4, r0, lsr #23 │ │ │ │ + rsbeq r1, r3, r2, ror #15 │ │ │ │ + rsbeq r6, r4, r6, lsl #23 │ │ │ │ + rsbeq r1, r3, r8, asr #15 │ │ │ │ + rsbeq r6, r4, r8, asr sp │ │ │ │ + rsbeq r6, r4, r0, asr fp │ │ │ │ + mlseq r3, r4, r7, r1 │ │ │ │ + rsbeq r6, r4, r4, lsr fp │ │ │ │ + rsbeq r1, r3, r8, ror r7 │ │ │ │ + strdeq r6, [r4], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r1, r3, ip, lsr r7 │ │ │ │ + ldrdeq r6, [r4], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r1, r3, r0, lsr #14 │ │ │ │ + rsbeq r6, r4, lr, lsr #21 │ │ │ │ + strdeq r1, [r3], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r6, r4, r2, lsl #21 │ │ │ │ + rsbeq r1, r3, r6, asr #13 │ │ │ │ + rsbeq r6, r4, lr, lsr sl │ │ │ │ + rsbeq r1, r3, r2, lsl #13 │ │ │ │ + rsbeq r6, r4, lr, lsl #20 │ │ │ │ + rsbeq r1, r3, r2, asr r6 │ │ │ │ + strdeq r6, [r4], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq r1, r3, r6, lsr r6 │ │ │ │ + ldrdeq r6, [r4], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r1, r3, sl, lsl r6 │ │ │ │ + strhteq r6, [r4], #-154 @ 0xffffff66 │ │ │ │ + strdeq r1, [r3], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r6, r4, r0, lsr #19 │ │ │ │ + rsbeq r1, r3, r2, ror #11 │ │ │ │ + rsbeq r6, r4, r6, lsl #19 │ │ │ │ + rsbeq r1, r3, r8, asr #11 │ │ │ │ + rsbeq r6, r4, r8, ror #18 │ │ │ │ + rsbeq r1, r3, ip, lsr #11 │ │ │ │ + rsbeq r6, r4, r2, lsr r9 │ │ │ │ + rsbeq r1, r3, r6, ror r5 │ │ │ │ + rsbeq r6, r4, ip, asr #17 │ │ │ │ + rsbeq r2, r3, r6, asr #2 │ │ │ │ + rsbeq r6, r4, r8, lsr #17 │ │ │ │ blls 54a68c │ │ │ │ addsmi r6, lr, #40, 16 @ 0x280000 │ │ │ │ adchi pc, r3, r0, lsl #5 │ │ │ │ eorne pc, r6, sl, asr r8 @ │ │ │ │ vmax.u16 q10, , q5 │ │ │ │ strmi pc, [r4], -r9, lsr #20 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @@ -436145,35 +436145,35 @@ │ │ │ │ svclt 0x0000bbf8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - mlseq r4, sl, r7, r6 │ │ │ │ - rsbeq r6, r4, sl, ror r7 │ │ │ │ - strhteq r1, [r3], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq r6, r4, r4, ror #13 │ │ │ │ - rsbeq r1, r3, r8, lsr #6 │ │ │ │ - rsbeq r6, r4, r8, asr #13 │ │ │ │ - rsbeq r1, r3, ip, lsl #6 │ │ │ │ - rsbeq r6, r4, r0, lsr r6 │ │ │ │ - rsbeq r1, r3, r4, ror r2 │ │ │ │ - rsbeq r6, r4, r8, lsl r6 │ │ │ │ - rsbeq r1, r3, ip, asr r2 │ │ │ │ - rsbeq r6, r4, ip, ror #11 │ │ │ │ - rsbeq r1, r3, r0, lsr r2 │ │ │ │ - ldrdeq r6, [r4], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r1, r3, r6, lsl r2 │ │ │ │ - strhteq r6, [r4], #-86 @ 0xffffffaa │ │ │ │ - strdeq r1, [r3], #-26 @ 0xffffffe6 @ │ │ │ │ - mlseq r4, r8, r5, r6 │ │ │ │ - ldrdeq r1, [r3], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r6, r4, sl, asr r5 │ │ │ │ - mlseq r3, ip, r1, r1 │ │ │ │ + rsbeq r6, r4, r2, lsr #15 │ │ │ │ + rsbeq r6, r4, r2, lsl #15 │ │ │ │ + rsbeq r1, r3, r6, asr #7 │ │ │ │ + rsbeq r6, r4, ip, ror #13 │ │ │ │ + rsbeq r1, r3, r0, lsr r3 │ │ │ │ + ldrdeq r6, [r4], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r1, r3, r4, lsl r3 │ │ │ │ + rsbeq r6, r4, r8, lsr r6 │ │ │ │ + rsbeq r1, r3, ip, ror r2 │ │ │ │ + rsbeq r6, r4, r0, lsr #12 │ │ │ │ + rsbeq r1, r3, r4, ror #4 │ │ │ │ + strdeq r6, [r4], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r1, r3, r8, lsr r2 │ │ │ │ + ldrdeq r6, [r4], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r1, r3, lr, lsl r2 │ │ │ │ + strhteq r6, [r4], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq r1, r3, r2, lsl #4 │ │ │ │ + rsbeq r6, r4, r0, lsr #11 │ │ │ │ + rsbeq r1, r3, r2, ror #3 │ │ │ │ + rsbeq r6, r4, r2, ror #10 │ │ │ │ + rsbeq r1, r3, r4, lsr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed143c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {8} │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ blx 1b79b8a │ │ │ │ @@ -436204,16 +436204,16 @@ │ │ │ │ @ instruction: 0xf65a4478 │ │ │ │ strtmi pc, [r8], -r1, lsr #29 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffc00000 │ │ │ │ ldrshmi pc, [pc, #255] @ 1bd34b @ │ │ │ │ ... │ │ │ │ - rsbeq r6, r4, r0, ror #8 │ │ │ │ - rsbeq r1, r3, r4, lsr #1 │ │ │ │ + rsbeq r6, r4, r8, ror #8 │ │ │ │ + rsbeq r1, r3, ip, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed14464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ @ instruction: 0xb08d25b8 │ │ │ │ ldrcc pc, [r4, #2271]! @ 0x8df │ │ │ │ ldrbtmi r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @@ -436577,97 +436577,97 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r1, lr, r6, lsl #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r6, [r4], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r6, r4, r0, ror #7 │ │ │ │ @ instruction: 0xffffff03 │ │ │ │ - mlseq r4, sl, r6, r6 │ │ │ │ - strhteq r6, [r4], #-106 @ 0xffffff96 │ │ │ │ + rsbeq r6, r4, r2, lsr #13 │ │ │ │ + rsbeq r6, r4, r2, asr #13 │ │ │ │ andeq r0, r0, pc, ror r6 │ │ │ │ - rsbeq r6, r4, lr, ror r3 │ │ │ │ - rsbeq r0, r3, r0, asr #31 │ │ │ │ + rsbeq r6, r4, r6, lsl #7 │ │ │ │ + rsbeq r0, r3, r8, asr #31 │ │ │ │ ldrdeq r1, [lr], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r6, r4, r2, asr #6 │ │ │ │ - rsbeq r0, r3, r4, lsl #31 │ │ │ │ + rsbeq r6, r4, sl, asr #6 │ │ │ │ + rsbeq r0, r3, ip, lsl #31 │ │ │ │ @ instruction: 0xffff98f5 │ │ │ │ @ instruction: 0xffffd5fd │ │ │ │ - strdeq r6, [r4], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r0, r3, lr, lsr pc │ │ │ │ - ldrdeq r6, [r4], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r0, r3, r0, lsr #30 │ │ │ │ + rsbeq r6, r4, r4, lsl #6 │ │ │ │ + rsbeq r0, r3, r6, asr #30 │ │ │ │ + rsbeq r6, r4, r6, ror #5 │ │ │ │ + rsbeq r0, r3, r8, lsr #30 │ │ │ │ @ instruction: 0xffff9ee9 │ │ │ │ @ instruction: 0xffff9e99 │ │ │ │ - mlseq r4, r8, r2, r6 │ │ │ │ - ldrdeq r0, [r3], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r6, r4, sl, ror r2 │ │ │ │ - strhteq r0, [r3], #-236 @ 0xffffff14 │ │ │ │ + rsbeq r6, r4, r0, lsr #5 │ │ │ │ + rsbeq r0, r3, r2, ror #29 │ │ │ │ + rsbeq r6, r4, r2, lsl #5 │ │ │ │ + rsbeq r0, r3, r4, asr #29 │ │ │ │ @ instruction: 0xffff9e2d │ │ │ │ - rsbeq r6, r4, r8, asr #4 │ │ │ │ - rsbeq r0, r3, sl, lsl #29 │ │ │ │ - rsbeq r6, r4, r2, lsr r5 │ │ │ │ - rsbeq r6, r4, r4, asr r5 │ │ │ │ - rsbeq r6, r4, r6, lsl #4 │ │ │ │ - rsbeq r0, r3, r8, asr #28 │ │ │ │ - rsbeq r6, r4, r4, ror #3 │ │ │ │ - rsbeq r0, r3, r6, lsr #28 │ │ │ │ - rsbeq r6, r4, lr, lsl r5 │ │ │ │ - rsbeq r6, r4, r8, asr r5 │ │ │ │ - rsbeq r6, r4, r8, lsr #3 │ │ │ │ - rsbeq r0, r3, ip, ror #27 │ │ │ │ - rsbeq r6, r4, r2, asr #10 │ │ │ │ - rsbeq r6, r4, r6, lsl #11 │ │ │ │ - rsbeq r6, r4, ip, ror #2 │ │ │ │ - strhteq r0, [r3], #-208 @ 0xffffff30 │ │ │ │ - rsbeq r6, r4, lr, ror #10 │ │ │ │ - rsbeq r6, r4, r8, lsr #11 │ │ │ │ - rsbeq r6, r4, r2, lsr r1 │ │ │ │ - rsbeq r0, r3, r6, ror sp │ │ │ │ - mlseq r4, r8, r5, r6 │ │ │ │ - strhteq r6, [r4], #-82 @ 0xffffffae │ │ │ │ - strdeq r6, [r4], #-8 @ │ │ │ │ - rsbeq r0, r3, ip, lsr sp │ │ │ │ - mlseq r4, sl, r5, r6 │ │ │ │ - rsbeq r6, r4, lr, asr #11 │ │ │ │ - strhteq r6, [r4], #-4 │ │ │ │ - strdeq r0, [r3], #-200 @ 0xffffff38 @ │ │ │ │ - strhteq r6, [r4], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r6, r4, r6, ror #11 │ │ │ │ - rsbeq r6, r4, r6, ror r0 │ │ │ │ - strhteq r0, [r3], #-202 @ 0xffffff36 │ │ │ │ - rsbeq r6, r4, r0, lsl r6 │ │ │ │ - strhteq r6, [r4], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq r6, r4, r2, lsr r0 │ │ │ │ - rsbeq r0, r3, r6, ror ip │ │ │ │ - rsbeq r6, r4, r8, lsr r6 │ │ │ │ - rsbeq r6, r4, r2, ror #11 │ │ │ │ - rsbeq r5, r4, lr, ror #31 │ │ │ │ - rsbeq r0, r3, r2, lsr ip │ │ │ │ - rsbeq r6, r4, r4, lsl r6 │ │ │ │ - rsbeq r6, r4, lr, asr #12 │ │ │ │ - strhteq r5, [r4], #-240 @ 0xffffff10 │ │ │ │ - strdeq r0, [r3], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r6, r4, r0, lsr #12 │ │ │ │ - rsbeq r6, r4, r2, lsl #13 │ │ │ │ - rsbeq r5, r4, r8, ror #30 │ │ │ │ - rsbeq r0, r3, ip, lsr #23 │ │ │ │ - rsbeq r6, r4, r6, ror r6 │ │ │ │ - ldrdeq r6, [r4], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r5, r4, r4, lsr #30 │ │ │ │ - rsbeq r0, r3, r8, ror #22 │ │ │ │ - rsbeq r6, r4, sl, lsr #13 │ │ │ │ - ldrdeq r6, [r4], #-102 @ 0xffffff9a @ │ │ │ │ - ldrdeq r5, [r4], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r0, r3, ip, lsl fp │ │ │ │ - strhteq r6, [r4], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r6, r4, r4, ror #13 │ │ │ │ - mlseq r4, r2, lr, r5 │ │ │ │ - ldrdeq r0, [r3], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r6, r4, r0, asr r2 │ │ │ │ + mlseq r3, r2, lr, r0 │ │ │ │ + rsbeq r6, r4, sl, lsr r5 │ │ │ │ + rsbeq r6, r4, ip, asr r5 │ │ │ │ + rsbeq r6, r4, lr, lsl #4 │ │ │ │ + rsbeq r0, r3, r0, asr lr │ │ │ │ + rsbeq r6, r4, ip, ror #3 │ │ │ │ + rsbeq r0, r3, lr, lsr #28 │ │ │ │ + rsbeq r6, r4, r6, lsr #10 │ │ │ │ + rsbeq r6, r4, r0, ror #10 │ │ │ │ + strhteq r6, [r4], #-16 │ │ │ │ + strdeq r0, [r3], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r6, r4, sl, asr #10 │ │ │ │ + rsbeq r6, r4, lr, lsl #11 │ │ │ │ + rsbeq r6, r4, r4, ror r1 │ │ │ │ + strhteq r0, [r3], #-216 @ 0xffffff28 │ │ │ │ + rsbeq r6, r4, r6, ror r5 │ │ │ │ + strhteq r6, [r4], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq r6, r4, sl, lsr r1 │ │ │ │ + rsbeq r0, r3, lr, ror sp │ │ │ │ + rsbeq r6, r4, r0, lsr #11 │ │ │ │ + strhteq r6, [r4], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r6, r4, r0, lsl #2 │ │ │ │ + rsbeq r0, r3, r4, asr #26 │ │ │ │ + rsbeq r6, r4, r2, lsr #11 │ │ │ │ + ldrdeq r6, [r4], #-86 @ 0xffffffaa @ │ │ │ │ + strhteq r6, [r4], #-12 │ │ │ │ + rsbeq r0, r3, r0, lsl #26 │ │ │ │ + rsbeq r6, r4, r4, asr #11 │ │ │ │ + rsbeq r6, r4, lr, ror #11 │ │ │ │ + rsbeq r6, r4, lr, ror r0 │ │ │ │ + rsbeq r0, r3, r2, asr #25 │ │ │ │ + rsbeq r6, r4, r8, lsl r6 │ │ │ │ + rsbeq r6, r4, r6, asr #11 │ │ │ │ + rsbeq r6, r4, sl, lsr r0 │ │ │ │ + rsbeq r0, r3, lr, ror ip │ │ │ │ + rsbeq r6, r4, r0, asr #12 │ │ │ │ + rsbeq r6, r4, sl, ror #11 │ │ │ │ + strdeq r5, [r4], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r0, r3, sl, lsr ip │ │ │ │ + rsbeq r6, r4, ip, lsl r6 │ │ │ │ + rsbeq r6, r4, r6, asr r6 │ │ │ │ + strhteq r5, [r4], #-248 @ 0xffffff08 │ │ │ │ + strdeq r0, [r3], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r6, r4, r8, lsr #12 │ │ │ │ + rsbeq r6, r4, sl, lsl #13 │ │ │ │ + rsbeq r5, r4, r0, ror pc │ │ │ │ + strhteq r0, [r3], #-180 @ 0xffffff4c │ │ │ │ + rsbeq r6, r4, lr, ror r6 │ │ │ │ + ldrdeq r6, [r4], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r5, r4, ip, lsr #30 │ │ │ │ + rsbeq r0, r3, r0, ror fp │ │ │ │ + strhteq r6, [r4], #-98 @ 0xffffff9e │ │ │ │ + ldrdeq r6, [r4], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r5, r4, r0, ror #29 │ │ │ │ + rsbeq r0, r3, r4, lsr #22 │ │ │ │ + rsbeq r6, r4, r2, asr #13 │ │ │ │ + rsbeq r6, r4, ip, ror #13 │ │ │ │ + mlseq r4, sl, lr, r5 │ │ │ │ + ldrdeq r0, [r3], #-174 @ 0xffffff52 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed14b80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -436677,16 +436677,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx c7b310 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf65a4478 │ │ │ │ blls 23c548 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r5, r4, r8, ror #25 │ │ │ │ - rsbeq r0, r3, ip, lsr #18 │ │ │ │ + strdeq r5, [r4], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r0, r3, r4, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed14bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xff64f26c │ │ │ │ blvc 2f9058 >::_M_default_append(unsigned int)@@Base+0x73754> │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ @@ -436800,16 +436800,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf932f65a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf65a4478 │ │ │ │ blls 23c358 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r6, r4, r0, asr r3 │ │ │ │ - rsbeq r0, r3, ip, lsr r7 │ │ │ │ + rsbeq r6, r4, r8, asr r3 │ │ │ │ + rsbeq r0, r3, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed14dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s32 d25, d12, d1 │ │ │ │ bls 23d574 │ │ │ │ @@ -436827,16 +436827,16 @@ │ │ │ │ @ instruction: 0xf65a300c │ │ │ │ stmdami r7, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9b8f65a │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ ... │ │ │ │ - rsbeq r6, r4, r6, ror #5 │ │ │ │ - ldrdeq r0, [r3], #-98 @ 0xffffff9e @ │ │ │ │ + rsbeq r6, r4, lr, ror #5 │ │ │ │ + ldrdeq r0, [r3], #-106 @ 0xffffff96 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed14e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 781bb4 │ │ │ │ blmi 7a9e4c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -436858,15 +436858,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf653bd30 │ │ │ │ svclt 0x0000ee06 │ │ │ │ rsbeq r0, lr, r2, asr #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, r4, r2, lsr #5 │ │ │ │ + rsbeq r6, r4, sl, lsr #5 │ │ │ │ rsbeq r0, lr, r8, lsl #27 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r9, sl, ror #26 │ │ │ │ strcs r4, [r0], -sl, ror #24 │ │ │ │ @@ -436973,18 +436973,18 @@ │ │ │ │ blvs 2794c8 │ │ │ │ @ instruction: 0xf653e7bd │ │ │ │ svclt 0x0000ed24 │ │ │ │ ... │ │ │ │ rsbeq r0, lr, r4, asr #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r0, lr, ip, lsr #26 │ │ │ │ - strdeq r6, [r4], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r6, r4, r6, asr #2 │ │ │ │ - strhteq r6, [r4], #-2 │ │ │ │ - mlseq r3, ip, r4, r0 │ │ │ │ + rsbeq r6, r4, r0, lsl #4 │ │ │ │ + rsbeq r6, r4, lr, asr #2 │ │ │ │ + strhteq r6, [r4], #-10 │ │ │ │ + rsbeq r0, r3, r4, lsr #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmdami r6!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ strmi fp, [sp], -sp, lsl #1 │ │ │ │ ldrbtmi r4, [r8], #-2421 @ 0xfffff68b │ │ │ │ @@ -437103,22 +437103,22 @@ │ │ │ │ svclt 0x0000ec22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ rsbeq r0, lr, sl, ror #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq r0, [lr], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r5, r4, r2, asr #30 │ │ │ │ - rsbeq r0, r3, lr, lsr #6 │ │ │ │ - rsbeq r5, r4, r4, lsr #30 │ │ │ │ - rsbeq r0, r3, r0, lsl r3 │ │ │ │ - rsbeq r5, r4, r8, asr #29 │ │ │ │ - strhteq r0, [r3], #-34 @ 0xffffffde │ │ │ │ - rsbeq r5, r4, r8, lsr #29 │ │ │ │ - mlseq r3, r2, r2, r0 │ │ │ │ + rsbeq r5, r4, sl, asr #30 │ │ │ │ + rsbeq r0, r3, r6, lsr r3 │ │ │ │ + rsbeq r5, r4, ip, lsr #30 │ │ │ │ + rsbeq r0, r3, r8, lsl r3 │ │ │ │ + ldrdeq r5, [r4], #-224 @ 0xffffff20 @ │ │ │ │ + strhteq r0, [r3], #-42 @ 0xffffffd6 │ │ │ │ + strhteq r5, [r4], #-224 @ 0xffffff20 │ │ │ │ + mlseq r3, sl, r2, r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strdlt r4, [ip], r2 │ │ │ │ @ instruction: 0x46074bf2 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -437359,66 +437359,66 @@ │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ bl 8cf11c │ │ │ │ svccc 0x001a36e2 │ │ │ │ rsbeq r0, lr, r4, asr r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r4, r0, asr #28 │ │ │ │ + rsbeq r5, r4, r8, asr #28 │ │ │ │ @ instruction: 0xfffffd9f │ │ │ │ - rsbeq r5, r4, r6, ror #28 │ │ │ │ - rsbeq r5, r4, r0, lsr #28 │ │ │ │ + rsbeq r5, r4, lr, ror #28 │ │ │ │ + rsbeq r5, r4, r8, lsr #28 │ │ │ │ andeq r0, r0, r3, lsr #8 │ │ │ │ - strhteq r5, [r4], #-208 @ 0xffffff30 │ │ │ │ - mlseq r3, ip, r1, r0 │ │ │ │ + strhteq r5, [r4], #-216 @ 0xffffff28 │ │ │ │ + rsbeq r0, r3, r4, lsr #3 │ │ │ │ strhteq r0, [lr], #-134 @ 0xffffff7a │ │ │ │ - rsbeq r5, r4, sl, ror sp │ │ │ │ - rsbeq r0, r3, r6, ror #2 │ │ │ │ + rsbeq r5, r4, r2, lsl #27 │ │ │ │ + rsbeq r0, r3, lr, ror #2 │ │ │ │ @ instruction: 0xfffffaa1 │ │ │ │ @ instruction: 0xfffffa1f │ │ │ │ - rsbeq r5, r4, ip, lsr sp │ │ │ │ - rsbeq r0, r3, r8, lsr #2 │ │ │ │ - rsbeq r5, r4, r2, lsr #26 │ │ │ │ - rsbeq r0, r3, lr, lsl #2 │ │ │ │ + rsbeq r5, r4, r4, asr #26 │ │ │ │ + rsbeq r0, r3, r0, lsr r1 │ │ │ │ + rsbeq r5, r4, sl, lsr #26 │ │ │ │ + rsbeq r0, r3, r6, lsl r1 │ │ │ │ @ instruction: 0xfffff981 │ │ │ │ @ instruction: 0xfffff7d7 │ │ │ │ - rsbeq r5, r4, r4, ror #25 │ │ │ │ - ldrdeq r0, [r3], #-0 @ │ │ │ │ - rsbeq r5, r4, sl, asr #25 │ │ │ │ - strhteq r0, [r3], #-6 │ │ │ │ + rsbeq r5, r4, ip, ror #25 │ │ │ │ + ldrdeq r0, [r3], #-8 @ │ │ │ │ + ldrdeq r5, [r4], #-194 @ 0xffffff3e @ │ │ │ │ + strhteq r0, [r3], #-14 │ │ │ │ @ instruction: 0xfffff7b7 │ │ │ │ - rsbeq r5, r4, r0, ror #24 │ │ │ │ - rsbeq r0, r3, ip, asr #32 │ │ │ │ - rsbeq r5, r4, ip, asr #25 │ │ │ │ - strdeq r5, [r4], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r5, r4, r6, lsr #24 │ │ │ │ - rsbeq r0, r3, r2, lsl r0 │ │ │ │ - rsbeq r5, r4, r8, lsl #24 │ │ │ │ - strdeq pc, [r2], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r5, r4, sl, asr #25 │ │ │ │ - rsbeq r5, r4, r4, ror #25 │ │ │ │ - rsbeq r5, r4, ip, asr #23 │ │ │ │ - strhteq pc, [r2], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r5, r4, r0, lsr sp │ │ │ │ - rsbeq r5, r4, r8, asr #25 │ │ │ │ - rsbeq r5, r4, lr, lsl #23 │ │ │ │ - rsbeq pc, r2, sl, ror pc @ │ │ │ │ - rsbeq r5, r4, r2, lsl sp │ │ │ │ - rsbeq r5, r4, r4, asr #26 │ │ │ │ - rsbeq r5, r4, sl, asr #22 │ │ │ │ - rsbeq pc, r2, r6, lsr pc @ │ │ │ │ - rsbeq r5, r4, sl, asr #26 │ │ │ │ + rsbeq r5, r4, r8, ror #24 │ │ │ │ + rsbeq r0, r3, r4, asr r0 │ │ │ │ + ldrdeq r5, [r4], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r5, r4, r6, lsl #26 │ │ │ │ + rsbeq r5, r4, lr, lsr #24 │ │ │ │ + rsbeq r0, r3, sl, lsl r0 │ │ │ │ + rsbeq r5, r4, r0, lsl ip │ │ │ │ + strdeq pc, [r2], #-250 @ 0xffffff06 @ │ │ │ │ + ldrdeq r5, [r4], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r5, r4, ip, ror #25 │ │ │ │ + ldrdeq r5, [r4], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq pc, r2, r0, asr #31 │ │ │ │ + rsbeq r5, r4, r8, lsr sp │ │ │ │ + ldrdeq r5, [r4], #-192 @ 0xffffff40 @ │ │ │ │ + mlseq r4, r6, fp, r5 │ │ │ │ + rsbeq pc, r2, r2, lsl #31 │ │ │ │ rsbeq r5, r4, sl, lsl sp │ │ │ │ - rsbeq r5, r4, r0, lsl #22 │ │ │ │ - rsbeq pc, r2, ip, ror #29 │ │ │ │ - mlseq r4, r0, sp, r5 │ │ │ │ - rsbeq r5, r4, r2, ror #26 │ │ │ │ - rsbeq r5, r4, r0, lsr #26 │ │ │ │ - strhteq r5, [r4], #-168 @ 0xffffff58 │ │ │ │ - rsbeq pc, r2, r4, lsr #29 │ │ │ │ + rsbeq r5, r4, ip, asr #26 │ │ │ │ + rsbeq r5, r4, r2, asr fp │ │ │ │ + rsbeq pc, r2, lr, lsr pc @ │ │ │ │ + rsbeq r5, r4, r2, asr sp │ │ │ │ + rsbeq r5, r4, r2, lsr #26 │ │ │ │ + rsbeq r5, r4, r8, lsl #22 │ │ │ │ + strdeq pc, [r2], #-228 @ 0xffffff1c @ │ │ │ │ + mlseq r4, r8, sp, r5 │ │ │ │ + rsbeq r5, r4, sl, ror #26 │ │ │ │ + rsbeq r5, r4, r8, lsr #26 │ │ │ │ + rsbeq r5, r4, r0, asr #21 │ │ │ │ + rsbeq pc, r2, ip, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed1574c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [ip, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -437428,16 +437428,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcrr2 6, 5, pc, r4, cr9 @ │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6594478 │ │ │ │ blls 23d97c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r5, r4, r4, ror r9 │ │ │ │ - rsbeq pc, r2, r0, ror #26 │ │ │ │ + rsbeq r5, r4, ip, ror r9 │ │ │ │ + rsbeq pc, r2, r8, ror #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed1579c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vrhadd.s32 d18, d12, d16 │ │ │ │ mulcs r1, r9, r9 │ │ │ │ @@ -437469,18 +437469,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 6, cr15, [r2], #356 @ 0x164 │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0xf1064628 │ │ │ │ vbif q8, , q2 │ │ │ │ strtmi pc, [r0], -r5, lsr #24 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strhteq r5, [r4], #-188 @ 0xffffff44 │ │ │ │ - strdeq pc, [r2], #-192 @ 0xffffff40 @ │ │ │ │ - mlseq r4, r2, fp, r5 │ │ │ │ - rsbeq pc, r2, r6, asr #25 │ │ │ │ + rsbeq r5, r4, r4, asr #23 │ │ │ │ + strdeq pc, [r2], #-200 @ 0xffffff38 @ │ │ │ │ + mlseq r4, sl, fp, r5 │ │ │ │ + rsbeq pc, r2, lr, asr #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed15844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf926f26c │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ @@ -437518,20 +437518,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe5fc042 │ │ │ │ strtmi r4, [r1], -sl, lsl #16 │ │ │ │ @ instruction: 0xf6594478 │ │ │ │ strb pc, [sl, fp, asr #24] @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r5, r4, ip, lsr #22 │ │ │ │ - rsbeq pc, r2, r0, ror #24 │ │ │ │ - rsbeq r5, r4, r0, lsl #22 │ │ │ │ - rsbeq pc, r2, r4, lsr ip @ │ │ │ │ - rsbeq r5, r4, r4, asr #21 │ │ │ │ - strdeq pc, [r2], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r5, r4, r4, lsr fp │ │ │ │ + rsbeq pc, r2, r8, ror #24 │ │ │ │ + rsbeq r5, r4, r8, lsl #22 │ │ │ │ + rsbeq pc, r2, ip, lsr ip @ │ │ │ │ + rsbeq r5, r4, ip, asr #21 │ │ │ │ + rsbeq pc, r2, r0, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed15914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 78269c │ │ │ │ blmi 7aa934 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -437553,15 +437553,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf653bd30 │ │ │ │ svclt 0x0000e892 │ │ │ │ ldrdeq r0, [lr], #-42 @ 0xffffffd6 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r4, lr, ror #20 │ │ │ │ + rsbeq r5, r4, r6, ror sl │ │ │ │ rsbeq r0, lr, r0, lsr #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed15990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @@ -437625,23 +437625,23 @@ │ │ │ │ orrscs r9, pc, fp │ │ │ │ ldrbtmi r4, [r8], #-2060 @ 0xfffff7f4 │ │ │ │ @ instruction: 0xf659300c │ │ │ │ stmdami fp, {r0, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2315 @ 0xfffff6f5 │ │ │ │ blx 1dfc202 │ │ │ │ str r9, [fp, fp, lsl #20] │ │ │ │ + ldrdeq r5, [r4], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq pc, r2, r6, lsl #22 │ │ │ │ rsbeq r5, r4, sl, asr #19 │ │ │ │ - strdeq pc, [r2], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r5, r4, r2, asr #19 │ │ │ │ - rsbeq r5, r4, sl, asr #18 │ │ │ │ - rsbeq pc, r2, lr, ror sl @ │ │ │ │ - rsbeq r5, r4, lr, lsr #18 │ │ │ │ - rsbeq pc, r2, r2, ror #20 │ │ │ │ - rsbeq r5, r4, lr, lsl #18 │ │ │ │ - rsbeq pc, r2, r2, asr #20 │ │ │ │ + rsbeq r5, r4, r2, asr r9 │ │ │ │ + rsbeq pc, r2, r6, lsl #21 │ │ │ │ + rsbeq r5, r4, r6, lsr r9 │ │ │ │ + rsbeq pc, r2, sl, ror #20 │ │ │ │ + rsbeq r5, r4, r6, lsl r9 │ │ │ │ + rsbeq pc, r2, sl, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 379d84 >::_M_default_append(unsigned int)@@Base+0xf4480> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 19fcc08 │ │ │ │ stclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ blls 11fa3a0 │ │ │ │ @@ -437819,32 +437819,32 @@ │ │ │ │ @ instruction: 0xf9f6f659 │ │ │ │ @ instruction: 0xf652e7ef │ │ │ │ svclt 0x0000ee82 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r0, lr, lr, lsl #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r5, [r4], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r5, r4, r6, ror #16 │ │ │ │ - mlseq r2, sl, r9, pc @ │ │ │ │ + ldrdeq r5, [r4], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r5, r4, lr, ror #16 │ │ │ │ + rsbeq pc, r2, r2, lsr #19 │ │ │ │ strhteq r0, [lr], #-4 │ │ │ │ - rsbeq r5, r4, lr, lsr r8 │ │ │ │ - ldrdeq r5, [r4], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq pc, r2, lr, lsl #16 │ │ │ │ - rsbeq r5, r4, r0, asr #13 │ │ │ │ - strdeq pc, [r2], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r5, r4, r4, lsr #13 │ │ │ │ - ldrdeq pc, [r2], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r5, r4, ip, ror r6 │ │ │ │ - strhteq pc, [r2], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r5, r4, sl, ror r6 │ │ │ │ - rsbeq r5, r4, sl, lsr r6 │ │ │ │ - rsbeq pc, r2, ip, ror #14 │ │ │ │ - rsbeq r5, r4, ip, lsl r6 │ │ │ │ - rsbeq pc, r2, lr, asr #14 │ │ │ │ + rsbeq r5, r4, r6, asr #16 │ │ │ │ + rsbeq r5, r4, r2, ror #13 │ │ │ │ + rsbeq pc, r2, r6, lsl r8 @ │ │ │ │ + rsbeq r5, r4, r8, asr #13 │ │ │ │ + strdeq pc, [r2], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r5, r4, ip, lsr #13 │ │ │ │ + rsbeq pc, r2, r0, ror #15 │ │ │ │ + rsbeq r5, r4, r4, lsl #13 │ │ │ │ + strhteq pc, [r2], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq r5, r4, r2, lsl #13 │ │ │ │ + rsbeq r5, r4, r2, asr #12 │ │ │ │ + rsbeq pc, r2, r4, ror r7 @ │ │ │ │ + rsbeq r5, r4, r4, lsr #12 │ │ │ │ + rsbeq pc, r2, r6, asr r7 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1310460 │ │ │ │ blmi 1310674 │ │ │ │ addlt r4, r8, sl, ror r4 │ │ │ │ @@ -437913,23 +437913,23 @@ │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf934f659 │ │ │ │ @ instruction: 0xf652e79d │ │ │ │ svclt 0x0000edc0 │ │ │ │ strdeq pc, [sp], #-208 @ 0xffffff30 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r4, r8, asr r5 │ │ │ │ - rsbeq pc, r2, ip, lsl #13 │ │ │ │ + rsbeq r5, r4, r0, ror #10 │ │ │ │ + mlseq r2, r4, r6, pc @ │ │ │ │ rsbeq pc, sp, r6, lsr #27 │ │ │ │ - rsbeq r5, r4, r4, lsr r5 │ │ │ │ - rsbeq r5, r4, ip, asr #9 │ │ │ │ - rsbeq pc, r2, r0, lsl #12 │ │ │ │ - rsbeq r5, r4, r6, asr #9 │ │ │ │ - mlseq r4, r8, r4, r5 │ │ │ │ - rsbeq pc, r2, sl, asr #11 │ │ │ │ + rsbeq r5, r4, ip, lsr r5 │ │ │ │ + ldrdeq r5, [r4], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq pc, r2, r8, lsl #12 │ │ │ │ + rsbeq r5, r4, lr, asr #9 │ │ │ │ + rsbeq r5, r4, r0, lsr #9 │ │ │ │ + ldrdeq pc, [r2], #-82 @ 0xffffffae @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed15f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vmax.s32 d20, d11, d12 │ │ │ │ stcvs 13, cr15, [r3, #644] @ 0x284 │ │ │ │ andcs fp, r1, fp, lsl #18 │ │ │ │ @@ -438001,18 +438001,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffc6f658 │ │ │ │ strtmi r4, [r1], -r7, lsl #16 │ │ │ │ @ instruction: 0xf6594478 │ │ │ │ strtmi pc, [r0], -r1, lsl #17 │ │ │ │ ldc 0, cr11, [sp], #20 │ │ │ │ vldmdblt r0!, {d8-d11} │ │ │ │ - rsbeq r5, r4, r4, asr r3 │ │ │ │ - rsbeq pc, r2, r8, lsl #9 │ │ │ │ - rsbeq r5, r4, r0, lsr r3 │ │ │ │ - rsbeq pc, r2, r4, ror #8 │ │ │ │ + rsbeq r5, r4, ip, asr r3 │ │ │ │ + mlseq r2, r0, r4, pc @ │ │ │ │ + rsbeq r5, r4, r8, lsr r3 │ │ │ │ + rsbeq pc, r2, ip, ror #8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5fa354 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ addshi pc, r4, r0, asr #6 │ │ │ │ @@ -438094,16 +438094,16 @@ │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ... │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00e66666 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svclt 0x00d33333 │ │ │ │ - rsbeq r5, r4, r6, ror #3 │ │ │ │ - rsbeq pc, r2, sl, lsl r3 @ │ │ │ │ + rsbeq r5, r4, lr, ror #3 │ │ │ │ + rsbeq pc, r2, r2, lsr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4fa4c4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr0, cr12, {6} │ │ │ │ smmlsgt r8, pc, r8, pc @ │ │ │ │ @ instruction: 0xf8dfb0b3 │ │ │ │ @@ -438574,29 +438574,29 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmdble r6, {r0, r1, r3, r5, r8, r9, sl, pc} │ │ │ │ svccc 0x00eff7ce │ │ │ │ ... │ │ │ │ ldrdeq pc, [sp], #-152 @ 0xffffff68 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strhteq pc, [sp], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq r4, r4, r6, ror pc │ │ │ │ - rsbeq r4, r4, r2, lsl #31 │ │ │ │ - rsbeq r4, r4, r8, asr #30 │ │ │ │ - ldrdeq r4, [r4], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq pc, r2, lr │ │ │ │ - strhteq r4, [r4], #-236 @ 0xffffff14 │ │ │ │ - rsbeq lr, r2, lr, ror #31 │ │ │ │ - rsbeq r4, r4, lr, ror #28 │ │ │ │ - rsbeq r4, r4, r4, lsl #27 │ │ │ │ - strhteq lr, [r2], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r4, r4, sl, lsl sp │ │ │ │ - rsbeq lr, r2, lr, asr #28 │ │ │ │ - strdeq r4, [r4], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq lr, r2, r0, lsr lr │ │ │ │ - rsbeq r4, r4, lr, lsr ip │ │ │ │ + rsbeq r4, r4, lr, ror pc │ │ │ │ + rsbeq r4, r4, sl, lsl #31 │ │ │ │ + rsbeq r4, r4, r0, asr pc │ │ │ │ + rsbeq r4, r4, r4, ror #29 │ │ │ │ + rsbeq pc, r2, r6, lsl r0 @ │ │ │ │ + rsbeq r4, r4, r4, asr #29 │ │ │ │ + strdeq lr, [r2], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq r4, r4, r6, ror lr │ │ │ │ + rsbeq r4, r4, ip, lsl #27 │ │ │ │ + rsbeq lr, r2, r0, asr #29 │ │ │ │ + rsbeq r4, r4, r2, lsr #26 │ │ │ │ + rsbeq lr, r2, r6, asr lr │ │ │ │ + rsbeq r4, r4, r4, lsl #26 │ │ │ │ + rsbeq lr, r2, r8, lsr lr │ │ │ │ + rsbeq r4, r4, r6, asr #24 │ │ │ │ strtmi r9, [r9], -r3, lsr #16 │ │ │ │ blvc 3fadf8 │ │ │ │ blvs 37adfc >::_M_default_append(unsigned int)@@Base+0xf54f8> │ │ │ │ @ instruction: 0xf8a8f2d3 │ │ │ │ blvs 37ae44 >::_M_default_append(unsigned int)@@Base+0xf5540> │ │ │ │ blvc 3fae48 │ │ │ │ addle r2, sl, r0, lsl #16 │ │ │ │ @@ -438804,28 +438804,28 @@ │ │ │ │ vsubl.s8 q10, d16, d27 │ │ │ │ ssatmi r8, #19, r9, asr #4 │ │ │ │ movwcs r9, #2603 @ 0xa2b │ │ │ │ ldrmi r9, [ip], r1, lsr #18 │ │ │ │ bcc 2e5b20 >::_M_default_append(unsigned int)@@Base+0x6021c> │ │ │ │ svclt 0x0000e038 │ │ │ │ ... │ │ │ │ - ldrdeq r4, [r4], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq lr, r2, r4, lsl #20 │ │ │ │ - rsbeq sl, r2, r4, lsr #7 │ │ │ │ - strhteq r4, [r4], #-120 @ 0xffffff88 │ │ │ │ - rsbeq lr, r2, ip, ror #17 │ │ │ │ - rsbeq sl, r2, ip, asr #6 │ │ │ │ - rsbeq r4, r4, r4, lsl #15 │ │ │ │ - strhteq lr, [r2], #-136 @ 0xffffff78 │ │ │ │ - rsbeq r4, r4, r6, ror #14 │ │ │ │ - mlseq r2, sl, r8, lr │ │ │ │ - rsbeq r4, r4, r4, asr r7 │ │ │ │ - ldrdeq r4, [r4], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq lr, r2, r0, lsl r8 │ │ │ │ - rsbeq r4, r4, r4, asr #13 │ │ │ │ + ldrdeq r4, [r4], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq lr, r2, ip, lsl #20 │ │ │ │ + rsbeq sl, r2, ip, lsr #7 │ │ │ │ + rsbeq r4, r4, r0, asr #15 │ │ │ │ + strdeq lr, [r2], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq sl, r2, r4, asr r3 │ │ │ │ + rsbeq r4, r4, ip, lsl #15 │ │ │ │ + rsbeq lr, r2, r0, asr #17 │ │ │ │ + rsbeq r4, r4, lr, ror #14 │ │ │ │ + rsbeq lr, r2, r2, lsr #17 │ │ │ │ + rsbeq r4, r4, ip, asr r7 │ │ │ │ + rsbeq r4, r4, r4, ror #13 │ │ │ │ + rsbeq lr, r2, r8, lsl r8 │ │ │ │ + rsbeq r4, r4, ip, asr #13 │ │ │ │ blvc 1fb19c │ │ │ │ ldc 3, cr3, [r0, #4] │ │ │ │ vadd.f64 d6, d7, d10 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ vcmpe.f64 d7, d7 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ svclt 0x004cfa10 │ │ │ │ @@ -439353,47 +439353,47 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r0, #-348]! @ 0xfffffea4 │ │ │ │ stmdbls r4, {r0, r2, r5, fp, lr} │ │ │ │ @ instruction: 0xf6574478 │ │ │ │ bls 2ffb54 >::_M_default_append(unsigned int)@@Base+0x7a250> │ │ │ │ svclt 0x0000e7c4 │ │ │ │ ... │ │ │ │ - rsbeq r4, r4, r8, asr r6 │ │ │ │ - rsbeq r4, r4, r0, lsr #13 │ │ │ │ - rsbeq r4, r4, ip, asr #6 │ │ │ │ - rsbeq lr, r2, lr, ror r4 │ │ │ │ - rsbeq r4, r4, r0, lsr #6 │ │ │ │ - rsbeq lr, r2, r2, asr r4 │ │ │ │ - rsbeq r4, r4, r6, asr #1 │ │ │ │ - strdeq lr, [r2], #-26 @ 0xffffffe6 @ │ │ │ │ - rsbeq r4, r4, sl, lsl #3 │ │ │ │ - mlseq r4, sl, r0, r4 │ │ │ │ - rsbeq lr, r2, lr, asr #3 │ │ │ │ - strdeq sl, [r2], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r4, r4, r8, rrx │ │ │ │ - mlseq r2, ip, r1, lr │ │ │ │ - rsbeq r4, r4, r8, asr #32 │ │ │ │ - rsbeq lr, r2, ip, ror r1 │ │ │ │ - rsbeq r3, r4, r8, ror #30 │ │ │ │ - mlseq r2, ip, r0, lr │ │ │ │ - rsbeq r3, r4, r8, lsl pc │ │ │ │ - rsbeq lr, r2, ip, asr #32 │ │ │ │ - rsbeq ip, r2, r8, ror ip │ │ │ │ - rsbeq r3, r4, sl, ror #31 │ │ │ │ - rsbeq ip, r2, r0, asr ip │ │ │ │ - rsbeq r3, r4, r2, asr #29 │ │ │ │ - strdeq sp, [r2], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r3, r4, r8, ror lr │ │ │ │ - rsbeq sp, r2, ip, lsr #31 │ │ │ │ - rsbeq r3, r4, ip, asr lr │ │ │ │ - rsbeq sp, r2, lr, lsl #31 │ │ │ │ - rsbeq r3, r4, r4, lsr #28 │ │ │ │ - rsbeq sp, r2, r8, asr pc │ │ │ │ - rsbeq r3, r4, r4, lsl #28 │ │ │ │ - rsbeq sp, r2, r8, lsr pc │ │ │ │ + rsbeq r4, r4, r0, ror #12 │ │ │ │ + rsbeq r4, r4, r8, lsr #13 │ │ │ │ + rsbeq r4, r4, r4, asr r3 │ │ │ │ + rsbeq lr, r2, r6, lsl #9 │ │ │ │ + rsbeq r4, r4, r8, lsr #6 │ │ │ │ + rsbeq lr, r2, sl, asr r4 │ │ │ │ + rsbeq r4, r4, lr, asr #1 │ │ │ │ + rsbeq lr, r2, r2, lsl #4 │ │ │ │ + mlseq r4, r2, r1, r4 │ │ │ │ + rsbeq r4, r4, r2, lsr #1 │ │ │ │ + ldrdeq lr, [r2], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq fp, r2, r2 │ │ │ │ + rsbeq r4, r4, r0, ror r0 │ │ │ │ + rsbeq lr, r2, r4, lsr #3 │ │ │ │ + rsbeq r4, r4, r0, asr r0 │ │ │ │ + rsbeq lr, r2, r4, lsl #3 │ │ │ │ + rsbeq r3, r4, r0, ror pc │ │ │ │ + rsbeq lr, r2, r4, lsr #1 │ │ │ │ + rsbeq r3, r4, r0, lsr #30 │ │ │ │ + rsbeq lr, r2, r4, asr r0 │ │ │ │ + rsbeq ip, r2, r0, lsl #25 │ │ │ │ + strdeq r3, [r4], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq ip, r2, r8, asr ip │ │ │ │ + rsbeq r3, r4, sl, asr #29 │ │ │ │ + strdeq sp, [r2], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r3, r4, r0, lsl #29 │ │ │ │ + strhteq sp, [r2], #-244 @ 0xffffff0c │ │ │ │ + rsbeq r3, r4, r4, ror #28 │ │ │ │ + mlseq r2, r6, pc, sp @ │ │ │ │ + rsbeq r3, r4, ip, lsr #28 │ │ │ │ + rsbeq sp, r2, r0, ror #30 │ │ │ │ + rsbeq r3, r4, ip, lsl #28 │ │ │ │ + rsbeq sp, r2, r0, asr #30 │ │ │ │ @ instruction: 0x1760f8df │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ vqshl.u64 q10, , q1 │ │ │ │ @ instruction: 0x4602fcd5 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ andls r8, r4, lr, asr #4 │ │ │ │ @ instruction: 0xf8df21cf │ │ │ │ @@ -439858,93 +439858,93 @@ │ │ │ │ @ instruction: 0xf657300c │ │ │ │ ldmdami r4, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf9f8f657 │ │ │ │ @ instruction: 0xf7fe9a04 │ │ │ │ svclt 0x0000ba55 │ │ │ │ ... │ │ │ │ - ldrdeq r0, [r4], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r3, r4, r2, asr #26 │ │ │ │ - rsbeq sp, r2, r4, ror lr │ │ │ │ - rsbeq r3, r4, lr, lsl sp │ │ │ │ - rsbeq sp, r2, r0, asr lr │ │ │ │ - strdeq r3, [r4], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq sp, r2, ip, lsr #28 │ │ │ │ - ldrdeq r3, [r4], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq sp, r2, r6, lsl #28 │ │ │ │ - strhteq r3, [r4], #-194 @ 0xffffff3e │ │ │ │ - rsbeq sp, r2, r2, ror #27 │ │ │ │ - mlseq r4, r2, ip, r3 │ │ │ │ - rsbeq sp, r2, r2, asr #27 │ │ │ │ - rsbeq r3, r4, r0, ror ip │ │ │ │ - rsbeq sp, r2, r2, lsr #27 │ │ │ │ - rsbeq r3, r4, r0, lsr ip │ │ │ │ - rsbeq sp, r2, r2, ror #26 │ │ │ │ - rsbeq r3, r4, r8, ror #22 │ │ │ │ - rsbeq r3, r4, sl, ror #21 │ │ │ │ - rsbeq sp, r2, ip, lsl ip │ │ │ │ - rsbeq r3, r4, r6, asr #21 │ │ │ │ - strdeq sp, [r2], #-184 @ 0xffffff48 @ │ │ │ │ - mlseq r4, r6, sl, r3 │ │ │ │ - rsbeq sp, r2, r8, asr #23 │ │ │ │ - rsbeq r3, r4, r6, ror #20 │ │ │ │ - mlseq r2, r8, fp, sp │ │ │ │ - rsbeq r3, r4, sl, lsr #20 │ │ │ │ - rsbeq sp, r2, ip, asr fp │ │ │ │ - strdeq r3, [r4], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq sp, r2, ip, lsr #22 │ │ │ │ - mlseq r4, r8, r9, r3 │ │ │ │ - rsbeq sp, r2, sl, asr #21 │ │ │ │ - rsbeq r3, r4, r6, ror r9 │ │ │ │ - rsbeq sp, r2, sl, lsr #21 │ │ │ │ - rsbeq r3, r4, r8, asr r9 │ │ │ │ - rsbeq sp, r2, sl, lsl #21 │ │ │ │ - rsbeq r3, r4, sl, lsr r9 │ │ │ │ - rsbeq sp, r2, lr, ror #20 │ │ │ │ - rsbeq r3, r4, sl, lsl r9 │ │ │ │ - rsbeq sp, r2, lr, asr #20 │ │ │ │ - strdeq r3, [r4], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq sp, r2, lr, lsr #20 │ │ │ │ - rsbeq r3, r4, r6, asr #17 │ │ │ │ - strdeq sp, [r2], #-154 @ 0xffffff66 @ │ │ │ │ - strdeq ip, [r2], #-86 @ 0xffffffaa @ │ │ │ │ - mlseq r4, r8, r8, r3 │ │ │ │ - rsbeq sp, r2, ip, asr #19 │ │ │ │ - rsbeq r3, r4, sl, ror r8 │ │ │ │ - rsbeq sp, r2, ip, lsr #19 │ │ │ │ - rsbeq r3, r4, ip, asr r8 │ │ │ │ - mlseq r2, r0, r9, sp │ │ │ │ - rsbeq r3, r4, r4, lsr #16 │ │ │ │ - rsbeq sp, r2, r8, asr r9 │ │ │ │ - strdeq r3, [r4], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq sp, r2, ip, lsr #18 │ │ │ │ - ldrdeq r3, [r4], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq sp, r2, r0, lsl r9 │ │ │ │ - strhteq r3, [r4], #-124 @ 0xffffff84 │ │ │ │ - strdeq sp, [r2], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r9, r2, sl, ror r3 │ │ │ │ - rsbeq r3, r4, lr, lsl #15 │ │ │ │ - rsbeq sp, r2, r2, asr #17 │ │ │ │ - rsbeq r3, r4, r2, ror r7 │ │ │ │ - rsbeq sp, r2, r4, lsr #17 │ │ │ │ - rsbeq pc, r2, sl, lsl #13 │ │ │ │ - rsbeq r3, r4, r4, asr #14 │ │ │ │ - rsbeq sp, r2, r8, ror r8 │ │ │ │ - ldrdeq r9, [r2], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq r3, r4, r6, lsl r7 │ │ │ │ - rsbeq sp, r2, sl, asr #16 │ │ │ │ - rsbeq r3, r4, ip, ror #13 │ │ │ │ - rsbeq sp, r2, r0, lsr #16 │ │ │ │ - rsbeq r3, r4, r0, asr #13 │ │ │ │ - strdeq sp, [r2], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r3, r4, r8, ror #15 │ │ │ │ - rsbeq r3, r4, sl, ror #12 │ │ │ │ - mlseq r2, lr, r7, sp │ │ │ │ - rsbeq r3, r4, lr, lsl r6 │ │ │ │ - rsbeq sp, r2, r2, asr r7 │ │ │ │ + ldrdeq r0, [r4], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r3, r4, sl, asr #26 │ │ │ │ + rsbeq sp, r2, ip, ror lr │ │ │ │ + rsbeq r3, r4, r6, lsr #26 │ │ │ │ + rsbeq sp, r2, r8, asr lr │ │ │ │ + rsbeq r3, r4, r4, lsl #26 │ │ │ │ + rsbeq sp, r2, r4, lsr lr │ │ │ │ + ldrdeq r3, [r4], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq sp, r2, lr, lsl #28 │ │ │ │ + strhteq r3, [r4], #-202 @ 0xffffff36 │ │ │ │ + rsbeq sp, r2, sl, ror #27 │ │ │ │ + mlseq r4, sl, ip, r3 │ │ │ │ + rsbeq sp, r2, sl, asr #27 │ │ │ │ + rsbeq r3, r4, r8, ror ip │ │ │ │ + rsbeq sp, r2, sl, lsr #27 │ │ │ │ + rsbeq r3, r4, r8, lsr ip │ │ │ │ + rsbeq sp, r2, sl, ror #26 │ │ │ │ + rsbeq r3, r4, r0, ror fp │ │ │ │ + strdeq r3, [r4], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq sp, r2, r4, lsr #24 │ │ │ │ + rsbeq r3, r4, lr, asr #21 │ │ │ │ + rsbeq sp, r2, r0, lsl #24 │ │ │ │ + mlseq r4, lr, sl, r3 │ │ │ │ + ldrdeq sp, [r2], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r3, r4, lr, ror #20 │ │ │ │ + rsbeq sp, r2, r0, lsr #23 │ │ │ │ + rsbeq r3, r4, r2, lsr sl │ │ │ │ + rsbeq sp, r2, r4, ror #22 │ │ │ │ + rsbeq r3, r4, r2, lsl #20 │ │ │ │ + rsbeq sp, r2, r4, lsr fp │ │ │ │ + rsbeq r3, r4, r0, lsr #19 │ │ │ │ + ldrdeq sp, [r2], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r3, r4, lr, ror r9 │ │ │ │ + strhteq sp, [r2], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r3, r4, r0, ror #18 │ │ │ │ + mlseq r2, r2, sl, sp │ │ │ │ + rsbeq r3, r4, r2, asr #18 │ │ │ │ + rsbeq sp, r2, r6, ror sl │ │ │ │ + rsbeq r3, r4, r2, lsr #18 │ │ │ │ + rsbeq sp, r2, r6, asr sl │ │ │ │ + rsbeq r3, r4, r4, lsl #18 │ │ │ │ + rsbeq sp, r2, r6, lsr sl │ │ │ │ + rsbeq r3, r4, lr, asr #17 │ │ │ │ + rsbeq sp, r2, r2, lsl #20 │ │ │ │ + strdeq ip, [r2], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r3, r4, r0, lsr #17 │ │ │ │ + ldrdeq sp, [r2], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r3, r4, r2, lsl #17 │ │ │ │ + strhteq sp, [r2], #-148 @ 0xffffff6c │ │ │ │ + rsbeq r3, r4, r4, ror #16 │ │ │ │ + mlseq r2, r8, r9, sp │ │ │ │ + rsbeq r3, r4, ip, lsr #16 │ │ │ │ + rsbeq sp, r2, r0, ror #18 │ │ │ │ + rsbeq r3, r4, r0, lsl #16 │ │ │ │ + rsbeq sp, r2, r4, lsr r9 │ │ │ │ + rsbeq r3, r4, r4, ror #15 │ │ │ │ + rsbeq sp, r2, r8, lsl r9 │ │ │ │ + rsbeq r3, r4, r4, asr #15 │ │ │ │ + strdeq sp, [r2], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq r9, r2, r2, lsl #7 │ │ │ │ + mlseq r4, r6, r7, r3 │ │ │ │ + rsbeq sp, r2, sl, asr #17 │ │ │ │ + rsbeq r3, r4, sl, ror r7 │ │ │ │ + rsbeq sp, r2, ip, lsr #17 │ │ │ │ + mlseq r2, r2, r6, pc @ │ │ │ │ + rsbeq r3, r4, ip, asr #14 │ │ │ │ + rsbeq sp, r2, r0, lsl #17 │ │ │ │ + rsbeq r9, r2, r2, ror #5 │ │ │ │ + rsbeq r3, r4, lr, lsl r7 │ │ │ │ + rsbeq sp, r2, r2, asr r8 │ │ │ │ + strdeq r3, [r4], #-100 @ 0xffffff9c @ │ │ │ │ + rsbeq sp, r2, r8, lsr #16 │ │ │ │ + rsbeq r3, r4, r8, asr #13 │ │ │ │ + strdeq sp, [r2], #-124 @ 0xffffff84 @ │ │ │ │ + strdeq r3, [r4], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r3, r4, r2, ror r6 │ │ │ │ + rsbeq sp, r2, r6, lsr #15 │ │ │ │ + rsbeq r3, r4, r6, lsr #12 │ │ │ │ + rsbeq sp, r2, sl, asr r7 │ │ │ │ @ instruction: 0xf8df4608 │ │ │ │ andcs r1, r2, #136, 8 @ 0x88000000 │ │ │ │ ldrbtmi r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf93af372 │ │ │ │ eorle r2, r1, r1, lsl #16 │ │ │ │ vst4.8 {d25-d28}, [pc], r4 │ │ │ │ @ instruction: 0xf8df7163 │ │ │ │ @@ -440228,71 +440228,71 @@ │ │ │ │ mrc2 6, 2, pc, cr8, cr6, {2} │ │ │ │ stmdbls r4, {r0, r2, r3, r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf6564478 │ │ │ │ bls 300da4 >::_M_default_append(unsigned int)@@Base+0x7b4a0> │ │ │ │ svclt 0x0070f7fd │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ mulmi r1, r9, r9 │ │ │ │ - rsbeq sl, r2, r6, lsr r4 │ │ │ │ - rsbeq r3, r4, r2, lsr #9 │ │ │ │ - ldrdeq sp, [r2], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r3, r4, r4, asr r4 │ │ │ │ - rsbeq sp, r2, r6, lsl #11 │ │ │ │ - rsbeq r3, r4, r0, lsr r4 │ │ │ │ - rsbeq sp, r2, r2, ror #10 │ │ │ │ - rsbeq r3, r4, r2, lsl #8 │ │ │ │ - rsbeq sp, r2, r6, lsr r5 │ │ │ │ - rsbeq r3, r4, r4, ror #7 │ │ │ │ - rsbeq sp, r2, r8, lsl r5 │ │ │ │ - rsbeq sl, r2, r2, asr #6 │ │ │ │ + rsbeq sl, r2, lr, lsr r4 │ │ │ │ + rsbeq r3, r4, sl, lsr #9 │ │ │ │ + ldrdeq sp, [r2], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r3, r4, ip, asr r4 │ │ │ │ + rsbeq sp, r2, lr, lsl #11 │ │ │ │ + rsbeq r3, r4, r8, lsr r4 │ │ │ │ + rsbeq sp, r2, sl, ror #10 │ │ │ │ + rsbeq r3, r4, sl, lsl #8 │ │ │ │ + rsbeq sp, r2, lr, lsr r5 │ │ │ │ + rsbeq r3, r4, ip, ror #7 │ │ │ │ + rsbeq sp, r2, r0, lsr #10 │ │ │ │ + rsbeq sl, r2, sl, asr #6 │ │ │ │ + strhteq r3, [r4], #-58 @ 0xffffffc6 │ │ │ │ + rsbeq sp, r2, lr, ror #9 │ │ │ │ + strdeq lr, [r3], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq r3, r4, ip, lsl #7 │ │ │ │ + rsbeq sp, r2, r0, asr #9 │ │ │ │ + rsbeq r3, r4, r4, ror #6 │ │ │ │ + mlseq r2, r8, r4, sp │ │ │ │ + rsbeq r3, r4, r2, lsr #7 │ │ │ │ strhteq r3, [r4], #-50 @ 0xffffffce │ │ │ │ - rsbeq sp, r2, r6, ror #9 │ │ │ │ - rsbeq lr, r3, ip, ror #7 │ │ │ │ - rsbeq r3, r4, r4, lsl #7 │ │ │ │ - strhteq sp, [r2], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq r3, r4, ip, asr r3 │ │ │ │ - mlseq r2, r0, r4, sp │ │ │ │ - mlseq r4, sl, r3, r3 │ │ │ │ - rsbeq r3, r4, sl, lsr #7 │ │ │ │ - rsbeq r3, r4, r4, lsl #7 │ │ │ │ - rsbeq r3, r4, r2, ror r3 │ │ │ │ - rsbeq r3, r4, sl, lsl #6 │ │ │ │ - rsbeq sp, r2, lr, lsr r4 │ │ │ │ - rsbeq r3, r4, lr, ror #5 │ │ │ │ - rsbeq sp, r2, r2, lsr #8 │ │ │ │ - rsbeq r3, r4, r4, lsr #10 │ │ │ │ - rsbeq r3, r4, lr, lsl r5 │ │ │ │ - rsbeq r3, r4, r0, lsr #10 │ │ │ │ - rsbeq r3, r4, r6, ror #4 │ │ │ │ - mlseq r2, sl, r3, sp │ │ │ │ - rsbeq r3, r4, r8, asr #4 │ │ │ │ - rsbeq sp, r2, ip, ror r3 │ │ │ │ - rsbeq r3, r4, lr, lsl r2 │ │ │ │ - rsbeq sp, r2, r2, asr r3 │ │ │ │ - rsbeq r3, r4, r2, lsl #4 │ │ │ │ - rsbeq sp, r2, r6, lsr r3 │ │ │ │ - rsbeq r3, r4, r4, ror #3 │ │ │ │ - rsbeq sp, r2, r8, lsl r3 │ │ │ │ - rsbeq pc, r7, r2, lsr r0 @ │ │ │ │ - rsbeq r0, r4, r6, lsl r6 │ │ │ │ - rsbeq r5, r2, r0, lsr #6 │ │ │ │ - rsbeq sp, r2, r8, ror #8 │ │ │ │ - rsbeq pc, r3, sl, lsl #28 │ │ │ │ - rsbeq r3, r4, lr, asr #2 │ │ │ │ - rsbeq sp, r2, r2, lsl #5 │ │ │ │ - rsbeq r3, r4, r0, lsr #2 │ │ │ │ - rsbeq sp, r2, r4, asr r2 │ │ │ │ - strdeq r3, [r4], #-4 @ │ │ │ │ - rsbeq sp, r2, r8, lsr #4 │ │ │ │ - rsbeq r3, r4, ip, asr #1 │ │ │ │ - rsbeq sp, r2, r0, lsl #4 │ │ │ │ - rsbeq r3, r4, r2, ror r0 │ │ │ │ - rsbeq sp, r2, r6, lsr #3 │ │ │ │ - rsbeq r3, r4, r4, asr r0 │ │ │ │ - rsbeq sp, r2, r8, lsl #3 │ │ │ │ + rsbeq r3, r4, ip, lsl #7 │ │ │ │ + rsbeq r3, r4, sl, ror r3 │ │ │ │ + rsbeq r3, r4, r2, lsl r3 │ │ │ │ + rsbeq sp, r2, r6, asr #8 │ │ │ │ + strdeq r3, [r4], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq sp, r2, sl, lsr #8 │ │ │ │ + rsbeq r3, r4, ip, lsr #10 │ │ │ │ + rsbeq r3, r4, r6, lsr #10 │ │ │ │ + rsbeq r3, r4, r8, lsr #10 │ │ │ │ + rsbeq r3, r4, lr, ror #4 │ │ │ │ + rsbeq sp, r2, r2, lsr #7 │ │ │ │ + rsbeq r3, r4, r0, asr r2 │ │ │ │ + rsbeq sp, r2, r4, lsl #7 │ │ │ │ + rsbeq r3, r4, r6, lsr #4 │ │ │ │ + rsbeq sp, r2, sl, asr r3 │ │ │ │ + rsbeq r3, r4, sl, lsl #4 │ │ │ │ + rsbeq sp, r2, lr, lsr r3 │ │ │ │ + rsbeq r3, r4, ip, ror #3 │ │ │ │ + rsbeq sp, r2, r0, lsr #6 │ │ │ │ + rsbeq pc, r7, sl, lsr r0 @ │ │ │ │ + rsbeq r0, r4, lr, lsl r6 │ │ │ │ + rsbeq r5, r2, r8, lsr #6 │ │ │ │ + rsbeq sp, r2, r0, ror r4 │ │ │ │ + rsbeq pc, r3, r2, lsl lr @ │ │ │ │ + rsbeq r3, r4, r6, asr r1 │ │ │ │ + rsbeq sp, r2, sl, lsl #5 │ │ │ │ + rsbeq r3, r4, r8, lsr #2 │ │ │ │ + rsbeq sp, r2, ip, asr r2 │ │ │ │ + strdeq r3, [r4], #-12 @ │ │ │ │ + rsbeq sp, r2, r0, lsr r2 │ │ │ │ + ldrdeq r3, [r4], #-4 @ │ │ │ │ + rsbeq sp, r2, r8, lsl #4 │ │ │ │ + rsbeq r3, r4, sl, ror r0 │ │ │ │ + rsbeq sp, r2, lr, lsr #3 │ │ │ │ + rsbeq r3, r4, ip, asr r0 │ │ │ │ + mlseq r2, r0, r1, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed18450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, ip, lsl r5 │ │ │ │ ldrcc pc, [r8, #-2271] @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -440617,85 +440617,85 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ mlseq sp, sl, r7, sp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, r4, r8, lsr pc │ │ │ │ + rsbeq r2, r4, r0, asr #30 │ │ │ │ @ instruction: 0xffffdd6f │ │ │ │ - rsbeq r3, r4, r2, lsl #3 │ │ │ │ - rsbeq r2, r4, ip, lsl #30 │ │ │ │ + rsbeq r3, r4, sl, lsl #3 │ │ │ │ + rsbeq r2, r4, r4, lsl pc │ │ │ │ andeq r0, r0, r3, lsl #15 │ │ │ │ - rsbeq r2, r4, r6, lsr #29 │ │ │ │ - ldrdeq ip, [r2], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r2, r4, lr, lsr #29 │ │ │ │ + rsbeq ip, r2, r0, ror #31 │ │ │ │ rsbeq sp, sp, lr, ror #13 │ │ │ │ - rsbeq r2, r4, sl, ror #28 │ │ │ │ - mlseq r2, ip, pc, ip @ │ │ │ │ + rsbeq r2, r4, r2, ror lr │ │ │ │ + rsbeq ip, r2, r4, lsr #31 │ │ │ │ @ instruction: 0xffffd3bd │ │ │ │ @ instruction: 0xffffd2d9 │ │ │ │ - rsbeq r2, r4, r4, lsr #28 │ │ │ │ - rsbeq ip, r2, r6, asr pc │ │ │ │ - rsbeq r2, r4, r6, lsl #28 │ │ │ │ - rsbeq ip, r2, r8, lsr pc │ │ │ │ + rsbeq r2, r4, ip, lsr #28 │ │ │ │ + rsbeq ip, r2, lr, asr pc │ │ │ │ + rsbeq r2, r4, lr, lsl #28 │ │ │ │ + rsbeq ip, r2, r0, asr #30 │ │ │ │ @ instruction: 0xffffd1fd │ │ │ │ @ instruction: 0xffffd981 │ │ │ │ - rsbeq r2, r4, r2, asr #27 │ │ │ │ - strdeq ip, [r2], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r2, r4, r8, lsr #27 │ │ │ │ - ldrdeq ip, [r2], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r2, r4, sl, asr #27 │ │ │ │ + strdeq ip, [r2], #-238 @ 0xffffff12 @ │ │ │ │ + strhteq r2, [r4], #-208 @ 0xffffff30 │ │ │ │ + rsbeq ip, r2, r4, ror #29 │ │ │ │ @ instruction: 0xffffd187 │ │ │ │ - rsbeq r2, r4, ip, ror sp │ │ │ │ - strhteq ip, [r2], #-224 @ 0xffffff20 │ │ │ │ - strdeq pc, [r3], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r3, r4, r0, lsr #32 │ │ │ │ - rsbeq r2, r4, r8, lsr sp │ │ │ │ - rsbeq ip, r2, ip, ror #28 │ │ │ │ - rsbeq r2, r4, sl, lsl sp │ │ │ │ - rsbeq ip, r2, ip, asr #28 │ │ │ │ - rsbeq r2, r4, r6, ror #31 │ │ │ │ - rsbeq r3, r4, r8, lsr r0 │ │ │ │ - ldrdeq r2, [r4], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq ip, r2, r8, lsl #28 │ │ │ │ - rsbeq r3, r4, r6, lsl r0 │ │ │ │ - rsbeq r3, r4, r8, asr r0 │ │ │ │ - rsbeq r2, r4, lr, lsl #25 │ │ │ │ - rsbeq ip, r2, r2, asr #27 │ │ │ │ - rsbeq r3, r4, lr, lsr #32 │ │ │ │ - rsbeq r3, r4, r4, ror r0 │ │ │ │ - rsbeq r2, r4, sl, asr #24 │ │ │ │ - rsbeq ip, r2, lr, ror sp │ │ │ │ - rsbeq r3, r4, r2, asr r0 │ │ │ │ - rsbeq pc, r3, r0, lsr #10 │ │ │ │ - rsbeq r2, r4, r4, lsl #24 │ │ │ │ - rsbeq ip, r2, r8, lsr sp │ │ │ │ - rsbeq r3, r4, lr, ror r0 │ │ │ │ + rsbeq r2, r4, r4, lsl #27 │ │ │ │ + strhteq ip, [r2], #-232 @ 0xffffff18 │ │ │ │ + strdeq pc, [r3], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r3, r4, r8, lsr #32 │ │ │ │ + rsbeq r2, r4, r0, asr #26 │ │ │ │ + rsbeq ip, r2, r4, ror lr │ │ │ │ + rsbeq r2, r4, r2, lsr #26 │ │ │ │ + rsbeq ip, r2, r4, asr lr │ │ │ │ + rsbeq r2, r4, lr, ror #31 │ │ │ │ + rsbeq r3, r4, r0, asr #32 │ │ │ │ + ldrdeq r2, [r4], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq ip, r2, r0, lsl lr │ │ │ │ rsbeq r3, r4, lr, lsl r0 │ │ │ │ - strhteq r2, [r4], #-184 @ 0xffffff48 │ │ │ │ - rsbeq ip, r2, ip, ror #25 │ │ │ │ + rsbeq r3, r4, r0, rrx │ │ │ │ + mlseq r4, r6, ip, r2 │ │ │ │ + rsbeq ip, r2, sl, asr #27 │ │ │ │ + rsbeq r3, r4, r6, lsr r0 │ │ │ │ + rsbeq r3, r4, ip, ror r0 │ │ │ │ + rsbeq r2, r4, r2, asr ip │ │ │ │ + rsbeq ip, r2, r6, lsl #27 │ │ │ │ rsbeq r3, r4, sl, asr r0 │ │ │ │ - rsbeq r3, r4, r4, lsl #1 │ │ │ │ - rsbeq r2, r4, lr, ror #22 │ │ │ │ - rsbeq ip, r2, r2, lsr #25 │ │ │ │ - rsbeq r3, r4, r4, rrx │ │ │ │ - rsbeq r3, r4, lr, lsr #1 │ │ │ │ - rsbeq r2, r4, r6, lsr #22 │ │ │ │ - rsbeq ip, r2, sl, asr ip │ │ │ │ - mlseq r4, r6, r0, r3 │ │ │ │ - ldrdeq r3, [r4], #-2 @ │ │ │ │ - rsbeq r2, r4, r2, ror #21 │ │ │ │ - rsbeq ip, r2, r6, lsl ip │ │ │ │ - strdeq r3, [r4], #-2 @ │ │ │ │ - rsbeq r3, r4, ip, lsr #1 │ │ │ │ - rsbeq r2, r4, r0, lsr #21 │ │ │ │ - ldrdeq ip, [r2], #-180 @ 0xffffff4c @ │ │ │ │ - ldrdeq r3, [r4], #-8 @ │ │ │ │ - rsbeq r3, r4, r8, lsl #2 │ │ │ │ - rsbeq r2, r4, sl, asr sl │ │ │ │ - rsbeq ip, r2, lr, lsl #23 │ │ │ │ + rsbeq pc, r3, r8, lsr #10 │ │ │ │ + rsbeq r2, r4, ip, lsl #24 │ │ │ │ + rsbeq ip, r2, r0, asr #26 │ │ │ │ + rsbeq r3, r4, r6, lsl #1 │ │ │ │ + rsbeq r3, r4, r6, lsr #32 │ │ │ │ + rsbeq r2, r4, r0, asr #23 │ │ │ │ + strdeq ip, [r2], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq r3, r4, r2, rrx │ │ │ │ + rsbeq r3, r4, ip, lsl #1 │ │ │ │ + rsbeq r2, r4, r6, ror fp │ │ │ │ + rsbeq ip, r2, sl, lsr #25 │ │ │ │ + rsbeq r3, r4, ip, rrx │ │ │ │ + strhteq r3, [r4], #-6 │ │ │ │ + rsbeq r2, r4, lr, lsr #22 │ │ │ │ + rsbeq ip, r2, r2, ror #24 │ │ │ │ + mlseq r4, lr, r0, r3 │ │ │ │ + ldrdeq r3, [r4], #-10 @ │ │ │ │ + rsbeq r2, r4, sl, ror #21 │ │ │ │ + rsbeq ip, r2, lr, lsl ip │ │ │ │ + strdeq r3, [r4], #-10 @ │ │ │ │ + strhteq r3, [r4], #-4 │ │ │ │ + rsbeq r2, r4, r8, lsr #21 │ │ │ │ + ldrdeq ip, [r2], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r3, r4, r0, ror #1 │ │ │ │ + rsbeq r3, r4, r0, lsl r1 │ │ │ │ + rsbeq r2, r4, r2, ror #20 │ │ │ │ + mlseq r2, r6, fp, ip │ │ │ │ @ instruction: 0xf06f4a5a │ │ │ │ ldmdbmi sl, {r8, r9, lr}^ │ │ │ │ ldrbtmi r9, [sl], #-771 @ 0xfffffcfd │ │ │ │ ldrbtmi r2, [r9], #-786 @ 0xfffffcee │ │ │ │ andcc lr, r1, sp, asr #19 │ │ │ │ cmppeq r0, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @@ -440779,38 +440779,38 @@ │ │ │ │ ldmdami ip, {r1, r2, r3, r7, sl, fp, sp, pc} │ │ │ │ bicpl pc, sp, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 27f350 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x8fc> │ │ │ │ @ instruction: 0x46214819 │ │ │ │ @ instruction: 0xf6564478 │ │ │ │ str pc, [r0], #2749 @ 0xabd │ │ │ │ - rsbeq r2, r4, r6, lsr #31 │ │ │ │ - strdeq r2, [r4], #-242 @ 0xffffff0e @ │ │ │ │ - ldrdeq r2, [r4], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq ip, r2, r4, lsl #20 │ │ │ │ - ldrdeq r2, [r4], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r3, r4, r8, lsl r0 │ │ │ │ - mlseq r4, r2, r8, r2 │ │ │ │ - rsbeq ip, r2, r6, asr #19 │ │ │ │ - rsbeq r3, r4, r8 │ │ │ │ - rsbeq r3, r4, r6, asr r0 │ │ │ │ - rsbeq r2, r4, r8, asr r8 │ │ │ │ - rsbeq ip, r2, ip, lsl #19 │ │ │ │ - rsbeq r3, r4, ip, lsr r0 │ │ │ │ - rsbeq r3, r4, r6, lsl #1 │ │ │ │ - rsbeq r2, r4, lr, lsl r8 │ │ │ │ - rsbeq ip, r2, r2, asr r9 │ │ │ │ - rsbeq r3, r4, r4, ror r0 │ │ │ │ - strhteq r3, [r4], #-10 │ │ │ │ - rsbeq r2, r4, r4, ror #15 │ │ │ │ - rsbeq ip, r2, r8, lsl r9 │ │ │ │ - rsbeq pc, r3, r2, lsr #17 │ │ │ │ - mlseq r4, ip, r0, r3 │ │ │ │ - rsbeq r2, r4, r8, lsr #15 │ │ │ │ - ldrdeq ip, [r2], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r2, r4, lr, lsr #31 │ │ │ │ + strdeq r2, [r4], #-250 @ 0xffffff06 @ │ │ │ │ + ldrdeq r2, [r4], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq ip, r2, ip, lsl #20 │ │ │ │ + ldrdeq r2, [r4], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r3, r4, r0, lsr #32 │ │ │ │ + mlseq r4, sl, r8, r2 │ │ │ │ + rsbeq ip, r2, lr, asr #19 │ │ │ │ + rsbeq r3, r4, r0, lsl r0 │ │ │ │ + rsbeq r3, r4, lr, asr r0 │ │ │ │ + rsbeq r2, r4, r0, ror #16 │ │ │ │ + mlseq r2, r4, r9, ip │ │ │ │ + rsbeq r3, r4, r4, asr #32 │ │ │ │ + rsbeq r3, r4, lr, lsl #1 │ │ │ │ + rsbeq r2, r4, r6, lsr #16 │ │ │ │ + rsbeq ip, r2, sl, asr r9 │ │ │ │ + rsbeq r3, r4, ip, ror r0 │ │ │ │ + rsbeq r3, r4, r2, asr #1 │ │ │ │ + rsbeq r2, r4, ip, ror #15 │ │ │ │ + rsbeq ip, r2, r0, lsr #18 │ │ │ │ + rsbeq pc, r3, sl, lsr #17 │ │ │ │ + rsbeq r3, r4, r4, lsr #1 │ │ │ │ + strhteq r2, [r4], #-112 @ 0xffffff90 │ │ │ │ + rsbeq ip, r2, r4, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed18c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx ffbffa76 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -440820,16 +440820,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b4f656 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6564478 │ │ │ │ blls 24045c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r2, r4, ip, lsl #14 │ │ │ │ - rsbeq ip, r2, r0, asr #16 │ │ │ │ + rsbeq r2, r4, r4, lsl r7 │ │ │ │ + rsbeq ip, r2, r8, asr #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed18cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 785a44 │ │ │ │ blmi 7adcdc │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -440852,15 +440852,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf64fbd30 │ │ │ │ svclt 0x0000eebe │ │ │ │ rsbeq ip, sp, r2, lsr pc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, r4, r8, lsr #31 │ │ │ │ + strhteq r2, [r4], #-240 @ 0xffffff10 │ │ │ │ strdeq ip, [sp], #-232 @ 0xffffff18 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2fcff0 >::_M_default_append(unsigned int)@@Base+0x776ec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ strtvs pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ @@ -441128,32 +441128,32 @@ │ │ │ │ @ instruction: 0xf64fe602 │ │ │ │ svclt 0x0000ec9c │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq ip, sp, ip, lsr #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ mlseq sp, r0, lr, ip │ │ │ │ - rsbeq r2, r4, r6, asr #29 │ │ │ │ - ldrdeq ip, [r2], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r2, r4, sl, lsr #29 │ │ │ │ - rsbeq ip, r2, r2, asr #13 │ │ │ │ - rsbeq r2, r4, lr, lsl #29 │ │ │ │ - rsbeq ip, r2, r6, lsr #13 │ │ │ │ - rsbeq r2, r4, r8, lsl #26 │ │ │ │ - rsbeq ip, r2, r0, lsr #10 │ │ │ │ - strhteq r2, [r4], #-202 @ 0xffffff36 │ │ │ │ - ldrdeq ip, [r2], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r2, r4, r0, lsl #24 │ │ │ │ - rsbeq ip, r2, r8, lsl r4 │ │ │ │ - rsbeq r2, r4, r8, lsr #23 │ │ │ │ - rsbeq ip, r2, r0, asr #7 │ │ │ │ - rsbeq r2, r4, sl, lsl #23 │ │ │ │ - rsbeq ip, r2, r2, lsr #7 │ │ │ │ - rsbeq r2, r4, ip, ror #22 │ │ │ │ - rsbeq ip, r2, r4, lsl #7 │ │ │ │ + rsbeq r2, r4, lr, asr #29 │ │ │ │ + rsbeq ip, r2, r6, ror #13 │ │ │ │ + strhteq r2, [r4], #-226 @ 0xffffff1e │ │ │ │ + rsbeq ip, r2, sl, asr #13 │ │ │ │ + mlseq r4, r6, lr, r2 │ │ │ │ + rsbeq ip, r2, lr, lsr #13 │ │ │ │ + rsbeq r2, r4, r0, lsl sp │ │ │ │ + rsbeq ip, r2, r8, lsr #10 │ │ │ │ + rsbeq r2, r4, r2, asr #25 │ │ │ │ + rsbeq ip, r2, r2, ror #9 │ │ │ │ + rsbeq r2, r4, r8, lsl #24 │ │ │ │ + rsbeq ip, r2, r0, lsr #8 │ │ │ │ + strhteq r2, [r4], #-176 @ 0xffffff50 │ │ │ │ + rsbeq ip, r2, r8, asr #7 │ │ │ │ + mlseq r4, r2, fp, r2 │ │ │ │ + rsbeq ip, r2, sl, lsr #7 │ │ │ │ + rsbeq r2, r4, r4, ror fp │ │ │ │ + rsbeq ip, r2, ip, lsl #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r7, ror #20 │ │ │ │ strmi r4, [r0], r7, ror #22 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -441256,37 +441256,37 @@ │ │ │ │ ldmdami ip, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6554478 │ │ │ │ ldrb pc, [pc, -r9, lsl #30]! @ │ │ │ │ bl fe6ffaac │ │ │ │ rsbeq ip, sp, r4, lsr #20 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, r4, r4, lsr #21 │ │ │ │ + rsbeq r2, r4, ip, lsr #21 │ │ │ │ @ instruction: 0xfffffb27 │ │ │ │ - rsbeq r2, r4, r8, ror #21 │ │ │ │ - rsbeq r2, r4, lr, lsr #21 │ │ │ │ + strdeq r2, [r4], #-160 @ 0xffffff60 @ │ │ │ │ + strhteq r2, [r4], #-166 @ 0xffffff5a │ │ │ │ andeq r0, r0, r9, lsl #3 │ │ │ │ - rsbeq r2, r4, sl, asr sl │ │ │ │ - rsbeq ip, r2, r2, ror r2 │ │ │ │ + rsbeq r2, r4, r2, ror #20 │ │ │ │ + rsbeq ip, r2, sl, ror r2 │ │ │ │ rsbeq ip, sp, ip, lsl #19 │ │ │ │ - rsbeq r2, r4, r6, lsr #20 │ │ │ │ - rsbeq ip, r2, lr, lsr r2 │ │ │ │ + rsbeq r2, r4, lr, lsr #20 │ │ │ │ + rsbeq ip, r2, r6, asr #4 │ │ │ │ @ instruction: 0xfffffa09 │ │ │ │ - rsbeq r2, r4, ip, asr sl │ │ │ │ - rsbeq r2, r4, r6, lsr #21 │ │ │ │ - ldrdeq r2, [r4], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq ip, r2, ip, ror #3 │ │ │ │ - strhteq r2, [r4], #-154 @ 0xffffff66 │ │ │ │ - ldrdeq ip, [r2], #-18 @ 0xffffffee @ │ │ │ │ - strhteq r2, [r4], #-162 @ 0xffffff5e │ │ │ │ - rsbeq r2, r4, r0, ror sl │ │ │ │ - rsbeq r2, r4, ip, ror r9 │ │ │ │ - mlseq r2, r4, r1, ip │ │ │ │ - rsbeq r2, r4, lr, asr r9 │ │ │ │ - rsbeq ip, r2, r4, ror r1 │ │ │ │ + rsbeq r2, r4, r4, ror #20 │ │ │ │ + rsbeq r2, r4, lr, lsr #21 │ │ │ │ + ldrdeq r2, [r4], #-156 @ 0xffffff64 @ │ │ │ │ + strdeq ip, [r2], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r2, r4, r2, asr #19 │ │ │ │ + ldrdeq ip, [r2], #-26 @ 0xffffffe6 @ │ │ │ │ + strhteq r2, [r4], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r2, r4, r8, ror sl │ │ │ │ + rsbeq r2, r4, r4, lsl #19 │ │ │ │ + mlseq r2, ip, r1, ip │ │ │ │ + rsbeq r2, r4, r6, ror #18 │ │ │ │ + rsbeq ip, r2, ip, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed193dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 7, pc, cr12, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -441295,16 +441295,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf655300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mrc2 6, 5, pc, cr8, cr5, {2} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - strhteq r2, [r4], #-138 @ 0xffffff76 │ │ │ │ - ldrdeq ip, [r2], #-2 @ │ │ │ │ + rsbeq r2, r4, r2, asr #17 │ │ │ │ + ldrdeq ip, [r2], #-10 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed19424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ blx f7ebd6 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -441316,16 +441316,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf655300c │ │ │ │ stmdami r5, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 6, 4, pc, cr14, cr5, {2} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r2, r4, r6, lsr #19 │ │ │ │ - rsbeq ip, r2, lr, ror r0 │ │ │ │ + rsbeq r2, r4, lr, lsr #19 │ │ │ │ + rsbeq ip, r2, r6, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed19478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s32 d25, d8, d1 │ │ │ │ bls 240eb8 │ │ │ │ @@ -441338,16 +441338,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf655300c │ │ │ │ stmdami r5, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 6, 3, pc, cr2, cr5, {2} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r2, r4, lr, asr #18 │ │ │ │ - rsbeq ip, r2, r6, lsr #32 │ │ │ │ + rsbeq r2, r4, r6, asr r9 │ │ │ │ + rsbeq ip, r2, lr, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed194d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 746258 │ │ │ │ blmi 76e4f0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -441368,15 +441368,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ b feeffc6c │ │ │ │ rsbeq ip, sp, lr, lsl r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, r4, r4, lsl r9 │ │ │ │ + rsbeq r2, r4, ip, lsl r9 │ │ │ │ rsbeq ip, sp, r6, ror #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed19548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ @@ -441403,16 +441403,16 @@ │ │ │ │ stmdami r7, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 6, cr15, [r4, #340]! @ 0x154 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq r2, r4, r2, asr r8 │ │ │ │ - rsbeq fp, r2, sl, lsr #30 │ │ │ │ + rsbeq r2, r4, sl, asr r8 │ │ │ │ + rsbeq fp, r2, r2, lsr pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 27d88c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blhi 123dea4 │ │ │ │ bcs 26e5f0 │ │ │ │ @@ -441658,38 +441658,38 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq ip, sp, r0, asr r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, r4, r0, asr r6 │ │ │ │ + rsbeq r2, r4, r8, asr r6 │ │ │ │ @ instruction: 0xfffffd65 │ │ │ │ - rsbeq r2, r4, r0, lsl #13 │ │ │ │ - rsbeq r2, r4, lr, lsr #12 │ │ │ │ + rsbeq r2, r4, r8, lsl #13 │ │ │ │ + rsbeq r2, r4, r6, lsr r6 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ - rsbeq r2, r4, r0, asr #11 │ │ │ │ - mlseq r2, r8, ip, fp │ │ │ │ + rsbeq r2, r4, r8, asr #11 │ │ │ │ + rsbeq fp, r2, r0, lsr #25 │ │ │ │ strhteq ip, [sp], #-50 @ 0xffffffce │ │ │ │ - rsbeq r2, r4, sl, lsl #11 │ │ │ │ - rsbeq fp, r2, r2, ror #24 │ │ │ │ + mlseq r4, r2, r5, r2 │ │ │ │ + rsbeq fp, r2, sl, ror #24 │ │ │ │ @ instruction: 0xfffffc41 │ │ │ │ @ instruction: 0xfffffbd7 │ │ │ │ - rsbeq r2, r4, ip, asr #10 │ │ │ │ - rsbeq fp, r2, r4, lsr #24 │ │ │ │ - rsbeq r2, r4, r2, lsr r5 │ │ │ │ - rsbeq fp, r2, sl, lsl #24 │ │ │ │ + rsbeq r2, r4, r4, asr r5 │ │ │ │ + rsbeq fp, r2, ip, lsr #24 │ │ │ │ + rsbeq r2, r4, sl, lsr r5 │ │ │ │ + rsbeq fp, r2, r2, lsl ip │ │ │ │ @ instruction: 0xfffffb3d │ │ │ │ @ instruction: 0xfffffcc1 │ │ │ │ - strhteq r2, [r4], #-72 @ 0xffffffb8 │ │ │ │ - mlseq r2, r0, fp, fp │ │ │ │ - mlseq r4, lr, r4, r2 │ │ │ │ - rsbeq fp, r2, r6, ror fp │ │ │ │ - rsbeq r2, r4, r0, lsl #9 │ │ │ │ - rsbeq fp, r2, r6, asr fp │ │ │ │ + rsbeq r2, r4, r0, asr #9 │ │ │ │ + mlseq r2, r8, fp, fp │ │ │ │ + rsbeq r2, r4, r6, lsr #9 │ │ │ │ + rsbeq fp, r2, lr, ror fp │ │ │ │ + rsbeq r2, r4, r8, lsl #9 │ │ │ │ + rsbeq fp, r2, lr, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed19a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 5, pc, cr14, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -441698,16 +441698,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf655300c │ │ │ │ stmdami r5, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fe6001b2 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r2, r4, sl, lsr #7 │ │ │ │ - rsbeq fp, r2, r2, lsl #21 │ │ │ │ + strhteq r2, [r4], #-50 @ 0xffffffce │ │ │ │ + rsbeq fp, r2, sl, lsl #21 │ │ │ │ umaalle r4, r7, r1, r2 │ │ │ │ @ instruction: 0xc010f8d0 │ │ │ │ eorcc pc, r1, ip, asr r8 @ │ │ │ │ svccc 0x00fff1b3 │ │ │ │ @ instruction: 0xf85cd00e │ │ │ │ movwcc r3, #4130 @ 0x1022 │ │ │ │ bvs 12b68ac │ │ │ │ @@ -441818,15 +441818,15 @@ │ │ │ │ vst1.16 {d18-d21}, [pc], r8 │ │ │ │ @ instruction: 0x462b71d7 │ │ │ │ ldmne r9!, {r8, ip, pc} │ │ │ │ blx fe400382 │ │ │ │ ldrtvs r2, [fp], #768 @ 0x300 │ │ │ │ andlt r2, r3, r1 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq r2, r4, r2, asr #6 │ │ │ │ + rsbeq r2, r4, sl, asr #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed19c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xff20f267 │ │ │ │ strmi r6, [r4], -r3, asr #26 │ │ │ │ @@ -441853,15 +441853,15 @@ │ │ │ │ blx 1400402 │ │ │ │ @ instruction: 0xf1044630 │ │ │ │ vrhadd.u q8, , q6 │ │ │ │ movwcs pc, #2519 @ 0x9d7 @ │ │ │ │ strbvs r2, [r3, #-1]! │ │ │ │ andlt r6, r3, r3, ror #9 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq r2, r4, r4, lsl r2 │ │ │ │ + rsbeq r2, r4, ip, lsl r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed19cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmax.s32 d18, d7, d0 │ │ │ │ @ instruction: 0x4604fed9 │ │ │ │ @@ -441888,16 +441888,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf95af655 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6554478 │ │ │ │ bls 2413a8 │ │ │ │ andlt r4, r3, r0, lsl r6 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq r2, r4, ip, asr r1 │ │ │ │ - rsbeq fp, r2, ip, lsl #15 │ │ │ │ + rsbeq r2, r4, r4, ror #2 │ │ │ │ + mlseq r2, r4, r7, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed19d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 786af4 │ │ │ │ blmi 7aed8c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -441919,15 +441919,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf64ebd30 │ │ │ │ svclt 0x0000ee66 │ │ │ │ rsbeq fp, sp, r2, lsl #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, r4, r6, ror #1 │ │ │ │ + rsbeq r2, r4, lr, ror #1 │ │ │ │ rsbeq fp, sp, r8, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed19de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ strmi r3, [ip], -r4, lsr #1 │ │ │ │ @ instruction: 0xf8c13301 │ │ │ │ @@ -442018,15 +442018,15 @@ │ │ │ │ svclt 0x00b84293 │ │ │ │ @ instruction: 0xf8c64613 │ │ │ │ vqadd.u32 d19, d26, d12 │ │ │ │ bmi a4183c │ │ │ │ orrsvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldrbtmi sl, [sl], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xf952f654 │ │ │ │ - blmi 8955e0 │ │ │ │ + blmi 8955e0 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls 41cdd8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1280300 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ movwmi lr, #31197 @ 0x79dd │ │ │ │ @@ -442047,21 +442047,21 @@ │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8daf655 │ │ │ │ @ instruction: 0xf64ee7cc │ │ │ │ svclt 0x0000ed66 │ │ │ │ rsbeq fp, sp, r8, ror sp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, r4, r2, asr #31 │ │ │ │ - rsbeq r1, r4, r6, lsr #30 │ │ │ │ + rsbeq r1, r4, sl, asr #31 │ │ │ │ + rsbeq r1, r4, lr, lsr #30 │ │ │ │ mlseq sp, r4, ip, fp │ │ │ │ - rsbeq r1, r4, r6, lsl #30 │ │ │ │ - rsbeq fp, r2, r6, lsr r5 │ │ │ │ - rsbeq r1, r4, r8, ror #29 │ │ │ │ - rsbeq fp, r2, r6, lsl r5 │ │ │ │ + rsbeq r1, r4, lr, lsl #30 │ │ │ │ + rsbeq fp, r2, lr, lsr r5 │ │ │ │ + strdeq r1, [r4], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq fp, r2, lr, lsl r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, ip, lsl #12 │ │ │ │ movwne lr, #10705 @ 0x29d1 │ │ │ │ addsmi r4, r9, #23068672 @ 0x1600000 │ │ │ │ @@ -442104,19 +442104,19 @@ │ │ │ │ vadd.i8 d20, d0, d9 │ │ │ │ ldrbtmi r3, [r8], #-475 @ 0xfffffe25 │ │ │ │ @ instruction: 0xf654300c │ │ │ │ stmdami r7, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6554478 │ │ │ │ strb pc, [lr, r1, ror #16]! @ │ │ │ │ - rsbeq r1, r4, r8, asr #28 │ │ │ │ - rsbeq r1, r4, r6, lsl lr │ │ │ │ - rsbeq fp, r2, r4, asr #8 │ │ │ │ - strdeq r1, [r4], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq fp, r2, r4, lsr #8 │ │ │ │ + rsbeq r1, r4, r0, asr lr │ │ │ │ + rsbeq r1, r4, lr, lsl lr │ │ │ │ + rsbeq fp, r2, ip, asr #8 │ │ │ │ + strdeq r1, [r4], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq fp, r2, ip, lsr #8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 16d4738 │ │ │ │ blmi 16d494c │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -442201,16 +442201,16 @@ │ │ │ │ ldc 6, cr15, [r8], #-312 @ 0xfffffec8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbeq fp, sp, r4, lsl fp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq fp, sp, r0, lsl sl │ │ │ │ - rsbeq r1, r4, ip, lsl #25 │ │ │ │ - strhteq fp, [r2], #-44 @ 0xffffffd4 │ │ │ │ + mlseq r4, r4, ip, r1 │ │ │ │ + rsbeq fp, r2, r4, asr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 47e508 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ cdpls 0, 1, cr11, cr6, cr3, {4} │ │ │ │ ldclle 14, cr2, [r1, #-0] │ │ │ │ @@ -442275,16 +442275,16 @@ │ │ │ │ bleq 147ec10 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ pop {r1, r3, r8, r9, fp, pc} │ │ │ │ vldr , [sl, #448] @ 0x1c0 │ │ │ │ @ instruction: 0xeeb09b22 │ │ │ │ str r7, [r5, r9, asr #23]! │ │ │ │ ... │ │ │ │ - rsbeq r1, r4, r8, lsr #24 │ │ │ │ - rsbeq r1, r4, sl, lsr ip │ │ │ │ + rsbeq r1, r4, r0, lsr ip │ │ │ │ + rsbeq r1, r4, r2, asr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r6, fp, ip, lsl #21 │ │ │ │ andcs fp, r0, ip, lsl r9 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @@ -443309,52 +443309,52 @@ │ │ │ │ stmdbls ip, {r0, r1, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf6534478 │ │ │ │ blls 503d74 │ │ │ │ svclt 0x0000e4bc │ │ │ │ rsbeq fp, sp, r0, lsr #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq fp, [sp], #-56 @ 0xffffffc8 @ │ │ │ │ - strhteq r1, [r4], #-88 @ 0xffffffa8 │ │ │ │ - rsbeq sl, r2, r6, ror #23 │ │ │ │ - mlseq r4, sl, r5, r1 │ │ │ │ - rsbeq sl, r2, r8, asr #23 │ │ │ │ - rsbeq r1, r4, lr, asr r5 │ │ │ │ - rsbeq r1, r4, r4, lsl #10 │ │ │ │ - rsbeq r1, r4, r2, ror #9 │ │ │ │ - mlseq r4, r0, r4, r1 │ │ │ │ - rsbeq r1, r4, r6, ror #5 │ │ │ │ - rsbeq r1, r4, lr, asr #3 │ │ │ │ - strdeq sl, [r2], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r1, r4, lr, lsr #3 │ │ │ │ - ldrdeq sl, [r2], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r1, r4, lr, lsl #3 │ │ │ │ - strhteq sl, [r2], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r0, r4, ip, asr #30 │ │ │ │ - rsbeq r0, r4, r6, asr pc │ │ │ │ - mlseq r2, r4, pc, r5 @ │ │ │ │ - rsbeq r0, r4, sl, lsr #29 │ │ │ │ - ldrdeq sl, [r2], #-74 @ 0xffffffb6 @ │ │ │ │ - mlseq r4, r2, lr, r0 │ │ │ │ - rsbeq sl, r2, r2, asr #9 │ │ │ │ - rsbeq r5, r2, r6, lsr #30 │ │ │ │ - rsbeq r0, r4, r4, ror #28 │ │ │ │ - mlseq r2, r4, r4, sl │ │ │ │ - rsbeq sp, r3, sl, lsr #1 │ │ │ │ - rsbeq r0, r4, r6, lsr lr │ │ │ │ - rsbeq sl, r2, r6, ror #8 │ │ │ │ - rsbeq r0, r4, r4, lsl lr │ │ │ │ - rsbeq sl, r2, r4, asr #8 │ │ │ │ - rsbeq r0, r4, r6, ror sp │ │ │ │ - rsbeq r0, r4, r8, lsr #26 │ │ │ │ - rsbeq r0, r4, ip, ror #25 │ │ │ │ - strhteq r0, [r4], #-194 @ 0xffffff3e │ │ │ │ - rsbeq r0, r4, sl, asr ip │ │ │ │ - strhteq r0, [r4], #-186 @ 0xffffff46 │ │ │ │ - rsbeq r0, r4, r8, lsr #22 │ │ │ │ - rsbeq sl, r2, r8, asr r1 │ │ │ │ + rsbeq r1, r4, r0, asr #11 │ │ │ │ + rsbeq sl, r2, lr, ror #23 │ │ │ │ + rsbeq r1, r4, r2, lsr #11 │ │ │ │ + ldrdeq sl, [r2], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r1, r4, r6, ror #10 │ │ │ │ + rsbeq r1, r4, ip, lsl #10 │ │ │ │ + rsbeq r1, r4, sl, ror #9 │ │ │ │ + mlseq r4, r8, r4, r1 │ │ │ │ + rsbeq r1, r4, lr, ror #5 │ │ │ │ + ldrdeq r1, [r4], #-22 @ 0xffffffea @ │ │ │ │ + rsbeq sl, r2, r4, lsl #16 │ │ │ │ + strhteq r1, [r4], #-22 @ 0xffffffea │ │ │ │ + rsbeq sl, r2, r4, ror #15 │ │ │ │ + mlseq r4, r6, r1, r1 │ │ │ │ + rsbeq sl, r2, r4, asr #15 │ │ │ │ + rsbeq r0, r4, r4, asr pc │ │ │ │ + rsbeq r0, r4, lr, asr pc │ │ │ │ + mlseq r2, ip, pc, r5 @ │ │ │ │ + strhteq r0, [r4], #-226 @ 0xffffff1e │ │ │ │ + rsbeq sl, r2, r2, ror #9 │ │ │ │ + mlseq r4, sl, lr, r0 │ │ │ │ + rsbeq sl, r2, sl, asr #9 │ │ │ │ + rsbeq r5, r2, lr, lsr #30 │ │ │ │ + rsbeq r0, r4, ip, ror #28 │ │ │ │ + mlseq r2, ip, r4, sl │ │ │ │ + strhteq sp, [r3], #-2 │ │ │ │ + rsbeq r0, r4, lr, lsr lr │ │ │ │ + rsbeq sl, r2, lr, ror #8 │ │ │ │ + rsbeq r0, r4, ip, lsl lr │ │ │ │ + rsbeq sl, r2, ip, asr #8 │ │ │ │ + rsbeq r0, r4, lr, ror sp │ │ │ │ + rsbeq r0, r4, r0, lsr sp │ │ │ │ + strdeq r0, [r4], #-196 @ 0xffffff3c @ │ │ │ │ + strhteq r0, [r4], #-202 @ 0xffffff36 │ │ │ │ + rsbeq r0, r4, r2, ror #24 │ │ │ │ + rsbeq r0, r4, r2, asr #23 │ │ │ │ + rsbeq r0, r4, r0, lsr fp │ │ │ │ + rsbeq sl, r2, r0, ror #2 │ │ │ │ strtmi r4, [r8], -ip, ror #19 │ │ │ │ ldrdcs pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ vqshl.u32 q10, , q7 │ │ │ │ stmdacs r1, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x83a7f000 │ │ │ │ stmiami r8!, {r2, r9, sl, lr}^ │ │ │ │ msreq (UNDEF: 102), r0 │ │ │ │ @@ -443583,25 +443583,25 @@ │ │ │ │ ldrmi r4, [r8], lr, asr #12 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e05d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ - rsbeq r6, r2, r4, lsl pc │ │ │ │ - rsbeq r0, r4, r0, asr sl │ │ │ │ - rsbeq sl, r2, r0, lsl #1 │ │ │ │ - rsbeq r0, r4, r4, lsl sl │ │ │ │ - rsbeq r0, r4, ip, ror r9 │ │ │ │ - rsbeq r0, r4, r2, ror r9 │ │ │ │ - rsbeq r0, r4, sl, ror r8 │ │ │ │ - rsbeq r0, r4, ip, lsr r8 │ │ │ │ - rsbeq r9, r2, ip, ror #28 │ │ │ │ - rsbeq r0, r4, r2, asr #14 │ │ │ │ - rsbeq r9, r2, r2, ror sp │ │ │ │ + rsbeq r6, r2, ip, lsl pc │ │ │ │ + rsbeq r0, r4, r8, asr sl │ │ │ │ + rsbeq sl, r2, r8, lsl #1 │ │ │ │ + rsbeq r0, r4, ip, lsl sl │ │ │ │ + rsbeq r0, r4, r4, lsl #19 │ │ │ │ + rsbeq r0, r4, sl, ror r9 │ │ │ │ + rsbeq r0, r4, r2, lsl #17 │ │ │ │ + rsbeq r0, r4, r4, asr #16 │ │ │ │ + rsbeq r9, r2, r4, ror lr │ │ │ │ + rsbeq r0, r4, sl, asr #14 │ │ │ │ + rsbeq r9, r2, sl, ror sp │ │ │ │ ldrtmi r6, [r0], -sl, lsr #16 │ │ │ │ andls r9, r8, #475136 @ 0x74000 │ │ │ │ @ instruction: 0xff20f378 │ │ │ │ bls 3de7e4 │ │ │ │ ldcvs 5, cr15, [r0], #4 │ │ │ │ blvc 9ffc70 │ │ │ │ blvs 27fa9c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x62c> │ │ │ │ @@ -443661,15 +443661,15 @@ │ │ │ │ vsub.i8 d18, d0, d0 │ │ │ │ ldmdbvs sl!, {r0, r1, r2, r3, r5, r9, pc} │ │ │ │ strmi pc, [r0], #-111 @ 0xffffff91 │ │ │ │ ldrd pc, [r4], #141 @ 0x8d @ │ │ │ │ strtmi r2, [sl], r0, lsl #6 │ │ │ │ movwcc lr, #4098 @ 0x1002 │ │ │ │ mulsle ip, r8, r2 │ │ │ │ - ble 8551a8 │ │ │ │ + ble 8551a8 │ │ │ │ @ instruction: 0xf8516879 │ │ │ │ addsmi r1, r1, #35 @ 0x23 │ │ │ │ @ instruction: 0xf04fbfac │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ adcmi r0, r1, #0, 16 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0xf1b80800 │ │ │ │ @@ -444394,76 +444394,76 @@ │ │ │ │ @ instruction: 0xf652300c │ │ │ │ stmdami r3, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ mrc2 6, 3, pc, cr12, cr2, {2} │ │ │ │ ldrb r9, [r4], #-2828 @ 0xfffff4f4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ + rsbeq r0, r4, r4, lsl #8 │ │ │ │ strdeq r0, [r4], #-60 @ 0xffffffc4 @ │ │ │ │ - strdeq r0, [r4], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r9, r2, r0, lsr #20 │ │ │ │ - ldrdeq r0, [r4], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r9, r2, r8, lsl #20 │ │ │ │ - rsbeq r0, r4, ip, asr r3 │ │ │ │ - strdeq r0, [r4], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r9, r2, r0, lsr #18 │ │ │ │ - rsbeq r0, r4, lr, asr #5 │ │ │ │ - rsbeq r9, r2, r6, lsl #18 │ │ │ │ - mlseq r4, r8, r2, r0 │ │ │ │ - rsbeq r9, r2, r4, asr #17 │ │ │ │ - rsbeq r0, r4, r0, lsl #3 │ │ │ │ - rsbeq r9, r2, lr, lsr #15 │ │ │ │ - rsbeq r0, r4, r0, ror #2 │ │ │ │ - rsbeq r9, r2, lr, lsl #15 │ │ │ │ - rsbeq r0, r4, r8, lsl #2 │ │ │ │ - strdeq r0, [r4], #-14 @ │ │ │ │ - rsbeq r9, r2, ip, lsr #14 │ │ │ │ - ldrdeq r0, [r4], #-14 @ │ │ │ │ - rsbeq r9, r2, ip, lsl #14 │ │ │ │ - rsbeq r0, r4, sl, lsr #1 │ │ │ │ - ldrdeq r9, [r2], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r0, r4, ip, ror r0 │ │ │ │ - rsbeq r9, r2, sl, lsr #13 │ │ │ │ - rsbeq r0, r4, ip, asr r0 │ │ │ │ - rsbeq r9, r2, r8, lsl #13 │ │ │ │ - strdeq pc, [r3], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r0, r4, r2 │ │ │ │ - rsbeq r9, r2, r0, lsr r6 │ │ │ │ - rsbeq pc, r3, r0, asr #30 │ │ │ │ - rsbeq r9, r2, lr, ror #10 │ │ │ │ - rsbeq pc, r3, ip, lsl pc @ │ │ │ │ - rsbeq r9, r2, sl, asr #10 │ │ │ │ - strdeq pc, [r3], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r9, r2, r8, lsr #10 │ │ │ │ - ldrdeq pc, [r3], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r9, r2, r8, lsl #10 │ │ │ │ - rsbeq pc, r3, r4, lsl #29 │ │ │ │ - rsbeq pc, r3, sl, asr #28 │ │ │ │ - rsbeq r9, r2, r8, ror r4 │ │ │ │ - rsbeq pc, r3, r8, lsl lr @ │ │ │ │ - rsbeq r9, r2, r6, asr #8 │ │ │ │ - strdeq pc, [r3], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r9, r2, r4, lsr #8 │ │ │ │ - rsbeq pc, r3, r8, lsr #27 │ │ │ │ - rsbeq pc, r3, sl, lsr #26 │ │ │ │ - rsbeq pc, r3, r4, lsr ip @ │ │ │ │ - rsbeq pc, r3, ip, ror #22 │ │ │ │ - mlseq r2, sl, r1, r9 │ │ │ │ - rsbeq sl, r7, r4, lsr #29 │ │ │ │ - rsbeq ip, r3, r8, lsl #9 │ │ │ │ - mlseq r2, r2, r1, r1 │ │ │ │ - ldrdeq r9, [r2], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq fp, r3, ip, ror ip │ │ │ │ - rsbeq ip, r3, r2, lsl lr │ │ │ │ - rsbeq ip, r3, r8, lsl #28 │ │ │ │ - rsbeq fp, r3, r0, lsr #26 │ │ │ │ - mlseq r3, r4, sl, pc @ │ │ │ │ - rsbeq r9, r2, r4, asr #1 │ │ │ │ - rsbeq pc, r3, sl, lsr #20 │ │ │ │ - rsbeq r9, r2, sl, asr r0 │ │ │ │ + rsbeq r9, r2, r8, lsr #20 │ │ │ │ + ldrdeq r0, [r4], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r9, r2, r0, lsl sl │ │ │ │ + rsbeq r0, r4, r4, ror #6 │ │ │ │ + strdeq r0, [r4], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r9, r2, r8, lsr #18 │ │ │ │ + ldrdeq r0, [r4], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r9, r2, lr, lsl #18 │ │ │ │ + rsbeq r0, r4, r0, lsr #5 │ │ │ │ + rsbeq r9, r2, ip, asr #17 │ │ │ │ + rsbeq r0, r4, r8, lsl #3 │ │ │ │ + strhteq r9, [r2], #-118 @ 0xffffff8a │ │ │ │ + rsbeq r0, r4, r8, ror #2 │ │ │ │ + mlseq r2, r6, r7, r9 │ │ │ │ + rsbeq r0, r4, r0, lsl r1 │ │ │ │ + rsbeq r0, r4, r6, lsl #2 │ │ │ │ + rsbeq r9, r2, r4, lsr r7 │ │ │ │ + rsbeq r0, r4, r6, ror #1 │ │ │ │ + rsbeq r9, r2, r4, lsl r7 │ │ │ │ + strhteq r0, [r4], #-2 │ │ │ │ + rsbeq r9, r2, r0, ror #13 │ │ │ │ + rsbeq r0, r4, r4, lsl #1 │ │ │ │ + strhteq r9, [r2], #-98 @ 0xffffff9e │ │ │ │ + rsbeq r0, r4, r4, rrx │ │ │ │ + mlseq r2, r0, r6, r9 │ │ │ │ + rsbeq r0, r4, r6 │ │ │ │ + rsbeq r0, r4, sl │ │ │ │ + rsbeq r9, r2, r8, lsr r6 │ │ │ │ + rsbeq pc, r3, r8, asr #30 │ │ │ │ + rsbeq r9, r2, r6, ror r5 │ │ │ │ + rsbeq pc, r3, r4, lsr #30 │ │ │ │ + rsbeq r9, r2, r2, asr r5 │ │ │ │ + rsbeq pc, r3, r2, lsl #30 │ │ │ │ + rsbeq r9, r2, r0, lsr r5 │ │ │ │ + rsbeq pc, r3, r4, ror #29 │ │ │ │ + rsbeq r9, r2, r0, lsl r5 │ │ │ │ + rsbeq pc, r3, ip, lsl #29 │ │ │ │ + rsbeq pc, r3, r2, asr lr @ │ │ │ │ + rsbeq r9, r2, r0, lsl #9 │ │ │ │ + rsbeq pc, r3, r0, lsr #28 │ │ │ │ + rsbeq r9, r2, lr, asr #8 │ │ │ │ + strdeq pc, [r3], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r9, r2, ip, lsr #8 │ │ │ │ + strhteq pc, [r3], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq pc, r3, r2, lsr sp @ │ │ │ │ + rsbeq pc, r3, ip, lsr ip @ │ │ │ │ + rsbeq pc, r3, r4, ror fp @ │ │ │ │ + rsbeq r9, r2, r2, lsr #3 │ │ │ │ + rsbeq sl, r7, ip, lsr #29 │ │ │ │ + mlseq r3, r0, r4, ip │ │ │ │ + mlseq r2, sl, r1, r1 │ │ │ │ + rsbeq r9, r2, r2, ror #5 │ │ │ │ + rsbeq fp, r3, r4, lsl #25 │ │ │ │ + rsbeq ip, r3, sl, lsl lr │ │ │ │ + rsbeq ip, r3, r0, lsl lr │ │ │ │ + rsbeq fp, r3, r8, lsr #26 │ │ │ │ + mlseq r3, ip, sl, pc @ │ │ │ │ + rsbeq r9, r2, ip, asr #1 │ │ │ │ + rsbeq pc, r3, r2, lsr sl @ │ │ │ │ + rsbeq r9, r2, r2, rrx │ │ │ │ ldreq pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0x31aef240 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r0, #-328]! @ 0xfffffeb8 │ │ │ │ streq pc, [r8], #-2271 @ 0xfffff721 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6524478 │ │ │ │ @@ -444683,15 +444683,15 @@ │ │ │ │ vsqrt.f64 d16, d6 │ │ │ │ vmov.i16 d15, #0 @ 0x0000 │ │ │ │ ldc 0, cr8, [r8, #980] @ 0x3d4 │ │ │ │ vmov.f64 d6, #122 @ 0x3fd00000 1.625 │ │ │ │ strbmi r7, [r8], -r0, lsl #22 │ │ │ │ blvc 1380ff0 │ │ │ │ blvc 400d4c │ │ │ │ - blx 882528 │ │ │ │ + blx 882528 │ │ │ │ blvc 400d94 │ │ │ │ ldc 6, cr4, [r8, #288] @ 0x120 │ │ │ │ vmul.f64 d6, d7, d10 │ │ │ │ vstr d7, [sp] │ │ │ │ vstr d6, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf3837b08 │ │ │ │ @ instruction: 0xed9df94d │ │ │ │ @@ -444718,72 +444718,72 @@ │ │ │ │ ldmdami pc!, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6524478 │ │ │ │ @ instruction: 0xe624fbf3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ - rsbeq pc, r3, r8, lsl #18 │ │ │ │ - rsbeq r8, r2, r4, lsr pc │ │ │ │ - rsbeq pc, r3, sl, ror #17 │ │ │ │ - rsbeq r8, r2, r8, lsl pc │ │ │ │ - rsbeq pc, r3, lr, asr #17 │ │ │ │ - strdeq r8, [r2], #-236 @ 0xffffff14 @ │ │ │ │ - strhteq pc, [r3], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r8, r2, r2, ror #29 │ │ │ │ - mlseq r3, sl, r8, pc @ │ │ │ │ - rsbeq r8, r2, r8, asr #29 │ │ │ │ - rsbeq pc, r3, r0, lsl #17 │ │ │ │ - rsbeq r8, r2, lr, lsr #29 │ │ │ │ - rsbeq pc, r3, r4, ror #16 │ │ │ │ - mlseq r2, r2, lr, r8 │ │ │ │ - rsbeq pc, r3, r8, lsl r8 @ │ │ │ │ - rsbeq r8, r2, r6, asr #28 │ │ │ │ - strdeq pc, [r3], #-122 @ 0xffffff86 @ │ │ │ │ - rsbeq r8, r2, sl, lsr #28 │ │ │ │ - ldrdeq pc, [r3], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r8, r2, r6, lsl #28 │ │ │ │ - strhteq pc, [r3], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r8, r2, sl, ror #27 │ │ │ │ - rsbeq pc, r3, r0, lsr #15 │ │ │ │ - rsbeq r8, r2, lr, asr #27 │ │ │ │ - rsbeq pc, r3, r4, lsl #15 │ │ │ │ - strhteq r8, [r2], #-210 @ 0xffffff2e │ │ │ │ - rsbeq pc, r3, r8, ror #14 │ │ │ │ - mlseq r2, r6, sp, r8 │ │ │ │ - rsbeq pc, r3, ip, asr #14 │ │ │ │ - rsbeq r8, r2, sl, ror sp │ │ │ │ - rsbeq pc, r3, r0, lsr r7 @ │ │ │ │ - rsbeq r8, r2, lr, asr sp │ │ │ │ - rsbeq pc, r3, r4, lsl r7 @ │ │ │ │ - rsbeq r8, r2, r2, asr #26 │ │ │ │ - strdeq pc, [r3], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq r8, r2, r6, lsr #26 │ │ │ │ - ldrdeq pc, [r3], #-108 @ 0xffffff94 @ │ │ │ │ - rsbeq r8, r2, sl, lsl #26 │ │ │ │ - rsbeq pc, r3, r0, asr #13 │ │ │ │ - rsbeq r8, r2, lr, ror #25 │ │ │ │ - rsbeq pc, r3, r4, lsr #13 │ │ │ │ - ldrdeq r8, [r2], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq pc, r3, r8, lsl #13 │ │ │ │ - strhteq r8, [r2], #-198 @ 0xffffff3a │ │ │ │ - rsbeq pc, r3, r8, asr r6 @ │ │ │ │ - rsbeq r8, r2, r8, lsl #25 │ │ │ │ - rsbeq pc, r3, ip, lsr r6 @ │ │ │ │ - rsbeq r8, r2, sl, ror #24 │ │ │ │ - rsbeq pc, r3, r0, lsr #12 │ │ │ │ - rsbeq r8, r2, lr, asr #24 │ │ │ │ - rsbeq pc, r3, r2, lsl #12 │ │ │ │ - rsbeq r8, r2, r0, lsr ip │ │ │ │ - rsbeq pc, r3, r6, ror #11 │ │ │ │ - rsbeq r8, r2, r4, lsl ip │ │ │ │ - rsbeq pc, r3, r4, lsr r5 @ │ │ │ │ - rsbeq r8, r2, r4, ror #22 │ │ │ │ - rsbeq pc, r3, sl, lsl r5 @ │ │ │ │ - rsbeq r8, r2, r8, asr #22 │ │ │ │ + rsbeq pc, r3, r0, lsl r9 @ │ │ │ │ + rsbeq r8, r2, ip, lsr pc │ │ │ │ + strdeq pc, [r3], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r8, r2, r0, lsr #30 │ │ │ │ + ldrdeq pc, [r3], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r8, r2, r4, lsl #30 │ │ │ │ + strhteq pc, [r3], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r8, r2, sl, ror #29 │ │ │ │ + rsbeq pc, r3, r2, lsr #17 │ │ │ │ + ldrdeq r8, [r2], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq pc, r3, r8, lsl #17 │ │ │ │ + strhteq r8, [r2], #-230 @ 0xffffff1a │ │ │ │ + rsbeq pc, r3, ip, ror #16 │ │ │ │ + mlseq r2, sl, lr, r8 │ │ │ │ + rsbeq pc, r3, r0, lsr #16 │ │ │ │ + rsbeq r8, r2, lr, asr #28 │ │ │ │ + rsbeq pc, r3, r2, lsl #16 │ │ │ │ + rsbeq r8, r2, r2, lsr lr │ │ │ │ + rsbeq pc, r3, r0, ror #15 │ │ │ │ + rsbeq r8, r2, lr, lsl #28 │ │ │ │ + rsbeq pc, r3, r4, asr #15 │ │ │ │ + strdeq r8, [r2], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq pc, r3, r8, lsr #15 │ │ │ │ + ldrdeq r8, [r2], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq pc, r3, ip, lsl #15 │ │ │ │ + strhteq r8, [r2], #-218 @ 0xffffff26 │ │ │ │ + rsbeq pc, r3, r0, ror r7 @ │ │ │ │ + mlseq r2, lr, sp, r8 │ │ │ │ + rsbeq pc, r3, r4, asr r7 @ │ │ │ │ + rsbeq r8, r2, r2, lsl #27 │ │ │ │ + rsbeq pc, r3, r8, lsr r7 @ │ │ │ │ + rsbeq r8, r2, r6, ror #26 │ │ │ │ + rsbeq pc, r3, ip, lsl r7 @ │ │ │ │ + rsbeq r8, r2, sl, asr #26 │ │ │ │ + rsbeq pc, r3, r0, lsl #14 │ │ │ │ + rsbeq r8, r2, lr, lsr #26 │ │ │ │ + rsbeq pc, r3, r4, ror #13 │ │ │ │ + rsbeq r8, r2, r2, lsl sp │ │ │ │ + rsbeq pc, r3, r8, asr #13 │ │ │ │ + strdeq r8, [r2], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq pc, r3, ip, lsr #13 │ │ │ │ + ldrdeq r8, [r2], #-202 @ 0xffffff36 @ │ │ │ │ + mlseq r3, r0, r6, pc @ │ │ │ │ + strhteq r8, [r2], #-206 @ 0xffffff32 │ │ │ │ + rsbeq pc, r3, r0, ror #12 │ │ │ │ + mlseq r2, r0, ip, r8 │ │ │ │ + rsbeq pc, r3, r4, asr #12 │ │ │ │ + rsbeq r8, r2, r2, ror ip │ │ │ │ + rsbeq pc, r3, r8, lsr #12 │ │ │ │ + rsbeq r8, r2, r6, asr ip │ │ │ │ + rsbeq pc, r3, sl, lsl #12 │ │ │ │ + rsbeq r8, r2, r8, lsr ip │ │ │ │ + rsbeq pc, r3, lr, ror #11 │ │ │ │ + rsbeq r8, r2, ip, lsl ip │ │ │ │ + rsbeq pc, r3, ip, lsr r5 @ │ │ │ │ + rsbeq r8, r2, ip, ror #22 │ │ │ │ + rsbeq pc, r3, r2, lsr #10 │ │ │ │ + rsbeq r8, r2, r0, asr fp │ │ │ │ vtst.8 q10, q8, │ │ │ │ ldrbtmi r6, [r8], #-271 @ 0xfffffef1 │ │ │ │ @ instruction: 0xf652300c │ │ │ │ stmiami pc!, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6524478 │ │ │ │ @ instruction: 0xf04ffb6b │ │ │ │ @@ -444856,15 +444856,15 @@ │ │ │ │ strmi fp, [r4], -r9, lsr #20 │ │ │ │ @ instruction: 0xf64048b5 │ │ │ │ ldrbtmi r0, [r8], #-388 @ 0xfffffe7c │ │ │ │ @ instruction: 0xf652300c │ │ │ │ ldmmi r3!, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ff803314 │ │ │ │ - blt 8839c8 │ │ │ │ + blt 8839c8 │ │ │ │ ldmmi r0!, {r2, r9, sl, lr} │ │ │ │ orreq pc, r8, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 583328 │ │ │ │ strtmi r4, [r1], -sp, lsr #17 │ │ │ │ @ instruction: 0xf6524478 │ │ │ │ @ instruction: 0xf7fefac9 │ │ │ │ @@ -445018,47 +445018,47 @@ │ │ │ │ strtmi r4, [r1], -r6, lsr #16 │ │ │ │ @ instruction: 0xf6524478 │ │ │ │ @ instruction: 0xe647f99d │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00f0cccc │ │ │ │ - rsbeq pc, r3, sl, lsl #8 │ │ │ │ - rsbeq r8, r2, r8, lsr sl │ │ │ │ - ldrdeq pc, [r3], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r8, r2, sl, lsl #20 │ │ │ │ - rsbeq pc, r3, r2, asr #7 │ │ │ │ - strdeq r8, [r2], #-146 @ 0xffffff6e @ │ │ │ │ - strdeq r5, [r2], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq pc, r3, r2, ror #6 │ │ │ │ - mlseq r2, r2, r9, r8 │ │ │ │ - mlseq r3, r4, r8, r9 │ │ │ │ - rsbeq pc, r3, lr, lsr #6 │ │ │ │ - rsbeq r8, r2, lr, asr r9 │ │ │ │ - rsbeq pc, r3, r0, lsl #6 │ │ │ │ - rsbeq r8, r2, r0, lsr r9 │ │ │ │ - rsbeq pc, r3, r2, ror #5 │ │ │ │ - rsbeq r8, r2, r2, lsl r9 │ │ │ │ - rsbeq pc, r3, r4, asr #5 │ │ │ │ - strdeq r8, [r2], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq pc, r3, r6, lsr #5 │ │ │ │ - ldrdeq r8, [r2], #-134 @ 0xffffff7a @ │ │ │ │ - strdeq r5, [r2], #-104 @ 0xffffff98 @ │ │ │ │ - mlseq r2, lr, r8, r8 │ │ │ │ - mlseq r3, r6, r1, pc @ │ │ │ │ - rsbeq pc, r3, r6, ror #1 │ │ │ │ - rsbeq r8, r2, r6, lsl r7 │ │ │ │ - rsbeq pc, r3, r8, asr #1 │ │ │ │ - strdeq r8, [r2], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq pc, r3, sl, lsr #1 │ │ │ │ - ldrdeq r8, [r2], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq pc, r3, sl, lsl #1 │ │ │ │ - strhteq r8, [r2], #-106 @ 0xffffff96 │ │ │ │ - rsbeq pc, r3, ip, rrx │ │ │ │ - mlseq r2, ip, r6, r8 │ │ │ │ + rsbeq pc, r3, r2, lsl r4 @ │ │ │ │ + rsbeq r8, r2, r0, asr #20 │ │ │ │ + rsbeq pc, r3, r2, ror #7 │ │ │ │ + rsbeq r8, r2, r2, lsl sl │ │ │ │ + rsbeq pc, r3, sl, asr #7 │ │ │ │ + strdeq r8, [r2], #-154 @ 0xffffff66 @ │ │ │ │ + strdeq r5, [r2], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq pc, r3, sl, ror #6 │ │ │ │ + mlseq r2, sl, r9, r8 │ │ │ │ + mlseq r3, ip, r8, r9 │ │ │ │ + rsbeq pc, r3, r6, lsr r3 @ │ │ │ │ + rsbeq r8, r2, r6, ror #18 │ │ │ │ + rsbeq pc, r3, r8, lsl #6 │ │ │ │ + rsbeq r8, r2, r8, lsr r9 │ │ │ │ + rsbeq pc, r3, sl, ror #5 │ │ │ │ + rsbeq r8, r2, sl, lsl r9 │ │ │ │ + rsbeq pc, r3, ip, asr #5 │ │ │ │ + strdeq r8, [r2], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq pc, r3, lr, lsr #5 │ │ │ │ + ldrdeq r8, [r2], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq r5, r2, r0, lsl #14 │ │ │ │ + rsbeq r8, r2, r6, lsr #17 │ │ │ │ + mlseq r3, lr, r1, pc @ │ │ │ │ + rsbeq pc, r3, lr, ror #1 │ │ │ │ + rsbeq r8, r2, lr, lsl r7 │ │ │ │ + ldrdeq pc, [r3], #-0 @ │ │ │ │ + rsbeq r8, r2, r0, lsl #14 │ │ │ │ + strhteq pc, [r3], #-2 @ │ │ │ │ + rsbeq r8, r2, r2, ror #13 │ │ │ │ + mlseq r3, r2, r0, pc @ │ │ │ │ + rsbeq r8, r2, r2, asr #13 │ │ │ │ + rsbeq pc, r3, r4, ror r0 @ │ │ │ │ + rsbeq r8, r2, r4, lsr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1cee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ addslt r2, r0, ip, lsl #13 │ │ │ │ pkhtbcc pc, r8, pc, asr #17 @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -445475,103 +445475,103 @@ │ │ │ │ svccc 0x00e51eb8 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00d99999 │ │ │ │ rsbeq r8, sp, sl, lsl #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, r3, r8, ror pc │ │ │ │ + rsbeq lr, r3, r0, lsl #31 │ │ │ │ @ instruction: 0xffffd897 │ │ │ │ - rsbeq lr, r3, lr, lsl #31 │ │ │ │ - rsbeq lr, r3, r4, lsl #31 │ │ │ │ + mlseq r3, r6, pc, lr @ │ │ │ │ + rsbeq lr, r3, ip, lsl #31 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - rsbeq lr, r3, r0, lsl pc │ │ │ │ - rsbeq r8, r2, lr, lsr r5 │ │ │ │ + rsbeq lr, r3, r8, lsl pc │ │ │ │ + rsbeq r8, r2, r6, asr #10 │ │ │ │ rsbeq r8, sp, r4, asr ip │ │ │ │ - ldrdeq lr, [r3], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r8, r2, r2, lsl #10 │ │ │ │ + ldrdeq lr, [r3], #-236 @ 0xffffff14 @ │ │ │ │ + rsbeq r8, r2, sl, lsl #10 │ │ │ │ @ instruction: 0xffffcd7b │ │ │ │ @ instruction: 0xffffccd7 │ │ │ │ - rsbeq lr, r3, lr, lsl #29 │ │ │ │ - strhteq r8, [r2], #-76 @ 0xffffffb4 │ │ │ │ - rsbeq lr, r3, r0, ror lr │ │ │ │ - mlseq r2, lr, r4, r8 │ │ │ │ + mlseq r3, r6, lr, lr │ │ │ │ + rsbeq r8, r2, r4, asr #9 │ │ │ │ + rsbeq lr, r3, r8, ror lr │ │ │ │ + rsbeq r8, r2, r6, lsr #9 │ │ │ │ @ instruction: 0xffffcbfb │ │ │ │ @ instruction: 0xffffcab3 │ │ │ │ - rsbeq lr, r3, sl, lsr #28 │ │ │ │ - rsbeq r8, r2, r8, asr r4 │ │ │ │ - rsbeq lr, r3, ip, lsl #28 │ │ │ │ - rsbeq r8, r2, sl, lsr r4 │ │ │ │ - rsbeq lr, r3, lr, asr lr │ │ │ │ - strhteq fp, [r3], #-26 @ 0xffffffe6 │ │ │ │ - strhteq lr, [r3], #-222 @ 0xffffff22 │ │ │ │ - rsbeq r8, r2, ip, ror #7 │ │ │ │ - rsbeq lr, r3, lr, lsr #28 │ │ │ │ - rsbeq fp, r3, ip, lsl r1 │ │ │ │ - rsbeq lr, r3, r0, ror sp │ │ │ │ - mlseq r2, lr, r3, r8 │ │ │ │ - rsbeq lr, r3, lr, asr #26 │ │ │ │ - rsbeq r8, r2, sl, ror r3 │ │ │ │ - ldrdeq lr, [r3], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq fp, r3, r2, asr r1 │ │ │ │ - strdeq lr, [r3], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r8, r2, ip, lsr #6 │ │ │ │ - rsbeq ip, r3, r8, lsr #2 │ │ │ │ - rsbeq lr, r3, r4, lsr #27 │ │ │ │ - rsbeq lr, r3, lr, lsr #25 │ │ │ │ - ldrdeq r8, [r2], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq lr, r3, r4, lsl #27 │ │ │ │ - rsbeq fp, r3, ip, lsl #2 │ │ │ │ - rsbeq lr, r3, r2, ror #24 │ │ │ │ - mlseq r2, r2, r2, r8 │ │ │ │ - rsbeq lr, r3, r0, asr #26 │ │ │ │ - rsbeq ip, r3, r2, lsl #2 │ │ │ │ - strdeq lr, [r3], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r8, r2, ip, lsr #4 │ │ │ │ - rsbeq lr, r3, lr, lsl #26 │ │ │ │ - rsbeq lr, r3, lr, lsr sp │ │ │ │ - strhteq lr, [r3], #-178 @ 0xffffff4e │ │ │ │ - rsbeq r8, r2, r2, ror #3 │ │ │ │ - rsbeq ip, r3, r8, lsl r2 │ │ │ │ - rsbeq lr, r3, lr, lsl sp │ │ │ │ - rsbeq lr, r3, r6, ror fp │ │ │ │ - rsbeq r8, r2, r6, lsr #3 │ │ │ │ - rsbeq ip, r3, ip, lsr r2 │ │ │ │ - strdeq lr, [r3], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq lr, r3, sl, lsr fp │ │ │ │ - rsbeq r8, r2, sl, ror #2 │ │ │ │ - rsbeq lr, r3, r4, ror #25 │ │ │ │ - rsbeq lr, r3, lr, lsl sp │ │ │ │ - strdeq lr, [r3], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r8, r2, lr, lsr #2 │ │ │ │ - mlseq r3, sl, r2, ip │ │ │ │ - strdeq lr, [r3], #-194 @ 0xffffff3e @ │ │ │ │ - strhteq lr, [r3], #-164 @ 0xffffff5c │ │ │ │ - rsbeq r8, r2, r4, ror #1 │ │ │ │ - rsbeq lr, r3, ip, asr #25 │ │ │ │ - rsbeq lr, r3, lr, asr sp │ │ │ │ - rsbeq lr, r3, sl, ror #20 │ │ │ │ - mlseq r2, sl, r0, r8 │ │ │ │ - strhteq lr, [r3], #-218 @ 0xffffff26 │ │ │ │ - rsbeq lr, r3, r8, lsr sp │ │ │ │ - mlseq r3, r8, sp, lr │ │ │ │ - rsbeq lr, r3, r6, lsr #20 │ │ │ │ - rsbeq r8, r2, r6, asr r0 │ │ │ │ + rsbeq lr, r3, r2, lsr lr │ │ │ │ + rsbeq r8, r2, r0, ror #8 │ │ │ │ + rsbeq lr, r3, r4, lsl lr │ │ │ │ + rsbeq r8, r2, r2, asr #8 │ │ │ │ + rsbeq lr, r3, r6, ror #28 │ │ │ │ + rsbeq fp, r3, r2, asr #3 │ │ │ │ + rsbeq lr, r3, r6, asr #27 │ │ │ │ + strdeq r8, [r2], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq lr, r3, r6, lsr lr │ │ │ │ + rsbeq fp, r3, r4, lsr #2 │ │ │ │ rsbeq lr, r3, r8, ror sp │ │ │ │ - rsbeq lr, r3, lr, asr #27 │ │ │ │ - rsbeq lr, r3, r8, ror #19 │ │ │ │ - rsbeq r8, r2, r8, lsl r0 │ │ │ │ - strhteq lr, [r3], #-220 @ 0xffffff24 │ │ │ │ - rsbeq lr, r3, sl, lsl lr │ │ │ │ - rsbeq lr, r3, ip, lsr #19 │ │ │ │ - ldrdeq r7, [r2], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq lr, r3, r6, lsl #28 │ │ │ │ - rsbeq lr, r3, lr, asr lr │ │ │ │ - rsbeq lr, r3, r4, ror #18 │ │ │ │ - mlseq r2, r4, pc, r7 @ │ │ │ │ + rsbeq r8, r2, r6, lsr #7 │ │ │ │ + rsbeq lr, r3, r6, asr sp │ │ │ │ + rsbeq r8, r2, r2, lsl #7 │ │ │ │ + rsbeq lr, r3, r0, ror #27 │ │ │ │ + rsbeq fp, r3, sl, asr r1 │ │ │ │ + rsbeq lr, r3, r6, lsl #26 │ │ │ │ + rsbeq r8, r2, r4, lsr r3 │ │ │ │ + rsbeq ip, r3, r0, lsr r1 │ │ │ │ + rsbeq lr, r3, ip, lsr #27 │ │ │ │ + strhteq lr, [r3], #-198 @ 0xffffff3a │ │ │ │ + rsbeq r8, r2, r4, ror #5 │ │ │ │ + rsbeq lr, r3, ip, lsl #27 │ │ │ │ + rsbeq fp, r3, r4, lsl r1 │ │ │ │ + rsbeq lr, r3, sl, ror #24 │ │ │ │ + mlseq r2, sl, r2, r8 │ │ │ │ + rsbeq lr, r3, r8, asr #26 │ │ │ │ + rsbeq ip, r3, sl, lsl #2 │ │ │ │ + rsbeq lr, r3, r4, lsl #24 │ │ │ │ + rsbeq r8, r2, r4, lsr r2 │ │ │ │ + rsbeq lr, r3, r6, lsl sp │ │ │ │ + rsbeq lr, r3, r6, asr #26 │ │ │ │ + strhteq lr, [r3], #-186 @ 0xffffff46 │ │ │ │ + rsbeq r8, r2, sl, ror #3 │ │ │ │ + rsbeq ip, r3, r0, lsr #4 │ │ │ │ + rsbeq lr, r3, r6, lsr #26 │ │ │ │ + rsbeq lr, r3, lr, ror fp │ │ │ │ + rsbeq r8, r2, lr, lsr #3 │ │ │ │ + rsbeq ip, r3, r4, asr #4 │ │ │ │ + rsbeq lr, r3, r2, lsl #26 │ │ │ │ + rsbeq lr, r3, r2, asr #22 │ │ │ │ + rsbeq r8, r2, r2, ror r1 │ │ │ │ + rsbeq lr, r3, ip, ror #25 │ │ │ │ + rsbeq lr, r3, r6, lsr #26 │ │ │ │ + rsbeq lr, r3, r6, lsl #22 │ │ │ │ + rsbeq r8, r2, r6, lsr r1 │ │ │ │ + rsbeq ip, r3, r2, lsr #5 │ │ │ │ + strdeq lr, [r3], #-202 @ 0xffffff36 @ │ │ │ │ + strhteq lr, [r3], #-172 @ 0xffffff54 │ │ │ │ + rsbeq r8, r2, ip, ror #1 │ │ │ │ + ldrdeq lr, [r3], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq lr, r3, r6, ror #26 │ │ │ │ + rsbeq lr, r3, r2, ror sl │ │ │ │ + rsbeq r8, r2, r2, lsr #1 │ │ │ │ + rsbeq lr, r3, r2, asr #27 │ │ │ │ + rsbeq lr, r3, r0, asr #26 │ │ │ │ + rsbeq lr, r3, r0, lsr #27 │ │ │ │ + rsbeq lr, r3, lr, lsr #20 │ │ │ │ + rsbeq r8, r2, lr, asr r0 │ │ │ │ + rsbeq lr, r3, r0, lsl #27 │ │ │ │ + ldrdeq lr, [r3], #-214 @ 0xffffff2a @ │ │ │ │ + strdeq lr, [r3], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r8, r2, r0, lsr #32 │ │ │ │ + rsbeq lr, r3, r4, asr #27 │ │ │ │ + rsbeq lr, r3, r2, lsr #28 │ │ │ │ + strhteq lr, [r3], #-148 @ 0xffffff6c │ │ │ │ + rsbeq r7, r2, r4, ror #31 │ │ │ │ + rsbeq lr, r3, lr, lsl #28 │ │ │ │ + rsbeq lr, r3, r6, ror #28 │ │ │ │ + rsbeq lr, r3, ip, ror #18 │ │ │ │ + mlseq r2, ip, pc, r7 @ │ │ │ │ blne 1581b60 │ │ │ │ stmdbmi pc, {r9, sp}^ @ │ │ │ │ tstpeq r8, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ blcs 201fd0 │ │ │ │ vmov.f32 s8, s24 │ │ │ │ andls r0, r0, r1, asr #22 │ │ │ │ @@ -445644,34 +445644,34 @@ │ │ │ │ ldrbtmi r2, [r8], #-418 @ 0xfffffe5e │ │ │ │ @ instruction: 0xf651300c │ │ │ │ ldmdami r8, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 6, cr15, [r2], #324 @ 0x144 │ │ │ │ bllt ff284618 │ │ │ │ ... │ │ │ │ - strdeq lr, [r3], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq lr, r3, r2, lsr #25 │ │ │ │ - rsbeq lr, r3, sl, lsl #15 │ │ │ │ - strhteq r7, [r2], #-218 @ 0xffffff26 │ │ │ │ - rsbeq lr, r3, ip, lsl #26 │ │ │ │ - rsbeq lr, r3, ip, asr #25 │ │ │ │ - rsbeq lr, r3, lr, asr #14 │ │ │ │ - rsbeq r7, r2, lr, ror sp │ │ │ │ - rsbeq lr, r3, sl, ror #25 │ │ │ │ - rsbeq lr, r3, r8, asr #26 │ │ │ │ - rsbeq lr, r3, r2, lsl r7 │ │ │ │ - rsbeq r7, r2, r2, asr #26 │ │ │ │ - mlseq r3, r4, sp, lr │ │ │ │ - rsbeq lr, r3, r4, lsr sp │ │ │ │ - ldrdeq lr, [r3], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r7, r2, r6, lsl #26 │ │ │ │ - rsbeq lr, r3, r6, ror sp │ │ │ │ - strhteq lr, [r3], #-210 @ 0xffffff2e │ │ │ │ - mlseq r3, r6, r6, lr │ │ │ │ - rsbeq r7, r2, r6, asr #25 │ │ │ │ + strdeq lr, [r3], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq lr, r3, sl, lsr #25 │ │ │ │ + mlseq r3, r2, r7, lr │ │ │ │ + rsbeq r7, r2, r2, asr #27 │ │ │ │ + rsbeq lr, r3, r4, lsl sp │ │ │ │ + ldrdeq lr, [r3], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq lr, r3, r6, asr r7 │ │ │ │ + rsbeq r7, r2, r6, lsl #27 │ │ │ │ + strdeq lr, [r3], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq lr, r3, r0, asr sp │ │ │ │ + rsbeq lr, r3, sl, lsl r7 │ │ │ │ + rsbeq r7, r2, sl, asr #26 │ │ │ │ + mlseq r3, ip, sp, lr │ │ │ │ + rsbeq lr, r3, ip, lsr sp │ │ │ │ + ldrdeq lr, [r3], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r7, r2, lr, lsl #26 │ │ │ │ + rsbeq lr, r3, lr, ror sp │ │ │ │ + strhteq lr, [r3], #-218 @ 0xffffff26 │ │ │ │ + mlseq r3, lr, r6, lr │ │ │ │ + rsbeq r7, r2, lr, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed1d87c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx c04686 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -445681,16 +445681,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fed03fea │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6514478 │ │ │ │ blls 24584c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq lr, r3, r0, lsl #12 │ │ │ │ - rsbeq r7, r2, r0, lsr ip │ │ │ │ + rsbeq lr, r3, r8, lsl #12 │ │ │ │ + rsbeq r7, r2, r8, lsr ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed1d8cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ vmin.u d20, d8, d4 │ │ │ │ ldmdblt r8, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -445787,16 +445787,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf651300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fe68419e │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq lr, r3, r2, lsl #23 │ │ │ │ - rsbeq r7, r2, r6, lsl #21 │ │ │ │ + rsbeq lr, r3, sl, lsl #23 │ │ │ │ + rsbeq r7, r2, lr, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed1da70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s32 d25, d4, d1 │ │ │ │ bls 2448c0 │ │ │ │ @@ -445809,16 +445809,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf651300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 1b841f6 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq lr, r3, sl, lsr #22 │ │ │ │ - rsbeq r7, r2, lr, lsr #20 │ │ │ │ + rsbeq lr, r3, r2, lsr fp │ │ │ │ + rsbeq r7, r2, r6, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1dac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 74a850 │ │ │ │ blmi 772ae8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -445839,15 +445839,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ svc 0x00b8f64a │ │ │ │ rsbeq r8, sp, r6, lsr #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq lr, [r3], #-160 @ 0xffffff60 @ │ │ │ │ + strdeq lr, [r3], #-168 @ 0xffffff58 @ │ │ │ │ rsbeq r8, sp, lr, ror #1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r2, [r5], -r1, lsl #8 │ │ │ │ @@ -445890,16 +445890,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 48432c │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf6514478 │ │ │ │ ldr pc, [r4, r5, asr #21]! │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq lr, r3, r8, ror #19 │ │ │ │ - rsbeq r7, r2, ip, ror #17 │ │ │ │ + strdeq lr, [r3], #-144 @ 0xffffff70 @ │ │ │ │ + strdeq r7, [r2], #-132 @ 0xffffff7c @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1dc0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2ca8f4 │ │ │ │ blmi fe2f2c4c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -446029,39 +446029,39 @@ │ │ │ │ svccc 0x00c33333 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r7, sp, r2, ror #31 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq lr, [r3], #-150 @ 0xffffff6a │ │ │ │ + strhteq lr, [r3], #-158 @ 0xffffff62 │ │ │ │ @ instruction: 0xfffffeef │ │ │ │ - strdeq lr, [r3], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq lr, r3, r2, lsr #19 │ │ │ │ + rsbeq lr, r3, r0, lsl #20 │ │ │ │ + rsbeq lr, r3, sl, lsr #19 │ │ │ │ strdeq r0, [r0], -sp │ │ │ │ - rsbeq lr, r3, r6, lsr #18 │ │ │ │ - rsbeq r7, r2, sl, lsr #16 │ │ │ │ + rsbeq lr, r3, lr, lsr #18 │ │ │ │ + rsbeq r7, r2, r2, lsr r8 │ │ │ │ rsbeq r7, sp, r4, asr #30 │ │ │ │ - strdeq lr, [r3], #-130 @ 0xffffff7e @ │ │ │ │ - strdeq r7, [r2], #-118 @ 0xffffff8a @ │ │ │ │ + strdeq lr, [r3], #-138 @ 0xffffff76 @ │ │ │ │ + strdeq r7, [r2], #-126 @ 0xffffff82 @ │ │ │ │ @ instruction: 0xfffffdcd │ │ │ │ @ instruction: 0xfffffd63 │ │ │ │ - strhteq lr, [r3], #-132 @ 0xffffff7c │ │ │ │ - strhteq r7, [r2], #-120 @ 0xffffff88 │ │ │ │ - mlseq r3, sl, r8, lr │ │ │ │ - mlseq r2, lr, r7, r7 │ │ │ │ + strhteq lr, [r3], #-140 @ 0xffffff74 │ │ │ │ + rsbeq r7, r2, r0, asr #15 │ │ │ │ + rsbeq lr, r3, r2, lsr #17 │ │ │ │ + rsbeq r7, r2, r6, lsr #15 │ │ │ │ @ instruction: 0xfffffcc9 │ │ │ │ @ instruction: 0xfffffb5f │ │ │ │ @ instruction: 0xfffffb8d │ │ │ │ - rsbeq lr, r3, ip, lsl r8 │ │ │ │ - rsbeq r7, r2, r0, lsr #14 │ │ │ │ - rsbeq lr, r3, r2, lsl #16 │ │ │ │ - rsbeq r7, r2, r6, lsl #14 │ │ │ │ - rsbeq lr, r3, r4, ror #15 │ │ │ │ - rsbeq r7, r2, r6, ror #13 │ │ │ │ + rsbeq lr, r3, r4, lsr #16 │ │ │ │ + rsbeq r7, r2, r8, lsr #14 │ │ │ │ + rsbeq lr, r3, sl, lsl #16 │ │ │ │ + rsbeq r7, r2, lr, lsl #14 │ │ │ │ + rsbeq lr, r3, ip, ror #15 │ │ │ │ + rsbeq r7, r2, lr, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed1de98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr0, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -446070,16 +446070,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf651300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf95af651 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq lr, r3, r2, lsl r7 │ │ │ │ - rsbeq r7, r2, r6, lsl r6 │ │ │ │ + rsbeq lr, r3, sl, lsl r7 │ │ │ │ + rsbeq r7, r2, lr, lsl r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1dee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi b0ac6c │ │ │ │ blmi b32f00 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -446116,15 +446116,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ stc 6, cr15, [ip, #296] @ 0x128 │ │ │ │ rsbeq r7, sp, sl, lsl #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, r3, ip, ror #14 │ │ │ │ + rsbeq lr, r3, r4, ror r7 │ │ │ │ mlseq sp, r6, ip, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed1df98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ ldc2l 2, cr15, [ip, #-396]! @ 0xfffffe74 │ │ │ │ @@ -446149,15 +446149,15 @@ │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ vmax.s32 d20, d3, d24 │ │ │ │ andcs pc, r1, r1, ror sp @ │ │ │ │ @ instruction: 0x4630bd70 │ │ │ │ @ instruction: 0xf8d2f358 │ │ │ │ ldclle 8, cr2, [r4] │ │ │ │ svclt 0x0000e7f7 │ │ │ │ - rsbeq r7, r2, lr, ror #14 │ │ │ │ + rsbeq r7, r2, r6, ror r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2822d0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2e60> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xb0914ddd │ │ │ │ @ instruction: 0x469b4cdd │ │ │ │ @@ -446378,39 +446378,39 @@ │ │ │ │ mrc2 6, 1, pc, cr10, cr0, {2} │ │ │ │ @ instruction: 0x4621481e │ │ │ │ @ instruction: 0xf6504478 │ │ │ │ @ instruction: 0xe6f8fef5 │ │ │ │ ... │ │ │ │ ldrdeq r7, [sp], #-176 @ 0xffffff50 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, r3, r0, lsl r5 │ │ │ │ - rsbeq r7, r2, r8, asr r3 │ │ │ │ + rsbeq lr, r3, r8, lsl r5 │ │ │ │ + rsbeq r7, r2, r0, ror #6 │ │ │ │ rsbeq r7, sp, r2, ror sl │ │ │ │ - rsbeq lr, r3, r0, asr #9 │ │ │ │ - rsbeq r7, r2, r8, lsl #6 │ │ │ │ - rsbeq lr, r3, r2, ror #8 │ │ │ │ - rsbeq r7, r2, sl, lsr #5 │ │ │ │ - rsbeq lr, r3, lr, lsr r4 │ │ │ │ - rsbeq r7, r2, r6, lsl #5 │ │ │ │ - rsbeq lr, r3, r6, lsl r4 │ │ │ │ - rsbeq r7, r2, lr, asr r2 │ │ │ │ - rsbeq lr, r3, r4, lsr #7 │ │ │ │ - rsbeq r7, r2, ip, ror #3 │ │ │ │ - rsbeq lr, r3, sl, lsl #7 │ │ │ │ - ldrdeq r7, [r2], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq lr, r3, r0, ror r3 │ │ │ │ - strhteq r7, [r2], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq lr, r3, r6, asr r3 │ │ │ │ - mlseq r2, lr, r1, r7 │ │ │ │ - rsbeq lr, r3, ip, lsr r3 │ │ │ │ - rsbeq r7, r2, r4, lsl #3 │ │ │ │ - rsbeq lr, r3, lr, lsl r3 │ │ │ │ - rsbeq r7, r2, r6, ror #2 │ │ │ │ - rsbeq lr, r3, r4, lsl #6 │ │ │ │ - rsbeq r7, r2, ip, asr #2 │ │ │ │ + rsbeq lr, r3, r8, asr #9 │ │ │ │ + rsbeq r7, r2, r0, lsl r3 │ │ │ │ + rsbeq lr, r3, sl, ror #8 │ │ │ │ + strhteq r7, [r2], #-34 @ 0xffffffde │ │ │ │ + rsbeq lr, r3, r6, asr #8 │ │ │ │ + rsbeq r7, r2, lr, lsl #5 │ │ │ │ + rsbeq lr, r3, lr, lsl r4 │ │ │ │ + rsbeq r7, r2, r6, ror #4 │ │ │ │ + rsbeq lr, r3, ip, lsr #7 │ │ │ │ + strdeq r7, [r2], #-20 @ 0xffffffec @ │ │ │ │ + mlseq r3, r2, r3, lr │ │ │ │ + ldrdeq r7, [r2], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq lr, r3, r8, ror r3 │ │ │ │ + rsbeq r7, r2, r0, asr #3 │ │ │ │ + rsbeq lr, r3, lr, asr r3 │ │ │ │ + rsbeq r7, r2, r6, lsr #3 │ │ │ │ + rsbeq lr, r3, r4, asr #6 │ │ │ │ + rsbeq r7, r2, ip, lsl #3 │ │ │ │ + rsbeq lr, r3, r6, lsr #6 │ │ │ │ + rsbeq r7, r2, lr, ror #2 │ │ │ │ + rsbeq lr, r3, ip, lsl #6 │ │ │ │ + rsbeq r7, r2, r4, asr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ strmi r4, [r5], -r9, lsl #13 │ │ │ │ @ instruction: 0xf8df4608 │ │ │ │ addslt r1, r1, ip, lsl #11 │ │ │ │ @@ -446766,51 +446766,51 @@ │ │ │ │ blls 346760 >::_M_default_append(unsigned int)@@Base+0xc0e5c> │ │ │ │ svclt 0x0000e637 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrdeq r7, [sp], #-116 @ 0xffffff8c @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r7, sp, r8, lsr #15 │ │ │ │ - rsbeq lr, r3, sl, lsr #3 │ │ │ │ - strdeq r6, [r2], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq lr, r3, r8, asr r1 │ │ │ │ - rsbeq lr, r3, lr, ror #1 │ │ │ │ - rsbeq lr, r3, sl, lsl #1 │ │ │ │ - ldrdeq r6, [r2], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq lr, r3, lr, rrx │ │ │ │ - strhteq r6, [r2], #-230 @ 0xffffff1a │ │ │ │ - strdeq sp, [r3], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq sp, r3, r8, asr pc │ │ │ │ - rsbeq r6, r2, r0, lsr #27 │ │ │ │ - rsbeq sp, r3, sl, lsr #30 │ │ │ │ - rsbeq r6, r2, r2, ror sp │ │ │ │ - ldrdeq sp, [r3], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r6, r2, r4, lsr #26 │ │ │ │ - rsbeq sp, r3, r0, asr #29 │ │ │ │ - rsbeq r6, r2, r8, lsl #26 │ │ │ │ - rsbeq sp, r3, r4, lsr #29 │ │ │ │ - rsbeq r6, r2, ip, ror #25 │ │ │ │ - rsbeq sp, r3, r6, lsl #29 │ │ │ │ - rsbeq r6, r2, lr, asr #25 │ │ │ │ - rsbeq sp, r3, r0, asr #28 │ │ │ │ - rsbeq r6, r2, r8, lsl #25 │ │ │ │ - rsbeq sp, r3, r2, lsr #28 │ │ │ │ - rsbeq r6, r2, sl, ror #24 │ │ │ │ - rsbeq sp, r3, r6, lsl #28 │ │ │ │ - rsbeq r6, r2, ip, asr #24 │ │ │ │ - rsbeq sp, r3, r4, ror #27 │ │ │ │ - rsbeq r6, r2, ip, lsr #24 │ │ │ │ - rsbeq sp, r3, sl, lsr #27 │ │ │ │ - strdeq r6, [r2], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq sp, r3, ip, ror sp │ │ │ │ - rsbeq r6, r2, r4, asr #23 │ │ │ │ - rsbeq sp, r3, sl, lsl sp │ │ │ │ - rsbeq r6, r2, r2, ror #22 │ │ │ │ - strdeq sp, [r3], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r6, r2, r4, asr #22 │ │ │ │ + strhteq lr, [r3], #-18 @ 0xffffffee │ │ │ │ + strdeq r6, [r2], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq lr, r3, r0, ror #2 │ │ │ │ + strdeq lr, [r3], #-6 @ │ │ │ │ + mlseq r3, r2, r0, lr │ │ │ │ + ldrdeq r6, [r2], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq lr, r3, r6, ror r0 │ │ │ │ + strhteq r6, [r2], #-238 @ 0xffffff12 │ │ │ │ + strdeq sp, [r3], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq sp, r3, r0, ror #30 │ │ │ │ + rsbeq r6, r2, r8, lsr #27 │ │ │ │ + rsbeq sp, r3, r2, lsr pc │ │ │ │ + rsbeq r6, r2, sl, ror sp │ │ │ │ + rsbeq sp, r3, r4, ror #29 │ │ │ │ + rsbeq r6, r2, ip, lsr #26 │ │ │ │ + rsbeq sp, r3, r8, asr #29 │ │ │ │ + rsbeq r6, r2, r0, lsl sp │ │ │ │ + rsbeq sp, r3, ip, lsr #29 │ │ │ │ + strdeq r6, [r2], #-196 @ 0xffffff3c @ │ │ │ │ + rsbeq sp, r3, lr, lsl #29 │ │ │ │ + ldrdeq r6, [r2], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq sp, r3, r8, asr #28 │ │ │ │ + mlseq r2, r0, ip, r6 │ │ │ │ + rsbeq sp, r3, sl, lsr #28 │ │ │ │ + rsbeq r6, r2, r2, ror ip │ │ │ │ + rsbeq sp, r3, lr, lsl #28 │ │ │ │ + rsbeq r6, r2, r4, asr ip │ │ │ │ + rsbeq sp, r3, ip, ror #27 │ │ │ │ + rsbeq r6, r2, r4, lsr ip │ │ │ │ + strhteq sp, [r3], #-210 @ 0xffffff2e │ │ │ │ + strdeq r6, [r2], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq sp, r3, r4, lsl #27 │ │ │ │ + rsbeq r6, r2, ip, asr #23 │ │ │ │ + rsbeq sp, r3, r2, lsr #26 │ │ │ │ + rsbeq r6, r2, sl, ror #22 │ │ │ │ + rsbeq sp, r3, r4, lsl #26 │ │ │ │ + rsbeq r6, r2, ip, asr #22 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ vcgt.u d25, d0, d14 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465bd11c │ │ │ │ strbmi sl, [r9], -lr, lsl #20 │ │ │ │ strtmi r9, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @@ -446828,18 +446828,18 @@ │ │ │ │ cmncs sl, r5 │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf650300c │ │ │ │ stmdami r6, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx 1c051ee │ │ │ │ strb r9, [r2, r5, lsl #22]! │ │ │ │ - rsbeq sp, r3, r6, lsl #24 │ │ │ │ - rsbeq r6, r2, lr, asr #20 │ │ │ │ - rsbeq sp, r3, sl, ror #23 │ │ │ │ - rsbeq r6, r2, r2, lsr sl │ │ │ │ + rsbeq sp, r3, lr, lsl #24 │ │ │ │ + rsbeq r6, r2, r6, asr sl │ │ │ │ + strdeq sp, [r3], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r6, r2, sl, lsr sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1eac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe28b7b0 │ │ │ │ blmi fe2b3b08 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -446969,43 +446969,43 @@ │ │ │ │ @ instruction: 0xf04f4822 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 1705414 │ │ │ │ @ instruction: 0xf649e757 │ │ │ │ svclt 0x0000eee0 │ │ │ │ rsbeq r7, sp, r6, lsr #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, r3, sl, ror fp │ │ │ │ + rsbeq sp, r3, r2, lsl #23 │ │ │ │ @ instruction: 0xfffff8e7 │ │ │ │ - strdeq r6, [r2], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq sp, r3, sl, asr fp │ │ │ │ + rsbeq r6, r2, r4, lsl #24 │ │ │ │ + rsbeq sp, r3, r2, ror #22 │ │ │ │ strdeq r0, [r0], -r3 │ │ │ │ - rsbeq sp, r3, r0, lsl fp │ │ │ │ - rsbeq r6, r2, r8, asr r9 │ │ │ │ + rsbeq sp, r3, r8, lsl fp │ │ │ │ + rsbeq r6, r2, r0, ror #18 │ │ │ │ rsbeq r7, sp, r2, ror r0 │ │ │ │ - ldrdeq sp, [r3], #-172 @ 0xffffff54 @ │ │ │ │ - rsbeq r6, r2, r4, lsr #18 │ │ │ │ + rsbeq sp, r3, r4, ror #21 │ │ │ │ + rsbeq r6, r2, ip, lsr #18 │ │ │ │ @ instruction: 0xfffff3f3 │ │ │ │ @ instruction: 0xfffff3b9 │ │ │ │ - mlseq r3, lr, sl, sp │ │ │ │ - rsbeq r6, r2, r6, ror #17 │ │ │ │ - rsbeq sp, r3, r4, lsl #21 │ │ │ │ - rsbeq r6, r2, ip, asr #17 │ │ │ │ + rsbeq sp, r3, r6, lsr #21 │ │ │ │ + rsbeq r6, r2, lr, ror #17 │ │ │ │ + rsbeq sp, r3, ip, lsl #21 │ │ │ │ + ldrdeq r6, [r2], #-132 @ 0xffffff7c @ │ │ │ │ @ instruction: 0xfffff2bf │ │ │ │ - rsbeq sp, r3, sl, asr #21 │ │ │ │ - strdeq sp, [r3], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq sp, r3, r8, lsr sl │ │ │ │ - rsbeq r6, r2, r0, lsl #17 │ │ │ │ - rsbeq sp, r3, lr, lsl sl │ │ │ │ - rsbeq r6, r2, r6, ror #16 │ │ │ │ - rsbeq sp, r3, r0, asr #21 │ │ │ │ - rsbeq sp, r3, sl, ror #21 │ │ │ │ - rsbeq sp, r3, r2, ror #19 │ │ │ │ - rsbeq r6, r2, sl, lsr #16 │ │ │ │ - rsbeq sp, r3, r4, asr #19 │ │ │ │ - rsbeq r6, r2, sl, lsl #16 │ │ │ │ + ldrdeq sp, [r3], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq sp, r3, r0, lsl #22 │ │ │ │ + rsbeq sp, r3, r0, asr #20 │ │ │ │ + rsbeq r6, r2, r8, lsl #17 │ │ │ │ + rsbeq sp, r3, r6, lsr #20 │ │ │ │ + rsbeq r6, r2, lr, ror #16 │ │ │ │ + rsbeq sp, r3, r8, asr #21 │ │ │ │ + strdeq sp, [r3], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq sp, r3, sl, ror #19 │ │ │ │ + rsbeq r6, r2, r2, lsr r8 │ │ │ │ + rsbeq sp, r3, ip, asr #19 │ │ │ │ + rsbeq r6, r2, r2, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed1ed60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 5, pc, cr10, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -447015,16 +447015,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf93af650 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6504478 │ │ │ │ blls 246368 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq sp, r3, r4, lsl #18 │ │ │ │ - rsbeq r6, r2, ip, asr #14 │ │ │ │ + rsbeq sp, r3, ip, lsl #18 │ │ │ │ + rsbeq r6, r2, r4, asr r7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 283064 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x1f8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blhi 120367c │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @@ -447080,20 +447080,20 @@ │ │ │ │ ldrbtmi r2, [r8], #-383 @ 0xfffffe81 │ │ │ │ @ instruction: 0xf650300c │ │ │ │ stmdami r9, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6504478 │ │ │ │ @ instruction: 0xf04ff971 │ │ │ │ @ instruction: 0xe7cd30ff │ │ │ │ - rsbeq sp, r3, r6, ror r8 │ │ │ │ - rsbeq sp, r3, lr, asr r8 │ │ │ │ - rsbeq sp, r3, sl, lsl r8 │ │ │ │ - rsbeq r6, r2, r0, ror #12 │ │ │ │ - strdeq sp, [r3], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq r6, r2, r4, asr #12 │ │ │ │ + rsbeq sp, r3, lr, ror r8 │ │ │ │ + rsbeq sp, r3, r6, ror #16 │ │ │ │ + rsbeq sp, r3, r2, lsr #16 │ │ │ │ + rsbeq r6, r2, r8, ror #12 │ │ │ │ + rsbeq sp, r3, r6, lsl #16 │ │ │ │ + rsbeq r6, r2, ip, asr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 38317c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x460c4d7d │ │ │ │ @@ -447223,23 +447223,23 @@ │ │ │ │ @ instruction: 0xf649e7d5 │ │ │ │ svclt 0x0000ecea │ │ │ │ rsbeq r6, sp, r2, lsr #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r6, sp, r4, lsl sp │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ rsbeq r6, sp, r0, ror ip │ │ │ │ - rsbeq sp, r3, lr, asr #15 │ │ │ │ - rsbeq sp, r3, r2, ror #14 │ │ │ │ - rsbeq r6, r2, r0, ror r4 │ │ │ │ - rsbeq sp, r3, r4, asr #14 │ │ │ │ - rsbeq r6, r2, r2, asr r4 │ │ │ │ - rsbeq sp, r3, sl, lsr #14 │ │ │ │ - rsbeq r6, r2, r8, lsr r4 │ │ │ │ - rsbeq sp, r3, r0, lsl r7 │ │ │ │ - rsbeq r6, r2, lr, lsl r4 │ │ │ │ + ldrdeq sp, [r3], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq sp, r3, sl, ror #14 │ │ │ │ + rsbeq r6, r2, r8, ror r4 │ │ │ │ + rsbeq sp, r3, ip, asr #14 │ │ │ │ + rsbeq r6, r2, sl, asr r4 │ │ │ │ + rsbeq sp, r3, r2, lsr r7 │ │ │ │ + rsbeq r6, r2, r0, asr #8 │ │ │ │ + rsbeq sp, r3, r8, lsl r7 │ │ │ │ + rsbeq r6, r2, r6, lsr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5033c0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0x4606b093 │ │ │ │ mrc 6, 5, r4, cr0, cr0, {0} │ │ │ │ @@ -447626,29 +447626,29 @@ │ │ │ │ mrcge 7, 4, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @ instruction: 0xf649e51c │ │ │ │ svclt 0x0000e9c2 │ │ │ │ ldrdeq r6, [sp], #-160 @ 0xffffff60 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r6, sp, r0, asr #21 │ │ │ │ rsbeq r6, sp, r6, lsr #21 │ │ │ │ - ldrdeq sp, [r3], #-82 @ 0xffffffae @ │ │ │ │ + ldrdeq sp, [r3], #-90 @ 0xffffffa6 @ │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ - rsbeq sp, r3, ip, lsr #9 │ │ │ │ - strhteq r6, [r2], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq sp, r3, sl, lsr r4 │ │ │ │ - rsbeq sp, r3, r0, ror #4 │ │ │ │ - rsbeq sp, r3, r2, ror r2 │ │ │ │ - rsbeq r5, r2, r0, lsl #31 │ │ │ │ - rsbeq sp, r3, r6, asr r2 │ │ │ │ - rsbeq r5, r2, r4, ror #30 │ │ │ │ - rsbeq sp, r3, ip, lsl r2 │ │ │ │ - rsbeq r5, r2, ip, lsr #30 │ │ │ │ - rsbeq sp, r3, r2, asr #1 │ │ │ │ - ldrdeq sp, [r3], #-2 @ │ │ │ │ - rsbeq r5, r2, r0, ror #27 │ │ │ │ + strhteq sp, [r3], #-68 @ 0xffffffbc │ │ │ │ + rsbeq r6, r2, r0, asr #3 │ │ │ │ + rsbeq sp, r3, r2, asr #8 │ │ │ │ + rsbeq sp, r3, r8, ror #4 │ │ │ │ + rsbeq sp, r3, sl, ror r2 │ │ │ │ + rsbeq r5, r2, r8, lsl #31 │ │ │ │ + rsbeq sp, r3, lr, asr r2 │ │ │ │ + rsbeq r5, r2, ip, ror #30 │ │ │ │ + rsbeq sp, r3, r4, lsr #4 │ │ │ │ + rsbeq r5, r2, r4, lsr pc │ │ │ │ + rsbeq sp, r3, sl, asr #1 │ │ │ │ + ldrdeq sp, [r3], #-10 @ │ │ │ │ + rsbeq r5, r2, r8, ror #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed2b180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050fd8 │ │ │ │ strmi fp, [r8], -r2, lsl #1 │ │ │ │ @ instruction: 0x461e4614 │ │ │ │ @@ -447739,20 +447739,20 @@ │ │ │ │ ldrbtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf9acf351 │ │ │ │ strmi r4, [r3], -r9, lsl #18 │ │ │ │ ldrbtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ vqadd.u16 q11, , │ │ │ │ adcsvs pc, r0, r5, lsr #19 │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ - rsbeq ip, r3, r0, asr #30 │ │ │ │ - rsbeq r5, r2, r0, asr ip │ │ │ │ - rsbeq ip, r3, r4, lsl #30 │ │ │ │ - rsbeq r5, r2, r4, lsl ip │ │ │ │ - rsbeq r5, r2, r2, ror lr │ │ │ │ - rsbeq r7, r6, r2, ror #3 │ │ │ │ + rsbeq ip, r3, r8, asr #30 │ │ │ │ + rsbeq r5, r2, r8, asr ip │ │ │ │ + rsbeq ip, r3, ip, lsl #30 │ │ │ │ + rsbeq r5, r2, ip, lsl ip │ │ │ │ + rsbeq r5, r2, sl, ror lr │ │ │ │ + rsbeq r7, r6, sl, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1f90c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 78c694 │ │ │ │ blmi 7b492c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -447774,15 +447774,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf649bd30 │ │ │ │ svclt 0x0000e896 │ │ │ │ rsbeq r6, sp, r2, ror #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, r3, sl, asr lr │ │ │ │ + rsbeq ip, r3, r2, ror #28 │ │ │ │ rsbeq r6, sp, r8, lsr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 303c40 >::_M_default_append(unsigned int)@@Base+0x7e33c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0xf8dfb093 │ │ │ │ @@ -448105,44 +448105,44 @@ │ │ │ │ stmdami r3!, {r0, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf64f4478 │ │ │ │ @ instruction: 0xe7eff973 │ │ │ │ ldcl 6, cr15, [lr, #288]! @ 0x120 │ │ │ │ rsbeq r6, sp, lr, asr r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, r3, ip, lsr #27 │ │ │ │ - rsbeq ip, r3, ip, ror #24 │ │ │ │ + strhteq ip, [r3], #-212 @ 0xffffff2c │ │ │ │ + rsbeq ip, r3, r4, ror ip │ │ │ │ mlseq sp, lr, r0, r6 │ │ │ │ - rsbeq ip, r3, r8, lsr ip │ │ │ │ - rsbeq r5, r2, r8, asr #18 │ │ │ │ - rsbeq ip, r3, ip, lsl ip │ │ │ │ - rsbeq r5, r2, ip, lsr #18 │ │ │ │ - rsbeq ip, r3, sl, ror fp │ │ │ │ - rsbeq r5, r2, sl, lsl #17 │ │ │ │ - rsbeq ip, r3, lr, asr fp │ │ │ │ - rsbeq r5, r2, lr, ror #16 │ │ │ │ - rsbeq ip, r3, r0, ror #21 │ │ │ │ - strdeq r5, [r2], #-112 @ 0xffffff90 @ │ │ │ │ - mlseq r3, sl, sl, ip │ │ │ │ - mlseq r3, r4, sl, ip │ │ │ │ - rsbeq r5, r2, r4, lsr #15 │ │ │ │ - rsbeq ip, r3, r6, ror sl │ │ │ │ - rsbeq r5, r2, r6, lsl #15 │ │ │ │ - rsbeq ip, r3, r8, ror #19 │ │ │ │ - strdeq r5, [r2], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq ip, r3, sl, asr #19 │ │ │ │ - ldrdeq r5, [r2], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq ip, r3, ip, lsr #19 │ │ │ │ - strhteq r5, [r2], #-108 @ 0xffffff94 │ │ │ │ - rsbeq ip, r3, r2, ror r9 │ │ │ │ - rsbeq r5, r2, r2, lsl #13 │ │ │ │ - rsbeq ip, r3, r8, asr r9 │ │ │ │ - rsbeq r5, r2, r6, ror #12 │ │ │ │ - rsbeq ip, r3, sl, lsr r9 │ │ │ │ - rsbeq r5, r2, r8, asr #12 │ │ │ │ + rsbeq ip, r3, r0, asr #24 │ │ │ │ + rsbeq r5, r2, r0, asr r9 │ │ │ │ + rsbeq ip, r3, r4, lsr #24 │ │ │ │ + rsbeq r5, r2, r4, lsr r9 │ │ │ │ + rsbeq ip, r3, r2, lsl #23 │ │ │ │ + mlseq r2, r2, r8, r5 │ │ │ │ + rsbeq ip, r3, r6, ror #22 │ │ │ │ + rsbeq r5, r2, r6, ror r8 │ │ │ │ + rsbeq ip, r3, r8, ror #21 │ │ │ │ + strdeq r5, [r2], #-120 @ 0xffffff88 @ │ │ │ │ + rsbeq ip, r3, r2, lsr #21 │ │ │ │ + mlseq r3, ip, sl, ip │ │ │ │ + rsbeq r5, r2, ip, lsr #15 │ │ │ │ + rsbeq ip, r3, lr, ror sl │ │ │ │ + rsbeq r5, r2, lr, lsl #15 │ │ │ │ + strdeq ip, [r3], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq r5, r2, r0, lsl #14 │ │ │ │ + ldrdeq ip, [r3], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq r5, r2, r2, ror #13 │ │ │ │ + strhteq ip, [r3], #-148 @ 0xffffff6c │ │ │ │ + rsbeq r5, r2, r4, asr #13 │ │ │ │ + rsbeq ip, r3, sl, ror r9 │ │ │ │ + rsbeq r5, r2, sl, lsl #13 │ │ │ │ + rsbeq ip, r3, r0, ror #18 │ │ │ │ + rsbeq r5, r2, lr, ror #12 │ │ │ │ + rsbeq ip, r3, r2, asr #18 │ │ │ │ + rsbeq r5, r2, r0, asr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed1ff24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46144912 │ │ │ │ ldrbtmi r4, [r9], #-1542 @ 0xfffff9fa │ │ │ │ mrc2 3, 3, pc, cr12, cr0, {2} │ │ │ │ @@ -448158,16 +448158,16 @@ │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ ldrtmi r4, [r0], -r6, lsl #18 │ │ │ │ vqshl.u16 q10, , q0 │ │ │ │ @ instruction: 0xf233fe63 │ │ │ │ blx fee08104 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ strb r6, [r6, r0, lsr #32]! │ │ │ │ - rsbeq r5, r2, r2, lsl r8 │ │ │ │ - rsbeq r6, r6, ip, asr fp │ │ │ │ + rsbeq r5, r2, sl, lsl r8 │ │ │ │ + rsbeq r6, r6, r4, ror #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 384240 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb093 │ │ │ │ strcc pc, [r0, #2271] @ 0x8df │ │ │ │ @@ -448521,19 +448521,19 @@ │ │ │ │ subsmi r0, r9, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r0, r9, r0 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r5, sp, r6, asr #24 │ │ │ │ rsbeq r5, sp, lr, lsl fp │ │ │ │ - rsbeq ip, r3, sl, asr r4 │ │ │ │ - mlseq r3, r4, r3, ip │ │ │ │ - rsbeq r5, r2, r4, lsr #1 │ │ │ │ - rsbeq ip, r3, sl, ror r3 │ │ │ │ - rsbeq r5, r2, sl, lsl #1 │ │ │ │ + rsbeq ip, r3, r2, ror #8 │ │ │ │ + mlseq r3, ip, r3, ip │ │ │ │ + rsbeq r5, r2, ip, lsr #1 │ │ │ │ + rsbeq ip, r3, r2, lsl #7 │ │ │ │ + mlseq r2, r2, r0, r5 │ │ │ │ strtmi r9, [r6], r6, lsl #22 │ │ │ │ @ instruction: 0xf8dd464c │ │ │ │ blcs 1ed3f8 │ │ │ │ adchi pc, sl, r0 │ │ │ │ sbcseq r9, sl, r8, lsl #22 │ │ │ │ ldrdcc pc, [r4], -lr │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ @@ -448696,24 +448696,24 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf64e4478 │ │ │ │ ubfx pc, r5, #25, #15 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ rsbmi r0, r9, r0 │ │ │ │ - mlseq r3, ip, r1, ip │ │ │ │ - rsbeq r4, r2, ip, lsr #29 │ │ │ │ - rsbeq ip, r3, r0, lsl #3 │ │ │ │ - mlseq r2, r0, lr, r4 │ │ │ │ - rsbeq ip, r3, r0, lsr #2 │ │ │ │ - strhteq ip, [r3], #-6 │ │ │ │ - rsbeq ip, r3, lr, lsl r0 │ │ │ │ - rsbeq r4, r2, ip, lsr #26 │ │ │ │ - strdeq fp, [r3], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq r4, r2, ip, lsl #26 │ │ │ │ + rsbeq ip, r3, r4, lsr #3 │ │ │ │ + strhteq r4, [r2], #-228 @ 0xffffff1c │ │ │ │ + rsbeq ip, r3, r8, lsl #3 │ │ │ │ + mlseq r2, r8, lr, r4 │ │ │ │ + rsbeq ip, r3, r8, lsr #2 │ │ │ │ + strhteq ip, [r3], #-14 │ │ │ │ + rsbeq ip, r3, r6, lsr #32 │ │ │ │ + rsbeq r4, r2, r4, lsr sp │ │ │ │ + rsbeq ip, r3, r6 │ │ │ │ + rsbeq r4, r2, r4, lsl sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r6, r5, asr #20 │ │ │ │ strmi r4, [r5], -r5, asr #22 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -448782,18 +448782,18 @@ │ │ │ │ addmi pc, r4, #18688 @ 0x4900 │ │ │ │ stmdage r3, {r0, r4, r5, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xff72f2c8 │ │ │ │ @ instruction: 0xf648e797 │ │ │ │ svclt 0x0000e8b0 │ │ │ │ ldrdeq r5, [sp], #-48 @ 0xffffffd0 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, r3, r8, ror #30 │ │ │ │ - rsbeq r4, r2, r8, ror ip │ │ │ │ + rsbeq fp, r3, r0, ror pc │ │ │ │ + rsbeq r4, r2, r0, lsl #25 │ │ │ │ mlseq sp, r2, r3, r5 │ │ │ │ - rsbeq fp, r3, sl, lsl #30 │ │ │ │ + rsbeq fp, r3, r2, lsl pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrdlt r4, [ip], r5 │ │ │ │ @ instruction: 0x46074bd5 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -449005,59 +449005,59 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ mlseq sp, r0, r2, r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq fp, r3, r4, lsl lr │ │ │ │ - @ instruction: 0xffffefe5 │ │ │ │ - rsbeq fp, r3, lr, ror lr │ │ │ │ rsbeq fp, r3, ip, lsl lr │ │ │ │ + @ instruction: 0xffffefe5 │ │ │ │ + rsbeq fp, r3, r6, lsl #29 │ │ │ │ + rsbeq fp, r3, r4, lsr #28 │ │ │ │ muleq r0, r5, r3 │ │ │ │ - rsbeq fp, r3, sl, asr #27 │ │ │ │ - ldrdeq r4, [r2], #-170 @ 0xffffff56 @ │ │ │ │ + ldrdeq fp, [r3], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r4, r2, r2, ror #21 │ │ │ │ strdeq r5, [sp], #-20 @ 0xffffffec @ │ │ │ │ - mlseq r3, r4, sp, fp │ │ │ │ - rsbeq r4, r2, r4, lsr #21 │ │ │ │ + mlseq r3, ip, sp, fp │ │ │ │ + rsbeq r4, r2, ip, lsr #21 │ │ │ │ @ instruction: 0xffffeebf │ │ │ │ @ instruction: 0xffffedf5 │ │ │ │ - rsbeq fp, r3, r6, asr sp │ │ │ │ - rsbeq r4, r2, r6, ror #20 │ │ │ │ - rsbeq fp, r3, ip, lsr sp │ │ │ │ - rsbeq r4, r2, ip, asr #20 │ │ │ │ + rsbeq fp, r3, lr, asr sp │ │ │ │ + rsbeq r4, r2, lr, ror #20 │ │ │ │ + rsbeq fp, r3, r4, asr #26 │ │ │ │ + rsbeq r4, r2, r4, asr sl │ │ │ │ @ instruction: 0xfffffd77 │ │ │ │ @ instruction: 0xfffff469 │ │ │ │ @ instruction: 0xfffff4bd │ │ │ │ - strhteq fp, [r3], #-204 @ 0xffffff34 │ │ │ │ - rsbeq r4, r2, ip, asr #19 │ │ │ │ - rsbeq fp, r3, r2, lsr #25 │ │ │ │ - strhteq r4, [r2], #-146 @ 0xffffff6e │ │ │ │ - rsbeq fp, r3, r0, lsl sp │ │ │ │ + rsbeq fp, r3, r4, asr #25 │ │ │ │ + ldrdeq r4, [r2], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq fp, r3, sl, lsr #25 │ │ │ │ + strhteq r4, [r2], #-154 @ 0xffffff66 │ │ │ │ + rsbeq fp, r3, r8, lsl sp │ │ │ │ + rsbeq fp, r3, sl, asr sp │ │ │ │ + rsbeq fp, r3, r6, ror #24 │ │ │ │ + rsbeq r4, r2, r6, ror r9 │ │ │ │ + rsbeq fp, r3, r2, asr #26 │ │ │ │ + rsbeq fp, r3, r8, lsl #27 │ │ │ │ + rsbeq fp, r3, r8, lsr #24 │ │ │ │ + rsbeq r4, r2, r8, lsr r9 │ │ │ │ + rsbeq fp, r3, sl, lsl #24 │ │ │ │ + rsbeq r4, r2, r8, lsl r9 │ │ │ │ rsbeq fp, r3, r2, asr sp │ │ │ │ - rsbeq fp, r3, lr, asr ip │ │ │ │ - rsbeq r4, r2, lr, ror #18 │ │ │ │ - rsbeq fp, r3, sl, lsr sp │ │ │ │ - rsbeq fp, r3, r0, lsl #27 │ │ │ │ - rsbeq fp, r3, r0, lsr #24 │ │ │ │ - rsbeq r4, r2, r0, lsr r9 │ │ │ │ - rsbeq fp, r3, r2, lsl #24 │ │ │ │ - rsbeq r4, r2, r0, lsl r9 │ │ │ │ - rsbeq fp, r3, sl, asr #26 │ │ │ │ - rsbeq fp, r3, r2, lsr #27 │ │ │ │ - rsbeq fp, r3, r0, asr #23 │ │ │ │ - ldrdeq r4, [r2], #-128 @ 0xffffff80 @ │ │ │ │ - mlseq r3, r6, sp, fp │ │ │ │ + rsbeq fp, r3, sl, lsr #27 │ │ │ │ + rsbeq fp, r3, r8, asr #23 │ │ │ │ + ldrdeq r4, [r2], #-136 @ 0xffffff78 @ │ │ │ │ + mlseq r3, lr, sp, fp │ │ │ │ + rsbeq fp, r3, r4, asr #27 │ │ │ │ + rsbeq fp, r3, sl, lsl #23 │ │ │ │ + mlseq r2, sl, r8, r4 │ │ │ │ strhteq fp, [r3], #-220 @ 0xffffff24 │ │ │ │ - rsbeq fp, r3, r2, lsl #23 │ │ │ │ - mlseq r2, r2, r8, r4 │ │ │ │ - strhteq fp, [r3], #-212 @ 0xffffff2c │ │ │ │ - strdeq fp, [r3], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq fp, r3, r6, asr #22 │ │ │ │ - rsbeq r4, r2, r6, asr r8 │ │ │ │ + rsbeq fp, r3, r6, lsl #28 │ │ │ │ + rsbeq fp, r3, lr, asr #22 │ │ │ │ + rsbeq r4, r2, lr, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed20d80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -449067,16 +449067,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf92af64e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf64e4478 │ │ │ │ blls 248348 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq fp, r3, ip, lsl sl │ │ │ │ - rsbeq r4, r2, ip, lsr #14 │ │ │ │ + rsbeq fp, r3, r4, lsr #20 │ │ │ │ + rsbeq r4, r2, r4, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed20dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ cdp2 2, 6, cr15, cr2, cr0, {3} │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -449088,16 +449088,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9baf64e │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - mlseq r3, r2, ip, fp │ │ │ │ - ldrdeq r4, [r2], #-102 @ 0xffffff9a @ │ │ │ │ + mlseq r3, sl, ip, fp │ │ │ │ + ldrdeq r4, [r2], #-110 @ 0xffffff92 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed20e20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrhadd.s32 d25, d0, d1 │ │ │ │ bls 249510 │ │ │ │ @@ -449114,16 +449114,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8ccf64e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf64e4478 │ │ │ │ blls 24828c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq fp, r3, ip, lsr #24 │ │ │ │ - rsbeq r4, r2, r0, ror r6 │ │ │ │ + rsbeq fp, r3, r4, lsr ip │ │ │ │ + rsbeq r4, r2, r8, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed20e88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 74dc10 │ │ │ │ blmi 775ea8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -449144,15 +449144,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ ldcl 6, cr15, [r8, #284] @ 0x11c │ │ │ │ rsbeq r4, sp, r6, ror #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq fp, [r3], #-176 @ 0xffffff50 @ │ │ │ │ + strdeq fp, [r3], #-184 @ 0xffffff48 @ │ │ │ │ rsbeq r4, sp, lr, lsr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4851b8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ @ instruction: 0xe718f8df │ │ │ │ @@ -449607,21 +449607,21 @@ │ │ │ │ rsbsmi r4, pc, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbeq r4, sp, r4, ror #25 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r4, sp, r2, asr #25 │ │ │ │ - rsbeq fp, r3, ip, ror #17 │ │ │ │ - rsbeq r4, r2, lr, lsr #6 │ │ │ │ - strhteq fp, [r3], #-140 @ 0xffffff74 │ │ │ │ - strdeq r4, [r2], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq fp, r3, ip, asr #16 │ │ │ │ - strhteq fp, [r3], #-108 @ 0xffffff94 │ │ │ │ - rsbeq fp, r3, r0, asr #13 │ │ │ │ + strdeq fp, [r3], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r4, r2, r6, lsr r3 │ │ │ │ + rsbeq fp, r3, r4, asr #17 │ │ │ │ + rsbeq r4, r2, r6, lsl #6 │ │ │ │ + rsbeq fp, r3, r4, asr r8 │ │ │ │ + rsbeq fp, r3, r4, asr #13 │ │ │ │ + rsbeq fp, r3, r8, asr #13 │ │ │ │ blvs ff3c5f24 │ │ │ │ blx 60601c │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ @ instruction: 0xee827b46 │ │ │ │ vmov.f64 d1, #71 @ 0x3e380000 0.1796875 │ │ │ │ vsqrt.f64 d17, d3 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ @@ -449660,15 +449660,15 @@ │ │ │ │ @ instruction: 0xfff2f37d │ │ │ │ tstls sp, ip, lsl #20 │ │ │ │ tstpvc r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ strbmi r9, [r3], -sl │ │ │ │ @ instruction: 0x46206d12 │ │ │ │ andeq lr, r2, #173056 @ 0x2a400 │ │ │ │ svclt 0x00b84291 │ │ │ │ - bge 85bd50 │ │ │ │ + bge 85bd50 │ │ │ │ ldc2l 3, cr15, [r8, #440] @ 0x1b8 │ │ │ │ andle r2, r4, r1, lsl #16 │ │ │ │ ldmdbls r3, {r1, r9, sl, lr} │ │ │ │ vmax.u32 d20, d2, d16 │ │ │ │ ldmdbls sl, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ strtmi r8, [r0], -r9, asr #4 │ │ │ │ @@ -450004,25 +450004,25 @@ │ │ │ │ cmple r2, r0, lsl #22 │ │ │ │ tstls r1, #0, 6 │ │ │ │ svclt 0x0000e631 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - mlseq r3, lr, r1, fp │ │ │ │ - rsbeq sl, r3, r0, lsr #30 │ │ │ │ - rsbeq r3, r2, r4, ror #18 │ │ │ │ - rsbeq sl, r3, r0, lsl #30 │ │ │ │ - rsbeq r3, r2, r4, asr #18 │ │ │ │ - strhteq sl, [r3], #-234 @ 0xffffff16 │ │ │ │ - strdeq r3, [r2], #-142 @ 0xffffff72 @ │ │ │ │ - mlseq r3, sl, lr, sl │ │ │ │ - ldrdeq r3, [r2], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq sl, r3, sl, ror lr │ │ │ │ - strhteq r3, [r2], #-142 @ 0xffffff72 │ │ │ │ + rsbeq fp, r3, r6, lsr #3 │ │ │ │ + rsbeq sl, r3, r8, lsr #30 │ │ │ │ + rsbeq r3, r2, ip, ror #18 │ │ │ │ + rsbeq sl, r3, r8, lsl #30 │ │ │ │ + rsbeq r3, r2, ip, asr #18 │ │ │ │ + rsbeq sl, r3, r2, asr #29 │ │ │ │ + rsbeq r3, r2, r6, lsl #18 │ │ │ │ + rsbeq sl, r3, r2, lsr #29 │ │ │ │ + rsbeq r3, r2, r6, ror #17 │ │ │ │ + rsbeq sl, r3, r2, lsl #29 │ │ │ │ + rsbeq r3, r2, r6, asr #17 │ │ │ │ vst4.8 {d25-d28}, [pc], ip │ │ │ │ ldmdami r8!, {r4, r6, r7, r8, ip, sp, lr} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9aaf64d │ │ │ │ stmdbls ip, {r1, r2, r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf64d4478 │ │ │ │ blls 509448 │ │ │ │ @@ -450073,26 +450073,26 @@ │ │ │ │ ldrbtmi r4, [r8], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf64d300c │ │ │ │ stmdami pc, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r9, [r8], #-2316 @ 0xfffff6f4 │ │ │ │ blx 2884ac >::_M_default_append(unsigned int)@@Base+0x2ba8> │ │ │ │ @ instruction: 0xf7ff9b0c │ │ │ │ svclt 0x0000b8da │ │ │ │ - rsbeq sl, r3, r8, ror #27 │ │ │ │ - rsbeq r3, r2, ip, lsr #16 │ │ │ │ - rsbeq sl, r3, sl, asr #27 │ │ │ │ - rsbeq r3, r2, ip, lsl #16 │ │ │ │ - rsbeq sl, r3, r8, lsr #27 │ │ │ │ - rsbeq r3, r2, sl, ror #15 │ │ │ │ - rsbeq sl, r3, r2, ror #26 │ │ │ │ - rsbeq r3, r2, r6, lsr #15 │ │ │ │ - rsbeq sl, r3, r2, asr #26 │ │ │ │ - rsbeq r3, r2, r6, lsl #15 │ │ │ │ - rsbeq sl, r3, r2, lsr #26 │ │ │ │ - rsbeq r3, r2, r6, ror #14 │ │ │ │ + strdeq sl, [r3], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r3, r2, r4, lsr r8 │ │ │ │ + ldrdeq sl, [r3], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r3, r2, r4, lsl r8 │ │ │ │ + strhteq sl, [r3], #-208 @ 0xffffff30 │ │ │ │ + strdeq r3, [r2], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq sl, r3, sl, ror #26 │ │ │ │ + rsbeq r3, r2, lr, lsr #15 │ │ │ │ + rsbeq sl, r3, sl, asr #26 │ │ │ │ + rsbeq r3, r2, lr, lsl #15 │ │ │ │ + rsbeq sl, r3, sl, lsr #26 │ │ │ │ + rsbeq r3, r2, lr, ror #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed21db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, ip, lsl #8 │ │ │ │ strcc pc, [r8], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -450349,71 +450349,71 @@ │ │ │ │ svccc 0x00a99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r3, sp, r2, lsr lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, r3, r6, asr #25 │ │ │ │ + rsbeq sl, r3, lr, asr #25 │ │ │ │ @ instruction: 0xfffff0fd │ │ │ │ - strdeq sl, [r3], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq sl, r3, r0, asr #26 │ │ │ │ + strdeq sl, [r3], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq sl, r3, r8, asr #26 │ │ │ │ andeq r0, r0, r9, ror r4 │ │ │ │ - rsbeq sl, r3, sl, lsr ip │ │ │ │ - rsbeq r3, r2, lr, ror r6 │ │ │ │ + rsbeq sl, r3, r2, asr #24 │ │ │ │ + rsbeq r3, r2, r6, lsl #13 │ │ │ │ mlseq sp, r8, sp, r3 │ │ │ │ - rsbeq sl, r3, r6, lsl #24 │ │ │ │ - rsbeq r3, r2, sl, asr #12 │ │ │ │ + rsbeq sl, r3, lr, lsl #24 │ │ │ │ + rsbeq r3, r2, r2, asr r6 │ │ │ │ @ instruction: 0xffffefe1 │ │ │ │ @ instruction: 0xffffef67 │ │ │ │ - rsbeq sl, r3, r8, asr #23 │ │ │ │ - rsbeq r3, r2, ip, lsl #12 │ │ │ │ - rsbeq sl, r3, lr, lsr #23 │ │ │ │ - strdeq r3, [r2], #-82 @ 0xffffffae @ │ │ │ │ + ldrdeq sl, [r3], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r3, r2, r4, lsl r6 │ │ │ │ + strhteq sl, [r3], #-182 @ 0xffffff4a │ │ │ │ + strdeq r3, [r2], #-90 @ 0xffffffa6 @ │ │ │ │ @ instruction: 0xffffeecd │ │ │ │ - rsbeq sl, r3, sl, asr ip │ │ │ │ - rsbeq sl, r3, r0, lsl #25 │ │ │ │ - rsbeq sl, r3, r8, asr fp │ │ │ │ - mlseq r2, ip, r5, r3 │ │ │ │ - rsbeq sl, r3, lr, lsr fp │ │ │ │ - rsbeq r3, r2, r2, lsl #11 │ │ │ │ - rsbeq sl, r3, sl, asr #24 │ │ │ │ - rsbeq sl, r3, ip, ror #24 │ │ │ │ - strdeq sl, [r3], #-170 @ 0xffffff56 @ │ │ │ │ - rsbeq r3, r2, lr, lsr r5 │ │ │ │ - rsbeq r5, r3, r0, lsl #25 │ │ │ │ - rsbeq sl, r3, r6, asr ip │ │ │ │ - strhteq sl, [r3], #-166 @ 0xffffff5a │ │ │ │ - strdeq r3, [r2], #-74 @ 0xffffffb6 @ │ │ │ │ - mlseq r3, r8, sl, sl │ │ │ │ - ldrdeq r3, [r2], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq sl, r3, r6, lsl ip │ │ │ │ - rsbeq r5, r3, r0, lsl #25 │ │ │ │ - rsbeq sl, r3, r0, asr sl │ │ │ │ - mlseq r2, r4, r4, r3 │ │ │ │ - strdeq sl, [r3], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq sl, r3, r0, ror #24 │ │ │ │ - rsbeq sl, r3, r8, lsl #20 │ │ │ │ - rsbeq r3, r2, ip, asr #8 │ │ │ │ - rsbeq sl, r3, lr, lsr ip │ │ │ │ - strhteq sl, [r3], #-196 @ 0xffffff3c │ │ │ │ - rsbeq sl, r3, r4, asr #19 │ │ │ │ - rsbeq r3, r2, r8, lsl #8 │ │ │ │ - mlseq r3, lr, ip, sl │ │ │ │ - ldrdeq sl, [r3], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq sl, r3, r0, lsl #19 │ │ │ │ - rsbeq r3, r2, r4, asr #7 │ │ │ │ - strhteq sl, [r3], #-198 @ 0xffffff3a │ │ │ │ - strdeq sl, [r3], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq sl, r3, r8, lsr r9 │ │ │ │ - rsbeq r3, r2, ip, ror r3 │ │ │ │ - rsbeq sl, r3, r6, ror #25 │ │ │ │ - rsbeq sl, r3, r4, lsr #26 │ │ │ │ - strdeq sl, [r3], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r3, r2, r0, asr #6 │ │ │ │ + rsbeq sl, r3, r2, ror #24 │ │ │ │ + rsbeq sl, r3, r8, lsl #25 │ │ │ │ + rsbeq sl, r3, r0, ror #22 │ │ │ │ + rsbeq r3, r2, r4, lsr #11 │ │ │ │ + rsbeq sl, r3, r6, asr #22 │ │ │ │ + rsbeq r3, r2, sl, lsl #11 │ │ │ │ + rsbeq sl, r3, r2, asr ip │ │ │ │ + rsbeq sl, r3, r4, ror ip │ │ │ │ + rsbeq sl, r3, r2, lsl #22 │ │ │ │ + rsbeq r3, r2, r6, asr #10 │ │ │ │ + rsbeq r5, r3, r8, lsl #25 │ │ │ │ + rsbeq sl, r3, lr, asr ip │ │ │ │ + strhteq sl, [r3], #-174 @ 0xffffff52 │ │ │ │ + rsbeq r3, r2, r2, lsl #10 │ │ │ │ + rsbeq sl, r3, r0, lsr #21 │ │ │ │ + rsbeq r3, r2, r2, ror #9 │ │ │ │ + rsbeq sl, r3, lr, lsl ip │ │ │ │ + rsbeq r5, r3, r8, lsl #25 │ │ │ │ + rsbeq sl, r3, r8, asr sl │ │ │ │ + mlseq r2, ip, r4, r3 │ │ │ │ + rsbeq sl, r3, r2, lsl #24 │ │ │ │ + rsbeq sl, r3, r8, ror #24 │ │ │ │ + rsbeq sl, r3, r0, lsl sl │ │ │ │ + rsbeq r3, r2, r4, asr r4 │ │ │ │ + rsbeq sl, r3, r6, asr #24 │ │ │ │ + strhteq sl, [r3], #-204 @ 0xffffff34 │ │ │ │ + rsbeq sl, r3, ip, asr #19 │ │ │ │ + rsbeq r3, r2, r0, lsl r4 │ │ │ │ + rsbeq sl, r3, r6, lsr #25 │ │ │ │ + rsbeq sl, r3, r0, ror #25 │ │ │ │ + rsbeq sl, r3, r8, lsl #19 │ │ │ │ + rsbeq r3, r2, ip, asr #7 │ │ │ │ + strhteq sl, [r3], #-206 @ 0xffffff32 │ │ │ │ + strdeq sl, [r3], #-204 @ 0xffffff34 @ │ │ │ │ + rsbeq sl, r3, r0, asr #18 │ │ │ │ + rsbeq r3, r2, r4, lsl #7 │ │ │ │ + rsbeq sl, r3, lr, ror #25 │ │ │ │ + rsbeq sl, r3, ip, lsr #26 │ │ │ │ + rsbeq sl, r3, r4, lsl #18 │ │ │ │ + rsbeq r3, r2, r8, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed222c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -450422,16 +450422,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64c300c │ │ │ │ stmdami r5, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xff46f64c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq sl, r3, sl, lsr #15 │ │ │ │ - rsbeq r3, r2, lr, ror #3 │ │ │ │ + strhteq sl, [r3], #-114 @ 0xffffff8e │ │ │ │ + strdeq r3, [r2], #-22 @ 0xffffffea @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed2230c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx ff307a96 │ │ │ │ blvc 306798 >::_M_default_append(unsigned int)@@Base+0x80e94> │ │ │ │ @@ -450478,18 +450478,18 @@ │ │ │ │ @ instruction: 0xf6492218 │ │ │ │ smlabtcs r0, r3, pc, pc @ │ │ │ │ vmin.s16 d20, d15, d16 │ │ │ │ ldrb pc, [ip, sp, ror #22] @ │ │ │ │ bl 1b08ae8 │ │ │ │ strhteq r3, [sp], #-130 @ 0xffffff7e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, r3, r4, asr #22 │ │ │ │ - rsbeq r3, r2, r8, asr r1 │ │ │ │ + rsbeq sl, r3, ip, asr #22 │ │ │ │ + rsbeq r3, r2, r0, ror #2 │ │ │ │ rsbeq r3, sp, r2, ror r8 │ │ │ │ - rsbeq sl, r3, r0, lsr #22 │ │ │ │ + rsbeq sl, r3, r8, lsr #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed223f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ vmax.u32 d20, d2, d6 │ │ │ │ bmi c49384 │ │ │ │ vand d18, d0, d8 │ │ │ │ @@ -450529,21 +450529,21 @@ │ │ │ │ @ instruction: 0xf04f217f │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf64c300c │ │ │ │ stmdami r9, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf64c4478 │ │ │ │ ldrb pc, [r1, sp, ror #28] @ │ │ │ │ - ldrdeq sl, [r3], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq sl, r3, r6, ror #20 │ │ │ │ - rsbeq r3, r2, sl, ror r0 │ │ │ │ - rsbeq sl, r3, sl, asr #20 │ │ │ │ - rsbeq r3, r2, lr, asr r0 │ │ │ │ - rsbeq sl, r3, sl, lsr #20 │ │ │ │ - rsbeq r3, r2, ip, lsr r0 │ │ │ │ + ldrdeq sl, [r3], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq sl, r3, lr, ror #20 │ │ │ │ + rsbeq r3, r2, r2, lsl #1 │ │ │ │ + rsbeq sl, r3, r2, asr sl │ │ │ │ + rsbeq r3, r2, r6, rrx │ │ │ │ + rsbeq sl, r3, r2, lsr sl │ │ │ │ + rsbeq r3, r2, r4, asr #32 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ mcrls 6, 0, r4, cr8, cr13, {0} │ │ │ │ ldrdge pc, [r4], -sp @ │ │ │ │ ldrsbcc pc, [r8], #134 @ 0x86 @ │ │ │ │ vstrle d18, [pc, #-0] @ 1cb2d4 │ │ │ │ ldrdgt pc, [r8], r6 @ │ │ │ │ bl 4dcb0c │ │ │ │ @@ -450971,22 +450971,22 @@ │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldr sl, [r9, -r9, asr #29]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r3, sp, r4, ror #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r3, sp, r2, asr #12 │ │ │ │ - ldrdeq sl, [r3], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r2, r2, r4, ror #27 │ │ │ │ - strhteq sl, [r3], #-112 @ 0xffffff90 │ │ │ │ - rsbeq r2, r2, r2, asr #27 │ │ │ │ - mlseq r3, r8, r7, sl │ │ │ │ - rsbeq sl, r3, sl, ror r7 │ │ │ │ - rsbeq sl, r3, sl, lsr #7 │ │ │ │ - strhteq r2, [r2], #-158 @ 0xffffff62 │ │ │ │ + ldrdeq sl, [r3], #-122 @ 0xffffff86 @ │ │ │ │ + rsbeq r2, r2, ip, ror #27 │ │ │ │ + strhteq sl, [r3], #-120 @ 0xffffff88 │ │ │ │ + rsbeq r2, r2, sl, asr #27 │ │ │ │ + rsbeq sl, r3, r0, lsr #15 │ │ │ │ + rsbeq sl, r3, r2, lsl #15 │ │ │ │ + strhteq sl, [r3], #-50 @ 0xffffffce │ │ │ │ + rsbeq r2, r2, r6, asr #19 │ │ │ │ andeq r0, r0, r1 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d6f372 │ │ │ │ @ instruction: 0xeeb09a24 │ │ │ │ bcs 2026c4 │ │ │ │ @ instruction: 0xf8dadd38 │ │ │ │ strtmi r3, [pc], -r4 │ │ │ │ @@ -451295,15 +451295,15 @@ │ │ │ │ blx 607a4c │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ ldr r0, [r7], r5, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbeq r9, r3, lr, ror pc │ │ │ │ + rsbeq r9, r3, r6, lsl #31 │ │ │ │ bcs 1f26e8 │ │ │ │ svcge 0x0045f43f │ │ │ │ ldrdvs pc, [r4], -sl │ │ │ │ blvc 14877a4 │ │ │ │ @ instruction: 0xf5069614 │ │ │ │ mrc 3, 5, r6, cr0, cr0, {5} │ │ │ │ vldr d7, [r3, #-796] @ 0xfffffce4 │ │ │ │ @@ -451685,15 +451685,15 @@ │ │ │ │ mrrcge 7, 7, pc, r6, cr15 @ │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ ldrbmi r2, [r5], -r0, lsl #4 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ tstls r6, r4, lsl r6 │ │ │ │ ldc 2, cr9, [r3, #32] │ │ │ │ - blls 86b0c0 │ │ │ │ + blls 86b0c0 │ │ │ │ blx 13c7f86 │ │ │ │ and r1, r4, pc, lsl pc │ │ │ │ strcc r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ @ instruction: 0xf00042a3 │ │ │ │ ldrtmi r8, [fp], -sp, lsr #1 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ svccs 0x0004f853 │ │ │ │ @@ -452050,51 +452050,51 @@ │ │ │ │ ldrbtmi r4, [r8], #-2089 @ 0xfffff7d7 │ │ │ │ @ instruction: 0xf64b300c │ │ │ │ stmdami r8!, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ blx fe48a394 │ │ │ │ @ instruction: 0xf7fe9b04 │ │ │ │ svclt 0x0000bca2 │ │ │ │ - rsbeq r9, r3, r0, lsl #12 │ │ │ │ - rsbeq r1, r2, r4, lsl ip │ │ │ │ - strhteq r9, [r3], #-86 @ 0xffffffaa │ │ │ │ - rsbeq r1, r2, sl, asr #23 │ │ │ │ - rsbeq r9, r3, r6, lsr #10 │ │ │ │ - rsbeq r1, r2, sl, lsr fp │ │ │ │ - strhteq r9, [r3], #-64 @ 0xffffffc0 │ │ │ │ - rsbeq r1, r2, r4, asr #21 │ │ │ │ - strhteq r9, [r3], #-78 @ 0xffffffb2 │ │ │ │ - rsbeq r9, r3, sl, asr #8 │ │ │ │ - rsbeq r1, r2, lr, asr sl │ │ │ │ - rsbeq r9, r3, lr, lsl r4 │ │ │ │ - rsbeq r1, r2, r2, lsr sl │ │ │ │ - strdeq r9, [r3], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r1, r2, r2, lsl sl │ │ │ │ - ldrdeq r9, [r3], #-62 @ 0xffffffc2 @ │ │ │ │ - strdeq r1, [r2], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r9, r3, r4, lsr #7 │ │ │ │ - strhteq r1, [r2], #-152 @ 0xffffff68 │ │ │ │ - rsbeq r9, r3, r0, lsl #7 │ │ │ │ - mlseq r2, r2, r9, r1 │ │ │ │ - rsbeq r9, r3, lr, asr r3 │ │ │ │ - rsbeq r1, r2, r0, ror r9 │ │ │ │ - rsbeq r9, r3, r2, asr #6 │ │ │ │ - rsbeq r1, r2, r4, asr r9 │ │ │ │ - rsbeq r9, r3, r6, lsr #6 │ │ │ │ - rsbeq r1, r2, r8, lsr r9 │ │ │ │ - rsbeq r9, r3, sl, lsl #6 │ │ │ │ - rsbeq r1, r2, ip, lsl r9 │ │ │ │ - rsbeq r9, r3, lr, ror #5 │ │ │ │ - rsbeq r1, r2, r0, lsl #18 │ │ │ │ - ldrdeq r9, [r3], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r1, r2, r4, ror #17 │ │ │ │ - rsbeq r9, r3, r2, lsl #5 │ │ │ │ - mlseq r2, r6, r8, r1 │ │ │ │ - rsbeq r9, r3, r2, ror #4 │ │ │ │ - rsbeq r1, r2, r6, ror r8 │ │ │ │ + rsbeq r9, r3, r8, lsl #12 │ │ │ │ + rsbeq r1, r2, ip, lsl ip │ │ │ │ + strhteq r9, [r3], #-94 @ 0xffffffa2 │ │ │ │ + ldrdeq r1, [r2], #-178 @ 0xffffff4e @ │ │ │ │ + rsbeq r9, r3, lr, lsr #10 │ │ │ │ + rsbeq r1, r2, r2, asr #22 │ │ │ │ + strhteq r9, [r3], #-72 @ 0xffffffb8 │ │ │ │ + rsbeq r1, r2, ip, asr #21 │ │ │ │ + rsbeq r9, r3, r6, asr #9 │ │ │ │ + rsbeq r9, r3, r2, asr r4 │ │ │ │ + rsbeq r1, r2, r6, ror #20 │ │ │ │ + rsbeq r9, r3, r6, lsr #8 │ │ │ │ + rsbeq r1, r2, sl, lsr sl │ │ │ │ + rsbeq r9, r3, r6, lsl #8 │ │ │ │ + rsbeq r1, r2, sl, lsl sl │ │ │ │ + rsbeq r9, r3, r6, ror #7 │ │ │ │ + strdeq r1, [r2], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r9, r3, ip, lsr #7 │ │ │ │ + rsbeq r1, r2, r0, asr #19 │ │ │ │ + rsbeq r9, r3, r8, lsl #7 │ │ │ │ + mlseq r2, sl, r9, r1 │ │ │ │ + rsbeq r9, r3, r6, ror #6 │ │ │ │ + rsbeq r1, r2, r8, ror r9 │ │ │ │ + rsbeq r9, r3, sl, asr #6 │ │ │ │ + rsbeq r1, r2, ip, asr r9 │ │ │ │ + rsbeq r9, r3, lr, lsr #6 │ │ │ │ + rsbeq r1, r2, r0, asr #18 │ │ │ │ + rsbeq r9, r3, r2, lsl r3 │ │ │ │ + rsbeq r1, r2, r4, lsr #18 │ │ │ │ + strdeq r9, [r3], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r1, r2, r8, lsl #18 │ │ │ │ + ldrdeq r9, [r3], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r1, r2, ip, ror #17 │ │ │ │ + rsbeq r9, r3, sl, lsl #5 │ │ │ │ + mlseq r2, lr, r8, r1 │ │ │ │ + rsbeq r9, r3, sl, ror #4 │ │ │ │ + rsbeq r1, r2, lr, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed23d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r0, asr #31 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ strcs r3, [sl], #-3327 @ 0xfffff301 │ │ │ │ @ instruction: 0x21204a4d │ │ │ │ @@ -452174,31 +452174,31 @@ │ │ │ │ @ instruction: 0x46214816 │ │ │ │ @ instruction: 0xf64b4478 │ │ │ │ @ instruction: 0xe797f997 │ │ │ │ cdp 6, 2, cr15, cr2, cr4, {2} │ │ │ │ @ instruction: 0xffffe84b │ │ │ │ rsbeq r1, sp, r2, asr #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq r9, [r3], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r9, r3, r8, asr #4 │ │ │ │ - rsbeq r9, r3, sl, asr #2 │ │ │ │ - rsbeq r1, r2, lr, asr r7 │ │ │ │ + rsbeq r9, r3, r6, lsl #4 │ │ │ │ + rsbeq r9, r3, r0, asr r2 │ │ │ │ + rsbeq r9, r3, r2, asr r1 │ │ │ │ + rsbeq r1, r2, r6, ror #14 │ │ │ │ rsbeq r1, sp, r8, ror lr │ │ │ │ strdeq r0, [r0], -fp │ │ │ │ - rsbeq r9, r3, r0, lsl #2 │ │ │ │ - rsbeq r1, r2, r4, lsl r7 │ │ │ │ + rsbeq r9, r3, r8, lsl #2 │ │ │ │ + rsbeq r1, r2, ip, lsl r7 │ │ │ │ @ instruction: 0xffffe613 │ │ │ │ @ instruction: 0xffffe54d │ │ │ │ - rsbeq r9, r3, r2, asr #1 │ │ │ │ - ldrdeq r1, [r2], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq r9, r3, r8, lsr #1 │ │ │ │ - strhteq r1, [r2], #-108 @ 0xffffff94 │ │ │ │ + rsbeq r9, r3, sl, asr #1 │ │ │ │ + ldrdeq r1, [r2], #-110 @ 0xffffff92 @ │ │ │ │ + strhteq r9, [r3], #-0 │ │ │ │ + rsbeq r1, r2, r4, asr #13 │ │ │ │ @ instruction: 0xffffe4d7 │ │ │ │ - rsbeq r9, r3, ip, ror r0 │ │ │ │ - mlseq r2, r0, r6, r1 │ │ │ │ + rsbeq r9, r3, r4, lsl #1 │ │ │ │ + mlseq r2, r8, r6, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed23eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff26f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -452208,16 +452208,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf894f64b │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf64b4478 │ │ │ │ blls 24b21c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r8, r3, ip, ror #31 │ │ │ │ - rsbeq r1, r2, r0, lsl #12 │ │ │ │ + strdeq r8, [r3], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r1, r2, r8, lsl #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed2f910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -452321,18 +452321,18 @@ │ │ │ │ bleq 448754 │ │ │ │ blvc 1408774 │ │ │ │ blhi 3c889c │ │ │ │ svclt 0x0000e7bc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ - rsbeq r8, r3, r8, ror #31 │ │ │ │ - rsbeq r4, r3, lr, lsl #12 │ │ │ │ - rsbeq r8, r3, r0, asr #31 │ │ │ │ - rsbeq r4, r3, r6, ror #11 │ │ │ │ + strdeq r8, [r3], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r4, r3, r6, lsl r6 │ │ │ │ + rsbeq r8, r3, r8, asr #31 │ │ │ │ + rsbeq r4, r3, lr, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed240c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ stc2l 2, cr15, [r6], #372 @ 0x174 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @@ -452344,16 +452344,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64a300c │ │ │ │ stmdami r5, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf83ef64b │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - strhteq r8, [r3], #-234 @ 0xffffff16 │ │ │ │ - ldrdeq r1, [r2], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r8, r3, r2, asr #29 │ │ │ │ + rsbeq r1, r2, r6, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed24118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s16 d25, d13, d1 │ │ │ │ bls 24c218 │ │ │ │ @@ -452366,16 +452366,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64a300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf812f64b │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r8, r3, r2, ror #28 │ │ │ │ - rsbeq r1, r2, r6, lsl #7 │ │ │ │ + rsbeq r8, r3, sl, ror #28 │ │ │ │ + rsbeq r1, r2, lr, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed24170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 750ef8 │ │ │ │ blmi 779190 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -452396,15 +452396,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ stcl 6, cr15, [r4], #-272 @ 0xfffffef0 │ │ │ │ rsbeq r1, sp, lr, ror sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, r3, ip, lsr #28 │ │ │ │ + rsbeq r8, r3, r4, lsr lr │ │ │ │ rsbeq r1, sp, r6, asr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed241e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ @@ -452431,16 +452431,16 @@ │ │ │ │ stmdami r7, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff94f64a │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq r8, r3, r6, ror #26 │ │ │ │ - rsbeq r1, r2, sl, lsl #5 │ │ │ │ + rsbeq r8, r3, lr, ror #26 │ │ │ │ + mlseq r2, r2, r2, r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed24274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2d0f5c │ │ │ │ blmi fe2f92b4 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -452558,50 +452558,50 @@ │ │ │ │ @ instruction: 0xf04f718c │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf64a300c │ │ │ │ stmdami r7!, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf64a4478 │ │ │ │ ldrb pc, [sp, -pc, lsl #29] @ │ │ │ │ - bl 88ab74 │ │ │ │ + bl 88ab74 │ │ │ │ ... │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00c33333 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r1, sp, sl, ror r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, r3, r2, lsr sp │ │ │ │ + rsbeq r8, r3, sl, lsr sp │ │ │ │ @ instruction: 0xffffff2f │ │ │ │ - rsbeq r8, r3, ip, lsl #27 │ │ │ │ - rsbeq r8, r3, r2, lsr #26 │ │ │ │ + mlseq r3, r4, sp, r8 │ │ │ │ + rsbeq r8, r3, sl, lsr #26 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - mlseq r3, lr, ip, r8 │ │ │ │ - rsbeq r1, r2, r2, asr #3 │ │ │ │ + rsbeq r8, r3, r6, lsr #25 │ │ │ │ + rsbeq r1, r2, sl, asr #3 │ │ │ │ ldrdeq r1, [sp], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r8, r3, sl, ror #24 │ │ │ │ - rsbeq r1, r2, lr, lsl #3 │ │ │ │ + rsbeq r8, r3, r2, ror ip │ │ │ │ + mlseq r2, r6, r1, r1 │ │ │ │ @ instruction: 0xfffffe0d │ │ │ │ @ instruction: 0xfffffda3 │ │ │ │ - rsbeq r8, r3, ip, lsr #24 │ │ │ │ - rsbeq r1, r2, r0, asr r1 │ │ │ │ - rsbeq r8, r3, r2, lsl ip │ │ │ │ - rsbeq r1, r2, r6, lsr r1 │ │ │ │ + rsbeq r8, r3, r4, lsr ip │ │ │ │ + rsbeq r1, r2, r8, asr r1 │ │ │ │ + rsbeq r8, r3, sl, lsl ip │ │ │ │ + rsbeq r1, r2, lr, lsr r1 │ │ │ │ @ instruction: 0xfffffd09 │ │ │ │ @ instruction: 0xfffffb23 │ │ │ │ - mlseq r3, r6, fp, r8 │ │ │ │ - strhteq r1, [r2], #-10 │ │ │ │ - rsbeq r8, r3, ip, ror fp │ │ │ │ - rsbeq r1, r2, r0, lsr #1 │ │ │ │ - rsbeq r8, r3, lr, asr fp │ │ │ │ - rsbeq r1, r2, r0, lsl #1 │ │ │ │ + mlseq r3, lr, fp, r8 │ │ │ │ + rsbeq r1, r2, r2, asr #1 │ │ │ │ + rsbeq r8, r3, r4, lsl #23 │ │ │ │ + rsbeq r1, r2, r8, lsr #1 │ │ │ │ + rsbeq r8, r3, r6, ror #22 │ │ │ │ + rsbeq r1, r2, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed244fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -452610,16 +452610,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64a300c │ │ │ │ stmdami r5, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 6, 2, cr15, cr8, cr10, {2} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r8, r3, lr, lsl #21 │ │ │ │ - strhteq r0, [r2], #-242 @ 0xffffff0e │ │ │ │ + mlseq r3, r6, sl, r8 │ │ │ │ + strhteq r0, [r2], #-250 @ 0xffffff06 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed24544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx fec09cc4 │ │ │ │ ldc 6, cr4, [pc, #12] @ 1cd360 │ │ │ │ andcs r7, r0, #8, 22 @ 0x2000 │ │ │ │ @@ -452656,15 +452656,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf644bd30 │ │ │ │ svclt 0x0000ea5a │ │ │ │ rsbeq r1, sp, sl, ror #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r8, [r3], #-162 @ 0xffffff5e │ │ │ │ + strhteq r8, [r3], #-170 @ 0xffffff56 │ │ │ │ rsbeq r1, sp, r0, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed24600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ @ instruction: 0xf850f37b │ │ │ │ @@ -452686,16 +452686,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r4], {74} @ 0x4a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf64a4478 │ │ │ │ blls 24ca9c │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r8, r3, r0, asr #20 │ │ │ │ - rsbeq r0, r2, r0, lsl #29 │ │ │ │ + rsbeq r8, r3, r8, asr #20 │ │ │ │ + rsbeq r0, r2, r8, lsl #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 388930 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1a0b7b4 │ │ │ │ stclmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -452910,32 +452910,32 @@ │ │ │ │ ldmdami r7, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf64a4478 │ │ │ │ @ instruction: 0xe7d5fbd1 │ │ │ │ ldmda ip, {r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbeq r1, sp, sl, ror #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r6, r3, r0, lsr #26 │ │ │ │ - rsbeq r8, r3, ip, lsr #19 │ │ │ │ - rsbeq r0, r2, ip, ror #27 │ │ │ │ + rsbeq r6, r3, r8, lsr #26 │ │ │ │ + strhteq r8, [r3], #-148 @ 0xffffff6c │ │ │ │ + strdeq r0, [r2], #-212 @ 0xffffff2c @ │ │ │ │ rsbeq r1, sp, r6, lsl #10 │ │ │ │ - rsbeq r8, r3, r4, asr #18 │ │ │ │ - rsbeq r8, r3, r4, lsr r8 │ │ │ │ - rsbeq r0, r2, r4, ror ip │ │ │ │ - rsbeq r8, r3, r0, lsl #16 │ │ │ │ - rsbeq r0, r2, r0, asr #24 │ │ │ │ - rsbeq r8, r3, r8, ror #15 │ │ │ │ - rsbeq r0, r2, r8, lsr #24 │ │ │ │ - rsbeq r8, r3, r8, asr r7 │ │ │ │ - mlseq r2, r8, fp, r0 │ │ │ │ - rsbeq r8, r3, r8, lsl r7 │ │ │ │ - rsbeq r0, r2, r6, asr fp │ │ │ │ - ldrdeq r8, [r3], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r8, r3, r6, asr #13 │ │ │ │ - rsbeq r0, r2, r4, lsl #22 │ │ │ │ + rsbeq r8, r3, ip, asr #18 │ │ │ │ + rsbeq r8, r3, ip, lsr r8 │ │ │ │ + rsbeq r0, r2, ip, ror ip │ │ │ │ + rsbeq r8, r3, r8, lsl #16 │ │ │ │ + rsbeq r0, r2, r8, asr #24 │ │ │ │ + strdeq r8, [r3], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r0, r2, r0, lsr ip │ │ │ │ + rsbeq r8, r3, r0, ror #14 │ │ │ │ + rsbeq r0, r2, r0, lsr #23 │ │ │ │ + rsbeq r8, r3, r0, lsr #14 │ │ │ │ + rsbeq r0, r2, lr, asr fp │ │ │ │ + ldrdeq r8, [r3], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r8, r3, lr, asr #13 │ │ │ │ + rsbeq r0, r2, ip, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 288cf0 >::_M_default_append(unsigned int)@@Base+0x33ec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ strmi r4, [sl], r4, lsl #12 │ │ │ │ @ instruction: 0xf8df4608 │ │ │ │ @@ -453033,15 +453033,15 @@ │ │ │ │ @ instruction: 0x0c03eb41 │ │ │ │ ldmdavs r1!, {r1, r4, fp, ip}^ │ │ │ │ vmlseq.f64 d14, d12, d14 │ │ │ │ movweq lr, #11192 @ 0x2bb8 │ │ │ │ andeq lr, lr, #107520 @ 0x1a400 │ │ │ │ bl 1253cfc │ │ │ │ ldmib r6, {r0, r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ - bne 8919e4 │ │ │ │ + bne 8919e4 │ │ │ │ @ instruction: 0x46886970 │ │ │ │ andeq lr, r0, #100352 @ 0x18800 │ │ │ │ addmi r4, r3, #8, 12 @ 0x800000 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ bl 1e5f410 │ │ │ │ svclt 0x00b80101 │ │ │ │ ldcvs 6, cr4, [r2], #580 @ 0x244 │ │ │ │ @@ -453350,53 +453350,53 @@ │ │ │ │ @ instruction: 0xffa6f649 │ │ │ │ ldrtmi r4, [r9], -fp, lsr #16 │ │ │ │ @ instruction: 0xf64a4478 │ │ │ │ ldr pc, [r6], -r1, ror #16 │ │ │ │ rsbeq r1, sp, r8, lsr #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r1, sp, r8, ror r1 │ │ │ │ - rsbeq r8, r3, r4, asr #8 │ │ │ │ - rsbeq r0, r2, r2, lsl #17 │ │ │ │ - rsbeq r3, r4, ip, lsr r4 │ │ │ │ - strdeq r8, [r3], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r0, r2, r8, lsr r8 │ │ │ │ - strhteq r8, [r3], #-54 @ 0xffffffca │ │ │ │ - strdeq r0, [r2], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r8, r3, ip, lsl #7 │ │ │ │ - rsbeq r0, r2, ip, asr #15 │ │ │ │ + rsbeq r8, r3, ip, asr #8 │ │ │ │ + rsbeq r0, r2, sl, lsl #17 │ │ │ │ + rsbeq r3, r4, r4, asr #8 │ │ │ │ + rsbeq r8, r3, r2, lsl #8 │ │ │ │ + rsbeq r0, r2, r0, asr #16 │ │ │ │ + strhteq r8, [r3], #-62 @ 0xffffffc2 │ │ │ │ + strdeq r0, [r2], #-124 @ 0xffffff84 @ │ │ │ │ + mlseq r3, r4, r3, r8 │ │ │ │ + ldrdeq r0, [r2], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r8, r3, r0, ror #6 │ │ │ │ + rsbeq r0, r2, r0, lsr #15 │ │ │ │ rsbeq r8, r3, r8, asr r3 │ │ │ │ - mlseq r2, r8, r7, r0 │ │ │ │ - rsbeq r8, r3, r0, asr r3 │ │ │ │ - ldrdeq r8, [r3], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r8, r3, r2, ror #5 │ │ │ │ @ instruction: 0xfffff855 │ │ │ │ - rsbeq r8, r3, sl, asr #6 │ │ │ │ - rsbeq r8, r3, r6, lsl r3 │ │ │ │ - mlseq r3, r0, r2, r8 │ │ │ │ - rsbeq r8, r3, r2, lsr r2 │ │ │ │ - rsbeq r0, r2, r2, ror r6 │ │ │ │ - rsbeq r8, r3, r8, lsl r2 │ │ │ │ - rsbeq r0, r2, r8, asr r6 │ │ │ │ - strdeq r8, [r3], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r0, r2, ip, lsr r6 │ │ │ │ - strhteq r8, [r3], #-22 @ 0xffffffea │ │ │ │ - strdeq r0, [r2], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r8, r3, ip, ror #2 │ │ │ │ - rsbeq r0, r2, ip, lsr #11 │ │ │ │ - rsbeq r8, r3, r2, asr #1 │ │ │ │ - rsbeq r0, r2, r2, lsl #10 │ │ │ │ - rsbeq r8, r3, r6, lsr #1 │ │ │ │ - rsbeq r0, r2, r6, ror #9 │ │ │ │ - rsbeq r8, r3, r0, asr #32 │ │ │ │ - rsbeq r0, r2, lr, ror r4 │ │ │ │ - rsbeq r8, r3, sl, lsl r0 │ │ │ │ - rsbeq r8, r3, r4, lsl #1 │ │ │ │ - rsbeq r8, r3, r0 │ │ │ │ - rsbeq r0, r2, r0, asr #8 │ │ │ │ - rsbeq r7, r3, r4, ror #31 │ │ │ │ - rsbeq r0, r2, r4, lsr #8 │ │ │ │ + rsbeq r8, r3, r2, asr r3 │ │ │ │ + rsbeq r8, r3, lr, lsl r3 │ │ │ │ + mlseq r3, r8, r2, r8 │ │ │ │ + rsbeq r8, r3, sl, lsr r2 │ │ │ │ + rsbeq r0, r2, sl, ror r6 │ │ │ │ + rsbeq r8, r3, r0, lsr #4 │ │ │ │ + rsbeq r0, r2, r0, ror #12 │ │ │ │ + rsbeq r8, r3, r4, lsl #4 │ │ │ │ + rsbeq r0, r2, r4, asr #12 │ │ │ │ + strhteq r8, [r3], #-30 @ 0xffffffe2 │ │ │ │ + strdeq r0, [r2], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r8, r3, r4, ror r1 │ │ │ │ + strhteq r0, [r2], #-84 @ 0xffffffac │ │ │ │ + rsbeq r8, r3, sl, asr #1 │ │ │ │ + rsbeq r0, r2, sl, lsl #10 │ │ │ │ + rsbeq r8, r3, lr, lsr #1 │ │ │ │ + rsbeq r0, r2, lr, ror #9 │ │ │ │ + rsbeq r8, r3, r8, asr #32 │ │ │ │ + rsbeq r0, r2, r6, lsl #9 │ │ │ │ + rsbeq r8, r3, r2, lsr #32 │ │ │ │ + rsbeq r8, r3, ip, lsl #1 │ │ │ │ + rsbeq r8, r3, r8 │ │ │ │ + rsbeq r0, r2, r8, asr #8 │ │ │ │ + rsbeq r7, r3, ip, ror #31 │ │ │ │ + rsbeq r0, r2, ip, lsr #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed2516c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r0, ror #8 │ │ │ │ ldrbcc pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -453674,76 +453674,76 @@ │ │ │ │ svccc 0x00a99999 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq r0, sp, lr, ror sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r7, [r3], #-224 @ 0xffffff20 @ │ │ │ │ + ldrdeq r7, [r3], #-232 @ 0xffffff18 @ │ │ │ │ @ instruction: 0xfffff87d │ │ │ │ - rsbeq r7, r3, lr, asr pc │ │ │ │ - ldrdeq r7, [r3], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r7, r3, r6, ror #30 │ │ │ │ + ldrdeq r7, [r3], #-232 @ 0xffffff18 @ │ │ │ │ ldrdeq r0, [r0], -r9 │ │ │ │ - rsbeq r7, r3, r2, lsl #29 │ │ │ │ - rsbeq r0, r2, r2, asr #5 │ │ │ │ + rsbeq r7, r3, sl, lsl #29 │ │ │ │ + rsbeq r0, r2, sl, asr #5 │ │ │ │ ldrdeq r0, [sp], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r7, r3, lr, asr #28 │ │ │ │ - rsbeq r0, r2, lr, lsl #5 │ │ │ │ + rsbeq r7, r3, r6, asr lr │ │ │ │ + mlseq r2, r6, r2, r0 │ │ │ │ @ instruction: 0xfffff321 │ │ │ │ @ instruction: 0xfffff2cf │ │ │ │ - rsbeq r7, r3, r0, lsl lr │ │ │ │ - rsbeq r0, r2, r0, asr r2 │ │ │ │ - strdeq r7, [r3], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq r0, r2, r6, lsr r2 │ │ │ │ - rsbeq r2, r3, ip, asr #31 │ │ │ │ - rsbeq r7, r3, sl, lsr #29 │ │ │ │ - rsbeq r4, r3, sl, ror #11 │ │ │ │ - rsbeq r7, r3, sl, lsr #29 │ │ │ │ - rsbeq r7, r3, r8, lsl #27 │ │ │ │ - rsbeq r0, r2, r8, asr #3 │ │ │ │ - rsbeq r7, r3, lr, ror #26 │ │ │ │ - rsbeq r0, r2, lr, lsr #3 │ │ │ │ - strdeq r2, [r3], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r7, r3, r2, ror lr │ │ │ │ - rsbeq r7, r3, sl, lsr #26 │ │ │ │ - rsbeq r0, r2, sl, ror #2 │ │ │ │ - rsbeq r3, r3, r4, ror r7 │ │ │ │ - rsbeq r7, r3, r2, asr lr │ │ │ │ - rsbeq r7, r3, r6, ror #25 │ │ │ │ - rsbeq r0, r2, r6, lsr #2 │ │ │ │ - rsbeq r7, r3, r8, asr #25 │ │ │ │ - rsbeq r0, r2, r6, lsl #2 │ │ │ │ - strdeq r2, [r3], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r7, r3, ip, lsl #28 │ │ │ │ - rsbeq r7, r3, r0, lsl #25 │ │ │ │ - rsbeq r0, r2, r0, asr #1 │ │ │ │ - strdeq r7, [r3], #-208 @ 0xffffff30 @ │ │ │ │ - strdeq r2, [r3], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq r7, r3, r6, lsr ip │ │ │ │ - rsbeq r0, r2, r6, ror r0 │ │ │ │ - rsbeq r7, r3, ip, asr #27 │ │ │ │ - rsbeq r3, r3, r6, ror lr │ │ │ │ - strdeq r7, [r3], #-180 @ 0xffffff4c @ │ │ │ │ - rsbeq r0, r2, r4, lsr r0 │ │ │ │ - strhteq r7, [r3], #-214 @ 0xffffff2a │ │ │ │ + rsbeq r7, r3, r8, lsl lr │ │ │ │ + rsbeq r0, r2, r8, asr r2 │ │ │ │ + strdeq r7, [r3], #-222 @ 0xffffff22 @ │ │ │ │ + rsbeq r0, r2, lr, lsr r2 │ │ │ │ + ldrdeq r2, [r3], #-244 @ 0xffffff0c @ │ │ │ │ + strhteq r7, [r3], #-226 @ 0xffffff1e │ │ │ │ + strdeq r4, [r3], #-82 @ 0xffffffae @ │ │ │ │ + strhteq r7, [r3], #-226 @ 0xffffff1e │ │ │ │ + mlseq r3, r0, sp, r7 │ │ │ │ + ldrdeq r0, [r2], #-16 @ │ │ │ │ + rsbeq r7, r3, r6, ror sp │ │ │ │ + strhteq r0, [r2], #-22 @ 0xffffffea │ │ │ │ + strdeq r2, [r3], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r7, r3, sl, ror lr │ │ │ │ + rsbeq r7, r3, r2, lsr sp │ │ │ │ + rsbeq r0, r2, r2, ror r1 │ │ │ │ + rsbeq r3, r3, ip, ror r7 │ │ │ │ + rsbeq r7, r3, sl, asr lr │ │ │ │ + rsbeq r7, r3, lr, ror #25 │ │ │ │ + rsbeq r0, r2, lr, lsr #2 │ │ │ │ + ldrdeq r7, [r3], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r0, r2, lr, lsl #2 │ │ │ │ + strdeq r2, [r3], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r7, r3, r4, lsl lr │ │ │ │ + rsbeq r7, r3, r8, lsl #25 │ │ │ │ + rsbeq r0, r2, r8, asr #1 │ │ │ │ strdeq r7, [r3], #-216 @ 0xffffff28 @ │ │ │ │ - strhteq r7, [r3], #-176 @ 0xffffff50 │ │ │ │ - strdeq pc, [r1], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r4, r3, r0, lsr #32 │ │ │ │ - ldrdeq r7, [r3], #-222 @ 0xffffff22 @ │ │ │ │ - rsbeq r7, r3, r2, ror fp │ │ │ │ - strhteq pc, [r1], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r4, r3, r6, asr #32 │ │ │ │ - rsbeq r7, r3, r8, asr #27 │ │ │ │ - rsbeq r7, r3, r8, lsr fp │ │ │ │ - rsbeq pc, r1, r8, ror pc @ │ │ │ │ - rsbeq r4, r3, r0, ror #1 │ │ │ │ - mlseq r3, lr, sp, r7 │ │ │ │ - rsbeq r7, r3, lr, ror #21 │ │ │ │ - rsbeq pc, r1, lr, lsr #30 │ │ │ │ + rsbeq r2, r3, r2, lsl #28 │ │ │ │ + rsbeq r7, r3, lr, lsr ip │ │ │ │ + rsbeq r0, r2, lr, ror r0 │ │ │ │ + ldrdeq r7, [r3], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r3, r3, lr, ror lr │ │ │ │ + strdeq r7, [r3], #-188 @ 0xffffff44 @ │ │ │ │ + rsbeq r0, r2, ip, lsr r0 │ │ │ │ + strhteq r7, [r3], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r7, r3, r0, lsl #28 │ │ │ │ + strhteq r7, [r3], #-184 @ 0xffffff48 │ │ │ │ + strdeq pc, [r1], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r4, r3, r8, lsr #32 │ │ │ │ + rsbeq r7, r3, r6, ror #27 │ │ │ │ + rsbeq r7, r3, sl, ror fp │ │ │ │ + strhteq pc, [r1], #-250 @ 0xffffff06 @ │ │ │ │ + rsbeq r4, r3, lr, asr #32 │ │ │ │ + ldrdeq r7, [r3], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r7, r3, r0, asr #22 │ │ │ │ + rsbeq pc, r1, r0, lsl #31 │ │ │ │ + rsbeq r4, r3, r8, ror #1 │ │ │ │ + rsbeq r7, r3, r6, lsr #27 │ │ │ │ + strdeq r7, [r3], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq pc, r1, r6, lsr pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed256dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -453753,16 +453753,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [ip], #-292 @ 0xfffffedc │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6494478 │ │ │ │ blls 24d9ec │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mlseq r3, r0, r9, r7 │ │ │ │ - ldrdeq pc, [r1], #-208 @ 0xffffff30 @ │ │ │ │ + mlseq r3, r8, r9, r7 │ │ │ │ + ldrdeq pc, [r1], #-216 @ 0xffffff28 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed2572c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xf9b4f25c │ │ │ │ blvc 509bb8 │ │ │ │ @@ -453815,17 +453815,17 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ ldc2 6, cr15, [ip], #292 @ 0x124 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r7, r3, r8, lsr #23 │ │ │ │ - rsbeq r7, r3, lr, asr fp │ │ │ │ - ldrdeq pc, [r1], #-202 @ 0xffffff36 @ │ │ │ │ + strhteq r7, [r3], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r7, r3, r6, ror #22 │ │ │ │ + rsbeq pc, r1, r2, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed25830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7925b8 │ │ │ │ blmi 7ba850 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -453847,15 +453847,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf643bd30 │ │ │ │ svclt 0x0000e904 │ │ │ │ strhteq r0, [sp], #-62 @ 0xffffffc2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, r3, sl, lsl #22 │ │ │ │ + rsbeq r7, r3, r2, lsl fp │ │ │ │ rsbeq r0, sp, r4, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed258ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ mrc2 3, 7, pc, cr10, cr9, {3} │ │ │ │ @@ -453877,16 +453877,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 218c026 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6494478 │ │ │ │ blls 24d7f0 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r7, r3, r8, asr sl │ │ │ │ - ldrdeq pc, [r1], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r7, r3, r0, ror #20 │ │ │ │ + ldrdeq pc, [r1], #-188 @ 0xffffff44 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed25924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ vmax.s16 d20, d12, d8 │ │ │ │ @ instruction: 0x4604f8b7 │ │ │ │ stmdavs fp!, {r3, r5, r9, sl, lr}^ │ │ │ │ @@ -453914,17 +453914,17 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6494478 │ │ │ │ @ instruction: 0xf04ffbf3 │ │ │ │ ldclt 0, cr3, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r7, r3, r8, lsl sl │ │ │ │ - rsbeq r7, r3, lr, asr #19 │ │ │ │ - rsbeq pc, r1, r8, asr #22 │ │ │ │ + rsbeq r7, r3, r0, lsr #20 │ │ │ │ + ldrdeq r7, [r3], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq pc, r1, r0, asr fp @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 289c78 >::_M_default_append(unsigned int)@@Base+0x4374> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq c0cafc │ │ │ │ stcmi 2, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ bmi e0030 │ │ │ │ @@ -454177,36 +454177,36 @@ │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ tstls pc, #32, 10 @ 0x8000000 │ │ │ │ svclt 0x0000e03b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r0, sp, r0, lsr #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, r3, sl, asr r9 │ │ │ │ - rsbeq r7, r3, r6, asr #16 │ │ │ │ - rsbeq pc, r1, r2, asr #19 │ │ │ │ - rsbeq fp, r1, r8, lsl #8 │ │ │ │ - strdeq r7, [r3], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq pc, r1, r4, ror r9 @ │ │ │ │ - rsbeq r7, r3, r0, lsr #15 │ │ │ │ - rsbeq pc, r1, r2, lsr #18 │ │ │ │ + rsbeq r7, r3, r2, ror #18 │ │ │ │ + rsbeq r7, r3, lr, asr #16 │ │ │ │ + rsbeq pc, r1, sl, asr #19 │ │ │ │ + rsbeq fp, r1, r0, lsl r4 │ │ │ │ + rsbeq r7, r3, r0, lsl #16 │ │ │ │ + rsbeq pc, r1, ip, ror r9 @ │ │ │ │ + rsbeq r7, r3, r8, lsr #15 │ │ │ │ + rsbeq pc, r1, sl, lsr #18 │ │ │ │ rsbeq r0, sp, r0, lsr #32 │ │ │ │ - ldrdeq r7, [r3], #-106 @ 0xffffff96 @ │ │ │ │ - rsbeq pc, r1, r6, asr r8 @ │ │ │ │ - rsbeq r7, r3, r0, asr #13 │ │ │ │ - rsbeq pc, r1, ip, lsr r8 @ │ │ │ │ - rsbeq r7, r3, r2, ror r6 │ │ │ │ - rsbeq pc, r1, lr, ror #15 │ │ │ │ - rsbeq r7, r3, r8, asr r6 │ │ │ │ - ldrdeq pc, [r1], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r7, r3, lr, asr r6 │ │ │ │ - rsbeq r7, r3, r8, lsl #12 │ │ │ │ - rsbeq pc, r1, r4, lsl #15 │ │ │ │ - rsbeq r7, r3, sl, asr #11 │ │ │ │ - rsbeq r7, r3, r0, asr #11 │ │ │ │ + rsbeq r7, r3, r2, ror #13 │ │ │ │ + rsbeq pc, r1, lr, asr r8 @ │ │ │ │ + rsbeq r7, r3, r8, asr #13 │ │ │ │ + rsbeq pc, r1, r4, asr #16 │ │ │ │ + rsbeq r7, r3, sl, ror r6 │ │ │ │ + strdeq pc, [r1], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r7, r3, r0, ror #12 │ │ │ │ + ldrdeq pc, [r1], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r7, r3, r6, ror #12 │ │ │ │ + rsbeq r7, r3, r0, lsl r6 │ │ │ │ + rsbeq pc, r1, ip, lsl #15 │ │ │ │ + ldrdeq r7, [r3], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r7, r3, r8, asr #11 │ │ │ │ bleq 24b054 │ │ │ │ vabal.s8 q2, d16, d11 │ │ │ │ @ instruction: 0xf8da80ec │ │ │ │ b 159ac34 │ │ │ │ @ instruction: 0xf853088b │ │ │ │ @ instruction: 0xf893302b │ │ │ │ @ instruction: 0x0712211d │ │ │ │ @@ -454562,56 +454562,56 @@ │ │ │ │ ldrbtmi r7, [r8], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf648300c │ │ │ │ stmdami lr!, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 6, 13, cr15, cr10, cr8, {2} │ │ │ │ svclt 0x0000e72d │ │ │ │ ... │ │ │ │ - rsbeq r7, r3, sl, ror r3 │ │ │ │ - strhteq r7, [r3], #-32 @ 0xffffffe0 │ │ │ │ - rsbeq pc, r1, ip, lsr #8 │ │ │ │ - mlseq r3, r8, r2, r7 │ │ │ │ - rsbeq pc, r1, r4, lsl r4 @ │ │ │ │ - rsbeq r7, r3, r4, ror r2 │ │ │ │ - strdeq pc, [r1], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r7, r3, sl, asr r2 │ │ │ │ - ldrdeq pc, [r1], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq r7, r3, sl, asr #4 │ │ │ │ - rsbeq r7, r3, lr, lsl #4 │ │ │ │ - rsbeq pc, r1, sl, lsl #7 │ │ │ │ - rsbeq r7, r3, r4, asr #3 │ │ │ │ - rsbeq pc, r1, r0, asr #6 │ │ │ │ - rsbeq sl, r1, r2, ror sp │ │ │ │ - rsbeq r7, r3, ip, lsr r1 │ │ │ │ - strhteq pc, [r1], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r7, r3, r4, lsr #2 │ │ │ │ - rsbeq pc, r1, r0, lsr #5 │ │ │ │ - strhteq r1, [r3], #-230 @ 0xffffff1a │ │ │ │ - strdeq r7, [r3], #-8 @ │ │ │ │ - rsbeq pc, r1, r4, ror r2 @ │ │ │ │ - rsbeq r7, r3, r0, ror #1 │ │ │ │ - rsbeq pc, r1, ip, asr r2 @ │ │ │ │ - rsbeq r7, r3, r8, asr #1 │ │ │ │ - rsbeq pc, r1, r4, asr #4 │ │ │ │ - mlseq r3, r0, r0, r7 │ │ │ │ - rsbeq pc, r1, ip, lsl #4 │ │ │ │ - rsbeq r7, r3, r6, ror r0 │ │ │ │ - strdeq pc, [r1], #-18 @ 0xffffffee @ │ │ │ │ - rsbeq r7, r3, ip, asr #32 │ │ │ │ - rsbeq pc, r1, r8, asr #3 │ │ │ │ - rsbeq r7, r3, sl, lsl r0 │ │ │ │ - mlseq r1, r4, r1, pc @ │ │ │ │ - strdeq r6, [r3], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq pc, r1, r8, ror r1 @ │ │ │ │ - rsbeq r6, r3, r0, ror #31 │ │ │ │ - rsbeq pc, r1, ip, asr r1 @ │ │ │ │ - rsbeq r6, r3, r4, asr #31 │ │ │ │ - rsbeq pc, r1, r0, asr #2 │ │ │ │ - mlseq r3, sl, pc, r6 @ │ │ │ │ - rsbeq pc, r1, r6, lsl r1 @ │ │ │ │ + rsbeq r7, r3, r2, lsl #7 │ │ │ │ + strhteq r7, [r3], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq pc, r1, r4, lsr r4 @ │ │ │ │ + rsbeq r7, r3, r0, lsr #5 │ │ │ │ + rsbeq pc, r1, ip, lsl r4 @ │ │ │ │ + rsbeq r7, r3, ip, ror r2 │ │ │ │ + strdeq pc, [r1], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r7, r3, r2, ror #4 │ │ │ │ + ldrdeq pc, [r1], #-62 @ 0xffffffc2 @ │ │ │ │ + rsbeq r7, r3, r2, asr r2 │ │ │ │ + rsbeq r7, r3, r6, lsl r2 │ │ │ │ + mlseq r1, r2, r3, pc @ │ │ │ │ + rsbeq r7, r3, ip, asr #3 │ │ │ │ + rsbeq pc, r1, r8, asr #6 │ │ │ │ + rsbeq sl, r1, sl, ror sp │ │ │ │ + rsbeq r7, r3, r4, asr #2 │ │ │ │ + rsbeq pc, r1, r0, asr #5 │ │ │ │ + rsbeq r7, r3, ip, lsr #2 │ │ │ │ + rsbeq pc, r1, r8, lsr #5 │ │ │ │ + strhteq r1, [r3], #-238 @ 0xffffff12 │ │ │ │ + rsbeq r7, r3, r0, lsl #2 │ │ │ │ + rsbeq pc, r1, ip, ror r2 @ │ │ │ │ + rsbeq r7, r3, r8, ror #1 │ │ │ │ + rsbeq pc, r1, r4, ror #4 │ │ │ │ + ldrdeq r7, [r3], #-0 @ │ │ │ │ + rsbeq pc, r1, ip, asr #4 │ │ │ │ + mlseq r3, r8, r0, r7 │ │ │ │ + rsbeq pc, r1, r4, lsl r2 @ │ │ │ │ + rsbeq r7, r3, lr, ror r0 │ │ │ │ + strdeq pc, [r1], #-26 @ 0xffffffe6 @ │ │ │ │ + rsbeq r7, r3, r4, asr r0 │ │ │ │ + ldrdeq pc, [r1], #-16 @ │ │ │ │ + rsbeq r7, r3, r2, lsr #32 │ │ │ │ + mlseq r1, ip, r1, pc @ │ │ │ │ + rsbeq r7, r3, r4 │ │ │ │ + rsbeq pc, r1, r0, lsl #3 │ │ │ │ + rsbeq r6, r3, r8, ror #31 │ │ │ │ + rsbeq pc, r1, r4, ror #2 │ │ │ │ + rsbeq r6, r3, ip, asr #31 │ │ │ │ + rsbeq pc, r1, r8, asr #2 │ │ │ │ + rsbeq r6, r3, r2, lsr #31 │ │ │ │ + rsbeq pc, r1, lr, lsl r1 @ │ │ │ │ @ instruction: 0x46484952 │ │ │ │ vqshl.u32 q10, , q1 │ │ │ │ teqplt r8, r5, ror r9 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46484d50 │ │ │ │ @ instruction: 0x4629447d │ │ │ │ mcrr2 3, 6, pc, r6, cr3 @ │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ @@ -454687,31 +454687,31 @@ │ │ │ │ vtst.8 d20, d0, d5 │ │ │ │ @ instruction: 0x462c2111 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r0, #-288]! @ 0xfffffee0 │ │ │ │ @ instruction: 0x46294812 │ │ │ │ @ instruction: 0xf6484478 │ │ │ │ @ instruction: 0xe62efddb │ │ │ │ - rsbeq r6, r3, r8, lsr pc │ │ │ │ - rsbeq r6, r3, r8, lsr pc │ │ │ │ - rsbeq r7, r1, r0, ror r0 │ │ │ │ - strhteq pc, [r1], #-24 @ 0xffffffe8 @ │ │ │ │ - rsbeq r1, r3, ip, asr fp │ │ │ │ - strdeq r2, [r3], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r2, r3, r8, ror #25 │ │ │ │ - rsbeq r6, r3, r4, lsr lr │ │ │ │ - strhteq lr, [r1], #-240 @ 0xffffff10 │ │ │ │ - rsbeq r6, r3, r4, lsl lr │ │ │ │ - mlseq r1, r0, pc, lr @ │ │ │ │ - rsbeq r6, r3, r6, ror #27 │ │ │ │ - rsbeq lr, r1, r2, ror #30 │ │ │ │ - strhteq r6, [r3], #-216 @ 0xffffff28 │ │ │ │ - rsbeq lr, r1, r4, lsr pc │ │ │ │ - mlseq r3, ip, sp, r6 │ │ │ │ - rsbeq lr, r1, r8, lsl pc │ │ │ │ + rsbeq r6, r3, r0, asr #30 │ │ │ │ + rsbeq r6, r3, r0, asr #30 │ │ │ │ + rsbeq r7, r1, r8, ror r0 │ │ │ │ + rsbeq pc, r1, r0, asr #3 │ │ │ │ + rsbeq r1, r3, r4, ror #22 │ │ │ │ + strdeq r2, [r3], #-202 @ 0xffffff36 @ │ │ │ │ + strdeq r2, [r3], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r6, r3, ip, lsr lr │ │ │ │ + strhteq lr, [r1], #-248 @ 0xffffff08 │ │ │ │ + rsbeq r6, r3, ip, lsl lr │ │ │ │ + mlseq r1, r8, pc, lr @ │ │ │ │ + rsbeq r6, r3, lr, ror #27 │ │ │ │ + rsbeq lr, r1, sl, ror #30 │ │ │ │ + rsbeq r6, r3, r0, asr #27 │ │ │ │ + rsbeq lr, r1, ip, lsr pc │ │ │ │ + rsbeq r6, r3, r4, lsr #27 │ │ │ │ + rsbeq lr, r1, r0, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed26614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ blx 118bd90 │ │ │ │ ldrdmi pc, [r8], r0 │ │ │ │ @@ -454754,18 +454754,18 @@ │ │ │ │ stc2 6, cr15, [r0], #288 @ 0x120 │ │ │ │ stmdbls r3, {r3, r5, r9, sl, lr} │ │ │ │ ldc2l 6, cr15, [ip, #-288] @ 0xfffffee0 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r6, r3, r8, lsl sp │ │ │ │ - rsbeq r6, r3, sl, ror #25 │ │ │ │ - strhteq r6, [r3], #-198 @ 0xffffff3a │ │ │ │ - rsbeq lr, r1, sl, lsr lr │ │ │ │ + rsbeq r6, r3, r0, lsr #26 │ │ │ │ + strdeq r6, [r3], #-194 @ 0xffffff3e @ │ │ │ │ + strhteq r6, [r3], #-206 @ 0xffffff32 │ │ │ │ + rsbeq lr, r1, r2, asr #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 28a9a4 >::_M_default_append(unsigned int)@@Base+0x50a0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ bl 1e0d878 │ │ │ │ @ instruction: 0xf8dfb0a1 │ │ │ │ @@ -454803,15 +454803,15 @@ │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ movsvs pc, #12582912 @ 0xc00000 │ │ │ │ bleq 120ae68 │ │ │ │ blvc 28a9d8 >::_M_default_append(unsigned int)@@Base+0x50d4> │ │ │ │ bleq ff3cb060 │ │ │ │ blx 60b158 │ │ │ │ ldrbmi sp, [r0], -r2, asr #25 │ │ │ │ - blx 88c380 │ │ │ │ + blx 88c380 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ bleq 120ae84 │ │ │ │ movsvs pc, #12582912 @ 0xc00000 │ │ │ │ blvc 28a9f8 >::_M_default_append(unsigned int)@@Base+0x50f4> │ │ │ │ bleq ff3cb080 │ │ │ │ blx 60b178 │ │ │ │ @ instruction: 0x4658dcb2 │ │ │ │ @@ -454966,15 +454966,15 @@ │ │ │ │ andls r4, r6, fp, ror r4 │ │ │ │ vrshl.u16 d25, d14, d4 │ │ │ │ strmi pc, [r7], -r5, ror #31 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 7b0000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8df81e5 │ │ │ │ - bge 8559a8 │ │ │ │ + bge 8559a8 │ │ │ │ @ instruction: 0x46509018 │ │ │ │ vqshl.u32 q10, , │ │ │ │ @ instruction: 0x4605f9f1 │ │ │ │ stmdacs r1, {r0, r1, r2, r9, sl, lr} │ │ │ │ eorhi pc, ip, #0 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x11bbf240 │ │ │ │ @@ -455032,15 +455032,15 @@ │ │ │ │ @ instruction: 0xf9f6f646 │ │ │ │ andsls r9, r7, r6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #280 @ 0x118 │ │ │ │ stmib sp, {r0, r3, r4, r9, fp, sp, pc}^ │ │ │ │ ldmdbge r8, {r0, r8, r9, ip, sp} │ │ │ │ @ instruction: 0x4650ab1c │ │ │ │ - blge 874530 │ │ │ │ + blge 874530 │ │ │ │ ldrsbls pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ stc2l 3, cr15, [r8], #408 @ 0x198 │ │ │ │ stmdacs r1, {r0, r1, r2, r9, sl, lr} │ │ │ │ adchi pc, r2, r0, asr #32 │ │ │ │ ldmdals r9, {r8, r9, sp} │ │ │ │ @ instruction: 0x461d4698 │ │ │ │ rsb r9, r9, lr, lsl #8 │ │ │ │ @@ -455404,23 +455404,23 @@ │ │ │ │ blpl 50b518 │ │ │ │ blvc 90b51c │ │ │ │ @ instruction: 0xf9fef35d │ │ │ │ svc 0x0026f641 │ │ │ │ blpl 50b568 │ │ │ │ bleq 70affc │ │ │ │ blvs 90b570 │ │ │ │ - blvc 88b574 │ │ │ │ + blvc 88b574 │ │ │ │ blvs 134b714 │ │ │ │ blvs 90b53c │ │ │ │ stmdals pc, {r0, r1, r3, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf641990c │ │ │ │ blls 40bb6c │ │ │ │ tsteq r2, r3, asr #19 │ │ │ │ stmdals r6, {r0, r1, r7, r8, fp, lr} │ │ │ │ - bleq 88b594 │ │ │ │ + bleq 88b594 │ │ │ │ vqshl.u32 q10, , │ │ │ │ @ instruction: 0x4605f875 │ │ │ │ stmdacs r1, {r0, r1, r2, r9, sl, lr} │ │ │ │ ldmdami pc!, {r0, r1, r2, r4, r5, ip, lr, pc}^ @ │ │ │ │ bicsne pc, sp, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff60f647 │ │ │ │ @@ -455458,18 +455458,18 @@ │ │ │ │ ldrbtmi r7, [r8], #-495 @ 0xfffffe11 │ │ │ │ @ instruction: 0xf647300c │ │ │ │ stmdami r3!, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xffd8f647 │ │ │ │ ldrbmi lr, [r0], -r4, asr #8 │ │ │ │ @ instruction: 0xf948f387 │ │ │ │ - blvc 88b64c │ │ │ │ + blvc 88b64c │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ blvc 120b8bc │ │ │ │ - blvc 88b618 │ │ │ │ + blvc 88b618 │ │ │ │ mrc 6, 5, lr, cr4, cr1, {4} │ │ │ │ vsqrt.f64 d21, d4 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvc 134bab4 │ │ │ │ @ instruction: 0xf57fe4f4 │ │ │ │ mrc 13, 5, sl, cr0, cr1, {0} │ │ │ │ vldr d3, [r4, #792] @ 0x318 │ │ │ │ @@ -455499,73 +455499,73 @@ │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ strdeq pc, [ip], #-72 @ 0xffffffb8 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq pc, [ip], #-70 @ 0xffffffba @ │ │ │ │ @ instruction: 0xffffeeab │ │ │ │ - rsbeq r6, r3, r2, lsl sl │ │ │ │ - rsbeq r6, r3, r4, ror #19 │ │ │ │ - rsbeq fp, r1, r0, lsr #17 │ │ │ │ - rsbeq r6, r3, ip, lsl #18 │ │ │ │ - rsbeq lr, r1, r6, lsl #21 │ │ │ │ - strdeq r6, [r3], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq lr, r1, sl, ror #20 │ │ │ │ - ldrdeq r6, [r3], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq lr, r1, lr, asr #20 │ │ │ │ - rsbeq r6, r3, sl, lsr #17 │ │ │ │ - rsbeq lr, r1, r4, lsr #20 │ │ │ │ - rsbeq r6, r3, r0, lsr #17 │ │ │ │ - rsbeq r6, r3, sl, lsl r7 │ │ │ │ - rsbeq r6, r3, r6, asr #13 │ │ │ │ - rsbeq lr, r1, lr, lsr r8 │ │ │ │ - rsbeq r6, r3, r2, ror #12 │ │ │ │ - ldrdeq lr, [r1], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq r6, r3, r8, lsl r6 │ │ │ │ - mlseq r1, r2, r7, lr │ │ │ │ - strdeq r6, [r3], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq lr, r1, r2, ror r7 │ │ │ │ - ldrdeq r6, [r3], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq lr, r1, lr, asr #14 │ │ │ │ - rsbeq r6, r3, sl, lsr #11 │ │ │ │ - rsbeq lr, r1, r2, lsr #14 │ │ │ │ - mlseq r3, lr, r5, r6 │ │ │ │ - rsbeq r6, r3, r8, asr r5 │ │ │ │ - rsbeq r6, r3, r8, lsl r6 │ │ │ │ - rsbeq r6, r3, ip, lsr r5 │ │ │ │ - strhteq lr, [r1], #-102 @ 0xffffff9a │ │ │ │ - rsbeq r6, r3, lr, lsl r5 │ │ │ │ - mlseq r1, r8, r6, lr │ │ │ │ - ldrdeq r6, [r3], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq lr, r1, ip, asr #12 │ │ │ │ - rsbeq fp, r1, sl, lsr r4 │ │ │ │ - mlseq r3, sl, r4, r6 │ │ │ │ - rsbeq lr, r1, r4, lsl r6 │ │ │ │ - rsbeq fp, r1, r8, lsl #8 │ │ │ │ - rsbeq fp, r1, lr, lsr #6 │ │ │ │ - rsbeq r6, r3, ip, asr #6 │ │ │ │ - rsbeq lr, r1, r8, asr #9 │ │ │ │ - rsbeq r6, r3, r6, lsr #6 │ │ │ │ - rsbeq lr, r1, r2, lsr #9 │ │ │ │ - rsbeq fp, r1, ip, lsr #3 │ │ │ │ - rsbeq r6, r3, ip, lsl r2 │ │ │ │ - mlseq r1, r8, r3, lr │ │ │ │ - rsbeq r6, r3, r2, lsl #4 │ │ │ │ - rsbeq lr, r1, lr, ror r3 │ │ │ │ - strdeq r6, [r3], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r6, r3, r8, asr #3 │ │ │ │ - rsbeq lr, r1, r4, asr #6 │ │ │ │ - rsbeq fp, r1, r2, lsr r1 │ │ │ │ - mlseq r3, r6, r1, r6 │ │ │ │ - rsbeq lr, r1, r2, lsl r3 │ │ │ │ - rsbeq r6, r3, r6, asr #2 │ │ │ │ - rsbeq lr, r1, r2, asr #5 │ │ │ │ - rsbeq fp, r1, r6, lsr r1 │ │ │ │ - rsbeq r6, r3, r4, lsl r1 │ │ │ │ - mlseq r1, r0, r2, lr │ │ │ │ + rsbeq r6, r3, sl, lsl sl │ │ │ │ + rsbeq r6, r3, ip, ror #19 │ │ │ │ + rsbeq fp, r1, r8, lsr #17 │ │ │ │ + rsbeq r6, r3, r4, lsl r9 │ │ │ │ + rsbeq lr, r1, lr, lsl #21 │ │ │ │ + strdeq r6, [r3], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq lr, r1, r2, ror sl │ │ │ │ + ldrdeq r6, [r3], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq lr, r1, r6, asr sl │ │ │ │ + strhteq r6, [r3], #-130 @ 0xffffff7e │ │ │ │ + rsbeq lr, r1, ip, lsr #20 │ │ │ │ + rsbeq r6, r3, r8, lsr #17 │ │ │ │ + rsbeq r6, r3, r2, lsr #14 │ │ │ │ + rsbeq r6, r3, lr, asr #13 │ │ │ │ + rsbeq lr, r1, r6, asr #16 │ │ │ │ + rsbeq r6, r3, sl, ror #12 │ │ │ │ + rsbeq lr, r1, r4, ror #15 │ │ │ │ + rsbeq r6, r3, r0, lsr #12 │ │ │ │ + mlseq r1, sl, r7, lr │ │ │ │ + rsbeq r6, r3, r2, lsl #12 │ │ │ │ + rsbeq lr, r1, sl, ror r7 │ │ │ │ + ldrdeq r6, [r3], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq lr, r1, r6, asr r7 │ │ │ │ + strhteq r6, [r3], #-82 @ 0xffffffae │ │ │ │ + rsbeq lr, r1, sl, lsr #14 │ │ │ │ + rsbeq r6, r3, r6, lsr #11 │ │ │ │ + rsbeq r6, r3, r0, ror #10 │ │ │ │ + rsbeq r6, r3, r0, lsr #12 │ │ │ │ + rsbeq r6, r3, r4, asr #10 │ │ │ │ + strhteq lr, [r1], #-110 @ 0xffffff92 │ │ │ │ + rsbeq r6, r3, r6, lsr #10 │ │ │ │ + rsbeq lr, r1, r0, lsr #13 │ │ │ │ + ldrdeq r6, [r3], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbeq lr, r1, r4, asr r6 │ │ │ │ + rsbeq fp, r1, r2, asr #8 │ │ │ │ + rsbeq r6, r3, r2, lsr #9 │ │ │ │ + rsbeq lr, r1, ip, lsl r6 │ │ │ │ + rsbeq fp, r1, r0, lsl r4 │ │ │ │ + rsbeq fp, r1, r6, lsr r3 │ │ │ │ + rsbeq r6, r3, r4, asr r3 │ │ │ │ + ldrdeq lr, [r1], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r6, r3, lr, lsr #6 │ │ │ │ + rsbeq lr, r1, sl, lsr #9 │ │ │ │ + strhteq fp, [r1], #-20 @ 0xffffffec │ │ │ │ + rsbeq r6, r3, r4, lsr #4 │ │ │ │ + rsbeq lr, r1, r0, lsr #7 │ │ │ │ + rsbeq r6, r3, sl, lsl #4 │ │ │ │ + rsbeq lr, r1, r6, lsl #7 │ │ │ │ + rsbeq r6, r3, r4, lsl #4 │ │ │ │ + ldrdeq r6, [r3], #-16 @ │ │ │ │ + rsbeq lr, r1, ip, asr #6 │ │ │ │ + rsbeq fp, r1, sl, lsr r1 │ │ │ │ + mlseq r3, lr, r1, r6 │ │ │ │ + rsbeq lr, r1, sl, lsl r3 │ │ │ │ + rsbeq r6, r3, lr, asr #2 │ │ │ │ + rsbeq lr, r1, sl, asr #5 │ │ │ │ + rsbeq fp, r1, lr, lsr r1 │ │ │ │ + rsbeq r6, r3, ip, lsl r1 │ │ │ │ + mlseq r1, r8, r2, lr │ │ │ │ stmdals r6, {r1, r2, r3, r4, r5, r6, r8, fp, lr} │ │ │ │ bleq 20cb7ec │ │ │ │ vqshl.u32 q10, , q1 │ │ │ │ strmi pc, [r7], -sp, asr #30 │ │ │ │ tstle r8, r1, lsl #16 │ │ │ │ blcs 1f6de0 │ │ │ │ mcrge 4, 4, pc, cr4, cr15, {1} @ │ │ │ │ @@ -455685,26 +455685,26 @@ │ │ │ │ tstpmi r4, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ andcc pc, ip, #166912 @ 0x28c00 │ │ │ │ blx 4d63c2 │ │ │ │ bl 1258b68 │ │ │ │ str r0, [r0, r1, lsl #4] │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - strdeq sl, [r1], #-252 @ 0xffffff04 @ │ │ │ │ - strhteq r5, [r3], #-248 @ 0xffffff08 │ │ │ │ - rsbeq lr, r1, r4, lsr r1 │ │ │ │ - mlseq r3, ip, pc, r5 @ │ │ │ │ - rsbeq lr, r1, r8, lsl r1 │ │ │ │ - rsbeq r5, r3, lr, asr pc │ │ │ │ - ldrdeq lr, [r1], #-10 @ │ │ │ │ - ldrdeq r5, [r3], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r5, r3, sl, ror lr │ │ │ │ - strdeq sp, [r1], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r5, r3, lr, asr lr │ │ │ │ - ldrdeq sp, [r1], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq fp, r1, r4 │ │ │ │ + rsbeq r5, r3, r0, asr #31 │ │ │ │ + rsbeq lr, r1, ip, lsr r1 │ │ │ │ + rsbeq r5, r3, r4, lsr #31 │ │ │ │ + rsbeq lr, r1, r0, lsr #2 │ │ │ │ + rsbeq r5, r3, r6, ror #30 │ │ │ │ + rsbeq lr, r1, r2, ror #1 │ │ │ │ + rsbeq r5, r3, r4, ror #29 │ │ │ │ + rsbeq r5, r3, r2, lsl #29 │ │ │ │ + strdeq sp, [r1], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r5, r3, r6, ror #28 │ │ │ │ + ldrdeq sp, [r1], #-254 @ 0xffffff02 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed2759c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r8, lsr #10 │ │ │ │ strcc pc, [r4, #-2271]! @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -456030,85 +456030,85 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq lr, ip, lr, asr #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r3, r4, lsr #27 │ │ │ │ + rsbeq r5, r3, ip, lsr #27 │ │ │ │ @ instruction: 0xfffff101 │ │ │ │ - rsbeq r5, r3, r8, lsr lr │ │ │ │ - rsbeq r5, r3, r2, lsl #27 │ │ │ │ + rsbeq r5, r3, r0, asr #28 │ │ │ │ + rsbeq r5, r3, sl, lsl #27 │ │ │ │ andeq r0, r0, r5, lsl r6 │ │ │ │ - rsbeq r5, r3, ip, lsl #26 │ │ │ │ - rsbeq sp, r1, r6, lsl #29 │ │ │ │ + rsbeq r5, r3, r4, lsl sp │ │ │ │ + rsbeq sp, r1, lr, lsl #29 │ │ │ │ mlseq ip, ip, r5, lr │ │ │ │ - ldrdeq r5, [r3], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq sp, r1, sl, asr #28 │ │ │ │ + ldrdeq r5, [r3], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq sp, r1, r2, asr lr │ │ │ │ @ instruction: 0xffffe187 │ │ │ │ @ instruction: 0xffffe06f │ │ │ │ - rsbeq r5, r3, sl, lsl #25 │ │ │ │ - rsbeq sp, r1, r4, lsl #28 │ │ │ │ - rsbeq r5, r3, ip, ror #24 │ │ │ │ - rsbeq sp, r1, r6, ror #27 │ │ │ │ + mlseq r3, r2, ip, r5 │ │ │ │ + rsbeq sp, r1, ip, lsl #28 │ │ │ │ + rsbeq r5, r3, r4, ror ip │ │ │ │ + rsbeq sp, r1, lr, ror #27 │ │ │ │ @ instruction: 0xffffe217 │ │ │ │ @ instruction: 0xffffeef3 │ │ │ │ - rsbeq r5, r3, r8, lsr #24 │ │ │ │ - rsbeq sp, r1, r4, lsr #27 │ │ │ │ - rsbeq r5, r3, lr, lsl #24 │ │ │ │ - rsbeq sp, r1, sl, lsl #27 │ │ │ │ - rsbeq r5, r3, r4, ror #23 │ │ │ │ - rsbeq sp, r1, r0, ror #26 │ │ │ │ - rsbeq r0, r3, sl, ror #21 │ │ │ │ - strdeq r5, [r3], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq r5, r3, ip, lsl #23 │ │ │ │ - rsbeq sp, r1, r8, lsl #26 │ │ │ │ - rsbeq r5, r3, lr, ror #22 │ │ │ │ - rsbeq sp, r1, r8, ror #25 │ │ │ │ - rsbeq r0, r3, ip, lsr #20 │ │ │ │ - rsbeq r5, r3, r2, lsr #25 │ │ │ │ - rsbeq r5, r3, r6, lsr #22 │ │ │ │ - rsbeq sp, r1, r2, lsr #25 │ │ │ │ - rsbeq r5, r3, r0, ror #24 │ │ │ │ - rsbeq r0, r3, r2, ror sl │ │ │ │ - rsbeq r5, r3, lr, asr #21 │ │ │ │ - rsbeq sp, r1, sl, asr #24 │ │ │ │ - mlseq r3, r4, sl, r0 │ │ │ │ - rsbeq r5, r3, lr, lsr ip │ │ │ │ - rsbeq r5, r3, sl, lsl #21 │ │ │ │ - rsbeq sp, r1, r6, lsl #24 │ │ │ │ - rsbeq r5, r3, ip, lsl ip │ │ │ │ - rsbeq r5, r3, sl, asr ip │ │ │ │ - rsbeq r5, r3, r6, asr #20 │ │ │ │ - rsbeq sp, r1, r2, asr #23 │ │ │ │ - rsbeq r1, r3, r8, asr #3 │ │ │ │ - rsbeq r5, r3, lr, lsr #24 │ │ │ │ - strdeq r5, [r3], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq sp, r1, sl, ror fp │ │ │ │ - rsbeq r1, r3, lr, lsr #23 │ │ │ │ - rsbeq r5, r3, ip, lsl #24 │ │ │ │ - rsbeq r5, r3, r4, asr #19 │ │ │ │ - rsbeq sp, r1, r0, asr #22 │ │ │ │ - strdeq r5, [r3], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r5, r3, r6, lsr #24 │ │ │ │ - rsbeq r5, r3, sl, lsl #19 │ │ │ │ - rsbeq sp, r1, r6, lsl #22 │ │ │ │ + rsbeq r5, r3, r0, lsr ip │ │ │ │ + rsbeq sp, r1, ip, lsr #27 │ │ │ │ rsbeq r5, r3, r6, lsl ip │ │ │ │ - rsbeq r5, r3, r0, asr ip │ │ │ │ - rsbeq r5, r3, r0, asr r9 │ │ │ │ - rsbeq sp, r1, ip, asr #21 │ │ │ │ - rsbeq r1, r3, r0, ror #22 │ │ │ │ + mlseq r1, r2, sp, sp │ │ │ │ + rsbeq r5, r3, ip, ror #23 │ │ │ │ + rsbeq sp, r1, r8, ror #26 │ │ │ │ + strdeq r0, [r3], #-162 @ 0xffffff5e @ │ │ │ │ + strdeq r5, [r3], #-200 @ 0xffffff38 @ │ │ │ │ + mlseq r3, r4, fp, r5 │ │ │ │ + rsbeq sp, r1, r0, lsl sp │ │ │ │ + rsbeq r5, r3, r6, ror fp │ │ │ │ + strdeq sp, [r1], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq r0, r3, r4, lsr sl │ │ │ │ + rsbeq r5, r3, sl, lsr #25 │ │ │ │ + rsbeq r5, r3, lr, lsr #22 │ │ │ │ + rsbeq sp, r1, sl, lsr #25 │ │ │ │ + rsbeq r5, r3, r8, ror #24 │ │ │ │ + rsbeq r0, r3, sl, ror sl │ │ │ │ + ldrdeq r5, [r3], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq sp, r1, r2, asr ip │ │ │ │ + mlseq r3, ip, sl, r0 │ │ │ │ + rsbeq r5, r3, r6, asr #24 │ │ │ │ + mlseq r3, r2, sl, r5 │ │ │ │ + rsbeq sp, r1, lr, lsl #24 │ │ │ │ + rsbeq r5, r3, r4, lsr #24 │ │ │ │ + rsbeq r5, r3, r2, ror #24 │ │ │ │ + rsbeq r5, r3, lr, asr #20 │ │ │ │ + rsbeq sp, r1, sl, asr #23 │ │ │ │ + ldrdeq r1, [r3], #-16 @ │ │ │ │ rsbeq r5, r3, r6, lsr ip │ │ │ │ - rsbeq r5, r3, r6, lsl r9 │ │ │ │ - mlseq r1, r2, sl, sp │ │ │ │ - strhteq r5, [r3], #-194 @ 0xffffff3e │ │ │ │ - rsbeq r5, r3, r8, lsl #25 │ │ │ │ - rsbeq r5, r3, r0, lsl ip │ │ │ │ - ldrdeq r5, [r3], #-130 @ 0xffffff7e @ │ │ │ │ - rsbeq sp, r1, lr, asr #20 │ │ │ │ + rsbeq r5, r3, r6, lsl #20 │ │ │ │ + rsbeq sp, r1, r2, lsl #23 │ │ │ │ + strhteq r1, [r3], #-182 @ 0xffffff4a │ │ │ │ + rsbeq r5, r3, r4, lsl ip │ │ │ │ + rsbeq r5, r3, ip, asr #19 │ │ │ │ + rsbeq sp, r1, r8, asr #22 │ │ │ │ + strdeq r5, [r3], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r5, r3, lr, lsr #24 │ │ │ │ + mlseq r3, r2, r9, r5 │ │ │ │ + rsbeq sp, r1, lr, lsl #22 │ │ │ │ + rsbeq r5, r3, lr, lsl ip │ │ │ │ + rsbeq r5, r3, r8, asr ip │ │ │ │ + rsbeq r5, r3, r8, asr r9 │ │ │ │ + ldrdeq sp, [r1], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r1, r3, r8, ror #22 │ │ │ │ + rsbeq r5, r3, lr, lsr ip │ │ │ │ + rsbeq r5, r3, lr, lsl r9 │ │ │ │ + mlseq r1, sl, sl, sp │ │ │ │ + strhteq r5, [r3], #-202 @ 0xffffff36 │ │ │ │ + mlseq r3, r0, ip, r5 │ │ │ │ + rsbeq r5, r3, r8, lsl ip │ │ │ │ + ldrdeq r5, [r3], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq sp, r1, r6, asr sl │ │ │ │ rscsvc pc, fp, #82837504 @ 0x4f00000 │ │ │ │ andls r4, r3, #16, 18 @ 0x40000 │ │ │ │ stmib sp, {r0, r2, r9, sp}^ │ │ │ │ @ instruction: 0xf1052601 │ │ │ │ bmi 551814 │ │ │ │ strls r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ ldrbtmi r4, [sl], #-1145 @ 0xfffffb87 │ │ │ │ @@ -456119,18 +456119,18 @@ │ │ │ │ vadd.i8 d20, d0, d8 │ │ │ │ ldrbtmi r5, [r8], #-370 @ 0xfffffe8e │ │ │ │ @ instruction: 0xf647300c │ │ │ │ stmdami r6, {r0, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx feb0e350 │ │ │ │ svclt 0x0000e510 │ │ │ │ - rsbeq r5, r3, ip, ror fp │ │ │ │ - rsbeq r5, r3, r6, lsl #22 │ │ │ │ - rsbeq r5, r3, lr, lsr #14 │ │ │ │ - rsbeq sp, r1, sl, lsr #17 │ │ │ │ + rsbeq r5, r3, r4, lsl #23 │ │ │ │ + rsbeq r5, r3, lr, lsl #22 │ │ │ │ + rsbeq r5, r3, r6, lsr r7 │ │ │ │ + strhteq sp, [r1], #-130 @ 0xffffff7e │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed27c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [ip], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -456140,16 +456140,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9c2f647 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6474478 │ │ │ │ blls 24f478 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r5, r3, r0, ror #13 │ │ │ │ - rsbeq sp, r1, ip, asr r8 │ │ │ │ + rsbeq r5, r3, r8, ror #13 │ │ │ │ + rsbeq sp, r1, r4, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed27c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vmax.s16 d20, d9, d8 │ │ │ │ @ instruction: 0x4601fefb │ │ │ │ vmax.u32 d20, d9, d16 │ │ │ │ @@ -456175,16 +456175,16 @@ │ │ │ │ stmdami r8, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 108e424 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r5, r3, lr, lsr #21 │ │ │ │ - ldrdeq sp, [r1], #-118 @ 0xffffff8a @ │ │ │ │ + strhteq r5, [r3], #-166 @ 0xffffff5a │ │ │ │ + ldrdeq sp, [r1], #-126 @ 0xffffff82 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed27d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 714ad4 │ │ │ │ blmi 73cd48 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -456204,15 +456204,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf640bd10 │ │ │ │ svclt 0x0000ee8a │ │ │ │ rsbeq sp, ip, r2, asr #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r3, r4, ror #20 │ │ │ │ + rsbeq r5, r3, ip, ror #20 │ │ │ │ mlseq ip, r0, lr, sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30c058 >::_M_default_append(unsigned int)@@Base+0x86754> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ ldrmi fp, [sl], sp, lsr #1 │ │ │ │ @@ -456700,24 +456700,24 @@ │ │ │ │ blhi 124cdfc │ │ │ │ blvs 120cc14 │ │ │ │ bleq ff20ce00 │ │ │ │ svclt 0x0000e743 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq sp, ip, r0, asr #28 │ │ │ │ - rsbeq r5, r3, r6, lsl #19 │ │ │ │ - rsbeq sp, r1, ip, lsr #13 │ │ │ │ + rsbeq r5, r3, lr, lsl #19 │ │ │ │ + strhteq sp, [r1], #-100 @ 0xffffff9c │ │ │ │ rsbeq sp, ip, r2, asr #27 │ │ │ │ - rsbeq r5, r3, r8, asr r9 │ │ │ │ - ldrdeq r5, [r3], #-130 @ 0xffffff7e @ │ │ │ │ - strdeq sp, [r1], #-88 @ 0xffffffa8 @ │ │ │ │ - rsbeq r5, r3, sl, ror #14 │ │ │ │ - rsbeq r5, r3, lr, ror #11 │ │ │ │ - rsbeq sp, r1, r6, lsl r3 │ │ │ │ - rsbeq r5, r3, r4, ror r4 │ │ │ │ + rsbeq r5, r3, r0, ror #18 │ │ │ │ + ldrdeq r5, [r3], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq sp, r1, r0, lsl #12 │ │ │ │ + rsbeq r5, r3, r2, ror r7 │ │ │ │ + strdeq r5, [r3], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq sp, r1, lr, lsl r3 │ │ │ │ + rsbeq r5, r3, ip, ror r4 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, fp, ip, pc} │ │ │ │ rschi pc, r6, r0 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ movwcc r9, #6924 @ 0x1b0c │ │ │ │ @ instruction: 0xf8d4930c │ │ │ │ blcs 1dd714 │ │ │ │ svcge 0x0049f77f │ │ │ │ @@ -457079,41 +457079,41 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1c0f244 │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx a8f252 │ │ │ │ svclt 0x0000e737 │ │ │ │ ... │ │ │ │ - mlseq r3, r8, sp, r3 │ │ │ │ - rsbeq r4, r3, lr, lsl #28 │ │ │ │ - rsbeq ip, r1, r4, lsr fp │ │ │ │ - ldrdeq r4, [r3], #-218 @ 0xffffff26 @ │ │ │ │ - rsbeq ip, r1, r2, lsl #22 │ │ │ │ - rsbeq r4, r3, r8, lsr #27 │ │ │ │ - ldrdeq ip, [r1], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r4, r3, r2, lsl #27 │ │ │ │ - rsbeq ip, r1, sl, lsr #21 │ │ │ │ - rsbeq r4, r3, r6, ror #26 │ │ │ │ - rsbeq ip, r1, ip, lsl #21 │ │ │ │ - rsbeq r4, r3, ip, asr #26 │ │ │ │ - rsbeq ip, r1, r2, ror sl │ │ │ │ - rsbeq r4, r3, r2, lsr sp │ │ │ │ - rsbeq ip, r1, r8, asr sl │ │ │ │ - rsbeq r4, r3, r8, lsl sp │ │ │ │ - rsbeq ip, r1, lr, lsr sl │ │ │ │ - strdeq r4, [r3], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq ip, r1, r4, lsr #20 │ │ │ │ - ldrdeq r4, [r3], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq ip, r1, r6, lsl #20 │ │ │ │ - strhteq r4, [r3], #-206 @ 0xffffff32 │ │ │ │ - rsbeq ip, r1, r6, ror #19 │ │ │ │ - mlseq r3, lr, ip, r4 │ │ │ │ - rsbeq ip, r1, r6, asr #19 │ │ │ │ - rsbeq r4, r3, r0, lsl #25 │ │ │ │ - rsbeq ip, r1, r6, lsr #19 │ │ │ │ + rsbeq r3, r3, r0, lsr #27 │ │ │ │ + rsbeq r4, r3, r6, lsl lr │ │ │ │ + rsbeq ip, r1, ip, lsr fp │ │ │ │ + rsbeq r4, r3, r2, ror #27 │ │ │ │ + rsbeq ip, r1, sl, lsl #22 │ │ │ │ + strhteq r4, [r3], #-208 @ 0xffffff30 │ │ │ │ + ldrdeq ip, [r1], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r4, r3, sl, lsl #27 │ │ │ │ + strhteq ip, [r1], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r4, r3, lr, ror #26 │ │ │ │ + mlseq r1, r4, sl, ip │ │ │ │ + rsbeq r4, r3, r4, asr sp │ │ │ │ + rsbeq ip, r1, sl, ror sl │ │ │ │ + rsbeq r4, r3, sl, lsr sp │ │ │ │ + rsbeq ip, r1, r0, ror #20 │ │ │ │ + rsbeq r4, r3, r0, lsr #26 │ │ │ │ + rsbeq ip, r1, r6, asr #20 │ │ │ │ + rsbeq r4, r3, r6, lsl #26 │ │ │ │ + rsbeq ip, r1, ip, lsr #20 │ │ │ │ + rsbeq r4, r3, r6, ror #25 │ │ │ │ + rsbeq ip, r1, lr, lsl #20 │ │ │ │ + rsbeq r4, r3, r6, asr #25 │ │ │ │ + rsbeq ip, r1, lr, ror #19 │ │ │ │ + rsbeq r4, r3, r6, lsr #25 │ │ │ │ + rsbeq ip, r1, lr, asr #19 │ │ │ │ + rsbeq r4, r3, r8, lsl #25 │ │ │ │ + rsbeq ip, r1, lr, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 38ce70 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ @ instruction: 0xc61cf8df │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @@ -457506,46 +457506,46 @@ │ │ │ │ bls 3d1f24 │ │ │ │ svclt 0x0000e50a │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbeq sp, ip, ip, lsr #32 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq sp, ip, r4 │ │ │ │ - rsbeq r4, r3, r0, asr #22 │ │ │ │ - rsbeq ip, r1, r6, ror #16 │ │ │ │ - rsbeq r4, r3, r8, lsr sl │ │ │ │ - rsbeq r4, r3, r4, ror #18 │ │ │ │ - rsbeq ip, r1, ip, lsl #13 │ │ │ │ - rsbeq r4, r3, r6, asr #18 │ │ │ │ - rsbeq ip, r1, lr, ror #12 │ │ │ │ - rsbeq r4, r3, r8, lsr #18 │ │ │ │ - rsbeq ip, r1, r0, asr r6 │ │ │ │ - rsbeq r4, r3, sl, lsl #18 │ │ │ │ - rsbeq ip, r1, r2, lsr r6 │ │ │ │ - ldrdeq r4, [r3], #-134 @ 0xffffff7a @ │ │ │ │ - strdeq ip, [r1], #-94 @ 0xffffffa2 @ │ │ │ │ - strhteq r4, [r3], #-136 @ 0xffffff78 │ │ │ │ - rsbeq r4, r3, sl, asr #16 │ │ │ │ - rsbeq ip, r1, r2, ror r5 │ │ │ │ - rsbeq r4, r3, sl, lsl r7 │ │ │ │ - rsbeq ip, r1, r2, asr #8 │ │ │ │ - strdeq r4, [r3], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq ip, r1, r8, lsl r4 │ │ │ │ - rsbeq r4, r3, lr, lsl #13 │ │ │ │ - strhteq ip, [r1], #-54 @ 0xffffffca │ │ │ │ - rsbeq r4, r3, r0, ror r6 │ │ │ │ - mlseq r1, r8, r3, ip │ │ │ │ - rsbeq r4, r3, r4, asr #12 │ │ │ │ - rsbeq ip, r1, ip, ror #6 │ │ │ │ - rsbeq r4, r3, r6, lsr #12 │ │ │ │ - rsbeq ip, r1, lr, asr #6 │ │ │ │ - strdeq r4, [r3], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq ip, r1, r6, lsr #6 │ │ │ │ - rsbeq r4, r3, r0, ror #11 │ │ │ │ - rsbeq ip, r1, r8, lsl #6 │ │ │ │ + rsbeq r4, r3, r8, asr #22 │ │ │ │ + rsbeq ip, r1, lr, ror #16 │ │ │ │ + rsbeq r4, r3, r0, asr #20 │ │ │ │ + rsbeq r4, r3, ip, ror #18 │ │ │ │ + mlseq r1, r4, r6, ip │ │ │ │ + rsbeq r4, r3, lr, asr #18 │ │ │ │ + rsbeq ip, r1, r6, ror r6 │ │ │ │ + rsbeq r4, r3, r0, lsr r9 │ │ │ │ + rsbeq ip, r1, r8, asr r6 │ │ │ │ + rsbeq r4, r3, r2, lsl r9 │ │ │ │ + rsbeq ip, r1, sl, lsr r6 │ │ │ │ + ldrdeq r4, [r3], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq ip, r1, r6, lsl #12 │ │ │ │ + rsbeq r4, r3, r0, asr #17 │ │ │ │ + rsbeq r4, r3, r2, asr r8 │ │ │ │ + rsbeq ip, r1, sl, ror r5 │ │ │ │ + rsbeq r4, r3, r2, lsr #14 │ │ │ │ + rsbeq ip, r1, sl, asr #8 │ │ │ │ + strdeq r4, [r3], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq ip, r1, r0, lsr #8 │ │ │ │ + mlseq r3, r6, r6, r4 │ │ │ │ + strhteq ip, [r1], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq r4, r3, r8, ror r6 │ │ │ │ + rsbeq ip, r1, r0, lsr #7 │ │ │ │ + rsbeq r4, r3, ip, asr #12 │ │ │ │ + rsbeq ip, r1, r4, ror r3 │ │ │ │ + rsbeq r4, r3, lr, lsr #12 │ │ │ │ + rsbeq ip, r1, r6, asr r3 │ │ │ │ + rsbeq r4, r3, r6, lsl #12 │ │ │ │ + rsbeq ip, r1, lr, lsr #6 │ │ │ │ + rsbeq r4, r3, r8, ror #11 │ │ │ │ + rsbeq ip, r1, r0, lsl r3 │ │ │ │ vmin.u16 q10, , q0 │ │ │ │ vmla.i8 d31, d0, d25 │ │ │ │ movwls r3, #910 @ 0x38e │ │ │ │ @ instruction: 0xf8df2204 │ │ │ │ ldmdbls r1, {r2, r8, sl, ip, sp} │ │ │ │ @ instruction: 0xf643447b │ │ │ │ andsls pc, r3, fp, lsr lr @ │ │ │ │ @@ -457863,63 +457863,63 @@ │ │ │ │ ldrbtmi r4, [r8], #-2101 @ 0xfffff7cb │ │ │ │ @ instruction: 0xf645300c │ │ │ │ ldmdami r4!, {r0, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ stc2 6, cr15, [r0, #-276] @ 0xfffffeec │ │ │ │ @ instruction: 0xf7ff9a07 │ │ │ │ svclt 0x0000ba37 │ │ │ │ - rsbeq r4, r3, ip, lsr r5 │ │ │ │ - strdeq r4, [r3], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq ip, r1, lr, lsl r2 │ │ │ │ - ldrdeq r4, [r3], #-72 @ 0xffffffb8 @ │ │ │ │ - strdeq ip, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r4, r3, r2, lsl #11 │ │ │ │ - rsbeq r7, r1, sl, lsr #24 │ │ │ │ - rsbeq r4, r3, r6, asr #8 │ │ │ │ - rsbeq ip, r1, ip, ror #2 │ │ │ │ - rsbeq r4, r3, r4, lsr #8 │ │ │ │ - rsbeq ip, r1, sl, asr #2 │ │ │ │ - strdeq r4, [r3], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq ip, r1, r8, lsl r1 │ │ │ │ - rsbeq r7, r1, ip, ror fp │ │ │ │ - rsbeq r4, r3, r2, asr #7 │ │ │ │ - rsbeq ip, r1, sl, ror #1 │ │ │ │ - strdeq lr, [r2], #-204 @ 0xffffff34 @ │ │ │ │ - mlseq r3, r2, r3, r4 │ │ │ │ - strhteq ip, [r1], #-10 │ │ │ │ - rsbeq r4, r3, r6, ror #6 │ │ │ │ - rsbeq ip, r1, lr, lsl #1 │ │ │ │ - mlseq r2, r2, pc, ip @ │ │ │ │ - rsbeq r4, r3, r4, lsr r3 │ │ │ │ - rsbeq ip, r1, ip, asr r0 │ │ │ │ - rsbeq r8, r1, r6, lsl #29 │ │ │ │ - rsbeq r4, r3, r0, lsl #6 │ │ │ │ - rsbeq ip, r1, r8, lsr #32 │ │ │ │ - ldrdeq r4, [r3], #-34 @ 0xffffffde @ │ │ │ │ - strdeq fp, [r1], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq r4, r3, r4, lsr #5 │ │ │ │ - rsbeq fp, r1, ip, asr #31 │ │ │ │ - rsbeq r4, r3, r8, ror r2 │ │ │ │ - rsbeq fp, r1, r0, lsr #31 │ │ │ │ - rsbeq r3, r1, r4, asr #31 │ │ │ │ - rsbeq ip, r1, ip, lsl #2 │ │ │ │ - rsbeq lr, r2, lr, lsr #23 │ │ │ │ - rsbeq r4, r3, ip, lsr #4 │ │ │ │ - rsbeq fp, r1, r4, asr pc │ │ │ │ - strdeq r4, [r3], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq fp, r1, r6, lsr #30 │ │ │ │ - rsbeq r4, r3, lr, lsr r2 │ │ │ │ - rsbeq r4, r3, r2, ror #2 │ │ │ │ - rsbeq r4, r3, ip, lsr #2 │ │ │ │ - rsbeq fp, r1, r4, asr lr │ │ │ │ - rsbeq r4, r3, ip, lsl #2 │ │ │ │ - rsbeq fp, r1, r4, lsr lr │ │ │ │ - rsbeq r4, r3, r4, asr #3 │ │ │ │ - rsbeq r4, r3, sl, lsr r0 │ │ │ │ - rsbeq fp, r1, r2, ror #26 │ │ │ │ + rsbeq r4, r3, r4, asr #10 │ │ │ │ + rsbeq r4, r3, r0, lsl #10 │ │ │ │ + rsbeq ip, r1, r6, lsr #4 │ │ │ │ + rsbeq r4, r3, r0, ror #9 │ │ │ │ + rsbeq ip, r1, r4, lsl #4 │ │ │ │ + rsbeq r4, r3, sl, lsl #11 │ │ │ │ + rsbeq r7, r1, r2, lsr ip │ │ │ │ + rsbeq r4, r3, lr, asr #8 │ │ │ │ + rsbeq ip, r1, r4, ror r1 │ │ │ │ + rsbeq r4, r3, ip, lsr #8 │ │ │ │ + rsbeq ip, r1, r2, asr r1 │ │ │ │ + strdeq r4, [r3], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq ip, r1, r0, lsr #2 │ │ │ │ + rsbeq r7, r1, r4, lsl #23 │ │ │ │ + rsbeq r4, r3, sl, asr #7 │ │ │ │ + strdeq ip, [r1], #-2 @ │ │ │ │ + rsbeq lr, r2, r4, lsl #26 │ │ │ │ + mlseq r3, sl, r3, r4 │ │ │ │ + rsbeq ip, r1, r2, asr #1 │ │ │ │ + rsbeq r4, r3, lr, ror #6 │ │ │ │ + mlseq r1, r6, r0, ip │ │ │ │ + mlseq r2, sl, pc, ip @ │ │ │ │ + rsbeq r4, r3, ip, lsr r3 │ │ │ │ + rsbeq ip, r1, r4, rrx │ │ │ │ + rsbeq r8, r1, lr, lsl #29 │ │ │ │ + rsbeq r4, r3, r8, lsl #6 │ │ │ │ + rsbeq ip, r1, r0, lsr r0 │ │ │ │ + ldrdeq r4, [r3], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq ip, r1, r2 │ │ │ │ + rsbeq r4, r3, ip, lsr #5 │ │ │ │ + ldrdeq fp, [r1], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq r4, r3, r0, lsl #5 │ │ │ │ + rsbeq fp, r1, r8, lsr #31 │ │ │ │ + rsbeq r3, r1, ip, asr #31 │ │ │ │ + rsbeq ip, r1, r4, lsl r1 │ │ │ │ + strhteq lr, [r2], #-182 @ 0xffffff4a │ │ │ │ + rsbeq r4, r3, r4, lsr r2 │ │ │ │ + rsbeq fp, r1, ip, asr pc │ │ │ │ + rsbeq r4, r3, r6, lsl #4 │ │ │ │ + rsbeq fp, r1, lr, lsr #30 │ │ │ │ + rsbeq r4, r3, r6, asr #4 │ │ │ │ + rsbeq r4, r3, sl, ror #2 │ │ │ │ + rsbeq r4, r3, r4, lsr r1 │ │ │ │ + rsbeq fp, r1, ip, asr lr │ │ │ │ + rsbeq r4, r3, r4, lsl r1 │ │ │ │ + rsbeq fp, r1, ip, lsr lr │ │ │ │ + rsbeq r4, r3, ip, asr #3 │ │ │ │ + rsbeq r4, r3, r2, asr #32 │ │ │ │ + rsbeq fp, r1, sl, ror #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed29850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, ip, lsr #10 │ │ │ │ strcc pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -458247,83 +458247,83 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ mlseq ip, sl, r3, ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, r3, r4, asr #30 │ │ │ │ + rsbeq r3, r3, ip, asr #30 │ │ │ │ @ instruction: 0xfffff319 │ │ │ │ - rsbeq r4, r3, sl, ror r0 │ │ │ │ - rsbeq r2, r3, r4, lsl #26 │ │ │ │ + rsbeq r4, r3, r2, lsl #1 │ │ │ │ + rsbeq r2, r3, ip, lsl #26 │ │ │ │ andeq r0, r0, r5, asr #11 │ │ │ │ - strhteq r3, [r3], #-232 @ 0xffffff18 │ │ │ │ - ldrdeq fp, [r1], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r3, r3, r0, asr #29 │ │ │ │ + rsbeq fp, r1, r6, ror #23 │ │ │ │ strdeq ip, [ip], #-36 @ 0xffffffdc @ │ │ │ │ - rsbeq r3, r3, ip, ror lr │ │ │ │ - rsbeq fp, r1, r2, lsr #23 │ │ │ │ + rsbeq r3, r3, r4, lsl #29 │ │ │ │ + rsbeq fp, r1, sl, lsr #23 │ │ │ │ @ instruction: 0xffffe3db │ │ │ │ @ instruction: 0xffffe35b │ │ │ │ - rsbeq r3, r3, r6, lsr lr │ │ │ │ - rsbeq fp, r1, ip, asr fp │ │ │ │ - rsbeq r3, r3, r8, lsl lr │ │ │ │ - rsbeq fp, r1, lr, lsr fp │ │ │ │ + rsbeq r3, r3, lr, lsr lr │ │ │ │ + rsbeq fp, r1, r4, ror #22 │ │ │ │ + rsbeq r3, r3, r0, lsr #28 │ │ │ │ + rsbeq fp, r1, r6, asr #22 │ │ │ │ @ instruction: 0xffffe2e7 │ │ │ │ - rsbeq r4, r3, r0, lsr #32 │ │ │ │ - mlseq r3, lr, pc, r3 @ │ │ │ │ - strhteq r3, [r3], #-214 @ 0xffffff2a │ │ │ │ - ldrdeq fp, [r1], #-174 @ 0xffffff52 @ │ │ │ │ - mlseq r3, ip, sp, r3 │ │ │ │ - rsbeq fp, r1, r4, asr #21 │ │ │ │ - rsbeq lr, r2, lr, asr #14 │ │ │ │ - rsbeq r3, r3, r0, ror #31 │ │ │ │ - rsbeq r3, r3, r8, asr sp │ │ │ │ - rsbeq fp, r1, r0, lsl #21 │ │ │ │ - rsbeq r3, r3, r2, asr #31 │ │ │ │ + rsbeq r4, r3, r8, lsr #32 │ │ │ │ + rsbeq r3, r3, r6, lsr #31 │ │ │ │ + strhteq r3, [r3], #-222 @ 0xffffff22 │ │ │ │ + rsbeq fp, r1, r6, ror #21 │ │ │ │ + rsbeq r3, r3, r4, lsr #27 │ │ │ │ + rsbeq fp, r1, ip, asr #21 │ │ │ │ + rsbeq lr, r2, r6, asr r7 │ │ │ │ + rsbeq r3, r3, r8, ror #31 │ │ │ │ + rsbeq r3, r3, r0, ror #26 │ │ │ │ + rsbeq fp, r1, r8, lsl #21 │ │ │ │ + rsbeq r3, r3, sl, asr #31 │ │ │ │ + strdeq r3, [r3], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq r3, r3, ip, lsl sp │ │ │ │ + rsbeq fp, r1, r4, asr #20 │ │ │ │ + strdeq r3, [r3], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq fp, r1, r4, lsr #20 │ │ │ │ + rsbeq r3, r3, r0, asr #31 │ │ │ │ + rsbeq r4, r3, lr, lsl r0 │ │ │ │ + rsbeq r3, r3, r2, asr #25 │ │ │ │ + rsbeq fp, r1, sl, ror #19 │ │ │ │ + rsbeq lr, r2, r6, lsr #14 │ │ │ │ strdeq r3, [r3], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq r3, r3, r4, lsl sp │ │ │ │ - rsbeq fp, r1, ip, lsr sl │ │ │ │ - strdeq r3, [r3], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq fp, r1, ip, lsl sl │ │ │ │ - strhteq r3, [r3], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r4, r3, r6, lsl r0 │ │ │ │ - strhteq r3, [r3], #-202 @ 0xffffff36 │ │ │ │ - rsbeq fp, r1, r2, ror #19 │ │ │ │ - rsbeq lr, r2, lr, lsl r7 │ │ │ │ - rsbeq r3, r3, ip, ror #31 │ │ │ │ - rsbeq r3, r3, lr, asr ip │ │ │ │ - rsbeq fp, r1, r6, lsl #19 │ │ │ │ - rsbeq lr, r2, r8, lsl r7 │ │ │ │ - strhteq r3, [r3], #-242 @ 0xffffff0e │ │ │ │ - rsbeq r3, r3, sl, lsl #24 │ │ │ │ - rsbeq fp, r1, r2, lsr r9 │ │ │ │ - rsbeq lr, r2, r4, lsr #14 │ │ │ │ - rsbeq r3, r3, r6, lsl #31 │ │ │ │ - rsbeq r3, r3, r6, asr #23 │ │ │ │ - rsbeq fp, r1, lr, ror #17 │ │ │ │ - rsbeq lr, r2, r4, lsr r7 │ │ │ │ - rsbeq r3, r3, r6, asr pc │ │ │ │ - rsbeq r3, r3, lr, ror fp │ │ │ │ - rsbeq fp, r1, r6, lsr #17 │ │ │ │ - rsbeq r3, r3, r0, lsr pc │ │ │ │ - rsbeq r3, r3, r2, ror pc │ │ │ │ - rsbeq r3, r3, sl, lsr fp │ │ │ │ - rsbeq fp, r1, r2, ror #16 │ │ │ │ - rsbeq lr, r2, lr, ror #15 │ │ │ │ - rsbeq r3, r3, r0, asr pc │ │ │ │ - rsbeq r3, r3, r0, lsl #22 │ │ │ │ - rsbeq fp, r1, r8, lsr #16 │ │ │ │ - rsbeq r3, r3, r4, lsr pc │ │ │ │ - rsbeq r3, r3, r2, ror #30 │ │ │ │ - rsbeq r3, r3, r6, asr #21 │ │ │ │ - rsbeq fp, r1, lr, ror #15 │ │ │ │ - rsbeq r3, r3, lr, lsr pc │ │ │ │ - rsbeq r3, r3, r8, lsl #31 │ │ │ │ - rsbeq r3, r3, r0, lsl #21 │ │ │ │ - rsbeq fp, r1, r8, lsr #15 │ │ │ │ + rsbeq r3, r3, r6, ror #24 │ │ │ │ + rsbeq fp, r1, lr, lsl #19 │ │ │ │ + rsbeq lr, r2, r0, lsr #14 │ │ │ │ + strhteq r3, [r3], #-250 @ 0xffffff06 │ │ │ │ + rsbeq r3, r3, r2, lsl ip │ │ │ │ + rsbeq fp, r1, sl, lsr r9 │ │ │ │ + rsbeq lr, r2, ip, lsr #14 │ │ │ │ + rsbeq r3, r3, lr, lsl #31 │ │ │ │ + rsbeq r3, r3, lr, asr #23 │ │ │ │ + strdeq fp, [r1], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq lr, r2, ip, lsr r7 │ │ │ │ + rsbeq r3, r3, lr, asr pc │ │ │ │ + rsbeq r3, r3, r6, lsl #23 │ │ │ │ + rsbeq fp, r1, lr, lsr #17 │ │ │ │ + rsbeq r3, r3, r8, lsr pc │ │ │ │ + rsbeq r3, r3, sl, ror pc │ │ │ │ + rsbeq r3, r3, r2, asr #22 │ │ │ │ + rsbeq fp, r1, sl, ror #16 │ │ │ │ + strdeq lr, [r2], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r3, r3, r8, asr pc │ │ │ │ + rsbeq r3, r3, r8, lsl #22 │ │ │ │ + rsbeq fp, r1, r0, lsr r8 │ │ │ │ + rsbeq r3, r3, ip, lsr pc │ │ │ │ + rsbeq r3, r3, sl, ror #30 │ │ │ │ + rsbeq r3, r3, lr, asr #21 │ │ │ │ + strdeq fp, [r1], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r3, r3, r6, asr #30 │ │ │ │ + mlseq r3, r0, pc, r3 @ │ │ │ │ + rsbeq r3, r3, r8, lsl #21 │ │ │ │ + strhteq fp, [r1], #-112 @ 0xffffff90 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed29ea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [sl], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -458332,16 +458332,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf645300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf952f645 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrdeq r3, [r3], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq fp, r1, r6, lsl #12 │ │ │ │ + rsbeq r3, r3, r6, ror #17 │ │ │ │ + rsbeq fp, r1, lr, lsl #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ umaalle r4, sp, r1, r2 │ │ │ │ ldrlt r7, [r0, #-3331] @ 0xfffff2fd │ │ │ │ ldrle r0, [r5, #-1948] @ 0xfffff864 │ │ │ │ ldrd pc, [r8], -r0 │ │ │ │ eorgt pc, r1, lr, asr r8 @ │ │ │ │ eor pc, r2, lr, asr r8 @ │ │ │ │ @@ -458574,45 +458574,45 @@ │ │ │ │ blvc 120eb50 │ │ │ │ bllt 20eb90 │ │ │ │ @ instruction: 0xf63ee77d │ │ │ │ svclt 0x0000ec00 │ │ │ │ ... │ │ │ │ rsbeq fp, ip, r8, lsr #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r3, [r3], #-206 @ 0xffffff32 @ │ │ │ │ - mlseq r8, r8, sl, r1 │ │ │ │ + rsbeq r3, r3, r6, ror #25 │ │ │ │ + rsbeq r1, r8, r0, lsr #21 │ │ │ │ rsbeq fp, ip, r8, ror #23 │ │ │ │ - strdeq r3, [r3], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r3, r3, r8, lsl #25 │ │ │ │ - strdeq r3, [r3], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r3, r3, r0, lsl #26 │ │ │ │ - strdeq r3, [r3], #-206 @ 0xffffff32 @ │ │ │ │ - strdeq r3, [r3], #-204 @ 0xffffff34 @ │ │ │ │ - strdeq r3, [r3], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r3, r3, r0, lsl #26 │ │ │ │ - rsbeq sp, r6, r2, ror #10 │ │ │ │ - strdeq r3, [r3], #-200 @ 0xffffff38 @ │ │ │ │ - strdeq r3, [r3], #-206 @ 0xffffff32 @ │ │ │ │ - strdeq r3, [r3], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq r3, r3, r2, lsl #26 │ │ │ │ + rsbeq r3, r3, r6, lsl #26 │ │ │ │ + mlseq r3, r0, ip, r3 │ │ │ │ + rsbeq r3, r3, r6, lsl #26 │ │ │ │ + rsbeq r3, r3, r8, lsl #26 │ │ │ │ + rsbeq r3, r3, r6, lsl #26 │ │ │ │ rsbeq r3, r3, r4, lsl #26 │ │ │ │ rsbeq r3, r3, r6, lsl #26 │ │ │ │ rsbeq r3, r3, r8, lsl #26 │ │ │ │ + rsbeq sp, r6, sl, ror #10 │ │ │ │ + rsbeq r3, r3, r0, lsl #26 │ │ │ │ + rsbeq r3, r3, r6, lsl #26 │ │ │ │ + rsbeq r3, r3, r4, lsl #26 │ │ │ │ rsbeq r3, r3, sl, lsl #26 │ │ │ │ + rsbeq r3, r3, ip, lsl #26 │ │ │ │ + rsbeq r3, r3, lr, lsl #26 │ │ │ │ rsbeq r3, r3, r0, lsl sp │ │ │ │ - rsbeq r3, r3, r6, lsl sp │ │ │ │ - rsbeq r3, r3, r8, lsl ip │ │ │ │ - rsbeq r3, r3, r0, lsl #26 │ │ │ │ - rsbeq pc, r1, r0, rrx │ │ │ │ - rsbeq r3, r3, sl, ror #25 │ │ │ │ - strdeq lr, [r1], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r3, r3, ip, lsr ip │ │ │ │ - rsbeq r3, r3, r6, lsr ip │ │ │ │ - strdeq r3, [r3], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r2, r5, sl, asr #4 │ │ │ │ + rsbeq r3, r3, r2, lsl sp │ │ │ │ + rsbeq r3, r3, r8, lsl sp │ │ │ │ + rsbeq r3, r3, lr, lsl sp │ │ │ │ + rsbeq r3, r3, r0, lsr #24 │ │ │ │ + rsbeq r3, r3, r8, lsl #26 │ │ │ │ + rsbeq pc, r1, r8, rrx │ │ │ │ + strdeq r3, [r3], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq pc, r1, r0 │ │ │ │ + rsbeq r3, r3, r4, asr #24 │ │ │ │ + rsbeq r3, r3, lr, lsr ip │ │ │ │ + rsbeq r3, r3, r6, lsl #24 │ │ │ │ + rsbeq r2, r5, r2, asr r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed2a330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r7], -r8, ror #31 │ │ │ │ vmax.s16 d20, d7, d8 │ │ │ │ @ instruction: 0xf8d0fbb1 │ │ │ │ strmi r2, [r6], -r8, asr #1 │ │ │ │ @@ -458641,16 +458641,16 @@ │ │ │ │ cdp2 6, 14, cr15, cr14, cr4, {2} │ │ │ │ ldcllt 6, cr4, [r8, #160]! @ 0xa0 │ │ │ │ tstlt r8, r0, lsr r9 │ │ │ │ b ff290aa4 │ │ │ │ teqvs r3, r0, lsl #6 │ │ │ │ strtmi r2, [r8], -r1, lsl #10 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rsbeq r3, r3, r8, ror sl │ │ │ │ - rsbeq fp, r1, sl, asr r1 │ │ │ │ + rsbeq r3, r3, r0, lsl #21 │ │ │ │ + rsbeq fp, r1, r2, ror #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, lr, asr #21 │ │ │ │ strmi r4, [r7], -lr, asr #23 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -458856,37 +458856,37 @@ │ │ │ │ stc2l 6, cr15, [r0, #-272] @ 0xfffffef0 │ │ │ │ @ instruction: 0xf63ee71f │ │ │ │ svclt 0x0000e9cc │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ rsbeq fp, ip, r4, lsr #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, r3, r2, lsl #20 │ │ │ │ - ldrdeq r3, [r3], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r3, r3, sl, lsl #20 │ │ │ │ + ldrdeq r3, [r3], #-136 @ 0xffffff78 @ │ │ │ │ strhteq fp, [ip], #-106 @ 0xffffff96 │ │ │ │ - rsbeq r3, r3, lr, lsl #17 │ │ │ │ - rsbeq sl, r1, sl, ror #30 │ │ │ │ - rsbeq r3, r3, r2, asr r8 │ │ │ │ - rsbeq sl, r1, lr, lsr #30 │ │ │ │ - rsbeq r3, r3, r4, lsr r8 │ │ │ │ - rsbeq r3, r3, r6, asr r8 │ │ │ │ - rsbeq r3, r3, sl, lsl r8 │ │ │ │ - strdeq sl, [r1], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq r3, r3, r2, asr #15 │ │ │ │ - mlseq r1, lr, lr, sl │ │ │ │ - rsbeq r3, r3, r6, lsl #15 │ │ │ │ - rsbeq sl, r1, r2, ror #28 │ │ │ │ - rsbeq r3, r3, r8, asr r7 │ │ │ │ - rsbeq sl, r1, r4, lsr lr │ │ │ │ - rsbeq r3, r3, lr, lsr r7 │ │ │ │ - rsbeq sl, r1, sl, lsl lr │ │ │ │ - rsbeq r3, r3, r4, lsr #14 │ │ │ │ - rsbeq sl, r1, r0, lsl #28 │ │ │ │ - rsbeq r3, r3, r8, lsl #14 │ │ │ │ - rsbeq sl, r1, r2, ror #27 │ │ │ │ + mlseq r3, r6, r8, r3 │ │ │ │ + rsbeq sl, r1, r2, ror pc │ │ │ │ + rsbeq r3, r3, sl, asr r8 │ │ │ │ + rsbeq sl, r1, r6, lsr pc │ │ │ │ + rsbeq r3, r3, ip, lsr r8 │ │ │ │ + rsbeq r3, r3, lr, asr r8 │ │ │ │ + rsbeq r3, r3, r2, lsr #16 │ │ │ │ + strdeq sl, [r1], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r3, r3, sl, asr #15 │ │ │ │ + rsbeq sl, r1, r6, lsr #29 │ │ │ │ + rsbeq r3, r3, lr, lsl #15 │ │ │ │ + rsbeq sl, r1, sl, ror #28 │ │ │ │ + rsbeq r3, r3, r0, ror #14 │ │ │ │ + rsbeq sl, r1, ip, lsr lr │ │ │ │ + rsbeq r3, r3, r6, asr #14 │ │ │ │ + rsbeq sl, r1, r2, lsr #28 │ │ │ │ + rsbeq r3, r3, ip, lsr #14 │ │ │ │ + rsbeq sl, r1, r8, lsl #28 │ │ │ │ + rsbeq r3, r3, r0, lsl r7 │ │ │ │ + rsbeq sl, r1, sl, ror #27 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 28ea30 >::_M_default_append(unsigned int)@@Base+0x912c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ @ instruction: 0xf98af257 │ │ │ │ @@ -458978,67 +458978,67 @@ │ │ │ │ ldmdami r0, {r0, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [ip], -fp │ │ │ │ @ instruction: 0xf6444478 │ │ │ │ ldr pc, [sp, r7, asr #24] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - rsbeq r3, r3, lr, ror #11 │ │ │ │ - rsbeq sl, r1, sl, asr #25 │ │ │ │ - ldrdeq r3, [r3], #-86 @ 0xffffffaa @ │ │ │ │ - strhteq sl, [r1], #-194 @ 0xffffff3e │ │ │ │ - rsbeq r3, r3, ip, ror r5 │ │ │ │ - rsbeq sl, r1, lr, asr ip │ │ │ │ - rsbeq r3, r3, r4, asr #10 │ │ │ │ - rsbeq sl, r1, r0, lsr #24 │ │ │ │ - mlseq r7, r2, sl, r1 │ │ │ │ - rsbeq r3, r3, r6, lsl r5 │ │ │ │ - rsbeq r3, r3, r8, asr r5 │ │ │ │ + strdeq r3, [r3], #-86 @ 0xffffffaa @ │ │ │ │ + ldrdeq sl, [r1], #-194 @ 0xffffff3e @ │ │ │ │ + ldrdeq r3, [r3], #-94 @ 0xffffffa2 @ │ │ │ │ + strhteq sl, [r1], #-202 @ 0xffffff36 │ │ │ │ + rsbeq r3, r3, r4, lsl #11 │ │ │ │ + rsbeq sl, r1, r6, ror #24 │ │ │ │ + rsbeq r3, r3, ip, asr #10 │ │ │ │ + rsbeq sl, r1, r8, lsr #24 │ │ │ │ + mlseq r7, sl, sl, r1 │ │ │ │ + rsbeq r3, r3, lr, lsl r5 │ │ │ │ + rsbeq r3, r3, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed2a930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u16 d25, d9, d3 │ │ │ │ stmdbls r3, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcvs 6, cr15, [r8], {64} @ 0x40 │ │ │ │ andcs r4, r8, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31a8 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ ldc2l 6, cr15, [sl], #260 @ 0x104 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq r3, [r3], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq r3, r3, r2, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed2a968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u16 d25, d9, d3 │ │ │ │ stmdbls r3, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcvs 6, cr15, [sp], {64} @ 0x40 │ │ │ │ andcs r4, r4, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31a8 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ ldc2l 6, cr15, [lr], {65} @ 0x41 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r3, r3, r2, lsl #9 │ │ │ │ + rsbeq r3, r3, sl, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed2a9a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u16 d25, d9, d3 │ │ │ │ stmdbls r3, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclcc 6, cr15, [ip], {64} @ 0x40 │ │ │ │ andcs r4, ip, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31a8 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ stc2l 6, cr15, [r2], {65} @ 0x41 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r3, r3, sl, asr #8 │ │ │ │ + rsbeq r3, r3, r2, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, r3, ror #20 │ │ │ │ strmi r4, [r7], -r3, ror #22 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -459137,28 +459137,28 @@ │ │ │ │ blx 1591270 │ │ │ │ @ instruction: 0x46594812 │ │ │ │ @ instruction: 0xf6444478 │ │ │ │ ldr pc, [r1, r9, lsl #22] │ │ │ │ svc 0x0094f63d │ │ │ │ rsbeq fp, ip, r4, lsl r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, r3, r6, ror #7 │ │ │ │ - rsbeq r3, r3, r4, ror #7 │ │ │ │ - rsbeq r3, r3, sl, lsl #7 │ │ │ │ - rsbeq sl, r1, r6, ror #20 │ │ │ │ - rsbeq r3, r3, r2, ror r3 │ │ │ │ - rsbeq sl, r1, lr, asr #20 │ │ │ │ + rsbeq r3, r3, lr, ror #7 │ │ │ │ + rsbeq r3, r3, ip, ror #7 │ │ │ │ + mlseq r3, r2, r3, r3 │ │ │ │ + rsbeq sl, r1, lr, ror #20 │ │ │ │ + rsbeq r3, r3, sl, ror r3 │ │ │ │ + rsbeq sl, r1, r6, asr sl │ │ │ │ rsbeq fp, ip, r8, ror #2 │ │ │ │ - rsbeq r3, r3, lr, lsr #6 │ │ │ │ - rsbeq sl, r1, sl, lsl #20 │ │ │ │ - strdeq r3, [r3], #-46 @ 0xffffffd2 @ │ │ │ │ - strhteq r3, [r3], #-34 @ 0xffffffde │ │ │ │ - rsbeq sl, r1, lr, lsl #19 │ │ │ │ - mlseq r3, r8, r2, r3 │ │ │ │ - rsbeq sl, r1, r4, ror r9 │ │ │ │ + rsbeq r3, r3, r6, lsr r3 │ │ │ │ + rsbeq sl, r1, r2, lsl sl │ │ │ │ + rsbeq r3, r3, r6, lsl #6 │ │ │ │ + strhteq r3, [r3], #-42 @ 0xffffffd6 │ │ │ │ + mlseq r1, r6, r9, sl │ │ │ │ + rsbeq r3, r3, r0, lsr #5 │ │ │ │ + rsbeq sl, r1, ip, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed2abb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vcgt.u32 d25, d11, d1 │ │ │ │ blls 251d70 │ │ │ │ @@ -459317,26 +459317,26 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf9a4f644 │ │ │ │ ldrb r9, [fp, -r5, lsl #20]! │ │ │ │ mcr 6, 1, pc, cr14, cr13, {1} @ │ │ │ │ strdeq sl, [ip], #-244 @ 0xffffff0c @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq sl, ip, r8, asr #31 │ │ │ │ - rsbeq r3, r3, r0, ror #2 │ │ │ │ - rsbeq sl, r1, ip, lsr r8 │ │ │ │ - ldrdeq r3, [r3], #-4 @ │ │ │ │ - strhteq sl, [r1], #-112 @ 0xffffff90 │ │ │ │ - strhteq r3, [r3], #-8 │ │ │ │ - mlseq r1, r4, r7, sl │ │ │ │ - rsbeq r3, r3, sl │ │ │ │ - rsbeq sl, r1, r6, ror #13 │ │ │ │ - rsbeq r2, r3, ip, ror #31 │ │ │ │ - rsbeq sl, r1, r8, asr #13 │ │ │ │ - rsbeq r2, r3, lr, asr #31 │ │ │ │ - rsbeq sl, r1, sl, lsr #13 │ │ │ │ + rsbeq r3, r3, r8, ror #2 │ │ │ │ + rsbeq sl, r1, r4, asr #16 │ │ │ │ + ldrdeq r3, [r3], #-12 @ │ │ │ │ + strhteq sl, [r1], #-120 @ 0xffffff88 │ │ │ │ + rsbeq r3, r3, r0, asr #1 │ │ │ │ + mlseq r1, ip, r7, sl │ │ │ │ + rsbeq r3, r3, r2, lsl r0 │ │ │ │ + rsbeq sl, r1, lr, ror #13 │ │ │ │ + strdeq r2, [r3], #-244 @ 0xffffff0c @ │ │ │ │ + ldrdeq sl, [r1], #-96 @ 0xffffffa0 @ │ │ │ │ + ldrdeq r2, [r3], #-246 @ 0xffffff0a @ │ │ │ │ + strhteq sl, [r1], #-98 @ 0xffffff9e │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed2ae80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vrhadd.u32 d25, d2, d1 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @@ -459380,16 +459380,16 @@ │ │ │ │ stmdami r7, {r0, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf924f644 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldcllt 0, cr11, [r0, #-8]! │ │ │ │ andsvs r9, r8, r9, lsl #22 │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - rsbeq r2, r3, lr, asr #29 │ │ │ │ - rsbeq sl, r1, sl, lsr #11 │ │ │ │ + ldrdeq r2, [r3], #-230 @ 0xffffff1a @ │ │ │ │ + strhteq sl, [r1], #-82 @ 0xffffffae │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 40f20c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 193ff90 │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @@ -459484,20 +459484,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ @ instruction: 0xf856f644 │ │ │ │ @ instruction: 0xf63de7c6 │ │ │ │ svclt 0x0000ece2 │ │ │ │ mlseq ip, r4, ip, sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ mlseq ip, r8, fp, sl │ │ │ │ - rsbeq r2, r3, sl, ror #26 │ │ │ │ - rsbeq sl, r1, r6, asr #8 │ │ │ │ - rsbeq r2, r3, lr, asr #26 │ │ │ │ - rsbeq sl, r1, sl, lsr #8 │ │ │ │ - rsbeq r2, r3, r2, lsr sp │ │ │ │ - rsbeq sl, r1, lr, lsl #8 │ │ │ │ + rsbeq r2, r3, r2, ror sp │ │ │ │ + rsbeq sl, r1, lr, asr #8 │ │ │ │ + rsbeq r2, r3, r6, asr sp │ │ │ │ + rsbeq sl, r1, r2, lsr r4 │ │ │ │ + rsbeq r2, r3, sl, lsr sp │ │ │ │ + rsbeq sl, r1, r6, lsl r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30f3bc >::_M_default_append(unsigned int)@@Base+0x89ab8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 1e2595c │ │ │ │ blmi 1e25788 │ │ │ │ @@ -459612,25 +459612,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6434478 │ │ │ │ @ instruction: 0xe737ff55 │ │ │ │ bl ffa119cc │ │ │ │ rsbeq sl, ip, r4, ror #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strhteq sl, [ip], #-164 @ 0xffffff5c │ │ │ │ - rsbeq r2, r3, r2, ror ip │ │ │ │ - rsbeq r2, r3, r6, asr #24 │ │ │ │ - rsbeq r2, r3, lr, lsr #23 │ │ │ │ - rsbeq sl, r1, sl, lsl #5 │ │ │ │ - mlseq r3, r4, fp, r2 │ │ │ │ - rsbeq sl, r1, r0, ror r2 │ │ │ │ - rsbeq r2, r3, ip, ror #22 │ │ │ │ - rsbeq sl, r1, r8, asr #4 │ │ │ │ - rsbeq r2, r3, sl, asr fp │ │ │ │ - rsbeq r2, r3, r2, lsr fp │ │ │ │ - rsbeq sl, r1, ip, lsl #4 │ │ │ │ + rsbeq r2, r3, sl, ror ip │ │ │ │ + rsbeq r2, r3, lr, asr #24 │ │ │ │ + strhteq r2, [r3], #-182 @ 0xffffff4a │ │ │ │ + mlseq r1, r2, r2, sl │ │ │ │ + mlseq r3, ip, fp, r2 │ │ │ │ + rsbeq sl, r1, r8, ror r2 │ │ │ │ + rsbeq r2, r3, r4, ror fp │ │ │ │ + rsbeq sl, r1, r0, asr r2 │ │ │ │ + rsbeq r2, r3, r2, ror #22 │ │ │ │ + rsbeq r2, r3, sl, lsr fp │ │ │ │ + rsbeq sl, r1, r4, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed2b318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ vrhadd.u32 d19, d2, d2 │ │ │ │ @ instruction: 0xee07f9c1 │ │ │ │ @@ -459654,16 +459654,16 @@ │ │ │ │ stmdbls r2, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6434478 │ │ │ │ blls 293d80 >::_M_default_append(unsigned int)@@Base+0xe47c> │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - rsbeq r2, r3, r8, lsl #21 │ │ │ │ - rsbeq sl, r1, r4, ror #2 │ │ │ │ + mlseq r3, r0, sl, r2 │ │ │ │ + rsbeq sl, r1, ip, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed2b39c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vrhadd.u32 d25, d2, d1 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @@ -459727,19 +459727,19 @@ │ │ │ │ @ instruction: 0xf6434478 │ │ │ │ mcrls 14, 0, pc, cr5, cr1, {3} @ │ │ │ │ @ instruction: 0xf63de7c0 │ │ │ │ svclt 0x0000eafc │ │ │ │ ... │ │ │ │ rsbeq sl, ip, r4, lsr #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, r3, r2, ror #19 │ │ │ │ - strhteq sl, [r1], #-14 │ │ │ │ + rsbeq r2, r3, sl, ror #19 │ │ │ │ + rsbeq sl, r1, r6, asr #1 │ │ │ │ ldrdeq sl, [ip], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r2, r3, r8, ror #18 │ │ │ │ - rsbeq sl, r1, r4, asr #32 │ │ │ │ + rsbeq r2, r3, r0, ror r9 │ │ │ │ + rsbeq sl, r1, ip, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 38f788 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 1740514 │ │ │ │ @ instruction: 0x460e469a │ │ │ │ @@ -459825,20 +459825,20 @@ │ │ │ │ @ instruction: 0xf6434478 │ │ │ │ ldrb pc, [r8, -fp, lsr #27]! @ │ │ │ │ b f91d20 │ │ │ │ ... │ │ │ │ rsbeq sl, ip, r8, lsl r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq sl, [ip], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r2, r3, r6, lsl r8 │ │ │ │ - strdeq r9, [r1], #-226 @ 0xffffff1e @ │ │ │ │ - strdeq r2, [r3], #-122 @ 0xffffff86 @ │ │ │ │ - ldrdeq r9, [r1], #-230 @ 0xffffff1a @ │ │ │ │ - ldrdeq r2, [r3], #-124 @ 0xffffff84 @ │ │ │ │ - strhteq r9, [r1], #-232 @ 0xffffff18 │ │ │ │ + rsbeq r2, r3, lr, lsl r8 │ │ │ │ + strdeq r9, [r1], #-234 @ 0xffffff16 @ │ │ │ │ + rsbeq r2, r3, r2, lsl #16 │ │ │ │ + ldrdeq r9, [r1], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq r2, r3, r4, ror #15 │ │ │ │ + rsbeq r9, r1, r0, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed2b660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff8 │ │ │ │ smlatbcc r4, r8, r0, r1 │ │ │ │ stc2 3, cr15, [r0, #-404] @ 0xfffffe6c │ │ │ │ stclt 0, cr2, [r8, #-4] │ │ │ │ @@ -459853,15 +459853,15 @@ │ │ │ │ blmi 3940ec │ │ │ │ mrrcmi 6, 4, pc, r5, cr0 @ │ │ │ │ ldrbtmi r2, [fp], #-516 @ 0xfffffdfc │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ @ instruction: 0xf640c000 │ │ │ │ andcs pc, r1, pc, asr #28 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq r2, r3, sl, ror #14 │ │ │ │ + rsbeq r2, r3, r2, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed2b6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10fe8 │ │ │ │ addlt r3, r3, r8, lsr #1 │ │ │ │ ldcne 6, cr4, [sp, #-16] │ │ │ │ @ instruction: 0xb122685a │ │ │ │ @@ -459880,16 +459880,16 @@ │ │ │ │ @ instruction: 0x31b3f640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r8], #-268 @ 0xfffffef4 │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf6434478 │ │ │ │ @ instruction: 0x4620fd33 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - rsbeq r2, r3, ip, ror #13 │ │ │ │ - rsbeq r9, r1, r8, asr #27 │ │ │ │ + strdeq r2, [r3], #-100 @ 0xffffff9c @ │ │ │ │ + ldrdeq r9, [r1], #-208 @ 0xffffff30 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed2b72c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ mcr2 3, 6, pc, cr2, cr8, {2} @ │ │ │ │ tstcs r4, ip, lsl sl │ │ │ │ @@ -459917,19 +459917,19 @@ │ │ │ │ @ instruction: 0xf04f413f │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf643300c │ │ │ │ stmdami r7, {r0, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6434478 │ │ │ │ ldrb pc, [sp, r7, ror #25] @ │ │ │ │ - rsbeq r2, r3, r4, asr #13 │ │ │ │ - rsbeq r2, r3, r8, ror r6 │ │ │ │ - rsbeq r9, r1, r4, asr sp │ │ │ │ - rsbeq r2, r3, r6, asr r6 │ │ │ │ - rsbeq r9, r1, r0, lsr sp │ │ │ │ + rsbeq r2, r3, ip, asr #13 │ │ │ │ + rsbeq r2, r3, r0, lsl #13 │ │ │ │ + rsbeq r9, r1, ip, asr sp │ │ │ │ + rsbeq r2, r3, lr, asr r6 │ │ │ │ + rsbeq r9, r1, r8, lsr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fec12904 │ │ │ │ ldcmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ bmi fee65e2c │ │ │ │ blmi fee65e58 │ │ │ │ @@ -460107,40 +460107,40 @@ │ │ │ │ svccc 0x00d33333 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq sl, ip, sl, lsl r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, r3, sl, lsl r6 │ │ │ │ - rsbeq r2, r3, r6, ror r5 │ │ │ │ - rsbeq r9, r1, r2, asr ip │ │ │ │ + rsbeq r2, r3, r2, lsr #12 │ │ │ │ + rsbeq r2, r3, lr, ror r5 │ │ │ │ + rsbeq r9, r1, sl, asr ip │ │ │ │ rsbeq sl, ip, ip, ror #6 │ │ │ │ - rsbeq r2, r3, ip, lsr r5 │ │ │ │ - rsbeq r9, r1, r8, lsl ip │ │ │ │ - rsbeq r2, r3, r2, lsl #11 │ │ │ │ - rsbeq r2, r3, ip, lsl #11 │ │ │ │ + rsbeq r2, r3, r4, asr #10 │ │ │ │ + rsbeq r9, r1, r0, lsr #24 │ │ │ │ + rsbeq r2, r3, sl, lsl #11 │ │ │ │ mlseq r3, r4, r5, r2 │ │ │ │ mlseq r3, ip, r5, r2 │ │ │ │ - rsbeq r2, r3, ip, lsl #9 │ │ │ │ - rsbeq r9, r1, r8, ror #22 │ │ │ │ - rsbeq r2, r3, r2, ror r4 │ │ │ │ - rsbeq r9, r1, lr, asr #22 │ │ │ │ - rsbeq r2, r3, r8, ror r5 │ │ │ │ - rsbeq r2, r3, sl, ror r5 │ │ │ │ + rsbeq r2, r3, r4, lsr #11 │ │ │ │ + mlseq r3, r4, r4, r2 │ │ │ │ + rsbeq r9, r1, r0, ror fp │ │ │ │ + rsbeq r2, r3, sl, ror r4 │ │ │ │ + rsbeq r9, r1, r6, asr fp │ │ │ │ + rsbeq r2, r3, r0, lsl #11 │ │ │ │ rsbeq r2, r3, r2, lsl #11 │ │ │ │ - rsbeq r2, r3, ip, ror r5 │ │ │ │ - ldrdeq r2, [r3], #-56 @ 0xffffffc8 @ │ │ │ │ - strhteq r9, [r1], #-164 @ 0xffffff5c │ │ │ │ - strhteq r2, [r3], #-62 @ 0xffffffc2 │ │ │ │ - mlseq r1, sl, sl, r9 │ │ │ │ - rsbeq r2, r3, r6, lsr #7 │ │ │ │ - rsbeq r7, r7, r4, lsl sl │ │ │ │ - rsbeq r2, r3, sl, lsl #7 │ │ │ │ - rsbeq r9, r1, r4, ror #20 │ │ │ │ + rsbeq r2, r3, sl, lsl #11 │ │ │ │ + rsbeq r2, r3, r4, lsl #11 │ │ │ │ + rsbeq r2, r3, r0, ror #7 │ │ │ │ + strhteq r9, [r1], #-172 @ 0xffffff54 │ │ │ │ + rsbeq r2, r3, r6, asr #7 │ │ │ │ + rsbeq r9, r1, r2, lsr #21 │ │ │ │ + rsbeq r2, r3, lr, lsr #7 │ │ │ │ + rsbeq r7, r7, ip, lsl sl │ │ │ │ + mlseq r3, r2, r3, r2 │ │ │ │ + rsbeq r9, r1, ip, ror #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30fdd4 >::_M_default_append(unsigned int)@@Base+0x8a4d0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addlt r4, pc, r4, asr sp @ │ │ │ │ @ instruction: 0x46174c54 │ │ │ │ @@ -460226,16 +460226,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe312380 │ │ │ │ @ instruction: 0xf63ce7a8 │ │ │ │ svclt 0x0000ef10 │ │ │ │ rsbeq sl, ip, ip, asr #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq sl, ip, r0, lsr r0 │ │ │ │ - rsbeq r2, r3, lr, lsl #3 │ │ │ │ - rsbeq r9, r1, sl, ror #16 │ │ │ │ + mlseq r3, r6, r1, r2 │ │ │ │ + rsbeq r9, r1, r2, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r6, ror #26 │ │ │ │ strmi r4, [r6], -r6, ror #24 │ │ │ │ @ instruction: 0x4693447d │ │ │ │ @@ -460338,20 +460338,20 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6434478 │ │ │ │ strb pc, [pc, -r3, lsr #19] @ │ │ │ │ mcr 6, 1, pc, cr14, cr12, {1} @ │ │ │ │ rsbeq r9, ip, r4, asr pc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r9, ip, r0, lsr #30 │ │ │ │ - rsbeq r2, r3, r8, ror #1 │ │ │ │ - rsbeq r2, r3, r2, lsr #32 │ │ │ │ - strdeq r9, [r1], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r2, r3, lr │ │ │ │ - rsbeq r1, r3, lr, asr #31 │ │ │ │ - rsbeq r9, r1, r8, lsr #13 │ │ │ │ + strdeq r2, [r3], #-0 @ │ │ │ │ + rsbeq r2, r3, sl, lsr #32 │ │ │ │ + rsbeq r9, r1, r6, lsl #14 │ │ │ │ + rsbeq r2, r3, r6, lsl r0 │ │ │ │ + ldrdeq r1, [r3], #-246 @ 0xffffff0a @ │ │ │ │ + strhteq r9, [r1], #-96 @ 0xffffffa0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 610120 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ bmi ff2c0ea4 │ │ │ │ @ instruction: 0x460f469a │ │ │ │ @@ -460546,23 +460546,23 @@ │ │ │ │ @ instruction: 0xf63ce7b8 │ │ │ │ svclt 0x0000ec94 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r9, ip, r0, lsl #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, r3, ip, asr #27 │ │ │ │ - rsbeq r9, r1, r8, lsr #9 │ │ │ │ - rsbeq r1, r3, r2, lsr #26 │ │ │ │ - strdeq r9, [r1], #-62 @ 0xffffffc2 @ │ │ │ │ + ldrdeq r1, [r3], #-212 @ 0xffffff2c @ │ │ │ │ + strhteq r9, [r1], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq r1, r3, sl, lsr #26 │ │ │ │ + rsbeq r9, r1, r6, lsl #8 │ │ │ │ rsbeq r9, ip, r8, lsl fp │ │ │ │ - strhteq r1, [r3], #-192 @ 0xffffff40 │ │ │ │ - rsbeq r9, r1, ip, lsl #7 │ │ │ │ - mlseq r3, r6, ip, r1 │ │ │ │ - rsbeq r9, r1, r2, ror r3 │ │ │ │ + strhteq r1, [r3], #-200 @ 0xffffff38 │ │ │ │ + mlseq r1, r4, r3, r9 │ │ │ │ + mlseq r3, lr, ip, r1 │ │ │ │ + rsbeq r9, r1, sl, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ pkhbtmi fp, sl, r1, lsl #1 │ │ │ │ strmi r2, [r7], -r0, lsl #8 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ @@ -460679,20 +460679,20 @@ │ │ │ │ stmdami fp, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6424478 │ │ │ │ @ instruction: 0xe73ffef5 │ │ │ │ rsbeq r9, ip, ip, lsr #20 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r9, ip, r4, ror #19 │ │ │ │ - mlseq r3, r8, fp, r1 │ │ │ │ - strhteq r1, [r3], #-170 @ 0xffffff56 │ │ │ │ - mlseq r1, r6, r1, r9 │ │ │ │ - rsbeq r1, r3, r0, lsr #21 │ │ │ │ - rsbeq r1, r3, r2, ror sl │ │ │ │ - rsbeq r9, r1, ip, asr #2 │ │ │ │ + rsbeq r1, r3, r0, lsr #23 │ │ │ │ + rsbeq r1, r3, r2, asr #21 │ │ │ │ + mlseq r1, lr, r1, r9 │ │ │ │ + rsbeq r1, r3, r8, lsr #21 │ │ │ │ + rsbeq r1, r3, sl, ror sl │ │ │ │ + rsbeq r9, r1, r4, asr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 290678 >::_M_default_append(unsigned int)@@Base+0xad74> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0x4674f8df │ │ │ │ strmi fp, [sp], -r7, lsr #1 │ │ │ │ @@ -460916,15 +460916,15 @@ │ │ │ │ vstr d0, [r2, #772] @ 0x304 │ │ │ │ vmov.f64 d0, #112 @ 0x3f800000 1.0 │ │ │ │ bls 75c144 │ │ │ │ ldc 8, cr9, [pc, #48] @ 1d5578 │ │ │ │ @ instruction: 0xf8420bbd │ │ │ │ bls 8315e8 │ │ │ │ @ instruction: 0xf8429306 │ │ │ │ - bls 86d5f0 │ │ │ │ + bls 86d5f0 │ │ │ │ vceq.i8 , , │ │ │ │ bls 754eec │ │ │ │ ldrmi r9, [r0], #2822 @ 0xb06 │ │ │ │ bleq 210b84 │ │ │ │ blls 7e65d4 │ │ │ │ blvc 210bd0 │ │ │ │ @ instruction: 0xed825919 │ │ │ │ @@ -461106,24 +461106,24 @@ │ │ │ │ @ instruction: 0xff42f2bf │ │ │ │ svclt 0x0000e6f1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r9, ip, r4, lsr #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq r9, [ip], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq r1, r3, r4, ror #18 │ │ │ │ - rsbeq r1, r3, sl, lsr #17 │ │ │ │ - rsbeq r1, r3, r6, ror #11 │ │ │ │ - rsbeq r1, r3, r8, lsr #10 │ │ │ │ - rsbeq r8, r1, r4, lsl #24 │ │ │ │ - rsbeq r1, r3, ip, ror #8 │ │ │ │ - rsbeq r8, r1, r8, asr #22 │ │ │ │ + rsbeq r1, r3, ip, ror #18 │ │ │ │ + strhteq r1, [r3], #-130 @ 0xffffff7e │ │ │ │ + rsbeq r1, r3, lr, ror #11 │ │ │ │ + rsbeq r1, r3, r0, lsr r5 │ │ │ │ + rsbeq r8, r1, ip, lsl #24 │ │ │ │ + rsbeq r1, r3, r4, ror r4 │ │ │ │ + rsbeq r8, r1, r0, asr fp │ │ │ │ @ instruction: 0xffffd547 │ │ │ │ - rsbeq r1, r3, ip, lsl r4 │ │ │ │ - strdeq r8, [r1], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r1, r3, r4, lsr #8 │ │ │ │ + rsbeq r8, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xffffd4bd │ │ │ │ vtst.8 d20, d0, d25 │ │ │ │ ldrbtmi r5, [r8], #-469 @ 0xfffffe2b │ │ │ │ @ instruction: 0xf642300c │ │ │ │ ldmdami r7!, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6424478 │ │ │ │ @@ -461175,30 +461175,30 @@ │ │ │ │ vtst.8 d20, d0, d4 │ │ │ │ ldrbtmi r5, [r8], #-474 @ 0xfffffe26 │ │ │ │ @ instruction: 0xf642300c │ │ │ │ ldmdami r2, {r0, r1, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6424478 │ │ │ │ ldr pc, [r8, sp, lsl #22] │ │ │ │ - rsbeq r1, r3, lr, ror #6 │ │ │ │ - rsbeq r8, r1, r8, asr #20 │ │ │ │ - rsbeq r1, r3, lr, asr #6 │ │ │ │ - rsbeq r8, r1, r8, lsr #20 │ │ │ │ - rsbeq r1, r3, r2, lsr r3 │ │ │ │ - rsbeq r8, r1, ip, lsl #20 │ │ │ │ - rsbeq r1, r3, r6, lsl r3 │ │ │ │ - strdeq r8, [r1], #-144 @ 0xffffff70 @ │ │ │ │ - strdeq r1, [r3], #-42 @ 0xffffffd6 @ │ │ │ │ - ldrdeq r8, [r1], #-148 @ 0xffffff6c @ │ │ │ │ - ldrdeq r1, [r3], #-46 @ 0xffffffd2 @ │ │ │ │ - strhteq r8, [r1], #-152 @ 0xffffff68 │ │ │ │ - rsbeq r1, r3, r2, asr #5 │ │ │ │ - mlseq r1, ip, r9, r8 │ │ │ │ - rsbeq r1, r3, r2, lsr #5 │ │ │ │ - rsbeq r8, r1, ip, ror r9 │ │ │ │ + rsbeq r1, r3, r6, ror r3 │ │ │ │ + rsbeq r8, r1, r0, asr sl │ │ │ │ + rsbeq r1, r3, r6, asr r3 │ │ │ │ + rsbeq r8, r1, r0, lsr sl │ │ │ │ + rsbeq r1, r3, sl, lsr r3 │ │ │ │ + rsbeq r8, r1, r4, lsl sl │ │ │ │ + rsbeq r1, r3, lr, lsl r3 │ │ │ │ + strdeq r8, [r1], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r1, r3, r2, lsl #6 │ │ │ │ + ldrdeq r8, [r1], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r1, r3, r6, ror #5 │ │ │ │ + rsbeq r8, r1, r0, asr #19 │ │ │ │ + rsbeq r1, r3, sl, asr #5 │ │ │ │ + rsbeq r8, r1, r4, lsr #19 │ │ │ │ + rsbeq r1, r3, sl, lsr #5 │ │ │ │ + rsbeq r8, r1, r4, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 310e64 >::_M_default_append(unsigned int)@@Base+0x8b560> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ ldrbeq pc, [r0, #2252] @ 0x8cc @ │ │ │ │ @ instruction: 0xf8df4690 │ │ │ │ ldrmi r2, [fp], r8, ror #8 │ │ │ │ @@ -461481,28 +461481,28 @@ │ │ │ │ ldrbtmi r9, [r8], #-2317 @ 0xfffff6f3 │ │ │ │ @ instruction: 0xf8b2f642 │ │ │ │ ldrbt r9, [r1], -sp, lsl #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ rsbeq r9, ip, r8, lsr r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r1, r4, lsr #12 │ │ │ │ - strdeq r5, [r1], #-94 @ 0xffffffa2 @ │ │ │ │ - rsbeq r1, r3, r4, lsl #2 │ │ │ │ - rsbeq r8, r1, r0, ror #15 │ │ │ │ - rsbeq r1, r3, r8, ror #1 │ │ │ │ - rsbeq r8, r1, r4, asr #15 │ │ │ │ + rsbeq r5, r1, ip, lsr #12 │ │ │ │ + rsbeq r5, r1, r6, lsl #12 │ │ │ │ + rsbeq r1, r3, ip, lsl #2 │ │ │ │ + rsbeq r8, r1, r8, ror #15 │ │ │ │ + strdeq r1, [r3], #-0 @ │ │ │ │ + rsbeq r8, r1, ip, asr #15 │ │ │ │ rsbeq r8, ip, lr, asr #29 │ │ │ │ - rsbeq r1, r3, ip, lsl #1 │ │ │ │ - rsbeq r8, r1, r8, ror #14 │ │ │ │ - rsbeq r5, r1, r6, ror #10 │ │ │ │ - rsbeq r0, r3, ip, ror lr │ │ │ │ - rsbeq r8, r1, r8, asr r5 │ │ │ │ - rsbeq r0, r3, sl, ror #27 │ │ │ │ - rsbeq r8, r1, r6, asr #9 │ │ │ │ + mlseq r3, r4, r0, r1 │ │ │ │ + rsbeq r8, r1, r0, ror r7 │ │ │ │ + rsbeq r5, r1, lr, ror #10 │ │ │ │ + rsbeq r0, r3, r4, lsl #29 │ │ │ │ + rsbeq r8, r1, r0, ror #10 │ │ │ │ + strdeq r0, [r3], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r8, r1, lr, asr #9 │ │ │ │ vmax.u16 d20, d7, d24 │ │ │ │ @ instruction: 0xf640fa2f │ │ │ │ andls r1, r0, #-1879048183 @ 0x90000009 │ │ │ │ blmi ffcfc6bc │ │ │ │ ldrbtmi r6, [fp], #-2065 @ 0xfffff7ef │ │ │ │ ldrmi r2, [r8], r4, lsl #4 │ │ │ │ @ instruction: 0xff40f63f │ │ │ │ @@ -461571,15 +461571,15 @@ │ │ │ │ vbit d25, d0, d12 │ │ │ │ mlals r0, r7, sl, pc @ │ │ │ │ vmax.u32 d20, d0, d24 │ │ │ │ @ instruction: 0xf8d6fabf │ │ │ │ ldrmi r2, [r4], -r0, lsl #1 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ blls 8f65dc │ │ │ │ - bls 86785c │ │ │ │ + bls 86785c │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ strmi r7, [r0, r0, lsl #16]! │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ @ instruction: 0xf8d882d5 │ │ │ │ blcs 621fac │ │ │ │ @ instruction: 0x4628d13d │ │ │ │ blx 2112d34 │ │ │ │ @@ -461734,18 +461734,18 @@ │ │ │ │ adcmi r3, fp, #204 @ 0xcc │ │ │ │ strbmi sp, [r8, #3311] @ 0xcef │ │ │ │ orrshi pc, r2, #0 │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7e4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - mlseq r3, r2, sp, r0 │ │ │ │ - rsbeq r0, r3, r4, ror fp │ │ │ │ - rsbeq lr, r7, r6, lsl r7 │ │ │ │ - rsbeq r0, r3, r6, asr ip │ │ │ │ + mlseq r3, sl, sp, r0 │ │ │ │ + rsbeq r0, r3, ip, ror fp │ │ │ │ + rsbeq lr, r7, lr, lsl r7 │ │ │ │ + rsbeq r0, r3, lr, asr ip │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ vqrdmulh.s16 d23, d7, d14 │ │ │ │ @ instruction: 0xf63bf855 │ │ │ │ mcrr 13, 7, lr, r1, cr14 │ │ │ │ vldr d0, [pc, #88] @ 1d62a0 │ │ │ │ vmov.s16 r5, d22[2] │ │ │ │ vldr d6, [sp, #24] │ │ │ │ @@ -461929,21 +461929,21 @@ │ │ │ │ strtmi r9, [r8], -sp, lsl #18 │ │ │ │ ldc2 6, cr15, [r0, #-260]! @ 0xfffffefc │ │ │ │ mvnne pc, r0, asr #12 │ │ │ │ svclt 0x0000e7bd │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ ... │ │ │ │ - rsbeq r0, r3, r8, ror sl │ │ │ │ - rsbeq r0, r3, r4, lsr #15 │ │ │ │ - rsbeq r7, r1, r0, lsl #29 │ │ │ │ - rsbeq r0, r3, ip, ror #14 │ │ │ │ - rsbeq r7, r1, ip, asr #28 │ │ │ │ - rsbeq r0, r3, sl, ror #13 │ │ │ │ - rsbeq r7, r1, lr, asr #27 │ │ │ │ + rsbeq r0, r3, r0, lsl #21 │ │ │ │ + rsbeq r0, r3, ip, lsr #15 │ │ │ │ + rsbeq r7, r1, r8, lsl #29 │ │ │ │ + rsbeq r0, r3, r4, ror r7 │ │ │ │ + rsbeq r7, r1, r4, asr lr │ │ │ │ + strdeq r0, [r3], #-98 @ 0xffffff9e @ │ │ │ │ + ldrdeq r7, [r1], #-214 @ 0xffffff2a @ │ │ │ │ vhadd.s8 d25, d0, d13 │ │ │ │ @ instruction: 0xf8df7132 │ │ │ │ ldrbtmi r0, [r8], #-1556 @ 0xfffff9ec │ │ │ │ @ instruction: 0xf641300c │ │ │ │ @ instruction: 0xf8dffc4d │ │ │ │ stmdbls sp, {r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf6414478 │ │ │ │ @@ -462059,15 +462059,15 @@ │ │ │ │ blls d367f4 │ │ │ │ blls d5698c │ │ │ │ @ instruction: 0xf63d6818 │ │ │ │ ldmdavs fp!, {r0, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ vldrle d2, [r2, #-0] │ │ │ │ andcs r9, r1, lr, lsr #22 │ │ │ │ @ instruction: 0xf8d3465c │ │ │ │ - blls 886740 │ │ │ │ + blls 886740 │ │ │ │ movwcs r1, #3866 @ 0xf1a │ │ │ │ svcne 0x0004f852 │ │ │ │ @ instruction: 0xf8d13301 │ │ │ │ @ instruction: 0xf84c112c │ │ │ │ ldmdavs r9!, {r0, r5} │ │ │ │ blle fff27184 │ │ │ │ strtmi r4, [r8], -r3, lsr #13 │ │ │ │ @@ -462103,15 +462103,15 @@ │ │ │ │ stmdacs r1, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strthi pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ ldrd pc, [r0], -r7 │ │ │ │ svceq 0x0000f1be │ │ │ │ blls e8dc48 │ │ │ │ @ instruction: 0xf8d3465c │ │ │ │ blls dc67ec │ │ │ │ - blls 870850 │ │ │ │ + blls 870850 │ │ │ │ movwcs r1, #3865 @ 0xf19 │ │ │ │ svccs 0x0004f851 │ │ │ │ ldrdcs pc, [ip, -r2]! │ │ │ │ vmlsl.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf85c815f │ │ │ │ @ instruction: 0xf8402022 │ │ │ │ movwcc r2, #4131 @ 0x1023 │ │ │ │ @@ -462326,26 +462326,26 @@ │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ vstr d7, [r4, #280] @ 0x118 │ │ │ │ @ instruction: 0xf7ff7b1c │ │ │ │ svclt 0x0000bb21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ ... │ │ │ │ - mlseq r3, r6, r6, r0 │ │ │ │ - rsbeq r7, r1, r0, ror sp │ │ │ │ - rsbeq r0, r3, r6, ror r6 │ │ │ │ - rsbeq r7, r1, r0, asr sp │ │ │ │ - rsbeq r0, r3, lr, lsr r6 │ │ │ │ - rsbeq r0, r3, r4, lsl #10 │ │ │ │ - rsbeq sp, r5, r2, ror #17 │ │ │ │ - rsbeq r0, r3, sl, asr r2 │ │ │ │ - rsbeq r7, r1, lr, lsr r9 │ │ │ │ - rsbeq r0, r3, r0, asr #3 │ │ │ │ - rsbeq r0, r3, sl, asr r1 │ │ │ │ - rsbeq r7, r1, r6, lsr r8 │ │ │ │ + mlseq r3, lr, r6, r0 │ │ │ │ + rsbeq r7, r1, r8, ror sp │ │ │ │ + rsbeq r0, r3, lr, ror r6 │ │ │ │ + rsbeq r7, r1, r8, asr sp │ │ │ │ + rsbeq r0, r3, r6, asr #12 │ │ │ │ + rsbeq r0, r3, ip, lsl #10 │ │ │ │ + rsbeq sp, r5, sl, ror #17 │ │ │ │ + rsbeq r0, r3, r2, ror #4 │ │ │ │ + rsbeq r7, r1, r6, asr #18 │ │ │ │ + rsbeq r0, r3, r8, asr #3 │ │ │ │ + rsbeq r0, r3, r2, ror #2 │ │ │ │ + rsbeq r7, r1, lr, lsr r8 │ │ │ │ vmax.s16 q10, , q4 │ │ │ │ @ instruction: 0xf8d4feb1 │ │ │ │ bls a62ed8 │ │ │ │ ldmdavs r5, {r3, r4, r7, r9, lr} │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf6ff4191 │ │ │ │ blls 981798 │ │ │ │ @@ -462383,15 +462383,15 @@ │ │ │ │ @ instruction: 0x21a1f640 │ │ │ │ stcls 4, cr14, [r3], #-196 @ 0xffffff3c │ │ │ │ @ instruction: 0x4620901a │ │ │ │ ldrdvc pc, [r0], #139 @ 0x8b @ │ │ │ │ mrc2 2, 2, pc, cr6, cr3, {2} │ │ │ │ b 69df58 │ │ │ │ svclt 0x00380320 │ │ │ │ - bls 868460 │ │ │ │ + bls 868460 │ │ │ │ movwcc r1, #4251 @ 0x109b │ │ │ │ vqsub.u8 d20, d16, d15 │ │ │ │ blls 5771ac │ │ │ │ svcls 0x001846a1 │ │ │ │ @ instruction: 0xf8cb465c │ │ │ │ @ instruction: 0xf04f30e0 │ │ │ │ @ instruction: 0xf8cb33ff │ │ │ │ @@ -462613,15 +462613,15 @@ │ │ │ │ @ instruction: 0xff16f640 │ │ │ │ stmdbls sp, {r2, r3, r4, r6, r7, fp, lr} │ │ │ │ @ instruction: 0xf6404478 │ │ │ │ bls 556f20 │ │ │ │ stclt 7, cr15, [r5, #1016]! @ 0x3f8 │ │ │ │ blvc 912634 │ │ │ │ blpl 412ac4 │ │ │ │ - blvs 89263c │ │ │ │ + blvs 89263c │ │ │ │ blvc 35288c >::_M_default_append(unsigned int)@@Base+0xccf88> │ │ │ │ blvs ff3d2ac4 │ │ │ │ blx 612bbc │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ vstr d7, [r4, #280] @ 0x118 │ │ │ │ vpadd.i32 d7, d14, d12 │ │ │ │ @ instruction: 0xf1beb9bc │ │ │ │ @@ -462806,70 +462806,70 @@ │ │ │ │ @ instruction: 0xf640300c │ │ │ │ ldmdami ip!, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6404478 │ │ │ │ strb pc, [r7, -sp, asr #28] @ │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ - ldrdeq pc, [r2], #-242 @ 0xffffff0e @ │ │ │ │ - strhteq r7, [r1], #-102 @ 0xffffff9a │ │ │ │ - strhteq r3, [r1], #-12 │ │ │ │ - rsbeq pc, r2, r0, lsr #30 │ │ │ │ - strdeq r7, [r1], #-90 @ 0xffffffa6 @ │ │ │ │ - rsbeq pc, r2, r0, lsl #30 │ │ │ │ - ldrdeq r7, [r1], #-90 @ 0xffffffa6 @ │ │ │ │ + ldrdeq pc, [r2], #-250 @ 0xffffff06 @ │ │ │ │ + strhteq r7, [r1], #-110 @ 0xffffff92 │ │ │ │ + rsbeq r3, r1, r4, asr #1 │ │ │ │ + rsbeq pc, r2, r8, lsr #30 │ │ │ │ + rsbeq r7, r1, r2, lsl #12 │ │ │ │ + rsbeq pc, r2, r8, lsl #30 │ │ │ │ + rsbeq r7, r1, r2, ror #11 │ │ │ │ @ instruction: 0xffffbf8f │ │ │ │ - rsbeq pc, r2, ip, asr #28 │ │ │ │ - rsbeq pc, r2, sl, ror sp @ │ │ │ │ - rsbeq r7, r1, lr, asr r4 │ │ │ │ - strhteq r2, [r1], #-224 @ 0xffffff20 │ │ │ │ - rsbeq pc, r2, r0, asr #26 │ │ │ │ - rsbeq r7, r1, sl, lsl r4 │ │ │ │ - strhteq pc, [r2], #-200 @ 0xffffff38 @ │ │ │ │ - mlseq r1, ip, r3, r7 │ │ │ │ - rsbeq r9, r2, r6, lsl #31 │ │ │ │ - rsbeq pc, r2, r6, ror #24 │ │ │ │ - rsbeq r7, r1, r2, asr #6 │ │ │ │ - rsbeq pc, r2, r8, asr #24 │ │ │ │ - rsbeq r7, r1, r4, lsr #6 │ │ │ │ - rsbeq pc, r2, r8, lsr #24 │ │ │ │ - rsbeq r7, r1, r4, lsl #6 │ │ │ │ - ldrdeq pc, [r2], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r7, r1, ip, lsr #5 │ │ │ │ - strhteq pc, [r2], #-180 @ 0xffffff4c @ │ │ │ │ - mlseq r1, r0, r2, r7 │ │ │ │ - rsbeq pc, r2, ip, lsr #22 │ │ │ │ - rsbeq r7, r1, r8, lsl #4 │ │ │ │ - rsbeq r4, r1, r8, rrx │ │ │ │ - ldrdeq pc, [r2], #-166 @ 0xffffff5a @ │ │ │ │ - strhteq r7, [r1], #-18 @ 0xffffffee │ │ │ │ - strhteq pc, [r2], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r7, r1, lr, lsl #3 │ │ │ │ - mlseq r2, r0, sl, pc @ │ │ │ │ - rsbeq r7, r1, sl, ror #2 │ │ │ │ - rsbeq pc, r2, lr, asr sl @ │ │ │ │ - rsbeq r7, r1, sl, lsr r1 │ │ │ │ - rsbeq pc, r2, r2, asr #20 │ │ │ │ - rsbeq r7, r1, ip, lsl r1 │ │ │ │ - rsbeq pc, r2, r4, lsl #20 │ │ │ │ - rsbeq r7, r1, r0, ror #1 │ │ │ │ - rsbeq pc, r2, r4, ror #19 │ │ │ │ - rsbeq r7, r1, r0, asr #1 │ │ │ │ - rsbeq pc, r2, r4, asr #19 │ │ │ │ - rsbeq r7, r1, r0, lsr #1 │ │ │ │ - mlseq r2, sl, r9, pc @ │ │ │ │ - rsbeq r7, r1, r6, ror r0 │ │ │ │ - rsbeq pc, r2, ip, ror r9 @ │ │ │ │ - rsbeq r7, r1, r8, asr r0 │ │ │ │ - rsbeq pc, r2, lr, asr r9 @ │ │ │ │ - rsbeq r7, r1, r8, lsr r0 │ │ │ │ - rsbeq pc, r2, lr, lsr r9 @ │ │ │ │ - rsbeq r7, r1, r8, lsl r0 │ │ │ │ - rsbeq pc, r2, r2, lsr #18 │ │ │ │ - strdeq r6, [r1], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq pc, r2, r4, asr lr @ │ │ │ │ + rsbeq pc, r2, r2, lsl #27 │ │ │ │ + rsbeq r7, r1, r6, ror #8 │ │ │ │ + strhteq r2, [r1], #-232 @ 0xffffff18 │ │ │ │ + rsbeq pc, r2, r8, asr #26 │ │ │ │ + rsbeq r7, r1, r2, lsr #8 │ │ │ │ + rsbeq pc, r2, r0, asr #25 │ │ │ │ + rsbeq r7, r1, r4, lsr #7 │ │ │ │ + rsbeq r9, r2, lr, lsl #31 │ │ │ │ + rsbeq pc, r2, lr, ror #24 │ │ │ │ + rsbeq r7, r1, sl, asr #6 │ │ │ │ + rsbeq pc, r2, r0, asr ip @ │ │ │ │ + rsbeq r7, r1, ip, lsr #6 │ │ │ │ + rsbeq pc, r2, r0, lsr ip @ │ │ │ │ + rsbeq r7, r1, ip, lsl #6 │ │ │ │ + ldrdeq pc, [r2], #-184 @ 0xffffff48 @ │ │ │ │ + strhteq r7, [r1], #-36 @ 0xffffffdc │ │ │ │ + strhteq pc, [r2], #-188 @ 0xffffff44 @ │ │ │ │ + mlseq r1, r8, r2, r7 │ │ │ │ + rsbeq pc, r2, r4, lsr fp @ │ │ │ │ + rsbeq r7, r1, r0, lsl r2 │ │ │ │ + rsbeq r4, r1, r0, ror r0 │ │ │ │ + ldrdeq pc, [r2], #-174 @ 0xffffff52 @ │ │ │ │ + strhteq r7, [r1], #-26 @ 0xffffffe6 │ │ │ │ + strhteq pc, [r2], #-170 @ 0xffffff56 @ │ │ │ │ + mlseq r1, r6, r1, r7 │ │ │ │ + mlseq r2, r8, sl, pc @ │ │ │ │ + rsbeq r7, r1, r2, ror r1 │ │ │ │ + rsbeq pc, r2, r6, ror #20 │ │ │ │ + rsbeq r7, r1, r2, asr #2 │ │ │ │ + rsbeq pc, r2, sl, asr #20 │ │ │ │ + rsbeq r7, r1, r4, lsr #2 │ │ │ │ + rsbeq pc, r2, ip, lsl #20 │ │ │ │ + rsbeq r7, r1, r8, ror #1 │ │ │ │ + rsbeq pc, r2, ip, ror #19 │ │ │ │ + rsbeq r7, r1, r8, asr #1 │ │ │ │ + rsbeq pc, r2, ip, asr #19 │ │ │ │ + rsbeq r7, r1, r8, lsr #1 │ │ │ │ + rsbeq pc, r2, r2, lsr #19 │ │ │ │ + rsbeq r7, r1, lr, ror r0 │ │ │ │ + rsbeq pc, r2, r4, lsl #19 │ │ │ │ + rsbeq r7, r1, r0, rrx │ │ │ │ + rsbeq pc, r2, r6, ror #18 │ │ │ │ + rsbeq r7, r1, r0, asr #32 │ │ │ │ + rsbeq pc, r2, r6, asr #18 │ │ │ │ + rsbeq r7, r1, r0, lsr #32 │ │ │ │ + rsbeq pc, r2, sl, lsr #18 │ │ │ │ + rsbeq r7, r1, r4 │ │ │ │ bne f1574c │ │ │ │ ldrbtmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ @ instruction: 0xf8ccf35a │ │ │ │ @ instruction: 0xf8dfb150 │ │ │ │ strbmi r1, [r0], -ip, lsr #20 │ │ │ │ tstls ip, r9, ror r4 │ │ │ │ blx fe914156 │ │ │ │ @@ -463061,15 +463061,15 @@ │ │ │ │ bleq 212d18 │ │ │ │ ldrdcs pc, [r4], -r8 │ │ │ │ adcsvs pc, r2, #8388608 @ 0x800000 │ │ │ │ blvs ff21319c │ │ │ │ blvc 292b28 >::_M_default_append(unsigned int)@@Base+0xd224> │ │ │ │ blvs ff3d31b4 │ │ │ │ blx 6132ac │ │ │ │ - blls 88de84 │ │ │ │ + blls 88de84 │ │ │ │ @ instruction: 0xf8534640 │ │ │ │ @ instruction: 0xf6f82024 │ │ │ │ stmdacs r1, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdls sp, [sp], -lr │ │ │ │ mvnseq pc, r0, asr #12 │ │ │ │ smmlseq ip, pc, r8, pc @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -463306,19 +463306,19 @@ │ │ │ │ stmdavs r0!, {r3, r4, sl, fp, ip, pc} │ │ │ │ mrc2 3, 7, pc, cr2, cr14, {2} │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr} │ │ │ │ ldc2l 3, cr15, [r2], {94} @ 0x5e │ │ │ │ @ instruction: 0xee071a3f │ │ │ │ stmdavs r0!, {r4, r7, r9, fp, ip, sp, lr} │ │ │ │ blvc ffbd359c │ │ │ │ - blvc 8930f4 │ │ │ │ + blvc 8930f4 │ │ │ │ mcr2 3, 7, pc, cr4, cr14, {2} @ │ │ │ │ beq 6132d8 │ │ │ │ blpl 313124 >::_M_default_append(unsigned int)@@Base+0x8d820> │ │ │ │ - blvc 893144 │ │ │ │ + blvc 893144 │ │ │ │ blvs 2135ac │ │ │ │ blmi ff3135b8 │ │ │ │ blcc ff393158 │ │ │ │ blpl 393374 │ │ │ │ blvs 313500 >::_M_default_append(unsigned int)@@Base+0x8dbfc> │ │ │ │ blvs ff2d35b8 │ │ │ │ blx 6136b0 │ │ │ │ @@ -463431,15 +463431,15 @@ │ │ │ │ vstr d7, [sp, #24] │ │ │ │ vstr d6, [sp, #128] @ 0x80 │ │ │ │ vstr d3, [sp, #112] @ 0x70 │ │ │ │ vstr d7, [sp, #104] @ 0x68 │ │ │ │ vqrdmulh.s d21, d0, d22 │ │ │ │ ldc 14, cr15, [sp, #588] @ 0x24c │ │ │ │ stmdavs fp!, {r2, r3, r4, r8, r9, fp, ip, sp}^ │ │ │ │ - blvc 893328 │ │ │ │ + blvc 893328 │ │ │ │ blmi 1213584 │ │ │ │ adcsvs pc, r0, #12582912 @ 0xc00000 │ │ │ │ blvs a13334 │ │ │ │ blpl b93338 │ │ │ │ blcs 293110 >::_M_default_append(unsigned int)@@Base+0xd80c> │ │ │ │ blmi ff31378c │ │ │ │ blmi ff2937a0 │ │ │ │ @@ -463514,89 +463514,89 @@ │ │ │ │ ldmdami r2, {r0, r2, r3, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2317 @ 0xfffff6f3 │ │ │ │ @ instruction: 0xf8c8f640 │ │ │ │ @ instruction: 0xf7fd9a0d │ │ │ │ svclt 0x0000be9c │ │ │ │ ... │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - rsbeq r8, r6, lr, lsr #24 │ │ │ │ - rsbeq sl, r2, r0, lsl r2 │ │ │ │ - rsbeq lr, r0, r6, lsl pc │ │ │ │ - rsbeq r7, r1, ip, asr r0 │ │ │ │ - strdeq r9, [r2], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq sl, r2, lr, lsl #23 │ │ │ │ - rsbeq sl, r2, r2, lsl #23 │ │ │ │ - mlseq r2, sl, sl, r9 │ │ │ │ - rsbeq pc, r2, r2, ror #14 │ │ │ │ - rsbeq r6, r1, ip, lsr lr │ │ │ │ - rsbeq pc, r2, r0, asr #14 │ │ │ │ - rsbeq r6, r1, sl, lsl lr │ │ │ │ - rsbeq r3, r1, ip, ror #22 │ │ │ │ - rsbeq pc, r2, r0, lsr r6 @ │ │ │ │ - rsbeq r6, r1, sl, lsl #26 │ │ │ │ - rsbeq pc, r2, r0, lsl r6 @ │ │ │ │ - rsbeq r6, r1, sl, ror #25 │ │ │ │ - rsbeq pc, r2, ip, ror #11 │ │ │ │ - rsbeq r6, r1, r6, asr #25 │ │ │ │ - rsbeq r7, r2, r6, asr #23 │ │ │ │ - strhteq pc, [r2], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r6, r1, sl, lsl #25 │ │ │ │ - rsbeq lr, r2, r6, lsl #22 │ │ │ │ - rsbeq pc, r2, ip, ror #9 │ │ │ │ - rsbeq r6, r1, r6, asr #23 │ │ │ │ - rsbeq r3, r1, r4, ror r9 │ │ │ │ - rsbeq pc, r2, lr, ror r4 @ │ │ │ │ - rsbeq r6, r1, r8, asr fp │ │ │ │ - rsbeq pc, r2, lr, asr r4 @ │ │ │ │ - rsbeq r6, r1, r6, lsr fp │ │ │ │ - rsbeq pc, r2, ip, lsr #8 │ │ │ │ - rsbeq r6, r1, r6, lsl #22 │ │ │ │ - strdeq pc, [r2], #-56 @ 0xffffffc8 @ │ │ │ │ - ldrdeq r6, [r1], #-162 @ 0xffffff5e @ │ │ │ │ - ldrdeq pc, [r2], #-52 @ 0xffffffcc @ │ │ │ │ - rsbeq r6, r1, lr, lsr #21 │ │ │ │ - strhteq pc, [r2], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r6, r1, sl, lsl #21 │ │ │ │ - rsbeq pc, r2, lr, ror r3 @ │ │ │ │ - rsbeq r6, r1, r8, asr sl │ │ │ │ - rsbeq pc, r2, sl, asr r3 @ │ │ │ │ - rsbeq r6, r1, r4, lsr sl │ │ │ │ - rsbeq pc, r2, r8, lsr #6 │ │ │ │ - rsbeq r6, r1, r2, lsl #20 │ │ │ │ - rsbeq pc, r2, r0, lsl #6 │ │ │ │ - ldrdeq r6, [r1], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq pc, r2, r0, ror #5 │ │ │ │ - strhteq r6, [r1], #-152 @ 0xffffff68 │ │ │ │ - rsbeq pc, r2, r0, asr #5 │ │ │ │ - mlseq r1, r8, r9, r6 │ │ │ │ - rsbeq pc, r2, r0, lsr #5 │ │ │ │ - rsbeq r6, r1, r8, ror r9 │ │ │ │ - rsbeq pc, r2, r0, lsl #5 │ │ │ │ - rsbeq r6, r1, r8, asr r9 │ │ │ │ - rsbeq pc, r2, r0, ror #4 │ │ │ │ - rsbeq r6, r1, r8, lsr r9 │ │ │ │ - rsbeq pc, r2, r0, asr #4 │ │ │ │ - rsbeq r6, r1, r8, lsl r9 │ │ │ │ - rsbeq r3, r1, r8, lsl #14 │ │ │ │ + rsbeq r8, r6, r6, lsr ip │ │ │ │ + rsbeq sl, r2, r8, lsl r2 │ │ │ │ + rsbeq lr, r0, lr, lsl pc │ │ │ │ + rsbeq r7, r1, r4, rrx │ │ │ │ + rsbeq r9, r2, r2, lsl #20 │ │ │ │ + mlseq r2, r6, fp, sl │ │ │ │ + rsbeq sl, r2, sl, lsl #23 │ │ │ │ + rsbeq r9, r2, r2, lsr #21 │ │ │ │ + rsbeq pc, r2, sl, ror #14 │ │ │ │ + rsbeq r6, r1, r4, asr #28 │ │ │ │ + rsbeq pc, r2, r8, asr #14 │ │ │ │ + rsbeq r6, r1, r2, lsr #28 │ │ │ │ + rsbeq r3, r1, r4, ror fp │ │ │ │ + rsbeq pc, r2, r8, lsr r6 @ │ │ │ │ + rsbeq r6, r1, r2, lsl sp │ │ │ │ + rsbeq pc, r2, r8, lsl r6 @ │ │ │ │ + strdeq r6, [r1], #-194 @ 0xffffff3e @ │ │ │ │ + strdeq pc, [r2], #-84 @ 0xffffffac @ │ │ │ │ + rsbeq r6, r1, lr, asr #25 │ │ │ │ + rsbeq r7, r2, lr, asr #23 │ │ │ │ + strhteq pc, [r2], #-88 @ 0xffffffa8 @ │ │ │ │ + mlseq r1, r2, ip, r6 │ │ │ │ + rsbeq lr, r2, lr, lsl #22 │ │ │ │ + strdeq pc, [r2], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r6, r1, lr, asr #23 │ │ │ │ + rsbeq r3, r1, ip, ror r9 │ │ │ │ + rsbeq pc, r2, r6, lsl #9 │ │ │ │ + rsbeq r6, r1, r0, ror #22 │ │ │ │ + rsbeq pc, r2, r6, ror #8 │ │ │ │ + rsbeq r6, r1, lr, lsr fp │ │ │ │ + rsbeq pc, r2, r4, lsr r4 @ │ │ │ │ + rsbeq r6, r1, lr, lsl #22 │ │ │ │ + rsbeq pc, r2, r0, lsl #8 │ │ │ │ + ldrdeq r6, [r1], #-170 @ 0xffffff56 @ │ │ │ │ + ldrdeq pc, [r2], #-60 @ 0xffffffc4 @ │ │ │ │ + strhteq r6, [r1], #-166 @ 0xffffff5a │ │ │ │ + strhteq pc, [r2], #-56 @ 0xffffffc8 @ │ │ │ │ + mlseq r1, r2, sl, r6 │ │ │ │ + rsbeq pc, r2, r6, lsl #7 │ │ │ │ + rsbeq r6, r1, r0, ror #20 │ │ │ │ + rsbeq pc, r2, r2, ror #6 │ │ │ │ + rsbeq r6, r1, ip, lsr sl │ │ │ │ + rsbeq pc, r2, r0, lsr r3 @ │ │ │ │ + rsbeq r6, r1, sl, lsl #20 │ │ │ │ + rsbeq pc, r2, r8, lsl #6 │ │ │ │ + rsbeq r6, r1, r0, ror #19 │ │ │ │ + rsbeq pc, r2, r8, ror #5 │ │ │ │ + rsbeq r6, r1, r0, asr #19 │ │ │ │ + rsbeq pc, r2, r8, asr #5 │ │ │ │ + rsbeq r6, r1, r0, lsr #19 │ │ │ │ + rsbeq pc, r2, r8, lsr #5 │ │ │ │ + rsbeq r6, r1, r0, lsl #19 │ │ │ │ + rsbeq pc, r2, r8, lsl #5 │ │ │ │ + rsbeq r6, r1, r0, ror #18 │ │ │ │ + rsbeq pc, r2, r8, ror #4 │ │ │ │ + rsbeq r6, r1, r0, asr #18 │ │ │ │ + rsbeq pc, r2, r8, asr #4 │ │ │ │ + rsbeq r6, r1, r0, lsr #18 │ │ │ │ + rsbeq r3, r1, r0, lsl r7 │ │ │ │ @ instruction: 0xffffbfe5 │ │ │ │ - rsbeq pc, r2, sl, ror r3 @ │ │ │ │ - mlseq r2, r8, r3, pc @ │ │ │ │ - rsbeq lr, r2, r8, lsl #31 │ │ │ │ - rsbeq r6, r1, r4, ror #12 │ │ │ │ - strhteq lr, [r2], #-226 @ 0xffffff1e │ │ │ │ - rsbeq r6, r1, lr, lsl #11 │ │ │ │ - rsbeq lr, r2, ip, lsl #29 │ │ │ │ - rsbeq r6, r1, r8, ror #10 │ │ │ │ - rsbeq lr, r2, lr, ror #28 │ │ │ │ - rsbeq r6, r1, sl, asr #10 │ │ │ │ - rsbeq r1, r1, lr, asr #26 │ │ │ │ - rsbeq lr, r2, r6, lsr lr │ │ │ │ - rsbeq r6, r1, r2, lsl r5 │ │ │ │ - rsbeq lr, r2, r6, lsl lr │ │ │ │ - strdeq r6, [r1], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq pc, r2, r2, lsl #7 │ │ │ │ + rsbeq pc, r2, r0, lsr #7 │ │ │ │ + mlseq r2, r0, pc, lr @ │ │ │ │ + rsbeq r6, r1, ip, ror #12 │ │ │ │ + strhteq lr, [r2], #-234 @ 0xffffff16 │ │ │ │ + mlseq r1, r6, r5, r6 │ │ │ │ + mlseq r2, r4, lr, lr │ │ │ │ + rsbeq r6, r1, r0, ror r5 │ │ │ │ + rsbeq lr, r2, r6, ror lr │ │ │ │ + rsbeq r6, r1, r2, asr r5 │ │ │ │ + rsbeq r1, r1, r6, asr sp │ │ │ │ + rsbeq lr, r2, lr, lsr lr │ │ │ │ + rsbeq r6, r1, sl, lsl r5 │ │ │ │ + rsbeq lr, r2, lr, lsl lr │ │ │ │ + strdeq r6, [r1], #-74 @ 0xffffffb6 @ │ │ │ │ strmi r4, [r2], -pc, asr #18 │ │ │ │ svcls 0x00184628 │ │ │ │ @ instruction: 0xf8dd4479 │ │ │ │ vhadd.u16 d25, d21, d12 │ │ │ │ bvs ffe569e0 │ │ │ │ ldrbmi r4, [ip], -r8, lsr #12 │ │ │ │ @ instruction: 0xf91af37f │ │ │ │ @@ -463669,28 +463669,28 @@ │ │ │ │ ldrbtmi r4, [r8], #-2066 @ 0xfffff7ee │ │ │ │ @ instruction: 0xf63f300c │ │ │ │ ldmdami r1, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2317 @ 0xfffff6f3 │ │ │ │ @ instruction: 0xff8af63f │ │ │ │ @ instruction: 0xf7fd9a0d │ │ │ │ svclt 0x0000bd5e │ │ │ │ - rsbeq lr, r2, r0, lsr #29 │ │ │ │ - mlseq r2, r6, ip, lr │ │ │ │ - rsbeq r6, r1, r2, ror r3 │ │ │ │ - rsbeq lr, r2, r0, ror ip │ │ │ │ - rsbeq lr, r2, r0, lsr ip │ │ │ │ - rsbeq lr, r2, r0, lsr #24 │ │ │ │ - strdeq lr, [r2], #-186 @ 0xffffff46 @ │ │ │ │ - ldrdeq r6, [r1], #-38 @ 0xffffffda @ │ │ │ │ - ldrdeq lr, [r2], #-186 @ 0xffffff46 @ │ │ │ │ - strhteq r6, [r1], #-38 @ 0xffffffda │ │ │ │ - strhteq lr, [r2], #-186 @ 0xffffff46 │ │ │ │ - mlseq r1, r6, r2, r6 │ │ │ │ - mlseq r2, sl, fp, lr │ │ │ │ - rsbeq r6, r1, r6, ror r2 │ │ │ │ + rsbeq lr, r2, r8, lsr #29 │ │ │ │ + mlseq r2, lr, ip, lr │ │ │ │ + rsbeq r6, r1, sl, ror r3 │ │ │ │ + rsbeq lr, r2, r8, ror ip │ │ │ │ + rsbeq lr, r2, r8, lsr ip │ │ │ │ + rsbeq lr, r2, r8, lsr #24 │ │ │ │ + rsbeq lr, r2, r2, lsl #24 │ │ │ │ + ldrdeq r6, [r1], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq lr, r2, r2, ror #23 │ │ │ │ + strhteq r6, [r1], #-46 @ 0xffffffd2 │ │ │ │ + rsbeq lr, r2, r2, asr #23 │ │ │ │ + mlseq r1, lr, r2, r6 │ │ │ │ + rsbeq lr, r2, r2, lsr #23 │ │ │ │ + rsbeq r6, r1, lr, ror r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, r2, ror #27 │ │ │ │ ldrmi r4, [fp], r2, ror #25 │ │ │ │ movwcs r4, #9341 @ 0x247d │ │ │ │ @@ -463916,22 +463916,22 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf63f4478 │ │ │ │ strb pc, [pc, r1, lsr #27]! @ │ │ │ │ ... │ │ │ │ rsbeq r6, ip, ip, lsr r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r6, ip, lr, lsl #18 │ │ │ │ - rsbeq lr, r2, r2, asr #21 │ │ │ │ - rsbeq lr, r2, sl, ror #20 │ │ │ │ - rsbeq lr, r2, r0, lsr r9 │ │ │ │ - rsbeq r6, r1, ip │ │ │ │ - rsbeq lr, r2, r8, ror #15 │ │ │ │ - rsbeq r5, r1, r2, asr #29 │ │ │ │ - rsbeq lr, r2, sl, asr #15 │ │ │ │ - rsbeq r5, r1, r4, lsr #29 │ │ │ │ + rsbeq lr, r2, sl, asr #21 │ │ │ │ + rsbeq lr, r2, r2, ror sl │ │ │ │ + rsbeq lr, r2, r8, lsr r9 │ │ │ │ + rsbeq r6, r1, r4, lsl r0 │ │ │ │ + strdeq lr, [r2], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq r5, r1, sl, asr #29 │ │ │ │ + ldrdeq lr, [r2], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq r5, r1, ip, lsr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 313930 >::_M_default_append(unsigned int)@@Base+0x8e02c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4691b093 │ │ │ │ ldrcs pc, [r0], #2271 @ 0x8df │ │ │ │ @@ -464225,28 +464225,28 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e5df │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r6, ip, r8, ror #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r6, ip, r6, lsr #10 │ │ │ │ - rsbeq lr, r2, r4, lsl #13 │ │ │ │ - rsbeq r5, r1, r0, ror #26 │ │ │ │ - rsbeq lr, r2, r6, ror #12 │ │ │ │ - rsbeq r5, r1, r2, asr #26 │ │ │ │ - rsbeq lr, r2, r2, asr r6 │ │ │ │ - rsbeq lr, r2, r8, asr #7 │ │ │ │ - rsbeq r5, r1, r4, lsr #21 │ │ │ │ - strhteq lr, [r2], #-52 @ 0xffffffcc │ │ │ │ - rsbeq lr, r2, lr, ror r3 │ │ │ │ - rsbeq r5, r1, sl, asr sl │ │ │ │ - rsbeq lr, r2, ip, lsl r3 │ │ │ │ - strdeq r5, [r1], #-152 @ 0xffffff68 @ │ │ │ │ - strdeq lr, [r2], #-44 @ 0xffffffd4 @ │ │ │ │ - ldrdeq r5, [r1], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq lr, r2, ip, lsl #13 │ │ │ │ + rsbeq r5, r1, r8, ror #26 │ │ │ │ + rsbeq lr, r2, lr, ror #12 │ │ │ │ + rsbeq r5, r1, sl, asr #26 │ │ │ │ + rsbeq lr, r2, sl, asr r6 │ │ │ │ + ldrdeq lr, [r2], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq r5, r1, ip, lsr #21 │ │ │ │ + strhteq lr, [r2], #-60 @ 0xffffffc4 │ │ │ │ + rsbeq lr, r2, r6, lsl #7 │ │ │ │ + rsbeq r5, r1, r2, ror #20 │ │ │ │ + rsbeq lr, r2, r4, lsr #6 │ │ │ │ + rsbeq r5, r1, r0, lsl #20 │ │ │ │ + rsbeq lr, r2, r4, lsl #6 │ │ │ │ + ldrdeq r5, [r1], #-158 @ 0xffffff62 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, lr, ror #24 │ │ │ │ ldrmi r4, [sl], lr, ror #18 │ │ │ │ movwcs r4, #9340 @ 0x247c │ │ │ │ @@ -464357,18 +464357,18 @@ │ │ │ │ stmdals r6, {r2, r8, fp, ip, pc} │ │ │ │ blx d16420 │ │ │ │ ldr r9, [r8, -r4, lsl #22]! │ │ │ │ mrc 6, 5, APSR_nzcv, cr6, cr8, {1} │ │ │ │ rsbeq r6, ip, r4, lsl #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r6, ip, lr, asr r0 │ │ │ │ - rsbeq lr, r2, r6, lsr r1 │ │ │ │ - rsbeq r5, r1, r2, lsl r8 │ │ │ │ - strdeq lr, [r2], #-8 @ │ │ │ │ - ldrdeq r5, [r1], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq lr, r2, lr, lsr r1 │ │ │ │ + rsbeq r5, r1, sl, lsl r8 │ │ │ │ + rsbeq lr, r2, r0, lsl #2 │ │ │ │ + ldrdeq r5, [r1], #-122 @ 0xffffff86 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldmcs r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ strcs r3, [r0, #-2256] @ 0xfffff730 │ │ │ │ @@ -464930,133 +464930,133 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r9, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ mlseq ip, r8, lr, r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r2, sl, r0, lr │ │ │ │ + rsbeq lr, r2, r2, lsr #1 │ │ │ │ @ instruction: 0xffffcdcf │ │ │ │ - rsbeq sp, r2, r8, asr #29 │ │ │ │ - rsbeq lr, r2, r6, asr #4 │ │ │ │ + ldrdeq sp, [r2], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq lr, r2, lr, asr #4 │ │ │ │ @ instruction: 0xffffb081 │ │ │ │ @ instruction: 0xffffb11f │ │ │ │ @ instruction: 0xfffff46d │ │ │ │ - rsbeq lr, r2, r0, ror r2 │ │ │ │ - mlseq r2, r8, pc, sp @ │ │ │ │ - rsbeq r5, r1, r2, ror r6 │ │ │ │ - rsbeq sp, r2, ip, ror pc │ │ │ │ - rsbeq r5, r1, r6, asr r6 │ │ │ │ + rsbeq lr, r2, r8, ror r2 │ │ │ │ + rsbeq sp, r2, r0, lsr #31 │ │ │ │ + rsbeq r5, r1, sl, ror r6 │ │ │ │ + rsbeq sp, r2, r4, lsl #31 │ │ │ │ + rsbeq r5, r1, lr, asr r6 │ │ │ │ rsbeq r5, ip, ip, ror #26 │ │ │ │ - rsbeq sp, r2, lr, lsr pc │ │ │ │ - rsbeq r5, r1, r8, lsl r6 │ │ │ │ + rsbeq sp, r2, r6, asr #30 │ │ │ │ + rsbeq r5, r1, r0, lsr #12 │ │ │ │ @ instruction: 0xffffacdb │ │ │ │ @ instruction: 0xfffffc7b │ │ │ │ - rsbeq lr, r2, lr, asr #3 │ │ │ │ + ldrdeq lr, [r2], #-22 @ 0xffffffea @ │ │ │ │ @ instruction: 0xffffb769 │ │ │ │ @ instruction: 0xffffb80b │ │ │ │ @ instruction: 0xffffc28d │ │ │ │ - mlseq r2, sl, r1, lr │ │ │ │ - strhteq sp, [r2], #-226 @ 0xffffff1e │ │ │ │ - rsbeq r5, r1, ip, lsl #11 │ │ │ │ - mlseq r2, r4, lr, sp │ │ │ │ - rsbeq r5, r1, lr, ror #10 │ │ │ │ + rsbeq lr, r2, r2, lsr #3 │ │ │ │ + strhteq sp, [r2], #-234 @ 0xffffff16 │ │ │ │ + mlseq r1, r4, r5, r5 │ │ │ │ + mlseq r2, ip, lr, sp │ │ │ │ + rsbeq r5, r1, r6, ror r5 │ │ │ │ @ instruction: 0xffffaef9 │ │ │ │ @ instruction: 0xffffb383 │ │ │ │ - rsbeq sp, r2, sl, lsl r1 │ │ │ │ + rsbeq sp, r2, r2, lsr #2 │ │ │ │ @ instruction: 0xffff9ff1 │ │ │ │ @ instruction: 0xffffa9d7 │ │ │ │ @ instruction: 0xffffb68d │ │ │ │ @ instruction: 0xffffb6e1 │ │ │ │ @ instruction: 0xffffbcb5 │ │ │ │ - mlseq r5, r4, r6, fp │ │ │ │ - strdeq sp, [r2], #-220 @ 0xffffff24 @ │ │ │ │ - ldrdeq r5, [r1], #-70 @ 0xffffffba @ │ │ │ │ - ldrdeq sp, [r2], #-222 @ 0xffffff22 @ │ │ │ │ - strhteq r5, [r1], #-72 @ 0xffffffb8 │ │ │ │ - rsbeq lr, r2, lr, rrx │ │ │ │ - rsbeq lr, r2, r4, lsr #1 │ │ │ │ - rsbeq sp, r2, r4, ror sp │ │ │ │ - rsbeq r5, r1, lr, asr #8 │ │ │ │ + mlseq r5, ip, r6, fp │ │ │ │ + rsbeq sp, r2, r4, lsl #28 │ │ │ │ + ldrdeq r5, [r1], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq sp, r2, r6, ror #27 │ │ │ │ + rsbeq r5, r1, r0, asr #9 │ │ │ │ + rsbeq lr, r2, r6, ror r0 │ │ │ │ + rsbeq lr, r2, ip, lsr #1 │ │ │ │ + rsbeq sp, r2, ip, ror sp │ │ │ │ + rsbeq r5, r1, r6, asr r4 │ │ │ │ @ instruction: 0xffffadd5 │ │ │ │ @ instruction: 0xffffab07 │ │ │ │ @ instruction: 0xffffb40f │ │ │ │ - rsbeq lr, r2, r2, rrx │ │ │ │ - rsbeq sp, r2, r2, lsl sp │ │ │ │ - rsbeq r5, r1, ip, ror #7 │ │ │ │ - strdeq sp, [r2], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r5, r1, lr, asr #7 │ │ │ │ - ldrdeq sp, [r2], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r5, r1, sl, lsr #7 │ │ │ │ + rsbeq lr, r2, sl, rrx │ │ │ │ + rsbeq sp, r2, sl, lsl sp │ │ │ │ + strdeq r5, [r1], #-52 @ 0xffffffcc @ │ │ │ │ + strdeq sp, [r2], #-206 @ 0xffffff32 @ │ │ │ │ + ldrdeq r5, [r1], #-54 @ 0xffffffca @ │ │ │ │ + ldrdeq sp, [r2], #-202 @ 0xffffff36 @ │ │ │ │ + strhteq r5, [r1], #-50 @ 0xffffffce │ │ │ │ @ instruction: 0xffffb251 │ │ │ │ @ instruction: 0xffffb26b │ │ │ │ - ldrdeq sp, [r2], #-250 @ 0xffffff06 @ │ │ │ │ - rsbeq sp, r2, lr, ror ip │ │ │ │ - rsbeq r5, r1, r8, asr r3 │ │ │ │ + rsbeq sp, r2, r2, ror #31 │ │ │ │ + rsbeq sp, r2, r6, lsl #25 │ │ │ │ + rsbeq r5, r1, r0, ror #6 │ │ │ │ @ instruction: 0xffffa7cb │ │ │ │ @ instruction: 0xffffbcbd │ │ │ │ @ instruction: 0xfffff4c1 │ │ │ │ - strhteq r9, [r2], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq sp, r2, r8, lsr #24 │ │ │ │ - rsbeq r5, r1, r2, lsl #6 │ │ │ │ - rsbeq sp, r2, r8, lsl ip │ │ │ │ - rsbeq sp, r2, r8, ror pc │ │ │ │ - rsbeq sp, r2, r8, lsr #30 │ │ │ │ - strhteq sp, [r2], #-188 @ 0xffffff44 │ │ │ │ - mlseq r1, r6, r2, r5 │ │ │ │ + strhteq r9, [r2], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq sp, r2, r0, lsr ip │ │ │ │ + rsbeq r5, r1, sl, lsl #6 │ │ │ │ + rsbeq sp, r2, r0, lsr #24 │ │ │ │ + rsbeq sp, r2, r0, lsl #31 │ │ │ │ + rsbeq sp, r2, r0, lsr pc │ │ │ │ + rsbeq sp, r2, r4, asr #23 │ │ │ │ + mlseq r1, lr, r2, r5 │ │ │ │ @ instruction: 0xffffa6d1 │ │ │ │ @ instruction: 0xffffac6f │ │ │ │ - rsbeq sp, r2, r8, lsr pc │ │ │ │ - rsbeq sp, r2, ip, ror #22 │ │ │ │ - rsbeq r5, r1, r6, asr #4 │ │ │ │ - rsbeq sp, r2, ip, ror #29 │ │ │ │ - rsbeq sp, r2, r2, lsr pc │ │ │ │ + rsbeq sp, r2, r0, asr #30 │ │ │ │ + rsbeq sp, r2, r4, ror fp │ │ │ │ + rsbeq r5, r1, lr, asr #4 │ │ │ │ + strdeq sp, [r2], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq sp, r2, sl, lsr pc │ │ │ │ muleq r0, r9, r0 │ │ │ │ - rsbeq sp, r2, r8, ror #21 │ │ │ │ - rsbeq r5, r1, r2, asr #3 │ │ │ │ + strdeq sp, [r2], #-160 @ 0xffffff60 @ │ │ │ │ + rsbeq r5, r1, sl, asr #3 │ │ │ │ @ instruction: 0xffffa6a7 │ │ │ │ - strhteq sp, [r2], #-166 @ 0xffffff5a │ │ │ │ - mlseq r1, r0, r1, r5 │ │ │ │ + strhteq sp, [r2], #-174 @ 0xffffff52 │ │ │ │ + mlseq r1, r8, r1, r5 │ │ │ │ @ instruction: 0xffffa415 │ │ │ │ - rsbeq sp, r2, r4, lsl #21 │ │ │ │ - rsbeq r5, r1, lr, asr r1 │ │ │ │ + rsbeq sp, r2, ip, lsl #21 │ │ │ │ + rsbeq r5, r1, r6, ror #2 │ │ │ │ @ instruction: 0xffffa033 │ │ │ │ - rsbeq sp, r2, r4, asr sl │ │ │ │ - rsbeq r5, r1, r0, lsr r1 │ │ │ │ + rsbeq sp, r2, ip, asr sl │ │ │ │ + rsbeq r5, r1, r8, lsr r1 │ │ │ │ @ instruction: 0xffff9f6f │ │ │ │ - rsbeq sp, r2, r8, lsr #20 │ │ │ │ - rsbeq r5, r1, r4, lsl #2 │ │ │ │ - rsbeq sp, r2, r2, asr #28 │ │ │ │ - rsbeq sp, r2, r4, ror #28 │ │ │ │ - rsbeq sp, r2, ip, ror #19 │ │ │ │ - rsbeq r5, r1, r8, asr #1 │ │ │ │ - rsbeq r7, r2, r4, lsl #28 │ │ │ │ - rsbeq sp, r2, r8, lsr lr │ │ │ │ - mlseq r2, r4, r9, sp │ │ │ │ - rsbeq r5, r1, r0, ror r0 │ │ │ │ - rsbeq sp, r2, r2, lsl #28 │ │ │ │ - rsbeq sp, r2, r0, lsr #28 │ │ │ │ - rsbeq sp, r2, r0, asr #18 │ │ │ │ - rsbeq r5, r1, ip, lsl r0 │ │ │ │ - strdeq sp, [r2], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq sp, r2, r0, lsr #28 │ │ │ │ - rsbeq sp, r2, ip, ror #17 │ │ │ │ - rsbeq r4, r1, r8, asr #31 │ │ │ │ - rsbeq sp, r2, r8, lsr lr │ │ │ │ - rsbeq sp, r2, r0, ror #27 │ │ │ │ - mlseq r2, r8, r8, sp │ │ │ │ - rsbeq r4, r1, r4, ror pc │ │ │ │ - rsbeq sp, r2, lr, lsr lr │ │ │ │ - rsbeq sp, r2, r0, lsl lr │ │ │ │ - rsbeq sp, r2, r2, asr r8 │ │ │ │ - rsbeq r4, r1, lr, lsr #30 │ │ │ │ - rsbeq sp, r2, r8, lsr r8 │ │ │ │ - rsbeq r4, r1, r4, lsl pc │ │ │ │ - rsbeq sp, r2, lr, lsl r8 │ │ │ │ - strdeq r4, [r1], #-232 @ 0xffffff18 @ │ │ │ │ + rsbeq sp, r2, r0, lsr sl │ │ │ │ + rsbeq r5, r1, ip, lsl #2 │ │ │ │ + rsbeq sp, r2, sl, asr #28 │ │ │ │ + rsbeq sp, r2, ip, ror #28 │ │ │ │ + strdeq sp, [r2], #-148 @ 0xffffff6c @ │ │ │ │ + ldrdeq r5, [r1], #-0 @ │ │ │ │ + rsbeq r7, r2, ip, lsl #28 │ │ │ │ + rsbeq sp, r2, r0, asr #28 │ │ │ │ + mlseq r2, ip, r9, sp │ │ │ │ + rsbeq r5, r1, r8, ror r0 │ │ │ │ + rsbeq sp, r2, sl, lsl #28 │ │ │ │ + rsbeq sp, r2, r8, lsr #28 │ │ │ │ + rsbeq sp, r2, r8, asr #18 │ │ │ │ + rsbeq r5, r1, r4, lsr #32 │ │ │ │ + strdeq sp, [r2], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq sp, r2, r8, lsr #28 │ │ │ │ + strdeq sp, [r2], #-132 @ 0xffffff7c @ │ │ │ │ + ldrdeq r4, [r1], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq sp, r2, r0, asr #28 │ │ │ │ + rsbeq sp, r2, r8, ror #27 │ │ │ │ + rsbeq sp, r2, r0, lsr #17 │ │ │ │ + rsbeq r4, r1, ip, ror pc │ │ │ │ + rsbeq sp, r2, r6, asr #28 │ │ │ │ + rsbeq sp, r2, r8, lsl lr │ │ │ │ + rsbeq sp, r2, sl, asr r8 │ │ │ │ + rsbeq r4, r1, r6, lsr pc │ │ │ │ + rsbeq sp, r2, r0, asr #16 │ │ │ │ + rsbeq r4, r1, ip, lsl pc │ │ │ │ + rsbeq sp, r2, r6, lsr #16 │ │ │ │ + rsbeq r4, r1, r0, lsl #30 │ │ │ │ blne ff514c90 │ │ │ │ cmppeq r0, #-2147483647 @ p-variant is OBSOLETE @ 0x80000001 │ │ │ │ @ instruction: 0x46384ad4 │ │ │ │ @ instruction: 0xeeb749d4 │ │ │ │ vmov.f64 d2, #0 @ 0x40000000 2.0 │ │ │ │ ldrbtmi r0, [sl], #-2881 @ 0xfffff4bf │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -465263,63 +465263,63 @@ │ │ │ │ svccc 0x00847ae1 │ │ │ │ stclne 13, cr9, [r9, #-332]! @ 0xfffffeb4 │ │ │ │ svccc 0x00b206b0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ bl 8ea61c │ │ │ │ svccc 0x005a36e2 │ │ │ │ - rsbeq sp, r2, r2, lsl #23 │ │ │ │ - ldrdeq sp, [r2], #-176 @ 0xffffff50 @ │ │ │ │ - strhteq sp, [r2], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r4, r1, ip, lsl #25 │ │ │ │ + rsbeq sp, r2, sl, lsl #23 │ │ │ │ + ldrdeq sp, [r2], #-184 @ 0xffffff48 @ │ │ │ │ + strhteq sp, [r2], #-88 @ 0xffffffa8 │ │ │ │ + mlseq r1, r4, ip, r4 │ │ │ │ + rsbeq sp, r2, r0, asr #23 │ │ │ │ + strdeq sp, [r2], #-182 @ 0xffffff4a @ │ │ │ │ + rsbeq sp, r2, lr, ror #10 │ │ │ │ + rsbeq r4, r1, sl, asr #24 │ │ │ │ + rsbeq sp, r2, r2, asr r5 │ │ │ │ + rsbeq r4, r1, ip, lsr #24 │ │ │ │ + rsbeq sp, r2, r6, lsr r5 │ │ │ │ + rsbeq r4, r1, r0, lsl ip │ │ │ │ + mlseq r2, lr, fp, sp │ │ │ │ + ldrdeq sp, [r2], #-184 @ 0xffffff48 @ │ │ │ │ + strdeq sp, [r2], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r4, r1, ip, asr #23 │ │ │ │ strhteq sp, [r2], #-184 @ 0xffffff48 │ │ │ │ rsbeq sp, r2, lr, ror #23 │ │ │ │ - rsbeq sp, r2, r6, ror #10 │ │ │ │ - rsbeq r4, r1, r2, asr #24 │ │ │ │ - rsbeq sp, r2, sl, asr #10 │ │ │ │ - rsbeq r4, r1, r4, lsr #24 │ │ │ │ - rsbeq sp, r2, lr, lsr #10 │ │ │ │ - rsbeq r4, r1, r8, lsl #24 │ │ │ │ - mlseq r2, r6, fp, sp │ │ │ │ - ldrdeq sp, [r2], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq sp, r2, r8, ror #9 │ │ │ │ - rsbeq r4, r1, r4, asr #23 │ │ │ │ - strhteq sp, [r2], #-176 @ 0xffffff50 │ │ │ │ - rsbeq sp, r2, r6, ror #23 │ │ │ │ - rsbeq sp, r2, r2, lsr #9 │ │ │ │ - rsbeq r4, r1, lr, ror fp │ │ │ │ - strhteq sp, [r2], #-184 @ 0xffffff48 │ │ │ │ - strdeq sp, [r2], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq sp, r2, r8, asr r4 │ │ │ │ - rsbeq r4, r1, r4, lsr fp │ │ │ │ - rsbeq sp, r2, r2, asr ip │ │ │ │ - rsbeq sp, r2, r0, lsr ip │ │ │ │ - ldrdeq sp, [r2], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq sp, r2, r4, lsl r4 │ │ │ │ - strdeq r4, [r1], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq sp, r2, r0, lsl ip │ │ │ │ - rsbeq sp, r2, lr, ror #24 │ │ │ │ - rsbeq sp, r2, lr, asr #7 │ │ │ │ - rsbeq r4, r1, sl, lsr #21 │ │ │ │ - rsbeq sp, r2, lr, lsr ip │ │ │ │ - rsbeq sp, r2, ip, ror ip │ │ │ │ - rsbeq sp, r2, r8, lsl #7 │ │ │ │ - rsbeq r4, r1, r4, ror #20 │ │ │ │ - rsbeq sp, r2, ip, asr ip │ │ │ │ - rsbeq sp, r2, sl, lsl #25 │ │ │ │ - rsbeq sp, r2, r2, asr #6 │ │ │ │ - rsbeq r4, r1, lr, lsl sl │ │ │ │ - rsbeq sp, r2, r0, ror #24 │ │ │ │ - rsbeq sp, r2, r2, lsr #25 │ │ │ │ - rsbeq sp, r2, r6, lsl #6 │ │ │ │ - rsbeq r4, r1, r2, ror #19 │ │ │ │ - rsbeq sp, r2, r8, lsl #25 │ │ │ │ - rsbeq sp, r2, r6, asr #25 │ │ │ │ - rsbeq sp, r2, r8, asr #5 │ │ │ │ - rsbeq r4, r1, r4, lsr #19 │ │ │ │ + rsbeq sp, r2, sl, lsr #9 │ │ │ │ + rsbeq r4, r1, r6, lsl #23 │ │ │ │ + rsbeq sp, r2, r0, asr #23 │ │ │ │ + strdeq sp, [r2], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq sp, r2, r0, ror #8 │ │ │ │ + rsbeq r4, r1, ip, lsr fp │ │ │ │ + rsbeq sp, r2, sl, asr ip │ │ │ │ + rsbeq sp, r2, r8, lsr ip │ │ │ │ + ldrdeq sp, [r2], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq sp, r2, ip, lsl r4 │ │ │ │ + strdeq r4, [r1], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq sp, r2, r8, lsl ip │ │ │ │ + rsbeq sp, r2, r6, ror ip │ │ │ │ + ldrdeq sp, [r2], #-54 @ 0xffffffca @ │ │ │ │ + strhteq r4, [r1], #-162 @ 0xffffff5e │ │ │ │ + rsbeq sp, r2, r6, asr #24 │ │ │ │ + rsbeq sp, r2, r4, lsl #25 │ │ │ │ + mlseq r2, r0, r3, sp │ │ │ │ + rsbeq r4, r1, ip, ror #20 │ │ │ │ + rsbeq sp, r2, r4, ror #24 │ │ │ │ + mlseq r2, r2, ip, sp │ │ │ │ + rsbeq sp, r2, sl, asr #6 │ │ │ │ + rsbeq r4, r1, r6, lsr #20 │ │ │ │ + rsbeq sp, r2, r8, ror #24 │ │ │ │ + rsbeq sp, r2, sl, lsr #25 │ │ │ │ + rsbeq sp, r2, lr, lsl #6 │ │ │ │ + rsbeq r4, r1, sl, ror #19 │ │ │ │ + mlseq r2, r0, ip, sp │ │ │ │ + rsbeq sp, r2, lr, asr #25 │ │ │ │ + ldrdeq sp, [r2], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r4, r1, ip, lsr #19 │ │ │ │ @ instruction: 0xf8df2201 │ │ │ │ stmib sp, {r3, r6, sl, ip}^ │ │ │ │ strcs r2, [r0, #-512] @ 0xfffffe00 │ │ │ │ strbcs pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ orrvc pc, r0, #25165824 @ 0x1800000 │ │ │ │ @ instruction: 0x46384479 │ │ │ │ stmib sp, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @@ -465586,79 +465586,79 @@ │ │ │ │ rscsmi r6, r8, r0, lsl #20 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00f0cccc │ │ │ │ mrrcvs 12, 2, r9, sl, cr14 │ │ │ │ svccc 0x00ddfd49 │ │ │ │ bvc ffa2bd30 │ │ │ │ svccc 0x00efae14 │ │ │ │ - rsbeq sp, r2, ip, lsr #24 │ │ │ │ - rsbeq sp, r2, r8, lsr #23 │ │ │ │ - mlseq r2, r0, r1, sp │ │ │ │ - rsbeq r4, r1, sl, ror #16 │ │ │ │ - rsbeq sp, r2, r8, lsl #24 │ │ │ │ - rsbeq sp, r2, r2, asr ip │ │ │ │ - rsbeq sp, r2, lr, asr #2 │ │ │ │ - rsbeq r4, r1, sl, lsr #16 │ │ │ │ - rsbeq sp, r2, ip, lsr ip │ │ │ │ - rsbeq sp, r2, r6, lsl #25 │ │ │ │ - rsbeq sp, r2, r2, lsl r1 │ │ │ │ - rsbeq r4, r1, lr, ror #15 │ │ │ │ - rsbeq sp, r2, sl, ror #24 │ │ │ │ - ldrdeq sp, [r2], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq sp, r2, ip, asr #1 │ │ │ │ - rsbeq r4, r1, r8, lsr #15 │ │ │ │ - strhteq sp, [r2], #-204 @ 0xffffff34 │ │ │ │ - strdeq sp, [r2], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq sp, r2, r6, lsl #1 │ │ │ │ - rsbeq r4, r1, r2, ror #14 │ │ │ │ - rsbeq sp, r2, r6, lsr #26 │ │ │ │ - ldrdeq sp, [r2], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq sp, r2, r0, asr #32 │ │ │ │ - rsbeq r4, r1, ip, lsl r7 │ │ │ │ - rsbeq sp, r2, r8, ror sp │ │ │ │ - rsbeq sp, r2, lr, ror #25 │ │ │ │ - strdeq ip, [r2], #-250 @ 0xffffff06 @ │ │ │ │ - ldrdeq r4, [r1], #-102 @ 0xffffff9a @ │ │ │ │ - rsbeq sp, r2, r4, asr sp │ │ │ │ - rsbeq sp, r2, r6, lsr #27 │ │ │ │ - strhteq ip, [r2], #-254 @ 0xffffff02 │ │ │ │ - mlseq r1, sl, r6, r4 │ │ │ │ - mlseq r2, r0, sp, sp │ │ │ │ - rsbeq sp, r2, r2, asr #27 │ │ │ │ - rsbeq ip, r2, r2, lsl #31 │ │ │ │ - rsbeq r4, r1, lr, asr r6 │ │ │ │ - rsbeq sp, r2, sl, lsr #27 │ │ │ │ - ldrdeq sp, [r2], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq ip, r2, ip, lsr pc │ │ │ │ - rsbeq r4, r1, r8, lsl r6 │ │ │ │ - strhteq sp, [r2], #-212 @ 0xffffff2c │ │ │ │ - rsbeq sp, r2, r2, ror #27 │ │ │ │ - strdeq ip, [r2], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r4, r1, lr, asr #11 │ │ │ │ - rsbeq sp, r2, r4, asr #27 │ │ │ │ - rsbeq sp, r2, r6, lsl #28 │ │ │ │ - strhteq ip, [r2], #-230 @ 0xffffff1a │ │ │ │ - mlseq r1, r2, r5, r4 │ │ │ │ - rsbeq r0, r2, lr, ror #19 │ │ │ │ - rsbeq sp, r2, lr, ror #27 │ │ │ │ - rsbeq sp, r2, sl, lsr #28 │ │ │ │ - rsbeq ip, r2, r6, ror lr │ │ │ │ - rsbeq r4, r1, r2, asr r5 │ │ │ │ - rsbeq sp, r2, ip, lsl #28 │ │ │ │ - rsbeq sp, r2, r6, asr lr │ │ │ │ - rsbeq ip, r2, sl, lsr lr │ │ │ │ - rsbeq r4, r1, r6, lsl r5 │ │ │ │ - rsbeq sp, r2, r0, asr #28 │ │ │ │ - rsbeq sp, r2, sl, ror #28 │ │ │ │ - strdeq ip, [r2], #-222 @ 0xffffff22 @ │ │ │ │ - ldrdeq r4, [r1], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq sp, r2, r0, asr lr │ │ │ │ - rsbeq sp, r2, r2, lsl #29 │ │ │ │ - rsbeq ip, r2, r0, asr #27 │ │ │ │ - mlseq r1, ip, r4, r4 │ │ │ │ + rsbeq sp, r2, r4, lsr ip │ │ │ │ + strhteq sp, [r2], #-176 @ 0xffffff50 │ │ │ │ + mlseq r2, r8, r1, sp │ │ │ │ + rsbeq r4, r1, r2, ror r8 │ │ │ │ + rsbeq sp, r2, r0, lsl ip │ │ │ │ + rsbeq sp, r2, sl, asr ip │ │ │ │ + rsbeq sp, r2, r6, asr r1 │ │ │ │ + rsbeq r4, r1, r2, lsr r8 │ │ │ │ + rsbeq sp, r2, r4, asr #24 │ │ │ │ + rsbeq sp, r2, lr, lsl #25 │ │ │ │ + rsbeq sp, r2, sl, lsl r1 │ │ │ │ + strdeq r4, [r1], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq sp, r2, r2, ror ip │ │ │ │ + rsbeq sp, r2, r4, ror #25 │ │ │ │ + ldrdeq sp, [r2], #-4 @ │ │ │ │ + strhteq r4, [r1], #-112 @ 0xffffff90 │ │ │ │ + rsbeq sp, r2, r4, asr #25 │ │ │ │ + strdeq sp, [r2], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq sp, r2, lr, lsl #1 │ │ │ │ + rsbeq r4, r1, sl, ror #14 │ │ │ │ + rsbeq sp, r2, lr, lsr #26 │ │ │ │ + ldrdeq sp, [r2], #-200 @ 0xffffff38 @ │ │ │ │ + rsbeq sp, r2, r8, asr #32 │ │ │ │ + rsbeq r4, r1, r4, lsr #14 │ │ │ │ + rsbeq sp, r2, r0, lsl #27 │ │ │ │ + strdeq sp, [r2], #-198 @ 0xffffff3a @ │ │ │ │ + rsbeq sp, r2, r2 │ │ │ │ + ldrdeq r4, [r1], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq sp, r2, ip, asr sp │ │ │ │ + rsbeq sp, r2, lr, lsr #27 │ │ │ │ + rsbeq ip, r2, r6, asr #31 │ │ │ │ + rsbeq r4, r1, r2, lsr #13 │ │ │ │ + mlseq r2, r8, sp, sp │ │ │ │ + rsbeq sp, r2, sl, asr #27 │ │ │ │ + rsbeq ip, r2, sl, lsl #31 │ │ │ │ + rsbeq r4, r1, r6, ror #12 │ │ │ │ + strhteq sp, [r2], #-210 @ 0xffffff2e │ │ │ │ + rsbeq sp, r2, r4, ror #27 │ │ │ │ + rsbeq ip, r2, r4, asr #30 │ │ │ │ + rsbeq r4, r1, r0, lsr #12 │ │ │ │ + strhteq sp, [r2], #-220 @ 0xffffff24 │ │ │ │ + rsbeq sp, r2, sl, ror #27 │ │ │ │ + strdeq ip, [r2], #-234 @ 0xffffff16 @ │ │ │ │ + ldrdeq r4, [r1], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq sp, r2, ip, asr #27 │ │ │ │ + rsbeq sp, r2, lr, lsl #28 │ │ │ │ + strhteq ip, [r2], #-238 @ 0xffffff12 │ │ │ │ + mlseq r1, sl, r5, r4 │ │ │ │ + strdeq r0, [r2], #-150 @ 0xffffff6a @ │ │ │ │ + strdeq sp, [r2], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq sp, r2, r2, lsr lr │ │ │ │ + rsbeq ip, r2, lr, ror lr │ │ │ │ + rsbeq r4, r1, sl, asr r5 │ │ │ │ + rsbeq sp, r2, r4, lsl lr │ │ │ │ + rsbeq sp, r2, lr, asr lr │ │ │ │ + rsbeq ip, r2, r2, asr #28 │ │ │ │ + rsbeq r4, r1, lr, lsl r5 │ │ │ │ + rsbeq sp, r2, r8, asr #28 │ │ │ │ + rsbeq sp, r2, r2, ror lr │ │ │ │ + rsbeq ip, r2, r6, lsl #28 │ │ │ │ + rsbeq r4, r1, r2, ror #9 │ │ │ │ + rsbeq sp, r2, r8, asr lr │ │ │ │ + rsbeq sp, r2, sl, lsl #29 │ │ │ │ + rsbeq ip, r2, r8, asr #27 │ │ │ │ + rsbeq r4, r1, r4, lsr #9 │ │ │ │ @ instruction: 0xf1064a6a │ │ │ │ stmdbmi sl!, {r3, r4, r5, r7, r8, r9}^ │ │ │ │ blcs 215a68 │ │ │ │ ldrbtmi r9, [sl], #-0 │ │ │ │ blne 1a95610 │ │ │ │ ldc 4, cr4, [pc, #484] @ 1da17c │ │ │ │ ldrtmi r0, [r8], -r3, ror #22 │ │ │ │ @@ -465757,39 +465757,39 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff34f63d │ │ │ │ ldclt 7, cr15, [r8, #1016]! @ 0x3f8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - rsbeq sp, r2, r6, lsr #26 │ │ │ │ - rsbeq sp, r2, r8, ror #26 │ │ │ │ - rsbeq ip, r2, r0, asr #24 │ │ │ │ - rsbeq r4, r1, ip, lsl r3 │ │ │ │ - rsbeq sp, r2, r0, asr #26 │ │ │ │ - rsbeq sp, r2, r6, lsl #27 │ │ │ │ - strdeq ip, [r2], #-186 @ 0xffffff46 @ │ │ │ │ - ldrdeq r4, [r1], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq sp, r2, r4, ror #26 │ │ │ │ - mlseq r2, lr, sp, sp │ │ │ │ - strhteq ip, [r2], #-190 @ 0xffffff42 │ │ │ │ - mlseq r1, sl, r2, r4 │ │ │ │ - rsbeq sp, r2, r4, lsl #27 │ │ │ │ - rsbeq sp, r2, r2, asr #27 │ │ │ │ - rsbeq ip, r2, r2, lsl #23 │ │ │ │ - rsbeq r4, r1, lr, asr r2 │ │ │ │ - mlseq r2, lr, sp, sp │ │ │ │ - rsbeq sp, r2, r0, ror #27 │ │ │ │ - rsbeq ip, r2, r2, asr #22 │ │ │ │ - rsbeq r4, r1, lr, lsl r2 │ │ │ │ + rsbeq sp, r2, lr, lsr #26 │ │ │ │ + rsbeq sp, r2, r0, ror sp │ │ │ │ + rsbeq ip, r2, r8, asr #24 │ │ │ │ + rsbeq r4, r1, r4, lsr #6 │ │ │ │ + rsbeq sp, r2, r8, asr #26 │ │ │ │ + rsbeq sp, r2, lr, lsl #27 │ │ │ │ + rsbeq ip, r2, r2, lsl #24 │ │ │ │ + ldrdeq r4, [r1], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq sp, r2, ip, ror #26 │ │ │ │ + rsbeq sp, r2, r6, lsr #27 │ │ │ │ + rsbeq ip, r2, r6, asr #23 │ │ │ │ + rsbeq r4, r1, r2, lsr #5 │ │ │ │ + rsbeq sp, r2, ip, lsl #27 │ │ │ │ + rsbeq sp, r2, sl, asr #27 │ │ │ │ + rsbeq ip, r2, sl, lsl #23 │ │ │ │ + rsbeq r4, r1, r6, ror #4 │ │ │ │ + rsbeq sp, r2, r6, lsr #27 │ │ │ │ + rsbeq sp, r2, r8, ror #27 │ │ │ │ + rsbeq ip, r2, sl, asr #22 │ │ │ │ + rsbeq r4, r1, r6, lsr #4 │ │ │ │ @ instruction: 0xffff8ce7 │ │ │ │ - strhteq sp, [r2], #-220 @ 0xffffff24 │ │ │ │ - ldrdeq sp, [r2], #-214 @ 0xffffff2a @ │ │ │ │ - rsbeq ip, r2, lr, ror #21 │ │ │ │ - rsbeq r4, r1, sl, asr #3 │ │ │ │ + rsbeq sp, r2, r4, asr #27 │ │ │ │ + ldrdeq sp, [r2], #-222 @ 0xffffff22 @ │ │ │ │ + strdeq ip, [r2], #-166 @ 0xffffff5a @ │ │ │ │ + ldrdeq r4, [r1], #-18 @ 0xffffffee @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed31398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r2], {254} @ 0xfe │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -465799,16 +465799,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 0, pc, cr14, cr13, {1} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf63d4478 │ │ │ │ blls 259d30 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq ip, r2, r8, lsr sl │ │ │ │ - rsbeq r4, r1, r4, lsl r1 │ │ │ │ + rsbeq ip, r2, r0, asr #20 │ │ │ │ + rsbeq r4, r1, ip, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed313e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vmax.s16 d20, d0, d8 │ │ │ │ @ instruction: 0xf100fb57 │ │ │ │ @ instruction: 0x46200138 │ │ │ │ @@ -465834,16 +465834,16 @@ │ │ │ │ @ instruction: 0xf63d300c │ │ │ │ stmdami r7, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mrc2 6, 4, pc, cr4, cr13, {1} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ ... │ │ │ │ - rsbeq sp, r2, sl, lsl #25 │ │ │ │ - rsbeq r4, r1, sl, lsl #1 │ │ │ │ + mlseq r2, r2, ip, sp │ │ │ │ + mlseq r1, r2, r0, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed31474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 79e1fc │ │ │ │ blmi 7c6494 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -465865,15 +465865,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf637bd30 │ │ │ │ svclt 0x0000eae2 │ │ │ │ rsbeq r4, ip, sl, ror r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, r2, r2, asr #24 │ │ │ │ + rsbeq sp, r2, sl, asr #24 │ │ │ │ rsbeq r4, ip, r0, asr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2957a8 >::_M_default_append(unsigned int)@@Base+0xfea4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ bcs ff91867c │ │ │ │ @@ -466306,15 +466306,15 @@ │ │ │ │ mrrcvs 4, 14, r1, sl, cr0 │ │ │ │ vqshl.u16 q10, , q4 │ │ │ │ @ instruction: 0x4607fa79 │ │ │ │ andle r2, lr, r1, lsl #16 │ │ │ │ ldrbeq pc, [r0], #2271 @ 0x8df @ │ │ │ │ tstpne r3, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 8982bc │ │ │ │ + blx 8982bc │ │ │ │ strbeq pc, [r4], #2271 @ 0x8df @ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ blx ff7182c8 │ │ │ │ @ instruction: 0x4601e6d2 │ │ │ │ vmin.u16 d20, d8, d16 │ │ │ │ @ instruction: 0x4607fd1d │ │ │ │ andle r2, lr, r1, lsl #16 │ │ │ │ @@ -466571,96 +466571,96 @@ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf8d4f63d │ │ │ │ mrc 4, 1, lr, cr7, cr2, {6} │ │ │ │ ldr r7, [r6, r6, lsl #22]! │ │ │ │ strdeq r4, [ip], #-100 @ 0xffffff9c @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strhteq r4, [ip], #-106 @ 0xffffff96 │ │ │ │ - strdeq sp, [r2], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq sp, r2, r6, ror #18 │ │ │ │ - rsbeq r3, r1, ip, ror #26 │ │ │ │ - rsbeq sp, r2, r4, lsr r9 │ │ │ │ - rsbeq r3, r1, r2, lsr sp │ │ │ │ - rsbeq sp, r2, r6, lsl r9 │ │ │ │ - rsbeq r3, r1, r4, lsl sp │ │ │ │ - ldrdeq sp, [r2], #-136 @ 0xffffff78 @ │ │ │ │ - ldrdeq sp, [r2], #-126 @ 0xffffff82 @ │ │ │ │ - ldrdeq r3, [r1], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq sp, r2, sl, lsr #15 │ │ │ │ - rsbeq sp, r2, r4, ror #14 │ │ │ │ - rsbeq r3, r1, r2, ror #22 │ │ │ │ - rsbeq sp, r2, sl, lsr r7 │ │ │ │ - rsbeq r3, r1, r8, lsr fp │ │ │ │ - strdeq ip, [r2], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq pc, r0, sl, asr r5 @ │ │ │ │ - rsbeq sp, r2, r0, lsr #13 │ │ │ │ - mlseq r1, lr, sl, r3 │ │ │ │ - rsbeq sp, r2, r4, lsl #13 │ │ │ │ - rsbeq r3, r1, r2, lsl #21 │ │ │ │ - rsbeq pc, r0, r6, ror #9 │ │ │ │ - rsbeq sp, r2, r4, asr r6 │ │ │ │ - rsbeq r3, r1, r2, asr sl │ │ │ │ - rsbeq sp, r2, r4, lsr r6 │ │ │ │ - rsbeq r3, r1, r2, lsr sl │ │ │ │ - rsbeq sp, r2, r6, lsl r6 │ │ │ │ - rsbeq r3, r1, r2, lsl sl │ │ │ │ - strdeq sp, [r2], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r3, r1, ip, ror #19 │ │ │ │ - ldrdeq sp, [r2], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq r3, r1, lr, asr #19 │ │ │ │ - rsbeq r6, r2, r2, ror #11 │ │ │ │ - rsbeq sp, r2, r0, lsr #11 │ │ │ │ - mlseq r1, lr, r9, r3 │ │ │ │ - rsbeq sp, r2, r4, ror r5 │ │ │ │ - rsbeq r3, r1, r2, ror r9 │ │ │ │ - rsbeq r0, r1, r0, lsr #15 │ │ │ │ - rsbeq sp, r2, r0, asr #10 │ │ │ │ - rsbeq r3, r1, lr, lsr r9 │ │ │ │ - rsbeq r0, r1, r0, lsr #15 │ │ │ │ - rsbeq sp, r2, ip, lsl #10 │ │ │ │ - rsbeq r3, r1, sl, lsl #18 │ │ │ │ - rsbeq sp, r2, r0, ror #9 │ │ │ │ - ldrdeq r3, [r1], #-142 @ 0xffffff72 @ │ │ │ │ - strhteq sp, [r2], #-66 @ 0xffffffbe │ │ │ │ - strhteq r3, [r1], #-128 @ 0xffffff80 │ │ │ │ - rsbeq sp, r2, r4, lsl #9 │ │ │ │ - rsbeq r3, r1, r2, lsl #17 │ │ │ │ - mlseq r6, ip, r5, r5 │ │ │ │ - rsbeq r6, r2, lr, ror fp │ │ │ │ - rsbeq pc, r3, r2, lsr r3 @ │ │ │ │ - rsbeq r7, r2, ip, lsl #10 │ │ │ │ - rsbeq fp, r0, sl, asr r8 │ │ │ │ - rsbeq r3, r1, r0, lsr #19 │ │ │ │ - rsbeq r6, r2, r0, asr #6 │ │ │ │ - ldrdeq r7, [r2], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r7, r2, sl, asr #9 │ │ │ │ - rsbeq r6, r2, r2, ror #7 │ │ │ │ - rsbeq sp, r2, r8, lsl #7 │ │ │ │ - rsbeq r3, r1, r8, lsl #15 │ │ │ │ - rsbeq sp, r2, lr, ror #6 │ │ │ │ - rsbeq r3, r1, lr, ror #14 │ │ │ │ - rsbeq sp, r2, r4, asr r3 │ │ │ │ - rsbeq r3, r1, r4, asr r7 │ │ │ │ - rsbeq sp, r2, r6, lsr #5 │ │ │ │ - rsbeq r3, r1, r6, lsr #13 │ │ │ │ - rsbeq sp, r2, sl, ror r2 │ │ │ │ - rsbeq r3, r1, sl, ror r6 │ │ │ │ - rsbeq sp, r2, lr, asr #4 │ │ │ │ - rsbeq r3, r1, lr, asr #12 │ │ │ │ - rsbeq sp, r2, r2, lsr #4 │ │ │ │ - rsbeq r3, r1, r2, lsr #12 │ │ │ │ - rsbeq sp, r2, r8, lsl #4 │ │ │ │ - rsbeq r3, r1, r8, lsl #12 │ │ │ │ - rsbeq sp, r2, r2, ror #3 │ │ │ │ - rsbeq r3, r1, r2, ror #11 │ │ │ │ - strhteq sp, [r2], #-20 @ 0xffffffec │ │ │ │ - strhteq r3, [r1], #-84 @ 0xffffffac │ │ │ │ - rsbeq sp, r2, r2, asr #2 │ │ │ │ - rsbeq sp, r2, sl, lsl #2 │ │ │ │ - rsbeq r3, r1, sl, lsl #10 │ │ │ │ + rsbeq sp, r2, r0, lsl #20 │ │ │ │ + rsbeq sp, r2, lr, ror #18 │ │ │ │ + rsbeq r3, r1, r4, ror sp │ │ │ │ + rsbeq sp, r2, ip, lsr r9 │ │ │ │ + rsbeq r3, r1, sl, lsr sp │ │ │ │ + rsbeq sp, r2, lr, lsl r9 │ │ │ │ + rsbeq r3, r1, ip, lsl sp │ │ │ │ + rsbeq sp, r2, r0, ror #17 │ │ │ │ + rsbeq sp, r2, r6, ror #15 │ │ │ │ + rsbeq r3, r1, r4, ror #23 │ │ │ │ + strhteq sp, [r2], #-114 @ 0xffffff8e │ │ │ │ + rsbeq sp, r2, ip, ror #14 │ │ │ │ + rsbeq r3, r1, sl, ror #22 │ │ │ │ + rsbeq sp, r2, r2, asr #14 │ │ │ │ + rsbeq r3, r1, r0, asr #22 │ │ │ │ + rsbeq ip, r2, r6, lsl #14 │ │ │ │ + rsbeq pc, r0, r2, ror #10 │ │ │ │ + rsbeq sp, r2, r8, lsr #13 │ │ │ │ + rsbeq r3, r1, r6, lsr #21 │ │ │ │ + rsbeq sp, r2, ip, lsl #13 │ │ │ │ + rsbeq r3, r1, sl, lsl #21 │ │ │ │ + rsbeq pc, r0, lr, ror #9 │ │ │ │ + rsbeq sp, r2, ip, asr r6 │ │ │ │ + rsbeq r3, r1, sl, asr sl │ │ │ │ + rsbeq sp, r2, ip, lsr r6 │ │ │ │ + rsbeq r3, r1, sl, lsr sl │ │ │ │ + rsbeq sp, r2, lr, lsl r6 │ │ │ │ + rsbeq r3, r1, sl, lsl sl │ │ │ │ + strdeq sp, [r2], #-88 @ 0xffffffa8 @ │ │ │ │ + strdeq r3, [r1], #-148 @ 0xffffff6c @ │ │ │ │ + ldrdeq sp, [r2], #-90 @ 0xffffffa6 @ │ │ │ │ + ldrdeq r3, [r1], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq r6, r2, sl, ror #11 │ │ │ │ + rsbeq sp, r2, r8, lsr #11 │ │ │ │ + rsbeq r3, r1, r6, lsr #19 │ │ │ │ + rsbeq sp, r2, ip, ror r5 │ │ │ │ + rsbeq r3, r1, sl, ror r9 │ │ │ │ + rsbeq r0, r1, r8, lsr #15 │ │ │ │ + rsbeq sp, r2, r8, asr #10 │ │ │ │ + rsbeq r3, r1, r6, asr #18 │ │ │ │ + rsbeq r0, r1, r8, lsr #15 │ │ │ │ + rsbeq sp, r2, r4, lsl r5 │ │ │ │ + rsbeq r3, r1, r2, lsl r9 │ │ │ │ + rsbeq sp, r2, r8, ror #9 │ │ │ │ + rsbeq r3, r1, r6, ror #17 │ │ │ │ + strhteq sp, [r2], #-74 @ 0xffffffb6 │ │ │ │ + strhteq r3, [r1], #-136 @ 0xffffff78 │ │ │ │ + rsbeq sp, r2, ip, lsl #9 │ │ │ │ + rsbeq r3, r1, sl, lsl #17 │ │ │ │ + rsbeq r5, r6, r4, lsr #11 │ │ │ │ + rsbeq r6, r2, r6, lsl #23 │ │ │ │ + rsbeq pc, r3, sl, lsr r3 @ │ │ │ │ + rsbeq r7, r2, r4, lsl r5 │ │ │ │ + rsbeq fp, r0, r2, ror #16 │ │ │ │ + rsbeq r3, r1, r8, lsr #19 │ │ │ │ + rsbeq r6, r2, r8, asr #6 │ │ │ │ + ldrdeq r7, [r2], #-76 @ 0xffffffb4 @ │ │ │ │ + ldrdeq r7, [r2], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq r6, r2, sl, ror #7 │ │ │ │ + mlseq r2, r0, r3, sp │ │ │ │ + mlseq r1, r0, r7, r3 │ │ │ │ + rsbeq sp, r2, r6, ror r3 │ │ │ │ + rsbeq r3, r1, r6, ror r7 │ │ │ │ + rsbeq sp, r2, ip, asr r3 │ │ │ │ + rsbeq r3, r1, ip, asr r7 │ │ │ │ + rsbeq sp, r2, lr, lsr #5 │ │ │ │ + rsbeq r3, r1, lr, lsr #13 │ │ │ │ + rsbeq sp, r2, r2, lsl #5 │ │ │ │ + rsbeq r3, r1, r2, lsl #13 │ │ │ │ + rsbeq sp, r2, r6, asr r2 │ │ │ │ + rsbeq r3, r1, r6, asr r6 │ │ │ │ + rsbeq sp, r2, sl, lsr #4 │ │ │ │ + rsbeq r3, r1, sl, lsr #12 │ │ │ │ + rsbeq sp, r2, r0, lsl r2 │ │ │ │ + rsbeq r3, r1, r0, lsl r6 │ │ │ │ + rsbeq sp, r2, sl, ror #3 │ │ │ │ + rsbeq r3, r1, sl, ror #11 │ │ │ │ + strhteq sp, [r2], #-28 @ 0xffffffe4 │ │ │ │ + strhteq r3, [r1], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq sp, r2, sl, asr #2 │ │ │ │ + rsbeq sp, r2, r2, lsl r1 │ │ │ │ + rsbeq r3, r1, r2, lsl r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed32138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ addslt r2, r0, r4, asr #9 │ │ │ │ strbcc pc, [r0], #2271 @ 0x8df @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -466963,79 +466963,79 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ strhteq r3, [ip], #-162 @ 0xffffff5e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, r2, r4, lsl #31 │ │ │ │ + rsbeq ip, r2, ip, lsl #31 │ │ │ │ @ instruction: 0xfffff369 │ │ │ │ - rsbeq ip, r2, ip, asr pc │ │ │ │ - rsbeq fp, r2, sl, lsl pc │ │ │ │ + rsbeq ip, r2, r4, ror #30 │ │ │ │ + rsbeq fp, r2, r2, lsr #30 │ │ │ │ andeq r0, r0, r7, asr #10 │ │ │ │ - strdeq ip, [r2], #-226 @ 0xffffff1e @ │ │ │ │ - strdeq r3, [r1], #-32 @ 0xffffffe0 @ │ │ │ │ + strdeq ip, [r2], #-234 @ 0xffffff16 @ │ │ │ │ + strdeq r3, [r1], #-40 @ 0xffffffd8 @ │ │ │ │ rsbeq r3, ip, r6, lsl #20 │ │ │ │ - strhteq ip, [r2], #-230 @ 0xffffff1a │ │ │ │ - strhteq r3, [r1], #-36 @ 0xffffffdc │ │ │ │ + strhteq ip, [r2], #-238 @ 0xffffff12 │ │ │ │ + strhteq r3, [r1], #-44 @ 0xffffffd4 │ │ │ │ @ instruction: 0xfffff235 │ │ │ │ @ instruction: 0xfffff1b7 │ │ │ │ - rsbeq ip, r2, r4, ror lr │ │ │ │ - rsbeq r3, r1, r4, ror r2 │ │ │ │ - rsbeq ip, r2, sl, asr lr │ │ │ │ - rsbeq r3, r1, sl, asr r2 │ │ │ │ + rsbeq ip, r2, ip, ror lr │ │ │ │ + rsbeq r3, r1, ip, ror r2 │ │ │ │ + rsbeq ip, r2, r2, ror #28 │ │ │ │ + rsbeq r3, r1, r2, ror #4 │ │ │ │ @ instruction: 0xfffff14d │ │ │ │ - rsbeq ip, r2, r6, lsl #29 │ │ │ │ - rsbeq r5, r2, ip, asr #31 │ │ │ │ - rsbeq ip, r2, r2, lsl #28 │ │ │ │ - rsbeq r3, r1, r2, lsl #4 │ │ │ │ - rsbeq ip, r2, r8, ror #27 │ │ │ │ - rsbeq r3, r1, r8, ror #3 │ │ │ │ - rsbeq ip, r2, lr, asr #28 │ │ │ │ - rsbeq r5, r2, r4, lsr #30 │ │ │ │ - rsbeq ip, r2, r2, lsr #27 │ │ │ │ - rsbeq r3, r1, r2, lsr #3 │ │ │ │ - rsbeq ip, r2, r2, lsr #28 │ │ │ │ - rsbeq r5, r2, lr, ror pc │ │ │ │ - rsbeq ip, r2, sl, asr sp │ │ │ │ - rsbeq r3, r1, sl, asr r1 │ │ │ │ - rsbeq ip, r2, ip, lsr sp │ │ │ │ - rsbeq r3, r1, sl, lsr r1 │ │ │ │ - ldrdeq ip, [r2], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r6, r2, r2, lsr pc │ │ │ │ - strdeq ip, [r2], #-196 @ 0xffffff3c @ │ │ │ │ - strdeq r3, [r1], #-4 @ │ │ │ │ - rsbeq r5, r2, ip, lsr pc │ │ │ │ - strhteq ip, [r2], #-220 @ 0xffffff24 │ │ │ │ - rsbeq ip, r2, lr, lsr #25 │ │ │ │ - rsbeq r3, r1, lr, lsr #1 │ │ │ │ - rsbeq r6, r2, r2, lsr pc │ │ │ │ - rsbeq ip, r2, sl, ror sp │ │ │ │ - rsbeq ip, r2, r8, asr #24 │ │ │ │ - rsbeq r3, r1, r8, asr #32 │ │ │ │ - rsbeq ip, r2, r6, asr sp │ │ │ │ - rsbeq ip, r2, sl, lsl #27 │ │ │ │ - rsbeq ip, r2, r2, lsl #24 │ │ │ │ - rsbeq r3, r1, r2 │ │ │ │ - rsbeq r7, r2, lr, lsr #32 │ │ │ │ - rsbeq ip, r2, r4, ror #26 │ │ │ │ - rsbeq ip, r2, r2, asr #23 │ │ │ │ - rsbeq r2, r1, r2, asr #31 │ │ │ │ - rsbeq ip, r2, r0, asr sp │ │ │ │ - rsbeq r7, r2, ip, asr #32 │ │ │ │ - rsbeq ip, r2, r6, lsl #23 │ │ │ │ - rsbeq r2, r1, r6, lsl #31 │ │ │ │ - rsbeq r7, r2, lr, ror #1 │ │ │ │ - rsbeq ip, r2, r0, lsr #26 │ │ │ │ - rsbeq ip, r2, lr, lsr fp │ │ │ │ - rsbeq r2, r1, lr, lsr pc │ │ │ │ - rsbeq r7, r2, r2, lsl r1 │ │ │ │ - rsbeq ip, r2, r8, lsl #26 │ │ │ │ - rsbeq ip, r2, r0, lsl #22 │ │ │ │ - rsbeq r2, r1, r0, lsl #30 │ │ │ │ + rsbeq ip, r2, lr, lsl #29 │ │ │ │ + ldrdeq r5, [r2], #-244 @ 0xffffff0c @ │ │ │ │ + rsbeq ip, r2, sl, lsl #28 │ │ │ │ + rsbeq r3, r1, sl, lsl #4 │ │ │ │ + strdeq ip, [r2], #-208 @ 0xffffff30 @ │ │ │ │ + strdeq r3, [r1], #-16 @ │ │ │ │ + rsbeq ip, r2, r6, asr lr │ │ │ │ + rsbeq r5, r2, ip, lsr #30 │ │ │ │ + rsbeq ip, r2, sl, lsr #27 │ │ │ │ + rsbeq r3, r1, sl, lsr #3 │ │ │ │ + rsbeq ip, r2, sl, lsr #28 │ │ │ │ + rsbeq r5, r2, r6, lsl #31 │ │ │ │ + rsbeq ip, r2, r2, ror #26 │ │ │ │ + rsbeq r3, r1, r2, ror #2 │ │ │ │ + rsbeq ip, r2, r4, asr #26 │ │ │ │ + rsbeq r3, r1, r2, asr #2 │ │ │ │ + ldrdeq ip, [r2], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r6, r2, sl, lsr pc │ │ │ │ + strdeq ip, [r2], #-204 @ 0xffffff34 @ │ │ │ │ + strdeq r3, [r1], #-12 @ │ │ │ │ + rsbeq r5, r2, r4, asr #30 │ │ │ │ + rsbeq ip, r2, r4, asr #27 │ │ │ │ + strhteq ip, [r2], #-198 @ 0xffffff3a │ │ │ │ + strhteq r3, [r1], #-6 │ │ │ │ + rsbeq r6, r2, sl, lsr pc │ │ │ │ + rsbeq ip, r2, r2, lsl #27 │ │ │ │ + rsbeq ip, r2, r0, asr ip │ │ │ │ + rsbeq r3, r1, r0, asr r0 │ │ │ │ + rsbeq ip, r2, lr, asr sp │ │ │ │ + mlseq r2, r2, sp, ip │ │ │ │ + rsbeq ip, r2, sl, lsl #24 │ │ │ │ + rsbeq r3, r1, sl │ │ │ │ + rsbeq r7, r2, r6, lsr r0 │ │ │ │ + rsbeq ip, r2, ip, ror #26 │ │ │ │ + rsbeq ip, r2, sl, asr #23 │ │ │ │ + rsbeq r2, r1, sl, asr #31 │ │ │ │ + rsbeq ip, r2, r8, asr sp │ │ │ │ + rsbeq r7, r2, r4, asr r0 │ │ │ │ + rsbeq ip, r2, lr, lsl #23 │ │ │ │ + rsbeq r2, r1, lr, lsl #31 │ │ │ │ + strdeq r7, [r2], #-6 @ │ │ │ │ + rsbeq ip, r2, r8, lsr #26 │ │ │ │ + rsbeq ip, r2, r6, asr #22 │ │ │ │ + rsbeq r2, r1, r6, asr #30 │ │ │ │ + rsbeq r7, r2, sl, lsl r1 │ │ │ │ + rsbeq ip, r2, r0, lsl sp │ │ │ │ + rsbeq ip, r2, r8, lsl #22 │ │ │ │ + rsbeq r2, r1, r8, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed32718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -467045,16 +467045,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrrc2 6, 3, pc, lr, cr12 @ │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf63c4478 │ │ │ │ blls 25a9b0 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mlseq r2, r4, r9, ip │ │ │ │ - mlseq r1, r4, sp, r2 │ │ │ │ + mlseq r2, ip, r9, ip │ │ │ │ + mlseq r1, ip, sp, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed32764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vmax.s8 d20, d15, d8 │ │ │ │ @ instruction: 0xf100f997 │ │ │ │ @ instruction: 0x46200110 │ │ │ │ @@ -467078,17 +467078,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 6, cr15, [ip], {60} @ 0x3c │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ ldrtmi r4, [r0], -r5, lsl #18 │ │ │ │ vqshl.u8 q10, , q7 │ │ │ │ msrvs (UNDEF: 104), r9 │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ - rsbeq ip, r2, sl, lsr #22 │ │ │ │ - rsbeq r2, r1, sl, lsl sp │ │ │ │ - rsbeq r6, r1, r8, lsl #24 │ │ │ │ + rsbeq ip, r2, r2, lsr fp │ │ │ │ + rsbeq r2, r1, r2, lsr #26 │ │ │ │ + rsbeq r6, r1, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed327ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 79f574 │ │ │ │ blmi 7c780c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -467110,15 +467110,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf636bd30 │ │ │ │ svclt 0x0000e926 │ │ │ │ rsbeq r3, ip, r2, lsl #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq ip, [r2], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq ip, r2, r6, ror #21 │ │ │ │ rsbeq r3, ip, r8, asr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ ldrdls pc, [r8], -r0 │ │ │ │ @ instruction: 0xf1b9b09d │ │ │ │ @@ -467666,31 +467666,31 @@ │ │ │ │ ... │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00ee6666 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq r3, ip, ip, lsr r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq ip, r2, r2, lsr #15 │ │ │ │ - strdeq ip, [r2], #-70 @ 0xffffffba @ │ │ │ │ + rsbeq ip, r2, sl, lsr #15 │ │ │ │ + strdeq ip, [r2], #-78 @ 0xffffffb2 @ │ │ │ │ rsbeq r2, ip, r6, lsr #27 │ │ │ │ - rsbeq ip, r2, r6, asr #8 │ │ │ │ - rsbeq r2, r1, r6, lsr r6 │ │ │ │ - rsbeq ip, r2, lr, lsr #8 │ │ │ │ - rsbeq r2, r1, lr, lsl r6 │ │ │ │ - rsbeq ip, r2, r2, lsl r4 │ │ │ │ - rsbeq r2, r1, r2, lsl #12 │ │ │ │ - strdeq ip, [r2], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq r2, r1, sl, ror #11 │ │ │ │ - rsbeq ip, r2, r2, ror #7 │ │ │ │ - ldrdeq r2, [r1], #-82 @ 0xffffffae @ │ │ │ │ - rsbeq ip, r2, r2, lsr r2 │ │ │ │ - rsbeq r2, r1, r8, lsr #8 │ │ │ │ - rsbeq ip, r2, r4, lsl #4 │ │ │ │ - strdeq r2, [r1], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq ip, r2, lr, asr #8 │ │ │ │ + rsbeq r2, r1, lr, lsr r6 │ │ │ │ + rsbeq ip, r2, r6, lsr r4 │ │ │ │ + rsbeq r2, r1, r6, lsr #12 │ │ │ │ + rsbeq ip, r2, sl, lsl r4 │ │ │ │ + rsbeq r2, r1, sl, lsl #12 │ │ │ │ + rsbeq ip, r2, r2, lsl #8 │ │ │ │ + strdeq r2, [r1], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq ip, r2, sl, ror #7 │ │ │ │ + ldrdeq r2, [r1], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq ip, r2, sl, lsr r2 │ │ │ │ + rsbeq r2, r1, r0, lsr r4 │ │ │ │ + rsbeq ip, r2, ip, lsl #4 │ │ │ │ + strdeq r2, [r1], #-60 @ 0xffffffc4 @ │ │ │ │ ldrdeq pc, [r4], -fp │ │ │ │ bllt 13d7a18 │ │ │ │ blvc ff4d7a1c │ │ │ │ blvs 217a3c │ │ │ │ blvc ff397a34 │ │ │ │ blx 617b2c │ │ │ │ cmpphi r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @@ -467883,20 +467883,20 @@ │ │ │ │ svclt 0x0000e63d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00f0cccc │ │ │ │ andeq r0, r0, r0 │ │ │ │ sbcmi r8, r3, r0, lsl #16 │ │ │ │ - rsbeq ip, r2, r6, asr r1 │ │ │ │ - rsbeq ip, r2, sl, ror r0 │ │ │ │ - strhteq fp, [r2], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r2, r1, r6, lsr #1 │ │ │ │ - mlseq r2, sl, lr, fp │ │ │ │ - rsbeq r2, r1, sl, lsl #1 │ │ │ │ + rsbeq ip, r2, lr, asr r1 │ │ │ │ + rsbeq ip, r2, r2, lsl #1 │ │ │ │ + strhteq fp, [r2], #-238 @ 0xffffff12 │ │ │ │ + rsbeq r2, r1, lr, lsr #1 │ │ │ │ + rsbeq fp, r2, r2, lsr #29 │ │ │ │ + mlseq r1, r2, r0, r2 │ │ │ │ stmdals fp!, {r0, r1, r2, r4, r8, r9, fp, ip, pc} │ │ │ │ sbcseq r9, fp, r8, lsl #4 │ │ │ │ @ instruction: 0x4619931f │ │ │ │ stc2l 6, cr15, [lr], #-220 @ 0xffffff24 │ │ │ │ bcs 202ac0 │ │ │ │ mcrge 7, 7, pc, cr7, cr15, {3} @ │ │ │ │ @ instruction: 0xf04f9b0a │ │ │ │ @@ -468112,24 +468112,24 @@ │ │ │ │ stc2 6, cr15, [r6], {59} @ 0x3b │ │ │ │ strbmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf63b4478 │ │ │ │ strbt pc, [sl], #-3265 @ 0xfffff33f @ │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - rsbeq fp, r2, lr, lsl sp │ │ │ │ - rsbeq r1, r1, lr, lsl #30 │ │ │ │ - rsbeq fp, r2, r6, lsl #26 │ │ │ │ - strdeq r1, [r1], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq fp, r2, lr, asr #22 │ │ │ │ - rsbeq r1, r1, lr, lsr sp │ │ │ │ - rsbeq fp, r2, r0, lsl fp │ │ │ │ - rsbeq r1, r1, r0, lsl #26 │ │ │ │ - strdeq fp, [r2], #-164 @ 0xffffff5c @ │ │ │ │ - rsbeq r1, r1, r4, ror #25 │ │ │ │ + rsbeq fp, r2, r6, lsr #26 │ │ │ │ + rsbeq r1, r1, r6, lsl pc │ │ │ │ + rsbeq fp, r2, lr, lsl #26 │ │ │ │ + strdeq r1, [r1], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq fp, r2, r6, asr fp │ │ │ │ + rsbeq r1, r1, r6, asr #26 │ │ │ │ + rsbeq fp, r2, r8, lsl fp │ │ │ │ + rsbeq r1, r1, r8, lsl #26 │ │ │ │ + strdeq fp, [r2], #-172 @ 0xffffff54 @ │ │ │ │ + rsbeq r1, r1, ip, ror #25 │ │ │ │ ldrdgt pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ ldrdge pc, [r0], sp │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldcge 4, cr15, [r7, #-252] @ 0xffffff04 │ │ │ │ blcs 2032a4 │ │ │ │ adcshi pc, pc, #64, 6 │ │ │ │ bgt fe617e6c │ │ │ │ @@ -468397,20 +468397,20 @@ │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ blls d7ccb8 │ │ │ │ ldrmi r9, [r3], #-2604 @ 0xfffff5d4 │ │ │ │ vqsub.u8 d20, d16, d27 │ │ │ │ strtmi r8, [r2], sp, lsl #1 │ │ │ │ svclt 0x0000e016 │ │ │ │ ... │ │ │ │ - rsbeq fp, r2, sl, lsl #20 │ │ │ │ - strdeq r1, [r1], #-186 @ 0xffffff46 @ │ │ │ │ - rsbeq fp, r2, lr, lsr r7 │ │ │ │ - rsbeq r1, r1, lr, lsr #18 │ │ │ │ - rsbeq fp, r2, r6, lsr #14 │ │ │ │ - rsbeq r1, r1, r6, lsl r9 │ │ │ │ + rsbeq fp, r2, r2, lsl sl │ │ │ │ + rsbeq r1, r1, r2, lsl #24 │ │ │ │ + rsbeq fp, r2, r6, asr #14 │ │ │ │ + rsbeq r1, r1, r6, lsr r9 │ │ │ │ + rsbeq fp, r2, lr, lsr #14 │ │ │ │ + rsbeq r1, r1, lr, lsl r9 │ │ │ │ strcc r9, [r1, -ip, lsr #22] │ │ │ │ ldrmi r9, [r3], #-2606 @ 0xfffff5d2 │ │ │ │ ble 1e6d524 │ │ │ │ strbmi r9, [r8], -r9, lsr #22 │ │ │ │ @ instruction: 0xf853992a │ │ │ │ vhadd.u32 d18, d0, d23 │ │ │ │ @ instruction: 0xf8d9fcd3 │ │ │ │ @@ -468661,48 +468661,48 @@ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf876f63b │ │ │ │ svclt 0x0030f7fe │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ sbcgt r8, r3, r0, lsl #16 │ │ │ │ - rsbeq fp, r2, r2, lsr #11 │ │ │ │ - mlseq r1, r2, r7, r1 │ │ │ │ - rsbeq fp, r2, lr, ror r5 │ │ │ │ - rsbeq r1, r1, lr, ror #14 │ │ │ │ - rsbeq fp, r2, r2, ror #10 │ │ │ │ - rsbeq r1, r1, r2, asr r7 │ │ │ │ - rsbeq fp, r2, r0, lsr r5 │ │ │ │ - rsbeq r1, r1, r0, lsr #14 │ │ │ │ - rsbeq fp, r2, r8, lsr #9 │ │ │ │ - mlseq r1, lr, r6, r1 │ │ │ │ - rsbeq fp, r2, r0, lsl #9 │ │ │ │ - rsbeq r1, r1, r0, ror r6 │ │ │ │ - rsbeq fp, r2, r0, lsr r4 │ │ │ │ - rsbeq r1, r1, r0, lsr #12 │ │ │ │ - rsbeq fp, r2, r4, lsl r4 │ │ │ │ - rsbeq r1, r1, r4, lsl #12 │ │ │ │ - strdeq fp, [r2], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r1, r1, r0, ror #11 │ │ │ │ - rsbeq fp, r2, ip, lsr #6 │ │ │ │ - rsbeq r1, r1, sl, lsl r5 │ │ │ │ - rsbeq fp, r2, ip, lsl #6 │ │ │ │ - strdeq r1, [r1], #-74 @ 0xffffffb6 @ │ │ │ │ - strdeq fp, [r2], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r1, r1, r0, ror #9 │ │ │ │ - ldrdeq fp, [r2], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r1, r1, r6, asr #9 │ │ │ │ - strhteq fp, [r2], #-42 @ 0xffffffd6 │ │ │ │ - rsbeq r1, r1, sl, lsr #9 │ │ │ │ - mlseq r2, sl, r2, fp │ │ │ │ - rsbeq r1, r1, r8, lsl #9 │ │ │ │ - rsbeq fp, r2, sl, ror r2 │ │ │ │ - rsbeq r1, r1, r8, ror #8 │ │ │ │ - rsbeq fp, r2, lr, asr r2 │ │ │ │ - rsbeq r1, r1, lr, asr #8 │ │ │ │ + rsbeq fp, r2, sl, lsr #11 │ │ │ │ + mlseq r1, sl, r7, r1 │ │ │ │ + rsbeq fp, r2, r6, lsl #11 │ │ │ │ + rsbeq r1, r1, r6, ror r7 │ │ │ │ + rsbeq fp, r2, sl, ror #10 │ │ │ │ + rsbeq r1, r1, sl, asr r7 │ │ │ │ + rsbeq fp, r2, r8, lsr r5 │ │ │ │ + rsbeq r1, r1, r8, lsr #14 │ │ │ │ + strhteq fp, [r2], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq r1, r1, r6, lsr #13 │ │ │ │ + rsbeq fp, r2, r8, lsl #9 │ │ │ │ + rsbeq r1, r1, r8, ror r6 │ │ │ │ + rsbeq fp, r2, r8, lsr r4 │ │ │ │ + rsbeq r1, r1, r8, lsr #12 │ │ │ │ + rsbeq fp, r2, ip, lsl r4 │ │ │ │ + rsbeq r1, r1, ip, lsl #12 │ │ │ │ + strdeq fp, [r2], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r1, r1, r8, ror #11 │ │ │ │ + rsbeq fp, r2, r4, lsr r3 │ │ │ │ + rsbeq r1, r1, r2, lsr #10 │ │ │ │ + rsbeq fp, r2, r4, lsl r3 │ │ │ │ + rsbeq r1, r1, r2, lsl #10 │ │ │ │ + strdeq fp, [r2], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r1, r1, r8, ror #9 │ │ │ │ + rsbeq fp, r2, r0, ror #5 │ │ │ │ + rsbeq r1, r1, lr, asr #9 │ │ │ │ + rsbeq fp, r2, r2, asr #5 │ │ │ │ + strhteq r1, [r1], #-66 @ 0xffffffbe │ │ │ │ + rsbeq fp, r2, r2, lsr #5 │ │ │ │ + mlseq r1, r0, r4, r1 │ │ │ │ + rsbeq fp, r2, r2, lsl #5 │ │ │ │ + rsbeq r1, r1, r0, ror r4 │ │ │ │ + rsbeq fp, r2, r6, ror #4 │ │ │ │ + rsbeq r1, r1, r6, asr r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3413c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r0, lsr #8 │ │ │ │ ldrcc pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -468963,71 +468963,71 @@ │ │ │ │ svccc 0x00a99999 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00c33333 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbmi r1, [r3, #-32] @ 0xffffffe0 │ │ │ │ rsbeq r1, ip, lr, lsr #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r2, r4, r1, fp │ │ │ │ + mlseq r2, ip, r1, fp │ │ │ │ @ instruction: 0xffffe91b │ │ │ │ - rsbeq fp, r2, r0, ror r1 │ │ │ │ - rsbeq fp, r2, r4, lsr #3 │ │ │ │ + rsbeq fp, r2, r8, ror r1 │ │ │ │ + rsbeq fp, r2, ip, lsr #3 │ │ │ │ andeq r0, r0, fp, lsl #9 │ │ │ │ - rsbeq fp, r2, r8, lsl #2 │ │ │ │ - strdeq r1, [r1], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq fp, r2, r0, lsl r1 │ │ │ │ + rsbeq r1, r1, r0, lsl #6 │ │ │ │ rsbeq r1, ip, r2, lsl sl │ │ │ │ - ldrdeq fp, [r2], #-4 @ │ │ │ │ - rsbeq r1, r1, r4, asr #5 │ │ │ │ + ldrdeq fp, [r2], #-12 @ │ │ │ │ + rsbeq r1, r1, ip, asr #5 │ │ │ │ @ instruction: 0xffffe5bf │ │ │ │ @ instruction: 0xffffe549 │ │ │ │ - mlseq r2, r6, r0, fp │ │ │ │ - rsbeq r1, r1, r6, lsl #5 │ │ │ │ - rsbeq fp, r2, ip, ror r0 │ │ │ │ - rsbeq r1, r1, ip, ror #4 │ │ │ │ + mlseq r2, lr, r0, fp │ │ │ │ + rsbeq r1, r1, lr, lsl #5 │ │ │ │ + rsbeq fp, r2, r4, lsl #1 │ │ │ │ + rsbeq r1, r1, r4, ror r2 │ │ │ │ @ instruction: 0xffffe4df │ │ │ │ + rsbeq fp, r2, ip, lsl #2 │ │ │ │ + rsbeq fp, r2, ip, asr #1 │ │ │ │ + rsbeq fp, r2, r0, lsr r0 │ │ │ │ + rsbeq r1, r1, r0, lsr #4 │ │ │ │ + rsbeq fp, r2, r6, lsl r0 │ │ │ │ + rsbeq r1, r1, r6, lsl #4 │ │ │ │ + ldrdeq fp, [r2], #-2 @ │ │ │ │ rsbeq fp, r2, r4, lsl #2 │ │ │ │ - rsbeq fp, r2, r4, asr #1 │ │ │ │ - rsbeq fp, r2, r8, lsr #32 │ │ │ │ - rsbeq r1, r1, r8, lsl r2 │ │ │ │ - rsbeq fp, r2, lr │ │ │ │ - strdeq r1, [r1], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq fp, r2, sl, asr #1 │ │ │ │ - strdeq fp, [r2], #-12 @ │ │ │ │ - rsbeq sl, r2, r4, asr #31 │ │ │ │ - strhteq r1, [r1], #-20 @ 0xffffffec │ │ │ │ - rsbeq fp, r2, ip, lsl r1 │ │ │ │ - ldrdeq fp, [r2], #-6 @ │ │ │ │ - rsbeq sl, r2, lr, ror pc │ │ │ │ - rsbeq r1, r1, lr, ror #2 │ │ │ │ - rsbeq sl, r2, r0, ror #30 │ │ │ │ - rsbeq r1, r1, lr, asr #2 │ │ │ │ - ldrdeq fp, [r2], #-10 @ │ │ │ │ + rsbeq sl, r2, ip, asr #31 │ │ │ │ + strhteq r1, [r1], #-28 @ 0xffffffe4 │ │ │ │ rsbeq fp, r2, r4, lsr #2 │ │ │ │ - rsbeq sl, r2, r4, lsl pc │ │ │ │ - rsbeq r1, r1, r4, lsl #2 │ │ │ │ - rsbeq fp, r2, r8, lsr r1 │ │ │ │ - strdeq fp, [r2], #-6 @ │ │ │ │ - rsbeq sl, r2, ip, asr #29 │ │ │ │ - strhteq r1, [r1], #-12 │ │ │ │ - rsbeq fp, r2, r2, lsl r1 │ │ │ │ - rsbeq fp, r2, ip, lsr r1 │ │ │ │ - rsbeq sl, r2, r2, lsl #29 │ │ │ │ - rsbeq r1, r1, r2, ror r0 │ │ │ │ - rsbeq fp, r2, r4, lsr #2 │ │ │ │ - rsbeq fp, r2, r6, ror #2 │ │ │ │ - rsbeq sl, r2, r8, lsr lr │ │ │ │ - rsbeq r1, r1, r8, lsr #32 │ │ │ │ - rsbeq fp, r2, sl, lsl #3 │ │ │ │ - rsbeq fp, r2, r8, asr #2 │ │ │ │ - strdeq sl, [r2], #-208 @ 0xffffff30 @ │ │ │ │ - rsbeq r0, r1, r0, ror #31 │ │ │ │ - rsbeq fp, r2, sl, ror #2 │ │ │ │ - rsbeq fp, r2, r0, lsr #3 │ │ │ │ - strhteq sl, [r2], #-212 @ 0xffffff2c │ │ │ │ - rsbeq r0, r1, r4, lsr #31 │ │ │ │ + ldrdeq fp, [r2], #-14 @ │ │ │ │ + rsbeq sl, r2, r6, lsl #31 │ │ │ │ + rsbeq r1, r1, r6, ror r1 │ │ │ │ + rsbeq sl, r2, r8, ror #30 │ │ │ │ + rsbeq r1, r1, r6, asr r1 │ │ │ │ + rsbeq fp, r2, r2, ror #1 │ │ │ │ + rsbeq fp, r2, ip, lsr #2 │ │ │ │ + rsbeq sl, r2, ip, lsl pc │ │ │ │ + rsbeq r1, r1, ip, lsl #2 │ │ │ │ + rsbeq fp, r2, r0, asr #2 │ │ │ │ + strdeq fp, [r2], #-14 @ │ │ │ │ + ldrdeq sl, [r2], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq r1, r1, r4, asr #1 │ │ │ │ + rsbeq fp, r2, sl, lsl r1 │ │ │ │ + rsbeq fp, r2, r4, asr #2 │ │ │ │ + rsbeq sl, r2, sl, lsl #29 │ │ │ │ + rsbeq r1, r1, sl, ror r0 │ │ │ │ + rsbeq fp, r2, ip, lsr #2 │ │ │ │ + rsbeq fp, r2, lr, ror #2 │ │ │ │ + rsbeq sl, r2, r0, asr #28 │ │ │ │ + rsbeq r1, r1, r0, lsr r0 │ │ │ │ + mlseq r2, r2, r1, fp │ │ │ │ + rsbeq fp, r2, r0, asr r1 │ │ │ │ + strdeq sl, [r2], #-216 @ 0xffffff28 @ │ │ │ │ + rsbeq r0, r1, r8, ror #31 │ │ │ │ + rsbeq fp, r2, r2, ror r1 │ │ │ │ + rsbeq fp, r2, r8, lsr #3 │ │ │ │ + strhteq sl, [r2], #-220 @ 0xffffff24 │ │ │ │ + rsbeq r0, r1, ip, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed34658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -469037,16 +469037,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [lr], #232 @ 0xe8 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf63a4478 │ │ │ │ blls 25ca70 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq sl, r2, r4, ror #24 │ │ │ │ - rsbeq r0, r1, r4, asr lr │ │ │ │ + rsbeq sl, r2, ip, ror #24 │ │ │ │ + rsbeq r0, r1, ip, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed346a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xf9f8f24d │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ andsvs r2, sl, r1 │ │ │ │ @@ -469063,15 +469063,15 @@ │ │ │ │ @ instruction: 0xffacf351 │ │ │ │ stmdbmi r5, {r0, r1, r9, sl, lr} │ │ │ │ ldmdavs fp, {r5, r9, sl, lr} │ │ │ │ eorvs r4, fp, r9, ror r4 │ │ │ │ cdp2 3, 8, cr15, cr8, cr12, {2} │ │ │ │ andcs r6, r1, r8, ror #1 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - rsbeq r4, r1, r8, ror #25 │ │ │ │ + strdeq r4, [r1], #-192 @ 0xffffff40 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed34708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7a1490 │ │ │ │ blmi 7c9728 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -469093,15 +469093,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf634bd30 │ │ │ │ svclt 0x0000e998 │ │ │ │ rsbeq r1, ip, r6, ror #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r2, r6, pc, sl @ │ │ │ │ + mlseq r2, lr, pc, sl @ │ │ │ │ rsbeq r1, ip, ip, lsr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ ldrdls pc, [r8], -r0 │ │ │ │ @ instruction: 0xf1b9b09d │ │ │ │ @@ -469520,20 +469520,20 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbeq r1, ip, lr, lsl r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, r1, r8, lsl #9 │ │ │ │ - rsbeq r9, r1, r2, lsr #17 │ │ │ │ + mlseq r1, r0, r4, r8 │ │ │ │ + rsbeq r9, r1, sl, lsr #17 │ │ │ │ ldrdeq r1, [ip], #-16 @ │ │ │ │ - ldrdeq sl, [r2], #-190 @ 0xffffff42 @ │ │ │ │ - strhteq sl, [r2], #-174 @ 0xffffff52 │ │ │ │ - rsbeq sl, r2, lr, asr #18 │ │ │ │ + rsbeq sl, r2, r6, ror #23 │ │ │ │ + rsbeq sl, r2, r6, asr #21 │ │ │ │ + rsbeq sl, r2, r6, asr r9 │ │ │ │ strtmi r6, [r0], -r3, ror #16 │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ blvc 219294 │ │ │ │ blhi 13d970c │ │ │ │ @ instruction: 0xff4ef360 │ │ │ │ vsub.i8 d2, d0, d0 │ │ │ │ strtmi r8, [r0], -fp, lsl #9 │ │ │ │ @@ -469839,22 +469839,22 @@ │ │ │ │ cmpphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4623461f │ │ │ │ blpl ff419bd0 │ │ │ │ mrc 6, 5, r4, cr7, cr4, {1} │ │ │ │ ldrmi r3, [lr], -r0, lsl #22 │ │ │ │ svclt 0x0000e020 │ │ │ │ ... │ │ │ │ - rsbeq sl, r2, sl, ror #16 │ │ │ │ - rsbeq r0, r1, ip, asr #12 │ │ │ │ - rsbeq sl, r2, sl, asr #16 │ │ │ │ - rsbeq r0, r1, ip, lsr #12 │ │ │ │ + rsbeq sl, r2, r2, ror r8 │ │ │ │ + rsbeq r0, r1, r4, asr r6 │ │ │ │ + rsbeq sl, r2, r2, asr r8 │ │ │ │ + rsbeq r0, r1, r4, lsr r6 │ │ │ │ + rsbeq sl, r2, r2, lsr #15 │ │ │ │ mlseq r2, sl, r7, sl │ │ │ │ - mlseq r2, r2, r7, sl │ │ │ │ - rsbeq sl, r2, r6, asr #15 │ │ │ │ - strhteq sl, [r2], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq sl, r2, lr, asr #15 │ │ │ │ + rsbeq sl, r2, r6, asr #11 │ │ │ │ blvc ff0597c4 │ │ │ │ blvc 21977c │ │ │ │ blvc 219c2c │ │ │ │ stc 7, cr3, [r3, #4] │ │ │ │ ldrmi r7, [sl, #2816]! @ 0xb00 │ │ │ │ tstphi sl, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8db9b12 │ │ │ │ @@ -470034,20 +470034,20 @@ │ │ │ │ blx f1b15c │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ strtls r8, [r6], -fp, ror #6 │ │ │ │ @ instruction: 0xf7ff9628 │ │ │ │ svclt 0x0000bb9d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq sl, r2, r2, ror #3 │ │ │ │ - rsbeq pc, r0, r6, asr #31 │ │ │ │ - rsbeq sl, r2, r6, asr #3 │ │ │ │ - rsbeq pc, r0, sl, lsr #31 │ │ │ │ - rsbeq sl, r2, sl, lsr #3 │ │ │ │ - rsbeq pc, r0, lr, lsl #31 │ │ │ │ + rsbeq sl, r2, sl, ror #3 │ │ │ │ + rsbeq pc, r0, lr, asr #31 │ │ │ │ + rsbeq sl, r2, lr, asr #3 │ │ │ │ + strhteq pc, [r0], #-242 @ 0xffffff0e @ │ │ │ │ + strhteq sl, [r2], #-18 @ 0xffffffee │ │ │ │ + mlseq r0, r6, pc, pc @ │ │ │ │ andsls r4, r4, fp, lsr r6 │ │ │ │ @ instruction: 0xf8534620 │ │ │ │ tstls r2, #4, 22 @ 0x1000 │ │ │ │ veor d25, d15, d0 │ │ │ │ strmi pc, [r0], r5, ror #21 │ │ │ │ vmax.u8 d20, d15, d16 │ │ │ │ bls 71d06c │ │ │ │ @@ -470391,58 +470391,58 @@ │ │ │ │ ldrbtmi r4, [r8], #-2097 @ 0xfffff7cf │ │ │ │ @ instruction: 0xf639300c │ │ │ │ ldmdami r0!, {r0, r1, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2320 @ 0xfffff6f0 │ │ │ │ blx ff99c2a4 │ │ │ │ ldrt r9, [r8], #2576 @ 0xa10 │ │ │ │ ... │ │ │ │ - rsbeq sl, r2, lr, ror r0 │ │ │ │ - rsbeq sl, r2, r8, asr #32 │ │ │ │ - rsbeq pc, r0, sl, lsr #28 │ │ │ │ - ldrdeq r9, [r2], #-226 @ 0xffffff1e @ │ │ │ │ - strhteq r9, [r2], #-226 @ 0xffffff1e │ │ │ │ - mlseq r0, lr, ip, pc @ │ │ │ │ - rsbeq r9, r2, sl, ror lr │ │ │ │ - rsbeq pc, r0, lr, asr ip @ │ │ │ │ - rsbeq r9, r2, lr, lsr #28 │ │ │ │ - rsbeq pc, r0, r0, lsl ip @ │ │ │ │ - rsbeq r9, r2, r2, lsr #27 │ │ │ │ - rsbeq pc, r0, r6, lsl #23 │ │ │ │ - rsbeq r9, r2, r8, lsl #27 │ │ │ │ - rsbeq pc, r0, sl, ror #22 │ │ │ │ - rsbeq r9, r2, ip, ror #26 │ │ │ │ - rsbeq pc, r0, r0, asr fp @ │ │ │ │ - rsbeq r9, r2, r0, asr sp │ │ │ │ - rsbeq pc, r0, r4, lsr fp @ │ │ │ │ - rsbeq r9, r2, r4, lsr sp │ │ │ │ - rsbeq pc, r0, r8, lsl fp @ │ │ │ │ - rsbeq r9, r2, r8, lsl sp │ │ │ │ - strdeq pc, [r0], #-172 @ 0xffffff54 @ │ │ │ │ - strdeq r9, [r2], #-204 @ 0xffffff34 @ │ │ │ │ - rsbeq pc, r0, r0, ror #21 │ │ │ │ - rsbeq r9, r2, r0, ror #25 │ │ │ │ - rsbeq pc, r0, r4, asr #21 │ │ │ │ - rsbeq r9, r2, r4, asr #25 │ │ │ │ - rsbeq pc, r0, r8, lsr #21 │ │ │ │ - rsbeq r9, r2, sl, lsr #25 │ │ │ │ - rsbeq pc, r0, ip, lsl #21 │ │ │ │ - rsbeq r9, r2, r6, ror #24 │ │ │ │ - rsbeq pc, r0, r8, asr #20 │ │ │ │ - rsbeq r9, r2, r8, asr #24 │ │ │ │ - rsbeq pc, r0, ip, lsr #20 │ │ │ │ - rsbeq r9, r2, ip, lsr #24 │ │ │ │ - rsbeq pc, r0, r0, lsl sl @ │ │ │ │ - rsbeq r9, r2, r0, lsl ip │ │ │ │ - strdeq pc, [r0], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r9, r2, r6, ror fp │ │ │ │ - rsbeq pc, r0, sl, asr r9 @ │ │ │ │ - rsbeq r9, r2, r8, asr fp │ │ │ │ - rsbeq pc, r0, ip, lsr r9 @ │ │ │ │ - rsbeq r9, r2, sl, lsr fp │ │ │ │ - rsbeq pc, r0, lr, lsl r9 @ │ │ │ │ + rsbeq sl, r2, r6, lsl #1 │ │ │ │ + rsbeq sl, r2, r0, asr r0 │ │ │ │ + rsbeq pc, r0, r2, lsr lr @ │ │ │ │ + ldrdeq r9, [r2], #-234 @ 0xffffff16 @ │ │ │ │ + strhteq r9, [r2], #-234 @ 0xffffff16 │ │ │ │ + rsbeq pc, r0, r6, lsr #25 │ │ │ │ + rsbeq r9, r2, r2, lsl #29 │ │ │ │ + rsbeq pc, r0, r6, ror #24 │ │ │ │ + rsbeq r9, r2, r6, lsr lr │ │ │ │ + rsbeq pc, r0, r8, lsl ip @ │ │ │ │ + rsbeq r9, r2, sl, lsr #27 │ │ │ │ + rsbeq pc, r0, lr, lsl #23 │ │ │ │ + mlseq r2, r0, sp, r9 │ │ │ │ + rsbeq pc, r0, r2, ror fp @ │ │ │ │ + rsbeq r9, r2, r4, ror sp │ │ │ │ + rsbeq pc, r0, r8, asr fp @ │ │ │ │ + rsbeq r9, r2, r8, asr sp │ │ │ │ + rsbeq pc, r0, ip, lsr fp @ │ │ │ │ + rsbeq r9, r2, ip, lsr sp │ │ │ │ + rsbeq pc, r0, r0, lsr #22 │ │ │ │ + rsbeq r9, r2, r0, lsr #26 │ │ │ │ + rsbeq pc, r0, r4, lsl #22 │ │ │ │ + rsbeq r9, r2, r4, lsl #26 │ │ │ │ + rsbeq pc, r0, r8, ror #21 │ │ │ │ + rsbeq r9, r2, r8, ror #25 │ │ │ │ + rsbeq pc, r0, ip, asr #21 │ │ │ │ + rsbeq r9, r2, ip, asr #25 │ │ │ │ + strhteq pc, [r0], #-160 @ 0xffffff60 @ │ │ │ │ + strhteq r9, [r2], #-194 @ 0xffffff3e │ │ │ │ + mlseq r0, r4, sl, pc @ │ │ │ │ + rsbeq r9, r2, lr, ror #24 │ │ │ │ + rsbeq pc, r0, r0, asr sl @ │ │ │ │ + rsbeq r9, r2, r0, asr ip │ │ │ │ + rsbeq pc, r0, r4, lsr sl @ │ │ │ │ + rsbeq r9, r2, r4, lsr ip │ │ │ │ + rsbeq pc, r0, r8, lsl sl @ │ │ │ │ + rsbeq r9, r2, r8, lsl ip │ │ │ │ + strdeq pc, [r0], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r9, r2, lr, ror fp │ │ │ │ + rsbeq pc, r0, r2, ror #18 │ │ │ │ + rsbeq r9, r2, r0, ror #22 │ │ │ │ + rsbeq pc, r0, r4, asr #18 │ │ │ │ + rsbeq r9, r2, r2, asr #22 │ │ │ │ + rsbeq pc, r0, r6, lsr #18 │ │ │ │ vqadd.s8 d25, d0, d0 │ │ │ │ stmdami r8!, {r0, r2, r3, r6, r7, r8, ip}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9b8f639 │ │ │ │ ldmdbls r0, {r1, r2, r5, r6, fp, lr} │ │ │ │ @ instruction: 0xf6394478 │ │ │ │ bls 61d464 │ │ │ │ @@ -470541,42 +470541,42 @@ │ │ │ │ cmppne r1, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8f4f639 │ │ │ │ @ instruction: 0xf04f481e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9aef639 │ │ │ │ svclt 0x0000e784 │ │ │ │ - rsbeq r9, r2, r4, ror #20 │ │ │ │ - rsbeq pc, r0, r8, asr #16 │ │ │ │ - rsbeq r9, r2, r6, asr #20 │ │ │ │ - rsbeq pc, r0, sl, lsr #16 │ │ │ │ - rsbeq r9, r2, r8, lsr #20 │ │ │ │ - rsbeq pc, r0, ip, lsl #16 │ │ │ │ - rsbeq r9, r2, sl, lsl #20 │ │ │ │ - rsbeq pc, r0, lr, ror #15 │ │ │ │ - rsbeq r9, r2, ip, ror #19 │ │ │ │ - ldrdeq pc, [r0], #-112 @ 0xffffff90 @ │ │ │ │ - ldrdeq r9, [r2], #-144 @ 0xffffff70 @ │ │ │ │ - strhteq pc, [r0], #-114 @ 0xffffff8e @ │ │ │ │ - rsbeq r9, r2, lr, lsr #19 │ │ │ │ - mlseq r0, r2, r7, pc @ │ │ │ │ - rsbeq r9, r2, lr, lsl #19 │ │ │ │ - rsbeq pc, r0, r2, ror r7 @ │ │ │ │ - rsbeq r9, r2, lr, ror #18 │ │ │ │ - rsbeq pc, r0, r2, asr r7 @ │ │ │ │ - rsbeq r9, r2, lr, asr #18 │ │ │ │ - rsbeq pc, r0, r2, lsr r7 @ │ │ │ │ - rsbeq r9, r2, r0, lsr r9 │ │ │ │ - rsbeq pc, r0, r2, lsl r7 @ │ │ │ │ - rsbeq r9, r2, r4, lsl r9 │ │ │ │ - strdeq pc, [r0], #-102 @ 0xffffff9a @ │ │ │ │ - strdeq r9, [r2], #-136 @ 0xffffff78 @ │ │ │ │ - ldrdeq pc, [r0], #-106 @ 0xffffff96 @ │ │ │ │ - ldrdeq r9, [r2], #-140 @ 0xffffff74 @ │ │ │ │ - strhteq pc, [r0], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r9, r2, ip, ror #20 │ │ │ │ + rsbeq pc, r0, r0, asr r8 @ │ │ │ │ + rsbeq r9, r2, lr, asr #20 │ │ │ │ + rsbeq pc, r0, r2, lsr r8 @ │ │ │ │ + rsbeq r9, r2, r0, lsr sl │ │ │ │ + rsbeq pc, r0, r4, lsl r8 @ │ │ │ │ + rsbeq r9, r2, r2, lsl sl │ │ │ │ + strdeq pc, [r0], #-118 @ 0xffffff8a @ │ │ │ │ + strdeq r9, [r2], #-148 @ 0xffffff6c @ │ │ │ │ + ldrdeq pc, [r0], #-120 @ 0xffffff88 @ │ │ │ │ + ldrdeq r9, [r2], #-152 @ 0xffffff68 @ │ │ │ │ + strhteq pc, [r0], #-122 @ 0xffffff86 @ │ │ │ │ + strhteq r9, [r2], #-150 @ 0xffffff6a │ │ │ │ + mlseq r0, sl, r7, pc @ │ │ │ │ + mlseq r2, r6, r9, r9 │ │ │ │ + rsbeq pc, r0, sl, ror r7 @ │ │ │ │ + rsbeq r9, r2, r6, ror r9 │ │ │ │ + rsbeq pc, r0, sl, asr r7 @ │ │ │ │ + rsbeq r9, r2, r6, asr r9 │ │ │ │ + rsbeq pc, r0, sl, lsr r7 @ │ │ │ │ + rsbeq r9, r2, r8, lsr r9 │ │ │ │ + rsbeq pc, r0, sl, lsl r7 @ │ │ │ │ + rsbeq r9, r2, ip, lsl r9 │ │ │ │ + strdeq pc, [r0], #-110 @ 0xffffff92 @ │ │ │ │ + rsbeq r9, r2, r0, lsl #18 │ │ │ │ + rsbeq pc, r0, r2, ror #13 │ │ │ │ + rsbeq r9, r2, r4, ror #17 │ │ │ │ + rsbeq pc, r0, r6, asr #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed35e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r8, lsr #8 │ │ │ │ strtcc pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @@ -470840,71 +470840,71 @@ │ │ │ │ orrsmi sp, r7, r4, lsl #15 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq pc, fp, lr, asr #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r9, r2, r4, lsl #16 │ │ │ │ + rsbeq r9, r2, ip, lsl #16 │ │ │ │ @ instruction: 0xffffead3 │ │ │ │ - rsbeq r9, r2, r4, lsl #16 │ │ │ │ - rsbeq r9, r2, ip, lsr r8 │ │ │ │ + rsbeq r9, r2, ip, lsl #16 │ │ │ │ + rsbeq r9, r2, r4, asr #16 │ │ │ │ andeq r0, r0, pc, lsl #9 │ │ │ │ - strhteq r9, [r2], #-112 @ 0xffffff90 │ │ │ │ - mlseq r0, r4, r5, pc @ │ │ │ │ + strhteq r9, [r2], #-120 @ 0xffffff88 │ │ │ │ + mlseq r0, ip, r5, pc @ │ │ │ │ rsbeq pc, fp, lr, lsr #25 │ │ │ │ - rsbeq r9, r2, ip, ror r7 │ │ │ │ - rsbeq pc, r0, r0, ror #10 │ │ │ │ + rsbeq r9, r2, r4, lsl #15 │ │ │ │ + rsbeq pc, r0, r8, ror #10 │ │ │ │ @ instruction: 0xffffe777 │ │ │ │ @ instruction: 0xffffe721 │ │ │ │ - rsbeq r9, r2, lr, lsr r7 │ │ │ │ - rsbeq pc, r0, r2, lsr #10 │ │ │ │ - rsbeq r9, r2, r4, lsr #14 │ │ │ │ - rsbeq pc, r0, r8, lsl #10 │ │ │ │ - @ instruction: 0xffffe6bb │ │ │ │ - rsbeq r9, r2, r4, ror #14 │ │ │ │ - rsbeq r9, r2, lr, lsl #15 │ │ │ │ - rsbeq r9, r2, lr, asr #13 │ │ │ │ - strhteq pc, [r0], #-66 @ 0xffffffbe @ │ │ │ │ - strhteq r9, [r2], #-100 @ 0xffffff9c │ │ │ │ - mlseq r0, r8, r4, pc @ │ │ │ │ - rsbeq r9, r2, r2, asr r7 │ │ │ │ - rsbeq r9, r2, ip, ror #14 │ │ │ │ - rsbeq r9, r2, r0, ror r6 │ │ │ │ - rsbeq pc, r0, r4, asr r4 @ │ │ │ │ rsbeq r9, r2, r6, asr #14 │ │ │ │ - rsbeq r9, r2, ip, ror #14 │ │ │ │ - rsbeq r9, r2, ip, lsr #12 │ │ │ │ - rsbeq pc, r0, r0, lsl r4 @ │ │ │ │ - rsbeq r9, r2, lr, lsl #12 │ │ │ │ - strdeq pc, [r0], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq pc, r0, sl, lsr #10 │ │ │ │ rsbeq r9, r2, ip, lsr #14 │ │ │ │ - rsbeq r9, r2, r6, ror #14 │ │ │ │ - rsbeq r9, r2, r2, asr #11 │ │ │ │ - rsbeq pc, r0, r6, lsr #7 │ │ │ │ - rsbeq r9, r2, r4, asr #14 │ │ │ │ - rsbeq r9, r2, lr, ror r7 │ │ │ │ - rsbeq r9, r2, ip, ror r5 │ │ │ │ - rsbeq pc, r0, r0, ror #6 │ │ │ │ - rsbeq r9, r2, lr, asr #14 │ │ │ │ - rsbeq r9, r2, ip, ror r7 │ │ │ │ - rsbeq r9, r2, r2, lsr r5 │ │ │ │ - rsbeq pc, r0, r6, lsl r3 @ │ │ │ │ - mlseq r2, r4, r7, r9 │ │ │ │ + rsbeq pc, r0, r0, lsl r5 @ │ │ │ │ + @ instruction: 0xffffe6bb │ │ │ │ + rsbeq r9, r2, ip, ror #14 │ │ │ │ + mlseq r2, r6, r7, r9 │ │ │ │ + ldrdeq r9, [r2], #-102 @ 0xffffff9a @ │ │ │ │ + strhteq pc, [r0], #-74 @ 0xffffffb6 @ │ │ │ │ + strhteq r9, [r2], #-108 @ 0xffffff94 │ │ │ │ + rsbeq pc, r0, r0, lsr #9 │ │ │ │ rsbeq r9, r2, sl, asr r7 │ │ │ │ - rsbeq r9, r2, lr, ror #9 │ │ │ │ - ldrdeq pc, [r0], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r9, r2, r4, ror r7 │ │ │ │ + rsbeq r9, r2, r8, ror r6 │ │ │ │ + rsbeq pc, r0, ip, asr r4 @ │ │ │ │ + rsbeq r9, r2, lr, asr #14 │ │ │ │ + rsbeq r9, r2, r4, ror r7 │ │ │ │ + rsbeq r9, r2, r4, lsr r6 │ │ │ │ + rsbeq pc, r0, r8, lsl r4 @ │ │ │ │ + rsbeq r9, r2, r6, lsl r6 │ │ │ │ + strdeq pc, [r0], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r9, r2, r4, lsr r7 │ │ │ │ + rsbeq r9, r2, lr, ror #14 │ │ │ │ + rsbeq r9, r2, sl, asr #11 │ │ │ │ + rsbeq pc, r0, lr, lsr #7 │ │ │ │ + rsbeq r9, r2, ip, asr #14 │ │ │ │ + rsbeq r9, r2, r6, lsl #15 │ │ │ │ + rsbeq r9, r2, r4, lsl #11 │ │ │ │ + rsbeq pc, r0, r8, ror #6 │ │ │ │ + rsbeq r9, r2, r6, asr r7 │ │ │ │ + rsbeq r9, r2, r4, lsl #15 │ │ │ │ + rsbeq r9, r2, sl, lsr r5 │ │ │ │ + rsbeq pc, r0, lr, lsl r3 @ │ │ │ │ + mlseq r2, ip, r7, r9 │ │ │ │ rsbeq r9, r2, r2, ror #14 │ │ │ │ - strhteq r9, [r2], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r9, r2, r4, lsr #9 │ │ │ │ - rsbeq pc, r0, r8, lsl #5 │ │ │ │ - rsbeq r9, r2, r2, lsr r7 │ │ │ │ - rsbeq r9, r2, ip, lsl #15 │ │ │ │ - rsbeq r9, r2, lr, asr r4 │ │ │ │ - rsbeq pc, r0, r2, asr #4 │ │ │ │ + strdeq r9, [r2], #-70 @ 0xffffffba @ │ │ │ │ + ldrdeq pc, [r0], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r9, r2, sl, ror #14 │ │ │ │ + strhteq r9, [r2], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq r9, r2, ip, lsr #9 │ │ │ │ + mlseq r0, r0, r2, pc @ │ │ │ │ + rsbeq r9, r2, sl, lsr r7 │ │ │ │ + mlseq r2, r4, r7, r9 │ │ │ │ + rsbeq r9, r2, r6, ror #8 │ │ │ │ + rsbeq pc, r0, sl, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed363c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -470914,16 +470914,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 0, pc, cr10, cr8, {1} @ │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6384478 │ │ │ │ blls 25ed08 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r9, r2, r8, lsl #6 │ │ │ │ - rsbeq pc, r0, ip, ror #1 │ │ │ │ + rsbeq r9, r2, r0, lsl r3 │ │ │ │ + strdeq pc, [r0], #-4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed41e20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ ldrmi r4, [r0], -r4, lsl #12 │ │ │ │ ldc 6, cr4, [r2, #116] @ 0x74 │ │ │ │ @@ -471044,16 +471044,16 @@ │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ strb r7, [sp, r6, asr #22] │ │ │ │ blvs ff2daec4 │ │ │ │ blx 61afbc │ │ │ │ mrc 15, 5, fp, cr0, cr4, {5} │ │ │ │ vmov.f64 d8, d7 │ │ │ │ strb r8, [r1, -r6, asr #22]! │ │ │ │ - rsbeq r9, r2, ip, lsl r5 │ │ │ │ - rsbeq pc, r0, r6, ror r1 @ │ │ │ │ + rsbeq r9, r2, r4, lsr #10 │ │ │ │ + rsbeq pc, r0, lr, ror r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed36614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ blx 119bd50 │ │ │ │ stmdals r1, {r0, r1, r9, sl, lr} │ │ │ │ @@ -471094,16 +471094,16 @@ │ │ │ │ vadd.i8 d20, d0, d6 │ │ │ │ ldrbtmi r6, [r8], #-317 @ 0xfffffec3 │ │ │ │ @ instruction: 0xf638300c │ │ │ │ stmdami r4, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 6, cr15, [sl, #-224] @ 0xffffff20 │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - rsbeq r9, r2, r6, ror #6 │ │ │ │ - rsbeq lr, r0, r6, lsl lr │ │ │ │ + rsbeq r9, r2, lr, ror #6 │ │ │ │ + rsbeq lr, r0, lr, lsl lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed366dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf9daf24b │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @@ -471129,18 +471129,18 @@ │ │ │ │ tstpvs fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrrc2 6, 3, pc, sl, cr8 @ │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf6384478 │ │ │ │ @ instruction: 0x4620fd15 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq r9, r2, r8, lsl r3 │ │ │ │ - rsbeq lr, r0, r8, asr #27 │ │ │ │ - ldrdeq r9, [r2], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq lr, r0, ip, lsl #27 │ │ │ │ + rsbeq r9, r2, r0, lsr #6 │ │ │ │ + ldrdeq lr, [r0], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r9, r2, r4, ror #5 │ │ │ │ + mlseq r0, r4, sp, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed36770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7a34f8 │ │ │ │ blmi 7cb790 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -471162,15 +471162,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf632bd30 │ │ │ │ svclt 0x0000e964 │ │ │ │ rsbeq pc, fp, lr, ror r4 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r2, sl, r2, r9 │ │ │ │ + rsbeq r9, r2, r2, lsr #5 │ │ │ │ rsbeq pc, fp, r4, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31aaa4 >::_M_default_append(unsigned int)@@Base+0x951a0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r0], r5, lsl #1 │ │ │ │ @@ -471280,18 +471280,18 @@ │ │ │ │ ldr sp, [r7, sp, asr #23] │ │ │ │ strcc r6, [r1], #-2107 @ 0xfffff7c5 │ │ │ │ blle ff3f0214 │ │ │ │ svclt 0x0000e792 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - rsbeq r9, r2, r0, asr #2 │ │ │ │ - strdeq lr, [r0], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r9, r2, ip, lsl r1 │ │ │ │ - rsbeq lr, r0, ip, asr #23 │ │ │ │ + rsbeq r9, r2, r8, asr #2 │ │ │ │ + strdeq lr, [r0], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r9, r2, r4, lsr #2 │ │ │ │ + ldrdeq lr, [r0], #-180 @ 0xffffff4c @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed423f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 1df8d8 │ │ │ │ vmov.u16 r8, d16[2] │ │ │ │ addlt fp, r4, r0, asr #22 │ │ │ │ @@ -471824,29 +471824,29 @@ │ │ │ │ svclt 0x0000e58c │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00f33333 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrdeq lr, [fp], #-232 @ 0xffffff18 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strhteq lr, [fp], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r8, r2, r2, ror #20 │ │ │ │ - rsbeq lr, r0, r2, lsl r5 │ │ │ │ - strdeq r8, [r2], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq lr, r0, r4, lsr #9 │ │ │ │ - strhteq r8, [r2], #-152 @ 0xffffff68 │ │ │ │ - rsbeq r8, r2, r4, lsr r9 │ │ │ │ - rsbeq lr, r0, r4, ror #7 │ │ │ │ - ldrdeq r8, [r2], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq lr, r0, r0, lsl #7 │ │ │ │ - mlseq r2, r2, r8, r8 │ │ │ │ - rsbeq lr, r0, r2, asr #6 │ │ │ │ - rsbeq r8, r2, lr, lsr #16 │ │ │ │ - ldrdeq lr, [r0], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r8, r2, r0, lsl r8 │ │ │ │ - rsbeq lr, r0, r0, asr #5 │ │ │ │ + rsbeq r8, r2, sl, ror #20 │ │ │ │ + rsbeq lr, r0, sl, lsl r5 │ │ │ │ + strdeq r8, [r2], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq lr, r0, ip, lsr #9 │ │ │ │ + rsbeq r8, r2, r0, asr #19 │ │ │ │ + rsbeq r8, r2, ip, lsr r9 │ │ │ │ + rsbeq lr, r0, ip, ror #7 │ │ │ │ + ldrdeq r8, [r2], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq lr, r0, r8, lsl #7 │ │ │ │ + mlseq r2, sl, r8, r8 │ │ │ │ + rsbeq lr, r0, sl, asr #6 │ │ │ │ + rsbeq r8, r2, r6, lsr r8 │ │ │ │ + rsbeq lr, r0, r6, ror #5 │ │ │ │ + rsbeq r8, r2, r8, lsl r8 │ │ │ │ + rsbeq lr, r0, r8, asr #5 │ │ │ │ strtmi r9, [r0], -r8, asr #18 │ │ │ │ stc2l 3, cr15, [r6], #368 @ 0x170 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ strtmi r8, [r0], -ip, lsl #4 │ │ │ │ cdp2 3, 14, cr15, cr8, cr8, {3} │ │ │ │ movwmi r9, #36110 @ 0x8d0e │ │ │ │ ldc 1, cr13, [r5, #408] @ 0x198 │ │ │ │ @@ -472156,37 +472156,37 @@ │ │ │ │ blvs 35bd54 >::_M_default_append(unsigned int)@@Base+0xd6450> │ │ │ │ svclt 0x0000e5aa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ - ldrdeq r8, [r2], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq lr, r0, r2, lsl #3 │ │ │ │ - rsbeq sl, r0, r0, lsl #30 │ │ │ │ - rsbeq r8, r2, lr, lsr r6 │ │ │ │ - rsbeq lr, r0, lr, ror #1 │ │ │ │ - rsbeq r8, r2, r2, lsl #12 │ │ │ │ - strhteq lr, [r0], #-2 │ │ │ │ - rsbeq sl, r0, r0, asr lr │ │ │ │ - rsbeq r8, r2, r4, asr r5 │ │ │ │ - rsbeq r8, r2, r0, ror r4 │ │ │ │ - rsbeq sp, r0, r0, lsr #30 │ │ │ │ - rsbeq r8, r2, r0, asr r4 │ │ │ │ - rsbeq sp, r0, r0, lsl #30 │ │ │ │ - rsbeq r8, r2, r2, lsr r4 │ │ │ │ - rsbeq sp, r0, r0, ror #29 │ │ │ │ - rsbeq r8, r2, ip, asr #7 │ │ │ │ - rsbeq sp, r0, ip, ror lr │ │ │ │ - mlseq r2, r6, r3, r8 │ │ │ │ - rsbeq sp, r0, r6, asr #28 │ │ │ │ - rsbeq r8, r2, r6, ror r3 │ │ │ │ - rsbeq sp, r0, r6, lsr #28 │ │ │ │ - rsbeq r8, r2, r6, lsr #6 │ │ │ │ - ldrdeq sp, [r0], #-214 @ 0xffffff2a @ │ │ │ │ + ldrdeq r8, [r2], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq lr, r0, sl, lsl #3 │ │ │ │ + rsbeq sl, r0, r8, lsl #30 │ │ │ │ + rsbeq r8, r2, r6, asr #12 │ │ │ │ + strdeq lr, [r0], #-6 @ │ │ │ │ + rsbeq r8, r2, sl, lsl #12 │ │ │ │ + strhteq lr, [r0], #-10 │ │ │ │ + rsbeq sl, r0, r8, asr lr │ │ │ │ + rsbeq r8, r2, ip, asr r5 │ │ │ │ + rsbeq r8, r2, r8, ror r4 │ │ │ │ + rsbeq sp, r0, r8, lsr #30 │ │ │ │ + rsbeq r8, r2, r8, asr r4 │ │ │ │ + rsbeq sp, r0, r8, lsl #30 │ │ │ │ + rsbeq r8, r2, sl, lsr r4 │ │ │ │ + rsbeq sp, r0, r8, ror #29 │ │ │ │ + ldrdeq r8, [r2], #-52 @ 0xffffffcc @ │ │ │ │ + rsbeq sp, r0, r4, lsl #29 │ │ │ │ + mlseq r2, lr, r3, r8 │ │ │ │ + rsbeq sp, r0, lr, asr #28 │ │ │ │ + rsbeq r8, r2, lr, ror r3 │ │ │ │ + rsbeq sp, r0, lr, lsr #28 │ │ │ │ + rsbeq r8, r2, lr, lsr #6 │ │ │ │ + ldrdeq sp, [r0], #-222 @ 0xffffff22 @ │ │ │ │ vrsubhn.i16 d4, , q8 │ │ │ │ strtmi pc, [r0], -r5, asr #18 │ │ │ │ ldc2l 3, cr15, [lr], #308 @ 0x134 │ │ │ │ vmov.f64 d9, #14 @ 0x40700000 3.750 │ │ │ │ @ instruction: 0xf893fb40 │ │ │ │ blcs 1bac7a4 │ │ │ │ subhi pc, sp, r2 │ │ │ │ @@ -472343,22 +472343,22 @@ │ │ │ │ blx ff99e11c │ │ │ │ stmdbls lr, {r0, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6374478 │ │ │ │ blls 59f6b0 │ │ │ │ ldmdblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrdeq r8, [r2], #-12 @ │ │ │ │ - rsbeq r8, r2, r4, lsr #1 │ │ │ │ - rsbeq r8, r2, ip, asr r0 │ │ │ │ - rsbeq sp, r0, ip, lsl #22 │ │ │ │ - rsbeq r8, r2, r4 │ │ │ │ - strhteq sp, [r0], #-164 @ 0xffffff5c │ │ │ │ - rsbeq r7, r2, r4, ror #31 │ │ │ │ - mlseq r0, r4, sl, sp │ │ │ │ + rsbeq r8, r2, r4, ror #1 │ │ │ │ + rsbeq r8, r2, ip, lsr #1 │ │ │ │ + rsbeq r8, r2, r4, rrx │ │ │ │ + rsbeq sp, r0, r4, lsl fp │ │ │ │ + rsbeq r8, r2, ip │ │ │ │ + strhteq sp, [r0], #-172 @ 0xffffff54 │ │ │ │ + rsbeq r7, r2, ip, ror #31 │ │ │ │ + mlseq r0, ip, sl, sp │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ blls 6f2174 │ │ │ │ stmdble r2, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf47f2b06 │ │ │ │ andcs sl, r0, #264 @ 0x108 │ │ │ │ stmdavs r0!, {r0, r5, r7, r8, fp, sp, lr}^ │ │ │ │ cdp2 3, 15, cr15, cr4, cr14, {5} │ │ │ │ @@ -472553,18 +472553,18 @@ │ │ │ │ blls 781260 │ │ │ │ @ instruction: 0xf0403301 │ │ │ │ @ instruction: 0xe19d81b1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ - rsbeq r7, r2, ip, lsr pc │ │ │ │ - rsbeq sp, r0, ip, ror #19 │ │ │ │ - rsbeq r7, r2, ip, lsl pc │ │ │ │ - rsbeq sp, r0, ip, asr #19 │ │ │ │ + rsbeq r7, r2, r4, asr #30 │ │ │ │ + strdeq sp, [r0], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r7, r2, r4, lsr #30 │ │ │ │ + ldrdeq sp, [r0], #-148 @ 0xffffff6c @ │ │ │ │ blcs 247848 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, sl, r0 │ │ │ │ ldmdavs fp!, {r3, r4, r8, r9, ip, pc}^ │ │ │ │ ldc 2, cr2, [pc] @ 1e0bc8 │ │ │ │ @ instruction: 0x46907bbb │ │ │ │ @ instruction: 0x63aef503 │ │ │ │ @@ -472944,15 +472944,15 @@ │ │ │ │ svclt 0x0000e6b5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - rsbeq r7, r2, lr, lsr #18 │ │ │ │ + rsbeq r7, r2, r6, lsr r9 │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ vstr d5, [sp, #208] @ 0xd0 │ │ │ │ @ instruction: 0xf3e04b32 │ │ │ │ vldr s30, [sp, #524] @ 0x20c │ │ │ │ @ instruction: 0x46054b32 │ │ │ │ blpl f1c854 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @@ -473242,22 +473242,22 @@ │ │ │ │ addmi r4, pc, r0 │ │ │ │ smlsdxle sl, r1, sp, r3 │ │ │ │ svccc 0x00e570a3 │ │ │ │ mvnpl r8, pc, lsl r5 │ │ │ │ svccc 0x00d51eb8 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrdeq r7, [r2], #-42 @ 0xffffffd6 @ │ │ │ │ - rsbeq ip, r0, sl, lsl #27 │ │ │ │ - rsbeq r7, r2, sl, ror r2 │ │ │ │ - rsbeq ip, r0, sl, lsr #26 │ │ │ │ - rsbeq r7, r2, sl, asr r2 │ │ │ │ - rsbeq ip, r0, sl, lsl #26 │ │ │ │ - rsbeq r7, r2, lr, lsl r2 │ │ │ │ - rsbeq ip, r0, lr, asr #25 │ │ │ │ + rsbeq r7, r2, r2, ror #5 │ │ │ │ + mlseq r0, r2, sp, ip │ │ │ │ + rsbeq r7, r2, r2, lsl #5 │ │ │ │ + rsbeq ip, r0, r2, lsr sp │ │ │ │ + rsbeq r7, r2, r2, ror #4 │ │ │ │ + rsbeq ip, r0, r2, lsl sp │ │ │ │ + rsbeq r7, r2, r6, lsr #4 │ │ │ │ + ldrdeq ip, [r0], #-198 @ 0xffffff3a @ │ │ │ │ blvc c1ccf4 │ │ │ │ blpl 21d16c │ │ │ │ blvs b9ccfc │ │ │ │ blpl 135cf78 │ │ │ │ blvs ff35d170 │ │ │ │ blx 61d268 │ │ │ │ smlawbhi r4, r0, r2, pc @ │ │ │ │ @@ -473505,28 +473505,28 @@ │ │ │ │ stmdbls lr, {r0, r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf6364478 │ │ │ │ blls 5a0484 │ │ │ │ stmdalt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - rsbeq r6, r2, r4, ror #31 │ │ │ │ - mlseq r0, r4, sl, ip │ │ │ │ - rsbeq r6, r2, r4, asr #31 │ │ │ │ - rsbeq ip, r0, r4, ror sl │ │ │ │ - rsbeq r6, r2, r4, asr #30 │ │ │ │ - strdeq ip, [r0], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r6, r2, r8, lsr #29 │ │ │ │ - rsbeq ip, r0, r8, asr r9 │ │ │ │ - rsbeq r6, r2, r6, asr lr │ │ │ │ - rsbeq ip, r0, r6, lsl #18 │ │ │ │ - rsbeq r6, r2, ip, lsl #28 │ │ │ │ - strhteq ip, [r0], #-140 @ 0xffffff74 │ │ │ │ - strhteq r6, [r2], #-216 @ 0xffffff28 │ │ │ │ - rsbeq ip, r0, r8, ror #16 │ │ │ │ + rsbeq r6, r2, ip, ror #31 │ │ │ │ + mlseq r0, ip, sl, ip │ │ │ │ + rsbeq r6, r2, ip, asr #31 │ │ │ │ + rsbeq ip, r0, ip, ror sl │ │ │ │ + rsbeq r6, r2, ip, asr #30 │ │ │ │ + strdeq ip, [r0], #-156 @ 0xffffff64 @ │ │ │ │ + strhteq r6, [r2], #-224 @ 0xffffff20 │ │ │ │ + rsbeq ip, r0, r0, ror #18 │ │ │ │ + rsbeq r6, r2, lr, asr lr │ │ │ │ + rsbeq ip, r0, lr, lsl #18 │ │ │ │ + rsbeq r6, r2, r4, lsl lr │ │ │ │ + rsbeq ip, r0, r4, asr #17 │ │ │ │ + rsbeq r6, r2, r0, asr #27 │ │ │ │ + rsbeq ip, r0, r0, ror r8 │ │ │ │ @ instruction: 0xf640900e │ │ │ │ ldmmi r3!, {r0, r1, r3, r5, r6, r7, r8, ip}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf996f636 │ │ │ │ stmdbls lr, {r0, r4, r5, r6, r7, fp, lr} │ │ │ │ @ instruction: 0xf6364478 │ │ │ │ blls 5a0420 │ │ │ │ @@ -473763,47 +473763,47 @@ │ │ │ │ @ instruction: 0x4638611d │ │ │ │ blx 109ebd4 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ andcs r8, r0, #53739520 @ 0x3340000 │ │ │ │ eorls r9, r8, #83968 @ 0x14800 │ │ │ │ ldmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ... │ │ │ │ - rsbeq r6, r2, r4, asr sp │ │ │ │ - rsbeq ip, r0, r4, lsl #16 │ │ │ │ - rsbeq r6, r2, lr, lsl #26 │ │ │ │ - strhteq ip, [r0], #-126 @ 0xffffff82 │ │ │ │ - ldrdeq r6, [r2], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq ip, r0, r6, lsl #15 │ │ │ │ - strhteq r6, [r2], #-198 @ 0xffffff3a │ │ │ │ - rsbeq ip, r0, r6, ror #14 │ │ │ │ - mlseq r2, r6, ip, r6 │ │ │ │ - rsbeq ip, r0, r6, asr #14 │ │ │ │ - rsbeq r6, r2, ip, asr ip │ │ │ │ - rsbeq ip, r0, ip, lsl #14 │ │ │ │ - rsbeq r6, r2, ip, lsr #25 │ │ │ │ - strdeq r6, [r2], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq ip, r0, r0, lsr #13 │ │ │ │ - strhteq r6, [r2], #-186 @ 0xffffff46 │ │ │ │ - rsbeq ip, r0, sl, ror #12 │ │ │ │ - mlseq r2, sl, fp, r6 │ │ │ │ - rsbeq ip, r0, sl, asr #12 │ │ │ │ - rsbeq r6, r2, sl, ror fp │ │ │ │ - rsbeq ip, r0, sl, lsr #12 │ │ │ │ - rsbeq r6, r2, sl, asr fp │ │ │ │ - rsbeq ip, r0, sl, lsl #12 │ │ │ │ - ldrdeq r6, [r2], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq ip, r0, lr, lsl #11 │ │ │ │ - rsbeq r6, r2, r2, asr #21 │ │ │ │ - rsbeq ip, r0, r2, ror r5 │ │ │ │ - rsbeq r6, r2, r8, lsr sl │ │ │ │ - rsbeq ip, r0, r8, ror #9 │ │ │ │ - rsbeq r6, r2, r0, lsl sl │ │ │ │ - rsbeq ip, r0, r0, asr #9 │ │ │ │ - rsbeq r6, r2, r4, asr #19 │ │ │ │ - rsbeq ip, r0, r4, ror r4 │ │ │ │ + rsbeq r6, r2, ip, asr sp │ │ │ │ + rsbeq ip, r0, ip, lsl #16 │ │ │ │ + rsbeq r6, r2, r6, lsl sp │ │ │ │ + rsbeq ip, r0, r6, asr #15 │ │ │ │ + ldrdeq r6, [r2], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq ip, r0, lr, lsl #15 │ │ │ │ + strhteq r6, [r2], #-206 @ 0xffffff32 │ │ │ │ + rsbeq ip, r0, lr, ror #14 │ │ │ │ + mlseq r2, lr, ip, r6 │ │ │ │ + rsbeq ip, r0, lr, asr #14 │ │ │ │ + rsbeq r6, r2, r4, ror #24 │ │ │ │ + rsbeq ip, r0, r4, lsl r7 │ │ │ │ + strhteq r6, [r2], #-196 @ 0xffffff3c │ │ │ │ + strdeq r6, [r2], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq ip, r0, r8, lsr #13 │ │ │ │ + rsbeq r6, r2, r2, asr #23 │ │ │ │ + rsbeq ip, r0, r2, ror r6 │ │ │ │ + rsbeq r6, r2, r2, lsr #23 │ │ │ │ + rsbeq ip, r0, r2, asr r6 │ │ │ │ + rsbeq r6, r2, r2, lsl #23 │ │ │ │ + rsbeq ip, r0, r2, lsr r6 │ │ │ │ + rsbeq r6, r2, r2, ror #22 │ │ │ │ + rsbeq ip, r0, r2, lsl r6 │ │ │ │ + rsbeq r6, r2, r6, ror #21 │ │ │ │ + mlseq r0, r6, r5, ip │ │ │ │ + rsbeq r6, r2, sl, asr #21 │ │ │ │ + rsbeq ip, r0, sl, ror r5 │ │ │ │ + rsbeq r6, r2, r0, asr #20 │ │ │ │ + strdeq ip, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r6, r2, r8, lsl sl │ │ │ │ + rsbeq ip, r0, r8, asr #9 │ │ │ │ + rsbeq r6, r2, ip, asr #19 │ │ │ │ + rsbeq ip, r0, ip, ror r4 │ │ │ │ ldclvc 6, cr15, [sp], #316 @ 0x13c │ │ │ │ ldclvc 6, cr15, [pc], #780 @ 1e222c │ │ │ │ @ instruction: 0xf04f961d │ │ │ │ strtmi r0, [lr], -r0, lsl #16 │ │ │ │ ldrls r4, [r4], #-1637 @ 0xfffff99b │ │ │ │ strmi r9, [r0, #286] @ 0x11e │ │ │ │ smlabbhi r2, r0, r2, pc @ │ │ │ │ @@ -474339,29 +474339,29 @@ │ │ │ │ blx 1220052 │ │ │ │ stmdbls lr, {r0, r1, r4, fp, lr} │ │ │ │ @ instruction: 0xf6354478 │ │ │ │ blls 5a1774 │ │ │ │ ldmiblt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ - rsbeq r6, r2, lr, lsl #4 │ │ │ │ - strhteq r6, [r2], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq fp, r0, r8, ror #24 │ │ │ │ - rsbeq r6, r2, sl, ror r1 │ │ │ │ - rsbeq fp, r0, r8, lsr #24 │ │ │ │ - rsbeq r6, r2, ip, asr r1 │ │ │ │ - rsbeq fp, r0, ip, lsl #24 │ │ │ │ - rsbeq r6, r2, r8, lsl #2 │ │ │ │ - rsbeq r6, r2, sl, lsr r1 │ │ │ │ - rsbeq r6, r2, r8, ror #1 │ │ │ │ - mlseq r0, r8, fp, fp │ │ │ │ - rsbeq r6, r2, r8, asr #1 │ │ │ │ - rsbeq fp, r0, r8, ror fp │ │ │ │ - rsbeq r6, r2, r8, lsr #1 │ │ │ │ - rsbeq fp, r0, r8, asr fp │ │ │ │ + rsbeq r6, r2, r6, lsl r2 │ │ │ │ + rsbeq r6, r2, r2, asr #3 │ │ │ │ + rsbeq fp, r0, r0, ror ip │ │ │ │ + rsbeq r6, r2, r2, lsl #3 │ │ │ │ + rsbeq fp, r0, r0, lsr ip │ │ │ │ + rsbeq r6, r2, r4, ror #2 │ │ │ │ + rsbeq fp, r0, r4, lsl ip │ │ │ │ + rsbeq r6, r2, r0, lsl r1 │ │ │ │ + rsbeq r6, r2, r2, asr #2 │ │ │ │ + strdeq r6, [r2], #-0 @ │ │ │ │ + rsbeq fp, r0, r0, lsr #23 │ │ │ │ + ldrdeq r6, [r2], #-0 @ │ │ │ │ + rsbeq fp, r0, r0, lsl #23 │ │ │ │ + strhteq r6, [r2], #-0 │ │ │ │ + rsbeq fp, r0, r0, ror #22 │ │ │ │ @ instruction: 0xf06f9a4a │ │ │ │ ldc 3, cr4, [pc] @ 1e27d8 │ │ │ │ @ instruction: 0x21017b97 │ │ │ │ @ instruction: 0x462e923a │ │ │ │ eorsls r9, ip, #352256 @ 0x56000 │ │ │ │ blhi 13de2a8 │ │ │ │ ldmib sp, {r4, r6, r9, fp, ip, pc}^ │ │ │ │ @@ -474937,50 +474937,50 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff52f634 │ │ │ │ mcrlt 7, 4, pc, cr13, cr14, {7} @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - rsbeq r5, r2, sl, asr #20 │ │ │ │ - strdeq fp, [r0], #-74 @ 0xffffffb6 @ │ │ │ │ - rsbeq r5, r2, r8, lsl sl │ │ │ │ - rsbeq fp, r0, r8, asr #9 │ │ │ │ - strdeq r5, [r2], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq fp, r0, r8, lsr #9 │ │ │ │ - strhteq r5, [r2], #-156 @ 0xffffff64 │ │ │ │ - rsbeq fp, r0, ip, ror #8 │ │ │ │ - strdeq r5, [r2], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq r5, r2, r4, ror r9 │ │ │ │ - rsbeq fp, r0, r4, lsr #8 │ │ │ │ - mlseq r0, lr, lr, r6 │ │ │ │ - rsbeq r5, r2, r4, lsr r9 │ │ │ │ - rsbeq fp, r0, r4, ror #7 │ │ │ │ - rsbeq r5, r2, r6, lsl r9 │ │ │ │ - rsbeq fp, r0, r6, asr #7 │ │ │ │ - strdeq r5, [r2], #-134 @ 0xffffff7a @ │ │ │ │ - rsbeq fp, r0, r6, lsr #7 │ │ │ │ - rsbeq r6, r0, r8, lsl #28 │ │ │ │ - rsbeq r5, r2, r6, asr #17 │ │ │ │ - rsbeq fp, r0, r6, ror r3 │ │ │ │ - rsbeq sp, r1, lr, asr #30 │ │ │ │ - rsbeq r5, r2, ip, asr r8 │ │ │ │ - rsbeq fp, r0, ip, lsl #6 │ │ │ │ - rsbeq r5, r2, lr, lsl #16 │ │ │ │ - strhteq fp, [r0], #-46 @ 0xffffffd2 │ │ │ │ - rsbeq ip, r1, r4, asr #3 │ │ │ │ - ldrdeq r5, [r2], #-126 @ 0xffffff82 @ │ │ │ │ - rsbeq fp, r0, lr, lsl #5 │ │ │ │ - strhteq r8, [r0], #-10 │ │ │ │ - rsbeq r5, r2, ip, lsr #15 │ │ │ │ - rsbeq fp, r0, ip, asr r2 │ │ │ │ - rsbeq r5, r2, r2, lsl #15 │ │ │ │ - rsbeq fp, r0, r2, lsr r2 │ │ │ │ - rsbeq r5, r2, r6, asr r7 │ │ │ │ - rsbeq fp, r0, r6, lsl #4 │ │ │ │ + rsbeq r5, r2, r2, asr sl │ │ │ │ + rsbeq fp, r0, r2, lsl #10 │ │ │ │ + rsbeq r5, r2, r0, lsr #20 │ │ │ │ + ldrdeq fp, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r5, r2, r0, lsl #20 │ │ │ │ + strhteq fp, [r0], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq r5, r2, r4, asr #19 │ │ │ │ + rsbeq fp, r0, r4, ror r4 │ │ │ │ + rsbeq r5, r2, r2, lsl #20 │ │ │ │ + rsbeq r5, r2, ip, ror r9 │ │ │ │ + rsbeq fp, r0, ip, lsr #8 │ │ │ │ + rsbeq r6, r0, r6, lsr #29 │ │ │ │ + rsbeq r5, r2, ip, lsr r9 │ │ │ │ + rsbeq fp, r0, ip, ror #7 │ │ │ │ + rsbeq r5, r2, lr, lsl r9 │ │ │ │ + rsbeq fp, r0, lr, asr #7 │ │ │ │ + strdeq r5, [r2], #-142 @ 0xffffff72 @ │ │ │ │ + rsbeq fp, r0, lr, lsr #7 │ │ │ │ + rsbeq r6, r0, r0, lsl lr │ │ │ │ + rsbeq r5, r2, lr, asr #17 │ │ │ │ + rsbeq fp, r0, lr, ror r3 │ │ │ │ + rsbeq sp, r1, r6, asr pc │ │ │ │ + rsbeq r5, r2, r4, ror #16 │ │ │ │ + rsbeq fp, r0, r4, lsl r3 │ │ │ │ + rsbeq r5, r2, r6, lsl r8 │ │ │ │ + rsbeq fp, r0, r6, asr #5 │ │ │ │ + rsbeq ip, r1, ip, asr #3 │ │ │ │ + rsbeq r5, r2, r6, ror #15 │ │ │ │ + mlseq r0, r6, r2, fp │ │ │ │ + rsbeq r8, r0, r2, asr #1 │ │ │ │ + strhteq r5, [r2], #-116 @ 0xffffff8c │ │ │ │ + rsbeq fp, r0, r4, ror #4 │ │ │ │ + rsbeq r5, r2, sl, lsl #15 │ │ │ │ + rsbeq fp, r0, sl, lsr r2 │ │ │ │ + rsbeq r5, r2, lr, asr r7 │ │ │ │ + rsbeq fp, r0, lr, lsl #4 │ │ │ │ tstcs r2, r2, lsl #12 │ │ │ │ vmax.u16 d20, d0, d16 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604d010 │ │ │ │ strbeq pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ teqppl sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -475252,59 +475252,59 @@ │ │ │ │ bvc ffa35478 │ │ │ │ svccc 0x00efae14 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ ... │ │ │ │ addgt r5, pc, #10496 @ 0x2900 │ │ │ │ svccc 0x00f028f5 │ │ │ │ - rsbeq r5, r2, r8, lsl #13 │ │ │ │ - rsbeq fp, r0, r6, lsr r1 │ │ │ │ - rsbeq ip, r5, lr, asr #28 │ │ │ │ - rsbeq lr, r1, r0, lsr r4 │ │ │ │ - rsbeq r3, r0, r6, lsr r1 │ │ │ │ - rsbeq fp, r0, ip, ror r2 │ │ │ │ - rsbeq sp, r1, ip, lsl ip │ │ │ │ - strhteq lr, [r1], #-210 @ 0xffffff2e │ │ │ │ - rsbeq lr, r1, r8, lsr #27 │ │ │ │ - rsbeq r5, r2, r8, lsr r5 │ │ │ │ - rsbeq sl, r0, r8, ror #31 │ │ │ │ - rsbeq r5, r2, ip, lsr #10 │ │ │ │ - rsbeq r5, r2, sl, asr #9 │ │ │ │ - rsbeq sl, r0, sl, ror pc │ │ │ │ - strhteq r5, [r2], #-66 @ 0xffffffbe │ │ │ │ - rsbeq sl, r0, r2, ror #30 │ │ │ │ - mlseq r2, r4, r4, r5 │ │ │ │ - rsbeq sl, r0, r4, asr #30 │ │ │ │ - ldrdeq r5, [r2], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq sl, r0, sl, lsl #29 │ │ │ │ - strhteq r5, [r2], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq sl, r0, sl, ror #28 │ │ │ │ - rsbeq r5, r2, sl, lsl #7 │ │ │ │ - rsbeq sl, r0, sl, lsr lr │ │ │ │ - rsbeq r5, r2, lr, ror #6 │ │ │ │ - rsbeq sl, r0, lr, lsl lr │ │ │ │ - rsbeq r5, r2, r8, lsl r3 │ │ │ │ - rsbeq sl, r0, r8, asr #27 │ │ │ │ - rsbeq r5, r2, r6, lsl #6 │ │ │ │ - rsbeq r5, r2, r6, asr #5 │ │ │ │ - rsbeq sl, r0, r6, ror sp │ │ │ │ - mlseq r2, r8, r2, r5 │ │ │ │ - rsbeq sl, r0, r8, asr #26 │ │ │ │ - rsbeq r5, r2, sl, ror r2 │ │ │ │ - rsbeq sl, r0, sl, lsr #26 │ │ │ │ + mlseq r2, r0, r6, r5 │ │ │ │ + rsbeq fp, r0, lr, lsr r1 │ │ │ │ + rsbeq ip, r5, r6, asr lr │ │ │ │ + rsbeq lr, r1, r8, lsr r4 │ │ │ │ + rsbeq r3, r0, lr, lsr r1 │ │ │ │ + rsbeq fp, r0, r4, lsl #5 │ │ │ │ + rsbeq sp, r1, r4, lsr #24 │ │ │ │ + strhteq lr, [r1], #-218 @ 0xffffff26 │ │ │ │ + strhteq lr, [r1], #-208 @ 0xffffff30 │ │ │ │ + rsbeq r5, r2, r0, asr #10 │ │ │ │ + strdeq sl, [r0], #-240 @ 0xffffff10 @ │ │ │ │ + rsbeq r5, r2, r4, lsr r5 │ │ │ │ + ldrdeq r5, [r2], #-66 @ 0xffffffbe @ │ │ │ │ + rsbeq sl, r0, r2, lsl #31 │ │ │ │ + strhteq r5, [r2], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq sl, r0, sl, ror #30 │ │ │ │ + mlseq r2, ip, r4, r5 │ │ │ │ + rsbeq sl, r0, ip, asr #30 │ │ │ │ + rsbeq r5, r2, r2, ror #7 │ │ │ │ + mlseq r0, r2, lr, sl │ │ │ │ + rsbeq r5, r2, r4, asr #7 │ │ │ │ + rsbeq sl, r0, r2, ror lr │ │ │ │ + mlseq r2, r2, r3, r5 │ │ │ │ + rsbeq sl, r0, r2, asr #28 │ │ │ │ + rsbeq r5, r2, r6, ror r3 │ │ │ │ + rsbeq sl, r0, r6, lsr #28 │ │ │ │ + rsbeq r5, r2, r0, lsr #6 │ │ │ │ + ldrdeq sl, [r0], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r5, r2, lr, lsl #6 │ │ │ │ + rsbeq r5, r2, lr, asr #5 │ │ │ │ + rsbeq sl, r0, lr, ror sp │ │ │ │ + rsbeq r5, r2, r0, lsr #5 │ │ │ │ + rsbeq sl, r0, r0, asr sp │ │ │ │ + rsbeq r5, r2, r2, lsl #5 │ │ │ │ + rsbeq sl, r0, r2, lsr sp │ │ │ │ stmdami r7, {r2, r9, sl, lr} │ │ │ │ cmpppl pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff2a0f4a │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf6344478 │ │ │ │ @ instruction: 0xf7fefc7d │ │ │ │ svclt 0x0000bbb8 │ │ │ │ - rsbeq r5, r2, ip, lsr #3 │ │ │ │ - rsbeq sl, r0, ip, asr ip │ │ │ │ + strhteq r5, [r2], #-20 @ 0xffffffec │ │ │ │ + rsbeq sl, r0, r4, ror #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3a898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r4, lsr #10 │ │ │ │ strcc pc, [r0, #-2271]! @ 0xfffff721 │ │ │ │ ldrbtmi r2, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @@ -475631,88 +475631,88 @@ │ │ │ │ svccc 0x00e99999 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq fp, fp, r2, asr r3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r2, r4, ror r1 │ │ │ │ + rsbeq r5, r2, ip, ror r1 │ │ │ │ @ instruction: 0xffffc421 │ │ │ │ - ldrdeq r5, [r2], #-22 @ 0xffffffea @ │ │ │ │ - rsbeq r5, r2, sl, lsl r2 │ │ │ │ + ldrdeq r5, [r2], #-30 @ 0xffffffe2 @ │ │ │ │ + rsbeq r5, r2, r2, lsr #4 │ │ │ │ @ instruction: 0x000008b1 │ │ │ │ - rsbeq r5, r2, r0, ror #1 │ │ │ │ - rsbeq sl, r0, lr, lsl #23 │ │ │ │ + rsbeq r5, r2, r8, ror #1 │ │ │ │ + mlseq r0, r6, fp, sl │ │ │ │ rsbeq fp, fp, r4, lsr #5 │ │ │ │ - rsbeq r5, r2, r4, lsr #1 │ │ │ │ - rsbeq sl, r0, r2, asr fp │ │ │ │ + rsbeq r5, r2, ip, lsr #1 │ │ │ │ + rsbeq sl, r0, sl, asr fp │ │ │ │ @ instruction: 0xffffbdcf │ │ │ │ @ instruction: 0xffffbd27 │ │ │ │ - rsbeq r5, r2, lr, asr r0 │ │ │ │ - rsbeq sl, r0, ip, lsl #22 │ │ │ │ - rsbeq r5, r2, r0, asr #32 │ │ │ │ - rsbeq sl, r0, lr, ror #21 │ │ │ │ + rsbeq r5, r2, r6, rrx │ │ │ │ + rsbeq sl, r0, r4, lsl fp │ │ │ │ + rsbeq r5, r2, r8, asr #32 │ │ │ │ + strdeq sl, [r0], #-166 @ 0xffffff5a @ │ │ │ │ @ instruction: 0xffffbc7f │ │ │ │ @ instruction: 0xffffbc27 │ │ │ │ - strdeq r4, [r2], #-252 @ 0xffffff04 @ │ │ │ │ - rsbeq sl, r0, ip, lsr #21 │ │ │ │ - rsbeq r4, r2, r2, ror #31 │ │ │ │ - mlseq r0, r2, sl, sl │ │ │ │ + rsbeq r5, r2, r4 │ │ │ │ + strhteq sl, [r0], #-164 @ 0xffffff5c │ │ │ │ + rsbeq r4, r2, sl, ror #31 │ │ │ │ + mlseq r0, sl, sl, sl │ │ │ │ @ instruction: 0xffffbbb5 │ │ │ │ - strhteq r4, [r2], #-246 @ 0xffffff0a │ │ │ │ - rsbeq sl, r0, r6, ror #20 │ │ │ │ + strhteq r4, [r2], #-254 @ 0xffffff02 │ │ │ │ + rsbeq sl, r0, lr, ror #20 │ │ │ │ @ instruction: 0xffffb97f │ │ │ │ - rsbeq r5, r2, r4, ror #1 │ │ │ │ - rsbeq r5, r2, r8, lsr #1 │ │ │ │ - strhteq r2, [r2], #-2 │ │ │ │ + rsbeq r5, r2, ip, ror #1 │ │ │ │ + strhteq r5, [r2], #-0 │ │ │ │ + strhteq r2, [r2], #-10 │ │ │ │ + strdeq r5, [r2], #-2 @ │ │ │ │ + rsbeq r4, r2, sl, asr #30 │ │ │ │ + strdeq sl, [r0], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r4, r2, ip, lsr #30 │ │ │ │ + ldrdeq sl, [r0], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r2, r2, r2, lsr #1 │ │ │ │ + strhteq r5, [r2], #-0 │ │ │ │ + rsbeq r4, r2, r6, ror #29 │ │ │ │ + mlseq r0, r6, r9, sl │ │ │ │ + rsbeq r4, r2, ip, asr #29 │ │ │ │ + rsbeq sl, r0, ip, ror r9 │ │ │ │ + strhteq r5, [r2], #-6 │ │ │ │ + rsbeq r5, r2, r8, ror r0 │ │ │ │ + rsbeq r4, r2, r8, lsl #29 │ │ │ │ + rsbeq sl, r0, r8, lsr r9 │ │ │ │ + mlseq r2, r6, r0, r5 │ │ │ │ rsbeq r5, r2, sl, ror #1 │ │ │ │ - rsbeq r4, r2, r2, asr #30 │ │ │ │ - strdeq sl, [r0], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r4, r2, r4, lsr #30 │ │ │ │ - ldrdeq sl, [r0], #-146 @ 0xffffff6e @ │ │ │ │ - mlseq r2, sl, r0, r2 │ │ │ │ - rsbeq r5, r2, r8, lsr #1 │ │ │ │ - ldrdeq r4, [r2], #-238 @ 0xffffff12 @ │ │ │ │ - rsbeq sl, r0, lr, lsl #19 │ │ │ │ - rsbeq r4, r2, r4, asr #29 │ │ │ │ - rsbeq sl, r0, r4, ror r9 │ │ │ │ - rsbeq r5, r2, lr, lsr #1 │ │ │ │ - rsbeq r5, r2, r0, ror r0 │ │ │ │ - rsbeq r4, r2, r0, lsl #29 │ │ │ │ - rsbeq sl, r0, r0, lsr r9 │ │ │ │ - rsbeq r5, r2, lr, lsl #1 │ │ │ │ - rsbeq r5, r2, r2, ror #1 │ │ │ │ - rsbeq r4, r2, ip, lsr lr │ │ │ │ - rsbeq sl, r0, ip, ror #17 │ │ │ │ - rsbeq r2, r2, sl, asr #32 │ │ │ │ - strhteq r5, [r2], #-12 │ │ │ │ - strdeq r4, [r2], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq sl, r0, r4, lsr #17 │ │ │ │ - mlseq r2, r6, r0, r2 │ │ │ │ - mlseq r2, r8, r0, r5 │ │ │ │ - strhteq r4, [r2], #-208 @ 0xffffff30 │ │ │ │ - rsbeq sl, r0, r0, ror #16 │ │ │ │ - strdeq r2, [r2], #-6 @ │ │ │ │ - rsbeq r5, r2, ip, ror r0 │ │ │ │ - rsbeq r4, r2, ip, ror #26 │ │ │ │ - rsbeq sl, r0, ip, lsl r8 │ │ │ │ - rsbeq r4, r2, lr, asr #26 │ │ │ │ - rsbeq r4, r2, r0, lsr #29 │ │ │ │ - strdeq r2, [r2], #-6 @ │ │ │ │ - rsbeq r5, r2, r0, asr #32 │ │ │ │ - rsbeq r4, r2, ip, lsl #26 │ │ │ │ - strhteq sl, [r0], #-124 @ 0xffffff84 │ │ │ │ - rsbeq r5, r2, r2, lsr r0 │ │ │ │ - rsbeq r5, r2, r0, ror r0 │ │ │ │ - rsbeq r4, r2, r8, asr #25 │ │ │ │ - rsbeq sl, r0, r8, ror r7 │ │ │ │ - rsbeq r2, r2, r4, ror #1 │ │ │ │ - rsbeq r5, r2, sl, asr r0 │ │ │ │ - rsbeq r4, r2, ip, lsl #25 │ │ │ │ - rsbeq sl, r0, ip, lsr r7 │ │ │ │ + rsbeq r4, r2, r4, asr #28 │ │ │ │ + strdeq sl, [r0], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r2, r2, r2, asr r0 │ │ │ │ + rsbeq r5, r2, r4, asr #1 │ │ │ │ + strdeq r4, [r2], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq sl, r0, ip, lsr #17 │ │ │ │ + mlseq r2, lr, r0, r2 │ │ │ │ + rsbeq r5, r2, r0, lsr #1 │ │ │ │ + strhteq r4, [r2], #-216 @ 0xffffff28 │ │ │ │ + rsbeq sl, r0, r8, ror #16 │ │ │ │ + strdeq r2, [r2], #-14 @ │ │ │ │ + rsbeq r5, r2, r4, lsl #1 │ │ │ │ + rsbeq r4, r2, r4, ror sp │ │ │ │ + rsbeq sl, r0, r4, lsr #16 │ │ │ │ + rsbeq r4, r2, r6, asr sp │ │ │ │ + rsbeq r4, r2, r8, lsr #29 │ │ │ │ + strdeq r2, [r2], #-14 @ │ │ │ │ + rsbeq r5, r2, r8, asr #32 │ │ │ │ + rsbeq r4, r2, r4, lsl sp │ │ │ │ + rsbeq sl, r0, r4, asr #15 │ │ │ │ + rsbeq r5, r2, sl, lsr r0 │ │ │ │ + rsbeq r5, r2, r8, ror r0 │ │ │ │ + ldrdeq r4, [r2], #-192 @ 0xffffff40 @ │ │ │ │ + rsbeq sl, r0, r0, lsl #15 │ │ │ │ + rsbeq r2, r2, ip, ror #1 │ │ │ │ + rsbeq r5, r2, r2, rrx │ │ │ │ + mlseq r2, r4, ip, r4 │ │ │ │ + rsbeq sl, r0, r4, asr #14 │ │ │ │ tstcs r1, r0, lsl #12 │ │ │ │ @ instruction: 0xf1054a92 │ │ │ │ stmib sp, {r2, r3, r4, r6, r8, r9}^ │ │ │ │ ldrtmi r1, [r8], -r0, lsl #12 │ │ │ │ ldrbtmi r4, [sl], #-2448 @ 0xfffff670 │ │ │ │ strvs lr, [r2], -sp, asr #19 │ │ │ │ vqshl.u8 q10, , q7 │ │ │ │ @@ -475852,52 +475852,52 @@ │ │ │ │ ldr pc, [r3], #-2091 @ 0xfffff7d5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - rsbeq r4, r2, sl, ror #29 │ │ │ │ - rsbeq r4, r2, r4, lsr #30 │ │ │ │ - strdeq r4, [r2], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq sl, r0, lr, lsr #11 │ │ │ │ - rsbeq r4, r2, sl, lsl #30 │ │ │ │ - rsbeq r4, r2, r4, asr #30 │ │ │ │ - rsbeq r4, r2, r4, asr #21 │ │ │ │ - rsbeq sl, r0, r4, ror r5 │ │ │ │ - rsbeq r4, r2, r2, lsr pc │ │ │ │ - rsbeq r4, r2, r4, lsl #31 │ │ │ │ - rsbeq r4, r2, r0, lsl #21 │ │ │ │ - rsbeq sl, r0, r0, lsr r5 │ │ │ │ - rsbeq r4, r2, sl, ror #30 │ │ │ │ - strhteq r4, [r2], #-248 @ 0xffffff08 │ │ │ │ - rsbeq r4, r2, ip, lsr sl │ │ │ │ - rsbeq sl, r0, ip, ror #9 │ │ │ │ - mlseq r2, r8, pc, r4 @ │ │ │ │ - rsbeq r4, r2, sl, asr #31 │ │ │ │ - rsbeq r4, r2, r2, lsl #20 │ │ │ │ - strhteq sl, [r0], #-66 @ 0xffffffbe │ │ │ │ - strhteq r4, [r2], #-248 @ 0xffffff08 │ │ │ │ - strdeq r4, [r2], #-242 @ 0xffffff0e @ │ │ │ │ - rsbeq r4, r2, r8, asr #19 │ │ │ │ - rsbeq sl, r0, r8, ror r4 │ │ │ │ - rsbeq r4, r2, r0, ror #31 │ │ │ │ - rsbeq r5, r2, r6, lsl r0 │ │ │ │ - rsbeq r4, r2, lr, lsl #19 │ │ │ │ - rsbeq sl, r0, lr, lsr r4 │ │ │ │ - mlseq r2, r6, r0, r5 │ │ │ │ - rsbeq r5, r2, r0, ror r0 │ │ │ │ - strdeq r4, [r2], #-248 @ 0xffffff08 @ │ │ │ │ - rsbeq r4, r2, ip, asr #18 │ │ │ │ - strdeq sl, [r0], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r5, r2, lr, ror #1 │ │ │ │ - rsbeq r5, r2, ip, asr #32 │ │ │ │ - strhteq r5, [r2], #-14 │ │ │ │ - rsbeq r4, r2, r8, lsl #18 │ │ │ │ - strhteq sl, [r0], #-56 @ 0xffffffc8 │ │ │ │ + strdeq r4, [r2], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r4, r2, ip, lsr #30 │ │ │ │ + rsbeq r4, r2, r6, lsl #22 │ │ │ │ + strhteq sl, [r0], #-86 @ 0xffffffaa │ │ │ │ + rsbeq r4, r2, r2, lsl pc │ │ │ │ + rsbeq r4, r2, ip, asr #30 │ │ │ │ + rsbeq r4, r2, ip, asr #21 │ │ │ │ + rsbeq sl, r0, ip, ror r5 │ │ │ │ + rsbeq r4, r2, sl, lsr pc │ │ │ │ + rsbeq r4, r2, ip, lsl #31 │ │ │ │ + rsbeq r4, r2, r8, lsl #21 │ │ │ │ + rsbeq sl, r0, r8, lsr r5 │ │ │ │ + rsbeq r4, r2, r2, ror pc │ │ │ │ + rsbeq r4, r2, r0, asr #31 │ │ │ │ + rsbeq r4, r2, r4, asr #20 │ │ │ │ + strdeq sl, [r0], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq r4, r2, r0, lsr #31 │ │ │ │ + ldrdeq r4, [r2], #-242 @ 0xffffff0e @ │ │ │ │ + rsbeq r4, r2, sl, lsl #20 │ │ │ │ + strhteq sl, [r0], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq r4, r2, r0, asr #31 │ │ │ │ + strdeq r4, [r2], #-250 @ 0xffffff06 @ │ │ │ │ + ldrdeq r4, [r2], #-144 @ 0xffffff70 @ │ │ │ │ + rsbeq sl, r0, r0, lsl #9 │ │ │ │ + rsbeq r4, r2, r8, ror #31 │ │ │ │ + rsbeq r5, r2, lr, lsl r0 │ │ │ │ + mlseq r2, r6, r9, r4 │ │ │ │ + rsbeq sl, r0, r6, asr #8 │ │ │ │ + mlseq r2, lr, r0, r5 │ │ │ │ + rsbeq r5, r2, r8, ror r0 │ │ │ │ + rsbeq r5, r2, r0 │ │ │ │ + rsbeq r4, r2, r4, asr r9 │ │ │ │ + rsbeq sl, r0, r4, lsl #8 │ │ │ │ + strdeq r5, [r2], #-6 @ │ │ │ │ + rsbeq r5, r2, r4, asr r0 │ │ │ │ + rsbeq r5, r2, r6, asr #1 │ │ │ │ + rsbeq r4, r2, r0, lsl r9 │ │ │ │ + rsbeq sl, r0, r0, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed3b1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx 1621fee │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -475907,16 +475907,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 7, pc, cr8, cr3, {1} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6334478 │ │ │ │ blls 263ee4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r4, r2, r8, lsl r8 │ │ │ │ - rsbeq sl, r0, r8, asr #5 │ │ │ │ + rsbeq r4, r2, r0, lsr #16 │ │ │ │ + ldrdeq sl, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed3b234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ vmax.s8 d20, d6, d8 │ │ │ │ stcne 12, cr15, [r1, #-188] @ 0xffffff44 │ │ │ │ @@ -475929,16 +475929,16 @@ │ │ │ │ stmdami r6, {r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbtmi r2, [r8], #-509 @ 0xfffffe03 │ │ │ │ @ instruction: 0xf633300c │ │ │ │ stmdami r4, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff84f633 │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - rsbeq r4, r2, r2, lsl #31 │ │ │ │ - rsbeq sl, r0, sl, ror #4 │ │ │ │ + rsbeq r4, r2, sl, lsl #31 │ │ │ │ + rsbeq sl, r0, r2, ror r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3b288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ stc2 2, cr15, [r4], {70} @ 0x46 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @@ -475963,18 +475963,18 @@ │ │ │ │ stmdami r8, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbtmi r2, [r8], #-482 @ 0xfffffe1e │ │ │ │ @ instruction: 0xf633300c │ │ │ │ stmdami r6, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff40f633 │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ - rsbeq r4, r2, r6, lsr pc │ │ │ │ - rsbeq sl, r0, lr, lsl r2 │ │ │ │ - strdeq r4, [r2], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq sl, r0, r2, ror #3 │ │ │ │ + rsbeq r4, r2, lr, lsr pc │ │ │ │ + rsbeq sl, r0, r6, lsr #4 │ │ │ │ + rsbeq r4, r2, r2, lsl #30 │ │ │ │ + rsbeq sl, r0, sl, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3b318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7680a0 │ │ │ │ blmi 790338 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -475995,15 +475995,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ bl fe621a2c │ │ │ │ ldrdeq sl, [fp], #-134 @ 0xffffff7a @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r4, r2, r0, asr #29 │ │ │ │ + rsbeq r4, r2, r8, asr #29 │ │ │ │ mlseq fp, lr, r8, sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed46db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 1e429c │ │ │ │ vmov.u16 r8, d16[2] │ │ │ │ @@ -476428,15 +476428,15 @@ │ │ │ │ strmi r4, [fp], #-1034 @ 0xfffffbf6 │ │ │ │ bleq 21fe7c │ │ │ │ andeq lr, r0, #348160 @ 0x55000 │ │ │ │ blne 21fe88 │ │ │ │ movweq lr, #39496 @ 0x9a48 │ │ │ │ @ instruction: 0x4617469a │ │ │ │ blcs 2188f4 │ │ │ │ - blge 858ba8 │ │ │ │ + blge 858ba8 │ │ │ │ svclt 0x00182d00 │ │ │ │ movwls r2, #6144 @ 0x1800 │ │ │ │ movwls sl, #2846 @ 0xb1e │ │ │ │ stccs 1, cr13, [r0, #-376] @ 0xfffffe88 │ │ │ │ stmdbls r5, {r2, r4, r6, ip, lr, pc} │ │ │ │ ldrtmi r2, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4658 │ │ │ │ @@ -476449,15 +476449,15 @@ │ │ │ │ vmov.f64 d7, #70 @ 0x3e300000 0.1718750 │ │ │ │ vsqrt.f64 d24, d7 │ │ │ │ ldrle pc, [fp, #-2576]! @ 0xfffff5f0 │ │ │ │ vmov.32 r9, d0[1] │ │ │ │ @ instruction: 0xf8dd8b47 │ │ │ │ ssatmi r8, #10, r8 │ │ │ │ strls r9, [r8], #-778 @ 0xfffffcf6 │ │ │ │ - blge 85e768 │ │ │ │ + blge 85e768 │ │ │ │ movwls r9, #6405 @ 0x1905 │ │ │ │ blge 976208 │ │ │ │ ldrmi r9, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ @ instruction: 0xf8d6fc6b │ │ │ │ blls 8acd68 │ │ │ │ blvc 99ff30 │ │ │ │ @@ -476632,22 +476632,22 @@ │ │ │ │ svclt 0x0000e4bf │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ rsbeq sl, fp, r8, lsr r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq sl, fp, r6, lsl r5 │ │ │ │ - rsbeq r4, r2, r4, ror #17 │ │ │ │ - rsbeq r4, r2, lr, lsr r6 │ │ │ │ - rsbeq pc, r1, ip, lsr #19 │ │ │ │ - strhteq r4, [r2], #-82 @ 0xffffffae │ │ │ │ - strhteq r4, [r2], #-74 @ 0xffffffb6 │ │ │ │ - rsbeq r9, r0, r2, lsr #15 │ │ │ │ - mlseq r2, ip, r4, r4 │ │ │ │ - rsbeq r9, r0, r4, lsl #15 │ │ │ │ + rsbeq r4, r2, ip, ror #17 │ │ │ │ + rsbeq r4, r2, r6, asr #12 │ │ │ │ + strhteq pc, [r1], #-148 @ 0xffffff6c @ │ │ │ │ + strhteq r4, [r2], #-90 @ 0xffffffa6 │ │ │ │ + rsbeq r4, r2, r2, asr #9 │ │ │ │ + rsbeq r9, r0, sl, lsr #15 │ │ │ │ + rsbeq r4, r2, r4, lsr #9 │ │ │ │ + rsbeq r9, r0, ip, lsl #15 │ │ │ │ blls 7cb3bc │ │ │ │ biceq lr, r2, #3072 @ 0xc00 │ │ │ │ bleq 2201f0 │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ @ instruction: 0x63b2f503 │ │ │ │ blvc 29fffc >::_M_default_append(unsigned int)@@Base+0x1a6f8> │ │ │ │ bleq 3e0474 │ │ │ │ @@ -476665,15 +476665,15 @@ │ │ │ │ ldrbt r9, [ip], #-2821 @ 0xfffff4fb │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ blls 6b654c │ │ │ │ ldmdbls r0, {r8, r9, ip, pc} │ │ │ │ tstcs r1, #3620864 @ 0x374000 │ │ │ │ ldc2 3, cr15, [r2], {49} @ 0x31 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ - blls 884f40 │ │ │ │ + blls 884f40 │ │ │ │ blcs 20b474 │ │ │ │ ldcge 4, cr15, [r7, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf04f9c0d │ │ │ │ tstmi sl, #1, 28 │ │ │ │ svcge 0x000df47f │ │ │ │ svceq 0x0001f1be │ │ │ │ svcge 0x0009f47f │ │ │ │ @@ -476714,15 +476714,15 @@ │ │ │ │ @ instruction: 0xf8aaf633 │ │ │ │ stmdbls r5, {r0, r3, r5, r6, fp, lr} │ │ │ │ @ instruction: 0xf6334478 │ │ │ │ blls 363248 >::_M_default_append(unsigned int)@@Base+0xdd944> │ │ │ │ ssatmi lr, #7, r3, lsl #8 │ │ │ │ @ instruction: 0x9c0d9a1c │ │ │ │ stcls 7, cr14, [sp], {167} @ 0xa7 │ │ │ │ - blls 88b534 │ │ │ │ + blls 88b534 │ │ │ │ andls lr, r5, r1, lsr #15 │ │ │ │ tstpvc ip, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2145 @ 0xfffff79f │ │ │ │ @ instruction: 0xf633300c │ │ │ │ stmdami r0!, {r0, r1, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf94ef633 │ │ │ │ @@ -476807,40 +476807,40 @@ │ │ │ │ ldrbtmi r4, [r8], #-2078 @ 0xfffff7e2 │ │ │ │ @ instruction: 0xf632300c │ │ │ │ ldmdami sp, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf8a8f633 │ │ │ │ @ instruction: 0xf7ff9b05 │ │ │ │ svclt 0x0000bb56 │ │ │ │ - rsbeq r4, r2, r6, lsl r4 │ │ │ │ - strdeq r9, [r0], #-110 @ 0xffffff92 @ │ │ │ │ - strhteq r4, [r2], #-48 @ 0xffffffd0 │ │ │ │ - mlseq r0, r8, r6, r9 │ │ │ │ - rsbeq r4, r2, r8, ror r3 │ │ │ │ - rsbeq r9, r0, r0, ror #12 │ │ │ │ - rsbeq r4, r2, r4, asr #6 │ │ │ │ - rsbeq r9, r0, ip, lsr #12 │ │ │ │ - rsbeq r4, r2, r6, lsl r3 │ │ │ │ - strdeq r9, [r0], #-94 @ 0xffffffa2 @ │ │ │ │ - strdeq r4, [r2], #-38 @ 0xffffffda @ │ │ │ │ - ldrdeq r9, [r0], #-94 @ 0xffffffa2 @ │ │ │ │ - ldrdeq r4, [r2], #-38 @ 0xffffffda @ │ │ │ │ - strhteq r9, [r0], #-94 @ 0xffffffa2 │ │ │ │ - strhteq r4, [r2], #-38 @ 0xffffffda │ │ │ │ - mlseq r0, lr, r5, r9 │ │ │ │ - mlseq r2, r8, r2, r4 │ │ │ │ - rsbeq r9, r0, lr, ror r5 │ │ │ │ - rsbeq r4, r2, lr, asr r2 │ │ │ │ - rsbeq r9, r0, r6, asr #10 │ │ │ │ - rsbeq r4, r2, lr, lsr r2 │ │ │ │ - rsbeq r9, r0, r6, lsr #10 │ │ │ │ - rsbeq r4, r2, sl, ror #3 │ │ │ │ - ldrdeq r9, [r0], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r4, r2, sl, asr #3 │ │ │ │ - strhteq r9, [r0], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r4, r2, lr, lsl r4 │ │ │ │ + rsbeq r9, r0, r6, lsl #14 │ │ │ │ + strhteq r4, [r2], #-56 @ 0xffffffc8 │ │ │ │ + rsbeq r9, r0, r0, lsr #13 │ │ │ │ + rsbeq r4, r2, r0, lsl #7 │ │ │ │ + rsbeq r9, r0, r8, ror #12 │ │ │ │ + rsbeq r4, r2, ip, asr #6 │ │ │ │ + rsbeq r9, r0, r4, lsr r6 │ │ │ │ + rsbeq r4, r2, lr, lsl r3 │ │ │ │ + rsbeq r9, r0, r6, lsl #12 │ │ │ │ + strdeq r4, [r2], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r9, r0, r6, ror #11 │ │ │ │ + ldrdeq r4, [r2], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r9, r0, r6, asr #11 │ │ │ │ + strhteq r4, [r2], #-46 @ 0xffffffd2 │ │ │ │ + rsbeq r9, r0, r6, lsr #11 │ │ │ │ + rsbeq r4, r2, r0, lsr #5 │ │ │ │ + rsbeq r9, r0, r6, lsl #11 │ │ │ │ + rsbeq r4, r2, r6, ror #4 │ │ │ │ + rsbeq r9, r0, lr, asr #10 │ │ │ │ + rsbeq r4, r2, r6, asr #4 │ │ │ │ + rsbeq r9, r0, lr, lsr #10 │ │ │ │ + strdeq r4, [r2], #-18 @ 0xffffffee @ │ │ │ │ + ldrdeq r9, [r0], #-74 @ 0xffffffb6 @ │ │ │ │ + ldrdeq r4, [r2], #-18 @ 0xffffffee @ │ │ │ │ + strhteq r9, [r0], #-74 @ 0xffffffb6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3c0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff9e8d8c │ │ │ │ blmi ffa110e4 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -477062,63 +477062,63 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq r9, fp, sl, asr #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r4, r2, lr, lsr r1 │ │ │ │ + rsbeq r4, r2, r6, asr #2 │ │ │ │ @ instruction: 0xfffff5c1 │ │ │ │ - rsbeq r4, r2, r0, lsl #3 │ │ │ │ - rsbeq r4, r2, r6, ror #3 │ │ │ │ + rsbeq r4, r2, r8, lsl #3 │ │ │ │ + rsbeq r4, r2, lr, ror #3 │ │ │ │ andeq r0, r0, pc, asr #7 │ │ │ │ - rsbeq r4, r2, ip, lsr #1 │ │ │ │ - mlseq r0, r4, r3, r9 │ │ │ │ + strhteq r4, [r2], #-4 │ │ │ │ + mlseq r0, ip, r3, r9 │ │ │ │ rsbeq r9, fp, lr, lsr #21 │ │ │ │ - rsbeq r4, r2, r8, ror r0 │ │ │ │ - rsbeq r9, r0, r0, ror #6 │ │ │ │ + rsbeq r4, r2, r0, lsl #1 │ │ │ │ + rsbeq r9, r0, r8, ror #6 │ │ │ │ @ instruction: 0xfffff187 │ │ │ │ @ instruction: 0xfffff0e5 │ │ │ │ - rsbeq r4, r2, sl, lsr r0 │ │ │ │ - rsbeq r9, r0, r2, lsr #6 │ │ │ │ - rsbeq r4, r2, r0, lsr #32 │ │ │ │ - rsbeq r9, r0, r8, lsl #6 │ │ │ │ + rsbeq r4, r2, r2, asr #32 │ │ │ │ + rsbeq r9, r0, sl, lsr #6 │ │ │ │ + rsbeq r4, r2, r8, lsr #32 │ │ │ │ + rsbeq r9, r0, r0, lsl r3 │ │ │ │ @ instruction: 0xfffff04b │ │ │ │ - rsbeq r0, r2, r0, ror r9 │ │ │ │ - rsbeq r4, r2, r2, lsl #2 │ │ │ │ - rsbeq r3, r2, sl, asr #31 │ │ │ │ - strhteq r9, [r0], #-34 @ 0xffffffde │ │ │ │ - strhteq r3, [r2], #-240 @ 0xffffff10 │ │ │ │ - mlseq r0, r8, r2, r9 │ │ │ │ - rsbeq r0, r2, r0, ror #18 │ │ │ │ - rsbeq r4, r2, sl, asr #1 │ │ │ │ - rsbeq r3, r2, ip, ror #30 │ │ │ │ - rsbeq r9, r0, r4, asr r2 │ │ │ │ - strhteq r4, [r2], #-14 │ │ │ │ - rsbeq r4, r2, r4, lsl #2 │ │ │ │ - rsbeq r3, r2, r8, lsr #30 │ │ │ │ - rsbeq r9, r0, r0, lsl r2 │ │ │ │ - rsbeq r3, r2, sl, lsl #30 │ │ │ │ - strdeq r9, [r0], #-16 @ │ │ │ │ - rsbeq r4, r2, ip, asr #1 │ │ │ │ - mlseq r1, r6, r9, fp │ │ │ │ - rsbeq r3, r2, r2, asr #29 │ │ │ │ - rsbeq r9, r0, sl, lsr #3 │ │ │ │ - rsbeq r4, r2, r6, lsr #1 │ │ │ │ - mlseq r1, r8, r4, pc @ │ │ │ │ - rsbeq r3, r2, r8, ror lr │ │ │ │ - rsbeq r9, r0, r0, ror #2 │ │ │ │ - rsbeq r4, r2, sl, lsl #1 │ │ │ │ - rsbeq r4, r2, ip, asr #1 │ │ │ │ - rsbeq r3, r2, r4, lsr lr │ │ │ │ - rsbeq r9, r0, ip, lsl r1 │ │ │ │ - strhteq r4, [r2], #-4 │ │ │ │ - strdeq r4, [r2], #-2 @ │ │ │ │ - rsbeq r3, r2, lr, ror #27 │ │ │ │ - ldrdeq r9, [r0], #-6 @ │ │ │ │ + rsbeq r0, r2, r8, ror r9 │ │ │ │ + rsbeq r4, r2, sl, lsl #2 │ │ │ │ + ldrdeq r3, [r2], #-242 @ 0xffffff0e @ │ │ │ │ + strhteq r9, [r0], #-42 @ 0xffffffd6 │ │ │ │ + strhteq r3, [r2], #-248 @ 0xffffff08 │ │ │ │ + rsbeq r9, r0, r0, lsr #5 │ │ │ │ + rsbeq r0, r2, r8, ror #18 │ │ │ │ + ldrdeq r4, [r2], #-2 @ │ │ │ │ + rsbeq r3, r2, r4, ror pc │ │ │ │ + rsbeq r9, r0, ip, asr r2 │ │ │ │ + rsbeq r4, r2, r6, asr #1 │ │ │ │ + rsbeq r4, r2, ip, lsl #2 │ │ │ │ + rsbeq r3, r2, r0, lsr pc │ │ │ │ + rsbeq r9, r0, r8, lsl r2 │ │ │ │ + rsbeq r3, r2, r2, lsl pc │ │ │ │ + strdeq r9, [r0], #-24 @ 0xffffffe8 @ │ │ │ │ + ldrdeq r4, [r2], #-4 @ │ │ │ │ + mlseq r1, lr, r9, fp │ │ │ │ + rsbeq r3, r2, sl, asr #29 │ │ │ │ + strhteq r9, [r0], #-18 @ 0xffffffee │ │ │ │ + rsbeq r4, r2, lr, lsr #1 │ │ │ │ + rsbeq pc, r1, r0, lsr #9 │ │ │ │ + rsbeq r3, r2, r0, lsl #29 │ │ │ │ + rsbeq r9, r0, r8, ror #2 │ │ │ │ + mlseq r2, r2, r0, r4 │ │ │ │ + ldrdeq r4, [r2], #-4 @ │ │ │ │ + rsbeq r3, r2, ip, lsr lr │ │ │ │ + rsbeq r9, r0, r4, lsr #2 │ │ │ │ + strhteq r4, [r2], #-12 │ │ │ │ + strdeq r4, [r2], #-10 @ │ │ │ │ + strdeq r3, [r2], #-214 @ 0xffffff2a @ │ │ │ │ + ldrdeq r9, [r0], #-14 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed3c500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -477127,16 +477127,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf632300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcr2 6, 1, pc, cr6, cr2, {1} @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r3, r2, r6, asr #25 │ │ │ │ - rsbeq r8, r0, lr, lsr #31 │ │ │ │ + rsbeq r3, r2, lr, asr #25 │ │ │ │ + strhteq r8, [r0], #-246 @ 0xffffff0a │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed3c54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ blx feaa1c70 │ │ │ │ @@ -477150,16 +477150,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [lr, #-200]! @ 0xffffff38 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6324478 │ │ │ │ blls 264b70 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r3, r2, ip, ror pc │ │ │ │ - rsbeq r8, r0, r4, asr pc │ │ │ │ + rsbeq r3, r2, r4, lsl #31 │ │ │ │ + rsbeq r8, r0, ip, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3c5a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrhadd.s8 d25, d5, d1 │ │ │ │ @ instruction: 0x4604fa75 │ │ │ │ @@ -477176,16 +477176,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [sl, #-200] @ 0xffffff38 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6324478 │ │ │ │ blls 264b08 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq r3, r2, r4, lsl pc │ │ │ │ - rsbeq r8, r0, ip, ror #29 │ │ │ │ + rsbeq r3, r2, ip, lsl pc │ │ │ │ + strdeq r8, [r0], #-228 @ 0xffffff1c @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3c60c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7a9394 │ │ │ │ blmi 7d162c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -477207,15 +477207,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf62cbd30 │ │ │ │ svclt 0x0000ea16 │ │ │ │ rsbeq r9, fp, r2, ror #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r3, [r2], #-226 @ 0xffffff1e @ │ │ │ │ + ldrdeq r3, [r2], #-234 @ 0xffffff16 @ │ │ │ │ rsbeq r9, fp, r8, lsr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x4617b09b │ │ │ │ strbcs pc, [ip, #-2271] @ 0xfffff721 @ │ │ │ │ @@ -477555,31 +477555,31 @@ │ │ │ │ stmdbls r4!, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp} │ │ │ │ eorne pc, r3, r2, asr #16 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r9, fp, r0, ror #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, r2, lr, lsr #28 │ │ │ │ - rsbeq r8, r0, r4, lsl #28 │ │ │ │ + rsbeq r3, r2, r6, lsr lr │ │ │ │ + rsbeq r8, r0, ip, lsl #28 │ │ │ │ rsbeq r9, fp, sl, lsl r5 │ │ │ │ - rsbeq r3, r2, r8, lsl #28 │ │ │ │ - rsbeq r3, r2, r4, asr #26 │ │ │ │ - rsbeq r8, r0, r8, lsl sp │ │ │ │ - rsbeq r3, r2, r2, lsr #26 │ │ │ │ - strdeq r8, [r0], #-198 @ 0xffffff3a @ │ │ │ │ - ldrdeq r3, [r2], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r3, r2, r4, lsl fp │ │ │ │ - rsbeq r3, r2, r8, lsl #22 │ │ │ │ - rsbeq r3, r2, ip, asr #21 │ │ │ │ - strdeq r3, [r2], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r8, r0, ip, asr #19 │ │ │ │ - ldrdeq r3, [r2], #-156 @ 0xffffff64 @ │ │ │ │ - strhteq r8, [r0], #-146 @ 0xffffff6e │ │ │ │ - rsbeq r3, r2, sl, asr #19 │ │ │ │ + rsbeq r3, r2, r0, lsl lr │ │ │ │ + rsbeq r3, r2, ip, asr #26 │ │ │ │ + rsbeq r8, r0, r0, lsr #26 │ │ │ │ + rsbeq r3, r2, sl, lsr #26 │ │ │ │ + strdeq r8, [r0], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r3, r2, r2, ror #25 │ │ │ │ + rsbeq r3, r2, ip, lsl fp │ │ │ │ + rsbeq r3, r2, r0, lsl fp │ │ │ │ + ldrdeq r3, [r2], #-164 @ 0xffffff5c @ │ │ │ │ + strdeq r3, [r2], #-156 @ 0xffffff64 @ │ │ │ │ + ldrdeq r8, [r0], #-148 @ 0xffffff6c @ │ │ │ │ + rsbeq r3, r2, r4, ror #19 │ │ │ │ + strhteq r8, [r0], #-154 @ 0xffffff66 │ │ │ │ + ldrdeq r3, [r2], #-146 @ 0xffffff6e @ │ │ │ │ @ instruction: 0xf8dd4644 │ │ │ │ stccs 0, cr8, [r0], {8} │ │ │ │ blls 55cf30 │ │ │ │ svcls 0x00149909 │ │ │ │ ldrmi r9, [r9], #-3345 @ 0xfffff2ef │ │ │ │ @ instruction: 0xf8dd9b0e │ │ │ │ ldcls 0, cr12, [r5], {76} @ 0x4c │ │ │ │ @@ -477748,27 +477748,27 @@ │ │ │ │ blpl 3a130c │ │ │ │ ldcl 6, cr15, [ip, #-172]! @ 0xffffff54 │ │ │ │ vmov.f32 s18, #5 @ 0x40280000 2.625 │ │ │ │ vldr d7, [sp, #256] @ 0x100 │ │ │ │ ldrb r5, [r6], -r6, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r3, r2, lr, asr #16 │ │ │ │ - rsbeq r3, r2, r6, asr #15 │ │ │ │ - mlseq r0, ip, r7, r8 │ │ │ │ - rsbeq r3, r2, sl, lsl #14 │ │ │ │ - rsbeq r8, r0, r0, ror #13 │ │ │ │ - strdeq r3, [r2], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r8, r0, r6, asr #13 │ │ │ │ - rsbeq r3, r2, r4, lsr #13 │ │ │ │ - rsbeq r8, r0, sl, ror r6 │ │ │ │ - rsbeq r3, r2, sl, lsl #13 │ │ │ │ - rsbeq r8, r0, r0, ror #12 │ │ │ │ - rsbeq r3, r2, r0, ror r6 │ │ │ │ - rsbeq r8, r0, r6, asr #12 │ │ │ │ + rsbeq r3, r2, r6, asr r8 │ │ │ │ + rsbeq r3, r2, lr, asr #15 │ │ │ │ + rsbeq r8, r0, r4, lsr #15 │ │ │ │ + rsbeq r3, r2, r2, lsl r7 │ │ │ │ + rsbeq r8, r0, r8, ror #13 │ │ │ │ + strdeq r3, [r2], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r8, r0, lr, asr #13 │ │ │ │ + rsbeq r3, r2, ip, lsr #13 │ │ │ │ + rsbeq r8, r0, r2, lsl #13 │ │ │ │ + mlseq r2, r2, r6, r3 │ │ │ │ + rsbeq r8, r0, r8, ror #12 │ │ │ │ + rsbeq r3, r2, r8, ror r6 │ │ │ │ + rsbeq r8, r0, lr, asr #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a11e8 >::_M_default_append(unsigned int)@@Base+0x1b8e4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r2, lsl #1 │ │ │ │ @ instruction: 0x46904611 │ │ │ │ @@ -477819,20 +477819,20 @@ │ │ │ │ @ instruction: 0xf6324478 │ │ │ │ @ instruction: 0xf8ddf8c1 │ │ │ │ ldrbmi sl, [r0], -r4 │ │ │ │ ldc 0, cr11, [sp], #8 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ ... │ │ │ │ - rsbeq r3, r2, r6, asr r5 │ │ │ │ - rsbeq r8, r0, lr, lsr #10 │ │ │ │ - rsbeq r3, r2, r0, lsr r5 │ │ │ │ - rsbeq r8, r0, r8, lsl #10 │ │ │ │ - rsbeq r3, r2, ip, lsl #10 │ │ │ │ - rsbeq r8, r0, r4, ror #9 │ │ │ │ + rsbeq r3, r2, lr, asr r5 │ │ │ │ + rsbeq r8, r0, r6, lsr r5 │ │ │ │ + rsbeq r3, r2, r8, lsr r5 │ │ │ │ + rsbeq r8, r0, r0, lsl r5 │ │ │ │ + rsbeq r3, r2, r4, lsl r5 │ │ │ │ + rsbeq r8, r0, ip, ror #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3d034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdp 15, 11, cr0, cr0, cr0, {7} │ │ │ │ vcvt.f32.f64 s10, d0 │ │ │ │ @ instruction: 0xf5007b00 │ │ │ │ @ instruction: 0xb08364b2 │ │ │ │ @@ -477931,15 +477931,15 @@ │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf8ddb08f │ │ │ │ @ instruction: 0xf1bbb080 │ │ │ │ @ instruction: 0xf1000501 │ │ │ │ @ instruction: 0x46988095 │ │ │ │ strmi r9, [r4], r2, lsr #22 │ │ │ │ bls a77a30 │ │ │ │ - bllt 861108 │ │ │ │ + bllt 861108 │ │ │ │ blls ffde1ac8 │ │ │ │ eoreq pc, r3, r1, asr r8 @ │ │ │ │ biceq lr, fp, #323584 @ 0x4f000 │ │ │ │ bl 40d864 │ │ │ │ bl 2283fc │ │ │ │ movwls r0, #51842 @ 0xca82 │ │ │ │ ldc 8, cr1, [pc, #988] @ 1e63d4 │ │ │ │ @@ -478556,32 +478556,32 @@ │ │ │ │ svclt 0x0000e04b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ subsmi r0, r9, r0 │ │ │ │ strhteq r8, [fp], #-120 @ 0xffffff88 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ mlseq fp, r8, r7, r8 │ │ │ │ - rsbeq r2, r2, ip, asr pc │ │ │ │ - rsbeq r2, r2, r2, lsr pc │ │ │ │ - rsbeq r2, r2, r2, asr #29 │ │ │ │ - rsbeq r2, r2, r0, lsr #27 │ │ │ │ - rsbeq r7, r0, r4, ror sp │ │ │ │ - rsbeq r2, r2, sl, ror sp │ │ │ │ - rsbeq r7, r0, r0, asr sp │ │ │ │ - rsbeq r2, r2, r8, asr sp │ │ │ │ - rsbeq r7, r0, lr, lsr #26 │ │ │ │ - rsbeq r2, r2, sl, asr #26 │ │ │ │ - rsbeq r2, r2, sl, asr #25 │ │ │ │ - rsbeq r2, r2, r2, lsl #25 │ │ │ │ - rsbeq r2, r2, ip, ror fp │ │ │ │ - rsbeq r2, r2, lr, lsr #22 │ │ │ │ - rsbeq r2, r2, r4, asr #20 │ │ │ │ - rsbeq r7, r0, ip, lsl sl │ │ │ │ - rsbeq r2, r2, r8, lsr #20 │ │ │ │ - rsbeq r7, r0, r0, lsl #20 │ │ │ │ + rsbeq r2, r2, r4, ror #30 │ │ │ │ + rsbeq r2, r2, sl, lsr pc │ │ │ │ + rsbeq r2, r2, sl, asr #29 │ │ │ │ + rsbeq r2, r2, r8, lsr #27 │ │ │ │ + rsbeq r7, r0, ip, ror sp │ │ │ │ + rsbeq r2, r2, r2, lsl #27 │ │ │ │ + rsbeq r7, r0, r8, asr sp │ │ │ │ + rsbeq r2, r2, r0, ror #26 │ │ │ │ + rsbeq r7, r0, r6, lsr sp │ │ │ │ + rsbeq r2, r2, r2, asr sp │ │ │ │ + ldrdeq r2, [r2], #-194 @ 0xffffff3e @ │ │ │ │ + rsbeq r2, r2, sl, lsl #25 │ │ │ │ + rsbeq r2, r2, r4, lsl #23 │ │ │ │ + rsbeq r2, r2, r6, lsr fp │ │ │ │ + rsbeq r2, r2, ip, asr #20 │ │ │ │ + rsbeq r7, r0, r4, lsr #20 │ │ │ │ + rsbeq r2, r2, r0, lsr sl │ │ │ │ + rsbeq r7, r0, r8, lsl #20 │ │ │ │ ldrsbtcc pc, [r0], r0 @ │ │ │ │ ldrdcs pc, [r0], #131 @ 0x83 @ │ │ │ │ vmlsl.s8 q9, d0, d0 │ │ │ │ ldc 1, cr8, [r3, #916] @ 0x394 │ │ │ │ vmov.32 r7, d0[1] │ │ │ │ vtbx.8 d24, {d4-d7}, d7 │ │ │ │ mrc 8, 1, APSR_nzcv, cr8, cr11, {7} │ │ │ │ @@ -479201,28 +479201,28 @@ │ │ │ │ stc2 6, cr15, [sl, #-192]! @ 0xffffff40 │ │ │ │ @ instruction: 0xf04f4813 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 6, cr15, [r4, #192]! @ 0xc0 │ │ │ │ ldmlt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strhteq r2, [r2], #-42 @ 0xffffffd6 │ │ │ │ - mlseq r0, r2, r2, r7 │ │ │ │ - rsbeq r2, r2, r4, lsl #5 │ │ │ │ - rsbeq r7, r0, ip, asr r2 │ │ │ │ - rsbeq r2, r2, r6, lsl #2 │ │ │ │ - ldrdeq r7, [r0], #-14 @ │ │ │ │ - rsbeq r2, r2, r6, rrx │ │ │ │ - rsbeq r7, r0, lr, lsr r0 │ │ │ │ - rsbeq r2, r2, r6, asr #32 │ │ │ │ - rsbeq r7, r0, lr, lsl r0 │ │ │ │ - rsbeq r2, r2, lr, lsl r0 │ │ │ │ - strdeq r6, [r0], #-246 @ 0xffffff0a @ │ │ │ │ - rsbeq r1, r2, r4, asr pc │ │ │ │ - rsbeq r6, r0, sl, lsr #30 │ │ │ │ + rsbeq r2, r2, r2, asr #5 │ │ │ │ + mlseq r0, sl, r2, r7 │ │ │ │ + rsbeq r2, r2, ip, lsl #5 │ │ │ │ + rsbeq r7, r0, r4, ror #4 │ │ │ │ + rsbeq r2, r2, lr, lsl #2 │ │ │ │ + rsbeq r7, r0, r6, ror #1 │ │ │ │ + rsbeq r2, r2, lr, rrx │ │ │ │ + rsbeq r7, r0, r6, asr #32 │ │ │ │ + rsbeq r2, r2, lr, asr #32 │ │ │ │ + rsbeq r7, r0, r6, lsr #32 │ │ │ │ + rsbeq r2, r2, r6, lsr #32 │ │ │ │ + strdeq r6, [r0], #-254 @ 0xffffff02 @ │ │ │ │ + rsbeq r1, r2, ip, asr pc │ │ │ │ + rsbeq r6, r0, r2, lsr pc │ │ │ │ @ instruction: 0x46294875 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [sl], #192 @ 0xc0 │ │ │ │ @ instruction: 0xf04f4873 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 6, cr15, [r4, #192]! @ 0xc0 │ │ │ │ stmialt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -479333,44 +479333,44 @@ │ │ │ │ vadd.i8 d20, d0, d18 │ │ │ │ ldrbtmi r3, [r8], #-479 @ 0xfffffe21 │ │ │ │ @ instruction: 0xf630300c │ │ │ │ stmdami r0!, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6304478 │ │ │ │ @ instruction: 0xf7fffcd7 │ │ │ │ svclt 0x0000b99e │ │ │ │ - strdeq r1, [r2], #-228 @ 0xffffff1c @ │ │ │ │ - rsbeq r6, r0, sl, asr #29 │ │ │ │ - ldrdeq r1, [r2], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq r6, r0, lr, lsr #29 │ │ │ │ - strhteq r1, [r2], #-236 @ 0xffffff14 │ │ │ │ - mlseq r0, r2, lr, r6 │ │ │ │ - mlseq r2, ip, lr, r1 │ │ │ │ - rsbeq r6, r0, r4, ror lr │ │ │ │ - rsbeq r1, r2, ip, ror lr │ │ │ │ - rsbeq r6, r0, r4, asr lr │ │ │ │ - rsbeq r1, r2, sl, asr lr │ │ │ │ - rsbeq r6, r0, r0, lsr lr │ │ │ │ - rsbeq r1, r2, sl, lsr lr │ │ │ │ - rsbeq r6, r0, r2, lsl lr │ │ │ │ - rsbeq r1, r2, lr, lsl lr │ │ │ │ - strdeq r6, [r0], #-212 @ 0xffffff2c @ │ │ │ │ - rsbeq r1, r2, r2, lsl #28 │ │ │ │ - ldrdeq r6, [r0], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r1, r2, r6, asr #27 │ │ │ │ - mlseq r0, lr, sp, r6 │ │ │ │ - rsbeq r1, r2, sl, lsr #27 │ │ │ │ - rsbeq r6, r0, r0, lsl #27 │ │ │ │ - rsbeq r1, r2, ip, lsl #27 │ │ │ │ - rsbeq r6, r0, r2, ror #26 │ │ │ │ - rsbeq r1, r2, r0, ror sp │ │ │ │ - rsbeq r6, r0, r6, asr #26 │ │ │ │ - rsbeq r1, r2, r4, asr sp │ │ │ │ - rsbeq r6, r0, sl, lsr #26 │ │ │ │ - rsbeq r1, r2, r6, lsr sp │ │ │ │ - rsbeq r1, r2, r4, ror #26 │ │ │ │ + strdeq r1, [r2], #-236 @ 0xffffff14 @ │ │ │ │ + ldrdeq r6, [r0], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r1, r2, r0, ror #29 │ │ │ │ + strhteq r6, [r0], #-230 @ 0xffffff1a │ │ │ │ + rsbeq r1, r2, r4, asr #29 │ │ │ │ + mlseq r0, sl, lr, r6 │ │ │ │ + rsbeq r1, r2, r4, lsr #29 │ │ │ │ + rsbeq r6, r0, ip, ror lr │ │ │ │ + rsbeq r1, r2, r4, lsl #29 │ │ │ │ + rsbeq r6, r0, ip, asr lr │ │ │ │ + rsbeq r1, r2, r2, ror #28 │ │ │ │ + rsbeq r6, r0, r8, lsr lr │ │ │ │ + rsbeq r1, r2, r2, asr #28 │ │ │ │ + rsbeq r6, r0, sl, lsl lr │ │ │ │ + rsbeq r1, r2, r6, lsr #28 │ │ │ │ + strdeq r6, [r0], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r1, r2, sl, lsl #28 │ │ │ │ + rsbeq r6, r0, r0, ror #27 │ │ │ │ + rsbeq r1, r2, lr, asr #27 │ │ │ │ + rsbeq r6, r0, r6, lsr #27 │ │ │ │ + strhteq r1, [r2], #-210 @ 0xffffff2e │ │ │ │ + rsbeq r6, r0, r8, lsl #27 │ │ │ │ + mlseq r2, r4, sp, r1 │ │ │ │ + rsbeq r6, r0, sl, ror #26 │ │ │ │ + rsbeq r1, r2, r8, ror sp │ │ │ │ + rsbeq r6, r0, lr, asr #26 │ │ │ │ + rsbeq r1, r2, ip, asr sp │ │ │ │ + rsbeq r6, r0, r2, lsr sp │ │ │ │ + rsbeq r1, r2, lr, lsr sp │ │ │ │ + rsbeq r1, r2, ip, ror #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3e854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff7eb53c │ │ │ │ blmi ff813894 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -479585,67 +479585,67 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ba5270 │ │ │ │ @ instruction: 0x46214838 │ │ │ │ @ instruction: 0xf6304478 │ │ │ │ ldr pc, [ip], r1, ror #21 │ │ │ │ mlseq fp, sl, r3, r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r2, r6, ip, r1 │ │ │ │ + mlseq r2, lr, ip, r1 │ │ │ │ @ instruction: 0xffffeb93 │ │ │ │ - mlseq r2, r4, ip, r1 │ │ │ │ - ldrdeq r1, [r2], #-202 @ 0xffffff36 @ │ │ │ │ + mlseq r2, ip, ip, r1 │ │ │ │ + rsbeq r1, r2, r2, ror #25 │ │ │ │ andeq r0, r0, r3, asr #7 │ │ │ │ - rsbeq r1, r2, r0, lsl ip │ │ │ │ - rsbeq r6, r0, r8, ror #23 │ │ │ │ + rsbeq r1, r2, r8, lsl ip │ │ │ │ + strdeq r6, [r0], #-176 @ 0xffffff50 @ │ │ │ │ rsbeq r7, fp, r2, lsl #6 │ │ │ │ - ldrdeq r1, [r2], #-188 @ 0xffffff44 @ │ │ │ │ - strhteq r6, [r0], #-180 @ 0xffffff4c │ │ │ │ + rsbeq r1, r2, r4, ror #23 │ │ │ │ + strhteq r6, [r0], #-188 @ 0xffffff44 │ │ │ │ @ instruction: 0xffffdccf │ │ │ │ @ instruction: 0xffffdc55 │ │ │ │ - mlseq r2, lr, fp, r1 │ │ │ │ - rsbeq r6, r0, r6, ror fp │ │ │ │ - rsbeq r1, r2, r4, lsl #23 │ │ │ │ - rsbeq r6, r0, ip, asr fp │ │ │ │ + rsbeq r1, r2, r6, lsr #23 │ │ │ │ + rsbeq r6, r0, lr, ror fp │ │ │ │ + rsbeq r1, r2, ip, lsl #23 │ │ │ │ + rsbeq r6, r0, r4, ror #22 │ │ │ │ @ instruction: 0xffffdbb7 │ │ │ │ - rsbeq r1, r2, lr, lsr ip │ │ │ │ - strdeq r1, [r2], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r1, r2, r0, lsr fp │ │ │ │ - rsbeq r6, r0, r8, lsl #22 │ │ │ │ - rsbeq r1, r2, r6, lsl fp │ │ │ │ - rsbeq r6, r0, lr, ror #21 │ │ │ │ - strdeq r1, [r2], #-188 @ 0xffffff44 @ │ │ │ │ - rsbeq r1, r2, r2, asr #24 │ │ │ │ - ldrdeq r1, [r2], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq r6, r0, sl, lsr #21 │ │ │ │ - rsbeq r1, r2, r2, lsr #24 │ │ │ │ - rsbeq r1, r2, r8, ror ip │ │ │ │ - mlseq r2, r8, sl, r1 │ │ │ │ - rsbeq r6, r0, r0, ror sl │ │ │ │ - rsbeq r1, r2, sl, ror sl │ │ │ │ - rsbeq r6, r0, r0, asr sl │ │ │ │ - rsbeq r1, r2, r0, asr #24 │ │ │ │ - rsbeq r1, r2, r6, lsl #25 │ │ │ │ - rsbeq r1, r2, lr, lsr sl │ │ │ │ - rsbeq r6, r0, r6, lsl sl │ │ │ │ - rsbeq r1, r2, sl, lsr #25 │ │ │ │ - rsbeq r1, r2, r2, ror #24 │ │ │ │ - rsbeq r1, r2, r0, lsl #20 │ │ │ │ - ldrdeq r6, [r0], #-152 @ 0xffffff68 @ │ │ │ │ - rsbeq r1, r2, ip, lsl #25 │ │ │ │ - strdeq r1, [r2], #-198 @ 0xffffff3a @ │ │ │ │ - rsbeq r1, r2, r6, asr #19 │ │ │ │ - mlseq r0, lr, r9, r6 │ │ │ │ - ldrdeq r1, [r2], #-206 @ 0xffffff32 @ │ │ │ │ - rsbeq r1, r2, r8, lsr #26 │ │ │ │ - rsbeq r1, r2, ip, lsl #19 │ │ │ │ - rsbeq r6, r0, r4, ror #18 │ │ │ │ - rsbeq r1, r2, sl, lsl #26 │ │ │ │ - rsbeq r1, r2, r8, asr sp │ │ │ │ - rsbeq r1, r2, ip, asr #18 │ │ │ │ - rsbeq r6, r0, r4, lsr #18 │ │ │ │ + rsbeq r1, r2, r6, asr #24 │ │ │ │ + strdeq r1, [r2], #-184 @ 0xffffff48 @ │ │ │ │ + rsbeq r1, r2, r8, lsr fp │ │ │ │ + rsbeq r6, r0, r0, lsl fp │ │ │ │ + rsbeq r1, r2, lr, lsl fp │ │ │ │ + strdeq r6, [r0], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r1, r2, r4, lsl #24 │ │ │ │ + rsbeq r1, r2, sl, asr #24 │ │ │ │ + ldrdeq r1, [r2], #-170 @ 0xffffff56 @ │ │ │ │ + strhteq r6, [r0], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r1, r2, sl, lsr #24 │ │ │ │ + rsbeq r1, r2, r0, lsl #25 │ │ │ │ + rsbeq r1, r2, r0, lsr #21 │ │ │ │ + rsbeq r6, r0, r8, ror sl │ │ │ │ + rsbeq r1, r2, r2, lsl #21 │ │ │ │ + rsbeq r6, r0, r8, asr sl │ │ │ │ + rsbeq r1, r2, r8, asr #24 │ │ │ │ + rsbeq r1, r2, lr, lsl #25 │ │ │ │ + rsbeq r1, r2, r6, asr #20 │ │ │ │ + rsbeq r6, r0, lr, lsl sl │ │ │ │ + strhteq r1, [r2], #-194 @ 0xffffff3e │ │ │ │ + rsbeq r1, r2, sl, ror #24 │ │ │ │ + rsbeq r1, r2, r8, lsl #20 │ │ │ │ + rsbeq r6, r0, r0, ror #19 │ │ │ │ + mlseq r2, r4, ip, r1 │ │ │ │ + strdeq r1, [r2], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r1, r2, lr, asr #19 │ │ │ │ + rsbeq r6, r0, r6, lsr #19 │ │ │ │ + rsbeq r1, r2, r6, ror #25 │ │ │ │ + rsbeq r1, r2, r0, lsr sp │ │ │ │ + mlseq r2, r4, r9, r1 │ │ │ │ + rsbeq r6, r0, ip, ror #18 │ │ │ │ + rsbeq r1, r2, r2, lsl sp │ │ │ │ + rsbeq r1, r2, r0, ror #26 │ │ │ │ + rsbeq r1, r2, r4, asr r9 │ │ │ │ + rsbeq r6, r0, ip, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed3eca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -479655,16 +479655,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf99af630 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6304478 │ │ │ │ blls 266428 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r1, r2, r4, lsr r8 │ │ │ │ - rsbeq r6, r0, ip, lsl #16 │ │ │ │ + rsbeq r1, r2, ip, lsr r8 │ │ │ │ + rsbeq r6, r0, r4, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3ecec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7aba74 │ │ │ │ blmi 7d3d0c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -479686,15 +479686,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf629bd30 │ │ │ │ svclt 0x0000eea6 │ │ │ │ rsbeq r6, fp, r2, lsl #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, r2, sl, ror #23 │ │ │ │ + strdeq r1, [r2], #-178 @ 0xffffff4e @ │ │ │ │ rsbeq r6, fp, r8, asr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldrbcs pc, [r0, #-2271]! @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf8df461e │ │ │ │ @@ -479967,15 +479967,15 @@ │ │ │ │ strb r9, [r1, r8, lsl #22]! │ │ │ │ @ instruction: 0x46209e17 │ │ │ │ vmax.u8 d25, d14, d8 │ │ │ │ andls pc, sl, r7, lsr #20 │ │ │ │ vmax.u8 d20, d14, d16 │ │ │ │ strmi pc, [r7], -pc, asr #20 │ │ │ │ vmin.u8 d20, d5, d16 │ │ │ │ - blge 8665c4 │ │ │ │ + blge 8665c4 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #12 │ │ │ │ tstls r2, #24, 12 @ 0x1800000 │ │ │ │ blx fe724a74 │ │ │ │ stmdacs r1, {r1, r2, r9, sl, lr} │ │ │ │ ldmdami r6, {r1, r5, ip, lr, pc}^ │ │ │ │ ldrbtmi r2, [r8], #-437 @ 0xfffffe4b │ │ │ │ @ instruction: 0xf62f300c │ │ │ │ @@ -480043,35 +480043,35 @@ │ │ │ │ bleq 2236e0 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r6, fp, r0, lsl #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r6, fp, sl, asr lr │ │ │ │ - rsbeq r1, r2, sl, ror #19 │ │ │ │ - strhteq r1, [r2], #-138 @ 0xffffff76 │ │ │ │ - rsbeq r6, r0, r6, ror #8 │ │ │ │ - mlseq r2, ip, r8, r1 │ │ │ │ - rsbeq r6, r0, r8, asr #8 │ │ │ │ - rsbeq r1, r2, lr, lsl #17 │ │ │ │ - rsbeq r9, r1, r4, ror #14 │ │ │ │ - rsbeq r1, r2, r4, asr #16 │ │ │ │ - rsbeq r1, r2, r2, lsr #16 │ │ │ │ - rsbeq r1, r2, ip, asr #15 │ │ │ │ - rsbeq r6, r0, r8, ror r3 │ │ │ │ - strhteq r1, [r2], #-112 @ 0xffffff90 │ │ │ │ - rsbeq r6, r0, ip, asr r3 │ │ │ │ - mlseq r2, r2, r7, r1 │ │ │ │ - rsbeq r6, r0, lr, lsr r3 │ │ │ │ - rsbeq r1, r2, sl, asr #14 │ │ │ │ - strdeq r6, [r0], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r1, r2, r2, lsr #14 │ │ │ │ - rsbeq r6, r0, lr, asr #5 │ │ │ │ - strhteq r1, [r2], #-106 @ 0xffffff96 │ │ │ │ - mlseq r2, ip, r6, r1 │ │ │ │ + strdeq r1, [r2], #-146 @ 0xffffff6e @ │ │ │ │ + rsbeq r1, r2, r2, asr #17 │ │ │ │ + rsbeq r6, r0, lr, ror #8 │ │ │ │ + rsbeq r1, r2, r4, lsr #17 │ │ │ │ + rsbeq r6, r0, r0, asr r4 │ │ │ │ + mlseq r2, r6, r8, r1 │ │ │ │ + rsbeq r9, r1, ip, ror #14 │ │ │ │ + rsbeq r1, r2, ip, asr #16 │ │ │ │ + rsbeq r1, r2, sl, lsr #16 │ │ │ │ + ldrdeq r1, [r2], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r6, r0, r0, lsl #7 │ │ │ │ + strhteq r1, [r2], #-120 @ 0xffffff88 │ │ │ │ + rsbeq r6, r0, r4, ror #6 │ │ │ │ + mlseq r2, sl, r7, r1 │ │ │ │ + rsbeq r6, r0, r6, asr #6 │ │ │ │ + rsbeq r1, r2, r2, asr r7 │ │ │ │ + strdeq r6, [r0], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r1, r2, sl, lsr #14 │ │ │ │ + ldrdeq r6, [r0], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq r1, r2, r2, asr #13 │ │ │ │ + rsbeq r1, r2, r4, lsr #13 │ │ │ │ @ instruction: 0x46239d10 │ │ │ │ movwls r4, #9732 @ 0x2604 │ │ │ │ blls 9399d0 │ │ │ │ blls 90cd58 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8df3303 │ │ │ │ @@ -480449,15 +480449,15 @@ │ │ │ │ blx 4a5488 │ │ │ │ ldrmi r2, [lr], -r0, lsl #6 │ │ │ │ @ instruction: 0x4623931e │ │ │ │ strtmi r9, [ip], -sl │ │ │ │ eor r4, r3, sp, lsl r6 │ │ │ │ tstlt r3, lr, lsl fp │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ - blls 895358 │ │ │ │ + blls 895358 │ │ │ │ bls 479ff0 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #6 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8529908 │ │ │ │ vhadd.u d2, d3, d22 │ │ │ │ stmdacs r1, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs sp, #291 @ 0x123 │ │ │ │ @@ -480523,95 +480523,95 @@ │ │ │ │ ldrbtmi r7, [r8], #-430 @ 0xfffffe52 │ │ │ │ @ instruction: 0xf62f300c │ │ │ │ ldmdami r5, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ blx fe4a6126 │ │ │ │ bllt ff1a6868 │ │ │ │ ... │ │ │ │ - ldrdeq r1, [r2], #-86 @ 0xffffffaa @ │ │ │ │ - rsbeq r1, r2, r4, lsr #11 │ │ │ │ - rsbeq r6, r0, lr, asr #2 │ │ │ │ - rsbeq r1, r2, r6, lsl #11 │ │ │ │ - rsbeq r6, r0, lr, lsr #2 │ │ │ │ - rsbeq r1, r2, r2, ror #10 │ │ │ │ - rsbeq r6, r0, ip, lsl #2 │ │ │ │ - rsbeq r1, r2, r6, lsr #10 │ │ │ │ + ldrdeq r1, [r2], #-94 @ 0xffffffa2 @ │ │ │ │ + rsbeq r1, r2, ip, lsr #11 │ │ │ │ + rsbeq r6, r0, r6, asr r1 │ │ │ │ + rsbeq r1, r2, lr, lsl #11 │ │ │ │ + rsbeq r6, r0, r6, lsr r1 │ │ │ │ + rsbeq r1, r2, sl, ror #10 │ │ │ │ + rsbeq r6, r0, r4, lsl r1 │ │ │ │ + rsbeq r1, r2, lr, lsr #10 │ │ │ │ andeq r0, r0, r7, lsr #15 │ │ │ │ - rsbeq r1, r2, r6, asr r5 │ │ │ │ - rsbeq r1, r2, sl, lsr #10 │ │ │ │ - mlseq r2, r8, r4, r1 │ │ │ │ - rsbeq r6, r0, r2, asr #32 │ │ │ │ - rsbeq r1, r2, ip, ror r4 │ │ │ │ - rsbeq r6, r0, r4, lsr #32 │ │ │ │ - rsbeq r1, r0, ip, lsr #21 │ │ │ │ - rsbeq r1, r2, r6, asr #8 │ │ │ │ - strdeq r5, [r0], #-240 @ 0xffffff10 @ │ │ │ │ - rsbeq r1, r2, r6, lsr #8 │ │ │ │ - rsbeq r1, r2, lr, ror #8 │ │ │ │ - rsbeq r1, r2, ip, lsl #8 │ │ │ │ - strhteq r5, [r0], #-244 @ 0xffffff0c │ │ │ │ - rsbeq r1, r2, lr, ror #7 │ │ │ │ - mlseq r0, r6, pc, r5 @ │ │ │ │ - ldrdeq r1, [r2], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r5, r0, sl, ror pc │ │ │ │ - ldrdeq r1, [r0], #-158 @ 0xffffff62 @ │ │ │ │ - rsbeq r1, r2, r0, lsr #7 │ │ │ │ - rsbeq r5, r0, sl, asr #30 │ │ │ │ - rsbeq r8, r1, lr, asr fp │ │ │ │ - rsbeq r1, r2, r0, ror r3 │ │ │ │ - rsbeq r5, r0, sl, lsl pc │ │ │ │ - rsbeq r1, r2, r6, asr #6 │ │ │ │ - strdeq r5, [r0], #-224 @ 0xffffff20 @ │ │ │ │ - rsbeq r6, r1, ip, ror #27 │ │ │ │ - rsbeq r1, r2, r8, lsl #6 │ │ │ │ - strhteq r5, [r0], #-226 @ 0xffffff1e │ │ │ │ - rsbeq r2, r0, r0, ror #25 │ │ │ │ - ldrdeq r1, [r2], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq r5, r0, r0, lsl #29 │ │ │ │ - rsbeq r1, r2, sl, lsr #5 │ │ │ │ - rsbeq r5, r0, r4, asr lr │ │ │ │ - rsbeq r1, r2, ip, ror r2 │ │ │ │ - rsbeq r5, r0, r6, lsr #28 │ │ │ │ - rsbeq r1, r2, lr, asr #4 │ │ │ │ - strdeq r5, [r0], #-216 @ 0xffffff28 @ │ │ │ │ - rsbeq r7, r5, r2, lsl fp │ │ │ │ - strdeq r9, [r1], #-2 @ │ │ │ │ - ldrsheq sp, [pc], #-218 @ │ │ │ │ - rsbeq r5, r0, lr, lsr pc │ │ │ │ - ldrdeq r8, [r1], #-140 @ 0xffffff74 @ │ │ │ │ - strhteq r8, [r1], #-156 @ 0xffffff64 │ │ │ │ - strhteq r1, [r2], #-20 @ 0xffffffec │ │ │ │ - rsbeq r5, r0, r0, ror #26 │ │ │ │ - mlseq r2, sl, r1, r1 │ │ │ │ - rsbeq r5, r0, r6, asr #26 │ │ │ │ - rsbeq r1, r2, r0, ror r1 │ │ │ │ - rsbeq r5, r0, ip, lsl sp │ │ │ │ - rsbeq r1, r2, r6, asr #2 │ │ │ │ - strdeq r5, [r0], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r1, r2, r0, lsr #2 │ │ │ │ - rsbeq r5, r0, ip, asr #25 │ │ │ │ - rsbeq r1, r2, r8, ror #1 │ │ │ │ - mlseq r0, r4, ip, r5 │ │ │ │ - rsbeq r1, r2, r2, asr #1 │ │ │ │ - rsbeq r5, r0, lr, ror #24 │ │ │ │ - rsbeq r1, r2, r2, asr r0 │ │ │ │ - rsbeq r1, r2, ip, asr r0 │ │ │ │ - rsbeq r5, r0, r8, lsl #24 │ │ │ │ - rsbeq r0, r2, r6, lsl #31 │ │ │ │ - rsbeq r5, r0, r2, lsr fp │ │ │ │ - rsbeq r0, r2, r8, ror #30 │ │ │ │ - rsbeq r5, r0, r4, lsl fp │ │ │ │ - rsbeq r0, r2, sl, asr #30 │ │ │ │ - strdeq r5, [r0], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r0, r2, r8, lsl pc │ │ │ │ - rsbeq r5, r0, r4, asr #21 │ │ │ │ - strdeq r0, [r2], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq r5, r0, r8, lsr #21 │ │ │ │ - rsbeq r0, r2, sl, asr #29 │ │ │ │ - rsbeq r5, r0, r6, ror sl │ │ │ │ + rsbeq r1, r2, lr, asr r5 │ │ │ │ + rsbeq r1, r2, r2, lsr r5 │ │ │ │ + rsbeq r1, r2, r0, lsr #9 │ │ │ │ + rsbeq r6, r0, sl, asr #32 │ │ │ │ + rsbeq r1, r2, r4, lsl #9 │ │ │ │ + rsbeq r6, r0, ip, lsr #32 │ │ │ │ + strhteq r1, [r0], #-164 @ 0xffffff5c │ │ │ │ + rsbeq r1, r2, lr, asr #8 │ │ │ │ + strdeq r5, [r0], #-248 @ 0xffffff08 @ │ │ │ │ + rsbeq r1, r2, lr, lsr #8 │ │ │ │ + rsbeq r1, r2, r6, ror r4 │ │ │ │ + rsbeq r1, r2, r4, lsl r4 │ │ │ │ + strhteq r5, [r0], #-252 @ 0xffffff04 │ │ │ │ + strdeq r1, [r2], #-54 @ 0xffffffca @ │ │ │ │ + mlseq r0, lr, pc, r5 @ │ │ │ │ + ldrdeq r1, [r2], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r5, r0, r2, lsl #31 │ │ │ │ + rsbeq r1, r0, r6, ror #19 │ │ │ │ + rsbeq r1, r2, r8, lsr #7 │ │ │ │ + rsbeq r5, r0, r2, asr pc │ │ │ │ + rsbeq r8, r1, r6, ror #22 │ │ │ │ + rsbeq r1, r2, r8, ror r3 │ │ │ │ + rsbeq r5, r0, r2, lsr #30 │ │ │ │ + rsbeq r1, r2, lr, asr #6 │ │ │ │ + strdeq r5, [r0], #-232 @ 0xffffff18 @ │ │ │ │ + strdeq r6, [r1], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r1, r2, r0, lsl r3 │ │ │ │ + strhteq r5, [r0], #-234 @ 0xffffff16 │ │ │ │ + rsbeq r2, r0, r8, ror #25 │ │ │ │ + ldrdeq r1, [r2], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq r5, r0, r8, lsl #29 │ │ │ │ + strhteq r1, [r2], #-34 @ 0xffffffde │ │ │ │ + rsbeq r5, r0, ip, asr lr │ │ │ │ + rsbeq r1, r2, r4, lsl #5 │ │ │ │ + rsbeq r5, r0, lr, lsr #28 │ │ │ │ + rsbeq r1, r2, r6, asr r2 │ │ │ │ + rsbeq r5, r0, r0, lsl #28 │ │ │ │ + rsbeq r7, r5, sl, lsl fp │ │ │ │ + strdeq r9, [r1], #-10 @ │ │ │ │ + subseq sp, pc, r2, lsl #28 │ │ │ │ + rsbeq r5, r0, r6, asr #30 │ │ │ │ + rsbeq r8, r1, r4, ror #17 │ │ │ │ + rsbeq r8, r1, r4, asr #19 │ │ │ │ + strhteq r1, [r2], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq r5, r0, r8, ror #26 │ │ │ │ + rsbeq r1, r2, r2, lsr #3 │ │ │ │ + rsbeq r5, r0, lr, asr #26 │ │ │ │ + rsbeq r1, r2, r8, ror r1 │ │ │ │ + rsbeq r5, r0, r4, lsr #26 │ │ │ │ + rsbeq r1, r2, lr, asr #2 │ │ │ │ + strdeq r5, [r0], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r1, r2, r8, lsr #2 │ │ │ │ + ldrdeq r5, [r0], #-196 @ 0xffffff3c @ │ │ │ │ + strdeq r1, [r2], #-0 @ │ │ │ │ + mlseq r0, ip, ip, r5 │ │ │ │ + rsbeq r1, r2, sl, asr #1 │ │ │ │ + rsbeq r5, r0, r6, ror ip │ │ │ │ + rsbeq r1, r2, sl, asr r0 │ │ │ │ + rsbeq r1, r2, r4, rrx │ │ │ │ + rsbeq r5, r0, r0, lsl ip │ │ │ │ + rsbeq r0, r2, lr, lsl #31 │ │ │ │ + rsbeq r5, r0, sl, lsr fp │ │ │ │ + rsbeq r0, r2, r0, ror pc │ │ │ │ + rsbeq r5, r0, ip, lsl fp │ │ │ │ + rsbeq r0, r2, r2, asr pc │ │ │ │ + strdeq r5, [r0], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r0, r2, r0, lsr #30 │ │ │ │ + rsbeq r5, r0, ip, asr #21 │ │ │ │ + rsbeq r0, r2, r4, lsl #30 │ │ │ │ + strhteq r5, [r0], #-160 @ 0xffffff60 │ │ │ │ + ldrdeq r0, [r2], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r5, r0, lr, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed3fbc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ ldc2l 3, cr15, [r0, #-380]! @ 0xfffffe84 │ │ │ │ ldmib r4!, {r0, r3, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -480631,16 +480631,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf62f300c │ │ │ │ stmdami r5, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fee262d8 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r0, r2, r6, lsl sp │ │ │ │ - rsbeq r5, r0, r2, asr #17 │ │ │ │ + rsbeq r0, r2, lr, lsl sp │ │ │ │ + rsbeq r5, r0, sl, asr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed3fc34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, r8, lsr #8 │ │ │ │ strtcc pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -480902,69 +480902,69 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ strhteq r5, [fp], #-246 @ 0xffffff0a │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r0, r2, r8, lsr #25 │ │ │ │ + strhteq r0, [r2], #-192 @ 0xffffff40 │ │ │ │ @ instruction: 0xfffff0e5 │ │ │ │ - rsbeq r0, r2, r0, lsl sp │ │ │ │ - rsbeq r0, r2, r2, lsr #25 │ │ │ │ + rsbeq r0, r2, r8, lsl sp │ │ │ │ + rsbeq r0, r2, sl, lsr #25 │ │ │ │ muleq r0, r3, r4 │ │ │ │ - rsbeq r0, r2, ip, asr ip │ │ │ │ - rsbeq r5, r0, r8, lsl #16 │ │ │ │ + rsbeq r0, r2, r4, ror #24 │ │ │ │ + rsbeq r5, r0, r0, lsl r8 │ │ │ │ rsbeq r5, fp, r2, lsr #30 │ │ │ │ - rsbeq r0, r2, r8, lsr #24 │ │ │ │ - ldrdeq r5, [r0], #-116 @ 0xffffff8c @ │ │ │ │ + rsbeq r0, r2, r0, lsr ip │ │ │ │ + ldrdeq r5, [r0], #-124 @ 0xffffff84 @ │ │ │ │ @ instruction: 0xffffefcf │ │ │ │ - rsbeq r8, r1, r0, lsl #10 │ │ │ │ - strhteq r0, [r2], #-206 @ 0xffffff32 │ │ │ │ - strhteq r0, [r2], #-190 @ 0xffffff42 │ │ │ │ - rsbeq r5, r0, sl, ror #14 │ │ │ │ - rsbeq r0, r2, r4, lsr #23 │ │ │ │ - rsbeq r5, r0, r0, asr r7 │ │ │ │ - rsbeq r8, r1, sl, lsr r5 │ │ │ │ - rsbeq r0, r2, r0, ror ip │ │ │ │ - rsbeq r0, r2, sl, ror #24 │ │ │ │ - rsbeq r0, r2, ip, lsl #25 │ │ │ │ - rsbeq r0, r2, r4, lsr fp │ │ │ │ - rsbeq r5, r0, r0, ror #13 │ │ │ │ - rsbeq r0, r2, sl, lsl fp │ │ │ │ - rsbeq r5, r0, r6, asr #13 │ │ │ │ - rsbeq r0, r2, r4, asr ip │ │ │ │ - rsbeq r0, r2, r2, lsl #25 │ │ │ │ - ldrdeq r0, [r2], #-166 @ 0xffffff5a @ │ │ │ │ - rsbeq r5, r0, r2, lsl #13 │ │ │ │ - rsbeq r8, r1, lr, lsl #12 │ │ │ │ + rsbeq r8, r1, r8, lsl #10 │ │ │ │ + rsbeq r0, r2, r6, asr #25 │ │ │ │ + rsbeq r0, r2, r6, asr #23 │ │ │ │ + rsbeq r5, r0, r2, ror r7 │ │ │ │ + rsbeq r0, r2, ip, lsr #23 │ │ │ │ + rsbeq r5, r0, r8, asr r7 │ │ │ │ + rsbeq r8, r1, r2, asr #10 │ │ │ │ + rsbeq r0, r2, r8, ror ip │ │ │ │ + rsbeq r0, r2, r2, ror ip │ │ │ │ + mlseq r2, r4, ip, r0 │ │ │ │ + rsbeq r0, r2, ip, lsr fp │ │ │ │ + rsbeq r5, r0, r8, ror #13 │ │ │ │ + rsbeq r0, r2, r2, lsr #22 │ │ │ │ + rsbeq r5, r0, lr, asr #13 │ │ │ │ rsbeq r0, r2, ip, asr ip │ │ │ │ - mlseq r2, ip, sl, r0 │ │ │ │ - rsbeq r5, r0, r8, asr #12 │ │ │ │ - rsbeq r0, r2, lr, ror sl │ │ │ │ - rsbeq r5, r0, r8, lsr #12 │ │ │ │ - rsbeq r8, r1, ip, lsl #23 │ │ │ │ - rsbeq r0, r2, lr, lsl ip │ │ │ │ - rsbeq r0, r2, r2, asr #20 │ │ │ │ - rsbeq r5, r0, lr, ror #11 │ │ │ │ - rsbeq r0, r2, ip, ror #23 │ │ │ │ - rsbeq r8, r1, r2, ror #6 │ │ │ │ - rsbeq r0, r2, sl, ror #19 │ │ │ │ - mlseq r0, r6, r5, r5 │ │ │ │ - rsbeq r8, r1, r0, ror #7 │ │ │ │ - rsbeq r0, r2, r2, asr #23 │ │ │ │ - rsbeq r0, r2, r6, lsr #19 │ │ │ │ - rsbeq r5, r0, r2, asr r5 │ │ │ │ - mlseq r2, ip, fp, r0 │ │ │ │ - ldrdeq r0, [r2], #-178 @ 0xffffff4e @ │ │ │ │ - rsbeq r0, r2, r2, ror #18 │ │ │ │ - rsbeq r5, r0, lr, lsl #10 │ │ │ │ - rsbeq r8, r1, r6, lsl fp │ │ │ │ - rsbeq r0, r2, r8, lsr #23 │ │ │ │ - rsbeq r0, r2, r8, lsl r9 │ │ │ │ - rsbeq r5, r0, r4, asr #9 │ │ │ │ + rsbeq r0, r2, sl, lsl #25 │ │ │ │ + ldrdeq r0, [r2], #-174 @ 0xffffff52 @ │ │ │ │ + rsbeq r5, r0, sl, lsl #13 │ │ │ │ + rsbeq r8, r1, r6, lsl r6 │ │ │ │ + rsbeq r0, r2, r4, ror #24 │ │ │ │ + rsbeq r0, r2, r4, lsr #21 │ │ │ │ + rsbeq r5, r0, r0, asr r6 │ │ │ │ + rsbeq r0, r2, r6, lsl #21 │ │ │ │ + rsbeq r5, r0, r0, lsr r6 │ │ │ │ + mlseq r1, r4, fp, r8 │ │ │ │ + rsbeq r0, r2, r6, lsr #24 │ │ │ │ + rsbeq r0, r2, sl, asr #20 │ │ │ │ + strdeq r5, [r0], #-86 @ 0xffffffaa @ │ │ │ │ + strdeq r0, [r2], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r8, r1, sl, ror #6 │ │ │ │ + strdeq r0, [r2], #-146 @ 0xffffff6e @ │ │ │ │ + mlseq r0, lr, r5, r5 │ │ │ │ + rsbeq r8, r1, r8, ror #7 │ │ │ │ + rsbeq r0, r2, sl, asr #23 │ │ │ │ + rsbeq r0, r2, lr, lsr #19 │ │ │ │ + rsbeq r5, r0, sl, asr r5 │ │ │ │ + rsbeq r0, r2, r4, lsr #23 │ │ │ │ + ldrdeq r0, [r2], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r0, r2, sl, ror #18 │ │ │ │ + rsbeq r5, r0, r6, lsl r5 │ │ │ │ + rsbeq r8, r1, lr, lsl fp │ │ │ │ + strhteq r0, [r2], #-176 @ 0xffffff50 │ │ │ │ + rsbeq r0, r2, r0, lsr #18 │ │ │ │ + rsbeq r5, r0, ip, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed40150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -480974,16 +480974,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff42f62e │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf62e4478 │ │ │ │ blls 268f78 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq r0, [r2], #-112 @ 0xffffff90 │ │ │ │ - rsbeq r5, r0, ip, asr r3 │ │ │ │ + strhteq r0, [r2], #-120 @ 0xffffff88 │ │ │ │ + rsbeq r5, r0, r4, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed4019c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ ldc2l 2, cr15, [ip], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ strdcs r3, [r1], -pc @ │ │ │ │ @@ -481020,15 +481020,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf628bd30 │ │ │ │ svclt 0x0000ec30 │ │ │ │ rsbeq r5, fp, r6, lsl sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r0, r2, r2, lsr #19 │ │ │ │ + rsbeq r0, r2, sl, lsr #19 │ │ │ │ ldrdeq r5, [fp], #-156 @ 0xffffff64 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed40254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vmax.s8 d20, d1, d12 │ │ │ │ stmvs r3, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -481674,15 +481674,15 @@ │ │ │ │ blvc 12e5528 │ │ │ │ mrcls 7, 0, lr, cr6, cr8, {6} │ │ │ │ blls 7bb2f0 │ │ │ │ vcgt.u8 d25, d12, d9 │ │ │ │ strmi pc, [r7], -pc, ror #25 │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ vmin.u8 d20, d19, d19 │ │ │ │ - blge 868b00 │ │ │ │ + blge 868b00 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #12 │ │ │ │ movwls r4, #42520 @ 0xa618 │ │ │ │ ldc2 2, cr15, [r2, #-672]! @ 0xfffffd60 │ │ │ │ stmdacs r1, {r0, r1, r2, r9, sl, lr} │ │ │ │ eorhi pc, r0, #0 │ │ │ │ stmdaeq ip!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstpne sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @@ -482033,15 +482033,15 @@ │ │ │ │ @ instruction: 0xf8cd2700 │ │ │ │ svcne 0x001d8030 │ │ │ │ ssatmi r1, #1, r6, lsl #30 │ │ │ │ svcne 0x0004f855 │ │ │ │ vshrn.i64 d9, , #24 │ │ │ │ strmi pc, [r4], -r3, lsl #25 │ │ │ │ svceq 0x0004f846 │ │ │ │ - blls 8965c0 │ │ │ │ + blls 8965c0 │ │ │ │ stmdavs sl!, {r6, r9, sl, lr} │ │ │ │ movwls r9, #35084 @ 0x890c │ │ │ │ blx 826d78 │ │ │ │ strtmi r9, [r2], -r8, lsl #18 │ │ │ │ vmin.u16 q10, q1, q4 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 39e5c4 │ │ │ │ @@ -482188,83 +482188,83 @@ │ │ │ │ stmdami sl, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf62d4478 │ │ │ │ ldr pc, [r9, -r1, lsl #29] │ │ │ │ rsbeq r5, fp, r8, lsr #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r5, fp, r6, ror #7 │ │ │ │ - rsbeq r0, r2, lr, lsl #6 │ │ │ │ - rsbeq r4, r0, r0, lsl ip │ │ │ │ - rsbeq r0, r2, r2, lsr #5 │ │ │ │ - mlseq r2, r4, r2, r0 │ │ │ │ - mlseq r0, r6, fp, r4 │ │ │ │ - rsbeq r0, r2, r4, ror r1 │ │ │ │ - rsbeq r4, r0, r6, ror sl │ │ │ │ - rsbeq r0, r2, r2, asr #2 │ │ │ │ - rsbeq r4, r0, r4, asr #20 │ │ │ │ - rsbeq r0, r2, r6, ror #1 │ │ │ │ - rsbeq r4, r0, r8, ror #19 │ │ │ │ - strhteq r0, [r2], #-4 │ │ │ │ - strhteq r4, [r0], #-150 @ 0xffffff6a │ │ │ │ - mlseq r2, r6, r0, r0 │ │ │ │ - mlseq r0, r8, r9, r4 │ │ │ │ - rsbeq r0, r2, r2, asr r0 │ │ │ │ - rsbeq pc, r1, r8, lsr #30 │ │ │ │ - rsbeq r4, r0, sl, lsr #16 │ │ │ │ - rsbeq pc, r1, r0, lsl #30 │ │ │ │ - rsbeq r4, r0, r2, lsl #16 │ │ │ │ - rsbeq pc, r1, r2, ror #29 │ │ │ │ - rsbeq r4, r0, r4, ror #15 │ │ │ │ - mlseq r1, r6, lr, pc @ │ │ │ │ - rsbeq pc, r1, lr, asr #28 │ │ │ │ - rsbeq pc, r1, r2, lsl sp @ │ │ │ │ - rsbeq pc, r1, r6, ror #25 │ │ │ │ - rsbeq r4, r0, r8, ror #11 │ │ │ │ - rsbeq pc, r1, sl, lsr ip @ │ │ │ │ - rsbeq pc, r1, r6, ror #22 │ │ │ │ - rsbeq pc, r1, r4, lsr #22 │ │ │ │ - rsbeq pc, r1, r2, lsr #22 │ │ │ │ - rsbeq r4, r0, r4, lsr #8 │ │ │ │ - rsbeq pc, r1, r2, lsl #22 │ │ │ │ - strhteq pc, [r1], #-174 @ 0xffffff52 @ │ │ │ │ - rsbeq r4, r0, r2, asr #7 │ │ │ │ - mlseq r1, r4, sl, pc @ │ │ │ │ - mlseq r0, r8, r3, r4 │ │ │ │ - rsbeq pc, r1, r6, ror sl @ │ │ │ │ - rsbeq r4, r0, r8, ror r3 │ │ │ │ - rsbeq pc, r1, r2, asr #20 │ │ │ │ - rsbeq r4, r0, r6, asr #6 │ │ │ │ - rsbeq pc, r1, r4, lsr #20 │ │ │ │ - rsbeq r4, r0, r8, lsr #6 │ │ │ │ - strdeq pc, [r1], #-156 @ 0xffffff64 @ │ │ │ │ - rsbeq r4, r0, r0, lsl #6 │ │ │ │ - rsbeq pc, r1, sl, asr r9 @ │ │ │ │ - rsbeq r4, r0, lr, asr r2 │ │ │ │ - rsbeq pc, r1, ip, lsr #18 │ │ │ │ - rsbeq r4, r0, lr, lsr #4 │ │ │ │ - rsbeq pc, r1, sl, lsl #18 │ │ │ │ - rsbeq r4, r0, ip, lsl #4 │ │ │ │ - rsbeq pc, r1, ip, ror #17 │ │ │ │ - strdeq r4, [r0], #-16 @ │ │ │ │ - rsbeq pc, r1, r0, asr #17 │ │ │ │ - rsbeq r4, r0, r4, asr #3 │ │ │ │ - rsbeq pc, r1, r0, lsl #17 │ │ │ │ - rsbeq r4, r0, r4, lsl #3 │ │ │ │ - rsbeq pc, r1, r8, ror #16 │ │ │ │ - rsbeq r4, r0, ip, ror #2 │ │ │ │ - rsbeq pc, r1, ip, asr #16 │ │ │ │ - rsbeq r4, r0, r0, asr r1 │ │ │ │ - rsbeq pc, r1, r4, asr #15 │ │ │ │ - rsbeq r4, r0, r8, asr #1 │ │ │ │ - rsbeq pc, r1, r6, lsr #15 │ │ │ │ - rsbeq r4, r0, r8, lsr #1 │ │ │ │ - rsbeq pc, r1, r6, ror r7 @ │ │ │ │ - rsbeq r4, r0, sl, ror r0 │ │ │ │ - rsbeq pc, r1, r2, ror #14 │ │ │ │ - rsbeq r4, r0, r4, rrx │ │ │ │ + rsbeq r0, r2, r6, lsl r3 │ │ │ │ + rsbeq r4, r0, r8, lsl ip │ │ │ │ + rsbeq r0, r2, sl, lsr #5 │ │ │ │ + mlseq r2, ip, r2, r0 │ │ │ │ + mlseq r0, lr, fp, r4 │ │ │ │ + rsbeq r0, r2, ip, ror r1 │ │ │ │ + rsbeq r4, r0, lr, ror sl │ │ │ │ + rsbeq r0, r2, sl, asr #2 │ │ │ │ + rsbeq r4, r0, ip, asr #20 │ │ │ │ + rsbeq r0, r2, lr, ror #1 │ │ │ │ + strdeq r4, [r0], #-144 @ 0xffffff70 @ │ │ │ │ + strhteq r0, [r2], #-12 │ │ │ │ + strhteq r4, [r0], #-158 @ 0xffffff62 │ │ │ │ + mlseq r2, lr, r0, r0 │ │ │ │ + rsbeq r4, r0, r0, lsr #19 │ │ │ │ + rsbeq r0, r2, sl, asr r0 │ │ │ │ + rsbeq pc, r1, r0, lsr pc @ │ │ │ │ + rsbeq r4, r0, r2, lsr r8 │ │ │ │ + rsbeq pc, r1, r8, lsl #30 │ │ │ │ + rsbeq r4, r0, sl, lsl #16 │ │ │ │ + rsbeq pc, r1, sl, ror #29 │ │ │ │ + rsbeq r4, r0, ip, ror #15 │ │ │ │ + mlseq r1, lr, lr, pc @ │ │ │ │ + rsbeq pc, r1, r6, asr lr @ │ │ │ │ + rsbeq pc, r1, sl, lsl sp @ │ │ │ │ + rsbeq pc, r1, lr, ror #25 │ │ │ │ + strdeq r4, [r0], #-80 @ 0xffffffb0 @ │ │ │ │ + rsbeq pc, r1, r2, asr #24 │ │ │ │ + rsbeq pc, r1, lr, ror #22 │ │ │ │ + rsbeq pc, r1, ip, lsr #22 │ │ │ │ + rsbeq pc, r1, sl, lsr #22 │ │ │ │ + rsbeq r4, r0, ip, lsr #8 │ │ │ │ + rsbeq pc, r1, sl, lsl #22 │ │ │ │ + rsbeq pc, r1, r6, asr #21 │ │ │ │ + rsbeq r4, r0, sl, asr #7 │ │ │ │ + mlseq r1, ip, sl, pc @ │ │ │ │ + rsbeq r4, r0, r0, lsr #7 │ │ │ │ + rsbeq pc, r1, lr, ror sl @ │ │ │ │ + rsbeq r4, r0, r0, lsl #7 │ │ │ │ + rsbeq pc, r1, sl, asr #20 │ │ │ │ + rsbeq r4, r0, lr, asr #6 │ │ │ │ + rsbeq pc, r1, ip, lsr #20 │ │ │ │ + rsbeq r4, r0, r0, lsr r3 │ │ │ │ + rsbeq pc, r1, r4, lsl #20 │ │ │ │ + rsbeq r4, r0, r8, lsl #6 │ │ │ │ + rsbeq pc, r1, r2, ror #18 │ │ │ │ + rsbeq r4, r0, r6, ror #4 │ │ │ │ + rsbeq pc, r1, r4, lsr r9 @ │ │ │ │ + rsbeq r4, r0, r6, lsr r2 │ │ │ │ + rsbeq pc, r1, r2, lsl r9 @ │ │ │ │ + rsbeq r4, r0, r4, lsl r2 │ │ │ │ + strdeq pc, [r1], #-132 @ 0xffffff7c @ │ │ │ │ + strdeq r4, [r0], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq pc, r1, r8, asr #17 │ │ │ │ + rsbeq r4, r0, ip, asr #3 │ │ │ │ + rsbeq pc, r1, r8, lsl #17 │ │ │ │ + rsbeq r4, r0, ip, lsl #3 │ │ │ │ + rsbeq pc, r1, r0, ror r8 @ │ │ │ │ + rsbeq r4, r0, r4, ror r1 │ │ │ │ + rsbeq pc, r1, r4, asr r8 @ │ │ │ │ + rsbeq r4, r0, r8, asr r1 │ │ │ │ + rsbeq pc, r1, ip, asr #15 │ │ │ │ + ldrdeq r4, [r0], #-0 @ │ │ │ │ + rsbeq pc, r1, lr, lsr #15 │ │ │ │ + strhteq r4, [r0], #-0 │ │ │ │ + rsbeq pc, r1, lr, ror r7 @ │ │ │ │ + rsbeq r4, r0, r2, lsl #1 │ │ │ │ + rsbeq pc, r1, sl, ror #14 │ │ │ │ + rsbeq r4, r0, ip, rrx │ │ │ │ streq pc, [r4, #2271]! @ 0x8df │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf62d300c │ │ │ │ @ instruction: 0xf8dffd29 │ │ │ │ @ instruction: 0xf04f059c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 6, cr15, [r2, #180]! @ 0xb4 │ │ │ │ @@ -482619,90 +482619,90 @@ │ │ │ │ bllt 268928 │ │ │ │ vst2.16 {d20-d21}, [pc] │ │ │ │ ldrbtmi r7, [r8], #-443 @ 0xfffffe45 │ │ │ │ @ instruction: 0xf62d300c │ │ │ │ stmdami sp, {r0, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ bllt fe928940 │ │ │ │ - rsbeq pc, r1, r6, lsr #12 │ │ │ │ - rsbeq r3, r0, r6, lsr #30 │ │ │ │ - strdeq pc, [r1], #-84 @ 0xffffffac @ │ │ │ │ - strdeq r3, [r0], #-230 @ 0xffffff1a @ │ │ │ │ - ldrdeq pc, [r1], #-92 @ 0xffffffa4 @ │ │ │ │ - ldrdeq r3, [r0], #-236 @ 0xffffff14 @ │ │ │ │ - rsbeq pc, r1, ip, asr r5 @ │ │ │ │ - rsbeq r3, r0, lr, asr lr │ │ │ │ - rsbeq pc, r1, ip, lsr r5 @ │ │ │ │ - rsbeq r3, r0, lr, lsr lr │ │ │ │ - rsbeq pc, r1, r2, asr #13 │ │ │ │ - rsbeq pc, r1, ip, asr #9 │ │ │ │ - rsbeq r3, r0, lr, asr #27 │ │ │ │ - mlseq r1, lr, r4, pc @ │ │ │ │ - rsbeq r3, r0, r0, lsr #27 │ │ │ │ - rsbeq pc, r1, r4, lsl #9 │ │ │ │ - rsbeq r3, r0, r6, lsl #27 │ │ │ │ - strhteq r0, [r0], #-178 @ 0xffffff4e │ │ │ │ - rsbeq pc, r1, lr, asr #8 │ │ │ │ - rsbeq r3, r0, r0, asr sp │ │ │ │ - rsbeq pc, r1, r4, lsr r4 @ │ │ │ │ - rsbeq r3, r0, r8, lsr sp │ │ │ │ - rsbeq pc, r1, sl, lsl #8 │ │ │ │ - rsbeq r3, r0, lr, lsl #26 │ │ │ │ - @ instruction: 0x005ff79a │ │ │ │ - ldrdeq pc, [r1], #-60 @ 0xffffffc4 @ │ │ │ │ - rsbeq r3, r0, r0, ror #25 │ │ │ │ - strhteq pc, [r1], #-48 @ 0xffffffd0 @ │ │ │ │ - strhteq r3, [r0], #-196 @ 0xffffff3c │ │ │ │ - subseq pc, pc, r8, lsl r7 @ │ │ │ │ - rsbeq pc, r1, r2, lsl #7 │ │ │ │ - rsbeq r3, r0, r6, lsl #25 │ │ │ │ - rsbeq r6, r1, sl, ror #16 │ │ │ │ - rsbeq pc, r1, r4, lsr #6 │ │ │ │ - rsbeq r3, r0, r8, lsr #24 │ │ │ │ - rsbeq pc, r1, lr, lsl #6 │ │ │ │ - rsbeq r3, r0, r2, lsl ip │ │ │ │ - strdeq pc, [r1], #-34 @ 0xffffffde @ │ │ │ │ - strdeq r3, [r0], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r2, r0, r4, lsr #16 │ │ │ │ - strdeq pc, [r1], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq r2, r0, lr, lsl #16 │ │ │ │ - strdeq r2, [r0], #-122 @ 0xffffff86 @ │ │ │ │ - mlseq r1, ip, r2, pc @ │ │ │ │ - rsbeq r3, r0, r0, lsr #23 │ │ │ │ - rsbeq pc, r1, r6, lsl #5 │ │ │ │ - rsbeq r3, r0, sl, lsl #23 │ │ │ │ - ldrdeq pc, [r1], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq pc, r1, r0, ror #5 │ │ │ │ - rsbeq pc, r1, lr, lsr #5 │ │ │ │ - rsbeq pc, r1, r8, lsr r2 @ │ │ │ │ - rsbeq r3, r0, ip, lsr fp │ │ │ │ - rsbeq pc, r1, r2, lsr #4 │ │ │ │ - rsbeq r3, r0, r6, lsr #22 │ │ │ │ + rsbeq pc, r1, lr, lsr #12 │ │ │ │ + rsbeq r3, r0, lr, lsr #30 │ │ │ │ + strdeq pc, [r1], #-92 @ 0xffffffa4 @ │ │ │ │ + strdeq r3, [r0], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq pc, r1, r4, ror #11 │ │ │ │ + rsbeq r3, r0, r4, ror #29 │ │ │ │ + rsbeq pc, r1, r4, ror #10 │ │ │ │ + rsbeq r3, r0, r6, ror #28 │ │ │ │ + rsbeq pc, r1, r4, asr #10 │ │ │ │ + rsbeq r3, r0, r6, asr #28 │ │ │ │ + rsbeq pc, r1, sl, asr #13 │ │ │ │ + ldrdeq pc, [r1], #-68 @ 0xffffffbc @ │ │ │ │ + ldrdeq r3, [r0], #-214 @ 0xffffff2a @ │ │ │ │ + rsbeq pc, r1, r6, lsr #9 │ │ │ │ + rsbeq r3, r0, r8, lsr #27 │ │ │ │ + rsbeq pc, r1, ip, lsl #9 │ │ │ │ + rsbeq r3, r0, lr, lsl #27 │ │ │ │ + strhteq r0, [r0], #-186 @ 0xffffff46 │ │ │ │ + rsbeq pc, r1, r6, asr r4 @ │ │ │ │ + rsbeq r3, r0, r8, asr sp │ │ │ │ + rsbeq pc, r1, ip, lsr r4 @ │ │ │ │ + rsbeq r3, r0, r0, asr #26 │ │ │ │ + rsbeq pc, r1, r2, lsl r4 @ │ │ │ │ + rsbeq r3, r0, r6, lsl sp │ │ │ │ + subseq pc, pc, r2, lsr #15 │ │ │ │ + rsbeq pc, r1, r4, ror #7 │ │ │ │ + rsbeq r3, r0, r8, ror #25 │ │ │ │ + strhteq pc, [r1], #-56 @ 0xffffffc8 @ │ │ │ │ + strhteq r3, [r0], #-204 @ 0xffffff34 │ │ │ │ + subseq pc, pc, r0, lsr #14 │ │ │ │ + rsbeq pc, r1, sl, lsl #7 │ │ │ │ + rsbeq r3, r0, lr, lsl #25 │ │ │ │ + rsbeq r6, r1, r2, ror r8 │ │ │ │ + rsbeq pc, r1, ip, lsr #6 │ │ │ │ + rsbeq r3, r0, r0, lsr ip │ │ │ │ + rsbeq pc, r1, r6, lsl r3 @ │ │ │ │ + rsbeq r3, r0, sl, lsl ip │ │ │ │ + strdeq pc, [r1], #-42 @ 0xffffffd6 @ │ │ │ │ + strdeq r3, [r0], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r2, r0, ip, lsr #16 │ │ │ │ + strdeq pc, [r1], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq r2, r0, r6, lsl r8 │ │ │ │ + rsbeq r2, r0, r2, lsl #16 │ │ │ │ + rsbeq pc, r1, r4, lsr #5 │ │ │ │ + rsbeq r3, r0, r8, lsr #23 │ │ │ │ + rsbeq pc, r1, lr, lsl #5 │ │ │ │ + mlseq r0, r2, fp, r3 │ │ │ │ + ldrdeq pc, [r1], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq pc, r1, r8, ror #5 │ │ │ │ + strhteq pc, [r1], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq pc, r1, r0, asr #4 │ │ │ │ + rsbeq r3, r0, r4, asr #22 │ │ │ │ + rsbeq pc, r1, sl, lsr #4 │ │ │ │ + rsbeq r3, r0, lr, lsr #22 │ │ │ │ + ldrdeq pc, [r1], #-46 @ 0xffffffd2 @ │ │ │ │ + strdeq pc, [r1], #-40 @ 0xffffffd8 @ │ │ │ │ + strhteq pc, [r1], #-38 @ 0xffffffda @ │ │ │ │ + ldrdeq pc, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ + rsbeq r3, r0, r0, ror #21 │ │ │ │ + rsbeq pc, r1, r6, asr #3 │ │ │ │ + rsbeq r3, r0, sl, asr #21 │ │ │ │ + strdeq pc, [r1], #-46 @ 0xffffffd2 @ │ │ │ │ + rsbeq pc, r1, r0, lsl r3 @ │ │ │ │ ldrdeq pc, [r1], #-38 @ 0xffffffda @ │ │ │ │ - strdeq pc, [r1], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq pc, r1, lr, lsr #5 │ │ │ │ - ldrdeq pc, [r1], #-20 @ 0xffffffec @ │ │ │ │ - ldrdeq r3, [r0], #-168 @ 0xffffff58 @ │ │ │ │ - strhteq pc, [r1], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r3, r0, r2, asr #21 │ │ │ │ - strdeq pc, [r1], #-38 @ 0xffffffda @ │ │ │ │ - rsbeq pc, r1, r8, lsl #6 │ │ │ │ - rsbeq pc, r1, lr, asr #5 │ │ │ │ - rsbeq pc, r1, r0, ror r1 @ │ │ │ │ - rsbeq r3, r0, r4, ror sl │ │ │ │ - rsbeq pc, r1, sl, asr r1 @ │ │ │ │ - rsbeq r3, r0, lr, asr sl │ │ │ │ - rsbeq r6, r1, lr, lsl #13 │ │ │ │ - strdeq pc, [r1], #-10 @ │ │ │ │ - rsbeq pc, r1, r6, lsl #2 │ │ │ │ - rsbeq r3, r0, sl, lsl #20 │ │ │ │ - rsbeq pc, r1, r2, ror #1 │ │ │ │ - rsbeq r3, r0, r6, ror #19 │ │ │ │ - mlseq r1, r6, r0, pc @ │ │ │ │ - mlseq r0, sl, r9, r3 │ │ │ │ + rsbeq pc, r1, r8, ror r1 @ │ │ │ │ + rsbeq r3, r0, ip, ror sl │ │ │ │ + rsbeq pc, r1, r2, ror #2 │ │ │ │ + rsbeq r3, r0, r6, ror #20 │ │ │ │ + mlseq r1, r6, r6, r6 │ │ │ │ + rsbeq pc, r1, r2, lsl #2 │ │ │ │ + rsbeq pc, r1, lr, lsl #2 │ │ │ │ + rsbeq r3, r0, r2, lsl sl │ │ │ │ + rsbeq pc, r1, sl, ror #1 │ │ │ │ + rsbeq r3, r0, lr, ror #19 │ │ │ │ + mlseq r1, lr, r0, pc @ │ │ │ │ + rsbeq r3, r0, r2, lsr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed41c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi feeee964 │ │ │ │ blmi fef16cbc │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -482881,58 +482881,58 @@ │ │ │ │ ldmdami r1!, {r0, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf918f62d │ │ │ │ @ instruction: 0xf626e6e9 │ │ │ │ svclt 0x0000eda4 │ │ │ │ rsbeq r3, fp, r2, ror pc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, r1, sl, lsl #30 │ │ │ │ + rsbeq lr, r1, r2, lsl pc │ │ │ │ @ instruction: 0xffffeaf9 │ │ │ │ - strdeq pc, [r1], #-8 @ │ │ │ │ - strdeq lr, [r1], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq pc, r1, r0, lsl #2 │ │ │ │ + rsbeq lr, r1, r6, lsl #30 │ │ │ │ andeq r0, r0, fp, lsl #6 │ │ │ │ - strhteq lr, [r1], #-232 @ 0xffffff18 │ │ │ │ - strhteq r3, [r0], #-124 @ 0xffffff84 │ │ │ │ + rsbeq lr, r1, r0, asr #29 │ │ │ │ + rsbeq r3, r0, r4, asr #15 │ │ │ │ ldrdeq r3, [fp], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq lr, r1, r4, lsl #29 │ │ │ │ - rsbeq r3, r0, r8, lsl #15 │ │ │ │ + rsbeq lr, r1, ip, lsl #29 │ │ │ │ + mlseq r0, r0, r7, r3 │ │ │ │ @ instruction: 0xffffe46f │ │ │ │ @ instruction: 0xffffe4d9 │ │ │ │ - rsbeq lr, r1, r6, asr #28 │ │ │ │ - rsbeq r3, r0, sl, asr #14 │ │ │ │ - rsbeq lr, r1, ip, lsr #28 │ │ │ │ - rsbeq r3, r0, r0, lsr r7 │ │ │ │ + rsbeq lr, r1, lr, asr #28 │ │ │ │ + rsbeq r3, r0, r2, asr r7 │ │ │ │ + rsbeq lr, r1, r4, lsr lr │ │ │ │ + rsbeq r3, r0, r8, lsr r7 │ │ │ │ @ instruction: 0xffffe3fb │ │ │ │ @ instruction: 0xffffe3c9 │ │ │ │ - rsbeq lr, r1, lr, ror #27 │ │ │ │ - strdeq r3, [r0], #-98 @ 0xffffff9e @ │ │ │ │ - ldrdeq lr, [r1], #-212 @ 0xffffff2c @ │ │ │ │ - ldrdeq r3, [r0], #-104 @ 0xffffff98 @ │ │ │ │ - rsbeq pc, r1, r2, lsl r0 @ │ │ │ │ + strdeq lr, [r1], #-214 @ 0xffffff2a @ │ │ │ │ + strdeq r3, [r0], #-106 @ 0xffffff96 @ │ │ │ │ + ldrdeq lr, [r1], #-220 @ 0xffffff24 @ │ │ │ │ + rsbeq r3, r0, r0, ror #13 │ │ │ │ + rsbeq pc, r1, sl, lsl r0 @ │ │ │ │ + rsbeq pc, r1, r4, lsl #1 │ │ │ │ + rsbeq lr, r1, r4, lsr #27 │ │ │ │ + rsbeq r3, r0, r8, lsr #13 │ │ │ │ + rsbeq pc, r1, ip, rrx │ │ │ │ + rsbeq pc, r1, sl, lsr #1 │ │ │ │ + rsbeq lr, r1, sl, ror #26 │ │ │ │ + rsbeq r3, r0, lr, ror #12 │ │ │ │ + rsbeq lr, r1, ip, asr #26 │ │ │ │ + rsbeq r3, r0, lr, asr #12 │ │ │ │ + rsbeq pc, r1, r2, ror r0 @ │ │ │ │ + strdeq lr, [r1], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq lr, r1, r0, lsl sp │ │ │ │ + rsbeq r3, r0, r4, lsl r6 │ │ │ │ + rsbeq pc, r1, r2, lsl #1 │ │ │ │ + rsbeq lr, r1, r0, lsr lr │ │ │ │ + ldrdeq lr, [r1], #-194 @ 0xffffff3e @ │ │ │ │ + ldrdeq r3, [r0], #-86 @ 0xffffffaa @ │ │ │ │ rsbeq pc, r1, ip, ror r0 @ │ │ │ │ - mlseq r1, ip, sp, lr │ │ │ │ - rsbeq r3, r0, r0, lsr #13 │ │ │ │ - rsbeq pc, r1, r4, rrx │ │ │ │ - rsbeq pc, r1, r2, lsr #1 │ │ │ │ - rsbeq lr, r1, r2, ror #26 │ │ │ │ - rsbeq r3, r0, r6, ror #12 │ │ │ │ - rsbeq lr, r1, r4, asr #26 │ │ │ │ - rsbeq r3, r0, r6, asr #12 │ │ │ │ - rsbeq pc, r1, sl, rrx │ │ │ │ - rsbeq lr, r1, r8, ror #27 │ │ │ │ - rsbeq lr, r1, r8, lsl #26 │ │ │ │ - rsbeq r3, r0, ip, lsl #12 │ │ │ │ - rsbeq pc, r1, sl, ror r0 @ │ │ │ │ - rsbeq lr, r1, r8, lsr #28 │ │ │ │ - rsbeq lr, r1, sl, asr #25 │ │ │ │ - rsbeq r3, r0, lr, asr #11 │ │ │ │ - rsbeq pc, r1, r4, ror r0 @ │ │ │ │ - strhteq pc, [r1], #-10 @ │ │ │ │ - rsbeq lr, r1, lr, lsl #25 │ │ │ │ - mlseq r0, r2, r5, r3 │ │ │ │ + rsbeq pc, r1, r2, asr #1 │ │ │ │ + mlseq r1, r6, ip, lr │ │ │ │ + mlseq r0, sl, r5, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed42014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 1, pc, cr10, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -482942,16 +482942,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe0f62c │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf62d4478 │ │ │ │ blls 2690b4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mlseq r1, r4, fp, lr │ │ │ │ - mlseq r0, r8, r4, r3 │ │ │ │ + mlseq r1, ip, fp, lr │ │ │ │ + rsbeq r3, r0, r0, lsr #9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmdavs r3, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xd1034298 │ │ │ │ ldmdavs r3, {r3, r6, fp, sp, lr}^ │ │ │ │ mulle r1, r8, r2 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldmvs r3, {r3, r7, fp, sp, lr} │ │ │ │ @@ -482983,15 +482983,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf626bd30 │ │ │ │ svclt 0x0000ecd8 │ │ │ │ rsbeq r3, fp, r6, ror #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, r1, r4, lsr pc │ │ │ │ + rsbeq lr, r1, ip, lsr pc │ │ │ │ rsbeq r3, fp, ip, lsr #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed42104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sl], #-896 @ 0xfffffc80 │ │ │ │ blmi c7c748 │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ @@ -483032,17 +483032,17 @@ │ │ │ │ blvs 2265b8 │ │ │ │ @ instruction: 0xf626e7d2 │ │ │ │ svclt 0x0000ec7a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r3, fp, sl, ror #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r0, [r0], #-18 @ 0xffffffee │ │ │ │ - ldrdeq lr, [r1], #-234 @ 0xffffff16 @ │ │ │ │ - mlseq r0, r6, r3, r3 │ │ │ │ + strhteq r0, [r0], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq lr, r1, r2, ror #29 │ │ │ │ + mlseq r0, lr, r3, r3 │ │ │ │ strhteq r3, [fp], #-160 @ 0xffffff60 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2a648c >::_M_default_append(unsigned int)@@Base+0x20b88> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, r0, ror #21 │ │ │ │ @@ -483268,42 +483268,42 @@ │ │ │ │ @ instruction: 0xf62c4478 │ │ │ │ @ instruction: 0xe7effe13 │ │ │ │ b fe9a8bf4 │ │ │ │ ... │ │ │ │ rsbeq r3, fp, r4, lsl sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq r3, [fp], #-154 @ 0xffffff66 @ │ │ │ │ - ldrdeq lr, [r1], #-210 @ 0xffffff2e @ │ │ │ │ - rsbeq lr, r1, r2, ror sp │ │ │ │ - rsbeq r3, r0, lr, lsr #4 │ │ │ │ - rsbeq lr, r1, sl, ror ip │ │ │ │ - rsbeq r3, r0, r6, lsr r1 │ │ │ │ - rsbeq lr, r1, ip, asr ip │ │ │ │ - rsbeq r3, r0, r8, lsl r1 │ │ │ │ - rsbeq lr, r1, r6, lsl ip │ │ │ │ - ldrdeq r3, [r0], #-2 @ │ │ │ │ - strdeq lr, [r1], #-184 @ 0xffffff48 @ │ │ │ │ - strhteq r3, [r0], #-4 │ │ │ │ - rsbeq lr, r1, r8, asr #23 │ │ │ │ - rsbeq r3, r0, r4, lsl #1 │ │ │ │ - rsbeq lr, r1, sl, lsr #23 │ │ │ │ - rsbeq r3, r0, r6, rrx │ │ │ │ - rsbeq lr, r1, r2, ror fp │ │ │ │ - rsbeq lr, r1, r2, ror #22 │ │ │ │ - rsbeq r3, r0, lr, lsl r0 │ │ │ │ - rsbeq lr, r1, r4, asr #22 │ │ │ │ - rsbeq r3, r0, r0 │ │ │ │ - rsbeq lr, r1, r6, lsr #22 │ │ │ │ - rsbeq r2, r0, r2, ror #31 │ │ │ │ - rsbeq lr, r1, r8, lsl #22 │ │ │ │ - rsbeq r2, r0, r4, asr #31 │ │ │ │ - rsbeq lr, r1, ip, ror #21 │ │ │ │ - rsbeq r2, r0, r6, lsr #31 │ │ │ │ - rsbeq lr, r1, lr, asr #21 │ │ │ │ - rsbeq r2, r0, r8, lsl #31 │ │ │ │ + ldrdeq lr, [r1], #-218 @ 0xffffff26 @ │ │ │ │ + rsbeq lr, r1, sl, ror sp │ │ │ │ + rsbeq r3, r0, r6, lsr r2 │ │ │ │ + rsbeq lr, r1, r2, lsl #25 │ │ │ │ + rsbeq r3, r0, lr, lsr r1 │ │ │ │ + rsbeq lr, r1, r4, ror #24 │ │ │ │ + rsbeq r3, r0, r0, lsr #2 │ │ │ │ + rsbeq lr, r1, lr, lsl ip │ │ │ │ + ldrdeq r3, [r0], #-10 @ │ │ │ │ + rsbeq lr, r1, r0, lsl #24 │ │ │ │ + strhteq r3, [r0], #-12 │ │ │ │ + ldrdeq lr, [r1], #-176 @ 0xffffff50 @ │ │ │ │ + rsbeq r3, r0, ip, lsl #1 │ │ │ │ + strhteq lr, [r1], #-178 @ 0xffffff4e │ │ │ │ + rsbeq r3, r0, lr, rrx │ │ │ │ + rsbeq lr, r1, sl, ror fp │ │ │ │ + rsbeq lr, r1, sl, ror #22 │ │ │ │ + rsbeq r3, r0, r6, lsr #32 │ │ │ │ + rsbeq lr, r1, ip, asr #22 │ │ │ │ + rsbeq r3, r0, r8 │ │ │ │ + rsbeq lr, r1, lr, lsr #22 │ │ │ │ + rsbeq r2, r0, sl, ror #31 │ │ │ │ + rsbeq lr, r1, r0, lsl fp │ │ │ │ + rsbeq r2, r0, ip, asr #31 │ │ │ │ + strdeq lr, [r1], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq r2, r0, lr, lsr #31 │ │ │ │ + ldrdeq lr, [r1], #-166 @ 0xffffff5a @ │ │ │ │ + mlseq r0, r0, pc, r2 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs r0, {r1, r2, r9, sl, lr} │ │ │ │ strmi fp, [sl], r3, lsl #1 │ │ │ │ stmdavs r3, {r0, r2, r3, r6, r9, sl, fp, ip} │ │ │ │ @@ -483358,19 +483358,19 @@ │ │ │ │ orrsvc pc, lr, pc, asr #8 │ │ │ │ tstls r0, r0, lsl r2 │ │ │ │ ldrtmi r2, [r1], -r1, lsl #8 │ │ │ │ cdp2 6, 3, cr15, cr14, cr9, {1} │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ andlt r6, r3, r3, lsr r0 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rsbeq lr, r1, lr, ror #19 │ │ │ │ - rsbeq lr, r1, r0, asr #19 │ │ │ │ - rsbeq r2, r0, r2, lsl #29 │ │ │ │ - rsbeq lr, r1, ip, asr r9 │ │ │ │ - rsbeq lr, r1, ip, asr #18 │ │ │ │ + strdeq lr, [r1], #-150 @ 0xffffff6a @ │ │ │ │ + rsbeq lr, r1, r8, asr #19 │ │ │ │ + rsbeq r2, r0, sl, lsl #29 │ │ │ │ + rsbeq lr, r1, r4, ror #18 │ │ │ │ + rsbeq lr, r1, r4, asr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4269ac │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ ldreq pc, [r8, #2252] @ 0x8cc │ │ │ │ stccs 6, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ ubfxcc pc, pc, #17, #29 │ │ │ │ @@ -483885,63 +483885,63 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ rsbeq r3, fp, lr, ror #9 │ │ │ │ rsbeq r3, fp, r6, ror #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r3, fp, r0, lsl #8 │ │ │ │ - strdeq lr, [r1], #-106 @ 0xffffff96 @ │ │ │ │ - strhteq r2, [r0], #-180 @ 0xffffff4c │ │ │ │ - rsbeq lr, r1, r2, asr #13 │ │ │ │ - rsbeq lr, r1, r8, asr #13 │ │ │ │ - subseq pc, pc, r0, ror #18 │ │ │ │ - rsbeq lr, r1, r2, lsl #13 │ │ │ │ - rsbeq r2, r0, ip, lsr fp │ │ │ │ - rsbeq lr, r1, lr, lsl r6 │ │ │ │ - rsbeq lr, r1, r2, lsl #12 │ │ │ │ - rsbeq lr, r1, r6, ror #11 │ │ │ │ - rsbeq lr, r1, r2, asr #11 │ │ │ │ - rsbeq lr, r1, r6, asr #10 │ │ │ │ - rsbeq lr, r1, r8, lsr #10 │ │ │ │ - rsbeq lr, r1, r8, ror #9 │ │ │ │ - rsbeq lr, r1, ip, asr #9 │ │ │ │ - strhteq lr, [r1], #-64 @ 0xffffffc0 │ │ │ │ - mlseq r1, r6, r4, lr │ │ │ │ - rsbeq lr, r1, lr, ror #8 │ │ │ │ - rsbeq lr, r1, r4, asr r4 │ │ │ │ - rsbeq lr, r1, sl, lsr r4 │ │ │ │ - rsbeq lr, r1, r0, lsr #8 │ │ │ │ - rsbeq lr, r1, r4, lsl r4 │ │ │ │ - ldrdeq r2, [r0], #-128 @ 0xffffff80 @ │ │ │ │ - ldrsbeq pc, [pc], #-98 @ │ │ │ │ - mlseq r1, ip, r8, r7 │ │ │ │ - rsbeq lr, r1, r2, lsl #7 │ │ │ │ - rsbeq r2, r0, lr, lsr r8 │ │ │ │ - rsbeq lr, r1, r8, ror #6 │ │ │ │ - rsbeq r2, r0, r4, lsr #16 │ │ │ │ - rsbeq lr, r1, r0, asr #6 │ │ │ │ - strdeq r2, [r0], #-124 @ 0xffffff84 @ │ │ │ │ - rsbeq lr, r1, r4, lsr #6 │ │ │ │ - rsbeq r2, r0, r0, ror #15 │ │ │ │ - rsbeq r7, r1, sl, lsl #16 │ │ │ │ - ldrdeq lr, [r1], #-36 @ 0xffffffdc @ │ │ │ │ - mlseq r0, r0, r7, r2 │ │ │ │ - rsbeq lr, r1, sl, ror r2 │ │ │ │ - rsbeq lr, r1, r6, asr #3 │ │ │ │ - rsbeq r2, r0, r2, lsl #13 │ │ │ │ - rsbeq lr, r1, ip, lsr #3 │ │ │ │ - rsbeq r2, r0, r8, ror #12 │ │ │ │ - rsbeq r7, r1, ip, lsl #13 │ │ │ │ - rsbeq lr, r1, r6, ror r1 │ │ │ │ - rsbeq r2, r0, r2, lsr r6 │ │ │ │ - rsbeq r7, r1, sl, ror r6 │ │ │ │ - rsbeq lr, r1, r6, asr #2 │ │ │ │ - rsbeq r2, r0, r2, lsl #12 │ │ │ │ - rsbeq lr, r1, ip, lsr #2 │ │ │ │ - rsbeq r2, r0, r8, ror #11 │ │ │ │ + rsbeq lr, r1, r2, lsl #14 │ │ │ │ + strhteq r2, [r0], #-188 @ 0xffffff44 │ │ │ │ + rsbeq lr, r1, sl, asr #13 │ │ │ │ + ldrdeq lr, [r1], #-96 @ 0xffffffa0 @ │ │ │ │ + subseq pc, pc, r8, ror #18 │ │ │ │ + rsbeq lr, r1, sl, lsl #13 │ │ │ │ + rsbeq r2, r0, r4, asr #22 │ │ │ │ + rsbeq lr, r1, r6, lsr #12 │ │ │ │ + rsbeq lr, r1, sl, lsl #12 │ │ │ │ + rsbeq lr, r1, lr, ror #11 │ │ │ │ + rsbeq lr, r1, sl, asr #11 │ │ │ │ + rsbeq lr, r1, lr, asr #10 │ │ │ │ + rsbeq lr, r1, r0, lsr r5 │ │ │ │ + strdeq lr, [r1], #-64 @ 0xffffffc0 @ │ │ │ │ + ldrdeq lr, [r1], #-68 @ 0xffffffbc @ │ │ │ │ + strhteq lr, [r1], #-72 @ 0xffffffb8 │ │ │ │ + mlseq r1, lr, r4, lr │ │ │ │ + rsbeq lr, r1, r6, ror r4 │ │ │ │ + rsbeq lr, r1, ip, asr r4 │ │ │ │ + rsbeq lr, r1, r2, asr #8 │ │ │ │ + rsbeq lr, r1, r8, lsr #8 │ │ │ │ + rsbeq lr, r1, ip, lsl r4 │ │ │ │ + ldrdeq r2, [r0], #-136 @ 0xffffff78 @ │ │ │ │ + ldrsbeq pc, [pc], #-106 @ │ │ │ │ + rsbeq r7, r1, r4, lsr #17 │ │ │ │ + rsbeq lr, r1, sl, lsl #7 │ │ │ │ + rsbeq r2, r0, r6, asr #16 │ │ │ │ + rsbeq lr, r1, r0, ror r3 │ │ │ │ + rsbeq r2, r0, ip, lsr #16 │ │ │ │ + rsbeq lr, r1, r8, asr #6 │ │ │ │ + rsbeq r2, r0, r4, lsl #16 │ │ │ │ + rsbeq lr, r1, ip, lsr #6 │ │ │ │ + rsbeq r2, r0, r8, ror #15 │ │ │ │ + rsbeq r7, r1, r2, lsl r8 │ │ │ │ + ldrdeq lr, [r1], #-44 @ 0xffffffd4 @ │ │ │ │ + mlseq r0, r8, r7, r2 │ │ │ │ + rsbeq lr, r1, r2, lsl #5 │ │ │ │ + rsbeq lr, r1, lr, asr #3 │ │ │ │ + rsbeq r2, r0, sl, lsl #13 │ │ │ │ + strhteq lr, [r1], #-20 @ 0xffffffec │ │ │ │ + rsbeq r2, r0, r0, ror r6 │ │ │ │ + mlseq r1, r4, r6, r7 │ │ │ │ + rsbeq lr, r1, lr, ror r1 │ │ │ │ + rsbeq r2, r0, sl, lsr r6 │ │ │ │ + rsbeq r7, r1, r2, lsl #13 │ │ │ │ + rsbeq lr, r1, lr, asr #2 │ │ │ │ + rsbeq r2, r0, sl, lsl #12 │ │ │ │ + rsbeq lr, r1, r4, lsr r1 │ │ │ │ + strdeq r2, [r0], #-80 @ 0xffffffb0 @ │ │ │ │ @ instruction: 0x46309b17 │ │ │ │ @ instruction: 0xf77e6bdc │ │ │ │ bls bea240 │ │ │ │ @ instruction: 0x46234651 │ │ │ │ ldmdals r0, {ip, pc} │ │ │ │ @ instruction: 0xf95ef336 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ @@ -483975,15 +483975,15 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf88af62c │ │ │ │ bllt ff329e68 │ │ │ │ ldc 6, cr15, [r4, #-148] @ 0xffffff6c │ │ │ │ @ instruction: 0x46309b1b │ │ │ │ ldrdvs pc, [r0], -sl │ │ │ │ ldrdpl pc, [r0], -r9 │ │ │ │ - blls 885ef0 │ │ │ │ + blls 885ef0 │ │ │ │ ldmdavs fp, {r1, r3, r5, sl, ip, pc} │ │ │ │ @ instruction: 0xf77e9327 │ │ │ │ strtmi pc, [r2], -fp, asr #18 │ │ │ │ stmdbls r8!, {r0, r2, r5, r8, r9, fp, ip, pc} │ │ │ │ ldrtmi r4, [r0], -r7, lsl #12 │ │ │ │ @ instruction: 0xffbaf77d │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ @@ -484260,51 +484260,51 @@ │ │ │ │ bls 98c9ec │ │ │ │ ldmdbls fp, {r8, r9, sp} │ │ │ │ ldrd pc, [r0], -r7 │ │ │ │ bls 84633c │ │ │ │ ldmdavs r7, {r2, r3, fp, sp, lr} │ │ │ │ rsb r4, r5, sl, lsl r6 │ │ │ │ ... │ │ │ │ - rsbeq lr, r1, r2, lsl r0 │ │ │ │ - rsbeq r2, r0, ip, asr #9 │ │ │ │ - strhteq sp, [r1], #-252 @ 0xffffff04 │ │ │ │ - rsbeq r2, r0, r6, ror r4 │ │ │ │ - rsbeq sp, r1, sl, ror #30 │ │ │ │ - rsbeq r2, r0, r4, lsr #8 │ │ │ │ - rsbeq sp, r1, lr, asr #30 │ │ │ │ - rsbeq r2, r0, r8, lsl #8 │ │ │ │ - rsbeq sp, r1, ip, lsl pc │ │ │ │ - ldrdeq r2, [r0], #-54 @ 0xffffffca @ │ │ │ │ - rsbeq sp, r1, r8, ror #29 │ │ │ │ - rsbeq r2, r0, r4, lsr #7 │ │ │ │ - rsbeq sp, r1, sl, lsr #29 │ │ │ │ - rsbeq lr, r4, r0, asr #16 │ │ │ │ - rsbeq r7, r1, ip, lsl r3 │ │ │ │ - subseq pc, pc, r2, lsl r2 @ │ │ │ │ - rsbeq sp, r1, sl, lsr #27 │ │ │ │ - rsbeq sp, r1, r4, asr #26 │ │ │ │ - rsbeq r2, r0, r0, lsl #4 │ │ │ │ - rsbeq sp, r1, ip, lsr #26 │ │ │ │ - rsbeq r2, r0, r8, ror #3 │ │ │ │ - rsbeq sp, r1, r4, lsl sp │ │ │ │ - ldrdeq r2, [r0], #-16 @ │ │ │ │ - strdeq sp, [r1], #-204 @ 0xffffff34 @ │ │ │ │ - strhteq r2, [r0], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq sp, r1, ip, asr #25 │ │ │ │ - rsbeq r2, r0, r8, lsl #3 │ │ │ │ - rsbeq sp, r1, r6, lsr #25 │ │ │ │ - rsbeq r2, r0, r2, ror #2 │ │ │ │ - rsbeq sp, r1, r8, ror ip │ │ │ │ - rsbeq r2, r0, r4, lsr r1 │ │ │ │ - rsbeq sp, r1, lr, asr ip │ │ │ │ - rsbeq r2, r0, sl, lsl r1 │ │ │ │ - rsbeq sp, r1, r0, lsr ip │ │ │ │ - rsbeq r2, r0, ip, ror #1 │ │ │ │ - ldrdeq sp, [r1], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq sp, r1, ip, asr fp │ │ │ │ + rsbeq lr, r1, sl, lsl r0 │ │ │ │ + ldrdeq r2, [r0], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq sp, r1, r4, asr #31 │ │ │ │ + rsbeq r2, r0, lr, ror r4 │ │ │ │ + rsbeq sp, r1, r2, ror pc │ │ │ │ + rsbeq r2, r0, ip, lsr #8 │ │ │ │ + rsbeq sp, r1, r6, asr pc │ │ │ │ + rsbeq r2, r0, r0, lsl r4 │ │ │ │ + rsbeq sp, r1, r4, lsr #30 │ │ │ │ + ldrdeq r2, [r0], #-62 @ 0xffffffc2 @ │ │ │ │ + strdeq sp, [r1], #-224 @ 0xffffff20 @ │ │ │ │ + rsbeq r2, r0, ip, lsr #7 │ │ │ │ + strhteq sp, [r1], #-226 @ 0xffffff1e │ │ │ │ + rsbeq lr, r4, r8, asr #16 │ │ │ │ + rsbeq r7, r1, r4, lsr #6 │ │ │ │ + subseq pc, pc, sl, lsl r2 @ │ │ │ │ + strhteq sp, [r1], #-210 @ 0xffffff2e │ │ │ │ + rsbeq sp, r1, ip, asr #26 │ │ │ │ + rsbeq r2, r0, r8, lsl #4 │ │ │ │ + rsbeq sp, r1, r4, lsr sp │ │ │ │ + strdeq r2, [r0], #-16 @ │ │ │ │ + rsbeq sp, r1, ip, lsl sp │ │ │ │ + ldrdeq r2, [r0], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq sp, r1, r4, lsl #26 │ │ │ │ + rsbeq r2, r0, r0, asr #3 │ │ │ │ + ldrdeq sp, [r1], #-196 @ 0xffffff3c @ │ │ │ │ + mlseq r0, r0, r1, r2 │ │ │ │ + rsbeq sp, r1, lr, lsr #25 │ │ │ │ + rsbeq r2, r0, sl, ror #2 │ │ │ │ + rsbeq sp, r1, r0, lsl #25 │ │ │ │ + rsbeq r2, r0, ip, lsr r1 │ │ │ │ + rsbeq sp, r1, r6, ror #24 │ │ │ │ + rsbeq r2, r0, r2, lsr #2 │ │ │ │ + rsbeq sp, r1, r8, lsr ip │ │ │ │ + strdeq r2, [r0], #-4 @ │ │ │ │ + rsbeq sp, r1, r6, ror #23 │ │ │ │ + rsbeq sp, r1, r4, ror #22 │ │ │ │ eorne pc, r2, r4, asr r8 @ │ │ │ │ tstle r2, r1, lsl #2 │ │ │ │ ldrdne pc, [ip], -lr │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ blx 2d383e >::_M_default_append(unsigned int)@@Base+0x4df3a> │ │ │ │ @ instruction: 0xf855f101 │ │ │ │ @ instruction: 0xf8405022 │ │ │ │ @@ -484783,70 +484783,70 @@ │ │ │ │ @ instruction: 0x932e943c │ │ │ │ eorhi pc, r4, r2, asr r8 @ │ │ │ │ @ instruction: 0xf8cd963e │ │ │ │ @ instruction: 0xf8cd9100 │ │ │ │ sbcs fp, ip, r0, lsl r1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq sp, r1, lr, asr #19 │ │ │ │ - rsbeq r1, r0, r8, lsl #29 │ │ │ │ - rsbeq sp, r1, ip, ror #18 │ │ │ │ - rsbeq r1, r0, r6, lsr #28 │ │ │ │ - rsbeq sp, r1, r0, asr r9 │ │ │ │ - rsbeq r1, r0, r8, lsl #28 │ │ │ │ - rsbeq sp, r1, ip, lsr #18 │ │ │ │ - rsbeq r1, r0, r4, ror #27 │ │ │ │ - strdeq sp, [r1], #-140 @ 0xffffff74 @ │ │ │ │ - strhteq r1, [r0], #-214 @ 0xffffff2a │ │ │ │ - rsbeq sp, r1, r2, ror #16 │ │ │ │ - rsbeq sp, r1, lr, lsr r8 │ │ │ │ - rsbeq sp, r1, sl, lsr #15 │ │ │ │ - rsbeq r1, r0, r2, ror #24 │ │ │ │ - rsbeq sp, r1, sl, ror r7 │ │ │ │ - rsbeq r1, r0, r4, lsr ip │ │ │ │ - rsbeq sp, r1, ip, asr r7 │ │ │ │ - rsbeq r1, r0, r6, lsl ip │ │ │ │ - rsbeq sp, r1, ip, lsr #14 │ │ │ │ - rsbeq r1, r0, r6, ror #23 │ │ │ │ - rsbeq sp, r1, r0, lsl r7 │ │ │ │ - rsbeq r1, r0, r8, asr #23 │ │ │ │ - strdeq sp, [r1], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r1, r0, sl, lsr #23 │ │ │ │ - ldrdeq sp, [r1], #-98 @ 0xffffff9e @ │ │ │ │ - rsbeq r1, r0, ip, lsl #23 │ │ │ │ - strhteq sp, [r1], #-100 @ 0xffffff9c │ │ │ │ - rsbeq r1, r0, ip, ror #22 │ │ │ │ - rsbeq sp, r1, sl, ror r6 │ │ │ │ - rsbeq sp, r1, lr, lsr #11 │ │ │ │ - subseq lr, pc, r6, asr #30 │ │ │ │ - strdeq sp, [r1], #-76 @ 0xffffffb4 @ │ │ │ │ - strhteq r1, [r0], #-152 @ 0xffffff68 │ │ │ │ - rsbeq sp, r1, r2, ror #9 │ │ │ │ - mlseq r0, ip, r9, r1 │ │ │ │ - rsbeq sp, r1, r8, asr #9 │ │ │ │ - rsbeq r1, r0, r2, lsl #19 │ │ │ │ - rsbeq sp, r1, lr, lsr #9 │ │ │ │ - rsbeq r1, r0, r8, ror #18 │ │ │ │ - ldrsheq sp, [pc], #-54 @ │ │ │ │ - rsbeq sp, r1, r0, lsl #9 │ │ │ │ - rsbeq r1, r0, ip, lsr r9 │ │ │ │ - subseq sp, pc, r0, lsr #7 │ │ │ │ - rsbeq sp, r1, r0, asr r4 │ │ │ │ - rsbeq r1, r0, ip, lsl #18 │ │ │ │ - rsbeq sp, r1, r0, lsr r4 │ │ │ │ - rsbeq r1, r0, sl, ror #17 │ │ │ │ - rsbeq sp, r1, r6, lsl r4 │ │ │ │ - ldrdeq r1, [r0], #-128 @ 0xffffff80 @ │ │ │ │ - ldrdeq sp, [r1], #-58 @ 0xffffffc6 @ │ │ │ │ + ldrdeq sp, [r1], #-150 @ 0xffffff6a @ │ │ │ │ + mlseq r0, r0, lr, r1 │ │ │ │ + rsbeq sp, r1, r4, ror r9 │ │ │ │ + rsbeq r1, r0, lr, lsr #28 │ │ │ │ + rsbeq sp, r1, r8, asr r9 │ │ │ │ + rsbeq r1, r0, r0, lsl lr │ │ │ │ + rsbeq sp, r1, r4, lsr r9 │ │ │ │ + rsbeq r1, r0, ip, ror #27 │ │ │ │ + rsbeq sp, r1, r4, lsl #18 │ │ │ │ + strhteq r1, [r0], #-222 @ 0xffffff22 │ │ │ │ + rsbeq sp, r1, sl, ror #16 │ │ │ │ + rsbeq sp, r1, r6, asr #16 │ │ │ │ + strhteq sp, [r1], #-114 @ 0xffffff8e │ │ │ │ + rsbeq r1, r0, sl, ror #24 │ │ │ │ + rsbeq sp, r1, r2, lsl #15 │ │ │ │ + rsbeq r1, r0, ip, lsr ip │ │ │ │ + rsbeq sp, r1, r4, ror #14 │ │ │ │ + rsbeq r1, r0, lr, lsl ip │ │ │ │ + rsbeq sp, r1, r4, lsr r7 │ │ │ │ + rsbeq r1, r0, lr, ror #23 │ │ │ │ + rsbeq sp, r1, r8, lsl r7 │ │ │ │ + ldrdeq r1, [r0], #-176 @ 0xffffff50 @ │ │ │ │ + strdeq sp, [r1], #-106 @ 0xffffff96 @ │ │ │ │ + strhteq r1, [r0], #-178 @ 0xffffff4e │ │ │ │ + ldrdeq sp, [r1], #-106 @ 0xffffff96 @ │ │ │ │ + mlseq r0, r4, fp, r1 │ │ │ │ + strhteq sp, [r1], #-108 @ 0xffffff94 │ │ │ │ + rsbeq r1, r0, r4, ror fp │ │ │ │ + rsbeq sp, r1, r2, lsl #13 │ │ │ │ + strhteq sp, [r1], #-86 @ 0xffffffaa │ │ │ │ + subseq lr, pc, lr, asr #30 │ │ │ │ + rsbeq sp, r1, r4, lsl #10 │ │ │ │ + rsbeq r1, r0, r0, asr #19 │ │ │ │ + rsbeq sp, r1, sl, ror #9 │ │ │ │ + rsbeq r1, r0, r4, lsr #19 │ │ │ │ + ldrdeq sp, [r1], #-64 @ 0xffffffc0 @ │ │ │ │ + rsbeq r1, r0, sl, lsl #19 │ │ │ │ + strhteq sp, [r1], #-70 @ 0xffffffba │ │ │ │ + rsbeq r1, r0, r0, ror r9 │ │ │ │ + ldrsheq sp, [pc], #-62 @ │ │ │ │ + rsbeq sp, r1, r8, lsl #9 │ │ │ │ + rsbeq r1, r0, r4, asr #18 │ │ │ │ + subseq sp, pc, r8, lsr #7 │ │ │ │ + rsbeq sp, r1, r8, asr r4 │ │ │ │ + rsbeq r1, r0, r4, lsl r9 │ │ │ │ + rsbeq sp, r1, r8, lsr r4 │ │ │ │ + strdeq r1, [r0], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq sp, r1, lr, lsl r4 │ │ │ │ + ldrdeq r1, [r0], #-136 @ 0xffffff78 @ │ │ │ │ + rsbeq sp, r1, r2, ror #7 │ │ │ │ andeq r0, r0, ip, ror #28 │ │ │ │ andeq r2, r0, sp, lsl #5 │ │ │ │ @ instruction: 0xffffe409 │ │ │ │ - rsbeq sp, r1, r8, ror #7 │ │ │ │ - strdeq sp, [r1], #-58 @ 0xffffffc6 @ │ │ │ │ - rsbeq sp, r1, ip, lsl #8 │ │ │ │ + strdeq sp, [r1], #-48 @ 0xffffffd0 @ │ │ │ │ + rsbeq sp, r1, r2, lsl #8 │ │ │ │ + rsbeq sp, r1, r4, lsl r4 │ │ │ │ ldrsbtcc pc, [r0], r0 @ │ │ │ │ ldrdcs pc, [r0], #131 @ 0x83 @ │ │ │ │ vmlsl.s8 q9, d1, d0 │ │ │ │ ldc 4, cr8, [r3, #352] @ 0x160 │ │ │ │ stmibvs r2!, {r1, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0x3180f892 │ │ │ │ biceq pc, r0, #3 │ │ │ │ @@ -484883,15 +484883,15 @@ │ │ │ │ stmdacs r1, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstphi r2, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ @ instruction: 0x4621683b │ │ │ │ @ instruction: 0x9e209a12 │ │ │ │ ldmdavs r0, {r0, r1, r3, r4, r7, fp, sp, lr} │ │ │ │ ldmibvs sl, {r0, r1, r3, r5, sl, lr}^ │ │ │ │ eorcs pc, r6, r2, asr r8 @ │ │ │ │ - bvs 885c40 │ │ │ │ + bvs 885c40 │ │ │ │ andsvs r3, sl, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf9f6f2a5 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls e8d888 │ │ │ │ teqls r2, #67108864 @ 0x4000000 │ │ │ │ movwcc r9, #6958 @ 0x1b2e │ │ │ │ blls 85198c │ │ │ │ @@ -484913,15 +484913,15 @@ │ │ │ │ orrseq r1, r2, r2, lsl #9 │ │ │ │ stmib r4, {r1, r2, r3, r4, r7, ip, lr}^ │ │ │ │ vsub.i8 d25, d9, d1 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vst4.32 {d22,d24,d26,d28}, [pc :128], r0 │ │ │ │ cdpls 1, 2, cr6, cr12, cr0, {4} │ │ │ │ @ instruction: 0x4630689b │ │ │ │ - bvs 87dddc │ │ │ │ + bvs 87dddc │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ bls f115b8 │ │ │ │ eorcc pc, r8, r3, asr r8 @ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ ldrsbcc pc, [r4], #131 @ 0x83 @ │ │ │ │ cdp2 2, 11, cr15, cr6, cr10, {7} │ │ │ │ ldmdbls r0, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ @@ -485058,15 +485058,15 @@ │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 120d3c8 │ │ │ │ bls cbea4c │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ subs r9, sl, lr, lsr #6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strdeq r3, [r1], #-240 @ 0xffffff10 @ │ │ │ │ + strdeq r3, [r1], #-248 @ 0xffffff08 @ │ │ │ │ ldrtmi r9, [r0], -lr, lsr #22 │ │ │ │ @ instruction: 0x464b681a │ │ │ │ stmdavc lr, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf892970d │ │ │ │ vmov.i32 , #157 @ 0x0000009d │ │ │ │ smlabbls ip, r0, r1, r0 │ │ │ │ @ instruction: 0xf892992c │ │ │ │ @@ -485436,59 +485436,59 @@ │ │ │ │ ldmdami r2!, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf62a4478 │ │ │ │ @ instruction: 0xf7fefd17 │ │ │ │ svclt 0x0000bfc2 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ - rsbeq ip, r1, r6, lsr #27 │ │ │ │ - rsbeq r1, r0, r0, ror #4 │ │ │ │ - rsbeq ip, r1, r6, lsl #27 │ │ │ │ - rsbeq r1, r0, r0, asr #4 │ │ │ │ - rsbeq ip, r1, sl, ror #26 │ │ │ │ - rsbeq r1, r0, r4, lsr #4 │ │ │ │ - rsbeq ip, r1, sl, asr #26 │ │ │ │ - rsbeq r1, r0, r4, lsl #4 │ │ │ │ - mlseq r1, r6, ip, ip │ │ │ │ - rsbeq r1, r0, r2, asr r1 │ │ │ │ - rsbeq ip, r1, sl, ror ip │ │ │ │ - rsbeq r1, r0, r6, lsr r1 │ │ │ │ - rsbeq ip, r1, r0, ror #24 │ │ │ │ - rsbeq r1, r0, ip, lsl r1 │ │ │ │ - rsbeq ip, r1, r6, asr #24 │ │ │ │ - rsbeq r1, r0, r0, lsl #2 │ │ │ │ - rsbeq ip, r1, r8, lsr #24 │ │ │ │ - rsbeq r1, r0, r2, ror #1 │ │ │ │ - rsbeq ip, r1, ip, lsl #24 │ │ │ │ - rsbeq r1, r0, r6, asr #1 │ │ │ │ - strdeq ip, [r1], #-176 @ 0xffffff50 @ │ │ │ │ - rsbeq r1, r0, sl, lsr #1 │ │ │ │ - ldrdeq ip, [r1], #-182 @ 0xffffff4a @ │ │ │ │ - mlseq r0, r0, r0, r1 │ │ │ │ - strhteq ip, [r1], #-186 @ 0xffffff46 │ │ │ │ - rsbeq r1, r0, r4, ror r0 │ │ │ │ - mlseq r1, lr, fp, ip │ │ │ │ - rsbeq r1, r0, r8, asr r0 │ │ │ │ - rsbeq ip, r1, r2, lsl #23 │ │ │ │ - rsbeq r1, r0, ip, lsr r0 │ │ │ │ - rsbeq ip, r1, r2, ror #22 │ │ │ │ - rsbeq r1, r0, lr, lsl r0 │ │ │ │ - rsbeq ip, r1, r4, asr #22 │ │ │ │ - rsbeq r1, r0, r0 │ │ │ │ - rsbeq ip, r1, r6, lsr #22 │ │ │ │ - rsbeq r0, r0, r2, ror #31 │ │ │ │ - rsbeq ip, r1, r8, lsl #22 │ │ │ │ - rsbeq r0, r0, r4, asr #31 │ │ │ │ - rsbeq ip, r1, sl, ror #21 │ │ │ │ - rsbeq r0, r0, r6, lsr #31 │ │ │ │ - rsbeq sp, r0, r6, lsl #7 │ │ │ │ - strdeq ip, [r1], #-128 @ 0xffffff80 @ │ │ │ │ - rsbeq r0, r0, ip, lsr #27 │ │ │ │ - ldrdeq ip, [r1], #-134 @ 0xffffff7a @ │ │ │ │ - mlseq r0, r0, sp, r0 │ │ │ │ + rsbeq ip, r1, lr, lsr #27 │ │ │ │ + rsbeq r1, r0, r8, ror #4 │ │ │ │ + rsbeq ip, r1, lr, lsl #27 │ │ │ │ + rsbeq r1, r0, r8, asr #4 │ │ │ │ + rsbeq ip, r1, r2, ror sp │ │ │ │ + rsbeq r1, r0, ip, lsr #4 │ │ │ │ + rsbeq ip, r1, r2, asr sp │ │ │ │ + rsbeq r1, r0, ip, lsl #4 │ │ │ │ + mlseq r1, lr, ip, ip │ │ │ │ + rsbeq r1, r0, sl, asr r1 │ │ │ │ + rsbeq ip, r1, r2, lsl #25 │ │ │ │ + rsbeq r1, r0, lr, lsr r1 │ │ │ │ + rsbeq ip, r1, r8, ror #24 │ │ │ │ + rsbeq r1, r0, r4, lsr #2 │ │ │ │ + rsbeq ip, r1, lr, asr #24 │ │ │ │ + rsbeq r1, r0, r8, lsl #2 │ │ │ │ + rsbeq ip, r1, r0, lsr ip │ │ │ │ + rsbeq r1, r0, sl, ror #1 │ │ │ │ + rsbeq ip, r1, r4, lsl ip │ │ │ │ + rsbeq r1, r0, lr, asr #1 │ │ │ │ + strdeq ip, [r1], #-184 @ 0xffffff48 @ │ │ │ │ + strhteq r1, [r0], #-2 │ │ │ │ + ldrdeq ip, [r1], #-190 @ 0xffffff42 @ │ │ │ │ + mlseq r0, r8, r0, r1 │ │ │ │ + rsbeq ip, r1, r2, asr #23 │ │ │ │ + rsbeq r1, r0, ip, ror r0 │ │ │ │ + rsbeq ip, r1, r6, lsr #23 │ │ │ │ + rsbeq r1, r0, r0, rrx │ │ │ │ + rsbeq ip, r1, sl, lsl #23 │ │ │ │ + rsbeq r1, r0, r4, asr #32 │ │ │ │ + rsbeq ip, r1, sl, ror #22 │ │ │ │ + rsbeq r1, r0, r6, lsr #32 │ │ │ │ + rsbeq ip, r1, ip, asr #22 │ │ │ │ + rsbeq r1, r0, r8 │ │ │ │ + rsbeq ip, r1, lr, lsr #22 │ │ │ │ + rsbeq r0, r0, sl, ror #31 │ │ │ │ + rsbeq ip, r1, r0, lsl fp │ │ │ │ + rsbeq r0, r0, ip, asr #31 │ │ │ │ + strdeq ip, [r1], #-162 @ 0xffffff5e @ │ │ │ │ + rsbeq r0, r0, lr, lsr #31 │ │ │ │ + rsbeq sp, r0, lr, lsl #7 │ │ │ │ + strdeq ip, [r1], #-136 @ 0xffffff78 @ │ │ │ │ + strhteq r0, [r0], #-212 @ 0xffffff2c │ │ │ │ + ldrdeq ip, [r1], #-142 @ 0xffffff72 @ │ │ │ │ + mlseq r0, r8, sp, r0 │ │ │ │ ssatcc pc, #17, pc, asr #17 @ │ │ │ │ @ instruction: 0xf8dd46d4 │ │ │ │ strbmi sl, [r4], -r0, asr #1 │ │ │ │ uxtabmi r4, r0, fp, ror #8 │ │ │ │ teqls r4, #12, 6 @ 0x30000000 │ │ │ │ ssatcc pc, #1, pc, asr #17 @ │ │ │ │ teqls r6, #2063597568 @ 0x7b000000 │ │ │ │ @@ -485910,32 +485910,32 @@ │ │ │ │ ldrmi r0, [r1], r1, lsl #8 │ │ │ │ svclt 0x0000e759 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmda r6!, {r0, r2, r4, r7, r9, sl, ip, lr, pc} │ │ │ │ cdpcc 14, 1, cr2, cr1, cr11, {0} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ - strdeq ip, [r1], #-116 @ 0xffffff8c @ │ │ │ │ - subseq sp, pc, r4, ror #21 │ │ │ │ - subseq sp, pc, ip, lsl sl @ │ │ │ │ - rsbeq r0, r0, ip, lsr #23 │ │ │ │ - strhteq ip, [r1], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq r0, r0, r8, ror r8 │ │ │ │ - rsbeq ip, r1, r8, lsl #7 │ │ │ │ - rsbeq r0, r0, r4, asr #16 │ │ │ │ - rsbeq ip, r1, sl, ror #6 │ │ │ │ - rsbeq r0, r0, r6, lsr #16 │ │ │ │ - rsbeq ip, r1, ip, asr #6 │ │ │ │ - rsbeq r0, r0, r8, lsl #16 │ │ │ │ - rsbeq ip, r1, lr, lsr #6 │ │ │ │ - rsbeq r0, r0, sl, ror #15 │ │ │ │ - rsbeq ip, r1, r0, lsl r3 │ │ │ │ - rsbeq r0, r0, ip, asr #15 │ │ │ │ - strdeq ip, [r1], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r0, r0, lr, lsr #15 │ │ │ │ + strdeq ip, [r1], #-124 @ 0xffffff84 @ │ │ │ │ + subseq sp, pc, ip, ror #21 │ │ │ │ + subseq sp, pc, r4, lsr #20 │ │ │ │ + strhteq r0, [r0], #-180 @ 0xffffff4c │ │ │ │ + rsbeq ip, r1, r4, asr #7 │ │ │ │ + rsbeq r0, r0, r0, lsl #17 │ │ │ │ + mlseq r1, r0, r3, ip │ │ │ │ + rsbeq r0, r0, ip, asr #16 │ │ │ │ + rsbeq ip, r1, r2, ror r3 │ │ │ │ + rsbeq r0, r0, lr, lsr #16 │ │ │ │ + rsbeq ip, r1, r4, asr r3 │ │ │ │ + rsbeq r0, r0, r0, lsl r8 │ │ │ │ + rsbeq ip, r1, r6, lsr r3 │ │ │ │ + strdeq r0, [r0], #-114 @ 0xffffff8e @ │ │ │ │ + rsbeq ip, r1, r8, lsl r3 │ │ │ │ + ldrdeq r0, [r0], #-116 @ 0xffffff8c @ │ │ │ │ + strdeq ip, [r1], #-42 @ 0xffffffd6 @ │ │ │ │ + strhteq r0, [r0], #-118 @ 0xffffff8a │ │ │ │ @ instruction: 0xf08e9a20 │ │ │ │ strbmi r0, [r8], r1, lsl #28 │ │ │ │ @ instruction: 0x46d19e32 │ │ │ │ bcs 23f7c4 │ │ │ │ strcs fp, [r0, #-3860] @ 0xfffff0ec │ │ │ │ streq pc, [r1, #-14] │ │ │ │ svceq 0x0000f1bb │ │ │ │ @@ -486136,32 +486136,32 @@ │ │ │ │ @ instruction: 0xffa4f629 │ │ │ │ blt ff9ac02c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ andsmi r6, r4, r6, ror #12 │ │ │ │ - rsbeq ip, r1, ip, lsr r0 │ │ │ │ - ldrdeq fp, [r1], #-254 @ 0xffffff02 @ │ │ │ │ - rsbeq fp, r1, sl, asr #29 │ │ │ │ - rsbeq r0, r0, r6, lsl #7 │ │ │ │ - rsbeq fp, r1, ip, lsr #29 │ │ │ │ - rsbeq r0, r0, r8, ror #6 │ │ │ │ - rsbeq fp, r1, lr, lsl #29 │ │ │ │ - rsbeq r0, r0, sl, asr #6 │ │ │ │ - rsbeq fp, r1, r0, ror lr │ │ │ │ - rsbeq r0, r0, ip, lsr #6 │ │ │ │ - rsbeq fp, r1, r2, asr lr │ │ │ │ - rsbeq r0, r0, lr, lsl #6 │ │ │ │ - rsbeq fp, r1, r4, lsr lr │ │ │ │ - strdeq r0, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ - rsbeq fp, r1, ip, lsl #28 │ │ │ │ - rsbeq r0, r0, r8, asr #5 │ │ │ │ - rsbeq fp, r1, lr, ror #27 │ │ │ │ - rsbeq r0, r0, sl, lsr #5 │ │ │ │ + rsbeq ip, r1, r4, asr #32 │ │ │ │ + rsbeq fp, r1, r6, ror #31 │ │ │ │ + ldrdeq fp, [r1], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq r0, r0, lr, lsl #7 │ │ │ │ + strhteq fp, [r1], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r0, r0, r0, ror r3 │ │ │ │ + mlseq r1, r6, lr, fp │ │ │ │ + rsbeq r0, r0, r2, asr r3 │ │ │ │ + rsbeq fp, r1, r8, ror lr │ │ │ │ + rsbeq r0, r0, r4, lsr r3 │ │ │ │ + rsbeq fp, r1, sl, asr lr │ │ │ │ + rsbeq r0, r0, r6, lsl r3 │ │ │ │ + rsbeq fp, r1, ip, lsr lr │ │ │ │ + strdeq r0, [r0], #-40 @ 0xffffffd8 @ │ │ │ │ + rsbeq fp, r1, r4, lsl lr │ │ │ │ + ldrdeq r0, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ + strdeq fp, [r1], #-214 @ 0xffffff2a @ │ │ │ │ + strhteq r0, [r0], #-34 @ 0xffffffde │ │ │ │ vtst.8 d25, d0, d0 │ │ │ │ vqshl.u64 d7, d23, d15 │ │ │ │ @ instruction: 0xf8dff915 │ │ │ │ stmdbls r5!, {r2, r3, r4, r5, r6, r7, r9, sl, ip, sp} │ │ │ │ ldrbtmi r2, [fp], #-520 @ 0xfffffdf8 │ │ │ │ @ instruction: 0xf6279400 │ │ │ │ ldrbmi pc, [r1], r9, lsr #28 @ │ │ │ │ @@ -486603,86 +486603,86 @@ │ │ │ │ tstpcc fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 10ac02e │ │ │ │ strtmi r4, [r1], -fp, asr #16 │ │ │ │ @ instruction: 0xf6294478 │ │ │ │ ldrb pc, [r9, #3061] @ 0xbf5 @ │ │ │ │ ... │ │ │ │ - rsbeq fp, r1, r2, asr sp │ │ │ │ - rsbeq fp, r1, r4, lsr sp │ │ │ │ - strdeq r0, [r0], #-18 @ 0xffffffee @ │ │ │ │ - mlseq r1, r2, ip, fp │ │ │ │ - rsbeq r0, r0, ip, asr #2 │ │ │ │ - rsbeq fp, r1, r4, ror ip │ │ │ │ - ldrdeq r0, [r0], #-6 @ │ │ │ │ - mlseq r1, r4, fp, fp │ │ │ │ - mlseq r1, sl, fp, fp │ │ │ │ - rsbeq r0, r0, r4, asr r0 │ │ │ │ - rsbeq fp, r1, lr, ror #22 │ │ │ │ - rsbeq r0, r0, r8, lsr #32 │ │ │ │ - rsbeq fp, r1, r4, lsr #22 │ │ │ │ - ldrdeq fp, [r1], #-172 @ 0xffffff54 @ │ │ │ │ - @ instruction: 0x005fff96 │ │ │ │ - rsbeq fp, r1, r0, asr #21 │ │ │ │ - subseq pc, pc, sl, ror pc @ │ │ │ │ - mlseq r1, r2, sl, fp │ │ │ │ - subseq pc, pc, ip, asr #30 │ │ │ │ - rsbeq fp, r1, r6, ror sl │ │ │ │ - subseq pc, pc, lr, lsr #30 │ │ │ │ - rsbeq fp, r1, r2, asr sl │ │ │ │ - subseq pc, pc, ip, lsl #30 │ │ │ │ - rsbeq fp, r1, r0, lsr sl │ │ │ │ - subseq pc, pc, r8, ror #29 │ │ │ │ - rsbeq fp, r1, r0, lsl sl │ │ │ │ - subseq pc, pc, sl, asr #29 │ │ │ │ - rsbeq fp, r1, r6, asr #19 │ │ │ │ - subseq pc, pc, r2, lsl #29 │ │ │ │ - rsbeq fp, r1, ip, lsr #19 │ │ │ │ - subseq pc, pc, r8, ror #28 │ │ │ │ - mlseq r1, r0, r9, fp │ │ │ │ - subseq pc, pc, ip, asr #28 │ │ │ │ - rsbeq fp, r1, r2, ror r9 │ │ │ │ - subseq pc, pc, lr, lsr #28 │ │ │ │ - rsbeq fp, r1, lr, lsr r9 │ │ │ │ - ldrsheq pc, [pc], #-216 @ │ │ │ │ - rsbeq fp, r1, ip, lsl #20 │ │ │ │ - rsbeq fp, r1, ip, lsr #17 │ │ │ │ - subseq pc, pc, r8, ror #26 │ │ │ │ - ldrsheq fp, [pc], #-114 @ │ │ │ │ - rsbeq fp, r1, ip, ror r8 │ │ │ │ - subseq pc, pc, r8, lsr sp @ │ │ │ │ - rsbeq fp, r1, r2, ror #16 │ │ │ │ - subseq pc, pc, lr, lsl sp @ │ │ │ │ - rsbeq fp, r1, r4, lsr r9 │ │ │ │ - rsbeq fp, r1, r8, lsl r8 │ │ │ │ - ldrsbeq pc, [pc], #-196 @ │ │ │ │ - strdeq fp, [r1], #-112 @ 0xffffff90 @ │ │ │ │ - subseq pc, pc, ip, lsr #25 │ │ │ │ - subseq fp, pc, r2, lsl r7 @ │ │ │ │ - rsbeq fp, r1, r4, asr #15 │ │ │ │ - subseq pc, pc, r0, lsl #25 │ │ │ │ - mlseq r1, r6, r8, r2 │ │ │ │ - mlseq r1, r8, r7, fp │ │ │ │ - subseq pc, pc, r4, asr ip @ │ │ │ │ - rsbeq fp, r1, lr, ror #14 │ │ │ │ - subseq pc, pc, sl, lsr #24 │ │ │ │ - rsbeq fp, r1, r4, asr #14 │ │ │ │ - subseq pc, pc, r0, lsl #24 │ │ │ │ - ldrheq ip, [pc], #-170 @ │ │ │ │ - rsbeq fp, r1, r8, lsl r7 │ │ │ │ - ldrsbeq pc, [pc], #-180 @ │ │ │ │ - subseq ip, pc, r0, lsl lr @ │ │ │ │ - rsbeq fp, r1, sl, ror #13 │ │ │ │ - subseq pc, pc, r6, lsr #23 │ │ │ │ - subseq sp, pc, r8, lsl #2 │ │ │ │ - strhteq fp, [r1], #-110 @ 0xffffff92 │ │ │ │ - subseq pc, pc, sl, ror fp @ │ │ │ │ - rsbeq r2, r1, r8, lsr #15 │ │ │ │ - mlseq r1, r0, r6, fp │ │ │ │ - subseq pc, pc, ip, asr #22 │ │ │ │ + rsbeq fp, r1, sl, asr sp │ │ │ │ + rsbeq fp, r1, ip, lsr sp │ │ │ │ + strdeq r0, [r0], #-26 @ 0xffffffe6 @ │ │ │ │ + mlseq r1, sl, ip, fp │ │ │ │ + rsbeq r0, r0, r4, asr r1 │ │ │ │ + rsbeq fp, r1, ip, ror ip │ │ │ │ + ldrdeq r0, [r0], #-14 @ │ │ │ │ + mlseq r1, ip, fp, fp │ │ │ │ + rsbeq fp, r1, r2, lsr #23 │ │ │ │ + rsbeq r0, r0, ip, asr r0 │ │ │ │ + rsbeq fp, r1, r6, ror fp │ │ │ │ + rsbeq r0, r0, r0, lsr r0 │ │ │ │ + rsbeq fp, r1, ip, lsr #22 │ │ │ │ + rsbeq fp, r1, r4, ror #21 │ │ │ │ + @ instruction: 0x005fff9e │ │ │ │ + rsbeq fp, r1, r8, asr #21 │ │ │ │ + subseq pc, pc, r2, lsl #31 │ │ │ │ + mlseq r1, sl, sl, fp │ │ │ │ + subseq pc, pc, r4, asr pc @ │ │ │ │ + rsbeq fp, r1, lr, ror sl │ │ │ │ + subseq pc, pc, r6, lsr pc @ │ │ │ │ + rsbeq fp, r1, sl, asr sl │ │ │ │ + subseq pc, pc, r4, lsl pc @ │ │ │ │ + rsbeq fp, r1, r8, lsr sl │ │ │ │ + ldrsheq pc, [pc], #-224 @ │ │ │ │ + rsbeq fp, r1, r8, lsl sl │ │ │ │ + ldrsbeq pc, [pc], #-226 @ │ │ │ │ + rsbeq fp, r1, lr, asr #19 │ │ │ │ + subseq pc, pc, sl, lsl #29 │ │ │ │ + strhteq fp, [r1], #-148 @ 0xffffff6c │ │ │ │ + subseq pc, pc, r0, ror lr @ │ │ │ │ + mlseq r1, r8, r9, fp │ │ │ │ + subseq pc, pc, r4, asr lr @ │ │ │ │ + rsbeq fp, r1, sl, ror r9 │ │ │ │ + subseq pc, pc, r6, lsr lr @ │ │ │ │ + rsbeq fp, r1, r6, asr #18 │ │ │ │ + subseq pc, pc, r0, lsl #28 │ │ │ │ + rsbeq fp, r1, r4, lsl sl │ │ │ │ + strhteq fp, [r1], #-132 @ 0xffffff7c │ │ │ │ + subseq pc, pc, r0, ror sp @ │ │ │ │ + ldrsheq fp, [pc], #-122 @ │ │ │ │ + rsbeq fp, r1, r4, lsl #17 │ │ │ │ + subseq pc, pc, r0, asr #26 │ │ │ │ + rsbeq fp, r1, sl, ror #16 │ │ │ │ + subseq pc, pc, r6, lsr #26 │ │ │ │ + rsbeq fp, r1, ip, lsr r9 │ │ │ │ + rsbeq fp, r1, r0, lsr #16 │ │ │ │ + ldrsbeq pc, [pc], #-204 @ │ │ │ │ + strdeq fp, [r1], #-120 @ 0xffffff88 @ │ │ │ │ + ldrheq pc, [pc], #-196 @ │ │ │ │ + subseq fp, pc, sl, lsl r7 @ │ │ │ │ + rsbeq fp, r1, ip, asr #15 │ │ │ │ + subseq pc, pc, r8, lsl #25 │ │ │ │ + mlseq r1, lr, r8, r2 │ │ │ │ + rsbeq fp, r1, r0, lsr #15 │ │ │ │ + subseq pc, pc, ip, asr ip @ │ │ │ │ + rsbeq fp, r1, r6, ror r7 │ │ │ │ + subseq pc, pc, r2, lsr ip @ │ │ │ │ + rsbeq fp, r1, ip, asr #14 │ │ │ │ + subseq pc, pc, r8, lsl #24 │ │ │ │ + subseq ip, pc, r2, asr #21 │ │ │ │ + rsbeq fp, r1, r0, lsr #14 │ │ │ │ + ldrsbeq pc, [pc], #-188 @ │ │ │ │ + subseq ip, pc, r8, lsl lr @ │ │ │ │ + strdeq fp, [r1], #-98 @ 0xffffff9e @ │ │ │ │ + subseq pc, pc, lr, lsr #23 │ │ │ │ + subseq sp, pc, r0, lsl r1 @ │ │ │ │ + rsbeq fp, r1, r6, asr #13 │ │ │ │ + subseq pc, pc, r2, lsl #23 │ │ │ │ + strhteq r2, [r1], #-112 @ 0xffffff90 │ │ │ │ + mlseq r1, r8, r6, fp │ │ │ │ + subseq pc, pc, r4, asr fp @ │ │ │ │ vceq.i16 d22, d5, d16 │ │ │ │ strmi pc, [r4], -pc, lsr #24 │ │ │ │ andle r2, ip, r1, lsl #16 │ │ │ │ vadd.i8 q10, q8, q9 │ │ │ │ ldrbtmi r3, [r8], #-286 @ 0xfffffee2 │ │ │ │ @ instruction: 0xf629300c │ │ │ │ stmiami r0!, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -486905,47 +486905,47 @@ │ │ │ │ vadd.i8 d20, d0, d21 │ │ │ │ ldrbtmi r3, [r8], #-314 @ 0xfffffec6 │ │ │ │ @ instruction: 0xf629300c │ │ │ │ stmdami r3!, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf996f629 │ │ │ │ bllt 20acc50 │ │ │ │ - rsbeq fp, r1, r2, asr #10 │ │ │ │ - ldrsheq pc, [pc], #-158 @ │ │ │ │ - rsbeq fp, r1, r6, ror #8 │ │ │ │ - subseq pc, pc, r2, lsr #18 │ │ │ │ - rsbeq fp, r1, ip, asr #8 │ │ │ │ - subseq pc, pc, r8, lsl #18 │ │ │ │ - subseq ip, pc, r8, lsr r7 @ │ │ │ │ - rsbeq fp, r1, lr, lsl r4 │ │ │ │ - ldrsbeq pc, [pc], #-138 @ │ │ │ │ - rsbeq fp, r1, r4, lsl #8 │ │ │ │ - subseq pc, pc, r0, asr #17 │ │ │ │ - rsbeq fp, r1, sl, ror #7 │ │ │ │ - subseq pc, pc, r6, lsr #17 │ │ │ │ - subseq ip, pc, ip, lsl #13 │ │ │ │ - strhteq fp, [r1], #-58 @ 0xffffffc6 │ │ │ │ - subseq pc, pc, r6, ror r8 @ │ │ │ │ - ldrheq ip, [pc], #-100 @ │ │ │ │ - rsbeq fp, r1, sl, asr r3 │ │ │ │ - subseq pc, pc, r6, lsl r8 @ │ │ │ │ - rsbeq fp, r1, r2, lsl r3 │ │ │ │ - subseq pc, pc, lr, asr #15 │ │ │ │ - strdeq fp, [r1], #-40 @ 0xffffffd8 @ │ │ │ │ - ldrheq pc, [pc], #-116 @ │ │ │ │ - rsbeq fp, r1, r6, asr #5 │ │ │ │ - rsbeq fp, r1, ip, asr r2 │ │ │ │ - subseq pc, pc, r8, lsl r7 @ │ │ │ │ - rsbeq fp, r1, r0, asr #4 │ │ │ │ - ldrsheq pc, [pc], #-108 @ │ │ │ │ - subseq ip, pc, r2, ror #10 │ │ │ │ - rsbeq fp, r1, r2, lsl r2 │ │ │ │ - subseq pc, pc, lr, asr #13 │ │ │ │ - ldrdeq fp, [r1], #-18 @ 0xffffffee @ │ │ │ │ - subseq pc, pc, lr, lsl #13 │ │ │ │ + rsbeq fp, r1, sl, asr #10 │ │ │ │ + subseq pc, pc, r6, lsl #20 │ │ │ │ + rsbeq fp, r1, lr, ror #8 │ │ │ │ + subseq pc, pc, sl, lsr #18 │ │ │ │ + rsbeq fp, r1, r4, asr r4 │ │ │ │ + subseq pc, pc, r0, lsl r9 @ │ │ │ │ + subseq ip, pc, r0, asr #14 │ │ │ │ + rsbeq fp, r1, r6, lsr #8 │ │ │ │ + subseq pc, pc, r2, ror #17 │ │ │ │ + rsbeq fp, r1, ip, lsl #8 │ │ │ │ + subseq pc, pc, r8, asr #17 │ │ │ │ + strdeq fp, [r1], #-50 @ 0xffffffce @ │ │ │ │ + subseq pc, pc, lr, lsr #17 │ │ │ │ + @ instruction: 0x005fc694 │ │ │ │ + rsbeq fp, r1, r2, asr #7 │ │ │ │ + subseq pc, pc, lr, ror r8 @ │ │ │ │ + ldrheq ip, [pc], #-108 @ │ │ │ │ + rsbeq fp, r1, r2, ror #6 │ │ │ │ + subseq pc, pc, lr, lsl r8 @ │ │ │ │ + rsbeq fp, r1, sl, lsl r3 │ │ │ │ + ldrsbeq pc, [pc], #-118 @ │ │ │ │ + rsbeq fp, r1, r0, lsl #6 │ │ │ │ + ldrheq pc, [pc], #-124 @ │ │ │ │ + rsbeq fp, r1, lr, asr #5 │ │ │ │ + rsbeq fp, r1, r4, ror #4 │ │ │ │ + subseq pc, pc, r0, lsr #14 │ │ │ │ + rsbeq fp, r1, r8, asr #4 │ │ │ │ + subseq pc, pc, r4, lsl #14 │ │ │ │ + subseq ip, pc, sl, ror #10 │ │ │ │ + rsbeq fp, r1, sl, lsl r2 │ │ │ │ + ldrsbeq pc, [pc], #-102 @ │ │ │ │ + ldrdeq fp, [r1], #-26 @ 0xffffffe6 @ │ │ │ │ + @ instruction: 0x005ff696 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2aa198 >::_M_default_append(unsigned int)@@Base+0x24894> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, lr, lsl #16 │ │ │ │ bvs fe62a510 │ │ │ │ @@ -487341,73 +487341,73 @@ │ │ │ │ bvc ffa411c8 │ │ │ │ svccc 0x00efae14 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ rsbeq pc, sl, r2, lsl fp @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq sl, [r1], #-224 @ 0xffffff20 @ │ │ │ │ + strdeq sl, [r1], #-232 @ 0xffffff18 @ │ │ │ │ @ instruction: 0xffffc5cb │ │ │ │ - rsbeq sl, r1, r0, ror #31 │ │ │ │ - rsbeq sl, r1, r2, ror #29 │ │ │ │ + rsbeq sl, r1, r8, ror #31 │ │ │ │ + rsbeq sl, r1, sl, ror #29 │ │ │ │ @ instruction: 0x000004b3 │ │ │ │ - mlseq r1, ip, lr, sl │ │ │ │ - subseq pc, pc, r8, asr r3 @ │ │ │ │ + rsbeq sl, r1, r4, lsr #29 │ │ │ │ + subseq pc, pc, r0, ror #6 │ │ │ │ rsbeq pc, sl, r2, ror sl @ │ │ │ │ - rsbeq sl, r1, r8, ror #28 │ │ │ │ - subseq pc, pc, r4, lsr #6 │ │ │ │ + rsbeq sl, r1, r0, ror lr │ │ │ │ + subseq pc, pc, ip, lsr #6 │ │ │ │ @ instruction: 0xffffbebb │ │ │ │ - rsbeq r3, r1, lr, ror #29 │ │ │ │ - rsbeq sl, r1, r0, ror pc │ │ │ │ - rsbeq sl, r1, r0, lsl #28 │ │ │ │ - ldrheq pc, [pc], #-44 @ │ │ │ │ - rsbeq sl, r1, r6, ror #27 │ │ │ │ - subseq pc, pc, r2, lsr #5 │ │ │ │ - rsbeq sl, r1, r4, lsr #30 │ │ │ │ + strdeq r3, [r1], #-230 @ 0xffffff1a @ │ │ │ │ + rsbeq sl, r1, r8, ror pc │ │ │ │ + rsbeq sl, r1, r8, lsl #28 │ │ │ │ + subseq pc, pc, r4, asr #5 │ │ │ │ + rsbeq sl, r1, lr, ror #27 │ │ │ │ + subseq pc, pc, sl, lsr #5 │ │ │ │ + rsbeq sl, r1, ip, lsr #30 │ │ │ │ + rsbeq sl, r1, lr, asr pc │ │ │ │ rsbeq sl, r1, r6, asr pc │ │ │ │ - rsbeq sl, r1, lr, asr #30 │ │ │ │ + rsbeq sl, r1, ip, ror pc │ │ │ │ + rsbeq sl, r1, ip, ror sp │ │ │ │ + subseq pc, pc, r8, lsr r2 @ │ │ │ │ + rsbeq sl, r1, r2, ror #26 │ │ │ │ + subseq pc, pc, lr, lsl r2 @ │ │ │ │ rsbeq sl, r1, r4, ror pc │ │ │ │ - rsbeq sl, r1, r4, ror sp │ │ │ │ - subseq pc, pc, r0, lsr r2 @ │ │ │ │ - rsbeq sl, r1, sl, asr sp │ │ │ │ - subseq pc, pc, r6, lsl r2 @ │ │ │ │ - rsbeq sl, r1, ip, ror #30 │ │ │ │ - rsbeq sl, r1, r8, lsr #30 │ │ │ │ - rsbeq sl, r1, r8, lsl sp │ │ │ │ - ldrsbeq pc, [pc], #-20 @ │ │ │ │ + rsbeq sl, r1, r0, lsr pc │ │ │ │ + rsbeq sl, r1, r0, lsr #26 │ │ │ │ + ldrsbeq pc, [pc], #-28 @ │ │ │ │ + rsbeq sl, r1, r4, asr #30 │ │ │ │ + rsbeq sl, r1, r8, ror #30 │ │ │ │ + ldrdeq sl, [r1], #-200 @ 0xffffff38 @ │ │ │ │ + @ instruction: 0x005ff194 │ │ │ │ + strhteq sl, [r1], #-202 @ 0xffffff36 │ │ │ │ + subseq pc, pc, r4, ror r1 @ │ │ │ │ + rsbeq sl, r1, r2, lsr pc │ │ │ │ rsbeq sl, r1, ip, lsr pc │ │ │ │ - rsbeq sl, r1, r0, ror #30 │ │ │ │ - ldrdeq sl, [r1], #-192 @ 0xffffff40 @ │ │ │ │ - subseq pc, pc, ip, lsl #3 │ │ │ │ - strhteq sl, [r1], #-194 @ 0xffffff3e │ │ │ │ - subseq pc, pc, ip, ror #2 │ │ │ │ - rsbeq sl, r1, sl, lsr #30 │ │ │ │ - rsbeq sl, r1, r4, lsr pc │ │ │ │ - rsbeq sl, r1, ip, ror #24 │ │ │ │ - subseq pc, pc, r8, lsr #2 │ │ │ │ - rsbeq r4, r1, lr, lsr #6 │ │ │ │ + rsbeq sl, r1, r4, ror ip │ │ │ │ + subseq pc, pc, r0, lsr r1 @ │ │ │ │ + rsbeq r4, r1, r6, lsr r3 │ │ │ │ + rsbeq sl, r1, r8, lsl #30 │ │ │ │ + rsbeq sl, r1, r6, lsr ip │ │ │ │ + ldrsheq pc, [pc], #-2 @ │ │ │ │ + strdeq sl, [r1], #-226 @ 0xffffff1e @ │ │ │ │ + rsbeq sl, r1, r0, lsr #30 │ │ │ │ + strdeq sl, [r1], #-188 @ 0xffffff44 @ │ │ │ │ + ldrheq pc, [pc], #-8 @ │ │ │ │ rsbeq sl, r1, r0, lsl #30 │ │ │ │ - rsbeq sl, r1, lr, lsr #24 │ │ │ │ - subseq pc, pc, sl, ror #1 │ │ │ │ - rsbeq sl, r1, sl, ror #29 │ │ │ │ - rsbeq sl, r1, r8, lsl pc │ │ │ │ - strdeq sl, [r1], #-180 @ 0xffffff4c @ │ │ │ │ - ldrheq pc, [pc], #-0 @ │ │ │ │ - strdeq sl, [r1], #-232 @ 0xffffff18 @ │ │ │ │ - rsbeq sl, r1, lr, lsl pc │ │ │ │ - strhteq sl, [r1], #-186 @ 0xffffff46 │ │ │ │ - subseq pc, pc, r6, ror r0 @ │ │ │ │ - rsbeq sl, r1, r2, lsl #30 │ │ │ │ - rsbeq sl, r1, r4, asr pc │ │ │ │ - rsbeq sl, r1, ip, ror fp │ │ │ │ - subseq pc, pc, r8, lsr r0 @ │ │ │ │ - rsbeq r4, r1, sl, lsr r3 │ │ │ │ - rsbeq sl, r1, lr, lsr #30 │ │ │ │ - rsbeq sl, r1, sl, lsr fp │ │ │ │ - ldrsheq lr, [pc], #-246 @ │ │ │ │ + rsbeq sl, r1, r6, lsr #30 │ │ │ │ + rsbeq sl, r1, r2, asr #23 │ │ │ │ + subseq pc, pc, lr, ror r0 @ │ │ │ │ + rsbeq sl, r1, sl, lsl #30 │ │ │ │ + rsbeq sl, r1, ip, asr pc │ │ │ │ + rsbeq sl, r1, r4, lsl #23 │ │ │ │ + subseq pc, pc, r0, asr #32 │ │ │ │ + rsbeq r4, r1, r2, asr #6 │ │ │ │ + rsbeq sl, r1, r6, lsr pc │ │ │ │ + rsbeq sl, r1, r2, asr #22 │ │ │ │ + ldrsheq lr, [pc], #-254 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed46620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -487417,16 +487417,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [sl], {40} @ 0x28 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6284478 │ │ │ │ blls 26eaa8 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq sl, [r1], #-144 @ 0xffffff70 @ │ │ │ │ - subseq lr, pc, ip, lsl #29 │ │ │ │ + ldrdeq sl, [r1], #-152 @ 0xffffff68 @ │ │ │ │ + @ instruction: 0x005fee94 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed4666c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx 72bd64 │ │ │ │ blvc 4aaaf8 │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ @@ -487481,19 +487481,19 @@ │ │ │ │ @ instruction: 0xf628300c │ │ │ │ stmdami r9, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ ldc2 6, cr15, [r2, #-160] @ 0xffffff60 │ │ │ │ ldrb r9, [sp, r3, lsl #22] │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbeq sl, r1, ip, lsr #26 │ │ │ │ - rsbeq sl, r1, ip, lsl sp │ │ │ │ - subseq lr, pc, r8, asr #27 │ │ │ │ - ldrdeq sl, [r1], #-202 @ 0xffffff36 @ │ │ │ │ - subseq lr, pc, r6, lsl #27 │ │ │ │ + rsbeq sl, r1, r4, lsr sp │ │ │ │ + rsbeq sl, r1, r4, lsr #26 │ │ │ │ + ldrsbeq lr, [pc], #-208 @ │ │ │ │ + rsbeq sl, r1, r2, ror #25 │ │ │ │ + subseq lr, pc, lr, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed46780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ vmin.u d4, d11, d12 │ │ │ │ stmdacs r5, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r8], -fp │ │ │ │ @@ -487509,16 +487509,16 @@ │ │ │ │ bicne pc, fp, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [ip], {40} @ 0x28 │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf6284478 │ │ │ │ @ instruction: 0x4620fcd7 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - rsbeq sl, r1, r4, ror #24 │ │ │ │ - subseq lr, pc, r0, lsl sp @ │ │ │ │ + rsbeq sl, r1, ip, ror #24 │ │ │ │ + subseq lr, pc, r8, lsl sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed467e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7b356c │ │ │ │ blmi 7db804 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -487540,15 +487540,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf622bd30 │ │ │ │ svclt 0x0000e92a │ │ │ │ rsbeq pc, sl, sl, lsl #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sl, r1, lr, ror #23 │ │ │ │ + strdeq sl, [r1], #-182 @ 0xffffff4a @ │ │ │ │ ldrdeq pc, [sl], #-48 @ 0xffffffd0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed46860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf918f23b │ │ │ │ @@ -487592,21 +487592,21 @@ │ │ │ │ vadd.i8 d20, d0, d11 │ │ │ │ ldrbtmi r1, [r8], #-425 @ 0xfffffe57 │ │ │ │ @ instruction: 0xf628300c │ │ │ │ stmdami r9, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2 6, cr15, [r0], #-160 @ 0xffffff60 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ - rsbeq sl, r1, lr, ror fp │ │ │ │ - rsbeq sl, r1, lr, ror #22 │ │ │ │ - subseq lr, pc, sl, lsl ip @ │ │ │ │ - rsbeq sl, r1, r6, asr fp │ │ │ │ - subseq lr, pc, r2, lsl #24 │ │ │ │ - rsbeq sl, r1, r6, lsl fp │ │ │ │ - subseq lr, pc, r2, asr #23 │ │ │ │ + rsbeq sl, r1, r6, lsl #23 │ │ │ │ + rsbeq sl, r1, r6, ror fp │ │ │ │ + subseq lr, pc, r2, lsr #24 │ │ │ │ + rsbeq sl, r1, lr, asr fp │ │ │ │ + subseq lr, pc, sl, lsl #24 │ │ │ │ + rsbeq sl, r1, lr, lsl fp │ │ │ │ + subseq lr, pc, sl, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed46944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi r2, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ vqshl.u64 q2, , q5 │ │ │ │ vmls.f16 , , │ │ │ │ @@ -487621,17 +487621,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf628300c │ │ │ │ stmdami r6, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 2d02e │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - ldrdeq r7, [r1], #-120 @ 0xffffff88 @ │ │ │ │ - rsbeq sl, r1, r6, lsr #21 │ │ │ │ - subseq lr, pc, r2, asr fp @ │ │ │ │ + rsbeq r7, r1, r0, ror #15 │ │ │ │ + rsbeq sl, r1, lr, lsr #21 │ │ │ │ + subseq lr, pc, sl, asr fp @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4aac60 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ ldrmi fp, [r5], -r9, lsr #1 │ │ │ │ @ instruction: 0xf8df4690 │ │ │ │ @@ -488421,120 +488421,120 @@ │ │ │ │ svclt 0x0000b9ff │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ... │ │ │ │ rsbeq pc, sl, r8, lsr r2 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq pc, [sl], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r1, r2, r6, asr r6 │ │ │ │ - rsbeq sl, r1, r8, ror #15 │ │ │ │ - rsbeq sl, r1, r6, lsl r7 │ │ │ │ - subseq lr, pc, r0, asr #15 │ │ │ │ - rsbeq sl, r1, ip, lsl #13 │ │ │ │ - subseq lr, pc, r6, lsr r7 @ │ │ │ │ - rsbeq sl, r1, r6, asr r6 │ │ │ │ - subseq lr, pc, r0, lsl #14 │ │ │ │ - rsbeq sl, r1, ip, lsr #12 │ │ │ │ - ldrsbeq lr, [pc], #-102 @ │ │ │ │ - strdeq sl, [r1], #-94 @ 0xffffffa2 @ │ │ │ │ - subseq lr, pc, r8, lsr #13 │ │ │ │ - rsbeq sl, r1, r0, ror #11 │ │ │ │ - subseq lr, pc, sl, lsl #13 │ │ │ │ - rsbeq sl, r1, ip, lsr #11 │ │ │ │ - subseq lr, pc, r6, asr r6 @ │ │ │ │ - subseq fp, pc, r4, lsl #9 │ │ │ │ - rsbeq sl, r1, r8, ror r5 │ │ │ │ - subseq lr, pc, r2, lsr #12 │ │ │ │ - rsbeq sl, r1, r8, asr r5 │ │ │ │ - subseq lr, pc, r2, lsl #12 │ │ │ │ - rsbeq sl, r1, r2, lsl r5 │ │ │ │ - rsbeq r7, r1, r2, lsl r2 │ │ │ │ - rsbeq sl, r1, sl, ror #9 │ │ │ │ - @ instruction: 0x005fe594 │ │ │ │ - subseq fp, pc, r0, ror #7 │ │ │ │ - strhteq sl, [r1], #-68 @ 0xffffffbc │ │ │ │ - subseq lr, pc, lr, asr r5 @ │ │ │ │ + rsbeq r1, r2, lr, asr r6 │ │ │ │ + strdeq sl, [r1], #-112 @ 0xffffff90 @ │ │ │ │ + rsbeq sl, r1, lr, lsl r7 │ │ │ │ + subseq lr, pc, r8, asr #15 │ │ │ │ + mlseq r1, r4, r6, sl │ │ │ │ + subseq lr, pc, lr, lsr r7 @ │ │ │ │ + rsbeq sl, r1, lr, asr r6 │ │ │ │ + subseq lr, pc, r8, lsl #14 │ │ │ │ + rsbeq sl, r1, r4, lsr r6 │ │ │ │ + ldrsbeq lr, [pc], #-110 @ │ │ │ │ + rsbeq sl, r1, r6, lsl #12 │ │ │ │ + ldrheq lr, [pc], #-96 @ │ │ │ │ + rsbeq sl, r1, r8, ror #11 │ │ │ │ + @ instruction: 0x005fe692 │ │ │ │ + strhteq sl, [r1], #-84 @ 0xffffffac │ │ │ │ + subseq lr, pc, lr, asr r6 @ │ │ │ │ + subseq fp, pc, ip, lsl #9 │ │ │ │ + rsbeq sl, r1, r0, lsl #11 │ │ │ │ + subseq lr, pc, sl, lsr #12 │ │ │ │ + rsbeq sl, r1, r0, ror #10 │ │ │ │ + subseq lr, pc, sl, lsl #12 │ │ │ │ + rsbeq sl, r1, sl, lsl r5 │ │ │ │ + rsbeq r7, r1, sl, lsl r2 │ │ │ │ + strdeq sl, [r1], #-66 @ 0xffffffbe @ │ │ │ │ + @ instruction: 0x005fe59c │ │ │ │ + subseq fp, pc, r8, ror #7 │ │ │ │ + strhteq sl, [r1], #-76 @ 0xffffffb4 │ │ │ │ + subseq lr, pc, r6, ror #10 │ │ │ │ @ instruction: 0xfffff7e9 │ │ │ │ - ldrdeq sl, [r1], #-72 @ 0xffffffb8 @ │ │ │ │ - rsbeq sl, r1, r8, lsr #9 │ │ │ │ - ldrheq r9, [pc], #-252 @ │ │ │ │ - rsbeq sl, r1, r2, asr r4 │ │ │ │ - ldrsheq lr, [pc], #-76 @ │ │ │ │ - rsbeq sl, r1, r6, lsr r4 │ │ │ │ - subseq lr, pc, r0, ror #9 │ │ │ │ - rsbeq r1, r1, r6, lsr #15 │ │ │ │ - ldrdeq sl, [r1], #-62 @ 0xffffffc2 @ │ │ │ │ - subseq lr, pc, r8, lsl #9 │ │ │ │ - subseq r9, pc, ip, ror #29 │ │ │ │ - rsbeq sl, r1, ip, lsr #7 │ │ │ │ - subseq lr, pc, r6, asr r4 @ │ │ │ │ - rsbeq sl, r1, lr, lsl #7 │ │ │ │ - subseq lr, pc, r8, lsr r4 @ │ │ │ │ - rsbeq r1, r1, lr, lsr #14 │ │ │ │ - rsbeq sl, r1, sl, asr r3 │ │ │ │ - subseq lr, pc, r4, lsl #8 │ │ │ │ - rsbeq sl, r1, r8, lsr r3 │ │ │ │ - subseq lr, pc, r0, ror #7 │ │ │ │ - rsbeq sl, r1, ip, lsl #6 │ │ │ │ - ldrheq lr, [pc], #-54 @ │ │ │ │ - rsbeq sl, r1, sl, ror #5 │ │ │ │ - rsbeq sl, r1, r6, lsr r3 │ │ │ │ - rsbeq r0, r1, sl, lsr #31 │ │ │ │ - strhteq sl, [r1], #-42 @ 0xffffffd6 │ │ │ │ - subseq lr, pc, r4, ror #6 │ │ │ │ - rsbeq sl, r1, r0, lsl #5 │ │ │ │ - subseq lr, pc, sl, lsr #6 │ │ │ │ - rsbeq sl, r1, r4, asr r2 │ │ │ │ - ldrsheq lr, [pc], #-46 @ │ │ │ │ - rsbeq sl, r1, r2, lsr #4 │ │ │ │ - subseq lr, pc, ip, asr #5 │ │ │ │ - mlseq r1, ip, r1, r6 │ │ │ │ - mlseq r1, sl, r1, r6 │ │ │ │ - rsbeq r9, r2, ip, ror sp │ │ │ │ - rsbeq r1, r1, r6, asr pc │ │ │ │ - rsbeq sl, r1, ip, lsr #3 │ │ │ │ - subseq lr, pc, r6, asr r2 @ │ │ │ │ - rsbeq sl, r1, ip, ror r1 │ │ │ │ - subseq lr, pc, r6, lsr #4 │ │ │ │ - rsbeq r3, r1, ip, lsl #14 │ │ │ │ - rsbeq sl, r1, lr, lsr #2 │ │ │ │ - ldrsbeq lr, [pc], #-24 @ │ │ │ │ - rsbeq sl, r1, r0, lsl r1 │ │ │ │ - ldrheq lr, [pc], #-26 @ │ │ │ │ - subseq r6, pc, r0, ror #3 │ │ │ │ - subseq lr, pc, r6, lsr #6 │ │ │ │ - rsbeq r4, r1, r2, lsr #1 │ │ │ │ - rsbeq sl, r1, ip, lsr r1 │ │ │ │ - rsbeq r6, r1, r8, lsl r0 │ │ │ │ - rsbeq r9, r1, ip, lsr pc │ │ │ │ - subseq sp, pc, r8, ror #31 │ │ │ │ - rsbeq r9, r1, ip, ror #29 │ │ │ │ - @ instruction: 0x005fdf98 │ │ │ │ - ldrdeq r9, [r1], #-224 @ 0xffffff20 @ │ │ │ │ - subseq sp, pc, ip, ror pc @ │ │ │ │ - strhteq r9, [r1], #-228 @ 0xffffff1c │ │ │ │ - subseq sp, pc, r0, ror #30 │ │ │ │ - rsbeq r9, r1, r4, lsl #29 │ │ │ │ - subseq sp, pc, r0, lsr pc @ │ │ │ │ - rsbeq r9, r1, r8, asr lr │ │ │ │ - subseq sp, pc, r4, lsl #30 │ │ │ │ - rsbeq r9, r1, ip, lsr lr │ │ │ │ - subseq sp, pc, r8, ror #29 │ │ │ │ + rsbeq sl, r1, r0, ror #9 │ │ │ │ + strhteq sl, [r1], #-64 @ 0xffffffc0 │ │ │ │ + subseq r9, pc, r4, asr #31 │ │ │ │ + rsbeq sl, r1, sl, asr r4 │ │ │ │ + subseq lr, pc, r4, lsl #10 │ │ │ │ + rsbeq sl, r1, lr, lsr r4 │ │ │ │ + subseq lr, pc, r8, ror #9 │ │ │ │ + rsbeq r1, r1, lr, lsr #15 │ │ │ │ + rsbeq sl, r1, r6, ror #7 │ │ │ │ + @ instruction: 0x005fe490 │ │ │ │ + ldrsheq r9, [pc], #-228 @ │ │ │ │ + strhteq sl, [r1], #-52 @ 0xffffffcc │ │ │ │ + subseq lr, pc, lr, asr r4 @ │ │ │ │ + mlseq r1, r6, r3, sl │ │ │ │ + subseq lr, pc, r0, asr #8 │ │ │ │ + rsbeq r1, r1, r6, lsr r7 │ │ │ │ + rsbeq sl, r1, r2, ror #6 │ │ │ │ + subseq lr, pc, ip, lsl #8 │ │ │ │ + rsbeq sl, r1, r0, asr #6 │ │ │ │ + subseq lr, pc, r8, ror #7 │ │ │ │ + rsbeq sl, r1, r4, lsl r3 │ │ │ │ + ldrheq lr, [pc], #-62 @ │ │ │ │ + strdeq sl, [r1], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq sl, r1, lr, lsr r3 │ │ │ │ + strhteq r0, [r1], #-242 @ 0xffffff0e │ │ │ │ + rsbeq sl, r1, r2, asr #5 │ │ │ │ + subseq lr, pc, ip, ror #6 │ │ │ │ + rsbeq sl, r1, r8, lsl #5 │ │ │ │ + subseq lr, pc, r2, lsr r3 @ │ │ │ │ + rsbeq sl, r1, ip, asr r2 │ │ │ │ + subseq lr, pc, r6, lsl #6 │ │ │ │ + rsbeq sl, r1, sl, lsr #4 │ │ │ │ + ldrsbeq lr, [pc], #-36 @ │ │ │ │ + rsbeq r6, r1, r4, lsr #3 │ │ │ │ + rsbeq r6, r1, r2, lsr #3 │ │ │ │ + rsbeq r9, r2, r4, lsl #27 │ │ │ │ + rsbeq r1, r1, lr, asr pc │ │ │ │ + strhteq sl, [r1], #-20 @ 0xffffffec │ │ │ │ + subseq lr, pc, lr, asr r2 @ │ │ │ │ + rsbeq sl, r1, r4, lsl #3 │ │ │ │ + subseq lr, pc, lr, lsr #4 │ │ │ │ + rsbeq r3, r1, r4, lsl r7 │ │ │ │ + rsbeq sl, r1, r6, lsr r1 │ │ │ │ + subseq lr, pc, r0, ror #3 │ │ │ │ + rsbeq sl, r1, r8, lsl r1 │ │ │ │ + subseq lr, pc, r2, asr #3 │ │ │ │ + subseq r6, pc, r8, ror #3 │ │ │ │ + subseq lr, pc, lr, lsr #6 │ │ │ │ + rsbeq r4, r1, sl, lsr #1 │ │ │ │ + rsbeq sl, r1, r4, asr #2 │ │ │ │ + rsbeq r6, r1, r0, lsr #32 │ │ │ │ + rsbeq r9, r1, r4, asr #30 │ │ │ │ + ldrsheq sp, [pc], #-240 @ │ │ │ │ + strdeq r9, [r1], #-228 @ 0xffffff1c @ │ │ │ │ + subseq sp, pc, r0, lsr #31 │ │ │ │ + ldrdeq r9, [r1], #-232 @ 0xffffff18 @ │ │ │ │ + subseq sp, pc, r4, lsl #31 │ │ │ │ + strhteq r9, [r1], #-236 @ 0xffffff14 │ │ │ │ + subseq sp, pc, r8, ror #30 │ │ │ │ + rsbeq r9, r1, ip, lsl #29 │ │ │ │ + subseq sp, pc, r8, lsr pc @ │ │ │ │ + rsbeq r9, r1, r0, ror #28 │ │ │ │ + subseq sp, pc, ip, lsl #30 │ │ │ │ + rsbeq r9, r1, r4, asr #28 │ │ │ │ + ldrsheq sp, [pc], #-224 @ │ │ │ │ vceq.i8 d25, d6, d6 │ │ │ │ ldmdals r6, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ blx fea2d2f0 │ │ │ │ stmdacs r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8dfd00d │ │ │ │ vst3.16 {d16-d18}, [pc :256], r8 │ │ │ │ ldrbtmi r7, [r8], #-371 @ 0xfffffe8d │ │ │ │ @ instruction: 0xf627300c │ │ │ │ @ instruction: 0xf8dffc25 │ │ │ │ strtmi r0, [r9], -ip, ror #8 │ │ │ │ @ instruction: 0xf6274478 │ │ │ │ - blls 86f93c │ │ │ │ + blls 86f93c │ │ │ │ rsceq pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ ldmdals r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ vabd.u d9, d4, d1 │ │ │ │ strmi pc, [r5], -r3, asr #20 │ │ │ │ cmple r7, r1, lsl #16 │ │ │ │ @@ -488805,48 +488805,48 @@ │ │ │ │ ldmdbls pc, {r1, r4, r6, r8, ip, lr, pc} @ │ │ │ │ blls 9ffa08 │ │ │ │ addmi r1, ip, #823296 @ 0xc9000 │ │ │ │ ldrtmi sp, [r4], -sl, ror #21 │ │ │ │ svclt 0x0000e772 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r9, r1, r6, ror ip │ │ │ │ - subseq sp, pc, r0, lsr #26 │ │ │ │ - rsbeq r9, r1, r2, ror #23 │ │ │ │ - subseq sp, pc, lr, lsl #25 │ │ │ │ - rsbeq r9, r1, sl, asr #23 │ │ │ │ - subseq sp, pc, r6, ror ip @ │ │ │ │ - rsbeq r9, r1, lr, lsr #23 │ │ │ │ - subseq sp, pc, sl, asr ip @ │ │ │ │ - rsbeq r9, r1, lr, ror fp │ │ │ │ - subseq sp, pc, sl, lsr #24 │ │ │ │ - rsbeq r9, r1, lr, asr #22 │ │ │ │ - ldrsheq sp, [pc], #-186 @ │ │ │ │ - rsbeq r9, r1, r2, lsr fp │ │ │ │ - ldrsbeq sp, [pc], #-190 @ │ │ │ │ - strdeq r9, [r1], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r9, r1, sl, ror #20 │ │ │ │ - rsbeq r9, r1, r8, lsr sl │ │ │ │ - subseq sp, pc, r4, ror #21 │ │ │ │ - rsbeq r9, r1, ip, lsl sl │ │ │ │ - subseq sp, pc, r8, asr #21 │ │ │ │ - rsbeq r9, r1, sl, ror #19 │ │ │ │ - @ instruction: 0x005fda96 │ │ │ │ - rsbeq r9, r1, lr, asr #19 │ │ │ │ - subseq sp, pc, r8, ror sl @ │ │ │ │ - rsbeq r9, r1, r2, ror #18 │ │ │ │ - subseq sp, pc, lr, lsl #20 │ │ │ │ - rsbeq r9, r1, r8, asr #18 │ │ │ │ - ldrsheq sp, [pc], #-148 @ │ │ │ │ - rsbeq r9, r1, lr, lsl r9 │ │ │ │ - subseq sp, pc, sl, asr #19 │ │ │ │ - rsbeq r9, r1, sl, ror #17 │ │ │ │ - @ instruction: 0x005fd996 │ │ │ │ - ldrdeq r9, [r1], #-130 @ 0xffffff7e @ │ │ │ │ - subseq sp, pc, lr, ror r9 @ │ │ │ │ + rsbeq r9, r1, lr, ror ip │ │ │ │ + subseq sp, pc, r8, lsr #26 │ │ │ │ + rsbeq r9, r1, sl, ror #23 │ │ │ │ + @ instruction: 0x005fdc96 │ │ │ │ + ldrdeq r9, [r1], #-178 @ 0xffffff4e @ │ │ │ │ + subseq sp, pc, lr, ror ip @ │ │ │ │ + strhteq r9, [r1], #-182 @ 0xffffff4a │ │ │ │ + subseq sp, pc, r2, ror #24 │ │ │ │ + rsbeq r9, r1, r6, lsl #23 │ │ │ │ + subseq sp, pc, r2, lsr ip @ │ │ │ │ + rsbeq r9, r1, r6, asr fp │ │ │ │ + subseq sp, pc, r2, lsl #24 │ │ │ │ + rsbeq r9, r1, sl, lsr fp │ │ │ │ + subseq sp, pc, r6, ror #23 │ │ │ │ + strdeq r9, [r1], #-168 @ 0xffffff58 @ │ │ │ │ + rsbeq r9, r1, r2, ror sl │ │ │ │ + rsbeq r9, r1, r0, asr #20 │ │ │ │ + subseq sp, pc, ip, ror #21 │ │ │ │ + rsbeq r9, r1, r4, lsr #20 │ │ │ │ + ldrsbeq sp, [pc], #-160 @ │ │ │ │ + strdeq r9, [r1], #-146 @ 0xffffff6e @ │ │ │ │ + @ instruction: 0x005fda9e │ │ │ │ + ldrdeq r9, [r1], #-150 @ 0xffffff6a @ │ │ │ │ + subseq sp, pc, r0, lsl #21 │ │ │ │ + rsbeq r9, r1, sl, ror #18 │ │ │ │ + subseq sp, pc, r6, lsl sl @ │ │ │ │ + rsbeq r9, r1, r0, asr r9 │ │ │ │ + ldrsheq sp, [pc], #-156 @ │ │ │ │ + rsbeq r9, r1, r6, lsr #18 │ │ │ │ + ldrsbeq sp, [pc], #-146 @ │ │ │ │ + strdeq r9, [r1], #-130 @ 0xffffff7e @ │ │ │ │ + @ instruction: 0x005fd99e │ │ │ │ + ldrdeq r9, [r1], #-138 @ 0xffffff76 @ │ │ │ │ + subseq sp, pc, r6, lsl #19 │ │ │ │ vst2.16 {d20-d21}, [pc :256], ip │ │ │ │ ldrbtmi r7, [r8], #-414 @ 0xfffffe62 │ │ │ │ @ instruction: 0xf627300c │ │ │ │ ldmdami sl!, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx 1a2e358 │ │ │ │ bl fecaa1e0 │ │ │ │ @@ -488964,37 +488964,37 @@ │ │ │ │ sbcsle r2, lr, r1, lsl #16 │ │ │ │ bicscs r4, lr, sl, lsl r8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8b8f627 │ │ │ │ @ instruction: 0x46294818 │ │ │ │ @ instruction: 0xf6274478 │ │ │ │ @ instruction: 0xe657f973 │ │ │ │ - rsbeq r9, r1, r6, ror r7 │ │ │ │ - subseq sp, pc, r2, lsr #16 │ │ │ │ - rsbeq r9, r1, sl, lsl #14 │ │ │ │ - ldrheq sp, [pc], #-118 @ │ │ │ │ - strdeq r9, [r1], #-98 @ 0xffffff9e @ │ │ │ │ - @ instruction: 0x005fd79e │ │ │ │ - rsbeq r9, r1, ip, ror #14 │ │ │ │ - mlseq r1, r2, r6, r9 │ │ │ │ - subseq sp, pc, lr, lsr r7 @ │ │ │ │ - rsbeq r9, r1, sl, ror r6 │ │ │ │ - subseq sp, pc, r6, lsr #14 │ │ │ │ - rsbeq r9, r1, r2, ror #12 │ │ │ │ - subseq sp, pc, lr, lsl #14 │ │ │ │ - rsbeq r9, r1, sl, asr #12 │ │ │ │ - ldrsheq sp, [pc], #-102 @ │ │ │ │ - rsbeq r9, r1, r4, lsr #12 │ │ │ │ - ldrsbeq sp, [pc], #-96 @ │ │ │ │ - strdeq r9, [r1], #-86 @ 0xffffffaa @ │ │ │ │ - subseq sp, pc, r2, lsr #13 │ │ │ │ - rsbeq r9, r1, r0, asr #11 │ │ │ │ - subseq sp, pc, ip, ror #12 │ │ │ │ - mlseq r1, ip, r5, r9 │ │ │ │ - subseq sp, pc, r8, asr #12 │ │ │ │ + rsbeq r9, r1, lr, ror r7 │ │ │ │ + subseq sp, pc, sl, lsr #16 │ │ │ │ + rsbeq r9, r1, r2, lsl r7 │ │ │ │ + ldrheq sp, [pc], #-126 @ │ │ │ │ + strdeq r9, [r1], #-106 @ 0xffffff96 @ │ │ │ │ + subseq sp, pc, r6, lsr #15 │ │ │ │ + rsbeq r9, r1, r4, ror r7 │ │ │ │ + mlseq r1, sl, r6, r9 │ │ │ │ + subseq sp, pc, r6, asr #14 │ │ │ │ + rsbeq r9, r1, r2, lsl #13 │ │ │ │ + subseq sp, pc, lr, lsr #14 │ │ │ │ + rsbeq r9, r1, sl, ror #12 │ │ │ │ + subseq sp, pc, r6, lsl r7 @ │ │ │ │ + rsbeq r9, r1, r2, asr r6 │ │ │ │ + ldrsheq sp, [pc], #-110 @ │ │ │ │ + rsbeq r9, r1, ip, lsr #12 │ │ │ │ + ldrsbeq sp, [pc], #-104 @ │ │ │ │ + strdeq r9, [r1], #-94 @ 0xffffffa2 @ │ │ │ │ + subseq sp, pc, sl, lsr #13 │ │ │ │ + rsbeq r9, r1, r8, asr #11 │ │ │ │ + subseq sp, pc, r4, ror r6 @ │ │ │ │ + rsbeq r9, r1, r4, lsr #11 │ │ │ │ + subseq sp, pc, r0, asr r6 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 32c1b4 >::_M_default_append(unsigned int)@@Base+0xa68b0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ pkhbtmi fp, r0, r5, lsl #1 │ │ │ │ bmi fe642530 │ │ │ │ @@ -489141,18 +489141,18 @@ │ │ │ │ @ instruction: 0xf6274478 │ │ │ │ smuad fp, fp, r8 │ │ │ │ stc 6, cr15, [r6], #128 @ 0x80 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq sp, sl, r2, ror #25 │ │ │ │ mlseq sl, r8, ip, sp │ │ │ │ - rsbeq r9, r1, sl, asr r3 │ │ │ │ - subseq sp, pc, r6, lsl #8 │ │ │ │ - rsbeq r9, r1, ip, ror #5 │ │ │ │ - @ instruction: 0x005fd398 │ │ │ │ + rsbeq r9, r1, r2, ror #6 │ │ │ │ + subseq sp, pc, lr, lsl #8 │ │ │ │ + strdeq r9, [r1], #-36 @ 0xffffffdc @ │ │ │ │ + subseq sp, pc, r0, lsr #7 │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ @ instruction: 0x2638f8df │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strcs r3, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ @@ -489548,91 +489548,91 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq sp, sl, r0, ror sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r9, r1, sl, asr r2 │ │ │ │ + rsbeq r9, r1, r2, ror #4 │ │ │ │ @ instruction: 0xfffffd2f │ │ │ │ - rsbeq r9, r1, r4, lsr r3 │ │ │ │ - rsbeq r5, r1, sl, lsr pc │ │ │ │ + rsbeq r9, r1, ip, lsr r3 │ │ │ │ + rsbeq r5, r1, r2, asr #30 │ │ │ │ andeq r0, r0, fp, lsr r7 │ │ │ │ - rsbeq r9, r1, r2, lsl #4 │ │ │ │ - subseq sp, pc, ip, lsr #5 │ │ │ │ + rsbeq r9, r1, sl, lsl #4 │ │ │ │ + ldrheq sp, [pc], #-36 @ │ │ │ │ rsbeq sp, sl, r2, asr #19 │ │ │ │ - rsbeq r9, r1, r4, asr #3 │ │ │ │ - subseq sp, pc, lr, ror #4 │ │ │ │ + rsbeq r9, r1, ip, asr #3 │ │ │ │ + subseq sp, pc, r6, ror r2 @ │ │ │ │ @ instruction: 0xffffe55f │ │ │ │ @ instruction: 0xffffe3d3 │ │ │ │ - rsbeq r9, r1, lr, ror r1 │ │ │ │ - subseq sp, pc, r8, lsr #4 │ │ │ │ - rsbeq r9, r1, r0, ror #2 │ │ │ │ - subseq sp, pc, sl, lsl #4 │ │ │ │ + rsbeq r9, r1, r6, lsl #3 │ │ │ │ + subseq sp, pc, r0, lsr r2 @ │ │ │ │ + rsbeq r9, r1, r8, ror #2 │ │ │ │ + subseq sp, pc, r2, lsl r2 @ │ │ │ │ @ instruction: 0xffffe577 │ │ │ │ - rsbeq r9, r1, sl, ror r2 │ │ │ │ - strhteq r9, [r1], #-40 @ 0xffffffd8 │ │ │ │ - rsbeq r9, r1, sl, lsl #2 │ │ │ │ - ldrheq sp, [pc], #-20 @ │ │ │ │ - rsbeq r9, r1, ip, ror #1 │ │ │ │ - @ instruction: 0x005fd196 │ │ │ │ - rsbeq r9, r1, sl, ror r2 │ │ │ │ + rsbeq r9, r1, r2, lsl #5 │ │ │ │ rsbeq r9, r1, r0, asr #5 │ │ │ │ - rsbeq r9, r1, sl, lsr #1 │ │ │ │ - subseq sp, pc, r4, asr r1 @ │ │ │ │ - rsbeq r9, r1, r0, lsr #5 │ │ │ │ - strdeq r9, [r1], #-34 @ 0xffffffde @ │ │ │ │ - rsbeq r9, r1, r8, rrx │ │ │ │ - subseq sp, pc, r2, lsl r1 @ │ │ │ │ - rsbeq r9, r1, r6, asr #32 │ │ │ │ - subseq sp, pc, lr, ror #1 │ │ │ │ - rsbeq pc, r0, r2, lsr lr @ │ │ │ │ - rsbeq r9, r1, r8, lsr #5 │ │ │ │ - rsbeq r8, r1, r8, ror #31 │ │ │ │ - @ instruction: 0x005fd092 │ │ │ │ - rsbeq pc, r0, r8, lsl lr @ │ │ │ │ - rsbeq r9, r1, r0, ror #4 │ │ │ │ - rsbeq r8, r1, r8, lsl #31 │ │ │ │ - subseq sp, pc, r4, lsr r0 @ │ │ │ │ - rsbeq pc, r0, ip, lsl lr @ │ │ │ │ - rsbeq r9, r1, r8, lsr #4 │ │ │ │ - rsbeq r8, r1, r4, lsr pc │ │ │ │ - subseq ip, pc, r0, ror #31 │ │ │ │ - strdeq r9, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r9, r1, sl, lsr r2 │ │ │ │ - rsbeq r8, r1, r0, ror #29 │ │ │ │ - subseq ip, pc, ip, lsl #31 │ │ │ │ - rsbeq r9, r1, r8, lsl #4 │ │ │ │ - rsbeq r9, r1, r8, lsr r2 │ │ │ │ - rsbeq r8, r1, r8, lsl #29 │ │ │ │ - subseq ip, pc, r4, lsr pc @ │ │ │ │ - rsbeq r9, r1, r4, asr #4 │ │ │ │ - strdeq r9, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq r8, r1, r4, lsr lr │ │ │ │ - subseq ip, pc, r0, ror #29 │ │ │ │ - rsbeq r9, r1, r2, lsr #4 │ │ │ │ - rsbeq r9, r1, ip, asr r2 │ │ │ │ - strdeq r8, [r1], #-208 @ 0xffffff30 @ │ │ │ │ - @ instruction: 0x005fce9c │ │ │ │ - rsbeq r9, r1, r4, ror #4 │ │ │ │ - rsbeq r9, r1, r8, lsr #4 │ │ │ │ - rsbeq r8, r1, r6, lsr #27 │ │ │ │ - subseq ip, pc, r2, asr lr @ │ │ │ │ - rsbeq r9, r1, r8, asr #4 │ │ │ │ + rsbeq r9, r1, r2, lsl r1 │ │ │ │ + ldrheq sp, [pc], #-28 @ │ │ │ │ + strdeq r9, [r1], #-4 @ │ │ │ │ + @ instruction: 0x005fd19e │ │ │ │ rsbeq r9, r1, r2, lsl #5 │ │ │ │ - rsbeq r8, r1, r2, ror #26 │ │ │ │ - subseq ip, pc, lr, lsl #28 │ │ │ │ + rsbeq r9, r1, r8, asr #5 │ │ │ │ + strhteq r9, [r1], #-2 │ │ │ │ + subseq sp, pc, ip, asr r1 @ │ │ │ │ + rsbeq r9, r1, r8, lsr #5 │ │ │ │ + strdeq r9, [r1], #-42 @ 0xffffffd6 @ │ │ │ │ + rsbeq r9, r1, r0, ror r0 │ │ │ │ + subseq sp, pc, sl, lsl r1 @ │ │ │ │ + rsbeq r9, r1, lr, asr #32 │ │ │ │ + ldrsheq sp, [pc], #-6 @ │ │ │ │ + rsbeq pc, r0, sl, lsr lr @ │ │ │ │ + strhteq r9, [r1], #-32 @ 0xffffffe0 │ │ │ │ + strdeq r8, [r1], #-240 @ 0xffffff10 @ │ │ │ │ + @ instruction: 0x005fd09a │ │ │ │ + rsbeq pc, r0, r0, lsr #28 │ │ │ │ + rsbeq r9, r1, r8, ror #4 │ │ │ │ + mlseq r1, r0, pc, r8 @ │ │ │ │ + subseq sp, pc, ip, lsr r0 @ │ │ │ │ + rsbeq pc, r0, r4, lsr #28 │ │ │ │ + rsbeq r9, r1, r0, lsr r2 │ │ │ │ + rsbeq r8, r1, ip, lsr pc │ │ │ │ + subseq ip, pc, r8, ror #31 │ │ │ │ + rsbeq r9, r1, r4, lsl #4 │ │ │ │ + rsbeq r9, r1, r2, asr #4 │ │ │ │ + rsbeq r8, r1, r8, ror #29 │ │ │ │ + @ instruction: 0x005fcf94 │ │ │ │ + rsbeq r9, r1, r0, lsl r2 │ │ │ │ + rsbeq r9, r1, r0, asr #4 │ │ │ │ + mlseq r1, r0, lr, r8 │ │ │ │ + subseq ip, pc, ip, lsr pc @ │ │ │ │ + rsbeq r9, r1, ip, asr #4 │ │ │ │ + rsbeq r9, r1, r4, lsl #4 │ │ │ │ + rsbeq r8, r1, ip, lsr lr │ │ │ │ + subseq ip, pc, r8, ror #29 │ │ │ │ + rsbeq r9, r1, sl, lsr #4 │ │ │ │ rsbeq r9, r1, r4, ror #4 │ │ │ │ - rsbeq r9, r1, r6, lsr #5 │ │ │ │ - rsbeq r8, r1, lr, lsl sp │ │ │ │ - subseq ip, pc, sl, asr #27 │ │ │ │ - rsbeq r9, r1, ip, lsl #5 │ │ │ │ - strhteq r9, [r1], #-42 @ 0xffffffd6 │ │ │ │ - ldrdeq r8, [r1], #-194 @ 0xffffff3e @ │ │ │ │ - subseq ip, pc, lr, ror sp @ │ │ │ │ + strdeq r8, [r1], #-216 @ 0xffffff28 @ │ │ │ │ + subseq ip, pc, r4, lsr #29 │ │ │ │ + rsbeq r9, r1, ip, ror #4 │ │ │ │ + rsbeq r9, r1, r0, lsr r2 │ │ │ │ + rsbeq r8, r1, lr, lsr #27 │ │ │ │ + subseq ip, pc, sl, asr lr @ │ │ │ │ + rsbeq r9, r1, r0, asr r2 │ │ │ │ + rsbeq r9, r1, sl, lsl #5 │ │ │ │ + rsbeq r8, r1, sl, ror #26 │ │ │ │ + subseq ip, pc, r6, lsl lr @ │ │ │ │ + rsbeq r9, r1, ip, ror #4 │ │ │ │ + rsbeq r9, r1, lr, lsr #5 │ │ │ │ + rsbeq r8, r1, r6, lsr #26 │ │ │ │ + ldrsbeq ip, [pc], #-210 @ │ │ │ │ + mlseq r1, r4, r2, r9 │ │ │ │ + rsbeq r9, r1, r2, asr #5 │ │ │ │ + ldrdeq r8, [r1], #-202 @ 0xffffff36 @ │ │ │ │ + subseq ip, pc, r6, lsl #27 │ │ │ │ strcs r2, [r1], #-256 @ 0xffffff00 │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ orrseq pc, r0, #-2147483647 @ 0x80000001 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ bmi 4c2fec │ │ │ │ ldrbtmi r4, [sl], #-2315 @ 0xfffff6f5 │ │ │ │ vqshl.u8 q10, , │ │ │ │ @@ -489641,18 +489641,18 @@ │ │ │ │ stmdami r8, {r1, r3, r7, sl, fp, sp, pc} │ │ │ │ cmppmi sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1c2efc6 │ │ │ │ strtmi r4, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf6264478 │ │ │ │ ldrbt pc, [ip], #-3107 @ 0xfffff3dd @ │ │ │ │ - strhteq r0, [r1], #-214 @ 0xffffff2a │ │ │ │ - strdeq r9, [r1], #-8 @ │ │ │ │ - strdeq r8, [r1], #-172 @ 0xffffff54 @ │ │ │ │ - subseq ip, pc, r8, lsr #23 │ │ │ │ + strhteq r0, [r1], #-222 @ 0xffffff22 │ │ │ │ + rsbeq r9, r1, r0, lsl #2 │ │ │ │ + rsbeq r8, r1, r4, lsl #22 │ │ │ │ + ldrheq ip, [pc], #-176 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed48950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [sl], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -489662,16 +489662,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 12af012 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6264478 │ │ │ │ blls 270778 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq r8, [r1], #-160 @ 0xffffff60 │ │ │ │ - subseq ip, pc, ip, asr fp @ │ │ │ │ + strhteq r8, [r1], #-168 @ 0xffffff58 │ │ │ │ + subseq ip, pc, r4, ror #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 42cc54 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ blls 126d26c │ │ │ │ blhi ff36ce2c │ │ │ │ @@ -489902,16 +489902,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf626300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 8af3e0 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r8, r1, lr, ror #25 │ │ │ │ - @ instruction: 0x005fc796 │ │ │ │ + strdeq r8, [r1], #-198 @ 0xffffff3a @ │ │ │ │ + @ instruction: 0x005fc79e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed48d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s d9, d8, d1 │ │ │ │ bls 2715d0 │ │ │ │ @@ -489924,16 +489924,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf626300c │ │ │ │ stmdami r5, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf9eef626 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - mlseq r1, r6, ip, r8 │ │ │ │ - subseq ip, pc, lr, lsr r7 @ │ │ │ │ + mlseq r1, lr, ip, r8 │ │ │ │ + subseq ip, pc, r6, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed48db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 775b40 │ │ │ │ blmi 79ddd8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -489954,15 +489954,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ mcr 6, 2, pc, cr0, cr15, {0} @ │ │ │ │ rsbeq ip, sl, r6, lsr lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, r1, ip, asr ip │ │ │ │ + rsbeq r8, r1, r4, ror #24 │ │ │ │ strdeq ip, [sl], #-222 @ 0xffffff22 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [lr], -r9, lsl #1 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -489997,16 +489997,16 @@ │ │ │ │ ldrbtmi r2, [r8], #-445 @ 0xfffffe43 │ │ │ │ @ instruction: 0xf626300c │ │ │ │ stmdami r5, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf95cf626 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - rsbeq r8, r1, r2, ror fp │ │ │ │ - subseq ip, pc, sl, lsl r6 @ │ │ │ │ + rsbeq r8, r1, sl, ror fp │ │ │ │ + subseq ip, pc, r2, lsr #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed48edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2f5bc4 │ │ │ │ blmi fe31df1c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -490136,38 +490136,38 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq ip, sl, r2, lsl sp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, r1, r2, asr #22 │ │ │ │ + rsbeq r8, r1, sl, asr #22 │ │ │ │ @ instruction: 0xffffff0f │ │ │ │ - rsbeq r8, r1, ip, ror fp │ │ │ │ - rsbeq r8, r1, lr, lsr #22 │ │ │ │ + rsbeq r8, r1, r4, lsl #23 │ │ │ │ + rsbeq r8, r1, r6, lsr fp │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - strhteq r8, [r1], #-162 @ 0xffffff5e │ │ │ │ - subseq ip, pc, sl, asr r5 @ │ │ │ │ + strhteq r8, [r1], #-170 @ 0xffffff56 │ │ │ │ + subseq ip, pc, r2, ror #10 │ │ │ │ rsbeq ip, sl, r4, ror ip │ │ │ │ - rsbeq r8, r1, lr, ror sl │ │ │ │ - subseq ip, pc, r6, lsr #10 │ │ │ │ + rsbeq r8, r1, r6, lsl #21 │ │ │ │ + subseq ip, pc, lr, lsr #10 │ │ │ │ @ instruction: 0xfffffded │ │ │ │ @ instruction: 0xfffffd83 │ │ │ │ - rsbeq r8, r1, r0, asr #20 │ │ │ │ - subseq ip, pc, r8, ror #9 │ │ │ │ - rsbeq r8, r1, r6, lsr #20 │ │ │ │ - subseq ip, pc, lr, asr #9 │ │ │ │ + rsbeq r8, r1, r8, asr #20 │ │ │ │ + ldrsheq ip, [pc], #-64 @ │ │ │ │ + rsbeq r8, r1, lr, lsr #20 │ │ │ │ + ldrsbeq ip, [pc], #-70 @ │ │ │ │ @ instruction: 0xfffffce9 │ │ │ │ @ instruction: 0xfffff95b │ │ │ │ - rsbeq r8, r1, ip, lsr #19 │ │ │ │ - subseq ip, pc, r4, asr r4 @ │ │ │ │ - mlseq r1, r2, r9, r8 │ │ │ │ - subseq ip, pc, sl, lsr r4 @ │ │ │ │ - rsbeq r8, r1, r4, ror r9 │ │ │ │ - subseq ip, pc, sl, lsl r4 @ │ │ │ │ + strhteq r8, [r1], #-148 @ 0xffffff6c │ │ │ │ + subseq ip, pc, ip, asr r4 @ │ │ │ │ + mlseq r1, sl, r9, r8 │ │ │ │ + subseq ip, pc, r2, asr #8 │ │ │ │ + rsbeq r8, r1, ip, ror r9 │ │ │ │ + subseq ip, pc, r2, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed49164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr2, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -490176,16 +490176,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf625300c │ │ │ │ stmdami r5, {r0, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xfff4f625 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r8, r1, r2, lsr #17 │ │ │ │ - subseq ip, pc, sl, asr #6 │ │ │ │ + rsbeq r8, r1, sl, lsr #17 │ │ │ │ + subseq ip, pc, r2, asr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed491ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ ldc2l 2, cr15, [r4], #-224 @ 0xffffff20 │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ stmib r3, {r0, sp}^ │ │ │ │ @@ -490214,15 +490214,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ ldc 6, cr15, [r6], #-124 @ 0xffffff84 │ │ │ │ rsbeq ip, sl, r2, lsr #20 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, r1, r0, asr #17 │ │ │ │ + rsbeq r8, r1, r8, asr #17 │ │ │ │ rsbeq ip, sl, sl, ror #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ad4fc >::_M_default_append(unsigned int)@@Base+0x27bf8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ ldrmi pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ @@ -490559,66 +490559,66 @@ │ │ │ │ stmib ip, {r0, r1, r2, r3, r4, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq ip, sl, r0, lsr #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq ip, sl, r8, ror r9 │ │ │ │ - rsbeq r8, r1, r4, lsl #16 │ │ │ │ - rsbeq r8, r1, r8, lsl #16 │ │ │ │ - ldrsbeq ip, [pc], #-30 @ │ │ │ │ - rsbeq r8, r1, sl, lsl #16 │ │ │ │ - mlseq r1, r4, r7, r8 │ │ │ │ - rsbeq r8, r1, lr, ror #12 │ │ │ │ - subseq ip, pc, r6, asr #32 │ │ │ │ - rsbeq r8, r1, r6, asr r6 │ │ │ │ - subseq ip, pc, lr, lsr #32 │ │ │ │ - rsbeq r8, r1, lr, lsr r6 │ │ │ │ - subseq ip, pc, r6, lsl r0 @ │ │ │ │ - rsbeq r8, r1, r2, lsl #11 │ │ │ │ - rsbeq r8, r1, lr, lsr #10 │ │ │ │ - rsbeq r8, r1, lr, lsr #10 │ │ │ │ - subseq fp, pc, r6, lsl #30 │ │ │ │ - rsbeq r8, r1, ip, asr #9 │ │ │ │ - rsbeq r8, r1, sl, asr #9 │ │ │ │ - subseq fp, pc, r2, lsr #29 │ │ │ │ - strhteq r8, [r1], #-64 @ 0xffffffc0 │ │ │ │ - subseq fp, pc, r8, lsl #29 │ │ │ │ - rsbeq r8, r1, r2, lsl #9 │ │ │ │ - subseq fp, pc, sl, asr lr @ │ │ │ │ - rsbeq r8, r1, r8, ror #8 │ │ │ │ - subseq fp, pc, r0, asr #28 │ │ │ │ - rsbeq r8, r1, r4, lsr r4 │ │ │ │ - subseq fp, pc, ip, lsl #28 │ │ │ │ - rsbeq r8, r1, r4, ror #7 │ │ │ │ - ldrheq fp, [pc], #-218 @ │ │ │ │ - rsbeq r8, r1, r8, asr #7 │ │ │ │ - subseq fp, pc, r0, lsr #27 │ │ │ │ - rsbeq r8, r1, ip, lsr #7 │ │ │ │ - subseq fp, pc, r2, lsl #27 │ │ │ │ - rsbeq r8, r1, lr, lsl #7 │ │ │ │ - subseq fp, pc, r4, ror #26 │ │ │ │ + rsbeq r8, r1, ip, lsl #16 │ │ │ │ + rsbeq r8, r1, r0, lsl r8 │ │ │ │ + subseq ip, pc, r6, ror #3 │ │ │ │ + rsbeq r8, r1, r2, lsl r8 │ │ │ │ + mlseq r1, ip, r7, r8 │ │ │ │ + rsbeq r8, r1, r6, ror r6 │ │ │ │ + subseq ip, pc, lr, asr #32 │ │ │ │ + rsbeq r8, r1, lr, asr r6 │ │ │ │ + subseq ip, pc, r6, lsr r0 @ │ │ │ │ + rsbeq r8, r1, r6, asr #12 │ │ │ │ + subseq ip, pc, lr, lsl r0 @ │ │ │ │ + rsbeq r8, r1, sl, lsl #11 │ │ │ │ + rsbeq r8, r1, r6, lsr r5 │ │ │ │ + rsbeq r8, r1, r6, lsr r5 │ │ │ │ + subseq fp, pc, lr, lsl #30 │ │ │ │ + ldrdeq r8, [r1], #-68 @ 0xffffffbc @ │ │ │ │ + ldrdeq r8, [r1], #-66 @ 0xffffffbe @ │ │ │ │ + subseq fp, pc, sl, lsr #29 │ │ │ │ + strhteq r8, [r1], #-72 @ 0xffffffb8 │ │ │ │ + @ instruction: 0x005fbe90 │ │ │ │ + rsbeq r8, r1, sl, lsl #9 │ │ │ │ + subseq fp, pc, r2, ror #28 │ │ │ │ + rsbeq r8, r1, r0, ror r4 │ │ │ │ + subseq fp, pc, r8, asr #28 │ │ │ │ + rsbeq r8, r1, ip, lsr r4 │ │ │ │ + subseq fp, pc, r4, lsl lr @ │ │ │ │ + rsbeq r8, r1, ip, ror #7 │ │ │ │ + subseq fp, pc, r2, asr #27 │ │ │ │ + ldrdeq r8, [r1], #-48 @ 0xffffffd0 @ │ │ │ │ + subseq fp, pc, r8, lsr #27 │ │ │ │ + strhteq r8, [r1], #-52 @ 0xffffffcc │ │ │ │ + subseq fp, pc, sl, lsl #27 │ │ │ │ + mlseq r1, r6, r3, r8 │ │ │ │ + subseq fp, pc, ip, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed49828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r4, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vqshl.u64 q2, , │ │ │ │ vsub.f16 , q12, │ │ │ │ stmvs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldrdeq r5, [r5], #-24 @ 0xffffffe8 @ │ │ │ │ + rsbeq r5, r5, r0, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed4984c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi r4, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vqshl.u64 q2, , │ │ │ │ vmls.f16 , q12, │ │ │ │ stmiavs r0, {r0, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0000bd08 │ │ │ │ - strhteq r5, [r5], #-20 @ 0xffffffec │ │ │ │ + strhteq r5, [r5], #-28 @ 0xffffffe4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed49870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1ef6558 │ │ │ │ blmi 1f1e8b0 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -490733,40 +490733,40 @@ │ │ │ │ ldmdami pc, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6254478 │ │ │ │ @ instruction: 0xe762fb9d │ │ │ │ stmda r8!, {r0, r1, r2, r3, r4, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbeq ip, sl, lr, ror r3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, r1, r6, lsr #4 │ │ │ │ + rsbeq r8, r1, lr, lsr #4 │ │ │ │ @ instruction: 0xfffff98d │ │ │ │ - rsbeq r8, r1, r8, ror #4 │ │ │ │ - rsbeq r5, r5, sl, lsr r1 │ │ │ │ + rsbeq r8, r1, r0, ror r2 │ │ │ │ + rsbeq r5, r5, r2, asr #2 │ │ │ │ andeq r0, r0, pc, asr #3 │ │ │ │ - strdeq r8, [r1], #-28 @ 0xffffffe4 @ │ │ │ │ - ldrsbeq fp, [pc], #-180 @ │ │ │ │ + rsbeq r8, r1, r4, lsl #4 │ │ │ │ + ldrsbeq fp, [pc], #-188 @ │ │ │ │ rsbeq ip, sl, lr, ror #5 │ │ │ │ - rsbeq r8, r1, r8, asr #3 │ │ │ │ - subseq fp, pc, r0, lsr #23 │ │ │ │ + ldrdeq r8, [r1], #-16 @ │ │ │ │ + subseq fp, pc, r8, lsr #23 │ │ │ │ @ instruction: 0xfffff87b │ │ │ │ @ instruction: 0xfffff849 │ │ │ │ - rsbeq r8, r1, sl, lsl #3 │ │ │ │ - subseq fp, pc, r2, ror #22 │ │ │ │ - rsbeq r8, r1, r0, ror r1 │ │ │ │ - subseq fp, pc, r8, asr #22 │ │ │ │ - rsbeq r8, r1, ip, lsl #4 │ │ │ │ - rsbeq r8, r1, r8, asr #3 │ │ │ │ - strdeq r8, [r1], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq r8, r1, r8, lsr #4 │ │ │ │ - strdeq r8, [r1], #-14 @ │ │ │ │ - ldrsbeq fp, [pc], #-166 @ │ │ │ │ - rsbeq r8, r1, r4, ror #1 │ │ │ │ - ldrheq fp, [pc], #-172 @ │ │ │ │ - rsbeq r8, r1, r6, asr #1 │ │ │ │ - @ instruction: 0x005fba9c │ │ │ │ + mlseq r1, r2, r1, r8 │ │ │ │ + subseq fp, pc, sl, ror #22 │ │ │ │ + rsbeq r8, r1, r8, ror r1 │ │ │ │ + subseq fp, pc, r0, asr fp @ │ │ │ │ + rsbeq r8, r1, r4, lsl r2 │ │ │ │ + ldrdeq r8, [r1], #-16 @ │ │ │ │ + rsbeq r8, r1, r6, lsl #4 │ │ │ │ + rsbeq r8, r1, r0, lsr r2 │ │ │ │ + rsbeq r8, r1, r6, lsl #2 │ │ │ │ + ldrsbeq fp, [pc], #-174 @ │ │ │ │ + rsbeq r8, r1, ip, ror #1 │ │ │ │ + subseq fp, pc, r4, asr #21 │ │ │ │ + rsbeq r8, r1, lr, asr #1 │ │ │ │ + subseq fp, pc, r4, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed49ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 6, pc, cr14, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -490775,16 +490775,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf625300c │ │ │ │ stmdami r5, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 13b0186 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r8, r1, r6, lsl r0 │ │ │ │ - subseq fp, pc, lr, ror #19 │ │ │ │ + rsbeq r8, r1, lr, lsl r0 │ │ │ │ + ldrsheq fp, [pc], #-150 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed49b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xffc2f237 │ │ │ │ @@ -490822,15 +490822,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r2, r1 │ │ │ │ @ instruction: 0xf61ebd10 │ │ │ │ svclt 0x0000ef78 │ │ │ │ mlseq sl, sl, r0, ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, r1, sl, lsr #1 │ │ │ │ + strhteq r8, [r1], #-2 │ │ │ │ rsbeq ip, sl, ip, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed49bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdp 15, 0, cr0, cr7, cr8, {7} │ │ │ │ stmdavs r3, {r4, r9, fp, ip, sp}^ │ │ │ │ blvs 122e494 │ │ │ │ @@ -491280,42 +491280,42 @@ │ │ │ │ ldrbtmi r9, [r8], #-2310 @ 0xfffff6fa │ │ │ │ @ instruction: 0xff58f624 │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ svclt 0x0000e524 │ │ │ │ ... │ │ │ │ rsbeq fp, sl, r0, asr #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r7, r1, ip, lsr pc │ │ │ │ - subseq fp, pc, r2, asr #15 │ │ │ │ + rsbeq r7, r1, r4, asr #30 │ │ │ │ + subseq fp, pc, sl, asr #15 │ │ │ │ ldrdeq fp, [sl], #-226 @ 0xffffff1e @ │ │ │ │ - rsbeq r7, r1, r2, ror #29 │ │ │ │ - subseq fp, pc, r8, ror #14 │ │ │ │ - rsbeq r7, r1, r4, lsr #29 │ │ │ │ - subseq fp, pc, sl, lsr #14 │ │ │ │ - rsbeq r7, r1, r6, lsl #29 │ │ │ │ - subseq fp, pc, ip, lsl #14 │ │ │ │ - subseq r3, pc, r0, lsr r7 @ │ │ │ │ - subseq fp, pc, r4, ror r8 @ │ │ │ │ - rsbeq r7, r1, r2, lsr lr │ │ │ │ - ldrheq fp, [pc], #-104 @ │ │ │ │ - rsbeq r7, r1, r8, lsr #28 │ │ │ │ - strhteq r7, [r1], #-208 @ 0xffffff30 │ │ │ │ - subseq fp, pc, r6, lsr r6 @ │ │ │ │ - mlseq r1, r2, sp, r7 │ │ │ │ - subseq fp, pc, r8, lsl r6 @ │ │ │ │ - rsbeq r7, r1, lr, asr sp │ │ │ │ - subseq fp, pc, r4, ror #11 │ │ │ │ - rsbeq r7, r1, sl, lsl sp │ │ │ │ - ldrdeq r7, [r1], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r7, r1, r2, lsr #21 │ │ │ │ - subseq fp, pc, sl, lsr #6 │ │ │ │ + rsbeq r7, r1, sl, ror #29 │ │ │ │ + subseq fp, pc, r0, ror r7 @ │ │ │ │ + rsbeq r7, r1, ip, lsr #29 │ │ │ │ + subseq fp, pc, r2, lsr r7 @ │ │ │ │ + rsbeq r7, r1, lr, lsl #29 │ │ │ │ + subseq fp, pc, r4, lsl r7 @ │ │ │ │ + subseq r3, pc, r8, lsr r7 @ │ │ │ │ + subseq fp, pc, ip, ror r8 @ │ │ │ │ + rsbeq r7, r1, sl, lsr lr │ │ │ │ + subseq fp, pc, r0, asr #13 │ │ │ │ + rsbeq r7, r1, r0, lsr lr │ │ │ │ + strhteq r7, [r1], #-216 @ 0xffffff28 │ │ │ │ + subseq fp, pc, lr, lsr r6 @ │ │ │ │ + mlseq r1, sl, sp, r7 │ │ │ │ + subseq fp, pc, r0, lsr #12 │ │ │ │ + rsbeq r7, r1, r6, ror #26 │ │ │ │ + subseq fp, pc, ip, ror #11 │ │ │ │ + rsbeq r7, r1, r2, lsr #26 │ │ │ │ + rsbeq r7, r1, r2, ror #25 │ │ │ │ + rsbeq r7, r1, sl, lsr #21 │ │ │ │ + subseq fp, pc, r2, lsr r3 @ │ │ │ │ + strhteq r7, [r1], #-164 @ 0xffffff5c │ │ │ │ rsbeq r7, r1, ip, lsr #21 │ │ │ │ - rsbeq r7, r1, r4, lsr #21 │ │ │ │ - rsbeq r7, r1, sl, lsl #19 │ │ │ │ - subseq fp, pc, r2, lsl r2 @ │ │ │ │ + mlseq r1, r2, r9, r7 │ │ │ │ + subseq fp, pc, sl, lsl r2 @ │ │ │ │ blvc 14eea3c │ │ │ │ blls 14eec1c │ │ │ │ blge 13eec20 │ │ │ │ blvc ff3eec24 │ │ │ │ mrc 6, 5, lr, cr4, cr4, {2} │ │ │ │ vsqrt.f64 d17, d5 │ │ │ │ svclt 0x00b8fa10 │ │ │ │ @@ -491535,21 +491535,21 @@ │ │ │ │ @ instruction: 0xf8dd7bc6 │ │ │ │ strcs r8, [r0, #-60] @ 0xffffffc4 │ │ │ │ cdp 6, 11, cr4, cr7, cr2, {0} │ │ │ │ ldrls r5, [r0, -r0, lsl #22] │ │ │ │ svclt 0x0000e03e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r7, r1, lr, ror r8 │ │ │ │ - subseq fp, pc, r6, lsl #2 │ │ │ │ - strhteq r7, [r1], #-120 @ 0xffffff88 │ │ │ │ - subseq fp, pc, r0, asr #32 │ │ │ │ - rsbeq r7, r1, r0, lsr #15 │ │ │ │ - subseq fp, pc, r8, lsr #32 │ │ │ │ - rsbeq r7, r1, sl, asr #14 │ │ │ │ + rsbeq r7, r1, r6, lsl #17 │ │ │ │ + subseq fp, pc, lr, lsl #2 │ │ │ │ + rsbeq r7, r1, r0, asr #15 │ │ │ │ + subseq fp, pc, r8, asr #32 │ │ │ │ + rsbeq r7, r1, r8, lsr #15 │ │ │ │ + subseq fp, pc, r0, lsr r0 @ │ │ │ │ + rsbeq r7, r1, r2, asr r7 │ │ │ │ ldccs 8, cr15, [r8], #-336 @ 0xfffffeb0 │ │ │ │ ldc 4, cr4, [r2, #360] @ 0x168 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ vstr d7, [r2] │ │ │ │ @ instruction: 0xf8547b00 │ │ │ │ strcc r2, [r1, #-3124] @ 0xfffff3cc │ │ │ │ ldc 4, cr4, [r2, #360] @ 0x168 │ │ │ │ @@ -491676,15 +491676,15 @@ │ │ │ │ vqsub.u8 d20, d16, d0 │ │ │ │ ldrbmi r8, [r3], -ip, lsr #7 │ │ │ │ ssatmi r4, #19, r7, lsl #12 │ │ │ │ @ instruction: 0x461e9212 │ │ │ │ rsbsls pc, r0, sp, asr #17 │ │ │ │ svclt 0x0000e00a │ │ │ │ ... │ │ │ │ - rsbeq r7, r1, lr, ror r3 │ │ │ │ + rsbeq r7, r1, r6, lsl #7 │ │ │ │ addmi r3, r7, #262144 @ 0x40000 │ │ │ │ orrshi pc, r3, #128, 4 │ │ │ │ mcrrcc 8, 5, pc, r8, cr4 @ │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ mrrccc 8, 5, pc, r8, cr4 @ │ │ │ │ eorcs pc, r1, r3, asr r8 @ │ │ │ │ tstls r0, #187 @ 0xbb │ │ │ │ @@ -491977,23 +491977,23 @@ │ │ │ │ @ instruction: 0xf922f624 │ │ │ │ stmdbls r6, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf6244478 │ │ │ │ @ instruction: 0xf8ddf9dd │ │ │ │ @ instruction: 0xf7fe8018 │ │ │ │ svclt 0x0000bfa9 │ │ │ │ ... │ │ │ │ - rsbeq r7, r1, sl, asr #1 │ │ │ │ - strdeq r6, [r1], #-252 @ 0xffffff04 @ │ │ │ │ - subseq sl, pc, r4, lsl #17 │ │ │ │ - ldrdeq r6, [r1], #-250 @ 0xffffff06 @ │ │ │ │ - subseq sl, pc, r2, ror #16 │ │ │ │ - strhteq r6, [r1], #-230 @ 0xffffff1a │ │ │ │ - subseq sl, pc, lr, lsr r7 @ │ │ │ │ - mlseq r1, r4, lr, r6 │ │ │ │ - subseq sl, pc, ip, lsl r7 @ │ │ │ │ + ldrdeq r7, [r1], #-2 @ │ │ │ │ + rsbeq r7, r1, r4 │ │ │ │ + subseq sl, pc, ip, lsl #17 │ │ │ │ + rsbeq r6, r1, r2, ror #31 │ │ │ │ + subseq sl, pc, sl, ror #16 │ │ │ │ + strhteq r6, [r1], #-238 @ 0xffffff12 │ │ │ │ + subseq sl, pc, r6, asr #14 │ │ │ │ + mlseq r1, ip, lr, r6 │ │ │ │ + subseq sl, pc, r4, lsr #14 │ │ │ │ vhadd.s8 d25, d0, d6 │ │ │ │ @ instruction: 0xf8df21d3 │ │ │ │ ldrbtmi r0, [r8], #-2388 @ 0xfffff6ac │ │ │ │ @ instruction: 0xf624300c │ │ │ │ @ instruction: 0xf8dff8f9 │ │ │ │ stmdbls r6, {r2, r3, r6, r8, fp} │ │ │ │ @ instruction: 0xf6244478 │ │ │ │ @@ -492584,105 +492584,105 @@ │ │ │ │ blt ffeb2530 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - rsbeq r6, r1, r2, asr #28 │ │ │ │ - subseq sl, pc, r8, asr #13 │ │ │ │ - rsbeq r6, r1, ip, lsl lr │ │ │ │ - subseq sl, pc, r2, lsr #13 │ │ │ │ - rsbeq r6, r1, r2, asr #27 │ │ │ │ - subseq sl, pc, r6, asr #12 │ │ │ │ - mlseq r1, lr, sp, r6 │ │ │ │ - subseq sl, pc, r4, lsr #12 │ │ │ │ - rsbeq r6, r1, r2, asr #26 │ │ │ │ - subseq sl, pc, r8, asr #11 │ │ │ │ - rsbeq r6, r1, r4, lsl #26 │ │ │ │ - subseq sl, pc, sl, lsl #11 │ │ │ │ - subseq r7, pc, ip, asr #6 │ │ │ │ - subseq r7, pc, r4, lsr #6 │ │ │ │ - rsbeq r6, r1, sl, ror ip │ │ │ │ - subseq sl, pc, r0, lsl #10 │ │ │ │ - rsbeq r6, r1, sl, asr ip │ │ │ │ - subseq sl, pc, r0, ror #9 │ │ │ │ - rsbeq r6, r1, r8, lsr ip │ │ │ │ - ldrheq sl, [pc], #-78 @ │ │ │ │ - rsbeq r6, r1, r6, lsl ip │ │ │ │ - @ instruction: 0x005fa49c │ │ │ │ - rsbeq r6, r1, r8, ror fp │ │ │ │ - rsbeq r6, r1, r0, asr #22 │ │ │ │ - strhteq r6, [r1], #-170 @ 0xffffff56 │ │ │ │ - subseq sl, pc, r0, asr #6 │ │ │ │ - mlseq r1, r4, sl, r6 │ │ │ │ - subseq sl, pc, r8, lsl r3 @ │ │ │ │ - rsbeq r6, r1, r2, asr sl │ │ │ │ - ldrsbeq sl, [pc], #-40 @ │ │ │ │ - rsbeq r6, r1, r6, lsr sl │ │ │ │ - ldrheq sl, [pc], #-44 @ │ │ │ │ - rsbeq r6, r1, r6, lsl sl │ │ │ │ - @ instruction: 0x005fa29c │ │ │ │ - rsbeq r6, r1, r8, asr r9 │ │ │ │ - ldrsbeq sl, [pc], #-28 @ │ │ │ │ - rsbeq r6, r1, r6, lsr r9 │ │ │ │ - ldrheq sl, [pc], #-28 @ │ │ │ │ - rsbeq r6, r1, r4, lsl r9 │ │ │ │ - @ instruction: 0x005fa19a │ │ │ │ - strdeq r6, [r1], #-130 @ 0xffffff7e @ │ │ │ │ - subseq sl, pc, r8, ror r1 @ │ │ │ │ - ldrdeq r6, [r1], #-128 @ 0xffffff80 @ │ │ │ │ - subseq sl, pc, r6, asr r1 @ │ │ │ │ - subseq r6, pc, r4, asr pc @ │ │ │ │ - subseq r6, pc, lr, lsl #30 │ │ │ │ - rsbeq r6, r1, r2, lsr #16 │ │ │ │ - subseq sl, pc, sl, lsr #1 │ │ │ │ - strdeq r6, [r1], #-112 @ 0xffffff90 @ │ │ │ │ - subseq sl, pc, r8, ror r0 @ │ │ │ │ - ldrdeq r6, [r1], #-114 @ 0xffffff8e @ │ │ │ │ - subseq sl, pc, sl, asr r0 @ │ │ │ │ - strhteq r6, [r1], #-120 @ 0xffffff88 │ │ │ │ - subseq sl, pc, r0, asr #32 │ │ │ │ - mlseq r1, ip, r7, r6 │ │ │ │ - subseq sl, pc, r4, lsr #32 │ │ │ │ - rsbeq r6, r1, r0, lsl #15 │ │ │ │ - subseq sl, pc, r6 │ │ │ │ - rsbeq r6, r1, r6, ror #14 │ │ │ │ - subseq r9, pc, ip, ror #31 │ │ │ │ - rsbeq r6, r1, ip, asr #14 │ │ │ │ - ldrsbeq r9, [pc], #-242 @ │ │ │ │ - subseq r6, pc, r2, ror sp @ │ │ │ │ - ldrdeq r6, [r1], #-104 @ 0xffffff98 @ │ │ │ │ - subseq r9, pc, r0, ror #30 │ │ │ │ - strhteq r6, [r1], #-108 @ 0xffffff94 │ │ │ │ - subseq r9, pc, r4, asr #30 │ │ │ │ - subseq r6, pc, r0, lsr sp @ │ │ │ │ - rsbeq r6, r1, sl, lsl #13 │ │ │ │ - subseq r9, pc, r2, lsl pc @ │ │ │ │ - rsbeq r6, r1, lr, ror #12 │ │ │ │ - ldrsheq r9, [pc], #-230 @ │ │ │ │ - rsbeq r6, r1, r0, asr #12 │ │ │ │ - subseq r9, pc, r8, asr #29 │ │ │ │ - rsbeq r6, r1, r4, lsr #12 │ │ │ │ - subseq r9, pc, ip, lsr #29 │ │ │ │ - rsbeq r6, r1, sl, lsl #12 │ │ │ │ - @ instruction: 0x005f9e90 │ │ │ │ - strdeq r6, [r1], #-80 @ 0xffffffb0 @ │ │ │ │ - subseq r9, pc, r6, ror lr @ │ │ │ │ - ldrsbeq r6, [pc], #-204 @ │ │ │ │ - strhteq r6, [r1], #-82 @ 0xffffffae │ │ │ │ - subseq r9, pc, sl, lsr lr @ │ │ │ │ - ldrheq r6, [pc], #-202 @ │ │ │ │ - rsbeq r6, r1, r0, lsl #11 │ │ │ │ - subseq r9, pc, r8, lsl #28 │ │ │ │ - rsbeq r6, r1, r4, asr r5 │ │ │ │ - ldrsbeq r9, [pc], #-220 @ │ │ │ │ - subseq r5, pc, lr, lsr r8 @ │ │ │ │ - rsbeq r6, r1, r2, lsr #10 │ │ │ │ - subseq r9, pc, sl, lsr #27 │ │ │ │ + rsbeq r6, r1, sl, asr #28 │ │ │ │ + ldrsbeq sl, [pc], #-96 @ │ │ │ │ + rsbeq r6, r1, r4, lsr #28 │ │ │ │ + subseq sl, pc, sl, lsr #13 │ │ │ │ + rsbeq r6, r1, sl, asr #27 │ │ │ │ + subseq sl, pc, lr, asr #12 │ │ │ │ + rsbeq r6, r1, r6, lsr #27 │ │ │ │ + subseq sl, pc, ip, lsr #12 │ │ │ │ + rsbeq r6, r1, sl, asr #26 │ │ │ │ + ldrsbeq sl, [pc], #-80 @ │ │ │ │ + rsbeq r6, r1, ip, lsl #26 │ │ │ │ + @ instruction: 0x005fa592 │ │ │ │ + subseq r7, pc, r4, asr r3 @ │ │ │ │ + subseq r7, pc, ip, lsr #6 │ │ │ │ + rsbeq r6, r1, r2, lsl #25 │ │ │ │ + subseq sl, pc, r8, lsl #10 │ │ │ │ + rsbeq r6, r1, r2, ror #24 │ │ │ │ + subseq sl, pc, r8, ror #9 │ │ │ │ + rsbeq r6, r1, r0, asr #24 │ │ │ │ + subseq sl, pc, r6, asr #9 │ │ │ │ + rsbeq r6, r1, lr, lsl ip │ │ │ │ + subseq sl, pc, r4, lsr #9 │ │ │ │ + rsbeq r6, r1, r0, lsl #23 │ │ │ │ + rsbeq r6, r1, r8, asr #22 │ │ │ │ + rsbeq r6, r1, r2, asr #21 │ │ │ │ + subseq sl, pc, r8, asr #6 │ │ │ │ + mlseq r1, ip, sl, r6 │ │ │ │ + subseq sl, pc, r0, lsr #6 │ │ │ │ + rsbeq r6, r1, sl, asr sl │ │ │ │ + subseq sl, pc, r0, ror #5 │ │ │ │ + rsbeq r6, r1, lr, lsr sl │ │ │ │ + subseq sl, pc, r4, asr #5 │ │ │ │ + rsbeq r6, r1, lr, lsl sl │ │ │ │ + subseq sl, pc, r4, lsr #5 │ │ │ │ + rsbeq r6, r1, r0, ror #18 │ │ │ │ + subseq sl, pc, r4, ror #3 │ │ │ │ + rsbeq r6, r1, lr, lsr r9 │ │ │ │ + subseq sl, pc, r4, asr #3 │ │ │ │ + rsbeq r6, r1, ip, lsl r9 │ │ │ │ + subseq sl, pc, r2, lsr #3 │ │ │ │ + strdeq r6, [r1], #-138 @ 0xffffff76 @ │ │ │ │ + subseq sl, pc, r0, lsl #3 │ │ │ │ + ldrdeq r6, [r1], #-136 @ 0xffffff78 @ │ │ │ │ + subseq sl, pc, lr, asr r1 @ │ │ │ │ + subseq r6, pc, ip, asr pc @ │ │ │ │ + subseq r6, pc, r6, lsl pc @ │ │ │ │ + rsbeq r6, r1, sl, lsr #16 │ │ │ │ + ldrheq sl, [pc], #-2 @ │ │ │ │ + strdeq r6, [r1], #-120 @ 0xffffff88 @ │ │ │ │ + subseq sl, pc, r0, lsl #1 │ │ │ │ + ldrdeq r6, [r1], #-122 @ 0xffffff86 @ │ │ │ │ + subseq sl, pc, r2, rrx │ │ │ │ + rsbeq r6, r1, r0, asr #15 │ │ │ │ + subseq sl, pc, r8, asr #32 │ │ │ │ + rsbeq r6, r1, r4, lsr #15 │ │ │ │ + subseq sl, pc, ip, lsr #32 │ │ │ │ + rsbeq r6, r1, r8, lsl #15 │ │ │ │ + subseq sl, pc, lr │ │ │ │ + rsbeq r6, r1, lr, ror #14 │ │ │ │ + ldrsheq r9, [pc], #-244 @ │ │ │ │ + rsbeq r6, r1, r4, asr r7 │ │ │ │ + ldrsbeq r9, [pc], #-250 @ │ │ │ │ + subseq r6, pc, sl, ror sp @ │ │ │ │ + rsbeq r6, r1, r0, ror #13 │ │ │ │ + subseq r9, pc, r8, ror #30 │ │ │ │ + rsbeq r6, r1, r4, asr #13 │ │ │ │ + subseq r9, pc, ip, asr #30 │ │ │ │ + subseq r6, pc, r8, lsr sp @ │ │ │ │ + mlseq r1, r2, r6, r6 │ │ │ │ + subseq r9, pc, sl, lsl pc @ │ │ │ │ + rsbeq r6, r1, r6, ror r6 │ │ │ │ + ldrsheq r9, [pc], #-238 @ │ │ │ │ + rsbeq r6, r1, r8, asr #12 │ │ │ │ + ldrsbeq r9, [pc], #-224 @ │ │ │ │ + rsbeq r6, r1, ip, lsr #12 │ │ │ │ + ldrheq r9, [pc], #-228 @ │ │ │ │ + rsbeq r6, r1, r2, lsl r6 │ │ │ │ + @ instruction: 0x005f9e98 │ │ │ │ + strdeq r6, [r1], #-88 @ 0xffffffa8 @ │ │ │ │ + subseq r9, pc, lr, ror lr @ │ │ │ │ + subseq r6, pc, r4, ror #25 │ │ │ │ + strhteq r6, [r1], #-90 @ 0xffffffa6 │ │ │ │ + subseq r9, pc, r2, asr #28 │ │ │ │ + subseq r6, pc, r2, asr #25 │ │ │ │ + rsbeq r6, r1, r8, lsl #11 │ │ │ │ + subseq r9, pc, r0, lsl lr @ │ │ │ │ + rsbeq r6, r1, ip, asr r5 │ │ │ │ + subseq r9, pc, r4, ror #27 │ │ │ │ + subseq r5, pc, r6, asr #16 │ │ │ │ + rsbeq r6, r1, sl, lsr #10 │ │ │ │ + ldrheq r9, [pc], #-210 @ │ │ │ │ mrrceq 8, 5, pc, ip, cr4 @ │ │ │ │ blx 4b140c │ │ │ │ stmdacs r1, {r1, r9, sl, lr} │ │ │ │ ldmdbmi lr!, {r1, r2, ip, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1584 @ 0xfffff9d0 │ │ │ │ mrc2 3, 6, pc, cr12, cr8, {1} │ │ │ │ bllt ff7726d8 │ │ │ │ @@ -492741,21 +492741,21 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], fp │ │ │ │ ldrbtmi r7, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf623300c │ │ │ │ stmdami r9, {r0, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ blx ff932052 │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - rsbeq r6, r1, sl, asr #7 │ │ │ │ - rsbeq r6, r1, r2, lsr #6 │ │ │ │ - subseq r9, pc, sl, lsr #23 │ │ │ │ - rsbeq r6, r1, sl, lsl #6 │ │ │ │ - @ instruction: 0x005f9b92 │ │ │ │ - mlseq r1, r2, r2, r6 │ │ │ │ - subseq r9, pc, sl, lsl fp @ │ │ │ │ + ldrdeq r6, [r1], #-50 @ 0xffffffce @ │ │ │ │ + rsbeq r6, r1, sl, lsr #6 │ │ │ │ + ldrheq r9, [pc], #-178 @ │ │ │ │ + rsbeq r6, r1, r2, lsl r3 │ │ │ │ + @ instruction: 0x005f9b9a │ │ │ │ + mlseq r1, sl, r2, r6 │ │ │ │ + subseq r9, pc, r2, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xb0954af1 │ │ │ │ @ instruction: 0x460d4bf1 │ │ │ │ @ instruction: 0x4606447a │ │ │ │ @@ -492997,26 +492997,26 @@ │ │ │ │ svclt 0x0000e6c0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbeq sl, sl, r0, lsl #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq sl, sl, r8, asr #1 │ │ │ │ - rsbeq r6, r1, r8, lsr #1 │ │ │ │ - subseq r9, pc, r0, lsr r9 @ │ │ │ │ - rsbeq r6, r1, r0, lsr r1 │ │ │ │ - rsbeq r6, r1, r0, asr #32 │ │ │ │ - subseq r9, pc, r8, asr #17 │ │ │ │ - rsbeq r6, r1, r2, lsr #32 │ │ │ │ - subseq r9, pc, sl, lsr #17 │ │ │ │ - strdeq r5, [r1], #-240 @ 0xffffff10 @ │ │ │ │ - subseq r9, pc, r8, ror r8 @ │ │ │ │ - rsbeq r5, r1, sl, ror pc │ │ │ │ - rsbeq r5, r1, ip, lsr #29 │ │ │ │ - subseq r9, pc, r4, lsr r7 @ │ │ │ │ + strhteq r6, [r1], #-0 │ │ │ │ + subseq r9, pc, r8, lsr r9 @ │ │ │ │ + rsbeq r6, r1, r8, lsr r1 │ │ │ │ + rsbeq r6, r1, r8, asr #32 │ │ │ │ + ldrsbeq r9, [pc], #-128 @ │ │ │ │ + rsbeq r6, r1, sl, lsr #32 │ │ │ │ + ldrheq r9, [pc], #-130 @ │ │ │ │ + strdeq r5, [r1], #-248 @ 0xffffff08 @ │ │ │ │ + subseq r9, pc, r0, lsl #17 │ │ │ │ + rsbeq r5, r1, r2, lsl #31 │ │ │ │ + strhteq r5, [r1], #-228 @ 0xffffff1c │ │ │ │ + subseq r9, pc, ip, lsr r7 @ │ │ │ │ vst4.8 {d25-d28}, [pc], r4 │ │ │ │ ldmdami ip!, {r3, r4, r6, r7, r8, ip, sp, lr}^ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8faf623 │ │ │ │ stmdbls r4, {r1, r3, r4, r5, r6, fp, lr} │ │ │ │ @ instruction: 0xf6234478 │ │ │ │ bls 3332e8 >::_M_default_append(unsigned int)@@Base+0xad9e4> │ │ │ │ @@ -493135,28 +493135,28 @@ │ │ │ │ blx 63099c │ │ │ │ strcc sp, [r1], #-2054 @ 0xfffff7fa │ │ │ │ bicsle r4, r0, r5, lsr #5 │ │ │ │ strbmi r4, [r4], -fp, lsr #12 │ │ │ │ smlsld r4, r1, sp, r6 │ │ │ │ str r4, [r3, -r4, asr #12]! │ │ │ │ ldr r2, [sp, -r0, lsl #6]! │ │ │ │ - rsbeq r5, r1, r4, asr #28 │ │ │ │ - subseq r9, pc, ip, asr #13 │ │ │ │ - rsbeq r5, r1, r8, lsr #28 │ │ │ │ - ldrheq r9, [pc], #-96 @ │ │ │ │ - strdeq r5, [r1], #-212 @ 0xffffff2c @ │ │ │ │ - subseq r9, pc, ip, ror r6 @ │ │ │ │ - rsbeq r5, r1, r0, asr sp │ │ │ │ - ldrsbeq r9, [pc], #-88 @ │ │ │ │ - rsbeq r5, r1, r2, lsr #26 │ │ │ │ - subseq r9, pc, sl, lsr #11 │ │ │ │ - rsbeq r5, r1, r4, lsl #26 │ │ │ │ - subseq r9, pc, ip, lsl #11 │ │ │ │ - rsbeq r5, r1, r6, ror #25 │ │ │ │ - subseq r9, pc, lr, ror #10 │ │ │ │ + rsbeq r5, r1, ip, asr #28 │ │ │ │ + ldrsbeq r9, [pc], #-100 @ │ │ │ │ + rsbeq r5, r1, r0, lsr lr │ │ │ │ + ldrheq r9, [pc], #-104 @ │ │ │ │ + strdeq r5, [r1], #-220 @ 0xffffff24 @ │ │ │ │ + subseq r9, pc, r4, lsl #13 │ │ │ │ + rsbeq r5, r1, r8, asr sp │ │ │ │ + subseq r9, pc, r0, ror #11 │ │ │ │ + rsbeq r5, r1, sl, lsr #26 │ │ │ │ + ldrheq r9, [pc], #-82 @ │ │ │ │ + rsbeq r5, r1, ip, lsl #26 │ │ │ │ + @ instruction: 0x005f9594 │ │ │ │ + rsbeq r5, r1, lr, ror #25 │ │ │ │ + subseq r9, pc, r6, ror r5 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4c030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r4, sp, ip, ror #8 │ │ │ │ strbtcc pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [ip], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -493437,80 +493437,80 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ strhteq r9, [sl], #-186 @ 0xffffff46 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r5, [r1], #-186 @ 0xffffff46 @ │ │ │ │ + rsbeq r5, r1, r2, ror #23 │ │ │ │ @ instruction: 0xfffff971 │ │ │ │ - strhteq r5, [r1], #-200 @ 0xffffff38 │ │ │ │ - rsbeq r5, r1, r4, ror #25 │ │ │ │ + rsbeq r5, r1, r0, asr #25 │ │ │ │ + rsbeq r5, r1, ip, ror #25 │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - rsbeq r5, r1, sl, ror fp │ │ │ │ - subseq r9, pc, r2, lsl #8 │ │ │ │ + rsbeq r5, r1, r2, lsl #23 │ │ │ │ + subseq r9, pc, sl, lsl #8 │ │ │ │ rsbeq r9, sl, ip, lsl fp │ │ │ │ - rsbeq r5, r1, r6, asr #22 │ │ │ │ - subseq r9, pc, lr, asr #7 │ │ │ │ + rsbeq r5, r1, lr, asr #22 │ │ │ │ + ldrsbeq r9, [pc], #-54 @ │ │ │ │ @ instruction: 0xffffda31 │ │ │ │ @ instruction: 0xffffd9db │ │ │ │ - rsbeq r5, r1, r8, lsl #22 │ │ │ │ - @ instruction: 0x005f9390 │ │ │ │ - rsbeq r5, r1, lr, ror #21 │ │ │ │ - subseq r9, pc, r6, ror r3 @ │ │ │ │ + rsbeq r5, r1, r0, lsl fp │ │ │ │ + @ instruction: 0x005f9398 │ │ │ │ + strdeq r5, [r1], #-166 @ 0xffffff5a @ │ │ │ │ + subseq r9, pc, lr, ror r3 @ │ │ │ │ @ instruction: 0xffffd991 │ │ │ │ - rsbeq r5, r0, r0, asr #15 │ │ │ │ - rsbeq r5, r1, lr, asr #24 │ │ │ │ - rsbeq r5, r1, ip, ror #23 │ │ │ │ - mlseq r1, ip, sl, r5 │ │ │ │ - subseq r9, pc, r4, lsr #6 │ │ │ │ - rsbeq r5, r1, r2, lsl #21 │ │ │ │ - subseq r9, pc, sl, lsl #6 │ │ │ │ - rsbeq r5, r1, r2, lsl ip │ │ │ │ - rsbeq r5, r1, r0, lsr #25 │ │ │ │ - rsbeq r5, r1, r8, asr #20 │ │ │ │ - ldrsbeq r9, [pc], #-32 @ │ │ │ │ - rsbeq r5, r1, r6, lsl #25 │ │ │ │ - ldrdeq r5, [r1], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r5, r1, lr, lsl #20 │ │ │ │ - @ instruction: 0x005f9296 │ │ │ │ - strdeq r5, [r1], #-144 @ 0xffffff70 @ │ │ │ │ - subseq r9, pc, r6, ror r2 @ │ │ │ │ - rsbeq r5, r1, r2, lsr #25 │ │ │ │ + rsbeq r5, r0, r8, asr #15 │ │ │ │ + rsbeq r5, r1, r6, asr ip │ │ │ │ + strdeq r5, [r1], #-180 @ 0xffffff4c @ │ │ │ │ + rsbeq r5, r1, r4, lsr #21 │ │ │ │ + subseq r9, pc, ip, lsr #6 │ │ │ │ + rsbeq r5, r1, sl, lsl #21 │ │ │ │ + subseq r9, pc, r2, lsl r3 @ │ │ │ │ + rsbeq r5, r1, sl, lsl ip │ │ │ │ + rsbeq r5, r1, r8, lsr #25 │ │ │ │ + rsbeq r5, r1, r0, asr sl │ │ │ │ + ldrsbeq r9, [pc], #-40 @ │ │ │ │ + rsbeq r5, r1, lr, lsl #25 │ │ │ │ + rsbeq r5, r1, r0, ror #25 │ │ │ │ + rsbeq r5, r1, r6, lsl sl │ │ │ │ + @ instruction: 0x005f929e │ │ │ │ + strdeq r5, [r1], #-152 @ 0xffffff68 @ │ │ │ │ + subseq r9, pc, lr, ror r2 @ │ │ │ │ + rsbeq r5, r1, sl, lsr #25 │ │ │ │ + rsbeq r5, r1, r0, ror #25 │ │ │ │ + strhteq r5, [r1], #-156 @ 0xffffff64 │ │ │ │ + subseq r9, pc, r4, asr #4 │ │ │ │ + rsbeq r5, r1, r6, asr #25 │ │ │ │ + strdeq r5, [r1], #-202 @ 0xffffff36 @ │ │ │ │ + rsbeq r5, r1, r0, lsl #19 │ │ │ │ + subseq r9, pc, r8, lsl #4 │ │ │ │ + ldrdeq r5, [r1], #-206 @ 0xffffff32 @ │ │ │ │ + rsbeq r5, r1, r0, lsl #26 │ │ │ │ + rsbeq r5, r1, ip, lsr r9 │ │ │ │ + subseq r9, pc, r4, asr #3 │ │ │ │ ldrdeq r5, [r1], #-200 @ 0xffffff38 @ │ │ │ │ - strhteq r5, [r1], #-148 @ 0xffffff6c │ │ │ │ - subseq r9, pc, ip, lsr r2 @ │ │ │ │ - strhteq r5, [r1], #-206 @ 0xffffff32 │ │ │ │ - strdeq r5, [r1], #-194 @ 0xffffff3e @ │ │ │ │ - rsbeq r5, r1, r8, ror r9 │ │ │ │ - subseq r9, pc, r0, lsl #4 │ │ │ │ - ldrdeq r5, [r1], #-198 @ 0xffffff3a @ │ │ │ │ - strdeq r5, [r1], #-200 @ 0xffffff38 @ │ │ │ │ - rsbeq r5, r1, r4, lsr r9 │ │ │ │ - ldrheq r9, [pc], #-28 @ │ │ │ │ - ldrdeq r5, [r1], #-192 @ 0xffffff40 @ │ │ │ │ - rsbeq fp, r0, r6, asr #30 │ │ │ │ - rsbeq r5, r1, lr, ror #17 │ │ │ │ - subseq r9, pc, r6, ror r1 @ │ │ │ │ - mlseq r1, ip, ip, r5 │ │ │ │ - rsbeq fp, r0, sl, lsr #29 │ │ │ │ - rsbeq r5, r1, r4, lsr #17 │ │ │ │ - subseq r9, pc, ip, lsr #2 │ │ │ │ - rsbeq fp, r0, lr, lsl pc │ │ │ │ - rsbeq r5, r1, r4, ror ip │ │ │ │ - rsbeq r5, r1, r0, ror #16 │ │ │ │ - subseq r9, pc, r8, ror #1 │ │ │ │ - rsbeq fp, r0, r2, lsr pc │ │ │ │ - rsbeq r5, r1, r0, asr ip │ │ │ │ - rsbeq r5, r1, ip, lsl r8 │ │ │ │ - subseq r9, pc, r4, lsr #1 │ │ │ │ - rsbeq ip, r0, sl, lsr pc │ │ │ │ - rsbeq r5, r1, r8, lsr #24 │ │ │ │ - ldrdeq r5, [r1], #-118 @ 0xffffff8a @ │ │ │ │ - subseq r9, pc, lr, asr r0 @ │ │ │ │ + rsbeq fp, r0, lr, asr #30 │ │ │ │ + strdeq r5, [r1], #-134 @ 0xffffff7a @ │ │ │ │ + subseq r9, pc, lr, ror r1 @ │ │ │ │ + rsbeq r5, r1, r4, lsr #25 │ │ │ │ + strhteq fp, [r0], #-226 @ 0xffffff1e │ │ │ │ + rsbeq r5, r1, ip, lsr #17 │ │ │ │ + subseq r9, pc, r4, lsr r1 @ │ │ │ │ + rsbeq fp, r0, r6, lsr #30 │ │ │ │ + rsbeq r5, r1, ip, ror ip │ │ │ │ + rsbeq r5, r1, r8, ror #16 │ │ │ │ + ldrsheq r9, [pc], #-0 @ │ │ │ │ + rsbeq fp, r0, sl, lsr pc │ │ │ │ + rsbeq r5, r1, r8, asr ip │ │ │ │ + rsbeq r5, r1, r4, lsr #16 │ │ │ │ + subseq r9, pc, ip, lsr #1 │ │ │ │ + rsbeq ip, r0, r2, asr #30 │ │ │ │ + rsbeq r5, r1, r0, lsr ip │ │ │ │ + ldrdeq r5, [r1], #-126 @ 0xffffff82 @ │ │ │ │ + subseq r9, pc, r6, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed4c5bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -493520,16 +493520,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [ip, #-136] @ 0xffffff78 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6224478 │ │ │ │ blls 274b0c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r5, r1, r8, ror #12 │ │ │ │ - ldrsheq r8, [pc], #-224 @ │ │ │ │ + rsbeq r5, r1, r0, ror r6 │ │ │ │ + ldrsheq r8, [pc], #-232 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4c60c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7b9394 │ │ │ │ blmi 7e162c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -493552,15 +493552,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf61cbd30 │ │ │ │ svclt 0x0000ea16 │ │ │ │ rsbeq r9, sl, r2, ror #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r1, r6, asr sl │ │ │ │ + rsbeq r5, r1, lr, asr sl │ │ │ │ rsbeq r9, sl, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed4c688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vrhadd.s d2, d5, d2 │ │ │ │ andcs pc, r1, r3, lsr #20 │ │ │ │ @@ -493599,16 +493599,16 @@ │ │ │ │ @ instruction: 0xf6224478 │ │ │ │ strtmi pc, [r0], -pc, lsr #26 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ tstcc r4, r8, lsr #12 │ │ │ │ stc2 3, cr15, [r2], #272 @ 0x110 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq r5, r1, r8, lsr #19 │ │ │ │ - subseq r8, pc, r0, asr #27 │ │ │ │ + strhteq r5, [r1], #-144 @ 0xffffff70 │ │ │ │ + subseq r8, pc, r8, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4c744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf9a6f235 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @@ -493635,18 +493635,18 @@ │ │ │ │ stmdami r9, {r0, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 6, cr15, [r4], #136 @ 0x88 │ │ │ │ ldcllt 6, cr4, [r0, #-128]! @ 0xffffff80 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq r5, r1, r8, asr #18 │ │ │ │ - subseq r8, pc, r0, ror #26 │ │ │ │ - rsbeq r5, r1, r2, lsl r9 │ │ │ │ - subseq r8, pc, sl, lsr #26 │ │ │ │ + rsbeq r5, r1, r0, asr r9 │ │ │ │ + subseq r8, pc, r8, ror #26 │ │ │ │ + rsbeq r5, r1, sl, lsl r9 │ │ │ │ + subseq r8, pc, r2, lsr sp @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 330a94 >::_M_default_append(unsigned int)@@Base+0xab190> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ stmdagt r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @@ -494169,32 +494169,32 @@ │ │ │ │ blcs 21d240 │ │ │ │ ldr sp, [r0, r8, lsr #1] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r9, sl, r8, lsl #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq r9, [sl], #-62 @ 0xffffffc2 @ │ │ │ │ - rsbeq r5, r1, lr, lsr #15 │ │ │ │ - subseq r8, pc, r4, asr #23 │ │ │ │ - rsbeq r5, r1, lr, lsl #15 │ │ │ │ - subseq r8, pc, r4, lsr #23 │ │ │ │ - rsbeq r5, r1, ip, ror #14 │ │ │ │ - subseq r8, pc, r2, lsl #23 │ │ │ │ - rsbeq r5, r1, ip, lsl #14 │ │ │ │ - subseq r8, pc, r2, lsr #22 │ │ │ │ - rsbeq r5, r1, ip, ror #13 │ │ │ │ - subseq r8, pc, r2, lsl #22 │ │ │ │ - rsbeq r5, r1, r0, lsr #13 │ │ │ │ - strdeq r5, [r1], #-54 @ 0xffffffca @ │ │ │ │ - subseq r8, pc, lr, lsl #16 │ │ │ │ - rsbeq r5, r1, r2, asr r1 │ │ │ │ - rsbeq r5, r1, r2, lsl #2 │ │ │ │ - subseq r8, pc, sl, lsl r5 @ │ │ │ │ - rsbeq r5, r1, ip, asr #1 │ │ │ │ - subseq r8, pc, r4, ror #9 │ │ │ │ + strhteq r5, [r1], #-118 @ 0xffffff8a │ │ │ │ + subseq r8, pc, ip, asr #23 │ │ │ │ + mlseq r1, r6, r7, r5 │ │ │ │ + subseq r8, pc, ip, lsr #23 │ │ │ │ + rsbeq r5, r1, r4, ror r7 │ │ │ │ + subseq r8, pc, sl, lsl #23 │ │ │ │ + rsbeq r5, r1, r4, lsl r7 │ │ │ │ + subseq r8, pc, sl, lsr #22 │ │ │ │ + strdeq r5, [r1], #-100 @ 0xffffff9c @ │ │ │ │ + subseq r8, pc, sl, lsl #22 │ │ │ │ + rsbeq r5, r1, r8, lsr #13 │ │ │ │ + strdeq r5, [r1], #-62 @ 0xffffffc2 @ │ │ │ │ + subseq r8, pc, r6, lsl r8 @ │ │ │ │ + rsbeq r5, r1, sl, asr r1 │ │ │ │ + rsbeq r5, r1, sl, lsl #2 │ │ │ │ + subseq r8, pc, r2, lsr #10 │ │ │ │ + ldrdeq r5, [r1], #-4 @ │ │ │ │ + subseq r8, pc, ip, ror #9 │ │ │ │ blcs 21d29c │ │ │ │ svcge 0x0074f43f │ │ │ │ @ instruction: 0xf61be760 │ │ │ │ andls lr, r4, r2, lsl sp │ │ │ │ ldmdami r1!, {r2, r3, r5, r6, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffbcf621 │ │ │ │ @@ -494241,26 +494241,26 @@ │ │ │ │ ldrbtmi r2, [r8], #-381 @ 0xfffffe83 │ │ │ │ @ instruction: 0xf621300c │ │ │ │ stmdami pc, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6224478 │ │ │ │ @ instruction: 0xf04ff821 │ │ │ │ ldrt r3, [lr], #-1023 @ 0xfffffc01 │ │ │ │ - rsbeq r5, r1, r8, lsr r0 │ │ │ │ - subseq r8, pc, r0, asr r4 @ │ │ │ │ - strdeq r4, [r1], #-254 @ 0xffffff02 @ │ │ │ │ - subseq r8, pc, r6, lsl r4 @ │ │ │ │ - rsbeq r4, r1, r2, ror #31 │ │ │ │ - ldrsheq r8, [pc], #-58 @ │ │ │ │ - rsbeq r4, r1, r4, asr #31 │ │ │ │ - ldrsbeq r8, [pc], #-60 @ │ │ │ │ - rsbeq r4, r1, r8, lsr #31 │ │ │ │ - subseq r8, pc, r0, asr #7 │ │ │ │ - rsbeq r4, r1, lr, lsl #31 │ │ │ │ - subseq r8, pc, r4, lsr #7 │ │ │ │ + rsbeq r5, r1, r0, asr #32 │ │ │ │ + subseq r8, pc, r8, asr r4 @ │ │ │ │ + rsbeq r5, r1, r6 │ │ │ │ + subseq r8, pc, lr, lsl r4 @ │ │ │ │ + rsbeq r4, r1, sl, ror #31 │ │ │ │ + subseq r8, pc, r2, lsl #8 │ │ │ │ + rsbeq r4, r1, ip, asr #31 │ │ │ │ + subseq r8, pc, r4, ror #7 │ │ │ │ + strhteq r4, [r1], #-240 @ 0xffffff10 │ │ │ │ + subseq r8, pc, r8, asr #7 │ │ │ │ + mlseq r1, r6, pc, r4 @ │ │ │ │ + subseq r8, pc, ip, lsr #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4d178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fee79e60 │ │ │ │ blmi feea21b8 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -494437,57 +494437,57 @@ │ │ │ │ stc2l 6, cr15, [r2, #132]! @ 0x84 │ │ │ │ strtmi r4, [r1], -pc, lsr #16 │ │ │ │ @ instruction: 0xf6214478 │ │ │ │ usat pc, #9, sp, lsl #29 @ │ │ │ │ bl c33ab4 │ │ │ │ rsbeq r8, sl, r6, ror sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq r4, [r1], #-230 @ 0xffffff1a @ │ │ │ │ + strdeq r4, [r1], #-238 @ 0xffffff12 @ │ │ │ │ @ instruction: 0xfffff61d │ │ │ │ - strdeq r4, [r1], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r4, r1, r4, lsl pc │ │ │ │ + rsbeq r4, r1, r2, lsl #30 │ │ │ │ + rsbeq r4, r1, ip, lsl pc │ │ │ │ andeq r0, r0, r5, lsl #6 │ │ │ │ - rsbeq r4, r1, lr, lsr #29 │ │ │ │ - subseq r8, pc, r6, asr #5 │ │ │ │ + strhteq r4, [r1], #-230 @ 0xffffff1a │ │ │ │ + subseq r8, pc, lr, asr #5 │ │ │ │ rsbeq r8, sl, r0, ror #19 │ │ │ │ - rsbeq r4, r1, sl, ror lr │ │ │ │ - @ instruction: 0x005f8292 │ │ │ │ + rsbeq r4, r1, r2, lsl #29 │ │ │ │ + @ instruction: 0x005f829a │ │ │ │ @ instruction: 0xfffff4e5 │ │ │ │ @ instruction: 0xfffff473 │ │ │ │ - rsbeq r4, r1, ip, lsr lr │ │ │ │ - subseq r8, pc, r4, asr r2 @ │ │ │ │ - rsbeq r4, r1, r2, lsr #28 │ │ │ │ - subseq r8, pc, sl, lsr r2 @ │ │ │ │ + rsbeq r4, r1, r4, asr #28 │ │ │ │ + subseq r8, pc, ip, asr r2 @ │ │ │ │ + rsbeq r4, r1, sl, lsr #28 │ │ │ │ + subseq r8, pc, r2, asr #4 │ │ │ │ @ instruction: 0xfffff3ed │ │ │ │ @ instruction: 0xfffff3bf │ │ │ │ - rsbeq r4, r1, r4, ror #27 │ │ │ │ - ldrsheq r8, [pc], #-28 @ │ │ │ │ - rsbeq r4, r1, sl, asr #27 │ │ │ │ - subseq r8, pc, r2, ror #3 │ │ │ │ + rsbeq r4, r1, ip, ror #27 │ │ │ │ + subseq r8, pc, r4, lsl #4 │ │ │ │ + ldrdeq r4, [r1], #-210 @ 0xffffff2e @ │ │ │ │ + subseq r8, pc, sl, ror #3 │ │ │ │ @ instruction: 0xfffff2fd │ │ │ │ - mlseq r1, lr, sp, r4 │ │ │ │ - ldrheq r8, [pc], #-22 @ │ │ │ │ - rsbeq r4, r1, sl, asr #27 │ │ │ │ - strdeq r4, [r1], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r4, r1, r4, ror #26 │ │ │ │ - subseq r8, pc, ip, ror r1 @ │ │ │ │ - rsbeq r4, r1, r6, asr #26 │ │ │ │ - subseq r8, pc, ip, asr r1 @ │ │ │ │ - rsbeq r4, r1, r8, asr #27 │ │ │ │ - rsbeq r4, r1, lr, lsl lr │ │ │ │ - rsbeq r4, r1, sl, lsl #26 │ │ │ │ - subseq r8, pc, r2, lsr #2 │ │ │ │ - rsbeq r4, r1, r2, ror #28 │ │ │ │ - rsbeq r4, r1, sl, lsl #28 │ │ │ │ - rsbeq r4, r1, ip, asr #25 │ │ │ │ - subseq r8, pc, r4, ror #1 │ │ │ │ - rsbeq r4, r1, r6, asr #28 │ │ │ │ - rsbeq r4, r1, r0, ror lr │ │ │ │ - rsbeq r4, r1, r4, lsl #25 │ │ │ │ - @ instruction: 0x005f809c │ │ │ │ + rsbeq r4, r1, r6, lsr #27 │ │ │ │ + ldrheq r8, [pc], #-30 @ │ │ │ │ + ldrdeq r4, [r1], #-210 @ 0xffffff2e @ │ │ │ │ + rsbeq r4, r1, r4, lsl #28 │ │ │ │ + rsbeq r4, r1, ip, ror #26 │ │ │ │ + subseq r8, pc, r4, lsl #3 │ │ │ │ + rsbeq r4, r1, lr, asr #26 │ │ │ │ + subseq r8, pc, r4, ror #2 │ │ │ │ + ldrdeq r4, [r1], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r4, r1, r6, lsr #28 │ │ │ │ + rsbeq r4, r1, r2, lsl sp │ │ │ │ + subseq r8, pc, sl, lsr #2 │ │ │ │ + rsbeq r4, r1, sl, ror #28 │ │ │ │ + rsbeq r4, r1, r2, lsl lr │ │ │ │ + ldrdeq r4, [r1], #-196 @ 0xffffff3c @ │ │ │ │ + subseq r8, pc, ip, ror #1 │ │ │ │ + rsbeq r4, r1, lr, asr #28 │ │ │ │ + rsbeq r4, r1, r8, ror lr │ │ │ │ + rsbeq r4, r1, ip, lsl #25 │ │ │ │ + subseq r8, pc, r4, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed4d504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr0, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -494497,16 +494497,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r8, #-132]! @ 0xffffff7c │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6214478 │ │ │ │ blls 275bc4 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mlseq r1, r0, fp, r4 │ │ │ │ - subseq r7, pc, r8, lsr #31 │ │ │ │ + mlseq r1, r8, fp, r4 │ │ │ │ + ldrheq r7, [pc], #-240 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed4d554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx fea32c30 │ │ │ │ blvc 3319e0 >::_M_default_append(unsigned int)@@Base+0xac0dc> │ │ │ │ @@ -494539,16 +494539,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r2, #-132] @ 0xffffff7c │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6214478 │ │ │ │ blls 275b18 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r4, r1, r0, ror #25 │ │ │ │ - ldrsheq r7, [pc], #-236 @ │ │ │ │ + rsbeq r4, r1, r8, ror #25 │ │ │ │ + subseq r7, pc, r4, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed4d5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7ba384 │ │ │ │ blmi 7e261c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -494570,15 +494570,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf61bbd30 │ │ │ │ svclt 0x0000ea1e │ │ │ │ strdeq r8, [sl], #-82 @ 0xffffffae @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r1, sl, ip, r4 │ │ │ │ + rsbeq r4, r1, r2, lsr #25 │ │ │ │ strhteq r8, [sl], #-88 @ 0xffffffa8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4b1930 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4614b0b5 │ │ │ │ @@ -494843,26 +494843,26 @@ │ │ │ │ @ instruction: 0x23a9f240 │ │ │ │ blx ff03411a │ │ │ │ ldmib sp, {r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ssat fp, #1, r2, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r4, r1, r6, lsr #24 │ │ │ │ + rsbeq r4, r1, lr, lsr #24 │ │ │ │ rsbeq r8, sl, r4, asr r5 │ │ │ │ - rsbeq r4, r1, r6, ror #20 │ │ │ │ - subseq r7, pc, r2, lsl #25 │ │ │ │ - rsbeq r4, r1, lr, ror r9 │ │ │ │ - @ instruction: 0x005f7b9a │ │ │ │ - rsbeq r4, r1, r6, ror #18 │ │ │ │ - subseq r7, pc, r2, lsl #23 │ │ │ │ + rsbeq r4, r1, lr, ror #20 │ │ │ │ + subseq r7, pc, sl, lsl #25 │ │ │ │ + rsbeq r4, r1, r6, lsl #19 │ │ │ │ + subseq r7, pc, r2, lsr #23 │ │ │ │ + rsbeq r4, r1, lr, ror #18 │ │ │ │ + subseq r7, pc, sl, lsl #23 │ │ │ │ mlseq sl, ip, r2, r8 │ │ │ │ - rsbeq r4, r1, lr, lsl #18 │ │ │ │ - subseq r7, pc, sl, lsr #22 │ │ │ │ - rsbeq r4, r1, r0, asr r8 │ │ │ │ + rsbeq r4, r1, r6, lsl r9 │ │ │ │ + subseq r7, pc, r2, lsr fp @ │ │ │ │ + rsbeq r4, r1, r8, asr r8 │ │ │ │ vadd.i8 q10, q8, q15 │ │ │ │ ldrbtmi r2, [r8], #-406 @ 0xfffffe6a │ │ │ │ @ instruction: 0xf621300c │ │ │ │ stmiami ip!, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ blx 12b417e │ │ │ │ ldmib sp, {r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @@ -495093,39 +495093,39 @@ │ │ │ │ @ instruction: 0xf8bef621 │ │ │ │ @ instruction: 0xf04f481e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf978f621 │ │ │ │ svclt 0x0000e7ef │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r4, r1, sl, asr #15 │ │ │ │ - subseq r7, pc, r6, ror #19 │ │ │ │ - rsbeq r4, r1, r6, ror #14 │ │ │ │ - subseq r7, pc, r2, lsl #19 │ │ │ │ - rsbeq r4, r1, lr, lsr r7 │ │ │ │ - subseq r7, pc, sl, asr r9 @ │ │ │ │ - rsbeq r4, r1, lr, lsl r7 │ │ │ │ - subseq r7, pc, sl, lsr r9 @ │ │ │ │ - rsbeq r4, r1, r4, lsl #14 │ │ │ │ - subseq r7, pc, r0, lsr #18 │ │ │ │ - strdeq r4, [r1], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r4, r1, r8, ror #12 │ │ │ │ - rsbeq r4, r1, r6, lsr r6 │ │ │ │ - subseq r7, pc, r2, asr r8 @ │ │ │ │ - rsbeq r0, r1, sl, lsl #8 │ │ │ │ - rsbeq r4, r1, sl, ror #11 │ │ │ │ - subseq r7, pc, r6, lsl #16 │ │ │ │ - @ instruction: 0xfffff897 │ │ │ │ - rsbeq r4, r1, ip, lsl r6 │ │ │ │ + ldrdeq r4, [r1], #-114 @ 0xffffff8e @ │ │ │ │ + subseq r7, pc, lr, ror #19 │ │ │ │ + rsbeq r4, r1, lr, ror #14 │ │ │ │ + subseq r7, pc, sl, lsl #19 │ │ │ │ + rsbeq r4, r1, r6, asr #14 │ │ │ │ + subseq r7, pc, r2, ror #18 │ │ │ │ + rsbeq r4, r1, r6, lsr #14 │ │ │ │ + subseq r7, pc, r2, asr #18 │ │ │ │ + rsbeq r4, r1, ip, lsl #14 │ │ │ │ + subseq r7, pc, r8, lsr #18 │ │ │ │ + strdeq r4, [r1], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r4, r1, r0, ror r6 │ │ │ │ + rsbeq r4, r1, lr, lsr r6 │ │ │ │ + subseq r7, pc, sl, asr r8 @ │ │ │ │ + rsbeq r0, r1, r2, lsl r4 │ │ │ │ strdeq r4, [r1], #-82 @ 0xffffffae @ │ │ │ │ - strhteq r4, [r1], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r4, r1, r6, asr r4 │ │ │ │ - subseq r7, pc, r0, ror r6 @ │ │ │ │ - rsbeq r4, r1, r8, lsr r4 │ │ │ │ - subseq r7, pc, r2, asr r6 @ │ │ │ │ + subseq r7, pc, lr, lsl #16 │ │ │ │ + @ instruction: 0xfffff897 │ │ │ │ + rsbeq r4, r1, r4, lsr #12 │ │ │ │ + strdeq r4, [r1], #-90 @ 0xffffffa6 @ │ │ │ │ + strhteq r4, [r1], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq r4, r1, lr, asr r4 │ │ │ │ + subseq r7, pc, r8, ror r6 @ │ │ │ │ + rsbeq r4, r1, r0, asr #8 │ │ │ │ + subseq r7, pc, sl, asr r6 @ │ │ │ │ stcne 8, cr15, [r4], {85} @ 0x55 │ │ │ │ vmin.u32 q10, q6, q0 │ │ │ │ @ instruction: 0x4606fd1b │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ mrc 0, 1, r8, cr8, cr15, {4} │ │ │ │ @ instruction: 0xf61b0b49 │ │ │ │ @ instruction: 0xf855e992 │ │ │ │ @@ -495396,70 +495396,70 @@ │ │ │ │ vmov.i16 d31, #0 @ 0x0000 │ │ │ │ mrc 0, 1, r8, cr8, cr1, {6} │ │ │ │ strtmi r8, [r0], -ip, asr #22 │ │ │ │ stc2 3, cr15, [r2, #-324] @ 0xfffffebc │ │ │ │ blhi 2329f0 │ │ │ │ svclt 0x0000e463 │ │ │ │ ... │ │ │ │ - rsbeq r4, r1, ip, ror r3 │ │ │ │ - @ instruction: 0x005f7596 │ │ │ │ - rsbeq r4, r1, r0, ror #6 │ │ │ │ - subseq r7, pc, sl, ror r5 @ │ │ │ │ - subseq r3, pc, r6 │ │ │ │ - rsbeq r4, r1, r0, lsr r3 │ │ │ │ - subseq r7, pc, ip, asr #10 │ │ │ │ - rsbeq r4, r1, sl, ror #5 │ │ │ │ - subseq r7, pc, r6, lsl #10 │ │ │ │ - subseq r2, pc, ip, ror #30 │ │ │ │ - strhteq r4, [r1], #-46 @ 0xffffffd2 │ │ │ │ - ldrsbeq r7, [pc], #-74 @ │ │ │ │ - strdeq sl, [r0], #-0 @ │ │ │ │ - mlseq r1, r2, r2, r4 │ │ │ │ - subseq r7, pc, lr, lsr #9 │ │ │ │ - rsbeq r4, r1, r4, ror r2 │ │ │ │ - @ instruction: 0x005f7490 │ │ │ │ - rsbeq r4, r1, sl, asr r2 │ │ │ │ - subseq r7, pc, r6, ror r4 @ │ │ │ │ - rsbeq r4, r1, ip, lsr #4 │ │ │ │ - subseq r7, pc, r8, asr #8 │ │ │ │ - rsbeq r4, r1, r4, lsl r2 │ │ │ │ - subseq r7, pc, lr, lsr #8 │ │ │ │ - rsbeq r4, r1, r6, ror #3 │ │ │ │ - rsbeq r4, r1, r8, lsr r2 │ │ │ │ - rsbeq r8, r0, ip, ror #5 │ │ │ │ - mlseq r1, sl, r1, r4 │ │ │ │ - ldrheq r7, [pc], #-54 @ │ │ │ │ - subseq r4, pc, r6, ror #3 │ │ │ │ - rsbeq r4, r1, ip, ror #2 │ │ │ │ - subseq r7, pc, r8, lsl #7 │ │ │ │ - subseq r4, pc, ip, ror #3 │ │ │ │ - rsbeq r4, r1, lr, lsr r1 │ │ │ │ - subseq r7, pc, sl, asr r3 @ │ │ │ │ - strdeq r4, [r1], #-12 @ │ │ │ │ - subseq r7, pc, r8, lsl r3 @ │ │ │ │ - rsbeq r4, r1, r2, ror #1 │ │ │ │ - ldrsheq r7, [pc], #-46 @ │ │ │ │ - strhteq r4, [r1], #-8 │ │ │ │ - ldrsbeq r7, [pc], #-36 @ │ │ │ │ - strdeq r8, [r4], #-240 @ 0xffffff10 @ │ │ │ │ - ldrdeq sl, [r0], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r2, r2, ip, lsl #27 │ │ │ │ - rsbeq sl, r0, r8, ror #30 │ │ │ │ - ldrheq pc, [lr], #-42 @ 0xffffffd6 @ │ │ │ │ - subseq r7, pc, r2, lsl #8 │ │ │ │ - rsbeq r9, r0, r4, lsr #27 │ │ │ │ - rsbeq sl, r0, r8, lsr pc │ │ │ │ - rsbeq sl, r0, ip, lsr #30 │ │ │ │ - rsbeq r9, r0, r4, asr #28 │ │ │ │ - rsbeq r3, r1, ip, asr #31 │ │ │ │ - subseq r7, pc, r8, ror #3 │ │ │ │ - strhteq r3, [r1], #-242 @ 0xffffff0e │ │ │ │ - subseq r7, pc, lr, asr #3 │ │ │ │ - mlseq r1, r8, pc, r3 @ │ │ │ │ - ldrheq r7, [pc], #-20 @ │ │ │ │ + rsbeq r4, r1, r4, lsl #7 │ │ │ │ + @ instruction: 0x005f759e │ │ │ │ + rsbeq r4, r1, r8, ror #6 │ │ │ │ + subseq r7, pc, r2, lsl #11 │ │ │ │ + subseq r3, pc, lr │ │ │ │ + rsbeq r4, r1, r8, lsr r3 │ │ │ │ + subseq r7, pc, r4, asr r5 @ │ │ │ │ + strdeq r4, [r1], #-34 @ 0xffffffde @ │ │ │ │ + subseq r7, pc, lr, lsl #10 │ │ │ │ + subseq r2, pc, r4, ror pc @ │ │ │ │ + rsbeq r4, r1, r6, asr #5 │ │ │ │ + subseq r7, pc, r2, ror #9 │ │ │ │ + strdeq sl, [r0], #-8 @ │ │ │ │ + mlseq r1, sl, r2, r4 │ │ │ │ + ldrheq r7, [pc], #-70 @ │ │ │ │ + rsbeq r4, r1, ip, ror r2 │ │ │ │ + @ instruction: 0x005f7498 │ │ │ │ + rsbeq r4, r1, r2, ror #4 │ │ │ │ + subseq r7, pc, lr, ror r4 @ │ │ │ │ + rsbeq r4, r1, r4, lsr r2 │ │ │ │ + subseq r7, pc, r0, asr r4 @ │ │ │ │ + rsbeq r4, r1, ip, lsl r2 │ │ │ │ + subseq r7, pc, r6, lsr r4 @ │ │ │ │ + rsbeq r4, r1, lr, ror #3 │ │ │ │ + rsbeq r4, r1, r0, asr #4 │ │ │ │ + strdeq r8, [r0], #-36 @ 0xffffffdc @ │ │ │ │ + rsbeq r4, r1, r2, lsr #3 │ │ │ │ + ldrheq r7, [pc], #-62 @ │ │ │ │ + subseq r4, pc, lr, ror #3 │ │ │ │ + rsbeq r4, r1, r4, ror r1 │ │ │ │ + @ instruction: 0x005f7390 │ │ │ │ + ldrsheq r4, [pc], #-20 @ │ │ │ │ + rsbeq r4, r1, r6, asr #2 │ │ │ │ + subseq r7, pc, r2, ror #6 │ │ │ │ + rsbeq r4, r1, r4, lsl #2 │ │ │ │ + subseq r7, pc, r0, lsr #6 │ │ │ │ + rsbeq r4, r1, sl, ror #1 │ │ │ │ + subseq r7, pc, r6, lsl #6 │ │ │ │ + rsbeq r4, r1, r0, asr #1 │ │ │ │ + ldrsbeq r7, [pc], #-44 @ │ │ │ │ + strdeq r8, [r4], #-248 @ 0xffffff08 @ │ │ │ │ + ldrdeq sl, [r0], #-92 @ 0xffffffa4 @ │ │ │ │ + mlseq r2, r4, sp, r2 │ │ │ │ + rsbeq sl, r0, r0, ror pc │ │ │ │ + subseq pc, lr, r2, asr #5 │ │ │ │ + subseq r7, pc, sl, lsl #8 │ │ │ │ + rsbeq r9, r0, ip, lsr #27 │ │ │ │ + rsbeq sl, r0, r0, asr #30 │ │ │ │ + rsbeq sl, r0, r4, lsr pc │ │ │ │ + rsbeq r9, r0, ip, asr #28 │ │ │ │ + ldrdeq r3, [r1], #-244 @ 0xffffff0c @ │ │ │ │ + ldrsheq r7, [pc], #-16 @ │ │ │ │ + strhteq r3, [r1], #-250 @ 0xffffff06 │ │ │ │ + ldrsbeq r7, [pc], #-22 @ │ │ │ │ + rsbeq r3, r1, r0, lsr #31 │ │ │ │ + ldrheq r7, [pc], #-28 @ │ │ │ │ vmin.u q2, , q0 │ │ │ │ strmi pc, [r5], -r5, lsr #22 │ │ │ │ vmin.u q2, , q0 │ │ │ │ bne d75660 │ │ │ │ bpl fe632a6c │ │ │ │ mrc 6, 5, r4, cr8, cr0, {2} │ │ │ │ vqrdmulh.s q4, , │ │ │ │ @@ -495629,37 +495629,37 @@ │ │ │ │ stc2 6, cr15, [sl], {32} │ │ │ │ @ instruction: 0x4631481c │ │ │ │ @ instruction: 0xf6204478 │ │ │ │ @ instruction: 0xf7fffd45 │ │ │ │ svclt 0x0000ba33 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq r3, r1, r2, lsl lr │ │ │ │ - subseq r7, pc, lr, lsr #32 │ │ │ │ - rsbeq r3, r1, r2, ror #27 │ │ │ │ - ldrsheq r6, [pc], #-254 @ │ │ │ │ - mlseq r1, r6, sp, r3 │ │ │ │ - ldrheq r6, [pc], #-242 @ │ │ │ │ - rsbeq r3, r1, r6, ror #26 │ │ │ │ - subseq r6, pc, r2, lsl #31 │ │ │ │ - rsbeq r3, r1, sl, asr #26 │ │ │ │ - subseq r6, pc, r6, ror #30 │ │ │ │ - rsbeq r3, r1, lr, lsr #26 │ │ │ │ - subseq r6, pc, sl, asr #30 │ │ │ │ - strdeq r3, [r1], #-206 @ 0xffffff32 @ │ │ │ │ - subseq r6, pc, sl, lsl pc @ │ │ │ │ + rsbeq r3, r1, sl, lsl lr │ │ │ │ + subseq r7, pc, r6, lsr r0 @ │ │ │ │ + rsbeq r3, r1, sl, ror #27 │ │ │ │ + subseq r7, pc, r6 │ │ │ │ mlseq r1, lr, sp, r3 │ │ │ │ - rsbeq r3, r1, r6, lsr #25 │ │ │ │ - subseq r6, pc, r2, asr #29 │ │ │ │ - rsbeq r3, r1, r4, ror ip │ │ │ │ - @ instruction: 0x005f6e90 │ │ │ │ - rsbeq r3, r1, lr, ror #23 │ │ │ │ - subseq r6, pc, sl, lsl #28 │ │ │ │ - ldrdeq r3, [r1], #-176 @ 0xffffff50 @ │ │ │ │ - subseq r6, pc, ip, ror #27 │ │ │ │ + ldrheq r6, [pc], #-250 @ │ │ │ │ + rsbeq r3, r1, lr, ror #26 │ │ │ │ + subseq r6, pc, sl, lsl #31 │ │ │ │ + rsbeq r3, r1, r2, asr sp │ │ │ │ + subseq r6, pc, lr, ror #30 │ │ │ │ + rsbeq r3, r1, r6, lsr sp │ │ │ │ + subseq r6, pc, r2, asr pc @ │ │ │ │ + rsbeq r3, r1, r6, lsl #26 │ │ │ │ + subseq r6, pc, r2, lsr #30 │ │ │ │ + rsbeq r3, r1, r6, lsr #27 │ │ │ │ + rsbeq r3, r1, lr, lsr #25 │ │ │ │ + subseq r6, pc, sl, asr #29 │ │ │ │ + rsbeq r3, r1, ip, ror ip │ │ │ │ + @ instruction: 0x005f6e98 │ │ │ │ + strdeq r3, [r1], #-182 @ 0xffffff4a @ │ │ │ │ + subseq r6, pc, r2, lsl lr @ │ │ │ │ + ldrdeq r3, [r1], #-184 @ 0xffffff48 @ │ │ │ │ + ldrsheq r6, [pc], #-212 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b2a20 >::_M_default_append(unsigned int)@@Base+0x2d11c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ andcs fp, r2, #142 @ 0x8e │ │ │ │ eorvs r9, r2, r6, lsl ip │ │ │ │ @@ -495792,16 +495792,16 @@ │ │ │ │ bcs 1cff898 │ │ │ │ svcge 0x0013f47f │ │ │ │ mcr2 3, 5, pc, cr2, cr14, {0} @ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blls 423378 │ │ │ │ umaalcs pc, r8, r3, r8 @ │ │ │ │ svclt 0x0000e709 │ │ │ │ - strhteq r3, [r1], #-146 @ 0xffffff6e │ │ │ │ - subseq r6, pc, lr, asr #23 │ │ │ │ + strhteq r3, [r1], #-154 @ 0xffffff66 │ │ │ │ + ldrsbeq r6, [pc], #-182 @ │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strtcs pc, [r0], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r7], -r0, lsr #9 │ │ │ │ @@ -496096,77 +496096,77 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq r7, sl, r8, asr #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq r3, [r1], #-138 @ 0xffffff76 @ │ │ │ │ + rsbeq r3, r1, r2, lsl #18 │ │ │ │ @ instruction: 0xfffffd79 │ │ │ │ - ldrdeq r3, [r1], #-158 @ 0xffffff62 @ │ │ │ │ - mlseq r0, lr, r6, pc @ │ │ │ │ + rsbeq r3, r1, r6, ror #19 │ │ │ │ + rsbeq pc, r0, r6, lsr #13 │ │ │ │ andeq r0, r0, r1, lsr #13 │ │ │ │ - rsbeq r3, r1, ip, ror #16 │ │ │ │ - subseq r6, pc, r6, lsl #21 │ │ │ │ + rsbeq r3, r1, r4, ror r8 │ │ │ │ + subseq r6, pc, lr, lsl #21 │ │ │ │ mlseq sl, lr, r1, r7 │ │ │ │ - rsbeq r3, r1, r2, lsr r8 │ │ │ │ - subseq r6, pc, lr, asr #20 │ │ │ │ + rsbeq r3, r1, sl, lsr r8 │ │ │ │ + subseq r6, pc, r6, asr sl @ │ │ │ │ @ instruction: 0xffffeb59 │ │ │ │ @ instruction: 0xffffea9f │ │ │ │ - strdeq r3, [r1], #-116 @ 0xffffff8c @ │ │ │ │ - subseq r6, pc, r0, lsl sl @ │ │ │ │ - ldrdeq r3, [r1], #-122 @ 0xffffff86 @ │ │ │ │ - ldrsheq r6, [pc], #-150 @ │ │ │ │ - rsbeq r9, r0, r0, lsl #13 │ │ │ │ - rsbeq r3, r1, r6, lsr r9 │ │ │ │ - rsbeq r9, r0, sl, lsl #14 │ │ │ │ - rsbeq r3, r1, lr, lsl r9 │ │ │ │ - rsbeq r3, r1, sl, asr r7 │ │ │ │ - subseq r6, pc, r6, ror r9 @ │ │ │ │ - rsbeq r3, r1, r0, asr #14 │ │ │ │ - subseq r6, pc, ip, asr r9 @ │ │ │ │ - rsbeq r9, r0, sl, ror #13 │ │ │ │ - rsbeq r3, r1, ip, asr #17 │ │ │ │ - rsbeq r3, r1, ip, ror #13 │ │ │ │ - subseq r6, pc, r8, lsl #18 │ │ │ │ - mlseq r1, r4, r8, r3 │ │ │ │ - rsbeq r9, r0, r0, ror #13 │ │ │ │ - mlseq r1, r8, r6, r3 │ │ │ │ - ldrheq r6, [pc], #-132 @ │ │ │ │ - rsbeq r3, r1, sl, ror r6 │ │ │ │ - @ instruction: 0x005f6894 │ │ │ │ - ldrdeq r9, [r0], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r3, r1, r8, asr #16 │ │ │ │ - rsbeq r3, r1, r4, lsr r6 │ │ │ │ - subseq r6, pc, r0, asr r8 @ │ │ │ │ - mlseq r1, lr, lr, r1 │ │ │ │ - rsbeq r3, r1, r8, lsl r8 │ │ │ │ - rsbeq r3, r1, ip, ror #11 │ │ │ │ - subseq r6, pc, r8, lsl #16 │ │ │ │ - rsbeq r9, r0, r2, lsl lr │ │ │ │ - strdeq r3, [r1], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r3, r1, r8, lsr #11 │ │ │ │ - subseq r6, pc, r4, asr #15 │ │ │ │ - rsbeq r3, r1, ip, lsr r8 │ │ │ │ - rsbeq r3, r1, r8, lsl r8 │ │ │ │ - rsbeq r3, r1, r2, asr #15 │ │ │ │ - rsbeq r3, r1, r6, ror #10 │ │ │ │ - subseq r6, pc, r2, lsl #15 │ │ │ │ - strdeq r3, [r1], #-118 @ 0xffffff8a @ │ │ │ │ - rsbeq r3, r1, r4, lsr r8 │ │ │ │ - rsbeq r3, r1, r8, lsr #10 │ │ │ │ - subseq r6, pc, r4, asr #14 │ │ │ │ - rsbeq sl, r0, r8, ror r7 │ │ │ │ - rsbeq r3, r1, sl, lsl r8 │ │ │ │ - rsbeq r3, r1, lr, ror #9 │ │ │ │ - subseq r6, pc, sl, lsl #14 │ │ │ │ - mlseq r0, lr, r7, sl │ │ │ │ strdeq r3, [r1], #-124 @ 0xffffff84 @ │ │ │ │ - strhteq r3, [r1], #-66 @ 0xffffffbe │ │ │ │ - subseq r6, pc, lr, asr #13 │ │ │ │ + subseq r6, pc, r8, lsl sl @ │ │ │ │ + rsbeq r3, r1, r2, ror #15 │ │ │ │ + ldrsheq r6, [pc], #-158 @ │ │ │ │ + rsbeq r9, r0, r8, lsl #13 │ │ │ │ + rsbeq r3, r1, lr, lsr r9 │ │ │ │ + rsbeq r9, r0, r2, lsl r7 │ │ │ │ + rsbeq r3, r1, r6, lsr #18 │ │ │ │ + rsbeq r3, r1, r2, ror #14 │ │ │ │ + subseq r6, pc, lr, ror r9 @ │ │ │ │ + rsbeq r3, r1, r8, asr #14 │ │ │ │ + subseq r6, pc, r4, ror #18 │ │ │ │ + strdeq r9, [r0], #-98 @ 0xffffff9e @ │ │ │ │ + ldrdeq r3, [r1], #-132 @ 0xffffff7c @ │ │ │ │ + strdeq r3, [r1], #-100 @ 0xffffff9c @ │ │ │ │ + subseq r6, pc, r0, lsl r9 @ │ │ │ │ + mlseq r1, ip, r8, r3 │ │ │ │ + rsbeq r9, r0, r8, ror #13 │ │ │ │ + rsbeq r3, r1, r0, lsr #13 │ │ │ │ + ldrheq r6, [pc], #-140 @ │ │ │ │ + rsbeq r3, r1, r2, lsl #13 │ │ │ │ + @ instruction: 0x005f689c │ │ │ │ + rsbeq r9, r0, r6, ror #13 │ │ │ │ + rsbeq r3, r1, r0, asr r8 │ │ │ │ + rsbeq r3, r1, ip, lsr r6 │ │ │ │ + subseq r6, pc, r8, asr r8 @ │ │ │ │ + rsbeq r1, r1, r6, lsr #29 │ │ │ │ + rsbeq r3, r1, r0, lsr #16 │ │ │ │ + strdeq r3, [r1], #-84 @ 0xffffffac @ │ │ │ │ + subseq r6, pc, r0, lsl r8 @ │ │ │ │ + rsbeq r9, r0, sl, lsl lr │ │ │ │ + strdeq r3, [r1], #-120 @ 0xffffff88 @ │ │ │ │ + strhteq r3, [r1], #-80 @ 0xffffffb0 │ │ │ │ + subseq r6, pc, ip, asr #15 │ │ │ │ + rsbeq r3, r1, r4, asr #16 │ │ │ │ + rsbeq r3, r1, r0, lsr #16 │ │ │ │ + rsbeq r3, r1, sl, asr #15 │ │ │ │ + rsbeq r3, r1, lr, ror #10 │ │ │ │ + subseq r6, pc, sl, lsl #15 │ │ │ │ + strdeq r3, [r1], #-126 @ 0xffffff82 @ │ │ │ │ + rsbeq r3, r1, ip, lsr r8 │ │ │ │ + rsbeq r3, r1, r0, lsr r5 │ │ │ │ + subseq r6, pc, ip, asr #14 │ │ │ │ + rsbeq sl, r0, r0, lsl #15 │ │ │ │ + rsbeq r3, r1, r2, lsr #16 │ │ │ │ + strdeq r3, [r1], #-70 @ 0xffffffba @ │ │ │ │ + subseq r6, pc, r2, lsl r7 @ │ │ │ │ + rsbeq sl, r0, r6, lsr #15 │ │ │ │ + rsbeq r3, r1, r4, lsl #16 │ │ │ │ + strhteq r3, [r1], #-74 @ 0xffffffb6 │ │ │ │ + ldrsbeq r6, [pc], #-102 @ │ │ │ │ @ instruction: 0xf1064a4c │ │ │ │ stmdbmi ip, {r3, r4, r6, r8, r9}^ │ │ │ │ streq lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ vrshl.u64 d5, d2, d10 │ │ │ │ strmi pc, [r4], -r7, lsl #27 │ │ │ │ @@ -496236,34 +496236,34 @@ │ │ │ │ ldmdami r8, {r0, r1, r2, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ orrcc pc, sl, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffc2f61f │ │ │ │ @ instruction: 0x46214815 │ │ │ │ @ instruction: 0xf6204478 │ │ │ │ strbt pc, [r9], #2173 @ 0x87d @ │ │ │ │ - rsbeq r3, r1, r0, lsr #13 │ │ │ │ - rsbeq r3, r1, r2, lsl #14 │ │ │ │ - rsbeq r3, r1, sl, lsr r3 │ │ │ │ - subseq r6, pc, r6, asr r5 @ │ │ │ │ - strhteq r9, [r0], #-170 @ 0xffffff56 │ │ │ │ - rsbeq r3, r1, r4, ror #13 │ │ │ │ - rsbeq r3, r1, r0, lsl #6 │ │ │ │ - subseq r6, pc, ip, lsl r5 @ │ │ │ │ - rsbeq r3, r1, r8, asr #13 │ │ │ │ - rsbeq r3, r1, r2, asr #14 │ │ │ │ - rsbeq r3, r1, r6, asr #5 │ │ │ │ - subseq r6, pc, r2, ror #9 │ │ │ │ - rsbeq sl, r0, r6, asr r6 │ │ │ │ - rsbeq r3, r1, r8, lsl r7 │ │ │ │ - rsbeq r3, r1, r0, lsl #5 │ │ │ │ - @ instruction: 0x005f649c │ │ │ │ - rsbeq sl, r0, sl, ror #12 │ │ │ │ - strdeq r3, [r1], #-100 @ 0xffffff9c @ │ │ │ │ - rsbeq r3, r1, r0, asr #4 │ │ │ │ - subseq r6, pc, ip, asr r4 @ │ │ │ │ + rsbeq r3, r1, r8, lsr #13 │ │ │ │ + rsbeq r3, r1, sl, lsl #14 │ │ │ │ + rsbeq r3, r1, r2, asr #6 │ │ │ │ + subseq r6, pc, lr, asr r5 @ │ │ │ │ + rsbeq r9, r0, r2, asr #21 │ │ │ │ + rsbeq r3, r1, ip, ror #13 │ │ │ │ + rsbeq r3, r1, r8, lsl #6 │ │ │ │ + subseq r6, pc, r4, lsr #10 │ │ │ │ + ldrdeq r3, [r1], #-96 @ 0xffffffa0 @ │ │ │ │ + rsbeq r3, r1, sl, asr #14 │ │ │ │ + rsbeq r3, r1, lr, asr #5 │ │ │ │ + subseq r6, pc, sl, ror #9 │ │ │ │ + rsbeq sl, r0, lr, asr r6 │ │ │ │ + rsbeq r3, r1, r0, lsr #14 │ │ │ │ + rsbeq r3, r1, r8, lsl #5 │ │ │ │ + subseq r6, pc, r4, lsr #9 │ │ │ │ + rsbeq sl, r0, r2, ror r6 │ │ │ │ + strdeq r3, [r1], #-108 @ 0xffffff94 @ │ │ │ │ + rsbeq r3, r1, r8, asr #4 │ │ │ │ + subseq r6, pc, r4, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed4f0dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrrc2 7, 15, pc, r8, cr15 @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -496273,16 +496273,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff7cf61f │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6204478 │ │ │ │ blls 275fec │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq r3, [r1], #-20 @ 0xffffffec │ │ │ │ - ldrsbeq r6, [pc], #-48 @ │ │ │ │ + strhteq r3, [r1], #-28 @ 0xffffffe4 │ │ │ │ + ldrsbeq r6, [pc], #-56 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed4f12c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ ldc2 2, cr15, [r4], #200 @ 0xc8 │ │ │ │ blvc 3335b8 >::_M_default_append(unsigned int)@@Base+0xadcb4> │ │ │ │ @@ -496316,15 +496316,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf619bd30 │ │ │ │ svclt 0x0000ec6e │ │ │ │ mlseq sl, r2, sl, r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r3, [r1], #-90 @ 0xffffffa6 @ │ │ │ │ + rsbeq r3, r1, r2, ror #11 │ │ │ │ rsbeq r6, sl, r8, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed4f1d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ blx 1b34d28 │ │ │ │ @@ -496346,16 +496346,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 7, pc, cr8, cr15, {0} @ │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf61f4478 │ │ │ │ blls 277ec4 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r3, r1, ip, asr r5 │ │ │ │ - subseq r6, pc, r8, lsr #5 │ │ │ │ + rsbeq r3, r1, r4, ror #10 │ │ │ │ + ldrheq r6, [pc], #-32 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b3508 >::_M_default_append(unsigned int)@@Base+0x2dc04> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ str pc, [ip], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb0a5 │ │ │ │ @@ -496647,22 +496647,22 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ ... │ │ │ │ mlseq sl, r4, r9, r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r6, sl, r2, ror r9 │ │ │ │ - strdeq r3, [r1], #-44 @ 0xffffffd4 @ │ │ │ │ - rsbeq r3, r1, r0, lsr #5 │ │ │ │ - subseq r5, pc, sl, ror #31 │ │ │ │ - rsbeq r3, r1, r8, ror #4 │ │ │ │ - ldrheq r5, [pc], #-244 @ │ │ │ │ - rsbeq r3, r1, sl, lsr r1 │ │ │ │ - subseq r5, pc, r6, lsl #29 │ │ │ │ - strhteq r3, [r1], #-2 │ │ │ │ + rsbeq r3, r1, r4, lsl #6 │ │ │ │ + rsbeq r3, r1, r8, lsr #5 │ │ │ │ + ldrsheq r5, [pc], #-242 @ │ │ │ │ + rsbeq r3, r1, r0, ror r2 │ │ │ │ + ldrheq r5, [pc], #-252 @ │ │ │ │ + rsbeq r3, r1, r2, asr #2 │ │ │ │ + subseq r5, pc, lr, lsl #29 │ │ │ │ + strhteq r3, [r1], #-10 │ │ │ │ vst4.8 {d25-d28}, [pc], r8 │ │ │ │ ldmmi pc, {r1, r3, r8, ip, sp, lr}^ @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [sl], #-124 @ 0xffffff84 │ │ │ │ stmdbls r8, {r0, r2, r3, r4, r6, r7, fp, lr} │ │ │ │ @ instruction: 0xf61f4478 │ │ │ │ blls 4379c8 │ │ │ │ @@ -496879,61 +496879,61 @@ │ │ │ │ ldrbtmi r1, [r8], #-275 @ 0xfffffeed │ │ │ │ @ instruction: 0xf61f300c │ │ │ │ ldmdami r3!, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ blx 1fb610e │ │ │ │ svclt 0x0000e673 │ │ │ │ ... │ │ │ │ - rsbeq r3, r1, r0, rrx │ │ │ │ - subseq r5, pc, ip, lsr #27 │ │ │ │ - rsbeq r3, r1, r8, lsl r0 │ │ │ │ - subseq r5, pc, r4, ror #26 │ │ │ │ - strdeq r2, [r1], #-242 @ 0xffffff0e @ │ │ │ │ - subseq r5, pc, lr, lsr sp @ │ │ │ │ - rsbeq r2, r1, r8, asr #31 │ │ │ │ - subseq r5, pc, r4, lsl sp @ │ │ │ │ - ldrdeq lr, [r0], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r2, r1, ip, ror pc │ │ │ │ - subseq r5, pc, r8, asr #25 │ │ │ │ - rsbeq r2, r1, r2, ror #30 │ │ │ │ - subseq r5, pc, ip, lsr #25 │ │ │ │ - rsbeq r2, r1, r2, asr #30 │ │ │ │ - subseq r5, pc, ip, lsl #25 │ │ │ │ + rsbeq r3, r1, r8, rrx │ │ │ │ + ldrheq r5, [pc], #-212 @ │ │ │ │ + rsbeq r3, r1, r0, lsr #32 │ │ │ │ + subseq r5, pc, ip, ror #26 │ │ │ │ + strdeq r2, [r1], #-250 @ 0xffffff06 @ │ │ │ │ + subseq r5, pc, r6, asr #26 │ │ │ │ + ldrdeq r2, [r1], #-240 @ 0xffffff10 @ │ │ │ │ + subseq r5, pc, ip, lsl sp @ │ │ │ │ + rsbeq lr, r0, r4, ror #17 │ │ │ │ + rsbeq r2, r1, r4, lsl #31 │ │ │ │ + ldrsbeq r5, [pc], #-192 @ │ │ │ │ + rsbeq r2, r1, sl, ror #30 │ │ │ │ + ldrheq r5, [pc], #-196 @ │ │ │ │ + rsbeq r2, r1, sl, asr #30 │ │ │ │ + @ instruction: 0x005f5c94 │ │ │ │ @ instruction: 0xfffff96d │ │ │ │ - rsbeq r2, r1, r6, asr pc │ │ │ │ - rsbeq r2, r1, lr, lsr #30 │ │ │ │ - ldrdeq r2, [r1], #-236 @ 0xffffff14 @ │ │ │ │ - subseq r1, pc, sl, lsr #13 │ │ │ │ - rsbeq r2, r1, r6, lsr #29 │ │ │ │ - ldrsheq r5, [pc], #-178 @ │ │ │ │ - rsbeq r2, r1, lr, lsl #29 │ │ │ │ - ldrsbeq r5, [pc], #-186 @ │ │ │ │ - rsbeq r2, r1, r2, ror lr │ │ │ │ - ldrheq r5, [pc], #-188 @ │ │ │ │ - rsbeq r2, r1, r4, asr lr │ │ │ │ - rsbeq r2, r1, lr, lsl #29 │ │ │ │ - subseq r1, pc, r8, lsl #12 │ │ │ │ - rsbeq r2, r1, sl, lsr #28 │ │ │ │ - subseq r5, pc, r6, ror fp @ │ │ │ │ - rsbeq r8, r0, ip, lsl #15 │ │ │ │ - strdeq r2, [r1], #-222 @ 0xffffff22 @ │ │ │ │ - subseq r5, pc, sl, asr #22 │ │ │ │ - ldrdeq r2, [r1], #-214 @ 0xffffff2a @ │ │ │ │ - subseq r5, pc, r2, lsr #22 │ │ │ │ - subseq r2, pc, ip, asr #18 │ │ │ │ - strdeq r6, [r0], #-146 @ 0xffffff6e @ │ │ │ │ - rsbeq r2, r1, r0, ror sp │ │ │ │ - ldrheq r5, [pc], #-172 @ │ │ │ │ - rsbeq r2, r1, r6, asr sp │ │ │ │ - subseq r5, pc, r2, lsr #21 │ │ │ │ - subseq r2, pc, r8, lsl #18 │ │ │ │ - rsbeq r2, r1, sl, lsr #26 │ │ │ │ - subseq r5, pc, r6, ror sl @ │ │ │ │ - rsbeq r2, r1, r2, lsl #26 │ │ │ │ - subseq r5, pc, lr, asr #20 │ │ │ │ + rsbeq r2, r1, lr, asr pc │ │ │ │ + rsbeq r2, r1, r6, lsr pc │ │ │ │ + rsbeq r2, r1, r4, ror #29 │ │ │ │ + ldrheq r1, [pc], #-98 @ │ │ │ │ + rsbeq r2, r1, lr, lsr #29 │ │ │ │ + ldrsheq r5, [pc], #-186 @ │ │ │ │ + mlseq r1, r6, lr, r2 │ │ │ │ + subseq r5, pc, r2, ror #23 │ │ │ │ + rsbeq r2, r1, sl, ror lr │ │ │ │ + subseq r5, pc, r4, asr #23 │ │ │ │ + rsbeq r2, r1, ip, asr lr │ │ │ │ + mlseq r1, r6, lr, r2 │ │ │ │ + subseq r1, pc, r0, lsl r6 @ │ │ │ │ + rsbeq r2, r1, r2, lsr lr │ │ │ │ + subseq r5, pc, lr, ror fp @ │ │ │ │ + mlseq r0, r4, r7, r8 │ │ │ │ + rsbeq r2, r1, r6, lsl #28 │ │ │ │ + subseq r5, pc, r2, asr fp @ │ │ │ │ + ldrdeq r2, [r1], #-222 @ 0xffffff22 @ │ │ │ │ + subseq r5, pc, sl, lsr #22 │ │ │ │ + subseq r2, pc, r4, asr r9 @ │ │ │ │ + strdeq r6, [r0], #-154 @ 0xffffff66 @ │ │ │ │ + rsbeq r2, r1, r8, ror sp │ │ │ │ + subseq r5, pc, r4, asr #21 │ │ │ │ + rsbeq r2, r1, lr, asr sp │ │ │ │ + subseq r5, pc, sl, lsr #21 │ │ │ │ + subseq r2, pc, r0, lsl r9 @ │ │ │ │ + rsbeq r2, r1, r2, lsr sp │ │ │ │ + subseq r5, pc, lr, ror sl @ │ │ │ │ + rsbeq r2, r1, sl, lsl #26 │ │ │ │ + subseq r5, pc, r6, asr sl @ │ │ │ │ tstcs r3, r2, lsl #12 │ │ │ │ vmin.u d4, d10, d24 │ │ │ │ @ instruction: 0x4605fdd7 │ │ │ │ andle r2, lr, r1, lsl #16 │ │ │ │ strbteq pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ orrvc pc, fp, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -497211,57 +497211,57 @@ │ │ │ │ vadd.i8 d20, d0, d31 │ │ │ │ ldrbtmi r1, [r8], #-357 @ 0xfffffe9b │ │ │ │ @ instruction: 0xf61f300c │ │ │ │ stmdami sp!, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf8daf61f │ │ │ │ bllt ff7f6dc8 │ │ │ │ - rsbeq r2, r1, r0, lsl ip │ │ │ │ - subseq r5, pc, sl, asr r9 @ │ │ │ │ - rsbeq r2, r1, r2, ror #23 │ │ │ │ - subseq r5, pc, ip, lsr #18 │ │ │ │ - rsbeq r7, r4, r6, asr #12 │ │ │ │ - rsbeq r8, r0, r8, lsr #24 │ │ │ │ - ldrdeq r1, [r2], #-60 @ 0xffffffc4 @ │ │ │ │ - strhteq r9, [r0], #-88 @ 0xffffffa8 │ │ │ │ - subseq sp, lr, r8, lsl #18 │ │ │ │ - subseq r5, pc, r0, asr sl @ │ │ │ │ - strdeq r8, [r0], #-48 @ 0xffffffd0 @ │ │ │ │ - rsbeq r9, r0, r4, lsl #11 │ │ │ │ - rsbeq r9, r0, sl, ror r5 │ │ │ │ - mlseq r0, r2, r4, r8 │ │ │ │ - rsbeq r2, r1, ip, ror #21 │ │ │ │ - subseq r5, pc, r8, lsr r8 @ │ │ │ │ - ldrdeq r2, [r1], #-162 @ 0xffffff5e @ │ │ │ │ - subseq r5, pc, lr, lsl r8 @ │ │ │ │ - strhteq r2, [r1], #-168 @ 0xffffff58 │ │ │ │ - subseq r5, pc, r4, lsl #16 │ │ │ │ - rsbeq r2, r1, sl, lsl #20 │ │ │ │ - subseq r5, pc, r6, asr r7 @ │ │ │ │ - ldrdeq r2, [r1], #-158 @ 0xffffff62 @ │ │ │ │ - subseq r5, pc, sl, lsr #14 │ │ │ │ - strhteq r2, [r1], #-146 @ 0xffffff6e │ │ │ │ - ldrsheq r5, [pc], #-110 @ │ │ │ │ - rsbeq r2, r1, r6, lsl #19 │ │ │ │ - ldrsbeq r5, [pc], #-98 @ │ │ │ │ - rsbeq r2, r1, ip, ror #18 │ │ │ │ - ldrheq r5, [pc], #-104 @ │ │ │ │ - rsbeq r2, r1, r6, asr #18 │ │ │ │ - @ instruction: 0x005f5692 │ │ │ │ - ldrdeq r2, [r1], #-142 @ 0xffffff72 @ │ │ │ │ - subseq r5, pc, sl, lsr #12 │ │ │ │ - strhteq r2, [r1], #-130 @ 0xffffff7e │ │ │ │ - ldrsheq r5, [pc], #-94 @ │ │ │ │ - rsbeq r2, r1, sl, ror r8 │ │ │ │ - subseq r5, pc, r6, asr #11 │ │ │ │ - rsbeq r2, r1, sl, asr #16 │ │ │ │ - @ instruction: 0x005f5596 │ │ │ │ - ldrdeq r2, [r1], #-112 @ 0xffffff90 @ │ │ │ │ - rsbeq r2, r1, sl, asr #15 │ │ │ │ - subseq r5, pc, r6, lsl r5 @ │ │ │ │ + rsbeq r2, r1, r8, lsl ip │ │ │ │ + subseq r5, pc, r2, ror #18 │ │ │ │ + rsbeq r2, r1, sl, ror #23 │ │ │ │ + subseq r5, pc, r4, lsr r9 @ │ │ │ │ + rsbeq r7, r4, lr, asr #12 │ │ │ │ + rsbeq r8, r0, r0, lsr ip │ │ │ │ + rsbeq r1, r2, r4, ror #7 │ │ │ │ + rsbeq r9, r0, r0, asr #11 │ │ │ │ + subseq sp, lr, r0, lsl r9 │ │ │ │ + subseq r5, pc, r8, asr sl @ │ │ │ │ + strdeq r8, [r0], #-56 @ 0xffffffc8 @ │ │ │ │ + rsbeq r9, r0, ip, lsl #11 │ │ │ │ + rsbeq r9, r0, r2, lsl #11 │ │ │ │ + mlseq r0, sl, r4, r8 │ │ │ │ + strdeq r2, [r1], #-164 @ 0xffffff5c @ │ │ │ │ + subseq r5, pc, r0, asr #16 │ │ │ │ + ldrdeq r2, [r1], #-170 @ 0xffffff56 @ │ │ │ │ + subseq r5, pc, r6, lsr #16 │ │ │ │ + rsbeq r2, r1, r0, asr #21 │ │ │ │ + subseq r5, pc, ip, lsl #16 │ │ │ │ + rsbeq r2, r1, r2, lsl sl │ │ │ │ + subseq r5, pc, lr, asr r7 @ │ │ │ │ + rsbeq r2, r1, r6, ror #19 │ │ │ │ + subseq r5, pc, r2, lsr r7 @ │ │ │ │ + strhteq r2, [r1], #-154 @ 0xffffff66 │ │ │ │ + subseq r5, pc, r6, lsl #14 │ │ │ │ + rsbeq r2, r1, lr, lsl #19 │ │ │ │ + ldrsbeq r5, [pc], #-106 @ │ │ │ │ + rsbeq r2, r1, r4, ror r9 │ │ │ │ + subseq r5, pc, r0, asr #13 │ │ │ │ + rsbeq r2, r1, lr, asr #18 │ │ │ │ + @ instruction: 0x005f569a │ │ │ │ + rsbeq r2, r1, r6, ror #17 │ │ │ │ + subseq r5, pc, r2, lsr r6 @ │ │ │ │ + strhteq r2, [r1], #-138 @ 0xffffff76 │ │ │ │ + subseq r5, pc, r6, lsl #12 │ │ │ │ + rsbeq r2, r1, r2, lsl #17 │ │ │ │ + subseq r5, pc, lr, asr #11 │ │ │ │ + rsbeq r2, r1, r2, asr r8 │ │ │ │ + @ instruction: 0x005f559e │ │ │ │ + ldrdeq r2, [r1], #-120 @ 0xffffff88 @ │ │ │ │ + ldrdeq r2, [r1], #-114 @ 0xffffff8e @ │ │ │ │ + subseq r5, pc, lr, lsl r5 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed50080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ addlt r2, sp, ip, asr #8 │ │ │ │ strbcc pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -497534,76 +497534,76 @@ │ │ │ │ svccc 0x00d33333 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq r5, sl, sl, ror #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r2, [r1], #-108 @ 0xffffff94 │ │ │ │ + rsbeq r2, r1, r4, asr #13 │ │ │ │ @ instruction: 0xfffff183 │ │ │ │ - rsbeq r2, r1, r6, lsl #14 │ │ │ │ - rsbeq sp, r0, ip, asr #31 │ │ │ │ + rsbeq r2, r1, lr, lsl #14 │ │ │ │ + ldrdeq sp, [r0], #-244 @ 0xffffff0c @ │ │ │ │ andeq r0, r0, r7, asr #9 │ │ │ │ - rsbeq r2, r1, r4, ror #12 │ │ │ │ - ldrheq r5, [pc], #-48 @ │ │ │ │ + rsbeq r2, r1, ip, ror #12 │ │ │ │ + ldrheq r5, [pc], #-56 @ │ │ │ │ rsbeq r5, sl, sl, asr #21 │ │ │ │ - rsbeq r2, r1, r0, lsr r6 │ │ │ │ - subseq r5, pc, ip, ror r3 @ │ │ │ │ + rsbeq r2, r1, r8, lsr r6 │ │ │ │ + subseq r5, pc, r4, lsl #7 │ │ │ │ @ instruction: 0xffffefe7 │ │ │ │ @ instruction: 0xffffefa5 │ │ │ │ - strdeq r2, [r1], #-82 @ 0xffffffae @ │ │ │ │ - subseq r5, pc, lr, lsr r3 @ │ │ │ │ - ldrdeq r2, [r1], #-88 @ 0xffffffa8 @ │ │ │ │ - subseq r5, pc, r4, lsr #6 │ │ │ │ - rsbeq r2, r1, r0, ror r6 │ │ │ │ - strhteq r8, [r0], #-0 │ │ │ │ - rsbeq r2, r1, lr, asr r6 │ │ │ │ - rsbeq r8, r0, r4, lsr r0 │ │ │ │ - rsbeq r2, r1, sl, ror #10 │ │ │ │ - ldrheq r5, [pc], #-38 @ │ │ │ │ - rsbeq r2, r1, r0, asr r5 │ │ │ │ - @ instruction: 0x005f529c │ │ │ │ - rsbeq r2, r1, ip, lsl r6 │ │ │ │ - rsbeq r8, r0, lr, ror r0 │ │ │ │ - rsbeq r2, r1, ip, lsl #10 │ │ │ │ - subseq r5, pc, r8, asr r2 @ │ │ │ │ - mlseq r0, lr, r0, r8 │ │ │ │ - strdeq r2, [r1], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r2, r1, r8, asr #9 │ │ │ │ - subseq r5, pc, r4, lsl r2 @ │ │ │ │ - rsbeq r2, r1, sl, lsr #9 │ │ │ │ - ldrsheq r5, [pc], #-20 @ │ │ │ │ - rsbeq r9, r0, r2 │ │ │ │ - rsbeq r2, r1, ip, lsr #11 │ │ │ │ - rsbeq r2, r1, r4, ror #8 │ │ │ │ - ldrheq r5, [pc], #-16 @ │ │ │ │ - mlseq r1, r2, r5, r2 │ │ │ │ - rsbeq r2, r1, r0, asr #11 │ │ │ │ - rsbeq r2, r1, ip, lsl r4 │ │ │ │ - subseq r5, pc, r8, ror #2 │ │ │ │ - strdeq r8, [r0], #-254 @ 0xffffff02 @ │ │ │ │ - mlseq r1, ip, r5, r2 │ │ │ │ - ldrdeq r2, [r1], #-56 @ 0xffffffc8 @ │ │ │ │ - subseq r5, pc, r4, lsr #2 │ │ │ │ - rsbeq r8, r0, lr, lsr #14 │ │ │ │ - rsbeq r2, r1, r4, ror r5 │ │ │ │ - mlseq r1, r4, r3, r2 │ │ │ │ - subseq r5, pc, r0, ror #1 │ │ │ │ - rsbeq r9, r0, r0, lsl r1 │ │ │ │ - rsbeq r2, r1, lr, asr #10 │ │ │ │ - rsbeq r2, r1, r6, asr r3 │ │ │ │ - subseq r5, pc, r2, lsr #1 │ │ │ │ - rsbeq r9, r0, r6, lsr r1 │ │ │ │ - rsbeq r2, r1, r0, lsr r5 │ │ │ │ - rsbeq r2, r1, ip, lsl r3 │ │ │ │ - subseq r5, pc, r8, rrx │ │ │ │ - rsbeq r9, r0, lr, lsr r2 │ │ │ │ - rsbeq r2, r1, r0, lsl r5 │ │ │ │ - rsbeq r2, r1, r0, ror #5 │ │ │ │ - subseq r5, pc, ip, lsr #32 │ │ │ │ + strdeq r2, [r1], #-90 @ 0xffffffa6 @ │ │ │ │ + subseq r5, pc, r6, asr #6 │ │ │ │ + rsbeq r2, r1, r0, ror #11 │ │ │ │ + subseq r5, pc, ip, lsr #6 │ │ │ │ + rsbeq r2, r1, r8, ror r6 │ │ │ │ + strhteq r8, [r0], #-8 │ │ │ │ + rsbeq r2, r1, r6, ror #12 │ │ │ │ + rsbeq r8, r0, ip, lsr r0 │ │ │ │ + rsbeq r2, r1, r2, ror r5 │ │ │ │ + ldrheq r5, [pc], #-46 @ │ │ │ │ + rsbeq r2, r1, r8, asr r5 │ │ │ │ + subseq r5, pc, r4, lsr #5 │ │ │ │ + rsbeq r2, r1, r4, lsr #12 │ │ │ │ + rsbeq r8, r0, r6, lsl #1 │ │ │ │ + rsbeq r2, r1, r4, lsl r5 │ │ │ │ + subseq r5, pc, r0, ror #4 │ │ │ │ + rsbeq r8, r0, r6, lsr #1 │ │ │ │ + strdeq r2, [r1], #-92 @ 0xffffffa4 @ │ │ │ │ + ldrdeq r2, [r1], #-64 @ 0xffffffc0 @ │ │ │ │ + subseq r5, pc, ip, lsl r2 @ │ │ │ │ + strhteq r2, [r1], #-66 @ 0xffffffbe │ │ │ │ + ldrsheq r5, [pc], #-28 @ │ │ │ │ + rsbeq r9, r0, sl │ │ │ │ + strhteq r2, [r1], #-84 @ 0xffffffac │ │ │ │ + rsbeq r2, r1, ip, ror #8 │ │ │ │ + ldrheq r5, [pc], #-24 @ │ │ │ │ + mlseq r1, sl, r5, r2 │ │ │ │ + rsbeq r2, r1, r8, asr #11 │ │ │ │ + rsbeq r2, r1, r4, lsr #8 │ │ │ │ + subseq r5, pc, r0, ror r1 @ │ │ │ │ + rsbeq r9, r0, r6 │ │ │ │ + rsbeq r2, r1, r4, lsr #11 │ │ │ │ + rsbeq r2, r1, r0, ror #7 │ │ │ │ + subseq r5, pc, ip, lsr #2 │ │ │ │ + rsbeq r8, r0, r6, lsr r7 │ │ │ │ + rsbeq r2, r1, ip, ror r5 │ │ │ │ + mlseq r1, ip, r3, r2 │ │ │ │ + subseq r5, pc, r8, ror #1 │ │ │ │ + rsbeq r9, r0, r8, lsl r1 │ │ │ │ + rsbeq r2, r1, r6, asr r5 │ │ │ │ + rsbeq r2, r1, lr, asr r3 │ │ │ │ + subseq r5, pc, sl, lsr #1 │ │ │ │ + rsbeq r9, r0, lr, lsr r1 │ │ │ │ + rsbeq r2, r1, r8, lsr r5 │ │ │ │ + rsbeq r2, r1, r4, lsr #6 │ │ │ │ + subseq r5, pc, r0, ror r0 @ │ │ │ │ + rsbeq r9, r0, r6, asr #4 │ │ │ │ + rsbeq r2, r1, r8, lsl r5 │ │ │ │ + rsbeq r2, r1, r8, ror #5 │ │ │ │ + subseq r5, pc, r4, lsr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed505dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -497613,16 +497613,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [ip], #120 @ 0x78 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf61e4478 │ │ │ │ blls 278aec │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r2, r1, r4, lsl #3 │ │ │ │ - ldrsbeq r4, [pc], #-224 @ │ │ │ │ + rsbeq r2, r1, ip, lsl #3 │ │ │ │ + ldrsbeq r4, [pc], #-232 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed5062c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ blx eb5d00 │ │ │ │ @@ -497635,16 +497635,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf61e300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 6, cr15, [sl, #120] @ 0x78 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - rsbeq r2, r1, sl, asr r3 │ │ │ │ - subseq r4, pc, r6, ror lr @ │ │ │ │ + rsbeq r2, r1, r2, ror #6 │ │ │ │ + subseq r4, pc, lr, ror lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed50680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrhadd.s d9, d1, d1 │ │ │ │ bls 277cb0 │ │ │ │ @@ -497661,16 +497661,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [ip], {30} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf61e4478 │ │ │ │ blls 278a2c │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r2, [r1], #-36 @ 0xffffffdc @ │ │ │ │ - subseq r4, pc, r0, lsl lr @ │ │ │ │ + strdeq r2, [r1], #-44 @ 0xffffffd4 @ │ │ │ │ + subseq r4, pc, r8, lsl lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed506e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 77d470 │ │ │ │ blmi 7a5708 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -497691,15 +497691,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ stmib r8!, {r3, r4, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbeq r5, sl, r6, lsl #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r2, [r1], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq r2, r1, r4, asr #5 │ │ │ │ rsbeq r5, sl, lr, asr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4b4a18 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ pkhtbgt pc, ip, pc, asr #17 @ │ │ │ │ @@ -498120,16 +498120,16 @@ │ │ │ │ @ instruction: 0xf040900f │ │ │ │ @ instruction: 0x46aa8335 │ │ │ │ @ instruction: 0xe6df9012 │ │ │ │ ... │ │ │ │ rsbeq r5, sl, r4, lsl #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r5, sl, r6, ror #8 │ │ │ │ - rsbeq r2, r1, r6, lsl r0 │ │ │ │ - rsbeq r1, r1, r8, lsr #31 │ │ │ │ + rsbeq r2, r1, lr, lsl r0 │ │ │ │ + strhteq r1, [r1], #-240 @ 0xffffff10 │ │ │ │ ldrdgt pc, [r8], #-141 @ 0xffffff73 │ │ │ │ @ instruction: 0x9c199b0f │ │ │ │ svceq 0x0000f1bc │ │ │ │ cmnphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0003301 │ │ │ │ @ instruction: 0xf8df80bb │ │ │ │ strtmi r3, [r5], -ip, asr #13 │ │ │ │ @@ -498562,65 +498562,65 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r0, #116] @ 0x74 │ │ │ │ stmdbls r4, {r0, r1, r2, r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf61d4478 │ │ │ │ blls 339c14 >::_M_default_append(unsigned int)@@Base+0xb4310> │ │ │ │ ldmdblt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ... │ │ │ │ - rsbeq r1, r1, r2, asr #23 │ │ │ │ - rsbeq sl, r0, sl, ror #14 │ │ │ │ - rsbeq r1, r1, r0, lsr #21 │ │ │ │ - ldrheq r4, [pc], #-90 @ │ │ │ │ - rsbeq r1, r1, r2, ror #20 │ │ │ │ - subseq r4, pc, ip, ror r5 @ │ │ │ │ - rsbeq r1, r1, ip, asr #20 │ │ │ │ - strdeq sl, [r0], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r1, r1, r6, lsr #18 │ │ │ │ - rsbeq r1, r1, sl, ror r8 │ │ │ │ - @ instruction: 0x005f4396 │ │ │ │ - rsbeq r1, r1, sl, lsl r8 │ │ │ │ - subseq r4, pc, r6, lsr r3 @ │ │ │ │ - rsbeq r1, r1, lr, ror #15 │ │ │ │ - subseq r4, pc, sl, lsl #6 │ │ │ │ - rsbeq r1, r1, lr, asr #15 │ │ │ │ - subseq r4, pc, sl, ror #5 │ │ │ │ - rsbeq r1, r1, ip, ror #14 │ │ │ │ - subseq r4, pc, r8, lsl #5 │ │ │ │ - rsbeq r1, r1, ip, asr #14 │ │ │ │ - subseq r4, pc, r8, ror #4 │ │ │ │ - rsbeq r1, r1, r6, lsr #14 │ │ │ │ - subseq r4, pc, r2, asr #4 │ │ │ │ - rsbeq r1, r1, r6, lsl #14 │ │ │ │ - subseq r4, pc, r2, lsr #4 │ │ │ │ - rsbeq r1, r1, r8, ror #13 │ │ │ │ - subseq r4, pc, r2, lsl #4 │ │ │ │ - rsbeq r1, r1, sl, lsr #13 │ │ │ │ - subseq r4, pc, r6, asr #3 │ │ │ │ - rsbeq r1, r1, sl, lsl #13 │ │ │ │ - subseq r4, pc, r6, lsr #3 │ │ │ │ - rsbeq r1, r1, sl, ror #12 │ │ │ │ - subseq r4, pc, r6, lsl #3 │ │ │ │ - rsbeq r1, r1, r0, lsr r6 │ │ │ │ - subseq r4, pc, ip, asr #2 │ │ │ │ - strdeq r1, [r1], #-86 @ 0xffffffaa @ │ │ │ │ - subseq r4, pc, r2, lsl r1 @ │ │ │ │ - rsbeq r1, r1, r4, asr #11 │ │ │ │ - subseq r4, pc, r0, ror #1 │ │ │ │ - rsbeq r1, r1, r6, lsr #11 │ │ │ │ - subseq r4, pc, r0, asr #1 │ │ │ │ - rsbeq r1, r1, sl, lsl #11 │ │ │ │ - subseq r4, pc, r4, lsr #1 │ │ │ │ - rsbeq r1, r1, lr, ror #10 │ │ │ │ - subseq r4, pc, r8, lsl #1 │ │ │ │ - rsbeq r1, r1, r0, asr r5 │ │ │ │ - subseq r4, pc, ip, rrx │ │ │ │ - strdeq r1, [r1], #-76 @ 0xffffffb4 @ │ │ │ │ - subseq r4, pc, r8, lsl r0 @ │ │ │ │ - ldrdeq r1, [r1], #-76 @ 0xffffffb4 @ │ │ │ │ - ldrsheq r3, [pc], #-248 @ │ │ │ │ + rsbeq r1, r1, sl, asr #23 │ │ │ │ + rsbeq sl, r0, r2, ror r7 │ │ │ │ + rsbeq r1, r1, r8, lsr #21 │ │ │ │ + subseq r4, pc, r2, asr #11 │ │ │ │ + rsbeq r1, r1, sl, ror #20 │ │ │ │ + subseq r4, pc, r4, lsl #11 │ │ │ │ + rsbeq r1, r1, r4, asr sl │ │ │ │ + strdeq sl, [r0], #-92 @ 0xffffffa4 @ │ │ │ │ + rsbeq r1, r1, lr, lsr #18 │ │ │ │ + rsbeq r1, r1, r2, lsl #17 │ │ │ │ + @ instruction: 0x005f439e │ │ │ │ + rsbeq r1, r1, r2, lsr #16 │ │ │ │ + subseq r4, pc, lr, lsr r3 @ │ │ │ │ + strdeq r1, [r1], #-118 @ 0xffffff8a @ │ │ │ │ + subseq r4, pc, r2, lsl r3 @ │ │ │ │ + ldrdeq r1, [r1], #-118 @ 0xffffff8a @ │ │ │ │ + ldrsheq r4, [pc], #-34 @ │ │ │ │ + rsbeq r1, r1, r4, ror r7 │ │ │ │ + @ instruction: 0x005f4290 │ │ │ │ + rsbeq r1, r1, r4, asr r7 │ │ │ │ + subseq r4, pc, r0, ror r2 @ │ │ │ │ + rsbeq r1, r1, lr, lsr #14 │ │ │ │ + subseq r4, pc, sl, asr #4 │ │ │ │ + rsbeq r1, r1, lr, lsl #14 │ │ │ │ + subseq r4, pc, sl, lsr #4 │ │ │ │ + strdeq r1, [r1], #-96 @ 0xffffffa0 @ │ │ │ │ + subseq r4, pc, sl, lsl #4 │ │ │ │ + strhteq r1, [r1], #-98 @ 0xffffff9e │ │ │ │ + subseq r4, pc, lr, asr #3 │ │ │ │ + mlseq r1, r2, r6, r1 │ │ │ │ + subseq r4, pc, lr, lsr #3 │ │ │ │ + rsbeq r1, r1, r2, ror r6 │ │ │ │ + subseq r4, pc, lr, lsl #3 │ │ │ │ + rsbeq r1, r1, r8, lsr r6 │ │ │ │ + subseq r4, pc, r4, asr r1 @ │ │ │ │ + strdeq r1, [r1], #-94 @ 0xffffffa2 @ │ │ │ │ + subseq r4, pc, sl, lsl r1 @ │ │ │ │ + rsbeq r1, r1, ip, asr #11 │ │ │ │ + subseq r4, pc, r8, ror #1 │ │ │ │ + rsbeq r1, r1, lr, lsr #11 │ │ │ │ + subseq r4, pc, r8, asr #1 │ │ │ │ + mlseq r1, r2, r5, r1 │ │ │ │ + subseq r4, pc, ip, lsr #1 │ │ │ │ + rsbeq r1, r1, r6, ror r5 │ │ │ │ + @ instruction: 0x005f4090 │ │ │ │ + rsbeq r1, r1, r8, asr r5 │ │ │ │ + subseq r4, pc, r4, ror r0 @ │ │ │ │ + rsbeq r1, r1, r4, lsl #10 │ │ │ │ + subseq r4, pc, r0, lsr #32 │ │ │ │ + rsbeq r1, r1, r4, ror #9 │ │ │ │ + subseq r4, pc, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed515c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ffebe2b0 │ │ │ │ blmi ffee6608 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -498861,67 +498861,67 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ rsbeq r4, sl, r6, lsr #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, r1, r6, ror #7 │ │ │ │ + rsbeq r1, r1, lr, ror #7 │ │ │ │ @ instruction: 0xfffff151 │ │ │ │ - rsbeq r1, r1, r0, lsr #8 │ │ │ │ - rsbeq r1, r1, sl, ror r4 │ │ │ │ + rsbeq r1, r1, r8, lsr #8 │ │ │ │ + rsbeq r1, r1, r2, lsl #9 │ │ │ │ andeq r0, r0, fp, lsr #8 │ │ │ │ - rsbeq r1, r1, r4, asr r3 │ │ │ │ - subseq r3, pc, r0, ror lr @ │ │ │ │ + rsbeq r1, r1, ip, asr r3 │ │ │ │ + subseq r3, pc, r8, ror lr @ │ │ │ │ rsbeq r4, sl, sl, lsl #11 │ │ │ │ - rsbeq r1, r1, r0, lsr #6 │ │ │ │ - subseq r3, pc, ip, lsr lr @ │ │ │ │ + rsbeq r1, r1, r8, lsr #6 │ │ │ │ + subseq r3, pc, r4, asr #28 │ │ │ │ @ instruction: 0xfffff033 │ │ │ │ @ instruction: 0xffffefb9 │ │ │ │ - rsbeq r1, r1, r2, ror #5 │ │ │ │ - ldrsheq r3, [pc], #-222 @ │ │ │ │ - rsbeq r1, r1, r8, asr #5 │ │ │ │ - subseq r3, pc, r4, ror #27 │ │ │ │ - @ instruction: 0xffffef1f │ │ │ │ - rsbeq fp, r0, ip, asr #8 │ │ │ │ - mlseq r1, r6, r3, r1 │ │ │ │ - rsbeq r1, r1, r2, ror r2 │ │ │ │ - subseq r3, pc, lr, lsl #27 │ │ │ │ - rsbeq r1, r1, r8, asr r2 │ │ │ │ - subseq r3, pc, r4, ror sp @ │ │ │ │ - rsbeq fp, r0, ip, lsr r4 │ │ │ │ - rsbeq r1, r1, lr, asr r3 │ │ │ │ - rsbeq r1, r1, r4, lsl r2 │ │ │ │ - subseq r3, pc, r0, lsr sp @ │ │ │ │ - rsbeq r6, r0, r2, ror r4 │ │ │ │ - rsbeq r1, r1, ip, asr #6 │ │ │ │ - ldrdeq r1, [r1], #-16 @ │ │ │ │ - subseq r3, pc, ip, ror #25 │ │ │ │ - strhteq r1, [r1], #-18 @ 0xffffffee │ │ │ │ - subseq r3, pc, ip, asr #25 │ │ │ │ - rsbeq r1, r1, r0, lsl r3 │ │ │ │ - rsbeq r6, r0, r2, ror r4 │ │ │ │ - rsbeq r1, r1, sl, ror #2 │ │ │ │ - subseq r3, pc, r6, lsl #25 │ │ │ │ rsbeq r1, r1, sl, ror #5 │ │ │ │ - rsbeq r9, r0, r4, ror pc │ │ │ │ - rsbeq r1, r1, r0, lsr #2 │ │ │ │ - subseq r3, pc, ip, lsr ip @ │ │ │ │ - rsbeq lr, r0, r6, ror #22 │ │ │ │ - rsbeq r1, r1, r8, asr #5 │ │ │ │ - ldrdeq r1, [r1], #-12 @ │ │ │ │ - ldrsheq r3, [pc], #-184 @ │ │ │ │ - rsbeq lr, r0, lr, lsl #23 │ │ │ │ - rsbeq r1, r1, r8, lsr #5 │ │ │ │ - mlseq r1, r8, r0, r1 │ │ │ │ - ldrheq r3, [pc], #-180 @ │ │ │ │ - mlseq r1, r0, r2, r1 │ │ │ │ - rsbeq r1, r1, r2, asr #5 │ │ │ │ - rsbeq r1, r1, lr, asr #32 │ │ │ │ - subseq r3, pc, sl, ror #22 │ │ │ │ + subseq r3, pc, r6, lsl #28 │ │ │ │ + ldrdeq r1, [r1], #-32 @ 0xffffffe0 @ │ │ │ │ + subseq r3, pc, ip, ror #27 │ │ │ │ + @ instruction: 0xffffef1f │ │ │ │ + rsbeq fp, r0, r4, asr r4 │ │ │ │ + mlseq r1, lr, r3, r1 │ │ │ │ + rsbeq r1, r1, sl, ror r2 │ │ │ │ + @ instruction: 0x005f3d96 │ │ │ │ + rsbeq r1, r1, r0, ror #4 │ │ │ │ + subseq r3, pc, ip, ror sp @ │ │ │ │ + rsbeq fp, r0, r4, asr #8 │ │ │ │ + rsbeq r1, r1, r6, ror #6 │ │ │ │ + rsbeq r1, r1, ip, lsl r2 │ │ │ │ + subseq r3, pc, r8, lsr sp @ │ │ │ │ + rsbeq r6, r0, sl, ror r4 │ │ │ │ + rsbeq r1, r1, r4, asr r3 │ │ │ │ + ldrdeq r1, [r1], #-24 @ 0xffffffe8 @ │ │ │ │ + ldrsheq r3, [pc], #-196 @ │ │ │ │ + strhteq r1, [r1], #-26 @ 0xffffffe6 │ │ │ │ + ldrsbeq r3, [pc], #-196 @ │ │ │ │ + rsbeq r1, r1, r8, lsl r3 │ │ │ │ + rsbeq r6, r0, sl, ror r4 │ │ │ │ + rsbeq r1, r1, r2, ror r1 │ │ │ │ + subseq r3, pc, lr, lsl #25 │ │ │ │ + strdeq r1, [r1], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r9, r0, ip, ror pc │ │ │ │ + rsbeq r1, r1, r8, lsr #2 │ │ │ │ + subseq r3, pc, r4, asr #24 │ │ │ │ + rsbeq lr, r0, lr, ror #22 │ │ │ │ + ldrdeq r1, [r1], #-32 @ 0xffffffe0 @ │ │ │ │ + rsbeq r1, r1, r4, ror #1 │ │ │ │ + subseq r3, pc, r0, lsl #24 │ │ │ │ + mlseq r0, r6, fp, lr │ │ │ │ + strhteq r1, [r1], #-32 @ 0xffffffe0 │ │ │ │ + rsbeq r1, r1, r0, lsr #1 │ │ │ │ + ldrheq r3, [pc], #-188 @ │ │ │ │ + mlseq r1, r8, r2, r1 │ │ │ │ + rsbeq r1, r1, sl, asr #5 │ │ │ │ + rsbeq r1, r1, r6, asr r0 │ │ │ │ + subseq r3, pc, r2, ror fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed51a80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -498930,16 +498930,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf61d300c │ │ │ │ stmdami r5, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 1bb8126 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq r0, r1, r2, lsl pc │ │ │ │ - subseq r3, pc, lr, lsr #20 │ │ │ │ + rsbeq r0, r1, sl, lsl pc │ │ │ │ + subseq r3, pc, r6, lsr sl @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed51acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vrhadd.s d2, d0, d2 │ │ │ │ andcs pc, r1, r1, lsl #16 │ │ │ │ @@ -498975,16 +498975,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 16b81cc │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf61d4478 │ │ │ │ blls 279598 │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r1, [r1], #-4 @ │ │ │ │ - subseq r3, pc, ip, ror r9 @ │ │ │ │ + ldrdeq r1, [r1], #-12 @ │ │ │ │ + subseq r3, pc, r4, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed51b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s32 d9, d15, d1 │ │ │ │ bls 27a7b4 │ │ │ │ @@ -499003,16 +499003,16 @@ │ │ │ │ stmdami r7, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ff838240 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq r1, r1, sl, rrx │ │ │ │ - subseq r3, pc, r2, lsl r9 @ │ │ │ │ + rsbeq r1, r1, r2, ror r0 │ │ │ │ + subseq r3, pc, sl, lsl r9 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed51bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7be974 │ │ │ │ blmi 7e6c0c │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -499034,15 +499034,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf616bd30 │ │ │ │ svclt 0x0000ef26 │ │ │ │ rsbeq r4, sl, r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, r1, r2, lsr #32 │ │ │ │ + rsbeq r1, r1, sl, lsr #32 │ │ │ │ rsbeq r3, sl, r8, asr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4b5f20 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addlt r6, r7, r4, asr #16 │ │ │ │ @@ -499779,32 +499779,32 @@ │ │ │ │ ldmdami r7, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf61c4478 │ │ │ │ ldrb pc, [pc, r7, asr #25] @ │ │ │ │ rsbeq r3, sl, r4, asr #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ mlseq sl, lr, sp, r3 │ │ │ │ - rsbeq r0, r1, lr, lsr #25 │ │ │ │ - subseq r3, pc, r4, asr r5 @ │ │ │ │ - rsbeq r0, r1, ip, lsl #25 │ │ │ │ - subseq r3, pc, r2, lsr r5 @ │ │ │ │ - rsbeq r0, r1, ip, ror ip │ │ │ │ - rsbeq r0, r1, ip, ror #21 │ │ │ │ - @ instruction: 0x005f3392 │ │ │ │ - strhteq r0, [r1], #-120 @ 0xffffff88 │ │ │ │ - strdeq r0, [r1], #-66 @ 0xffffffbe @ │ │ │ │ - @ instruction: 0x005f2d9a │ │ │ │ - rsbeq r0, r1, r6, lsr #9 │ │ │ │ - subseq r2, pc, lr, asr #26 │ │ │ │ - rsbeq r0, r1, r8, lsl #9 │ │ │ │ - subseq r2, pc, lr, lsr #26 │ │ │ │ - rsbeq r0, r1, r6, ror #8 │ │ │ │ - subseq r2, pc, ip, lsl #26 │ │ │ │ - rsbeq r0, r1, sl, asr #8 │ │ │ │ - ldrsheq r2, [pc], #-192 @ │ │ │ │ + strhteq r0, [r1], #-198 @ 0xffffff3a │ │ │ │ + subseq r3, pc, ip, asr r5 @ │ │ │ │ + mlseq r1, r4, ip, r0 │ │ │ │ + subseq r3, pc, sl, lsr r5 @ │ │ │ │ + rsbeq r0, r1, r4, lsl #25 │ │ │ │ + strdeq r0, [r1], #-164 @ 0xffffff5c @ │ │ │ │ + @ instruction: 0x005f339a │ │ │ │ + rsbeq r0, r1, r0, asr #15 │ │ │ │ + strdeq r0, [r1], #-74 @ 0xffffffb6 @ │ │ │ │ + subseq r2, pc, r2, lsr #27 │ │ │ │ + rsbeq r0, r1, lr, lsr #9 │ │ │ │ + subseq r2, pc, r6, asr sp @ │ │ │ │ + mlseq r1, r0, r4, r0 │ │ │ │ + subseq r2, pc, r6, lsr sp @ │ │ │ │ + rsbeq r0, r1, lr, ror #8 │ │ │ │ + subseq r2, pc, r4, lsl sp @ │ │ │ │ + rsbeq r0, r1, r2, asr r4 │ │ │ │ + ldrsheq r2, [pc], #-200 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed5284c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe77f534 │ │ │ │ blmi fe7a788c │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -499953,49 +499953,49 @@ │ │ │ │ stmdami r8!, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1d39116 │ │ │ │ @ instruction: 0xf615e724 │ │ │ │ svclt 0x0000eff8 │ │ │ │ rsbeq r3, sl, r2, lsr #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r0, r1, lr, asr #7 │ │ │ │ + ldrdeq r0, [r1], #-54 @ 0xffffffca @ │ │ │ │ @ instruction: 0xfffff58d │ │ │ │ - rsbeq pc, r0, r8, asr #16 │ │ │ │ - rsbeq r0, r1, r8, lsr #7 │ │ │ │ + rsbeq pc, r0, r0, asr r8 @ │ │ │ │ + strhteq r0, [r1], #-48 @ 0xffffffd0 │ │ │ │ andeq r0, r0, r1, ror r2 │ │ │ │ - rsbeq r0, r1, r6, asr #6 │ │ │ │ - subseq r2, pc, lr, ror #23 │ │ │ │ + rsbeq r0, r1, lr, asr #6 │ │ │ │ + ldrsheq r2, [pc], #-182 @ │ │ │ │ rsbeq r3, sl, r8, lsl #6 │ │ │ │ - rsbeq r0, r1, r2, lsl r3 │ │ │ │ - ldrheq r2, [pc], #-186 @ │ │ │ │ + rsbeq r0, r1, sl, lsl r3 │ │ │ │ + subseq r2, pc, r2, asr #23 │ │ │ │ @ instruction: 0xfffff2b5 │ │ │ │ @ instruction: 0xfffff233 │ │ │ │ - ldrdeq r0, [r1], #-36 @ 0xffffffdc @ │ │ │ │ - subseq r2, pc, ip, ror fp @ │ │ │ │ - strhteq r0, [r1], #-42 @ 0xffffffd6 │ │ │ │ - subseq r2, pc, r2, ror #22 │ │ │ │ + ldrdeq r0, [r1], #-44 @ 0xffffffd4 @ │ │ │ │ + subseq r2, pc, r4, lsl #23 │ │ │ │ + rsbeq r0, r1, r2, asr #5 │ │ │ │ + subseq r2, pc, sl, ror #22 │ │ │ │ @ instruction: 0xfffff195 │ │ │ │ @ instruction: 0xfffff147 │ │ │ │ - rsbeq r0, r1, ip, ror r2 │ │ │ │ - subseq r2, pc, r4, lsr #22 │ │ │ │ - rsbeq r0, r1, r2, ror #4 │ │ │ │ - subseq r2, pc, sl, lsl #22 │ │ │ │ + rsbeq r0, r1, r4, lsl #5 │ │ │ │ + subseq r2, pc, ip, lsr #22 │ │ │ │ + rsbeq r0, r1, sl, ror #4 │ │ │ │ + subseq r2, pc, r2, lsl fp @ │ │ │ │ @ instruction: 0xfffff0e5 │ │ │ │ - rsbeq r0, r1, r6, lsr r2 │ │ │ │ - ldrsbeq r2, [pc], #-174 @ │ │ │ │ - rsbeq r0, r1, r0, lsl #5 │ │ │ │ - rsbeq r0, r1, r4, lsl #6 │ │ │ │ - rsbeq r0, r1, lr, ror #3 │ │ │ │ - @ instruction: 0x005f2a96 │ │ │ │ - ldrdeq r0, [r1], #-16 @ │ │ │ │ - subseq r2, pc, r6, ror sl @ │ │ │ │ - rsbeq pc, r0, r8, lsl #13 │ │ │ │ - rsbeq r0, r1, r6, asr #5 │ │ │ │ - mlseq r1, r2, r1, r0 │ │ │ │ - subseq r2, pc, sl, lsr sl @ │ │ │ │ + rsbeq r0, r1, lr, lsr r2 │ │ │ │ + subseq r2, pc, r6, ror #21 │ │ │ │ + rsbeq r0, r1, r8, lsl #5 │ │ │ │ + rsbeq r0, r1, ip, lsl #6 │ │ │ │ + strdeq r0, [r1], #-22 @ 0xffffffea @ │ │ │ │ + @ instruction: 0x005f2a9e │ │ │ │ + ldrdeq r0, [r1], #-24 @ 0xffffffe8 @ │ │ │ │ + subseq r2, pc, lr, ror sl @ │ │ │ │ + mlseq r0, r0, r6, pc @ │ │ │ │ + rsbeq r0, r1, lr, asr #5 │ │ │ │ + mlseq r1, sl, r1, r0 │ │ │ │ + subseq r2, pc, r2, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed52b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 3, pc, cr8, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -500005,16 +500005,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 13b91e0 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf61c4478 │ │ │ │ blls 27a580 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq r0, [r1], #-12 │ │ │ │ - subseq r2, pc, r4, ror #18 │ │ │ │ + rsbeq r0, r1, r4, asr #1 │ │ │ │ + subseq r2, pc, ip, ror #18 │ │ │ │ umaalle r4, sp, r1, r2 │ │ │ │ ldrlt r7, [r0, #-3331] @ 0xfffff2fd │ │ │ │ ldrle r0, [r5, #-1948] @ 0xfffff864 │ │ │ │ ldrd pc, [r8], -r0 │ │ │ │ eorgt pc, r1, lr, asr r8 @ │ │ │ │ eor pc, r2, lr, asr r8 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -500340,42 +500340,42 @@ │ │ │ │ @ instruction: 0xfffffd63 │ │ │ │ @ instruction: 0xfffffd63 │ │ │ │ @ instruction: 0xfffffd63 │ │ │ │ andeq r0, r0, r9, ror #3 │ │ │ │ ... │ │ │ │ rsbeq r2, sl, r4, lsl #31 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r0, [r1], #-12 @ │ │ │ │ + rsbeq r0, r1, r4, ror #1 │ │ │ │ strdeq r4, [sl], #-84 @ 0xffffffac @ │ │ │ │ - rsbeq r8, r5, lr, ror lr │ │ │ │ + rsbeq r8, r5, r6, lsl #29 │ │ │ │ + rsbeq r0, r1, sl, lsr #1 │ │ │ │ + rsbeq fp, r1, r6, asr r9 │ │ │ │ + mlseq r1, ip, r0, r0 │ │ │ │ rsbeq r0, r1, r2, lsr #1 │ │ │ │ - rsbeq fp, r1, lr, asr #18 │ │ │ │ - mlseq r1, r4, r0, r0 │ │ │ │ - mlseq r1, sl, r0, r0 │ │ │ │ - rsbeq r0, r1, lr, lsr #32 │ │ │ │ - rsbeq r0, r1, r0, lsr #32 │ │ │ │ - rsbeq r0, r1, r6, lsl r0 │ │ │ │ - strdeq pc, [r0], #-248 @ 0xffffff08 @ │ │ │ │ - strdeq pc, [r0], #-246 @ 0xffffff0a @ │ │ │ │ - strdeq pc, [r0], #-244 @ 0xffffff0c @ │ │ │ │ - subseq r9, lr, sl, lsr sl │ │ │ │ - ldrdeq pc, [r0], #-252 @ 0xffffff04 @ │ │ │ │ - ldrdeq pc, [r0], #-246 @ 0xffffff0a @ │ │ │ │ - subseq r0, pc, sl, lsr #11 │ │ │ │ - rsbeq pc, r0, ip, ror #30 │ │ │ │ - rsbeq fp, r1, r2, asr r7 │ │ │ │ - rsbeq pc, r0, sl, asr #28 │ │ │ │ + rsbeq r0, r1, r6, lsr r0 │ │ │ │ + rsbeq r0, r1, r8, lsr #32 │ │ │ │ + rsbeq r0, r1, lr, lsl r0 │ │ │ │ + rsbeq r0, r1, r0 │ │ │ │ + strdeq pc, [r0], #-254 @ 0xffffff02 @ │ │ │ │ + strdeq pc, [r0], #-252 @ 0xffffff04 @ │ │ │ │ + subseq r9, lr, r2, asr #20 │ │ │ │ + rsbeq pc, r0, r4, ror #31 │ │ │ │ + ldrdeq pc, [r0], #-254 @ 0xffffff02 @ │ │ │ │ + ldrheq r0, [pc], #-82 @ │ │ │ │ + rsbeq pc, r0, r4, ror pc @ │ │ │ │ + rsbeq fp, r1, sl, asr r7 │ │ │ │ + rsbeq pc, r0, r2, asr lr @ │ │ │ │ + rsbeq pc, r0, lr, lsr lr @ │ │ │ │ rsbeq pc, r0, r6, lsr lr @ │ │ │ │ - rsbeq pc, r0, lr, lsr #28 │ │ │ │ - rsbeq pc, r0, lr, lsl lr @ │ │ │ │ - rsbeq pc, r0, r2, lsl lr @ │ │ │ │ - rsbeq pc, r0, r8, ror #26 │ │ │ │ - subseq r2, pc, r0, asr #9 │ │ │ │ - rsbeq pc, r0, r0, asr sp @ │ │ │ │ - subseq r2, pc, r8, lsr #9 │ │ │ │ + rsbeq pc, r0, r6, lsr #28 │ │ │ │ + rsbeq pc, r0, sl, lsl lr @ │ │ │ │ + rsbeq pc, r0, r0, ror sp @ │ │ │ │ + subseq r2, pc, r8, asr #9 │ │ │ │ + rsbeq pc, r0, r8, asr sp @ │ │ │ │ + ldrheq r2, [pc], #-64 @ │ │ │ │ rsbeq r2, sl, r2, asr #23 │ │ │ │ blhi ff6b75b8 │ │ │ │ blge 237a3c │ │ │ │ blls 237a20 │ │ │ │ bleq 1437a08 │ │ │ │ @ instruction: 0x46204ad0 │ │ │ │ ldrbtmi r9, [sl], #-2316 @ 0xfffff6f4 │ │ │ │ @@ -500581,52 +500581,52 @@ │ │ │ │ ldrbtmi r4, [r8], #-1597 @ 0xfffff9c3 │ │ │ │ @ instruction: 0xf61b300c │ │ │ │ stmdami sl!, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ mrc2 6, 3, pc, cr14, cr11, {0} │ │ │ │ svclt 0x0000e5cd │ │ │ │ ... │ │ │ │ - mlseq r0, r2, ip, pc @ │ │ │ │ - mlseq r0, r0, ip, pc @ │ │ │ │ - rsbeq pc, r0, lr, lsl #25 │ │ │ │ - ldrsbeq r9, [lr], #-100 @ 0xffffff9c │ │ │ │ - strhteq pc, [r0], #-196 @ 0xffffff3c @ │ │ │ │ - rsbeq pc, r0, sl, lsr #25 │ │ │ │ - mlseq r0, r0, fp, pc @ │ │ │ │ - subseq r2, pc, r8, ror #5 │ │ │ │ - rsbeq pc, r0, r4, lsr #21 │ │ │ │ - ldrsheq r2, [pc], #-28 @ │ │ │ │ - rsbeq pc, r0, ip, lsl #21 │ │ │ │ - subseq r2, pc, r4, ror #3 │ │ │ │ - rsbeq pc, r0, lr, ror #20 │ │ │ │ - subseq r2, pc, r6, asr #3 │ │ │ │ - rsbeq pc, r0, r0, asr sl @ │ │ │ │ - subseq r2, pc, r8, lsr #3 │ │ │ │ - rsbeq pc, r0, r2, lsr sl @ │ │ │ │ - subseq r2, pc, sl, lsl #3 │ │ │ │ - rsbeq pc, r0, r4, lsl sl @ │ │ │ │ - subseq r2, pc, ip, ror #2 │ │ │ │ - strdeq pc, [r0], #-150 @ 0xffffff6a @ │ │ │ │ - subseq r2, pc, lr, asr #2 │ │ │ │ - ldrdeq pc, [r0], #-152 @ 0xffffff68 @ │ │ │ │ - subseq r2, pc, r0, lsr r1 @ │ │ │ │ - strhteq pc, [r0], #-154 @ 0xffffff66 @ │ │ │ │ - subseq r2, pc, r2, lsl r1 @ │ │ │ │ - mlseq r0, ip, r9, pc @ │ │ │ │ - ldrsheq r2, [pc], #-4 @ │ │ │ │ - rsbeq pc, r0, lr, ror r9 @ │ │ │ │ - ldrsbeq r2, [pc], #-6 @ │ │ │ │ - rsbeq pc, r0, r0, ror #18 │ │ │ │ - ldrheq r2, [pc], #-8 @ │ │ │ │ - rsbeq pc, r0, r2, asr #18 │ │ │ │ - @ instruction: 0x005f209a │ │ │ │ - rsbeq pc, r0, r4, lsr #18 │ │ │ │ - subseq r2, pc, ip, ror r0 @ │ │ │ │ - rsbeq pc, r0, r6, lsl #18 │ │ │ │ - subseq r2, pc, lr, asr r0 @ │ │ │ │ + mlseq r0, sl, ip, pc @ │ │ │ │ + mlseq r0, r8, ip, pc @ │ │ │ │ + mlseq r0, r6, ip, pc @ │ │ │ │ + ldrsbeq r9, [lr], #-108 @ 0xffffff94 │ │ │ │ + strhteq pc, [r0], #-204 @ 0xffffff34 @ │ │ │ │ + strhteq pc, [r0], #-194 @ 0xffffff3e @ │ │ │ │ + mlseq r0, r8, fp, pc @ │ │ │ │ + ldrsheq r2, [pc], #-32 @ │ │ │ │ + rsbeq pc, r0, ip, lsr #21 │ │ │ │ + subseq r2, pc, r4, lsl #4 │ │ │ │ + mlseq r0, r4, sl, pc @ │ │ │ │ + subseq r2, pc, ip, ror #3 │ │ │ │ + rsbeq pc, r0, r6, ror sl @ │ │ │ │ + subseq r2, pc, lr, asr #3 │ │ │ │ + rsbeq pc, r0, r8, asr sl @ │ │ │ │ + ldrheq r2, [pc], #-16 @ │ │ │ │ + rsbeq pc, r0, sl, lsr sl @ │ │ │ │ + @ instruction: 0x005f2192 │ │ │ │ + rsbeq pc, r0, ip, lsl sl @ │ │ │ │ + subseq r2, pc, r4, ror r1 @ │ │ │ │ + strdeq pc, [r0], #-158 @ 0xffffff62 @ │ │ │ │ + subseq r2, pc, r6, asr r1 @ │ │ │ │ + rsbeq pc, r0, r0, ror #19 │ │ │ │ + subseq r2, pc, r8, lsr r1 @ │ │ │ │ + rsbeq pc, r0, r2, asr #19 │ │ │ │ + subseq r2, pc, sl, lsl r1 @ │ │ │ │ + rsbeq pc, r0, r4, lsr #19 │ │ │ │ + ldrsheq r2, [pc], #-12 @ │ │ │ │ + rsbeq pc, r0, r6, lsl #19 │ │ │ │ + ldrsbeq r2, [pc], #-14 @ │ │ │ │ + rsbeq pc, r0, r8, ror #18 │ │ │ │ + subseq r2, pc, r0, asr #1 │ │ │ │ + rsbeq pc, r0, sl, asr #18 │ │ │ │ + subseq r2, pc, r2, lsr #1 │ │ │ │ + rsbeq pc, r0, ip, lsr #18 │ │ │ │ + subseq r2, pc, r4, lsl #1 │ │ │ │ + rsbeq pc, r0, lr, lsl #18 │ │ │ │ + subseq r2, pc, r6, rrx │ │ │ │ stmdami r9!, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ mvnsmi pc, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-1629 @ 0xfffff9a3 │ │ │ │ @ instruction: 0xf61b300c │ │ │ │ stmdami r6!, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ mrc2 6, 0, pc, cr14, cr11, {0} │ │ │ │ @@ -500725,42 +500725,42 @@ │ │ │ │ @ instruction: 0x465d511e │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r0], #108 @ 0x6c │ │ │ │ @ instruction: 0x4659481e │ │ │ │ @ instruction: 0xf61b4478 │ │ │ │ @ instruction: 0xe60cfd5b │ │ │ │ stmib r6!, {r0, r2, r4, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbeq pc, r0, r6, asr #16 │ │ │ │ - @ instruction: 0x005f1f9e │ │ │ │ - rsbeq pc, r0, r8, lsr #16 │ │ │ │ - subseq r1, pc, r0, lsl #31 │ │ │ │ - rsbeq pc, r0, sl, lsl #16 │ │ │ │ - subseq r1, pc, r2, ror #30 │ │ │ │ - rsbeq pc, r0, ip, ror #15 │ │ │ │ - subseq r1, pc, r4, asr #30 │ │ │ │ - rsbeq pc, r0, lr, asr #15 │ │ │ │ - subseq r1, pc, r6, lsr #30 │ │ │ │ - strhteq pc, [r0], #-112 @ 0xffffff90 @ │ │ │ │ - subseq r1, pc, r8, lsl #30 │ │ │ │ - mlseq r0, r2, r7, pc @ │ │ │ │ - subseq r1, pc, sl, ror #29 │ │ │ │ - rsbeq pc, r0, r4, ror r7 @ │ │ │ │ - subseq r1, pc, ip, asr #29 │ │ │ │ - rsbeq pc, r0, r6, asr r7 @ │ │ │ │ - subseq r1, pc, lr, lsr #29 │ │ │ │ - rsbeq pc, r0, r8, lsr r7 @ │ │ │ │ - @ instruction: 0x005f1e90 │ │ │ │ - rsbeq pc, r0, sl, lsl r7 @ │ │ │ │ - subseq r1, pc, r2, ror lr @ │ │ │ │ - strdeq pc, [r0], #-108 @ 0xffffff94 @ │ │ │ │ - subseq r1, pc, r4, asr lr @ │ │ │ │ - ldrdeq pc, [r0], #-110 @ 0xffffff92 @ │ │ │ │ - subseq r1, pc, r6, lsr lr @ │ │ │ │ - rsbeq pc, r0, r0, asr #13 │ │ │ │ - subseq r1, pc, r8, lsl lr @ │ │ │ │ + rsbeq pc, r0, lr, asr #16 │ │ │ │ + subseq r1, pc, r6, lsr #31 │ │ │ │ + rsbeq pc, r0, r0, lsr r8 @ │ │ │ │ + subseq r1, pc, r8, lsl #31 │ │ │ │ + rsbeq pc, r0, r2, lsl r8 @ │ │ │ │ + subseq r1, pc, sl, ror #30 │ │ │ │ + strdeq pc, [r0], #-116 @ 0xffffff8c @ │ │ │ │ + subseq r1, pc, ip, asr #30 │ │ │ │ + ldrdeq pc, [r0], #-118 @ 0xffffff8a @ │ │ │ │ + subseq r1, pc, lr, lsr #30 │ │ │ │ + strhteq pc, [r0], #-120 @ 0xffffff88 @ │ │ │ │ + subseq r1, pc, r0, lsl pc @ │ │ │ │ + mlseq r0, sl, r7, pc @ │ │ │ │ + ldrsheq r1, [pc], #-226 @ │ │ │ │ + rsbeq pc, r0, ip, ror r7 @ │ │ │ │ + ldrsbeq r1, [pc], #-228 @ │ │ │ │ + rsbeq pc, r0, lr, asr r7 @ │ │ │ │ + ldrheq r1, [pc], #-230 @ │ │ │ │ + rsbeq pc, r0, r0, asr #14 │ │ │ │ + @ instruction: 0x005f1e98 │ │ │ │ + rsbeq pc, r0, r2, lsr #14 │ │ │ │ + subseq r1, pc, sl, ror lr @ │ │ │ │ + rsbeq pc, r0, r4, lsl #14 │ │ │ │ + subseq r1, pc, ip, asr lr @ │ │ │ │ + rsbeq pc, r0, r6, ror #13 │ │ │ │ + subseq r1, pc, lr, lsr lr @ │ │ │ │ + rsbeq pc, r0, r8, asr #13 │ │ │ │ + subseq r1, pc, r0, lsr #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4379fc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ bmi dda8 │ │ │ │ @ instruction: 0xb09d4bf8 │ │ │ │ @@ -501008,61 +501008,61 @@ │ │ │ │ cdp 3, 11, cr0, cr0, cr3, {6} │ │ │ │ vldr d7, [r3, #288] @ 0x120 │ │ │ │ strbt fp, [r9], r0, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r2, sl, r4, lsr #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq pc, r0, r0, lsl #12 │ │ │ │ - strhteq r8, [r5], #-60 @ 0xffffffc4 │ │ │ │ - strhteq sl, [r0], #-88 @ 0xffffffa8 │ │ │ │ - strhteq sl, [r0], #-90 @ 0xffffffa6 │ │ │ │ - strhteq sl, [r0], #-92 @ 0xffffffa4 │ │ │ │ - strhteq sl, [r0], #-90 @ 0xffffffa6 │ │ │ │ - strhteq sl, [r0], #-88 @ 0xffffffa8 │ │ │ │ - strhteq sl, [r0], #-90 @ 0xffffffa6 │ │ │ │ - strhteq sl, [r0], #-92 @ 0xffffffa4 │ │ │ │ - rsbeq r3, r4, lr, lsl lr │ │ │ │ - strhteq sl, [r0], #-84 @ 0xffffffac │ │ │ │ - strhteq sl, [r0], #-90 @ 0xffffffa6 │ │ │ │ - strhteq sl, [r0], #-88 @ 0xffffffa8 │ │ │ │ - strhteq sl, [r0], #-94 @ 0xffffffa2 │ │ │ │ + rsbeq pc, r0, r8, lsl #12 │ │ │ │ + rsbeq r8, r5, r4, asr #7 │ │ │ │ + rsbeq sl, r0, r0, asr #11 │ │ │ │ + rsbeq sl, r0, r2, asr #11 │ │ │ │ + rsbeq sl, r0, r4, asr #11 │ │ │ │ + rsbeq sl, r0, r2, asr #11 │ │ │ │ rsbeq sl, r0, r0, asr #11 │ │ │ │ rsbeq sl, r0, r2, asr #11 │ │ │ │ rsbeq sl, r0, r4, asr #11 │ │ │ │ + rsbeq r3, r4, r6, lsr #28 │ │ │ │ + strhteq sl, [r0], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq sl, r0, r2, asr #11 │ │ │ │ + rsbeq sl, r0, r0, asr #11 │ │ │ │ rsbeq sl, r0, r6, asr #11 │ │ │ │ + rsbeq sl, r0, r8, asr #11 │ │ │ │ + rsbeq sl, r0, sl, asr #11 │ │ │ │ rsbeq sl, r0, ip, asr #11 │ │ │ │ - ldrdeq sl, [r0], #-82 @ 0xffffffae @ │ │ │ │ - ldrdeq sl, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ - rsbeq pc, r0, ip, ror r6 @ │ │ │ │ - rsbeq sl, r0, r6, lsr #11 │ │ │ │ - subseq r5, pc, r6, lsl #18 │ │ │ │ - mlseq r0, r0, r5, sl │ │ │ │ - subseq r5, pc, r2, lsr #17 │ │ │ │ - ldrdeq sl, [r0], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq sl, r0, ip, asr #9 │ │ │ │ - mlseq r0, r8, r4, sl │ │ │ │ - ldrdeq r8, [r2], #-174 @ 0xffffff52 @ │ │ │ │ - mlseq r0, r0, r5, pc @ │ │ │ │ - mlseq r0, lr, r5, pc @ │ │ │ │ - strhteq sl, [r0], #-52 @ 0xffffffcc │ │ │ │ - strhteq sl, [r0], #-54 @ 0xffffffca │ │ │ │ - strhteq sl, [r0], #-56 @ 0xffffffc8 │ │ │ │ - strhteq sl, [r0], #-62 @ 0xffffffc2 │ │ │ │ + rsbeq sl, r0, lr, asr #11 │ │ │ │ + ldrdeq sl, [r0], #-84 @ 0xffffffac @ │ │ │ │ + ldrdeq sl, [r0], #-90 @ 0xffffffa6 @ │ │ │ │ + ldrdeq sl, [r0], #-72 @ 0xffffffb8 @ │ │ │ │ + rsbeq pc, r0, r4, lsl #13 │ │ │ │ + rsbeq sl, r0, lr, lsr #11 │ │ │ │ + subseq r5, pc, lr, lsl #18 │ │ │ │ + mlseq r0, r8, r5, sl │ │ │ │ + subseq r5, pc, sl, lsr #17 │ │ │ │ + ldrdeq sl, [r0], #-74 @ 0xffffffb6 @ │ │ │ │ + ldrdeq sl, [r0], #-68 @ 0xffffffbc @ │ │ │ │ + rsbeq sl, r0, r0, lsr #9 │ │ │ │ + rsbeq r8, r2, r6, ror #21 │ │ │ │ + mlseq r0, r8, r5, pc @ │ │ │ │ + rsbeq pc, r0, r6, lsr #11 │ │ │ │ strhteq sl, [r0], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq sl, r0, r2, asr #7 │ │ │ │ + strhteq sl, [r0], #-62 @ 0xffffffc2 │ │ │ │ rsbeq sl, r0, r0, asr #7 │ │ │ │ + rsbeq sl, r0, r6, asr #7 │ │ │ │ + rsbeq sl, r0, r4, asr #7 │ │ │ │ rsbeq sl, r0, sl, asr #7 │ │ │ │ - rsbeq sl, r0, ip, asr #7 │ │ │ │ - rsbeq sl, r0, lr, asr #5 │ │ │ │ - strdeq pc, [r0], #-72 @ 0xffffffb8 @ │ │ │ │ - strhteq sl, [r0], #-52 @ 0xffffffcc │ │ │ │ - subseq r5, pc, ip, lsl r7 @ │ │ │ │ - mlseq r0, r8, r3, sl │ │ │ │ - subseq r5, pc, r4, lsr #13 │ │ │ │ + rsbeq sl, r0, r8, asr #7 │ │ │ │ + ldrdeq sl, [r0], #-50 @ 0xffffffce @ │ │ │ │ + ldrdeq sl, [r0], #-52 @ 0xffffffcc @ │ │ │ │ + ldrdeq sl, [r0], #-38 @ 0xffffffda @ │ │ │ │ + rsbeq pc, r0, r0, lsl #10 │ │ │ │ + strhteq sl, [r0], #-60 @ 0xffffffc4 │ │ │ │ + subseq r5, pc, r4, lsr #14 │ │ │ │ + rsbeq sl, r0, r0, lsr #7 │ │ │ │ + subseq r5, pc, ip, lsr #13 │ │ │ │ @ instruction: 0x109cf8d8 │ │ │ │ blls 2384dc │ │ │ │ blhi 16b8080 │ │ │ │ bllt 238504 │ │ │ │ @ instruction: 0xf61d4451 │ │ │ │ cdp 8, 11, cr15, cr0, cr15, {5} │ │ │ │ ldrbt r7, [r3], -r0, asr #22 │ │ │ │ @@ -501141,18 +501141,18 @@ │ │ │ │ blhi 238614 │ │ │ │ blvc 12385fc │ │ │ │ bllt 23863c │ │ │ │ @ instruction: 0xf614e77e │ │ │ │ svclt 0x0000eeaa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - rsbeq sl, r0, lr, lsl #3 │ │ │ │ - rsbeq sl, r0, r8, asr r1 │ │ │ │ - subseq r5, pc, ip, ror r4 @ │ │ │ │ - strhteq r8, [r2], #-124 @ 0xffffff84 │ │ │ │ + mlseq r0, r6, r1, sl │ │ │ │ + rsbeq sl, r0, r0, ror #2 │ │ │ │ + subseq r5, pc, r4, lsl #9 │ │ │ │ + rsbeq r8, r2, r4, asr #15 │ │ │ │ rsbeq r1, sl, r8, lsr pc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed53d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r7], -r8, ror #31 │ │ │ │ vmax.s32 d4, d13, d8 │ │ │ │ @@ -501190,18 +501190,18 @@ │ │ │ │ tstpne r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8faf61b │ │ │ │ strtmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf61b4478 │ │ │ │ @ instruction: 0x4628f9b5 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - strhteq lr, [r0], #-246 @ 0xffffff0a │ │ │ │ - subseq r1, pc, r4, lsl r7 @ │ │ │ │ - rsbeq lr, r0, r4, ror pc │ │ │ │ - subseq r1, pc, ip, asr #13 │ │ │ │ + strhteq lr, [r0], #-254 @ 0xffffff02 │ │ │ │ + subseq r1, pc, ip, lsl r7 @ │ │ │ │ + rsbeq lr, r0, ip, ror pc │ │ │ │ + ldrsbeq r1, [pc], #-100 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed53e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ @ instruction: 0xf8d1469c │ │ │ │ addlt r3, r5, r4, lsl r1 │ │ │ │ mlane r0, r1, r8, pc @ │ │ │ │ @@ -501271,24 +501271,24 @@ │ │ │ │ @ instruction: 0xf85cf61b │ │ │ │ strtmi r4, [r1], -lr, lsl #16 │ │ │ │ @ instruction: 0xf61b4478 │ │ │ │ @ instruction: 0xe799f917 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ - rsbeq lr, r0, r8, lsl #30 │ │ │ │ - rsbeq r9, r0, r2, lsr #31 │ │ │ │ - ldrdeq lr, [r0], #-224 @ 0xffffff20 @ │ │ │ │ - subseq r1, pc, r8, lsr #12 │ │ │ │ - rsbeq lr, r0, r6, lsr #29 │ │ │ │ - ldrsheq r1, [pc], #-94 @ │ │ │ │ - rsbeq lr, r0, sl, ror #28 │ │ │ │ - subseq r1, pc, r2, asr #11 │ │ │ │ - rsbeq lr, r0, r8, lsr lr │ │ │ │ - @ instruction: 0x005f1590 │ │ │ │ + rsbeq lr, r0, r0, lsl pc │ │ │ │ + rsbeq r9, r0, sl, lsr #31 │ │ │ │ + ldrdeq lr, [r0], #-232 @ 0xffffff18 @ │ │ │ │ + subseq r1, pc, r0, lsr r6 @ │ │ │ │ + rsbeq lr, r0, lr, lsr #29 │ │ │ │ + subseq r1, pc, r6, lsl #12 │ │ │ │ + rsbeq lr, r0, r2, ror lr │ │ │ │ + subseq r1, pc, sl, asr #11 │ │ │ │ + rsbeq lr, r0, r0, asr #28 │ │ │ │ + @ instruction: 0x005f1598 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrdlt r4, [r7], r8 │ │ │ │ @ instruction: 0x46074bd8 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -501504,73 +501504,73 @@ │ │ │ │ @ instruction: 0xf04f4816 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff46f61a │ │ │ │ @ instruction: 0xf614e7ef │ │ │ │ svclt 0x0000ebd2 │ │ │ │ rsbeq r1, sl, r0, ror #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, r0, lr, lsl #31 │ │ │ │ - rsbeq lr, r0, r6, lsl #25 │ │ │ │ - ldrsbeq r1, [pc], #-62 @ │ │ │ │ + mlseq r0, r6, pc, lr @ │ │ │ │ + rsbeq lr, r0, lr, lsl #25 │ │ │ │ + subseq r1, pc, r6, ror #7 │ │ │ │ strdeq r1, [sl], #-168 @ 0xffffff58 @ │ │ │ │ - rsbeq lr, r0, r8, ror #27 │ │ │ │ - rsbeq lr, r0, lr, ror sp │ │ │ │ - rsbeq lr, r0, sl, lsr #22 │ │ │ │ - subseq r1, pc, r2, lsl #5 │ │ │ │ - rsbeq lr, r0, ip, ror #25 │ │ │ │ - rsbeq lr, r0, r8, ror #21 │ │ │ │ - subseq r1, pc, r0, asr #4 │ │ │ │ - rsbeq lr, r0, lr, asr #21 │ │ │ │ - subseq r1, pc, r6, lsr #4 │ │ │ │ - strhteq lr, [r0], #-166 @ 0xffffff5a │ │ │ │ - subseq r1, pc, ip, lsl #4 │ │ │ │ - mlseq r0, r8, sl, lr │ │ │ │ - subseq r1, pc, lr, ror #3 │ │ │ │ + strdeq lr, [r0], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq lr, r0, r6, lsl #27 │ │ │ │ + rsbeq lr, r0, r2, lsr fp │ │ │ │ + subseq r1, pc, sl, lsl #5 │ │ │ │ + strdeq lr, [r0], #-196 @ 0xffffff3c @ │ │ │ │ + strdeq lr, [r0], #-160 @ 0xffffff60 @ │ │ │ │ + subseq r1, pc, r8, asr #4 │ │ │ │ + ldrdeq lr, [r0], #-166 @ 0xffffff5a @ │ │ │ │ + subseq r1, pc, lr, lsr #4 │ │ │ │ + strhteq lr, [r0], #-174 @ 0xffffff52 │ │ │ │ + subseq r1, pc, r4, lsl r2 @ │ │ │ │ + rsbeq lr, r0, r0, lsr #21 │ │ │ │ + ldrsheq r1, [pc], #-22 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed5434c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u d9, d0, d3 │ │ │ │ stmdbls r3, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ stcvc 6, cr15, [r6], #256 @ 0x100 │ │ │ │ andcs r4, r8, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31d4 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ @ instruction: 0xffecf617 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq lr, [r0], #-182 @ 0xffffff4a @ │ │ │ │ + strdeq lr, [r0], #-190 @ 0xffffff42 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed54384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u d9, d0, d3 │ │ │ │ stmdbls r3, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ ldcvc 6, cr15, [fp], {64} @ 0x40 │ │ │ │ andcs r4, r4, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31d4 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ @ instruction: 0xffd0f617 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq lr, [r0], #-190 @ 0xffffff42 │ │ │ │ + rsbeq lr, r0, r6, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed543bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vrhadd.u d9, d0, d3 │ │ │ │ stmdbls r3, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ mrrcpl 6, 4, pc, r2, cr0 @ │ │ │ │ andcs r4, ip, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8cd31d4 │ │ │ │ ldrbtmi ip, [fp], #-0 │ │ │ │ @ instruction: 0xffb4f617 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq lr, r0, r6, lsl #23 │ │ │ │ + rsbeq lr, r0, lr, lsl #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed543f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs sp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r5, lr, lsl #12 │ │ │ │ stmdavs r9!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ vrhadd.u16 d19, d9, d24 │ │ │ │ @@ -501611,19 +501611,19 @@ │ │ │ │ @ instruction: 0xf816f330 │ │ │ │ ldrtmi r9, [r1], -r3, lsl #22 │ │ │ │ addscc pc, r2, #64, 4 │ │ │ │ eorcs r9, r8, #0, 4 │ │ │ │ @ instruction: 0xff52f617 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - rsbeq lr, r0, lr, asr r9 │ │ │ │ - ldrheq r1, [pc], #-6 @ │ │ │ │ - rsbeq lr, r0, r0, lsr r9 │ │ │ │ - subseq r1, pc, r8, lsl #1 │ │ │ │ - strdeq lr, [r0], #-164 @ 0xffffff5c @ │ │ │ │ + rsbeq lr, r0, r6, ror #18 │ │ │ │ + ldrheq r1, [pc], #-14 @ │ │ │ │ + rsbeq lr, r0, r8, lsr r9 │ │ │ │ + @ instruction: 0x005f1090 │ │ │ │ + strdeq lr, [r0], #-172 @ 0xffffff54 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, fp, lsl #21 │ │ │ │ strmi r4, [r6], -fp, lsl #23 │ │ │ │ @ instruction: 0x4608447a │ │ │ │ @@ -501762,31 +501762,31 @@ │ │ │ │ ldrtne pc, [sp], #-577 @ 0xfffffdbf @ │ │ │ │ addseq r9, r2, r0, lsl #8 │ │ │ │ mcr2 6, 1, pc, cr8, cr7, {0} @ │ │ │ │ ldr r9, [sp, -r4, lsl #16]! │ │ │ │ stmib ip, {r2, r4, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsbeq r1, sl, r4, lsr #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq lr, r0, r8, lsr r8 │ │ │ │ - @ instruction: 0x005f0f90 │ │ │ │ - rsbeq lr, r0, r6, lsl #20 │ │ │ │ - ldrdeq lr, [r0], #-152 @ 0xffffff68 @ │ │ │ │ - ldrdeq lr, [r0], #-150 @ 0xffffff6a @ │ │ │ │ - rsbeq lr, r0, r6, lsr #15 │ │ │ │ - ldrsheq r0, [pc], #-238 @ │ │ │ │ - rsbeq lr, r0, lr, lsl #15 │ │ │ │ - subseq r0, pc, r6, ror #29 │ │ │ │ + rsbeq lr, r0, r0, asr #16 │ │ │ │ + @ instruction: 0x005f0f98 │ │ │ │ + rsbeq lr, r0, lr, lsl #20 │ │ │ │ + rsbeq lr, r0, r0, ror #19 │ │ │ │ + ldrdeq lr, [r0], #-158 @ 0xffffff62 @ │ │ │ │ + rsbeq lr, r0, lr, lsr #15 │ │ │ │ + subseq r0, pc, r6, lsl #30 │ │ │ │ + mlseq r0, r6, r7, lr │ │ │ │ + subseq r0, pc, lr, ror #29 │ │ │ │ rsbeq r1, sl, r0, lsl #12 │ │ │ │ - rsbeq lr, r0, sl, asr #14 │ │ │ │ - subseq r0, pc, r2, lsr #29 │ │ │ │ - rsbeq lr, r0, lr, ror #17 │ │ │ │ - rsbeq lr, r0, ip, asr #13 │ │ │ │ - subseq r0, pc, r4, lsr #28 │ │ │ │ - strhteq lr, [r0], #-98 @ 0xffffff9e │ │ │ │ - subseq r0, pc, sl, lsl #28 │ │ │ │ + rsbeq lr, r0, r2, asr r7 │ │ │ │ + subseq r0, pc, sl, lsr #29 │ │ │ │ + strdeq lr, [r0], #-134 @ 0xffffff7a @ │ │ │ │ + ldrdeq lr, [r0], #-100 @ 0xffffff9c @ │ │ │ │ + subseq r0, pc, ip, lsr #28 │ │ │ │ + strhteq lr, [r0], #-106 @ 0xffffff96 │ │ │ │ + subseq r0, pc, r2, lsl lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed54754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vcgt.u8 d25, d1, d1 │ │ │ │ blls 27c1d4 │ │ │ │ @@ -501903,22 +501903,22 @@ │ │ │ │ eorsvs r3, fp, #67108864 @ 0x4000000 │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ @ instruction: 0xe7ba627a │ │ │ │ ldm r4!, {r2, r4, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbeq r1, sl, r6, asr r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r1, sl, r6, lsr #8 │ │ │ │ - rsbeq lr, r0, ip, lsr r5 │ │ │ │ - @ instruction: 0x005f0c94 │ │ │ │ - rsbeq lr, r0, r0, asr #9 │ │ │ │ - subseq r0, pc, r8, lsl ip @ │ │ │ │ - rsbeq lr, r0, r4, lsr #9 │ │ │ │ - ldrsheq r0, [pc], #-188 @ │ │ │ │ - rsbeq lr, r0, r6, lsl #9 │ │ │ │ - ldrsbeq r0, [pc], #-190 @ │ │ │ │ + rsbeq lr, r0, r4, asr #10 │ │ │ │ + @ instruction: 0x005f0c9c │ │ │ │ + rsbeq lr, r0, r8, asr #9 │ │ │ │ + subseq r0, pc, r0, lsr #24 │ │ │ │ + rsbeq lr, r0, ip, lsr #9 │ │ │ │ + subseq r0, pc, r4, lsl #24 │ │ │ │ + rsbeq lr, r0, lr, lsl #9 │ │ │ │ + subseq r0, pc, r6, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed54964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vrhadd.u d9, d8, d1 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @@ -501956,16 +501956,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf61a300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ff0bb072 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - rsbeq lr, r0, lr, ror r3 │ │ │ │ - ldrsbeq r0, [pc], #-166 @ │ │ │ │ + rsbeq lr, r0, r6, lsl #7 │ │ │ │ + ldrsbeq r0, [pc], #-174 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 438cd8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 1969a5c │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @@ -502060,20 +502060,20 @@ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ blx ffe3b204 │ │ │ │ @ instruction: 0xf613e7c6 │ │ │ │ svclt 0x0000ef7c │ │ │ │ rsbeq r1, sl, r8, asr #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r1, sl, ip, asr #1 │ │ │ │ - rsbeq lr, r0, r2, lsr #4 │ │ │ │ - subseq r0, pc, sl, ror r9 @ │ │ │ │ - rsbeq lr, r0, r6, lsl #4 │ │ │ │ - subseq r0, pc, lr, asr r9 @ │ │ │ │ - rsbeq lr, r0, sl, ror #3 │ │ │ │ - subseq r0, pc, r2, asr #18 │ │ │ │ + rsbeq lr, r0, sl, lsr #4 │ │ │ │ + subseq r0, pc, r2, lsl #19 │ │ │ │ + rsbeq lr, r0, lr, lsl #4 │ │ │ │ + subseq r0, pc, r6, ror #18 │ │ │ │ + strdeq lr, [r0], #-18 @ 0xffffffee @ │ │ │ │ + subseq r0, pc, sl, asr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 338e88 >::_M_default_append(unsigned int)@@Base+0xb3584> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 1e4f428 │ │ │ │ blmi 1e4f254 │ │ │ │ @@ -502188,25 +502188,25 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf61a4478 │ │ │ │ ldr pc, [r7, -pc, ror #19]! │ │ │ │ mrc 6, 3, APSR_nzcv, cr10, cr3, {0} │ │ │ │ rsbeq r1, sl, r8, lsl r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r0, sl, r8, ror #31 │ │ │ │ - strdeq lr, [r0], #-46 @ 0xffffffd2 @ │ │ │ │ - rsbeq r9, r0, sl, ror r1 │ │ │ │ - rsbeq lr, r0, r6, rrx │ │ │ │ - ldrheq r0, [pc], #-126 @ │ │ │ │ - rsbeq lr, r0, ip, asr #32 │ │ │ │ - subseq r0, pc, r4, lsr #15 │ │ │ │ - rsbeq lr, r0, r4, lsr #32 │ │ │ │ - subseq r0, pc, ip, ror r7 @ │ │ │ │ - rsbeq lr, r0, r6, ror #3 │ │ │ │ - rsbeq sp, r0, sl, ror #31 │ │ │ │ - subseq r0, pc, r0, asr #14 │ │ │ │ + rsbeq lr, r0, r6, lsl #6 │ │ │ │ + rsbeq r9, r0, r2, lsl #3 │ │ │ │ + rsbeq lr, r0, lr, rrx │ │ │ │ + subseq r0, pc, r6, asr #15 │ │ │ │ + rsbeq lr, r0, r4, asr r0 │ │ │ │ + subseq r0, pc, ip, lsr #15 │ │ │ │ + rsbeq lr, r0, ip, lsr #32 │ │ │ │ + subseq r0, pc, r4, lsl #15 │ │ │ │ + rsbeq lr, r0, lr, ror #3 │ │ │ │ + strdeq sp, [r0], #-242 @ 0xffffff0e @ │ │ │ │ + subseq r0, pc, r8, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed54de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ vrhadd.u d3, d8, d2 │ │ │ │ mcr 12, 0, pc, cr7, cr11, {2} @ │ │ │ │ @@ -502231,16 +502231,16 @@ │ │ │ │ @ instruction: 0xf61a4478 │ │ │ │ blls 2bc2b4 >::_M_default_append(unsigned int)@@Base+0x369b0> │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - rsbeq sp, r0, r0, asr #30 │ │ │ │ - @ instruction: 0x005f0698 │ │ │ │ + rsbeq sp, r0, r8, asr #30 │ │ │ │ + subseq r0, pc, r0, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed54e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vrhadd.u d9, d8, d1 │ │ │ │ stmdbls r1, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @@ -502306,20 +502306,20 @@ │ │ │ │ @ instruction: 0xf61a4478 │ │ │ │ @ instruction: 0x9d05f905 │ │ │ │ @ instruction: 0xf613e7b9 │ │ │ │ svclt 0x0000ed90 │ │ │ │ ... │ │ │ │ rsbeq r0, sl, r8, asr sp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r0, ip, lr, sp │ │ │ │ - ldrsheq r0, [pc], #-84 @ │ │ │ │ + rsbeq sp, r0, r4, lsr #29 │ │ │ │ + ldrsheq r0, [pc], #-92 @ │ │ │ │ rsbeq r0, sl, lr, lsl #26 │ │ │ │ - subseq r2, pc, r4, asr #23 │ │ │ │ - rsbeq sp, r0, r4, lsl lr │ │ │ │ - subseq r0, pc, ip, ror #10 │ │ │ │ + subseq r2, pc, ip, asr #23 │ │ │ │ + rsbeq sp, r0, ip, lsl lr │ │ │ │ + subseq r0, pc, r4, ror r5 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3b9264 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi 17a9ff0 │ │ │ │ @ instruction: 0x460e469a │ │ │ │ @@ -502406,20 +502406,20 @@ │ │ │ │ @ instruction: 0xe778f83d │ │ │ │ stcl 6, cr15, [r8], {19} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r0, sl, ip, lsr ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r0, sl, r2, lsl #24 │ │ │ │ - strhteq sp, [r0], #-206 @ 0xffffff32 │ │ │ │ - subseq r0, pc, r6, lsl r4 @ │ │ │ │ - rsbeq sp, r0, r2, lsr #25 │ │ │ │ - ldrsheq r0, [pc], #-58 @ │ │ │ │ - rsbeq sp, r0, r4, lsl #25 │ │ │ │ - ldrsbeq r0, [pc], #-60 @ │ │ │ │ + rsbeq sp, r0, r6, asr #25 │ │ │ │ + subseq r0, pc, lr, lsl r4 @ │ │ │ │ + rsbeq sp, r0, sl, lsr #25 │ │ │ │ + subseq r0, pc, r2, lsl #8 │ │ │ │ + rsbeq sp, r0, ip, lsl #25 │ │ │ │ + subseq r0, pc, r4, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed55140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff8 │ │ │ │ ldrdcc r1, [r4, -r4] │ │ │ │ @ instruction: 0xff90f33b │ │ │ │ stclt 0, cr2, [r8, #-4] │ │ │ │ @@ -502434,15 +502434,15 @@ │ │ │ │ blmi 3bc60c │ │ │ │ ldclpl 6, cr15, [fp], {64} @ 0x40 │ │ │ │ ldrbtmi r2, [fp], #-516 @ 0xfffffdfc │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ @ instruction: 0xf617c000 │ │ │ │ ldrdcs pc, [r1], -pc @ │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - rsbeq sp, r0, r2, ror #27 │ │ │ │ + rsbeq sp, r0, sl, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed5519c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10fe8 │ │ │ │ ldrdlt r3, [r3], r4 │ │ │ │ ldcne 6, cr4, [sp, #-16] │ │ │ │ @ instruction: 0xb122685a │ │ │ │ @@ -502461,16 +502461,16 @@ │ │ │ │ teqppl r9, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff08f619 │ │ │ │ strtmi r4, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf6194478 │ │ │ │ strtmi pc, [r0], -r3, asr #31 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - mlseq r0, r0, fp, sp │ │ │ │ - subseq r0, pc, r8, ror #5 │ │ │ │ + mlseq r0, r8, fp, sp │ │ │ │ + ldrsheq r0, [pc], #-32 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed5520c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf952f32f │ │ │ │ tstcs r4, ip, lsl sl │ │ │ │ @@ -502498,19 +502498,19 @@ │ │ │ │ @ instruction: 0xf04f51c5 │ │ │ │ ldrbtmi r3, [r8], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf619300c │ │ │ │ stmdami r7, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6194478 │ │ │ │ @ instruction: 0xe7ddff77 │ │ │ │ - rsbeq sp, r0, ip, lsr sp │ │ │ │ - rsbeq sp, r0, ip, lsl fp │ │ │ │ - subseq r0, pc, r4, ror r2 @ │ │ │ │ - strdeq sp, [r0], #-170 @ 0xffffff56 @ │ │ │ │ - subseq r0, pc, r0, asr r2 @ │ │ │ │ + rsbeq sp, r0, r4, asr #26 │ │ │ │ + rsbeq sp, r0, r4, lsr #22 │ │ │ │ + subseq r0, pc, ip, ror r2 @ │ │ │ │ + rsbeq sp, r0, r2, lsl #22 │ │ │ │ + subseq r0, pc, r8, asr r2 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fec3c3e4 │ │ │ │ ldcmi 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ bmi fef0f90c │ │ │ │ blmi fef0f938 │ │ │ │ @@ -502690,40 +502690,40 @@ │ │ │ │ svccc 0x00d33333 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq r0, sl, r8, lsr r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - mlseq r0, r0, ip, sp │ │ │ │ - rsbeq sp, r0, lr, lsl sl │ │ │ │ - subseq r0, pc, r6, ror r1 @ │ │ │ │ + mlseq r0, r8, ip, sp │ │ │ │ + rsbeq sp, r0, r6, lsr #20 │ │ │ │ + subseq r0, pc, lr, ror r1 @ │ │ │ │ mlseq sl, r0, r8, r0 │ │ │ │ - rsbeq sp, r0, r4, ror #19 │ │ │ │ - subseq r0, pc, ip, lsr r1 @ │ │ │ │ - rsbeq sp, r0, r6, lsr #23 │ │ │ │ - rsbeq r8, r0, r8, lsr #21 │ │ │ │ - mlseq r0, r0, fp, sp │ │ │ │ - strhteq r8, [r0], #-168 @ 0xffffff58 │ │ │ │ - rsbeq sp, r0, ip, lsr #18 │ │ │ │ - subseq r0, pc, r4, lsl #1 │ │ │ │ - rsbeq sp, r0, r2, lsl r9 │ │ │ │ - subseq r0, pc, sl, rrx │ │ │ │ - rsbeq sp, r0, ip, asr #22 │ │ │ │ - mlseq r0, r6, sl, r8 │ │ │ │ - rsbeq sp, r0, sl, lsr fp │ │ │ │ - mlseq r0, r8, sl, r8 │ │ │ │ - rsbeq sp, r0, r6, ror r8 │ │ │ │ - subseq pc, lr, lr, asr #31 │ │ │ │ - rsbeq sp, r0, ip, asr r8 │ │ │ │ - ldrheq pc, [lr], #-244 @ 0xffffff0c @ │ │ │ │ - rsbeq sp, r0, r4, asr #16 │ │ │ │ - rsbeq sp, r4, lr, lsr #30 │ │ │ │ - rsbeq sp, r0, r8, lsr #16 │ │ │ │ - subseq pc, lr, lr, ror pc @ │ │ │ │ + rsbeq sp, r0, ip, ror #19 │ │ │ │ + subseq r0, pc, r4, asr #2 │ │ │ │ + rsbeq sp, r0, lr, lsr #23 │ │ │ │ + strhteq r8, [r0], #-160 @ 0xffffff60 │ │ │ │ + mlseq r0, r8, fp, sp │ │ │ │ + rsbeq r8, r0, r0, asr #21 │ │ │ │ + rsbeq sp, r0, r4, lsr r9 │ │ │ │ + subseq r0, pc, ip, lsl #1 │ │ │ │ + rsbeq sp, r0, sl, lsl r9 │ │ │ │ + subseq r0, pc, r2, ror r0 @ │ │ │ │ + rsbeq sp, r0, r4, asr fp │ │ │ │ + mlseq r0, lr, sl, r8 │ │ │ │ + rsbeq sp, r0, r2, asr #22 │ │ │ │ + rsbeq r8, r0, r0, lsr #21 │ │ │ │ + rsbeq sp, r0, lr, ror r8 │ │ │ │ + ldrsbeq pc, [lr], #-246 @ 0xffffff0a @ │ │ │ │ + rsbeq sp, r0, r4, ror #16 │ │ │ │ + ldrheq pc, [lr], #-252 @ 0xffffff04 @ │ │ │ │ + rsbeq sp, r0, ip, asr #16 │ │ │ │ + rsbeq sp, r4, r6, lsr pc │ │ │ │ + rsbeq sp, r0, r0, lsr r8 │ │ │ │ + subseq pc, lr, r6, lsl #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2b98bc >::_M_default_append(unsigned int)@@Base+0x33fb8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -502854,27 +502854,27 @@ │ │ │ │ smlabbls r0, r4, r1, r5 │ │ │ │ tstpeq r4, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6160092 │ │ │ │ bfi pc, r9, (invalid: 27:22) @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - ldrdeq sp, [r0], #-106 @ 0xffffff96 @ │ │ │ │ - subseq pc, lr, r2, lsr lr @ │ │ │ │ - rsbeq sp, r0, r2, asr #13 │ │ │ │ - subseq pc, lr, sl, lsl lr @ │ │ │ │ - rsbeq sp, r0, r8, asr #12 │ │ │ │ - subseq pc, lr, r0, lsr #27 │ │ │ │ - rsbeq sp, r0, r2, lsr #12 │ │ │ │ - subseq pc, lr, r0, lsl #27 │ │ │ │ - rsbeq sp, r0, r8, ror #11 │ │ │ │ - subseq pc, lr, r0, asr #26 │ │ │ │ - strhteq sp, [r0], #-116 @ 0xffffff8c │ │ │ │ - mlseq r0, r4, r5, sp │ │ │ │ - subseq pc, lr, ip, ror #25 │ │ │ │ + rsbeq sp, r0, r2, ror #13 │ │ │ │ + subseq pc, lr, sl, lsr lr @ │ │ │ │ + rsbeq sp, r0, sl, asr #13 │ │ │ │ + subseq pc, lr, r2, lsr #28 │ │ │ │ + rsbeq sp, r0, r0, asr r6 │ │ │ │ + subseq pc, lr, r8, lsr #27 │ │ │ │ + rsbeq sp, r0, sl, lsr #12 │ │ │ │ + subseq pc, lr, r8, lsl #27 │ │ │ │ + strdeq sp, [r0], #-80 @ 0xffffffb0 @ │ │ │ │ + subseq pc, lr, r8, asr #26 │ │ │ │ + strhteq sp, [r0], #-124 @ 0xffffff84 │ │ │ │ + mlseq r0, ip, r5, sp │ │ │ │ + ldrsheq pc, [lr], #-196 @ 0xffffff3c @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 339b18 >::_M_default_append(unsigned int)@@Base+0xb4214> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addlt r4, pc, r4, asr sp @ │ │ │ │ @ instruction: 0x46174c54 │ │ │ │ @@ -502960,16 +502960,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ffabc01e │ │ │ │ @ instruction: 0xf613e7a8 │ │ │ │ svclt 0x0000e86e │ │ │ │ rsbeq r0, sl, r8, lsl #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r0, sl, ip, ror #5 │ │ │ │ - rsbeq sp, r0, lr, asr #7 │ │ │ │ - subseq pc, lr, r6, lsr #22 │ │ │ │ + ldrdeq sp, [r0], #-54 @ 0xffffffca @ │ │ │ │ + subseq pc, lr, lr, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r6, ror #26 │ │ │ │ strmi r4, [r6], -r6, ror #24 │ │ │ │ @ instruction: 0x4693447d │ │ │ │ @@ -503072,20 +503072,20 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6194478 │ │ │ │ strb pc, [pc, -r1, lsl #22] @ │ │ │ │ svc 0x008cf612 │ │ │ │ rsbeq r0, sl, r0, lsl r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq r0, [sl], #-28 @ 0xffffffe4 @ │ │ │ │ - strdeq sp, [r0], #-76 @ 0xffffffb4 @ │ │ │ │ - rsbeq sp, r0, r2, ror #4 │ │ │ │ - ldrheq pc, [lr], #-154 @ 0xffffff66 @ │ │ │ │ - rsbeq sp, r0, r2, lsr #8 │ │ │ │ - rsbeq sp, r0, lr, lsl #4 │ │ │ │ - subseq pc, lr, r4, ror #18 │ │ │ │ + rsbeq sp, r0, r4, lsl #10 │ │ │ │ + rsbeq sp, r0, sl, ror #4 │ │ │ │ + subseq pc, lr, r2, asr #19 │ │ │ │ + rsbeq sp, r0, sl, lsr #8 │ │ │ │ + rsbeq sp, r0, r6, lsl r2 │ │ │ │ + subseq pc, lr, ip, ror #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 639e64 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ bmi ff32abe8 │ │ │ │ @ instruction: 0x460f469a │ │ │ │ @@ -503281,23 +503281,23 @@ │ │ │ │ svclt 0x0000edf2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r0, sl, ip, lsr r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq sp, r0, ip │ │ │ │ - subseq pc, lr, r4, ror #14 │ │ │ │ - rsbeq ip, r0, r2, ror #30 │ │ │ │ - ldrheq pc, [lr], #-106 @ 0xffffff96 @ │ │ │ │ + rsbeq sp, r0, r4, lsl r0 │ │ │ │ + subseq pc, lr, ip, ror #14 │ │ │ │ + rsbeq ip, r0, sl, ror #30 │ │ │ │ + subseq pc, lr, r2, asr #13 │ │ │ │ ldrdeq pc, [r9], #-212 @ 0xffffff2c @ │ │ │ │ - strdeq ip, [r0], #-224 @ 0xffffff20 @ │ │ │ │ - subseq pc, lr, r8, asr #12 │ │ │ │ - ldrdeq ip, [r0], #-230 @ 0xffffff1a @ │ │ │ │ - subseq pc, lr, lr, lsr #12 │ │ │ │ + strdeq ip, [r0], #-232 @ 0xffffff18 @ │ │ │ │ + subseq pc, lr, r0, asr r6 @ │ │ │ │ + ldrdeq ip, [r0], #-238 @ 0xffffff12 @ │ │ │ │ + subseq pc, lr, r6, lsr r6 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ pkhbtmi fp, sl, r1, lsl #1 │ │ │ │ strmi r2, [r7], -r0, lsl #8 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ @@ -503414,20 +503414,20 @@ │ │ │ │ stmdami fp, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6194478 │ │ │ │ @ instruction: 0xe73ff851 │ │ │ │ rsbeq pc, r9, r4, ror #25 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ mlseq r9, ip, ip, pc @ │ │ │ │ - rsbeq ip, r0, r8, lsr #31 │ │ │ │ - strdeq ip, [r0], #-198 @ 0xffffff3a @ │ │ │ │ - subseq pc, lr, lr, asr #8 │ │ │ │ - strhteq ip, [r0], #-224 @ 0xffffff20 │ │ │ │ - rsbeq ip, r0, lr, lsr #25 │ │ │ │ - subseq pc, lr, r4, lsl #8 │ │ │ │ + strhteq ip, [r0], #-240 @ 0xffffff10 │ │ │ │ + strdeq ip, [r0], #-206 @ 0xffffff32 @ │ │ │ │ + subseq pc, lr, r6, asr r4 @ │ │ │ │ + strhteq ip, [r0], #-232 @ 0xffffff18 │ │ │ │ + strhteq ip, [r0], #-198 @ 0xffffff3a │ │ │ │ + subseq pc, lr, ip, lsl #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 33a3c0 >::_M_default_append(unsigned int)@@Base+0xb4abc> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 1a3d244 │ │ │ │ stclpl 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ bmi ffc90968 │ │ │ │ @@ -503663,37 +503663,37 @@ │ │ │ │ str pc, [lr], r5, ror #28 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ ldrdeq pc, [r9], #-166 @ 0xffffff5a @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq ip, lr, r8, ror #2 │ │ │ │ - subseq ip, lr, r2, asr #2 │ │ │ │ - rsbeq ip, r0, ip, asr #23 │ │ │ │ - subseq pc, lr, r4, lsr #6 │ │ │ │ - strhteq ip, [r0], #-180 @ 0xffffff4c │ │ │ │ - subseq pc, lr, ip, lsl #6 │ │ │ │ + subseq ip, lr, r0, ror r1 │ │ │ │ + subseq ip, lr, sl, asr #2 │ │ │ │ + ldrdeq ip, [r0], #-180 @ 0xffffff4c @ │ │ │ │ + subseq pc, lr, ip, lsr #6 │ │ │ │ + strhteq ip, [r0], #-188 @ 0xffffff44 │ │ │ │ + subseq pc, lr, r4, lsl r3 @ │ │ │ │ rsbeq pc, r9, r6, lsr #20 │ │ │ │ - subseq ip, lr, r8, ror #1 │ │ │ │ - strdeq ip, [r0], #-164 @ 0xffffff5c @ │ │ │ │ - subseq pc, lr, ip, asr #4 │ │ │ │ - rsbeq ip, r0, r4, asr #21 │ │ │ │ - subseq pc, lr, ip, lsl r2 @ │ │ │ │ - rsbeq ip, r0, r8, lsl ip │ │ │ │ - rsbeq ip, r0, sl, lsr #19 │ │ │ │ - subseq pc, lr, r2, lsl #2 │ │ │ │ - mlseq r0, r0, r9, ip │ │ │ │ - subseq pc, lr, r8, ror #1 │ │ │ │ - rsbeq ip, r0, r6, lsl #18 │ │ │ │ - subseq pc, lr, lr, asr r0 @ │ │ │ │ - rsbeq ip, r0, ip, ror #17 │ │ │ │ - subseq pc, lr, r4, asr #32 │ │ │ │ - ldrdeq ip, [r0], #-132 @ 0xffffff7c @ │ │ │ │ - subseq pc, lr, ip, lsr #32 │ │ │ │ + ldrsheq ip, [lr], #-0 │ │ │ │ + strdeq ip, [r0], #-172 @ 0xffffff54 @ │ │ │ │ + subseq pc, lr, r4, asr r2 @ │ │ │ │ + rsbeq ip, r0, ip, asr #21 │ │ │ │ + subseq pc, lr, r4, lsr #4 │ │ │ │ + rsbeq ip, r0, r0, lsr #24 │ │ │ │ + strhteq ip, [r0], #-146 @ 0xffffff6e │ │ │ │ + subseq pc, lr, sl, lsl #2 │ │ │ │ + mlseq r0, r8, r9, ip │ │ │ │ + ldrsheq pc, [lr], #-0 @ │ │ │ │ + rsbeq ip, r0, lr, lsl #18 │ │ │ │ + subseq pc, lr, r6, rrx │ │ │ │ + strdeq ip, [r0], #-132 @ 0xffffff7c @ │ │ │ │ + subseq pc, lr, ip, asr #32 │ │ │ │ + ldrdeq ip, [r0], #-140 @ 0xffffff74 @ │ │ │ │ + subseq pc, lr, r4, lsr r0 @ │ │ │ │ vmax.u d4, d7, d16 │ │ │ │ @ instruction: 0x4680f8bf │ │ │ │ vmax.u d4, d7, d16 │ │ │ │ blls 73d6d4 │ │ │ │ strbmi r9, [r0], #-3341 @ 0xfffff2f3 │ │ │ │ beq fe63ab54 │ │ │ │ blvs 33a990 >::_M_default_append(unsigned int)@@Base+0xb508c> │ │ │ │ @@ -503939,15 +503939,15 @@ │ │ │ │ ldrbhi pc, [ip, #-64]! @ 0xffffffc0 @ │ │ │ │ @ instruction: 0xf8d39b13 │ │ │ │ @ instruction: 0xf1bee000 │ │ │ │ ldcle 15, cr0, [sl, #-0] │ │ │ │ ldrbtmi r9, [r5], -r9, lsr #22 │ │ │ │ @ instruction: 0xf8d34657 │ │ │ │ blls b6f71c │ │ │ │ - blls 899780 │ │ │ │ + blls 899780 │ │ │ │ movwcs r1, #3865 @ 0xf19 │ │ │ │ svccs 0x0004f851 │ │ │ │ ldrdcs pc, [ip, -r2]! │ │ │ │ vmlsl.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf85c82fa │ │ │ │ @ instruction: 0xf8402022 │ │ │ │ movwcc r2, #4131 @ 0x1023 │ │ │ │ @@ -504057,21 +504057,21 @@ │ │ │ │ blpl 6baf28 │ │ │ │ blpl 137b1b8 │ │ │ │ blvc 3fb178 │ │ │ │ svclt 0x0000e746 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andhi r0, r0, r0 │ │ │ │ - mlseq r0, sl, r7, ip │ │ │ │ - ldrsheq lr, [lr], #-224 @ 0xffffff20 │ │ │ │ - rsbeq ip, r0, r6, lsr #18 │ │ │ │ - rsbeq ip, r0, r6, lsl #17 │ │ │ │ - rsbeq ip, r0, r2, lsr r7 │ │ │ │ - rsbeq ip, r0, ip, ror #5 │ │ │ │ - subseq lr, lr, r4, asr #20 │ │ │ │ + rsbeq ip, r0, r2, lsr #15 │ │ │ │ + ldrsheq lr, [lr], #-232 @ 0xffffff18 │ │ │ │ + rsbeq ip, r0, lr, lsr #18 │ │ │ │ + rsbeq ip, r0, lr, lsl #17 │ │ │ │ + rsbeq ip, r0, sl, lsr r7 │ │ │ │ + strdeq ip, [r0], #-36 @ 0xffffffdc @ │ │ │ │ + subseq lr, lr, ip, asr #20 │ │ │ │ strcs r9, [r0, #-2324] @ 0xfffff6ec │ │ │ │ ldrls sl, [r9, #-3897]! @ 0xfffff0c7 │ │ │ │ ldrsbthi pc, [r8], r1 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x83adf000 │ │ │ │ bge 1066578 │ │ │ │ strbmi r4, [r0, r0, lsr #12] │ │ │ │ @@ -504378,15 +504378,15 @@ │ │ │ │ ldc2 2, cr15, [r8], {146} @ 0x92 │ │ │ │ blls 72a2fc │ │ │ │ vstmdbls r2!, {s20-s86} │ │ │ │ @ instruction: 0x9125a845 │ │ │ │ ldrdhi pc, [r8], r3 @ │ │ │ │ andvs r2, fp, r0, lsl #6 │ │ │ │ andsvs r6, r3, fp, lsr #32 │ │ │ │ - blls 857e10 │ │ │ │ + blls 857e10 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0xf1b8681b │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ andls r8, r0, #-2147483621 @ 0x8000001b │ │ │ │ andls r9, r3, #139264 @ 0x22000 │ │ │ │ andls r9, r2, r5, lsr #20 │ │ │ │ andls r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @@ -504422,21 +504422,21 @@ │ │ │ │ vldr d9, [sp, #52] @ 0x34 │ │ │ │ vadd.f64 d7, d6, d28 │ │ │ │ stmdbls r8!, {r6, r8, r9, fp} │ │ │ │ ldrdeq pc, [ip, #-131] @ 0xffffff7d │ │ │ │ blvc 3fb728 │ │ │ │ svclt 0x0000e464 │ │ │ │ ... │ │ │ │ - rsbeq ip, r0, r4, ror r3 │ │ │ │ - mlseq r0, sl, r2, ip │ │ │ │ - strhteq ip, [r0], #-0 │ │ │ │ - rsbeq fp, r0, r6, lsr #26 │ │ │ │ - subseq lr, lr, lr, ror r4 │ │ │ │ - rsbeq fp, r0, sl, lsl #26 │ │ │ │ - subseq lr, lr, r2, ror #8 │ │ │ │ + rsbeq ip, r0, ip, ror r3 │ │ │ │ + rsbeq ip, r0, r2, lsr #5 │ │ │ │ + strhteq ip, [r0], #-8 │ │ │ │ + rsbeq fp, r0, lr, lsr #26 │ │ │ │ + subseq lr, lr, r6, lsl #9 │ │ │ │ + rsbeq fp, r0, r2, lsl sp │ │ │ │ + subseq lr, lr, sl, ror #8 │ │ │ │ @ instruction: 0x962ae9dd │ │ │ │ @ instruction: 0xf8d59d0d │ │ │ │ @ instruction: 0xf0033148 │ │ │ │ @ instruction: 0xf8d50101 │ │ │ │ andls r3, r0, #64, 2 │ │ │ │ @ instruction: 0xf0039a12 │ │ │ │ b 12c0af0 │ │ │ │ @@ -504994,97 +504994,97 @@ │ │ │ │ ldmdami r9, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6174478 │ │ │ │ @ instruction: 0xe768fbf3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffba6b │ │ │ │ - rsbeq fp, r0, r0, ror #27 │ │ │ │ - rsbeq fp, r0, lr, lsl fp │ │ │ │ - subseq lr, lr, ip, ror r2 │ │ │ │ - ldrdeq fp, [r0], #-166 @ 0xffffff5a @ │ │ │ │ - subseq lr, lr, ip, lsr #4 │ │ │ │ - strhteq fp, [r0], #-162 @ 0xffffff5e │ │ │ │ - subseq lr, lr, r0, lsl r2 │ │ │ │ - subseq r9, lr, r0, ror #24 │ │ │ │ - rsbeq fp, r0, sl, asr #20 │ │ │ │ - subseq lr, lr, r0, lsr #3 │ │ │ │ - rsbeq fp, r0, lr, lsr #20 │ │ │ │ - subseq lr, lr, r4, lsl #3 │ │ │ │ - rsbeq fp, r0, lr, lsl #20 │ │ │ │ - subseq lr, lr, r4, ror #2 │ │ │ │ - strdeq fp, [r0], #-146 @ 0xffffff6e @ │ │ │ │ - subseq lr, lr, r8, asr #2 │ │ │ │ - ldrdeq fp, [r0], #-148 @ 0xffffff6c @ │ │ │ │ - subseq lr, lr, r8, lsr #2 │ │ │ │ - strhteq fp, [r0], #-144 @ 0xffffff70 │ │ │ │ - subseq lr, lr, r4, lsl #2 │ │ │ │ - mlseq r0, r0, r9, fp │ │ │ │ - subseq lr, lr, r4, ror #1 │ │ │ │ - rsbeq fp, r0, r0, ror r9 │ │ │ │ - subseq lr, lr, r6, asr #1 │ │ │ │ - rsbeq fp, r0, r4, asr r9 │ │ │ │ - subseq lr, lr, sl, lsr #1 │ │ │ │ - subseq r9, lr, ip, lsl #22 │ │ │ │ - rsbeq fp, r0, r0, lsr #18 │ │ │ │ - subseq lr, lr, r6, ror r0 │ │ │ │ - rsbeq r0, r0, r0, lsl #25 │ │ │ │ - rsbeq fp, r0, r2, ror #17 │ │ │ │ - subseq lr, lr, r8, lsr r0 │ │ │ │ - rsbeq fp, r0, r2, ror #19 │ │ │ │ - rsbeq fp, r0, lr, lsr #14 │ │ │ │ - subseq sp, lr, r6, lsl #29 │ │ │ │ - rsbeq fp, r0, r4, lsl #14 │ │ │ │ - subseq sp, lr, ip, asr lr │ │ │ │ - ldrheq sl, [lr], #-206 @ 0xffffff32 │ │ │ │ - rsbeq fp, r0, ip, lsr #13 │ │ │ │ - subseq sp, lr, r4, lsl #28 │ │ │ │ + rsbeq fp, r0, r8, ror #27 │ │ │ │ + rsbeq fp, r0, r6, lsr #22 │ │ │ │ + subseq lr, lr, r4, lsl #5 │ │ │ │ + ldrdeq fp, [r0], #-174 @ 0xffffff52 @ │ │ │ │ + subseq lr, lr, r4, lsr r2 │ │ │ │ + strhteq fp, [r0], #-170 @ 0xffffff56 │ │ │ │ + subseq lr, lr, r8, lsl r2 │ │ │ │ + subseq r9, lr, r8, ror #24 │ │ │ │ + rsbeq fp, r0, r2, asr sl │ │ │ │ + subseq lr, lr, r8, lsr #3 │ │ │ │ + rsbeq fp, r0, r6, lsr sl │ │ │ │ + subseq lr, lr, ip, lsl #3 │ │ │ │ + rsbeq fp, r0, r6, lsl sl │ │ │ │ + subseq lr, lr, ip, ror #2 │ │ │ │ + strdeq fp, [r0], #-154 @ 0xffffff66 @ │ │ │ │ + subseq lr, lr, r0, asr r1 │ │ │ │ + ldrdeq fp, [r0], #-156 @ 0xffffff64 @ │ │ │ │ + subseq lr, lr, r0, lsr r1 │ │ │ │ + strhteq fp, [r0], #-152 @ 0xffffff68 │ │ │ │ + subseq lr, lr, ip, lsl #2 │ │ │ │ + mlseq r0, r8, r9, fp │ │ │ │ + subseq lr, lr, ip, ror #1 │ │ │ │ + rsbeq fp, r0, r8, ror r9 │ │ │ │ + subseq lr, lr, lr, asr #1 │ │ │ │ + rsbeq fp, r0, ip, asr r9 │ │ │ │ + ldrheq lr, [lr], #-2 │ │ │ │ + subseq r9, lr, r4, lsl fp │ │ │ │ + rsbeq fp, r0, r8, lsr #18 │ │ │ │ + subseq lr, lr, lr, ror r0 │ │ │ │ + rsbeq r0, r0, r8, lsl #25 │ │ │ │ + rsbeq fp, r0, sl, ror #17 │ │ │ │ + subseq lr, lr, r0, asr #32 │ │ │ │ + rsbeq fp, r0, sl, ror #19 │ │ │ │ + rsbeq fp, r0, r6, lsr r7 │ │ │ │ + subseq sp, lr, lr, lsl #29 │ │ │ │ + rsbeq fp, r0, ip, lsl #14 │ │ │ │ + subseq sp, lr, r4, ror #28 │ │ │ │ + subseq sl, lr, r6, asr #25 │ │ │ │ + strhteq fp, [r0], #-100 @ 0xffffff9c │ │ │ │ + subseq sp, lr, ip, lsl #28 │ │ │ │ @ instruction: 0xffffb479 │ │ │ │ - rsbeq fp, r0, r6, lsr #12 │ │ │ │ - subseq sp, lr, lr, ror sp │ │ │ │ - rsbeq fp, r0, ip, lsl #12 │ │ │ │ - subseq sp, lr, r4, ror #26 │ │ │ │ - strdeq fp, [r0], #-84 @ 0xffffffac @ │ │ │ │ - subseq sp, lr, sl, asr #26 │ │ │ │ - ldrdeq fp, [r0], #-86 @ 0xffffffaa @ │ │ │ │ - subseq sp, lr, ip, lsr #26 │ │ │ │ - strhteq fp, [r0], #-90 @ 0xffffffa6 │ │ │ │ - subseq sp, lr, r0, lsl sp │ │ │ │ - rsbeq fp, r0, r0, lsr #11 │ │ │ │ - ldrsheq sp, [lr], #-198 @ 0xffffff3a │ │ │ │ - rsbeq fp, r0, r6, lsl #11 │ │ │ │ - ldrsbeq sp, [lr], #-204 @ 0xffffff34 │ │ │ │ - rsbeq fp, r0, ip, ror #10 │ │ │ │ - subseq sp, lr, r2, asr #25 │ │ │ │ - rsbeq fp, r0, r2, asr r5 │ │ │ │ - subseq sp, lr, r8, lsr #25 │ │ │ │ - rsbeq fp, r0, r8, lsr r5 │ │ │ │ - subseq sp, lr, lr, lsl #25 │ │ │ │ - rsbeq fp, r0, lr, lsl r5 │ │ │ │ - subseq sp, lr, r4, ror ip │ │ │ │ - strdeq fp, [r0], #-78 @ 0xffffffb2 @ │ │ │ │ - subseq sp, lr, r4, asr ip │ │ │ │ - ldrdeq fp, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ - subseq sp, lr, r8, lsr #24 │ │ │ │ - strhteq fp, [r0], #-70 @ 0xffffffba │ │ │ │ - subseq sp, lr, ip, lsl #24 │ │ │ │ - mlseq r0, sl, r4, fp │ │ │ │ - ldrsheq sp, [lr], #-176 @ 0xffffff50 │ │ │ │ - rsbeq fp, r0, lr, ror r4 │ │ │ │ - ldrsbeq sp, [lr], #-180 @ 0xffffff4c │ │ │ │ - rsbeq fp, r0, r2, ror #8 │ │ │ │ - ldrheq sp, [lr], #-184 @ 0xffffff48 │ │ │ │ - rsbeq fp, r0, r6, asr #8 │ │ │ │ - @ instruction: 0x005edb9c │ │ │ │ - rsbeq fp, r0, sl, lsr #8 │ │ │ │ - subseq sp, lr, r0, lsl #23 │ │ │ │ - rsbeq fp, r0, lr, lsl #8 │ │ │ │ - subseq sp, lr, r4, ror #22 │ │ │ │ - strdeq fp, [r0], #-50 @ 0xffffffce @ │ │ │ │ - subseq sp, lr, r8, asr #22 │ │ │ │ + rsbeq fp, r0, lr, lsr #12 │ │ │ │ + subseq sp, lr, r6, lsl #27 │ │ │ │ + rsbeq fp, r0, r4, lsl r6 │ │ │ │ + subseq sp, lr, ip, ror #26 │ │ │ │ + strdeq fp, [r0], #-92 @ 0xffffffa4 @ │ │ │ │ + subseq sp, lr, r2, asr sp │ │ │ │ + ldrdeq fp, [r0], #-94 @ 0xffffffa2 @ │ │ │ │ + subseq sp, lr, r4, lsr sp │ │ │ │ + rsbeq fp, r0, r2, asr #11 │ │ │ │ + subseq sp, lr, r8, lsl sp │ │ │ │ + rsbeq fp, r0, r8, lsr #11 │ │ │ │ + ldrsheq sp, [lr], #-206 @ 0xffffff32 │ │ │ │ + rsbeq fp, r0, lr, lsl #11 │ │ │ │ + subseq sp, lr, r4, ror #25 │ │ │ │ + rsbeq fp, r0, r4, ror r5 │ │ │ │ + subseq sp, lr, sl, asr #25 │ │ │ │ + rsbeq fp, r0, sl, asr r5 │ │ │ │ + ldrheq sp, [lr], #-192 @ 0xffffff40 │ │ │ │ + rsbeq fp, r0, r0, asr #10 │ │ │ │ + @ instruction: 0x005edc96 │ │ │ │ + rsbeq fp, r0, r6, lsr #10 │ │ │ │ + subseq sp, lr, ip, ror ip │ │ │ │ + rsbeq fp, r0, r6, lsl #10 │ │ │ │ + subseq sp, lr, ip, asr ip │ │ │ │ + ldrdeq fp, [r0], #-72 @ 0xffffffb8 @ │ │ │ │ + subseq sp, lr, r0, lsr ip │ │ │ │ + strhteq fp, [r0], #-78 @ 0xffffffb2 │ │ │ │ + subseq sp, lr, r4, lsl ip │ │ │ │ + rsbeq fp, r0, r2, lsr #9 │ │ │ │ + ldrsheq sp, [lr], #-184 @ 0xffffff48 │ │ │ │ + rsbeq fp, r0, r6, lsl #9 │ │ │ │ + ldrsbeq sp, [lr], #-188 @ 0xffffff44 │ │ │ │ + rsbeq fp, r0, sl, ror #8 │ │ │ │ + subseq sp, lr, r0, asr #23 │ │ │ │ + rsbeq fp, r0, lr, asr #8 │ │ │ │ + subseq sp, lr, r4, lsr #23 │ │ │ │ + rsbeq fp, r0, r2, lsr r4 │ │ │ │ + subseq sp, lr, r8, lsl #23 │ │ │ │ + rsbeq fp, r0, r6, lsl r4 │ │ │ │ + subseq sp, lr, ip, ror #22 │ │ │ │ + strdeq fp, [r0], #-58 @ 0xffffffc6 @ │ │ │ │ + subseq sp, lr, r0, asr fp │ │ │ │ @ instruction: 0x1658f8df │ │ │ │ ldrbtmi r4, [r9], #-1624 @ 0xfffff9a8 │ │ │ │ mrc2 3, 1, pc, cr8, cr0, {1} │ │ │ │ @ instruction: 0xf8dfb148 │ │ │ │ @ instruction: 0x46588650 │ │ │ │ @ instruction: 0x464144f8 │ │ │ │ @ instruction: 0xf908f332 │ │ │ │ @@ -505484,82 +505484,82 @@ │ │ │ │ tsteq r4, r3, asr #19 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf8d3699b │ │ │ │ andsvs r3, r3, ip, asr #7 │ │ │ │ blt 1d3ef40 │ │ │ │ vmax.u8 d20, d7, d24 │ │ │ │ strb pc, [pc, sp, lsl #21]! @ │ │ │ │ - rsbeq pc, r3, r6, lsl #14 │ │ │ │ - rsbeq r0, r0, r8, ror #25 │ │ │ │ - ldrsheq r5, [lr], #-144 @ 0xffffff70 │ │ │ │ - subseq sp, lr, r6, lsr fp │ │ │ │ - ldrdeq r0, [r0], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r1, r0, r8, ror #12 │ │ │ │ - rsbeq r1, r0, sl, asr r6 │ │ │ │ - rsbeq r0, r0, r0, ror r5 │ │ │ │ - strhteq fp, [r0], #-28 @ 0xffffffe4 │ │ │ │ - subseq sp, lr, r2, lsl r9 │ │ │ │ - mlseq r0, ip, r1, fp │ │ │ │ - ldrsheq sp, [lr], #-130 @ 0xffffff7e │ │ │ │ - subseq sl, lr, r0, ror #13 │ │ │ │ - rsbeq fp, r0, r6, lsr #2 │ │ │ │ - subseq sp, lr, ip, ror r8 │ │ │ │ - rsbeq fp, r0, sl, lsl #2 │ │ │ │ - subseq sp, lr, r0, ror #16 │ │ │ │ - rsbeq fp, r0, sl, ror #1 │ │ │ │ - subseq sp, lr, r0, asr #16 │ │ │ │ - rsbeq r5, r0, lr, asr #13 │ │ │ │ - rsbeq fp, r0, lr, lsl r0 │ │ │ │ - subseq sp, lr, r4, ror r7 │ │ │ │ - subseq lr, pc, r8, ror r6 @ │ │ │ │ - rsbeq sl, r0, r8, ror #31 │ │ │ │ - subseq sp, lr, lr, lsr r7 │ │ │ │ - subseq sl, lr, r0, lsr #10 │ │ │ │ - strhteq sl, [r0], #-246 @ 0xffffff0a │ │ │ │ - subseq sp, lr, lr, lsl #14 │ │ │ │ - rsbeq sl, r0, r6, lsl #31 │ │ │ │ - ldrsbeq sp, [lr], #-110 @ 0xffffff92 │ │ │ │ - rsbeq sl, r0, sl, ror #30 │ │ │ │ - subseq sp, lr, r2, asr #13 │ │ │ │ - ldrheq sl, [lr], #-64 @ 0xffffffc0 │ │ │ │ + rsbeq pc, r3, lr, lsl #14 │ │ │ │ + strdeq r0, [r0], #-192 @ 0xffffff40 @ │ │ │ │ + ldrsheq r5, [lr], #-152 @ 0xffffff68 │ │ │ │ + subseq sp, lr, lr, lsr fp │ │ │ │ + ldrdeq r0, [r0], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r1, r0, r0, ror r6 │ │ │ │ + rsbeq r1, r0, r2, ror #12 │ │ │ │ + rsbeq r0, r0, r8, ror r5 │ │ │ │ + rsbeq fp, r0, r4, asr #3 │ │ │ │ + subseq sp, lr, sl, lsl r9 │ │ │ │ + rsbeq fp, r0, r4, lsr #3 │ │ │ │ + ldrsheq sp, [lr], #-138 @ 0xffffff76 │ │ │ │ + subseq sl, lr, r8, ror #13 │ │ │ │ + rsbeq fp, r0, lr, lsr #2 │ │ │ │ + subseq sp, lr, r4, lsl #17 │ │ │ │ + rsbeq fp, r0, r2, lsl r1 │ │ │ │ + subseq sp, lr, r8, ror #16 │ │ │ │ + strdeq fp, [r0], #-2 @ │ │ │ │ + subseq sp, lr, r8, asr #16 │ │ │ │ + ldrdeq r5, [r0], #-102 @ 0xffffff9a @ │ │ │ │ + rsbeq fp, r0, r6, lsr #32 │ │ │ │ + subseq sp, lr, ip, ror r7 │ │ │ │ + subseq lr, pc, r0, lsl #13 │ │ │ │ + strdeq sl, [r0], #-240 @ 0xffffff10 @ │ │ │ │ + subseq sp, lr, r6, asr #14 │ │ │ │ + subseq sl, lr, r8, lsr #10 │ │ │ │ + strhteq sl, [r0], #-254 @ 0xffffff02 │ │ │ │ + subseq sp, lr, r6, lsl r7 │ │ │ │ + rsbeq sl, r0, lr, lsl #31 │ │ │ │ + subseq sp, lr, r6, ror #13 │ │ │ │ + rsbeq sl, r0, r2, ror pc │ │ │ │ + subseq sp, lr, sl, asr #13 │ │ │ │ + ldrheq sl, [lr], #-72 @ 0xffffffb8 │ │ │ │ @ instruction: 0xffffc91f │ │ │ │ - rsbeq fp, r0, r2, lsr #3 │ │ │ │ - rsbeq fp, r0, sl, asr #3 │ │ │ │ - ldrdeq sl, [r0], #-232 @ 0xffffff18 @ │ │ │ │ - subseq sp, lr, r0, lsr r6 │ │ │ │ - rsbeq sl, r0, sl, lsr #29 │ │ │ │ - subseq sp, lr, r2, lsl #12 │ │ │ │ - rsbeq sl, r0, r0, ror lr │ │ │ │ - subseq sp, lr, r8, asr #11 │ │ │ │ - rsbeq sl, r0, r4, asr #28 │ │ │ │ - @ instruction: 0x005ed59c │ │ │ │ - subseq r8, lr, r2, lsr #27 │ │ │ │ - rsbeq sl, r0, lr, lsl #28 │ │ │ │ - subseq sp, lr, r6, ror #10 │ │ │ │ - rsbeq sl, r0, r2, ror #27 │ │ │ │ - subseq sp, lr, sl, lsr r5 │ │ │ │ - rsbeq sl, r0, r6, asr #27 │ │ │ │ - subseq sp, lr, lr, lsl r5 │ │ │ │ - mlseq r0, ip, sp, sl │ │ │ │ - ldrsheq sp, [lr], #-68 @ 0xffffffbc │ │ │ │ - rsbeq fp, r0, r8, asr r0 │ │ │ │ - rsbeq sl, r0, r6, asr sp │ │ │ │ - subseq sp, lr, lr, lsr #9 │ │ │ │ - rsbeq sl, r0, r6, lsr #26 │ │ │ │ - subseq sp, lr, lr, ror r4 │ │ │ │ - rsbeq sl, r0, sl, lsl #26 │ │ │ │ - subseq sp, lr, r2, ror #8 │ │ │ │ - rsbeq sl, r0, lr, ror #25 │ │ │ │ - subseq sp, lr, r6, asr #8 │ │ │ │ - strhteq sl, [r0], #-206 @ 0xffffff32 │ │ │ │ - subseq sp, lr, r6, lsl r4 │ │ │ │ - mlseq r0, r4, ip, sl │ │ │ │ - subseq sp, lr, ip, ror #7 │ │ │ │ - rsbeq sl, r0, ip, ror #24 │ │ │ │ - subseq sp, lr, r4, asr #7 │ │ │ │ + rsbeq fp, r0, sl, lsr #3 │ │ │ │ + ldrdeq fp, [r0], #-18 @ 0xffffffee @ │ │ │ │ + rsbeq sl, r0, r0, ror #29 │ │ │ │ + subseq sp, lr, r8, lsr r6 │ │ │ │ + strhteq sl, [r0], #-226 @ 0xffffff1e │ │ │ │ + subseq sp, lr, sl, lsl #12 │ │ │ │ + rsbeq sl, r0, r8, ror lr │ │ │ │ + ldrsbeq sp, [lr], #-80 @ 0xffffffb0 │ │ │ │ + rsbeq sl, r0, ip, asr #28 │ │ │ │ + subseq sp, lr, r4, lsr #11 │ │ │ │ + subseq r8, lr, sl, lsr #27 │ │ │ │ + rsbeq sl, r0, r6, lsl lr │ │ │ │ + subseq sp, lr, lr, ror #10 │ │ │ │ + rsbeq sl, r0, sl, ror #27 │ │ │ │ + subseq sp, lr, r2, asr #10 │ │ │ │ + rsbeq sl, r0, lr, asr #27 │ │ │ │ + subseq sp, lr, r6, lsr #10 │ │ │ │ + rsbeq sl, r0, r4, lsr #27 │ │ │ │ + ldrsheq sp, [lr], #-76 @ 0xffffffb4 │ │ │ │ + rsbeq fp, r0, r0, rrx │ │ │ │ + rsbeq sl, r0, lr, asr sp │ │ │ │ + ldrheq sp, [lr], #-70 @ 0xffffffba │ │ │ │ + rsbeq sl, r0, lr, lsr #26 │ │ │ │ + subseq sp, lr, r6, lsl #9 │ │ │ │ + rsbeq sl, r0, r2, lsl sp │ │ │ │ + subseq sp, lr, sl, ror #8 │ │ │ │ + strdeq sl, [r0], #-198 @ 0xffffff3a @ │ │ │ │ + subseq sp, lr, lr, asr #8 │ │ │ │ + rsbeq sl, r0, r6, asr #25 │ │ │ │ + subseq sp, lr, lr, lsl r4 │ │ │ │ + mlseq r0, ip, ip, sl │ │ │ │ + ldrsheq sp, [lr], #-52 @ 0xffffffcc │ │ │ │ + rsbeq sl, r0, r4, ror ip │ │ │ │ + subseq sp, lr, ip, asr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2bc520 >::_M_default_append(unsigned int)@@Base+0x36c1c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4606b093 │ │ │ │ bls 99289c │ │ │ │ @@ -505856,32 +505856,32 @@ │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ rsbeq sp, r9, r4, ror r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq sp, r9, r0, asr #18 │ │ │ │ - mlseq r0, r6, fp, sl │ │ │ │ - rsbeq r4, r0, lr, ror #3 │ │ │ │ - mlseq r0, r6, r8, sl │ │ │ │ - subseq ip, lr, lr, ror #31 │ │ │ │ - rsbeq sl, r0, lr, ror r8 │ │ │ │ - ldrsbeq ip, [lr], #-246 @ 0xffffff0a │ │ │ │ - rsbeq sl, r0, r6, ror #16 │ │ │ │ - ldrheq ip, [lr], #-254 @ 0xffffff02 │ │ │ │ - rsbeq sl, r0, r6, lsl sl │ │ │ │ - strdeq sl, [r0], #-152 @ 0xffffff68 @ │ │ │ │ - ldrdeq sl, [r0], #-110 @ 0xffffff92 @ │ │ │ │ - subseq ip, lr, r6, lsr lr │ │ │ │ - rsbeq sl, r0, r6, asr #13 │ │ │ │ - subseq ip, lr, lr, lsl lr │ │ │ │ - rsbeq sl, r0, lr, lsr #13 │ │ │ │ - subseq ip, lr, r6, lsl #28 │ │ │ │ - mlseq r0, r6, r6, sl │ │ │ │ - subseq ip, lr, lr, ror #27 │ │ │ │ + mlseq r0, lr, fp, sl │ │ │ │ + strdeq r4, [r0], #-22 @ 0xffffffea @ │ │ │ │ + mlseq r0, lr, r8, sl │ │ │ │ + ldrsheq ip, [lr], #-246 @ 0xffffff0a │ │ │ │ + rsbeq sl, r0, r6, lsl #17 │ │ │ │ + ldrsbeq ip, [lr], #-254 @ 0xffffff02 │ │ │ │ + rsbeq sl, r0, lr, ror #16 │ │ │ │ + subseq ip, lr, r6, asr #31 │ │ │ │ + rsbeq sl, r0, lr, lsl sl │ │ │ │ + rsbeq sl, r0, r0, lsl #20 │ │ │ │ + rsbeq sl, r0, r6, ror #13 │ │ │ │ + subseq ip, lr, lr, lsr lr │ │ │ │ + rsbeq sl, r0, lr, asr #13 │ │ │ │ + subseq ip, lr, r6, lsr #28 │ │ │ │ + strhteq sl, [r0], #-102 @ 0xffffff9a │ │ │ │ + subseq ip, lr, lr, lsl #28 │ │ │ │ + mlseq r0, lr, r6, sl │ │ │ │ + ldrsheq ip, [lr], #-214 @ 0xffffff2a │ │ │ │ ldrdne pc, [ip], -sl @ │ │ │ │ vmin.u16 d20, d5, d16 │ │ │ │ stmdacs r1, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib r8, {r1, r3, r5, r8, ip, lr, pc}^ │ │ │ │ addsmi r2, r3, #-1744830464 @ 0x98000000 │ │ │ │ @ instruction: 0xf8d8bf18 │ │ │ │ mulle r5, r4, r0 │ │ │ │ @@ -506155,23 +506155,23 @@ │ │ │ │ andlt lr, sp, #3489792 @ 0x354000 │ │ │ │ ldmdavs fp, {r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8d56c29 │ │ │ │ ldcvs 0, cr9, [sl], {68} @ 0x44 │ │ │ │ ldrvs r1, [sl], #-2130 @ 0xfffff7ae │ │ │ │ stmdbls r6, {r1, r3, r4, r6, sl, fp, sp, lr} │ │ │ │ andeq lr, r9, #67584 @ 0x10800 │ │ │ │ - blvs 89ab38 │ │ │ │ + blvs 89ab38 │ │ │ │ tstvs sl, #5373952 @ 0x520000 │ │ │ │ stmdbls r8, {r1, r3, r4, r6, r8, r9, fp, sp, lr} │ │ │ │ andeq lr, fp, #67584 @ 0x10800 │ │ │ │ blvs fe89a748 │ │ │ │ blvs ffc47b2c │ │ │ │ blvs ff89a850 │ │ │ │ andeq lr, r1, #67584 @ 0x10800 │ │ │ │ - bvs 89a958 │ │ │ │ + bvs 89a958 │ │ │ │ andsvs r1, sl, #1179648 @ 0x120000 │ │ │ │ bl 151c360 │ │ │ │ subsvs r0, sl, #536870912 @ 0x20000000 │ │ │ │ bl 69c068 │ │ │ │ orrsvs r0, sl, lr, lsl #4 │ │ │ │ bl 141c170 │ │ │ │ bicsvs r0, sl, r2, lsl #4 │ │ │ │ @@ -506410,47 +506410,47 @@ │ │ │ │ @ instruction: 0x709cf8d4 │ │ │ │ strge lr, [lr, #-2525] @ 0xfffff623 │ │ │ │ blcc 127d878 │ │ │ │ svclt 0x0000e659 │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ - strhteq sl, [r0], #-126 @ 0xffffff82 │ │ │ │ - mlseq r0, lr, r5, sl │ │ │ │ - ldrsheq ip, [lr], #-196 @ 0xffffff3c │ │ │ │ - rsbeq sl, r0, r8, asr #14 │ │ │ │ - rsbeq sl, r0, r2, asr #9 │ │ │ │ - subseq ip, lr, r8, lsl ip │ │ │ │ - rsbeq sl, r0, r6, lsr #9 │ │ │ │ - ldrsheq ip, [lr], #-188 @ 0xffffff44 │ │ │ │ - rsbeq sl, r0, r2, ror #12 │ │ │ │ - rsbeq sl, r0, r0, lsl r6 │ │ │ │ - rsbeq sl, r0, r0, lsl #7 │ │ │ │ - ldrsbeq ip, [lr], #-166 @ 0xffffff5a │ │ │ │ - rsbeq sl, r0, r2, ror #6 │ │ │ │ - ldrheq ip, [lr], #-166 @ 0xffffff5a │ │ │ │ - rsbeq sl, r0, lr, lsr r3 │ │ │ │ - @ instruction: 0x005eca92 │ │ │ │ - rsbeq sl, r0, lr, lsl r3 │ │ │ │ - subseq ip, lr, r2, ror sl │ │ │ │ - strdeq sl, [r0], #-44 @ 0xffffffd4 @ │ │ │ │ - subseq ip, lr, r2, asr sl │ │ │ │ - ldrdeq sl, [r0], #-44 @ 0xffffffd4 @ │ │ │ │ - subseq ip, lr, r2, lsr sl │ │ │ │ - mlseq r0, sl, r4, sl │ │ │ │ - mlseq r0, lr, r2, sl │ │ │ │ - ldrsheq ip, [lr], #-146 @ 0xffffff6e │ │ │ │ - rsbeq sl, r0, r0, lsr r2 │ │ │ │ - subseq ip, lr, lr, lsl #19 │ │ │ │ - rsbeq sl, r0, r4, lsr r2 │ │ │ │ - rsbeq sl, r0, r2, lsr #32 │ │ │ │ - subseq ip, lr, r8, ror r7 │ │ │ │ - rsbeq r2, r5, r2, ror #24 │ │ │ │ - rsbeq r9, r0, sl, lsr #28 │ │ │ │ - subseq ip, lr, r2, lsl #11 │ │ │ │ + rsbeq sl, r0, r6, asr #15 │ │ │ │ + rsbeq sl, r0, r6, lsr #11 │ │ │ │ + ldrsheq ip, [lr], #-204 @ 0xffffff34 │ │ │ │ + rsbeq sl, r0, r0, asr r7 │ │ │ │ + rsbeq sl, r0, sl, asr #9 │ │ │ │ + subseq ip, lr, r0, lsr #24 │ │ │ │ + rsbeq sl, r0, lr, lsr #9 │ │ │ │ + subseq ip, lr, r4, lsl #24 │ │ │ │ + rsbeq sl, r0, sl, ror #12 │ │ │ │ + rsbeq sl, r0, r8, lsl r6 │ │ │ │ + rsbeq sl, r0, r8, lsl #7 │ │ │ │ + ldrsbeq ip, [lr], #-174 @ 0xffffff52 │ │ │ │ + rsbeq sl, r0, sl, ror #6 │ │ │ │ + ldrheq ip, [lr], #-174 @ 0xffffff52 │ │ │ │ + rsbeq sl, r0, r6, asr #6 │ │ │ │ + @ instruction: 0x005eca9a │ │ │ │ + rsbeq sl, r0, r6, lsr #6 │ │ │ │ + subseq ip, lr, sl, ror sl │ │ │ │ + rsbeq sl, r0, r4, lsl #6 │ │ │ │ + subseq ip, lr, sl, asr sl │ │ │ │ + rsbeq sl, r0, r4, ror #5 │ │ │ │ + subseq ip, lr, sl, lsr sl │ │ │ │ + rsbeq sl, r0, r2, lsr #9 │ │ │ │ + rsbeq sl, r0, r6, lsr #5 │ │ │ │ + ldrsheq ip, [lr], #-154 @ 0xffffff66 │ │ │ │ + rsbeq sl, r0, r8, lsr r2 │ │ │ │ + @ instruction: 0x005ec996 │ │ │ │ + rsbeq sl, r0, ip, lsr r2 │ │ │ │ + rsbeq sl, r0, sl, lsr #32 │ │ │ │ + subseq ip, lr, r0, lsl #15 │ │ │ │ + rsbeq r2, r5, sl, ror #24 │ │ │ │ + rsbeq r9, r0, r2, lsr lr │ │ │ │ + subseq ip, lr, sl, lsl #11 │ │ │ │ movwcs lr, #27093 @ 0x69d5 │ │ │ │ @ instruction: 0xf1732a01 │ │ │ │ @ instruction: 0xf6bf0300 │ │ │ │ @ instruction: 0xe757af56 │ │ │ │ ldr r2, [r0, -r6, lsl #4]! │ │ │ │ @ instruction: 0x46394891 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -506593,28 +506593,28 @@ │ │ │ │ blcs 39dc9c │ │ │ │ ldmdbge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e72a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ... │ │ │ │ - rsbeq r9, r0, ip, lsl #26 │ │ │ │ - subseq ip, lr, r2, ror #8 │ │ │ │ - strhteq r9, [r0], #-192 @ 0xffffff40 │ │ │ │ - subseq ip, lr, r8, lsl #8 │ │ │ │ - strdeq r9, [r0], #-182 @ 0xffffff4a @ │ │ │ │ - subseq ip, lr, r4, asr r3 │ │ │ │ - rsbeq r9, r0, r2, asr #23 │ │ │ │ - subseq ip, lr, sl, lsl r3 │ │ │ │ - rsbeq r9, r0, lr, asr fp │ │ │ │ - ldrheq ip, [lr], #-36 @ 0xffffffdc │ │ │ │ - rsbeq r9, r0, lr, lsr fp │ │ │ │ - @ instruction: 0x005ec294 │ │ │ │ - rsbeq r9, r0, r0, lsr #22 │ │ │ │ - subseq ip, lr, r6, ror r2 │ │ │ │ + rsbeq r9, r0, r4, lsl sp │ │ │ │ + subseq ip, lr, sl, ror #8 │ │ │ │ + strhteq r9, [r0], #-200 @ 0xffffff38 │ │ │ │ + subseq ip, lr, r0, lsl r4 │ │ │ │ + strdeq r9, [r0], #-190 @ 0xffffff42 @ │ │ │ │ + subseq ip, lr, ip, asr r3 │ │ │ │ + rsbeq r9, r0, sl, asr #23 │ │ │ │ + subseq ip, lr, r2, lsr #6 │ │ │ │ + rsbeq r9, r0, r6, ror #22 │ │ │ │ + ldrheq ip, [lr], #-44 @ 0xffffffd4 │ │ │ │ + rsbeq r9, r0, r6, asr #22 │ │ │ │ + @ instruction: 0x005ec29c │ │ │ │ + rsbeq r9, r0, r8, lsr #22 │ │ │ │ + subseq ip, lr, lr, ror r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, r3, ror #27 │ │ │ │ ldrmi r4, [fp], r3, ror #25 │ │ │ │ movwcs r4, #9341 @ 0x247d │ │ │ │ @@ -506841,22 +506841,22 @@ │ │ │ │ @ instruction: 0xf6154478 │ │ │ │ strb pc, [pc, r3, lsl #27]! @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq ip, r9, r0, lsl #18 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq ip, [r9], #-130 @ 0xffffff7e @ │ │ │ │ - ldrdeq r9, [r0], #-190 @ 0xffffff42 @ │ │ │ │ - rsbeq r9, r0, r6, lsl #23 │ │ │ │ - rsbeq r9, r0, r8, ror r8 │ │ │ │ - ldrsbeq fp, [lr], #-240 @ 0xffffff10 │ │ │ │ - rsbeq r9, r0, r0, lsr r7 │ │ │ │ - subseq fp, lr, r6, lsl #29 │ │ │ │ - rsbeq r9, r0, r2, lsl r7 │ │ │ │ - subseq fp, lr, r8, ror #28 │ │ │ │ + rsbeq r9, r0, r6, ror #23 │ │ │ │ + rsbeq r9, r0, lr, lsl #23 │ │ │ │ + rsbeq r9, r0, r0, lsl #17 │ │ │ │ + ldrsbeq fp, [lr], #-248 @ 0xffffff08 │ │ │ │ + rsbeq r9, r0, r8, lsr r7 │ │ │ │ + subseq fp, lr, lr, lsl #29 │ │ │ │ + rsbeq r9, r0, sl, lsl r7 │ │ │ │ + subseq fp, lr, r0, ror lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 33d970 >::_M_default_append(unsigned int)@@Base+0xb806c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4691b093 │ │ │ │ strcs pc, [r8], #2271 @ 0x8df │ │ │ │ @@ -507148,28 +507148,28 @@ │ │ │ │ blx 94019a │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e5e1 │ │ │ │ ... │ │ │ │ rsbeq ip, r9, r8, lsr #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq ip, r9, r6, ror #9 │ │ │ │ - rsbeq r9, r0, r8, asr #11 │ │ │ │ - subseq fp, lr, r0, lsr #26 │ │ │ │ - rsbeq r9, r0, sl, lsr #11 │ │ │ │ - subseq fp, lr, r2, lsl #26 │ │ │ │ - rsbeq r9, r0, sl, ror #14 │ │ │ │ - rsbeq r9, r0, r2, lsl r3 │ │ │ │ - subseq fp, lr, sl, ror #20 │ │ │ │ - ldrdeq r9, [r0], #-66 @ 0xffffffbe @ │ │ │ │ - rsbeq r9, r0, r8, asr #5 │ │ │ │ - subseq fp, lr, r0, lsr #20 │ │ │ │ - rsbeq r9, r0, r4, ror #4 │ │ │ │ - ldrheq fp, [lr], #-156 @ 0xffffff64 │ │ │ │ - rsbeq r9, r0, r4, asr #4 │ │ │ │ - @ instruction: 0x005eb99a │ │ │ │ + ldrdeq r9, [r0], #-80 @ 0xffffffb0 @ │ │ │ │ + subseq fp, lr, r8, lsr #26 │ │ │ │ + strhteq r9, [r0], #-82 @ 0xffffffae │ │ │ │ + subseq fp, lr, sl, lsl #26 │ │ │ │ + rsbeq r9, r0, r2, ror r7 │ │ │ │ + rsbeq r9, r0, sl, lsl r3 │ │ │ │ + subseq fp, lr, r2, ror sl │ │ │ │ + ldrdeq r9, [r0], #-74 @ 0xffffffb6 @ │ │ │ │ + ldrdeq r9, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ + subseq fp, lr, r8, lsr #20 │ │ │ │ + rsbeq r9, r0, ip, ror #4 │ │ │ │ + subseq fp, lr, r4, asr #19 │ │ │ │ + rsbeq r9, r0, ip, asr #4 │ │ │ │ + subseq fp, lr, r2, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r1, sl, ror #24 │ │ │ │ ldrmi r4, [r9], sl, ror #18 │ │ │ │ movwcs r4, #9340 @ 0x247c │ │ │ │ @@ -507276,18 +507276,18 @@ │ │ │ │ @ instruction: 0xf6154628 │ │ │ │ blls 3413b0 >::_M_default_append(unsigned int)@@Base+0xbbaac> │ │ │ │ @ instruction: 0xf60ee740 │ │ │ │ svclt 0x0000eea4 │ │ │ │ rsbeq ip, r9, ip, asr #32 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq ip, r9, r8, lsr #32 │ │ │ │ - mlseq r0, r2, r0, r9 │ │ │ │ - subseq fp, lr, sl, ror #15 │ │ │ │ - rsbeq r9, r0, r4, asr r0 │ │ │ │ - ldrheq fp, [lr], #-116 @ 0xffffff8c │ │ │ │ + mlseq r0, sl, r0, r9 │ │ │ │ + ldrsheq fp, [lr], #-114 @ 0xffffff8e │ │ │ │ + rsbeq r9, r0, ip, asr r0 │ │ │ │ + ldrheq fp, [lr], #-124 @ 0xffffff84 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldmdbcs r8, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ smladcs r0, r8, r9, r3 │ │ │ │ @@ -507867,133 +507867,133 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ ... │ │ │ │ subsmi r0, r9, r0 │ │ │ │ andeq r0, r0, r2, lsr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbeq fp, r9, r0, ror lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r9, r0, sl, asr #3 │ │ │ │ + ldrdeq r9, [r0], #-18 @ 0xffffffee @ │ │ │ │ @ instruction: 0xffffe459 │ │ │ │ - rsbeq r8, r0, r4, asr #30 │ │ │ │ - mlseq r0, r6, r2, r9 │ │ │ │ + rsbeq r8, r0, ip, asr #30 │ │ │ │ + mlseq r0, lr, r2, r9 │ │ │ │ @ instruction: 0xffffab35 │ │ │ │ @ instruction: 0xffffabbb │ │ │ │ @ instruction: 0xfffff471 │ │ │ │ - rsbeq r4, r0, sl, lsr r2 │ │ │ │ - rsbeq r8, r0, r2, ror #29 │ │ │ │ - subseq fp, lr, r8, lsr r6 │ │ │ │ - rsbeq r8, r0, r6, asr #29 │ │ │ │ - subseq fp, lr, ip, lsl r6 │ │ │ │ + rsbeq r4, r0, r2, asr #4 │ │ │ │ + rsbeq r8, r0, sl, ror #29 │ │ │ │ + subseq fp, lr, r0, asr #12 │ │ │ │ + rsbeq r8, r0, lr, asr #29 │ │ │ │ + subseq fp, lr, r4, lsr #12 │ │ │ │ rsbeq fp, r9, r2, lsr sp │ │ │ │ - rsbeq r8, r0, r8, lsl #29 │ │ │ │ - ldrsbeq fp, [lr], #-94 @ 0xffffffa2 │ │ │ │ + mlseq r0, r0, lr, r8 │ │ │ │ + subseq fp, lr, r6, ror #11 │ │ │ │ @ instruction: 0xffffa83d │ │ │ │ @ instruction: 0xfffffc79 │ │ │ │ - rsbeq r4, r0, sl, lsl #3 │ │ │ │ + mlseq r0, r2, r1, r4 │ │ │ │ @ instruction: 0xffffb205 │ │ │ │ @ instruction: 0xffffb29f │ │ │ │ @ instruction: 0xffffbf89 │ │ │ │ - rsbeq r4, r0, lr, asr #2 │ │ │ │ - rsbeq r8, r0, r8, ror #27 │ │ │ │ - subseq fp, lr, lr, lsr r5 │ │ │ │ - rsbeq r8, r0, sl, asr #27 │ │ │ │ - subseq fp, lr, r0, lsr #10 │ │ │ │ + rsbeq r4, r0, r6, asr r1 │ │ │ │ + strdeq r8, [r0], #-208 @ 0xffffff30 @ │ │ │ │ + subseq fp, lr, r6, asr #10 │ │ │ │ + ldrdeq r8, [r0], #-210 @ 0xffffff2e @ │ │ │ │ + subseq fp, lr, r8, lsr #10 │ │ │ │ @ instruction: 0xffffa98f │ │ │ │ @ instruction: 0xffffadf9 │ │ │ │ - rsbeq r3, r0, r6, asr #1 │ │ │ │ + rsbeq r3, r0, lr, asr #1 │ │ │ │ @ instruction: 0xffff8c35 │ │ │ │ @ instruction: 0xffffa397 │ │ │ │ @ instruction: 0xffffb10d │ │ │ │ @ instruction: 0xffffb15f │ │ │ │ @ instruction: 0xffffb997 │ │ │ │ - rsbeq r1, r3, r2, lsr r6 │ │ │ │ - rsbeq r8, r0, lr, lsl sp │ │ │ │ - subseq fp, lr, r4, ror r4 │ │ │ │ - rsbeq r8, r0, r0, lsl #26 │ │ │ │ - subseq fp, lr, r6, asr r4 │ │ │ │ - rsbeq r4, r0, ip │ │ │ │ - rsbeq r9, r0, lr, lsr #32 │ │ │ │ - mlseq r0, r6, ip, r8 │ │ │ │ - subseq fp, lr, ip, ror #7 │ │ │ │ + rsbeq r1, r3, sl, lsr r6 │ │ │ │ + rsbeq r8, r0, r6, lsr #26 │ │ │ │ + subseq fp, lr, ip, ror r4 │ │ │ │ + rsbeq r8, r0, r8, lsl #26 │ │ │ │ + subseq fp, lr, lr, asr r4 │ │ │ │ + rsbeq r4, r0, r4, lsl r0 │ │ │ │ + rsbeq r9, r0, r6, lsr r0 │ │ │ │ + mlseq r0, lr, ip, r8 │ │ │ │ + ldrsheq fp, [lr], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xffffae99 │ │ │ │ @ instruction: 0xffffa84b │ │ │ │ @ instruction: 0xffffa633 │ │ │ │ - rsbeq r4, r0, r6 │ │ │ │ - rsbeq r8, r0, ip, lsr #24 │ │ │ │ - subseq fp, lr, r2, lsl #7 │ │ │ │ - rsbeq r8, r0, r0, lsl ip │ │ │ │ - subseq fp, lr, r4, ror #6 │ │ │ │ - rsbeq r8, r0, ip, ror #23 │ │ │ │ - subseq fp, lr, r0, asr #6 │ │ │ │ + rsbeq r4, r0, lr │ │ │ │ + rsbeq r8, r0, r4, lsr ip │ │ │ │ + subseq fp, lr, sl, lsl #7 │ │ │ │ + rsbeq r8, r0, r8, lsl ip │ │ │ │ + subseq fp, lr, ip, ror #6 │ │ │ │ + strdeq r8, [r0], #-180 @ 0xffffff4c @ │ │ │ │ + subseq fp, lr, r8, asr #6 │ │ │ │ @ instruction: 0xffffacb7 │ │ │ │ @ instruction: 0xffffacd1 │ │ │ │ - rsbeq r3, r0, ip, ror #30 │ │ │ │ - mlseq r0, r4, fp, r8 │ │ │ │ - subseq fp, lr, sl, ror #5 │ │ │ │ + rsbeq r3, r0, r4, ror pc │ │ │ │ + mlseq r0, ip, fp, r8 │ │ │ │ + ldrsheq fp, [lr], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xffffa179 │ │ │ │ @ instruction: 0xffffb98b │ │ │ │ @ instruction: 0xfffff48d │ │ │ │ - subseq pc, pc, r8, lsr r5 @ │ │ │ │ - rsbeq r8, r0, r4, lsr fp │ │ │ │ - subseq fp, lr, sl, lsl #5 │ │ │ │ - strdeq r8, [r0], #-200 @ 0xffffff38 @ │ │ │ │ - mlseq r0, r4, lr, r8 │ │ │ │ - strhteq r3, [r0], #-224 @ 0xffffff20 │ │ │ │ - rsbeq r8, r0, r8, asr #21 │ │ │ │ - subseq fp, lr, lr, lsl r2 │ │ │ │ + subseq pc, pc, r0, asr #10 │ │ │ │ + rsbeq r8, r0, ip, lsr fp │ │ │ │ + @ instruction: 0x005eb292 │ │ │ │ + rsbeq r8, r0, r0, lsl #26 │ │ │ │ + mlseq r0, ip, lr, r8 │ │ │ │ + strhteq r3, [r0], #-232 @ 0xffffff18 │ │ │ │ + ldrdeq r8, [r0], #-160 @ 0xffffff60 @ │ │ │ │ + subseq fp, lr, r6, lsr #4 │ │ │ │ @ instruction: 0xffffa075 │ │ │ │ @ instruction: 0xffffa6db │ │ │ │ - strhteq r3, [r0], #-228 @ 0xffffff1c │ │ │ │ - rsbeq r8, r0, ip, ror #20 │ │ │ │ - subseq fp, lr, r2, asr #3 │ │ │ │ - rsbeq r3, r0, r8, ror #28 │ │ │ │ - rsbeq r8, r0, sl, ror #27 │ │ │ │ + strhteq r3, [r0], #-236 @ 0xffffff14 │ │ │ │ + rsbeq r8, r0, r4, ror sl │ │ │ │ + subseq fp, lr, sl, asr #3 │ │ │ │ + rsbeq r3, r0, r0, ror lr │ │ │ │ + strdeq r8, [r0], #-210 @ 0xffffff2e @ │ │ │ │ muleq r0, r9, pc @ │ │ │ │ - rsbeq r8, r0, r8, ror #19 │ │ │ │ - subseq fp, lr, lr, lsr r1 │ │ │ │ + strdeq r8, [r0], #-144 @ 0xffffff70 @ │ │ │ │ + subseq fp, lr, r6, asr #2 │ │ │ │ @ instruction: 0xffffa113 │ │ │ │ - strhteq r8, [r0], #-150 @ 0xffffff6a │ │ │ │ - subseq fp, lr, ip, lsl #2 │ │ │ │ + strhteq r8, [r0], #-158 @ 0xffffff62 │ │ │ │ + subseq fp, lr, r4, lsl r1 │ │ │ │ @ instruction: 0xffffb21d │ │ │ │ - rsbeq r8, r0, r4, lsl #19 │ │ │ │ - ldrsbeq fp, [lr], #-12 │ │ │ │ + rsbeq r8, r0, ip, lsl #19 │ │ │ │ + subseq fp, lr, r4, ror #1 │ │ │ │ @ instruction: 0xffff9b77 │ │ │ │ - rsbeq r8, r0, r8, asr r9 │ │ │ │ - ldrheq fp, [lr], #-0 │ │ │ │ + rsbeq r8, r0, r0, ror #18 │ │ │ │ + ldrheq fp, [lr], #-8 │ │ │ │ @ instruction: 0xffff9933 │ │ │ │ - rsbeq r8, r0, ip, lsr #18 │ │ │ │ - subseq fp, lr, r4, lsl #1 │ │ │ │ - subseq sp, pc, r0, asr #27 │ │ │ │ - strdeq r8, [r0], #-202 @ 0xffffff36 @ │ │ │ │ - rsbeq r8, r0, lr, asr #17 │ │ │ │ - subseq fp, lr, r6, lsr #32 │ │ │ │ - rsbeq r3, r0, r2, asr #27 │ │ │ │ - rsbeq r8, r0, r4, asr #25 │ │ │ │ - rsbeq r8, r0, ip, ror r8 │ │ │ │ - ldrsbeq sl, [lr], #-244 @ 0xffffff0c │ │ │ │ - rsbeq r3, r0, r8, lsr #27 │ │ │ │ - rsbeq r8, r0, ip, lsl #25 │ │ │ │ - rsbeq r8, r0, ip, lsr #16 │ │ │ │ - subseq sl, lr, r4, lsl #31 │ │ │ │ - strhteq r3, [r0], #-210 @ 0xffffff2e │ │ │ │ - rsbeq r8, r0, r0, ror #24 │ │ │ │ - rsbeq r8, r0, r0, ror #15 │ │ │ │ - subseq sl, lr, r8, lsr pc │ │ │ │ - rsbeq r8, r0, r2, asr #24 │ │ │ │ - rsbeq r8, r0, r6, ror #24 │ │ │ │ - mlseq r0, ip, r7, r8 │ │ │ │ - ldrsheq sl, [lr], #-228 @ 0xffffff1c │ │ │ │ - rsbeq r8, r0, r4, ror #24 │ │ │ │ - rsbeq r8, r0, r6, lsr ip │ │ │ │ - rsbeq r8, r0, r8, asr #14 │ │ │ │ - subseq sl, lr, r0, lsr #29 │ │ │ │ - rsbeq r8, r0, lr, lsr #14 │ │ │ │ - subseq sl, lr, r6, lsl #29 │ │ │ │ - rsbeq r8, r0, r4, lsl r7 │ │ │ │ - subseq sl, lr, ip, ror #28 │ │ │ │ + rsbeq r8, r0, r4, lsr r9 │ │ │ │ + subseq fp, lr, ip, lsl #1 │ │ │ │ + subseq sp, pc, r8, asr #27 │ │ │ │ + rsbeq r8, r0, r2, lsl #26 │ │ │ │ + ldrdeq r8, [r0], #-134 @ 0xffffff7a @ │ │ │ │ + subseq fp, lr, lr, lsr #32 │ │ │ │ + rsbeq r3, r0, sl, asr #27 │ │ │ │ + rsbeq r8, r0, ip, asr #25 │ │ │ │ + rsbeq r8, r0, r4, lsl #17 │ │ │ │ + ldrsbeq sl, [lr], #-252 @ 0xffffff04 │ │ │ │ + strhteq r3, [r0], #-208 @ 0xffffff30 │ │ │ │ + mlseq r0, r4, ip, r8 │ │ │ │ + rsbeq r8, r0, r4, lsr r8 │ │ │ │ + subseq sl, lr, ip, lsl #31 │ │ │ │ + strhteq r3, [r0], #-218 @ 0xffffff26 │ │ │ │ + rsbeq r8, r0, r8, ror #24 │ │ │ │ + rsbeq r8, r0, r8, ror #15 │ │ │ │ + subseq sl, lr, r0, asr #30 │ │ │ │ + rsbeq r8, r0, sl, asr #24 │ │ │ │ + rsbeq r8, r0, lr, ror #24 │ │ │ │ + rsbeq r8, r0, r4, lsr #15 │ │ │ │ + ldrsheq sl, [lr], #-236 @ 0xffffff14 │ │ │ │ + rsbeq r8, r0, ip, ror #24 │ │ │ │ + rsbeq r8, r0, lr, lsr ip │ │ │ │ + rsbeq r8, r0, r0, asr r7 │ │ │ │ + subseq sl, lr, r8, lsr #29 │ │ │ │ + rsbeq r8, r0, r6, lsr r7 │ │ │ │ + subseq sl, lr, lr, lsl #29 │ │ │ │ + rsbeq r8, r0, ip, lsl r7 │ │ │ │ + subseq sl, lr, r4, ror lr │ │ │ │ @ instruction: 0xf1054ad0 │ │ │ │ ldmibmi r0, {r5, r6, r7, r8, r9}^ │ │ │ │ ldrbtmi r4, [sl], #-1584 @ 0xfffff9d0 │ │ │ │ blne ff2fed0c │ │ │ │ ldc 4, cr4, [pc, #484] @ 203878 │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ cdp 7, 11, cr7, cr7, cr1, {0} │ │ │ │ @@ -508194,63 +508194,63 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ stclne 13, cr9, [r9, #-332]! @ 0xfffffeb4 │ │ │ │ svccc 0x00b206b0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ bl 914674 │ │ │ │ svccc 0x005a36e2 │ │ │ │ - rsbeq r3, r0, sl, lsr #22 │ │ │ │ - rsbeq r8, r0, ip, lsl #20 │ │ │ │ - rsbeq r8, r0, r4, asr #9 │ │ │ │ - subseq sl, lr, ip, lsl ip │ │ │ │ - rsbeq r3, r0, lr, asr #21 │ │ │ │ - rsbeq r8, r0, r0, ror #19 │ │ │ │ - rsbeq r8, r0, ip, ror r4 │ │ │ │ - ldrsbeq sl, [lr], #-180 @ 0xffffff4c │ │ │ │ - rsbeq r8, r0, r0, ror #8 │ │ │ │ - ldrheq sl, [lr], #-182 @ 0xffffff4a │ │ │ │ - rsbeq r8, r0, r4, asr #8 │ │ │ │ - @ instruction: 0x005eab9a │ │ │ │ - ldrdeq r3, [r0], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq r8, r0, r8, ror r9 │ │ │ │ - strdeq r8, [r0], #-58 @ 0xffffffc6 @ │ │ │ │ - subseq sl, lr, r2, asr fp │ │ │ │ - rsbeq r3, r0, r0, ror ip │ │ │ │ - rsbeq r8, r0, r2, ror #18 │ │ │ │ - rsbeq r3, r0, lr, ror #23 │ │ │ │ - strhteq r8, [r0], #-54 @ 0xffffffca │ │ │ │ - subseq sl, lr, lr, lsl #22 │ │ │ │ - rsbeq r3, r0, lr, lsr #24 │ │ │ │ - rsbeq r8, r0, r8, lsr r9 │ │ │ │ - rsbeq r8, r0, r0, ror r3 │ │ │ │ - subseq sl, lr, r8, asr #21 │ │ │ │ - rsbeq r3, r0, ip, asr ip │ │ │ │ - rsbeq r8, r0, sl, lsl #18 │ │ │ │ - rsbeq r8, r0, sl, lsr #6 │ │ │ │ - subseq sl, lr, r2, lsl #21 │ │ │ │ - rsbeq r3, r0, sl, ror ip │ │ │ │ - rsbeq r8, r0, r8, ror #17 │ │ │ │ - rsbeq r8, r0, r4, ror #5 │ │ │ │ - subseq sl, lr, ip, lsr sl │ │ │ │ - rsbeq r3, r0, lr, ror ip │ │ │ │ - rsbeq r8, r0, r0, asr #17 │ │ │ │ - rsbeq r8, r0, r8, lsr #5 │ │ │ │ - subseq sl, lr, r0, lsl #20 │ │ │ │ - rsbeq r3, r0, r6, lsr #25 │ │ │ │ - rsbeq r8, r0, r8, lsr #17 │ │ │ │ - rsbeq r8, r0, ip, ror #4 │ │ │ │ - subseq sl, lr, r4, asr #19 │ │ │ │ - rsbeq r4, r0, lr, lsr #9 │ │ │ │ - rsbeq r8, r0, ip, lsl #17 │ │ │ │ - rsbeq r8, r0, r0, lsr r2 │ │ │ │ - subseq sl, lr, r8, lsl #19 │ │ │ │ - rsbeq r4, r0, r6, lsl r4 │ │ │ │ - rsbeq r8, r0, r0, ror r8 │ │ │ │ - strdeq r8, [r0], #-18 @ 0xffffffee @ │ │ │ │ - subseq sl, lr, sl, asr #18 │ │ │ │ + rsbeq r3, r0, r2, lsr fp │ │ │ │ + rsbeq r8, r0, r4, lsl sl │ │ │ │ + rsbeq r8, r0, ip, asr #9 │ │ │ │ + subseq sl, lr, r4, lsr #24 │ │ │ │ + ldrdeq r3, [r0], #-166 @ 0xffffff5a @ │ │ │ │ + rsbeq r8, r0, r8, ror #19 │ │ │ │ + rsbeq r8, r0, r4, lsl #9 │ │ │ │ + ldrsbeq sl, [lr], #-188 @ 0xffffff44 │ │ │ │ + rsbeq r8, r0, r8, ror #8 │ │ │ │ + ldrheq sl, [lr], #-190 @ 0xffffff42 │ │ │ │ + rsbeq r8, r0, ip, asr #8 │ │ │ │ + subseq sl, lr, r2, lsr #23 │ │ │ │ + ldrdeq r3, [r0], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq r8, r0, r0, lsl #19 │ │ │ │ + rsbeq r8, r0, r2, lsl #8 │ │ │ │ + subseq sl, lr, sl, asr fp │ │ │ │ + rsbeq r3, r0, r8, ror ip │ │ │ │ + rsbeq r8, r0, sl, ror #18 │ │ │ │ + strdeq r3, [r0], #-182 @ 0xffffff4a @ │ │ │ │ + strhteq r8, [r0], #-62 @ 0xffffffc2 │ │ │ │ + subseq sl, lr, r6, lsl fp │ │ │ │ + rsbeq r3, r0, r6, lsr ip │ │ │ │ + rsbeq r8, r0, r0, asr #18 │ │ │ │ + rsbeq r8, r0, r8, ror r3 │ │ │ │ + ldrsbeq sl, [lr], #-160 @ 0xffffff60 │ │ │ │ + rsbeq r3, r0, r4, ror #24 │ │ │ │ + rsbeq r8, r0, r2, lsl r9 │ │ │ │ + rsbeq r8, r0, r2, lsr r3 │ │ │ │ + subseq sl, lr, sl, lsl #21 │ │ │ │ + rsbeq r3, r0, r2, lsl #25 │ │ │ │ + strdeq r8, [r0], #-128 @ 0xffffff80 @ │ │ │ │ + rsbeq r8, r0, ip, ror #5 │ │ │ │ + subseq sl, lr, r4, asr #20 │ │ │ │ + rsbeq r3, r0, r6, lsl #25 │ │ │ │ + rsbeq r8, r0, r8, asr #17 │ │ │ │ + strhteq r8, [r0], #-32 @ 0xffffffe0 │ │ │ │ + subseq sl, lr, r8, lsl #20 │ │ │ │ + rsbeq r3, r0, lr, lsr #25 │ │ │ │ + strhteq r8, [r0], #-128 @ 0xffffff80 │ │ │ │ + rsbeq r8, r0, r4, ror r2 │ │ │ │ + subseq sl, lr, ip, asr #19 │ │ │ │ + strhteq r4, [r0], #-70 @ 0xffffffba │ │ │ │ + mlseq r0, r4, r8, r8 │ │ │ │ + rsbeq r8, r0, r8, lsr r2 │ │ │ │ + @ instruction: 0x005ea990 │ │ │ │ + rsbeq r4, r0, lr, lsl r4 │ │ │ │ + rsbeq r8, r0, r8, ror r8 │ │ │ │ + strdeq r8, [r0], #-26 @ 0xffffffe6 @ │ │ │ │ + subseq sl, lr, r2, asr r9 │ │ │ │ tstcs r1, r0, lsl #14 │ │ │ │ @ instruction: 0xf5054ae5 │ │ │ │ stmib sp, {r1, r2, r4, r7, r8, r9, ip, sp, lr}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #14 │ │ │ │ ldrbtmi r4, [sl], #-2531 @ 0xfffff61d │ │ │ │ strvc lr, [r2, -sp, asr #19] │ │ │ │ vqshl.u32 q2, , q7 │ │ │ │ @@ -508473,66 +508473,66 @@ │ │ │ │ ... │ │ │ │ mrrcvs 12, 2, r9, sl, cr14 │ │ │ │ svccc 0x00ddfd49 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - rsbeq r3, r0, r6, ror #24 │ │ │ │ - rsbeq r8, r0, r0, ror #14 │ │ │ │ - rsbeq r8, r0, r2, asr #1 │ │ │ │ - subseq sl, lr, sl, lsl r8 │ │ │ │ - rsbeq r3, r0, lr, lsr #26 │ │ │ │ + rsbeq r3, r0, lr, ror #24 │ │ │ │ + rsbeq r8, r0, r8, ror #14 │ │ │ │ + rsbeq r8, r0, sl, asr #1 │ │ │ │ + subseq sl, lr, r2, lsr #16 │ │ │ │ + rsbeq r3, r0, r6, lsr sp │ │ │ │ + rsbeq r8, r0, r4, asr r7 │ │ │ │ + rsbeq r8, r0, r4, lsl #1 │ │ │ │ + ldrsbeq sl, [lr], #-124 @ 0xffffff84 │ │ │ │ + rsbeq r8, r0, ip, lsr r7 │ │ │ │ + rsbeq r3, r0, sl, asr #26 │ │ │ │ + rsbeq r8, r0, lr, lsr r0 │ │ │ │ + @ instruction: 0x005ea796 │ │ │ │ + rsbeq r8, r0, r2, lsl r7 │ │ │ │ + rsbeq r3, r0, r8, ror #26 │ │ │ │ + strdeq r7, [r0], #-248 @ 0xffffff08 @ │ │ │ │ + subseq sl, lr, r0, asr r7 │ │ │ │ + mlseq r0, ip, lr, r3 │ │ │ │ + rsbeq r8, r0, lr, ror #13 │ │ │ │ + strhteq r7, [r0], #-242 @ 0xffffff0e │ │ │ │ + subseq sl, lr, sl, lsl #14 │ │ │ │ + rsbeq r8, r0, ip, asr #13 │ │ │ │ + rsbeq r8, r0, sl, lsl r7 │ │ │ │ + rsbeq r7, r0, r6, ror pc │ │ │ │ + subseq sl, lr, lr, asr #13 │ │ │ │ + rsbeq r8, r0, r6, lsl #14 │ │ │ │ rsbeq r8, r0, ip, asr #14 │ │ │ │ - rsbeq r8, r0, ip, ror r0 │ │ │ │ - ldrsbeq sl, [lr], #-116 @ 0xffffff8c │ │ │ │ + rsbeq r7, r0, r0, lsr pc │ │ │ │ + subseq sl, lr, r8, lsl #13 │ │ │ │ rsbeq r8, r0, r4, lsr r7 │ │ │ │ - rsbeq r3, r0, r2, asr #26 │ │ │ │ - rsbeq r8, r0, r6, lsr r0 │ │ │ │ - subseq sl, lr, lr, lsl #15 │ │ │ │ - rsbeq r8, r0, sl, lsl #14 │ │ │ │ - rsbeq r3, r0, r0, ror #26 │ │ │ │ - strdeq r7, [r0], #-240 @ 0xffffff10 @ │ │ │ │ - subseq sl, lr, r8, asr #14 │ │ │ │ - mlseq r0, r4, lr, r3 │ │ │ │ - rsbeq r8, r0, r6, ror #13 │ │ │ │ - rsbeq r7, r0, sl, lsr #31 │ │ │ │ - subseq sl, lr, r2, lsl #14 │ │ │ │ - rsbeq r8, r0, r4, asr #13 │ │ │ │ - rsbeq r8, r0, r2, lsl r7 │ │ │ │ - rsbeq r7, r0, lr, ror #30 │ │ │ │ - subseq sl, lr, r6, asr #13 │ │ │ │ - strdeq r8, [r0], #-110 @ 0xffffff92 @ │ │ │ │ - rsbeq r8, r0, r4, asr #14 │ │ │ │ - rsbeq r7, r0, r8, lsr #30 │ │ │ │ - subseq sl, lr, r0, lsl #13 │ │ │ │ - rsbeq r8, r0, ip, lsr #14 │ │ │ │ - rsbeq r8, r0, r2, ror #14 │ │ │ │ - rsbeq r7, r0, r2, ror #29 │ │ │ │ - subseq sl, lr, sl, lsr r6 │ │ │ │ - rsbeq r8, r0, sl, asr #14 │ │ │ │ - mlseq r0, r4, r7, r8 │ │ │ │ - mlseq r0, ip, lr, r7 │ │ │ │ - ldrsheq sl, [lr], #-84 @ 0xffffffac │ │ │ │ - rsbeq r8, r0, ip, ror r7 │ │ │ │ - rsbeq r8, r0, lr, asr #15 │ │ │ │ - rsbeq r7, r0, r6, asr lr │ │ │ │ - subseq sl, lr, lr, lsr #11 │ │ │ │ - mlseq r0, lr, sp, r3 │ │ │ │ - strhteq r8, [r0], #-112 @ 0xffffff90 │ │ │ │ - rsbeq r7, r0, r6, lsl lr │ │ │ │ - subseq sl, lr, lr, ror #10 │ │ │ │ - rsbeq r3, r0, r8, lsr #28 │ │ │ │ - mlseq r0, lr, r7, r8 │ │ │ │ - ldrdeq r7, [r0], #-218 @ 0xffffff26 @ │ │ │ │ - subseq sl, lr, r2, lsr r5 │ │ │ │ - rsbeq r3, r0, r8, lsr #29 │ │ │ │ - rsbeq r8, r0, sl, lsl #15 │ │ │ │ - mlseq r0, ip, sp, r7 │ │ │ │ - ldrsheq sl, [lr], #-68 @ 0xffffffbc │ │ │ │ + rsbeq r8, r0, sl, ror #14 │ │ │ │ + rsbeq r7, r0, sl, ror #29 │ │ │ │ + subseq sl, lr, r2, asr #12 │ │ │ │ + rsbeq r8, r0, r2, asr r7 │ │ │ │ + mlseq r0, ip, r7, r8 │ │ │ │ + rsbeq r7, r0, r4, lsr #29 │ │ │ │ + ldrsheq sl, [lr], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq r8, r0, r4, lsl #15 │ │ │ │ + ldrdeq r8, [r0], #-118 @ 0xffffff8a @ │ │ │ │ + rsbeq r7, r0, lr, asr lr │ │ │ │ + ldrheq sl, [lr], #-86 @ 0xffffffaa │ │ │ │ + rsbeq r3, r0, r6, lsr #27 │ │ │ │ + strhteq r8, [r0], #-120 @ 0xffffff88 │ │ │ │ + rsbeq r7, r0, lr, lsl lr │ │ │ │ + subseq sl, lr, r6, ror r5 │ │ │ │ + rsbeq r3, r0, r0, lsr lr │ │ │ │ + rsbeq r8, r0, r6, lsr #15 │ │ │ │ + rsbeq r7, r0, r2, ror #27 │ │ │ │ + subseq sl, lr, sl, lsr r5 │ │ │ │ + strhteq r3, [r0], #-224 @ 0xffffff20 │ │ │ │ + mlseq r0, r2, r7, r8 │ │ │ │ + rsbeq r7, r0, r4, lsr #27 │ │ │ │ + ldrsheq sl, [lr], #-76 @ 0xffffffb4 │ │ │ │ @ instruction: 0xf5054a6d │ │ │ │ stmdbmi sp!, {r7, r8, r9, ip, sp, lr}^ │ │ │ │ blcs 23f9dc │ │ │ │ ldrbtmi r9, [sl], #-0 │ │ │ │ blne 1b7f584 │ │ │ │ ldc 4, cr4, [pc, #484] @ 2040f0 │ │ │ │ ldrtmi r0, [r0], -r6, ror #22 │ │ │ │ @@ -508634,40 +508634,40 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xff74f613 │ │ │ │ mrclt 7, 0, APSR_nzcv, cr5, cr14, {7} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - strhteq r3, [r0], #-210 @ 0xffffff2e │ │ │ │ - rsbeq r8, r0, r0, ror #12 │ │ │ │ - rsbeq r7, r0, r0, asr ip │ │ │ │ - subseq sl, lr, r8, lsr #7 │ │ │ │ - rsbeq r3, r0, ip, asr #27 │ │ │ │ - rsbeq r8, r0, r6, lsr r6 │ │ │ │ - rsbeq r7, r0, sl, lsl #24 │ │ │ │ - subseq sl, lr, r2, ror #6 │ │ │ │ - rsbeq r3, r0, r8, lsr #29 │ │ │ │ - rsbeq r8, r0, r6, lsl r6 │ │ │ │ - rsbeq r7, r0, lr, asr #23 │ │ │ │ - subseq sl, lr, r6, lsr #6 │ │ │ │ - rsbeq r8, r0, r0, lsl #12 │ │ │ │ - rsbeq r8, r0, r6, lsr r6 │ │ │ │ - mlseq r0, r2, fp, r7 │ │ │ │ - subseq sl, lr, sl, ror #5 │ │ │ │ - rsbeq r8, r0, r6, lsl r6 │ │ │ │ - mlseq r0, r0, r6, r8 │ │ │ │ - rsbeq r7, r0, sl, asr #22 │ │ │ │ - subseq sl, lr, r2, lsr #5 │ │ │ │ + strhteq r3, [r0], #-218 @ 0xffffff26 │ │ │ │ + rsbeq r8, r0, r8, ror #12 │ │ │ │ + rsbeq r7, r0, r8, asr ip │ │ │ │ + ldrheq sl, [lr], #-48 @ 0xffffffd0 │ │ │ │ + ldrdeq r3, [r0], #-212 @ 0xffffff2c @ │ │ │ │ + rsbeq r8, r0, lr, lsr r6 │ │ │ │ + rsbeq r7, r0, r2, lsl ip │ │ │ │ + subseq sl, lr, sl, ror #6 │ │ │ │ + strhteq r3, [r0], #-224 @ 0xffffff20 │ │ │ │ + rsbeq r8, r0, lr, lsl r6 │ │ │ │ + ldrdeq r7, [r0], #-182 @ 0xffffff4a @ │ │ │ │ + subseq sl, lr, lr, lsr #6 │ │ │ │ + rsbeq r8, r0, r8, lsl #12 │ │ │ │ + rsbeq r8, r0, lr, lsr r6 │ │ │ │ + mlseq r0, sl, fp, r7 │ │ │ │ + ldrsheq sl, [lr], #-34 @ 0xffffffde │ │ │ │ + rsbeq r8, r0, lr, lsl r6 │ │ │ │ + mlseq r0, r8, r6, r8 │ │ │ │ + rsbeq r7, r0, r2, asr fp │ │ │ │ + subseq sl, lr, sl, lsr #5 │ │ │ │ @ instruction: 0xffff84f3 │ │ │ │ @ instruction: 0xffff7a03 │ │ │ │ - rsbeq r8, r0, lr, ror #12 │ │ │ │ - rsbeq r7, r0, r0, lsl #22 │ │ │ │ - strdeq r7, [r0], #-162 @ 0xffffff5e @ │ │ │ │ - subseq sl, lr, sl, asr #4 │ │ │ │ + rsbeq r8, r0, r6, ror r6 │ │ │ │ + rsbeq r7, r0, r8, lsl #22 │ │ │ │ + strdeq r7, [r0], #-170 @ 0xffffff56 @ │ │ │ │ + subseq sl, lr, r2, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed5b31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -508677,16 +508677,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 6, 2, pc, cr12, cr3, {0} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6134478 │ │ │ │ blls 283dac >::_M_realloc_append(int const&)@@Base+0x3dc> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r7, r0, r8, lsr sl │ │ │ │ - @ instruction: 0x005ea190 │ │ │ │ + rsbeq r7, r0, r0, asr #20 │ │ │ │ + @ instruction: 0x005ea198 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrdcs pc, [r4], r0 @ │ │ │ │ ldrdne pc, [r4], r1 @ │ │ │ │ @ instruction: 0x0181f892 │ │ │ │ @ instruction: 0x3181f891 │ │ │ │ svceq 0x0003f010 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ @@ -508729,16 +508729,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r4, #76]! @ 0x4c │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6134478 │ │ │ │ blls 283cdc >::_M_realloc_append(int const&)@@Base+0x30c> │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r8, r0, r4, lsl #10 │ │ │ │ - subseq sl, lr, r0, asr #1 │ │ │ │ + rsbeq r8, r0, ip, lsl #10 │ │ │ │ + subseq sl, lr, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed5b438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 9c8180 │ │ │ │ blmi 9f0468 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -508768,15 +508768,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r9, r1 │ │ │ │ @ instruction: 0xf60dbd30 │ │ │ │ svclt 0x0000eaf0 │ │ │ │ strhteq sl, [r9], #-118 @ 0xffffff8a │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r8, r0, r6, asr #9 │ │ │ │ + rsbeq r8, r0, lr, asr #9 │ │ │ │ rsbeq sl, r9, ip, asr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ @ instruction: 0xf1b2460c │ │ │ │ @@ -509201,16 +509201,16 @@ │ │ │ │ adcsvs pc, r2, r9, lsl #10 │ │ │ │ blvs 23ff88 │ │ │ │ blvc 2bfdc0 >::_M_default_append(unsigned int)@@Base+0x3a4bc> │ │ │ │ blvc ff380454 │ │ │ │ blx 64054c │ │ │ │ str sp, [r1, -r7, asr #21]! │ │ │ │ ... │ │ │ │ - rsbeq r7, r0, r8, ror #27 │ │ │ │ - rsbeq r7, r0, r8, lsr #28 │ │ │ │ + strdeq r7, [r0], #-208 @ 0xffffff30 @ │ │ │ │ + rsbeq r7, r0, r0, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 63fe5c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ bcc 6401d4 │ │ │ │ addlt r6, r9, fp, asr #21 │ │ │ │ @@ -510250,41 +510250,41 @@ │ │ │ │ @ instruction: 0x460e463c │ │ │ │ str r4, [r3, r7, asr #12]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ strdeq r9, [r9], #-188 @ 0xffffff44 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r9, r9, r2, lsr #23 │ │ │ │ - rsbeq r7, r0, r4, lsl #17 │ │ │ │ + rsbeq r7, r0, ip, lsl #17 │ │ │ │ @ instruction: 0xfffff27b │ │ │ │ - rsbeq r7, r0, r0, ror r7 │ │ │ │ - subseq r9, lr, sl, lsr #6 │ │ │ │ - rsbeq r7, r0, r2, lsr #14 │ │ │ │ - ldrsbeq r9, [lr], #-44 @ 0xffffffd4 │ │ │ │ - strdeq r7, [r0], #-102 @ 0xffffff9a @ │ │ │ │ - ldrheq r9, [lr], #-32 @ 0xffffffe0 │ │ │ │ - ldrdeq r7, [r0], #-104 @ 0xffffff98 @ │ │ │ │ - @ instruction: 0x005e9292 │ │ │ │ - strhteq r7, [r0], #-106 @ 0xffffff96 │ │ │ │ - subseq r9, lr, r4, ror r2 │ │ │ │ - rsbeq r7, r0, r6, ror #12 │ │ │ │ - rsbeq r7, r0, lr, asr #11 │ │ │ │ - strhteq r7, [r0], #-74 @ 0xffffffb6 │ │ │ │ - rsbeq r7, r0, r6, ror #5 │ │ │ │ - subseq r8, lr, r0, lsr #29 │ │ │ │ - strhteq r7, [r0], #-36 @ 0xffffffdc │ │ │ │ - subseq r8, lr, lr, ror #28 │ │ │ │ - mlseq r0, r6, r2, r7 │ │ │ │ - subseq r8, lr, r0, asr lr │ │ │ │ - rsbeq r7, r0, sl, ror r2 │ │ │ │ - subseq r8, lr, r4, lsr lr │ │ │ │ - rsbeq r7, r0, r6, ror r2 │ │ │ │ - rsbeq r7, r0, r6, ror #2 │ │ │ │ - mlseq r0, ip, lr, r6 │ │ │ │ - subseq r8, lr, r8, asr sl │ │ │ │ + rsbeq r7, r0, r8, ror r7 │ │ │ │ + subseq r9, lr, r2, lsr r3 │ │ │ │ + rsbeq r7, r0, sl, lsr #14 │ │ │ │ + subseq r9, lr, r4, ror #5 │ │ │ │ + strdeq r7, [r0], #-110 @ 0xffffff92 @ │ │ │ │ + ldrheq r9, [lr], #-40 @ 0xffffffd8 │ │ │ │ + rsbeq r7, r0, r0, ror #13 │ │ │ │ + @ instruction: 0x005e929a │ │ │ │ + rsbeq r7, r0, r2, asr #13 │ │ │ │ + subseq r9, lr, ip, ror r2 │ │ │ │ + rsbeq r7, r0, lr, ror #12 │ │ │ │ + ldrdeq r7, [r0], #-86 @ 0xffffffaa @ │ │ │ │ + rsbeq r7, r0, r2, asr #9 │ │ │ │ + rsbeq r7, r0, lr, ror #5 │ │ │ │ + subseq r8, lr, r8, lsr #29 │ │ │ │ + strhteq r7, [r0], #-44 @ 0xffffffd4 │ │ │ │ + subseq r8, lr, r6, ror lr │ │ │ │ + mlseq r0, lr, r2, r7 │ │ │ │ + subseq r8, lr, r8, asr lr │ │ │ │ + rsbeq r7, r0, r2, lsl #5 │ │ │ │ + subseq r8, lr, ip, lsr lr │ │ │ │ + rsbeq r7, r0, lr, ror r2 │ │ │ │ + rsbeq r7, r0, lr, ror #2 │ │ │ │ + rsbeq r6, r0, r4, lsr #29 │ │ │ │ + subseq r8, lr, r0, ror #20 │ │ │ │ vmla.i8 d25, d0, d6 │ │ │ │ ldmdals pc, {r0, r1, r2, r5, r9, sl, sp, lr} @ │ │ │ │ stc2l 3, cr15, [ip, #536]! @ 0x218 │ │ │ │ vmax.u32 d4, d7, d16 │ │ │ │ @ instruction: 0xf8dffc25 │ │ │ │ stmdbls ip, {r2, r4, r5, r6, r7, fp, ip, sp} │ │ │ │ ldrbtmi r2, [fp], #-516 @ 0xfffffdfc │ │ │ │ @@ -510852,18 +510852,18 @@ │ │ │ │ blls 3a63d4 │ │ │ │ movwcc r9, #6668 @ 0x1a0c │ │ │ │ addsmi r9, r3, #402653184 @ 0x18000000 │ │ │ │ mcrge 4, 3, pc, cr4, cr15, {3} @ │ │ │ │ mvn r9, r9, lsr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - strhteq r6, [r0], #-194 @ 0xffffff3e │ │ │ │ - rsbeq r6, r0, sl, lsr r8 │ │ │ │ - rsbeq r6, r0, lr, lsl #15 │ │ │ │ - subseq r8, lr, r8, asr #6 │ │ │ │ + strhteq r6, [r0], #-202 @ 0xffffff36 │ │ │ │ + rsbeq r6, r0, r2, asr #16 │ │ │ │ + mlseq r0, r6, r7, r6 │ │ │ │ + subseq r8, lr, r0, asr r3 │ │ │ │ bicsle r2, r8, r0, lsl #30 │ │ │ │ bleq 1401e4c │ │ │ │ @ instruction: 0x4632991f │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ vqrdmulh.s d7, d6, d14 │ │ │ │ vldr d15, [sp, #692] @ 0x2b4 │ │ │ │ stmdacs r1, {r1, r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -511182,15 +511182,15 @@ │ │ │ │ blpl 7c1ef8 │ │ │ │ rscshi pc, lr, #64 @ 0x40 │ │ │ │ bleq 1382168 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ mcr2 3, 4, pc, cr4, cr1, {1} @ │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ stmibvs r9!, {r1, r2, r5, r6, r7, r9, pc}^ │ │ │ │ - blls 871144 │ │ │ │ + blls 871144 │ │ │ │ vmax.u d4, d2, d16 │ │ │ │ stmdacs r1, {r0, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r3, #-252] @ 0xffffff04 │ │ │ │ ldmdami lr!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ tstpeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fea44100 │ │ │ │ @@ -511295,46 +511295,46 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9d8f611 │ │ │ │ @ instruction: 0xf06f4824 │ │ │ │ ldrbtmi r0, [r8], #-264 @ 0xfffffef8 │ │ │ │ blx fe6c429c │ │ │ │ ldmiblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ... │ │ │ │ - rsbeq r6, r0, ip, asr #6 │ │ │ │ - subseq r7, lr, r6, lsl #30 │ │ │ │ - rsbeq r6, r0, r2, lsl r3 │ │ │ │ - subseq r7, lr, ip, asr #29 │ │ │ │ - rsbeq r6, r0, ip, asr #5 │ │ │ │ - subseq r7, lr, r4, lsl #29 │ │ │ │ - rsbeq r6, r0, r8, ror r2 │ │ │ │ - rsbeq r6, r0, r0, ror #4 │ │ │ │ - rsbeq r6, r0, r4, lsr r2 │ │ │ │ - mlseq r0, lr, r0, r6 │ │ │ │ - subseq r7, lr, r6, asr ip │ │ │ │ - rsbeq r6, r0, ip, rrx │ │ │ │ - subseq r7, lr, r8, lsr #24 │ │ │ │ - rsbeq r6, r0, r0, asr r0 │ │ │ │ - subseq r7, lr, sl, lsl #24 │ │ │ │ - rsbeq r6, r0, r6, lsr r0 │ │ │ │ - ldrsheq r7, [lr], #-176 @ 0xffffff50 │ │ │ │ - rsbeq r5, r0, ip, asr lr │ │ │ │ - subseq r7, lr, r8, lsl sl │ │ │ │ - rsbeq r5, r0, r4, lsl lr │ │ │ │ - rsbeq r5, r0, ip, asr #27 │ │ │ │ - subseq r7, lr, r6, lsl #19 │ │ │ │ - rsbeq r5, r0, lr, lsr #27 │ │ │ │ - subseq r7, lr, r8, ror #18 │ │ │ │ - rsbeq r5, r0, lr, lsl #27 │ │ │ │ - subseq r7, lr, sl, asr #18 │ │ │ │ - rsbeq r5, r0, r8, ror #26 │ │ │ │ - subseq r7, lr, r4, lsr #18 │ │ │ │ - rsbeq r5, r0, ip, asr #26 │ │ │ │ - subseq r7, lr, r8, lsl #18 │ │ │ │ - rsbeq r5, r0, ip, asr #25 │ │ │ │ - subseq r7, lr, r6, lsl #17 │ │ │ │ + rsbeq r6, r0, r4, asr r3 │ │ │ │ + subseq r7, lr, lr, lsl #30 │ │ │ │ + rsbeq r6, r0, sl, lsl r3 │ │ │ │ + ldrsbeq r7, [lr], #-228 @ 0xffffff1c │ │ │ │ + ldrdeq r6, [r0], #-36 @ 0xffffffdc @ │ │ │ │ + subseq r7, lr, ip, lsl #29 │ │ │ │ + rsbeq r6, r0, r0, lsl #5 │ │ │ │ + rsbeq r6, r0, r8, ror #4 │ │ │ │ + rsbeq r6, r0, ip, lsr r2 │ │ │ │ + rsbeq r6, r0, r6, lsr #1 │ │ │ │ + subseq r7, lr, lr, asr ip │ │ │ │ + rsbeq r6, r0, r4, ror r0 │ │ │ │ + subseq r7, lr, r0, lsr ip │ │ │ │ + rsbeq r6, r0, r8, asr r0 │ │ │ │ + subseq r7, lr, r2, lsl ip │ │ │ │ + rsbeq r6, r0, lr, lsr r0 │ │ │ │ + ldrsheq r7, [lr], #-184 @ 0xffffff48 │ │ │ │ + rsbeq r5, r0, r4, ror #28 │ │ │ │ + subseq r7, lr, r0, lsr #20 │ │ │ │ + rsbeq r5, r0, ip, lsl lr │ │ │ │ + ldrdeq r5, [r0], #-212 @ 0xffffff2c @ │ │ │ │ + subseq r7, lr, lr, lsl #19 │ │ │ │ + strhteq r5, [r0], #-214 @ 0xffffff2a │ │ │ │ + subseq r7, lr, r0, ror r9 │ │ │ │ + mlseq r0, r6, sp, r5 │ │ │ │ + subseq r7, lr, r2, asr r9 │ │ │ │ + rsbeq r5, r0, r0, ror sp │ │ │ │ + subseq r7, lr, ip, lsr #18 │ │ │ │ + rsbeq r5, r0, r4, asr sp │ │ │ │ + subseq r7, lr, r0, lsl r9 │ │ │ │ + ldrdeq r5, [r0], #-196 @ 0xffffff3c @ │ │ │ │ + subseq r7, lr, lr, lsl #17 │ │ │ │ streq pc, [r4], #2271 @ 0x8df │ │ │ │ bicseq pc, pc, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf984f611 │ │ │ │ ldrbteq pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ blx 11c4344 │ │ │ │ @@ -511369,15 +511369,15 @@ │ │ │ │ adcsmi sp, r1, #234496 @ 0x39400 │ │ │ │ ldclge 6, cr15, [lr], #-1020 @ 0xfffffc04 │ │ │ │ vmax.u32 d4, d3, d16 │ │ │ │ strmi pc, [r6], -r9, ror #28 │ │ │ │ vmax.u32 d4, d3, d16 │ │ │ │ ldmdblt r0, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcvc 0x007af5b6 │ │ │ │ - bls 87dc48 │ │ │ │ + bls 87dc48 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ blx fe6c3864 │ │ │ │ stmdacs r1, {r1, r9, sl, lr} │ │ │ │ ldmibmi r4!, {r2, ip, lr, pc}^ │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ ldc2l 3, cr15, [r2], #-152 @ 0xffffff68 │ │ │ │ @@ -511617,62 +511617,62 @@ │ │ │ │ @ instruction: 0x46394835 │ │ │ │ @ instruction: 0xf6114478 │ │ │ │ @ instruction: 0xf7fdf811 │ │ │ │ svclt 0x0000bf7a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - rsbeq r5, r0, r4, lsr #24 │ │ │ │ - ldrsbeq r7, [lr], #-126 @ 0xffffff82 │ │ │ │ - rsbeq r5, r0, lr, ror #24 │ │ │ │ - rsbeq r5, r0, sl, lsr fp │ │ │ │ - ldrsheq r7, [lr], #-102 @ 0xffffff9a │ │ │ │ - rsbeq r5, r0, sl, lsl #23 │ │ │ │ - ldrdeq r5, [r0], #-164 @ 0xffffff5c @ │ │ │ │ - subseq r7, lr, lr, lsl #13 │ │ │ │ - strhteq r5, [r0], #-164 @ 0xffffff5c │ │ │ │ - subseq r7, lr, lr, ror #12 │ │ │ │ - mlseq r0, sl, sl, r5 │ │ │ │ - subseq r7, lr, r4, asr r6 │ │ │ │ - rsbeq r5, r0, r0, lsl #21 │ │ │ │ - subseq r7, lr, sl, lsr r6 │ │ │ │ - rsbeq r5, r0, r6, ror #20 │ │ │ │ - subseq r7, lr, r0, lsr #12 │ │ │ │ - rsbeq r5, r0, sl, asr #20 │ │ │ │ - subseq r7, lr, r4, lsl #12 │ │ │ │ - rsbeq r5, r0, sl, lsr #20 │ │ │ │ - subseq r7, lr, r6, ror #11 │ │ │ │ - rsbeq r5, r0, ip, lsl #20 │ │ │ │ - subseq r7, lr, r8, asr #11 │ │ │ │ - strdeq r5, [r0], #-144 @ 0xffffff70 @ │ │ │ │ - subseq r7, lr, ip, lsr #11 │ │ │ │ - ldrdeq r5, [r0], #-150 @ 0xffffff6a @ │ │ │ │ - @ instruction: 0x005e7590 │ │ │ │ - strhteq r5, [r0], #-154 @ 0xffffff66 │ │ │ │ - subseq r7, lr, r4, ror r5 │ │ │ │ - mlseq r0, ip, r9, r5 │ │ │ │ - subseq r7, lr, r8, asr r5 │ │ │ │ - rsbeq r5, r0, sl, asr #18 │ │ │ │ - subseq r7, lr, r4, lsl #10 │ │ │ │ - rsbeq r5, r0, r0, lsr r9 │ │ │ │ - subseq r7, lr, sl, ror #9 │ │ │ │ - rsbeq r5, r0, r0, asr #17 │ │ │ │ - subseq r7, lr, sl, ror r4 │ │ │ │ - rsbeq r5, r0, r2, lsr #17 │ │ │ │ - subseq r7, lr, lr, asr r4 │ │ │ │ - rsbeq r5, r0, r4, lsl #17 │ │ │ │ - subseq r7, lr, r0, asr #8 │ │ │ │ - rsbeq r5, r0, r2, lsr #16 │ │ │ │ - ldrsbeq r7, [lr], #-62 @ 0xffffffc2 │ │ │ │ - rsbeq r5, r0, r4, lsl #16 │ │ │ │ - subseq r7, lr, r0, asr #7 │ │ │ │ - rsbeq r5, r0, r6, ror #15 │ │ │ │ - subseq r7, lr, r2, lsr #7 │ │ │ │ - rsbeq r5, r0, r8, asr #15 │ │ │ │ - subseq r7, lr, r4, lsl #7 │ │ │ │ + rsbeq r5, r0, ip, lsr #24 │ │ │ │ + subseq r7, lr, r6, ror #15 │ │ │ │ + rsbeq r5, r0, r6, ror ip │ │ │ │ + rsbeq r5, r0, r2, asr #22 │ │ │ │ + ldrsheq r7, [lr], #-110 @ 0xffffff92 │ │ │ │ + mlseq r0, r2, fp, r5 │ │ │ │ + ldrdeq r5, [r0], #-172 @ 0xffffff54 @ │ │ │ │ + @ instruction: 0x005e7696 │ │ │ │ + strhteq r5, [r0], #-172 @ 0xffffff54 │ │ │ │ + subseq r7, lr, r6, ror r6 │ │ │ │ + rsbeq r5, r0, r2, lsr #21 │ │ │ │ + subseq r7, lr, ip, asr r6 │ │ │ │ + rsbeq r5, r0, r8, lsl #21 │ │ │ │ + subseq r7, lr, r2, asr #12 │ │ │ │ + rsbeq r5, r0, lr, ror #20 │ │ │ │ + subseq r7, lr, r8, lsr #12 │ │ │ │ + rsbeq r5, r0, r2, asr sl │ │ │ │ + subseq r7, lr, ip, lsl #12 │ │ │ │ + rsbeq r5, r0, r2, lsr sl │ │ │ │ + subseq r7, lr, lr, ror #11 │ │ │ │ + rsbeq r5, r0, r4, lsl sl │ │ │ │ + ldrsbeq r7, [lr], #-80 @ 0xffffffb0 │ │ │ │ + strdeq r5, [r0], #-152 @ 0xffffff68 @ │ │ │ │ + ldrheq r7, [lr], #-84 @ 0xffffffac │ │ │ │ + ldrdeq r5, [r0], #-158 @ 0xffffff62 @ │ │ │ │ + @ instruction: 0x005e7598 │ │ │ │ + rsbeq r5, r0, r2, asr #19 │ │ │ │ + subseq r7, lr, ip, ror r5 │ │ │ │ + rsbeq r5, r0, r4, lsr #19 │ │ │ │ + subseq r7, lr, r0, ror #10 │ │ │ │ + rsbeq r5, r0, r2, asr r9 │ │ │ │ + subseq r7, lr, ip, lsl #10 │ │ │ │ + rsbeq r5, r0, r8, lsr r9 │ │ │ │ + ldrsheq r7, [lr], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r5, r0, r8, asr #17 │ │ │ │ + subseq r7, lr, r2, lsl #9 │ │ │ │ + rsbeq r5, r0, sl, lsr #17 │ │ │ │ + subseq r7, lr, r6, ror #8 │ │ │ │ + rsbeq r5, r0, ip, lsl #17 │ │ │ │ + subseq r7, lr, r8, asr #8 │ │ │ │ + rsbeq r5, r0, sl, lsr #16 │ │ │ │ + subseq r7, lr, r6, ror #7 │ │ │ │ + rsbeq r5, r0, ip, lsl #16 │ │ │ │ + subseq r7, lr, r8, asr #7 │ │ │ │ + rsbeq r5, r0, lr, ror #15 │ │ │ │ + subseq r7, lr, sl, lsr #7 │ │ │ │ + ldrdeq r5, [r0], #-112 @ 0xffffff90 @ │ │ │ │ + subseq r7, lr, ip, lsl #7 │ │ │ │ ldmdami ip!, {r0, r1, r2, r9, sl, lr} │ │ │ │ msreq R9_fiq, r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mcr2 6, 7, pc, cr0, cr0, {0} @ │ │ │ │ @ instruction: 0x46394839 │ │ │ │ @ instruction: 0xf6104478 │ │ │ │ @ instruction: 0xf7fdff9b │ │ │ │ @@ -511726,32 +511726,32 @@ │ │ │ │ ldmdami r6, {r2, r5, r7, r8, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf610300c │ │ │ │ ldmdami r4, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6104478 │ │ │ │ ldr pc, [r7, #3887] @ 0xf2f │ │ │ │ - ldrdeq r5, [r0], #-108 @ 0xffffff94 @ │ │ │ │ - @ instruction: 0x005e7298 │ │ │ │ - rsbeq r5, r0, r2, asr #13 │ │ │ │ - subseq r7, lr, ip, ror r2 │ │ │ │ - rsbeq r5, r0, r6, lsr #13 │ │ │ │ - subseq r7, lr, r0, ror #4 │ │ │ │ - rsbeq r5, r0, sl, lsl #13 │ │ │ │ - subseq r7, lr, r4, asr #4 │ │ │ │ - rsbeq r5, r0, r0, ror r6 │ │ │ │ - subseq r7, lr, sl, lsr #4 │ │ │ │ - rsbeq r5, r0, r6, asr r6 │ │ │ │ - subseq r7, lr, r0, lsl r2 │ │ │ │ - rsbeq r5, r0, sl, lsr r6 │ │ │ │ - ldrsheq r7, [lr], #-20 @ 0xffffffec │ │ │ │ - rsbeq r5, r0, r0, lsr #12 │ │ │ │ - ldrsbeq r7, [lr], #-26 @ 0xffffffe6 │ │ │ │ - rsbeq r5, r0, r6, lsl #12 │ │ │ │ - subseq r7, lr, r0, asr #3 │ │ │ │ + rsbeq r5, r0, r4, ror #13 │ │ │ │ + subseq r7, lr, r0, lsr #5 │ │ │ │ + rsbeq r5, r0, sl, asr #13 │ │ │ │ + subseq r7, lr, r4, lsl #5 │ │ │ │ + rsbeq r5, r0, lr, lsr #13 │ │ │ │ + subseq r7, lr, r8, ror #4 │ │ │ │ + mlseq r0, r2, r6, r5 │ │ │ │ + subseq r7, lr, ip, asr #4 │ │ │ │ + rsbeq r5, r0, r8, ror r6 │ │ │ │ + subseq r7, lr, r2, lsr r2 │ │ │ │ + rsbeq r5, r0, lr, asr r6 │ │ │ │ + subseq r7, lr, r8, lsl r2 │ │ │ │ + rsbeq r5, r0, r2, asr #12 │ │ │ │ + ldrsheq r7, [lr], #-28 @ 0xffffffe4 │ │ │ │ + rsbeq r5, r0, r8, lsr #12 │ │ │ │ + subseq r7, lr, r2, ror #3 │ │ │ │ + rsbeq r5, r0, lr, lsl #12 │ │ │ │ + subseq r7, lr, r8, asr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r7], -r7, lsl #1 │ │ │ │ ldrmi r4, [ip], -r8, lsl #12 │ │ │ │ blx fee439e0 │ │ │ │ @@ -511906,17 +511906,17 @@ │ │ │ │ vldr d3, [r8, #-0] │ │ │ │ vmov.f64 d7, #66 @ 0x3e100000 0.1406250 │ │ │ │ vsqrt.f64 d23, d2 │ │ │ │ ble fec05c24 │ │ │ │ stc 7, cr14, [r3, #112] @ 0x70 │ │ │ │ str r5, [pc, -r0, lsl #22] │ │ │ │ ... │ │ │ │ - rsbeq r5, r0, lr, asr #7 │ │ │ │ - rsbeq r5, r0, ip, lsl #8 │ │ │ │ - subseq r6, lr, r0, ror pc │ │ │ │ + ldrdeq r5, [r0], #-54 @ 0xffffffca @ │ │ │ │ + rsbeq r5, r0, r4, lsl r4 │ │ │ │ + subseq r6, lr, r8, ror pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed5e608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ strdlt r2, [pc], ip │ │ │ │ usatcc pc, #24, pc, asr #17 @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -512361,119 +512361,119 @@ │ │ │ │ strtmi r4, [r1], -pc, ror #16 │ │ │ │ @ instruction: 0xf6104478 │ │ │ │ ldrbt pc, [r2], #2623 @ 0xa3f @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r7, r9, r2, ror #11 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r0, r8, lsl r3 │ │ │ │ + rsbeq r5, r0, r0, lsr #6 │ │ │ │ @ instruction: 0xfffffd15 │ │ │ │ - rsbeq r5, r0, ip, lsl r4 │ │ │ │ - rsbeq r5, r0, sl, lsr r4 │ │ │ │ + rsbeq r5, r0, r4, lsr #8 │ │ │ │ + rsbeq r5, r0, r2, asr #8 │ │ │ │ @ instruction: 0xffffd949 │ │ │ │ - rsbeq r5, r0, r4, ror #8 │ │ │ │ - strdeq r5, [r0], #-56 @ 0xffffffc8 @ │ │ │ │ - rsbeq r5, r0, lr, lsr r2 │ │ │ │ - ldrsheq r6, [lr], #-216 @ 0xffffff28 │ │ │ │ + rsbeq r5, r0, ip, ror #8 │ │ │ │ + rsbeq r5, r0, r0, lsl #8 │ │ │ │ + rsbeq r5, r0, r6, asr #4 │ │ │ │ + subseq r6, lr, r0, lsl #28 │ │ │ │ rsbeq r7, r9, lr, lsl #10 │ │ │ │ - rsbeq r5, r0, r2, lsl #4 │ │ │ │ - ldrheq r6, [lr], #-220 @ 0xffffff24 │ │ │ │ + rsbeq r5, r0, sl, lsl #4 │ │ │ │ + subseq r6, lr, r4, asr #27 │ │ │ │ andeq r0, r0, r3, lsl #15 │ │ │ │ @ instruction: 0xffffcce7 │ │ │ │ - strhteq r5, [r0], #-22 @ 0xffffffea │ │ │ │ - subseq r6, lr, r0, ror sp │ │ │ │ - mlseq r0, r8, r1, r5 │ │ │ │ - subseq r6, lr, r2, asr sp │ │ │ │ + strhteq r5, [r0], #-30 @ 0xffffffe2 │ │ │ │ + subseq r6, lr, r8, ror sp │ │ │ │ + rsbeq r5, r0, r0, lsr #3 │ │ │ │ + subseq r6, lr, sl, asr sp │ │ │ │ @ instruction: 0xffffcc3b │ │ │ │ @ instruction: 0xffffcc03 │ │ │ │ - rsbeq r5, r0, r2, asr r1 │ │ │ │ - subseq r6, lr, ip, lsl #26 │ │ │ │ - rsbeq r5, r0, r4, lsr r1 │ │ │ │ - subseq r6, lr, lr, ror #25 │ │ │ │ - rsbeq r5, r0, r6, ror #6 │ │ │ │ - rsbeq r5, r0, r0, lsr #6 │ │ │ │ - rsbeq r5, r0, r4, ror #1 │ │ │ │ - @ instruction: 0x005e6c9e │ │ │ │ - rsbeq r5, r0, r2, asr #6 │ │ │ │ - rsbeq r5, r0, r8, ror #6 │ │ │ │ - rsbeq r5, r0, r2, lsr #1 │ │ │ │ - subseq r6, lr, ip, asr ip │ │ │ │ - rsbeq r5, r0, r4, lsl #1 │ │ │ │ - subseq r6, lr, ip, lsr ip │ │ │ │ - rsbeq r5, r0, ip, asr #6 │ │ │ │ - rsbeq r5, r0, r0, lsr #6 │ │ │ │ - rsbeq r5, r0, r8, lsr r0 │ │ │ │ - ldrsheq r6, [lr], #-178 @ 0xffffff4e │ │ │ │ - rsbeq r5, r0, sl, lsl r0 │ │ │ │ - ldrsbeq r6, [lr], #-178 @ 0xffffff4e │ │ │ │ - subseq r9, pc, sl, lsl #11 │ │ │ │ - rsbeq r5, r0, r0, lsl r3 │ │ │ │ - ldrdeq r4, [r0], #-246 @ 0xffffff0a @ │ │ │ │ - @ instruction: 0x005e6b90 │ │ │ │ - rsbeq r5, r0, sl, ror #5 │ │ │ │ - rsbeq r5, r0, r8, lsl r3 │ │ │ │ - rsbeq r4, r0, r2, lsl #31 │ │ │ │ - subseq r6, lr, ip, lsr fp │ │ │ │ - mlseq r0, r8, r3, r5 │ │ │ │ - rsbeq r5, r0, r8, ror #6 │ │ │ │ - strdeq r5, [r0], #-40 @ 0xffffffd8 @ │ │ │ │ - rsbeq r4, r0, r6, lsr pc │ │ │ │ - ldrsheq r6, [lr], #-160 @ 0xffffff60 │ │ │ │ - rsbeq r5, r0, r0, asr r3 │ │ │ │ - rsbeq r5, r0, lr, ror r3 │ │ │ │ - strdeq r4, [r0], #-230 @ 0xffffff1a @ │ │ │ │ - ldrheq r6, [lr], #-162 @ 0xffffff5e │ │ │ │ + rsbeq r5, r0, sl, asr r1 │ │ │ │ + subseq r6, lr, r4, lsl sp │ │ │ │ + rsbeq r5, r0, ip, lsr r1 │ │ │ │ + ldrsheq r6, [lr], #-198 @ 0xffffff3a │ │ │ │ rsbeq r5, r0, lr, ror #6 │ │ │ │ - rsbeq r5, r0, r4, lsr #7 │ │ │ │ - strhteq r4, [r0], #-236 @ 0xffffff14 │ │ │ │ - subseq r6, lr, r8, ror sl │ │ │ │ - mlseq r0, r8, r3, r5 │ │ │ │ + rsbeq r5, r0, r8, lsr #6 │ │ │ │ + rsbeq r5, r0, ip, ror #1 │ │ │ │ + subseq r6, lr, r6, lsr #25 │ │ │ │ + rsbeq r5, r0, sl, asr #6 │ │ │ │ + rsbeq r5, r0, r0, ror r3 │ │ │ │ + rsbeq r5, r0, sl, lsr #1 │ │ │ │ + subseq r6, lr, r4, ror #24 │ │ │ │ + rsbeq r5, r0, ip, lsl #1 │ │ │ │ + subseq r6, lr, r4, asr #24 │ │ │ │ + rsbeq r5, r0, r4, asr r3 │ │ │ │ + rsbeq r5, r0, r8, lsr #6 │ │ │ │ + rsbeq r5, r0, r0, asr #32 │ │ │ │ + ldrsheq r6, [lr], #-186 @ 0xffffff46 │ │ │ │ + rsbeq r5, r0, r2, lsr #32 │ │ │ │ + ldrsbeq r6, [lr], #-186 @ 0xffffff46 │ │ │ │ + @ instruction: 0x005f9592 │ │ │ │ + rsbeq r5, r0, r8, lsl r3 │ │ │ │ + ldrdeq r4, [r0], #-254 @ 0xffffff02 @ │ │ │ │ + @ instruction: 0x005e6b98 │ │ │ │ + strdeq r5, [r0], #-34 @ 0xffffffde @ │ │ │ │ + rsbeq r5, r0, r0, lsr #6 │ │ │ │ + rsbeq r4, r0, sl, lsl #31 │ │ │ │ + subseq r6, lr, r4, asr #22 │ │ │ │ + rsbeq r5, r0, r0, lsr #7 │ │ │ │ + rsbeq r5, r0, r0, ror r3 │ │ │ │ + rsbeq r5, r0, r0, lsl #6 │ │ │ │ + rsbeq r4, r0, lr, lsr pc │ │ │ │ + ldrsheq r6, [lr], #-168 @ 0xffffff58 │ │ │ │ + rsbeq r5, r0, r8, asr r3 │ │ │ │ + rsbeq r5, r0, r6, lsl #7 │ │ │ │ + strdeq r4, [r0], #-238 @ 0xffffff12 @ │ │ │ │ + ldrheq r6, [lr], #-170 @ 0xffffff56 │ │ │ │ + rsbeq r5, r0, r6, ror r3 │ │ │ │ + rsbeq r5, r0, ip, lsr #7 │ │ │ │ + rsbeq r4, r0, r4, asr #29 │ │ │ │ + subseq r6, lr, r0, lsl #21 │ │ │ │ + rsbeq r5, r0, r0, lsr #7 │ │ │ │ + strdeq r5, [r0], #-58 @ 0xffffffc6 @ │ │ │ │ + rsbeq r4, r0, sl, lsl #29 │ │ │ │ + subseq r6, lr, r6, asr #20 │ │ │ │ strdeq r5, [r0], #-50 @ 0xffffffce @ │ │ │ │ - rsbeq r4, r0, r2, lsl #29 │ │ │ │ - subseq r6, lr, lr, lsr sl │ │ │ │ - rsbeq r5, r0, sl, ror #7 │ │ │ │ - rsbeq r5, r0, r4, lsl r4 │ │ │ │ - rsbeq r4, r0, r8, asr #28 │ │ │ │ - subseq r6, lr, r4, lsl #20 │ │ │ │ - rsbeq r5, r0, r8, lsl #8 │ │ │ │ - rsbeq r5, r0, r6, asr r4 │ │ │ │ - rsbeq r4, r0, lr, lsl #28 │ │ │ │ - subseq r6, lr, sl, asr #19 │ │ │ │ - rsbeq r5, r0, sl, asr #8 │ │ │ │ - mlseq r0, ip, r4, r5 │ │ │ │ - ldrdeq r4, [r0], #-212 @ 0xffffff2c @ │ │ │ │ - @ instruction: 0x005e6990 │ │ │ │ - rsbeq r5, r0, sl, lsl #9 │ │ │ │ - rsbeq r5, r0, r8, asr #9 │ │ │ │ - mlseq r0, r6, sp, r4 │ │ │ │ - subseq r6, lr, r2, asr r9 │ │ │ │ - rsbeq r5, r0, r2, asr #9 │ │ │ │ - rsbeq r5, r0, r4, lsl #10 │ │ │ │ - rsbeq r4, r0, ip, asr sp │ │ │ │ - subseq r6, lr, r8, lsl r9 │ │ │ │ - strdeq r5, [r0], #-68 @ 0xffffffbc @ │ │ │ │ - rsbeq r5, r0, r2, lsr r5 │ │ │ │ - rsbeq r4, r0, r2, lsr #26 │ │ │ │ - ldrsbeq r6, [lr], #-142 @ 0xffffff72 │ │ │ │ - rsbeq r5, r0, r6, lsr #10 │ │ │ │ + rsbeq r5, r0, ip, lsl r4 │ │ │ │ + rsbeq r4, r0, r0, asr lr │ │ │ │ + subseq r6, lr, ip, lsl #20 │ │ │ │ + rsbeq r5, r0, r0, lsl r4 │ │ │ │ + rsbeq r5, r0, lr, asr r4 │ │ │ │ + rsbeq r4, r0, r6, lsl lr │ │ │ │ + ldrsbeq r6, [lr], #-146 @ 0xffffff6e │ │ │ │ + rsbeq r5, r0, r2, asr r4 │ │ │ │ + rsbeq r5, r0, r4, lsr #9 │ │ │ │ + ldrdeq r4, [r0], #-220 @ 0xffffff24 @ │ │ │ │ + @ instruction: 0x005e6998 │ │ │ │ + mlseq r0, r2, r4, r5 │ │ │ │ + ldrdeq r5, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ + mlseq r0, lr, sp, r4 │ │ │ │ + subseq r6, lr, sl, asr r9 │ │ │ │ + rsbeq r5, r0, sl, asr #9 │ │ │ │ + rsbeq r5, r0, ip, lsl #10 │ │ │ │ + rsbeq r4, r0, r4, ror #26 │ │ │ │ + subseq r6, lr, r0, lsr #18 │ │ │ │ + strdeq r5, [r0], #-76 @ 0xffffffb4 @ │ │ │ │ + rsbeq r5, r0, sl, lsr r5 │ │ │ │ + rsbeq r4, r0, sl, lsr #26 │ │ │ │ + subseq r6, lr, r6, ror #17 │ │ │ │ + rsbeq r5, r0, lr, lsr #10 │ │ │ │ + rsbeq r5, r0, r4, ror r5 │ │ │ │ + strdeq r4, [r0], #-192 @ 0xffffff40 @ │ │ │ │ + subseq r6, lr, ip, lsr #17 │ │ │ │ rsbeq r5, r0, ip, ror #10 │ │ │ │ - rsbeq r4, r0, r8, ror #25 │ │ │ │ - subseq r6, lr, r4, lsr #17 │ │ │ │ - rsbeq r5, r0, r4, ror #10 │ │ │ │ - rsbeq r5, r0, r2, asr #11 │ │ │ │ - rsbeq r4, r0, lr, lsr #25 │ │ │ │ - subseq r6, lr, sl, ror #16 │ │ │ │ - rsbeq r5, r0, r8, lsr #11 │ │ │ │ - rsbeq r5, r0, sl, ror #11 │ │ │ │ - rsbeq r4, r0, sl, ror #24 │ │ │ │ - subseq r6, lr, r6, lsr #16 │ │ │ │ - subseq lr, pc, r6, ror pc @ │ │ │ │ - ldrdeq r5, [r0], #-80 @ 0xffffffb0 @ │ │ │ │ - rsbeq r4, r0, r4, lsr #24 │ │ │ │ - subseq r6, lr, r0, ror #15 │ │ │ │ + rsbeq r5, r0, sl, asr #11 │ │ │ │ + strhteq r4, [r0], #-198 @ 0xffffff3a │ │ │ │ + subseq r6, lr, r2, ror r8 │ │ │ │ + strhteq r5, [r0], #-80 @ 0xffffffb0 │ │ │ │ + strdeq r5, [r0], #-82 @ 0xffffffae @ │ │ │ │ + rsbeq r4, r0, r2, ror ip │ │ │ │ + subseq r6, lr, lr, lsr #16 │ │ │ │ + subseq lr, pc, lr, ror pc @ │ │ │ │ + ldrdeq r5, [r0], #-88 @ 0xffffffa8 @ │ │ │ │ + rsbeq r4, r0, ip, lsr #24 │ │ │ │ + subseq r6, lr, r8, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed5eec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blx fe8c5cca │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -512483,16 +512483,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf88af610 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6104478 │ │ │ │ blls 286208 >::_M_default_append(unsigned int)@@Base+0x904> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r4, r0, r0, lsr sl │ │ │ │ - subseq r6, lr, ip, ror #11 │ │ │ │ + rsbeq r4, r0, r8, lsr sl │ │ │ │ + ldrsheq r6, [lr], #-84 @ 0xffffffac │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed5ef0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ stc2l 2, cr15, [r4, #136] @ 0x88 │ │ │ │ blvc 343398 >::_M_default_append(unsigned int)@@Base+0xbda94> │ │ │ │ andcs r4, r1, r3, lsl #12 │ │ │ │ @@ -512538,18 +512538,18 @@ │ │ │ │ @ instruction: 0xf60d2210 │ │ │ │ smlabtcs r0, r3, r9, pc @ │ │ │ │ vmin.s32 d4, d2, d16 │ │ │ │ ldrb pc, [ip, sp, ror #26] @ │ │ │ │ stcl 6, cr15, [r4, #-36]! @ 0xffffffdc │ │ │ │ strhteq r6, [r9], #-194 @ 0xffffff3e │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r5, r0, r0, ror #6 │ │ │ │ - subseq r6, lr, r8, asr r5 │ │ │ │ + rsbeq r5, r0, r8, ror #6 │ │ │ │ + subseq r6, lr, r0, ror #10 │ │ │ │ rsbeq r6, r9, r2, ror ip │ │ │ │ - rsbeq r5, r0, r8, lsr r3 │ │ │ │ + rsbeq r5, r0, r0, asr #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed5eff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ vmax.u32 d4, d5, d6 │ │ │ │ bmi d06784 │ │ │ │ vand d18, d0, d0 │ │ │ │ @@ -512591,21 +512591,21 @@ │ │ │ │ @ instruction: 0xf04f480c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf870f610 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - rsbeq r5, r0, sl, ror #5 │ │ │ │ - mlseq r0, r4, r2, r5 │ │ │ │ - subseq r6, lr, ip, lsl #9 │ │ │ │ - rsbeq r5, r0, r8, ror r2 │ │ │ │ - subseq r6, lr, r0, ror r4 │ │ │ │ - rsbeq r5, r0, ip, asr #4 │ │ │ │ - subseq r6, lr, r2, asr #8 │ │ │ │ + strdeq r5, [r0], #-34 @ 0xffffffde @ │ │ │ │ + mlseq r0, ip, r2, r5 │ │ │ │ + @ instruction: 0x005e6494 │ │ │ │ + rsbeq r5, r0, r0, lsl #5 │ │ │ │ + subseq r6, lr, r8, ror r4 │ │ │ │ + rsbeq r5, r0, r4, asr r2 │ │ │ │ + subseq r6, lr, sl, asr #8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ mcrls 6, 0, r4, cr7, cr13, {0} │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrsbcc pc, [r8], #134 @ 0x86 @ │ │ │ │ vldrle d18, [r3, #-0] │ │ │ │ ldrdgt pc, [r8], r6 @ │ │ │ │ bl 519714 │ │ │ │ @@ -513245,23 +513245,23 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq r6, r9, r4, asr sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r6, r9, lr, lsr #20 │ │ │ │ - rsbeq r4, r0, r4, ror pc │ │ │ │ - subseq r6, lr, sl, ror #2 │ │ │ │ - rsbeq r4, r0, r2, asr pc │ │ │ │ - subseq r6, lr, r8, asr #2 │ │ │ │ - rsbeq r4, r0, sl, lsr pc │ │ │ │ - ldrdeq r4, [r0], #-234 @ 0xffffff16 @ │ │ │ │ - rsbeq r4, r0, r0, ror #25 │ │ │ │ - ldrsbeq r5, [lr], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r4, r0, r0, asr #18 │ │ │ │ + rsbeq r4, r0, ip, ror pc │ │ │ │ + subseq r6, lr, r2, ror r1 │ │ │ │ + rsbeq r4, r0, sl, asr pc │ │ │ │ + subseq r6, lr, r0, asr r1 │ │ │ │ + rsbeq r4, r0, r2, asr #30 │ │ │ │ + rsbeq r4, r0, r2, ror #29 │ │ │ │ + rsbeq r4, r0, r8, ror #25 │ │ │ │ + ldrsbeq r5, [lr], #-238 @ 0xffffff12 │ │ │ │ + rsbeq r4, r0, r8, asr #18 │ │ │ │ blge ff4043e0 │ │ │ │ blx 6444d8 │ │ │ │ mrcge 6, 6, APSR_nzcv, cr9, cr15, {7} │ │ │ │ blpl 7c3f90 │ │ │ │ blvs ff2443f4 │ │ │ │ @ instruction: 0xf8946871 │ │ │ │ cdp 1, 8, cr0, cr5, cr1, {4} │ │ │ │ @@ -513898,30 +513898,30 @@ │ │ │ │ vtst.8 d20, d0, d4 │ │ │ │ ldrbtmi r2, [r8], #-499 @ 0xfffffe0d │ │ │ │ @ instruction: 0xf60e300c │ │ │ │ ldmdami r2, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf60e4478 │ │ │ │ @ instruction: 0xe7b5fe31 │ │ │ │ - strdeq r3, [r0], #-238 @ 0xffffff12 @ │ │ │ │ - ldrsheq r5, [lr], #-6 │ │ │ │ - rsbeq r3, r0, lr, ror lr │ │ │ │ - subseq r5, lr, r6, ror r0 │ │ │ │ - rsbeq r3, r0, r0, ror #28 │ │ │ │ - subseq r5, lr, r6, asr r0 │ │ │ │ - rsbeq r3, r0, lr, lsr lr │ │ │ │ - subseq r5, lr, r4, lsr r0 │ │ │ │ - rsbeq r3, r0, r2, lsr #28 │ │ │ │ - subseq r5, lr, r8, lsl r0 │ │ │ │ - rsbeq r3, r0, r6, lsl #28 │ │ │ │ - ldrsheq r4, [lr], #-252 @ 0xffffff04 │ │ │ │ - rsbeq r3, r0, sl, ror #27 │ │ │ │ - subseq r4, lr, r0, ror #31 │ │ │ │ - rsbeq r3, r0, lr, asr #27 │ │ │ │ - subseq r4, lr, r4, asr #31 │ │ │ │ + rsbeq r3, r0, r6, lsl #30 │ │ │ │ + ldrsheq r5, [lr], #-14 │ │ │ │ + rsbeq r3, r0, r6, lsl #29 │ │ │ │ + subseq r5, lr, lr, ror r0 │ │ │ │ + rsbeq r3, r0, r8, ror #28 │ │ │ │ + subseq r5, lr, lr, asr r0 │ │ │ │ + rsbeq r3, r0, r6, asr #28 │ │ │ │ + subseq r5, lr, ip, lsr r0 │ │ │ │ + rsbeq r3, r0, sl, lsr #28 │ │ │ │ + subseq r5, lr, r0, lsr #32 │ │ │ │ + rsbeq r3, r0, lr, lsl #28 │ │ │ │ + subseq r5, lr, r4 │ │ │ │ + strdeq r3, [r0], #-210 @ 0xffffff2e @ │ │ │ │ + subseq r4, lr, r8, ror #31 │ │ │ │ + ldrdeq r3, [r0], #-214 @ 0xffffff2a @ │ │ │ │ + subseq r4, lr, ip, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed60564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r0, asr #31 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ strcs r3, [r5], #-3327 @ 0xfffff301 │ │ │ │ tstcs r2, sp, asr #20 │ │ │ │ @@ -514001,31 +514001,31 @@ │ │ │ │ @ instruction: 0x46214816 │ │ │ │ @ instruction: 0xf60e4478 │ │ │ │ ldr pc, [r7, fp, ror #26] │ │ │ │ ldmib r6!, {r3, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xffffec03 │ │ │ │ rsbeq r5, r9, sl, ror #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, r0, r2, ror #26 │ │ │ │ - strhteq r3, [r0], #-212 @ 0xffffff2c │ │ │ │ - rsbeq r3, r0, lr, lsl #26 │ │ │ │ - subseq r4, lr, r6, lsl #30 │ │ │ │ + rsbeq r3, r0, sl, ror #26 │ │ │ │ + strhteq r3, [r0], #-220 @ 0xffffff24 │ │ │ │ + rsbeq r3, r0, r6, lsl sp │ │ │ │ + subseq r4, lr, lr, lsl #30 │ │ │ │ rsbeq r5, r9, r0, lsr #12 │ │ │ │ strdeq r0, [r0], -fp │ │ │ │ - rsbeq r3, r0, r4, asr #25 │ │ │ │ - ldrheq r4, [lr], #-236 @ 0xffffff14 │ │ │ │ + rsbeq r3, r0, ip, asr #25 │ │ │ │ + subseq r4, lr, r4, asr #29 │ │ │ │ @ instruction: 0xffffe9bb │ │ │ │ @ instruction: 0xffffe8f5 │ │ │ │ - rsbeq r3, r0, r6, lsl #25 │ │ │ │ - subseq r4, lr, lr, ror lr │ │ │ │ - rsbeq r3, r0, ip, ror #24 │ │ │ │ - subseq r4, lr, r4, ror #28 │ │ │ │ + rsbeq r3, r0, lr, lsl #25 │ │ │ │ + subseq r4, lr, r6, lsl #29 │ │ │ │ + rsbeq r3, r0, r4, ror ip │ │ │ │ + subseq r4, lr, ip, ror #28 │ │ │ │ @ instruction: 0xffffe87f │ │ │ │ - rsbeq r3, r0, r0, asr #24 │ │ │ │ - subseq r4, lr, r8, lsr lr │ │ │ │ + rsbeq r3, r0, r8, asr #24 │ │ │ │ + subseq r4, lr, r0, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed60704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff26f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -514035,16 +514035,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r8], #-56 @ 0xffffffc8 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf60e4478 │ │ │ │ blls 2889c4 >::_M_default_append(unsigned int)@@Base+0x30c0> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq r3, [r0], #-176 @ 0xffffff50 │ │ │ │ - subseq r4, lr, r8, lsr #27 │ │ │ │ + strhteq r3, [r0], #-184 @ 0xffffff48 │ │ │ │ + ldrheq r4, [lr], #-208 @ 0xffffff30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed60754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7cd4dc │ │ │ │ blmi 7f5774 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @@ -514067,15 +514067,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf608bd30 │ │ │ │ svclt 0x0000e972 │ │ │ │ mlseq r9, sl, r4, r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, r0, r6, ror #23 │ │ │ │ + rsbeq r3, r0, lr, ror #23 │ │ │ │ rsbeq r5, r9, r0, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed607d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vrhadd.s32 d2, d17, d2 │ │ │ │ andcs pc, r1, pc, ror r9 @ │ │ │ │ @@ -514112,16 +514112,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff5c6e9a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf60e4478 │ │ │ │ blls 288890 >::_M_default_append(unsigned int)@@Base+0x2f8c> │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbeq r3, r0, r8, lsr fp │ │ │ │ - subseq r4, lr, r4, ror ip │ │ │ │ + rsbeq r3, r0, r0, asr #22 │ │ │ │ + subseq r4, lr, ip, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed60884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vrhadd.s32 d9, d1, d1 │ │ │ │ bls 287aac >::_M_default_append(unsigned int)@@Base+0x21a8> │ │ │ │ @@ -514140,16 +514140,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe7c6f0a │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf60e4478 │ │ │ │ blls 288820 >::_M_default_append(unsigned int)@@Base+0x2f1c> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - rsbeq r3, r0, r8, asr #21 │ │ │ │ - subseq r4, lr, r4, lsl #24 │ │ │ │ + ldrdeq r3, [r0], #-160 @ 0xffffff60 @ │ │ │ │ + subseq r4, lr, ip, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c4bac >::_M_default_append(unsigned int)@@Base+0x3f2a8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r9, r4, ror sp │ │ │ │ sxtab16mi r4, sl, r4, ror #24 │ │ │ │ @@ -514266,23 +514266,23 @@ │ │ │ │ stmdami lr, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 1847106 │ │ │ │ @ instruction: 0xf607e785 │ │ │ │ svclt 0x0000efe4 │ │ │ │ strdeq r5, [r9], #-36 @ 0xffffffdc @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, r0, r8, asr #19 │ │ │ │ - subseq r4, lr, r4, lsl #22 │ │ │ │ + ldrdeq r3, [r0], #-144 @ 0xffffff70 @ │ │ │ │ + subseq r4, lr, ip, lsl #22 │ │ │ │ rsbeq r5, r9, lr, lsl r2 │ │ │ │ - rsbeq r3, r0, r6, lsl #18 │ │ │ │ - subseq r4, lr, r2, asr #20 │ │ │ │ - rsbeq r3, r0, lr, ror #17 │ │ │ │ - subseq r4, lr, sl, lsr #20 │ │ │ │ - ldrdeq r3, [r0], #-134 @ 0xffffff7a @ │ │ │ │ - subseq r4, lr, r2, lsl sl │ │ │ │ + rsbeq r3, r0, lr, lsl #18 │ │ │ │ + subseq r4, lr, sl, asr #20 │ │ │ │ + strdeq r3, [r0], #-134 @ 0xffffff7a @ │ │ │ │ + subseq r4, lr, r2, lsr sl │ │ │ │ + ldrdeq r3, [r0], #-142 @ 0xffffff72 @ │ │ │ │ + subseq r4, lr, sl, lsl sl │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c4dc0 >::_M_default_append(unsigned int)@@Base+0x3f4bc> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strpl pc, [r0, #-2271] @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb092 │ │ │ │ @@ -514604,37 +514604,37 @@ │ │ │ │ @ instruction: 0xf04f481c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8b4f60e │ │ │ │ svclt 0x0000e7ee │ │ │ │ ldrdeq r5, [r9], #-12 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r5, r9, ip, lsr #1 │ │ │ │ - rsbeq r3, r0, r4, lsr r7 │ │ │ │ - rsbeq r3, r0, r6, lsr #12 │ │ │ │ - subseq r4, lr, r2, ror #14 │ │ │ │ - rsbeq r3, r0, r8, lsl #12 │ │ │ │ - subseq r4, lr, r4, asr #14 │ │ │ │ - rsbeq r3, r0, ip, ror #11 │ │ │ │ - subseq r4, lr, r8, lsr #14 │ │ │ │ - rsbeq r3, r0, r8, asr r5 │ │ │ │ - @ instruction: 0x005e4694 │ │ │ │ - rsbeq r3, r0, ip, lsr r5 │ │ │ │ - subseq r4, lr, r8, ror r6 │ │ │ │ - rsbeq r3, r0, r6, lsr #9 │ │ │ │ - subseq r4, lr, r2, ror #11 │ │ │ │ - rsbeq r3, r0, r4, ror r4 │ │ │ │ - ldrheq r4, [lr], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r3, r0, r0, lsr r4 │ │ │ │ - rsbeq r3, r0, r6, lsl #8 │ │ │ │ - ldrdeq r3, [r0], #-48 @ 0xffffffd0 @ │ │ │ │ - subseq r4, lr, ip, lsl #10 │ │ │ │ - strhteq r3, [r0], #-48 @ 0xffffffd0 │ │ │ │ - subseq r4, lr, sl, ror #9 │ │ │ │ - mlseq r0, r0, r3, r3 │ │ │ │ - subseq r4, lr, sl, asr #9 │ │ │ │ + rsbeq r3, r0, ip, lsr r7 │ │ │ │ + rsbeq r3, r0, lr, lsr #12 │ │ │ │ + subseq r4, lr, sl, ror #14 │ │ │ │ + rsbeq r3, r0, r0, lsl r6 │ │ │ │ + subseq r4, lr, ip, asr #14 │ │ │ │ + strdeq r3, [r0], #-84 @ 0xffffffac @ │ │ │ │ + subseq r4, lr, r0, lsr r7 │ │ │ │ + rsbeq r3, r0, r0, ror #10 │ │ │ │ + @ instruction: 0x005e469c │ │ │ │ + rsbeq r3, r0, r4, asr #10 │ │ │ │ + subseq r4, lr, r0, lsl #13 │ │ │ │ + rsbeq r3, r0, lr, lsr #9 │ │ │ │ + subseq r4, lr, sl, ror #11 │ │ │ │ + rsbeq r3, r0, ip, ror r4 │ │ │ │ + ldrheq r4, [lr], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq r3, r0, r8, lsr r4 │ │ │ │ + rsbeq r3, r0, lr, lsl #8 │ │ │ │ + ldrdeq r3, [r0], #-56 @ 0xffffffc8 @ │ │ │ │ + subseq r4, lr, r4, lsl r5 │ │ │ │ + strhteq r3, [r0], #-56 @ 0xffffffc8 │ │ │ │ + ldrsheq r4, [lr], #-66 @ 0xffffffbe │ │ │ │ + mlseq r0, r8, r3, r3 │ │ │ │ + ldrsbeq r4, [lr], #-66 @ 0xffffffbe │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed61088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2cdd70 │ │ │ │ blmi fe2f60c8 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -514764,45 +514764,45 @@ │ │ │ │ @ instruction: 0xf04f4824 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff74f60d │ │ │ │ @ instruction: 0xf607e748 │ │ │ │ svclt 0x0000ec00 │ │ │ │ rsbeq r4, r9, r6, ror #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strhteq r3, [r0], #-46 @ 0xffffffd2 │ │ │ │ + rsbeq r3, r0, r6, asr #5 │ │ │ │ @ instruction: 0xfffffa39 │ │ │ │ - rsbeq r3, r0, sl, asr #5 │ │ │ │ - strdeq r3, [r0], #-32 @ 0xffffffe0 @ │ │ │ │ + ldrdeq r3, [r0], #-34 @ 0xffffffde @ │ │ │ │ + strdeq r3, [r0], #-40 @ 0xffffffd8 @ │ │ │ │ andeq r0, r0, r9, lsl r2 │ │ │ │ - rsbeq r3, r0, sl, ror r2 │ │ │ │ - ldrheq r4, [lr], #-54 @ 0xffffffca │ │ │ │ + rsbeq r3, r0, r2, lsl #5 │ │ │ │ + ldrheq r4, [lr], #-62 @ 0xffffffc2 │ │ │ │ ldrdeq r4, [r9], #-160 @ 0xffffff60 @ │ │ │ │ - rsbeq r3, r0, r6, asr #4 │ │ │ │ - subseq r4, lr, r2, lsl #7 │ │ │ │ + rsbeq r3, r0, lr, asr #4 │ │ │ │ + subseq r4, lr, sl, lsl #7 │ │ │ │ @ instruction: 0xfffff715 │ │ │ │ @ instruction: 0xfffff6ab │ │ │ │ - rsbeq r3, r0, r8, lsl #4 │ │ │ │ - subseq r4, lr, r4, asr #6 │ │ │ │ - rsbeq r3, r0, lr, ror #3 │ │ │ │ - subseq r4, lr, sl, lsr #6 │ │ │ │ + rsbeq r3, r0, r0, lsl r2 │ │ │ │ + subseq r4, lr, ip, asr #6 │ │ │ │ + strdeq r3, [r0], #-22 @ 0xffffffea @ │ │ │ │ + subseq r4, lr, r2, lsr r3 │ │ │ │ @ instruction: 0xfffff625 │ │ │ │ @ instruction: 0xfffff5f7 │ │ │ │ - strhteq r3, [r0], #-16 │ │ │ │ - subseq r4, lr, ip, ror #5 │ │ │ │ - mlseq r0, r6, r1, r3 │ │ │ │ - ldrsbeq r4, [lr], #-34 @ 0xffffffde │ │ │ │ + strhteq r3, [r0], #-24 @ 0xffffffe8 │ │ │ │ + ldrsheq r4, [lr], #-36 @ 0xffffffdc │ │ │ │ + mlseq r0, lr, r1, r3 │ │ │ │ + ldrsbeq r4, [lr], #-42 @ 0xffffffd6 │ │ │ │ @ instruction: 0xfffff535 │ │ │ │ - rsbeq r3, r0, sl, ror #2 │ │ │ │ - subseq r4, lr, r6, lsr #5 │ │ │ │ - strhteq r0, [r0], #-232 @ 0xffffff18 │ │ │ │ - rsbeq r3, r0, r2, lsr #3 │ │ │ │ - rsbeq r3, r0, lr, lsr #2 │ │ │ │ - subseq r4, lr, sl, ror #4 │ │ │ │ - rsbeq r3, r0, r0, lsl r1 │ │ │ │ - subseq r4, lr, sl, asr #4 │ │ │ │ + rsbeq r3, r0, r2, ror r1 │ │ │ │ + subseq r4, lr, lr, lsr #5 │ │ │ │ + rsbeq r0, r0, r0, asr #29 │ │ │ │ + rsbeq r3, r0, sl, lsr #3 │ │ │ │ + rsbeq r3, r0, r6, lsr r1 │ │ │ │ + subseq r4, lr, r2, ror r2 │ │ │ │ + rsbeq r3, r0, r8, lsl r1 │ │ │ │ + subseq r4, lr, r2, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed61328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 5, pc, cr6, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -514812,16 +514812,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 5, cr15, cr6, cr13, {0} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf60d4478 │ │ │ │ blls 289da0 >::_M_default_append(unsigned int)@@Base+0x449c> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - rsbeq r3, r0, r8, asr #32 │ │ │ │ - subseq r4, lr, r4, lsl #3 │ │ │ │ + rsbeq r3, r0, r0, asr r0 │ │ │ │ + subseq r4, lr, ip, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed61374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 74e11c │ │ │ │ blmi 776390 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -514841,15 +514841,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf607bd10 │ │ │ │ svclt 0x0000eb66 │ │ │ │ rsbeq r4, r9, sl, ror r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r3, r0, r0, ror r0 │ │ │ │ + rsbeq r3, r0, r8, ror r0 │ │ │ │ rsbeq r4, r9, r8, asr #16 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ @ instruction: 0x460d485a │ │ │ │ @@ -514941,26 +514941,26 @@ │ │ │ │ ldmdami r1, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 6, 1, cr15, cr2, cr13, {0} │ │ │ │ @ instruction: 0xf607e7a9 │ │ │ │ svclt 0x0000ea9e │ │ │ │ rsbeq r4, r9, r0, lsl #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, r0, lr, lsr #31 │ │ │ │ - subseq r4, lr, sl, asr #32 │ │ │ │ - mlseq r0, r4, pc, r2 @ │ │ │ │ - subseq r4, lr, r0, lsr r0 │ │ │ │ + strhteq r2, [r0], #-246 @ 0xffffff0a │ │ │ │ + subseq r4, lr, r2, asr r0 │ │ │ │ + mlseq r0, ip, pc, r2 @ │ │ │ │ + subseq r4, lr, r8, lsr r0 │ │ │ │ rsbeq r4, r9, sl, asr #14 │ │ │ │ - rsbeq r2, r0, r0, asr #30 │ │ │ │ - rsbeq r2, r0, sl, lsl pc │ │ │ │ - ldrheq r3, [lr], #-246 @ 0xffffff0a │ │ │ │ - rsbeq r2, r0, r2, lsl #30 │ │ │ │ - @ instruction: 0x005e3f9e │ │ │ │ - rsbeq r2, r0, sl, ror #29 │ │ │ │ - subseq r3, lr, r6, lsl #31 │ │ │ │ + rsbeq r2, r0, r8, asr #30 │ │ │ │ + rsbeq r2, r0, r2, lsr #30 │ │ │ │ + ldrheq r3, [lr], #-254 @ 0xffffff02 │ │ │ │ + rsbeq r2, r0, sl, lsl #30 │ │ │ │ + subseq r3, lr, r6, lsr #31 │ │ │ │ + strdeq r2, [r0], #-226 @ 0xffffff1e @ │ │ │ │ + subseq r3, lr, lr, lsl #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed615a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ vmax.s32 d4, d0, d13 │ │ │ │ stmdavs r3, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -514992,18 +514992,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [lr], #52 @ 0x34 │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf60d4478 │ │ │ │ blls 289ad0 >::_M_default_append(unsigned int)@@Base+0x41cc> │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - rsbeq r2, r0, sl, lsr lr │ │ │ │ - ldrsbeq r3, [lr], #-230 @ 0xffffff1a │ │ │ │ - rsbeq r2, r0, r8, lsl lr │ │ │ │ - ldrheq r3, [lr], #-228 @ 0xffffff1c │ │ │ │ + rsbeq r2, r0, r2, asr #28 │ │ │ │ + ldrsbeq r3, [lr], #-238 @ 0xffffff12 │ │ │ │ + rsbeq r2, r0, r0, lsr #28 │ │ │ │ + ldrheq r3, [lr], #-236 @ 0xffffff14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed6164c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ blx ac6cdc │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ @@ -515095,18 +515095,18 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 6, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ stmdbls r1, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf60d4478 │ │ │ │ blls 289934 >::_M_default_append(unsigned int)@@Base+0x4030> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - mlseq r0, lr, ip, r2 │ │ │ │ - subseq r3, lr, sl, lsr sp │ │ │ │ - rsbeq r2, r0, ip, ror ip │ │ │ │ - subseq r3, lr, r8, lsl sp │ │ │ │ + rsbeq r2, r0, r6, lsr #25 │ │ │ │ + subseq r3, lr, r2, asr #26 │ │ │ │ + rsbeq r2, r0, r4, lsl #25 │ │ │ │ + subseq r3, lr, r0, lsr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1a48920 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf8df4608 │ │ │ │ @ instruction: 0xf8df18a8 │ │ │ │ @@ -515132,15 +515132,15 @@ │ │ │ │ subsmi r3, sl, r4, ror r4 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x81b9f040 │ │ │ │ vmax.s8 d4, d13, d16 │ │ │ │ pop {r2, r3, r4, r5, r6, r8, sl, fp, lr} │ │ │ │ strcs r8, [r0, #-4080] @ 0xfffff010 │ │ │ │ stmib sp, {ip, pc}^ │ │ │ │ - blge 88ba8c │ │ │ │ + blge 88ba8c │ │ │ │ andpl lr, r7, sp, asr #19 │ │ │ │ stmib sp, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0x462b0311 │ │ │ │ andpl lr, r5, sp, asr #19 │ │ │ │ andpl lr, r1, sp, asr #19 │ │ │ │ andeq lr, pc, sp, asr #19 │ │ │ │ stmib sp, {r2, r3, ip, pc}^ │ │ │ │ @@ -515661,109 +515661,109 @@ │ │ │ │ @ instruction: 0xffb6f60c │ │ │ │ strtmi r4, [r1], -r3, ror #16 │ │ │ │ @ instruction: 0xf60d4478 │ │ │ │ @ instruction: 0xf7fff871 │ │ │ │ svclt 0x0000bbcd │ │ │ │ strdeq r4, [r9], #-58 @ 0xffffffc6 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r2, r0, ip, lsl #24 │ │ │ │ - subseq r3, lr, r6, lsr #25 │ │ │ │ + rsbeq r2, r0, r4, lsl ip │ │ │ │ + subseq r3, lr, lr, lsr #25 │ │ │ │ strhteq r4, [r9], #-60 @ 0xffffffc4 │ │ │ │ - rsbeq r2, r0, lr, lsl #23 │ │ │ │ - subseq r3, lr, r8, lsr #24 │ │ │ │ - rsbeq r2, r0, sl, asr fp │ │ │ │ - ldrsheq r3, [lr], #-180 @ 0xffffff4c │ │ │ │ - rsbeq r2, r0, r2, lsr fp │ │ │ │ - subseq r3, lr, ip, asr #23 │ │ │ │ - rsbeq r2, r0, r8, lsr #22 │ │ │ │ - rsbeq r2, r0, sl, asr #21 │ │ │ │ - subseq r3, lr, r4, ror #22 │ │ │ │ - rsbeq r2, r0, ip, lsr #21 │ │ │ │ - subseq r3, lr, r6, asr #22 │ │ │ │ - rsbeq r2, r0, r0, ror sl │ │ │ │ - subseq r3, lr, sl, lsl #22 │ │ │ │ - rsbeq r2, r0, sl, lsr sl │ │ │ │ - ldrsbeq r3, [lr], #-164 @ 0xffffff5c │ │ │ │ - rsbeq r2, r0, r2, lsl #20 │ │ │ │ - @ instruction: 0x005e3a9c │ │ │ │ - rsbeq r2, r0, r8, asr #19 │ │ │ │ - subseq r3, lr, r2, ror #20 │ │ │ │ - rsbeq r2, r0, r8, lsl #19 │ │ │ │ - subseq r3, lr, r2, lsr #20 │ │ │ │ - rsbeq r2, r0, r2, asr #18 │ │ │ │ - rsbeq r2, r0, r0, lsl #17 │ │ │ │ - subseq r3, lr, sl, lsl r9 │ │ │ │ - @ instruction: 0x005df39c │ │ │ │ - rsbeq r2, r0, r4, asr #16 │ │ │ │ - ldrsbeq r3, [lr], #-142 @ 0xffffff72 │ │ │ │ - rsbeq r2, r0, r6, lsr #16 │ │ │ │ - subseq r3, lr, r0, asr #17 │ │ │ │ - rsbeq r2, r0, r8, lsl #16 │ │ │ │ - subseq r3, lr, r2, lsr #17 │ │ │ │ - ldrsbeq r4, [pc], #-126 @ │ │ │ │ - ldrdeq r2, [r0], #-118 @ 0xffffff8a @ │ │ │ │ - subseq r3, lr, r0, ror r8 │ │ │ │ - strhteq r2, [r0], #-122 @ 0xffffff86 │ │ │ │ - subseq r3, lr, r2, asr r8 │ │ │ │ - mlseq r0, r8, r7, r2 │ │ │ │ - subseq r3, lr, r0, lsr r8 │ │ │ │ - @ instruction: 0x005df294 │ │ │ │ - rsbeq r2, r0, r4, ror #14 │ │ │ │ - ldrsheq r3, [lr], #-126 @ 0xffffff82 │ │ │ │ - subseq r4, pc, ip, lsl r7 @ │ │ │ │ - rsbeq r2, r0, r4, lsr r7 │ │ │ │ - subseq r3, lr, lr, asr #15 │ │ │ │ - subseq r0, lr, r4, lsr r6 │ │ │ │ - rsbeq r2, r0, r4, lsl #14 │ │ │ │ - @ instruction: 0x005e379e │ │ │ │ - subseq r0, lr, r4, asr #11 │ │ │ │ - ldrdeq r2, [r0], #-100 @ 0xffffff9c @ │ │ │ │ - subseq r3, lr, lr, ror #14 │ │ │ │ - subseq r4, pc, r0, asr #13 │ │ │ │ - rsbeq r2, r0, r6, lsr #13 │ │ │ │ - subseq r3, lr, r2, asr #14 │ │ │ │ - @ instruction: 0x005e0596 │ │ │ │ - rsbeq r2, r0, ip, ror r6 │ │ │ │ - subseq r3, lr, r8, lsl r7 │ │ │ │ - subseq r0, lr, r0, lsl #10 │ │ │ │ - rsbeq r2, r0, r2, asr r6 │ │ │ │ - subseq r3, lr, lr, ror #13 │ │ │ │ - subseq r4, pc, r6, ror #11 │ │ │ │ - rsbeq r2, r0, r8, lsr #12 │ │ │ │ - subseq r3, lr, r4, asr #13 │ │ │ │ - subseq r0, lr, ip, lsr r5 │ │ │ │ - strdeq r2, [r0], #-94 @ 0xffffffa2 @ │ │ │ │ - @ instruction: 0x005e369a │ │ │ │ - subseq r0, lr, r2, lsr #10 │ │ │ │ - ldrdeq r2, [r0], #-84 @ 0xffffffac @ │ │ │ │ - subseq r3, lr, r0, ror r6 │ │ │ │ - subseq r8, pc, r6, lsr fp @ │ │ │ │ - rsbeq r2, r0, r8, ror #10 │ │ │ │ - subseq r3, lr, r4, lsl #12 │ │ │ │ - rsbeq r2, r0, r2, asr #10 │ │ │ │ - ldrsbeq r3, [lr], #-94 @ 0xffffffa2 │ │ │ │ - rsbeq r2, r0, r6, lsr #10 │ │ │ │ - subseq r3, lr, r2, asr #11 │ │ │ │ - subseq r0, lr, lr, ror r4 │ │ │ │ - rsbeq r2, r0, r8, ror #9 │ │ │ │ - subseq r3, lr, r4, lsl #11 │ │ │ │ - strhteq r2, [r0], #-76 @ 0xffffffb4 │ │ │ │ - subseq r3, lr, r8, asr r5 │ │ │ │ - rsbeq r2, r0, ip, ror r4 │ │ │ │ - subseq r3, lr, r8, lsl r5 │ │ │ │ - rsbeq r2, r0, r0, ror #8 │ │ │ │ - ldrsheq r3, [lr], #-76 @ 0xffffffb4 │ │ │ │ - subseq r0, lr, r4, lsr #6 │ │ │ │ - rsbeq r2, r0, r8, lsr #8 │ │ │ │ - subseq r3, lr, r4, asr #9 │ │ │ │ - rsbeq r2, r0, ip, lsr #8 │ │ │ │ - rsbeq r2, r0, r8, ror #7 │ │ │ │ - subseq r3, lr, r4, lsl #9 │ │ │ │ - rsbeq r2, r0, r8, lsr #7 │ │ │ │ - subseq r3, lr, r4, asr #8 │ │ │ │ + mlseq r0, r6, fp, r2 │ │ │ │ + subseq r3, lr, r0, lsr ip │ │ │ │ + rsbeq r2, r0, r2, ror #22 │ │ │ │ + ldrsheq r3, [lr], #-188 @ 0xffffff44 │ │ │ │ + rsbeq r2, r0, sl, lsr fp │ │ │ │ + ldrsbeq r3, [lr], #-180 @ 0xffffff4c │ │ │ │ + rsbeq r2, r0, r0, lsr fp │ │ │ │ + ldrdeq r2, [r0], #-162 @ 0xffffff5e @ │ │ │ │ + subseq r3, lr, ip, ror #22 │ │ │ │ + strhteq r2, [r0], #-164 @ 0xffffff5c │ │ │ │ + subseq r3, lr, lr, asr #22 │ │ │ │ + rsbeq r2, r0, r8, ror sl │ │ │ │ + subseq r3, lr, r2, lsl fp │ │ │ │ + rsbeq r2, r0, r2, asr #20 │ │ │ │ + ldrsbeq r3, [lr], #-172 @ 0xffffff54 │ │ │ │ + rsbeq r2, r0, sl, lsl #20 │ │ │ │ + subseq r3, lr, r4, lsr #21 │ │ │ │ + ldrdeq r2, [r0], #-144 @ 0xffffff70 @ │ │ │ │ + subseq r3, lr, sl, ror #20 │ │ │ │ + mlseq r0, r0, r9, r2 │ │ │ │ + subseq r3, lr, sl, lsr #20 │ │ │ │ + rsbeq r2, r0, sl, asr #18 │ │ │ │ + rsbeq r2, r0, r8, lsl #17 │ │ │ │ + subseq r3, lr, r2, lsr #18 │ │ │ │ + subseq pc, sp, r4, lsr #7 │ │ │ │ + rsbeq r2, r0, ip, asr #16 │ │ │ │ + subseq r3, lr, r6, ror #17 │ │ │ │ + rsbeq r2, r0, lr, lsr #16 │ │ │ │ + subseq r3, lr, r8, asr #17 │ │ │ │ + rsbeq r2, r0, r0, lsl r8 │ │ │ │ + subseq r3, lr, sl, lsr #17 │ │ │ │ + subseq r4, pc, r6, ror #15 │ │ │ │ + ldrdeq r2, [r0], #-126 @ 0xffffff82 @ │ │ │ │ + subseq r3, lr, r8, ror r8 │ │ │ │ + rsbeq r2, r0, r2, asr #15 │ │ │ │ + subseq r3, lr, sl, asr r8 │ │ │ │ + rsbeq r2, r0, r0, lsr #15 │ │ │ │ + subseq r3, lr, r8, lsr r8 │ │ │ │ + @ instruction: 0x005df29c │ │ │ │ + rsbeq r2, r0, ip, ror #14 │ │ │ │ + subseq r3, lr, r6, lsl #16 │ │ │ │ + subseq r4, pc, r4, lsr #14 │ │ │ │ + rsbeq r2, r0, ip, lsr r7 │ │ │ │ + ldrsbeq r3, [lr], #-118 @ 0xffffff8a │ │ │ │ + subseq r0, lr, ip, lsr r6 │ │ │ │ + rsbeq r2, r0, ip, lsl #14 │ │ │ │ + subseq r3, lr, r6, lsr #15 │ │ │ │ + subseq r0, lr, ip, asr #11 │ │ │ │ + ldrdeq r2, [r0], #-108 @ 0xffffff94 @ │ │ │ │ + subseq r3, lr, r6, ror r7 │ │ │ │ + subseq r4, pc, r8, asr #13 │ │ │ │ + rsbeq r2, r0, lr, lsr #13 │ │ │ │ + subseq r3, lr, sl, asr #14 │ │ │ │ + @ instruction: 0x005e059e │ │ │ │ + rsbeq r2, r0, r4, lsl #13 │ │ │ │ + subseq r3, lr, r0, lsr #14 │ │ │ │ + subseq r0, lr, r8, lsl #10 │ │ │ │ + rsbeq r2, r0, sl, asr r6 │ │ │ │ + ldrsheq r3, [lr], #-102 @ 0xffffff9a │ │ │ │ + subseq r4, pc, lr, ror #11 │ │ │ │ + rsbeq r2, r0, r0, lsr r6 │ │ │ │ + subseq r3, lr, ip, asr #13 │ │ │ │ + subseq r0, lr, r4, asr #10 │ │ │ │ + rsbeq r2, r0, r6, lsl #12 │ │ │ │ + subseq r3, lr, r2, lsr #13 │ │ │ │ + subseq r0, lr, sl, lsr #10 │ │ │ │ + ldrdeq r2, [r0], #-92 @ 0xffffffa4 @ │ │ │ │ + subseq r3, lr, r8, ror r6 │ │ │ │ + subseq r8, pc, lr, lsr fp @ │ │ │ │ + rsbeq r2, r0, r0, ror r5 │ │ │ │ + subseq r3, lr, ip, lsl #12 │ │ │ │ + rsbeq r2, r0, sl, asr #10 │ │ │ │ + subseq r3, lr, r6, ror #11 │ │ │ │ + rsbeq r2, r0, lr, lsr #10 │ │ │ │ + subseq r3, lr, sl, asr #11 │ │ │ │ + subseq r0, lr, r6, lsl #9 │ │ │ │ + strdeq r2, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ + subseq r3, lr, ip, lsl #11 │ │ │ │ + rsbeq r2, r0, r4, asr #9 │ │ │ │ + subseq r3, lr, r0, ror #10 │ │ │ │ + rsbeq r2, r0, r4, lsl #9 │ │ │ │ + subseq r3, lr, r0, lsr #10 │ │ │ │ + rsbeq r2, r0, r8, ror #8 │ │ │ │ + subseq r3, lr, r4, lsl #10 │ │ │ │ + subseq r0, lr, ip, lsr #6 │ │ │ │ + rsbeq r2, r0, r0, lsr r4 │ │ │ │ + subseq r3, lr, ip, asr #9 │ │ │ │ + rsbeq r2, r0, r4, lsr r4 │ │ │ │ + strdeq r2, [r0], #-48 @ 0xffffffd0 @ │ │ │ │ + subseq r3, lr, ip, lsl #9 │ │ │ │ + strhteq r2, [r0], #-48 @ 0xffffffd0 │ │ │ │ + subseq r3, lr, ip, asr #8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c64e4 >::_M_default_append(unsigned int)@@Base+0x40be0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 1c1c898 │ │ │ │ blmi 1c1caa8 │ │ │ │ @@ -515867,23 +515867,23 @@ │ │ │ │ strtmi r4, [r9], -pc, lsl #16 │ │ │ │ @ instruction: 0xf60c4478 │ │ │ │ sbfx pc, r7, #29, #31 │ │ │ │ bl 1ac89ec │ │ │ │ ... │ │ │ │ strhteq r3, [r9], #-156 @ 0xffffff64 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - strdeq r2, [r0], #-4 @ │ │ │ │ - @ instruction: 0x005e3190 │ │ │ │ + strdeq r2, [r0], #-12 @ │ │ │ │ + @ instruction: 0x005e3198 │ │ │ │ rsbeq r3, r9, sl, lsr #17 │ │ │ │ - rsbeq r2, r0, sl, lsr #1 │ │ │ │ - subseq r3, lr, r6, asr #2 │ │ │ │ - mlseq r0, r0, r0, r2 │ │ │ │ - subseq r3, lr, ip, lsr #2 │ │ │ │ - rsbeq r2, r0, r4, ror r0 │ │ │ │ - subseq r3, lr, r0, lsl r1 │ │ │ │ + strhteq r2, [r0], #-2 │ │ │ │ + subseq r3, lr, lr, asr #2 │ │ │ │ + mlseq r0, r8, r0, r2 │ │ │ │ + subseq r3, lr, r4, lsr r1 │ │ │ │ + rsbeq r2, r0, ip, ror r0 │ │ │ │ + subseq r3, lr, r8, lsl r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c66c8 >::_M_default_append(unsigned int)@@Base+0x40dc4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi 1ddca78 │ │ │ │ blmi 1ddca94 │ │ │ │ @@ -515994,23 +515994,23 @@ │ │ │ │ strbmi r4, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf60c4478 │ │ │ │ @ instruction: 0xe793fdd7 │ │ │ │ b 1ac8bec │ │ │ │ ... │ │ │ │ ldrdeq r3, [r9], #-120 @ 0xffffff88 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, r0, lr, asr #30 │ │ │ │ - subseq r2, lr, sl, ror #31 │ │ │ │ + rsbeq r1, r0, r6, asr pc │ │ │ │ + ldrsheq r2, [lr], #-242 @ 0xffffff0e │ │ │ │ rsbeq r3, r9, r0, lsl #14 │ │ │ │ - strhteq r1, [r0], #-234 @ 0xffffff16 │ │ │ │ - subseq r2, lr, r6, asr pc │ │ │ │ - rsbeq r1, r0, lr, lsl #29 │ │ │ │ - subseq r2, lr, sl, lsr #30 │ │ │ │ - rsbeq r1, r0, r4, ror lr │ │ │ │ - subseq r2, lr, r0, lsl pc │ │ │ │ + rsbeq r1, r0, r2, asr #29 │ │ │ │ + subseq r2, lr, lr, asr pc │ │ │ │ + mlseq r0, r6, lr, r1 │ │ │ │ + subseq r2, lr, r2, lsr pc │ │ │ │ + rsbeq r1, r0, ip, ror lr │ │ │ │ + subseq r2, lr, r8, lsl pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c68c8 >::_M_default_append(unsigned int)@@Base+0x40fc4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r0], fp, lsl #1 │ │ │ │ @ instruction: 0x46994a71 │ │ │ │ @@ -516125,28 +516125,28 @@ │ │ │ │ ldc2 6, cr15, [r2], {12} │ │ │ │ @ instruction: 0x46214812 │ │ │ │ @ instruction: 0xf60c4478 │ │ │ │ strb pc, [r6, -sp, asr #25] @ │ │ │ │ ldmdb r8, {r1, r2, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdeq r3, [r9], #-84 @ 0xffffffac @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrdeq r1, [r0], #-208 @ 0xffffff30 @ │ │ │ │ - subseq r2, lr, ip, ror #28 │ │ │ │ + ldrdeq r1, [r0], #-216 @ 0xffffff28 @ │ │ │ │ + subseq r2, lr, r4, ror lr │ │ │ │ rsbeq r3, r9, r6, lsl #11 │ │ │ │ - rsbeq r1, r0, r8, lsl #29 │ │ │ │ - strdeq r1, [r0], #-220 @ 0xffffff24 @ │ │ │ │ - rsbeq r1, r0, r0, asr lr │ │ │ │ - strdeq r1, [r0], #-194 @ 0xffffff3e @ │ │ │ │ - subseq r2, lr, lr, lsl #27 │ │ │ │ - rsbeq r1, r0, r0, lsr #26 │ │ │ │ - rsbeq r1, r0, sl, lsl #25 │ │ │ │ - subseq r2, lr, r6, lsr #26 │ │ │ │ - rsbeq r1, r0, lr, lsl sp │ │ │ │ - rsbeq r1, r0, r0, ror #24 │ │ │ │ - ldrsheq r2, [lr], #-204 @ 0xffffff34 │ │ │ │ + mlseq r0, r0, lr, r1 │ │ │ │ + rsbeq r1, r0, r4, lsl #28 │ │ │ │ + rsbeq r1, r0, r8, asr lr │ │ │ │ + strdeq r1, [r0], #-202 @ 0xffffff36 @ │ │ │ │ + @ instruction: 0x005e2d96 │ │ │ │ + rsbeq r1, r0, r8, lsr #26 │ │ │ │ + mlseq r0, r2, ip, r1 │ │ │ │ + subseq r2, lr, lr, lsr #26 │ │ │ │ + rsbeq r1, r0, r6, lsr #26 │ │ │ │ + rsbeq r1, r0, r8, ror #24 │ │ │ │ + subseq r2, lr, r4, lsl #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1a49968 │ │ │ │ @ instruction: 0xf2ad4af9 │ │ │ │ blmi 5ec30 │ │ │ │ ldrbtmi r2, [sl], #-1024 @ 0xfffffc00 │ │ │ │ @@ -516395,40 +516395,40 @@ │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx feec9248 │ │ │ │ @ instruction: 0xf605e686 │ │ │ │ svclt 0x0000ef3e │ │ │ │ strhteq r3, [r9], #-58 @ 0xffffffc6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, r0, r8, lsr sp │ │ │ │ - rsbeq r1, r0, sl, ror #22 │ │ │ │ - rsbeq r1, r0, sl, lsl fp │ │ │ │ - ldrheq r2, [lr], #-182 @ 0xffffff4a │ │ │ │ + rsbeq r1, r0, r0, asr #26 │ │ │ │ + rsbeq r1, r0, r2, ror fp │ │ │ │ + rsbeq r1, r0, r2, lsr #22 │ │ │ │ + ldrheq r2, [lr], #-190 @ 0xffffff42 │ │ │ │ ldrdeq r3, [r9], #-32 @ 0xffffffe0 @ │ │ │ │ - strhteq r1, [r0], #-172 @ 0xffffff54 │ │ │ │ - rsbeq r1, r0, lr, lsr #19 │ │ │ │ - subseq r2, lr, sl, asr #20 │ │ │ │ - rsbeq r1, r0, r4, asr r9 │ │ │ │ - ldrsheq r2, [lr], #-144 @ 0xffffff70 │ │ │ │ - rsbeq r1, r0, r8, lsr r9 │ │ │ │ - ldrsbeq r2, [lr], #-148 @ 0xffffff6c │ │ │ │ - rsbeq r1, r0, ip, ror #17 │ │ │ │ - ldrdeq r1, [r0], #-138 @ 0xffffff76 @ │ │ │ │ - strhteq r1, [r0], #-138 @ 0xffffff76 │ │ │ │ - subseq r2, lr, r6, asr r9 │ │ │ │ - rsbeq r1, r0, r0, lsr #17 │ │ │ │ - subseq r2, lr, sl, lsr r9 │ │ │ │ - rsbeq r1, r0, lr, ror r8 │ │ │ │ - subseq r2, lr, sl, lsl r9 │ │ │ │ - rsbeq r1, r0, r4, ror #16 │ │ │ │ - ldrsheq r2, [lr], #-142 @ 0xffffff72 │ │ │ │ - rsbeq r1, r0, sl, asr #16 │ │ │ │ - subseq r2, lr, r4, ror #17 │ │ │ │ - rsbeq r1, r0, ip, lsr #16 │ │ │ │ - subseq r2, lr, r6, asr #17 │ │ │ │ + rsbeq r1, r0, r4, asr #21 │ │ │ │ + strhteq r1, [r0], #-150 @ 0xffffff6a │ │ │ │ + subseq r2, lr, r2, asr sl │ │ │ │ + rsbeq r1, r0, ip, asr r9 │ │ │ │ + ldrsheq r2, [lr], #-152 @ 0xffffff68 │ │ │ │ + rsbeq r1, r0, r0, asr #18 │ │ │ │ + ldrsbeq r2, [lr], #-156 @ 0xffffff64 │ │ │ │ + strdeq r1, [r0], #-132 @ 0xffffff7c @ │ │ │ │ + rsbeq r1, r0, r2, ror #17 │ │ │ │ + rsbeq r1, r0, r2, asr #17 │ │ │ │ + subseq r2, lr, lr, asr r9 │ │ │ │ + rsbeq r1, r0, r8, lsr #17 │ │ │ │ + subseq r2, lr, r2, asr #18 │ │ │ │ + rsbeq r1, r0, r6, lsl #17 │ │ │ │ + subseq r2, lr, r2, lsr #18 │ │ │ │ + rsbeq r1, r0, ip, ror #16 │ │ │ │ + subseq r2, lr, r6, lsl #18 │ │ │ │ + rsbeq r1, r0, r2, asr r8 │ │ │ │ + subseq r2, lr, ip, ror #17 │ │ │ │ + rsbeq r1, r0, r4, lsr r8 │ │ │ │ + subseq r2, lr, lr, asr #17 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrbcs pc, [r0, #2271]! @ 0x8df @ │ │ │ │ @ instruction: 0xf8dfb08e │ │ │ │ @ instruction: 0x460735f0 │ │ │ │ @@ -516807,98 +516807,98 @@ │ │ │ │ svccc 0x00d33333 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r2, r9, r0, asr pc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r1, r0, lr, asr #14 │ │ │ │ + rsbeq r1, r0, r6, asr r7 │ │ │ │ @ instruction: 0xffffe9fb │ │ │ │ - subseq r6, lr, r0, ror #13 │ │ │ │ - rsbeq r1, r0, r8, asr #17 │ │ │ │ + subseq r6, lr, r8, ror #13 │ │ │ │ + ldrdeq r1, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0x000019b7 │ │ │ │ - rsbeq r1, r0, lr, asr #17 │ │ │ │ - ldrdeq r1, [r0], #-108 @ 0xffffff94 @ │ │ │ │ - subseq r2, lr, r6, ror r7 │ │ │ │ + ldrdeq r1, [r0], #-134 @ 0xffffff7a @ │ │ │ │ + rsbeq r1, r0, r4, ror #13 │ │ │ │ + subseq r2, lr, lr, ror r7 │ │ │ │ rsbeq r2, r9, ip, lsl #29 │ │ │ │ - mlseq r0, lr, r6, r1 │ │ │ │ - subseq r2, lr, r8, lsr r7 │ │ │ │ + rsbeq r1, r0, r6, lsr #13 │ │ │ │ + subseq r2, lr, r0, asr #14 │ │ │ │ muleq r0, r9, r6 │ │ │ │ @ instruction: 0xffffe5a5 │ │ │ │ - rsbeq r1, r0, r8, asr r6 │ │ │ │ - ldrsheq r2, [lr], #-98 @ 0xffffff9e │ │ │ │ - rsbeq r1, r0, sl, lsr r6 │ │ │ │ - ldrsbeq r2, [lr], #-100 @ 0xffffff9c │ │ │ │ + rsbeq r1, r0, r0, ror #12 │ │ │ │ + ldrsheq r2, [lr], #-106 @ 0xffffff96 │ │ │ │ + rsbeq r1, r0, r2, asr #12 │ │ │ │ + ldrsbeq r2, [lr], #-108 @ 0xffffff94 │ │ │ │ @ instruction: 0xffffe889 │ │ │ │ @ instruction: 0xffffe819 │ │ │ │ - strdeq r1, [r0], #-84 @ 0xffffffac @ │ │ │ │ - subseq r2, lr, lr, lsl #13 │ │ │ │ - ldrdeq r1, [r0], #-86 @ 0xffffffaa @ │ │ │ │ - subseq r2, lr, r0, ror r6 │ │ │ │ + strdeq r1, [r0], #-92 @ 0xffffffa4 @ │ │ │ │ + @ instruction: 0x005e2696 │ │ │ │ + ldrdeq r1, [r0], #-94 @ 0xffffffa2 @ │ │ │ │ + subseq r2, lr, r8, ror r6 │ │ │ │ @ instruction: 0xffffe71d │ │ │ │ - rsbeq r1, r0, r4, lsr #11 │ │ │ │ - subseq r2, lr, lr, lsr r6 │ │ │ │ - rsbeq r1, r0, lr, lsr #15 │ │ │ │ - rsbeq r1, r0, r6, asr #15 │ │ │ │ - rsbeq r1, r0, sl, asr r5 │ │ │ │ - ldrsheq r2, [lr], #-84 @ 0xffffffac │ │ │ │ - rsbeq r1, r0, r8, lsr r5 │ │ │ │ - ldrsbeq r2, [lr], #-80 @ 0xffffffb0 │ │ │ │ - rsbeq r1, r0, lr, lsl #16 │ │ │ │ - rsbeq r1, r0, ip, ror r7 │ │ │ │ - rsbeq r1, r0, ip, ror #9 │ │ │ │ - subseq r2, lr, r8, lsl #11 │ │ │ │ - rsbeq r1, r0, r0, ror #16 │ │ │ │ - ldrdeq r1, [r0], #-116 @ 0xffffff8c @ │ │ │ │ - rsbeq r1, r0, r0, lsr #9 │ │ │ │ - subseq r2, lr, ip, lsr r5 │ │ │ │ - rsbeq r1, r0, r2, asr #16 │ │ │ │ - strhteq r1, [r0], #-132 @ 0xffffff7c │ │ │ │ - rsbeq r1, r0, ip, asr r4 │ │ │ │ - ldrsheq r2, [lr], #-72 @ 0xffffffb8 │ │ │ │ - mlseq r0, r6, r8, r1 │ │ │ │ - rsbeq r1, r0, r4, asr #17 │ │ │ │ - rsbeq r1, r0, r6, lsl r4 │ │ │ │ - ldrheq r2, [lr], #-66 @ 0xffffffbe │ │ │ │ + rsbeq r1, r0, ip, lsr #11 │ │ │ │ + subseq r2, lr, r6, asr #12 │ │ │ │ + strhteq r1, [r0], #-118 @ 0xffffff8a │ │ │ │ + rsbeq r1, r0, lr, asr #15 │ │ │ │ + rsbeq r1, r0, r2, ror #10 │ │ │ │ + ldrsheq r2, [lr], #-92 @ 0xffffffa4 │ │ │ │ + rsbeq r1, r0, r0, asr #10 │ │ │ │ + ldrsbeq r2, [lr], #-88 @ 0xffffffa8 │ │ │ │ + rsbeq r1, r0, r6, lsl r8 │ │ │ │ + rsbeq r1, r0, r4, lsl #15 │ │ │ │ + strdeq r1, [r0], #-68 @ 0xffffffbc @ │ │ │ │ + @ instruction: 0x005e2590 │ │ │ │ + rsbeq r1, r0, r8, ror #16 │ │ │ │ + ldrdeq r1, [r0], #-124 @ 0xffffff84 @ │ │ │ │ + rsbeq r1, r0, r8, lsr #9 │ │ │ │ + subseq r2, lr, r4, asr #10 │ │ │ │ + rsbeq r1, r0, sl, asr #16 │ │ │ │ + strhteq r1, [r0], #-140 @ 0xffffff74 │ │ │ │ + rsbeq r1, r0, r4, ror #8 │ │ │ │ + subseq r2, lr, r0, lsl #10 │ │ │ │ mlseq r0, lr, r8, r1 │ │ │ │ - strdeq r1, [r0], #-136 @ 0xffffff78 @ │ │ │ │ - ldrdeq r1, [r0], #-50 @ 0xffffffce @ │ │ │ │ - subseq r2, lr, lr, ror #8 │ │ │ │ - ldrdeq r1, [r0], #-140 @ 0xffffff74 @ │ │ │ │ - rsbeq r1, r0, r6, lsl #18 │ │ │ │ - mlseq r0, r2, r3, r1 │ │ │ │ - subseq r2, lr, lr, lsr #8 │ │ │ │ - ldrdeq r1, [r0], #-142 @ 0xffffff72 @ │ │ │ │ - rsbeq r1, r0, ip, lsl #18 │ │ │ │ - rsbeq r1, r0, ip, asr #6 │ │ │ │ - subseq r2, lr, r8, ror #7 │ │ │ │ - rsbeq r1, r0, sl, ror #17 │ │ │ │ - rsbeq r1, r0, ip, asr #18 │ │ │ │ - rsbeq r1, r0, r8, lsl #6 │ │ │ │ - subseq r2, lr, r4, lsr #7 │ │ │ │ - rsbeq r1, r0, lr, lsr #18 │ │ │ │ - rsbeq r1, r0, r0, lsl #19 │ │ │ │ - rsbeq r1, r0, r4, asr #5 │ │ │ │ - subseq r2, lr, r0, ror #6 │ │ │ │ - rsbeq r1, r0, r8, ror #18 │ │ │ │ - rsbeq r1, r0, sl, lsr #19 │ │ │ │ - rsbeq r1, r0, r2, lsl #5 │ │ │ │ - subseq r2, lr, lr, lsl r3 │ │ │ │ - mlseq r0, r6, r9, r1 │ │ │ │ - ldrdeq r1, [r0], #-144 @ 0xffffff70 @ │ │ │ │ - rsbeq r1, r0, r8, asr #4 │ │ │ │ - subseq r2, lr, r4, ror #5 │ │ │ │ - strhteq r1, [r0], #-150 @ 0xffffff6a │ │ │ │ - rsbeq r1, r0, lr, lsl #20 │ │ │ │ - rsbeq r1, r0, ip, lsl #4 │ │ │ │ - subseq r2, lr, r8, lsr #5 │ │ │ │ - strdeq r1, [r0], #-148 @ 0xffffff6c @ │ │ │ │ - rsbeq r1, r0, r2, asr #20 │ │ │ │ - ldrdeq r1, [r0], #-16 @ │ │ │ │ - subseq r2, lr, ip, ror #4 │ │ │ │ + rsbeq r1, r0, ip, asr #17 │ │ │ │ + rsbeq r1, r0, lr, lsl r4 │ │ │ │ + ldrheq r2, [lr], #-74 @ 0xffffffb6 │ │ │ │ + rsbeq r1, r0, r6, lsr #17 │ │ │ │ + rsbeq r1, r0, r0, lsl #18 │ │ │ │ + ldrdeq r1, [r0], #-58 @ 0xffffffc6 @ │ │ │ │ + subseq r2, lr, r6, ror r4 │ │ │ │ + rsbeq r1, r0, r4, ror #17 │ │ │ │ + rsbeq r1, r0, lr, lsl #18 │ │ │ │ + mlseq r0, sl, r3, r1 │ │ │ │ + subseq r2, lr, r6, lsr r4 │ │ │ │ + rsbeq r1, r0, r6, ror #17 │ │ │ │ + rsbeq r1, r0, r4, lsl r9 │ │ │ │ + rsbeq r1, r0, r4, asr r3 │ │ │ │ + ldrsheq r2, [lr], #-48 @ 0xffffffd0 │ │ │ │ + strdeq r1, [r0], #-130 @ 0xffffff7e @ │ │ │ │ + rsbeq r1, r0, r4, asr r9 │ │ │ │ + rsbeq r1, r0, r0, lsl r3 │ │ │ │ + subseq r2, lr, ip, lsr #7 │ │ │ │ + rsbeq r1, r0, r6, lsr r9 │ │ │ │ + rsbeq r1, r0, r8, lsl #19 │ │ │ │ + rsbeq r1, r0, ip, asr #5 │ │ │ │ + subseq r2, lr, r8, ror #6 │ │ │ │ + rsbeq r1, r0, r0, ror r9 │ │ │ │ + strhteq r1, [r0], #-146 @ 0xffffff6e │ │ │ │ + rsbeq r1, r0, sl, lsl #5 │ │ │ │ + subseq r2, lr, r6, lsr #6 │ │ │ │ + mlseq r0, lr, r9, r1 │ │ │ │ + ldrdeq r1, [r0], #-152 @ 0xffffff68 @ │ │ │ │ + rsbeq r1, r0, r0, asr r2 │ │ │ │ + subseq r2, lr, ip, ror #5 │ │ │ │ + strhteq r1, [r0], #-158 @ 0xffffff62 │ │ │ │ + rsbeq r1, r0, r6, lsl sl │ │ │ │ + rsbeq r1, r0, r4, lsl r2 │ │ │ │ + ldrheq r2, [lr], #-32 @ 0xffffffe0 │ │ │ │ + strdeq r1, [r0], #-156 @ 0xffffff64 @ │ │ │ │ + rsbeq r1, r0, sl, asr #20 │ │ │ │ + ldrdeq r1, [r0], #-24 @ 0xffffffe8 @ │ │ │ │ + subseq r2, lr, r4, ror r2 │ │ │ │ blne 68786c │ │ │ │ cmnpeq r0, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ @ instruction: 0x46384a11 │ │ │ │ @ instruction: 0xeeb74911 │ │ │ │ vmov.f64 d2, #0 @ 0x40000000 2.0 │ │ │ │ ldrbtmi r0, [sl], #-2881 @ 0xfffff4bf │ │ │ │ @ instruction: 0x96024479 │ │ │ │ @@ -516910,18 +516910,18 @@ │ │ │ │ ldrbtmi r6, [r8], #-474 @ 0xfffffe26 │ │ │ │ @ instruction: 0xf60b300c │ │ │ │ stmdami r8, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 6, 10, cr15, cr6, cr11, {0} │ │ │ │ svclt 0x0000e49a │ │ │ │ ... │ │ │ │ - rsbeq r1, r0, r2, lsr #17 │ │ │ │ - rsbeq r1, r0, r8, lsl #18 │ │ │ │ - rsbeq r1, r0, r2, lsl r0 │ │ │ │ - subseq r2, lr, lr, lsr #1 │ │ │ │ + rsbeq r1, r0, sl, lsr #17 │ │ │ │ + rsbeq r1, r0, r0, lsl r9 │ │ │ │ + rsbeq r1, r0, sl, lsl r0 │ │ │ │ + ldrheq r2, [lr], #-6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed63454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [r8], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -516931,16 +516931,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 6, cr15, [r0, #44] @ 0x2c │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf60b4478 │ │ │ │ blls 28bc74 >::_M_default_append(unsigned int)@@Base+0x6370> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strhteq r0, [r0], #-252 @ 0xffffff04 │ │ │ │ - subseq r2, lr, r8, asr r0 │ │ │ │ + rsbeq r0, r0, r4, asr #31 │ │ │ │ + subseq r2, lr, r0, rrx │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3c7758 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 14, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x4692b0b7 │ │ │ │ strcs pc, [r0], #2271 @ 0x8df │ │ │ │ @@ -517229,37 +517229,37 @@ │ │ │ │ andcs r0, r0, r0 │ │ │ │ andmi sl, r2, #95 @ 0x5f │ │ │ │ ... │ │ │ │ andge r0, r0, #0 │ │ │ │ rsbmi r1, sp, #148, 20 @ 0x94000 │ │ │ │ rsbeq r2, r9, r2, asr #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrheq lr, [sp], #-222 @ 0xffffff22 │ │ │ │ - subseq lr, sp, r4, ror sp │ │ │ │ - @ instruction: 0x005ded90 │ │ │ │ - rsbeq r0, r0, r4, lsl #29 │ │ │ │ - subseq r1, lr, r0, lsr #30 │ │ │ │ - rsbeq r0, r0, lr, lsr sp │ │ │ │ - ldrsbeq r1, [lr], #-218 @ 0xffffff26 │ │ │ │ + subseq lr, sp, r6, asr #27 │ │ │ │ + subseq lr, sp, ip, ror sp │ │ │ │ + @ instruction: 0x005ded98 │ │ │ │ + rsbeq r0, r0, ip, lsl #29 │ │ │ │ + subseq r1, lr, r8, lsr #30 │ │ │ │ + rsbeq r0, r0, r6, asr #26 │ │ │ │ + subseq r1, lr, r2, ror #27 │ │ │ │ rsbeq r2, r9, r2, ror #9 │ │ │ │ - strdeq r0, [r0], #-194 @ 0xffffff3e @ │ │ │ │ - subseq r1, lr, lr, lsl #27 │ │ │ │ - ldrdeq r0, [r0], #-200 @ 0xffffff38 @ │ │ │ │ - subseq r1, lr, r4, ror sp │ │ │ │ - rsbeq r0, r0, r0, asr #25 │ │ │ │ - subseq r1, lr, ip, asr sp │ │ │ │ - mlseq r0, r6, r5, r1 │ │ │ │ - strdeq r0, [r0], #-184 @ 0xffffff48 @ │ │ │ │ - @ instruction: 0x005e1c94 │ │ │ │ - rsbeq r0, r0, sl, asr #23 │ │ │ │ - subseq r1, lr, r6, ror #24 │ │ │ │ - rsbeq r0, r0, r8, ror fp │ │ │ │ - subseq r1, lr, r4, lsl ip │ │ │ │ - rsbeq r0, r0, r2, lsr fp │ │ │ │ - strhteq r1, [r0], #-82 @ 0xffffffae │ │ │ │ + strdeq r0, [r0], #-202 @ 0xffffff36 @ │ │ │ │ + @ instruction: 0x005e1d96 │ │ │ │ + rsbeq r0, r0, r0, ror #25 │ │ │ │ + subseq r1, lr, ip, ror sp │ │ │ │ + rsbeq r0, r0, r8, asr #25 │ │ │ │ + subseq r1, lr, r4, ror #26 │ │ │ │ + mlseq r0, lr, r5, r1 │ │ │ │ + rsbeq r0, r0, r0, lsl #24 │ │ │ │ + @ instruction: 0x005e1c9c │ │ │ │ + ldrdeq r0, [r0], #-178 @ 0xffffff4e @ │ │ │ │ + subseq r1, lr, lr, ror #24 │ │ │ │ + rsbeq r0, r0, r0, lsl #23 │ │ │ │ + subseq r1, lr, ip, lsl ip │ │ │ │ + rsbeq r0, r0, sl, lsr fp │ │ │ │ + strhteq r1, [r0], #-90 @ 0xffffffa6 │ │ │ │ ldrdcs pc, [ip, -r1]! │ │ │ │ @ instruction: 0xf8536a3b │ │ │ │ cmnlt r6, r2, lsr #32 │ │ │ │ ldrtmi r9, [r2], -lr, lsl #18 │ │ │ │ vmax.u d4, d0, d24 │ │ │ │ mrc 14, 5, APSR_nzcv, cr0, cr7, {2} │ │ │ │ vcmpe.f64 d0, d0 │ │ │ │ @@ -518038,78 +518038,78 @@ │ │ │ │ vst2.16 {d20-d21}, [pc], r4 │ │ │ │ ldrbtmi r6, [r8], #-408 @ 0xfffffe68 │ │ │ │ @ instruction: 0xf60a300c │ │ │ │ stmdami r2, {r0, r2, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ ldc2l 6, cr15, [r0, #40] @ 0x28 │ │ │ │ stmialt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbeq r1, r0, r4, lsr #8 │ │ │ │ - rsbeq r0, r0, sl, asr #18 │ │ │ │ - subseq r1, lr, r4, ror #19 │ │ │ │ - rsbeq r1, r0, sl, asr #6 │ │ │ │ - rsbeq r0, r0, r2, lsl #18 │ │ │ │ - @ instruction: 0x005e199c │ │ │ │ - ldrdeq r0, [r0], #-130 @ 0xffffff7e @ │ │ │ │ - subseq r1, lr, ip, ror #18 │ │ │ │ - strhteq r0, [r0], #-130 @ 0xffffff7e │ │ │ │ - subseq r1, lr, ip, asr #18 │ │ │ │ - rsbeq r0, r0, r6, lsl #17 │ │ │ │ - subseq r1, lr, r0, lsr #18 │ │ │ │ - mlseq r0, sl, r7, r0 │ │ │ │ - subseq r1, lr, r4, lsr r8 │ │ │ │ - rsbeq r1, r0, ip, ror #3 │ │ │ │ - rsbeq r0, r0, r2, lsr r7 │ │ │ │ - subseq r1, lr, ip, asr #15 │ │ │ │ - strdeq r0, [r0], #-96 @ 0xffffffa0 @ │ │ │ │ - rsbeq r0, r0, sl, lsl r6 │ │ │ │ - strdeq r0, [r0], #-86 @ 0xffffffaa @ │ │ │ │ - @ instruction: 0x005e1690 │ │ │ │ - mlseq r0, r4, r5, r0 │ │ │ │ - subseq r1, lr, lr, lsr #12 │ │ │ │ - rsbeq r0, r0, r0, asr pc │ │ │ │ - rsbeq r0, r0, r0, ror #29 │ │ │ │ - strdeq r0, [r0], #-226 @ 0xffffff1e @ │ │ │ │ - strdeq sl, [r3], #-70 @ 0xffffffba @ │ │ │ │ - rsbeq r0, r0, r6, lsl #30 │ │ │ │ - rsbeq r0, r0, lr, ror #30 │ │ │ │ - rsbeq r0, r0, r0, ror #7 │ │ │ │ - subseq r1, lr, sl, ror r4 │ │ │ │ - strhteq r0, [r0], #-62 @ 0xffffffc2 │ │ │ │ - subseq r1, lr, r8, asr r4 │ │ │ │ - rsbeq r0, r0, lr, lsl #6 │ │ │ │ - rsbeq r0, r0, r6, asr #26 │ │ │ │ - strhteq r0, [r0], #-32 @ 0xffffffe0 │ │ │ │ - subseq r1, lr, sl, asr #6 │ │ │ │ - rsbeq r0, r0, lr, lsl #5 │ │ │ │ - subseq r1, lr, r8, lsr #6 │ │ │ │ - rsbeq r0, r0, lr, lsl ip │ │ │ │ - rsbeq r0, r0, lr, asr #4 │ │ │ │ - subseq r1, lr, r8, ror #5 │ │ │ │ - ldrsbeq lr, [sp], #-12 │ │ │ │ - ldrdeq r0, [r0], #-30 @ 0xffffffe2 @ │ │ │ │ - subseq r1, lr, r8, ror r2 │ │ │ │ - rsbeq r0, r0, r4, ror r0 │ │ │ │ - rsbeq r0, r0, r6, lsl r0 │ │ │ │ - ldrheq r1, [lr], #-2 │ │ │ │ - mlseq r3, r6, sp, r4 │ │ │ │ - strdeq r0, [r0], #-132 @ 0xffffff7c @ │ │ │ │ - rsbeq r1, r0, lr, lsr pc │ │ │ │ - subseq pc, pc, r6, ror #31 │ │ │ │ - subseq r1, lr, r2, lsl #1 │ │ │ │ - subseq pc, pc, r8, asr #31 │ │ │ │ - subseq r1, lr, r4, rrx │ │ │ │ - strdeq r0, [r0], #-136 @ 0xffffff78 @ │ │ │ │ - subseq pc, pc, r8, asr #30 │ │ │ │ - subseq r0, lr, r4, ror #31 │ │ │ │ - subseq pc, pc, lr, lsl #30 │ │ │ │ - subseq r0, lr, r8, lsr #31 │ │ │ │ - subseq pc, pc, r2, asr #29 │ │ │ │ - subseq r0, lr, lr, asr pc │ │ │ │ - subseq pc, pc, r6, ror #28 │ │ │ │ - subseq r0, lr, r2, lsl #30 │ │ │ │ + rsbeq r1, r0, ip, lsr #8 │ │ │ │ + rsbeq r0, r0, r2, asr r9 │ │ │ │ + subseq r1, lr, ip, ror #19 │ │ │ │ + rsbeq r1, r0, r2, asr r3 │ │ │ │ + rsbeq r0, r0, sl, lsl #18 │ │ │ │ + subseq r1, lr, r4, lsr #19 │ │ │ │ + ldrdeq r0, [r0], #-138 @ 0xffffff76 @ │ │ │ │ + subseq r1, lr, r4, ror r9 │ │ │ │ + strhteq r0, [r0], #-138 @ 0xffffff76 │ │ │ │ + subseq r1, lr, r4, asr r9 │ │ │ │ + rsbeq r0, r0, lr, lsl #17 │ │ │ │ + subseq r1, lr, r8, lsr #18 │ │ │ │ + rsbeq r0, r0, r2, lsr #15 │ │ │ │ + subseq r1, lr, ip, lsr r8 │ │ │ │ + strdeq r1, [r0], #-20 @ 0xffffffec @ │ │ │ │ + rsbeq r0, r0, sl, lsr r7 │ │ │ │ + ldrsbeq r1, [lr], #-116 @ 0xffffff8c │ │ │ │ + strdeq r0, [r0], #-104 @ 0xffffff98 @ │ │ │ │ + rsbeq r0, r0, r2, lsr #12 │ │ │ │ + strdeq r0, [r0], #-94 @ 0xffffffa2 @ │ │ │ │ + @ instruction: 0x005e1698 │ │ │ │ + mlseq r0, ip, r5, r0 │ │ │ │ + subseq r1, lr, r6, lsr r6 │ │ │ │ + rsbeq r0, r0, r8, asr pc │ │ │ │ + rsbeq r0, r0, r8, ror #29 │ │ │ │ + strdeq r0, [r0], #-234 @ 0xffffff16 @ │ │ │ │ + strdeq sl, [r3], #-78 @ 0xffffffb2 @ │ │ │ │ + rsbeq r0, r0, lr, lsl #30 │ │ │ │ + rsbeq r0, r0, r6, ror pc │ │ │ │ + rsbeq r0, r0, r8, ror #7 │ │ │ │ + subseq r1, lr, r2, lsl #9 │ │ │ │ + rsbeq r0, r0, r6, asr #7 │ │ │ │ + subseq r1, lr, r0, ror #8 │ │ │ │ + rsbeq r0, r0, r6, lsl r3 │ │ │ │ + rsbeq r0, r0, lr, asr #26 │ │ │ │ + strhteq r0, [r0], #-40 @ 0xffffffd8 │ │ │ │ + subseq r1, lr, r2, asr r3 │ │ │ │ + mlseq r0, r6, r2, r0 │ │ │ │ + subseq r1, lr, r0, lsr r3 │ │ │ │ + rsbeq r0, r0, r6, lsr #24 │ │ │ │ + rsbeq r0, r0, r6, asr r2 │ │ │ │ + ldrsheq r1, [lr], #-32 @ 0xffffffe0 │ │ │ │ + subseq lr, sp, r4, ror #1 │ │ │ │ + rsbeq r0, r0, r6, ror #3 │ │ │ │ + subseq r1, lr, r0, lsl #5 │ │ │ │ + rsbeq r0, r0, ip, ror r0 │ │ │ │ + rsbeq r0, r0, lr, lsl r0 │ │ │ │ + ldrheq r1, [lr], #-10 │ │ │ │ + mlseq r3, lr, sp, r4 │ │ │ │ + strdeq r0, [r0], #-140 @ 0xffffff74 @ │ │ │ │ + rsbeq r1, r0, r6, asr #30 │ │ │ │ + subseq pc, pc, lr, ror #31 │ │ │ │ + subseq r1, lr, sl, lsl #1 │ │ │ │ + ldrsbeq pc, [pc], #-240 @ │ │ │ │ + subseq r1, lr, ip, rrx │ │ │ │ + rsbeq r0, r0, r0, lsl #18 │ │ │ │ + subseq pc, pc, r0, asr pc @ │ │ │ │ + subseq r0, lr, ip, ror #31 │ │ │ │ + subseq pc, pc, r6, lsl pc @ │ │ │ │ + ldrheq r0, [lr], #-240 @ 0xffffff10 │ │ │ │ + subseq pc, pc, sl, asr #29 │ │ │ │ + subseq r0, lr, r6, ror #30 │ │ │ │ + subseq pc, pc, lr, ror #28 │ │ │ │ + subseq r0, lr, sl, lsl #30 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c89a0 >::_M_default_append(unsigned int)@@Base+0x4309c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmmi r6, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ strmi fp, [sp], -fp, lsl #1 │ │ │ │ @@ -518324,22 +518324,22 @@ │ │ │ │ stmdami sp, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ blx fe8cb072 │ │ │ │ ldrbt r9, [r3], r2, lsl #22 │ │ │ │ stmda r4!, {r2, r9, sl, ip, sp, lr, pc} │ │ │ │ strdeq r1, [r9], #-78 @ 0xffffffb2 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r0, r0, sl, ror #15 │ │ │ │ + strdeq r0, [r0], #-114 @ 0xffffff8e @ │ │ │ │ rsbeq r1, r9, r4, asr #7 │ │ │ │ - @ instruction: 0x005ffb98 │ │ │ │ - subseq r0, lr, r4, lsr ip │ │ │ │ - ldrheq pc, [pc], #-172 @ │ │ │ │ - subseq r0, lr, r8, asr fp │ │ │ │ - ldrsheq pc, [pc], #-154 @ │ │ │ │ - @ instruction: 0x005e0a96 │ │ │ │ + subseq pc, pc, r0, lsr #23 │ │ │ │ + subseq r0, lr, ip, lsr ip │ │ │ │ + subseq pc, pc, r4, asr #21 │ │ │ │ + subseq r0, lr, r0, ror #22 │ │ │ │ + subseq pc, pc, r2, lsl #20 │ │ │ │ + @ instruction: 0x005e0a9e │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed7049c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc0 │ │ │ │ addlt ip, r5, r4, lsr r2 │ │ │ │ ldrbtmi r4, [ip], #2956 @ 0xb8c │ │ │ │ @@ -518481,22 +518481,22 @@ │ │ │ │ @ instruction: 0xf60a4478 │ │ │ │ blls 24c444 │ │ │ │ @ instruction: 0xf603e6f7 │ │ │ │ svclt 0x0000eeee │ │ │ │ rsbeq r1, r9, sl, ror #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r1, r9, lr, asr #2 │ │ │ │ - ldrsheq pc, [pc], #-138 @ │ │ │ │ - @ instruction: 0x005e0996 │ │ │ │ - subseq pc, pc, sl, lsr #17 │ │ │ │ - subseq r0, lr, r6, asr #18 │ │ │ │ - ldrsheq pc, [pc], #-122 @ │ │ │ │ - @ instruction: 0x005e0896 │ │ │ │ - subseq pc, pc, ip, lsl #15 │ │ │ │ - subseq r0, lr, r8, lsr #16 │ │ │ │ + subseq pc, pc, r2, lsl #18 │ │ │ │ + @ instruction: 0x005e099e │ │ │ │ + ldrheq pc, [pc], #-130 @ │ │ │ │ + subseq r0, lr, lr, asr #18 │ │ │ │ + subseq pc, pc, r2, lsl #16 │ │ │ │ + @ instruction: 0x005e089e │ │ │ │ + @ instruction: 0x005ff794 │ │ │ │ + subseq r0, lr, r0, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed64cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ mrc2 2, 6, pc, cr0, cr12, {0} │ │ │ │ vstrlt s12, [r8, #-512] @ 0xfffffe00 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ @@ -518519,16 +518519,16 @@ │ │ │ │ @ instruction: 0xf958f60a │ │ │ │ strtmi r4, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf60a4478 │ │ │ │ @ instruction: 0x4620fa13 │ │ │ │ strcs fp, [r1], #-3576 @ 0xfffff208 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldcllt 0, cr6, [r8, #460]! @ 0x1cc │ │ │ │ - rsbeq r0, r0, ip, lsr #5 │ │ │ │ - subseq r0, lr, r8, lsl #15 │ │ │ │ + strhteq r0, [r0], #-36 @ 0xffffffdc │ │ │ │ + @ instruction: 0x005e0790 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed64d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 8d1afc │ │ │ │ blmi 8f9d98 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -518554,15 +518554,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r6, r1 │ │ │ │ @ instruction: 0xf603bd10 │ │ │ │ svclt 0x0000ee5a │ │ │ │ rsbeq r0, r9, sl, ror lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r0, r0, r2, ror #4 │ │ │ │ + rsbeq r0, r0, sl, ror #4 │ │ │ │ rsbeq r0, r9, r0, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, lr, lsr #20 │ │ │ │ strmi r4, [ip], -lr, lsr #22 │ │ │ │ @@ -518610,16 +518610,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf960f60a │ │ │ │ @ instruction: 0xf603e7e0 │ │ │ │ svclt 0x0000edec │ │ │ │ rsbeq r0, r9, ip, ror #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r0, r9, r8, ror sp │ │ │ │ - rsbeq r0, r0, r6, asr #2 │ │ │ │ - subseq r0, lr, r2, lsr #12 │ │ │ │ + rsbeq r0, r0, lr, asr #2 │ │ │ │ + subseq r0, lr, sl, lsr #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed64ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 19d1bc8 │ │ │ │ blmi 19f9f20 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldrbtmi r4, [sp], #-3422 @ 0xfffff2a2 │ │ │ │ @@ -518713,34 +518713,34 @@ │ │ │ │ ldmdami r9, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf60a4478 │ │ │ │ strb pc, [pc, pc, lsl #17]! @ │ │ │ │ ldc 6, cr15, [sl, #-12] │ │ │ │ rsbeq r0, r9, lr, lsl #26 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - rsbeq r0, r0, r6, lsl r1 │ │ │ │ - rsbeq r0, r0, r4, lsl #2 │ │ │ │ + rsbeq r0, r0, lr, lsl r1 │ │ │ │ + rsbeq r0, r0, ip, lsl #2 │ │ │ │ @ instruction: 0xfffffea7 │ │ │ │ - ldrdeq r0, [r0], #-6 @ │ │ │ │ - ldrsbeq fp, [sp], #-242 @ 0xffffff0e │ │ │ │ - rsbeq r0, r0, r6, rrx │ │ │ │ - subseq r0, lr, r2, asr #10 │ │ │ │ + ldrdeq r0, [r0], #-14 @ │ │ │ │ + ldrsbeq fp, [sp], #-250 @ 0xffffff06 │ │ │ │ + rsbeq r0, r0, lr, rrx │ │ │ │ + subseq r0, lr, sl, asr #10 │ │ │ │ rsbeq r0, r9, ip, asr ip │ │ │ │ - rsbeq r0, r0, r6, lsr r0 │ │ │ │ - subseq r0, lr, r2, lsl r5 │ │ │ │ + rsbeq r0, r0, lr, lsr r0 │ │ │ │ + subseq r0, lr, sl, lsl r5 │ │ │ │ @ instruction: 0xfffffd8f │ │ │ │ - rsbeq r0, r0, r6 │ │ │ │ - subseq r0, lr, r2, ror #9 │ │ │ │ + rsbeq r0, r0, lr │ │ │ │ + subseq r0, lr, sl, ror #9 │ │ │ │ @ instruction: 0xfffffcfd │ │ │ │ - ldrsbeq pc, [pc], #-252 @ │ │ │ │ - ldrheq r0, [lr], #-72 @ 0xffffffb8 │ │ │ │ - subseq pc, pc, r4, asr #31 │ │ │ │ - @ instruction: 0x005e049e │ │ │ │ - subseq pc, pc, r6, lsr #31 │ │ │ │ - subseq r0, lr, r0, lsl #9 │ │ │ │ + subseq pc, pc, r4, ror #31 │ │ │ │ + subseq r0, lr, r0, asr #9 │ │ │ │ + subseq pc, pc, ip, asr #31 │ │ │ │ + subseq r0, lr, r6, lsr #9 │ │ │ │ + subseq pc, pc, lr, lsr #31 │ │ │ │ + subseq r0, lr, r8, lsl #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2c937c >::_M_default_append(unsigned int)@@Base+0x43a78> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -518814,18 +518814,18 @@ │ │ │ │ stmdami r8, {r1, r2, r3, r5, r6, r7, r8, sp} │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff06f609 │ │ │ │ stmdbls r0, {r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf6094478 │ │ │ │ blls 24df00 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - ldrsbeq pc, [pc], #-228 @ │ │ │ │ - ldrheq r0, [lr], #-48 @ 0xffffffd0 │ │ │ │ - subseq pc, pc, r8, lsl #28 │ │ │ │ - subseq r0, lr, r4, ror #5 │ │ │ │ + ldrsbeq pc, [pc], #-236 @ │ │ │ │ + ldrheq r0, [lr], #-56 @ 0xffffffc8 │ │ │ │ + subseq pc, pc, r0, lsl lr @ │ │ │ │ + subseq r0, lr, ip, ror #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5c94d4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0xf8df460f │ │ │ │ @@ -519146,31 +519146,31 @@ │ │ │ │ @ instruction: 0x46314817 │ │ │ │ @ instruction: 0xf6094478 │ │ │ │ str pc, [r7, #3375]! @ 0xd2f │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r0, r9, r8, asr #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq pc, pc, r8, lsl #28 │ │ │ │ - subseq r0, lr, lr, ror #4 │ │ │ │ + subseq pc, pc, r0, lsl lr @ │ │ │ │ + subseq r0, lr, r6, ror r2 │ │ │ │ rsbeq r0, r9, r4, lsl #19 │ │ │ │ - ldrheq pc, [pc], #-212 @ │ │ │ │ - subseq r0, lr, sl, lsl r2 │ │ │ │ - subseq pc, pc, r0, ror sp @ │ │ │ │ - ldrsbeq r0, [lr], #-22 @ 0xffffffea │ │ │ │ - subseq pc, pc, r4, asr sp @ │ │ │ │ - ldrheq r0, [lr], #-26 @ 0xffffffe6 │ │ │ │ - ldrsheq pc, [pc], #-164 @ │ │ │ │ - subseq pc, sp, ip, asr pc @ │ │ │ │ - subseq pc, pc, r4, ror #19 │ │ │ │ - subseq pc, sp, ip, asr #28 │ │ │ │ - subseq pc, pc, r2, ror r9 @ │ │ │ │ - ldrsbeq pc, [sp], #-218 @ 0xffffff26 @ │ │ │ │ - subseq pc, pc, r8, asr r9 @ │ │ │ │ - subseq pc, sp, r0, asr #27 │ │ │ │ + ldrheq pc, [pc], #-220 @ │ │ │ │ + subseq r0, lr, r2, lsr #4 │ │ │ │ + subseq pc, pc, r8, ror sp @ │ │ │ │ + ldrsbeq r0, [lr], #-30 @ 0xffffffe2 │ │ │ │ + subseq pc, pc, ip, asr sp @ │ │ │ │ + subseq r0, lr, r2, asr #3 │ │ │ │ + ldrsheq pc, [pc], #-172 @ │ │ │ │ + subseq pc, sp, r4, ror #30 │ │ │ │ + subseq pc, pc, ip, ror #19 │ │ │ │ + subseq pc, sp, r4, asr lr @ │ │ │ │ + subseq pc, pc, sl, ror r9 @ │ │ │ │ + subseq pc, sp, r2, ror #27 │ │ │ │ + subseq pc, pc, r0, ror #18 │ │ │ │ + subseq pc, sp, r8, asr #27 │ │ │ │ stmdami r2, {r1, r2, r9, sl, lr}^ │ │ │ │ ldrbtmi r2, [r8], #-419 @ 0xfffffe5d │ │ │ │ @ instruction: 0xf609300c │ │ │ │ stmdami r0, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ ldc2l 6, cr15, [r6], #36 @ 0x24 │ │ │ │ strmi lr, [r6], -lr, ror #10 │ │ │ │ @@ -519230,32 +519230,32 @@ │ │ │ │ bicscs r4, r5, r6, lsl r8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff34be9a │ │ │ │ @ instruction: 0x46314814 │ │ │ │ @ instruction: 0xf6094478 │ │ │ │ ldrbt pc, [r7], #3199 @ 0xc7f @ │ │ │ │ stmdb sl, {r0, r1, r9, sl, ip, sp, lr, pc} │ │ │ │ - subseq pc, pc, r6, ror #17 │ │ │ │ - subseq pc, sp, lr, asr #26 │ │ │ │ - subseq pc, pc, ip, asr #17 │ │ │ │ - subseq pc, sp, r4, lsr sp @ │ │ │ │ - subseq pc, pc, r6, lsr #17 │ │ │ │ - subseq pc, sp, lr, lsl #26 │ │ │ │ - subseq pc, pc, r0, lsl #17 │ │ │ │ - subseq pc, sp, r8, ror #25 │ │ │ │ - subseq pc, pc, r8, ror #16 │ │ │ │ - ldrsbeq pc, [sp], #-192 @ 0xffffff40 @ │ │ │ │ - subseq pc, pc, r0, asr #16 │ │ │ │ - subseq pc, sp, r8, lsr #25 │ │ │ │ - subseq pc, pc, r8, lsr #16 │ │ │ │ - @ instruction: 0x005dfc90 │ │ │ │ - subseq pc, pc, r0, lsl r8 @ │ │ │ │ - subseq pc, sp, r8, ror ip @ │ │ │ │ - ldrsheq pc, [pc], #-120 @ │ │ │ │ - subseq pc, sp, r0, ror #24 │ │ │ │ + subseq pc, pc, lr, ror #17 │ │ │ │ + subseq pc, sp, r6, asr sp @ │ │ │ │ + ldrsbeq pc, [pc], #-132 @ │ │ │ │ + subseq pc, sp, ip, lsr sp @ │ │ │ │ + subseq pc, pc, lr, lsr #17 │ │ │ │ + subseq pc, sp, r6, lsl sp @ │ │ │ │ + subseq pc, pc, r8, lsl #17 │ │ │ │ + ldrsheq pc, [sp], #-192 @ 0xffffff40 @ │ │ │ │ + subseq pc, pc, r0, ror r8 @ │ │ │ │ + ldrsbeq pc, [sp], #-200 @ 0xffffff38 @ │ │ │ │ + subseq pc, pc, r8, asr #16 │ │ │ │ + ldrheq pc, [sp], #-192 @ 0xffffff40 @ │ │ │ │ + subseq pc, pc, r0, lsr r8 @ │ │ │ │ + @ instruction: 0x005dfc98 │ │ │ │ + subseq pc, pc, r8, lsl r8 @ │ │ │ │ + subseq pc, sp, r0, lsl #25 │ │ │ │ + subseq pc, pc, r0, lsl #16 │ │ │ │ + subseq pc, sp, r8, ror #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed658d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ andcs r4, r0, #802816 @ 0xc4000 │ │ │ │ strne pc, [r1, #-576] @ 0xfffffdc0 │ │ │ │ cmncs r4, #2030043136 @ 0x79000000 │ │ │ │ @@ -519305,24 +519305,24 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx ffe4bfc2 │ │ │ │ @ instruction: 0xf603e7cf │ │ │ │ svclt 0x0000e87c │ │ │ │ @ instruction: 0xfffff92d │ │ │ │ strdeq r0, [r9], #-42 @ 0xffffffd6 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq pc, pc, r0, ror r7 @ │ │ │ │ - mlseq r0, r0, r7, r2 │ │ │ │ - subseq pc, pc, r8, lsr r7 @ │ │ │ │ - subseq pc, sp, r0, lsr #23 │ │ │ │ - subseq pc, pc, r2, lsr #14 │ │ │ │ - subseq pc, sp, sl, lsl #23 │ │ │ │ + subseq pc, pc, r8, ror r7 @ │ │ │ │ + mlseq r0, r8, r7, r2 │ │ │ │ + subseq pc, pc, r0, asr #14 │ │ │ │ + subseq pc, sp, r8, lsr #23 │ │ │ │ + subseq pc, pc, sl, lsr #14 │ │ │ │ + @ instruction: 0x005dfb92 │ │ │ │ rsbeq r0, r9, r4, lsr #5 │ │ │ │ @ instruction: 0xffffff4f │ │ │ │ - ldrsbeq pc, [pc], #-106 @ │ │ │ │ - subseq pc, sp, r2, asr #22 │ │ │ │ + subseq pc, pc, r2, ror #13 │ │ │ │ + subseq pc, sp, sl, asr #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed659e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ andcs r4, r0, #704512 @ 0xac000 │ │ │ │ strne pc, [r1, #-576] @ 0xfffffdc0 │ │ │ │ cmncs r4, #2030043136 @ 0x79000000 │ │ │ │ @@ -519366,22 +519366,22 @@ │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf6094478 │ │ │ │ @ instruction: 0xe7dafb75 │ │ │ │ stmda r0, {r0, r1, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfffff821 │ │ │ │ rsbeq r0, r9, lr, ror #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq pc, pc, r4, ror #12 │ │ │ │ - rsbeq r2, r0, r4, lsl #13 │ │ │ │ - subseq pc, pc, ip, lsr #12 │ │ │ │ - @ instruction: 0x005dfa94 │ │ │ │ + subseq pc, pc, ip, ror #12 │ │ │ │ + rsbeq r2, r0, ip, lsl #13 │ │ │ │ + subseq pc, pc, r4, lsr r6 @ │ │ │ │ + @ instruction: 0x005dfa9c │ │ │ │ rsbeq r0, r9, lr, lsr #3 │ │ │ │ @ instruction: 0xfffffe59 │ │ │ │ - subseq pc, pc, r4, ror #11 │ │ │ │ - subseq pc, sp, ip, asr #20 │ │ │ │ + subseq pc, pc, ip, ror #11 │ │ │ │ + subseq pc, sp, r4, asr sl @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3c9d84 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x2798f8df │ │ │ │ @ instruction: 0xf8dfb095 │ │ │ │ @@ -519869,52 +519869,52 @@ │ │ │ │ stmdami fp!, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ @ instruction: 0xff86f608 │ │ │ │ strb r9, [sp], #-2820 @ 0xfffff4fc │ │ │ │ rsbeq r0, r9, r8, lsl r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r0, r9, r4, ror #1 │ │ │ │ - subseq pc, pc, lr, asr #10 │ │ │ │ - subseq pc, sp, r4, ror #18 │ │ │ │ - subseq pc, pc, lr, lsr #9 │ │ │ │ - subseq pc, sp, r4, asr #17 │ │ │ │ - subseq pc, pc, lr, lsl #9 │ │ │ │ - subseq pc, sp, r4, lsr #17 │ │ │ │ - subseq pc, pc, lr, ror #8 │ │ │ │ - subseq pc, sp, r4, lsl #17 │ │ │ │ - subseq pc, pc, lr, asr #8 │ │ │ │ - subseq pc, sp, r4, ror #16 │ │ │ │ - subseq pc, pc, lr, lsr #8 │ │ │ │ - subseq pc, sp, r4, asr #16 │ │ │ │ - subseq pc, pc, sl, asr #5 │ │ │ │ - subseq pc, sp, r0, ror #13 │ │ │ │ - subseq pc, pc, lr, ror r0 @ │ │ │ │ - @ instruction: 0x005df496 │ │ │ │ - subseq pc, pc, r6, asr r0 @ │ │ │ │ - subseq pc, sp, lr, ror #8 │ │ │ │ - subseq pc, pc, r0, lsl r0 @ │ │ │ │ - subseq pc, sp, r8, lsr #8 │ │ │ │ - subseq lr, pc, sl, lsr pc @ │ │ │ │ - subseq pc, sp, r2, asr r3 @ │ │ │ │ - subseq lr, pc, lr, lsl pc @ │ │ │ │ - subseq pc, sp, r6, lsr r3 @ │ │ │ │ - ldrsheq lr, [pc], #-238 @ │ │ │ │ - subseq pc, sp, r6, lsl r3 @ │ │ │ │ - subseq lr, pc, r2, ror #29 │ │ │ │ - ldrsheq pc, [sp], #-42 @ 0xffffffd6 @ │ │ │ │ - subseq lr, pc, r6, asr #29 │ │ │ │ - ldrsbeq pc, [sp], #-46 @ 0xffffffd2 @ │ │ │ │ - subseq lr, pc, sl, lsr #29 │ │ │ │ - subseq pc, sp, r2, asr #5 │ │ │ │ - subseq lr, pc, lr, lsl #29 │ │ │ │ - subseq pc, sp, r6, lsr #5 │ │ │ │ - subseq lr, pc, r2, ror lr @ │ │ │ │ - subseq pc, sp, sl, lsl #5 │ │ │ │ - subseq lr, pc, r6, asr lr @ │ │ │ │ - subseq pc, sp, lr, ror #4 │ │ │ │ + subseq pc, pc, r6, asr r5 @ │ │ │ │ + subseq pc, sp, ip, ror #18 │ │ │ │ + ldrheq pc, [pc], #-70 @ │ │ │ │ + subseq pc, sp, ip, asr #17 │ │ │ │ + @ instruction: 0x005ff496 │ │ │ │ + subseq pc, sp, ip, lsr #17 │ │ │ │ + subseq pc, pc, r6, ror r4 @ │ │ │ │ + subseq pc, sp, ip, lsl #17 │ │ │ │ + subseq pc, pc, r6, asr r4 @ │ │ │ │ + subseq pc, sp, ip, ror #16 │ │ │ │ + subseq pc, pc, r6, lsr r4 @ │ │ │ │ + subseq pc, sp, ip, asr #16 │ │ │ │ + ldrsbeq pc, [pc], #-34 @ │ │ │ │ + subseq pc, sp, r8, ror #13 │ │ │ │ + subseq pc, pc, r6, lsl #1 │ │ │ │ + @ instruction: 0x005df49e │ │ │ │ + subseq pc, pc, lr, asr r0 @ │ │ │ │ + subseq pc, sp, r6, ror r4 @ │ │ │ │ + subseq pc, pc, r8, lsl r0 @ │ │ │ │ + subseq pc, sp, r0, lsr r4 @ │ │ │ │ + subseq lr, pc, r2, asr #30 │ │ │ │ + subseq pc, sp, sl, asr r3 @ │ │ │ │ + subseq lr, pc, r6, lsr #30 │ │ │ │ + subseq pc, sp, lr, lsr r3 @ │ │ │ │ + subseq lr, pc, r6, lsl #30 │ │ │ │ + subseq pc, sp, lr, lsl r3 @ │ │ │ │ + subseq lr, pc, sl, ror #29 │ │ │ │ + subseq pc, sp, r2, lsl #6 │ │ │ │ + subseq lr, pc, lr, asr #29 │ │ │ │ + subseq pc, sp, r6, ror #5 │ │ │ │ + ldrheq lr, [pc], #-226 @ │ │ │ │ + subseq pc, sp, sl, asr #5 │ │ │ │ + @ instruction: 0x005fee96 │ │ │ │ + subseq pc, sp, lr, lsr #5 │ │ │ │ + subseq lr, pc, sl, ror lr @ │ │ │ │ + @ instruction: 0x005df292 │ │ │ │ + subseq lr, pc, lr, asr lr @ │ │ │ │ + subseq pc, sp, r6, ror r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed66320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r0, asr #31 │ │ │ │ ldcleq 0, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ eorsmi pc, r6, #76546048 @ 0x4900000 │ │ │ │ strcs r2, [r1], #-256 @ 0xffffff00 │ │ │ │ @@ -519965,24 +519965,24 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 6, 12, cr15, cr8, cr8, {0} │ │ │ │ @ instruction: 0xf602e7ce │ │ │ │ svclt 0x0000eb54 │ │ │ │ @ instruction: 0xfffff781 │ │ │ │ strhteq pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq lr, pc, sl, ror sp @ │ │ │ │ - subseq lr, pc, r0, ror #27 │ │ │ │ - subseq lr, pc, sl, lsr sp @ │ │ │ │ - subseq pc, sp, r2, asr r1 @ │ │ │ │ - subseq lr, pc, r4, lsr #26 │ │ │ │ - subseq pc, sp, ip, lsr r1 @ │ │ │ │ + subseq lr, pc, r2, lsl #27 │ │ │ │ + subseq lr, pc, r8, ror #27 │ │ │ │ + subseq lr, pc, r2, asr #26 │ │ │ │ + subseq pc, sp, sl, asr r1 @ │ │ │ │ + subseq lr, pc, ip, lsr #26 │ │ │ │ + subseq pc, sp, r4, asr #2 │ │ │ │ rsbeq pc, r8, r6, asr r8 @ │ │ │ │ @ instruction: 0xffffff4d │ │ │ │ - ldrsbeq lr, [pc], #-202 @ │ │ │ │ - ldrsheq pc, [sp], #-2 @ │ │ │ │ + subseq lr, pc, r2, ror #25 │ │ │ │ + ldrsheq pc, [sp], #-10 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed66430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r0, asr #31 │ │ │ │ ldcleq 0, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ eorsmi pc, r6, #76546048 @ 0x4900000 │ │ │ │ strcs r2, [r1], #-256 @ 0xffffff00 │ │ │ │ @@ -520027,22 +520027,22 @@ │ │ │ │ strtmi r4, [r1], -sp, lsl #16 │ │ │ │ @ instruction: 0xf6084478 │ │ │ │ ldrb pc, [r9, fp, asr #28] @ │ │ │ │ b ff7ccaf4 │ │ │ │ @ instruction: 0xfffff671 │ │ │ │ rsbeq pc, r8, r4, lsr #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq lr, pc, sl, ror #24 │ │ │ │ - ldrsbeq lr, [pc], #-192 @ │ │ │ │ - subseq lr, pc, sl, lsr #24 │ │ │ │ - subseq pc, sp, r2, asr #32 │ │ │ │ + subseq lr, pc, r2, ror ip @ │ │ │ │ + ldrsbeq lr, [pc], #-200 @ │ │ │ │ + subseq lr, pc, r2, lsr ip @ │ │ │ │ + subseq pc, sp, sl, asr #32 │ │ │ │ rsbeq pc, r8, ip, asr r7 @ │ │ │ │ @ instruction: 0xfffffe53 │ │ │ │ - subseq lr, pc, r0, ror #23 │ │ │ │ - ldrsheq lr, [sp], #-248 @ 0xffffff08 │ │ │ │ + subseq lr, pc, r8, ror #23 │ │ │ │ + subseq pc, sp, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed66524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx ff04bb9c │ │ │ │ ldc 6, cr4, [pc, #12] @ 20f340 │ │ │ │ @@ -520078,15 +520078,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf602bd30 │ │ │ │ svclt 0x0000ea6e │ │ │ │ mlseq r8, r2, r6, pc @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq lr, pc, r2, asr #23 │ │ │ │ + subseq lr, pc, sl, asr #23 │ │ │ │ rsbeq pc, r8, r8, asr r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed665d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ @ instruction: 0xf864f339 │ │ │ │ @@ -520107,16 +520107,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf608300c │ │ │ │ stmdami r5, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2 6, cr15, [r4, #32]! │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - subseq lr, pc, lr, asr #22 │ │ │ │ - subseq lr, sp, sl, lsr #29 │ │ │ │ + subseq lr, pc, r6, asr fp @ │ │ │ │ + ldrheq lr, [sp], #-226 @ 0xffffff1e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 34a904 >::_M_default_append(unsigned int)@@Base+0xc5000> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 1e4d788 │ │ │ │ @ instruction: 0x461d4e9e │ │ │ │ @ instruction: 0xf2ad4b9e │ │ │ │ @@ -520275,32 +520275,32 @@ │ │ │ │ ldmdami r7, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6084478 │ │ │ │ ubfx pc, r7, #24, #16 │ │ │ │ stmia r2!, {r1, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mlseq r8, sl, r5, pc @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq lr, pc, r8, ror #21 │ │ │ │ - subseq lr, sp, r4, asr #28 │ │ │ │ + ldrsheq lr, [pc], #-160 @ │ │ │ │ + subseq lr, sp, ip, asr #28 │ │ │ │ rsbeq pc, r8, lr, asr r5 @ │ │ │ │ - subseq lr, pc, r6, ror #20 │ │ │ │ - ldrsheq lr, [pc], #-154 @ │ │ │ │ - subseq lr, pc, r4, lsl #19 │ │ │ │ - subseq lr, sp, r0, ror #25 │ │ │ │ - subseq lr, pc, ip, ror #18 │ │ │ │ - subseq lr, sp, r8, asr #25 │ │ │ │ - subseq lr, pc, r4, asr r9 @ │ │ │ │ - ldrheq lr, [sp], #-192 @ 0xffffff40 │ │ │ │ - subseq lr, pc, r6, lsl r9 @ │ │ │ │ - subseq lr, sp, r2, ror ip │ │ │ │ - ldrsbeq lr, [pc], #-136 @ │ │ │ │ - ldrsbeq lr, [pc], #-132 @ │ │ │ │ - subseq lr, sp, lr, lsr #24 │ │ │ │ - ldrheq lr, [pc], #-134 @ │ │ │ │ - subseq lr, sp, r0, lsl ip │ │ │ │ + subseq lr, pc, lr, ror #20 │ │ │ │ + subseq lr, pc, r2, lsl #20 │ │ │ │ + subseq lr, pc, ip, lsl #19 │ │ │ │ + subseq lr, sp, r8, ror #25 │ │ │ │ + subseq lr, pc, r4, ror r9 @ │ │ │ │ + ldrsbeq lr, [sp], #-192 @ 0xffffff40 │ │ │ │ + subseq lr, pc, ip, asr r9 @ │ │ │ │ + ldrheq lr, [sp], #-200 @ 0xffffff38 │ │ │ │ + subseq lr, pc, lr, lsl r9 @ │ │ │ │ + subseq lr, sp, sl, ror ip │ │ │ │ + subseq lr, pc, r0, ror #17 │ │ │ │ + ldrsbeq lr, [pc], #-140 @ │ │ │ │ + subseq lr, sp, r6, lsr ip │ │ │ │ + ldrheq lr, [pc], #-142 @ │ │ │ │ + subseq lr, sp, r8, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2cabe4 >::_M_default_append(unsigned int)@@Base+0x452e0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf8df468a │ │ │ │ adclt r1, r3, r0, lsl r7 │ │ │ │ @@ -520433,15 +520433,15 @@ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ ldmdbge sl, {r0, r3, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ vmax.u8 q2, , q0 │ │ │ │ @ instruction: 0x4607fc55 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ blls 8aff38 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blge 87b58c │ │ │ │ + blge 87b58c │ │ │ │ ldrmi r9, [r8], -r8, lsl #6 │ │ │ │ ldc2l 3, cr15, [lr], {25} │ │ │ │ stmdacs r1, {r0, r1, r2, r9, sl, lr} │ │ │ │ cmnphi sl, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdals r0, {r0, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ vcgt.s16 d9, d10, d10 │ │ │ │ qadd8mi pc, r3, r7 @ │ │ │ │ @@ -520754,56 +520754,56 @@ │ │ │ │ @ instruction: 0xffdef607 │ │ │ │ ldrbtmi r4, [r8], #-2094 @ 0xfffff7d2 │ │ │ │ @ instruction: 0xf89af608 │ │ │ │ svclt 0x0000e5ac │ │ │ │ strhteq pc, [r8], #-40 @ 0xffffffd8 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq pc, r8, r2, lsl #5 │ │ │ │ - strhteq r1, [r0], #-108 @ 0xffffff94 │ │ │ │ - ldrheq lr, [pc], #-98 @ │ │ │ │ - subseq lr, pc, r8, lsr #13 │ │ │ │ - ldrsbeq r7, [pc], #-96 @ │ │ │ │ - ldrsheq lr, [sp], #-152 @ 0xffffff68 │ │ │ │ - subseq lr, sp, sl, lsr r9 │ │ │ │ - subseq lr, pc, sl, asr #9 │ │ │ │ + rsbeq r1, r0, r4, asr #13 │ │ │ │ + ldrheq lr, [pc], #-106 @ │ │ │ │ + ldrheq lr, [pc], #-96 @ │ │ │ │ + ldrsbeq r7, [pc], #-104 @ │ │ │ │ + subseq lr, sp, r0, lsl #20 │ │ │ │ + subseq lr, sp, r2, asr #18 │ │ │ │ + ldrsbeq lr, [pc], #-66 @ │ │ │ │ @ instruction: 0xfffff939 │ │ │ │ - subseq lr, pc, r6, lsr r5 @ │ │ │ │ - subseq lr, pc, r4, lsl #10 │ │ │ │ - subseq lr, pc, r8, lsl #9 │ │ │ │ - subseq lr, pc, r4, asr #7 │ │ │ │ - subseq lr, sp, lr, lsl r7 │ │ │ │ - subseq lr, pc, r6, lsr #7 │ │ │ │ - subseq lr, sp, r2, lsl #14 │ │ │ │ - subseq lr, pc, r0, ror #6 │ │ │ │ - ldrheq lr, [sp], #-108 @ 0xffffff94 │ │ │ │ - subseq lr, pc, r4, asr #6 │ │ │ │ - @ instruction: 0x005de69e │ │ │ │ - subseq lr, pc, r8, lsr #6 │ │ │ │ - subseq lr, sp, r4, lsl #13 │ │ │ │ - subseq lr, pc, lr, lsl #6 │ │ │ │ - subseq lr, sp, sl, ror #12 │ │ │ │ - ldrsheq lr, [pc], #-32 @ │ │ │ │ - subseq lr, sp, ip, asr #12 │ │ │ │ - subseq lr, pc, r0, ror r3 @ │ │ │ │ - ldrheq lr, [pc], #-44 @ │ │ │ │ - subseq lr, sp, r6, lsl r6 │ │ │ │ - @ instruction: 0x005fe29e │ │ │ │ - ldrsheq lr, [sp], #-88 @ 0xffffffa8 │ │ │ │ - subseq lr, pc, r6, ror r2 @ │ │ │ │ - ldrsbeq lr, [sp], #-82 @ 0xffffffae │ │ │ │ - subseq lr, pc, r0, asr #3 │ │ │ │ - subseq lr, sp, sl, lsl r5 │ │ │ │ + subseq lr, pc, lr, lsr r5 @ │ │ │ │ + subseq lr, pc, ip, lsl #10 │ │ │ │ + @ instruction: 0x005fe490 │ │ │ │ + subseq lr, pc, ip, asr #7 │ │ │ │ + subseq lr, sp, r6, lsr #14 │ │ │ │ + subseq lr, pc, lr, lsr #7 │ │ │ │ + subseq lr, sp, sl, lsl #14 │ │ │ │ + subseq lr, pc, r8, ror #6 │ │ │ │ + subseq lr, sp, r4, asr #13 │ │ │ │ + subseq lr, pc, ip, asr #6 │ │ │ │ + subseq lr, sp, r6, lsr #13 │ │ │ │ + subseq lr, pc, r0, lsr r3 @ │ │ │ │ + subseq lr, sp, ip, lsl #13 │ │ │ │ + subseq lr, pc, r6, lsl r3 @ │ │ │ │ + subseq lr, sp, r2, ror r6 │ │ │ │ + ldrsheq lr, [pc], #-40 @ │ │ │ │ + subseq lr, sp, r4, asr r6 │ │ │ │ + subseq lr, pc, r8, ror r3 @ │ │ │ │ + subseq lr, pc, r4, asr #5 │ │ │ │ + subseq lr, sp, lr, lsl r6 │ │ │ │ + subseq lr, pc, r6, lsr #5 │ │ │ │ + subseq lr, sp, r0, lsl #12 │ │ │ │ + subseq lr, pc, lr, ror r2 @ │ │ │ │ + ldrsbeq lr, [sp], #-90 @ 0xffffffa6 │ │ │ │ + subseq lr, pc, r8, asr #3 │ │ │ │ + subseq lr, sp, r2, lsr #10 │ │ │ │ + subseq lr, pc, sl, lsr #3 │ │ │ │ + subseq lr, sp, r4, lsl #10 │ │ │ │ + subseq lr, pc, ip, lsl #3 │ │ │ │ + subseq lr, sp, r6, ror #9 │ │ │ │ + subseq lr, pc, r8, ror #2 │ │ │ │ + subseq lr, sp, r2, asr #9 │ │ │ │ + subseq lr, pc, r0, asr #2 │ │ │ │ subseq lr, pc, r2, lsr #3 │ │ │ │ - ldrsheq lr, [sp], #-76 @ 0xffffffb4 │ │ │ │ - subseq lr, pc, r4, lsl #3 │ │ │ │ - ldrsbeq lr, [sp], #-78 @ 0xffffffb2 │ │ │ │ - subseq lr, pc, r0, ror #2 │ │ │ │ - ldrheq lr, [sp], #-74 @ 0xffffffb6 │ │ │ │ - subseq lr, pc, r8, lsr r1 @ │ │ │ │ - @ instruction: 0x005fe19a │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed67108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ @ instruction: 0xb08d24bc │ │ │ │ ldrtcc pc, [r8], #2271 @ 0x8df @ │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -521104,80 +521104,80 @@ │ │ │ │ svcvc 0x00efffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq lr, r8, r2, ror #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq lr, pc, ip, lsl r0 @ │ │ │ │ + subseq lr, pc, r4, lsr #32 │ │ │ │ @ instruction: 0xfffff7d5 │ │ │ │ - ldrheq lr, [pc], #-6 @ │ │ │ │ - subseq r7, pc, ip, lsr #32 │ │ │ │ + ldrheq lr, [pc], #-14 @ │ │ │ │ + subseq r7, pc, r4, lsr r0 @ │ │ │ │ andeq r0, r0, r3, asr #10 │ │ │ │ - subseq sp, pc, r6, asr #31 │ │ │ │ - subseq lr, sp, r0, lsr #6 │ │ │ │ + subseq sp, pc, lr, asr #31 │ │ │ │ + subseq lr, sp, r8, lsr #6 │ │ │ │ rsbeq lr, r8, r6, lsr sl │ │ │ │ - subseq sp, pc, sl, lsl #31 │ │ │ │ - subseq lr, sp, r4, ror #5 │ │ │ │ + @ instruction: 0x005fdf92 │ │ │ │ + subseq lr, sp, ip, ror #5 │ │ │ │ @ instruction: 0xfffff34f │ │ │ │ @ instruction: 0xfffff305 │ │ │ │ - subseq sp, pc, sl, asr #30 │ │ │ │ - subseq lr, sp, r6, lsr #5 │ │ │ │ - subseq sp, pc, r0, lsr pc @ │ │ │ │ - subseq lr, sp, ip, lsl #5 │ │ │ │ - subseq lr, pc, r0, lsl r0 @ │ │ │ │ - subseq r1, pc, r6, lsl r0 @ │ │ │ │ - subseq lr, pc, r8 │ │ │ │ - subseq lr, pc, r4, asr #32 │ │ │ │ - subseq sp, pc, r0, asr #29 │ │ │ │ - subseq lr, sp, ip, lsl r2 │ │ │ │ - subseq sp, pc, r6, lsr #29 │ │ │ │ - subseq lr, sp, r2, lsl #4 │ │ │ │ - subseq r1, pc, r8, asr #32 │ │ │ │ - subseq lr, pc, r6 │ │ │ │ - subseq sp, pc, r2, ror #28 │ │ │ │ - ldrheq lr, [sp], #-30 @ 0xffffffe2 │ │ │ │ - subseq r1, pc, r8, asr #15 │ │ │ │ - subseq sp, pc, r6, ror #31 │ │ │ │ - subseq sp, pc, lr, lsl lr @ │ │ │ │ - subseq lr, sp, sl, ror r1 │ │ │ │ - subseq sp, pc, r0, lsl #28 │ │ │ │ - subseq lr, sp, sl, asr r1 │ │ │ │ - subseq r0, pc, ip, asr #30 │ │ │ │ - subseq sp, pc, r2, lsr #31 │ │ │ │ - ldrheq sp, [pc], #-218 @ │ │ │ │ - subseq lr, sp, r6, lsl r1 │ │ │ │ - subseq sp, pc, lr, ror pc @ │ │ │ │ - subseq r0, pc, r0, asr lr @ │ │ │ │ - subseq sp, pc, r0, ror sp @ │ │ │ │ - subseq lr, sp, ip, asr #1 │ │ │ │ - ldrsbeq r1, [pc], #-232 @ │ │ │ │ subseq sp, pc, r2, asr pc @ │ │ │ │ - subseq sp, pc, lr, lsr #26 │ │ │ │ - subseq lr, sp, sl, lsl #1 │ │ │ │ - ldrheq r2, [pc], #-14 @ │ │ │ │ - subseq sp, pc, r0, asr #30 │ │ │ │ - ldrsheq sp, [pc], #-196 @ │ │ │ │ - subseq lr, sp, r0, asr r0 │ │ │ │ - subseq r2, pc, r0, ror #1 │ │ │ │ - subseq sp, pc, r6, lsr #30 │ │ │ │ - ldrheq sp, [pc], #-198 @ │ │ │ │ - subseq lr, sp, r2, lsl r0 │ │ │ │ - subseq r2, pc, sl, ror r1 @ │ │ │ │ - ldrsheq sp, [pc], #-232 @ │ │ │ │ - subseq sp, pc, lr, ror #24 │ │ │ │ - subseq sp, sp, sl, asr #31 │ │ │ │ - @ instruction: 0x005f6c94 │ │ │ │ - subseq sp, pc, r6, ror #29 │ │ │ │ - subseq sp, pc, sl, lsr #24 │ │ │ │ - subseq sp, sp, r6, lsl #31 │ │ │ │ - subseq sp, pc, ip, asr #29 │ │ │ │ - subseq sp, pc, sl, lsl #30 │ │ │ │ - subseq sp, pc, r4, ror #23 │ │ │ │ - subseq sp, sp, r0, asr #30 │ │ │ │ + subseq lr, sp, lr, lsr #5 │ │ │ │ + subseq sp, pc, r8, lsr pc @ │ │ │ │ + @ instruction: 0x005de294 │ │ │ │ + subseq lr, pc, r8, lsl r0 @ │ │ │ │ + subseq r1, pc, lr, lsl r0 @ │ │ │ │ + subseq lr, pc, r0, lsl r0 @ │ │ │ │ + subseq lr, pc, ip, asr #32 │ │ │ │ + subseq sp, pc, r8, asr #29 │ │ │ │ + subseq lr, sp, r4, lsr #4 │ │ │ │ + subseq sp, pc, lr, lsr #29 │ │ │ │ + subseq lr, sp, sl, lsl #4 │ │ │ │ + subseq r1, pc, r0, asr r0 @ │ │ │ │ + subseq lr, pc, lr │ │ │ │ + subseq sp, pc, sl, ror #28 │ │ │ │ + subseq lr, sp, r6, asr #3 │ │ │ │ + ldrsbeq r1, [pc], #-112 @ │ │ │ │ + subseq sp, pc, lr, ror #31 │ │ │ │ + subseq sp, pc, r6, lsr #28 │ │ │ │ + subseq lr, sp, r2, lsl #3 │ │ │ │ + subseq sp, pc, r8, lsl #28 │ │ │ │ + subseq lr, sp, r2, ror #2 │ │ │ │ + subseq r0, pc, r4, asr pc @ │ │ │ │ + subseq sp, pc, sl, lsr #31 │ │ │ │ + subseq sp, pc, r2, asr #27 │ │ │ │ + subseq lr, sp, lr, lsl r1 │ │ │ │ + subseq sp, pc, r6, lsl #31 │ │ │ │ + subseq r0, pc, r8, asr lr @ │ │ │ │ + subseq sp, pc, r8, ror sp @ │ │ │ │ + ldrsbeq lr, [sp], #-4 │ │ │ │ + subseq r1, pc, r0, ror #29 │ │ │ │ + subseq sp, pc, sl, asr pc @ │ │ │ │ + subseq sp, pc, r6, lsr sp @ │ │ │ │ + @ instruction: 0x005de092 │ │ │ │ + subseq r2, pc, r6, asr #1 │ │ │ │ + subseq sp, pc, r8, asr #30 │ │ │ │ + ldrsheq sp, [pc], #-204 @ │ │ │ │ + subseq lr, sp, r8, asr r0 │ │ │ │ + subseq r2, pc, r8, ror #1 │ │ │ │ + subseq sp, pc, lr, lsr #30 │ │ │ │ + ldrheq sp, [pc], #-206 @ │ │ │ │ + subseq lr, sp, sl, lsl r0 │ │ │ │ + subseq r2, pc, r2, lsl #3 │ │ │ │ + subseq sp, pc, r0, lsl #30 │ │ │ │ + subseq sp, pc, r6, ror ip @ │ │ │ │ + ldrsbeq sp, [sp], #-242 @ 0xffffff0e │ │ │ │ + @ instruction: 0x005f6c9c │ │ │ │ + subseq sp, pc, lr, ror #29 │ │ │ │ + subseq sp, pc, r2, lsr ip @ │ │ │ │ + subseq sp, sp, lr, lsl #31 │ │ │ │ + ldrsbeq sp, [pc], #-228 @ │ │ │ │ + subseq sp, pc, r2, lsl pc @ │ │ │ │ + subseq sp, pc, ip, ror #23 │ │ │ │ + subseq sp, sp, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed676e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -521187,16 +521187,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 6, cr15, [r8], #-28 @ 0xffffffe4 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6074478 │ │ │ │ blls 28f9e4 >::_M_default_append(unsigned int)@@Base+0xa0e0> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq sp, pc, ip, ror #20 │ │ │ │ - subseq sp, sp, r8, asr #27 │ │ │ │ + subseq sp, pc, r4, ror sl @ │ │ │ │ + ldrsbeq sp, [sp], #-208 @ 0xffffff30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed67730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf9b0f21a │ │ │ │ strmi r6, [r1], -r3, lsl #16 │ │ │ │ @@ -521224,18 +521224,18 @@ │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf607300c │ │ │ │ stmdami r7, {r0, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ stc2l 6, cr15, [r8], #28 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - subseq sp, pc, r2, lsr #26 │ │ │ │ - subseq sp, sp, r2, asr sp │ │ │ │ - subseq sp, pc, r2, lsl #26 │ │ │ │ - subseq sp, sp, r2, lsr sp │ │ │ │ + subseq sp, pc, sl, lsr #26 │ │ │ │ + subseq sp, sp, sl, asr sp │ │ │ │ + subseq sp, pc, sl, lsl #26 │ │ │ │ + subseq sp, sp, sl, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed677cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 754574 │ │ │ │ blmi 77c7e8 │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ ldmpl r3, {r3, r9, sl, lr}^ │ │ │ │ @@ -521255,15 +521255,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r4, r1 │ │ │ │ @ instruction: 0xf601bd10 │ │ │ │ svclt 0x0000e93a │ │ │ │ rsbeq lr, r8, r2, lsr #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrheq sp, [pc], #-204 @ │ │ │ │ + subseq sp, pc, r4, asr #25 │ │ │ │ strdeq lr, [r8], #-48 @ 0xffffffd0 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed67840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi f94568 │ │ │ │ blmi fbc870 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -521318,18 +521318,18 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ ldc2 6, cr15, [r2], #-28 @ 0xffffffe4 │ │ │ │ ldrb r9, [r3, r5, lsl #22] │ │ │ │ ldm ip!, {r0, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbeq lr, r8, lr, lsr #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq lr, r8, r4, lsr r3 │ │ │ │ - ldrheq sp, [pc], #-178 @ │ │ │ │ - subseq sp, sp, r2, ror #23 │ │ │ │ - @ instruction: 0x005fdb96 │ │ │ │ - subseq sp, sp, r6, asr #23 │ │ │ │ + ldrheq sp, [pc], #-186 @ │ │ │ │ + subseq sp, sp, sl, ror #23 │ │ │ │ + @ instruction: 0x005fdb9e │ │ │ │ + subseq sp, sp, lr, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed67944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 165464c │ │ │ │ blmi 167c984 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -521409,32 +521409,32 @@ │ │ │ │ ldmdami r7, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6074478 │ │ │ │ @ instruction: 0xe7adfb79 │ │ │ │ stmda r4, {r0, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbeq lr, r8, sl, lsr #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq sp, pc, r0, asr fp @ │ │ │ │ + subseq sp, pc, r8, asr fp @ │ │ │ │ @ instruction: 0xfffffeb5 │ │ │ │ - subseq sp, pc, r0, asr #22 │ │ │ │ - @ instruction: 0x005d9c9e │ │ │ │ + subseq sp, pc, r8, asr #22 │ │ │ │ + subseq r9, sp, r6, lsr #25 │ │ │ │ andeq r0, r0, r7, lsl r1 │ │ │ │ - subseq sp, pc, r6, asr #21 │ │ │ │ - ldrsheq sp, [sp], #-166 @ 0xffffff5a │ │ │ │ + subseq sp, pc, lr, asr #21 │ │ │ │ + ldrsheq sp, [sp], #-174 @ 0xffffff52 │ │ │ │ rsbeq lr, r8, r0, lsl r2 │ │ │ │ - @ instruction: 0x005fda96 │ │ │ │ - subseq sp, sp, r6, asr #21 │ │ │ │ + @ instruction: 0x005fda9e │ │ │ │ + subseq sp, sp, lr, asr #21 │ │ │ │ @ instruction: 0xfffffda1 │ │ │ │ - subseq sp, pc, ip, ror #20 │ │ │ │ - @ instruction: 0x005dda9c │ │ │ │ + subseq sp, pc, r4, ror sl @ │ │ │ │ + subseq sp, sp, r4, lsr #21 │ │ │ │ @ instruction: 0xfffffcdb │ │ │ │ - subseq sp, pc, r2, asr #20 │ │ │ │ - subseq sp, sp, r2, ror sl │ │ │ │ - subseq sp, pc, r6, lsr #20 │ │ │ │ - subseq sp, sp, r4, asr sl │ │ │ │ + subseq sp, pc, sl, asr #20 │ │ │ │ + subseq sp, sp, sl, ror sl │ │ │ │ + subseq sp, pc, lr, lsr #20 │ │ │ │ + subseq sp, sp, ip, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed67ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff24f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -521443,16 +521443,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf607300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx ece136 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - @ instruction: 0x005fd996 │ │ │ │ - subseq sp, sp, r6, asr #19 │ │ │ │ + @ instruction: 0x005fd99e │ │ │ │ + subseq sp, sp, lr, asr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed7353c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @@ -521522,20 +521522,20 @@ │ │ │ │ @ instruction: 0xf9dcf607 │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6074478 │ │ │ │ blls 28f4ac >::_M_default_append(unsigned int)@@Base+0x9ba8> │ │ │ │ stmdavs r0!, {r0, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ vmin.u d20, d11, d25 │ │ │ │ @ instruction: 0xe777fdfb │ │ │ │ - ldrsbeq sp, [pc], #-142 @ │ │ │ │ - subseq sp, sp, lr, lsl #18 │ │ │ │ - subseq sp, pc, sl, lsl #17 │ │ │ │ - ldrheq sp, [sp], #-138 @ 0xffffff76 │ │ │ │ - subseq sp, pc, r0, ror #16 │ │ │ │ - @ instruction: 0x005dd890 │ │ │ │ + subseq sp, pc, r6, ror #17 │ │ │ │ + subseq sp, sp, r6, lsl r9 │ │ │ │ + @ instruction: 0x005fd892 │ │ │ │ + subseq sp, sp, r2, asr #17 │ │ │ │ + subseq sp, pc, r8, ror #16 │ │ │ │ + @ instruction: 0x005dd898 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed73688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @@ -521606,20 +521606,20 @@ │ │ │ │ @ instruction: 0xf934f607 │ │ │ │ stmdbls r1, {r1, r3, fp, lr} │ │ │ │ @ instruction: 0xf6074478 │ │ │ │ blls 28f35c >::_M_default_append(unsigned int)@@Base+0x9a58> │ │ │ │ stmdavs r0!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vmin.u d20, d11, d25 │ │ │ │ @ instruction: 0xe775fd53 │ │ │ │ - subseq sp, pc, lr, lsl #15 │ │ │ │ - ldrheq sp, [sp], #-126 @ 0xffffff82 │ │ │ │ - subseq sp, pc, sl, lsr r7 @ │ │ │ │ - subseq sp, sp, sl, ror #14 │ │ │ │ - subseq sp, pc, r0, lsl r7 @ │ │ │ │ - subseq sp, sp, r0, asr #14 │ │ │ │ + @ instruction: 0x005fd796 │ │ │ │ + subseq sp, sp, r6, asr #15 │ │ │ │ + subseq sp, pc, r2, asr #14 │ │ │ │ + subseq sp, sp, r2, ror r7 │ │ │ │ + subseq sp, pc, r8, lsl r7 @ │ │ │ │ + subseq sp, sp, r8, asr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed67dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmax.s16 d4, d9, d14 │ │ │ │ stmdbvs r3, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -521674,18 +521674,18 @@ │ │ │ │ ldrbtmi r0, [fp], #-304 @ 0xfffffed0 │ │ │ │ blx 164e4b8 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ cmnvs r3, #34603008 @ 0x2100000 │ │ │ │ ldc2l 2, cr15, [r8, #100]! @ 0x64 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - subseq sp, pc, sl, ror #13 │ │ │ │ - subseq sp, pc, ip, asr #13 │ │ │ │ - subseq sp, pc, sl, lsl #13 │ │ │ │ - subseq sp, pc, sl, asr #12 │ │ │ │ + ldrsheq sp, [pc], #-98 @ │ │ │ │ + ldrsbeq sp, [pc], #-100 @ │ │ │ │ + @ instruction: 0x005fd692 │ │ │ │ + subseq sp, pc, r2, asr r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed67ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ vmax.s16 d4, d9, d12 │ │ │ │ @ instruction: 0x4601fddf │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -521719,15 +521719,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf600bd30 │ │ │ │ svclt 0x0000ed9a │ │ │ │ rsbeq sp, r8, sl, ror #25 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrheq sp, [pc], #-86 @ │ │ │ │ + ldrheq sp, [pc], #-94 @ │ │ │ │ strhteq sp, [r8], #-192 @ 0xffffff40 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed67f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmax.s16 d4, d9, d14 │ │ │ │ @@ -521785,18 +521785,18 @@ │ │ │ │ adcvs r4, r3, #40, 12 @ 0x2800000 │ │ │ │ cmnvs r3, r3, lsr #8 │ │ │ │ vcgt.u32 q3, , │ │ │ │ ldrtmi pc, [r0], -r3, lsl #16 @ │ │ │ │ vmax.s16 d4, d9, d17 │ │ │ │ andcs pc, r1, r9, lsl sp @ │ │ │ │ ldcllt 0, cr11, [r0, #-16]! │ │ │ │ - subseq sp, pc, lr, lsr r5 @ │ │ │ │ - subseq sp, pc, lr, lsl r5 @ │ │ │ │ - ldrsbeq sp, [pc], #-74 @ │ │ │ │ - @ instruction: 0x005fd49c │ │ │ │ + subseq sp, pc, r6, asr #10 │ │ │ │ + subseq sp, pc, r6, lsr #10 │ │ │ │ + subseq sp, pc, r2, ror #9 │ │ │ │ + subseq sp, pc, r4, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed68090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r8, lsl #12 │ │ │ │ stc2 2, cr15, [r0, #-100] @ 0xffffff9c │ │ │ │ strcs r4, [r0, #-1540] @ 0xfffff9fc │ │ │ │ @@ -521819,16 +521819,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ @ instruction: 0x63256125 │ │ │ │ movwcs lr, #35268 @ 0x89c4 │ │ │ │ movwcs lr, #59844 @ 0xe9c4 │ │ │ │ ldc2l 2, cr15, [r4], {25} │ │ │ │ ldcllt 6, cr4, [r8, #192]! @ 0xc0 │ │ │ │ - subseq sp, pc, sl, lsr r4 @ │ │ │ │ - ldrsheq sp, [sp], #-62 @ 0xffffffc2 │ │ │ │ + subseq sp, pc, r2, asr #8 │ │ │ │ + subseq sp, sp, r6, lsl #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4cc3c8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ mcr 0, 0, fp, cr10, cr1, {4} │ │ │ │ @ instruction: 0x46053a10 │ │ │ │ @@ -522467,25 +522467,25 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf606300c │ │ │ │ stmdami lr, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6064478 │ │ │ │ ldrb pc, [r3, pc, lsr #22] @ │ │ │ │ andeq r0, r0, r7, lsr #8 │ │ │ │ - subseq ip, pc, r6, lsr #27 │ │ │ │ - subseq ip, pc, r0, ror #22 │ │ │ │ - subseq ip, pc, r8, ror sl @ │ │ │ │ - subseq ip, pc, r4, asr sl @ │ │ │ │ - subseq ip, sp, r6, lsl sl │ │ │ │ - subseq ip, pc, r2, lsr sl @ │ │ │ │ - ldrsheq ip, [sp], #-148 @ 0xffffff6c │ │ │ │ - subseq ip, pc, r8, lsl sl @ │ │ │ │ - ldrsbeq ip, [sp], #-154 @ 0xffffff66 │ │ │ │ - ldrsheq ip, [pc], #-158 @ │ │ │ │ - subseq ip, sp, r0, asr #19 │ │ │ │ + subseq ip, pc, lr, lsr #27 │ │ │ │ + subseq ip, pc, r8, ror #22 │ │ │ │ + subseq ip, pc, r0, lsl #21 │ │ │ │ + subseq ip, pc, ip, asr sl @ │ │ │ │ + subseq ip, sp, lr, lsl sl │ │ │ │ + subseq ip, pc, sl, lsr sl @ │ │ │ │ + ldrsheq ip, [sp], #-156 @ 0xffffff64 │ │ │ │ + subseq ip, pc, r0, lsr #20 │ │ │ │ + subseq ip, sp, r2, ror #19 │ │ │ │ + subseq ip, pc, r6, lsl #20 │ │ │ │ + subseq ip, sp, r8, asr #19 │ │ │ │ ldrsbtcs pc, [r0], r0 @ │ │ │ │ ldrsbtcc pc, [r0], r1 @ │ │ │ │ @ instruction: 0xf8d2b530 │ │ │ │ @ instruction: 0xf8d350d4 │ │ │ │ ssatmi r4, #15, r4, asr #1 │ │ │ │ svclt 0x00a842a5 │ │ │ │ @ instruction: 0xf1be46a6 │ │ │ │ @@ -522734,15 +522734,15 @@ │ │ │ │ bls 3891f4 │ │ │ │ @ instruction: 0xf1a2469e │ │ │ │ andcs r0, r0, #4, 24 @ 0x400 │ │ │ │ svclt 0x0000e023 │ │ │ │ ... │ │ │ │ rsbeq sp, r8, ip, lsr r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq ip, pc, r8, lsl #18 │ │ │ │ + subseq ip, pc, r0, lsl r9 @ │ │ │ │ @ instruction: 0x011df890 │ │ │ │ strle r0, [pc], #-1792 @ 211d60 │ │ │ │ bmi fe64d580 │ │ │ │ blvs 24d3e0 │ │ │ │ biceq lr, r3, #5120 @ 0x1400 │ │ │ │ blvc ffc0d850 │ │ │ │ blvc 3cd610 │ │ │ │ @@ -523179,38 +523179,38 @@ │ │ │ │ ldrbtmi r6, [r8], #-418 @ 0xfffffe5e │ │ │ │ @ instruction: 0xf605300c │ │ │ │ ldmdami fp, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ ldc2 6, cr15, [lr, #20] │ │ │ │ @ instruction: 0xf5ffe6b0 │ │ │ │ svclt 0x0000ea2a │ │ │ │ - subseq ip, pc, ip, lsl #3 │ │ │ │ + @ instruction: 0x005fc194 │ │ │ │ rsbeq ip, r8, r4, asr r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq ip, pc, r0, lsr r0 @ │ │ │ │ - subseq fp, pc, lr, asr #31 │ │ │ │ - @ instruction: 0x005dbf90 │ │ │ │ - ldrheq fp, [pc], #-240 @ │ │ │ │ - subseq fp, sp, r2, ror pc │ │ │ │ - @ instruction: 0x005fbf96 │ │ │ │ - subseq fp, sp, r8, asr pc │ │ │ │ - subseq fp, pc, ip, ror pc @ │ │ │ │ - subseq fp, sp, lr, lsr pc │ │ │ │ - subseq fp, pc, r2, ror #30 │ │ │ │ - subseq fp, sp, r4, lsr #30 │ │ │ │ - subseq fp, pc, r8, asr #30 │ │ │ │ - subseq fp, sp, sl, lsl #30 │ │ │ │ - subseq fp, pc, lr, lsr #30 │ │ │ │ - ldrsheq fp, [sp], #-224 @ 0xffffff20 │ │ │ │ - subseq fp, pc, r4, lsl pc @ │ │ │ │ - ldrsbeq fp, [sp], #-230 @ 0xffffff1a │ │ │ │ - ldrsheq fp, [pc], #-230 @ │ │ │ │ - ldrheq fp, [sp], #-234 @ 0xffffff16 │ │ │ │ - ldrsbeq fp, [pc], #-234 @ │ │ │ │ - @ instruction: 0x005dbe9e │ │ │ │ + subseq ip, pc, r8, lsr r0 @ │ │ │ │ + ldrsbeq fp, [pc], #-246 @ │ │ │ │ + @ instruction: 0x005dbf98 │ │ │ │ + ldrheq fp, [pc], #-248 @ │ │ │ │ + subseq fp, sp, sl, ror pc │ │ │ │ + @ instruction: 0x005fbf9e │ │ │ │ + subseq fp, sp, r0, ror #30 │ │ │ │ + subseq fp, pc, r4, lsl #31 │ │ │ │ + subseq fp, sp, r6, asr #30 │ │ │ │ + subseq fp, pc, sl, ror #30 │ │ │ │ + subseq fp, sp, ip, lsr #30 │ │ │ │ + subseq fp, pc, r0, asr pc @ │ │ │ │ + subseq fp, sp, r2, lsl pc │ │ │ │ + subseq fp, pc, r6, lsr pc @ │ │ │ │ + ldrsheq fp, [sp], #-232 @ 0xffffff18 │ │ │ │ + subseq fp, pc, ip, lsl pc @ │ │ │ │ + ldrsbeq fp, [sp], #-238 @ 0xffffff12 │ │ │ │ + ldrsheq fp, [pc], #-238 @ │ │ │ │ + subseq fp, sp, r2, asr #29 │ │ │ │ + subseq fp, pc, r2, ror #29 │ │ │ │ + subseq fp, sp, r6, lsr #29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2cd968 >::_M_default_append(unsigned int)@@Base+0x48064> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ blcs 185083c │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @@ -523938,67 +523938,67 @@ │ │ │ │ stmdbls r6, {r1, r3, r4, r5, fp, lr} │ │ │ │ @ instruction: 0xf6044478 │ │ │ │ blls 3d2ee8 │ │ │ │ blt 1d11014 │ │ │ │ rsbeq ip, r8, r4, lsr r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq ip, r8, r6, lsl #10 │ │ │ │ - subseq fp, pc, r8, lsr sp @ │ │ │ │ - ldrsheq fp, [sp], #-202 @ 0xffffff36 │ │ │ │ - ldrsheq fp, [pc], #-204 @ │ │ │ │ - ldrheq fp, [sp], #-206 @ 0xffffff32 │ │ │ │ - subseq fp, pc, r8, lsr ip @ │ │ │ │ - ldrsheq fp, [sp], #-186 @ 0xffffff46 │ │ │ │ - subseq fp, pc, r6, lsl ip @ │ │ │ │ - ldrsbeq fp, [sp], #-184 @ 0xffffff48 │ │ │ │ - subseq fp, pc, lr, asr #23 │ │ │ │ - subseq fp, pc, ip, lsr #21 │ │ │ │ - subseq fp, pc, r0, lsl r9 @ │ │ │ │ - subseq fp, pc, ip, lsl #18 │ │ │ │ - subseq fp, sp, lr, asr #17 │ │ │ │ - ldrheq fp, [pc], #-142 @ │ │ │ │ - subseq fp, pc, r8, lsr #15 │ │ │ │ - subseq fp, sp, r8, ror #14 │ │ │ │ - subseq fp, pc, sl, lsl #15 │ │ │ │ - subseq fp, sp, sl, asr #14 │ │ │ │ - subseq fp, pc, lr, lsr #13 │ │ │ │ - subseq fp, sp, r0, ror r6 │ │ │ │ - subseq fp, pc, lr, lsl #13 │ │ │ │ - subseq fp, sp, r0, asr r6 │ │ │ │ - subseq fp, pc, r8, lsr r6 @ │ │ │ │ - ldrsheq fp, [sp], #-90 @ 0xffffffa6 │ │ │ │ - ldrsbeq fp, [pc], #-84 @ │ │ │ │ - @ instruction: 0x005db598 │ │ │ │ - ldrheq fp, [pc], #-86 @ │ │ │ │ - subseq fp, sp, r8, ror r5 │ │ │ │ - @ instruction: 0x005fb598 │ │ │ │ - subseq fp, sp, ip, asr r5 │ │ │ │ - subseq fp, pc, r6, lsl r5 @ │ │ │ │ - ldrsbeq fp, [sp], #-74 @ 0xffffffb6 │ │ │ │ - ldrsheq fp, [pc], #-74 @ │ │ │ │ - subseq fp, pc, sl, lsr #9 │ │ │ │ - subseq fp, sp, lr, ror #8 │ │ │ │ - subseq fp, pc, sl, lsl #9 │ │ │ │ - subseq fp, sp, lr, asr #8 │ │ │ │ - subseq fp, pc, ip, lsr r4 @ │ │ │ │ - subseq fp, sp, r0, lsl #8 │ │ │ │ - subseq fp, pc, lr, lsl r4 @ │ │ │ │ - subseq fp, sp, r0, ror #7 │ │ │ │ - subseq fp, pc, r0, lsl #8 │ │ │ │ - subseq fp, sp, r4, asr #7 │ │ │ │ - ldrsbeq fp, [pc], #-52 @ │ │ │ │ - @ instruction: 0x005db398 │ │ │ │ - ldrheq fp, [pc], #-52 @ │ │ │ │ - subseq fp, sp, r8, ror r3 │ │ │ │ - subseq fp, pc, r0, lsl #7 │ │ │ │ - subseq fp, sp, r4, asr #6 │ │ │ │ - subseq fp, pc, r8, lsr #6 │ │ │ │ - subseq fp, sp, ip, ror #5 │ │ │ │ - subseq fp, pc, r8, lsl #6 │ │ │ │ - subseq fp, sp, ip, asr #5 │ │ │ │ + subseq fp, pc, r0, asr #26 │ │ │ │ + subseq fp, sp, r2, lsl #26 │ │ │ │ + subseq fp, pc, r4, lsl #26 │ │ │ │ + subseq fp, sp, r6, asr #25 │ │ │ │ + subseq fp, pc, r0, asr #24 │ │ │ │ + subseq fp, sp, r2, lsl #24 │ │ │ │ + subseq fp, pc, lr, lsl ip @ │ │ │ │ + subseq fp, sp, r0, ror #23 │ │ │ │ + ldrsbeq fp, [pc], #-182 @ │ │ │ │ + ldrheq fp, [pc], #-164 @ │ │ │ │ + subseq fp, pc, r8, lsl r9 @ │ │ │ │ + subseq fp, pc, r4, lsl r9 @ │ │ │ │ + ldrsbeq fp, [sp], #-134 @ 0xffffff7a │ │ │ │ + subseq fp, pc, r6, asr #17 │ │ │ │ + ldrheq fp, [pc], #-112 @ │ │ │ │ + subseq fp, sp, r0, ror r7 │ │ │ │ + @ instruction: 0x005fb792 │ │ │ │ + subseq fp, sp, r2, asr r7 │ │ │ │ + ldrheq fp, [pc], #-102 @ │ │ │ │ + subseq fp, sp, r8, ror r6 │ │ │ │ + @ instruction: 0x005fb696 │ │ │ │ + subseq fp, sp, r8, asr r6 │ │ │ │ + subseq fp, pc, r0, asr #12 │ │ │ │ + subseq fp, sp, r2, lsl #12 │ │ │ │ + ldrsbeq fp, [pc], #-92 @ │ │ │ │ + subseq fp, sp, r0, lsr #11 │ │ │ │ + ldrheq fp, [pc], #-94 @ │ │ │ │ + subseq fp, sp, r0, lsl #11 │ │ │ │ + subseq fp, pc, r0, lsr #11 │ │ │ │ + subseq fp, sp, r4, ror #10 │ │ │ │ + subseq fp, pc, lr, lsl r5 @ │ │ │ │ + subseq fp, sp, r2, ror #9 │ │ │ │ + subseq fp, pc, r2, lsl #10 │ │ │ │ + ldrheq fp, [pc], #-66 @ │ │ │ │ + subseq fp, sp, r6, ror r4 │ │ │ │ + @ instruction: 0x005fb492 │ │ │ │ + subseq fp, sp, r6, asr r4 │ │ │ │ + subseq fp, pc, r4, asr #8 │ │ │ │ + subseq fp, sp, r8, lsl #8 │ │ │ │ + subseq fp, pc, r6, lsr #8 │ │ │ │ + subseq fp, sp, r8, ror #7 │ │ │ │ + subseq fp, pc, r8, lsl #8 │ │ │ │ + subseq fp, sp, ip, asr #7 │ │ │ │ + ldrsbeq fp, [pc], #-60 @ │ │ │ │ + subseq fp, sp, r0, lsr #7 │ │ │ │ + ldrheq fp, [pc], #-60 @ │ │ │ │ + subseq fp, sp, r0, lsl #7 │ │ │ │ + subseq fp, pc, r8, lsl #7 │ │ │ │ + subseq fp, sp, ip, asr #6 │ │ │ │ + subseq fp, pc, r0, lsr r3 @ │ │ │ │ + ldrsheq fp, [sp], #-36 @ 0xffffffdc │ │ │ │ + subseq fp, pc, r0, lsl r3 @ │ │ │ │ + ldrsbeq fp, [sp], #-36 @ 0xffffffdc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed6a300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff0d6fe8 │ │ │ │ blmi ff0ff340 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -524183,57 +524183,57 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 6, cr15, [ip, #16] │ │ │ │ @ instruction: 0xf5fee6dd │ │ │ │ svclt 0x0000ea58 │ │ │ │ ... │ │ │ │ rsbeq fp, r8, lr, ror #17 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq fp, pc, r6, asr #3 │ │ │ │ + subseq fp, pc, lr, asr #3 │ │ │ │ @ instruction: 0xfffff36b │ │ │ │ - subseq fp, pc, r0, lsl r2 @ │ │ │ │ - subseq fp, pc, lr, asr r2 @ │ │ │ │ + subseq fp, pc, r8, lsl r2 @ │ │ │ │ + subseq fp, pc, r6, ror #4 │ │ │ │ andeq r0, r0, r7, lsr #6 │ │ │ │ - subseq fp, pc, r8, ror r1 @ │ │ │ │ - subseq fp, sp, ip, lsr r1 │ │ │ │ + subseq fp, pc, r0, lsl #3 │ │ │ │ + subseq fp, sp, r4, asr #2 │ │ │ │ rsbeq fp, r8, r6, asr r8 │ │ │ │ - subseq fp, pc, r4, asr #2 │ │ │ │ - subseq fp, sp, r8, lsl #2 │ │ │ │ + subseq fp, pc, ip, asr #2 │ │ │ │ + subseq fp, sp, r0, lsl r1 │ │ │ │ @ instruction: 0xffffdb1b │ │ │ │ @ instruction: 0xffffdc95 │ │ │ │ - subseq fp, pc, r6, lsl #2 │ │ │ │ - subseq fp, sp, sl, asr #1 │ │ │ │ - subseq fp, pc, ip, ror #1 │ │ │ │ - ldrheq fp, [sp], #-0 │ │ │ │ + subseq fp, pc, lr, lsl #2 │ │ │ │ + ldrsbeq fp, [sp], #-2 │ │ │ │ + ldrsheq fp, [pc], #-4 @ │ │ │ │ + ldrheq fp, [sp], #-8 │ │ │ │ @ instruction: 0xffffdb3f │ │ │ │ @ instruction: 0xffffda81 │ │ │ │ - subseq fp, pc, lr, lsr #1 │ │ │ │ - subseq fp, sp, r2, ror r0 │ │ │ │ - @ instruction: 0x005fb094 │ │ │ │ - subseq fp, sp, r8, asr r0 │ │ │ │ + ldrheq fp, [pc], #-6 @ │ │ │ │ + subseq fp, sp, sl, ror r0 │ │ │ │ + @ instruction: 0x005fb09c │ │ │ │ + subseq fp, sp, r0, rrx │ │ │ │ @ instruction: 0xffffd933 │ │ │ │ - subseq fp, pc, r8, rrx │ │ │ │ - subseq fp, sp, ip, lsr #32 │ │ │ │ + subseq fp, pc, r0, ror r0 @ │ │ │ │ + subseq fp, sp, r4, lsr r0 │ │ │ │ + subseq fp, pc, r4, lsl r1 @ │ │ │ │ + subseq fp, pc, r6, asr #2 │ │ │ │ + subseq fp, pc, r6, lsr r0 @ │ │ │ │ + ldrsheq sl, [sp], #-250 @ 0xffffff06 │ │ │ │ + subseq fp, pc, r8, lsl r0 @ │ │ │ │ + ldrsbeq sl, [sp], #-250 @ 0xffffff06 │ │ │ │ subseq fp, pc, ip, lsl #2 │ │ │ │ - subseq fp, pc, lr, lsr r1 @ │ │ │ │ - subseq fp, pc, lr, lsr #32 │ │ │ │ - ldrsheq sl, [sp], #-242 @ 0xffffff0e │ │ │ │ - subseq fp, pc, r0, lsl r0 @ │ │ │ │ - ldrsbeq sl, [sp], #-242 @ 0xffffff0e │ │ │ │ - subseq fp, pc, r4, lsl #2 │ │ │ │ - subseq fp, pc, r4, ror #2 │ │ │ │ - subseq sl, pc, ip, asr #31 │ │ │ │ - @ instruction: 0x005daf90 │ │ │ │ - subseq fp, pc, r0, lsr r1 @ │ │ │ │ - subseq fp, pc, lr, asr r1 @ │ │ │ │ - subseq sl, pc, ip, ror pc @ │ │ │ │ - subseq sl, sp, r0, asr #30 │ │ │ │ - subseq fp, pc, ip, asr #2 │ │ │ │ - ldrheq fp, [pc], #-18 @ │ │ │ │ - subseq sl, pc, r6, lsr pc @ │ │ │ │ - ldrsheq sl, [sp], #-234 @ 0xffffff16 │ │ │ │ + subseq fp, pc, ip, ror #2 │ │ │ │ + ldrsbeq sl, [pc], #-244 @ │ │ │ │ + @ instruction: 0x005daf98 │ │ │ │ + subseq fp, pc, r8, lsr r1 @ │ │ │ │ + subseq fp, pc, r6, ror #2 │ │ │ │ + subseq sl, pc, r4, lsl #31 │ │ │ │ + subseq sl, sp, r8, asr #30 │ │ │ │ + subseq fp, pc, r4, asr r1 @ │ │ │ │ + ldrheq fp, [pc], #-26 @ │ │ │ │ + subseq sl, pc, lr, lsr pc @ │ │ │ │ + subseq sl, sp, r2, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed6a6b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 0, pc, cr14, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -524243,16 +524243,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 6, cr15, [r2], {4} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf6044478 │ │ │ │ blls 292a18 >::_M_default_append(unsigned int)@@Base+0xd114> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq sl, pc, r8, lsr lr @ │ │ │ │ - ldrsheq sl, [sp], #-220 @ 0xffffff24 │ │ │ │ + subseq sl, pc, r0, asr #28 │ │ │ │ + subseq sl, sp, r4, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed6a6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ vmax.s16 d4, d7, d12 │ │ │ │ andls pc, r3, r9, asr #19 │ │ │ │ @@ -524262,15 +524262,15 @@ │ │ │ │ ldrbtmi r3, [fp], #-662 @ 0xfffffd6a │ │ │ │ andscs r9, r0, #0, 4 │ │ │ │ cdp2 6, 1, cr15, cr0, cr1, {0} │ │ │ │ tstcs r8, r0, lsr #12 │ │ │ │ @ instruction: 0xf9d6f217 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - subseq fp, pc, r6, rrx │ │ │ │ + subseq fp, pc, lr, rrx │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed6a744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r6, lsl #12 │ │ │ │ vmax.s16 d4, d7, d13 │ │ │ │ andcs pc, r0, #2703360 @ 0x294000 │ │ │ │ @@ -524336,22 +524336,22 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ff850e5e │ │ │ │ @ instruction: 0xf04f480b │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 6, cr15, [r2], {4} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e7ae │ │ │ │ - subseq fp, pc, r8 │ │ │ │ - subseq lr, sp, r4, lsr #24 │ │ │ │ - subseq sp, sp, r0, lsl #6 │ │ │ │ - subseq sl, sp, r0, asr pc │ │ │ │ - subseq r7, sp, ip, asr r3 │ │ │ │ - ldrsbeq pc, [sp], #-60 @ 0xffffffc4 @ │ │ │ │ - subseq sl, pc, r0, ror #30 │ │ │ │ - subseq sl, sp, r6, lsl #25 │ │ │ │ + subseq fp, pc, r0, lsl r0 @ │ │ │ │ + subseq lr, sp, ip, lsr #24 │ │ │ │ + subseq sp, sp, r8, lsl #6 │ │ │ │ + subseq sl, sp, r8, asr pc │ │ │ │ + subseq r7, sp, r4, ror #6 │ │ │ │ + subseq pc, sp, r4, ror #7 │ │ │ │ + subseq sl, pc, r8, ror #30 │ │ │ │ + subseq sl, sp, lr, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed6a888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ vmax.s16 d4, d7, d8 │ │ │ │ @ instruction: 0xf100f905 │ │ │ │ strtmi r0, [r0], -r8, lsl #2 │ │ │ │ @@ -524374,16 +524374,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf604300c │ │ │ │ stmdami r5, {r0, r1, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mcrr2 6, 0, pc, r6, cr4 @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - subseq sl, pc, r6, asr #29 │ │ │ │ - subseq sl, sp, lr, ror #23 │ │ │ │ + subseq sl, pc, lr, asr #29 │ │ │ │ + ldrsheq sl, [sp], #-182 @ 0xffffff4a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed6a908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7d7690 │ │ │ │ blmi 7ff928 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -524405,15 +524405,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf5febd30 │ │ │ │ svclt 0x0000e898 │ │ │ │ rsbeq fp, r8, r6, ror #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq sl, pc, sl, asr #28 │ │ │ │ + subseq sl, pc, r2, asr lr @ │ │ │ │ rsbeq fp, r8, ip, lsr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 34ec3c >::_M_default_append(unsigned int)@@Base+0xc9338> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0x4605b09d │ │ │ │ @@ -524492,15 +524492,15 @@ │ │ │ │ ldmdbls r9, {r2, r5, r8, r9, sl, ip, sp} │ │ │ │ ldrbtmi r2, [fp], #-516 @ 0xfffffdfc │ │ │ │ @ instruction: 0xf6029400 │ │ │ │ andsls pc, r5, pc, lsl sl @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdals r4, {r0, r1, r2, r3, r4, r5, r6, r8, pc} │ │ │ │ vqrdmlsh.s16 d10, d9, d7 │ │ │ │ - bls 892cb0 │ │ │ │ + bls 892cb0 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ mcr2 2, 0, pc, cr12, cr14, {3} @ │ │ │ │ stmdacs r1, {r7, r9, sl, lr} │ │ │ │ movwcs sp, #336 @ 0x150 │ │ │ │ streq lr, [r7, -sp, asr #19] │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ usatne pc, #12, pc, asr #17 @ │ │ │ │ @@ -524936,89 +524936,89 @@ │ │ │ │ blpl 6cf61c │ │ │ │ blvc 5cf620 │ │ │ │ blvs 64f624 │ │ │ │ blvc 38f7b4 │ │ │ │ svclt 0x0000e6be │ │ │ │ rsbeq fp, r8, sl, asr r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq sl, pc, r4, lsr #27 │ │ │ │ - subseq sl, sp, sl, asr #21 │ │ │ │ + subseq sl, pc, ip, lsr #27 │ │ │ │ + ldrsbeq sl, [sp], #-162 @ 0xffffff5e │ │ │ │ rsbeq fp, r8, r0, ror #3 │ │ │ │ - subseq sl, pc, r8, lsr sp @ │ │ │ │ - subseq sl, pc, r2, lsl sp @ │ │ │ │ - subseq sl, sp, r8, lsr sl │ │ │ │ - subseq sl, pc, sl, asr #25 │ │ │ │ - subseq r4, pc, r4, lsl #31 │ │ │ │ - subseq sl, pc, r6, lsr ip @ │ │ │ │ - subseq sl, sp, ip, asr r9 │ │ │ │ - subseq sl, pc, r8, lsl ip @ │ │ │ │ - subseq sl, sp, lr, lsr r9 │ │ │ │ - ldrsheq sl, [pc], #-186 @ │ │ │ │ - subseq sl, sp, r0, lsr #18 │ │ │ │ - ldrsbeq sl, [pc], #-188 @ │ │ │ │ - subseq sl, sp, r2, lsl #18 │ │ │ │ - subseq sl, pc, r6, lsr #23 │ │ │ │ - subseq sl, sp, ip, asr #17 │ │ │ │ - subseq sl, pc, r8, ror fp @ │ │ │ │ - @ instruction: 0x005da89e │ │ │ │ - subseq sl, pc, ip, ror fp @ │ │ │ │ - subseq sl, pc, ip, ror fp @ │ │ │ │ - subseq sl, pc, r2, ror fp @ │ │ │ │ - subseq sl, pc, lr, ror fp @ │ │ │ │ - subseq sl, pc, r4, asr #22 │ │ │ │ - ldrsbeq sl, [pc], #-164 @ │ │ │ │ - ldrsheq sl, [sp], #-122 @ 0xffffff86 │ │ │ │ - subseq sp, lr, lr, lsl #8 │ │ │ │ - subseq sl, pc, r2, lsr #21 │ │ │ │ - subseq sl, sp, r8, asr #15 │ │ │ │ - subseq sl, pc, r4, lsl #21 │ │ │ │ - subseq sl, sp, sl, lsr #15 │ │ │ │ - subseq r7, sp, ip, lsl #11 │ │ │ │ - subseq sl, pc, r0, asr sl @ │ │ │ │ - subseq sl, sp, r6, ror r7 │ │ │ │ - subseq sl, pc, r2, lsr sl @ │ │ │ │ - subseq sl, sp, r8, asr r7 │ │ │ │ - subseq sl, pc, r4, lsl sl @ │ │ │ │ - subseq sl, sp, sl, lsr r7 │ │ │ │ - ldrsheq sl, [pc], #-152 @ │ │ │ │ - subseq sl, sp, ip, lsl r7 │ │ │ │ - ldrsbeq sl, [pc], #-150 @ │ │ │ │ - ldrsheq sl, [sp], #-106 @ 0xffffff96 │ │ │ │ - subseq r7, sp, r4, ror #9 │ │ │ │ - @ instruction: 0x005fa99c │ │ │ │ - subseq sl, sp, r2, asr #13 │ │ │ │ - ldrsheq r7, [sp], #-64 @ 0xffffffc0 │ │ │ │ - subseq sl, pc, r8, ror #18 │ │ │ │ - subseq sl, sp, lr, lsl #13 │ │ │ │ - @ instruction: 0x005eb594 │ │ │ │ - subseq sl, pc, r4, lsr r9 @ │ │ │ │ - subseq sl, sp, sl, asr r6 │ │ │ │ - subseq r6, sp, r6, ror #1 │ │ │ │ - subseq sl, pc, r4, lsl #18 │ │ │ │ - subseq sl, sp, ip, lsr #12 │ │ │ │ - @ instruction: 0x005d6092 │ │ │ │ - ldrsbeq sl, [pc], #-136 @ │ │ │ │ - subseq sl, sp, r0, lsl #12 │ │ │ │ - subseq sl, pc, r2, lsr #18 │ │ │ │ - subseq sl, pc, r8, lsl r8 @ │ │ │ │ - ldrsheq sl, [pc], #-126 @ │ │ │ │ - subseq sl, sp, r6, lsr #10 │ │ │ │ - subseq sl, pc, r4, ror #15 │ │ │ │ - subseq sl, sp, ip, lsl #10 │ │ │ │ - ldrsbeq sl, [pc], #-104 @ │ │ │ │ - subseq sl, pc, r6, asr #13 │ │ │ │ - subseq sl, sp, lr, ror #7 │ │ │ │ - subseq sl, pc, sl, lsr #13 │ │ │ │ - ldrsbeq sl, [sp], #-50 @ 0xffffffce │ │ │ │ - @ instruction: 0x005fa690 │ │ │ │ - ldrheq sl, [sp], #-56 @ 0xffffffc8 │ │ │ │ - subseq sl, pc, r4, ror r6 @ │ │ │ │ - @ instruction: 0x005da39c │ │ │ │ - subseq sl, pc, r8, asr r6 @ │ │ │ │ - subseq sl, sp, r0, lsl #7 │ │ │ │ + subseq sl, pc, r0, asr #26 │ │ │ │ + subseq sl, pc, sl, lsl sp @ │ │ │ │ + subseq sl, sp, r0, asr #20 │ │ │ │ + ldrsbeq sl, [pc], #-194 @ │ │ │ │ + subseq r4, pc, ip, lsl #31 │ │ │ │ + subseq sl, pc, lr, lsr ip @ │ │ │ │ + subseq sl, sp, r4, ror #18 │ │ │ │ + subseq sl, pc, r0, lsr #24 │ │ │ │ + subseq sl, sp, r6, asr #18 │ │ │ │ + subseq sl, pc, r2, lsl #24 │ │ │ │ + subseq sl, sp, r8, lsr #18 │ │ │ │ + subseq sl, pc, r4, ror #23 │ │ │ │ + subseq sl, sp, sl, lsl #18 │ │ │ │ + subseq sl, pc, lr, lsr #23 │ │ │ │ + ldrsbeq sl, [sp], #-132 @ 0xffffff7c │ │ │ │ + subseq sl, pc, r0, lsl #23 │ │ │ │ + subseq sl, sp, r6, lsr #17 │ │ │ │ + subseq sl, pc, r4, lsl #23 │ │ │ │ + subseq sl, pc, r4, lsl #23 │ │ │ │ + subseq sl, pc, sl, ror fp @ │ │ │ │ + subseq sl, pc, r6, lsl #23 │ │ │ │ + subseq sl, pc, ip, asr #22 │ │ │ │ + ldrsbeq sl, [pc], #-172 @ │ │ │ │ + subseq sl, sp, r2, lsl #16 │ │ │ │ + subseq sp, lr, r6, lsl r4 │ │ │ │ + subseq sl, pc, sl, lsr #21 │ │ │ │ + ldrsbeq sl, [sp], #-112 @ 0xffffff90 │ │ │ │ + subseq sl, pc, ip, lsl #21 │ │ │ │ + ldrheq sl, [sp], #-114 @ 0xffffff8e │ │ │ │ + @ instruction: 0x005d7594 │ │ │ │ + subseq sl, pc, r8, asr sl @ │ │ │ │ + subseq sl, sp, lr, ror r7 │ │ │ │ + subseq sl, pc, sl, lsr sl @ │ │ │ │ + subseq sl, sp, r0, ror #14 │ │ │ │ + subseq sl, pc, ip, lsl sl @ │ │ │ │ + subseq sl, sp, r2, asr #14 │ │ │ │ + subseq sl, pc, r0, lsl #20 │ │ │ │ + subseq sl, sp, r4, lsr #14 │ │ │ │ + ldrsbeq sl, [pc], #-158 @ │ │ │ │ + subseq sl, sp, r2, lsl #14 │ │ │ │ + subseq r7, sp, ip, ror #9 │ │ │ │ + subseq sl, pc, r4, lsr #19 │ │ │ │ + subseq sl, sp, sl, asr #13 │ │ │ │ + ldrsheq r7, [sp], #-72 @ 0xffffffb8 │ │ │ │ + subseq sl, pc, r0, ror r9 @ │ │ │ │ + @ instruction: 0x005da696 │ │ │ │ + @ instruction: 0x005eb59c │ │ │ │ + subseq sl, pc, ip, lsr r9 @ │ │ │ │ + subseq sl, sp, r2, ror #12 │ │ │ │ + subseq r6, sp, lr, ror #1 │ │ │ │ + subseq sl, pc, ip, lsl #18 │ │ │ │ + subseq sl, sp, r4, lsr r6 │ │ │ │ + @ instruction: 0x005d609a │ │ │ │ + subseq sl, pc, r0, ror #17 │ │ │ │ + subseq sl, sp, r8, lsl #12 │ │ │ │ + subseq sl, pc, sl, lsr #18 │ │ │ │ + subseq sl, pc, r0, lsr #16 │ │ │ │ + subseq sl, pc, r6, lsl #16 │ │ │ │ + subseq sl, sp, lr, lsr #10 │ │ │ │ + subseq sl, pc, ip, ror #15 │ │ │ │ + subseq sl, sp, r4, lsl r5 │ │ │ │ + subseq sl, pc, r0, ror #13 │ │ │ │ + subseq sl, pc, lr, asr #13 │ │ │ │ + ldrsheq sl, [sp], #-54 @ 0xffffffca │ │ │ │ + ldrheq sl, [pc], #-98 @ │ │ │ │ + ldrsbeq sl, [sp], #-58 @ 0xffffffc6 │ │ │ │ + @ instruction: 0x005fa698 │ │ │ │ + subseq sl, sp, r0, asr #7 │ │ │ │ + subseq sl, pc, ip, ror r6 @ │ │ │ │ + subseq sl, sp, r4, lsr #7 │ │ │ │ + subseq sl, pc, r0, ror #12 │ │ │ │ + subseq sl, sp, r8, lsl #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2cf5ac >::_M_default_append(unsigned int)@@Base+0x49ca8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq fe252430 │ │ │ │ vqrdmulh.s32 d4, d29, d14[0] │ │ │ │ stclmi 13, cr4, [lr], {84} @ 0x54 │ │ │ │ @@ -525225,33 +525225,33 @@ │ │ │ │ ldmdami r8, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6034478 │ │ │ │ ldr pc, [r0, -r3, lsr #27]! │ │ │ │ b dd1c30 │ │ │ │ strdeq sl, [r8], #-130 @ 0xffffff7e @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq sl, pc, lr, ror #8 │ │ │ │ - subseq sl, pc, r8, lsl #11 │ │ │ │ + subseq sl, pc, r6, ror r4 @ │ │ │ │ + @ instruction: 0x005fa590 │ │ │ │ + ldrsheq sl, [pc], #-54 @ │ │ │ │ subseq sl, pc, lr, ror #7 │ │ │ │ - subseq sl, pc, r6, ror #7 │ │ │ │ - subseq sl, sp, lr, lsl #2 │ │ │ │ - subseq sl, pc, r6, lsr r3 @ │ │ │ │ - subseq sl, sp, lr, asr r0 │ │ │ │ + subseq sl, sp, r6, lsl r1 │ │ │ │ + subseq sl, pc, lr, lsr r3 @ │ │ │ │ + subseq sl, sp, r6, rrx │ │ │ │ rsbeq sl, r8, lr, asr r7 │ │ │ │ - subseq sl, pc, r6, lsr #4 │ │ │ │ - ldrsheq sl, [pc], #-22 @ │ │ │ │ - subseq r9, sp, lr, lsl pc │ │ │ │ - ldrsbeq sl, [pc], #-26 @ │ │ │ │ - subseq r9, sp, r2, lsl #30 │ │ │ │ - subseq sl, pc, r0, asr #3 │ │ │ │ - subseq r9, sp, r8, ror #29 │ │ │ │ - subseq sl, pc, r2, lsr #3 │ │ │ │ - subseq r9, sp, r8, asr #29 │ │ │ │ - subseq sl, pc, r2, lsl #3 │ │ │ │ - subseq r9, sp, r8, lsr #29 │ │ │ │ + subseq sl, pc, lr, lsr #4 │ │ │ │ + ldrsheq sl, [pc], #-30 @ │ │ │ │ + subseq r9, sp, r6, lsr #30 │ │ │ │ + subseq sl, pc, r2, ror #3 │ │ │ │ + subseq r9, sp, sl, lsl #30 │ │ │ │ + subseq sl, pc, r8, asr #3 │ │ │ │ + ldrsheq r9, [sp], #-224 @ 0xffffff20 │ │ │ │ + subseq sl, pc, sl, lsr #3 │ │ │ │ + ldrsbeq r9, [sp], #-224 @ 0xffffff20 │ │ │ │ + subseq sl, pc, sl, lsl #3 │ │ │ │ + ldrheq r9, [sp], #-224 @ 0xffffff20 │ │ │ │ movsvs pc, #0, 10 │ │ │ │ bleq ff24ff58 │ │ │ │ blvc 2cf8e8 >::_M_default_append(unsigned int)@@Base+0x49fe4> │ │ │ │ bleq ff40ff70 │ │ │ │ blx 650068 │ │ │ │ bllt 10ca95c │ │ │ │ blvs bcfaf0 │ │ │ │ @@ -525609,15 +525609,15 @@ │ │ │ │ @ instruction: 0xf10d4b3e │ │ │ │ ldc 8, cr0, [pc, #816] @ 214d60 │ │ │ │ ldrbtmi r8, [fp], #-2863 @ 0xfffff4d1 │ │ │ │ blmi 11396a8 │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ tstls sp, #2063597568 @ 0x7b000000 │ │ │ │ @ instruction: 0xf1e7981b │ │ │ │ - blls 8943bc │ │ │ │ + blls 8943bc │ │ │ │ eorge pc, r3, r0, asr r8 @ │ │ │ │ @ instruction: 0x46514658 │ │ │ │ @ instruction: 0xf868f635 │ │ │ │ strmi r9, [r7], -sp, lsl #28 │ │ │ │ vmin.u16 d4, d8, d16 │ │ │ │ @ instruction: 0x4651fc35 │ │ │ │ ldrbmi r4, [r8], -r4, lsl #12 │ │ │ │ @@ -525654,26 +525654,26 @@ │ │ │ │ @ instruction: 0xf10d2400 │ │ │ │ ssatmi r0, #27, r4, asr #19 │ │ │ │ blls 2505c4 │ │ │ │ svclt 0x0000e030 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq sl, r8, ip, asr r3 │ │ │ │ - subseq r9, pc, sl, asr #29 │ │ │ │ - ldrsheq r9, [sp], #-176 @ 0xffffff50 │ │ │ │ + ldrsbeq r9, [pc], #-226 @ │ │ │ │ + ldrsheq r9, [sp], #-184 @ 0xffffff48 │ │ │ │ rsbeq sl, r8, r6, lsl #6 │ │ │ │ - ldrsbeq r9, [pc], #-244 @ │ │ │ │ - subseq r9, pc, r4, lsl lr @ │ │ │ │ - ldrsheq r9, [pc], #-236 @ │ │ │ │ - ldrheq r9, [pc], #-204 @ │ │ │ │ - subseq r9, sp, r4, ror #19 │ │ │ │ - ldrsheq r9, [pc], #-212 @ │ │ │ │ - subseq lr, sp, r2 │ │ │ │ - subseq r9, pc, r2, asr fp @ │ │ │ │ - subseq r9, pc, r0, asr #25 │ │ │ │ + ldrsbeq r9, [pc], #-252 @ │ │ │ │ + subseq r9, pc, ip, lsl lr @ │ │ │ │ + subseq r9, pc, r4, lsl #30 │ │ │ │ + subseq r9, pc, r4, asr #25 │ │ │ │ + subseq r9, sp, ip, ror #19 │ │ │ │ + ldrsheq r9, [pc], #-220 @ │ │ │ │ + subseq lr, sp, sl │ │ │ │ + subseq r9, pc, sl, asr fp @ │ │ │ │ + subseq r9, pc, r8, asr #25 │ │ │ │ @ instruction: 0xf8529a0c │ │ │ │ @ instruction: 0xf8d82023 │ │ │ │ @ instruction: 0xf8433000 │ │ │ │ ldmdavs r3!, {r2, r5, sp} │ │ │ │ biceq lr, r4, #3072 @ 0xc00 │ │ │ │ stc 4, cr3, [r3, #4] │ │ │ │ vstrcc d9, [r1, #-0] │ │ │ │ @@ -525835,15 +525835,15 @@ │ │ │ │ tstls r9, #1072 @ 0x430 │ │ │ │ teqphi r0, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmibcc r8, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmiaeq ip, {r0, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ blhi 2508a4 │ │ │ │ tstls fp, #2063597568 @ 0x7b000000 │ │ │ │ @ instruction: 0xf1e7981a │ │ │ │ - blls 894030 │ │ │ │ + blls 894030 │ │ │ │ eorcc pc, r3, r0, asr r8 @ │ │ │ │ tstls ip, #88, 12 @ 0x5800000 │ │ │ │ @ instruction: 0x4619461c │ │ │ │ @ instruction: 0xf8a4f63d │ │ │ │ strmi r4, [r5], -r1, lsr #12 │ │ │ │ @ instruction: 0xf63d4658 │ │ │ │ @ instruction: 0xf8ddf879 │ │ │ │ @@ -526029,15 +526029,15 @@ │ │ │ │ ldc 6, cr4, [r0, #12] │ │ │ │ ldrbmi r0, [r2], -r0, lsr #22 │ │ │ │ ldrdeq pc, [r4], -fp │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ stmdacs r0, {r0, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d3d1ea │ │ │ │ stclne 1, cr5, [fp], #-176 @ 0xffffff50 │ │ │ │ - blls 8897e0 │ │ │ │ + blls 8897e0 │ │ │ │ andsvs r9, r8, r6, lsl sl │ │ │ │ vmin.u8 q10, , q4 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrhi pc, [sl], -r0, asr #32 │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x3181f892 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -526441,45 +526441,45 @@ │ │ │ │ stc2 6, cr15, [r6], #-8 │ │ │ │ @ instruction: 0xf8cde7ce │ │ │ │ @ instruction: 0xf8dda064 │ │ │ │ mrcls 0, 0, r9, cr1, cr12, {2} │ │ │ │ ldrdge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ ldrls r9, [r6, #-782] @ 0xfffffcf2 │ │ │ │ svclt 0x0000e068 │ │ │ │ - subseq r9, pc, r8, asr #19 │ │ │ │ - subseq r9, sp, lr, ror #13 │ │ │ │ - subseq r9, pc, r4, lsr #16 │ │ │ │ - ldrsbeq r5, [sp], #-178 @ 0xffffff4e │ │ │ │ - ldrheq r9, [pc], #-124 @ │ │ │ │ - ldrheq r9, [pc], #-108 @ │ │ │ │ - subseq r9, sp, r2, ror #7 │ │ │ │ - subseq r9, pc, r2, ror #15 │ │ │ │ - @ instruction: 0x005f9598 │ │ │ │ - subseq r9, sp, r2, lsr #10 │ │ │ │ - subseq r9, pc, lr, ror r4 @ │ │ │ │ - subseq r9, sp, r4, lsr #3 │ │ │ │ - subseq r9, pc, r4, lsr r4 @ │ │ │ │ - subseq r9, sp, sl, asr r1 │ │ │ │ - subseq r9, pc, sl, ror #7 │ │ │ │ - subseq r9, pc, r6, lsr r3 @ │ │ │ │ - subseq r9, sp, ip, asr r0 │ │ │ │ - ldrsheq r9, [pc], #-34 @ │ │ │ │ - subseq r9, pc, r2, asr #5 │ │ │ │ - subseq r9, pc, r6, lsl #5 │ │ │ │ - subseq fp, sp, r6, ror #10 │ │ │ │ - subseq r9, pc, r6, ror #3 │ │ │ │ - subseq r9, pc, lr, asr #6 │ │ │ │ - subseq r9, pc, r0, lsl r0 @ │ │ │ │ - subseq r8, sp, r8, lsr sp │ │ │ │ - subseq r8, pc, r6, ror #29 │ │ │ │ - subseq r8, sp, lr, lsl #24 │ │ │ │ - subseq r8, pc, lr, asr #29 │ │ │ │ - ldrsheq r8, [sp], #-182 @ 0xffffff4a │ │ │ │ - subseq r8, pc, r6, lsl #29 │ │ │ │ - subseq r8, sp, lr, lsr #23 │ │ │ │ + ldrsbeq r9, [pc], #-144 @ │ │ │ │ + ldrsheq r9, [sp], #-102 @ 0xffffff9a │ │ │ │ + subseq r9, pc, ip, lsr #16 │ │ │ │ + ldrsbeq r5, [sp], #-186 @ 0xffffff46 │ │ │ │ + subseq r9, pc, r4, asr #15 │ │ │ │ + subseq r9, pc, r4, asr #13 │ │ │ │ + subseq r9, sp, sl, ror #7 │ │ │ │ + subseq r9, pc, sl, ror #15 │ │ │ │ + subseq r9, pc, r0, lsr #11 │ │ │ │ + subseq r9, sp, sl, lsr #10 │ │ │ │ + subseq r9, pc, r6, lsl #9 │ │ │ │ + subseq r9, sp, ip, lsr #3 │ │ │ │ + subseq r9, pc, ip, lsr r4 @ │ │ │ │ + subseq r9, sp, r2, ror #2 │ │ │ │ + ldrsheq r9, [pc], #-50 @ │ │ │ │ + subseq r9, pc, lr, lsr r3 @ │ │ │ │ + subseq r9, sp, r4, rrx │ │ │ │ + ldrsheq r9, [pc], #-42 @ │ │ │ │ + subseq r9, pc, sl, asr #5 │ │ │ │ + subseq r9, pc, lr, lsl #5 │ │ │ │ + subseq fp, sp, lr, ror #10 │ │ │ │ + subseq r9, pc, lr, ror #3 │ │ │ │ + subseq r9, pc, r6, asr r3 @ │ │ │ │ + subseq r9, pc, r8, lsl r0 @ │ │ │ │ + subseq r8, sp, r0, asr #26 │ │ │ │ + subseq r8, pc, lr, ror #29 │ │ │ │ + subseq r8, sp, r6, lsl ip │ │ │ │ + ldrsbeq r8, [pc], #-230 @ │ │ │ │ + ldrsheq r8, [sp], #-190 @ 0xffffff42 │ │ │ │ + subseq r8, pc, lr, lsl #29 │ │ │ │ + ldrheq r8, [sp], #-182 @ 0xffffff4a │ │ │ │ vmov.f64 d9, #124 @ 0x3fe00000 1.750 │ │ │ │ stmdals sp, {r8, r9, fp} │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ ldc2 3, cr15, [r2], {76} @ 0x4c │ │ │ │ stmdacs r1, {r0, r2, r9, sl, lr} │ │ │ │ andshi pc, r2, #64 @ 0x40 │ │ │ │ @ instruction: 0xf8d96831 │ │ │ │ @@ -526665,15 +526665,15 @@ │ │ │ │ @ instruction: 0xf8cd9522 │ │ │ │ movwcs fp, #120 @ 0x78 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ bge efc728 │ │ │ │ strtmi r9, [r1], -r2, lsr #16 │ │ │ │ blge f3a6c4 │ │ │ │ @ instruction: 0xf938f211 │ │ │ │ - bls 87c734 │ │ │ │ + bls 87c734 │ │ │ │ blne 2d0f1c >::_M_default_append(unsigned int)@@Base+0x4b618> │ │ │ │ vmov.u16 r9, d0[2] │ │ │ │ ldmdavs sp, {r0, r6, r8, r9, fp}^ │ │ │ │ @ instruction: 0x46299b1e │ │ │ │ @ instruction: 0x4630685e │ │ │ │ ldc2l 7, cr15, [r6], {254} @ 0xfe │ │ │ │ cmnle r0, r0, lsl #16 │ │ │ │ @@ -527043,79 +527043,79 @@ │ │ │ │ cmppvc fp, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 6, 10, cr15, cr14, cr1, {0} │ │ │ │ ldrtmi r4, [r9], -r3, asr #16 │ │ │ │ @ instruction: 0xf6014478 │ │ │ │ ldrls pc, [r0, -r9, ror #30] │ │ │ │ bllt a140a8 │ │ │ │ - subseq r8, pc, r8, ror ip @ │ │ │ │ - @ instruction: 0x005d899e │ │ │ │ - subseq r8, pc, r6, lsr ip @ │ │ │ │ - subseq r8, pc, sl, lsr #24 │ │ │ │ - subseq r8, sp, lr, asr #18 │ │ │ │ - subseq r8, pc, r4, lsl #24 │ │ │ │ - subseq r8, sp, r8, lsr #18 │ │ │ │ - subseq r8, pc, r2, ror ip @ │ │ │ │ - ldrheq r8, [pc], #-154 @ │ │ │ │ - subseq r8, sp, r0, ror #13 │ │ │ │ - @ instruction: 0x005f899a │ │ │ │ - subseq r8, sp, r0, asr #13 │ │ │ │ - @ instruction: 0x005f889c │ │ │ │ - subseq r8, sp, r4, asr #11 │ │ │ │ - subseq r8, pc, ip, ror r8 @ │ │ │ │ - subseq r8, sp, r4, lsr #11 │ │ │ │ - subseq r8, pc, r2, ror #16 │ │ │ │ - subseq r8, sp, r8, lsl #11 │ │ │ │ - subseq r8, pc, r8, asr #16 │ │ │ │ - subseq r8, sp, lr, ror #10 │ │ │ │ - subseq r8, pc, r8, lsl r8 @ │ │ │ │ - subseq r8, sp, r0, asr #10 │ │ │ │ - ldrsbeq r8, [pc], #-122 @ │ │ │ │ - subseq r8, pc, sl, asr #15 │ │ │ │ - ldrsheq r8, [sp], #-66 @ 0xffffffbe │ │ │ │ - subseq r8, pc, ip, lsr #15 │ │ │ │ - ldrsbeq r8, [sp], #-68 @ 0xffffffbc │ │ │ │ - @ instruction: 0x005f8790 │ │ │ │ - ldrheq r8, [sp], #-70 @ 0xffffffba │ │ │ │ - subseq r8, pc, r6, ror r7 @ │ │ │ │ - @ instruction: 0x005d849c │ │ │ │ - subseq r8, pc, ip, asr r7 @ │ │ │ │ - subseq r8, sp, r2, lsl #9 │ │ │ │ - subseq r8, pc, lr, lsr r7 @ │ │ │ │ - subseq r8, sp, r6, ror #8 │ │ │ │ - subseq r8, pc, lr, lsl r7 @ │ │ │ │ - subseq r8, sp, r6, asr #8 │ │ │ │ - ldrsheq r8, [pc], #-110 @ │ │ │ │ - subseq r8, sp, r6, lsr #8 │ │ │ │ - subseq r8, pc, r0, ror #13 │ │ │ │ - subseq r8, sp, r8, lsl #8 │ │ │ │ - subseq r8, pc, r0, asr #13 │ │ │ │ - subseq r8, sp, r8, ror #7 │ │ │ │ - subseq r8, pc, r0, lsr #13 │ │ │ │ - subseq r8, sp, r8, asr #7 │ │ │ │ - subseq r8, pc, sl, ror r6 @ │ │ │ │ - subseq r8, sp, r2, lsr #7 │ │ │ │ - subseq r8, pc, r2, asr r6 @ │ │ │ │ - subseq r8, sp, sl, ror r3 │ │ │ │ - subseq r8, pc, r8, lsr #12 │ │ │ │ - subseq r8, sp, r0, asr r3 │ │ │ │ - subseq r8, pc, sl, lsl #12 │ │ │ │ - subseq r8, sp, r2, lsr r3 │ │ │ │ - subseq r8, pc, ip, ror #11 │ │ │ │ - subseq r8, sp, r4, lsl r3 │ │ │ │ - subseq r8, pc, ip, lsr #11 │ │ │ │ - @ instruction: 0x005f859c │ │ │ │ - subseq r8, sp, r4, asr #5 │ │ │ │ - subseq r8, pc, ip, ror r5 @ │ │ │ │ - subseq r8, sp, r4, lsr #5 │ │ │ │ - subseq r8, pc, sl, asr r5 @ │ │ │ │ - subseq r8, sp, r2, lsl #5 │ │ │ │ - subseq r8, pc, ip, lsl r5 @ │ │ │ │ - subseq r8, pc, ip, lsl #10 │ │ │ │ - subseq r8, sp, r4, lsr r2 │ │ │ │ + subseq r8, pc, r0, lsl #25 │ │ │ │ + subseq r8, sp, r6, lsr #19 │ │ │ │ + subseq r8, pc, lr, lsr ip @ │ │ │ │ + subseq r8, pc, r2, lsr ip @ │ │ │ │ + subseq r8, sp, r6, asr r9 │ │ │ │ + subseq r8, pc, ip, lsl #24 │ │ │ │ + subseq r8, sp, r0, lsr r9 │ │ │ │ + subseq r8, pc, sl, ror ip @ │ │ │ │ + subseq r8, pc, r2, asr #19 │ │ │ │ + subseq r8, sp, r8, ror #13 │ │ │ │ + subseq r8, pc, r2, lsr #19 │ │ │ │ + subseq r8, sp, r8, asr #13 │ │ │ │ + subseq r8, pc, r4, lsr #17 │ │ │ │ + subseq r8, sp, ip, asr #11 │ │ │ │ + subseq r8, pc, r4, lsl #17 │ │ │ │ + subseq r8, sp, ip, lsr #11 │ │ │ │ + subseq r8, pc, sl, ror #16 │ │ │ │ + @ instruction: 0x005d8590 │ │ │ │ + subseq r8, pc, r0, asr r8 @ │ │ │ │ + subseq r8, sp, r6, ror r5 │ │ │ │ + subseq r8, pc, r0, lsr #16 │ │ │ │ + subseq r8, sp, r8, asr #10 │ │ │ │ + subseq r8, pc, r2, ror #15 │ │ │ │ + ldrsbeq r8, [pc], #-114 @ │ │ │ │ + ldrsheq r8, [sp], #-74 @ 0xffffffb6 │ │ │ │ + ldrheq r8, [pc], #-116 @ │ │ │ │ + ldrsbeq r8, [sp], #-76 @ 0xffffffb4 │ │ │ │ + @ instruction: 0x005f8798 │ │ │ │ + ldrheq r8, [sp], #-78 @ 0xffffffb2 │ │ │ │ + subseq r8, pc, lr, ror r7 @ │ │ │ │ + subseq r8, sp, r4, lsr #9 │ │ │ │ + subseq r8, pc, r4, ror #14 │ │ │ │ + subseq r8, sp, sl, lsl #9 │ │ │ │ + subseq r8, pc, r6, asr #14 │ │ │ │ + subseq r8, sp, lr, ror #8 │ │ │ │ + subseq r8, pc, r6, lsr #14 │ │ │ │ + subseq r8, sp, lr, asr #8 │ │ │ │ + subseq r8, pc, r6, lsl #14 │ │ │ │ + subseq r8, sp, lr, lsr #8 │ │ │ │ + subseq r8, pc, r8, ror #13 │ │ │ │ + subseq r8, sp, r0, lsl r4 │ │ │ │ + subseq r8, pc, r8, asr #13 │ │ │ │ + ldrsheq r8, [sp], #-48 @ 0xffffffd0 │ │ │ │ + subseq r8, pc, r8, lsr #13 │ │ │ │ + ldrsbeq r8, [sp], #-48 @ 0xffffffd0 │ │ │ │ + subseq r8, pc, r2, lsl #13 │ │ │ │ + subseq r8, sp, sl, lsr #7 │ │ │ │ + subseq r8, pc, sl, asr r6 @ │ │ │ │ + subseq r8, sp, r2, lsl #7 │ │ │ │ + subseq r8, pc, r0, lsr r6 @ │ │ │ │ + subseq r8, sp, r8, asr r3 │ │ │ │ + subseq r8, pc, r2, lsl r6 @ │ │ │ │ + subseq r8, sp, sl, lsr r3 │ │ │ │ + ldrsheq r8, [pc], #-84 @ │ │ │ │ + subseq r8, sp, ip, lsl r3 │ │ │ │ + ldrheq r8, [pc], #-84 @ │ │ │ │ + subseq r8, pc, r4, lsr #11 │ │ │ │ + subseq r8, sp, ip, asr #5 │ │ │ │ + subseq r8, pc, r4, lsl #11 │ │ │ │ + subseq r8, sp, ip, lsr #5 │ │ │ │ + subseq r8, pc, r2, ror #10 │ │ │ │ + subseq r8, sp, sl, lsl #5 │ │ │ │ + subseq r8, pc, r4, lsr #10 │ │ │ │ + subseq r8, pc, r4, lsl r5 @ │ │ │ │ + subseq r8, sp, ip, lsr r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 5d1674 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 2544f8 │ │ │ │ bmi fffa7c18 │ │ │ │ @ instruction: 0xf2ad4bf6 │ │ │ │ @@ -527361,32 +527361,32 @@ │ │ │ │ @ instruction: 0xe641fcf7 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ rsbeq r8, r8, sl, lsr #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r8, pc, r2, lsr #7 │ │ │ │ - subseq r8, sp, sl, asr #1 │ │ │ │ + subseq r8, pc, sl, lsr #7 │ │ │ │ + ldrsbeq r8, [sp], #-2 │ │ │ │ rsbeq r8, r8, r4, ror #15 │ │ │ │ - subseq r8, pc, r4, asr r3 @ │ │ │ │ - subseq r8, sp, ip, ror r0 │ │ │ │ - subseq r8, pc, r2, lsr r2 @ │ │ │ │ - subseq r7, sp, sl, asr pc │ │ │ │ - subseq r8, pc, r8, lsl r2 @ │ │ │ │ - subseq r7, sp, r0, asr #30 │ │ │ │ - ldrsbeq r8, [pc], #-20 @ │ │ │ │ - ldrsheq r7, [sp], #-236 @ 0xffffff14 │ │ │ │ - subseq r8, pc, r0, lsl #3 │ │ │ │ - subseq r7, sp, r8, lsr #29 │ │ │ │ - subseq r8, pc, r2, lsl #2 │ │ │ │ - subseq r8, pc, r0, asr #32 │ │ │ │ - subseq r7, sp, r8, ror #26 │ │ │ │ - subseq r8, pc, r8, lsr #32 │ │ │ │ - subseq r7, sp, r0, asr sp │ │ │ │ + subseq r8, pc, ip, asr r3 @ │ │ │ │ + subseq r8, sp, r4, lsl #1 │ │ │ │ + subseq r8, pc, sl, lsr r2 @ │ │ │ │ + subseq r7, sp, r2, ror #30 │ │ │ │ + subseq r8, pc, r0, lsr #4 │ │ │ │ + subseq r7, sp, r8, asr #30 │ │ │ │ + ldrsbeq r8, [pc], #-28 @ │ │ │ │ + subseq r7, sp, r4, lsl #30 │ │ │ │ + subseq r8, pc, r8, lsl #3 │ │ │ │ + ldrheq r7, [sp], #-224 @ 0xffffff20 │ │ │ │ + subseq r8, pc, sl, lsl #2 │ │ │ │ + subseq r8, pc, r8, asr #32 │ │ │ │ + subseq r7, sp, r0, ror sp │ │ │ │ + subseq r8, pc, r0, lsr r0 @ │ │ │ │ + subseq r7, sp, r8, asr sp │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldc2 3, cr15, [r4, #256]! @ 0x100 │ │ │ │ @ instruction: 0xf0412801 │ │ │ │ mrc 6, 1, r8, cr12, cr8, {2} │ │ │ │ vmov.f64 d7, d8 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vrintx.f64 d12, d7 │ │ │ │ @@ -527760,32 +527760,32 @@ │ │ │ │ blvs 2521d8 │ │ │ │ bcs 1fd0a88 │ │ │ │ ldrb sp, [pc, -r3, lsr #1]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ ... │ │ │ │ - subseq r7, pc, lr, lsl #30 │ │ │ │ - subseq r7, pc, r0, ror lr @ │ │ │ │ - subseq r7, pc, r4, ror lr @ │ │ │ │ - @ instruction: 0x005d7b9a │ │ │ │ - subseq r7, pc, r6, asr lr @ │ │ │ │ - subseq r7, sp, ip, ror fp │ │ │ │ - ldrsbeq r7, [pc], #-212 @ │ │ │ │ - subseq r7, pc, r4, lsr #26 │ │ │ │ - subseq r7, sp, sl, asr #20 │ │ │ │ - subseq r7, pc, r2, lsl #26 │ │ │ │ - subseq r7, sp, sl, lsr #20 │ │ │ │ - ldrsbeq r7, [pc], #-200 @ │ │ │ │ - subseq r7, sp, r0, lsl #20 │ │ │ │ - ldrheq r7, [pc], #-206 @ │ │ │ │ - subseq r7, sp, r6, ror #19 │ │ │ │ - ldrheq r7, [pc], #-182 @ │ │ │ │ - subseq r7, pc, r2, asr #21 │ │ │ │ - subseq r7, sp, sl, ror #15 │ │ │ │ + subseq r7, pc, r6, lsl pc @ │ │ │ │ + subseq r7, pc, r8, ror lr @ │ │ │ │ + subseq r7, pc, ip, ror lr @ │ │ │ │ + subseq r7, sp, r2, lsr #23 │ │ │ │ + subseq r7, pc, lr, asr lr @ │ │ │ │ + subseq r7, sp, r4, lsl #23 │ │ │ │ + ldrsbeq r7, [pc], #-220 @ │ │ │ │ + subseq r7, pc, ip, lsr #26 │ │ │ │ + subseq r7, sp, r2, asr sl │ │ │ │ + subseq r7, pc, sl, lsl #26 │ │ │ │ + subseq r7, sp, r2, lsr sl │ │ │ │ + subseq r7, pc, r0, ror #25 │ │ │ │ + subseq r7, sp, r8, lsl #20 │ │ │ │ + subseq r7, pc, r6, asr #25 │ │ │ │ + subseq r7, sp, lr, ror #19 │ │ │ │ + ldrheq r7, [pc], #-190 @ │ │ │ │ + subseq r7, pc, sl, asr #21 │ │ │ │ + ldrsheq r7, [sp], #-114 @ 0xffffff8e │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, sl, ip, pc}^ │ │ │ │ strbmi r4, [r0], -r5, lsr #8 │ │ │ │ blx ff6d38c6 │ │ │ │ @ instruction: 0xf0412801 │ │ │ │ blls f36f70 │ │ │ │ stcls 8, cr6, [r7], #-200 @ 0xffffff38 │ │ │ │ @ instruction: 0xf8d91c58 │ │ │ │ @@ -528113,33 +528113,33 @@ │ │ │ │ @ instruction: 0xf1b20301 │ │ │ │ svclt 0x000c3fff │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ blcs 217d68 │ │ │ │ @ instruction: 0xe78cd1dc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq r7, pc, ip, lsl #18 │ │ │ │ - subseq r7, sp, r2, lsr r6 │ │ │ │ - ldrsheq r7, [pc], #-128 @ │ │ │ │ - subseq r7, sp, r6, lsl r6 │ │ │ │ - ldrsbeq r7, [pc], #-128 @ │ │ │ │ - ldrsheq r7, [sp], #-86 @ 0xffffffaa │ │ │ │ - subseq r7, pc, r2, ror #16 │ │ │ │ - subseq r7, sp, r8, lsl #11 │ │ │ │ - subseq r7, pc, r6, asr #16 │ │ │ │ - subseq r7, sp, ip, ror #10 │ │ │ │ - subseq r7, pc, r0, asr #15 │ │ │ │ - @ instruction: 0x005f779c │ │ │ │ - subseq r7, sp, r4, asr #9 │ │ │ │ - subseq r7, pc, r4, lsl #15 │ │ │ │ - subseq r7, sp, ip, lsr #9 │ │ │ │ + subseq r7, pc, r4, lsl r9 @ │ │ │ │ + subseq r7, sp, sl, lsr r6 │ │ │ │ + ldrsheq r7, [pc], #-136 @ │ │ │ │ + subseq r7, sp, lr, lsl r6 │ │ │ │ + ldrsbeq r7, [pc], #-136 @ │ │ │ │ + ldrsheq r7, [sp], #-94 @ 0xffffffa2 │ │ │ │ + subseq r7, pc, sl, ror #16 │ │ │ │ + @ instruction: 0x005d7590 │ │ │ │ + subseq r7, pc, lr, asr #16 │ │ │ │ + subseq r7, sp, r4, ror r5 │ │ │ │ + subseq r7, pc, r8, asr #15 │ │ │ │ + subseq r7, pc, r4, lsr #15 │ │ │ │ + subseq r7, sp, ip, asr #9 │ │ │ │ + subseq r7, pc, ip, lsl #15 │ │ │ │ + ldrheq r7, [sp], #-68 @ 0xffffffbc │ │ │ │ + subseq r7, pc, r6, lsr r7 @ │ │ │ │ subseq r7, pc, lr, lsr #14 │ │ │ │ - subseq r7, pc, r6, lsr #14 │ │ │ │ - subseq r7, pc, lr, ror r6 @ │ │ │ │ - ldrheq r7, [pc], #-76 @ │ │ │ │ + subseq r7, pc, r6, lsl #13 │ │ │ │ + subseq r7, pc, r4, asr #9 │ │ │ │ movwcc r9, #6928 @ 0x1b10 │ │ │ │ blls a7be08 │ │ │ │ strmi r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ blhi 2527dc │ │ │ │ ldc 3, cr2, [r5] │ │ │ │ vldr d6, [r5, #160] @ 0xa0 │ │ │ │ eorsvs r5, r3, r6, lsr #22 │ │ │ │ @@ -528761,30 +528761,30 @@ │ │ │ │ bleq 13d3640 │ │ │ │ mrc 7, 5, lr, cr4, cr2, {6} │ │ │ │ vsqrt.f64 d21, d4 │ │ │ │ @ instruction: 0xf67ffa10 │ │ │ │ cdp 14, 3, cr10, cr7, cr7, {6} │ │ │ │ ldrbt r6, [ip], -r6, asr #22 │ │ │ │ ... │ │ │ │ - subseq r7, pc, r2, lsr #32 │ │ │ │ - subseq r6, sp, r8, asr #26 │ │ │ │ - ldrsheq r6, [pc], #-212 @ │ │ │ │ - subseq r6, sp, ip, lsl fp │ │ │ │ - ldrsbeq r6, [pc], #-220 @ │ │ │ │ - subseq r6, sp, r4, lsl #22 │ │ │ │ - subseq r6, pc, r0, lsr #27 │ │ │ │ - subseq r6, sp, r8, asr #21 │ │ │ │ - subseq r6, pc, r4, lsl #27 │ │ │ │ - subseq r6, sp, ip, lsr #21 │ │ │ │ - ldrsbeq r6, [pc], #-204 @ │ │ │ │ - subseq r6, sp, r4, lsl #20 │ │ │ │ - subseq r6, pc, r6, lsr #22 │ │ │ │ - subseq r6, sp, lr, asr #16 │ │ │ │ - subseq r6, pc, sl, lsl #22 │ │ │ │ - subseq r6, sp, r2, lsr r8 │ │ │ │ + subseq r7, pc, sl, lsr #32 │ │ │ │ + subseq r6, sp, r0, asr sp │ │ │ │ + ldrsheq r6, [pc], #-220 @ │ │ │ │ + subseq r6, sp, r4, lsr #22 │ │ │ │ + subseq r6, pc, r4, ror #27 │ │ │ │ + subseq r6, sp, ip, lsl #22 │ │ │ │ + subseq r6, pc, r8, lsr #27 │ │ │ │ + ldrsbeq r6, [sp], #-160 @ 0xffffff60 │ │ │ │ + subseq r6, pc, ip, lsl #27 │ │ │ │ + ldrheq r6, [sp], #-164 @ 0xffffff5c │ │ │ │ + subseq r6, pc, r4, ror #25 │ │ │ │ + subseq r6, sp, ip, lsl #20 │ │ │ │ + subseq r6, pc, lr, lsr #22 │ │ │ │ + subseq r6, sp, r6, asr r8 │ │ │ │ + subseq r6, pc, r2, lsl fp @ │ │ │ │ + subseq r6, sp, sl, lsr r8 │ │ │ │ blmi 12936a0 │ │ │ │ blne 2536c0 │ │ │ │ blcc ff3936a8 │ │ │ │ blls 12936ac │ │ │ │ blne 2536cc │ │ │ │ blne ff2d36c4 │ │ │ │ blx 6537bc │ │ │ │ @@ -529639,106 +529639,106 @@ │ │ │ │ blx 654500 │ │ │ │ @ instruction: 0xf7fdddde │ │ │ │ svclt 0x0000be85 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ - subseq r6, pc, r4, ror r8 @ │ │ │ │ - @ instruction: 0x005d659a │ │ │ │ - subseq r6, pc, r8, asr r8 @ │ │ │ │ - subseq r6, sp, lr, ror r5 │ │ │ │ - subseq r6, pc, r6, lsr r8 @ │ │ │ │ - subseq r6, sp, ip, asr r5 │ │ │ │ - subseq r6, pc, r6, lsl r8 @ │ │ │ │ - subseq r6, sp, ip, lsr r5 │ │ │ │ - subseq r6, pc, r0, asr #15 │ │ │ │ - subseq r6, sp, r6, ror #9 │ │ │ │ - subseq r6, pc, lr, asr r7 @ │ │ │ │ - subseq r6, pc, lr, lsl #14 │ │ │ │ - subseq r6, sp, r4, lsr r4 │ │ │ │ - subseq r6, pc, ip, lsr r5 @ │ │ │ │ - subseq r6, sp, r0, ror #4 │ │ │ │ - subseq r6, pc, r8, lsl r5 @ │ │ │ │ - subseq r6, sp, ip, lsr r2 │ │ │ │ - subseq r6, pc, ip, lsl #9 │ │ │ │ - ldrheq r6, [sp], #-18 @ 0xffffffee │ │ │ │ - subseq r4, sp, sl, lsl sp │ │ │ │ - subseq r6, pc, sl, asr #12 │ │ │ │ - subseq r6, pc, sl, ror #11 │ │ │ │ - subseq r6, pc, r8, ror #5 │ │ │ │ - subseq r6, sp, lr │ │ │ │ - @ instruction: 0x005f629e │ │ │ │ - subseq r5, sp, r4, asr #31 │ │ │ │ - subseq r6, pc, r6, ror r2 @ │ │ │ │ - @ instruction: 0x005d5f9a │ │ │ │ - subseq r6, pc, r6, asr r2 @ │ │ │ │ - subseq r5, sp, sl, ror pc │ │ │ │ - @ instruction: 0x005cdf9e │ │ │ │ - subseq r6, sp, r4, ror #1 │ │ │ │ - subseq r2, sp, r6, lsl #27 │ │ │ │ - ldrsheq r6, [pc], #-30 @ │ │ │ │ - subseq r5, sp, r4, lsr #30 │ │ │ │ - subseq r6, pc, lr, asr #3 │ │ │ │ - ldrsheq r5, [sp], #-228 @ 0xffffff1c │ │ │ │ - ldrsbeq r2, [sp], #-196 @ 0xffffff3c │ │ │ │ - @ instruction: 0x005f6196 │ │ │ │ - ldrheq r5, [sp], #-236 @ 0xffffff14 │ │ │ │ - subseq r6, pc, r2, asr #2 │ │ │ │ - subseq r6, pc, r0, lsr #2 │ │ │ │ - subseq r5, sp, r6, asr #28 │ │ │ │ - subseq r6, pc, r4, lsl #2 │ │ │ │ - subseq r5, sp, sl, lsr #28 │ │ │ │ - subseq r6, pc, r2, ror #1 │ │ │ │ - subseq r5, sp, r6, lsl #28 │ │ │ │ - subseq r6, pc, r2, asr #1 │ │ │ │ - subseq r5, sp, r6, ror #27 │ │ │ │ - subseq r6, pc, r0, lsr #1 │ │ │ │ - subseq r5, sp, r4, asr #27 │ │ │ │ - subseq r6, pc, lr, ror r0 @ │ │ │ │ - subseq r5, sp, r2, lsr #27 │ │ │ │ - subseq r6, pc, ip, asr r0 @ │ │ │ │ - subseq r5, sp, r0, lsl #27 │ │ │ │ - subseq r5, pc, ip, lsr #31 │ │ │ │ - ldrheq r5, [pc], #-246 @ │ │ │ │ - ldrsbeq r5, [sp], #-204 @ 0xffffff34 │ │ │ │ - @ instruction: 0x005f5f96 │ │ │ │ - ldrheq r5, [sp], #-204 @ 0xffffff34 │ │ │ │ - subseq r2, sp, lr, lsl #21 │ │ │ │ - subseq r5, pc, r8, asr #30 │ │ │ │ - subseq r5, sp, r0, ror ip │ │ │ │ - subseq r5, pc, sl, lsr #30 │ │ │ │ - subseq r5, sp, r2, asr ip │ │ │ │ - subseq r5, pc, r4, lsl #30 │ │ │ │ - subseq r5, sp, ip, lsr #24 │ │ │ │ - subseq r5, pc, r8, ror #29 │ │ │ │ - subseq r5, sp, r0, lsl ip │ │ │ │ - ldrheq r5, [pc], #-236 @ │ │ │ │ - subseq r5, sp, r4, ror #23 │ │ │ │ - @ instruction: 0x005f5e9e │ │ │ │ - subseq r5, sp, r6, asr #23 │ │ │ │ - subseq r5, pc, r0, lsl #29 │ │ │ │ - subseq r5, sp, r8, lsr #23 │ │ │ │ - ldrsheq r5, [pc], #-212 @ │ │ │ │ - subseq r5, sp, ip, lsl fp │ │ │ │ - ldrsbeq r5, [pc], #-216 @ │ │ │ │ - subseq r5, sp, r0, lsl #22 │ │ │ │ - ldrheq r5, [pc], #-218 @ │ │ │ │ - subseq r5, sp, r0, ror #21 │ │ │ │ - @ instruction: 0x005f5d9a │ │ │ │ - subseq r5, sp, r2, asr #21 │ │ │ │ - subseq r5, pc, ip, ror sp @ │ │ │ │ - subseq r5, sp, r4, lsr #21 │ │ │ │ - subseq r1, sp, r0, lsr r5 │ │ │ │ - subseq r5, pc, lr, asr #26 │ │ │ │ - subseq r5, sp, r6, ror sl │ │ │ │ - ldrsbeq r1, [sp], #-74 @ 0xffffffb6 │ │ │ │ - subseq r5, pc, r0, lsr #26 │ │ │ │ - subseq r5, sp, r8, asr #20 │ │ │ │ - @ instruction: 0x005f5e98 │ │ │ │ + subseq r6, pc, ip, ror r8 @ │ │ │ │ + subseq r6, sp, r2, lsr #11 │ │ │ │ + subseq r6, pc, r0, ror #16 │ │ │ │ + subseq r6, sp, r6, lsl #11 │ │ │ │ + subseq r6, pc, lr, lsr r8 @ │ │ │ │ + subseq r6, sp, r4, ror #10 │ │ │ │ + subseq r6, pc, lr, lsl r8 @ │ │ │ │ + subseq r6, sp, r4, asr #10 │ │ │ │ + subseq r6, pc, r8, asr #15 │ │ │ │ + subseq r6, sp, lr, ror #9 │ │ │ │ + subseq r6, pc, r6, ror #14 │ │ │ │ + subseq r6, pc, r6, lsl r7 @ │ │ │ │ + subseq r6, sp, ip, lsr r4 │ │ │ │ + subseq r6, pc, r4, asr #10 │ │ │ │ + subseq r6, sp, r8, ror #4 │ │ │ │ + subseq r6, pc, r0, lsr #10 │ │ │ │ + subseq r6, sp, r4, asr #4 │ │ │ │ + @ instruction: 0x005f6494 │ │ │ │ + ldrheq r6, [sp], #-26 @ 0xffffffe6 │ │ │ │ + subseq r4, sp, r2, lsr #26 │ │ │ │ + subseq r6, pc, r2, asr r6 @ │ │ │ │ + ldrsheq r6, [pc], #-82 @ │ │ │ │ + ldrsheq r6, [pc], #-32 @ │ │ │ │ + subseq r6, sp, r6, lsl r0 │ │ │ │ + subseq r6, pc, r6, lsr #5 │ │ │ │ + subseq r5, sp, ip, asr #31 │ │ │ │ + subseq r6, pc, lr, ror r2 @ │ │ │ │ + subseq r5, sp, r2, lsr #31 │ │ │ │ + subseq r6, pc, lr, asr r2 @ │ │ │ │ + subseq r5, sp, r2, lsl #31 │ │ │ │ + subseq sp, ip, r6, lsr #31 │ │ │ │ + subseq r6, sp, ip, ror #1 │ │ │ │ + subseq r2, sp, lr, lsl #27 │ │ │ │ + subseq r6, pc, r6, lsl #4 │ │ │ │ + subseq r5, sp, ip, lsr #30 │ │ │ │ + ldrsbeq r6, [pc], #-22 @ │ │ │ │ + ldrsheq r5, [sp], #-236 @ 0xffffff14 │ │ │ │ + ldrsbeq r2, [sp], #-204 @ 0xffffff34 │ │ │ │ + @ instruction: 0x005f619e │ │ │ │ + subseq r5, sp, r4, asr #29 │ │ │ │ + subseq r6, pc, sl, asr #2 │ │ │ │ + subseq r6, pc, r8, lsr #2 │ │ │ │ + subseq r5, sp, lr, asr #28 │ │ │ │ + subseq r6, pc, ip, lsl #2 │ │ │ │ + subseq r5, sp, r2, lsr lr │ │ │ │ + subseq r6, pc, sl, ror #1 │ │ │ │ + subseq r5, sp, lr, lsl #28 │ │ │ │ + subseq r6, pc, sl, asr #1 │ │ │ │ + subseq r5, sp, lr, ror #27 │ │ │ │ + subseq r6, pc, r8, lsr #1 │ │ │ │ + subseq r5, sp, ip, asr #27 │ │ │ │ + subseq r6, pc, r6, lsl #1 │ │ │ │ + subseq r5, sp, sl, lsr #27 │ │ │ │ + subseq r6, pc, r4, rrx │ │ │ │ + subseq r5, sp, r8, lsl #27 │ │ │ │ + ldrheq r5, [pc], #-244 @ │ │ │ │ + ldrheq r5, [pc], #-254 @ │ │ │ │ + subseq r5, sp, r4, ror #25 │ │ │ │ + @ instruction: 0x005f5f9e │ │ │ │ + subseq r5, sp, r4, asr #25 │ │ │ │ + @ instruction: 0x005d2a96 │ │ │ │ + subseq r5, pc, r0, asr pc @ │ │ │ │ + subseq r5, sp, r8, ror ip │ │ │ │ + subseq r5, pc, r2, lsr pc @ │ │ │ │ + subseq r5, sp, sl, asr ip │ │ │ │ + subseq r5, pc, ip, lsl #30 │ │ │ │ + subseq r5, sp, r4, lsr ip │ │ │ │ + ldrsheq r5, [pc], #-224 @ │ │ │ │ + subseq r5, sp, r8, lsl ip │ │ │ │ + subseq r5, pc, r4, asr #29 │ │ │ │ + subseq r5, sp, ip, ror #23 │ │ │ │ + subseq r5, pc, r6, lsr #29 │ │ │ │ + subseq r5, sp, lr, asr #23 │ │ │ │ + subseq r5, pc, r8, lsl #29 │ │ │ │ + ldrheq r5, [sp], #-176 @ 0xffffff50 │ │ │ │ + ldrsheq r5, [pc], #-220 @ │ │ │ │ + subseq r5, sp, r4, lsr #22 │ │ │ │ + subseq r5, pc, r0, ror #27 │ │ │ │ + subseq r5, sp, r8, lsl #22 │ │ │ │ + subseq r5, pc, r2, asr #27 │ │ │ │ + subseq r5, sp, r8, ror #21 │ │ │ │ + subseq r5, pc, r2, lsr #27 │ │ │ │ + subseq r5, sp, sl, asr #21 │ │ │ │ + subseq r5, pc, r4, lsl #27 │ │ │ │ + subseq r5, sp, ip, lsr #21 │ │ │ │ + subseq r1, sp, r8, lsr r5 │ │ │ │ + subseq r5, pc, r6, asr sp @ │ │ │ │ + subseq r5, sp, lr, ror sl │ │ │ │ + subseq r1, sp, r2, ror #9 │ │ │ │ + subseq r5, pc, r8, lsr #26 │ │ │ │ + subseq r5, sp, r0, asr sl │ │ │ │ + subseq r5, pc, r0, lsr #29 │ │ │ │ ldmdami lr, {r0, r1, r2, r9, sl, lr} │ │ │ │ tstpcs r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf994f5ff │ │ │ │ @ instruction: 0x4639481b │ │ │ │ @ instruction: 0xf5ff4478 │ │ │ │ @ instruction: 0xf7fdfa4f │ │ │ │ @@ -529762,16 +529762,16 @@ │ │ │ │ eorvc pc, r8, r3, asr #16 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ blls 626734 │ │ │ │ stclle 2, cr4, [r1], #748 @ 0x2ec │ │ │ │ movwcs r9, #6695 @ 0x1a27 │ │ │ │ addshi pc, r4, sp, asr #17 │ │ │ │ ssat r6, #27, r3 │ │ │ │ - ldrsbeq r5, [pc], #-168 @ │ │ │ │ - subseq r5, sp, r0, lsl #16 │ │ │ │ + subseq r5, pc, r0, ror #21 │ │ │ │ + subseq r5, sp, r8, lsl #16 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, lr, lr, ror #27 │ │ │ │ ldrmi r4, [r1], lr, ror #25 │ │ │ │ andcs r4, r1, #2097152000 @ 0x7d000000 │ │ │ │ @@ -530010,25 +530010,25 @@ │ │ │ │ @ instruction: 0xf5f8e71a │ │ │ │ svclt 0x0000ecc8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ mlseq r8, ip, lr, r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r5, r8, r2, lsl #29 │ │ │ │ - subseq r2, sp, r2, lsl #8 │ │ │ │ - ldrsbeq r2, [sp], #-50 @ 0xffffffce │ │ │ │ - ldrsbeq r2, [sp], #-50 @ 0xffffffce │ │ │ │ - subseq r5, pc, r6, ror #15 │ │ │ │ - subseq r5, sp, lr, lsl #10 │ │ │ │ - ldrheq r5, [pc], #-118 @ │ │ │ │ - ldrsbeq r5, [sp], #-78 @ 0xffffffb2 │ │ │ │ - @ instruction: 0x005f5798 │ │ │ │ - subseq r5, sp, r0, asr #9 │ │ │ │ - subseq r5, pc, r6, ror #14 │ │ │ │ - subseq r5, sp, lr, lsl #9 │ │ │ │ + subseq r2, sp, sl, lsl #8 │ │ │ │ + ldrsbeq r2, [sp], #-58 @ 0xffffffc6 │ │ │ │ + ldrsbeq r2, [sp], #-58 @ 0xffffffc6 │ │ │ │ + subseq r5, pc, lr, ror #15 │ │ │ │ + subseq r5, sp, r6, lsl r5 │ │ │ │ + ldrheq r5, [pc], #-126 @ │ │ │ │ + subseq r5, sp, r6, ror #9 │ │ │ │ + subseq r5, pc, r0, lsr #15 │ │ │ │ + subseq r5, sp, r8, asr #9 │ │ │ │ + subseq r5, pc, lr, ror #14 │ │ │ │ + @ instruction: 0x005d5496 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed70154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb8 │ │ │ │ @ instruction: 0xb08d25b8 │ │ │ │ ldrcc pc, [r4, #2271]! @ 0x8df │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @@ -530391,90 +530391,90 @@ │ │ │ │ ... │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00c33333 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ mlseq r8, r6, sl, r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r5, pc, r4, lsl #12 │ │ │ │ + subseq r5, pc, ip, lsl #12 │ │ │ │ @ instruction: 0xfffffbad │ │ │ │ - subseq r5, pc, lr, lsl #16 │ │ │ │ - subseq r5, pc, r0, asr #16 │ │ │ │ + subseq r5, pc, r6, lsl r8 @ │ │ │ │ + subseq r5, pc, r8, asr #16 │ │ │ │ andeq r0, r0, r5, lsl ip │ │ │ │ - ldrheq r5, [pc], #-80 @ │ │ │ │ - ldrsbeq r5, [sp], #-38 @ 0xffffffda │ │ │ │ + ldrheq r5, [pc], #-88 @ │ │ │ │ + ldrsbeq r5, [sp], #-46 @ 0xffffffd2 │ │ │ │ rsbeq r5, r8, ip, ror #19 │ │ │ │ - subseq r5, pc, r4, ror r5 @ │ │ │ │ - @ instruction: 0x005d529a │ │ │ │ + subseq r5, pc, ip, ror r5 @ │ │ │ │ + subseq r5, sp, r2, lsr #5 │ │ │ │ @ instruction: 0xffffa6af │ │ │ │ @ instruction: 0xffffa63f │ │ │ │ - subseq r5, pc, lr, lsr #10 │ │ │ │ - subseq r5, sp, r4, asr r2 │ │ │ │ - subseq r5, pc, r0, lsl r5 @ │ │ │ │ - subseq r5, sp, r6, lsr r2 │ │ │ │ + subseq r5, pc, r6, lsr r5 @ │ │ │ │ + subseq r5, sp, ip, asr r2 │ │ │ │ + subseq r5, pc, r8, lsl r5 @ │ │ │ │ + subseq r5, sp, lr, lsr r2 │ │ │ │ @ instruction: 0xffffa5cb │ │ │ │ @ instruction: 0xffffa473 │ │ │ │ - subseq r5, pc, sl, asr #9 │ │ │ │ - ldrsheq r5, [sp], #-16 │ │ │ │ - subseq r5, pc, ip, lsr #9 │ │ │ │ - ldrsbeq r5, [sp], #-18 @ 0xffffffee │ │ │ │ + ldrsbeq r5, [pc], #-66 @ │ │ │ │ + ldrsheq r5, [sp], #-24 @ 0xffffffe8 │ │ │ │ + ldrheq r5, [pc], #-68 @ │ │ │ │ + ldrsbeq r5, [sp], #-26 @ 0xffffffe6 │ │ │ │ @ instruction: 0xffffa3db │ │ │ │ - subseq r5, pc, sl, ror r4 @ │ │ │ │ - subseq r5, sp, r0, lsr #3 │ │ │ │ - subseq r5, pc, r4, asr r7 @ │ │ │ │ - subseq r5, pc, sl, lsr #14 │ │ │ │ - ldrheq r5, [pc], #-102 @ │ │ │ │ - subseq r5, pc, r0, lsr r4 @ │ │ │ │ - subseq r5, sp, r6, asr r1 │ │ │ │ - subseq r5, pc, lr, lsl #8 │ │ │ │ - subseq r5, sp, r4, lsr r1 │ │ │ │ - subseq r7, lr, r8, ror lr │ │ │ │ - subseq r5, pc, r2, ror #13 │ │ │ │ - ldrheq r5, [pc], #-60 @ │ │ │ │ - subseq r5, sp, r4, ror #1 │ │ │ │ - subseq r7, lr, r8, asr #29 │ │ │ │ - subseq r5, pc, sl, lsr #13 │ │ │ │ - subseq r5, pc, ip, asr r3 @ │ │ │ │ - subseq r5, sp, r4, lsl #1 │ │ │ │ - subseq r7, lr, lr, lsl lr │ │ │ │ - subseq r5, pc, r8, ror r6 @ │ │ │ │ - subseq r5, pc, r8, lsl r3 @ │ │ │ │ - subseq r5, sp, r0, asr #32 │ │ │ │ - subseq r5, pc, sl, asr r6 @ │ │ │ │ + subseq r5, pc, r2, lsl #9 │ │ │ │ + subseq r5, sp, r8, lsr #3 │ │ │ │ + subseq r5, pc, ip, asr r7 @ │ │ │ │ + subseq r5, pc, r2, lsr r7 @ │ │ │ │ + ldrheq r5, [pc], #-110 @ │ │ │ │ + subseq r5, pc, r8, lsr r4 @ │ │ │ │ + subseq r5, sp, lr, asr r1 │ │ │ │ + subseq r5, pc, r6, lsl r4 @ │ │ │ │ + subseq r5, sp, ip, lsr r1 │ │ │ │ + subseq r7, lr, r0, lsl #29 │ │ │ │ + subseq r5, pc, sl, ror #13 │ │ │ │ + subseq r5, pc, r4, asr #7 │ │ │ │ + subseq r5, sp, ip, ror #1 │ │ │ │ + ldrsbeq r7, [lr], #-224 @ 0xffffff20 │ │ │ │ + ldrheq r5, [pc], #-98 @ │ │ │ │ + subseq r5, pc, r4, ror #6 │ │ │ │ + subseq r5, sp, ip, lsl #1 │ │ │ │ + subseq r7, lr, r6, lsr #28 │ │ │ │ subseq r5, pc, r0, lsl #13 │ │ │ │ - ldrsbeq r5, [pc], #-36 @ │ │ │ │ - ldrsheq r4, [sp], #-252 @ 0xffffff04 │ │ │ │ + subseq r5, pc, r0, lsr #6 │ │ │ │ + subseq r5, sp, r8, asr #32 │ │ │ │ subseq r5, pc, r2, ror #12 │ │ │ │ - subseq r5, pc, r4, lsl #13 │ │ │ │ - subseq r5, pc, ip, lsl #5 │ │ │ │ - ldrheq r4, [sp], #-244 @ 0xffffff0c │ │ │ │ + subseq r5, pc, r8, lsl #13 │ │ │ │ + ldrsbeq r5, [pc], #-44 @ │ │ │ │ + subseq r5, sp, r4 │ │ │ │ subseq r5, pc, sl, ror #12 │ │ │ │ - @ instruction: 0x005f5690 │ │ │ │ - subseq r5, pc, r8, asr #4 │ │ │ │ - subseq r4, sp, r0, ror pc │ │ │ │ - subseq r5, pc, r4, ror r6 @ │ │ │ │ - subseq r5, pc, lr, lsr #13 │ │ │ │ - subseq r5, pc, r4, lsl #4 │ │ │ │ - subseq r4, sp, ip, lsr #30 │ │ │ │ - @ instruction: 0x005f569a │ │ │ │ - subseq r5, pc, r0, ror #13 │ │ │ │ - subseq r5, pc, r0, asr #3 │ │ │ │ - subseq r4, sp, r8, ror #29 │ │ │ │ - subseq r5, pc, lr, asr #13 │ │ │ │ - subseq r5, pc, ip, lsl #14 │ │ │ │ - subseq r5, pc, ip, ror r1 @ │ │ │ │ - subseq r4, sp, r4, lsr #29 │ │ │ │ - ldrsheq r5, [pc], #-98 @ │ │ │ │ - subseq r5, pc, r0, lsr r7 @ │ │ │ │ - subseq r5, pc, r8, lsr r1 @ │ │ │ │ - subseq r4, sp, r0, ror #28 │ │ │ │ - subseq r7, lr, sl, lsr #25 │ │ │ │ + subseq r5, pc, ip, lsl #13 │ │ │ │ + @ instruction: 0x005f5294 │ │ │ │ + ldrheq r4, [sp], #-252 @ 0xffffff04 │ │ │ │ + subseq r5, pc, r2, ror r6 @ │ │ │ │ + @ instruction: 0x005f5698 │ │ │ │ + subseq r5, pc, r0, asr r2 @ │ │ │ │ + subseq r4, sp, r8, ror pc │ │ │ │ + subseq r5, pc, ip, ror r6 @ │ │ │ │ + ldrheq r5, [pc], #-102 @ │ │ │ │ + subseq r5, pc, ip, lsl #4 │ │ │ │ + subseq r4, sp, r4, lsr pc │ │ │ │ + subseq r5, pc, r2, lsr #13 │ │ │ │ + subseq r5, pc, r8, ror #13 │ │ │ │ + subseq r5, pc, r8, asr #3 │ │ │ │ + ldrsheq r4, [sp], #-224 @ 0xffffff20 │ │ │ │ + ldrsbeq r5, [pc], #-102 @ │ │ │ │ subseq r5, pc, r4, lsl r7 @ │ │ │ │ - ldrsheq r5, [pc], #-2 @ │ │ │ │ - subseq r4, sp, sl, lsl lr │ │ │ │ + subseq r5, pc, r4, lsl #3 │ │ │ │ + subseq r4, sp, ip, lsr #29 │ │ │ │ + ldrsheq r5, [pc], #-106 @ │ │ │ │ + subseq r5, pc, r8, lsr r7 @ │ │ │ │ + subseq r5, pc, r0, asr #2 │ │ │ │ + subseq r4, sp, r8, ror #28 │ │ │ │ + ldrheq r7, [lr], #-194 @ 0xffffff3e │ │ │ │ + subseq r5, pc, ip, lsl r7 @ │ │ │ │ + ldrsheq r5, [pc], #-10 @ │ │ │ │ + subseq r4, sp, r2, lsr #28 │ │ │ │ movwcs r4, #6853 @ 0x1ac5 │ │ │ │ strcs r4, [r0], -r5, asr #19 │ │ │ │ ldrbtmi r9, [sl], #-768 @ 0xfffffd00 │ │ │ │ blne ff1d4cd8 │ │ │ │ cmnpeq r0, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ bleq ff1d4ce0 │ │ │ │ @ instruction: 0x46384479 │ │ │ │ @@ -530664,64 +530664,64 @@ │ │ │ │ ldmdami r8!, {r0, r1, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx 7d714a │ │ │ │ bllt 18d7950 │ │ │ │ ... │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ - subseq r5, pc, lr, ror #10 │ │ │ │ - subseq r5, pc, r4, asr #11 │ │ │ │ - subseq r4, pc, r4, lsr #30 │ │ │ │ - subseq r4, sp, ip, asr #24 │ │ │ │ - subseq r5, pc, sl, ror #11 │ │ │ │ - subseq r5, pc, r2, lsr #11 │ │ │ │ - subseq r4, pc, r0, ror #29 │ │ │ │ - subseq r4, sp, r8, lsl #24 │ │ │ │ - ldrsheq r5, [pc], #-88 @ │ │ │ │ - ldrheq r5, [pc], #-94 @ │ │ │ │ - @ instruction: 0x005f4e9c │ │ │ │ - subseq r4, sp, r4, asr #23 │ │ │ │ - subseq r5, pc, r0, ror #11 │ │ │ │ + subseq r5, pc, r6, ror r5 @ │ │ │ │ + subseq r5, pc, ip, asr #11 │ │ │ │ + subseq r4, pc, ip, lsr #30 │ │ │ │ + subseq r4, sp, r4, asr ip │ │ │ │ + ldrsheq r5, [pc], #-82 @ │ │ │ │ + subseq r5, pc, sl, lsr #11 │ │ │ │ + subseq r4, pc, r8, ror #29 │ │ │ │ + subseq r4, sp, r0, lsl ip │ │ │ │ + subseq r5, pc, r0, lsl #12 │ │ │ │ + subseq r5, pc, r6, asr #11 │ │ │ │ + subseq r4, pc, r4, lsr #29 │ │ │ │ + subseq r4, sp, ip, asr #23 │ │ │ │ + subseq r5, pc, r8, ror #11 │ │ │ │ + ldrsheq r5, [pc], #-94 @ │ │ │ │ + subseq r4, pc, r2, ror #28 │ │ │ │ + subseq r4, sp, sl, lsl #23 │ │ │ │ + subseq r5, pc, ip, ror #11 │ │ │ │ + subseq r5, pc, r4, lsl r6 @ │ │ │ │ + subseq r4, pc, r0, lsr #28 │ │ │ │ + subseq r4, sp, r8, asr #22 │ │ │ │ + subseq r5, pc, r4, asr #13 │ │ │ │ + @ instruction: 0x005f569a │ │ │ │ ldrsheq r5, [pc], #-86 @ │ │ │ │ - subseq r4, pc, sl, asr lr @ │ │ │ │ - subseq r4, sp, r2, lsl #23 │ │ │ │ - subseq r5, pc, r4, ror #11 │ │ │ │ - subseq r5, pc, ip, lsl #12 │ │ │ │ - subseq r4, pc, r8, lsl lr @ │ │ │ │ - subseq r4, sp, r0, asr #22 │ │ │ │ - ldrheq r5, [pc], #-108 @ │ │ │ │ - @ instruction: 0x005f5692 │ │ │ │ - subseq r5, pc, lr, ror #11 │ │ │ │ - ldrsbeq r4, [pc], #-214 @ │ │ │ │ - ldrsheq r4, [sp], #-174 @ 0xffffff52 │ │ │ │ - subseq r5, pc, r6, asr #14 │ │ │ │ - subseq r5, pc, ip, lsl r7 @ │ │ │ │ - subseq r5, pc, r4, ror r6 @ │ │ │ │ - @ instruction: 0x005f4d94 │ │ │ │ - ldrheq r4, [sp], #-172 @ 0xffffff54 │ │ │ │ - subseq r5, pc, r6, lsl #14 │ │ │ │ - subseq r5, pc, r8, asr #14 │ │ │ │ - subseq r4, pc, r8, asr sp @ │ │ │ │ - subseq r4, sp, r0, lsl #21 │ │ │ │ - subseq r5, pc, r2, lsr r7 @ │ │ │ │ - subseq r5, pc, r8, ror #14 │ │ │ │ - subseq r4, pc, ip, lsl sp @ │ │ │ │ - subseq r4, sp, r4, asr #20 │ │ │ │ - subseq r5, pc, r2, asr r7 @ │ │ │ │ - @ instruction: 0x005f5790 │ │ │ │ - subseq r4, pc, r0, ror #25 │ │ │ │ - subseq r4, sp, r8, lsl #20 │ │ │ │ - subseq r5, pc, ip, ror r7 @ │ │ │ │ - ldrheq r5, [pc], #-124 @ │ │ │ │ - subseq r4, pc, r2, lsr #25 │ │ │ │ - subseq r4, sp, sl, asr #19 │ │ │ │ - subseq r5, pc, r4, lsr #15 │ │ │ │ - subseq r5, pc, r6, ror #15 │ │ │ │ - subseq r4, pc, r6, ror #24 │ │ │ │ - subseq r4, sp, lr, lsl #19 │ │ │ │ + ldrsbeq r4, [pc], #-222 @ │ │ │ │ + subseq r4, sp, r6, lsl #22 │ │ │ │ + subseq r5, pc, lr, asr #14 │ │ │ │ + subseq r5, pc, r4, lsr #14 │ │ │ │ + subseq r5, pc, ip, ror r6 @ │ │ │ │ + @ instruction: 0x005f4d9c │ │ │ │ + subseq r4, sp, r4, asr #21 │ │ │ │ + subseq r5, pc, lr, lsl #14 │ │ │ │ + subseq r5, pc, r0, asr r7 @ │ │ │ │ + subseq r4, pc, r0, ror #26 │ │ │ │ + subseq r4, sp, r8, lsl #21 │ │ │ │ + subseq r5, pc, sl, lsr r7 @ │ │ │ │ + subseq r5, pc, r0, ror r7 @ │ │ │ │ + subseq r4, pc, r4, lsr #26 │ │ │ │ + subseq r4, sp, ip, asr #20 │ │ │ │ + subseq r5, pc, sl, asr r7 @ │ │ │ │ + @ instruction: 0x005f5798 │ │ │ │ + subseq r4, pc, r8, ror #25 │ │ │ │ + subseq r4, sp, r0, lsl sl │ │ │ │ + subseq r5, pc, r4, lsl #15 │ │ │ │ + subseq r5, pc, r4, asr #15 │ │ │ │ + subseq r4, pc, sl, lsr #25 │ │ │ │ + ldrsbeq r4, [sp], #-146 @ 0xffffff6e │ │ │ │ + subseq r5, pc, ip, lsr #15 │ │ │ │ + subseq r5, pc, lr, ror #15 │ │ │ │ + subseq r4, pc, lr, ror #24 │ │ │ │ + @ instruction: 0x005d4996 │ │ │ │ @ instruction: 0xf1054a5a │ │ │ │ ldmdbmi sl, {r2, r3, r4, r5, r7, r8, r9}^ │ │ │ │ andeq lr, r0, sp, asr #19 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ vmax.u16 d6, d8, d2 │ │ │ │ @ instruction: 0x4604ff19 │ │ │ │ @@ -530805,38 +530805,38 @@ │ │ │ │ @ instruction: 0x41bff640 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf93af5fe │ │ │ │ @ instruction: 0x4621481a │ │ │ │ @ instruction: 0xf5fe4478 │ │ │ │ @ instruction: 0xf7fff9f5 │ │ │ │ svclt 0x0000ba39 │ │ │ │ - ldrsheq r5, [pc], #-100 @ │ │ │ │ - subseq r5, pc, r6, lsr #14 │ │ │ │ - subseq r4, pc, r2, asr fp @ │ │ │ │ - subseq r4, sp, sl, ror r8 │ │ │ │ - subseq r5, pc, ip, lsl #14 │ │ │ │ - subseq r5, pc, lr, asr #14 │ │ │ │ - subseq r4, pc, r6, lsl fp @ │ │ │ │ - subseq r4, sp, lr, lsr r8 │ │ │ │ - subseq r5, pc, r4, lsr r7 @ │ │ │ │ - subseq r5, pc, lr, ror #14 │ │ │ │ - ldrsbeq r4, [pc], #-170 @ │ │ │ │ - subseq r4, sp, r2, lsl #16 │ │ │ │ - subseq r5, pc, r4, asr r7 @ │ │ │ │ - subseq r5, pc, lr, lsl #15 │ │ │ │ - @ instruction: 0x005f4a9e │ │ │ │ - subseq r4, sp, r6, asr #15 │ │ │ │ - subseq r7, lr, r0, asr r7 │ │ │ │ - subseq r5, pc, r2, ror r7 @ │ │ │ │ - subseq r4, pc, r2, ror #20 │ │ │ │ - subseq r4, sp, sl, lsl #15 │ │ │ │ + ldrsheq r5, [pc], #-108 @ │ │ │ │ + subseq r5, pc, lr, lsr #14 │ │ │ │ + subseq r4, pc, sl, asr fp @ │ │ │ │ + subseq r4, sp, r2, lsl #17 │ │ │ │ + subseq r5, pc, r4, lsl r7 @ │ │ │ │ subseq r5, pc, r6, asr r7 @ │ │ │ │ - subseq r5, pc, r8, lsr #15 │ │ │ │ - subseq r4, pc, r4, lsr #20 │ │ │ │ - subseq r4, sp, ip, asr #14 │ │ │ │ + subseq r4, pc, lr, lsl fp @ │ │ │ │ + subseq r4, sp, r6, asr #16 │ │ │ │ + subseq r5, pc, ip, lsr r7 @ │ │ │ │ + subseq r5, pc, r6, ror r7 @ │ │ │ │ + subseq r4, pc, r2, ror #21 │ │ │ │ + subseq r4, sp, sl, lsl #16 │ │ │ │ + subseq r5, pc, ip, asr r7 @ │ │ │ │ + @ instruction: 0x005f5796 │ │ │ │ + subseq r4, pc, r6, lsr #21 │ │ │ │ + subseq r4, sp, lr, asr #15 │ │ │ │ + subseq r7, lr, r8, asr r7 │ │ │ │ + subseq r5, pc, sl, ror r7 @ │ │ │ │ + subseq r4, pc, sl, ror #20 │ │ │ │ + @ instruction: 0x005d4792 │ │ │ │ + subseq r5, pc, lr, asr r7 @ │ │ │ │ + ldrheq r5, [pc], #-112 @ │ │ │ │ + subseq r4, pc, ip, lsr #20 │ │ │ │ + subseq r4, sp, r4, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed70e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf9a0f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -530846,16 +530846,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8eaf5fe │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5fe4478 │ │ │ │ blls 2982c8 >::_M_default_append(unsigned int)@@Base+0x129c4> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r4, pc, r4, lsl #19 │ │ │ │ - subseq r4, sp, ip, lsr #13 │ │ │ │ + subseq r4, pc, ip, lsl #19 │ │ │ │ + ldrheq r4, [sp], #-100 @ 0xffffff9c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3d5104 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ ldrmi pc, [r8, #-2271]! @ 0xfffff721 │ │ │ │ pkhbtmi fp, r1, r7, lsl #1 │ │ │ │ @@ -531190,65 +531190,65 @@ │ │ │ │ eorsvs r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cdpcc 0, 11, cr0, cr0, cr0, {0} │ │ │ │ mlseq r8, r8, sp, r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r4, pc, r4, lsl #18 │ │ │ │ - subseq r4, sp, sl, lsr #12 │ │ │ │ + subseq r4, pc, ip, lsl #18 │ │ │ │ + subseq r4, sp, r2, lsr r6 │ │ │ │ rsbeq r4, r8, r0, asr #26 │ │ │ │ - ldrheq r4, [pc], #-132 @ │ │ │ │ - ldrsbeq r4, [sp], #-90 @ 0xffffffa6 │ │ │ │ - subseq r4, pc, r8, lsl #17 │ │ │ │ - subseq r4, sp, lr, lsr #11 │ │ │ │ - subseq r4, pc, ip, lsr #16 │ │ │ │ - @ instruction: 0x005f479a │ │ │ │ - subseq r4, pc, r8, lsl #15 │ │ │ │ - ldrheq r4, [sp], #-64 @ 0xffffffc0 │ │ │ │ - subseq r4, pc, lr, ror #14 │ │ │ │ - @ instruction: 0x005d4496 │ │ │ │ - subseq r4, pc, r8, asr r7 @ │ │ │ │ - subseq r4, sp, r0, lsl #9 │ │ │ │ - subseq r4, pc, r0, asr #14 │ │ │ │ - subseq r4, sp, r8, ror #8 │ │ │ │ - ldrsheq r4, [pc], #-106 @ │ │ │ │ - subseq r4, sp, r2, lsr #8 │ │ │ │ - subseq r4, pc, r2, ror #13 │ │ │ │ - subseq r4, sp, sl, lsl #8 │ │ │ │ - ldrheq r4, [pc], #-108 @ │ │ │ │ - subseq r4, sp, r4, ror #7 │ │ │ │ - @ instruction: 0x005f4692 │ │ │ │ - ldrheq r4, [sp], #-58 @ 0xffffffc6 │ │ │ │ - subseq ip, ip, r2, ror #7 │ │ │ │ - subseq r4, sp, sl, lsr #10 │ │ │ │ - ldrsbeq r1, [sp], #-16 │ │ │ │ - subseq r4, pc, sl, asr #12 │ │ │ │ - subseq r4, sp, r2, ror r3 │ │ │ │ - subseq r1, sp, r6, asr r1 │ │ │ │ - subseq r4, pc, ip, lsl r6 @ │ │ │ │ - subseq r4, sp, r4, asr #6 │ │ │ │ - ldrsheq r4, [pc], #-80 @ │ │ │ │ - subseq r4, sp, r8, lsl r3 │ │ │ │ - subseq r1, sp, sl, ror #1 │ │ │ │ - subseq r4, pc, r4, lsr #11 │ │ │ │ - subseq r4, sp, ip, asr #5 │ │ │ │ - subseq r4, pc, ip, lsl #11 │ │ │ │ - ldrheq r4, [sp], #-38 @ 0xffffffda │ │ │ │ - subseq r4, pc, ip, asr r5 @ │ │ │ │ - subseq r4, sp, r6, lsl #5 │ │ │ │ - subseq r4, pc, r4, lsr r5 @ │ │ │ │ - subseq r4, sp, ip, asr r2 │ │ │ │ - subseq pc, ip, sl, ror #25 │ │ │ │ - subseq r4, pc, r8, lsl #10 │ │ │ │ - subseq r4, sp, r0, lsr r2 │ │ │ │ - @ instruction: 0x005cfc96 │ │ │ │ - ldrsbeq r4, [pc], #-76 @ │ │ │ │ - subseq r4, sp, r4, lsl #4 │ │ │ │ - subseq r4, pc, r8, asr r6 @ │ │ │ │ + ldrheq r4, [pc], #-140 @ │ │ │ │ + subseq r4, sp, r2, ror #11 │ │ │ │ + @ instruction: 0x005f4890 │ │ │ │ + ldrheq r4, [sp], #-86 @ 0xffffffaa │ │ │ │ + subseq r4, pc, r4, lsr r8 @ │ │ │ │ + subseq r4, pc, r2, lsr #15 │ │ │ │ + @ instruction: 0x005f4790 │ │ │ │ + ldrheq r4, [sp], #-72 @ 0xffffffb8 │ │ │ │ + subseq r4, pc, r6, ror r7 @ │ │ │ │ + @ instruction: 0x005d449e │ │ │ │ + subseq r4, pc, r0, ror #14 │ │ │ │ + subseq r4, sp, r8, lsl #9 │ │ │ │ + subseq r4, pc, r8, asr #14 │ │ │ │ + subseq r4, sp, r0, ror r4 │ │ │ │ + subseq r4, pc, r2, lsl #14 │ │ │ │ + subseq r4, sp, sl, lsr #8 │ │ │ │ + subseq r4, pc, sl, ror #13 │ │ │ │ + subseq r4, sp, r2, lsl r4 │ │ │ │ + subseq r4, pc, r4, asr #13 │ │ │ │ + subseq r4, sp, ip, ror #7 │ │ │ │ + @ instruction: 0x005f469a │ │ │ │ + subseq r4, sp, r2, asr #7 │ │ │ │ + subseq ip, ip, sl, ror #7 │ │ │ │ + subseq r4, sp, r2, lsr r5 │ │ │ │ + ldrsbeq r1, [sp], #-24 @ 0xffffffe8 │ │ │ │ + subseq r4, pc, r2, asr r6 @ │ │ │ │ + subseq r4, sp, sl, ror r3 │ │ │ │ + subseq r1, sp, lr, asr r1 │ │ │ │ + subseq r4, pc, r4, lsr #12 │ │ │ │ + subseq r4, sp, ip, asr #6 │ │ │ │ + ldrsheq r4, [pc], #-88 @ │ │ │ │ + subseq r4, sp, r0, lsr #6 │ │ │ │ + ldrsheq r1, [sp], #-2 │ │ │ │ + subseq r4, pc, ip, lsr #11 │ │ │ │ + ldrsbeq r4, [sp], #-36 @ 0xffffffdc │ │ │ │ + @ instruction: 0x005f4594 │ │ │ │ + ldrheq r4, [sp], #-46 @ 0xffffffd2 │ │ │ │ + subseq r4, pc, r4, ror #10 │ │ │ │ + subseq r4, sp, lr, lsl #5 │ │ │ │ + subseq r4, pc, ip, lsr r5 @ │ │ │ │ + subseq r4, sp, r4, ror #4 │ │ │ │ + ldrsheq pc, [ip], #-194 @ 0xffffff3e @ │ │ │ │ + subseq r4, pc, r0, lsl r5 @ │ │ │ │ + subseq r4, sp, r8, lsr r2 │ │ │ │ + @ instruction: 0x005cfc9e │ │ │ │ + subseq r4, pc, r4, ror #9 │ │ │ │ + subseq r4, sp, ip, lsl #4 │ │ │ │ + subseq r4, pc, r0, ror #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed71474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ blx 5d6ac6 │ │ │ │ @@ -531284,17 +531284,17 @@ │ │ │ │ @ instruction: 0xf5fa4631 │ │ │ │ andcs pc, r0, #828 @ 0x33c │ │ │ │ mrscs r2, LR_irq │ │ │ │ stmib r6, {r5, r9, sl, lr}^ │ │ │ │ adcsvs r2, r1, r0, lsl #6 │ │ │ │ tstcs sl, #3244032 @ 0x318000 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - subseq r5, pc, r4, lsl #1 │ │ │ │ - subseq r4, sp, ip, lsl r0 │ │ │ │ - subseq r5, pc, lr, ror r0 @ │ │ │ │ + subseq r5, pc, ip, lsl #1 │ │ │ │ + subseq r4, sp, r4, lsr #32 │ │ │ │ + subseq r5, pc, r6, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed71528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7de2b0 │ │ │ │ blmi 806548 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -531316,15 +531316,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf5f7bd30 │ │ │ │ svclt 0x0000ea88 │ │ │ │ rsbeq r4, r8, r6, asr #13 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsheq r4, [pc], #-246 @ │ │ │ │ + ldrsheq r4, [pc], #-254 @ │ │ │ │ rsbeq r4, r8, ip, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3d585c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ ldrmi fp, [r4], -r3, lsr #1 │ │ │ │ @@ -532095,60 +532095,60 @@ │ │ │ │ strbt r9, [r9], -sl, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ rsbeq r4, r8, lr, lsr r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq r4, [r8], #-72 @ 0xffffffb8 @ │ │ │ │ - subseq r4, pc, r0, lsr #27 │ │ │ │ - subseq r3, sp, r6, lsr sp │ │ │ │ - subseq r4, pc, r6, asr ip @ │ │ │ │ - subseq r3, sp, ip, ror #23 │ │ │ │ - subseq r4, pc, sl, lsl fp @ │ │ │ │ - ldrheq r3, [sp], #-160 @ 0xffffff60 │ │ │ │ - ldrsheq r4, [pc], #-150 @ │ │ │ │ - subseq r3, sp, ip, lsl #19 │ │ │ │ - subseq r4, pc, lr, lsl #19 │ │ │ │ - subseq r3, sp, r4, lsr #18 │ │ │ │ - subseq r4, pc, r8, lsl r9 @ │ │ │ │ - subseq r3, sp, lr, lsr #17 │ │ │ │ - subseq r4, pc, ip, lsl #14 │ │ │ │ - subseq r3, sp, r4, lsr #13 │ │ │ │ - subseq r4, pc, ip, asr #13 │ │ │ │ - subseq r3, sp, r4, ror #12 │ │ │ │ - ldrheq r4, [pc], #-96 @ │ │ │ │ - subseq r3, sp, r8, asr #12 │ │ │ │ - @ instruction: 0x005f4692 │ │ │ │ - subseq r3, sp, sl, lsr #12 │ │ │ │ - subseq r4, pc, r0, lsr r6 @ │ │ │ │ - subseq r3, sp, r8, asr #11 │ │ │ │ - subseq r4, pc, r2, lsl r6 @ │ │ │ │ - subseq r3, sp, sl, lsr #11 │ │ │ │ - subseq r4, pc, ip, asr r6 @ │ │ │ │ - subseq r4, pc, r0, lsr #11 │ │ │ │ - subseq r3, sp, r8, lsr r5 │ │ │ │ - subseq r4, pc, r2, lsl #11 │ │ │ │ - subseq r3, sp, sl, lsl r5 │ │ │ │ - subseq r4, pc, r4, lsr #10 │ │ │ │ - ldrheq r3, [sp], #-76 @ 0xffffffb4 │ │ │ │ - subseq r4, pc, r2, lsl #10 │ │ │ │ - @ instruction: 0x005d349a │ │ │ │ - subseq r4, pc, r2, ror #9 │ │ │ │ - subseq r3, sp, sl, ror r4 │ │ │ │ - subseq r4, pc, r0, lsr #9 │ │ │ │ - subseq r3, sp, r8, lsr r4 │ │ │ │ - subseq r4, pc, r4, lsl #9 │ │ │ │ - subseq r4, pc, r2, lsr r4 @ │ │ │ │ - subseq r3, sp, sl, asr #7 │ │ │ │ - subseq r4, pc, sl, ror #7 │ │ │ │ - subseq r3, sp, r2, lsl #7 │ │ │ │ - subseq r4, pc, r2, asr #7 │ │ │ │ - subseq r3, sp, sl, asr r3 │ │ │ │ - subseq r4, pc, r2, lsr #7 │ │ │ │ - subseq r3, sp, sl, lsr r3 │ │ │ │ + subseq r4, pc, r8, lsr #27 │ │ │ │ + subseq r3, sp, lr, lsr sp │ │ │ │ + subseq r4, pc, lr, asr ip @ │ │ │ │ + ldrsheq r3, [sp], #-180 @ 0xffffff4c │ │ │ │ + subseq r4, pc, r2, lsr #22 │ │ │ │ + ldrheq r3, [sp], #-168 @ 0xffffff58 │ │ │ │ + ldrsheq r4, [pc], #-158 @ │ │ │ │ + @ instruction: 0x005d3994 │ │ │ │ + @ instruction: 0x005f4996 │ │ │ │ + subseq r3, sp, ip, lsr #18 │ │ │ │ + subseq r4, pc, r0, lsr #18 │ │ │ │ + ldrheq r3, [sp], #-134 @ 0xffffff7a │ │ │ │ + subseq r4, pc, r4, lsl r7 @ │ │ │ │ + subseq r3, sp, ip, lsr #13 │ │ │ │ + ldrsbeq r4, [pc], #-100 @ │ │ │ │ + subseq r3, sp, ip, ror #12 │ │ │ │ + ldrheq r4, [pc], #-104 @ │ │ │ │ + subseq r3, sp, r0, asr r6 │ │ │ │ + @ instruction: 0x005f469a │ │ │ │ + subseq r3, sp, r2, lsr r6 │ │ │ │ + subseq r4, pc, r8, lsr r6 @ │ │ │ │ + ldrsbeq r3, [sp], #-80 @ 0xffffffb0 │ │ │ │ + subseq r4, pc, sl, lsl r6 @ │ │ │ │ + ldrheq r3, [sp], #-82 @ 0xffffffae │ │ │ │ + subseq r4, pc, r4, ror #12 │ │ │ │ + subseq r4, pc, r8, lsr #11 │ │ │ │ + subseq r3, sp, r0, asr #10 │ │ │ │ + subseq r4, pc, sl, lsl #11 │ │ │ │ + subseq r3, sp, r2, lsr #10 │ │ │ │ + subseq r4, pc, ip, lsr #10 │ │ │ │ + subseq r3, sp, r4, asr #9 │ │ │ │ + subseq r4, pc, sl, lsl #10 │ │ │ │ + subseq r3, sp, r2, lsr #9 │ │ │ │ + subseq r4, pc, sl, ror #9 │ │ │ │ + subseq r3, sp, r2, lsl #9 │ │ │ │ + subseq r4, pc, r8, lsr #9 │ │ │ │ + subseq r3, sp, r0, asr #8 │ │ │ │ + subseq r4, pc, ip, lsl #9 │ │ │ │ + subseq r4, pc, sl, lsr r4 @ │ │ │ │ + ldrsbeq r3, [sp], #-50 @ 0xffffffce │ │ │ │ + ldrsheq r4, [pc], #-50 @ │ │ │ │ + subseq r3, sp, sl, lsl #7 │ │ │ │ + subseq r4, pc, sl, asr #7 │ │ │ │ + subseq r3, sp, r2, ror #6 │ │ │ │ + subseq r4, pc, sl, lsr #7 │ │ │ │ + subseq r3, sp, r2, asr #6 │ │ │ │ strtmi r9, [r8], -r0, lsr #18 │ │ │ │ blx 11d7d06 │ │ │ │ andsle r2, r1, r1, lsl #16 │ │ │ │ vst4.8 {d25-d28}, [pc], sl │ │ │ │ @ instruction: 0xf8df618d │ │ │ │ ldrbtmi r0, [r8], #-1516 @ 0xfffffa14 │ │ │ │ @ instruction: 0xf5fc300c │ │ │ │ @@ -532449,15 +532449,15 @@ │ │ │ │ stc2 5, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0x4628ab19 │ │ │ │ blls a00140 │ │ │ │ @ instruction: 0xf982f301 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ - blls 88fb08 │ │ │ │ + blls 88fb08 │ │ │ │ movwcs fp, #61715 @ 0xf113 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ vmax.u16 d4, d1, d24 │ │ │ │ bmi 211b038 │ │ │ │ cmnpcc sl, #64, 4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi sl, [sl], #-2335 @ 0xfffff6e1 │ │ │ │ ldc2l 5, cr15, [r0, #-1004] @ 0xfffffc14 │ │ │ │ @@ -532525,73 +532525,73 @@ │ │ │ │ vmax.u32 d4, d13, d24 │ │ │ │ @ instruction: 0xee28fa77 │ │ │ │ ldrb r7, [r5, r0, lsl #22] │ │ │ │ blhi 416f4c │ │ │ │ vmax.u32 d4, d13, d24 │ │ │ │ vnmul.f32 s30, s16, s31 │ │ │ │ strb r7, [sp, r0, lsl #22] │ │ │ │ - subseq r4, pc, r6, lsr #5 │ │ │ │ - subseq r3, sp, ip, lsr r2 │ │ │ │ - subseq r4, pc, ip, lsr r2 @ │ │ │ │ - ldrsbeq r3, [sp], #-18 @ 0xffffffee │ │ │ │ - subseq r4, pc, r8, lsl r2 @ │ │ │ │ - subseq r3, sp, lr, lsr #3 │ │ │ │ - ldrsbeq r4, [pc], #-30 @ │ │ │ │ - subseq r3, sp, r4, ror r1 │ │ │ │ - ldrheq r4, [pc], #-26 @ │ │ │ │ - subseq r3, sp, r0, asr r1 │ │ │ │ - @ instruction: 0x005f4198 │ │ │ │ - subseq r3, sp, lr, lsr #2 │ │ │ │ - subseq r4, pc, r4, asr r2 @ │ │ │ │ - subseq r4, pc, r2, asr #2 │ │ │ │ - subseq lr, ip, r4, lsr #22 │ │ │ │ - ldrsbeq r4, [pc], #-0 @ │ │ │ │ - subseq r3, sp, r6, rrx │ │ │ │ - ldrheq r4, [pc], #-2 @ │ │ │ │ - subseq r3, sp, r8, asr #32 │ │ │ │ - @ instruction: 0x005f4094 │ │ │ │ - subseq r3, sp, sl, lsr #32 │ │ │ │ - subseq r4, pc, sl, rrx │ │ │ │ - subseq r3, sp, r0 │ │ │ │ - subseq lr, ip, r6, ror #20 │ │ │ │ - subseq r4, pc, ip, lsr r0 @ │ │ │ │ - ldrsbeq r2, [sp], #-244 @ 0xffffff0c │ │ │ │ - subseq r5, lr, sl, ror #23 │ │ │ │ - subseq r4, pc, r0, lsl r0 @ │ │ │ │ - subseq r2, sp, r8, lsr #31 │ │ │ │ - subseq r3, pc, r8, ror #31 │ │ │ │ - subseq r2, sp, r0, lsl #31 │ │ │ │ - subseq r3, lr, r8, lsl #29 │ │ │ │ - ldrheq r3, [pc], #-250 @ │ │ │ │ - subseq r2, sp, r2, asr pc │ │ │ │ - subseq pc, ip, r0, lsl #27 │ │ │ │ - subseq r3, pc, sl, lsl #31 │ │ │ │ - subseq r2, sp, r2, lsr #30 │ │ │ │ - subseq r5, lr, r0, asr fp │ │ │ │ - subseq r3, pc, lr, asr pc @ │ │ │ │ - ldrsheq r2, [sp], #-230 @ 0xffffff1a │ │ │ │ - subseq r3, pc, r6, lsr pc @ │ │ │ │ - subseq r2, sp, lr, asr #29 │ │ │ │ - subseq r3, pc, ip, lsl #30 │ │ │ │ - subseq r2, sp, r4, lsr #29 │ │ │ │ - subseq r3, pc, r2, ror #29 │ │ │ │ - subseq r2, sp, sl, ror lr │ │ │ │ - subseq sl, ip, r2, lsr #29 │ │ │ │ - subseq r2, sp, sl, ror #31 │ │ │ │ - subseq r3, pc, lr, ror #28 │ │ │ │ - subseq r2, sp, r6, lsl #28 │ │ │ │ - subseq r3, pc, r6, lsl lr @ │ │ │ │ - subseq r2, sp, lr, lsr #27 │ │ │ │ - subseq r3, pc, lr, ror #27 │ │ │ │ - subseq r3, pc, r2, lsr #27 │ │ │ │ - subseq r2, sp, sl, lsr sp │ │ │ │ - subseq r3, pc, r8, lsl #27 │ │ │ │ - subseq r2, sp, r0, lsr #26 │ │ │ │ - subseq r3, pc, r4, lsl #26 │ │ │ │ - @ instruction: 0x005d2c9c │ │ │ │ + subseq r4, pc, lr, lsr #5 │ │ │ │ + subseq r3, sp, r4, asr #4 │ │ │ │ + subseq r4, pc, r4, asr #4 │ │ │ │ + ldrsbeq r3, [sp], #-26 @ 0xffffffe6 │ │ │ │ + subseq r4, pc, r0, lsr #4 │ │ │ │ + ldrheq r3, [sp], #-22 @ 0xffffffea │ │ │ │ + subseq r4, pc, r6, ror #3 │ │ │ │ + subseq r3, sp, ip, ror r1 │ │ │ │ + subseq r4, pc, r2, asr #3 │ │ │ │ + subseq r3, sp, r8, asr r1 │ │ │ │ + subseq r4, pc, r0, lsr #3 │ │ │ │ + subseq r3, sp, r6, lsr r1 │ │ │ │ + subseq r4, pc, ip, asr r2 @ │ │ │ │ + subseq r4, pc, sl, asr #2 │ │ │ │ + subseq lr, ip, ip, lsr #22 │ │ │ │ + ldrsbeq r4, [pc], #-8 @ │ │ │ │ + subseq r3, sp, lr, rrx │ │ │ │ + ldrheq r4, [pc], #-10 @ │ │ │ │ + subseq r3, sp, r0, asr r0 │ │ │ │ + @ instruction: 0x005f409c │ │ │ │ + subseq r3, sp, r2, lsr r0 │ │ │ │ + subseq r4, pc, r2, ror r0 @ │ │ │ │ + subseq r3, sp, r8 │ │ │ │ + subseq lr, ip, lr, ror #20 │ │ │ │ + subseq r4, pc, r4, asr #32 │ │ │ │ + ldrsbeq r2, [sp], #-252 @ 0xffffff04 │ │ │ │ + ldrsheq r5, [lr], #-178 @ 0xffffff4e │ │ │ │ + subseq r4, pc, r8, lsl r0 @ │ │ │ │ + ldrheq r2, [sp], #-240 @ 0xffffff10 │ │ │ │ + ldrsheq r3, [pc], #-240 @ │ │ │ │ + subseq r2, sp, r8, lsl #31 │ │ │ │ + @ instruction: 0x005e3e90 │ │ │ │ + subseq r3, pc, r2, asr #31 │ │ │ │ + subseq r2, sp, sl, asr pc │ │ │ │ + subseq pc, ip, r8, lsl #27 │ │ │ │ + @ instruction: 0x005f3f92 │ │ │ │ + subseq r2, sp, sl, lsr #30 │ │ │ │ + subseq r5, lr, r8, asr fp │ │ │ │ + subseq r3, pc, r6, ror #30 │ │ │ │ + ldrsheq r2, [sp], #-238 @ 0xffffff12 │ │ │ │ + subseq r3, pc, lr, lsr pc @ │ │ │ │ + ldrsbeq r2, [sp], #-230 @ 0xffffff1a │ │ │ │ + subseq r3, pc, r4, lsl pc @ │ │ │ │ + subseq r2, sp, ip, lsr #29 │ │ │ │ + subseq r3, pc, sl, ror #29 │ │ │ │ + subseq r2, sp, r2, lsl #29 │ │ │ │ + subseq sl, ip, sl, lsr #29 │ │ │ │ + ldrsheq r2, [sp], #-242 @ 0xffffff0e │ │ │ │ + subseq r3, pc, r6, ror lr @ │ │ │ │ + subseq r2, sp, lr, lsl #28 │ │ │ │ + subseq r3, pc, lr, lsl lr @ │ │ │ │ + ldrheq r2, [sp], #-214 @ 0xffffff2a │ │ │ │ + ldrsheq r3, [pc], #-214 @ │ │ │ │ + subseq r3, pc, sl, lsr #27 │ │ │ │ + subseq r2, sp, r2, asr #26 │ │ │ │ + @ instruction: 0x005f3d90 │ │ │ │ + subseq r2, sp, r8, lsr #26 │ │ │ │ + subseq r3, pc, ip, lsl #26 │ │ │ │ + subseq r2, sp, r4, lsr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 356c24 >::_M_default_append(unsigned int)@@Base+0xd1320> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ bcs fe459af8 │ │ │ │ @ instruction: 0xf8dfb0a7 │ │ │ │ @@ -533267,52 +533267,52 @@ │ │ │ │ @ instruction: 0xf5fb4478 │ │ │ │ str pc, [sl], #3777 @ 0xec1 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq r3, r8, r8, ror r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r3, r8, r4, asr r2 │ │ │ │ - ldrsheq r3, [pc], #-172 @ │ │ │ │ - @ instruction: 0x005d2a92 │ │ │ │ - subseq r3, pc, lr, lsl #21 │ │ │ │ - subseq r3, pc, r6, asr r8 @ │ │ │ │ - subseq r2, sp, sl, ror #15 │ │ │ │ - subseq r3, pc, r8, lsr r8 @ │ │ │ │ - subseq r2, sp, ip, asr #15 │ │ │ │ - subseq r3, pc, r6, lsl r8 @ │ │ │ │ - subseq r2, sp, ip, lsr #15 │ │ │ │ - subseq r3, pc, r6, asr r5 @ │ │ │ │ - subseq r2, sp, ip, ror #9 │ │ │ │ - subseq r3, pc, r2, lsl r5 @ │ │ │ │ - subseq r2, sp, r8, lsr #9 │ │ │ │ - subseq r3, pc, r2, asr #9 │ │ │ │ - subseq r2, sp, sl, asr r4 │ │ │ │ - subseq r3, pc, r2, asr #9 │ │ │ │ - subseq r3, pc, sl, lsr #8 │ │ │ │ - subseq r3, pc, r6, ror #7 │ │ │ │ - subseq r2, sp, lr, ror r3 │ │ │ │ - subseq r3, pc, lr, asr #6 │ │ │ │ - subseq r2, sp, r6, ror #5 │ │ │ │ - subseq r3, pc, r0, lsl #5 │ │ │ │ - subseq r2, sp, r6, lsl r2 │ │ │ │ - subseq r3, pc, r6, ror #4 │ │ │ │ - ldrsheq r2, [sp], #-28 @ 0xffffffe4 │ │ │ │ - subseq r3, pc, r8, asr #4 │ │ │ │ - subseq r2, sp, r0, ror #3 │ │ │ │ - subseq r3, pc, r0, lsr r2 @ │ │ │ │ - subseq r2, sp, r6, asr #3 │ │ │ │ - subseq r3, pc, r0, lsl #4 │ │ │ │ - @ instruction: 0x005d2196 │ │ │ │ - subseq r3, pc, r2, ror #3 │ │ │ │ - subseq r2, sp, r8, ror r1 │ │ │ │ - ldrsbeq r3, [pc], #-30 @ │ │ │ │ - subseq r3, pc, r8, ror #2 │ │ │ │ - ldrsheq r2, [sp], #-14 │ │ │ │ - subseq r3, pc, lr, asr #2 │ │ │ │ - subseq r2, sp, r4, ror #1 │ │ │ │ + subseq r3, pc, r4, lsl #22 │ │ │ │ + @ instruction: 0x005d2a9a │ │ │ │ + @ instruction: 0x005f3a96 │ │ │ │ + subseq r3, pc, lr, asr r8 @ │ │ │ │ + ldrsheq r2, [sp], #-114 @ 0xffffff8e │ │ │ │ + subseq r3, pc, r0, asr #16 │ │ │ │ + ldrsbeq r2, [sp], #-116 @ 0xffffff8c │ │ │ │ + subseq r3, pc, lr, lsl r8 @ │ │ │ │ + ldrheq r2, [sp], #-116 @ 0xffffff8c │ │ │ │ + subseq r3, pc, lr, asr r5 @ │ │ │ │ + ldrsheq r2, [sp], #-68 @ 0xffffffbc │ │ │ │ + subseq r3, pc, sl, lsl r5 @ │ │ │ │ + ldrheq r2, [sp], #-64 @ 0xffffffc0 │ │ │ │ + subseq r3, pc, sl, asr #9 │ │ │ │ + subseq r2, sp, r2, ror #8 │ │ │ │ + subseq r3, pc, sl, asr #9 │ │ │ │ + subseq r3, pc, r2, lsr r4 @ │ │ │ │ + subseq r3, pc, lr, ror #7 │ │ │ │ + subseq r2, sp, r6, lsl #7 │ │ │ │ + subseq r3, pc, r6, asr r3 @ │ │ │ │ + subseq r2, sp, lr, ror #5 │ │ │ │ + subseq r3, pc, r8, lsl #5 │ │ │ │ + subseq r2, sp, lr, lsl r2 │ │ │ │ + subseq r3, pc, lr, ror #4 │ │ │ │ + subseq r2, sp, r4, lsl #4 │ │ │ │ + subseq r3, pc, r0, asr r2 @ │ │ │ │ + subseq r2, sp, r8, ror #3 │ │ │ │ + subseq r3, pc, r8, lsr r2 @ │ │ │ │ + subseq r2, sp, lr, asr #3 │ │ │ │ + subseq r3, pc, r8, lsl #4 │ │ │ │ + @ instruction: 0x005d219e │ │ │ │ + subseq r3, pc, sl, ror #3 │ │ │ │ + subseq r2, sp, r0, lsl #3 │ │ │ │ + subseq r3, pc, r6, ror #3 │ │ │ │ + subseq r3, pc, r0, ror r1 @ │ │ │ │ + subseq r2, sp, r6, lsl #2 │ │ │ │ + subseq r3, pc, r6, asr r1 @ │ │ │ │ + subseq r2, sp, ip, ror #1 │ │ │ │ blmi ffe56760 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strtcs pc, [r8], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ strmi r3, [r7], -r8, lsr #9 │ │ │ │ @@ -533609,76 +533609,76 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq r2, r8, r8, lsr r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r3, pc, r2, ror r0 @ │ │ │ │ + subseq r3, pc, sl, ror r0 @ │ │ │ │ @ instruction: 0xfffff46b │ │ │ │ - subseq r3, pc, r6, asr r1 @ │ │ │ │ - subseq r3, pc, lr, ror #1 │ │ │ │ + subseq r3, pc, lr, asr r1 @ │ │ │ │ + ldrsheq r3, [pc], #-6 @ │ │ │ │ @ instruction: 0x000005b9 │ │ │ │ - ldrsbeq r2, [pc], #-244 @ │ │ │ │ - subseq r1, sp, sl, ror #30 │ │ │ │ + ldrsbeq r2, [pc], #-252 @ │ │ │ │ + subseq r1, sp, r2, ror pc │ │ │ │ rsbeq r2, r8, r2, lsl #13 │ │ │ │ - @ instruction: 0x005f2f9a │ │ │ │ - subseq r1, sp, r2, lsr pc │ │ │ │ + subseq r2, pc, r2, lsr #31 │ │ │ │ + subseq r1, sp, sl, lsr pc │ │ │ │ @ instruction: 0xffffdf69 │ │ │ │ @ instruction: 0xffffdea3 │ │ │ │ - subseq r2, pc, ip, asr pc @ │ │ │ │ - ldrsheq r1, [sp], #-228 @ 0xffffff1c │ │ │ │ - subseq r2, pc, r2, asr #30 │ │ │ │ - ldrsbeq r1, [sp], #-234 @ 0xffffff16 │ │ │ │ - subseq r5, lr, ip, ror #26 │ │ │ │ - subseq r3, pc, sl, rrx │ │ │ │ - subseq r3, pc, sl, rrx │ │ │ │ - subseq r3, pc, r4, asr #1 │ │ │ │ - ldrsbeq r2, [pc], #-228 @ │ │ │ │ - subseq r1, sp, ip, ror #28 │ │ │ │ - ldrheq r2, [pc], #-234 @ │ │ │ │ - subseq r1, sp, r2, asr lr │ │ │ │ - @ instruction: 0x005e4b90 │ │ │ │ - subseq r3, pc, r6, lsl #1 │ │ │ │ - subseq r2, pc, sl, ror #28 │ │ │ │ - subseq r1, sp, r2, lsl #28 │ │ │ │ - @ instruction: 0x005e4b90 │ │ │ │ - subseq r3, pc, lr, asr #32 │ │ │ │ - subseq r2, pc, r6, lsl lr @ │ │ │ │ - subseq r1, sp, lr, lsr #27 │ │ │ │ - ldrsheq r2, [pc], #-216 @ │ │ │ │ - subseq r1, sp, lr, lsl #27 │ │ │ │ - ldrsheq r2, [pc], #-254 @ │ │ │ │ - subseq r4, lr, r0, ror fp │ │ │ │ - subseq r2, pc, sl, lsr #27 │ │ │ │ - subseq r1, sp, r2, asr #26 │ │ │ │ - subseq r4, lr, ip, lsl #23 │ │ │ │ - ldrsbeq r2, [pc], #-242 @ │ │ │ │ - subseq r2, pc, r4, ror #26 │ │ │ │ - ldrsheq r1, [sp], #-204 @ 0xffffff34 │ │ │ │ - subseq r2, pc, lr, lsr #31 │ │ │ │ - ldrsheq r2, [pc], #-240 @ │ │ │ │ - subseq r2, pc, r0, lsr #26 │ │ │ │ - ldrheq r1, [sp], #-200 @ 0xffffff38 │ │ │ │ - ldrsbeq r4, [lr], #-186 @ 0xffffff46 │ │ │ │ - subseq r2, pc, ip, asr #31 │ │ │ │ - ldrsbeq r2, [pc], #-200 @ │ │ │ │ - subseq r1, sp, r0, ror ip │ │ │ │ - ldrsheq r4, [lr], #-184 @ 0xffffff48 │ │ │ │ - subseq r2, pc, sl, lsr #31 │ │ │ │ - @ instruction: 0x005f2c9a │ │ │ │ - subseq r1, sp, r2, lsr ip │ │ │ │ - subseq r4, lr, r8, lsr #24 │ │ │ │ - subseq r2, pc, lr, lsl #31 │ │ │ │ - subseq r2, pc, r0, ror #24 │ │ │ │ - ldrsheq r1, [sp], #-184 @ 0xffffff48 │ │ │ │ - subseq r2, pc, r8, ror pc @ │ │ │ │ - subseq r4, lr, r6, ror #24 │ │ │ │ - subseq r2, pc, sl, lsl ip @ │ │ │ │ - ldrheq r1, [sp], #-178 @ 0xffffff4e │ │ │ │ + subseq r2, pc, r4, ror #30 │ │ │ │ + ldrsheq r1, [sp], #-236 @ 0xffffff14 │ │ │ │ + subseq r2, pc, sl, asr #30 │ │ │ │ + subseq r1, sp, r2, ror #29 │ │ │ │ + subseq r5, lr, r4, ror sp │ │ │ │ + subseq r3, pc, r2, ror r0 @ │ │ │ │ + subseq r3, pc, r2, ror r0 @ │ │ │ │ + subseq r3, pc, ip, asr #1 │ │ │ │ + ldrsbeq r2, [pc], #-236 @ │ │ │ │ + subseq r1, sp, r4, ror lr │ │ │ │ + subseq r2, pc, r2, asr #29 │ │ │ │ + subseq r1, sp, sl, asr lr │ │ │ │ + @ instruction: 0x005e4b98 │ │ │ │ + subseq r3, pc, lr, lsl #1 │ │ │ │ + subseq r2, pc, r2, ror lr @ │ │ │ │ + subseq r1, sp, sl, lsl #28 │ │ │ │ + @ instruction: 0x005e4b98 │ │ │ │ + subseq r3, pc, r6, asr r0 @ │ │ │ │ + subseq r2, pc, lr, lsl lr @ │ │ │ │ + ldrheq r1, [sp], #-214 @ 0xffffff2a │ │ │ │ + subseq r2, pc, r0, lsl #28 │ │ │ │ + @ instruction: 0x005d1d96 │ │ │ │ + subseq r3, pc, r6 │ │ │ │ + subseq r4, lr, r8, ror fp │ │ │ │ + ldrheq r2, [pc], #-210 @ │ │ │ │ + subseq r1, sp, sl, asr #26 │ │ │ │ + @ instruction: 0x005e4b94 │ │ │ │ + ldrsbeq r2, [pc], #-250 @ │ │ │ │ + subseq r2, pc, ip, ror #26 │ │ │ │ + subseq r1, sp, r4, lsl #26 │ │ │ │ + ldrheq r2, [pc], #-246 @ │ │ │ │ + ldrsheq r2, [pc], #-248 @ │ │ │ │ + subseq r2, pc, r8, lsr #26 │ │ │ │ + subseq r1, sp, r0, asr #25 │ │ │ │ + subseq r4, lr, r2, ror #23 │ │ │ │ + ldrsbeq r2, [pc], #-244 @ │ │ │ │ + subseq r2, pc, r0, ror #25 │ │ │ │ + subseq r1, sp, r8, ror ip │ │ │ │ + subseq r4, lr, r0, lsl #24 │ │ │ │ + ldrheq r2, [pc], #-242 @ │ │ │ │ + subseq r2, pc, r2, lsr #25 │ │ │ │ + subseq r1, sp, sl, lsr ip │ │ │ │ + subseq r4, lr, r0, lsr ip │ │ │ │ + @ instruction: 0x005f2f96 │ │ │ │ + subseq r2, pc, r8, ror #24 │ │ │ │ + subseq r1, sp, r0, lsl #24 │ │ │ │ + subseq r2, pc, r0, lsl #31 │ │ │ │ + subseq r4, lr, lr, ror #24 │ │ │ │ + subseq r2, pc, r2, lsr #24 │ │ │ │ + ldrheq r1, [sp], #-186 @ 0xffffff46 │ │ │ │ movwcs r4, #27168 @ 0x6a20 │ │ │ │ @ instruction: 0xf04f4920 │ │ │ │ andls r0, r0, r7, lsl #16 │ │ │ │ movwls r4, #5242 @ 0x147a │ │ │ │ @ instruction: 0xf1054479 │ │ │ │ ldrtmi r0, [r8], -r0, ror #6 │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ @@ -533704,22 +533704,22 @@ │ │ │ │ stmdami ip, {r0, r1, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ orrspl pc, lr, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx fe65a0c8 │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf5fb4478 │ │ │ │ strb pc, [r5, #-2891] @ 0xfffff4b5 @ │ │ │ │ - subseq r2, pc, r0, lsr #28 │ │ │ │ - subseq r2, pc, r8, asr #29 │ │ │ │ - subseq r2, pc, r0, lsr #21 │ │ │ │ - subseq r1, sp, r8, lsr sl │ │ │ │ - subseq r2, pc, r6, lsr #29 │ │ │ │ - subseq r2, pc, r0, asr #30 │ │ │ │ - subseq r2, pc, r0, ror #20 │ │ │ │ - ldrsheq r1, [sp], #-152 @ 0xffffff68 │ │ │ │ + subseq r2, pc, r8, lsr #28 │ │ │ │ + ldrsbeq r2, [pc], #-224 @ │ │ │ │ + subseq r2, pc, r8, lsr #21 │ │ │ │ + subseq r1, sp, r0, asr #20 │ │ │ │ + subseq r2, pc, lr, lsr #29 │ │ │ │ + subseq r2, pc, r8, asr #30 │ │ │ │ + subseq r2, pc, r8, ror #20 │ │ │ │ + subseq r1, sp, r0, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed73b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -533729,16 +533729,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1ada124 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5fb4478 │ │ │ │ blls 29b5b8 >::_M_default_append(unsigned int)@@Base+0x15cb4> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r2, pc, r4, lsl #20 │ │ │ │ - @ instruction: 0x005d199c │ │ │ │ + subseq r2, pc, ip, lsl #20 │ │ │ │ + subseq r1, sp, r4, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed7f570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [r3, #384] @ 0x180 │ │ │ │ addlt r8, r3, r0, lsl #22 │ │ │ │ blhi ff258444 │ │ │ │ @@ -533792,16 +533792,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5fb300c │ │ │ │ stmdami r5, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx fe9da22c │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - subseq r2, pc, lr, ror #27 │ │ │ │ - @ instruction: 0x005d189e │ │ │ │ + ldrsheq r2, [pc], #-214 @ │ │ │ │ + subseq r1, sp, r6, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed73c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s8 d9, d13, d1 │ │ │ │ bls 29c6d8 >::_M_default_append(unsigned int)@@Base+0x16dd4> │ │ │ │ @@ -533814,16 +533814,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5fb300c │ │ │ │ stmdami r5, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 1eda284 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ - @ instruction: 0x005f2d96 │ │ │ │ - subseq r1, sp, r6, asr #16 │ │ │ │ + @ instruction: 0x005f2d9e │ │ │ │ + subseq r1, sp, lr, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed73cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7a0a38 │ │ │ │ blmi 7c8cd0 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -533844,15 +533844,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ mcr 5, 6, pc, cr4, cr4, {7} @ │ │ │ │ rsbeq r1, r8, lr, lsr pc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r2, pc, ip, asr sp @ │ │ │ │ + subseq r2, pc, r4, ror #26 │ │ │ │ rsbeq r1, r8, r6, lsl #30 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [lr], -r9, lsl #1 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @@ -533887,16 +533887,16 @@ │ │ │ │ ldrbtmi r2, [r8], #-445 @ 0xfffffe43 │ │ │ │ @ instruction: 0xf5fb300c │ │ │ │ stmdami r5, {r0, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf9e0f5fb │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - subseq r2, pc, r2, ror ip @ │ │ │ │ - subseq r1, sp, r2, lsr #14 │ │ │ │ + subseq r2, pc, sl, ror ip @ │ │ │ │ + subseq r1, sp, sl, lsr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed73dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe220abc │ │ │ │ blmi fe248e14 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -534022,38 +534022,38 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ rsbeq r1, r8, sl, lsl lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r2, pc, r4, asr #24 │ │ │ │ + subseq r2, pc, ip, asr #24 │ │ │ │ @ instruction: 0xffffff11 │ │ │ │ - subseq r2, pc, sl, ror ip @ │ │ │ │ - subseq r2, pc, r0, lsr ip @ │ │ │ │ + subseq r2, pc, r2, lsl #25 │ │ │ │ + subseq r2, pc, r8, lsr ip @ │ │ │ │ andeq r0, r0, fp, ror #3 │ │ │ │ - ldrheq r2, [pc], #-182 @ │ │ │ │ - subseq r1, sp, r6, ror #12 │ │ │ │ + ldrheq r2, [pc], #-190 @ │ │ │ │ + subseq r1, sp, lr, ror #12 │ │ │ │ rsbeq r1, r8, r0, lsl #27 │ │ │ │ - subseq r2, pc, r4, lsl #23 │ │ │ │ - subseq r1, sp, r4, lsr r6 │ │ │ │ + subseq r2, pc, ip, lsl #23 │ │ │ │ + subseq r1, sp, ip, lsr r6 │ │ │ │ @ instruction: 0xfffffdf3 │ │ │ │ @ instruction: 0xfffffd89 │ │ │ │ - subseq r2, pc, r8, asr #22 │ │ │ │ - ldrsheq r1, [sp], #-88 @ 0xffffffa8 │ │ │ │ - subseq r2, pc, r0, lsr fp @ │ │ │ │ - subseq r1, sp, r0, ror #11 │ │ │ │ + subseq r2, pc, r0, asr fp @ │ │ │ │ + subseq r1, sp, r0, lsl #12 │ │ │ │ + subseq r2, pc, r8, lsr fp @ │ │ │ │ + subseq r1, sp, r8, ror #11 │ │ │ │ @ instruction: 0xfffffcf3 │ │ │ │ @ instruction: 0xfffffc2d │ │ │ │ - ldrheq r2, [pc], #-168 @ │ │ │ │ - subseq r1, sp, r8, ror #10 │ │ │ │ - subseq r2, pc, r0, lsr #21 │ │ │ │ - subseq r1, sp, r0, asr r5 │ │ │ │ - subseq r2, pc, r4, lsl #21 │ │ │ │ - subseq r1, sp, r2, lsr r5 │ │ │ │ + subseq r2, pc, r0, asr #21 │ │ │ │ + subseq r1, sp, r0, ror r5 │ │ │ │ + subseq r2, pc, r8, lsr #21 │ │ │ │ + subseq r1, sp, r8, asr r5 │ │ │ │ + subseq r2, pc, ip, lsl #21 │ │ │ │ + subseq r1, sp, sl, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed7404c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 5, pc, cr10, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -534062,16 +534062,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5fa300c │ │ │ │ stmdami r5, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf880f5fb │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrheq r2, [pc], #-146 @ │ │ │ │ - subseq r1, sp, r2, ror #8 │ │ │ │ + ldrheq r2, [pc], #-154 @ │ │ │ │ + subseq r1, sp, sl, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed74094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ stc2 2, cr15, [r0, #-52] @ 0xffffffcc │ │ │ │ blvc 358520 >::_M_default_append(unsigned int)@@Base+0xd2c1c> │ │ │ │ andcs r4, r1, r3, lsl #12 │ │ │ │ @@ -534097,16 +534097,16 @@ │ │ │ │ stmdami r6, {r0, r1, r2, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ ldrbtmi r2, [r8], #-389 @ 0xfffffe7b │ │ │ │ @ instruction: 0xf5fa300c │ │ │ │ stmdami r4, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf836f5fb │ │ │ │ ldclt 6, cr4, [r8, #-128]! @ 0xffffff80 │ │ │ │ - ldrheq r2, [pc], #-146 @ │ │ │ │ - subseq r1, sp, lr, asr #7 │ │ │ │ + ldrheq r2, [pc], #-154 @ │ │ │ │ + ldrsbeq r1, [sp], #-54 @ 0xffffffca │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed74124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7a0eac │ │ │ │ blmi 7c9144 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -534127,15 +534127,15 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ stc 5, cr15, [sl], {244} @ 0xf4 │ │ │ │ rsbeq r1, r8, sl, asr #21 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r2, pc, r8, ror r9 @ │ │ │ │ + subseq r2, pc, r0, lsl #19 │ │ │ │ mlseq r8, r2, sl, r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3d8454 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0xf8df4616 │ │ │ │ @@ -534262,15 +534262,15 @@ │ │ │ │ @ instruction: 0xe763fef7 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ ldmdbge ip, {r2, r3, r4, r8, r9, ip, pc} │ │ │ │ @ instruction: 0x46384bf3 │ │ │ │ ldrbtmi r4, [fp], #-2803 @ 0xfffff50d │ │ │ │ blmi fff01da4 │ │ │ │ ldrbtmi r4, [fp], #-1146 @ 0xfffffb86 │ │ │ │ - blx 859dca │ │ │ │ + blx 859dca │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ adcshi pc, r3, r0, asr #32 │ │ │ │ blcs 243e28 │ │ │ │ orrhi pc, r6, r0 │ │ │ │ blcs 243e34 │ │ │ │ adcshi pc, sl, r0, asr #6 │ │ │ │ strtmi r6, [r8], -fp, ror #16 │ │ │ │ @@ -534486,65 +534486,65 @@ │ │ │ │ str pc, [r3, #3383]! @ 0xd37 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ ... │ │ │ │ rsbeq r1, r8, r8, asr #20 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r2, pc, ip, ror #16 │ │ │ │ - subseq r1, sp, r6, lsl #5 │ │ │ │ - subseq r2, pc, r2, asr #16 │ │ │ │ - subseq r1, sp, ip, asr r2 │ │ │ │ + subseq r2, pc, r4, ror r8 @ │ │ │ │ + subseq r1, sp, lr, lsl #5 │ │ │ │ + subseq r2, pc, sl, asr #16 │ │ │ │ + subseq r1, sp, r4, ror #4 │ │ │ │ rsbeq r1, r8, r0, ror #18 │ │ │ │ - subseq r2, pc, lr, ror #15 │ │ │ │ - subseq r1, sp, r8, lsl #4 │ │ │ │ - ldrsbeq r2, [pc], #-112 @ │ │ │ │ - subseq r1, sp, sl, ror #3 │ │ │ │ - subseq r2, pc, r8, lsr #15 │ │ │ │ - subseq r2, pc, r4, lsr #15 │ │ │ │ - subseq r2, pc, lr, asr #14 │ │ │ │ - subseq r1, sp, sl, ror #2 │ │ │ │ - subseq r2, pc, r4, lsr r7 @ │ │ │ │ - subseq r1, sp, r0, asr r1 │ │ │ │ + ldrsheq r2, [pc], #-118 @ │ │ │ │ + subseq r1, sp, r0, lsl r2 │ │ │ │ + ldrsbeq r2, [pc], #-120 @ │ │ │ │ + ldrsheq r1, [sp], #-18 @ 0xffffffee │ │ │ │ + ldrheq r2, [pc], #-112 @ │ │ │ │ + subseq r2, pc, ip, lsr #15 │ │ │ │ + subseq r2, pc, r6, asr r7 @ │ │ │ │ + subseq r1, sp, r2, ror r1 │ │ │ │ + subseq r2, pc, ip, lsr r7 @ │ │ │ │ + subseq r1, sp, r8, asr r1 │ │ │ │ @ instruction: 0xfffffd1b │ │ │ │ - subseq r2, pc, r4, ror r7 @ │ │ │ │ - subseq r2, pc, sl, asr #14 │ │ │ │ - subseq r2, pc, sl, lsr #11 │ │ │ │ - subseq r0, sp, r6, asr #31 │ │ │ │ - @ instruction: 0x005f2590 │ │ │ │ - subseq r0, sp, ip, lsr #31 │ │ │ │ - subseq ip, ip, r0, lsr sl │ │ │ │ - subseq r2, pc, sl, asr r5 @ │ │ │ │ - subseq r0, sp, r6, ror pc │ │ │ │ - subseq r2, pc, lr, lsr r5 @ │ │ │ │ - subseq r0, sp, sl, asr pc │ │ │ │ - subseq ip, ip, r0, asr #19 │ │ │ │ - subseq r2, pc, r2, lsl r5 @ │ │ │ │ - subseq r0, sp, lr, lsr #30 │ │ │ │ - subseq r3, lr, r4, asr #22 │ │ │ │ - subseq r2, pc, r6, ror #9 │ │ │ │ - subseq r0, sp, r2, lsl #30 │ │ │ │ - subseq r2, pc, sl, asr #9 │ │ │ │ - subseq r0, sp, r6, ror #29 │ │ │ │ - subseq r2, pc, r2, lsr #9 │ │ │ │ - ldrheq r0, [sp], #-238 @ 0xffffff12 │ │ │ │ - subseq sp, ip, sl, ror #25 │ │ │ │ - subseq r2, pc, r0, ror r4 @ │ │ │ │ - subseq r0, sp, ip, lsl #29 │ │ │ │ - subseq r2, pc, r2, asr r4 @ │ │ │ │ - subseq r0, sp, ip, ror #28 │ │ │ │ - ldrheq sp, [ip], #-206 @ 0xffffff32 │ │ │ │ - subseq r2, pc, r4, lsr #8 │ │ │ │ - subseq r0, sp, r0, asr #28 │ │ │ │ - ldrsheq r2, [pc], #-60 @ │ │ │ │ - subseq r0, sp, r8, lsl lr │ │ │ │ - ldrsbeq r2, [pc], #-62 @ │ │ │ │ - subseq r2, pc, r4, asr #8 │ │ │ │ - ldrheq r2, [pc], #-52 @ │ │ │ │ - ldrsbeq r0, [sp], #-208 @ 0xffffff30 │ │ │ │ + subseq r2, pc, ip, ror r7 @ │ │ │ │ + subseq r2, pc, r2, asr r7 @ │ │ │ │ + ldrheq r2, [pc], #-82 @ │ │ │ │ + subseq r0, sp, lr, asr #31 │ │ │ │ + @ instruction: 0x005f2598 │ │ │ │ + ldrheq r0, [sp], #-244 @ 0xffffff0c │ │ │ │ + subseq ip, ip, r8, lsr sl │ │ │ │ + subseq r2, pc, r2, ror #10 │ │ │ │ + subseq r0, sp, lr, ror pc │ │ │ │ + subseq r2, pc, r6, asr #10 │ │ │ │ + subseq r0, sp, r2, ror #30 │ │ │ │ + subseq ip, ip, r8, asr #19 │ │ │ │ + subseq r2, pc, sl, lsl r5 @ │ │ │ │ + subseq r0, sp, r6, lsr pc │ │ │ │ + subseq r3, lr, ip, asr #22 │ │ │ │ + subseq r2, pc, lr, ror #9 │ │ │ │ + subseq r0, sp, sl, lsl #30 │ │ │ │ + ldrsbeq r2, [pc], #-66 @ │ │ │ │ + subseq r0, sp, lr, ror #29 │ │ │ │ + subseq r2, pc, sl, lsr #9 │ │ │ │ + subseq r0, sp, r6, asr #29 │ │ │ │ + ldrsheq sp, [ip], #-194 @ 0xffffff3e │ │ │ │ + subseq r2, pc, r8, ror r4 @ │ │ │ │ + @ instruction: 0x005d0e94 │ │ │ │ + subseq r2, pc, sl, asr r4 @ │ │ │ │ + subseq r0, sp, r4, ror lr │ │ │ │ + subseq sp, ip, r6, asr #25 │ │ │ │ + subseq r2, pc, ip, lsr #8 │ │ │ │ + subseq r0, sp, r8, asr #28 │ │ │ │ + subseq r2, pc, r4, lsl #8 │ │ │ │ + subseq r0, sp, r0, lsr #28 │ │ │ │ + subseq r2, pc, r6, ror #7 │ │ │ │ + subseq r2, pc, ip, asr #8 │ │ │ │ + ldrheq r2, [pc], #-60 @ │ │ │ │ + ldrsbeq r0, [sp], #-216 @ 0xffffff28 │ │ │ │ tstcs r2, r2, lsl #12 │ │ │ │ vmin.u16 d4, d5, d24 │ │ │ │ @ instruction: 0x4604ff5d │ │ │ │ andle r2, lr, r1, lsl #16 │ │ │ │ @ instruction: 0x060cf8df │ │ │ │ cmnpne r3, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @@ -534929,69 +534929,69 @@ │ │ │ │ strtmi r7, [r8], -r0, lsl #22 │ │ │ │ blvc 4194e8 │ │ │ │ blvc 55923c │ │ │ │ @ instruction: 0xffa2f32a │ │ │ │ blvc 559284 │ │ │ │ blne 2594b0 │ │ │ │ svclt 0x0000e67e │ │ │ │ - subseq r2, pc, r0, lsr #5 │ │ │ │ - ldrheq r0, [sp], #-202 @ 0xffffff36 │ │ │ │ - subseq r6, lr, r0, lsr #3 │ │ │ │ - @ instruction: 0x005e6190 │ │ │ │ - subseq r8, lr, r8, ror #22 │ │ │ │ - subseq r8, lr, r6, ror #22 │ │ │ │ - subseq ip, pc, r8, asr #14 │ │ │ │ - subseq r4, lr, r2, lsr #18 │ │ │ │ - ldrheq r8, [ip], #-254 @ 0xffffff02 │ │ │ │ subseq r2, pc, r8, lsr #5 │ │ │ │ - subseq r6, lr, r4, lsr fp │ │ │ │ - subseq ip, lr, lr, asr #23 │ │ │ │ - subseq r3, lr, r2, lsl r8 │ │ │ │ - @ instruction: 0x005f219a │ │ │ │ - ldrheq r0, [sp], #-180 @ 0xffffff4c │ │ │ │ - subseq r2, pc, ip, ror r1 @ │ │ │ │ - @ instruction: 0x005d0b96 │ │ │ │ - subseq r2, pc, lr, asr r1 @ │ │ │ │ - subseq r0, sp, r8, ror fp │ │ │ │ - subseq r3, lr, r4, asr #28 │ │ │ │ - subseq r2, pc, ip, lsl #2 │ │ │ │ - subseq r0, sp, r6, lsr #22 │ │ │ │ - subseq r2, pc, lr, ror #1 │ │ │ │ - subseq r0, sp, r8, lsl #22 │ │ │ │ - ldrheq r2, [pc], #-12 @ │ │ │ │ - ldrsbeq r0, [sp], #-166 @ 0xffffff5a │ │ │ │ - subseq r2, pc, sl, lsl #1 │ │ │ │ - subseq r0, sp, r4, lsr #21 │ │ │ │ - subseq r2, pc, r8, asr r0 @ │ │ │ │ - subseq r0, sp, r2, ror sl │ │ │ │ - subseq r3, lr, r4, ror #26 │ │ │ │ - subseq r2, pc, r0, lsr #32 │ │ │ │ - subseq r0, sp, ip, lsr sl │ │ │ │ - subseq r8, lr, r4, asr r8 │ │ │ │ - subseq r1, pc, lr, ror #29 │ │ │ │ - subseq r0, sp, sl, lsl #18 │ │ │ │ - ldrsbeq r1, [pc], #-226 @ │ │ │ │ - subseq r0, sp, lr, ror #17 │ │ │ │ - subseq r1, pc, r4, lsr #29 │ │ │ │ - subseq r0, sp, r0, asr #17 │ │ │ │ - subseq r1, pc, sl, ror #28 │ │ │ │ - subseq r0, sp, r6, lsl #17 │ │ │ │ - subseq r1, pc, r0, asr #28 │ │ │ │ - subseq r0, sp, ip, asr r8 │ │ │ │ - subseq r1, pc, r8, lsl lr @ │ │ │ │ - subseq r0, sp, r4, lsr r8 │ │ │ │ - subseq r1, pc, r0, ror #27 │ │ │ │ - ldrsheq r0, [sp], #-124 @ 0xffffff84 │ │ │ │ - @ instruction: 0x005f1d94 │ │ │ │ - ldrheq r0, [sp], #-112 @ 0xffffff90 │ │ │ │ - subseq r1, pc, r0, lsr #26 │ │ │ │ - ldrsheq r1, [pc], #-194 @ │ │ │ │ - subseq r0, sp, lr, lsl #14 │ │ │ │ - ldrsbeq r1, [pc], #-192 @ │ │ │ │ - subseq r0, sp, ip, ror #13 │ │ │ │ + subseq r0, sp, r2, asr #25 │ │ │ │ + subseq r6, lr, r8, lsr #3 │ │ │ │ + @ instruction: 0x005e6198 │ │ │ │ + subseq r8, lr, r0, ror fp │ │ │ │ + subseq r8, lr, lr, ror #22 │ │ │ │ + subseq ip, pc, r0, asr r7 @ │ │ │ │ + subseq r4, lr, sl, lsr #18 │ │ │ │ + subseq r8, ip, r6, asr #31 │ │ │ │ + ldrheq r2, [pc], #-32 @ │ │ │ │ + subseq r6, lr, ip, lsr fp │ │ │ │ + ldrsbeq ip, [lr], #-182 @ 0xffffff4a │ │ │ │ + subseq r3, lr, sl, lsl r8 │ │ │ │ + subseq r2, pc, r2, lsr #3 │ │ │ │ + ldrheq r0, [sp], #-188 @ 0xffffff44 │ │ │ │ + subseq r2, pc, r4, lsl #3 │ │ │ │ + @ instruction: 0x005d0b9e │ │ │ │ + subseq r2, pc, r6, ror #2 │ │ │ │ + subseq r0, sp, r0, lsl #23 │ │ │ │ + subseq r3, lr, ip, asr #28 │ │ │ │ + subseq r2, pc, r4, lsl r1 @ │ │ │ │ + subseq r0, sp, lr, lsr #22 │ │ │ │ + ldrsheq r2, [pc], #-6 @ │ │ │ │ + subseq r0, sp, r0, lsl fp │ │ │ │ + subseq r2, pc, r4, asr #1 │ │ │ │ + ldrsbeq r0, [sp], #-174 @ 0xffffff52 │ │ │ │ + @ instruction: 0x005f2092 │ │ │ │ + subseq r0, sp, ip, lsr #21 │ │ │ │ + subseq r2, pc, r0, rrx │ │ │ │ + subseq r0, sp, sl, ror sl │ │ │ │ + subseq r3, lr, ip, ror #26 │ │ │ │ + subseq r2, pc, r8, lsr #32 │ │ │ │ + subseq r0, sp, r4, asr #20 │ │ │ │ + subseq r8, lr, ip, asr r8 │ │ │ │ + ldrsheq r1, [pc], #-230 @ │ │ │ │ + subseq r0, sp, r2, lsl r9 │ │ │ │ + ldrsbeq r1, [pc], #-234 @ │ │ │ │ + ldrsheq r0, [sp], #-134 @ 0xffffff7a │ │ │ │ + subseq r1, pc, ip, lsr #29 │ │ │ │ + subseq r0, sp, r8, asr #17 │ │ │ │ + subseq r1, pc, r2, ror lr @ │ │ │ │ + subseq r0, sp, lr, lsl #17 │ │ │ │ + subseq r1, pc, r8, asr #28 │ │ │ │ + subseq r0, sp, r4, ror #16 │ │ │ │ + subseq r1, pc, r0, lsr #28 │ │ │ │ + subseq r0, sp, ip, lsr r8 │ │ │ │ + subseq r1, pc, r8, ror #27 │ │ │ │ + subseq r0, sp, r4, lsl #16 │ │ │ │ + @ instruction: 0x005f1d9c │ │ │ │ + ldrheq r0, [sp], #-120 @ 0xffffff88 │ │ │ │ + subseq r1, pc, r8, lsr #26 │ │ │ │ + ldrsheq r1, [pc], #-202 @ │ │ │ │ + subseq r0, sp, r6, lsl r7 │ │ │ │ + ldrsbeq r1, [pc], #-200 @ │ │ │ │ + ldrsheq r0, [sp], #-100 @ 0xffffff9c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3d91b4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @@ -535003,15 +535003,15 @@ │ │ │ │ stmda sl, {r2, r4, r5, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ bleq 818e30 │ │ │ │ blvc 4595cc │ │ │ │ bleq 818e78 │ │ │ │ stcl 5, cr15, [ip, #-972]! @ 0xfffffc34 │ │ │ │ stmda r0, {r2, r4, r5, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ blvc 459800 │ │ │ │ - bleq 898e48 │ │ │ │ + bleq 898e48 │ │ │ │ mcr 6, 1, r4, cr9, cr0, {1} │ │ │ │ vqdmulh.s d9, d12, d7 │ │ │ │ @ instruction: 0xf5f3fde3 │ │ │ │ mcrr 15, 15, lr, r1, cr6 │ │ │ │ @ instruction: 0x46300b18 │ │ │ │ blhi 4d963c │ │ │ │ ldc2l 2, cr15, [r2, #48] @ 0x30 │ │ │ │ @@ -535066,16 +535066,16 @@ │ │ │ │ rscle r2, r1, r1, lsl #16 │ │ │ │ mvncs r4, r5, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe6f5f9 │ │ │ │ strtmi r4, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf5fa4478 │ │ │ │ ldrb pc, [r5, r1, lsr #17] @ │ │ │ │ - subseq r1, pc, r8, lsl #21 │ │ │ │ - subseq r0, sp, r4, lsr #9 │ │ │ │ + @ instruction: 0x005f1a90 │ │ │ │ + subseq r0, sp, ip, lsr #9 │ │ │ │ ldmmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrcs pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb08c │ │ │ │ @ instruction: 0x4607341c │ │ │ │ @@ -535336,68 +535336,68 @@ │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ mlseq r8, ip, fp, r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r1, pc, r2, asr sl @ │ │ │ │ + subseq r1, pc, sl, asr sl @ │ │ │ │ @ instruction: 0xfffffe63 │ │ │ │ - ldrheq r1, [pc], #-170 @ │ │ │ │ - subseq r1, pc, r4, lsr sl @ │ │ │ │ + subseq r1, pc, r2, asr #21 │ │ │ │ + subseq r1, pc, ip, lsr sl @ │ │ │ │ andeq r0, r0, pc, ror r4 │ │ │ │ - subseq r1, pc, ip, asr #19 │ │ │ │ - subseq r0, sp, r8, ror #7 │ │ │ │ + ldrsbeq r1, [pc], #-148 @ │ │ │ │ + ldrsheq r0, [sp], #-48 @ 0xffffffd0 │ │ │ │ rsbeq r0, r8, r2, lsl #22 │ │ │ │ - @ instruction: 0x005f1996 │ │ │ │ - ldrheq r0, [sp], #-50 @ 0xffffffce │ │ │ │ + @ instruction: 0x005f199e │ │ │ │ + ldrheq r0, [sp], #-58 @ 0xffffffc6 │ │ │ │ @ instruction: 0xffffefe5 │ │ │ │ @ instruction: 0xffffef43 │ │ │ │ - subseq r1, pc, r8, asr r9 @ │ │ │ │ - subseq r0, sp, r4, ror r3 │ │ │ │ - subseq r1, pc, lr, lsr r9 @ │ │ │ │ - subseq r0, sp, sl, asr r3 │ │ │ │ - @ instruction: 0x005e3098 │ │ │ │ - subseq r1, pc, r0, lsl #20 │ │ │ │ - subseq r3, lr, ip, lsr #1 │ │ │ │ - ldrsbeq r1, [pc], #-158 @ │ │ │ │ - subseq r1, pc, sl, lsr #17 │ │ │ │ - subseq r0, sp, r6, asr #5 │ │ │ │ - @ instruction: 0x005f1890 │ │ │ │ - subseq r0, sp, ip, lsr #5 │ │ │ │ - @ instruction: 0x005f1994 │ │ │ │ - subseq r3, lr, r8, lsl #1 │ │ │ │ - subseq r1, pc, r0, asr #16 │ │ │ │ - subseq r0, sp, ip, asr r2 │ │ │ │ - subseq r1, pc, sl, asr r9 @ │ │ │ │ - subseq ip, lr, r6, ror #8 │ │ │ │ - subseq r1, pc, ip, ror #15 │ │ │ │ - subseq r0, sp, r8, lsl #4 │ │ │ │ - subseq r1, pc, lr, asr #15 │ │ │ │ - subseq r0, sp, r8, ror #3 │ │ │ │ - subseq r3, lr, r2, lsr r0 │ │ │ │ - subseq r1, pc, r0, lsl r9 @ │ │ │ │ - subseq r1, pc, r8, lsl #15 │ │ │ │ - subseq r0, sp, r4, lsr #3 │ │ │ │ - ldrsheq r1, [pc], #-130 @ │ │ │ │ - subseq r1, pc, r4, lsr #18 │ │ │ │ - subseq r1, pc, r0, asr #14 │ │ │ │ - subseq r0, sp, ip, asr r1 │ │ │ │ - subseq r3, lr, r0, asr #13 │ │ │ │ - subseq r1, pc, r6, lsl #18 │ │ │ │ - subseq r1, pc, r6, lsl #14 │ │ │ │ - subseq r0, sp, r2, lsr #2 │ │ │ │ - subseq r1, pc, lr, ror #17 │ │ │ │ - subseq r1, pc, r4, lsr r9 @ │ │ │ │ - subseq r1, pc, ip, asr #13 │ │ │ │ - subseq r0, sp, r8, ror #1 │ │ │ │ - ldrheq r4, [lr], #-42 @ 0xffffffd6 │ │ │ │ + subseq r1, pc, r0, ror #18 │ │ │ │ + subseq r0, sp, ip, ror r3 │ │ │ │ + subseq r1, pc, r6, asr #18 │ │ │ │ + subseq r0, sp, r2, ror #6 │ │ │ │ + subseq r3, lr, r0, lsr #1 │ │ │ │ + subseq r1, pc, r8, lsl #20 │ │ │ │ + ldrheq r3, [lr], #-4 │ │ │ │ + subseq r1, pc, r6, ror #19 │ │ │ │ + ldrheq r1, [pc], #-130 @ │ │ │ │ + subseq r0, sp, lr, asr #5 │ │ │ │ + @ instruction: 0x005f1898 │ │ │ │ + ldrheq r0, [sp], #-36 @ 0xffffffdc │ │ │ │ + @ instruction: 0x005f199c │ │ │ │ + @ instruction: 0x005e3090 │ │ │ │ + subseq r1, pc, r8, asr #16 │ │ │ │ + subseq r0, sp, r4, ror #4 │ │ │ │ + subseq r1, pc, r2, ror #18 │ │ │ │ + subseq ip, lr, lr, ror #8 │ │ │ │ + ldrsheq r1, [pc], #-116 @ │ │ │ │ + subseq r0, sp, r0, lsl r2 │ │ │ │ + ldrsbeq r1, [pc], #-118 @ │ │ │ │ + ldrsheq r0, [sp], #-16 │ │ │ │ + subseq r3, lr, sl, lsr r0 │ │ │ │ subseq r1, pc, r8, lsl r9 @ │ │ │ │ - subseq r1, pc, ip, lsl #13 │ │ │ │ - subseq r0, sp, r8, lsr #1 │ │ │ │ + @ instruction: 0x005f1790 │ │ │ │ + subseq r0, sp, ip, lsr #3 │ │ │ │ + ldrsheq r1, [pc], #-138 @ │ │ │ │ + subseq r1, pc, ip, lsr #18 │ │ │ │ + subseq r1, pc, r8, asr #14 │ │ │ │ + subseq r0, sp, r4, ror #2 │ │ │ │ + subseq r3, lr, r8, asr #13 │ │ │ │ + subseq r1, pc, lr, lsl #18 │ │ │ │ + subseq r1, pc, lr, lsl #14 │ │ │ │ + subseq r0, sp, sl, lsr #2 │ │ │ │ + ldrsheq r1, [pc], #-134 @ │ │ │ │ + subseq r1, pc, ip, lsr r9 @ │ │ │ │ + ldrsbeq r1, [pc], #-100 @ │ │ │ │ + ldrsheq r0, [sp], #-0 │ │ │ │ + subseq r4, lr, r2, asr #5 │ │ │ │ + subseq r1, pc, r0, lsr #18 │ │ │ │ + @ instruction: 0x005f1694 │ │ │ │ + ldrheq r0, [sp], #-0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed7555c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stc2l 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -535406,16 +535406,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5f9300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 5, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - subseq r1, pc, r6, lsr r5 @ │ │ │ │ - subseq pc, ip, r2, asr pc @ │ │ │ │ + subseq r1, pc, lr, lsr r5 @ │ │ │ │ + subseq pc, ip, sl, asr pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl fed755a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ blx 205abe0 │ │ │ │ blvc 359a30 >::_M_default_append(unsigned int)@@Base+0xd412c> │ │ │ │ andcs r4, r1, r3, lsl #12 │ │ │ │ @@ -535440,16 +535440,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2l 5, cr15, [sl], #996 @ 0x3e4 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5f94478 │ │ │ │ blls 29dae8 >::_M_default_append(unsigned int)@@Base+0x181e4> │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - subseq r1, pc, r0, asr #14 │ │ │ │ - subseq pc, ip, ip, asr #29 │ │ │ │ + subseq r1, pc, r8, asr #14 │ │ │ │ + ldrsbeq pc, [ip], #-228 @ 0xffffff1c @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed7562c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ vrhadd.s8 d9, d12, d1 │ │ │ │ bls 29cd04 >::_M_default_append(unsigned int)@@Base+0x17400> │ │ │ │ @@ -535463,16 +535463,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 5, cr15, [ip], {249} @ 0xf9 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5f94478 │ │ │ │ blls 29da8c >::_M_default_append(unsigned int)@@Base+0x18188> │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - subseq r1, pc, r4, ror #13 │ │ │ │ - subseq pc, ip, r0, ror lr @ │ │ │ │ + subseq r1, pc, ip, ror #13 │ │ │ │ + subseq pc, ip, r8, ror lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed75688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 7e2410 │ │ │ │ blmi 80a6a8 │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ @@ -535494,15 +535494,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf5f3bd30 │ │ │ │ svclt 0x0000e9d8 │ │ │ │ rsbeq r0, r8, r6, ror #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r1, pc, r6, lsr #13 │ │ │ │ + subseq r1, pc, lr, lsr #13 │ │ │ │ rsbeq r0, r8, ip, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 6599bc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xc700f8df │ │ │ │ @@ -535952,21 +535952,21 @@ │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvs 135a6c8 │ │ │ │ svclt 0x0000e72f │ │ │ │ ... │ │ │ │ rsbeq r0, r8, r0, ror #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r0, r8, r2, asr #9 │ │ │ │ - subseq r1, pc, r8, ror #9 │ │ │ │ - subseq pc, ip, r2, ror ip @ │ │ │ │ + ldrsheq r1, [pc], #-64 @ │ │ │ │ + subseq pc, ip, sl, ror ip @ │ │ │ │ + subseq r1, pc, lr, asr #9 │ │ │ │ + subseq pc, ip, r8, asr ip @ │ │ │ │ subseq r1, pc, r6, asr #9 │ │ │ │ - subseq pc, ip, r0, asr ip @ │ │ │ │ - ldrheq r1, [pc], #-78 @ │ │ │ │ - subseq r1, pc, sl, lsl #8 │ │ │ │ - ldrsheq r0, [pc], #-242 @ │ │ │ │ + subseq r1, pc, r2, lsl r4 @ │ │ │ │ + ldrsheq r0, [pc], #-250 @ │ │ │ │ blcs ff3da710 │ │ │ │ blx 65a808 │ │ │ │ vldr s26, [lr, #12] │ │ │ │ vmla.f64 d6, d5, d0 │ │ │ │ vstr d6, [lr, #260] @ 0x104 │ │ │ │ vldr d6, [r1] │ │ │ │ stmdbls r0!, {r8, r9, fp, sp, lr} │ │ │ │ @@ -536145,15 +536145,15 @@ │ │ │ │ blx 65aad0 │ │ │ │ andcs fp, r1, #76, 30 @ 0x130 │ │ │ │ bcs 227714 │ │ │ │ @ instruction: 0xf8dad06e │ │ │ │ bls 82af5c │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ @ instruction: 0xf8dd8290 │ │ │ │ - blls 88f048 │ │ │ │ + blls 88f048 │ │ │ │ svclt 0x00d42b00 │ │ │ │ @ instruction: 0xf00c2300 │ │ │ │ blcs 21fb38 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr15, {3} │ │ │ │ @ instruction: 0x46449e1b │ │ │ │ bcs 2457a4 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr0, cr15, {3} │ │ │ │ @@ -536452,15 +536452,15 @@ │ │ │ │ blpl 35aa10 >::_M_default_append(unsigned int)@@Base+0xd510c> │ │ │ │ mrc 5, 5, APSR_nzcv, cr2, cr2, {7} │ │ │ │ blpl 35aa58 >::_M_default_append(unsigned int)@@Base+0xd5154> │ │ │ │ tstls r2, #67108864 @ 0x4000000 │ │ │ │ blpl 125acc0 │ │ │ │ blgt ff39aec0 │ │ │ │ blx 65afb8 │ │ │ │ - bls 896078 │ │ │ │ + bls 896078 │ │ │ │ @ instruction: 0xf102980e │ │ │ │ cdpne 3, 5, cr4, cr4, cr0, {4} │ │ │ │ biceq lr, r2, fp, lsl #22 │ │ │ │ bls 96e00c │ │ │ │ @ instruction: 0xf8529419 │ │ │ │ andspl r3, r3, r3, lsr #32 │ │ │ │ ldmdb r1, {r0, r1, r2, r3, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -536634,43 +536634,43 @@ │ │ │ │ ldmdami r9, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f84478 │ │ │ │ sbfx pc, pc, #24, #8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ bl 93037c │ │ │ │ svccc 0x001a36e2 │ │ │ │ - subseq r0, pc, r6, lsl #12 │ │ │ │ - @ instruction: 0x005ced9a │ │ │ │ - subseq r0, pc, r2, lsl #11 │ │ │ │ - subseq lr, ip, lr, lsl #26 │ │ │ │ - subseq r0, pc, r2, ror #10 │ │ │ │ - subseq lr, ip, lr, ror #25 │ │ │ │ - subseq r0, pc, r4, asr #10 │ │ │ │ - subseq lr, ip, lr, asr #25 │ │ │ │ - subseq r0, pc, r2, lsr #10 │ │ │ │ - subseq lr, ip, ip, lsr #25 │ │ │ │ - subseq r0, pc, r6, lsl #10 │ │ │ │ - @ instruction: 0x005cec90 │ │ │ │ - subseq r0, pc, sl, ror #9 │ │ │ │ - subseq lr, ip, r4, ror ip │ │ │ │ - subseq r0, pc, lr, asr #9 │ │ │ │ - subseq lr, ip, r8, asr ip │ │ │ │ - ldrheq r0, [pc], #-66 @ │ │ │ │ - subseq lr, ip, ip, lsr ip │ │ │ │ - @ instruction: 0x005f0496 │ │ │ │ - subseq lr, ip, r0, lsr #24 │ │ │ │ + subseq r0, pc, lr, lsl #12 │ │ │ │ + subseq lr, ip, r2, lsr #27 │ │ │ │ + subseq r0, pc, sl, lsl #11 │ │ │ │ + subseq lr, ip, r6, lsl sp │ │ │ │ + subseq r0, pc, sl, ror #10 │ │ │ │ + ldrsheq lr, [ip], #-198 @ 0xffffff3a │ │ │ │ + subseq r0, pc, ip, asr #10 │ │ │ │ + ldrsbeq lr, [ip], #-198 @ 0xffffff3a │ │ │ │ + subseq r0, pc, sl, lsr #10 │ │ │ │ + ldrheq lr, [ip], #-196 @ 0xffffff3c │ │ │ │ + subseq r0, pc, lr, lsl #10 │ │ │ │ + @ instruction: 0x005cec98 │ │ │ │ + ldrsheq r0, [pc], #-66 @ │ │ │ │ + subseq lr, ip, ip, ror ip │ │ │ │ + ldrsbeq r0, [pc], #-70 @ │ │ │ │ + subseq lr, ip, r0, ror #24 │ │ │ │ + ldrheq r0, [pc], #-74 @ │ │ │ │ + subseq lr, ip, r4, asr #24 │ │ │ │ + @ instruction: 0x005f049e │ │ │ │ + subseq lr, ip, r8, lsr #24 │ │ │ │ vadd.i8 d20, d0, d6 │ │ │ │ ldrbtmi r2, [r8], #-322 @ 0xfffffebe │ │ │ │ @ instruction: 0xf5f8300c │ │ │ │ stmdami r4, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f84478 │ │ │ │ strb pc, [fp, -r3, lsr #24]! @ │ │ │ │ - subseq r0, pc, lr, lsl r4 @ │ │ │ │ - subseq lr, ip, r8, lsr #23 │ │ │ │ + subseq r0, pc, r6, lsr #8 │ │ │ │ + ldrheq lr, [ip], #-176 @ 0xffffff50 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed76948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi feee3630 │ │ │ │ blmi fef0b988 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -536847,54 +536847,54 @@ │ │ │ │ svc 0x0048f5f1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00947ae1 │ │ │ │ rsbeq pc, r7, r6, lsr #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsheq r0, [pc], #-50 @ │ │ │ │ + ldrsheq r0, [pc], #-58 @ │ │ │ │ @ instruction: 0xffffed75 │ │ │ │ - subseq r0, pc, r4, lsr r4 @ │ │ │ │ - ldrsbeq r0, [pc], #-48 @ │ │ │ │ + subseq r0, pc, ip, lsr r4 @ │ │ │ │ + ldrsbeq r0, [pc], #-56 @ │ │ │ │ strdeq r0, [r0], -r9 │ │ │ │ - subseq r0, pc, r6, ror #6 │ │ │ │ - ldrsheq lr, [ip], #-162 @ 0xffffff5e │ │ │ │ + subseq r0, pc, lr, ror #6 │ │ │ │ + ldrsheq lr, [ip], #-170 @ 0xffffff56 │ │ │ │ rsbeq pc, r7, ip, lsl #4 │ │ │ │ - subseq r0, pc, r2, lsr r3 @ │ │ │ │ - ldrheq lr, [ip], #-174 @ 0xffffff52 │ │ │ │ + subseq r0, pc, sl, lsr r3 @ │ │ │ │ + subseq lr, ip, r6, asr #21 │ │ │ │ @ instruction: 0xffffec55 │ │ │ │ @ instruction: 0xffffebe7 │ │ │ │ - ldrsheq r0, [pc], #-36 @ │ │ │ │ - subseq lr, ip, r0, lsl #21 │ │ │ │ - ldrsbeq r0, [pc], #-42 @ │ │ │ │ - subseq lr, ip, r6, ror #20 │ │ │ │ + ldrsheq r0, [pc], #-44 @ │ │ │ │ + subseq lr, ip, r8, lsl #21 │ │ │ │ + subseq r0, pc, r2, ror #5 │ │ │ │ + subseq lr, ip, lr, ror #20 │ │ │ │ @ instruction: 0xffffeb49 │ │ │ │ @ instruction: 0xffffeb07 │ │ │ │ - @ instruction: 0x005f029c │ │ │ │ - subseq lr, ip, r8, lsr #20 │ │ │ │ - subseq r0, pc, r2, lsl #5 │ │ │ │ - subseq lr, ip, lr, lsl #20 │ │ │ │ - subseq r0, pc, r8, lsl #6 │ │ │ │ - subseq r0, pc, ip, lsr #6 │ │ │ │ - subseq r0, pc, sl, lsr r2 @ │ │ │ │ - subseq lr, ip, r6, asr #19 │ │ │ │ - subseq r0, pc, r6, lsl r3 @ │ │ │ │ - subseq r0, pc, r4, ror r3 @ │ │ │ │ - subseq r0, pc, r0, lsl #4 │ │ │ │ - subseq lr, ip, ip, lsl #19 │ │ │ │ - subseq r0, pc, r2, ror #3 │ │ │ │ - subseq lr, ip, ip, ror #18 │ │ │ │ - subseq r0, pc, lr, lsr r3 @ │ │ │ │ - @ instruction: 0x005f0394 │ │ │ │ - @ instruction: 0x005f019c │ │ │ │ - subseq lr, ip, r8, lsr #18 │ │ │ │ - ldrsbeq r0, [pc], #-52 @ │ │ │ │ - subseq r0, pc, r8, ror #6 │ │ │ │ - subseq r0, pc, r0, asr r1 @ │ │ │ │ - ldrsbeq lr, [ip], #-140 @ 0xffffff74 │ │ │ │ + subseq r0, pc, r4, lsr #5 │ │ │ │ + subseq lr, ip, r0, lsr sl │ │ │ │ + subseq r0, pc, sl, lsl #5 │ │ │ │ + subseq lr, ip, r6, lsl sl │ │ │ │ + subseq r0, pc, r0, lsl r3 @ │ │ │ │ + subseq r0, pc, r4, lsr r3 @ │ │ │ │ + subseq r0, pc, r2, asr #4 │ │ │ │ + subseq lr, ip, lr, asr #19 │ │ │ │ + subseq r0, pc, lr, lsl r3 @ │ │ │ │ + subseq r0, pc, ip, ror r3 @ │ │ │ │ + subseq r0, pc, r8, lsl #4 │ │ │ │ + @ instruction: 0x005ce994 │ │ │ │ + subseq r0, pc, sl, ror #3 │ │ │ │ + subseq lr, ip, r4, ror r9 │ │ │ │ + subseq r0, pc, r6, asr #6 │ │ │ │ + @ instruction: 0x005f039c │ │ │ │ + subseq r0, pc, r4, lsr #3 │ │ │ │ + subseq lr, ip, r0, lsr r9 │ │ │ │ + ldrsbeq r0, [pc], #-60 @ │ │ │ │ + subseq r0, pc, r0, ror r3 @ │ │ │ │ + subseq r0, pc, r8, asr r1 @ │ │ │ │ + subseq lr, ip, r4, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed76ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 1, pc, cr4, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -536904,16 +536904,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf984f5f8 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5f84478 │ │ │ │ blls 29e3fc >::_M_default_append(unsigned int)@@Base+0x18af8> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r0, pc, r4, asr r0 @ │ │ │ │ - subseq lr, ip, r0, ror #15 │ │ │ │ + subseq r0, pc, ip, asr r0 @ │ │ │ │ + subseq lr, ip, r8, ror #15 │ │ │ │ ldrbmi r4, [r0, -r8, lsl #12]! │ │ │ │ ldrsbgt pc, [r8], #-128 @ 0xffffff80 @ │ │ │ │ ldrlt r1, [r0, #-3659] @ 0xfffff1b5 │ │ │ │ @ instruction: 0xf85c1e54 │ │ │ │ @ instruction: 0xf85ce021 │ │ │ │ @ instruction: 0xf85c3023 │ │ │ │ @ instruction: 0xf85c1022 │ │ │ │ @@ -537093,21 +537093,21 @@ │ │ │ │ ldrb pc, [r1, sp, asr #17]! @ │ │ │ │ ldrtmi r4, [r1], -sl, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf806f5f8 │ │ │ │ ldrbtmi r4, [r8], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf8c2f5f8 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ - subseq r0, pc, r2, ror r0 @ │ │ │ │ - subseq r0, pc, r0, lsr r0 @ │ │ │ │ - rsbeq ip, r2, r6, lsr #9 │ │ │ │ - subseq r0, pc, r6, lsl r0 @ │ │ │ │ - rsbeq ip, r2, ip, lsl #9 │ │ │ │ - subseq r0, pc, r0 │ │ │ │ - rsbeq ip, r2, r6, ror r4 │ │ │ │ + subseq r0, pc, sl, ror r0 @ │ │ │ │ + subseq r0, pc, r8, lsr r0 @ │ │ │ │ + rsbeq ip, r2, lr, lsr #9 │ │ │ │ + subseq r0, pc, lr, lsl r0 @ │ │ │ │ + mlseq r2, r4, r4, ip │ │ │ │ + subseq r0, pc, r8 │ │ │ │ + rsbeq ip, r2, lr, ror r4 │ │ │ │ addmi r6, sl, #4224 @ 0x1080 │ │ │ │ andcs sp, r1, r1, lsl #22 │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ @@ -537152,15 +537152,15 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff94f5f7 │ │ │ │ ldrbtmi r4, [r8], #-2077 @ 0xfffff7e3 │ │ │ │ @ instruction: 0xf850f5f8 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrmi lr, [r9], -r5, ror #15 │ │ │ │ movwls r2, #941 @ 0x3ad │ │ │ │ - blmi 8686fc │ │ │ │ + blmi 8686fc │ │ │ │ @ instruction: 0xf5f4447b │ │ │ │ strbtvs pc, [r8], -r5, lsl #27 @ │ │ │ │ bicsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0x21ad4816 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff7cf5f7 │ │ │ │ ldrbtmi r4, [r8], #-2068 @ 0xfffff7ec │ │ │ │ @@ -537173,26 +537173,26 @@ │ │ │ │ ldrb pc, [fp, sp, lsr #16] @ │ │ │ │ ldrtmi r4, [r1], -pc, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff66f5f7 │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ @ instruction: 0xf822f5f8 │ │ │ │ svclt 0x0000e7d0 │ │ │ │ - subseq pc, lr, r4, ror pc @ │ │ │ │ - subseq pc, lr, r8, asr #30 │ │ │ │ - subseq pc, lr, r4, lsl pc @ │ │ │ │ + subseq pc, lr, ip, ror pc @ │ │ │ │ + subseq pc, lr, r0, asr pc @ │ │ │ │ subseq pc, lr, ip, lsl pc @ │ │ │ │ - mlseq r2, r2, r3, ip │ │ │ │ - subseq pc, lr, r4, ror #29 │ │ │ │ + subseq pc, lr, r4, lsr #30 │ │ │ │ + mlseq r2, sl, r3, ip │ │ │ │ subseq pc, lr, ip, ror #29 │ │ │ │ - rsbeq ip, r2, r2, ror #6 │ │ │ │ - ldrsbeq pc, [lr], #-230 @ 0xffffff1a @ │ │ │ │ - rsbeq ip, r2, ip, asr #6 │ │ │ │ - subseq pc, lr, r0, asr #29 │ │ │ │ - rsbeq ip, r2, r6, lsr r3 │ │ │ │ + ldrsheq pc, [lr], #-228 @ 0xffffff1c @ │ │ │ │ + rsbeq ip, r2, sl, ror #6 │ │ │ │ + ldrsbeq pc, [lr], #-238 @ 0xffffff12 @ │ │ │ │ + rsbeq ip, r2, r4, asr r3 │ │ │ │ + subseq pc, lr, r8, asr #29 │ │ │ │ + rsbeq ip, r2, lr, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmibvs r1, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldrmi r3, [r6], -r1, lsl #2 │ │ │ │ @@ -537294,22 +537294,22 @@ │ │ │ │ stmibvs r3!, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ blcs 246d58 │ │ │ │ svcge 0x004cf43f │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ smlald r6, r7, r3, r0 │ │ │ │ - subseq pc, lr, r0, asr lr @ │ │ │ │ - subseq lr, ip, r2, lsr r3 │ │ │ │ - subseq pc, lr, r2, ror #26 │ │ │ │ - subseq pc, lr, r6, asr sp @ │ │ │ │ - rsbeq ip, r2, sl, asr #3 │ │ │ │ - subseq lr, ip, r2, lsr #4 │ │ │ │ - ldrsheq pc, [lr], #-196 @ 0xffffff3c @ │ │ │ │ - ldrsbeq lr, [ip], #-24 @ 0xffffffe8 │ │ │ │ + subseq pc, lr, r8, asr lr @ │ │ │ │ + subseq lr, ip, sl, lsr r3 │ │ │ │ + subseq pc, lr, sl, ror #26 │ │ │ │ + subseq pc, lr, lr, asr sp @ │ │ │ │ + ldrdeq ip, [r2], #-18 @ 0xffffffee @ │ │ │ │ + subseq lr, ip, sl, lsr #4 │ │ │ │ + ldrsheq pc, [lr], #-204 @ 0xffffff34 @ │ │ │ │ + subseq lr, ip, r0, ror #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ @ instruction: 0x460f4a76 │ │ │ │ ldrmi fp, [r8], r4, lsl #1 │ │ │ │ @@ -537426,29 +537426,29 @@ │ │ │ │ ldrbtmi r2, [r8], #-488 @ 0xfffffe18 │ │ │ │ @ instruction: 0xf5f7300c │ │ │ │ ldmdami r2, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f74478 │ │ │ │ strb pc, [lr, -fp, lsr #28] @ │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ smmla sl, sp, r6, r4 │ │ │ │ - subseq pc, lr, r4, ror ip @ │ │ │ │ - subseq pc, lr, r6, lsr ip @ │ │ │ │ - subseq lr, ip, r8, lsl r1 │ │ │ │ - ldrsbeq pc, [lr], #-184 @ 0xffffff48 @ │ │ │ │ - ldrsbeq pc, [lr], #-182 @ 0xffffff4a @ │ │ │ │ - rsbeq ip, r2, sl, asr #32 │ │ │ │ - subseq lr, ip, r4, lsr #1 │ │ │ │ - subseq pc, lr, lr, asr #22 │ │ │ │ - subseq pc, lr, ip, lsl fp @ │ │ │ │ - ldrsheq sp, [ip], #-254 @ 0xffffff02 │ │ │ │ - subseq pc, lr, r2, lsl #22 │ │ │ │ - rsbeq fp, r2, r6, ror pc │ │ │ │ - subseq sp, ip, lr, asr #31 │ │ │ │ - ldrsbeq pc, [lr], #-162 @ 0xffffff5e @ │ │ │ │ - rsbeq fp, r2, r8, asr #30 │ │ │ │ + subseq pc, lr, ip, ror ip @ │ │ │ │ + subseq pc, lr, lr, lsr ip @ │ │ │ │ + subseq lr, ip, r0, lsr #2 │ │ │ │ + subseq pc, lr, r0, ror #23 │ │ │ │ + ldrsbeq pc, [lr], #-190 @ 0xffffff42 @ │ │ │ │ + rsbeq ip, r2, r2, asr r0 │ │ │ │ + subseq lr, ip, ip, lsr #1 │ │ │ │ + subseq pc, lr, r6, asr fp @ │ │ │ │ + subseq pc, lr, r4, lsr #22 │ │ │ │ + subseq lr, ip, r6 │ │ │ │ + subseq pc, lr, sl, lsl #22 │ │ │ │ + rsbeq fp, r2, lr, ror pc │ │ │ │ + ldrsbeq sp, [ip], #-246 @ 0xffffff0a │ │ │ │ + ldrsbeq pc, [lr], #-170 @ 0xffffff56 @ │ │ │ │ + rsbeq fp, r2, r0, asr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed77574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r4, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stccs 0, cr11, [r0], {130} @ 0x82 │ │ │ │ sbcshi pc, pc, r0 │ │ │ │ strtmi r6, [r1], -r3, ror #16 │ │ │ │ @@ -537576,27 +537576,27 @@ │ │ │ │ @ instruction: 0x2090f8d4 │ │ │ │ strtmi r4, [fp], -r1, lsr #12 │ │ │ │ strvc pc, [pc, #1103]! @ 2209c7 │ │ │ │ @ instruction: 0xf8513201 │ │ │ │ umullseq r0, r2, r4, fp │ │ │ │ @ instruction: 0xf5f49500 │ │ │ │ ldrb pc, [r2, r1, ror #27] @ │ │ │ │ - subseq pc, lr, lr, lsr sl @ │ │ │ │ - ldrsbeq pc, [lr], #-152 @ 0xffffff68 @ │ │ │ │ - ldrheq pc, [lr], #-152 @ 0xffffff68 @ │ │ │ │ - @ instruction: 0x005ef99a │ │ │ │ - subseq pc, lr, r6, ror r9 @ │ │ │ │ - subseq pc, lr, r8, asr r9 @ │ │ │ │ - subseq pc, lr, r8, lsr r9 @ │ │ │ │ - subseq pc, lr, lr, lsl #18 │ │ │ │ - ldrsheq pc, [lr], #-130 @ 0xffffff7e @ │ │ │ │ - subseq pc, lr, lr, asr #17 │ │ │ │ - subseq pc, lr, lr, lsr #17 │ │ │ │ - @ instruction: 0x005ef896 │ │ │ │ - subseq pc, lr, ip, ror r8 @ │ │ │ │ + subseq pc, lr, r6, asr #20 │ │ │ │ + subseq pc, lr, r0, ror #19 │ │ │ │ + subseq pc, lr, r0, asr #19 │ │ │ │ + subseq pc, lr, r2, lsr #19 │ │ │ │ + subseq pc, lr, lr, ror r9 @ │ │ │ │ + subseq pc, lr, r0, ror #18 │ │ │ │ + subseq pc, lr, r0, asr #18 │ │ │ │ + subseq pc, lr, r6, lsl r9 @ │ │ │ │ + ldrsheq pc, [lr], #-138 @ 0xffffff76 @ │ │ │ │ + ldrsbeq pc, [lr], #-134 @ 0xffffff7a @ │ │ │ │ + ldrheq pc, [lr], #-134 @ 0xffffff7a @ │ │ │ │ + @ instruction: 0x005ef89e │ │ │ │ + subseq pc, lr, r4, lsl #17 │ │ │ │ andcs r6, r0, #790528 @ 0xc1000 │ │ │ │ stmib r0, {r0, r1, r9, sl, lr}^ │ │ │ │ orrvs r2, r2, r4, lsl #4 │ │ │ │ andvs fp, sl, r1, lsl #2 │ │ │ │ andcs r6, r0, #1600 @ 0x640 │ │ │ │ ldrbvs r6, [sl], #922 @ 0x39a │ │ │ │ strlt fp, [r0, #-417] @ 0xfffffe5f │ │ │ │ @@ -537656,18 +537656,18 @@ │ │ │ │ @ instruction: 0xf5f7118b │ │ │ │ stmdami r8, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f74478 │ │ │ │ @ instruction: 0xf04ffc5f │ │ │ │ strdlt r3, [r5], -pc @ │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - subseq pc, lr, sl, lsl #15 │ │ │ │ - subseq pc, lr, r4, asr r7 @ │ │ │ │ - rsbeq fp, r2, r8, asr #23 │ │ │ │ - subseq sp, ip, r0, lsr #24 │ │ │ │ + @ instruction: 0x005ef792 │ │ │ │ + subseq pc, lr, ip, asr r7 @ │ │ │ │ + ldrdeq fp, [r2], #-176 @ 0xffffff50 @ │ │ │ │ + subseq sp, ip, r8, lsr #24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbvs r1, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ ldrmi r3, [r6], -r1, lsl #2 │ │ │ │ @@ -537753,20 +537753,20 @@ │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ orreq lr, r7, r6, lsl #22 │ │ │ │ blcs 35e994 >::_M_default_append(unsigned int)@@Base+0xd9090> │ │ │ │ blcs 35e94c >::_M_default_append(unsigned int)@@Base+0xd9048> │ │ │ │ ldrhle r4, [r9, #33]! @ 0x21 │ │ │ │ b 161a6d8 │ │ │ │ str r0, [r1, sl, lsl #29]! │ │ │ │ - subseq pc, lr, r4, ror #13 │ │ │ │ - subseq sp, ip, r6, asr #23 │ │ │ │ - ldrsheq pc, [lr], #-82 @ 0xffffffae @ │ │ │ │ - subseq pc, lr, r4, ror #11 │ │ │ │ - rsbeq fp, r2, r8, asr sl │ │ │ │ - ldrheq sp, [ip], #-160 @ 0xffffff60 │ │ │ │ + subseq pc, lr, ip, ror #13 │ │ │ │ + subseq sp, ip, lr, asr #23 │ │ │ │ + ldrsheq pc, [lr], #-90 @ 0xffffffa6 @ │ │ │ │ + subseq pc, lr, ip, ror #11 │ │ │ │ + rsbeq fp, r2, r0, ror #20 │ │ │ │ + ldrheq sp, [ip], #-168 @ 0xffffff58 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ movwcs fp, #153 @ 0x99 │ │ │ │ @ instruction: 0xf8df910a │ │ │ │ andls r1, sp, #192, 10 @ 0x30000000 │ │ │ │ @@ -538139,41 +538139,41 @@ │ │ │ │ strb pc, [ip, -r1, lsr #17] @ │ │ │ │ rsbeq lr, r7, r8, ror r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq lr, r7, r4, asr r1 │ │ │ │ @ instruction: 0xfffff28d │ │ │ │ @ instruction: 0xfffff231 │ │ │ │ @ instruction: 0xfffff221 │ │ │ │ - subseq pc, lr, ip, asr #9 │ │ │ │ - subseq pc, lr, sl, ror r4 @ │ │ │ │ - subseq pc, lr, r2, asr r2 @ │ │ │ │ - subseq pc, lr, r8, lsl #4 │ │ │ │ - subseq pc, lr, r8, lsl #3 │ │ │ │ - subseq sp, ip, ip, ror #12 │ │ │ │ - subseq pc, lr, lr, lsr r1 @ │ │ │ │ - strhteq fp, [r2], #-84 @ 0xffffffac │ │ │ │ - subseq pc, lr, r6, lsr #2 │ │ │ │ - subseq sp, ip, r8, lsl #12 │ │ │ │ - subseq pc, lr, r4, lsl #2 │ │ │ │ - subseq sp, ip, r8, ror #11 │ │ │ │ + ldrsbeq pc, [lr], #-68 @ 0xffffffbc @ │ │ │ │ + subseq pc, lr, r2, lsl #9 │ │ │ │ + subseq pc, lr, sl, asr r2 @ │ │ │ │ + subseq pc, lr, r0, lsl r2 @ │ │ │ │ + @ instruction: 0x005ef190 │ │ │ │ + subseq sp, ip, r4, ror r6 │ │ │ │ + subseq pc, lr, r6, asr #2 │ │ │ │ + strhteq fp, [r2], #-92 @ 0xffffffa4 │ │ │ │ + subseq pc, lr, lr, lsr #2 │ │ │ │ + subseq sp, ip, r0, lsl r6 │ │ │ │ + subseq pc, lr, ip, lsl #2 │ │ │ │ + ldrsheq sp, [ip], #-80 @ 0xffffffb0 │ │ │ │ + subseq pc, lr, ip, asr #1 │ │ │ │ subseq pc, lr, r4, asr #1 │ │ │ │ - ldrheq pc, [lr], #-12 @ │ │ │ │ - rsbeq fp, r2, r2, lsr r5 │ │ │ │ - subseq pc, lr, ip, asr r0 @ │ │ │ │ - subseq pc, lr, lr, asr #32 │ │ │ │ - rsbeq fp, r2, r4, asr #9 │ │ │ │ - subseq pc, lr, r2, lsr r0 @ │ │ │ │ - rsbeq fp, r2, r8, lsr #9 │ │ │ │ - subseq pc, lr, r6 │ │ │ │ - rsbeq fp, r2, ip, ror r4 │ │ │ │ - ldrsheq lr, [lr], #-240 @ 0xffffff10 │ │ │ │ - rsbeq fp, r2, r6, ror #8 │ │ │ │ - ldrheq lr, [lr], #-252 @ 0xffffff04 │ │ │ │ - ldrheq lr, [lr], #-254 @ 0xffffff02 │ │ │ │ - rsbeq fp, r2, r4, lsr r4 │ │ │ │ + rsbeq fp, r2, sl, lsr r5 │ │ │ │ + subseq pc, lr, r4, rrx │ │ │ │ + subseq pc, lr, r6, asr r0 @ │ │ │ │ + rsbeq fp, r2, ip, asr #9 │ │ │ │ + subseq pc, lr, sl, lsr r0 @ │ │ │ │ + strhteq fp, [r2], #-64 @ 0xffffffc0 │ │ │ │ + subseq pc, lr, lr │ │ │ │ + rsbeq fp, r2, r4, lsl #9 │ │ │ │ + ldrsheq lr, [lr], #-248 @ 0xffffff08 │ │ │ │ + rsbeq fp, r2, lr, ror #8 │ │ │ │ + subseq lr, lr, r4, asr #31 │ │ │ │ + subseq lr, lr, r6, asr #31 │ │ │ │ + rsbeq fp, r2, ip, lsr r4 │ │ │ │ blcs 23bcd0 │ │ │ │ sbchi pc, ip, r0, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed780d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs ff2a4e18 │ │ │ │ stmdbvs r3, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @@ -538285,23 +538285,23 @@ │ │ │ │ @ instruction: 0xff7cf5f6 │ │ │ │ stmdami ip, {r0, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf5f6300c │ │ │ │ stmdami sl, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f64478 │ │ │ │ @ instruction: 0xe7deff71 │ │ │ │ - subseq lr, lr, r6, asr #29 │ │ │ │ - subseq lr, lr, lr, ror lr │ │ │ │ - @ instruction: 0x005eed9a │ │ │ │ - @ instruction: 0x005eed9e │ │ │ │ - rsbeq fp, r2, r4, lsl r2 │ │ │ │ - subseq lr, lr, r4, ror sp │ │ │ │ - rsbeq fp, r2, sl, ror #3 │ │ │ │ - subseq lr, lr, lr, asr sp │ │ │ │ - ldrdeq fp, [r2], #-20 @ 0xffffffec @ │ │ │ │ + subseq lr, lr, lr, asr #29 │ │ │ │ + subseq lr, lr, r6, lsl #29 │ │ │ │ + subseq lr, lr, r2, lsr #27 │ │ │ │ + subseq lr, lr, r6, lsr #27 │ │ │ │ + rsbeq fp, r2, ip, lsl r2 │ │ │ │ + subseq lr, lr, ip, ror sp │ │ │ │ + strdeq fp, [r2], #-18 @ 0xffffffee @ │ │ │ │ + subseq lr, lr, r6, ror #26 │ │ │ │ + ldrdeq fp, [r2], #-28 @ 0xffffffe4 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmibvs r1, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldrmi r3, [r6], -r1, lsl #2 │ │ │ │ @@ -538388,22 +538388,22 @@ │ │ │ │ @ instruction: 0xf04fe770 │ │ │ │ @ instruction: 0xe7c130ff │ │ │ │ bl 3b2460 │ │ │ │ @ instruction: 0xf8560787 │ │ │ │ @ instruction: 0xf84e3b04 │ │ │ │ adcsmi r3, r7, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xe7abd1f9 │ │ │ │ - ldrsheq lr, [lr], #-204 @ 0xffffff34 │ │ │ │ - ldrsbeq sp, [ip], #-30 @ 0xffffffe2 │ │ │ │ - ldrsbeq lr, [lr], #-206 @ 0xffffff32 │ │ │ │ - subseq sp, ip, r0, asr #3 │ │ │ │ - subseq lr, lr, r2, lsl #24 │ │ │ │ - ldrsheq lr, [lr], #-182 @ 0xffffff4a │ │ │ │ - rsbeq fp, r2, sl, rrx │ │ │ │ - subseq sp, ip, r2, asr #1 │ │ │ │ + subseq lr, lr, r4, lsl #26 │ │ │ │ + subseq sp, ip, r6, ror #3 │ │ │ │ + subseq lr, lr, r6, ror #25 │ │ │ │ + subseq sp, ip, r8, asr #3 │ │ │ │ + subseq lr, lr, sl, lsl #24 │ │ │ │ + ldrsheq lr, [lr], #-190 @ 0xffffff42 │ │ │ │ + rsbeq fp, r2, r2, ror r0 │ │ │ │ + subseq sp, ip, sl, asr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 1732cac │ │ │ │ blmi 1732cd8 │ │ │ │ ldrbtmi r4, [sl], #-1550 @ 0xfffff9f2 │ │ │ │ @@ -538487,21 +538487,21 @@ │ │ │ │ @ instruction: 0xf5f6300c │ │ │ │ stmdami fp, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f64478 │ │ │ │ strb pc, [r4, r3, ror #27]! @ │ │ │ │ b 1ddeb7c │ │ │ │ rsbeq sp, r7, sl, lsl #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq lr, lr, r2, lsr fp │ │ │ │ - subseq lr, lr, ip, lsl #21 │ │ │ │ + subseq lr, lr, sl, lsr fp │ │ │ │ + @ instruction: 0x005eea94 │ │ │ │ rsbeq sp, r7, ip, lsr #13 │ │ │ │ - subseq lr, lr, sl, ror sl │ │ │ │ - subseq ip, ip, ip, asr pc │ │ │ │ - subseq lr, lr, r2, asr #20 │ │ │ │ - strhteq sl, [r2], #-232 @ 0xffffff18 │ │ │ │ + subseq lr, lr, r2, lsl #21 │ │ │ │ + subseq ip, ip, r4, ror #30 │ │ │ │ + subseq lr, lr, sl, asr #20 │ │ │ │ + rsbeq sl, r2, r0, asr #29 │ │ │ │ blcs 23d1f0 │ │ │ │ adcshi pc, r4, r0, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed785f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs r3, {r4, r6, r7, r8, r9, sl, fp} │ │ │ │ svcvs 0x00c2b087 │ │ │ │ @@ -538615,23 +538615,23 @@ │ │ │ │ stc2l 5, cr15, [r8], #984 @ 0x3d8 │ │ │ │ stmdami ip, {r1, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf5f6300c │ │ │ │ stmdami sl, {r0, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f64478 │ │ │ │ @ instruction: 0xe7dffcdd │ │ │ │ - subseq lr, lr, r6, lsr #19 │ │ │ │ - subseq lr, lr, r0, lsr #17 │ │ │ │ - subseq lr, lr, r2, ror r8 │ │ │ │ - subseq lr, lr, r4, ror r8 │ │ │ │ - rsbeq sl, r2, sl, ror #25 │ │ │ │ - subseq lr, lr, ip, asr #16 │ │ │ │ - rsbeq sl, r2, r2, asr #25 │ │ │ │ - subseq lr, lr, r6, lsr r8 │ │ │ │ - rsbeq sl, r2, ip, lsr #25 │ │ │ │ + subseq lr, lr, lr, lsr #19 │ │ │ │ + subseq lr, lr, r8, lsr #17 │ │ │ │ + subseq lr, lr, sl, ror r8 │ │ │ │ + subseq lr, lr, ip, ror r8 │ │ │ │ + strdeq sl, [r2], #-194 @ 0xffffff3e @ │ │ │ │ + subseq lr, lr, r4, asr r8 │ │ │ │ + rsbeq sl, r2, sl, asr #25 │ │ │ │ + subseq lr, lr, lr, lsr r8 │ │ │ │ + strhteq sl, [r2], #-196 @ 0xffffff3c │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ ldrblt r8, [r0, #182]! @ 0xb6 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x2090f8d0 │ │ │ │ @@ -538747,23 +538747,23 @@ │ │ │ │ strb pc, [sl, r1, ror #23]! @ │ │ │ │ ldrtmi r4, [r1], -ip, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 8defa2 │ │ │ │ ldrbtmi r4, [r8], #-2058 @ 0xfffff7f6 │ │ │ │ blx ff7defaa │ │ │ │ svclt 0x0000e7df │ │ │ │ - @ instruction: 0x005ee798 │ │ │ │ - @ instruction: 0x005ee692 │ │ │ │ - subseq lr, lr, r4, ror #12 │ │ │ │ - subseq lr, lr, r6, ror #12 │ │ │ │ - ldrdeq sl, [r2], #-172 @ 0xffffff54 @ │ │ │ │ - subseq lr, lr, lr, lsr r6 │ │ │ │ - strhteq sl, [r2], #-164 @ 0xffffff5c │ │ │ │ - subseq lr, lr, r8, lsr #12 │ │ │ │ - mlseq r2, lr, sl, sl │ │ │ │ + subseq lr, lr, r0, lsr #15 │ │ │ │ + @ instruction: 0x005ee69a │ │ │ │ + subseq lr, lr, ip, ror #12 │ │ │ │ + subseq lr, lr, lr, ror #12 │ │ │ │ + rsbeq sl, r2, r4, ror #21 │ │ │ │ + subseq lr, lr, r6, asr #12 │ │ │ │ + strhteq sl, [r2], #-172 @ 0xffffff54 │ │ │ │ + subseq lr, lr, r0, lsr r6 │ │ │ │ + rsbeq sl, r2, r6, lsr #21 │ │ │ │ ldrblt r6, [r0, #-3459]! @ 0xfffff27d │ │ │ │ eorpl pc, r1, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8533101 │ │ │ │ @ instruction: 0xf8536022 │ │ │ │ bl fea65890 │ │ │ │ mrrcne 14, 0, r0, r1, cr5 │ │ │ │ eormi pc, r1, r3, asr r8 @ │ │ │ │ @@ -538783,15 +538783,15 @@ │ │ │ │ andcs sp, r1, lr, ror #23 │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ svclt 0x0000bd70 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ - bcs 85fbe4 │ │ │ │ + bcs 85fbe4 │ │ │ │ @ instruction: 0xf8dfb097 │ │ │ │ pkhbtmi r3, r3, r8, lsl #20 │ │ │ │ sxtab16mi r4, sl, sl, ror #8 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ blvs fe2e2480 │ │ │ │ movwcs fp, #6587 @ 0x19bb │ │ │ │ @@ -539433,55 +539433,55 @@ │ │ │ │ strcc lr, [r1], #-2030 @ 0xfffff812 │ │ │ │ @ instruction: 0xf73f45a0 │ │ │ │ ldrb sl, [r5, #-3354]! @ 0xfffff2e6 │ │ │ │ bl 55fa3c │ │ │ │ rsbeq sp, r7, ip, lsl #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq sp, r7, r4, ror #2 │ │ │ │ - subseq lr, lr, r0, lsl #10 │ │ │ │ - subseq lr, lr, r6, ror #9 │ │ │ │ - subseq lr, lr, r8, lsl #9 │ │ │ │ - subseq lr, lr, r4, ror #8 │ │ │ │ - @ instruction: 0x005ee394 │ │ │ │ - subseq lr, lr, r6, lsr #6 │ │ │ │ - subseq lr, lr, r6, asr #5 │ │ │ │ - subseq lr, lr, r4, lsr #5 │ │ │ │ - ldrsbeq lr, [lr], #-18 @ 0xffffffee │ │ │ │ - subseq lr, lr, ip, lsl #3 │ │ │ │ - ldrsheq lr, [lr], #-38 @ 0xffffffda │ │ │ │ - ldrheq r5, [lr], #-26 @ 0xffffffe6 │ │ │ │ - ldrsbeq r2, [pc], #-156 @ │ │ │ │ - subseq r5, lr, sl, lsr #3 │ │ │ │ - subseq lr, lr, r0, lsr #4 │ │ │ │ - subseq r5, lr, r4, rrx │ │ │ │ - @ instruction: 0x005ee198 │ │ │ │ - subseq r2, pc, r8, lsr #16 │ │ │ │ - subseq lr, lr, r2, lsr #3 │ │ │ │ - ldrheq lr, [lr], #-18 @ 0xffffffee │ │ │ │ - subseq sp, lr, r4, lsr pc │ │ │ │ - subseq lr, lr, sl, lsl #1 │ │ │ │ - ldrsbeq lr, [lr], #-4 │ │ │ │ - subseq r2, pc, r4, asr r7 @ │ │ │ │ - subseq r4, lr, ip, lsl pc │ │ │ │ - subseq lr, lr, r4, asr r0 │ │ │ │ - subseq r2, pc, r4, ror #13 │ │ │ │ - subseq lr, lr, sl, asr r0 │ │ │ │ - subseq lr, lr, r4, lsr #32 │ │ │ │ - subseq sp, lr, ip, asr #29 │ │ │ │ - subseq sp, lr, sl, asr #28 │ │ │ │ - ldrsbeq sp, [lr], #-198 @ 0xffffff3a │ │ │ │ - rsbeq sl, r2, ip, asr #2 │ │ │ │ - subseq sp, lr, r0, asr #25 │ │ │ │ - rsbeq sl, r2, r6, lsr r1 │ │ │ │ - subseq sp, lr, sl, lsr #25 │ │ │ │ - rsbeq sl, r2, r0, lsr #2 │ │ │ │ - @ instruction: 0x005edc94 │ │ │ │ - rsbeq sl, r2, sl, lsl #2 │ │ │ │ - subseq sp, lr, ip, ror ip │ │ │ │ - strdeq sl, [r2], #-2 @ │ │ │ │ + subseq lr, lr, r8, lsl #10 │ │ │ │ + subseq lr, lr, lr, ror #9 │ │ │ │ + @ instruction: 0x005ee490 │ │ │ │ + subseq lr, lr, ip, ror #8 │ │ │ │ + @ instruction: 0x005ee39c │ │ │ │ + subseq lr, lr, lr, lsr #6 │ │ │ │ + subseq lr, lr, lr, asr #5 │ │ │ │ + subseq lr, lr, ip, lsr #5 │ │ │ │ + ldrsbeq lr, [lr], #-26 @ 0xffffffe6 │ │ │ │ + @ instruction: 0x005ee194 │ │ │ │ + ldrsheq lr, [lr], #-46 @ 0xffffffd2 │ │ │ │ + subseq r5, lr, r2, asr #3 │ │ │ │ + subseq r2, pc, r4, ror #19 │ │ │ │ + ldrheq r5, [lr], #-18 @ 0xffffffee │ │ │ │ + subseq lr, lr, r8, lsr #4 │ │ │ │ + subseq r5, lr, ip, rrx │ │ │ │ + subseq lr, lr, r0, lsr #3 │ │ │ │ + subseq r2, pc, r0, lsr r8 @ │ │ │ │ + subseq lr, lr, sl, lsr #3 │ │ │ │ + ldrheq lr, [lr], #-26 @ 0xffffffe6 │ │ │ │ + subseq sp, lr, ip, lsr pc │ │ │ │ + @ instruction: 0x005ee092 │ │ │ │ + ldrsbeq lr, [lr], #-12 │ │ │ │ + subseq r2, pc, ip, asr r7 @ │ │ │ │ + subseq r4, lr, r4, lsr #30 │ │ │ │ + subseq lr, lr, ip, asr r0 │ │ │ │ + subseq r2, pc, ip, ror #13 │ │ │ │ + subseq lr, lr, r2, rrx │ │ │ │ + subseq lr, lr, ip, lsr #32 │ │ │ │ + ldrsbeq sp, [lr], #-228 @ 0xffffff1c │ │ │ │ + subseq sp, lr, r2, asr lr │ │ │ │ + ldrsbeq sp, [lr], #-206 @ 0xffffff32 │ │ │ │ + rsbeq sl, r2, r4, asr r1 │ │ │ │ + subseq sp, lr, r8, asr #25 │ │ │ │ + rsbeq sl, r2, lr, lsr r1 │ │ │ │ + ldrheq sp, [lr], #-194 @ 0xffffff3e │ │ │ │ + rsbeq sl, r2, r8, lsr #2 │ │ │ │ + @ instruction: 0x005edc9c │ │ │ │ + rsbeq sl, r2, r2, lsl r1 │ │ │ │ + subseq sp, lr, r4, lsl #25 │ │ │ │ + strdeq sl, [r2], #-10 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed79538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ stmdavs r0, {r1, r7, ip, sp, pc} │ │ │ │ movwcs r2, #288 @ 0x120 │ │ │ │ ldrbcc pc, [pc, #79]! @ 22239b @ │ │ │ │ @@ -539499,29 +539499,29 @@ │ │ │ │ stmdami r7, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf5f5300c │ │ │ │ stmdami r5, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f54478 │ │ │ │ @ instruction: 0x4628fdf7 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ - subseq sp, lr, sl, ror #20 │ │ │ │ - subseq sp, lr, sl, ror #20 │ │ │ │ - rsbeq r9, r2, r0, ror #29 │ │ │ │ + subseq sp, lr, r2, ror sl │ │ │ │ + subseq sp, lr, r2, ror sl │ │ │ │ + rsbeq r9, r2, r8, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed795a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ sbcspl pc, lr, #64, 4 │ │ │ │ tstcc ip, r5, lsl #22 │ │ │ │ ldrbtmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ stccs 8, cr15, [r4], {81} @ 0x51 │ │ │ │ addseq r6, r2, r0, lsl #16 │ │ │ │ mcr2 5, 6, pc, cr0, cr2, {7} @ │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - subseq sp, lr, r6, lsl sl │ │ │ │ + subseq sp, lr, lr, lsl sl │ │ │ │ andcc r6, r2, r0, asr #16 │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -539641,19 +539641,19 @@ │ │ │ │ stc2 5, cr15, [r4], #-980 @ 0xfffffc2c │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ stc2l 5, cr15, [r0], #980 @ 0x3d4 │ │ │ │ @ instruction: 0xe7cb69f1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ cmnvs r3, r2, ror r8 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ - ldrsheq sp, [lr], #-142 @ 0xffffff72 │ │ │ │ - subseq fp, ip, r0, ror #27 │ │ │ │ - @ instruction: 0x005ed892 │ │ │ │ - subseq sp, lr, ip, lsr r8 │ │ │ │ - strhteq r9, [r2], #-194 @ 0xffffff3e │ │ │ │ + subseq sp, lr, r6, lsl #18 │ │ │ │ + subseq fp, ip, r8, ror #27 │ │ │ │ + @ instruction: 0x005ed89a │ │ │ │ + subseq sp, lr, r4, asr #16 │ │ │ │ + strhteq r9, [r2], #-202 @ 0xffffff36 │ │ │ │ @ instruction: 0xf04f600a │ │ │ │ strdvs r3, [sl], #-47 @ 0xffffffd1 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ andcs lr, r2, #3162112 @ 0x304000 │ │ │ │ andvs r6, sl, #-2147483646 @ 0x80000002 │ │ │ │ @ instruction: 0xf0029a00 │ │ │ │ b 12e2e00 │ │ │ │ @@ -539692,15 +539692,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ @ instruction: 0xf5efbd30 │ │ │ │ svclt 0x0000e906 │ │ │ │ rsbeq ip, r7, r2, asr #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq sp, lr, r2, ror #19 │ │ │ │ + subseq sp, lr, sl, ror #19 │ │ │ │ rsbeq ip, r7, r8, lsl #7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdbmi r8!, {r3, r7, r9, sl, lr} │ │ │ │ blmi 103411c │ │ │ │ @@ -539757,21 +539757,21 @@ │ │ │ │ blx 115ff5a │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf5f54478 │ │ │ │ @ instruction: 0xe7e5fbf7 │ │ │ │ stm r2, {r0, r1, r2, r3, r5, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ rsbeq ip, r7, r4, asr #6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq sp, lr, r2, asr r9 │ │ │ │ - ldrheq fp, [ip], #-190 @ 0xffffff42 │ │ │ │ - subseq sp, lr, sl, lsl r9 │ │ │ │ - subseq fp, ip, r6, lsl #23 │ │ │ │ + subseq sp, lr, sl, asr r9 │ │ │ │ + subseq fp, ip, r6, asr #23 │ │ │ │ + subseq sp, lr, r2, lsr #18 │ │ │ │ + subseq fp, ip, lr, lsl #23 │ │ │ │ mlseq r7, ip, r2, ip │ │ │ │ - subseq sp, lr, r4, ror #17 │ │ │ │ - subseq fp, ip, r0, asr fp │ │ │ │ + subseq sp, lr, ip, ror #17 │ │ │ │ + subseq fp, ip, r8, asr fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmib sp, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ orrlt r5, r5, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0x460e4698 │ │ │ │ @@ -539822,18 +539822,18 @@ │ │ │ │ @ instruction: 0xf5f5300c │ │ │ │ stmdami r8, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ blx 1f6006a │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - subseq sp, lr, sl, asr #16 │ │ │ │ - ldrheq fp, [ip], #-166 @ 0xffffff5a │ │ │ │ - ldrsbeq sp, [lr], #-126 @ 0xffffff82 │ │ │ │ - subseq fp, ip, sl, asr #20 │ │ │ │ + subseq sp, lr, r2, asr r8 │ │ │ │ + ldrheq fp, [ip], #-174 @ 0xffffff52 │ │ │ │ + subseq sp, lr, r6, ror #15 │ │ │ │ + subseq fp, ip, r2, asr sl │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2ddd70 >::_M_default_append(unsigned int)@@Base+0x5846c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ blhi 125e388 │ │ │ │ strmi fp, [r1], r2, lsl #1 │ │ │ │ @@ -539930,26 +539930,26 @@ │ │ │ │ @ instruction: 0xf5f5300c │ │ │ │ ldmdami r1, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ blx fe960218 │ │ │ │ strmi lr, [r5], -r6, lsl #15 │ │ │ │ ldrb r4, [r3, -lr, lsl #12]! │ │ │ │ ... │ │ │ │ - ldrsbeq r8, [ip], #-118 @ 0xffffff8a │ │ │ │ - ldrsbeq r8, [ip], #-114 @ 0xffffff8e │ │ │ │ - subseq r8, ip, lr, asr r7 │ │ │ │ - @ instruction: 0x005ed696 │ │ │ │ - subseq fp, ip, r2, lsl #18 │ │ │ │ - subseq sp, lr, ip, ror r6 │ │ │ │ - subseq fp, ip, r8, ror #17 │ │ │ │ - subseq sp, lr, sl, asr r6 │ │ │ │ - subseq fp, ip, r6, asr #17 │ │ │ │ - ldrsheq r8, [ip], #-102 @ 0xffffff9a │ │ │ │ - subseq sp, lr, lr, lsr #12 │ │ │ │ - @ instruction: 0x005cb89a │ │ │ │ + ldrsbeq r8, [ip], #-126 @ 0xffffff82 │ │ │ │ + ldrsbeq r8, [ip], #-122 @ 0xffffff86 │ │ │ │ + subseq r8, ip, r6, ror #14 │ │ │ │ + @ instruction: 0x005ed69e │ │ │ │ + subseq fp, ip, sl, lsl #18 │ │ │ │ + subseq sp, lr, r4, lsl #13 │ │ │ │ + ldrsheq fp, [ip], #-128 @ 0xffffff80 │ │ │ │ + subseq sp, lr, r2, ror #12 │ │ │ │ + subseq fp, ip, lr, asr #17 │ │ │ │ + ldrsheq r8, [ip], #-110 @ 0xffffff92 │ │ │ │ + subseq sp, lr, r6, lsr r6 │ │ │ │ + subseq fp, ip, r2, lsr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 35df44 >::_M_default_append(unsigned int)@@Base+0xd8640> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x5634f8df │ │ │ │ @ instruction: 0xf8dfb08b │ │ │ │ @@ -540347,56 +540347,56 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 5, 4, pc, cr12, cr4, {7} │ │ │ │ strbmi r4, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf5f44478 │ │ │ │ ldr pc, [r6, #-3927]! @ 0xfffff0a9 │ │ │ │ rsbeq fp, r7, r8, asr pc │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq sp, lr, r6, lsr r5 │ │ │ │ - subseq fp, ip, r0, lsr #15 │ │ │ │ + subseq sp, lr, lr, lsr r5 │ │ │ │ + subseq fp, ip, r8, lsr #15 │ │ │ │ strhteq fp, [r7], #-230 @ 0xffffff1a │ │ │ │ - subseq sp, lr, lr, asr #9 │ │ │ │ - subseq sp, lr, r6, lsr r4 │ │ │ │ - ldrsbeq sp, [lr], #-50 @ 0xffffffce │ │ │ │ - subseq fp, ip, ip, lsr r6 │ │ │ │ - ldrheq sp, [lr], #-50 @ 0xffffffce │ │ │ │ - subseq fp, ip, ip, lsl r6 │ │ │ │ - subseq sp, lr, lr, lsr #6 │ │ │ │ - @ instruction: 0x005cb59a │ │ │ │ - ldrsheq sp, [lr], #-34 @ 0xffffffde │ │ │ │ - subseq fp, ip, lr, asr r5 │ │ │ │ - @ instruction: 0x005ed294 │ │ │ │ - subseq sp, lr, r6, lsr #5 │ │ │ │ - subseq sp, lr, sl, ror #4 │ │ │ │ - ldrsbeq fp, [ip], #-70 @ 0xffffffba │ │ │ │ - subseq sp, lr, lr, asr #4 │ │ │ │ - ldrheq fp, [ip], #-74 @ 0xffffffb6 │ │ │ │ - subseq sp, lr, r4, lsr r2 │ │ │ │ - subseq fp, ip, r0, lsr #9 │ │ │ │ - ldrsheq sp, [lr], #-16 │ │ │ │ - ldrsheq sp, [lr], #-26 @ 0xffffffe6 │ │ │ │ - subseq fp, ip, r6, ror #8 │ │ │ │ - @ instruction: 0x005ed198 │ │ │ │ - subseq sp, lr, sl, ror r1 │ │ │ │ - subseq fp, ip, r6, ror #7 │ │ │ │ - subseq sp, lr, r8, lsl r1 │ │ │ │ - subseq fp, ip, r4, lsl #7 │ │ │ │ - ldrheq sp, [lr], #-10 │ │ │ │ - subseq fp, ip, r6, lsr #6 │ │ │ │ - subseq sp, lr, r0, lsl #1 │ │ │ │ - ldrsheq fp, [ip], #-34 @ 0xffffffde │ │ │ │ - subseq sp, lr, ip, lsl r0 │ │ │ │ - subseq fp, ip, r8, lsl #5 │ │ │ │ - ldrsbeq ip, [lr], #-248 @ 0xffffff08 │ │ │ │ - ldrsbeq ip, [lr], #-250 @ 0xffffff06 │ │ │ │ - subseq fp, ip, r4, asr #4 │ │ │ │ - ldrheq ip, [lr], #-254 @ 0xffffff02 │ │ │ │ - subseq fp, ip, sl, lsr #4 │ │ │ │ - subseq ip, lr, r4, lsr #31 │ │ │ │ - subseq fp, ip, r0, lsl r2 │ │ │ │ + ldrsbeq sp, [lr], #-70 @ 0xffffffba │ │ │ │ + subseq sp, lr, lr, lsr r4 │ │ │ │ + ldrsbeq sp, [lr], #-58 @ 0xffffffc6 │ │ │ │ + subseq fp, ip, r4, asr #12 │ │ │ │ + ldrheq sp, [lr], #-58 @ 0xffffffc6 │ │ │ │ + subseq fp, ip, r4, lsr #12 │ │ │ │ + subseq sp, lr, r6, lsr r3 │ │ │ │ + subseq fp, ip, r2, lsr #11 │ │ │ │ + ldrsheq sp, [lr], #-42 @ 0xffffffd6 │ │ │ │ + subseq fp, ip, r6, ror #10 │ │ │ │ + @ instruction: 0x005ed29c │ │ │ │ + subseq sp, lr, lr, lsr #5 │ │ │ │ + subseq sp, lr, r2, ror r2 │ │ │ │ + ldrsbeq fp, [ip], #-78 @ 0xffffffb2 │ │ │ │ + subseq sp, lr, r6, asr r2 │ │ │ │ + subseq fp, ip, r2, asr #9 │ │ │ │ + subseq sp, lr, ip, lsr r2 │ │ │ │ + subseq fp, ip, r8, lsr #9 │ │ │ │ + ldrsheq sp, [lr], #-24 @ 0xffffffe8 │ │ │ │ + subseq sp, lr, r2, lsl #4 │ │ │ │ + subseq fp, ip, lr, ror #8 │ │ │ │ + subseq sp, lr, r0, lsr #3 │ │ │ │ + subseq sp, lr, r2, lsl #3 │ │ │ │ + subseq fp, ip, lr, ror #7 │ │ │ │ + subseq sp, lr, r0, lsr #2 │ │ │ │ + subseq fp, ip, ip, lsl #7 │ │ │ │ + subseq sp, lr, r2, asr #1 │ │ │ │ + subseq fp, ip, lr, lsr #6 │ │ │ │ + subseq sp, lr, r8, lsl #1 │ │ │ │ + ldrsheq fp, [ip], #-42 @ 0xffffffd6 │ │ │ │ + subseq sp, lr, r4, lsr #32 │ │ │ │ + @ instruction: 0x005cb290 │ │ │ │ + subseq ip, lr, r0, ror #31 │ │ │ │ + subseq ip, lr, r2, ror #31 │ │ │ │ + subseq fp, ip, ip, asr #4 │ │ │ │ + subseq ip, lr, r6, asr #31 │ │ │ │ + subseq fp, ip, r2, lsr r2 │ │ │ │ + subseq ip, lr, ip, lsr #31 │ │ │ │ + subseq fp, ip, r8, lsl r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 45e640 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ strmi fp, [r4], -r7, lsr #1 │ │ │ │ blhi 125ec5c │ │ │ │ @@ -540829,30 +540829,30 @@ │ │ │ │ vsqrt.f64 d16, d0 │ │ │ │ @ instruction: 0xf67ffa10 │ │ │ │ stmdals sp, {r0, r8, sl, fp, sp, pc} │ │ │ │ blx f60084 │ │ │ │ addsmi r9, r8, #15360 @ 0x3c00 │ │ │ │ orrsmi r9, r9, r0, lsl fp │ │ │ │ mcrge 6, 6, pc, cr5, cr15, {7} @ │ │ │ │ - blls 85cc3c │ │ │ │ + blls 85cc3c │ │ │ │ @ instruction: 0xe626601d │ │ │ │ ldmdals r9, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ vext.8 d2, d3, d0, #2 │ │ │ │ movwcs pc, #3345 @ 0xd11 @ │ │ │ │ ldrbt r9, [sl], -r3, lsr #6 │ │ │ │ @ instruction: 0x46399b3c │ │ │ │ @ instruction: 0x46589a12 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ movwls r0, #2395 @ 0x95b │ │ │ │ @ instruction: 0xf7fe4653 │ │ │ │ stmdacs r1, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bicshi pc, r5, r0, asr #32 │ │ │ │ movwcs r9, #2584 @ 0xa18 │ │ │ │ andsvs r9, r3, r3, lsr #32 │ │ │ │ - bls 85d0cc │ │ │ │ + bls 85d0cc │ │ │ │ strcs r2, [r0, #-768] @ 0xfffffd00 │ │ │ │ blls 113b8f4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ blls 1143ec0 │ │ │ │ bls 6b5198 │ │ │ │ blx feef5218 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @@ -540916,15 +540916,15 @@ │ │ │ │ vadd.i8 d9, d12, d13 │ │ │ │ adcmi pc, r0, #2277376 @ 0x22c000 │ │ │ │ tsteq fp, r1, ror fp │ │ │ │ blls b1a388 │ │ │ │ cmnle r3, r0, lsl #22 │ │ │ │ ldmdblt r3, {r0, r3, r4, r5, r8, r9, fp, ip, pc} │ │ │ │ blcs 24a64c │ │ │ │ - blls 857f90 │ │ │ │ + blls 857f90 │ │ │ │ movwls r2, #45312 @ 0xb100 │ │ │ │ blne 149f488 │ │ │ │ vmov.32 r9, d0[1] │ │ │ │ movwls r0, #43848 @ 0xab48 │ │ │ │ movwls r9, #39698 @ 0x9b12 │ │ │ │ movwls r9, #27452 @ 0x6b3c │ │ │ │ teqcs sl, #3620864 @ 0x374000 │ │ │ │ @@ -541115,62 +541115,62 @@ │ │ │ │ @ instruction: 0xf04f4835 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf95af5f4 │ │ │ │ @ instruction: 0xf5ede7a8 │ │ │ │ svclt 0x0000ede6 │ │ │ │ rsbeq fp, r7, r4, asr #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq ip, lr, r2, ror #28 │ │ │ │ - subseq ip, lr, r4, lsr #28 │ │ │ │ - subseq fp, ip, lr, lsl #1 │ │ │ │ + subseq ip, lr, sl, ror #28 │ │ │ │ + subseq ip, lr, ip, lsr #28 │ │ │ │ + @ instruction: 0x005cb096 │ │ │ │ rsbeq fp, r7, r4, lsr #15 │ │ │ │ - ldrsbeq ip, [lr], #-202 @ 0xffffff36 │ │ │ │ - subseq sl, ip, r4, asr #30 │ │ │ │ - ldrheq ip, [lr], #-202 @ 0xffffff36 │ │ │ │ - subseq sl, ip, r4, lsr #30 │ │ │ │ - @ instruction: 0x005ecc98 │ │ │ │ - subseq sl, ip, r2, lsl #30 │ │ │ │ - subseq ip, lr, r6, asr ip │ │ │ │ - subseq sl, ip, r0, asr #29 │ │ │ │ - ldrsheq ip, [lr], #-180 @ 0xffffff4c │ │ │ │ - subseq sl, ip, lr, asr lr │ │ │ │ - ldrsbeq ip, [lr], #-178 @ 0xffffff4e │ │ │ │ - subseq sl, ip, ip, lsr lr │ │ │ │ - subseq ip, lr, r8, asr #21 │ │ │ │ - subseq ip, lr, r0, lsr sl │ │ │ │ - @ instruction: 0x005ec89c │ │ │ │ - subseq ip, lr, ip, lsr #17 │ │ │ │ - subseq ip, lr, lr, asr #16 │ │ │ │ - subseq ip, lr, sl, lsr r7 │ │ │ │ - subseq ip, lr, r6, lsr #11 │ │ │ │ - subseq sl, ip, r2, lsl r8 │ │ │ │ - subseq ip, lr, r8, lsl r5 │ │ │ │ - subseq sl, ip, r4, lsl #15 │ │ │ │ - ldrsheq ip, [lr], #-76 @ 0xffffffb4 │ │ │ │ - subseq sl, ip, r0, ror r7 │ │ │ │ - subseq ip, lr, r2, asr #9 │ │ │ │ - subseq sl, ip, lr, lsr #14 │ │ │ │ - @ instruction: 0x005ec494 │ │ │ │ - subseq sl, ip, r0, lsl #14 │ │ │ │ - subseq ip, lr, r4, ror r4 │ │ │ │ - subseq sl, ip, r0, ror #13 │ │ │ │ - subseq ip, lr, r8, asr r4 │ │ │ │ - subseq sl, ip, r2, asr #13 │ │ │ │ - subseq ip, lr, r8, lsr r4 │ │ │ │ - subseq sl, ip, r2, lsr #13 │ │ │ │ - subseq ip, lr, sl, lsl r4 │ │ │ │ - subseq sl, ip, r6, lsl #13 │ │ │ │ - ldrsheq ip, [lr], #-62 @ 0xffffffc2 │ │ │ │ - subseq sl, ip, r8, ror #12 │ │ │ │ - subseq ip, lr, r0, ror #7 │ │ │ │ - subseq sl, ip, sl, asr #12 │ │ │ │ - subseq ip, lr, r6, asr #7 │ │ │ │ - subseq sl, ip, r0, lsr r6 │ │ │ │ - subseq ip, lr, ip, lsr #7 │ │ │ │ - subseq sl, ip, r6, lsl r6 │ │ │ │ + subseq ip, lr, r2, ror #25 │ │ │ │ + subseq sl, ip, ip, asr #30 │ │ │ │ + subseq ip, lr, r2, asr #25 │ │ │ │ + subseq sl, ip, ip, lsr #30 │ │ │ │ + subseq ip, lr, r0, lsr #25 │ │ │ │ + subseq sl, ip, sl, lsl #30 │ │ │ │ + subseq ip, lr, lr, asr ip │ │ │ │ + subseq sl, ip, r8, asr #29 │ │ │ │ + ldrsheq ip, [lr], #-188 @ 0xffffff44 │ │ │ │ + subseq sl, ip, r6, ror #28 │ │ │ │ + ldrsbeq ip, [lr], #-186 @ 0xffffff46 │ │ │ │ + subseq sl, ip, r4, asr #28 │ │ │ │ + ldrsbeq ip, [lr], #-160 @ 0xffffff60 │ │ │ │ + subseq ip, lr, r8, lsr sl │ │ │ │ + subseq ip, lr, r4, lsr #17 │ │ │ │ + ldrheq ip, [lr], #-132 @ 0xffffff7c │ │ │ │ + subseq ip, lr, r6, asr r8 │ │ │ │ + subseq ip, lr, r2, asr #14 │ │ │ │ + subseq ip, lr, lr, lsr #11 │ │ │ │ + subseq sl, ip, sl, lsl r8 │ │ │ │ + subseq ip, lr, r0, lsr #10 │ │ │ │ + subseq sl, ip, ip, lsl #15 │ │ │ │ + subseq ip, lr, r4, lsl #10 │ │ │ │ + subseq sl, ip, r8, ror r7 │ │ │ │ + subseq ip, lr, sl, asr #9 │ │ │ │ + subseq sl, ip, r6, lsr r7 │ │ │ │ + @ instruction: 0x005ec49c │ │ │ │ + subseq sl, ip, r8, lsl #14 │ │ │ │ + subseq ip, lr, ip, ror r4 │ │ │ │ + subseq sl, ip, r8, ror #13 │ │ │ │ + subseq ip, lr, r0, ror #8 │ │ │ │ + subseq sl, ip, sl, asr #13 │ │ │ │ + subseq ip, lr, r0, asr #8 │ │ │ │ + subseq sl, ip, sl, lsr #13 │ │ │ │ + subseq ip, lr, r2, lsr #8 │ │ │ │ + subseq sl, ip, lr, lsl #13 │ │ │ │ + subseq ip, lr, r6, lsl #8 │ │ │ │ + subseq sl, ip, r0, ror r6 │ │ │ │ + subseq ip, lr, r8, ror #7 │ │ │ │ + subseq sl, ip, r2, asr r6 │ │ │ │ + subseq ip, lr, lr, asr #7 │ │ │ │ + subseq sl, ip, r8, lsr r6 │ │ │ │ + ldrheq ip, [lr], #-52 @ 0xffffffcc │ │ │ │ + subseq sl, ip, lr, lsl r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4df258 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ strmi r4, [r1], r4, lsl #12 │ │ │ │ ldceq 8, cr15, [r4], #-892 @ 0xfffffc84 │ │ │ │ @@ -541953,81 +541953,81 @@ │ │ │ │ blx 6e21a4 │ │ │ │ @ instruction: 0xf04f4847 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff5621b0 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ rsbeq sl, r7, r0, asr #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq ip, lr, r6, ror #5 │ │ │ │ - subseq ip, lr, r6, ror #4 │ │ │ │ - ldrsbeq sl, [ip], #-64 @ 0xffffffc0 │ │ │ │ - subseq ip, lr, sl, asr #4 │ │ │ │ - ldrheq sl, [ip], #-68 @ 0xffffffbc │ │ │ │ + subseq ip, lr, lr, ror #5 │ │ │ │ + subseq ip, lr, lr, ror #4 │ │ │ │ + ldrsbeq sl, [ip], #-72 @ 0xffffffb8 │ │ │ │ + subseq ip, lr, r2, asr r2 │ │ │ │ + ldrheq sl, [ip], #-76 @ 0xffffffb4 │ │ │ │ rsbeq sl, r7, sl, asr #23 │ │ │ │ - subseq ip, lr, ip, ror r2 │ │ │ │ - ldrsheq ip, [lr], #-20 @ 0xffffffec │ │ │ │ - subseq sl, ip, lr, asr r4 │ │ │ │ - subseq ip, lr, r6, asr r2 │ │ │ │ - subseq ip, lr, r6, asr r2 │ │ │ │ - subseq ip, lr, lr, lsr #3 │ │ │ │ - subseq sl, ip, r8, lsl r4 │ │ │ │ - @ instruction: 0x005ec190 │ │ │ │ - ldrsheq sl, [ip], #-58 @ 0xffffffc6 │ │ │ │ - subseq ip, lr, ip, asr r0 │ │ │ │ - @ instruction: 0x005ebf9c │ │ │ │ - subseq sl, ip, r6, lsl #4 │ │ │ │ - subseq fp, lr, r6, asr #30 │ │ │ │ - subseq fp, lr, r8, ror lr │ │ │ │ - subseq sl, ip, r2, ror #1 │ │ │ │ - ldrheq fp, [lr], #-194 @ 0xffffff3e │ │ │ │ - subseq r9, ip, ip, lsl pc │ │ │ │ - subseq fp, lr, r6, ror ip │ │ │ │ - subseq r9, ip, r0, ror #29 │ │ │ │ - subseq fp, lr, r8, asr ip │ │ │ │ - subseq r9, ip, r2, asr #29 │ │ │ │ - subseq fp, lr, r2, lsr #24 │ │ │ │ - subseq r9, ip, ip, lsl #29 │ │ │ │ - subseq fp, lr, r0, lsl #24 │ │ │ │ - subseq r9, ip, sl, ror #28 │ │ │ │ - ldrheq sl, [ip], #-2 │ │ │ │ - subseq fp, lr, r0, lsr fp │ │ │ │ - @ instruction: 0x005c9d9a │ │ │ │ - subseq fp, lr, lr, lsl #22 │ │ │ │ - subseq r9, ip, r8, ror sp │ │ │ │ - ldrsbeq fp, [lr], #-172 @ 0xffffff54 │ │ │ │ - subseq r9, ip, r6, asr #26 │ │ │ │ - subseq fp, lr, sl, lsl sl │ │ │ │ - subseq fp, lr, ip, lsr #21 │ │ │ │ - subseq fp, lr, r8, asr r9 │ │ │ │ - subseq r9, ip, r4, asr #23 │ │ │ │ - subseq fp, lr, r6, lsl r9 │ │ │ │ - subseq fp, lr, r6, ror #15 │ │ │ │ - subseq r9, ip, r2, asr sl │ │ │ │ - subseq fp, lr, r8, asr #15 │ │ │ │ - subseq r9, ip, r4, lsr sl │ │ │ │ - @ instruction: 0x005eb79c │ │ │ │ - subseq r9, ip, r8, lsl #20 │ │ │ │ - subseq fp, lr, lr, ror r7 │ │ │ │ - subseq r9, ip, sl, ror #19 │ │ │ │ - subseq fp, lr, r0, ror #14 │ │ │ │ - subseq r9, ip, ip, asr #19 │ │ │ │ - subseq fp, lr, r2, asr #14 │ │ │ │ - subseq r9, ip, lr, lsr #19 │ │ │ │ - subseq fp, lr, r4, lsr #14 │ │ │ │ - @ instruction: 0x005c9990 │ │ │ │ - subseq fp, lr, r6, lsl #14 │ │ │ │ - subseq r9, ip, r2, ror r9 │ │ │ │ - subseq fp, lr, sl, ror #13 │ │ │ │ - subseq r9, ip, r4, asr r9 │ │ │ │ - subseq fp, lr, sl, asr #13 │ │ │ │ - subseq r9, ip, r4, lsr r9 │ │ │ │ - subseq fp, lr, ip, lsr #13 │ │ │ │ - subseq r9, ip, r8, lsl r9 │ │ │ │ - @ instruction: 0x005eb690 │ │ │ │ - ldrsheq r9, [ip], #-138 @ 0xffffff76 │ │ │ │ + subseq ip, lr, r4, lsl #5 │ │ │ │ + ldrsheq ip, [lr], #-28 @ 0xffffffe4 │ │ │ │ + subseq sl, ip, r6, ror #8 │ │ │ │ + subseq ip, lr, lr, asr r2 │ │ │ │ + subseq ip, lr, lr, asr r2 │ │ │ │ + ldrheq ip, [lr], #-22 @ 0xffffffea │ │ │ │ + subseq sl, ip, r0, lsr #8 │ │ │ │ + @ instruction: 0x005ec198 │ │ │ │ + subseq sl, ip, r2, lsl #8 │ │ │ │ + subseq ip, lr, r4, rrx │ │ │ │ + subseq fp, lr, r4, lsr #31 │ │ │ │ + subseq sl, ip, lr, lsl #4 │ │ │ │ + subseq fp, lr, lr, asr #30 │ │ │ │ + subseq fp, lr, r0, lsl #29 │ │ │ │ + subseq sl, ip, sl, ror #1 │ │ │ │ + ldrheq fp, [lr], #-202 @ 0xffffff36 │ │ │ │ + subseq r9, ip, r4, lsr #30 │ │ │ │ + subseq fp, lr, lr, ror ip │ │ │ │ + subseq r9, ip, r8, ror #29 │ │ │ │ + subseq fp, lr, r0, ror #24 │ │ │ │ + subseq r9, ip, sl, asr #29 │ │ │ │ + subseq fp, lr, sl, lsr #24 │ │ │ │ + @ instruction: 0x005c9e94 │ │ │ │ + subseq fp, lr, r8, lsl #24 │ │ │ │ + subseq r9, ip, r2, ror lr │ │ │ │ + ldrheq sl, [ip], #-10 │ │ │ │ + subseq fp, lr, r8, lsr fp │ │ │ │ + subseq r9, ip, r2, lsr #27 │ │ │ │ + subseq fp, lr, r6, lsl fp │ │ │ │ + subseq r9, ip, r0, lsl #27 │ │ │ │ + subseq fp, lr, r4, ror #21 │ │ │ │ + subseq r9, ip, lr, asr #26 │ │ │ │ + subseq fp, lr, r2, lsr #20 │ │ │ │ + ldrheq fp, [lr], #-164 @ 0xffffff5c │ │ │ │ + subseq fp, lr, r0, ror #18 │ │ │ │ + subseq r9, ip, ip, asr #23 │ │ │ │ + subseq fp, lr, lr, lsl r9 │ │ │ │ + subseq fp, lr, lr, ror #15 │ │ │ │ + subseq r9, ip, sl, asr sl │ │ │ │ + ldrsbeq fp, [lr], #-112 @ 0xffffff90 │ │ │ │ + subseq r9, ip, ip, lsr sl │ │ │ │ + subseq fp, lr, r4, lsr #15 │ │ │ │ + subseq r9, ip, r0, lsl sl │ │ │ │ + subseq fp, lr, r6, lsl #15 │ │ │ │ + ldrsheq r9, [ip], #-146 @ 0xffffff6e │ │ │ │ + subseq fp, lr, r8, ror #14 │ │ │ │ + ldrsbeq r9, [ip], #-148 @ 0xffffff6c │ │ │ │ + subseq fp, lr, sl, asr #14 │ │ │ │ + ldrheq r9, [ip], #-150 @ 0xffffff6a │ │ │ │ + subseq fp, lr, ip, lsr #14 │ │ │ │ + @ instruction: 0x005c9998 │ │ │ │ + subseq fp, lr, lr, lsl #14 │ │ │ │ + subseq r9, ip, sl, ror r9 │ │ │ │ + ldrsheq fp, [lr], #-98 @ 0xffffff9e │ │ │ │ + subseq r9, ip, ip, asr r9 │ │ │ │ + ldrsbeq fp, [lr], #-98 @ 0xffffff9e │ │ │ │ + subseq r9, ip, ip, lsr r9 │ │ │ │ + ldrheq fp, [lr], #-100 @ 0xffffff9c │ │ │ │ + subseq r9, ip, r0, lsr #18 │ │ │ │ + @ instruction: 0x005eb698 │ │ │ │ + subseq r9, ip, r2, lsl #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed7bd04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc0 │ │ │ │ addlt r2, ip, r8, lsr #8 │ │ │ │ strtcc pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -542291,73 +542291,73 @@ │ │ │ │ svccc 0x00a00000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ rsbeq r9, r7, r6, ror #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq fp, lr, r0, lsl r5 │ │ │ │ + subseq fp, lr, r8, lsl r5 │ │ │ │ @ instruction: 0xfffff249 │ │ │ │ - ldrsbeq fp, [lr], #-88 @ 0xffffffa8 │ │ │ │ - ldrsbeq r0, [ip], #-154 @ 0xffffff66 │ │ │ │ + subseq fp, lr, r0, ror #11 │ │ │ │ + subseq r0, ip, r2, ror #19 │ │ │ │ andeq r0, r0, fp, ror r5 │ │ │ │ - subseq fp, lr, r0, ror #9 │ │ │ │ - subseq r9, ip, ip, asr #14 │ │ │ │ + subseq fp, lr, r8, ror #9 │ │ │ │ + subseq r9, ip, r4, asr r7 │ │ │ │ rsbeq r9, r7, r6, ror #28 │ │ │ │ - subseq fp, lr, ip, lsr #9 │ │ │ │ - subseq r9, ip, r8, lsl r7 │ │ │ │ + ldrheq fp, [lr], #-68 @ 0xffffffbc │ │ │ │ + subseq r9, ip, r0, lsr #14 │ │ │ │ @ instruction: 0xffffda53 │ │ │ │ - subseq fp, lr, r6, ror r5 │ │ │ │ - ldrheq fp, [lr], #-86 @ 0xffffffaa │ │ │ │ - subseq fp, lr, r6, asr r4 │ │ │ │ - subseq r9, ip, r2, asr #13 │ │ │ │ - subseq fp, lr, ip, lsr r4 │ │ │ │ - subseq r9, ip, r8, lsr #13 │ │ │ │ - subseq fp, lr, r6, asr r5 │ │ │ │ - @ instruction: 0x005eb598 │ │ │ │ - @ instruction: 0x005eb598 │ │ │ │ - ldrsbeq fp, [lr], #-86 @ 0xffffffaa │ │ │ │ - subseq fp, lr, r4, asr #7 │ │ │ │ - subseq r9, ip, r0, lsr r6 │ │ │ │ - subseq fp, lr, sl, lsr #7 │ │ │ │ - subseq r9, ip, r6, lsl r6 │ │ │ │ - subseq fp, lr, ip, lsl r6 │ │ │ │ - @ instruction: 0x005eb594 │ │ │ │ - subseq fp, lr, lr, ror #6 │ │ │ │ - ldrsbeq r9, [ip], #-90 @ 0xffffffa6 │ │ │ │ + subseq fp, lr, lr, ror r5 │ │ │ │ + ldrheq fp, [lr], #-94 @ 0xffffffa2 │ │ │ │ + subseq fp, lr, lr, asr r4 │ │ │ │ + subseq r9, ip, sl, asr #13 │ │ │ │ + subseq fp, lr, r4, asr #8 │ │ │ │ + ldrheq r9, [ip], #-96 @ 0xffffffa0 │ │ │ │ + subseq fp, lr, lr, asr r5 │ │ │ │ + subseq fp, lr, r0, lsr #11 │ │ │ │ + subseq fp, lr, r0, lsr #11 │ │ │ │ + ldrsbeq fp, [lr], #-94 @ 0xffffffa2 │ │ │ │ + subseq fp, lr, ip, asr #7 │ │ │ │ + subseq r9, ip, r8, lsr r6 │ │ │ │ + ldrheq fp, [lr], #-50 @ 0xffffffce │ │ │ │ + subseq r9, ip, lr, lsl r6 │ │ │ │ + subseq fp, lr, r4, lsr #12 │ │ │ │ + @ instruction: 0x005eb59c │ │ │ │ + subseq fp, lr, r6, ror r3 │ │ │ │ + subseq r9, ip, r2, ror #11 │ │ │ │ + subseq fp, lr, r0, ror #12 │ │ │ │ + ldrsheq fp, [lr], #-88 @ 0xffffffa8 │ │ │ │ + subseq fp, lr, sl, lsr r3 │ │ │ │ + subseq r9, ip, r6, lsr #11 │ │ │ │ + subseq fp, lr, ip, lsl r3 │ │ │ │ + subseq r9, ip, r6, lsl #11 │ │ │ │ + subseq fp, lr, r8, lsl #13 │ │ │ │ + subseq fp, lr, r4, lsl r6 │ │ │ │ + ldrsbeq fp, [lr], #-46 @ 0xffffffd2 │ │ │ │ + subseq r9, ip, sl, asr #10 │ │ │ │ + ldrheq fp, [lr], #-98 @ 0xffffff9e │ │ │ │ subseq fp, lr, r8, asr r6 │ │ │ │ - ldrsheq fp, [lr], #-80 @ 0xffffffb0 │ │ │ │ - subseq fp, lr, r2, lsr r3 │ │ │ │ - @ instruction: 0x005c959e │ │ │ │ - subseq fp, lr, r4, lsl r3 │ │ │ │ - subseq r9, ip, lr, ror r5 │ │ │ │ - subseq fp, lr, r0, lsl #13 │ │ │ │ - subseq fp, lr, ip, lsl #12 │ │ │ │ - ldrsbeq fp, [lr], #-38 @ 0xffffffda │ │ │ │ - subseq r9, ip, r2, asr #10 │ │ │ │ - subseq fp, lr, sl, lsr #13 │ │ │ │ - subseq fp, lr, r0, asr r6 │ │ │ │ - subseq fp, lr, lr, lsl #5 │ │ │ │ - ldrsheq r9, [ip], #-74 @ 0xffffffb6 │ │ │ │ + @ instruction: 0x005eb296 │ │ │ │ + subseq r9, ip, r2, lsl #10 │ │ │ │ + subseq fp, lr, r0, lsl #14 │ │ │ │ + subseq fp, lr, r6, lsl #13 │ │ │ │ + subseq fp, lr, r0, asr r2 │ │ │ │ + ldrheq r9, [ip], #-76 @ 0xffffffb4 │ │ │ │ + ldrsbeq fp, [lr], #-106 @ 0xffffff96 │ │ │ │ ldrsheq fp, [lr], #-104 @ 0xffffff98 │ │ │ │ - subseq fp, lr, lr, ror r6 │ │ │ │ - subseq fp, lr, r8, asr #4 │ │ │ │ - ldrheq r9, [ip], #-68 @ 0xffffffbc │ │ │ │ - ldrsbeq fp, [lr], #-98 @ 0xffffff9e │ │ │ │ - ldrsheq fp, [lr], #-96 @ 0xffffffa0 │ │ │ │ - subseq fp, lr, r4, lsl #4 │ │ │ │ - subseq r9, ip, r0, ror r4 │ │ │ │ - subseq fp, lr, r2, asr #13 │ │ │ │ - ldrsheq fp, [lr], #-110 @ 0xffffff92 │ │ │ │ - ldrheq fp, [lr], #-26 @ 0xffffffe6 │ │ │ │ - subseq r9, ip, r6, lsr #8 │ │ │ │ - subseq fp, lr, r0, ror #13 │ │ │ │ - subseq fp, lr, r8, lsl r7 │ │ │ │ - subseq fp, lr, r2, ror r1 │ │ │ │ - ldrsbeq r9, [ip], #-62 @ 0xffffffc2 │ │ │ │ + subseq fp, lr, ip, lsl #4 │ │ │ │ + subseq r9, ip, r8, ror r4 │ │ │ │ + subseq fp, lr, sl, asr #13 │ │ │ │ + subseq fp, lr, r6, lsl #14 │ │ │ │ + subseq fp, lr, r2, asr #3 │ │ │ │ + subseq r9, ip, lr, lsr #8 │ │ │ │ + subseq fp, lr, r8, ror #13 │ │ │ │ + subseq fp, lr, r0, lsr #14 │ │ │ │ + subseq fp, lr, sl, ror r1 │ │ │ │ + subseq r9, ip, r6, ror #7 │ │ │ │ movwcs r4, #2600 @ 0xa28 │ │ │ │ stmib sp, {r3, r5, r8, fp, lr}^ │ │ │ │ ldrbtmi r3, [sl], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf1059000 │ │ │ │ ldc 3, cr0, [pc, #288] @ 22515c │ │ │ │ ldrbtmi r2, [r9], #-2846 @ 0xfffff4e2 │ │ │ │ blne 9e06c0 │ │ │ │ @@ -542390,22 +542390,22 @@ │ │ │ │ @ instruction: 0xf5f24478 │ │ │ │ strb pc, [lr, #-3941]! @ 0xfffff09b @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffefffff │ │ │ │ ... │ │ │ │ - ldrsbeq fp, [lr], #-86 @ 0xffffffaa │ │ │ │ - subseq fp, lr, r2, lsl r6 │ │ │ │ - subseq fp, lr, r6 │ │ │ │ - subseq r9, ip, r2, ror r2 │ │ │ │ - subseq fp, lr, r2, ror #11 │ │ │ │ - subseq fp, lr, r0, asr #12 │ │ │ │ - subseq sl, lr, r0, asr #31 │ │ │ │ - subseq r9, ip, ip, lsr #4 │ │ │ │ + ldrsbeq fp, [lr], #-94 @ 0xffffffa2 │ │ │ │ + subseq fp, lr, sl, lsl r6 │ │ │ │ + subseq fp, lr, lr │ │ │ │ + subseq r9, ip, sl, ror r2 │ │ │ │ + subseq fp, lr, sl, ror #11 │ │ │ │ + subseq fp, lr, r8, asr #12 │ │ │ │ + subseq sl, lr, r8, asr #31 │ │ │ │ + subseq r9, ip, r4, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed7c2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [lr], #1020 @ 0x3fc │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -542415,16 +542415,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ mrc2 5, 3, pc, cr0, cr2, {7} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5f24478 │ │ │ │ blls 2a4dd4 >::_M_default_append(unsigned int)@@Base+0x1f4d0> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq sl, lr, ip, asr #30 │ │ │ │ - ldrheq r9, [ip], #-24 @ 0xffffffe8 │ │ │ │ + subseq sl, lr, r4, asr pc │ │ │ │ + subseq r9, ip, r0, asr #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addslt r4, r4, r8, ror sl │ │ │ │ @ instruction: 0x46044b78 │ │ │ │ @ instruction: 0x4606447a │ │ │ │ @@ -542543,31 +542543,31 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ... │ │ │ │ ldmvc r5!, {r6, sl, fp, pc} │ │ │ │ ldrmi sl, [r5], #-3869 @ 0xfffff0e3 │ │ │ │ rsbeq r9, r7, ip, lsr #17 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ + subseq sl, lr, r8, asr #30 │ │ │ │ subseq sl, lr, r0, asr #30 │ │ │ │ - subseq sl, lr, r8, lsr pc │ │ │ │ - ldrheq sl, [lr], #-226 @ 0xffffff1e │ │ │ │ - subseq r9, ip, lr, lsl r1 │ │ │ │ + ldrheq sl, [lr], #-234 @ 0xffffff16 │ │ │ │ + subseq r9, ip, r6, lsr #2 │ │ │ │ rsbeq r9, r7, r8, lsr r8 │ │ │ │ - subseq sl, lr, ip, ror lr │ │ │ │ - subseq r9, ip, r8, ror #1 │ │ │ │ - subseq sl, lr, r2, ror #29 │ │ │ │ - subseq sl, lr, r4, ror #29 │ │ │ │ - subseq sl, lr, lr, lsr lr │ │ │ │ - subseq r9, ip, sl, lsr #1 │ │ │ │ - subseq sl, lr, r4, lsr #28 │ │ │ │ - @ instruction: 0x005c9090 │ │ │ │ - subseq sl, lr, r0, lsl #27 │ │ │ │ - subseq r8, ip, ip, ror #31 │ │ │ │ - subseq sl, lr, r2, ror #26 │ │ │ │ - subseq fp, lr, r4, ror #7 │ │ │ │ + subseq sl, lr, r4, lsl #29 │ │ │ │ + ldrsheq r9, [ip], #-0 │ │ │ │ + subseq sl, lr, sl, ror #29 │ │ │ │ + subseq sl, lr, ip, ror #29 │ │ │ │ + subseq sl, lr, r6, asr #28 │ │ │ │ + ldrheq r9, [ip], #-2 │ │ │ │ + subseq sl, lr, ip, lsr #28 │ │ │ │ + @ instruction: 0x005c9098 │ │ │ │ + subseq sl, lr, r8, lsl #27 │ │ │ │ + ldrsheq r8, [ip], #-244 @ 0xffffff0c │ │ │ │ + subseq sl, lr, sl, ror #26 │ │ │ │ + subseq fp, lr, ip, ror #7 │ │ │ │ strlt fp, [r0, #-402] @ 0xfffffe6e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi fp, [r0], -r3, lsl #1 │ │ │ │ @ instruction: 0xf5ed9101 │ │ │ │ blls 29fd2c >::_M_default_append(unsigned int)@@Base+0x1a428> │ │ │ │ @@ -542592,15 +542592,15 @@ │ │ │ │ cdplt 5, 13, cr15, cr6, cr12, {7} │ │ │ │ @ instruction: 0xf5ec4608 │ │ │ │ stmdami r4, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ tstls r1, r9, lsl #4 │ │ │ │ ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ ldm r8, {r2, r3, r5, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ strb r9, [r7, r1, lsl #22]! │ │ │ │ - subseq fp, lr, lr, lsl r3 │ │ │ │ + subseq fp, lr, r6, lsr #6 │ │ │ │ strlt fp, [r0, #-402] @ 0xfffffe6e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi fp, [r0], -r3, lsl #1 │ │ │ │ @ instruction: 0xf5ed9101 │ │ │ │ blls 29fca8 >::_M_default_append(unsigned int)@@Base+0x1a3a4> │ │ │ │ @@ -542634,16 +542634,16 @@ │ │ │ │ @ instruction: 0xf5f24478 │ │ │ │ blls 424a70 │ │ │ │ andlt r4, r9, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ @ instruction: 0xffffffb1 │ │ │ │ @ instruction: 0xffffff23 │ │ │ │ @ instruction: 0xffffff49 │ │ │ │ - subseq fp, lr, r0, lsr #5 │ │ │ │ - subseq r8, ip, r4, asr lr │ │ │ │ + subseq fp, lr, r8, lsr #5 │ │ │ │ + subseq r8, ip, ip, asr lr │ │ │ │ ldrbcs fp, [r0], #-1520 @ 0xfffffa10 │ │ │ │ ldrd pc, [r4], -r1 │ │ │ │ blx 336cce >::_M_default_append(unsigned int)@@Base+0xb13ca> │ │ │ │ ldmib r2, {r1, r9, sp, lr, pc}^ │ │ │ │ bl fea268d4 │ │ │ │ ldmdbvs r0, {r0, r2, sl, fp} │ │ │ │ blle 3ef4c4 │ │ │ │ @@ -542772,17 +542772,17 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], r7 │ │ │ │ ldrbtmi r6, [r8], #-459 @ 0xfffffe35 │ │ │ │ @ instruction: 0xf5f2300c │ │ │ │ stmdami r5, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5f24478 │ │ │ │ @ instruction: 0xf04ffc5d │ │ │ │ @ instruction: 0xe7bb30ff │ │ │ │ - subseq fp, lr, ip, ror #1 │ │ │ │ - @ instruction: 0x005eb09e │ │ │ │ - rsbeq r6, r2, ip, lsr #23 │ │ │ │ + ldrsheq fp, [lr], #-4 │ │ │ │ + subseq fp, lr, r6, lsr #1 │ │ │ │ + strhteq r6, [r2], #-180 @ 0xffffff4c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed7c8dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ addlt ip, r5, r8 │ │ │ │ teqcs r4, #165675008 @ 0x9e00000 │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ @@ -542967,15 +542967,15 @@ │ │ │ │ blx 5b723a │ │ │ │ ldrmi r1, [r5], -r3, lsl #28 │ │ │ │ @ instruction: 0xf606fb02 │ │ │ │ bl 24c5f8 │ │ │ │ @ instruction: 0xf8de0b06 │ │ │ │ @ instruction: 0xf10b9004 │ │ │ │ stmdblt fp, {r4, r9, fp} │ │ │ │ - beq 861e04 │ │ │ │ + beq 861e04 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmib sl, {r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ blle 183ade4 │ │ │ │ ldmdaeq r4!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blx 42ea1e │ │ │ │ bl 263a14 │ │ │ │ movwls r0, #4872 @ 0x1308 │ │ │ │ @@ -543012,15 +543012,15 @@ │ │ │ │ @ instruction: 0xf04fdb08 │ │ │ │ blx 528aa6 │ │ │ │ eorvs pc, r2, r3, lsl #6 │ │ │ │ stmiapl fp, {r2, r3, r6, r7, fp, ip}^ │ │ │ │ ble 30680 │ │ │ │ @ instruction: 0xf8404297 │ │ │ │ svclt 0x00182009 │ │ │ │ - beq 861eb4 │ │ │ │ + beq 861eb4 │ │ │ │ @ instruction: 0xf8cad015 │ │ │ │ @ instruction: 0xf8c85004 │ │ │ │ @ instruction: 0xf8de5000 │ │ │ │ @ instruction: 0xf8ce3008 │ │ │ │ movwcc r5, #4100 @ 0x1004 │ │ │ │ andcc pc, r8, lr, asr #17 │ │ │ │ tstlt fp, ip, lsl #22 │ │ │ │ @@ -543249,15 +543249,15 @@ │ │ │ │ ldmne ip, {r5, sp, lr} │ │ │ │ bcs 23c090 │ │ │ │ bls 31ca0c >::_M_default_append(unsigned int)@@Base+0x97108> │ │ │ │ @ instruction: 0xf04f4286 │ │ │ │ @ instruction: 0xf84e0c34 │ │ │ │ svclt 0x000c0008 │ │ │ │ beq 662244 │ │ │ │ - beq 862248 │ │ │ │ + beq 862248 │ │ │ │ strcs r9, [ip], #-2561 @ 0xfffff5ff │ │ │ │ stc2 11, cr15, [r2], {12} @ │ │ │ │ stmdaeq ip, {r1, r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ andvc pc, ip, lr, asr r8 @ │ │ │ │ @ instruction: 0x4610463a │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ bcs 23c0c4 │ │ │ │ @@ -543537,18 +543537,18 @@ │ │ │ │ stc2 5, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ @ instruction: 0xf04f4808 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mcr2 5, 3, pc, cr6, cr1, {7} @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - subseq sl, lr, r8, lsl r5 │ │ │ │ - subseq sl, lr, sl, asr #9 │ │ │ │ - ldrdeq r5, [r2], #-246 @ 0xffffff0a @ │ │ │ │ - subseq r8, ip, lr, lsr #32 │ │ │ │ + subseq sl, lr, r0, lsr #10 │ │ │ │ + ldrsbeq sl, [lr], #-66 @ 0xffffffbe │ │ │ │ + ldrdeq r5, [r2], #-254 @ 0xffffff02 @ │ │ │ │ + subseq r8, ip, r6, lsr r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r6, pc, lsl #12 │ │ │ │ ldrdgt lr, [r2, -r0] │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @@ -543623,18 +543623,18 @@ │ │ │ │ @ instruction: 0xf5f161d0 │ │ │ │ stmdami r8, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f14478 │ │ │ │ @ instruction: 0xf04ffdb9 │ │ │ │ strdlt r3, [r6], -pc @ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldrheq sl, [lr], #-62 @ 0xffffffc2 │ │ │ │ - subseq sl, lr, r0, ror r3 │ │ │ │ - rsbeq r5, r2, ip, ror lr │ │ │ │ - ldrsbeq r7, [ip], #-228 @ 0xffffff1c │ │ │ │ + subseq sl, lr, r6, asr #7 │ │ │ │ + subseq sl, lr, r8, ror r3 │ │ │ │ + rsbeq r5, r2, r4, lsl #29 │ │ │ │ + ldrsbeq r7, [ip], #-236 @ 0xffffff14 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r7, lsl #1 │ │ │ │ @ instruction: 0x1c02e9d0 │ │ │ │ stcls 6, cr4, [lr, #-16] │ │ │ │ @@ -543712,18 +543712,18 @@ │ │ │ │ mcrr2 5, 15, pc, lr, cr1 @ │ │ │ │ @ instruction: 0xf04f4808 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2 5, cr15, [r8, #-964] @ 0xfffffc3c │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x000083f0 │ │ │ │ - subseq sl, lr, r0, ror #4 │ │ │ │ - subseq sl, lr, lr, lsl #4 │ │ │ │ - rsbeq r5, r2, sl, lsl sp │ │ │ │ - subseq r7, ip, r2, ror sp │ │ │ │ + subseq sl, lr, r8, ror #4 │ │ │ │ + subseq sl, lr, r6, lsl r2 │ │ │ │ + rsbeq r5, r2, r2, lsr #26 │ │ │ │ + subseq r7, ip, sl, ror sp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r7, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ andne lr, r2, #208, 18 @ 0x340000 │ │ │ │ @@ -543803,18 +543803,18 @@ │ │ │ │ @ instruction: 0xf5f12118 │ │ │ │ stmdami r8, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f14478 │ │ │ │ @ instruction: 0xf04ffc51 │ │ │ │ strdlt r3, [r7], -pc @ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldrsheq sl, [lr], #-2 │ │ │ │ - subseq sl, lr, r0, lsr #1 │ │ │ │ - rsbeq r5, r2, ip, lsr #23 │ │ │ │ - subseq r7, ip, r4, lsl #24 │ │ │ │ + ldrsheq sl, [lr], #-10 │ │ │ │ + subseq sl, lr, r8, lsr #1 │ │ │ │ + strhteq r5, [r2], #-180 @ 0xffffff4c │ │ │ │ + subseq r7, ip, ip, lsl #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ ldmdbeq r4!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrd pc, [r8], -r0 │ │ │ │ blx 477f22 │ │ │ │ bl 5e3b0c │ │ │ │ ldmib r4, {r0, r2, sl}^ │ │ │ │ ldrtmi r3, [r0], -fp, lsl #12 │ │ │ │ @@ -544733,15 +544733,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r4], -sp, lsl #1 │ │ │ │ @ instruction: 0x461548b2 │ │ │ │ tstcs ip, #152, 12 @ 0x9800000 │ │ │ │ ldrbtmi r9, [r8], #-513 @ 0xfffffdff │ │ │ │ blx 2fa02e >::_M_default_append(unsigned int)@@Base+0x7472a> │ │ │ │ - blls 866184 │ │ │ │ + blls 866184 │ │ │ │ stmpl r2, {r1, r2, r4, r9, sl, fp, ip, pc} │ │ │ │ andls r6, fp, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ smlatbls r0, r2, r9, r6 │ │ │ │ andeq lr, fp, r2, lsl #22 │ │ │ │ stmiavs r3!, {r1, r8, r9, ip, pc} │ │ │ │ stmdbcs r1, {r0, r7, r8, fp, sp, lr} │ │ │ │ @@ -544948,15 +544948,15 @@ │ │ │ │ and pc, r0, r4, asr #17 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0xf8cc0e34 │ │ │ │ svclt 0x00b40028 │ │ │ │ strpl lr, [r8, #-2508] @ 0xfffff634 │ │ │ │ movwne pc, #39694 @ 0x9b0e @ │ │ │ │ andhi pc, ip, ip, asr #17 │ │ │ │ - bvs 85775c │ │ │ │ + bvs 85775c │ │ │ │ stmdbeq r8, {r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ andsvs fp, sp, #168, 30 @ 0x2a0 │ │ │ │ svclt 0x00a86993 │ │ │ │ tstpne r0, lr, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1034620 │ │ │ │ @ instruction: 0xf8cd0301 │ │ │ │ @@ -545051,20 +545051,20 @@ │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ blx fe7e5210 │ │ │ │ @ instruction: 0xf5e9e7e3 │ │ │ │ svclt 0x0000ef22 │ │ │ │ strhteq r7, [r7], #-16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r7, r7, r6, lsr #1 │ │ │ │ - subseq r8, lr, r2, asr #27 │ │ │ │ - subseq r8, lr, r6, ror sp │ │ │ │ - ldrsheq r6, [ip], #-136 @ 0xffffff78 │ │ │ │ - rsbeq r4, r2, r0, lsl #17 │ │ │ │ - subseq r8, lr, r8, lsr #26 │ │ │ │ - subseq r6, ip, sl, lsr #17 │ │ │ │ + subseq r8, lr, sl, asr #27 │ │ │ │ + subseq r8, lr, lr, ror sp │ │ │ │ + subseq r6, ip, r0, lsl #18 │ │ │ │ + rsbeq r4, r2, r8, lsl #17 │ │ │ │ + subseq r8, lr, r0, lsr sp │ │ │ │ + ldrheq r6, [ip], #-130 @ 0xffffff7e │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [pc], -r6, lsl #1 │ │ │ │ @ instruction: 0x1c02e9d0 │ │ │ │ cdpls 6, 1, cr4, cr0, cr4, {0} │ │ │ │ @@ -545185,20 +545185,20 @@ │ │ │ │ @ instruction: 0xf104447c │ │ │ │ ldrbtmi r0, [sp], #-12 │ │ │ │ @ instruction: 0xf8c8f5f0 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5f04628 │ │ │ │ @ instruction: 0xf640f983 │ │ │ │ ldrb r2, [pc, r7, asr #2] │ │ │ │ - @ instruction: 0x005e8b9a │ │ │ │ - subseq r8, lr, r2, asr #22 │ │ │ │ - subseq r6, ip, r4, asr #13 │ │ │ │ - rsbeq r4, r2, ip, asr #12 │ │ │ │ - ldrsheq r8, [lr], #-160 @ 0xffffff60 │ │ │ │ - subseq r6, ip, r2, ror r6 │ │ │ │ + subseq r8, lr, r2, lsr #23 │ │ │ │ + subseq r8, lr, sl, asr #22 │ │ │ │ + subseq r6, ip, ip, asr #13 │ │ │ │ + rsbeq r4, r2, r4, asr r6 │ │ │ │ + ldrsheq r8, [lr], #-168 @ 0xffffff58 │ │ │ │ + subseq r6, ip, sl, ror r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stmdavs sp, {r4, r6, r9, sl, sp}^ │ │ │ │ blx 3d3eae │ │ │ │ stcls 2, cr5, [ip], {2} │ │ │ │ vstrcs d6, [r0, #-596] @ 0xfffffdac │ │ │ │ @ instruction: 0x81a6f2c0 │ │ │ │ svclt 0x001842a5 │ │ │ │ @@ -545843,25 +545843,25 @@ │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ stc2l 5, cr15, [r4], #-956 @ 0xfffffc44 │ │ │ │ @ instruction: 0xf5e9e76f │ │ │ │ svclt 0x0000e8f0 │ │ │ │ rsbeq r6, r7, r4, lsl r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r8, lr, r4, lsl #5 │ │ │ │ - subseq r8, lr, r4, ror #3 │ │ │ │ - subseq r5, ip, r6, ror #26 │ │ │ │ + subseq r8, lr, ip, lsl #5 │ │ │ │ + subseq r8, lr, ip, ror #3 │ │ │ │ + subseq r5, ip, lr, ror #26 │ │ │ │ rsbeq r6, r7, lr, asr r4 │ │ │ │ - subseq r8, lr, r6, lsr #2 │ │ │ │ - subseq r5, ip, r8, lsr #25 │ │ │ │ - rsbeq r3, r2, r0, lsr ip │ │ │ │ - ldrsbeq r8, [lr], #-2 │ │ │ │ - subseq r8, lr, r6, asr #1 │ │ │ │ - ldrdeq r3, [r2], #-178 @ 0xffffff4e @ │ │ │ │ - subseq r5, ip, sl, lsr #24 │ │ │ │ + subseq r8, lr, lr, lsr #2 │ │ │ │ + ldrheq r5, [ip], #-192 @ 0xffffff40 │ │ │ │ + rsbeq r3, r2, r8, lsr ip │ │ │ │ + ldrsbeq r8, [lr], #-10 │ │ │ │ + subseq r8, lr, lr, asr #1 │ │ │ │ + ldrdeq r3, [r2], #-186 @ 0xffffff46 @ │ │ │ │ + subseq r5, ip, r2, lsr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x46044db7 │ │ │ │ @ instruction: 0xb08f48b7 │ │ │ │ sxtab16mi r4, r9, sp, ror #8 │ │ │ │ @@ -546036,33 +546036,33 @@ │ │ │ │ ldrbtmi r4, [ip], #-1585 @ 0xfffff9cf │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ blx ae6174 │ │ │ │ ldrbtmi r4, [r8], #-2068 @ 0xfffff7ec │ │ │ │ blx ff9e617c │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ cmppeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ - blx 866188 │ │ │ │ + blx 866188 │ │ │ │ @ instruction: 0xf04f4810 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff6e6194 │ │ │ │ @ instruction: 0xf5e8e758 │ │ │ │ svclt 0x0000ef5e │ │ │ │ strdeq r6, [r7], #-36 @ 0xffffffdc @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r7, lr, r4, ror pc │ │ │ │ - subseq r7, lr, lr, ror #29 │ │ │ │ - subseq r5, ip, r0, ror sl │ │ │ │ + subseq r7, lr, ip, ror pc │ │ │ │ + ldrsheq r7, [lr], #-230 @ 0xffffff1a │ │ │ │ + subseq r5, ip, r8, ror sl │ │ │ │ rsbeq r6, r7, r8, ror #2 │ │ │ │ - subseq r7, lr, r2, lsl #28 │ │ │ │ - subseq r5, ip, r4, lsl #19 │ │ │ │ - rsbeq r3, r2, ip, lsl #18 │ │ │ │ - subseq r7, lr, lr, lsr #27 │ │ │ │ - subseq r7, lr, r2, lsr #27 │ │ │ │ - rsbeq r3, r2, lr, lsr #17 │ │ │ │ - subseq r5, ip, r6, lsl #18 │ │ │ │ + subseq r7, lr, sl, lsl #28 │ │ │ │ + subseq r5, ip, ip, lsl #19 │ │ │ │ + rsbeq r3, r2, r4, lsl r9 │ │ │ │ + ldrheq r7, [lr], #-214 @ 0xffffff2a │ │ │ │ + subseq r7, lr, sl, lsr #27 │ │ │ │ + strhteq r3, [r2], #-134 @ 0xffffff7a │ │ │ │ + subseq r5, ip, lr, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ bvs 3d4cac │ │ │ │ mcrcs 6, 0, r4, cr0, cr4, {0} │ │ │ │ @ instruction: 0xf8d1931d │ │ │ │ @@ -547498,15 +547498,15 @@ │ │ │ │ ldrdge pc, [ip], -r3 @ │ │ │ │ svceq 0x0000f1ba │ │ │ │ strls sp, [r0], #-2837 @ 0xfffff4eb │ │ │ │ strmi r4, [r9], ip, asr #12 │ │ │ │ ldrmi r4, [r0], r1, asr #12 │ │ │ │ @ instruction: 0xf8dd4652 │ │ │ │ bne 4520a0 │ │ │ │ - blvs 882c14 │ │ │ │ + blvs 882c14 │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ teqcs r4, #24, 6 @ 0x60000000 │ │ │ │ movwhi pc, #11011 @ 0x2b03 @ │ │ │ │ bcs 244c1c │ │ │ │ @ instruction: 0x4649daf3 │ │ │ │ @ instruction: 0x46d84654 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @@ -547659,15 +547659,15 @@ │ │ │ │ movwcc lr, #18892 @ 0x49cc │ │ │ │ stmibvs sp!, {r1, r8, r9, sp}^ │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf8cc1c53 │ │ │ │ adcsmi r7, sp, #24 │ │ │ │ blle 1e028ac │ │ │ │ ldrsbtls pc, [r4], -r9 @ │ │ │ │ - beq 866464 │ │ │ │ + beq 866464 │ │ │ │ strhi lr, [r8], -sp, asr #19 │ │ │ │ strmi r4, [r8], #1558 @ 0x616 │ │ │ │ @ instruction: 0xf505fb0a │ │ │ │ movweq lr, #23305 @ 0x5b09 │ │ │ │ andne pc, r5, r9, asr r8 @ │ │ │ │ stmdblt pc!, {r0, r2, r3, r4, r6, r7, fp, sp, lr} @ │ │ │ │ ldrdvc pc, [ip], -r8 │ │ │ │ @@ -547798,30 +547798,30 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5ed4478 │ │ │ │ bfc pc, (invalid: 26:16) @ │ │ │ │ stmib sl!, {r0, r1, r2, r5, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ rsbeq r4, r7, r4, asr r8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strhteq r4, [r7], #-116 @ 0xffffff8c │ │ │ │ - subseq r6, lr, r6, asr #7 │ │ │ │ - subseq r3, ip, r0, asr #30 │ │ │ │ - subseq r6, lr, r6, ror #6 │ │ │ │ - subseq r3, ip, r0, ror #29 │ │ │ │ - subseq r6, lr, lr, lsr #6 │ │ │ │ - subseq r3, ip, r8, lsr #29 │ │ │ │ - subseq r6, lr, r0, ror #5 │ │ │ │ - subseq r3, ip, sl, asr lr │ │ │ │ - @ instruction: 0x005e629e │ │ │ │ - @ instruction: 0x005e6298 │ │ │ │ - rsbeq r1, r2, r4, lsr #27 │ │ │ │ - ldrsheq r3, [ip], #-220 @ 0xffffff24 │ │ │ │ - subseq r6, lr, r6, asr #4 │ │ │ │ - subseq r6, lr, ip, lsr r2 │ │ │ │ - rsbeq r1, r2, r8, asr #26 │ │ │ │ - subseq r3, ip, r0, lsr #27 │ │ │ │ + subseq r6, lr, lr, asr #7 │ │ │ │ + subseq r3, ip, r8, asr #30 │ │ │ │ + subseq r6, lr, lr, ror #6 │ │ │ │ + subseq r3, ip, r8, ror #29 │ │ │ │ + subseq r6, lr, r6, lsr r3 │ │ │ │ + ldrheq r3, [ip], #-224 @ 0xffffff20 │ │ │ │ + subseq r6, lr, r8, ror #5 │ │ │ │ + subseq r3, ip, r2, ror #28 │ │ │ │ + subseq r6, lr, r6, lsr #5 │ │ │ │ + subseq r6, lr, r0, lsr #5 │ │ │ │ + rsbeq r1, r2, ip, lsr #27 │ │ │ │ + subseq r3, ip, r4, lsl #28 │ │ │ │ + subseq r6, lr, lr, asr #4 │ │ │ │ + subseq r6, lr, r4, asr #4 │ │ │ │ + rsbeq r1, r2, r0, asr sp │ │ │ │ + subseq r3, ip, r8, lsr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r2, r7, r0, asr r4 │ │ │ │ ldrcs r4, [ip, #-1683] @ 0xfffff96d │ │ │ │ @ instruction: 0xf402fb04 │ │ │ │ @@ -548546,46 +548546,46 @@ │ │ │ │ @ instruction: 0xf04fe68b │ │ │ │ movwls r3, #58367 @ 0xe3ff │ │ │ │ ldr r2, [r6, -r0, lsl #6]! │ │ │ │ bl ff6e888c │ │ │ │ rsbeq r4, r7, r4, asr #2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r3, r7, r4, lsr sp │ │ │ │ - subseq r5, lr, r8, lsr sl │ │ │ │ - ldrheq r3, [ip], #-82 @ 0xffffffae │ │ │ │ - ldrsheq r5, [lr], #-152 @ 0xffffff68 │ │ │ │ - subseq r3, ip, r2, ror r5 │ │ │ │ - subseq r5, lr, ip, lsr #19 │ │ │ │ - subseq r3, ip, r8, lsr #10 │ │ │ │ - subseq r5, lr, ip, lsl #18 │ │ │ │ - subseq r3, ip, r8, lsl #9 │ │ │ │ - subseq r5, lr, r8, asr #17 │ │ │ │ - ldrheq r5, [lr], #-138 @ 0xffffff76 │ │ │ │ - rsbeq r1, r2, r6, asr #7 │ │ │ │ - subseq r3, ip, lr, lsl r4 │ │ │ │ - subseq r5, lr, r8, ror #16 │ │ │ │ - subseq r5, lr, sl, asr r8 │ │ │ │ - rsbeq r1, r2, r6, ror #6 │ │ │ │ - ldrheq r3, [ip], #-62 @ 0xffffffc2 │ │ │ │ - subseq r5, lr, sl, lsl #16 │ │ │ │ - subseq r5, lr, lr, asr #15 │ │ │ │ - subseq r3, ip, r8, asr #6 │ │ │ │ - ldrheq r5, [lr], #-116 @ 0xffffff8c │ │ │ │ - rsbeq r1, r2, r0, asr #5 │ │ │ │ - subseq r3, ip, sl, lsl r3 │ │ │ │ - subseq r5, lr, r4, lsl #15 │ │ │ │ - subseq r3, ip, r0, lsl #6 │ │ │ │ - subseq r5, lr, sl, ror #14 │ │ │ │ - subseq r3, ip, r6, ror #5 │ │ │ │ - subseq r5, lr, r0, asr r7 │ │ │ │ - subseq r3, ip, ip, asr #5 │ │ │ │ - subseq r5, lr, sl, lsl r7 │ │ │ │ - subseq r5, lr, lr, lsl #14 │ │ │ │ - rsbeq r1, r2, sl, lsl r2 │ │ │ │ - subseq r3, ip, r4, ror r2 │ │ │ │ + subseq r5, lr, r0, asr #20 │ │ │ │ + ldrheq r3, [ip], #-90 @ 0xffffffa6 │ │ │ │ + subseq r5, lr, r0, lsl #20 │ │ │ │ + subseq r3, ip, sl, ror r5 │ │ │ │ + ldrheq r5, [lr], #-148 @ 0xffffff6c │ │ │ │ + subseq r3, ip, r0, lsr r5 │ │ │ │ + subseq r5, lr, r4, lsl r9 │ │ │ │ + @ instruction: 0x005c3490 │ │ │ │ + ldrsbeq r5, [lr], #-128 @ 0xffffff80 │ │ │ │ + subseq r5, lr, r2, asr #17 │ │ │ │ + rsbeq r1, r2, lr, asr #7 │ │ │ │ + subseq r3, ip, r6, lsr #8 │ │ │ │ + subseq r5, lr, r0, ror r8 │ │ │ │ + subseq r5, lr, r2, ror #16 │ │ │ │ + rsbeq r1, r2, lr, ror #6 │ │ │ │ + subseq r3, ip, r6, asr #7 │ │ │ │ + subseq r5, lr, r2, lsl r8 │ │ │ │ + ldrsbeq r5, [lr], #-118 @ 0xffffff8a │ │ │ │ + subseq r3, ip, r0, asr r3 │ │ │ │ + ldrheq r5, [lr], #-124 @ 0xffffff84 │ │ │ │ + rsbeq r1, r2, r8, asr #5 │ │ │ │ + subseq r3, ip, r2, lsr #6 │ │ │ │ + subseq r5, lr, ip, lsl #15 │ │ │ │ + subseq r3, ip, r8, lsl #6 │ │ │ │ + subseq r5, lr, r2, ror r7 │ │ │ │ + subseq r3, ip, lr, ror #5 │ │ │ │ + subseq r5, lr, r8, asr r7 │ │ │ │ + ldrsbeq r3, [ip], #-36 @ 0xffffffdc │ │ │ │ + subseq r5, lr, r2, lsr #14 │ │ │ │ + subseq r5, lr, r6, lsl r7 │ │ │ │ + rsbeq r1, r2, r2, lsr #4 │ │ │ │ + subseq r3, ip, ip, ror r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ blpl fe369510 │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ strmi r4, [r3], r4, lsl #23 │ │ │ │ @@ -549323,27 +549323,27 @@ │ │ │ │ @ instruction: 0xf8dbb330 │ │ │ │ strtmi r7, [r2], -r0, lsr #32 │ │ │ │ andsmi pc, ip, fp, asr #17 │ │ │ │ svclt 0x0000e5b7 │ │ │ │ rsbeq r3, r7, r0, ror #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq r3, [r7], #-44 @ 0xffffffd4 @ │ │ │ │ - subseq r5, lr, ip, lsr #32 │ │ │ │ - subseq r2, ip, r6, lsr #23 │ │ │ │ - subseq r5, lr, r0, lsl r0 │ │ │ │ - subseq r2, ip, sl, lsl #23 │ │ │ │ - subseq r4, lr, r8, asr #31 │ │ │ │ - subseq r2, ip, r0, asr #22 │ │ │ │ - subseq r4, lr, sl, lsr #31 │ │ │ │ - subseq r2, ip, r2, lsr #22 │ │ │ │ - subseq r4, lr, r8, lsl #26 │ │ │ │ - subseq r2, ip, r4, lsl #17 │ │ │ │ - subseq r4, lr, ip, ror #25 │ │ │ │ - subseq r2, ip, r6, ror #16 │ │ │ │ - subseq r4, lr, sl, asr #20 │ │ │ │ + subseq r5, lr, r4, lsr r0 │ │ │ │ + subseq r2, ip, lr, lsr #23 │ │ │ │ + subseq r5, lr, r8, lsl r0 │ │ │ │ + @ instruction: 0x005c2b92 │ │ │ │ + ldrsbeq r4, [lr], #-240 @ 0xffffff10 │ │ │ │ + subseq r2, ip, r8, asr #22 │ │ │ │ + ldrheq r4, [lr], #-242 @ 0xffffff0e │ │ │ │ + subseq r2, ip, sl, lsr #22 │ │ │ │ + subseq r4, lr, r0, lsl sp │ │ │ │ + subseq r2, ip, ip, lsl #17 │ │ │ │ + ldrsheq r4, [lr], #-196 @ 0xffffff3c │ │ │ │ + subseq r2, ip, lr, ror #16 │ │ │ │ + subseq r4, lr, r2, asr sl │ │ │ │ ldclmi 8, cr15, [r4], #892 @ 0x37c │ │ │ │ ldrbtmi r4, [ip], #-1593 @ 0xfffff9c7 │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ @ instruction: 0xf84af5ec │ │ │ │ stcleq 8, cr15, [r8], #892 @ 0x37c │ │ │ │ @ instruction: 0xf5ec4478 │ │ │ │ @ instruction: 0xf104f905 │ │ │ │ @@ -550132,15 +550132,15 @@ │ │ │ │ @ instruction: 0xf8cb4607 │ │ │ │ @ instruction: 0xb1200018 │ │ │ │ @ instruction: 0x4014f8db │ │ │ │ andshi pc, r0, fp, asr #17 │ │ │ │ stclmi 5, cr14, [ip], #-76 @ 0xffffffb4 │ │ │ │ ldrbtmi r4, [ip], #-1585 @ 0xfffff9cf │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ - blx 86a178 │ │ │ │ + blx 86a178 │ │ │ │ ldrbtmi r4, [r8], #-2153 @ 0xfffff797 │ │ │ │ blx ff76a180 │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ mvnspl pc, r1, asr #4 │ │ │ │ blx 5ea18c │ │ │ │ @ instruction: 0xf04f4865 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @@ -550166,91 +550166,91 @@ │ │ │ │ blx 234aaa │ │ │ │ eorsvs pc, r1, r2, lsl #4 │ │ │ │ ldmpl sl!, {r1, r2, r3, r4, r5, r7, fp, ip} │ │ │ │ ble 37244 │ │ │ │ ldmdbvs r0, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7fe6091 │ │ │ │ svclt 0x0000bc2e │ │ │ │ - ldrsheq r4, [lr], #-146 @ 0xffffff6e │ │ │ │ - strdeq r0, [r2], #-76 @ 0xffffffb4 @ │ │ │ │ - subseq r2, ip, r2, asr r5 │ │ │ │ - ldrheq r4, [lr], #-156 @ 0xffffff64 │ │ │ │ - subseq r2, ip, r4, lsr r5 │ │ │ │ - subseq r4, lr, lr, ror #18 │ │ │ │ - subseq r2, ip, r6, ror #9 │ │ │ │ - subseq r4, lr, r4, lsr #18 │ │ │ │ - subseq r4, lr, r0, lsl r9 │ │ │ │ - rsbeq r0, r2, sl, lsl r4 │ │ │ │ - subseq r2, ip, r0, ror r4 │ │ │ │ - ldrsbeq r4, [lr], #-138 @ 0xffffff76 │ │ │ │ - subseq r2, ip, r2, asr r4 │ │ │ │ - @ instruction: 0x005e489c │ │ │ │ - subseq r4, lr, r6, lsl #17 │ │ │ │ - mlseq r2, r0, r3, r0 │ │ │ │ - subseq r2, ip, r6, ror #7 │ │ │ │ - subseq r4, lr, r2, lsr r8 │ │ │ │ - subseq r4, lr, r2, lsr #16 │ │ │ │ - rsbeq r0, r2, ip, lsr #6 │ │ │ │ - subseq r2, ip, r2, lsl #7 │ │ │ │ - subseq r4, lr, r4, ror r6 │ │ │ │ - subseq r2, ip, ip, ror #3 │ │ │ │ - subseq r4, lr, r6, asr r6 │ │ │ │ - subseq r2, ip, lr, asr #3 │ │ │ │ - ldrsbeq r4, [lr], #-68 @ 0xffffffbc │ │ │ │ - @ instruction: 0x005e449e │ │ │ │ - subseq r4, lr, r0, asr r4 │ │ │ │ - subseq r4, lr, sl, lsr r4 │ │ │ │ - rsbeq pc, r1, r4, asr #30 │ │ │ │ - @ instruction: 0x005c1f9c │ │ │ │ - ldrsbeq r4, [lr], #-56 @ 0xffffffc8 │ │ │ │ - subseq r1, ip, r0, asr pc │ │ │ │ - subseq r4, lr, sl, lsl #7 │ │ │ │ - subseq r1, ip, r4, lsl #30 │ │ │ │ - ldrsheq r4, [lr], #-42 @ 0xffffffd6 │ │ │ │ - subseq r1, ip, r4, ror lr │ │ │ │ - ldrsbeq r4, [lr], #-42 @ 0xffffffd6 │ │ │ │ - subseq r1, ip, ip, asr lr │ │ │ │ - subseq r4, lr, r6, lsl #5 │ │ │ │ - subseq r4, lr, ip, ror #4 │ │ │ │ - rsbeq pc, r1, r6, ror sp @ │ │ │ │ - subseq r1, ip, lr, asr #27 │ │ │ │ - subseq r4, lr, r6, lsr r2 │ │ │ │ - rsbeq pc, r1, r0, asr #26 │ │ │ │ - @ instruction: 0x005c1d96 │ │ │ │ - subseq r4, lr, sl, lsr #3 │ │ │ │ - subseq r1, ip, r2, lsr #26 │ │ │ │ - subseq r4, lr, ip, ror #2 │ │ │ │ - subseq r4, lr, lr, asr #2 │ │ │ │ - rsbeq pc, r1, r8, asr ip @ │ │ │ │ - subseq r1, ip, lr, lsr #25 │ │ │ │ - subseq r4, lr, r8, lsl r1 │ │ │ │ - rsbeq pc, r1, r2, lsr #24 │ │ │ │ - subseq r1, ip, sl, ror ip │ │ │ │ - subseq r4, lr, lr, asr #1 │ │ │ │ - subseq r1, ip, r8, asr #24 │ │ │ │ - @ instruction: 0x005e4092 │ │ │ │ - subseq r4, lr, sl, ror r0 │ │ │ │ - rsbeq pc, r1, r4, lsl #23 │ │ │ │ - ldrsbeq r1, [ip], #-188 @ 0xffffff44 │ │ │ │ - subseq r3, lr, ip, ror pc │ │ │ │ - ldrsheq r1, [ip], #-168 @ 0xffffff58 │ │ │ │ - subseq r3, lr, r2, ror #29 │ │ │ │ - subseq r3, lr, sl, asr #29 │ │ │ │ - ldrdeq pc, [r1], #-150 @ 0xffffff6a @ │ │ │ │ - subseq r1, ip, lr, lsr #20 │ │ │ │ - subseq r3, lr, sl, ror lr │ │ │ │ - ldrsheq r1, [ip], #-148 @ 0xffffff6c │ │ │ │ - ldrsbeq r3, [lr], #-218 @ 0xffffff26 │ │ │ │ - subseq r1, ip, r6, asr r9 │ │ │ │ - subseq r3, lr, r0, lsr #27 │ │ │ │ - subseq r3, lr, lr, lsl #27 │ │ │ │ - mlseq r1, sl, r8, pc @ │ │ │ │ - ldrsheq r1, [ip], #-130 @ 0xffffff7e │ │ │ │ - subseq r3, lr, ip, asr sp │ │ │ │ - ldrsbeq r1, [ip], #-136 @ 0xffffff78 │ │ │ │ + ldrsheq r4, [lr], #-154 @ 0xffffff66 │ │ │ │ + rsbeq r0, r2, r4, lsl #10 │ │ │ │ + subseq r2, ip, sl, asr r5 │ │ │ │ + subseq r4, lr, r4, asr #19 │ │ │ │ + subseq r2, ip, ip, lsr r5 │ │ │ │ + subseq r4, lr, r6, ror r9 │ │ │ │ + subseq r2, ip, lr, ror #9 │ │ │ │ + subseq r4, lr, ip, lsr #18 │ │ │ │ + subseq r4, lr, r8, lsl r9 │ │ │ │ + rsbeq r0, r2, r2, lsr #8 │ │ │ │ + subseq r2, ip, r8, ror r4 │ │ │ │ + subseq r4, lr, r2, ror #17 │ │ │ │ + subseq r2, ip, sl, asr r4 │ │ │ │ + subseq r4, lr, r4, lsr #17 │ │ │ │ + subseq r4, lr, lr, lsl #17 │ │ │ │ + mlseq r2, r8, r3, r0 │ │ │ │ + subseq r2, ip, lr, ror #7 │ │ │ │ + subseq r4, lr, sl, lsr r8 │ │ │ │ + subseq r4, lr, sl, lsr #16 │ │ │ │ + rsbeq r0, r2, r4, lsr r3 │ │ │ │ + subseq r2, ip, sl, lsl #7 │ │ │ │ + subseq r4, lr, ip, ror r6 │ │ │ │ + ldrsheq r2, [ip], #-20 @ 0xffffffec │ │ │ │ + subseq r4, lr, lr, asr r6 │ │ │ │ + ldrsbeq r2, [ip], #-22 @ 0xffffffea │ │ │ │ + ldrsbeq r4, [lr], #-76 @ 0xffffffb4 │ │ │ │ + subseq r4, lr, r6, lsr #9 │ │ │ │ + subseq r4, lr, r8, asr r4 │ │ │ │ + subseq r4, lr, r2, asr #8 │ │ │ │ + rsbeq pc, r1, ip, asr #30 │ │ │ │ + subseq r1, ip, r4, lsr #31 │ │ │ │ + subseq r4, lr, r0, ror #7 │ │ │ │ + subseq r1, ip, r8, asr pc │ │ │ │ + @ instruction: 0x005e4392 │ │ │ │ + subseq r1, ip, ip, lsl #30 │ │ │ │ + subseq r4, lr, r2, lsl #6 │ │ │ │ + subseq r1, ip, ip, ror lr │ │ │ │ + subseq r4, lr, r2, ror #5 │ │ │ │ + subseq r1, ip, r4, ror #28 │ │ │ │ + subseq r4, lr, lr, lsl #5 │ │ │ │ + subseq r4, lr, r4, ror r2 │ │ │ │ + rsbeq pc, r1, lr, ror sp @ │ │ │ │ + ldrsbeq r1, [ip], #-214 @ 0xffffff2a │ │ │ │ + subseq r4, lr, lr, lsr r2 │ │ │ │ + rsbeq pc, r1, r8, asr #26 │ │ │ │ + @ instruction: 0x005c1d9e │ │ │ │ + ldrheq r4, [lr], #-18 @ 0xffffffee │ │ │ │ + subseq r1, ip, sl, lsr #26 │ │ │ │ + subseq r4, lr, r4, ror r1 │ │ │ │ + subseq r4, lr, r6, asr r1 │ │ │ │ + rsbeq pc, r1, r0, ror #24 │ │ │ │ + ldrheq r1, [ip], #-198 @ 0xffffff3a │ │ │ │ + subseq r4, lr, r0, lsr #2 │ │ │ │ + rsbeq pc, r1, sl, lsr #24 │ │ │ │ + subseq r1, ip, r2, lsl #25 │ │ │ │ + ldrsbeq r4, [lr], #-6 │ │ │ │ + subseq r1, ip, r0, asr ip │ │ │ │ + @ instruction: 0x005e409a │ │ │ │ + subseq r4, lr, r2, lsl #1 │ │ │ │ + rsbeq pc, r1, ip, lsl #23 │ │ │ │ + subseq r1, ip, r4, ror #23 │ │ │ │ + subseq r3, lr, r4, lsl #31 │ │ │ │ + subseq r1, ip, r0, lsl #22 │ │ │ │ + subseq r3, lr, sl, ror #29 │ │ │ │ + ldrsbeq r3, [lr], #-226 @ 0xffffff1e │ │ │ │ + ldrdeq pc, [r1], #-158 @ 0xffffff62 @ │ │ │ │ + subseq r1, ip, r6, lsr sl │ │ │ │ + subseq r3, lr, r2, lsl #29 │ │ │ │ + ldrsheq r1, [ip], #-156 @ 0xffffff64 │ │ │ │ + subseq r3, lr, r2, ror #27 │ │ │ │ + subseq r1, ip, lr, asr r9 │ │ │ │ + subseq r3, lr, r8, lsr #27 │ │ │ │ + @ instruction: 0x005e3d96 │ │ │ │ + rsbeq pc, r1, r2, lsr #17 │ │ │ │ + ldrsheq r1, [ip], #-138 @ 0xffffff76 │ │ │ │ + subseq r3, lr, r4, ror #26 │ │ │ │ + subseq r1, ip, r0, ror #17 │ │ │ │ @ instruction: 0xf44f4b89 │ │ │ │ strls r6, [r2], #-1237 @ 0xfffffb2b │ │ │ │ strbeq lr, [sl], -pc, asr #20 │ │ │ │ movwls r4, #5243 @ 0x147b │ │ │ │ movwls r2, #796 @ 0x31c │ │ │ │ @ instruction: 0x46524639 │ │ │ │ ldrsbteq pc, [r8], -fp @ │ │ │ │ @@ -550381,34 +550381,34 @@ │ │ │ │ bllt 1d2ad90 │ │ │ │ bls 587a44 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ andls pc, r0, r2, asr #17 │ │ │ │ tstvs r3, fp, asr r9 │ │ │ │ stclt 7, cr15, [r7], #1016 @ 0x3f8 │ │ │ │ ldcl 5, cr15, [r6, #-912]! @ 0xfffffc70 │ │ │ │ - subseq r3, lr, r8, lsr #23 │ │ │ │ - @ instruction: 0x005e3b92 │ │ │ │ - mlseq r1, lr, r6, pc @ │ │ │ │ - ldrsheq r1, [ip], #-102 @ 0xffffff9a │ │ │ │ - subseq r3, lr, r8, asr #22 │ │ │ │ - subseq r1, ip, r4, asr #13 │ │ │ │ - subseq r3, lr, lr, lsr #22 │ │ │ │ - subseq r1, ip, r8, lsr #13 │ │ │ │ - ldrsheq r3, [lr], #-166 @ 0xffffff5a │ │ │ │ - ldrsbeq r3, [lr], #-174 @ 0xffffff52 │ │ │ │ - rsbeq pc, r1, sl, ror #11 │ │ │ │ - subseq r1, ip, r2, asr #12 │ │ │ │ - subseq r3, lr, lr, asr sl │ │ │ │ - subseq r3, lr, r8, asr #20 │ │ │ │ - rsbeq pc, r1, r4, asr r5 @ │ │ │ │ - subseq r1, ip, ip, lsr #11 │ │ │ │ - subseq r3, lr, r0, lsl #20 │ │ │ │ - subseq r1, ip, ip, ror r5 │ │ │ │ - ldrsbeq r3, [lr], #-146 @ 0xffffff6e │ │ │ │ - subseq r1, ip, lr, asr #10 │ │ │ │ + ldrheq r3, [lr], #-176 @ 0xffffff50 │ │ │ │ + @ instruction: 0x005e3b9a │ │ │ │ + rsbeq pc, r1, r6, lsr #13 │ │ │ │ + ldrsheq r1, [ip], #-110 @ 0xffffff92 │ │ │ │ + subseq r3, lr, r0, asr fp │ │ │ │ + subseq r1, ip, ip, asr #13 │ │ │ │ + subseq r3, lr, r6, lsr fp │ │ │ │ + ldrheq r1, [ip], #-96 @ 0xffffffa0 │ │ │ │ + ldrsheq r3, [lr], #-174 @ 0xffffff52 │ │ │ │ + subseq r3, lr, r6, ror #21 │ │ │ │ + strdeq pc, [r1], #-82 @ 0xffffffae @ │ │ │ │ + subseq r1, ip, sl, asr #12 │ │ │ │ + subseq r3, lr, r6, ror #20 │ │ │ │ + subseq r3, lr, r0, asr sl │ │ │ │ + rsbeq pc, r1, ip, asr r5 @ │ │ │ │ + ldrheq r1, [ip], #-84 @ 0xffffffac │ │ │ │ + subseq r3, lr, r8, lsl #20 │ │ │ │ + subseq r1, ip, r4, lsl #11 │ │ │ │ + ldrsbeq r3, [lr], #-154 @ 0xffffff66 │ │ │ │ + subseq r1, ip, r6, asr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ blpl 1d6b18c │ │ │ │ @ instruction: 0xf8dfb0a1 │ │ │ │ @ instruction: 0xf04f4b6c │ │ │ │ @@ -551139,40 +551139,40 @@ │ │ │ │ rsbsvs r4, r8, #1048576 @ 0x100000 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ ldrtmi r9, [r2], -r9, lsl #22 │ │ │ │ bicsvs r6, lr, sp, lsl sl │ │ │ │ bllt ffc2b978 │ │ │ │ rsbeq r1, r7, r2, ror #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r3, lr, ip, ror r6 │ │ │ │ - ldrsheq r1, [ip], #-22 @ 0xffffffea │ │ │ │ - subseq r3, lr, r0, ror #12 │ │ │ │ - ldrsbeq r1, [ip], #-24 @ 0xffffffe8 │ │ │ │ + subseq r3, lr, r4, lsl #13 │ │ │ │ + ldrsheq r1, [ip], #-30 @ 0xffffffe2 │ │ │ │ + subseq r3, lr, r8, ror #12 │ │ │ │ + subseq r1, ip, r0, ror #3 │ │ │ │ rsbeq r1, r7, r4, ror #17 │ │ │ │ - subseq r3, lr, r0, lsr #4 │ │ │ │ - subseq r3, lr, r4, lsl #4 │ │ │ │ - subseq r0, ip, r6, lsl #27 │ │ │ │ - rsbeq lr, r1, ip, lsl #26 │ │ │ │ - subseq r2, lr, r6, ror pc │ │ │ │ - subseq r2, lr, r2, asr #30 │ │ │ │ - ldrsheq r2, [lr], #-234 @ 0xffffff16 │ │ │ │ - ldrsbeq r2, [lr], #-236 @ 0xffffff14 │ │ │ │ - rsbeq lr, r1, r8, ror #19 │ │ │ │ - subseq r0, ip, r2, asr #20 │ │ │ │ - subseq r2, lr, lr, lsr #29 │ │ │ │ - subseq r0, ip, r8, lsr #20 │ │ │ │ - @ instruction: 0x005e2e94 │ │ │ │ - subseq r0, ip, lr, lsl #20 │ │ │ │ - subseq r2, lr, r8, ror lr │ │ │ │ - ldrsheq r0, [ip], #-148 @ 0xffffff6c │ │ │ │ - subseq r2, lr, r4, asr #28 │ │ │ │ - subseq r2, lr, r2, lsr lr │ │ │ │ - rsbeq lr, r1, lr, lsr r9 │ │ │ │ - @ instruction: 0x005c0996 │ │ │ │ - subseq r2, lr, r0, ror #27 │ │ │ │ + subseq r3, lr, r8, lsr #4 │ │ │ │ + subseq r3, lr, ip, lsl #4 │ │ │ │ + subseq r0, ip, lr, lsl #27 │ │ │ │ + rsbeq lr, r1, r4, lsl sp │ │ │ │ + subseq r2, lr, lr, ror pc │ │ │ │ + subseq r2, lr, sl, asr #30 │ │ │ │ + subseq r2, lr, r2, lsl #30 │ │ │ │ + subseq r2, lr, r4, ror #29 │ │ │ │ + strdeq lr, [r1], #-144 @ 0xffffff70 @ │ │ │ │ + subseq r0, ip, sl, asr #20 │ │ │ │ + ldrheq r2, [lr], #-230 @ 0xffffff1a │ │ │ │ + subseq r0, ip, r0, lsr sl │ │ │ │ + @ instruction: 0x005e2e9c │ │ │ │ + subseq r0, ip, r6, lsl sl │ │ │ │ + subseq r2, lr, r0, lsl #29 │ │ │ │ + ldrsheq r0, [ip], #-156 @ 0xffffff64 │ │ │ │ + subseq r2, lr, ip, asr #28 │ │ │ │ + subseq r2, lr, sl, lsr lr │ │ │ │ + rsbeq lr, r1, r6, asr #18 │ │ │ │ + @ instruction: 0x005c099e │ │ │ │ + subseq r2, lr, r8, ror #27 │ │ │ │ @ instruction: 0xf8df4629 │ │ │ │ ldrbtmi r5, [sp], #-1448 @ 0xfffffa58 │ │ │ │ andeq pc, ip, r5, lsl #2 │ │ │ │ blx 26b1a4 │ │ │ │ ldreq pc, [ip, #2271] @ 0x8df │ │ │ │ @ instruction: 0xf5ea4478 │ │ │ │ @ instruction: 0xf105fabb │ │ │ │ @@ -551528,37 +551528,37 @@ │ │ │ │ andsmi fp, sl, #798720 @ 0xc3000 │ │ │ │ bge ff26b080 │ │ │ │ ldmib sp, {r0, r1, r3, r8, fp, ip, pc}^ │ │ │ │ stmib r1, {r0, r2, r3, r4, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ @ instruction: 0xf5e3bab9 │ │ │ │ svclt 0x0000ec82 │ │ │ │ - subseq r2, lr, lr, asr sp │ │ │ │ - rsbeq lr, r1, r8, ror #16 │ │ │ │ - subseq r0, ip, r0, asr #17 │ │ │ │ - subseq r2, lr, r0, ror #24 │ │ │ │ - rsbeq lr, r1, sl, ror #14 │ │ │ │ - subseq r0, ip, r2, asr #15 │ │ │ │ - ldrsbeq r2, [lr], #-184 @ 0xffffff48 │ │ │ │ - subseq r0, ip, r2, asr r7 │ │ │ │ - @ instruction: 0x005e2b9e │ │ │ │ - @ instruction: 0x005e2b92 │ │ │ │ - mlseq r1, lr, r6, lr │ │ │ │ - ldrsheq r0, [ip], #-104 @ 0xffffff98 │ │ │ │ - subseq r2, lr, r6, asr #22 │ │ │ │ - subseq r2, lr, r8, lsr fp │ │ │ │ - rsbeq lr, r1, r4, asr #12 │ │ │ │ - @ instruction: 0x005c069e │ │ │ │ - subseq r2, lr, r4, ror #21 │ │ │ │ - strdeq lr, [r1], #-80 @ 0xffffffb0 @ │ │ │ │ - subseq r0, ip, sl, asr #12 │ │ │ │ - subseq r2, lr, sl, ror #16 │ │ │ │ - subseq r2, lr, sl, asr r8 │ │ │ │ - rsbeq lr, r1, r6, ror #6 │ │ │ │ - subseq r0, ip, r0, asr #7 │ │ │ │ + subseq r2, lr, r6, ror #26 │ │ │ │ + rsbeq lr, r1, r0, ror r8 │ │ │ │ + subseq r0, ip, r8, asr #17 │ │ │ │ + subseq r2, lr, r8, ror #24 │ │ │ │ + rsbeq lr, r1, r2, ror r7 │ │ │ │ + subseq r0, ip, sl, asr #15 │ │ │ │ + subseq r2, lr, r0, ror #23 │ │ │ │ + subseq r0, ip, sl, asr r7 │ │ │ │ + subseq r2, lr, r6, lsr #23 │ │ │ │ + @ instruction: 0x005e2b9a │ │ │ │ + rsbeq lr, r1, r6, lsr #13 │ │ │ │ + subseq r0, ip, r0, lsl #14 │ │ │ │ + subseq r2, lr, lr, asr #22 │ │ │ │ + subseq r2, lr, r0, asr #22 │ │ │ │ + rsbeq lr, r1, ip, asr #12 │ │ │ │ + subseq r0, ip, r6, lsr #13 │ │ │ │ + subseq r2, lr, ip, ror #21 │ │ │ │ + strdeq lr, [r1], #-88 @ 0xffffffa8 @ │ │ │ │ + subseq r0, ip, r2, asr r6 │ │ │ │ + subseq r2, lr, r2, ror r8 │ │ │ │ + subseq r2, lr, r2, ror #16 │ │ │ │ + rsbeq lr, r1, lr, ror #6 │ │ │ │ + subseq r0, ip, r8, asr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf8df460e │ │ │ │ ldrmi r1, [r4], -ip, lsl #24 │ │ │ │ stccs 8, cr15, [r8], {223} @ 0xdf │ │ │ │ @@ -552163,15 +552163,15 @@ │ │ │ │ bvs 1279188 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldrmi r8, [r2, #398] @ 0x18e │ │ │ │ ldrhi pc, [sl], #0 │ │ │ │ stmdals r4, {r2, r3, sl, sp} │ │ │ │ ldrsbthi pc, [r4], -r6 @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - bleq 86aac4 │ │ │ │ + bleq 86aac4 │ │ │ │ vqrdmulh.s d15, d10, d4 │ │ │ │ ldrdls pc, [r8], -r0 │ │ │ │ strmi r5, [fp], #-202 @ 0xffffff36 │ │ │ │ andcs r6, r0, #90 @ 0x5a │ │ │ │ @ instruction: 0xf10a609a │ │ │ │ bvs daf5a4 │ │ │ │ strbmi r6, [r8], -r3, lsl #4 │ │ │ │ @@ -552330,34 +552330,34 @@ │ │ │ │ @ instruction: 0xf5e94628 │ │ │ │ @ instruction: 0xf04ff9b9 │ │ │ │ @ instruction: 0xf7ff33ff │ │ │ │ svclt 0x0000bad2 │ │ │ │ rsbeq r0, r7, ip, ror #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r0, r7, lr, lsr r8 │ │ │ │ - subseq r2, lr, sl, lsr r2 │ │ │ │ - ldrheq pc, [fp], #-212 @ 0xffffff2c @ │ │ │ │ - subseq r2, lr, sl, lsl r2 │ │ │ │ - @ instruction: 0x005bfd94 │ │ │ │ - subseq r2, lr, r0, lsr r0 │ │ │ │ - subseq pc, fp, r8, lsr #23 │ │ │ │ - ldrsheq r1, [lr], #-240 @ 0xffffff10 │ │ │ │ - subseq pc, fp, sl, ror #22 │ │ │ │ - ldrsbeq r1, [lr], #-244 @ 0xffffff0c │ │ │ │ - subseq pc, fp, ip, asr #22 │ │ │ │ - subseq r1, lr, r4, lsr lr │ │ │ │ - subseq r1, lr, ip, lsl lr │ │ │ │ - rsbeq sp, r1, r8, lsr #18 │ │ │ │ - subseq pc, fp, r0, lsl #19 │ │ │ │ - subseq r1, lr, ip, ror ip │ │ │ │ - ldrsheq pc, [fp], #-120 @ 0xffffff88 @ │ │ │ │ - subseq r1, lr, ip, lsl #23 │ │ │ │ - subseq pc, fp, r8, lsl #14 │ │ │ │ - subseq r1, lr, r2, ror fp │ │ │ │ - ldrsheq pc, [fp], #-100 @ 0xffffff9c @ │ │ │ │ + subseq r2, lr, r2, asr #4 │ │ │ │ + ldrheq pc, [fp], #-220 @ 0xffffff24 @ │ │ │ │ + subseq r2, lr, r2, lsr #4 │ │ │ │ + @ instruction: 0x005bfd9c │ │ │ │ + subseq r2, lr, r8, lsr r0 │ │ │ │ + ldrheq pc, [fp], #-176 @ 0xffffff50 @ │ │ │ │ + ldrsheq r1, [lr], #-248 @ 0xffffff08 │ │ │ │ + subseq pc, fp, r2, ror fp @ │ │ │ │ + ldrsbeq r1, [lr], #-252 @ 0xffffff04 │ │ │ │ + subseq pc, fp, r4, asr fp @ │ │ │ │ + subseq r1, lr, ip, lsr lr │ │ │ │ + subseq r1, lr, r4, lsr #28 │ │ │ │ + rsbeq sp, r1, r0, lsr r9 │ │ │ │ + subseq pc, fp, r8, lsl #19 │ │ │ │ + subseq r1, lr, r4, lsl #25 │ │ │ │ + subseq pc, fp, r0, lsl #16 │ │ │ │ + @ instruction: 0x005e1b94 │ │ │ │ + subseq pc, fp, r0, lsl r7 @ │ │ │ │ + subseq r1, lr, sl, ror fp │ │ │ │ + ldrsheq pc, [fp], #-108 @ 0xffffff94 @ │ │ │ │ stc2l 7, cr15, [r0, #-988] @ 0xfffffc24 │ │ │ │ blx feef5b84 │ │ │ │ blvs ceba88 │ │ │ │ bl feaf11ec │ │ │ │ blx ff0b148c │ │ │ │ b 162d6b0 │ │ │ │ @ instruction: 0xf7ff1a5a │ │ │ │ @@ -553131,82 +553131,82 @@ │ │ │ │ vadd.i8 q10, q1, q4 │ │ │ │ ldrbtmi r5, [r8], #-480 @ 0xfffffe20 │ │ │ │ @ instruction: 0xf5e8300c │ │ │ │ stmdami r6, {r0, r1, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5e84478 │ │ │ │ ldrbt pc, [ip], #-2925 @ 0xfffff493 @ │ │ │ │ - subseq r1, lr, lr, ror #17 │ │ │ │ - subseq r1, lr, r4, ror #13 │ │ │ │ - subseq r1, lr, lr, asr #13 │ │ │ │ - ldrdeq sp, [r1], #-24 @ 0xffffffe8 @ │ │ │ │ - subseq pc, fp, r0, lsr r2 @ │ │ │ │ - subseq r1, lr, r2, lsl #13 │ │ │ │ - ldrsheq pc, [fp], #-26 @ 0xffffffe6 @ │ │ │ │ - ldrsheq r1, [lr], #-84 @ 0xffffffac │ │ │ │ - subseq r1, lr, r0, ror #11 │ │ │ │ - rsbeq sp, r1, sl, ror #1 │ │ │ │ - subseq pc, fp, r0, asr #2 │ │ │ │ - subseq r1, lr, sl, lsr #11 │ │ │ │ - subseq pc, fp, r2, lsr #2 │ │ │ │ - subseq r1, lr, ip, lsl #11 │ │ │ │ - subseq pc, fp, r4, lsl #2 │ │ │ │ - subseq r1, lr, lr, ror #9 │ │ │ │ - subseq pc, fp, r6, rrx │ │ │ │ - ldrheq r1, [lr], #-74 @ 0xffffffb6 │ │ │ │ - subseq pc, fp, r4, lsr r0 @ │ │ │ │ - subseq r1, lr, r0, lsl #9 │ │ │ │ - subseq r1, lr, r4, ror #8 │ │ │ │ - rsbeq ip, r1, lr, ror #30 │ │ │ │ - subseq lr, fp, r4, asr #31 │ │ │ │ - ldrsbeq r1, [lr], #-54 @ 0xffffffca │ │ │ │ - ldrheq r1, [lr], #-56 @ 0xffffffc8 │ │ │ │ - rsbeq ip, r1, r2, asr #29 │ │ │ │ - subseq lr, fp, r8, lsl pc │ │ │ │ - subseq r1, lr, sl, asr #6 │ │ │ │ - subseq lr, fp, r4, asr #29 │ │ │ │ - subseq r1, lr, ip, lsr #5 │ │ │ │ - subseq lr, fp, r6, lsr #28 │ │ │ │ - subseq r1, lr, r4, ror r2 │ │ │ │ - subseq r1, lr, sl, lsl #4 │ │ │ │ - subseq lr, fp, r4, lsl #27 │ │ │ │ - ldrsbeq r1, [lr], #-16 │ │ │ │ - ldrheq r1, [lr], #-24 @ 0xffffffe8 │ │ │ │ - rsbeq ip, r1, r4, asr #25 │ │ │ │ - subseq lr, fp, lr, lsl sp │ │ │ │ - subseq r1, lr, r8, lsl #3 │ │ │ │ - mlseq r1, r4, ip, ip │ │ │ │ - subseq lr, fp, ip, ror #25 │ │ │ │ - subseq r1, lr, r6, lsr r1 │ │ │ │ - subseq r1, lr, r2, lsr #2 │ │ │ │ - rsbeq ip, r1, lr, lsr #24 │ │ │ │ - subseq lr, fp, r8, lsl #25 │ │ │ │ - ldrsbeq r1, [lr], #-8 │ │ │ │ - subseq lr, fp, r4, asr ip │ │ │ │ - @ instruction: 0x005e1096 │ │ │ │ - subseq r1, lr, r8, ror r0 │ │ │ │ - rsbeq ip, r1, r4, lsl #23 │ │ │ │ - ldrsbeq lr, [fp], #-188 @ 0xffffff44 │ │ │ │ - subseq r1, lr, r8 │ │ │ │ - subseq lr, fp, r4, lsl #23 │ │ │ │ - subseq r0, lr, lr, asr #31 │ │ │ │ - subseq r0, lr, r0, lsr #31 │ │ │ │ - subseq lr, fp, ip, lsl fp │ │ │ │ - subseq r0, lr, r6, lsl #31 │ │ │ │ - mlseq r1, r2, sl, ip │ │ │ │ - subseq lr, fp, sl, ror #21 │ │ │ │ - subseq r0, lr, r4, asr pc │ │ │ │ - rsbeq ip, r1, r0, ror #20 │ │ │ │ - ldrheq lr, [fp], #-168 @ 0xffffff58 │ │ │ │ - subseq r0, lr, r2, lsr #30 │ │ │ │ - @ instruction: 0x005bea9e │ │ │ │ - subseq r0, lr, r0, ror #29 │ │ │ │ - subseq lr, fp, sl, asr sl │ │ │ │ - subseq r0, lr, r2, asr #29 │ │ │ │ - subseq lr, fp, ip, lsr sl │ │ │ │ + ldrsheq r1, [lr], #-134 @ 0xffffff7a │ │ │ │ + subseq r1, lr, ip, ror #13 │ │ │ │ + ldrsbeq r1, [lr], #-102 @ 0xffffff9a │ │ │ │ + rsbeq sp, r1, r0, ror #3 │ │ │ │ + subseq pc, fp, r8, lsr r2 @ │ │ │ │ + subseq r1, lr, sl, lsl #13 │ │ │ │ + subseq pc, fp, r2, lsl #4 │ │ │ │ + ldrsheq r1, [lr], #-92 @ 0xffffffa4 │ │ │ │ + subseq r1, lr, r8, ror #11 │ │ │ │ + strdeq sp, [r1], #-2 @ │ │ │ │ + subseq pc, fp, r8, asr #2 │ │ │ │ + ldrheq r1, [lr], #-82 @ 0xffffffae │ │ │ │ + subseq pc, fp, sl, lsr #2 │ │ │ │ + @ instruction: 0x005e1594 │ │ │ │ + subseq pc, fp, ip, lsl #2 │ │ │ │ + ldrsheq r1, [lr], #-70 @ 0xffffffba │ │ │ │ + subseq pc, fp, lr, rrx │ │ │ │ + subseq r1, lr, r2, asr #9 │ │ │ │ + subseq pc, fp, ip, lsr r0 @ │ │ │ │ + subseq r1, lr, r8, lsl #9 │ │ │ │ + subseq r1, lr, ip, ror #8 │ │ │ │ + rsbeq ip, r1, r6, ror pc │ │ │ │ + subseq lr, fp, ip, asr #31 │ │ │ │ + ldrsbeq r1, [lr], #-62 @ 0xffffffc2 │ │ │ │ + subseq r1, lr, r0, asr #7 │ │ │ │ + rsbeq ip, r1, sl, asr #29 │ │ │ │ + subseq lr, fp, r0, lsr #30 │ │ │ │ + subseq r1, lr, r2, asr r3 │ │ │ │ + subseq lr, fp, ip, asr #29 │ │ │ │ + ldrheq r1, [lr], #-36 @ 0xffffffdc │ │ │ │ + subseq lr, fp, lr, lsr #28 │ │ │ │ + subseq r1, lr, ip, ror r2 │ │ │ │ + subseq r1, lr, r2, lsl r2 │ │ │ │ + subseq lr, fp, ip, lsl #27 │ │ │ │ + ldrsbeq r1, [lr], #-24 @ 0xffffffe8 │ │ │ │ + subseq r1, lr, r0, asr #3 │ │ │ │ + rsbeq ip, r1, ip, asr #25 │ │ │ │ + subseq lr, fp, r6, lsr #26 │ │ │ │ + @ instruction: 0x005e1190 │ │ │ │ + mlseq r1, ip, ip, ip │ │ │ │ + ldrsheq lr, [fp], #-196 @ 0xffffff3c │ │ │ │ + subseq r1, lr, lr, lsr r1 │ │ │ │ + subseq r1, lr, sl, lsr #2 │ │ │ │ + rsbeq ip, r1, r6, lsr ip │ │ │ │ + @ instruction: 0x005bec90 │ │ │ │ + subseq r1, lr, r0, ror #1 │ │ │ │ + subseq lr, fp, ip, asr ip │ │ │ │ + @ instruction: 0x005e109e │ │ │ │ + subseq r1, lr, r0, lsl #1 │ │ │ │ + rsbeq ip, r1, ip, lsl #23 │ │ │ │ + subseq lr, fp, r4, ror #23 │ │ │ │ + subseq r1, lr, r0, lsl r0 │ │ │ │ + subseq lr, fp, ip, lsl #23 │ │ │ │ + ldrsbeq r0, [lr], #-246 @ 0xffffff0a │ │ │ │ + subseq r0, lr, r8, lsr #31 │ │ │ │ + subseq lr, fp, r4, lsr #22 │ │ │ │ + subseq r0, lr, lr, lsl #31 │ │ │ │ + mlseq r1, sl, sl, ip │ │ │ │ + ldrsheq lr, [fp], #-162 @ 0xffffff5e │ │ │ │ + subseq r0, lr, ip, asr pc │ │ │ │ + rsbeq ip, r1, r8, ror #20 │ │ │ │ + subseq lr, fp, r0, asr #21 │ │ │ │ + subseq r0, lr, sl, lsr #30 │ │ │ │ + subseq lr, fp, r6, lsr #21 │ │ │ │ + subseq r0, lr, r8, ror #29 │ │ │ │ + subseq lr, fp, r2, ror #20 │ │ │ │ + subseq r0, lr, sl, asr #29 │ │ │ │ + subseq lr, fp, r4, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ andshi pc, r0, #14614528 @ 0xdf0000 │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrbtmi r4, [r8], #1682 @ 0x692 │ │ │ │ @@ -553336,33 +553336,33 @@ │ │ │ │ @ instruction: 0xf9def5e8 │ │ │ │ ldmdami r6, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf5e8300c │ │ │ │ ldmdami r4, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5e84478 │ │ │ │ sbfx pc, r3, #19, #8 │ │ │ │ - subseq r0, lr, sl, ror #26 │ │ │ │ - ldrsbeq r0, [lr], #-204 @ 0xffffff34 │ │ │ │ - subseq r0, lr, r6, ror #24 │ │ │ │ - subseq r0, lr, r8, lsr ip │ │ │ │ - rsbeq ip, r1, r6, asr #14 │ │ │ │ - subseq r0, lr, r2, lsr #24 │ │ │ │ - @ instruction: 0x005be79c │ │ │ │ - ldrsheq r0, [lr], #-190 @ 0xffffff42 │ │ │ │ - rsbeq ip, r1, ip, lsl #14 │ │ │ │ - subseq r0, lr, r6, ror #23 │ │ │ │ - strdeq ip, [r1], #-100 @ 0xffffff9c @ │ │ │ │ - subseq r0, lr, lr, asr #23 │ │ │ │ - ldrdeq ip, [r1], #-108 @ 0xffffff94 @ │ │ │ │ - ldrheq r0, [lr], #-184 @ 0xffffff48 │ │ │ │ - rsbeq ip, r1, r6, asr #13 │ │ │ │ - subseq r0, lr, r0, lsr #23 │ │ │ │ - rsbeq ip, r1, lr, lsr #13 │ │ │ │ - subseq r0, lr, sl, lsl #23 │ │ │ │ - mlseq r1, r8, r6, ip │ │ │ │ + subseq r0, lr, r2, ror sp │ │ │ │ + subseq r0, lr, r4, ror #25 │ │ │ │ + subseq r0, lr, lr, ror #24 │ │ │ │ + subseq r0, lr, r0, asr #24 │ │ │ │ + rsbeq ip, r1, lr, asr #14 │ │ │ │ + subseq r0, lr, sl, lsr #24 │ │ │ │ + subseq lr, fp, r4, lsr #15 │ │ │ │ + subseq r0, lr, r6, lsl #24 │ │ │ │ + rsbeq ip, r1, r4, lsl r7 │ │ │ │ + subseq r0, lr, lr, ror #23 │ │ │ │ + strdeq ip, [r1], #-108 @ 0xffffff94 @ │ │ │ │ + ldrsbeq r0, [lr], #-182 @ 0xffffff4a │ │ │ │ + rsbeq ip, r1, r4, ror #13 │ │ │ │ + subseq r0, lr, r0, asr #23 │ │ │ │ + rsbeq ip, r1, lr, asr #13 │ │ │ │ + subseq r0, lr, r8, lsr #23 │ │ │ │ + strhteq ip, [r1], #-102 @ 0xffffff9a │ │ │ │ + @ instruction: 0x005e0b92 │ │ │ │ + rsbeq ip, r1, r0, lsr #13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r7, lsl #16 │ │ │ │ ldmvs ip!, {r7, r9, sl, lr} │ │ │ │ blvs fe989d2c │ │ │ │ @@ -553647,17 +553647,17 @@ │ │ │ │ @ instruction: 0xf5e55450 │ │ │ │ @ instruction: 0x4633f855 │ │ │ │ strbmi r2, [r1], -ip, lsl #4 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf84ef5e5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - ldrsbeq r0, [lr], #-174 @ 0xffffff52 │ │ │ │ - subseq r0, lr, r4, ror #18 │ │ │ │ - subseq r0, lr, r4, lsr #14 │ │ │ │ + subseq r0, lr, r6, ror #21 │ │ │ │ + subseq r0, lr, ip, ror #18 │ │ │ │ + subseq r0, lr, ip, lsr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4693b09d │ │ │ │ blcs 1b6e454 │ │ │ │ @ instruction: 0xf8df461f │ │ │ │ @@ -554387,18 +554387,18 @@ │ │ │ │ movwcc r9, #6663 @ 0x1a07 │ │ │ │ andscc r9, r4, #603979776 @ 0x24000000 │ │ │ │ andls r4, r7, #805306376 @ 0x30000008 │ │ │ │ svcge 0x003af6ff │ │ │ │ svclt 0x0000e622 │ │ │ │ rsbeq lr, r6, ip, lsl r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x005e0590 │ │ │ │ + @ instruction: 0x005e0598 │ │ │ │ rsbeq lr, r6, ip, lsr r1 │ │ │ │ - subseq pc, sp, r2, asr #28 │ │ │ │ - subseq pc, sp, sl, ror #26 │ │ │ │ + subseq pc, sp, sl, asr #28 │ │ │ │ + subseq pc, sp, r2, ror sp @ │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8dd465e │ │ │ │ pkhbtmi ip, fp, r4 │ │ │ │ ldmvs r2, {r0, r1, r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf000455a │ │ │ │ @ instruction: 0x9605847e │ │ │ │ subseq pc, r0, #-2147483607 @ 0x80000029 │ │ │ │ @@ -555239,89 +555239,89 @@ │ │ │ │ tstpcs sl, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 116f11c │ │ │ │ ldrtmi r4, [r1], -sp, asr #16 │ │ │ │ @ instruction: 0xf5e64478 │ │ │ │ @ instruction: 0xe763faf7 │ │ │ │ svc 0x0082f5df │ │ │ │ - ldrheq pc, [sp], #-150 @ 0xffffff6a @ │ │ │ │ - subseq pc, sp, r8, ror r9 @ │ │ │ │ - ldrsbeq pc, [sp], #-132 @ 0xffffff7c @ │ │ │ │ - subseq pc, sp, r0, lsr r8 @ │ │ │ │ - subseq pc, sp, r0, lsl #16 │ │ │ │ - @ instruction: 0x005df596 │ │ │ │ - subseq pc, sp, r4, lsr r5 @ │ │ │ │ - subseq pc, sp, lr, ror #9 │ │ │ │ - ldrheq pc, [sp], #-58 @ 0xffffffc6 @ │ │ │ │ - subseq ip, fp, r2, lsr pc │ │ │ │ - subseq pc, sp, r8, asr r3 @ │ │ │ │ - subseq pc, sp, lr, lsl #5 │ │ │ │ - mlseq r1, sl, sp, sl │ │ │ │ - subseq pc, sp, r4, ror r2 @ │ │ │ │ - subseq ip, fp, ip, ror #27 │ │ │ │ - subseq pc, sp, r2, asr r2 @ │ │ │ │ - subseq ip, fp, ip, asr #27 │ │ │ │ - subseq pc, sp, r2, lsr r2 @ │ │ │ │ - rsbeq sl, r1, lr, lsr sp │ │ │ │ - subseq pc, sp, r8, lsl r2 @ │ │ │ │ - rsbeq sl, r1, r4, lsr #26 │ │ │ │ - ldrsheq pc, [sp], #-30 @ 0xffffffe2 @ │ │ │ │ - rsbeq sl, r1, sl, lsl #26 │ │ │ │ - ldrsbeq pc, [sp], #-28 @ 0xffffffe4 @ │ │ │ │ - rsbeq sl, r1, r8, ror #25 │ │ │ │ - subseq pc, sp, r2, asr #3 │ │ │ │ - subseq ip, fp, sl, lsr sp │ │ │ │ - @ instruction: 0x005df096 │ │ │ │ - subseq ip, fp, r2, lsl ip │ │ │ │ - subseq pc, sp, sl, ror r0 @ │ │ │ │ - ldrsheq ip, [fp], #-180 @ 0xffffff4c │ │ │ │ - subseq pc, sp, r0, rrx │ │ │ │ - ldrsbeq ip, [fp], #-188 @ 0xffffff44 │ │ │ │ - subseq pc, sp, r6, asr #32 │ │ │ │ - rsbeq sl, r1, r4, asr fp │ │ │ │ - subseq pc, sp, r0, lsr r0 @ │ │ │ │ - subseq ip, fp, sl, lsr #23 │ │ │ │ - subseq pc, sp, r4, lsl r0 @ │ │ │ │ - @ instruction: 0x005bcb90 │ │ │ │ - ldrsheq lr, [sp], #-242 @ 0xffffff0e │ │ │ │ - rsbeq sl, r1, r0, lsl #22 │ │ │ │ - ldrsbeq lr, [sp], #-252 @ 0xffffff04 │ │ │ │ - rsbeq sl, r1, r8, ror #21 │ │ │ │ - subseq ip, fp, r0, asr #22 │ │ │ │ - subseq lr, sp, sl, lsr #31 │ │ │ │ - subseq ip, fp, r6, lsr #22 │ │ │ │ - subseq lr, sp, sl, lsl #31 │ │ │ │ - mlseq r1, r6, sl, sl │ │ │ │ - subseq ip, fp, sl, ror #21 │ │ │ │ - subseq lr, sp, r4, asr pc │ │ │ │ - rsbeq sl, r1, r2, ror #20 │ │ │ │ - subseq lr, sp, lr, lsr pc │ │ │ │ - rsbeq sl, r1, ip, asr #20 │ │ │ │ - subseq lr, sp, sl, lsl #30 │ │ │ │ - subseq ip, fp, r6, lsl #21 │ │ │ │ - subseq lr, sp, r8, ror #29 │ │ │ │ - strdeq sl, [r1], #-150 @ 0xffffff6a @ │ │ │ │ - subseq lr, sp, sl, asr #29 │ │ │ │ - subseq ip, fp, r6, asr #20 │ │ │ │ - ldrheq lr, [sp], #-226 @ 0xffffff1e │ │ │ │ - rsbeq sl, r1, r0, asr #19 │ │ │ │ - @ instruction: 0x005dee9c │ │ │ │ - rsbeq sl, r1, sl, lsr #19 │ │ │ │ - subseq lr, sp, r6, lsl #29 │ │ │ │ - mlseq r1, r4, r9, sl │ │ │ │ - subseq lr, sp, r2, asr lr │ │ │ │ - subseq lr, sp, r2, asr #28 │ │ │ │ - rsbeq sl, r1, lr, asr #18 │ │ │ │ - subseq ip, fp, r6, lsr #19 │ │ │ │ - subseq lr, sp, r2, lsl lr │ │ │ │ - rsbeq sl, r1, r0, lsr #18 │ │ │ │ - ldrsheq lr, [sp], #-218 @ 0xffffff26 │ │ │ │ - subseq ip, fp, r6, ror r9 │ │ │ │ - ldrsbeq lr, [sp], #-212 @ 0xffffff2c │ │ │ │ - subseq ip, fp, r0, asr r9 │ │ │ │ + ldrheq pc, [sp], #-158 @ 0xffffff62 @ │ │ │ │ + subseq pc, sp, r0, lsl #19 │ │ │ │ + ldrsbeq pc, [sp], #-140 @ 0xffffff74 @ │ │ │ │ + subseq pc, sp, r8, lsr r8 @ │ │ │ │ + subseq pc, sp, r8, lsl #16 │ │ │ │ + @ instruction: 0x005df59e │ │ │ │ + subseq pc, sp, ip, lsr r5 @ │ │ │ │ + ldrsheq pc, [sp], #-70 @ 0xffffffba @ │ │ │ │ + subseq pc, sp, r2, asr #7 │ │ │ │ + subseq ip, fp, sl, lsr pc │ │ │ │ + subseq pc, sp, r0, ror #6 │ │ │ │ + @ instruction: 0x005df296 │ │ │ │ + rsbeq sl, r1, r2, lsr #27 │ │ │ │ + subseq pc, sp, ip, ror r2 @ │ │ │ │ + ldrsheq ip, [fp], #-212 @ 0xffffff2c │ │ │ │ + subseq pc, sp, sl, asr r2 @ │ │ │ │ + ldrsbeq ip, [fp], #-212 @ 0xffffff2c │ │ │ │ + subseq pc, sp, sl, lsr r2 @ │ │ │ │ + rsbeq sl, r1, r6, asr #26 │ │ │ │ + subseq pc, sp, r0, lsr #4 │ │ │ │ + rsbeq sl, r1, ip, lsr #26 │ │ │ │ + subseq pc, sp, r6, lsl #4 │ │ │ │ + rsbeq sl, r1, r2, lsl sp │ │ │ │ + subseq pc, sp, r4, ror #3 │ │ │ │ + strdeq sl, [r1], #-192 @ 0xffffff40 @ │ │ │ │ + subseq pc, sp, sl, asr #3 │ │ │ │ + subseq ip, fp, r2, asr #26 │ │ │ │ + @ instruction: 0x005df09e │ │ │ │ + subseq ip, fp, sl, lsl ip │ │ │ │ + subseq pc, sp, r2, lsl #1 │ │ │ │ + ldrsheq ip, [fp], #-188 @ 0xffffff44 │ │ │ │ + subseq pc, sp, r8, rrx │ │ │ │ + subseq ip, fp, r4, ror #23 │ │ │ │ + subseq pc, sp, lr, asr #32 │ │ │ │ + rsbeq sl, r1, ip, asr fp │ │ │ │ + subseq pc, sp, r8, lsr r0 @ │ │ │ │ + ldrheq ip, [fp], #-178 @ 0xffffff4e │ │ │ │ + subseq pc, sp, ip, lsl r0 @ │ │ │ │ + @ instruction: 0x005bcb98 │ │ │ │ + ldrsheq lr, [sp], #-250 @ 0xffffff06 │ │ │ │ + rsbeq sl, r1, r8, lsl #22 │ │ │ │ + subseq lr, sp, r4, ror #31 │ │ │ │ + strdeq sl, [r1], #-160 @ 0xffffff60 @ │ │ │ │ + subseq ip, fp, r8, asr #22 │ │ │ │ + ldrheq lr, [sp], #-242 @ 0xffffff0e │ │ │ │ + subseq ip, fp, lr, lsr #22 │ │ │ │ + @ instruction: 0x005def92 │ │ │ │ + mlseq r1, lr, sl, sl │ │ │ │ + ldrsheq ip, [fp], #-162 @ 0xffffff5e │ │ │ │ + subseq lr, sp, ip, asr pc │ │ │ │ + rsbeq sl, r1, sl, ror #20 │ │ │ │ + subseq lr, sp, r6, asr #30 │ │ │ │ + rsbeq sl, r1, r4, asr sl │ │ │ │ + subseq lr, sp, r2, lsl pc │ │ │ │ + subseq ip, fp, lr, lsl #21 │ │ │ │ + ldrsheq lr, [sp], #-224 @ 0xffffff20 │ │ │ │ + strdeq sl, [r1], #-158 @ 0xffffff62 @ │ │ │ │ + ldrsbeq lr, [sp], #-226 @ 0xffffff1e │ │ │ │ + subseq ip, fp, lr, asr #20 │ │ │ │ + ldrheq lr, [sp], #-234 @ 0xffffff16 │ │ │ │ + rsbeq sl, r1, r8, asr #19 │ │ │ │ + subseq lr, sp, r4, lsr #29 │ │ │ │ + strhteq sl, [r1], #-146 @ 0xffffff6e │ │ │ │ + subseq lr, sp, lr, lsl #29 │ │ │ │ + mlseq r1, ip, r9, sl │ │ │ │ + subseq lr, sp, sl, asr lr │ │ │ │ + subseq lr, sp, sl, asr #28 │ │ │ │ + rsbeq sl, r1, r6, asr r9 │ │ │ │ + subseq ip, fp, lr, lsr #19 │ │ │ │ + subseq lr, sp, sl, lsl lr │ │ │ │ + rsbeq sl, r1, r8, lsr #18 │ │ │ │ + subseq lr, sp, r2, lsl #28 │ │ │ │ + subseq ip, fp, lr, ror r9 │ │ │ │ + ldrsbeq lr, [sp], #-220 @ 0xffffff24 │ │ │ │ + subseq ip, fp, r8, asr r9 │ │ │ │ andls sl, r1, r6, lsl sl │ │ │ │ ldrbmi r9, [r3], -r3, lsl #4 │ │ │ │ ldrbmi sl, [r9], -pc, lsl #20 │ │ │ │ strtmi r9, [r8], -r2, lsl #4 │ │ │ │ @ instruction: 0xf8cd9a0e │ │ │ │ strls r9, [pc], -r0 │ │ │ │ @ instruction: 0xf7f59616 │ │ │ │ @@ -555355,16 +555355,16 @@ │ │ │ │ @ instruction: 0xf6414806 │ │ │ │ ldrbtmi r2, [r8], #-299 @ 0xfffffed5 │ │ │ │ @ instruction: 0xf5e6300c │ │ │ │ stmdami r4, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1585 @ 0xfffff9cf │ │ │ │ blx 5ef2f8 │ │ │ │ svclt 0x0000e67a │ │ │ │ - subseq lr, sp, r2, lsl #24 │ │ │ │ - subseq ip, fp, lr, ror r7 │ │ │ │ + subseq lr, sp, sl, lsl #24 │ │ │ │ + subseq ip, fp, r6, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4690b09d │ │ │ │ blcs ff96ff00 │ │ │ │ @ instruction: 0xf8df461c │ │ │ │ @@ -556124,16 +556124,16 @@ │ │ │ │ stmdavc sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d89706 │ │ │ │ blcs 23e798 │ │ │ │ strhi pc, [r4, #704]! @ 0x2c0 │ │ │ │ smmla r7, pc, r6, r4 @ │ │ │ │ rsbeq ip, r6, r0, ror lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq lr, sp, r2, ror #21 │ │ │ │ - subseq lr, sp, lr, lsl #8 │ │ │ │ + subseq lr, sp, sl, ror #21 │ │ │ │ + subseq lr, sp, r6, lsl r4 │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0xf8c82303 │ │ │ │ movwcs r3, #12 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ ldrdne pc, [ip], -fp │ │ │ │ @ instruction: 0xdd102900 │ │ │ │ @ instruction: 0xf8db2314 │ │ │ │ @@ -556890,40 +556890,40 @@ │ │ │ │ stccs 3, cr2, [r0, #-4] │ │ │ │ strbmi sp, [r3, #-236]! @ 0xffffff14 │ │ │ │ movwcs sp, #12522 @ 0x30ea │ │ │ │ @ instruction: 0xf7ff60e3 │ │ │ │ svclt 0x0000ba12 │ │ │ │ rsbeq ip, r6, r4, lsr r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq sp, sp, ip, ror #29 │ │ │ │ - @ instruction: 0x005dde94 │ │ │ │ - subseq sp, sp, r4, asr lr │ │ │ │ - subseq sp, sp, r2, lsl #28 │ │ │ │ - subseq sp, sp, r6, asr #27 │ │ │ │ - subseq sp, sp, r8, lsl #27 │ │ │ │ - ldrheq sp, [sp], #-176 @ 0xffffff50 │ │ │ │ - ldrsheq sp, [sp], #-174 @ 0xffffff52 │ │ │ │ - subseq sp, sp, r8, asr #19 │ │ │ │ - subseq sp, sp, r4, lsl #19 │ │ │ │ - subseq sp, sp, r6, asr #18 │ │ │ │ - subseq sp, sp, r8, lsl #18 │ │ │ │ - ldrsbeq sp, [sp], #-140 @ 0xffffff74 │ │ │ │ - subseq sp, sp, r6, lsr #16 │ │ │ │ - subseq sp, sp, lr, ror #15 │ │ │ │ - @ instruction: 0x005dd79c │ │ │ │ - subseq sp, sp, r6, asr #14 │ │ │ │ - ldrsheq sp, [sp], #-108 @ 0xffffff94 │ │ │ │ - @ instruction: 0x005dd69c │ │ │ │ - subseq sp, sp, lr, lsr #11 │ │ │ │ - subseq fp, fp, r8, lsr #2 │ │ │ │ - @ instruction: 0x005dd590 │ │ │ │ - subseq fp, fp, sl, lsl #2 │ │ │ │ - subseq sp, sp, r6, ror r5 │ │ │ │ - ldrsheq fp, [fp], #-2 │ │ │ │ - subseq sp, sp, r8, ror #8 │ │ │ │ + ldrsheq sp, [sp], #-228 @ 0xffffff1c │ │ │ │ + @ instruction: 0x005dde9c │ │ │ │ + subseq sp, sp, ip, asr lr │ │ │ │ + subseq sp, sp, sl, lsl #28 │ │ │ │ + subseq sp, sp, lr, asr #27 │ │ │ │ + @ instruction: 0x005ddd90 │ │ │ │ + ldrheq sp, [sp], #-184 @ 0xffffff48 │ │ │ │ + subseq sp, sp, r6, lsl #22 │ │ │ │ + ldrsbeq sp, [sp], #-144 @ 0xffffff70 │ │ │ │ + subseq sp, sp, ip, lsl #19 │ │ │ │ + subseq sp, sp, lr, asr #18 │ │ │ │ + subseq sp, sp, r0, lsl r9 │ │ │ │ + subseq sp, sp, r4, ror #17 │ │ │ │ + subseq sp, sp, lr, lsr #16 │ │ │ │ + ldrsheq sp, [sp], #-118 @ 0xffffff8a │ │ │ │ + subseq sp, sp, r4, lsr #15 │ │ │ │ + subseq sp, sp, lr, asr #14 │ │ │ │ + subseq sp, sp, r4, lsl #14 │ │ │ │ + subseq sp, sp, r4, lsr #13 │ │ │ │ + ldrheq sp, [sp], #-86 @ 0xffffffaa │ │ │ │ + subseq fp, fp, r0, lsr r1 │ │ │ │ + @ instruction: 0x005dd598 │ │ │ │ + subseq fp, fp, r2, lsl r1 │ │ │ │ + subseq sp, sp, lr, ror r5 │ │ │ │ + ldrsheq fp, [fp], #-10 │ │ │ │ + subseq sp, sp, r0, ror r4 │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ @ instruction: 0x46204651 │ │ │ │ ldrbcc pc, [pc, #79]! @ 233423 @ │ │ │ │ ldrpl lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ movwcs r6, #2138 @ 0x85a │ │ │ │ blge 698034 │ │ │ │ ldrls r9, [r4, #-1299] @ 0xfffffaed │ │ │ │ @@ -557327,97 +557327,97 @@ │ │ │ │ andeq pc, ip, r4, lsl #2 │ │ │ │ mvnsvc pc, r0, asr #4 │ │ │ │ @ instruction: 0xf9ecf5e4 │ │ │ │ @ instruction: 0xf04f4855 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx febf11c0 │ │ │ │ bllt ff2b1a30 │ │ │ │ - subseq sp, sp, r8, ror r2 │ │ │ │ - rsbeq r8, r1, r4, lsl #27 │ │ │ │ - subseq sp, sp, lr, asr r2 │ │ │ │ - ldrsbeq sl, [fp], #-214 @ 0xffffff2a │ │ │ │ - subseq sp, sp, ip, lsr r2 │ │ │ │ - ldrheq sl, [fp], #-214 @ 0xffffff2a │ │ │ │ - subseq sp, sp, lr, lsl r2 │ │ │ │ - rsbeq r8, r1, sl, lsr #26 │ │ │ │ - subseq sp, sp, r4, lsl #4 │ │ │ │ - subseq sl, fp, ip, ror sp │ │ │ │ - subseq sp, sp, r6, ror #3 │ │ │ │ - strdeq r8, [r1], #-194 @ 0xffffff3e @ │ │ │ │ - subseq sp, sp, ip, asr #3 │ │ │ │ - ldrdeq r8, [r1], #-200 @ 0xffffff38 @ │ │ │ │ - ldrheq sp, [sp], #-18 @ 0xffffffee │ │ │ │ - strhteq r8, [r1], #-206 @ 0xffffff32 │ │ │ │ - subseq sp, sp, r8, asr r1 │ │ │ │ - ldrsbeq sl, [fp], #-194 @ 0xffffff3e │ │ │ │ - subseq sp, sp, lr, lsl r1 │ │ │ │ - subseq sp, sp, sl, lsl #2 │ │ │ │ - rsbeq r8, r1, r6, lsl ip │ │ │ │ - ldrsheq sp, [sp], #-0 │ │ │ │ - subseq sl, fp, r8, ror #24 │ │ │ │ - subseq sp, sp, ip, asr #1 │ │ │ │ - ldrdeq r8, [r1], #-184 @ 0xffffff48 @ │ │ │ │ - ldrheq sp, [sp], #-2 │ │ │ │ - subseq sl, fp, ip, lsr #24 │ │ │ │ - @ instruction: 0x005dd098 │ │ │ │ - rsbeq r8, r1, r6, lsr #23 │ │ │ │ - subseq sp, sp, r2, lsl #1 │ │ │ │ - mlseq r1, r0, fp, r8 │ │ │ │ - subseq sp, sp, ip, rrx │ │ │ │ - rsbeq r8, r1, sl, ror fp │ │ │ │ - subseq sp, sp, r6, asr r0 │ │ │ │ - rsbeq r8, r1, r4, ror #22 │ │ │ │ - subseq sp, sp, r0, asr #32 │ │ │ │ - rsbeq r8, r1, lr, asr #22 │ │ │ │ - subseq sp, sp, sl, lsr #32 │ │ │ │ - rsbeq r8, r1, r6, lsr fp │ │ │ │ - subseq sl, fp, lr, lsl #23 │ │ │ │ - ldrsheq ip, [sp], #-250 @ 0xffffff06 │ │ │ │ - rsbeq r8, r1, r8, lsl #22 │ │ │ │ - subseq ip, sp, r2, ror #31 │ │ │ │ - subseq sl, fp, lr, asr fp │ │ │ │ - subseq ip, sp, r8, asr #31 │ │ │ │ - subseq sl, fp, r4, asr #22 │ │ │ │ - @ instruction: 0x005dcf92 │ │ │ │ - subseq sl, fp, lr, lsl #22 │ │ │ │ - ldrsheq ip, [sp], #-226 @ 0xffffff1e │ │ │ │ - subseq sl, fp, lr, ror #20 │ │ │ │ - ldrsbeq ip, [sp], #-234 @ 0xffffff16 │ │ │ │ - rsbeq r8, r1, r8, ror #19 │ │ │ │ - subseq ip, sp, r4, asr #29 │ │ │ │ - ldrdeq r8, [r1], #-146 @ 0xffffff6e @ │ │ │ │ - subseq ip, sp, lr, lsr #29 │ │ │ │ - strhteq r8, [r1], #-156 @ 0xffffff64 │ │ │ │ - @ instruction: 0x005dce98 │ │ │ │ - rsbeq r8, r1, r6, lsr #19 │ │ │ │ - subseq ip, sp, ip, ror lr │ │ │ │ - rsbeq r8, r1, r8, lsl #19 │ │ │ │ - subseq sl, fp, r0, ror #19 │ │ │ │ - subseq ip, sp, sl, asr #28 │ │ │ │ - rsbeq r8, r1, r8, asr r9 │ │ │ │ - subseq ip, sp, r4, lsr lr │ │ │ │ - rsbeq r8, r1, r2, asr #18 │ │ │ │ - subseq ip, sp, lr, lsl lr │ │ │ │ - rsbeq r8, r1, sl, lsr #18 │ │ │ │ - subseq sl, fp, r2, lsl #19 │ │ │ │ - subseq ip, sp, r8, ror #27 │ │ │ │ - subseq sl, fp, r4, ror #18 │ │ │ │ - subseq ip, sp, r0, asr #27 │ │ │ │ - subseq sl, fp, ip, lsr r9 │ │ │ │ - subseq ip, sp, r8, lsr #27 │ │ │ │ - strhteq r8, [r1], #-134 @ 0xffffff7a │ │ │ │ - @ instruction: 0x005dcd92 │ │ │ │ - rsbeq r8, r1, r0, lsr #17 │ │ │ │ - subseq ip, sp, sl, ror sp │ │ │ │ - ldrsheq sl, [fp], #-132 @ 0xffffff7c │ │ │ │ - subseq ip, sp, r0, ror #26 │ │ │ │ - rsbeq r8, r1, lr, ror #16 │ │ │ │ - subseq ip, sp, sl, asr #26 │ │ │ │ - rsbeq r8, r1, r6, asr r8 │ │ │ │ - subseq sl, fp, lr, lsr #17 │ │ │ │ + subseq sp, sp, r0, lsl #5 │ │ │ │ + rsbeq r8, r1, ip, lsl #27 │ │ │ │ + subseq sp, sp, r6, ror #4 │ │ │ │ + ldrsbeq sl, [fp], #-222 @ 0xffffff22 │ │ │ │ + subseq sp, sp, r4, asr #4 │ │ │ │ + ldrheq sl, [fp], #-222 @ 0xffffff22 │ │ │ │ + subseq sp, sp, r6, lsr #4 │ │ │ │ + rsbeq r8, r1, r2, lsr sp │ │ │ │ + subseq sp, sp, ip, lsl #4 │ │ │ │ + subseq sl, fp, r4, lsl #27 │ │ │ │ + subseq sp, sp, lr, ror #3 │ │ │ │ + strdeq r8, [r1], #-202 @ 0xffffff36 @ │ │ │ │ + ldrsbeq sp, [sp], #-20 @ 0xffffffec │ │ │ │ + rsbeq r8, r1, r0, ror #25 │ │ │ │ + ldrheq sp, [sp], #-26 @ 0xffffffe6 │ │ │ │ + rsbeq r8, r1, r6, asr #25 │ │ │ │ + subseq sp, sp, r0, ror #2 │ │ │ │ + ldrsbeq sl, [fp], #-202 @ 0xffffff36 │ │ │ │ + subseq sp, sp, r6, lsr #2 │ │ │ │ + subseq sp, sp, r2, lsl r1 │ │ │ │ + rsbeq r8, r1, lr, lsl ip │ │ │ │ + ldrsheq sp, [sp], #-8 │ │ │ │ + subseq sl, fp, r0, ror ip │ │ │ │ + ldrsbeq sp, [sp], #-4 │ │ │ │ + rsbeq r8, r1, r0, ror #23 │ │ │ │ + ldrheq sp, [sp], #-10 │ │ │ │ + subseq sl, fp, r4, lsr ip │ │ │ │ + subseq sp, sp, r0, lsr #1 │ │ │ │ + rsbeq r8, r1, lr, lsr #23 │ │ │ │ + subseq sp, sp, sl, lsl #1 │ │ │ │ + mlseq r1, r8, fp, r8 │ │ │ │ + subseq sp, sp, r4, ror r0 │ │ │ │ + rsbeq r8, r1, r2, lsl #23 │ │ │ │ + subseq sp, sp, lr, asr r0 │ │ │ │ + rsbeq r8, r1, ip, ror #22 │ │ │ │ + subseq sp, sp, r8, asr #32 │ │ │ │ + rsbeq r8, r1, r6, asr fp │ │ │ │ + subseq sp, sp, r2, lsr r0 │ │ │ │ + rsbeq r8, r1, lr, lsr fp │ │ │ │ + @ instruction: 0x005bab96 │ │ │ │ + subseq sp, sp, r2 │ │ │ │ + rsbeq r8, r1, r0, lsl fp │ │ │ │ + subseq ip, sp, sl, ror #31 │ │ │ │ + subseq sl, fp, r6, ror #22 │ │ │ │ + ldrsbeq ip, [sp], #-240 @ 0xffffff10 │ │ │ │ + subseq sl, fp, ip, asr #22 │ │ │ │ + @ instruction: 0x005dcf9a │ │ │ │ + subseq sl, fp, r6, lsl fp │ │ │ │ + ldrsheq ip, [sp], #-234 @ 0xffffff16 │ │ │ │ + subseq sl, fp, r6, ror sl │ │ │ │ + subseq ip, sp, r2, ror #29 │ │ │ │ + strdeq r8, [r1], #-144 @ 0xffffff70 @ │ │ │ │ + subseq ip, sp, ip, asr #29 │ │ │ │ + ldrdeq r8, [r1], #-154 @ 0xffffff66 @ │ │ │ │ + ldrheq ip, [sp], #-230 @ 0xffffff1a │ │ │ │ + rsbeq r8, r1, r4, asr #19 │ │ │ │ + subseq ip, sp, r0, lsr #29 │ │ │ │ + rsbeq r8, r1, lr, lsr #19 │ │ │ │ + subseq ip, sp, r4, lsl #29 │ │ │ │ + mlseq r1, r0, r9, r8 │ │ │ │ + subseq sl, fp, r8, ror #19 │ │ │ │ + subseq ip, sp, r2, asr lr │ │ │ │ + rsbeq r8, r1, r0, ror #18 │ │ │ │ + subseq ip, sp, ip, lsr lr │ │ │ │ + rsbeq r8, r1, sl, asr #18 │ │ │ │ + subseq ip, sp, r6, lsr #28 │ │ │ │ + rsbeq r8, r1, r2, lsr r9 │ │ │ │ + subseq sl, fp, sl, lsl #19 │ │ │ │ + ldrsheq ip, [sp], #-208 @ 0xffffff30 │ │ │ │ + subseq sl, fp, ip, ror #18 │ │ │ │ + subseq ip, sp, r8, asr #27 │ │ │ │ + subseq sl, fp, r4, asr #18 │ │ │ │ + ldrheq ip, [sp], #-208 @ 0xffffff30 │ │ │ │ + strhteq r8, [r1], #-142 @ 0xffffff72 │ │ │ │ + @ instruction: 0x005dcd9a │ │ │ │ + rsbeq r8, r1, r8, lsr #17 │ │ │ │ + subseq ip, sp, r2, lsl #27 │ │ │ │ + ldrsheq sl, [fp], #-140 @ 0xffffff74 │ │ │ │ + subseq ip, sp, r8, ror #26 │ │ │ │ + rsbeq r8, r1, r6, ror r8 │ │ │ │ + subseq ip, sp, r2, asr sp │ │ │ │ + rsbeq r8, r1, lr, asr r8 │ │ │ │ + ldrheq sl, [fp], #-134 @ 0xffffff7a │ │ │ │ bvs ff90db90 │ │ │ │ eoreq pc, r1, r3, asr r8 @ │ │ │ │ svceq 0x00c043c0 │ │ │ │ svclt 0x00004770 │ │ │ │ blvs 190dba0 │ │ │ │ eoreq pc, r1, r3, asr r8 @ │ │ │ │ svceq 0x00c043c0 │ │ │ │ @@ -557600,15 +557600,15 @@ │ │ │ │ @ instruction: 0xf901fb0a │ │ │ │ bl 34589c >::_M_default_append(unsigned int)@@Base+0xbff98> │ │ │ │ @ instruction: 0xf8540809 │ │ │ │ stmdbcs r0, {r0, r3, ip} │ │ │ │ blcs 26aa48 │ │ │ │ @ instruction: 0xf04fdb0a │ │ │ │ blx 47634a │ │ │ │ - blvs 888a88 │ │ │ │ + blvs 888a88 │ │ │ │ blne fe5ce9ec │ │ │ │ @ instruction: 0x2601bf18 │ │ │ │ ble fffbea88 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf8dc8209 │ │ │ │ tstcs ip, r4 │ │ │ │ vqdmulh.s d15, d3, d1 │ │ │ │ @@ -557827,15 +557827,15 @@ │ │ │ │ ldrdgt pc, [r0], -r8 │ │ │ │ vseleq.f64 d15, d12, d9 │ │ │ │ andeq lr, lr, r5, lsl #22 │ │ │ │ blcs 24ec04 │ │ │ │ ldmib r0, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, lr, pc}^ │ │ │ │ blcs 240a2c │ │ │ │ blx 4aae26 │ │ │ │ - blvs 888e14 │ │ │ │ + blvs 888e14 │ │ │ │ bne fe4ced78 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ble fffbee14 │ │ │ │ stmdavs r3, {r1, r3, r4, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ blx 23c24e │ │ │ │ ldrmi pc, [sl], -r3, lsl #2 │ │ │ │ blcs 24a3b0 │ │ │ │ @@ -557844,15 +557844,15 @@ │ │ │ │ bls 4bac9c │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ bls 418a44 │ │ │ │ stmdals r9, {r0, r1, r3, r4, r6, r8, fp} │ │ │ │ @ instruction: 0xf8cd1a9b │ │ │ │ svclt 0x0018c000 │ │ │ │ bls 4fce4c │ │ │ │ - blge 858e5c │ │ │ │ + blge 858e5c │ │ │ │ strpl lr, [r1, -sp, asr #19] │ │ │ │ blx 197221a │ │ │ │ @ instruction: 0xf855e7c1 │ │ │ │ andcs r3, ip, lr │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ stmdapl r3!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ ble 7ee68 │ │ │ │ @@ -557932,21 +557932,21 @@ │ │ │ │ @ instruction: 0x4620a919 │ │ │ │ @ instruction: 0x13b8f640 │ │ │ │ cdp2 5, 3, cr15, cr8, cr2, {7} │ │ │ │ @ instruction: 0xf5dde519 │ │ │ │ svclt 0x0000ea7e │ │ │ │ rsbeq sl, r6, r4, lsl #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq ip, sp, r0, lsl #21 │ │ │ │ - subseq ip, sp, r2, lsl sl │ │ │ │ + subseq ip, sp, r8, lsl #21 │ │ │ │ + subseq ip, sp, sl, lsl sl │ │ │ │ rsbeq sl, r6, r4, lsr #24 │ │ │ │ - subseq ip, sp, r4, lsl #15 │ │ │ │ - subseq ip, sp, r6, lsl r7 │ │ │ │ - subseq ip, sp, r8, ror #12 │ │ │ │ - subseq ip, sp, r2, ror #8 │ │ │ │ + subseq ip, sp, ip, lsl #15 │ │ │ │ + subseq ip, sp, lr, lsl r7 │ │ │ │ + subseq ip, sp, r0, ror r6 │ │ │ │ + subseq ip, sp, sl, ror #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldmdbpl r8!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @ instruction: 0x46894978 │ │ │ │ @@ -558552,38 +558552,38 @@ │ │ │ │ ldrbtmi r4, [r8], #-2077 @ 0xfffff7e3 │ │ │ │ @ instruction: 0xf91cf5e3 │ │ │ │ @ instruction: 0xf5dce7e5 │ │ │ │ ldccc 13, cr14, [r0], {168} @ 0xa8 │ │ │ │ svclt 0x0000e460 │ │ │ │ rsbeq sl, r6, ip, lsl r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq ip, sp, r6, lsr #6 │ │ │ │ - subseq r9, fp, r0, lsr #29 │ │ │ │ + subseq ip, sp, lr, lsr #6 │ │ │ │ + subseq r9, fp, r8, lsr #29 │ │ │ │ strhteq sl, [r6], #-86 @ 0xffffffaa │ │ │ │ - subseq ip, sp, r4, asr #5 │ │ │ │ - @ instruction: 0x005dc294 │ │ │ │ - subseq ip, sp, r4, lsl r2 │ │ │ │ - subseq fp, sp, ip, ror #31 │ │ │ │ - ldrsheq fp, [sp], #-248 @ 0xffffff08 │ │ │ │ - subseq fp, sp, sl, asr #22 │ │ │ │ - subseq r9, fp, r6, asr #13 │ │ │ │ - ldrsheq fp, [sp], #-168 @ 0xffffff58 │ │ │ │ - subseq r9, fp, r4, ror r6 │ │ │ │ - ldrheq fp, [sp], #-170 @ 0xffffff56 │ │ │ │ - subseq r9, fp, r6, lsr r6 │ │ │ │ - @ instruction: 0x005dba9c │ │ │ │ - subseq r9, fp, r8, lsl r6 │ │ │ │ - subseq fp, sp, sl, ror sl │ │ │ │ - ldrsheq r9, [fp], #-86 @ 0xffffffaa │ │ │ │ - subseq fp, sp, lr, asr #20 │ │ │ │ - rsbeq r7, r1, ip, asr r5 │ │ │ │ - subseq fp, sp, r2, lsr sl │ │ │ │ - rsbeq r7, r1, r0, asr #10 │ │ │ │ - subseq fp, sp, ip, lsl sl │ │ │ │ - rsbeq r7, r1, sl, lsr #10 │ │ │ │ + subseq ip, sp, ip, asr #5 │ │ │ │ + @ instruction: 0x005dc29c │ │ │ │ + subseq ip, sp, ip, lsl r2 │ │ │ │ + ldrsheq fp, [sp], #-244 @ 0xffffff0c │ │ │ │ + subseq ip, sp, r0 │ │ │ │ + subseq fp, sp, r2, asr fp │ │ │ │ + subseq r9, fp, lr, asr #13 │ │ │ │ + subseq fp, sp, r0, lsl #22 │ │ │ │ + subseq r9, fp, ip, ror r6 │ │ │ │ + subseq fp, sp, r2, asr #21 │ │ │ │ + subseq r9, fp, lr, lsr r6 │ │ │ │ + subseq fp, sp, r4, lsr #21 │ │ │ │ + subseq r9, fp, r0, lsr #12 │ │ │ │ + subseq fp, sp, r2, lsl #21 │ │ │ │ + ldrsheq r9, [fp], #-94 @ 0xffffffa2 │ │ │ │ + subseq fp, sp, r6, asr sl │ │ │ │ + rsbeq r7, r1, r4, ror #10 │ │ │ │ + subseq fp, sp, sl, lsr sl │ │ │ │ + rsbeq r7, r1, r8, asr #10 │ │ │ │ + subseq fp, sp, r4, lsr #20 │ │ │ │ + rsbeq r7, r1, r2, lsr r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi fe68681c │ │ │ │ @@ -558730,33 +558730,33 @@ │ │ │ │ vadd.i16 d26, d13, d3 │ │ │ │ str pc, [lr, -r7, lsl #22] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldr r4, [r5, r1, asr #13]! │ │ │ │ mcrr 5, 13, pc, r0, cr12 @ │ │ │ │ rsbeq r9, r6, r4, lsr #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsheq fp, [fp], #-170 @ 0xffffff56 │ │ │ │ - ldrheq fp, [sp], #-146 @ 0xffffff6e │ │ │ │ - @ instruction: 0x005db998 │ │ │ │ - ldrheq r9, [fp], #-68 @ 0xffffffbc │ │ │ │ + subseq fp, fp, r2, lsl #22 │ │ │ │ + ldrheq fp, [sp], #-154 @ 0xffffff66 │ │ │ │ + subseq fp, sp, r0, lsr #19 │ │ │ │ + ldrheq r9, [fp], #-76 @ 0xffffffb4 │ │ │ │ rsbeq r9, r6, lr, asr #23 │ │ │ │ - subseq fp, sp, r0, lsr #18 │ │ │ │ - subseq r9, fp, ip, lsr r4 │ │ │ │ - subseq fp, sp, r6, lsl #18 │ │ │ │ - subseq r9, fp, r2, lsr #8 │ │ │ │ - subseq fp, sp, lr, ror r8 │ │ │ │ - @ instruction: 0x005b939a │ │ │ │ - subseq fp, sp, r8, asr #16 │ │ │ │ - subseq fp, sp, r6, lsl r8 │ │ │ │ - subseq r9, fp, r2, lsr r3 │ │ │ │ - ldrsheq fp, [sp], #-116 @ 0xffffff8c │ │ │ │ - subseq r9, fp, r0, lsl r3 │ │ │ │ - subseq fp, sp, ip, lsl #16 │ │ │ │ - subseq fp, sp, r6, asr #15 │ │ │ │ - subseq r9, fp, r2, ror #5 │ │ │ │ + subseq fp, sp, r8, lsr #18 │ │ │ │ + subseq r9, fp, r4, asr #8 │ │ │ │ + subseq fp, sp, lr, lsl #18 │ │ │ │ + subseq r9, fp, sl, lsr #8 │ │ │ │ + subseq fp, sp, r6, lsl #17 │ │ │ │ + subseq r9, fp, r2, lsr #7 │ │ │ │ + subseq fp, sp, r0, asr r8 │ │ │ │ + subseq fp, sp, lr, lsl r8 │ │ │ │ + subseq r9, fp, sl, lsr r3 │ │ │ │ + ldrsheq fp, [sp], #-124 @ 0xffffff84 │ │ │ │ + subseq r9, fp, r8, lsl r3 │ │ │ │ + subseq fp, sp, r4, lsl r8 │ │ │ │ + subseq fp, sp, lr, asr #15 │ │ │ │ + subseq r9, fp, sl, ror #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fe786acc │ │ │ │ umulllt r4, fp, r5, fp │ │ │ │ ldmibmi r5, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -558905,34 +558905,34 @@ │ │ │ │ @ instruction: 0x46414819 │ │ │ │ @ instruction: 0xf5e24478 │ │ │ │ smusd r4, r9, lr │ │ │ │ ldr r2, [ip, r0, lsl #12]! │ │ │ │ b ffaf2a44 │ │ │ │ rsbeq r9, r6, r8, ror r9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq fp, fp, lr, asr #16 │ │ │ │ - subseq fp, sp, r6, lsl #14 │ │ │ │ - subseq fp, sp, ip, ror #13 │ │ │ │ - subseq r9, fp, r8, lsl #4 │ │ │ │ + subseq fp, fp, r6, asr r8 │ │ │ │ + subseq fp, sp, lr, lsl #14 │ │ │ │ + ldrsheq fp, [sp], #-100 @ 0xffffff9c │ │ │ │ + subseq r9, fp, r0, lsl r2 │ │ │ │ rsbeq r9, r6, r2, lsr #18 │ │ │ │ - subseq fp, sp, r4, ror r6 │ │ │ │ - @ instruction: 0x005b9190 │ │ │ │ - subseq fp, sp, r8, asr r6 │ │ │ │ - subseq r9, fp, r4, ror r1 │ │ │ │ - subseq fp, sp, r6, asr #11 │ │ │ │ - subseq r9, fp, r2, ror #1 │ │ │ │ + subseq fp, sp, ip, ror r6 │ │ │ │ + @ instruction: 0x005b9198 │ │ │ │ + subseq fp, sp, r0, ror #12 │ │ │ │ + subseq r9, fp, ip, ror r1 │ │ │ │ subseq fp, sp, lr, asr #11 │ │ │ │ - subseq fp, sp, r8, lsr #11 │ │ │ │ - @ instruction: 0x005db59e │ │ │ │ - ldrsheq pc, [sp], #-56 @ 0xffffffc8 @ │ │ │ │ - subseq r1, sp, sl, asr r9 │ │ │ │ - subseq r1, sp, r8, asr r9 │ │ │ │ - ldrsbeq pc, [lr], #-250 @ 0xffffff06 @ │ │ │ │ - ldrsheq fp, [sp], #-72 @ 0xffffffb8 │ │ │ │ - subseq r9, fp, r4, lsl r0 │ │ │ │ + subseq r9, fp, sl, ror #1 │ │ │ │ + ldrsbeq fp, [sp], #-86 @ 0xffffffaa │ │ │ │ + ldrheq fp, [sp], #-80 @ 0xffffffb0 │ │ │ │ + subseq fp, sp, r6, lsr #11 │ │ │ │ + subseq pc, sp, r0, lsl #8 │ │ │ │ + subseq r1, sp, r2, ror #18 │ │ │ │ + subseq r1, sp, r0, ror #18 │ │ │ │ + subseq pc, lr, r2, ror #31 │ │ │ │ + subseq fp, sp, r0, lsl #10 │ │ │ │ + subseq r9, fp, ip, lsl r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fed97f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbvs r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r2, r4, lsl r6 │ │ │ │ ldmdavs r8, {r0, r2, r9, sl, lr} │ │ │ │ @@ -559011,21 +559011,21 @@ │ │ │ │ @ instruction: 0xff2af2f7 │ │ │ │ ldrtmi r4, [r9], -fp, lsl #22 │ │ │ │ adcmi pc, r6, #64, 4 │ │ │ │ andls r4, r0, #2063597568 @ 0x7b000000 │ │ │ │ @ instruction: 0xf5df2280 │ │ │ │ strtmi pc, [r0], -pc, lsl #30 │ │ │ │ ldcllt 0, cr11, [r0, #20]! │ │ │ │ - subseq fp, sp, r8, asr #7 │ │ │ │ - subseq r8, fp, r4, ror #29 │ │ │ │ - subseq fp, sp, sl, lsr #7 │ │ │ │ - subseq r8, fp, r6, asr #29 │ │ │ │ - subseq fp, sp, r8, ror #6 │ │ │ │ - subseq r8, fp, r4, lsl #29 │ │ │ │ - ldrheq fp, [sp], #-52 @ 0xffffffcc │ │ │ │ + ldrsbeq fp, [sp], #-48 @ 0xffffffd0 │ │ │ │ + subseq r8, fp, ip, ror #29 │ │ │ │ + ldrheq fp, [sp], #-50 @ 0xffffffce │ │ │ │ + subseq r8, fp, lr, asr #29 │ │ │ │ + subseq fp, sp, r0, ror r3 │ │ │ │ + subseq r8, fp, ip, lsl #29 │ │ │ │ + ldrheq fp, [sp], #-60 @ 0xffffffc4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed8c6a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r6, r5, r0, lsl r8 │ │ │ │ stmiavs r3, {r2, r4, r9, sl, lr}^ │ │ │ │ andcc fp, ip, r3, lsl r1 │ │ │ │ @@ -559041,15 +559041,15 @@ │ │ │ │ mcr2 2, 7, pc, cr14, cr7, {7} @ │ │ │ │ ldrbmi pc, [fp, #-576]! @ 0xfffffdc0 @ │ │ │ │ eorcs r9, r4, #3072 @ 0xc00 │ │ │ │ strls r4, [r0, #-1569] @ 0xfffff9df │ │ │ │ mcr2 5, 1, pc, cr10, cr15, {6} @ │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - subseq fp, sp, r8, asr r3 │ │ │ │ + subseq fp, sp, r0, ror #6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r7, r1, asr #16 │ │ │ │ stccs 8, cr6, [r7], {12} │ │ │ │ @ instruction: 0xf8d1d90f │ │ │ │ @@ -559199,27 +559199,27 @@ │ │ │ │ ldmdami r2, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5e24478 │ │ │ │ strb pc, [lr, fp, lsl #24]! @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - subseq fp, sp, lr, asr r2 │ │ │ │ - subseq fp, sp, r2, asr r1 │ │ │ │ - subseq r8, fp, lr, ror #24 │ │ │ │ - ldrsbeq fp, [sp], #-6 │ │ │ │ - ldrsheq r8, [fp], #-178 @ 0xffffff4e │ │ │ │ - ldrheq fp, [sp], #-8 │ │ │ │ - ldrsbeq r8, [fp], #-180 @ 0xffffff4c │ │ │ │ - @ instruction: 0x005db09a │ │ │ │ - ldrheq r8, [fp], #-182 @ 0xffffff4a │ │ │ │ - subseq fp, sp, lr, ror r0 │ │ │ │ - @ instruction: 0x005b8b98 │ │ │ │ - subseq fp, sp, lr, asr r0 │ │ │ │ - subseq r8, fp, r8, ror fp │ │ │ │ + subseq fp, sp, r6, ror #4 │ │ │ │ + subseq fp, sp, sl, asr r1 │ │ │ │ + subseq r8, fp, r6, ror ip │ │ │ │ + ldrsbeq fp, [sp], #-14 │ │ │ │ + ldrsheq r8, [fp], #-186 @ 0xffffff46 │ │ │ │ + subseq fp, sp, r0, asr #1 │ │ │ │ + ldrsbeq r8, [fp], #-188 @ 0xffffff44 │ │ │ │ + subseq fp, sp, r2, lsr #1 │ │ │ │ + ldrheq r8, [fp], #-190 @ 0xffffff42 │ │ │ │ + subseq fp, sp, r6, lsl #1 │ │ │ │ + subseq r8, fp, r0, lsr #23 │ │ │ │ + subseq fp, sp, r6, rrx │ │ │ │ + subseq r8, fp, r0, lsl #23 │ │ │ │ blcc 2b102c >::_M_default_append(unsigned int)@@Base+0x2b728> │ │ │ │ blvs e30e2c │ │ │ │ blpl 2b1038 >::_M_default_append(unsigned int)@@Base+0x2b734> │ │ │ │ blvc c70dfc │ │ │ │ blpl 270fbc │ │ │ │ blcc ff3f1290 │ │ │ │ blvc 431048 │ │ │ │ @@ -559919,16 +559919,16 @@ │ │ │ │ blvs 2f1b88 >::_M_default_append(unsigned int)@@Base+0x6c284> │ │ │ │ blvc 13b1b70 │ │ │ │ blcs 471928 │ │ │ │ blls 13f1d78 │ │ │ │ blvs 5f1930 │ │ │ │ blcc 1431b98 │ │ │ │ blvc 1431b84 │ │ │ │ - blvs 87193c │ │ │ │ - blls 871900 │ │ │ │ + blvs 87193c │ │ │ │ + blls 871900 │ │ │ │ blpl 1431ba4 │ │ │ │ blvc 13f1bcc │ │ │ │ blpl 331bac >::_M_default_append(unsigned int)@@Base+0xac2a8> │ │ │ │ blcc 371950 >::_M_default_append(unsigned int)@@Base+0xec04c> │ │ │ │ blpl 3b1bb0 │ │ │ │ blmi 13f1da8 │ │ │ │ blmi 1431bb8 │ │ │ │ @@ -560065,15 +560065,15 @@ │ │ │ │ blne 1331d28 │ │ │ │ blne 13b1d2c │ │ │ │ blle a71b70 │ │ │ │ blne 1331d34 │ │ │ │ blne 3b1d78 │ │ │ │ blle 1531fc8 │ │ │ │ blle 12f1d30 │ │ │ │ - blpl 871b84 │ │ │ │ + blpl 871b84 │ │ │ │ blcc 12b1fd4 │ │ │ │ blne 3f1b8c │ │ │ │ blcc 631d54 │ │ │ │ blx 6f1b96 │ │ │ │ bl 771b98 │ │ │ │ blcc 4f1b5c │ │ │ │ blcc 15b1fec │ │ │ │ @@ -560469,15 +560469,15 @@ │ │ │ │ blls 57217c │ │ │ │ blls 12f2418 │ │ │ │ blvs 14b2428 │ │ │ │ blls 14b2420 │ │ │ │ bleq 1372618 │ │ │ │ blmi 472428 │ │ │ │ blcs 14b2428 │ │ │ │ - blls 8721d8 │ │ │ │ + blls 8721d8 │ │ │ │ blvc 1432438 │ │ │ │ bleq 5723d8 │ │ │ │ blcs 3f2438 │ │ │ │ blvs 5721e8 │ │ │ │ blge 14f2454 │ │ │ │ blcs 3f2444 │ │ │ │ blvs 1332450 │ │ │ │ @@ -561433,15 +561433,15 @@ │ │ │ │ stc 4, cr4, [r9, #460] @ 0x1cc │ │ │ │ vstr d2, [r3] │ │ │ │ eorvs r3, r8, r0, lsl #22 │ │ │ │ andscc r3, r8, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf47f42a1 │ │ │ │ strbmi sl, [r6, #-3947] @ 0xfffff095 │ │ │ │ strcc sp, [r1], -r5, lsl #20 │ │ │ │ - bleq 873ea0 │ │ │ │ + bleq 873ea0 │ │ │ │ @ instruction: 0xf73f42b4 │ │ │ │ uhsaxmi sl, r3, fp │ │ │ │ bcs 25e448 │ │ │ │ addhi pc, r9, #0 │ │ │ │ @ instruction: 0xf04fae32 │ │ │ │ strls r0, [r4], -r0, lsl #18 │ │ │ │ ldmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ @@ -562103,18 +562103,18 @@ │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq r6, r6, r8, lsr #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq r6, [r6], #-82 @ 0xffffffae @ │ │ │ │ - subseq r8, sp, ip, lsl r3 │ │ │ │ - subseq r5, fp, r8, lsr lr │ │ │ │ - ldrsheq r8, [sp], #-46 @ 0xffffffd2 │ │ │ │ - subseq r5, fp, sl, lsl lr │ │ │ │ + subseq r8, sp, r4, lsr #6 │ │ │ │ + subseq r5, fp, r0, asr #28 │ │ │ │ + subseq r8, sp, r6, lsl #6 │ │ │ │ + subseq r5, fp, r2, lsr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed8f700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclmi 14, cr0, [sp, #-160]! @ 0xffffff60 │ │ │ │ ldclmi 0, cr11, [sp], #-968 @ 0xfffffc38 │ │ │ │ ldc 4, cr4, [pc, #500] @ 238704 │ │ │ │ vmovls.s8 r7, d7[7] │ │ │ │ @@ -562161,15 +562161,15 @@ │ │ │ │ ldcge 5, cr9, [r8, #-16] │ │ │ │ strls r9, [r3, #-1541] @ 0xfffff9fb │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffeaf7fe │ │ │ │ stmdacs r0, {r0, r1, r2, r3, fp, ip, pc} │ │ │ │ ldc 0, cr13, [sp, #368] @ 0x170 │ │ │ │ stmdacs r1, {r2, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvs 873c48 │ │ │ │ + blvs 873c48 │ │ │ │ @ instruction: 0xee269906 │ │ │ │ fldmdbxle ip!, {d22-d24} @ Deprecated │ │ │ │ blpl 13f40a0 │ │ │ │ sbceq lr, r0, r5, lsl #22 │ │ │ │ bge 13e3250 │ │ │ │ blvc 2f38b8 >::_M_default_append(unsigned int)@@Base+0x6dfb4> │ │ │ │ blmi 2f38b8 >::_M_default_append(unsigned int)@@Base+0x6dfb4> │ │ │ │ @@ -562445,57 +562445,57 @@ │ │ │ │ @ instruction: 0xf04f4830 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx feb761b0 │ │ │ │ @ instruction: 0xf5d8e728 │ │ │ │ svclt 0x0000ef30 │ │ │ │ rsbeq r6, r6, sl, lsr r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r8, sp, lr, asr #32 │ │ │ │ + subseq r8, sp, r6, asr r0 │ │ │ │ @ instruction: 0xffffcb33 │ │ │ │ @ instruction: 0xffffcd01 │ │ │ │ - @ instruction: 0x005d7f9e │ │ │ │ - subseq r8, sp, sl, lsr r0 │ │ │ │ + subseq r7, sp, r6, lsr #31 │ │ │ │ + subseq r8, sp, r2, asr #32 │ │ │ │ andeq r0, r0, fp, asr #5 │ │ │ │ - subseq r8, sp, r4, lsl #1 │ │ │ │ + subseq r8, sp, ip, lsl #1 │ │ │ │ @ instruction: 0xffffcc71 │ │ │ │ @ instruction: 0xffffcb57 │ │ │ │ @ instruction: 0xffffc57b │ │ │ │ andeq r1, r0, r1, ror #31 │ │ │ │ @ instruction: 0xfffffebb │ │ │ │ @ instruction: 0xfffffb69 │ │ │ │ - subseq r8, sp, ip │ │ │ │ - subseq r7, sp, sl, lsr pc │ │ │ │ - subseq r5, fp, r6, asr sl │ │ │ │ + subseq r8, sp, r4, lsl r0 │ │ │ │ + subseq r7, sp, r2, asr #30 │ │ │ │ + subseq r5, fp, lr, asr sl │ │ │ │ rsbeq r6, r6, r0, ror r1 │ │ │ │ - subseq r7, sp, r6, lsl #30 │ │ │ │ - subseq r5, fp, r2, lsr #20 │ │ │ │ - ldrsheq r7, [sp], #-254 @ 0xffffff02 │ │ │ │ - subseq r8, sp, ip, lsr r0 │ │ │ │ - subseq r8, sp, r4, ror r0 │ │ │ │ - subseq r8, sp, r2, lsr r0 │ │ │ │ - subseq r7, sp, r2, lsr #29 │ │ │ │ - ldrheq r5, [fp], #-158 @ 0xffffff62 │ │ │ │ - subseq r7, sp, r8, lsl #29 │ │ │ │ - subseq r5, fp, r4, lsr #19 │ │ │ │ - subseq r8, sp, ip, lsr r0 │ │ │ │ - subseq r8, sp, r8, rrx │ │ │ │ - subseq r8, sp, r2, rrx │ │ │ │ + subseq r7, sp, lr, lsl #30 │ │ │ │ + subseq r5, fp, sl, lsr #20 │ │ │ │ + subseq r8, sp, r6 │ │ │ │ + subseq r8, sp, r4, asr #32 │ │ │ │ subseq r8, sp, ip, ror r0 │ │ │ │ - subseq r7, sp, lr, lsl lr │ │ │ │ - subseq r5, fp, sl, lsr r9 │ │ │ │ - subseq r7, sp, r4, lsl #28 │ │ │ │ - subseq r5, fp, r0, lsr #18 │ │ │ │ + subseq r8, sp, sl, lsr r0 │ │ │ │ + subseq r7, sp, sl, lsr #29 │ │ │ │ + subseq r5, fp, r6, asr #19 │ │ │ │ + @ instruction: 0x005d7e90 │ │ │ │ + subseq r5, fp, ip, lsr #19 │ │ │ │ + subseq r8, sp, r4, asr #32 │ │ │ │ + subseq r8, sp, r0, ror r0 │ │ │ │ + subseq r8, sp, sl, rrx │ │ │ │ + subseq r8, sp, r4, lsl #1 │ │ │ │ + subseq r7, sp, r6, lsr #28 │ │ │ │ + subseq r5, fp, r2, asr #18 │ │ │ │ + subseq r7, sp, ip, lsl #28 │ │ │ │ + subseq r5, fp, r8, lsr #18 │ │ │ │ @ instruction: 0xffffc3f5 │ │ │ │ @ instruction: 0xffffc69d │ │ │ │ - subseq r8, sp, r8, asr #32 │ │ │ │ - subseq r8, sp, r4, rrx │ │ │ │ - subseq r7, sp, lr, lsr #27 │ │ │ │ - subseq r5, fp, sl, asr #17 │ │ │ │ - @ instruction: 0x005d7d90 │ │ │ │ - subseq r5, fp, sl, lsr #17 │ │ │ │ + subseq r8, sp, r0, asr r0 │ │ │ │ + subseq r8, sp, ip, rrx │ │ │ │ + ldrheq r7, [sp], #-214 @ 0xffffff2a │ │ │ │ + ldrsbeq r5, [fp], #-130 @ 0xffffff7e │ │ │ │ + @ instruction: 0x005d7d98 │ │ │ │ + ldrheq r5, [fp], #-130 @ 0xffffff7e │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed8fcf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 2, pc, cr4, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -562505,16 +562505,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf96ef5df │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5df4478 │ │ │ │ blls 2b73d0 >::_M_default_append(unsigned int)@@Base+0x31acc> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x005d7c98 │ │ │ │ - ldrheq r5, [fp], #-116 @ 0xffffff8c │ │ │ │ + subseq r7, sp, r0, lsr #25 │ │ │ │ + ldrheq r5, [fp], #-124 @ 0xffffff84 │ │ │ │ ldmdavs r8, {r0, r1, r7, fp, sp, lr} │ │ │ │ svclt 0x00004770 │ │ │ │ ldmdavs r8, {r0, r1, r7, fp, sp, lr}^ │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 57400c │ │ │ │ @@ -562811,17 +562811,17 @@ │ │ │ │ blvc 13f4aa4 │ │ │ │ svclt 0x0000e7ac │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mlseq r6, r0, lr, r5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r5, r6, r0, lsr lr │ │ │ │ - subseq r7, sp, r4, ror fp │ │ │ │ - subseq r7, sp, r2, lsr #17 │ │ │ │ - ldrheq r5, [fp], #-62 @ 0xffffffc2 │ │ │ │ + subseq r7, sp, ip, ror fp │ │ │ │ + subseq r7, sp, sl, lsr #17 │ │ │ │ + subseq r5, fp, r6, asr #7 │ │ │ │ blvs ff374ae0 │ │ │ │ blx 674bd8 │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {5} │ │ │ │ str r7, [ip, r6, asr #22]! │ │ │ │ blle ff274af4 │ │ │ │ blx 301c86 >::_M_default_append(unsigned int)@@Base+0x7c382> │ │ │ │ cdp 3, 15, cr12, cr1, cr10, {0} │ │ │ │ @@ -563382,15 +563382,15 @@ │ │ │ │ blvc 2f5190 >::_M_default_append(unsigned int)@@Base+0x6f88c> │ │ │ │ blgt 143539c │ │ │ │ blx 13753a2 │ │ │ │ blgt 13750e8 │ │ │ │ blvs 4351bc │ │ │ │ blx 2f4f22 >::_M_default_append(unsigned int)@@Base+0x6f61e> │ │ │ │ blmi 15753b0 │ │ │ │ - blgt 874f68 │ │ │ │ + blgt 874f68 │ │ │ │ blmi 1635128 │ │ │ │ blx 16351c6 │ │ │ │ blmi 1635104 │ │ │ │ blne 3f51d0 │ │ │ │ blx 3f4f3e │ │ │ │ blmi 63517c │ │ │ │ blx 774f86 │ │ │ │ @@ -563480,15 +563480,15 @@ │ │ │ │ blls 2752b4 │ │ │ │ blvs 5f5304 │ │ │ │ blvc 2b5330 >::_M_default_append(unsigned int)@@Base+0x2fa2c> │ │ │ │ blvs 4750a4 │ │ │ │ blvs 2b5300 >::_M_default_append(unsigned int)@@Base+0x2f9fc> │ │ │ │ blvc a750ac │ │ │ │ blls 2752cc │ │ │ │ - blne 8750f4 │ │ │ │ + blne 8750f4 │ │ │ │ blvc 13f5544 │ │ │ │ blvs af50bc │ │ │ │ blvc 12f52ac │ │ │ │ blvs bf5104 │ │ │ │ blvc 12f52a8 │ │ │ │ blcs 12f5364 │ │ │ │ blvc 12f52bc │ │ │ │ @@ -563639,15 +563639,15 @@ │ │ │ │ blpl 16357a0 │ │ │ │ blx 8f535a │ │ │ │ blcs 3355b0 >::_M_default_append(unsigned int)@@Base+0xafcac> │ │ │ │ blpl 12b5528 │ │ │ │ blvs 3755c8 >::_M_default_append(unsigned int)@@Base+0xefcc4> │ │ │ │ blmi 15b57b8 │ │ │ │ blls 4355d0 │ │ │ │ - blvs 875370 │ │ │ │ + blvs 875370 │ │ │ │ blle 13757c0 │ │ │ │ blmi 675378 │ │ │ │ blvc 13b57c8 │ │ │ │ blpl 275380 │ │ │ │ blvc 12b5528 │ │ │ │ blle b75348 │ │ │ │ blne 2f574c >::_M_default_append(unsigned int)@@Base+0x6fe48> │ │ │ │ @@ -563817,15 +563817,15 @@ │ │ │ │ blmi 1375884 │ │ │ │ blpl 1375880 │ │ │ │ blmi 435864 │ │ │ │ blpl 335888 >::_M_default_append(unsigned int)@@Base+0xaff84> │ │ │ │ blls 3b5890 │ │ │ │ blpl 43586c │ │ │ │ blne 4b5870 │ │ │ │ - blgt 875638 │ │ │ │ + blgt 875638 │ │ │ │ blvs 13b5a88 │ │ │ │ blcc 4b5880 │ │ │ │ blle 1475a90 │ │ │ │ blne 475608 │ │ │ │ blne 435878 │ │ │ │ blhi 5f5650 │ │ │ │ blne 775614 │ │ │ │ @@ -564542,16 +564542,16 @@ │ │ │ │ blvs a76178 │ │ │ │ svclt 0x0000e76a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ strhteq r4, [r6], #-24 @ 0xffffffe8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r4, r6, sl, asr #32 │ │ │ │ - subseq r5, sp, r8, asr #26 │ │ │ │ - subseq r3, fp, r4, ror #16 │ │ │ │ + subseq r5, sp, r0, asr sp │ │ │ │ + subseq r3, fp, ip, ror #16 │ │ │ │ blvc bf618c │ │ │ │ ldc 6, cr4, [r8, #160] @ 0xa0 │ │ │ │ vldr d6, [r9, #160] @ 0xa0 │ │ │ │ @ instruction: 0xeeb05b26 │ │ │ │ vsub.f64 d14, d6, d7 │ │ │ │ vmov.f64 d7, d7 │ │ │ │ vmov.f64 d15, d6 │ │ │ │ @@ -565005,22 +565005,22 @@ │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ @ instruction: 0xddb2fa10 │ │ │ │ mrc 6, 5, lr, cr4, cr6, {2} │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ svclt 0x00a8fa10 │ │ │ │ blvc 13f6d1c │ │ │ │ svclt 0x0000e7eb │ │ │ │ - subseq r5, sp, sl, lsr r7 │ │ │ │ - subseq r3, fp, r6, asr r2 │ │ │ │ - ldrsheq r5, [sp], #-100 @ 0xffffff9c │ │ │ │ - subseq r3, fp, r0, lsl r2 │ │ │ │ - ldrheq r5, [sp], #-106 @ 0xffffff96 │ │ │ │ - ldrsbeq r3, [fp], #-22 @ 0xffffffea │ │ │ │ - subseq r5, sp, r6, asr r6 │ │ │ │ - subseq r3, fp, r2, ror r1 │ │ │ │ + subseq r5, sp, r2, asr #14 │ │ │ │ + subseq r3, fp, lr, asr r2 │ │ │ │ + ldrsheq r5, [sp], #-108 @ 0xffffff94 │ │ │ │ + subseq r3, fp, r8, lsl r2 │ │ │ │ + subseq r5, sp, r2, asr #13 │ │ │ │ + ldrsbeq r3, [fp], #-30 @ 0xffffffe2 │ │ │ │ + subseq r5, sp, lr, asr r6 │ │ │ │ + subseq r3, fp, sl, ror r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdavs fp, {r0, r3, r7, fp, sp, lr}^ │ │ │ │ strlt fp, [r0, #-387] @ 0xfffffe7d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ smlabbcc r4, r3, r0, fp │ │ │ │ @@ -565034,16 +565034,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5dc300c │ │ │ │ stmdami r5, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ mrc2 5, 2, pc, cr8, cr12, {6} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - ldrsheq r5, [sp], #-118 @ 0xffffff8a │ │ │ │ - subseq r3, fp, r2, lsl r0 │ │ │ │ + ldrsheq r5, [sp], #-126 @ 0xffffff82 │ │ │ │ + subseq r3, fp, sl, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed924e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ teqlt r2, sl, asr r8 │ │ │ │ movwls r1, #7449 @ 0x1d19 │ │ │ │ @@ -565060,16 +565060,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 5, cr15, [sl, #-880]! @ 0xfffffc90 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5dc4478 │ │ │ │ bls 2babc8 >::_M_default_append(unsigned int)@@Base+0x352c4> │ │ │ │ andlt r4, r2, r0, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x005d5790 │ │ │ │ - subseq r2, fp, ip, lsr #31 │ │ │ │ + @ instruction: 0x005d5798 │ │ │ │ + ldrheq r2, [fp], #-244 @ 0xffffff0c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r5], -r4, lsl #1 │ │ │ │ stmdbeq r0, {r0, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dfdd22 │ │ │ │ @@ -565104,18 +565104,18 @@ │ │ │ │ ldc2 5, cr15, [r4, #-880] @ 0xfffffc90 │ │ │ │ strtmi r4, [r1], -r8, lsl #16 │ │ │ │ @ instruction: 0xf5dc4478 │ │ │ │ stmdavs fp!, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ andlt r0, r4, r8, lsr #22 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - subseq r5, sp, r6, asr #14 │ │ │ │ - subseq r2, fp, ip, ror #30 │ │ │ │ - subseq r5, sp, r4, ror #13 │ │ │ │ - subseq r2, fp, r0, lsl #30 │ │ │ │ + subseq r5, sp, lr, asr #14 │ │ │ │ + subseq r2, fp, r4, ror pc │ │ │ │ + subseq r5, sp, ip, ror #13 │ │ │ │ + subseq r2, fp, r8, lsl #30 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4f68bc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], r4, lsl #1 │ │ │ │ ldrmi r6, [r0], r3, lsl #16 │ │ │ │ @@ -565196,18 +565196,18 @@ │ │ │ │ pop {r1, r3, r8, r9, fp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - ldrsbeq r5, [sp], #-90 @ 0xffffffa6 │ │ │ │ - ldrsheq r2, [fp], #-214 @ 0xffffff2a │ │ │ │ - subseq r5, sp, r8, lsl #11 │ │ │ │ - subseq r2, fp, r4, lsr #27 │ │ │ │ + subseq r5, sp, r2, ror #11 │ │ │ │ + ldrsheq r2, [fp], #-222 @ 0xffffff22 │ │ │ │ + @ instruction: 0x005d5590 │ │ │ │ + subseq r2, fp, ip, lsr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ pkhtbmi r4, r8, r1, asr #21 │ │ │ │ ldrdlt r4, [r9], r1 │ │ │ │ @ instruction: 0xf10d447a │ │ │ │ @@ -565416,51 +565416,51 @@ │ │ │ │ blx fea7902c │ │ │ │ @ instruction: 0xf04f481c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 18f903a │ │ │ │ svclt 0x0000e680 │ │ │ │ rsbeq r3, r6, r0, ror r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsheq r5, [sp], #-70 @ 0xffffffba │ │ │ │ - subseq r2, fp, r2, lsl sp │ │ │ │ + ldrsheq r5, [sp], #-78 @ 0xffffffb2 │ │ │ │ + subseq r2, fp, sl, lsl sp │ │ │ │ rsbeq r3, r6, ip, lsr #8 │ │ │ │ - subseq r5, sp, r6, lsr #9 │ │ │ │ - subseq r2, fp, r2, asr #25 │ │ │ │ - subseq r5, sp, r0, lsl #8 │ │ │ │ - subseq r2, fp, ip, lsl ip │ │ │ │ - subseq r5, sp, sl, asr r3 │ │ │ │ - subseq r2, fp, r6, ror fp │ │ │ │ - subseq r5, sp, sl, lsl r3 │ │ │ │ - subseq r2, fp, r6, lsr fp │ │ │ │ - subseq r5, sp, r0, lsl #6 │ │ │ │ - @ instruction: 0x005d5294 │ │ │ │ - ldrheq r2, [fp], #-160 @ 0xffffff60 │ │ │ │ - subseq r5, sp, r6, ror r2 │ │ │ │ - @ instruction: 0x005b2a92 │ │ │ │ - subseq r5, sp, sl, asr r2 │ │ │ │ - subseq r2, fp, r6, ror sl │ │ │ │ - subseq r5, sp, sl, lsr r2 │ │ │ │ - subseq r2, fp, r6, asr sl │ │ │ │ - subseq r5, sp, ip, lsl r2 │ │ │ │ - subseq r2, fp, r8, lsr sl │ │ │ │ - ldrsheq r5, [sp], #-28 @ 0xffffffe4 │ │ │ │ - subseq r2, fp, r6, lsl sl │ │ │ │ + subseq r5, sp, lr, lsr #9 │ │ │ │ + subseq r2, fp, sl, asr #25 │ │ │ │ + subseq r5, sp, r8, lsl #8 │ │ │ │ + subseq r2, fp, r4, lsr #24 │ │ │ │ + subseq r5, sp, r2, ror #6 │ │ │ │ + subseq r2, fp, lr, ror fp │ │ │ │ + subseq r5, sp, r2, lsr #6 │ │ │ │ + subseq r2, fp, lr, lsr fp │ │ │ │ + subseq r5, sp, r8, lsl #6 │ │ │ │ + @ instruction: 0x005d529c │ │ │ │ + ldrheq r2, [fp], #-168 @ 0xffffff58 │ │ │ │ + subseq r5, sp, lr, ror r2 │ │ │ │ + @ instruction: 0x005b2a9a │ │ │ │ + subseq r5, sp, r2, ror #4 │ │ │ │ + subseq r2, fp, lr, ror sl │ │ │ │ + subseq r5, sp, r2, asr #4 │ │ │ │ + subseq r2, fp, lr, asr sl │ │ │ │ + subseq r5, sp, r4, lsr #4 │ │ │ │ + subseq r2, fp, r0, asr #20 │ │ │ │ + subseq r5, sp, r4, lsl #4 │ │ │ │ + subseq r2, fp, lr, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed92b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vext.8 d25, d1, d3, #2 │ │ │ │ blmi 3fac38 │ │ │ │ stcvc 2, cr15, [lr], {64} @ 0x40 │ │ │ │ eorscs r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf5d9c000 │ │ │ │ strdcs pc, [r1], -r5 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - subseq r5, sp, r8, ror r1 │ │ │ │ + subseq r5, sp, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed92b70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r0, ror #31 │ │ │ │ addlt r4, r5, r3, lsl r6 │ │ │ │ stmiavs r2!, {r0, r2, r3, r9, sl, lr} │ │ │ │ stmdbvs r2!, {r1, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ @@ -565507,20 +565507,20 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf9e8f5dc │ │ │ │ stmdbls r3, {r0, r3, fp, lr} │ │ │ │ @ instruction: 0xf5dc4478 │ │ │ │ bls 33a4c4 >::_M_default_append(unsigned int)@@Base+0xb4bc0> │ │ │ │ andlt r4, r5, r0, lsl r6 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrsheq r5, [sp], #-0 │ │ │ │ - subseq r2, fp, ip, lsl #18 │ │ │ │ - ldrheq r5, [sp], #-10 │ │ │ │ - ldrsbeq r2, [fp], #-134 @ 0xffffff7a │ │ │ │ - subseq r5, sp, ip, lsl #1 │ │ │ │ - subseq r2, fp, r8, lsr #17 │ │ │ │ + ldrsheq r5, [sp], #-8 │ │ │ │ + subseq r2, fp, r4, lsl r9 │ │ │ │ + subseq r5, sp, r2, asr #1 │ │ │ │ + ldrsbeq r2, [fp], #-142 @ 0xffffff72 │ │ │ │ + @ instruction: 0x005d5094 │ │ │ │ + ldrheq r2, [fp], #-128 @ 0xffffff80 │ │ │ │ eorsle r2, r8, r0, lsl #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed92c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ ldrmi r6, [r5], -r9, lsl #17 │ │ │ │ @ instruction: 0xf101b084 │ │ │ │ @@ -565552,17 +565552,17 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf98ef5dc │ │ │ │ @ instruction: 0xf04f4806 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 147925c │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ - subseq r5, sp, r8, lsl r0 │ │ │ │ - ldrsbeq r4, [sp], #-248 @ 0xffffff08 │ │ │ │ - ldrsheq r2, [fp], #-114 @ 0xffffff8e │ │ │ │ + subseq r5, sp, r0, lsr #32 │ │ │ │ + subseq r4, sp, r0, ror #31 │ │ │ │ + ldrsheq r2, [fp], #-122 @ 0xffffff86 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r4], -r9, lsl #1 │ │ │ │ strmi r4, [r9], sl, ror #20 │ │ │ │ movwls r4, #13829 @ 0x3605 │ │ │ │ @@ -565669,24 +565669,24 @@ │ │ │ │ stmdami pc, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5dc4478 │ │ │ │ strb pc, [r7, -r1, ror #18]! @ │ │ │ │ stcl 5, cr15, [ip, #852]! @ 0x354 │ │ │ │ rsbeq r2, r6, r0, ror #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x005d4f92 │ │ │ │ - subseq r4, sp, r6, lsr pc │ │ │ │ - subseq r2, fp, r2, asr r7 │ │ │ │ + @ instruction: 0x005d4f9a │ │ │ │ + subseq r4, sp, lr, lsr pc │ │ │ │ + subseq r2, fp, sl, asr r7 │ │ │ │ rsbeq r2, r6, ip, ror #28 │ │ │ │ - subseq r4, sp, r0, lsl #30 │ │ │ │ - subseq r2, fp, ip, lsl r7 │ │ │ │ - subseq r4, sp, r4, lsr lr │ │ │ │ - subseq r2, fp, r0, asr r6 │ │ │ │ - subseq r4, sp, sl, lsl #28 │ │ │ │ - subseq r2, fp, r4, lsr #12 │ │ │ │ + subseq r4, sp, r8, lsl #30 │ │ │ │ + subseq r2, fp, r4, lsr #14 │ │ │ │ + subseq r4, sp, ip, lsr lr │ │ │ │ + subseq r2, fp, r8, asr r6 │ │ │ │ + subseq r4, sp, r2, lsl lr │ │ │ │ + subseq r2, fp, ip, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3f71b0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x460e4699 │ │ │ │ @@ -565818,24 +565818,24 @@ │ │ │ │ stmdami lr, {r2, r3, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ cmppvs fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff76f5db │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf5dc4478 │ │ │ │ @ instruction: 0xe79ff831 │ │ │ │ - subseq r4, sp, r6, ror #24 │ │ │ │ - subseq r2, fp, r2, lsl #9 │ │ │ │ - subseq r4, sp, r2, asr #24 │ │ │ │ - subseq r2, fp, lr, asr r4 │ │ │ │ - subseq r4, sp, r8, lsl #24 │ │ │ │ - subseq r2, fp, r4, lsr #8 │ │ │ │ - ldrsbeq r4, [sp], #-190 @ 0xffffff42 │ │ │ │ - ldrsheq r2, [fp], #-58 @ 0xffffffc6 │ │ │ │ - subseq r4, sp, r8, lsr #23 │ │ │ │ - subseq r2, fp, r4, asr #7 │ │ │ │ + subseq r4, sp, lr, ror #24 │ │ │ │ + subseq r2, fp, sl, lsl #9 │ │ │ │ + subseq r4, sp, sl, asr #24 │ │ │ │ + subseq r2, fp, r6, ror #8 │ │ │ │ + subseq r4, sp, r0, lsl ip │ │ │ │ + subseq r2, fp, ip, lsr #8 │ │ │ │ + subseq r4, sp, r6, ror #23 │ │ │ │ + subseq r2, fp, r2, lsl #8 │ │ │ │ + ldrheq r4, [sp], #-176 @ 0xffffff50 │ │ │ │ + subseq r2, fp, ip, asr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 577404 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldrmi fp, [r3], sp, lsl #1 │ │ │ │ ldrmi r4, [sl], sp, ror #21 │ │ │ │ @@ -566075,35 +566075,35 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addgt r4, pc, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ mlseq r6, r8, sl, r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r2, r6, lr, asr #20 │ │ │ │ - subseq r4, sp, ip, lsr #19 │ │ │ │ - subseq r2, fp, r8, asr #3 │ │ │ │ - @ instruction: 0x005d4992 │ │ │ │ - subseq r2, fp, lr, lsr #3 │ │ │ │ - subseq r4, sp, r0, lsr r9 │ │ │ │ - subseq r4, sp, sl, lsr #18 │ │ │ │ - subseq r4, sp, lr, lsl #17 │ │ │ │ - subseq r2, fp, sl, lsr #1 │ │ │ │ - subseq r4, sp, r4, ror r8 │ │ │ │ - @ instruction: 0x005b2090 │ │ │ │ - subseq r4, sp, r8, asr r8 │ │ │ │ - subseq r2, fp, r4, ror r0 │ │ │ │ - subseq r3, sp, r4, lsr #1 │ │ │ │ - subseq r4, sp, ip, lsl r8 │ │ │ │ - subseq r2, fp, r8, lsr r0 │ │ │ │ - subseq r4, sp, r0, lsl #16 │ │ │ │ - subseq r2, fp, ip, lsl r0 │ │ │ │ - subseq r4, sp, r4, ror #15 │ │ │ │ - subseq r2, fp, r0 │ │ │ │ - subseq r4, sp, r8, asr #15 │ │ │ │ - subseq r1, fp, r4, ror #31 │ │ │ │ + ldrheq r4, [sp], #-148 @ 0xffffff6c │ │ │ │ + ldrsbeq r2, [fp], #-16 │ │ │ │ + @ instruction: 0x005d499a │ │ │ │ + ldrheq r2, [fp], #-22 @ 0xffffffea │ │ │ │ + subseq r4, sp, r8, lsr r9 │ │ │ │ + subseq r4, sp, r2, lsr r9 │ │ │ │ + @ instruction: 0x005d4896 │ │ │ │ + ldrheq r2, [fp], #-2 │ │ │ │ + subseq r4, sp, ip, ror r8 │ │ │ │ + @ instruction: 0x005b2098 │ │ │ │ + subseq r4, sp, r0, ror #16 │ │ │ │ + subseq r2, fp, ip, ror r0 │ │ │ │ + subseq r3, sp, ip, lsr #1 │ │ │ │ + subseq r4, sp, r4, lsr #16 │ │ │ │ + subseq r2, fp, r0, asr #32 │ │ │ │ + subseq r4, sp, r8, lsl #16 │ │ │ │ + subseq r2, fp, r4, lsr #32 │ │ │ │ + subseq r4, sp, ip, ror #15 │ │ │ │ + subseq r2, fp, r8 │ │ │ │ + ldrsbeq r4, [sp], #-112 @ 0xffffff90 │ │ │ │ + subseq r1, fp, ip, ror #31 │ │ │ │ ldmdami r5, {r0, r1, r2, r9, sl, lr} │ │ │ │ tstpeq r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 5, cr15, [ip, #-876]! @ 0xfffffc94 │ │ │ │ @ instruction: 0x46394812 │ │ │ │ @ instruction: 0xf5db4478 │ │ │ │ @ instruction: 0xe60cfdf7 │ │ │ │ @@ -566118,20 +566118,20 @@ │ │ │ │ tstpeq r9, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 5, cr15, [r0, #-876]! @ 0xfffffc94 │ │ │ │ ldrtmi r4, [r9], -r8, lsl #16 │ │ │ │ @ instruction: 0xf5db4478 │ │ │ │ ldrb pc, [r0, #3547]! @ 0xddb @ │ │ │ │ b 1bf9b20 │ │ │ │ - subseq r4, sp, r4, lsr r7 │ │ │ │ - subseq r1, fp, r0, asr pc │ │ │ │ - subseq r4, sp, r8, lsl r7 │ │ │ │ - subseq r1, fp, r4, lsr pc │ │ │ │ - ldrsheq r4, [sp], #-108 @ 0xffffff94 │ │ │ │ - subseq r1, fp, r8, lsl pc │ │ │ │ + subseq r4, sp, ip, lsr r7 │ │ │ │ + subseq r1, fp, r8, asr pc │ │ │ │ + subseq r4, sp, r0, lsr #14 │ │ │ │ + subseq r1, fp, ip, lsr pc │ │ │ │ + subseq r4, sp, r4, lsl #14 │ │ │ │ + subseq r1, fp, r0, lsr #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed935ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xff62f2f0 │ │ │ │ vrecps.f32 d20, d0, d11 │ │ │ │ @@ -566158,17 +566158,17 @@ │ │ │ │ vext.8 d20, d0, d16, #6 │ │ │ │ shasxmi pc, fp, r5 @ │ │ │ │ vmax.s8 d20, d0, d25 │ │ │ │ andls r7, r0, #-268435455 @ 0xf0000001 │ │ │ │ @ instruction: 0xf5d82210 │ │ │ │ @ instruction: 0x4630fe71 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ - subseq r4, sp, r8, asr #13 │ │ │ │ - subseq r4, sp, r0, lsl #13 │ │ │ │ - @ instruction: 0x005b1e9c │ │ │ │ + ldrsbeq r4, [sp], #-96 @ 0xffffffa0 │ │ │ │ + subseq r4, sp, r8, lsl #13 │ │ │ │ + subseq r1, fp, r4, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed93680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrmi r6, [ip], -r2, lsl #16 │ │ │ │ blvc 7b7b0c │ │ │ │ ldmdavs r2, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -566189,16 +566189,16 @@ │ │ │ │ stmdbls r5, {r3, fp, lr} │ │ │ │ @ instruction: 0xf5db4478 │ │ │ │ blls 3bba24 │ │ │ │ andlt r4, r6, r8, lsl r6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq r4, sp, ip, ror #11 │ │ │ │ - subseq r1, fp, r8, lsl #28 │ │ │ │ + ldrsheq r4, [sp], #-84 @ 0xffffffac │ │ │ │ + subseq r1, fp, r0, lsl lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3f79b4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0x46054690 │ │ │ │ @@ -566380,26 +566380,26 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 779f42 │ │ │ │ @ instruction: 0x46294810 │ │ │ │ @ instruction: 0xf5db4478 │ │ │ │ ldrbt pc, [r7], pc, asr #23 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrsheq r4, [sp], #-66 @ 0xffffffbe │ │ │ │ - subseq r1, fp, lr, lsl #26 │ │ │ │ - subseq r4, sp, lr, ror #8 │ │ │ │ - subseq r1, fp, sl, lsl #25 │ │ │ │ - subseq r4, sp, r4, asr #8 │ │ │ │ - subseq r1, fp, r0, ror #24 │ │ │ │ - subseq r4, sp, r0, lsr #8 │ │ │ │ - subseq r1, fp, ip, lsr ip │ │ │ │ - subseq r4, sp, r6, lsr r3 │ │ │ │ - subseq r1, fp, r2, asr fp │ │ │ │ - subseq r4, sp, r4, ror #5 │ │ │ │ - subseq r1, fp, r0, lsl #22 │ │ │ │ + ldrsheq r4, [sp], #-74 @ 0xffffffb6 │ │ │ │ + subseq r1, fp, r6, lsl sp │ │ │ │ + subseq r4, sp, r6, ror r4 │ │ │ │ + @ instruction: 0x005b1c92 │ │ │ │ + subseq r4, sp, ip, asr #8 │ │ │ │ + subseq r1, fp, r8, ror #24 │ │ │ │ + subseq r4, sp, r8, lsr #8 │ │ │ │ + subseq r1, fp, r4, asr #24 │ │ │ │ + subseq r4, sp, lr, lsr r3 │ │ │ │ + subseq r1, fp, sl, asr fp │ │ │ │ + subseq r4, sp, ip, ror #5 │ │ │ │ + subseq r1, fp, r8, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 2f7cdc >::_M_default_append(unsigned int)@@Base+0x723d8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi r4, [r3], r4, lsl #19 │ │ │ │ addlt r4, fp, r4, lsl #21 │ │ │ │ @@ -566455,15 +566455,15 @@ │ │ │ │ adcsle r2, ip, r0, lsl #20 │ │ │ │ strbmi r9, [r0], -r8, lsl #20 │ │ │ │ @ instruction: 0xf8cd9502 │ │ │ │ andls sl, r1, #0 │ │ │ │ @ instruction: 0xf8db683a │ │ │ │ @ instruction: 0xf7ff1008 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 870ec0 │ │ │ │ + blls 870ec0 │ │ │ │ eorcc r9, r0, #8, 20 @ 0x8000 │ │ │ │ subsle r2, r3, r0, lsl #22 │ │ │ │ ldrbtmi r4, [fp], #-2892 @ 0xfffff4b4 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf8dad076 │ │ │ │ @ instruction: 0xf8df006c │ │ │ │ strbne ip, [r1, r8, lsr #2] │ │ │ │ @@ -566533,32 +566533,32 @@ │ │ │ │ svclt 0x0000ef32 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq r2, r6, r4, asr #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r2, r6, r2, asr r1 │ │ │ │ - ldrsbeq r4, [sp], #-16 │ │ │ │ - subseq r1, fp, ip, ror #19 │ │ │ │ - subseq r2, sp, r6, lsl #20 │ │ │ │ - subseq fp, ip, r0, lsr r0 │ │ │ │ - subseq r4, sp, r6, asr #3 │ │ │ │ - subseq r4, sp, r4, asr r1 │ │ │ │ - subseq r1, fp, r0, ror r9 │ │ │ │ - @ instruction: 0x005d299a │ │ │ │ - subseq sl, ip, r6, asr #31 │ │ │ │ - subseq r4, sp, r6, lsl #3 │ │ │ │ - subseq r4, sp, r0, lsr #2 │ │ │ │ - subseq r4, sp, sl, lsl r1 │ │ │ │ - ldrsbeq r4, [sp], #-6 │ │ │ │ - ldrsheq r1, [fp], #-130 @ 0xffffff7e │ │ │ │ - ldrheq r4, [sp], #-10 │ │ │ │ - ldrsbeq r1, [fp], #-134 @ 0xffffff7a │ │ │ │ - strhteq r2, [r0], #-96 @ 0xffffffa0 │ │ │ │ - mlseq r0, sl, r6, r2 │ │ │ │ + ldrsbeq r4, [sp], #-24 @ 0xffffffe8 │ │ │ │ + ldrsheq r1, [fp], #-148 @ 0xffffff6c │ │ │ │ + subseq r2, sp, lr, lsl #20 │ │ │ │ + subseq fp, ip, r8, lsr r0 │ │ │ │ + subseq r4, sp, lr, asr #3 │ │ │ │ + subseq r4, sp, ip, asr r1 │ │ │ │ + subseq r1, fp, r8, ror r9 │ │ │ │ + subseq r2, sp, r2, lsr #19 │ │ │ │ + subseq sl, ip, lr, asr #31 │ │ │ │ + subseq r4, sp, lr, lsl #3 │ │ │ │ + subseq r4, sp, r8, lsr #2 │ │ │ │ + subseq r4, sp, r2, lsr #2 │ │ │ │ + ldrsbeq r4, [sp], #-14 │ │ │ │ + ldrsheq r1, [fp], #-138 @ 0xffffff76 │ │ │ │ + subseq r4, sp, r2, asr #1 │ │ │ │ + ldrsbeq r1, [fp], #-142 @ 0xffffff72 │ │ │ │ + strhteq r2, [r0], #-104 @ 0xffffff98 │ │ │ │ + rsbeq r2, r0, r2, lsr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ bmi fecce4f4 │ │ │ │ blmi fecce514 │ │ │ │ addlt r4, fp, sl, ror r4 │ │ │ │ @@ -566727,39 +566727,39 @@ │ │ │ │ @ instruction: 0xf91ef5db │ │ │ │ @ instruction: 0xf5d4e6df │ │ │ │ svclt 0x0000edaa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq r1, r6, ip, asr #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r3, sp, r0, asr #31 │ │ │ │ - ldrsbeq r1, [fp], #-124 @ 0xffffff84 │ │ │ │ + subseq r3, sp, r8, asr #31 │ │ │ │ + subseq r1, fp, r4, ror #15 │ │ │ │ strdeq r1, [r6], #-230 @ 0xffffff1a @ │ │ │ │ - subseq r3, sp, r4, lsl pc │ │ │ │ - subseq r1, fp, r0, lsr r7 │ │ │ │ - subseq r2, sp, r6, asr #14 │ │ │ │ - subseq r3, sp, r6, ror #30 │ │ │ │ - subseq r2, sp, sl, lsl #14 │ │ │ │ - subseq r3, sp, r2, asr pc │ │ │ │ - subseq r3, sp, r8, ror #28 │ │ │ │ - subseq r1, fp, r4, lsl #13 │ │ │ │ - subseq r3, sp, sl, lsl #29 │ │ │ │ - subseq r3, sp, r4, lsr lr │ │ │ │ - subseq r1, fp, r0, asr r6 │ │ │ │ - subseq r3, sp, r8, lsl lr │ │ │ │ - subseq r1, fp, r4, lsr r6 │ │ │ │ - subseq r3, sp, lr, ror #27 │ │ │ │ - subseq r1, fp, sl, lsl #12 │ │ │ │ - ldrsbeq r3, [sp], #-210 @ 0xffffff2e │ │ │ │ - subseq r1, fp, lr, ror #11 │ │ │ │ - ldrsheq r3, [sp], #-212 @ 0xffffff2c │ │ │ │ - ldrheq r3, [sp], #-208 @ 0xffffff30 │ │ │ │ - subseq r1, fp, ip, asr #11 │ │ │ │ - subseq r3, sp, r2, lsl #27 │ │ │ │ - @ instruction: 0x005b159e │ │ │ │ + subseq r3, sp, ip, lsl pc │ │ │ │ + subseq r1, fp, r8, lsr r7 │ │ │ │ + subseq r2, sp, lr, asr #14 │ │ │ │ + subseq r3, sp, lr, ror #30 │ │ │ │ + subseq r2, sp, r2, lsl r7 │ │ │ │ + subseq r3, sp, sl, asr pc │ │ │ │ + subseq r3, sp, r0, ror lr │ │ │ │ + subseq r1, fp, ip, lsl #13 │ │ │ │ + @ instruction: 0x005d3e92 │ │ │ │ + subseq r3, sp, ip, lsr lr │ │ │ │ + subseq r1, fp, r8, asr r6 │ │ │ │ + subseq r3, sp, r0, lsr #28 │ │ │ │ + subseq r1, fp, ip, lsr r6 │ │ │ │ + ldrsheq r3, [sp], #-214 @ 0xffffff2a │ │ │ │ + subseq r1, fp, r2, lsl r6 │ │ │ │ + ldrsbeq r3, [sp], #-218 @ 0xffffff26 │ │ │ │ + ldrsheq r1, [fp], #-86 @ 0xffffffaa │ │ │ │ + ldrsheq r3, [sp], #-220 @ 0xffffff24 │ │ │ │ + ldrheq r3, [sp], #-216 @ 0xffffff28 │ │ │ │ + ldrsbeq r1, [fp], #-84 @ 0xffffffac │ │ │ │ + subseq r3, sp, sl, lsl #27 │ │ │ │ + subseq r1, fp, r6, lsr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 378280 >::_M_default_append(unsigned int)@@Base+0xf297c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x46914cf2 │ │ │ │ @ instruction: 0xb0934af2 │ │ │ │ @@ -567002,30 +567002,30 @@ │ │ │ │ ldmdami r5, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5da4478 │ │ │ │ @ instruction: 0xe7effef1 │ │ │ │ bl 217a8f0 │ │ │ │ rsbeq r1, r6, r0, lsr #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r3, sp, r8, lsr #25 │ │ │ │ - subseq r3, sp, lr, ror fp │ │ │ │ + ldrheq r3, [sp], #-192 @ 0xffffff40 │ │ │ │ + subseq r3, sp, r6, lsl #23 │ │ │ │ rsbeq r1, r6, sl, lsl #21 │ │ │ │ - subseq r3, sp, r0, lsr sl │ │ │ │ - subseq r1, fp, ip, asr #4 │ │ │ │ - subseq r3, sp, r6, lsl sl │ │ │ │ - subseq r1, fp, r2, lsr r2 │ │ │ │ + subseq r3, sp, r8, lsr sl │ │ │ │ + subseq r1, fp, r4, asr r2 │ │ │ │ + subseq r3, sp, lr, lsl sl │ │ │ │ + subseq r1, fp, sl, lsr r2 │ │ │ │ @ instruction: 0xffffe26b │ │ │ │ - subseq r3, sp, sl, ror r9 │ │ │ │ - @ instruction: 0x005b1196 │ │ │ │ - subseq r3, sp, r0, ror #18 │ │ │ │ - subseq r1, fp, ip, ror r1 │ │ │ │ - subseq r3, sp, r8, asr #18 │ │ │ │ - subseq r1, fp, r2, ror #2 │ │ │ │ - subseq r3, sp, sl, lsr #18 │ │ │ │ - subseq r1, fp, r4, asr #2 │ │ │ │ + subseq r3, sp, r2, lsl #19 │ │ │ │ + @ instruction: 0x005b119e │ │ │ │ + subseq r3, sp, r8, ror #18 │ │ │ │ + subseq r1, fp, r4, lsl #3 │ │ │ │ + subseq r3, sp, r0, asr r9 │ │ │ │ + subseq r1, fp, sl, ror #2 │ │ │ │ + subseq r3, sp, r2, lsr r9 │ │ │ │ + subseq r1, fp, ip, asr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ pkhbtmi r4, r9, r7, lsl #23 │ │ │ │ strcs r4, [r0], -r7, lsl #12 │ │ │ │ @@ -567051,15 +567051,15 @@ │ │ │ │ blmi fe2cfc64 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls 5172c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080f8 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ - blls 861230 │ │ │ │ + blls 861230 │ │ │ │ ldrtmi sl, [r8], -r9, lsl #18 │ │ │ │ blx fef0ec98 │ │ │ │ movwcs pc, #4739 @ 0x1283 @ │ │ │ │ vqrshrn.s32 d0, q1, #4 │ │ │ │ strmi pc, [r6], -r5, lsl #18 │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ ldmdavs fp!, {r2, r7, pc}^ │ │ │ │ @@ -567178,33 +567178,33 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ ldc2 5, cr15, [r4, #872] @ 0x368 │ │ │ │ @ instruction: 0xf5d4e6fc │ │ │ │ svclt 0x0000ea20 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq r1, [r6], #-114 @ 0xffffff8e @ │ │ │ │ rsbeq r1, r6, r8, lsr #15 │ │ │ │ - subseq r2, sp, r6, lsl r0 │ │ │ │ - subseq r3, sp, sl, lsl #17 │ │ │ │ - subseq r3, sp, lr, ror #14 │ │ │ │ - subseq r0, fp, sl, lsl #31 │ │ │ │ - subseq r3, sp, r4, asr r7 │ │ │ │ - subseq r0, fp, r0, ror pc │ │ │ │ - subseq r3, sp, r2, lsr r7 │ │ │ │ - subseq r0, fp, lr, asr #30 │ │ │ │ - subseq r3, sp, r6, lsl r7 │ │ │ │ - subseq r0, fp, r2, lsr pc │ │ │ │ - subseq r3, sp, r8, ror #13 │ │ │ │ - subseq r0, fp, r4, lsl #30 │ │ │ │ - subseq r3, sp, ip, asr #13 │ │ │ │ - subseq r0, fp, r8, ror #29 │ │ │ │ - subseq r3, sp, lr, ror #13 │ │ │ │ - @ instruction: 0x005d3698 │ │ │ │ - ldrheq r0, [fp], #-228 @ 0xffffff1c │ │ │ │ - subseq r3, sp, lr, ror #12 │ │ │ │ - subseq r0, fp, sl, lsl #29 │ │ │ │ + subseq r2, sp, lr, lsl r0 │ │ │ │ + @ instruction: 0x005d3892 │ │ │ │ + subseq r3, sp, r6, ror r7 │ │ │ │ + @ instruction: 0x005b0f92 │ │ │ │ + subseq r3, sp, ip, asr r7 │ │ │ │ + subseq r0, fp, r8, ror pc │ │ │ │ + subseq r3, sp, sl, lsr r7 │ │ │ │ + subseq r0, fp, r6, asr pc │ │ │ │ + subseq r3, sp, lr, lsl r7 │ │ │ │ + subseq r0, fp, sl, lsr pc │ │ │ │ + ldrsheq r3, [sp], #-96 @ 0xffffffa0 │ │ │ │ + subseq r0, fp, ip, lsl #30 │ │ │ │ + ldrsbeq r3, [sp], #-100 @ 0xffffff9c │ │ │ │ + ldrsheq r0, [fp], #-224 @ 0xffffff20 │ │ │ │ + ldrsheq r3, [sp], #-102 @ 0xffffff9a │ │ │ │ + subseq r3, sp, r0, lsr #13 │ │ │ │ + ldrheq r0, [fp], #-236 @ 0xffffff14 │ │ │ │ + subseq r3, sp, r6, ror r6 │ │ │ │ + @ instruction: 0x005b0e92 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 378974 >::_M_default_append(unsigned int)@@Base+0xf3070> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stcmi 0, cr11, [lr], #572 @ 0x23c │ │ │ │ cdp 6, 11, cr2, cr0, cr0, {0} │ │ │ │ @@ -567378,34 +567378,34 @@ │ │ │ │ @ instruction: 0xf5d4e6de │ │ │ │ svclt 0x0000e894 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ rsbeq r1, r6, sl, lsr #10 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x005d3596 │ │ │ │ - ldrheq r0, [fp], #-210 @ 0xffffff2e │ │ │ │ + @ instruction: 0x005d359e │ │ │ │ + ldrheq r0, [fp], #-218 @ 0xffffff26 │ │ │ │ rsbeq r1, r6, ip, asr #9 │ │ │ │ - subseq r3, sp, r8, lsl #10 │ │ │ │ - @ instruction: 0x005d3498 │ │ │ │ - ldrheq r0, [fp], #-196 @ 0xffffff3c │ │ │ │ - subseq r1, sp, r4, ror #25 │ │ │ │ - subseq sl, ip, r0, lsl r3 │ │ │ │ - subseq r3, sp, r4, ror #10 │ │ │ │ - subseq r3, sp, r6, lsr r4 │ │ │ │ - subseq r0, fp, r2, asr ip │ │ │ │ - subseq r3, sp, r8, asr r4 │ │ │ │ - subseq r3, sp, r4, lsl r4 │ │ │ │ - subseq r0, fp, r0, lsr ip │ │ │ │ - subseq r3, sp, lr, lsl #8 │ │ │ │ - ldrheq r3, [sp], #-58 @ 0xffffffc6 │ │ │ │ - ldrsbeq r0, [fp], #-182 @ 0xffffff4a │ │ │ │ - rsbeq r1, r0, ip, ror r9 │ │ │ │ - subseq r3, sp, r8, asr r3 │ │ │ │ - subseq r0, fp, r2, ror fp │ │ │ │ + subseq r3, sp, r0, lsl r5 │ │ │ │ + subseq r3, sp, r0, lsr #9 │ │ │ │ + ldrheq r0, [fp], #-204 @ 0xffffff34 │ │ │ │ + subseq r1, sp, ip, ror #25 │ │ │ │ + subseq sl, ip, r8, lsl r3 │ │ │ │ + subseq r3, sp, ip, ror #10 │ │ │ │ + subseq r3, sp, lr, lsr r4 │ │ │ │ + subseq r0, fp, sl, asr ip │ │ │ │ + subseq r3, sp, r0, ror #8 │ │ │ │ + subseq r3, sp, ip, lsl r4 │ │ │ │ + subseq r0, fp, r8, lsr ip │ │ │ │ + subseq r3, sp, r6, lsl r4 │ │ │ │ + subseq r3, sp, r2, asr #7 │ │ │ │ + ldrsbeq r0, [fp], #-190 @ 0xffffff42 │ │ │ │ + rsbeq r1, r0, r4, lsl #19 │ │ │ │ + subseq r3, sp, r0, ror #6 │ │ │ │ + subseq r0, fp, sl, ror fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r8], r7, lsl #1 │ │ │ │ blmi 18cf038 │ │ │ │ strbmi r4, [r0], -r4, lsl #12 │ │ │ │ @@ -567496,27 +567496,27 @@ │ │ │ │ ldmdami r2, {r0, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ blx 77b0be │ │ │ │ @ instruction: 0xf5d3e790 │ │ │ │ svclt 0x0000efa0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r1, r6, r0, lsl #4 │ │ │ │ - subseq r3, sp, r0, ror #4 │ │ │ │ - subseq r0, fp, ip, ror sl │ │ │ │ - subseq r3, sp, sl, asr #4 │ │ │ │ - subseq r0, fp, r6, ror #20 │ │ │ │ + subseq r3, sp, r8, ror #4 │ │ │ │ + subseq r0, fp, r4, lsl #21 │ │ │ │ + subseq r3, sp, r2, asr r2 │ │ │ │ + subseq r0, fp, lr, ror #20 │ │ │ │ rsbeq r1, r6, r0, lsl #3 │ │ │ │ - ldrheq r3, [sp], #-28 @ 0xffffffe4 │ │ │ │ - ldrsbeq r0, [fp], #-152 @ 0xffffff68 │ │ │ │ - subseq r3, sp, r2, lsr #3 │ │ │ │ - ldrheq r0, [fp], #-158 @ 0xffffff62 │ │ │ │ - subseq r3, sp, r8, lsl #3 │ │ │ │ - subseq r0, fp, r4, lsr #19 │ │ │ │ - subseq r3, sp, lr, ror #2 │ │ │ │ - subseq r0, fp, sl, lsl #19 │ │ │ │ + subseq r3, sp, r4, asr #3 │ │ │ │ + subseq r0, fp, r0, ror #19 │ │ │ │ + subseq r3, sp, sl, lsr #3 │ │ │ │ + subseq r0, fp, r6, asr #19 │ │ │ │ + @ instruction: 0x005d3190 │ │ │ │ + subseq r0, fp, ip, lsr #19 │ │ │ │ + subseq r3, sp, r6, ror r1 │ │ │ │ + @ instruction: 0x005b0992 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 578e58 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ addlt r4, fp, fp, ror #25 │ │ │ │ ldrmi r4, [sl], fp, ror #21 │ │ │ │ @@ -567752,22 +567752,22 @@ │ │ │ │ @ instruction: 0xf53ffa10 │ │ │ │ @ instruction: 0xf04faf3e │ │ │ │ ldr r0, [ip, -r1, lsl #22]! │ │ │ │ ... │ │ │ │ rsbeq r1, r6, r8, asr #32 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r1, r6, r8, lsl r0 │ │ │ │ - subseq r3, sp, r2, lsl r0 │ │ │ │ - subseq r0, fp, lr, lsr #16 │ │ │ │ - subseq r2, sp, r0, asr #29 │ │ │ │ - ldrsbeq r0, [fp], #-108 @ 0xffffff94 │ │ │ │ - subseq r2, sp, r4, lsl #28 │ │ │ │ - subseq r0, fp, r0, lsr #12 │ │ │ │ - subseq r2, sp, r6, ror #27 │ │ │ │ - subseq r0, fp, r2, lsl #12 │ │ │ │ + subseq r3, sp, sl, lsl r0 │ │ │ │ + subseq r0, fp, r6, lsr r8 │ │ │ │ + subseq r2, sp, r8, asr #29 │ │ │ │ + subseq r0, fp, r4, ror #13 │ │ │ │ + subseq r2, sp, ip, lsl #28 │ │ │ │ + subseq r0, fp, r8, lsr #12 │ │ │ │ + subseq r2, sp, lr, ror #27 │ │ │ │ + subseq r0, fp, sl, lsl #12 │ │ │ │ strls sl, [r0, #-2824] @ 0xfffff4f8 │ │ │ │ movwcs r9, #4865 @ 0x1301 │ │ │ │ blx fe2fa524 │ │ │ │ cmple sl, r1, lsl #16 │ │ │ │ blle ff279870 │ │ │ │ blx 679964 │ │ │ │ svcge 0x0013f53f │ │ │ │ @@ -567880,30 +567880,30 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff54f5d9 │ │ │ │ stmdbls r2, {r2, r4, fp, lr} │ │ │ │ @ instruction: 0xf5da4478 │ │ │ │ bls 2fbf9c >::_M_default_append(unsigned int)@@Base+0x76698> │ │ │ │ svclt 0x0000e53e │ │ │ │ ... │ │ │ │ - ldrsbeq r2, [sp], #-200 @ 0xffffff38 │ │ │ │ - ldrsheq r0, [fp], #-68 @ 0xffffffbc │ │ │ │ - subseq r2, sp, r8, ror ip │ │ │ │ - @ instruction: 0x005b0494 │ │ │ │ - subseq r2, sp, sl, asr ip │ │ │ │ - subseq r0, fp, r6, ror r4 │ │ │ │ - subseq r2, sp, r0, lsl ip │ │ │ │ - subseq r0, fp, ip, lsr #8 │ │ │ │ - subseq r2, sp, r0, ror #23 │ │ │ │ - ldrsheq r0, [fp], #-60 @ 0xffffffc4 │ │ │ │ - subseq r2, sp, r2, lsr #23 │ │ │ │ - ldrheq r0, [fp], #-62 @ 0xffffffc2 │ │ │ │ - subseq r2, sp, r6, lsl #23 │ │ │ │ - subseq r0, fp, r0, lsr #7 │ │ │ │ - subseq r2, sp, r4, ror #22 │ │ │ │ - subseq r0, fp, r0, lsl #7 │ │ │ │ + subseq r2, sp, r0, ror #25 │ │ │ │ + ldrsheq r0, [fp], #-76 @ 0xffffffb4 │ │ │ │ + subseq r2, sp, r0, lsl #25 │ │ │ │ + @ instruction: 0x005b049c │ │ │ │ + subseq r2, sp, r2, ror #24 │ │ │ │ + subseq r0, fp, lr, ror r4 │ │ │ │ + subseq r2, sp, r8, lsl ip │ │ │ │ + subseq r0, fp, r4, lsr r4 │ │ │ │ + subseq r2, sp, r8, ror #23 │ │ │ │ + subseq r0, fp, r4, lsl #8 │ │ │ │ + subseq r2, sp, sl, lsr #23 │ │ │ │ + subseq r0, fp, r6, asr #7 │ │ │ │ + subseq r2, sp, lr, lsl #23 │ │ │ │ + subseq r0, fp, r8, lsr #7 │ │ │ │ + subseq r2, sp, ip, ror #22 │ │ │ │ + subseq r0, fp, r8, lsl #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ bmi f810 │ │ │ │ blmi fa28 │ │ │ │ addslt r4, r3, sl, ror r4 │ │ │ │ @@ -568150,36 +568150,36 @@ │ │ │ │ ldmdami fp, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2308 @ 0xfffff6fc │ │ │ │ ldc2l 5, cr15, [r4, #868]! @ 0x364 │ │ │ │ ldrbt r9, [lr], r4, lsl #22 │ │ │ │ b 21fbae8 │ │ │ │ rsbeq r0, r6, r8, lsr sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbeq r2, [sp], #-170 @ 0xffffff56 │ │ │ │ - subseq r2, sp, lr, ror #19 │ │ │ │ + subseq r2, sp, r2, ror #21 │ │ │ │ + ldrsheq r2, [sp], #-150 @ 0xffffff6a │ │ │ │ rsbeq fp, r5, r0, ror #29 │ │ │ │ - subseq r2, sp, lr, lsr #18 │ │ │ │ - subseq r0, fp, sl, asr #2 │ │ │ │ + subseq r2, sp, r6, lsr r9 │ │ │ │ + subseq r0, fp, r2, asr r1 │ │ │ │ rsbeq r0, r6, r2, ror #16 │ │ │ │ - ldrsheq r2, [sp], #-132 @ 0xffffff7c │ │ │ │ - subseq r0, fp, r0, lsl r1 │ │ │ │ - ldrsbeq r2, [sp], #-136 @ 0xffffff78 │ │ │ │ - ldrsheq r0, [fp], #-2 │ │ │ │ - subseq r2, sp, lr, lsl #17 │ │ │ │ - subseq r0, fp, sl, lsr #1 │ │ │ │ - subseq r2, sp, ip, asr r8 │ │ │ │ - subseq r0, fp, r8, ror r0 │ │ │ │ - subseq r2, sp, r0, lsr #16 │ │ │ │ - subseq r0, fp, r2, asr #32 │ │ │ │ - subseq r2, sp, sl, ror #15 │ │ │ │ - subseq r0, fp, r6 │ │ │ │ - subseq r2, sp, sl, asr #14 │ │ │ │ - subseq pc, sl, r6, ror #30 │ │ │ │ - subseq r2, sp, lr, lsr #14 │ │ │ │ - subseq pc, sl, sl, asr #30 │ │ │ │ + ldrsheq r2, [sp], #-140 @ 0xffffff74 │ │ │ │ + subseq r0, fp, r8, lsl r1 │ │ │ │ + subseq r2, sp, r0, ror #17 │ │ │ │ + ldrsheq r0, [fp], #-10 │ │ │ │ + @ instruction: 0x005d2896 │ │ │ │ + ldrheq r0, [fp], #-2 │ │ │ │ + subseq r2, sp, r4, ror #16 │ │ │ │ + subseq r0, fp, r0, lsl #1 │ │ │ │ + subseq r2, sp, r8, lsr #16 │ │ │ │ + subseq r0, fp, sl, asr #32 │ │ │ │ + ldrsheq r2, [sp], #-114 @ 0xffffff8e │ │ │ │ + subseq r0, fp, lr │ │ │ │ + subseq r2, sp, r2, asr r7 │ │ │ │ + subseq pc, sl, lr, ror #30 │ │ │ │ + subseq r2, sp, r6, lsr r7 │ │ │ │ + subseq pc, sl, r2, asr pc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r8], r7, lsl #1 │ │ │ │ @ instruction: 0x461e4611 │ │ │ │ strmi r4, [r4], -r6, lsl #23 │ │ │ │ @@ -568315,27 +568315,27 @@ │ │ │ │ ldmdami r2, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ stc2 5, cr15, [sl], #868 @ 0x364 │ │ │ │ @ instruction: 0xf5d3e743 │ │ │ │ svclt 0x0000e936 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq r0, [r6], #-94 @ 0xffffffa2 @ │ │ │ │ - subseq r2, sp, r6, lsr #12 │ │ │ │ - subseq pc, sl, r2, asr #28 │ │ │ │ - subseq r2, sp, r0, lsl r6 │ │ │ │ - subseq pc, sl, ip, lsr #28 │ │ │ │ + subseq r2, sp, lr, lsr #12 │ │ │ │ + subseq pc, sl, sl, asr #28 │ │ │ │ + subseq r2, sp, r8, lsl r6 │ │ │ │ + subseq pc, sl, r4, lsr lr @ │ │ │ │ rsbeq r0, r6, r6, asr #10 │ │ │ │ - subseq r2, sp, r8, ror r5 │ │ │ │ - @ instruction: 0x005afd94 │ │ │ │ - subseq r2, sp, lr, asr r5 │ │ │ │ - subseq pc, sl, sl, ror sp @ │ │ │ │ - ldrheq r2, [sp], #-68 @ 0xffffffbc │ │ │ │ - ldrsbeq pc, [sl], #-192 @ 0xffffff40 @ │ │ │ │ - @ instruction: 0x005d249a │ │ │ │ - ldrheq pc, [sl], #-198 @ 0xffffff3a @ │ │ │ │ + subseq r2, sp, r0, lsl #11 │ │ │ │ + @ instruction: 0x005afd9c │ │ │ │ + subseq r2, sp, r6, ror #10 │ │ │ │ + subseq pc, sl, r2, lsl #27 │ │ │ │ + ldrheq r2, [sp], #-76 @ 0xffffffb4 │ │ │ │ + ldrsbeq pc, [sl], #-200 @ 0xffffff38 @ │ │ │ │ + subseq r2, sp, r2, lsr #9 │ │ │ │ + ldrheq pc, [sl], #-206 @ 0xffffff32 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r1], r7, lsl #1 │ │ │ │ strmi r4, [r5], -ip, ror #20 │ │ │ │ movwls r4, #13960 @ 0x3688 │ │ │ │ @@ -568415,15 +568415,15 @@ │ │ │ │ stmdavs r0, {r0, r3, r5, r6, fp, sp, lr} │ │ │ │ strls r9, [r0, -r1, lsl #12] │ │ │ │ ldc2l 1, cr15, [r0, #-908]! @ 0xfffffc74 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ stmdami r4!, {r0, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ cmppcc lr, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 87bf32 │ │ │ │ + blx 87bf32 │ │ │ │ strtmi r4, [r1], -r1, lsr #16 │ │ │ │ @ instruction: 0xf5d94478 │ │ │ │ @ instruction: 0xe7d8fbd3 │ │ │ │ vtst.8 d20, d0, d15 │ │ │ │ ldrbtmi r3, [r8], #-362 @ 0xfffffe96 │ │ │ │ @ instruction: 0xf5d9300c │ │ │ │ ldmdami sp, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -568444,27 +568444,27 @@ │ │ │ │ @ instruction: 0xf04f4812 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fec7bf92 │ │ │ │ @ instruction: 0xf5d3e7ee │ │ │ │ svclt 0x0000e834 │ │ │ │ rsbeq r0, r6, r4, ror r3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r2, sp, r0, ror #7 │ │ │ │ - subseq r2, sp, r4, ror #6 │ │ │ │ - subseq r2, sp, r8, lsr r3 │ │ │ │ - subseq pc, sl, r4, asr fp @ │ │ │ │ + subseq r2, sp, r8, ror #7 │ │ │ │ + subseq r2, sp, ip, ror #6 │ │ │ │ + subseq r2, sp, r0, asr #6 │ │ │ │ + subseq pc, sl, ip, asr fp @ │ │ │ │ rsbeq r0, r6, lr, ror #4 │ │ │ │ - subseq r2, sp, ip, ror #5 │ │ │ │ - subseq pc, sl, r8, lsl #22 │ │ │ │ - ldrsbeq r2, [sp], #-34 @ 0xffffffde │ │ │ │ - subseq pc, sl, lr, ror #21 │ │ │ │ - ldrheq r2, [sp], #-40 @ 0xffffffd8 │ │ │ │ - ldrsbeq pc, [sl], #-162 @ 0xffffff5e @ │ │ │ │ - @ instruction: 0x005d2298 │ │ │ │ - ldrheq pc, [sl], #-162 @ 0xffffff5e @ │ │ │ │ + ldrsheq r2, [sp], #-36 @ 0xffffffdc │ │ │ │ + subseq pc, sl, r0, lsl fp @ │ │ │ │ + ldrsbeq r2, [sp], #-42 @ 0xffffffd6 │ │ │ │ + ldrsheq pc, [sl], #-166 @ 0xffffff5a @ │ │ │ │ + subseq r2, sp, r0, asr #5 │ │ │ │ + ldrsbeq pc, [sl], #-170 @ 0xffffff56 @ │ │ │ │ + subseq r2, sp, r0, lsr #5 │ │ │ │ + ldrheq pc, [sl], #-170 @ 0xffffff56 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ ldrpl pc, [r8, #-2271] @ 0xfffff721 │ │ │ │ @ instruction: 0xf8dfb097 │ │ │ │ @ instruction: 0x46984518 │ │ │ │ @@ -568791,34 +568791,34 @@ │ │ │ │ ldmdami r9, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2310 @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8f2f5d9 │ │ │ │ ldr r9, [r1, #2566] @ 0xa06 │ │ │ │ rsbeq r0, r6, r0, ror r1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r0, r6, r4, lsr r1 │ │ │ │ - ldrsbeq r2, [sp], #-8 │ │ │ │ - ldrsheq pc, [sl], #-132 @ 0xffffff7c @ │ │ │ │ - ldrheq r2, [sp], #-10 │ │ │ │ - ldrsbeq pc, [sl], #-134 @ 0xffffff7a @ │ │ │ │ - @ instruction: 0x005d209c │ │ │ │ - ldrheq pc, [sl], #-136 @ 0xffffff78 @ │ │ │ │ - subseq r1, sp, ip, lsr #31 │ │ │ │ - subseq pc, sl, r6, asr #15 │ │ │ │ - subseq r1, sp, r2, lsl #30 │ │ │ │ - subseq pc, sl, ip, lsl r7 @ │ │ │ │ - subseq r1, sp, r4, ror #29 │ │ │ │ - subseq pc, sl, r0, lsl #14 │ │ │ │ - ldrheq r1, [sp], #-224 @ 0xffffff20 │ │ │ │ - subseq pc, sl, sl, asr #13 │ │ │ │ - subseq r1, sp, sl, ror #26 │ │ │ │ - subseq pc, sl, r6, lsl #11 │ │ │ │ - subseq r1, sp, r8, asr #26 │ │ │ │ - subseq pc, sl, r4, ror #10 │ │ │ │ - subseq r1, sp, sl, lsr #26 │ │ │ │ - subseq pc, sl, r6, asr #10 │ │ │ │ + subseq r2, sp, r0, ror #1 │ │ │ │ + ldrsheq pc, [sl], #-140 @ 0xffffff74 @ │ │ │ │ + subseq r2, sp, r2, asr #1 │ │ │ │ + ldrsbeq pc, [sl], #-142 @ 0xffffff72 @ │ │ │ │ + subseq r2, sp, r4, lsr #1 │ │ │ │ + subseq pc, sl, r0, asr #17 │ │ │ │ + ldrheq r1, [sp], #-244 @ 0xffffff0c │ │ │ │ + subseq pc, sl, lr, asr #15 │ │ │ │ + subseq r1, sp, sl, lsl #30 │ │ │ │ + subseq pc, sl, r4, lsr #14 │ │ │ │ + subseq r1, sp, ip, ror #29 │ │ │ │ + subseq pc, sl, r8, lsl #14 │ │ │ │ + ldrheq r1, [sp], #-232 @ 0xffffff18 │ │ │ │ + ldrsbeq pc, [sl], #-98 @ 0xffffff9e @ │ │ │ │ + subseq r1, sp, r2, ror sp │ │ │ │ + subseq pc, sl, lr, lsl #11 │ │ │ │ + subseq r1, sp, r0, asr sp │ │ │ │ + subseq pc, sl, ip, ror #10 │ │ │ │ + subseq r1, sp, r2, lsr sp │ │ │ │ + subseq pc, sl, lr, asr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, sl, asr #25 │ │ │ │ ldrbtmi r4, [ip], #-2762 @ 0xfffff536 │ │ │ │ @ instruction: 0xb714e9dd │ │ │ │ @@ -569021,32 +569021,32 @@ │ │ │ │ @ instruction: 0xf04f4817 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff26f5d8 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ rsbeq pc, r5, lr, ror #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strhteq pc, [r5], #-186 @ 0xffffff46 @ │ │ │ │ - subseq r1, sp, r4, asr ip │ │ │ │ - subseq r1, sp, lr, asr #22 │ │ │ │ - subseq r1, sp, ip, ror #20 │ │ │ │ - subseq pc, sl, r8, lsl #5 │ │ │ │ - subseq r1, sp, lr, asr #20 │ │ │ │ - subseq pc, sl, sl, ror #4 │ │ │ │ - subseq r1, sp, r0, lsr sl │ │ │ │ - subseq pc, sl, ip, asr #4 │ │ │ │ - subseq r1, sp, lr, lsl #20 │ │ │ │ - subseq pc, sl, r8, lsr #4 │ │ │ │ - subseq r1, sp, ip, ror #19 │ │ │ │ - subseq pc, sl, r8, lsl #4 │ │ │ │ - subseq r1, sp, ip, asr #19 │ │ │ │ - subseq pc, sl, r6, ror #3 │ │ │ │ - ldrheq r1, [sp], #-144 @ 0xffffff70 │ │ │ │ - subseq pc, sl, sl, asr #3 │ │ │ │ - @ instruction: 0x005d1994 │ │ │ │ - subseq pc, sl, lr, lsr #3 │ │ │ │ + subseq r1, sp, ip, asr ip │ │ │ │ + subseq r1, sp, r6, asr fp │ │ │ │ + subseq r1, sp, r4, ror sl │ │ │ │ + @ instruction: 0x005af290 │ │ │ │ + subseq r1, sp, r6, asr sl │ │ │ │ + subseq pc, sl, r2, ror r2 @ │ │ │ │ + subseq r1, sp, r8, lsr sl │ │ │ │ + subseq pc, sl, r4, asr r2 @ │ │ │ │ + subseq r1, sp, r6, lsl sl │ │ │ │ + subseq pc, sl, r0, lsr r2 @ │ │ │ │ + ldrsheq r1, [sp], #-148 @ 0xffffff6c │ │ │ │ + subseq pc, sl, r0, lsl r2 @ │ │ │ │ + ldrsbeq r1, [sp], #-148 @ 0xffffff6c │ │ │ │ + subseq pc, sl, lr, ror #3 │ │ │ │ + ldrheq r1, [sp], #-152 @ 0xffffff68 │ │ │ │ + ldrsbeq pc, [sl], #-18 @ 0xffffffee @ │ │ │ │ + @ instruction: 0x005d199c │ │ │ │ + ldrheq pc, [sl], #-22 @ 0xffffffea @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r5], -r7, lsl #1 │ │ │ │ @ instruction: 0x46074698 │ │ │ │ tstcs r1, #3620864 @ 0x374000 │ │ │ │ @@ -569108,22 +569108,22 @@ │ │ │ │ adcle r2, r3, r1, lsl #16 │ │ │ │ @ instruction: 0x21a1480b │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ ldc2 5, cr15, [r6, #864]! @ 0x360 │ │ │ │ strtmi r4, [r1], -r9, lsl #16 │ │ │ │ @ instruction: 0xf5d84478 │ │ │ │ @ instruction: 0xe7c5fe71 │ │ │ │ - @ instruction: 0x005d189a │ │ │ │ - ldrheq pc, [sl], #-6 @ │ │ │ │ - subseq r1, sp, r2, lsl #17 │ │ │ │ - @ instruction: 0x005af09e │ │ │ │ - subseq r1, sp, r0, asr r8 │ │ │ │ - subseq pc, sl, ip, rrx │ │ │ │ - subseq r1, sp, r8, lsr #16 │ │ │ │ - subseq pc, sl, r4, asr #32 │ │ │ │ + subseq r1, sp, r2, lsr #17 │ │ │ │ + ldrheq pc, [sl], #-14 @ │ │ │ │ + subseq r1, sp, sl, lsl #17 │ │ │ │ + subseq pc, sl, r6, lsr #1 │ │ │ │ + subseq r1, sp, r8, asr r8 │ │ │ │ + subseq pc, sl, r4, ror r0 @ │ │ │ │ + subseq r1, sp, r0, lsr r8 │ │ │ │ + subseq pc, sl, ip, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r4, pc, r2, lsl #27 │ │ │ │ ldrbtmi r4, [sp], #-3202 @ 0xfffff37e │ │ │ │ @ instruction: 0xf8dd9f1a │ │ │ │ @@ -569254,26 +569254,26 @@ │ │ │ │ ldrbtmi r9, [r8], #-2310 @ 0xfffff6fa │ │ │ │ ldc2l 5, cr15, [r6, #-864] @ 0xfffffca0 │ │ │ │ ldr r9, [r4, -r6, lsl #22] │ │ │ │ stmib r0!, {r1, r4, r6, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ rsbeq pc, r5, sl, lsr #14 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq pc, [r5], #-106 @ 0xffffff96 @ │ │ │ │ - subseq r1, sp, ip, lsr #14 │ │ │ │ - subseq lr, sl, r8, asr #30 │ │ │ │ - ldrheq r1, [sp], #-108 @ 0xffffff94 │ │ │ │ - ldrsbeq lr, [sl], #-232 @ 0xffffff18 │ │ │ │ - subseq r1, sp, r8, lsl #13 │ │ │ │ - subseq lr, sl, r4, lsr #29 │ │ │ │ - subseq r1, sp, ip, ror #12 │ │ │ │ - subseq lr, sl, r8, lsl #29 │ │ │ │ - subseq r1, sp, r0, lsl r6 │ │ │ │ - subseq lr, sl, ip, lsr #28 │ │ │ │ - ldrsheq r1, [sp], #-82 @ 0xffffffae │ │ │ │ - subseq lr, sl, lr, lsl #28 │ │ │ │ + subseq r1, sp, r4, lsr r7 │ │ │ │ + subseq lr, sl, r0, asr pc │ │ │ │ + subseq r1, sp, r4, asr #13 │ │ │ │ + subseq lr, sl, r0, ror #29 │ │ │ │ + @ instruction: 0x005d1690 │ │ │ │ + subseq lr, sl, ip, lsr #29 │ │ │ │ + subseq r1, sp, r4, ror r6 │ │ │ │ + @ instruction: 0x005aee90 │ │ │ │ + subseq r1, sp, r8, lsl r6 │ │ │ │ + subseq lr, sl, r4, lsr lr │ │ │ │ + ldrsheq r1, [sp], #-90 @ 0xffffffa6 │ │ │ │ + subseq lr, sl, r6, lsl lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stcmi 0, cr11, [lr, #560] @ 0x230 │ │ │ │ ldrbtmi r4, [sp], #-2446 @ 0xfffff672 │ │ │ │ mrcls 12, 0, r9, cr6, cr5, {0} │ │ │ │ @@ -569416,28 +569416,28 @@ │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ ldc2 5, cr15, [r2], {216} @ 0xd8 │ │ │ │ ldrbt r9, [ip], r7, lsl #22 │ │ │ │ ldm ip, {r1, r4, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r5], #-66 @ 0xffffffbe @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq pc, r5, r2, lsr #9 │ │ │ │ - ldrsbeq r1, [sp], #-78 @ 0xffffffb2 │ │ │ │ - ldrsheq lr, [sl], #-202 @ 0xffffff36 │ │ │ │ - subseq r1, sp, r8, lsl #9 │ │ │ │ - subseq lr, sl, r4, lsr #25 │ │ │ │ - subseq r1, sp, ip, lsr r4 │ │ │ │ - subseq lr, sl, r8, asr ip │ │ │ │ - subseq r1, sp, r6, ror #7 │ │ │ │ - subseq lr, sl, r2, lsl #24 │ │ │ │ - subseq r1, sp, r8, asr #7 │ │ │ │ - subseq lr, sl, r4, ror #23 │ │ │ │ - subseq r1, sp, r6, lsr #7 │ │ │ │ - subseq lr, sl, r2, asr #23 │ │ │ │ - subseq r1, sp, sl, ror #6 │ │ │ │ - subseq lr, sl, r6, lsl #23 │ │ │ │ + subseq r1, sp, r6, ror #9 │ │ │ │ + subseq lr, sl, r2, lsl #26 │ │ │ │ + @ instruction: 0x005d1490 │ │ │ │ + subseq lr, sl, ip, lsr #25 │ │ │ │ + subseq r1, sp, r4, asr #8 │ │ │ │ + subseq lr, sl, r0, ror #24 │ │ │ │ + subseq r1, sp, lr, ror #7 │ │ │ │ + subseq lr, sl, sl, lsl #24 │ │ │ │ + ldrsbeq r1, [sp], #-48 @ 0xffffffd0 │ │ │ │ + subseq lr, sl, ip, ror #23 │ │ │ │ + subseq r1, sp, lr, lsr #7 │ │ │ │ + subseq lr, sl, sl, asr #23 │ │ │ │ + subseq r1, sp, r2, ror r3 │ │ │ │ + subseq lr, sl, lr, lsl #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed969ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fec436d4 │ │ │ │ blmi fec6b9dc │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -569603,59 +569603,59 @@ │ │ │ │ svc 0x002cf5d1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ rsbeq pc, r5, r2, asr #4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsheq r1, [sp], #-42 @ 0xffffffd6 │ │ │ │ + subseq r1, sp, r2, lsl #6 │ │ │ │ @ instruction: 0xffffcc8d │ │ │ │ @ instruction: 0xfffffacb │ │ │ │ - subseq r1, sp, r2, ror #7 │ │ │ │ - subseq r4, fp, r8, asr #5 │ │ │ │ - subseq r1, sp, r6, lsl #8 │ │ │ │ - subseq r1, sp, ip, asr r4 │ │ │ │ - subseq r1, sp, r6, ror r2 │ │ │ │ - @ instruction: 0x005aea92 │ │ │ │ - rsbeq pc, r5, ip, lsr #3 │ │ │ │ - subseq r1, sp, r2, asr #4 │ │ │ │ - subseq lr, sl, lr, asr sl │ │ │ │ - subseq r1, sp, sl, lsl #8 │ │ │ │ - subseq r1, sp, r4, ror #8 │ │ │ │ + subseq r1, sp, sl, ror #7 │ │ │ │ + ldrsbeq r4, [fp], #-32 @ 0xffffffe0 │ │ │ │ + subseq r1, sp, lr, lsl #8 │ │ │ │ subseq r1, sp, r4, ror #8 │ │ │ │ - subseq r1, sp, r2, lsr #9 │ │ │ │ - ldrsbeq r1, [sp], #-30 @ 0xffffffe2 │ │ │ │ - ldrsheq lr, [sl], #-154 @ 0xffffff66 │ │ │ │ - subseq r1, sp, r4, asr #3 │ │ │ │ - subseq lr, sl, r0, ror #19 │ │ │ │ - subseq r1, sp, r4, ror #8 │ │ │ │ - @ instruction: 0x005d1492 │ │ │ │ - @ instruction: 0x005d1490 │ │ │ │ - ldrheq r1, [sp], #-78 @ 0xffffffb2 │ │ │ │ - subseq r1, sp, sl, ror #2 │ │ │ │ - subseq lr, sl, r6, lsl #19 │ │ │ │ - subseq r1, sp, r0, asr r1 │ │ │ │ - subseq lr, sl, ip, ror #18 │ │ │ │ - subseq r1, sp, r8, lsl #9 │ │ │ │ + subseq r1, sp, lr, ror r2 │ │ │ │ + @ instruction: 0x005aea9a │ │ │ │ + rsbeq pc, r5, ip, lsr #3 │ │ │ │ + subseq r1, sp, sl, asr #4 │ │ │ │ + subseq lr, sl, r6, ror #20 │ │ │ │ + subseq r1, sp, r2, lsl r4 │ │ │ │ + subseq r1, sp, ip, ror #8 │ │ │ │ + subseq r1, sp, ip, ror #8 │ │ │ │ + subseq r1, sp, sl, lsr #9 │ │ │ │ + subseq r1, sp, r6, ror #3 │ │ │ │ + subseq lr, sl, r2, lsl #20 │ │ │ │ + subseq r1, sp, ip, asr #3 │ │ │ │ + subseq lr, sl, r8, ror #19 │ │ │ │ + subseq r1, sp, ip, ror #8 │ │ │ │ + @ instruction: 0x005d149a │ │ │ │ + @ instruction: 0x005d1498 │ │ │ │ subseq r1, sp, r6, asr #9 │ │ │ │ - subseq r1, sp, r6, lsl r1 │ │ │ │ - subseq lr, sl, r2, lsr r9 │ │ │ │ - subseq r1, sp, r8, lsr #9 │ │ │ │ - ldrsbeq r1, [sp], #-74 @ 0xffffffb6 │ │ │ │ + subseq r1, sp, r2, ror r1 │ │ │ │ + subseq lr, sl, lr, lsl #19 │ │ │ │ + subseq r1, sp, r8, asr r1 │ │ │ │ + subseq lr, sl, r4, ror r9 │ │ │ │ + @ instruction: 0x005d1490 │ │ │ │ + subseq r1, sp, lr, asr #9 │ │ │ │ + subseq r1, sp, lr, lsl r1 │ │ │ │ + subseq lr, sl, sl, lsr r9 │ │ │ │ + ldrheq r1, [sp], #-64 @ 0xffffffc0 │ │ │ │ + subseq r1, sp, r2, ror #9 │ │ │ │ andeq r0, r0, r9, lsr r1 │ │ │ │ @ instruction: 0xffffbf57 │ │ │ │ @ instruction: 0xffffc563 │ │ │ │ @ instruction: 0xffffc9fb │ │ │ │ @ instruction: 0xffffd0ab │ │ │ │ @ instruction: 0xffffce27 │ │ │ │ @ instruction: 0xffffb8e3 │ │ │ │ - subseq r1, sp, r4, lsr #1 │ │ │ │ - ldrheq lr, [sl], #-142 @ 0xffffff72 │ │ │ │ - subseq r1, sp, r8, lsl #1 │ │ │ │ - subseq lr, sl, r4, lsr #17 │ │ │ │ + subseq r1, sp, ip, lsr #1 │ │ │ │ + subseq lr, sl, r6, asr #17 │ │ │ │ + @ instruction: 0x005d1090 │ │ │ │ + subseq lr, sl, ip, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed96d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 2, pc, cr0, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -569665,16 +569665,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf95ef5d8 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5d84478 │ │ │ │ blls 2be3b0 >::_M_default_append(unsigned int)@@Base+0x38aac> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r0, sp, r8, ror pc │ │ │ │ - @ instruction: 0x005ae794 │ │ │ │ + subseq r0, sp, r0, lsl #31 │ │ │ │ + @ instruction: 0x005ae79c │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed96d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi fe2c3a8c │ │ │ │ blmi fe2ebd94 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -569803,50 +569803,50 @@ │ │ │ │ stmdami r9!, {r0, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5d84478 │ │ │ │ strb pc, [r8, -r7, lsl #18] @ │ │ │ │ ldc 5, cr15, [r2, #836] @ 0x344 │ │ │ │ rsbeq lr, r5, sl, lsl #29 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r0, sp, r2, asr #30 │ │ │ │ + subseq r0, sp, sl, asr #30 │ │ │ │ @ instruction: 0xffffc8d3 │ │ │ │ @ instruction: 0xfffff96b │ │ │ │ - ldrsheq r1, [sp], #-40 @ 0xffffffd8 │ │ │ │ - subseq r1, sp, r2, lsr r3 │ │ │ │ - subseq r1, sp, r4, lsr #6 │ │ │ │ - subseq r1, sp, sl, ror #6 │ │ │ │ - subseq r0, sp, r0, asr #29 │ │ │ │ - ldrsbeq lr, [sl], #-108 @ 0xffffff94 │ │ │ │ + subseq r1, sp, r0, lsl #6 │ │ │ │ + subseq r1, sp, sl, lsr r3 │ │ │ │ + subseq r1, sp, ip, lsr #6 │ │ │ │ + subseq r1, sp, r2, ror r3 │ │ │ │ + subseq r0, sp, r8, asr #29 │ │ │ │ + subseq lr, sl, r4, ror #13 │ │ │ │ strdeq lr, [r5], #-214 @ 0xffffff2a @ │ │ │ │ - subseq r0, sp, ip, lsl #29 │ │ │ │ - subseq lr, sl, r8, lsr #13 │ │ │ │ - subseq r1, sp, lr, lsr #2 │ │ │ │ - subseq r1, sp, r8, lsl r3 │ │ │ │ + @ instruction: 0x005d0e94 │ │ │ │ + ldrheq lr, [sl], #-96 @ 0xffffffa0 │ │ │ │ + subseq r1, sp, r6, lsr r1 │ │ │ │ + subseq r1, sp, r0, lsr #6 │ │ │ │ + subseq r1, sp, lr, asr r1 │ │ │ │ + subseq r1, sp, ip, lsl r3 │ │ │ │ + subseq r0, sp, r8, lsr lr │ │ │ │ + subseq lr, sl, r4, asr r6 │ │ │ │ + subseq r0, sp, lr, lsl lr │ │ │ │ + subseq lr, sl, sl, lsr r6 │ │ │ │ subseq r1, sp, r6, asr r1 │ │ │ │ - subseq r1, sp, r4, lsl r3 │ │ │ │ - subseq r0, sp, r0, lsr lr │ │ │ │ - subseq lr, sl, ip, asr #12 │ │ │ │ - subseq r0, sp, r6, lsl lr │ │ │ │ - subseq lr, sl, r2, lsr r6 │ │ │ │ - subseq r1, sp, lr, asr #2 │ │ │ │ - ldrsbeq r1, [sp], #-44 @ 0xffffffd4 │ │ │ │ - subseq r1, sp, r8, lsl #3 │ │ │ │ - ldrsbeq r1, [sp], #-38 @ 0xffffffda │ │ │ │ + subseq r1, sp, r4, ror #5 │ │ │ │ + @ instruction: 0x005d1190 │ │ │ │ + ldrsbeq r1, [sp], #-46 @ 0xffffffd2 │ │ │ │ @ instruction: 0xffffbc3d │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ @ instruction: 0xffffc6e1 │ │ │ │ @ instruction: 0xffffd4e1 │ │ │ │ @ instruction: 0xffffd7a5 │ │ │ │ @ instruction: 0xffffb571 │ │ │ │ - subseq r0, sp, lr, lsl #27 │ │ │ │ - subseq lr, sl, sl, lsr #11 │ │ │ │ - subseq r0, sp, r4, ror sp │ │ │ │ - @ instruction: 0x005ae590 │ │ │ │ - subseq r0, sp, r6, asr sp │ │ │ │ - subseq lr, sl, r0, ror r5 │ │ │ │ + @ instruction: 0x005d0d96 │ │ │ │ + ldrheq lr, [sl], #-82 @ 0xffffffae │ │ │ │ + subseq r0, sp, ip, ror sp │ │ │ │ + @ instruction: 0x005ae598 │ │ │ │ + subseq r0, sp, lr, asr sp │ │ │ │ + subseq lr, sl, r8, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed97014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 4, pc, cr14, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -569856,16 +569856,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffe0f5d7 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5d84478 │ │ │ │ blls 2be0b4 >::_M_default_append(unsigned int)@@Base+0x387b0> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r0, sp, ip, ror ip │ │ │ │ - @ instruction: 0x005ae498 │ │ │ │ + subseq r0, sp, r4, lsl #25 │ │ │ │ + subseq lr, sl, r0, lsr #9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ bmi 15118b0 │ │ │ │ blmi 15116ec │ │ │ │ addslt r4, r8, sl, ror r4 │ │ │ │ @@ -569940,23 +569940,23 @@ │ │ │ │ stmdami lr, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xfff6f5d7 │ │ │ │ @ instruction: 0xf5d1e78f │ │ │ │ svclt 0x0000ec82 │ │ │ │ rsbeq lr, r5, ip, lsl #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r0, sp, r0, lsl ip │ │ │ │ - subseq lr, sl, ip, lsr #8 │ │ │ │ + subseq r0, sp, r8, lsl ip │ │ │ │ + subseq lr, sl, r4, lsr r4 │ │ │ │ rsbeq lr, r5, r6, asr #22 │ │ │ │ - subseq r0, sp, r6, ror #22 │ │ │ │ - subseq lr, sl, r2, lsl #7 │ │ │ │ - subseq r0, sp, lr, asr #22 │ │ │ │ - subseq lr, sl, sl, ror #6 │ │ │ │ - subseq r0, sp, r2, lsr fp │ │ │ │ - subseq lr, sl, lr, asr #6 │ │ │ │ + subseq r0, sp, lr, ror #22 │ │ │ │ + subseq lr, sl, sl, lsl #7 │ │ │ │ + subseq r0, sp, r6, asr fp │ │ │ │ + subseq lr, sl, r2, ror r3 │ │ │ │ + subseq r0, sp, sl, lsr fp │ │ │ │ + subseq lr, sl, r6, asr r3 │ │ │ │ andcs r2, r1, r0, lsl #4 │ │ │ │ @ instruction: 0x4770601a │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r8, ip, asr r9 │ │ │ │ @@ -570050,23 +570050,23 @@ │ │ │ │ stmdami lr, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5d74478 │ │ │ │ bfi pc, r9, (invalid: 30:21) @ │ │ │ │ bl feb7d894 │ │ │ │ rsbeq lr, r5, r8, lsl sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrheq r0, [sp], #-252 @ 0xffffff04 │ │ │ │ - subseq r0, sp, ip, lsr pc │ │ │ │ - subseq lr, sl, r8, lsl r2 │ │ │ │ - subseq r0, sp, r2, ror #29 │ │ │ │ + subseq r0, sp, r4, asr #31 │ │ │ │ + subseq r0, sp, r4, asr #30 │ │ │ │ + subseq lr, sl, r0, lsr #4 │ │ │ │ + subseq r0, sp, sl, ror #29 │ │ │ │ rsbeq lr, r5, r0, lsl #18 │ │ │ │ - ldrsbeq r0, [sp], #-230 @ 0xffffff1a │ │ │ │ - ldrheq lr, [sl], #-18 @ 0xffffffee │ │ │ │ - ldrheq r0, [sp], #-234 @ 0xffffff16 │ │ │ │ - @ instruction: 0x005ae194 │ │ │ │ + ldrsbeq r0, [sp], #-238 @ 0xffffff12 │ │ │ │ + ldrheq lr, [sl], #-26 @ 0xffffffe6 │ │ │ │ + subseq r0, sp, r2, asr #29 │ │ │ │ + @ instruction: 0x005ae19c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed97384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwls r9, #6920 @ 0x1b08 │ │ │ │ stmdavs r1, {r0, r1, r2, sl, fp, ip, pc}^ │ │ │ │ ldmdavs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @@ -570079,16 +570079,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5d7300c │ │ │ │ stmdami r5, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ mrc2 5, 6, pc, cr12, cr7, {6} │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - subseq r0, sp, lr, lsr lr │ │ │ │ - subseq lr, sl, sl, lsl r1 │ │ │ │ + subseq r0, sp, r6, asr #28 │ │ │ │ + subseq lr, sl, r2, lsr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 37b694 >::_M_default_append(unsigned int)@@Base+0xf5d90> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ addslt r4, r9, lr, ror #19 │ │ │ │ ldrbtmi r4, [r9], #-3054 @ 0xfffff412 │ │ │ │ @@ -570327,23 +570327,23 @@ │ │ │ │ svclt 0x0000e74f │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq lr, r5, lr, lsl #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x005d0d90 │ │ │ │ - ldrsbeq r0, [sp], #-180 @ 0xffffff4c │ │ │ │ + @ instruction: 0x005d0d98 │ │ │ │ + ldrsbeq r0, [sp], #-188 @ 0xffffff44 │ │ │ │ rsbeq lr, r5, r6, asr #11 │ │ │ │ - subseq r0, sp, r0, asr #22 │ │ │ │ - subseq sp, sl, ip, lsl lr │ │ │ │ - subseq r0, sp, r6, lsl #12 │ │ │ │ - subseq r0, sp, r8, lsl fp │ │ │ │ - subseq r0, sp, r4, ror sl │ │ │ │ - subseq sp, sl, r0, asr sp │ │ │ │ + subseq r0, sp, r8, asr #22 │ │ │ │ + subseq sp, sl, r4, lsr #28 │ │ │ │ + subseq r0, sp, lr, lsl #12 │ │ │ │ + subseq r0, sp, r0, lsr #22 │ │ │ │ + subseq r0, sp, ip, ror sl │ │ │ │ + subseq sp, sl, r8, asr sp │ │ │ │ ldrbtmi r4, [fp], #-2894 @ 0xfffff4b2 │ │ │ │ @ instruction: 0xf018e786 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ str sl, [r7, -sp, lsr #28]! │ │ │ │ strb r2, [sl], r0, lsl #6 │ │ │ │ vhadd.s8 d25, d0, d9 │ │ │ │ stmdami r9, {r0, r1, r2, r4, r6, r8, sp}^ │ │ │ │ @@ -570415,35 +570415,35 @@ │ │ │ │ ldrbtmi r4, [r8], #-1617 @ 0xfffff9af │ │ │ │ @ instruction: 0xf5d7300c │ │ │ │ ldmdami r8, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5d74478 │ │ │ │ @ instruction: 0xe7e2fc3b │ │ │ │ stmia r6, {r0, r4, r6, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - subseq lr, ip, sl, asr sp │ │ │ │ - subseq r0, sp, r4, lsl #20 │ │ │ │ - subseq sp, sl, r0, ror #25 │ │ │ │ - subseq r0, sp, r6, ror #19 │ │ │ │ - subseq sp, sl, r2, asr #25 │ │ │ │ - subseq r0, sp, r8, asr #19 │ │ │ │ - subseq sp, sl, r4, lsr #25 │ │ │ │ - subseq r0, sp, sl, lsr #19 │ │ │ │ - subseq sp, sl, r6, lsl #25 │ │ │ │ - subseq r0, sp, ip, lsl #19 │ │ │ │ - subseq sp, sl, r8, ror #24 │ │ │ │ - subseq r0, sp, lr, ror #18 │ │ │ │ - subseq sp, sl, sl, asr #24 │ │ │ │ - subseq r0, sp, r0, asr r9 │ │ │ │ - subseq sp, sl, ip, lsr #24 │ │ │ │ - subseq r0, sp, r6, lsr r9 │ │ │ │ - subseq sp, sl, r0, lsl ip │ │ │ │ - subseq r0, sp, r8, lsl r9 │ │ │ │ - ldrsheq sp, [sl], #-178 @ 0xffffff4e │ │ │ │ - ldrsheq r0, [sp], #-142 @ 0xffffff72 │ │ │ │ - ldrsbeq sp, [sl], #-184 @ 0xffffff48 │ │ │ │ + subseq lr, ip, r2, ror #26 │ │ │ │ + subseq r0, sp, ip, lsl #20 │ │ │ │ + subseq sp, sl, r8, ror #25 │ │ │ │ + subseq r0, sp, lr, ror #19 │ │ │ │ + subseq sp, sl, sl, asr #25 │ │ │ │ + ldrsbeq r0, [sp], #-144 @ 0xffffff70 │ │ │ │ + subseq sp, sl, ip, lsr #25 │ │ │ │ + ldrheq r0, [sp], #-146 @ 0xffffff6e │ │ │ │ + subseq sp, sl, lr, lsl #25 │ │ │ │ + @ instruction: 0x005d0994 │ │ │ │ + subseq sp, sl, r0, ror ip │ │ │ │ + subseq r0, sp, r6, ror r9 │ │ │ │ + subseq sp, sl, r2, asr ip │ │ │ │ + subseq r0, sp, r8, asr r9 │ │ │ │ + subseq sp, sl, r4, lsr ip │ │ │ │ + subseq r0, sp, lr, lsr r9 │ │ │ │ + subseq sp, sl, r8, lsl ip │ │ │ │ + subseq r0, sp, r0, lsr #18 │ │ │ │ + ldrsheq sp, [sl], #-186 @ 0xffffff46 │ │ │ │ + subseq r0, sp, r6, lsl #18 │ │ │ │ + subseq sp, sl, r0, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 47bc20 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0x461f4af7 │ │ │ │ @ instruction: 0xb09d4bf7 │ │ │ │ @@ -570691,22 +570691,22 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq lr, r5, r0, lsl #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r0, sp, r4, asr #16 │ │ │ │ - ldrsbeq r0, [sp], #-106 @ 0xffffff96 │ │ │ │ - ldrheq sp, [sl], #-150 @ 0xffffff6a │ │ │ │ + subseq r0, sp, ip, asr #16 │ │ │ │ + subseq r0, sp, r2, ror #13 │ │ │ │ + ldrheq sp, [sl], #-158 @ 0xffffff62 │ │ │ │ ldrdeq lr, [r5], #-0 @ │ │ │ │ - subseq r0, sp, r8, lsl #12 │ │ │ │ - subseq sp, sl, r4, ror #17 │ │ │ │ - subseq r0, sp, r4, asr #9 │ │ │ │ - subseq sp, sl, r0, lsr #15 │ │ │ │ + subseq r0, sp, r0, lsl r6 │ │ │ │ + subseq sp, sl, ip, ror #17 │ │ │ │ + subseq r0, sp, ip, asr #9 │ │ │ │ + subseq sp, sl, r8, lsr #15 │ │ │ │ vst2.32 {d20-d21}, [pc :256], sl │ │ │ │ ldrbtmi r7, [r8], #-479 @ 0xfffffe21 │ │ │ │ @ instruction: 0xf5d7300c │ │ │ │ ldmmi r8!, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf9f4f5d7 │ │ │ │ ldmmi r6!, {r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @@ -570886,44 +570886,44 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xffd4f5d6 │ │ │ │ @ instruction: 0xf04f4821 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf88ef5d7 │ │ │ │ @ instruction: 0xf5d0e562 │ │ │ │ svclt 0x0000ed1a │ │ │ │ - subseq r0, sp, lr, ror #8 │ │ │ │ - subseq sp, sl, sl, asr #14 │ │ │ │ - subseq r0, sp, r4, asr r4 │ │ │ │ - subseq sp, sl, r0, lsr r7 │ │ │ │ - subseq r0, sp, r4, lsl r4 │ │ │ │ - ldrsheq lr, [ip], #-102 @ 0xffffff9a │ │ │ │ - subseq r6, ip, ip, lsl sp │ │ │ │ - subseq r0, sp, lr, asr #7 │ │ │ │ - subseq pc, ip, r2, lsr #28 │ │ │ │ - subseq r0, sp, r0, lsr #6 │ │ │ │ - ldrsheq sp, [sl], #-92 @ 0xffffffa4 │ │ │ │ - subseq r0, sp, r0, ror #5 │ │ │ │ - subseq r0, sp, r2, lsr #5 │ │ │ │ - subseq sp, sl, lr, ror r5 │ │ │ │ - subseq r0, sp, r8, lsl #5 │ │ │ │ - subseq sp, sl, r4, ror #10 │ │ │ │ - subseq r0, sp, r0, ror r2 │ │ │ │ - subseq sp, sl, sl, asr #10 │ │ │ │ - subseq r0, sp, r2, asr r2 │ │ │ │ - subseq sp, sl, ip, lsr #10 │ │ │ │ - subseq r0, sp, r8, lsr r2 │ │ │ │ - subseq sp, sl, r2, lsl r5 │ │ │ │ - subseq lr, pc, lr, ror #5 │ │ │ │ - subseq r0, sp, r8, ror #3 │ │ │ │ - ldrsheq r0, [sp], #-24 @ 0xffffffe8 │ │ │ │ - ldrsbeq sp, [sl], #-66 @ 0xffffffbe │ │ │ │ - subseq r0, sp, r0, asr #3 │ │ │ │ - @ instruction: 0x005ad49c │ │ │ │ - subseq r0, sp, r4, lsr #3 │ │ │ │ - subseq sp, sl, lr, ror r4 │ │ │ │ + subseq r0, sp, r6, ror r4 │ │ │ │ + subseq sp, sl, r2, asr r7 │ │ │ │ + subseq r0, sp, ip, asr r4 │ │ │ │ + subseq sp, sl, r8, lsr r7 │ │ │ │ + subseq r0, sp, ip, lsl r4 │ │ │ │ + ldrsheq lr, [ip], #-110 @ 0xffffff92 │ │ │ │ + subseq r6, ip, r4, lsr #26 │ │ │ │ + ldrsbeq r0, [sp], #-54 @ 0xffffffca │ │ │ │ + subseq pc, ip, sl, lsr #28 │ │ │ │ + subseq r0, sp, r8, lsr #6 │ │ │ │ + subseq sp, sl, r4, lsl #12 │ │ │ │ + subseq r0, sp, r8, ror #5 │ │ │ │ + subseq r0, sp, sl, lsr #5 │ │ │ │ + subseq sp, sl, r6, lsl #11 │ │ │ │ + @ instruction: 0x005d0290 │ │ │ │ + subseq sp, sl, ip, ror #10 │ │ │ │ + subseq r0, sp, r8, ror r2 │ │ │ │ + subseq sp, sl, r2, asr r5 │ │ │ │ + subseq r0, sp, sl, asr r2 │ │ │ │ + subseq sp, sl, r4, lsr r5 │ │ │ │ + subseq r0, sp, r0, asr #4 │ │ │ │ + subseq sp, sl, sl, lsl r5 │ │ │ │ + ldrsheq lr, [pc], #-38 @ │ │ │ │ + ldrsheq r0, [sp], #-16 │ │ │ │ + subseq r0, sp, r0, lsl #4 │ │ │ │ + ldrsbeq sp, [sl], #-74 @ 0xffffffb6 │ │ │ │ + subseq r0, sp, r8, asr #3 │ │ │ │ + subseq sp, sl, r4, lsr #9 │ │ │ │ + subseq r0, sp, ip, lsr #3 │ │ │ │ + subseq sp, sl, r6, lsl #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 37c3a0 >::_M_default_append(unsigned int)@@Base+0xf6a9c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0000f8cc │ │ │ │ adcslt r4, r3, fp, asr #19 │ │ │ │ strcs r4, [r0], #-3019 @ 0xfffff435 │ │ │ │ @@ -571127,17 +571127,17 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq sp, r5, r0, lsl #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r0, sp, r2, lsr #1 │ │ │ │ - subseq pc, ip, sl, lsr #29 │ │ │ │ - ldrsheq pc, [ip], #-212 @ 0xffffff2c @ │ │ │ │ + subseq r0, sp, sl, lsr #1 │ │ │ │ + ldrheq pc, [ip], #-226 @ 0xffffff1e @ │ │ │ │ + ldrsheq pc, [ip], #-220 @ 0xffffff24 @ │ │ │ │ rsbeq sp, r5, lr, lsl #16 │ │ │ │ ldc 6, cr4, [pc, #112] @ 2412b0 │ │ │ │ vldr d9, [pc, #740] @ 241528 │ │ │ │ stmdbvs fp!, {r1, r3, r4, r5, r7, r8, r9, fp, pc} │ │ │ │ eoreq pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xff8af6b4 │ │ │ │ ldc 8, cr6, [r0, #460] @ 0x1cc │ │ │ │ @@ -571321,32 +571321,32 @@ │ │ │ │ @ instruction: 0xe664fd77 │ │ │ │ ldrbtmi r4, [fp], #-2834 @ 0xfffff4ee │ │ │ │ svclt 0x0000e794 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ - subseq pc, ip, lr, lsl sp @ │ │ │ │ - ldrsheq ip, [sl], #-250 @ 0xffffff06 │ │ │ │ - subseq pc, ip, r4, lsl #26 │ │ │ │ - ldrsbeq ip, [sl], #-254 @ 0xffffff02 │ │ │ │ - subseq pc, ip, r4, ror #25 │ │ │ │ - subseq ip, sl, r0, asr #31 │ │ │ │ - subseq pc, ip, sl, asr #25 │ │ │ │ - subseq ip, sl, r6, lsr #31 │ │ │ │ - subseq pc, ip, r8, lsr #24 │ │ │ │ - subseq ip, sl, r4, lsl #30 │ │ │ │ - @ instruction: 0x005cf69e │ │ │ │ - ldrsheq pc, [ip], #-190 @ 0xffffff42 @ │ │ │ │ - subseq pc, ip, sl, ror #21 │ │ │ │ - subseq sp, ip, lr, lsl #28 │ │ │ │ + subseq pc, ip, r6, lsr #26 │ │ │ │ + subseq sp, sl, r2 │ │ │ │ + subseq pc, ip, ip, lsl #26 │ │ │ │ + subseq ip, sl, r6, ror #31 │ │ │ │ + subseq pc, ip, ip, ror #25 │ │ │ │ + subseq ip, sl, r8, asr #31 │ │ │ │ + ldrsbeq pc, [ip], #-194 @ 0xffffff3e @ │ │ │ │ + subseq ip, sl, lr, lsr #31 │ │ │ │ + subseq pc, ip, r0, lsr ip @ │ │ │ │ + subseq ip, sl, ip, lsl #30 │ │ │ │ + subseq pc, ip, r6, lsr #13 │ │ │ │ + subseq pc, ip, r6, lsl #24 │ │ │ │ + ldrsheq pc, [ip], #-162 @ 0xffffff5e @ │ │ │ │ + subseq sp, ip, r6, lsl lr │ │ │ │ @ instruction: 0x4630ab10 │ │ │ │ mrc 6, 5, r4, cr7, cr10, {0} │ │ │ │ movwls r0, #35584 @ 0x8b00 │ │ │ │ - blx 87dfe2 │ │ │ │ + blx 87dfe2 │ │ │ │ blls 467dc0 │ │ │ │ mrc 1, 5, fp, cr7, cr2, {4} │ │ │ │ bls 4a0188 │ │ │ │ @ instruction: 0xeeb49942 │ │ │ │ @ instruction: 0xf0020b47 │ │ │ │ cdp 2, 15, cr0, cr1, cr1, {0} │ │ │ │ svclt 0x0018fa10 │ │ │ │ @@ -571474,41 +571474,41 @@ │ │ │ │ ldmdami pc, {r0, r1, r7, r9, sl, lr} @ │ │ │ │ asrsvc pc, pc, #8 @ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 107eee6 │ │ │ │ @ instruction: 0x4659481c │ │ │ │ @ instruction: 0xf5d64478 │ │ │ │ str pc, [r8, #-3059]! @ 0xfffff40d │ │ │ │ - subseq pc, ip, sl, lsr sl @ │ │ │ │ - subseq ip, sl, r6, lsl sp │ │ │ │ - subseq pc, ip, r2, lsr #20 │ │ │ │ - ldrsheq ip, [sl], #-204 @ 0xffffff34 │ │ │ │ - subseq pc, ip, r4, lsl #20 │ │ │ │ - subseq ip, sl, r0, ror #25 │ │ │ │ + subseq pc, ip, r2, asr #20 │ │ │ │ + subseq ip, sl, lr, lsl sp │ │ │ │ + subseq pc, ip, sl, lsr #20 │ │ │ │ + subseq ip, sl, r4, lsl #26 │ │ │ │ + subseq pc, ip, ip, lsl #20 │ │ │ │ + subseq ip, sl, r8, ror #25 │ │ │ │ + ldrsheq pc, [ip], #-144 @ 0xffffff70 @ │ │ │ │ + subseq ip, sl, ip, asr #25 │ │ │ │ + ldrsbeq pc, [ip], #-148 @ 0xffffff6c @ │ │ │ │ + ldrheq ip, [sl], #-192 @ 0xffffff40 │ │ │ │ + ldrheq pc, [ip], #-152 @ 0xffffff68 @ │ │ │ │ + @ instruction: 0x005acc94 │ │ │ │ subseq pc, ip, r8, ror #19 │ │ │ │ - subseq ip, sl, r4, asr #25 │ │ │ │ - subseq pc, ip, ip, asr #19 │ │ │ │ - subseq ip, sl, r8, lsr #25 │ │ │ │ - ldrheq pc, [ip], #-144 @ 0xffffff70 @ │ │ │ │ - subseq ip, sl, ip, lsl #25 │ │ │ │ - subseq pc, ip, r0, ror #19 │ │ │ │ - subseq pc, ip, ip, lsl r9 @ │ │ │ │ - ldrsheq ip, [sl], #-184 @ 0xffffff48 │ │ │ │ - ldrsheq pc, [ip], #-142 @ 0xffffff72 @ │ │ │ │ - ldrsbeq ip, [sl], #-186 @ 0xffffff46 │ │ │ │ - subseq pc, ip, r4, ror #17 │ │ │ │ - subseq ip, sl, r0, asr #23 │ │ │ │ - ldrheq pc, [ip], #-142 @ 0xffffff72 @ │ │ │ │ - @ instruction: 0x005acb9a │ │ │ │ - subseq pc, ip, r4, lsr #17 │ │ │ │ - subseq ip, sl, r0, lsl #23 │ │ │ │ - subseq pc, ip, r8, lsl #17 │ │ │ │ - subseq ip, sl, r4, ror #22 │ │ │ │ - subseq pc, ip, ip, ror #16 │ │ │ │ - subseq ip, sl, r8, asr #22 │ │ │ │ + subseq pc, ip, r4, lsr #18 │ │ │ │ + subseq ip, sl, r0, lsl #24 │ │ │ │ + subseq pc, ip, r6, lsl #18 │ │ │ │ + subseq ip, sl, r2, ror #23 │ │ │ │ + subseq pc, ip, ip, ror #17 │ │ │ │ + subseq ip, sl, r8, asr #23 │ │ │ │ + subseq pc, ip, r6, asr #17 │ │ │ │ + subseq ip, sl, r2, lsr #23 │ │ │ │ + subseq pc, ip, ip, lsr #17 │ │ │ │ + subseq ip, sl, r8, lsl #23 │ │ │ │ + @ instruction: 0x005cf890 │ │ │ │ + subseq ip, sl, ip, ror #22 │ │ │ │ + subseq pc, ip, r4, ror r8 @ │ │ │ │ + subseq ip, sl, r0, asr fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 1253070 │ │ │ │ addlt r4, r7, r0, asr #22 │ │ │ │ @ instruction: 0x4607447a │ │ │ │ @@ -571572,23 +571572,23 @@ │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fff06a │ │ │ │ @ instruction: 0xf5cfe7e4 │ │ │ │ svclt 0x0000efc2 │ │ │ │ rsbeq sp, r5, r0, ror #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x005cf798 │ │ │ │ - subseq pc, ip, r0, lsr r7 @ │ │ │ │ + subseq pc, ip, r0, lsr #15 │ │ │ │ + subseq pc, ip, r8, lsr r7 @ │ │ │ │ rsbeq sp, r5, lr, asr #2 │ │ │ │ - subseq pc, ip, r6, lsr #14 │ │ │ │ - subseq ip, sl, r2, lsl #20 │ │ │ │ - subseq pc, ip, r0, lsl r7 @ │ │ │ │ - subseq ip, sl, ip, ror #19 │ │ │ │ - ldrsheq pc, [ip], #-100 @ 0xffffff9c @ │ │ │ │ - subseq ip, sl, lr, asr #19 │ │ │ │ + subseq pc, ip, lr, lsr #14 │ │ │ │ + subseq ip, sl, sl, lsl #20 │ │ │ │ + subseq pc, ip, r8, lsl r7 @ │ │ │ │ + ldrsheq ip, [sl], #-148 @ 0xffffff6c │ │ │ │ + ldrsheq pc, [ip], #-108 @ 0xffffff94 @ │ │ │ │ + ldrsbeq ip, [sl], #-150 @ 0xffffff6a │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi 1fadb78 │ │ │ │ blmi 1f931d0 │ │ │ │ sxtab16mi r4, r1, sl, ror #8 │ │ │ │ @@ -571705,25 +571705,25 @@ │ │ │ │ stmdbls r3, {r4, fp, lr} │ │ │ │ @ instruction: 0xf5d64478 │ │ │ │ blls 3403d8 >::_M_default_append(unsigned int)@@Base+0xbaad4> │ │ │ │ @ instruction: 0xf5cfe77e │ │ │ │ svclt 0x0000eeb8 │ │ │ │ rsbeq sp, r5, r0, lsr #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq pc, ip, r8, lsl #12 │ │ │ │ - subseq ip, sl, r4, ror #17 │ │ │ │ + subseq pc, ip, r0, lsl r6 @ │ │ │ │ + subseq ip, sl, ip, ror #17 │ │ │ │ ldrdeq ip, [r5], #-244 @ 0xffffff0c @ │ │ │ │ - subseq pc, ip, sl, ror r5 @ │ │ │ │ - subseq pc, ip, r0, lsr r5 @ │ │ │ │ - subseq pc, ip, sl, lsl r5 @ │ │ │ │ - ldrsheq ip, [sl], #-118 @ 0xffffff8a │ │ │ │ - subseq pc, ip, r0, lsl #10 │ │ │ │ - ldrsbeq ip, [sl], #-122 @ 0xffffff86 │ │ │ │ - subseq pc, ip, r0, ror #9 │ │ │ │ - ldrheq ip, [sl], #-124 @ 0xffffff84 │ │ │ │ + subseq pc, ip, r2, lsl #11 │ │ │ │ + subseq pc, ip, r8, lsr r5 @ │ │ │ │ + subseq pc, ip, r2, lsr #10 │ │ │ │ + ldrsheq ip, [sl], #-126 @ 0xffffff82 │ │ │ │ + subseq pc, ip, r8, lsl #10 │ │ │ │ + subseq ip, sl, r2, ror #15 │ │ │ │ + subseq pc, ip, r8, ror #9 │ │ │ │ + subseq ip, sl, r4, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed98d68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc8 │ │ │ │ addlt ip, fp, r0, asr #1 │ │ │ │ strcs r4, [r0], #-2351 @ 0xfffff6d1 │ │ │ │ ldrbtmi r4, [ip], #2607 @ 0xa2f │ │ │ │ @@ -571772,26 +571772,26 @@ │ │ │ │ @ instruction: 0xf9aaf5d6 │ │ │ │ @ instruction: 0xf5cfe7d8 │ │ │ │ svclt 0x0000ee36 │ │ │ │ rsbeq ip, r5, r2, lsl #29 │ │ │ │ @ instruction: 0xfffffc83 │ │ │ │ @ instruction: 0xfffffdbd │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbeq pc, [ip], #-70 @ 0xffffffba @ │ │ │ │ - subseq sl, fp, r0, ror #28 │ │ │ │ + ldrsbeq pc, [ip], #-78 @ 0xffffffb2 @ │ │ │ │ + subseq sl, fp, r8, ror #28 │ │ │ │ @ instruction: 0xffffffab │ │ │ │ @ instruction: 0xffffe40b │ │ │ │ @ instruction: 0xffffeb9d │ │ │ │ @ instruction: 0xfffff317 │ │ │ │ @ instruction: 0xffffe605 │ │ │ │ @ instruction: 0xffffe5a5 │ │ │ │ @ instruction: 0xffffe3f3 │ │ │ │ rsbeq ip, r5, ip, lsl lr │ │ │ │ - ldrsheq pc, [ip], #-52 @ 0xffffffcc @ │ │ │ │ - subseq ip, sl, lr, asr #13 │ │ │ │ + ldrsheq pc, [ip], #-60 @ 0xffffffc4 @ │ │ │ │ + ldrsbeq ip, [sl], #-102 @ 0xffffff9a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fed98e78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ strhlt lr, [sl], r0 │ │ │ │ strcs r4, [r0], #-2347 @ 0xfffff6d5 │ │ │ │ ldrbtmi r4, [lr], #2603 @ 0xa2b │ │ │ │ @@ -571836,40 +571836,40 @@ │ │ │ │ bls 4401d4 │ │ │ │ @ instruction: 0xf5cfe7e3 │ │ │ │ svclt 0x0000edb6 │ │ │ │ rsbeq ip, r5, r2, ror sp │ │ │ │ @ instruction: 0xfffffb71 │ │ │ │ @ instruction: 0xfffffcab │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq pc, ip, r4, asr #7 │ │ │ │ - subseq sl, fp, lr, asr #26 │ │ │ │ + subseq pc, ip, ip, asr #7 │ │ │ │ + subseq sl, fp, r6, asr sp │ │ │ │ @ instruction: 0xfffffe95 │ │ │ │ @ instruction: 0xffffe2f5 │ │ │ │ @ instruction: 0xffffea87 │ │ │ │ @ instruction: 0xfffff201 │ │ │ │ @ instruction: 0xffffe4ef │ │ │ │ @ instruction: 0xffffe48f │ │ │ │ @ instruction: 0xffffe2dd │ │ │ │ rsbeq ip, r5, r6, lsl #26 │ │ │ │ - ldrsbeq pc, [ip], #-44 @ 0xffffffd4 @ │ │ │ │ - ldrheq ip, [sl], #-88 @ 0xffffffa8 │ │ │ │ + subseq pc, ip, r4, ror #5 │ │ │ │ + subseq ip, sl, r0, asr #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed98f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.s32 , d11, d3 │ │ │ │ blmi 4007f8 │ │ │ │ stclmi 2, cr15, [ip], {64} @ 0x40 │ │ │ │ eorscs r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf5d3c000 │ │ │ │ ldrdcs pc, [r1], -r5 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - ldrsheq pc, [ip], #-40 @ 0xffffffd8 @ │ │ │ │ + subseq pc, ip, r0, lsl #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3fd268 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x460c4d7c │ │ │ │ stmiavs r8, {r1, r2, r9, sl, lr}^ │ │ │ │ @@ -571997,23 +571997,23 @@ │ │ │ │ ldrb pc, [r5, r9, ror #31] @ │ │ │ │ ldcl 5, cr15, [r4], #-828 @ 0xfffffcc4 │ │ │ │ rsbeq ip, r5, r6, lsr ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq ip, r5, r8, lsr #24 │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ rsbeq ip, r5, r4, lsl #23 │ │ │ │ - ldrsbeq pc, [ip], #-22 @ 0xffffffea @ │ │ │ │ - subseq pc, ip, r8, ror #2 │ │ │ │ - subseq ip, sl, r6, lsl #7 │ │ │ │ - subseq pc, ip, sl, asr #2 │ │ │ │ - subseq ip, sl, r8, ror #6 │ │ │ │ - subseq pc, ip, r0, lsr r1 @ │ │ │ │ - subseq ip, sl, lr, asr #6 │ │ │ │ - subseq pc, ip, r6, lsl r1 @ │ │ │ │ - subseq ip, sl, r4, lsr r3 │ │ │ │ + ldrsbeq pc, [ip], #-30 @ 0xffffffe2 @ │ │ │ │ + subseq pc, ip, r0, ror r1 @ │ │ │ │ + subseq ip, sl, lr, lsl #7 │ │ │ │ + subseq pc, ip, r2, asr r1 @ │ │ │ │ + subseq ip, sl, r0, ror r3 │ │ │ │ + subseq pc, ip, r8, lsr r1 @ │ │ │ │ + subseq ip, sl, r6, asr r3 │ │ │ │ + subseq pc, ip, lr, lsl r1 @ │ │ │ │ + subseq ip, sl, ip, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4fd4a8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x4606b093 │ │ │ │ andls r4, ip, #16, 12 @ 0x1000000 │ │ │ │ @@ -572394,29 +572394,29 @@ │ │ │ │ mrcge 7, 4, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf5cfe526 │ │ │ │ svclt 0x0000e95a │ │ │ │ rsbeq ip, r5, ip, ror #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq ip, [r5], #-156 @ 0xffffff64 @ │ │ │ │ rsbeq ip, r5, r2, asr #19 │ │ │ │ - subseq lr, ip, r8, ror #31 │ │ │ │ + ldrsheq lr, [ip], #-240 @ 0xffffff10 │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ - subseq lr, ip, r2, asr #29 │ │ │ │ - ldrsbeq ip, [sl], #-14 │ │ │ │ - subseq lr, ip, sl, asr lr │ │ │ │ - subseq lr, ip, r0, lsl #25 │ │ │ │ - subseq lr, ip, lr, lsl #25 │ │ │ │ - subseq fp, sl, ip, lsr #29 │ │ │ │ - subseq lr, ip, r2, ror ip │ │ │ │ - @ instruction: 0x005abe90 │ │ │ │ - subseq lr, ip, r8, lsr ip │ │ │ │ - subseq fp, sl, r8, asr lr │ │ │ │ - subseq lr, ip, r6, ror #21 │ │ │ │ - ldrsheq lr, [ip], #-162 @ 0xffffff5e │ │ │ │ - subseq fp, sl, r0, lsl sp │ │ │ │ + subseq lr, ip, sl, asr #29 │ │ │ │ + subseq ip, sl, r6, ror #1 │ │ │ │ + subseq lr, ip, r2, ror #28 │ │ │ │ + subseq lr, ip, r8, lsl #25 │ │ │ │ + @ instruction: 0x005cec96 │ │ │ │ + ldrheq fp, [sl], #-228 @ 0xffffff1c │ │ │ │ + subseq lr, ip, sl, ror ip │ │ │ │ + @ instruction: 0x005abe98 │ │ │ │ + subseq lr, ip, r0, asr #24 │ │ │ │ + subseq fp, sl, r0, ror #28 │ │ │ │ + subseq lr, ip, lr, ror #21 │ │ │ │ + ldrsheq lr, [ip], #-170 @ 0xffffff56 │ │ │ │ + subseq fp, sl, r8, lsl sp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46054a3b │ │ │ │ addlt r6, r5, pc, lsl #17 │ │ │ │ ldrbtmi r4, [sl], #-2874 @ 0xfffff4c6 │ │ │ │ @@ -572475,15 +572475,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ andlt r2, r5, r1 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldm r2!, {r0, r1, r2, r3, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ rsbeq ip, r5, lr, lsr #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq lr, ip, r0, lsr #20 │ │ │ │ + subseq lr, ip, r8, lsr #20 │ │ │ │ rsbeq ip, r5, r4, ror #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3fdc04 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldrmi r4, [r6], -r1, lsl #13 │ │ │ │ @@ -572557,16 +572557,16 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ mlseq r5, r8, r2, ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq ip, [r5], #-16 @ │ │ │ │ - subseq lr, ip, lr, asr r8 │ │ │ │ - subseq fp, sl, lr, ror sl │ │ │ │ + subseq lr, ip, r6, ror #16 │ │ │ │ + subseq fp, sl, r6, lsl #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, lr, lsl r8 │ │ │ │ @ instruction: 0x46074698 │ │ │ │ bicslt r6, r5, r5, ror r9 │ │ │ │ @@ -572628,22 +572628,22 @@ │ │ │ │ ldrbmi pc, [r7, #576] @ 0x240 @ │ │ │ │ andscs r4, r8, #36700160 @ 0x2300000 │ │ │ │ strcs r4, [r1], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf5d29500 │ │ │ │ @ instruction: 0x4620fbd7 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - ldrsbeq lr, [ip], #-114 @ 0xffffff8e │ │ │ │ - subseq lr, ip, r6, lsr #15 │ │ │ │ - subseq fp, sl, r6, asr #19 │ │ │ │ - subseq lr, ip, lr, lsl #15 │ │ │ │ - subseq fp, sl, lr, lsr #19 │ │ │ │ - subseq lr, ip, r8, asr r7 │ │ │ │ - subseq fp, sl, r8, ror r9 │ │ │ │ - subseq lr, ip, sl, lsl r7 │ │ │ │ + ldrsbeq lr, [ip], #-122 @ 0xffffff86 │ │ │ │ + subseq lr, ip, lr, lsr #15 │ │ │ │ + subseq fp, sl, lr, asr #19 │ │ │ │ + @ instruction: 0x005ce796 │ │ │ │ + ldrheq fp, [sl], #-150 @ 0xffffff6a │ │ │ │ + subseq lr, ip, r0, ror #14 │ │ │ │ + subseq fp, sl, r0, lsl #19 │ │ │ │ + subseq lr, ip, r2, lsr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4611b095 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ andls r4, r9, #40, 12 @ 0x2800000 │ │ │ │ @@ -572733,15 +572733,15 @@ │ │ │ │ andsle r2, r9, r1, lsl #16 │ │ │ │ @ instruction: 0x063cf8df │ │ │ │ cmpppl lr, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf95ef5d5 │ │ │ │ @ instruction: 0x0630f8df │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ - blx 8802a0 │ │ │ │ + blx 8802a0 │ │ │ │ movwls lr, #26465 @ 0x6761 │ │ │ │ adcsle r2, r8, r0, lsl #20 │ │ │ │ ldrdcc pc, [r0], -r9 @ │ │ │ │ @ instruction: 0xd1ad2b00 │ │ │ │ strcc r2, [r1], #-769 @ 0xfffffcff │ │ │ │ ldr r9, [r1, r5, lsl #6]! │ │ │ │ @ instruction: 0xf8df4630 │ │ │ │ @@ -573125,62 +573125,62 @@ │ │ │ │ ldrbtmi r4, [r8], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xff14f5d4 │ │ │ │ svclt 0x0000e5e3 │ │ │ │ rsbeq ip, r5, r0, lsl r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq fp, [r5], #-248 @ 0xffffff08 @ │ │ │ │ rsbeq fp, r5, r2, ror #31 │ │ │ │ - subseq r9, fp, lr, lsr #31 │ │ │ │ - subseq lr, ip, r8, lsl #11 │ │ │ │ - subseq lr, ip, r4, ror r5 │ │ │ │ - @ instruction: 0x005ab792 │ │ │ │ - subseq lr, ip, sl, lsl r5 │ │ │ │ - subseq lr, ip, r2, lsl #9 │ │ │ │ - subseq fp, sl, r0, lsr #13 │ │ │ │ - subseq lr, ip, r4, ror #8 │ │ │ │ - subseq fp, sl, r2, lsl #13 │ │ │ │ + ldrheq r9, [fp], #-246 @ 0xffffff0a │ │ │ │ + @ instruction: 0x005ce590 │ │ │ │ + subseq lr, ip, ip, ror r5 │ │ │ │ + @ instruction: 0x005ab79a │ │ │ │ + subseq lr, ip, r2, lsr #10 │ │ │ │ + subseq lr, ip, sl, lsl #9 │ │ │ │ + subseq fp, sl, r8, lsr #13 │ │ │ │ + subseq lr, ip, ip, ror #8 │ │ │ │ + subseq fp, sl, sl, lsl #13 │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ - ldrsheq lr, [ip], #-60 @ 0xffffffc4 │ │ │ │ - subseq lr, ip, r2, lsr #7 │ │ │ │ - subseq fp, sl, r0, asr #11 │ │ │ │ - subseq lr, ip, r6, lsl #7 │ │ │ │ - subseq fp, sl, r4, lsr #11 │ │ │ │ - subseq lr, ip, r8, ror #6 │ │ │ │ - subseq fp, sl, r6, lsl #11 │ │ │ │ - subseq lr, ip, r8, asr #6 │ │ │ │ - subseq fp, sl, r6, ror #10 │ │ │ │ - ldrsheq lr, [ip], #-36 @ 0xffffffdc │ │ │ │ - ldrsbeq lr, [ip], #-46 @ 0xffffffd2 │ │ │ │ - ldrsbeq lr, [ip], #-46 @ 0xffffffd2 │ │ │ │ - ldrsheq fp, [sl], #-78 @ 0xffffffb2 │ │ │ │ - subseq lr, ip, lr, ror r2 │ │ │ │ - subseq lr, ip, ip, lsl #4 │ │ │ │ - subseq fp, sl, ip, lsr #8 │ │ │ │ - @ instruction: 0x005ce19a │ │ │ │ - subseq lr, ip, r0, lsr #2 │ │ │ │ - subseq fp, sl, r0, asr #6 │ │ │ │ - subseq lr, ip, sl, lsl #1 │ │ │ │ - subseq fp, sl, sl, lsr #5 │ │ │ │ - subseq lr, ip, r6, asr #32 │ │ │ │ - subseq lr, ip, r6, asr #32 │ │ │ │ - subseq fp, sl, r4, ror #4 │ │ │ │ - subseq lr, ip, r4, lsr #32 │ │ │ │ - subseq fp, sl, r2, asr #4 │ │ │ │ - subseq lr, ip, sl │ │ │ │ - subseq fp, sl, r8, lsr #4 │ │ │ │ - subseq sp, ip, ip, ror #31 │ │ │ │ - subseq fp, sl, sl, lsl #4 │ │ │ │ - ldrsbeq sp, [ip], #-240 @ 0xffffff10 │ │ │ │ - subseq fp, sl, lr, ror #3 │ │ │ │ - subseq sp, ip, r6, lsr #31 │ │ │ │ - subseq fp, sl, r6, asr #3 │ │ │ │ - subseq sp, ip, r8, lsl #31 │ │ │ │ - subseq fp, sl, r6, lsr #3 │ │ │ │ - subseq sp, ip, sl, ror #30 │ │ │ │ - subseq fp, sl, sl, lsl #3 │ │ │ │ + subseq lr, ip, r4, lsl #8 │ │ │ │ + subseq lr, ip, sl, lsr #7 │ │ │ │ + subseq fp, sl, r8, asr #11 │ │ │ │ + subseq lr, ip, lr, lsl #7 │ │ │ │ + subseq fp, sl, ip, lsr #11 │ │ │ │ + subseq lr, ip, r0, ror r3 │ │ │ │ + subseq fp, sl, lr, lsl #11 │ │ │ │ + subseq lr, ip, r0, asr r3 │ │ │ │ + subseq fp, sl, lr, ror #10 │ │ │ │ + ldrsheq lr, [ip], #-44 @ 0xffffffd4 │ │ │ │ + subseq lr, ip, r6, ror #5 │ │ │ │ + subseq lr, ip, r6, ror #5 │ │ │ │ + subseq fp, sl, r6, lsl #10 │ │ │ │ + subseq lr, ip, r6, lsl #5 │ │ │ │ + subseq lr, ip, r4, lsl r2 │ │ │ │ + subseq fp, sl, r4, lsr r4 │ │ │ │ + subseq lr, ip, r2, lsr #3 │ │ │ │ + subseq lr, ip, r8, lsr #2 │ │ │ │ + subseq fp, sl, r8, asr #6 │ │ │ │ + @ instruction: 0x005ce092 │ │ │ │ + ldrheq fp, [sl], #-34 @ 0xffffffde │ │ │ │ + subseq lr, ip, lr, asr #32 │ │ │ │ + subseq lr, ip, lr, asr #32 │ │ │ │ + subseq fp, sl, ip, ror #4 │ │ │ │ + subseq lr, ip, ip, lsr #32 │ │ │ │ + subseq fp, sl, sl, asr #4 │ │ │ │ + subseq lr, ip, r2, lsl r0 │ │ │ │ + subseq fp, sl, r0, lsr r2 │ │ │ │ + ldrsheq sp, [ip], #-244 @ 0xffffff0c │ │ │ │ + subseq fp, sl, r2, lsl r2 │ │ │ │ + ldrsbeq sp, [ip], #-248 @ 0xffffff08 │ │ │ │ + ldrsheq fp, [sl], #-22 @ 0xffffffea │ │ │ │ + subseq sp, ip, lr, lsr #31 │ │ │ │ + subseq fp, sl, lr, asr #3 │ │ │ │ + @ instruction: 0x005cdf90 │ │ │ │ + subseq fp, sl, lr, lsr #3 │ │ │ │ + subseq sp, ip, r2, ror pc │ │ │ │ + @ instruction: 0x005ab192 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4fe6e8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r7, ip, sp, pc}^ │ │ │ │ bmi fed47a88 │ │ │ │ @@ -573356,17 +573356,17 @@ │ │ │ │ @ instruction: 0xf6b24638 │ │ │ │ adcmi pc, r0, #1072 @ 0x430 │ │ │ │ ldrb sp, [lr, -sl, lsr #25] │ │ │ │ strhteq fp, [r5], #-116 @ 0xffffff8c │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ mlseq r5, ip, r7, fp │ │ │ │ rsbeq fp, r5, sl, ror r7 │ │ │ │ - subseq sp, ip, r2, asr #27 │ │ │ │ - subseq sp, ip, ip, lsl #25 │ │ │ │ - subseq sl, sl, ip, lsr #29 │ │ │ │ + subseq sp, ip, sl, asr #27 │ │ │ │ + @ instruction: 0x005cdc94 │ │ │ │ + ldrheq sl, [sl], #-228 @ 0xffffff1c │ │ │ │ ldmeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi r9, [r1], -r9, lsl #16 │ │ │ │ mcr2 2, 6, pc, cr4, cr13, {6} @ │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ svcge 0x002e836b │ │ │ │ ldrtmi r9, [r9], -r9, lsl #16 │ │ │ │ ldc2l 2, cr15, [sl, #884] @ 0x374 │ │ │ │ @@ -573503,15 +573503,15 @@ │ │ │ │ @ instruction: 0xf8db6863 │ │ │ │ @ instruction: 0xf8530000 │ │ │ │ movwcs r6, #39 @ 0x27 │ │ │ │ @ instruction: 0x46319337 │ │ │ │ @ instruction: 0xf8eaf24f │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ movthi pc, #61440 @ 0xf000 @ │ │ │ │ - bls 8965fc │ │ │ │ + bls 8965fc │ │ │ │ andcc pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0x46199314 │ │ │ │ movweq lr, #14800 @ 0x39d0 │ │ │ │ strbmi r9, [r2], -r0, lsl #4 │ │ │ │ @ instruction: 0xf94af252 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf1ba8340 │ │ │ │ @@ -573674,15 +573674,15 @@ │ │ │ │ @ instruction: 0xf80cf252 │ │ │ │ and fp, sp, r0, asr #3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ - subseq sp, ip, r6, ror r9 │ │ │ │ + subseq sp, ip, lr, ror r9 │ │ │ │ bls e9da94 │ │ │ │ blvc 2fee64 >::_M_default_append(unsigned int)@@Base+0x79560> │ │ │ │ biceq lr, r2, #3072 @ 0xc00 │ │ │ │ blvs 27f060 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x60c> │ │ │ │ blls 143f230 │ │ │ │ strcc r9, [r1, #-2346] @ 0xfffff6d6 │ │ │ │ adcmi r6, fp, #9109504 @ 0x8b0000 │ │ │ │ @@ -574118,30 +574118,30 @@ │ │ │ │ ldmdami r6, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2313 @ 0xfffff6f7 │ │ │ │ @ instruction: 0xff4ef5d3 │ │ │ │ strt r9, [r9], r9, lsl #22 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - ldrheq sp, [ip], #-92 @ 0xffffffa4 │ │ │ │ - ldrsheq sp, [ip], #-70 @ 0xffffffba │ │ │ │ - subseq sl, sl, r4, lsl r7 │ │ │ │ - subseq sp, ip, sl, lsr #9 │ │ │ │ - subseq sl, sl, r8, asr #13 │ │ │ │ - subseq sp, ip, r8, lsl #9 │ │ │ │ + subseq sp, ip, r4, asr #11 │ │ │ │ + ldrsheq sp, [ip], #-78 @ 0xffffffb2 │ │ │ │ + subseq sl, sl, ip, lsl r7 │ │ │ │ ldrheq sp, [ip], #-66 @ 0xffffffbe │ │ │ │ - subseq sp, ip, r8, lsl #5 │ │ │ │ - subseq sl, sl, r8, lsr #9 │ │ │ │ - subseq sp, ip, ip, ror #4 │ │ │ │ - subseq sl, sl, ip, lsl #9 │ │ │ │ - subseq sp, ip, r0, asr r2 │ │ │ │ - subseq sl, sl, r0, ror r4 │ │ │ │ - subseq sp, ip, r4, lsl #4 │ │ │ │ - ldrsbeq ip, [ip], #-254 @ 0xffffff02 │ │ │ │ - ldrsheq sl, [sl], #-30 @ 0xffffffe2 │ │ │ │ + ldrsbeq sl, [sl], #-96 @ 0xffffffa0 │ │ │ │ + @ instruction: 0x005cd490 │ │ │ │ + ldrheq sp, [ip], #-74 @ 0xffffffb6 │ │ │ │ + @ instruction: 0x005cd290 │ │ │ │ + ldrheq sl, [sl], #-64 @ 0xffffffc0 │ │ │ │ + subseq sp, ip, r4, ror r2 │ │ │ │ + @ instruction: 0x005aa494 │ │ │ │ + subseq sp, ip, r8, asr r2 │ │ │ │ + subseq sl, sl, r8, ror r4 │ │ │ │ + subseq sp, ip, ip, lsl #4 │ │ │ │ + subseq ip, ip, r6, ror #31 │ │ │ │ + subseq sl, sl, r6, lsl #4 │ │ │ │ vmlal.s32 , d9, d10 │ │ │ │ blls 902458 │ │ │ │ blls 828d40 │ │ │ │ mrrcne 9, 3, r9, sp, cr3 @ │ │ │ │ orrsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwls r4, #5674 @ 0x162a │ │ │ │ @ instruction: 0xf5d22304 │ │ │ │ @@ -574526,53 +574526,53 @@ │ │ │ │ @ instruction: 0xf04f482c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ ldc2 5, cr15, [ip], {211} @ 0xd3 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bllt fe382748 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - subseq ip, ip, sl, lsr #29 │ │ │ │ - subseq sl, sl, r8, asr #1 │ │ │ │ - subseq ip, ip, r6, lsr lr │ │ │ │ - subseq sl, sl, r4, asr r0 │ │ │ │ - subseq ip, ip, r2, lsl lr │ │ │ │ - subseq sl, sl, r0, lsr r0 │ │ │ │ - @ instruction: 0x005ccd96 │ │ │ │ - ldrheq r9, [sl], #-244 @ 0xffffff0c │ │ │ │ - subseq ip, ip, r4, lsr sp │ │ │ │ - subseq r9, sl, r4, asr pc │ │ │ │ - subseq ip, ip, r0, asr #25 │ │ │ │ - subseq r9, sl, r0, ror #29 │ │ │ │ - subseq ip, ip, r8, lsr #25 │ │ │ │ - subseq r9, sl, r8, asr #29 │ │ │ │ + ldrheq ip, [ip], #-226 @ 0xffffff1e │ │ │ │ + ldrsbeq sl, [sl], #-0 │ │ │ │ + subseq ip, ip, lr, lsr lr │ │ │ │ + subseq sl, sl, ip, asr r0 │ │ │ │ + subseq ip, ip, sl, lsl lr │ │ │ │ + subseq sl, sl, r8, lsr r0 │ │ │ │ + @ instruction: 0x005ccd9e │ │ │ │ + ldrheq r9, [sl], #-252 @ 0xffffff04 │ │ │ │ + subseq ip, ip, ip, lsr sp │ │ │ │ + subseq r9, sl, ip, asr pc │ │ │ │ + subseq ip, ip, r8, asr #25 │ │ │ │ + subseq r9, sl, r8, ror #29 │ │ │ │ + ldrheq ip, [ip], #-192 @ 0xffffff40 │ │ │ │ + ldrsbeq r9, [sl], #-224 @ 0xffffff20 │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ - subseq ip, ip, r2, ror #22 │ │ │ │ - subseq r9, sl, r2, lsl #27 │ │ │ │ - subseq ip, ip, sl, lsr fp │ │ │ │ - subseq r9, sl, sl, asr sp │ │ │ │ - subseq ip, ip, sl, lsl fp │ │ │ │ - subseq r9, sl, sl, lsr sp │ │ │ │ - ldrsheq ip, [ip], #-170 @ 0xffffff56 │ │ │ │ - subseq r9, sl, sl, lsl sp │ │ │ │ - ldrsbeq ip, [ip], #-170 @ 0xffffff56 │ │ │ │ - ldrsheq r9, [sl], #-202 @ 0xffffff36 │ │ │ │ - subseq ip, ip, r6, lsr #21 │ │ │ │ - subseq r9, sl, r6, asr #25 │ │ │ │ - subseq ip, ip, r8, lsl #21 │ │ │ │ - subseq r9, sl, r8, lsr #25 │ │ │ │ - subseq ip, ip, ip, asr sl │ │ │ │ - subseq r9, sl, ip, ror ip │ │ │ │ - subseq ip, ip, r2, ror #19 │ │ │ │ - subseq r9, sl, r2, lsl #24 │ │ │ │ - subseq ip, ip, r6, asr #19 │ │ │ │ - subseq r9, sl, r6, ror #23 │ │ │ │ - @ instruction: 0x005cc99a │ │ │ │ - ldrheq r9, [sl], #-186 @ 0xffffff46 │ │ │ │ - subseq ip, ip, ip, ror r9 │ │ │ │ - @ instruction: 0x005a9b9a │ │ │ │ + subseq ip, ip, sl, ror #22 │ │ │ │ + subseq r9, sl, sl, lsl #27 │ │ │ │ + subseq ip, ip, r2, asr #22 │ │ │ │ + subseq r9, sl, r2, ror #26 │ │ │ │ + subseq ip, ip, r2, lsr #22 │ │ │ │ + subseq r9, sl, r2, asr #26 │ │ │ │ + subseq ip, ip, r2, lsl #22 │ │ │ │ + subseq r9, sl, r2, lsr #26 │ │ │ │ + subseq ip, ip, r2, ror #21 │ │ │ │ + subseq r9, sl, r2, lsl #26 │ │ │ │ + subseq ip, ip, lr, lsr #21 │ │ │ │ + subseq r9, sl, lr, asr #25 │ │ │ │ + @ instruction: 0x005cca90 │ │ │ │ + ldrheq r9, [sl], #-192 @ 0xffffff40 │ │ │ │ + subseq ip, ip, r4, ror #20 │ │ │ │ + subseq r9, sl, r4, lsl #25 │ │ │ │ + subseq ip, ip, sl, ror #19 │ │ │ │ + subseq r9, sl, sl, lsl #24 │ │ │ │ + subseq ip, ip, lr, asr #19 │ │ │ │ + subseq r9, sl, lr, ror #23 │ │ │ │ + subseq ip, ip, r2, lsr #19 │ │ │ │ + subseq r9, sl, r2, asr #23 │ │ │ │ + subseq ip, ip, r4, lsl #19 │ │ │ │ + subseq r9, sl, r2, lsr #23 │ │ │ │ ldreq pc, [r0, #2271]! @ 0x8df │ │ │ │ orrsvs pc, r0, pc, asr #8 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 201f4c │ │ │ │ streq pc, [r4, #2271]! @ 0x8df │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5d34478 │ │ │ │ @@ -574929,60 +574929,60 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf838f5d3 │ │ │ │ @ instruction: 0x46294832 │ │ │ │ @ instruction: 0xf5d34478 │ │ │ │ @ instruction: 0x462bf8f3 │ │ │ │ blt 1ec2d94 │ │ │ │ ... │ │ │ │ - ldrheq ip, [ip], #-132 @ 0xffffff7c │ │ │ │ - ldrsbeq r9, [sl], #-160 @ 0xffffff60 │ │ │ │ - subseq ip, ip, sl, asr #15 │ │ │ │ - subseq r9, sl, r8, ror #19 │ │ │ │ - @ instruction: 0x005cc79e │ │ │ │ - ldrheq r9, [sl], #-156 @ 0xffffff64 │ │ │ │ - subseq ip, ip, r8, lsr r7 │ │ │ │ - subseq r9, sl, r6, asr r9 │ │ │ │ - ldrsheq ip, [ip], #-108 @ 0xffffff94 │ │ │ │ - subseq r9, sl, sl, lsl r9 │ │ │ │ - subseq ip, ip, r0, ror #13 │ │ │ │ - ldrsheq r9, [sl], #-142 @ 0xffffff72 │ │ │ │ - subseq ip, ip, r4, ror r6 │ │ │ │ - subseq ip, ip, r2, lsl #13 │ │ │ │ - subseq r9, sl, r2, lsr #17 │ │ │ │ - subseq ip, ip, lr, asr r6 │ │ │ │ - subseq r9, sl, lr, ror r8 │ │ │ │ - subseq ip, ip, r2, asr #12 │ │ │ │ - subseq r9, sl, r2, ror #16 │ │ │ │ - ldrsheq ip, [ip], #-84 @ 0xffffffac │ │ │ │ + ldrheq ip, [ip], #-140 @ 0xffffff74 │ │ │ │ + ldrsbeq r9, [sl], #-168 @ 0xffffff58 │ │ │ │ + ldrsbeq ip, [ip], #-114 @ 0xffffff8e │ │ │ │ + ldrsheq r9, [sl], #-144 @ 0xffffff70 │ │ │ │ + subseq ip, ip, r6, lsr #15 │ │ │ │ + subseq r9, sl, r4, asr #19 │ │ │ │ + subseq ip, ip, r0, asr #14 │ │ │ │ + subseq r9, sl, lr, asr r9 │ │ │ │ + subseq ip, ip, r4, lsl #14 │ │ │ │ + subseq r9, sl, r2, lsr #18 │ │ │ │ + subseq ip, ip, r8, ror #13 │ │ │ │ + subseq r9, sl, r6, lsl #18 │ │ │ │ + subseq ip, ip, ip, ror r6 │ │ │ │ + subseq ip, ip, sl, lsl #13 │ │ │ │ + subseq r9, sl, sl, lsr #17 │ │ │ │ + subseq ip, ip, r6, ror #12 │ │ │ │ + subseq r9, sl, r6, lsl #17 │ │ │ │ + subseq ip, ip, sl, asr #12 │ │ │ │ + subseq r9, sl, sl, ror #16 │ │ │ │ + ldrsheq ip, [ip], #-92 @ 0xffffffa4 │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ - ldrsheq ip, [ip], #-76 @ 0xffffffb4 │ │ │ │ - subseq ip, ip, r8, ror #9 │ │ │ │ - subseq r9, sl, r8, lsl #14 │ │ │ │ - subseq ip, ip, r8, asr #9 │ │ │ │ - subseq r9, sl, r8, ror #13 │ │ │ │ - subseq ip, ip, r8, lsr #9 │ │ │ │ - subseq r9, sl, r8, asr #13 │ │ │ │ - subseq ip, ip, r8, lsl #9 │ │ │ │ - subseq r9, sl, r8, lsr #13 │ │ │ │ - subseq ip, ip, sl, asr r4 │ │ │ │ - subseq r9, sl, sl, ror r6 │ │ │ │ - subseq ip, ip, sl, lsr r4 │ │ │ │ - subseq r9, sl, sl, asr r6 │ │ │ │ - subseq ip, ip, sl, lsl r4 │ │ │ │ - subseq r9, sl, sl, lsr r6 │ │ │ │ - subseq ip, ip, r6, lsr #7 │ │ │ │ - subseq r9, sl, r6, asr #11 │ │ │ │ - subseq ip, ip, r8, lsl #7 │ │ │ │ - subseq r9, sl, r8, lsr #11 │ │ │ │ - subseq ip, ip, r8, ror #6 │ │ │ │ - subseq r9, sl, r8, lsl #11 │ │ │ │ - subseq ip, ip, r8, asr #6 │ │ │ │ - subseq r9, sl, r8, ror #10 │ │ │ │ - subseq ip, ip, r8, lsr #6 │ │ │ │ - subseq r9, sl, r8, asr #10 │ │ │ │ + subseq ip, ip, r4, lsl #10 │ │ │ │ + ldrsheq ip, [ip], #-64 @ 0xffffffc0 │ │ │ │ + subseq r9, sl, r0, lsl r7 │ │ │ │ + ldrsbeq ip, [ip], #-64 @ 0xffffffc0 │ │ │ │ + ldrsheq r9, [sl], #-96 @ 0xffffffa0 │ │ │ │ + ldrheq ip, [ip], #-64 @ 0xffffffc0 │ │ │ │ + ldrsbeq r9, [sl], #-96 @ 0xffffffa0 │ │ │ │ + @ instruction: 0x005cc490 │ │ │ │ + ldrheq r9, [sl], #-96 @ 0xffffffa0 │ │ │ │ + subseq ip, ip, r2, ror #8 │ │ │ │ + subseq r9, sl, r2, lsl #13 │ │ │ │ + subseq ip, ip, r2, asr #8 │ │ │ │ + subseq r9, sl, r2, ror #12 │ │ │ │ + subseq ip, ip, r2, lsr #8 │ │ │ │ + subseq r9, sl, r2, asr #12 │ │ │ │ + subseq ip, ip, lr, lsr #7 │ │ │ │ + subseq r9, sl, lr, asr #11 │ │ │ │ + @ instruction: 0x005cc390 │ │ │ │ + ldrheq r9, [sl], #-80 @ 0xffffffb0 │ │ │ │ + subseq ip, ip, r0, ror r3 │ │ │ │ + @ instruction: 0x005a9590 │ │ │ │ + subseq ip, ip, r0, asr r3 │ │ │ │ + subseq r9, sl, r0, ror r5 │ │ │ │ + subseq ip, ip, r0, lsr r3 │ │ │ │ + subseq r9, sl, r0, asr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0xf8dfb099 │ │ │ │ @ instruction: 0xf8df24b4 │ │ │ │ @ instruction: 0x468174b4 │ │ │ │ @@ -575281,33 +575281,33 @@ │ │ │ │ b 16166f0 │ │ │ │ movwls r0, #23176 @ 0x5a88 │ │ │ │ svclt 0x0000e084 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq r9, r5, r4, lsl #23 │ │ │ │ - subseq ip, ip, r6, lsl #4 │ │ │ │ + subseq ip, ip, lr, lsl #4 │ │ │ │ rsbeq r9, r5, sl, ror #22 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x005cc19e │ │ │ │ - ldrheq r9, [sl], #-60 @ 0xffffffc4 │ │ │ │ - subseq ip, ip, r2, lsl #3 │ │ │ │ - subseq r9, sl, r0, lsr #7 │ │ │ │ + subseq ip, ip, r6, lsr #3 │ │ │ │ + subseq r9, sl, r4, asr #7 │ │ │ │ + subseq ip, ip, sl, lsl #3 │ │ │ │ + subseq r9, sl, r8, lsr #7 │ │ │ │ strhteq r9, [r5], #-168 @ 0xffffff58 │ │ │ │ - subseq ip, ip, r8, asr #2 │ │ │ │ - subseq r9, sl, r8, ror #6 │ │ │ │ + subseq ip, ip, r0, asr r1 │ │ │ │ + subseq r9, sl, r0, ror r3 │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ - ldrheq fp, [ip], #-248 @ 0xffffff08 │ │ │ │ - ldrsbeq r9, [sl], #-24 @ 0xffffffe8 │ │ │ │ - subseq fp, ip, r2, asr pc │ │ │ │ - subseq fp, ip, ip, asr #30 │ │ │ │ - subseq fp, ip, r4, asr #27 │ │ │ │ - subseq r8, sl, r4, ror #31 │ │ │ │ - subseq fp, ip, sl, lsl #27 │ │ │ │ - subseq fp, ip, r4, lsl #27 │ │ │ │ + subseq fp, ip, r0, asr #31 │ │ │ │ + subseq r9, sl, r0, ror #3 │ │ │ │ + subseq fp, ip, sl, asr pc │ │ │ │ + subseq fp, ip, r4, asr pc │ │ │ │ + subseq fp, ip, ip, asr #27 │ │ │ │ + subseq r8, sl, ip, ror #31 │ │ │ │ + @ instruction: 0x005cbd92 │ │ │ │ + subseq fp, ip, ip, lsl #27 │ │ │ │ strbmi r6, [r1], -fp, lsr #18 │ │ │ │ bleq c809cc │ │ │ │ ldc 6, cr4, [r6, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf8532b22 │ │ │ │ ldc 0, cr2, [r6, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7fc1b20 │ │ │ │ stmdacs r1, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -575577,15 +575577,15 @@ │ │ │ │ blx c02efa │ │ │ │ @ instruction: 0xf04f4846 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ffa82f06 │ │ │ │ stmdami r4, {r0, r8, r9, sl, sp, lr, pc}^ │ │ │ │ cmppvc pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 882f16 │ │ │ │ + blx 882f16 │ │ │ │ strtmi r4, [r1], -r1, asr #16 │ │ │ │ @ instruction: 0xf5d24478 │ │ │ │ @ instruction: 0xf7fffbd3 │ │ │ │ strmi fp, [r4], -r4, lsr #23 │ │ │ │ vtst.8 d20, d0, d30 │ │ │ │ ldrbtmi r2, [r8], #-473 @ 0xfffffe27 │ │ │ │ @ instruction: 0xf5d2300c │ │ │ │ @@ -575611,56 +575611,56 @@ │ │ │ │ strtmi r4, [r1], -lr, lsr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx ffa02f88 │ │ │ │ @ instruction: 0xf04f482c │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx fe882f96 │ │ │ │ svclt 0x0000e6b9 │ │ │ │ - ldrheq fp, [ip], #-186 @ 0xffffff46 │ │ │ │ - ldrsbeq r8, [sl], #-218 @ 0xffffff26 │ │ │ │ - subseq fp, ip, r2, lsr #23 │ │ │ │ - subseq r8, sl, r2, asr #27 │ │ │ │ - subseq fp, ip, r6, lsl #23 │ │ │ │ - subseq r8, sl, ip, lsr #27 │ │ │ │ + subseq fp, ip, r2, asr #23 │ │ │ │ + subseq r8, sl, r2, ror #27 │ │ │ │ + subseq fp, ip, sl, lsr #23 │ │ │ │ + subseq r8, sl, sl, asr #27 │ │ │ │ + subseq fp, ip, lr, lsl #23 │ │ │ │ + ldrheq r8, [sl], #-212 @ 0xffffff2c │ │ │ │ andeq r1, r0, r8, asr r4 │ │ │ │ - subseq fp, ip, r8, lsl fp │ │ │ │ - subseq r8, sl, r8, lsr sp │ │ │ │ - ldrsheq fp, [ip], #-174 @ 0xffffff52 │ │ │ │ - subseq r8, sl, ip, lsl sp │ │ │ │ - ldrsbeq fp, [ip], #-166 @ 0xffffff5a │ │ │ │ - ldrsheq r8, [sl], #-196 @ 0xffffff3c │ │ │ │ - ldrheq fp, [ip], #-162 @ 0xffffff5e │ │ │ │ - ldrsbeq r8, [sl], #-194 @ 0xffffff3e │ │ │ │ - subseq fp, ip, sl, ror #20 │ │ │ │ - ldrsheq fp, [ip], #-154 @ 0xffffff66 │ │ │ │ - subseq r8, sl, r8, lsl ip │ │ │ │ - subseq fp, ip, r8, lsr #19 │ │ │ │ - subseq r8, sl, r8, asr #23 │ │ │ │ - subseq fp, ip, lr, lsl #19 │ │ │ │ - subseq r8, sl, ip, lsr #23 │ │ │ │ - subseq fp, ip, r2, ror r9 │ │ │ │ - @ instruction: 0x005a8b90 │ │ │ │ - subseq fp, ip, r6, asr r9 │ │ │ │ - subseq r8, sl, r4, ror fp │ │ │ │ - subseq fp, ip, sl, lsr r9 │ │ │ │ - subseq r8, sl, r8, asr fp │ │ │ │ - subseq fp, ip, lr, lsl r9 │ │ │ │ - subseq r8, sl, ip, lsr fp │ │ │ │ - subseq fp, ip, r4, lsl #18 │ │ │ │ - subseq r8, sl, r2, lsr #22 │ │ │ │ - subseq fp, ip, r8, ror #17 │ │ │ │ - subseq r8, sl, r8, lsl #22 │ │ │ │ - subseq fp, ip, sl, asr #17 │ │ │ │ - subseq r8, sl, sl, ror #21 │ │ │ │ - ldrheq fp, [ip], #-128 @ 0xffffff80 │ │ │ │ - subseq r8, sl, lr, asr #21 │ │ │ │ - @ instruction: 0x005cb892 │ │ │ │ - ldrheq r8, [sl], #-160 @ 0xffffff60 │ │ │ │ - subseq fp, ip, r4, ror r8 │ │ │ │ - @ instruction: 0x005a8a92 │ │ │ │ + subseq fp, ip, r0, lsr #22 │ │ │ │ + subseq r8, sl, r0, asr #26 │ │ │ │ + subseq fp, ip, r6, lsl #22 │ │ │ │ + subseq r8, sl, r4, lsr #26 │ │ │ │ + ldrsbeq fp, [ip], #-174 @ 0xffffff52 │ │ │ │ + ldrsheq r8, [sl], #-204 @ 0xffffff34 │ │ │ │ + ldrheq fp, [ip], #-170 @ 0xffffff56 │ │ │ │ + ldrsbeq r8, [sl], #-202 @ 0xffffff36 │ │ │ │ + subseq fp, ip, r2, ror sl │ │ │ │ + subseq fp, ip, r2, lsl #20 │ │ │ │ + subseq r8, sl, r0, lsr #24 │ │ │ │ + ldrheq fp, [ip], #-144 @ 0xffffff70 │ │ │ │ + ldrsbeq r8, [sl], #-176 @ 0xffffff50 │ │ │ │ + @ instruction: 0x005cb996 │ │ │ │ + ldrheq r8, [sl], #-180 @ 0xffffff4c │ │ │ │ + subseq fp, ip, sl, ror r9 │ │ │ │ + @ instruction: 0x005a8b98 │ │ │ │ + subseq fp, ip, lr, asr r9 │ │ │ │ + subseq r8, sl, ip, ror fp │ │ │ │ + subseq fp, ip, r2, asr #18 │ │ │ │ + subseq r8, sl, r0, ror #22 │ │ │ │ + subseq fp, ip, r6, lsr #18 │ │ │ │ + subseq r8, sl, r4, asr #22 │ │ │ │ + subseq fp, ip, ip, lsl #18 │ │ │ │ + subseq r8, sl, sl, lsr #22 │ │ │ │ + ldrsheq fp, [ip], #-128 @ 0xffffff80 │ │ │ │ + subseq r8, sl, r0, lsl fp │ │ │ │ + ldrsbeq fp, [ip], #-130 @ 0xffffff7e │ │ │ │ + ldrsheq r8, [sl], #-162 @ 0xffffff5e │ │ │ │ + ldrheq fp, [ip], #-136 @ 0xffffff78 │ │ │ │ + ldrsbeq r8, [sl], #-166 @ 0xffffff5a │ │ │ │ + @ instruction: 0x005cb89a │ │ │ │ + ldrheq r8, [sl], #-168 @ 0xffffff58 │ │ │ │ + subseq fp, ip, ip, ror r8 │ │ │ │ + @ instruction: 0x005a8a9a │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed9cb00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi ff289828 │ │ │ │ blmi ff2b1b30 │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -575851,62 +575851,62 @@ │ │ │ │ svccc 0x00b99999 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ rsbeq r9, r5, lr, ror #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq fp, ip, r6, ror #14 │ │ │ │ + subseq fp, ip, lr, ror #14 │ │ │ │ @ instruction: 0xffffce01 │ │ │ │ @ instruction: 0xffffd07b │ │ │ │ - ldrsbeq fp, [ip], #-122 @ 0xffffff86 │ │ │ │ - ldrsheq fp, [ip], #-124 @ 0xffffff84 │ │ │ │ - subseq fp, ip, r8, lsl r8 │ │ │ │ subseq fp, ip, r2, ror #15 │ │ │ │ - subseq fp, ip, r2, lsl r7 │ │ │ │ - subseq r8, sl, r2, lsr r9 │ │ │ │ + subseq fp, ip, r4, lsl #16 │ │ │ │ + subseq fp, ip, r0, lsr #16 │ │ │ │ + subseq fp, ip, sl, ror #15 │ │ │ │ + subseq fp, ip, sl, lsl r7 │ │ │ │ + subseq r8, sl, sl, lsr r9 │ │ │ │ rsbeq r9, r5, ip, asr #32 │ │ │ │ - ldrsbeq fp, [ip], #-110 @ 0xffffff92 │ │ │ │ - ldrsheq r8, [sl], #-142 @ 0xffffff72 │ │ │ │ - subseq fp, ip, r8, asr #15 │ │ │ │ - subseq fp, ip, sl, lsl #16 │ │ │ │ - subseq fp, ip, sl, lsl #16 │ │ │ │ - subseq fp, ip, r8, asr #16 │ │ │ │ - subseq fp, ip, r0, ror r6 │ │ │ │ - @ instruction: 0x005a8890 │ │ │ │ - subseq fp, ip, r6, asr r6 │ │ │ │ - subseq r8, sl, r6, ror r8 │ │ │ │ - subseq fp, ip, r8, lsl r8 │ │ │ │ - subseq fp, ip, r2, asr #16 │ │ │ │ + subseq fp, ip, r6, ror #13 │ │ │ │ + subseq r8, sl, r6, lsl #18 │ │ │ │ + ldrsbeq fp, [ip], #-112 @ 0xffffff90 │ │ │ │ + subseq fp, ip, r2, lsl r8 │ │ │ │ + subseq fp, ip, r2, lsl r8 │ │ │ │ + subseq fp, ip, r0, asr r8 │ │ │ │ + subseq fp, ip, r8, ror r6 │ │ │ │ + @ instruction: 0x005a8898 │ │ │ │ + subseq fp, ip, lr, asr r6 │ │ │ │ + subseq r8, sl, lr, ror r8 │ │ │ │ + subseq fp, ip, r0, lsr #16 │ │ │ │ + subseq fp, ip, sl, asr #16 │ │ │ │ + subseq fp, ip, r4, asr r8 │ │ │ │ + subseq fp, ip, r0, lsl #17 │ │ │ │ + ldrsheq fp, [ip], #-88 @ 0xffffffa8 │ │ │ │ + subseq r8, sl, r8, lsl r8 │ │ │ │ + ldrsbeq fp, [ip], #-94 @ 0xffffffa2 │ │ │ │ + ldrsheq r8, [sl], #-126 @ 0xffffff82 │ │ │ │ subseq fp, ip, ip, asr #16 │ │ │ │ - subseq fp, ip, r8, ror r8 │ │ │ │ - ldrsheq fp, [ip], #-80 @ 0xffffffb0 │ │ │ │ - subseq r8, sl, r0, lsl r8 │ │ │ │ - ldrsbeq fp, [ip], #-86 @ 0xffffffaa │ │ │ │ - ldrsheq r8, [sl], #-118 @ 0xffffff8a │ │ │ │ - subseq fp, ip, r4, asr #16 │ │ │ │ - subseq fp, ip, lr, ror r8 │ │ │ │ - @ instruction: 0x005cb59c │ │ │ │ - ldrheq r8, [sl], #-124 @ 0xffffff84 │ │ │ │ - subseq fp, ip, r8, ror #16 │ │ │ │ - subseq fp, ip, sl, lsr #17 │ │ │ │ - subseq fp, ip, r2, ror #10 │ │ │ │ - subseq r8, sl, r2, lsl #15 │ │ │ │ - subseq fp, ip, r4, asr #10 │ │ │ │ - subseq r8, sl, r2, ror #14 │ │ │ │ - subseq fp, ip, r4, ror r8 │ │ │ │ - @ instruction: 0x005cb89a │ │ │ │ + subseq fp, ip, r6, lsl #17 │ │ │ │ + subseq fp, ip, r4, lsr #11 │ │ │ │ + subseq r8, sl, r4, asr #15 │ │ │ │ + subseq fp, ip, r0, ror r8 │ │ │ │ + ldrheq fp, [ip], #-130 @ 0xffffff7e │ │ │ │ + subseq fp, ip, sl, ror #10 │ │ │ │ + subseq r8, sl, sl, lsl #15 │ │ │ │ + subseq fp, ip, ip, asr #10 │ │ │ │ + subseq r8, sl, sl, ror #14 │ │ │ │ + subseq fp, ip, ip, ror r8 │ │ │ │ + subseq fp, ip, r2, lsr #17 │ │ │ │ andeq r0, r0, sp, lsr #2 │ │ │ │ @ instruction: 0xffffc1c7 │ │ │ │ @ instruction: 0xfffff2ab │ │ │ │ @ instruction: 0xffffccd9 │ │ │ │ @ instruction: 0xffffca79 │ │ │ │ @ instruction: 0xffffd667 │ │ │ │ - ldrsbeq fp, [ip], #-72 @ 0xffffffb8 │ │ │ │ - ldrsheq r8, [sl], #-104 @ 0xffffff98 │ │ │ │ + subseq fp, ip, r0, ror #9 │ │ │ │ + subseq r8, sl, r0, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed9cedc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mcr2 7, 0, pc, cr8, cr15, {7} @ │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -575916,16 +575916,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf87cf5d2 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5d24478 │ │ │ │ blls 2c41ec >::_M_default_append(unsigned int)@@Base+0x3e8e8> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrheq fp, [ip], #-48 @ 0xffffffd0 │ │ │ │ - ldrsbeq r8, [sl], #-80 @ 0xffffffb0 │ │ │ │ + ldrheq fp, [ip], #-56 @ 0xffffffc8 │ │ │ │ + ldrsbeq r8, [sl], #-88 @ 0xffffffa8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl fed9cf2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibmi r8, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0x46064617 │ │ │ │ @ instruction: 0xf2d34479 │ │ │ │ @@ -576122,58 +576122,58 @@ │ │ │ │ mcr2 5, 7, pc, cr2, cr1, {6} @ │ │ │ │ @ instruction: 0x46214831 │ │ │ │ @ instruction: 0xf5d14478 │ │ │ │ @ instruction: 0xe696ff9d │ │ │ │ bleq 2c16c4 >::_M_default_append(unsigned int)@@Base+0x3bdc0> │ │ │ │ svclt 0x0000e79d │ │ │ │ ... │ │ │ │ - subseq sl, sl, r0, lsr #23 │ │ │ │ - subseq fp, ip, r8, lsl #14 │ │ │ │ - subseq fp, ip, r4, lsl #14 │ │ │ │ - subseq fp, ip, r4, lsl #14 │ │ │ │ - subseq r8, sl, ip, ror #10 │ │ │ │ - subseq fp, ip, r6, lsl #14 │ │ │ │ - ldrsbeq fp, [ip], #-102 @ 0xffffff9a │ │ │ │ - subseq r8, sl, lr, lsr r5 │ │ │ │ - subseq fp, ip, r4, ror #13 │ │ │ │ - subseq fp, ip, r4, ror #13 │ │ │ │ - @ instruction: 0x005cb694 │ │ │ │ - ldrsheq r8, [sl], #-76 @ 0xffffffb4 │ │ │ │ - subseq fp, ip, ip, ror r6 │ │ │ │ - subseq r8, sl, r4, ror #9 │ │ │ │ - ldrheq fp, [ip], #-98 @ 0xffffff9e │ │ │ │ - subseq fp, ip, lr, lsr #13 │ │ │ │ - subseq fp, ip, sl, lsr r6 │ │ │ │ - subseq r8, sl, r2, lsr #9 │ │ │ │ - subseq fp, ip, r2, lsr #12 │ │ │ │ - subseq r8, sl, sl, lsl #9 │ │ │ │ - subseq fp, ip, sl, ror r6 │ │ │ │ - ldrsheq fp, [ip], #-86 @ 0xffffffaa │ │ │ │ - subseq r8, sl, lr, asr r4 │ │ │ │ - subseq fp, ip, lr, asr r6 │ │ │ │ - subseq fp, ip, sl, asr #11 │ │ │ │ - subseq r8, sl, r2, lsr r4 │ │ │ │ + subseq sl, sl, r8, lsr #23 │ │ │ │ + subseq fp, ip, r0, lsl r7 │ │ │ │ + subseq fp, ip, ip, lsl #14 │ │ │ │ + subseq fp, ip, ip, lsl #14 │ │ │ │ + subseq r8, sl, r4, ror r5 │ │ │ │ + subseq fp, ip, lr, lsl #14 │ │ │ │ + ldrsbeq fp, [ip], #-110 @ 0xffffff92 │ │ │ │ + subseq r8, sl, r6, asr #10 │ │ │ │ + subseq fp, ip, ip, ror #13 │ │ │ │ + subseq fp, ip, ip, ror #13 │ │ │ │ + @ instruction: 0x005cb69c │ │ │ │ + subseq r8, sl, r4, lsl #10 │ │ │ │ + subseq fp, ip, r4, lsl #13 │ │ │ │ + subseq r8, sl, ip, ror #9 │ │ │ │ + ldrheq fp, [ip], #-106 @ 0xffffff96 │ │ │ │ + ldrheq fp, [ip], #-102 @ 0xffffff9a │ │ │ │ subseq fp, ip, r2, asr #12 │ │ │ │ - subseq fp, ip, r2, lsr #12 │ │ │ │ - subseq fp, ip, ip, lsl #12 │ │ │ │ - subseq fp, ip, r0, lsl #12 │ │ │ │ - subseq fp, ip, r8, ror #11 │ │ │ │ - subseq fp, ip, ip, asr #11 │ │ │ │ - subseq fp, ip, r4, asr #9 │ │ │ │ - subseq r8, sl, ip, lsr #6 │ │ │ │ - subseq fp, ip, ip, lsr #9 │ │ │ │ - subseq r8, sl, r4, lsl r3 │ │ │ │ - subseq fp, ip, lr, lsl #9 │ │ │ │ - ldrsheq r8, [sl], #-38 @ 0xffffffda │ │ │ │ - subseq fp, ip, r4, ror r4 │ │ │ │ - ldrsbeq r8, [sl], #-44 @ 0xffffffd4 │ │ │ │ - subseq fp, ip, r4, asr r4 │ │ │ │ - ldrheq r8, [sl], #-44 @ 0xffffffd4 │ │ │ │ - subseq fp, ip, r4, lsr r4 │ │ │ │ - @ instruction: 0x005a829c │ │ │ │ + subseq r8, sl, sl, lsr #9 │ │ │ │ + subseq fp, ip, sl, lsr #12 │ │ │ │ + @ instruction: 0x005a8492 │ │ │ │ + subseq fp, ip, r2, lsl #13 │ │ │ │ + ldrsheq fp, [ip], #-94 @ 0xffffffa2 │ │ │ │ + subseq r8, sl, r6, ror #8 │ │ │ │ + subseq fp, ip, r6, ror #12 │ │ │ │ + ldrsbeq fp, [ip], #-82 @ 0xffffffae │ │ │ │ + subseq r8, sl, sl, lsr r4 │ │ │ │ + subseq fp, ip, sl, asr #12 │ │ │ │ + subseq fp, ip, sl, lsr #12 │ │ │ │ + subseq fp, ip, r4, lsl r6 │ │ │ │ + subseq fp, ip, r8, lsl #12 │ │ │ │ + ldrsheq fp, [ip], #-80 @ 0xffffffb0 │ │ │ │ + ldrsbeq fp, [ip], #-84 @ 0xffffffac │ │ │ │ + subseq fp, ip, ip, asr #9 │ │ │ │ + subseq r8, sl, r4, lsr r3 │ │ │ │ + ldrheq fp, [ip], #-68 @ 0xffffffbc │ │ │ │ + subseq r8, sl, ip, lsl r3 │ │ │ │ + @ instruction: 0x005cb496 │ │ │ │ + ldrsheq r8, [sl], #-46 @ 0xffffffd2 │ │ │ │ + subseq fp, ip, ip, ror r4 │ │ │ │ + subseq r8, sl, r4, ror #5 │ │ │ │ + subseq fp, ip, ip, asr r4 │ │ │ │ + subseq r8, sl, r4, asr #5 │ │ │ │ + subseq fp, ip, ip, lsr r4 │ │ │ │ + subseq r8, sl, r4, lsr #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed9d30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi ip!, {r4, r5, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrbtmi r4, [r9], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0xf2d34f7a │ │ │ │ @@ -576293,40 +576293,40 @@ │ │ │ │ vldr s6, [r4, #576] @ 0x240 │ │ │ │ @ instruction: 0xeeb85b26 │ │ │ │ @ instruction: 0xee857be7 │ │ │ │ str r6, [r6, r7, lsl #22]! │ │ │ │ blpl 2c1974 >::_M_default_append(unsigned int)@@Base+0x3c070> │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ... │ │ │ │ - ldrheq sl, [sl], #-126 @ 0xffffff82 │ │ │ │ - subseq r0, ip, ip, lsr #21 │ │ │ │ - subseq fp, ip, r2, lsr #6 │ │ │ │ - subseq fp, ip, r4, lsr #9 │ │ │ │ - ldrheq fp, [ip], #-66 @ 0xffffffbe │ │ │ │ - ldrheq fp, [ip], #-66 @ 0xffffffbe │ │ │ │ - ldrheq fp, [ip], #-76 @ 0xffffffb4 │ │ │ │ - subseq fp, ip, r6, asr #9 │ │ │ │ - ldrsbeq fp, [ip], #-64 @ 0xffffffc0 │ │ │ │ - ldrsbeq fp, [ip], #-66 @ 0xffffffbe │ │ │ │ - ldrsbeq fp, [ip], #-76 @ 0xffffffb4 │ │ │ │ - ldrsbeq fp, [ip], #-78 @ 0xffffffb2 │ │ │ │ - subseq fp, ip, r8, ror #9 │ │ │ │ - subseq fp, ip, sl, ror #9 │ │ │ │ - ldrsheq fp, [ip], #-68 @ 0xffffffbc │ │ │ │ - ldrsheq fp, [ip], #-70 @ 0xffffffba │ │ │ │ - subseq fp, ip, ip, ror #7 │ │ │ │ - ldrsheq fp, [ip], #-50 @ 0xffffffce │ │ │ │ - subseq fp, ip, sl, ror #9 │ │ │ │ - subseq r0, ip, lr, lsr #20 │ │ │ │ - subseq fp, ip, r4, ror #8 │ │ │ │ - subseq fp, ip, ip, asr #8 │ │ │ │ - subseq fp, ip, sl, lsl r4 │ │ │ │ - ldrsheq fp, [ip], #-48 @ 0xffffffd0 │ │ │ │ - subseq fp, ip, r6, asr #7 │ │ │ │ - @ instruction: 0x005def96 │ │ │ │ + subseq sl, sl, r6, asr #15 │ │ │ │ + ldrheq r0, [ip], #-164 @ 0xffffff5c │ │ │ │ + subseq fp, ip, sl, lsr #6 │ │ │ │ + subseq fp, ip, ip, lsr #9 │ │ │ │ + ldrheq fp, [ip], #-74 @ 0xffffffb6 │ │ │ │ + ldrheq fp, [ip], #-74 @ 0xffffffb6 │ │ │ │ + subseq fp, ip, r4, asr #9 │ │ │ │ + subseq fp, ip, lr, asr #9 │ │ │ │ + ldrsbeq fp, [ip], #-72 @ 0xffffffb8 │ │ │ │ + ldrsbeq fp, [ip], #-74 @ 0xffffffb6 │ │ │ │ + subseq fp, ip, r4, ror #9 │ │ │ │ + subseq fp, ip, r6, ror #9 │ │ │ │ + ldrsheq fp, [ip], #-64 @ 0xffffffc0 │ │ │ │ + ldrsheq fp, [ip], #-66 @ 0xffffffbe │ │ │ │ + ldrsheq fp, [ip], #-76 @ 0xffffffb4 │ │ │ │ + ldrsheq fp, [ip], #-78 @ 0xffffffb2 │ │ │ │ + ldrsheq fp, [ip], #-52 @ 0xffffffcc │ │ │ │ + ldrsheq fp, [ip], #-58 @ 0xffffffc6 │ │ │ │ + ldrsheq fp, [ip], #-66 @ 0xffffffbe │ │ │ │ + subseq r0, ip, r6, lsr sl │ │ │ │ + subseq fp, ip, ip, ror #8 │ │ │ │ + subseq fp, ip, r4, asr r4 │ │ │ │ + subseq fp, ip, r2, lsr #8 │ │ │ │ + ldrsheq fp, [ip], #-56 @ 0xffffffc8 │ │ │ │ + subseq fp, ip, lr, asr #7 │ │ │ │ + @ instruction: 0x005def9e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30182c >::_M_default_append(unsigned int)@@Base+0x7bf28> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ bmi 1cd7bd4 │ │ │ │ blmi 1cd7df4 │ │ │ │ @@ -576434,22 +576434,22 @@ │ │ │ │ ldmib ip!, {r0, r1, r3, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq r8, r5, r4, ror r6 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r8, r5, r2, asr r6 │ │ │ │ - subseq fp, ip, ip, asr #5 │ │ │ │ - ldrsheq fp, [ip], #-26 @ 0xffffffe6 │ │ │ │ - @ instruction: 0x005caf96 │ │ │ │ - ldrsheq r7, [sl], #-222 @ 0xffffff22 │ │ │ │ - subseq sl, ip, ip, ror pc │ │ │ │ - subseq r7, sl, r2, ror #27 │ │ │ │ - subseq sl, ip, lr, asr pc │ │ │ │ - subseq r7, sl, r4, asr #27 │ │ │ │ + ldrsbeq fp, [ip], #-36 @ 0xffffffdc │ │ │ │ + subseq fp, ip, r2, lsl #4 │ │ │ │ + @ instruction: 0x005caf9e │ │ │ │ + subseq r7, sl, r6, lsl #28 │ │ │ │ + subseq sl, ip, r4, lsl #31 │ │ │ │ + subseq r7, sl, sl, ror #27 │ │ │ │ + subseq sl, ip, r6, ror #30 │ │ │ │ + subseq r7, sl, ip, asr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ bmi fe597fb0 │ │ │ │ blmi fe597dec │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -576590,23 +576590,23 @@ │ │ │ │ svclt 0x00082b01 │ │ │ │ @ instruction: 0xf43f460b │ │ │ │ @ instruction: 0x460daf78 │ │ │ │ @ instruction: 0xf5cbe7bf │ │ │ │ svclt 0x0000e87e │ │ │ │ rsbeq r8, r5, ip, lsl #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq sl, ip, r8, asr #29 │ │ │ │ - subseq r7, sl, r0, lsr sp │ │ │ │ + ldrsbeq sl, [ip], #-224 @ 0xffffff20 │ │ │ │ + subseq r7, sl, r8, lsr sp │ │ │ │ rsbeq r8, r5, sl, asr #8 │ │ │ │ - subseq sl, ip, r2, lsl #29 │ │ │ │ - subseq r7, sl, sl, ror #25 │ │ │ │ - @ instruction: 0x005cad9a │ │ │ │ - subseq r7, sl, r2, lsl #24 │ │ │ │ - subseq sl, ip, r2, lsl #26 │ │ │ │ - subseq r7, sl, sl, ror #22 │ │ │ │ + subseq sl, ip, sl, lsl #29 │ │ │ │ + ldrsheq r7, [sl], #-194 @ 0xffffff3e │ │ │ │ + subseq sl, ip, r2, lsr #27 │ │ │ │ + subseq r7, sl, sl, lsl #24 │ │ │ │ + subseq sl, ip, sl, lsl #26 │ │ │ │ + subseq r7, sl, r2, ror fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [sp], -ip, lsl #12 │ │ │ │ @ instruction: 0x46171c59 │ │ │ │ stmdbvs r3!, {r0, r2, r7, ip, sp, pc} │ │ │ │ @@ -576652,19 +576652,19 @@ │ │ │ │ vst2.8 {d20-d21}, [pc], r9 │ │ │ │ ldrbtmi r7, [r8], #-310 @ 0xfffffeca │ │ │ │ @ instruction: 0xf5d1300c │ │ │ │ stmdami r7, {r0, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5d14478 │ │ │ │ strb pc, [lr, pc, ror #22]! @ │ │ │ │ - subseq sl, ip, r4, lsl #29 │ │ │ │ - ldrsheq sl, [ip], #-186 @ 0xffffff46 │ │ │ │ - subseq r7, sl, r0, ror #20 │ │ │ │ - ldrsbeq sl, [ip], #-186 @ 0xffffff46 │ │ │ │ - subseq r7, sl, r0, asr #20 │ │ │ │ + subseq sl, ip, ip, lsl #29 │ │ │ │ + subseq sl, ip, r2, lsl #24 │ │ │ │ + subseq r7, sl, r8, ror #20 │ │ │ │ + subseq sl, ip, r2, ror #23 │ │ │ │ + subseq r7, sl, r8, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl feda94f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [r1] │ │ │ │ addslt r9, r2, r0, lsl #22 │ │ │ │ @ instruction: 0x46044a93 │ │ │ │ @@ -576957,16 +576957,16 @@ │ │ │ │ blvc 28276c >::resize(unsigned int)@@Base+0x60> │ │ │ │ stc 7, cr14, [sp, #212] @ 0xd4 │ │ │ │ ldrtmi r7, [r1], -r0, lsl #22 │ │ │ │ @ instruction: 0xf2e44638 │ │ │ │ ldc 15, cr15, [sp, #68] @ 0x44 │ │ │ │ vdiv.f64 d7, d7, d0 │ │ │ │ str r7, [pc, r0, lsl #22]! │ │ │ │ - subseq sl, ip, lr, lsr r8 │ │ │ │ - subseq r7, sl, r6, lsr #13 │ │ │ │ + subseq sl, ip, r6, asr #16 │ │ │ │ + subseq r7, sl, lr, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed9df78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi a8acc0 │ │ │ │ blmi a985f4 │ │ │ │ ldrbtmi fp, [sl], #-137 @ 0xffffff77 │ │ │ │ ldmpl r3, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -576998,30 +576998,30 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r1, r2, lsl #2 │ │ │ │ ldclt 0, cr11, [r0, #-36]! @ 0xffffffdc │ │ │ │ stcl 5, cr15, [sl, #-808] @ 0xfffffcd8 │ │ │ │ rsbeq r7, r5, r6, ror ip │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbeq sl, [ip], #-136 @ 0xffffff78 │ │ │ │ - subseq sl, ip, r2, asr #17 │ │ │ │ + subseq sl, ip, r0, ror #17 │ │ │ │ + subseq sl, ip, sl, asr #17 │ │ │ │ rsbeq r7, r5, r2, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fed9e020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.s32 , d6, d3 │ │ │ │ blmi 405754 │ │ │ │ ldclcc 2, cr15, [r9], {65} @ 0x41 │ │ │ │ adcscs r9, r8, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf5cec000 │ │ │ │ andcs pc, r1, r3, lsl #19 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - subseq sl, ip, r8, ror #16 │ │ │ │ + subseq sl, ip, r0, ror r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fed9e054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064c19 │ │ │ │ blx f039fc │ │ │ │ vqshl.s8 q10, q14, q0 │ │ │ │ @@ -577044,15 +577044,15 @@ │ │ │ │ @ instruction: 0xf5d023c2 │ │ │ │ ldrtmi pc, [r0], -sp, lsr #17 @ │ │ │ │ blx 503a4c │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ teqpvc r1, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmialt r2!, {r4, r6, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - subseq sl, ip, ip, lsr r8 │ │ │ │ + subseq sl, ip, r4, asr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 302388 >::_M_default_append(unsigned int)@@Base+0x7ca84> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x46904957 │ │ │ │ addslt r4, r7, r7, asr sl │ │ │ │ @@ -577270,16 +577270,16 @@ │ │ │ │ stmdbls r0, {r0, r1, r2, fp, lr} │ │ │ │ @ instruction: 0xf5d04478 │ │ │ │ blls 286cc0 >::_M_default_append(unsigned int)@@Base+0x13bc> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs fp, r0, #48, 26 @ 0xc00 │ │ │ │ andvs r4, sl, r8, lsl r6 │ │ │ │ ldclt 0, cr11, [r0, #-12]! │ │ │ │ - subseq sl, ip, ip, lsr r2 │ │ │ │ - subseq r7, sl, r4, lsr #1 │ │ │ │ + subseq sl, ip, r4, asr #4 │ │ │ │ + subseq r7, sl, ip, lsr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 1298ac4 │ │ │ │ blmi 1298ae0 │ │ │ │ addlt r4, sp, sl, ror r4 │ │ │ │ @@ -577564,15 +577564,15 @@ │ │ │ │ sbchi pc, r6, r0, lsl #2 │ │ │ │ blvc ff483198 │ │ │ │ blvc 1402fb4 │ │ │ │ blvc ff2831b0 │ │ │ │ blx 6832a4 │ │ │ │ bls 6be2ec │ │ │ │ andsvs r2, r3, r0, lsl #6 │ │ │ │ - blmi 899f54 │ │ │ │ + blmi 899f54 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls 8a175c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, fp, fp, asr #1 │ │ │ │ blhi 4829f8 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -577894,17 +577894,17 @@ │ │ │ │ stmib r7, {r1, r2, r3, r8, r9, sp}^ │ │ │ │ vcge.u8 d18, d0, d0 │ │ │ │ blge 9e836c │ │ │ │ movwls r2, #49664 @ 0xc200 │ │ │ │ blge 7f2cb8 │ │ │ │ blhi 1e83298 │ │ │ │ @ instruction: 0xf10d9309 │ │ │ │ - blge 88a244 │ │ │ │ + blge 88a244 │ │ │ │ blls 1d432a4 │ │ │ │ - blge 86c864 │ │ │ │ + blge 86c864 │ │ │ │ andcs lr, r6, #3358720 @ 0x334000 │ │ │ │ blge 82c860 │ │ │ │ bpl 68236c │ │ │ │ blge a6c864 │ │ │ │ blge b6c874 │ │ │ │ rsb r9, r2, r8, lsl #6 │ │ │ │ blcc a832bc │ │ │ │ @@ -578083,15 +578083,15 @@ │ │ │ │ cdp2 1, 7, cr15, cr10, cr11, {7} │ │ │ │ @ instruction: 0xf1eb4605 │ │ │ │ ldc 14, cr15, [r7, #620] @ 0x26c │ │ │ │ strtmi r7, [r8], -r6, lsl #22 │ │ │ │ blvc 5437e8 │ │ │ │ blvc 40352c │ │ │ │ cdp2 1, 5, cr15, cr12, cr11, {7} │ │ │ │ - blls 881ab0 │ │ │ │ + blls 881ab0 │ │ │ │ bls 45981c │ │ │ │ @ instruction: 0x462b6819 │ │ │ │ bge 92c724 │ │ │ │ stmdbpl r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xff06f1de │ │ │ │ blls 7ee79c │ │ │ │ mulle r7, sl, r2 │ │ │ │ @@ -578116,15 +578116,15 @@ │ │ │ │ ldcls 6, cr14, [r0, #-540] @ 0xfffffde4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ mvnsvc pc, r3, asr #13 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ mvnsvc pc, #212860928 @ 0xcb00000 │ │ │ │ smlabteq r0, r5, r9, lr │ │ │ │ movwcs lr, #10693 @ 0x29c5 │ │ │ │ - blmi 89a7fc │ │ │ │ + blmi 89a7fc │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls da200c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ eorlt r2, pc, r1 │ │ │ │ blhi 4832a8 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -578143,15 +578143,15 @@ │ │ │ │ @ instruction: 0xf5c9e7d6 │ │ │ │ svclt 0x0000ec56 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq r6, r5, r0, ror #20 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsheq r8, [sl], #-142 @ 0xffffff72 │ │ │ │ + subseq r8, sl, r6, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4034c8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 2, cr15, cr0, cr12, {6} │ │ │ │ blvc 14c369c │ │ │ │ stclmi 0, cr11, [ip, #-932] @ 0xfffffc5c │ │ │ │ @@ -578189,15 +578189,15 @@ │ │ │ │ vldr s12, [pc, #1004] @ 248490 │ │ │ │ blcs 266d50 │ │ │ │ bvs ff13f5b4 │ │ │ │ blvs bc372c │ │ │ │ vldmdble sl!, {d2-d1} │ │ │ │ blcc 1403b78 │ │ │ │ blmi 1443b7c │ │ │ │ - blne 883734 │ │ │ │ + blne 883734 │ │ │ │ ldc 8, cr10, [sp, #200] @ 0xc8 │ │ │ │ vldr d2, [pc, #104] @ 248130 │ │ │ │ vstr d0, [sp, #132] @ 0x84 │ │ │ │ vstr d6, [sp, #216] @ 0xd8 │ │ │ │ @ instruction: 0xf1ec7b38 │ │ │ │ ldmdals r5, {r0, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @@ -578424,18 +578424,18 @@ │ │ │ │ ands sl, sl, r0, lsr pc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ ... │ │ │ │ - subseq r9, ip, r4, lsl r5 │ │ │ │ - subseq r9, ip, lr, asr r3 │ │ │ │ - subseq r9, ip, sl, rrx │ │ │ │ - ldrsbeq r5, [sl], #-232 @ 0xffffff18 │ │ │ │ + subseq r9, ip, ip, lsl r5 │ │ │ │ + subseq r9, ip, r6, ror #6 │ │ │ │ + subseq r9, ip, r2, ror r0 │ │ │ │ + subseq r5, sl, r0, ror #29 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ adcmi r3, r3, #16777216 @ 0x1000000 │ │ │ │ stmdavs fp!, {r0, r1, r2, r4, r6, r8, sl, fp, ip, lr, pc} │ │ │ │ stmdals r8, {r0, r1, r2, r5, r9, fp, sp, pc} │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ movwls r2, #8960 @ 0x2300 │ │ │ │ stmib sp, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -578710,26 +578710,26 @@ │ │ │ │ ubfx pc, r9, #22, #16 │ │ │ │ svc 0x00e4f5c8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ - subseq r8, ip, r6, lsl sp │ │ │ │ - subseq r5, sl, r4, lsl #23 │ │ │ │ - subseq r8, ip, lr, asr #25 │ │ │ │ - subseq r5, sl, r6, lsr fp │ │ │ │ - @ instruction: 0x005c8c9e │ │ │ │ - subseq r5, sl, ip, lsl #22 │ │ │ │ - subseq r8, ip, r4, ror #23 │ │ │ │ - subseq r5, sl, ip, asr #20 │ │ │ │ - subseq r8, ip, ip, asr #23 │ │ │ │ - subseq r5, sl, r2, lsr sl │ │ │ │ - subseq r8, ip, lr, lsr #23 │ │ │ │ - subseq r5, sl, r4, lsl sl │ │ │ │ + subseq r8, ip, lr, lsl sp │ │ │ │ + subseq r5, sl, ip, lsl #23 │ │ │ │ + ldrsbeq r8, [ip], #-198 @ 0xffffff3a │ │ │ │ + subseq r5, sl, lr, lsr fp │ │ │ │ + subseq r8, ip, r6, lsr #25 │ │ │ │ + subseq r5, sl, r4, lsl fp │ │ │ │ + subseq r8, ip, ip, ror #23 │ │ │ │ + subseq r5, sl, r4, asr sl │ │ │ │ + ldrsbeq r8, [ip], #-180 @ 0xffffff4c │ │ │ │ + subseq r5, sl, sl, lsr sl │ │ │ │ + ldrheq r8, [ip], #-182 @ 0xffffff4a │ │ │ │ + subseq r5, sl, ip, lsl sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 683dd4 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 5, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x461eb0d1 │ │ │ │ strmi r4, [r3], r7, ror #23 │ │ │ │ @@ -578961,18 +578961,18 @@ │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [ip, #1012]! @ 0x3f4 │ │ │ │ svclt 0x0000e781 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strhteq r6, [r5], #-8 │ │ │ │ - ldrsheq r8, [ip], #-204 @ 0xffffff34 │ │ │ │ - subseq r8, ip, lr, ror #25 │ │ │ │ - subseq r8, ip, r8, lsl #16 │ │ │ │ - subseq r5, sl, r6, ror r6 │ │ │ │ + subseq r8, ip, r4, lsl #26 │ │ │ │ + ldrsheq r8, [ip], #-198 @ 0xffffff3a │ │ │ │ + subseq r8, ip, r0, lsl r8 │ │ │ │ + subseq r5, sl, lr, ror r6 │ │ │ │ rsbeq r5, r5, r4, ror sp │ │ │ │ blhi fe884368 │ │ │ │ blcs 26f950 │ │ │ │ @ instruction: 0xf8d8d08b │ │ │ │ blcs 254d78 │ │ │ │ ldmvs r3!, {r0, r1, r2, r7, ip, lr, pc} │ │ │ │ bpl fe7c5600 │ │ │ │ @@ -579120,16 +579120,16 @@ │ │ │ │ vabal.s32 q9, d4, d1 │ │ │ │ bmi 447658 │ │ │ │ @ instruction: 0xf640a927 │ │ │ │ ldrbtmi r2, [sl], #-936 @ 0xfffffc58 │ │ │ │ @ instruction: 0xf89af5ce │ │ │ │ svclt 0x0000e69c │ │ │ │ ... │ │ │ │ - subseq r8, ip, sl, lsl #19 │ │ │ │ - subseq r8, ip, lr, asr r7 │ │ │ │ + @ instruction: 0x005c8992 │ │ │ │ + subseq r8, ip, r6, ror #14 │ │ │ │ andcc lr, r2, #3506176 @ 0x358000 │ │ │ │ @ instruction: 0xf8524658 │ │ │ │ ldmdavs r2!, {r0, r3, r5, sp, pc} │ │ │ │ bls 56d7d4 │ │ │ │ eorpl pc, r9, r3, asr r8 @ │ │ │ │ ldmdavs r3!, {r0, r1, r2, r3, r4, r7, fp, ip, lr}^ │ │ │ │ blls c2dbe8 │ │ │ │ @@ -579397,17 +579397,17 @@ │ │ │ │ blx fe707384 │ │ │ │ @ instruction: 0xf892e417 │ │ │ │ ldreq r3, [sl, r1, lsl #3] │ │ │ │ mcrge 4, 0, pc, cr4, cr15, {3} @ │ │ │ │ bllt a0739c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq r8, ip, ip, ror #5 │ │ │ │ - subseq r5, sl, sl, asr r1 │ │ │ │ - subseq r8, ip, lr, lsr r4 │ │ │ │ + ldrsheq r8, [ip], #-36 @ 0xffffffdc │ │ │ │ + subseq r5, sl, r2, ror #2 │ │ │ │ + subseq r8, ip, r6, asr #8 │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ blvs ff4c4e80 │ │ │ │ blvc 1544e88 │ │ │ │ adcsvs pc, r0, #12582912 @ 0xc00000 │ │ │ │ blpl 304814 >::_M_default_append(unsigned int)@@Base+0x7ef10> │ │ │ │ blvs ff3c4ea0 │ │ │ │ blx 684f98 │ │ │ │ @@ -579634,15 +579634,15 @@ │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ ... │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ - subseq r8, ip, ip, asr #2 │ │ │ │ + subseq r8, ip, r4, asr r1 │ │ │ │ ldrbmi r4, [r1], -sl, asr #17 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 1386eae │ │ │ │ @ instruction: 0xf04f48c8 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx 206eba │ │ │ │ @ instruction: 0xf64048c6 │ │ │ │ @@ -579787,15 +579787,15 @@ │ │ │ │ blvs 304df8 >::_M_default_append(unsigned int)@@Base+0x7f4f4> │ │ │ │ blvs ff445484 │ │ │ │ blx 68557c │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ ldrb r8, [r1, #-2881]! @ 0xfffff4bf │ │ │ │ @ instruction: 0x4651483f │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 887104 │ │ │ │ + blx 887104 │ │ │ │ @ instruction: 0xf04f483d │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx ff707110 │ │ │ │ strmi lr, [r5], -r1, asr #15 │ │ │ │ vst2.8 {d20-d21}, [pc :256], sl │ │ │ │ ldrbtmi r6, [r8], #-296 @ 0xfffffed8 │ │ │ │ @ instruction: 0xf5ce300c │ │ │ │ @@ -579837,31 +579837,31 @@ │ │ │ │ @ instruction: 0xf5c7bbc3 │ │ │ │ @ instruction: 0xf7ffeeae │ │ │ │ vabs.f64 d11, d29 │ │ │ │ @ instruction: 0xf5c70b48 │ │ │ │ ldr lr, [r4], #-3752 @ 0xfffff158 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrsheq r7, [ip], #-200 @ 0xffffff38 │ │ │ │ - subseq r4, sl, lr, asr fp │ │ │ │ - ldrsbeq r7, [ip], #-206 @ 0xffffff32 │ │ │ │ - subseq r4, sl, r4, asr #22 │ │ │ │ - subseq r7, ip, lr, lsl #25 │ │ │ │ - ldrsheq r4, [sl], #-164 @ 0xffffff5c │ │ │ │ - subseq r7, ip, lr, ror lr │ │ │ │ - subseq r7, ip, sl, lsl fp │ │ │ │ - subseq r4, sl, r0, lsl #19 │ │ │ │ - subseq r7, ip, r0, lsl #22 │ │ │ │ - subseq r4, sl, r6, ror #18 │ │ │ │ - subseq r7, ip, r0, lsr #21 │ │ │ │ - subseq r4, sl, r6, lsl #18 │ │ │ │ - subseq r7, ip, r2, lsl #21 │ │ │ │ - subseq r4, sl, sl, ror #17 │ │ │ │ - subseq r7, ip, lr, lsl sl │ │ │ │ - subseq r4, sl, r4, lsl #17 │ │ │ │ + subseq r7, ip, r0, lsl #26 │ │ │ │ + subseq r4, sl, r6, ror #22 │ │ │ │ + subseq r7, ip, r6, ror #25 │ │ │ │ + subseq r4, sl, ip, asr #22 │ │ │ │ + @ instruction: 0x005c7c96 │ │ │ │ + ldrsheq r4, [sl], #-172 @ 0xffffff54 │ │ │ │ + subseq r7, ip, r6, lsl #29 │ │ │ │ + subseq r7, ip, r2, lsr #22 │ │ │ │ + subseq r4, sl, r8, lsl #19 │ │ │ │ + subseq r7, ip, r8, lsl #22 │ │ │ │ + subseq r4, sl, lr, ror #18 │ │ │ │ + subseq r7, ip, r8, lsr #21 │ │ │ │ + subseq r4, sl, lr, lsl #18 │ │ │ │ + subseq r7, ip, sl, lsl #21 │ │ │ │ + ldrsheq r4, [sl], #-130 @ 0xffffff7e │ │ │ │ + subseq r7, ip, r6, lsr #20 │ │ │ │ + subseq r4, sl, ip, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 404f98 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [lr], -r5, lsl #1 │ │ │ │ cdp 1, 11, cr2, cr0, cr1, {0} │ │ │ │ @@ -580060,26 +580060,26 @@ │ │ │ │ cmppcc sl, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xfffef5cd │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8b8f5ce │ │ │ │ svclt 0x0000e7a3 │ │ │ │ - subseq r7, ip, r0, ror fp │ │ │ │ - subseq r7, ip, lr, lsl #21 │ │ │ │ - subseq r7, ip, ip, lsr r7 │ │ │ │ - subseq r4, sl, r2, lsr #11 │ │ │ │ - subseq r7, ip, r2, lsr #14 │ │ │ │ - subseq r4, sl, r8, lsl #11 │ │ │ │ - ldrsheq r7, [ip], #-106 @ 0xffffff96 │ │ │ │ - subseq r4, sl, r0, ror #10 │ │ │ │ - subseq r7, ip, r8, lsl #13 │ │ │ │ - subseq r4, sl, lr, ror #9 │ │ │ │ - subseq r7, ip, ip, ror #12 │ │ │ │ - ldrsbeq r4, [sl], #-66 @ 0xffffffbe │ │ │ │ + subseq r7, ip, r8, ror fp │ │ │ │ + @ instruction: 0x005c7a96 │ │ │ │ + subseq r7, ip, r4, asr #14 │ │ │ │ + subseq r4, sl, sl, lsr #11 │ │ │ │ + subseq r7, ip, sl, lsr #14 │ │ │ │ + @ instruction: 0x005a4590 │ │ │ │ + subseq r7, ip, r2, lsl #14 │ │ │ │ + subseq r4, sl, r8, ror #10 │ │ │ │ + @ instruction: 0x005c7690 │ │ │ │ + ldrsheq r4, [sl], #-70 @ 0xffffffba │ │ │ │ + subseq r7, ip, r4, ror r6 │ │ │ │ + ldrsbeq r4, [sl], #-74 @ 0xffffffb6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 685300 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ stcleq 8, cr15, [r0, #816]! @ 0x330 │ │ │ │ bmi 1881d4 │ │ │ │ @ instruction: 0xf8dfb0ef │ │ │ │ @@ -580299,15 +580299,15 @@ │ │ │ │ stcle 1, cr9, [r9, #-64]! @ 0xffffffc0 │ │ │ │ movwls sl, #52048 @ 0xcb50 │ │ │ │ strmi r4, [ip], -fp, lsr #12 │ │ │ │ @ instruction: 0x461e4635 │ │ │ │ blcs 3421dc >::_M_default_append(unsigned int)@@Base+0xbc8d8> │ │ │ │ strbthi pc, [r2], #0 @ │ │ │ │ strcc r9, [r1], #-2892 @ 0xfffff4b4 │ │ │ │ - ble 85ac40 │ │ │ │ + ble 85ac40 │ │ │ │ bls 552dd4 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r3, [r8], -r0, lsl #6 │ │ │ │ ldc2l 1, cr15, [lr, #-880]! @ 0xfffffc90 │ │ │ │ @ instruction: 0xf6ab9850 │ │ │ │ @ instruction: 0xf8d0ffbd │ │ │ │ @@ -580657,15 +580657,15 @@ │ │ │ │ vmla.f64 d7, d0, d5 │ │ │ │ blls 13e9368 │ │ │ │ blle ff8db1c4 │ │ │ │ strcs sl, [r0], #-2896 @ 0xfffff4b0 │ │ │ │ eor r9, r9, r2, lsl r3 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ blls 6d7368 │ │ │ │ - bls 85bfec │ │ │ │ + bls 85bfec │ │ │ │ stmdals ip, {r0, sl, ip, sp} │ │ │ │ blls 96f370 │ │ │ │ blvc b05da8 │ │ │ │ blx ffa86ee8 │ │ │ │ @ instruction: 0xf6ab9849 │ │ │ │ @ instruction: 0x4641fcf3 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ @@ -580783,33 +580783,33 @@ │ │ │ │ strcs sp, [r0], #-3048 @ 0xfffff418 │ │ │ │ svclt 0x0000e040 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mlseq r5, lr, fp, r4 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r4, r5, sl, asr #22 │ │ │ │ - subseq r7, ip, r4, asr #8 │ │ │ │ - subseq r4, sl, sl, lsr #5 │ │ │ │ - subseq r7, ip, lr, lsl r4 │ │ │ │ - subseq r7, ip, sl, asr #6 │ │ │ │ - subseq r7, ip, r2, lsl #6 │ │ │ │ - subseq r7, ip, r0, lsl r0 │ │ │ │ - subseq r3, sl, r6, ror lr │ │ │ │ - ldrsheq r6, [ip], #-244 @ 0xffffff0c │ │ │ │ - subseq r3, sl, sl, asr lr │ │ │ │ - ldrsbeq r6, [ip], #-246 @ 0xffffff0a │ │ │ │ - subseq r3, sl, ip, lsr lr │ │ │ │ - ldrheq r6, [ip], #-250 @ 0xffffff06 │ │ │ │ - subseq r3, sl, r0, lsr #28 │ │ │ │ - @ instruction: 0x005c6f9e │ │ │ │ - subseq r3, sl, r4, lsl #28 │ │ │ │ - subseq r6, ip, r2, lsl #31 │ │ │ │ - subseq r3, sl, r8, ror #27 │ │ │ │ - subseq r7, ip, ip, ror #2 │ │ │ │ - subseq r6, ip, r0, lsl lr │ │ │ │ + subseq r7, ip, ip, asr #8 │ │ │ │ + ldrheq r4, [sl], #-34 @ 0xffffffde │ │ │ │ + subseq r7, ip, r6, lsr #8 │ │ │ │ + subseq r7, ip, r2, asr r3 │ │ │ │ + subseq r7, ip, sl, lsl #6 │ │ │ │ + subseq r7, ip, r8, lsl r0 │ │ │ │ + subseq r3, sl, lr, ror lr │ │ │ │ + ldrsheq r6, [ip], #-252 @ 0xffffff04 │ │ │ │ + subseq r3, sl, r2, ror #28 │ │ │ │ + ldrsbeq r6, [ip], #-254 @ 0xffffff02 │ │ │ │ + subseq r3, sl, r4, asr #28 │ │ │ │ + subseq r6, ip, r2, asr #31 │ │ │ │ + subseq r3, sl, r8, lsr #28 │ │ │ │ + subseq r6, ip, r6, lsr #31 │ │ │ │ + subseq r3, sl, ip, lsl #28 │ │ │ │ + subseq r6, ip, sl, lsl #31 │ │ │ │ + ldrsheq r3, [sl], #-208 @ 0xffffff30 │ │ │ │ + subseq r7, ip, r4, ror r1 │ │ │ │ + subseq r6, ip, r8, lsl lr │ │ │ │ @ instruction: 0xf8539b49 │ │ │ │ @ instruction: 0xf6ab0024 │ │ │ │ @ instruction: 0xf8d0fbd7 │ │ │ │ @ instruction: 0xf8d330b0 │ │ │ │ blls 1552d40 │ │ │ │ strcc r4, [r1], #-1059 @ 0xfffffbdd │ │ │ │ eorcc pc, r2, r7, asr #16 │ │ │ │ @@ -581055,37 +581055,37 @@ │ │ │ │ orrshi pc, sp, r1, asr #32 │ │ │ │ blls 15716c4 │ │ │ │ bls 91bddc │ │ │ │ eorcc pc, r7, r2, asr #16 │ │ │ │ svclt 0x0000e575 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrheq r6, [ip], #-192 @ 0xffffff40 │ │ │ │ - subseq r6, ip, r2, asr #17 │ │ │ │ - subseq r3, sl, sl, lsr #14 │ │ │ │ - subseq r6, ip, r0, lsr #16 │ │ │ │ - subseq r3, sl, r6, lsl #13 │ │ │ │ - ldrsheq r6, [ip], #-124 @ 0xffffff84 │ │ │ │ - subseq r3, sl, r2, ror #12 │ │ │ │ - subseq r6, ip, r0, ror #15 │ │ │ │ - subseq r3, sl, r6, asr #12 │ │ │ │ - subseq r6, ip, r6, asr #15 │ │ │ │ - subseq r3, sl, ip, lsr #12 │ │ │ │ - subseq r6, ip, sl, lsr #15 │ │ │ │ - subseq r3, sl, r0, lsl r6 │ │ │ │ - subseq r6, ip, lr, lsl #15 │ │ │ │ - ldrsheq r3, [sl], #-84 @ 0xffffffac │ │ │ │ - subseq r6, ip, r2, ror r7 │ │ │ │ - ldrsbeq r3, [sl], #-88 @ 0xffffffa8 │ │ │ │ - subseq r6, ip, r6, asr r7 │ │ │ │ - ldrheq r3, [sl], #-92 @ 0xffffffa4 │ │ │ │ - subseq r6, ip, r4, lsr r7 │ │ │ │ - @ instruction: 0x005a359a │ │ │ │ - subseq r6, ip, r4, lsl r7 │ │ │ │ - subseq r3, sl, ip, ror r5 │ │ │ │ + ldrheq r6, [ip], #-200 @ 0xffffff38 │ │ │ │ + subseq r6, ip, sl, asr #17 │ │ │ │ + subseq r3, sl, r2, lsr r7 │ │ │ │ + subseq r6, ip, r8, lsr #16 │ │ │ │ + subseq r3, sl, lr, lsl #13 │ │ │ │ + subseq r6, ip, r4, lsl #16 │ │ │ │ + subseq r3, sl, sl, ror #12 │ │ │ │ + subseq r6, ip, r8, ror #15 │ │ │ │ + subseq r3, sl, lr, asr #12 │ │ │ │ + subseq r6, ip, lr, asr #15 │ │ │ │ + subseq r3, sl, r4, lsr r6 │ │ │ │ + ldrheq r6, [ip], #-114 @ 0xffffff8e │ │ │ │ + subseq r3, sl, r8, lsl r6 │ │ │ │ + @ instruction: 0x005c6796 │ │ │ │ + ldrsheq r3, [sl], #-92 @ 0xffffffa4 │ │ │ │ + subseq r6, ip, sl, ror r7 │ │ │ │ + subseq r3, sl, r0, ror #11 │ │ │ │ + subseq r6, ip, lr, asr r7 │ │ │ │ + subseq r3, sl, r4, asr #11 │ │ │ │ + subseq r6, ip, ip, lsr r7 │ │ │ │ + subseq r3, sl, r2, lsr #11 │ │ │ │ + subseq r6, ip, ip, lsl r7 │ │ │ │ + subseq r3, sl, r4, lsl #11 │ │ │ │ vmlsl.s32 q10, d2, d8[0] │ │ │ │ bmi fe84978c │ │ │ │ vmul.i8 d25, d0, d11 │ │ │ │ ldrbtmi r4, [sl], #-793 @ 0xfffffce7 │ │ │ │ @ instruction: 0xf5cc920c │ │ │ │ @ instruction: 0x4648f8f9 │ │ │ │ blx 18079a4 │ │ │ │ @@ -581230,16 +581230,16 @@ │ │ │ │ mvnsle r4, r0, lsr #5 │ │ │ │ blvc 1506b0c │ │ │ │ blvc 406870 │ │ │ │ blge 1446b14 │ │ │ │ svclt 0x0000e7da │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - @ instruction: 0x005c6892 │ │ │ │ - subseq r6, ip, r4, lsr r8 │ │ │ │ + @ instruction: 0x005c689a │ │ │ │ + subseq r6, ip, ip, lsr r8 │ │ │ │ pkhbtmi r9, lr, r9, lsl #28 │ │ │ │ mrc 13, 5, r9, cr13, cr11, {0} │ │ │ │ vldr d5, [sp] │ │ │ │ @ instruction: 0xf50e6b4e │ │ │ │ mcr 3, 0, r6, cr11, cr0, {5} │ │ │ │ vldr d6, [r3, #-20] @ 0xffffffec │ │ │ │ vmov.f64 d7, #2 @ 0x40100000 2.250 │ │ │ │ @@ -581367,17 +581367,17 @@ │ │ │ │ ldrtmi r4, [r8], -r6, lsl #22 │ │ │ │ streq lr, [r2], r5, lsl #22 │ │ │ │ streq lr, [r3, #2821] @ 0xb05 │ │ │ │ sbceq lr, r2, #1024 @ 0x400 │ │ │ │ biceq lr, r3, #1024 @ 0x400 │ │ │ │ svclt 0x0000e027 │ │ │ │ ... │ │ │ │ - subseq r6, ip, r2, ror #10 │ │ │ │ - ldrsheq r6, [ip], #-72 @ 0xffffffb8 │ │ │ │ - subseq r6, ip, r4, lsr #9 │ │ │ │ + subseq r6, ip, sl, ror #10 │ │ │ │ + subseq r6, ip, r0, lsl #10 │ │ │ │ + subseq r6, ip, ip, lsr #9 │ │ │ │ blx 686e60 │ │ │ │ mcr 8, 4, sp, cr5, cr2, {1} │ │ │ │ vmov.f64 d3, #86 @ 0x3eb00000 0.3437500 │ │ │ │ vneg.f64 d20, d0 │ │ │ │ @ instruction: 0xf000fa10 │ │ │ │ cdp 1, 3, cr8, cr4, cr11, {6} │ │ │ │ vmov.f64 d6, d3 │ │ │ │ @@ -581575,15 +581575,15 @@ │ │ │ │ movwcc r9, #6668 @ 0x1a0c │ │ │ │ addsmi r9, r3, #-1275068416 @ 0xb4000000 │ │ │ │ movthi pc, #49792 @ 0xc280 @ │ │ │ │ @ instruction: 0x63aef500 │ │ │ │ svclt 0x0000e623 │ │ │ │ ... │ │ │ │ ldrdgt r1, [r3, #-32]! @ 0xffffffe0 │ │ │ │ - subseq r6, ip, r0, lsl #7 │ │ │ │ + subseq r6, ip, r8, lsl #7 │ │ │ │ addsmi r9, ip, #20, 18 @ 0x50000 │ │ │ │ ldrmi r9, [r1], #-3340 @ 0xfffff2f4 │ │ │ │ @ instruction: 0xf855921a │ │ │ │ stcle 0, cr5, [r4, #-132]! @ 0xffffff7c │ │ │ │ @ instruction: 0xf8519910 │ │ │ │ strmi r1, [pc], -r3, lsr #32 │ │ │ │ adcmi r4, pc, #26214400 @ 0x1900000 │ │ │ │ @@ -581867,32 +581867,32 @@ │ │ │ │ @ instruction: 0xf9d8f5cc │ │ │ │ @ instruction: 0x46414818 │ │ │ │ @ instruction: 0xf5cc4478 │ │ │ │ @ instruction: 0xf7fefa93 │ │ │ │ svclt 0x0000ba28 │ │ │ │ ... │ │ │ │ bicmi ip, sp, r5, ror #26 │ │ │ │ - subseq r5, ip, r0, ror sp │ │ │ │ - ldrsbeq r2, [sl], #-182 @ 0xffffff4a │ │ │ │ - subseq r5, ip, r4, asr sp │ │ │ │ - subseq r2, sl, r2, asr #23 │ │ │ │ - subseq r5, ip, lr, lsl sp │ │ │ │ - subseq r2, sl, r6, lsl #23 │ │ │ │ - subseq r5, ip, r0, lsr #25 │ │ │ │ - subseq r2, sl, sl, lsl #22 │ │ │ │ - subseq r5, ip, ip, ror #24 │ │ │ │ - ldrsbeq r2, [sl], #-162 @ 0xffffff5e │ │ │ │ - ldrsbeq r5, [ip], #-214 @ 0xffffff2a │ │ │ │ - subseq r3, ip, r0, asr #19 │ │ │ │ - subseq r5, ip, lr, lsr sp │ │ │ │ - subseq r5, ip, r4, ror #20 │ │ │ │ - subseq r2, sl, ip, asr #17 │ │ │ │ - ldrsbeq r5, [ip], #-0 │ │ │ │ - subseq r5, ip, r0, lsr #20 │ │ │ │ - subseq r2, sl, r8, lsl #17 │ │ │ │ + subseq r5, ip, r8, ror sp │ │ │ │ + ldrsbeq r2, [sl], #-190 @ 0xffffff42 │ │ │ │ + subseq r5, ip, ip, asr sp │ │ │ │ + subseq r2, sl, sl, asr #23 │ │ │ │ + subseq r5, ip, r6, lsr #26 │ │ │ │ + subseq r2, sl, lr, lsl #23 │ │ │ │ + subseq r5, ip, r8, lsr #25 │ │ │ │ + subseq r2, sl, r2, lsl fp │ │ │ │ + subseq r5, ip, r4, ror ip │ │ │ │ + ldrsbeq r2, [sl], #-170 @ 0xffffff56 │ │ │ │ + ldrsbeq r5, [ip], #-222 @ 0xffffff22 │ │ │ │ + subseq r3, ip, r8, asr #19 │ │ │ │ + subseq r5, ip, r6, asr #26 │ │ │ │ + subseq r5, ip, ip, ror #20 │ │ │ │ + ldrsbeq r2, [sl], #-132 @ 0xffffff7c │ │ │ │ + ldrsbeq r5, [ip], #-8 │ │ │ │ + subseq r5, ip, r8, lsr #20 │ │ │ │ + @ instruction: 0x005a2890 │ │ │ │ vtst.8 q10, , │ │ │ │ ldrbtmi r1, [r8], #-326 @ 0xfffffeba │ │ │ │ @ instruction: 0xf5cc300c │ │ │ │ ldmmi r3, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ blx 18891fc │ │ │ │ stmiblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -582098,24 +582098,24 @@ │ │ │ │ @ instruction: 0xf806f5cc │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf8c0f5cc │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ bllt f09dfc │ │ │ │ ... │ │ │ │ - subseq r5, ip, sl, lsr #19 │ │ │ │ - subseq r2, sl, r2, lsl r8 │ │ │ │ - subseq r5, ip, lr, lsr #17 │ │ │ │ - subseq r2, sl, r6, lsl r7 │ │ │ │ - ldrsheq r5, [ip], #-156 @ 0xffffff64 │ │ │ │ - subseq r5, ip, r8, ror #13 │ │ │ │ - subseq r2, sl, r0, asr r5 │ │ │ │ - ldrsbeq r5, [ip], #-140 @ 0xffffff74 │ │ │ │ - subseq r5, ip, ip, ror r6 │ │ │ │ - subseq r2, sl, r2, ror #9 │ │ │ │ + ldrheq r5, [ip], #-146 @ 0xffffff6e │ │ │ │ + subseq r2, sl, sl, lsl r8 │ │ │ │ + ldrheq r5, [ip], #-134 @ 0xffffff7a │ │ │ │ + subseq r2, sl, lr, lsl r7 │ │ │ │ + subseq r5, ip, r4, lsl #20 │ │ │ │ + ldrsheq r5, [ip], #-96 @ 0xffffffa0 │ │ │ │ + subseq r2, sl, r8, asr r5 │ │ │ │ + subseq r5, ip, r4, ror #17 │ │ │ │ + subseq r5, ip, r4, lsl #13 │ │ │ │ + subseq r2, sl, sl, ror #9 │ │ │ │ @ instruction: 0xf64048ca │ │ │ │ ldrbtmi r5, [r8], #-391 @ 0xfffffe79 │ │ │ │ @ instruction: 0xf5cb300c │ │ │ │ stmiami r8, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5cc4478 │ │ │ │ bfi pc, r7, #17, #5 @ │ │ │ │ @@ -582311,62 +582311,62 @@ │ │ │ │ cmnppl pc, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 5, 5, cr15, cr6, cr11, {6} │ │ │ │ @ instruction: 0x46214832 │ │ │ │ @ instruction: 0xf5cb4478 │ │ │ │ @ instruction: 0xf7feff11 │ │ │ │ svclt 0x0000b985 │ │ │ │ - subseq r5, ip, sl, lsr #12 │ │ │ │ - @ instruction: 0x005a2490 │ │ │ │ - subseq r5, ip, lr, lsl #12 │ │ │ │ - subseq r2, sl, r4, ror r4 │ │ │ │ - ldrsheq r5, [ip], #-82 @ 0xffffffae │ │ │ │ - subseq r2, sl, sl, asr r4 │ │ │ │ - ldrsbeq r5, [ip], #-86 @ 0xffffffaa │ │ │ │ - subseq r2, sl, ip, lsr r4 │ │ │ │ - subseq r5, ip, r6, lsr #11 │ │ │ │ - subseq r2, sl, lr, lsl #8 │ │ │ │ - subseq r5, ip, lr, ror #10 │ │ │ │ - ldrsbeq r2, [sl], #-54 @ 0xffffffca │ │ │ │ - subseq r5, ip, r0, lsr r5 │ │ │ │ - @ instruction: 0x005a2398 │ │ │ │ - subseq r5, ip, r0, lsl r5 │ │ │ │ - subseq r2, sl, r8, ror r3 │ │ │ │ - ldrsheq r5, [ip], #-72 @ 0xffffffb8 │ │ │ │ - subseq r2, sl, r0, ror #6 │ │ │ │ - ldrsbeq r5, [ip], #-76 @ 0xffffffb4 │ │ │ │ - subseq r2, sl, r2, asr #6 │ │ │ │ - ldrheq r5, [ip], #-78 @ 0xffffffb2 │ │ │ │ - subseq r2, sl, r4, lsr #6 │ │ │ │ - @ instruction: 0x005c549e │ │ │ │ - subseq r2, sl, r6, lsl #6 │ │ │ │ - subseq r5, ip, r4, lsl #9 │ │ │ │ - subseq r2, sl, sl, ror #5 │ │ │ │ - subseq r5, ip, r8, ror #8 │ │ │ │ - subseq r2, sl, lr, asr #5 │ │ │ │ - subseq r5, ip, ip, asr #8 │ │ │ │ - ldrheq r2, [sl], #-34 @ 0xffffffde │ │ │ │ - subseq r5, ip, r0, lsr r4 │ │ │ │ - @ instruction: 0x005a2296 │ │ │ │ - subseq r5, ip, r4, lsl r4 │ │ │ │ - subseq r2, sl, sl, ror r2 │ │ │ │ - ldrsheq r5, [ip], #-54 @ 0xffffffca │ │ │ │ - subseq r2, sl, ip, asr r2 │ │ │ │ - ldrsbeq r5, [ip], #-56 @ 0xffffffc8 │ │ │ │ - subseq r2, sl, lr, lsr r2 │ │ │ │ - ldrheq r5, [ip], #-58 @ 0xffffffc6 │ │ │ │ - subseq r2, sl, r0, lsr #4 │ │ │ │ - @ instruction: 0x005c539c │ │ │ │ - subseq r2, sl, r4, lsl #4 │ │ │ │ - subseq r5, ip, r0, lsl #7 │ │ │ │ - subseq r2, sl, r6, ror #3 │ │ │ │ - subseq r5, ip, r8, asr r3 │ │ │ │ - ldrheq r2, [sl], #-30 @ 0xffffffe2 │ │ │ │ - subseq r5, ip, ip, lsl r3 │ │ │ │ - subseq r2, sl, r4, lsl #3 │ │ │ │ + subseq r5, ip, r2, lsr r6 │ │ │ │ + @ instruction: 0x005a2498 │ │ │ │ + subseq r5, ip, r6, lsl r6 │ │ │ │ + subseq r2, sl, ip, ror r4 │ │ │ │ + ldrsheq r5, [ip], #-90 @ 0xffffffa6 │ │ │ │ + subseq r2, sl, r2, ror #8 │ │ │ │ + ldrsbeq r5, [ip], #-94 @ 0xffffffa2 │ │ │ │ + subseq r2, sl, r4, asr #8 │ │ │ │ + subseq r5, ip, lr, lsr #11 │ │ │ │ + subseq r2, sl, r6, lsl r4 │ │ │ │ + subseq r5, ip, r6, ror r5 │ │ │ │ + ldrsbeq r2, [sl], #-62 @ 0xffffffc2 │ │ │ │ + subseq r5, ip, r8, lsr r5 │ │ │ │ + subseq r2, sl, r0, lsr #7 │ │ │ │ + subseq r5, ip, r8, lsl r5 │ │ │ │ + subseq r2, sl, r0, lsl #7 │ │ │ │ + subseq r5, ip, r0, lsl #10 │ │ │ │ + subseq r2, sl, r8, ror #6 │ │ │ │ + subseq r5, ip, r4, ror #9 │ │ │ │ + subseq r2, sl, sl, asr #6 │ │ │ │ + subseq r5, ip, r6, asr #9 │ │ │ │ + subseq r2, sl, ip, lsr #6 │ │ │ │ + subseq r5, ip, r6, lsr #9 │ │ │ │ + subseq r2, sl, lr, lsl #6 │ │ │ │ + subseq r5, ip, ip, lsl #9 │ │ │ │ + ldrsheq r2, [sl], #-34 @ 0xffffffde │ │ │ │ + subseq r5, ip, r0, ror r4 │ │ │ │ + ldrsbeq r2, [sl], #-38 @ 0xffffffda │ │ │ │ + subseq r5, ip, r4, asr r4 │ │ │ │ + ldrheq r2, [sl], #-42 @ 0xffffffd6 │ │ │ │ + subseq r5, ip, r8, lsr r4 │ │ │ │ + @ instruction: 0x005a229e │ │ │ │ + subseq r5, ip, ip, lsl r4 │ │ │ │ + subseq r2, sl, r2, lsl #5 │ │ │ │ + ldrsheq r5, [ip], #-62 @ 0xffffffc2 │ │ │ │ + subseq r2, sl, r4, ror #4 │ │ │ │ + subseq r5, ip, r0, ror #7 │ │ │ │ + subseq r2, sl, r6, asr #4 │ │ │ │ + subseq r5, ip, r2, asr #7 │ │ │ │ + subseq r2, sl, r8, lsr #4 │ │ │ │ + subseq r5, ip, r4, lsr #7 │ │ │ │ + subseq r2, sl, ip, lsl #4 │ │ │ │ + subseq r5, ip, r8, lsl #7 │ │ │ │ + subseq r2, sl, lr, ror #3 │ │ │ │ + subseq r5, ip, r0, ror #6 │ │ │ │ + subseq r2, sl, r6, asr #3 │ │ │ │ + subseq r5, ip, r4, lsr #6 │ │ │ │ + subseq r2, sl, ip, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf8dfb0a5 │ │ │ │ @ instruction: 0xf8df4674 │ │ │ │ ldrbtmi r1, [ip], #-1652 @ 0xfffff98c │ │ │ │ @@ -582780,38 +582780,38 @@ │ │ │ │ @ instruction: 0xe69d6553 │ │ │ │ @ instruction: 0xf57f0792 │ │ │ │ @ instruction: 0xe695ae5c │ │ │ │ svc 0x00f8f5c4 │ │ │ │ rsbeq r2, r5, r2, asr #15 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r2, r5, r8, lsl #15 │ │ │ │ - subseq r5, ip, ip, asr #6 │ │ │ │ - ldrsheq r5, [ip], #-6 │ │ │ │ - subseq r1, sl, sl, asr pc │ │ │ │ - ldrsbeq r5, [ip], #-0 │ │ │ │ - subseq r1, sl, r6, lsr pc │ │ │ │ - subseq r5, ip, ip, asr #5 │ │ │ │ - subseq r5, ip, r8, lsr r0 │ │ │ │ - @ instruction: 0x005a1e9e │ │ │ │ - subseq r4, ip, lr, lsl #31 │ │ │ │ - ldrsheq r1, [sl], #-214 @ 0xffffff2a │ │ │ │ - ldrheq r4, [ip], #-230 @ 0xffffff1a │ │ │ │ - subseq r1, sl, lr, lsl sp │ │ │ │ - subseq r4, ip, r0, lsr #27 │ │ │ │ - subseq r1, sl, r8, lsl #24 │ │ │ │ - subseq r4, ip, r8, asr #25 │ │ │ │ - subseq r1, sl, r0, lsr fp │ │ │ │ - @ instruction: 0x005c4c94 │ │ │ │ - ldrsheq r1, [sl], #-172 @ 0xffffff54 │ │ │ │ - subseq r4, ip, r8, ror #24 │ │ │ │ - ldrsbeq r1, [sl], #-160 @ 0xffffff60 │ │ │ │ - subseq r4, ip, ip, asr #24 │ │ │ │ - ldrheq r1, [sl], #-162 @ 0xffffff5e │ │ │ │ - subseq r4, ip, r8, ror #23 │ │ │ │ - subseq r1, sl, r0, asr sl │ │ │ │ + subseq r5, ip, r4, asr r3 │ │ │ │ + ldrsheq r5, [ip], #-14 │ │ │ │ + subseq r1, sl, r2, ror #30 │ │ │ │ + ldrsbeq r5, [ip], #-8 │ │ │ │ + subseq r1, sl, lr, lsr pc │ │ │ │ + ldrsbeq r5, [ip], #-36 @ 0xffffffdc │ │ │ │ + subseq r5, ip, r0, asr #32 │ │ │ │ + subseq r1, sl, r6, lsr #29 │ │ │ │ + @ instruction: 0x005c4f96 │ │ │ │ + ldrsheq r1, [sl], #-222 @ 0xffffff22 │ │ │ │ + ldrheq r4, [ip], #-238 @ 0xffffff12 │ │ │ │ + subseq r1, sl, r6, lsr #26 │ │ │ │ + subseq r4, ip, r8, lsr #27 │ │ │ │ + subseq r1, sl, r0, lsl ip │ │ │ │ + ldrsbeq r4, [ip], #-192 @ 0xffffff40 │ │ │ │ + subseq r1, sl, r8, lsr fp │ │ │ │ + @ instruction: 0x005c4c9c │ │ │ │ + subseq r1, sl, r4, lsl #22 │ │ │ │ + subseq r4, ip, r0, ror ip │ │ │ │ + ldrsbeq r1, [sl], #-168 @ 0xffffff58 │ │ │ │ + subseq r4, ip, r4, asr ip │ │ │ │ + ldrheq r1, [sl], #-170 @ 0xffffff56 │ │ │ │ + ldrsheq r4, [ip], #-176 @ 0xffffff50 │ │ │ │ + subseq r1, sl, r8, asr sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feda3b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fb0 │ │ │ │ addlt r2, pc, r8, lsl #11 │ │ │ │ strcc pc, [r4, #2271] @ 0x8df │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ @@ -582945,15 +582945,15 @@ │ │ │ │ blx c0a25c │ │ │ │ @ instruction: 0xf8dfe76b │ │ │ │ vshl.s8 d16, d0, d1 │ │ │ │ ldrbtmi r4, [r8], #-271 @ 0xfffffef1 │ │ │ │ @ instruction: 0xf5cb300c │ │ │ │ ldmmi sp!, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ - blx 88a278 │ │ │ │ + blx 88a278 │ │ │ │ @ instruction: 0xf06fe75d │ │ │ │ ldmibmi sl!, {r9, lr}^ │ │ │ │ andvc lr, r2, #3358720 @ 0x334000 │ │ │ │ bmi 95764 │ │ │ │ movwls r4, #5241 @ 0x1479 │ │ │ │ @ instruction: 0xf1054630 │ │ │ │ ldrbtmi r0, [sl], #-808 @ 0xfffffcd8 │ │ │ │ @@ -583163,100 +583163,100 @@ │ │ │ │ ldr pc, [r8, #2163]! @ 0x873 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ bl 95db5c │ │ │ │ svccc 0x001a36e2 │ │ │ │ rsbeq r2, r5, lr, asr #1 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r4, ip, r8, asr sp │ │ │ │ + subseq r4, ip, r0, ror #26 │ │ │ │ @ instruction: 0xffffa55f │ │ │ │ @ instruction: 0xfffff8b1 │ │ │ │ - subseq r4, ip, r2, ror #26 │ │ │ │ - subseq r4, ip, r4, asr #21 │ │ │ │ + subseq r4, ip, sl, ror #26 │ │ │ │ + subseq r4, ip, ip, asr #21 │ │ │ │ @ instruction: 0xffffa477 │ │ │ │ andeq r0, r0, r3, ror #12 │ │ │ │ @ instruction: 0xffffa3c3 │ │ │ │ @ instruction: 0xffffb14f │ │ │ │ @ instruction: 0xffffd47f │ │ │ │ @ instruction: 0xffffb643 │ │ │ │ - subseq r4, ip, r2, lsl #27 │ │ │ │ - subseq r4, ip, r2, lsr sp │ │ │ │ - subseq r4, ip, lr, ror #20 │ │ │ │ - ldrsbeq r1, [sl], #-132 @ 0xffffff7c │ │ │ │ + subseq r4, ip, sl, lsl #27 │ │ │ │ + subseq r4, ip, sl, lsr sp │ │ │ │ + subseq r4, ip, r6, ror sl │ │ │ │ + ldrsbeq r1, [sl], #-140 @ 0xffffff74 │ │ │ │ rsbeq r1, r5, sl, ror #31 │ │ │ │ - subseq r4, ip, r2, lsr sl │ │ │ │ - @ instruction: 0x005a1898 │ │ │ │ - subseq r4, ip, r2, lsr #26 │ │ │ │ - subseq r4, ip, r8, asr #26 │ │ │ │ - subseq r4, ip, ip, asr #26 │ │ │ │ - subseq r4, ip, sl, ror sp │ │ │ │ - subseq r4, ip, ip, asr #19 │ │ │ │ - subseq r1, sl, r2, lsr r8 │ │ │ │ - subseq r4, ip, lr, lsr #19 │ │ │ │ - subseq r1, sl, r4, lsl r8 │ │ │ │ - subseq r4, ip, ip, lsr sp │ │ │ │ - @ instruction: 0x005c4d96 │ │ │ │ - @ instruction: 0x005c4d92 │ │ │ │ - ldrsbeq r4, [ip], #-208 @ 0xffffff30 │ │ │ │ - subseq r4, ip, r8, asr #18 │ │ │ │ - subseq r1, sl, lr, lsr #15 │ │ │ │ - subseq r4, ip, sl, lsr #18 │ │ │ │ - @ instruction: 0x005a1792 │ │ │ │ - ldrsbeq r4, [ip], #-208 @ 0xffffff30 │ │ │ │ - @ instruction: 0x005c4d92 │ │ │ │ - subseq r4, ip, r6, ror #17 │ │ │ │ - subseq r1, sl, lr, asr #14 │ │ │ │ - ldrsbeq r4, [ip], #-216 @ 0xffffff28 │ │ │ │ + subseq r4, ip, sl, lsr sl │ │ │ │ + subseq r1, sl, r0, lsr #17 │ │ │ │ + subseq r4, ip, sl, lsr #26 │ │ │ │ + subseq r4, ip, r0, asr sp │ │ │ │ + subseq r4, ip, r4, asr sp │ │ │ │ + subseq r4, ip, r2, lsl #27 │ │ │ │ + ldrsbeq r4, [ip], #-148 @ 0xffffff6c │ │ │ │ + subseq r1, sl, sl, lsr r8 │ │ │ │ + ldrheq r4, [ip], #-150 @ 0xffffff6a │ │ │ │ + subseq r1, sl, ip, lsl r8 │ │ │ │ + subseq r4, ip, r4, asr #26 │ │ │ │ @ instruction: 0x005c4d9e │ │ │ │ - subseq r4, ip, r2, lsr #17 │ │ │ │ - subseq r1, sl, sl, lsl #14 │ │ │ │ - subseq r4, ip, r4, lsl #17 │ │ │ │ - subseq r1, sl, sl, ror #13 │ │ │ │ - ldrheq r4, [ip], #-212 @ 0xffffff2c │ │ │ │ - subseq r4, ip, r6, lsl #27 │ │ │ │ - subseq r4, ip, r0, asr #16 │ │ │ │ - subseq r1, sl, r8, lsr #13 │ │ │ │ + @ instruction: 0x005c4d9a │ │ │ │ + ldrsbeq r4, [ip], #-216 @ 0xffffff28 │ │ │ │ + subseq r4, ip, r0, asr r9 │ │ │ │ + ldrheq r1, [sl], #-118 @ 0xffffff8a │ │ │ │ + subseq r4, ip, r2, lsr r9 │ │ │ │ + @ instruction: 0x005a179a │ │ │ │ + ldrsbeq r4, [ip], #-216 @ 0xffffff28 │ │ │ │ + @ instruction: 0x005c4d9a │ │ │ │ + subseq r4, ip, lr, ror #17 │ │ │ │ + subseq r1, sl, r6, asr r7 │ │ │ │ + subseq r4, ip, r0, ror #27 │ │ │ │ + subseq r4, ip, r6, lsr #27 │ │ │ │ + subseq r4, ip, sl, lsr #17 │ │ │ │ + subseq r1, sl, r2, lsl r7 │ │ │ │ + subseq r4, ip, ip, lsl #17 │ │ │ │ + ldrsheq r1, [sl], #-98 @ 0xffffff9e │ │ │ │ + ldrheq r4, [ip], #-220 @ 0xffffff24 │ │ │ │ + subseq r4, ip, lr, lsl #27 │ │ │ │ + subseq r4, ip, r8, asr #16 │ │ │ │ + ldrheq r1, [sl], #-96 @ 0xffffffa0 │ │ │ │ + ldrsbeq r4, [ip], #-220 @ 0xffffff24 │ │ │ │ + subseq r4, ip, r4, lsl #27 │ │ │ │ + ldrsheq r4, [ip], #-124 @ 0xffffff84 │ │ │ │ + subseq r1, sl, r4, ror #12 │ │ │ │ + ldrheq r4, [ip], #-214 @ 0xffffff2a │ │ │ │ + ldrsheq r4, [ip], #-212 @ 0xffffff2c │ │ │ │ + ldrheq r4, [ip], #-114 @ 0xffffff8e │ │ │ │ + subseq r1, sl, sl, lsl r6 │ │ │ │ + subseq r4, ip, r2, ror #28 │ │ │ │ ldrsbeq r4, [ip], #-212 @ 0xffffff2c │ │ │ │ - subseq r4, ip, ip, ror sp │ │ │ │ - ldrsheq r4, [ip], #-116 @ 0xffffff8c │ │ │ │ - subseq r1, sl, ip, asr r6 │ │ │ │ - subseq r4, ip, lr, lsr #27 │ │ │ │ - subseq r4, ip, ip, ror #27 │ │ │ │ - subseq r4, ip, sl, lsr #15 │ │ │ │ - subseq r1, sl, r2, lsl r6 │ │ │ │ - subseq r4, ip, sl, asr lr │ │ │ │ - subseq r4, ip, ip, asr #27 │ │ │ │ - subseq r4, ip, r4, ror #14 │ │ │ │ - subseq r1, sl, ip, asr #11 │ │ │ │ - subseq r4, ip, sl, ror #28 │ │ │ │ - subseq r4, ip, r8, lsr #28 │ │ │ │ - subseq r4, ip, lr, lsl r7 │ │ │ │ - subseq r1, sl, r6, lsl #11 │ │ │ │ - subseq r4, ip, r0, asr lr │ │ │ │ - subseq r4, ip, sl, ror lr │ │ │ │ - subseq r4, ip, r4, ror #13 │ │ │ │ - subseq r1, sl, ip, asr #10 │ │ │ │ - subseq r4, ip, r4, ror #28 │ │ │ │ - subseq r4, ip, sl, lsr #29 │ │ │ │ - subseq r4, ip, sl, lsr #13 │ │ │ │ - subseq r1, sl, r2, lsl r5 │ │ │ │ - @ instruction: 0x005c4e9e │ │ │ │ - ldrsbeq r4, [ip], #-232 @ 0xffffff18 │ │ │ │ - subseq r4, ip, r0, ror r6 │ │ │ │ - ldrsbeq r1, [sl], #-72 @ 0xffffffb8 │ │ │ │ - subseq r4, ip, r2, asr #29 │ │ │ │ - subseq r4, ip, ip, lsl #30 │ │ │ │ - subseq r4, ip, r6, lsr r6 │ │ │ │ - @ instruction: 0x005a149e │ │ │ │ + subseq r4, ip, ip, ror #14 │ │ │ │ + ldrsbeq r1, [sl], #-84 @ 0xffffffac │ │ │ │ + subseq r4, ip, r2, ror lr │ │ │ │ + subseq r4, ip, r0, lsr lr │ │ │ │ + subseq r4, ip, r6, lsr #14 │ │ │ │ + subseq r1, sl, lr, lsl #11 │ │ │ │ + subseq r4, ip, r8, asr lr │ │ │ │ + subseq r4, ip, r2, lsl #29 │ │ │ │ + subseq r4, ip, ip, ror #13 │ │ │ │ + subseq r1, sl, r4, asr r5 │ │ │ │ + subseq r4, ip, ip, ror #28 │ │ │ │ + ldrheq r4, [ip], #-226 @ 0xffffff1e │ │ │ │ + ldrheq r4, [ip], #-98 @ 0xffffff9e │ │ │ │ + subseq r1, sl, sl, lsl r5 │ │ │ │ + subseq r4, ip, r6, lsr #29 │ │ │ │ + subseq r4, ip, r0, ror #29 │ │ │ │ + subseq r4, ip, r8, ror r6 │ │ │ │ + subseq r1, sl, r0, ror #9 │ │ │ │ + subseq r4, ip, sl, asr #29 │ │ │ │ + subseq r4, ip, r4, lsl pc │ │ │ │ + subseq r4, ip, lr, lsr r6 │ │ │ │ + subseq r1, sl, r6, lsr #9 │ │ │ │ @ instruction: 0xffff8ed7 │ │ │ │ @ instruction: 0xffff92b3 │ │ │ │ - subseq r4, ip, sl, ror #29 │ │ │ │ - subseq r4, ip, r6, lsl #30 │ │ │ │ - subseq r4, ip, r0, ror #11 │ │ │ │ - subseq r1, sl, r8, asr #8 │ │ │ │ + ldrsheq r4, [ip], #-226 @ 0xffffff1e │ │ │ │ + subseq r4, ip, lr, lsl #30 │ │ │ │ + subseq r4, ip, r8, ror #11 │ │ │ │ + subseq r1, sl, r0, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feda4214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2l 7, cr15, [sl], #-1020 @ 0xfffffc04 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -583266,16 +583266,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 5, 14, cr15, cr0, cr10, {6} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5ca4478 │ │ │ │ blls 2cceb4 >::_M_default_append(unsigned int)@@Base+0x475b0> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r4, ip, r0, lsr r4 │ │ │ │ - @ instruction: 0x005a1298 │ │ │ │ + subseq r4, ip, r8, lsr r4 │ │ │ │ + subseq r1, sl, r0, lsr #5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 58851c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ addslt r4, sp, r8, lsl #21 │ │ │ │ @@ -583414,16 +583414,16 @@ │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ rsbeq r1, r5, r4, lsl #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq r1, [r5], #-120 @ 0xffffff88 @ │ │ │ │ - subseq r4, ip, ip, lsl #22 │ │ │ │ - subseq r1, sl, r0, rrx │ │ │ │ + subseq r4, ip, r4, lsl fp │ │ │ │ + subseq r1, sl, r8, rrx │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 688768 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ @ instruction: 0x461d4ad9 │ │ │ │ @ instruction: 0xb09b4bd9 │ │ │ │ @@ -583719,21 +583719,21 @@ │ │ │ │ ldc2 2, cr15, [sl, #892]! @ 0x37c │ │ │ │ addcs r4, r5, #11264 @ 0x2c00 │ │ │ │ andls r4, r0, #51380224 @ 0x3100000 │ │ │ │ eorscs r4, r8, #2063597568 @ 0x7b000000 │ │ │ │ ldc2l 5, cr15, [r6], #796 @ 0x31c │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - subseq r4, ip, lr, lsl #13 │ │ │ │ - subseq r0, sl, r2, ror #23 │ │ │ │ - subseq r4, ip, r6, ror r6 │ │ │ │ - subseq r0, sl, sl, asr #23 │ │ │ │ - subseq r4, ip, r6, asr #12 │ │ │ │ - @ instruction: 0x005a0b9a │ │ │ │ - subseq r4, ip, r4, asr #12 │ │ │ │ + @ instruction: 0x005c4696 │ │ │ │ + subseq r0, sl, sl, ror #23 │ │ │ │ + subseq r4, ip, lr, ror r6 │ │ │ │ + ldrsbeq r0, [sl], #-178 @ 0xffffff4e │ │ │ │ + subseq r4, ip, lr, asr #12 │ │ │ │ + subseq r0, sl, r2, lsr #23 │ │ │ │ + subseq r4, ip, ip, asr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 508c40 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf8dfb08b │ │ │ │ @ instruction: 0xf8df15c0 │ │ │ │ @@ -584103,30 +584103,30 @@ │ │ │ │ ldrbtmi r9, [r8], #-2306 @ 0xfffff6fe │ │ │ │ @ instruction: 0xf916f5ca │ │ │ │ ldr r9, [r9, #-2818]! @ 0xfffff4fe │ │ │ │ stc 5, cr15, [r0, #780]! @ 0x30c │ │ │ │ rsbeq r1, r5, ip, asr r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r1, r5, ip, lsr #4 │ │ │ │ - subseq r4, ip, ip, ror r5 │ │ │ │ - subseq r4, ip, ip, lsr r2 │ │ │ │ - subseq r4, ip, r8, lsr #2 │ │ │ │ - subseq r0, sl, ip, ror r6 │ │ │ │ - ldrsbeq r4, [ip], #-10 │ │ │ │ - subseq r0, sl, lr, lsr #12 │ │ │ │ - ldrheq r4, [ip], #-10 │ │ │ │ - subseq r0, sl, lr, lsl #12 │ │ │ │ - @ instruction: 0x005c409a │ │ │ │ - subseq r0, sl, lr, ror #11 │ │ │ │ - subseq r4, ip, sl, ror r0 │ │ │ │ - subseq r0, sl, lr, asr #11 │ │ │ │ - subseq r4, ip, sl, asr r0 │ │ │ │ - subseq r0, sl, lr, lsr #11 │ │ │ │ - subseq r4, ip, sl, lsr r0 │ │ │ │ - subseq r0, sl, lr, lsl #11 │ │ │ │ + subseq r4, ip, r4, lsl #11 │ │ │ │ + subseq r4, ip, r4, asr #4 │ │ │ │ + subseq r4, ip, r0, lsr r1 │ │ │ │ + subseq r0, sl, r4, lsl #13 │ │ │ │ + subseq r4, ip, r2, ror #1 │ │ │ │ + subseq r0, sl, r6, lsr r6 │ │ │ │ + subseq r4, ip, r2, asr #1 │ │ │ │ + subseq r0, sl, r6, lsl r6 │ │ │ │ + subseq r4, ip, r2, lsr #1 │ │ │ │ + ldrsheq r0, [sl], #-86 @ 0xffffffaa │ │ │ │ + subseq r4, ip, r2, lsl #1 │ │ │ │ + ldrsbeq r0, [sl], #-86 @ 0xffffffaa │ │ │ │ + subseq r4, ip, r2, rrx │ │ │ │ + ldrheq r0, [sl], #-86 @ 0xffffffaa │ │ │ │ + subseq r4, ip, r2, asr #32 │ │ │ │ + @ instruction: 0x005a0596 │ │ │ │ bcs 2e8010 >::_M_default_append(unsigned int)@@Base+0x6270c> │ │ │ │ andcs sp, r1, #2 │ │ │ │ @ instruction: 0x47704610 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 589270 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -584384,23 +584384,23 @@ │ │ │ │ @ instruction: 0xf5c9000c │ │ │ │ stmdals r3, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ cdp2 5, 14, cr15, cr0, cr9, {6} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e74e │ │ │ │ ... │ │ │ │ - subseq r3, ip, r0, lsl lr │ │ │ │ - subseq r3, ip, ip, lsr #26 │ │ │ │ - subseq r0, sl, r0, lsl #5 │ │ │ │ - subseq r3, ip, r0, lsl sp │ │ │ │ - subseq r0, sl, r4, ror #4 │ │ │ │ - subseq r3, ip, r4, lsl ip │ │ │ │ - subseq r0, sl, r8, ror #2 │ │ │ │ - subseq r3, ip, ip, ror #23 │ │ │ │ - subseq r0, sl, ip, lsr r1 │ │ │ │ + subseq r3, ip, r8, lsl lr │ │ │ │ + subseq r3, ip, r4, lsr sp │ │ │ │ + subseq r0, sl, r8, lsl #5 │ │ │ │ + subseq r3, ip, r8, lsl sp │ │ │ │ + subseq r0, sl, ip, ror #4 │ │ │ │ + subseq r3, ip, ip, lsl ip │ │ │ │ + subseq r0, sl, r0, ror r1 │ │ │ │ + ldrsheq r3, [ip], #-180 @ 0xffffff4c │ │ │ │ + subseq r0, sl, r4, asr #2 │ │ │ │ stccs 8, cr6, [r2, #-532] @ 0xfffffdec │ │ │ │ mrcge 4, 1, APSR_nzcv, cr3, cr15, {3} │ │ │ │ @ instruction: 0xf7469203 │ │ │ │ bls 34cf84 >::_M_default_append(unsigned int)@@Base+0xc7680> │ │ │ │ andcc lr, r0, #3440640 @ 0x348000 │ │ │ │ ldmib r1, {r0, r4, r8, fp, sp, lr}^ │ │ │ │ strmi r2, [r9], r0, lsl #2 │ │ │ │ @@ -584566,25 +584566,25 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ mlseq r5, r2, r7, r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r3, ip, r2, lsl sl │ │ │ │ - subseq pc, r9, r6, ror #30 │ │ │ │ - ldrsheq r3, [ip], #-152 @ 0xffffff68 │ │ │ │ - subseq pc, r9, ip, asr #30 │ │ │ │ + subseq r3, ip, sl, lsl sl │ │ │ │ + subseq pc, r9, lr, ror #30 │ │ │ │ + subseq r3, ip, r0, lsl #20 │ │ │ │ + subseq pc, r9, r4, asr pc @ │ │ │ │ rsbeq r0, r5, r6, ror #12 │ │ │ │ - subseq r3, ip, r8, lsr r9 │ │ │ │ - subseq pc, r9, ip, lsl #29 │ │ │ │ - subseq r3, ip, lr, lsl r9 │ │ │ │ - subseq pc, r9, r2, ror lr @ │ │ │ │ - subseq r3, ip, r4, lsl #18 │ │ │ │ - subseq pc, r9, r8, asr lr @ │ │ │ │ + subseq r3, ip, r0, asr #18 │ │ │ │ + @ instruction: 0x0059fe94 │ │ │ │ + subseq r3, ip, r6, lsr #18 │ │ │ │ + subseq pc, r9, sl, ror lr @ │ │ │ │ + subseq r3, ip, ip, lsl #18 │ │ │ │ + subseq pc, r9, r0, ror #28 │ │ │ │ @ instruction: 0xf2e34630 │ │ │ │ blge b0c6c4 │ │ │ │ ldc 6, cr4, [r9, #96] @ 0x60 │ │ │ │ vldr d3, [r9, #208] @ 0xd0 │ │ │ │ vldr d4, [sp, #216] @ 0xd8 │ │ │ │ vldr d1, [sp, #136] @ 0x88 │ │ │ │ movwls r2, #39716 @ 0x9b24 │ │ │ │ @@ -584823,21 +584823,21 @@ │ │ │ │ @ instruction: 0xf5c94478 │ │ │ │ ldrb pc, [r1, #-2933]! @ 0xfffff48b @ │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrcvc 4, 1, lr, cr7, cr12, {1} │ │ │ │ stmdahi r0, {r2, r3, r4, r7, r8, sl, ip, sp, lr} │ │ │ │ mrc2 4, 1, lr, cr7, cr12, {1} │ │ │ │ ... │ │ │ │ - subseq r3, ip, r0, asr #11 │ │ │ │ - subseq r3, ip, sl, lsr #10 │ │ │ │ - subseq pc, r9, lr, ror sl @ │ │ │ │ - subseq r3, ip, r2, lsl r5 │ │ │ │ - subseq pc, r9, r6, ror #20 │ │ │ │ - ldrsheq r3, [ip], #-72 @ 0xffffffb8 │ │ │ │ - subseq pc, r9, ip, asr #20 │ │ │ │ + subseq r3, ip, r8, asr #11 │ │ │ │ + subseq r3, ip, r2, lsr r5 │ │ │ │ + subseq pc, r9, r6, lsl #21 │ │ │ │ + subseq r3, ip, sl, lsl r5 │ │ │ │ + subseq pc, r9, lr, ror #20 │ │ │ │ + subseq r3, ip, r0, lsl #10 │ │ │ │ + subseq pc, r9, r4, asr sl @ │ │ │ │ @ instruction: 0xf2e24630 │ │ │ │ blge b0e2cc │ │ │ │ blmi 1009f38 │ │ │ │ ldc 6, cr4, [r9, #96] @ 0x60 │ │ │ │ vldr d3, [sp, #208] @ 0xd0 │ │ │ │ vldr d1, [sp, #136] @ 0x88 │ │ │ │ movwls r2, #39716 @ 0x9b24 │ │ │ │ @@ -585170,15 +585170,15 @@ │ │ │ │ @ instruction: 0xf183fab3 │ │ │ │ @ instruction: 0xeef1ab20 │ │ │ │ movwls pc, #2576 @ 0xa10 @ │ │ │ │ cmpne r1, pc, asr #20 │ │ │ │ svclt 0x00b4ab1c │ │ │ │ blcc 144a8d4 │ │ │ │ blcc 130a8d8 │ │ │ │ - blcs 88a490 │ │ │ │ + blcs 88a490 │ │ │ │ blcs ff34a8f0 │ │ │ │ blx 68a9e8 │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ @ instruction: 0xf7ea3b42 │ │ │ │ @ instruction: 0xf8daf961 │ │ │ │ blcs 25ae34 │ │ │ │ ldc 0, cr13, [sp, #500] @ 0x1f4 │ │ │ │ @@ -585351,29 +585351,29 @@ │ │ │ │ blvc 60a748 │ │ │ │ blvs 68a74c │ │ │ │ blcc 70a750 │ │ │ │ blmi 78a754 │ │ │ │ strbt r9, [r5], sl, asr #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ - subseq r3, ip, r2, lsr #8 │ │ │ │ - subseq pc, r9, r4, ror r9 @ │ │ │ │ - subseq r3, ip, r6, ror #7 │ │ │ │ - subseq pc, r9, r8, lsr r9 @ │ │ │ │ - subseq r3, ip, lr, asr #5 │ │ │ │ - subseq r3, ip, r6, asr #4 │ │ │ │ - @ instruction: 0x0059f798 │ │ │ │ - subseq r3, ip, sl, lsr #4 │ │ │ │ - subseq pc, r9, ip, ror r7 @ │ │ │ │ - subseq r3, ip, r2, rrx │ │ │ │ - ldrheq pc, [r9], #-86 @ 0xffffffaa @ │ │ │ │ - ldrsbeq r2, [ip], #-252 @ 0xffffff04 │ │ │ │ - subseq pc, r9, r0, lsr r5 @ │ │ │ │ - subseq r2, ip, r8, lsl #30 │ │ │ │ - subseq pc, r9, ip, asr r4 @ │ │ │ │ + subseq r3, ip, sl, lsr #8 │ │ │ │ + subseq pc, r9, ip, ror r9 @ │ │ │ │ + subseq r3, ip, lr, ror #7 │ │ │ │ + subseq pc, r9, r0, asr #18 │ │ │ │ + ldrsbeq r3, [ip], #-38 @ 0xffffffda │ │ │ │ + subseq r3, ip, lr, asr #4 │ │ │ │ + subseq pc, r9, r0, lsr #15 │ │ │ │ + subseq r3, ip, r2, lsr r2 │ │ │ │ + subseq pc, r9, r4, lsl #15 │ │ │ │ + subseq r3, ip, sl, rrx │ │ │ │ + ldrheq pc, [r9], #-94 @ 0xffffffa2 @ │ │ │ │ + subseq r2, ip, r4, ror #31 │ │ │ │ + subseq pc, r9, r8, lsr r5 @ │ │ │ │ + subseq r2, ip, r0, lsl pc │ │ │ │ + subseq pc, r9, r4, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feda6330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fc8 │ │ │ │ strhlt ip, [fp], ip @ │ │ │ │ tstcs r4, lr, lsr #22 │ │ │ │ ldrbtmi r4, [ip], #2606 @ 0xa2e │ │ │ │ @@ -585421,25 +585421,25 @@ │ │ │ │ @ instruction: 0xf5c84629 │ │ │ │ ldrb pc, [r8, r7, asr #29] @ │ │ │ │ bl 170c8fc │ │ │ │ strhteq pc, [r4], #-138 @ 0xffffff76 @ │ │ │ │ @ instruction: 0xffffe4e7 │ │ │ │ @ instruction: 0xffffec57 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r2, ip, r8, lsl #25 │ │ │ │ - ldrheq r2, [ip], #-194 @ 0xffffff3e │ │ │ │ + @ instruction: 0x005c2c90 │ │ │ │ + ldrheq r2, [ip], #-202 @ 0xffffff36 │ │ │ │ @ instruction: 0xffffffa9 │ │ │ │ @ instruction: 0xffffe539 │ │ │ │ @ instruction: 0xffffe5f5 │ │ │ │ @ instruction: 0xfffff0bd │ │ │ │ @ instruction: 0xffffe111 │ │ │ │ @ instruction: 0xffffdebf │ │ │ │ rsbeq pc, r4, r6, asr r8 @ │ │ │ │ - ldrheq r2, [ip], #-182 @ 0xffffff4a │ │ │ │ - subseq pc, r9, r8, lsl #2 │ │ │ │ + ldrheq r2, [ip], #-190 @ 0xffffff42 │ │ │ │ + subseq pc, r9, r0, lsl r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl feda6438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt lr, sl, ip, lsr #1 │ │ │ │ tstcs r4, sl, lsr #22 │ │ │ │ ldrbtmi r4, [lr], #2602 @ 0xa2a │ │ │ │ @@ -585483,25 +585483,25 @@ │ │ │ │ cdp2 5, 4, cr15, cr12, cr8, {6} │ │ │ │ strb r9, [r3, r7, lsl #20]! │ │ │ │ b ff80c9f4 │ │ │ │ strhteq pc, [r4], #-114 @ 0xffffff8e @ │ │ │ │ @ instruction: 0xffffe3dd │ │ │ │ @ instruction: 0xffffeb4d │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r2, ip, lr, ror fp │ │ │ │ - subseq r2, ip, r8, lsr #23 │ │ │ │ + subseq r2, ip, r6, lsl #23 │ │ │ │ + ldrheq r2, [ip], #-176 @ 0xffffff50 │ │ │ │ @ instruction: 0xfffffe9b │ │ │ │ @ instruction: 0xffffe429 │ │ │ │ @ instruction: 0xffffefaf │ │ │ │ @ instruction: 0xffffe003 │ │ │ │ @ instruction: 0xffffddb3 │ │ │ │ @ instruction: 0xffffe4d1 │ │ │ │ rsbeq pc, r4, r8, asr #14 │ │ │ │ - subseq r2, ip, r6, lsr #21 │ │ │ │ - ldrsheq lr, [r9], #-250 @ 0xffffff06 │ │ │ │ + subseq r2, ip, lr, lsr #21 │ │ │ │ + subseq pc, r9, r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30a7ec >::_M_default_append(unsigned int)@@Base+0x84ee8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdge pc, [r0], -r2 │ │ │ │ @@ -585673,32 +585673,32 @@ │ │ │ │ ldrbtmi r6, [r8], #-392 @ 0xfffffe78 │ │ │ │ @ instruction: 0xf5c8300c │ │ │ │ stmdami r8, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ stc2l 5, cr15, [r8], {200} @ 0xc8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0x005c2992 │ │ │ │ - subseq lr, r9, lr, lsr lr │ │ │ │ - subseq r2, ip, lr, asr r9 │ │ │ │ - subseq r2, ip, r6, asr #16 │ │ │ │ - ldrsheq lr, [r9], #-194 @ 0xffffff3e │ │ │ │ + @ instruction: 0x005c299a │ │ │ │ + subseq lr, r9, r6, asr #28 │ │ │ │ + subseq r2, ip, r6, ror #18 │ │ │ │ + subseq r2, ip, lr, asr #16 │ │ │ │ + ldrsheq lr, [r9], #-202 @ 0xffffff36 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feda6810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.s16 , d13, d3 │ │ │ │ blmi 40ef64 │ │ │ │ stcvs 4, cr15, [r5], {79} @ 0x4f │ │ │ │ andscs r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf5c5c000 │ │ │ │ andcs pc, r1, fp, lsl #27 │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - subseq r2, ip, r8, lsl r8 │ │ │ │ + subseq r2, ip, r0, lsr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 68aafc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr0, cr12, {6} │ │ │ │ ldrtpl pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ strmi fp, [ip], -fp, lsr #1 │ │ │ │ @@ -585758,15 +585758,15 @@ │ │ │ │ blls ff6cadac │ │ │ │ ldc 3, cr2, [pc, #4] @ 24f738 │ │ │ │ eorcs r7, r0, #215040 @ 0x34800 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ stmdage r0!, {r8, sp} │ │ │ │ blls 78ad78 │ │ │ │ blls 80ad7c │ │ │ │ - blls 88ad80 │ │ │ │ + blls 88ad80 │ │ │ │ blls 90ad84 │ │ │ │ blls 98ad88 │ │ │ │ blls a0ad8c │ │ │ │ blvc 70ad90 │ │ │ │ cdp 5, 0, cr15, cr6, cr2, {6} │ │ │ │ bcs 269bec │ │ │ │ strls fp, [r2, -r1, asr #31] │ │ │ │ @@ -585964,19 +585964,19 @@ │ │ │ │ @ instruction: 0x465b8018 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x468b46b0 │ │ │ │ svclt 0x0000e01b │ │ │ │ ... │ │ │ │ rsbeq pc, r4, r0, lsr #7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsheq r2, [ip], #-66 @ 0xffffffbe │ │ │ │ - @ instruction: 0x0059e99e │ │ │ │ + ldrsheq r2, [ip], #-74 @ 0xffffffb6 │ │ │ │ + subseq lr, r9, r6, lsr #19 │ │ │ │ rsbeq pc, r4, r2, asr #32 │ │ │ │ - subseq r2, ip, sl, lsr #8 │ │ │ │ - ldrsbeq lr, [r9], #-134 @ 0xffffff7a │ │ │ │ + subseq r2, ip, r2, lsr r4 │ │ │ │ + ldrsbeq lr, [r9], #-142 @ 0xffffff72 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ ble 1c210ec │ │ │ │ @ instruction: 0xf8536a23 │ │ │ │ b 161bb54 │ │ │ │ addsmi r0, sp, #1073741858 @ 0x40000022 │ │ │ │ bcc 2c4288 >::_M_default_append(unsigned int)@@Base+0x3e984> │ │ │ │ blge 28b598 >::_M_default_append(unsigned int)@@Base+0x5c94> │ │ │ │ @@ -586033,18 +586033,18 @@ │ │ │ │ mvnne pc, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf936f5c8 │ │ │ │ ldrbmi r4, [r9], -r6, lsl #16 │ │ │ │ @ instruction: 0xf5c84478 │ │ │ │ @ instruction: 0xe70cf9f1 │ │ │ │ cdp 5, 7, cr15, cr12, cr1, {6} │ │ │ │ - ldrheq r2, [ip], #-44 @ 0xffffffd4 │ │ │ │ - subseq lr, r9, r8, ror #14 │ │ │ │ - @ instruction: 0x005c2298 │ │ │ │ - subseq lr, r9, r4, asr #14 │ │ │ │ + subseq r2, ip, r4, asr #5 │ │ │ │ + subseq lr, r9, r0, ror r7 │ │ │ │ + subseq r2, ip, r0, lsr #5 │ │ │ │ + subseq lr, r9, ip, asr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 60b070 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ addslt r4, sp, pc, ror #29 │ │ │ │ ldrmi r4, [pc], -pc, ror #27 │ │ │ │ @@ -586284,25 +586284,25 @@ │ │ │ │ @ instruction: 0xf1ac4021 │ │ │ │ andcs r0, r0, #4 │ │ │ │ svclt 0x0000e021 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ rsbeq lr, r4, r0, lsr lr │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r2, ip, r4, ror #3 │ │ │ │ - @ instruction: 0x0059e690 │ │ │ │ - subseq r2, ip, ip, asr #3 │ │ │ │ - subseq lr, r9, r8, ror r6 │ │ │ │ + subseq r2, ip, ip, ror #3 │ │ │ │ + @ instruction: 0x0059e698 │ │ │ │ + ldrsbeq r2, [ip], #-20 @ 0xffffffec │ │ │ │ + subseq lr, r9, r0, lsl #13 │ │ │ │ rsbeq lr, r4, r0, lsl #25 │ │ │ │ - subseq r2, ip, r0, lsl #1 │ │ │ │ - subseq lr, r9, ip, lsr #10 │ │ │ │ - @ instruction: 0x005c1f96 │ │ │ │ - subseq lr, r9, r2, asr #8 │ │ │ │ - subseq r1, ip, r2, asr pc │ │ │ │ - ldrsheq lr, [r9], #-62 @ 0xffffffc2 │ │ │ │ + subseq r2, ip, r8, lsl #1 │ │ │ │ + subseq lr, r9, r4, lsr r5 │ │ │ │ + @ instruction: 0x005c1f9e │ │ │ │ + subseq lr, r9, sl, asr #8 │ │ │ │ + subseq r1, ip, sl, asr pc │ │ │ │ + subseq lr, r9, r6, lsl #8 │ │ │ │ addsmi r3, r5, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf850d078 │ │ │ │ addmi r1, ip, #4, 30 │ │ │ │ ldmdavs r8, {r3, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ beq 28c108 >::_M_default_append(unsigned int)@@Base+0x6804> │ │ │ │ @ instruction: 0xf04f9909 │ │ │ │ bl 252bd4 │ │ │ │ @@ -586571,29 +586571,29 @@ │ │ │ │ @ instruction: 0xf5c74478 │ │ │ │ ldr pc, [r6, r5, asr #27]! │ │ │ │ b 168dafc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - @ instruction: 0x005c1d9e │ │ │ │ - subseq lr, r9, sl, asr #4 │ │ │ │ - subseq r1, ip, r4, lsl #27 │ │ │ │ - subseq lr, r9, r0, lsr r2 │ │ │ │ + subseq r1, ip, r6, lsr #27 │ │ │ │ + subseq lr, r9, r2, asr r2 │ │ │ │ + subseq r1, ip, ip, lsl #27 │ │ │ │ + subseq lr, r9, r8, lsr r2 │ │ │ │ @ instruction: 0xfffff199 │ │ │ │ - ldrsbeq r1, [ip], #-160 @ 0xffffff60 │ │ │ │ - subseq sp, r9, ip, ror pc │ │ │ │ - ldrheq r1, [ip], #-168 @ 0xffffff58 │ │ │ │ - subseq sp, r9, r4, ror #30 │ │ │ │ - @ instruction: 0x005c1a9e │ │ │ │ - subseq sp, r9, sl, asr #30 │ │ │ │ - subseq r1, ip, r0, lsl #21 │ │ │ │ - subseq sp, r9, r2, lsr pc │ │ │ │ - subseq r1, ip, r0, asr #20 │ │ │ │ - subseq sp, r9, ip, ror #29 │ │ │ │ + ldrsbeq r1, [ip], #-168 @ 0xffffff58 │ │ │ │ + subseq sp, r9, r4, lsl #31 │ │ │ │ + subseq r1, ip, r0, asr #21 │ │ │ │ + subseq sp, r9, ip, ror #30 │ │ │ │ + subseq r1, ip, r6, lsr #21 │ │ │ │ + subseq sp, r9, r2, asr pc │ │ │ │ + subseq r1, ip, r8, lsl #21 │ │ │ │ + subseq sp, r9, sl, lsr pc │ │ │ │ + subseq r1, ip, r8, asr #20 │ │ │ │ + ldrsheq sp, [r9], #-228 @ 0xffffff1c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bls 63c670 │ │ │ │ @ instruction: 0xf0016811 │ │ │ │ stmdbcs r3, {r0, r1, r8} │ │ │ │ @@ -586896,41 +586896,41 @@ │ │ │ │ blx 210e024 │ │ │ │ @ instruction: 0xf04f4820 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ blx f8e032 │ │ │ │ svclt 0x0000e77e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq r1, ip, r0, lsr #19 │ │ │ │ - subseq r1, ip, r4, ror #17 │ │ │ │ - subseq r1, ip, r8, ror r8 │ │ │ │ - subseq r1, ip, ip, ror #12 │ │ │ │ - subseq sp, r9, r8, lsl fp │ │ │ │ - subseq r1, ip, ip, lsr r6 │ │ │ │ - subseq sp, r9, r8, ror #21 │ │ │ │ - subseq r1, ip, r0, lsr #12 │ │ │ │ - subseq sp, r9, sl, asr #21 │ │ │ │ - subseq r1, ip, r0, lsl #12 │ │ │ │ - subseq sp, r9, sl, lsr #21 │ │ │ │ - subseq r1, ip, r4, ror #11 │ │ │ │ - subseq sp, r9, lr, lsl #21 │ │ │ │ - subseq r1, ip, r8, asr #11 │ │ │ │ - subseq sp, r9, r2, ror sl │ │ │ │ - subseq r1, ip, ip, lsr #11 │ │ │ │ - subseq sp, r9, r6, asr sl │ │ │ │ - @ instruction: 0x005c1590 │ │ │ │ - subseq sp, r9, sl, lsr sl │ │ │ │ - subseq r1, ip, r4, ror r5 │ │ │ │ - subseq sp, r9, lr, lsl sl │ │ │ │ - subseq r1, ip, r8, asr r5 │ │ │ │ - subseq sp, r9, r2, lsl #20 │ │ │ │ - subseq r1, ip, ip, lsr r5 │ │ │ │ - subseq sp, r9, r6, ror #19 │ │ │ │ - subseq r1, ip, r0, lsr #10 │ │ │ │ - subseq sp, r9, sl, asr #19 │ │ │ │ + subseq r1, ip, r8, lsr #19 │ │ │ │ + subseq r1, ip, ip, ror #17 │ │ │ │ + subseq r1, ip, r0, lsl #17 │ │ │ │ + subseq r1, ip, r4, ror r6 │ │ │ │ + subseq sp, r9, r0, lsr #22 │ │ │ │ + subseq r1, ip, r4, asr #12 │ │ │ │ + ldrsheq sp, [r9], #-160 @ 0xffffff60 │ │ │ │ + subseq r1, ip, r8, lsr #12 │ │ │ │ + ldrsbeq sp, [r9], #-162 @ 0xffffff5e │ │ │ │ + subseq r1, ip, r8, lsl #12 │ │ │ │ + ldrheq sp, [r9], #-162 @ 0xffffff5e │ │ │ │ + subseq r1, ip, ip, ror #11 │ │ │ │ + @ instruction: 0x0059da96 │ │ │ │ + ldrsbeq r1, [ip], #-80 @ 0xffffffb0 │ │ │ │ + subseq sp, r9, sl, ror sl │ │ │ │ + ldrheq r1, [ip], #-84 @ 0xffffffac │ │ │ │ + subseq sp, r9, lr, asr sl │ │ │ │ + @ instruction: 0x005c1598 │ │ │ │ + subseq sp, r9, r2, asr #20 │ │ │ │ + subseq r1, ip, ip, ror r5 │ │ │ │ + subseq sp, r9, r6, lsr #20 │ │ │ │ + subseq r1, ip, r0, ror #10 │ │ │ │ + subseq sp, r9, sl, lsl #20 │ │ │ │ + subseq r1, ip, r4, asr #10 │ │ │ │ + subseq sp, r9, lr, ror #19 │ │ │ │ + subseq r1, ip, r8, lsr #10 │ │ │ │ + ldrsbeq sp, [r9], #-146 @ 0xffffff6e │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl feda7b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 19948c0 │ │ │ │ blmi 19bcbc8 │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -586993,15 +586993,15 @@ │ │ │ │ @ instruction: 0xe7e5fa77 │ │ │ │ @ instruction: 0xf1054a32 │ │ │ │ ldmdbmi r2!, {r3, r8, r9} │ │ │ │ strls r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ ldc 4, cr4, [pc, #488] @ 250c88 │ │ │ │ ldrbtmi r2, [r9], #-2839 @ 0xfffff4e9 │ │ │ │ blne 84c124 │ │ │ │ - bleq 88c128 │ │ │ │ + bleq 88c128 │ │ │ │ strvc lr, [r1, -sp, asr #19] │ │ │ │ @ instruction: 0xff92f2e1 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ stmdami sl!, {r4, r6, r7, ip, lr, pc} │ │ │ │ msrmi (UNDEF: 108), r0 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf99af5c7 │ │ │ │ @@ -587022,36 +587022,36 @@ │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ rsbeq lr, r4, r6, asr r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r1, ip, r2, lsl #9 │ │ │ │ + subseq r1, ip, sl, lsl #9 │ │ │ │ @ instruction: 0xffffe9d1 │ │ │ │ @ instruction: 0xfffffa67 │ │ │ │ - @ instruction: 0x005c149c │ │ │ │ - subseq r1, ip, r0, ror r4 │ │ │ │ + subseq r1, ip, r4, lsr #9 │ │ │ │ + subseq r1, ip, r8, ror r4 │ │ │ │ andeq r0, r0, sp, ror #2 │ │ │ │ @ instruction: 0xffffebf7 │ │ │ │ @ instruction: 0xffffea2b │ │ │ │ @ instruction: 0xfffff191 │ │ │ │ - subseq r1, ip, r0, ror #8 │ │ │ │ - subseq r1, ip, sl, lsr #9 │ │ │ │ - ldrsbeq r1, [ip], #-54 @ 0xffffffca │ │ │ │ - subseq sp, r9, r2, lsl #17 │ │ │ │ + subseq r1, ip, r8, ror #8 │ │ │ │ + ldrheq r1, [ip], #-66 @ 0xffffffbe │ │ │ │ + ldrsbeq r1, [ip], #-62 @ 0xffffffc2 │ │ │ │ + subseq sp, r9, sl, lsl #17 │ │ │ │ mlseq r4, ip, pc, sp @ │ │ │ │ - subseq r1, ip, r4, lsr #7 │ │ │ │ - subseq sp, r9, r0, asr r8 │ │ │ │ - subseq r1, ip, r0, ror #8 │ │ │ │ - subseq r1, ip, r2, lsl #9 │ │ │ │ - subseq r1, ip, r0, ror #6 │ │ │ │ - subseq sp, r9, ip, lsl #16 │ │ │ │ - subseq r1, ip, r2, asr #6 │ │ │ │ - subseq sp, r9, ip, ror #15 │ │ │ │ + subseq r1, ip, ip, lsr #7 │ │ │ │ + subseq sp, r9, r8, asr r8 │ │ │ │ + subseq r1, ip, r8, ror #8 │ │ │ │ + subseq r1, ip, sl, lsl #9 │ │ │ │ + subseq r1, ip, r8, ror #6 │ │ │ │ + subseq sp, r9, r4, lsl r8 │ │ │ │ + subseq r1, ip, sl, asr #6 │ │ │ │ + ldrsheq sp, [r9], #-116 @ 0xffffff8c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feda7d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff04f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -587061,16 +587061,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf92cf5c7 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5c74478 │ │ │ │ blls 2cf34c >::_M_default_append(unsigned int)@@Base+0x49a48> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r1, ip, r4, lsl #5 │ │ │ │ - subseq sp, r9, r0, lsr r7 │ │ │ │ + subseq r1, ip, ip, lsl #5 │ │ │ │ + subseq sp, r9, r8, lsr r7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 40c084 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbvs sl, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ @@ -587196,30 +587196,30 @@ │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ @ instruction: 0xf5c7300c │ │ │ │ stmdami r6, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf8d8f5c7 │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ - ldrheq r1, [ip], #-30 @ 0xffffffe2 │ │ │ │ - subseq r1, ip, sl, lsl #3 │ │ │ │ - subseq sp, r9, r2, lsl r5 │ │ │ │ + subseq r1, ip, r6, asr #3 │ │ │ │ + @ instruction: 0x005c1192 │ │ │ │ + subseq sp, r9, sl, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl feda7fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ vsubl.s16 , d12, d3 │ │ │ │ blmi 40f78c │ │ │ │ ldclne 6, cr15, [r2], #-256 @ 0xffffff00 │ │ │ │ andscs r9, r0, #49152 @ 0xc000 │ │ │ │ @ instruction: 0xf8cd447b │ │ │ │ @ instruction: 0xf5c4c000 │ │ │ │ mulcs r1, pc, r9 @ │ │ │ │ stclt 0, cr11, [r0, #-20] @ 0xffffffec │ │ │ │ - subseq r1, ip, r0, ror #2 │ │ │ │ + subseq r1, ip, r8, ror #2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30c2d4 >::_M_default_append(unsigned int)@@Base+0x869d0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 17a2684 │ │ │ │ blmi 17a26ac │ │ │ │ @@ -587306,22 +587306,22 @@ │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf802f5c7 │ │ │ │ @ instruction: 0xf5c0e776 │ │ │ │ svclt 0x0000ec8e │ │ │ │ rsbeq sp, r4, ip, asr #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ mlseq r4, r0, fp, sp │ │ │ │ - subseq r1, ip, r4, lsl #1 │ │ │ │ - subseq sp, r9, ip, lsl #8 │ │ │ │ - subseq r1, ip, sl, rrx │ │ │ │ - ldrsheq sp, [r9], #-50 @ 0xffffffce │ │ │ │ - ldrsheq r0, [ip], #-248 @ 0xffffff08 │ │ │ │ - subseq sp, r9, r0, lsl #7 │ │ │ │ - ldrsbeq r0, [ip], #-254 @ 0xffffff02 │ │ │ │ - subseq sp, r9, r6, ror #6 │ │ │ │ + subseq r1, ip, ip, lsl #1 │ │ │ │ + subseq sp, r9, r4, lsl r4 │ │ │ │ + subseq r1, ip, r2, ror r0 │ │ │ │ + ldrsheq sp, [r9], #-58 @ 0xffffffc6 │ │ │ │ + subseq r1, ip, r0 │ │ │ │ + subseq sp, r9, r8, lsl #7 │ │ │ │ + subseq r0, ip, r6, ror #31 │ │ │ │ + subseq sp, r9, lr, ror #6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30c46c >::_M_default_append(unsigned int)@@Base+0x86b68> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff28f2f0 │ │ │ │ bmi 1c6281c │ │ │ │ @ instruction: 0xf5ad4b68 │ │ │ │ @@ -587425,27 +587425,27 @@ │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xff14f5c6 │ │ │ │ @ instruction: 0xf5c0e7ef │ │ │ │ svclt 0x0000eba0 │ │ │ │ ... │ │ │ │ rsbeq sp, r4, r2, lsr sl │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r0, ip, lr, lsl #31 │ │ │ │ - subseq r0, ip, sl, asr #30 │ │ │ │ - @ instruction: 0x005c0e9a │ │ │ │ - subseq sp, r9, r2, lsr #4 │ │ │ │ + @ instruction: 0x005c0f96 │ │ │ │ + subseq r0, ip, r2, asr pc │ │ │ │ + subseq r0, ip, r2, lsr #29 │ │ │ │ + subseq sp, r9, sl, lsr #4 │ │ │ │ rsbeq sp, r4, sl, lsr r9 │ │ │ │ - subseq r0, ip, r8, asr lr │ │ │ │ - subseq sp, r9, r0, ror #3 │ │ │ │ - subseq r0, ip, ip, lsr lr │ │ │ │ - subseq sp, r9, r4, asr #3 │ │ │ │ - subseq r0, ip, r2, lsr #28 │ │ │ │ - subseq sp, r9, r8, lsr #3 │ │ │ │ - subseq r0, ip, r4, lsl #28 │ │ │ │ - subseq sp, r9, sl, lsl #3 │ │ │ │ + subseq r0, ip, r0, ror #28 │ │ │ │ + subseq sp, r9, r8, ror #3 │ │ │ │ + subseq r0, ip, r4, asr #28 │ │ │ │ + subseq sp, r9, ip, asr #3 │ │ │ │ + subseq r0, ip, sl, lsr #28 │ │ │ │ + ldrheq sp, [r9], #-16 │ │ │ │ + subseq r0, ip, ip, lsl #28 │ │ │ │ + @ instruction: 0x0059d192 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq ff28f4e0 │ │ │ │ ldmdbmi r8, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4613461c │ │ │ │ ldrbtmi r4, [r9], #-2647 @ 0xfffff5a9 │ │ │ │ @@ -587533,22 +587533,22 @@ │ │ │ │ stmdami sp, {r0, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ cdp2 5, 3, cr15, cr8, cr6, {6} │ │ │ │ @ instruction: 0xf5c0e7a8 │ │ │ │ svclt 0x0000eac4 │ │ │ │ rsbeq sp, r4, r2, asr #16 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r0, ip, r2, lsr #27 │ │ │ │ - ldrsheq r0, [ip], #-200 @ 0xffffff38 │ │ │ │ - subseq sp, r9, r0, lsl #1 │ │ │ │ + subseq r0, ip, sl, lsr #27 │ │ │ │ + subseq r0, ip, r0, lsl #26 │ │ │ │ + subseq sp, r9, r8, lsl #1 │ │ │ │ mlseq r4, r8, r7, sp │ │ │ │ - subseq r0, ip, r4, ror #24 │ │ │ │ - subseq ip, r9, ip, ror #31 │ │ │ │ - subseq r0, ip, sl, asr #24 │ │ │ │ - ldrsbeq ip, [r9], #-242 @ 0xffffff0e │ │ │ │ + subseq r0, ip, ip, ror #24 │ │ │ │ + ldrsheq ip, [r9], #-244 @ 0xffffff0c │ │ │ │ + subseq r0, ip, r2, asr ip │ │ │ │ + ldrsbeq ip, [r9], #-250 @ 0xffffff06 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r1], r2, lsl #1 │ │ │ │ stclmi 6, cr4, [r5, #-616]! @ 0xfffffd98 │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ @@ -587648,27 +587648,27 @@ │ │ │ │ ldmdami r1, {r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf5c6300c │ │ │ │ stmdami pc, {r0, r4, r7, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5c64478 │ │ │ │ ldr pc, [r5, fp, asr #26]! │ │ │ │ - subseq r0, ip, r6, lsl #24 │ │ │ │ - subseq r0, ip, r4, lsl #22 │ │ │ │ - subseq ip, r9, sl, lsl #29 │ │ │ │ - subseq r0, ip, r0, ror #21 │ │ │ │ - subseq ip, r9, r6, ror #28 │ │ │ │ - subseq r0, ip, r4, asr #21 │ │ │ │ - subseq ip, r9, sl, asr #28 │ │ │ │ - subseq r0, ip, r8, lsr #21 │ │ │ │ - subseq ip, r9, lr, lsr #28 │ │ │ │ - subseq r0, ip, ip, lsl #21 │ │ │ │ - subseq ip, r9, r2, lsl lr │ │ │ │ - subseq r0, ip, r2, ror sl │ │ │ │ - ldrsheq ip, [r9], #-216 @ 0xffffff28 │ │ │ │ + subseq r0, ip, lr, lsl #24 │ │ │ │ + subseq r0, ip, ip, lsl #22 │ │ │ │ + @ instruction: 0x0059ce92 │ │ │ │ + subseq r0, ip, r8, ror #21 │ │ │ │ + subseq ip, r9, lr, ror #28 │ │ │ │ + subseq r0, ip, ip, asr #21 │ │ │ │ + subseq ip, r9, r2, asr lr │ │ │ │ + ldrheq r0, [ip], #-160 @ 0xffffff60 │ │ │ │ + subseq ip, r9, r6, lsr lr │ │ │ │ + @ instruction: 0x005c0a94 │ │ │ │ + subseq ip, r9, sl, lsl lr │ │ │ │ + subseq r0, ip, sl, ror sl │ │ │ │ + subseq ip, r9, r0, lsl #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 40c9dc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ @ instruction: 0xb09d4eb4 │ │ │ │ @ instruction: 0x460f4cb4 │ │ │ │ @@ -587827,15 +587827,15 @@ │ │ │ │ @ instruction: 0x8010f8d7 │ │ │ │ bleq 40cdd4 │ │ │ │ @ instruction: 0xffaef745 │ │ │ │ cdp 6, 11, cr4, cr0, cr8, {1} │ │ │ │ vqdmull.s16 q13, d11, d0[0] │ │ │ │ strmi pc, [r6], -sp, lsl #27 │ │ │ │ @ instruction: 0xf7454638 │ │ │ │ - blmi 89163c │ │ │ │ + blmi 89163c │ │ │ │ bls 6e2fc0 │ │ │ │ ldrbtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ strbtvs pc, [sl], -r0, asr #4 @ │ │ │ │ strls r9, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0xf5c52308 │ │ │ │ vldr s30, [sp, #668] @ 0x29c │ │ │ │ andsls r6, r6, r6, lsl #22 │ │ │ │ @@ -587849,17 +587849,17 @@ │ │ │ │ strb sl, [r3, -r5, asr #30]! │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ rsbeq sp, r4, r4, asr #9 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq sp, r4, lr, ror r4 │ │ │ │ - @ instruction: 0x005c0990 │ │ │ │ - subseq r0, ip, lr, lsr r8 │ │ │ │ - subseq r0, ip, r2, lsr #15 │ │ │ │ + @ instruction: 0x005c0998 │ │ │ │ + subseq r0, ip, r6, asr #16 │ │ │ │ + subseq r0, ip, sl, lsr #15 │ │ │ │ blvs 14cd2e0 │ │ │ │ ldrmi r9, [fp], lr, lsl #30 │ │ │ │ blls 6e3038 │ │ │ │ svclt 0x001842b3 │ │ │ │ @ instruction: 0xf43f454b │ │ │ │ ldc 15, cr10, [pc, #460] @ 251a00 │ │ │ │ vmov.u16 r7, d20[2] │ │ │ │ @@ -587983,17 +587983,17 @@ │ │ │ │ blls 7d9aa0 │ │ │ │ bls 811d98 │ │ │ │ blvc 134d094 │ │ │ │ bl 339684 >::_M_default_append(unsigned int)@@Base+0xb3d80> │ │ │ │ strmi r0, [sl], #-966 @ 0xfffffc3a │ │ │ │ stc 0, cr5, [r2, #240] @ 0xf0 │ │ │ │ vldr d7, [r3] │ │ │ │ - blls 89462c │ │ │ │ + blls 89462c │ │ │ │ bleq 144d500 │ │ │ │ - blls 865aa4 │ │ │ │ + blls 865aa4 │ │ │ │ blx 68d5fc │ │ │ │ svclt 0x0058440b │ │ │ │ blvc ff28d504 │ │ │ │ orrhi pc, sl, #0, 2 │ │ │ │ stc 4, cr3, [r3, #4] │ │ │ │ strcc r7, [r1], -r0, lsl #22 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -588047,17 +588047,17 @@ │ │ │ │ vmov.f64 d7, d5 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ ldr r8, [pc], r7, asr #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ ... │ │ │ │ - subseq r0, ip, r0, lsr r6 │ │ │ │ - @ instruction: 0x005c0490 │ │ │ │ - subseq ip, r9, r8, lsl r8 │ │ │ │ + subseq r0, ip, r8, lsr r6 │ │ │ │ + @ instruction: 0x005c0498 │ │ │ │ + subseq ip, r9, r0, lsr #16 │ │ │ │ blpl 140d600 │ │ │ │ blpl ff44d610 │ │ │ │ blx 68d708 │ │ │ │ stclge 6, cr15, [r8, #764]! @ 0x2fc │ │ │ │ blvc 150d424 │ │ │ │ blcs 278798 │ │ │ │ blhi 144d614 │ │ │ │ @@ -588229,15 +588229,15 @@ │ │ │ │ stmib r2, {r1, r2, r6, r7, r9}^ │ │ │ │ ldc 1, cr0, [r3] │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vneg.f64 d7, d6 │ │ │ │ vneg.f64 d16, d7 │ │ │ │ vpmin.u8 d15, d0, d0 │ │ │ │ mrc 1, 5, r8, cr1, cr3, {6} │ │ │ │ - blls 870d08 │ │ │ │ + blls 870d08 │ │ │ │ blvc 4cd6a8 │ │ │ │ @ instruction: 0xf1069819 │ │ │ │ bls 494a18 │ │ │ │ beq 2ce228 >::_M_default_append(unsigned int)@@Base+0x48924> │ │ │ │ biceq lr, r4, r3, lsl #22 │ │ │ │ bcc 2b6a38 >::_M_default_append(unsigned int)@@Base+0x31134> │ │ │ │ blvc 28d428 >::_M_default_append(unsigned int)@@Base+0x7b24> │ │ │ │ @@ -588321,24 +588321,24 @@ │ │ │ │ blvc 28da58 >::_M_default_append(unsigned int)@@Base+0x8154> │ │ │ │ cdp 3, 11, cr9, cr0, cr9, {0} │ │ │ │ ldrmi r9, [pc], -r7, asr #22 │ │ │ │ svclt 0x0000e630 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andhi r0, r0, r0 │ │ │ │ - subseq r0, ip, sl, lsr #5 │ │ │ │ - subseq ip, r9, r2, lsr r6 │ │ │ │ - ldrsheq r0, [ip], #-0 │ │ │ │ - subseq ip, r9, r6, ror r4 │ │ │ │ - @ instruction: 0x005c009c │ │ │ │ - subseq ip, r9, r4, lsr #8 │ │ │ │ - subseq r0, ip, r0, lsl #1 │ │ │ │ - subseq ip, r9, r8, lsl #8 │ │ │ │ - subseq r0, ip, r2, rrx │ │ │ │ - subseq ip, r9, sl, ror #7 │ │ │ │ + ldrheq r0, [ip], #-34 @ 0xffffffde │ │ │ │ + subseq ip, r9, sl, lsr r6 │ │ │ │ + ldrsheq r0, [ip], #-8 │ │ │ │ + subseq ip, r9, lr, ror r4 │ │ │ │ + subseq r0, ip, r4, lsr #1 │ │ │ │ + subseq ip, r9, ip, lsr #8 │ │ │ │ + subseq r0, ip, r8, lsl #1 │ │ │ │ + subseq ip, r9, r0, lsl r4 │ │ │ │ + subseq r0, ip, sl, rrx │ │ │ │ + ldrsheq ip, [r9], #-50 @ 0xffffffce │ │ │ │ andls r9, r6, #18432 @ 0x4800 │ │ │ │ movwcc r1, #7391 @ 0x1cdf │ │ │ │ str r9, [fp], -r9, lsl #6 │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6a43300 │ │ │ │ pkhbtmi pc, r1, r9, lsl #18 @ │ │ │ │ @@ -588484,36 +588484,36 @@ │ │ │ │ @ instruction: 0xf5c5300c │ │ │ │ ldmdami fp, {r0, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5c54478 │ │ │ │ @ instruction: 0xe633febf │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrheq pc, [fp], #-230 @ 0xffffff1a @ │ │ │ │ - subseq ip, r9, lr, lsr r2 │ │ │ │ - @ instruction: 0x005bfe9a │ │ │ │ - subseq ip, r9, r2, lsr #4 │ │ │ │ - subseq pc, fp, sl, ror #28 │ │ │ │ - ldrsheq ip, [r9], #-16 │ │ │ │ - subseq pc, fp, r0, asr lr @ │ │ │ │ - ldrsbeq ip, [r9], #-22 @ 0xffffffea │ │ │ │ - subseq pc, fp, r4, lsr lr @ │ │ │ │ - ldrheq ip, [r9], #-28 @ 0xffffffe4 │ │ │ │ - subseq pc, fp, r8, lsl lr @ │ │ │ │ - subseq ip, r9, r0, lsr #3 │ │ │ │ - subseq pc, fp, ip, asr #27 │ │ │ │ - subseq ip, r9, r2, asr r1 │ │ │ │ - ldrheq pc, [fp], #-210 @ 0xffffff2e @ │ │ │ │ - subseq ip, r9, r8, lsr r1 │ │ │ │ - subseq pc, fp, lr, lsl #27 │ │ │ │ - subseq ip, r9, r4, lsl r1 │ │ │ │ - subseq pc, fp, r4, ror sp @ │ │ │ │ - ldrsheq ip, [r9], #-10 │ │ │ │ - subseq pc, fp, sl, asr sp @ │ │ │ │ - subseq ip, r9, r0, ror #1 │ │ │ │ + ldrheq pc, [fp], #-238 @ 0xffffff12 @ │ │ │ │ + subseq ip, r9, r6, asr #4 │ │ │ │ + subseq pc, fp, r2, lsr #29 │ │ │ │ + subseq ip, r9, sl, lsr #4 │ │ │ │ + subseq pc, fp, r2, ror lr @ │ │ │ │ + ldrsheq ip, [r9], #-24 @ 0xffffffe8 │ │ │ │ + subseq pc, fp, r8, asr lr @ │ │ │ │ + ldrsbeq ip, [r9], #-30 @ 0xffffffe2 │ │ │ │ + subseq pc, fp, ip, lsr lr @ │ │ │ │ + subseq ip, r9, r4, asr #3 │ │ │ │ + subseq pc, fp, r0, lsr #28 │ │ │ │ + subseq ip, r9, r8, lsr #3 │ │ │ │ + ldrsbeq pc, [fp], #-212 @ 0xffffff2c @ │ │ │ │ + subseq ip, r9, sl, asr r1 │ │ │ │ + ldrheq pc, [fp], #-218 @ 0xffffff26 @ │ │ │ │ + subseq ip, r9, r0, asr #2 │ │ │ │ + @ instruction: 0x005bfd96 │ │ │ │ + subseq ip, r9, ip, lsl r1 │ │ │ │ + subseq pc, fp, ip, ror sp @ │ │ │ │ + subseq ip, r9, r2, lsl #2 │ │ │ │ + subseq pc, fp, r2, ror #26 │ │ │ │ + subseq ip, r9, r8, ror #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 40d724 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ @ instruction: 0xf8df4604 │ │ │ │ strmi r0, [lr], -r8, ror #16 │ │ │ │ @@ -588962,15 +588962,15 @@ │ │ │ │ andcs r4, r4, #53477376 @ 0x3300000 │ │ │ │ @ instruction: 0xf6403102 │ │ │ │ strls r0, [r0, #-1507] @ 0xfffffa1d │ │ │ │ @ instruction: 0xf9c4f5c3 │ │ │ │ bleq 48dff0 │ │ │ │ eorls r9, r1, sl │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 87375c │ │ │ │ + blls 87375c │ │ │ │ tstls r2, #0, 10 │ │ │ │ blls 964438 │ │ │ │ blmi 28e458 >::_M_default_append(unsigned int)@@Base+0x8b54> │ │ │ │ stmdavs r2!, {r0, r2, r3, r4, r9, sl, fp, ip, pc}^ │ │ │ │ ldrtmi r9, [r4], r0, lsr #18 │ │ │ │ @ instruction: 0xf502930e │ │ │ │ blls 92cc64 │ │ │ │ @@ -589052,32 +589052,32 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq ip, r4, r8, ror r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq ip, r4, ip, asr #14 │ │ │ │ - subseq pc, fp, r4, lsr #24 │ │ │ │ - subseq fp, r9, sl, lsr #31 │ │ │ │ - subseq pc, fp, sl, lsl ip @ │ │ │ │ - subseq pc, fp, ip, lsr #21 │ │ │ │ - subseq fp, r9, r2, lsr lr │ │ │ │ - subseq pc, fp, ip, lsl #21 │ │ │ │ - subseq fp, r9, r2, lsl lr │ │ │ │ - subseq pc, fp, ip, asr sl @ │ │ │ │ - subseq pc, fp, ip, lsl #18 │ │ │ │ - subseq pc, fp, lr, asr #17 │ │ │ │ - subseq pc, fp, sl, asr r8 @ │ │ │ │ - subseq pc, fp, ip, lsl #16 │ │ │ │ - subseq pc, fp, r4, ror #15 │ │ │ │ - subseq pc, fp, ip, ror #12 │ │ │ │ - subseq pc, fp, sl, lsr #9 │ │ │ │ - subseq fp, r9, r2, lsr r8 │ │ │ │ - subseq pc, fp, ip, lsl #9 │ │ │ │ - subseq fp, r9, r4, lsl r8 │ │ │ │ + subseq pc, fp, ip, lsr #24 │ │ │ │ + ldrheq fp, [r9], #-242 @ 0xffffff0e │ │ │ │ + subseq pc, fp, r2, lsr #24 │ │ │ │ + ldrheq pc, [fp], #-164 @ 0xffffff5c @ │ │ │ │ + subseq fp, r9, sl, lsr lr │ │ │ │ + @ instruction: 0x005bfa94 │ │ │ │ + subseq fp, r9, sl, lsl lr │ │ │ │ + subseq pc, fp, r4, ror #20 │ │ │ │ + subseq pc, fp, r4, lsl r9 @ │ │ │ │ + ldrsbeq pc, [fp], #-134 @ 0xffffff7a @ │ │ │ │ + subseq pc, fp, r2, ror #16 │ │ │ │ + subseq pc, fp, r4, lsl r8 @ │ │ │ │ + subseq pc, fp, ip, ror #15 │ │ │ │ + subseq pc, fp, r4, ror r6 @ │ │ │ │ + ldrheq pc, [fp], #-66 @ 0xffffffbe @ │ │ │ │ + subseq fp, r9, sl, lsr r8 │ │ │ │ + @ instruction: 0x005bf494 │ │ │ │ + subseq fp, r9, ip, lsl r8 │ │ │ │ blvc 30df9c >::_M_default_append(unsigned int)@@Base+0x88698> │ │ │ │ @ instruction: 0x96114631 │ │ │ │ mrc 12, 5, r9, cr1, cr7, {0} │ │ │ │ ldmib sp, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr}^ │ │ │ │ mrc 2, 5, r6, cr4, cr5, {0} │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ vpmin.u8 d15, d0, d0 │ │ │ │ @@ -589281,20 +589281,20 @@ │ │ │ │ blpl f8e4b8 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrheq pc, [fp], #-46 @ 0xffffffd2 @ │ │ │ │ - subseq fp, r9, r6, asr #12 │ │ │ │ - subseq pc, fp, r0, ror r2 @ │ │ │ │ - ldrsheq fp, [r9], #-88 @ 0xffffffa8 │ │ │ │ - @ instruction: 0x005bf194 │ │ │ │ - subseq fp, r9, sl, lsl r5 │ │ │ │ + subseq pc, fp, r6, asr #5 │ │ │ │ + subseq fp, r9, lr, asr #12 │ │ │ │ + subseq pc, fp, r8, ror r2 @ │ │ │ │ + subseq fp, r9, r0, lsl #12 │ │ │ │ + @ instruction: 0x005bf19c │ │ │ │ + subseq fp, r9, r2, lsr #10 │ │ │ │ blvs b8e4d4 │ │ │ │ blvc b8e518 │ │ │ │ blpl b0e51c │ │ │ │ blvc ff3ce97c │ │ │ │ blx 68ea74 │ │ │ │ stmdavs r2!, {r0, r1, r3, r4, r5, r6, sl, ip, lr, pc}^ │ │ │ │ adcsvs pc, r0, #8388608 @ 0x800000 │ │ │ │ @@ -589430,40 +589430,40 @@ │ │ │ │ ldmdami lr, {r1, r7, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf5c4300c │ │ │ │ ldmdami ip, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5c44478 │ │ │ │ uhsax pc, r5, r3 @ │ │ │ │ - subseq lr, fp, ip, ror #31 │ │ │ │ - subseq fp, r9, r2, ror r3 │ │ │ │ - subseq lr, fp, lr, asr #31 │ │ │ │ - subseq fp, r9, r6, asr r3 │ │ │ │ - ldrheq lr, [fp], #-242 @ 0xffffff0e │ │ │ │ - subseq fp, r9, sl, lsr r3 │ │ │ │ - subseq lr, fp, r0, lsl #31 │ │ │ │ - subseq fp, r9, r8, lsl #6 │ │ │ │ - subseq lr, fp, r2, ror #30 │ │ │ │ - subseq fp, r9, sl, ror #5 │ │ │ │ - subseq lr, fp, r6, asr #30 │ │ │ │ - subseq fp, r9, ip, asr #5 │ │ │ │ - subseq lr, fp, ip, lsr #30 │ │ │ │ - ldrheq fp, [r9], #-34 @ 0xffffffde │ │ │ │ - subseq lr, fp, r2, lsl pc │ │ │ │ - @ instruction: 0x0059b298 │ │ │ │ - subseq lr, fp, sl, ror #29 │ │ │ │ - subseq fp, r9, r0, ror r2 │ │ │ │ - ldrsbeq lr, [fp], #-224 @ 0xffffff20 │ │ │ │ - subseq fp, r9, r6, asr r2 │ │ │ │ - ldrheq lr, [fp], #-230 @ 0xffffff1a │ │ │ │ - subseq fp, r9, ip, lsr r2 │ │ │ │ - @ instruction: 0x005bee9c │ │ │ │ - subseq fp, r9, r2, lsr #4 │ │ │ │ - subseq lr, fp, r2, lsl #29 │ │ │ │ - subseq fp, r9, r8, lsl #4 │ │ │ │ + ldrsheq lr, [fp], #-244 @ 0xffffff0c │ │ │ │ + subseq fp, r9, sl, ror r3 │ │ │ │ + ldrsbeq lr, [fp], #-246 @ 0xffffff0a │ │ │ │ + subseq fp, r9, lr, asr r3 │ │ │ │ + ldrheq lr, [fp], #-250 @ 0xffffff06 │ │ │ │ + subseq fp, r9, r2, asr #6 │ │ │ │ + subseq lr, fp, r8, lsl #31 │ │ │ │ + subseq fp, r9, r0, lsl r3 │ │ │ │ + subseq lr, fp, sl, ror #30 │ │ │ │ + ldrsheq fp, [r9], #-34 @ 0xffffffde │ │ │ │ + subseq lr, fp, lr, asr #30 │ │ │ │ + ldrsbeq fp, [r9], #-36 @ 0xffffffdc │ │ │ │ + subseq lr, fp, r4, lsr pc │ │ │ │ + ldrheq fp, [r9], #-42 @ 0xffffffd6 │ │ │ │ + subseq lr, fp, sl, lsl pc │ │ │ │ + subseq fp, r9, r0, lsr #5 │ │ │ │ + ldrsheq lr, [fp], #-226 @ 0xffffff1e │ │ │ │ + subseq fp, r9, r8, ror r2 │ │ │ │ + ldrsbeq lr, [fp], #-232 @ 0xffffff18 │ │ │ │ + subseq fp, r9, lr, asr r2 │ │ │ │ + ldrheq lr, [fp], #-238 @ 0xffffff12 │ │ │ │ + subseq fp, r9, r4, asr #4 │ │ │ │ + subseq lr, fp, r4, lsr #29 │ │ │ │ + subseq fp, r9, sl, lsr #4 │ │ │ │ + subseq lr, fp, sl, lsl #29 │ │ │ │ + subseq fp, r9, r0, lsl r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, pc, lsl #16 │ │ │ │ strmi r4, [r6], -sl, lsl #13 │ │ │ │ blcs 26d948 │ │ │ │ @@ -589571,22 +589571,22 @@ │ │ │ │ vadd.i8 d20, d0, d12 │ │ │ │ ldrbtmi r1, [r8], #-271 @ 0xfffffef1 │ │ │ │ @ instruction: 0xf5c4300c │ │ │ │ stmdami sl, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ cdp2 5, 3, cr15, cr10, cr4, {6} │ │ │ │ svclt 0x0000e75a │ │ │ │ - @ instruction: 0x005bed96 │ │ │ │ - subseq fp, r9, lr, lsl r1 │ │ │ │ - subseq lr, fp, lr, ror sp │ │ │ │ - subseq fp, r9, r6, lsl #2 │ │ │ │ - subseq lr, fp, r4, ror sp │ │ │ │ - subseq lr, fp, ip, lsr #26 │ │ │ │ - subseq lr, fp, lr, asr #24 │ │ │ │ - ldrsbeq sl, [r9], #-246 @ 0xffffff0a │ │ │ │ + @ instruction: 0x005bed9e │ │ │ │ + subseq fp, r9, r6, lsr #2 │ │ │ │ + subseq lr, fp, r6, lsl #27 │ │ │ │ + subseq fp, r9, lr, lsl #2 │ │ │ │ + subseq lr, fp, ip, ror sp │ │ │ │ + subseq lr, fp, r4, lsr sp │ │ │ │ + subseq lr, fp, r6, asr ip │ │ │ │ + ldrsbeq sl, [r9], #-254 @ 0xffffff02 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fedaa534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r9, r0 │ │ │ │ @ instruction: 0xf7ffb083 │ │ │ │ @ instruction: 0x4603feff │ │ │ │ tstle r2, r1, lsl #16 │ │ │ │ @@ -589596,16 +589596,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5c4300c │ │ │ │ stmdami r5, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ cdp2 5, 0, cr15, cr10, cr4, {6} │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - subseq lr, fp, lr, ror #23 │ │ │ │ - subseq sl, r9, r6, ror pc │ │ │ │ + ldrsheq lr, [fp], #-182 @ 0xffffff4a │ │ │ │ + subseq sl, r9, lr, ror pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30e838 >::_M_default_append(unsigned int)@@Base+0x88f34> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ @ instruction: 0xf8df4605 │ │ │ │ strmi r0, [ip], -ip, ror #14 │ │ │ │ @@ -589662,15 +589662,15 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2l 5, cr15, [ip], {196} @ 0xc4 │ │ │ │ ssateq pc, #5, pc, asr #17 @ │ │ │ │ ldrbtmi r9, [r8], #-2311 @ 0xfffff6f9 │ │ │ │ stc2 5, cr15, [r6, #784] @ 0x310 │ │ │ │ str r9, [sl, r7, lsl #20]! │ │ │ │ vsubhn.i32 d20, , q12 │ │ │ │ - blge 893108 │ │ │ │ + blge 893108 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ movwls r4, #58904 @ 0xe618 │ │ │ │ stc2l 2, cr15, [ip, #252] @ 0xfc │ │ │ │ andsle r2, r0, r1, lsl #16 │ │ │ │ vhadd.s8 d25, d0, d7 │ │ │ │ @ instruction: 0xf8df5152 │ │ │ │ ldrbtmi r0, [r8], #-1660 @ 0xfffff984 │ │ │ │ @@ -590081,35 +590081,35 @@ │ │ │ │ blx 14911fc │ │ │ │ strbt r9, [ip], #-2567 @ 0xfffff5f9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ rsbeq fp, r4, r4, ror #12 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq fp, r4, sl, lsr #12 │ │ │ │ - subseq lr, fp, r8, ror #21 │ │ │ │ - subseq sl, r9, lr, ror #28 │ │ │ │ - subseq lr, fp, lr, lsr #21 │ │ │ │ - subseq sl, r9, r4, lsr lr │ │ │ │ - @ instruction: 0x005bea9e │ │ │ │ - subseq lr, fp, r0, lsr #19 │ │ │ │ - subseq sl, r9, r6, lsr #26 │ │ │ │ - subseq lr, fp, sl, ror r8 │ │ │ │ - subseq sl, r9, r0, lsl #24 │ │ │ │ - subseq lr, fp, lr, ror #16 │ │ │ │ - ldrsheq lr, [fp], #-124 @ 0xffffff84 │ │ │ │ - ldrsbeq lr, [fp], #-82 @ 0xffffffae │ │ │ │ - subseq sl, r9, sl, asr r9 │ │ │ │ - subseq lr, fp, r8, lsr #11 │ │ │ │ - subseq lr, fp, ip, lsl r5 │ │ │ │ - subseq sl, r9, r4, lsr #17 │ │ │ │ - subseq lr, fp, ip, ror #9 │ │ │ │ - subseq sl, r9, r4, ror r8 │ │ │ │ - @ instruction: 0x005be492 │ │ │ │ - subseq lr, fp, sl, ror #8 │ │ │ │ - ldrsheq sl, [r9], #-114 @ 0xffffff8e │ │ │ │ + ldrsheq lr, [fp], #-160 @ 0xffffff60 │ │ │ │ + subseq sl, r9, r6, ror lr │ │ │ │ + ldrheq lr, [fp], #-166 @ 0xffffff5a │ │ │ │ + subseq sl, r9, ip, lsr lr │ │ │ │ + subseq lr, fp, r6, lsr #21 │ │ │ │ + subseq lr, fp, r8, lsr #19 │ │ │ │ + subseq sl, r9, lr, lsr #26 │ │ │ │ + subseq lr, fp, r2, lsl #17 │ │ │ │ + subseq sl, r9, r8, lsl #24 │ │ │ │ + subseq lr, fp, r6, ror r8 │ │ │ │ + subseq lr, fp, r4, lsl #16 │ │ │ │ + ldrsbeq lr, [fp], #-90 @ 0xffffffa6 │ │ │ │ + subseq sl, r9, r2, ror #18 │ │ │ │ + ldrheq lr, [fp], #-80 @ 0xffffffb0 │ │ │ │ + subseq lr, fp, r4, lsr #10 │ │ │ │ + subseq sl, r9, ip, lsr #17 │ │ │ │ + ldrsheq lr, [fp], #-68 @ 0xffffffbc │ │ │ │ + subseq sl, r9, ip, ror r8 │ │ │ │ + @ instruction: 0x005be49a │ │ │ │ + subseq lr, fp, r2, ror r4 │ │ │ │ + ldrsheq sl, [r9], #-122 @ 0xffffff86 │ │ │ │ ldmvs fp, {r3, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0x4650adbf │ │ │ │ @ instruction: 0xf7439307 │ │ │ │ blls 453294 │ │ │ │ cdp 3, 11, cr9, cr0, cr8, {0} │ │ │ │ movwcs r8, #6976 @ 0x1b40 │ │ │ │ @@ -590155,26 +590155,26 @@ │ │ │ │ bicpl pc, r5, r0, asr #4 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf8eef5c4 │ │ │ │ @ instruction: 0xf04f480e │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf9a8f5c4 │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - ldrheq lr, [fp], #-60 @ 0xffffffc4 │ │ │ │ - subseq sl, r9, r2, asr #14 │ │ │ │ - @ instruction: 0x005be39c │ │ │ │ - subseq sl, r9, r2, lsr #14 │ │ │ │ - subseq lr, fp, r0, lsl #7 │ │ │ │ - subseq sl, r9, r6, lsl #14 │ │ │ │ - subseq lr, fp, r4, ror #6 │ │ │ │ - subseq sl, r9, sl, ror #13 │ │ │ │ - subseq lr, fp, r8, asr #6 │ │ │ │ - subseq sl, r9, lr, asr #13 │ │ │ │ - subseq lr, fp, ip, lsr #6 │ │ │ │ - ldrheq sl, [r9], #-98 @ 0xffffff9e │ │ │ │ + subseq lr, fp, r4, asr #7 │ │ │ │ + subseq sl, r9, sl, asr #14 │ │ │ │ + subseq lr, fp, r4, lsr #7 │ │ │ │ + subseq sl, r9, sl, lsr #14 │ │ │ │ + subseq lr, fp, r8, lsl #7 │ │ │ │ + subseq sl, r9, lr, lsl #14 │ │ │ │ + subseq lr, fp, ip, ror #6 │ │ │ │ + ldrsheq sl, [r9], #-98 @ 0xffffff9e │ │ │ │ + subseq lr, fp, r0, asr r3 │ │ │ │ + ldrsbeq sl, [r9], #-102 @ 0xffffff9a │ │ │ │ + subseq lr, fp, r4, lsr r3 │ │ │ │ + ldrheq sl, [r9], #-106 @ 0xffffff96 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedaae68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd8 │ │ │ │ ldrmi ip, [lr], -r0, lsl #2 │ │ │ │ addlt r4, r6, pc, lsr fp │ │ │ │ stmdavs r5, {r2, r3, r4, r5, r6, r7, sl, lr}^ │ │ │ │ @@ -590237,23 +590237,23 @@ │ │ │ │ stmdbls r1, {r1, r2, r3, fp, lr} │ │ │ │ @ instruction: 0xf5c44478 │ │ │ │ blls 2d2194 >::_M_default_append(unsigned int)@@Base+0x4c890> │ │ │ │ @ instruction: 0xf5bde7b8 │ │ │ │ svclt 0x0000ed96 │ │ │ │ rsbeq sl, r4, r4, lsl #27 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq lr, fp, ip, ror r2 │ │ │ │ - subseq sl, r9, r4, lsl #12 │ │ │ │ + subseq lr, fp, r4, lsl #5 │ │ │ │ + subseq sl, r9, ip, lsl #12 │ │ │ │ rsbeq sl, r4, ip, lsl sp │ │ │ │ - subseq lr, fp, r6, asr #4 │ │ │ │ - subseq sl, r9, lr, asr #11 │ │ │ │ - subseq lr, fp, lr, lsl #4 │ │ │ │ - @ instruction: 0x0059a596 │ │ │ │ - ldrsheq lr, [fp], #-16 │ │ │ │ - subseq sl, r9, r8, ror r5 │ │ │ │ + subseq lr, fp, lr, asr #4 │ │ │ │ + ldrsbeq sl, [r9], #-86 @ 0xffffffaa │ │ │ │ + subseq lr, fp, r6, lsl r2 │ │ │ │ + @ instruction: 0x0059a59e │ │ │ │ + ldrsheq lr, [fp], #-24 @ 0xffffffe8 │ │ │ │ + subseq sl, r9, r0, lsl #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30f25c >::_M_default_append(unsigned int)@@Base+0x89958> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stcmi 0, cr11, [r8], {139} @ 0x8b │ │ │ │ ldrmi r4, [pc], -r8, lsl #19 │ │ │ │ @@ -590391,22 +590391,22 @@ │ │ │ │ str r8, [r9, -r7, asr #22]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq sl, r4, r4, asr #24 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq sl, r4, r4, lsr #23 │ │ │ │ - subseq lr, fp, r0, asr #32 │ │ │ │ - subseq sl, r9, r8, asr #7 │ │ │ │ - subseq lr, fp, r4, lsr #32 │ │ │ │ - subseq sl, r9, ip, lsr #7 │ │ │ │ - subseq sp, fp, ip, ror #31 │ │ │ │ - subseq sl, r9, r4, ror r3 │ │ │ │ - subseq sp, fp, r0, lsr #31 │ │ │ │ - subseq sl, r9, r8, lsr #6 │ │ │ │ + subseq lr, fp, r8, asr #32 │ │ │ │ + ldrsbeq sl, [r9], #-48 @ 0xffffffd0 │ │ │ │ + subseq lr, fp, ip, lsr #32 │ │ │ │ + ldrheq sl, [r9], #-52 @ 0xffffffcc │ │ │ │ + ldrsheq sp, [fp], #-244 @ 0xffffff0c │ │ │ │ + subseq sl, r9, ip, ror r3 │ │ │ │ + subseq sp, fp, r8, lsr #31 │ │ │ │ + subseq sl, r9, r0, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 38f4c0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ stmibmi r3, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ blmi ff32588c │ │ │ │ @@ -590602,20 +590602,20 @@ │ │ │ │ @ instruction: 0x4676903c │ │ │ │ ldrsbthi pc, [r0], -sp @ │ │ │ │ svclt 0x0000e024 │ │ │ │ ... │ │ │ │ rsbeq sl, r4, r0, ror #19 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strdeq sl, [r4], #-128 @ 0xffffff80 @ │ │ │ │ - subseq sp, fp, lr, lsl sp │ │ │ │ - subseq sl, r9, r6, lsr #1 │ │ │ │ - ldrsheq sp, [fp], #-192 @ 0xffffff40 │ │ │ │ - subseq sl, r9, r8, ror r0 │ │ │ │ - subseq sp, fp, lr, asr ip │ │ │ │ - subseq r9, r9, r6, ror #31 │ │ │ │ + subseq sp, fp, r6, lsr #26 │ │ │ │ + subseq sl, r9, lr, lsr #1 │ │ │ │ + ldrsheq sp, [fp], #-200 @ 0xffffff38 │ │ │ │ + subseq sl, r9, r0, lsl #1 │ │ │ │ + subseq sp, fp, r6, ror #24 │ │ │ │ + subseq r9, r9, lr, ror #31 │ │ │ │ @ instruction: 0xf8dd9b04 │ │ │ │ bls 4c4410 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ bleq 490784 │ │ │ │ ldcle 5, cr4, [r4], {98} @ 0x62 │ │ │ │ @ instruction: 0xf8dd464f │ │ │ │ @ instruction: 0x461e9034 │ │ │ │ @@ -590656,17 +590656,17 @@ │ │ │ │ strmi r9, [pc], -fp, lsl #24 │ │ │ │ ldrbtmi r9, [sl], #-2823 @ 0xfffff4f9 │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ vaddhn.i16 d9, , q0 │ │ │ │ pkhtb pc, r0, r9, asr #22 @ │ │ │ │ b 1491afc │ │ │ │ - subseq sp, fp, sl, lsl #23 │ │ │ │ - subseq r9, r9, r2, lsl pc │ │ │ │ - ldrsheq sp, [fp], #-190 @ 0xffffff42 │ │ │ │ + @ instruction: 0x005bdb92 │ │ │ │ + subseq r9, r9, sl, lsl pc │ │ │ │ + subseq sp, fp, r6, lsl #24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30f8d4 >::_M_default_append(unsigned int)@@Base+0x89fd0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r2, r6, asr #16 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ @@ -591073,25 +591073,25 @@ │ │ │ │ vmov.f64 d7, #6 @ 0x40300000 2.750 │ │ │ │ svclt 0x000cdb47 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e716 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq sp, fp, r8, ror #14 │ │ │ │ - ldrsheq r9, [r9], #-160 @ 0xffffff60 │ │ │ │ - subseq sp, fp, lr, asr #14 │ │ │ │ - ldrsbeq r9, [r9], #-166 @ 0xffffff5a │ │ │ │ - subseq sp, fp, ip, lsr #13 │ │ │ │ - subseq r9, r9, r4, lsr sl │ │ │ │ - subseq sp, fp, r2, lsr #12 │ │ │ │ - subseq r9, r9, sl, lsr #19 │ │ │ │ - subseq sp, fp, r8, asr r6 │ │ │ │ - subseq sp, fp, sl, ror #9 │ │ │ │ - subseq r9, r9, r2, ror r8 │ │ │ │ + subseq sp, fp, r0, ror r7 │ │ │ │ + ldrsheq r9, [r9], #-168 @ 0xffffff58 │ │ │ │ + subseq sp, fp, r6, asr r7 │ │ │ │ + ldrsbeq r9, [r9], #-174 @ 0xffffff52 │ │ │ │ + ldrheq sp, [fp], #-100 @ 0xffffff9c │ │ │ │ + subseq r9, r9, ip, lsr sl │ │ │ │ + subseq sp, fp, sl, lsr #12 │ │ │ │ + ldrheq r9, [r9], #-146 @ 0xffffff6e │ │ │ │ + subseq sp, fp, r0, ror #12 │ │ │ │ + ldrsheq sp, [fp], #-66 @ 0xffffffbe │ │ │ │ + subseq r9, r9, sl, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 30ff80 >::_M_default_append(unsigned int)@@Base+0x8a67c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r7, r8, ror #18 │ │ │ │ bmi 1c66520 │ │ │ │ @@ -591196,23 +591196,23 @@ │ │ │ │ str pc, [r8, fp, lsl #19]! │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ mcrr2 2, 8, pc, r4, cr4 @ │ │ │ │ @ instruction: 0xf5bce7a3 │ │ │ │ svclt 0x0000ee12 │ │ │ │ rsbeq r9, r4, r0, lsr #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - @ instruction: 0x005bd39c │ │ │ │ - subseq r9, r9, r4, lsr #14 │ │ │ │ + subseq sp, fp, r4, lsr #7 │ │ │ │ + subseq r9, r9, ip, lsr #14 │ │ │ │ rsbeq r9, r4, lr, lsr lr │ │ │ │ - subseq sp, fp, r8, lsr #6 │ │ │ │ - ldrheq r9, [r9], #-96 @ 0xffffffa0 │ │ │ │ - subseq sp, fp, ip, lsl #6 │ │ │ │ - @ instruction: 0x00599694 │ │ │ │ - ldrsheq sp, [fp], #-32 @ 0xffffffe0 │ │ │ │ - subseq r9, r9, r8, ror r6 │ │ │ │ + subseq sp, fp, r0, lsr r3 │ │ │ │ + ldrheq r9, [r9], #-104 @ 0xffffff98 │ │ │ │ + subseq sp, fp, r4, lsl r3 │ │ │ │ + @ instruction: 0x0059969c │ │ │ │ + ldrsheq sp, [fp], #-40 @ 0xffffffd8 │ │ │ │ + subseq r9, r9, r0, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 390164 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ addlt r4, sp, sl, lsl #25 │ │ │ │ ldrbtmi r4, [ip], #-2442 @ 0xfffff676 │ │ │ │ @@ -591352,24 +591352,24 @@ │ │ │ │ movwcs lr, #30469 @ 0x7705 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf5bce700 │ │ │ │ svclt 0x0000ecdc │ │ │ │ rsbeq r9, r4, lr, lsr sp │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r9, r4, r6, lsl sp │ │ │ │ - subseq sp, fp, r6, ror r1 │ │ │ │ - ldrsheq r9, [r9], #-78 @ 0xffffffb2 │ │ │ │ - subseq sp, fp, sl, lsl r1 │ │ │ │ - subseq r9, r9, r2, lsr #9 │ │ │ │ - subseq sp, fp, r2, asr #1 │ │ │ │ - subseq r9, r9, sl, asr #8 │ │ │ │ - @ instruction: 0x005bd09c │ │ │ │ - subseq r9, r9, r4, lsr #8 │ │ │ │ - subseq sp, fp, r2, lsl #1 │ │ │ │ - subseq r9, r9, sl, lsl #8 │ │ │ │ + subseq sp, fp, lr, ror r1 │ │ │ │ + subseq r9, r9, r6, lsl #10 │ │ │ │ + subseq sp, fp, r2, lsr #2 │ │ │ │ + subseq r9, r9, sl, lsr #9 │ │ │ │ + subseq sp, fp, sl, asr #1 │ │ │ │ + subseq r9, r9, r2, asr r4 │ │ │ │ + subseq sp, fp, r4, lsr #1 │ │ │ │ + subseq r9, r9, ip, lsr #8 │ │ │ │ + subseq sp, fp, sl, lsl #1 │ │ │ │ + subseq r9, r9, r2, lsl r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 4903d8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x460cb093 │ │ │ │ @ instruction: 0xf6404682 │ │ │ │ @@ -591524,16 +591524,16 @@ │ │ │ │ andls r3, r6, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf73f4293 │ │ │ │ adcs sl, fp, r9, lsl pc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ strhteq r9, [r4], #-172 @ 0xffffff54 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsheq ip, [fp], #-254 @ 0xffffff02 │ │ │ │ - ldrsheq pc, [pc], #-154 @ │ │ │ │ + subseq sp, fp, r6 │ │ │ │ + subseq pc, pc, r2, lsl #20 │ │ │ │ strbmi r9, [sl], -r3, lsl #18 │ │ │ │ @ instruction: 0xf7fb4650 │ │ │ │ @ instruction: 0x4680fefb │ │ │ │ @ instruction: 0xf0402801 │ │ │ │ bls 335970 >::_M_default_append(unsigned int)@@Base+0xb006c> │ │ │ │ strbmi r4, [fp], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fb4650 │ │ │ │ @@ -591804,19 +591804,19 @@ │ │ │ │ @ instruction: 0xf5c2300c │ │ │ │ stmdami sl, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ stc2l 5, cr15, [r0], {194} @ 0xc2 │ │ │ │ svclt 0x0000e686 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - subseq pc, pc, lr, ror r5 @ │ │ │ │ - subseq ip, fp, r8, lsr #19 │ │ │ │ - subseq r8, r9, r0, lsr sp │ │ │ │ - subseq ip, fp, sl, asr r9 │ │ │ │ - subseq r8, r9, r2, ror #25 │ │ │ │ + subseq pc, pc, r6, lsl #11 │ │ │ │ + ldrheq ip, [fp], #-144 @ 0xffffff70 │ │ │ │ + subseq r8, r9, r8, lsr sp │ │ │ │ + subseq ip, fp, r2, ror #18 │ │ │ │ + subseq r8, r9, sl, ror #25 │ │ │ │ blls ff490ca0 │ │ │ │ ble 526114 │ │ │ │ ldrdcs pc, [r8], -r9 │ │ │ │ biceq lr, r3, #2048 @ 0x800 │ │ │ │ sbceq lr, r7, #2048 @ 0x800 │ │ │ │ blvc 310904 >::_M_default_append(unsigned int)@@Base+0x8b000> │ │ │ │ blls 450e58 │ │ │ │ @@ -592011,46 +592011,46 @@ │ │ │ │ stmdami r2!, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ blx b13042 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ svclt 0x0000e4e6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrheq ip, [fp], #-114 @ 0xffffff8e │ │ │ │ - subseq r8, r9, sl, lsr fp │ │ │ │ - subseq ip, fp, r6, lsl #15 │ │ │ │ - subseq r8, r9, lr, lsl #22 │ │ │ │ - subseq ip, fp, r8, asr r7 │ │ │ │ - subseq r8, r9, r0, ror #21 │ │ │ │ - subseq ip, fp, lr, lsr r7 │ │ │ │ - subseq r8, r9, r6, asr #21 │ │ │ │ - subseq ip, fp, r2, lsr #14 │ │ │ │ - subseq r8, r9, sl, lsr #21 │ │ │ │ - subseq ip, fp, r4, lsl #14 │ │ │ │ - subseq r8, r9, ip, lsl #21 │ │ │ │ - subseq ip, fp, r8, ror #13 │ │ │ │ - subseq r8, r9, r0, ror sl │ │ │ │ - subseq ip, fp, ip, asr #13 │ │ │ │ - subseq r8, r9, r4, asr sl │ │ │ │ - ldrheq ip, [fp], #-96 @ 0xffffffa0 │ │ │ │ - subseq r8, r9, r8, lsr sl │ │ │ │ - @ instruction: 0x005bc694 │ │ │ │ - subseq r8, r9, ip, lsl sl │ │ │ │ - subseq ip, fp, r8, ror r6 │ │ │ │ - subseq r8, r9, r0, lsl #20 │ │ │ │ - subseq ip, fp, ip, asr r6 │ │ │ │ - subseq r8, r9, r4, ror #19 │ │ │ │ - subseq ip, fp, sl, lsr r6 │ │ │ │ - subseq r8, r9, r2, asr #19 │ │ │ │ - subseq ip, fp, lr, lsl r6 │ │ │ │ - subseq r8, r9, r6, lsr #19 │ │ │ │ + ldrheq ip, [fp], #-122 @ 0xffffff86 │ │ │ │ + subseq r8, r9, r2, asr #22 │ │ │ │ + subseq ip, fp, lr, lsl #15 │ │ │ │ + subseq r8, r9, r6, lsl fp │ │ │ │ + subseq ip, fp, r0, ror #14 │ │ │ │ + subseq r8, r9, r8, ror #21 │ │ │ │ + subseq ip, fp, r6, asr #14 │ │ │ │ + subseq r8, r9, lr, asr #21 │ │ │ │ + subseq ip, fp, sl, lsr #14 │ │ │ │ + ldrheq r8, [r9], #-162 @ 0xffffff5e │ │ │ │ + subseq ip, fp, ip, lsl #14 │ │ │ │ + @ instruction: 0x00598a94 │ │ │ │ + ldrsheq ip, [fp], #-96 @ 0xffffffa0 │ │ │ │ + subseq r8, r9, r8, ror sl │ │ │ │ + ldrsbeq ip, [fp], #-100 @ 0xffffff9c │ │ │ │ + subseq r8, r9, ip, asr sl │ │ │ │ + ldrheq ip, [fp], #-104 @ 0xffffff98 │ │ │ │ + subseq r8, r9, r0, asr #20 │ │ │ │ + @ instruction: 0x005bc69c │ │ │ │ + subseq r8, r9, r4, lsr #20 │ │ │ │ + subseq ip, fp, r0, lsl #13 │ │ │ │ + subseq r8, r9, r8, lsl #20 │ │ │ │ + subseq ip, fp, r4, ror #12 │ │ │ │ + subseq r8, r9, ip, ror #19 │ │ │ │ + subseq ip, fp, r2, asr #12 │ │ │ │ + subseq r8, r9, sl, asr #19 │ │ │ │ + subseq ip, fp, r6, lsr #12 │ │ │ │ + subseq r8, r9, lr, lsr #19 │ │ │ │ ldmdami r9!, {r7, r9, sl, lr} │ │ │ │ orrscs pc, sp, r0, asr #12 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ - blx 8930d4 │ │ │ │ + blx 8930d4 │ │ │ │ @ instruction: 0x46414836 │ │ │ │ @ instruction: 0xf5c24478 │ │ │ │ ldr pc, [r9], #2771 @ 0xad3 │ │ │ │ ldmdami r4!, {r7, r9, sl, lr} │ │ │ │ cmppcc ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ blx 5130f0 │ │ │ │ @@ -592097,30 +592097,30 @@ │ │ │ │ ldrbtmi r2, [r8], #-417 @ 0xfffffe5f │ │ │ │ @ instruction: 0xf5c2300c │ │ │ │ ldmdami r3, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ blx 1e931a4 │ │ │ │ @ instruction: 0xf5bbe436 │ │ │ │ svclt 0x0000eefc │ │ │ │ - subseq ip, fp, r0, lsl #11 │ │ │ │ - subseq r8, r9, r8, lsl #18 │ │ │ │ - subseq ip, fp, r4, ror #10 │ │ │ │ - subseq r8, r9, ip, ror #17 │ │ │ │ - subseq ip, fp, r8, asr #10 │ │ │ │ - ldrsbeq r8, [r9], #-128 @ 0xffffff80 │ │ │ │ - subseq ip, fp, ip, lsr #10 │ │ │ │ - ldrheq r8, [r9], #-132 @ 0xffffff7c │ │ │ │ - subseq ip, fp, r0, lsl r5 │ │ │ │ - @ instruction: 0x00598898 │ │ │ │ - ldrsheq ip, [fp], #-68 @ 0xffffffbc │ │ │ │ - subseq r8, r9, sl, ror r8 │ │ │ │ - ldrsbeq ip, [fp], #-70 @ 0xffffffba │ │ │ │ - subseq r8, r9, lr, asr r8 │ │ │ │ - ldrheq ip, [fp], #-74 @ 0xffffffb6 │ │ │ │ - subseq r8, r9, r2, asr #16 │ │ │ │ + subseq ip, fp, r8, lsl #11 │ │ │ │ + subseq r8, r9, r0, lsl r9 │ │ │ │ + subseq ip, fp, ip, ror #10 │ │ │ │ + ldrsheq r8, [r9], #-132 @ 0xffffff7c │ │ │ │ + subseq ip, fp, r0, asr r5 │ │ │ │ + ldrsbeq r8, [r9], #-136 @ 0xffffff78 │ │ │ │ + subseq ip, fp, r4, lsr r5 │ │ │ │ + ldrheq r8, [r9], #-140 @ 0xffffff74 │ │ │ │ + subseq ip, fp, r8, lsl r5 │ │ │ │ + subseq r8, r9, r0, lsr #17 │ │ │ │ + ldrsheq ip, [fp], #-76 @ 0xffffffb4 │ │ │ │ + subseq r8, r9, r2, lsl #17 │ │ │ │ + ldrsbeq ip, [fp], #-78 @ 0xffffffb2 │ │ │ │ + subseq r8, r9, r6, ror #16 │ │ │ │ + subseq ip, fp, r2, asr #9 │ │ │ │ + subseq r8, r9, sl, asr #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedaccec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 1959a14 │ │ │ │ blmi 1981d1c │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -592210,39 +592210,39 @@ │ │ │ │ @ instruction: 0xf5bbe7b8 │ │ │ │ svclt 0x0000ee24 │ │ │ │ ... │ │ │ │ stmiahi r3!, {r0, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mcrcc 8, 7, pc, cr4, cr5, {5} @ │ │ │ │ rsbeq r8, r4, r2, lsl #30 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq ip, fp, lr, asr #8 │ │ │ │ + subseq ip, fp, r6, asr r4 │ │ │ │ @ instruction: 0xffffe8eb │ │ │ │ @ instruction: 0xffffe26d │ │ │ │ - subseq ip, fp, lr, lsl #10 │ │ │ │ - ldrsbeq ip, [fp], #-66 @ 0xffffffbe │ │ │ │ + subseq ip, fp, r6, lsl r5 │ │ │ │ + ldrsbeq ip, [fp], #-74 @ 0xffffffb6 │ │ │ │ andeq r0, r0, fp, ror r1 │ │ │ │ @ instruction: 0xffffb285 │ │ │ │ @ instruction: 0xffffd7cd │ │ │ │ @ instruction: 0xffffef59 │ │ │ │ @ instruction: 0xfffff3ad │ │ │ │ @ instruction: 0xfffff133 │ │ │ │ @ instruction: 0xffffb1e3 │ │ │ │ - ldrsheq ip, [fp], #-68 @ 0xffffffbc │ │ │ │ - ldrheq ip, [fp], #-66 @ 0xffffffbe │ │ │ │ - @ instruction: 0x005bc396 │ │ │ │ - subseq r8, r9, lr, lsl r7 │ │ │ │ + ldrsheq ip, [fp], #-76 @ 0xffffffb4 │ │ │ │ + ldrheq ip, [fp], #-74 @ 0xffffffb6 │ │ │ │ + @ instruction: 0x005bc39e │ │ │ │ + subseq r8, r9, r6, lsr #14 │ │ │ │ rsbeq r8, r4, r8, lsr lr │ │ │ │ - subseq ip, fp, r4, ror #6 │ │ │ │ - subseq r8, r9, ip, ror #13 │ │ │ │ - @ instruction: 0x005bc49e │ │ │ │ - ldrsheq ip, [fp], #-72 @ 0xffffffb8 │ │ │ │ - subseq ip, fp, sl, lsr #6 │ │ │ │ - ldrheq r8, [r9], #-98 @ 0xffffff9e │ │ │ │ - subseq ip, fp, ip, lsl #6 │ │ │ │ - @ instruction: 0x00598692 │ │ │ │ + subseq ip, fp, ip, ror #6 │ │ │ │ + ldrsheq r8, [r9], #-100 @ 0xffffff9c │ │ │ │ + subseq ip, fp, r6, lsr #9 │ │ │ │ + subseq ip, fp, r0, lsl #10 │ │ │ │ + subseq ip, fp, r2, lsr r3 │ │ │ │ + ldrheq r8, [r9], #-106 @ 0xffffff96 │ │ │ │ + subseq ip, fp, r4, lsl r3 │ │ │ │ + @ instruction: 0x0059869a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fedaced8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xff00f7ff │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -592252,16 +592252,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf87ef5c2 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5c24478 │ │ │ │ blls 2d41f0 >::_M_default_append(unsigned int)@@Base+0x4e8ec> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq ip, fp, ip, asr #4 │ │ │ │ - ldrsbeq r8, [r9], #-84 @ 0xffffffac │ │ │ │ + subseq ip, fp, r4, asr r2 │ │ │ │ + ldrsbeq r8, [r9], #-92 @ 0xffffffa4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3911dc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strmi fp, [sp], -pc, lsl #1 │ │ │ │ blmi feea75a8 │ │ │ │ @@ -592440,29 +592440,29 @@ │ │ │ │ str pc, [r0, r9, asr #31]! │ │ │ │ mrrc 5, 11, pc, r4, cr11 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ strhteq r8, [r4], #-196 @ 0xffffff3c │ │ │ │ - ldrheq ip, [fp], #-10 │ │ │ │ - subseq ip, fp, r2, lsl #1 │ │ │ │ + subseq ip, fp, r2, asr #1 │ │ │ │ + subseq ip, fp, sl, lsl #1 │ │ │ │ rsbeq r8, r4, sl, asr #21 │ │ │ │ - ldrsheq fp, [fp], #-240 @ 0xffffff10 │ │ │ │ - subseq r8, r9, r8, ror r3 │ │ │ │ - ldrsbeq fp, [fp], #-248 @ 0xffffff08 │ │ │ │ - subseq r8, r9, r0, ror #6 │ │ │ │ - ldrheq fp, [fp], #-254 @ 0xffffff02 │ │ │ │ - subseq r8, r9, r6, asr #6 │ │ │ │ - subseq fp, fp, r4, lsr #31 │ │ │ │ - subseq r8, r9, ip, lsr #6 │ │ │ │ - subseq fp, fp, sl, lsl #31 │ │ │ │ - subseq r8, r9, r2, lsl r3 │ │ │ │ - subseq fp, fp, lr, ror #30 │ │ │ │ - ldrsheq r8, [r9], #-36 @ 0xffffffdc │ │ │ │ + ldrsheq fp, [fp], #-248 @ 0xffffff08 │ │ │ │ + subseq r8, r9, r0, lsl #7 │ │ │ │ + subseq fp, fp, r0, ror #31 │ │ │ │ + subseq r8, r9, r8, ror #6 │ │ │ │ + subseq fp, fp, r6, asr #31 │ │ │ │ + subseq r8, r9, lr, asr #6 │ │ │ │ + subseq fp, fp, ip, lsr #31 │ │ │ │ + subseq r8, r9, r4, lsr r3 │ │ │ │ + @ instruction: 0x005bbf92 │ │ │ │ + subseq r8, r9, sl, lsl r3 │ │ │ │ + subseq fp, fp, r6, ror pc │ │ │ │ + ldrsheq r8, [r9], #-44 @ 0xffffffd4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ cdpls 0, 1, cr11, cr0, cr6, {4} │ │ │ │ strls r9, [r3, #-3342] @ 0xfffff2f2 │ │ │ │ stcls 15, cr9, [pc, #-68] @ 256018 │ │ │ │ @@ -592500,15 +592500,15 @@ │ │ │ │ vsubhn.i32 d20, , q8 │ │ │ │ @ instruction: 0xf640f8f1 │ │ │ │ @ instruction: 0x462b5414 │ │ │ │ @ instruction: 0x464100b2 │ │ │ │ andlt r9, r6, lr, lsl #8 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdalt sl!, {r0, r1, r2, r3, r4, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - ldrsbeq fp, [fp], #-234 @ 0xffffff16 │ │ │ │ + subseq fp, fp, r2, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fedad300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r3, r4, rrx │ │ │ │ ldmdavs r2, {r0, r4, r7, fp, sp, lr} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ @@ -592523,16 +592523,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 5, 6, cr15, cr0, cr1, {6} │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5c14478 │ │ │ │ blls 2d5db4 >::_M_default_append(unsigned int)@@Base+0x504b0> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq fp, fp, r4, ror #31 │ │ │ │ - @ instruction: 0x00598198 │ │ │ │ + subseq fp, fp, ip, ror #31 │ │ │ │ + subseq r8, r9, r0, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl fedad360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpvs 15, 4, cr0, cr9, cr0, {7} │ │ │ │ @ instruction: 0xf8d2b086 │ │ │ │ ldmdavs r2, {r3, lr, pc} │ │ │ │ stcls 8, cr6, [r8], {9} │ │ │ │ @@ -592550,16 +592550,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5c1300c │ │ │ │ stmdami r5, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ cdp2 5, 14, cr15, cr4, cr1, {6} │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-24] @ 0xffffffe8 │ │ │ │ - subseq fp, fp, r6, ror pc │ │ │ │ - subseq r8, r9, sl, lsr #2 │ │ │ │ + subseq fp, fp, lr, ror pc │ │ │ │ + subseq r8, r9, r2, lsr r1 │ │ │ │ ldmvs r3, {r0, r3, r6, r9, sl, fp, sp, lr} │ │ │ │ stmdavs r9, {r1, r4, fp, sp, lr} │ │ │ │ eorcs pc, r3, r2, asr r8 @ │ │ │ │ eorne pc, r3, r1, asr r8 @ │ │ │ │ bllt fee92d3c │ │ │ │ ldmvs r3, {r0, r3, r6, r9, sl, fp, sp, lr} │ │ │ │ stmdavs r9, {r1, r4, fp, sp, lr} │ │ │ │ @@ -592666,18 +592666,18 @@ │ │ │ │ @ instruction: 0xf5c14478 │ │ │ │ blls 6d5b84 │ │ │ │ @ instruction: 0xf5bbe7d1 │ │ │ │ svclt 0x0000ea8e │ │ │ │ strdeq r8, [r4], #-116 @ 0xffffff8c @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ ldrdeq r8, [r4], #-106 @ 0xffffff96 @ │ │ │ │ - ldrsbeq fp, [fp], #-210 @ 0xffffff2e │ │ │ │ - subseq r7, r9, r6, lsl #31 │ │ │ │ - ldrheq fp, [fp], #-212 @ 0xffffff2c │ │ │ │ - subseq r7, r9, r8, ror #30 │ │ │ │ + ldrsbeq fp, [fp], #-218 @ 0xffffff26 │ │ │ │ + subseq r7, r9, lr, lsl #31 │ │ │ │ + ldrheq fp, [fp], #-220 @ 0xffffff24 │ │ │ │ + subseq r7, r9, r0, ror pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ ldmib sp, {r6, ip, pc}^ │ │ │ │ @@ -592703,16 +592703,16 @@ │ │ │ │ @ instruction: 0xf5c14478 │ │ │ │ blls 3d5af0 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - subseq fp, fp, r0, lsr #26 │ │ │ │ - ldrsbeq r7, [r9], #-228 @ 0xffffff1c │ │ │ │ + subseq fp, fp, r8, lsr #26 │ │ │ │ + ldrsbeq r7, [r9], #-236 @ 0xffffff14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3118e8 >::_M_default_append(unsigned int)@@Base+0x8bfe4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdavs r3!, {r1, r2, r3, r6, r9, sl, fp, sp, lr}^ │ │ │ │ vstmdble r9!, {d2-d1} │ │ │ │ @@ -592736,16 +592736,16 @@ │ │ │ │ @ instruction: 0xf5c14478 │ │ │ │ @ instruction: 0x4628fd77 │ │ │ │ blhi 311788 >::_M_default_append(unsigned int)@@Base+0x8be84> │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ blhi 311790 >::_M_default_append(unsigned int)@@Base+0x8be8c> │ │ │ │ strtmi r2, [r8], -r1, lsl #10 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0x005bbc9c │ │ │ │ - subseq r7, r9, r0, asr lr │ │ │ │ + subseq fp, fp, r4, lsr #25 │ │ │ │ + subseq r7, r9, r8, asr lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, lr, asr #28 │ │ │ │ @ instruction: 0xf8dd6871 │ │ │ │ stmdbcs r0, {r3, r5, sp, pc} │ │ │ │ @@ -592769,16 +592769,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ ldc2 5, cr15, [r4, #-772]! @ 0xfffffcfc │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r2, [r8], -r1, lsl #10 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - subseq fp, fp, r6, lsl ip │ │ │ │ - subseq r7, r9, sl, asr #27 │ │ │ │ + subseq fp, fp, lr, lsl ip │ │ │ │ + ldrsbeq r7, [r9], #-210 @ 0xffffff2e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ ldmib sp, {r6, ip, pc}^ │ │ │ │ @@ -592804,16 +592804,16 @@ │ │ │ │ @ instruction: 0xf5c14478 │ │ │ │ blls 3d595c │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - subseq fp, fp, ip, lsl #23 │ │ │ │ - subseq r7, r9, r0, asr #26 │ │ │ │ + @ instruction: 0x005bbb94 │ │ │ │ + subseq r7, r9, r8, asr #26 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 14a8010 │ │ │ │ blmi 14a8038 │ │ │ │ addlt r4, r6, sl, ror r4 │ │ │ │ @@ -592886,23 +592886,23 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5c14478 │ │ │ │ @ instruction: 0xf04ffc49 │ │ │ │ @ instruction: 0xe7d333ff │ │ │ │ ldm r2, {r0, r1, r3, r4, r5, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ rsbeq r8, r4, r8, lsr #8 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq fp, fp, r8, lsr fp │ │ │ │ - ldrheq fp, [fp], #-160 @ 0xffffff60 │ │ │ │ - subseq r7, r9, r4, ror #24 │ │ │ │ - subseq fp, fp, r2, lsr #21 │ │ │ │ + subseq fp, fp, r0, asr #22 │ │ │ │ + ldrheq fp, [fp], #-168 @ 0xffffff58 │ │ │ │ + subseq r7, r9, ip, ror #24 │ │ │ │ + subseq fp, fp, sl, lsr #21 │ │ │ │ rsbeq r8, r4, r0, ror #6 │ │ │ │ - subseq fp, fp, ip, asr sl │ │ │ │ - subseq r7, r9, r0, lsl ip │ │ │ │ - subseq fp, fp, r2, asr #20 │ │ │ │ - ldrsheq r7, [r9], #-180 @ 0xffffff4c │ │ │ │ + subseq fp, fp, r4, ror #20 │ │ │ │ + subseq r7, r9, r8, lsl ip │ │ │ │ + subseq fp, fp, sl, asr #20 │ │ │ │ + ldrsheq r7, [r9], #-188 @ 0xffffff44 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ bmi 14a8174 │ │ │ │ blmi 14a819c │ │ │ │ addlt r4, r6, sl, ror r4 │ │ │ │ @@ -592975,23 +592975,23 @@ │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf5c14478 │ │ │ │ @ instruction: 0xf04ffb97 │ │ │ │ @ instruction: 0xe7d333ff │ │ │ │ stmda r0!, {r0, r1, r3, r4, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ rsbeq r8, r4, r4, asr #5 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - ldrsbeq fp, [fp], #-148 @ 0xffffff6c │ │ │ │ - subseq fp, fp, ip, asr #18 │ │ │ │ - subseq r7, r9, r0, lsl #22 │ │ │ │ - subseq fp, fp, lr, lsr r9 │ │ │ │ + ldrsbeq fp, [fp], #-156 @ 0xffffff64 │ │ │ │ + subseq fp, fp, r4, asr r9 │ │ │ │ + subseq r7, r9, r8, lsl #22 │ │ │ │ + subseq fp, fp, r6, asr #18 │ │ │ │ strdeq r8, [r4], #-28 @ 0xffffffe4 @ │ │ │ │ - ldrsheq fp, [fp], #-136 @ 0xffffff78 │ │ │ │ - subseq r7, r9, ip, lsr #21 │ │ │ │ - ldrsbeq fp, [fp], #-142 @ 0xffffff72 │ │ │ │ - @ instruction: 0x00597a90 │ │ │ │ + subseq fp, fp, r0, lsl #18 │ │ │ │ + ldrheq r7, [r9], #-164 @ 0xffffff5c │ │ │ │ + subseq fp, fp, r6, ror #17 │ │ │ │ + @ instruction: 0x00597a98 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ ldmib sp, {r6, ip, pc}^ │ │ │ │ @@ -593016,16 +593016,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx 1413ff6 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - subseq fp, fp, sl, lsr r8 │ │ │ │ - subseq r7, r9, lr, ror #19 │ │ │ │ + subseq fp, fp, r2, asr #16 │ │ │ │ + ldrsheq r7, [r9], #-150 @ 0xffffff6a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ ldmib sp, {r6, ip, pc}^ │ │ │ │ @@ -593050,16 +593050,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx 31407e >::_M_default_append(unsigned int)@@Base+0x8e77a> │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrheq fp, [fp], #-114 @ 0xffffff8e │ │ │ │ - subseq r7, r9, r6, ror #18 │ │ │ │ + ldrheq fp, [fp], #-122 @ 0xffffff86 │ │ │ │ + subseq r7, r9, lr, ror #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 311e54 >::_M_default_append(unsigned int)@@Base+0x8c550> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ @@ -593089,16 +593089,16 @@ │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ blhi 311d18 >::_M_default_append(unsigned int)@@Base+0x8c414> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - subseq fp, fp, lr, lsl r7 │ │ │ │ - ldrsbeq r7, [r9], #-130 @ 0xffffff7e │ │ │ │ + subseq fp, fp, r6, lsr #14 │ │ │ │ + ldrsbeq r7, [r9], #-138 @ 0xffffff76 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r6, fp, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ stmdbcs r0, {r3, r5, r6, ip, sp, pc} │ │ │ │ @@ -593127,16 +593127,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2313 @ 0xfffff6f7 │ │ │ │ blx 1c941b0 │ │ │ │ ldrmi r9, [r8], -r9, lsl #22 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, fp, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - subseq fp, fp, lr, ror r6 │ │ │ │ - subseq r7, r9, r2, lsr r8 │ │ │ │ + subseq fp, fp, r6, lsl #13 │ │ │ │ + subseq r7, r9, sl, lsr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, sp, asr #28 │ │ │ │ @ instruction: 0xf8dd6869 │ │ │ │ ldmib sp, {r6, ip, pc}^ │ │ │ │ @@ -593161,16 +593161,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2309 @ 0xfffff6fb │ │ │ │ blx b94238 │ │ │ │ ldrmi r9, [r8], -r5, lsl #22 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ movwcs r8, #8176 @ 0x1ff0 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrsheq fp, [fp], #-86 @ 0xffffffaa │ │ │ │ - subseq r7, r9, sl, lsr #15 │ │ │ │ + ldrsheq fp, [fp], #-94 @ 0xffffffa2 │ │ │ │ + ldrheq r7, [r9], #-114 @ 0xffffff8e │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, lr, asr #28 │ │ │ │ ldrmi r4, [r7], -r0, lsl #13 │ │ │ │ blcs 270d38 │ │ │ │ @@ -593202,17 +593202,17 @@ │ │ │ │ ldrcs pc, [r4, #2935] @ 0xb77 │ │ │ │ strls r4, [r0, #-1571] @ 0xfffff9dd │ │ │ │ ldrtmi r2, [r9], -ip, lsl #4 │ │ │ │ @ instruction: 0xf5be2501 │ │ │ │ @ instruction: 0x4628fab3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ - subseq fp, fp, r0, lsl #11 │ │ │ │ - subseq r7, r9, r4, lsr r7 │ │ │ │ - subseq fp, fp, r4, ror r5 │ │ │ │ + subseq fp, fp, r8, lsl #11 │ │ │ │ + subseq r7, r9, ip, lsr r7 │ │ │ │ + subseq fp, fp, ip, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedade00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r0, ror #31 │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ blx 189376a │ │ │ │ @ instruction: 0xf04f4b0d │ │ │ │ @@ -593225,15 +593225,15 @@ │ │ │ │ @ instruction: 0xf04ffb49 │ │ │ │ blls 319da8 >::_M_default_append(unsigned int)@@Base+0x944a4> │ │ │ │ strtmi r2, [r1], -r8, lsl #4 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ blx fe394338 │ │ │ │ andlt r2, r5, r1 │ │ │ │ svclt 0x0000bd30 │ │ │ │ - subseq fp, fp, r8, lsl r5 │ │ │ │ + subseq fp, fp, r0, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46174c34 │ │ │ │ cdpvs 0, 4, cr11, cr14, cr3, {4} │ │ │ │ @ instruction: 0x4699447c │ │ │ │ @@ -593283,21 +593283,21 @@ │ │ │ │ strtmi r4, [r1], -fp, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xf86ef5c1 │ │ │ │ @ instruction: 0xf04f4809 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf928f5c1 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - subseq fp, fp, ip, asr #9 │ │ │ │ - subseq fp, fp, r6, asr #8 │ │ │ │ - ldrsheq r7, [r9], #-90 @ 0xffffffa6 │ │ │ │ - subseq fp, fp, lr, lsl r4 │ │ │ │ - ldrsbeq r7, [r9], #-80 @ 0xffffffb0 │ │ │ │ - subseq fp, fp, r0, lsl #8 │ │ │ │ - ldrheq r7, [r9], #-82 @ 0xffffffae │ │ │ │ + ldrsbeq fp, [fp], #-68 @ 0xffffffbc │ │ │ │ + subseq fp, fp, lr, asr #8 │ │ │ │ + subseq r7, r9, r2, lsl #12 │ │ │ │ + subseq fp, fp, r6, lsr #8 │ │ │ │ + ldrsbeq r7, [r9], #-88 @ 0xffffffa8 │ │ │ │ + subseq fp, fp, r8, lsl #8 │ │ │ │ + ldrheq r7, [r9], #-90 @ 0xffffffa6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedadf54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r8, r0, pc @ │ │ │ │ vsubhn.i32 d20, q4, q3 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strcs fp, [r1], #-4056 @ 0xfffff028 │ │ │ │ @@ -593387,15 +593387,15 @@ │ │ │ │ strtmi r4, [r1], -r1, lsr #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ @ instruction: 0xff9ef5c0 │ │ │ │ @ instruction: 0xf04f481f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ @ instruction: 0xf858f5c1 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - ldrheq fp, [fp], #-58 @ 0xffffffc6 │ │ │ │ + subseq fp, fp, r2, asr #7 │ │ │ │ @ instruction: 0xfffff37d │ │ │ │ @ instruction: 0xfffffc4f │ │ │ │ @ instruction: 0xfffff3df │ │ │ │ @ instruction: 0xfffffcdd │ │ │ │ @ instruction: 0xfffff3e9 │ │ │ │ @ instruction: 0xfffff3f5 │ │ │ │ @ instruction: 0xfffff2fb │ │ │ │ @@ -593407,23 +593407,23 @@ │ │ │ │ @ instruction: 0xfffff795 │ │ │ │ @ instruction: 0xfffffdcb │ │ │ │ @ instruction: 0xfffff8ef │ │ │ │ andeq r0, r0, sp, lsl #2 │ │ │ │ @ instruction: 0xfffffa49 │ │ │ │ @ instruction: 0xfffffabf │ │ │ │ @ instruction: 0xfffffb3f │ │ │ │ - ldrsheq fp, [fp], #-32 @ 0xffffffe0 │ │ │ │ - subseq pc, sp, r4, lsl r6 @ │ │ │ │ + ldrsheq fp, [fp], #-40 @ 0xffffffd8 │ │ │ │ + subseq pc, sp, ip, lsl r6 @ │ │ │ │ @ instruction: 0xfffffdeb │ │ │ │ - @ instruction: 0x005bb29c │ │ │ │ - subseq r7, r9, r0, asr r4 │ │ │ │ - subseq fp, fp, lr, ror r2 │ │ │ │ - subseq r7, r9, r0, lsr r4 │ │ │ │ - subseq fp, fp, r0, ror #4 │ │ │ │ - subseq r7, r9, r2, lsl r4 │ │ │ │ + subseq fp, fp, r4, lsr #5 │ │ │ │ + subseq r7, r9, r8, asr r4 │ │ │ │ + subseq fp, fp, r6, lsl #5 │ │ │ │ + subseq r7, r9, r8, lsr r4 │ │ │ │ + subseq fp, fp, r8, ror #4 │ │ │ │ + subseq r7, r9, sl, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fedae14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ mrc2 7, 7, pc, cr10, cr15, {7} │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -593432,16 +593432,16 @@ │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf5c0300c │ │ │ │ stmdami r5, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ @ instruction: 0xf800f5c1 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ stclt 0, cr11, [r0, #-12] │ │ │ │ - subseq fp, fp, lr, lsr #3 │ │ │ │ - subseq r7, r9, r2, ror #6 │ │ │ │ + ldrheq fp, [fp], #-22 @ 0xffffffea │ │ │ │ + subseq r7, r9, sl, ror #6 │ │ │ │ ldmvs r0, {r1, r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x46104770 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x477068d0 │ │ │ │ @ instruction: 0x47706950 │ │ │ │ @ instruction: 0x47706990 │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ @@ -593577,25 +593577,25 @@ │ │ │ │ strtmi r4, [r9], -pc, lsl #16 │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ cdp2 5, 2, cr15, cr2, cr0, {6} │ │ │ │ @ instruction: 0xf04f480d │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ cdp2 5, 13, cr15, cr12, cr0, {6} │ │ │ │ svclt 0x0000e78e │ │ │ │ - ldrsbeq fp, [fp], #-14 │ │ │ │ - ldrheq fp, [fp], #-0 │ │ │ │ - ldrsheq r7, [r9], #-26 @ 0xffffffe6 │ │ │ │ - subseq fp, fp, r0, ror r0 │ │ │ │ - subseq fp, fp, r2, asr #32 │ │ │ │ - subseq r7, r9, ip, lsl #3 │ │ │ │ - subseq fp, fp, ip, lsr r0 │ │ │ │ - subseq sl, fp, sl, ror #31 │ │ │ │ - subseq r7, r9, r4, lsr r1 │ │ │ │ - ldrsbeq sl, [fp], #-240 @ 0xffffff10 │ │ │ │ - subseq r7, r9, sl, lsl r1 │ │ │ │ + subseq fp, fp, r6, ror #1 │ │ │ │ + ldrheq fp, [fp], #-8 │ │ │ │ + subseq r7, r9, r2, lsl #4 │ │ │ │ + subseq fp, fp, r8, ror r0 │ │ │ │ + subseq fp, fp, sl, asr #32 │ │ │ │ + @ instruction: 0x00597194 │ │ │ │ + subseq fp, fp, r4, asr #32 │ │ │ │ + ldrsheq sl, [fp], #-242 @ 0xffffff0e │ │ │ │ + subseq r7, r9, ip, lsr r1 │ │ │ │ + ldrsbeq sl, [fp], #-248 @ 0xffffff08 │ │ │ │ + subseq r7, r9, r2, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ bl fedb9e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mrc 15, 5, r0, cr0, cr8, {6} │ │ │ │ ldrmi r8, [r4], -r0, asr #22 │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @@ -593624,16 +593624,16 @@ │ │ │ │ @ instruction: 0xf5c04478 │ │ │ │ blls 2d6c8c >::_M_default_append(unsigned int)@@Base+0x51388> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ blhi 39256c │ │ │ │ svclt 0x0000bd30 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq sl, fp, r4, lsr #30 │ │ │ │ - subseq r7, r9, r0, ror r0 │ │ │ │ + subseq sl, fp, ip, lsr #30 │ │ │ │ + subseq r7, r9, r8, ror r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 31274c >::_M_default_append(unsigned int)@@Base+0x8ce48> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r3], r3, lsl #1 │ │ │ │ @ instruction: 0xf1b34614 │ │ │ │ @@ -593712,16 +593712,16 @@ │ │ │ │ ldc2l 5, cr15, [r8, #768] @ 0x300 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ blhi 3126c8 >::_M_default_append(unsigned int)@@Base+0x8cdc4> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq sl, fp, r6, asr #27 │ │ │ │ - subseq r6, r9, r2, lsl pc │ │ │ │ + subseq sl, fp, lr, asr #27 │ │ │ │ + subseq r6, r9, sl, lsl pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3128ac >::_M_default_append(unsigned int)@@Base+0x8cfa8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mrrcvc 6, 1, r4, r3, cr14 │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @@ -593814,29 +593814,29 @@ │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ stc2 5, cr15, [sl, #-768] @ 0xfffffd00 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ blhi 312864 >::_M_default_append(unsigned int)@@Base+0x8cf60> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq sl, fp, sl, lsr #24 │ │ │ │ - subseq r6, r9, r6, ror sp │ │ │ │ + subseq sl, fp, r2, lsr ip │ │ │ │ + subseq r6, r9, lr, ror sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedae78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r1], -r8, asr #31 │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ bleq b956e4 │ │ │ │ vaddw.s16 , , d7 │ │ │ │ @ instruction: 0x4606f919 │ │ │ │ vsubhn.i32 d20, , q12 │ │ │ │ vceq.f32 d31, d16, d9 │ │ │ │ movwls r4, #870 @ 0x366 │ │ │ │ - blmi 857980 │ │ │ │ + blmi 857980 │ │ │ │ stmdbls r7, {r9, sl, sp} │ │ │ │ @ instruction: 0xf5bd447b │ │ │ │ ldmdbls r4, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r9, [r8], -r5, lsl #2 │ │ │ │ @ instruction: 0x463a9913 │ │ │ │ ldmdbls r2, {r2, r8, ip, pc} │ │ │ │ blls 67b9e0 │ │ │ │ @@ -593853,17 +593853,17 @@ │ │ │ │ ldrbtmi r4, [r8], #-362 @ 0xfffffe96 │ │ │ │ @ instruction: 0xf5c0300c │ │ │ │ stmdami r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ ldc2 5, cr15, [r6], #768 @ 0x300 │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - subseq sl, fp, r0, ror #23 │ │ │ │ - subseq sl, fp, r2, lsl #23 │ │ │ │ - subseq r6, r9, lr, asr #25 │ │ │ │ + subseq sl, fp, r8, ror #23 │ │ │ │ + subseq sl, fp, sl, lsl #23 │ │ │ │ + ldrsbeq r6, [r9], #-198 @ 0xffffff3a │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r4, r2, r6, lsl r6 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8564698 │ │ │ │ @@ -593918,17 +593918,17 @@ │ │ │ │ @ instruction: 0xf5c04478 │ │ │ │ @ instruction: 0x4628fc3b │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq sl, fp, r2, asr #22 │ │ │ │ - subseq sl, fp, ip, lsl #21 │ │ │ │ - ldrsbeq r6, [r9], #-184 @ 0xffffff48 │ │ │ │ + subseq sl, fp, sl, asr #22 │ │ │ │ + @ instruction: 0x005baa94 │ │ │ │ + subseq r6, r9, r0, ror #23 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ bmi d28f90 │ │ │ │ blmi d28fbc │ │ │ │ addlt r4, r9, sl, ror r4 │ │ │ │ @@ -594330,15 +594330,15 @@ │ │ │ │ andeq pc, sl, r3, lsl #2 │ │ │ │ stcle 2, cr4, [r9, #-520] @ 0xfffffdf8 │ │ │ │ blvc 9933d0 │ │ │ │ blls ff453854 │ │ │ │ blx 69394c │ │ │ │ tstcc pc, r6, ror #16 │ │ │ │ ble 1b287b8 │ │ │ │ - blvc 8933e4 │ │ │ │ + blvc 8933e4 │ │ │ │ blvc ff2d3868 │ │ │ │ blx 693960 │ │ │ │ adchi pc, r1, r0, asr #5 │ │ │ │ blvc 1a93420 │ │ │ │ @ instruction: 0xf8c4321e │ │ │ │ cdp 0, 2, cr2, cr1, cr8, {4} │ │ │ │ vmul.f64 d1, d9, d7 │ │ │ │ @@ -594469,16 +594469,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xffeaf5bf │ │ │ │ ldrmi r9, [r8], -r3, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq sl, fp, sl, ror #3 │ │ │ │ - subseq r6, r9, r6, lsr r3 │ │ │ │ + ldrsheq sl, [fp], #-18 @ 0xffffffee │ │ │ │ + subseq r6, r9, lr, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedaf1cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ bcs 27e80c │ │ │ │ andcs sp, r0, #56 @ 0x38 │ │ │ │ @@ -594515,16 +594515,16 @@ │ │ │ │ bleq 393690 │ │ │ │ blx fff94aa2 │ │ │ │ vldr d9, [sp, #12] │ │ │ │ stmdacs r0, {r2, r8, r9, fp} │ │ │ │ @ instruction: 0xe7bad1b9 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq sl, fp, sl, asr #2 │ │ │ │ - @ instruction: 0x00596296 │ │ │ │ + subseq sl, fp, r2, asr r1 │ │ │ │ + @ instruction: 0x0059629e │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedaf284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46140fd0 │ │ │ │ ldrmi fp, [sl], -r7, lsl #1 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ vmlal.s16 q3, d0, d17 │ │ │ │ @@ -594585,19 +594585,19 @@ │ │ │ │ mcr2 5, 2, pc, cr4, cr15, {5} @ │ │ │ │ @ instruction: 0xf04f4809 │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mrc2 5, 7, pc, cr14, cr15, {5} │ │ │ │ svclt 0x0000e79a │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrsbeq sl, [fp], #-10 │ │ │ │ - subseq r6, r9, r6, lsr #4 │ │ │ │ - subseq sl, fp, r8, lsl #1 │ │ │ │ - subseq sl, fp, r4, lsl r0 │ │ │ │ - subseq r6, r9, lr, asr r1 │ │ │ │ + subseq sl, fp, r2, ror #1 │ │ │ │ + subseq r6, r9, lr, lsr #4 │ │ │ │ + @ instruction: 0x005ba090 │ │ │ │ + subseq sl, fp, ip, lsl r0 │ │ │ │ + subseq r6, r9, r6, ror #2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r5, r4, lsl r6 │ │ │ │ @ instruction: 0x461e461a │ │ │ │ stmdavs r1!, {r7, r9, sl, lr} │ │ │ │ @@ -594705,25 +594705,25 @@ │ │ │ │ ldc2l 5, cr15, [r4, #-764] @ 0xfffffd04 │ │ │ │ @ instruction: 0xf04f480f │ │ │ │ ldrbtmi r3, [r8], #-511 @ 0xfffffe01 │ │ │ │ mcr2 5, 0, pc, cr14, cr15, {5} @ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - ldrheq r9, [fp], #-244 @ 0xffffff0c │ │ │ │ - subseq r6, r9, r0, lsl #2 │ │ │ │ - subseq r9, fp, r2, lsr pc │ │ │ │ - subseq r9, fp, r8, lsl #30 │ │ │ │ - ldrsbeq r9, [fp], #-236 @ 0xffffff14 │ │ │ │ - subseq r9, fp, ip, ror #28 │ │ │ │ - ldrheq r5, [r9], #-246 @ 0xffffff0a │ │ │ │ - subseq r9, fp, lr, asr #28 │ │ │ │ - @ instruction: 0x00595f98 │ │ │ │ - subseq r9, fp, r4, lsr lr │ │ │ │ - subseq r5, r9, lr, ror pc │ │ │ │ + ldrheq r9, [fp], #-252 @ 0xffffff04 │ │ │ │ + subseq r6, r9, r8, lsl #2 │ │ │ │ + subseq r9, fp, sl, lsr pc │ │ │ │ + subseq r9, fp, r0, lsl pc │ │ │ │ + subseq r9, fp, r4, ror #29 │ │ │ │ + subseq r9, fp, r4, ror lr │ │ │ │ + ldrheq r5, [r9], #-254 @ 0xffffff02 │ │ │ │ + subseq r9, fp, r6, asr lr │ │ │ │ + subseq r5, r9, r0, lsr #31 │ │ │ │ + subseq r9, fp, ip, lsr lr │ │ │ │ + subseq r5, r9, r6, lsl #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl fedaf5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf89d4618 │ │ │ │ @ instruction: 0xf89d5018 │ │ │ │ @@ -594779,16 +594779,16 @@ │ │ │ │ ldrbtmi r9, [r8], #-2305 @ 0xfffff6ff │ │ │ │ ldc2l 5, cr15, [lr, #-764]! @ 0xfffffd04 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ ldclt 0, cr11, [r0, #-8] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ - subseq r9, fp, r2, lsl sp │ │ │ │ - subseq r5, r9, lr, asr lr │ │ │ │ + subseq r9, fp, sl, lsl sp │ │ │ │ + subseq r5, r9, r6, ror #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r4], -r4, asr #22 │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ stclmi 4, cr4, [r3, #-492] @ 0xfffffe14 │ │ │ │ @@ -594837,15 +594837,15 @@ │ │ │ │ cmnlt r8, r8, ror #17 │ │ │ │ blcc 2b2674 >::_M_default_append(unsigned int)@@Base+0x2cd70> │ │ │ │ stmdblt fp, {r0, r1, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf8594b16 │ │ │ │ stmdavs r3, {r0, r1, sp} │ │ │ │ addsmi r6, r3, #5963776 @ 0x5b0000 │ │ │ │ lsrcs sp, r0, #2 │ │ │ │ - bl 895c64 │ │ │ │ + bl 895c64 │ │ │ │ teqlt r0, r8, lsr #17 │ │ │ │ blcc 2b2694 >::_M_default_append(unsigned int)@@Base+0x2cd90> │ │ │ │ ldmdblt r3, {r0, r1, r6, sp, lr} │ │ │ │ ldmdavs fp, {r0, r1, fp, sp, lr}^ │ │ │ │ @ instruction: 0x21704798 │ │ │ │ @ instruction: 0xf5b94628 │ │ │ │ ldrb lr, [fp, ip, lsl #22] │ │ │ │ @@ -594855,18 +594855,18 @@ │ │ │ │ stmdami r9, {r0, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ stc2l 5, cr15, [r4], #764 @ 0x2fc │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ bfi r4, r8, #15, #17 │ │ │ │ rsbeq r6, r4, r8, asr #10 │ │ │ │ - subseq r9, fp, r0, ror #25 │ │ │ │ + subseq r9, fp, r8, ror #25 │ │ │ │ @ instruction: 0x00000ab0 │ │ │ │ - ldrsbeq r9, [fp], #-190 @ 0xffffff42 │ │ │ │ - subseq r5, r9, sl, lsr #26 │ │ │ │ + subseq r9, fp, r6, ror #23 │ │ │ │ + subseq r5, r9, r2, lsr sp │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ push {r0, r1, r3, r4, r5, r8, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ bl fedaf7e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf8d84680 │ │ │ │ @@ -595384,22 +595384,22 @@ │ │ │ │ ... │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq r6, r4, r0, asr r0 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r6, r4, r4, lsr r0 │ │ │ │ rsbeq r5, r4, r8, lsr #30 │ │ │ │ - @ instruction: 0x005b969a │ │ │ │ + subseq r9, fp, r2, lsr #13 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - subseq r9, fp, ip, lsl r9 │ │ │ │ - ldrsheq r9, [fp], #-68 @ 0xffffffbc │ │ │ │ - ldrsbeq r9, [fp], #-64 @ 0xffffffc0 │ │ │ │ + subseq r9, fp, r4, lsr #18 │ │ │ │ + ldrsheq r9, [fp], #-76 @ 0xffffffb4 │ │ │ │ + ldrsbeq r9, [fp], #-72 @ 0xffffffb8 │ │ │ │ rsbeq r5, r4, r8, ror #24 │ │ │ │ - ldrsbeq r9, [fp], #-50 @ 0xffffffce │ │ │ │ - ldrsheq r9, [fp], #-62 @ 0xffffffc2 │ │ │ │ + ldrsbeq r9, [fp], #-58 @ 0xffffffc6 │ │ │ │ + subseq r9, fp, r6, lsl #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 189716c │ │ │ │ stcmi 2, cr15, [r4, #692] @ 0x2b4 │ │ │ │ bmi f6a890 │ │ │ │ ldcmi 6, cr4, [r4, #-112]! @ 0xffffff90 │ │ │ │ @@ -595453,16 +595453,16 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ strhteq r5, [r4], #-176 @ 0xffffff50 │ │ │ │ rsbeq r5, r4, ip, lsr #23 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r9, fp, ip, lsr #5 │ │ │ │ - ldrsheq r5, [r9], #-56 @ 0xffffffc8 │ │ │ │ + ldrheq r9, [fp], #-36 @ 0xffffffdc │ │ │ │ + subseq r5, r9, r0, lsl #8 │ │ │ │ rsbeq r5, r4, r2, lsl fp │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ stmdals r3, {r1, r5, r9, sl, lr} │ │ │ │ vshrn.i16 d6, , #2 │ │ │ │ @ instruction: 0x4604f8d3 │ │ │ │ andls r2, r5, r1, lsl #16 │ │ │ │ ldrbhi pc, [r9, #64]! @ 0x40 @ │ │ │ │ @@ -596175,39 +596175,39 @@ │ │ │ │ addsmi r6, r6, #1540096 @ 0x178000 │ │ │ │ tstphi r1, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x8010f8d3 │ │ │ │ andls pc, r0, r4, asr #17 │ │ │ │ svceq 0x0000f1ba │ │ │ │ subshi pc, r9, #0 │ │ │ │ svclt 0x0000e034 │ │ │ │ - subseq r9, fp, r4, ror #4 │ │ │ │ + subseq r9, fp, ip, ror #4 │ │ │ │ andeq r1, r0, r0, asr #5 │ │ │ │ andeq r1, r0, r4, lsl r1 │ │ │ │ - subseq r9, fp, r6, lsr r1 │ │ │ │ - @ instruction: 0x005b919a │ │ │ │ + subseq r9, fp, lr, lsr r1 │ │ │ │ + subseq r9, fp, r2, lsr #3 │ │ │ │ mlseq r4, r2, pc, r0 @ │ │ │ │ @ instruction: 0x00000ab0 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ rsbeq r0, r4, r4, lsr #30 │ │ │ │ - subseq r9, fp, r4, lsr r1 │ │ │ │ - subseq r9, fp, r0, lsl r0 │ │ │ │ - subseq r9, fp, r6, lsl r0 │ │ │ │ - subseq r8, fp, r2, lsr #31 │ │ │ │ - ldrsbeq r8, [r9], #-238 @ 0xffffff12 │ │ │ │ - subseq r8, fp, r0, lsr #29 │ │ │ │ - subseq r8, fp, r4, lsr #29 │ │ │ │ - subseq r8, fp, lr, lsl lr │ │ │ │ - @ instruction: 0x005b8d92 │ │ │ │ - subseq r8, fp, r8, ror #25 │ │ │ │ - subseq r8, fp, r2, asr #24 │ │ │ │ - subseq r8, fp, r4, lsr #23 │ │ │ │ - subseq r8, fp, ip, lsl #22 │ │ │ │ - subseq r8, fp, r4, ror sl │ │ │ │ - ldrsbeq r8, [fp], #-148 @ 0xffffff6c │ │ │ │ - subseq r8, fp, r4, lsr r9 │ │ │ │ + subseq r9, fp, ip, lsr r1 │ │ │ │ + subseq r9, fp, r8, lsl r0 │ │ │ │ + subseq r9, fp, lr, lsl r0 │ │ │ │ + subseq r8, fp, sl, lsr #31 │ │ │ │ + subseq r8, r9, r6, ror #29 │ │ │ │ + subseq r8, fp, r8, lsr #29 │ │ │ │ + subseq r8, fp, ip, lsr #29 │ │ │ │ + subseq r8, fp, r6, lsr #28 │ │ │ │ + @ instruction: 0x005b8d9a │ │ │ │ + ldrsheq r8, [fp], #-192 @ 0xffffff40 │ │ │ │ + subseq r8, fp, sl, asr #24 │ │ │ │ + subseq r8, fp, ip, lsr #23 │ │ │ │ + subseq r8, fp, r4, lsl fp │ │ │ │ + subseq r8, fp, ip, ror sl │ │ │ │ + ldrsbeq r8, [fp], #-156 @ 0xffffff64 │ │ │ │ + subseq r8, fp, ip, lsr r9 │ │ │ │ andeq r0, r0, r0, asr #19 │ │ │ │ @ instruction: 0xf5b84650 │ │ │ │ @ instruction: 0x4606ea92 │ │ │ │ eorvs r2, r8, pc, lsl #16 │ │ │ │ addhi pc, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ stmdacs r0, {r0, r1, r5, r7, pc} │ │ │ │ @@ -596564,15 +596564,15 @@ │ │ │ │ strtmi lr, [r0], -pc, lsr #15 │ │ │ │ ldmda r0!, {r3, r4, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs r8, {r1, r8, r9, fp, ip, pc} │ │ │ │ stmdavs r3, {r4, r5, r8, ip, sp, pc}^ │ │ │ │ subvs r3, r3, r1, lsl #22 │ │ │ │ stmdavs r3, {r0, r1, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4798685b │ │ │ │ - blmi 86c928 │ │ │ │ + blmi 86c928 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, ip, ror r4 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr15, {1} │ │ │ │ @ instruction: 0x4620e63d │ │ │ │ ldmda r6, {r3, r4, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ @@ -596584,32 +596584,32 @@ │ │ │ │ ldrbtmi r4, [sl], #-2827 @ 0xfffff4f5 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldrbtcc pc, [ip], #-2269 @ 0xfffff723 @ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf43f0300 │ │ │ │ @ instruction: 0xe624ae5e │ │ │ │ @ instruction: 0xe6a0e7b1 │ │ │ │ - subseq r8, fp, r8, ror #12 │ │ │ │ - ldrsheq r8, [fp], #-124 @ 0xffffff84 │ │ │ │ - subseq r8, fp, r2, asr #12 │ │ │ │ - subseq r4, r9, ip, lsl #15 │ │ │ │ + subseq r8, fp, r0, ror r6 │ │ │ │ + subseq r8, fp, r4, lsl #16 │ │ │ │ + subseq r8, fp, sl, asr #12 │ │ │ │ + @ instruction: 0x00594794 │ │ │ │ strdeq r4, [r4], #-204 @ 0xffffff34 @ │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r8, fp, r4, asr #8 │ │ │ │ - subseq r8, fp, sl, lsl r6 │ │ │ │ + subseq r8, fp, ip, asr #8 │ │ │ │ + subseq r8, fp, r2, lsr #12 │ │ │ │ rsbeq r4, r4, ip, lsl #25 │ │ │ │ rsbeq r4, r4, lr, ror #24 │ │ │ │ rsbeq r4, r4, r8, lsl #24 │ │ │ │ ldrdeq r4, [r4], #-182 @ 0xffffff4a @ │ │ │ │ rsbeq r4, r4, r4, lsr #23 │ │ │ │ rsbeq r4, r4, lr, ror #22 │ │ │ │ rsbeq r4, r4, r4, lsr fp │ │ │ │ strdeq r4, [r4], #-172 @ 0xffffff54 @ │ │ │ │ rsbeq r4, r4, r2, ror #21 │ │ │ │ - subseq r8, fp, r8, lsl #19 │ │ │ │ + @ instruction: 0x005b8990 │ │ │ │ rsbeq r4, r4, r8, lsl #21 │ │ │ │ rsbeq r4, r4, r6, asr sl │ │ │ │ rsbeq r4, r4, r2, lsr #20 │ │ │ │ rsbeq r4, r4, ip, ror #19 │ │ │ │ strhteq r4, [r4], #-150 @ 0xffffff6a │ │ │ │ rsbeq r4, r4, ip, ror r9 │ │ │ │ rsbeq r4, r4, sl, asr #18 │ │ │ │ @@ -596770,19 +596770,19 @@ │ │ │ │ svccc 0x00847ae1 │ │ │ │ addge r9, r7, #46, 30 @ 0xb8 │ │ │ │ ldrbtpl r4, [sp], #-686 @ 0xfffffd52 │ │ │ │ rsbeq r4, r4, lr, lsr #17 │ │ │ │ rsbeq r4, r4, ip, lsr #17 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r4, r4, r8, lsr r8 │ │ │ │ - @ instruction: 0x005b8190 │ │ │ │ - @ instruction: 0x005b819c │ │ │ │ - subseq r7, fp, lr, lsr #30 │ │ │ │ - subseq r4, r9, sl, ror r0 │ │ │ │ - subseq r5, sl, r0, ror #17 │ │ │ │ + @ instruction: 0x005b8198 │ │ │ │ + subseq r8, fp, r4, lsr #3 │ │ │ │ + subseq r7, fp, r6, lsr pc │ │ │ │ + subseq r4, r9, r2, lsl #1 │ │ │ │ + subseq r5, sl, r8, ror #17 │ │ │ │ strvc r2, [r3, -r1, lsl #6]! │ │ │ │ beq 29650c >::_M_default_append(unsigned int)@@Base+0x10c08> │ │ │ │ cdpeq 1, 14, cr15, cr8, cr13, {0} │ │ │ │ smlawtge r0, sp, r8, pc @ │ │ │ │ ldrdls pc, [ip], -r4 │ │ │ │ blvc fedd5a5c │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ @@ -596959,19 +596959,19 @@ │ │ │ │ svclt 0x0000e016 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - subseq r7, fp, sl, lsl #28 │ │ │ │ - ldrheq r7, [fp], #-240 @ 0xffffff10 │ │ │ │ - subseq r7, fp, ip, lsl pc │ │ │ │ - subseq r7, fp, r2, lsr #29 │ │ │ │ - subseq r7, fp, r0, asr #28 │ │ │ │ + subseq r7, fp, r2, lsl lr │ │ │ │ + ldrheq r7, [fp], #-248 @ 0xffffff08 │ │ │ │ + subseq r7, fp, r4, lsr #30 │ │ │ │ + subseq r7, fp, sl, lsr #29 │ │ │ │ + subseq r7, fp, r8, asr #28 │ │ │ │ andcs r7, r1, #59 @ 0x3b │ │ │ │ @ instruction: 0xf8cd4673 │ │ │ │ @ instruction: 0xf88d9088 │ │ │ │ @ instruction: 0x47a8e099 │ │ │ │ strbmi r9, [r0, #-2081] @ 0xfffff7df │ │ │ │ stmdbls r3!, {r0, r1, ip, lr, pc} │ │ │ │ @ instruction: 0xf5b73101 │ │ │ │ @@ -597182,21 +597182,21 @@ │ │ │ │ addsmi r9, r8, #20, 22 @ 0x5000 │ │ │ │ ldmdbls sp, {r3, r4, ip, lr, pc} │ │ │ │ @ instruction: 0xf5b73101 │ │ │ │ ands lr, r3, lr, asr #17 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andseq r0, r0, r0 │ │ │ │ - subseq r7, fp, sl, ror #26 │ │ │ │ - subseq r7, fp, r8, lsr #26 │ │ │ │ - ldrheq r7, [fp], #-194 @ 0xffffff3e │ │ │ │ - subseq r7, fp, r4, lsr #24 │ │ │ │ - ldrsbeq r7, [r9], #-142 @ 0xffffff72 │ │ │ │ - subseq r7, fp, r6, ror #22 │ │ │ │ - subseq r7, r9, r4, lsl #16 │ │ │ │ + subseq r7, fp, r2, ror sp │ │ │ │ + subseq r7, fp, r0, lsr sp │ │ │ │ + ldrheq r7, [fp], #-202 @ 0xffffff36 │ │ │ │ + subseq r7, fp, ip, lsr #24 │ │ │ │ + subseq r7, r9, r6, ror #17 │ │ │ │ + subseq r7, fp, lr, ror #22 │ │ │ │ + subseq r7, r9, ip, lsl #16 │ │ │ │ @ instruction: 0xf0879819 │ │ │ │ @ instruction: 0xf1ba0701 │ │ │ │ svclt 0x00140f00 │ │ │ │ @ instruction: 0xf0072700 │ │ │ │ teqlt r0, r1, lsl #14 │ │ │ │ blcc 2b4b64 >::_M_default_append(unsigned int)@@Base+0x2f260> │ │ │ │ ldmdblt r3, {r0, r1, r6, sp, lr} │ │ │ │ @@ -597486,30 +597486,30 @@ │ │ │ │ @ instruction: 0xf8cd9d17 │ │ │ │ @ instruction: 0xf88d9088 │ │ │ │ @ instruction: 0x47a8e097 │ │ │ │ svclt 0x0000e744 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ - subseq r7, fp, lr, lsr fp │ │ │ │ - ldrsheq r7, [r9], #-102 @ 0xffffff9a │ │ │ │ + subseq r7, fp, r6, asr #22 │ │ │ │ + ldrsheq r7, [r9], #-110 @ 0xffffff92 │ │ │ │ @ instruction: 0x00000ab0 │ │ │ │ - ldrsbeq r7, [r9], #-90 @ 0xffffffa6 │ │ │ │ - subseq r7, r9, lr, asr #11 │ │ │ │ - @ instruction: 0x005b7896 │ │ │ │ - subseq r7, fp, r8, lsl #16 │ │ │ │ - subseq r7, fp, r2, asr #9 │ │ │ │ - subseq r7, fp, lr, asr #16 │ │ │ │ - ldrsheq r3, [r9], #-88 @ 0xffffffa8 │ │ │ │ - subseq r7, r9, ip, ror #9 │ │ │ │ + subseq r7, r9, r2, ror #11 │ │ │ │ + ldrsbeq r7, [r9], #-86 @ 0xffffffaa │ │ │ │ + @ instruction: 0x005b789e │ │ │ │ + subseq r7, fp, r0, lsl r8 │ │ │ │ + subseq r7, fp, sl, asr #9 │ │ │ │ + subseq r7, fp, r6, asr r8 │ │ │ │ + subseq r3, r9, r0, lsl #12 │ │ │ │ + ldrsheq r7, [r9], #-68 @ 0xffffffbc │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - subseq r7, fp, sl, lsl #10 │ │ │ │ - subseq r7, fp, r2, ror r4 │ │ │ │ - subseq r7, fp, r4, lsl #8 │ │ │ │ - @ instruction: 0x005b7396 │ │ │ │ + subseq r7, fp, r2, lsl r5 │ │ │ │ + subseq r7, fp, sl, ror r4 │ │ │ │ + subseq r7, fp, ip, lsl #8 │ │ │ │ + @ instruction: 0x005b739e │ │ │ │ svceq 0x0066f116 │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ svceq 0x0065f116 │ │ │ │ teqphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ svceq 0x00c7f116 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr8, cr15, {3} │ │ │ │ sbfxeq pc, pc, #17, #9 │ │ │ │ @@ -597999,37 +597999,37 @@ │ │ │ │ ldclge 4, cr15, [sl, #252]! @ 0xfc │ │ │ │ usat lr, #17, lr, asr #11 │ │ │ │ blcc 2b57e4 >::_M_default_append(unsigned int)@@Base+0x2fee0> │ │ │ │ blcs 2737e8 │ │ │ │ stclge 4, cr15, [ip, #508] @ 0x1fc │ │ │ │ ldmdavs fp, {r0, r1, fp, sp, lr}^ │ │ │ │ strb r4, [r7, #1944] @ 0x798 │ │ │ │ - subseq r7, fp, ip, lsr r2 │ │ │ │ - subseq r7, fp, sl, ror #13 │ │ │ │ - ldrsheq r7, [fp], #-86 @ 0xffffffaa │ │ │ │ - ldrsbeq r7, [fp], #-86 @ 0xffffffaa │ │ │ │ - subseq r7, fp, sl, rrx │ │ │ │ - ldrheq r3, [r9], #-20 @ 0xffffffec │ │ │ │ - subseq r7, fp, lr, asr #32 │ │ │ │ - @ instruction: 0x00593198 │ │ │ │ - subseq r7, fp, r0, asr #32 │ │ │ │ - subseq r7, fp, r8 │ │ │ │ - subseq r3, r9, r0, asr r1 │ │ │ │ - ldrsbeq r6, [fp], #-242 @ 0xffffff0e │ │ │ │ - subseq r7, fp, r0, lsl #9 │ │ │ │ - ldrheq r6, [fp], #-244 @ 0xffffff0c │ │ │ │ - subseq r7, fp, r0, lsr r4 │ │ │ │ - subseq r6, fp, sl, lsl #31 │ │ │ │ - subseq r7, fp, lr, asr #6 │ │ │ │ + subseq r7, fp, r4, asr #4 │ │ │ │ + ldrsheq r7, [fp], #-98 @ 0xffffff9e │ │ │ │ + ldrsheq r7, [fp], #-94 @ 0xffffffa2 │ │ │ │ + ldrsbeq r7, [fp], #-94 @ 0xffffffa2 │ │ │ │ + subseq r7, fp, r2, ror r0 │ │ │ │ + ldrheq r3, [r9], #-28 @ 0xffffffe4 │ │ │ │ + subseq r7, fp, r6, asr r0 │ │ │ │ + subseq r3, r9, r0, lsr #3 │ │ │ │ + subseq r7, fp, r8, asr #32 │ │ │ │ + subseq r7, fp, r0, lsl r0 │ │ │ │ + subseq r3, r9, r8, asr r1 │ │ │ │ + ldrsbeq r6, [fp], #-250 @ 0xffffff06 │ │ │ │ + subseq r7, fp, r8, lsl #9 │ │ │ │ + ldrheq r6, [fp], #-252 @ 0xffffff04 │ │ │ │ + subseq r7, fp, r8, lsr r4 │ │ │ │ + @ instruction: 0x005b6f92 │ │ │ │ + subseq r7, fp, r6, asr r3 │ │ │ │ rsbeq r3, r4, ip, ror r7 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r3, r4, r8, asr #14 │ │ │ │ rsbeq r3, r4, r2, lsl r7 │ │ │ │ - subseq r6, fp, ip, ror #28 │ │ │ │ - subseq r7, fp, lr, asr #6 │ │ │ │ + subseq r6, fp, r4, ror lr │ │ │ │ + subseq r7, fp, r6, asr r3 │ │ │ │ rsbeq r3, r4, r8, asr #13 │ │ │ │ mlseq r4, sl, r6, r3 │ │ │ │ rsbeq r3, r4, ip, ror #12 │ │ │ │ rsbeq r3, r4, lr, lsr r6 │ │ │ │ rsbeq r3, r4, r8, lsl #12 │ │ │ │ ldrdeq r3, [r4], #-86 @ 0xffffffaa @ │ │ │ │ strhteq r3, [r4], #-90 @ 0xffffffa6 │ │ │ │ @@ -598037,23 +598037,23 @@ │ │ │ │ rsbeq r3, r4, r8, asr r5 │ │ │ │ rsbeq r3, r4, r2, lsl #10 │ │ │ │ strhteq r3, [r4], #-66 @ 0xffffffbe │ │ │ │ rsbeq r3, r4, r4, ror r4 │ │ │ │ rsbeq r3, r4, r4, asr #8 │ │ │ │ rsbeq r3, r4, r4, lsl r4 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - subseq r6, fp, sl, lsl #24 │ │ │ │ + subseq r6, fp, r2, lsl ip │ │ │ │ rsbeq r3, r4, r0, ror r3 │ │ │ │ rsbeq r3, r4, lr, lsr r3 │ │ │ │ ldrbtmi r4, [r8], #-2049 @ 0xfffff7ff │ │ │ │ svclt 0x00004770 │ │ │ │ - subseq r6, fp, r6, lsl #30 │ │ │ │ + subseq r6, fp, lr, lsl #30 │ │ │ │ ldrbtmi r4, [r8], #-2049 @ 0xfffff7ff │ │ │ │ svclt 0x00004770 │ │ │ │ - subseq r6, fp, sl, lsl #30 │ │ │ │ + subseq r6, fp, r2, lsl pc │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ ldrbmi r6, [r0, -r0, lsl #16]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fedb29b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt lr, r5, r0, ror r0 │ │ │ │ @@ -598083,16 +598083,16 @@ │ │ │ │ @ instruction: 0xf5bc4478 │ │ │ │ andcs pc, r0, sp, lsr #23 │ │ │ │ @ instruction: 0xf5b6e7e5 │ │ │ │ svclt 0x0000e838 │ │ │ │ rsbeq r3, r4, r6, lsr r2 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r3, r4, r6, lsl #4 │ │ │ │ - subseq r6, fp, r0, ror r9 │ │ │ │ - ldrsbeq r6, [fp], #-236 @ 0xffffff14 │ │ │ │ + subseq r6, fp, r8, ror r9 │ │ │ │ + subseq r6, fp, r4, ror #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ strmi r4, [r4], -r7, ror #26 │ │ │ │ adclt r4, r9, r7, ror #16 │ │ │ │ @ instruction: 0x4617447d │ │ │ │ @@ -598195,23 +598195,23 @@ │ │ │ │ @ instruction: 0xf5bc300c │ │ │ │ stmdami sp, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5bc4478 │ │ │ │ strb pc, [r0, r9, asr #21] @ │ │ │ │ svc 0x0054f5b5 │ │ │ │ rsbeq r3, r4, r4, lsr #3 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r6, fp, r0, lsr #18 │ │ │ │ - ldrheq r6, [fp], #-132 @ 0xffffff7c │ │ │ │ + subseq r6, fp, r8, lsr #18 │ │ │ │ + ldrheq r6, [fp], #-140 @ 0xffffff74 │ │ │ │ rsbeq r3, r4, lr, ror #1 │ │ │ │ - subseq r6, fp, r2, lsr #16 │ │ │ │ - subseq r0, pc, r0, lsl #18 │ │ │ │ - ldrheq r6, [fp], #-126 @ 0xffffff82 │ │ │ │ - @ instruction: 0x005f089c │ │ │ │ - subseq r6, fp, r6, lsr #15 │ │ │ │ - subseq r0, pc, r4, lsl #17 │ │ │ │ + subseq r6, fp, sl, lsr #16 │ │ │ │ + subseq r0, pc, r8, lsl #18 │ │ │ │ + subseq r6, fp, r6, asr #15 │ │ │ │ + subseq r0, pc, r4, lsr #17 │ │ │ │ + subseq r6, fp, lr, lsr #15 │ │ │ │ + subseq r0, pc, ip, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4690b095 │ │ │ │ strtcs pc, [r4], #2271 @ 0x8df │ │ │ │ strmi r4, [sl], r1, lsl #13 │ │ │ │ @@ -598509,26 +598509,26 @@ │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls 735f34 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ adcsle r0, r8, r0, lsl #6 │ │ │ │ svclt 0x0000e7a8 │ │ │ │ rsbeq r2, r4, r2, asr #31 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ - subseq r6, fp, r6, asr #25 │ │ │ │ - @ instruction: 0x005f8f98 │ │ │ │ - subseq r6, fp, sl, lsl #24 │ │ │ │ - subseq r6, fp, r2, lsr #23 │ │ │ │ - subseq r8, pc, r4, lsl #29 │ │ │ │ - subseq r6, fp, r6, lsl #22 │ │ │ │ + subseq r6, fp, lr, asr #25 │ │ │ │ + subseq r8, pc, r0, lsr #31 │ │ │ │ + subseq r6, fp, r2, lsl ip │ │ │ │ + subseq r6, fp, sl, lsr #23 │ │ │ │ + subseq r8, pc, ip, lsl #29 │ │ │ │ + subseq r6, fp, lr, lsl #22 │ │ │ │ rsbeq r2, r4, lr, asr #26 │ │ │ │ rsbeq r2, r4, r4, ror #23 │ │ │ │ rsbeq r2, r4, r6, asr #23 │ │ │ │ rsbeq r2, r4, r8, lsr #23 │ │ │ │ mlseq r4, r2, fp, r2 │ │ │ │ - subseq r6, fp, ip, lsr sl │ │ │ │ + subseq r6, fp, r4, asr #20 │ │ │ │ rsbeq r2, r4, r0, ror fp │ │ │ │ rsbeq r2, r4, r4, asr fp │ │ │ │ rsbeq r2, r4, r8, lsr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 3173dc >::_M_default_append(unsigned int)@@Base+0x91ad8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -598664,42 +598664,42 @@ │ │ │ │ @ instruction: 0xffffb01b │ │ │ │ @ instruction: 0xffffb00f │ │ │ │ @ instruction: 0xffffb003 │ │ │ │ @ instruction: 0xffffe18f │ │ │ │ @ instruction: 0xffffb0ab │ │ │ │ @ instruction: 0xffffb43d │ │ │ │ @ instruction: 0xffffb241 │ │ │ │ - @ instruction: 0x005b679a │ │ │ │ + subseq r6, fp, r2, lsr #15 │ │ │ │ @ instruction: 0xffffc44f │ │ │ │ - subseq r6, fp, r0, lsr #15 │ │ │ │ + subseq r6, fp, r8, lsr #15 │ │ │ │ @ instruction: 0xffffbf65 │ │ │ │ @ instruction: 0xffffc0ad │ │ │ │ @ instruction: 0xffffc1c7 │ │ │ │ rsbeq r2, r4, r0, lsr #20 │ │ │ │ @ instruction: 0xffffb2a3 │ │ │ │ @ instruction: 0xffffafa9 │ │ │ │ @ instruction: 0xffffc4a9 │ │ │ │ @ instruction: 0xffffce33 │ │ │ │ @ instruction: 0xffffaf89 │ │ │ │ - subseq r6, fp, r6, ror #2 │ │ │ │ - ldrheq r2, [r9], #-34 @ 0xffffffde │ │ │ │ + subseq r6, fp, lr, ror #2 │ │ │ │ + ldrheq r2, [r9], #-42 @ 0xffffffd6 │ │ │ │ rsbeq r2, r4, ip, asr #19 │ │ │ │ - subseq r6, fp, lr, asr #12 │ │ │ │ - subseq r6, fp, ip, lsr r6 │ │ │ │ - subseq r6, fp, r6, lsl r1 │ │ │ │ - subseq r2, r9, r2, ror #4 │ │ │ │ - ldrsbeq r8, [fp], #-92 @ 0xffffffa4 │ │ │ │ - subseq r6, fp, r0, ror #13 │ │ │ │ - ldrsheq r6, [fp], #-104 @ 0xffffff98 │ │ │ │ - subseq r6, fp, r6, ror #13 │ │ │ │ - subseq r6, fp, r0, asr #14 │ │ │ │ - ldrheq r6, [fp], #-0 │ │ │ │ - ldrsheq r2, [r9], #-28 @ 0xffffffe4 │ │ │ │ - @ instruction: 0x005b6096 │ │ │ │ - subseq r2, r9, r2, ror #3 │ │ │ │ + subseq r6, fp, r6, asr r6 │ │ │ │ + subseq r6, fp, r4, asr #12 │ │ │ │ + subseq r6, fp, lr, lsl r1 │ │ │ │ + subseq r2, r9, sl, ror #4 │ │ │ │ + subseq r8, fp, r4, ror #11 │ │ │ │ + subseq r6, fp, r8, ror #13 │ │ │ │ + subseq r6, fp, r0, lsl #14 │ │ │ │ + subseq r6, fp, lr, ror #13 │ │ │ │ + subseq r6, fp, r8, asr #14 │ │ │ │ + ldrheq r6, [fp], #-8 │ │ │ │ + subseq r2, r9, r4, lsl #4 │ │ │ │ + @ instruction: 0x005b609e │ │ │ │ + subseq r2, r9, sl, ror #3 │ │ │ │ @ instruction: 0xf5b52040 │ │ │ │ blmi ff3d78d0 │ │ │ │ @ instruction: 0xf85baa35 │ │ │ │ @ instruction: 0xf1001003 │ │ │ │ stmib r0, {r2, r3, r8, r9}^ │ │ │ │ stmib r0, {r0, r1, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf1003305 │ │ │ │ @@ -598891,17 +598891,17 @@ │ │ │ │ andvc r3, r3, r0 │ │ │ │ @ instruction: 0xe7d6683b │ │ │ │ mulcc r0, sl, r8 │ │ │ │ @ instruction: 0xf8d87003 │ │ │ │ strb r3, [r1, r0] │ │ │ │ ... │ │ │ │ @ instruction: 0x00000eb4 │ │ │ │ - subseq r6, fp, lr, lsl r0 │ │ │ │ + subseq r6, fp, r6, lsr #32 │ │ │ │ rsbeq sp, r3, r0, lsl #28 │ │ │ │ - subseq r8, fp, lr, asr #8 │ │ │ │ + subseq r8, fp, r6, asr r4 │ │ │ │ andeq r0, r0, ip, lsl #16 │ │ │ │ andeq r0, r0, ip, asr #27 │ │ │ │ andeq r1, r0, r4, asr #2 │ │ │ │ muleq r0, r8, r2 │ │ │ │ andeq r1, r0, r0, ror #3 │ │ │ │ @ instruction: 0x000008bc │ │ │ │ andeq r1, r0, r0, lsl #8 │ │ │ │ @@ -599298,26 +599298,26 @@ │ │ │ │ adcmi r3, r7, #48, 8 @ 0x30000000 │ │ │ │ eor sp, r3, sl, ror #3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ andeq r0, r0, r8, asr #23 │ │ │ │ andeq r1, r0, ip, lsr r1 │ │ │ │ @ instruction: 0x000007b8 │ │ │ │ - subseq r5, fp, r6, lsr #21 │ │ │ │ - subseq r5, fp, r2, asr sl │ │ │ │ + subseq r5, fp, lr, lsr #21 │ │ │ │ + subseq r5, fp, sl, asr sl │ │ │ │ andeq r0, r0, ip, lsl #16 │ │ │ │ andeq r0, r0, r0, ror #31 │ │ │ │ andeq r0, r0, r4, lsl #13 │ │ │ │ andeq r0, r0, ip, asr #27 │ │ │ │ andeq r1, r0, r4, asr #2 │ │ │ │ muleq r0, r8, r2 │ │ │ │ andeq r1, r0, r0, ror #3 │ │ │ │ @ instruction: 0x000008bc │ │ │ │ andeq r1, r0, r0, lsl #8 │ │ │ │ - ldrheq r5, [fp], #-226 @ 0xffffff1e │ │ │ │ + ldrheq r5, [fp], #-234 @ 0xffffff16 │ │ │ │ ldrdeq pc, [r0], r5 │ │ │ │ @ instruction: 0xf8d5b120 │ │ │ │ bne 4a0d9c │ │ │ │ ldmda r8, {r0, r2, r4, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ teqlt r0, r8, lsr #26 │ │ │ │ blcc 2b6c94 >::_M_default_append(unsigned int)@@Base+0x31390> │ │ │ │ ldmdblt r3, {r0, r1, r6, sp, lr} │ │ │ │ @@ -599832,27 +599832,27 @@ │ │ │ │ @ instruction: 0xe731edd6 │ │ │ │ ldrb lr, [r6, fp, ror #15]! │ │ │ │ str lr, [r6, -lr, lsr #14] │ │ │ │ svclt 0x0000e702 │ │ │ │ muleq r0, r8, r0 │ │ │ │ andeq r1, r0, ip, lsr r1 │ │ │ │ @ instruction: 0x000007b8 │ │ │ │ - subseq r5, fp, r4, lsl #20 │ │ │ │ - ldrsbeq r5, [fp], #-32 @ 0xffffffe0 │ │ │ │ - subseq r1, r9, sl, lsl r4 │ │ │ │ - subseq r5, fp, r2, asr #1 │ │ │ │ - subseq r1, r9, lr, lsl #4 │ │ │ │ + subseq r5, fp, ip, lsl #20 │ │ │ │ + ldrsbeq r5, [fp], #-40 @ 0xffffffd8 │ │ │ │ + subseq r1, r9, r2, lsr #8 │ │ │ │ + subseq r5, fp, sl, asr #1 │ │ │ │ + subseq r1, r9, r6, lsl r2 │ │ │ │ rsbeq r1, r4, r2, lsl #17 │ │ │ │ andeq r1, r0, r8, asr #3 │ │ │ │ rsbeq r1, r4, r6, ror #15 │ │ │ │ rsbeq r1, r4, r2, lsr #14 │ │ │ │ - subseq r5, fp, r6, lsr #10 │ │ │ │ + subseq r5, fp, lr, lsr #10 │ │ │ │ rsbeq r1, r4, r0, lsl #14 │ │ │ │ - subseq r5, fp, r8, lsr #11 │ │ │ │ - ldrsheq r5, [fp], #-76 @ 0xffffffb4 │ │ │ │ + ldrheq r5, [fp], #-80 @ 0xffffffb0 │ │ │ │ + subseq r5, fp, r4, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl fedb45d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldc2 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ stmdacs r1, {r0, r1, r9, sl, lr} │ │ │ │ ldrmi sp, [r8], -r2, lsl #2 │ │ │ │ @@ -599862,16 +599862,16 @@ │ │ │ │ andcc r4, ip, r8, ror r4 │ │ │ │ stc2 5, cr15, [r0, #-744] @ 0xfffffd18 │ │ │ │ stmdbls r1, {r0, r2, fp, lr} │ │ │ │ @ instruction: 0xf5ba4478 │ │ │ │ blls 2dcaf4 >::_M_default_append(unsigned int)@@Base+0x571f0> │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ svclt 0x0000bd00 │ │ │ │ - subseq r4, fp, ip, lsl #27 │ │ │ │ - ldrsbeq r0, [r9], #-232 @ 0xffffff18 │ │ │ │ + @ instruction: 0x005b4d94 │ │ │ │ + subseq r0, r9, r0, ror #29 │ │ │ │ │ │ │ │ 0025d414 : │ │ │ │ ldr.w ip, [r0] │ │ │ │ push {lr} │ │ │ │ ldr.w lr, [ip, #36] @ 0x24 │ │ │ │ mov ip, lr │ │ │ │ ldr.w lr, [sp], #4 │ │ │ │ @@ -599974,19 +599974,19 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #20] @ (25d4f8 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ b.w 17f78 │ │ │ │ nop │ │ │ │ - bcc.n 25d4f4 │ │ │ │ + bcc.n 25d504 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - ldr r4, [pc, #656] @ (25d788 ) │ │ │ │ + ldr r4, [pc, #688] @ (25d7a8 ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - bcs.n 25d4ac │ │ │ │ + bcs.n 25d4bc │ │ │ │ lsls r5, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ cmp r2, #1 │ │ │ │ @@ -600005,15 +600005,15 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ mov r1, r4 │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ b.w 17e84 │ │ │ │ - ldr r4, [pc, #416] @ (25d6e8 ) │ │ │ │ + ldr r4, [pc, #448] @ (25d708 ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #20] @ (25d56c ) │ │ │ │ mov r4, r0 │ │ │ │ @@ -600334,15 +600334,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ asrs r4, r7, #8 │ │ │ │ lsls r4, r4, #1 │ │ │ │ asrs r2, r6, #7 │ │ │ │ lsls r4, r4, #1 │ │ │ │ asrs r6, r2, #7 │ │ │ │ lsls r4, r4, #1 │ │ │ │ - str r0, [r0, r2] │ │ │ │ + str r0, [r1, r2] │ │ │ │ lsls r3, r3, #1 │ │ │ │ │ │ │ │ 0025d858 : │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -600862,15 +600862,15 @@ │ │ │ │ blx 11d04 │ │ │ │ ldr r1, [sp, #4] │ │ │ │ mov r3, r0 │ │ │ │ b.n 25dd64 , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0x84> │ │ │ │ ldr r0, [pc, #4] @ (25dd98 , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0xb8>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - ldr r3, [pc, #344] @ (25def4 , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0x214>) │ │ │ │ + ldr r3, [pc, #376] @ (25df14 , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0x234>) │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #584] @ (25dff8 , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0x318>) │ │ │ │ mov r6, r3 │ │ │ │ @@ -601246,15 +601246,15 @@ │ │ │ │ str r1, [sp, #0] │ │ │ │ blx 11d04 │ │ │ │ ldrd r1, r3, [sp] │ │ │ │ b.n 25e0b2 , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0x3d2> │ │ │ │ ldr r0, [pc, #4] @ (25e154 , std::allocator >, std::allocator, std::allocator > > >::reserve(unsigned int)@@Base+0x474>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - @ instruction: 0x47aa │ │ │ │ + @ instruction: 0x47b2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ mov r5, r0 │ │ │ │ @@ -601431,55 +601431,55 @@ │ │ │ │ lsls r4, r4, #1 │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ (25e310 ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - mov r2, r2 │ │ │ │ + mov r2, r3 │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldr r0, [pc, #4] @ (25e31c ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - cmp lr, pc │ │ │ │ + mov r6, r0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ (25e330 ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - cmp sl, pc │ │ │ │ + mov r2, r0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldr r0, [pc, #4] @ (25e33c ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - cmp lr, lr │ │ │ │ + cmp lr, pc │ │ │ │ lsls r3, r3, #1 │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ (25e354 ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - str r6, [r1, #48] @ 0x30 │ │ │ │ + str r6, [r2, #48] @ 0x30 │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldr r0, [pc, #4] @ (25e360 ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - str r2, [r0, #48] @ 0x30 │ │ │ │ + str r2, [r1, #48] @ 0x30 │ │ │ │ lsls r3, r3, #1 │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ ldr r1, [r0, #4] │ │ │ │ vldr d6, [r3, #8] │ │ │ │ vldr d7, [r2, #8] │ │ │ │ add.w r0, r1, #1408 @ 0x580 │ │ │ │ @@ -601613,15 +601613,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ lsls r6, r3, #21 │ │ │ │ lsls r4, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r8, r1 │ │ │ │ + add r8, r2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsls r6, r4, #20 │ │ │ │ lsls r4, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -601937,60 +601937,60 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ lsls r2, r7, #13 │ │ │ │ lsls r4, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r6, r5 │ │ │ │ + cmp r6, r6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldc2 15, cr15, [fp], #1020 @ 0x3fc │ │ │ │ mcr2 15, 2, pc, cr9, cr15, {7} @ │ │ │ │ - cmn r6, r2 │ │ │ │ + cmn r6, r3 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r6, r6 │ │ │ │ + cmp r6, r7 │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsls r1, r0, #8 │ │ │ │ movs r0, r0 │ │ │ │ - negs r2, r6 │ │ │ │ + negs r2, r7 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xfbda0058 │ │ │ │ + @ instruction: 0xfbe20058 │ │ │ │ lsls r4, r6, #11 │ │ │ │ lsls r4, r4, #1 │ │ │ │ - tst r6, r7 │ │ │ │ + negs r6, r0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xfba60058 │ │ │ │ + @ instruction: 0xfbae0058 │ │ │ │ stc2l 15, cr15, [r5, #-1020] @ 0xfffffc04 │ │ │ │ - cmp r4, r2 │ │ │ │ + cmp r4, r3 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - tst r4, r6 │ │ │ │ + tst r4, r7 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - rors r6, r4 │ │ │ │ + rors r6, r5 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xfb4e0058 │ │ │ │ - rors r4, r1 │ │ │ │ + @ instruction: 0xfb560058 │ │ │ │ + rors r4, r2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xfb340058 │ │ │ │ - negs r6, r3 │ │ │ │ + @ instruction: 0xfb3c0058 │ │ │ │ + negs r6, r4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r2, r6 │ │ │ │ + cmp r2, r7 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r6, r6 │ │ │ │ + cmp r6, r7 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - orrs r0, r3 │ │ │ │ + orrs r0, r4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adcs r6, r3 │ │ │ │ + adcs r6, r4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xfac60058 │ │ │ │ - adcs r4, r0 │ │ │ │ + @ instruction: 0xface0058 │ │ │ │ + adcs r4, r1 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xfaac0058 │ │ │ │ - asrs r6, r4 │ │ │ │ + @ instruction: 0xfab40058 │ │ │ │ + asrs r6, r5 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xfa8c0058 │ │ │ │ + @ instruction: 0xfa940058 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 25e668 │ │ │ │ mov r3, r0 │ │ │ │ @@ -602009,17 +602009,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - eors r2, r3 │ │ │ │ + eors r2, r4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - vst1.8 @ instruction: 0xf9c20058 │ │ │ │ + vst1.8 @ instruction: 0xf9ca0058 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r2 │ │ │ │ mov r5, r0 │ │ │ │ bl 5573d4 │ │ │ │ @@ -602142,29 +602142,29 @@ │ │ │ │ nop │ │ │ │ @ instruction: 0xff85ffff │ │ │ │ movs r6, r7 │ │ │ │ lsls r4, r4, #1 │ │ │ │ @ instruction: 0xff9bffff │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adcs r4, r1 │ │ │ │ + adcs r4, r2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adcs r2, r4 │ │ │ │ + adcs r2, r5 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adcs r2, r3 │ │ │ │ + adcs r2, r4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr.w r0, [lr, #88] @ 0x58 │ │ │ │ - adcs r4, r0 │ │ │ │ + str??.w r0, [r6, #88] @ 0x58 │ │ │ │ + adcs r4, r1 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - str.w r0, [r8, #88] @ 0x58 │ │ │ │ + ldr.w r0, [r0, #88] @ 0x58 │ │ │ │ vmla.i32 q8, q1, d3[1] │ │ │ │ vmaxnm.f16 , , │ │ │ │ - asrs r2, r0 │ │ │ │ + asrs r2, r1 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strb.w r0, [r6, #88] @ 0x58 │ │ │ │ + strb.w r0, [lr, #88] @ 0x58 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r4, [pc, #168] @ (25eb50 ) │ │ │ │ ldr.w ip, [pc, #172] @ 25eb54 │ │ │ │ @@ -602237,26 +602237,26 @@ │ │ │ │ b.n 25eb08 │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ mrc2 15, 3, pc, cr9, cr15, {7} │ │ │ │ vhadd.u q0, q1, │ │ │ │ mcr2 15, 4, pc, cr15, cr15, {7} @ │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - eors r0, r0 │ │ │ │ + eors r0, r1 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - eors r6, r2 │ │ │ │ + eors r6, r3 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - eors r6, r1 │ │ │ │ + eors r6, r2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xf7d20058 │ │ │ │ + @ instruction: 0xf7da0058 │ │ │ │ cdp2 0, 14, cr0, cr12, cr3, {3} │ │ │ │ mrc2 15, 2, pc, cr13, cr15, {7} │ │ │ │ - ands r4, r1 │ │ │ │ + ands r4, r2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xf7900058 │ │ │ │ + @ instruction: 0xf7980058 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r2 │ │ │ │ mov r5, r0 │ │ │ │ bl 5573bc │ │ │ │ @@ -602378,29 +602378,29 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xffadffff │ │ │ │ vminnm.f32 , , │ │ │ │ ldc2l 0, cr0, [r4, #396] @ 0x18c │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r7, #56 @ 0x38 │ │ │ │ + subs r7, #64 @ 0x40 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r7, #74 @ 0x4a │ │ │ │ + subs r7, #82 @ 0x52 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r7, #54 @ 0x36 │ │ │ │ + subs r7, #62 @ 0x3e │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xf67e0058 │ │ │ │ - subs r7, #32 │ │ │ │ + @ instruction: 0xf6860058 │ │ │ │ + subs r7, #40 @ 0x28 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xf6680058 │ │ │ │ + @ instruction: 0xf6700058 │ │ │ │ stc2 0, cr0, [r2, #396] @ 0x18c │ │ │ │ vmaxnm.f16 , , │ │ │ │ - subs r6, #222 @ 0xde │ │ │ │ + subs r6, #230 @ 0xe6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xf6260058 │ │ │ │ + @ instruction: 0xf62e0058 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r1, [pc, #164] @ (25edac ) │ │ │ │ mov.w ip, #0 │ │ │ │ @@ -602471,26 +602471,26 @@ │ │ │ │ b.n 25ed64 │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ mcr2 15, 5, pc, cr5, cr15, {7} @ │ │ │ │ mrc2 15, 2, pc, cr15, cr15, {7} │ │ │ │ stc2l 0, cr0, [ip], {99} @ 0x63 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r6, #48 @ 0x30 │ │ │ │ + subs r6, #56 @ 0x38 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r6, #66 @ 0x42 │ │ │ │ + subs r6, #74 @ 0x4a │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r6, #46 @ 0x2e │ │ │ │ + subs r6, #54 @ 0x36 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - sbcs.w r0, r6, #14155776 @ 0xd80000 │ │ │ │ + sbcs.w r0, lr, #14155776 @ 0xd80000 │ │ │ │ ldc2 0, cr0, [r0], {99} @ 0x63 │ │ │ │ mcr2 15, 3, pc, cr5, cr15, {7} @ │ │ │ │ - subs r5, #236 @ 0xec │ │ │ │ + subs r5, #244 @ 0xf4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xf5340058 │ │ │ │ + @ instruction: 0xf53c0058 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr r1, [r0, #4] │ │ │ │ vldr d7, [r2, #24] │ │ │ │ add.w r0, r1, #1392 @ 0x570 │ │ │ │ add.w r1, r1, #1408 @ 0x580 │ │ │ │ vldr d4, [r3, #24] │ │ │ │ @@ -602623,15 +602623,15 @@ │ │ │ │ movs r0, #1 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xfae20063 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r4, #100 @ 0x64 │ │ │ │ + subs r4, #108 @ 0x6c │ │ │ │ lsls r3, r3, #1 │ │ │ │ @ instruction: 0xfaaa0063 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ @@ -603064,80 +603064,80 @@ │ │ │ │ nop │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ ldrb.w r0, [sl, #99] @ 0x63 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r2, #38 @ 0x26 │ │ │ │ + subs r2, #46 @ 0x2e │ │ │ │ lsls r3, r3, #1 │ │ │ │ mrrc2 15, 15, pc, r3, cr15 @ │ │ │ │ stc2l 15, cr15, [r5, #1020]! @ 0x3fc │ │ │ │ - lsrs r0, r3, #25 │ │ │ │ + lsrs r0, r4, #25 │ │ │ │ lsls r6, r3, #1 │ │ │ │ - subs r2, #54 @ 0x36 │ │ │ │ + subs r2, #62 @ 0x3e │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsls r1, r1, #12 │ │ │ │ movs r0, r0 │ │ │ │ - subs r1, #238 @ 0xee │ │ │ │ + subs r1, #246 @ 0xf6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xf0fa0058 │ │ │ │ + add.w r0, r2, #88 @ 0x58 │ │ │ │ ldrb.w r0, [r4, r3, lsl #2] │ │ │ │ - subs r1, #186 @ 0xba │ │ │ │ + subs r1, #194 @ 0xc2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xf0c60058 │ │ │ │ + @ instruction: 0xf0ce0058 │ │ │ │ stc2l 15, cr15, [r1], #1020 @ 0x3fc │ │ │ │ - adds r7, #96 @ 0x60 │ │ │ │ + adds r7, #104 @ 0x68 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r1, #186 @ 0xba │ │ │ │ + subs r1, #194 @ 0xc2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r1, #96 @ 0x60 │ │ │ │ + subs r1, #104 @ 0x68 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - orn r0, ip, #88 @ 0x58 │ │ │ │ - subs r1, #70 @ 0x46 │ │ │ │ + orns r0, r4, #88 @ 0x58 │ │ │ │ + subs r1, #78 @ 0x4e │ │ │ │ lsls r3, r3, #1 │ │ │ │ - orrs.w r0, r2, #88 @ 0x58 │ │ │ │ - adds r7, #126 @ 0x7e │ │ │ │ + orrs.w r0, sl, #88 @ 0x58 │ │ │ │ + adds r7, #134 @ 0x86 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r1, #128 @ 0x80 │ │ │ │ + subs r1, #136 @ 0x88 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r1, #128 @ 0x80 │ │ │ │ + subs r1, #136 @ 0x88 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r1, #218 @ 0xda │ │ │ │ + subs r1, #226 @ 0xe2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r0, #212 @ 0xd4 │ │ │ │ + subs r0, #220 @ 0xdc │ │ │ │ lsls r3, r3, #1 │ │ │ │ - vshr.s32 q8, q4, #32 │ │ │ │ - subs r0, #186 @ 0xba │ │ │ │ + vshr.s32 q8, q4, #24 │ │ │ │ + subs r0, #194 @ 0xc2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - vmov.i32 q8, #104 @ 0x00000068 │ │ │ │ - subs r1, #254 @ 0xfe │ │ │ │ + vshr.s8 q8, q4, #2 │ │ │ │ + subs r2, #6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r1, #158 @ 0x9e │ │ │ │ + subs r1, #166 @ 0xa6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r0, #116 @ 0x74 │ │ │ │ + subs r0, #124 @ 0x7c │ │ │ │ lsls r3, r3, #1 │ │ │ │ - vmov.i32 q0, #8 @ 0x00000008 │ │ │ │ - subs r1, #252 @ 0xfc │ │ │ │ + vshr.s8 q0, q4, #8 │ │ │ │ + subs r2, #4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r1, #202 @ 0xca │ │ │ │ + subs r1, #210 @ 0xd2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r0, #44 @ 0x2c │ │ │ │ + subs r0, #52 @ 0x34 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - vqadd.s64 q0, q4, q4 │ │ │ │ - subs r0, #14 │ │ │ │ + vqadd.s8 q8, q0, q4 │ │ │ │ + subs r0, #22 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - vqadd.s16 q0, q4, q4 │ │ │ │ - subs r1, #192 @ 0xc0 │ │ │ │ + vqadd.s32 q0, q0, q4 │ │ │ │ + subs r1, #200 @ 0xc8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r1, #246 @ 0xf6 │ │ │ │ + subs r1, #254 @ 0xfe │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r7, #198 @ 0xc6 │ │ │ │ + adds r7, #206 @ 0xce │ │ │ │ lsls r3, r3, #1 │ │ │ │ - mrc 0, 6, r0, cr2, cr8, {2} │ │ │ │ + mrc 0, 6, r0, cr10, cr8, {2} │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 25f148 │ │ │ │ mov r3, r0 │ │ │ │ @@ -603156,17 +603156,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - adds r6, #206 @ 0xce │ │ │ │ + adds r6, #214 @ 0xd6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldcl 0, cr0, [sl, #352] @ 0x160 │ │ │ │ + stcl 0, cr0, [r2, #352]! @ 0x160 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -603309,15 +603309,15 @@ │ │ │ │ movs r0, #1 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xf38e0063 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r7, #112 @ 0x70 │ │ │ │ + adds r7, #120 @ 0x78 │ │ │ │ lsls r3, r3, #1 │ │ │ │ @ instruction: 0xf3560063 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ @@ -603703,73 +603703,73 @@ │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ @ instruction: 0xf1820063 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r5, #110 @ 0x6e │ │ │ │ + adds r5, #118 @ 0x76 │ │ │ │ lsls r3, r3, #1 │ │ │ │ stc2l 15, cr15, [fp], #-1020 @ 0xfffffc04 │ │ │ │ mcr2 15, 1, pc, cr1, cr15, {7} @ │ │ │ │ - adds r5, #136 @ 0x88 │ │ │ │ + adds r5, #144 @ 0x90 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r5, #178 @ 0xb2 │ │ │ │ + adds r5, #186 @ 0xba │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsls r5, r7, #10 │ │ │ │ movs r0, r0 │ │ │ │ - adds r5, #62 @ 0x3e │ │ │ │ + adds r5, #70 @ 0x46 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strd r0, r0, [r6, #352]! @ 0x160 │ │ │ │ + strd r0, r0, [lr, #352]! @ 0x160 │ │ │ │ add.w r0, r0, #99 @ 0x63 │ │ │ │ - adds r5, #10 │ │ │ │ + adds r5, #18 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xe9b20058 │ │ │ │ + @ instruction: 0xe9ba0058 │ │ │ │ stc2 15, cr15, [r1, #-1020]! @ 0xfffffc04 │ │ │ │ - adds r0, #66 @ 0x42 │ │ │ │ + adds r0, #74 @ 0x4a │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r5, #34 @ 0x22 │ │ │ │ + adds r5, #42 @ 0x2a │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r4, #176 @ 0xb0 │ │ │ │ + adds r4, #184 @ 0xb8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrd r0, r0, [r8, #-352] @ 0x160 │ │ │ │ - adds r4, #150 @ 0x96 │ │ │ │ + strd r0, r0, [r0, #-352]! @ 0x160 │ │ │ │ + adds r4, #158 @ 0x9e │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldmdb lr!, {r3, r4, r6} │ │ │ │ - adds r4, #244 @ 0xf4 │ │ │ │ + strd r0, r0, [r6, #-352] @ 0x160 │ │ │ │ + adds r4, #252 @ 0xfc │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r0, #84 @ 0x54 │ │ │ │ + adds r0, #92 @ 0x5c │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r2, #106 @ 0x6a │ │ │ │ + adds r2, #114 @ 0x72 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r4, #240 @ 0xf0 │ │ │ │ + adds r4, #248 @ 0xf8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r4, #36 @ 0x24 │ │ │ │ + adds r4, #44 @ 0x2c │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xe8cc0058 │ │ │ │ - adds r4, #10 │ │ │ │ + @ instruction: 0xe8d40058 │ │ │ │ + adds r4, #18 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldmia.w r2!, {r3, r4, r6} │ │ │ │ - adds r4, #178 @ 0xb2 │ │ │ │ + ldmia.w sl!, {r3, r4, r6} │ │ │ │ + adds r4, #186 @ 0xba │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r5, #28 │ │ │ │ + adds r5, #36 @ 0x24 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r3, #194 @ 0xc2 │ │ │ │ + adds r3, #202 @ 0xca │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strd r0, r0, [sl], #-352 @ 0x160 │ │ │ │ - adds r5, #16 │ │ │ │ + ldrd r0, r0, [r2], #-352 @ 0x160 │ │ │ │ + adds r5, #24 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r5, #114 @ 0x72 │ │ │ │ + adds r5, #122 @ 0x7a │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r3, #122 @ 0x7a │ │ │ │ + adds r3, #130 @ 0x82 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xe8220058 │ │ │ │ - adds r3, #92 @ 0x5c │ │ │ │ + @ instruction: 0xe82a0058 │ │ │ │ + adds r3, #100 @ 0x64 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xe8020058 │ │ │ │ + @ instruction: 0xe80a0058 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 25f860 │ │ │ │ mov r3, r0 │ │ │ │ @@ -603788,17 +603788,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - adds r2, #106 @ 0x6a │ │ │ │ + adds r2, #114 @ 0x72 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - b.n 25f9fc │ │ │ │ + b.n 25fa0c │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ ldr r0, [r3, #0] │ │ │ │ subs r0, r0, r2 │ │ │ │ bx lr │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -603855,15 +603855,15 @@ │ │ │ │ movs r0, #1 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldcl 0, cr0, [r2, #396] @ 0x18c │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #220 @ 0xdc │ │ │ │ + adds r3, #228 @ 0xe4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldc 0, cr0, [sl, #396] @ 0x18c │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r4, r2 │ │ │ │ @@ -604110,62 +604110,62 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 25fdd6 │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldc 0, cr0, [r2], #396 @ 0x18c │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, #200 @ 0xc8 │ │ │ │ + adds r2, #208 @ 0xd0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ mrc2 15, 2, pc, cr5, cr15, {7} │ │ │ │ vmaxnm.f32 , , │ │ │ │ - adds r2, #200 @ 0xc8 │ │ │ │ + adds r2, #208 @ 0xd0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - str r2, [r2, #64] @ 0x40 │ │ │ │ + str r2, [r3, #64] @ 0x40 │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsls r5, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, #128 @ 0x80 │ │ │ │ + adds r2, #136 @ 0x88 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - b.n 25f930 │ │ │ │ + b.n 25f940 │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldc 0, cr0, [lr], {99} @ 0x63 │ │ │ │ - adds r2, #78 @ 0x4e │ │ │ │ + adds r2, #86 @ 0x56 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - b.n 25f8d8 │ │ │ │ + b.n 25f8e8 │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldc2l 15, cr15, [sp, #1020]! @ 0x3fc │ │ │ │ ldc2 15, cr15, [fp, #1020]! @ 0x3fc │ │ │ │ - adds r2, #18 │ │ │ │ + adds r2, #26 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - b.n 25f870 │ │ │ │ + b.n 25f880 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - adds r1, #250 @ 0xfa │ │ │ │ + adds r2, #2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - b.n 25f848 │ │ │ │ + b.n 25f858 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - adds r2, #44 @ 0x2c │ │ │ │ + adds r2, #52 @ 0x34 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r2, #110 @ 0x6e │ │ │ │ + adds r2, #118 @ 0x76 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r2, #122 @ 0x7a │ │ │ │ + adds r2, #130 @ 0x82 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r2, #164 @ 0xa4 │ │ │ │ + adds r2, #172 @ 0xac │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r1, #148 @ 0x94 │ │ │ │ + adds r1, #156 @ 0x9c │ │ │ │ lsls r3, r3, #1 │ │ │ │ - b.n 25f794 │ │ │ │ + b.n 25f7a4 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - adds r1, #124 @ 0x7c │ │ │ │ + adds r1, #132 @ 0x84 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - b.n 25f76c │ │ │ │ + b.n 25f77c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - adds r1, #96 @ 0x60 │ │ │ │ + adds r1, #104 @ 0x68 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - b.n 260738 │ │ │ │ + b.n 260748 │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 25fd30 │ │ │ │ @@ -604185,17 +604185,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - adds r0, #170 @ 0xaa │ │ │ │ + adds r0, #178 @ 0xb2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - b.n 260618 │ │ │ │ + b.n 260628 │ │ │ │ lsls r0, r3, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr r1, [r0, #4] │ │ │ │ vldr d6, [r3, #8] │ │ │ │ vldr d7, [r2, #8] │ │ │ │ add.w r1, r1, #1408 @ 0x580 │ │ │ │ @@ -604254,19 +604254,19 @@ │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ nop │ │ │ │ - adds r1, #74 @ 0x4a │ │ │ │ + adds r1, #82 @ 0x52 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r1, #58 @ 0x3a │ │ │ │ + adds r1, #66 @ 0x42 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - b.n 260564 │ │ │ │ + b.n 260574 │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #108] @ (2600f4 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -604312,17 +604312,17 @@ │ │ │ │ movs r0, #1 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ strd r0, r0, [sl, #-396]! @ 0x18c │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, #192 @ 0xc0 │ │ │ │ + adds r0, #200 @ 0xc8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r0, #172 @ 0xac │ │ │ │ + adds r0, #180 @ 0xb4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldmdb lr, {r0, r1, r5, r6} │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ @@ -604772,49 +604772,49 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 260568 │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ b.n 26033c │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #238 @ 0xee │ │ │ │ + cmp r5, #246 @ 0xf6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - svc 42 @ 0x2a │ │ │ │ + svc 50 @ 0x32 │ │ │ │ lsls r0, r3, #1 │ │ │ │ b.n 26027c │ │ │ │ lsls r3, r4, #1 │ │ │ │ - cmp r4, #238 @ 0xee │ │ │ │ + cmp r4, #246 @ 0xf6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r4, #196 @ 0xc4 │ │ │ │ + cmp r4, #204 @ 0xcc │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r4, #250 @ 0xfa │ │ │ │ + cmp r5, #2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r4, #100 @ 0x64 │ │ │ │ + cmp r4, #108 @ 0x6c │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ble.n 260554 │ │ │ │ + ble.n 260564 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cmp r4, #52 @ 0x34 │ │ │ │ + cmp r4, #60 @ 0x3c │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r4, #70 @ 0x46 │ │ │ │ + cmp r4, #78 @ 0x4e │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r4, #24 │ │ │ │ + cmp r4, #32 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ble.n 2606bc │ │ │ │ + ble.n 2606cc │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cmp r3, #250 @ 0xfa │ │ │ │ + cmp r4, #2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ble.n 260688 │ │ │ │ + ble.n 260698 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cmp r3, #222 @ 0xde │ │ │ │ + cmp r3, #230 @ 0xe6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ble.n 260658 │ │ │ │ + ble.n 260668 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cmp r3, #194 @ 0xc2 │ │ │ │ + cmp r3, #202 @ 0xca │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r3, #240 @ 0xf0 │ │ │ │ + cmp r3, #248 @ 0xf8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #584] @ (260888 ) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -605043,76 +605043,76 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ b.n 260ff0 │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r3, #18 │ │ │ │ + cmp r3, #26 │ │ │ │ lsls r3, r3, #1 │ │ │ │ @ instruction: 0xf947ffff │ │ │ │ ldc2 15, cr15, [r3], #1020 @ 0x3fc │ │ │ │ - str r7, [sp, #168] @ 0xa8 │ │ │ │ + str r7, [sp, #200] @ 0xc8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r3, #172 @ 0xac │ │ │ │ + cmp r3, #180 @ 0xb4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsls r5, r5, #9 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r2, #210 @ 0xd2 │ │ │ │ + cmp r2, #218 @ 0xda │ │ │ │ lsls r3, r3, #1 │ │ │ │ - bgt.n 2608cc │ │ │ │ + bgt.n 2608dc │ │ │ │ lsls r0, r3, #1 │ │ │ │ b.n 260f04 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - cmp r2, #158 @ 0x9e │ │ │ │ + cmp r2, #166 @ 0xa6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - blt.n 260870 │ │ │ │ + blt.n 260880 │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldr??.w pc, [sp, #4095] @ 0xfff │ │ │ │ ldr??.w pc, [fp, #255]! │ │ │ │ - cmp r2, #96 @ 0x60 │ │ │ │ + cmp r2, #104 @ 0x68 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - blt.n 260804 │ │ │ │ + blt.n 260814 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cmp r2, #70 @ 0x46 │ │ │ │ + cmp r2, #78 @ 0x4e │ │ │ │ lsls r3, r3, #1 │ │ │ │ - blt.n 2607d8 │ │ │ │ + blt.n 2607e8 │ │ │ │ lsls r0, r3, #1 │ │ │ │ pld [r9, #4095] @ 0xfff │ │ │ │ - cmp r3, #56 @ 0x38 │ │ │ │ + cmp r3, #64 @ 0x40 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r2, #244 @ 0xf4 │ │ │ │ + cmp r2, #252 @ 0xfc │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r1, #236 @ 0xec │ │ │ │ + cmp r1, #244 @ 0xf4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - blt.n 260938 │ │ │ │ + blt.n 260948 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cmp r1, #210 @ 0xd2 │ │ │ │ + cmp r1, #218 @ 0xda │ │ │ │ lsls r3, r3, #1 │ │ │ │ - blt.n 26090c │ │ │ │ + blt.n 26091c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cmp r2, #248 @ 0xf8 │ │ │ │ + cmp r3, #0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r3, #38 @ 0x26 │ │ │ │ + cmp r3, #46 @ 0x2e │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r1, #142 @ 0x8e │ │ │ │ + cmp r1, #150 @ 0x96 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - bge.n 260894 │ │ │ │ + bge.n 2608a4 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cmp r3, #4 │ │ │ │ + cmp r3, #12 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r3, #78 @ 0x4e │ │ │ │ + cmp r3, #86 @ 0x56 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r1, #82 @ 0x52 │ │ │ │ + cmp r1, #90 @ 0x5a │ │ │ │ lsls r3, r3, #1 │ │ │ │ - bge.n 26082c │ │ │ │ + bge.n 26083c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cmp r1, #52 @ 0x34 │ │ │ │ + cmp r1, #60 @ 0x3c │ │ │ │ lsls r3, r3, #1 │ │ │ │ - bge.n 2609f4 │ │ │ │ + bge.n 260a04 │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 260630 │ │ │ │ @@ -605133,17 +605133,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - cmp r0, #76 @ 0x4c │ │ │ │ + cmp r0, #84 @ 0x54 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - bls.n 260874 │ │ │ │ + bls.n 260884 │ │ │ │ lsls r0, r3, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -605201,15 +605201,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ b.n 260a9c │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r1, #216 @ 0xd8 │ │ │ │ + cmp r1, #224 @ 0xe0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ b.n 260a34 │ │ │ │ lsls r3, r4, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -605824,15 +605824,15 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r0 │ │ │ │ b.n 261090 │ │ │ │ ldr r0, [pc, #8] @ (2610bc ) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - adds r4, r0, r1 │ │ │ │ + adds r4, r1, r1 │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r5, r8, [r0] │ │ │ │ movw r3, #65532 @ 0xfffc │ │ │ │ @@ -605900,15 +605900,15 @@ │ │ │ │ cmp r4, r3 │ │ │ │ bne.n 261180 │ │ │ │ b.n 261148 │ │ │ │ ldr r0, [pc, #8] @ (261198 ) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - movs r2, #64 @ 0x40 │ │ │ │ + movs r2, #72 @ 0x48 │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ sub sp, #12 │ │ │ │ @@ -606233,15 +606233,15 @@ │ │ │ │ b.n 2614ac │ │ │ │ mov r2, r7 │ │ │ │ b.n 26143e │ │ │ │ ldr r0, [pc, #8] @ (2614dc ) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - subs r0, r6, #4 │ │ │ │ + subs r0, r7, #4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #160] @ (261590 ) │ │ │ │ sub sp, #16 │ │ │ │ @@ -606319,15 +606319,15 @@ │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ bmi.n 261530 │ │ │ │ lsls r3, r4, #1 │ │ │ │ bmi.n 2614ac │ │ │ │ lsls r3, r4, #1 │ │ │ │ - asrs r4, r5, #12 │ │ │ │ + asrs r4, r6, #12 │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #20 │ │ │ │ @@ -606581,35 +606581,35 @@ │ │ │ │ mov r0, r9 │ │ │ │ blx 120a0 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ movs r1, #0 │ │ │ │ b.n 261758 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - add r2, sp, #400 @ 0x190 │ │ │ │ + add r2, sp, #432 @ 0x1b0 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - subs r2, r2, #1 │ │ │ │ + subs r2, r3, #1 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r1, sp, #832 @ 0x340 │ │ │ │ + add r1, sp, #864 @ 0x360 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - add r1, sp, #640 @ 0x280 │ │ │ │ + add r1, sp, #672 @ 0x2a0 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - adds r4, r0, #6 │ │ │ │ + adds r4, r1, #6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r5, #66 @ 0x42 │ │ │ │ + cmp r5, #74 @ 0x4a │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r2, r1, #3 │ │ │ │ + adds r2, r2, #3 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r0, sp, #688 @ 0x2b0 │ │ │ │ + add r0, sp, #720 @ 0x2d0 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - add r0, sp, #616 @ 0x268 │ │ │ │ + add r0, sp, #648 @ 0x288 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - adds r6, r7, #1 │ │ │ │ + adds r6, r0, #2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cmp r4, #60 @ 0x3c │ │ │ │ + cmp r4, #68 @ 0x44 │ │ │ │ lsls r3, r3, #1 │ │ │ │ cmp r2, r3 │ │ │ │ beq.n 2619ae │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -606825,15 +606825,15 @@ │ │ │ │ ldreq r2, [r7, #0] │ │ │ │ streq.w r2, [r8, r3] │ │ │ │ b.n 261ab0 │ │ │ │ ldr r0, [pc, #8] @ (261b08 ) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - adds r4, r0, r4 │ │ │ │ + adds r4, r1, r4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r6, r2 │ │ │ │ subs r2, #1 │ │ │ │ @@ -607507,15 +607507,15 @@ │ │ │ │ lsls r3, r4, #1 │ │ │ │ ldmia r1!, {r2, r3, r6} │ │ │ │ lsls r3, r4, #1 │ │ │ │ ldmia r0!, {r1, r2, r4, r7} │ │ │ │ lsls r3, r4, #1 │ │ │ │ ldmia r0!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r3, r4, #1 │ │ │ │ - lsls r0, r5, #28 │ │ │ │ + lsls r0, r6, #28 │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldmia r0!, {r1, r3, r4, r6} │ │ │ │ lsls r3, r4, #1 │ │ │ │ cmp r0, #0 │ │ │ │ beq.n 2622cc │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -607999,15 +607999,15 @@ │ │ │ │ blx 11d04 │ │ │ │ cmp r6, #0 │ │ │ │ beq.n 26264e │ │ │ │ b.n 262636 │ │ │ │ ldr r0, [pc, #4] @ (26269c ) │ │ │ │ add r0, pc │ │ │ │ bl 129bc │ │ │ │ - lsrs r2, r3, #22 │ │ │ │ + lsrs r2, r4, #22 │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov fp, r3 │ │ │ │ sub sp, #28 │ │ │ │ @@ -608109,15 +608109,15 @@ │ │ │ │ blx 11d04 │ │ │ │ cmp r6, #0 │ │ │ │ beq.n 262776 │ │ │ │ b.n 26275e │ │ │ │ ldr r0, [pc, #4] @ (2627c4 ) │ │ │ │ add r0, pc │ │ │ │ bl 129bc │ │ │ │ - lsrs r2, r6, #17 │ │ │ │ + lsrs r2, r7, #17 │ │ │ │ lsls r3, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ ldrd lr, ip, [r1] │ │ │ │ subs.w r5, ip, lr │ │ │ │ beq.n 26280c │ │ │ │ mov r4, r1 │ │ │ │ subs r0, #4 │ │ │ │ @@ -608794,42 +608794,42 @@ │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ bkpt 0x00c0 │ │ │ │ lsls r3, r4, #1 │ │ │ │ lsrs r4, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ - movs r0, #30 │ │ │ │ + movs r0, #38 @ 0x26 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r4, r6, #13 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r4, r7, #1 │ │ │ │ + lsrs r4, r0, #2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r4, r6, #5 │ │ │ │ + subs r4, r7, #5 │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r3, #31 │ │ │ │ + lsls r2, r4, #31 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r4, r7, #2 │ │ │ │ + subs r4, r0, #3 │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r4, r1, #5 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf7340058 │ │ │ │ - subs r4, r1, #0 │ │ │ │ + @ instruction: 0xf73c0058 │ │ │ │ + subs r4, r2, #0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r4, r2, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r0, #26 │ │ │ │ + lsls r2, r1, #26 │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsls r4, r2, #25 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r1, #24 │ │ │ │ + lsls r2, r2, #24 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r6, r7, #3 │ │ │ │ + adds r6, r0, #4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldr r2, [pc, #816] @ (263280 ) │ │ │ │ movs r3, #0 │ │ │ │ ldr.w ip, [pc, #816] @ 263284 │ │ │ │ movs r1, #1 │ │ │ │ add r2, pc │ │ │ │ vldr d7, [pc, #796] @ 263278 │ │ │ │ @@ -609121,41 +609121,41 @@ │ │ │ │ itt ne │ │ │ │ strne.w r7, [r3], #4 │ │ │ │ strne r3, [r4, #16] │ │ │ │ beq.w 26385a │ │ │ │ b.n 2632b8 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - svc 22 │ │ │ │ + svc 30 │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsrs r0, r6, #16 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, r0, #0 │ │ │ │ + adds r0, r1, #0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - lsls r4, r4, #18 │ │ │ │ + lsls r4, r5, #18 │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r4, r3, #16 │ │ │ │ movs r0, r0 │ │ │ │ - subs r6, r0, r5 │ │ │ │ + subs r6, r1, r5 │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r4, r0, #5 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r4, #15 │ │ │ │ + lsls r4, r5, #15 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r4, r3, r2 │ │ │ │ + subs r4, r4, r2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r0, r7, #23 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r2, #13 │ │ │ │ + lsls r4, r3, #13 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r2, r7, r7 │ │ │ │ + subs r2, r0, r0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r6, #19 │ │ │ │ movs r0, r0 │ │ │ │ - adds r6, r2, r7 │ │ │ │ + adds r6, r3, r7 │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldr r3, [r6, #84] @ 0x54 │ │ │ │ cmp r3, #0 │ │ │ │ beq.n 263362 │ │ │ │ movs r0, #96 @ 0x60 │ │ │ │ blx 11d44 │ │ │ │ mov r7, r0 │ │ │ │ @@ -609483,39 +609483,39 @@ │ │ │ │ ldr r3, [r3, #4] │ │ │ │ blx r3 │ │ │ │ b.n 26342c │ │ │ │ nop │ │ │ │ ... │ │ │ │ asrs r4, r5, #17 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r3, #7 │ │ │ │ + lsls r4, r4, #7 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r6, r3, r1 │ │ │ │ + adds r6, r4, r1 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - lsls r4, r7, #4 │ │ │ │ + lsls r4, r0, #5 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r3, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r4, #2 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r6 │ │ │ │ + lsls r2, r7 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrb r2, [r4, #15] │ │ │ │ + ldrb r2, [r5, #15] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r1, r3, r5, r6, r7} │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r0, #16 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r2, #11 │ │ │ │ + lsls r0, r3, #11 │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsls r4, r2, #29 │ │ │ │ movs r0, r0 │ │ │ │ - mrc2 0, 7, r0, cr8, cr10, {2} │ │ │ │ + vqadd.u8 q0, q0, q5 │ │ │ │ movs r0, #104 @ 0x68 │ │ │ │ blx 11d44 │ │ │ │ mov r7, r0 │ │ │ │ bl 283614 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x7a8> │ │ │ │ ldr.w r3, [pc, #2296] @ 263f90 │ │ │ │ mov.w lr, #1000 @ 0x3e8 │ │ │ │ ldr.w r1, [pc, #2292] @ 263f94 │ │ │ │ @@ -610397,19 +610397,19 @@ │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 263f70 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ lsrs r4, r7, #19 │ │ │ │ movs r0, r0 │ │ │ │ - bge.n 263f64 │ │ │ │ + bge.n 263f74 │ │ │ │ lsls r2, r3, #1 │ │ │ │ lsrs r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r1, #18 │ │ │ │ + asrs r4, r2, #18 │ │ │ │ lsls r3, r3, #1 │ │ │ │ sub sp, #176 @ 0xb0 │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ sub sp, #24 │ │ │ │ lsls r3, r4, #1 │ │ │ │ @@ -611754,49 +611754,49 @@ │ │ │ │ nop │ │ │ │ add r6, pc, #64 @ (adr r6, 264e4c ) │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ add r5, pc, #968 @ (adr r5, 2651dc ) │ │ │ │ lsls r3, r4, #1 │ │ │ │ - lsls r6, r0, #29 │ │ │ │ + lsls r6, r1, #29 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - lsls r0, r3, #29 │ │ │ │ + lsls r0, r4, #29 │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r4, r4, #26 │ │ │ │ movs r0, r0 │ │ │ │ - vshr.u16 q0, q5, #8 │ │ │ │ + vshr.u32 q0, q5, #32 │ │ │ │ add r3, pc, #432 @ (adr r3, 264fd8 ) │ │ │ │ lsls r3, r4, #1 │ │ │ │ - muls r6, r6 │ │ │ │ + muls r6, r7 │ │ │ │ lsls r7, r3, #1 │ │ │ │ - cmp r4, r0 │ │ │ │ + cmp r4, r1 │ │ │ │ lsls r7, r3, #1 │ │ │ │ - stc2 0, cr0, [lr], #360 @ 0x168 │ │ │ │ - adcs r0, r1 │ │ │ │ + ldc2 0, cr0, [r6], #360 @ 0x168 │ │ │ │ + adcs r0, r2 │ │ │ │ lsls r7, r3, #1 │ │ │ │ - lsrs r6, r2 │ │ │ │ + lsrs r6, r3 │ │ │ │ lsls r7, r3, #1 │ │ │ │ - lsls r0, r5, #8 │ │ │ │ + lsls r0, r6, #8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - lsls r2, r7, #8 │ │ │ │ + lsls r2, r0, #9 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r6, #224 @ 0xe0 │ │ │ │ + subs r6, #232 @ 0xe8 │ │ │ │ lsls r7, r3, #1 │ │ │ │ - movs r2, r3 │ │ │ │ + movs r2, r4 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - movs r4, r5 │ │ │ │ + movs r4, r6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - vshr.u32 q0, q5, #18 │ │ │ │ - vmov.i32 q8, #138 @ 0x0000008a │ │ │ │ - @ instruction: 0xf794005a │ │ │ │ - @ instruction: 0xf786005a │ │ │ │ + vshr.u32 q0, q5, #10 │ │ │ │ + vshr.u8 q8, q5, #8 │ │ │ │ + @ instruction: 0xf79c005a │ │ │ │ + @ instruction: 0xf78e005a │ │ │ │ ldr r4, [sp, #104] @ 0x68 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - b.n 264c38 │ │ │ │ + b.n 264c48 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1384] @ 0x568 │ │ │ │ subw sp, sp, #2644 @ 0xa54 │ │ │ │ @@ -612386,15 +612386,15 @@ │ │ │ │ ... │ │ │ │ ldr r3, [sp, #408] @ 0x198 │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r3, [sp, #288] @ 0x120 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - add r0, pc, #120 @ (adr r0, 265560 ) │ │ │ │ + add r0, pc, #152 @ (adr r0, 265580 ) │ │ │ │ lsls r0, r3, #1 │ │ │ │ beq.w 265fc8 │ │ │ │ ldr r7, [r3, #28] │ │ │ │ cmp r7, #0 │ │ │ │ beq.w 2660c8 │ │ │ │ add.w r8, r4, r7, lsl #5 │ │ │ │ ldr.w r0, [r8, #12] │ │ │ │ @@ -612897,17 +612897,17 @@ │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ pop {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ bls.n 2659fc │ │ │ │ ldrb r7, [r3, #19] │ │ │ │ subs r5, #219 @ 0xdb │ │ │ │ lsrs r0, r6, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bgt.n 265aac │ │ │ │ + bgt.n 265abc │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bgt.n 265ac8 │ │ │ │ + bgt.n 265ad8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r4, r4, #32 │ │ │ │ movs r0, r0 │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ str r6, [r4, #92] @ 0x5c │ │ │ │ ldr.w r3, [r5, #132] @ 0x84 │ │ │ │ ldr.w r2, [r5, #172] @ 0xac │ │ │ │ @@ -614515,51 +614515,51 @@ │ │ │ │ beq.w 266ec0 │ │ │ │ mov r2, r3 │ │ │ │ vmov.f64 d8, d9 │ │ │ │ add r3, sp, #196 @ 0xc4 │ │ │ │ mov r6, r8 │ │ │ │ str r3, [sp, #120] @ 0x78 │ │ │ │ b.n 266d40 │ │ │ │ - bcc.n 266bb8 │ │ │ │ + bcc.n 266bc8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ strh r2, [r4, #54] @ 0x36 │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - bne.n 266c98 │ │ │ │ + bne.n 266ca8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bne.n 266ce8 │ │ │ │ + bne.n 266cf8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bne.n 266d50 │ │ │ │ + bne.n 266d60 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - b.n 267060 │ │ │ │ + b.n 267070 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - beq.n 266bc4 │ │ │ │ + beq.n 266bd4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r0, [r6, #21] │ │ │ │ + ldrb r0, [r7, #21] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldmia r7, {r1, r2, r5, r6, r7} │ │ │ │ + ldmia r7, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - beq.n 266cf8 │ │ │ │ + beq.n 266d08 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldmia r6!, {r2, r3, r4} │ │ │ │ + ldmia r6!, {r2, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r1, #12] │ │ │ │ + ldrb r2, [r2, #12] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldmia r5, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r6!, {r1, r2} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r4, [r5, #11] │ │ │ │ + ldrb r4, [r6, #11] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldmia r5, {r1, r2, r3, r5, r6} │ │ │ │ + ldmia r5, {r1, r2, r4, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r4, [r3, #9] │ │ │ │ + ldrb r4, [r4, #9] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldmia r5!, {r4, r6} │ │ │ │ + ldmia r5!, {r3, r4, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r7, #8] │ │ │ │ + ldrb r6, [r0, #9] │ │ │ │ lsls r0, r3, #1 │ │ │ │ vldr d7, [r3, #152] @ 0x98 │ │ │ │ vneg.f64 d4, d7 │ │ │ │ vcmpe.f64 d4, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bge.n 266dbc │ │ │ │ vmla.f64 d9, d5, d7 │ │ │ │ @@ -615461,93 +615461,93 @@ │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr.w r3, [sp, #2636] @ 0xa4c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ beq.w 26738c │ │ │ │ b.n 2672c8 │ │ │ │ - stmia r7!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r7!, {r1, r2, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r4, [r5, #17] │ │ │ │ + strb r4, [r6, #17] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r5!, {r1, r2, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r4, [r4, #11] │ │ │ │ + strb r4, [r5, #11] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r5!, {r2, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r5!, {r1, r3, r6} │ │ │ │ + stmia r5!, {r1, r4, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r0, [r7, #8] │ │ │ │ + strb r0, [r0, #9] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r5!, {r2, r3, r5} │ │ │ │ + stmia r5!, {r2, r4, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r2, [r3, #8] │ │ │ │ + strb r2, [r4, #8] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r4!, {r3, r7} │ │ │ │ + stmia r4!, {r4, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r6, [r6, #5] │ │ │ │ + strb r6, [r7, #5] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r4!, {r2, r3, r5, r6} │ │ │ │ + stmia r4!, {r2, r4, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r3!, {r1, r4, r6, r7} │ │ │ │ + stmia r3!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r0, [r0, #3] │ │ │ │ + strb r0, [r1, #3] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r3!, {r2, r3, r5, r7} │ │ │ │ + stmia r3!, {r2, r4, r5, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r2, [r3, #2] │ │ │ │ + strb r2, [r4, #2] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r3!, {r3, r7} │ │ │ │ + stmia r3!, {r4, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r6, [r6, #1] │ │ │ │ + strb r6, [r7, #1] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r3!, {r3, r5, r6} │ │ │ │ + stmia r3!, {r4, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r6, [r2, #1] │ │ │ │ + strb r6, [r3, #1] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r3!, {r1, r3, r6} │ │ │ │ + stmia r3!, {r1, r4, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strb r0, [r7, #0] │ │ │ │ + strb r0, [r0, #1] │ │ │ │ lsls r0, r3, #1 │ │ │ │ strb r4, [r0, #29] │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r2!, {r2, r4, r6, r7} │ │ │ │ + stmia r2!, {r2, r3, r4, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r4, [r0, #124] @ 0x7c │ │ │ │ + ldr r4, [r1, #124] @ 0x7c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r2!, {r3, r4, r5, r7} │ │ │ │ + stmia r2!, {r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r0, [r5, #120] @ 0x78 │ │ │ │ + ldr r0, [r6, #120] @ 0x78 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia r2!, {r2, r3, r4, r7} │ │ │ │ + stmia r2!, {r2, r5, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r4, [r1, #120] @ 0x78 │ │ │ │ + ldr r4, [r2, #120] @ 0x78 │ │ │ │ lsls r0, r3, #1 │ │ │ │ strb r6, [r7, #25] │ │ │ │ lsls r3, r4, #1 │ │ │ │ strb r0, [r6, #22] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - push {r1, r3, r7} │ │ │ │ + push {r1, r4, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ strb r4, [r3, #20] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - cbz r6, 26777c │ │ │ │ + cbz r6, 26777e │ │ │ │ lsls r2, r3, #1 │ │ │ │ strb r4, [r0, #19] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - cbz r6, 26776e │ │ │ │ + cbz r6, 267770 │ │ │ │ lsls r2, r3, #1 │ │ │ │ strb r4, [r4, #18] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - cbz r6, 267772 │ │ │ │ + cbz r6, 267774 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbz r6, 267770 │ │ │ │ + cbz r6, 267772 │ │ │ │ lsls r2, r3, #1 │ │ │ │ strb r2, [r3, #14] │ │ │ │ lsls r3, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ @@ -615718,25 +615718,25 @@ │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ strb r0, [r1, #11] │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - bkpt 0x00d0 │ │ │ │ + bkpt 0x00d8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ strb r2, [r5, #6] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - pop {r1, r3, r5, r6, pc} │ │ │ │ + pop {r1, r4, r5, r6, pc} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [r3, #36] @ 0x24 │ │ │ │ + ldr r2, [r4, #36] @ 0x24 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - pop {r1, r3, r5, pc} │ │ │ │ + pop {r1, r4, r5, pc} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [r3, #32] │ │ │ │ + ldr r2, [r4, #32] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3456] @ 0xd80 │ │ │ │ ldr r5, [pc, #360] @ (267a6c ) │ │ │ │ sub.w sp, sp, #604 @ 0x25c │ │ │ │ @@ -616665,184 +616665,184 @@ │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r6, [r6, #112] @ 0x70 │ │ │ │ lsls r3, r4, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r5} │ │ │ │ + pop {r3, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r2, 268362 │ │ │ │ + cbnz r2, 268364 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r4, 268334 │ │ │ │ + cbnz r4, 268336 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [r6, #104] @ 0x68 │ │ │ │ + str r2, [r7, #104] @ 0x68 │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldr r6, [r4, #88] @ 0x58 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - @ instruction: 0xb72a │ │ │ │ + @ instruction: 0xb732 │ │ │ │ lsls r2, r3, #1 │ │ │ │ @ instruction: 0xfa6dffff │ │ │ │ - revsh r2, r1 │ │ │ │ + revsh r2, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - hlt 0x0020 │ │ │ │ + hlt 0x0028 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb8f4 │ │ │ │ + @ instruction: 0xb8fc │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [r4, #92] @ 0x5c │ │ │ │ + str r2, [r5, #92] @ 0x5c │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsrs r7, r6, #12 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r5, [r4, #32] │ │ │ │ - vqrshrun.s64 d27, q2, #1 │ │ │ │ + vqrshrun.s64 d27, q6, #1 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [r0, #84] @ 0x54 │ │ │ │ + str r2, [r1, #84] @ 0x54 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xb836 │ │ │ │ + @ instruction: 0xb83e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [r4, #80] @ 0x50 │ │ │ │ + str r4, [r5, #80] @ 0x50 │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldrh r3, [r4, #28] │ │ │ │ - @ instruction: 0xffffb9be │ │ │ │ + vtbx.8 d27, {d31- │ │ │ │ + cbnz r4, 268386 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb7d4 │ │ │ │ + @ instruction: 0xb7dc │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [r0, #76] @ 0x4c │ │ │ │ + str r2, [r1, #76] @ 0x4c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xb7b6 │ │ │ │ + @ instruction: 0xb7be │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [r4, #72] @ 0x48 │ │ │ │ + str r4, [r5, #72] @ 0x48 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbnz r2, 268384 │ │ │ │ + cbnz r2, 268386 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r2, 268396 │ │ │ │ + cbnz r2, 268398 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb764 │ │ │ │ + @ instruction: 0xb76c │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [r2, #68] @ 0x44 │ │ │ │ + str r2, [r3, #68] @ 0x44 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbnz r6, 26839a │ │ │ │ + cbnz r6, 26839c │ │ │ │ lsls r2, r3, #1 │ │ │ │ - rev r4, r1 │ │ │ │ + rev r4, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb716 │ │ │ │ + @ instruction: 0xb71e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [r0, #64] @ 0x40 │ │ │ │ + str r4, [r1, #64] @ 0x40 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbnz r6, 2683b2 │ │ │ │ + cbnz r6, 2683b4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - rev r0, r2 │ │ │ │ + rev r0, r3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb6c6 │ │ │ │ + @ instruction: 0xb6ce │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [r6, #56] @ 0x38 │ │ │ │ + str r4, [r7, #56] @ 0x38 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xb6a8 │ │ │ │ + @ instruction: 0xb6b0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [r2, #56] @ 0x38 │ │ │ │ + str r4, [r3, #56] @ 0x38 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbnz r4, 2683c4 │ │ │ │ + cbnz r4, 2683c6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - rev r2, r4 │ │ │ │ + rev r2, r5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - setend be │ │ │ │ + cpsie │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r6, [r0, #52] @ 0x34 │ │ │ │ + str r6, [r1, #52] @ 0x34 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - rev r0, r0 │ │ │ │ + rev r0, r1 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - hlt 0x0008 │ │ │ │ + hlt 0x0010 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xb60c │ │ │ │ + @ instruction: 0xb614 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [r7, #44] @ 0x2c │ │ │ │ + str r4, [r0, #48] @ 0x30 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - rev16 r6, r4 │ │ │ │ + rev16 r6, r5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - hlt 0x0012 │ │ │ │ + hlt 0x001a │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r1, r2, r6, r7, lr} │ │ │ │ + push {r1, r2, r3, r6, r7, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r6, [r6, #40] @ 0x28 │ │ │ │ + str r6, [r7, #40] @ 0x28 │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldr r6, [r0, #28] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - rev16 r6, r2 │ │ │ │ + rev16 r6, r3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - hlt 0x0026 │ │ │ │ + hlt 0x002e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r1, r2, r3, r4, r6, lr} │ │ │ │ + push {r1, r2, r5, r6, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r6, [r1, #36] @ 0x24 │ │ │ │ + str r6, [r2, #36] @ 0x24 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - rev16 r6, r7 │ │ │ │ + hlt 0x0006 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - hlt 0x002c │ │ │ │ + hlt 0x0034 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r3, r4, lr} │ │ │ │ + push {r5, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r0, [r1, #32] │ │ │ │ + str r0, [r2, #32] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - hlt 0x0010 │ │ │ │ + hlt 0x0018 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - hlt 0x003a │ │ │ │ + revsh r2, r0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r1, r4, r6, r7} │ │ │ │ + push {r1, r3, r4, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r2, [r0, #28] │ │ │ │ + str r2, [r1, #28] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - hlt 0x001a │ │ │ │ + hlt 0x0022 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - revsh r4, r0 │ │ │ │ + revsh r4, r1 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r2, r3, r7} │ │ │ │ + push {r2, r4, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [r7, #20] │ │ │ │ + str r4, [r0, #24] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - hlt 0x0022 │ │ │ │ + hlt 0x002a │ │ │ │ lsls r2, r3, #1 │ │ │ │ - revsh r2, r6 │ │ │ │ + revsh r2, r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r6} │ │ │ │ + push {r3, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r0, [r6, #16] │ │ │ │ + str r0, [r7, #16] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - revsh r6, r1 │ │ │ │ + revsh r6, r2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r2, 268462 │ │ │ │ + cbnz r2, 268464 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbz r0, 26849e │ │ │ │ + push {} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r0, [r5, #12] │ │ │ │ + str r0, [r6, #12] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - revsh r0, r7 │ │ │ │ + cbnz r0, 268468 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r2, 26847c │ │ │ │ + cbnz r2, 26847e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbz r0, 26849c │ │ │ │ + cbz r0, 26849e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r0, [r4, #8] │ │ │ │ + str r0, [r5, #8] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbnz r2, 268480 │ │ │ │ + cbnz r2, 268482 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r0, 268496 │ │ │ │ + cbnz r0, 268498 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbz r4, 26849c │ │ │ │ + cbz r4, 26849e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [r4, #4] │ │ │ │ + str r4, [r5, #4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbnz r6, 26849c │ │ │ │ + cbnz r6, 26849e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r0, 2684b4 │ │ │ │ + cbnz r0, 2684b6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbz r6, 26849c │ │ │ │ + cbz r6, 26849e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r6, [r4, #0] │ │ │ │ + str r6, [r5, #0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldr r2, [pc, #880] @ (2687c8 ) │ │ │ │ movs r3, #0 │ │ │ │ ldr r1, [pc, #880] @ (2687cc ) │ │ │ │ strd r0, r0, [sp] │ │ │ │ add r2, pc │ │ │ │ strd r3, r3, [sp, #8] │ │ │ │ @@ -617166,115 +617166,115 @@ │ │ │ │ blx 11538 │ │ │ │ mov r0, r5 │ │ │ │ blx 120c4 , std::allocator >::_M_dispose()@plt> │ │ │ │ b.n 26877a │ │ │ │ ldr r1, [r4, #12] │ │ │ │ blx 11bac │ │ │ │ b.n 26802e │ │ │ │ - cbnz r2, 268806 │ │ │ │ + cbnz r2, 268808 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - rev r4, r5 │ │ │ │ + rev r4, r6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbz r4, 2687ea │ │ │ │ + cbz r4, 2687ec │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsh r4, [r1, r1] │ │ │ │ + ldrsh r4, [r2, r1] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - rev r4, r2 │ │ │ │ + rev r4, r3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - rev16 r6, r3 │ │ │ │ + rev16 r6, r4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbz r6, 2687ea │ │ │ │ + cbz r6, 2687ec │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsh r6, [r1, r0] │ │ │ │ + ldrsh r6, [r2, r0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - rev16 r6, r0 │ │ │ │ + rev16 r6, r1 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - hlt 0x0008 │ │ │ │ + hlt 0x0010 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - sub sp, #384 @ 0x180 │ │ │ │ + sub sp, #416 @ 0x1a0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r0, [r2, r7] │ │ │ │ + ldrb r0, [r3, r7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - rev16 r2, r6 │ │ │ │ + rev16 r2, r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - hlt 0x0034 │ │ │ │ + hlt 0x003c │ │ │ │ lsls r2, r3, #1 │ │ │ │ - sub sp, #136 @ 0x88 │ │ │ │ + sub sp, #168 @ 0xa8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r2, r6] │ │ │ │ + ldrb r2, [r3, r6] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - movs r1, #238 @ 0xee │ │ │ │ + movs r1, #246 @ 0xf6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - hlt 0x001a │ │ │ │ + hlt 0x0022 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - revsh r6, r5 │ │ │ │ + revsh r6, r6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add sp, #384 @ 0x180 │ │ │ │ + add sp, #416 @ 0x1a0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r0, [r2, r5] │ │ │ │ + ldrb r0, [r3, r5] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - revsh r0, r2 │ │ │ │ + revsh r0, r3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r2, 26886c │ │ │ │ + cbnz r2, 26886e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add sp, #112 @ 0x70 │ │ │ │ + add sp, #144 @ 0x90 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r4, [r1, r4] │ │ │ │ + ldrb r4, [r2, r4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbnz r2, 268870 │ │ │ │ + cbnz r2, 268872 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r0, 268886 │ │ │ │ + cbnz r0, 268888 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r7, sp, #888 @ 0x378 │ │ │ │ + add r7, sp, #920 @ 0x398 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r6, [r1, r3] │ │ │ │ + ldrb r6, [r2, r3] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbnz r6, 26888a │ │ │ │ + cbnz r6, 26888c │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r2, 26889e │ │ │ │ + cbnz r2, 2688a0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r7, sp, #560 @ 0x230 │ │ │ │ + add r7, sp, #592 @ 0x250 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r4, [r7, r1] │ │ │ │ + ldrb r4, [r0, r2] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbnz r0, 2688a0 │ │ │ │ + cbnz r0, 2688a2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r4, 2688b2 │ │ │ │ + cbnz r4, 2688b4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r7, sp, #232 @ 0xe8 │ │ │ │ + add r7, sp, #264 @ 0x108 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrb r2, [r5, r0] │ │ │ │ + ldrb r2, [r6, r0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbnz r2, 2688b4 │ │ │ │ + cbnz r2, 2688b6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r6, 2688c4 │ │ │ │ + cbnz r6, 2688c6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r6, sp, #952 @ 0x3b8 │ │ │ │ + add r6, sp, #984 @ 0x3d8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r6, [r3, r7] │ │ │ │ + ldrh r6, [r4, r7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cbnz r2, 2688d2 │ │ │ │ + cbnz r2, 2688d4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r6, 2688c4 │ │ │ │ + cbnz r6, 2688c6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r6, sp, #632 @ 0x278 │ │ │ │ + add r6, sp, #664 @ 0x298 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r6, [r1, r6] │ │ │ │ + ldrh r6, [r2, r6] │ │ │ │ lsls r0, r3, #1 │ │ │ │ str r4, [r4, #40] @ 0x28 │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r1, pc, #304 @ (adr r1, 2689b8 ) │ │ │ │ + add r1, pc, #336 @ (adr r1, 2689d8 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ str r4, [r6, #36] @ 0x24 │ │ │ │ lsls r3, r4, #1 │ │ │ │ str r2, [r3, #36] @ 0x24 │ │ │ │ lsls r3, r4, #1 │ │ │ │ - add r1, pc, #8 @ (adr r1, 26889c ) │ │ │ │ + add r1, pc, #40 @ (adr r1, 2688bc ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 267a8c │ │ │ │ @@ -617295,17 +617295,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r5, sp, #112 @ 0x70 │ │ │ │ + add r5, sp, #144 @ 0x90 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r4, [r1, r0] │ │ │ │ + ldrh r4, [r2, r0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr r5, [pc, #924] @ (268c94 ) │ │ │ │ @@ -618663,23 +618663,23 @@ │ │ │ │ nop │ │ │ │ str r0, [r0, r5] │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ str r2, [r3, r4] │ │ │ │ lsls r3, r4, #1 │ │ │ │ - add r1, sp, #856 @ 0x358 │ │ │ │ + add r1, sp, #888 @ 0x378 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r4, r6, #18 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r3, #15 │ │ │ │ movs r0, r0 │ │ │ │ - add r1, sp, #896 @ 0x380 │ │ │ │ + add r1, sp, #928 @ 0x3a0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r2, sp, #56 @ 0x38 │ │ │ │ + add r2, sp, #88 @ 0x58 │ │ │ │ lsls r2, r3, #1 │ │ │ │ str r2, [r6, r2] │ │ │ │ lsls r3, r4, #1 │ │ │ │ lsls r0, r0, #28 │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r3, #15 │ │ │ │ movs r0, r0 │ │ │ │ @@ -619145,15 +619145,15 @@ │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ ldr r3, [pc, #144] @ (269f84 ) │ │ │ │ lsls r3, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r2, #16] │ │ │ │ + ldrh r2, [r3, #16] │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3912] @ 0xf48 │ │ │ │ ldr.w r5, [pc, #1032] @ 26a318 │ │ │ │ sub sp, #148 @ 0x94 │ │ │ │ @@ -621756,15 +621756,15 @@ │ │ │ │ lsls r3, r4, #1 │ │ │ │ ldr r0, [r0, #4] │ │ │ │ cbz r0, 26bce6 │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #4] @ (26bcec ) │ │ │ │ add r0, pc │ │ │ │ bx lr │ │ │ │ - strb r0, [r5, #26] │ │ │ │ + strb r0, [r6, #26] │ │ │ │ lsls r2, r3, #1 │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ @@ -625176,15 +625176,15 @@ │ │ │ │ cmp r3, r5 │ │ │ │ bne.n 26dfb8 │ │ │ │ b.n 26df6a │ │ │ │ ldr r0, [pc, #8] @ (26dfd0 ) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - str r4, [r2, #56] @ 0x38 │ │ │ │ + str r4, [r3, #56] @ 0x38 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldrd r4, r5, [r0, #68] @ 0x44 │ │ │ │ sub sp, #12 │ │ │ │ @@ -625275,15 +625275,15 @@ │ │ │ │ cmp r3, r5 │ │ │ │ bne.n 26e0c4 │ │ │ │ b.n 26e076 │ │ │ │ ldr r0, [pc, #8] @ (26e0dc ) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - str r0, [r1, #40] @ 0x28 │ │ │ │ + str r0, [r2, #40] @ 0x28 │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [pc, #56] @ (26e128 ) │ │ │ │ mov r4, r0 │ │ │ │ @@ -626967,17 +626967,17 @@ │ │ │ │ add r1, pc │ │ │ │ blx 120a0 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ ldr.w r3, [r4, #352] @ 0x160 │ │ │ │ mov.w r2, #4294967295 @ 0xffffffff │ │ │ │ str.w r2, [r3, r5, lsl #2] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - str r4, [r3, r4] │ │ │ │ + str r4, [r4, r4] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsh r6, [r6, r7] │ │ │ │ + ldrsh r6, [r7, r7] │ │ │ │ lsls r3, r3, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -626995,17 +626995,17 @@ │ │ │ │ add r1, pc │ │ │ │ blx 120a0 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ ldr.w r3, [r4, #364] @ 0x16c │ │ │ │ mov.w r2, #4294967295 @ 0xffffffff │ │ │ │ str.w r2, [r3, r5, lsl #2] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - str r4, [r1, r3] │ │ │ │ + str r4, [r2, r3] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrsh r6, [r4, r6] │ │ │ │ + ldrsh r6, [r5, r6] │ │ │ │ lsls r3, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ @@ -628715,24 +628715,24 @@ │ │ │ │ add r4, r3 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ bic.w r3, r3, #260 @ 0x104 │ │ │ │ orr.w r3, r3, #4 │ │ │ │ str r3, [r4, #12] │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ nop │ │ │ │ - subs r5, #156 @ 0x9c │ │ │ │ + subs r5, #164 @ 0xa4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r0, pc, #648 @ (adr r0, 270904 ) │ │ │ │ + add r0, pc, #680 @ (adr r0, 270924 ) │ │ │ │ lsls r4, r3, #1 │ │ │ │ - orrs.w r0, lr, #14286848 @ 0xda0000 │ │ │ │ - subs r5, #164 @ 0xa4 │ │ │ │ + orn r0, r6, #14286848 @ 0xda0000 │ │ │ │ + subs r5, #172 @ 0xac │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r4, [pc, #248] @ (270780 ) │ │ │ │ + ldr r4, [pc, #280] @ (2707a0 ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xf6900058 │ │ │ │ + @ instruction: 0xf6980058 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r7, [pc, #340] @ (2707f0 ) │ │ │ │ mov r5, r0 │ │ │ │ ldr r3, [pc, #340] @ (2707f4 ) │ │ │ │ @@ -629191,43 +629191,43 @@ │ │ │ │ ldr r2, [sp, #4] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp r2, r5 │ │ │ │ bne.n 270a7e │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop │ │ │ │ - subs r2, #24 │ │ │ │ + subs r2, #32 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r3, #126 @ 0x7e │ │ │ │ + subs r3, #134 @ 0x86 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r2, #16 │ │ │ │ + subs r2, #24 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r1, #240 @ 0xf0 │ │ │ │ + subs r1, #248 @ 0xf8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r3, #82 @ 0x52 │ │ │ │ + subs r3, #90 @ 0x5a │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r1, #210 @ 0xd2 │ │ │ │ + subs r1, #218 @ 0xda │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r1, #194 @ 0xc2 │ │ │ │ + subs r1, #202 @ 0xca │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r1, #196 @ 0xc4 │ │ │ │ + subs r1, #204 @ 0xcc │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r1, r4, r5, r6, r7, lr} │ │ │ │ + push {r1, r3, r4, r5, r6, r7, lr} │ │ │ │ lsls r4, r3, #1 │ │ │ │ - @ instruction: 0x47fa │ │ │ │ + ldr r0, [pc, #8] @ (270ba4 ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r1, #2 │ │ │ │ + subs r1, #10 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r0, #210 @ 0xd2 │ │ │ │ + subs r0, #218 @ 0xda │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r0, #204 @ 0xcc │ │ │ │ + subs r0, #212 @ 0xd4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r1, lr} │ │ │ │ + push {r1, r3, lr} │ │ │ │ lsls r4, r3, #1 │ │ │ │ - bx r1 │ │ │ │ + bx r2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r7, [r0, #64] @ 0x40 │ │ │ │ mov r9, r0 │ │ │ │ @@ -631044,33 +631044,33 @@ │ │ │ │ blx 120a0 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 272018 │ │ │ │ mov r1, r8 │ │ │ │ movs r2, #1 │ │ │ │ mov r0, r4 │ │ │ │ blx 120a0 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 27207c │ │ │ │ - movs r4, #24 │ │ │ │ + movs r4, #32 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r5, #62 @ 0x3e │ │ │ │ + movs r5, #70 @ 0x46 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r3, #188 @ 0xbc │ │ │ │ + movs r3, #196 @ 0xc4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r3, #204 @ 0xcc │ │ │ │ + movs r3, #212 @ 0xd4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r3, #174 @ 0xae │ │ │ │ + movs r3, #182 @ 0xb6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r3, #154 @ 0x9a │ │ │ │ + movs r3, #162 @ 0xa2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r4, #224 @ 0xe0 │ │ │ │ + movs r4, #232 @ 0xe8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r3, #88 @ 0x58 │ │ │ │ + movs r3, #96 @ 0x60 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r3, #102 @ 0x66 │ │ │ │ + movs r3, #110 @ 0x6e │ │ │ │ lsls r2, r3, #1 │ │ │ │ - movs r3, #76 @ 0x4c │ │ │ │ + movs r3, #84 @ 0x54 │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r1 │ │ │ │ sub sp, #8 │ │ │ │ @@ -632674,39 +632674,39 @@ │ │ │ │ add r1, pc │ │ │ │ blx 120a0 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ strd r3, r3, [r4, #436] @ 0x1b4 │ │ │ │ b.n 2732d2 │ │ │ │ movs r5, #0 │ │ │ │ b.n 27328a │ │ │ │ - asrs r4, r1, #10 │ │ │ │ + asrs r4, r2, #10 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r4, [r7, #52] @ 0x34 │ │ │ │ + ldrh r4, [r0, #54] @ 0x36 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - asrs r0, r5, #9 │ │ │ │ + asrs r0, r6, #9 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r0, pc, #552 @ (adr r0, 27360c ) │ │ │ │ + add r0, pc, #584 @ (adr r0, 27362c ) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - asrs r4, r5, #5 │ │ │ │ + asrs r4, r6, #5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r3, sp, #672 @ 0x2a0 │ │ │ │ + add r3, sp, #704 @ 0x2c0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - asrs r4, r6, #4 │ │ │ │ + asrs r4, r7, #4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - asrs r0, r2, #2 │ │ │ │ + asrs r0, r3, #2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r4, r5, #5 │ │ │ │ + subs r4, r6, #5 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - lsls r6, r3, #2 │ │ │ │ + lsls r6, r4, #2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r2, [r3, #36] @ 0x24 │ │ │ │ + ldrh r2, [r4, #36] @ 0x24 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - asrs r6, r2, #1 │ │ │ │ + asrs r6, r3, #1 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - asrs r0, r1, #1 │ │ │ │ + asrs r0, r2, #1 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ ldr.w r4, [r0, #492] @ 0x1ec │ │ │ │ @@ -632957,38 +632957,38 @@ │ │ │ │ add r1, pc │ │ │ │ blx 120a0 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ strd r3, r3, [r4, #436] @ 0x1b4 │ │ │ │ b.n 2735e6 │ │ │ │ movs r5, #0 │ │ │ │ b.n 27359e │ │ │ │ - lsrs r4, r0, #30 │ │ │ │ + lsrs r4, r1, #30 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r6, [r6, #28] │ │ │ │ + ldrh r6, [r7, #28] │ │ │ │ lsls r4, r3, #1 │ │ │ │ - lsrs r2, r4, #29 │ │ │ │ + lsrs r2, r5, #29 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r5, [sp, #512] @ 0x200 │ │ │ │ + ldr r5, [sp, #544] @ 0x220 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsrs r0, r3, #25 │ │ │ │ + lsrs r0, r4, #25 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r0, sp, #592 @ 0x250 │ │ │ │ + add r0, sp, #624 @ 0x270 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsrs r0, r4, #24 │ │ │ │ + lsrs r0, r5, #24 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsrs r4, r7, #21 │ │ │ │ + lsrs r4, r0, #22 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r0, r3, #1 │ │ │ │ + adds r0, r4, #1 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldc2 0, cr0, [lr, #356] @ 0x164 │ │ │ │ - ldrh r2, [r3, #12] │ │ │ │ + stc2 0, cr0, [r6, #356]! @ 0x164 │ │ │ │ + ldrh r2, [r4, #12] │ │ │ │ lsls r4, r3, #1 │ │ │ │ - lsrs r6, r2, #21 │ │ │ │ + lsrs r6, r3, #21 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsrs r0, r1, #21 │ │ │ │ + lsrs r0, r2, #21 │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldr.w r3, [r0, #320] @ 0x140 │ │ │ │ adds r3, #2 │ │ │ │ beq.n 2737ba │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -633077,35 +633077,35 @@ │ │ │ │ blx 120a0 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 27377c │ │ │ │ movs r2, #4 │ │ │ │ mov r1, r3 │ │ │ │ add.w r0, r4, #40 @ 0x28 │ │ │ │ blx 120a0 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 27377c │ │ │ │ - lsrs r2, r6, #19 │ │ │ │ + lsrs r2, r7, #19 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r3!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ - movs r0, #152 @ 0x98 │ │ │ │ + movs r0, #160 @ 0xa0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsrs r2, r1, #19 │ │ │ │ + lsrs r2, r2, #19 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsrs r6, r7, #18 │ │ │ │ + lsrs r6, r0, #19 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r4, r4, r3 │ │ │ │ + subs r4, r5, r3 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - lsrs r6, r7, #18 │ │ │ │ + lsrs r6, r0, #19 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsrs r6, r2, #18 │ │ │ │ + lsrs r6, r3, #18 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - lsrs r0, r5, #17 │ │ │ │ + lsrs r0, r6, #17 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r2, [r3, #2] │ │ │ │ + ldrh r2, [r4, #2] │ │ │ │ lsls r4, r3, #1 │ │ │ │ - lsrs r2, r2, #17 │ │ │ │ + lsrs r2, r3, #17 │ │ │ │ lsls r2, r3, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r5, r0 │ │ │ │ ldr.w lr, [r3] │ │ │ │ vpush {d8} │ │ │ │ @@ -636839,42 +636839,42 @@ │ │ │ │ blx 118f4 │ │ │ │ b.n 2763e0 │ │ │ │ movs r2, #4 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ blx 120a0 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 2763e0 │ │ │ │ - b.n 2765c0 │ │ │ │ + b.n 2765d0 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - ldrb r0, [r0, r5] │ │ │ │ + ldrb r0, [r1, r5] │ │ │ │ lsls r4, r3, #1 │ │ │ │ - b.n 276638 │ │ │ │ + b.n 276648 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - vqadd.s8 q0, q1, q5 │ │ │ │ - str r7, [sp, #664] @ 0x298 │ │ │ │ + vqadd.s8 q0, q5, q5 │ │ │ │ + str r7, [sp, #696] @ 0x2b8 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 2765b4 │ │ │ │ + b.n 2765c4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - orrs.w r0, r0, #14221312 @ 0xd90000 │ │ │ │ - b.n 27657c │ │ │ │ + orrs.w r0, r8, #14221312 @ 0xd90000 │ │ │ │ + b.n 27658c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - b.n 276570 │ │ │ │ + b.n 276580 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - asrs r6, r3, #22 │ │ │ │ + asrs r6, r4, #22 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - b.n 27655c │ │ │ │ + b.n 27656c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - mcr 0, 4, r0, cr2, cr10, {2} │ │ │ │ - b.n 276544 │ │ │ │ + mcr 0, 4, r0, cr10, cr10, {2} │ │ │ │ + b.n 276554 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - b.n 2764f8 │ │ │ │ + b.n 276508 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - b.n 2764a8 │ │ │ │ + b.n 2764b8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r4, [r7, r7] │ │ │ │ + ldrb r4, [r0, r0] │ │ │ │ lsls r4, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r3, [r0, #96] @ 0x60 │ │ │ │ mov r7, r0 │ │ │ │ @@ -637973,38 +637973,38 @@ │ │ │ │ add.w r0, r4, #40 @ 0x28 │ │ │ │ add r1, pc │ │ │ │ blx 120a0 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 276ff6 │ │ │ │ nop │ │ │ │ ldrb r2, [r4, #10] │ │ │ │ lsls r2, r4, #1 │ │ │ │ - bmi.n 277070 │ │ │ │ + bmi.n 277080 │ │ │ │ lsls r1, r3, #1 │ │ │ │ lsrs r0, r4, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bmi.n 277188 │ │ │ │ + bmi.n 277198 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r2, [r5, #26] │ │ │ │ + ldrh r2, [r6, #26] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xe81c0059 │ │ │ │ - bmi.n 277148 │ │ │ │ + @ instruction: 0xe8240059 │ │ │ │ + bmi.n 277158 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - b.n 277584 │ │ │ │ + b.n 277594 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bmi.n 27713c │ │ │ │ + bmi.n 27714c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bmi.n 2770ec │ │ │ │ + bmi.n 2770fc │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bcc.n 2770b4 │ │ │ │ + bmi.n 2770c4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bcc.n 277068 │ │ │ │ + bcc.n 277078 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r7, [pc, #792] @ (2773dc ) │ │ │ │ + ldr r7, [pc, #824] @ (2773fc ) │ │ │ │ lsls r4, r3, #1 │ │ │ │ - bcc.n 277024 │ │ │ │ + bcc.n 277034 │ │ │ │ lsls r1, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [pc, #372] @ (27724c ) │ │ │ │ sub sp, #12 │ │ │ │ @@ -638152,45 +638152,45 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ blx 120a0 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 2771c4 │ │ │ │ nop │ │ │ │ ldrb r2, [r3, #4] │ │ │ │ lsls r2, r4, #1 │ │ │ │ - bcs.n 277214 │ │ │ │ + bcs.n 277224 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bmi.n 277288 │ │ │ │ + bmi.n 277298 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bcc.n 2772c0 │ │ │ │ + bcc.n 2772d0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bcc.n 277280 │ │ │ │ + bcc.n 277290 │ │ │ │ lsls r1, r3, #1 │ │ │ │ lsrs r0, r4, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bcs.n 27719c │ │ │ │ + bcs.n 2771ac │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r4, [r3, #12] │ │ │ │ + ldrh r4, [r4, #12] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 276f04 │ │ │ │ + b.n 276f14 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bcs.n 277370 │ │ │ │ + bcs.n 277180 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bcs.n 277364 │ │ │ │ + bcs.n 277374 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - b.n 2773b8 │ │ │ │ + b.n 2773c8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bcs.n 277374 │ │ │ │ + bcs.n 277184 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bcs.n 27732c │ │ │ │ + bcs.n 27733c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bcs.n 27730c │ │ │ │ + bcs.n 27731c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bcs.n 2772c4 │ │ │ │ + bcs.n 2772d4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [pc, #64] @ (2772d0 ) │ │ │ │ + ldr r6, [pc, #96] @ (2772f0 ) │ │ │ │ lsls r4, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr.w r3, [r0, #148] @ 0x94 │ │ │ │ add.w r2, r1, #31 │ │ │ │ @@ -639132,45 +639132,45 @@ │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r4, [r7, #96] @ 0x60 │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r4, r6, #10 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb7c8 │ │ │ │ + @ instruction: 0xb7d0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - mvns r4, r0 │ │ │ │ + mvns r4, r1 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - stmia r7!, {r7} │ │ │ │ + stmia r7!, {r3, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r7!, {r1, r4, r5, r6} │ │ │ │ + stmia r7!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r7!, {r2, r5, r6} │ │ │ │ + stmia r7!, {r2, r3, r5, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r6!, {r1, r2, r6, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bpl.n 277d4c │ │ │ │ + bpl.n 277d5c │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldr r4, [r2, #80] @ 0x50 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsrs r0, r4, #25 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb6ec │ │ │ │ + @ instruction: 0xb6f4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmn r0, r5 │ │ │ │ + cmn r0, r6 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - stmia r6!, {r2, r5, r7} │ │ │ │ + stmia r6!, {r2, r3, r5, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r6!, {r1, r2, r4, r7} │ │ │ │ + stmia r6!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r6!, {r2, r3, r7} │ │ │ │ + stmia r6!, {r2, r4, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r5!, {r1, r5, r6, r7} │ │ │ │ + stmia r5!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bmi.n 277db4 │ │ │ │ + bmi.n 277dc4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r4, r3 │ │ │ │ ldr.w r3, [r0, #480] @ 0x1e0 │ │ │ │ @@ -639859,131 +639859,131 @@ │ │ │ │ bl 260ab4 │ │ │ │ ldr r1, [pc, #244] @ (2786ec ) │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ bl 260ab4 │ │ │ │ b.n 277f64 │ │ │ │ nop │ │ │ │ - stmia r5!, {r2, r4, r6} │ │ │ │ + stmia r5!, {r2, r3, r4, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r6!, {r1, r3, r7} │ │ │ │ + stmia r6!, {r1, r4, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r5!, {r2, r4, r5} │ │ │ │ + stmia r5!, {r2, r3, r4, r5} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r5!, {r2, r5, r7} │ │ │ │ + stmia r5!, {r2, r3, r5, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r4!, {r3, r4, r6, r7} │ │ │ │ + stmia r4!, {r5, r6, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r6!, {r1, r2, r4, r5} │ │ │ │ + stmia r6!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r4!, {r5, r6, r7} │ │ │ │ + stmia r4!, {r3, r5, r6, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r4!, {r5, r7} │ │ │ │ + stmia r4!, {r3, r5, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r5!, {r2, r3, r4, r5} │ │ │ │ + stmia r5!, {r2, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bcc.n 278640 │ │ │ │ + bcc.n 278650 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r4!, {r5, r7} │ │ │ │ + stmia r4!, {r3, r5, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r4!, {r2, r6} │ │ │ │ + stmia r4!, {r2, r3, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r3!, {r2, r5, r7} │ │ │ │ + stmia r3!, {r2, r3, r5, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bcs.n 27855c │ │ │ │ + bcs.n 27856c │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbz r4, 2786ae │ │ │ │ + cbz r4, 2786b0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r7, #184 @ 0xb8 │ │ │ │ + subs r7, #192 @ 0xc0 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r3!, {r3, r4, r6} │ │ │ │ + stmia r3!, {r5, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r2!, {r1, r4, r5, r7} │ │ │ │ + stmia r2!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r7} │ │ │ │ + stmia r3!, {r1, r2, r5, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbz r0, 27869a │ │ │ │ + cbz r0, 27869c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r7, #4 │ │ │ │ + subs r7, #12 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - stmia r3!, {r2, r3, r5} │ │ │ │ + stmia r3!, {r2, r4, r5} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r4!, {r1, r4, r5, r6, r7} │ │ │ │ + stmia r4!, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - beq.n 27861c │ │ │ │ + beq.n 27862c │ │ │ │ lsls r2, r3, #1 │ │ │ │ - sxtb r6, r3 │ │ │ │ + sxtb r6, r4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #90 @ 0x5a │ │ │ │ + subs r6, #98 @ 0x62 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - stmia r2!, {r1, r7} │ │ │ │ + stmia r2!, {r1, r3, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r2!, {r1, r3, r4, r5} │ │ │ │ + stmia r2!, {r1, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbz r0, 2786a4 │ │ │ │ + cbz r0, 2786a6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r5, #174 @ 0xae │ │ │ │ + subs r5, #182 @ 0xb6 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - stmia r1!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r1!, {r1, r5, r6, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r3!, {r1, r5, r7} │ │ │ │ + stmia r3!, {r1, r3, r5, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - sub sp, #296 @ 0x128 │ │ │ │ + sub sp, #328 @ 0x148 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r4, #200 @ 0xc8 │ │ │ │ + subs r4, #208 @ 0xd0 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r1!, {r1, r2} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add sp, #480 @ 0x1e0 │ │ │ │ + sub sp, #0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r4, #118 @ 0x76 │ │ │ │ + subs r4, #126 @ 0x7e │ │ │ │ lsls r4, r3, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r4, r7} │ │ │ │ + stmia r0!, {r1, r2, r5, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add sp, #80 @ 0x50 │ │ │ │ + add sp, #112 @ 0x70 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r4, #34 @ 0x22 │ │ │ │ + subs r4, #42 @ 0x2a │ │ │ │ lsls r4, r3, #1 │ │ │ │ - stmia r0!, {r1, r6} │ │ │ │ + stmia r0!, {r1, r3, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r7, sp, #752 @ 0x2f0 │ │ │ │ + add r7, sp, #784 @ 0x310 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r3, #186 @ 0xba │ │ │ │ + subs r3, #194 @ 0xc2 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - nop {15} │ │ │ │ + it │ │ │ │ + lsl r1, r3, #1 │ │ │ │ + wfi │ │ │ │ lsls r1, r3, #1 │ │ │ │ - it cs │ │ │ │ - lslcs r1, r3, #1 │ │ │ │ - stmia r0!, {r5, r6} │ │ │ │ + stmia r0!, {r3, r5, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ite eq │ │ │ │ - lsleq r1, r3, #1 │ │ │ │ - itet vc @ unpredictable │ │ │ │ + ite ne │ │ │ │ + lslne r1, r3, #1 │ │ │ │ + ittt vc @ unpredictable │ │ │ │ lslvc r1, r3, #1 │ │ │ │ - itt ls @ unpredictable │ │ │ │ - lslls r1, r3, #1 │ │ │ │ - subls r3, #14 │ │ │ │ + itt ge @ unpredictable │ │ │ │ + lslge r1, r3, #1 │ │ │ │ + subge r3, #22 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldr r0, [r4, r4] │ │ │ │ + ldr r0, [r5, r4] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - bkpt 0x004c │ │ │ │ - lsls r1, r3, #1 │ │ │ │ - nop {11} │ │ │ │ + bkpt 0x0054 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bkpt 0x005c │ │ │ │ + it lt │ │ │ │ + lsllt r1, r3, #1 │ │ │ │ + bkpt 0x0064 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bkpt 0x0024 │ │ │ │ + bkpt 0x002c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bkpt 0x00b8 │ │ │ │ + bkpt 0x00c0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bkpt 0x009c │ │ │ │ + bkpt 0x00a4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r4!, {r1, r2, r3, r5, r6} │ │ │ │ + ldmia r4, {r1, r2, r4, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r5, [pc, #500] @ (2788f8 ) │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ @@ -640182,31 +640182,31 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ b.n 2788d4 │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ str r0, [r6, #44] @ 0x2c │ │ │ │ lsls r2, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r1, r2, r5} │ │ │ │ + pop {r1, r2, r3, r5} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - pop {r3, r7, pc} │ │ │ │ + pop {r4, r7, pc} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - pop {r3} │ │ │ │ + pop {r4} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - pop {r2, r3, r4} │ │ │ │ + pop {r2, r5} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r6, 27898e │ │ │ │ + cbnz r6, 278990 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r4, 278990 │ │ │ │ + cbnz r4, 278992 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r0, #38 @ 0x26 │ │ │ │ + subs r0, #46 @ 0x2e │ │ │ │ lsls r4, r3, #1 │ │ │ │ - cbnz r0, 27898e │ │ │ │ + cbnz r0, 278990 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r2, {r2, r3, r5} │ │ │ │ + ldmia r2, {r2, r4, r5} │ │ │ │ lsls r2, r3, #1 │ │ │ │ str r6, [r2, #24] │ │ │ │ lsls r2, r4, #1 │ │ │ │ str r2, [r3, #16] │ │ │ │ lsls r2, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -640960,141 +640960,141 @@ │ │ │ │ bl 260ab4 │ │ │ │ ldr r1, [pc, #264] @ (2792d0 ) │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ bl 260ab4 │ │ │ │ b.n 278a9c │ │ │ │ nop │ │ │ │ - rev16 r4, r3 │ │ │ │ + rev16 r4, r4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r2, 279240 │ │ │ │ + cbnz r2, 279242 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [pc, #192] @ (2792a0 ) │ │ │ │ + ldr r0, [pc, #224] @ (2792c0 ) │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r1, [sp, #984] @ 0x3d8 │ │ │ │ + str r1, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r6, 279218 │ │ │ │ + cbnz r6, 27921a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r4, 279234 │ │ │ │ + cbnz r4, 279236 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - blxns r7 │ │ │ │ + blxns r8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - rev16 r2, r3 │ │ │ │ + rev16 r2, r4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r4, 27920e │ │ │ │ + cbnz r4, 279210 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r7!, {r1, r4, r6, r7} │ │ │ │ + stmia r7!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cbnz r4, 279218 │ │ │ │ + cbnz r4, 27921a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r0, 279206 │ │ │ │ + cbnz r0, 279208 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xb868 │ │ │ │ + @ instruction: 0xb870 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r7!, {r2, r4, r6} │ │ │ │ + stmia r7!, {r2, r3, r4, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r0, sp, #1000 @ 0x3e8 │ │ │ │ + add r1, sp, #8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r4, #246 @ 0xf6 │ │ │ │ + adds r4, #254 @ 0xfe │ │ │ │ lsls r4, r3, #1 │ │ │ │ - @ instruction: 0xb898 │ │ │ │ + @ instruction: 0xb8a0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r0, 279220 │ │ │ │ + cbnz r0, 279222 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xb87a │ │ │ │ + @ instruction: 0xb882 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xb7d4 │ │ │ │ + @ instruction: 0xb7dc │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xb8c0 │ │ │ │ + @ instruction: 0xb8c8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r0, sp, #168 @ 0xa8 │ │ │ │ + add r0, sp, #200 @ 0xc8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r4, #38 @ 0x26 │ │ │ │ + adds r4, #46 @ 0x2e │ │ │ │ lsls r4, r3, #1 │ │ │ │ - @ instruction: 0xb85c │ │ │ │ + @ instruction: 0xb864 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - rev r2, r4 │ │ │ │ + rev r2, r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r6!, {r1, r3} │ │ │ │ + stmia r6!, {r1, r4} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r7, pc, #568 @ (adr r7, 279478 ) │ │ │ │ + add r7, pc, #600 @ (adr r7, 279498 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r3, #138 @ 0x8a │ │ │ │ + adds r3, #146 @ 0x92 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - @ instruction: 0xb7c0 │ │ │ │ + @ instruction: 0xb7c8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xb778 │ │ │ │ + @ instruction: 0xb780 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r6, pc, #888 @ (adr r6, 2795c8 ) │ │ │ │ + add r6, pc, #920 @ (adr r6, 2795e8 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r2, #236 @ 0xec │ │ │ │ + adds r2, #244 @ 0xf4 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - @ instruction: 0xb682 │ │ │ │ + @ instruction: 0xb68a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xb6fe │ │ │ │ + @ instruction: 0xb706 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xb8c4 │ │ │ │ + @ instruction: 0xb8cc │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, pc, #968 @ (adr r5, 27962c ) │ │ │ │ + add r5, pc, #1000 @ (adr r5, 27964c ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r1, #238 @ 0xee │ │ │ │ + adds r1, #246 @ 0xf6 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - @ instruction: 0xb624 │ │ │ │ + @ instruction: 0xb62c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, pc, #352 @ (adr r5, 2793d0 ) │ │ │ │ + add r5, pc, #384 @ (adr r5, 2793f0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r1, #86 @ 0x56 │ │ │ │ + adds r1, #94 @ 0x5e │ │ │ │ lsls r4, r3, #1 │ │ │ │ - push {r1, r3, r4, r5, r6, r7} │ │ │ │ + push {r1, lr} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - push {r1, r4, r5, r6, lr} │ │ │ │ + push {r1, r3, r4, r5, r6, lr} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, pc, #928 @ (adr r4, 279620 ) │ │ │ │ + add r4, pc, #960 @ (adr r4, 279640 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r0, #246 @ 0xf6 │ │ │ │ + adds r0, #254 @ 0xfe │ │ │ │ lsls r4, r3, #1 │ │ │ │ - push {r5, lr} │ │ │ │ + push {r3, r5, lr} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, pc, #616 @ (adr r4, 2794f4 ) │ │ │ │ + add r4, pc, #648 @ (adr r4, 279514 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r0, #152 @ 0x98 │ │ │ │ + adds r0, #160 @ 0xa0 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - push {r2, r3, r4, r5} │ │ │ │ + push {r2, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - push {r2, r4, r5, r7} │ │ │ │ + push {r2, r3, r4, r5, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbz r4, 279316 │ │ │ │ + cbz r4, 279318 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - push {r2, r5, lr} │ │ │ │ + push {r2, r3, r5, lr} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - sbcs r4, r7 │ │ │ │ + rors r4, r0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrh r4, [r0, #28] │ │ │ │ + ldrh r4, [r1, #28] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - push {r1, r2, r6} │ │ │ │ + push {r1, r2, r3, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r7, #188 @ 0xbc │ │ │ │ + cmp r7, #196 @ 0xc4 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldrh r6, [r0, #24] │ │ │ │ + ldrh r6, [r1, #24] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - uxth r0, r6 │ │ │ │ + uxth r0, r7 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - push {r2, r4} │ │ │ │ + push {r2, r3, r4} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - lsls r4, r6 │ │ │ │ + lsls r4, r7 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cbz r2, 279318 │ │ │ │ + cbz r2, 27931a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - sxtb r6, r2 │ │ │ │ + sxtb r6, r3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r6, #152 @ 0x98 │ │ │ │ + cmp r6, #160 @ 0xa0 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - uxtb r4, r7 │ │ │ │ + cbz r4, 279310 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r4, r7} │ │ │ │ + stmia r0!, {r1, r2, r5, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d13} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ mov r6, r3 │ │ │ │ @@ -642417,249 +642417,249 @@ │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ blx 118f4 │ │ │ │ ldr r1, [pc, #476] @ (27a414 ) │ │ │ │ add r1, pc │ │ │ │ bl 260ab4 │ │ │ │ b.n 279c1c │ │ │ │ - add r0, pc, #632 @ (adr r0, 27a4bc ) │ │ │ │ + add r0, pc, #664 @ (adr r0, 27a4dc ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r4, #152 @ 0x98 │ │ │ │ + cmp r4, #160 @ 0xa0 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - cbz r2, 27a24e │ │ │ │ + cbz r2, 27a250 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - sub sp, #480 @ 0x1e0 │ │ │ │ + cbz r0, 27a250 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add sp, #160 @ 0xa0 │ │ │ │ + add sp, #192 @ 0xc0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r7, sp, #520 @ 0x208 │ │ │ │ + add r7, sp, #552 @ 0x228 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - sub sp, #8 │ │ │ │ + sub sp, #40 @ 0x28 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbz r0, 27a29e │ │ │ │ + sxth r0, r0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - pop {r5, r6, r7, pc} │ │ │ │ + pop {r3, r5, r6, r7, pc} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r7, [sp, #400] @ 0x190 │ │ │ │ + ldr r7, [sp, #432] @ 0x1b0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r3, #94 @ 0x5e │ │ │ │ + cmp r3, #102 @ 0x66 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r7, sp, #864 @ 0x360 │ │ │ │ + add r7, sp, #896 @ 0x380 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r7, sp, #760 @ 0x2f8 │ │ │ │ + add r7, sp, #792 @ 0x318 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r6, sp, #952 @ 0x3b8 │ │ │ │ + add r6, sp, #984 @ 0x3d8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r6, sp, #288 @ 0x120 │ │ │ │ + add r6, sp, #320 @ 0x140 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r7, sp, #288 @ 0x120 │ │ │ │ + add r7, sp, #320 @ 0x140 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - sub sp, #248 @ 0xf8 │ │ │ │ + sub sp, #280 @ 0x118 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - pop {r1, r3, r5, r7} │ │ │ │ + pop {r1, r4, r5, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r5, [sp, #808] @ 0x328 │ │ │ │ + ldr r5, [sp, #840] @ 0x348 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r1, #194 @ 0xc2 │ │ │ │ + cmp r1, #202 @ 0xca │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r6, sp, #216 @ 0xd8 │ │ │ │ + add r6, sp, #248 @ 0xf8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, sp, #864 @ 0x360 │ │ │ │ + add r5, sp, #896 @ 0x380 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, sp, #272 @ 0x110 │ │ │ │ + add r5, sp, #304 @ 0x130 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, sp, #632 @ 0x278 │ │ │ │ + add r4, sp, #664 @ 0x298 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, sp, #640 @ 0x280 │ │ │ │ + add r5, sp, #672 @ 0x2a0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [sp, #864] @ 0x360 │ │ │ │ + ldr r4, [sp, #896] @ 0x380 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, sp, #648 @ 0x288 │ │ │ │ + add r4, sp, #680 @ 0x2a8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - revsh r2, r7 │ │ │ │ + cbnz r2, 27a2f0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r6, sp, #952 @ 0x3b8 │ │ │ │ + add r6, sp, #984 @ 0x3d8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - revsh r0, r3 │ │ │ │ + revsh r0, r4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r4, [sp, #352] @ 0x160 │ │ │ │ + ldr r4, [sp, #384] @ 0x180 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r0, #80 @ 0x50 │ │ │ │ + cmp r0, #88 @ 0x58 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r4, sp, #784 @ 0x310 │ │ │ │ + add r4, sp, #816 @ 0x330 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, sp, #408 @ 0x198 │ │ │ │ + add r4, sp, #440 @ 0x1b8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, sp, #840 @ 0x348 │ │ │ │ + add r3, sp, #872 @ 0x368 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, sp, #176 @ 0xb0 │ │ │ │ + add r3, sp, #208 @ 0xd0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, sp, #184 @ 0xb8 │ │ │ │ + add r4, sp, #216 @ 0xd8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [sp, #408] @ 0x198 │ │ │ │ + ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, sp, #192 @ 0xc0 │ │ │ │ + add r3, sp, #224 @ 0xe0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r0, 27a302 │ │ │ │ + cbnz r0, 27a304 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r5, sp, #496 @ 0x1f0 │ │ │ │ + add r5, sp, #528 @ 0x210 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbnz r6, 27a300 │ │ │ │ + cbnz r6, 27a302 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [sp, #120] @ 0x78 │ │ │ │ + ldr r2, [sp, #152] @ 0x98 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r6, #24 │ │ │ │ + movs r6, #32 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r2, sp, #552 @ 0x228 │ │ │ │ + add r2, sp, #584 @ 0x248 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r2, sp, #472 @ 0x1d8 │ │ │ │ + add r2, sp, #504 @ 0x1f8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r1, sp, #696 @ 0x2b8 │ │ │ │ + add r1, sp, #728 @ 0x2d8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r1, sp, #32 │ │ │ │ + add r1, sp, #64 @ 0x40 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, sp, #864 @ 0x360 │ │ │ │ + add r3, sp, #896 @ 0x380 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r2, sp, #0 │ │ │ │ + add r2, sp, #32 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r1, sp, #984 @ 0x3d8 │ │ │ │ + add r1, sp, #1016 @ 0x3f8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r1, sp, #928 @ 0x3a0 │ │ │ │ + add r1, sp, #960 @ 0x3c0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, sp, #464 @ 0x1d0 │ │ │ │ + add r3, sp, #496 @ 0x1f0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xb75e │ │ │ │ + @ instruction: 0xb766 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r0, [sp, #904] @ 0x388 │ │ │ │ + ldr r0, [sp, #936] @ 0x3a8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r4, #220 @ 0xdc │ │ │ │ + movs r4, #228 @ 0xe4 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r1, sp, #328 @ 0x148 │ │ │ │ + add r1, sp, #360 @ 0x168 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r1, sp, #248 @ 0xf8 │ │ │ │ + add r1, sp, #280 @ 0x118 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r0, sp, #472 @ 0x1d8 │ │ │ │ + add r0, sp, #504 @ 0x1f8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r7, pc, #832 @ (adr r7, 27a670 ) │ │ │ │ + add r7, pc, #864 @ (adr r7, 27a690 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r0, sp, #840 @ 0x348 │ │ │ │ + add r0, sp, #872 @ 0x368 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r0, sp, #800 @ 0x320 │ │ │ │ + add r0, sp, #832 @ 0x340 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r0, sp, #744 @ 0x2e8 │ │ │ │ + add r0, sp, #776 @ 0x308 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r2, sp, #280 @ 0x118 │ │ │ │ + add r2, sp, #312 @ 0x138 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - @ instruction: 0xb630 │ │ │ │ + @ instruction: 0xb638 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r7, [sp, #704] @ 0x2c0 │ │ │ │ + str r7, [sp, #736] @ 0x2e0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r3, #194 @ 0xc2 │ │ │ │ + movs r3, #202 @ 0xca │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r0, sp, #120 @ 0x78 │ │ │ │ + add r0, sp, #152 @ 0x98 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r0, sp, #48 @ 0x30 │ │ │ │ + add r0, sp, #80 @ 0x50 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r7, pc, #240 @ (adr r7, 27a448 ) │ │ │ │ + add r7, pc, #272 @ (adr r7, 27a468 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r6, pc, #600 @ (adr r6, 27a5b4 ) │ │ │ │ + add r6, pc, #632 @ (adr r6, 27a5d4 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r7, pc, #600 @ (adr r7, 27a5b8 ) │ │ │ │ + add r7, pc, #632 @ (adr r7, 27a5d8 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r6, [sp, #816] @ 0x330 │ │ │ │ + str r6, [sp, #848] @ 0x350 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r2, #196 @ 0xc4 │ │ │ │ + movs r2, #204 @ 0xcc │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r7, pc, #216 @ (adr r7, 27a444 ) │ │ │ │ + add r7, pc, #248 @ (adr r7, 27a464 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r7, pc, #144 @ (adr r7, 27a400 ) │ │ │ │ + add r7, pc, #176 @ (adr r7, 27a420 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r6, pc, #336 @ (adr r6, 27a4c4 ) │ │ │ │ + add r6, pc, #368 @ (adr r6, 27a4e4 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, pc, #696 @ (adr r5, 27a630 ) │ │ │ │ + add r5, pc, #728 @ (adr r5, 27a650 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r6, pc, #696 @ (adr r6, 27a634 ) │ │ │ │ + add r6, pc, #728 @ (adr r6, 27a654 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r5, [sp, #912] @ 0x390 │ │ │ │ + str r5, [sp, #944] @ 0x3b0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r1, #220 @ 0xdc │ │ │ │ + movs r1, #228 @ 0xe4 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r6, pc, #320 @ (adr r6, 27a4c8 ) │ │ │ │ + add r6, pc, #352 @ (adr r6, 27a4e8 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, pc, #968 @ (adr r5, 27a754 ) │ │ │ │ + add r5, pc, #1000 @ (adr r5, 27a774 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, pc, #376 @ (adr r5, 27a508 ) │ │ │ │ + add r5, pc, #408 @ (adr r5, 27a528 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, pc, #736 @ (adr r4, 27a674 ) │ │ │ │ + add r4, pc, #768 @ (adr r4, 27a694 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, pc, #744 @ (adr r5, 27a680 ) │ │ │ │ + add r5, pc, #776 @ (adr r5, 27a6a0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r4, [sp, #968] @ 0x3c8 │ │ │ │ + str r4, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, pc, #752 @ (adr r4, 27a690 ) │ │ │ │ + add r4, pc, #784 @ (adr r4, 27a6b0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbz r4, 27a3e8 │ │ │ │ + cbz r4, 27a3ea │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [sp, #720] @ 0x2d0 │ │ │ │ + str r4, [sp, #752] @ 0x2f0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r0, #172 @ 0xac │ │ │ │ + movs r0, #180 @ 0xb4 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r5, pc, #128 @ (adr r5, 27a430 ) │ │ │ │ + add r5, pc, #160 @ (adr r5, 27a450 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, pc, #784 @ (adr r4, 27a6c4 ) │ │ │ │ + add r4, pc, #816 @ (adr r4, 27a6e4 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, pc, #200 @ (adr r4, 27a480 ) │ │ │ │ + add r4, pc, #232 @ (adr r4, 27a4a0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, pc, #568 @ (adr r3, 27a5f4 ) │ │ │ │ + add r3, pc, #600 @ (adr r3, 27a614 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, pc, #584 @ (adr r4, 27a608 ) │ │ │ │ + add r4, pc, #616 @ (adr r4, 27a628 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r3, [sp, #816] @ 0x330 │ │ │ │ + str r3, [sp, #848] @ 0x350 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, pc, #608 @ (adr r3, 27a628 ) │ │ │ │ + add r3, pc, #640 @ (adr r3, 27a648 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbz r2, 27a408 │ │ │ │ + cbz r2, 27a40a │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r3, [sp, #616] @ 0x268 │ │ │ │ + str r3, [sp, #648] @ 0x288 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, r2, #6 │ │ │ │ + subs r6, r3, #6 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r4, pc, #32 @ (adr r4, 27a3f8 ) │ │ │ │ + add r4, pc, #64 @ (adr r4, 27a418 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, pc, #984 @ (adr r3, 27a7b4 ) │ │ │ │ + add r3, pc, #1016 @ (adr r3, 27a7d4 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, pc, #192 @ (adr r3, 27a4a0 ) │ │ │ │ + add r3, pc, #224 @ (adr r3, 27a4c0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r2, pc, #560 @ (adr r2, 27a614 ) │ │ │ │ + add r2, pc, #592 @ (adr r2, 27a634 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, pc, #376 @ (adr r5, 27a560 ) │ │ │ │ + add r5, pc, #408 @ (adr r5, 27a580 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, pc, #544 @ (adr r3, 27a60c ) │ │ │ │ + add r3, pc, #576 @ (adr r3, 27a62c ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, pc, #512 @ (adr r3, 27a5f0 ) │ │ │ │ + add r3, pc, #544 @ (adr r3, 27a610 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, pc, #464 @ (adr r3, 27a5c4 ) │ │ │ │ + add r3, pc, #496 @ (adr r3, 27a5e4 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r2, [sp, #720] @ 0x2d0 │ │ │ │ + str r2, [sp, #752] @ 0x2f0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r0, r6, #2 │ │ │ │ + subs r0, r7, #2 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r3, pc, #144 @ (adr r3, 27a490 ) │ │ │ │ + add r3, pc, #176 @ (adr r3, 27a4b0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, pc, #72 @ (adr r3, 27a44c ) │ │ │ │ + add r3, pc, #104 @ (adr r3, 27a46c ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r2, pc, #304 @ (adr r2, 27a538 ) │ │ │ │ + add r2, pc, #336 @ (adr r2, 27a558 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r1, pc, #672 @ (adr r1, 27a6ac ) │ │ │ │ + add r1, pc, #704 @ (adr r1, 27a6cc ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r2, pc, #688 @ (adr r2, 27a6c0 ) │ │ │ │ + add r2, pc, #720 @ (adr r2, 27a6e0 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r2, pc, #656 @ (adr r2, 27a6a4 ) │ │ │ │ + add r2, pc, #688 @ (adr r2, 27a6c4 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r2, pc, #608 @ (adr r2, 27a678 ) │ │ │ │ + add r2, pc, #640 @ (adr r2, 27a698 ) │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -643166,91 +643166,91 @@ │ │ │ │ ldr.w r3, [r2, r5, lsl #2] │ │ │ │ vmov r1, s18 │ │ │ │ mul.w r3, r1, r3 │ │ │ │ str.w r3, [r2, r5, lsl #2] │ │ │ │ b.n 27a5a4 │ │ │ │ ldr.w r3, [r2, r6, lsl #2] │ │ │ │ b.n 27a5fe │ │ │ │ - ldrh r2, [r2, #56] @ 0x38 │ │ │ │ + ldrh r2, [r3, #56] @ 0x38 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r2, r3, r4 │ │ │ │ + subs r2, r4, r4 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldr r6, [sp, #672] @ 0x2a0 │ │ │ │ + ldr r6, [sp, #704] @ 0x2c0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [sp, #632] @ 0x278 │ │ │ │ + ldr r6, [sp, #664] @ 0x298 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [sp, #744] @ 0x2e8 │ │ │ │ + ldr r5, [sp, #776] @ 0x308 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [sp, #832] @ 0x340 │ │ │ │ + ldr r6, [sp, #864] @ 0x360 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r6, [r0, #48] @ 0x30 │ │ │ │ + ldrh r6, [r1, #48] @ 0x30 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [sp, #760] @ 0x2f8 │ │ │ │ + ldr r6, [sp, #792] @ 0x318 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, sp, #152 @ 0x98 │ │ │ │ + add r4, sp, #184 @ 0xb8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r4, [r0, #44] @ 0x2c │ │ │ │ + ldrh r4, [r1, #44] @ 0x2c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r4, r6, r5 │ │ │ │ + adds r4, r7, r5 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldr r5, [sp, #168] @ 0xa8 │ │ │ │ + ldr r5, [sp, #200] @ 0xc8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [sp, #136] @ 0x88 │ │ │ │ + ldr r5, [sp, #168] @ 0xa8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r4, [r5, #38] @ 0x26 │ │ │ │ + ldrh r4, [r6, #38] @ 0x26 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, r4, r3 │ │ │ │ + adds r6, r5, r3 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldr r4, [sp, #616] @ 0x268 │ │ │ │ + ldr r4, [sp, #648] @ 0x288 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [sp, #592] @ 0x250 │ │ │ │ + ldr r4, [sp, #624] @ 0x270 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [sp, #960] @ 0x3c0 │ │ │ │ + ldr r3, [sp, #992] @ 0x3e0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [sp, #104] @ 0x68 │ │ │ │ + ldr r5, [sp, #136] @ 0x88 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r2, [r2, #34] @ 0x22 │ │ │ │ + ldrh r2, [r3, #34] @ 0x22 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [sp, #168] @ 0xa8 │ │ │ │ + ldr r5, [sp, #200] @ 0xc8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [sp, #136] @ 0x88 │ │ │ │ + ldr r5, [sp, #168] @ 0xa8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r2, sp, #408 @ 0x198 │ │ │ │ + add r2, sp, #440 @ 0x1b8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r3, [sp, #336] @ 0x150 │ │ │ │ + ldr r3, [sp, #368] @ 0x170 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r2, sp, #192 @ 0xc0 │ │ │ │ + add r2, sp, #224 @ 0xe0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r4, [sp, #512] @ 0x200 │ │ │ │ + ldr r4, [sp, #544] @ 0x220 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r4, [sp, #472] @ 0x1d8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [sp, #672] @ 0x2a0 │ │ │ │ + ldr r2, [sp, #704] @ 0x2c0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [sp, #904] @ 0x388 │ │ │ │ + ldr r3, [sp, #936] @ 0x3a8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [sp, #824] @ 0x338 │ │ │ │ + ldr r3, [sp, #856] @ 0x358 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r1, sp, #176 @ 0xb0 │ │ │ │ + add r1, sp, #208 @ 0xd0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldrh r0, [r1, #22] │ │ │ │ + ldrh r0, [r2, #22] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - asrs r2, r7, #26 │ │ │ │ + asrs r2, r0, #27 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldr r2, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r2, [sp, #480] @ 0x1e0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r2, [sp, #456] @ 0x1c8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r1, [sp, #792] @ 0x318 │ │ │ │ + ldr r1, [sp, #824] @ 0x338 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [sp, #0] │ │ │ │ + ldr r3, [sp, #32] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [sp, #920] @ 0x398 │ │ │ │ + ldr r2, [sp, #952] @ 0x3b8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r0, sp, #264 @ 0x108 │ │ │ │ + add r0, sp, #296 @ 0x128 │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -643762,95 +643762,95 @@ │ │ │ │ mul.w r3, r1, r3 │ │ │ │ str.w r3, [r2, r5, lsl #2] │ │ │ │ add sp, #20 │ │ │ │ vpop {d8-d10} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr.w r3, [r2, r6, lsl #2] │ │ │ │ b.n 27acd6 │ │ │ │ - ldrh r6, [r6, #0] │ │ │ │ + ldrh r6, [r7, #0] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - asrs r6, r2, #16 │ │ │ │ + asrs r6, r3, #16 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - str r7, [sp, #832] @ 0x340 │ │ │ │ + str r7, [sp, #864] @ 0x360 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r7, [sp, #792] @ 0x318 │ │ │ │ + str r7, [sp, #824] @ 0x338 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r6, [sp, #904] @ 0x388 │ │ │ │ + str r6, [sp, #936] @ 0x3a8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [sp, #256] @ 0x100 │ │ │ │ + ldr r0, [sp, #288] @ 0x120 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r6, [r5, #56] @ 0x38 │ │ │ │ + strh r6, [r6, #56] @ 0x38 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r7, [sp, #920] @ 0x398 │ │ │ │ + str r7, [sp, #952] @ 0x3b8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r5, pc, #328 @ (adr r5, 27b2b0 ) │ │ │ │ + add r5, pc, #360 @ (adr r5, 27b2d0 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r4, [r4, #52] @ 0x34 │ │ │ │ + strh r4, [r5, #52] @ 0x34 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - asrs r4, r2, #10 │ │ │ │ + asrs r4, r3, #10 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - str r6, [sp, #296] @ 0x128 │ │ │ │ + str r6, [sp, #328] @ 0x148 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r6, [sp, #264] @ 0x108 │ │ │ │ + str r6, [sp, #296] @ 0x128 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r0, [r1, #48] @ 0x30 │ │ │ │ + strh r0, [r2, #48] @ 0x30 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - asrs r2, r0, #8 │ │ │ │ + asrs r2, r1, #8 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - str r5, [sp, #760] @ 0x2f8 │ │ │ │ + str r5, [sp, #792] @ 0x318 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r5, [sp, #736] @ 0x2e0 │ │ │ │ + str r5, [sp, #768] @ 0x300 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r5, [sp, #80] @ 0x50 │ │ │ │ + str r5, [sp, #112] @ 0x70 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r6, [sp, #304] @ 0x130 │ │ │ │ + str r6, [sp, #336] @ 0x150 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r6, [sp, #240] @ 0xf0 │ │ │ │ + str r6, [sp, #272] @ 0x110 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r3, pc, #608 @ (adr r3, 27b3f8 ) │ │ │ │ + add r3, pc, #640 @ (adr r3, 27b418 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [sp, #552] @ 0x228 │ │ │ │ + str r4, [sp, #584] @ 0x248 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r6, [sp, #40] @ 0x28 │ │ │ │ + str r6, [sp, #72] @ 0x48 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r2, [r5, #38] @ 0x26 │ │ │ │ + strh r2, [r6, #38] @ 0x26 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - asrs r6, r5, #3 │ │ │ │ + asrs r6, r6, #3 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - str r5, [sp, #568] @ 0x238 │ │ │ │ + str r5, [sp, #600] @ 0x258 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r2, pc, #944 @ (adr r2, 27b560 ) │ │ │ │ + add r2, pc, #976 @ (adr r2, 27b580 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r3, [sp, #792] @ 0x318 │ │ │ │ + str r3, [sp, #824] @ 0x338 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r5, [sp, #24] │ │ │ │ + str r5, [sp, #56] @ 0x38 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r4, [sp, #952] @ 0x3b8 │ │ │ │ + str r4, [sp, #984] @ 0x3d8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r2, pc, #304 @ (adr r2, 27b2f0 ) │ │ │ │ + add r2, pc, #336 @ (adr r2, 27b310 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r4, [r4, #30] │ │ │ │ + strh r4, [r5, #30] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - lsrs r6, r3, #31 │ │ │ │ + lsrs r6, r4, #31 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - str r3, [sp, #608] @ 0x260 │ │ │ │ + str r3, [sp, #640] @ 0x280 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r3, [sp, #584] @ 0x248 │ │ │ │ + str r3, [sp, #616] @ 0x268 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r2, [sp, #952] @ 0x3b8 │ │ │ │ + str r2, [sp, #984] @ 0x3d8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r4, [sp, #440] @ 0x1b8 │ │ │ │ + str r4, [sp, #472] @ 0x1d8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r0, [r2, #26] │ │ │ │ + strh r0, [r3, #26] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - lsrs r4, r2, #29 │ │ │ │ + lsrs r4, r3, #29 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - str r3, [sp, #1000] @ 0x3e8 │ │ │ │ + str r4, [sp, #8] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r1, pc, #344 @ (adr r1, 27b340 ) │ │ │ │ + add r1, pc, #376 @ (adr r1, 27b360 ) │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr.w r4, [r0, #320] @ 0x140 │ │ │ │ sub sp, #28 │ │ │ │ @@ -644143,41 +644143,41 @@ │ │ │ │ mov r9, r2 │ │ │ │ b.n 27b4e4 │ │ │ │ ldr.w r2, [r4, #352] @ 0x160 │ │ │ │ ldr.w r2, [r2, r6, lsl #2] │ │ │ │ str r2, [sp, #0] │ │ │ │ b.n 27b3c2 │ │ │ │ nop │ │ │ │ - str r0, [sp, #928] @ 0x3a0 │ │ │ │ + str r0, [sp, #960] @ 0x3c0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r7, [sp, #712] @ 0x2c8 │ │ │ │ + ldr r7, [sp, #744] @ 0x2e8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r0, [sp, #656] @ 0x290 │ │ │ │ + str r0, [sp, #688] @ 0x2b0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r7, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r7, [sp, #464] @ 0x1d0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r1, [sp, #56] @ 0x38 │ │ │ │ + str r1, [sp, #88] @ 0x58 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r6, [r0, #2] │ │ │ │ + strh r6, [r1, #2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - lsrs r2, r1, #17 │ │ │ │ + lsrs r2, r2, #17 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - str r1, [sp, #160] @ 0xa0 │ │ │ │ + str r1, [sp, #192] @ 0xc0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r1, [sp, #96] @ 0x60 │ │ │ │ + str r1, [sp, #128] @ 0x80 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r4, [r5, #62] @ 0x3e │ │ │ │ + ldrh r4, [r6, #62] @ 0x3e │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r4, [r4, #28] │ │ │ │ + ldrb r4, [r5, #28] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - lsrs r0, r5, #12 │ │ │ │ + lsrs r0, r6, #12 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - str r0, [sp, #24] │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r6, [r6, #62] @ 0x3e │ │ │ │ + ldrh r6, [r7, #62] @ 0x3e │ │ │ │ lsls r1, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ sub sp, #12 │ │ │ │ @@ -644267,17 +644267,17 @@ │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ ldr r0, [pc, #12] @ (27b69c ) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ ldr r0, [pc, #8] @ (27b6a0 ) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - ldrb r2, [r0, #21] │ │ │ │ + ldrb r2, [r1, #21] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r2, [r2, #9] │ │ │ │ + strb r2, [r3, #9] │ │ │ │ lsls r1, r3, #1 │ │ │ │ ldrb r2, [r0, #15] │ │ │ │ uxtb r2, r2 │ │ │ │ cmp r2, #255 @ 0xff │ │ │ │ bne.n 27b6ae │ │ │ │ bx lr │ │ │ │ push {lr} │ │ │ │ @@ -648308,15 +648308,15 @@ │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsrs r6, r7, #16 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsrs r6, r4, #16 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsrs r6, r1, #16 │ │ │ │ lsls r2, r4, #1 │ │ │ │ - str r4, [r4, #112] @ 0x70 │ │ │ │ + str r4, [r5, #112] @ 0x70 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r4, r6, #22 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r1, #15 │ │ │ │ lsls r2, r4, #1 │ │ │ │ lsrs r0, r2, #13 │ │ │ │ lsls r2, r4, #1 │ │ │ │ @@ -650192,15 +650192,15 @@ │ │ │ │ cmp r5, #0 │ │ │ │ bne.n 27f2e2 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x88e> │ │ │ │ b.n 27f2ea , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x896> │ │ │ │ ldr r0, [pc, #8] @ (27f314 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x8c0>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - adds r5, #220 @ 0xdc │ │ │ │ + adds r5, #228 @ 0xe4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ cmp r2, #99 @ 0x63 │ │ │ │ mov r8, r0 │ │ │ │ add.w r7, r1, r3 │ │ │ │ bls.n 27f386 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x932> │ │ │ │ ldr r6, [pc, #100] @ (27f38c , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x938>) │ │ │ │ @@ -650233,17 +650233,17 @@ │ │ │ │ add r1, pc │ │ │ │ ldrh.w r2, [r1, r2, lsl #1] │ │ │ │ strh.w r2, [lr, #-2] │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ mov lr, r7 │ │ │ │ b.n 27f354 , std::allocator >, std::allocator, std::allocator > > >::~vector()@@Base+0x900> │ │ │ │ nop │ │ │ │ - strh r2, [r4, r0] │ │ │ │ + strh r2, [r5, r0] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r4, [r3, r7] │ │ │ │ + str r4, [r4, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ cmp r2, #100 @ 0x64 │ │ │ │ sub sp, #12 │ │ │ │ ldr r4, [sp, #48] @ 0x30 │ │ │ │ add.w r6, r1, r4 │ │ │ │ sbcs.w r1, r3, #0 │ │ │ │ @@ -650304,17 +650304,17 @@ │ │ │ │ subs r3, r5, #2 │ │ │ │ strd r3, r6, [r0] │ │ │ │ add r1, pc │ │ │ │ ldrh.w r2, [r1, r2, lsl #1] │ │ │ │ strh.w r2, [r5, #-2] │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - str r6, [r1, r6] │ │ │ │ + str r6, [r2, r6] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r4, [r7, r3] │ │ │ │ + str r4, [r0, r4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ │ │ │ │ 0027f470 , std::allocator >::_M_construct(char const*, unsigned int)@@Base>: │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -650915,93 +650915,93 @@ │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ add.w r0, r0, #14745600 @ 0xe10000 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [pc, #160] @ (27fbdc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x76c>) │ │ │ │ + ldr r6, [pc, #192] @ (27fbfc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x78c>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r1!, {r3, r7} │ │ │ │ + ldmia r1!, {r4, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldmia r1, {r1, r4, r5, r6} │ │ │ │ + ldmia r1, {r1, r3, r4, r5, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldmia r1, {r1, r6} │ │ │ │ + ldmia r1, {r1, r3, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldmia r1, {r1, r3, r4, r5} │ │ │ │ + ldmia r1, {r1, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldc2 0, cr0, [sl], {89} @ 0x59 │ │ │ │ - ldr r6, [pc, #392] @ (27fcdc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x86c>) │ │ │ │ + stc2 0, cr0, [r2], #356 @ 0x164 │ │ │ │ + ldr r6, [pc, #424] @ (27fcfc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x88c>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r4, #82 @ 0x52 │ │ │ │ + subs r4, #90 @ 0x5a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldmia r0!, {r2, r6} │ │ │ │ + ldmia r0!, {r2, r3, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r4, [pc, #704] @ (27fe20 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x9b0>) │ │ │ │ + ldr r4, [pc, #736] @ (27fe40 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x9d0>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [pc, #928] @ (27ff04 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa94>) │ │ │ │ + ldr r4, [pc, #960] @ (27ff24 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xab4>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [pc, #984] @ (27ff40 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xad0>) │ │ │ │ + ldr r5, [pc, #1016] @ (27ff60 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xaf0>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [pc, #968] @ (27ff34 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xac4>) │ │ │ │ + ldr r5, [pc, #1000] @ (27ff54 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xae4>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r3, #190 @ 0xbe │ │ │ │ + subs r3, #198 @ 0xc6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r7!, {r4, r5, r7} │ │ │ │ + stmia r7!, {r3, r4, r5, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r4, [pc, #176] @ (27fc28 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x7b8>) │ │ │ │ + ldr r4, [pc, #208] @ (27fc48 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x7d8>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [pc, #400] @ (27fd0c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x89c>) │ │ │ │ + ldr r4, [pc, #432] @ (27fd2c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x8bc>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [pc, #536] @ (27fd98 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x928>) │ │ │ │ + ldr r5, [pc, #568] @ (27fdb8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x948>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r5, [pc, #632] @ (27fdfc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x98c>) │ │ │ │ + ldr r5, [pc, #664] @ (27fe1c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x9ac>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [r2, r6] │ │ │ │ + ldr r0, [r3, r6] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [pc, #576] @ (27fdcc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x95c>) │ │ │ │ + ldr r2, [pc, #608] @ (27fdec , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x97c>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [pc, #704] @ (27fe50 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x9e0>) │ │ │ │ + ldr r3, [pc, #736] @ (27fe70 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa00>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [pc, #640] @ (27fe14 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x9a4>) │ │ │ │ + ldr r3, [pc, #672] @ (27fe34 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x9c4>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [r0, r5] │ │ │ │ + ldr r0, [r1, r5] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r2, [pc, #256] @ (27fc9c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x82c>) │ │ │ │ + ldr r2, [pc, #288] @ (27fcbc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x84c>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [pc, #384] @ (27fd20 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x8b0>) │ │ │ │ + ldr r3, [pc, #416] @ (27fd40 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x8d0>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [pc, #128] @ (27fc24 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x7b4>) │ │ │ │ + ldr r3, [pc, #160] @ (27fc44 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x7d4>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [r6, r3] │ │ │ │ + ldr r0, [r7, r3] │ │ │ │ lsls r2, r3, #1 │ │ │ │ orr.w r0, lr, #97 @ 0x61 │ │ │ │ - ldr r2, [pc, #920] @ (27ff48 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xad8>) │ │ │ │ + ldr r2, [pc, #952] @ (27ff68 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xaf8>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [pc, #664] @ (27fe4c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x9dc>) │ │ │ │ + ldr r2, [pc, #696] @ (27fe6c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x9fc>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [pc, #784] @ (27fec8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa58>) │ │ │ │ + ldr r2, [pc, #816] @ (27fee8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa78>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [pc, #720] @ (27fe8c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa1c>) │ │ │ │ + ldr r2, [pc, #752] @ (27feac , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa3c>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r6!, {r1, r3} │ │ │ │ + stmia r6!, {r1, r4} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r2, [pc, #472] @ (27fd9c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x92c>) │ │ │ │ + ldr r2, [pc, #504] @ (27fdbc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x94c>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [pc, #696] @ (27fe80 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa10>) │ │ │ │ + ldr r2, [pc, #728] @ (27fea0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa30>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [pc, #752] @ (27febc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa4c>) │ │ │ │ + ldr r3, [pc, #784] @ (27fedc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa6c>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stmia r5!, {r3, r4, r7} │ │ │ │ + stmia r5!, {r5, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r2, [pc, #80] @ (27fc24 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x7b4>) │ │ │ │ + ldr r2, [pc, #112] @ (27fc44 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x7d4>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r2, [pc, #304] @ (27fd08 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x898>) │ │ │ │ + ldr r2, [pc, #336] @ (27fd28 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x8b8>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r3, [pc, #440] @ (27fd94 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x924>) │ │ │ │ + ldr r3, [pc, #472] @ (27fdb4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x944>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ cdp 0, 14, cr0, cr14, cr1, {3} │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -651169,21 +651169,21 @@ │ │ │ │ mov.w r2, #2 │ │ │ │ str r2, [r3, #0] │ │ │ │ bne.n 27fd1c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x8ac> │ │ │ │ b.n 27fd68 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x8f8> │ │ │ │ ldr r0, [pc, #16] @ (27fda4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x934>) │ │ │ │ add r0, pc │ │ │ │ bl 12a04 │ │ │ │ - ldr r1, [pc, #864] @ (2800fc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xc8c>) │ │ │ │ + ldr r1, [pc, #896] @ (28011c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xcac>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r0, [pc, #368] @ (27ff10 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xaa0>) │ │ │ │ + ldr r0, [pc, #400] @ (27ff30 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xac0>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r1, [pc, #8] @ (27fdac , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x93c>) │ │ │ │ + ldr r1, [pc, #40] @ (27fdcc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x95c>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r1, [pc, #184] @ (27fe60 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x9f0>) │ │ │ │ + ldr r1, [pc, #216] @ (27fe80 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa10>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ eor.w r3, r3, r3, asr #31 │ │ │ │ cmp r3, #6 │ │ │ │ bhi.n 27fdc0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x950> │ │ │ │ tbb [pc, r3] │ │ │ │ lsls r4, r0, #16 │ │ │ │ @@ -651411,26 +651411,26 @@ │ │ │ │ add r0, pc │ │ │ │ blx 11538 │ │ │ │ nop │ │ │ │ stc 0, cr0, [sl], {97} @ 0x61 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xebf80061 │ │ │ │ - ldr r0, [pc, #456] @ (2801a4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xd34>) │ │ │ │ + ldr r0, [pc, #488] @ (2801c4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xd54>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ sbc.w r0, r4, r1, asr #1 │ │ │ │ lsrs r4, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r0, #9 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xeada0061 │ │ │ │ eor.w r0, sl, r1, asr #1 │ │ │ │ orn r0, r6, r1, asr #1 │ │ │ │ orr.w r0, r8, r1, asr #1 │ │ │ │ - cmp r0, #240 @ 0xf0 │ │ │ │ + cmp r0, #248 @ 0xf8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr r2, [pc, #412] @ (2801ac , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xd3c>) │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ @@ -651606,31 +651606,31 @@ │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ bne.n 280184 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xd14> │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ strd r0, r0, [r4, #388]! @ 0x184 │ │ │ │ - bxns r1 │ │ │ │ + bxns r2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ ldrd r0, r0, [r6, #388] @ 0x184 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - mov ip, sp │ │ │ │ + mov ip, lr │ │ │ │ lsls r1, r3, #1 │ │ │ │ - mov r8, r7 │ │ │ │ + nop @ (mov r8, r8) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - mov r6, r9 │ │ │ │ + mov r6, sl │ │ │ │ lsls r1, r3, #1 │ │ │ │ strd r0, r0, [r0, #-388] @ 0x184 │ │ │ │ lsrs r4, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r0, #9 │ │ │ │ movs r0, r0 │ │ │ │ - mov r4, r9 │ │ │ │ + mov r4, sl │ │ │ │ lsls r1, r3, #1 │ │ │ │ ldmia.w r4!, {r0, r5, r6} │ │ │ │ stmia.w r4, {r0, r5, r6} │ │ │ │ strd r0, r0, [r0], #-388 @ 0x184 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -651833,33 +651833,33 @@ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ bne.n 2803b4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xf44> │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ b.n 2803d8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xf68> │ │ │ │ lsls r1, r4, #1 │ │ │ │ - cmp ip, r1 │ │ │ │ + cmp ip, r2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ b.n 2803c4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xf54> │ │ │ │ lsls r1, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r4, sp │ │ │ │ + cmp r4, lr │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r0, r7 │ │ │ │ + cmp r0, r8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r6, ip │ │ │ │ + add r6, sp │ │ │ │ lsls r1, r3, #1 │ │ │ │ b.n 2802ac , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xe3c> │ │ │ │ lsls r1, r4, #1 │ │ │ │ lsrs r4, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r0, #9 │ │ │ │ movs r0, r0 │ │ │ │ - add lr, r8 │ │ │ │ + add lr, r9 │ │ │ │ lsls r1, r3, #1 │ │ │ │ b.n 280114 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xca4> │ │ │ │ lsls r1, r4, #1 │ │ │ │ b.n 2800b8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xc48> │ │ │ │ lsls r1, r4, #1 │ │ │ │ b.n 280074 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xc04> │ │ │ │ lsls r1, r4, #1 │ │ │ │ @@ -652060,33 +652060,33 @@ │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ bne.n 2805d4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1164> │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ b.n 280198 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xd28> │ │ │ │ lsls r1, r4, #1 │ │ │ │ - bics r0, r5 │ │ │ │ + bics r0, r6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ b.n 280184 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xd14> │ │ │ │ lsls r1, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - bics r0, r1 │ │ │ │ + bics r0, r2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - muls r4, r2 │ │ │ │ + muls r4, r3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - tst r6, r6 │ │ │ │ + tst r6, r7 │ │ │ │ lsls r1, r3, #1 │ │ │ │ b.n 28006c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xbfc> │ │ │ │ lsls r1, r4, #1 │ │ │ │ lsrs r4, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r0, #9 │ │ │ │ movs r0, r0 │ │ │ │ - cmn r6, r2 │ │ │ │ + cmn r6, r3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ b.n 27fef4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa84> │ │ │ │ lsls r1, r4, #1 │ │ │ │ b.n 27fe98 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0xa28> │ │ │ │ lsls r1, r4, #1 │ │ │ │ b.n 27fe54 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x9e4> │ │ │ │ lsls r1, r4, #1 │ │ │ │ @@ -652459,53 +652459,53 @@ │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ beq.n 28094c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x14dc> │ │ │ │ b.n 28087a , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x140a> │ │ │ │ nop │ │ │ │ b.n 281108 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1c98> │ │ │ │ lsls r1, r4, #1 │ │ │ │ - rors r6, r4 │ │ │ │ + rors r6, r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ b.n 2810ec , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1c7c> │ │ │ │ lsls r1, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - rors r2, r0 │ │ │ │ + rors r2, r1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - sbcs r2, r1 │ │ │ │ + sbcs r2, r2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ands r6, r1 │ │ │ │ + ands r6, r2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ b.n 280fcc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1b5c> │ │ │ │ lsls r1, r4, #1 │ │ │ │ lsrs r4, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r0, #9 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r6, r0 │ │ │ │ - lsls r1, r3, #1 │ │ │ │ - lsrs r6, r7 │ │ │ │ + asrs r6, r1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adcs r4, r0 │ │ │ │ + asrs r6, r0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adcs r6, r0 │ │ │ │ + adcs r4, r1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - sbcs r2, r4 │ │ │ │ + adcs r6, r1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ sbcs r2, r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - sbcs r2, r3 │ │ │ │ + sbcs r2, r6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adcs r2, r4 │ │ │ │ + sbcs r2, r4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #158 @ 0x9e │ │ │ │ + adcs r2, r5 │ │ │ │ + lsls r1, r3, #1 │ │ │ │ + subs r6, #166 @ 0xa6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ b.n 280d1c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x18ac> │ │ │ │ lsls r1, r4, #1 │ │ │ │ - lsrs r6, r6 │ │ │ │ + lsrs r6, r7 │ │ │ │ lsls r1, r3, #1 │ │ │ │ b.n 280c0c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x179c> │ │ │ │ lsls r1, r4, #1 │ │ │ │ b.n 280b80 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1710> │ │ │ │ lsls r1, r4, #1 │ │ │ │ b.n 280b48 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x16d8> │ │ │ │ lsls r1, r4, #1 │ │ │ │ @@ -652911,57 +652911,57 @@ │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ beq.n 280d7a , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x190a> │ │ │ │ b.n 280c42 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x17d2> │ │ │ │ nop │ │ │ │ svc 204 @ 0xcc │ │ │ │ lsls r1, r4, #1 │ │ │ │ - subs r7, #218 @ 0xda │ │ │ │ + subs r7, #226 @ 0xe2 │ │ │ │ lsls r1, r3, #1 │ │ │ │ svc 186 @ 0xba │ │ │ │ lsls r1, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r7, #184 @ 0xb8 │ │ │ │ + subs r7, #192 @ 0xc0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r7, #130 @ 0x82 │ │ │ │ + subs r7, #138 @ 0x8a │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r4, #50 @ 0x32 │ │ │ │ + subs r4, #58 @ 0x3a │ │ │ │ lsls r1, r3, #1 │ │ │ │ svc 36 @ 0x24 │ │ │ │ lsls r1, r4, #1 │ │ │ │ lsrs r4, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r0, #9 │ │ │ │ movs r0, r0 │ │ │ │ - subs r7, #24 │ │ │ │ + subs r7, #32 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #194 @ 0xc2 │ │ │ │ + subs r6, #202 @ 0xca │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #178 @ 0xb2 │ │ │ │ + subs r6, #186 @ 0xba │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #122 @ 0x7a │ │ │ │ + subs r6, #130 @ 0x82 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r2, #214 @ 0xd6 │ │ │ │ + subs r2, #222 @ 0xde │ │ │ │ lsls r1, r3, #1 │ │ │ │ ble.n 280db0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1940> │ │ │ │ lsls r1, r4, #1 │ │ │ │ - subs r6, #30 │ │ │ │ - lsls r1, r3, #1 │ │ │ │ - subs r5, #210 @ 0xd2 │ │ │ │ + subs r6, #38 @ 0x26 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #8 │ │ │ │ + subs r5, #218 @ 0xda │ │ │ │ lsls r1, r3, #1 │ │ │ │ subs r6, #16 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #72 @ 0x48 │ │ │ │ + subs r6, #24 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #78 @ 0x4e │ │ │ │ + subs r6, #80 @ 0x50 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r6, #132 @ 0x84 │ │ │ │ + subs r6, #86 @ 0x56 │ │ │ │ + lsls r1, r3, #1 │ │ │ │ + subs r6, #140 @ 0x8c │ │ │ │ lsls r1, r3, #1 │ │ │ │ bgt.n 280de4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1974> │ │ │ │ lsls r1, r4, #1 │ │ │ │ bgt.n 280d64 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x18f4> │ │ │ │ lsls r1, r4, #1 │ │ │ │ bgt.n 280f1c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1aac> │ │ │ │ lsls r1, r4, #1 │ │ │ │ @@ -653075,15 +653075,15 @@ │ │ │ │ cmp.w r9, #0 │ │ │ │ bne.n 280ef8 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1a88> │ │ │ │ b.n 280f02 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1a92> │ │ │ │ ldr r0, [pc, #8] @ (280f8c , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1b1c>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - subs r4, #52 @ 0x34 │ │ │ │ + subs r4, #60 @ 0x3c │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ sub sp, #12 │ │ │ │ @@ -653234,15 +653234,15 @@ │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 2810a6 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1c36> │ │ │ │ ldr r0, [pc, #8] @ (281150 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1ce0>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - movs r2, #136 @ 0x88 │ │ │ │ + movs r2, #144 @ 0x90 │ │ │ │ lsls r1, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 2811f4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1d84> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -653325,15 +653325,15 @@ │ │ │ │ cmp.w r8, #0 │ │ │ │ bne.n 2811ce , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1d5e> │ │ │ │ b.n 2811dc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1d6c> │ │ │ │ ldr r0, [pc, #8] @ (281238 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x1dc8>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - subs r1, #136 @ 0x88 │ │ │ │ + subs r1, #144 @ 0x90 │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r7, r0 │ │ │ │ mov r4, r3 │ │ │ │ @@ -653762,15 +653762,15 @@ │ │ │ │ ldr.w r9, [r2, #24] │ │ │ │ b.n 28152a , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x20ba> │ │ │ │ mov r4, r9 │ │ │ │ b.n 28166e , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x21fe> │ │ │ │ ldr r0, [pc, #4] @ (2816ac , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x223c>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - asrs r2, r2, #9 │ │ │ │ + asrs r2, r3, #9 │ │ │ │ lsls r1, r3, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ movs r3, #0 │ │ │ │ strd r3, r3, [r0] │ │ │ │ @@ -654827,22 +654827,22 @@ │ │ │ │ beq.n 28223e , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2dce> │ │ │ │ adds r4, #1 │ │ │ │ cmp r4, r7 │ │ │ │ blt.n 2821c0 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2d50> │ │ │ │ movs r0, #1 │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - asrs r6, r2, #26 │ │ │ │ - lsls r1, r3, #1 │ │ │ │ - strh r6, [r3, r5] │ │ │ │ + asrs r6, r3, #26 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp r2, #32 │ │ │ │ + strh r6, [r4, r5] │ │ │ │ lsls r1, r3, #1 │ │ │ │ cmp r2, #40 @ 0x28 │ │ │ │ lsls r1, r3, #1 │ │ │ │ + cmp r2, #48 @ 0x30 │ │ │ │ + lsls r1, r3, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r3, r0 │ │ │ │ @@ -654983,15 +654983,15 @@ │ │ │ │ cmp r5, #0 │ │ │ │ bne.n 2823b2 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2f42> │ │ │ │ b.n 2823ba , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2f4a> │ │ │ │ ldr r0, [pc, #8] @ (2823e4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2f74>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - lsls r4, r1, #20 │ │ │ │ + lsls r4, r2, #20 │ │ │ │ lsls r1, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r7, r4, [r0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -655035,15 +655035,15 @@ │ │ │ │ strd r3, r4, [r6] │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #4] @ (282460 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x2ff0>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - lsls r6, r3, #18 │ │ │ │ + lsls r6, r4, #18 │ │ │ │ lsls r1, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r7, r4, [r0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -655089,15 +655089,15 @@ │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #8] @ (2824e4 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x3074>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - lsls r4, r3, #16 │ │ │ │ + lsls r4, r4, #16 │ │ │ │ lsls r1, r3, #1 │ │ │ │ ldrd r3, r2, [r0, #4] │ │ │ │ cmp r3, r2 │ │ │ │ beq.n 2824fc , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x308c> │ │ │ │ vldr d7, [r1] │ │ │ │ vstmia r3!, {d7} │ │ │ │ str r3, [r0, #4] │ │ │ │ @@ -655200,15 +655200,15 @@ │ │ │ │ strd r2, r1, [r7] │ │ │ │ str r3, [r7, #8] │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [pc, #4] @ (282608 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x3198>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - lsls r6, r4, #11 │ │ │ │ + lsls r6, r5, #11 │ │ │ │ lsls r1, r3, #1 │ │ │ │ movs r0, r0 │ │ │ │ ... │ │ │ │ │ │ │ │ 00282610 >::_M_default_append(unsigned int)@@Base>: │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 2826b6 >::_M_default_append(unsigned int)@@Base+0xa6> │ │ │ │ @@ -655298,15 +655298,15 @@ │ │ │ │ bne.n 282690 >::_M_default_append(unsigned int)@@Base+0x80> │ │ │ │ b.n 28269e >::_M_default_append(unsigned int)@@Base+0x8e> │ │ │ │ ldr r0, [pc, #16] @ (282708 >::_M_default_append(unsigned int)@@Base+0xf8>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - movs r4, #194 @ 0xc2 │ │ │ │ + movs r4, #202 @ 0xca │ │ │ │ lsls r1, r3, #1 │ │ │ │ │ │ │ │ 0028270c >::resize(unsigned int)@@Base>: │ │ │ │ ldrd r2, ip, [r0] │ │ │ │ sub.w r3, ip, r2 │ │ │ │ asrs r3, r3, #3 │ │ │ │ cmp r1, r3 │ │ │ │ @@ -655387,15 +655387,15 @@ │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 2827b0 >::resize(unsigned int)@@Base+0xa4> │ │ │ │ ldr r0, [pc, #4] @ (282800 >::resize(unsigned int)@@Base+0xf4>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - lsrs r6, r2, #15 │ │ │ │ + lsrs r6, r3, #15 │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ @@ -655461,15 +655461,15 @@ │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 28287a >::resize(unsigned int)@@Base+0x16e> │ │ │ │ ldr r0, [pc, #8] @ (2828cc >::resize(unsigned int)@@Base+0x1c0>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - lsrs r4, r1, #12 │ │ │ │ + lsrs r4, r2, #12 │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ @@ -655533,15 +655533,15 @@ │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 282944 >::resize(unsigned int)@@Base+0x238> │ │ │ │ ldr r0, [pc, #4] @ (282994 >::resize(unsigned int)@@Base+0x288>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - lsrs r2, r0, #9 │ │ │ │ + lsrs r2, r1, #9 │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r0 │ │ │ │ mov r7, r1 │ │ │ │ @@ -655640,15 +655640,15 @@ │ │ │ │ b.n 282a8c >::resize(unsigned int)@@Base+0x380> │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 2829e8 >::resize(unsigned int)@@Base+0x2dc> │ │ │ │ ldr r0, [pc, #4] @ (282ac4 >::resize(unsigned int)@@Base+0x3b8>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - lsrs r2, r2, #4 │ │ │ │ + lsrs r2, r3, #4 │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ @@ -655714,15 +655714,15 @@ │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 282b46 >::resize(unsigned int)@@Base+0x43a> │ │ │ │ ldr r0, [pc, #8] @ (282b98 >::resize(unsigned int)@@Base+0x48c>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - lsrs r0, r0, #1 │ │ │ │ + lsrs r0, r1, #1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [r0, #64] @ 0x40 │ │ │ │ mov r6, r1 │ │ │ │ @@ -655808,15 +655808,15 @@ │ │ │ │ b.n 282c70 >::resize(unsigned int)@@Base+0x564> │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 282c1e >::resize(unsigned int)@@Base+0x512> │ │ │ │ ldr r0, [pc, #4] @ (282ca8 >::resize(unsigned int)@@Base+0x59c>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - lsls r6, r5, #28 │ │ │ │ + lsls r6, r6, #28 │ │ │ │ lsls r1, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 282d46 >::resize(unsigned int)@@Base+0x63a> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -655885,15 +655885,15 @@ │ │ │ │ str r2, [r4, #4] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #8] @ (282d68 >::resize(unsigned int)@@Base+0x65c>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - subs r0, r3, #1 │ │ │ │ + subs r0, r4, #1 │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r6, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ @@ -656097,15 +656097,15 @@ │ │ │ │ str r3, [r4, #8] │ │ │ │ str r2, [r4, #4] │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r0, [pc, #4] @ (282fa4 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x138>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - adds r2, r3, #0 │ │ │ │ + adds r2, r4, #0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 283042 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x1d6> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -656174,15 +656174,15 @@ │ │ │ │ str r2, [r4, #4] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #8] @ (283064 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x1f8>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - subs r4, r3, r5 │ │ │ │ + subs r4, r4, r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r6, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ @@ -656364,15 +656364,15 @@ │ │ │ │ mov r4, r3 │ │ │ │ b.n 283246 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x3da> │ │ │ │ ldr r0, [pc, #16] @ (283280 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x414>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - @ instruction: 0xf68a0058 │ │ │ │ + @ instruction: 0xf6920058 │ │ │ │ ldr r2, [r0, #4] │ │ │ │ add.w ip, r0, #4 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov sl, r1 │ │ │ │ sub sp, #20 │ │ │ │ cmp r2, #0 │ │ │ │ beq.n 283318 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x4ac> │ │ │ │ @@ -656747,15 +656747,15 @@ │ │ │ │ mov r0, r5 │ │ │ │ blx 120c4 , std::allocator >::_M_dispose()@plt> │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ cbz r6, 2836fa , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0x88e> │ │ │ │ lsls r1, r4, #1 │ │ │ │ lsrs r4, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r5, #22 │ │ │ │ + asrs r0, r6, #22 │ │ │ │ lsls r1, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldrd r2, r3, [r1] │ │ │ │ sub sp, #8 │ │ │ │ @@ -656965,15 +656965,15 @@ │ │ │ │ str r4, [r0, #4] │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #8] @ (2838e4 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0xa78>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - asrs r4, r3, #11 │ │ │ │ + asrs r4, r4, #11 │ │ │ │ lsls r1, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 283988 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0xb1c> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -657056,15 +657056,15 @@ │ │ │ │ cmp.w r8, #0 │ │ │ │ bne.n 283962 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0xaf6> │ │ │ │ b.n 283970 , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0xb04> │ │ │ │ ldr r0, [pc, #8] @ (2839cc , std::allocator >, std::allocator, std::allocator > > >::_M_default_append(unsigned int)@@Base+0xb60>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - asrs r4, r6, #7 │ │ │ │ + asrs r4, r7, #7 │ │ │ │ lsls r1, r3, #1 │ │ │ │ │ │ │ │ 002839d0 >::_M_realloc_append(int const&)@@Base>: │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -657110,15 +657110,15 @@ │ │ │ │ strd r3, r4, [r6] │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #4] @ (283a48 >::_M_realloc_append(int const&)@@Base+0x78>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - mrc 0, 5, r0, cr6, cr8, {2} │ │ │ │ + mrc 0, 5, r0, cr14, cr8, {2} │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr.w r8, [r0, #64] @ 0x40 │ │ │ │ mov r4, r0 │ │ │ │ ldr r1, [pc, #420] @ (283c08 >::_M_realloc_append(int const&)@@Base+0x238>) │ │ │ │ @@ -658550,16 +658550,16 @@ │ │ │ │ blx 11d74 │ │ │ │ b.n 284a8e >::_M_realloc_append(int const&)@@Base+0x10be> │ │ │ │ ldr r0, [pc, #20] @ (284abc >::_M_realloc_append(int const&)@@Base+0x10ec>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldmdb r4!, {r3, r4, r6} │ │ │ │ - stmdb sl!, {r3, r4, r6} │ │ │ │ + ldmdb ip!, {r3, r4, r6} │ │ │ │ + ldmdb r2!, {r3, r4, r6} │ │ │ │ cbz r7, 284aca >::_M_realloc_append(int const&)@@Base+0x10fa> │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r7 │ │ │ │ blx 11bac │ │ │ │ mov r4, r9 │ │ │ │ cmp r5, #0 │ │ │ │ beq.n 284a96 >::_M_realloc_append(int const&)@@Base+0x10c6> │ │ │ │ @@ -659252,19 +659252,19 @@ │ │ │ │ lsls r1, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ lsls r1, r4, #1 │ │ │ │ ldr r0, [sp, #784] @ 0x310 │ │ │ │ lsls r1, r4, #1 │ │ │ │ - b.n 28571c >::_M_realloc_append(int const&)@@Base+0x1d4c> │ │ │ │ + b.n 28572c >::_M_realloc_append(int const&)@@Base+0x1d5c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldr r0, [sp, #104] @ 0x68 │ │ │ │ lsls r1, r4, #1 │ │ │ │ - b.n 2855d0 >::_M_realloc_append(int const&)@@Base+0x1c00> │ │ │ │ + b.n 2855e0 >::_M_realloc_append(int const&)@@Base+0x1c10> │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ cbz r1, 28523e >::_M_realloc_append(int const&)@@Base+0x186e> │ │ │ │ @@ -659278,15 +659278,15 @@ │ │ │ │ bl 282500 , std::allocator >::_M_construct(char const*, unsigned int)@@Base+0x3090> │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ ldr r0, [pc, #8] @ (285248 >::_M_realloc_append(int const&)@@Base+0x1878>) │ │ │ │ add r0, pc │ │ │ │ bl 12a04 │ │ │ │ nop │ │ │ │ - ldrsh.w r0, [r4, #88] @ 0x58 │ │ │ │ + ldrsh.w r0, [ip, #88] @ 0x58 │ │ │ │ ldr r1, [r0, #8] │ │ │ │ mov r3, r0 │ │ │ │ cbz r1, 28527c >::_M_realloc_append(int const&)@@Base+0x18ac> │ │ │ │ mov r2, r0 │ │ │ │ ldr.w r0, [r2], #12 │ │ │ │ cmp r0, r2 │ │ │ │ beq.n 28527c >::_M_realloc_append(int const&)@@Base+0x18ac> │ │ │ │ @@ -659699,15 +659699,15 @@ │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ bx lr │ │ │ │ ldr r0, [pc, #8] @ (2856c8 >::_M_realloc_append(int const&)@@Base+0x1cf8>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - @ instruction: 0xf4f80058 │ │ │ │ + add.w r0, r0, #14155776 @ 0xd80000 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r0, #12] │ │ │ │ cbz r0, 2856e8 >::_M_realloc_append(int const&)@@Base+0x1d18> │ │ │ │ @@ -659772,15 +659772,15 @@ │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r2, r0 │ │ │ │ b.n 28575c >::_M_realloc_append(int const&)@@Base+0x1d8c> │ │ │ │ ldr r0, [pc, #4] @ (285784 >::_M_realloc_append(int const&)@@Base+0x1db4>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - bne.n 28587c >::_M_realloc_append(int const&)@@Base+0x1eac> │ │ │ │ + bne.n 28568c >::_M_realloc_append(int const&)@@Base+0x1cbc> │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #156] @ (285838 >::_M_realloc_append(int const&)@@Base+0x1e68>) │ │ │ │ @@ -659933,15 +659933,15 @@ │ │ │ │ str r2, [r4, #4] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #8] @ (285900 >::_M_realloc_append(int const&)@@Base+0x1f30>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - movt r0, #88 @ 0x58 │ │ │ │ + movt r0, #32856 @ 0x8058 │ │ │ │ │ │ │ │ 00285904 >::_M_default_append(unsigned int)@@Base>: │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 2859a4 >::_M_default_append(unsigned int)@@Base+0xa0> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -660025,15 +660025,15 @@ │ │ │ │ cmp.w r8, #0 │ │ │ │ bne.n 28597e >::_M_default_append(unsigned int)@@Base+0x7a> │ │ │ │ b.n 28598c >::_M_default_append(unsigned int)@@Base+0x88> │ │ │ │ ldr r0, [pc, #8] @ (2859e8 >::_M_default_append(unsigned int)@@Base+0xe4>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - rsbs r0, r8, #88 @ 0x58 │ │ │ │ + @ instruction: 0xf1e00058 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r5, r0 │ │ │ │ ldrd r1, r3, [r4] │ │ │ │ @@ -660128,15 +660128,15 @@ │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 285ab2 >::_M_default_append(unsigned int)@@Base+0x1ae> │ │ │ │ ldr r0, [pc, #8] @ (285b1c >::_M_default_append(unsigned int)@@Base+0x218>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - bhi.n 285a98 >::_M_default_append(unsigned int)@@Base+0x194> │ │ │ │ + bhi.n 285aa8 >::_M_default_append(unsigned int)@@Base+0x1a4> │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -660250,15 +660250,15 @@ │ │ │ │ b.n 285bca >::_M_default_append(unsigned int)@@Base+0x2c6> │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 285bde >::_M_default_append(unsigned int)@@Base+0x2da> │ │ │ │ ldr r0, [pc, #4] @ (285c7c >::_M_default_append(unsigned int)@@Base+0x378>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - bvc.n 285d34 >::_M_default_append(unsigned int)@@Base+0x430> │ │ │ │ + bvc.n 285d44 >::_M_default_append(unsigned int)@@Base+0x440> │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -660372,15 +660372,15 @@ │ │ │ │ b.n 285d2a >::_M_default_append(unsigned int)@@Base+0x426> │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 285d3e >::_M_default_append(unsigned int)@@Base+0x43a> │ │ │ │ ldr r0, [pc, #4] @ (285ddc >::_M_default_append(unsigned int)@@Base+0x4d8>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - bpl.n 285dd4 >::_M_default_append(unsigned int)@@Base+0x4d0> │ │ │ │ + bvs.n 285de4 >::_M_default_append(unsigned int)@@Base+0x4e0> │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -660518,15 +660518,15 @@ │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 285e34 >::_M_default_append(unsigned int)@@Base+0x530> │ │ │ │ ldr r0, [pc, #8] @ (285f78 >::_M_default_append(unsigned int)@@Base+0x674>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - bmi.n 28603c >::_M_default_append(unsigned int)@@Base+0x738> │ │ │ │ + bmi.n 28604c >::_M_default_append(unsigned int)@@Base+0x748> │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r5, r0 │ │ │ │ @@ -660622,15 +660622,15 @@ │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 28603a >::_M_default_append(unsigned int)@@Base+0x736> │ │ │ │ ldr r0, [pc, #8] @ (2860a4 >::_M_default_append(unsigned int)@@Base+0x7a0>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - bcc.n 286110 >::_M_default_append(unsigned int)@@Base+0x80c> │ │ │ │ + bcc.n 286120 >::_M_default_append(unsigned int)@@Base+0x81c> │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r5, r0 │ │ │ │ @@ -660726,15 +660726,15 @@ │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 286166 >::_M_default_append(unsigned int)@@Base+0x862> │ │ │ │ ldr r0, [pc, #8] @ (2861d0 >::_M_default_append(unsigned int)@@Base+0x8cc>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - bcs.n 2861e4 >::_M_default_append(unsigned int)@@Base+0x8e0> │ │ │ │ + bcs.n 2861f4 >::_M_default_append(unsigned int)@@Base+0x8f0> │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -660849,15 +660849,15 @@ │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 286290 >::_M_default_append(unsigned int)@@Base+0x98c> │ │ │ │ ldr r0, [pc, #8] @ (286330 >::_M_default_append(unsigned int)@@Base+0xa2c>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - beq.n 286284 >::_M_default_append(unsigned int)@@Base+0x980> │ │ │ │ + beq.n 286294 >::_M_default_append(unsigned int)@@Base+0x990> │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -660994,15 +660994,15 @@ │ │ │ │ b.n 286430 >::_M_default_append(unsigned int)@@Base+0xb2c> │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 286386 >::_M_default_append(unsigned int)@@Base+0xa82> │ │ │ │ ldr r0, [pc, #4] @ (2864c8 >::_M_default_append(unsigned int)@@Base+0xbc4>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - ldmia r7!, {r1, r2, r3} │ │ │ │ + ldmia r7!, {r1, r2, r4} │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -661116,15 +661116,15 @@ │ │ │ │ b.n 286572 >::_M_default_append(unsigned int)@@Base+0xc6e> │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 286586 >::_M_default_append(unsigned int)@@Base+0xc82> │ │ │ │ ldr r0, [pc, #4] @ (286624 >::_M_default_append(unsigned int)@@Base+0xd20>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - ldmia r5, {r1, r4, r5, r7} │ │ │ │ + ldmia r5, {r1, r3, r4, r5, r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r5, [r0, #64] @ 0x40 │ │ │ │ mov sl, r1 │ │ │ │ @@ -661246,15 +661246,15 @@ │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 2866fa >::_M_default_append(unsigned int)@@Base+0xdf6> │ │ │ │ ldr r0, [pc, #8] @ (28679c >::_M_default_append(unsigned int)@@Base+0xe98>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - ldmia r4, {r2, r3, r4, r5} │ │ │ │ + ldmia r4!, {r2, r6} │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -661369,15 +661369,15 @@ │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 286858 >::_M_default_append(unsigned int)@@Base+0xf54> │ │ │ │ ldr r0, [pc, #8] @ (2868f8 >::_M_default_append(unsigned int)@@Base+0xff4>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - ldmia r2!, {r5, r6, r7} │ │ │ │ + ldmia r2!, {r3, r5, r6, r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -661492,15 +661492,15 @@ │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 2869b4 >::_M_default_append(unsigned int)@@Base+0x10b0> │ │ │ │ ldr r0, [pc, #8] @ (286a54 >::_M_default_append(unsigned int)@@Base+0x1150>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - ldmia r1!, {r2, r7} │ │ │ │ + ldmia r1!, {r2, r3, r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -661637,15 +661637,15 @@ │ │ │ │ b.n 286b50 >::_M_default_append(unsigned int)@@Base+0x124c> │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 286aaa >::_M_default_append(unsigned int)@@Base+0x11a6> │ │ │ │ ldr r0, [pc, #4] @ (286be8 >::_M_default_append(unsigned int)@@Base+0x12e4>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - stmia r7!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ mov r9, r1 │ │ │ │ @@ -661760,15 +661760,15 @@ │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 286ca8 >::_M_default_append(unsigned int)@@Base+0x13a4> │ │ │ │ ldr r0, [pc, #8] @ (286d48 >::_M_default_append(unsigned int)@@Base+0x1444>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - stmia r6!, {r4, r7} │ │ │ │ + stmia r6!, {r3, r4, r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -661905,15 +661905,15 @@ │ │ │ │ b.n 286e48 >::_M_default_append(unsigned int)@@Base+0x1544> │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 286d9e >::_M_default_append(unsigned int)@@Base+0x149a> │ │ │ │ ldr r0, [pc, #4] @ (286ee0 >::_M_default_append(unsigned int)@@Base+0x15dc>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - stmia r4!, {r1, r2, r4, r5, r6, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov r5, r0 │ │ │ │ ldrd r0, lr, [r0, #68] @ 0x44 │ │ │ │ subs.w r4, lr, r0 │ │ │ │ beq.n 286f26 >::_M_default_append(unsigned int)@@Base+0x1622> │ │ │ │ ldr r3, [r1, #0] │ │ │ │ @@ -664115,15 +664115,15 @@ │ │ │ │ movs r3, #0 │ │ │ │ strd r3, r3, [sl] │ │ │ │ b.n 288584 >::_M_default_append(unsigned int)@@Base+0x2c80> │ │ │ │ ldr r0, [pc, #8] @ (288728 >::_M_default_append(unsigned int)@@Base+0x2e24>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - add r4, sp, #704 @ 0x2c0 │ │ │ │ + add r4, sp, #736 @ 0x2e0 │ │ │ │ lsls r0, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 2887f8 >::_M_default_append(unsigned int)@@Base+0x2ef4> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -664222,15 +664222,15 @@ │ │ │ │ cmp.w r8, #0 │ │ │ │ bne.n 2887ce >::_M_default_append(unsigned int)@@Base+0x2eca> │ │ │ │ b.n 2887dc >::_M_default_append(unsigned int)@@Base+0x2ed8> │ │ │ │ ldr r0, [pc, #8] @ (288854 >::_M_default_append(unsigned int)@@Base+0x2f50>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - stmia r3!, {r2, r3, r5, r6} │ │ │ │ + stmia r3!, {r2, r4, r5, r6} │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2000] @ 0x7d0 │ │ │ │ ldr r4, [pc, #640] @ (288aec >::_M_default_append(unsigned int)@@Base+0x31e8>) │ │ │ │ subw sp, sp, #2060 @ 0x80c │ │ │ │ @@ -666591,22 +666591,22 @@ │ │ │ │ ldr r7, [sp, #20] │ │ │ │ mov r6, r5 │ │ │ │ ldr.w r9, [sp, #32] │ │ │ │ cmp r7, r4 │ │ │ │ bne.w 28a018 >::_M_default_append(unsigned int)@@Base+0x4714> │ │ │ │ b.n 289e3c >::_M_default_append(unsigned int)@@Base+0x4538> │ │ │ │ nop │ │ │ │ - vmov.i32 q0, #108 @ 0x0000006c │ │ │ │ + vshr.s8 q0, q6, #2 │ │ │ │ ldr r6, [pc, #936] @ (28a6e4 >::_M_default_append(unsigned int)@@Base+0x4de0>) │ │ │ │ lsls r1, r4, #1 │ │ │ │ ldr r6, [pc, #912] @ (28a6d0 >::_M_default_append(unsigned int)@@Base+0x4dcc>) │ │ │ │ lsls r1, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - vqadd.s64 q0, q5, q6 │ │ │ │ + vqadd.s8 q8, q1, q6 │ │ │ │ lsrs r0, r4, #3 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r0, #30 │ │ │ │ movs r0, r0 │ │ │ │ ldr r4, [pc, #40] @ (28a37c >::_M_default_append(unsigned int)@@Base+0x4a78>) │ │ │ │ lsls r1, r4, #1 │ │ │ │ lsls r0, r1, #28 │ │ │ │ @@ -666694,15 +666694,15 @@ │ │ │ │ add.w r1, r4, r1, lsl #3 │ │ │ │ str r1, [r0, #4] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #4] @ (28a444 >::_M_default_append(unsigned int)@@Base+0x4b40>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - add r7, pc, #488 @ (adr r7, 28a630 >::_M_default_append(unsigned int)@@Base+0x4d2c>) │ │ │ │ + add r7, pc, #520 @ (adr r7, 28a650 >::_M_default_append(unsigned int)@@Base+0x4d4c>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ vmov s15, r3 │ │ │ │ ldr.w ip, [sp, #8] │ │ │ │ @@ -666833,15 +666833,15 @@ │ │ │ │ strd r3, r4, [r6] │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #4] @ (28a5b0 >::_M_default_append(unsigned int)@@Base+0x4cac>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - strh r6, [r1, #26] │ │ │ │ + strh r6, [r2, #26] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3384] @ 0xd38 │ │ │ │ ldr.w r2, [pc, #2380] @ 28af18 >::_M_default_append(unsigned int)@@Base+0x5614> │ │ │ │ @@ -669462,49 +669462,49 @@ │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r4, #7 │ │ │ │ movs r0, r0 │ │ │ │ asrs r4, r4, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r1, #48] @ 0x30 │ │ │ │ + ldrh r0, [r2, #48] @ 0x30 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #14 │ │ │ │ movs r0, r0 │ │ │ │ asrs r4, r0, #5 │ │ │ │ movs r0, r0 │ │ │ │ cmp r1, #230 @ 0xe6 │ │ │ │ lsls r1, r4, #1 │ │ │ │ - ldmia r2!, {r4, r6} │ │ │ │ + ldmia r2!, {r3, r4, r6} │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldmia r2!, {r1, r5} │ │ │ │ + ldmia r2!, {r1, r3, r5} │ │ │ │ lsls r4, r3, #1 │ │ │ │ cmp r1, #10 │ │ │ │ lsls r1, r4, #1 │ │ │ │ cmp r0, #242 @ 0xf2 │ │ │ │ lsls r1, r4, #1 │ │ │ │ cmp r0, #174 @ 0xae │ │ │ │ lsls r1, r4, #1 │ │ │ │ cmp r0, #64 @ 0x40 │ │ │ │ lsls r1, r4, #1 │ │ │ │ - ldrh r0, [r0, #18] │ │ │ │ + ldrh r0, [r1, #18] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r6, [r2, #18] │ │ │ │ + ldrh r6, [r3, #18] │ │ │ │ lsls r0, r3, #1 │ │ │ │ movs r7, #222 @ 0xde │ │ │ │ lsls r1, r4, #1 │ │ │ │ movs r7, #196 @ 0xc4 │ │ │ │ lsls r1, r4, #1 │ │ │ │ - ldrh r4, [r0, #14] │ │ │ │ + ldrh r4, [r1, #14] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r2, [r3, #14] │ │ │ │ + ldrh r2, [r4, #14] │ │ │ │ lsls r0, r3, #1 │ │ │ │ movs r7, #84 @ 0x54 │ │ │ │ lsls r1, r4, #1 │ │ │ │ - str r0, [r3, #84] @ 0x54 │ │ │ │ + str r0, [r4, #84] @ 0x54 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #20 │ │ │ │ @@ -669846,19 +669846,19 @@ │ │ │ │ subs r1, r1, r0 │ │ │ │ blx 11bac │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ ldr r0, [pc, #16] @ (28c70c >::_M_default_append(unsigned int)@@Base+0x6e08>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - ldr r2, [r0, #80] @ 0x50 │ │ │ │ + ldr r2, [r1, #80] @ 0x50 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r0, [r6, #76] @ 0x4c │ │ │ │ + ldr r0, [r7, #76] @ 0x4c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r4, [r2, #76] @ 0x4c │ │ │ │ + ldr r4, [r3, #76] @ 0x4c │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #152] @ (28c7b8 >::_M_default_append(unsigned int)@@Base+0x6eb4>) │ │ │ │ sub sp, #28 │ │ │ │ @@ -670090,15 +670090,15 @@ │ │ │ │ cmp r7, #0 │ │ │ │ bne.n 28c908 >::_M_default_append(unsigned int)@@Base+0x7004> │ │ │ │ b.n 28c910 >::_M_default_append(unsigned int)@@Base+0x700c> │ │ │ │ ldr r0, [pc, #8] @ (28c980 >::_M_default_append(unsigned int)@@Base+0x707c>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - strh r0, [r0, #18] │ │ │ │ + strh r0, [r1, #18] │ │ │ │ lsls r0, r3, #1 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 28ca54 >::_M_default_append(unsigned int)@@Base+0x7150> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -670207,15 +670207,15 @@ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ cmp.w fp, #0 │ │ │ │ bne.n 28ca2e >::_M_default_append(unsigned int)@@Base+0x712a> │ │ │ │ b.n 28ca3c >::_M_default_append(unsigned int)@@Base+0x7138> │ │ │ │ ldr r0, [pc, #4] @ (28cabc >::_M_default_append(unsigned int)@@Base+0x71b8>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - strh r2, [r0, #8] │ │ │ │ + strh r2, [r1, #8] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r4, [r0, #64] @ 0x40 │ │ │ │ sub sp, #12 │ │ │ │ @@ -670331,15 +670331,15 @@ │ │ │ │ blx 11550 <__cxa_begin_catch@plt> │ │ │ │ blx 12054 <__cxa_end_catch@plt+0x4> │ │ │ │ b.n 28cb56 >::_M_default_append(unsigned int)@@Base+0x7252> │ │ │ │ ldr r0, [pc, #8] @ (28cc1c >::_M_default_append(unsigned int)@@Base+0x7318>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - str r4, [r7, #120] @ 0x78 │ │ │ │ + str r4, [r0, #124] @ 0x7c │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #8 │ │ │ │ cmp.w r1, #268435456 @ 0x10000000 │ │ │ │ @@ -670376,15 +670376,15 @@ │ │ │ │ cmp r5, #0 │ │ │ │ bne.n 28cc5e >::_M_default_append(unsigned int)@@Base+0x735a> │ │ │ │ b.n 28cc66 >::_M_default_append(unsigned int)@@Base+0x7362> │ │ │ │ ldr r0, [pc, #8] @ (28cc90 >::_M_default_append(unsigned int)@@Base+0x738c>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - ldrb r0, [r4, r1] │ │ │ │ + ldrb r0, [r5, r1] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ mov r5, r0 │ │ │ │ @@ -671309,136 +671309,136 @@ │ │ │ │ movs r1, #12 │ │ │ │ mov r0, r8 │ │ │ │ blx 11bac │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ nop │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [r4, #64] @ 0x40 │ │ │ │ + str r6, [r5, #64] @ 0x40 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bic.w r0, r2, #90 @ 0x5a │ │ │ │ - strb r4, [r0, #15] │ │ │ │ + bic.w r0, sl, #90 @ 0x5a │ │ │ │ + strb r4, [r1, #15] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r6, [r7, #16] │ │ │ │ + strb r6, [r0, #17] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r0, [r5, #14] │ │ │ │ + strb r0, [r6, #14] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r6, [r7, #11] │ │ │ │ + strb r6, [r0, #12] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r4, [r3, #16] │ │ │ │ + strb r4, [r4, #16] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r4, [r0, #16] │ │ │ │ + strb r4, [r1, #16] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strh r2, [r4, #12] │ │ │ │ + strh r2, [r5, #12] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r2, [r4, #48] @ 0x30 │ │ │ │ + str r2, [r5, #48] @ 0x30 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - vqadd.s16 q0, q7, q5 │ │ │ │ - strb r0, [r1, #13] │ │ │ │ + vqadd.s32 q0, q3, q5 │ │ │ │ + strb r0, [r2, #13] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r2, [r6, #10] │ │ │ │ + strb r2, [r7, #10] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r4, [r1, #8] │ │ │ │ + strb r4, [r2, #8] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r2, [r5, #12] │ │ │ │ + strb r2, [r6, #12] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r2, [r4, #11] │ │ │ │ + strb r2, [r5, #11] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strh r0, [r6, #4] │ │ │ │ + strh r0, [r7, #4] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - str r4, [r6, #32] │ │ │ │ + str r4, [r7, #32] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - mcr 0, 1, r0, cr10, cr10, {2} │ │ │ │ - strh r4, [r5, #12] │ │ │ │ + mrc 0, 1, r0, cr2, cr10, {2} │ │ │ │ + strh r4, [r6, #12] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strh r2, [r0, #2] │ │ │ │ + strh r2, [r1, #2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r6, [r1, #7] │ │ │ │ + strb r6, [r2, #7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r6, [r3, #4] │ │ │ │ + strb r6, [r4, #4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r0, [r4, #8] │ │ │ │ + strb r0, [r5, #8] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - str r0, [r2, #24] │ │ │ │ + str r0, [r3, #24] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r4, [r0, #7] │ │ │ │ + ldrb r4, [r1, #7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - str r4, [r0, #20] │ │ │ │ + str r4, [r1, #20] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stcl 0, cr0, [r0, #-360] @ 0xfffffe98 │ │ │ │ - strb r2, [r4, #3] │ │ │ │ + stcl 0, cr0, [r8, #-360] @ 0xfffffe98 │ │ │ │ + strb r2, [r5, #3] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r6, [r3, #5] │ │ │ │ + strb r6, [r4, #5] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r0, [r1, #3] │ │ │ │ + strb r0, [r2, #3] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r2, [r4, #0] │ │ │ │ + strb r2, [r5, #0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r0, [r0, #5] │ │ │ │ + strb r0, [r1, #5] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r4, [r5, #4] │ │ │ │ + strb r4, [r6, #4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - str r0, [r3, #4] │ │ │ │ + str r0, [r4, #4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - mrrc 0, 5, r0, r4, cr10 │ │ │ │ - ldc 0, cr0, [ip], #-360 @ 0xfffffe98 │ │ │ │ - ldrb r6, [r2, #21] │ │ │ │ + mrrc 0, 5, r0, ip, cr10 │ │ │ │ + mcrr 0, 5, r0, r4, cr10 │ │ │ │ + ldrb r6, [r3, #21] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrb r6, [r3, #24] │ │ │ │ + ldrb r6, [r4, #24] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r6, [r6, #120] @ 0x78 │ │ │ │ + ldr r6, [r7, #120] @ 0x78 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r2, [r7, #108] @ 0x6c │ │ │ │ + ldr r2, [r0, #112] @ 0x70 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r2, [r7, #0] │ │ │ │ + strb r2, [r0, #1] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrsh r0, [r6, r5] │ │ │ │ + ldrsh r0, [r7, r5] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - sbcs.w r0, r2, sl, lsr #1 │ │ │ │ - ldr r4, [r5, #112] @ 0x70 │ │ │ │ + sbcs.w r0, sl, sl, lsr #1 │ │ │ │ + ldr r4, [r6, #112] @ 0x70 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r6, [r1, #0] │ │ │ │ + strb r6, [r2, #0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r2, [r5, #21] │ │ │ │ + ldrb r2, [r6, #21] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r0, [r2, r4] │ │ │ │ + ldrsh r0, [r3, r4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - add.w r0, lr, sl, lsr #1 │ │ │ │ - ldr r4, [r7, #112] @ 0x70 │ │ │ │ + adds.w r0, r6, sl, lsr #1 │ │ │ │ + ldr r4, [r0, #116] @ 0x74 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r0, [r5, #104] @ 0x68 │ │ │ │ + ldr r0, [r6, #104] @ 0x68 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r0, [r0, #96] @ 0x60 │ │ │ │ + ldr r0, [r1, #96] @ 0x60 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r0, [r4, #112] @ 0x70 │ │ │ │ + ldr r0, [r5, #112] @ 0x70 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r4, [r3, #108] @ 0x6c │ │ │ │ + ldr r4, [r4, #108] @ 0x6c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r6, [r5, #88] @ 0x58 │ │ │ │ + ldr r6, [r6, #88] @ 0x58 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r2, [r6, #104] @ 0x68 │ │ │ │ + ldr r2, [r7, #104] @ 0x68 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrsh r4, [r4, r0] │ │ │ │ + ldrsh r4, [r5, r0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r2, [r3, #25] │ │ │ │ + strb r2, [r4, #25] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ands.w r0, r2, sl, lsr #1 │ │ │ │ - ldrd r0, r0, [r2, #360]! @ 0x168 │ │ │ │ - ldr r2, [r2, #80] @ 0x50 │ │ │ │ + ands.w r0, sl, sl, lsr #1 │ │ │ │ + ldrd r0, r0, [sl, #360]! @ 0x168 │ │ │ │ + ldr r2, [r3, #80] @ 0x50 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r2, [r2, #100] @ 0x64 │ │ │ │ + ldr r2, [r3, #100] @ 0x64 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r0, [r1, r6] │ │ │ │ + ldrb r0, [r2, r6] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xe98a005a │ │ │ │ - ldr r4, [r0, #84] @ 0x54 │ │ │ │ + @ instruction: 0xe992005a │ │ │ │ + ldr r4, [r1, #84] @ 0x54 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r6, [r4, #96] @ 0x60 │ │ │ │ + ldr r6, [r5, #96] @ 0x60 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r2, [r0, #14] │ │ │ │ + ldrb r2, [r1, #14] │ │ │ │ lsls r1, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r7, r4, [r0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -671482,15 +671482,15 @@ │ │ │ │ strd r3, r4, [r6] │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #4] @ (28d884 >::_M_default_append(unsigned int)@@Base+0x7f80>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - str r2, [r7, r1] │ │ │ │ + str r2, [r0, r2] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r6, [pc, #380] @ (28da18 >::_M_default_append(unsigned int)@@Base+0x8114>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -674609,29 +674609,29 @@ │ │ │ │ add.w r2, sp, #43 @ 0x2b │ │ │ │ bl 28fae8 >::_M_default_append(unsigned int)@@Base+0xa1e4> │ │ │ │ mov r4, r0 │ │ │ │ cmp r5, #0 │ │ │ │ beq.n 28fc92 >::_M_default_append(unsigned int)@@Base+0xa38e> │ │ │ │ b.n 28fc78 >::_M_default_append(unsigned int)@@Base+0xa374> │ │ │ │ nop │ │ │ │ - str r6, [r0, r2] │ │ │ │ + str r6, [r1, r2] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r4, [r7, #50] @ 0x32 │ │ │ │ + ldrh r4, [r0, #52] @ 0x34 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - movs r6, #74 @ 0x4a │ │ │ │ + movs r6, #82 @ 0x52 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r0, [r6, #48] @ 0x30 │ │ │ │ + ldrh r0, [r7, #48] @ 0x30 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldrh r0, [r2, #48] @ 0x30 │ │ │ │ + ldrh r0, [r3, #48] @ 0x30 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - bx r9 │ │ │ │ + bx sl │ │ │ │ lsls r0, r3, #1 │ │ │ │ - subs r6, r6, r7 │ │ │ │ + subs r6, r7, r7 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrh r0, [r4, #40] @ 0x28 │ │ │ │ + ldrh r0, [r5, #40] @ 0x28 │ │ │ │ lsls r4, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr r5, [pc, #524] @ (28ffd0 >::_M_default_append(unsigned int)@@Base+0xa6cc>) │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ @@ -674832,20 +674832,20 @@ │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ stc 0, cr0, [ip], #-384 @ 0xfffffe80 │ │ │ │ lsrs r0, r6, #27 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r1, #30 │ │ │ │ movs r0, r0 │ │ │ │ - bxns r2 │ │ │ │ + bxns r3 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r2, [r4, #26] │ │ │ │ + ldrh r2, [r5, #26] │ │ │ │ lsls r4, r3, #1 │ │ │ │ eors.w r0, r8, r0, asr #1 │ │ │ │ - cmp lr, r2 │ │ │ │ + cmp lr, r3 │ │ │ │ lsls r0, r3, #1 │ │ │ │ sub sp, #8 │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3824] @ 0xef0 │ │ │ │ sub sp, #236 @ 0xec │ │ │ │ @@ -675335,23 +675335,23 @@ │ │ │ │ b.n 29045e >::_M_default_append(unsigned int)@@Base+0xab5a> │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ movs r4, #0 │ │ │ │ b.n 2902a8 >::_M_default_append(unsigned int)@@Base+0xa9a4> │ │ │ │ ldrd r0, r0, [r6, #384] @ 0x180 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r1, #16] │ │ │ │ + ldrh r0, [r2, #16] │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldrh r2, [r3, #10] │ │ │ │ + ldrh r2, [r4, #10] │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldrh r6, [r5, #4] │ │ │ │ + ldrh r6, [r6, #4] │ │ │ │ lsls r4, r3, #1 │ │ │ │ b.n 290318 >::_M_default_append(unsigned int)@@Base+0xaa14> │ │ │ │ lsls r0, r4, #1 │ │ │ │ - strh r6, [r0, #60] @ 0x3c │ │ │ │ + strh r6, [r1, #60] @ 0x3c │ │ │ │ lsls r4, r3, #1 │ │ │ │ b.n 290038 >::_M_default_append(unsigned int)@@Base+0xa734> │ │ │ │ lsls r0, r4, #1 │ │ │ │ sub sp, #8 │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -675955,23 +675955,23 @@ │ │ │ │ movs r0, r0 │ │ │ │ b.n 290d20 >::_M_default_append(unsigned int)@@Base+0xb41c> │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r6, #27 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r1, #30 │ │ │ │ movs r0, r0 │ │ │ │ - subs r4, #2 │ │ │ │ + subs r4, #10 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - subs r3, #78 @ 0x4e │ │ │ │ + subs r3, #86 @ 0x56 │ │ │ │ lsls r0, r3, #1 │ │ │ │ svc 100 @ 0x64 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - subs r2, #164 @ 0xa4 │ │ │ │ + subs r2, #172 @ 0xac │ │ │ │ lsls r0, r3, #1 │ │ │ │ - subs r2, #150 @ 0x96 │ │ │ │ + subs r2, #158 @ 0x9e │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #284] @ (290c28 >::_M_default_append(unsigned int)@@Base+0xb324>) │ │ │ │ sub sp, #28 │ │ │ │ @@ -676083,23 +676083,23 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r4, #26 │ │ │ │ movs r0, r0 │ │ │ │ udf #198 @ 0xc6 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - subs r1, #234 @ 0xea │ │ │ │ + subs r1, #242 @ 0xf2 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - subs r1, #154 @ 0x9a │ │ │ │ + subs r1, #162 @ 0xa2 │ │ │ │ lsls r0, r3, #1 │ │ │ │ udf #8 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - subs r1, #76 @ 0x4c │ │ │ │ + subs r1, #84 @ 0x54 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - subs r1, #60 @ 0x3c │ │ │ │ + subs r1, #68 @ 0x44 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3928] @ 0xf58 │ │ │ │ ldr.w r5, [pc, #2444] @ 2915ec >::_M_default_append(unsigned int)@@Base+0xbce8> │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ @@ -676987,25 +676987,25 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r4, r1, #16 │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r3, #4 │ │ │ │ movs r0, r0 │ │ │ │ bls.n 291668 >::_M_default_append(unsigned int)@@Base+0xbd64> │ │ │ │ lsls r0, r4, #1 │ │ │ │ - adds r2, #174 @ 0xae │ │ │ │ + adds r2, #182 @ 0xb6 │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r4, r3, #27 │ │ │ │ movs r0, r0 │ │ │ │ - adds r1, #148 @ 0x94 │ │ │ │ + adds r1, #156 @ 0x9c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - adds r0, #114 @ 0x72 │ │ │ │ + adds r0, #122 @ 0x7a │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cmp r7, #240 @ 0xf0 │ │ │ │ + cmp r7, #248 @ 0xf8 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cmp r7, #178 @ 0xb2 │ │ │ │ + cmp r7, #186 @ 0xba │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r4, r6, #22 │ │ │ │ movs r0, r0 │ │ │ │ bmi.n 2916e4 >::_M_default_append(unsigned int)@@Base+0xbde0> │ │ │ │ lsls r0, r4, #1 │ │ │ │ bmi.n 291698 >::_M_default_append(unsigned int)@@Base+0xbd94> │ │ │ │ lsls r0, r4, #1 │ │ │ │ @@ -677233,23 +677233,23 @@ │ │ │ │ movs r0, r0 │ │ │ │ bcc.n 2917f8 >::_M_default_append(unsigned int)@@Base+0xbef4> │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r6, #27 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r1, #30 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r6, #82 @ 0x52 │ │ │ │ + cmp r6, #90 @ 0x5a │ │ │ │ lsls r0, r3, #1 │ │ │ │ bcs.n 2919bc >::_M_default_append(unsigned int)@@Base+0xc0b8> │ │ │ │ lsls r0, r4, #1 │ │ │ │ - cmp r5, #124 @ 0x7c │ │ │ │ + cmp r5, #132 @ 0x84 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cmp r4, #238 @ 0xee │ │ │ │ + cmp r4, #246 @ 0xf6 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cmp r4, #224 @ 0xe0 │ │ │ │ + cmp r4, #232 @ 0xe8 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r5, [pc, #348] @ (291a48 >::_M_default_append(unsigned int)@@Base+0xc144>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -677389,23 +677389,23 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ beq.n 291a50 >::_M_default_append(unsigned int)@@Base+0xc14c> │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r4, r4, #26 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r3, #244 @ 0xf4 │ │ │ │ + cmp r3, #252 @ 0xfc │ │ │ │ lsls r0, r3, #1 │ │ │ │ beq.n 291b34 >::_M_default_append(unsigned int)@@Base+0xc230> │ │ │ │ lsls r0, r4, #1 │ │ │ │ - cmp r3, #136 @ 0x88 │ │ │ │ + cmp r3, #144 @ 0x90 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cmp r3, #80 @ 0x50 │ │ │ │ + cmp r3, #88 @ 0x58 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cmp r3, #66 @ 0x42 │ │ │ │ + cmp r3, #74 @ 0x4a │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r8, r0 │ │ │ │ ldr.w r0, [pc, #1140] @ 291ef4 >::_M_default_append(unsigned int)@@Base+0xc5f0> │ │ │ │ @@ -677829,25 +677829,25 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldmia r7!, {r1, r2, r3, r5, r6} │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r7!, {r1, r2, r3, r6} │ │ │ │ lsls r0, r4, #1 │ │ │ │ - adds r1, #82 @ 0x52 │ │ │ │ + adds r1, #90 @ 0x5a │ │ │ │ lsls r0, r3, #1 │ │ │ │ - adds r1, #98 @ 0x62 │ │ │ │ + adds r1, #106 @ 0x6a │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsrs r4, r4, #26 │ │ │ │ movs r0, r0 │ │ │ │ - movs r7, #228 @ 0xe4 │ │ │ │ + movs r7, #236 @ 0xec │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldmia r4!, {r3, r5, r6} │ │ │ │ lsls r0, r4, #1 │ │ │ │ - movs r6, #124 @ 0x7c │ │ │ │ + movs r6, #132 @ 0x84 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ orr.w r3, r1, #1 │ │ │ │ mov r4, r1 │ │ │ │ @@ -678027,25 +678027,25 @@ │ │ │ │ mov r5, r0 │ │ │ │ b.n 291fe4 >::_M_default_append(unsigned int)@@Base+0xc6e0> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldmia r2!, {r6, r7} │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [r4, #48] @ 0x30 │ │ │ │ + ldr r0, [r5, #48] @ 0x30 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - cmp r4, #194 @ 0xc2 │ │ │ │ + cmp r4, #202 @ 0xca │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldmia r2!, {r4} │ │ │ │ lsls r0, r4, #1 │ │ │ │ - cmp r4, #122 @ 0x7a │ │ │ │ + cmp r4, #130 @ 0x82 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cmp r3, #246 @ 0xf6 │ │ │ │ + cmp r3, #254 @ 0xfe │ │ │ │ lsls r0, r3, #1 │ │ │ │ - cmp r3, #202 @ 0xca │ │ │ │ + cmp r3, #210 @ 0xd2 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov r6, r0 │ │ │ │ @@ -678899,15 +678899,15 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r3, r0 │ │ │ │ b.n 2929bc >::_M_default_append(unsigned int)@@Base+0xd0b8> │ │ │ │ ldr r0, [pc, #8] @ (2929ec >::_M_default_append(unsigned int)@@Base+0xd0e8>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - vqadd.u16 q0, q2, │ │ │ │ + vqadd.u16 q0, q6, │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ mov r3, r1 │ │ │ │ str r1, [sp, #12] │ │ │ │ @@ -679944,15 +679944,15 @@ │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #8] @ (2935b4 >::_M_default_append(unsigned int)@@Base+0xdcb0>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - sbfx r0, ip, #1, #24 │ │ │ │ + @ instruction: 0xf3540057 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r7, r4, [r0] │ │ │ │ mov r6, r0 │ │ │ │ mvn.w r3, #4026531840 @ 0xf0000000 │ │ │ │ @@ -679997,15 +679997,15 @@ │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #8] @ (293638 >::_M_default_append(unsigned int)@@Base+0xdd34>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - movt r0, #32855 @ 0x8057 │ │ │ │ + @ instruction: 0xf2d00057 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [r0, #0] │ │ │ │ sub sp, #8 │ │ │ │ @@ -685054,15 +685054,15 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r1, r2 │ │ │ │ b.n 296f6a >::_M_default_append(unsigned int)@@Base+0x11666> │ │ │ │ ldr r0, [pc, #8] @ (296fc0 >::_M_default_append(unsigned int)@@Base+0x116bc>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - stmia r4!, {r3, r4} │ │ │ │ + stmia r4!, {r5} │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #0] │ │ │ │ sub sp, #16 │ │ │ │ @@ -685205,15 +685205,15 @@ │ │ │ │ subs r3, #1 │ │ │ │ str.w r4, [r0], #4 │ │ │ │ bne.n 297130 >::_M_default_append(unsigned int)@@Base+0x1182c> │ │ │ │ b.n 2970de >::_M_default_append(unsigned int)@@Base+0x117da> │ │ │ │ ldr r0, [pc, #4] @ (297144 >::_M_default_append(unsigned int)@@Base+0x11840>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - stmia r2!, {r1, r4, r7} │ │ │ │ + stmia r2!, {r1, r3, r4, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr.w ip, [pc, #428] @ 297308 >::_M_default_append(unsigned int)@@Base+0x11a04> │ │ │ │ sub sp, #80 @ 0x50 │ │ │ │ @@ -685613,25 +685613,25 @@ │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ strb r0, [r7, #26] │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ strb r4, [r4, #26] │ │ │ │ lsls r0, r4, #1 │ │ │ │ - bne.n 29750c >::_M_default_append(unsigned int)@@Base+0x11c08> │ │ │ │ + bne.n 29751c >::_M_default_append(unsigned int)@@Base+0x11c18> │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ - bne.n 297594 >::_M_default_append(unsigned int)@@Base+0x11c90> │ │ │ │ + bne.n 2975a4 >::_M_default_append(unsigned int)@@Base+0x11ca0> │ │ │ │ lsls r7, r2, #1 │ │ │ │ strb r2, [r4, #20] │ │ │ │ lsls r0, r4, #1 │ │ │ │ - beq.n 297600 >::_M_default_append(unsigned int)@@Base+0x11cfc> │ │ │ │ + beq.n 297610 >::_M_default_append(unsigned int)@@Base+0x11d0c> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - beq.n 2975e8 >::_M_default_append(unsigned int)@@Base+0x11ce4> │ │ │ │ + beq.n 2975f8 >::_M_default_append(unsigned int)@@Base+0x11cf4> │ │ │ │ lsls r7, r2, #1 │ │ │ │ strb r0, [r0, #19] │ │ │ │ lsls r0, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3496] @ 0xda8 │ │ │ │ @@ -685916,37 +685916,37 @@ │ │ │ │ nop │ │ │ │ strb r2, [r4, #17] │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ strb r4, [r1, #17] │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldmia r7!, {r2, r3, r4, r5, r6} │ │ │ │ + ldmia r7, {r2, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldmia r7!, {r1, r2, r4, r5} │ │ │ │ + ldmia r7!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r6!, {r1, r4, r5, r7} │ │ │ │ + ldmia r6!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldmia r6, {r3, r5, r6} │ │ │ │ + ldmia r6, {r4, r5, r6} │ │ │ │ lsls r7, r2, #1 │ │ │ │ strb r4, [r3, #10] │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldmia r5, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r5!, {r1, r2, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldmia r5, {r2, r4, r5} │ │ │ │ + ldmia r5, {r2, r3, r4, r5} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldmia r5!, {r1, r3} │ │ │ │ + ldmia r5!, {r1, r4} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldmia r4, {r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r5!, {r2} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldmia r4!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + ldmia r4, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldmia r4!, {r5, r6, r7} │ │ │ │ + ldmia r4!, {r3, r5, r6, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ strb r2, [r4, #5] │ │ │ │ lsls r0, r4, #1 │ │ │ │ sub sp, #8 │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -686957,51 +686957,51 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ strb r2, [r4, #3] │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r4, #26 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r6, #1 │ │ │ │ + asrs r4, r7, #1 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldmia r2!, {r1, r5, r6, r7} │ │ │ │ + ldmia r2!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldmia r2!, {r4, r5} │ │ │ │ + ldmia r2!, {r3, r4, r5} │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr r4, [r4, #104] @ 0x68 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - lsrs r4, r7, #24 │ │ │ │ + lsrs r4, r0, #25 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r3, #23 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r0!, {r3, r4} │ │ │ │ + ldmia r0!, {r5} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - stmia r7!, {r2, r3, r5} │ │ │ │ + stmia r7!, {r2, r4, r5} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - stmia r6!, {r1, r2, r4, r5, r6, r7} │ │ │ │ + stmia r6!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r4, r7} │ │ │ │ + stmia r6!, {r1, r2, r5, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsrs r6, r6, #13 │ │ │ │ + lsrs r6, r7, #13 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - lsrs r2, r5, #12 │ │ │ │ + lsrs r2, r6, #12 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - lsrs r4, r1, #9 │ │ │ │ + lsrs r4, r2, #9 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - lsrs r6, r0, #6 │ │ │ │ + lsrs r6, r1, #6 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - stmia r3!, {r1, r3, r5, r6} │ │ │ │ + stmia r3!, {r1, r4, r5, r6} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsrs r0, r6, #32 │ │ │ │ + lsrs r0, r7, #32 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - lsls r4, r5, #31 │ │ │ │ + lsls r4, r6, #31 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - lsls r0, r7, #30 │ │ │ │ + lsls r0, r0, #31 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - stmia r2!, {r3, r5, r6} │ │ │ │ + stmia r2!, {r4, r5, r6} │ │ │ │ lsls r7, r2, #1 │ │ │ │ str r4, [r5, #108] @ 0x6c │ │ │ │ lsls r0, r4, #1 │ │ │ │ str r0, [r1, #108] @ 0x6c │ │ │ │ lsls r0, r4, #1 │ │ │ │ str r4, [r4, #104] @ 0x68 │ │ │ │ lsls r0, r4, #1 │ │ │ │ @@ -687083,15 +687083,15 @@ │ │ │ │ bl 28fbc0 >::_M_default_append(unsigned int)@@Base+0xa2bc> │ │ │ │ b.n 298476 >::_M_default_append(unsigned int)@@Base+0x12b72> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ str r4, [r6, #92] @ 0x5c │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r7, #25 │ │ │ │ + lsls r0, r0, #26 │ │ │ │ lsls r4, r3, #1 │ │ │ │ str r6, [r7, #84] @ 0x54 │ │ │ │ lsls r0, r4, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -687366,25 +687366,25 @@ │ │ │ │ movs r0, r0 │ │ │ │ str r2, [r1, #80] @ 0x50 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ str r4, [r5, #76] @ 0x4c │ │ │ │ lsls r0, r4, #1 │ │ │ │ - stmia r0!, {r2, r3} │ │ │ │ + stmia r0!, {r2, r4} │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ - bkpt 0x00fa │ │ │ │ - lsls r7, r2, #1 │ │ │ │ - str r0, [r5, #40] @ 0x28 │ │ │ │ - lsls r0, r4, #1 │ │ │ │ - pop {r1, r2, r3, r6, r7, pc} │ │ │ │ + ittt eq │ │ │ │ + lsleq r7, r2, #1 │ │ │ │ + streq r0, [r5, #40] @ 0x28 │ │ │ │ + lsleq r0, r4, #1 │ │ │ │ + pop {r1, r2, r4, r6, r7, pc} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - pop {r6, r7, pc} │ │ │ │ + pop {r3, r6, r7, pc} │ │ │ │ lsls r7, r2, #1 │ │ │ │ str r0, [r1, #36] @ 0x24 │ │ │ │ lsls r0, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3464] @ 0xd88 │ │ │ │ @@ -687879,37 +687879,37 @@ │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ str r4, [r4, #28] │ │ │ │ lsls r0, r4, #1 │ │ │ │ str r0, [r4, #28] │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r1, r2, r3, r4, r6, r7} │ │ │ │ + pop {r1, r2, r5, r6, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - pop {r1, r6} │ │ │ │ + pop {r1, r3, r6} │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ - cbnz r2, 298e66 >::_M_default_append(unsigned int)@@Base+0x13562> │ │ │ │ + cbnz r2, 298e68 >::_M_default_append(unsigned int)@@Base+0x13564> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - hlt 0x0030 │ │ │ │ + hlt 0x0038 │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldrsh r6, [r1, r2] │ │ │ │ lsls r0, r4, #1 │ │ │ │ - @ instruction: 0xb8f6 │ │ │ │ + @ instruction: 0xb8fe │ │ │ │ lsls r7, r2, #1 │ │ │ │ - @ instruction: 0xb878 │ │ │ │ + @ instruction: 0xb880 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - @ instruction: 0xb842 │ │ │ │ + @ instruction: 0xb84a │ │ │ │ lsls r7, r2, #1 │ │ │ │ - @ instruction: 0xb7c2 │ │ │ │ + @ instruction: 0xb7ca │ │ │ │ lsls r7, r2, #1 │ │ │ │ - @ instruction: 0xb7b4 │ │ │ │ + @ instruction: 0xb7bc │ │ │ │ lsls r7, r2, #1 │ │ │ │ - @ instruction: 0xb7a6 │ │ │ │ + @ instruction: 0xb7ae │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldrb r4, [r3, r0] │ │ │ │ lsls r0, r4, #1 │ │ │ │ sub sp, #8 │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -689046,42 +689046,42 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r6, #27 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r1, #30 │ │ │ │ movs r0, r0 │ │ │ │ - push {r2, r3, r7, lr} │ │ │ │ + push {r2, r4, r7, lr} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - push {r4, r7} │ │ │ │ + push {r3, r4, r7} │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr r2, [r0, r4] │ │ │ │ lsls r0, r4, #1 │ │ │ │ - strb.w r0, [r8, #91] @ 0x5b │ │ │ │ + ldrb.w r0, [r0, #91] @ 0x5b │ │ │ │ asrs r0, r3, #23 │ │ │ │ movs r0, r0 │ │ │ │ - sxtb r4, r1 │ │ │ │ + sxtb r4, r2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - sub sp, #384 @ 0x180 │ │ │ │ + sub sp, #416 @ 0x1a0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - sub sp, #168 @ 0xa8 │ │ │ │ + sub sp, #200 @ 0xc8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add sp, #328 @ 0x148 │ │ │ │ + add sp, #360 @ 0x168 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - adc.w r0, ip, #14352384 @ 0xdb0000 │ │ │ │ - adds.w r0, r6, #14352384 @ 0xdb0000 │ │ │ │ - orns r0, ip, #14352384 @ 0xdb0000 │ │ │ │ - usat r0, #27, r4, asr #1 │ │ │ │ - subw r0, r6, #91 @ 0x5b │ │ │ │ - add r4, sp, #424 @ 0x1a8 │ │ │ │ + adcs.w r0, r4, #14352384 @ 0xdb0000 │ │ │ │ + adds.w r0, lr, #14352384 @ 0xdb0000 │ │ │ │ + eor.w r0, r4, #14352384 @ 0xdb0000 │ │ │ │ + usat r0, #27, ip, asr #1 │ │ │ │ + subw r0, lr, #91 @ 0x5b │ │ │ │ + add r4, sp, #456 @ 0x1c8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - @ instruction: 0xf0dc005b │ │ │ │ - eors.w r0, r2, #91 @ 0x5b │ │ │ │ - bics.w r0, sl, #91 @ 0x5b │ │ │ │ - add r2, sp, #928 @ 0x3a0 │ │ │ │ + @ instruction: 0xf0e4005b │ │ │ │ + eors.w r0, sl, #91 @ 0x5b │ │ │ │ + orr.w r0, r2, #91 @ 0x5b │ │ │ │ + add r2, sp, #960 @ 0x3c0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ blx 12454 │ │ │ │ ldr r2, [pc, #116] @ (299b54 >::_M_default_append(unsigned int)@@Base+0x14250>) │ │ │ │ ldr r3, [pc, #116] @ (299b58 >::_M_default_append(unsigned int)@@Base+0x14254>) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -689215,15 +689215,15 @@ │ │ │ │ b.n 299bf6 >::_M_default_append(unsigned int)@@Base+0x142f2> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldr r6, [pc, #456] @ (299e14 >::_M_default_append(unsigned int)@@Base+0x14510>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - mrc 0, 7, r0, cr14, cr11, {2} │ │ │ │ + vqadd.s8 q0, q3, │ │ │ │ ldr r5, [pc, #1016] @ (29a050 >::_M_default_append(unsigned int)@@Base+0x1474c>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr r1, [pc, #204] @ (299d38 >::_M_default_append(unsigned int)@@Base+0x14434>) │ │ │ │ @@ -689298,15 +689298,15 @@ │ │ │ │ b.n 299ce6 >::_M_default_append(unsigned int)@@Base+0x143e2> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldr r5, [pc, #520] @ (299f44 >::_M_default_append(unsigned int)@@Base+0x14640>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - mcr 0, 0, r0, cr14, cr11, {2} │ │ │ │ + mrc 0, 0, r0, cr6, cr11, {2} │ │ │ │ ldr r5, [pc, #56] @ (299d80 >::_M_default_append(unsigned int)@@Base+0x1447c>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [pc, #220] @ (299e38 >::_M_default_append(unsigned int)@@Base+0x14534>) │ │ │ │ @@ -689406,15 +689406,15 @@ │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldr r4, [pc, #608] @ (29a09c >::_M_default_append(unsigned int)@@Base+0x14798>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r6, sp, #864 @ 0x360 │ │ │ │ + add r6, sp, #896 @ 0x380 │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr r3, [pc, #880] @ (29a1b8 >::_M_default_append(unsigned int)@@Base+0x148b4>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -689670,21 +689670,21 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [pc, #608] @ (29a314 >::_M_default_append(unsigned int)@@Base+0x14a10>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r3, [pc, #112] @ (29a12c >::_M_default_append(unsigned int)@@Base+0x14828>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ - add r5, sp, #96 @ 0x60 │ │ │ │ + add r5, sp, #128 @ 0x80 │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr r1, [pc, #968] @ (29a48c >::_M_default_append(unsigned int)@@Base+0x14b88>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ - add r4, sp, #256 @ 0x100 │ │ │ │ + add r4, sp, #288 @ 0x120 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r3, sp, #992 @ 0x3e0 │ │ │ │ + add r4, sp, #0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r4, [pc, #496] @ (29a2d0 >::_M_default_append(unsigned int)@@Base+0x149cc>) │ │ │ │ mov r5, r2 │ │ │ │ @@ -689894,15 +689894,15 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldr r1, [pc, #80] @ (29a324 >::_M_default_append(unsigned int)@@Base+0x14a20>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r1, [pc, #48] @ (29a30c >::_M_default_append(unsigned int)@@Base+0x14a08>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldrd r0, r0, [lr, #-364]! @ 0x16c │ │ │ │ + @ instruction: 0xe986005b │ │ │ │ ldr r0, [pc, #344] @ (29a43c >::_M_default_append(unsigned int)@@Base+0x14b38>) │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r4, #3 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r0, #30 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r1, #28 │ │ │ │ @@ -691010,29 +691010,29 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ mov lr, r9 │ │ │ │ lsls r0, r4, #1 │ │ │ │ mov r8, r2 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - b.n 29ad00 >::_M_default_append(unsigned int)@@Base+0x153fc> │ │ │ │ + b.n 29ad10 >::_M_default_append(unsigned int)@@Base+0x1540c> │ │ │ │ lsls r3, r3, #1 │ │ │ │ - b.n 29a9f0 >::_M_default_append(unsigned int)@@Base+0x150ec> │ │ │ │ + b.n 29aa00 >::_M_default_append(unsigned int)@@Base+0x150fc> │ │ │ │ lsls r3, r3, #1 │ │ │ │ - b.n 29a8dc >::_M_default_append(unsigned int)@@Base+0x14fd8> │ │ │ │ + b.n 29a8ec >::_M_default_append(unsigned int)@@Base+0x14fe8> │ │ │ │ lsls r3, r3, #1 │ │ │ │ - b.n 29a874 >::_M_default_append(unsigned int)@@Base+0x14f70> │ │ │ │ + b.n 29a884 >::_M_default_append(unsigned int)@@Base+0x14f80> │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r0, r4, #3 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r0, #30 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r1, #28 │ │ │ │ movs r0, r0 │ │ │ │ - udf #80 @ 0x50 │ │ │ │ + udf #88 @ 0x58 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r5, #8 │ │ │ │ movs r0, r0 │ │ │ │ adds r1, #2 │ │ │ │ cmp r1, ip │ │ │ │ beq.n 29afa4 >::_M_default_append(unsigned int)@@Base+0x156a0> │ │ │ │ mov r3, r0 │ │ │ │ @@ -691236,17 +691236,17 @@ │ │ │ │ bne.n 29b12e >::_M_default_append(unsigned int)@@Base+0x1582a> │ │ │ │ mov r0, r5 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r6, [pc, #8] @ (29b174 >::_M_default_append(unsigned int)@@Base+0x15870>) │ │ │ │ movs r7, #5 │ │ │ │ add r6, pc │ │ │ │ b.n 29b10e >::_M_default_append(unsigned int)@@Base+0x1580a> │ │ │ │ - adds r1, #64 @ 0x40 │ │ │ │ + adds r1, #72 @ 0x48 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - adds r0, #232 @ 0xe8 │ │ │ │ + adds r0, #240 @ 0xf0 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3960] @ 0xf78 │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ mov r4, r2 │ │ │ │ @@ -692372,53 +692372,53 @@ │ │ │ │ b.w 29b5c8 >::_M_default_append(unsigned int)@@Base+0x15cc4> │ │ │ │ subs r0, #96 @ 0x60 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ subs r0, #82 @ 0x52 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldr r1, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r1, [sp, #448] @ 0x1c0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r1, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r1, [sp, #520] @ 0x208 │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r0, r6, #27 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r1, #30 │ │ │ │ movs r0, r0 │ │ │ │ - str r1, [sp, #440] @ 0x1b8 │ │ │ │ + str r1, [sp, #472] @ 0x1d8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ adds r5, #92 @ 0x5c │ │ │ │ lsls r0, r4, #1 │ │ │ │ - bpl.n 29bde4 >::_M_default_append(unsigned int)@@Base+0x164e0> │ │ │ │ + bpl.n 29bdf4 >::_M_default_append(unsigned int)@@Base+0x164f0> │ │ │ │ lsls r3, r3, #1 │ │ │ │ - bpl.n 29befc >::_M_default_append(unsigned int)@@Base+0x165f8> │ │ │ │ + bpl.n 29bf0c >::_M_default_append(unsigned int)@@Base+0x16608> │ │ │ │ lsls r3, r3, #1 │ │ │ │ - str r6, [sp, #592] @ 0x250 │ │ │ │ + str r6, [sp, #624] @ 0x270 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r6, [sp, #664] @ 0x298 │ │ │ │ + str r6, [sp, #696] @ 0x2b8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - bmi.n 29bec0 >::_M_default_append(unsigned int)@@Base+0x165bc> │ │ │ │ + bmi.n 29bed0 >::_M_default_append(unsigned int)@@Base+0x165cc> │ │ │ │ lsls r3, r3, #1 │ │ │ │ - bcs.n 29be14 >::_M_default_append(unsigned int)@@Base+0x16510> │ │ │ │ + bcs.n 29be24 >::_M_default_append(unsigned int)@@Base+0x16520> │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldrh r2, [r4, #38] @ 0x26 │ │ │ │ + ldrh r2, [r5, #38] @ 0x26 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldmia r7!, {r1, r3, r5, r6} │ │ │ │ + ldmia r7!, {r1, r4, r5, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - str r0, [sp, #392] @ 0x188 │ │ │ │ + str r0, [sp, #424] @ 0x1a8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r0, [sp, #464] @ 0x1d0 │ │ │ │ + str r0, [sp, #496] @ 0x1f0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r0, [sp, #144] @ 0x90 │ │ │ │ + str r0, [sp, #176] @ 0xb0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r0, [sp, #216] @ 0xd8 │ │ │ │ + str r0, [sp, #248] @ 0xf8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strh r2, [r7, #58] @ 0x3a │ │ │ │ + strh r2, [r0, #60] @ 0x3c │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strh r2, [r5, #58] @ 0x3a │ │ │ │ + strh r2, [r6, #58] @ 0x3a │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr r2, [pc, #28] @ (29bea0 >::_M_default_append(unsigned int)@@Base+0x1659c>) │ │ │ │ ldr r3, [pc, #32] @ (29bea4 >::_M_default_append(unsigned int)@@Base+0x165a0>) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #92] @ 0x5c │ │ │ │ @@ -692429,15 +692429,15 @@ │ │ │ │ ldr r0, [pc, #12] @ (29bea8 >::_M_default_append(unsigned int)@@Base+0x165a4>) │ │ │ │ add r0, pc │ │ │ │ bl 12a04 │ │ │ │ cmp r3, #116 @ 0x74 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strb r6, [r1, #25] │ │ │ │ + strb r6, [r2, #25] │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3496] @ 0xda8 │ │ │ │ sub.w sp, sp, #564 @ 0x234 │ │ │ │ mov r5, r1 │ │ │ │ @@ -693663,45 +693663,45 @@ │ │ │ │ movs r0, r0 │ │ │ │ cmp r0, #156 @ 0x9c │ │ │ │ lsls r0, r4, #1 │ │ │ │ cmp r0, #144 @ 0x90 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r1, #20] │ │ │ │ + strh r2, [r2, #20] │ │ │ │ lsls r7, r2, #1 │ │ │ │ movs r7, #2 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - strh r6, [r1, #6] │ │ │ │ + strh r6, [r2, #6] │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r3, #23 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r6, [r7, #30] │ │ │ │ + ldrb r6, [r0, #31] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrb r2, [r1, #30] │ │ │ │ + ldrb r2, [r2, #30] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - stmia r4!, {r5, r6} │ │ │ │ + stmia r4!, {r3, r5, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - stmia r4!, {r1, r3, r5} │ │ │ │ + stmia r4!, {r1, r4, r5} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - stmia r4!, {r1, r3} │ │ │ │ + stmia r4!, {r1, r4} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - stmia r3!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r3!, {r1, r6, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - stmia r2!, {r5, r6} │ │ │ │ + stmia r2!, {r3, r5, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - stmia r1!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r1!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r0!, {r2, r4, r5, r6, r7} │ │ │ │ + stmia r0!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - stmia r0!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r0!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - stmia r0!, {r1, r4, r5, r6} │ │ │ │ + stmia r0!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ subs r6, r1, #6 │ │ │ │ lsls r0, r4, #1 │ │ │ │ subs r6, r6, #5 │ │ │ │ lsls r0, r4, #1 │ │ │ │ subs r4, r0, #5 │ │ │ │ lsls r0, r4, #1 │ │ │ │ @@ -694035,17 +694035,17 @@ │ │ │ │ movs r0, r0 │ │ │ │ subs r2, r7, #1 │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ adds r2, r7, #4 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - pop {r1, r2, r3, r4, pc} │ │ │ │ + pop {r1, r2, r5, pc} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - cbnz r4, 29cf7e >::_M_default_append(unsigned int)@@Base+0x1767a> │ │ │ │ + cbnz r4, 29cf80 >::_M_default_append(unsigned int)@@Base+0x1767c> │ │ │ │ lsls r3, r3, #1 │ │ │ │ cmp.w ip, #0 │ │ │ │ bne.n 29cf8c >::_M_default_append(unsigned int)@@Base+0x17688> │ │ │ │ ldr r1, [pc, #220] @ (29cfe8 >::_M_default_append(unsigned int)@@Base+0x176e4>) │ │ │ │ add r7, sp, #80 @ 0x50 │ │ │ │ movs r0, #0 │ │ │ │ mov.w ip, #0 │ │ │ │ @@ -694135,23 +694135,23 @@ │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ subs r0, r6, r2 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strb r6, [r4, #23] │ │ │ │ + strb r6, [r5, #23] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - revsh r6, r7 │ │ │ │ + cbnz r6, 29d03c >::_M_default_append(unsigned int)@@Base+0x17738> │ │ │ │ lsls r3, r3, #1 │ │ │ │ subs r6, r2, r1 │ │ │ │ lsls r0, r4, #1 │ │ │ │ subs r6, r7, r0 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - str r4, [r3, #80] @ 0x50 │ │ │ │ + str r4, [r4, #80] @ 0x50 │ │ │ │ lsls r7, r2, #1 │ │ │ │ sub sp, #16 │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3464] @ 0xd88 │ │ │ │ ldr r4, [pc, #892] @ (29d398 >::_M_default_append(unsigned int)@@Base+0x17a94>) │ │ │ │ @@ -694474,17 +694474,17 @@ │ │ │ │ movs r0, r0 │ │ │ │ adds r2, r1, r7 │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ adds r0, r3, r2 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - @ instruction: 0xb878 │ │ │ │ + @ instruction: 0xb880 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xb780 │ │ │ │ + @ instruction: 0xb788 │ │ │ │ lsls r3, r3, #1 │ │ │ │ mvn.w r1, #2147483648 @ 0x80000000 │ │ │ │ cmp r8, r1 │ │ │ │ bne.n 29d380 >::_M_default_append(unsigned int)@@Base+0x17a7c> │ │ │ │ ldr r2, [pc, #184] @ (29d478 >::_M_default_append(unsigned int)@@Base+0x17b74>) │ │ │ │ ldr r3, [pc, #188] @ (29d47c >::_M_default_append(unsigned int)@@Base+0x17b78>) │ │ │ │ add r2, pc │ │ │ │ @@ -694561,25 +694561,25 @@ │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r7, #24 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strb r6, [r5, #5] │ │ │ │ + strb r6, [r6, #5] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - @ instruction: 0xb698 │ │ │ │ + @ instruction: 0xb6a0 │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ asrs r6, r0, #23 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r6, r5, #22 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - str r4, [r1, #8] │ │ │ │ + str r4, [r2, #8] │ │ │ │ lsls r7, r2, #1 │ │ │ │ sub sp, #16 │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3464] @ 0xd88 │ │ │ │ ldr r4, [pc, #892] @ (29d828 >::_M_default_append(unsigned int)@@Base+0x17f24>) │ │ │ │ @@ -694902,17 +694902,17 @@ │ │ │ │ movs r0, r0 │ │ │ │ asrs r2, r7, #20 │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r1, #16 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - cbz r0, 29d8ba >::_M_default_append(unsigned int)@@Base+0x17fb6> │ │ │ │ + cbz r0, 29d8bc >::_M_default_append(unsigned int)@@Base+0x17fb8> │ │ │ │ lsls r3, r3, #1 │ │ │ │ - uxtb r0, r6 │ │ │ │ + uxtb r0, r7 │ │ │ │ lsls r3, r3, #1 │ │ │ │ mvn.w r1, #2147483648 @ 0x80000000 │ │ │ │ cmp r8, r1 │ │ │ │ bne.n 29d810 >::_M_default_append(unsigned int)@@Base+0x17f0c> │ │ │ │ ldr r2, [pc, #184] @ (29d908 >::_M_default_append(unsigned int)@@Base+0x18004>) │ │ │ │ ldr r3, [pc, #188] @ (29d90c >::_M_default_append(unsigned int)@@Base+0x18008>) │ │ │ │ add r2, pc │ │ │ │ @@ -694989,25 +694989,25 @@ │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r5, #6 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r3, #76] @ 0x4c │ │ │ │ + ldr r6, [r4, #76] @ 0x4c │ │ │ │ lsls r7, r2, #1 │ │ │ │ - sxth r0, r1 │ │ │ │ + sxth r0, r2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ asrs r6, r6, #4 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r6, r3, #4 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldrh r4, [r7, r7] │ │ │ │ + ldrb r4, [r0, r0] │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3776] @ 0xec0 │ │ │ │ mov r5, r0 │ │ │ │ ldr.w r0, [pc, #2992] @ 29e4ec >::_M_default_append(unsigned int)@@Base+0x18be8> │ │ │ │ @@ -696108,39 +696108,39 @@ │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r1, #1 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r2, r4, #32 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - strb r0, [r6, #14] │ │ │ │ + strb r0, [r7, #14] │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r0, r1, #22 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldr r2, [r4, r1] │ │ │ │ + ldr r2, [r5, r1] │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r6, r2, #19 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldr r0, [r6, #124] @ 0x7c │ │ │ │ + ldr r0, [r7, #124] @ 0x7c │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsls r0, r4, #13 │ │ │ │ + lsls r0, r5, #13 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r2, sp, #776 @ 0x308 │ │ │ │ + add r2, sp, #808 @ 0x328 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r2, sp, #472 @ 0x1d8 │ │ │ │ + add r2, sp, #504 @ 0x1f8 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r2, sp, #80 @ 0x50 │ │ │ │ + add r2, sp, #112 @ 0x70 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r1, sp, #808 @ 0x328 │ │ │ │ + add r1, sp, #840 @ 0x348 │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsls r4, r7, #29 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldr r0, [r6, #36] @ 0x24 │ │ │ │ + ldr r0, [r7, #36] @ 0x24 │ │ │ │ lsls r7, r2, #1 │ │ │ │ mov.w r3, #510 @ 0x1fe │ │ │ │ asrs r3, r4 │ │ │ │ lsls r1, r3, #31 │ │ │ │ bpl.w 29e9b0 >::_M_default_append(unsigned int)@@Base+0x190ac> │ │ │ │ movs r3, #15 │ │ │ │ adds r6, #1 │ │ │ │ @@ -696564,56 +696564,56 @@ │ │ │ │ ldr r3, [sp, #276] @ 0x114 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ bne.n 29e8e0 >::_M_default_append(unsigned int)@@Base+0x18fdc> │ │ │ │ ldr r0, [pc, #88] @ (29ea20 >::_M_default_append(unsigned int)@@Base+0x1911c>) │ │ │ │ add r0, pc │ │ │ │ bl 12a04 │ │ │ │ - add r3, pc, #240 @ (adr r3, 29eac0 >::_M_default_append(unsigned int)@@Base+0x191bc>) │ │ │ │ + add r3, pc, #272 @ (adr r3, 29eae0 >::_M_default_append(unsigned int)@@Base+0x191dc>) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xfaa40054 │ │ │ │ - add r2, pc, #792 @ (adr r2, 29ecf0 >::_M_default_append(unsigned int)@@Base+0x193ec>) │ │ │ │ + @ instruction: 0xfaac0054 │ │ │ │ + add r2, pc, #824 @ (adr r2, 29ed10 >::_M_default_append(unsigned int)@@Base+0x1940c>) │ │ │ │ lsls r3, r3, #1 │ │ │ │ lsls r0, r5, #4 │ │ │ │ lsls r0, r4, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r2, #4 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldrb r6, [r0, r1] │ │ │ │ + ldrb r6, [r1, r1] │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsls r4, r6, #3 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - str r2, [r0, #68] @ 0x44 │ │ │ │ + str r2, [r1, #68] @ 0x44 │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsls r0, r3, #3 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - str r6, [r3, #56] @ 0x38 │ │ │ │ + str r6, [r4, #56] @ 0x38 │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsls r4, r7, #2 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - str r6, [r5, #60] @ 0x3c │ │ │ │ + str r6, [r6, #60] @ 0x3c │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r6, [r1, #52] @ 0x34 │ │ │ │ + str r6, [r2, #52] @ 0x34 │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsls r0, r3, #2 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - str r6, [r3, #56] @ 0x38 │ │ │ │ + str r6, [r4, #56] @ 0x38 │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsls r4, r7, #1 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - str r2, [r5, #60] @ 0x3c │ │ │ │ + str r2, [r6, #60] @ 0x3c │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsls r0, r4, #1 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - str r2, [r7, #48] @ 0x30 │ │ │ │ + str r2, [r0, #52] @ 0x34 │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsls r4, r0, #1 │ │ │ │ lsls r0, r4, #1 │ │ │ │ - ldr r3, [pc, #136] @ (29eaac >::_M_default_append(unsigned int)@@Base+0x191a8>) │ │ │ │ + ldr r3, [pc, #168] @ (29eacc >::_M_default_append(unsigned int)@@Base+0x191c8>) │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3912] @ 0xf48 │ │ │ │ mov r7, r1 │ │ │ │ ldr.w r1, [pc, #1592] @ 29f070 >::_M_default_append(unsigned int)@@Base+0x1976c> │ │ │ │ @@ -697246,39 +697246,39 @@ │ │ │ │ add r0, pc │ │ │ │ bl 12a04 │ │ │ │ vshr.u32 q0, , #8 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ vqadd.u16 q8, q1, │ │ │ │ mrc2 0, 7, r0, cr10, cr15, {2} │ │ │ │ - str r0, [r1, #40] @ 0x28 │ │ │ │ + str r0, [r2, #40] @ 0x28 │ │ │ │ lsls r7, r2, #1 │ │ │ │ mcr2 0, 5, r0, cr4, cr15, {2} │ │ │ │ - ldrh r2, [r3, r4] │ │ │ │ + ldrh r2, [r4, r4] │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldc2l 0, cr0, [sl, #-380] @ 0xfffffe84 │ │ │ │ - str r6, [r4, #8] │ │ │ │ + str r6, [r5, #8] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ands.w r0, r8, #13893632 @ 0xd40000 │ │ │ │ - ldr r3, [sp, #776] @ 0x308 │ │ │ │ + bic.w r0, r0, #13893632 @ 0xd40000 │ │ │ │ + ldr r3, [sp, #808] @ 0x328 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r3, [sp, #40] @ 0x28 │ │ │ │ + ldr r3, [sp, #72] @ 0x48 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - @ instruction: 0xf2760054 │ │ │ │ + @ instruction: 0xf27e0054 │ │ │ │ ldr??.w r0, [ip, #95] @ 0x5f │ │ │ │ vld1.8 @ instruction: 0xf9e0005f │ │ │ │ - ldrh r2, [r1, r7] │ │ │ │ + ldrh r2, [r2, r7] │ │ │ │ lsls r7, r2, #1 │ │ │ │ vst1.8 @ instruction: 0xf9c4005f │ │ │ │ - ldrsb r6, [r4, r0] │ │ │ │ + ldrsb r6, [r5, r0] │ │ │ │ lsls r7, r2, #1 │ │ │ │ vld1.8 @ instruction: 0xf9a8005f │ │ │ │ - ldrb r6, [r1, r5] │ │ │ │ + ldrb r6, [r2, r5] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrsb r6, [r2, r1] │ │ │ │ + ldrsb r6, [r3, r1] │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3912] @ 0xf48 │ │ │ │ ldr r4, [pc, #880] @ (29f448 >::_M_default_append(unsigned int)@@Base+0x19b44>) │ │ │ │ sub sp, #160 @ 0xa0 │ │ │ │ @@ -697638,21 +697638,21 @@ │ │ │ │ add r0, pc │ │ │ │ bl 12a04 │ │ │ │ ldrsb.w r0, [ip, pc, lsl #1] │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ str??.w r0, [lr, pc, lsl #1] │ │ │ │ @ instruction: 0xf76c005f │ │ │ │ - ldrh r4, [r7, r3] │ │ │ │ + ldrh r4, [r0, r4] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r7, [sp, #248] @ 0xf8 │ │ │ │ + str r7, [sp, #280] @ 0x118 │ │ │ │ lsls r3, r3, #1 │ │ │ │ @ instruction: 0xf68a005f │ │ │ │ rsb r0, ip, #14614528 @ 0xdf0000 │ │ │ │ - ldr r6, [r1, r6] │ │ │ │ + ldr r6, [r2, r6] │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3456] @ 0xd80 │ │ │ │ ldr r5, [pc, #356] @ (29f5e4 >::_M_default_append(unsigned int)@@Base+0x19ce0>) │ │ │ │ sub.w sp, sp, #604 @ 0x25c │ │ │ │ @@ -698101,19 +698101,19 @@ │ │ │ │ pop {r4, pc} │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ ldr r3, [pc, #12] @ (29f90c >::_M_default_append(unsigned int)@@Base+0x1a008>) │ │ │ │ movs r2, #21 │ │ │ │ add r3, pc │ │ │ │ b.n 29f8bc >::_M_default_append(unsigned int)@@Base+0x19fb8> │ │ │ │ - strb r6, [r1, r5] │ │ │ │ + strb r6, [r2, r5] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r2, [r7, r4] │ │ │ │ + strb r2, [r0, r5] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r0, [r6, r3] │ │ │ │ + strb r0, [r7, r3] │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3440] @ 0xd70 │ │ │ │ ldr r5, [pc, #360] @ (29fa8c >::_M_default_append(unsigned int)@@Base+0x1a188>) │ │ │ │ sub.w sp, sp, #620 @ 0x26c │ │ │ │ @@ -701198,43 +701198,43 @@ │ │ │ │ nop │ │ │ │ bmi.n 2a1864 >::_M_default_append(unsigned int)@@Base+0x1bf60> │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ - subs r0, #54 @ 0x36 │ │ │ │ + subs r0, #62 @ 0x3e │ │ │ │ lsls r7, r2, #1 │ │ │ │ lsrs r4, r0, #29 │ │ │ │ movs r0, r0 │ │ │ │ bcs.n 2a17dc >::_M_default_append(unsigned int)@@Base+0x1bed8> │ │ │ │ lsls r7, r3, #1 │ │ │ │ bcs.n 2a199c >::_M_default_append(unsigned int)@@Base+0x1c098> │ │ │ │ lsls r7, r3, #1 │ │ │ │ - adds r2, r0, #1 │ │ │ │ + adds r2, r1, #1 │ │ │ │ lsls r7, r2, #1 │ │ │ │ bcs.n 2a1950 >::_M_default_append(unsigned int)@@Base+0x1c04c> │ │ │ │ lsls r7, r3, #1 │ │ │ │ - adds r4, r2, #0 │ │ │ │ + adds r4, r3, #0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ bne.n 2a18ac >::_M_default_append(unsigned int)@@Base+0x1bfa8> │ │ │ │ lsls r7, r3, #1 │ │ │ │ - asrs r2, r5, #3 │ │ │ │ + asrs r2, r6, #3 │ │ │ │ lsls r7, r2, #1 │ │ │ │ bne.n 2a1878 >::_M_default_append(unsigned int)@@Base+0x1bf74> │ │ │ │ lsls r7, r3, #1 │ │ │ │ - asrs r4, r1, #3 │ │ │ │ + asrs r4, r2, #3 │ │ │ │ lsls r7, r2, #1 │ │ │ │ bne.n 2a1844 >::_M_default_append(unsigned int)@@Base+0x1bf40> │ │ │ │ lsls r7, r3, #1 │ │ │ │ - asrs r6, r5, #2 │ │ │ │ + asrs r6, r6, #2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ bne.n 2a1810 >::_M_default_append(unsigned int)@@Base+0x1bf0c> │ │ │ │ lsls r7, r3, #1 │ │ │ │ - asrs r0, r2, #2 │ │ │ │ + asrs r0, r3, #2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3448] @ 0xd78 │ │ │ │ ldr r5, [pc, #360] @ (2a1a48 >::_M_default_append(unsigned int)@@Base+0x1c144>) │ │ │ │ sub.w sp, sp, #612 @ 0x264 │ │ │ │ @@ -701689,15 +701689,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldmia r5!, {r4, r6} │ │ │ │ lsls r7, r3, #1 │ │ │ │ ldmia r5!, {r1, r2} │ │ │ │ lsls r7, r3, #1 │ │ │ │ ldmia r4!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r7, r3, #1 │ │ │ │ - lsrs r0, r3, #14 │ │ │ │ + lsrs r0, r4, #14 │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3880] @ 0xf28 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #412] @ (2a1f00 >::_M_default_append(unsigned int)@@Base+0x1c5fc>) │ │ │ │ @@ -701871,16 +701871,16 @@ │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ ldmia r4, {r4, r7} │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r4!, {r1, r7} │ │ │ │ lsls r7, r3, #1 │ │ │ │ - it cs │ │ │ │ - lslcs r2, r3, #1 │ │ │ │ + wfi │ │ │ │ + lsls r2, r3, #1 │ │ │ │ lsrs r0, r6, #19 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r3, {r1, r2, r3, r5, r6} │ │ │ │ lsls r7, r3, #1 │ │ │ │ ldmia r3!, {r1, r2, r4} │ │ │ │ lsls r7, r3, #1 │ │ │ │ movs r0, r0 │ │ │ │ @@ -702355,15 +702355,15 @@ │ │ │ │ nop │ │ │ │ stmia r7!, {r6} │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ stmia r7!, {r3, r5} │ │ │ │ lsls r7, r3, #1 │ │ │ │ - cmp r3, #160 @ 0xa0 │ │ │ │ + cmp r3, #168 @ 0xa8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmia r6!, {r1, r2, r4, r6} │ │ │ │ lsls r7, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -702587,37 +702587,37 @@ │ │ │ │ bne.n 2a25fe >::_M_default_append(unsigned int)@@Base+0x1ccfa> │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ stmia r6!, {r1, r3} │ │ │ │ lsls r7, r3, #1 │ │ │ │ - cmp r3, #52 @ 0x34 │ │ │ │ + cmp r3, #60 @ 0x3c │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r3, #116 @ 0x74 │ │ │ │ + cmp r3, #124 @ 0x7c │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmia r4!, {r2, r5, r7} │ │ │ │ lsls r7, r3, #1 │ │ │ │ - cmp r1, #182 @ 0xb6 │ │ │ │ + cmp r1, #190 @ 0xbe │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cmp r1, #220 @ 0xdc │ │ │ │ + cmp r1, #228 @ 0xe4 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cmp r1, #234 @ 0xea │ │ │ │ + cmp r1, #242 @ 0xf2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cmp r1, #244 @ 0xf4 │ │ │ │ + cmp r1, #252 @ 0xfc │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cmp r1, #254 @ 0xfe │ │ │ │ + cmp r2, #6 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cmp r2, #12 │ │ │ │ + cmp r2, #20 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cmp r2, #18 │ │ │ │ + cmp r2, #26 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - cmp r4, #182 @ 0xb6 │ │ │ │ + cmp r4, #190 @ 0xbe │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmia r4!, {r2, r3, r4, r5} │ │ │ │ lsls r7, r3, #1 │ │ │ │ stmia r4!, {r1, r3} │ │ │ │ lsls r7, r3, #1 │ │ │ │ stmia r3!, {r2, r3, r5, r6, r7} │ │ │ │ lsls r7, r3, #1 │ │ │ │ @@ -702885,23 +702885,23 @@ │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ stmia r3!, {r1, r2, r5, r6} │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ stmia r2!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r7, r3, #1 │ │ │ │ - cmp r0, #120 @ 0x78 │ │ │ │ + cmp r0, #128 @ 0x80 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - movs r6, #76 @ 0x4c │ │ │ │ + movs r6, #84 @ 0x54 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - movs r6, #250 @ 0xfa │ │ │ │ + movs r7, #2 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - movs r6, #230 @ 0xe6 │ │ │ │ + movs r6, #238 @ 0xee │ │ │ │ lsls r7, r2, #1 │ │ │ │ - movs r6, #210 @ 0xd2 │ │ │ │ + movs r6, #218 @ 0xda │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr r2, [r3, #16] │ │ │ │ cmp r2, #0 │ │ │ │ bgt.w 2a2804 >::_M_default_append(unsigned int)@@Base+0x1cf00> │ │ │ │ ldr r2, [r3, #32] │ │ │ │ cmp r2, #0 │ │ │ │ bgt.w 2a2804 >::_M_default_append(unsigned int)@@Base+0x1cf00> │ │ │ │ @@ -702961,23 +702961,23 @@ │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ ldr r1, [pc, #28] @ (2a2a30 >::_M_default_append(unsigned int)@@Base+0x1d12c>) │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ bl 2614e0 │ │ │ │ b.n 2a28de >::_M_default_append(unsigned int)@@Base+0x1cfda> │ │ │ │ nop │ │ │ │ - movs r6, #86 @ 0x56 │ │ │ │ + movs r6, #94 @ 0x5e │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmia r0!, {r3, r4} │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ itte │ │ │ │ lsl r7, r3, #1 │ │ │ │ - mov r5, #250 @ 0xfa │ │ │ │ + mov r6, #2 │ │ │ │ lslal r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3400] @ 0xd48 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #540] @ (2a2c64 >::_M_default_append(unsigned int)@@Base+0x1d360>) │ │ │ │ @@ -703204,15 +703204,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ itee ls │ │ │ │ lslls r7, r3, #1 │ │ │ │ it cs @ unpredictable │ │ │ │ lslcs r7, r3, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ - movs r5, #52 @ 0x34 │ │ │ │ + movs r5, #60 @ 0x3c │ │ │ │ lsls r7, r2, #1 │ │ │ │ bkpt 0x002c │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsrs r4, r0, #29 │ │ │ │ movs r0, r0 │ │ │ │ pop {r2, r5, r6, r7, pc} │ │ │ │ lsls r7, r3, #1 │ │ │ │ @@ -705775,15 +705775,15 @@ │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r3, r0 │ │ │ │ b.n 2a4858 >::_M_default_append(unsigned int)@@Base+0x1ef54> │ │ │ │ ldr r0, [pc, #4] @ (2a4884 >::_M_default_append(unsigned int)@@Base+0x1ef80>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - b.n 2a497c >::_M_default_append(unsigned int)@@Base+0x1f078> │ │ │ │ + b.n 2a498c >::_M_default_append(unsigned int)@@Base+0x1f088> │ │ │ │ lsls r6, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3928] @ 0xf58 │ │ │ │ sub sp, #108 @ 0x6c │ │ │ │ @@ -706798,17 +706798,17 @@ │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ str r6, [sp, #448] @ 0x1c0 │ │ │ │ lsls r7, r3, #1 │ │ │ │ str r6, [sp, #352] @ 0x160 │ │ │ │ lsls r7, r3, #1 │ │ │ │ - bpl.n 2a5440 >::_M_default_append(unsigned int)@@Base+0x1fb3c> │ │ │ │ + bpl.n 2a5450 >::_M_default_append(unsigned int)@@Base+0x1fb4c> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - bpl.n 2a5454 >::_M_default_append(unsigned int)@@Base+0x1fb50> │ │ │ │ + bpl.n 2a5464 >::_M_default_append(unsigned int)@@Base+0x1fb60> │ │ │ │ lsls r6, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ vmul.f64 d7, d2, d3 │ │ │ │ sub sp, #40 @ 0x28 │ │ │ │ @@ -710406,19 +710406,19 @@ │ │ │ │ ... │ │ │ │ strb r4, [r3, #8] │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r4, [r2, #124] @ 0x7c │ │ │ │ lsls r7, r3, #1 │ │ │ │ - bvs.n 2a7c7c >::_M_default_append(unsigned int)@@Base+0x22378> │ │ │ │ + bvs.n 2a7c8c >::_M_default_append(unsigned int)@@Base+0x22388> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - bvs.n 2a7c9c >::_M_default_append(unsigned int)@@Base+0x22398> │ │ │ │ + bvs.n 2a7cac >::_M_default_append(unsigned int)@@Base+0x223a8> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - bmi.n 2a7bf8 >::_M_default_append(unsigned int)@@Base+0x222f4> │ │ │ │ + bmi.n 2a7c08 >::_M_default_append(unsigned int)@@Base+0x22304> │ │ │ │ lsls r6, r2, #1 │ │ │ │ add.w ip, ip, #1 │ │ │ │ cmp r8, ip │ │ │ │ beq.w 2a8004 >::_M_default_append(unsigned int)@@Base+0x22700> │ │ │ │ ldrb.w r3, [lr, #1]! │ │ │ │ tst.w r3, #96 @ 0x60 │ │ │ │ bne.n 2a7c18 >::_M_default_append(unsigned int)@@Base+0x22314> │ │ │ │ @@ -710679,21 +710679,21 @@ │ │ │ │ add.w r0, r6, #32 │ │ │ │ str.w ip, [sp] │ │ │ │ ldrd r2, r3, [sp, #40] @ 0x28 │ │ │ │ bl 2a761c >::_M_default_append(unsigned int)@@Base+0x21d18> │ │ │ │ b.n 2a7adc >::_M_default_append(unsigned int)@@Base+0x221d8> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - bcs.n 2a7fbc >::_M_default_append(unsigned int)@@Base+0x226b8> │ │ │ │ + bcs.n 2a7fcc >::_M_default_append(unsigned int)@@Base+0x226c8> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - bne.n 2a7ef4 >::_M_default_append(unsigned int)@@Base+0x225f0> │ │ │ │ + bne.n 2a7f04 >::_M_default_append(unsigned int)@@Base+0x22600> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - bcs.n 2a7f4c >::_M_default_append(unsigned int)@@Base+0x22648> │ │ │ │ + bcs.n 2a7f5c >::_M_default_append(unsigned int)@@Base+0x22658> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - bne.n 2a7ef8 >::_M_default_append(unsigned int)@@Base+0x225f4> │ │ │ │ + bne.n 2a7f08 >::_M_default_append(unsigned int)@@Base+0x22604> │ │ │ │ lsls r6, r2, #1 │ │ │ │ vabs.f64 d6, d1 │ │ │ │ vabs.f64 d7, d0 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ vmovle.f64 d7, d6 │ │ │ │ @@ -710837,23 +710837,23 @@ │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ subs r1, r1, r0 │ │ │ │ blx 11bac │ │ │ │ b.n 2a80de >::_M_default_append(unsigned int)@@Base+0x227da> │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - bne.n 2a8118 >::_M_default_append(unsigned int)@@Base+0x22814> │ │ │ │ + bcs.n 2a8128 >::_M_default_append(unsigned int)@@Base+0x22824> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - bcs.n 2a8148 >::_M_default_append(unsigned int)@@Base+0x22844> │ │ │ │ + bcs.n 2a8158 >::_M_default_append(unsigned int)@@Base+0x22854> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - bne.n 2a80c0 >::_M_default_append(unsigned int)@@Base+0x227bc> │ │ │ │ + bne.n 2a80d0 >::_M_default_append(unsigned int)@@Base+0x227cc> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - bne.n 2a8174 >::_M_default_append(unsigned int)@@Base+0x22870> │ │ │ │ + bne.n 2a8184 >::_M_default_append(unsigned int)@@Base+0x22880> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - beq.n 2a8088 >::_M_default_append(unsigned int)@@Base+0x22784> │ │ │ │ + beq.n 2a8098 >::_M_default_append(unsigned int)@@Base+0x22794> │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldr r6, [r2, #16] │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -711294,17 +711294,17 @@ │ │ │ │ ldr r3, [pc, #24] @ (2a85e0 >::_M_default_append(unsigned int)@@Base+0x22cdc>) │ │ │ │ add r3, pc │ │ │ │ strd r3, r1, [sp, #8] │ │ │ │ ldrd r2, r3, [sp, #8] │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ b.w 29f46c >::_M_default_append(unsigned int)@@Base+0x19b68> │ │ │ │ - ldmia r4, {r1, r2, r4, r7} │ │ │ │ + ldmia r4, {r1, r2, r3, r4, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r4, {r4, r5, r6} │ │ │ │ + ldmia r4, {r3, r4, r5, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -712422,15 +712422,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r1!, {r4, r5, r7} │ │ │ │ + stmia r1!, {r3, r4, r5, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ ldr r1, [r5, #12] │ │ │ │ add r3, sp, #136 @ 0x88 │ │ │ │ ldr.w r2, [fp, #296] @ 0x128 │ │ │ │ mov r7, r5 │ │ │ │ @@ -712796,15 +712796,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - bkpt 0x00a4 │ │ │ │ + bkpt 0x00ac │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ mov r2, r5 │ │ │ │ ldr.w r0, [r4, #268] @ 0x10c │ │ │ │ ldr r3, [r5, #12] │ │ │ │ adds r5, #16 │ │ │ │ @@ -713355,17 +713355,17 @@ │ │ │ │ ldr.w r9, [pc, #24] @ 2a9d44 >::_M_default_append(unsigned int)@@Base+0x24440> │ │ │ │ mov.w r8, #0 │ │ │ │ str r5, [sp, #48] @ 0x30 │ │ │ │ add r9, pc │ │ │ │ b.n 2a9d80 >::_M_default_append(unsigned int)@@Base+0x2447c> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - @ instruction: 0xb70c │ │ │ │ + @ instruction: 0xb714 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - push {r1, r3, r6, lr} │ │ │ │ + push {r1, r4, r6, lr} │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldr.w r2, [r6, #-4] │ │ │ │ ldr.w r3, [r4, #256] @ 0x100 │ │ │ │ str.w r2, [sl] │ │ │ │ adds r0, r3, r2 │ │ │ │ ldrb r3, [r3, r2] │ │ │ │ cbnz r3, 2a9d6a >::_M_default_append(unsigned int)@@Base+0x24466> │ │ │ │ @@ -713798,25 +713798,25 @@ │ │ │ │ mov r1, r9 │ │ │ │ add.w r0, r7, #36 @ 0x24 │ │ │ │ bl 28d80c >::_M_default_append(unsigned int)@@Base+0x7f08> │ │ │ │ b.w 2a8dec >::_M_default_append(unsigned int)@@Base+0x234e8> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - push {r1, r2, r5, r7} │ │ │ │ + push {r1, r2, r3, r5, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - push {r1, r2, r4} │ │ │ │ + push {r1, r2, r3, r4} │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldr r3, [pc, #48] @ (2aa264 >::_M_default_append(unsigned int)@@Base+0x24960>) │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cbz r2, 2aa264 >::_M_default_append(unsigned int)@@Base+0x24960> │ │ │ │ + cbz r2, 2aa266 >::_M_default_append(unsigned int)@@Base+0x24962> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add sp, #456 @ 0x1c8 │ │ │ │ + add sp, #488 @ 0x1e8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr.w r0, [fp, #284] @ 0x11c │ │ │ │ ldr r1, [sp, #48] @ 0x30 │ │ │ │ add r0, r1 │ │ │ │ vldr d9, [r0] │ │ │ │ b.n 2a9f04 >::_M_default_append(unsigned int)@@Base+0x24600> │ │ │ │ ldr.w r1, [r8] │ │ │ │ @@ -714108,27 +714108,27 @@ │ │ │ │ movs r0, r0 │ │ │ │ lsls r4, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - add sp, #16 │ │ │ │ + add sp, #48 @ 0x30 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add r7, sp, #896 @ 0x380 │ │ │ │ + add r7, sp, #928 @ 0x3a0 │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ - add r6, sp, #632 @ 0x278 │ │ │ │ + add r6, sp, #664 @ 0x298 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r6, sp, #648 @ 0x288 │ │ │ │ + add r6, sp, #680 @ 0x2a8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add r6, sp, #424 @ 0x1a8 │ │ │ │ + add r6, sp, #456 @ 0x1c8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r5, sp, #384 @ 0x180 │ │ │ │ + add r5, sp, #416 @ 0x1a0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldr r1, [sp, #88] @ 0x58 │ │ │ │ add.w r0, r4, #28 │ │ │ │ bl 2839d0 >::_M_realloc_append(int const&)@@Base> │ │ │ │ ldr.w r3, [r4, #244] @ 0xf4 │ │ │ │ adds r1, r3, r5 │ │ │ │ ldrb r3, [r3, r5] │ │ │ │ @@ -714421,27 +714421,27 @@ │ │ │ │ ... │ │ │ │ lsrs r4, r0, #29 │ │ │ │ movs r0, r0 │ │ │ │ mvns r0, r5 │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r4, sp, #296 @ 0x128 │ │ │ │ + add r4, sp, #328 @ 0x148 │ │ │ │ lsls r6, r2, #1 │ │ │ │ muls r2, r7 │ │ │ │ lsls r7, r3, #1 │ │ │ │ - add r2, sp, #664 @ 0x298 │ │ │ │ + add r2, sp, #696 @ 0x2b8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add r2, sp, #568 @ 0x238 │ │ │ │ + add r2, sp, #600 @ 0x258 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add r2, sp, #472 @ 0x1d8 │ │ │ │ + add r2, sp, #504 @ 0x1f8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add r2, sp, #224 @ 0xe0 │ │ │ │ + add r2, sp, #256 @ 0x100 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r2, sp, #176 @ 0xb0 │ │ │ │ + add r2, sp, #208 @ 0xd0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ ldrd r5, r4, [sp, #80] @ 0x50 │ │ │ │ mov r0, r6 │ │ │ │ bl 28b9b0 >::_M_default_append(unsigned int)@@Base+0x60ac> │ │ │ │ ldr r3, [r4, #0] │ │ │ │ ldr r0, [sp, #76] @ 0x4c │ │ │ │ ldr.w r2, [fp, #32] │ │ │ │ @@ -714627,21 +714627,21 @@ │ │ │ │ b.n 2aaa9c >::_M_default_append(unsigned int)@@Base+0x25198> │ │ │ │ ldr r1, [r6, #12] │ │ │ │ blx 11bac │ │ │ │ b.n 2aaa88 >::_M_default_append(unsigned int)@@Base+0x25184> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - add r0, sp, #136 @ 0x88 │ │ │ │ + add r0, sp, #168 @ 0xa8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add r0, sp, #96 @ 0x60 │ │ │ │ + add r0, sp, #128 @ 0x80 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add r0, sp, #64 @ 0x40 │ │ │ │ + add r0, sp, #96 @ 0x60 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - add r0, sp, #32 │ │ │ │ + add r0, sp, #64 @ 0x40 │ │ │ │ lsls r6, r2, #1 │ │ │ │ subs r7, #108 @ 0x6c │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ subs r7, #70 @ 0x46 │ │ │ │ lsls r7, r3, #1 │ │ │ │ @@ -714893,15 +714893,15 @@ │ │ │ │ nop │ │ │ │ subs r6, #192 @ 0xc0 │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ subs r5, #24 │ │ │ │ lsls r7, r3, #1 │ │ │ │ - add r5, pc, #640 @ (adr r5, 2ab02c >::_M_default_append(unsigned int)@@Base+0x25728>) │ │ │ │ + add r5, pc, #672 @ (adr r5, 2ab04c >::_M_default_append(unsigned int)@@Base+0x25748>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ subs r4, #118 @ 0x76 │ │ │ │ lsls r7, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3832] @ 0xef8 │ │ │ │ @@ -715533,15 +715533,15 @@ │ │ │ │ rors r5, r1 │ │ │ │ subs r0, #196 @ 0xc4 │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ adds r7, #36 @ 0x24 │ │ │ │ lsls r7, r3, #1 │ │ │ │ - ldr r6, [sp, #1000] @ 0x3e8 │ │ │ │ + ldr r7, [sp, #8] │ │ │ │ lsls r6, r2, #1 │ │ │ │ adds r5, #214 @ 0xd6 │ │ │ │ lsls r7, r3, #1 │ │ │ │ add r0, sp, #44 @ 0x2c │ │ │ │ blx 120c4 , std::allocator >::_M_dispose()@plt> │ │ │ │ ldr r2, [pc, #28] @ (2ab490 >::_M_default_append(unsigned int)@@Base+0x25b8c>) │ │ │ │ ldr r3, [pc, #28] @ (2ab494 >::_M_default_append(unsigned int)@@Base+0x25b90>) │ │ │ │ @@ -719461,15 +719461,15 @@ │ │ │ │ movw r2, #65532 @ 0xfffc │ │ │ │ movt r2, #4095 @ 0xfff │ │ │ │ mov fp, r2 │ │ │ │ b.n 2adba2 >::_M_default_append(unsigned int)@@Base+0x2829e> │ │ │ │ ldr r0, [pc, #4] @ (2ade88 >::_M_default_append(unsigned int)@@Base+0x28584>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - strb r2, [r0, #17] │ │ │ │ + strb r2, [r1, #17] │ │ │ │ lsls r6, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -719970,15 +719970,15 @@ │ │ │ │ lsls r7, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ lsls r0, r3, #27 │ │ │ │ lsls r7, r3, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ - strb r6, [r4, #2] │ │ │ │ + strb r6, [r5, #2] │ │ │ │ lsls r6, r2, #1 │ │ │ │ add.w r5, fp, #4294967295 @ 0xffffffff │ │ │ │ mov fp, r5 │ │ │ │ cmp.w fp, #0 │ │ │ │ bge.w 2ae2ba >::_M_default_append(unsigned int)@@Base+0x289b6> │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ mov r1, sl │ │ │ │ @@ -721892,31 +721892,31 @@ │ │ │ │ movs r2, #5 │ │ │ │ str r2, [r3, #0] │ │ │ │ adds r3, r7, #4 │ │ │ │ add.w r3, r3, ip, lsl #2 │ │ │ │ str.w r3, [sl, #72] @ 0x48 │ │ │ │ b.w 2af02c >::_M_default_append(unsigned int)@@Base+0x29728> │ │ │ │ nop │ │ │ │ - str r0, [r4, #88] @ 0x58 │ │ │ │ + str r0, [r5, #88] @ 0x58 │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [r6, #84] @ 0x54 │ │ │ │ + str r4, [r7, #84] @ 0x54 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - str r4, [r7, #16] │ │ │ │ + str r4, [r0, #20] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - str r6, [r1, #20] │ │ │ │ + str r6, [r2, #20] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - str r6, [r1, #4] │ │ │ │ + str r6, [r2, #4] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrsh r2, [r0, r6] │ │ │ │ + ldrsh r2, [r1, r6] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrsh r6, [r7, r2] │ │ │ │ + ldrsh r6, [r0, r3] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrb r2, [r7, r7] │ │ │ │ + ldrsh r2, [r0, r0] │ │ │ │ lsls r6, r2, #1 │ │ │ │ mov r2, r5 │ │ │ │ str r5, [sp, #32] │ │ │ │ ldr.w r8, [sl, #64] @ 0x40 │ │ │ │ sub.w r3, r8, r2 │ │ │ │ cmp.w r6, r3, asr #2 │ │ │ │ bhi.w 2afcf4 >::_M_default_append(unsigned int)@@Base+0x2a3f0> │ │ │ │ @@ -722615,21 +722615,21 @@ │ │ │ │ movs r0, r0 │ │ │ │ subs.w r0, lr, lr, lsr #1 │ │ │ │ sub.w r0, r4, lr, lsr #1 │ │ │ │ @ instruction: 0xeb8a005e │ │ │ │ sbcs.w r0, r0, lr, lsr #1 │ │ │ │ adds.w r0, lr, lr, lsr #1 │ │ │ │ add.w r0, r2, lr, lsr #1 │ │ │ │ - add r2, sl │ │ │ │ + add r2, fp │ │ │ │ lsls r6, r2, #1 │ │ │ │ @ instruction: 0xead6005e │ │ │ │ @ instruction: 0xeaae005e │ │ │ │ eor.w r0, r8, lr, lsr #1 │ │ │ │ @ instruction: 0xe986005e │ │ │ │ - cmn r2, r2 │ │ │ │ + cmn r2, r3 │ │ │ │ lsls r6, r2, #1 │ │ │ │ strd r0, r0, [r4, #-376]! @ 0x178 │ │ │ │ strd r0, r0, [r8, #-376] @ 0x178 │ │ │ │ ldmdb r2, {r1, r2, r3, r4, r6} │ │ │ │ strd r0, r0, [sl], #376 @ 0x178 │ │ │ │ ldmia.w r2!, {r1, r2, r3, r4, r6} │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ @@ -724063,17 +724063,17 @@ │ │ │ │ lsls r1, r7, #7 │ │ │ │ cmp r6, r7 │ │ │ │ bne.w 2b101e >::_M_default_append(unsigned int)@@Base+0x2b71a> │ │ │ │ b.n 2b1032 >::_M_default_append(unsigned int)@@Base+0x2b72e> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - add r8, r6 │ │ │ │ + add r8, r7 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - bics r4, r4 │ │ │ │ + bics r4, r5 │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldrb.w r3, [sl, #56] @ 0x38 │ │ │ │ lsls r3, r3, #28 │ │ │ │ bpl.w 2b0f84 >::_M_default_append(unsigned int)@@Base+0x2b680> │ │ │ │ mov.w r0, #536 @ 0x218 │ │ │ │ blx 11d44 │ │ │ │ ldr.w r3, [r5, #132] @ 0x84 │ │ │ │ @@ -724884,29 +724884,29 @@ │ │ │ │ str r5, [r2, #4] │ │ │ │ bl 2aadb0 >::_M_default_append(unsigned int)@@Base+0x254ac> │ │ │ │ b.n 2b1acc >::_M_default_append(unsigned int)@@Base+0x2c1c8> │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r5, {r0, r2, r5, r6} │ │ │ │ rors r5, r1 │ │ │ │ - adds r1, #206 @ 0xce │ │ │ │ + adds r1, #214 @ 0xd6 │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ - ands r6, r1 │ │ │ │ + ands r6, r2 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - subs r7, #190 @ 0xbe │ │ │ │ + subs r7, #198 @ 0xc6 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - subs r7, #174 @ 0xae │ │ │ │ + subs r7, #182 @ 0xb6 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - subs r7, #158 @ 0x9e │ │ │ │ + subs r7, #166 @ 0xa6 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - subs r7, #150 @ 0x96 │ │ │ │ + subs r7, #158 @ 0x9e │ │ │ │ lsls r6, r2, #1 │ │ │ │ - subs r7, #144 @ 0x90 │ │ │ │ + subs r7, #152 @ 0x98 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r4, r3, #8 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r7!, {r1, r2, r3, r5, r6} │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ @@ -725407,27 +725407,27 @@ │ │ │ │ mov ip, r3 │ │ │ │ b.n 2b21ca >::_M_default_append(unsigned int)@@Base+0x2c8c6> │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r5, {r0, r2, r5, r6} │ │ │ │ rors r5, r1 │ │ │ │ ... │ │ │ │ - subs r0, #190 @ 0xbe │ │ │ │ + subs r0, #198 @ 0xc6 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - cmp r0, #108 @ 0x6c │ │ │ │ + cmp r0, #116 @ 0x74 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - adds r6, #70 @ 0x46 │ │ │ │ + adds r6, #78 @ 0x4e │ │ │ │ lsls r6, r2, #1 │ │ │ │ - adds r6, #132 @ 0x84 │ │ │ │ + adds r6, #140 @ 0x8c │ │ │ │ lsls r6, r2, #1 │ │ │ │ - subs r0, #126 @ 0x7e │ │ │ │ + subs r0, #134 @ 0x86 │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r4, r0, #29 │ │ │ │ movs r0, r0 │ │ │ │ - adds r4, #190 @ 0xbe │ │ │ │ + adds r4, #198 @ 0xc6 │ │ │ │ lsls r6, r2, #1 │ │ │ │ lsrs r0, r6, #24 │ │ │ │ movs r0, r0 │ │ │ │ adds r7, #1 │ │ │ │ str.w r7, [fp] │ │ │ │ cmp r7, r0 │ │ │ │ beq.n 2b21fe >::_M_default_append(unsigned int)@@Base+0x2c8fa> │ │ │ │ @@ -726381,17 +726381,17 @@ │ │ │ │ mov r2, r5 │ │ │ │ b.w 2b16d6 >::_M_default_append(unsigned int)@@Base+0x2bdd2> │ │ │ │ mov r6, r0 │ │ │ │ b.w 2b2202 >::_M_default_append(unsigned int)@@Base+0x2c8fe> │ │ │ │ ... │ │ │ │ lsrs r4, r0, #29 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r2, #102 @ 0x66 │ │ │ │ + cmp r2, #110 @ 0x6e │ │ │ │ lsls r6, r2, #1 │ │ │ │ - cmp r2, #12 │ │ │ │ + cmp r2, #20 │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ bl 2839d0 >::_M_realloc_append(int const&)@@Base> │ │ │ │ b.n 2b2768 >::_M_default_append(unsigned int)@@Base+0x2ce64> │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ ldr r0, [sp, #92] @ 0x5c │ │ │ │ @@ -726905,48 +726905,48 @@ │ │ │ │ str r3, [sp, #28] │ │ │ │ mov r1, r3 │ │ │ │ blx 11dc8 <__cxa_throw@plt> │ │ │ │ mov r0, r5 │ │ │ │ blx 121bc <__cxa_free_exception@plt> │ │ │ │ b.n 2b315a >::_M_default_append(unsigned int)@@Base+0x2d856> │ │ │ │ nop │ │ │ │ - cmp r2, #110 @ 0x6e │ │ │ │ + cmp r2, #118 @ 0x76 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - cmp r2, #86 @ 0x56 │ │ │ │ + cmp r2, #94 @ 0x5e │ │ │ │ lsls r6, r2, #1 │ │ │ │ - cmp r1, #150 @ 0x96 │ │ │ │ + cmp r1, #158 @ 0x9e │ │ │ │ lsls r6, r2, #1 │ │ │ │ - cmp r1, #56 @ 0x38 │ │ │ │ + cmp r1, #64 @ 0x40 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - cmp r2, #16 │ │ │ │ + cmp r2, #24 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - adds r2, r1, r2 │ │ │ │ + adds r2, r2, r2 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - movs r7, #254 @ 0xfe │ │ │ │ + cmp r0, #6 │ │ │ │ lsls r6, r2, #1 │ │ │ │ cbnz r2, 2b3244 >::_M_default_append(unsigned int)@@Base+0x2d940> │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ cbnz r0, 2b321c >::_M_default_append(unsigned int)@@Base+0x2d918> │ │ │ │ lsls r6, r3, #1 │ │ │ │ - adds r4, r1, #3 │ │ │ │ + adds r4, r2, #3 │ │ │ │ lsls r6, r2, #1 │ │ │ │ revsh r6, r1 │ │ │ │ lsls r6, r3, #1 │ │ │ │ cbnz r4, 2b31f2 >::_M_default_append(unsigned int)@@Base+0x2d8ee> │ │ │ │ lsls r6, r3, #1 │ │ │ │ - asrs r2, r3, #10 │ │ │ │ + asrs r2, r4, #10 │ │ │ │ lsls r6, r2, #1 │ │ │ │ @ instruction: 0xb8f6 │ │ │ │ lsls r6, r3, #1 │ │ │ │ - @ instruction: 0xf7e00055 │ │ │ │ + @ instruction: 0xf7e80055 │ │ │ │ @ instruction: 0xb88a │ │ │ │ lsls r6, r3, #1 │ │ │ │ - @ instruction: 0xf7740055 │ │ │ │ + @ instruction: 0xf77c0055 │ │ │ │ lsrs r4, r3, #5 │ │ │ │ movs r0, r0 │ │ │ │ asrs r4, r5, #21 │ │ │ │ movs r0, r0 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -728151,22 +728151,22 @@ │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ add r3, sp, #648 @ 0x288 │ │ │ │ lsls r6, r3, #1 │ │ │ │ add r3, sp, #552 @ 0x228 │ │ │ │ lsls r6, r3, #1 │ │ │ │ - orns r0, r8, r5, lsr #1 │ │ │ │ + eor.w r0, r0, r5, lsr #1 │ │ │ │ add r3, sp, #440 @ 0x1b8 │ │ │ │ lsls r6, r3, #1 │ │ │ │ - @ instruction: 0xf5340055 │ │ │ │ + @ instruction: 0xf53c0055 │ │ │ │ add r3, sp, #328 @ 0x148 │ │ │ │ lsls r6, r3, #1 │ │ │ │ - orr.w r0, r0, r5, lsr #1 │ │ │ │ - bic.w r0, r8, r5, lsr #1 │ │ │ │ + orr.w r0, r8, r5, lsr #1 │ │ │ │ + bics.w r0, r0, r5, lsr #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrd r3, r2, [r1] │ │ │ │ sub sp, #28 │ │ │ │ cmp r2, r3 │ │ │ │ str r1, [sp, #20] │ │ │ │ bcs.w 2b416a >::_M_default_append(unsigned int)@@Base+0x2e866> │ │ │ │ mov fp, r0 │ │ │ │ @@ -729489,17 +729489,17 @@ │ │ │ │ blx 11d74 │ │ │ │ cmp.w r9, #0 │ │ │ │ beq.n 2b4dfc >::_M_default_append(unsigned int)@@Base+0x2f4f8> │ │ │ │ ldr r1, [sp, #24] │ │ │ │ mov r0, r9 │ │ │ │ blx 11bac │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ - blt.n 2b4e34 >::_M_default_append(unsigned int)@@Base+0x2f530> │ │ │ │ + blt.n 2b4e44 >::_M_default_append(unsigned int)@@Base+0x2f540> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - blt.n 2b4e08 >::_M_default_append(unsigned int)@@Base+0x2f504> │ │ │ │ + blt.n 2b4e18 >::_M_default_append(unsigned int)@@Base+0x2f514> │ │ │ │ lsls r5, r2, #1 │ │ │ │ mov r3, r0 │ │ │ │ ldr r0, [r0, #0] │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ vldr d6, [pc, #368] @ 2b4f80 >::_M_default_append(unsigned int)@@Base+0x2f67c> │ │ │ │ ldr r4, [r0, #68] @ 0x44 │ │ │ │ ldr.w r5, [r4, r2, lsl #2] │ │ │ │ @@ -731217,213 +731217,213 @@ │ │ │ │ vmov r1, s15 │ │ │ │ blx 11a04 (long)@plt> │ │ │ │ ldr r1, [pc, #492] @ (2b6498 >::_M_default_append(unsigned int)@@Base+0x30b94>) │ │ │ │ movs r2, #3 │ │ │ │ add r1, pc │ │ │ │ blx 120a0 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.w 2b5922 >::_M_default_append(unsigned int)@@Base+0x3001e> │ │ │ │ - vshr.s32 q8, , #30 │ │ │ │ - vqadd.s8 q8, q1, │ │ │ │ - svc 168 @ 0xa8 │ │ │ │ + vshr.s32 q8, , #22 │ │ │ │ + vqadd.s8 q8, q5, │ │ │ │ + svc 176 @ 0xb0 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [r5, #56] @ 0x38 │ │ │ │ + ldr r2, [r6, #56] @ 0x38 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bic.w r0, r2, #85 @ 0x55 │ │ │ │ - and.w r0, ip, #85 @ 0x55 │ │ │ │ - vqadd.s8 q8, q1, │ │ │ │ - mrc 0, 4, r0, cr12, cr5, {2} │ │ │ │ - vshr.s16 q0, , #2 │ │ │ │ - udf #254 @ 0xfe │ │ │ │ + bic.w r0, sl, #85 @ 0x55 │ │ │ │ + ands.w r0, r4, #85 @ 0x55 │ │ │ │ + vqadd.s8 q8, q5, │ │ │ │ + mcr 0, 5, r0, cr4, cr5, {2} │ │ │ │ + vshr.s32 q0, , #26 │ │ │ │ + svc 6 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r4, [r2, #48] @ 0x30 │ │ │ │ + ldr r4, [r3, #48] @ 0x30 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r2, r2, #9 │ │ │ │ + lsls r2, r3, #9 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - @ instruction: 0xf0d00055 │ │ │ │ - ldc2 0, cr0, [r8], #344 @ 0x158 │ │ │ │ - udf #48 @ 0x30 │ │ │ │ + @ instruction: 0xf0d80055 │ │ │ │ + stc2l 0, cr0, [r0], {86} @ 0x56 │ │ │ │ + udf #56 @ 0x38 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [r6, #32] │ │ │ │ + ldr r2, [r7, #32] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - mcr 0, 5, r0, cr10, cr5, {2} │ │ │ │ - mrc 0, 4, r0, cr4, cr5, {2} │ │ │ │ - mcr 0, 1, r0, cr14, cr5, {2} │ │ │ │ - ble.n 2b6224 >::_M_default_append(unsigned int)@@Base+0x30920> │ │ │ │ + mrc 0, 5, r0, cr2, cr5, {2} │ │ │ │ + mrc 0, 4, r0, cr12, cr5, {2} │ │ │ │ + mrc 0, 1, r0, cr6, cr5, {2} │ │ │ │ + ble.n 2b6234 >::_M_default_append(unsigned int)@@Base+0x30930> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r4, [r3, #24] │ │ │ │ + ldr r4, [r4, #24] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - lsls r6, r5, #3 │ │ │ │ + lsls r6, r6, #3 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - vqadd.s32 q8, q6, │ │ │ │ - @ instruction: 0xfb580056 │ │ │ │ - blt.n 2b6318 >::_M_default_append(unsigned int)@@Base+0x30a14> │ │ │ │ + vqadd.s64 q8, q2, │ │ │ │ + @ instruction: 0xfb600056 │ │ │ │ + bgt.n 2b6328 >::_M_default_append(unsigned int)@@Base+0x30a24> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r2, [r7, #124] @ 0x7c │ │ │ │ + ldr r2, [r0, #0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldcl 0, cr0, [r2], #-340 @ 0xfffffeac │ │ │ │ - stcl 0, cr0, [r2], #-340 @ 0xfffffeac │ │ │ │ - @ instruction: 0xeb980055 │ │ │ │ - @ instruction: 0xeaf20055 │ │ │ │ - @ instruction: 0xebf40055 │ │ │ │ - blt.n 2b63e8 >::_M_default_append(unsigned int)@@Base+0x30ae4> │ │ │ │ + ldcl 0, cr0, [sl], #-340 @ 0xfffffeac │ │ │ │ + stcl 0, cr0, [sl], #-340 @ 0xfffffeac │ │ │ │ + sub.w r0, r0, r5, lsr #1 │ │ │ │ + @ instruction: 0xeafa0055 │ │ │ │ + @ instruction: 0xebfc0055 │ │ │ │ + blt.n 2b63f8 >::_M_default_append(unsigned int)@@Base+0x30af4> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r4, [r2, #116] @ 0x74 │ │ │ │ + str r4, [r3, #116] @ 0x74 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - rsbs r0, r6, r5, lsr #1 │ │ │ │ - blt.n 2b6364 >::_M_default_append(unsigned int)@@Base+0x30a60> │ │ │ │ + rsbs r0, lr, r5, lsr #1 │ │ │ │ + blt.n 2b6374 >::_M_default_append(unsigned int)@@Base+0x30a70> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldc 0, cr0, [lr, #-340]! @ 0xfffffeac │ │ │ │ - vld4.16 {d0-d3}, [r6 :64], r6 │ │ │ │ - bge.n 2b628c >::_M_default_append(unsigned int)@@Base+0x30988> │ │ │ │ + stcl 0, cr0, [r6, #-340] @ 0xfffffeac │ │ │ │ + vld4.16 {d0-d3}, [lr :64], r6 │ │ │ │ + bge.n 2b629c >::_M_default_append(unsigned int)@@Base+0x30998> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r2, [r3, #104] @ 0x68 │ │ │ │ + str r2, [r4, #104] @ 0x68 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - adds.w r0, r2, r5, lsr #1 │ │ │ │ - add.w r0, r2, r5, lsr #1 │ │ │ │ - bics.w r0, r8, r5, lsr #1 │ │ │ │ - @ instruction: 0xe9920055 │ │ │ │ - eors.w r0, r4, r5, lsr #1 │ │ │ │ - bls.n 2b635c >::_M_default_append(unsigned int)@@Base+0x30a58> │ │ │ │ + adds.w r0, sl, r5, lsr #1 │ │ │ │ + add.w r0, sl, r5, lsr #1 │ │ │ │ + orr.w r0, r0, r5, lsr #1 │ │ │ │ + @ instruction: 0xe99a0055 │ │ │ │ + eors.w r0, ip, r5, lsr #1 │ │ │ │ + bge.n 2b636c >::_M_default_append(unsigned int)@@Base+0x30a68> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r4, [r6, #92] @ 0x5c │ │ │ │ + str r4, [r7, #92] @ 0x5c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - orns r0, r6, r5, lsr #1 │ │ │ │ - bls.n 2b62d8 >::_M_default_append(unsigned int)@@Base+0x309d4> │ │ │ │ + orns r0, lr, r5, lsr #1 │ │ │ │ + bls.n 2b62e8 >::_M_default_append(unsigned int)@@Base+0x309e4> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - rsbs r0, lr, r5, lsr #1 │ │ │ │ - @ instruction: 0xf7ca0056 │ │ │ │ - bhi.n 2b636c >::_M_default_append(unsigned int)@@Base+0x30a68> │ │ │ │ + @ instruction: 0xebe60055 │ │ │ │ + @ instruction: 0xf7d20056 │ │ │ │ + bhi.n 2b637c >::_M_default_append(unsigned int)@@Base+0x30a78> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r6, [r6, #76] @ 0x4c │ │ │ │ + str r6, [r7, #76] @ 0x4c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strd r0, r0, [sl, #-340]! @ 0x154 │ │ │ │ - stmdb ip, {r0, r2, r4, r6} │ │ │ │ - ldrd r0, r0, [r6], #-340 @ 0x154 │ │ │ │ - b.n 2b6338 >::_M_default_append(unsigned int)@@Base+0x30a34> │ │ │ │ + ldrd r0, r0, [r2, #-340]! @ 0x154 │ │ │ │ + ldmdb r4, {r0, r2, r4, r6} │ │ │ │ + ldrd r0, r0, [lr], #-340 @ 0x154 │ │ │ │ + b.n 2b6348 >::_M_default_append(unsigned int)@@Base+0x30a44> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xe8d20055 │ │ │ │ - bhi.n 2b6404 >::_M_default_append(unsigned int)@@Base+0x30b00> │ │ │ │ + @ instruction: 0xe8da0055 │ │ │ │ + bhi.n 2b6414 >::_M_default_append(unsigned int)@@Base+0x30b10> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r4, [r6, #64] @ 0x40 │ │ │ │ + str r4, [r7, #64] @ 0x40 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - stmia.w r0!, {r0, r2, r4, r6} │ │ │ │ - stmia.w ip, {r0, r2, r4, r6} │ │ │ │ - bvc.n 2b6344 >::_M_default_append(unsigned int)@@Base+0x30a40> │ │ │ │ + stmia.w r8!, {r0, r2, r4, r6} │ │ │ │ + ldmia.w r4, {r0, r2, r4, r6} │ │ │ │ + bvc.n 2b6354 >::_M_default_append(unsigned int)@@Base+0x30a50> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrd r0, r0, [r8, #340]! @ 0x154 │ │ │ │ - @ instruction: 0xf5e00056 │ │ │ │ - bvc.n 2b646c >::_M_default_append(unsigned int)@@Base+0x30b68> │ │ │ │ + and.w r0, r0, r5, lsr #1 │ │ │ │ + @ instruction: 0xf5e80056 │ │ │ │ + bvc.n 2b647c >::_M_default_append(unsigned int)@@Base+0x30b78> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r2, [r3, #52] @ 0x34 │ │ │ │ + str r2, [r4, #52] @ 0x34 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 2b6360 >::_M_default_append(unsigned int)@@Base+0x30a5c> │ │ │ │ + b.n 2b6370 >::_M_default_append(unsigned int)@@Base+0x30a6c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b62a8 >::_M_default_append(unsigned int)@@Base+0x309a4> │ │ │ │ + b.n 2b62b8 >::_M_default_append(unsigned int)@@Base+0x309b4> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b6180 >::_M_default_append(unsigned int)@@Base+0x3087c> │ │ │ │ + b.n 2b6190 >::_M_default_append(unsigned int)@@Base+0x3088c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b6038 >::_M_default_append(unsigned int)@@Base+0x30734> │ │ │ │ + b.n 2b6048 >::_M_default_append(unsigned int)@@Base+0x30744> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b6240 >::_M_default_append(unsigned int)@@Base+0x3093c> │ │ │ │ + b.n 2b6250 >::_M_default_append(unsigned int)@@Base+0x3094c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bvs.n 2b6304 >::_M_default_append(unsigned int)@@Base+0x30a00> │ │ │ │ + bvs.n 2b6314 >::_M_default_append(unsigned int)@@Base+0x30a10> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r0, [r3, #40] @ 0x28 │ │ │ │ + str r0, [r4, #40] @ 0x28 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 2b61e8 >::_M_default_append(unsigned int)@@Base+0x308e4> │ │ │ │ + b.n 2b61f8 >::_M_default_append(unsigned int)@@Base+0x308f4> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b61c4 >::_M_default_append(unsigned int)@@Base+0x308c0> │ │ │ │ + b.n 2b61d4 >::_M_default_append(unsigned int)@@Base+0x308d0> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bvs.n 2b6444 >::_M_default_append(unsigned int)@@Base+0x30b40> │ │ │ │ + bvs.n 2b6454 >::_M_default_append(unsigned int)@@Base+0x30b50> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xe85c0055 │ │ │ │ - orr.w r0, r8, #14024704 @ 0xd60000 │ │ │ │ - bpl.n 2b63b0 >::_M_default_append(unsigned int)@@Base+0x30aac> │ │ │ │ + strd r0, r0, [r4], #-340 @ 0x154 │ │ │ │ + orrs.w r0, r0, #14024704 @ 0xd60000 │ │ │ │ + bpl.n 2b63c0 >::_M_default_append(unsigned int)@@Base+0x30abc> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r2, [r3, #28] │ │ │ │ + str r2, [r4, #28] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 2b60a0 >::_M_default_append(unsigned int)@@Base+0x3079c> │ │ │ │ + b.n 2b60b0 >::_M_default_append(unsigned int)@@Base+0x307ac> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b6084 >::_M_default_append(unsigned int)@@Base+0x30780> │ │ │ │ + b.n 2b6094 >::_M_default_append(unsigned int)@@Base+0x30790> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bpl.n 2b6310 >::_M_default_append(unsigned int)@@Base+0x30a0c> │ │ │ │ + bpl.n 2b6320 >::_M_default_append(unsigned int)@@Base+0x30a1c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r0, [r1, #24] │ │ │ │ + str r0, [r2, #24] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 2b6004 >::_M_default_append(unsigned int)@@Base+0x30700> │ │ │ │ + b.n 2b6014 >::_M_default_append(unsigned int)@@Base+0x30710> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b5f4c >::_M_default_append(unsigned int)@@Base+0x30648> │ │ │ │ + b.n 2b5f5c >::_M_default_append(unsigned int)@@Base+0x30658> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bpl.n 2b6440 >::_M_default_append(unsigned int)@@Base+0x30b3c> │ │ │ │ + bpl.n 2b6450 >::_M_default_append(unsigned int)@@Base+0x30b4c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r0, [r3, #16] │ │ │ │ + str r0, [r4, #16] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 2b5f34 >::_M_default_append(unsigned int)@@Base+0x30630> │ │ │ │ + b.n 2b5f44 >::_M_default_append(unsigned int)@@Base+0x30640> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b5e7c >::_M_default_append(unsigned int)@@Base+0x30578> │ │ │ │ + b.n 2b5e8c >::_M_default_append(unsigned int)@@Base+0x30588> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bmi.n 2b6370 >::_M_default_append(unsigned int)@@Base+0x30a6c> │ │ │ │ + bmi.n 2b6380 >::_M_default_append(unsigned int)@@Base+0x30a7c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r2, [r4, #8] │ │ │ │ + str r2, [r5, #8] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 2b5e60 >::_M_default_append(unsigned int)@@Base+0x3055c> │ │ │ │ + b.n 2b5e70 >::_M_default_append(unsigned int)@@Base+0x3056c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b5e44 >::_M_default_append(unsigned int)@@Base+0x30540> │ │ │ │ + b.n 2b5e54 >::_M_default_append(unsigned int)@@Base+0x30550> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bmi.n 2b64d0 >::_M_default_append(unsigned int)@@Base+0x30bcc> │ │ │ │ + bmi.n 2b64e0 >::_M_default_append(unsigned int)@@Base+0x30bdc> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r0, [r2, #4] │ │ │ │ + str r0, [r3, #4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 2b5dbc >::_M_default_append(unsigned int)@@Base+0x304b8> │ │ │ │ + b.n 2b5dcc >::_M_default_append(unsigned int)@@Base+0x304c8> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b5d94 >::_M_default_append(unsigned int)@@Base+0x30490> │ │ │ │ + b.n 2b5da4 >::_M_default_append(unsigned int)@@Base+0x304a0> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bcc.n 2b6414 >::_M_default_append(unsigned int)@@Base+0x30b10> │ │ │ │ + bcc.n 2b6424 >::_M_default_append(unsigned int)@@Base+0x30b20> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrsh r6, [r6, r7] │ │ │ │ + ldrsh r6, [r7, r7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xf74a0055 │ │ │ │ - bcc.n 2b6544 >::_M_default_append(unsigned int)@@Base+0x30c40> │ │ │ │ + @ instruction: 0xf7520055 │ │ │ │ + bcc.n 2b6354 >::_M_default_append(unsigned int)@@Base+0x30a50> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrsh r6, [r7, r5] │ │ │ │ + ldrsh r6, [r0, r6] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 2b6c38 >::_M_default_append(unsigned int)@@Base+0x31334> │ │ │ │ + b.n 2b6c48 >::_M_default_append(unsigned int)@@Base+0x31344> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b6c14 >::_M_default_append(unsigned int)@@Base+0x31310> │ │ │ │ + b.n 2b6c24 >::_M_default_append(unsigned int)@@Base+0x31320> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bcc.n 2b6498 >::_M_default_append(unsigned int)@@Base+0x30b94> │ │ │ │ + bcc.n 2b64a8 >::_M_default_append(unsigned int)@@Base+0x30ba4> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrsh r2, [r6, r4] │ │ │ │ + ldrsh r2, [r7, r4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xf6720055 │ │ │ │ - bcs.n 2b63b0 >::_M_default_append(unsigned int)@@Base+0x30aac> │ │ │ │ + @ instruction: 0xf67a0055 │ │ │ │ + bcs.n 2b63c0 >::_M_default_append(unsigned int)@@Base+0x30abc> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrsh r0, [r4, r2] │ │ │ │ + ldrsh r0, [r5, r2] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 2b6abc >::_M_default_append(unsigned int)@@Base+0x311b8> │ │ │ │ + b.n 2b6acc >::_M_default_append(unsigned int)@@Base+0x311c8> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bcs.n 2b6538 >::_M_default_append(unsigned int)@@Base+0x30c34> │ │ │ │ + bcs.n 2b6548 >::_M_default_append(unsigned int)@@Base+0x30c44> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bcs.n 2b64f8 >::_M_default_append(unsigned int)@@Base+0x30bf4> │ │ │ │ + bcs.n 2b6508 >::_M_default_append(unsigned int)@@Base+0x30c04> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrsh r2, [r0, r1] │ │ │ │ + ldrsh r2, [r1, r1] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 2b69e4 >::_M_default_append(unsigned int)@@Base+0x310e0> │ │ │ │ + b.n 2b69f4 >::_M_default_append(unsigned int)@@Base+0x310f0> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b69c4 >::_M_default_append(unsigned int)@@Base+0x310c0> │ │ │ │ + b.n 2b69d4 >::_M_default_append(unsigned int)@@Base+0x310d0> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bne.n 2b6448 >::_M_default_append(unsigned int)@@Base+0x30b44> │ │ │ │ + bne.n 2b6458 >::_M_default_append(unsigned int)@@Base+0x30b54> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bne.n 2b6410 >::_M_default_append(unsigned int)@@Base+0x30b0c> │ │ │ │ + bne.n 2b6420 >::_M_default_append(unsigned int)@@Base+0x30b1c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r6, [r7, r6] │ │ │ │ + ldrb r6, [r0, r7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 2b691c >::_M_default_append(unsigned int)@@Base+0x31018> │ │ │ │ + b.n 2b692c >::_M_default_append(unsigned int)@@Base+0x31028> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bne.n 2b6598 >::_M_default_append(unsigned int)@@Base+0x30c94> │ │ │ │ + bne.n 2b63a8 >::_M_default_append(unsigned int)@@Base+0x30aa4> │ │ │ │ lsls r5, r2, #1 │ │ │ │ ldr r1, [pc, #128] @ (2b6520 >::_M_default_append(unsigned int)@@Base+0x30c1c>) │ │ │ │ movs r2, #4 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d8, #96 @ 0x3f000000 0.5 │ │ │ │ add r1, pc │ │ │ │ blx 120a0 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ @@ -731463,23 +731463,23 @@ │ │ │ │ blx 11a04 (long)@plt> │ │ │ │ ldr r1, [pc, #28] @ (2b6530 >::_M_default_append(unsigned int)@@Base+0x30c2c>) │ │ │ │ movs r2, #3 │ │ │ │ add r1, pc │ │ │ │ blx 120a0 >& std::__ostream_insert >(std::basic_ostream >&, char const*, int)@plt+0x4> │ │ │ │ b.n 2b5e04 >::_M_default_append(unsigned int)@@Base+0x30500> │ │ │ │ nop │ │ │ │ - ldmia r7!, {r1, r2, r4, r5, r6} │ │ │ │ + ldmia r7!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r2, [r7, r5] │ │ │ │ + ldrh r2, [r0, r6] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - svc 232 @ 0xe8 │ │ │ │ + svc 240 @ 0xf0 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - svc 214 @ 0xd6 │ │ │ │ + svc 222 @ 0xde │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r7!, {r1, r2, r4} │ │ │ │ + ldmia r7!, {r1, r2, r3, r4} │ │ │ │ lsls r5, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -732212,96 +732212,96 @@ │ │ │ │ bl 260ab4 │ │ │ │ b.n 2b6cd0 >::_M_default_append(unsigned int)@@Base+0x313cc> │ │ │ │ vldr d5, [pc, #8] @ 2b6dc0 >::_M_default_append(unsigned int)@@Base+0x314bc> │ │ │ │ b.n 2b687a >::_M_default_append(unsigned int)@@Base+0x30f76> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - udf #88 @ 0x58 │ │ │ │ + udf #96 @ 0x60 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r0, [r1, r1] │ │ │ │ + ldrh r0, [r2, r1] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r0, [r5, #60] @ 0x3c │ │ │ │ + ldr r0, [r6, #60] @ 0x3c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldr r0, [r4, r7] │ │ │ │ + ldr r0, [r5, r7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r0, [r4, #52] @ 0x34 │ │ │ │ + ldr r0, [r5, #52] @ 0x34 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strb r4, [r0, #31] │ │ │ │ + strb r4, [r1, #31] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ble.n 2b6e94 >::_M_default_append(unsigned int)@@Base+0x31590> │ │ │ │ + ble.n 2b6ea4 >::_M_default_append(unsigned int)@@Base+0x315a0> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ble.n 2b6e20 >::_M_default_append(unsigned int)@@Base+0x3151c> │ │ │ │ + ble.n 2b6e30 >::_M_default_append(unsigned int)@@Base+0x3152c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r6, r4] │ │ │ │ + ldr r6, [r7, r4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r0, [r3, #44] @ 0x2c │ │ │ │ + ldr r0, [r4, #44] @ 0x2c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldr r0, [r2, r3] │ │ │ │ + ldr r0, [r3, r3] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r2, [r3, #36] @ 0x24 │ │ │ │ + ldr r2, [r4, #36] @ 0x24 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strb r6, [r7, #26] │ │ │ │ + strb r6, [r0, #27] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - bgt.n 2b6ea8 >::_M_default_append(unsigned int)@@Base+0x315a4> │ │ │ │ + bgt.n 2b6eb8 >::_M_default_append(unsigned int)@@Base+0x315b4> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bgt.n 2b6e14 >::_M_default_append(unsigned int)@@Base+0x31510> │ │ │ │ + bgt.n 2b6e24 >::_M_default_append(unsigned int)@@Base+0x31520> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrsb r2, [r1, r6] │ │ │ │ + ldrsb r2, [r2, r6] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r6, [r2, #22] │ │ │ │ + ldrh r6, [r3, #22] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strd r0, r0, [r8], #344 @ 0x158 │ │ │ │ - bls.n 2b6dd8 >::_M_default_append(unsigned int)@@Base+0x314d4> │ │ │ │ + ldrd r0, r0, [r0], #344 @ 0x158 │ │ │ │ + bls.n 2b6de8 >::_M_default_append(unsigned int)@@Base+0x314e4> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - blt.n 2b6e5c >::_M_default_append(unsigned int)@@Base+0x31558> │ │ │ │ + blt.n 2b6e6c >::_M_default_append(unsigned int)@@Base+0x31568> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bge.n 2b6e54 >::_M_default_append(unsigned int)@@Base+0x31550> │ │ │ │ + bge.n 2b6e64 >::_M_default_append(unsigned int)@@Base+0x31560> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xe8580056 │ │ │ │ - bls.n 2b6ee4 >::_M_default_append(unsigned int)@@Base+0x315e0> │ │ │ │ + strd r0, r0, [r0], #-344 @ 0x158 │ │ │ │ + bls.n 2b6ef4 >::_M_default_append(unsigned int)@@Base+0x315f0> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bls.n 2b6e70 >::_M_default_append(unsigned int)@@Base+0x3156c> │ │ │ │ + bls.n 2b6e80 >::_M_default_append(unsigned int)@@Base+0x3157c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r2, [r5, r4] │ │ │ │ + strb r2, [r6, r4] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bhi.n 2b6d44 >::_M_default_append(unsigned int)@@Base+0x31440> │ │ │ │ + bhi.n 2b6d54 >::_M_default_append(unsigned int)@@Base+0x31450> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bhi.n 2b6ed0 >::_M_default_append(unsigned int)@@Base+0x315cc> │ │ │ │ + bhi.n 2b6ee0 >::_M_default_append(unsigned int)@@Base+0x315dc> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bge.n 2b6ec8 >::_M_default_append(unsigned int)@@Base+0x315c4> │ │ │ │ + bge.n 2b6ed8 >::_M_default_append(unsigned int)@@Base+0x315d4> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r0!, {r1, r6} │ │ │ │ + ldmia r0!, {r1, r3, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strb r6, [r4, r0] │ │ │ │ + strb r6, [r5, r0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bhi.n 2b6d6c >::_M_default_append(unsigned int)@@Base+0x31468> │ │ │ │ + bhi.n 2b6d7c >::_M_default_append(unsigned int)@@Base+0x31478> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bhi.n 2b6dd8 >::_M_default_append(unsigned int)@@Base+0x314d4> │ │ │ │ + bhi.n 2b6de8 >::_M_default_append(unsigned int)@@Base+0x314e4> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bls.n 2b6e20 >::_M_default_append(unsigned int)@@Base+0x3151c> │ │ │ │ + bls.n 2b6e30 >::_M_default_append(unsigned int)@@Base+0x3152c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - sbcs.w r0, r4, r5, lsr #1 │ │ │ │ - @ instruction: 0xeb2a0055 │ │ │ │ - strh r6, [r7, r4] │ │ │ │ + sbcs.w r0, ip, r5, lsr #1 │ │ │ │ + @ instruction: 0xeb320055 │ │ │ │ + strh r6, [r0, r5] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bvc.n 2b6dbc >::_M_default_append(unsigned int)@@Base+0x314b8> │ │ │ │ + bvc.n 2b6dcc >::_M_default_append(unsigned int)@@Base+0x314c8> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bvc.n 2b6e30 >::_M_default_append(unsigned int)@@Base+0x3152c> │ │ │ │ + bvc.n 2b6e40 >::_M_default_append(unsigned int)@@Base+0x3153c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bls.n 2b6e68 >::_M_default_append(unsigned int)@@Base+0x31564> │ │ │ │ + bls.n 2b6e78 >::_M_default_append(unsigned int)@@Base+0x31574> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - eors.w r0, lr, r5, lsr #1 │ │ │ │ - strh r6, [r1, r3] │ │ │ │ + @ instruction: 0xeaa60055 │ │ │ │ + strh r6, [r2, r3] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bvc.n 2b6eec >::_M_default_append(unsigned int)@@Base+0x315e8> │ │ │ │ + bvc.n 2b6efc >::_M_default_append(unsigned int)@@Base+0x315f8> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bvc.n 2b6f60 >::_M_default_append(unsigned int)@@Base+0x3165c> │ │ │ │ + bvc.n 2b6f70 >::_M_default_append(unsigned int)@@Base+0x3166c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bhi.n 2b6d98 >::_M_default_append(unsigned int)@@Base+0x31494> │ │ │ │ + bhi.n 2b6da8 >::_M_default_append(unsigned int)@@Base+0x314a4> │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ mov fp, r2 │ │ │ │ @@ -732996,122 +732996,122 @@ │ │ │ │ b.n 2b77d6 >::_M_default_append(unsigned int)@@Base+0x31ed2> │ │ │ │ nop │ │ │ │ ... │ │ │ │ ldrb r0, [r4, #13] │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r4!, {r5, r7} │ │ │ │ + stmia r4!, {r3, r5, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r2, [r3, r2] │ │ │ │ + str r2, [r4, r2] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bmi.n 2b772c >::_M_default_append(unsigned int)@@Base+0x31e28> │ │ │ │ + bmi.n 2b773c >::_M_default_append(unsigned int)@@Base+0x31e38> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r4, [r6, r1] │ │ │ │ + str r4, [r7, r1] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bmi.n 2b7610 >::_M_default_append(unsigned int)@@Base+0x31d0c> │ │ │ │ + bmi.n 2b7620 >::_M_default_append(unsigned int)@@Base+0x31d1c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bmi.n 2b76e4 >::_M_default_append(unsigned int)@@Base+0x31de0> │ │ │ │ + bmi.n 2b76f4 >::_M_default_append(unsigned int)@@Base+0x31df0> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stmia r4!, {r1, r2, r4} │ │ │ │ + stmia r4!, {r1, r2, r3, r4} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r0, [r2, r0] │ │ │ │ + str r0, [r3, r0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r7, [pc, #992] @ (2b7aa4 >::_M_default_append(unsigned int)@@Base+0x321a0>) │ │ │ │ + str r0, [r0, r0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bmi.n 2b774c >::_M_default_append(unsigned int)@@Base+0x31e48> │ │ │ │ + bmi.n 2b775c >::_M_default_append(unsigned int)@@Base+0x31e58> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bcc.n 2b7620 >::_M_default_append(unsigned int)@@Base+0x31d1c> │ │ │ │ + bcc.n 2b7630 >::_M_default_append(unsigned int)@@Base+0x31d2c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bne.n 2b7694 >::_M_default_append(unsigned int)@@Base+0x31d90> │ │ │ │ + bne.n 2b76a4 >::_M_default_append(unsigned int)@@Base+0x31da0> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bcs.n 2b76d0 >::_M_default_append(unsigned int)@@Base+0x31dcc> │ │ │ │ + bcc.n 2b76e0 >::_M_default_append(unsigned int)@@Base+0x31ddc> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bcs.n 2b7650 >::_M_default_append(unsigned int)@@Base+0x31d4c> │ │ │ │ + bcs.n 2b7660 >::_M_default_append(unsigned int)@@Base+0x31d5c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b7320 >::_M_default_append(unsigned int)@@Base+0x31a1c> │ │ │ │ + b.n 2b7330 >::_M_default_append(unsigned int)@@Base+0x31a2c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stmia r2!, {r5} │ │ │ │ + stmia r2!, {r3, r5} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [pc, #144] @ (2b7774 >::_M_default_append(unsigned int)@@Base+0x31e70>) │ │ │ │ + ldr r6, [pc, #176] @ (2b7794 >::_M_default_append(unsigned int)@@Base+0x31e90>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r6, [pc, #0] @ (2b76e8 >::_M_default_append(unsigned int)@@Base+0x31de4>) │ │ │ │ + ldr r6, [pc, #32] @ (2b7708 >::_M_default_append(unsigned int)@@Base+0x31e04>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 2b7264 >::_M_default_append(unsigned int)@@Base+0x31960> │ │ │ │ + b.n 2b7274 >::_M_default_append(unsigned int)@@Base+0x31970> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - svc 240 @ 0xf0 │ │ │ │ + svc 248 @ 0xf8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - beq.n 2b76d0 >::_M_default_append(unsigned int)@@Base+0x31dcc> │ │ │ │ + beq.n 2b76e0 >::_M_default_append(unsigned int)@@Base+0x31ddc> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bcs.n 2b770c >::_M_default_append(unsigned int)@@Base+0x31e08> │ │ │ │ + bcs.n 2b771c >::_M_default_append(unsigned int)@@Base+0x31e18> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bne.n 2b76ec >::_M_default_append(unsigned int)@@Base+0x31de8> │ │ │ │ + bcs.n 2b76fc >::_M_default_append(unsigned int)@@Base+0x31df8> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b715c >::_M_default_append(unsigned int)@@Base+0x31858> │ │ │ │ + b.n 2b716c >::_M_default_append(unsigned int)@@Base+0x31868> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stmia r1!, {r2, r3, r5} │ │ │ │ + stmia r1!, {r2, r4, r5} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r5, [pc, #192] @ (2b77c8 >::_M_default_append(unsigned int)@@Base+0x31ec4>) │ │ │ │ + ldr r5, [pc, #224] @ (2b77e8 >::_M_default_append(unsigned int)@@Base+0x31ee4>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r5, [pc, #56] @ (2b7744 >::_M_default_append(unsigned int)@@Base+0x31e40>) │ │ │ │ + ldr r5, [pc, #88] @ (2b7764 >::_M_default_append(unsigned int)@@Base+0x31e60>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 2b70a8 >::_M_default_append(unsigned int)@@Base+0x317a4> │ │ │ │ + b.n 2b70b8 >::_M_default_append(unsigned int)@@Base+0x317b4> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - svc 2 │ │ │ │ + svc 10 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r7, {r3, r4, r7} │ │ │ │ + ldmia r7, {r5, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - beq.n 2b76ec >::_M_default_append(unsigned int)@@Base+0x31de8> │ │ │ │ + beq.n 2b76fc >::_M_default_append(unsigned int)@@Base+0x31df8> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - stmia r0!, {r5} │ │ │ │ + stmia r0!, {r3, r5} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 2b6f58 >::_M_default_append(unsigned int)@@Base+0x31654> │ │ │ │ + b.n 2b6f68 >::_M_default_append(unsigned int)@@Base+0x31664> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r7!, {r1, r2, r6} │ │ │ │ + ldmia r7!, {r1, r2, r3, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - beq.n 2b7658 >::_M_default_append(unsigned int)@@Base+0x31d54> │ │ │ │ + beq.n 2b7668 >::_M_default_append(unsigned int)@@Base+0x31d64> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - itee gt │ │ │ │ - lslgt r5, r2, #1 │ │ │ │ - ble.n 2b7eb0 >::_M_default_append(unsigned int)@@Base+0x325ac> @ unpredictable branch in IT block │ │ │ │ + itet le │ │ │ │ + lslle r5, r2, #1 │ │ │ │ + bgt.n 2b7ec0 >::_M_default_append(unsigned int)@@Base+0x325bc> @ unpredictable branch in IT block │ │ │ │ │ │ │ │ lslle r5, r2, #1 │ │ │ │ strb r2, [r5, #21] │ │ │ │ lsls r6, r3, #1 │ │ │ │ - ite eq │ │ │ │ - lsleq r5, r2, #1 │ │ │ │ - ldrne r3, [pc, #32] @ (2b7760 >::_M_default_append(unsigned int)@@Base+0x31e5c>) │ │ │ │ + ite ne │ │ │ │ + lslne r5, r2, #1 │ │ │ │ + ldreq r3, [pc, #64] @ (2b7780 >::_M_default_append(unsigned int)@@Base+0x31e7c>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldmia r6!, {r4, r5, r7} │ │ │ │ + ldmia r6!, {r3, r4, r5, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [pc, #920] @ (2b7ae0 >::_M_default_append(unsigned int)@@Base+0x321dc>) │ │ │ │ + ldr r2, [pc, #952] @ (2b7b00 >::_M_default_append(unsigned int)@@Base+0x321fc>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldmia r7!, {r1, r2, r4} │ │ │ │ + ldmia r7!, {r1, r2, r3, r4} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r6!, {r7} │ │ │ │ + ldmia r6!, {r3, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bkpt 0x0082 │ │ │ │ + bkpt 0x008a │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [pc, #504] @ (2b7950 >::_M_default_append(unsigned int)@@Base+0x3204c>) │ │ │ │ + ldr r2, [pc, #536] @ (2b7970 >::_M_default_append(unsigned int)@@Base+0x3206c>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r2, [pc, #416] @ (2b78fc >::_M_default_append(unsigned int)@@Base+0x31ff8>) │ │ │ │ + ldr r2, [pc, #448] @ (2b791c >::_M_default_append(unsigned int)@@Base+0x32018>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldmia r6!, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r6!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r6!, {r5} │ │ │ │ + ldmia r6!, {r3, r5} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r6!, {r5, r7} │ │ │ │ + ldmia r6!, {r3, r5, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r2, [pc, #0] @ (2b776c >::_M_default_append(unsigned int)@@Base+0x31e68>) │ │ │ │ + ldr r2, [pc, #32] @ (2b778c >::_M_default_append(unsigned int)@@Base+0x31e88>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r1, [pc, #944] @ (2b7b20 >::_M_default_append(unsigned int)@@Base+0x3221c>) │ │ │ │ + ldr r1, [pc, #976] @ (2b7b40 >::_M_default_append(unsigned int)@@Base+0x3223c>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r1, [pc, #728] @ (2b7a4c >::_M_default_append(unsigned int)@@Base+0x32148>) │ │ │ │ + ldr r1, [pc, #760] @ (2b7a6c >::_M_default_append(unsigned int)@@Base+0x32168>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r1, [pc, #688] @ (2b7a28 >::_M_default_append(unsigned int)@@Base+0x32124>) │ │ │ │ + ldr r1, [pc, #720] @ (2b7a48 >::_M_default_append(unsigned int)@@Base+0x32144>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ vmov.f64 d0, #96 @ 0x3f000000 0.5 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ vmla.f64 d0, d10, d7 │ │ │ │ blx 12140 │ │ │ │ vcvt.s32.f64 s15, d0 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ @@ -733554,95 +733554,95 @@ │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ beq.n 2b7c6a >::_M_default_append(unsigned int)@@Base+0x32366> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldrb r4, [r1, #16] │ │ │ │ + ldrb r4, [r2, #16] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r5!, {r1, r4, r6, r7} │ │ │ │ + ldmia r5!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - cbnz r0, 2b7cf4 >::_M_default_append(unsigned int)@@Base+0x323f0> │ │ │ │ + cbnz r0, 2b7cf6 >::_M_default_append(unsigned int)@@Base+0x323f2> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - blx r6 │ │ │ │ + blx r7 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldmia r4, {r2, r3, r4} │ │ │ │ + ldmia r4!, {r2, r5} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r4, {r2, r4, r6} │ │ │ │ + ldmia r4, {r2, r3, r4, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r5, {r2, r5, r6} │ │ │ │ + ldmia r5, {r2, r3, r5, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r5, {r5, r6} │ │ │ │ + ldmia r5, {r3, r5, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - cbnz r2, 2b7ce6 >::_M_default_append(unsigned int)@@Base+0x323e2> │ │ │ │ + cbnz r2, 2b7ce8 >::_M_default_append(unsigned int)@@Base+0x323e4> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bxns r3 │ │ │ │ + bxns r4 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldmia r3, {r3, r4, r7} │ │ │ │ + ldmia r3!, {r5, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r3!, {r4, r6, r7} │ │ │ │ + ldmia r3, {r3, r4, r6, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r4, {r2, r4, r5, r6, r7} │ │ │ │ + ldmia r4, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r5!, {r2, r3} │ │ │ │ + ldmia r5!, {r2, r4} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bhi.n 2b7cb0 >::_M_default_append(unsigned int)@@Base+0x323ac> │ │ │ │ + bls.n 2b7cc0 >::_M_default_append(unsigned int)@@Base+0x323bc> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r3!, {r6} │ │ │ │ + ldmia r3, {r3, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r3!, {r4, r5} │ │ │ │ + ldmia r3, {r3, r4, r5} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r4} │ │ │ │ + ldmia r3!, {r1, r2, r5} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r4, r6, r7} │ │ │ │ + ldmia r2, {r1, r2, r5, r6, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r2!, {r4} │ │ │ │ + ldmia r2!, {r3, r4} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r1, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r1, {r1, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bhi.n 2b7d88 >::_M_default_append(unsigned int)@@Base+0x32484> │ │ │ │ + bhi.n 2b7d98 >::_M_default_append(unsigned int)@@Base+0x32494> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r5} │ │ │ │ + ldmia r1, {r1, r2, r3, r4, r5} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bhi.n 2b7d08 >::_M_default_append(unsigned int)@@Base+0x32404> │ │ │ │ + bhi.n 2b7d18 >::_M_default_append(unsigned int)@@Base+0x32414> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r0!, {r1, r4, r5, r7} │ │ │ │ + ldmia r0!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r2!, {r1} │ │ │ │ + ldmia r2!, {r1, r3} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - cbnz r2, 2b7cf2 >::_M_default_append(unsigned int)@@Base+0x323ee> │ │ │ │ + cbnz r2, 2b7cf4 >::_M_default_append(unsigned int)@@Base+0x323f0> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ble.n 2b7d54 >::_M_default_append(unsigned int)@@Base+0x32450> │ │ │ │ + ble.n 2b7d64 >::_M_default_append(unsigned int)@@Base+0x32460> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r0!, {r2, r5, r6} │ │ │ │ + ldmia r0!, {r2, r3, r5, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r1!, {r2, r4, r5, r7} │ │ │ │ + ldmia r1!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - @ instruction: 0xb8ec │ │ │ │ + @ instruction: 0xb8f4 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - bgt.n 2b7cb4 >::_M_default_append(unsigned int)@@Base+0x323b0> │ │ │ │ + bgt.n 2b7cc4 >::_M_default_append(unsigned int)@@Base+0x323c0> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r0!, {r4, r7} │ │ │ │ + ldmia r0!, {r3, r4, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - add ip, r6 │ │ │ │ + add ip, r7 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldmia r1!, {r4, r5} │ │ │ │ + ldmia r1!, {r3, r4, r5} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r1!, {r3, r5, r6} │ │ │ │ + ldmia r1!, {r4, r5, r6} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r2, {r2, r3, r7} │ │ │ │ + ldmia r2, {r2, r4, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - add r0, sp │ │ │ │ + add r0, lr │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldmia r0!, {r2, r4, r6, r7} │ │ │ │ + ldmia r0!, {r2, r3, r4, r6, r7} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r1!, {r2, r3} │ │ │ │ + ldmia r1!, {r2, r4} │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r2, {r2, r3, r4} │ │ │ │ + ldmia r2, {r2, r5} │ │ │ │ lsls r5, r2, #1 │ │ │ │ ldr r2, [r4, #88] @ 0x58 │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr.w ip, [r0] │ │ │ │ push {lr} │ │ │ │ @@ -733766,15 +733766,15 @@ │ │ │ │ mov r4, r7 │ │ │ │ b.n 2b7e5c >::_M_default_append(unsigned int)@@Base+0x32558> │ │ │ │ ldr r0, [pc, #16] @ (2b7e90 >::_M_default_append(unsigned int)@@Base+0x3258c>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ ... │ │ │ │ - add r2, sp, #480 @ 0x1e0 │ │ │ │ + add r2, sp, #512 @ 0x200 │ │ │ │ lsls r5, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -733848,15 +733848,15 @@ │ │ │ │ mov r4, r7 │ │ │ │ b.n 2b7f44 >::_M_default_append(unsigned int)@@Base+0x32640> │ │ │ │ ldr r0, [pc, #16] @ (2b7f78 >::_M_default_append(unsigned int)@@Base+0x32674>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ ... │ │ │ │ - add r1, sp, #576 @ 0x240 │ │ │ │ + add r1, sp, #608 @ 0x260 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r6, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -733990,15 +733990,15 @@ │ │ │ │ b.n 2b803c >::_M_default_append(unsigned int)@@Base+0x32738> │ │ │ │ mov ip, r7 │ │ │ │ b.n 2b80c6 >::_M_default_append(unsigned int)@@Base+0x327c2> │ │ │ │ ldr r0, [pc, #8] @ (2b80f8 >::_M_default_append(unsigned int)@@Base+0x327f4>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - add r0, sp, #32 │ │ │ │ + add r0, sp, #64 @ 0x40 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ cmp.w r1, #134217728 @ 0x8000000 │ │ │ │ bcs.n 2b8168 >::_M_default_append(unsigned int)@@Base+0x32864> │ │ │ │ @@ -734032,15 +734032,15 @@ │ │ │ │ add r2, r8 │ │ │ │ str r3, [r5, #8] │ │ │ │ strd r8, r2, [r5] │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #4] @ (2b8170 >::_M_default_append(unsigned int)@@Base+0x3286c>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - add r7, pc, #504 @ (adr r7, 2b836c >::_M_default_append(unsigned int)@@Base+0x32a68>) │ │ │ │ + add r7, pc, #536 @ (adr r7, 2b838c >::_M_default_append(unsigned int)@@Base+0x32a88>) │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r4, r0 │ │ │ │ ldr r5, [r0, #0] │ │ │ │ ldrd r1, r6, [r0, #24] │ │ │ │ sub sp, #12 │ │ │ │ cmp r1, r6 │ │ │ │ @@ -734270,15 +734270,15 @@ │ │ │ │ b.n 2b8348 >::_M_default_append(unsigned int)@@Base+0x32a44> │ │ │ │ mov ip, r7 │ │ │ │ b.n 2b83d2 >::_M_default_append(unsigned int)@@Base+0x32ace> │ │ │ │ ldr r0, [pc, #8] @ (2b8404 >::_M_default_append(unsigned int)@@Base+0x32b00>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - add r4, pc, #1008 @ (adr r4, 2b87f8 >::_M_default_append(unsigned int)@@Base+0x32ef4>) │ │ │ │ + add r5, pc, #16 @ (adr r5, 2b8418 >::_M_default_append(unsigned int)@@Base+0x32b14>) │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r6, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -734412,15 +734412,15 @@ │ │ │ │ b.n 2b84c8 >::_M_default_append(unsigned int)@@Base+0x32bc4> │ │ │ │ mov ip, r7 │ │ │ │ b.n 2b8552 >::_M_default_append(unsigned int)@@Base+0x32c4e> │ │ │ │ ldr r0, [pc, #8] @ (2b8584 >::_M_default_append(unsigned int)@@Base+0x32c80>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - add r3, pc, #496 @ (adr r3, 2b8778 >::_M_default_append(unsigned int)@@Base+0x32e74>) │ │ │ │ + add r3, pc, #528 @ (adr r3, 2b8798 >::_M_default_append(unsigned int)@@Base+0x32e94>) │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -734903,15 +734903,15 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r6 │ │ │ │ b.n 2b8b24 >::_M_default_append(unsigned int)@@Base+0x33220> │ │ │ │ ldr r0, [pc, #8] @ (2b8b50 >::_M_default_append(unsigned int)@@Base+0x3324c>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - ldr r5, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r5, [sp, #736] @ 0x2e0 │ │ │ │ lsls r5, r2, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ b.n 2b8b72 >::_M_default_append(unsigned int)@@Base+0x3326e> │ │ │ │ @@ -736156,15 +736156,15 @@ │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ strh r4, [r7, r5] │ │ │ │ lsls r6, r3, #1 │ │ │ │ lsrs r4, r7, #29 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r2, [r0, #9] │ │ │ │ + ldrb r2, [r1, #9] │ │ │ │ lsls r5, r2, #1 │ │ │ │ str r6, [r2, r6] │ │ │ │ lsls r6, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -737857,15 +737857,15 @@ │ │ │ │ strd r3, r4, [r6] │ │ │ │ str r5, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r0, [pc, #4] @ (2bab78 >::_M_default_append(unsigned int)@@Base+0x35274>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - ldrb r6, [r0, #22] │ │ │ │ + ldrb r6, [r1, #22] │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ sub sp, #116 @ 0x74 │ │ │ │ mov r6, r2 │ │ │ │ @@ -738257,15 +738257,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ subs r4, #56 @ 0x38 │ │ │ │ lsls r6, r3, #1 │ │ │ │ subs r3, #22 │ │ │ │ lsls r6, r3, #1 │ │ │ │ subs r2, #222 @ 0xde │ │ │ │ lsls r6, r3, #1 │ │ │ │ - add r1, sp, #32 │ │ │ │ + add r1, sp, #64 @ 0x40 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r5, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -738334,15 +738334,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r6 │ │ │ │ b.n 2bb006 >::_M_default_append(unsigned int)@@Base+0x35702> │ │ │ │ ldr r0, [pc, #4] @ (2bb030 >::_M_default_append(unsigned int)@@Base+0x3572c>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - ldrb r6, [r1, #3] │ │ │ │ + ldrb r6, [r2, #3] │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r5, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -738413,15 +738413,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r0 │ │ │ │ b.n 2bb0e2 >::_M_default_append(unsigned int)@@Base+0x357de> │ │ │ │ ldr r0, [pc, #4] @ (2bb10c >::_M_default_append(unsigned int)@@Base+0x35808>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - strb r2, [r6, #31] │ │ │ │ + strb r2, [r7, #31] │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldrd r7, r2, [r0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -738463,15 +738463,15 @@ │ │ │ │ strd r8, r5, [r6] │ │ │ │ str r4, [r6, #8] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r0, [pc, #4] @ (2bb190 >::_M_default_append(unsigned int)@@Base+0x3588c>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - strb r6, [r5, #29] │ │ │ │ + strb r6, [r6, #29] │ │ │ │ lsls r5, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -739390,15 +739390,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r6 │ │ │ │ b.n 2bbbd6 >::_M_default_append(unsigned int)@@Base+0x362d2> │ │ │ │ ldr r0, [pc, #4] @ (2bbc00 >::_M_default_append(unsigned int)@@Base+0x362fc>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - ldr r6, [r7, #76] @ 0x4c │ │ │ │ + ldr r6, [r0, #80] @ 0x50 │ │ │ │ lsls r5, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -739683,15 +739683,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ cmp r4, #44 @ 0x2c │ │ │ │ lsls r6, r3, #1 │ │ │ │ cmp r2, #244 @ 0xf4 │ │ │ │ lsls r6, r3, #1 │ │ │ │ cmp r2, #218 @ 0xda │ │ │ │ lsls r6, r3, #1 │ │ │ │ - ldr r0, [r1, #28] │ │ │ │ + ldr r0, [r2, #28] │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3776] @ 0xec0 │ │ │ │ ldr r4, [pc, #920] @ (2bc310 >::_M_default_append(unsigned int)@@Base+0x36a0c>) │ │ │ │ @@ -740194,19 +740194,19 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r6, #20 │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ movs r5, #248 @ 0xf8 │ │ │ │ lsls r6, r3, #1 │ │ │ │ - ldr r6, [r7, #120] @ 0x78 │ │ │ │ + ldr r6, [r0, #124] @ 0x7c │ │ │ │ lsls r5, r2, #1 │ │ │ │ movs r5, #192 @ 0xc0 │ │ │ │ lsls r6, r3, #1 │ │ │ │ - str r6, [r5, #72] @ 0x48 │ │ │ │ + str r6, [r6, #72] @ 0x48 │ │ │ │ lsls r5, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -741334,15 +741334,15 @@ │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ adds r2, r1, r3 │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsb r0, [r6, r6] │ │ │ │ + ldrsb r0, [r7, r6] │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -742498,15 +742498,15 @@ │ │ │ │ ldr r0, [pc, #12] @ (2bdf5c >::_M_default_append(unsigned int)@@Base+0x38658>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ lsrs r0, r1, #11 │ │ │ │ lsls r6, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r1, [pc, #680] @ (2be208 >::_M_default_append(unsigned int)@@Base+0x38904>) │ │ │ │ + ldr r1, [pc, #712] @ (2be228 >::_M_default_append(unsigned int)@@Base+0x38924>) │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -742954,15 +742954,15 @@ │ │ │ │ str.w r6, [r8, #8] │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r9 │ │ │ │ b.n 2be4b6 >::_M_default_append(unsigned int)@@Base+0x38bb2> │ │ │ │ ldr r0, [pc, #4] @ (2be4e0 >::_M_default_append(unsigned int)@@Base+0x38bdc>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - add r6, r3 │ │ │ │ + add r6, r4 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldrd r7, r4, [r0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -743012,15 +743012,15 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r5, r9 │ │ │ │ b.n 2be550 >::_M_default_append(unsigned int)@@Base+0x38c4c> │ │ │ │ ldr r0, [pc, #8] @ (2be57c >::_M_default_append(unsigned int)@@Base+0x38c78>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - bics r4, r0 │ │ │ │ + bics r4, r1 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r1 │ │ │ │ sub sp, #8 │ │ │ │ @@ -743091,15 +743091,15 @@ │ │ │ │ str r3, [r4, #8] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldr r0, [pc, #8] @ (2be650 >::_M_default_append(unsigned int)@@Base+0x38d4c>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - ldrb r4, [r2, r4] │ │ │ │ + ldrb r4, [r3, r4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r5, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -743168,15 +743168,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r6 │ │ │ │ b.n 2be6fa >::_M_default_append(unsigned int)@@Base+0x38df6> │ │ │ │ ldr r0, [pc, #4] @ (2be724 >::_M_default_append(unsigned int)@@Base+0x38e20>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - rors r2, r3 │ │ │ │ + rors r2, r4 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r4, r5, [r0, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -743245,15 +743245,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r6 │ │ │ │ b.n 2be7ce >::_M_default_append(unsigned int)@@Base+0x38eca> │ │ │ │ ldr r0, [pc, #4] @ (2be7f8 >::_M_default_append(unsigned int)@@Base+0x38ef4>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - asrs r6, r0 │ │ │ │ + asrs r6, r1 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ ldr r2, [pc, #736] @ (2beaf0 >::_M_default_append(unsigned int)@@Base+0x391ec>) │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ @@ -743553,15 +743553,15 @@ │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ movs r2, r5 │ │ │ │ lsls r6, r3, #1 │ │ │ │ vmov.i32 q0, #237 @ 0x000000ed │ │ │ │ vqadd.u32 q8, q1, │ │ │ │ vqadd.u8 q8, q5, │ │ │ │ - ldr r1, [pc, #272] @ (2bec1c >::_M_default_append(unsigned int)@@Base+0x39318>) │ │ │ │ + ldr r1, [pc, #304] @ (2bec3c >::_M_default_append(unsigned int)@@Base+0x39338>) │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldrd r9, r6, [r0] │ │ │ │ mov fp, r1 │ │ │ │ @@ -743695,15 +743695,15 @@ │ │ │ │ cmp r4, #0 │ │ │ │ beq.n 2bec68 >::_M_default_append(unsigned int)@@Base+0x39364> │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ blx 11bac │ │ │ │ b.n 2bec68 >::_M_default_append(unsigned int)@@Base+0x39364> │ │ │ │ nop │ │ │ │ - subs r4, #130 @ 0x82 │ │ │ │ + subs r4, #138 @ 0x8a │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3808] @ 0xee0 │ │ │ │ ldr r2, [pc, #696] @ (2bef60 >::_M_default_append(unsigned int)@@Base+0x3965c>) │ │ │ │ @@ -744740,15 +744740,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r0 │ │ │ │ b.n 2bf726 >::_M_default_append(unsigned int)@@Base+0x39e22> │ │ │ │ ldr r0, [pc, #4] @ (2bf750 >::_M_default_append(unsigned int)@@Base+0x39e4c>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - adds r1, #174 @ 0xae │ │ │ │ + adds r1, #182 @ 0xb6 │ │ │ │ lsls r5, r2, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #8] │ │ │ │ mov r5, r0 │ │ │ │ @@ -745265,15 +745265,15 @@ │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r6, r9 │ │ │ │ b.n 2bfc7a >::_M_default_append(unsigned int)@@Base+0x3a376> │ │ │ │ ldr r0, [pc, #4] @ (2bfca8 >::_M_default_append(unsigned int)@@Base+0x3a3a4>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - cmp r4, #86 @ 0x56 │ │ │ │ + cmp r4, #94 @ 0x5e │ │ │ │ lsls r5, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -745831,19 +745831,19 @@ │ │ │ │ asrs r0, r2, #5 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xe812005d │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ b.n 2c0248 >::_M_default_append(unsigned int)@@Base+0x3a944> │ │ │ │ lsls r5, r3, #1 │ │ │ │ - movs r6, #206 @ 0xce │ │ │ │ + movs r6, #214 @ 0xd6 │ │ │ │ lsls r5, r2, #1 │ │ │ │ b.n 2c01dc >::_M_default_append(unsigned int)@@Base+0x3a8d8> │ │ │ │ lsls r5, r3, #1 │ │ │ │ - adds r1, #108 @ 0x6c │ │ │ │ + adds r1, #116 @ 0x74 │ │ │ │ lsls r5, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -748257,15 +748257,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldmia r4, {r3, r4, r5, r6} │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r4, {r1, r2, r4, r5} │ │ │ │ lsls r5, r3, #1 │ │ │ │ - asrs r4, r7, #23 │ │ │ │ + asrs r4, r0, #24 │ │ │ │ lsls r5, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -748808,19 +748808,19 @@ │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ stmia r6!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r5, r3, #1 │ │ │ │ stmia r6!, {r1, r2, r5, r6, r7} │ │ │ │ lsls r5, r3, #1 │ │ │ │ - lsls r4, r2, #23 │ │ │ │ + lsls r4, r3, #23 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmia r6!, {r2, r4, r5, r7} │ │ │ │ lsls r5, r3, #1 │ │ │ │ - asrs r2, r7, #1 │ │ │ │ + asrs r2, r0, #2 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr r2, [pc, #528] @ (2c25b8 >::_M_default_append(unsigned int)@@Base+0x3ccb4>) │ │ │ │ @@ -749914,15 +749914,15 @@ │ │ │ │ nop │ │ │ │ hlt 0x002e │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ hlt 0x0016 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - vst1.8 @ instruction: 0xf9840054 │ │ │ │ + vst1.8 @ instruction: 0xf98c0054 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3744] @ 0xea0 │ │ │ │ sub sp, #308 @ 0x134 │ │ │ │ mov sl, r1 │ │ │ │ @@ -750489,15 +750489,15 @@ │ │ │ │ nop │ │ │ │ push {r1, r2, r4, r6} │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ push {r1, r2, r3, r4, r5} │ │ │ │ lsls r5, r3, #1 │ │ │ │ - ssat r0, #21, ip, asr #1 │ │ │ │ + @ instruction: 0xf3340054 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3864] @ 0xf18 │ │ │ │ sub sp, #140 @ 0x8c │ │ │ │ mov r5, r2 │ │ │ │ @@ -751376,15 +751376,15 @@ │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r6, r0 │ │ │ │ b.n 2c3fca >::_M_default_append(unsigned int)@@Base+0x3e6c6> │ │ │ │ ldr r0, [pc, #4] @ (2c3ff8 >::_M_default_append(unsigned int)@@Base+0x3e6f4>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - stmdb r6, {r2, r4, r6} │ │ │ │ + stmdb lr, {r2, r4, r6} │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3464] @ 0xd88 │ │ │ │ @@ -752931,29 +752931,29 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldr r3, [sp, #392] @ 0x188 │ │ │ │ lsls r5, r3, #1 │ │ │ │ ldr r2, [sp, #888] @ 0x378 │ │ │ │ lsls r5, r3, #1 │ │ │ │ ldr r2, [sp, #752] @ 0x2f0 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - b.n 2c493c >::_M_default_append(unsigned int)@@Base+0x3f038> │ │ │ │ + b.n 2c494c >::_M_default_append(unsigned int)@@Base+0x3f048> │ │ │ │ lsls r4, r2, #1 │ │ │ │ - b.n 2c4920 >::_M_default_append(unsigned int)@@Base+0x3f01c> │ │ │ │ + b.n 2c4930 >::_M_default_append(unsigned int)@@Base+0x3f02c> │ │ │ │ lsls r4, r2, #1 │ │ │ │ ldr r2, [sp, #568] @ 0x238 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - b.n 2c48ec >::_M_default_append(unsigned int)@@Base+0x3efe8> │ │ │ │ + b.n 2c48fc >::_M_default_append(unsigned int)@@Base+0x3eff8> │ │ │ │ lsls r4, r2, #1 │ │ │ │ ldr r2, [sp, #400] @ 0x190 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - b.n 2c48a0 >::_M_default_append(unsigned int)@@Base+0x3ef9c> │ │ │ │ + b.n 2c48b0 >::_M_default_append(unsigned int)@@Base+0x3efac> │ │ │ │ lsls r4, r2, #1 │ │ │ │ ldr r2, [sp, #248] @ 0xf8 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - @ instruction: 0xfbea0054 │ │ │ │ + @ instruction: 0xfbf20054 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ sub sp, #8 │ │ │ │ ldr.w ip, [r1] │ │ │ │ vldr d7, [pc, #824] @ 2c5398 >::_M_default_append(unsigned int)@@Base+0x3fa94> │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r5, r3 │ │ │ │ @@ -755038,16 +755038,16 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r5, r9 │ │ │ │ b.n 2c69bc >::_M_default_append(unsigned int)@@Base+0x410b8> │ │ │ │ ldr r0, [pc, #8] @ (2c69e8 >::_M_default_append(unsigned int)@@Base+0x410e4>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ nop │ │ │ │ - it ne │ │ │ │ - lslne r4, r2, #1 │ │ │ │ + wfe │ │ │ │ + lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r2, [pc, #372] @ (2c6b74 >::_M_default_append(unsigned int)@@Base+0x41270>) │ │ │ │ sub sp, #48 @ 0x30 │ │ │ │ ldr r3, [pc, #372] @ (2c6b78 >::_M_default_append(unsigned int)@@Base+0x41274>) │ │ │ │ @@ -755738,15 +755738,15 @@ │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r2, [r0, #20] │ │ │ │ lsls r5, r3, #1 │ │ │ │ strb r6, [r6, #31] │ │ │ │ lsls r5, r3, #1 │ │ │ │ - @ instruction: 0xb6e0 │ │ │ │ + @ instruction: 0xb6e8 │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -756636,15 +756636,15 @@ │ │ │ │ add sp, #16 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ mov r4, r0 │ │ │ │ b.n 2c7bae >::_M_default_append(unsigned int)@@Base+0x422aa> │ │ │ │ ldr r0, [pc, #4] @ (2c7bd8 >::_M_default_append(unsigned int)@@Base+0x422d4>) │ │ │ │ add r0, pc │ │ │ │ blx 11d74 │ │ │ │ - add r5, sp, #152 @ 0x98 │ │ │ │ + add r5, sp, #184 @ 0xb8 │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -757178,19 +757178,19 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [r4, #16] │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [r6, #12] │ │ │ │ lsls r5, r3, #1 │ │ │ │ - add r7, pc, #896 @ (adr r7, 2c84f4 >::_M_default_append(unsigned int)@@Base+0x42bf0>) │ │ │ │ + add r7, pc, #928 @ (adr r7, 2c8514 >::_M_default_append(unsigned int)@@Base+0x42c10>) │ │ │ │ lsls r4, r2, #1 │ │ │ │ ldr r4, [r7, #8] │ │ │ │ lsls r5, r3, #1 │ │ │ │ - uxth r2, r0 │ │ │ │ + uxth r2, r1 │ │ │ │ lsls r4, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -758074,15 +758074,15 @@ │ │ │ │ str r3, [sp, #32] │ │ │ │ b.n 2c8a7e >::_M_default_append(unsigned int)@@Base+0x4317a> │ │ │ │ blx 1242c <__cxa_end_cleanup@plt> │ │ │ │ ldrsh r4, [r2, r4] │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, sp, #872 @ 0x368 │ │ │ │ + add r0, sp, #904 @ 0x388 │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3888] @ 0xf30 │ │ │ │ ldr r2, [pc, #488] @ (2c8d18 >::_M_default_append(unsigned int)@@Base+0x43414>) │ │ │ │ @@ -760376,15 +760376,15 @@ │ │ │ │ lsls r5, r3, #1 │ │ │ │ blxns fp │ │ │ │ lsls r5, r3, #1 │ │ │ │ blxns r2 │ │ │ │ lsls r5, r3, #1 │ │ │ │ mov lr, pc │ │ │ │ lsls r5, r3, #1 │ │ │ │ - str r0, [sp, #984] @ 0x3d8 │ │ │ │ + str r0, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r4, r2, #1 │ │ │ │ mov sl, sl │ │ │ │ lsls r5, r3, #1 │ │ │ │ push {r4, lr} │ │ │ │ ldr r4, [r1, #0] │ │ │ │ ldrd ip, r2, [r0] │ │ │ │ str r4, [r0, #0] │ │ │ │ @@ -763553,15 +763553,15 @@ │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r4, r6, #17 │ │ │ │ movs r0, r0 │ │ │ │ movs r5, #224 @ 0xe0 │ │ │ │ lsls r5, r3, #1 │ │ │ │ movs r5, #136 @ 0x88 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - str r6, [r6, #68] @ 0x44 │ │ │ │ + str r6, [r7, #68] @ 0x44 │ │ │ │ lsls r4, r2, #1 │ │ │ │ ldr r0, [sp, #144] @ 0x90 │ │ │ │ cbz r0, 2cc4cc >::_M_default_append(unsigned int)@@Base+0x46bc8> │ │ │ │ ldr r1, [sp, #152] @ 0x98 │ │ │ │ subs r1, r1, r0 │ │ │ │ blx 11bac │ │ │ │ ldr r2, [pc, #416] @ (2cc670 >::_M_default_append(unsigned int)@@Base+0x46d6c>) │ │ │ │ @@ -763735,17 +763735,17 @@ │ │ │ │ nop │ │ │ │ movs r5, #40 @ 0x28 │ │ │ │ lsls r5, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ movs r5, #16 │ │ │ │ lsls r5, r3, #1 │ │ │ │ - str r6, [r5, #60] @ 0x3c │ │ │ │ + str r6, [r6, #60] @ 0x3c │ │ │ │ lsls r4, r2, #1 │ │ │ │ - str r0, [r6, #52] @ 0x34 │ │ │ │ + str r0, [r7, #52] @ 0x34 │ │ │ │ lsls r4, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r5, r2 │ │ │ │ add.w r8, r5, #4294967295 @ 0xffffffff │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ mov fp, r1 │ │ │ │ add.w r8, r8, r8, lsr #31 │ │ │ │ @@ -771427,15 +771427,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldmia r5, {r1, r2, r5, r6} │ │ │ │ lsls r4, r3, #1 │ │ │ │ ldmia r4, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r4, r3, #1 │ │ │ │ ldmia r4!, {r1, r2, r6, r7} │ │ │ │ lsls r4, r3, #1 │ │ │ │ - asrs r0, r1, #26 │ │ │ │ + asrs r0, r2, #26 │ │ │ │ lsls r4, r2, #1 │ │ │ │ sub sp, #8 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ subs r7, r2, #1 │ │ │ │ mov r4, r2 │ │ │ │ sub sp, #12 │ │ │ │ add.w r7, r7, r7, lsr #31 │ │ │ │ @@ -773903,25 +773903,25 @@ │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ cbz r0, 2d396a >::_M_default_append(unsigned int)@@Base+0x4e066> │ │ │ │ lsls r4, r3, #1 │ │ │ │ cbz r4, 2d3962 >::_M_default_append(unsigned int)@@Base+0x4e05e> │ │ │ │ lsls r4, r3, #1 │ │ │ │ - @ instruction: 0xfb020053 │ │ │ │ + @ instruction: 0xfb0a0053 │ │ │ │ cbz r4, 2d3962 >::_M_default_append(unsigned int)@@Base+0x4e05e> │ │ │ │ lsls r4, r3, #1 │ │ │ │ - vshr.s32 q8, , #8 │ │ │ │ - @ instruction: 0xfad80053 │ │ │ │ + and.w r0, r0, #83 @ 0x53 │ │ │ │ + @ instruction: 0xfae00053 │ │ │ │ sub sp, #464 @ 0x1d0 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - vshr.s32 q8, , #32 │ │ │ │ + vshr.s32 q8, , #24 │ │ │ │ sub sp, #344 @ 0x158 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - @ instruction: 0xfa9a0053 │ │ │ │ + @ instruction: 0xfaa20053 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov r6, r0 │ │ │ │ mov r7, r1 │ │ │ │ ldrd lr, r8, [r0] │ │ │ │ ldrd ip, r5, [r1] │ │ │ │ sub.w sl, r8, lr │ │ │ │ sub.w r9, r5, ip │ │ │ │ @@ -782163,21 +782163,21 @@ │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r4, [r0, r0] │ │ │ │ lsls r4, r3, #1 │ │ │ │ ldrsb r2, [r0, r7] │ │ │ │ lsls r4, r3, #1 │ │ │ │ - add r1, pc, #544 @ (adr r1, 2d94dc >::_M_default_append(unsigned int)@@Base+0x53bd8>) │ │ │ │ + add r1, pc, #576 @ (adr r1, 2d94fc >::_M_default_append(unsigned int)@@Base+0x53bf8>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ ldrsb r6, [r4, r6] │ │ │ │ lsls r4, r3, #1 │ │ │ │ - str r6, [sp, #592] @ 0x250 │ │ │ │ + str r6, [sp, #624] @ 0x270 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - str r6, [sp, #352] @ 0x160 │ │ │ │ + str r6, [sp, #384] @ 0x180 │ │ │ │ lsls r3, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ subs r5, r2, #1 │ │ │ │ and.w fp, r2, #1 │ │ │ │ sub sp, #28 │ │ │ │ add.w r5, r5, r5, lsr #31 │ │ │ │ asrs r5, r5, #1 │ │ │ │ @@ -784172,21 +784172,21 @@ │ │ │ │ nop │ │ │ │ rors r2, r7 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ sbcs r2, r4 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - strh r0, [r2, #4] │ │ │ │ + strh r0, [r3, #4] │ │ │ │ lsls r3, r2, #1 │ │ │ │ adcs r6, r2 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r5 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - strh r0, [r0, #0] │ │ │ │ + strh r0, [r1, #0] │ │ │ │ lsls r3, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov ip, r1 │ │ │ │ mov lr, r0 │ │ │ │ sub sp, #20 │ │ │ │ add r3, sp, #4 │ │ │ │ ldmia r0, {r0, r1, r2} │ │ │ │ @@ -787163,23 +787163,23 @@ │ │ │ │ nop │ │ │ │ movs r0, #210 @ 0xd2 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #156 @ 0x9c │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldrsh r6, [r4, r5] │ │ │ │ + ldrsh r6, [r5, r5] │ │ │ │ lsls r3, r2, #1 │ │ │ │ movs r0, #92 @ 0x5c │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldrsh r2, [r1, r5] │ │ │ │ + ldrsh r2, [r2, r5] │ │ │ │ lsls r3, r2, #1 │ │ │ │ movs r0, #4 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldrsh r2, [r4, r3] │ │ │ │ + ldrsh r2, [r5, r3] │ │ │ │ lsls r3, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ add.w r9, r2, #4294967295 @ 0xffffffff │ │ │ │ mov r6, r1 │ │ │ │ sub sp, #20 │ │ │ │ add.w r9, r9, r9, lsr #31 │ │ │ │ mov r7, r3 │ │ │ │ @@ -788486,21 +788486,21 @@ │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r4, r1, #6 │ │ │ │ movs r0, r0 │ │ │ │ asrs r2, r3, #6 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r2, r0, #6 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - ldrh r0, [r1, r5] │ │ │ │ + ldrh r0, [r2, r5] │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r4, r3, #5 │ │ │ │ lsls r4, r3, #1 │ │ │ │ asrs r2, r2, #4 │ │ │ │ lsls r4, r3, #1 │ │ │ │ - str r0, [r0, r0] │ │ │ │ + str r0, [r1, r0] │ │ │ │ lsls r3, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -794430,15 +794430,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldmia r7!, {r1, r4, r5, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r5, #160 @ 0xa0 │ │ │ │ + subs r5, #168 @ 0xa8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ ldmia r7!, {r1, r3, r4, r5} │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -794786,47 +794786,47 @@ │ │ │ │ ... │ │ │ │ ldmia r6, {r1, r4, r5, r6, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r6, {r1, r2, r6, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r4, #186 @ 0xba │ │ │ │ + subs r4, #194 @ 0xc2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r3, #152 @ 0x98 │ │ │ │ + subs r3, #160 @ 0xa0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r3, #178 @ 0xb2 │ │ │ │ + subs r3, #186 @ 0xba │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r2, #172 @ 0xac │ │ │ │ + subs r2, #180 @ 0xb4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r5!, {r2, r3} │ │ │ │ + stmia r5!, {r2, r4} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, #104 @ 0x68 │ │ │ │ + subs r2, #112 @ 0x70 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r4!, {r3, r6, r7} │ │ │ │ + stmia r4!, {r4, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, #40 @ 0x28 │ │ │ │ + subs r2, #48 @ 0x30 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r4!, {r3, r7} │ │ │ │ + stmia r4!, {r4, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, #16 │ │ │ │ + subs r2, #24 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r4!, {r4, r5, r6} │ │ │ │ + stmia r4!, {r3, r4, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r1, #248 @ 0xf8 │ │ │ │ + subs r2, #0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r4!, {r3, r4, r6} │ │ │ │ + stmia r4!, {r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r1, #224 @ 0xe0 │ │ │ │ + subs r1, #232 @ 0xe8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r4!, {r6} │ │ │ │ + stmia r4!, {r3, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r1, #192 @ 0xc0 │ │ │ │ + subs r1, #200 @ 0xc8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r4} │ │ │ │ + stmia r4!, {r1, r2, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r2, [pc, #480] @ (2e2110 >::_M_default_append(unsigned int)@@Base+0x5c80c>) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -795011,65 +795011,65 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffff7fff │ │ │ │ ... │ │ │ │ ldmia r2!, {r1, r6, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r0, #250 @ 0xfa │ │ │ │ + subs r1, #2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ @ instruction: 0xfb83ffff │ │ │ │ - subs r1, #110 @ 0x6e │ │ │ │ + subs r1, #118 @ 0x76 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r1, #32 │ │ │ │ + subs r1, #40 @ 0x28 │ │ │ │ lsls r3, r2, #1 │ │ │ │ lsls r7, r5, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r0, #196 @ 0xc4 │ │ │ │ + subs r0, #204 @ 0xcc │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r3!, {r2, r5} │ │ │ │ + stmia r3!, {r2, r3, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldmia r2, {r1, r2, r3, r4, r5} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - subs r0, #144 @ 0x90 │ │ │ │ + subs r0, #152 @ 0x98 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r2!, {r4, r5, r6, r7} │ │ │ │ + stmia r2!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ @ instruction: 0xfa7bffff │ │ │ │ - subs r0, #220 @ 0xdc │ │ │ │ + subs r0, #228 @ 0xe4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r0, #246 @ 0xf6 │ │ │ │ + subs r0, #254 @ 0xfe │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r0, #52 @ 0x34 │ │ │ │ + subs r0, #60 @ 0x3c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r2!, {r2, r4, r7} │ │ │ │ + stmia r2!, {r2, r3, r4, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r0, #26 │ │ │ │ + subs r0, #34 @ 0x22 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r2!, {r1, r3, r4, r5, r6} │ │ │ │ + stmia r2!, {r1, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r0, #186 @ 0xba │ │ │ │ + subs r0, #194 @ 0xc2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r0, #228 @ 0xe4 │ │ │ │ + subs r0, #236 @ 0xec │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r0, #228 @ 0xe4 │ │ │ │ + subs r0, #236 @ 0xec │ │ │ │ lsls r3, r2, #1 │ │ │ │ - subs r0, #254 @ 0xfe │ │ │ │ + subs r1, #6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r7, #192 @ 0xc0 │ │ │ │ + adds r7, #200 @ 0xc8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r2!, {r5} │ │ │ │ + stmia r2!, {r3, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r7, #166 @ 0xa6 │ │ │ │ + adds r7, #174 @ 0xae │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r2!, {r1, r2} │ │ │ │ + stmia r2!, {r1, r2, r3} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r7, #136 @ 0x88 │ │ │ │ + adds r7, #144 @ 0x90 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r1!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r1!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2e1f20 >::_M_default_append(unsigned int)@@Base+0x5c61c> │ │ │ │ @@ -795089,17 +795089,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - adds r6, #190 @ 0xbe │ │ │ │ + adds r6, #198 @ 0xc6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r4} │ │ │ │ + stmia r1!, {r1, r2, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -795141,15 +795141,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldmia r0!, {r1, r4} │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r7, #168 @ 0xa8 │ │ │ │ + adds r7, #176 @ 0xb0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ stmia r7!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -795493,27 +795493,27 @@ │ │ │ │ ... │ │ │ │ stmia r7!, {r1, r4, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ stmia r7!, {r1, r2, r4, r6} │ │ │ │ lsls r3, r3, #1 │ │ │ │ - adds r6, #208 @ 0xd0 │ │ │ │ + adds r6, #216 @ 0xd8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r5, #58 @ 0x3a │ │ │ │ + adds r5, #66 @ 0x42 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r5, #28 │ │ │ │ + adds r5, #36 @ 0x24 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r4, #52 @ 0x34 │ │ │ │ + adds r4, #60 @ 0x3c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - pop {r3, r5, pc} │ │ │ │ + pop {r4, r5, pc} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #6 │ │ │ │ + adds r4, #14 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - pop {r1, r3, r4, r5, r6, r7} │ │ │ │ + pop {r1, pc} │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr.w r8, [sp, #124] @ 0x7c │ │ │ │ ldr r2, [sp, #128] @ 0x80 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ add r7, sp, #152 @ 0x98 │ │ │ │ ldr.w r1, [r2, r9] │ │ │ │ @@ -795787,55 +795787,55 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ b.n 2e229e >::_M_default_append(unsigned int)@@Base+0x5c99a> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - adds r3, #176 @ 0xb0 │ │ │ │ + adds r3, #184 @ 0xb8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r2, #112 @ 0x70 │ │ │ │ + adds r2, #120 @ 0x78 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cbnz r4, 2e296c >::_M_default_append(unsigned int)@@Base+0x5d068> │ │ │ │ + cbnz r4, 2e296e >::_M_default_append(unsigned int)@@Base+0x5d06a> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, #40 @ 0x28 │ │ │ │ + adds r2, #48 @ 0x30 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cbnz r4, 2e2962 >::_M_default_append(unsigned int)@@Base+0x5d05e> │ │ │ │ + cbnz r4, 2e2964 >::_M_default_append(unsigned int)@@Base+0x5d060> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #220 @ 0xdc │ │ │ │ + adds r1, #228 @ 0xe4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r1, #206 @ 0xce │ │ │ │ + adds r1, #214 @ 0xd6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r1, #162 @ 0xa2 │ │ │ │ + adds r1, #170 @ 0xaa │ │ │ │ lsls r3, r2, #1 │ │ │ │ - hlt 0x0014 │ │ │ │ + hlt 0x001c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #132 @ 0x84 │ │ │ │ + adds r1, #140 @ 0x8c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - rev16 r6, r6 │ │ │ │ + rev16 r6, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #106 @ 0x6a │ │ │ │ + adds r1, #114 @ 0x72 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - rev16 r4, r3 │ │ │ │ + rev16 r4, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #66 @ 0x42 │ │ │ │ + adds r1, #74 @ 0x4a │ │ │ │ lsls r3, r2, #1 │ │ │ │ - rev r6, r6 │ │ │ │ + rev r6, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #36 @ 0x24 │ │ │ │ + adds r1, #44 @ 0x2c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - rev r0, r3 │ │ │ │ + rev r0, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #6 │ │ │ │ + adds r1, #14 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cbnz r2, 2e2992 >::_M_default_append(unsigned int)@@Base+0x5d08e> │ │ │ │ + rev r2, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #236 @ 0xec │ │ │ │ + adds r0, #244 @ 0xf4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cbnz r6, 2e2992 >::_M_default_append(unsigned int)@@Base+0x5d08e> │ │ │ │ + cbnz r6, 2e2994 >::_M_default_append(unsigned int)@@Base+0x5d090> │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #472] @ (2e2b48 >::_M_default_append(unsigned int)@@Base+0x5d244>) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -796019,65 +796019,65 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 2e2a02 >::_M_default_append(unsigned int)@@Base+0x5d0fe> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ stmia r0!, {r2, r7} │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, #36 @ 0x24 │ │ │ │ + adds r0, #44 @ 0x2c │ │ │ │ lsls r3, r2, #1 │ │ │ │ strh.w pc, [r1, #4095] @ 0xfff │ │ │ │ - adds r0, #134 @ 0x86 │ │ │ │ + adds r0, #142 @ 0x8e │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r0, #88 @ 0x58 │ │ │ │ + adds r0, #96 @ 0x60 │ │ │ │ lsls r3, r2, #1 │ │ │ │ lsls r3, r3, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r7, #228 @ 0xe4 │ │ │ │ + cmp r7, #236 @ 0xec │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb8d8 │ │ │ │ + @ instruction: 0xb8e0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ itee │ │ │ │ lsl r3, r3, #1 │ │ │ │ - cmpal r7, #174 @ 0xae │ │ │ │ + cmpal r7, #182 @ 0xb6 │ │ │ │ lslal r3, r2, #1 │ │ │ │ - @ instruction: 0xb8a2 │ │ │ │ + @ instruction: 0xb8aa │ │ │ │ lsls r0, r2, #1 │ │ │ │ bl 270b7a │ │ │ │ - cmp r7, #250 @ 0xfa │ │ │ │ + adds r0, #2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r0, #84 @ 0x54 │ │ │ │ + adds r0, #92 @ 0x5c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r7, #82 @ 0x52 │ │ │ │ + cmp r7, #90 @ 0x5a │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb846 │ │ │ │ + @ instruction: 0xb84e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r7, #56 @ 0x38 │ │ │ │ + cmp r7, #64 @ 0x40 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb82c │ │ │ │ + @ instruction: 0xb834 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #32 │ │ │ │ + adds r0, #40 @ 0x28 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r0, #190 @ 0xbe │ │ │ │ + adds r0, #198 @ 0xc6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r0, #202 @ 0xca │ │ │ │ + adds r0, #210 @ 0xd2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r1, #20 │ │ │ │ + adds r1, #28 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cmp r6, #222 @ 0xde │ │ │ │ + cmp r6, #230 @ 0xe6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb7d2 │ │ │ │ + @ instruction: 0xb7da │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #196 @ 0xc4 │ │ │ │ + cmp r6, #204 @ 0xcc │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb7b8 │ │ │ │ + @ instruction: 0xb7c0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #166 @ 0xa6 │ │ │ │ + cmp r6, #174 @ 0xae │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb798 │ │ │ │ + @ instruction: 0xb7a0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2e295c >::_M_default_append(unsigned int)@@Base+0x5d058> │ │ │ │ @@ -796097,17 +796097,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - cmp r5, #242 @ 0xf2 │ │ │ │ + cmp r5, #250 @ 0xfa │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb6e6 │ │ │ │ + @ instruction: 0xb6ee │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (2e2c70 >::_M_default_append(unsigned int)@@Base+0x5d36c>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -796148,15 +796148,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ pop {r1, r2, r3, r4, r6, r7, pc} │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r7, #238 @ 0xee │ │ │ │ + cmp r7, #246 @ 0xf6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ pop {r2, r5, r7, pc} │ │ │ │ lsls r3, r3, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -796631,37 +796631,37 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #52] @ (2e329c >::_M_default_append(unsigned int)@@Base+0x5d998>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 2e2eee >::_M_default_append(unsigned int)@@Base+0x5d5ea> │ │ │ │ - cmp r2, #110 @ 0x6e │ │ │ │ + cmp r2, #118 @ 0x76 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - sub sp, #440 @ 0x1b8 │ │ │ │ + sub sp, #472 @ 0x1d8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #84 @ 0x54 │ │ │ │ + cmp r2, #92 @ 0x5c │ │ │ │ lsls r3, r2, #1 │ │ │ │ - sub sp, #336 @ 0x150 │ │ │ │ + sub sp, #368 @ 0x170 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #58 @ 0x3a │ │ │ │ + cmp r2, #66 @ 0x42 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - sub sp, #232 @ 0xe8 │ │ │ │ + sub sp, #264 @ 0x108 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #32 │ │ │ │ + cmp r2, #40 @ 0x28 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - sub sp, #128 @ 0x80 │ │ │ │ + sub sp, #160 @ 0xa0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #6 │ │ │ │ + cmp r2, #14 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - sub sp, #24 │ │ │ │ + sub sp, #56 @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r1, #236 @ 0xec │ │ │ │ + cmp r1, #244 @ 0xf4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - add sp, #432 @ 0x1b0 │ │ │ │ + add sp, #464 @ 0x1d0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #12 │ │ │ │ ldrb.w lr, [r2, #384] @ 0x180 │ │ │ │ @@ -798557,21 +798557,21 @@ │ │ │ │ nop │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ add r1, sp, #800 @ 0x320 │ │ │ │ lsls r3, r3, #1 │ │ │ │ add r1, pc, #664 @ (adr r1, 2e4c64 >::_M_default_append(unsigned int)@@Base+0x5f360>) │ │ │ │ lsls r3, r3, #1 │ │ │ │ - asrs r0, r3, #12 │ │ │ │ + asrs r0, r4, #12 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldr r1, [sp, #608] @ 0x260 │ │ │ │ + ldr r1, [sp, #640] @ 0x280 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r4, #10 │ │ │ │ + asrs r2, r5, #10 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldr r1, [sp, #136] @ 0x88 │ │ │ │ + ldr r1, [sp, #168] @ 0xa8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3848] @ 0xf08 │ │ │ │ ldr.w r4, [pc, #3024] @ 2e55c0 >::_M_default_append(unsigned int)@@Base+0x5fcbc> │ │ │ │ sub sp, #212 @ 0xd4 │ │ │ │ @@ -799680,33 +799680,33 @@ │ │ │ │ b.n 2e530a >::_M_default_append(unsigned int)@@Base+0x5fa06> │ │ │ │ add r0, pc, #0 @ (adr r0, 2e55c4 >::_M_default_append(unsigned int)@@Base+0x5fcc0>) │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r7, [sp, #800] @ 0x320 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - asrs r2, r5, #5 │ │ │ │ + asrs r2, r6, #5 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - asrs r2, r4, #3 │ │ │ │ + asrs r2, r5, #3 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r0, r7, #30 │ │ │ │ + lsrs r0, r0, #31 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r6, r6, #27 │ │ │ │ + lsrs r6, r7, #27 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r2, r7, #24 │ │ │ │ + lsrs r2, r0, #25 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - str r4, [sp, #736] @ 0x2e0 │ │ │ │ + str r4, [sp, #768] @ 0x300 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r0, #23 │ │ │ │ + lsrs r4, r1, #23 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r0, r2, #10 │ │ │ │ + lsrs r0, r3, #10 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r6, r7, #28 │ │ │ │ + lsls r6, r0, #29 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r7, #44] @ 0x2c │ │ │ │ + ldrh r6, [r0, #46] @ 0x2e │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r2, fp │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r3, [sp, #128] @ 0x80 │ │ │ │ str r3, [sp, #8] │ │ │ │ add r3, sp, #192 @ 0xc0 │ │ │ │ @@ -800103,109 +800103,109 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #200] @ (2e5ad4 >::_M_default_append(unsigned int)@@Base+0x601d0>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 2e57cc >::_M_default_append(unsigned int)@@Base+0x5fec8> │ │ │ │ - lsls r4, r3, #19 │ │ │ │ + lsls r4, r4, #19 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r4, [r3, #26] │ │ │ │ + ldrh r4, [r4, #26] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r5, #18 │ │ │ │ + lsls r2, r6, #18 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r0, [r5, #24] │ │ │ │ + ldrh r0, [r6, #24] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r2, #18 │ │ │ │ + lsls r0, r3, #18 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r1, #24] │ │ │ │ + ldrh r6, [r2, #24] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r6, #17 │ │ │ │ + lsls r0, r7, #17 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r5, #22] │ │ │ │ + ldrh r6, [r6, #22] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r2, #17 │ │ │ │ + lsls r6, r3, #17 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r4, [r2, #22] │ │ │ │ + ldrh r4, [r3, #22] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r7, #16 │ │ │ │ + lsls r4, r0, #17 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r2, [r7, #20] │ │ │ │ + ldrh r2, [r0, #22] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r4, #16 │ │ │ │ + lsls r2, r5, #16 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r0, [r4, #20] │ │ │ │ + ldrh r0, [r5, #20] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r0, #16 │ │ │ │ + lsls r4, r1, #16 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r4, [r0, #20] │ │ │ │ + ldrh r4, [r1, #20] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r4, #15 │ │ │ │ + lsls r6, r5, #15 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r4, #18] │ │ │ │ + ldrh r6, [r5, #18] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r1, #15 │ │ │ │ + lsls r4, r2, #15 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r2, [r1, #18] │ │ │ │ + ldrh r2, [r2, #18] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r5, #14 │ │ │ │ + lsls r2, r6, #14 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r2, [r5, #16] │ │ │ │ + ldrh r2, [r6, #16] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r1, #14 │ │ │ │ + lsls r4, r2, #14 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r4, [r1, #16] │ │ │ │ + ldrh r4, [r2, #16] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r5, #13 │ │ │ │ + lsls r6, r6, #13 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r5, #14] │ │ │ │ + ldrh r6, [r6, #14] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r2, #13 │ │ │ │ + lsls r0, r3, #13 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r0, [r2, #14] │ │ │ │ + ldrh r0, [r3, #14] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r6, #12 │ │ │ │ + lsls r0, r7, #12 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r5, #12] │ │ │ │ + ldrh r6, [r6, #12] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r2, #12 │ │ │ │ + lsls r6, r3, #12 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r4, [r2, #12] │ │ │ │ + ldrh r4, [r3, #12] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r7, #11 │ │ │ │ + lsls r4, r0, #12 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r2, [r7, #10] │ │ │ │ + ldrh r2, [r0, #12] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r4, #11 │ │ │ │ + lsls r2, r5, #11 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r0, [r4, #10] │ │ │ │ + ldrh r0, [r5, #10] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r1, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r0, #10] │ │ │ │ + ldrh r6, [r1, #10] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r5, #10 │ │ │ │ + lsls r6, r6, #10 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r4, [r5, #8] │ │ │ │ + ldrh r4, [r6, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r2, #10 │ │ │ │ + lsls r4, r3, #10 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r2, [r2, #8] │ │ │ │ + ldrh r2, [r3, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r7, #9 │ │ │ │ + lsls r2, r0, #10 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r0, [r7, #6] │ │ │ │ + ldrh r0, [r0, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r4, #9 │ │ │ │ + lsls r0, r5, #9 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r6, [r3, #6] │ │ │ │ + ldrh r6, [r4, #6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r0, #9 │ │ │ │ + lsls r6, r1, #9 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r4, [r0, #6] │ │ │ │ + ldrh r4, [r1, #6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #544] @ (2e5d08 >::_M_default_append(unsigned int)@@Base+0x60404>) │ │ │ │ sub sp, #32 │ │ │ │ @@ -800418,69 +800418,69 @@ │ │ │ │ b.n 2e5b70 >::_M_default_append(unsigned int)@@Base+0x6026c> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrh r2, [r1, #56] @ 0x38 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r6, r4, #4 │ │ │ │ + lsls r6, r5, #4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ mrc 15, 5, APSR_nzcv, cr13, cr15, {7} │ │ │ │ - bls.n 2e5c8c >::_M_default_append(unsigned int)@@Base+0x60388> │ │ │ │ + bls.n 2e5c9c >::_M_default_append(unsigned int)@@Base+0x60398> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r6, r6, #4 │ │ │ │ + lsls r6, r7, #4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ lsls r5, r7, #8 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r5, #3 │ │ │ │ + lsls r2, r6, #3 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strh r2, [r5, #58] @ 0x3a │ │ │ │ + strh r2, [r6, #58] @ 0x3a │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldrh r4, [r0, #52] @ 0x34 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - lsls r6, r6, #2 │ │ │ │ + lsls r6, r7, #2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strh r6, [r6, #56] @ 0x38 │ │ │ │ + strh r6, [r7, #56] @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ beq.n 2e5de6 >::_M_default_append(unsigned int)@@Base+0x604e2> │ │ │ │ - vaddl.u q8, d31, d26 │ │ │ │ + vshr.u64 d16, d18, #1 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r4, r1, #3 │ │ │ │ + lsls r4, r2, #3 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r4, r3, #1 │ │ │ │ + lsls r4, r4, #1 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strh r4, [r3, #54] @ 0x36 │ │ │ │ + strh r4, [r4, #54] @ 0x36 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r0, #1 │ │ │ │ + lsls r2, r1, #1 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strh r2, [r0, #54] @ 0x36 │ │ │ │ + strh r2, [r1, #54] @ 0x36 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r1, #2 │ │ │ │ + lsls r2, r2, #2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r0, r5, #2 │ │ │ │ + lsls r0, r6, #2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r4, r5, #2 │ │ │ │ + lsls r4, r6, #2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r2, r3, #3 │ │ │ │ + lsls r2, r4, #3 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - vshr.u16 q8, q1, #14 │ │ │ │ - strh r2, [r2, #50] @ 0x32 │ │ │ │ + vshr.u16 q8, q1, #6 │ │ │ │ + strh r2, [r3, #50] @ 0x32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vshr.u32 q0, q1, #8 │ │ │ │ - strh r0, [r7, #48] @ 0x30 │ │ │ │ + vmov.i32 q8, #130 @ 0x00000082 │ │ │ │ + strh r0, [r0, #50] @ 0x32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r5, #2 │ │ │ │ + lsls r0, r6, #2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r6, r3, #3 │ │ │ │ + lsls r6, r4, #3 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - vqadd.u64 q8, q5, q1 │ │ │ │ - strh r2, [r7, #46] @ 0x2e │ │ │ │ + vmov.i32 q0, #162 @ 0x000000a2 │ │ │ │ + strh r2, [r0, #48] @ 0x30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vqadd.u16 q8, q6, q1 │ │ │ │ - strh r2, [r3, #46] @ 0x2e │ │ │ │ + vqadd.u32 q8, q2, q1 │ │ │ │ + strh r2, [r4, #46] @ 0x2e │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2e5ad8 >::_M_default_append(unsigned int)@@Base+0x601d4> │ │ │ │ @@ -800501,16 +800501,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - mrc2 0, 4, r0, cr4, cr2, {2} │ │ │ │ - strh r4, [r2, #40] @ 0x28 │ │ │ │ + mrc2 0, 4, r0, cr12, cr2, {2} │ │ │ │ + strh r4, [r3, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3936] @ 0xf60 │ │ │ │ ldr.w r2, [pc, #1952] @ 2e6590 >::_M_default_append(unsigned int)@@Base+0x60c8c> │ │ │ │ @@ -801174,30 +801174,30 @@ │ │ │ │ nop │ │ │ │ ldrh r2, [r0, #32] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r2, #30] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - mcr2 0, 7, r0, cr2, cr2, {2} │ │ │ │ - strh r0, [r6, #30] │ │ │ │ + mcr2 0, 7, r0, cr10, cr2, {2} │ │ │ │ + strh r0, [r7, #30] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - mcr2 0, 6, r0, cr4, cr2, {2} │ │ │ │ - ldc2l 0, cr0, [sl, #-328]! @ 0xfffffeb8 │ │ │ │ - @ instruction: 0xfa8e0052 │ │ │ │ - ldrb r6, [r3, #30] │ │ │ │ + mcr2 0, 6, r0, cr12, cr2, {2} │ │ │ │ + stc2 0, cr0, [r2, #328] @ 0x148 │ │ │ │ + @ instruction: 0xfa960052 │ │ │ │ + ldrb r6, [r4, #30] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xfa720052 │ │ │ │ - ldrb r0, [r0, #30] │ │ │ │ + @ instruction: 0xfa7a0052 │ │ │ │ + ldrb r0, [r1, #30] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xfa520052 │ │ │ │ - ldrb r0, [r4, #29] │ │ │ │ + @ instruction: 0xfa5a0052 │ │ │ │ + ldrb r0, [r5, #29] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb.w r0, [r4, #82] @ 0x52 │ │ │ │ - ldrb r4, [r2, #22] │ │ │ │ + strb.w r0, [ip, #82] @ 0x52 │ │ │ │ + ldrb r4, [r3, #22] │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r2, [pc, #188] @ (2e669c >::_M_default_append(unsigned int)@@Base+0x60d98>) │ │ │ │ @@ -801278,27 +801278,27 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bl 2d869e >::_M_default_append(unsigned int)@@Base+0x52d9a> │ │ │ │ strh r4, [r1, #32] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf7ea0052 │ │ │ │ - ldrb.w r0, [r0, r2, lsl #1] │ │ │ │ - @ instruction: 0xf7920052 │ │ │ │ - ldrb r2, [r4, #18] │ │ │ │ + @ instruction: 0xf7f20052 │ │ │ │ + ldrb.w r0, [r8, r2, lsl #1] │ │ │ │ + @ instruction: 0xf79a0052 │ │ │ │ + ldrb r2, [r5, #18] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf77a0052 │ │ │ │ - ldrb r2, [r1, #18] │ │ │ │ + @ instruction: 0xf7820052 │ │ │ │ + ldrb r2, [r2, #18] │ │ │ │ lsls r0, r2, #1 │ │ │ │ strh r4, [r4, #28] │ │ │ │ lsls r3, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - @ instruction: 0xf7360052 │ │ │ │ - ldrb r6, [r0, #17] │ │ │ │ + @ instruction: 0xf73e0052 │ │ │ │ + ldrb r6, [r1, #17] │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r2, [pc, #164] @ (2e6788 >::_M_default_append(unsigned int)@@Base+0x60e84>) │ │ │ │ @@ -801370,24 +801370,24 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bl 1d478a │ │ │ │ strh r0, [r1, #24] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf6e60052 │ │ │ │ - @ instruction: 0xf70c0052 │ │ │ │ - @ instruction: 0xf68e0052 │ │ │ │ - ldrb r6, [r3, #14] │ │ │ │ + @ instruction: 0xf6ee0052 │ │ │ │ + @ instruction: 0xf7140052 │ │ │ │ + @ instruction: 0xf6960052 │ │ │ │ + ldrb r6, [r4, #14] │ │ │ │ lsls r0, r2, #1 │ │ │ │ strh r0, [r7, #20] │ │ │ │ lsls r3, r3, #1 │ │ │ │ mcr2 15, 3, pc, cr13, cr15, {7} @ │ │ │ │ - movw r0, #43090 @ 0xa852 │ │ │ │ - ldrb r2, [r3, #13] │ │ │ │ + @ instruction: 0xf6520052 │ │ │ │ + ldrb r2, [r4, #13] │ │ │ │ lsls r0, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -801430,15 +801430,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r2, [r5, #16] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf6320052 │ │ │ │ + @ instruction: 0xf63a0052 │ │ │ │ strh r0, [r6, #14] │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ @@ -802445,27 +802445,27 @@ │ │ │ │ b.n 2e6ff2 >::_M_default_append(unsigned int)@@Base+0x616ee> │ │ │ │ ldrb r6, [r5, #8] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r6, [r7, #7] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldc 0, cr0, [sl, #328] @ 0x148 │ │ │ │ - strb r6, [r3, #8] │ │ │ │ + stc 0, cr0, [r2, #328]! @ 0x148 │ │ │ │ + strb r6, [r4, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc 0, cr0, [sl, #-328]! @ 0xfffffeb8 │ │ │ │ - @ instruction: 0xeabc0052 │ │ │ │ - ldr r0, [r0, #116] @ 0x74 │ │ │ │ + stcl 0, cr0, [r2, #-328] @ 0xfffffeb8 │ │ │ │ + @ instruction: 0xeac40052 │ │ │ │ + ldr r0, [r1, #116] @ 0x74 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - orrs.w r0, sl, r2, lsr #1 │ │ │ │ - orn r0, ip, r2, lsr #1 │ │ │ │ - ldr r6, [r5, #108] @ 0x6c │ │ │ │ + orn r0, r2, r2, lsr #1 │ │ │ │ + orns r0, r4, r2, lsr #1 │ │ │ │ + ldr r6, [r6, #108] @ 0x6c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bics.w r0, r2, r2, lsr #1 │ │ │ │ - ldr r6, [r6, #104] @ 0x68 │ │ │ │ + bics.w r0, sl, r2, lsr #1 │ │ │ │ + ldr r6, [r7, #104] @ 0x68 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #320] @ (2e75ac >::_M_default_append(unsigned int)@@Base+0x61ca8>) │ │ │ │ sub sp, #32 │ │ │ │ @@ -802595,39 +802595,39 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 2e74ee >::_M_default_append(unsigned int)@@Base+0x61bea> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ strb r6, [r0, #22] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xe99a0052 │ │ │ │ + @ instruction: 0xe9a20052 │ │ │ │ @ instruction: 0xfb0fffff │ │ │ │ - @ instruction: 0xe9ae0052 │ │ │ │ - ldrd r0, r0, [r0, #328]! @ 0x148 │ │ │ │ + @ instruction: 0xe9b60052 │ │ │ │ + ldrd r0, r0, [r8, #328]! @ 0x148 │ │ │ │ lsls r3, r6, #4 │ │ │ │ movs r0, r0 │ │ │ │ - strd r0, r0, [r8, #-328]! @ 0x148 │ │ │ │ - ldr r4, [r5, #92] @ 0x5c │ │ │ │ + ldrd r0, r0, [r0, #-328]! @ 0x148 │ │ │ │ + ldr r4, [r6, #92] @ 0x5c │ │ │ │ lsls r0, r2, #1 │ │ │ │ strb r6, [r0, #20] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldmdb r6!, {r1, r4, r6} │ │ │ │ - ldr r2, [r7, #88] @ 0x58 │ │ │ │ + ldmdb lr!, {r1, r4, r6} │ │ │ │ + ldr r2, [r0, #92] @ 0x5c │ │ │ │ lsls r0, r2, #1 │ │ │ │ bl 5755de │ │ │ │ - stmdb sl, {r1, r4, r6} │ │ │ │ - ldr r6, [r1, #88] @ 0x58 │ │ │ │ + ldmdb r2, {r1, r4, r6} │ │ │ │ + ldr r6, [r2, #88] @ 0x58 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrd r0, r0, [sl, #-328] @ 0x148 │ │ │ │ - @ instruction: 0xe9840052 │ │ │ │ - @ instruction: 0xe8d00052 │ │ │ │ - ldr r4, [r2, #84] @ 0x54 │ │ │ │ + strd r0, r0, [r2, #-328]! @ 0x148 │ │ │ │ + @ instruction: 0xe98c0052 │ │ │ │ + @ instruction: 0xe8d80052 │ │ │ │ + ldr r4, [r3, #84] @ 0x54 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia.w r2!, {r1, r4, r6} │ │ │ │ - ldr r4, [r6, #80] @ 0x50 │ │ │ │ + ldmia.w sl!, {r1, r4, r6} │ │ │ │ + ldr r4, [r7, #80] @ 0x50 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2e745c >::_M_default_append(unsigned int)@@Base+0x61b58> │ │ │ │ @@ -802648,16 +802648,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - @ instruction: 0xe81c0052 │ │ │ │ - ldr r0, [r4, #72] @ 0x48 │ │ │ │ + @ instruction: 0xe8240052 │ │ │ │ + ldr r0, [r5, #72] @ 0x48 │ │ │ │ lsls r0, r2, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov r4, r2 │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ @@ -802769,15 +802769,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strb r2, [r6, #10] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2e76e4 >::_M_default_append(unsigned int)@@Base+0x61de0> │ │ │ │ + b.n 2e76f4 >::_M_default_append(unsigned int)@@Base+0x61df0> │ │ │ │ lsls r2, r2, #1 │ │ │ │ strb r0, [r7, #9] │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ @@ -802859,23 +802859,23 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #28] @ (2e7890 >::_M_default_append(unsigned int)@@Base+0x61f8c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 2e7860 >::_M_default_append(unsigned int)@@Base+0x61f5c> │ │ │ │ - b.n 2e7690 >::_M_default_append(unsigned int)@@Base+0x61d8c> │ │ │ │ + b.n 2e76a0 >::_M_default_append(unsigned int)@@Base+0x61d9c> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2e7640 >::_M_default_append(unsigned int)@@Base+0x61d3c> │ │ │ │ + b.n 2e7650 >::_M_default_append(unsigned int)@@Base+0x61d4c> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [r7, #36] @ 0x24 │ │ │ │ + ldr r2, [r0, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 2e760c >::_M_default_append(unsigned int)@@Base+0x61d08> │ │ │ │ + b.n 2e761c >::_M_default_append(unsigned int)@@Base+0x61d18> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [r3, #36] @ 0x24 │ │ │ │ + ldr r4, [r4, #36] @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3912] @ 0xf48 │ │ │ │ sub sp, #132 @ 0x84 │ │ │ │ @@ -803279,19 +803279,19 @@ │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ b.n 2e7d82 >::_M_default_append(unsigned int)@@Base+0x6247e> │ │ │ │ ... │ │ │ │ strb r6, [r7, #4] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2e79bc >::_M_default_append(unsigned int)@@Base+0x620b8> │ │ │ │ + b.n 2e79cc >::_M_default_append(unsigned int)@@Base+0x620c8> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2e7844 >::_M_default_append(unsigned int)@@Base+0x61f40> │ │ │ │ + b.n 2e7854 >::_M_default_append(unsigned int)@@Base+0x61f50> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 2e8298 >::_M_default_append(unsigned int)@@Base+0x62994> │ │ │ │ + b.n 2e82a8 >::_M_default_append(unsigned int)@@Base+0x629a4> │ │ │ │ lsls r2, r2, #1 │ │ │ │ vcmpe.f64 d7, d3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bpl.w 2e820e >::_M_default_append(unsigned int)@@Base+0x6290a> │ │ │ │ add.w sl, r0, r3 │ │ │ │ vldr d6, [sl] │ │ │ │ vneg.f64 d0, d6 │ │ │ │ @@ -804075,49 +804075,49 @@ │ │ │ │ ldr r0, [pc, #84] @ (2e8764 >::_M_default_append(unsigned int)@@Base+0x62e60>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 2e81f2 >::_M_default_append(unsigned int)@@Base+0x628ee> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ble.n 2e86e8 >::_M_default_append(unsigned int)@@Base+0x62de4> │ │ │ │ + ble.n 2e86f8 >::_M_default_append(unsigned int)@@Base+0x62df4> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ble.n 2e8694 >::_M_default_append(unsigned int)@@Base+0x62d90> │ │ │ │ + ble.n 2e86a4 >::_M_default_append(unsigned int)@@Base+0x62da0> │ │ │ │ lsls r2, r2, #1 │ │ │ │ ldr r2, [r0, #4] │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ble.n 2e87cc >::_M_default_append(unsigned int)@@Base+0x62ec8> │ │ │ │ + ble.n 2e87dc >::_M_default_append(unsigned int)@@Base+0x62ed8> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [r5, #12] │ │ │ │ + str r0, [r6, #12] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bgt.n 2e8730 >::_M_default_append(unsigned int)@@Base+0x62e2c> │ │ │ │ + ble.n 2e8740 >::_M_default_append(unsigned int)@@Base+0x62e3c> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [r2, #8] │ │ │ │ + str r6, [r3, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bgt.n 2e86fc >::_M_default_append(unsigned int)@@Base+0x62df8> │ │ │ │ + bgt.n 2e870c >::_M_default_append(unsigned int)@@Base+0x62e08> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [r7, #4] │ │ │ │ + str r0, [r0, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bgt.n 2e877c >::_M_default_append(unsigned int)@@Base+0x62e78> │ │ │ │ + bgt.n 2e878c >::_M_default_append(unsigned int)@@Base+0x62e88> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrsh r4, [r6, r6] │ │ │ │ + ldrsh r4, [r7, r6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bls.n 2e868c >::_M_default_append(unsigned int)@@Base+0x62d88> │ │ │ │ + bls.n 2e869c >::_M_default_append(unsigned int)@@Base+0x62d98> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r7, r4] │ │ │ │ + ldrb r2, [r0, r5] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bhi.n 2e8804 >::_M_default_append(unsigned int)@@Base+0x62f00> │ │ │ │ + bhi.n 2e8814 >::_M_default_append(unsigned int)@@Base+0x62f10> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r6, r7] │ │ │ │ + ldrh r2, [r7, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bhi.n 2e87ac >::_M_default_append(unsigned int)@@Base+0x62ea8> │ │ │ │ + bhi.n 2e87bc >::_M_default_append(unsigned int)@@Base+0x62eb8> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r0, r7] │ │ │ │ + ldrh r2, [r1, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3712] @ 0xe80 │ │ │ │ ldr.w r2, [pc, #1512] @ 2e8d68 >::_M_default_append(unsigned int)@@Base+0x63464> │ │ │ │ @@ -804638,23 +804638,23 @@ │ │ │ │ ... │ │ │ │ str r0, [r6, #36] @ 0x24 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ str r4, [r5, #32] │ │ │ │ lsls r3, r3, #1 │ │ │ │ - bvs.n 2e8ca8 >::_M_default_append(unsigned int)@@Base+0x633a4> │ │ │ │ + bvs.n 2e8cb8 >::_M_default_append(unsigned int)@@Base+0x633b4> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bpl.n 2e8ce4 >::_M_default_append(unsigned int)@@Base+0x633e0> │ │ │ │ + bpl.n 2e8cf4 >::_M_default_append(unsigned int)@@Base+0x633f0> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2e8e74 >::_M_default_append(unsigned int)@@Base+0x63570> │ │ │ │ + bcs.n 2e8c84 >::_M_default_append(unsigned int)@@Base+0x63380> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrsb r2, [r3, r0] │ │ │ │ + ldrsb r2, [r4, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcs.n 2e8d88 >::_M_default_append(unsigned int)@@Base+0x63484> │ │ │ │ + bcs.n 2e8d98 >::_M_default_append(unsigned int)@@Base+0x63494> │ │ │ │ lsls r2, r2, #1 │ │ │ │ vldr d7, [r0] │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d7, [r1] │ │ │ │ ldrd r8, r9, [r0] │ │ │ │ strd r8, r9, [r3], #8 │ │ │ │ cmp r3, r5 │ │ │ │ @@ -804984,17 +804984,17 @@ │ │ │ │ bne.n 2e9106 >::_M_default_append(unsigned int)@@Base+0x63802> │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ add.w r8, r8, #1 │ │ │ │ str r0, [r3, #0] │ │ │ │ b.n 2e9106 >::_M_default_append(unsigned int)@@Base+0x63802> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - bne.n 2e91cc >::_M_default_append(unsigned int)@@Base+0x638c8> │ │ │ │ + bne.n 2e91dc >::_M_default_append(unsigned int)@@Base+0x638d8> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - beq.n 2e9134 >::_M_default_append(unsigned int)@@Base+0x63830> │ │ │ │ + beq.n 2e9144 >::_M_default_append(unsigned int)@@Base+0x63840> │ │ │ │ lsls r2, r2, #1 │ │ │ │ mov.w r8, #0 │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ add.w r9, sp, #312 @ 0x138 │ │ │ │ ldr r4, [pc, #964] @ (2e9548 >::_M_default_append(unsigned int)@@Base+0x63c44>) │ │ │ │ mov r0, r5 │ │ │ │ add r4, pc │ │ │ │ @@ -805324,35 +805324,35 @@ │ │ │ │ bl 17f78 │ │ │ │ b.w 2e87c4 >::_M_default_append(unsigned int)@@Base+0x62ec0> │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bmi.w 2e9008 >::_M_default_append(unsigned int)@@Base+0x63704> │ │ │ │ b.n 2e8f8e >::_M_default_append(unsigned int)@@Base+0x6368a> │ │ │ │ ... │ │ │ │ - ldmia r5!, {r1, r7} │ │ │ │ + ldmia r5!, {r1, r3, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r4!, {r1, r5, r6} │ │ │ │ + ldmia r4!, {r1, r3, r5, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [r0, r0] │ │ │ │ + str r2, [r1, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r7, r5] │ │ │ │ + ldrh r6, [r0, r6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r2, {r2, r6, r7} │ │ │ │ + ldmia r2, {r2, r3, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [pc, #400] @ (2e96f0 >::_M_default_append(unsigned int)@@Base+0x63dec>) │ │ │ │ + ldr r6, [pc, #432] @ (2e9710 >::_M_default_append(unsigned int)@@Base+0x63e0c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r2!, {r3, r7} │ │ │ │ + ldmia r2!, {r4, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r2!, {r1, r3, r4, r5} │ │ │ │ + ldmia r2!, {r1, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [pc, #872] @ (2e98d4 >::_M_default_append(unsigned int)@@Base+0x63fd0>) │ │ │ │ + ldr r5, [pc, #904] @ (2e98f4 >::_M_default_append(unsigned int)@@Base+0x63ff0>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r2, {r2, r3} │ │ │ │ + ldmia r2, {r2, r4} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [pc, #688] @ (2e9824 >::_M_default_append(unsigned int)@@Base+0x63f20>) │ │ │ │ + ldr r5, [pc, #720] @ (2e9844 >::_M_default_append(unsigned int)@@Base+0x63f40>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r7, [sp, #36] @ 0x24 │ │ │ │ mov.w r4, #1688 @ 0x698 │ │ │ │ ldr.w r5, [pc, #1908] @ 2e9cf0 >::_M_default_append(unsigned int)@@Base+0x643ec> │ │ │ │ mov r0, r7 │ │ │ │ bl 52d2bc │ │ │ │ ldr r6, [sp, #116] @ 0x74 │ │ │ │ @@ -806012,31 +806012,31 @@ │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ blt.w 2e99b2 >::_M_default_append(unsigned int)@@Base+0x640ae> │ │ │ │ movs r2, #0 │ │ │ │ mov.w r8, #1 │ │ │ │ b.n 2e9aca >::_M_default_append(unsigned int)@@Base+0x641c6> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldmia r1, {r1, r7} │ │ │ │ + ldmia r1, {r1, r3, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r7!, {r2, r5} │ │ │ │ + stmia r7!, {r2, r3, r5} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [pc, #768] @ (2e9ffc >::_M_default_append(unsigned int)@@Base+0x646f8>) │ │ │ │ + ldr r2, [pc, #800] @ (2ea01c >::_M_default_append(unsigned int)@@Base+0x64718>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r7!, {r1} │ │ │ │ + stmia r7!, {r1, r3} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [pc, #640] @ (2e9f84 >::_M_default_append(unsigned int)@@Base+0x64680>) │ │ │ │ + ldr r2, [pc, #672] @ (2e9fa4 >::_M_default_append(unsigned int)@@Base+0x646a0>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r6, r7} │ │ │ │ + stmia r6!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [pc, #424] @ (2e9eb4 >::_M_default_append(unsigned int)@@Base+0x645b0>) │ │ │ │ + ldr r2, [pc, #456] @ (2e9ed4 >::_M_default_append(unsigned int)@@Base+0x645d0>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r6!, {r3, r4, r7} │ │ │ │ + stmia r6!, {r5, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [pc, #208] @ (2e9de4 >::_M_default_append(unsigned int)@@Base+0x644e0>) │ │ │ │ + ldr r2, [pc, #240] @ (2e9e04 >::_M_default_append(unsigned int)@@Base+0x64500>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ vldr d5, [r3] │ │ │ │ vmls.f64 d5, d6, d4 │ │ │ │ vneg.f64 d4, d5 │ │ │ │ vcmpe.f64 d7, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -807022,131 +807022,131 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #244] @ (2ea8a4 >::_M_default_append(unsigned int)@@Base+0x64fa0>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 2e981e >::_M_default_append(unsigned int)@@Base+0x63f1a> │ │ │ │ - stmia r1!, {r1, r3, r6, r7} │ │ │ │ + stmia r1!, {r1, r4, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, ip │ │ │ │ + cmp r6, sp │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r1, r2, r5, r7} │ │ │ │ + stmia r1!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r2, r8 │ │ │ │ + cmp r2, r9 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r3, r7} │ │ │ │ + stmia r1!, {r4, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r4, r4 │ │ │ │ + cmp r4, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r3, r5, r6} │ │ │ │ + stmia r1!, {r4, r5, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r6, r0 │ │ │ │ + cmp r6, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r1, r3, r6} │ │ │ │ + stmia r1!, {r1, r4, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add lr, ip │ │ │ │ + add lr, sp │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r2, r3, r5} │ │ │ │ + stmia r1!, {r2, r4, r5} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r8, r9 │ │ │ │ + add r8, sl │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r1!, {r1, r2} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add sl, r3 │ │ │ │ + add sl, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r5, r6, r7} │ │ │ │ + stmia r0!, {r3, r5, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, pc │ │ │ │ + add ip, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r1, r6, r7} │ │ │ │ + stmia r0!, {r1, r3, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, fp │ │ │ │ + add r6, ip │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r1, r5, r7} │ │ │ │ + stmia r0!, {r1, r3, r5, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, r7 │ │ │ │ + add r6, r8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r2, r7} │ │ │ │ + stmia r0!, {r2, r3, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, r4 │ │ │ │ + add r0, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r1, r2, r5, r6} │ │ │ │ + stmia r0!, {r1, r2, r3, r5, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, r0 │ │ │ │ + add r2, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r0!, {r1, r2, r6} │ │ │ │ + stmia r0!, {r1, r2, r3, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - mvns r2, r4 │ │ │ │ + mvns r2, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bkpt 0x002c │ │ │ │ + bkpt 0x0034 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - rors r2, r1 │ │ │ │ + rors r2, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r2, r4, r5, r6, pc} │ │ │ │ + pop {r2, r3, r4, r5, r6, pc} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r1, r3, r4, r6, r7} │ │ │ │ + pop {r1, r5, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - eors r6, r6 │ │ │ │ + eors r6, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r3, r4, r5, r7} │ │ │ │ + pop {r1, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - eors r6, r2 │ │ │ │ + eors r6, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r3, r4, r7} │ │ │ │ + pop {r1, r5, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ands r6, r6 │ │ │ │ + ands r6, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r3, r4, r5, r6} │ │ │ │ + pop {r1, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ands r6, r2 │ │ │ │ + ands r6, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r3, r4, r6} │ │ │ │ + pop {r5, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r7, #246 @ 0xf6 │ │ │ │ + subs r7, #254 @ 0xfe │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r3, r4, r5} │ │ │ │ + pop {r1, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r7, #214 @ 0xd6 │ │ │ │ + subs r7, #222 @ 0xde │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r3, r4} │ │ │ │ + pop {r1, r5} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r7, #182 @ 0xb6 │ │ │ │ + subs r7, #190 @ 0xbe │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r0, 2ea8ea >::_M_default_append(unsigned int)@@Base+0x64fe6> │ │ │ │ + pop {} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r7, #148 @ 0x94 │ │ │ │ + subs r7, #156 @ 0x9c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r0, 2ea8ea >::_M_default_append(unsigned int)@@Base+0x64fe6> │ │ │ │ + cbnz r0, 2ea8ec >::_M_default_append(unsigned int)@@Base+0x64fe8> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r7, #116 @ 0x74 │ │ │ │ + subs r7, #124 @ 0x7c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r0, 2ea8ea >::_M_default_append(unsigned int)@@Base+0x64fe6> │ │ │ │ + cbnz r0, 2ea8ec >::_M_default_append(unsigned int)@@Base+0x64fe8> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r7, #84 @ 0x54 │ │ │ │ + subs r7, #92 @ 0x5c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r0, 2ea8ea >::_M_default_append(unsigned int)@@Base+0x64fe6> │ │ │ │ + cbnz r0, 2ea8ec >::_M_default_append(unsigned int)@@Base+0x64fe8> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r7, #52 @ 0x34 │ │ │ │ + subs r7, #60 @ 0x3c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb81c │ │ │ │ + @ instruction: 0xb824 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r3, #188 @ 0xbc │ │ │ │ + subs r3, #196 @ 0xc4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb7ea │ │ │ │ + @ instruction: 0xb7f2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r3, #136 @ 0x88 │ │ │ │ + subs r3, #144 @ 0x90 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb7aa │ │ │ │ + @ instruction: 0xb7b2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r3, #74 @ 0x4a │ │ │ │ + subs r3, #82 @ 0x52 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb786 │ │ │ │ + @ instruction: 0xb78e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r3, #34 @ 0x22 │ │ │ │ + subs r3, #42 @ 0x2a │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #832] @ (2eabf8 >::_M_default_append(unsigned int)@@Base+0x652f4>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -807464,105 +807464,105 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 2ea93e >::_M_default_append(unsigned int)@@Base+0x6503a> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ asrs r2, r7 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb632 │ │ │ │ + @ instruction: 0xb63a │ │ │ │ lsls r2, r2, #1 │ │ │ │ udf #123 @ 0x7b │ │ │ │ - vrshr.u64 q13, q7, #1 │ │ │ │ + vmlal.u q13, d31, d22[0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb64c │ │ │ │ + @ instruction: 0xb654 │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsls r7, r3, #14 │ │ │ │ movs r0, r0 │ │ │ │ - push {r2, r3, r4, r5, r6, r7, lr} │ │ │ │ + @ instruction: 0xb604 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r1, #156 @ 0x9c │ │ │ │ + subs r1, #164 @ 0xa4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsls r6, r6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - push {r3, r6, r7, lr} │ │ │ │ + push {r4, r6, r7, lr} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r1, #104 @ 0x68 │ │ │ │ + subs r1, #112 @ 0x70 │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldmia r5, {r0, r1, r4, r5, r7} │ │ │ │ - vsli.64 , q8, #63 @ 0x3f │ │ │ │ + vsli.64 , q12, #63 @ 0x3f │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb62e │ │ │ │ + @ instruction: 0xb636 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r1, r2, r3, r4, r5, r6, lr} │ │ │ │ + push {r1, r2, r7, lr} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r1, #30 │ │ │ │ + subs r1, #38 @ 0x26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r2, r5, r6, lr} │ │ │ │ + push {r2, r3, r5, r6, lr} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r1, #4 │ │ │ │ + subs r1, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb600 │ │ │ │ + @ instruction: 0xb608 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb62e │ │ │ │ + @ instruction: 0xb636 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb632 │ │ │ │ + @ instruction: 0xb63a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cpsid a │ │ │ │ + @ instruction: 0xb67c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r4, r5, r6, r7} │ │ │ │ + push {r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, #144 @ 0x90 │ │ │ │ + subs r0, #152 @ 0x98 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r1, r2, r4, r6, r7} │ │ │ │ + push {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, #118 @ 0x76 │ │ │ │ + subs r0, #126 @ 0x7e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb63a │ │ │ │ + @ instruction: 0xb642 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb66e │ │ │ │ + cpsid ai │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r2, r3, r7} │ │ │ │ + push {r2, r4, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, #44 @ 0x2c │ │ │ │ + subs r0, #52 @ 0x34 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb682 │ │ │ │ + @ instruction: 0xb68a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb644 │ │ │ │ + @ instruction: 0xb64c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r1, r6} │ │ │ │ + push {r1, r3, r6} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r7, #226 @ 0xe2 │ │ │ │ + adds r7, #234 @ 0xea │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r2, r5} │ │ │ │ + push {r2, r3, r5} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r7, #194 @ 0xc2 │ │ │ │ + adds r7, #202 @ 0xca │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb6aa │ │ │ │ + @ instruction: 0xb6b2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb640 │ │ │ │ + @ instruction: 0xb648 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r2, 2ead0e >::_M_default_append(unsigned int)@@Base+0x6540a> │ │ │ │ + cbz r2, 2ead10 >::_M_default_append(unsigned int)@@Base+0x6540c> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r7, #122 @ 0x7a │ │ │ │ + adds r7, #130 @ 0x82 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb6f0 │ │ │ │ + @ instruction: 0xb6f8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb67e │ │ │ │ + @ instruction: 0xb686 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r0, 2ead0c >::_M_default_append(unsigned int)@@Base+0x65408> │ │ │ │ + cbz r0, 2ead0e >::_M_default_append(unsigned int)@@Base+0x6540a> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r7, #48 @ 0x30 │ │ │ │ + adds r7, #56 @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb6c2 │ │ │ │ + @ instruction: 0xb6ca │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb704 │ │ │ │ + @ instruction: 0xb70c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r0, 2ead0a >::_M_default_append(unsigned int)@@Base+0x65406> │ │ │ │ + cbz r0, 2ead0c >::_M_default_append(unsigned int)@@Base+0x65408> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r6, #232 @ 0xe8 │ │ │ │ + adds r6, #240 @ 0xf0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2ea8a8 >::_M_default_append(unsigned int)@@Base+0x64fa4> │ │ │ │ @@ -807583,17 +807583,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - sxtb r4, r0 │ │ │ │ + sxtb r4, r1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r5, #228 @ 0xe4 │ │ │ │ + adds r5, #236 @ 0xec │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r0, [r1, #4] │ │ │ │ ldr r3, [r2, #4] │ │ │ │ push {r4, r5} │ │ │ │ ldr r4, [r0, #4] │ │ │ │ ldr r5, [r3, #4] │ │ │ │ cmp r4, r5 │ │ │ │ @@ -807862,43 +807862,43 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #64] @ (2eb038 >::_M_default_append(unsigned int)@@Base+0x65734>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 2eae58 >::_M_default_append(unsigned int)@@Base+0x65554> │ │ │ │ - push {r1, r2, r3, r5, r7} │ │ │ │ + push {r1, r2, r4, r5, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, #130 @ 0x82 │ │ │ │ + adds r4, #138 @ 0x8a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r1, r3, r4, r7} │ │ │ │ + push {r1, r5, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r2, 2eb08a >::_M_default_append(unsigned int)@@Base+0x65786> │ │ │ │ + cbz r2, 2eb08c >::_M_default_append(unsigned int)@@Base+0x65788> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r3, #190 @ 0xbe │ │ │ │ + adds r3, #198 @ 0xc6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r2, 2eb090 >::_M_default_append(unsigned int)@@Base+0x6578c> │ │ │ │ + cbz r2, 2eb092 >::_M_default_append(unsigned int)@@Base+0x6578e> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r6, 2eb07e >::_M_default_append(unsigned int)@@Base+0x6577a> │ │ │ │ + cbz r6, 2eb080 >::_M_default_append(unsigned int)@@Base+0x6577c> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r6, 2eb074 >::_M_default_append(unsigned int)@@Base+0x65770> │ │ │ │ + cbz r6, 2eb076 >::_M_default_append(unsigned int)@@Base+0x65772> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r3, #42 @ 0x2a │ │ │ │ + adds r3, #50 @ 0x32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r4, 2eb076 >::_M_default_append(unsigned int)@@Base+0x65772> │ │ │ │ + cbz r4, 2eb078 >::_M_default_append(unsigned int)@@Base+0x65774> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r3, #16 │ │ │ │ + adds r3, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r2, 2eb078 >::_M_default_append(unsigned int)@@Base+0x65774> │ │ │ │ + cbz r2, 2eb07a >::_M_default_append(unsigned int)@@Base+0x65776> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r2, #246 @ 0xf6 │ │ │ │ + adds r2, #254 @ 0xfe │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r0, 2eb07a >::_M_default_append(unsigned int)@@Base+0x65776> │ │ │ │ + cbz r0, 2eb07c >::_M_default_append(unsigned int)@@Base+0x65778> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r2, #220 @ 0xdc │ │ │ │ + adds r2, #228 @ 0xe4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #116] @ (2eb0c0 >::_M_default_append(unsigned int)@@Base+0x657bc>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -807948,15 +807948,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ subs r1, #166 @ 0xa6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - uxth r0, r1 │ │ │ │ + uxth r0, r2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ subs r1, #82 @ 0x52 │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ @@ -808254,53 +808254,53 @@ │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b.n 2eb212 >::_M_default_append(unsigned int)@@Base+0x6590e> │ │ │ │ nop │ │ │ │ subs r1, #18 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - sxth r6, r0 │ │ │ │ + sxth r6, r1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ adds r7, #226 @ 0xe2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - sub sp, #104 @ 0x68 │ │ │ │ + sub sp, #136 @ 0x88 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r0, #110 @ 0x6e │ │ │ │ + adds r0, #118 @ 0x76 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add sp, #496 @ 0x1f0 │ │ │ │ + sub sp, #16 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r0, #80 @ 0x50 │ │ │ │ + adds r0, #88 @ 0x58 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add sp, #376 @ 0x178 │ │ │ │ + add sp, #408 @ 0x198 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r0, #50 @ 0x32 │ │ │ │ + adds r0, #58 @ 0x3a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add sp, #256 @ 0x100 │ │ │ │ + add sp, #288 @ 0x120 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r0, #20 │ │ │ │ + adds r0, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add sp, #136 @ 0x88 │ │ │ │ + add sp, #168 @ 0xa8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r7, #246 @ 0xf6 │ │ │ │ + cmp r7, #254 @ 0xfe │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add sp, #16 │ │ │ │ + add sp, #48 @ 0x30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r7, #216 @ 0xd8 │ │ │ │ + cmp r7, #224 @ 0xe0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #920 @ 0x398 │ │ │ │ + add r7, sp, #952 @ 0x3b8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r7, #186 @ 0xba │ │ │ │ + cmp r7, #194 @ 0xc2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #376 @ 0x178 │ │ │ │ + add r7, sp, #408 @ 0x198 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r7, #50 @ 0x32 │ │ │ │ + cmp r7, #58 @ 0x3a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #256 @ 0x100 │ │ │ │ + add r7, sp, #288 @ 0x120 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r7, #20 │ │ │ │ + cmp r7, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov r5, r2 │ │ │ │ ldr r2, [r1, #8] │ │ │ │ ldr r3, [r5, #8] │ │ │ │ cmp r2, r3 │ │ │ │ bne.n 2eb458 >::_M_default_append(unsigned int)@@Base+0x65b54> │ │ │ │ @@ -808782,77 +808782,77 @@ │ │ │ │ b.n 2eb7c8 >::_M_default_append(unsigned int)@@Base+0x65ec4> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ adds r5, #98 @ 0x62 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r6, sp, #312 @ 0x138 │ │ │ │ + add r6, sp, #344 @ 0x158 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, sp, #624 @ 0x270 │ │ │ │ + add r5, sp, #656 @ 0x290 │ │ │ │ lsls r2, r2, #1 │ │ │ │ adds r4, #114 @ 0x72 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - add r5, sp, #0 │ │ │ │ + add r5, sp, #32 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #784 @ 0x310 │ │ │ │ + add r4, sp, #816 @ 0x330 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r4, #150 @ 0x96 │ │ │ │ + cmp r4, #158 @ 0x9e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #712 @ 0x2c8 │ │ │ │ + add r4, sp, #744 @ 0x2e8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #600 @ 0x258 │ │ │ │ + add r4, sp, #632 @ 0x278 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #256 @ 0x100 │ │ │ │ + add r3, sp, #288 @ 0x120 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r3, #18 │ │ │ │ + cmp r3, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #120 @ 0x78 │ │ │ │ + add r3, sp, #152 @ 0x98 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r2, #242 @ 0xf2 │ │ │ │ + cmp r2, #250 @ 0xfa │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #952 @ 0x3b8 │ │ │ │ + add r2, sp, #984 @ 0x3d8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r2, #194 @ 0xc2 │ │ │ │ + cmp r2, #202 @ 0xca │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #840 @ 0x348 │ │ │ │ + add r2, sp, #872 @ 0x368 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r2, #166 @ 0xa6 │ │ │ │ + cmp r2, #174 @ 0xae │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #728 @ 0x2d8 │ │ │ │ + add r2, sp, #760 @ 0x2f8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r2, #138 @ 0x8a │ │ │ │ + cmp r2, #146 @ 0x92 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #632 @ 0x278 │ │ │ │ + add r2, sp, #664 @ 0x298 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r2, #112 @ 0x70 │ │ │ │ + cmp r2, #120 @ 0x78 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #512 @ 0x200 │ │ │ │ + add r2, sp, #544 @ 0x220 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r2, #84 @ 0x54 │ │ │ │ + cmp r2, #92 @ 0x5c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #400 @ 0x190 │ │ │ │ + add r2, sp, #432 @ 0x1b0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r2, #56 @ 0x38 │ │ │ │ + cmp r2, #64 @ 0x40 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #288 @ 0x120 │ │ │ │ + add r2, sp, #320 @ 0x140 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r2, #28 │ │ │ │ + cmp r2, #36 @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #176 @ 0xb0 │ │ │ │ + add r2, sp, #208 @ 0xd0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r2, #0 │ │ │ │ + cmp r2, #8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #64 @ 0x40 │ │ │ │ + add r2, sp, #96 @ 0x60 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r1, #228 @ 0xe4 │ │ │ │ + cmp r1, #236 @ 0xec │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, sp, #992 @ 0x3e0 │ │ │ │ + add r2, sp, #0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r1, #202 @ 0xca │ │ │ │ + cmp r1, #210 @ 0xd2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2784] @ 0xae0 │ │ │ │ ldr.w r2, [pc, #3008] @ 2ec574 >::_M_default_append(unsigned int)@@Base+0x66c70> │ │ │ │ subw sp, sp, #1276 @ 0x4fc │ │ │ │ @@ -809927,119 +809927,119 @@ │ │ │ │ bpl.n 2ec65e >::_M_default_append(unsigned int)@@Base+0x66d5a> │ │ │ │ b.w 2ebb0e >::_M_default_append(unsigned int)@@Base+0x6620a> │ │ │ │ nop │ │ │ │ adds r0, #58 @ 0x3a │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [r5, #24] │ │ │ │ + str r6, [r6, #24] │ │ │ │ lsls r0, r2, #1 │ │ │ │ adds r0, #16 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - lsls r6, r7, #17 │ │ │ │ + lsls r6, r0, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ cmp r7, #226 @ 0xe2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - ldr r4, [r3, #120] @ 0x78 │ │ │ │ + ldr r4, [r4, #120] @ 0x78 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 2ec34c >::_M_default_append(unsigned int)@@Base+0x66a48> │ │ │ │ + b.n 2ec35c >::_M_default_append(unsigned int)@@Base+0x66a58> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, sp, #416 @ 0x1a0 │ │ │ │ + add r0, sp, #448 @ 0x1c0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, pc, #928 @ (adr r7, 2ec93c >::_M_default_append(unsigned int)@@Base+0x67038>) │ │ │ │ + add r7, pc, #960 @ (adr r7, 2ec95c >::_M_default_append(unsigned int)@@Base+0x67058>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, pc, #528 @ (adr r7, 2ec7b0 >::_M_default_append(unsigned int)@@Base+0x66eac>) │ │ │ │ + add r7, pc, #560 @ (adr r7, 2ec7d0 >::_M_default_append(unsigned int)@@Base+0x66ecc>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, pc, #1016 @ (adr r6, 2ec99c >::_M_default_append(unsigned int)@@Base+0x67098>) │ │ │ │ + add r7, pc, #24 @ (adr r7, 2ec5bc >::_M_default_append(unsigned int)@@Base+0x66cb8>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #280 @ (adr r5, 2ec6c0 >::_M_default_append(unsigned int)@@Base+0x66dbc>) │ │ │ │ + add r5, pc, #312 @ (adr r5, 2ec6e0 >::_M_default_append(unsigned int)@@Base+0x66ddc>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #0 @ (adr r5, 2ec5ac >::_M_default_append(unsigned int)@@Base+0x66ca8>) │ │ │ │ + add r5, pc, #32 @ (adr r5, 2ec5cc >::_M_default_append(unsigned int)@@Base+0x66cc8>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, pc, #752 @ (adr r4, 2ec8a0 >::_M_default_append(unsigned int)@@Base+0x66f9c>) │ │ │ │ + add r4, pc, #784 @ (adr r4, 2ec8c0 >::_M_default_append(unsigned int)@@Base+0x66fbc>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r4, #142 @ 0x8e │ │ │ │ + movs r4, #150 @ 0x96 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, pc, #880 @ (adr r4, 2ec928 >::_M_default_append(unsigned int)@@Base+0x67024>) │ │ │ │ + add r4, pc, #912 @ (adr r4, 2ec948 >::_M_default_append(unsigned int)@@Base+0x67044>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, pc, #960 @ (adr r4, 2ec97c >::_M_default_append(unsigned int)@@Base+0x67078>) │ │ │ │ + add r4, pc, #992 @ (adr r4, 2ec99c >::_M_default_append(unsigned int)@@Base+0x67098>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, pc, #392 @ (adr r4, 2ec748 >::_M_default_append(unsigned int)@@Base+0x66e44>) │ │ │ │ + add r4, pc, #424 @ (adr r4, 2ec768 >::_M_default_append(unsigned int)@@Base+0x66e64>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r4, #52 @ 0x34 │ │ │ │ + movs r4, #60 @ 0x3c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, pc, #568 @ (adr r3, 2ec800 >::_M_default_append(unsigned int)@@Base+0x66efc>) │ │ │ │ + add r3, pc, #600 @ (adr r3, 2ec820 >::_M_default_append(unsigned int)@@Base+0x66f1c>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, pc, #624 @ (adr r2, 2ec83c >::_M_default_append(unsigned int)@@Base+0x66f38>) │ │ │ │ + add r2, pc, #656 @ (adr r2, 2ec85c >::_M_default_append(unsigned int)@@Base+0x66f58>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, pc, #224 @ (adr r2, 2ec6b0 >::_M_default_append(unsigned int)@@Base+0x66dac>) │ │ │ │ + add r2, pc, #256 @ (adr r2, 2ec6d0 >::_M_default_append(unsigned int)@@Base+0x66dcc>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r2, #10 │ │ │ │ + movs r2, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, pc, #88 @ (adr r2, 2ec630 >::_M_default_append(unsigned int)@@Base+0x66d2c>) │ │ │ │ + add r2, pc, #120 @ (adr r2, 2ec650 >::_M_default_append(unsigned int)@@Base+0x66d4c>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r1, #232 @ 0xe8 │ │ │ │ + movs r1, #240 @ 0xf0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, pc, #576 @ (adr r1, 2ec820 >::_M_default_append(unsigned int)@@Base+0x66f1c>) │ │ │ │ + add r1, pc, #608 @ (adr r1, 2ec840 >::_M_default_append(unsigned int)@@Base+0x66f3c>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r1, #98 @ 0x62 │ │ │ │ + movs r1, #106 @ 0x6a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, pc, #1008 @ (adr r1, 2ec9d8 >::_M_default_append(unsigned int)@@Base+0x670d4>) │ │ │ │ + add r2, pc, #16 @ (adr r2, 2ec5f8 >::_M_default_append(unsigned int)@@Base+0x66cf4>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsrs r4, r5, #25 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xeb53ffff │ │ │ │ @ instruction: 0xeb17ffff │ │ │ │ - add r0, pc, #952 @ (adr r0, 2ec9b0 >::_M_default_append(unsigned int)@@Base+0x670ac>) │ │ │ │ + add r0, pc, #984 @ (adr r0, 2ec9d0 >::_M_default_append(unsigned int)@@Base+0x670cc>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r0, #194 @ 0xc2 │ │ │ │ + movs r0, #202 @ 0xca │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, pc, #840 @ (adr r0, 2ec948 >::_M_default_append(unsigned int)@@Base+0x67044>) │ │ │ │ + add r0, pc, #872 @ (adr r0, 2ec968 >::_M_default_append(unsigned int)@@Base+0x67064>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r0, #166 @ 0xa6 │ │ │ │ + movs r0, #174 @ 0xae │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r7, [sp, #512] @ 0x200 │ │ │ │ + ldr r7, [sp, #544] @ 0x220 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r4, r2, #5 │ │ │ │ + subs r4, r3, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r7, [sp, #400] @ 0x190 │ │ │ │ + ldr r7, [sp, #432] @ 0x1b0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, r7, #4 │ │ │ │ + subs r0, r0, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ @ instruction: 0xe989ffff │ │ │ │ bl 33a61a >::_M_default_append(unsigned int)@@Base+0xb4d16> │ │ │ │ - ldr r7, [sp, #16] │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, r3, #3 │ │ │ │ + subs r0, r4, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r6, #22 │ │ │ │ movs r0, r0 │ │ │ │ asrs r4, r4, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r6, [sp, #760] @ 0x2f8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r2, r1, #2 │ │ │ │ + subs r2, r2, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [sp, #608] @ 0x260 │ │ │ │ + ldr r6, [sp, #640] @ 0x280 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r4, r5, #1 │ │ │ │ + subs r4, r6, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r3, #17 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [sp, #64] @ 0x40 │ │ │ │ + ldr r6, [sp, #96] @ 0x60 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, r4, #7 │ │ │ │ + adds r4, r5, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r5, [sp, #976] @ 0x3d0 │ │ │ │ + ldr r5, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r0, r1, #7 │ │ │ │ + adds r0, r2, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r5, [sp, #712] @ 0x2c8 │ │ │ │ + ldr r5, [sp, #744] @ 0x2e8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r6, r0, #6 │ │ │ │ + adds r6, r1, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ subs r6, #1 │ │ │ │ bcc.w 2ebb0a >::_M_default_append(unsigned int)@@Base+0x66206> │ │ │ │ ldr.w r1, [r7, #-4]! │ │ │ │ ldrb.w r3, [r1, #93] @ 0x5d │ │ │ │ lsls r3, r3, #31 │ │ │ │ bmi.n 2ec658 >::_M_default_append(unsigned int)@@Base+0x66d54> │ │ │ │ @@ -811180,123 +811180,123 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #228] @ (2ed380 >::_M_default_append(unsigned int)@@Base+0x67a7c>) │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ b.w 2ec388 >::_M_default_append(unsigned int)@@Base+0x66a84> │ │ │ │ - ldr r4, [sp, #56] @ 0x38 │ │ │ │ + ldr r4, [sp, #88] @ 0x58 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, r4, r7 │ │ │ │ + subs r0, r5, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [sp, #944] @ 0x3b0 │ │ │ │ + ldr r3, [sp, #976] @ 0x3d0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r6, r7, r6 │ │ │ │ + subs r6, r0, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [sp, #808] @ 0x328 │ │ │ │ + ldr r3, [sp, #840] @ 0x348 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r4, r3, r6 │ │ │ │ + subs r4, r4, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [sp, #672] @ 0x2a0 │ │ │ │ + ldr r3, [sp, #704] @ 0x2c0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r2, r7, r5 │ │ │ │ + subs r2, r0, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [sp, #632] @ 0x278 │ │ │ │ + ldr r3, [sp, #664] @ 0x298 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r6, r1, r7 │ │ │ │ + adds r6, r2, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r1, [sp, #896] @ 0x380 │ │ │ │ + ldr r1, [sp, #928] @ 0x3a0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [sp, #616] @ 0x268 │ │ │ │ + ldr r1, [sp, #648] @ 0x288 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r7, [sp, #704] @ 0x2c0 │ │ │ │ + str r7, [sp, #736] @ 0x2e0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r2, r0, #30 │ │ │ │ + asrs r2, r1, #30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r7, [sp, #584] @ 0x248 │ │ │ │ + str r7, [sp, #616] @ 0x268 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r2, r4, #29 │ │ │ │ + asrs r2, r5, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r7, [sp, #440] @ 0x1b8 │ │ │ │ + str r7, [sp, #472] @ 0x1d8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r6, r7, #28 │ │ │ │ + asrs r6, r0, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r7, [sp, #304] @ 0x130 │ │ │ │ + str r7, [sp, #336] @ 0x150 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r6, r3, #28 │ │ │ │ + asrs r6, r4, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r7, [sp, #168] @ 0xa8 │ │ │ │ + str r7, [sp, #200] @ 0xc8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r7, #27 │ │ │ │ + asrs r4, r0, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r3, #17 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [sp, #680] @ 0x2a8 │ │ │ │ + str r4, [sp, #712] @ 0x2c8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r4, [sp, #280] @ 0x118 │ │ │ │ + str r4, [sp, #312] @ 0x138 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r0, r3, #16 │ │ │ │ + asrs r0, r4, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [sp, #48] @ 0x30 │ │ │ │ + str r4, [sp, #80] @ 0x50 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r6, r3, #15 │ │ │ │ + asrs r6, r4, #15 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r3, [sp, #944] @ 0x3b0 │ │ │ │ + str r3, [sp, #976] @ 0x3d0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r7, #14 │ │ │ │ + asrs r4, r0, #15 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r3, [sp, #848] @ 0x350 │ │ │ │ + str r3, [sp, #880] @ 0x370 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r3, [sp, #344] @ 0x158 │ │ │ │ + str r3, [sp, #376] @ 0x178 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r2, r5, #12 │ │ │ │ + asrs r2, r6, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [sp, #104] @ 0x68 │ │ │ │ + str r4, [sp, #136] @ 0x88 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [sp, #472] @ 0x1d8 │ │ │ │ + str r2, [sp, #504] @ 0x1f8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r2, r1, #9 │ │ │ │ + asrs r2, r2, #9 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [sp, #248] @ 0xf8 │ │ │ │ + str r2, [sp, #280] @ 0x118 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r0, r2, #8 │ │ │ │ + asrs r0, r3, #8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [sp, #272] @ 0x110 │ │ │ │ + str r2, [sp, #304] @ 0x130 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r1, [sp, #664] @ 0x298 │ │ │ │ + str r1, [sp, #696] @ 0x2b8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r1, [sp, #136] @ 0x88 │ │ │ │ + str r1, [sp, #168] @ 0xa8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r6, #3 │ │ │ │ + asrs r4, r7, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r1, [sp, #32] │ │ │ │ + str r1, [sp, #64] @ 0x40 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r2, r3, #3 │ │ │ │ + asrs r2, r4, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [sp, #880] @ 0x370 │ │ │ │ + str r0, [sp, #912] @ 0x390 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r6, r5, #2 │ │ │ │ + asrs r6, r6, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [sp, #776] @ 0x308 │ │ │ │ + str r0, [sp, #808] @ 0x328 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r2, #2 │ │ │ │ + asrs r4, r3, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [sp, #656] @ 0x290 │ │ │ │ + str r0, [sp, #688] @ 0x2b0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r0, r7, #1 │ │ │ │ + asrs r0, r0, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [sp, #528] @ 0x210 │ │ │ │ + str r0, [sp, #560] @ 0x230 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r0, r3, #1 │ │ │ │ + asrs r0, r4, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [sp, #400] @ 0x190 │ │ │ │ + str r0, [sp, #432] @ 0x1b0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r0, r7, #32 │ │ │ │ + asrs r0, r0, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr.w r0, [pc, #1784] @ 2eda80 >::_M_default_append(unsigned int)@@Base+0x6817c> │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr.w r0, [pc, #1776] @ 2eda84 >::_M_default_append(unsigned int)@@Base+0x68180> │ │ │ │ @@ -811956,173 +811956,173 @@ │ │ │ │ bl 52d2c4 │ │ │ │ ldr r2, [pc, #332] @ (2edbbc >::_M_default_append(unsigned int)@@Base+0x682b8>) │ │ │ │ mov r1, r8 │ │ │ │ movw r3, #1108 @ 0x454 │ │ │ │ add r2, pc │ │ │ │ bl 17004 │ │ │ │ b.w 2ebdb2 >::_M_default_append(unsigned int)@@Base+0x664ae> │ │ │ │ - ldrh r2, [r5, #58] @ 0x3a │ │ │ │ + ldrh r2, [r6, #58] @ 0x3a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r7, #28 │ │ │ │ + lsrs r2, r0, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r0, #58] @ 0x3a │ │ │ │ + ldrh r6, [r1, #58] @ 0x3a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r3, #28 │ │ │ │ + lsrs r0, r4, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r4, #56] @ 0x38 │ │ │ │ + ldrh r2, [r5, #56] @ 0x38 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r6, #27 │ │ │ │ + lsrs r4, r7, #27 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r7, #54] @ 0x36 │ │ │ │ + ldrh r6, [r0, #56] @ 0x38 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r2, #27 │ │ │ │ + lsrs r0, r3, #27 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r3, #54] @ 0x36 │ │ │ │ + ldrh r4, [r4, #54] @ 0x36 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r5, #26 │ │ │ │ + lsrs r4, r6, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r2, #52] @ 0x34 │ │ │ │ + ldrh r4, [r3, #52] @ 0x34 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r4, #25 │ │ │ │ + lsrs r6, r5, #25 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r1, #52] @ 0x34 │ │ │ │ + ldrh r4, [r2, #52] @ 0x34 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r4, #58] @ 0x3a │ │ │ │ + ldrh r6, [r5, #58] @ 0x3a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r4, [r5, #44] @ 0x2c │ │ │ │ + ldrh r4, [r6, #44] @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r7, #21 │ │ │ │ + lsrs r6, r0, #22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r1, #44] @ 0x2c │ │ │ │ + ldrh r2, [r2, #44] @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r3, #21 │ │ │ │ + lsrs r4, r4, #21 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r3, #42] @ 0x2a │ │ │ │ + ldrh r2, [r4, #42] @ 0x2a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r5, #20 │ │ │ │ + lsrs r4, r6, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r7, #38] @ 0x26 │ │ │ │ + ldrh r2, [r0, #40] @ 0x28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r1, #19 │ │ │ │ + lsrs r4, r2, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r2, #38] @ 0x26 │ │ │ │ + ldrh r6, [r3, #38] @ 0x26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r5, #18 │ │ │ │ + lsrs r0, r6, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r6, #36] @ 0x24 │ │ │ │ + ldrh r2, [r7, #36] @ 0x24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r0, #18 │ │ │ │ + lsrs r4, r1, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r1, #36] @ 0x24 │ │ │ │ + ldrh r6, [r2, #36] @ 0x24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r4, #17 │ │ │ │ + lsrs r0, r5, #17 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r7, #44] @ 0x2c │ │ │ │ + ldrh r4, [r0, #46] @ 0x2e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r4, [r2, #30] │ │ │ │ + ldrh r4, [r3, #30] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r5, #14 │ │ │ │ + lsrs r0, r6, #14 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r6, #28] │ │ │ │ + ldrh r4, [r7, #28] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r1, #14 │ │ │ │ + lsrs r0, r2, #14 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r2, #28] │ │ │ │ + ldrh r4, [r3, #28] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r5, #13 │ │ │ │ + lsrs r0, r6, #13 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r6, #26] │ │ │ │ + ldrh r4, [r7, #26] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r1, #13 │ │ │ │ + lsrs r0, r2, #13 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r2, #26] │ │ │ │ + ldrh r4, [r3, #26] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r5, #12 │ │ │ │ + lsrs r0, r6, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r6, #24] │ │ │ │ + ldrh r4, [r7, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r1, #12 │ │ │ │ + lsrs r0, r2, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r2, #24] │ │ │ │ + ldrh r4, [r3, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r5, #11 │ │ │ │ + lsrs r0, r6, #11 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r6, #22] │ │ │ │ + ldrh r4, [r7, #22] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r1, #11 │ │ │ │ + lsrs r0, r2, #11 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r3, #22] │ │ │ │ + ldrh r0, [r4, #22] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r5, #10 │ │ │ │ + lsrs r2, r6, #10 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r5, #20] │ │ │ │ + ldrh r2, [r6, #20] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r7, #9 │ │ │ │ + lsrs r6, r0, #10 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r1, #20] │ │ │ │ + ldrh r2, [r2, #20] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r3, #9 │ │ │ │ + lsrs r6, r4, #9 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r5, #18] │ │ │ │ + ldrh r2, [r6, #18] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r7, #8 │ │ │ │ + lsrs r6, r0, #9 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r7, #16] │ │ │ │ + ldrh r6, [r0, #18] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r2, #8 │ │ │ │ + lsrs r2, r3, #8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r3, #16] │ │ │ │ + ldrh r6, [r4, #16] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r6, #7 │ │ │ │ + lsrs r2, r7, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r7, #14] │ │ │ │ + ldrh r6, [r0, #16] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r2, #7 │ │ │ │ + lsrs r2, r3, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r3, #14] │ │ │ │ + ldrh r6, [r4, #14] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r6, #6 │ │ │ │ + lsrs r2, r7, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r7, #12] │ │ │ │ + ldrh r6, [r0, #14] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r2, #6 │ │ │ │ + lsrs r2, r3, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r0, #12] │ │ │ │ + ldrh r0, [r1, #12] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r2, #5 │ │ │ │ + lsrs r4, r3, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r4, #10] │ │ │ │ + ldrh r2, [r5, #10] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r6, #4 │ │ │ │ + lsrs r4, r7, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r0, #10] │ │ │ │ + ldrh r4, [r1, #10] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r3, #4 │ │ │ │ + lsrs r0, r4, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r4, #8] │ │ │ │ + ldrh r6, [r5, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r7, #3 │ │ │ │ + lsrs r0, r0, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r1, #8] │ │ │ │ + ldrh r0, [r2, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r3, #3 │ │ │ │ + lsrs r4, r4, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r5, #6] │ │ │ │ + ldrh r0, [r6, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r4, r7, #2 │ │ │ │ + lsrs r4, r0, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r1, #6] │ │ │ │ + ldrh r2, [r2, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r3, #2 │ │ │ │ + lsrs r6, r4, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r5, #4] │ │ │ │ + ldrh r4, [r6, #4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r0, #2 │ │ │ │ + lsrs r0, r1, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r4, #4] │ │ │ │ + ldrh r2, [r5, #4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #616] @ (2ede3c >::_M_default_append(unsigned int)@@Base+0x68538>) │ │ │ │ sub sp, #32 │ │ │ │ @@ -812362,80 +812362,80 @@ │ │ │ │ b.n 2edc7a >::_M_default_append(unsigned int)@@Base+0x68376> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsrs r0, r4, #24 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strh r0, [r5, #56] @ 0x38 │ │ │ │ + strh r0, [r6, #56] @ 0x38 │ │ │ │ lsls r2, r2, #1 │ │ │ │ ble.n 2edd72 >::_M_default_append(unsigned int)@@Base+0x6846e> │ │ │ │ - vqrshrun.s64 d24, q0, #1 │ │ │ │ + vqrshrun.s64 d24, q4, #1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r0, [r4, #0] │ │ │ │ + ldrh r0, [r5, #0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsls r3, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ - strh r4, [r1, #52] @ 0x34 │ │ │ │ + strh r4, [r2, #52] @ 0x34 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r0, r4, #25 │ │ │ │ + lsls r0, r5, #25 │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsrs r2, r7, #21 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strh r6, [r2, #50] @ 0x32 │ │ │ │ + strh r6, [r3, #50] @ 0x32 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r5, #24 │ │ │ │ + lsls r2, r6, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ bcc.n 2edd72 >::_M_default_append(unsigned int)@@Base+0x6846e> │ │ │ │ vsra.u32 d29, d23, #1 │ │ │ │ - vqshlu.s32 d24, d8, #31 │ │ │ │ + vrsubhn.i d24, , q8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r4, r5, #23 │ │ │ │ + lsls r4, r6, #23 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r7, #46] @ 0x2e │ │ │ │ + strh r6, [r0, #48] @ 0x30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r2, #23 │ │ │ │ + lsls r2, r3, #23 │ │ │ │ lsls r0, r2, #1 │ │ │ │ beq.n 2ede62 >::_M_default_append(unsigned int)@@Base+0x6855e> │ │ │ │ @ instruction: 0xffffd74f │ │ │ │ - @ instruction: 0xffff85c0 │ │ │ │ + @ instruction: 0xffff85c8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r4, r2, #22 │ │ │ │ + lsls r4, r3, #22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r4, #44] @ 0x2c │ │ │ │ + strh r6, [r5, #44] @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r7, #21 │ │ │ │ + lsls r2, r0, #22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r6, #56] @ 0x38 │ │ │ │ + strh r2, [r7, #56] @ 0x38 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r1, #46] @ 0x2e │ │ │ │ + strh r4, [r2, #46] @ 0x2e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r5, #42] @ 0x2a │ │ │ │ + strh r4, [r6, #42] @ 0x2a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r0, r0, #21 │ │ │ │ + lsls r0, r1, #21 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r1, #58] @ 0x3a │ │ │ │ + strh r4, [r2, #58] @ 0x3a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r0, #62] @ 0x3e │ │ │ │ + strh r2, [r1, #62] @ 0x3e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r6, #40] @ 0x28 │ │ │ │ + strh r2, [r7, #40] @ 0x28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r6, r0, #20 │ │ │ │ + lsls r6, r1, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r2, #40] @ 0x28 │ │ │ │ + strh r4, [r3, #40] @ 0x28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r6, r4, #19 │ │ │ │ + lsls r6, r5, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r2, #60] @ 0x3c │ │ │ │ + strh r4, [r3, #60] @ 0x3c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r4, #0] │ │ │ │ + ldrh r2, [r5, #0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r2, #38] @ 0x26 │ │ │ │ + strh r2, [r3, #38] @ 0x26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r6, r4, #18 │ │ │ │ + lsls r6, r5, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2edbc0 >::_M_default_append(unsigned int)@@Base+0x682bc> │ │ │ │ @@ -812456,17 +812456,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - strh r0, [r7, #30] │ │ │ │ + strh r0, [r0, #32] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r4, r1, #15 │ │ │ │ + lsls r4, r2, #15 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ ldr.w r1, [pc, #1892] @ 2ee69c >::_M_default_append(unsigned int)@@Base+0x68d98> │ │ │ │ @@ -813188,66 +813188,66 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 2ee58e >::_M_default_append(unsigned int)@@Base+0x68c8a> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ lsrs r0, r7, #10 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strh r4, [r1, #40] @ 0x28 │ │ │ │ + strh r4, [r2, #40] @ 0x28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r2, #34] @ 0x22 │ │ │ │ + strh r2, [r3, #34] @ 0x22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r6, [r2, #26] │ │ │ │ + strh r6, [r3, #26] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - vswp q0, │ │ │ │ - strh r6, [r7, #18] │ │ │ │ + vmla.i q0, q5, d15[0] │ │ │ │ + strh r6, [r0, #20] │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsls r4, r4, #22 │ │ │ │ lsls r3, r3, #1 │ │ │ │ - strh r6, [r7, #12] │ │ │ │ + strh r6, [r0, #14] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r4, #8] │ │ │ │ + strh r4, [r5, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stc2 0, cr0, [r0, #316] @ 0x13c │ │ │ │ - strh r2, [r1, #8] │ │ │ │ + stc2 0, cr0, [r8, #316] @ 0x13c │ │ │ │ + strh r2, [r2, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stc2l 0, cr0, [r6, #-316]! @ 0xfffffec4 │ │ │ │ - strh r2, [r6, #6] │ │ │ │ + stc2l 0, cr0, [lr, #-316]! @ 0xfffffec4 │ │ │ │ + strh r2, [r7, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stc2l 0, cr0, [ip, #-316] @ 0xfffffec4 │ │ │ │ - strh r4, [r2, #6] │ │ │ │ + ldc2l 0, cr0, [r4, #-316] @ 0xfffffec4 │ │ │ │ + strh r4, [r3, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stc2 0, cr0, [lr, #-316]! @ 0xfffffec4 │ │ │ │ - strh r2, [r7, #4] │ │ │ │ + ldc2 0, cr0, [r6, #-316]! @ 0xfffffec4 │ │ │ │ + strh r2, [r0, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldc2 0, cr0, [r4, #-316] @ 0xfffffec4 │ │ │ │ - strh r0, [r4, #4] │ │ │ │ + ldc2 0, cr0, [ip, #-316] @ 0xfffffec4 │ │ │ │ + strh r0, [r5, #4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldc2l 0, cr0, [sl], #316 @ 0x13c │ │ │ │ - strh r6, [r0, #4] │ │ │ │ + stc2 0, cr0, [r2, #-316] @ 0xfffffec4 │ │ │ │ + strh r6, [r1, #4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stc2l 0, cr0, [r0], #316 @ 0x13c │ │ │ │ - strh r4, [r5, #2] │ │ │ │ + stc2l 0, cr0, [r8], #316 @ 0x13c │ │ │ │ + strh r4, [r6, #2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stc2l 0, cr0, [r6], {79} @ 0x4f │ │ │ │ - strh r2, [r2, #2] │ │ │ │ + stc2l 0, cr0, [lr], {79} @ 0x4f │ │ │ │ + strh r2, [r3, #2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stc2 0, cr0, [ip], #316 @ 0x13c │ │ │ │ - strh r0, [r7, #0] │ │ │ │ + ldc2 0, cr0, [r4], #316 @ 0x13c │ │ │ │ + strh r0, [r0, #2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldc2 0, cr0, [r2], {79} @ 0x4f │ │ │ │ - strh r6, [r3, #0] │ │ │ │ + ldc2 0, cr0, [sl], {79} @ 0x4f │ │ │ │ + strh r6, [r4, #0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldc2l 0, cr0, [r8], #-316 @ 0xfffffec4 │ │ │ │ - strh r4, [r0, #0] │ │ │ │ + stc2 0, cr0, [r0], {79} @ 0x4f │ │ │ │ + strh r4, [r1, #0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - mrrc2 0, 4, r0, lr, cr15 │ │ │ │ - ldrb r2, [r5, #31] │ │ │ │ + stc2l 0, cr0, [r6], #-316 @ 0xfffffec4 │ │ │ │ + ldrb r2, [r6, #31] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - mcrr2 0, 4, r0, r4, cr15 │ │ │ │ + mcrr2 0, 4, r0, ip, cr15 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #188] @ 2ee7f8 >::_M_default_append(unsigned int)@@Base+0x68ef4> │ │ │ │ movs r4, #8 │ │ │ │ @@ -813326,30 +813326,30 @@ │ │ │ │ b.n 2ee798 >::_M_default_append(unsigned int)@@Base+0x68e94> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ lsls r4, r6, #10 │ │ │ │ lsls r3, r3, #1 │ │ │ │ bl 2be7fe >::_M_default_append(unsigned int)@@Base+0x38efa> │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r2, [r4, #28] │ │ │ │ + ldrb r2, [r5, #28] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sxth r0, r3 │ │ │ │ + sxth r0, r4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r6, [r4, #27] │ │ │ │ + ldrb r6, [r5, #27] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfb42004f │ │ │ │ - ldrb r0, [r2, #27] │ │ │ │ + @ instruction: 0xfb4a004f │ │ │ │ + ldrb r0, [r3, #27] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfb2c004f │ │ │ │ + @ instruction: 0xfb34004f │ │ │ │ lsls r6, r0, #9 │ │ │ │ lsls r3, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - ldrb r4, [r1, #26] │ │ │ │ + ldrb r4, [r2, #26] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfae8004f │ │ │ │ + @ instruction: 0xfaf0004f │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #168] @ 2ee8e8 >::_M_default_append(unsigned int)@@Base+0x68fe4> │ │ │ │ movs r4, #8 │ │ │ │ @@ -813420,27 +813420,27 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsls r0, r6, #6 │ │ │ │ lsls r3, r3, #1 │ │ │ │ bl 1ba8ee │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r6, [r3, #24] │ │ │ │ + ldrb r6, [r4, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r4, 2ee900 >::_M_default_append(unsigned int)@@Base+0x68ffc> │ │ │ │ + cbz r4, 2ee902 >::_M_default_append(unsigned int)@@Base+0x68ffe> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r4, #23] │ │ │ │ + ldrb r2, [r5, #23] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfa3e004f │ │ │ │ + @ instruction: 0xfa46004f │ │ │ │ lsls r0, r3, #5 │ │ │ │ lsls r3, r3, #1 │ │ │ │ mcr2 15, 3, pc, cr9, cr15, {7} @ │ │ │ │ - ldrb r6, [r3, #22] │ │ │ │ + ldrb r6, [r4, #22] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr??.w r0, [sl, #79] @ 0x4f │ │ │ │ + @ instruction: 0xfa02004f │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (2ee984 >::_M_default_append(unsigned int)@@Base+0x69080>) │ │ │ │ @@ -813482,15 +813482,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsls r2, r1, #3 │ │ │ │ lsls r3, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r2, [r3, #21] │ │ │ │ + ldrb r2, [r4, #21] │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsls r0, r2, #2 │ │ │ │ lsls r3, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -813664,41 +813664,41 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #76] @ (2eebb4 >::_M_default_append(unsigned int)@@Base+0x692b0>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 2eeaca >::_M_default_append(unsigned int)@@Base+0x691c6> │ │ │ │ nop │ │ │ │ - ldrb r6, [r7, #19] │ │ │ │ + ldrb r6, [r0, #20] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r4, [r3, #18] │ │ │ │ + ldrb r4, [r4, #18] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r5, #17] │ │ │ │ + ldrb r2, [r6, #17] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r2, #16] │ │ │ │ + ldrb r2, [r3, #16] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb.w r0, [r0, pc] │ │ │ │ - ldrb r6, [r5, #15] │ │ │ │ + ldrb.w r0, [r8, pc] │ │ │ │ + ldrb r6, [r6, #15] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf7ec004f │ │ │ │ - ldrb r4, [r2, #15] │ │ │ │ + @ instruction: 0xf7f4004f │ │ │ │ + ldrb r4, [r3, #15] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf7d2004f │ │ │ │ - ldrb r2, [r7, #14] │ │ │ │ + @ instruction: 0xf7da004f │ │ │ │ + ldrb r2, [r0, #15] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf7b8004f │ │ │ │ - ldrb r0, [r4, #14] │ │ │ │ + @ instruction: 0xf7c0004f │ │ │ │ + ldrb r0, [r5, #14] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf79e004f │ │ │ │ - ldrb r6, [r0, #14] │ │ │ │ + @ instruction: 0xf7a6004f │ │ │ │ + ldrb r6, [r1, #14] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf784004f │ │ │ │ - ldrb r4, [r5, #13] │ │ │ │ + @ instruction: 0xf78c004f │ │ │ │ + ldrb r4, [r6, #13] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf76a004f │ │ │ │ + @ instruction: 0xf772004f │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [pc, #148] @ (2eec60 >::_M_default_append(unsigned int)@@Base+0x6935c>) │ │ │ │ mov r5, r0 │ │ │ │ ldr r6, [r1, #0] │ │ │ │ @@ -813743,15 +813743,15 @@ │ │ │ │ bl 52d2c4 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r7 │ │ │ │ movw r3, #1310 @ 0x51e │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ b.w 17004 │ │ │ │ nop │ │ │ │ - ldrb r4, [r3, #11] │ │ │ │ + ldrb r4, [r4, #11] │ │ │ │ lsls r2, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #308] @ (2eedac >::_M_default_append(unsigned int)@@Base+0x694a8>) │ │ │ │ @@ -813878,28 +813878,28 @@ │ │ │ │ b.n 2eed84 >::_M_default_append(unsigned int)@@Base+0x69480> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldc2l 0, cr0, [ip, #-360]! @ 0xfffffe98 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ stc2l 0, cr0, [r0, #-360] @ 0xfffffe98 │ │ │ │ - ldrb r2, [r2, #7] │ │ │ │ + ldrb r2, [r3, #7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r2, #6] │ │ │ │ + ldrb r2, [r3, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf592004f │ │ │ │ - ldrb r4, [r6, #5] │ │ │ │ + @ instruction: 0xf59a004f │ │ │ │ + ldrb r4, [r7, #5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sbcs.w r0, r4, #13565952 @ 0xcf0000 │ │ │ │ - ldrb r0, [r3, #5] │ │ │ │ + sbcs.w r0, ip, #13565952 @ 0xcf0000 │ │ │ │ + ldrb r0, [r4, #5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adcs.w r0, r6, #13565952 @ 0xcf0000 │ │ │ │ - ldrb r0, [r7, #4] │ │ │ │ + adcs.w r0, lr, #13565952 @ 0xcf0000 │ │ │ │ + ldrb r0, [r0, #5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf536004f │ │ │ │ + @ instruction: 0xf53e004f │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r4, r2 │ │ │ │ ldr.w r2, [pc, #1252] @ 2ef2d4 >::_M_default_append(unsigned int)@@Base+0x699d0> │ │ │ │ mov r9, r3 │ │ │ │ @@ -814379,37 +814379,37 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 2ef274 >::_M_default_append(unsigned int)@@Base+0x69970> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ stc2 0, cr0, [r0], {90} @ 0x5a │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r4, [r1, #2] │ │ │ │ + ldrb r4, [r2, #2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r4, [r5, #28] │ │ │ │ + strb r4, [r6, #28] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r6, [r2, #22] │ │ │ │ + strb r6, [r3, #22] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r2, [r0, #19] │ │ │ │ + strb r2, [r1, #19] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r2, [r3, #18] │ │ │ │ + strb r2, [r4, #18] │ │ │ │ lsls r2, r2, #1 │ │ │ │ @ instruction: 0xf7c2005a │ │ │ │ - strb r0, [r5, #17] │ │ │ │ + strb r0, [r6, #17] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - orn r0, r6, #79 @ 0x4f │ │ │ │ - strb r2, [r1, #17] │ │ │ │ + orn r0, lr, #79 @ 0x4f │ │ │ │ + strb r2, [r2, #17] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - orr.w r0, r8, #79 @ 0x4f │ │ │ │ - strb r0, [r5, #16] │ │ │ │ + orrs.w r0, r0, #79 @ 0x4f │ │ │ │ + strb r0, [r6, #16] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bic.w r0, r6, #79 @ 0x4f │ │ │ │ - strb r6, [r1, #16] │ │ │ │ + bic.w r0, lr, #79 @ 0x4f │ │ │ │ + strb r6, [r2, #16] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - and.w r0, ip, #79 @ 0x4f │ │ │ │ + ands.w r0, r4, #79 @ 0x4f │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #644] @ (2ef5b0 >::_M_default_append(unsigned int)@@Base+0x69cac>) │ │ │ │ @@ -814638,31 +814638,31 @@ │ │ │ │ b.n 2ef560 >::_M_default_append(unsigned int)@@Base+0x69c5c> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ movt r0, #26714 @ 0x685a │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strb r0, [r2, #12] │ │ │ │ + strb r0, [r3, #12] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r0, [r7, #9] │ │ │ │ + strb r0, [r0, #10] │ │ │ │ lsls r2, r2, #1 │ │ │ │ sub.w r0, r0, #14286848 @ 0xda0000 │ │ │ │ - strb r0, [r3, #6] │ │ │ │ + strb r0, [r4, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldc 0, cr0, [r8, #316] @ 0x13c │ │ │ │ - strb r4, [r7, #5] │ │ │ │ + stc 0, cr0, [r0, #316]! @ 0x13c │ │ │ │ + strb r4, [r0, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldcl 0, cr0, [sl, #-316]! @ 0xfffffec4 │ │ │ │ - strb r4, [r3, #5] │ │ │ │ + stc 0, cr0, [r2, #316] @ 0x13c │ │ │ │ + strb r4, [r4, #5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldcl 0, cr0, [sl, #-316] @ 0xfffffec4 │ │ │ │ - strb r4, [r7, #4] │ │ │ │ + stcl 0, cr0, [r2, #-316]! @ 0xfffffec4 │ │ │ │ + strb r4, [r0, #5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldc 0, cr0, [sl, #-316]! @ 0xfffffec4 │ │ │ │ + stcl 0, cr0, [r2, #-316] @ 0xfffffec4 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ sub sp, #76 @ 0x4c │ │ │ │ mov r7, r3 │ │ │ │ @@ -814951,27 +814951,27 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ ... │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strb r0, [r4, #2] │ │ │ │ + strb r0, [r5, #2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ @ instruction: 0xf3e6005a │ │ │ │ - strb r4, [r0, #0] │ │ │ │ + strb r4, [r1, #0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r2, [r0, #0] │ │ │ │ + strb r2, [r1, #0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [r6, #96] @ 0x60 │ │ │ │ + ldr r0, [r7, #96] @ 0x60 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bics.w r0, r0, pc, lsl #1 │ │ │ │ - ldr r0, [r3, #96] @ 0x60 │ │ │ │ + bics.w r0, r8, pc, lsl #1 │ │ │ │ + ldr r0, [r4, #96] @ 0x60 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ands.w r0, r8, pc, lsl #1 │ │ │ │ + bic.w r0, r0, pc, lsl #1 │ │ │ │ @ instruction: 0xf132005a │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ add.w r2, r2, #1392 @ 0x570 │ │ │ │ mov r8, r7 │ │ │ │ ldr r7, [sp, #28] │ │ │ │ vldr d1, [r2] │ │ │ │ cmp r3, #0 │ │ │ │ @@ -815089,34 +815089,34 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 2efa70 >::_M_default_append(unsigned int)@@Base+0x6a16c> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldr r0, [r2, #80] @ 0x50 │ │ │ │ + ldr r0, [r3, #80] @ 0x50 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmdb r0, {r0, r1, r2, r3, r6} │ │ │ │ - ldr r6, [r2, #76] @ 0x4c │ │ │ │ + ldmdb r8, {r0, r1, r2, r3, r6} │ │ │ │ + ldr r6, [r3, #76] @ 0x4c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [r4, #72] @ 0x48 │ │ │ │ + ldr r4, [r5, #72] @ 0x48 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia.w r2!, {r0, r1, r2, r3, r6} │ │ │ │ - ldr r6, [r0, #72] @ 0x48 │ │ │ │ + stmia.w sl!, {r0, r1, r2, r3, r6} │ │ │ │ + ldr r6, [r1, #72] @ 0x48 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia.w r4, {r0, r1, r2, r3, r6} │ │ │ │ - ldr r4, [r5, #68] @ 0x44 │ │ │ │ + stmia.w ip, {r0, r1, r2, r3, r6} │ │ │ │ + ldr r4, [r6, #68] @ 0x44 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strd r0, r0, [sl], #-316 @ 0x13c │ │ │ │ - ldr r6, [r1, #68] @ 0x44 │ │ │ │ + ldrd r0, r0, [r2], #-316 @ 0x13c │ │ │ │ + ldr r6, [r2, #68] @ 0x44 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strex r0, r0, [ip, #316] @ 0x13c │ │ │ │ - ldr r4, [r6, #64] @ 0x40 │ │ │ │ + @ instruction: 0xe854004f │ │ │ │ + ldr r4, [r7, #64] @ 0x40 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xe832004f │ │ │ │ + @ instruction: 0xe83a004f │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3904] @ 0xf40 │ │ │ │ ldr.w r2, [pc, #3224] @ 2f079c >::_M_default_append(unsigned int)@@Base+0x6ae98> │ │ │ │ sub sp, #140 @ 0x8c │ │ │ │ @@ -816279,73 +816279,73 @@ │ │ │ │ ldrd fp, r6, [sp, #64] @ 0x40 │ │ │ │ b.n 2f04f4 >::_M_default_append(unsigned int)@@Base+0x6abf0> │ │ │ │ nop │ │ │ │ mcr 0, 7, r0, cr12, cr10, {2} │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ mcr 0, 6, r0, cr10, cr10, {2} │ │ │ │ - stmia r3!, {r4} │ │ │ │ + stmia r3!, {r3, r4} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - usat r0, #15, r0, lsl #1 │ │ │ │ - subs r6, r6, #7 │ │ │ │ + usat r0, #15, r8, lsl #1 │ │ │ │ + subs r6, r7, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r2!, {r3, r5, r7} │ │ │ │ + stmia r2!, {r4, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r8], {83} @ 0x53 │ │ │ │ - cmp r6, #18 │ │ │ │ + stc2l 0, cr0, [r0], #332 @ 0x14c │ │ │ │ + cmp r6, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r6, #28] │ │ │ │ + ldr r0, [r7, #28] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [r5, #8] │ │ │ │ + ldr r0, [r6, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [r4, #124] @ 0x7c │ │ │ │ + str r0, [r5, #124] @ 0x7c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - vhadd.s16 q8, q1, │ │ │ │ - bkpt 0x00c6 │ │ │ │ + vhadd.s16 q8, q5, │ │ │ │ + bkpt 0x00ce │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r6, r6 │ │ │ │ + subs r2, r7, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bkpt 0x0052 │ │ │ │ + bkpt 0x005a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr??.w r0, [lr, r3, lsl #1] │ │ │ │ - str r6, [r1, #100] @ 0x64 │ │ │ │ + strb.w r0, [r6, #83] @ 0x53 │ │ │ │ + str r6, [r2, #100] @ 0x64 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [r7, #84] @ 0x54 │ │ │ │ + str r6, [r0, #88] @ 0x58 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r7, #22] │ │ │ │ + ldrb r2, [r0, #23] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r6, #112 @ 0x70 │ │ │ │ + movs r6, #120 @ 0x78 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r4, #40] @ 0x28 │ │ │ │ + str r2, [r5, #40] @ 0x28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - udf #162 @ 0xa2 │ │ │ │ + udf #170 @ 0xaa │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r4, #36] @ 0x24 │ │ │ │ + str r0, [r5, #36] @ 0x24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [r5, #24] │ │ │ │ + str r2, [r6, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r1, #12] │ │ │ │ + ldrb r2, [r2, #12] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r2, #20] │ │ │ │ + str r6, [r3, #20] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r6, [r1, #20] │ │ │ │ + str r6, [r2, #20] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [r1, #20] │ │ │ │ + str r0, [r2, #20] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [r6, #4] │ │ │ │ + str r0, [r7, #4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bgt.n 2f08f8 >::_M_default_append(unsigned int)@@Base+0x6aff4> │ │ │ │ + bgt.n 2f0908 >::_M_default_append(unsigned int)@@Base+0x6b004> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r3, #4] │ │ │ │ + str r0, [r4, #4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bgt.n 2f08d0 >::_M_default_append(unsigned int)@@Base+0x6afcc> │ │ │ │ + bgt.n 2f08e0 >::_M_default_append(unsigned int)@@Base+0x6afdc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r6, [r1, r5] │ │ │ │ + ldrsh r6, [r2, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - blt.n 2f08c4 >::_M_default_append(unsigned int)@@Base+0x6afc0> │ │ │ │ + blt.n 2f08d4 >::_M_default_append(unsigned int)@@Base+0x6afd0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w r0, [pc, #2284] @ 2f1118 >::_M_default_append(unsigned int)@@Base+0x6b814> │ │ │ │ movw r1, #1017 @ 0x3f9 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -817130,161 +817130,161 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #304] @ (2f123c >::_M_default_append(unsigned int)@@Base+0x6b938>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 2f0e1e >::_M_default_append(unsigned int)@@Base+0x6b51a> │ │ │ │ nop │ │ │ │ - ldrsh r6, [r2, r2] │ │ │ │ + ldrsh r6, [r3, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bge.n 2f1048 >::_M_default_append(unsigned int)@@Base+0x6b744> │ │ │ │ + bge.n 2f1058 >::_M_default_append(unsigned int)@@Base+0x6b754> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r5, r6] │ │ │ │ + ldrb r6, [r6, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bls.n 2f1080 >::_M_default_append(unsigned int)@@Base+0x6b77c> │ │ │ │ + bls.n 2f1090 >::_M_default_append(unsigned int)@@Base+0x6b78c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r4, r5] │ │ │ │ + ldrb r0, [r5, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r0, [r7, r3] │ │ │ │ + ldrh r0, [r0, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r6, r2] │ │ │ │ + ldrh r6, [r7, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [r4, r5] │ │ │ │ + ldr r6, [r5, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [r5, r5] │ │ │ │ + ldr r2, [r6, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bpl.n 2f1214 >::_M_default_append(unsigned int)@@Base+0x6b910> │ │ │ │ + bpl.n 2f1224 >::_M_default_append(unsigned int)@@Base+0x6b920> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r1, r5] │ │ │ │ + ldr r6, [r2, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bpl.n 2f11e4 >::_M_default_append(unsigned int)@@Base+0x6b8e0> │ │ │ │ + bpl.n 2f11f4 >::_M_default_append(unsigned int)@@Base+0x6b8f0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r5, r4] │ │ │ │ + ldr r2, [r6, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bpl.n 2f11a4 >::_M_default_append(unsigned int)@@Base+0x6b8a0> │ │ │ │ + bpl.n 2f11b4 >::_M_default_append(unsigned int)@@Base+0x6b8b0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r7, r3] │ │ │ │ + ldr r6, [r0, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bmi.n 2f1154 >::_M_default_append(unsigned int)@@Base+0x6b850> │ │ │ │ + bpl.n 2f1164 >::_M_default_append(unsigned int)@@Base+0x6b860> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r4, r3] │ │ │ │ + ldr r0, [r5, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bmi.n 2f1120 >::_M_default_append(unsigned int)@@Base+0x6b81c> │ │ │ │ + bmi.n 2f1130 >::_M_default_append(unsigned int)@@Base+0x6b82c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r7, r2] │ │ │ │ + ldr r6, [r0, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bmi.n 2f10e0 >::_M_default_append(unsigned int)@@Base+0x6b7dc> │ │ │ │ + bmi.n 2f10f0 >::_M_default_append(unsigned int)@@Base+0x6b7ec> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r3, r2] │ │ │ │ + ldr r4, [r4, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bmi.n 2f10a4 >::_M_default_append(unsigned int)@@Base+0x6b7a0> │ │ │ │ + bmi.n 2f10b4 >::_M_default_append(unsigned int)@@Base+0x6b7b0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r0, r2] │ │ │ │ + ldr r2, [r1, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bmi.n 2f1078 >::_M_default_append(unsigned int)@@Base+0x6b774> │ │ │ │ + bmi.n 2f1088 >::_M_default_append(unsigned int)@@Base+0x6b784> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r5, r1] │ │ │ │ + ldr r0, [r6, r1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bmi.n 2f124c >::_M_default_append(unsigned int)@@Base+0x6b948> │ │ │ │ + bmi.n 2f125c >::_M_default_append(unsigned int)@@Base+0x6b958> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r1, r1] │ │ │ │ + ldr r4, [r2, r1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bmi.n 2f122c >::_M_default_append(unsigned int)@@Base+0x6b928> │ │ │ │ + bmi.n 2f123c >::_M_default_append(unsigned int)@@Base+0x6b938> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r3, r0] │ │ │ │ + ldr r2, [r4, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bmi.n 2f11c0 >::_M_default_append(unsigned int)@@Base+0x6b8bc> │ │ │ │ + bmi.n 2f11d0 >::_M_default_append(unsigned int)@@Base+0x6b8cc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r7, r7] │ │ │ │ + ldr r6, [r0, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcc.n 2f1190 >::_M_default_append(unsigned int)@@Base+0x6b88c> │ │ │ │ + bmi.n 2f11a0 >::_M_default_append(unsigned int)@@Base+0x6b89c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r4, r7] │ │ │ │ + ldrsb r4, [r5, r7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcc.n 2f1164 >::_M_default_append(unsigned int)@@Base+0x6b860> │ │ │ │ + bcc.n 2f1174 >::_M_default_append(unsigned int)@@Base+0x6b870> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r2, [r1, r7] │ │ │ │ + ldrsb r2, [r2, r7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcc.n 2f1138 >::_M_default_append(unsigned int)@@Base+0x6b834> │ │ │ │ + bcc.n 2f1148 >::_M_default_append(unsigned int)@@Base+0x6b844> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r0, [r6, r6] │ │ │ │ + ldrsb r0, [r7, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcc.n 2f110c >::_M_default_append(unsigned int)@@Base+0x6b808> │ │ │ │ + bcc.n 2f111c >::_M_default_append(unsigned int)@@Base+0x6b818> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r2, r6] │ │ │ │ + ldrsb r6, [r3, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcc.n 2f10e0 >::_M_default_append(unsigned int)@@Base+0x6b7dc> │ │ │ │ + bcc.n 2f10f0 >::_M_default_append(unsigned int)@@Base+0x6b7ec> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r7, r5] │ │ │ │ + ldrsb r4, [r0, r6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcc.n 2f12b4 >::_M_default_append(unsigned int)@@Base+0x6b9b0> │ │ │ │ + bcc.n 2f10c4 >::_M_default_append(unsigned int)@@Base+0x6b7c0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r2, [r3, r5] │ │ │ │ + ldrsb r2, [r4, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcc.n 2f127c >::_M_default_append(unsigned int)@@Base+0x6b978> │ │ │ │ + bcc.n 2f128c >::_M_default_append(unsigned int)@@Base+0x6b988> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r7, r4] │ │ │ │ + ldrsb r4, [r0, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcc.n 2f1244 >::_M_default_append(unsigned int)@@Base+0x6b940> │ │ │ │ + bcc.n 2f1254 >::_M_default_append(unsigned int)@@Base+0x6b950> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r3, r4] │ │ │ │ + ldrsb r6, [r4, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcc.n 2f1214 >::_M_default_append(unsigned int)@@Base+0x6b910> │ │ │ │ + bcc.n 2f1224 >::_M_default_append(unsigned int)@@Base+0x6b920> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r0, [r0, r4] │ │ │ │ + ldrsb r0, [r1, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2f11dc >::_M_default_append(unsigned int)@@Base+0x6b8d8> │ │ │ │ + bcc.n 2f11ec >::_M_default_append(unsigned int)@@Base+0x6b8e8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r4, r3] │ │ │ │ + ldrsb r6, [r5, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2f11b0 >::_M_default_append(unsigned int)@@Base+0x6b8ac> │ │ │ │ + bcs.n 2f11c0 >::_M_default_append(unsigned int)@@Base+0x6b8bc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r1, r3] │ │ │ │ + ldrsb r4, [r2, r3] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2f1184 >::_M_default_append(unsigned int)@@Base+0x6b880> │ │ │ │ + bcs.n 2f1194 >::_M_default_append(unsigned int)@@Base+0x6b890> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r2, [r6, r2] │ │ │ │ + ldrsb r2, [r7, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2f1158 >::_M_default_append(unsigned int)@@Base+0x6b854> │ │ │ │ + bcs.n 2f1168 >::_M_default_append(unsigned int)@@Base+0x6b864> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r0, [r3, r2] │ │ │ │ + ldrsb r0, [r4, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2f112c >::_M_default_append(unsigned int)@@Base+0x6b828> │ │ │ │ + bcs.n 2f113c >::_M_default_append(unsigned int)@@Base+0x6b838> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r7, r1] │ │ │ │ + ldrsb r6, [r0, r2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2f1300 >::_M_default_append(unsigned int)@@Base+0x6b9fc> │ │ │ │ + bcs.n 2f1110 >::_M_default_append(unsigned int)@@Base+0x6b80c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r4, r1] │ │ │ │ + ldrsb r4, [r5, r1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2f12d4 >::_M_default_append(unsigned int)@@Base+0x6b9d0> │ │ │ │ + bcs.n 2f12e4 >::_M_default_append(unsigned int)@@Base+0x6b9e0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r2, [r1, r1] │ │ │ │ + ldrsb r2, [r2, r1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2f12a8 >::_M_default_append(unsigned int)@@Base+0x6b9a4> │ │ │ │ + bcs.n 2f12b8 >::_M_default_append(unsigned int)@@Base+0x6b9b4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r0, [r6, r0] │ │ │ │ + ldrsb r0, [r7, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2f127c >::_M_default_append(unsigned int)@@Base+0x6b978> │ │ │ │ + bcs.n 2f128c >::_M_default_append(unsigned int)@@Base+0x6b988> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r2, r0] │ │ │ │ + ldrsb r6, [r3, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bcs.n 2f1250 >::_M_default_append(unsigned int)@@Base+0x6b94c> │ │ │ │ + bcs.n 2f1260 >::_M_default_append(unsigned int)@@Base+0x6b95c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r7, r7] │ │ │ │ + ldrsb r4, [r0, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bne.n 2f1224 >::_M_default_append(unsigned int)@@Base+0x6b920> │ │ │ │ + bcs.n 2f1234 >::_M_default_append(unsigned int)@@Base+0x6b930> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r2, [r4, r7] │ │ │ │ + strb r2, [r5, r7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bne.n 2f11f8 >::_M_default_append(unsigned int)@@Base+0x6b8f4> │ │ │ │ + bne.n 2f1208 >::_M_default_append(unsigned int)@@Base+0x6b904> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r1, r7] │ │ │ │ + strb r0, [r2, r7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bne.n 2f11cc >::_M_default_append(unsigned int)@@Base+0x6b8c8> │ │ │ │ + bne.n 2f11dc >::_M_default_append(unsigned int)@@Base+0x6b8d8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3808] @ 0xee0 │ │ │ │ ldr.w r2, [pc, #2572] @ 2f1c64 >::_M_default_append(unsigned int)@@Base+0x6c360> │ │ │ │ @@ -818207,67 +818207,67 @@ │ │ │ │ nop │ │ │ │ bvc.n 2f1b9c >::_M_default_append(unsigned int)@@Base+0x6c298> │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ bvc.n 2f1d54 >::_M_default_append(unsigned int)@@Base+0x6c450> │ │ │ │ lsls r2, r3, #1 │ │ │ │ - strh r2, [r7, r6] │ │ │ │ + strh r2, [r0, r7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r3, r4] │ │ │ │ + strh r2, [r4, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r6, [r6, r0] │ │ │ │ + strh r6, [r7, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [pc, #384] @ (2f1e00 >::_M_default_append(unsigned int)@@Base+0x6c4fc>) │ │ │ │ + ldr r7, [pc, #416] @ (2f1e20 >::_M_default_append(unsigned int)@@Base+0x6c51c>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r3!, {r1, r2, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [pc, #256] @ (2f1d88 >::_M_default_append(unsigned int)@@Base+0x6c484>) │ │ │ │ + ldr r7, [pc, #288] @ (2f1da8 >::_M_default_append(unsigned int)@@Base+0x6c4a4>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r4, r5} │ │ │ │ + ldmia r3!, {r1, r2, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [pc, #808] @ (2f1fb8 >::_M_default_append(unsigned int)@@Base+0x6c6b4>) │ │ │ │ + ldr r6, [pc, #840] @ (2f1fd8 >::_M_default_append(unsigned int)@@Base+0x6c6d4>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r2!, {r3, r6, r7} │ │ │ │ + ldmia r2!, {r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [pc, #584] @ (2f1ee0 >::_M_default_append(unsigned int)@@Base+0x6c5dc>) │ │ │ │ + ldr r6, [pc, #616] @ (2f1f00 >::_M_default_append(unsigned int)@@Base+0x6c5fc>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldmia r2!, {r4, r7} │ │ │ │ + ldmia r2!, {r3, r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [pc, #1000] @ (2f2088 >::_M_default_append(unsigned int)@@Base+0x6c784>) │ │ │ │ + ldr r6, [pc, #8] @ (2f1ca8 >::_M_default_append(unsigned int)@@Base+0x6c3a4>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r3, [pc, #728] @ (2f1f7c >::_M_default_append(unsigned int)@@Base+0x6c678>) │ │ │ │ + ldr r3, [pc, #760] @ (2f1f9c >::_M_default_append(unsigned int)@@Base+0x6c698>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r7!, {r2, r4, r5, r7} │ │ │ │ + stmia r7!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [pc, #624] @ (2f1f1c >::_M_default_append(unsigned int)@@Base+0x6c618>) │ │ │ │ + ldr r3, [pc, #656] @ (2f1f3c >::_M_default_append(unsigned int)@@Base+0x6c638>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r7!, {r1, r3, r4, r7} │ │ │ │ + stmia r7!, {r1, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [pc, #488] @ (2f1e9c >::_M_default_append(unsigned int)@@Base+0x6c598>) │ │ │ │ + ldr r3, [pc, #520] @ (2f1ebc >::_M_default_append(unsigned int)@@Base+0x6c5b8>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r7!, {r3, r4, r5, r6} │ │ │ │ + stmia r7!, {r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [pc, #376] @ (2f1e34 >::_M_default_append(unsigned int)@@Base+0x6c530>) │ │ │ │ + ldr r3, [pc, #408] @ (2f1e54 >::_M_default_append(unsigned int)@@Base+0x6c550>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r7!, {r2, r3, r4, r6} │ │ │ │ + stmia r7!, {r2, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [pc, #264] @ (2f1dcc >::_M_default_append(unsigned int)@@Base+0x6c4c8>) │ │ │ │ + ldr r3, [pc, #296] @ (2f1dec >::_M_default_append(unsigned int)@@Base+0x6c4e8>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r7!, {r6} │ │ │ │ + stmia r7!, {r3, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [pc, #456] @ (2f1e94 >::_M_default_append(unsigned int)@@Base+0x6c590>) │ │ │ │ + ldr r3, [pc, #488] @ (2f1eb4 >::_M_default_append(unsigned int)@@Base+0x6c5b0>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [pc, #792] @ (2f1fe8 >::_M_default_append(unsigned int)@@Base+0x6c6e4>) │ │ │ │ + ldr r2, [pc, #824] @ (2f2008 >::_M_default_append(unsigned int)@@Base+0x6c704>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r6!, {r1, r2, r6, r7} │ │ │ │ + stmia r6!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [pc, #512] @ (2f1ed8 >::_M_default_append(unsigned int)@@Base+0x6c5d4>) │ │ │ │ + ldr r2, [pc, #544] @ (2f1ef8 >::_M_default_append(unsigned int)@@Base+0x6c5f4>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r6!, {r1, r2, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ bl 52d2c4 │ │ │ │ ldr.w r2, [pc, #3044] @ 2f28c8 >::_M_default_append(unsigned int)@@Base+0x6cfc4> │ │ │ │ add r1, sp, #212 @ 0xd4 │ │ │ │ movw r3, #2172 @ 0x87c │ │ │ │ add r2, pc │ │ │ │ @@ -819371,91 +819371,91 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 2f28a8 >::_M_default_append(unsigned int)@@Base+0x6cfa4> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - ldr r1, [pc, #768] @ (2f2bcc >::_M_default_append(unsigned int)@@Base+0x6d2c8>) │ │ │ │ + ldr r1, [pc, #800] @ (2f2bec >::_M_default_append(unsigned int)@@Base+0x6d2e8>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [pc, #352] @ (2f2a30 >::_M_default_append(unsigned int)@@Base+0x6d12c>) │ │ │ │ + ldr r1, [pc, #384] @ (2f2a50 >::_M_default_append(unsigned int)@@Base+0x6d14c>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [pc, #992] @ (2f2cb4 >::_M_default_append(unsigned int)@@Base+0x6d3b0>) │ │ │ │ + ldr r2, [pc, #0] @ (2f28d4 >::_M_default_append(unsigned int)@@Base+0x6cfd0>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [pc, #792] @ (2f2bf0 >::_M_default_append(unsigned int)@@Base+0x6d2ec>) │ │ │ │ + ldr r0, [pc, #824] @ (2f2c10 >::_M_default_append(unsigned int)@@Base+0x6d30c>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bx lr │ │ │ │ + bx pc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - mov r8, r3 │ │ │ │ + mov r8, r4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r2!, {r2, r4, r7} │ │ │ │ + stmia r2!, {r2, r3, r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mov r0, pc │ │ │ │ + mov r8, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r2!, {r2, r4, r5, r6} │ │ │ │ + stmia r2!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mov r4, r8 │ │ │ │ + mov r4, r9 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r2!, {r6} │ │ │ │ + stmia r2!, {r3, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mov r4, r4 │ │ │ │ + mov r4, r5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r2!, {r5} │ │ │ │ + stmia r2!, {r3, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mov r4, r0 │ │ │ │ + mov r4, r1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r2!, {} │ │ │ │ + stmia r2!, {r3} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp ip, ip │ │ │ │ + cmp ip, sp │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r1!, {r5, r6, r7} │ │ │ │ + stmia r1!, {r3, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp ip, r8 │ │ │ │ + cmp ip, r9 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r1!, {r6, r7} │ │ │ │ + stmia r1!, {r3, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, pc │ │ │ │ + cmp lr, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - orrs r6, r2 │ │ │ │ + orrs r6, r3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - itee ne │ │ │ │ + itte ne │ │ │ │ lslne r7, r1, #1 │ │ │ │ - cmneq r4, r6 │ │ │ │ + cmnne r4, r7 │ │ │ │ lsleq r2, r2, #1 │ │ │ │ - bkpt 0x00f0 │ │ │ │ + bkpt 0x00f8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmn r2, r2 │ │ │ │ + cmn r2, r3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bkpt 0x00ce │ │ │ │ + bkpt 0x00d6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, r6 │ │ │ │ + cmp r0, r7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bkpt 0x00ac │ │ │ │ + bkpt 0x00b4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r4, r1 │ │ │ │ + cmp r4, r2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bkpt 0x008a │ │ │ │ + bkpt 0x0092 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rors r2, r0 │ │ │ │ + rors r2, r1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r6, r7, pc} │ │ │ │ + pop {r3, r6, r7, pc} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r2 │ │ │ │ + lsrs r6, r3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r1, r2, r4, r6, r7} │ │ │ │ + pop {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ands r4, r1 │ │ │ │ + ands r4, r2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r2, r3} │ │ │ │ + pop {r2, r4} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #176 @ 0xb0 │ │ │ │ + subs r7, #184 @ 0xb8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r6, #118 @ 0x76 │ │ │ │ + subs r6, #126 @ 0x7e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r6, #12 │ │ │ │ + subs r6, #20 │ │ │ │ lsls r2, r2, #1 │ │ │ │ str.w r3, [r1, r3, lsl #2] │ │ │ │ adds r3, #1 │ │ │ │ mov r2, r8 │ │ │ │ cmp r8, r3 │ │ │ │ bne.n 2f2964 >::_M_default_append(unsigned int)@@Base+0x6d060> │ │ │ │ ldr r0, [sp, #208] @ 0xd0 │ │ │ │ @@ -819723,57 +819723,57 @@ │ │ │ │ ldr r0, [pc, #100] @ (2f2c94 >::_M_default_append(unsigned int)@@Base+0x6d390>) │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ b.w 2f177e >::_M_default_append(unsigned int)@@Base+0x6be7a> │ │ │ │ nop │ │ │ │ - subs r4, #204 @ 0xcc │ │ │ │ + subs r4, #212 @ 0xd4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb8ca │ │ │ │ + @ instruction: 0xb8d2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #138 @ 0x8a │ │ │ │ + subs r4, #146 @ 0x92 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb88a │ │ │ │ + @ instruction: 0xb892 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #108 @ 0x6c │ │ │ │ + subs r4, #116 @ 0x74 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb86a │ │ │ │ + @ instruction: 0xb872 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #78 @ 0x4e │ │ │ │ + subs r4, #86 @ 0x56 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb84c │ │ │ │ + @ instruction: 0xb854 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #48 @ 0x30 │ │ │ │ + subs r4, #56 @ 0x38 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb82e │ │ │ │ + @ instruction: 0xb836 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #218 @ 0xda │ │ │ │ + subs r3, #226 @ 0xe2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb7d8 │ │ │ │ + @ instruction: 0xb7e0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #104 @ 0x68 │ │ │ │ + subs r3, #112 @ 0x70 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb768 │ │ │ │ + @ instruction: 0xb770 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #72 @ 0x48 │ │ │ │ + subs r3, #80 @ 0x50 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb748 │ │ │ │ + @ instruction: 0xb750 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #40 @ 0x28 │ │ │ │ + subs r3, #48 @ 0x30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb728 │ │ │ │ + @ instruction: 0xb730 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, #194 @ 0xc2 │ │ │ │ + subs r2, #202 @ 0xca │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb6c2 │ │ │ │ + @ instruction: 0xb6ca │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, #162 @ 0xa2 │ │ │ │ + subs r2, #170 @ 0xaa │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb6a2 │ │ │ │ + @ instruction: 0xb6aa │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #496] @ (2f2e98 >::_M_default_append(unsigned int)@@Base+0x6d594>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -819966,65 +819966,65 @@ │ │ │ │ movs r0, r0 │ │ │ │ bvc.n 2f2da0 >::_M_default_append(unsigned int)@@Base+0x6d49c> │ │ │ │ sbcs r7, r2 │ │ │ │ pop {r1, r3, r6, pc} │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r1, #230 @ 0xe6 │ │ │ │ + subs r1, #238 @ 0xee │ │ │ │ lsls r2, r2, #1 │ │ │ │ b.n 2f296e >::_M_default_append(unsigned int)@@Base+0x6d06a> │ │ │ │ - vqshl.u64 q8, q9, #63 @ 0x3f │ │ │ │ + vqshl.u64 q8, q13, #63 @ 0x3f │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r3, #28 │ │ │ │ + subs r3, #36 @ 0x24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsls r7, r7, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r1, #172 @ 0xac │ │ │ │ + subs r1, #180 @ 0xb4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r2, r3, r5, r7, lr} │ │ │ │ + push {r2, r4, r5, r7, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ pop {r1, r2, r6, r7} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r1, #120 @ 0x78 │ │ │ │ + subs r1, #128 @ 0x80 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r3, r4, r5, r6, lr} │ │ │ │ + push {r7, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ cbnz r3, 2f2f36 >::_M_default_append(unsigned int)@@Base+0x6d632> │ │ │ │ - vtbl.8 d19, {d31- instruction: 0xffff3ab6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r2, #248 @ 0xf8 │ │ │ │ + subs r3, #0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r1, #42 @ 0x2a │ │ │ │ + subs r1, #50 @ 0x32 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r1, r3, r5, lr} │ │ │ │ + push {r1, r4, r5, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #16 │ │ │ │ + subs r1, #24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r4, lr} │ │ │ │ + push {r3, r4, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, #202 @ 0xca │ │ │ │ + subs r2, #210 @ 0xd2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r3, #44 @ 0x2c │ │ │ │ + subs r3, #52 @ 0x34 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r3, #42 @ 0x2a │ │ │ │ + subs r3, #50 @ 0x32 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r3, #188 @ 0xbc │ │ │ │ + subs r3, #196 @ 0xc4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, #162 @ 0xa2 │ │ │ │ + subs r0, #170 @ 0xaa │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r1, r5, r7} │ │ │ │ + push {r1, r3, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #136 @ 0x88 │ │ │ │ + subs r0, #144 @ 0x90 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r3, r7} │ │ │ │ + push {r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #106 @ 0x6a │ │ │ │ + subs r0, #114 @ 0x72 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - push {r3, r5, r6} │ │ │ │ + push {r4, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #8 │ │ │ │ mov r5, r0 │ │ │ │ @@ -820056,19 +820056,19 @@ │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [r0, #0] │ │ │ │ mov r0, r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - adds r7, #152 @ 0x98 │ │ │ │ + adds r7, #160 @ 0xa0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r0, 2f2fda >::_M_default_append(unsigned int)@@Base+0x6d6d6> │ │ │ │ + cbz r0, 2f2fdc >::_M_default_append(unsigned int)@@Base+0x6d6d8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r0, #22 │ │ │ │ + lsls r4, r1, #22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2944] @ 0xb80 │ │ │ │ ldr r1, [pc, #680] @ (2f3238 >::_M_default_append(unsigned int)@@Base+0x6d934>) │ │ │ │ @@ -820318,39 +820318,39 @@ │ │ │ │ ... │ │ │ │ rev16 r2, r4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ rev r4, r6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r1, #204 @ 0xcc │ │ │ │ + subs r1, #212 @ 0xd4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r1, #240 @ 0xf0 │ │ │ │ + subs r1, #248 @ 0xf8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, #96 @ 0x60 │ │ │ │ + subs r0, #104 @ 0x68 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r0, #114 @ 0x72 │ │ │ │ + subs r0, #122 @ 0x7a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r2, 2f3264 >::_M_default_append(unsigned int)@@Base+0x6d960> │ │ │ │ + cbz r2, 2f3266 >::_M_default_append(unsigned int)@@Base+0x6d962> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #86 @ 0x56 │ │ │ │ + subs r0, #94 @ 0x5e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbz r6, 2f3264 >::_M_default_append(unsigned int)@@Base+0x6d960> │ │ │ │ + cbz r6, 2f3266 >::_M_default_append(unsigned int)@@Base+0x6d962> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #58 @ 0x3a │ │ │ │ + subs r0, #66 @ 0x42 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sub sp, #488 @ 0x1e8 │ │ │ │ + cbz r2, 2f3268 >::_M_default_append(unsigned int)@@Base+0x6d964> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #18 │ │ │ │ + subs r0, #26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sub sp, #328 @ 0x148 │ │ │ │ + sub sp, #360 @ 0x168 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r7, #244 @ 0xf4 │ │ │ │ + adds r7, #252 @ 0xfc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - sub sp, #200 @ 0xc8 │ │ │ │ + sub sp, #232 @ 0xe8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #184] @ 2f3344 >::_M_default_append(unsigned int)@@Base+0x6da40> │ │ │ │ @@ -820430,32 +820430,32 @@ │ │ │ │ b.n 2f32e6 >::_M_default_append(unsigned int)@@Base+0x6d9e2> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xb764 │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldc2l 15, cr15, [r7], {255} @ 0xff │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r7, #122 @ 0x7a │ │ │ │ + adds r7, #130 @ 0x82 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r7, #180 @ 0xb4 │ │ │ │ + adds r7, #188 @ 0xbc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r7, #52 @ 0x34 │ │ │ │ + adds r7, #60 @ 0x3c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, sp, #976 @ 0x3d0 │ │ │ │ + add r7, sp, #1008 @ 0x3f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r7, #30 │ │ │ │ + adds r7, #38 @ 0x26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, sp, #888 @ 0x378 │ │ │ │ + add r7, sp, #920 @ 0x398 │ │ │ │ lsls r7, r1, #1 │ │ │ │ @ instruction: 0xb6f8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - adds r6, #220 @ 0xdc │ │ │ │ + adds r6, #228 @ 0xe4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, sp, #624 @ 0x270 │ │ │ │ + add r7, sp, #656 @ 0x290 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #164] @ 2f3430 >::_M_default_append(unsigned int)@@Base+0x6db2c> │ │ │ │ @@ -820527,28 +820527,28 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ cpsie a │ │ │ │ lsls r2, r3, #1 │ │ │ │ @ instruction: 0xfbd7ffff │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r6, #122 @ 0x7a │ │ │ │ + adds r6, #130 @ 0x82 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r6, #180 @ 0xb4 │ │ │ │ + adds r6, #188 @ 0xbc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r6, #52 @ 0x34 │ │ │ │ + adds r6, #60 @ 0x3c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, sp, #976 @ 0x3d0 │ │ │ │ + add r6, sp, #1008 @ 0x3f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ @ instruction: 0xb60e │ │ │ │ lsls r2, r3, #1 │ │ │ │ mcr2 15, 3, pc, cr15, cr15, {7} @ │ │ │ │ - adds r5, #242 @ 0xf2 │ │ │ │ + adds r5, #250 @ 0xfa │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, sp, #712 @ 0x2c8 │ │ │ │ + add r6, sp, #744 @ 0x2e8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -820591,15 +820591,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ push {r1, r7, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r5, #226 @ 0xe2 │ │ │ │ + adds r5, #234 @ 0xea │ │ │ │ lsls r2, r2, #1 │ │ │ │ push {r3, r6, lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -820895,71 +820895,71 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ push {lr} │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r5, #116 @ 0x74 │ │ │ │ + adds r5, #124 @ 0x7c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r5, #86 @ 0x56 │ │ │ │ + adds r5, #94 @ 0x5e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, sp, #392 @ 0x188 │ │ │ │ + add r5, sp, #424 @ 0x1a8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r2, r3, r4, r5, r6} │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r5, #6 │ │ │ │ + adds r5, #14 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, #228 @ 0xe4 │ │ │ │ + adds r4, #236 @ 0xec │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #960 @ 0x3c0 │ │ │ │ + add r4, sp, #992 @ 0x3e0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, #228 @ 0xe4 │ │ │ │ + adds r4, #236 @ 0xec │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, #126 @ 0x7e │ │ │ │ + adds r4, #134 @ 0x86 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #552 @ 0x228 │ │ │ │ + add r4, sp, #584 @ 0x248 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, #102 @ 0x66 │ │ │ │ + adds r4, #110 @ 0x6e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #456 @ 0x1c8 │ │ │ │ + add r4, sp, #488 @ 0x1e8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, #118 @ 0x76 │ │ │ │ + adds r4, #126 @ 0x7e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r4, #12 │ │ │ │ + adds r4, #20 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #96 @ 0x60 │ │ │ │ + add r4, sp, #128 @ 0x80 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #244 @ 0xf4 │ │ │ │ + adds r3, #252 @ 0xfc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r4, sp, #0 │ │ │ │ + add r4, sp, #32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #200 @ 0xc8 │ │ │ │ + adds r3, #208 @ 0xd0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #848 @ 0x350 │ │ │ │ + add r3, sp, #880 @ 0x370 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #162 @ 0xa2 │ │ │ │ + adds r3, #170 @ 0xaa │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #696 @ 0x2b8 │ │ │ │ + add r3, sp, #728 @ 0x2d8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #122 @ 0x7a │ │ │ │ + adds r3, #130 @ 0x82 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #536 @ 0x218 │ │ │ │ + add r3, sp, #568 @ 0x238 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #84 @ 0x54 │ │ │ │ + adds r3, #92 @ 0x5c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #384 @ 0x180 │ │ │ │ + add r3, sp, #416 @ 0x1a0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #46 @ 0x2e │ │ │ │ + adds r3, #54 @ 0x36 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #232 @ 0xe8 │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #254 @ 0xfe │ │ │ │ + adds r3, #6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #40 @ 0x28 │ │ │ │ + add r3, sp, #72 @ 0x48 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2984] @ 0xba8 │ │ │ │ mov r9, r2 │ │ │ │ @@ -821310,81 +821310,81 @@ │ │ │ │ b.n 2f391a >::_M_default_append(unsigned int)@@Base+0x6e016> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ cbz r0, 2f3c3c >::_M_default_append(unsigned int)@@Base+0x6e338> │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, #84 @ 0x54 │ │ │ │ + adds r2, #92 @ 0x5c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r1, #180 @ 0xb4 │ │ │ │ + adds r1, #188 @ 0xbc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, sp, #768 @ 0x300 │ │ │ │ + add r1, sp, #800 @ 0x320 │ │ │ │ lsls r7, r1, #1 │ │ │ │ sub sp, #360 @ 0x168 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r1, #194 @ 0xc2 │ │ │ │ + adds r1, #202 @ 0xca │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r1, #168 @ 0xa8 │ │ │ │ + adds r1, #176 @ 0xb0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r1, #10 │ │ │ │ + adds r1, #18 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, sp, #88 @ 0x58 │ │ │ │ + add r1, sp, #120 @ 0x78 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r1, #68 @ 0x44 │ │ │ │ + adds r1, #76 @ 0x4c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r0, #176 @ 0xb0 │ │ │ │ + adds r0, #184 @ 0xb8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, sp, #752 @ 0x2f0 │ │ │ │ + add r0, sp, #784 @ 0x310 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #150 @ 0x96 │ │ │ │ + adds r0, #158 @ 0x9e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, sp, #648 @ 0x288 │ │ │ │ + add r0, sp, #680 @ 0x2a8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #124 @ 0x7c │ │ │ │ + adds r0, #132 @ 0x84 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, sp, #544 @ 0x220 │ │ │ │ + add r0, sp, #576 @ 0x240 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #52 @ 0x34 │ │ │ │ + adds r0, #60 @ 0x3c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, sp, #256 @ 0x100 │ │ │ │ + add r0, sp, #288 @ 0x120 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r7, #248 @ 0xf8 │ │ │ │ + adds r0, #0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, sp, #16 │ │ │ │ + add r0, sp, #48 @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r7, #222 @ 0xde │ │ │ │ + cmp r7, #230 @ 0xe6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, pc, #936 @ (adr r7, 2f401c >::_M_default_append(unsigned int)@@Base+0x6e718>) │ │ │ │ + add r7, pc, #968 @ (adr r7, 2f403c >::_M_default_append(unsigned int)@@Base+0x6e738>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r7, #196 @ 0xc4 │ │ │ │ + cmp r7, #204 @ 0xcc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, pc, #832 @ (adr r7, 2f3fbc >::_M_default_append(unsigned int)@@Base+0x6e6b8>) │ │ │ │ + add r7, pc, #864 @ (adr r7, 2f3fdc >::_M_default_append(unsigned int)@@Base+0x6e6d8>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r7, #252 @ 0xfc │ │ │ │ + adds r0, #4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r7, #126 @ 0x7e │ │ │ │ + cmp r7, #134 @ 0x86 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, pc, #552 @ (adr r7, 2f3eb0 >::_M_default_append(unsigned int)@@Base+0x6e5ac>) │ │ │ │ + add r7, pc, #584 @ (adr r7, 2f3ed0 >::_M_default_append(unsigned int)@@Base+0x6e5cc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r7, #52 @ 0x34 │ │ │ │ + cmp r7, #60 @ 0x3c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, pc, #256 @ (adr r7, 2f3d90 >::_M_default_append(unsigned int)@@Base+0x6e48c>) │ │ │ │ + add r7, pc, #288 @ (adr r7, 2f3db0 >::_M_default_append(unsigned int)@@Base+0x6e4ac>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r7, #26 │ │ │ │ + cmp r7, #34 @ 0x22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, pc, #152 @ (adr r7, 2f3d30 >::_M_default_append(unsigned int)@@Base+0x6e42c>) │ │ │ │ + add r7, pc, #184 @ (adr r7, 2f3d50 >::_M_default_append(unsigned int)@@Base+0x6e44c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #236 @ 0xec │ │ │ │ + cmp r6, #244 @ 0xf4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, pc, #992 @ (adr r6, 2f4080 >::_M_default_append(unsigned int)@@Base+0x6e77c>) │ │ │ │ + add r7, pc, #0 @ (adr r7, 2f3ca0 >::_M_default_append(unsigned int)@@Base+0x6e39c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #196 @ 0xc4 │ │ │ │ + cmp r6, #204 @ 0xcc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, pc, #832 @ (adr r6, 2f3fe8 >::_M_default_append(unsigned int)@@Base+0x6e6e4>) │ │ │ │ + add r6, pc, #864 @ (adr r6, 2f4008 >::_M_default_append(unsigned int)@@Base+0x6e704>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ mov r0, r5 │ │ │ │ ldr r1, [r3, #0] │ │ │ │ bl 536a70 │ │ │ │ mov r8, r0 │ │ │ │ cmp r0, #1 │ │ │ │ @@ -821448,29 +821448,29 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #40] @ (2f3d78 >::_M_default_append(unsigned int)@@Base+0x6e474>) │ │ │ │ mov r1, r8 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 2f391a >::_M_default_append(unsigned int)@@Base+0x6e016> │ │ │ │ nop │ │ │ │ - cmp r5, #254 @ 0xfe │ │ │ │ + cmp r6, #6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r6, pc, #40 @ (adr r6, 2f3d8c >::_M_default_append(unsigned int)@@Base+0x6e488>) │ │ │ │ + add r6, pc, #72 @ (adr r6, 2f3dac >::_M_default_append(unsigned int)@@Base+0x6e4a8>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r5, #214 @ 0xd6 │ │ │ │ + cmp r5, #222 @ 0xde │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #904 @ (adr r5, 2f40f4 >::_M_default_append(unsigned int)@@Base+0x6e7f0>) │ │ │ │ + add r5, pc, #936 @ (adr r5, 2f4114 >::_M_default_append(unsigned int)@@Base+0x6e810>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r5, #170 @ 0xaa │ │ │ │ + cmp r5, #178 @ 0xb2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #728 @ (adr r5, 2f404c >::_M_default_append(unsigned int)@@Base+0x6e748>) │ │ │ │ + add r5, pc, #760 @ (adr r5, 2f406c >::_M_default_append(unsigned int)@@Base+0x6e768>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r5, #118 @ 0x76 │ │ │ │ + cmp r5, #126 @ 0x7e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r5, pc, #520 @ (adr r5, 2f3f84 >::_M_default_append(unsigned int)@@Base+0x6e680>) │ │ │ │ + add r5, pc, #552 @ (adr r5, 2f3fa4 >::_M_default_append(unsigned int)@@Base+0x6e6a0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1912] @ 0x778 │ │ │ │ subw sp, sp, #2148 @ 0x864 │ │ │ │ mov r4, r2 │ │ │ │ @@ -821835,61 +821835,61 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ add r4, sp, #336 @ 0x150 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #14 │ │ │ │ + cmp r5, #22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r3, #196 @ 0xc4 │ │ │ │ + cmp r3, #204 @ 0xcc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, pc, #832 @ (adr r3, 2f450c >::_M_default_append(unsigned int)@@Base+0x6ec08>) │ │ │ │ + add r3, pc, #864 @ (adr r3, 2f452c >::_M_default_append(unsigned int)@@Base+0x6ec28>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ add r2, sp, #936 @ 0x3a8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - cmp r4, #4 │ │ │ │ + cmp r4, #12 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r3, #64 @ 0x40 │ │ │ │ + cmp r3, #72 @ 0x48 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, pc, #304 @ (adr r3, 2f430c >::_M_default_append(unsigned int)@@Base+0x6ea08>) │ │ │ │ + add r3, pc, #336 @ (adr r3, 2f432c >::_M_default_append(unsigned int)@@Base+0x6ea28>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r3, #14 │ │ │ │ + cmp r3, #22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, pc, #104 @ (adr r3, 2f424c >::_M_default_append(unsigned int)@@Base+0x6e948>) │ │ │ │ + add r3, pc, #136 @ (adr r3, 2f426c >::_M_default_append(unsigned int)@@Base+0x6e968>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #244 @ 0xf4 │ │ │ │ + cmp r2, #252 @ 0xfc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, pc, #0 @ (adr r3, 2f41ec >::_M_default_append(unsigned int)@@Base+0x6e8e8>) │ │ │ │ + add r3, pc, #32 @ (adr r3, 2f420c >::_M_default_append(unsigned int)@@Base+0x6e908>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r3, #128 @ 0x80 │ │ │ │ + cmp r3, #136 @ 0x88 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r2, #128 @ 0x80 │ │ │ │ + cmp r2, #136 @ 0x88 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, pc, #560 @ (adr r2, 2f4428 >::_M_default_append(unsigned int)@@Base+0x6eb24>) │ │ │ │ + add r2, pc, #592 @ (adr r2, 2f4448 >::_M_default_append(unsigned int)@@Base+0x6eb44>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #244 @ 0xf4 │ │ │ │ + cmp r2, #252 @ 0xfc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r2, #20 │ │ │ │ + cmp r2, #28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, pc, #128 @ (adr r2, 2f4284 >::_M_default_append(unsigned int)@@Base+0x6e980>) │ │ │ │ + add r2, pc, #160 @ (adr r2, 2f42a4 >::_M_default_append(unsigned int)@@Base+0x6e9a0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #108 @ 0x6c │ │ │ │ + cmp r2, #116 @ 0x74 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r1, #170 @ 0xaa │ │ │ │ + cmp r1, #178 @ 0xb2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, pc, #728 @ (adr r1, 2f44e8 >::_M_default_append(unsigned int)@@Base+0x6ebe4>) │ │ │ │ + add r1, pc, #760 @ (adr r1, 2f4508 >::_M_default_append(unsigned int)@@Base+0x6ec04>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r1, #64 @ 0x40 │ │ │ │ + cmp r1, #72 @ 0x48 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, pc, #304 @ (adr r1, 2f4348 >::_M_default_append(unsigned int)@@Base+0x6ea44>) │ │ │ │ + add r1, pc, #336 @ (adr r1, 2f4368 >::_M_default_append(unsigned int)@@Base+0x6ea64>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r1, #38 @ 0x26 │ │ │ │ + cmp r1, #46 @ 0x2e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, pc, #200 @ (adr r1, 2f42e8 >::_M_default_append(unsigned int)@@Base+0x6e9e4>) │ │ │ │ + add r1, pc, #232 @ (adr r1, 2f4308 >::_M_default_append(unsigned int)@@Base+0x6ea04>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr.w r0, [pc, #1092] @ 2f4668 >::_M_default_append(unsigned int)@@Base+0x6ed64> │ │ │ │ mov.w r1, #494 @ 0x1ee │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr.w r0, [pc, #1080] @ 2f466c >::_M_default_append(unsigned int)@@Base+0x6ed68> │ │ │ │ @@ -822292,107 +822292,107 @@ │ │ │ │ ldr r0, [pc, #204] @ (2f4720 >::_M_default_append(unsigned int)@@Base+0x6ee1c>) │ │ │ │ mov r1, fp │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 2f4380 >::_M_default_append(unsigned int)@@Base+0x6ea7c> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - cmp r0, #148 @ 0x94 │ │ │ │ + cmp r0, #156 @ 0x9c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, pc, #632 @ (adr r0, 2f48e8 >::_M_default_append(unsigned int)@@Base+0x6efe4>) │ │ │ │ + add r0, pc, #664 @ (adr r0, 2f4908 >::_M_default_append(unsigned int)@@Base+0x6f004>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #100 @ 0x64 │ │ │ │ + cmp r0, #108 @ 0x6c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, pc, #440 @ (adr r0, 2f4830 >::_M_default_append(unsigned int)@@Base+0x6ef2c>) │ │ │ │ + add r0, pc, #472 @ (adr r0, 2f4850 >::_M_default_append(unsigned int)@@Base+0x6ef4c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #70 @ 0x46 │ │ │ │ + cmp r0, #78 @ 0x4e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, pc, #328 @ (adr r0, 2f47c8 >::_M_default_append(unsigned int)@@Base+0x6eec4>) │ │ │ │ + add r0, pc, #360 @ (adr r0, 2f47e8 >::_M_default_append(unsigned int)@@Base+0x6eee4>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #16 │ │ │ │ + cmp r0, #24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, pc, #112 @ (adr r0, 2f46f8 >::_M_default_append(unsigned int)@@Base+0x6edf4>) │ │ │ │ + add r0, pc, #144 @ (adr r0, 2f4718 >::_M_default_append(unsigned int)@@Base+0x6ee14>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #214 @ 0xd6 │ │ │ │ + movs r7, #222 @ 0xde │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [sp, #904] @ 0x388 │ │ │ │ + ldr r7, [sp, #936] @ 0x3a8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #172 @ 0xac │ │ │ │ + movs r7, #180 @ 0xb4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r7, [sp, #768] @ 0x300 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, #78 @ 0x4e │ │ │ │ + cmp r0, #86 @ 0x56 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r7, #78 @ 0x4e │ │ │ │ + movs r7, #86 @ 0x56 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [sp, #360] @ 0x168 │ │ │ │ + ldr r7, [sp, #392] @ 0x188 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #54 @ 0x36 │ │ │ │ + movs r7, #62 @ 0x3e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [sp, #264] @ 0x108 │ │ │ │ + ldr r7, [sp, #296] @ 0x128 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #16 │ │ │ │ + movs r7, #24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r7, [sp, #112] @ 0x70 │ │ │ │ + ldr r7, [sp, #144] @ 0x90 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #222 @ 0xde │ │ │ │ + movs r6, #230 @ 0xe6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #936] @ 0x3a8 │ │ │ │ + ldr r6, [sp, #968] @ 0x3c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #180 @ 0xb4 │ │ │ │ + movs r6, #188 @ 0xbc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #768] @ 0x300 │ │ │ │ + ldr r6, [sp, #800] @ 0x320 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #130 @ 0x82 │ │ │ │ + movs r6, #138 @ 0x8a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #568] @ 0x238 │ │ │ │ + ldr r6, [sp, #600] @ 0x258 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #88 @ 0x58 │ │ │ │ + movs r6, #96 @ 0x60 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #400] @ 0x190 │ │ │ │ + ldr r6, [sp, #432] @ 0x1b0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #12 │ │ │ │ + movs r7, #20 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r6, #6 │ │ │ │ + movs r6, #14 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r6, [sp, #72] @ 0x48 │ │ │ │ + ldr r6, [sp, #104] @ 0x68 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #220 @ 0xdc │ │ │ │ + movs r5, #228 @ 0xe4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [sp, #928] @ 0x3a0 │ │ │ │ + ldr r5, [sp, #960] @ 0x3c0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #172 @ 0xac │ │ │ │ + movs r5, #180 @ 0xb4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r5, [sp, #768] @ 0x300 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #124 @ 0x7c │ │ │ │ + movs r5, #132 @ 0x84 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [sp, #544] @ 0x220 │ │ │ │ + ldr r5, [sp, #576] @ 0x240 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #74 @ 0x4a │ │ │ │ + movs r5, #82 @ 0x52 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [sp, #344] @ 0x158 │ │ │ │ + ldr r5, [sp, #376] @ 0x178 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #28 │ │ │ │ + movs r5, #36 @ 0x24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [sp, #160] @ 0xa0 │ │ │ │ + ldr r5, [sp, #192] @ 0xc0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #244 @ 0xf4 │ │ │ │ + movs r4, #252 @ 0xfc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r5, [sp, #0] │ │ │ │ + ldr r5, [sp, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #172 @ 0xac │ │ │ │ + movs r5, #180 @ 0xb4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r4, #162 @ 0xa2 │ │ │ │ + movs r4, #170 @ 0xaa │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [sp, #696] @ 0x2b8 │ │ │ │ + ldr r4, [sp, #728] @ 0x2d8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #114 @ 0x72 │ │ │ │ + movs r4, #122 @ 0x7a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r4, [sp, #536] @ 0x218 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr.w r2, [r8] │ │ │ │ mov r0, r5 │ │ │ │ ldr.w r1, [r9] │ │ │ │ vmov.f64 d0, #0 @ 0x40000000 2.0 │ │ │ │ bl 13d0c0 │ │ │ │ mov fp, r0 │ │ │ │ @@ -822754,95 +822754,95 @@ │ │ │ │ mov r1, fp │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 2f4380 >::_M_default_append(unsigned int)@@Base+0x6ea7c> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - movs r3, #122 @ 0x7a │ │ │ │ + movs r3, #130 @ 0x82 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r3, [sp, #536] @ 0x218 │ │ │ │ + ldr r3, [sp, #568] @ 0x238 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #80 @ 0x50 │ │ │ │ + movs r3, #88 @ 0x58 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r3, [sp, #368] @ 0x170 │ │ │ │ + ldr r3, [sp, #400] @ 0x190 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #40 @ 0x28 │ │ │ │ + movs r3, #48 @ 0x30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r3, [sp, #208] @ 0xd0 │ │ │ │ + ldr r3, [sp, #240] @ 0xf0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #248 @ 0xf8 │ │ │ │ + movs r3, #0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r3, [sp, #16] │ │ │ │ + ldr r3, [sp, #48] @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #200 @ 0xc8 │ │ │ │ + movs r3, #208 @ 0xd0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r2, #160 @ 0xa0 │ │ │ │ + movs r2, #168 @ 0xa8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [sp, #688] @ 0x2b0 │ │ │ │ + ldr r2, [sp, #720] @ 0x2d0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #118 @ 0x76 │ │ │ │ + movs r2, #126 @ 0x7e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [sp, #520] @ 0x208 │ │ │ │ + ldr r2, [sp, #552] @ 0x228 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #90 @ 0x5a │ │ │ │ + movs r3, #98 @ 0x62 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r2, #36 @ 0x24 │ │ │ │ + movs r2, #44 @ 0x2c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [sp, #192] @ 0xc0 │ │ │ │ + ldr r2, [sp, #224] @ 0xe0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #244 @ 0xf4 │ │ │ │ + movs r1, #252 @ 0xfc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r2, [sp, #0] │ │ │ │ + ldr r2, [sp, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #194 @ 0xc2 │ │ │ │ + movs r1, #202 @ 0xca │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [sp, #824] @ 0x338 │ │ │ │ + ldr r1, [sp, #856] @ 0x358 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #152 @ 0x98 │ │ │ │ + movs r1, #160 @ 0xa0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [sp, #656] @ 0x290 │ │ │ │ + ldr r1, [sp, #688] @ 0x2b0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #112 @ 0x70 │ │ │ │ + movs r1, #120 @ 0x78 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r1, [sp, #528] @ 0x210 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #98 @ 0x62 │ │ │ │ + movs r2, #106 @ 0x6a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - movs r1, #34 @ 0x22 │ │ │ │ + movs r1, #42 @ 0x2a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [sp, #184] @ 0xb8 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #244 @ 0xf4 │ │ │ │ + movs r0, #252 @ 0xfc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r1, [sp, #0] │ │ │ │ + ldr r1, [sp, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #196 @ 0xc4 │ │ │ │ + movs r0, #204 @ 0xcc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [sp, #832] @ 0x340 │ │ │ │ + ldr r0, [sp, #864] @ 0x360 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #156 @ 0x9c │ │ │ │ + movs r0, #164 @ 0xa4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [sp, #672] @ 0x2a0 │ │ │ │ + ldr r0, [sp, #704] @ 0x2c0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #116 @ 0x74 │ │ │ │ + movs r0, #124 @ 0x7c │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [sp, #512] @ 0x200 │ │ │ │ + ldr r0, [sp, #544] @ 0x220 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #54 @ 0x36 │ │ │ │ + movs r0, #62 @ 0x3e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [sp, #264] @ 0x108 │ │ │ │ + ldr r0, [sp, #296] @ 0x128 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r0, #10 │ │ │ │ + movs r0, #18 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r0, [sp, #88] @ 0x58 │ │ │ │ + ldr r0, [sp, #120] @ 0x78 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r5, #7 │ │ │ │ + subs r6, r6, #7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r7, [sp, #1000] @ 0x3e8 │ │ │ │ + ldr r0, [sp, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2928] @ 0xb70 │ │ │ │ vabs.f64 d10, d0 │ │ │ │ @@ -823220,37 +823220,37 @@ │ │ │ │ ... │ │ │ │ ldr r6, [sp, #256] @ 0x100 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r5, [sp, #488] @ 0x1e8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - subs r2, r1, #5 │ │ │ │ + subs r2, r2, #5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r2, r3, #4 │ │ │ │ + adds r2, r4, #4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r5, [sp, #152] @ 0x98 │ │ │ │ + str r5, [sp, #184] @ 0xb8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, r3, #2 │ │ │ │ + adds r0, r4, #2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r4, [sp, #656] @ 0x290 │ │ │ │ + str r4, [sp, #688] @ 0x2b0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, r6, #0 │ │ │ │ + adds r4, r7, #0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r4, [sp, #256] @ 0x100 │ │ │ │ + str r4, [sp, #288] @ 0x120 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, r0, #5 │ │ │ │ + adds r0, r1, #5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r4, r5, r4 │ │ │ │ + subs r4, r6, r4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r3, [sp, #224] @ 0xe0 │ │ │ │ + str r3, [sp, #256] @ 0x100 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r1, r4 │ │ │ │ + subs r0, r2, r4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r3, [sp, #80] @ 0x50 │ │ │ │ + str r3, [sp, #112] @ 0x70 │ │ │ │ lsls r7, r1, #1 │ │ │ │ str r0, [sp, #20] │ │ │ │ mov.w r1, #652 @ 0x28c │ │ │ │ ldr r0, [pc, #296] @ (2f5144 >::_M_default_append(unsigned int)@@Base+0x6f840>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -823365,53 +823365,53 @@ │ │ │ │ ldr r0, [pc, #92] @ (2f5190 >::_M_default_append(unsigned int)@@Base+0x6f88c>) │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ b.n 2f4c7a >::_M_default_append(unsigned int)@@Base+0x6f376> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - subs r0, r4, r2 │ │ │ │ + subs r0, r5, r2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [sp, #688] @ 0x2b0 │ │ │ │ + str r2, [sp, #720] @ 0x2d0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r0, r2 │ │ │ │ + subs r2, r1, r2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [sp, #568] @ 0x238 │ │ │ │ + str r2, [sp, #600] @ 0x258 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r4, r1 │ │ │ │ + subs r4, r5, r1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [sp, #448] @ 0x1c0 │ │ │ │ + str r2, [sp, #480] @ 0x1e0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r0, r1 │ │ │ │ + subs r6, r1, r1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [sp, #328] @ 0x148 │ │ │ │ + str r2, [sp, #360] @ 0x168 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r5, r0 │ │ │ │ + subs r0, r6, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [sp, #208] @ 0xd0 │ │ │ │ + str r2, [sp, #240] @ 0xf0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r1, r0 │ │ │ │ + subs r2, r2, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r2, [sp, #88] @ 0x58 │ │ │ │ + str r2, [sp, #120] @ 0x78 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, r5, r7 │ │ │ │ + adds r4, r6, r7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r1, [sp, #992] @ 0x3e0 │ │ │ │ + str r2, [sp, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, r1, r7 │ │ │ │ + adds r6, r2, r7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r1, [sp, #872] @ 0x368 │ │ │ │ + str r1, [sp, #904] @ 0x388 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, r6, r6 │ │ │ │ + adds r0, r7, r6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r1, [sp, #752] @ 0x2f0 │ │ │ │ + str r1, [sp, #784] @ 0x310 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, r2, r6 │ │ │ │ + adds r2, r3, r6 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r1, [sp, #632] @ 0x278 │ │ │ │ + str r1, [sp, #664] @ 0x298 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2928] @ 0xb70 │ │ │ │ vabs.f64 d10, d0 │ │ │ │ @@ -823780,49 +823780,49 @@ │ │ │ │ ... │ │ │ │ ldr r0, [sp, #224] @ 0xe0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ str r7, [sp, #504] @ 0x1f8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - adds r6, r1, r5 │ │ │ │ + adds r6, r2, r5 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r2, r0, #30 │ │ │ │ + asrs r2, r1, #30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r1, #60] @ 0x3c │ │ │ │ + ldrh r6, [r2, #60] @ 0x3c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r3, #26 │ │ │ │ + asrs r6, r4, #26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r5, #52] @ 0x34 │ │ │ │ + ldrh r2, [r6, #52] @ 0x34 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r7, #24 │ │ │ │ + asrs r6, r0, #25 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r1, #50] @ 0x32 │ │ │ │ + ldrh r2, [r2, #50] @ 0x32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r4, #24 │ │ │ │ + asrs r0, r5, #24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r4, [r5, #48] @ 0x30 │ │ │ │ + ldrh r4, [r6, #48] @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r5, #28 │ │ │ │ + asrs r4, r6, #28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r7, #21 │ │ │ │ + asrs r4, r0, #22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r0, [r1, #44] @ 0x2c │ │ │ │ + ldrh r0, [r2, #44] @ 0x2c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r3, #21 │ │ │ │ + asrs r6, r4, #21 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r5, #42] @ 0x2a │ │ │ │ + ldrh r2, [r6, #42] @ 0x2a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r0, #21 │ │ │ │ + asrs r0, r1, #21 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r4, [r1, #42] @ 0x2a │ │ │ │ + ldrh r4, [r2, #42] @ 0x2a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r4, #20 │ │ │ │ + asrs r2, r5, #20 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r5, #40] @ 0x28 │ │ │ │ + ldrh r6, [r6, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ str r0, [sp, #20] │ │ │ │ movw r1, #643 @ 0x283 │ │ │ │ ldr r0, [pc, #208] @ (2f56e4 >::_M_default_append(unsigned int)@@Base+0x6fde0>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -823902,41 +823902,41 @@ │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ b.n 2f5276 >::_M_default_append(unsigned int)@@Base+0x6f972> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - asrs r0, r5, #18 │ │ │ │ + asrs r0, r6, #18 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r4, [r6, #36] @ 0x24 │ │ │ │ + ldrh r4, [r7, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r1, #18 │ │ │ │ + asrs r2, r2, #18 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r2, #36] @ 0x24 │ │ │ │ + ldrh r6, [r3, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r5, #17 │ │ │ │ + asrs r4, r6, #17 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r0, [r7, #34] @ 0x22 │ │ │ │ + ldrh r0, [r0, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r1, #17 │ │ │ │ + asrs r6, r2, #17 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r2, [r3, #34] @ 0x22 │ │ │ │ + ldrh r2, [r4, #34] @ 0x22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r6, #16 │ │ │ │ + asrs r0, r7, #16 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r4, [r7, #32] │ │ │ │ + ldrh r4, [r0, #34] @ 0x22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r2, #16 │ │ │ │ + asrs r2, r3, #16 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r6, [r3, #32] │ │ │ │ + ldrh r6, [r4, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r6, #15 │ │ │ │ + asrs r4, r7, #15 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrh r0, [r0, #32] │ │ │ │ + ldrh r0, [r1, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3776] @ 0xec0 │ │ │ │ ldr.w r2, [pc, #3308] @ 2f6420 >::_M_default_append(unsigned int)@@Base+0x70b1c> │ │ │ │ @@ -825045,96 +825045,96 @@ │ │ │ │ vdiv.f64 d7, d9, d0 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ b.n 2f6374 >::_M_default_append(unsigned int)@@Base+0x70a70> │ │ │ │ str r2, [sp, #752] @ 0x2f0 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cbz r0, 2f644e >::_M_default_append(unsigned int)@@Base+0x70b4a> │ │ │ │ + cbz r0, 2f6450 >::_M_default_append(unsigned int)@@Base+0x70b4c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ str r2, [sp, #512] @ 0x200 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r6, [sp, #288] @ 0x120 │ │ │ │ + str r6, [sp, #320] @ 0x140 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r2!, {r1, r3, r5, r7} │ │ │ │ + stmia r2!, {r1, r4, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r4, #88] @ 0x58 │ │ │ │ + str r2, [r5, #88] @ 0x58 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #792] @ 0x318 │ │ │ │ + ldr r7, [sp, #824] @ 0x338 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - str r2, [r6, #84] @ 0x54 │ │ │ │ + str r2, [r7, #84] @ 0x54 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r3, [sp, #360] @ 0x168 │ │ │ │ + str r3, [sp, #392] @ 0x188 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r2, #27 │ │ │ │ + lsrs r6, r3, #27 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r0, [r4, #54] @ 0x36 │ │ │ │ + strh r0, [r5, #54] @ 0x36 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r7, #26 │ │ │ │ + lsrs r0, r0, #27 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r0, #54] @ 0x36 │ │ │ │ + strh r2, [r1, #54] @ 0x36 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r3, #26 │ │ │ │ + lsrs r2, r4, #26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r4, #52] @ 0x34 │ │ │ │ + strh r4, [r5, #52] @ 0x34 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r7, #25 │ │ │ │ + lsrs r4, r0, #26 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r0, #52] @ 0x34 │ │ │ │ + strh r4, [r1, #52] @ 0x34 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r7, #23 │ │ │ │ + lsrs r2, r0, #24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r5, #21 │ │ │ │ + lsrs r6, r6, #21 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r6, #21 │ │ │ │ + lsrs r2, r7, #21 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r7, #42] @ 0x2a │ │ │ │ + strh r4, [r0, #44] @ 0x2c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r6, #19 │ │ │ │ + lsrs r4, r7, #19 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r6, #24 │ │ │ │ + lsrs r2, r7, #24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r6, r7, #15 │ │ │ │ + lsrs r6, r0, #16 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r0, [r1, #32] │ │ │ │ + strh r0, [r2, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r4, #15 │ │ │ │ + lsrs r2, r5, #15 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r5, #30] │ │ │ │ + strh r4, [r6, #30] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r1, r4, r6} │ │ │ │ + pop {r1, r3, r4, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r4, #12 │ │ │ │ + lsrs r2, r5, #12 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r3, #12 │ │ │ │ + lsrs r2, r4, #12 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r3, #12 │ │ │ │ + lsrs r2, r4, #12 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stc 0, cr0, [r6], #-316 @ 0xfffffec4 │ │ │ │ - lsrs r0, r0, #12 │ │ │ │ + stc 0, cr0, [lr], #-316 @ 0xfffffec4 │ │ │ │ + lsrs r0, r1, #12 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r1, #24] │ │ │ │ + strh r2, [r2, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r2, #11 │ │ │ │ + lsrs r0, r3, #11 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r3, #22] │ │ │ │ + strh r2, [r4, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r6, #10 │ │ │ │ + lsrs r0, r7, #10 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r2, [r7, #20] │ │ │ │ + strh r2, [r0, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r7, #7 │ │ │ │ + lsrs r0, r0, #8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r0, #16] │ │ │ │ + strh r4, [r1, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r0, r2] │ │ │ │ + ldrb r2, [r1, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r1, #1 │ │ │ │ + lsrs r6, r2, #1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r1, #1 │ │ │ │ + lsrs r0, r2, #1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ vcmpe.f64 d3, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bpl.w 2f576e >::_M_default_append(unsigned int)@@Base+0x6fe6a> │ │ │ │ vabs.f64 d5, d9 │ │ │ │ vmov.f64 d6, #112 @ 0x3f800000 1.0 │ │ │ │ vsub.f64 d1, d9, d4 │ │ │ │ @@ -826292,140 +826292,140 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #308] @ (2f7320 >::_M_default_append(unsigned int)@@Base+0x71a1c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 2f718a >::_M_default_append(unsigned int)@@Base+0x71886> │ │ │ │ - lsls r0, r1, #22 │ │ │ │ + lsls r0, r2, #22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r0, [r2, #22] │ │ │ │ + ldrb r0, [r3, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r0, #19 │ │ │ │ + lsls r0, r1, #19 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r1, #19] │ │ │ │ + ldrb r2, [r2, #19] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #624] @ 0x270 │ │ │ │ + str r2, [sp, #656] @ 0x290 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r0, r5, #16 │ │ │ │ + lsls r0, r6, #16 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r0, r5, #13 │ │ │ │ + lsls r0, r6, #13 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r0, [r6, #13] │ │ │ │ + ldrb r0, [r7, #13] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r6, r0, #13 │ │ │ │ + lsls r6, r1, #13 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r0, [r2, #13] │ │ │ │ + ldrb r0, [r3, #13] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r6, #11 │ │ │ │ + lsls r4, r7, #11 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r4, [r7, #11] │ │ │ │ + ldrb r4, [r0, #12] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r2, #11 │ │ │ │ + lsls r4, r3, #11 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r6, [r3, #11] │ │ │ │ + ldrb r6, [r4, #11] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r0, [r6, r1] │ │ │ │ + ldrsb r0, [r7, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r0, #9 │ │ │ │ + lsls r0, r1, #9 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r6, r6, #8 │ │ │ │ + lsls r6, r7, #8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r6, #4 │ │ │ │ + lsls r2, r7, #4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r2, r2, #4 │ │ │ │ + lsls r2, r3, #4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r4, [r3, #4] │ │ │ │ + ldrb r4, [r4, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r3, #3 │ │ │ │ + lsls r0, r4, #3 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r4, #3] │ │ │ │ + ldrb r2, [r5, #3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r6, #2 │ │ │ │ + lsls r4, r7, #2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r4, [r7, #2] │ │ │ │ + ldrb r4, [r0, #3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r3, #1 │ │ │ │ + lsls r0, r4, #1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r4, #1] │ │ │ │ + ldrb r2, [r5, #1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vqadd.u16 q8, q2, │ │ │ │ - lsls r4, r2, #2 │ │ │ │ + vqadd.u16 q8, q6, │ │ │ │ + lsls r4, r3, #2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - vqadd.u64 q0, q5, │ │ │ │ - strb r4, [r0, #29] │ │ │ │ + vqadd.u8 q8, q1, │ │ │ │ + strb r4, [r1, #29] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mcr2 0, 2, r0, cr8, cr1, {2} │ │ │ │ - strb r2, [r2, #25] │ │ │ │ + mrc2 0, 2, r0, cr0, cr1, {2} │ │ │ │ + strb r2, [r3, #25] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2 0, cr0, [r0, #324] @ 0x144 │ │ │ │ - strb r2, [r3, #22] │ │ │ │ + ldc2 0, cr0, [r8, #324] @ 0x144 │ │ │ │ + strb r2, [r4, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stc2l 0, cr0, [sl, #-324]! @ 0xfffffebc │ │ │ │ - strb r2, [r6, #21] │ │ │ │ + ldc2l 0, cr0, [r2, #-324]! @ 0xfffffebc │ │ │ │ + strb r2, [r7, #21] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stc2l 0, cr0, [r8, #-324] @ 0xfffffebc │ │ │ │ - strb r2, [r2, #21] │ │ │ │ + ldc2l 0, cr0, [r0, #-324] @ 0xfffffebc │ │ │ │ + strb r2, [r3, #21] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2 0, cr0, [sl, #-324] @ 0xfffffebc │ │ │ │ - strb r4, [r4, #20] │ │ │ │ + stc2 0, cr0, [r2, #-324]! @ 0xfffffebc │ │ │ │ + strb r4, [r5, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2l 0, cr0, [lr], #324 @ 0x144 │ │ │ │ - strb r0, [r1, #20] │ │ │ │ + stc2 0, cr0, [r6, #-324] @ 0xfffffebc │ │ │ │ + strb r0, [r2, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2l 0, cr0, [lr], {81} @ 0x51 │ │ │ │ - strb r0, [r5, #19] │ │ │ │ + stc2l 0, cr0, [r6], #324 @ 0x144 │ │ │ │ + strb r0, [r6, #19] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfaba0051 │ │ │ │ - strb r6, [r0, #11] │ │ │ │ + @ instruction: 0xfac20051 │ │ │ │ + strb r6, [r1, #11] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfa9a0051 │ │ │ │ - strb r4, [r4, #10] │ │ │ │ + @ instruction: 0xfaa20051 │ │ │ │ + strb r4, [r5, #10] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfa800051 │ │ │ │ - strb r4, [r1, #10] │ │ │ │ + @ instruction: 0xfa880051 │ │ │ │ + strb r4, [r2, #10] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfa640051 │ │ │ │ - strb r0, [r6, #9] │ │ │ │ + @ instruction: 0xfa6c0051 │ │ │ │ + strb r0, [r7, #9] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfa4c0051 │ │ │ │ - strb r0, [r3, #9] │ │ │ │ + @ instruction: 0xfa540051 │ │ │ │ + strb r0, [r4, #9] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfa300051 │ │ │ │ - strb r4, [r7, #8] │ │ │ │ + @ instruction: 0xfa380051 │ │ │ │ + strb r4, [r0, #9] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfa160051 │ │ │ │ - strb r0, [r4, #8] │ │ │ │ + @ instruction: 0xfa1e0051 │ │ │ │ + strb r0, [r5, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr??.w r0, [r6, #81] @ 0x51 │ │ │ │ - strb r0, [r0, #8] │ │ │ │ + ldr??.w r0, [lr, #81] @ 0x51 │ │ │ │ + strb r0, [r1, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vst1.8 @ instruction: 0xf9c60051 │ │ │ │ - strb r2, [r2, #7] │ │ │ │ + vst1.8 @ instruction: 0xf9ce0051 │ │ │ │ + strb r2, [r3, #7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vld1.8 @ instruction: 0xf9a80051 │ │ │ │ - strb r4, [r6, #6] │ │ │ │ + ldrsh.w r0, [r0, #81] @ 0x51 │ │ │ │ + strb r4, [r7, #6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr??.w r0, [r4, r1, lsl #1] │ │ │ │ - strb r0, [r0, #6] │ │ │ │ + ldr??.w r0, [ip, r1, lsl #1] │ │ │ │ + strb r0, [r1, #6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vst4.16 {d16-d19}, [r4 :64], r1 │ │ │ │ - strb r0, [r2, #5] │ │ │ │ + vst4.16 {d16-d19}, [ip :64], r1 │ │ │ │ + strb r0, [r3, #5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vld4.16 {d0-d3}, [ip :64], r1 │ │ │ │ - strb r0, [r7, #4] │ │ │ │ + ldrsh.w r0, [r4, r1, lsl #1] │ │ │ │ + strb r0, [r0, #5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb.w r0, [r0, r1, lsl #1] │ │ │ │ - strb r4, [r3, #4] │ │ │ │ + ldrsb.w r0, [r8, r1, lsl #1] │ │ │ │ + strb r4, [r4, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr??.w r0, [r6, #81] @ 0x51 │ │ │ │ - strb r2, [r0, #4] │ │ │ │ + ldr??.w r0, [lr, #81] @ 0x51 │ │ │ │ + strb r2, [r1, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr.w r0, [ip, #81] @ 0x51 │ │ │ │ - strb r0, [r5, #3] │ │ │ │ + str??.w r0, [r4, #81] @ 0x51 │ │ │ │ + strb r0, [r6, #3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ vldr d7, [r4, #176] @ 0xb0 │ │ │ │ mov r0, r9 │ │ │ │ ldr.w r3, [r4, #240] @ 0xf0 │ │ │ │ movw r5, #1215 @ 0x4bf │ │ │ │ vmov.f64 d8, d7 │ │ │ │ mov fp, r3 │ │ │ │ @@ -826830,63 +826830,63 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #148] @ (2f7818 >::_M_default_append(unsigned int)@@Base+0x71f14>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 2f5770 >::_M_default_append(unsigned int)@@Base+0x6fe6c> │ │ │ │ nop │ │ │ │ - @ instruction: 0xf7380051 │ │ │ │ - @ instruction: 0xf67e0051 │ │ │ │ - movw r0, #2129 @ 0x851 │ │ │ │ - ldr r4, [r1, #100] @ 0x64 │ │ │ │ + @ instruction: 0xf7400051 │ │ │ │ + @ instruction: 0xf6860051 │ │ │ │ + movw r0, #34897 @ 0x8851 │ │ │ │ + ldr r4, [r2, #100] @ 0x64 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf6240051 │ │ │ │ - ldr r6, [r5, #96] @ 0x60 │ │ │ │ + @ instruction: 0xf62c0051 │ │ │ │ + ldr r6, [r6, #96] @ 0x60 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - addw r0, r2, #2129 @ 0x851 │ │ │ │ - ldr r4, [r1, #96] @ 0x60 │ │ │ │ + addw r0, sl, #2129 @ 0x851 │ │ │ │ + ldr r4, [r2, #96] @ 0x60 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf5e80051 │ │ │ │ - ldr r2, [r6, #92] @ 0x5c │ │ │ │ + @ instruction: 0xf5f00051 │ │ │ │ + ldr r2, [r7, #92] @ 0x5c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rsb r0, lr, #13697024 @ 0xd10000 │ │ │ │ - ldr r0, [r3, #92] @ 0x5c │ │ │ │ + rsbs r0, r6, #13697024 @ 0xd10000 │ │ │ │ + ldr r0, [r4, #92] @ 0x5c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - sbc.w r0, r8, #13697024 @ 0xd10000 │ │ │ │ - @ instruction: 0xf4c60051 │ │ │ │ - @ instruction: 0xf4c20051 │ │ │ │ - ldr r4, [r1, #76] @ 0x4c │ │ │ │ + sbcs.w r0, r0, #13697024 @ 0xd10000 │ │ │ │ + @ instruction: 0xf4ce0051 │ │ │ │ + @ instruction: 0xf4ca0051 │ │ │ │ + ldr r4, [r2, #76] @ 0x4c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf4a80051 │ │ │ │ - ldr r2, [r6, #72] @ 0x48 │ │ │ │ + @ instruction: 0xf4b00051 │ │ │ │ + ldr r2, [r7, #72] @ 0x48 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - eor.w r0, lr, #13697024 @ 0xd10000 │ │ │ │ - ldr r0, [r3, #72] @ 0x48 │ │ │ │ + eors.w r0, r6, #13697024 @ 0xd10000 │ │ │ │ + ldr r0, [r4, #72] @ 0x48 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orns r0, r4, #13697024 @ 0xd10000 │ │ │ │ - ldr r6, [r7, #68] @ 0x44 │ │ │ │ + orns r0, ip, #13697024 @ 0xd10000 │ │ │ │ + ldr r6, [r0, #72] @ 0x48 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orrs.w r0, r8, #13697024 @ 0xd10000 │ │ │ │ - ldr r4, [r4, #68] @ 0x44 │ │ │ │ + orn r0, r0, #13697024 @ 0xd10000 │ │ │ │ + ldr r4, [r5, #68] @ 0x44 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bics.w r0, lr, #13697024 @ 0xd10000 │ │ │ │ - ldr r2, [r1, #68] @ 0x44 │ │ │ │ + orr.w r0, r6, #13697024 @ 0xd10000 │ │ │ │ + ldr r2, [r2, #68] @ 0x44 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bic.w r0, r4, #13697024 @ 0xd10000 │ │ │ │ - ldr r0, [r6, #64] @ 0x40 │ │ │ │ + bic.w r0, ip, #13697024 @ 0xd10000 │ │ │ │ + ldr r0, [r7, #64] @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf3760051 │ │ │ │ - @ instruction: 0xf37c0051 │ │ │ │ - ldr r0, [r1, #56] @ 0x38 │ │ │ │ + @ instruction: 0xf37e0051 │ │ │ │ + usat r0, #17, r4, lsl #1 │ │ │ │ + ldr r0, [r2, #56] @ 0x38 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bfi r0, r0, #1, #17 │ │ │ │ - ldr r4, [r5, #52] @ 0x34 │ │ │ │ + bfi r0, r8, #1, #17 │ │ │ │ + ldr r4, [r6, #52] @ 0x34 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - sbfx r0, r4, #1, #18 │ │ │ │ - ldr r0, [r2, #52] @ 0x34 │ │ │ │ + sbfx r0, ip, #1, #18 │ │ │ │ + ldr r0, [r3, #52] @ 0x34 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #436] @ (2f79e0 >::_M_default_append(unsigned int)@@Base+0x720dc>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -827060,51 +827060,51 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 2f78b0 >::_M_default_append(unsigned int)@@Base+0x71fac> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ strb r6, [r0, #7] │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf22e0051 │ │ │ │ + @ instruction: 0xf2360051 │ │ │ │ udf #181 @ 0xb5 │ │ │ │ - vsubw.u , , d28 │ │ │ │ + vrsra.u64 d31, d20, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf3e60051 │ │ │ │ + @ instruction: 0xf3ee0051 │ │ │ │ lsls r5, r0, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf21e0051 │ │ │ │ - ldr r2, [r5, #32] │ │ │ │ + @ instruction: 0xf2260051 │ │ │ │ + ldr r2, [r6, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ strb r4, [r0, #5] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xf1ea0051 │ │ │ │ - ldr r6, [r6, #28] │ │ │ │ + @ instruction: 0xf1f20051 │ │ │ │ + ldr r6, [r7, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ cbnz r1, 2f7a70 >::_M_default_append(unsigned int)@@Base+0x7216c> │ │ │ │ - @ instruction: 0xfffff36a │ │ │ │ + vrsra.u32 , q9, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf39c0051 │ │ │ │ - sub.w r0, r0, #81 @ 0x51 │ │ │ │ - ldr r4, [r5, #24] │ │ │ │ + usat r0, #17, r4, asr #1 │ │ │ │ + sub.w r0, r8, #81 @ 0x51 │ │ │ │ + ldr r4, [r6, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf1860051 │ │ │ │ - ldr r2, [r2, #24] │ │ │ │ + @ instruction: 0xf18e0051 │ │ │ │ + ldr r2, [r3, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf3700051 │ │ │ │ - bic.w r0, lr, #13697024 @ 0xd10000 │ │ │ │ + @ instruction: 0xf3780051 │ │ │ │ bics.w r0, r6, #13697024 @ 0xd10000 │ │ │ │ - @ instruction: 0xf4a80051 │ │ │ │ - @ instruction: 0xf12e0051 │ │ │ │ - ldr r2, [r7, #16] │ │ │ │ + bics.w r0, lr, #13697024 @ 0xd10000 │ │ │ │ + @ instruction: 0xf4b00051 │ │ │ │ + @ instruction: 0xf1360051 │ │ │ │ + ldr r2, [r0, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds.w r0, r4, #81 @ 0x51 │ │ │ │ - ldr r0, [r4, #16] │ │ │ │ + adds.w r0, ip, #81 @ 0x51 │ │ │ │ + ldr r0, [r5, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf0f60051 │ │ │ │ - ldr r0, [r0, #16] │ │ │ │ + @ instruction: 0xf0fe0051 │ │ │ │ + ldr r0, [r1, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 2f781c >::_M_default_append(unsigned int)@@Base+0x71f18> │ │ │ │ @@ -827125,16 +827125,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - orr.w r0, r0, #81 @ 0x51 │ │ │ │ - ldr r4, [r1, #4] │ │ │ │ + orr.w r0, r8, #81 @ 0x51 │ │ │ │ + ldr r4, [r2, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr.w r2, [pc, #2172] @ 2f8330 >::_M_default_append(unsigned int)@@Base+0x72a2c> │ │ │ │ sub sp, #188 @ 0xbc │ │ │ │ @@ -827920,20 +827920,20 @@ │ │ │ │ ... │ │ │ │ ldr r6, [r7, #112] @ 0x70 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r4, [r1, #112] @ 0x70 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - @ instruction: 0xf2b00051 │ │ │ │ - str r2, [r6, #112] @ 0x70 │ │ │ │ + @ instruction: 0xf2b80051 │ │ │ │ + str r2, [r7, #112] @ 0x70 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf28c0051 │ │ │ │ - mcr 0, 4, r0, cr8, cr1, {2} │ │ │ │ - stc 0, cr0, [r4], #-324 @ 0xfffffebc │ │ │ │ + @ instruction: 0xf2940051 │ │ │ │ + mrc 0, 4, r0, cr0, cr1, {2} │ │ │ │ + stc 0, cr0, [ip], #-324 @ 0xfffffebc │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ cmp.w r3, #1000 @ 0x3e8 │ │ │ │ add.w r2, r2, #8 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ bge.w 2f85fe >::_M_default_append(unsigned int)@@Base+0x72cfa> │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ movs r1, #0 │ │ │ │ @@ -828492,51 +828492,51 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #96] @ (2f89f8 >::_M_default_append(unsigned int)@@Base+0x730f4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 2f8586 >::_M_default_append(unsigned int)@@Base+0x72c82> │ │ │ │ nop │ │ │ │ - strd r0, r0, [r8, #-324]! @ 0x144 │ │ │ │ - ldrb r0, [r5, r7] │ │ │ │ + ldrd r0, r0, [r0, #-324]! @ 0x144 │ │ │ │ + ldrb r0, [r6, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xe8d40051 │ │ │ │ - ldrb r4, [r2, r5] │ │ │ │ + @ instruction: 0xe8dc0051 │ │ │ │ + ldrb r4, [r3, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia.w r6!, {r0, r4, r6} │ │ │ │ - ldrb r6, [r6, r4] │ │ │ │ + ldmia.w lr!, {r0, r4, r6} │ │ │ │ + ldrb r6, [r7, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia.w r6, {r0, r4, r6} │ │ │ │ - ldrb r6, [r2, r4] │ │ │ │ + ldmia.w lr, {r0, r4, r6} │ │ │ │ + ldrb r6, [r3, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrd r0, r0, [r8], #-324 @ 0x144 │ │ │ │ - ldrb r2, [r7, r3] │ │ │ │ + stmia.w r0, {r0, r4, r6} │ │ │ │ + ldrb r2, [r0, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xe85c0051 │ │ │ │ - ldrb r6, [r3, r3] │ │ │ │ + strd r0, r0, [r4], #-324 @ 0x144 │ │ │ │ + ldrb r6, [r4, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2f879c >::_M_default_append(unsigned int)@@Base+0x72e98> │ │ │ │ + b.n 2f87ac >::_M_default_append(unsigned int)@@Base+0x72ea8> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r4, r5] │ │ │ │ + ldrh r6, [r5, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2f84b4 >::_M_default_append(unsigned int)@@Base+0x72bb0> │ │ │ │ + b.n 2f84c4 >::_M_default_append(unsigned int)@@Base+0x72bc0> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r5, r7] │ │ │ │ + ldr r6, [r6, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2f83c8 >::_M_default_append(unsigned int)@@Base+0x72ac4> │ │ │ │ + b.n 2f83d8 >::_M_default_append(unsigned int)@@Base+0x72ad4> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r6, r5] │ │ │ │ + ldr r2, [r7, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2f8398 >::_M_default_append(unsigned int)@@Base+0x72a94> │ │ │ │ + b.n 2f83a8 >::_M_default_append(unsigned int)@@Base+0x72aa4> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r2, r5] │ │ │ │ + ldr r6, [r3, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2f8368 >::_M_default_append(unsigned int)@@Base+0x72a64> │ │ │ │ + b.n 2f8378 >::_M_default_append(unsigned int)@@Base+0x72a74> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r7, r4] │ │ │ │ + ldr r2, [r0, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r2, [pc, #188] @ (2f8acc >::_M_default_append(unsigned int)@@Base+0x731c8>) │ │ │ │ @@ -828617,32 +828617,32 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bl 382ace │ │ │ │ ldrsh r4, [r3, r7] │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2f8360 >::_M_default_append(unsigned int)@@Base+0x72a5c> │ │ │ │ + b.n 2f8370 >::_M_default_append(unsigned int)@@Base+0x72a6c> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - b.n 2f83b8 >::_M_default_append(unsigned int)@@Base+0x72ab4> │ │ │ │ + b.n 2f83c8 >::_M_default_append(unsigned int)@@Base+0x72ac4> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - b.n 2f92c0 >::_M_default_append(unsigned int)@@Base+0x739bc> │ │ │ │ + b.n 2f92d0 >::_M_default_append(unsigned int)@@Base+0x739cc> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r6, r1] │ │ │ │ + ldr r2, [r7, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 2f9298 >::_M_default_append(unsigned int)@@Base+0x73994> │ │ │ │ + b.n 2f92a8 >::_M_default_append(unsigned int)@@Base+0x739a4> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r3, r1] │ │ │ │ + ldr r2, [r4, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldrsh r4, [r6, r5] │ │ │ │ lsls r2, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - b.n 2f9220 >::_M_default_append(unsigned int)@@Base+0x7391c> │ │ │ │ + b.n 2f9230 >::_M_default_append(unsigned int)@@Base+0x7392c> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r2, r0] │ │ │ │ + ldr r6, [r3, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr r2, [pc, #164] @ (2f8bb8 >::_M_default_append(unsigned int)@@Base+0x732b4>) │ │ │ │ @@ -828714,28 +828714,28 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xef85ffff │ │ │ │ ldrsh r0, [r3, r3] │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2f9244 >::_M_default_append(unsigned int)@@Base+0x73940> │ │ │ │ + b.n 2f9254 >::_M_default_append(unsigned int)@@Base+0x73950> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - b.n 2f929c >::_M_default_append(unsigned int)@@Base+0x73998> │ │ │ │ + b.n 2f92ac >::_M_default_append(unsigned int)@@Base+0x739a8> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - b.n 2f91a4 >::_M_default_append(unsigned int)@@Base+0x738a0> │ │ │ │ + b.n 2f91b4 >::_M_default_append(unsigned int)@@Base+0x738b0> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsb r6, [r5, r5] │ │ │ │ + ldrsb r6, [r6, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldrsh r0, [r1, r2] │ │ │ │ lsls r2, r3, #1 │ │ │ │ mcr2 15, 3, pc, cr13, cr15, {7} @ │ │ │ │ - b.n 2f912c >::_M_default_append(unsigned int)@@Base+0x73828> │ │ │ │ + b.n 2f913c >::_M_default_append(unsigned int)@@Base+0x73838> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsb r2, [r5, r4] │ │ │ │ + ldrsb r2, [r6, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -828792,15 +828792,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrb r2, [r1, r7] │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2f914c >::_M_default_append(unsigned int)@@Base+0x73848> │ │ │ │ + b.n 2f915c >::_M_default_append(unsigned int)@@Base+0x73858> │ │ │ │ lsls r1, r2, #1 │ │ │ │ ldrb r0, [r2, r6] │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -829744,37 +829744,37 @@ │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r6, [r3, r7] │ │ │ │ lsls r2, r3, #1 │ │ │ │ ldrh r6, [r5, r6] │ │ │ │ lsls r2, r3, #1 │ │ │ │ - str r4, [r1, #4] │ │ │ │ + str r4, [r2, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - svc 76 @ 0x4c │ │ │ │ + svc 84 @ 0x54 │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsrs r4, r5, #25 │ │ │ │ movs r0, r0 │ │ │ │ stc2l 15, cr15, [r3], #1020 @ 0x3fc │ │ │ │ stc2l 15, cr15, [r1, #1020]! @ 0x3fc │ │ │ │ - bgt.n 2f96b0 >::_M_default_append(unsigned int)@@Base+0x73dac> │ │ │ │ + bgt.n 2f96c0 >::_M_default_append(unsigned int)@@Base+0x73dbc> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bgt.n 2f96e4 >::_M_default_append(unsigned int)@@Base+0x73de0> │ │ │ │ + ble.n 2f96f4 >::_M_default_append(unsigned int)@@Base+0x73df0> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [r3, r3] │ │ │ │ + str r0, [r4, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bgt.n 2f967c >::_M_default_append(unsigned int)@@Base+0x73d78> │ │ │ │ + bgt.n 2f968c >::_M_default_append(unsigned int)@@Base+0x73d88> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [r4, r2] │ │ │ │ + str r2, [r5, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r6, #58] @ 0x3a │ │ │ │ + strh r0, [r7, #58] @ 0x3a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #92 @ 0x5c │ │ │ │ + cmp r2, #100 @ 0x64 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bge.n 2f97f4 >::_M_default_append(unsigned int)@@Base+0x73ef0> │ │ │ │ + bge.n 2f9804 >::_M_default_append(unsigned int)@@Base+0x73f00> │ │ │ │ lsls r1, r2, #1 │ │ │ │ bgt.n 2f9802 >::_M_default_append(unsigned int)@@Base+0x73efe> │ │ │ │ add.w r1, r8, r4, lsl #3 │ │ │ │ vldr d6, [r1] │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -831076,101 +831076,101 @@ │ │ │ │ bl 17004 │ │ │ │ b.n 2fa04a >::_M_default_append(unsigned int)@@Base+0x74746> │ │ │ │ nop │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - ldmia r6, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r6, {r1, r2, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r6!, {r1, r2, r3} │ │ │ │ + ldmia r6!, {r1, r2, r4} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - rors r0, r6 │ │ │ │ + rors r0, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r5, {r1, r5, r7} │ │ │ │ + ldmia r5, {r1, r3, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - sbcs r4, r0 │ │ │ │ + sbcs r4, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r5, {r1, r3, r4, r5} │ │ │ │ + ldmia r5!, {r1, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r4, {r3, r4, r5, r6, r7} │ │ │ │ + ldmia r5!, {} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r3 │ │ │ │ + lsrs r2, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r4, {r2, r3, r4, r6, r7} │ │ │ │ + ldmia r4!, {r2, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r7 │ │ │ │ + lsrs r6, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r4, r7} │ │ │ │ + ldmia r4, {r1, r2, r3, r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - eors r0, r7 │ │ │ │ + lsls r0, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r4, {r3, r4, r5, r6} │ │ │ │ + ldmia r4!, {r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - eors r4, r3 │ │ │ │ + eors r4, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r4!, {r1, r2, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - eors r0, r0 │ │ │ │ + eors r0, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r4!, {r6} │ │ │ │ + ldmia r4!, {r3, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ands r2, r4 │ │ │ │ + ands r2, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r4!, {r1, r2} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r7, #226 @ 0xe2 │ │ │ │ + subs r7, #234 @ 0xea │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r3!, {r1, r5, r6, r7} │ │ │ │ + ldmia r3, {r1, r3, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r7, #196 @ 0xc4 │ │ │ │ + subs r7, #204 @ 0xcc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r3, {r3, r6, r7} │ │ │ │ + ldmia r3!, {r4, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r7, #170 @ 0xaa │ │ │ │ + subs r7, #178 @ 0xb2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r3, {r2, r3, r5, r7} │ │ │ │ + ldmia r3!, {r2, r4, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r7, #142 @ 0x8e │ │ │ │ + subs r7, #150 @ 0x96 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r3!, {r2, r4, r6} │ │ │ │ + ldmia r3, {r2, r3, r4, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2, {r2, r3, r5, r7} │ │ │ │ + ldmia r2, {r2, r4, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2!, {r1, r3, r4, r6} │ │ │ │ + ldmia r2!, {r1, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2!, {r1, r4, r5} │ │ │ │ + ldmia r2!, {r1, r3, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r1!, {r5, r6, r7} │ │ │ │ + ldmia r1!, {r3, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r5, r7} │ │ │ │ + ldmia r1, {r1, r2, r4, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r5, #144 @ 0x90 │ │ │ │ + subs r5, #152 @ 0x98 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r1, {r1, r4, r7} │ │ │ │ + ldmia r1, {r1, r3, r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r5, #116 @ 0x74 │ │ │ │ + subs r5, #124 @ 0x7c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r5, r6} │ │ │ │ + ldmia r1, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r5, #88 @ 0x58 │ │ │ │ + subs r5, #96 @ 0x60 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r1!, {r2, r3, r4, r6} │ │ │ │ + ldmia r1!, {r2, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r5, #62 @ 0x3e │ │ │ │ + subs r5, #70 @ 0x46 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r1, {r1, r6} │ │ │ │ + ldmia r1, {r1, r3, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r5, #36 @ 0x24 │ │ │ │ + subs r5, #44 @ 0x2c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r1!, {r3, r4} │ │ │ │ + ldmia r1!, {r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r4, #252 @ 0xfc │ │ │ │ + subs r5, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r0!, {r1, r4, r7} │ │ │ │ + ldmia r0!, {r1, r3, r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr.w r2, [pc, #1088] @ 2fab30 >::_M_default_append(unsigned int)@@Base+0x7522c> │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -831581,136 +831581,136 @@ │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ cmn r6, r7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r7!, {r2, r3, r4, r7} │ │ │ │ + stmia r7!, {r2, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ b.n 2fa8ce >::_M_default_append(unsigned int)@@Base+0x74fca> │ │ │ │ - @ instruction: 0xffffcdd4 │ │ │ │ + @ instruction: 0xffffcddc │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r3, r6} │ │ │ │ + ldmia r0!, {r1, r4, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsls r1, r2, #19 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r7!, {r1, r4, r5, r6} │ │ │ │ + stmia r7!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r3, #86 @ 0x56 │ │ │ │ + subs r3, #94 @ 0x5e │ │ │ │ lsls r7, r1, #1 │ │ │ │ negs r0, r6 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r4, r5} │ │ │ │ + stmia r7!, {r1, r2, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r3, #34 @ 0x22 │ │ │ │ + subs r3, #42 @ 0x2a │ │ │ │ lsls r7, r1, #1 │ │ │ │ b.n 2fa40e >::_M_default_append(unsigned int)@@Base+0x74b0a> │ │ │ │ vsri.32 d30, d3, #1 │ │ │ │ - vabdl.u q14, d15, d0 │ │ │ │ + vabdl.u q14, d15, d8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r2, #228 @ 0xe4 │ │ │ │ + subs r2, #236 @ 0xec │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r6!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r2, #202 @ 0xca │ │ │ │ + subs r2, #210 @ 0xd2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r7!, {r1, r4, r7} │ │ │ │ + stmia r7!, {r1, r3, r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r7!, {r6, r7} │ │ │ │ + stmia r7!, {r3, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r7!, {r1, r6, r7} │ │ │ │ + stmia r7!, {r1, r3, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r2} │ │ │ │ + ldmia r0!, {r2, r3} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r6!, {r3, r7} │ │ │ │ + stmia r6!, {r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r2, #108 @ 0x6c │ │ │ │ + subs r2, #116 @ 0x74 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r5, r6} │ │ │ │ + stmia r6!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r2, #82 @ 0x52 │ │ │ │ + subs r2, #90 @ 0x5a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r7!, {r2, r3, r4, r6, r7} │ │ │ │ + stmia r7!, {r2, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r2, r4} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r6!, {r1, r4, r5} │ │ │ │ + stmia r6!, {r1, r3, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r2, #22 │ │ │ │ + subs r2, #30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r0!, {r6} │ │ │ │ + ldmia r0!, {r3, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r7!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r0!, {r2} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + stmia r5!, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r1, #210 @ 0xd2 │ │ │ │ + subs r1, #218 @ 0xda │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r5!, {r4, r6, r7} │ │ │ │ + stmia r5!, {r3, r4, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r1, #178 @ 0xb2 │ │ │ │ + subs r1, #186 @ 0xba │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r0!, {r1, r2} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r2, r5} │ │ │ │ + ldmia r0!, {r2, r3, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r5!, {r1, r3, r7} │ │ │ │ + stmia r5!, {r1, r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r1, #110 @ 0x6e │ │ │ │ + subs r1, #118 @ 0x76 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3} │ │ │ │ + ldmia r0!, {r1, r2, r4} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r2, r3, r6} │ │ │ │ + ldmia r0!, {r2, r4, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r5!, {r1, r6} │ │ │ │ + stmia r5!, {r1, r3, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r1, #38 @ 0x26 │ │ │ │ + subs r1, #46 @ 0x2e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r0!, {r1, r7} │ │ │ │ + ldmia r0!, {r1, r3, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r5} │ │ │ │ + ldmia r0!, {r1, r2, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r2} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, #224 @ 0xe0 │ │ │ │ + subs r0, #232 @ 0xe8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r0!, {r3, r5, r7} │ │ │ │ + ldmia r0!, {r4, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r2, r4, r6} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r2, r4, r5, r7} │ │ │ │ + stmia r4!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, #152 @ 0x98 │ │ │ │ + subs r0, #160 @ 0xa0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r1!, {r2, r3} │ │ │ │ + ldmia r1!, {r2, r4} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r3, r5, r6, r7} │ │ │ │ + ldmia r0!, {r1, r4, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r0!, {r1, r2, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r5, r6} │ │ │ │ + stmia r4!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, #82 @ 0x52 │ │ │ │ + subs r0, #90 @ 0x5a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r0!, {r2, r3, r6, r7} │ │ │ │ + ldmia r0!, {r2, r4, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r1, {r1, r4, r5} │ │ │ │ + ldmia r1, {r1, r3, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r1, r3, r5} │ │ │ │ + stmia r4!, {r1, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r0, #14 │ │ │ │ + subs r0, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r4} │ │ │ │ + ldmia r1, {r1, r2, r3, r4} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r1!, {r2, r3, r5, r6} │ │ │ │ + ldmia r1!, {r2, r4, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r3!, {r2, r5, r6, r7} │ │ │ │ + stmia r3!, {r2, r3, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r7, #200 @ 0xc8 │ │ │ │ + adds r7, #208 @ 0xd0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -831738,17 +831738,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - stmia r2!, {r3, r4, r5, r6} │ │ │ │ + stmia r2!, {r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r6, #92 @ 0x5c │ │ │ │ + adds r6, #100 @ 0x64 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ bl 4f773c │ │ │ │ @@ -831804,15 +831804,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ subs r5, #34 @ 0x22 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r7!, {r1, r4, r5, r6} │ │ │ │ + stmia r7!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ subs r4, #232 @ 0xe8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -832204,47 +832204,47 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ subs r3, #144 @ 0x90 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r5!, {r2, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r5} │ │ │ │ + stmia r5!, {r1, r2, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r3, #82 @ 0x52 │ │ │ │ + adds r3, #90 @ 0x5a │ │ │ │ lsls r7, r1, #1 │ │ │ │ subs r2, #108 @ 0x6c │ │ │ │ lsls r2, r3, #1 │ │ │ │ - stmia r4!, {r3, r6, r7} │ │ │ │ + stmia r4!, {r4, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r2, #236 @ 0xec │ │ │ │ + adds r2, #244 @ 0xf4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r4!, {r2} │ │ │ │ + stmia r4!, {r2, r3} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r3!, {r1, r3, r7} │ │ │ │ + stmia r3!, {r1, r4, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r1, #174 @ 0xae │ │ │ │ + adds r1, #182 @ 0xb6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r2, r3, r4, r6} │ │ │ │ + stmia r3!, {r2, r5, r6} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r1, #128 @ 0x80 │ │ │ │ + adds r1, #136 @ 0x88 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r1, r4, r5} │ │ │ │ + stmia r3!, {r1, r3, r4, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r1, #86 @ 0x56 │ │ │ │ + adds r1, #94 @ 0x5e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r3!, {r3, r4} │ │ │ │ + stmia r3!, {r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r1, #60 @ 0x3c │ │ │ │ + adds r1, #68 @ 0x44 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r2!, {r4, r5, r6, r7} │ │ │ │ + stmia r2!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r1, #20 │ │ │ │ + adds r1, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r3, [r2, #4] │ │ │ │ push {r4} │ │ │ │ ldr r4, [r1, #4] │ │ │ │ cmp r4, r3 │ │ │ │ bne.n 2fb236 >::_M_default_append(unsigned int)@@Base+0x75932> │ │ │ │ ldr r3, [r2, #8] │ │ │ │ @@ -833250,15 +833250,15 @@ │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ ... │ │ │ │ cmp r7, #232 @ 0xe8 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cbnz r2, 2fbe44 >::_M_default_append(unsigned int)@@Base+0x76540> │ │ │ │ + cbnz r2, 2fbe46 >::_M_default_append(unsigned int)@@Base+0x76542> │ │ │ │ lsls r1, r2, #1 │ │ │ │ mov.w fp, r1, lsl #2 │ │ │ │ add.w r7, r9, r1, lsl #3 │ │ │ │ add.w r1, r1, #1 │ │ │ │ bge.w 2fc48e >::_M_default_append(unsigned int)@@Base+0x76b8a> │ │ │ │ str.w r0, [sl, fp] │ │ │ │ ldr r0, [sp, #24] │ │ │ │ @@ -834333,43 +834333,43 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 2fca3a >::_M_default_append(unsigned int)@@Base+0x77136> │ │ │ │ ldr r4, [sp, #96] @ 0x60 │ │ │ │ vmov.f64 d10, d13 │ │ │ │ b.w 2fbd76 >::_M_default_append(unsigned int)@@Base+0x76472> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - add r5, sp, #392 @ 0x188 │ │ │ │ + add r5, sp, #424 @ 0x1a8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ movs r2, #134 @ 0x86 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r3, sp, #640 @ 0x280 │ │ │ │ + add r3, sp, #672 @ 0x2a0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r4, r0, r7 │ │ │ │ + adds r4, r1, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, sp, #504 @ 0x1f8 │ │ │ │ + add r2, sp, #536 @ 0x218 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r0, r4, r2 │ │ │ │ + adds r0, r5, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, sp, #384 @ 0x180 │ │ │ │ + add r2, sp, #416 @ 0x1a0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r2, r0, r2 │ │ │ │ + adds r2, r1, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, sp, #280 @ 0x118 │ │ │ │ + add r2, sp, #312 @ 0x138 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r0, r5, r1 │ │ │ │ + adds r0, r6, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, sp, #176 @ 0xb0 │ │ │ │ + add r2, sp, #208 @ 0xd0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r6, r1, r1 │ │ │ │ + adds r6, r2, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, sp, #72 @ 0x48 │ │ │ │ + add r2, sp, #104 @ 0x68 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r4, r6, r0 │ │ │ │ + adds r4, r7, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3832] @ 0xef8 │ │ │ │ ldr.w r2, [pc, #2888] @ 2fd654 >::_M_default_append(unsigned int)@@Base+0x77d50> │ │ │ │ @@ -835486,81 +835486,81 @@ │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ subs r6, r7, #2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ subs r2, r4, #2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - add r0, sp, #296 @ 0x128 │ │ │ │ + add r0, sp, #328 @ 0x148 │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsrs r4, r5, #25 │ │ │ │ movs r0, r0 │ │ │ │ b.n 2fd732 >::_M_default_append(unsigned int)@@Base+0x77e2e> │ │ │ │ vsli.32 d30, d31, #31 │ │ │ │ - vqshl.u32 d26, d8, #31 │ │ │ │ + vabdl.u q13, d15, d16 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r2, r7, #20 │ │ │ │ + asrs r2, r0, #21 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, pc, #936 @ (adr r4, 2fda28 >::_M_default_append(unsigned int)@@Base+0x78124>) │ │ │ │ + add r4, pc, #968 @ (adr r4, 2fda48 >::_M_default_append(unsigned int)@@Base+0x78144>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r4, pc, #264 @ (adr r4, 2fd78c >::_M_default_append(unsigned int)@@Base+0x77e88>) │ │ │ │ + add r4, pc, #296 @ (adr r4, 2fd7ac >::_M_default_append(unsigned int)@@Base+0x77ea8>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r3, pc, #160 @ (adr r3, 2fd728 >::_M_default_append(unsigned int)@@Base+0x77e24>) │ │ │ │ + add r3, pc, #192 @ (adr r3, 2fd748 >::_M_default_append(unsigned int)@@Base+0x77e44>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r2, pc, #600 @ (adr r2, 2fd8e4 >::_M_default_append(unsigned int)@@Base+0x77fe0>) │ │ │ │ + add r2, pc, #632 @ (adr r2, 2fd904 >::_M_default_append(unsigned int)@@Base+0x78000>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r2, pc, #144 @ (adr r2, 2fd720 >::_M_default_append(unsigned int)@@Base+0x77e1c>) │ │ │ │ + add r2, pc, #176 @ (adr r2, 2fd740 >::_M_default_append(unsigned int)@@Base+0x77e3c>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r6, r0, #1 │ │ │ │ + asrs r6, r1, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r2, pc, #16 @ (adr r2, 2fd6a8 >::_M_default_append(unsigned int)@@Base+0x77da4>) │ │ │ │ + add r2, pc, #48 @ (adr r2, 2fd6c8 >::_M_default_append(unsigned int)@@Base+0x77dc4>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r0, r5, #32 │ │ │ │ + asrs r0, r6, #32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #88 @ (adr r1, 2fd6f8 >::_M_default_append(unsigned int)@@Base+0x77df4>) │ │ │ │ + add r1, pc, #120 @ (adr r1, 2fd718 >::_M_default_append(unsigned int)@@Base+0x77e14>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r7, #28 │ │ │ │ + lsrs r2, r0, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, pc, #984 @ (adr r0, 2fda80 >::_M_default_append(unsigned int)@@Base+0x7817c>) │ │ │ │ + add r0, pc, #1016 @ (adr r0, 2fdaa0 >::_M_default_append(unsigned int)@@Base+0x7819c>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r3, #28 │ │ │ │ + lsrs r2, r4, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, pc, #856 @ (adr r0, 2fda08 >::_M_default_append(unsigned int)@@Base+0x78104>) │ │ │ │ + add r0, pc, #888 @ (adr r0, 2fda28 >::_M_default_append(unsigned int)@@Base+0x78124>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r7, #27 │ │ │ │ + lsrs r2, r0, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #280] @ 0x118 │ │ │ │ + ldr r7, [sp, #312] @ 0x138 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r0, r5, #21 │ │ │ │ + lsrs r0, r6, #21 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #128] @ 0x80 │ │ │ │ + ldr r7, [sp, #160] @ 0xa0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r0, #21 │ │ │ │ + lsrs r2, r1, #21 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #16] │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r4, #20 │ │ │ │ + lsrs r6, r5, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [sp, #928] @ 0x3a0 │ │ │ │ + ldr r6, [sp, #960] @ 0x3c0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r1, #20 │ │ │ │ + lsrs r2, r2, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [sp, #816] @ 0x330 │ │ │ │ + ldr r6, [sp, #848] @ 0x350 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r5, #19 │ │ │ │ + lsrs r6, r6, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r6, [sp, #448] @ 0x1c0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [sp, #520] @ 0x208 │ │ │ │ + ldr r6, [sp, #552] @ 0x228 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r4, r4, #18 │ │ │ │ + lsrs r4, r5, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [sp, #408] @ 0x198 │ │ │ │ + ldr r6, [sp, #440] @ 0x1b8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r0, r1, #18 │ │ │ │ + lsrs r0, r2, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r0, [pc, #452] @ (2fd8b8 >::_M_default_append(unsigned int)@@Base+0x77fb4>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #444] @ (2fd8bc >::_M_default_append(unsigned int)@@Base+0x77fb8>) │ │ │ │ @@ -835725,31 +835725,31 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #44] @ (2fd8d8 >::_M_default_append(unsigned int)@@Base+0x77fd4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 2fd572 >::_M_default_append(unsigned int)@@Base+0x77c6e> │ │ │ │ nop │ │ │ │ - ldr r5, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r5, [sp, #736] @ 0x2e0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r2, #15 │ │ │ │ + lsrs r2, r3, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r4, [sp, #528] @ 0x210 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r0, r4, #10 │ │ │ │ + lsrs r0, r5, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [sp, #368] @ 0x170 │ │ │ │ + ldr r4, [sp, #400] @ 0x190 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r0, r0, #10 │ │ │ │ + lsrs r0, r1, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [sp, #448] @ 0x1c0 │ │ │ │ + ldr r4, [sp, #480] @ 0x1e0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [sp, #16] │ │ │ │ + ldr r4, [sp, #48] @ 0x30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r4, #8 │ │ │ │ + lsrs r6, r5, #8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #1012] @ (2fdce0 >::_M_default_append(unsigned int)@@Base+0x783dc>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -836138,126 +836138,126 @@ │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ asrs r6, r0, #4 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [sp, #392] @ 0x188 │ │ │ │ + ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ bl 4d1cee │ │ │ │ - ldr r3, [sp, #896] @ 0x380 │ │ │ │ + ldr r3, [sp, #928] @ 0x3a0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [sp, #344] @ 0x158 │ │ │ │ + str r6, [sp, #376] @ 0x178 │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsls r5, r7, #17 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [sp, #264] @ 0x108 │ │ │ │ + ldr r3, [sp, #296] @ 0x128 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r4, #5 │ │ │ │ + lsrs r6, r5, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r0, #2 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r6, #4 │ │ │ │ + lsrs r2, r7, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ bcc.n 2fdd2e >::_M_default_append(unsigned int)@@Base+0x7842a> │ │ │ │ vmlal.u , d31, d11[0] │ │ │ │ - @ instruction: 0xffff9ad0 │ │ │ │ + @ instruction: 0xffff9ad8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r4, r6, #3 │ │ │ │ + lsrs r4, r7, #3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r2, [sp, #760] @ 0x2f8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r3, #3 │ │ │ │ + lsrs r2, r4, #3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #72] @ 0x48 │ │ │ │ + ldr r3, [sp, #104] @ 0x68 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ + ldr r3, [sp, #304] @ 0x130 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [sp, #264] @ 0x108 │ │ │ │ + str r6, [sp, #296] @ 0x128 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #272] @ 0x110 │ │ │ │ + ldr r3, [sp, #304] @ 0x130 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [sp, #352] @ 0x160 │ │ │ │ + ldr r2, [sp, #384] @ 0x180 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r4, r7, #1 │ │ │ │ + lsrs r4, r0, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [sp, #248] @ 0xf8 │ │ │ │ + ldr r2, [sp, #280] @ 0x118 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r4, #1 │ │ │ │ + lsrs r2, r5, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ + ldr r3, [sp, #160] @ 0xa0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #472] @ 0x1d8 │ │ │ │ + ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [sp, #8] │ │ │ │ + ldr r2, [sp, #40] @ 0x28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r4, #32 │ │ │ │ + lsrs r6, r5, #32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #392] @ 0x188 │ │ │ │ + ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [sp, #40] @ 0x28 │ │ │ │ + str r6, [sp, #72] @ 0x48 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r1, [sp, #760] @ 0x2f8 │ │ │ │ + ldr r1, [sp, #792] @ 0x318 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r4, #31 │ │ │ │ + lsls r2, r5, #31 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #640] @ 0x280 │ │ │ │ + ldr r1, [sp, #672] @ 0x2a0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r0, #31 │ │ │ │ + lsls r2, r1, #31 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #48] @ 0x30 │ │ │ │ + str r6, [sp, #80] @ 0x50 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #128] @ 0x80 │ │ │ │ + ldr r3, [sp, #160] @ 0xa0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r1, [sp, #352] @ 0x160 │ │ │ │ + ldr r1, [sp, #384] @ 0x180 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r7, #29 │ │ │ │ + lsls r4, r0, #30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #136] @ 0x88 │ │ │ │ + str r6, [sp, #168] @ 0xa8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #32] │ │ │ │ + ldr r3, [sp, #64] @ 0x40 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r1, [sp, #56] @ 0x38 │ │ │ │ + ldr r1, [sp, #88] @ 0x58 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r6, #28 │ │ │ │ + lsls r2, r7, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #192] @ 0xc0 │ │ │ │ + ldr r3, [sp, #224] @ 0xe0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [sp, #888] @ 0x378 │ │ │ │ + ldr r2, [sp, #920] @ 0x398 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #792] @ 0x318 │ │ │ │ + ldr r0, [sp, #824] @ 0x338 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r5, #27 │ │ │ │ + lsls r2, r6, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r3, [sp, #512] @ 0x200 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #520] @ 0x208 │ │ │ │ + ldr r0, [sp, #552] @ 0x228 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r4, #26 │ │ │ │ + lsls r6, r5, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r7, [sp, #112] @ 0x70 │ │ │ │ + str r7, [sp, #144] @ 0x90 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #376] @ 0x178 │ │ │ │ + ldr r3, [sp, #408] @ 0x198 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #232] @ 0xe8 │ │ │ │ + ldr r0, [sp, #264] @ 0x108 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r3, #25 │ │ │ │ + lsls r6, r4, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r7, [sp, #408] @ 0x198 │ │ │ │ + str r7, [sp, #440] @ 0x1b8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #256] @ 0x100 │ │ │ │ + ldr r3, [sp, #288] @ 0x120 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r7, [sp, #976] @ 0x3d0 │ │ │ │ + str r7, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r3, #24 │ │ │ │ + lsls r0, r4, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -836285,17 +836285,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - str r6, [sp, #624] @ 0x270 │ │ │ │ + str r6, [sp, #656] @ 0x290 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r0, #19 │ │ │ │ + lsls r0, r1, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -836827,52 +836827,52 @@ │ │ │ │ ... │ │ │ │ lsrs r2, r5, #14 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r6, r6, #13 │ │ │ │ lsls r2, r3, #1 │ │ │ │ - ldr r0, [sp, #856] @ 0x358 │ │ │ │ + ldr r0, [sp, #888] @ 0x378 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [sp, #512] @ 0x200 │ │ │ │ + str r6, [sp, #544] @ 0x220 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [sp, #288] @ 0x120 │ │ │ │ + str r6, [sp, #320] @ 0x140 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r3, #4 │ │ │ │ + lsls r4, r4, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #208] @ 0xd0 │ │ │ │ + str r6, [sp, #240] @ 0xf0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #248] @ 0xf8 │ │ │ │ + str r5, [sp, #280] @ 0x118 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r2, r2 │ │ │ │ + movs r2, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #88] @ 0x58 │ │ │ │ + str r5, [sp, #120] @ 0x78 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - vmla.i32 q8, q4, d14[0] │ │ │ │ - str r4, [sp, #1008] @ 0x3f0 │ │ │ │ + vrev64.8 q8, q7 │ │ │ │ + str r5, [sp, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - vmla.i q8, q7, d2[3] │ │ │ │ - str r4, [sp, #888] @ 0x378 │ │ │ │ + vmla.i16 q8, q3, d6[1] │ │ │ │ + str r4, [sp, #920] @ 0x398 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - vrev64.8 q0, q7 │ │ │ │ - str r4, [sp, #784] @ 0x310 │ │ │ │ + vrev64.32 q0, q7 │ │ │ │ + str r4, [sp, #816] @ 0x330 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - vmla.i16 q0, q3, d6[1] │ │ │ │ - str r4, [sp, #648] @ 0x288 │ │ │ │ + vmla.i16 q0, q7, d6[1] │ │ │ │ + str r4, [sp, #680] @ 0x2a8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - vhadd.u q8, q2, q7 │ │ │ │ - str r4, [sp, #544] @ 0x220 │ │ │ │ + vhadd.u q8, q6, q7 │ │ │ │ + str r4, [sp, #576] @ 0x240 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - vhadd.u16 q8, q5, q7 │ │ │ │ - str r4, [sp, #432] @ 0x1b0 │ │ │ │ + vhadd.u32 q8, q1, q7 │ │ │ │ + str r4, [sp, #464] @ 0x1d0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - vhadd.u q0, q7, q7 │ │ │ │ - str r4, [sp, #328] @ 0x148 │ │ │ │ + vhadd.u8 q8, q3, q7 │ │ │ │ + str r4, [sp, #360] @ 0x168 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - vhadd.u32 q0, q2, q7 │ │ │ │ + vhadd.u32 q0, q6, q7 │ │ │ │ str r0, [sp, #32] │ │ │ │ mov.w r1, #440 @ 0x1b8 │ │ │ │ ldr r0, [pc, #732] @ (2fe70c >::_M_default_append(unsigned int)@@Base+0x78e08>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #724] @ (2fe710 >::_M_default_append(unsigned int)@@Base+0x78e0c>) │ │ │ │ @@ -837086,17 +837086,17 @@ │ │ │ │ vcmpe.f64 d5, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bge.w 2fe034 >::_M_default_append(unsigned int)@@Base+0x78730> │ │ │ │ vmul.f64 d5, d0, d5 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ b.n 2fe0f2 >::_M_default_append(unsigned int)@@Base+0x787ee> │ │ │ │ - str r3, [sp, #784] @ 0x310 │ │ │ │ + str r3, [sp, #816] @ 0x330 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cdp2 0, 9, cr0, cr8, cr14, {2} │ │ │ │ + cdp2 0, 10, cr0, cr0, cr14, {2} │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #184] @ 2fe7e0 >::_M_default_append(unsigned int)@@Base+0x78edc> │ │ │ │ movs r1, #0 │ │ │ │ @@ -837174,30 +837174,30 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsls r0, r1, #11 │ │ │ │ lsls r2, r3, #1 │ │ │ │ bl 1f27e6 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [sp, #920] @ 0x398 │ │ │ │ + str r0, [sp, #952] @ 0x3b8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r7, #28 │ │ │ │ + movs r7, #36 @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #552] @ 0x228 │ │ │ │ + str r0, [sp, #584] @ 0x248 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xfb5e004e │ │ │ │ - str r0, [sp, #456] @ 0x1c8 │ │ │ │ + @ instruction: 0xfb66004e │ │ │ │ + str r0, [sp, #488] @ 0x1e8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xfb46004e │ │ │ │ + @ instruction: 0xfb4e004e │ │ │ │ lsls r0, r4, #9 │ │ │ │ lsls r2, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - str r0, [sp, #184] @ 0xb8 │ │ │ │ + str r0, [sp, #216] @ 0xd8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xfb02004e │ │ │ │ + @ instruction: 0xfb0a004e │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #160] @ 2fe8c8 >::_M_default_append(unsigned int)@@Base+0x78fc4> │ │ │ │ movs r1, #0 │ │ │ │ @@ -837266,27 +837266,27 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsls r0, r1, #7 │ │ │ │ lsls r2, r3, #1 │ │ │ │ bl f28ce │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r4, #62] @ 0x3e │ │ │ │ + ldrh r6, [r5, #62] @ 0x3e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r6, #28 │ │ │ │ + movs r6, #36 @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r1, #60] @ 0x3c │ │ │ │ + ldrh r2, [r2, #60] @ 0x3c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xfa5e004e │ │ │ │ + @ instruction: 0xfa66004e │ │ │ │ lsls r0, r7, #5 │ │ │ │ lsls r2, r3, #1 │ │ │ │ mrc2 15, 3, pc, cr5, cr15, {7} │ │ │ │ - ldrh r6, [r0, #58] @ 0x3a │ │ │ │ + ldrh r6, [r1, #58] @ 0x3a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xfa1a004e │ │ │ │ + @ instruction: 0xfa22004e │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ ldr r1, [pc, #816] @ (2fec3c >::_M_default_append(unsigned int)@@Base+0x79338>) │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ @@ -837557,30 +837557,30 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsls r0, r5, #3 │ │ │ │ lsls r2, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ vqadd.u32 q0, q5, │ │ │ │ - ldrh r4, [r6, #44] @ 0x2c │ │ │ │ + ldrh r4, [r7, #44] @ 0x2c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf7b8004e │ │ │ │ - ldrh r4, [r6, #36] @ 0x24 │ │ │ │ + @ instruction: 0xf7c0004e │ │ │ │ + ldrh r4, [r7, #36] @ 0x24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r0, [r6, #38] @ 0x26 │ │ │ │ + ldrh r0, [r7, #38] @ 0x26 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf6f4004e │ │ │ │ - ldrh r0, [r3, #38] @ 0x26 │ │ │ │ + @ instruction: 0xf6fc004e │ │ │ │ + ldrh r0, [r4, #38] @ 0x26 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf6dc004e │ │ │ │ - ldrh r6, [r2, #38] @ 0x26 │ │ │ │ + @ instruction: 0xf6e4004e │ │ │ │ + ldrh r6, [r3, #38] @ 0x26 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r4, #36] @ 0x24 │ │ │ │ + ldrh r2, [r5, #36] @ 0x24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subw r0, r6, #2126 @ 0x84e │ │ │ │ + subw r0, lr, #2126 @ 0x84e │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #184] @ 2fed3c >::_M_default_append(unsigned int)@@Base+0x79438> │ │ │ │ movs r4, #4 │ │ │ │ @@ -837658,29 +837658,29 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 2fecde >::_M_default_append(unsigned int)@@Base+0x793da> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ stc2l 0, cr0, [ip, #-356]! @ 0xfffffe9c │ │ │ │ mrrc2 15, 15, pc, fp, cr15 @ │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r7, #34] @ 0x22 │ │ │ │ + ldrh r2, [r0, #36] @ 0x24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r1, #244 @ 0xf4 │ │ │ │ + movs r1, #252 @ 0xfc │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r0, [r7, #30] │ │ │ │ + ldrh r0, [r0, #32] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf5fc004e │ │ │ │ - ldrh r2, [r4, #30] │ │ │ │ + addw r0, r4, #2126 @ 0x84e │ │ │ │ + ldrh r2, [r5, #30] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf5e6004e │ │ │ │ + @ instruction: 0xf5ee004e │ │ │ │ stc2 0, cr0, [r0, #-356] @ 0xfffffe9c │ │ │ │ vmaxnm.f16 , , │ │ │ │ - ldrh r0, [r4, #28] │ │ │ │ + ldrh r0, [r5, #28] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - sub.w r0, r4, #13500416 @ 0xce0000 │ │ │ │ + sub.w r0, ip, #13500416 @ 0xce0000 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w ip, [pc, #164] @ 2fee28 >::_M_default_append(unsigned int)@@Base+0x79524> │ │ │ │ movs r4, #4 │ │ │ │ @@ -837750,26 +837750,26 @@ │ │ │ │ b.n 2fedde >::_M_default_append(unsigned int)@@Base+0x794da> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ stc2l 0, cr0, [ip], #-356 @ 0xfffffe9c │ │ │ │ @ instruction: 0xfb5bffff │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r7, #26] │ │ │ │ + ldrh r2, [r0, #28] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r0, #244 @ 0xf4 │ │ │ │ + movs r0, #252 @ 0xfc │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r0, [r7, #22] │ │ │ │ + ldrh r0, [r0, #24] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf4fc004e │ │ │ │ + add.w r0, r4, #13500416 @ 0xce0000 │ │ │ │ ldc2 0, cr0, [r6], {89} @ 0x59 │ │ │ │ mcr2 15, 3, pc, cr15, cr15, {7} @ │ │ │ │ - ldrh r6, [r6, #20] │ │ │ │ + ldrh r6, [r7, #20] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf4ba004e │ │ │ │ + @ instruction: 0xf4c2004e │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ @@ -837821,15 +837821,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xfb6a0059 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r0, #22] │ │ │ │ + ldrh r2, [r1, #22] │ │ │ │ lsls r1, r2, #1 │ │ │ │ @ instruction: 0xfb300059 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -837910,22 +837910,22 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #28] @ (2fefd8 >::_M_default_append(unsigned int)@@Base+0x796d4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 2fefa8 >::_M_default_append(unsigned int)@@Base+0x796a4> │ │ │ │ - ldrh r2, [r5, #16] │ │ │ │ + ldrh r2, [r6, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r0, [r0, #16] │ │ │ │ + ldrh r0, [r1, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf332004e │ │ │ │ - ldrh r2, [r4, #14] │ │ │ │ + @ instruction: 0xf33a004e │ │ │ │ + ldrh r2, [r5, #14] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf314004e │ │ │ │ + @ instruction: 0xf31c004e │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ ldr r4, [pc, #844] @ (2ff340 >::_M_default_append(unsigned int)@@Base+0x79a3c>) │ │ │ │ @@ -840255,65 +840255,65 @@ │ │ │ │ b.n 3004c6 >::_M_default_append(unsigned int)@@Base+0x7abc2> │ │ │ │ b.n 3009e4 >::_M_default_append(unsigned int)@@Base+0x7b0e0> │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ b.n 300448 >::_M_default_append(unsigned int)@@Base+0x7ab44> │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strb r2, [r7, #15] │ │ │ │ + strb r2, [r0, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r0, [r3, #11] │ │ │ │ + strb r0, [r4, #11] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r2, [r5, #1] │ │ │ │ + strb r2, [r6, #1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bls.n 300a14 >::_M_default_append(unsigned int)@@Base+0x7b110> │ │ │ │ + bls.n 300a24 >::_M_default_append(unsigned int)@@Base+0x7b120> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r1, #1] │ │ │ │ + strb r4, [r2, #1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bls.n 300be0 >::_M_default_append(unsigned int)@@Base+0x7b2dc> │ │ │ │ + bls.n 3009f0 >::_M_default_append(unsigned int)@@Base+0x7b0ec> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r6, #0] │ │ │ │ + strb r2, [r7, #0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bls.n 300bb4 >::_M_default_append(unsigned int)@@Base+0x7b2b0> │ │ │ │ + bls.n 300bc4 >::_M_default_append(unsigned int)@@Base+0x7b2c0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r3, #0] │ │ │ │ + strb r0, [r4, #0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bls.n 300b88 >::_M_default_append(unsigned int)@@Base+0x7b284> │ │ │ │ + bls.n 300b98 >::_M_default_append(unsigned int)@@Base+0x7b294> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r7, #124] @ 0x7c │ │ │ │ + strb r6, [r0, #0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bls.n 300b5c >::_M_default_append(unsigned int)@@Base+0x7b258> │ │ │ │ + bls.n 300b6c >::_M_default_append(unsigned int)@@Base+0x7b268> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r4, #124] @ 0x7c │ │ │ │ + ldr r4, [r5, #124] @ 0x7c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bls.n 300b30 >::_M_default_append(unsigned int)@@Base+0x7b22c> │ │ │ │ + bls.n 300b40 >::_M_default_append(unsigned int)@@Base+0x7b23c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r1, #124] @ 0x7c │ │ │ │ + ldr r2, [r2, #124] @ 0x7c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bhi.n 300b04 >::_M_default_append(unsigned int)@@Base+0x7b200> │ │ │ │ + bls.n 300b14 >::_M_default_append(unsigned int)@@Base+0x7b210> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r4, #120] @ 0x78 │ │ │ │ + ldr r0, [r5, #120] @ 0x78 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bhi.n 300ab8 >::_M_default_append(unsigned int)@@Base+0x7b1b4> │ │ │ │ + bhi.n 300ac8 >::_M_default_append(unsigned int)@@Base+0x7b1c4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r0, #120] @ 0x78 │ │ │ │ + ldr r4, [r1, #120] @ 0x78 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bhi.n 300a88 >::_M_default_append(unsigned int)@@Base+0x7b184> │ │ │ │ + bhi.n 300a98 >::_M_default_append(unsigned int)@@Base+0x7b194> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r5, #116] @ 0x74 │ │ │ │ + ldr r0, [r6, #116] @ 0x74 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bhi.n 300a58 >::_M_default_append(unsigned int)@@Base+0x7b154> │ │ │ │ + bhi.n 300a68 >::_M_default_append(unsigned int)@@Base+0x7b164> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r1, #116] @ 0x74 │ │ │ │ + ldr r4, [r2, #116] @ 0x74 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bhi.n 300a2c >::_M_default_append(unsigned int)@@Base+0x7b128> │ │ │ │ + bhi.n 300a3c >::_M_default_append(unsigned int)@@Base+0x7b138> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r5, #112] @ 0x70 │ │ │ │ + ldr r6, [r6, #112] @ 0x70 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bhi.n 300bf8 >::_M_default_append(unsigned int)@@Base+0x7b2f4> │ │ │ │ + bhi.n 300c08 >::_M_default_append(unsigned int)@@Base+0x7b304> │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3824] @ 0xef0 │ │ │ │ ldr.w r2, [pc, #3052] @ 301734 >::_M_default_append(unsigned int)@@Base+0x7be30> │ │ │ │ sub sp, #236 @ 0xec │ │ │ │ @@ -841441,73 +841441,73 @@ │ │ │ │ b.w 300b8a >::_M_default_append(unsigned int)@@Base+0x7b286> │ │ │ │ udf #168 @ 0xa8 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ udf #102 @ 0x66 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldr r4, [r3, #84] @ 0x54 │ │ │ │ + ldr r4, [r4, #84] @ 0x54 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r2, #76] @ 0x4c │ │ │ │ + ldr r0, [r3, #76] @ 0x4c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r0, #44] @ 0x2c │ │ │ │ + ldr r4, [r1, #44] @ 0x2c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bcc.n 301738 >::_M_default_append(unsigned int)@@Base+0x7be34> │ │ │ │ + bcc.n 301748 >::_M_default_append(unsigned int)@@Base+0x7be44> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r4, #40] @ 0x28 │ │ │ │ + ldr r0, [r5, #40] @ 0x28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bcc.n 3016fc >::_M_default_append(unsigned int)@@Base+0x7bdf8> │ │ │ │ + bcc.n 30170c >::_M_default_append(unsigned int)@@Base+0x7be08> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r6, #36] @ 0x24 │ │ │ │ + ldr r2, [r7, #36] @ 0x24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bcc.n 3016a4 >::_M_default_append(unsigned int)@@Base+0x7bda0> │ │ │ │ + bcc.n 3016b4 >::_M_default_append(unsigned int)@@Base+0x7bdb0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r7, #32] │ │ │ │ + ldr r6, [r0, #36] @ 0x24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bcc.n 301844 >::_M_default_append(unsigned int)@@Base+0x7bf40> │ │ │ │ + bcc.n 301854 >::_M_default_append(unsigned int)@@Base+0x7bf50> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r1, #32] │ │ │ │ + ldr r0, [r2, #32] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bcc.n 3017e0 >::_M_default_append(unsigned int)@@Base+0x7bedc> │ │ │ │ + bcc.n 3017f0 >::_M_default_append(unsigned int)@@Base+0x7beec> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r3, #24] │ │ │ │ + ldr r2, [r4, #24] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [r4, #112] @ 0x70 │ │ │ │ + str r4, [r5, #112] @ 0x70 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - beq.n 301824 >::_M_default_append(unsigned int)@@Base+0x7bf20> │ │ │ │ + beq.n 301834 >::_M_default_append(unsigned int)@@Base+0x7bf30> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r5, #104] @ 0x68 │ │ │ │ + str r0, [r6, #104] @ 0x68 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r7, {r3, r4, r6, r7} │ │ │ │ + ldmia r7, {r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r5, #96] @ 0x60 │ │ │ │ + str r6, [r6, #96] @ 0x60 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r7!, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r7!, {r1, r2, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r0, #96] @ 0x60 │ │ │ │ + str r2, [r1, #96] @ 0x60 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r7!, {r2, r4, r5} │ │ │ │ + ldmia r7!, {r2, r3, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r4, #92] @ 0x5c │ │ │ │ + str r6, [r5, #92] @ 0x5c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r7!, {r3, r4} │ │ │ │ + ldmia r7!, {r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r1, #84] @ 0x54 │ │ │ │ + str r6, [r2, #84] @ 0x54 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [r6, #40] @ 0x28 │ │ │ │ + str r4, [r7, #40] @ 0x28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r3!, {r1, r2, r5, r6, r7} │ │ │ │ + ldmia r3, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r2, #40] @ 0x28 │ │ │ │ + str r4, [r3, #40] @ 0x28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r3, {r3, r6, r7} │ │ │ │ + ldmia r3!, {r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r6, #36] @ 0x24 │ │ │ │ + str r6, [r7, #36] @ 0x24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r3, {r1, r3, r5, r7} │ │ │ │ + ldmia r3!, {r1, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [pc, #372] @ (301930 >::_M_default_append(unsigned int)@@Base+0x7c02c>) │ │ │ │ movw r1, #1602 @ 0x642 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -841632,65 +841632,65 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #112] @ (301994 >::_M_default_append(unsigned int)@@Base+0x7c090>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 300ee6 >::_M_default_append(unsigned int)@@Base+0x7b5e2> │ │ │ │ - str r4, [r2, #28] │ │ │ │ + str r4, [r3, #28] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r3, {r3} │ │ │ │ + ldmia r3!, {r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r7, #24] │ │ │ │ + str r2, [r0, #28] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2, {r2, r3, r5, r6, r7} │ │ │ │ + ldmia r2, {r2, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r3, #24] │ │ │ │ + str r4, [r4, #24] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r6, r7} │ │ │ │ + ldmia r2, {r1, r2, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r0, #24] │ │ │ │ + str r0, [r1, #24] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2!, {r1, r4, r5, r7} │ │ │ │ + ldmia r2!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r4, #20] │ │ │ │ + str r4, [r5, #20] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2, {r1, r2, r4, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r1, #20] │ │ │ │ + str r0, [r2, #20] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2!, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r2!, {r1, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r5, #16] │ │ │ │ + str r2, [r6, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r2, {r1, r2, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r2, #16] │ │ │ │ + str r0, [r3, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2!, {r1, r6} │ │ │ │ + ldmia r2!, {r1, r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r6, #12] │ │ │ │ + str r2, [r7, #12] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2, {r1, r2, r5} │ │ │ │ + ldmia r2, {r1, r2, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r2, #12] │ │ │ │ + str r6, [r3, #12] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r2!, {r3} │ │ │ │ + ldmia r2!, {r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r7, #8] │ │ │ │ + str r0, [r0, #12] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r1, {r1, r3, r5, r6, r7} │ │ │ │ + ldmia r1, {r1, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r3, #8] │ │ │ │ + str r2, [r4, #8] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r1!, {r2, r3, r6, r7} │ │ │ │ + ldmia r1!, {r2, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r7, #4] │ │ │ │ + str r4, [r0, #8] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r5, r7} │ │ │ │ + ldmia r1, {r1, r2, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #736] @ (301c88 >::_M_default_append(unsigned int)@@Base+0x7c384>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -841975,94 +841975,94 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 301a30 >::_M_default_append(unsigned int)@@Base+0x7c12c> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ beq.n 301d20 >::_M_default_append(unsigned int)@@Base+0x7c41c> │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r6, [r5, r6] │ │ │ │ + ldrsh r6, [r6, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ bl 459c96 │ │ │ │ - ldrsh r6, [r6, r7] │ │ │ │ + ldrsh r6, [r7, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r0, [r1, r7] │ │ │ │ + ldrsh r0, [r2, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsls r1, r5, #12 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r6, [r6, r5] │ │ │ │ + ldrsh r6, [r7, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r3, r5, r7} │ │ │ │ + ldmia r0!, {r1, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldmia r7, {r2, r6, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsh r2, [r0, r5] │ │ │ │ + ldrsh r2, [r1, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r2, r4, r5, r6} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ bmi.n 301cce >::_M_default_append(unsigned int)@@Base+0x7c3ca> │ │ │ │ vrsra.u64 , , #1 │ │ │ │ - @ instruction: 0xffff5f04 │ │ │ │ + @ instruction: 0xffff5f0c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r3, r4, r5} │ │ │ │ + ldmia r0!, {r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r2, [r5, r3] │ │ │ │ + ldrsh r2, [r6, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r4} │ │ │ │ + ldmia r0!, {r1, r2, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r6, [r3, r4] │ │ │ │ + ldrsh r6, [r4, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r0, [r2, r5] │ │ │ │ + ldrsh r0, [r3, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsb r6, [r7, r5] │ │ │ │ + ldrsb r6, [r0, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r4, [r1, r5] │ │ │ │ + ldrsh r4, [r2, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r2, [r0, r2] │ │ │ │ + ldrsh r2, [r1, r2] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r7!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r0, [r5, r1] │ │ │ │ + ldrsh r0, [r6, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r7!, {r2, r3, r4, r7} │ │ │ │ + stmia r7!, {r2, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, fp │ │ │ │ + cmp r6, ip │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r2, [r1, r4] │ │ │ │ + ldrsh r2, [r2, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r6, [r3, r0] │ │ │ │ + ldrsh r6, [r4, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r7!, {r1, r4, r6} │ │ │ │ + stmia r7!, {r1, r3, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r6, [r3, r4] │ │ │ │ + ldrsh r6, [r4, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r4, [r4, r3] │ │ │ │ + ldrsh r4, [r5, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r4, [r2, r7] │ │ │ │ + ldrb r4, [r3, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r7!, {r3} │ │ │ │ + stmia r7!, {r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r6, r6] │ │ │ │ + ldrb r6, [r7, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r6!, {r3, r5, r6, r7} │ │ │ │ + stmia r6!, {r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r0, [r0, r5] │ │ │ │ + ldrsh r0, [r1, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r2, [r3, r3] │ │ │ │ + ldrsh r2, [r4, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r5, r5] │ │ │ │ + ldrb r6, [r6, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r6!, {r1, r5, r7} │ │ │ │ + stmia r6!, {r1, r3, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r2, [r2, r4] │ │ │ │ + ldrsh r2, [r3, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsh r0, [r7, r5] │ │ │ │ + ldrsh r0, [r0, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r4, [r4, r4] │ │ │ │ + ldrb r4, [r5, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r6!, {r3, r4, r6} │ │ │ │ + stmia r6!, {r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -842090,17 +842090,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - ldrb r4, [r4, r0] │ │ │ │ + ldrb r4, [r5, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r5!, {r3, r4, r6} │ │ │ │ + stmia r5!, {r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -842340,25 +842340,25 @@ │ │ │ │ b.n 301f4e >::_M_default_append(unsigned int)@@Base+0x7c64a> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r4, {r1, r2, r3, r4, r5} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrsb r4, [r3, r6] │ │ │ │ + ldrsb r4, [r4, r6] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - ldrb r2, [r4, r2] │ │ │ │ + ldrb r2, [r5, r2] │ │ │ │ lsls r1, r2, #1 │ │ │ │ ldmia r2!, {r3, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrb r0, [r1, r0] │ │ │ │ + ldrb r0, [r2, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r2!, {r2, r4, r5, r6} │ │ │ │ + stmia r2!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r0, r6] │ │ │ │ + ldrh r4, [r1, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r1, [pc, #176] @ (302160 >::_M_default_append(unsigned int)@@Base+0x7c85c>) │ │ │ │ mov ip, r3 │ │ │ │ @@ -842439,17 +842439,17 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldmia r1, {r1, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r1!, {r5} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r4, [r4, r4] │ │ │ │ + ldrh r4, [r5, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r1!, {r4, r7} │ │ │ │ + stmia r1!, {r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r1, [pc, #156] @ (302220 >::_M_default_append(unsigned int)@@Base+0x7c91c>) │ │ │ │ sub sp, #24 │ │ │ │ @@ -842523,17 +842523,17 @@ │ │ │ │ nop │ │ │ │ ldmia r0!, {r1, r2, r3, r5, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r0!, {r1, r2, r3, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - ldrh r6, [r4, r1] │ │ │ │ + ldrh r6, [r5, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r0!, {r1, r4, r6, r7} │ │ │ │ + stmia r0!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #32 │ │ │ │ ldr r2, [pc, #240] @ (302338 >::_M_default_append(unsigned int)@@Base+0x7ca34>) │ │ │ │ @@ -842636,39 +842636,39 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ mrc2 15, 2, pc, cr3, cr15, {7} │ │ │ │ stmia r7!, {r1, r2, r4, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r1, r0] │ │ │ │ + ldrh r2, [r2, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r0, r6, #8 │ │ │ │ + asrs r0, r7, #8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r2, r7] │ │ │ │ + ldr r0, [r3, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r0!, {r2, r3, r4, r5} │ │ │ │ + stmia r0!, {r2, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r7, r6] │ │ │ │ + ldr r2, [r0, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r0!, {r1, r2, r5} │ │ │ │ + stmia r0!, {r1, r2, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmia r7!, {r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - ldr r6, [r6, r5] │ │ │ │ + ldr r6, [r7, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ittt al │ │ │ │ + itet al │ │ │ │ lslal r6, r1, #1 │ │ │ │ - mcr2al 15, 3, pc, cr9, cr15, {7} @ │ │ │ │ - ldral r6, [r7, r4] │ │ │ │ + mcr2 15, 3, pc, cr9, cr15, {7} @ │ │ │ │ + ldral r6, [r0, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - itet ge │ │ │ │ - lslge r6, r1, #1 │ │ │ │ - pushlt {r4, r5, r6, lr} │ │ │ │ + itee lt │ │ │ │ + lsllt r6, r1, #1 │ │ │ │ + pushge {r4, r5, r6, lr} │ │ │ │ movge.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #32 │ │ │ │ ldr r2, [pc, #216] @ (302464 >::_M_default_append(unsigned int)@@Base+0x7cb60>) │ │ │ │ movs r4, #1 │ │ │ │ movs r1, #0 │ │ │ │ @@ -842759,33 +842759,33 @@ │ │ │ │ b.n 3023e2 >::_M_default_append(unsigned int)@@Base+0x7cade> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ stc2 15, cr15, [pc, #-1020] @ 30206c >::_M_default_append(unsigned int)@@Base+0x7c768> │ │ │ │ stmia r6!, {r1, r4, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r0, r3] │ │ │ │ + ldr r6, [r1, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r4, r5, #3 │ │ │ │ + asrs r4, r6, #3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r1, r2] │ │ │ │ + ldr r4, [r2, r2] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bkpt 0x00f8 │ │ │ │ + nop │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmia r6!, {r1, r4} │ │ │ │ lsls r1, r3, #1 │ │ │ │ mcr2 15, 1, pc, cr15, cr15, {7} @ │ │ │ │ - ldr r0, [r1, r1] │ │ │ │ + ldr r0, [r2, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bkpt 0x00b4 │ │ │ │ + bkpt 0x00bc │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldc2 15, cr15, [fp, #-1020]! @ 0xfffffc04 │ │ │ │ - ldr r0, [r2, r0] │ │ │ │ + ldr r0, [r3, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bkpt 0x007c │ │ │ │ + bkpt 0x0084 │ │ │ │ lsls r6, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -842867,23 +842867,23 @@ │ │ │ │ str r1, [sp, #0] │ │ │ │ movs r2, #56 @ 0x38 │ │ │ │ add r1, sp, #12 │ │ │ │ bl 15144 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #16 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrsb r0, [r7, r6] │ │ │ │ + ldrsb r0, [r0, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r3, r5, r6, r7, pc} │ │ │ │ + pop {r4, r5, r6, r7, pc} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r4, [r1, r6] │ │ │ │ + ldrsb r4, [r2, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r2, r3, r4, r5, r7, pc} │ │ │ │ + pop {r2, r6, r7, pc} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r2, [r1, r6] │ │ │ │ + ldrsb r2, [r2, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ mov fp, r3 │ │ │ │ @@ -843031,35 +843031,35 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #52] @ (302748 >::_M_default_append(unsigned int)@@Base+0x7ce44>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3026e4 >::_M_default_append(unsigned int)@@Base+0x7cde0> │ │ │ │ - ldrsb r0, [r5, r2] │ │ │ │ + ldrsb r0, [r6, r2] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsb r6, [r1, r0] │ │ │ │ + ldrsb r6, [r2, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r1, r2, r3, r4, r5} │ │ │ │ + pop {r1, r2, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r6, r7] │ │ │ │ + strb r6, [r7, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r1, r2, r5} │ │ │ │ + pop {r1, r2, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r1, r7] │ │ │ │ + strb r0, [r2, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbnz r6, 3027b8 >::_M_default_append(unsigned int)@@Base+0x7ceb4> │ │ │ │ + cbnz r6, 3027ba >::_M_default_append(unsigned int)@@Base+0x7ceb6> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r5, r6] │ │ │ │ + strb r0, [r6, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbnz r6, 3027b8 >::_M_default_append(unsigned int)@@Base+0x7ceb4> │ │ │ │ + cbnz r6, 3027ba >::_M_default_append(unsigned int)@@Base+0x7ceb6> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r1, r6] │ │ │ │ + strb r6, [r2, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbnz r4, 3027ba >::_M_default_append(unsigned int)@@Base+0x7ceb6> │ │ │ │ + cbnz r4, 3027bc >::_M_default_append(unsigned int)@@Base+0x7ceb8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #16 │ │ │ │ mov r4, r0 │ │ │ │ @@ -843089,17 +843089,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - strb r0, [r2, r4] │ │ │ │ + strb r0, [r3, r4] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbnz r0, 3027fc >::_M_default_append(unsigned int)@@Base+0x7cef8> │ │ │ │ + cbnz r0, 3027fe >::_M_default_append(unsigned int)@@Base+0x7cefa> │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r2, [pc, #832] @ (302b00 >::_M_default_append(unsigned int)@@Base+0x7d1fc>) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -843418,57 +843418,57 @@ │ │ │ │ b.n 302916 >::_M_default_append(unsigned int)@@Base+0x7d012> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ stmia r2!, {r2, r4, r5} │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strb r0, [r1, r3] │ │ │ │ + strb r0, [r2, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r6, [r0, r1] │ │ │ │ + strb r6, [r1, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r2, r6] │ │ │ │ + strh r4, [r3, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbnz r4, 302b48 >::_M_default_append(unsigned int)@@Base+0x7d244> │ │ │ │ + cbnz r4, 302b4a >::_M_default_append(unsigned int)@@Base+0x7d246> │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmia r0!, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r6, [r7, r4] │ │ │ │ + strh r6, [r0, r5] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbnz r6, 302b3e >::_M_default_append(unsigned int)@@Base+0x7d23a> │ │ │ │ + cbnz r6, 302b40 >::_M_default_append(unsigned int)@@Base+0x7d23c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r3, r3] │ │ │ │ + strh r4, [r4, r3] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r3, r1] │ │ │ │ + strh r6, [r4, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb88e │ │ │ │ + @ instruction: 0xb896 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r0, r1] │ │ │ │ + strh r2, [r1, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb872 │ │ │ │ + @ instruction: 0xb87a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r5, r0] │ │ │ │ + strh r0, [r6, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb856 │ │ │ │ + @ instruction: 0xb85e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r1, r0] │ │ │ │ + strh r2, [r2, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb838 │ │ │ │ + @ instruction: 0xb840 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r5, r7] │ │ │ │ + str r4, [r6, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb81c │ │ │ │ + @ instruction: 0xb824 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r2, r7] │ │ │ │ + str r0, [r3, r7] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb800 │ │ │ │ + @ instruction: 0xb808 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r6, r6] │ │ │ │ + str r4, [r7, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xb7e2 │ │ │ │ + @ instruction: 0xb7ea │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -843553,15 +843553,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ pop {r1, r4, r5, r6, r7, pc} │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [r1, r2] │ │ │ │ + str r6, [r2, r2] │ │ │ │ lsls r1, r2, #1 │ │ │ │ pop {r3, r4, r5, r7, pc} │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -843612,15 +843612,15 @@ │ │ │ │ lsls r2, r2, #2 │ │ │ │ bl 15144 │ │ │ │ str.w r8, [r4, #80] @ 0x50 │ │ │ │ str r7, [r4, #112] @ 0x70 │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ nop │ │ │ │ - str r2, [r5, r0] │ │ │ │ + str r2, [r6, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r5, r1 │ │ │ │ sub sp, #8 │ │ │ │ @@ -843658,15 +843658,15 @@ │ │ │ │ mov r3, r4 │ │ │ │ movs r2, #24 │ │ │ │ mov r1, r5 │ │ │ │ str r6, [sp, #0] │ │ │ │ bl 15144 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r7, [pc, #528] @ (302fa4 >::_M_default_append(unsigned int)@@Base+0x7d6a0>) │ │ │ │ + ldr r7, [pc, #560] @ (302fc4 >::_M_default_append(unsigned int)@@Base+0x7d6c0>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ sub sp, #16 │ │ │ │ @@ -843788,23 +843788,23 @@ │ │ │ │ strd r3, r3, [r6, #116] @ 0x74 │ │ │ │ movs r4, #1 │ │ │ │ b.n 302e02 >::_M_default_append(unsigned int)@@Base+0x7d4fe> │ │ │ │ ldr r3, [r1, #120] @ 0x78 │ │ │ │ subs r5, r3, #1 │ │ │ │ bpl.n 302e10 >::_M_default_append(unsigned int)@@Base+0x7d50c> │ │ │ │ b.n 302e66 >::_M_default_append(unsigned int)@@Base+0x7d562> │ │ │ │ - ldr r6, [pc, #672] @ (303190 >::_M_default_append(unsigned int)@@Base+0x7d88c>) │ │ │ │ + ldr r6, [pc, #704] @ (3031b0 >::_M_default_append(unsigned int)@@Base+0x7d8ac>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - push {r3, r4, r6, r7} │ │ │ │ + push {r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #328] @ (303040 >::_M_default_append(unsigned int)@@Base+0x7d73c>) │ │ │ │ + ldr r6, [pc, #360] @ (303060 >::_M_default_append(unsigned int)@@Base+0x7d75c>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - push {r1, r7} │ │ │ │ + push {r1, r3, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #48] @ (302f30 >::_M_default_append(unsigned int)@@Base+0x7d62c>) │ │ │ │ + ldr r6, [pc, #80] @ (302f50 >::_M_default_append(unsigned int)@@Base+0x7d64c>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r3 │ │ │ │ bl 5572ec │ │ │ │ @@ -843905,21 +843905,21 @@ │ │ │ │ bl 17df8 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r6 │ │ │ │ bl 17f78 │ │ │ │ mov r0, r6 │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ nop │ │ │ │ - ldr r4, [pc, #768] @ (30332c >::_M_default_append(unsigned int)@@Base+0x7da28>) │ │ │ │ + ldr r4, [pc, #800] @ (30334c >::_M_default_append(unsigned int)@@Base+0x7da48>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - uxtb r0, r6 │ │ │ │ + uxtb r0, r7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #640] @ (3032b4 >::_M_default_append(unsigned int)@@Base+0x7d9b0>) │ │ │ │ + ldr r4, [pc, #672] @ (3032d4 >::_M_default_append(unsigned int)@@Base+0x7d9d0>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - uxtb r6, r2 │ │ │ │ + uxtb r6, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [r2, #0] │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 303172 >::_M_default_append(unsigned int)@@Base+0x7d86e> │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -844040,27 +844040,27 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b.n 303136 >::_M_default_append(unsigned int)@@Base+0x7d832> │ │ │ │ movs r3, #1 │ │ │ │ mov r0, r3 │ │ │ │ bx lr │ │ │ │ - ldr r4, [pc, #240] @ (30326c >::_M_default_append(unsigned int)@@Base+0x7d968>) │ │ │ │ + ldr r4, [pc, #272] @ (30328c >::_M_default_append(unsigned int)@@Base+0x7d988>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [pc, #744] @ (303468 >::_M_default_append(unsigned int)@@Base+0x7db64>) │ │ │ │ + ldr r3, [pc, #776] @ (303488 >::_M_default_append(unsigned int)@@Base+0x7db84>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbz r2, 3031be >::_M_default_append(unsigned int)@@Base+0x7d8ba> │ │ │ │ + cbz r2, 3031c0 >::_M_default_append(unsigned int)@@Base+0x7d8bc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #472] @ (303360 >::_M_default_append(unsigned int)@@Base+0x7da5c>) │ │ │ │ + ldr r3, [pc, #504] @ (303380 >::_M_default_append(unsigned int)@@Base+0x7da7c>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbz r6, 3031b4 >::_M_default_append(unsigned int)@@Base+0x7d8b0> │ │ │ │ + cbz r6, 3031b6 >::_M_default_append(unsigned int)@@Base+0x7d8b2> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #240] @ (303280 >::_M_default_append(unsigned int)@@Base+0x7d97c>) │ │ │ │ + ldr r3, [pc, #272] @ (3032a0 >::_M_default_append(unsigned int)@@Base+0x7d99c>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbz r4, 3031ae >::_M_default_append(unsigned int)@@Base+0x7d8aa> │ │ │ │ + cbz r4, 3031b0 >::_M_default_append(unsigned int)@@Base+0x7d8ac> │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -844090,17 +844090,17 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ mov r0, r5 │ │ │ │ ldr.w r1, [r2, #144] @ 0x90 │ │ │ │ bl 50380c │ │ │ │ mov r0, r4 │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - ldr r2, [pc, #832] @ (303534 >::_M_default_append(unsigned int)@@Base+0x7dc30>) │ │ │ │ + ldr r2, [pc, #864] @ (303554 >::_M_default_append(unsigned int)@@Base+0x7dc50>) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbz r0, 3031f8 >::_M_default_append(unsigned int)@@Base+0x7d8f4> │ │ │ │ + cbz r0, 3031fa >::_M_default_append(unsigned int)@@Base+0x7d8f6> │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, #12 │ │ │ │ @@ -844384,21 +844384,21 @@ │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ b.n 3034ee >::_M_default_append(unsigned int)@@Base+0x7dbea> │ │ │ │ ldr r3, [r4, #4] │ │ │ │ vldr d8, [pc, #4] @ 303580 >::_M_default_append(unsigned int)@@Base+0x7dc7c> │ │ │ │ b.n 303362 >::_M_default_append(unsigned int)@@Base+0x7da5e> │ │ │ │ ... │ │ │ │ - bxns sl │ │ │ │ + bxns fp │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, sp, #528 @ 0x210 │ │ │ │ + add r5, sp, #560 @ 0x230 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bx r6 │ │ │ │ + bx r7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, sp, #408 @ 0x198 │ │ │ │ + add r5, sp, #440 @ 0x1b8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r8, r2 │ │ │ │ @@ -844530,25 +844530,25 @@ │ │ │ │ nop │ │ │ │ push {r1, r6} │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ cbz r0, 30376a >::_M_default_append(unsigned int)@@Base+0x7de66> │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cmp lr, lr │ │ │ │ + cmp lr, pc │ │ │ │ lsls r1, r2, #1 │ │ │ │ - mov r8, r4 │ │ │ │ + mov r8, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp lr, fp │ │ │ │ + cmp lr, ip │ │ │ │ lsls r1, r2, #1 │ │ │ │ - mov r4, r2 │ │ │ │ + mov r4, r3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp lr, r6 │ │ │ │ + cmp lr, r7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r3, sp, #920 @ 0x398 │ │ │ │ + add r3, sp, #952 @ 0x3b8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr.w r2, [pc, #1168] @ 303bc4 >::_M_default_append(unsigned int)@@Base+0x7e2c0> │ │ │ │ sub sp, #64 @ 0x40 │ │ │ │ @@ -844936,45 +844936,45 @@ │ │ │ │ nop │ │ │ │ uxth r4, r7 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ uxth r6, r3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r6, r2 │ │ │ │ + add r6, r3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r2, sp, #280 @ 0x118 │ │ │ │ + add r2, sp, #312 @ 0x138 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - muls r0, r0 │ │ │ │ + muls r0, r1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r1, sp, #448 @ 0x1c0 │ │ │ │ + add r1, sp, #480 @ 0x1e0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - orrs r6, r4 │ │ │ │ + orrs r6, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - orrs r4, r1 │ │ │ │ + orrs r4, r2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r1, sp, #240 @ 0xf0 │ │ │ │ + add r1, sp, #272 @ 0x110 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmn r2, r6 │ │ │ │ + cmn r2, r7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r1, sp, #136 @ 0x88 │ │ │ │ + add r1, sp, #168 @ 0xa8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adcs r2, r1 │ │ │ │ + adcs r2, r2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r7, pc, #488 @ (adr r7, 303de8 >::_M_default_append(unsigned int)@@Base+0x7e4e4>) │ │ │ │ + add r7, pc, #520 @ (adr r7, 303e08 >::_M_default_append(unsigned int)@@Base+0x7e504>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r5 │ │ │ │ + asrs r6, r6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r7, pc, #376 @ (adr r7, 303d80 >::_M_default_append(unsigned int)@@Base+0x7e47c>) │ │ │ │ + add r7, pc, #408 @ (adr r7, 303da0 >::_M_default_append(unsigned int)@@Base+0x7e49c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r2 │ │ │ │ + asrs r0, r3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r7, pc, #256 @ (adr r7, 303d10 >::_M_default_append(unsigned int)@@Base+0x7e40c>) │ │ │ │ + add r7, pc, #288 @ (adr r7, 303d30 >::_M_default_append(unsigned int)@@Base+0x7e42c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #12 │ │ │ │ mov r7, r0 │ │ │ │ @@ -845133,35 +845133,35 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #48] @ (303dd8 >::_M_default_append(unsigned int)@@Base+0x7e4d4>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 303d76 >::_M_default_append(unsigned int)@@Base+0x7e472> │ │ │ │ - subs r7, #188 @ 0xbc │ │ │ │ + subs r7, #196 @ 0xc4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, pc, #944 @ (adr r5, 304168 >::_M_default_append(unsigned int)@@Base+0x7e864>) │ │ │ │ + add r5, pc, #976 @ (adr r5, 304188 >::_M_default_append(unsigned int)@@Base+0x7e884>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #158 @ 0x9e │ │ │ │ + subs r7, #166 @ 0xa6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r7, #84 @ 0x54 │ │ │ │ + subs r7, #92 @ 0x5c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, pc, #528 @ (adr r5, 303fd4 >::_M_default_append(unsigned int)@@Base+0x7e6d0>) │ │ │ │ + add r5, pc, #560 @ (adr r5, 303ff4 >::_M_default_append(unsigned int)@@Base+0x7e6f0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #52 @ 0x34 │ │ │ │ + subs r7, #60 @ 0x3c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, pc, #400 @ (adr r5, 303f5c >::_M_default_append(unsigned int)@@Base+0x7e658>) │ │ │ │ + add r5, pc, #432 @ (adr r5, 303f7c >::_M_default_append(unsigned int)@@Base+0x7e678>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #28 │ │ │ │ + subs r7, #36 @ 0x24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, pc, #304 @ (adr r5, 303f04 >::_M_default_append(unsigned int)@@Base+0x7e600>) │ │ │ │ + add r5, pc, #336 @ (adr r5, 303f24 >::_M_default_append(unsigned int)@@Base+0x7e620>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, #252 @ 0xfc │ │ │ │ + subs r7, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r5, pc, #176 @ (adr r5, 303e8c >::_M_default_append(unsigned int)@@Base+0x7e588>) │ │ │ │ + add r5, pc, #208 @ (adr r5, 303eac >::_M_default_append(unsigned int)@@Base+0x7e5a8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r5, r0 │ │ │ │ @@ -845442,25 +845442,25 @@ │ │ │ │ ... │ │ │ │ add r4, sp, #0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ add r2, sp, #320 @ 0x140 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r4, #166 @ 0xa6 │ │ │ │ + subs r4, #174 @ 0xae │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r2, pc, #856 @ (adr r2, 304454 >::_M_default_append(unsigned int)@@Base+0x7eb50>) │ │ │ │ + add r2, pc, #888 @ (adr r2, 304474 >::_M_default_append(unsigned int)@@Base+0x7eb70>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #32 │ │ │ │ + subs r4, #40 @ 0x28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r2, pc, #320 @ (adr r2, 304244 >::_M_default_append(unsigned int)@@Base+0x7e940>) │ │ │ │ + add r2, pc, #352 @ (adr r2, 304264 >::_M_default_append(unsigned int)@@Base+0x7e960>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #204 @ 0xcc │ │ │ │ + subs r3, #212 @ 0xd4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r1, pc, #1008 @ (adr r1, 3044fc >::_M_default_append(unsigned int)@@Base+0x7ebf8>) │ │ │ │ + add r2, pc, #16 @ (adr r2, 30411c >::_M_default_append(unsigned int)@@Base+0x7e818>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ bl 303720 >::_M_default_append(unsigned int)@@Base+0x7de1c> │ │ │ │ mov r6, r0 │ │ │ │ cmp r0, #1 │ │ │ │ beq.w 303f98 >::_M_default_append(unsigned int)@@Base+0x7e694> │ │ │ │ @@ -845497,25 +845497,25 @@ │ │ │ │ ldr r0, [pc, #40] @ (30419c >::_M_default_append(unsigned int)@@Base+0x7e898>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 303fa4 >::_M_default_append(unsigned int)@@Base+0x7e6a0> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ - subs r3, #118 @ 0x76 │ │ │ │ + subs r3, #126 @ 0x7e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r1, pc, #664 @ (adr r1, 304428 >::_M_default_append(unsigned int)@@Base+0x7eb24>) │ │ │ │ + add r1, pc, #696 @ (adr r1, 304448 >::_M_default_append(unsigned int)@@Base+0x7eb44>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #74 @ 0x4a │ │ │ │ + subs r3, #82 @ 0x52 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r1, pc, #488 @ (adr r1, 304380 >::_M_default_append(unsigned int)@@Base+0x7ea7c>) │ │ │ │ + add r1, pc, #520 @ (adr r1, 3043a0 >::_M_default_append(unsigned int)@@Base+0x7ea9c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #48 @ 0x30 │ │ │ │ + subs r3, #56 @ 0x38 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r1, pc, #384 @ (adr r1, 304320 >::_M_default_append(unsigned int)@@Base+0x7ea1c>) │ │ │ │ + add r1, pc, #416 @ (adr r1, 304340 >::_M_default_append(unsigned int)@@Base+0x7ea3c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r3 │ │ │ │ sub sp, #28 │ │ │ │ @@ -845675,25 +845675,25 @@ │ │ │ │ ldr r0, [pc, #32] @ (304368 >::_M_default_append(unsigned int)@@Base+0x7ea64>) │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b.n 3041de >::_M_default_append(unsigned int)@@Base+0x7e8da> │ │ │ │ nop │ │ │ │ - subs r1, #210 @ 0xd2 │ │ │ │ + subs r1, #218 @ 0xda │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r0, pc, #8 @ (adr r0, 304364 >::_M_default_append(unsigned int)@@Base+0x7ea60>) │ │ │ │ + add r0, pc, #40 @ (adr r0, 304384 >::_M_default_append(unsigned int)@@Base+0x7ea80>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #146 @ 0x92 │ │ │ │ + subs r1, #154 @ 0x9a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r7, [sp, #792] @ 0x318 │ │ │ │ + ldr r7, [sp, #824] @ 0x338 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #92 @ 0x5c │ │ │ │ + subs r1, #100 @ 0x64 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r7, [sp, #560] @ 0x230 │ │ │ │ + ldr r7, [sp, #592] @ 0x250 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ mov r6, r2 │ │ │ │ @@ -846807,143 +846807,143 @@ │ │ │ │ nop │ │ │ │ add r6, pc, #432 @ (adr r6, 3050fc >::_M_default_append(unsigned int)@@Base+0x7f7f8>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ add r6, pc, #208 @ (adr r6, 305024 >::_M_default_append(unsigned int)@@Base+0x7f720>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r0, #100 @ 0x64 │ │ │ │ + subs r0, #108 @ 0x6c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [sp, #584] @ 0x248 │ │ │ │ + ldr r6, [sp, #616] @ 0x268 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #186 @ 0xba │ │ │ │ + adds r7, #194 @ 0xc2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r5, [sp, #928] @ 0x3a0 │ │ │ │ + ldr r5, [sp, #960] @ 0x3c0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #118 @ 0x76 │ │ │ │ + adds r7, #126 @ 0x7e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r7, #0 │ │ │ │ + adds r7, #8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r5, [sp, #184] @ 0xb8 │ │ │ │ + ldr r5, [sp, #216] @ 0xd8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #224 @ 0xe0 │ │ │ │ + adds r6, #232 @ 0xe8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r5, [sp, #56] @ 0x38 │ │ │ │ + ldr r5, [sp, #88] @ 0x58 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #100 @ 0x64 │ │ │ │ + adds r6, #108 @ 0x6c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r5, #88 @ 0x58 │ │ │ │ + adds r5, #96 @ 0x60 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #536] @ 0x218 │ │ │ │ + ldr r3, [sp, #568] @ 0x238 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r5, #56 @ 0x38 │ │ │ │ + adds r5, #64 @ 0x40 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #408] @ 0x198 │ │ │ │ + ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #250 @ 0xfa │ │ │ │ + adds r5, #2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r3, [sp, #160] @ 0xa0 │ │ │ │ + ldr r3, [sp, #192] @ 0xc0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #176 @ 0xb0 │ │ │ │ + adds r4, #184 @ 0xb8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [sp, #888] @ 0x378 │ │ │ │ + ldr r2, [sp, #920] @ 0x398 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #142 @ 0x8e │ │ │ │ + adds r4, #150 @ 0x96 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [sp, #752] @ 0x2f0 │ │ │ │ + ldr r2, [sp, #784] @ 0x310 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #108 @ 0x6c │ │ │ │ + adds r4, #116 @ 0x74 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [sp, #616] @ 0x268 │ │ │ │ + ldr r2, [sp, #648] @ 0x288 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #156 @ 0x9c │ │ │ │ + adds r3, #164 @ 0xa4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r1, [sp, #808] @ 0x328 │ │ │ │ + ldr r1, [sp, #840] @ 0x348 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #90 @ 0x5a │ │ │ │ + adds r3, #98 @ 0x62 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r2, #162 @ 0xa2 │ │ │ │ + adds r2, #170 @ 0xaa │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #832] @ 0x340 │ │ │ │ + ldr r0, [sp, #864] @ 0x360 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, #128 @ 0x80 │ │ │ │ + adds r2, #136 @ 0x88 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #696] @ 0x2b8 │ │ │ │ + ldr r0, [sp, #728] @ 0x2d8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, #94 @ 0x5e │ │ │ │ + adds r2, #102 @ 0x66 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #560] @ 0x230 │ │ │ │ + ldr r0, [sp, #592] @ 0x250 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, #50 @ 0x32 │ │ │ │ + adds r2, #58 @ 0x3a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [sp, #384] @ 0x180 │ │ │ │ + ldr r0, [sp, #416] @ 0x1a0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, #38 @ 0x26 │ │ │ │ + adds r2, #46 @ 0x2e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r0, #192 @ 0xc0 │ │ │ │ + adds r0, #200 @ 0xc8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r7, #108 @ 0x6c │ │ │ │ + cmp r7, #116 @ 0x74 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r6, #250 @ 0xfa │ │ │ │ + cmp r7, #2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #168] @ 0xa8 │ │ │ │ + str r5, [sp, #200] @ 0xc8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #222 @ 0xde │ │ │ │ + cmp r6, #230 @ 0xe6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ + str r5, [sp, #88] @ 0x58 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #192 @ 0xc0 │ │ │ │ + cmp r6, #200 @ 0xc8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [sp, #952] @ 0x3b8 │ │ │ │ + str r4, [sp, #984] @ 0x3d8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #166 @ 0xa6 │ │ │ │ + cmp r6, #174 @ 0xae │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [sp, #848] @ 0x350 │ │ │ │ + str r4, [sp, #880] @ 0x370 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #134 @ 0x86 │ │ │ │ + cmp r6, #142 @ 0x8e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [sp, #720] @ 0x2d0 │ │ │ │ + str r4, [sp, #752] @ 0x2f0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #104 @ 0x68 │ │ │ │ + cmp r6, #112 @ 0x70 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [sp, #608] @ 0x260 │ │ │ │ + str r4, [sp, #640] @ 0x280 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #78 @ 0x4e │ │ │ │ + cmp r6, #86 @ 0x56 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [sp, #496] @ 0x1f0 │ │ │ │ + str r4, [sp, #528] @ 0x210 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #48 @ 0x30 │ │ │ │ + cmp r6, #56 @ 0x38 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [sp, #376] @ 0x178 │ │ │ │ + str r4, [sp, #408] @ 0x198 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #16 │ │ │ │ + cmp r6, #24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [sp, #248] @ 0xf8 │ │ │ │ + str r4, [sp, #280] @ 0x118 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #244 @ 0xf4 │ │ │ │ + cmp r5, #252 @ 0xfc │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [sp, #136] @ 0x88 │ │ │ │ + str r4, [sp, #168] @ 0xa8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #216 @ 0xd8 │ │ │ │ + cmp r5, #224 @ 0xe0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [sp, #24] │ │ │ │ + str r4, [sp, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #188 @ 0xbc │ │ │ │ + cmp r5, #196 @ 0xc4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r3, [sp, #936] @ 0x3a8 │ │ │ │ + str r3, [sp, #968] @ 0x3c8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #160 @ 0xa0 │ │ │ │ + cmp r5, #168 @ 0xa8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r3, [sp, #824] @ 0x338 │ │ │ │ + str r3, [sp, #856] @ 0x358 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #132 @ 0x84 │ │ │ │ + cmp r5, #140 @ 0x8c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r3, [sp, #712] @ 0x2c8 │ │ │ │ + str r3, [sp, #744] @ 0x2e8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #126 @ 0x7e │ │ │ │ + cmp r5, #134 @ 0x86 │ │ │ │ lsls r1, r2, #1 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ ldr.w r4, [r3, r8, lsl #2] │ │ │ │ ldrd r3, r2, [r4, #16] │ │ │ │ cmp r2, r3 │ │ │ │ beq.n 3050ac >::_M_default_append(unsigned int)@@Base+0x7f7a8> │ │ │ │ mov r0, r6 │ │ │ │ @@ -847116,53 +847116,53 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #88] @ (30527c >::_M_default_append(unsigned int)@@Base+0x7f978>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 305116 >::_M_default_append(unsigned int)@@Base+0x7f812> │ │ │ │ nop │ │ │ │ - cmp r3, #180 @ 0xb4 │ │ │ │ + cmp r3, #188 @ 0xbc │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r1, [sp, #912] @ 0x390 │ │ │ │ + str r1, [sp, #944] @ 0x3b0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #150 @ 0x96 │ │ │ │ + cmp r3, #158 @ 0x9e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r1, [sp, #784] @ 0x310 │ │ │ │ + str r1, [sp, #816] @ 0x330 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #116 @ 0x74 │ │ │ │ + cmp r3, #124 @ 0x7c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r1, [sp, #648] @ 0x288 │ │ │ │ + str r1, [sp, #680] @ 0x2a8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #88 @ 0x58 │ │ │ │ + cmp r3, #96 @ 0x60 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r1, [sp, #536] @ 0x218 │ │ │ │ + str r1, [sp, #568] @ 0x238 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #60 @ 0x3c │ │ │ │ + cmp r3, #68 @ 0x44 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r1, [sp, #424] @ 0x1a8 │ │ │ │ + str r1, [sp, #456] @ 0x1c8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #56 @ 0x38 │ │ │ │ + cmp r3, #64 @ 0x40 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r2, #250 @ 0xfa │ │ │ │ + cmp r3, #2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r1, [sp, #160] @ 0xa0 │ │ │ │ + str r1, [sp, #192] @ 0xc0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #246 @ 0xf6 │ │ │ │ + cmp r2, #254 @ 0xfe │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r2, #184 @ 0xb8 │ │ │ │ + cmp r2, #192 @ 0xc0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [sp, #920] @ 0x398 │ │ │ │ + str r0, [sp, #952] @ 0x3b8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #156 @ 0x9c │ │ │ │ + cmp r2, #164 @ 0xa4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [sp, #808] @ 0x328 │ │ │ │ + str r0, [sp, #840] @ 0x348 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #128 @ 0x80 │ │ │ │ + cmp r2, #136 @ 0x88 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [sp, #696] @ 0x2b8 │ │ │ │ + str r0, [sp, #728] @ 0x2d8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ @@ -847199,17 +847199,17 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #16] @ (3052ec >::_M_default_append(unsigned int)@@Base+0x7f9e8>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3052b0 >::_M_default_append(unsigned int)@@Base+0x7f9ac> │ │ │ │ nop │ │ │ │ - cmp r1, #198 @ 0xc6 │ │ │ │ + cmp r1, #206 @ 0xce │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r6, #62] @ 0x3e │ │ │ │ + ldrh r6, [r7, #62] @ 0x3e │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2928] @ 0xb70 │ │ │ │ mov fp, r2 │ │ │ │ @@ -847619,71 +847619,71 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ str r6, [sp, #920] @ 0x398 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r1, #120 @ 0x78 │ │ │ │ + cmp r1, #128 @ 0x80 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r2, #144 @ 0x90 │ │ │ │ + cmp r2, #152 @ 0x98 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r1, #104 @ 0x68 │ │ │ │ + cmp r1, #112 @ 0x70 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r7, #176 @ 0xb0 │ │ │ │ + movs r7, #184 @ 0xb8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r7, #122 @ 0x7a │ │ │ │ + movs r7, #130 @ 0x82 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r0, #62 @ 0x3e │ │ │ │ + cmp r0, #70 @ 0x46 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r6, #212 @ 0xd4 │ │ │ │ + movs r6, #220 @ 0xdc │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r4, [r0, #40] @ 0x28 │ │ │ │ + ldrh r4, [r1, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r4, [sp, #120] @ 0x78 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r6, #152 @ 0x98 │ │ │ │ + movs r6, #160 @ 0xa0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r0, #38] @ 0x26 │ │ │ │ + ldrh r6, [r1, #38] @ 0x26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #118 @ 0x76 │ │ │ │ + movs r6, #126 @ 0x7e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r4, #36] @ 0x24 │ │ │ │ + ldrh r6, [r5, #36] @ 0x24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #90 @ 0x5a │ │ │ │ + movs r6, #98 @ 0x62 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r1, #36] @ 0x24 │ │ │ │ + ldrh r2, [r2, #36] @ 0x24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #66 @ 0x42 │ │ │ │ + movs r6, #74 @ 0x4a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r0, [r6, #34] @ 0x22 │ │ │ │ + ldrh r0, [r7, #34] @ 0x22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #36 @ 0x24 │ │ │ │ + movs r6, #44 @ 0x2c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r4, [r2, #34] @ 0x22 │ │ │ │ + ldrh r4, [r3, #34] @ 0x22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #234 @ 0xea │ │ │ │ + movs r5, #242 @ 0xf2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r3, #32] │ │ │ │ + ldrh r2, [r4, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #208 @ 0xd0 │ │ │ │ + movs r5, #216 @ 0xd8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r0, [r0, #32] │ │ │ │ + ldrh r0, [r1, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #138 @ 0x8a │ │ │ │ + movs r5, #146 @ 0x92 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r7, #28] │ │ │ │ + ldrh r2, [r0, #30] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #112 @ 0x70 │ │ │ │ + movs r5, #120 @ 0x78 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r0, [r4, #28] │ │ │ │ + ldrh r0, [r5, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #62 @ 0x3e │ │ │ │ + movs r5, #70 @ 0x46 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r5, #26] │ │ │ │ + ldrh r6, [r6, #26] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -847839,25 +847839,25 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ str r1, [sp, #856] @ 0x358 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ str r0, [sp, #912] @ 0x390 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - movs r3, #82 @ 0x52 │ │ │ │ + movs r3, #90 @ 0x5a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r0, #12] │ │ │ │ + ldrh r2, [r1, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r3, #52 @ 0x34 │ │ │ │ + movs r3, #60 @ 0x3c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r4, [r4, #10] │ │ │ │ + ldrh r4, [r5, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r3, #6 │ │ │ │ + movs r3, #14 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r6, [r6, #8] │ │ │ │ + ldrh r6, [r7, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, #28 │ │ │ │ @@ -848449,95 +848449,95 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #172] @ (3060e8 >::_M_default_append(unsigned int)@@Base+0x807e4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 305f68 >::_M_default_append(unsigned int)@@Base+0x80664> │ │ │ │ - movs r2, #28 │ │ │ │ + movs r2, #36 @ 0x24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r1, #2] │ │ │ │ + ldrh r2, [r2, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #218 @ 0xda │ │ │ │ + movs r0, #226 @ 0xe2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r1, #56] @ 0x38 │ │ │ │ + strh r0, [r2, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #188 @ 0xbc │ │ │ │ + movs r0, #196 @ 0xc4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r0, #94 @ 0x5e │ │ │ │ + movs r0, #102 @ 0x66 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r1, #52] @ 0x34 │ │ │ │ + strh r4, [r2, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #66 @ 0x42 │ │ │ │ + movs r0, #74 @ 0x4a │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r6, #50] @ 0x32 │ │ │ │ + strh r0, [r7, #50] @ 0x32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #64 @ 0x40 │ │ │ │ + movs r0, #72 @ 0x48 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r4, r1, #6 │ │ │ │ + subs r4, r2, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r7, #44] @ 0x2c │ │ │ │ + strh r4, [r0, #46] @ 0x2e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r1, #6 │ │ │ │ + subs r6, r2, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r6, r2, #2 │ │ │ │ + subs r6, r3, #2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r0, #38] @ 0x26 │ │ │ │ + strh r6, [r1, #38] @ 0x26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r3, #1 │ │ │ │ + subs r6, r4, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r2, r1, #0 │ │ │ │ + subs r2, r2, #0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r4, r2, #5 │ │ │ │ + subs r4, r3, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r6, r0, #0 │ │ │ │ + subs r6, r1, #0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r2, r0, #6 │ │ │ │ + adds r2, r1, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r6, #28] │ │ │ │ + strh r2, [r7, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r5, #5 │ │ │ │ + adds r2, r6, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r3, #28] │ │ │ │ + strh r2, [r4, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r0, #5 │ │ │ │ + adds r4, r1, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r6, #26] │ │ │ │ + strh r2, [r7, #26] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r4, #4 │ │ │ │ + adds r2, r5, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r2, #26] │ │ │ │ + strh r0, [r3, #26] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r1, #4 │ │ │ │ + adds r0, r2, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r6, #24] │ │ │ │ + strh r6, [r7, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r5, #3 │ │ │ │ + adds r4, r6, #3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r2, [r3, #24] │ │ │ │ + strh r2, [r4, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r2, #3 │ │ │ │ + adds r2, r3, #3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r0, #24] │ │ │ │ + strh r0, [r1, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r7, #2 │ │ │ │ + adds r0, r0, #3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r4, #22] │ │ │ │ + strh r6, [r5, #22] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r3, #2 │ │ │ │ + adds r6, r4, #2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r1, #22] │ │ │ │ + strh r4, [r2, #22] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r0, #2 │ │ │ │ + adds r0, r1, #2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r5, #20] │ │ │ │ + strh r6, [r6, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r4, #1 │ │ │ │ + adds r6, r5, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r2, #20] │ │ │ │ + strh r4, [r3, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #904] @ (306484 >::_M_default_append(unsigned int)@@Base+0x80b80>) │ │ │ │ sub sp, #32 │ │ │ │ @@ -848895,117 +848895,117 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 30618a >::_M_default_append(unsigned int)@@Base+0x80886> │ │ │ │ ldrh r6, [r6, #6] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r6, r3, r6 │ │ │ │ + subs r6, r4, r6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ bl 1d8492 │ │ │ │ - adds r2, r3, #3 │ │ │ │ + adds r2, r4, #3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r4, r7, #3 │ │ │ │ + adds r4, r0, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsls r7, r0, #16 │ │ │ │ movs r0, r0 │ │ │ │ - subs r0, r4, r4 │ │ │ │ + subs r0, r5, r4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r2, #10] │ │ │ │ + strh r0, [r3, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldrh r2, [r5, #2] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - subs r4, r5, r3 │ │ │ │ + subs r4, r6, r3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r3, #8] │ │ │ │ + strh r4, [r4, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldmia r2, {r0, r1, r2, r5} │ │ │ │ vtbl.8 d28, {d31- instruction: 0xffff1ab6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r3, #6] │ │ │ │ + strh r6, [r4, #6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r2, r2 │ │ │ │ + subs r4, r3, r2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r0, #6] │ │ │ │ + strh r4, [r1, #6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmia r5!, {r0, r1, r3, r5} │ │ │ │ vsli.32 q14, , #31 │ │ │ │ - @ instruction: 0xffff1a56 │ │ │ │ + @ instruction: 0xffff1a5e │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r6, [r0, #4] │ │ │ │ + strh r6, [r1, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r7, r0 │ │ │ │ + subs r4, r0, r1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r5, #2] │ │ │ │ + strh r4, [r6, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldmia r7!, {r0, r1, r3, r4} │ │ │ │ - vshll.u32 , d0, #31 │ │ │ │ + vshll.u32 , d8, #31 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r0, #2] │ │ │ │ + strh r0, [r1, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ bls.n 3065ca >::_M_default_append(unsigned int)@@Base+0x80cc6> │ │ │ │ - vtbx.8 d17, {d31- instruction: 0xef81ffff │ │ │ │ - adds r6, r0, r6 │ │ │ │ + adds r6, r1, r6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r6, #30] │ │ │ │ + ldrb r6, [r7, #30] │ │ │ │ lsls r6, r1, #1 │ │ │ │ bcs.n 3065e6 >::_M_default_append(unsigned int)@@Base+0x80ce2> │ │ │ │ - vqrshrn.u64 d17, q5, #1 │ │ │ │ + vtbx.8 d17, {d15-d16}, d18 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r2, [r1, #30] │ │ │ │ + ldrb r2, [r2, #30] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r3, r4 │ │ │ │ + subs r0, r4, r4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r4, r6, r3 │ │ │ │ + subs r4, r7, r3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r6, r3, r4 │ │ │ │ + adds r6, r4, r4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r1, #29] │ │ │ │ + ldrb r6, [r2, #29] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r7, r4 │ │ │ │ + subs r4, r0, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r4, r6, r3 │ │ │ │ + subs r4, r7, r3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r2, r4, r3 │ │ │ │ + adds r2, r5, r3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r2, [r2, #28] │ │ │ │ + ldrb r2, [r3, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r3, r5 │ │ │ │ + subs r0, r4, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r4, r3, r4 │ │ │ │ + subs r4, r4, r4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r2, r4, r2 │ │ │ │ + adds r2, r5, r2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r2, [r2, #27] │ │ │ │ + ldrb r2, [r3, #27] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r6, r4 │ │ │ │ + subs r6, r7, r4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r4, r5, r5 │ │ │ │ + subs r4, r6, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r6, r4, r1 │ │ │ │ + adds r6, r5, r1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r2, #26] │ │ │ │ + ldrb r6, [r3, #26] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldmia r2, {r0, r2, r3, r5, r7} │ │ │ │ - @ instruction: 0xffff1b58 │ │ │ │ + vtbx.8 d17, {d15-d18}, d16 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r4, r6, r7 │ │ │ │ + adds r4, r7, r7 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r0, r5, r0 │ │ │ │ + adds r0, r6, r0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r0, [r3, #25] │ │ │ │ + ldrb r0, [r4, #25] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3060ec >::_M_default_append(unsigned int)@@Base+0x807e8> │ │ │ │ @@ -849026,17 +849026,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - asrs r0, r0, #28 │ │ │ │ + asrs r0, r1, #28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r0, [r6, #20] │ │ │ │ + ldrb r0, [r7, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -849105,19 +849105,19 @@ │ │ │ │ ldr r0, [pc, #20] @ (306684 >::_M_default_append(unsigned int)@@Base+0x80d80>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - subs r2, r0, r0 │ │ │ │ + subs r2, r1, r0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r4, r4, r6 │ │ │ │ + adds r4, r5, r6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r4, [r4, #17] │ │ │ │ + ldrb r4, [r5, #17] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -849141,17 +849141,17 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #16] @ (3066dc >::_M_default_append(unsigned int)@@Base+0x80dd8>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - adds r6, r0, r5 │ │ │ │ + adds r6, r1, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r0, #16] │ │ │ │ + ldrb r6, [r1, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -849184,19 +849184,19 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #20] @ (306750 >::_M_default_append(unsigned int)@@Base+0x80e4c>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov r0, r5 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - asrs r4, r2, #29 │ │ │ │ + asrs r4, r3, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r6, r2, r3 │ │ │ │ + adds r6, r3, r3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r2, #14] │ │ │ │ + ldrb r6, [r3, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #132] @ (3067e8 >::_M_default_append(unsigned int)@@Base+0x80ee4>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -849253,21 +849253,21 @@ │ │ │ │ b.n 3067a6 >::_M_default_append(unsigned int)@@Base+0x80ea2> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r6, [r1, #20] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r4, r6, r1 │ │ │ │ + adds r4, r7, r1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r4, [r6, #12] │ │ │ │ + ldrb r4, [r7, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ strh r6, [r1, #18] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r6, r3, r0 │ │ │ │ + adds r6, r4, r0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3904] @ 0xf40 │ │ │ │ sub sp, #148 @ 0x94 │ │ │ │ @@ -849429,33 +849429,33 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ strh r0, [r3, #14] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [pc, #576] @ (306c24 >::_M_default_append(unsigned int)@@Base+0x81320>) │ │ │ │ + ldr r0, [pc, #608] @ (306c44 >::_M_default_append(unsigned int)@@Base+0x81340>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r5, #28 │ │ │ │ + asrs r6, r6, #28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r6, [r5, #7] │ │ │ │ + ldrb r6, [r6, #7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ strh r0, [r1, #8] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - asrs r4, r6, #26 │ │ │ │ + asrs r4, r7, #26 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r4, [r6, #5] │ │ │ │ + ldrb r4, [r7, #5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r5, #25 │ │ │ │ + asrs r4, r6, #25 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r4, [r5, #4] │ │ │ │ + ldrb r4, [r6, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r2, #25 │ │ │ │ + asrs r2, r3, #25 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrb r2, [r2, #4] │ │ │ │ + ldrb r2, [r3, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [r5, #72] @ 0x48 │ │ │ │ mov r0, r6 │ │ │ │ ldrd r1, r2, [r5] │ │ │ │ str r3, [r7, #0] │ │ │ │ bl 52f92c │ │ │ │ cmp r0, #2 │ │ │ │ @@ -849879,37 +849879,37 @@ │ │ │ │ mov r1, r8 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3068ec >::_M_default_append(unsigned int)@@Base+0x80fe8> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - asrs r6, r0, #16 │ │ │ │ + asrs r6, r1, #16 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r6, [r0, #27] │ │ │ │ + strb r6, [r1, #27] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r1, #15 │ │ │ │ + asrs r4, r2, #15 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r2, [r2, #26] │ │ │ │ + strb r2, [r3, #26] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r0, #14 │ │ │ │ + asrs r6, r1, #14 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r6, [r0, #25] │ │ │ │ + strb r6, [r1, #25] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r5, #13 │ │ │ │ + asrs r4, r6, #13 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r4, [r5, #24] │ │ │ │ + strb r4, [r6, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r1, #11 │ │ │ │ + asrs r6, r2, #11 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r4, r6, #5 │ │ │ │ + asrs r4, r7, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r2, r5, #4 │ │ │ │ + asrs r2, r6, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r2, [r5, #15] │ │ │ │ + strb r2, [r6, #15] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r0, [pc, #220] @ (307010 >::_M_default_append(unsigned int)@@Base+0x8170c>) │ │ │ │ mov.w r1, #428 @ 0x1ac │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #212] @ (307014 >::_M_default_append(unsigned int)@@Base+0x81710>) │ │ │ │ @@ -849981,37 +849981,37 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #64] @ (30703c >::_M_default_append(unsigned int)@@Base+0x81738>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 306fe8 >::_M_default_append(unsigned int)@@Base+0x816e4> │ │ │ │ ... │ │ │ │ - asrs r2, r2, #3 │ │ │ │ + asrs r2, r3, #3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r2, [r2, #14] │ │ │ │ + strb r2, [r3, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r7, #2 │ │ │ │ + asrs r0, r0, #3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r0, [r7, #13] │ │ │ │ + strb r0, [r0, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r4, #2 │ │ │ │ + asrs r0, r5, #2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r0, [r4, #13] │ │ │ │ + strb r0, [r5, #13] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r0, #2 │ │ │ │ + asrs r0, r1, #2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r0, [r0, #13] │ │ │ │ + strb r0, [r1, #13] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r6, #32 │ │ │ │ + asrs r4, r7, #32 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r2, [r6, #11] │ │ │ │ + strb r2, [r7, #11] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r2, #32 │ │ │ │ + asrs r6, r3, #32 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r4, [r2, #11] │ │ │ │ + strb r4, [r3, #11] │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ mov r4, r0 │ │ │ │ @@ -850654,63 +850654,63 @@ │ │ │ │ nop │ │ │ │ ldrb r0, [r3, #6] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r6, [r4, #5] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - lsrs r0, r1, #26 │ │ │ │ + lsrs r0, r2, #26 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r4, r7, #16 │ │ │ │ + lsrs r4, r0, #17 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r7, #108] @ 0x6c │ │ │ │ + ldr r4, [r0, #112] @ 0x70 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r4, #16 │ │ │ │ + lsrs r4, r5, #16 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r4, #108] @ 0x6c │ │ │ │ + ldr r4, [r5, #108] @ 0x6c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r0, #16 │ │ │ │ + lsrs r6, r1, #16 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r0, #108] @ 0x6c │ │ │ │ + ldr r6, [r1, #108] @ 0x6c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r7, #10 │ │ │ │ + lsrs r2, r0, #11 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r4, #9 │ │ │ │ + lsrs r2, r5, #9 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r3, #6 │ │ │ │ + lsrs r2, r4, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r3, #68] @ 0x44 │ │ │ │ + ldr r2, [r4, #68] @ 0x44 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r0, #6 │ │ │ │ + lsrs r0, r1, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r0, #68] @ 0x44 │ │ │ │ + ldr r0, [r1, #68] @ 0x44 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r4, #5 │ │ │ │ + lsrs r6, r5, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r4, #64] @ 0x40 │ │ │ │ + ldr r6, [r5, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r1, #5 │ │ │ │ + lsrs r4, r2, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r1, #64] @ 0x40 │ │ │ │ + ldr r2, [r2, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r5, #4 │ │ │ │ + lsrs r4, r6, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r5, #60] @ 0x3c │ │ │ │ + ldr r2, [r6, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r2, #4 │ │ │ │ + lsrs r0, r3, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [r1, #60] @ 0x3c │ │ │ │ + ldr r6, [r2, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r6, #3 │ │ │ │ + lsrs r4, r7, #3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r6, #56] @ 0x38 │ │ │ │ + ldr r4, [r7, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r3, #3 │ │ │ │ + lsrs r2, r4, #3 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r3, #56] @ 0x38 │ │ │ │ + ldr r2, [r4, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr.w r2, [pc, #1036] @ 307bd0 >::_M_default_append(unsigned int)@@Base+0x822cc> │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -851105,123 +851105,123 @@ │ │ │ │ subs r7, #148 @ 0x94 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ strb r2, [r5, #8] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r2, r0, #32 │ │ │ │ + lsrs r2, r1, #32 │ │ │ │ lsls r1, r2, #1 │ │ │ │ pldw [r9, #255]! │ │ │ │ - lsrs r4, r1, #32 │ │ │ │ + lsrs r4, r2, #32 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r6, r3, #32 │ │ │ │ + lsrs r6, r4, #32 │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsls r7, r7, #17 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r7, #30 │ │ │ │ + lsls r4, r0, #31 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r7, #36] @ 0x24 │ │ │ │ + ldr r4, [r0, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ strb r6, [r2, #6] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - lsls r0, r1, #30 │ │ │ │ + lsls r0, r2, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r1, #36] @ 0x24 │ │ │ │ + ldr r0, [r2, #36] @ 0x24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ mrc 15, 5, APSR_nzcv, cr7, cr15, {7} │ │ │ │ mrc 15, 1, APSR_nzcv, cr1, cr15, {7} │ │ │ │ - lsls r2, r1, #29 │ │ │ │ + lsls r2, r2, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r1, #32] │ │ │ │ + ldr r2, [r2, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r6, #28 │ │ │ │ + lsls r0, r7, #28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r6, #28] │ │ │ │ + ldr r0, [r7, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldc 15, cr15, [r3, #1020] @ 0x3fc │ │ │ │ - lsls r0, r0, #29 │ │ │ │ + lsls r0, r1, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r4, #29 │ │ │ │ + lsls r2, r5, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r3, #27 │ │ │ │ + lsls r2, r4, #27 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r3, #24] │ │ │ │ + ldr r2, [r4, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r0, #27 │ │ │ │ + lsls r0, r1, #27 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r0, #24] │ │ │ │ + ldr r0, [r1, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r5, #28 │ │ │ │ + lsls r2, r6, #28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r2, #29 │ │ │ │ + lsls r0, r3, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r7, #25 │ │ │ │ + lsls r4, r0, #26 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r7, #16] │ │ │ │ + ldr r4, [r0, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r6, #28 │ │ │ │ + lsls r2, r7, #28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r6, #29 │ │ │ │ + lsls r0, r7, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r6, #24 │ │ │ │ + lsls r2, r7, #24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r6, #12] │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r2, #24 │ │ │ │ + lsls r4, r3, #24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r2, #12] │ │ │ │ + ldr r2, [r3, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r6, #28 │ │ │ │ + lsls r0, r7, #28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r6, #29 │ │ │ │ + lsls r2, r7, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r1, #23 │ │ │ │ + lsls r0, r2, #23 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r0, [r1, #8] │ │ │ │ + ldr r0, [r2, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r1, #29 │ │ │ │ + lsls r6, r2, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r5, #29 │ │ │ │ + lsls r4, r6, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r1, #22 │ │ │ │ + lsls r2, r2, #22 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r1, #4] │ │ │ │ + ldr r2, [r2, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r3, #29 │ │ │ │ + lsls r4, r4, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r0, #30 │ │ │ │ + lsls r0, r1, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r0, #21 │ │ │ │ + lsls r4, r1, #21 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r4, [r0, #0] │ │ │ │ + ldr r4, [r1, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r3, #29 │ │ │ │ + lsls r2, r4, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r0, #30 │ │ │ │ + lsls r4, r1, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r0, #20 │ │ │ │ + lsls r0, r1, #20 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [r0, #124] @ 0x7c │ │ │ │ + str r0, [r1, #124] @ 0x7c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r7, r4] │ │ │ │ + ldr r0, [r0, r5] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r4, #29 │ │ │ │ + lsls r4, r5, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r4, r7, #18 │ │ │ │ + lsls r4, r0, #19 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [r7, #116] @ 0x74 │ │ │ │ + str r4, [r0, #120] @ 0x78 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r1, #29 │ │ │ │ + lsls r0, r2, #29 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r3, #30 │ │ │ │ + lsls r6, r4, #30 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r6, #17 │ │ │ │ + lsls r6, r7, #17 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [r6, #112] @ 0x70 │ │ │ │ + str r6, [r7, #112] @ 0x70 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3077b4 >::_M_default_append(unsigned int)@@Base+0x81eb0> │ │ │ │ @@ -851242,17 +851242,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - lsls r4, r4, #12 │ │ │ │ + lsls r4, r5, #12 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [r4, #92] @ 0x5c │ │ │ │ + str r4, [r5, #92] @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r2, [r0, #20] │ │ │ │ ldr r3, [r1, #20] │ │ │ │ cmp r2, r3 │ │ │ │ beq.n 307d1c >::_M_default_append(unsigned int)@@Base+0x82418> │ │ │ │ bls.n 307d16 >::_M_default_append(unsigned int)@@Base+0x82412> │ │ │ │ movs r0, #1 │ │ │ │ @@ -851383,18 +851383,18 @@ │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - vshr.u32 q8, q0, #26 │ │ │ │ - lsls r2, r7, #18 │ │ │ │ + vshr.u32 q8, q0, #18 │ │ │ │ + lsls r2, r0, #19 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [r1, #68] @ 0x44 │ │ │ │ + str r6, [r2, #68] @ 0x44 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ @@ -851496,23 +851496,23 @@ │ │ │ │ strd r0, r1, [r6, #64] @ 0x40 │ │ │ │ strd r0, r1, [r6, #72] @ 0x48 │ │ │ │ mov r0, r3 │ │ │ │ str.w r2, [r6, #192] @ 0xc0 │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ nop │ │ │ │ - lsls r6, r4, #17 │ │ │ │ + lsls r6, r5, #17 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r6, r1, #16 │ │ │ │ + lsls r6, r2, #16 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r2, [r4, #56] @ 0x38 │ │ │ │ + str r2, [r5, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r6, #15 │ │ │ │ + lsls r4, r7, #15 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r0, r3, #15 │ │ │ │ + lsls r0, r4, #15 │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (30804c >::_M_default_append(unsigned int)@@Base+0x82748>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -851552,15 +851552,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldr r2, [r0, #32] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r6, #12 │ │ │ │ + lsls r0, r7, #12 │ │ │ │ lsls r1, r2, #1 │ │ │ │ ldr r6, [r0, #28] │ │ │ │ lsls r1, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -851739,39 +851739,39 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldr r6, [r7, #20] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r0, [r2, #20] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - lsls r2, r1, #9 │ │ │ │ + lsls r2, r2, #9 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [r3, #28] │ │ │ │ + str r6, [r4, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r3, #9 │ │ │ │ + lsls r2, r4, #9 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsls r2, r6, #6 │ │ │ │ + lsls r2, r7, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [r0, #20] │ │ │ │ + str r6, [r1, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r2, #6 │ │ │ │ + lsls r4, r3, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r0, [r5, #16] │ │ │ │ + str r0, [r6, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r5, #5 │ │ │ │ + lsls r0, r6, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [r7, #12] │ │ │ │ + str r4, [r0, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r1, #5 │ │ │ │ + lsls r2, r2, #5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [r3, #12] │ │ │ │ + str r6, [r4, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r2, #4 │ │ │ │ + lsls r2, r3, #4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r6, [r4, #8] │ │ │ │ + str r6, [r5, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldrb.w ip, [r0, #24] │ │ │ │ ldrb r2, [r1, #24] │ │ │ │ push {r4, lr} │ │ │ │ mov r4, r0 │ │ │ │ ubfx r3, ip, #2, #1 │ │ │ │ ubfx lr, r2, #2, #1 │ │ │ │ @@ -851869,16 +851869,16 @@ │ │ │ │ bgt.n 30830e >::_M_default_append(unsigned int)@@Base+0x82a0a> │ │ │ │ movs r2, #0 │ │ │ │ b.n 308332 >::_M_default_append(unsigned int)@@Base+0x82a2e> │ │ │ │ adds r3, r2, #4 │ │ │ │ b.n 308380 >::_M_default_append(unsigned int)@@Base+0x82a7c> │ │ │ │ adds r3, r2, #3 │ │ │ │ b.n 308380 >::_M_default_append(unsigned int)@@Base+0x82a7c> │ │ │ │ - vshr.u8 q8, q0, #2 │ │ │ │ - ldr r7, [sp, #296] @ 0x128 │ │ │ │ + vshr.u16 q8, q0, #10 │ │ │ │ + ldr r7, [sp, #328] @ 0x148 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ movs r3, #0 │ │ │ │ sub sp, #24 │ │ │ │ @@ -852063,19 +852063,19 @@ │ │ │ │ add sp, #24 │ │ │ │ pop {r4, pc} │ │ │ │ nop.w │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 3085d0 >::_M_default_append(unsigned int)@@Base+0x82ccc> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - mcr2 0, 5, r0, cr14, cr0, {2} │ │ │ │ - ldrsh r2, [r0, r1] │ │ │ │ + mrc2 0, 5, r0, cr6, cr0, {2} │ │ │ │ + ldrsh r2, [r1, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stc2l 0, cr0, [sl, #-320]! @ 0xfffffec0 │ │ │ │ - ldrb r6, [r7, r3] │ │ │ │ + ldc2l 0, cr0, [r2, #-320]! @ 0xfffffec0 │ │ │ │ + ldrb r6, [r0, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2768] @ 0xad0 │ │ │ │ ldr r5, [pc, #688] @ (3088c8 >::_M_default_append(unsigned int)@@Base+0x82fc4>) │ │ │ │ @@ -852344,25 +852344,25 @@ │ │ │ │ ... │ │ │ │ str r2, [r3, #60] @ 0x3c │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ str r4, [r3, #56] @ 0x38 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - strh r0, [r2, #18] │ │ │ │ + strh r0, [r3, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r2, #8] │ │ │ │ + strh r0, [r3, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xfbe20050 │ │ │ │ - ldrh r6, [r6, r5] │ │ │ │ + @ instruction: 0xfbea0050 │ │ │ │ + ldrh r6, [r7, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfbc40050 │ │ │ │ - ldrh r0, [r3, r5] │ │ │ │ + @ instruction: 0xfbcc0050 │ │ │ │ + ldrh r0, [r4, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r4, #13 │ │ │ │ + lsls r2, r5, #13 │ │ │ │ lsls r5, r2, #1 │ │ │ │ vldr d7, [pc, #716] @ 308bc0 >::_M_default_append(unsigned int)@@Base+0x832bc> │ │ │ │ vcmpe.f64 d2, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bls.w 308ae8 >::_M_default_append(unsigned int)@@Base+0x831e4> │ │ │ │ ldr r0, [sp, #64] @ 0x40 │ │ │ │ bl 5484d0 │ │ │ │ @@ -852581,19 +852581,19 @@ │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 308de0 >::_M_default_append(unsigned int)@@Base+0x834dc>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - ldrh.w r0, [r8, #80] @ 0x50 │ │ │ │ - ldr r4, [r1, r1] │ │ │ │ + str.w r0, [r0, #80] @ 0x50 │ │ │ │ + ldr r4, [r2, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb.w r0, [ip, #80] @ 0x50 │ │ │ │ - ldr r0, [r6, r0] │ │ │ │ + strh.w r0, [r4, #80] @ 0x50 │ │ │ │ + ldr r0, [r7, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ vldr d7, [pc, #556] @ 308e18 >::_M_default_append(unsigned int)@@Base+0x83514> │ │ │ │ vmov.f64 d15, d7 │ │ │ │ vmov.f64 d13, d7 │ │ │ │ vmov.f64 d12, d7 │ │ │ │ ldr.w r8, [sp, #64] @ 0x40 │ │ │ │ mov r7, fp │ │ │ │ @@ -852790,28 +852790,28 @@ │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 308e10 >::_M_default_append(unsigned int)@@Base+0x8350c> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ ... │ │ │ │ - @ instruction: 0xf6800050 │ │ │ │ - ldrsb r4, [r2, r0] │ │ │ │ + @ instruction: 0xf6880050 │ │ │ │ + ldrsb r4, [r3, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rsb r0, r6, #13631488 @ 0xd00000 │ │ │ │ - strb r2, [r3, r5] │ │ │ │ + rsb r0, lr, #13631488 @ 0xd00000 │ │ │ │ + strb r2, [r4, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf5940050 │ │ │ │ - strb r0, [r5, r4] │ │ │ │ + @ instruction: 0xf59c0050 │ │ │ │ + strb r0, [r6, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sbc.w r0, lr, #13631488 @ 0xd00000 │ │ │ │ - strb r2, [r0, r4] │ │ │ │ + sbcs.w r0, r6, #13631488 @ 0xd00000 │ │ │ │ + strb r2, [r1, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf5320050 │ │ │ │ - strb r6, [r0, r3] │ │ │ │ + @ instruction: 0xf53a0050 │ │ │ │ + strb r6, [r1, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ vmul.f64 d7, d13, d13 │ │ │ │ vmul.f64 d6, d11, d13 │ │ │ │ vmla.f64 d7, d12, d12 │ │ │ │ vstr d5, [sp, #112] @ 0x70 │ │ │ │ vnmls.f64 d6, d10, d12 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ @@ -853079,33 +853079,33 @@ │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - eors.w r0, lr, #13631488 @ 0xd00000 │ │ │ │ - @ instruction: 0xf3780050 │ │ │ │ - strh r4, [r1, r4] │ │ │ │ + @ instruction: 0xf4a60050 │ │ │ │ + usat r0, #16, r0, lsl #1 │ │ │ │ + strh r4, [r2, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sbfx r0, r0, #1, #17 │ │ │ │ - @ instruction: 0xf2dc0050 │ │ │ │ - strh r0, [r6, r1] │ │ │ │ + sbfx r0, r8, #1, #17 │ │ │ │ + @ instruction: 0xf2e40050 │ │ │ │ + strh r0, [r7, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf2540050 │ │ │ │ - str r0, [r5, r7] │ │ │ │ + @ instruction: 0xf25c0050 │ │ │ │ + str r0, [r6, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf21e0050 │ │ │ │ - str r2, [r6, r6] │ │ │ │ + @ instruction: 0xf2260050 │ │ │ │ + str r2, [r7, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - addw r0, r0, #80 @ 0x50 │ │ │ │ - str r4, [r2, r6] │ │ │ │ + addw r0, r8, #80 @ 0x50 │ │ │ │ + str r4, [r3, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rsbs r0, r2, #80 @ 0x50 │ │ │ │ - str r6, [r4, r5] │ │ │ │ + rsbs r0, sl, #80 @ 0x50 │ │ │ │ + str r6, [r5, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r0, [sp, #52] @ 0x34 │ │ │ │ movw r1, #2610 @ 0xa32 │ │ │ │ ldr r0, [pc, #672] @ (309468 >::_M_default_append(unsigned int)@@Base+0x83b64>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -853328,29 +853328,29 @@ │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 309670 >::_M_default_append(unsigned int)@@Base+0x83d6c>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ - sbc.w r0, ip, #80 @ 0x50 │ │ │ │ - str r0, [r0, r4] │ │ │ │ + sbcs.w r0, r4, #80 @ 0x50 │ │ │ │ + str r0, [r1, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adc.w r0, ip, #80 @ 0x50 │ │ │ │ - str r0, [r4, r3] │ │ │ │ + adcs.w r0, r4, #80 @ 0x50 │ │ │ │ + str r0, [r5, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sbc.w r0, r4, #80 @ 0x50 │ │ │ │ - @ instruction: 0xf0e60050 │ │ │ │ - str r2, [r7, r1] │ │ │ │ + sbc.w r0, ip, #80 @ 0x50 │ │ │ │ + @ instruction: 0xf0ee0050 │ │ │ │ + str r2, [r0, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vqadd.s32 q8, q4, q0 │ │ │ │ - ldr r6, [pc, #1008] @ (30987c >::_M_default_append(unsigned int)@@Base+0x83f78>) │ │ │ │ + vqadd.s64 q8, q0, q0 │ │ │ │ + ldr r7, [pc, #16] @ (30949c >::_M_default_append(unsigned int)@@Base+0x83b98>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vqadd.s32 q0, q4, q0 │ │ │ │ - ldr r6, [pc, #752] @ (309784 >::_M_default_append(unsigned int)@@Base+0x83e80>) │ │ │ │ + vqadd.s64 q0, q0, q0 │ │ │ │ + ldr r6, [pc, #784] @ (3097a4 >::_M_default_append(unsigned int)@@Base+0x83ea0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr.w ip, [r1, #236] @ 0xec │ │ │ │ @@ -853788,24 +853788,24 @@ │ │ │ │ strh r0, [r0, #0] │ │ │ │ strb r2, [r1, r0] │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r2, r7] │ │ │ │ lsls r1, r3, #1 │ │ │ │ - stc 0, cr0, [r2], #-320 @ 0xfffffec0 │ │ │ │ - eors.w r0, r4, r0, lsr #1 │ │ │ │ - ldr r2, [pc, #160] @ (309a60 >::_M_default_append(unsigned int)@@Base+0x8415c>) │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - orn r0, sl, r0, lsr #1 │ │ │ │ - ldr r1, [pc, #1008] @ (309db8 >::_M_default_append(unsigned int)@@Base+0x844b4>) │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - orrs.w r0, r4, r0, lsr #1 │ │ │ │ - @ instruction: 0xe9ba0050 │ │ │ │ - ldr r1, [pc, #312] @ (309b0c >::_M_default_append(unsigned int)@@Base+0x84208>) │ │ │ │ + stc 0, cr0, [sl], #-320 @ 0xfffffec0 │ │ │ │ + eors.w r0, ip, r0, lsr #1 │ │ │ │ + ldr r2, [pc, #192] @ (309a80 >::_M_default_append(unsigned int)@@Base+0x8417c>) │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + orns r0, r2, r0, lsr #1 │ │ │ │ + ldr r2, [pc, #16] @ (3099d8 >::_M_default_append(unsigned int)@@Base+0x840d4>) │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + orrs.w r0, ip, r0, lsr #1 │ │ │ │ + strd r0, r0, [r2, #320] @ 0x140 │ │ │ │ + ldr r1, [pc, #344] @ (309b2c >::_M_default_append(unsigned int)@@Base+0x84228>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r0, [pc, #48] @ (309a08 >::_M_default_append(unsigned int)@@Base+0x84104>) │ │ │ │ mov.w r1, #652 @ 0x28c │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #40] @ (309a0c >::_M_default_append(unsigned int)@@Base+0x84108>) │ │ │ │ @@ -853815,16 +853815,16 @@ │ │ │ │ b.n 3098de >::_M_default_append(unsigned int)@@Base+0x83fda> │ │ │ │ vldr d0, [pc, #12] @ 309a00 >::_M_default_append(unsigned int)@@Base+0x840fc> │ │ │ │ b.n 309954 >::_M_default_append(unsigned int)@@Base+0x84050> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldrd r0, r0, [sl, #-320] @ 0x140 │ │ │ │ - ldr r0, [pc, #944] @ (309dc0 >::_M_default_append(unsigned int)@@Base+0x844bc>) │ │ │ │ + strd r0, r0, [r2, #-320]! @ 0x140 │ │ │ │ + ldr r0, [pc, #976] @ (309de0 >::_M_default_append(unsigned int)@@Base+0x844dc>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r4, r2 │ │ │ │ @@ -854141,23 +854141,23 @@ │ │ │ │ mov sl, r3 │ │ │ │ b.n 309dc8 >::_M_default_append(unsigned int)@@Base+0x844c4> │ │ │ │ ... │ │ │ │ ldr r7, [pc, #816] @ (30a0d4 >::_M_default_append(unsigned int)@@Base+0x847d0>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 309b08 >::_M_default_append(unsigned int)@@Base+0x84204> │ │ │ │ + b.n 309b18 >::_M_default_append(unsigned int)@@Base+0x84214> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - mov r2, r8 │ │ │ │ + mov r2, r9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r5, [pc, #360] @ (309f1c >::_M_default_append(unsigned int)@@Base+0x84618>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ - b.n 309c0c >::_M_default_append(unsigned int)@@Base+0x84308> │ │ │ │ + b.n 309c1c >::_M_default_append(unsigned int)@@Base+0x84318> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 309ca4 >::_M_default_append(unsigned int)@@Base+0x843a0> │ │ │ │ + b.n 309cb4 >::_M_default_append(unsigned int)@@Base+0x843b0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ add.w r9, r9, #1 │ │ │ │ add.w fp, fp, #8 │ │ │ │ cmp r5, r9 │ │ │ │ beq.n 309e74 >::_M_default_append(unsigned int)@@Base+0x84570> │ │ │ │ ldr.w r1, [r4, #4]! │ │ │ │ ldr.w r2, [sl] │ │ │ │ @@ -854287,41 +854287,41 @@ │ │ │ │ ldr r0, [pc, #68] @ (309f48 >::_M_default_append(unsigned int)@@Base+0x84644>) │ │ │ │ ldr r1, [sp, #0] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ b.n 309c9a >::_M_default_append(unsigned int)@@Base+0x84396> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - b.n 30999c >::_M_default_append(unsigned int)@@Base+0x84098> │ │ │ │ + b.n 3099ac >::_M_default_append(unsigned int)@@Base+0x840a8> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add lr, sl │ │ │ │ + add lr, fp │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 309948 >::_M_default_append(unsigned int)@@Base+0x84044> │ │ │ │ + b.n 309958 >::_M_default_append(unsigned int)@@Base+0x84054> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r8, r5 │ │ │ │ + add r8, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 309918 >::_M_default_append(unsigned int)@@Base+0x84014> │ │ │ │ + b.n 309928 >::_M_default_append(unsigned int)@@Base+0x84024> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add ip, r1 │ │ │ │ + add ip, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3099f8 >::_M_default_append(unsigned int)@@Base+0x840f4> │ │ │ │ + b.n 309a08 >::_M_default_append(unsigned int)@@Base+0x84104> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 309a90 >::_M_default_append(unsigned int)@@Base+0x8418c> │ │ │ │ + b.n 309aa0 >::_M_default_append(unsigned int)@@Base+0x8419c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 30982c >::_M_default_append(unsigned int)@@Base+0x83f28> │ │ │ │ + b.n 30983c >::_M_default_append(unsigned int)@@Base+0x83f38> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, r1 │ │ │ │ + add r6, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3097f8 >::_M_default_append(unsigned int)@@Base+0x83ef4> │ │ │ │ + b.n 309808 >::_M_default_append(unsigned int)@@Base+0x83f04> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - mvns r0, r6 │ │ │ │ + mvns r0, r7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3097bc >::_M_default_append(unsigned int)@@Base+0x83eb8> │ │ │ │ + b.n 3097cc >::_M_default_append(unsigned int)@@Base+0x83ec8> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - mvns r6, r1 │ │ │ │ + mvns r6, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d13} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3960] @ 0xf78 │ │ │ │ ldr r4, [pc, #836] @ (30a2a8 >::_M_default_append(unsigned int)@@Base+0x849a4>) │ │ │ │ @@ -854598,15 +854598,15 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 30a4c0 >::_M_default_append(unsigned int)@@Base+0x84bbc>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ldr r2, [pc, #576] @ (30a4ec >::_M_default_append(unsigned int)@@Base+0x84be8>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - orn r0, r8, r4, lsr #1 │ │ │ │ + orns r0, r0, r4, lsr #1 │ │ │ │ ldr r0, [pc, #200] @ (30a380 >::_M_default_append(unsigned int)@@Base+0x84a7c>) │ │ │ │ lsls r1, r3, #1 │ │ │ │ vldr d7, [r9, #128] @ 0x80 │ │ │ │ vldr d5, [r0, #136] @ 0x88 │ │ │ │ ldr.w r3, [r8, #4] │ │ │ │ add.w r0, r3, #1392 @ 0x570 │ │ │ │ vldr d6, [r0] │ │ │ │ @@ -854973,61 +854973,61 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 30a1c2 >::_M_default_append(unsigned int)@@Base+0x848be> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ - udf #146 @ 0x92 │ │ │ │ + udf #154 @ 0x9a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r6, #38 @ 0x26 │ │ │ │ + subs r6, #46 @ 0x2e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #122 @ 0x7a │ │ │ │ + udf #130 @ 0x82 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r6, #14 │ │ │ │ + subs r6, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 30a6fc >::_M_default_append(unsigned int)@@Base+0x84df8> │ │ │ │ + ble.n 30a70c >::_M_default_append(unsigned int)@@Base+0x84e08> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r5, #132 @ 0x84 │ │ │ │ + subs r5, #140 @ 0x8c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 30a6d4 >::_M_default_append(unsigned int)@@Base+0x84dd0> │ │ │ │ + ble.n 30a6e4 >::_M_default_append(unsigned int)@@Base+0x84de0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r5, #108 @ 0x6c │ │ │ │ + subs r5, #116 @ 0x74 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 30a684 >::_M_default_append(unsigned int)@@Base+0x84d80> │ │ │ │ + ble.n 30a694 >::_M_default_append(unsigned int)@@Base+0x84d90> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r5, #64 @ 0x40 │ │ │ │ + subs r5, #72 @ 0x48 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 30a65c >::_M_default_append(unsigned int)@@Base+0x84d58> │ │ │ │ + ble.n 30a66c >::_M_default_append(unsigned int)@@Base+0x84d68> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r5, #40 @ 0x28 │ │ │ │ + subs r5, #48 @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 30a80c >::_M_default_append(unsigned int)@@Base+0x84f08> │ │ │ │ + ble.n 30a81c >::_M_default_append(unsigned int)@@Base+0x84f18> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, #252 @ 0xfc │ │ │ │ + subs r5, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 30a6cc >::_M_default_append(unsigned int)@@Base+0x84dc8> │ │ │ │ + ble.n 30a6dc >::_M_default_append(unsigned int)@@Base+0x84dd8> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - udf #14 │ │ │ │ + udf #22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bgt.n 30a69c >::_M_default_append(unsigned int)@@Base+0x84d98> │ │ │ │ + bgt.n 30a6ac >::_M_default_append(unsigned int)@@Base+0x84da8> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, #60 @ 0x3c │ │ │ │ + subs r4, #68 @ 0x44 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 30a66c >::_M_default_append(unsigned int)@@Base+0x84d68> │ │ │ │ + bgt.n 30a67c >::_M_default_append(unsigned int)@@Base+0x84d78> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, #32 │ │ │ │ + subs r4, #40 @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 30a83c >::_M_default_append(unsigned int)@@Base+0x84f38> │ │ │ │ + bgt.n 30a84c >::_M_default_append(unsigned int)@@Base+0x84f48> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, #4 │ │ │ │ + subs r4, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 30a80c >::_M_default_append(unsigned int)@@Base+0x84f08> │ │ │ │ + bgt.n 30a81c >::_M_default_append(unsigned int)@@Base+0x84f18> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r3, #232 @ 0xe8 │ │ │ │ + subs r3, #240 @ 0xf0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ sub sp, #108 @ 0x6c │ │ │ │ @@ -855460,49 +855460,49 @@ │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ negs r4, r5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ bge.n 30abc2 >::_M_default_append(unsigned int)@@Base+0x852be> │ │ │ │ - vtbx.8 d29, {d31- instruction: 0xffffdbd6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bgt.n 30ac78 >::_M_default_append(unsigned int)@@Base+0x85374> │ │ │ │ + bgt.n 30ac88 >::_M_default_append(unsigned int)@@Base+0x85384> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - blt.n 30abc4 >::_M_default_append(unsigned int)@@Base+0x852c0> │ │ │ │ + blt.n 30abd4 >::_M_default_append(unsigned int)@@Base+0x852d0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bhi.n 30abec >::_M_default_append(unsigned int)@@Base+0x852e8> │ │ │ │ + bhi.n 30abfc >::_M_default_append(unsigned int)@@Base+0x852f8> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r0, #100 @ 0x64 │ │ │ │ + subs r0, #108 @ 0x6c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 30abc4 >::_M_default_append(unsigned int)@@Base+0x852c0> │ │ │ │ + bhi.n 30abd4 >::_M_default_append(unsigned int)@@Base+0x852d0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r0, #76 @ 0x4c │ │ │ │ + subs r0, #84 @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ subs r7, #102 @ 0x66 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - bhi.n 30ad3c >::_M_default_append(unsigned int)@@Base+0x85438> │ │ │ │ + bhi.n 30ad4c >::_M_default_append(unsigned int)@@Base+0x85448> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r0, #2 │ │ │ │ + subs r0, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 30ad14 >::_M_default_append(unsigned int)@@Base+0x85410> │ │ │ │ + bhi.n 30ad24 >::_M_default_append(unsigned int)@@Base+0x85420> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r7, #234 @ 0xea │ │ │ │ + adds r7, #242 @ 0xf2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 30ac44 >::_M_default_append(unsigned int)@@Base+0x85340> │ │ │ │ + bvc.n 30ac54 >::_M_default_append(unsigned int)@@Base+0x85350> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r7, #126 @ 0x7e │ │ │ │ + adds r7, #134 @ 0x86 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 30ab94 >::_M_default_append(unsigned int)@@Base+0x85290> │ │ │ │ + bvc.n 30aba4 >::_M_default_append(unsigned int)@@Base+0x852a0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r7, #34 @ 0x22 │ │ │ │ + adds r7, #42 @ 0x2a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 30ad64 >::_M_default_append(unsigned int)@@Base+0x85460> │ │ │ │ + bvc.n 30ad74 >::_M_default_append(unsigned int)@@Base+0x85470> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r7, #6 │ │ │ │ + adds r7, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ mov.w sl, #0 │ │ │ │ bl 5484d0 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ str.w sl, [sp, #72] @ 0x48 │ │ │ │ subs r3, r3, r0 │ │ │ │ @@ -855828,15 +855828,15 @@ │ │ │ │ vldr d0, [pc, #12] @ 30b040 >::_M_default_append(unsigned int)@@Base+0x8573c> │ │ │ │ b.n 30afae >::_M_default_append(unsigned int)@@Base+0x856aa> │ │ │ │ ldr.w r8, [sp, #60] @ 0x3c │ │ │ │ mov r0, r3 │ │ │ │ mov r1, r9 │ │ │ │ b.n 30a92a >::_M_default_append(unsigned int)@@Base+0x85026> │ │ │ │ ... │ │ │ │ - bvs.n 30af84 >::_M_default_append(unsigned int)@@Base+0x85680> │ │ │ │ + bvs.n 30af94 >::_M_default_append(unsigned int)@@Base+0x85690> │ │ │ │ lsls r0, r2, #1 │ │ │ │ mov r1, r0 │ │ │ │ vldr d0, [pc, #368] @ 30b1c0 >::_M_default_append(unsigned int)@@Base+0x858bc> │ │ │ │ mov r0, r5 │ │ │ │ bl 5388c0 │ │ │ │ mov fp, r0 │ │ │ │ cmp r0, #1 │ │ │ │ @@ -855974,53 +855974,53 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldr.w r3, [r0, #176] @ 0xb0 │ │ │ │ ldr.w r2, [r3, #224] @ 0xe0 │ │ │ │ cmp r2, #0 │ │ │ │ blt.w 30b030 >::_M_default_append(unsigned int)@@Base+0x8572c> │ │ │ │ b.n 30afaa >::_M_default_append(unsigned int)@@Base+0x856a6> │ │ │ │ ... │ │ │ │ - bcs.n 30b168 >::_M_default_append(unsigned int)@@Base+0x85864> │ │ │ │ + bcs.n 30b178 >::_M_default_append(unsigned int)@@Base+0x85874> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, #98 @ 0x62 │ │ │ │ + adds r2, #106 @ 0x6a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 30b0f0 >::_M_default_append(unsigned int)@@Base+0x857ec> │ │ │ │ + bcs.n 30b100 >::_M_default_append(unsigned int)@@Base+0x857fc> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, #34 @ 0x22 │ │ │ │ + adds r2, #42 @ 0x2a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 30b2c8 >::_M_default_append(unsigned int)@@Base+0x859c4> │ │ │ │ + bcs.n 30b2d8 >::_M_default_append(unsigned int)@@Base+0x859d4> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, #10 │ │ │ │ + adds r2, #18 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 30b298 >::_M_default_append(unsigned int)@@Base+0x85994> │ │ │ │ + bcs.n 30b2a8 >::_M_default_append(unsigned int)@@Base+0x859a4> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #238 @ 0xee │ │ │ │ + adds r1, #246 @ 0xf6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 30b268 >::_M_default_append(unsigned int)@@Base+0x85964> │ │ │ │ + bcs.n 30b278 >::_M_default_append(unsigned int)@@Base+0x85974> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #210 @ 0xd2 │ │ │ │ + adds r1, #218 @ 0xda │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 30b238 >::_M_default_append(unsigned int)@@Base+0x85934> │ │ │ │ + bcs.n 30b248 >::_M_default_append(unsigned int)@@Base+0x85944> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #182 @ 0xb6 │ │ │ │ + adds r1, #190 @ 0xbe │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 30b208 >::_M_default_append(unsigned int)@@Base+0x85904> │ │ │ │ + bcs.n 30b218 >::_M_default_append(unsigned int)@@Base+0x85914> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #154 @ 0x9a │ │ │ │ + adds r1, #162 @ 0xa2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 30b1d8 >::_M_default_append(unsigned int)@@Base+0x858d4> │ │ │ │ + bne.n 30b1e8 >::_M_default_append(unsigned int)@@Base+0x858e4> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #126 @ 0x7e │ │ │ │ + adds r1, #134 @ 0x86 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 30b1a8 >::_M_default_append(unsigned int)@@Base+0x858a4> │ │ │ │ + bne.n 30b1b8 >::_M_default_append(unsigned int)@@Base+0x858b4> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #98 @ 0x62 │ │ │ │ + adds r1, #106 @ 0x6a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 30b14c >::_M_default_append(unsigned int)@@Base+0x85848> │ │ │ │ + bne.n 30b15c >::_M_default_append(unsigned int)@@Base+0x85858> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #48 @ 0x30 │ │ │ │ + adds r1, #56 @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3840] @ 0xf00 │ │ │ │ ldr.w r2, [pc, #2688] @ 30bcb0 >::_M_default_append(unsigned int)@@Base+0x863ac> │ │ │ │ @@ -856981,99 +856981,99 @@ │ │ │ │ b.n 30bee8 >::_M_default_append(unsigned int)@@Base+0x865e4> │ │ │ │ adds r7, #192 @ 0xc0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ adds r7, #156 @ 0x9c │ │ │ │ lsls r1, r3, #1 │ │ │ │ - adds r2, #122 @ 0x7a │ │ │ │ + adds r2, #130 @ 0x82 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7, {r1, r2, r3, r7} │ │ │ │ + ldmia r7, {r1, r2, r4, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r7, {r1, r2, r3, r7} │ │ │ │ + ldmia r7, {r1, r2, r4, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, r0, r0 │ │ │ │ + subs r4, r1, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r3, r4, r5, r7} │ │ │ │ + ldmia r5!, {r1, r2, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r5, #80 @ 0x50 │ │ │ │ + cmp r5, #88 @ 0x58 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r5!, {r1, r2, r3, r4, r7} │ │ │ │ + ldmia r5, {r1, r2, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r5, #48 @ 0x30 │ │ │ │ + cmp r5, #56 @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r5!, {r3, r7} │ │ │ │ + ldmia r5!, {r4, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r4, {r4, r5, r7} │ │ │ │ + ldmia r4, {r3, r4, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r4, #66 @ 0x42 │ │ │ │ + cmp r4, #74 @ 0x4a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r4, r7} │ │ │ │ + ldmia r4, {r3, r4, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r4, #34 @ 0x22 │ │ │ │ + cmp r4, #42 @ 0x2a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r4!, {r1, r2, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r4!, {r3, r5} │ │ │ │ + ldmia r4, {r4, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r3, #184 @ 0xb8 │ │ │ │ + cmp r3, #192 @ 0xc0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r4, r5} │ │ │ │ + ldmia r4, {r3, r4, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r2, {r1, r2, r6, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #88 @ 0x58 │ │ │ │ + cmp r2, #96 @ 0x60 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2, {r2, r5, r7} │ │ │ │ + ldmia r2, {r2, r3, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #54 @ 0x36 │ │ │ │ + cmp r2, #62 @ 0x3e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2!, {r1, r7} │ │ │ │ + ldmia r2!, {r1, r3, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r2, #20 │ │ │ │ + cmp r2, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2!, {r1, r3, r5} │ │ │ │ + ldmia r2!, {r1, r4, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r1, #188 @ 0xbc │ │ │ │ + cmp r1, #196 @ 0xc4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2, {r2, r3, r4} │ │ │ │ + ldmia r2, {r2, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r7} │ │ │ │ + ldmia r1, {r1, r2, r3, r4, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r1, #42 @ 0x2a │ │ │ │ + cmp r1, #50 @ 0x32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3!, {r1, r4, r5} │ │ │ │ + ldmia r3, {r1, r3, r4, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r1, {r1, r5, r6} │ │ │ │ + ldmia r1, {r1, r3, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r0, #246 @ 0xf6 │ │ │ │ + cmp r0, #254 @ 0xfe │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #856] @ (30c094 >::_M_default_append(unsigned int)@@Base+0x86790>) │ │ │ │ + ldr r6, [pc, #888] @ (30c0b4 >::_M_default_append(unsigned int)@@Base+0x867b0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #180 @ 0xb4 │ │ │ │ + cmp r2, #188 @ 0xbc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r7!, {r2, r4, r6, r7} │ │ │ │ + stmia r7!, {r2, r3, r4, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #40 @ 0x28 │ │ │ │ + cmp r6, #48 @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r4, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r7, #42 @ 0x2a │ │ │ │ + movs r7, #50 @ 0x32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1, r3, r4, r5, r6, r7} │ │ │ │ + stmia r7!, {r1} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r6, #142 @ 0x8e │ │ │ │ + movs r6, #150 @ 0x96 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r4, r6, r7} │ │ │ │ + stmia r6!, {r1, r2, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r6, #114 @ 0x72 │ │ │ │ + movs r6, #122 @ 0x7a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #250 @ 0xfa │ │ │ │ + cmp r7, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r6!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldr r3, [sp, #124] @ 0x7c │ │ │ │ ldr.w r2, [r3, r0, lsl #2] │ │ │ │ ldr r5, [sp, #20] │ │ │ │ ldr.w r3, [r5, #164] @ 0xa4 │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 30bf10 >::_M_default_append(unsigned int)@@Base+0x8660c> │ │ │ │ @@ -857368,45 +857368,45 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 30c036 >::_M_default_append(unsigned int)@@Base+0x86732> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - stmia r4!, {r1, r2, r3} │ │ │ │ + stmia r4!, {r1, r2, r4} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r3, #162 @ 0xa2 │ │ │ │ + movs r3, #170 @ 0xaa │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r6} │ │ │ │ + stmia r3!, {r1, r2, r4, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r2, #226 @ 0xe2 │ │ │ │ + movs r2, #234 @ 0xea │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r5} │ │ │ │ + stmia r3!, {r1, r2, r4, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r2, #194 @ 0xc2 │ │ │ │ + movs r2, #202 @ 0xca │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r3!, {r4} │ │ │ │ + stmia r3!, {r3, r4} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r2, #164 @ 0xa4 │ │ │ │ + movs r2, #172 @ 0xac │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r4, r5, r6, r7} │ │ │ │ + stmia r2!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r2, #132 @ 0x84 │ │ │ │ + movs r2, #140 @ 0x8c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r4, r6, r7} │ │ │ │ + stmia r2!, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r2, #106 @ 0x6a │ │ │ │ + movs r2, #114 @ 0x72 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r2, r3, r4, r5, r7} │ │ │ │ + stmia r2!, {r2, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r2, #78 @ 0x4e │ │ │ │ + movs r2, #86 @ 0x56 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r5, r7} │ │ │ │ + stmia r2!, {r3, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r2, #50 @ 0x32 │ │ │ │ + movs r2, #58 @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ mov r0, r9 │ │ │ │ ldr.w r1, [pc, #1632] @ 30c760 >::_M_default_append(unsigned int)@@Base+0x86e5c> │ │ │ │ mov r4, r9 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ add r1, pc │ │ │ │ @@ -857944,55 +857944,55 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #104] @ (30c7b4 >::_M_default_append(unsigned int)@@Base+0x86eb0>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 30c734 >::_M_default_append(unsigned int)@@Base+0x86e30> │ │ │ │ ... │ │ │ │ - blx sl │ │ │ │ + blx fp │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r5} │ │ │ │ + stmia r2!, {r3, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ cbnz r7, 30c7d0 >::_M_default_append(unsigned int)@@Base+0x86ecc> │ │ │ │ - vaddw.u q14, , d28 │ │ │ │ + vsra.u64 d28, d20, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r1, #62 @ 0x3e │ │ │ │ + movs r1, #70 @ 0x46 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp sl, pc │ │ │ │ + mov r2, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ cbnz r3, 30c7ce >::_M_default_append(unsigned int)@@Base+0x86eca> │ │ │ │ - vsra.u32 d28, d22, #1 │ │ │ │ + vsra.u32 d28, d30, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r1, r4} │ │ │ │ + stmia r1!, {r1, r3, r4} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bkpt 0x00d0 │ │ │ │ + bkpt 0x00d8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r2, r4, #1 │ │ │ │ + subs r2, r5, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x0024 │ │ │ │ + bkpt 0x002c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, r6, #6 │ │ │ │ + adds r6, r7, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bkpt 0x0008 │ │ │ │ + bkpt 0x0010 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, r3, #6 │ │ │ │ + adds r2, r4, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r1, r3, r5, r6, r7, pc} │ │ │ │ + pop {r1, r4, r5, r6, r7, pc} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, r7, #5 │ │ │ │ + adds r4, r0, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r2, r3, r6, r7, pc} │ │ │ │ + pop {r2, r4, r6, r7, pc} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r2, r4} │ │ │ │ + pop {r2, r3, r4} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r6, r4, r6 │ │ │ │ + subs r6, r5, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r2, 30c830 >::_M_default_append(unsigned int)@@Base+0x86f2c> │ │ │ │ + cbnz r2, 30c832 >::_M_default_append(unsigned int)@@Base+0x86f2e> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, r0, r6 │ │ │ │ + subs r4, r1, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ mov r2, r6 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mov r0, r8 │ │ │ │ strd r4, r5, [sp] │ │ │ │ str.w r9, [sp, #8] │ │ │ │ @@ -858341,55 +858341,55 @@ │ │ │ │ b.w 30bc4e >::_M_default_append(unsigned int)@@Base+0x8634a> │ │ │ │ nop │ │ │ │ ... │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 30cb78 >::_M_default_append(unsigned int)@@Base+0x87274> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - cbnz r2, 30cbde >::_M_default_append(unsigned int)@@Base+0x872da> │ │ │ │ + cbnz r2, 30cbe0 >::_M_default_append(unsigned int)@@Base+0x872dc> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - hlt 0x0004 │ │ │ │ + hlt 0x000c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r0, r3, r0 │ │ │ │ + subs r0, r4, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r6, 30cbb2 >::_M_default_append(unsigned int)@@Base+0x872ae> │ │ │ │ + cbnz r6, 30cbb4 >::_M_default_append(unsigned int)@@Base+0x872b0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, r0, r3 │ │ │ │ + adds r2, r1, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r6, 30cbb2 >::_M_default_append(unsigned int)@@Base+0x872ae> │ │ │ │ + cbnz r6, 30cbb4 >::_M_default_append(unsigned int)@@Base+0x872b0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, r4, r2 │ │ │ │ + adds r2, r5, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r0, #19 │ │ │ │ + lsls r2, r1, #19 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb8c4 │ │ │ │ + @ instruction: 0xb8cc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, r3, r1 │ │ │ │ + adds r0, r4, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rev16 r4, r0 │ │ │ │ + rev16 r4, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb878 │ │ │ │ + @ instruction: 0xb880 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, r1, r0 │ │ │ │ + adds r4, r2, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb84c │ │ │ │ + @ instruction: 0xb854 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r4, #31 │ │ │ │ + asrs r0, r5, #31 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb82c │ │ │ │ + @ instruction: 0xb834 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r0, #31 │ │ │ │ + asrs r0, r1, #31 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb7e2 │ │ │ │ + @ instruction: 0xb7ea │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r6, #29 │ │ │ │ + asrs r6, r7, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb7c6 │ │ │ │ + @ instruction: 0xb7ce │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r3, #29 │ │ │ │ + asrs r2, r4, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ mov r2, r6 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mov r0, r4 │ │ │ │ strd r9, r5, [sp] │ │ │ │ str.w r8, [sp, #8] │ │ │ │ @@ -858697,39 +858697,39 @@ │ │ │ │ str.w r3, [sl] │ │ │ │ b.w 30b5b4 >::_M_default_append(unsigned int)@@Base+0x85cb0> │ │ │ │ ... │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 30cf48 >::_M_default_append(unsigned int)@@Base+0x87644> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - push {r2, r4, r6, r7, lr} │ │ │ │ + push {r2, r3, r4, r6, r7, lr} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r5, #21 │ │ │ │ + asrs r0, r6, #21 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb708 │ │ │ │ + @ instruction: 0xb710 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r5, r7, lr} │ │ │ │ + push {r3, r5, r7, lr} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r6, #20 │ │ │ │ + asrs r4, r7, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r7, lr} │ │ │ │ + push {r3, r7, lr} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r2, #20 │ │ │ │ + asrs r4, r3, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r5, r6} │ │ │ │ + push {r3, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r6, #15 │ │ │ │ + asrs r4, r7, #15 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r2, r6} │ │ │ │ + push {r2, r3, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r3, #15 │ │ │ │ + asrs r0, r4, #15 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r2, r5} │ │ │ │ + push {r2, r3, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r7, #14 │ │ │ │ + asrs r0, r0, #15 │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r0, [sp, #20] │ │ │ │ movw r1, #1502 @ 0x5de │ │ │ │ ldr r0, [pc, #300] @ (30d0d0 >::_M_default_append(unsigned int)@@Base+0x877cc>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -858833,37 +858833,37 @@ │ │ │ │ vcmpe.f64 d5, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it lt │ │ │ │ vmovlt.f64 d7, d5 │ │ │ │ b.n 30ce2a >::_M_default_append(unsigned int)@@Base+0x87526> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - cbz r0, 30d138 >::_M_default_append(unsigned int)@@Base+0x87834> │ │ │ │ + cbz r0, 30d13a >::_M_default_append(unsigned int)@@Base+0x87836> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r4, #12 │ │ │ │ + asrs r4, r5, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r2, 30d134 >::_M_default_append(unsigned int)@@Base+0x87830> │ │ │ │ + cbz r2, 30d136 >::_M_default_append(unsigned int)@@Base+0x87832> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r6, #11 │ │ │ │ + asrs r6, r7, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r2, 30d128 >::_M_default_append(unsigned int)@@Base+0x87824> │ │ │ │ + cbz r2, 30d12a >::_M_default_append(unsigned int)@@Base+0x87826> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r4, #10 │ │ │ │ + asrs r6, r5, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxtb r6, r6 │ │ │ │ + uxtb r6, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r1, #10 │ │ │ │ + asrs r2, r2, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxtb r6, r2 │ │ │ │ + uxtb r6, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r5, #9 │ │ │ │ + asrs r2, r6, #9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxth r0, r3 │ │ │ │ + uxth r0, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r5, #8 │ │ │ │ + asrs r4, r6, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr.w r2, [pc, #1848] @ 30d848 >::_M_default_append(unsigned int)@@Base+0x87f44> │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -859516,208 +859516,208 @@ │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #36] @ 0x24 │ │ │ │ asrs r6, r5 │ │ │ │ adds r6, r3, r3 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - sxth r6, r2 │ │ │ │ + sxth r6, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ b.n 30d9c6 >::_M_default_append(unsigned int)@@Base+0x880c2> │ │ │ │ - @ instruction: 0xffffb368 │ │ │ │ + vrsra.u32 , q8, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r6, 30d8c4 >::_M_default_append(unsigned int)@@Base+0x87fc0> │ │ │ │ + cbz r6, 30d8c6 >::_M_default_append(unsigned int)@@Base+0x87fc2> │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsrs r3, r4, #9 │ │ │ │ movs r0, r0 │ │ │ │ - cbz r2, 30d882 >::_M_default_append(unsigned int)@@Base+0x87f7e> │ │ │ │ + cbz r2, 30d884 >::_M_default_append(unsigned int)@@Base+0x87f80> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r7, #3 │ │ │ │ + asrs r4, r0, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ adds r2, r2, r0 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - cbz r6, 30d87e >::_M_default_append(unsigned int)@@Base+0x87f7a> │ │ │ │ + cbz r6, 30d880 >::_M_default_append(unsigned int)@@Base+0x87f7c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r0, r0, #3 │ │ │ │ + asrs r0, r1, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ add r5, sp, #740 @ 0x2e4 │ │ │ │ vdup.8 q13, d25[7] │ │ │ │ - vmla.i , , d24[0] │ │ │ │ + vshr.u64 , q8, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r7, #1 │ │ │ │ + asrs r2, r0, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub sp, #296 @ 0x128 │ │ │ │ + sub sp, #328 @ 0x148 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r3, #1 │ │ │ │ + asrs r4, r4, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ add r3, sp, #548 @ 0x224 │ │ │ │ vtbx.8 d26, {d15-d18}, d25 │ │ │ │ - vaddl.u , d31, d4 │ │ │ │ + vaddl.u , d31, d12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r2, #32 │ │ │ │ + asrs r6, r3, #32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add sp, #408 @ 0x198 │ │ │ │ + add sp, #440 @ 0x1b8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r7, #31 │ │ │ │ + asrs r0, r0, #32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sxtb r0, r1 │ │ │ │ + sxtb r0, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sxtb r2, r7 │ │ │ │ + uxth r2, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add sp, #144 @ 0x90 │ │ │ │ + add sp, #176 @ 0xb0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r6, #30 │ │ │ │ + lsrs r6, r7, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sxtb r6, r3 │ │ │ │ + sxtb r6, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - uxth r0, r5 │ │ │ │ + uxth r0, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #904 @ 0x388 │ │ │ │ + add r7, sp, #936 @ 0x3a8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r6, #29 │ │ │ │ + lsrs r4, r7, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #768 @ 0x300 │ │ │ │ + add r7, sp, #800 @ 0x320 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r2, #29 │ │ │ │ + lsrs r0, r3, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sxtb r0, r4 │ │ │ │ + sxtb r0, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - uxth r2, r5 │ │ │ │ + uxth r2, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #496 @ 0x1f0 │ │ │ │ + add r7, sp, #528 @ 0x210 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r1, #28 │ │ │ │ + lsrs r6, r2, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxtb r6, r0 │ │ │ │ + uxtb r6, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - uxth r6, r0 │ │ │ │ + uxth r6, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #216 @ 0xd8 │ │ │ │ + add r7, sp, #248 @ 0xf8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r1, #27 │ │ │ │ + lsrs r0, r2, #27 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxth r0, r5 │ │ │ │ + uxth r0, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - uxtb r6, r6 │ │ │ │ + uxtb r6, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #976 @ 0x3d0 │ │ │ │ + add r6, sp, #1008 @ 0x3f0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r0, #26 │ │ │ │ + lsrs r6, r1, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxtb r6, r3 │ │ │ │ + uxtb r6, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r0, 30d94c >::_M_default_append(unsigned int)@@Base+0x88048> │ │ │ │ + cbz r0, 30d94e >::_M_default_append(unsigned int)@@Base+0x8804a> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #712 @ 0x2c8 │ │ │ │ + add r6, sp, #744 @ 0x2e8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r0, #25 │ │ │ │ + lsrs r4, r1, #25 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxtb r2, r6 │ │ │ │ + uxtb r2, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r0, 30d962 >::_M_default_append(unsigned int)@@Base+0x8805e> │ │ │ │ + cbz r0, 30d964 >::_M_default_append(unsigned int)@@Base+0x88060> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #392 @ 0x188 │ │ │ │ + add r6, sp, #424 @ 0x1a8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r6, #23 │ │ │ │ + lsrs r4, r7, #23 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r2, 30d964 >::_M_default_append(unsigned int)@@Base+0x88060> │ │ │ │ + cbz r2, 30d966 >::_M_default_append(unsigned int)@@Base+0x88062> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r4, 30d97e >::_M_default_append(unsigned int)@@Base+0x8807a> │ │ │ │ + cbz r4, 30d980 >::_M_default_append(unsigned int)@@Base+0x8807c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #88 @ 0x58 │ │ │ │ + add r6, sp, #120 @ 0x78 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r5, #22 │ │ │ │ + lsrs r0, r6, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r2, 30d982 >::_M_default_append(unsigned int)@@Base+0x8807e> │ │ │ │ + cbz r2, 30d984 >::_M_default_append(unsigned int)@@Base+0x88080> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r0, 30d9a2 >::_M_default_append(unsigned int)@@Base+0x8809e> │ │ │ │ + cbz r0, 30d9a4 >::_M_default_append(unsigned int)@@Base+0x880a0> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #832 @ 0x340 │ │ │ │ + add r5, sp, #864 @ 0x360 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r4, #21 │ │ │ │ + lsrs r4, r5, #21 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 30d9a6 >::_M_default_append(unsigned int)@@Base+0x880a2> │ │ │ │ + cbz r6, 30d9a8 >::_M_default_append(unsigned int)@@Base+0x880a4> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r4, 30d9ba >::_M_default_append(unsigned int)@@Base+0x880b6> │ │ │ │ + cbz r4, 30d9bc >::_M_default_append(unsigned int)@@Base+0x880b8> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #560 @ 0x230 │ │ │ │ + add r5, sp, #592 @ 0x250 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r4, #20 │ │ │ │ + lsrs r0, r5, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 30d9c0 >::_M_default_append(unsigned int)@@Base+0x880bc> │ │ │ │ + cbz r6, 30d9c2 >::_M_default_append(unsigned int)@@Base+0x880be> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r6, 30d9ba >::_M_default_append(unsigned int)@@Base+0x880b6> │ │ │ │ + cbz r6, 30d9bc >::_M_default_append(unsigned int)@@Base+0x880b8> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #216 @ 0xd8 │ │ │ │ + add r5, sp, #248 @ 0xf8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r1, #19 │ │ │ │ + lsrs r2, r2, #19 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r4, 30d9c8 >::_M_default_append(unsigned int)@@Base+0x880c4> │ │ │ │ + cbz r4, 30d9ca >::_M_default_append(unsigned int)@@Base+0x880c6> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r2, 30d9e6 >::_M_default_append(unsigned int)@@Base+0x880e2> │ │ │ │ + push {r1} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #968 @ 0x3c8 │ │ │ │ + add r4, sp, #1000 @ 0x3e8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r0, #18 │ │ │ │ + lsrs r6, r1, #18 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 30d9e8 >::_M_default_append(unsigned int)@@Base+0x880e4> │ │ │ │ + cbz r6, 30d9ea >::_M_default_append(unsigned int)@@Base+0x880e6> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r4} │ │ │ │ + push {r3, r4} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #696 @ 0x2b8 │ │ │ │ + add r4, sp, #728 @ 0x2d8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r0, #17 │ │ │ │ + lsrs r2, r1, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r4, 30da00 >::_M_default_append(unsigned int)@@Base+0x880fc> │ │ │ │ + cbz r4, 30da02 >::_M_default_append(unsigned int)@@Base+0x880fe> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r1, r5} │ │ │ │ + push {r1, r3, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #416 @ 0x1a0 │ │ │ │ + add r4, sp, #448 @ 0x1c0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r7, #15 │ │ │ │ + lsrs r4, r0, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1} │ │ │ │ + push {r1, r3} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r2, r4, r6} │ │ │ │ + push {r2, r3, r4, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #144 @ 0x90 │ │ │ │ + add r4, sp, #176 @ 0xb0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r7, #14 │ │ │ │ + lsrs r0, r0, #15 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r3, r4, r5} │ │ │ │ + push {r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r1, r2, r3, r4, r6} │ │ │ │ + push {r1, r2, r5, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #936 @ 0x3a8 │ │ │ │ + add r3, sp, #968 @ 0x3c8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r7, #13 │ │ │ │ + lsrs r6, r0, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r3, r6} │ │ │ │ + push {r1, r4, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r3, r4, r7} │ │ │ │ + push {r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r0, #13 │ │ │ │ + lsrs r4, r1, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r2, r3, r4, r5, r6} │ │ │ │ + push {r2, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r1, r3, r4, r5, r7} │ │ │ │ + push {r1, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #472 @ 0x1d8 │ │ │ │ + add r3, sp, #504 @ 0x1f8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r1, #12 │ │ │ │ + lsrs r2, r2, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r3, r5, r7} │ │ │ │ + push {r1, r4, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r3, r5, r6, r7} │ │ │ │ + push {r4, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #232 @ 0xe8 │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r1, #11 │ │ │ │ + lsrs r6, r2, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r2, [pc, #456] @ (30dbac >::_M_default_append(unsigned int)@@Base+0x882a8>) │ │ │ │ add.w r3, r4, #180 @ 0xb4 │ │ │ │ ldr r1, [pc, #456] @ (30dbb0 >::_M_default_append(unsigned int)@@Base+0x882ac>) │ │ │ │ strd r0, r0, [sp] │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ @@ -859880,69 +859880,69 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #120] @ (30dc18 >::_M_default_append(unsigned int)@@Base+0x88314>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 30d1de >::_M_default_append(unsigned int)@@Base+0x878da> │ │ │ │ nop │ │ │ │ - cbz r4, 30dbf0 >::_M_default_append(unsigned int)@@Base+0x882ec> │ │ │ │ + cbz r4, 30dbf2 >::_M_default_append(unsigned int)@@Base+0x882ee> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r6, 30dc06 >::_M_default_append(unsigned int)@@Base+0x88302> │ │ │ │ + cbz r6, 30dc08 >::_M_default_append(unsigned int)@@Base+0x88304> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, sp, #184 @ 0xb8 │ │ │ │ + add r1, sp, #216 @ 0xd8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r0, #3 │ │ │ │ + lsrs r2, r1, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r0, 30dc0e >::_M_default_append(unsigned int)@@Base+0x8830a> │ │ │ │ + cbz r0, 30dc10 >::_M_default_append(unsigned int)@@Base+0x8830c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r6, 30dc20 >::_M_default_append(unsigned int)@@Base+0x8831c> │ │ │ │ + cbz r6, 30dc22 >::_M_default_append(unsigned int)@@Base+0x8831e> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #968 @ 0x3c8 │ │ │ │ + add r0, sp, #1000 @ 0x3e8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r0, #2 │ │ │ │ + lsrs r6, r1, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r0, 30dc28 >::_M_default_append(unsigned int)@@Base+0x88324> │ │ │ │ + cbz r0, 30dc2a >::_M_default_append(unsigned int)@@Base+0x88326> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r0, 30dc46 >::_M_default_append(unsigned int)@@Base+0x88342> │ │ │ │ + cbz r0, 30dc48 >::_M_default_append(unsigned int)@@Base+0x88344> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #704 @ 0x2c0 │ │ │ │ + add r0, sp, #736 @ 0x2e0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r0, #1 │ │ │ │ + lsrs r4, r1, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 30dc4a >::_M_default_append(unsigned int)@@Base+0x88346> │ │ │ │ + cbz r6, 30dc4c >::_M_default_append(unsigned int)@@Base+0x88348> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r0, 30dc5a >::_M_default_append(unsigned int)@@Base+0x88356> │ │ │ │ + cbz r0, 30dc5c >::_M_default_append(unsigned int)@@Base+0x88358> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #464 @ 0x1d0 │ │ │ │ + add r0, sp, #496 @ 0x1f0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r1, #32 │ │ │ │ + lsrs r0, r2, #32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r4, 30dc6e >::_M_default_append(unsigned int)@@Base+0x8836a> │ │ │ │ + push {r2} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r6, 30dc5e >::_M_default_append(unsigned int)@@Base+0x8835a> │ │ │ │ + cbz r6, 30dc60 >::_M_default_append(unsigned int)@@Base+0x8835c> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #176 @ 0xb0 │ │ │ │ + add r0, sp, #208 @ 0xd0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r0, #31 │ │ │ │ + lsls r0, r1, #31 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r2, r4} │ │ │ │ + push {r1, r2, r3, r4} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r4, 30dc76 >::_M_default_append(unsigned int)@@Base+0x88372> │ │ │ │ + cbz r4, 30dc78 >::_M_default_append(unsigned int)@@Base+0x88374> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, pc, #920 @ (adr r7, 30dfa0 >::_M_default_append(unsigned int)@@Base+0x8869c>) │ │ │ │ + add r7, pc, #952 @ (adr r7, 30dfc0 >::_M_default_append(unsigned int)@@Base+0x886bc>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r7, #29 │ │ │ │ + lsls r2, r0, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r2, r6} │ │ │ │ + push {r1, r2, r3, r6} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r0, 30dc90 >::_M_default_append(unsigned int)@@Base+0x8838c> │ │ │ │ + cbz r0, 30dc92 >::_M_default_append(unsigned int)@@Base+0x8838e> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, pc, #640 @ (adr r7, 30de98 >::_M_default_append(unsigned int)@@Base+0x88594>) │ │ │ │ + add r7, pc, #672 @ (adr r7, 30deb8 >::_M_default_append(unsigned int)@@Base+0x885b4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r6, #28 │ │ │ │ + lsls r4, r7, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 30d100 >::_M_default_append(unsigned int)@@Base+0x877fc> │ │ │ │ @@ -859963,17 +859963,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r6, pc, #960 @ (adr r6, 30e024 >::_M_default_append(unsigned int)@@Base+0x88720>) │ │ │ │ + add r6, pc, #992 @ (adr r6, 30e044 >::_M_default_append(unsigned int)@@Base+0x88740>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r0, #26 │ │ │ │ + lsls r4, r1, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ movs r0, #1 │ │ │ │ str r0, [r3, #0] │ │ │ │ bx lr │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -860240,23 +860240,23 @@ │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ lsrs r0, r3, #20 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - uxtb r0, r2 │ │ │ │ + uxtb r0, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sub sp, #184 @ 0xb8 │ │ │ │ + sub sp, #216 @ 0xd8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsrs r6, r7, #10 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - sub sp, #128 @ 0x80 │ │ │ │ + sub sp, #160 @ 0xa0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r5, #13 │ │ │ │ + lsls r6, r6, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -860295,17 +860295,17 @@ │ │ │ │ ldr r0, [pc, #16] @ (30e028 >::_M_default_append(unsigned int)@@Base+0x88724>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ nop │ │ │ │ - add r7, sp, #944 @ 0x3b0 │ │ │ │ + add r7, sp, #976 @ 0x3d0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r7, #10 │ │ │ │ + lsls r4, r0, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (30e098 >::_M_default_append(unsigned int)@@Base+0x88794>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -860346,15 +860346,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsrs r6, r6, #6 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, sp, #472 @ 0x1d8 │ │ │ │ + add r7, sp, #504 @ 0x1f8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsrs r4, r7, #5 │ │ │ │ lsls r1, r3, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -860423,21 +860423,21 @@ │ │ │ │ adds r0, r4, #4 │ │ │ │ add r1, pc │ │ │ │ bl 13c9c │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r4, #8] │ │ │ │ b.n 30e0c6 >::_M_default_append(unsigned int)@@Base+0x887c2> │ │ │ │ nop │ │ │ │ - add r6, sp, #960 @ 0x3c0 │ │ │ │ + add r6, sp, #992 @ 0x3e0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r1, #7 │ │ │ │ + lsls r0, r2, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #640 @ 0x280 │ │ │ │ + add r6, sp, #672 @ 0x2a0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r6, sp, #568 @ 0x238 │ │ │ │ + add r6, sp, #600 @ 0x258 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -860495,21 +860495,21 @@ │ │ │ │ movs r3, #0 │ │ │ │ mov r0, r7 │ │ │ │ add.w r1, r6, #96 @ 0x60 │ │ │ │ str r3, [r6, #8] │ │ │ │ bl 539e6c │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ - add r6, sp, #280 @ 0x118 │ │ │ │ + add r6, sp, #312 @ 0x138 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r3, #4 │ │ │ │ + lsls r4, r4, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #992 @ 0x3e0 │ │ │ │ + add r6, sp, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #912 @ 0x390 │ │ │ │ + add r5, sp, #944 @ 0x3b0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr.w r2, [pc, #1120] @ 30e694 >::_M_default_append(unsigned int)@@Base+0x88d90> │ │ │ │ sub sp, #32 │ │ │ │ @@ -860942,117 +860942,117 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 30e2fa >::_M_default_append(unsigned int)@@Base+0x889f6> │ │ │ │ lsls r4, r7, #30 │ │ │ │ lsls r1, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #536 @ 0x218 │ │ │ │ + add r5, sp, #568 @ 0x238 │ │ │ │ lsls r0, r2, #1 │ │ │ │ cmp r6, #25 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #352 @ 0x160 │ │ │ │ + add r5, sp, #384 @ 0x180 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r6, #198 @ 0xc6 │ │ │ │ + cmp r6, #206 @ 0xce │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsls r3, r0, #19 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #64 @ 0x40 │ │ │ │ + add r5, sp, #96 @ 0x60 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vmla.i32 q8, q0, d13[0] │ │ │ │ + vmla.i32 q8, q4, d13[0] │ │ │ │ lsls r2, r7, #27 │ │ │ │ lsls r1, r3, #1 │ │ │ │ - add r4, sp, #872 @ 0x368 │ │ │ │ + add r4, sp, #904 @ 0x388 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vmla.i32 q0, q5, d13[0] │ │ │ │ + vswp q0, │ │ │ │ ldc2l 15, cr15, [r1], #1020 @ 0x3fc │ │ │ │ mrrc2 15, 15, pc, r7, cr15 @ │ │ │ │ - add r4, sp, #624 @ 0x270 │ │ │ │ + add r4, sp, #656 @ 0x290 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vhadd.u32 q8, q6, │ │ │ │ - add r4, sp, #520 @ 0x208 │ │ │ │ + vhadd.u q8, q2, │ │ │ │ + add r4, sp, #552 @ 0x228 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vhadd.u16 q8, q1, │ │ │ │ + vhadd.u16 q8, q5, │ │ │ │ ldc2l 15, cr15, [r9, #1020] @ 0x3fc │ │ │ │ ldr??.w pc, [fp, #4095] @ 0xfff │ │ │ │ - add r4, sp, #272 @ 0x110 │ │ │ │ + add r4, sp, #304 @ 0x130 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vhadd.u16 q0, q2, │ │ │ │ - add r4, sp, #168 @ 0xa8 │ │ │ │ + vhadd.u16 q0, q6, │ │ │ │ + add r4, sp, #200 @ 0xc8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cdp2 0, 15, cr0, cr10, cr13, {2} │ │ │ │ + vhadd.u8 q0, q1, │ │ │ │ strb.w pc, [r5, #4095] @ 0xfff │ │ │ │ - add r3, sp, #1016 @ 0x3f8 │ │ │ │ + add r4, sp, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cdp2 0, 12, cr0, cr14, cr13, {2} │ │ │ │ + cdp2 0, 13, cr0, cr6, cr13, {2} │ │ │ │ ldc2 15, cr15, [r1], {255} @ 0xff │ │ │ │ - add r3, sp, #840 @ 0x348 │ │ │ │ + add r3, sp, #872 @ 0x368 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cdp2 0, 10, cr0, cr2, cr13, {2} │ │ │ │ - add r3, sp, #720 @ 0x2d0 │ │ │ │ + cdp2 0, 10, cr0, cr10, cr13, {2} │ │ │ │ + add r3, sp, #752 @ 0x2f0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cdp2 0, 8, cr0, cr2, cr13, {2} │ │ │ │ + cdp2 0, 8, cr0, cr10, cr13, {2} │ │ │ │ cmp r0, #183 @ 0xb7 │ │ │ │ movs r0, r0 │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cdp2 0, 4, cr0, cr12, cr13, {2} │ │ │ │ + cdp2 0, 5, cr0, cr4, cr13, {2} │ │ │ │ bl 2de722 >::_M_default_append(unsigned int)@@Base+0x58e1e> │ │ │ │ - add r3, sp, #320 @ 0x140 │ │ │ │ + add r3, sp, #352 @ 0x160 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cdp2 0, 2, cr0, cr0, cr13, {2} │ │ │ │ - add r3, sp, #440 @ 0x1b8 │ │ │ │ + cdp2 0, 2, cr0, cr8, cr13, {2} │ │ │ │ + add r3, sp, #472 @ 0x1d8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #688 @ 0x2b0 │ │ │ │ + add r3, sp, #720 @ 0x2d0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #24 │ │ │ │ + add r3, sp, #56 @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2l 0, cr0, [r6, #308] @ 0x134 │ │ │ │ - str r4, [r0, #96] @ 0x60 │ │ │ │ + ldc2l 0, cr0, [lr, #308] @ 0x134 │ │ │ │ + str r4, [r1, #96] @ 0x60 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #776 @ 0x308 │ │ │ │ + add r2, sp, #808 @ 0x328 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2 0, cr0, [r2, #308] @ 0x134 │ │ │ │ - add r3, sp, #392 @ 0x188 │ │ │ │ + ldc2 0, cr0, [sl, #308] @ 0x134 │ │ │ │ + add r3, sp, #424 @ 0x1a8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ + add r3, sp, #744 @ 0x2e8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #504 @ 0x1f8 │ │ │ │ + add r2, sp, #536 @ 0x218 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2l 0, cr0, [lr, #-308] @ 0xfffffecc │ │ │ │ - add r3, sp, #592 @ 0x250 │ │ │ │ + ldc2l 0, cr0, [r6, #-308] @ 0xfffffecc │ │ │ │ + add r3, sp, #624 @ 0x270 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, sp, #976 @ 0x3d0 │ │ │ │ + add r3, sp, #1008 @ 0x3f0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #240 @ 0xf0 │ │ │ │ + add r2, sp, #272 @ 0x110 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2 0, cr0, [ip, #-308] @ 0xfffffecc │ │ │ │ - add r3, sp, #864 @ 0x360 │ │ │ │ + ldc2 0, cr0, [r4, #-308] @ 0xfffffecc │ │ │ │ + add r3, sp, #896 @ 0x380 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #352 @ 0x160 │ │ │ │ + add r4, sp, #384 @ 0x180 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, sp, #1008 @ 0x3f0 │ │ │ │ + add r2, sp, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2l 0, cr0, [ip], {77} @ 0x4d │ │ │ │ - add r4, sp, #248 @ 0xf8 │ │ │ │ + ldc2l 0, cr0, [r4], {77} @ 0x4d │ │ │ │ + add r4, sp, #280 @ 0x118 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #592 @ 0x250 │ │ │ │ + add r4, sp, #624 @ 0x270 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, sp, #760 @ 0x2f8 │ │ │ │ + add r1, sp, #792 @ 0x318 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2 0, cr0, [lr], {77} @ 0x4d │ │ │ │ - add r4, sp, #456 @ 0x1c8 │ │ │ │ + ldc2 0, cr0, [r6], {77} @ 0x4d │ │ │ │ + add r4, sp, #488 @ 0x1e8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, sp, #688 @ 0x2b0 │ │ │ │ + add r4, sp, #720 @ 0x2d0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r1, sp, #480 @ 0x1e0 │ │ │ │ + add r1, sp, #512 @ 0x200 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - mcrr2 0, 4, r0, r8, cr13 │ │ │ │ + mrrc2 0, 4, r0, r0, cr13 @ │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 30e220 >::_M_default_append(unsigned int)@@Base+0x8891c> │ │ │ │ mov r3, r0 │ │ │ │ @@ -861072,17 +861072,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r0, sp, #208 @ 0xd0 │ │ │ │ + add r0, sp, #240 @ 0xf0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xfb04004d │ │ │ │ + @ instruction: 0xfb0c004d │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r0, #4] │ │ │ │ sub sp, #12 │ │ │ │ @@ -861250,32 +861250,32 @@ │ │ │ │ ldr r0, [pc, #56] @ (30e9e8 >::_M_default_append(unsigned int)@@Base+0x890e4>) │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ b.n 30e838 >::_M_default_append(unsigned int)@@Base+0x88f34> │ │ │ │ nop │ │ │ │ - add r6, pc, #1000 @ (adr r6, 30eda8 >::_M_default_append(unsigned int)@@Base+0x894a4>) │ │ │ │ + add r7, pc, #8 @ (adr r7, 30e9c8 >::_M_default_append(unsigned int)@@Base+0x890c4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vst1.8 {d16[2]}, [sl]! │ │ │ │ - add r6, pc, #880 @ (adr r6, 30ed38 >::_M_default_append(unsigned int)@@Base+0x89434>) │ │ │ │ + ldr??.w r0, [r2, #77] @ 0x4d │ │ │ │ + add r6, pc, #912 @ (adr r6, 30ed58 >::_M_default_append(unsigned int)@@Base+0x89454>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vld1.8 {d0[2]}, [ip]! │ │ │ │ - add r6, pc, #696 @ (adr r6, 30ec88 >::_M_default_append(unsigned int)@@Base+0x89384>) │ │ │ │ + ldrsh.w r0, [r4, #77] @ 0x4d │ │ │ │ + add r6, pc, #728 @ (adr r6, 30eca8 >::_M_default_append(unsigned int)@@Base+0x893a4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr??.w r0, [lr, sp] │ │ │ │ - add r6, pc, #576 @ (adr r6, 30ec18 >::_M_default_append(unsigned int)@@Base+0x89314>) │ │ │ │ + vst1.8 {d0[2]}, [r6]! │ │ │ │ + add r6, pc, #608 @ (adr r6, 30ec38 >::_M_default_append(unsigned int)@@Base+0x89334>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vld4.16 {d16-d19}, [r0]! │ │ │ │ - add r6, pc, #456 @ (adr r6, 30eba8 >::_M_default_append(unsigned int)@@Base+0x892a4>) │ │ │ │ + vld4.16 {d16-d19}, [r8]! │ │ │ │ + add r6, pc, #488 @ (adr r6, 30ebc8 >::_M_default_append(unsigned int)@@Base+0x892c4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vst4.16 {d16-d19}, [r2]! │ │ │ │ - add r6, pc, #336 @ (adr r6, 30eb38 >::_M_default_append(unsigned int)@@Base+0x89234>) │ │ │ │ + vst4.16 {d16-d19}, [sl]! │ │ │ │ + add r6, pc, #368 @ (adr r6, 30eb58 >::_M_default_append(unsigned int)@@Base+0x89254>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vld4.16 {d0-d3}, [r4]! │ │ │ │ + vld4.16 {d0-d3}, [ip]! │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3872] @ 0xf20 │ │ │ │ ldr.w r4, [pc, #1516] @ 30eff0 >::_M_default_append(unsigned int)@@Base+0x896ec> │ │ │ │ mov sl, r0 │ │ │ │ @@ -861777,17 +861777,17 @@ │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 30efd0 >::_M_default_append(unsigned int)@@Base+0x896cc> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ vshr.u32 q8, q4, #20 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r2, pc, #712 @ (adr r2, 30f2c4 >::_M_default_append(unsigned int)@@Base+0x899c0>) │ │ │ │ + add r2, pc, #744 @ (adr r2, 30f2e4 >::_M_default_append(unsigned int)@@Base+0x899e0>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf582004d │ │ │ │ + @ instruction: 0xf58a004d │ │ │ │ ldc2 0, cr0, [sl], {88} @ 0x58 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ mov r9, ip │ │ │ │ mov r8, r4 │ │ │ │ vmov.f64 d9, #96 @ 0x3f000000 0.5 │ │ │ │ subs r2, #4 │ │ │ │ str r1, [sp, #28] │ │ │ │ @@ -862516,26 +862516,26 @@ │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 30f8d8 >::_M_default_append(unsigned int)@@Base+0x89fd4> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - ldr r4, [sp, #408] @ 0x198 │ │ │ │ + ldr r4, [sp, #440] @ 0x1b8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vhadd.s q0, q2, │ │ │ │ - ldr r4, [sp, #144] @ 0x90 │ │ │ │ + vhadd.s q0, q6, │ │ │ │ + ldr r4, [sp, #176] @ 0xb0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cdp 0, 15, cr0, cr2, cr13, {2} │ │ │ │ - ldr r3, [sp, #720] @ 0x2d0 │ │ │ │ + cdp 0, 15, cr0, cr10, cr13, {2} │ │ │ │ + ldr r3, [sp, #752] @ 0x2f0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cdp 0, 8, cr0, cr2, cr13, {2} │ │ │ │ - ldr r2, [sp, #504] @ 0x1f8 │ │ │ │ + cdp 0, 8, cr0, cr10, cr13, {2} │ │ │ │ + ldr r2, [sp, #536] @ 0x218 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stcl 0, cr0, [lr, #-308] @ 0xfffffecc │ │ │ │ + ldcl 0, cr0, [r6, #-308] @ 0xfffffecc │ │ │ │ vcmpe.f64 d9, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ blt.w 30ed90 >::_M_default_append(unsigned int)@@Base+0x8948c> │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ble.n 30f93a >::_M_default_append(unsigned int)@@Base+0x8a036> │ │ │ │ vcmpe.f64 d1, #0.0 │ │ │ │ @@ -863014,41 +863014,41 @@ │ │ │ │ ldr r2, [sp, #20] │ │ │ │ b.w 30ed5a >::_M_default_append(unsigned int)@@Base+0x89456> │ │ │ │ nop │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 30fe50 >::_M_default_append(unsigned int)@@Base+0x8a54c> │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - str r4, [sp, #112] @ 0x70 │ │ │ │ + str r4, [sp, #144] @ 0x90 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 30fc50 >::_M_default_append(unsigned int)@@Base+0x8a34c> │ │ │ │ + b.n 30fc60 >::_M_default_append(unsigned int)@@Base+0x8a35c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r3, [sp, #752] @ 0x2f0 │ │ │ │ + str r3, [sp, #784] @ 0x310 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 30fb98 >::_M_default_append(unsigned int)@@Base+0x8a294> │ │ │ │ + b.n 30fba8 >::_M_default_append(unsigned int)@@Base+0x8a2a4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r3, [sp, #360] @ 0x168 │ │ │ │ + str r3, [sp, #392] @ 0x188 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 30fadc >::_M_default_append(unsigned int)@@Base+0x8a1d8> │ │ │ │ + b.n 30faec >::_M_default_append(unsigned int)@@Base+0x8a1e8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [sp, #560] @ 0x230 │ │ │ │ + str r2, [sp, #592] @ 0x250 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 30f948 >::_M_default_append(unsigned int)@@Base+0x8a044> │ │ │ │ + b.n 30f958 >::_M_default_append(unsigned int)@@Base+0x8a054> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [sp, #432] @ 0x1b0 │ │ │ │ + str r2, [sp, #464] @ 0x1d0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 30f910 >::_M_default_append(unsigned int)@@Base+0x8a00c> │ │ │ │ + b.n 30f920 >::_M_default_append(unsigned int)@@Base+0x8a01c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [sp, #32] │ │ │ │ + str r2, [sp, #64] @ 0x40 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 30f850 >::_M_default_append(unsigned int)@@Base+0x89f4c> │ │ │ │ + b.n 30f860 >::_M_default_append(unsigned int)@@Base+0x89f5c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r1, [sp, #680] @ 0x2a8 │ │ │ │ + str r1, [sp, #712] @ 0x2c8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 30f79c >::_M_default_append(unsigned int)@@Base+0x89e98> │ │ │ │ + b.n 30f7ac >::_M_default_append(unsigned int)@@Base+0x89ea8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ str r0, [sp, #20] │ │ │ │ movw r1, #1727 @ 0x6bf │ │ │ │ ldr r0, [pc, #120] @ (30ff28 >::_M_default_append(unsigned int)@@Base+0x8a624>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -863090,29 +863090,29 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #40] @ (30ff44 >::_M_default_append(unsigned int)@@Base+0x8a640>) │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ b.w 30ed5a >::_M_default_append(unsigned int)@@Base+0x89456> │ │ │ │ - str r1, [sp, #288] @ 0x120 │ │ │ │ + str r1, [sp, #320] @ 0x140 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 30f760 >::_M_default_append(unsigned int)@@Base+0x89e5c> │ │ │ │ + b.n 30f770 >::_M_default_append(unsigned int)@@Base+0x89e6c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r1, [sp, #160] @ 0xa0 │ │ │ │ + str r1, [sp, #192] @ 0xc0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 310728 >::_M_default_append(unsigned int)@@Base+0x8ae24> │ │ │ │ + b.n 30f738 >::_M_default_append(unsigned int)@@Base+0x89e34> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r1, [sp, #32] │ │ │ │ + str r1, [sp, #64] @ 0x40 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 3106f0 >::_M_default_append(unsigned int)@@Base+0x8adec> │ │ │ │ + b.n 310700 >::_M_default_append(unsigned int)@@Base+0x8adfc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [sp, #928] @ 0x3a0 │ │ │ │ + str r0, [sp, #960] @ 0x3c0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 3106b8 >::_M_default_append(unsigned int)@@Base+0x8adb4> │ │ │ │ + b.n 3106c8 >::_M_default_append(unsigned int)@@Base+0x8adc4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3880] @ 0xf28 │ │ │ │ sub sp, #180 @ 0xb4 │ │ │ │ ldr.w r9, [r1, #32] │ │ │ │ @@ -863539,40 +863539,40 @@ │ │ │ │ movlt r4, r8 │ │ │ │ blt.n 310426 >::_M_default_append(unsigned int)@@Base+0x8ab22> │ │ │ │ b.n 310450 >::_M_default_append(unsigned int)@@Base+0x8ab4c> │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - str r0, [sp, #432] @ 0x1b0 │ │ │ │ + str r0, [sp, #464] @ 0x1d0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ eor.w r0, r0, r8, lsr #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [sp, #72] @ 0x48 │ │ │ │ + str r2, [sp, #104] @ 0x68 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [sp, #768] @ 0x300 │ │ │ │ + str r2, [sp, #800] @ 0x320 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r3, #50] @ 0x32 │ │ │ │ + ldrh r2, [r4, #50] @ 0x32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ b.n 3103a8 >::_M_default_append(unsigned int)@@Base+0x8aaa4> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - str r2, [sp, #40] @ 0x28 │ │ │ │ + str r2, [sp, #72] @ 0x48 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r7, #40] @ 0x28 │ │ │ │ + ldrh r2, [r0, #42] @ 0x2a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 3103fc >::_M_default_append(unsigned int)@@Base+0x8aaf8> │ │ │ │ + b.n 31040c >::_M_default_append(unsigned int)@@Base+0x8ab08> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [sp, #608] @ 0x260 │ │ │ │ + str r0, [sp, #640] @ 0x280 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r1, [sp, #280] @ 0x118 │ │ │ │ + str r1, [sp, #312] @ 0x138 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [sp, #664] @ 0x298 │ │ │ │ + str r0, [sp, #696] @ 0x2b8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r0, #36] @ 0x24 │ │ │ │ + ldrh r0, [r1, #36] @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ and.w r3, r3, #192 @ 0xc0 │ │ │ │ cmp r3, #192 @ 0xc0 │ │ │ │ beq.n 310446 >::_M_default_append(unsigned int)@@Base+0x8ab42> │ │ │ │ vldr d7, [r2, #128] @ 0x80 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -864058,37 +864058,37 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3108ee >::_M_default_append(unsigned int)@@Base+0x8afea> │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ - ldrh r2, [r7, #26] │ │ │ │ + ldrh r2, [r0, #28] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r4, #18] │ │ │ │ + ldrh r6, [r5, #18] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ble.n 310998 >::_M_default_append(unsigned int)@@Base+0x8b094> │ │ │ │ + ble.n 3109a8 >::_M_default_append(unsigned int)@@Base+0x8b0a4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r4, [r4, #10] │ │ │ │ + ldrh r4, [r5, #10] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bgt.n 31099c >::_M_default_append(unsigned int)@@Base+0x8b098> │ │ │ │ + bgt.n 3109ac >::_M_default_append(unsigned int)@@Base+0x8b0a8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r1, #24] │ │ │ │ + ldrh r2, [r2, #24] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r7, #56] @ 0x38 │ │ │ │ + strh r2, [r0, #58] @ 0x3a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bge.n 310954 >::_M_default_append(unsigned int)@@Base+0x8b050> │ │ │ │ + bge.n 310964 >::_M_default_append(unsigned int)@@Base+0x8b060> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r3, #56] @ 0x38 │ │ │ │ + strh r6, [r4, #56] @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bls.n 310920 >::_M_default_append(unsigned int)@@Base+0x8b01c> │ │ │ │ + bls.n 310930 >::_M_default_append(unsigned int)@@Base+0x8b02c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r7, #54] @ 0x36 │ │ │ │ + strh r6, [r0, #56] @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bls.n 3108e8 >::_M_default_append(unsigned int)@@Base+0x8afe4> │ │ │ │ + bls.n 3108f8 >::_M_default_append(unsigned int)@@Base+0x8aff4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r0, [pc, #804] @ (310c78 >::_M_default_append(unsigned int)@@Base+0x8b374>) │ │ │ │ mov.w r1, #398 @ 0x18e │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #796] @ (310c7c >::_M_default_append(unsigned int)@@Base+0x8b378>) │ │ │ │ @@ -864377,97 +864377,97 @@ │ │ │ │ str.w r8, [r3] │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ str.w r8, [r5, #68] @ 0x44 │ │ │ │ str r3, [r5, #48] @ 0x30 │ │ │ │ str.w r8, [r5, #72] @ 0x48 │ │ │ │ b.w 310178 >::_M_default_append(unsigned int)@@Base+0x8a874> │ │ │ │ ... │ │ │ │ - strh r2, [r4, #52] @ 0x34 │ │ │ │ + strh r2, [r5, #52] @ 0x34 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bls.n 310d60 >::_M_default_append(unsigned int)@@Base+0x8b45c> │ │ │ │ + bls.n 310d70 >::_M_default_append(unsigned int)@@Base+0x8b46c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r0, #52] @ 0x34 │ │ │ │ + strh r6, [r1, #52] @ 0x34 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bls.n 310d30 >::_M_default_append(unsigned int)@@Base+0x8b42c> │ │ │ │ + bls.n 310d40 >::_M_default_append(unsigned int)@@Base+0x8b43c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r5, #50] @ 0x32 │ │ │ │ + strh r2, [r6, #50] @ 0x32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bls.n 310d00 >::_M_default_append(unsigned int)@@Base+0x8b3fc> │ │ │ │ + bls.n 310d10 >::_M_default_append(unsigned int)@@Base+0x8b40c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r1, #50] @ 0x32 │ │ │ │ + strh r6, [r2, #50] @ 0x32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bls.n 310cd0 >::_M_default_append(unsigned int)@@Base+0x8b3cc> │ │ │ │ + bls.n 310ce0 >::_M_default_append(unsigned int)@@Base+0x8b3dc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r6, #48] @ 0x30 │ │ │ │ + strh r2, [r7, #48] @ 0x30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bls.n 310ca0 >::_M_default_append(unsigned int)@@Base+0x8b39c> │ │ │ │ + bls.n 310cb0 >::_M_default_append(unsigned int)@@Base+0x8b3ac> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r3, #46] @ 0x2e │ │ │ │ + strh r0, [r4, #46] @ 0x2e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bhi.n 310bf4 >::_M_default_append(unsigned int)@@Base+0x8b2f0> │ │ │ │ + bhi.n 310c04 >::_M_default_append(unsigned int)@@Base+0x8b300> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r1, #44] @ 0x2c │ │ │ │ + strh r6, [r2, #44] @ 0x2c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bhi.n 310d6c >::_M_default_append(unsigned int)@@Base+0x8b468> │ │ │ │ + bhi.n 310d7c >::_M_default_append(unsigned int)@@Base+0x8b478> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r6, #42] @ 0x2a │ │ │ │ + strh r2, [r7, #42] @ 0x2a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bhi.n 310d38 >::_M_default_append(unsigned int)@@Base+0x8b434> │ │ │ │ + bhi.n 310d48 >::_M_default_append(unsigned int)@@Base+0x8b444> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r3, #42] @ 0x2a │ │ │ │ + strh r0, [r4, #42] @ 0x2a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bhi.n 310d0c >::_M_default_append(unsigned int)@@Base+0x8b408> │ │ │ │ + bhi.n 310d1c >::_M_default_append(unsigned int)@@Base+0x8b418> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r4, #40] @ 0x28 │ │ │ │ + strh r0, [r5, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 310ca4 >::_M_default_append(unsigned int)@@Base+0x8b3a0> │ │ │ │ + bvc.n 310cb4 >::_M_default_append(unsigned int)@@Base+0x8b3b0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r0, #40] @ 0x28 │ │ │ │ + strh r6, [r1, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 310c78 >::_M_default_append(unsigned int)@@Base+0x8b374> │ │ │ │ + bvc.n 310c88 >::_M_default_append(unsigned int)@@Base+0x8b384> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r5, #38] @ 0x26 │ │ │ │ + strh r4, [r6, #38] @ 0x26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 310c4c >::_M_default_append(unsigned int)@@Base+0x8b348> │ │ │ │ + bvc.n 310c5c >::_M_default_append(unsigned int)@@Base+0x8b358> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r2, #38] @ 0x26 │ │ │ │ + strh r2, [r3, #38] @ 0x26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 310c20 >::_M_default_append(unsigned int)@@Base+0x8b31c> │ │ │ │ + bvc.n 310c30 >::_M_default_append(unsigned int)@@Base+0x8b32c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r7, #36] @ 0x24 │ │ │ │ + strh r0, [r0, #38] @ 0x26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 310bf4 >::_M_default_append(unsigned int)@@Base+0x8b2f0> │ │ │ │ + bvc.n 310c04 >::_M_default_append(unsigned int)@@Base+0x8b300> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r3, #36] @ 0x24 │ │ │ │ + strh r6, [r4, #36] @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 310dc8 >::_M_default_append(unsigned int)@@Base+0x8b4c4> │ │ │ │ + bvc.n 310dd8 >::_M_default_append(unsigned int)@@Base+0x8b4d4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r0, #36] @ 0x24 │ │ │ │ + strh r4, [r1, #36] @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 310d9c >::_M_default_append(unsigned int)@@Base+0x8b498> │ │ │ │ + bvc.n 310dac >::_M_default_append(unsigned int)@@Base+0x8b4a8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r4, #34] @ 0x22 │ │ │ │ + strh r6, [r5, #34] @ 0x22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 310d6c >::_M_default_append(unsigned int)@@Base+0x8b468> │ │ │ │ + bvc.n 310d7c >::_M_default_append(unsigned int)@@Base+0x8b478> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r3, #32] │ │ │ │ + strh r0, [r4, #32] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 310cd8 >::_M_default_append(unsigned int)@@Base+0x8b3d4> │ │ │ │ + bvs.n 310ce8 >::_M_default_append(unsigned int)@@Base+0x8b3e4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r6, #30] │ │ │ │ + strh r4, [r7, #30] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 310c98 >::_M_default_append(unsigned int)@@Base+0x8b394> │ │ │ │ + bvs.n 310ca8 >::_M_default_append(unsigned int)@@Base+0x8b3a4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r2, #30] │ │ │ │ + strh r4, [r3, #30] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 310c60 >::_M_default_append(unsigned int)@@Base+0x8b35c> │ │ │ │ + bvs.n 310c70 >::_M_default_append(unsigned int)@@Base+0x8b36c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r6, #28] │ │ │ │ + strh r6, [r7, #28] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 310c28 >::_M_default_append(unsigned int)@@Base+0x8b324> │ │ │ │ + bvs.n 310c38 >::_M_default_append(unsigned int)@@Base+0x8b334> │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r2, [pc, #836] @ (311078 >::_M_default_append(unsigned int)@@Base+0x8b774>) │ │ │ │ sub sp, #72 @ 0x48 │ │ │ │ @@ -864800,37 +864800,37 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ bgt.n 310ffc >::_M_default_append(unsigned int)@@Base+0x8b6f8> │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ bgt.n 310f84 >::_M_default_append(unsigned int)@@Base+0x8b680> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strh r6, [r1, #8] │ │ │ │ + strh r6, [r2, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r7, #2] │ │ │ │ + strh r0, [r0, #4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcc.n 311120 >::_M_default_append(unsigned int)@@Base+0x8b81c> │ │ │ │ + bcc.n 311130 >::_M_default_append(unsigned int)@@Base+0x8b82c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r0, #0] │ │ │ │ + strh r2, [r1, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r7, #31] │ │ │ │ + strh r2, [r0, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcs.n 311030 >::_M_default_append(unsigned int)@@Base+0x8b72c> │ │ │ │ + bcs.n 311040 >::_M_default_append(unsigned int)@@Base+0x8b73c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r3, #31] │ │ │ │ + ldrb r6, [r4, #31] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcs.n 310ffc >::_M_default_append(unsigned int)@@Base+0x8b6f8> │ │ │ │ + bcs.n 31100c >::_M_default_append(unsigned int)@@Base+0x8b708> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r7, #30] │ │ │ │ + ldrb r2, [r0, #31] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcs.n 310fbc >::_M_default_append(unsigned int)@@Base+0x8b6b8> │ │ │ │ + bcs.n 310fcc >::_M_default_append(unsigned int)@@Base+0x8b6c8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r3, #30] │ │ │ │ + ldrb r6, [r4, #30] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bcs.n 31118c >::_M_default_append(unsigned int)@@Base+0x8b888> │ │ │ │ + bcs.n 31119c >::_M_default_append(unsigned int)@@Base+0x8b898> │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ ldr.w ip, [pc, #684] @ 311374 >::_M_default_append(unsigned int)@@Base+0x8ba70> │ │ │ │ mov r4, r3 │ │ │ │ @@ -865099,39 +865099,39 @@ │ │ │ │ b.n 311332 >::_M_default_append(unsigned int)@@Base+0x8ba2e> │ │ │ │ bls.n 3113cc >::_M_default_append(unsigned int)@@Base+0x8bac8> │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ bls.n 311388 >::_M_default_append(unsigned int)@@Base+0x8ba84> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r0, [r7, #25] │ │ │ │ + ldrb r0, [r0, #26] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bne.n 311418 >::_M_default_append(unsigned int)@@Base+0x8bb14> │ │ │ │ + bne.n 311428 >::_M_default_append(unsigned int)@@Base+0x8bb24> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r6, #24] │ │ │ │ + ldrb r4, [r7, #24] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r0, #23] │ │ │ │ + ldrb r2, [r1, #23] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r0, [r1, #22] │ │ │ │ + ldrb r0, [r2, #22] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r4, [r0, #20] │ │ │ │ + ldrb r4, [r1, #20] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r7, {r2, r4, r6, r7} │ │ │ │ + ldmia r7, {r2, r3, r4, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r3, #19] │ │ │ │ + ldrb r2, [r4, #19] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r7, {r3, r5, r7} │ │ │ │ + ldmia r7, {r4, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r6, #18] │ │ │ │ + ldrb r6, [r7, #18] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r7, {r2, r7} │ │ │ │ + ldmia r7, {r2, r3, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r3, #18] │ │ │ │ + ldrb r2, [r4, #18] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r7!, {r3, r5, r6} │ │ │ │ + ldmia r7!, {r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ vldr d6, [r0, #8] │ │ │ │ vldr d7, [r1, #8] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -865255,17 +865255,17 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #12] @ (31150c >::_M_default_append(unsigned int)@@Base+0x8bc08>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3114e4 >::_M_default_append(unsigned int)@@Base+0x8bbe0> │ │ │ │ - ldrb r4, [r2, #31] │ │ │ │ + ldrb r4, [r3, #31] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r5!, {r2, r4, r6, r7} │ │ │ │ + ldmia r5!, {r2, r3, r4, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ vldr d6, [r1, #128] @ 0x80 │ │ │ │ @@ -865499,37 +865499,37 @@ │ │ │ │ ... │ │ │ │ bmi.n 311734 >::_M_default_append(unsigned int)@@Base+0x8be30> │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ bmi.n 3116dc >::_M_default_append(unsigned int)@@Base+0x8bdd8> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r0, [r4, #26] │ │ │ │ + ldrb r0, [r5, #26] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r4!, {r5, r7} │ │ │ │ + ldmia r4!, {r3, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r1, #24] │ │ │ │ + ldrb r6, [r2, #24] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r4!, {r1, r2, r3} │ │ │ │ + ldmia r4, {r1, r2, r4} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r0, #23] │ │ │ │ + ldrb r2, [r1, #23] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r3!, {r1, r6, r7} │ │ │ │ + ldmia r3, {r1, r3, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r4, #22] │ │ │ │ + ldrb r4, [r5, #22] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r3!, {r2, r5, r7} │ │ │ │ + ldmia r3, {r2, r3, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r3, #21] │ │ │ │ + ldrb r4, [r4, #21] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r3, {r2, r3, r4, r6} │ │ │ │ + ldmia r3!, {r2, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r7, #20] │ │ │ │ + ldrb r6, [r0, #21] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r4, r5} │ │ │ │ + ldmia r3!, {r1, r2, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ mov r5, r2 │ │ │ │ @@ -865963,39 +865963,39 @@ │ │ │ │ bne.n 311cc2 >::_M_default_append(unsigned int)@@Base+0x8c3be> │ │ │ │ b.n 311c14 >::_M_default_append(unsigned int)@@Base+0x8c310> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ bne.n 311cd0 >::_M_default_append(unsigned int)@@Base+0x8c3cc> │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r2, [r7, #8] │ │ │ │ + ldrb r2, [r0, #9] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r0!, {r1, r3, r4, r5} │ │ │ │ + ldmia r0!, {r1, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r3, #8] │ │ │ │ + ldrb r6, [r4, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r4} │ │ │ │ + ldmia r0!, {r1, r2, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldmia r7!, {r1, r2, r4, r5} │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r0, [r4, #7] │ │ │ │ + ldrb r0, [r5, #7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r7!, {r5, r6, r7} │ │ │ │ + stmia r7!, {r3, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r2, #2] │ │ │ │ + ldrb r2, [r3, #2] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r6!, {r1, r4, r7} │ │ │ │ + stmia r6!, {r1, r3, r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r6, #1] │ │ │ │ + ldrb r4, [r7, #1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r6!, {r2, r3, r4, r5, r6} │ │ │ │ + stmia r6!, {r2, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r6, #0] │ │ │ │ + ldrb r4, [r7, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r6!, {r2, r4, r5} │ │ │ │ + stmia r6!, {r2, r3, r4, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #24 │ │ │ │ mov r4, r0 │ │ │ │ @@ -866030,17 +866030,17 @@ │ │ │ │ ldr r0, [pc, #16] @ (311da0 >::_M_default_append(unsigned int)@@Base+0x8c49c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #24 │ │ │ │ pop {r4, pc} │ │ │ │ - strb r4, [r0, #29] │ │ │ │ + strb r4, [r1, #29] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r5!, {r2, r6} │ │ │ │ + stmia r5!, {r2, r3, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #12 │ │ │ │ mov r4, r0 │ │ │ │ @@ -866332,31 +866332,31 @@ │ │ │ │ lsls r0, r0, #8 │ │ │ │ movs r0, r0 │ │ │ │ sbcs r0, r4 │ │ │ │ ldmia r3!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strb r6, [r1, #18] │ │ │ │ + strb r6, [r2, #18] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r7} │ │ │ │ + stmia r2!, {r1, r2, r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldmia r1!, {r3, r5, r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r0, [r2, #16] │ │ │ │ + strb r0, [r3, #16] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r2!, {r4} │ │ │ │ + stmia r2!, {r3, r4} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r2, #15] │ │ │ │ + strb r4, [r3, #15] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r2, r4, r6, r7} │ │ │ │ + stmia r1!, {r2, r3, r4, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r5, #14] │ │ │ │ + strb r0, [r6, #14] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r1!, {r3, r5, r7} │ │ │ │ + stmia r1!, {r4, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -866519,19 +866519,19 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldmia r0!, {r4, r5, r6} │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r0!, {r2, r4, r5} │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strb r6, [r4, #6] │ │ │ │ + strb r6, [r5, #6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - itte ge │ │ │ │ + itee ge │ │ │ │ lslge r5, r1, #1 │ │ │ │ - ldrge.w ip, [r0, #4] │ │ │ │ + ldrlt.w ip, [r0, #4] │ │ │ │ vldrlt d7, [r3] │ │ │ │ add.w ip, ip, #1408 @ 0x580 │ │ │ │ vabs.f64 d5, d7 │ │ │ │ vldr d6, [ip, #-8] │ │ │ │ vcmpe.f64 d5, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bls.n 3123ae >::_M_default_append(unsigned int)@@Base+0x8caaa> │ │ │ │ @@ -866589,21 +866589,21 @@ │ │ │ │ ldr r0, [pc, #24] @ (312410 >::_M_default_append(unsigned int)@@Base+0x8cb0c>) │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ b.n 3123a8 >::_M_default_append(unsigned int)@@Base+0x8caa4> │ │ │ │ nop │ │ │ │ - strb r2, [r7, #3] │ │ │ │ - lsls r0, r2, #1 │ │ │ │ - bkpt 0x00fa │ │ │ │ - lsls r5, r1, #1 │ │ │ │ - strb r4, [r3, #3] │ │ │ │ + strb r2, [r0, #4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bkpt 0x00dc │ │ │ │ + ittt eq │ │ │ │ + lsleq r5, r1, #1 │ │ │ │ + strbeq r4, [r4, #3] │ │ │ │ + lsleq r0, r2, #1 │ │ │ │ + bkpt 0x00e4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r2, [pc, #888] @ (3127a0 >::_M_default_append(unsigned int)@@Base+0x8ce9c>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -866935,51 +866935,51 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 3129b8 >::_M_default_append(unsigned int)@@Base+0x8d0b4>) │ │ │ │ cmp r6, r5 │ │ │ │ bmi.n 31289c >::_M_default_append(unsigned int)@@Base+0x8cf98> │ │ │ │ stmia r5!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strb r6, [r4, #0] │ │ │ │ + strb r6, [r5, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bkpt 0x0026 │ │ │ │ + bkpt 0x002e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r1, #0] │ │ │ │ + strb r6, [r2, #0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bkpt 0x000e │ │ │ │ + bkpt 0x0016 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmia r5!, {r3, r5} │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r2, [r6, #120] @ 0x78 │ │ │ │ + ldr r2, [r7, #120] @ 0x78 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r7, #100] @ 0x64 │ │ │ │ + ldr r4, [r0, #104] @ 0x68 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r2, r3, r4, r5, r6} │ │ │ │ + pop {r2, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r4, #100] @ 0x64 │ │ │ │ + ldr r2, [r5, #100] @ 0x64 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r1, r5, r6} │ │ │ │ + pop {r1, r3, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r2, #96] @ 0x60 │ │ │ │ + ldr r0, [r3, #96] @ 0x60 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r4} │ │ │ │ + pop {r3, r4} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r6, #92] @ 0x5c │ │ │ │ + ldr r6, [r7, #92] @ 0x5c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r6, 31285c >::_M_default_append(unsigned int)@@Base+0x8cf58> │ │ │ │ + cbnz r6, 31285e >::_M_default_append(unsigned int)@@Base+0x8cf5a> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r6, #92] @ 0x5c │ │ │ │ + ldr r6, [r7, #92] @ 0x5c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r0, #88] @ 0x58 │ │ │ │ + ldr r4, [r1, #88] @ 0x58 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r2, 31284e >::_M_default_append(unsigned int)@@Base+0x8cf4a> │ │ │ │ + cbnz r2, 312850 >::_M_default_append(unsigned int)@@Base+0x8cf4c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r2, #84] @ 0x54 │ │ │ │ + ldr r4, [r3, #84] @ 0x54 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r4, 312848 >::_M_default_append(unsigned int)@@Base+0x8cf44> │ │ │ │ + cbnz r4, 31284a >::_M_default_append(unsigned int)@@Base+0x8cf46> │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #28 │ │ │ │ mov r4, r0 │ │ │ │ @@ -867037,21 +867037,21 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ nop │ │ │ │ - ldr r2, [r6, #68] @ 0x44 │ │ │ │ + ldr r2, [r7, #68] @ 0x44 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - rev16 r2, r6 │ │ │ │ + rev16 r2, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r2, #68] @ 0x44 │ │ │ │ + ldr r0, [r3, #68] @ 0x44 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - rev16 r0, r2 │ │ │ │ + rev16 r0, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ @@ -867094,17 +867094,17 @@ │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ nop │ │ │ │ - ldr r2, [r0, #60] @ 0x3c │ │ │ │ + ldr r2, [r1, #60] @ 0x3c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbnz r2, 312958 >::_M_default_append(unsigned int)@@Base+0x8d054> │ │ │ │ + cbnz r2, 31295a >::_M_default_append(unsigned int)@@Base+0x8d056> │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (312994 >::_M_default_append(unsigned int)@@Base+0x8d090>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -867145,15 +867145,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ stmia r0!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r0, #56] @ 0x38 │ │ │ │ + ldr r6, [r1, #56] @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmia r0!, {r7} │ │ │ │ lsls r0, r3, #1 │ │ │ │ ldr.w ip, [r0, #4] │ │ │ │ vldr d7, [r3] │ │ │ │ add.w ip, ip, #1408 @ 0x580 │ │ │ │ vabs.f64 d5, d7 │ │ │ │ @@ -867214,21 +867214,21 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #24] @ (312a60 >::_M_default_append(unsigned int)@@Base+0x8d15c>) │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ b.n 3129fa >::_M_default_append(unsigned int)@@Base+0x8d0f6> │ │ │ │ - ldr r0, [r5, #40] @ 0x28 │ │ │ │ + ldr r0, [r6, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb8a8 │ │ │ │ + @ instruction: 0xb8b0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r1, #40] @ 0x28 │ │ │ │ + ldr r2, [r2, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xb88a │ │ │ │ + @ instruction: 0xb892 │ │ │ │ lsls r5, r1, #1 │ │ │ │ vldr d6, [r0] │ │ │ │ vldr d7, [r1] │ │ │ │ vabs.f64 d5, d6 │ │ │ │ vabs.f64 d7, d7 │ │ │ │ vcmpe.f64 d5, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -867600,25 +867600,25 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ bkpt 0x009c │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ pop {r1, r3, r7, pc} │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldr r6, [r7, #0] │ │ │ │ + ldr r6, [r0, #4] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r5, #108] @ 0x6c │ │ │ │ + str r2, [r6, #108] @ 0x6c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r6, #96] @ 0x60 │ │ │ │ + str r6, [r7, #96] @ 0x60 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r2, r4, r5} │ │ │ │ + push {r2, r3, r4, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r2, #96] @ 0x60 │ │ │ │ + str r6, [r3, #96] @ 0x60 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - push {r2, r4} │ │ │ │ + push {r2, r3, r4} │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ @@ -867769,17 +867769,17 @@ │ │ │ │ orrgt.w r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ beq.n 31305a >::_M_default_append(unsigned int)@@Base+0x8d756> │ │ │ │ cmp r5, r8 │ │ │ │ bgt.n 313072 >::_M_default_append(unsigned int)@@Base+0x8d76e> │ │ │ │ b.n 312fdc >::_M_default_append(unsigned int)@@Base+0x8d6d8> │ │ │ │ nop │ │ │ │ - str r0, [r0, #76] @ 0x4c │ │ │ │ + str r0, [r1, #76] @ 0x4c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - uxtb r2, r1 │ │ │ │ + uxtb r2, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r6, r2 │ │ │ │ @@ -867979,39 +867979,39 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 313152 >::_M_default_append(unsigned int)@@Base+0x8d84e> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ cbnz r4, 3132fe >::_M_default_append(unsigned int)@@Base+0x8d9fa> │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [r1, #56] @ 0x38 │ │ │ │ + str r0, [r2, #56] @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r0, 31332a >::_M_default_append(unsigned int)@@Base+0x8da26> │ │ │ │ + cbz r0, 31332c >::_M_default_append(unsigned int)@@Base+0x8da28> │ │ │ │ lsls r5, r1, #1 │ │ │ │ @ instruction: 0xb8a2 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - str r6, [r3, #40] @ 0x28 │ │ │ │ + str r6, [r4, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sub sp, #120 @ 0x78 │ │ │ │ + sub sp, #152 @ 0x98 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r0, #40] @ 0x28 │ │ │ │ + str r4, [r1, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sub sp, #16 │ │ │ │ + sub sp, #48 @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r1, #36] @ 0x24 │ │ │ │ + str r6, [r2, #36] @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add sp, #312 @ 0x138 │ │ │ │ + add sp, #344 @ 0x158 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r2, #32] │ │ │ │ + str r4, [r3, #32] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add sp, #80 @ 0x50 │ │ │ │ + add sp, #112 @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r5, #28] │ │ │ │ + str r0, [r6, #28] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #928 @ 0x3a0 │ │ │ │ + add r7, sp, #960 @ 0x3c0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr.w r4, [r1, #256] @ 0x100 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -868226,21 +868226,21 @@ │ │ │ │ b.n 3133b6 >::_M_default_append(unsigned int)@@Base+0x8dab2> │ │ │ │ cmp.w r9, #0 │ │ │ │ bne.w 3133d2 >::_M_default_append(unsigned int)@@Base+0x8dace> │ │ │ │ mvn.w r4, #8 │ │ │ │ b.n 3133b6 >::_M_default_append(unsigned int)@@Base+0x8dab2> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - str r4, [r4, #16] │ │ │ │ + str r4, [r5, #16] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, sp, #144 @ 0x90 │ │ │ │ + add r7, sp, #176 @ 0xb0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh r6, [r2, r5] │ │ │ │ + ldrsh r6, [r3, r5] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, sp, #344 @ 0x158 │ │ │ │ + add r5, sp, #376 @ 0x178 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r4, [pc, #764] @ (3138c0 >::_M_default_append(unsigned int)@@Base+0x8dfbc>) │ │ │ │ @@ -868486,29 +868486,29 @@ │ │ │ │ ... │ │ │ │ push {r1, r2, r3, r5} │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ cbz r4, 31391e >::_M_default_append(unsigned int)@@Base+0x8e01a> │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrb r6, [r5, r3] │ │ │ │ + ldrb r6, [r6, r3] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #952 @ 0x3b8 │ │ │ │ + add r2, sp, #984 @ 0x3d8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r3, r2] │ │ │ │ + ldrb r4, [r4, r2] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #624 @ 0x270 │ │ │ │ + add r2, sp, #656 @ 0x290 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r6, r1] │ │ │ │ + ldrb r0, [r7, r1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #472 @ 0x1d8 │ │ │ │ + add r2, sp, #504 @ 0x1f8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r6, r0] │ │ │ │ + ldrb r6, [r7, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, sp, #240 @ 0xf0 │ │ │ │ + add r2, sp, #272 @ 0x110 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -868741,33 +868741,33 @@ │ │ │ │ nop │ │ │ │ sub sp, #432 @ 0x1b0 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ add r7, sp, #616 @ 0x268 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrh r6, [r4, r0] │ │ │ │ + ldrh r6, [r5, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #152 @ 0x98 │ │ │ │ + add r0, sp, #184 @ 0xb8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r4, [r1, r0] │ │ │ │ + ldrh r4, [r2, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r0, sp, #48 @ 0x30 │ │ │ │ + add r0, sp, #80 @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r4, r7] │ │ │ │ + ldr r0, [r5, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, pc, #896 @ (adr r7, 313f0c >::_M_default_append(unsigned int)@@Base+0x8e608>) │ │ │ │ + add r7, pc, #928 @ (adr r7, 313f2c >::_M_default_append(unsigned int)@@Base+0x8e628>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r4, r6] │ │ │ │ + ldr r6, [r5, r6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, pc, #664 @ (adr r7, 313e2c >::_M_default_append(unsigned int)@@Base+0x8e528>) │ │ │ │ + add r7, pc, #696 @ (adr r7, 313e4c >::_M_default_append(unsigned int)@@Base+0x8e548>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r7, r5] │ │ │ │ + ldr r2, [r0, r6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, pc, #488 @ (adr r7, 313d84 >::_M_default_append(unsigned int)@@Base+0x8e480>) │ │ │ │ + add r7, pc, #520 @ (adr r7, 313da4 >::_M_default_append(unsigned int)@@Base+0x8e4a0>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3792] @ 0xed0 │ │ │ │ sub sp, #236 @ 0xec │ │ │ │ @@ -869174,35 +869174,35 @@ │ │ │ │ strb r5, [r7, r1] │ │ │ │ add r6, sp, #208 @ 0xd0 │ │ │ │ lsls r0, r3, #1 │ │ │ │ add r6, sp, #192 @ 0xc0 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsb r0, [r1, r7] │ │ │ │ + ldrsb r0, [r2, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, pc, #800 @ (adr r5, 31438c >::_M_default_append(unsigned int)@@Base+0x8ea88>) │ │ │ │ + add r5, pc, #832 @ (adr r5, 3143ac >::_M_default_append(unsigned int)@@Base+0x8eaa8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsb r4, [r5, r6] │ │ │ │ + ldrsb r4, [r6, r6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r5, pc, #688 @ (adr r5, 314324 >::_M_default_append(unsigned int)@@Base+0x8ea20>) │ │ │ │ + add r5, pc, #720 @ (adr r5, 314344 >::_M_default_append(unsigned int)@@Base+0x8ea40>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ add r4, sp, #720 @ 0x2d0 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldrsb r0, [r5, r1] │ │ │ │ + ldrsb r0, [r6, r1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, pc, #416 @ (adr r4, 314220 >::_M_default_append(unsigned int)@@Base+0x8e91c>) │ │ │ │ + add r4, pc, #448 @ (adr r4, 314240 >::_M_default_append(unsigned int)@@Base+0x8e93c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsb r2, [r0, r0] │ │ │ │ + ldrsb r2, [r1, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r4, pc, #8 @ (adr r4, 314090 >::_M_default_append(unsigned int)@@Base+0x8e78c>) │ │ │ │ + add r4, pc, #40 @ (adr r4, 3140b0 >::_M_default_append(unsigned int)@@Base+0x8e7ac>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r4, r7] │ │ │ │ + strb r6, [r5, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, pc, #920 @ (adr r3, 314428 >::_M_default_append(unsigned int)@@Base+0x8eb24>) │ │ │ │ + add r3, pc, #952 @ (adr r3, 314448 >::_M_default_append(unsigned int)@@Base+0x8eb44>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ mov r7, r1 │ │ │ │ str.w r9, [sp, #76] @ 0x4c │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r5 │ │ │ │ ldr.w r9, [sp, #48] @ 0x30 │ │ │ │ mov r4, r6 │ │ │ │ @@ -869736,25 +869736,25 @@ │ │ │ │ b.n 31463e >::_M_default_append(unsigned int)@@Base+0x8ed3a> │ │ │ │ nop │ │ │ │ ... │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 3148f0 >::_M_default_append(unsigned int)@@Base+0x8efec>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ - strb r2, [r0, r0] │ │ │ │ + strb r2, [r1, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r6, r6] │ │ │ │ + str r4, [r7, r6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r1, r1] │ │ │ │ + str r0, [r2, r1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r0, r0] │ │ │ │ + str r6, [r1, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r7, [pc, #736] @ (3149cc >::_M_default_append(unsigned int)@@Base+0x8f0c8>) │ │ │ │ + ldr r7, [pc, #768] @ (3149ec >::_M_default_append(unsigned int)@@Base+0x8f0e8>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r7, [pc, #392] @ (314878 >::_M_default_append(unsigned int)@@Base+0x8ef74>) │ │ │ │ + ldr r7, [pc, #424] @ (314898 >::_M_default_append(unsigned int)@@Base+0x8ef94>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ movw r1, #1559 @ 0x617 │ │ │ │ ldr.w r0, [pc, #1200] @ 314ba8 >::_M_default_append(unsigned int)@@Base+0x8f2a4> │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -870159,53 +870159,53 @@ │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ b.w 313d14 >::_M_default_append(unsigned int)@@Base+0x8e410> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r5, [pc, #824] @ (314ee4 >::_M_default_append(unsigned int)@@Base+0x8f5e0>) │ │ │ │ + ldr r5, [pc, #856] @ (314f04 >::_M_default_append(unsigned int)@@Base+0x8f600>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [sp, #816] @ 0x330 │ │ │ │ + ldr r3, [sp, #848] @ 0x350 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [pc, #712] @ (314e7c >::_M_default_append(unsigned int)@@Base+0x8f578>) │ │ │ │ + ldr r5, [pc, #744] @ (314e9c >::_M_default_append(unsigned int)@@Base+0x8f598>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r3, [pc, #216] @ (314c90 >::_M_default_append(unsigned int)@@Base+0x8f38c>) │ │ │ │ + ldr r3, [pc, #248] @ (314cb0 >::_M_default_append(unsigned int)@@Base+0x8f3ac>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r1, [sp, #240] @ 0xf0 │ │ │ │ + ldr r1, [sp, #272] @ 0x110 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #16] @ (314bd0 >::_M_default_append(unsigned int)@@Base+0x8f2cc>) │ │ │ │ + ldr r3, [pc, #48] @ (314bf0 >::_M_default_append(unsigned int)@@Base+0x8f2ec>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r1, [sp, #8] │ │ │ │ + ldr r1, [sp, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [pc, #48] @ (314bf8 >::_M_default_append(unsigned int)@@Base+0x8f2f4>) │ │ │ │ + ldr r2, [pc, #80] @ (314c18 >::_M_default_append(unsigned int)@@Base+0x8f314>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [sp, #72] @ 0x48 │ │ │ │ + ldr r0, [sp, #104] @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #936] @ (314f78 >::_M_default_append(unsigned int)@@Base+0x8f674>) │ │ │ │ + ldr r1, [pc, #968] @ (314f98 >::_M_default_append(unsigned int)@@Base+0x8f694>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r7, [sp, #928] @ 0x3a0 │ │ │ │ + str r7, [sp, #960] @ 0x3c0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ lsrs r0, r6, #20 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r4, #30 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r1, [pc, #632] @ (314e5c >::_M_default_append(unsigned int)@@Base+0x8f558>) │ │ │ │ + ldr r1, [pc, #664] @ (314e7c >::_M_default_append(unsigned int)@@Base+0x8f578>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r7, [sp, #632] @ 0x278 │ │ │ │ + str r7, [sp, #664] @ 0x298 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #512] @ (314dec >::_M_default_append(unsigned int)@@Base+0x8f4e8>) │ │ │ │ + ldr r1, [pc, #544] @ (314e0c >::_M_default_append(unsigned int)@@Base+0x8f508>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r7, [sp, #504] @ 0x1f8 │ │ │ │ + str r7, [sp, #536] @ 0x218 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #272] @ (314d04 >::_M_default_append(unsigned int)@@Base+0x8f400>) │ │ │ │ + ldr r1, [pc, #304] @ (314d24 >::_M_default_append(unsigned int)@@Base+0x8f420>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r7, [sp, #272] @ 0x110 │ │ │ │ + str r7, [sp, #304] @ 0x130 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r6, [sp, #56] @ 0x38 │ │ │ │ mov r0, r6 │ │ │ │ bl 52d2c4 │ │ │ │ ldr r4, [sp, #76] @ 0x4c │ │ │ │ ldr r5, [sp, #64] @ 0x40 │ │ │ │ movw r3, #1621 @ 0x655 │ │ │ │ @@ -871077,107 +871077,107 @@ │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 315840 >::_M_default_append(unsigned int)@@Base+0x8ff3c>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ stmia r7!, {r0, r3, r5, r6} │ │ │ │ vqshl.u32 q14, , #31 │ │ │ │ @ instruction: 0xffffc745 │ │ │ │ - vtbl.8 d20, {d15}, d18 │ │ │ │ + vtbl.8 d20, {d15}, d26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [sp, #128] @ 0x80 │ │ │ │ + str r6, [sp, #160] @ 0xa0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [pc, #0] @ (315640 >::_M_default_append(unsigned int)@@Base+0x8fd3c>) │ │ │ │ + ldr r0, [pc, #32] @ (315660 >::_M_default_append(unsigned int)@@Base+0x8fd5c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r5, [sp, #1008] @ 0x3f0 │ │ │ │ + str r6, [sp, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - blxns fp │ │ │ │ + blxns ip │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r5, [sp, #904] @ 0x388 │ │ │ │ + str r5, [sp, #936] @ 0x3a8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0x47a2 │ │ │ │ + @ instruction: 0x47aa │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r5, [sp, #640] @ 0x280 │ │ │ │ + str r5, [sp, #672] @ 0x2a0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - blx r0 │ │ │ │ + blx r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r5, [sp, #496] @ 0x1f0 │ │ │ │ + str r5, [sp, #528] @ 0x210 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bx fp │ │ │ │ + bx ip │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r5, [sp, #368] @ 0x170 │ │ │ │ + str r5, [sp, #400] @ 0x190 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bx r7 │ │ │ │ + bx r8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r5, [sp, #224] @ 0xe0 │ │ │ │ + str r5, [sp, #256] @ 0x100 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bx r3 │ │ │ │ + bx r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r5, [sp, #96] @ 0x60 │ │ │ │ + str r5, [sp, #128] @ 0x80 │ │ │ │ lsls r5, r1, #1 │ │ │ │ bgt.n 315592 >::_M_default_append(unsigned int)@@Base+0x8fc8e> │ │ │ │ vabal.u q14, d31, d27 │ │ │ │ - vmlsl.u q10, d15, d12[0] │ │ │ │ + vqshlu.s32 q10, q2, #31 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [sp, #336] @ 0x150 │ │ │ │ + str r4, [sp, #368] @ 0x170 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp ip, r5 │ │ │ │ + cmp ip, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r3, [sp, #680] @ 0x2a8 │ │ │ │ + str r3, [sp, #712] @ 0x2c8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, r3 │ │ │ │ + add r4, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [sp, #104] @ 0x68 │ │ │ │ + str r2, [sp, #136] @ 0x88 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mvns r4, r7 │ │ │ │ + add r4, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r1, [sp, #1000] @ 0x3e8 │ │ │ │ + str r2, [sp, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mvns r0, r1 │ │ │ │ + mvns r0, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r1, [sp, #792] @ 0x318 │ │ │ │ + str r1, [sp, #824] @ 0x338 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bics r2, r4 │ │ │ │ + bics r2, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r1, [sp, #680] @ 0x2a8 │ │ │ │ + str r1, [sp, #712] @ 0x2c8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - orrs r6, r4 │ │ │ │ + orrs r6, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r1, [sp, #144] @ 0x90 │ │ │ │ + str r1, [sp, #176] @ 0xb0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmn r6, r6 │ │ │ │ + cmn r6, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [sp, #968] @ 0x3c8 │ │ │ │ + str r0, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmn r2, r0 │ │ │ │ + cmn r2, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r4, r3 │ │ │ │ + cmp r4, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sbcs r6, r2 │ │ │ │ + sbcs r6, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r2, #60] @ 0x3c │ │ │ │ + ldrh r6, [r3, #60] @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adcs r6, r6 │ │ │ │ + adcs r6, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r6, #58] @ 0x3a │ │ │ │ + ldrh r6, [r7, #58] @ 0x3a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #92 @ 0x5c │ │ │ │ + subs r7, #100 @ 0x64 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r3, #42] @ 0x2a │ │ │ │ + ldrh r4, [r4, #42] @ 0x2a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #64 @ 0x40 │ │ │ │ + subs r7, #72 @ 0x48 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r0, #42] @ 0x2a │ │ │ │ + ldrh r0, [r1, #42] @ 0x2a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #36 @ 0x24 │ │ │ │ + subs r7, #44 @ 0x2c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r4, #40] @ 0x28 │ │ │ │ + ldrh r4, [r5, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #200 @ 0xc8 │ │ │ │ + subs r6, #208 @ 0xd0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r1, #38] @ 0x26 │ │ │ │ + ldrh r0, [r2, #38] @ 0x26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ add r3, sp, #216 @ 0xd8 │ │ │ │ mov r1, r4 │ │ │ │ str r3, [sp, #0] │ │ │ │ movs r2, #1 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ @@ -871850,97 +871850,97 @@ │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ b.w 31559c >::_M_default_append(unsigned int)@@Base+0x8fc98> │ │ │ │ nop │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 3160c8 >::_M_default_append(unsigned int)@@Base+0x907c4>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ - subs r5, #180 @ 0xb4 │ │ │ │ + subs r5, #188 @ 0xbc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r6, #28] │ │ │ │ + ldrh r2, [r7, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #100 @ 0x64 │ │ │ │ + subs r5, #108 @ 0x6c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r4, #26] │ │ │ │ + ldrh r2, [r5, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #16 │ │ │ │ + subs r5, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r1, #24] │ │ │ │ + ldrh r4, [r2, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r3, #252 @ 0xfc │ │ │ │ + subs r4, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r7, #14] │ │ │ │ + ldrh r2, [r0, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #234 @ 0xea │ │ │ │ + subs r2, #242 @ 0xf2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r5, #6] │ │ │ │ + ldrh r0, [r6, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #202 @ 0xca │ │ │ │ + subs r2, #210 @ 0xd2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r1, #6] │ │ │ │ + ldrh r0, [r2, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #168 @ 0xa8 │ │ │ │ + subs r2, #176 @ 0xb0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r4, #4] │ │ │ │ + ldrh r4, [r5, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #82 @ 0x52 │ │ │ │ + subs r2, #90 @ 0x5a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r6, [r1, #2] │ │ │ │ + ldrh r6, [r2, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #18 │ │ │ │ + subs r2, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r0, [r2, #0] │ │ │ │ + ldrh r0, [r3, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #230 @ 0xe6 │ │ │ │ + subs r1, #238 @ 0xee │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r4, #62] @ 0x3e │ │ │ │ + strh r4, [r5, #62] @ 0x3e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #184 @ 0xb8 │ │ │ │ + subs r1, #192 @ 0xc0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r7, #60] @ 0x3c │ │ │ │ + strh r0, [r0, #62] @ 0x3e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #226 @ 0xe2 │ │ │ │ + adds r7, #234 @ 0xea │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r4, #46] @ 0x2e │ │ │ │ + strh r2, [r5, #46] @ 0x2e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #194 @ 0xc2 │ │ │ │ + adds r7, #202 @ 0xca │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r0, #46] @ 0x2e │ │ │ │ + strh r2, [r1, #46] @ 0x2e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #162 @ 0xa2 │ │ │ │ + adds r7, #170 @ 0xaa │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r4, #44] @ 0x2c │ │ │ │ + strh r2, [r5, #44] @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #88 @ 0x58 │ │ │ │ + adds r7, #96 @ 0x60 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r3, #42] @ 0x2a │ │ │ │ + strh r0, [r4, #42] @ 0x2a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #58 @ 0x3a │ │ │ │ + adds r7, #66 @ 0x42 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r7, #40] @ 0x28 │ │ │ │ + strh r2, [r0, #42] @ 0x2a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #28 │ │ │ │ + adds r7, #36 @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r3, #40] @ 0x28 │ │ │ │ + strh r4, [r4, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, #230 @ 0xe6 │ │ │ │ + adds r6, #238 @ 0xee │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r4, #38] @ 0x26 │ │ │ │ + strh r6, [r5, #38] @ 0x26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, #162 @ 0xa2 │ │ │ │ + adds r6, #170 @ 0xaa │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r4, #36] @ 0x24 │ │ │ │ + strh r0, [r5, #36] @ 0x24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, #104 @ 0x68 │ │ │ │ + adds r6, #112 @ 0x70 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r4, #34] @ 0x22 │ │ │ │ + strh r6, [r5, #34] @ 0x22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, #58 @ 0x3a │ │ │ │ + adds r6, #66 @ 0x42 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r7, #32] │ │ │ │ + strh r2, [r0, #34] @ 0x22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #864] @ (3162c8 >::_M_default_append(unsigned int)@@Base+0x909c4>) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -872276,96 +872276,96 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ ldrh r2, [r1, #20] │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r5, #98 @ 0x62 │ │ │ │ + adds r5, #106 @ 0x6a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r3, pc, #104 @ (adr r3, 316340 >::_M_default_append(unsigned int)@@Base+0x90a3c>) │ │ │ │ + add r3, pc, #136 @ (adr r3, 316360 >::_M_default_append(unsigned int)@@Base+0x90a5c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r0, r2} │ │ │ │ - vabal.u , d15, d14 │ │ │ │ + vsli.32 d19, d6, #31 │ │ │ │ lsls r0, r2, #1 │ │ │ │ blt.n 3163d6 >::_M_default_append(unsigned int)@@Base+0x90ad2> │ │ │ │ - vsli.32 , q6, #31 │ │ │ │ + @ instruction: 0xffff3564 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #132 @ 0x84 │ │ │ │ + adds r4, #140 @ 0x8c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r0, #20] │ │ │ │ + strh r4, [r1, #20] │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldrh r6, [r3, #12] │ │ │ │ lsls r0, r3, #1 │ │ │ │ lsls r1, r5, #19 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r0, {r0, r1, r3, r4, r7} │ │ │ │ - vraddhn.i d19, , q14 │ │ │ │ + vsri.32 d19, d20, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r5, #16] │ │ │ │ + strh r4, [r6, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #18 │ │ │ │ + adds r4, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r2, #16] │ │ │ │ + strh r2, [r3, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #248 @ 0xf8 │ │ │ │ + adds r4, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r7, #14] │ │ │ │ + strh r0, [r0, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmia r7!, {r0, r1, r2, r4, r5, r7} │ │ │ │ vqshlu.s64 q14, , #63 @ 0x3f │ │ │ │ - vrsra.u64 d19, d26, #1 │ │ │ │ + @ instruction: 0xffff33c2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r7, #12] │ │ │ │ + strh r2, [r0, #14] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #160 @ 0xa0 │ │ │ │ + adds r3, #168 @ 0xa8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r4, #12] │ │ │ │ + strh r0, [r5, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmia r0!, {r0, r1, r5} │ │ │ │ - @ instruction: 0xffff3362 │ │ │ │ + @ instruction: 0xffff336a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r4, #10] │ │ │ │ + strh r2, [r5, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ cbnz r1, 3163a8 >::_M_default_append(unsigned int)@@Base+0x90aa4> │ │ │ │ - vrsra.u32 d19, d22, #1 │ │ │ │ + vrsra.u32 d19, d30, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r6, #8] │ │ │ │ + strh r6, [r7, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #92 @ 0x5c │ │ │ │ + adds r4, #100 @ 0x64 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r3, #238 @ 0xee │ │ │ │ + adds r3, #246 @ 0xf6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, #238 @ 0xee │ │ │ │ + adds r2, #246 @ 0xf6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r5, #6] │ │ │ │ + strh r6, [r6, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #208 @ 0xd0 │ │ │ │ + adds r2, #216 @ 0xd8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r1, #6] │ │ │ │ + strh r6, [r2, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #176 @ 0xb0 │ │ │ │ + adds r2, #184 @ 0xb8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r3, #38 @ 0x26 │ │ │ │ + adds r3, #46 @ 0x2e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #0 │ │ │ │ + adds r4, #8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #102 @ 0x66 │ │ │ │ + adds r4, #110 @ 0x6e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, #110 @ 0x6e │ │ │ │ + adds r2, #118 @ 0x76 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r5, #2] │ │ │ │ + strh r6, [r6, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #78 @ 0x4e │ │ │ │ + adds r4, #86 @ 0x56 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #160 @ 0xa0 │ │ │ │ + adds r4, #168 @ 0xa8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, #52 @ 0x34 │ │ │ │ + adds r2, #60 @ 0x3c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r6, #0] │ │ │ │ + strh r4, [r7, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r2, [pc, #380] @ (316504 >::_M_default_append(unsigned int)@@Base+0x90c00>) │ │ │ │ add.w r3, r4, #140 @ 0x8c │ │ │ │ ldr r1, [pc, #380] @ (316508 >::_M_default_append(unsigned int)@@Base+0x90c04>) │ │ │ │ strd r0, r0, [sp] │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ @@ -872501,61 +872501,61 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #104] @ (316560 >::_M_default_append(unsigned int)@@Base+0x90c5c>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 316056 >::_M_default_append(unsigned int)@@Base+0x90752> │ │ │ │ nop │ │ │ │ - adds r3, #180 @ 0xb4 │ │ │ │ + adds r3, #188 @ 0xbc │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r3, #226 @ 0xe2 │ │ │ │ + adds r3, #234 @ 0xea │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r1, #30 │ │ │ │ + adds r1, #38 @ 0x26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r6, [r3, #28] │ │ │ │ + ldrb r6, [r4, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #206 @ 0xce │ │ │ │ + adds r3, #214 @ 0xd6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #16 │ │ │ │ + adds r4, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #224 @ 0xe0 │ │ │ │ + adds r0, #232 @ 0xe8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r0, [r4, #27] │ │ │ │ + ldrb r0, [r5, #27] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #46 @ 0x2e │ │ │ │ + adds r4, #54 @ 0x36 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r3, #228 @ 0xe4 │ │ │ │ + adds r3, #236 @ 0xec │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #154 @ 0x9a │ │ │ │ + adds r0, #162 @ 0xa2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r3, #26] │ │ │ │ + ldrb r2, [r4, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #22 │ │ │ │ + adds r4, #30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #124 @ 0x7c │ │ │ │ + adds r4, #132 @ 0x84 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #96 @ 0x60 │ │ │ │ + adds r0, #104 @ 0x68 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r0, [r4, #25] │ │ │ │ + ldrb r0, [r5, #25] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #108 @ 0x6c │ │ │ │ + adds r4, #116 @ 0x74 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, #218 @ 0xda │ │ │ │ + adds r4, #226 @ 0xe2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, #38 @ 0x26 │ │ │ │ + adds r0, #46 @ 0x2e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r6, [r4, #24] │ │ │ │ + ldrb r6, [r5, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #184 @ 0xb8 │ │ │ │ + adds r4, #192 @ 0xc0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r5, #14 │ │ │ │ + adds r5, #22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cmp r7, #218 @ 0xda │ │ │ │ + cmp r7, #226 @ 0xe2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r3, #23] │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 315f58 >::_M_default_append(unsigned int)@@Base+0x90654> │ │ │ │ @@ -872576,17 +872576,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - cmp r7, #60 @ 0x3c │ │ │ │ + cmp r7, #68 @ 0x44 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r4, [r7, #20] │ │ │ │ + ldrb r4, [r0, #21] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #20 │ │ │ │ vldr d7, [r2] │ │ │ │ @@ -872614,17 +872614,17 @@ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #20 │ │ │ │ pop {pc} │ │ │ │ - cmp r6, #210 @ 0xd2 │ │ │ │ + cmp r6, #218 @ 0xda │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r2, #19] │ │ │ │ + ldrb r2, [r3, #19] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ bl 50366c │ │ │ │ @@ -872680,15 +872680,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r2, [r3, #28] │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #138 @ 0x8a │ │ │ │ + adds r3, #146 @ 0x92 │ │ │ │ lsls r0, r2, #1 │ │ │ │ strh r0, [r4, #26] │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -873162,21 +873162,21 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ - cmp r7, #112 @ 0x70 │ │ │ │ + cmp r7, #120 @ 0x78 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r0, [r2, #0] │ │ │ │ + ldrb r0, [r3, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r7, #84 @ 0x54 │ │ │ │ + cmp r7, #92 @ 0x5c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r4, [r6, #31] │ │ │ │ + strb r4, [r7, #31] │ │ │ │ lsls r5, r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [sp, #8] │ │ │ │ str r1, [sp, #0] │ │ │ │ bl 52b0e4 │ │ │ │ ldr r2, [r4, #4] │ │ │ │ add.w r0, r2, #1440 @ 0x5a0 │ │ │ │ @@ -873489,45 +873489,45 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ ... │ │ │ │ - cmp r4, #168 @ 0xa8 │ │ │ │ + cmp r4, #176 @ 0xb0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r0, [r1, #21] │ │ │ │ + strb r0, [r2, #21] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r3, #242 @ 0xf2 │ │ │ │ + cmp r3, #250 @ 0xfa │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r2, [r2, #18] │ │ │ │ + strb r2, [r3, #18] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r3, #214 @ 0xd6 │ │ │ │ + cmp r3, #222 @ 0xde │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r6, [r6, #17] │ │ │ │ + strb r6, [r7, #17] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r3, #132 @ 0x84 │ │ │ │ + cmp r3, #140 @ 0x8c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r4, [r4, #16] │ │ │ │ + strb r4, [r5, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r2, #142 @ 0x8e │ │ │ │ + cmp r2, #150 @ 0x96 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r6, [r5, #12] │ │ │ │ + strb r6, [r6, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r2, #114 @ 0x72 │ │ │ │ + cmp r2, #122 @ 0x7a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r2, [r2, #12] │ │ │ │ + strb r2, [r3, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r2, #66 @ 0x42 │ │ │ │ + cmp r2, #74 @ 0x4a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r2, [r4, #11] │ │ │ │ + strb r2, [r5, #11] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r1, #254 @ 0xfe │ │ │ │ + cmp r2, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r6, [r3, #10] │ │ │ │ + strb r6, [r4, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ vstr d0, [sp, #8] │ │ │ │ mov r1, r3 │ │ │ │ vldr d0, [pc, #448] @ 317260 >::_M_default_append(unsigned int)@@Base+0x9195c> │ │ │ │ mov r0, r4 │ │ │ │ vstr d6, [sp] │ │ │ │ bl 562720 │ │ │ │ @@ -873669,17 +873669,17 @@ │ │ │ │ it ge │ │ │ │ vmovge.f64 d6, d3 │ │ │ │ b.w 316968 >::_M_default_append(unsigned int)@@Base+0x91064> │ │ │ │ movs r3, #1 │ │ │ │ b.n 3171aa >::_M_default_append(unsigned int)@@Base+0x918a6> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - cmp r1, #102 @ 0x66 │ │ │ │ + cmp r1, #110 @ 0x6e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r6, [r0, #8] │ │ │ │ + strb r6, [r1, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #492] @ (31746c >::_M_default_append(unsigned int)@@Base+0x91b68>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -873874,70 +873874,70 @@ │ │ │ │ b.n 31730a >::_M_default_append(unsigned int)@@Base+0x91a06> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strb r2, [r6, #29] │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - movs r7, #110 @ 0x6e │ │ │ │ + movs r7, #118 @ 0x76 │ │ │ │ lsls r0, r2, #1 │ │ │ │ bl fff2747a │ │ │ │ - movs r7, #116 @ 0x74 │ │ │ │ + movs r7, #124 @ 0x7c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [pc, #864] @ (3177e4 >::_M_default_append(unsigned int)@@Base+0x91ee0>) │ │ │ │ + ldr r6, [pc, #896] @ (317804 >::_M_default_append(unsigned int)@@Base+0x91f00>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ lsls r3, r0, #8 │ │ │ │ movs r0, r0 │ │ │ │ - movs r7, #48 @ 0x30 │ │ │ │ + movs r7, #56 @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r2, #124] @ 0x7c │ │ │ │ + ldr r0, [r3, #124] @ 0x7c │ │ │ │ lsls r5, r1, #1 │ │ │ │ strb r2, [r5, #27] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - movs r6, #252 @ 0xfc │ │ │ │ + movs r7, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r3, #120] @ 0x78 │ │ │ │ + ldr r4, [r4, #120] @ 0x78 │ │ │ │ lsls r5, r1, #1 │ │ │ │ bl 5e749e │ │ │ │ bl 6054a2 │ │ │ │ - movs r6, #190 @ 0xbe │ │ │ │ + movs r6, #198 @ 0xc6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r3, #116] @ 0x74 │ │ │ │ + ldr r6, [r4, #116] @ 0x74 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #164 @ 0xa4 │ │ │ │ + movs r6, #172 @ 0xac │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r0, #116] @ 0x74 │ │ │ │ + ldr r4, [r1, #116] @ 0x74 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #204 @ 0xcc │ │ │ │ + movs r6, #212 @ 0xd4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r7, #10 │ │ │ │ + movs r7, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r7, #16 │ │ │ │ + movs r7, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r7, #90 @ 0x5a │ │ │ │ + movs r7, #98 @ 0x62 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r6, #76 @ 0x4c │ │ │ │ + movs r6, #84 @ 0x54 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r5, #108] @ 0x6c │ │ │ │ + ldr r4, [r6, #108] @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #50 @ 0x32 │ │ │ │ + movs r6, #58 @ 0x3a │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [r2, #108] @ 0x6c │ │ │ │ + ldr r2, [r3, #108] @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r3, #132 @ 0x84 │ │ │ │ + movs r3, #140 @ 0x8c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r7, #38 @ 0x26 │ │ │ │ + movs r7, #46 @ 0x2e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r5, #246 @ 0xf6 │ │ │ │ + movs r5, #254 @ 0xfe │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r2, #104] @ 0x68 │ │ │ │ + ldr r6, [r3, #104] @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r5, #216 @ 0xd8 │ │ │ │ + movs r5, #224 @ 0xe0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r6, #100] @ 0x64 │ │ │ │ + ldr r6, [r7, #100] @ 0x64 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 317270 >::_M_default_append(unsigned int)@@Base+0x9196c> │ │ │ │ @@ -873958,17 +873958,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - movs r5, #20 │ │ │ │ + movs r5, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r6, #88] @ 0x58 │ │ │ │ + ldr r4, [r7, #88] @ 0x58 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #12 │ │ │ │ mov r7, r0 │ │ │ │ @@ -874034,19 +874034,19 @@ │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ nop.w │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 317808 >::_M_default_append(unsigned int)@@Base+0x91f04>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ - movs r5, #224 @ 0xe0 │ │ │ │ + movs r5, #232 @ 0xe8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [r2, #84] @ 0x54 │ │ │ │ + ldr r2, [r3, #84] @ 0x54 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r5, #192 @ 0xc0 │ │ │ │ + movs r5, #200 @ 0xc8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (317668 >::_M_default_append(unsigned int)@@Base+0x91d64>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -874087,15 +874087,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strb r6, [r4, #15] │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - movs r5, #70 @ 0x46 │ │ │ │ + movs r5, #78 @ 0x4e │ │ │ │ lsls r0, r2, #1 │ │ │ │ strb r4, [r5, #14] │ │ │ │ lsls r0, r3, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -874198,21 +874198,21 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #16 │ │ │ │ vpop {d8-d10} │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - movs r3, #236 @ 0xec │ │ │ │ + movs r3, #244 @ 0xf4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [r3, #52] @ 0x34 │ │ │ │ + ldr r0, [r4, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r3, #202 @ 0xca │ │ │ │ + movs r3, #210 @ 0xd2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r6, #48] @ 0x30 │ │ │ │ + ldr r6, [r7, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ ldr r4, [pc, #744] @ (317ac0 >::_M_default_append(unsigned int)@@Base+0x921bc>) │ │ │ │ @@ -874487,15 +874487,15 @@ │ │ │ │ strb r5, [r7, r1] │ │ │ │ strb r4, [r3, #8] │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ strb r2, [r6, #7] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - movs r0, #238 @ 0xee │ │ │ │ + movs r0, #246 @ 0xf6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ and.w r3, r3, #192 @ 0xc0 │ │ │ │ cmp r3, #192 @ 0xc0 │ │ │ │ beq.n 317b80 >::_M_default_append(unsigned int)@@Base+0x9227c> │ │ │ │ vldr d7, [r4, #128] @ 0x80 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -874655,37 +874655,37 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ b.n 317c14 >::_M_default_append(unsigned int)@@Base+0x92310> │ │ │ │ nop │ │ │ │ @ instruction: 0xfaffffff │ │ │ │ - subs r2, r6, #6 │ │ │ │ + subs r2, r7, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r3, #112] @ 0x70 │ │ │ │ + str r4, [r4, #112] @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, r3, #5 │ │ │ │ + subs r4, r4, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r1, #108] @ 0x6c │ │ │ │ + str r0, [r2, #108] @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, r0, #5 │ │ │ │ + subs r0, r1, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r5, #104] @ 0x68 │ │ │ │ + str r4, [r6, #104] @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, r4, #4 │ │ │ │ + subs r2, r5, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r1, #104] @ 0x68 │ │ │ │ + str r6, [r2, #104] @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, r0, #4 │ │ │ │ + subs r4, r1, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r6, #100] @ 0x64 │ │ │ │ + str r0, [r7, #100] @ 0x64 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, r5, #3 │ │ │ │ + subs r0, r6, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r2, #100] @ 0x64 │ │ │ │ + str r2, [r3, #100] @ 0x64 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #492] @ (317ec0 >::_M_default_append(unsigned int)@@Base+0x925bc>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -874877,62 +874877,62 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 3180d8 >::_M_default_append(unsigned int)@@Base+0x927d4>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ldr r6, [r3, #80] @ 0x50 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r4, r1, #2 │ │ │ │ + subs r4, r2, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ @ instruction: 0xfab1ffff │ │ │ │ - subs r0, r4, #1 │ │ │ │ + subs r0, r5, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r6, r5, #2 │ │ │ │ + subs r6, r6, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsls r5, r3, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, r7, #7 │ │ │ │ + subs r2, r0, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r4, #84] @ 0x54 │ │ │ │ + str r6, [r5, #84] @ 0x54 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r0, [r0, #72] @ 0x48 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - adds r6, r0, #7 │ │ │ │ + adds r6, r1, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r6, #80] @ 0x50 │ │ │ │ + str r2, [r7, #80] @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ str.w pc, [r9, #255]! │ │ │ │ bl 28bef6 >::_M_default_append(unsigned int)@@Base+0x65f2> │ │ │ │ - adds r0, r1, #6 │ │ │ │ + adds r0, r2, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r6, #76] @ 0x4c │ │ │ │ + str r4, [r7, #76] @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r5, #5 │ │ │ │ + adds r6, r6, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r3, #76] @ 0x4c │ │ │ │ + str r2, [r4, #76] @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, r2, #5 │ │ │ │ + adds r4, r3, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r0, #76] @ 0x4c │ │ │ │ + str r6, [r1, #76] @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r6, #6 │ │ │ │ + adds r2, r7, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, r3, #7 │ │ │ │ + adds r4, r4, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, r6, r4 │ │ │ │ + adds r4, r7, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, r3, #7 │ │ │ │ + adds r6, r4, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, r3, #3 │ │ │ │ + adds r2, r4, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r0, #68] @ 0x44 │ │ │ │ + str r6, [r1, #68] @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, r0, #3 │ │ │ │ + adds r0, r1, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r5, #64] @ 0x40 │ │ │ │ + str r4, [r6, #64] @ 0x40 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 317cc4 >::_M_default_append(unsigned int)@@Base+0x923c0> │ │ │ │ @@ -874953,17 +874953,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - adds r4, r0, #0 │ │ │ │ + adds r4, r1, #0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r6, #52] @ 0x34 │ │ │ │ + str r0, [r7, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ cmp r0, r1 │ │ │ │ bcc.n 317f8c >::_M_default_append(unsigned int)@@Base+0x92688> │ │ │ │ ite hi │ │ │ │ movhi r0, #1 │ │ │ │ @@ -875457,93 +875457,93 @@ │ │ │ │ ldr r4, [sp, #12] │ │ │ │ b.n 318212 >::_M_default_append(unsigned int)@@Base+0x9290e> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldr r2, [r7, #8] │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r2, #12 │ │ │ │ + subs r2, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r0, r4 │ │ │ │ + subs r4, r1, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r0, r0, r3 │ │ │ │ + subs r0, r1, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r4, #16] │ │ │ │ + str r0, [r5, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, r4, r3 │ │ │ │ + subs r6, r5, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - subs r4, r0, r2 │ │ │ │ + subs r4, r1, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [r4, #12] │ │ │ │ + str r4, [r5, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, r5, r1 │ │ │ │ + subs r0, r6, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r1, #12] │ │ │ │ + str r0, [r2, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ str r2, [r4, #124] @ 0x7c │ │ │ │ lsls r0, r3, #1 │ │ │ │ - subs r2, r6, r0 │ │ │ │ + subs r2, r7, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r2, #8] │ │ │ │ + str r2, [r3, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, r5, r1 │ │ │ │ + subs r4, r6, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r0, r4, r7 │ │ │ │ + adds r0, r5, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r0, #4] │ │ │ │ + str r0, [r1, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r3, r7 │ │ │ │ + adds r6, r4, r7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, r3, r6 │ │ │ │ + adds r2, r4, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r2, [r7, r7] │ │ │ │ + str r2, [r0, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, r5, r6 │ │ │ │ + adds r4, r6, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, r5, r6 │ │ │ │ + adds r6, r6, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, r2, r5 │ │ │ │ + adds r2, r3, r5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r2, [r6, r6] │ │ │ │ + ldrsh r2, [r7, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r4, r6 │ │ │ │ + adds r2, r5, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, r2, r4 │ │ │ │ + adds r2, r3, r4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r2, [r6, r5] │ │ │ │ + ldrsh r2, [r7, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r6, r3 │ │ │ │ + adds r6, r7, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r6, [r2, r5] │ │ │ │ + ldrsh r6, [r3, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, r3, r3 │ │ │ │ + adds r0, r4, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r0, [r7, r4] │ │ │ │ + ldrsh r0, [r0, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r7, r2 │ │ │ │ + adds r2, r0, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r2, [r3, r4] │ │ │ │ + ldrsh r2, [r4, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, r1, r3 │ │ │ │ + adds r4, r2, r3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r2, r1, r2 │ │ │ │ + adds r2, r2, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r2, [r5, r3] │ │ │ │ + ldrsh r2, [r6, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, r6, r2 │ │ │ │ + adds r0, r7, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, r2, r1 │ │ │ │ + adds r4, r3, r1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r4, [r6, r2] │ │ │ │ + ldrsh r4, [r7, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r7, r1 │ │ │ │ + adds r2, r0, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r6, r3, r0 │ │ │ │ + adds r6, r4, r0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsh r6, [r7, r1] │ │ │ │ + ldrsh r6, [r0, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #84] @ (318570 >::_M_default_append(unsigned int)@@Base+0x92c6c>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -875580,15 +875580,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r6, [r2, #76] @ 0x4c │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r7, #30 │ │ │ │ + asrs r0, r0, #31 │ │ │ │ lsls r0, r2, #1 │ │ │ │ str r4, [r4, #72] @ 0x48 │ │ │ │ lsls r0, r3, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3024] @ 0xbd0 │ │ │ │ @@ -875791,53 +875791,53 @@ │ │ │ │ b.n 3185f0 >::_M_default_append(unsigned int)@@Base+0x92cec> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r6, [r3, #68] @ 0x44 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, r5, r2 │ │ │ │ + adds r2, r6, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r6, r2, #28 │ │ │ │ + asrs r6, r3, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r3, #20] │ │ │ │ + strh r4, [r4, #20] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r0, #16] │ │ │ │ + ldr r2, [r1, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r6, #48] @ 0x30 │ │ │ │ + strh r0, [r7, #48] @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r4, #28 │ │ │ │ + asrs r4, r5, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 31806c >::_M_default_append(unsigned int)@@Base+0x92768> │ │ │ │ + b.n 31807c >::_M_default_append(unsigned int)@@Base+0x92778> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - asrs r4, r2, #28 │ │ │ │ + asrs r4, r3, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r0, #28 │ │ │ │ + asrs r2, r1, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r7, #72] @ 0x48 │ │ │ │ + ldr r4, [r0, #76] @ 0x4c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r4, #88] @ 0x58 │ │ │ │ + ldr r0, [r5, #88] @ 0x58 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r0, #92] @ 0x5c │ │ │ │ + str r4, [r1, #92] @ 0x5c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r1, #11] │ │ │ │ + strb r4, [r2, #11] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r7, #10] │ │ │ │ + strb r4, [r0, #11] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r4, #56] @ 0x38 │ │ │ │ + ldr r4, [r5, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r5, #64] @ 0x40 │ │ │ │ + ldr r0, [r6, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r6, #15] │ │ │ │ + strb r4, [r7, #15] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r2, #26 │ │ │ │ + asrs r6, r3, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ str r6, [r4, #40] @ 0x28 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - asrs r2, r7, #28 │ │ │ │ + asrs r2, r0, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ mov r6, r3 │ │ │ │ @@ -876011,29 +876011,29 @@ │ │ │ │ b.n 31898c >::_M_default_append(unsigned int)@@Base+0x93088> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ str r6, [r6, #28] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - asrs r4, r3, #19 │ │ │ │ + asrs r4, r4, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r4, #18 │ │ │ │ + asrs r4, r5, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r4, #15 │ │ │ │ + asrs r2, r5, #15 │ │ │ │ lsls r0, r2, #1 │ │ │ │ str r2, [r7, #8] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - asrs r0, r6, #11 │ │ │ │ + asrs r0, r7, #11 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r1, r5] │ │ │ │ + ldr r6, [r2, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r2, #11 │ │ │ │ + asrs r0, r3, #11 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r5, r4] │ │ │ │ + ldr r6, [r6, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3960] @ 0xf78 │ │ │ │ ldr.w r5, [pc, #1480] @ 318fb8 >::_M_default_append(unsigned int)@@Base+0x936b4> │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ @@ -876571,59 +876571,59 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 318e82 >::_M_default_append(unsigned int)@@Base+0x9357e> │ │ │ │ nop │ │ │ │ str r0, [r0, #0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r7, #8 │ │ │ │ + asrs r0, r0, #9 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r4, #7 │ │ │ │ + asrs r4, r5, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldrsh r4, [r4, r2] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - asrs r4, r7, #4 │ │ │ │ + asrs r4, r0, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r7, #31 │ │ │ │ + asrs r6, r0, #32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r7, #31 │ │ │ │ + asrs r0, r0, #32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r2, #29 │ │ │ │ + lsrs r2, r3, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r4, r7, #27 │ │ │ │ + lsrs r4, r0, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r6, #27 │ │ │ │ + lsrs r0, r7, #27 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r7, #23 │ │ │ │ + lsrs r2, r0, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r0, [r3, r1] │ │ │ │ + strb r0, [r4, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r3, #23 │ │ │ │ + lsrs r4, r4, #23 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r2, [r7, r0] │ │ │ │ + strb r2, [r0, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r7, #20 │ │ │ │ + lsrs r2, r0, #21 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r3, r6] │ │ │ │ + strh r0, [r4, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r3, #20 │ │ │ │ + lsrs r6, r4, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r7, r5] │ │ │ │ + strh r4, [r0, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r0, #20 │ │ │ │ + lsrs r2, r1, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r4, r5] │ │ │ │ + strh r0, [r5, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r4, #19 │ │ │ │ + lsrs r6, r5, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r0, r5] │ │ │ │ + strh r4, [r1, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r1, #19 │ │ │ │ + lsrs r0, r2, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r4, r4] │ │ │ │ + strh r6, [r5, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r6, [r1, #24] │ │ │ │ sub sp, #8 │ │ │ │ @@ -876698,23 +876698,23 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #28] @ (319104 >::_M_default_append(unsigned int)@@Base+0x93800>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3190d4 >::_M_default_append(unsigned int)@@Base+0x937d0> │ │ │ │ - lsrs r0, r6, #18 │ │ │ │ + lsrs r0, r7, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r5, #14 │ │ │ │ + lsrs r0, r6, #14 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r6, [r0, r0] │ │ │ │ + strh r6, [r1, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r1, #14 │ │ │ │ + lsrs r2, r2, #14 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r5, r7] │ │ │ │ + str r0, [r6, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r2, #0] │ │ │ │ sub sp, #20 │ │ │ │ @@ -876777,25 +876777,25 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #32] @ (3191cc >::_M_default_append(unsigned int)@@Base+0x938c8>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 319194 >::_M_default_append(unsigned int)@@Base+0x93890> │ │ │ │ nop │ │ │ │ - lsrs r0, r7, #14 │ │ │ │ + lsrs r0, r0, #15 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r1, #14 │ │ │ │ + lsrs r6, r2, #14 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r5, #11 │ │ │ │ + lsrs r0, r6, #11 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r0, r5] │ │ │ │ + str r6, [r1, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r1, #11 │ │ │ │ + lsrs r0, r2, #11 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r4, r4] │ │ │ │ + str r6, [r5, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2864] @ 0xb30 │ │ │ │ ldr.w r5, [pc, #1212] @ 3196a0 >::_M_default_append(unsigned int)@@Base+0x93d9c> │ │ │ │ subw sp, sp, #1196 @ 0x4ac │ │ │ │ @@ -877218,34 +877218,34 @@ │ │ │ │ ... │ │ │ │ ldr r0, [r1, r0] │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldrsb r2, [r7, r6] │ │ │ │ lsls r0, r3, #1 │ │ │ │ - str??.w r0, [lr, #83] @ 0x53 │ │ │ │ - lsrs r4, r5, #9 │ │ │ │ + ldr??.w r0, [r6, #83] @ 0x53 │ │ │ │ + lsrs r4, r6, #9 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r6, r7, #15 │ │ │ │ + lsrs r6, r0, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r0, r4, #1 │ │ │ │ + lsrs r0, r5, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [pc, #768] @ (3199c0 >::_M_default_append(unsigned int)@@Base+0x940bc>) │ │ │ │ + ldr r6, [pc, #800] @ (3199e0 >::_M_default_append(unsigned int)@@Base+0x940dc>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r5, #1 │ │ │ │ + lsrs r6, r6, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r6, #29 │ │ │ │ + lsls r6, r7, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r5, #24 │ │ │ │ + lsls r4, r6, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [pc, #560] @ (319900 >::_M_default_append(unsigned int)@@Base+0x93ffc>) │ │ │ │ + ldr r4, [pc, #592] @ (319920 >::_M_default_append(unsigned int)@@Base+0x9401c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r5, #1 │ │ │ │ + lsrs r0, r6, #1 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r7, #1 │ │ │ │ + lsrs r2, r0, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ bl 52d2c4 │ │ │ │ ldr.w r3, [pc, #1672] @ 319d68 >::_M_default_append(unsigned int)@@Base+0x94464> │ │ │ │ ldr.w r1, [sp, #1232] @ 0x4d0 │ │ │ │ movs r2, #4 │ │ │ │ add r3, pc │ │ │ │ movw r8, #6454 @ 0x1936 │ │ │ │ @@ -877817,85 +877817,85 @@ │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ b.n 319abc >::_M_default_append(unsigned int)@@Base+0x941b8> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - lsls r6, r2, #24 │ │ │ │ + lsls r6, r3, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r4, #23 │ │ │ │ + lsls r0, r5, #23 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r2, #18 │ │ │ │ + lsls r2, r3, #18 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [pc, #952] @ (31a130 >::_M_default_append(unsigned int)@@Base+0x9482c>) │ │ │ │ + ldr r2, [pc, #984] @ (31a150 >::_M_default_append(unsigned int)@@Base+0x9484c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r1, #16 │ │ │ │ + lsls r6, r2, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [pc, #432] @ (319f30 >::_M_default_append(unsigned int)@@Base+0x9462c>) │ │ │ │ + ldr r2, [pc, #464] @ (319f50 >::_M_default_append(unsigned int)@@Base+0x9464c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r5, #15 │ │ │ │ + lsls r4, r6, #15 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [pc, #296] @ (319eb0 >::_M_default_append(unsigned int)@@Base+0x945ac>) │ │ │ │ + ldr r2, [pc, #328] @ (319ed0 >::_M_default_append(unsigned int)@@Base+0x945cc>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r6, #26 │ │ │ │ + lsls r6, r7, #26 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r4, #13 │ │ │ │ + lsls r2, r5, #13 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sub.w r0, lr, #83 @ 0x53 │ │ │ │ - lsls r4, r6, #22 │ │ │ │ + subs.w r0, r6, #83 @ 0x53 │ │ │ │ + lsls r4, r7, #22 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r0, #7 │ │ │ │ + lsls r0, r1, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [pc, #128] @ (319e20 >::_M_default_append(unsigned int)@@Base+0x9451c>) │ │ │ │ + ldr r0, [pc, #160] @ (319e40 >::_M_default_append(unsigned int)@@Base+0x9453c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r4, #6 │ │ │ │ + lsls r4, r5, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r0, [pc, #16] @ (319db8 >::_M_default_append(unsigned int)@@Base+0x944b4>) │ │ │ │ + ldr r0, [pc, #48] @ (319dd8 >::_M_default_append(unsigned int)@@Base+0x944d4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r1, #6 │ │ │ │ + lsls r0, r2, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0x47e6 │ │ │ │ + @ instruction: 0x47ee │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r6, #16 │ │ │ │ + lsls r4, r7, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r6, r3, #5 │ │ │ │ + lsls r6, r4, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - blxns r7 │ │ │ │ + blxns r8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r3, #6 │ │ │ │ + lsls r0, r4, #6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r4, r4, #5 │ │ │ │ + lsls r4, r5, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r2, r6, #2 │ │ │ │ + lsls r2, r7, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bx r2 │ │ │ │ + bx r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r2, #2 │ │ │ │ + lsls r4, r3, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - mov sl, lr │ │ │ │ + mov sl, pc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r6, #16 │ │ │ │ + lsls r0, r7, #16 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r6, r1 │ │ │ │ + movs r6, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - mov r6, sp │ │ │ │ + mov r6, lr │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r3, #10 │ │ │ │ + lsls r0, r4, #10 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vhadd.u q8, q1, │ │ │ │ - cmp r8, sl │ │ │ │ + vhadd.u q8, q5, │ │ │ │ + cmp r8, fp │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vhadd.u16 q8, q2, │ │ │ │ - cmp ip, r6 │ │ │ │ + vhadd.u16 q8, q6, │ │ │ │ + cmp ip, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r4, #12 │ │ │ │ + lsls r2, r5, #12 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vhadd.u32 q0, q1, │ │ │ │ - cmp sl, r0 │ │ │ │ + vhadd.u32 q0, q5, │ │ │ │ + cmp sl, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r2, [pc, #824] @ (31a13c >::_M_default_append(unsigned int)@@Base+0x94838>) │ │ │ │ ldr.w r1, [sp, #1248] @ 0x4e0 │ │ │ │ add r2, pc │ │ │ │ bl 52d660 │ │ │ │ ldr.w r1, [r4, #344] @ 0x158 │ │ │ │ b.w 319442 >::_M_default_append(unsigned int)@@Base+0x93b3e> │ │ │ │ @@ -878189,61 +878189,61 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #140] @ (31a1bc >::_M_default_append(unsigned int)@@Base+0x948b8>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 319b1e >::_M_default_append(unsigned int)@@Base+0x9421a> │ │ │ │ - lsls r2, r7, #6 │ │ │ │ + lsls r2, r0, #7 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cdp2 0, 4, cr0, cr12, cr15, {2} │ │ │ │ - add ip, r5 │ │ │ │ + cdp2 0, 5, cr0, cr4, cr15, {2} │ │ │ │ + add ip, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cdp2 0, 3, cr0, cr2, cr15, {2} │ │ │ │ - add r8, r2 │ │ │ │ + cdp2 0, 3, cr0, cr10, cr15, {2} │ │ │ │ + add r8, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cdp2 0, 9, cr0, cr14, cr15, {2} │ │ │ │ - cdp2 0, 8, cr0, cr10, cr15, {2} │ │ │ │ - cdp2 0, 4, cr0, cr8, cr15, {2} │ │ │ │ - cdp2 0, 2, cr0, cr8, cr15, {2} │ │ │ │ - lsls r0, r6, #3 │ │ │ │ + cdp2 0, 10, cr0, cr6, cr15, {2} │ │ │ │ + cdp2 0, 9, cr0, cr2, cr15, {2} │ │ │ │ + cdp2 0, 5, cr0, cr0, cr15, {2} │ │ │ │ + cdp2 0, 3, cr0, cr0, cr15, {2} │ │ │ │ + lsls r0, r7, #3 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stc2l 0, cr0, [r2], #316 @ 0x13c │ │ │ │ - muls r2, r0 │ │ │ │ + stc2l 0, cr0, [sl], #316 @ 0x13c │ │ │ │ + muls r2, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r0, #2 │ │ │ │ + lsls r6, r1, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldc2 0, cr0, [r4], #316 @ 0x13c │ │ │ │ - orrs r4, r2 │ │ │ │ + ldc2 0, cr0, [ip], #316 @ 0x13c │ │ │ │ + orrs r4, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2 0, cr0, [r4], {79} @ 0x4f │ │ │ │ - cmn r4, r6 │ │ │ │ + ldc2 0, cr0, [ip], {79} @ 0x4f │ │ │ │ + cmn r4, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r4], #-316 @ 0xfffffec4 │ │ │ │ - cmn r4, r2 │ │ │ │ + ldc2l 0, cr0, [ip], #-316 @ 0xfffffec4 │ │ │ │ + cmn r4, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mcrr2 0, 4, r0, r0, cr15 │ │ │ │ - cmp r6, r3 │ │ │ │ + mcrr2 0, 4, r0, r8, cr15 │ │ │ │ + cmp r6, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc2 0, cr0, [r4], #-316 @ 0xfffffec4 │ │ │ │ - cmp r2, r0 │ │ │ │ + stc2 0, cr0, [ip], #-316 @ 0xfffffec4 │ │ │ │ + cmp r2, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfbf6004f │ │ │ │ - negs r6, r2 │ │ │ │ + @ instruction: 0xfbfe004f │ │ │ │ + negs r6, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vhadd.u16 q8, q6, │ │ │ │ - @ instruction: 0xfba8004f │ │ │ │ - tst r6, r0 │ │ │ │ + vhadd.u32 q8, q2, │ │ │ │ + @ instruction: 0xfbb0004f │ │ │ │ + tst r6, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfb8e004f │ │ │ │ - rors r4, r5 │ │ │ │ + @ instruction: 0xfb96004f │ │ │ │ + rors r4, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfbe6004f │ │ │ │ - @ instruction: 0xfb42004f │ │ │ │ - sbcs r0, r4 │ │ │ │ + @ instruction: 0xfbee004f │ │ │ │ + @ instruction: 0xfb4a004f │ │ │ │ + sbcs r0, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2872] @ 0xb38 │ │ │ │ subw sp, sp, #1180 @ 0x49c │ │ │ │ @@ -878610,33 +878610,33 @@ │ │ │ │ b.n 31a63e >::_M_default_append(unsigned int)@@Base+0x94d3a> │ │ │ │ nop │ │ │ │ ... │ │ │ │ ldr r0, [pc, #64] @ (31a614 >::_M_default_append(unsigned int)@@Base+0x94d10>) │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrd r0, r0, [r6, #-332] @ 0x14c │ │ │ │ - @ instruction: 0xfad0004f │ │ │ │ - ldc2 0, cr0, [r8], {79} @ 0x4f │ │ │ │ - ldr??.w r0, [r0, #79] @ 0x4f │ │ │ │ - subs r7, #80 @ 0x50 │ │ │ │ + ldrd r0, r0, [lr, #-332] @ 0x14c │ │ │ │ + @ instruction: 0xfad8004f │ │ │ │ + stc2 0, cr0, [r0], #316 @ 0x13c │ │ │ │ + ldr??.w r0, [r8, #79] @ 0x4f │ │ │ │ + subs r7, #88 @ 0x58 │ │ │ │ lsls r5, r1, #1 │ │ │ │ mov r2, sp │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xfaf2004f │ │ │ │ - @ instruction: 0xfb0c004f │ │ │ │ - ldc2l 0, cr0, [ip], #-316 @ 0xfffffec4 │ │ │ │ - ldr.w r0, [r6, pc] │ │ │ │ - subs r6, #182 @ 0xb6 │ │ │ │ + @ instruction: 0xfafa004f │ │ │ │ + @ instruction: 0xfb14004f │ │ │ │ + stc2 0, cr0, [r4], {79} @ 0x4f │ │ │ │ + ldr.w r0, [lr, pc] │ │ │ │ + subs r6, #190 @ 0xbe │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2 0, cr0, [r8], #-316 @ 0xfffffec4 │ │ │ │ - @ instruction: 0xf6da004f │ │ │ │ - subs r5, #58 @ 0x3a │ │ │ │ + mcrr2 0, 4, r0, r0, cr15 │ │ │ │ + @ instruction: 0xf6e2004f │ │ │ │ + subs r5, #66 @ 0x42 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfb72004f │ │ │ │ + @ instruction: 0xfb7a004f │ │ │ │ ldr.w r3, [r5, #208] @ 0xd0 │ │ │ │ mov r0, r6 │ │ │ │ ldr r1, [sp, #108] @ 0x6c │ │ │ │ adds r2, r3, #1 │ │ │ │ str.w r2, [r5, #208] @ 0xd0 │ │ │ │ ldr.w r2, [r5, #196] @ 0xc4 │ │ │ │ str.w r1, [r2, r3, lsl #2] │ │ │ │ @@ -879212,58 +879212,58 @@ │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ str r4, [sp, #56] @ 0x38 │ │ │ │ b.w 31a38a >::_M_default_append(unsigned int)@@Base+0x94a86> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - subs.w r0, r6, #13565952 @ 0xcf0000 │ │ │ │ - subs r4, #20 │ │ │ │ + subs.w r0, lr, #13565952 @ 0xcf0000 │ │ │ │ + subs r4, #28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf594004f │ │ │ │ - subs r3, #242 @ 0xf2 │ │ │ │ + @ instruction: 0xf59c004f │ │ │ │ + subs r3, #250 @ 0xfa │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sbc.w r0, sl, #13565952 @ 0xcf0000 │ │ │ │ - subs r3, #200 @ 0xc8 │ │ │ │ + sbcs.w r0, r2, #13565952 @ 0xcf0000 │ │ │ │ + subs r3, #208 @ 0xd0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh.w r0, [r4, #79] @ 0x4f │ │ │ │ - sbfx r0, r8, #1, #16 │ │ │ │ - subs r1, #168 @ 0xa8 │ │ │ │ + ldrsh.w r0, [ip, #79] @ 0x4f │ │ │ │ + @ instruction: 0xf350004f │ │ │ │ + subs r1, #176 @ 0xb0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ssat r0, #16, lr, asr #1 │ │ │ │ - @ instruction: 0xf284004f │ │ │ │ - subs r0, #228 @ 0xe4 │ │ │ │ + @ instruction: 0xf336004f │ │ │ │ + @ instruction: 0xf28c004f │ │ │ │ + subs r0, #236 @ 0xec │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf266004f │ │ │ │ - subs r0, #198 @ 0xc6 │ │ │ │ + @ instruction: 0xf26e004f │ │ │ │ + subs r0, #206 @ 0xce │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movw r0, #41039 @ 0xa04f │ │ │ │ - subs r0, #168 @ 0xa8 │ │ │ │ + @ instruction: 0xf252004f │ │ │ │ + subs r0, #176 @ 0xb0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf226004f │ │ │ │ - subs r0, #134 @ 0x86 │ │ │ │ + @ instruction: 0xf22e004f │ │ │ │ + subs r0, #142 @ 0x8e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - addw r0, r6, #79 @ 0x4f │ │ │ │ - subs r0, #102 @ 0x66 │ │ │ │ + addw r0, lr, #79 @ 0x4f │ │ │ │ + subs r0, #110 @ 0x6e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf1e6004f │ │ │ │ - subs r0, #70 @ 0x46 │ │ │ │ + @ instruction: 0xf1ee004f │ │ │ │ + subs r0, #78 @ 0x4e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movw r0, #2127 @ 0x84f │ │ │ │ - orns r0, r6, #79 @ 0x4f │ │ │ │ - adds r6, #214 @ 0xd6 │ │ │ │ + movw r0, #34895 @ 0x884f │ │ │ │ + orns r0, lr, #79 @ 0x4f │ │ │ │ + adds r6, #222 @ 0xde │ │ │ │ lsls r5, r1, #1 │ │ │ │ - orr.w r0, r0, #79 @ 0x4f │ │ │ │ - adds r6, #158 @ 0x9e │ │ │ │ + orr.w r0, r8, #79 @ 0x4f │ │ │ │ + adds r6, #166 @ 0xa6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ands.w r0, sl, #79 @ 0x4f │ │ │ │ - adds r6, #122 @ 0x7a │ │ │ │ + bic.w r0, r2, #79 @ 0x4f │ │ │ │ + adds r6, #130 @ 0x82 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vext.8 q8, q5, , #0 │ │ │ │ - adds r6, #90 @ 0x5a │ │ │ │ + and.w r0, r2, #79 @ 0x4f │ │ │ │ + adds r6, #98 @ 0x62 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2904] @ 0xb58 │ │ │ │ subw sp, sp, #1156 @ 0x484 │ │ │ │ mov r5, r1 │ │ │ │ @@ -879689,43 +879689,43 @@ │ │ │ │ nop │ │ │ │ subs r4, #196 @ 0xc4 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ subs r4, #126 @ 0x7e │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xf352004f │ │ │ │ - stcl 0, cr0, [lr, #-316] @ 0xfffffec4 │ │ │ │ - adds r3, #174 @ 0xae │ │ │ │ + @ instruction: 0xf35a004f │ │ │ │ + ldcl 0, cr0, [r6, #-316] @ 0xfffffec4 │ │ │ │ + adds r3, #182 @ 0xb6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf22a004f │ │ │ │ - ldc 0, cr0, [r6, #316] @ 0x13c │ │ │ │ - ldcl 0, cr0, [sl, #-316] @ 0xfffffec4 │ │ │ │ - ldc 0, cr0, [r6], #316 @ 0x13c │ │ │ │ - adds r3, #22 │ │ │ │ + @ instruction: 0xf232004f │ │ │ │ + ldc 0, cr0, [lr, #316] @ 0x13c │ │ │ │ + stcl 0, cr0, [r2, #-316]! @ 0xfffffec4 │ │ │ │ + ldc 0, cr0, [lr], #316 @ 0x13c │ │ │ │ + adds r3, #30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc 0, cr0, [r8], {79} @ 0x4f │ │ │ │ - adds r2, #246 @ 0xf6 │ │ │ │ + stc 0, cr0, [r0], #316 @ 0x13c │ │ │ │ + adds r2, #254 @ 0xfe │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc 0, cr0, [r8, #-316] @ 0xfffffec4 │ │ │ │ - ldc 0, cr0, [r0], {79} @ 0x4f │ │ │ │ - adds r2, #110 @ 0x6e │ │ │ │ + ldc 0, cr0, [r0, #-316] @ 0xfffffec4 │ │ │ │ + ldc 0, cr0, [r8], {79} @ 0x4f │ │ │ │ + adds r2, #118 @ 0x76 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xebee004f │ │ │ │ - adds r2, #78 @ 0x4e │ │ │ │ + @ instruction: 0xebf6004f │ │ │ │ + adds r2, #86 @ 0x56 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mrrc 0, 4, r0, sl, cr15 │ │ │ │ - @ instruction: 0xeb3a004f │ │ │ │ - adds r1, #152 @ 0x98 │ │ │ │ + stcl 0, cr0, [r2], #-316 @ 0xfffffec4 │ │ │ │ + adc.w r0, r2, pc, lsl #1 │ │ │ │ + adds r1, #160 @ 0xa0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add.w r0, r2, pc, lsl #1 │ │ │ │ - adds r1, #96 @ 0x60 │ │ │ │ + add.w r0, sl, pc, lsl #1 │ │ │ │ + adds r1, #104 @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xeae8004f │ │ │ │ - adds r1, #70 @ 0x46 │ │ │ │ + @ instruction: 0xeaf0004f │ │ │ │ + adds r1, #78 @ 0x4e │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [r1, #28] │ │ │ │ sub sp, #12 │ │ │ │ @@ -879773,19 +879773,19 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #24] @ (31b290 >::_M_default_append(unsigned int)@@Base+0x9598c>) │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ b.n 31b212 >::_M_default_append(unsigned int)@@Base+0x9590e> │ │ │ │ - ands.w r0, r8, pc, lsl #1 │ │ │ │ - adds r0, #120 @ 0x78 │ │ │ │ + bic.w r0, r0, pc, lsl #1 │ │ │ │ + adds r0, #128 @ 0x80 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrd r0, r0, [sl, #316]! @ 0x13c │ │ │ │ - adds r0, #90 @ 0x5a │ │ │ │ + and.w r0, r2, pc, lsl #1 │ │ │ │ + adds r0, #98 @ 0x62 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #224] @ (31b384 >::_M_default_append(unsigned int)@@Base+0x95a80>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -879876,26 +879876,26 @@ │ │ │ │ b.n 31b2f0 >::_M_default_append(unsigned int)@@Base+0x959ec> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ adds r7, #78 @ 0x4e │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xe98a004f │ │ │ │ - cmp r7, #234 @ 0xea │ │ │ │ + @ instruction: 0xe992004f │ │ │ │ + cmp r7, #242 @ 0xf2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ adds r7, #4 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - strd r0, r0, [r6, #-316] @ 0x13c │ │ │ │ - cmp r7, #166 @ 0xa6 │ │ │ │ + strd r0, r0, [lr, #-316] @ 0x13c │ │ │ │ + cmp r7, #174 @ 0xae │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmdb sl, {r0, r1, r2, r3, r6} │ │ │ │ - cmp r7, #122 @ 0x7a │ │ │ │ + stmdb r2!, {r0, r1, r2, r3, r6} │ │ │ │ + cmp r7, #130 @ 0x82 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xe988004f │ │ │ │ + @ instruction: 0xe990004f │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r5, [pc, #364] @ (31b52c >::_M_default_append(unsigned int)@@Base+0x95c28>) │ │ │ │ mov r4, r3 │ │ │ │ ldr r2, [pc, #364] @ (31b530 >::_M_default_append(unsigned int)@@Base+0x95c2c>) │ │ │ │ @@ -880049,28 +880049,27 @@ │ │ │ │ nop │ │ │ │ adds r6, #52 @ 0x34 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ adds r6, #10 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - @ instruction: 0xe81a004f │ │ │ │ - cmp r6, #122 @ 0x7a │ │ │ │ + @ instruction: 0xe822004f │ │ │ │ + cmp r6, #130 @ 0x82 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 31b540 >::_M_default_append(unsigned int)@@Base+0x95c3c> │ │ │ │ - lsls r7, r1, #1 │ │ │ │ - cmp r6, #94 @ 0x5e │ │ │ │ + @ instruction: 0xe806004f │ │ │ │ + cmp r6, #102 @ 0x66 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 31b454 >::_M_default_append(unsigned int)@@Base+0x95b50> │ │ │ │ + b.n 31b464 >::_M_default_append(unsigned int)@@Base+0x95b60> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r5, #228 @ 0xe4 │ │ │ │ + cmp r5, #236 @ 0xec │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 31b404 >::_M_default_append(unsigned int)@@Base+0x95b00> │ │ │ │ + b.n 31b414 >::_M_default_append(unsigned int)@@Base+0x95b10> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r5, #184 @ 0xb8 │ │ │ │ + cmp r5, #192 @ 0xc0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ ldr r3, [r1, #68] @ 0x44 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ @@ -880217,23 +880216,23 @@ │ │ │ │ add.w r0, r4, #12 │ │ │ │ movw r1, #2159 @ 0x86f │ │ │ │ bl 17df8 │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ mov r0, r5 │ │ │ │ bl 17f78 │ │ │ │ b.n 31b572 >::_M_default_append(unsigned int)@@Base+0x95c6e> │ │ │ │ - b.n 31b558 >::_M_default_append(unsigned int)@@Base+0x95c54> │ │ │ │ + b.n 31b568 >::_M_default_append(unsigned int)@@Base+0x95c64> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31b28c >::_M_default_append(unsigned int)@@Base+0x95988> │ │ │ │ + b.n 31b29c >::_M_default_append(unsigned int)@@Base+0x95998> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r4, #28 │ │ │ │ + cmp r4, #36 @ 0x24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 31b230 >::_M_default_append(unsigned int)@@Base+0x9592c> │ │ │ │ + b.n 31b240 >::_M_default_append(unsigned int)@@Base+0x9593c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r3, #240 @ 0xf0 │ │ │ │ + cmp r3, #248 @ 0xf8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2888] @ 0xb48 │ │ │ │ subw sp, sp, #1156 @ 0x484 │ │ │ │ @@ -880608,30 +880607,30 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ adds r2, #180 @ 0xb4 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrd r0, r0, [r4, #316] @ 0x13c │ │ │ │ - strd r0, r0, [r2, #316]! @ 0x13c │ │ │ │ - ldrd r0, r0, [r0, #-316] @ 0x13c │ │ │ │ + ldrd r0, r0, [ip, #316] @ 0x13c │ │ │ │ + strd r0, r0, [sl, #316]! @ 0x13c │ │ │ │ + ldrd r0, r0, [r8, #-316] @ 0x13c │ │ │ │ adds r0, #106 @ 0x6a │ │ │ │ lsls r0, r3, #1 │ │ │ │ - b.n 31c140 >::_M_default_append(unsigned int)@@Base+0x9683c> │ │ │ │ + b.n 31c150 >::_M_default_append(unsigned int)@@Base+0x9684c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31baac >::_M_default_append(unsigned int)@@Base+0x961a8> │ │ │ │ + b.n 31babc >::_M_default_append(unsigned int)@@Base+0x961b8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31bf38 >::_M_default_append(unsigned int)@@Base+0x96634> │ │ │ │ + b.n 31bf48 >::_M_default_append(unsigned int)@@Base+0x96644> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31bdec >::_M_default_append(unsigned int)@@Base+0x964e8> │ │ │ │ + b.n 31bdfc >::_M_default_append(unsigned int)@@Base+0x964f8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #132 @ 0x84 │ │ │ │ + movs r7, #140 @ 0x8c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 31b85c >::_M_default_append(unsigned int)@@Base+0x95f58> │ │ │ │ + b.n 31b86c >::_M_default_append(unsigned int)@@Base+0x95f68> │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r5, [sp, #64] @ 0x40 │ │ │ │ add.w r1, r1, r6, lsl #1 │ │ │ │ mov r0, r5 │ │ │ │ bl 52d2ec │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r5 │ │ │ │ @@ -880736,45 +880735,45 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #72] @ (31bd04 >::_M_default_append(unsigned int)@@Base+0x96400>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 31bb56 >::_M_default_append(unsigned int)@@Base+0x96252> │ │ │ │ nop │ │ │ │ - b.n 31bf48 >::_M_default_append(unsigned int)@@Base+0x96644> │ │ │ │ + b.n 31bf58 >::_M_default_append(unsigned int)@@Base+0x96654> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31b85c >::_M_default_append(unsigned int)@@Base+0x95f58> │ │ │ │ + b.n 31b86c >::_M_default_append(unsigned int)@@Base+0x95f68> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31bda8 >::_M_default_append(unsigned int)@@Base+0x964a4> │ │ │ │ + b.n 31bdb8 >::_M_default_append(unsigned int)@@Base+0x964b4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #202 @ 0xca │ │ │ │ + movs r6, #210 @ 0xd2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 31bd74 >::_M_default_append(unsigned int)@@Base+0x96470> │ │ │ │ + b.n 31bd84 >::_M_default_append(unsigned int)@@Base+0x96480> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #172 @ 0xac │ │ │ │ + movs r6, #180 @ 0xb4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 31bd40 >::_M_default_append(unsigned int)@@Base+0x9643c> │ │ │ │ + b.n 31bd50 >::_M_default_append(unsigned int)@@Base+0x9644c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #142 @ 0x8e │ │ │ │ + movs r6, #150 @ 0x96 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 31bd0c >::_M_default_append(unsigned int)@@Base+0x96408> │ │ │ │ + b.n 31bd1c >::_M_default_append(unsigned int)@@Base+0x96418> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #112 @ 0x70 │ │ │ │ + movs r6, #120 @ 0x78 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 242 @ 0xf2 │ │ │ │ + svc 250 @ 0xfa │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #82 @ 0x52 │ │ │ │ + movs r6, #90 @ 0x5a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 212 @ 0xd4 │ │ │ │ + svc 220 @ 0xdc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #50 @ 0x32 │ │ │ │ + movs r6, #58 @ 0x3a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 184 @ 0xb8 │ │ │ │ + svc 192 @ 0xc0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r6, #22 │ │ │ │ + movs r6, #30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #8 │ │ │ │ mov r7, r0 │ │ │ │ @@ -881215,69 +881214,69 @@ │ │ │ │ strd r3, r3, [r6, #276] @ 0x114 │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r3, [r6, #24] │ │ │ │ cmp r3, #0 │ │ │ │ bne.w 31be06 >::_M_default_append(unsigned int)@@Base+0x96502> │ │ │ │ b.n 31be22 >::_M_default_append(unsigned int)@@Base+0x9651e> │ │ │ │ - udf #206 @ 0xce │ │ │ │ + udf #214 @ 0xd6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #44 @ 0x2c │ │ │ │ + movs r5, #52 @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - udf #178 @ 0xb2 │ │ │ │ + udf #186 @ 0xba │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #16 │ │ │ │ + movs r5, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 24 │ │ │ │ + svc 32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - udf #224 @ 0xe0 │ │ │ │ + udf #232 @ 0xe8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - udf #152 @ 0x98 │ │ │ │ + udf #160 @ 0xa0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ble.n 31c17c >::_M_default_append(unsigned int)@@Base+0x96878> │ │ │ │ + ble.n 31c18c >::_M_default_append(unsigned int)@@Base+0x96888> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #32 │ │ │ │ + movs r4, #40 @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 31c150 >::_M_default_append(unsigned int)@@Base+0x9684c> │ │ │ │ + ble.n 31c160 >::_M_default_append(unsigned int)@@Base+0x9685c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #6 │ │ │ │ + movs r4, #14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 31c128 >::_M_default_append(unsigned int)@@Base+0x96824> │ │ │ │ + ble.n 31c138 >::_M_default_append(unsigned int)@@Base+0x96834> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #238 @ 0xee │ │ │ │ + movs r3, #246 @ 0xf6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 31c2fc >::_M_default_append(unsigned int)@@Base+0x969f8> │ │ │ │ + ble.n 31c30c >::_M_default_append(unsigned int)@@Base+0x96a08> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #212 @ 0xd4 │ │ │ │ + movs r3, #220 @ 0xdc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 31c2d0 >::_M_default_append(unsigned int)@@Base+0x969cc> │ │ │ │ + ble.n 31c2e0 >::_M_default_append(unsigned int)@@Base+0x969dc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #186 @ 0xba │ │ │ │ + movs r3, #194 @ 0xc2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 31c1a8 >::_M_default_append(unsigned int)@@Base+0x968a4> │ │ │ │ + ble.n 31c1b8 >::_M_default_append(unsigned int)@@Base+0x968b4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bgt.n 31c1f8 >::_M_default_append(unsigned int)@@Base+0x968f4> │ │ │ │ + bgt.n 31c208 >::_M_default_append(unsigned int)@@Base+0x96904> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #72 @ 0x48 │ │ │ │ + movs r3, #80 @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bgt.n 31c1cc >::_M_default_append(unsigned int)@@Base+0x968c8> │ │ │ │ + bgt.n 31c1dc >::_M_default_append(unsigned int)@@Base+0x968d8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #46 @ 0x2e │ │ │ │ + movs r3, #54 @ 0x36 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 31c2a4 >::_M_default_append(unsigned int)@@Base+0x969a0> │ │ │ │ + ble.n 31c2b4 >::_M_default_append(unsigned int)@@Base+0x969b0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ble.n 31c244 >::_M_default_append(unsigned int)@@Base+0x96940> │ │ │ │ + ble.n 31c254 >::_M_default_append(unsigned int)@@Base+0x96950> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bgt.n 31c200 >::_M_default_append(unsigned int)@@Base+0x968fc> │ │ │ │ + bgt.n 31c210 >::_M_default_append(unsigned int)@@Base+0x9690c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bgt.n 31c2c0 >::_M_default_append(unsigned int)@@Base+0x969bc> │ │ │ │ + bgt.n 31c2d0 >::_M_default_append(unsigned int)@@Base+0x969cc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - blt.n 31c1cc >::_M_default_append(unsigned int)@@Base+0x968c8> │ │ │ │ + blt.n 31c1dc >::_M_default_append(unsigned int)@@Base+0x968d8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - blt.n 31c1b0 >::_M_default_append(unsigned int)@@Base+0x968ac> │ │ │ │ + blt.n 31c1c0 >::_M_default_append(unsigned int)@@Base+0x968bc> │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2840] @ 0xb18 │ │ │ │ subw sp, sp, #1212 @ 0x4bc │ │ │ │ @@ -881911,97 +881910,97 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 31c876 >::_M_default_append(unsigned int)@@Base+0x96f72> │ │ │ │ ... │ │ │ │ movs r7, #130 @ 0x82 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - ldmia r0!, {r5, r6, r7} │ │ │ │ + ldmia r0!, {r3, r5, r6, r7} │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - bge.n 31c954 >::_M_default_append(unsigned int)@@Base+0x97050> │ │ │ │ + bge.n 31c964 >::_M_default_append(unsigned int)@@Base+0x97060> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bhi.n 31c87c >::_M_default_append(unsigned int)@@Base+0x96f78> │ │ │ │ + bhi.n 31c88c >::_M_default_append(unsigned int)@@Base+0x96f88> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r1, #4 │ │ │ │ + subs r6, r2, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 31c948 >::_M_default_append(unsigned int)@@Base+0x97044> │ │ │ │ + bls.n 31c958 >::_M_default_append(unsigned int)@@Base+0x97054> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bhi.n 31c8e4 >::_M_default_append(unsigned int)@@Base+0x96fe0> │ │ │ │ + bhi.n 31c8f4 >::_M_default_append(unsigned int)@@Base+0x96ff0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ movs r5, #178 @ 0xb2 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - blt.n 31c8dc >::_M_default_append(unsigned int)@@Base+0x96fd8> │ │ │ │ + blt.n 31c8ec >::_M_default_append(unsigned int)@@Base+0x96fe8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bpl.n 31c840 >::_M_default_append(unsigned int)@@Base+0x96f3c> │ │ │ │ + bpl.n 31c850 >::_M_default_append(unsigned int)@@Base+0x96f4c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r4, r7 │ │ │ │ + subs r6, r5, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bpl.n 31c9f4 >::_M_default_append(unsigned int)@@Base+0x970f0> │ │ │ │ + bpl.n 31ca04 >::_M_default_append(unsigned int)@@Base+0x97100> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r7, r6 │ │ │ │ + subs r4, r0, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bpl.n 31c9b8 >::_M_default_append(unsigned int)@@Base+0x970b4> │ │ │ │ + bpl.n 31c9c8 >::_M_default_append(unsigned int)@@Base+0x970c4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r3, r6 │ │ │ │ + subs r2, r4, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bpl.n 31ca18 >::_M_default_append(unsigned int)@@Base+0x97114> │ │ │ │ + bpl.n 31ca28 >::_M_default_append(unsigned int)@@Base+0x97124> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bmi.n 31c870 >::_M_default_append(unsigned int)@@Base+0x96f6c> │ │ │ │ + bmi.n 31c880 >::_M_default_append(unsigned int)@@Base+0x96f7c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r6, r3 │ │ │ │ + subs r0, r7, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bmi.n 31ca40 >::_M_default_append(unsigned int)@@Base+0x9713c> │ │ │ │ + bmi.n 31ca50 >::_M_default_append(unsigned int)@@Base+0x9714c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r2, r3 │ │ │ │ + subs r2, r3, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 31c910 >::_M_default_append(unsigned int)@@Base+0x9700c> │ │ │ │ + bls.n 31c920 >::_M_default_append(unsigned int)@@Base+0x9701c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bmi.n 31c8e0 >::_M_default_append(unsigned int)@@Base+0x96fdc> │ │ │ │ + bmi.n 31c8f0 >::_M_default_append(unsigned int)@@Base+0x96fec> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bmi.n 31c974 >::_M_default_append(unsigned int)@@Base+0x97070> │ │ │ │ + bmi.n 31c984 >::_M_default_append(unsigned int)@@Base+0x97080> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r4, r1 │ │ │ │ + subs r4, r5, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 31c940 >::_M_default_append(unsigned int)@@Base+0x9703c> │ │ │ │ + bcc.n 31c950 >::_M_default_append(unsigned int)@@Base+0x9704c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r0, r1 │ │ │ │ + subs r6, r1, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 31c914 >::_M_default_append(unsigned int)@@Base+0x97010> │ │ │ │ + bcc.n 31c924 >::_M_default_append(unsigned int)@@Base+0x97020> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r5, r0 │ │ │ │ + subs r4, r6, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 31c8e4 >::_M_default_append(unsigned int)@@Base+0x96fe0> │ │ │ │ + bcc.n 31c8f4 >::_M_default_append(unsigned int)@@Base+0x96ff0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r2, r0 │ │ │ │ + subs r0, r3, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 31c8b8 >::_M_default_append(unsigned int)@@Base+0x96fb4> │ │ │ │ + bcc.n 31c8c8 >::_M_default_append(unsigned int)@@Base+0x96fc4> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, r6, r7 │ │ │ │ + adds r6, r7, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 31ca8c >::_M_default_append(unsigned int)@@Base+0x97188> │ │ │ │ + bcc.n 31c89c >::_M_default_append(unsigned int)@@Base+0x96f98> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, r3, r7 │ │ │ │ + adds r4, r4, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r0, [pc, #28] @ (31c9b4 >::_M_default_append(unsigned int)@@Base+0x970b0>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #20] @ (31c9b8 >::_M_default_append(unsigned int)@@Base+0x970b4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 31c876 >::_M_default_append(unsigned int)@@Base+0x96f72> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - bcs.n 31c958 >::_M_default_append(unsigned int)@@Base+0x97054> │ │ │ │ + bcs.n 31c968 >::_M_default_append(unsigned int)@@Base+0x97064> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, r5, r4 │ │ │ │ + adds r6, r6, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2616] @ 0xa38 │ │ │ │ subw sp, sp, #1444 @ 0x5a4 │ │ │ │ mov r7, r1 │ │ │ │ @@ -883068,74 +883067,74 @@ │ │ │ │ add.w r0, r0, r2, lsl #2 │ │ │ │ b.n 31d5be >::_M_default_append(unsigned int)@@Base+0x97cba> │ │ │ │ nop │ │ │ │ movs r0, #26 │ │ │ │ lsls r0, r3, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - bcs.n 31d478 >::_M_default_append(unsigned int)@@Base+0x97b74> │ │ │ │ + bcs.n 31d488 >::_M_default_append(unsigned int)@@Base+0x97b84> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bne.n 31d454 >::_M_default_append(unsigned int)@@Base+0x97b50> │ │ │ │ + bne.n 31d464 >::_M_default_append(unsigned int)@@Base+0x97b60> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, r0, r0 │ │ │ │ + adds r6, r1, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ subs r0, r3, #4 │ │ │ │ lsls r0, r3, #1 │ │ │ │ - bne.n 31d4ec >::_M_default_append(unsigned int)@@Base+0x97be8> │ │ │ │ + bne.n 31d4fc >::_M_default_append(unsigned int)@@Base+0x97bf8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bne.n 31d578 >::_M_default_append(unsigned int)@@Base+0x97c74> │ │ │ │ + bne.n 31d588 >::_M_default_append(unsigned int)@@Base+0x97c84> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - beq.n 31d43c >::_M_default_append(unsigned int)@@Base+0x97b38> │ │ │ │ + beq.n 31d44c >::_M_default_append(unsigned int)@@Base+0x97b48> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r7!, {r1, r5, r6} │ │ │ │ + ldmia r7!, {r1, r3, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r0, #23 │ │ │ │ + asrs r0, r1, #23 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r7!, {r1, r2, r6} │ │ │ │ + ldmia r7!, {r1, r2, r3, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r4, #22 │ │ │ │ + asrs r4, r5, #22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r7!, {r1, r2, r5} │ │ │ │ + ldmia r7!, {r1, r2, r3, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r0, #22 │ │ │ │ + asrs r4, r1, #22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r7!, {r1, r3} │ │ │ │ + ldmia r7!, {r1, r4} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r5, #21 │ │ │ │ + asrs r0, r6, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r7!, {r2, r3, r4, r5} │ │ │ │ + ldmia r7!, {r2, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r6!, {r4, r7} │ │ │ │ + ldmia r6!, {r3, r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r6!, {r1, r2, r3, r4, r5} │ │ │ │ + ldmia r6, {r1, r2, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r5, {r3, r5, r6} │ │ │ │ + ldmia r5, {r4, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r0, #15 │ │ │ │ + asrs r6, r1, #15 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r5!, {r1, r4, r6, r7} │ │ │ │ + ldmia r5!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r5!, {r1, r2, r3, r4} │ │ │ │ + ldmia r5, {r1, r2, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r7, #13 │ │ │ │ + asrs r2, r0, #14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r5!, {r1, r3, r6} │ │ │ │ + ldmia r5!, {r1, r4, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r7} │ │ │ │ + ldmia r3!, {r1, r2, r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ add r5, sp, #508 @ 0x1fc │ │ │ │ - vtbx.8 d28, {d31- instruction: 0xb6d4 │ │ │ │ + @ instruction: 0xb6dc │ │ │ │ lsls r3, r2, #1 │ │ │ │ - @ instruction: 0xb6cc │ │ │ │ + @ instruction: 0xb6d4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldmia r6!, {r3, r5, r7} │ │ │ │ + ldmia r6!, {r4, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ cmp r4, #2 │ │ │ │ ble.n 31d5d2 >::_M_default_append(unsigned int)@@Base+0x97cce> │ │ │ │ mov ip, r2 │ │ │ │ ldr.w r3, [fp, r3, lsl #2] │ │ │ │ ldr r6, [r7, #8] │ │ │ │ ldr.w lr, [r6, r3, lsl #2] │ │ │ │ @@ -883499,27 +883498,27 @@ │ │ │ │ b.n 31d766 >::_M_default_append(unsigned int)@@Base+0x97e62> │ │ │ │ ldrb.w r2, [r9, #385] @ 0x181 │ │ │ │ lsls r2, r2, #30 │ │ │ │ beq.n 31d904 >::_M_default_append(unsigned int)@@Base+0x98000> │ │ │ │ b.n 31d8e8 >::_M_default_append(unsigned int)@@Base+0x97fe4> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldmia r5!, {r2} │ │ │ │ + ldmia r5!, {r2, r3} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r5!, {r1, r3, r4, r6} │ │ │ │ + stmia r5!, {r1, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r7, #14 │ │ │ │ + lsrs r2, r0, #15 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r5!, {r6} │ │ │ │ + stmia r5!, {r3, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r4, #14 │ │ │ │ + lsrs r0, r5, #14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r4, r5} │ │ │ │ + stmia r5!, {r1, r2, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r4, r6} │ │ │ │ + stmia r4!, {r1, r2, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr.w sl, [sp, #104] @ 0x68 │ │ │ │ ldr.w r3, [sl, #4] │ │ │ │ subs r3, r3, r2 │ │ │ │ ldr r2, [sp, #120] @ 0x78 │ │ │ │ adds r2, #1 │ │ │ │ str r2, [sp, #120] @ 0x78 │ │ │ │ @@ -883672,19 +883671,19 @@ │ │ │ │ mov r3, r9 │ │ │ │ b.n 31dac8 >::_M_default_append(unsigned int)@@Base+0x981c4> │ │ │ │ nop │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - stmia r2!, {r4, r5} │ │ │ │ + stmia r2!, {r3, r4, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r1, #2 │ │ │ │ + lsrs r6, r2, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r2!, {r1, r4, r5, r6} │ │ │ │ + stmia r2!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr.w fp, [sp, #172] @ 0xac │ │ │ │ cmp r6, r0 │ │ │ │ ldr r1, [sp, #120] @ 0x78 │ │ │ │ ldr r7, [sp, #196] @ 0xc4 │ │ │ │ ldr r3, [sp, #228] @ 0xe4 │ │ │ │ bne.w 31e244 >::_M_default_append(unsigned int)@@Base+0x98940> │ │ │ │ @@ -884313,47 +884312,47 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #84] @ (31e240 >::_M_default_append(unsigned int)@@Base+0x9893c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 31d720 >::_M_default_append(unsigned int)@@Base+0x97e1c> │ │ │ │ ... │ │ │ │ - stmia r0!, {} │ │ │ │ + stmia r0!, {r3} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bkpt 0x0080 │ │ │ │ + bkpt 0x0088 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r3, #19 │ │ │ │ + lsls r4, r4, #19 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bkpt 0x005c │ │ │ │ + bkpt 0x0064 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r7, #18 │ │ │ │ + lsls r4, r0, #19 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bkpt 0x00a8 │ │ │ │ + bkpt 0x00b0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r2, r3, r5, r6, pc} │ │ │ │ + pop {r2, r4, r5, r6, pc} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r1, r4, r6, r7} │ │ │ │ + pop {r1, r3, r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbnz r2, 31e28a >::_M_default_append(unsigned int)@@Base+0x98986> │ │ │ │ + cbnz r2, 31e28c >::_M_default_append(unsigned int)@@Base+0x98988> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r2, r7, #7 │ │ │ │ + lsls r2, r0, #8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbnz r0, 31e290 >::_M_default_append(unsigned int)@@Base+0x9898c> │ │ │ │ + cbnz r0, 31e292 >::_M_default_append(unsigned int)@@Base+0x9898e> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - revsh r2, r3 │ │ │ │ + revsh r2, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r7, #4 │ │ │ │ + lsls r0, r0, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - hlt 0x0028 │ │ │ │ + hlt 0x0030 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r1, #4 │ │ │ │ + lsls r0, r2, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - hlt 0x0008 │ │ │ │ + hlt 0x0010 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r6, r4, #3 │ │ │ │ + lsls r6, r5, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ mov r0, sl │ │ │ │ bl 52d2c4 │ │ │ │ ldr.w r2, [pc, #2784] @ 31ed2c >::_M_default_append(unsigned int)@@Base+0x99428> │ │ │ │ ldr r1, [sp, #76] @ 0x4c │ │ │ │ movw r3, #2638 @ 0xa4e │ │ │ │ add r2, pc │ │ │ │ @@ -885334,150 +885333,150 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #356] @ (31ee80 >::_M_default_append(unsigned int)@@Base+0x9957c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 31da4c >::_M_default_append(unsigned int)@@Base+0x98148> │ │ │ │ nop │ │ │ │ - hlt 0x0028 │ │ │ │ + hlt 0x0030 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - hlt 0x0016 │ │ │ │ + hlt 0x001e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - itee cc │ │ │ │ + itte cc │ │ │ │ lslcc r7, r1, #1 │ │ │ │ - @ instruction: 0xb80c │ │ │ │ + @ instruction: 0xb814 │ │ │ │ lslcs r7, r1, #1 │ │ │ │ - cdp2 0, 6, cr0, cr8, cr12, {2} │ │ │ │ - @ instruction: 0xb86c │ │ │ │ - lsls r7, r1, #1 │ │ │ │ - pop {r1, r4, r6, r7, pc} │ │ │ │ - lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb72c │ │ │ │ + cdp2 0, 7, cr0, cr0, cr12, {2} │ │ │ │ + @ instruction: 0xb874 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stc2 0, cr0, [sl, #304] @ 0x130 │ │ │ │ - rev r6, r3 │ │ │ │ + pop {r1, r3, r4, r6, r7, pc} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb77a │ │ │ │ + @ instruction: 0xb734 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb6d2 │ │ │ │ + ldc2 0, cr0, [r2, #304] @ 0x130 │ │ │ │ + rev r6, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2 0, cr0, [r0, #-304]! @ 0xfffffed0 │ │ │ │ - @ instruction: 0xb6b6 │ │ │ │ + @ instruction: 0xb782 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2 0, cr0, [r4, #-304] @ 0xfffffed0 │ │ │ │ - pop {r1, r2, r6} │ │ │ │ + @ instruction: 0xb6da │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r2, r7} │ │ │ │ + ldc2 0, cr0, [r8, #-304]! @ 0xfffffed0 │ │ │ │ + @ instruction: 0xb6be │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cpsie i │ │ │ │ + ldc2 0, cr0, [ip, #-304] @ 0xfffffed0 │ │ │ │ + pop {r1, r2, r3, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stc2l 0, cr0, [r0], {76} @ 0x4c │ │ │ │ - @ instruction: 0xb640 │ │ │ │ + pop {r2, r3, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2 0, cr0, [lr], {76} @ 0x4c │ │ │ │ - @ instruction: 0xb61c │ │ │ │ + @ instruction: 0xb66a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r8], #-304 @ 0xfffffed0 │ │ │ │ - @ instruction: 0xb64a │ │ │ │ + stc2l 0, cr0, [r8], {76} @ 0x4c │ │ │ │ + @ instruction: 0xb648 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - push {r2, r4, r6, r7} │ │ │ │ + stc2 0, cr0, [r6], #304 @ 0x130 │ │ │ │ + @ instruction: 0xb624 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfb32004c │ │ │ │ - push {r1, r2, r3, r6} │ │ │ │ + stc2 0, cr0, [r0], {76} @ 0x4c │ │ │ │ + @ instruction: 0xb652 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xfaac004c │ │ │ │ - rev16 r2, r0 │ │ │ │ + push {r2, r3, r4, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - uxth r6, r4 │ │ │ │ + @ instruction: 0xfb3a004c │ │ │ │ + push {r1, r2, r4, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vst4.16 {d0-d3}, [r4], ip │ │ │ │ - @ instruction: 0xb77c │ │ │ │ + @ instruction: 0xfab4004c │ │ │ │ + rev16 r2, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - sxtb r6, r5 │ │ │ │ + uxth r6, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str.w r0, [ip, #76] @ 0x4c │ │ │ │ - sxth r6, r5 │ │ │ │ + vst4.16 {d0-d3}, [ip], ip │ │ │ │ + @ instruction: 0xb784 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb.w r0, [ip, #76] @ 0x4c │ │ │ │ - sxth r0, r2 │ │ │ │ + sxtb r6, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr??.w r0, [r0, ip] │ │ │ │ - @ instruction: 0xb85c │ │ │ │ + ldr.w r0, [r4, #76] @ 0x4c │ │ │ │ + sxth r6, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb89a │ │ │ │ + ldrb.w r0, [r4, #76] @ 0x4c │ │ │ │ + sxth r0, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r6, 31ee04 >::_M_default_append(unsigned int)@@Base+0x99500> │ │ │ │ + ldr??.w r0, [r8, ip] │ │ │ │ + @ instruction: 0xb864 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh.w r0, [r4, ip] │ │ │ │ - cbz r2, 31ee06 >::_M_default_append(unsigned int)@@Base+0x99502> │ │ │ │ + @ instruction: 0xb8a2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb.w r0, [r8, ip] │ │ │ │ cbz r6, 31ee06 >::_M_default_append(unsigned int)@@Base+0x99502> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf7fc004c │ │ │ │ + ldrh.w r0, [ip, ip] │ │ │ │ cbz r2, 31ee08 >::_M_default_append(unsigned int)@@Base+0x99504> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf7e0004c │ │ │ │ - cbz r2, 31ee08 >::_M_default_append(unsigned int)@@Base+0x99504> │ │ │ │ + strh.w r0, [r0, ip] │ │ │ │ + cbz r6, 31ee08 >::_M_default_append(unsigned int)@@Base+0x99504> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf7c2004c │ │ │ │ - cbz r2, 31ee08 >::_M_default_append(unsigned int)@@Base+0x99504> │ │ │ │ + strb.w r0, [r4, ip] │ │ │ │ + cbz r2, 31ee0a >::_M_default_append(unsigned int)@@Base+0x99506> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf7a0004c │ │ │ │ - cbz r2, 31ee08 >::_M_default_append(unsigned int)@@Base+0x99504> │ │ │ │ + @ instruction: 0xf7e8004c │ │ │ │ + cbz r2, 31ee0a >::_M_default_append(unsigned int)@@Base+0x99506> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf782004c │ │ │ │ - cbz r6, 31ee08 >::_M_default_append(unsigned int)@@Base+0x99504> │ │ │ │ + @ instruction: 0xf7ca004c │ │ │ │ + cbz r2, 31ee0a >::_M_default_append(unsigned int)@@Base+0x99506> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf764004c │ │ │ │ - sub sp, #424 @ 0x1a8 │ │ │ │ + @ instruction: 0xf7a8004c │ │ │ │ + cbz r2, 31ee0a >::_M_default_append(unsigned int)@@Base+0x99506> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf748004c │ │ │ │ - sub sp, #312 @ 0x138 │ │ │ │ + @ instruction: 0xf78a004c │ │ │ │ + cbz r6, 31ee0a >::_M_default_append(unsigned int)@@Base+0x99506> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf72c004c │ │ │ │ - sub sp, #200 @ 0xc8 │ │ │ │ + @ instruction: 0xf76c004c │ │ │ │ + sub sp, #456 @ 0x1c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf710004c │ │ │ │ - sub sp, #88 @ 0x58 │ │ │ │ + @ instruction: 0xf750004c │ │ │ │ + sub sp, #344 @ 0x158 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf6f4004c │ │ │ │ - add sp, #488 @ 0x1e8 │ │ │ │ + @ instruction: 0xf734004c │ │ │ │ + sub sp, #232 @ 0xe8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf6d8004c │ │ │ │ - add sp, #376 @ 0x178 │ │ │ │ + @ instruction: 0xf718004c │ │ │ │ + sub sp, #120 @ 0x78 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf6bc004c │ │ │ │ - add sp, #264 @ 0x108 │ │ │ │ + @ instruction: 0xf6fc004c │ │ │ │ + sub sp, #8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subw r0, r0, #2124 @ 0x84c │ │ │ │ - add sp, #152 @ 0x98 │ │ │ │ + @ instruction: 0xf6e0004c │ │ │ │ + add sp, #408 @ 0x198 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf684004c │ │ │ │ - add sp, #0 │ │ │ │ + movt r0, #18508 @ 0x484c │ │ │ │ + add sp, #296 @ 0x128 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf65e004c │ │ │ │ - add r7, sp, #896 @ 0x380 │ │ │ │ + subw r0, r8, #2124 @ 0x84c │ │ │ │ + add sp, #184 @ 0xb8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf63e004c │ │ │ │ - add r7, sp, #792 @ 0x318 │ │ │ │ + @ instruction: 0xf68c004c │ │ │ │ + add sp, #32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf624004c │ │ │ │ - add r7, sp, #680 @ 0x2a8 │ │ │ │ + @ instruction: 0xf666004c │ │ │ │ + add r7, sp, #928 @ 0x3a0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - addw r0, r8, #2124 @ 0x84c │ │ │ │ - add r7, sp, #568 @ 0x238 │ │ │ │ + movw r0, #26700 @ 0x684c │ │ │ │ + add r7, sp, #824 @ 0x338 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf5ec004c │ │ │ │ - add r7, sp, #456 @ 0x1c8 │ │ │ │ + @ instruction: 0xf62c004c │ │ │ │ + add r7, sp, #712 @ 0x2c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rsbs r0, r0, #13369344 @ 0xcc0000 │ │ │ │ - add r7, sp, #344 @ 0x158 │ │ │ │ + @ instruction: 0xf610004c │ │ │ │ + add r7, sp, #600 @ 0x258 │ │ │ │ + lsls r7, r1, #1 │ │ │ │ + @ instruction: 0xf5f4004c │ │ │ │ + add r7, sp, #488 @ 0x1e8 │ │ │ │ + lsls r7, r1, #1 │ │ │ │ + rsbs r0, r8, #13369344 @ 0xcc0000 │ │ │ │ + add r7, sp, #376 @ 0x178 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs.w r0, r4, #13369344 @ 0xcc0000 │ │ │ │ + subs.w r0, ip, #13369344 @ 0xcc0000 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #32] │ │ │ │ cmp r3, #0 │ │ │ │ bge.n 31ef08 >::_M_default_append(unsigned int)@@Base+0x99604> │ │ │ │ @@ -885549,17 +885548,17 @@ │ │ │ │ str r3, [r5, #44] @ 0x2c │ │ │ │ b.n 31eefc >::_M_default_append(unsigned int)@@Base+0x995f8> │ │ │ │ ldr r3, [r5, #40] @ 0x28 │ │ │ │ ldr.w lr, [r5] │ │ │ │ adds r3, #1 │ │ │ │ str r3, [r5, #40] @ 0x28 │ │ │ │ b.n 31eefc >::_M_default_append(unsigned int)@@Base+0x995f8> │ │ │ │ - add r5, sp, #312 @ 0x138 │ │ │ │ + add r5, sp, #344 @ 0x158 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #212 @ 0xd4 │ │ │ │ + movs r5, #220 @ 0xdc │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #416] @ (31f104 >::_M_default_append(unsigned int)@@Base+0x99800>) │ │ │ │ @@ -885729,38 +885728,38 @@ │ │ │ │ mvn.w r3, #8 │ │ │ │ b.n 31ef84 >::_M_default_append(unsigned int)@@Base+0x99680> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xfa920057 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xfa700057 │ │ │ │ - cbz r4, 31f17e >::_M_default_append(unsigned int)@@Base+0x9987a> │ │ │ │ + cbz r4, 31f180 >::_M_default_append(unsigned int)@@Base+0x9987c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r2, 31f17e >::_M_default_append(unsigned int)@@Base+0x9987a> │ │ │ │ + cbz r2, 31f180 >::_M_default_append(unsigned int)@@Base+0x9987c> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #440 @ 0x1b8 │ │ │ │ + add r4, sp, #472 @ 0x1d8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movt r0, #57420 @ 0xe04c │ │ │ │ - cbz r4, 31f184 >::_M_default_append(unsigned int)@@Base+0x99880> │ │ │ │ + @ instruction: 0xf2d6004c │ │ │ │ + cbz r4, 31f186 >::_M_default_append(unsigned int)@@Base+0x99882> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, sp, #144 @ 0x90 │ │ │ │ + add r4, sp, #176 @ 0xb0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf284004c │ │ │ │ - cbz r6, 31f18c >::_M_default_append(unsigned int)@@Base+0x99888> │ │ │ │ + @ instruction: 0xf28c004c │ │ │ │ + cbz r6, 31f18e >::_M_default_append(unsigned int)@@Base+0x9988a> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, sp, #872 @ 0x368 │ │ │ │ + add r3, sp, #904 @ 0x388 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf23a004c │ │ │ │ - cbz r0, 31f196 >::_M_default_append(unsigned int)@@Base+0x99892> │ │ │ │ + movw r0, #8268 @ 0x204c │ │ │ │ + cbz r0, 31f198 >::_M_default_append(unsigned int)@@Base+0x99894> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r6, 31f1a0 >::_M_default_append(unsigned int)@@Base+0x9989c> │ │ │ │ + cbz r6, 31f1a2 >::_M_default_append(unsigned int)@@Base+0x9989e> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, sp, #520 @ 0x208 │ │ │ │ + add r3, sp, #552 @ 0x228 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf1e0004c │ │ │ │ + @ instruction: 0xf1e8004c │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, #20 │ │ │ │ ldr.w r4, [r1, r2, lsl #2] │ │ │ │ cmp r2, r4 │ │ │ │ @@ -885833,29 +885832,29 @@ │ │ │ │ ldr.w r4, [sl, r4, lsl #2] │ │ │ │ ldr.w ip, [r4, #212] @ 0xd4 │ │ │ │ ldr r4, [pc, #36] @ (31f240 >::_M_default_append(unsigned int)@@Base+0x9993c>) │ │ │ │ add r4, pc │ │ │ │ b.n 31f17e >::_M_default_append(unsigned int)@@Base+0x9987a> │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - strb r0, [r4, r3] │ │ │ │ + strb r0, [r5, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - uxtb r2, r7 │ │ │ │ + cbz r2, 31f26c >::_M_default_append(unsigned int)@@Base+0x99968> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - uxtb r6, r1 │ │ │ │ + uxtb r6, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r5, r2] │ │ │ │ + strb r4, [r6, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - uxtb r6, r3 │ │ │ │ + uxtb r6, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - uxth r6, r7 │ │ │ │ + uxtb r6, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r3, #48] @ 0x30 │ │ │ │ + ldr r6, [r4, #48] @ 0x30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - sxtb r6, r3 │ │ │ │ + sxtb r6, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ sub sp, #92 @ 0x5c │ │ │ │ ldr.w r3, [pc, #2676] @ 31fccc >::_M_default_append(unsigned int)@@Base+0x9a3c8> │ │ │ │ @@ -886844,74 +886843,74 @@ │ │ │ │ str r3, [sp, #28] │ │ │ │ b.n 31f676 >::_M_default_append(unsigned int)@@Base+0x99d72> │ │ │ │ nop │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf7920057 │ │ │ │ @ instruction: 0xf7780057 │ │ │ │ - add r2, sp, #344 @ 0x158 │ │ │ │ + add r2, sp, #376 @ 0x178 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, sp, #952 @ 0x3b8 │ │ │ │ + add r1, sp, #984 @ 0x3d8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, sp, #920 @ 0x398 │ │ │ │ + add r1, sp, #952 @ 0x3b8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r6, pc, #392 @ (adr r6, 31fe70 >::_M_default_append(unsigned int)@@Base+0x9a56c>) │ │ │ │ + add r6, pc, #424 @ (adr r6, 31fe90 >::_M_default_append(unsigned int)@@Base+0x9a58c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, pc, #728 @ (adr r5, 31ffc4 >::_M_default_append(unsigned int)@@Base+0x9a6c0>) │ │ │ │ + add r5, pc, #760 @ (adr r5, 31ffe4 >::_M_default_append(unsigned int)@@Base+0x9a6e0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, pc, #392 @ (adr r5, 31fe78 >::_M_default_append(unsigned int)@@Base+0x9a574>) │ │ │ │ + add r5, pc, #424 @ (adr r5, 31fe98 >::_M_default_append(unsigned int)@@Base+0x9a594>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, pc, #768 @ (adr r4, 31fff4 >::_M_default_append(unsigned int)@@Base+0x9a6f0>) │ │ │ │ + add r4, pc, #800 @ (adr r4, 320014 >::_M_default_append(unsigned int)@@Base+0x9a710>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #752 @ (adr r1, 31ffe8 >::_M_default_append(unsigned int)@@Base+0x9a6e4>) │ │ │ │ + add r1, pc, #784 @ (adr r1, 320008 >::_M_default_append(unsigned int)@@Base+0x9a704>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xe81a004c │ │ │ │ - add r2, pc, #8 @ (adr r2, 31fd08 >::_M_default_append(unsigned int)@@Base+0x9a404>) │ │ │ │ + @ instruction: 0xe822004c │ │ │ │ + add r2, pc, #40 @ (adr r2, 31fd28 >::_M_default_append(unsigned int)@@Base+0x9a424>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #728 @ (adr r1, 31ffdc >::_M_default_append(unsigned int)@@Base+0x9a6d8>) │ │ │ │ + add r1, pc, #760 @ (adr r1, 31fffc >::_M_default_append(unsigned int)@@Base+0x9a6f8>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #592 @ (adr r1, 31ff58 >::_M_default_append(unsigned int)@@Base+0x9a654>) │ │ │ │ + add r1, pc, #624 @ (adr r1, 31ff78 >::_M_default_append(unsigned int)@@Base+0x9a674>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, pc, #784 @ (adr r0, 32001c >::_M_default_append(unsigned int)@@Base+0x9a718>) │ │ │ │ + add r0, pc, #816 @ (adr r0, 32003c >::_M_default_append(unsigned int)@@Base+0x9a738>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31fb54 >::_M_default_append(unsigned int)@@Base+0x9a250> │ │ │ │ + b.n 31fb64 >::_M_default_append(unsigned int)@@Base+0x9a260> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #184 @ (adr r1, 31fdcc >::_M_default_append(unsigned int)@@Base+0x9a4c8>) │ │ │ │ + add r1, pc, #216 @ (adr r1, 31fdec >::_M_default_append(unsigned int)@@Base+0x9a4e8>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, pc, #472 @ (adr r0, 31fef0 >::_M_default_append(unsigned int)@@Base+0x9a5ec>) │ │ │ │ + add r0, pc, #504 @ (adr r0, 31ff10 >::_M_default_append(unsigned int)@@Base+0x9a60c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31fac4 >::_M_default_append(unsigned int)@@Base+0x9a1c0> │ │ │ │ + b.n 31fad4 >::_M_default_append(unsigned int)@@Base+0x9a1d0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #368 @ (adr r0, 31fe90 >::_M_default_append(unsigned int)@@Base+0x9a58c>) │ │ │ │ + add r0, pc, #400 @ (adr r0, 31feb0 >::_M_default_append(unsigned int)@@Base+0x9a5ac>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31fa98 >::_M_default_append(unsigned int)@@Base+0x9a194> │ │ │ │ + b.n 31faa8 >::_M_default_append(unsigned int)@@Base+0x9a1a4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #248 @ (adr r0, 31fe20 >::_M_default_append(unsigned int)@@Base+0x9a51c>) │ │ │ │ + add r0, pc, #280 @ (adr r0, 31fe40 >::_M_default_append(unsigned int)@@Base+0x9a53c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31fa64 >::_M_default_append(unsigned int)@@Base+0x9a160> │ │ │ │ + b.n 31fa74 >::_M_default_append(unsigned int)@@Base+0x9a170> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #144 @ (adr r0, 31fdc0 >::_M_default_append(unsigned int)@@Base+0x9a4bc>) │ │ │ │ + add r0, pc, #176 @ (adr r0, 31fde0 >::_M_default_append(unsigned int)@@Base+0x9a4dc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31fa38 >::_M_default_append(unsigned int)@@Base+0x9a134> │ │ │ │ + b.n 31fa48 >::_M_default_append(unsigned int)@@Base+0x9a144> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #40 @ (adr r0, 31fd60 >::_M_default_append(unsigned int)@@Base+0x9a45c>) │ │ │ │ + add r0, pc, #72 @ (adr r0, 31fd80 >::_M_default_append(unsigned int)@@Base+0x9a47c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31fa0c >::_M_default_append(unsigned int)@@Base+0x9a108> │ │ │ │ + b.n 31fa1c >::_M_default_append(unsigned int)@@Base+0x9a118> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [sp, #960] @ 0x3c0 │ │ │ │ + ldr r7, [sp, #992] @ 0x3e0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31f9e0 >::_M_default_append(unsigned int)@@Base+0x9a0dc> │ │ │ │ + b.n 31f9f0 >::_M_default_append(unsigned int)@@Base+0x9a0ec> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [sp, #856] @ 0x358 │ │ │ │ + ldr r7, [sp, #888] @ 0x378 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31f9b4 >::_M_default_append(unsigned int)@@Base+0x9a0b0> │ │ │ │ + b.n 31f9c4 >::_M_default_append(unsigned int)@@Base+0x9a0c0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [sp, #744] @ 0x2e8 │ │ │ │ + ldr r7, [sp, #776] @ 0x308 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31f984 >::_M_default_append(unsigned int)@@Base+0x9a080> │ │ │ │ + b.n 31f994 >::_M_default_append(unsigned int)@@Base+0x9a090> │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r0 │ │ │ │ mov r6, r0 │ │ │ │ @@ -886979,29 +886978,29 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #40] @ (31fe30 >::_M_default_append(unsigned int)@@Base+0x9a52c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 31fdc2 >::_M_default_append(unsigned int)@@Base+0x9a4be> │ │ │ │ nop │ │ │ │ - ldr r6, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r6, [sp, #768] @ 0x300 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31f84c >::_M_default_append(unsigned int)@@Base+0x99f48> │ │ │ │ + b.n 31f85c >::_M_default_append(unsigned int)@@Base+0x99f58> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [sp, #640] @ 0x280 │ │ │ │ + ldr r6, [sp, #672] @ 0x2a0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31f824 >::_M_default_append(unsigned int)@@Base+0x99f20> │ │ │ │ + b.n 31f834 >::_M_default_append(unsigned int)@@Base+0x99f30> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [sp, #528] @ 0x210 │ │ │ │ + ldr r6, [sp, #560] @ 0x230 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31f7f4 >::_M_default_append(unsigned int)@@Base+0x99ef0> │ │ │ │ + b.n 31f804 >::_M_default_append(unsigned int)@@Base+0x99f00> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r6, [sp, #456] @ 0x1c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 31f7c8 >::_M_default_append(unsigned int)@@Base+0x99ec4> │ │ │ │ + b.n 31f7d8 >::_M_default_append(unsigned int)@@Base+0x99ed4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ ldr.w r4, [r0, r1, lsl #2] │ │ │ │ ldr.w lr, [r0, r2, lsl #2] │ │ │ │ ldr r7, [r4, #40] @ 0x28 │ │ │ │ ldr.w r3, [lr, #40] @ 0x28 │ │ │ │ cmp r7, r3 │ │ │ │ @@ -887597,55 +887596,55 @@ │ │ │ │ movs r3, #0 │ │ │ │ b.n 32014e >::_M_default_append(unsigned int)@@Base+0x9a84a> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ @ instruction: 0xeac80057 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [sp, #264] @ 0x108 │ │ │ │ + ldr r5, [sp, #296] @ 0x128 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mov sl, r4 │ │ │ │ + mov sl, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mov r6, r0 │ │ │ │ + mov r6, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, pc, #824 @ (adr r3, 3207e0 >::_M_default_append(unsigned int)@@Base+0x9aedc>) │ │ │ │ + add r3, pc, #856 @ (adr r3, 320800 >::_M_default_append(unsigned int)@@Base+0x9aefc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r3, [sp, #528] @ 0x210 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + ldr r2, [sp, #208] @ 0xd0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 3205c8 >::_M_default_append(unsigned int)@@Base+0x9acc4> │ │ │ │ + b.n 3205d8 >::_M_default_append(unsigned int)@@Base+0x9acd4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [sp, #264] @ 0x108 │ │ │ │ + ldr r2, [sp, #296] @ 0x128 │ │ │ │ lsls r7, r1, #1 │ │ │ │ b.n 3202e0 >::_M_default_append(unsigned int)@@Base+0x9a9dc> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r1, [sp, #232] @ 0xe8 │ │ │ │ + ldr r1, [sp, #264] @ 0x108 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - svc 154 @ 0x9a │ │ │ │ + svc 162 @ 0xa2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [sp, #664] @ 0x298 │ │ │ │ + ldr r1, [sp, #696] @ 0x2b8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #208 @ (adr r1, 32059c >::_M_default_append(unsigned int)@@Base+0x9ac98>) │ │ │ │ + add r1, pc, #240 @ (adr r1, 3205bc >::_M_default_append(unsigned int)@@Base+0x9acb8>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [sp, #680] @ 0x2a8 │ │ │ │ + ldr r0, [sp, #712] @ 0x2c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - svc 10 │ │ │ │ + svc 18 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #72 @ (adr r1, 320520 >::_M_default_append(unsigned int)@@Base+0x9ac1c>) │ │ │ │ + add r1, pc, #104 @ (adr r1, 320540 >::_M_default_append(unsigned int)@@Base+0x9ac3c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r6, #29 │ │ │ │ + asrs r6, r7, #29 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [sp, #200] @ 0xc8 │ │ │ │ + ldr r0, [sp, #232] @ 0xe8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - udf #146 @ 0x92 │ │ │ │ + udf #154 @ 0x9a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [sp, #104] @ 0x68 │ │ │ │ + ldr r0, [sp, #136] @ 0x88 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - udf #122 @ 0x7a │ │ │ │ + udf #130 @ 0x82 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r0, [sp, #76] @ 0x4c │ │ │ │ mov.w sl, #5760 @ 0x1680 │ │ │ │ bl 52d2c4 │ │ │ │ ldr.w r3, [pc, #2112] @ 320d38 >::_M_default_append(unsigned int)@@Base+0x9b434> │ │ │ │ movs r2, #4 │ │ │ │ mov r1, r7 │ │ │ │ @@ -888411,110 +888410,110 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #204] @ (320df8 >::_M_default_append(unsigned int)@@Base+0x9b4f4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3208da >::_M_default_append(unsigned int)@@Base+0x9afd6> │ │ │ │ nop │ │ │ │ - str r7, [sp, #1016] @ 0x3f8 │ │ │ │ + ldr r0, [sp, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldrb r5, [r0, #8] │ │ │ │ - @ instruction: 0xffff976c │ │ │ │ + vqshl.u32 , q10, #31 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #232] @ 0xe8 │ │ │ │ + str r6, [sp, #264] @ 0x108 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #344] @ 0x158 │ │ │ │ + str r5, [sp, #376] @ 0x178 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [sp, #536] @ 0x218 │ │ │ │ + ldr r4, [sp, #568] @ 0x238 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r3, [sp, #656] @ 0x290 │ │ │ │ + str r3, [sp, #688] @ 0x2b0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bge.n 320d58 >::_M_default_append(unsigned int)@@Base+0x9b454> │ │ │ │ + bge.n 320d68 >::_M_default_append(unsigned int)@@Base+0x9b464> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #400] @ 0x190 │ │ │ │ + str r3, [sp, #432] @ 0x1b0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r3, [sp, #224] @ 0xe0 │ │ │ │ + str r3, [sp, #256] @ 0x100 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r3, [sp, #128] @ 0x80 │ │ │ │ + str r3, [sp, #160] @ 0xa0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #760] @ 0x2f8 │ │ │ │ + str r2, [sp, #792] @ 0x318 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #656] @ 0x290 │ │ │ │ + str r1, [sp, #688] @ 0x2b0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bhi.n 320d78 >::_M_default_append(unsigned int)@@Base+0x9b474> │ │ │ │ + bhi.n 320d88 >::_M_default_append(unsigned int)@@Base+0x9b484> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #488] @ 0x1e8 │ │ │ │ + str r1, [sp, #520] @ 0x208 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvc.n 320d28 >::_M_default_append(unsigned int)@@Base+0x9b424> │ │ │ │ + bvc.n 320d38 >::_M_default_append(unsigned int)@@Base+0x9b434> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [sp, #680] @ 0x2a8 │ │ │ │ + ldr r1, [sp, #712] @ 0x2c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #168] @ 0xa8 │ │ │ │ + str r1, [sp, #200] @ 0xc8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvc.n 320c98 >::_M_default_append(unsigned int)@@Base+0x9b394> │ │ │ │ + bvc.n 320ca8 >::_M_default_append(unsigned int)@@Base+0x9b3a4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #64] @ 0x40 │ │ │ │ + str r1, [sp, #96] @ 0x60 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvc.n 320e68 >::_M_default_append(unsigned int)@@Base+0x9b564> │ │ │ │ + bvc.n 320e78 >::_M_default_append(unsigned int)@@Base+0x9b574> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [sp, #976] @ 0x3d0 │ │ │ │ + str r0, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvc.n 320e38 >::_M_default_append(unsigned int)@@Base+0x9b534> │ │ │ │ + bvc.n 320e48 >::_M_default_append(unsigned int)@@Base+0x9b544> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #424] @ 0x1a8 │ │ │ │ + str r1, [sp, #456] @ 0x1c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r1, [sp, #520] @ 0x208 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #528] @ 0x210 │ │ │ │ + str r0, [sp, #560] @ 0x230 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvs.n 320d68 >::_M_default_append(unsigned int)@@Base+0x9b464> │ │ │ │ + bvs.n 320d78 >::_M_default_append(unsigned int)@@Base+0x9b474> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [sp, #376] @ 0x178 │ │ │ │ + str r0, [sp, #408] @ 0x198 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvs.n 320d24 >::_M_default_append(unsigned int)@@Base+0x9b420> │ │ │ │ + bvs.n 320d34 >::_M_default_append(unsigned int)@@Base+0x9b430> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [sp, #248] @ 0xf8 │ │ │ │ + str r0, [sp, #280] @ 0x118 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvs.n 320cec >::_M_default_append(unsigned int)@@Base+0x9b3e8> │ │ │ │ + bvs.n 320cfc >::_M_default_append(unsigned int)@@Base+0x9b3f8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [sp, #128] @ 0x80 │ │ │ │ + str r0, [sp, #160] @ 0xa0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvs.n 320cbc >::_M_default_append(unsigned int)@@Base+0x9b3b8> │ │ │ │ + bvs.n 320ccc >::_M_default_append(unsigned int)@@Base+0x9b3c8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [sp, #24] │ │ │ │ + str r0, [sp, #56] @ 0x38 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvs.n 320e8c >::_M_default_append(unsigned int)@@Base+0x9b588> │ │ │ │ + bvs.n 320e9c >::_M_default_append(unsigned int)@@Base+0x9b598> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r5, #62] @ 0x3e │ │ │ │ + ldrh r2, [r6, #62] @ 0x3e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvs.n 320e5c >::_M_default_append(unsigned int)@@Base+0x9b558> │ │ │ │ + bvs.n 320e6c >::_M_default_append(unsigned int)@@Base+0x9b568> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r1, #62] @ 0x3e │ │ │ │ + ldrh r6, [r2, #62] @ 0x3e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvs.n 320e2c >::_M_default_append(unsigned int)@@Base+0x9b528> │ │ │ │ + bvs.n 320e3c >::_M_default_append(unsigned int)@@Base+0x9b538> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r6, #60] @ 0x3c │ │ │ │ + ldrh r0, [r7, #60] @ 0x3c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvs.n 320dfc >::_M_default_append(unsigned int)@@Base+0x9b4f8> │ │ │ │ + bvs.n 320e0c >::_M_default_append(unsigned int)@@Base+0x9b508> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r2, #60] @ 0x3c │ │ │ │ + ldrh r6, [r3, #60] @ 0x3c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bpl.n 320dcc >::_M_default_append(unsigned int)@@Base+0x9b4c8> │ │ │ │ + bpl.n 320ddc >::_M_default_append(unsigned int)@@Base+0x9b4d8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r7, #58] @ 0x3a │ │ │ │ + ldrh r4, [r0, #60] @ 0x3c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bpl.n 320da0 >::_M_default_append(unsigned int)@@Base+0x9b49c> │ │ │ │ + bpl.n 320db0 >::_M_default_append(unsigned int)@@Base+0x9b4ac> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r4, #58] @ 0x3a │ │ │ │ + ldrh r2, [r5, #58] @ 0x3a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bpl.n 320d74 >::_M_default_append(unsigned int)@@Base+0x9b470> │ │ │ │ + bpl.n 320d84 >::_M_default_append(unsigned int)@@Base+0x9b480> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r1, #58] @ 0x3a │ │ │ │ + ldrh r0, [r2, #58] @ 0x3a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bpl.n 320d48 >::_M_default_append(unsigned int)@@Base+0x9b444> │ │ │ │ + bpl.n 320d58 >::_M_default_append(unsigned int)@@Base+0x9b454> │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2808] @ 0xaf8 │ │ │ │ mov r8, r2 │ │ │ │ ldr.w r2, [pc, #1664] @ 321490 >::_M_default_append(unsigned int)@@Base+0x9bb8c> │ │ │ │ @@ -889157,63 +889156,63 @@ │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ blt.n 321454 >::_M_default_append(unsigned int)@@Base+0x9bb50> │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ blt.n 3213cc >::_M_default_append(unsigned int)@@Base+0x9bac8> │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrh r2, [r3, #50] @ 0x32 │ │ │ │ + ldrh r2, [r4, #50] @ 0x32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r1, #40] @ 0x28 │ │ │ │ + ldrh r4, [r2, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #448] @ 0x1c0 │ │ │ │ + str r5, [sp, #480] @ 0x1e0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r2, #36] @ 0x24 │ │ │ │ + ldrh r4, [r3, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r4, #34] @ 0x22 │ │ │ │ + ldrh r6, [r5, #34] @ 0x22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r2, #32] │ │ │ │ + ldrh r6, [r3, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r2, #26] │ │ │ │ + ldrh r6, [r3, #26] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bne.n 321428 >::_M_default_append(unsigned int)@@Base+0x9bb24> │ │ │ │ + bne.n 321438 >::_M_default_append(unsigned int)@@Base+0x9bb34> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r6, #28] │ │ │ │ + ldrh r6, [r7, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r1, #20] │ │ │ │ + ldrh r2, [r2, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - beq.n 321498 >::_M_default_append(unsigned int)@@Base+0x9bb94> │ │ │ │ + beq.n 3214a8 >::_M_default_append(unsigned int)@@Base+0x9bba4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r5, #18] │ │ │ │ + ldrh r4, [r6, #18] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - beq.n 321468 >::_M_default_append(unsigned int)@@Base+0x9bb64> │ │ │ │ + beq.n 321478 >::_M_default_append(unsigned int)@@Base+0x9bb74> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r2, #22] │ │ │ │ + ldrh r6, [r3, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r5, #10] │ │ │ │ + ldrh r6, [r6, #10] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r7, {r1, r2, r3, r6, r7} │ │ │ │ + ldmia r7, {r1, r2, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [sp, #480] @ 0x1e0 │ │ │ │ + str r2, [sp, #512] @ 0x200 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #472] @ 0x1d8 │ │ │ │ + str r2, [sp, #504] @ 0x1f8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #560] @ 0x230 │ │ │ │ + str r2, [sp, #592] @ 0x250 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #872] @ 0x368 │ │ │ │ + str r2, [sp, #904] @ 0x388 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #512] @ (3216f0 >::_M_default_append(unsigned int)@@Base+0x9bdec>) │ │ │ │ + ldr r1, [pc, #544] @ (321710 >::_M_default_append(unsigned int)@@Base+0x9be0c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [sp, #400] @ 0x190 │ │ │ │ + str r2, [sp, #432] @ 0x1b0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #528] @ 0x210 │ │ │ │ + str r2, [sp, #560] @ 0x230 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #176] @ (3215ac >::_M_default_append(unsigned int)@@Base+0x9bca8>) │ │ │ │ + ldr r1, [pc, #208] @ (3215cc >::_M_default_append(unsigned int)@@Base+0x9bcc8>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r4, [r5, #6] │ │ │ │ + ldrh r4, [r6, #6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ cmp r2, r3 │ │ │ │ bne.w 3216fc >::_M_default_append(unsigned int)@@Base+0x9bdf8> │ │ │ │ adds r0, #1 │ │ │ │ cmp r7, r0 │ │ │ │ beq.n 321540 >::_M_default_append(unsigned int)@@Base+0x9bc3c> │ │ │ │ ldr.w r2, [sl, #4]! │ │ │ │ @@ -890320,41 +890319,41 @@ │ │ │ │ str.w r3, [r6, r2, lsl #2] │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ add.w r8, r8, #1 │ │ │ │ cmp r8, r3 │ │ │ │ beq.n 322196 >::_M_default_append(unsigned int)@@Base+0x9c892> │ │ │ │ add.w lr, lr, #1 │ │ │ │ b.n 322036 >::_M_default_append(unsigned int)@@Base+0x9c732> │ │ │ │ - strh r2, [r5, #58] @ 0x3a │ │ │ │ + strh r2, [r6, #58] @ 0x3a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r7, #50] @ 0x32 │ │ │ │ + strh r0, [r0, #52] @ 0x34 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r1, #50] @ 0x32 │ │ │ │ + strh r4, [r2, #50] @ 0x32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r6, #48] @ 0x30 │ │ │ │ + strh r6, [r7, #48] @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r6, #52] @ 0x34 │ │ │ │ + ldrh r6, [r7, #52] @ 0x34 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r2, #54] @ 0x36 │ │ │ │ + ldrh r4, [r3, #54] @ 0x36 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r2, #46] @ 0x2e │ │ │ │ + strh r0, [r3, #46] @ 0x2e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r6, #46] @ 0x2e │ │ │ │ + ldrh r0, [r7, #46] @ 0x2e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r5, #42] @ 0x2a │ │ │ │ + ldrh r2, [r6, #42] @ 0x2a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r6, #14] │ │ │ │ + strh r4, [r7, #14] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r1, #12] │ │ │ │ + strh r4, [r2, #12] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r4, #0] │ │ │ │ + ldrh r2, [r5, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r6, #22] │ │ │ │ + ldrb r6, [r7, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r4!, {r2, r4} │ │ │ │ + stmia r4!, {r2, r3, r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ cmp.w sl, #0 │ │ │ │ bgt.w 321fd6 >::_M_default_append(unsigned int)@@Base+0x9c6d2> │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ add.w r8, r8, #1 │ │ │ │ cmp r3, r8 │ │ │ │ ittt ne │ │ │ │ @@ -890639,67 +890638,67 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #120] @ (322478 >::_M_default_append(unsigned int)@@Base+0x9cb74>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 3211f2 >::_M_default_append(unsigned int)@@Base+0x9b8ee> │ │ │ │ nop │ │ │ │ - strh r0, [r7, #36] @ 0x24 │ │ │ │ + strh r0, [r0, #38] @ 0x26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r1, #10] │ │ │ │ + ldrb r6, [r2, #10] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + stmia r0!, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r3, #9] │ │ │ │ + ldrb r4, [r4, #9] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r0!, {r2, r3, r4, r5, r7} │ │ │ │ + stmia r0!, {r2, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r3, #8] │ │ │ │ + ldrb r6, [r4, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r0!, {r1, r2, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r4, #6] │ │ │ │ + ldrb r6, [r5, #6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r0!, {r1, r2} │ │ │ │ + stmia r0!, {r1, r2, r3} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r1, #6] │ │ │ │ + ldrb r4, [r2, #6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - itet al │ │ │ │ - lslal r4, r1, #1 │ │ │ │ - ldrb r0, [r6, #5] │ │ │ │ + itee │ │ │ │ + lsl r4, r1, #1 │ │ │ │ + ldrbal r0, [r7, #5] │ │ │ │ lslal r7, r1, #1 │ │ │ │ - nop {13} │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r6, #4] │ │ │ │ + it le │ │ │ │ + lslle r4, r1, #1 │ │ │ │ + ldrb r6, [r7, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ite ls │ │ │ │ + itt ls │ │ │ │ lslls r4, r1, #1 │ │ │ │ - ldrbhi r6, [r1, #4] │ │ │ │ + ldrbls r6, [r2, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ite vs │ │ │ │ - lslvs r4, r1, #1 │ │ │ │ - ldrbvc r0, [r6, #3] │ │ │ │ + ite vc │ │ │ │ + lslvc r4, r1, #1 │ │ │ │ + ldrbvs r0, [r7, #3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - itee mi │ │ │ │ - lslmi r4, r1, #1 │ │ │ │ - ldrbpl r4, [r2, #3] │ │ │ │ + itet pl │ │ │ │ + lslpl r4, r1, #1 │ │ │ │ + ldrbmi r4, [r3, #3] │ │ │ │ lslpl r7, r1, #1 │ │ │ │ - itee cc │ │ │ │ + itte cc │ │ │ │ lslcc r4, r1, #1 │ │ │ │ - ldrbcs r0, [r7, #2] │ │ │ │ + ldrbcc r0, [r0, #3] │ │ │ │ lslcs r7, r1, #1 │ │ │ │ - itet ne │ │ │ │ + ittt ne │ │ │ │ lslne r4, r1, #1 │ │ │ │ - ldrbeq r4, [r3, #2] │ │ │ │ + ldrbne r4, [r4, #2] │ │ │ │ lslne r7, r1, #1 │ │ │ │ - bkpt 0x00fa │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r6, #1] │ │ │ │ - lsls r7, r1, #1 │ │ │ │ - bkpt 0x00d0 │ │ │ │ + ittt eq │ │ │ │ + lsleq r4, r1, #1 │ │ │ │ + ldrbeq r2, [r7, #1] │ │ │ │ + lsleq r7, r1, #1 │ │ │ │ + bkpt 0x00d8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3800] @ 0xed8 │ │ │ │ sub sp, #252 @ 0xfc │ │ │ │ @@ -891750,59 +891749,59 @@ │ │ │ │ b.n 322fe6 >::_M_default_append(unsigned int)@@Base+0x9d6e2> │ │ │ │ stmia r5!, {r1, r2, r4, r6} │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ stmia r5!, {r2, r3, r4} │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strh r4, [r7, #32] │ │ │ │ + strh r4, [r0, #34] @ 0x22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r3, #34] @ 0x22 │ │ │ │ + strh r4, [r4, #34] @ 0x22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r6, #23] │ │ │ │ + strb r4, [r7, #23] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r1, r4, r6} │ │ │ │ + pop {r1, r3, r4, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r3, #23] │ │ │ │ + strb r0, [r4, #23] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r1, r2, r4, r5} │ │ │ │ + pop {r1, r2, r3, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r7, #22] │ │ │ │ + strb r2, [r0, #23] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - pop {r3, r4} │ │ │ │ + pop {r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r7, #20] │ │ │ │ + strh r2, [r0, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r1, #22] │ │ │ │ + strh r4, [r2, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r7, #18] │ │ │ │ + strh r4, [r0, #20] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r6, [r5, #15] │ │ │ │ + strb r6, [r6, #15] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rev16 r4, r1 │ │ │ │ + rev16 r4, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r0, #7 │ │ │ │ + adds r0, r1, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r2, [r5, #13] │ │ │ │ + strb r2, [r6, #13] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbnz r0, 322fda >::_M_default_append(unsigned int)@@Base+0x9d6d6> │ │ │ │ + cbnz r0, 322fdc >::_M_default_append(unsigned int)@@Base+0x9d6d8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r7, #12] │ │ │ │ + strb r2, [r0, #13] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbnz r0, 322fd6 >::_M_default_append(unsigned int)@@Base+0x9d6d2> │ │ │ │ + cbnz r0, 322fd8 >::_M_default_append(unsigned int)@@Base+0x9d6d4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r2, #14] │ │ │ │ + strb r6, [r3, #14] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r2, [r2, #2] │ │ │ │ + strb r2, [r3, #2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r4, #0] │ │ │ │ + strb r4, [r5, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r2, #0] │ │ │ │ + strb r0, [r3, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #176 @ 0xb0 │ │ │ │ + movs r4, #184 @ 0xb8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ ldrd r3, r2, [r4, #-4] │ │ │ │ subs r3, r3, r2 │ │ │ │ cmp r3, fp │ │ │ │ ble.n 322fe0 >::_M_default_append(unsigned int)@@Base+0x9d6dc> │ │ │ │ ldr r2, [sp, #64] @ 0x40 │ │ │ │ cmp r2, #0 │ │ │ │ @@ -893053,122 +893052,122 @@ │ │ │ │ ldr r3, [sp, #224] @ 0xe0 │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 323342 >::_M_default_append(unsigned int)@@Base+0x9da3e> │ │ │ │ ldr r3, [sp, #228] @ 0xe4 │ │ │ │ add r5, r3 │ │ │ │ b.w 323342 >::_M_default_append(unsigned int)@@Base+0x9da3e> │ │ │ │ nop │ │ │ │ - ldr r6, [r6, #48] @ 0x30 │ │ │ │ + ldr r6, [r7, #48] @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r4, 323d94 >::_M_default_append(unsigned int)@@Base+0x9e490> │ │ │ │ + cbz r4, 323d96 >::_M_default_append(unsigned int)@@Base+0x9e492> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r4, #0] │ │ │ │ + ldrb r2, [r5, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r6, [r0, #22] │ │ │ │ + strb r6, [r1, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r6, [r2, #25] │ │ │ │ + strb r6, [r3, #25] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sxth r6, r4 │ │ │ │ + sxth r6, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bpl.n 323ce8 >::_M_default_append(unsigned int)@@Base+0x9e3e4> │ │ │ │ + bpl.n 323cf8 >::_M_default_append(unsigned int)@@Base+0x9e3f4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r6, #8] │ │ │ │ + ldr r0, [r7, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r7, sp, #56 @ 0x38 │ │ │ │ + add r7, sp, #88 @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r2, #8] │ │ │ │ + ldr r4, [r3, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r6, sp, #968 @ 0x3c8 │ │ │ │ + add r6, sp, #1000 @ 0x3e8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r2, #4] │ │ │ │ + ldr r6, [r3, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r6, sp, #720 @ 0x2d0 │ │ │ │ + add r6, sp, #752 @ 0x2f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r1, #11] │ │ │ │ + strb r0, [r2, #11] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r1, #116] @ 0x74 │ │ │ │ + str r6, [r2, #116] @ 0x74 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, sp, #688 @ 0x2b0 │ │ │ │ + add r5, sp, #720 @ 0x2d0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r2, #112] @ 0x70 │ │ │ │ + str r4, [r3, #112] @ 0x70 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, sp, #456 @ 0x1c8 │ │ │ │ + add r5, sp, #488 @ 0x1e8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r6, #116] @ 0x74 │ │ │ │ + str r4, [r7, #116] @ 0x74 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r1, #108] @ 0x6c │ │ │ │ + str r4, [r2, #108] @ 0x6c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, sp, #168 @ 0xa8 │ │ │ │ + add r5, sp, #200 @ 0xc8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r6, #108] @ 0x6c │ │ │ │ + str r6, [r7, #108] @ 0x6c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r5, #88] @ 0x58 │ │ │ │ + str r6, [r6, #88] @ 0x58 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r3, #76] @ 0x4c │ │ │ │ + str r4, [r4, #76] @ 0x4c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, sp, #224 @ 0xe0 │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r7, #72] @ 0x48 │ │ │ │ + str r6, [r0, #76] @ 0x4c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, sp, #104 @ 0x68 │ │ │ │ + add r3, sp, #136 @ 0x88 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r4, #80] @ 0x50 │ │ │ │ + str r0, [r5, #80] @ 0x50 │ │ │ │ lsls r7, r1, #1 │ │ │ │ bx r2 │ │ │ │ - vmls.i q11, , d22[0] │ │ │ │ + vmls.i q11, , d30[0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r1, #56] @ 0x38 │ │ │ │ + str r4, [r2, #56] @ 0x38 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, sp, #968 @ 0x3c8 │ │ │ │ + add r1, sp, #1000 @ 0x3e8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r1, #40] @ 0x28 │ │ │ │ + str r2, [r2, #40] @ 0x28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, sp, #920 @ 0x398 │ │ │ │ + add r0, sp, #952 @ 0x3b8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r5, #36] @ 0x24 │ │ │ │ + str r6, [r6, #36] @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, sp, #816 @ 0x330 │ │ │ │ + add r0, sp, #848 @ 0x350 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r5, #32] │ │ │ │ + str r4, [r6, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, sp, #552 @ 0x228 │ │ │ │ + add r0, sp, #584 @ 0x248 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r2, #32] │ │ │ │ + str r0, [r3, #32] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, sp, #440 @ 0x1b8 │ │ │ │ + add r0, sp, #472 @ 0x1d8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r6, #28] │ │ │ │ + str r0, [r7, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, sp, #312 @ 0x138 │ │ │ │ + add r0, sp, #344 @ 0x158 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r2, #28] │ │ │ │ + str r4, [r3, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, sp, #200 @ 0xc8 │ │ │ │ + add r0, sp, #232 @ 0xe8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r6, #24] │ │ │ │ + str r4, [r7, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, sp, #72 @ 0x48 │ │ │ │ + add r0, sp, #104 @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r6, [r2, r6] │ │ │ │ + ldrsh r6, [r3, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, pc, #984 @ (adr r5, 324200 >::_M_default_append(unsigned int)@@Base+0x9e8fc>) │ │ │ │ + add r5, pc, #1016 @ (adr r5, 324220 >::_M_default_append(unsigned int)@@Base+0x9e91c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r6, [r7, r5] │ │ │ │ + ldrsh r6, [r0, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, pc, #888 @ (adr r5, 3241a8 >::_M_default_append(unsigned int)@@Base+0x9e8a4>) │ │ │ │ + add r5, pc, #920 @ (adr r5, 3241c8 >::_M_default_append(unsigned int)@@Base+0x9e8c4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r6, [r4, r5] │ │ │ │ + ldrsh r6, [r5, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, pc, #792 @ (adr r5, 324150 >::_M_default_append(unsigned int)@@Base+0x9e84c>) │ │ │ │ + add r5, pc, #824 @ (adr r5, 324170 >::_M_default_append(unsigned int)@@Base+0x9e86c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r6, [r1, r5] │ │ │ │ + ldrsh r6, [r2, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, pc, #696 @ (adr r5, 3240f8 >::_M_default_append(unsigned int)@@Base+0x9e7f4>) │ │ │ │ + add r5, pc, #728 @ (adr r5, 324118 >::_M_default_append(unsigned int)@@Base+0x9e814>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, r1, #5 │ │ │ │ + subs r4, r2, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ mov r9, r0 │ │ │ │ ldr.w r0, [pc, #2744] @ 324900 >::_M_default_append(unsigned int)@@Base+0x9effc> │ │ │ │ movw r1, #1641 @ 0x669 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -894166,172 +894165,172 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #324] @ (324a3c >::_M_default_append(unsigned int)@@Base+0x9f138>) │ │ │ │ mov r1, r9 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3242b8 >::_M_default_append(unsigned int)@@Base+0x9e9b4> │ │ │ │ - ldrsh r2, [r3, r0] │ │ │ │ + ldrsh r2, [r4, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, pc, #480 @ (adr r4, 324ae8 >::_M_default_append(unsigned int)@@Base+0x9f1e4>) │ │ │ │ + add r4, pc, #512 @ (adr r4, 324b08 >::_M_default_append(unsigned int)@@Base+0x9f204>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r6, r5] │ │ │ │ + ldrb r2, [r7, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, pc, #832 @ (adr r3, 324c50 >::_M_default_append(unsigned int)@@Base+0x9f34c>) │ │ │ │ + add r3, pc, #864 @ (adr r3, 324c70 >::_M_default_append(unsigned int)@@Base+0x9f36c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r2, r5] │ │ │ │ + ldrb r2, [r3, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, pc, #704 @ (adr r3, 324bd8 >::_M_default_append(unsigned int)@@Base+0x9f2d4>) │ │ │ │ + add r3, pc, #736 @ (adr r3, 324bf8 >::_M_default_append(unsigned int)@@Base+0x9f2f4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r1, #118 @ 0x76 │ │ │ │ + adds r1, #126 @ 0x7e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r5, r3] │ │ │ │ + ldrb r6, [r6, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, pc, #304 @ (adr r3, 324a54 >::_M_default_append(unsigned int)@@Base+0x9f150>) │ │ │ │ + add r3, pc, #336 @ (adr r3, 324a74 >::_M_default_append(unsigned int)@@Base+0x9f170>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r2, r3] │ │ │ │ + ldrb r0, [r3, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, pc, #184 @ (adr r3, 3249e4 >::_M_default_append(unsigned int)@@Base+0x9f0e0>) │ │ │ │ + add r3, pc, #216 @ (adr r3, 324a04 >::_M_default_append(unsigned int)@@Base+0x9f100>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r6, r2] │ │ │ │ + ldrb r0, [r7, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r3, pc, #56 @ (adr r3, 32496c >::_M_default_append(unsigned int)@@Base+0x9f068>) │ │ │ │ + add r3, pc, #88 @ (adr r3, 32498c >::_M_default_append(unsigned int)@@Base+0x9f088>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r2, #4] │ │ │ │ + ldr r2, [r3, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r5, #104] @ 0x68 │ │ │ │ + str r2, [r6, #104] @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r6, #4] │ │ │ │ - lsls r7, r1, #1 │ │ │ │ ldr r0, [r7, #4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r1, #8] │ │ │ │ + ldr r0, [r0, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r2, r5] │ │ │ │ + ldr r0, [r2, #8] │ │ │ │ + lsls r7, r1, #1 │ │ │ │ + ldrh r4, [r3, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #712 @ (adr r1, 324c18 >::_M_default_append(unsigned int)@@Base+0x9f314>) │ │ │ │ + add r1, pc, #744 @ (adr r1, 324c38 >::_M_default_append(unsigned int)@@Base+0x9f334>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r4, #14] │ │ │ │ + strh r0, [r5, #14] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r1, #116] @ 0x74 │ │ │ │ + str r0, [r2, #116] @ 0x74 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r7, #108] @ 0x6c │ │ │ │ + str r4, [r0, #112] @ 0x70 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r3, r3] │ │ │ │ + ldrh r0, [r4, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, pc, #216 @ (adr r1, 324a3c >::_M_default_append(unsigned int)@@Base+0x9f138>) │ │ │ │ + add r1, pc, #248 @ (adr r1, 324a5c >::_M_default_append(unsigned int)@@Base+0x9f158>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r6, r3] │ │ │ │ + ldrh r6, [r7, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r0, r7] │ │ │ │ + ldr r4, [r1, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, pc, #136 @ (adr r0, 3249f8 >::_M_default_append(unsigned int)@@Base+0x9f0f4>) │ │ │ │ + add r0, pc, #168 @ (adr r0, 324a18 >::_M_default_append(unsigned int)@@Base+0x9f114>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r5, r6] │ │ │ │ + ldr r0, [r6, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, pc, #24 @ (adr r0, 324990 >::_M_default_append(unsigned int)@@Base+0x9f08c>) │ │ │ │ + add r0, pc, #56 @ (adr r0, 3249b0 >::_M_default_append(unsigned int)@@Base+0x9f0ac>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r7, r5] │ │ │ │ + ldr r4, [r0, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #864] @ 0x360 │ │ │ │ + ldr r7, [sp, #896] @ 0x380 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r2, r5] │ │ │ │ + ldr r4, [r3, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r7, [sp, #736] @ 0x2e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r2, r4] │ │ │ │ + ldr r0, [r3, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r7, [sp, #472] @ 0x1d8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r6, r3] │ │ │ │ + ldr r2, [r7, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #320] @ 0x140 │ │ │ │ + ldr r7, [sp, #352] @ 0x160 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r2, r3] │ │ │ │ + ldr r4, [r3, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #200] @ 0xc8 │ │ │ │ + ldr r7, [sp, #232] @ 0xe8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r4, r2] │ │ │ │ + ldr r2, [r5, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #0] │ │ │ │ + ldr r7, [sp, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r7, r3] │ │ │ │ + ldr r2, [r0, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r5, r2] │ │ │ │ + ldr r2, [r6, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r7, r1] │ │ │ │ + ldr r0, [r0, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r2, [r5, r5] │ │ │ │ + ldrsb r2, [r6, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [sp, #792] @ 0x318 │ │ │ │ + ldr r5, [sp, #824] @ 0x338 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r4, [r0, r5] │ │ │ │ + ldrsb r4, [r1, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [sp, #648] @ 0x288 │ │ │ │ + ldr r5, [sp, #680] @ 0x2a8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r6, [r4, r4] │ │ │ │ + ldrsb r6, [r5, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [sp, #520] @ 0x208 │ │ │ │ + ldr r5, [sp, #552] @ 0x228 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r0, [r3, r3] │ │ │ │ + ldrsb r0, [r4, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [sp, #216] @ 0xd8 │ │ │ │ + ldr r5, [sp, #248] @ 0xf8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r2, [r1, r5] │ │ │ │ + ldrsb r2, [r2, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ @ instruction: 0xb821 │ │ │ │ - @ instruction: 0xffff556e │ │ │ │ + vsli.32 , q11, #31 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #824] @ 0x338 │ │ │ │ + ldr r3, [sp, #856] @ 0x358 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r2, r5] │ │ │ │ + strb r6, [r3, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #720] @ 0x2d0 │ │ │ │ + ldr r3, [sp, #752] @ 0x2f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r6, r4] │ │ │ │ + strb r6, [r7, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #600] @ 0x258 │ │ │ │ + ldr r3, [sp, #632] @ 0x278 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r3, r4] │ │ │ │ + strb r6, [r4, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r3, [sp, #528] @ 0x210 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r0, r4] │ │ │ │ + strb r4, [r1, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #392] @ 0x188 │ │ │ │ + ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r5, r3] │ │ │ │ + strb r0, [r6, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #288] @ 0x120 │ │ │ │ + ldr r3, [sp, #320] @ 0x140 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r1, r3] │ │ │ │ + strb r6, [r2, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #184] @ 0xb8 │ │ │ │ + ldr r3, [sp, #216] @ 0xd8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r6, r2] │ │ │ │ + strb r4, [r7, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #80] @ 0x50 │ │ │ │ + ldr r3, [sp, #112] @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r4, [r5, r4] │ │ │ │ + ldrsh r4, [r6, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r1, r7] │ │ │ │ + strh r6, [r2, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r2, [r5, r6] │ │ │ │ + ldrsh r2, [r6, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r6, r6] │ │ │ │ + strh r2, [r7, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [sp, #72] @ 0x48 │ │ │ │ + ldr r2, [sp, #104] @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r3, r6] │ │ │ │ + strh r0, [r4, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #992] @ 0x3e0 │ │ │ │ + ldr r2, [sp, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r7, r5] │ │ │ │ + strh r4, [r0, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [sp, #880] @ 0x370 │ │ │ │ + ldr r1, [sp, #912] @ 0x390 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3912] @ 0xf48 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [pc, #784] @ (324d64 >::_M_default_append(unsigned int)@@Base+0x9f460>) │ │ │ │ @@ -894658,29 +894657,29 @@ │ │ │ │ nop │ │ │ │ ldr r7, [sp, #640] @ 0x280 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r7, [sp, #232] @ 0xe8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - str r4, [r2, r2] │ │ │ │ + str r4, [r3, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #976] @ 0x3d0 │ │ │ │ + str r6, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r6, r1] │ │ │ │ + str r6, [r7, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #856] @ 0x358 │ │ │ │ + str r6, [sp, #888] @ 0x378 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #784] @ (325094 >::_M_default_append(unsigned int)@@Base+0x9f790>) │ │ │ │ + ldr r7, [pc, #816] @ (3250b4 >::_M_default_append(unsigned int)@@Base+0x9f7b0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [sp, #144] @ 0x90 │ │ │ │ + str r6, [sp, #176] @ 0xb0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #128] @ (324e0c >::_M_default_append(unsigned int)@@Base+0x9f508>) │ │ │ │ + ldr r7, [pc, #160] @ (324e2c >::_M_default_append(unsigned int)@@Base+0x9f528>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r5, [sp, #512] @ 0x200 │ │ │ │ + str r5, [sp, #544] @ 0x220 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #16 │ │ │ │ mov r4, r0 │ │ │ │ @@ -894710,17 +894709,17 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #12] @ (324df0 >::_M_default_append(unsigned int)@@Base+0x9f4ec>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 324dbc >::_M_default_append(unsigned int)@@Base+0x9f4b8> │ │ │ │ - ldr r6, [pc, #576] @ (325030 >::_M_default_append(unsigned int)@@Base+0x9f72c>) │ │ │ │ + ldr r6, [pc, #608] @ (325050 >::_M_default_append(unsigned int)@@Base+0x9f74c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [sp, #960] @ 0x3c0 │ │ │ │ + str r4, [sp, #992] @ 0x3e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #16 │ │ │ │ mov r5, r0 │ │ │ │ @@ -894787,27 +894786,27 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #36] @ (324ec4 >::_M_default_append(unsigned int)@@Base+0x9f5c0>) │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ b.n 324e30 >::_M_default_append(unsigned int)@@Base+0x9f52c> │ │ │ │ - revsh r0, r0 │ │ │ │ + revsh r0, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r0, #32] │ │ │ │ + ldr r6, [r1, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r1, r0] │ │ │ │ + ldrb r6, [r2, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r5, [pc, #960] @ (32527c >::_M_default_append(unsigned int)@@Base+0x9f978>) │ │ │ │ + ldr r5, [pc, #992] @ (32529c >::_M_default_append(unsigned int)@@Base+0x9f998>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [sp, #320] @ 0x140 │ │ │ │ + str r4, [sp, #352] @ 0x160 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #840] @ (32520c >::_M_default_append(unsigned int)@@Base+0x9f908>) │ │ │ │ + ldr r5, [pc, #872] @ (32522c >::_M_default_append(unsigned int)@@Base+0x9f928>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [sp, #200] @ 0xc8 │ │ │ │ + str r4, [sp, #232] @ 0xe8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr.w r2, [pc, #2868] @ 325a10 >::_M_default_append(unsigned int)@@Base+0xa010c> │ │ │ │ sub sp, #56 @ 0x38 │ │ │ │ @@ -895797,318 +895796,318 @@ │ │ │ │ b.w 324ff4 >::_M_default_append(unsigned int)@@Base+0x9f6f0> │ │ │ │ nop │ │ │ │ ... │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [pc, #992] @ (325dfc >::_M_default_append(unsigned int)@@Base+0xa04f8>) │ │ │ │ + ldr r6, [pc, #0] @ (325a1c >::_M_default_append(unsigned int)@@Base+0xa0118>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ str r7, [r7, #60] @ 0x3c │ │ │ │ - vtbx.8 d21, {d31- instruction: 0xffff5af0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r1, r3] │ │ │ │ + ldrh r2, [r2, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [pc, #544] @ (325c4c >::_M_default_append(unsigned int)@@Base+0xa0348>) │ │ │ │ + ldr r4, [pc, #576] @ (325c6c >::_M_default_append(unsigned int)@@Base+0xa0368>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #920] @ 0x398 │ │ │ │ + str r2, [sp, #952] @ 0x3b8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r1, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r4, [pc, #296] @ (325b60 >::_M_default_append(unsigned int)@@Base+0xa025c>) │ │ │ │ + ldr r4, [pc, #328] @ (325b80 >::_M_default_append(unsigned int)@@Base+0xa027c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #672] @ 0x2a0 │ │ │ │ + str r2, [sp, #704] @ 0x2c0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ str r5, [r2, #36] @ 0x24 │ │ │ │ @ instruction: 0xffff6cb5 │ │ │ │ - vdup.8 d20, d4[7] │ │ │ │ + vdup.8 d20, d12[7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #392] @ 0x188 │ │ │ │ + str r2, [sp, #424] @ 0x1a8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #920] @ (325de8 >::_M_default_append(unsigned int)@@Base+0xa04e4>) │ │ │ │ + ldr r3, [pc, #952] @ (325e08 >::_M_default_append(unsigned int)@@Base+0xa0504>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [sp, #272] @ 0x110 │ │ │ │ + str r2, [sp, #304] @ 0x130 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldc2l 15, cr15, [r1, #-1020] @ 0xfffffc04 │ │ │ │ ldc2l 15, cr15, [r9], {255} @ 0xff │ │ │ │ - ldr r3, [pc, #640] @ (325ce0 >::_M_default_append(unsigned int)@@Base+0xa03dc>) │ │ │ │ + ldr r3, [pc, #672] @ (325d00 >::_M_default_append(unsigned int)@@Base+0xa03fc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #1016] @ 0x3f8 │ │ │ │ + str r2, [sp, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #520] @ (325c70 >::_M_default_append(unsigned int)@@Base+0xa036c>) │ │ │ │ + ldr r3, [pc, #552] @ (325c90 >::_M_default_append(unsigned int)@@Base+0xa038c>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #896] @ 0x380 │ │ │ │ + str r1, [sp, #928] @ 0x3a0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ add r4, sp, #308 @ 0x134 │ │ │ │ - @ instruction: 0xffff4b50 │ │ │ │ + @ instruction: 0xffff4b58 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #696] @ 0x2b8 │ │ │ │ + str r1, [sp, #728] @ 0x2d8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ cmp r7, #223 @ 0xdf │ │ │ │ - @ instruction: 0xffff4b1e │ │ │ │ + vtbl.8 d20, {d15-d18}, d22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #496] @ 0x1f0 │ │ │ │ + str r1, [sp, #528] @ 0x210 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #0] @ (325a88 >::_M_default_append(unsigned int)@@Base+0xa0184>) │ │ │ │ + ldr r3, [pc, #32] @ (325aa8 >::_M_default_append(unsigned int)@@Base+0xa01a4>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #368] @ 0x170 │ │ │ │ + str r1, [sp, #400] @ 0x190 │ │ │ │ lsls r4, r1, #1 │ │ │ │ strh.w pc, [r7, #4095] @ 0xfff │ │ │ │ - ldr r2, [pc, #744] @ (325d7c >::_M_default_append(unsigned int)@@Base+0xa0478>) │ │ │ │ + ldr r2, [pc, #776] @ (325d9c >::_M_default_append(unsigned int)@@Base+0xa0498>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r1, [sp, #96] @ 0x60 │ │ │ │ + str r1, [sp, #128] @ 0x80 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #160] @ (325b3c >::_M_default_append(unsigned int)@@Base+0xa0238>) │ │ │ │ + ldr r3, [pc, #192] @ (325b5c >::_M_default_append(unsigned int)@@Base+0xa0258>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ cmp r7, #55 @ 0x37 │ │ │ │ vrsra.u32 d19, d1, #1 │ │ │ │ vqrdmulh.s , , d3[0] │ │ │ │ - vtbl.8 d21, {d31}, d22 │ │ │ │ + vtbl.8 d21, {d31}, d30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r2, r2] │ │ │ │ + ldr r6, [r3, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [pc, #208] @ (325b84 >::_M_default_append(unsigned int)@@Base+0xa0280>) │ │ │ │ + ldr r2, [pc, #240] @ (325ba4 >::_M_default_append(unsigned int)@@Base+0xa02a0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #584] @ 0x248 │ │ │ │ + str r0, [sp, #616] @ 0x268 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r7, r1] │ │ │ │ + ldr r4, [r0, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r2, r3] │ │ │ │ + ldr r4, [r3, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #920] @ (325e5c >::_M_default_append(unsigned int)@@Base+0xa0558>) │ │ │ │ + ldr r1, [pc, #952] @ (325e7c >::_M_default_append(unsigned int)@@Base+0xa0578>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #272] @ 0x110 │ │ │ │ + str r0, [sp, #304] @ 0x130 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r6, r2] │ │ │ │ + ldr r4, [r7, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r4, r3] │ │ │ │ + ldr r6, [r5, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #656] @ (325d64 >::_M_default_append(unsigned int)@@Base+0xa0460>) │ │ │ │ + ldr r1, [pc, #688] @ (325d84 >::_M_default_append(unsigned int)@@Base+0xa0480>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [sp, #8] │ │ │ │ + str r0, [sp, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r1, r3] │ │ │ │ + ldr r2, [r2, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r2, r4] │ │ │ │ + ldr r0, [r3, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #376] @ (325c5c >::_M_default_append(unsigned int)@@Base+0xa0358>) │ │ │ │ + ldr r1, [pc, #408] @ (325c7c >::_M_default_append(unsigned int)@@Base+0xa0378>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r7, #60] @ 0x3c │ │ │ │ + ldrh r4, [r0, #62] @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r7, r3] │ │ │ │ + ldr r0, [r0, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r4, r4] │ │ │ │ + ldr r6, [r5, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r1, [pc, #112] @ (325b64 >::_M_default_append(unsigned int)@@Base+0xa0260>) │ │ │ │ + ldr r1, [pc, #144] @ (325b84 >::_M_default_append(unsigned int)@@Base+0xa0280>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r7, #58] @ 0x3a │ │ │ │ + ldrh r2, [r0, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r1, r4] │ │ │ │ + ldr r6, [r2, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r0, r5] │ │ │ │ + ldr r4, [r1, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [pc, #872] @ (325e6c >::_M_default_append(unsigned int)@@Base+0xa0568>) │ │ │ │ + ldr r0, [pc, #904] @ (325e8c >::_M_default_append(unsigned int)@@Base+0xa0588>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r7, #56] @ 0x38 │ │ │ │ + ldrh r0, [r0, #58] @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #752] @ (325dfc >::_M_default_append(unsigned int)@@Base+0xa04f8>) │ │ │ │ + ldr r0, [pc, #784] @ (325e1c >::_M_default_append(unsigned int)@@Base+0xa0518>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r3, #56] @ 0x38 │ │ │ │ + ldrh r0, [r4, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r1, r4] │ │ │ │ + ldr r0, [r2, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r0, r5] │ │ │ │ + ldr r6, [r1, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [pc, #480] @ (325cfc >::_M_default_append(unsigned int)@@Base+0xa03f8>) │ │ │ │ + ldr r0, [pc, #512] @ (325d1c >::_M_default_append(unsigned int)@@Base+0xa0418>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r2, #54] @ 0x36 │ │ │ │ + ldrh r6, [r3, #54] @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r4, r4] │ │ │ │ + ldr r6, [r5, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r3, r5] │ │ │ │ + ldr r0, [r4, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [pc, #216] @ (325c04 >::_M_default_append(unsigned int)@@Base+0xa0300>) │ │ │ │ + ldr r0, [pc, #248] @ (325c24 >::_M_default_append(unsigned int)@@Base+0xa0320>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r2, #52] @ 0x34 │ │ │ │ + ldrh r4, [r3, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r7, r4] │ │ │ │ + ldr r4, [r0, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r3, r6] │ │ │ │ + ldr r6, [r4, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - blxns lr │ │ │ │ + blxns pc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r2, #50] @ 0x32 │ │ │ │ + ldrh r2, [r3, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r3, r7] │ │ │ │ + ldr r6, [r4, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r7, r5] │ │ │ │ + ldr r6, [r0, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0x47ae │ │ │ │ + @ instruction: 0x47b6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r1, #48] @ 0x30 │ │ │ │ + ldrh r4, [r2, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r0, r7] │ │ │ │ + ldr r4, [r1, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r3, r0] │ │ │ │ + ldrh r2, [r4, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bxns sp │ │ │ │ + bxns lr │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r1, #46] @ 0x2e │ │ │ │ + ldrh r2, [r2, #46] @ 0x2e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r0, r0] │ │ │ │ + ldrh r2, [r1, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r0, r1] │ │ │ │ + ldrh r4, [r1, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bx r5 │ │ │ │ + bx r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r1, #44] @ 0x2c │ │ │ │ + ldrh r0, [r2, #44] @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r5, r0] │ │ │ │ + ldrh r0, [r6, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r2, #48] @ 0x30 │ │ │ │ + str r2, [r3, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov ip, ip │ │ │ │ + mov ip, sp │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r0, #42] @ 0x2a │ │ │ │ + ldrh r2, [r1, #42] @ 0x2a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r3, r1] │ │ │ │ + ldrh r6, [r4, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r6, #44] @ 0x2c │ │ │ │ + str r4, [r7, #44] @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov r8, r4 │ │ │ │ + mov r8, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r7, #38] @ 0x26 │ │ │ │ + ldrh r6, [r0, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r2, r2] │ │ │ │ + ldrh r0, [r3, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r0, r3] │ │ │ │ + ldrh r2, [r1, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mov r0, ip │ │ │ │ + mov r0, sp │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r7, #36] @ 0x24 │ │ │ │ + ldrh r6, [r0, #38] @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r5, r2] │ │ │ │ + ldrh r2, [r6, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r5, r3] │ │ │ │ + ldrh r0, [r6, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mov r2, r3 │ │ │ │ + mov r2, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r7, #34] @ 0x22 │ │ │ │ + ldrh r0, [r0, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r1, r3] │ │ │ │ + ldrh r4, [r2, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r2, r4] │ │ │ │ + ldrh r6, [r3, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r8, fp │ │ │ │ + cmp r8, ip │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r6, #32] │ │ │ │ + ldrh r6, [r7, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r7, r3] │ │ │ │ + ldrh r4, [r0, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r0, r5] │ │ │ │ + ldrh r2, [r1, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp ip, r1 │ │ │ │ + cmp ip, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r5, #30] │ │ │ │ + ldrh r2, [r6, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r4, r4] │ │ │ │ + ldrh r6, [r5, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r0, r6] │ │ │ │ + ldrh r0, [r1, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, r9 │ │ │ │ + cmp r2, sl │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r5, #28] │ │ │ │ + ldrh r0, [r6, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r4, r6] │ │ │ │ + ldrh r6, [r5, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r2, r5] │ │ │ │ + ldrh r0, [r3, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add ip, lr │ │ │ │ + add ip, pc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r2, #26] │ │ │ │ + ldrh r2, [r3, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r0, r6] │ │ │ │ + ldrh r6, [r1, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r1, r7] │ │ │ │ + ldrh r4, [r2, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add sl, r6 │ │ │ │ + add sl, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r2, #24] │ │ │ │ + ldrh r0, [r3, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r6, r6] │ │ │ │ + ldrh r0, [r7, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r2, r0] │ │ │ │ + ldrb r2, [r3, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r0, lr │ │ │ │ + add r0, pc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r1, #22] │ │ │ │ + ldrh r6, [r2, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r6, r7] │ │ │ │ + ldrh r6, [r7, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r4, [r3, r2] │ │ │ │ + ldrb r4, [r4, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r4, r5 │ │ │ │ + add r4, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r1, #20] │ │ │ │ + ldrh r4, [r2, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r1, r2] │ │ │ │ + ldrb r0, [r2, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r6, r3] │ │ │ │ + ldrb r6, [r7, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - mvns r4, r5 │ │ │ │ + mvns r4, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r1, #18] │ │ │ │ + ldrh r4, [r2, #18] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r3, r3] │ │ │ │ + ldrb r6, [r4, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r4, [r6, r5] │ │ │ │ + ldrb r4, [r7, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bics r0, r5 │ │ │ │ + bics r0, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r1, #16] │ │ │ │ + ldrh r0, [r2, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r3, r5] │ │ │ │ + ldrb r6, [r4, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r5, r6] │ │ │ │ + ldrb r0, [r6, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - muls r4, r5 │ │ │ │ + muls r4, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r1, #14] │ │ │ │ + ldrh r4, [r2, #14] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r2, r6] │ │ │ │ + ldrb r6, [r3, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r0, r7] │ │ │ │ + ldrb r0, [r1, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orrs r0, r6 │ │ │ │ + orrs r0, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r2, #12] │ │ │ │ + ldrh r0, [r3, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r4, r6] │ │ │ │ + ldrb r6, [r5, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r0, [r2, r0] │ │ │ │ + ldrsh r0, [r3, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmn r4, r6 │ │ │ │ + cmn r4, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r2, #10] │ │ │ │ + ldrh r4, [r3, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r0, [r0, r0] │ │ │ │ + ldrsh r0, [r1, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r2, [r4, r1] │ │ │ │ + ldrsh r2, [r5, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, r7 │ │ │ │ + cmn r2, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r3, #8] │ │ │ │ + ldrh r2, [r4, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r6, [r1, r1] │ │ │ │ + ldrsh r6, [r2, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r4, [r6, r1] │ │ │ │ + ldrsh r4, [r7, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - negs r0, r7 │ │ │ │ + cmp r0, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r3, #6] │ │ │ │ + ldrh r0, [r4, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r2, [pc, #772] @ (325f98 >::_M_default_append(unsigned int)@@Base+0xa0694>) │ │ │ │ add.w r3, r4, #260 @ 0x104 │ │ │ │ ldr r1, [pc, #772] @ (325f9c >::_M_default_append(unsigned int)@@Base+0xa0698>) │ │ │ │ strd r0, r0, [sp] │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ @@ -896386,95 +896385,95 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #172] @ (326038 >::_M_default_append(unsigned int)@@Base+0xa0734>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 324ff4 >::_M_default_append(unsigned int)@@Base+0x9f6f0> │ │ │ │ - ldrh r0, [r4, r7] │ │ │ │ + ldrh r0, [r5, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r3, r0] │ │ │ │ + ldrb r2, [r4, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #178 @ 0xb2 │ │ │ │ + subs r7, #186 @ 0xba │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r2, #48] @ 0x30 │ │ │ │ + strh r2, [r3, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r0, r0] │ │ │ │ + ldrb r4, [r1, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r5, r0] │ │ │ │ + ldrb r2, [r6, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #114 @ 0x72 │ │ │ │ + subs r7, #122 @ 0x7a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r2, #46] @ 0x2e │ │ │ │ + strh r2, [r3, #46] @ 0x2e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r2, r0] │ │ │ │ + ldrb r0, [r3, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r2, r1] │ │ │ │ + ldrb r6, [r3, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #54 @ 0x36 │ │ │ │ + subs r7, #62 @ 0x3e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r2, #44] @ 0x2c │ │ │ │ + strh r6, [r3, #44] @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r1, r1] │ │ │ │ + ldrb r0, [r2, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r1, r2] │ │ │ │ + ldrb r6, [r2, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #250 @ 0xfa │ │ │ │ + subs r7, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r3, #42] @ 0x2a │ │ │ │ + strh r2, [r4, #42] @ 0x2a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r7, r1] │ │ │ │ + ldrb r6, [r0, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r5, r3] │ │ │ │ + ldrb r6, [r6, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #184 @ 0xb8 │ │ │ │ + subs r6, #192 @ 0xc0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r3, #40] @ 0x28 │ │ │ │ + strh r0, [r4, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r2, r3] │ │ │ │ + ldrb r0, [r3, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r1, r4] │ │ │ │ + ldrb r6, [r2, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #114 @ 0x72 │ │ │ │ + subs r6, #122 @ 0x7a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r2, #38] @ 0x26 │ │ │ │ + strh r2, [r3, #38] @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r7, r3] │ │ │ │ + ldrb r0, [r0, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r4, r3] │ │ │ │ + ldrb r0, [r5, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r1, r5] │ │ │ │ + ldrb r6, [r2, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #248 @ 0xf8 │ │ │ │ + subs r6, #0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r3, #34] @ 0x22 │ │ │ │ + strh r0, [r4, #34] @ 0x22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #220 @ 0xdc │ │ │ │ + subs r5, #228 @ 0xe4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r7, #32] │ │ │ │ + strh r4, [r0, #34] @ 0x22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #144 @ 0x90 │ │ │ │ + subs r5, #152 @ 0x98 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r6, #30] │ │ │ │ + strh r0, [r7, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #116 @ 0x74 │ │ │ │ + subs r5, #124 @ 0x7c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r2, #30] │ │ │ │ + strh r4, [r3, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #72 @ 0x48 │ │ │ │ + subs r5, #80 @ 0x50 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r5, #28] │ │ │ │ + strh r0, [r6, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #24 │ │ │ │ + subs r5, #32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r7, #26] │ │ │ │ + strh r0, [r0, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #230 @ 0xe6 │ │ │ │ + subs r4, #238 @ 0xee │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r0, #26] │ │ │ │ + strh r6, [r1, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #400] @ (3261e0 >::_M_default_append(unsigned int)@@Base+0xa08dc>) │ │ │ │ @@ -896647,45 +896646,45 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #44] @ (326200 >::_M_default_append(unsigned int)@@Base+0xa08fc>) │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mvn.w r3, #10 │ │ │ │ b.n 3260de >::_M_default_append(unsigned int)@@Base+0xa07da> │ │ │ │ - ldr r2, [pc, #344] @ (32633c >::_M_default_append(unsigned int)@@Base+0xa0a38>) │ │ │ │ + ldr r2, [pc, #376] @ (32635c >::_M_default_append(unsigned int)@@Base+0xa0a58>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #68 @ 0x44 │ │ │ │ + subs r3, #76 @ 0x4c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r2, [r4, #12] │ │ │ │ + strh r2, [r5, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #4 │ │ │ │ + subs r3, #12 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r4, [r4, #10] │ │ │ │ + strh r4, [r5, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #214 @ 0xd6 │ │ │ │ + subs r2, #222 @ 0xde │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r6, [r6, #8] │ │ │ │ + strh r6, [r7, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #158 @ 0x9e │ │ │ │ + subs r2, #166 @ 0xa6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r3, r7] │ │ │ │ + ldr r4, [r4, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #20] @ (326228 >::_M_default_append(unsigned int)@@Base+0xa0924>) │ │ │ │ add r1, pc │ │ │ │ bl 539da0 │ │ │ │ cbz r0, 326226 >::_M_default_append(unsigned int)@@Base+0xa0922> │ │ │ │ bl 50366c │ │ │ │ ldr r0, [r0, #12] │ │ │ │ bic.w r0, r0, r0, asr #31 │ │ │ │ pop {r3, pc} │ │ │ │ - ldr r0, [pc, #592] @ (32647c >::_M_default_append(unsigned int)@@Base+0xa0b78>) │ │ │ │ + ldr r0, [pc, #624] @ (32649c >::_M_default_append(unsigned int)@@Base+0xa0b98>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr r2, [pc, #740] @ (326524 >::_M_default_append(unsigned int)@@Base+0xa0c20>) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -896974,55 +896973,55 @@ │ │ │ │ bl 52d660 │ │ │ │ b.n 3263ae >::_M_default_append(unsigned int)@@Base+0xa0aaa> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ strh r4, [r6, #60] @ 0x3c │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r2, #106 @ 0x6a │ │ │ │ + subs r2, #114 @ 0x72 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r3, r0] │ │ │ │ + ldrh r6, [r4, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 326c6c >::_M_default_append(unsigned int)@@Base+0xa1368> │ │ │ │ + b.n 326c7c >::_M_default_append(unsigned int)@@Base+0xa1378> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r2, r4] │ │ │ │ + ldr r0, [r3, r4] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r2, [r4, r3] │ │ │ │ + ldrh r2, [r5, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r2, r6] │ │ │ │ + ldr r4, [r3, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #100 @ 0x64 │ │ │ │ + subs r1, #108 @ 0x6c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #62 @ 0x3e │ │ │ │ + subs r1, #70 @ 0x46 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r2, r3] │ │ │ │ + ldr r2, [r3, r3] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #184 @ 0xb8 │ │ │ │ + subs r0, #192 @ 0xc0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r4, r7] │ │ │ │ + ldrsb r4, [r5, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ strh r4, [r3, #44] @ 0x2c │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldrsb r0, [r7, r5] │ │ │ │ + ldrsb r0, [r0, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #106 @ 0x6a │ │ │ │ + subs r0, #114 @ 0x72 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r5, r1] │ │ │ │ + ldr r2, [r6, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r7, #184 @ 0xb8 │ │ │ │ + adds r7, #192 @ 0xc0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r3, #24] │ │ │ │ + ldrb r6, [r4, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp ip, r8 │ │ │ │ + cmp ip, r9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r7, #114 @ 0x72 │ │ │ │ + adds r7, #122 @ 0x7a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r3, #23] │ │ │ │ + ldrb r0, [r4, #23] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r0, [r2, r5] │ │ │ │ + ldrsb r0, [r3, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ ldr r1, [pc, #140] @ (326620 >::_M_default_append(unsigned int)@@Base+0xa0d1c>) │ │ │ │ @@ -897077,27 +897076,27 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #32] @ (326638 >::_M_default_append(unsigned int)@@Base+0xa0d34>) │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3265c4 >::_M_default_append(unsigned int)@@Base+0xa0cc0> │ │ │ │ nop │ │ │ │ - cmp r4, r2 │ │ │ │ + cmp r4, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, #154 @ 0x9a │ │ │ │ + adds r6, #162 @ 0xa2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r7, #19] │ │ │ │ + ldrb r2, [r0, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #126 @ 0x7e │ │ │ │ + adds r6, #134 @ 0x86 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r5, r0] │ │ │ │ + ldr r6, [r6, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, #92 @ 0x5c │ │ │ │ + adds r6, #100 @ 0x64 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r2, [r0, r7] │ │ │ │ + ldrsb r2, [r1, r7] │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #116] @ (3266c4 >::_M_default_append(unsigned int)@@Base+0xa0dc0>) │ │ │ │ @@ -897144,23 +897143,23 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #24] @ (3266d4 >::_M_default_append(unsigned int)@@Base+0xa0dd0>) │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 326676 >::_M_default_append(unsigned int)@@Base+0xa0d72> │ │ │ │ nop │ │ │ │ - add r6, sl │ │ │ │ + add r6, fp │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r5, #216 @ 0xd8 │ │ │ │ + adds r5, #224 @ 0xe0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r7, #16] │ │ │ │ + ldrb r0, [r0, #17] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #184 @ 0xb8 │ │ │ │ + adds r5, #192 @ 0xc0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r2, [r5, r6] │ │ │ │ + ldrsb r2, [r6, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ subs r0, r1, r0 │ │ │ │ bx lr │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -897274,17 +897273,17 @@ │ │ │ │ b.n 326766 >::_M_default_append(unsigned int)@@Base+0xa0e62> │ │ │ │ mov r0, r4 │ │ │ │ bl 41f4a0 │ │ │ │ ldrb.w r3, [r0, #385] @ 0x181 │ │ │ │ lsls r3, r3, #30 │ │ │ │ bne.n 3267e4 >::_M_default_append(unsigned int)@@Base+0xa0ee0> │ │ │ │ b.n 326708 >::_M_default_append(unsigned int)@@Base+0xa0e04> │ │ │ │ - ldrsb r2, [r0, r6] │ │ │ │ + ldrsb r2, [r1, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r2, #14] │ │ │ │ + ldrb r6, [r3, #14] │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ bl 50366c │ │ │ │ @@ -897507,21 +897506,21 @@ │ │ │ │ ... │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r6, #10] │ │ │ │ lsls r7, r2, #1 │ │ │ │ strh r6, [r7, #6] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strb r2, [r4, r1] │ │ │ │ + strb r2, [r5, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r6, #1] │ │ │ │ + ldrb r6, [r7, #1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r0, r1] │ │ │ │ + strb r4, [r1, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r3, #1] │ │ │ │ + ldrb r0, [r4, #1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, #24 │ │ │ │ mov r6, r0 │ │ │ │ @@ -897706,21 +897705,21 @@ │ │ │ │ mov r0, r5 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #24 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - strh r2, [r5, r5] │ │ │ │ + strh r2, [r6, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r0, r5] │ │ │ │ + strh r0, [r1, r5] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r2, r0] │ │ │ │ + strh r0, [r3, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r5, #24] │ │ │ │ + strb r4, [r6, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (326d54 >::_M_default_append(unsigned int)@@Base+0xa1450>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -897761,15 +897760,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrb r2, [r7, #19] │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [r5, r6] │ │ │ │ + str r6, [r6, r6] │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldrb r0, [r0, #19] │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ @@ -898038,21 +898037,21 @@ │ │ │ │ ... │ │ │ │ ldrb r4, [r7, #17] │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r6, [r5, #9] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r6, [pc, #528] @ (3272a0 >::_M_default_append(unsigned int)@@Base+0xa199c>) │ │ │ │ + ldr r6, [pc, #560] @ (3272c0 >::_M_default_append(unsigned int)@@Base+0xa19bc>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r3, #10] │ │ │ │ + strb r0, [r4, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #336] @ (3271e8 >::_M_default_append(unsigned int)@@Base+0xa18e4>) │ │ │ │ + ldr r6, [pc, #368] @ (327208 >::_M_default_append(unsigned int)@@Base+0xa1904>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r5, #9] │ │ │ │ + strb r0, [r6, #9] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ movs r4, #0 │ │ │ │ @@ -899318,103 +899317,103 @@ │ │ │ │ b.n 3278d8 >::_M_default_append(unsigned int)@@Base+0xa1fd4> │ │ │ │ strb r0, [r7, #19] │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ strb r0, [r0, #18] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - ldr r0, [pc, #560] @ (328004 >::_M_default_append(unsigned int)@@Base+0xa2700>) │ │ │ │ + ldr r0, [pc, #592] @ (328024 >::_M_default_append(unsigned int)@@Base+0xa2720>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r3, #72] @ 0x48 │ │ │ │ + ldr r6, [r4, #72] @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #472] @ (327fb4 >::_M_default_append(unsigned int)@@Base+0xa26b0>) │ │ │ │ + ldr r0, [pc, #504] @ (327fd4 >::_M_default_append(unsigned int)@@Base+0xa26d0>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - blxns r5 │ │ │ │ + blxns r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp sl, lr │ │ │ │ + cmp sl, pc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r0, #32] │ │ │ │ + ldr r2, [r1, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, lr │ │ │ │ + cmp r4, pc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r8, r0 │ │ │ │ + add r8, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - muls r4, r1 │ │ │ │ + muls r4, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r4, #116] @ 0x74 │ │ │ │ + str r0, [r5, #116] @ 0x74 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - orrs r2, r2 │ │ │ │ + orrs r2, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmn r0, r1 │ │ │ │ + cmn r0, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r3, #108] @ 0x6c │ │ │ │ + str r4, [r4, #108] @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r2, r5 │ │ │ │ + cmp r2, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r7, #104] @ 0x68 │ │ │ │ + str r4, [r0, #108] @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, r1 │ │ │ │ + cmp r6, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r4, #104] @ 0x68 │ │ │ │ + str r2, [r5, #104] @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - negs r0, r6 │ │ │ │ + negs r0, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r0, #104] @ 0x68 │ │ │ │ + str r2, [r1, #104] @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - negs r4, r2 │ │ │ │ + negs r4, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r4, #100] @ 0x64 │ │ │ │ + str r6, [r5, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - tst r0, r7 │ │ │ │ + negs r0, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r1, #100] @ 0x64 │ │ │ │ + str r2, [r2, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - tst r4, r3 │ │ │ │ + tst r4, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r5, #96] @ 0x60 │ │ │ │ + str r6, [r6, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - tst r0, r0 │ │ │ │ + tst r0, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r2, #96] @ 0x60 │ │ │ │ + str r2, [r3, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rors r4, r4 │ │ │ │ + rors r4, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r6, #92] @ 0x5c │ │ │ │ + str r6, [r7, #92] @ 0x5c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rors r0, r1 │ │ │ │ + rors r0, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r3, #92] @ 0x5c │ │ │ │ + str r2, [r4, #92] @ 0x5c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sbcs r4, r5 │ │ │ │ + sbcs r4, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r7, #88] @ 0x58 │ │ │ │ + str r6, [r0, #92] @ 0x5c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sbcs r0, r2 │ │ │ │ + sbcs r0, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r4, #88] @ 0x58 │ │ │ │ + str r2, [r5, #88] @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adcs r4, r6 │ │ │ │ + adcs r4, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r0, #88] @ 0x58 │ │ │ │ + str r6, [r1, #88] @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adcs r0, r3 │ │ │ │ + adcs r0, r4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r5, #84] @ 0x54 │ │ │ │ + str r2, [r6, #84] @ 0x54 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r7 │ │ │ │ + adcs r4, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r1, #84] @ 0x54 │ │ │ │ + str r6, [r2, #84] @ 0x54 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r4 │ │ │ │ + asrs r0, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r6, #80] @ 0x50 │ │ │ │ + str r2, [r7, #80] @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r0 │ │ │ │ + asrs r6, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r3, #80] @ 0x50 │ │ │ │ + str r0, [r4, #80] @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr.w r4, [pc, #1172] @ 328330 >::_M_default_append(unsigned int)@@Base+0xa2a2c> │ │ │ │ @@ -899852,79 +899851,79 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 3282d8 >::_M_default_append(unsigned int)@@Base+0xa29d4> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldr r4, [r2, #52] @ 0x34 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r7, #40 @ 0x28 │ │ │ │ + subs r7, #48 @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r7, #48] @ 0x30 │ │ │ │ + str r4, [r0, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r7, #16 │ │ │ │ + subs r7, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r4, #48] @ 0x30 │ │ │ │ + str r4, [r5, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, #150 @ 0x96 │ │ │ │ + subs r6, #158 @ 0x9e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r5, #40] @ 0x28 │ │ │ │ + str r2, [r6, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r2, [r4, #24] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - subs r6, #40 @ 0x28 │ │ │ │ + subs r6, #48 @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r7, #32] │ │ │ │ + str r4, [r0, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, #14 │ │ │ │ + subs r6, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r4, #32] │ │ │ │ + str r2, [r5, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #244 @ 0xf4 │ │ │ │ + subs r5, #252 @ 0xfc │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r1, #32] │ │ │ │ + str r0, [r2, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #202 @ 0xca │ │ │ │ + subs r5, #210 @ 0xd2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r3, #28] │ │ │ │ + str r6, [r4, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #136 @ 0x88 │ │ │ │ + subs r5, #144 @ 0x90 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r3, #24] │ │ │ │ + str r4, [r4, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #56 @ 0x38 │ │ │ │ + subs r5, #64 @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r1, #20] │ │ │ │ + str r4, [r2, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #20 │ │ │ │ + subs r5, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r5, #16] │ │ │ │ + str r0, [r6, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #252 @ 0xfc │ │ │ │ + subs r5, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r2, #16] │ │ │ │ + str r0, [r3, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #90 @ 0x5a │ │ │ │ + subs r4, #98 @ 0x62 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r5, #4] │ │ │ │ + str r6, [r6, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #238 @ 0xee │ │ │ │ + subs r3, #246 @ 0xf6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r0, #0] │ │ │ │ + str r2, [r1, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #214 @ 0xd6 │ │ │ │ + subs r3, #222 @ 0xde │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r2, [r5, r7] │ │ │ │ + ldrsh r2, [r6, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #182 @ 0xb6 │ │ │ │ + subs r3, #190 @ 0xbe │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r2, [r1, r7] │ │ │ │ + ldrsh r2, [r2, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #156 @ 0x9c │ │ │ │ + subs r3, #164 @ 0xa4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsh r0, [r6, r6] │ │ │ │ + ldrsh r0, [r7, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r5, r3 │ │ │ │ @@ -900170,37 +900169,37 @@ │ │ │ │ movs r7, #0 │ │ │ │ b.n 328482 >::_M_default_append(unsigned int)@@Base+0xa2b7e> │ │ │ │ mov.w ip, #4294967295 @ 0xffffffff │ │ │ │ b.n 328462 >::_M_default_append(unsigned int)@@Base+0xa2b5e> │ │ │ │ mvn.w ip, #1 │ │ │ │ b.n 328462 >::_M_default_append(unsigned int)@@Base+0xa2b5e> │ │ │ │ nop │ │ │ │ - subs r1, #104 @ 0x68 │ │ │ │ + subs r1, #112 @ 0x70 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r4, [r7, r5] │ │ │ │ + ldrb r4, [r0, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r1, #80 @ 0x50 │ │ │ │ + subs r1, #88 @ 0x58 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r4, [r4, r5] │ │ │ │ + ldrb r4, [r5, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r1, #34 @ 0x22 │ │ │ │ + subs r1, #42 @ 0x2a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r6, [r6, r4] │ │ │ │ + ldrb r6, [r7, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #216 @ 0xd8 │ │ │ │ + subs r0, #224 @ 0xe0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r4, [r5, r3] │ │ │ │ + ldrb r4, [r6, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #192 @ 0xc0 │ │ │ │ + subs r0, #200 @ 0xc8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r4, [r2, r3] │ │ │ │ + ldrb r4, [r3, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #54 @ 0x36 │ │ │ │ + subs r0, #62 @ 0x3e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r1, r1] │ │ │ │ + ldrb r2, [r2, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ ldr.w r4, [pc, #1168] @ 328b7c >::_M_default_append(unsigned int)@@Base+0xa3278> │ │ │ │ @@ -900637,79 +900636,79 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 328b24 >::_M_default_append(unsigned int)@@Base+0xa3220> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ str r4, [r0, #48] @ 0x30 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r6, #216 @ 0xd8 │ │ │ │ + adds r6, #224 @ 0xe0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r5, r3] │ │ │ │ + ldrh r4, [r6, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #192 @ 0xc0 │ │ │ │ + adds r6, #200 @ 0xc8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r2, r3] │ │ │ │ + ldrh r4, [r3, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #74 @ 0x4a │ │ │ │ + adds r6, #82 @ 0x52 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r6, [r3, r1] │ │ │ │ + ldrh r6, [r4, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ str r6, [r2, #20] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - adds r5, #220 @ 0xdc │ │ │ │ + adds r5, #228 @ 0xe4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r6, r7] │ │ │ │ + ldr r0, [r7, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #194 @ 0xc2 │ │ │ │ + adds r5, #202 @ 0xca │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [r2, r7] │ │ │ │ + ldr r6, [r3, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #168 @ 0xa8 │ │ │ │ + adds r5, #176 @ 0xb0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r7, r6] │ │ │ │ + ldr r4, [r0, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #126 @ 0x7e │ │ │ │ + adds r5, #134 @ 0x86 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r2, r6] │ │ │ │ + ldr r2, [r3, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #60 @ 0x3c │ │ │ │ + adds r5, #68 @ 0x44 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r2, r5] │ │ │ │ + ldr r0, [r3, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #236 @ 0xec │ │ │ │ + adds r4, #244 @ 0xf4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r0, r4] │ │ │ │ + ldr r0, [r1, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #200 @ 0xc8 │ │ │ │ + adds r4, #208 @ 0xd0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r3, r3] │ │ │ │ + ldr r4, [r4, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #176 @ 0xb0 │ │ │ │ + adds r4, #184 @ 0xb8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r0, r3] │ │ │ │ + ldr r4, [r1, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #14 │ │ │ │ + adds r4, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r4, r0] │ │ │ │ + ldr r2, [r5, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #162 @ 0xa2 │ │ │ │ + adds r3, #170 @ 0xaa │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r6, r6] │ │ │ │ + ldrsb r6, [r7, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #138 @ 0x8a │ │ │ │ + adds r3, #146 @ 0x92 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r3, r6] │ │ │ │ + ldrsb r6, [r4, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #106 @ 0x6a │ │ │ │ + adds r3, #114 @ 0x72 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r6, [r7, r5] │ │ │ │ + ldrsb r6, [r0, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #80 @ 0x50 │ │ │ │ + adds r3, #88 @ 0x58 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrsb r4, [r4, r5] │ │ │ │ + ldrsb r4, [r5, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, #188 @ 0xbc │ │ │ │ @@ -901272,44 +901271,44 @@ │ │ │ │ ... │ │ │ │ ldrb r6, [r1, r7] │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldrb r0, [r1, r6] │ │ │ │ lsls r7, r2, #1 │ │ │ │ - adds r1, #126 @ 0x7e │ │ │ │ + adds r1, #134 @ 0x86 │ │ │ │ lsls r7, r1, #1 │ │ │ │ bhi.n 32932a >::_M_default_append(unsigned int)@@Base+0xa3a26> │ │ │ │ - vaddl.u , d15, d24 │ │ │ │ + vshr.u32 d19, d16, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r7, r0] │ │ │ │ + strb r4, [r0, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #16 │ │ │ │ + adds r0, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r4, r0] │ │ │ │ + strb r4, [r5, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, #228 @ 0xe4 │ │ │ │ + cmp r6, #236 @ 0xec │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r7, r3] │ │ │ │ + strh r0, [r0, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #234 @ 0xea │ │ │ │ + cmp r5, #242 @ 0xf2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r7, r7] │ │ │ │ + strh r6, [r0, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #228 @ 0xe4 │ │ │ │ + cmp r5, #236 @ 0xec │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r5, #70 @ 0x46 │ │ │ │ + cmp r5, #78 @ 0x4e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r2, [r3, r5] │ │ │ │ + str r2, [r4, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #40 @ 0x28 │ │ │ │ + cmp r5, #48 @ 0x30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r7, r4] │ │ │ │ + str r4, [r0, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, #224 @ 0xe0 │ │ │ │ + cmp r4, #232 @ 0xe8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ vldr d1, [pc, #648] @ 329520 >::_M_default_append(unsigned int)@@Base+0xa3c1c> │ │ │ │ str r2, [sp, #16] │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ str r2, [sp, #20] │ │ │ │ vmov.f64 d2, d1 │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ @@ -901552,31 +901551,31 @@ │ │ │ │ add r3, sp, #160 @ 0xa0 │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ add r3, sp, #156 @ 0x9c │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ b.n 3295d0 >::_M_default_append(unsigned int)@@Base+0xa3ccc> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - cmp r3, #136 @ 0x88 │ │ │ │ + cmp r3, #144 @ 0x90 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [pc, #624] @ (3297a0 >::_M_default_append(unsigned int)@@Base+0xa3e9c>) │ │ │ │ + ldr r7, [pc, #656] @ (3297c0 >::_M_default_append(unsigned int)@@Base+0xa3ebc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r3, #82 @ 0x52 │ │ │ │ + cmp r3, #90 @ 0x5a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [pc, #408] @ (3296d0 >::_M_default_append(unsigned int)@@Base+0xa3dcc>) │ │ │ │ + ldr r7, [pc, #440] @ (3296f0 >::_M_default_append(unsigned int)@@Base+0xa3dec>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r3, #28 │ │ │ │ + cmp r3, #36 @ 0x24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [pc, #192] @ (329600 >::_M_default_append(unsigned int)@@Base+0xa3cfc>) │ │ │ │ + ldr r7, [pc, #224] @ (329620 >::_M_default_append(unsigned int)@@Base+0xa3d1c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r3, #24 │ │ │ │ + cmp r3, #32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r1, #202 @ 0xca │ │ │ │ + cmp r1, #210 @ 0xd2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r1, #196 @ 0xc4 │ │ │ │ + cmp r1, #204 @ 0xcc │ │ │ │ lsls r7, r1, #1 │ │ │ │ bl 49299c │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ cmp r0, r3 │ │ │ │ beq.w 32a33a >::_M_default_append(unsigned int)@@Base+0xa4a36> │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldr r0, [sp, #156] @ 0x9c │ │ │ │ @@ -902828,85 +902827,85 @@ │ │ │ │ ldr r0, [pc, #160] @ (32a3f0 >::_M_default_append(unsigned int)@@Base+0xa4aec>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ b.w 328c68 >::_M_default_append(unsigned int)@@Base+0xa3364> │ │ │ │ - movs r7, #98 @ 0x62 │ │ │ │ + movs r7, #106 @ 0x6a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [pc, #464] @ (32a53c >::_M_default_append(unsigned int)@@Base+0xa4c38>) │ │ │ │ + ldr r3, [pc, #496] @ (32a55c >::_M_default_append(unsigned int)@@Base+0xa4c58>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #64 @ 0x40 │ │ │ │ + movs r7, #72 @ 0x48 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #176 @ 0xb0 │ │ │ │ + movs r3, #184 @ 0xb8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #164 @ 0xa4 │ │ │ │ + movs r3, #172 @ 0xac │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #86 @ 0x56 │ │ │ │ + movs r1, #94 @ 0x5e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, ip │ │ │ │ + cmp r6, sp │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r1, #56 @ 0x38 │ │ │ │ + movs r1, #64 @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, r9 │ │ │ │ + cmp r0, sl │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r1, #14 │ │ │ │ + movs r1, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r0, r4 │ │ │ │ + cmp r0, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r0, #238 @ 0xee │ │ │ │ + movs r0, #246 @ 0xf6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add lr, pc │ │ │ │ + cmp r6, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r0, #206 @ 0xce │ │ │ │ + movs r0, #214 @ 0xd6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add lr, fp │ │ │ │ + add lr, ip │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r0, #174 @ 0xae │ │ │ │ + movs r0, #182 @ 0xb6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add lr, r7 │ │ │ │ + add lr, r8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r0, #138 @ 0x8a │ │ │ │ + movs r0, #146 @ 0x92 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add ip, r3 │ │ │ │ + add ip, r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, r4, #4 │ │ │ │ + subs r4, r5, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - orrs r4, r6 │ │ │ │ + orrs r4, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, r3, #5 │ │ │ │ + adds r6, r4, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adcs r0, r6 │ │ │ │ + adcs r0, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r3, #4 │ │ │ │ + adds r0, r4, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, r6, #0 │ │ │ │ + adds r4, r7, #0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - eors r0, r1 │ │ │ │ + eors r0, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, r3, #0 │ │ │ │ + adds r2, r4, #0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ands r6, r5 │ │ │ │ + ands r6, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, r0, #0 │ │ │ │ + adds r2, r1, #0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ands r6, r2 │ │ │ │ + ands r6, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, r2, r7 │ │ │ │ + subs r2, r3, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #230 @ 0xe6 │ │ │ │ + subs r7, #238 @ 0xee │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, r5, r6 │ │ │ │ + subs r0, r6, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #194 @ 0xc2 │ │ │ │ + subs r7, #202 @ 0xca │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r5, r5 │ │ │ │ + subs r6, r6, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r7, #128 @ 0x80 │ │ │ │ + subs r7, #136 @ 0x88 │ │ │ │ lsls r4, r1, #1 │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [pc, #384] @ (32a578 >::_M_default_append(unsigned int)@@Base+0xa4c74>) │ │ │ │ movw r1, #1013 @ 0x3f5 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -903044,61 +903043,61 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #104] @ (32a5d4 >::_M_default_append(unsigned int)@@Base+0xa4cd0>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 32a42a >::_M_default_append(unsigned int)@@Base+0xa4b26> │ │ │ │ - subs r0, r7, r2 │ │ │ │ + subs r0, r0, r3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #204 @ 0xcc │ │ │ │ + subs r6, #212 @ 0xd4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r3, r2 │ │ │ │ + subs r6, r4, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #176 @ 0xb0 │ │ │ │ + subs r6, #184 @ 0xb8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, r7, r1 │ │ │ │ + subs r4, r0, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #142 @ 0x8e │ │ │ │ + subs r6, #150 @ 0x96 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, r5, r0 │ │ │ │ + subs r0, r6, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #58 @ 0x3a │ │ │ │ + subs r6, #66 @ 0x42 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, r1, r0 │ │ │ │ + subs r0, r2, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #26 │ │ │ │ + subs r6, #34 @ 0x22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, r5, r7 │ │ │ │ + adds r6, r6, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, #0 │ │ │ │ + subs r6, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, r2, r7 │ │ │ │ + adds r4, r3, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #230 @ 0xe6 │ │ │ │ + subs r5, #238 @ 0xee │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, r7, r6 │ │ │ │ + adds r2, r0, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #204 @ 0xcc │ │ │ │ + subs r5, #212 @ 0xd4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r4, r6 │ │ │ │ + adds r0, r5, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #178 @ 0xb2 │ │ │ │ + subs r5, #186 @ 0xba │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, r0, r6 │ │ │ │ + adds r6, r1, r6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #152 @ 0x98 │ │ │ │ + subs r5, #160 @ 0xa0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, r5, r5 │ │ │ │ + adds r4, r6, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #126 @ 0x7e │ │ │ │ + subs r5, #134 @ 0x86 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, r2, r5 │ │ │ │ + adds r2, r3, r5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r5, #100 @ 0x64 │ │ │ │ + subs r5, #108 @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ movs r2, #1 │ │ │ │ sub sp, #12 │ │ │ │ @@ -903121,17 +903120,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - adds r6, r5, r2 │ │ │ │ + adds r6, r6, r2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, #194 @ 0xc2 │ │ │ │ + subs r4, #202 @ 0xca │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr.w r2, [pc, #1228] @ 32ab08 >::_M_default_append(unsigned int)@@Base+0xa5204> │ │ │ │ sub sp, #32 │ │ │ │ @@ -903594,148 +903593,148 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ bics r4, r6 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, r6, r1 │ │ │ │ + adds r2, r7, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - ldr r5, [pc, #992] @ (32aefc >::_M_default_append(unsigned int)@@Base+0xa55f8>) │ │ │ │ + ldr r6, [pc, #0] @ (32ab1c >::_M_default_append(unsigned int)@@Base+0xa5218>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r7, r0 │ │ │ │ + adds r4, r0, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ lsls r5, r4, #21 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r3, #31 │ │ │ │ + asrs r4, r4, #31 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #238 @ 0xee │ │ │ │ + subs r3, #246 @ 0xf6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ orrs r4, r0 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - asrs r6, r3, #30 │ │ │ │ + asrs r6, r4, #30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #176 @ 0xb0 │ │ │ │ + subs r3, #184 @ 0xb8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmia r5!, {r0, r4, r5, r7} │ │ │ │ vshr.u64 q14, , #1 │ │ │ │ - vqshl.u32 , q6, #31 │ │ │ │ + @ instruction: 0xffff1764 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #112 @ 0x70 │ │ │ │ + subs r3, #120 @ 0x78 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r0, #29 │ │ │ │ + asrs r2, r1, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #86 @ 0x56 │ │ │ │ + subs r3, #94 @ 0x5e │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmia r3!, {r0, r2, r3, r5} │ │ │ │ vcvt.f16.u16 d29, d11, #1 │ │ │ │ - vabdl.u , d15, d4 │ │ │ │ + vabdl.u , d15, d12 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r3, #24 │ │ │ │ + subs r3, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r5, #27 │ │ │ │ + asrs r2, r6, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, #254 @ 0xfe │ │ │ │ + subs r3, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldmia r4!, {r0, r1, r2, r5, r6, r7} │ │ │ │ - vrsubhn.i d17, , q14 │ │ │ │ + vqshlu.s64 d17, d20, #63 @ 0x3f │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, #192 @ 0xc0 │ │ │ │ + subs r2, #200 @ 0xc8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ bkpt 0x00b5 │ │ │ │ - vmlsl.u , d31, d28[0] │ │ │ │ + vqshlu.s64 , q10, #63 @ 0x3f │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r6, #25 │ │ │ │ + asrs r6, r7, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, #138 @ 0x8a │ │ │ │ + subs r2, #146 @ 0x92 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r3, #25 │ │ │ │ + asrs r0, r4, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, #106 @ 0x6a │ │ │ │ + subs r2, #114 @ 0x72 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r2, #27 │ │ │ │ + asrs r2, r3, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r2, #28 │ │ │ │ + asrs r0, r3, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r3, #24 │ │ │ │ + asrs r4, r4, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, #48 @ 0x30 │ │ │ │ + subs r2, #56 @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r6, #27 │ │ │ │ + asrs r6, r7, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r2, #28 │ │ │ │ + asrs r4, r3, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r3, #23 │ │ │ │ + asrs r6, r4, #23 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #242 @ 0xf2 │ │ │ │ + subs r1, #250 @ 0xfa │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r0, #28 │ │ │ │ + asrs r2, r1, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r4, #28 │ │ │ │ + asrs r0, r5, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r4, #22 │ │ │ │ + asrs r4, r5, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #184 @ 0xb8 │ │ │ │ + subs r1, #192 @ 0xc0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r1, #28 │ │ │ │ + asrs r0, r2, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r4, #28 │ │ │ │ + asrs r6, r5, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r5, #21 │ │ │ │ + asrs r2, r6, #21 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #126 @ 0x7e │ │ │ │ + subs r1, #134 @ 0x86 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r1, #28 │ │ │ │ + asrs r2, r2, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r0, #29 │ │ │ │ + asrs r0, r1, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r5, #20 │ │ │ │ + asrs r4, r6, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #64 @ 0x40 │ │ │ │ + subs r1, #72 @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r5, #28 │ │ │ │ + asrs r0, r6, #28 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r3, #29 │ │ │ │ + asrs r6, r4, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r6, #19 │ │ │ │ + asrs r2, r7, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #6 │ │ │ │ + subs r1, #14 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r1, #29 │ │ │ │ + asrs r0, r2, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r6, r7, #29 │ │ │ │ + asrs r6, r0, #30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r7, #18 │ │ │ │ + asrs r0, r0, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #204 @ 0xcc │ │ │ │ + subs r0, #212 @ 0xd4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r5, #29 │ │ │ │ + asrs r6, r6, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r6, #30 │ │ │ │ + asrs r4, r7, #30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r6, #17 │ │ │ │ + asrs r4, r7, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #136 @ 0x88 │ │ │ │ + subs r0, #144 @ 0x90 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r3, #30 │ │ │ │ + asrs r2, r4, #30 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r6, #31 │ │ │ │ + asrs r0, r7, #31 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r0, r6, #16 │ │ │ │ + asrs r0, r7, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, #68 @ 0x44 │ │ │ │ + subs r0, #76 @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r3, #31 │ │ │ │ + asrs r2, r4, #31 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, r6, r0 │ │ │ │ + adds r4, r7, r0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r2, r5, #15 │ │ │ │ + asrs r2, r6, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r7, #254 @ 0xfe │ │ │ │ + subs r0, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 32a628 >::_M_default_append(unsigned int)@@Base+0xa4d24> │ │ │ │ @@ -903756,32 +903755,32 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - asrs r0, r4, #9 │ │ │ │ + asrs r0, r5, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, #116 @ 0x74 │ │ │ │ + adds r6, #124 @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #24] @ (32aca0 >::_M_default_append(unsigned int)@@Base+0xa539c>) │ │ │ │ add r1, pc │ │ │ │ bl 539da0 │ │ │ │ bl 50366c │ │ │ │ ldr r0, [r0, #44] @ 0x2c │ │ │ │ bl 4914b4 │ │ │ │ clz r0, r0 │ │ │ │ lsrs r0, r0, #5 │ │ │ │ pop {r3, pc} │ │ │ │ - blx lr │ │ │ │ + blx pc │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #12 │ │ │ │ mov r5, r1 │ │ │ │ @@ -903811,19 +903810,19 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - @ instruction: 0x47be │ │ │ │ + @ instruction: 0x47c6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r2, #7 │ │ │ │ + asrs r2, r3, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r5, #230 @ 0xe6 │ │ │ │ + adds r5, #238 @ 0xee │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ bl 50366c │ │ │ │ @@ -903987,27 +903986,27 @@ │ │ │ │ ldr r2, [sp, #8] │ │ │ │ b.n 32ae58 >::_M_default_append(unsigned int)@@Base+0xa5554> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ subs r4, #152 @ 0x98 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r3, #19 │ │ │ │ + asrs r0, r4, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, #152 @ 0x98 │ │ │ │ + adds r4, #160 @ 0xa0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ subs r3, #156 @ 0x9c │ │ │ │ lsls r7, r2, #1 │ │ │ │ - asrs r6, r1, #18 │ │ │ │ + asrs r6, r2, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, #78 @ 0x4e │ │ │ │ + adds r4, #86 @ 0x56 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r6, #17 │ │ │ │ + asrs r2, r7, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, #50 @ 0x32 │ │ │ │ + adds r4, #58 @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #200] @ (32afac >::_M_default_append(unsigned int)@@Base+0xa56a8>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -904100,17 +904099,17 @@ │ │ │ │ nop │ │ │ │ subs r3, #14 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ subs r2, #232 @ 0xe8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - asrs r0, r7, #13 │ │ │ │ + asrs r0, r0, #14 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r3, #56 @ 0x38 │ │ │ │ + adds r3, #64 @ 0x40 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr.w ip, [pc, #188] @ 32b08c >::_M_default_append(unsigned int)@@Base+0xa5788> │ │ │ │ mov r4, r3 │ │ │ │ @@ -904194,17 +904193,17 @@ │ │ │ │ nop │ │ │ │ subs r2, #32 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ subs r1, #254 @ 0xfe │ │ │ │ lsls r7, r2, #1 │ │ │ │ - asrs r0, r3, #10 │ │ │ │ + asrs r0, r4, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #88 @ 0x58 │ │ │ │ + adds r2, #96 @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #8 │ │ │ │ mov r6, r0 │ │ │ │ @@ -904239,15 +904238,15 @@ │ │ │ │ add.w r1, r4, #8 │ │ │ │ str r6, [sp, #0] │ │ │ │ lsls r2, r2, #2 │ │ │ │ bl 15298 │ │ │ │ movs r0, #1 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - asrs r2, r4, #9 │ │ │ │ + asrs r2, r5, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #88] @ (32b174 >::_M_default_append(unsigned int)@@Base+0xa5870>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -904287,15 +904286,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ subs r0, #214 @ 0xd6 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r3, #7 │ │ │ │ + asrs r4, r4, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ subs r0, #158 @ 0x9e │ │ │ │ lsls r7, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -904444,49 +904443,49 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 32b21c >::_M_default_append(unsigned int)@@Base+0xa5918> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ subs r0, #94 @ 0x5e │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r2, r5, #5 │ │ │ │ + asrs r2, r6, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stc2l 15, cr15, [pc, #1020]! @ 32b70c >::_M_default_append(unsigned int)@@Base+0xa5e08> │ │ │ │ - sbc.w r0, r4, fp, lsl #1 │ │ │ │ - asrs r6, r2, #5 │ │ │ │ + sbc.w r0, ip, fp, lsl #1 │ │ │ │ + asrs r6, r3, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ vmaxnm.f16 , , │ │ │ │ - asrs r6, r7, #3 │ │ │ │ + asrs r6, r0, #4 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #190 @ 0xbe │ │ │ │ + adds r0, #198 @ 0xc6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ adds r7, #216 @ 0xd8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - asrs r4, r1, #3 │ │ │ │ + asrs r4, r2, #3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #140 @ 0x8c │ │ │ │ + adds r0, #148 @ 0x94 │ │ │ │ lsls r4, r1, #1 │ │ │ │ @ instruction: 0xfaafffff │ │ │ │ mrc2 15, 1, pc, cr5, cr15, {7} │ │ │ │ - asrs r6, r1, #2 │ │ │ │ + asrs r6, r2, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #78 @ 0x4e │ │ │ │ + adds r0, #86 @ 0x56 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r6, #1 │ │ │ │ + asrs r4, r7, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #52 @ 0x34 │ │ │ │ + adds r0, #60 @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldc2 15, cr15, [pc], {255} @ 0xff │ │ │ │ - asrs r0, r0, #1 │ │ │ │ + asrs r0, r1, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, #0 │ │ │ │ + adds r0, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r4, #32 │ │ │ │ + asrs r2, r5, #32 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r7, #224 @ 0xe0 │ │ │ │ + cmp r7, #232 @ 0xe8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #20 │ │ │ │ @@ -904600,27 +904599,27 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #36] @ (32b4b4 >::_M_default_append(unsigned int)@@Base+0xa5bb0>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 32b45e >::_M_default_append(unsigned int)@@Base+0xa5b5a> │ │ │ │ - lsrs r2, r3, #29 │ │ │ │ + lsrs r2, r4, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r7, #26 │ │ │ │ + lsrs r6, r0, #27 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #124 @ 0x7c │ │ │ │ + cmp r6, #132 @ 0x84 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r3, #26 │ │ │ │ + lsrs r6, r4, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #92 @ 0x5c │ │ │ │ + cmp r6, #100 @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r0, #26 │ │ │ │ + lsrs r2, r1, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r6, #64 @ 0x40 │ │ │ │ + cmp r6, #72 @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ bl 50366c │ │ │ │ ldrd r0, r1, [r0, #24] │ │ │ │ @@ -904671,15 +904670,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ adds r4, #250 @ 0xfa │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r0, r1, #25 │ │ │ │ + lsrs r0, r2, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ adds r4, #200 @ 0xc8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip] │ │ │ │ @@ -905113,88 +905112,88 @@ │ │ │ │ bl 4d7920 │ │ │ │ b.n 32b8cc >::_M_default_append(unsigned int)@@Base+0xa5fc8> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ adds r4, #118 @ 0x76 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xfbdc004b │ │ │ │ - strh r2, [r3, r4] │ │ │ │ + @ instruction: 0xfbe4004b │ │ │ │ + strh r2, [r4, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r5, #24 │ │ │ │ + lsrs r2, r6, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r0, #24 │ │ │ │ + lsrs r2, r1, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r1, #26 │ │ │ │ + lsrs r4, r2, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r7, #25 │ │ │ │ + lsrs r6, r0, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r2, #25 │ │ │ │ + lsrs r6, r3, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r1, #25 │ │ │ │ + lsrs r2, r2, #25 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r7, #15 │ │ │ │ + lsrs r4, r0, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r7, #28 │ │ │ │ + lsrs r0, r0, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r7, #40] @ 0x28 │ │ │ │ + ldr r0, [r0, #44] @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #124 @ 0x7c │ │ │ │ + udf #132 @ 0x84 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r2, #18 │ │ │ │ + lsrs r4, r3, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r1, #19 │ │ │ │ + lsrs r0, r2, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r1, #19 │ │ │ │ + lsrs r2, r2, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r7, #22 │ │ │ │ + lsrs r6, r0, #23 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r2, #20 │ │ │ │ + lsrs r2, r3, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [r0, #32] │ │ │ │ + ldr r2, [r1, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 32b9fc >::_M_default_append(unsigned int)@@Base+0xa60f8> │ │ │ │ + ble.n 32ba0c >::_M_default_append(unsigned int)@@Base+0xa6108> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r0, #11 │ │ │ │ + lsrs r6, r1, #11 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cmp r2, #14 │ │ │ │ + cmp r2, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ adds r1, #34 @ 0x22 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - b.n 32b8dc >::_M_default_append(unsigned int)@@Base+0xa5fd8> │ │ │ │ + b.n 32b8ec >::_M_default_append(unsigned int)@@Base+0xa5fe8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r6, #9 │ │ │ │ + lsrs r0, r7, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r7, #15 │ │ │ │ + lsrs r2, r0, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r1, #9 │ │ │ │ + lsrs r0, r2, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r2, #11 │ │ │ │ + lsrs r6, r3, #11 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r4, #8 │ │ │ │ + lsrs r4, r5, #8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r7, #11 │ │ │ │ + lsrs r4, r0, #12 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 32b7f0 >::_M_default_append(unsigned int)@@Base+0xa5eec> │ │ │ │ + b.n 32b800 >::_M_default_append(unsigned int)@@Base+0xa5efc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r5, #7 │ │ │ │ + lsrs r2, r6, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r6, #13 │ │ │ │ + lsrs r6, r7, #13 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r0, #7 │ │ │ │ + lsrs r4, r1, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r6, #18 │ │ │ │ + lsrs r0, r7, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r4, #6 │ │ │ │ + lsrs r2, r5, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r6, #6 │ │ │ │ + lsrs r4, r7, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r1, #6 │ │ │ │ + lsrs r0, r2, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf0ea004d │ │ │ │ + @ instruction: 0xf0f2004d │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r2 │ │ │ │ sub sp, #12 │ │ │ │ @@ -905250,25 +905249,25 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #28] @ (32bb68 >::_M_default_append(unsigned int)@@Base+0xa6264>) │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 32bb34 >::_M_default_append(unsigned int)@@Base+0xa6230> │ │ │ │ nop │ │ │ │ - lsrs r2, r7, #1 │ │ │ │ + lsrs r2, r0, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r7, #194 @ 0xc2 │ │ │ │ + movs r7, #202 @ 0xca │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r3, #1 │ │ │ │ + lsrs r4, r4, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r6, r6, #16 │ │ │ │ + lsrs r6, r7, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r0, #1 │ │ │ │ + lsrs r0, r1, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r2, #15 │ │ │ │ + lsrs r2, r3, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #28 │ │ │ │ @@ -905401,31 +905400,31 @@ │ │ │ │ add r1, pc │ │ │ │ bl 52d48c │ │ │ │ movs r0, #1 │ │ │ │ add sp, #28 │ │ │ │ vpop {d8} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop │ │ │ │ - add r1, pc, #160 @ (adr r1, 32bd98 >::_M_default_append(unsigned int)@@Base+0xa6494>) │ │ │ │ + add r1, pc, #192 @ (adr r1, 32bdb8 >::_M_default_append(unsigned int)@@Base+0xa64b4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r7, #16 │ │ │ │ + lsrs r2, r0, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r5, #16 │ │ │ │ + lsrs r4, r6, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bge.n 32bd80 >::_M_default_append(unsigned int)@@Base+0xa647c> │ │ │ │ + bge.n 32bd90 >::_M_default_append(unsigned int)@@Base+0xa648c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #256] @ 0x100 │ │ │ │ + str r6, [sp, #288] @ 0x120 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - asrs r4, r6, #18 │ │ │ │ + asrs r4, r7, #18 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r2, r7, #12 │ │ │ │ + lsrs r2, r0, #13 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r5, #1 │ │ │ │ + lsrs r0, r6, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r1, #11 │ │ │ │ + lsrs r4, r2, #11 │ │ │ │ lsls r7, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #396] @ (32beb4 >::_M_default_append(unsigned int)@@Base+0xa65b0>) │ │ │ │ sub sp, #24 │ │ │ │ @@ -905587,60 +905586,60 @@ │ │ │ │ b.n 32bd9c >::_M_default_append(unsigned int)@@Base+0xa6498> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ cmp r4, #202 @ 0xca │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r4, #24 │ │ │ │ + lsls r2, r5, #24 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r1, sp, #88 @ 0x58 │ │ │ │ + add r1, sp, #120 @ 0x78 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r3, #10 │ │ │ │ + lsrs r0, r4, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r2, r6, #10 │ │ │ │ + lsrs r2, r7, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ lsls r5, r4, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r6, r6, #23 │ │ │ │ + lsls r6, r7, #23 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #62 @ 0x3e │ │ │ │ + movs r5, #70 @ 0x46 │ │ │ │ lsls r4, r1, #1 │ │ │ │ cmp r4, #88 @ 0x58 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsls r4, r0, #23 │ │ │ │ + lsls r4, r1, #23 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r5, #12 │ │ │ │ + movs r5, #20 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldc2l 15, cr15, [pc], {255} @ 0xff │ │ │ │ stc2 15, cr15, [r1, #1020] @ 0x3fc │ │ │ │ - lsls r6, r0, #22 │ │ │ │ + lsls r6, r1, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #206 @ 0xce │ │ │ │ + movs r4, #214 @ 0xd6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r5, #21 │ │ │ │ + lsls r4, r6, #21 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #180 @ 0xb4 │ │ │ │ + movs r4, #188 @ 0xbc │ │ │ │ lsls r4, r1, #1 │ │ │ │ bl 1e3efe │ │ │ │ - lsrs r2, r3, #7 │ │ │ │ + lsrs r2, r4, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r6, #7 │ │ │ │ + lsrs r0, r7, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r0, r4, #20 │ │ │ │ + lsls r0, r5, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #104 @ 0x68 │ │ │ │ + movs r4, #112 @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r0, #20 │ │ │ │ + lsls r6, r1, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #78 @ 0x4e │ │ │ │ + movs r4, #86 @ 0x56 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r5, #19 │ │ │ │ + lsls r0, r6, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, #46 @ 0x2e │ │ │ │ + movs r4, #54 @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 32bd18 >::_M_default_append(unsigned int)@@Base+0xa6414> │ │ │ │ @@ -905661,17 +905660,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - lsls r0, r7, #16 │ │ │ │ + lsls r0, r0, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #128 @ 0x80 │ │ │ │ + movs r3, #136 @ 0x88 │ │ │ │ lsls r4, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ @@ -905738,23 +905737,23 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #28] @ (32c044 >::_M_default_append(unsigned int)@@Base+0xa6740>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 32c014 >::_M_default_append(unsigned int)@@Base+0xa6710> │ │ │ │ - lsrs r0, r4, #2 │ │ │ │ + lsrs r0, r5, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r4, r6, #1 │ │ │ │ + lsrs r4, r7, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #198 @ 0xc6 │ │ │ │ + movs r2, #206 @ 0xce │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r2, #1 │ │ │ │ + lsrs r6, r3, #1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r2, #168 @ 0xa8 │ │ │ │ + movs r2, #176 @ 0xb0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ @@ -906156,69 +906155,69 @@ │ │ │ │ b.n 32c37e >::_M_default_append(unsigned int)@@Base+0xa6a7a> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ cmp r1, #138 @ 0x8a │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r0, #31 │ │ │ │ + lsls r4, r1, #31 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r2, r4, #29 │ │ │ │ + lsls r2, r5, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #182 @ 0xb6 │ │ │ │ + movs r1, #190 @ 0xbe │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r1, #29 │ │ │ │ + lsls r2, r2, #29 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r1, #158 @ 0x9e │ │ │ │ + movs r1, #166 @ 0xa6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ cmp r0, #184 @ 0xb8 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsls r2, r6, #20 │ │ │ │ + lsls r2, r7, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r4, r4, #20 │ │ │ │ + lsls r4, r5, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r6, #5 │ │ │ │ + subs r6, r7, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r1, #20 │ │ │ │ + lsls r2, r2, #20 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r3, #5 │ │ │ │ + subs r4, r4, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r5, #19 │ │ │ │ + lsls r2, r6, #19 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r7, #4 │ │ │ │ + subs r4, r0, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r5, #18 │ │ │ │ + lsls r2, r6, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r6, r5, #17 │ │ │ │ + lsls r6, r6, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r0, #3 │ │ │ │ + subs r2, r1, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r2, #17 │ │ │ │ + lsls r6, r3, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r5, #2 │ │ │ │ + subs r2, r6, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r7, #16 │ │ │ │ + lsls r6, r0, #17 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r2, #2 │ │ │ │ + subs r0, r3, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r4, #16 │ │ │ │ + lsls r0, r5, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r6, #1 │ │ │ │ + subs r2, r7, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r0, #16 │ │ │ │ + lsls r6, r1, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r3, #1 │ │ │ │ + subs r0, r4, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r5, #15 │ │ │ │ + lsls r0, r6, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r7, #0 │ │ │ │ + subs r2, r0, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r1, #15 │ │ │ │ + lsls r6, r2, #15 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r0, r4, #0 │ │ │ │ + subs r0, r5, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #216] @ (32c62c >::_M_default_append(unsigned int)@@Base+0xa6d28>) │ │ │ │ @@ -906306,44 +906305,44 @@ │ │ │ │ ldr r0, [pc, #76] @ (32c668 >::_M_default_append(unsigned int)@@Base+0xa6d64>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 32c59c >::_M_default_append(unsigned int)@@Base+0xa6c98> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - lsls r4, r7, #13 │ │ │ │ + lsls r4, r0, #14 │ │ │ │ lsls r7, r1, #1 │ │ │ │ movs r4, #152 @ 0x98 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsls r4, r5, #12 │ │ │ │ + lsls r4, r6, #12 │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r3, #13 │ │ │ │ + lsls r4, r4, #13 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r2, r5, #11 │ │ │ │ + lsls r2, r6, #11 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, r7, #4 │ │ │ │ + adds r6, r0, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r2, #11 │ │ │ │ + lsls r2, r3, #11 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, r4, #4 │ │ │ │ + adds r6, r5, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ movs r4, #64 @ 0x40 │ │ │ │ lsls r7, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - lsls r6, r1, #10 │ │ │ │ + lsls r6, r2, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, r4, #3 │ │ │ │ + adds r2, r5, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsrs r1, r1, #6 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r4, #9 │ │ │ │ + lsls r2, r5, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r6, r6, #2 │ │ │ │ + adds r6, r7, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #192] @ (32c740 >::_M_default_append(unsigned int)@@Base+0xa6e3c>) │ │ │ │ @@ -906422,40 +906421,40 @@ │ │ │ │ ldr r0, [pc, #68] @ (32c774 >::_M_default_append(unsigned int)@@Base+0xa6e70>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 32c6c8 >::_M_default_append(unsigned int)@@Base+0xa6dc4> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - lsls r0, r2, #9 │ │ │ │ + lsls r0, r3, #9 │ │ │ │ lsls r7, r1, #1 │ │ │ │ movs r3, #108 @ 0x6c │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsls r0, r0, #8 │ │ │ │ + lsls r0, r1, #8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r6, #8 │ │ │ │ + lsls r0, r7, #8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsls r6, r7, #6 │ │ │ │ + lsls r6, r0, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, r2, #0 │ │ │ │ + adds r2, r3, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ movs r3, #44 @ 0x2c │ │ │ │ lsls r7, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr5, cr15, {7} │ │ │ │ - lsls r2, r7, #5 │ │ │ │ + lsls r2, r0, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r6, r1, r7 │ │ │ │ + subs r6, r2, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsrs r5, r6, #1 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r6, r1, #5 │ │ │ │ + lsls r6, r2, #5 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r2, r4, r6 │ │ │ │ + subs r2, r5, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ sub sp, #92 @ 0x5c │ │ │ │ ldr.w r6, [pc, #1832] @ 32ceb4 >::_M_default_append(unsigned int)@@Base+0xa75b0> │ │ │ │ @@ -907147,91 +907146,91 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #224] @ (32cf88 >::_M_default_append(unsigned int)@@Base+0xa7684>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 32c8de >::_M_default_append(unsigned int)@@Base+0xa6fda> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - lsls r2, r1, #3 │ │ │ │ + lsls r2, r2, #3 │ │ │ │ lsls r7, r1, #1 │ │ │ │ movs r2, #86 @ 0x56 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - vmla.i q8, q7, d2[3] │ │ │ │ - subs r6, r3, r0 │ │ │ │ + vmla.i16 q8, q3, d6[1] │ │ │ │ + subs r6, r4, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vrev64.8 q0, q7 │ │ │ │ - subs r0, r0, r0 │ │ │ │ + vrev64.32 q0, q7 │ │ │ │ + subs r0, r1, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ movs r1, #18 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - vhadd.u32 q8, q7, q7 │ │ │ │ - adds r6, r7, r6 │ │ │ │ + vhadd.u q8, q3, q7 │ │ │ │ + adds r6, r0, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.u16 q8, q0, q7 │ │ │ │ - adds r0, r4, r6 │ │ │ │ + vhadd.u16 q8, q4, q7 │ │ │ │ + adds r0, r5, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.u q0, q1, q7 │ │ │ │ - adds r2, r0, r6 │ │ │ │ + vhadd.u q0, q5, q7 │ │ │ │ + adds r2, r1, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r0, r0] │ │ │ │ + strh r0, [r1, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r5, #128 @ 0x80 │ │ │ │ + movs r5, #136 @ 0x88 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf4fa004b │ │ │ │ - @ instruction: 0xf4d6004b │ │ │ │ - cmp r6, #252 @ 0xfc │ │ │ │ + add.w r0, r2, #13303808 @ 0xcb0000 │ │ │ │ + @ instruction: 0xf4de004b │ │ │ │ + cmp r7, #4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cdp2 0, 8, cr0, cr2, cr14, {2} │ │ │ │ - ldc2l 0, cr0, [r6, #-312]! @ 0xfffffec8 │ │ │ │ - asrs r0, r1, #31 │ │ │ │ + cdp2 0, 8, cr0, cr10, cr14, {2} │ │ │ │ + ldc2l 0, cr0, [lr, #-312]! @ 0xfffffec8 │ │ │ │ + asrs r0, r2, #31 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stc2 0, cr0, [ip, #-312]! @ 0xfffffec8 │ │ │ │ - asrs r0, r0, #30 │ │ │ │ + ldc2 0, cr0, [r4, #-312]! @ 0xfffffec8 │ │ │ │ + asrs r0, r1, #30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stc2l 0, cr0, [lr], {78} @ 0x4e │ │ │ │ - asrs r2, r4, #28 │ │ │ │ + ldc2l 0, cr0, [r6], {78} @ 0x4e │ │ │ │ + asrs r2, r5, #28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stc2l 0, cr0, [r4, #-312] @ 0xfffffec8 │ │ │ │ - stc2l 0, cr0, [ip, #-312]! @ 0xfffffec8 │ │ │ │ - asrs r2, r7, #9 │ │ │ │ + stc2l 0, cr0, [ip, #-312] @ 0xfffffec8 │ │ │ │ + ldc2l 0, cr0, [r4, #-312]! @ 0xfffffec8 │ │ │ │ + asrs r2, r0, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r4], {78} @ 0x4e │ │ │ │ - stc2l 0, cr0, [r2], #312 @ 0x138 │ │ │ │ - stc2 0, cr0, [lr, #-312] @ 0xfffffec8 │ │ │ │ - @ instruction: 0xfbf6004e │ │ │ │ - @ instruction: 0xfbbc004e │ │ │ │ - @ instruction: 0xfb44004e │ │ │ │ - @ instruction: 0xfae8004e │ │ │ │ - @ instruction: 0xfac2004e │ │ │ │ - asrs r4, r2, #20 │ │ │ │ + ldc2l 0, cr0, [ip], {78} @ 0x4e │ │ │ │ + stc2l 0, cr0, [sl], #312 @ 0x138 │ │ │ │ + ldc2 0, cr0, [r6, #-312] @ 0xfffffec8 │ │ │ │ + @ instruction: 0xfbfe004e │ │ │ │ + @ instruction: 0xfbc4004e │ │ │ │ + @ instruction: 0xfb4c004e │ │ │ │ + @ instruction: 0xfaf0004e │ │ │ │ + @ instruction: 0xfaca004e │ │ │ │ + asrs r4, r3, #20 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfaa8004e │ │ │ │ - asrs r2, r7, #19 │ │ │ │ + @ instruction: 0xfab0004e │ │ │ │ + asrs r2, r0, #20 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfa8a004e │ │ │ │ - asrs r6, r3, #19 │ │ │ │ + @ instruction: 0xfa92004e │ │ │ │ + asrs r6, r4, #19 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfa72004e │ │ │ │ - asrs r4, r0, #19 │ │ │ │ + @ instruction: 0xfa7a004e │ │ │ │ + asrs r4, r1, #19 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfa58004e │ │ │ │ - asrs r2, r5, #18 │ │ │ │ + @ instruction: 0xfa60004e │ │ │ │ + asrs r2, r6, #18 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfa3a004e │ │ │ │ - asrs r6, r1, #18 │ │ │ │ + @ instruction: 0xfa42004e │ │ │ │ + asrs r6, r2, #18 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfa22004e │ │ │ │ - asrs r4, r6, #17 │ │ │ │ + @ instruction: 0xfa2a004e │ │ │ │ + asrs r4, r7, #17 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xfa5e004e │ │ │ │ - @ instruction: 0xfa68004e │ │ │ │ - ldr??.w r0, [r8, #78] @ 0x4e │ │ │ │ - asrs r4, r5, #16 │ │ │ │ + @ instruction: 0xfa66004e │ │ │ │ + @ instruction: 0xfa70004e │ │ │ │ + vld1.8 {d16[2]}, [r0], lr │ │ │ │ + asrs r4, r6, #16 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ mov r1, r2 │ │ │ │ @@ -907264,16 +907263,16 @@ │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ pop {pc} │ │ │ │ - strh.w r0, [r6, #78] @ 0x4e │ │ │ │ - asrs r2, r7, #11 │ │ │ │ + strh.w r0, [lr, #78] @ 0x4e │ │ │ │ + asrs r2, r0, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ mov r0, r1 │ │ │ │ bx lr │ │ │ │ subs r0, r1, r2 │ │ │ │ clz r0, r0 │ │ │ │ lsrs r0, r0, #5 │ │ │ │ bx lr │ │ │ │ @@ -907857,85 +907856,85 @@ │ │ │ │ b.n 32d2ca >::_M_default_append(unsigned int)@@Base+0xa79c6> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ adds r4, r7, r6 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - lsrs r0, r1, #26 │ │ │ │ + lsrs r0, r2, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str??.w r0, [ip, #78] @ 0x4e │ │ │ │ - str??.w r0, [lr, #78] @ 0x4e │ │ │ │ - ldrsh.w r0, [r2, lr] │ │ │ │ - vst4.16 {d16-d19}, [lr], lr │ │ │ │ - strb.w r0, [ip, #78] @ 0x4e │ │ │ │ - ldrsh.w r0, [lr, lr] │ │ │ │ - ldrsh.w r0, [r4, lr] │ │ │ │ - asrs r6, r3, #5 │ │ │ │ + ldr??.w r0, [r4, #78] @ 0x4e │ │ │ │ + ldr??.w r0, [r6, #78] @ 0x4e │ │ │ │ + ldrsh.w r0, [sl, lr] │ │ │ │ + ldr??.w r0, [r6, lr] │ │ │ │ + ldrb.w r0, [r4, #78] @ 0x4e │ │ │ │ + vst4.16 {d16-d19}, [r6], lr │ │ │ │ + ldrsh.w r0, [ip, lr] │ │ │ │ + asrs r6, r4, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh.w r0, [r2, lr] │ │ │ │ - ldr.w r0, [r8, #78] @ 0x4e │ │ │ │ + ldrsh.w r0, [sl, lr] │ │ │ │ + str??.w r0, [r0, #78] @ 0x4e │ │ │ │ mrc2 15, 1, pc, cr9, cr15, {7} │ │ │ │ mcr2 15, 1, pc, cr3, cr15, {7} @ │ │ │ │ mrc2 15, 0, pc, cr3, cr15, {7} │ │ │ │ - ldrsb.w r0, [r4, lr] │ │ │ │ - ldrb.w r0, [r8, lr] │ │ │ │ - ldrh.w r0, [sl, #78] @ 0x4e │ │ │ │ - lsrs r4, r0, #16 │ │ │ │ + ldrsb.w r0, [ip, lr] │ │ │ │ + strh.w r0, [r0, lr] │ │ │ │ + str.w r0, [r2, #78] @ 0x4e │ │ │ │ + lsrs r4, r1, #16 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb.w r0, [lr, #78] @ 0x4e │ │ │ │ - subw r0, r0, #2126 @ 0x84e │ │ │ │ - @ instruction: 0xf7e4004e │ │ │ │ - asrs r0, r2, #32 │ │ │ │ + ldrb.w r0, [r6, #78] @ 0x4e │ │ │ │ + subw r0, r8, #2126 @ 0x84e │ │ │ │ + @ instruction: 0xf7ec004e │ │ │ │ + asrs r0, r3, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ asrs r2, r5, #28 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - strh.w r0, [r4, lr] │ │ │ │ - @ instruction: 0xf71c004e │ │ │ │ - ldrb r2, [r7, #28] │ │ │ │ + strh.w r0, [ip, lr] │ │ │ │ + @ instruction: 0xf724004e │ │ │ │ + ldrb r2, [r0, #29] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf72c004e │ │ │ │ - ldrb r2, [r2, #28] │ │ │ │ + @ instruction: 0xf734004e │ │ │ │ + ldrb r2, [r3, #28] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf754004e │ │ │ │ - @ instruction: 0xf72a004e │ │ │ │ - lsrs r6, r2, #29 │ │ │ │ + @ instruction: 0xf75c004e │ │ │ │ + @ instruction: 0xf732004e │ │ │ │ + lsrs r6, r3, #29 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf70e004e │ │ │ │ - lsrs r2, r7, #28 │ │ │ │ + @ instruction: 0xf716004e │ │ │ │ + lsrs r2, r0, #29 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf71a004e │ │ │ │ - subw r0, lr, #2126 @ 0x84e │ │ │ │ - @ instruction: 0xf6d4004e │ │ │ │ - movw r0, #43086 @ 0xa84e │ │ │ │ - lsrs r6, r6, #25 │ │ │ │ + @ instruction: 0xf722004e │ │ │ │ + @ instruction: 0xf6b6004e │ │ │ │ + @ instruction: 0xf6dc004e │ │ │ │ + @ instruction: 0xf652004e │ │ │ │ + lsrs r6, r7, #25 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs.w r0, r4, #13500416 @ 0xce0000 │ │ │ │ - lsrs r0, r4, #23 │ │ │ │ + subs.w r0, ip, #13500416 @ 0xce0000 │ │ │ │ + lsrs r0, r5, #23 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sbcs.w r0, lr, #13500416 @ 0xce0000 │ │ │ │ - lsrs r2, r5, #22 │ │ │ │ + @ instruction: 0xf586004e │ │ │ │ + lsrs r2, r6, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sbc.w r0, r2, #13500416 @ 0xce0000 │ │ │ │ - lsrs r6, r1, #22 │ │ │ │ + sbc.w r0, sl, #13500416 @ 0xce0000 │ │ │ │ + lsrs r6, r2, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adc.w r0, r6, #13500416 @ 0xce0000 │ │ │ │ - lsrs r2, r6, #21 │ │ │ │ + adc.w r0, lr, #13500416 @ 0xce0000 │ │ │ │ + lsrs r2, r7, #21 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf52a004e │ │ │ │ - lsrs r6, r2, #21 │ │ │ │ + @ instruction: 0xf532004e │ │ │ │ + lsrs r6, r3, #21 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add.w r0, lr, #13500416 @ 0xce0000 │ │ │ │ - lsrs r2, r7, #20 │ │ │ │ + adds.w r0, r6, #13500416 @ 0xce0000 │ │ │ │ + lsrs r2, r0, #21 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf4f2004e │ │ │ │ - lsrs r6, r3, #20 │ │ │ │ + @ instruction: 0xf4fa004e │ │ │ │ + lsrs r6, r4, #20 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf4d6004e │ │ │ │ - lsrs r2, r0, #20 │ │ │ │ + @ instruction: 0xf4de004e │ │ │ │ + lsrs r2, r1, #20 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2864] @ 0xb30 │ │ │ │ mov r8, r0 │ │ │ │ ldr.w r0, [pc, #2860] @ 32e200 >::_M_default_append(unsigned int)@@Base+0xa88fc> │ │ │ │ @@ -908971,130 +908970,130 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ asrs r4, r3, #12 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - bics.w r0, lr, #13500416 @ 0xce0000 │ │ │ │ + orr.w r0, r6, #13500416 @ 0xce0000 │ │ │ │ asrs r2, r5, #11 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - @ instruction: 0xf3d8004e │ │ │ │ - ubfx r0, ip, #1, #15 │ │ │ │ - @ instruction: 0xf3fe004e │ │ │ │ - lsrs r0, r3, #11 │ │ │ │ + @ instruction: 0xf3e0004e │ │ │ │ + @ instruction: 0xf3d4004e │ │ │ │ + and.w r0, r6, #13500416 @ 0xce0000 │ │ │ │ + lsrs r0, r4, #11 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ubfx r0, r8, #1, #15 │ │ │ │ - lsrs r4, r7, #25 │ │ │ │ + @ instruction: 0xf3d0004e │ │ │ │ + lsrs r4, r0, #26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf23e004e │ │ │ │ - lsrs r0, r5, #9 │ │ │ │ + movw r0, #24654 @ 0x604e │ │ │ │ + lsrs r0, r6, #9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - addw r0, sl, #78 @ 0x4e │ │ │ │ - lsrs r4, r6, #8 │ │ │ │ + @ instruction: 0xf212004e │ │ │ │ + lsrs r4, r7, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rsb r0, ip, #78 @ 0x4e │ │ │ │ - lsrs r6, r6, #7 │ │ │ │ + rsbs r0, r4, #78 @ 0x4e │ │ │ │ + lsrs r6, r7, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sub.w r0, lr, #78 @ 0x4e │ │ │ │ - @ instruction: 0xf236004e │ │ │ │ - lsrs r0, r0, #22 │ │ │ │ + subs.w r0, r6, #78 @ 0x4e │ │ │ │ + @ instruction: 0xf23e004e │ │ │ │ + lsrs r0, r1, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sbc.w r0, r4, #78 @ 0x4e │ │ │ │ - lsrs r6, r1, #6 │ │ │ │ + sbc.w r0, ip, #78 @ 0x4e │ │ │ │ + lsrs r6, r2, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds.w r0, r0, #78 @ 0x4e │ │ │ │ - lsrs r2, r7, #4 │ │ │ │ + adds.w r0, r8, #78 @ 0x4e │ │ │ │ + lsrs r2, r0, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf25a004e │ │ │ │ - vext.8 q8, q4, q7, #0 │ │ │ │ - lsrs r2, r4, #32 │ │ │ │ + @ instruction: 0xf262004e │ │ │ │ + and.w r0, r0, #78 @ 0x4e │ │ │ │ + lsrs r2, r5, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r4, r5, r6, r7} │ │ │ │ + ldmia r4, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - vmla.i d16, d4, d2[3] │ │ │ │ - rsb r0, r8, #78 @ 0x4e │ │ │ │ - add.w r0, r2, #78 @ 0x4e │ │ │ │ - vhadd.s8 q8, q6, q7 │ │ │ │ - lsls r6, r6, #29 │ │ │ │ + vmla.i d16, d12, d2[3] │ │ │ │ + rsbs r0, r0, #78 @ 0x4e │ │ │ │ + add.w r0, sl, #78 @ 0x4e │ │ │ │ + vhadd.s16 q8, q2, q7 │ │ │ │ + lsls r6, r7, #29 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.s32 q0, q7, q7 │ │ │ │ - lsls r0, r3, #29 │ │ │ │ + vhadd.s q0, q3, q7 │ │ │ │ + lsls r0, r4, #29 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ands.w r0, sl, #78 @ 0x4e │ │ │ │ - cdp 0, 12, cr0, cr8, cr14, {2} │ │ │ │ - lsls r2, r6, #27 │ │ │ │ + bic.w r0, r2, #78 @ 0x4e │ │ │ │ + cdp 0, 13, cr0, cr0, cr14, {2} │ │ │ │ + lsls r2, r7, #27 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp 0, 10, cr0, cr10, cr14, {2} │ │ │ │ - vmla.i16 d16, d2, d6[1] │ │ │ │ - cdp 0, 8, cr0, cr6, cr14, {2} │ │ │ │ - vmla.i32 d0, d14, d14[0] │ │ │ │ - cdp 0, 0, cr0, cr4, cr14, {2} │ │ │ │ - lsls r6, r5, #24 │ │ │ │ + cdp 0, 11, cr0, cr2, cr14, {2} │ │ │ │ + vmla.i16 d16, d10, d6[1] │ │ │ │ + cdp 0, 8, cr0, cr14, cr14, {2} │ │ │ │ + vext.8 q0, q3, q7, #0 │ │ │ │ + cdp 0, 0, cr0, cr12, cr14, {2} │ │ │ │ + lsls r6, r6, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stcl 0, cr0, [r6, #312]! @ 0x138 │ │ │ │ - cdp 0, 11, cr0, cr10, cr14, {2} │ │ │ │ - stcl 0, cr0, [r4, #312] @ 0x138 │ │ │ │ - lsls r6, r5, #23 │ │ │ │ + stcl 0, cr0, [lr, #312]! @ 0x138 │ │ │ │ + cdp 0, 12, cr0, cr2, cr14, {2} │ │ │ │ + stcl 0, cr0, [ip, #312] @ 0x138 │ │ │ │ + lsls r6, r6, #23 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stc 0, cr0, [r6, #-312] @ 0xfffffec8 │ │ │ │ - lsls r0, r6, #20 │ │ │ │ + stc 0, cr0, [lr, #-312] @ 0xfffffec8 │ │ │ │ + lsls r0, r7, #20 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp 0, 6, cr0, cr0, cr14, {2} │ │ │ │ - ldcl 0, cr0, [sl, #312] @ 0x138 │ │ │ │ - ldc 0, cr0, [r8], {78} @ 0x4e │ │ │ │ - lsls r2, r0, #17 │ │ │ │ + cdp 0, 6, cr0, cr8, cr14, {2} │ │ │ │ + stcl 0, cr0, [r2, #312]! @ 0x138 │ │ │ │ + stc 0, cr0, [r0], #-312 @ 0xfffffec8 │ │ │ │ + lsls r2, r1, #17 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xebfa004e │ │ │ │ - lsls r2, r4, #16 │ │ │ │ + stc 0, cr0, [r2], {78} @ 0x4e │ │ │ │ + lsls r2, r5, #16 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rsbs r0, r6, lr, lsl #1 │ │ │ │ - lsls r0, r0, #16 │ │ │ │ + rsbs r0, lr, lr, lsl #1 │ │ │ │ + lsls r0, r1, #16 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs.w r0, r2, lr, lsl #1 │ │ │ │ - lsls r4, r3, #15 │ │ │ │ + subs.w r0, sl, lr, lsl #1 │ │ │ │ + lsls r4, r4, #15 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adc.w r0, r4, lr, lsl #1 │ │ │ │ - lsls r0, r6, #13 │ │ │ │ + adc.w r0, ip, lr, lsl #1 │ │ │ │ + lsls r0, r7, #13 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds.w r0, r8, lr, lsl #1 │ │ │ │ - lsls r4, r0, #13 │ │ │ │ + @ instruction: 0xeb20004e │ │ │ │ + lsls r4, r1, #13 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stc 0, cr0, [r8], {78} @ 0x4e │ │ │ │ - @ instruction: 0xeae2004e │ │ │ │ - lsls r6, r1, #12 │ │ │ │ + ldc 0, cr0, [r0], {78} @ 0x4e │ │ │ │ + @ instruction: 0xeaea004e │ │ │ │ + lsls r6, r2, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pkhbt r0, r8, lr, lsl #1 │ │ │ │ - lsls r2, r6, #11 │ │ │ │ + @ instruction: 0xead0004e │ │ │ │ + lsls r2, r7, #11 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - orn r0, r8, lr, lsl #1 │ │ │ │ - lsls r4, r2, #10 │ │ │ │ + orns r0, r0, lr, lsl #1 │ │ │ │ + lsls r4, r3, #10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - orr.w r0, ip, lr, lsl #1 │ │ │ │ - lsls r0, r7, #9 │ │ │ │ + orrs.w r0, r4, lr, lsl #1 │ │ │ │ + lsls r0, r0, #10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ands.w r0, r0, lr, lsl #1 │ │ │ │ - lsls r4, r7, #8 │ │ │ │ + ands.w r0, r8, lr, lsl #1 │ │ │ │ + lsls r4, r0, #9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adcs.w r0, r0, lr, lsl #1 │ │ │ │ - @ instruction: 0xe9b6004e │ │ │ │ - lsls r2, r4, #7 │ │ │ │ + adcs.w r0, r8, lr, lsl #1 │ │ │ │ + @ instruction: 0xe9be004e │ │ │ │ + lsls r2, r5, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrd r0, r0, [sl, #-312] @ 0x138 │ │ │ │ - lsls r6, r0, #6 │ │ │ │ + strd r0, r0, [r2, #-312]! @ 0x138 │ │ │ │ + lsls r6, r1, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xeab6004e │ │ │ │ - ldrd r0, r0, [sl], #312 @ 0x138 │ │ │ │ - lsls r6, r4, #4 │ │ │ │ + @ instruction: 0xeabe004e │ │ │ │ + stmdb r2, {r1, r2, r3, r6} │ │ │ │ + lsls r6, r5, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xe8da004e │ │ │ │ - lsls r6, r0, #4 │ │ │ │ + strd r0, r0, [r2], #312 @ 0x138 │ │ │ │ + lsls r6, r1, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xe8c0004e │ │ │ │ - lsls r2, r5, #3 │ │ │ │ + @ instruction: 0xe8c8004e │ │ │ │ + lsls r2, r6, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r0, [pc, #132] @ (32e3e0 >::_M_default_append(unsigned int)@@Base+0xa8adc>) │ │ │ │ mov.w r1, #736 @ 0x2e0 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #124] @ (32e3e4 >::_M_default_append(unsigned int)@@Base+0xa8ae0>) │ │ │ │ @@ -909141,23 +909140,23 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #32] @ (32e3f4 >::_M_default_append(unsigned int)@@Base+0xa8af0>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 32d706 >::_M_default_append(unsigned int)@@Base+0xa7e02> │ │ │ │ - b.n 32e260 >::_M_default_append(unsigned int)@@Base+0xa895c> │ │ │ │ + b.n 32e270 >::_M_default_append(unsigned int)@@Base+0xa896c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vhadd.u32 q8, q4, │ │ │ │ - b.n 32e1c8 >::_M_default_append(unsigned int)@@Base+0xa88c4> │ │ │ │ + vhadd.u q8, q0, │ │ │ │ + b.n 32e1d8 >::_M_default_append(unsigned int)@@Base+0xa88d4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vhadd.u16 q0, q4, │ │ │ │ - b.n 32e198 >::_M_default_append(unsigned int)@@Base+0xa8894> │ │ │ │ + vhadd.u32 q0, q0, │ │ │ │ + b.n 32e1a8 >::_M_default_append(unsigned int)@@Base+0xa88a4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cdp2 0, 15, cr0, cr14, cr11, {2} │ │ │ │ + vhadd.u8 q0, q3, │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #84] @ (32e45c >::_M_default_append(unsigned int)@@Base+0xa8b58>) │ │ │ │ sub sp, #16 │ │ │ │ ldr r3, [pc, #84] @ (32e460 >::_M_default_append(unsigned int)@@Base+0xa8b5c>) │ │ │ │ @@ -909193,15 +909192,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsls r2, r5, #23 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 32e440 >::_M_default_append(unsigned int)@@Base+0xa8b3c> │ │ │ │ + b.n 32e450 >::_M_default_append(unsigned int)@@Base+0xa8b4c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsls r0, r7, #22 │ │ │ │ lsls r7, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -909522,46 +909521,46 @@ │ │ │ │ bl 504708 │ │ │ │ b.n 32e508 >::_M_default_append(unsigned int)@@Base+0xa8c04> │ │ │ │ ... │ │ │ │ lsls r4, r5, #21 │ │ │ │ lsls r7, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - movs r4, #72 @ 0x48 │ │ │ │ + movs r4, #80 @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 32e680 >::_M_default_append(unsigned int)@@Base+0xa8d7c> │ │ │ │ + b.n 32e690 >::_M_default_append(unsigned int)@@Base+0xa8d8c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32e2b0 >::_M_default_append(unsigned int)@@Base+0xa89ac> │ │ │ │ + b.n 32e2c0 >::_M_default_append(unsigned int)@@Base+0xa89bc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldc2 0, cr0, [lr, #300] @ 0x12c │ │ │ │ - b.n 32e518 >::_M_default_append(unsigned int)@@Base+0xa8c14> │ │ │ │ + stc2 0, cr0, [r6, #300]! @ 0x12c │ │ │ │ + b.n 32e528 >::_M_default_append(unsigned int)@@Base+0xa8c24> │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsls r2, r3, #17 │ │ │ │ lsls r7, r2, #1 │ │ │ │ - b.n 32e628 >::_M_default_append(unsigned int)@@Base+0xa8d24> │ │ │ │ - lsls r6, r1, #1 │ │ │ │ b.n 32e638 >::_M_default_append(unsigned int)@@Base+0xa8d34> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32e150 >::_M_default_append(unsigned int)@@Base+0xa884c> │ │ │ │ + b.n 32e648 >::_M_default_append(unsigned int)@@Base+0xa8d44> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stc2l 0, cr0, [r2], #300 @ 0x12c │ │ │ │ - b.n 32e0c4 >::_M_default_append(unsigned int)@@Base+0xa87c0> │ │ │ │ + b.n 32e160 >::_M_default_append(unsigned int)@@Base+0xa885c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldc2 0, cr0, [r8], {75} @ 0x4b │ │ │ │ - b.n 32e098 >::_M_default_append(unsigned int)@@Base+0xa8794> │ │ │ │ + stc2l 0, cr0, [sl], #300 @ 0x12c │ │ │ │ + b.n 32e0d4 >::_M_default_append(unsigned int)@@Base+0xa87d0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldc2l 0, cr0, [lr], #-300 @ 0xfffffed4 │ │ │ │ - b.n 32e058 >::_M_default_append(unsigned int)@@Base+0xa8754> │ │ │ │ + stc2 0, cr0, [r0], #300 @ 0x12c │ │ │ │ + b.n 32e0a8 >::_M_default_append(unsigned int)@@Base+0xa87a4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mrrc2 0, 4, r0, sl, cr11 │ │ │ │ - b.n 32e51c >::_M_default_append(unsigned int)@@Base+0xa8c18> │ │ │ │ + stc2 0, cr0, [r6], {75} @ 0x4b │ │ │ │ + b.n 32e068 >::_M_default_append(unsigned int)@@Base+0xa8764> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32e528 >::_M_default_append(unsigned int)@@Base+0xa8c24> │ │ │ │ + stc2l 0, cr0, [r2], #-300 @ 0xfffffed4 │ │ │ │ + b.n 32e52c >::_M_default_append(unsigned int)@@Base+0xa8c28> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32e2c0 >::_M_default_append(unsigned int)@@Base+0xa89bc> │ │ │ │ + b.n 32e538 >::_M_default_append(unsigned int)@@Base+0xa8c34> │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + b.n 32e2d0 >::_M_default_append(unsigned int)@@Base+0xa89cc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr.w r0, [pc, #2704] @ 32f2a0 >::_M_default_append(unsigned int)@@Base+0xa999c> │ │ │ │ movw r1, #945 @ 0x3b1 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr.w r0, [pc, #2692] @ 32f2a4 >::_M_default_append(unsigned int)@@Base+0xa99a0> │ │ │ │ @@ -910549,179 +910548,179 @@ │ │ │ │ ldr r0, [pc, #404] @ (32f41c >::_M_default_append(unsigned int)@@Base+0xa9b18>) │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 32e546 >::_M_default_append(unsigned int)@@Base+0xa8c42> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - b.n 32f7b4 >::_M_default_append(unsigned int)@@Base+0xa9eb0> │ │ │ │ + b.n 32f7c4 >::_M_default_append(unsigned int)@@Base+0xa9ec0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfab2004b │ │ │ │ - b.n 32f698 >::_M_default_append(unsigned int)@@Base+0xa9d94> │ │ │ │ + @ instruction: 0xfaba004b │ │ │ │ + b.n 32f6a8 >::_M_default_append(unsigned int)@@Base+0xa9da4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32f104 >::_M_default_append(unsigned int)@@Base+0xa9800> │ │ │ │ + b.n 32f114 >::_M_default_append(unsigned int)@@Base+0xa9810> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32ec04 >::_M_default_append(unsigned int)@@Base+0xa9300> │ │ │ │ + b.n 32ec14 >::_M_default_append(unsigned int)@@Base+0xa9310> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32f718 >::_M_default_append(unsigned int)@@Base+0xa9e14> │ │ │ │ + b.n 32f728 >::_M_default_append(unsigned int)@@Base+0xa9e24> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32eb8c >::_M_default_append(unsigned int)@@Base+0xa9288> │ │ │ │ + b.n 32eb9c >::_M_default_append(unsigned int)@@Base+0xa9298> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32eb80 >::_M_default_append(unsigned int)@@Base+0xa927c> │ │ │ │ + b.n 32eb90 >::_M_default_append(unsigned int)@@Base+0xa928c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32f694 >::_M_default_append(unsigned int)@@Base+0xa9d90> │ │ │ │ + b.n 32f6a4 >::_M_default_append(unsigned int)@@Base+0xa9da0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32f518 >::_M_default_append(unsigned int)@@Base+0xa9c14> │ │ │ │ + b.n 32f528 >::_M_default_append(unsigned int)@@Base+0xa9c24> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr??.w r0, [r2, fp] │ │ │ │ - b.n 32f4e8 >::_M_default_append(unsigned int)@@Base+0xa9be4> │ │ │ │ + ldr??.w r0, [sl, fp] │ │ │ │ + b.n 32f4f8 >::_M_default_append(unsigned int)@@Base+0xa9bf4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh.w r0, [r6, fp] │ │ │ │ - b.n 32fa8c >::_M_default_append(unsigned int)@@Base+0xaa188> │ │ │ │ + ldrsh.w r0, [lr, fp] │ │ │ │ + b.n 32fa9c >::_M_default_append(unsigned int)@@Base+0xaa198> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32eaf8 >::_M_default_append(unsigned int)@@Base+0xa91f4> │ │ │ │ + b.n 32eb08 >::_M_default_append(unsigned int)@@Base+0xa9204> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32eb28 >::_M_default_append(unsigned int)@@Base+0xa9224> │ │ │ │ + b.n 32eb38 >::_M_default_append(unsigned int)@@Base+0xa9234> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32f3f4 >::_M_default_append(unsigned int)@@Base+0xa9af0> │ │ │ │ + b.n 32f404 >::_M_default_append(unsigned int)@@Base+0xa9b00> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh.w r0, [r2, #75] @ 0x4b │ │ │ │ - b.n 32f3c4 >::_M_default_append(unsigned int)@@Base+0xa9ac0> │ │ │ │ + ldrh.w r0, [sl, #75] @ 0x4b │ │ │ │ + b.n 32f3d4 >::_M_default_append(unsigned int)@@Base+0xa9ad0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb.w r0, [r6, #75] @ 0x4b │ │ │ │ - b.n 32f928 >::_M_default_append(unsigned int)@@Base+0xaa024> │ │ │ │ + ldrb.w r0, [lr, #75] @ 0x4b │ │ │ │ + b.n 32f938 >::_M_default_append(unsigned int)@@Base+0xaa034> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32f91c >::_M_default_append(unsigned int)@@Base+0xaa018> │ │ │ │ + b.n 32f92c >::_M_default_append(unsigned int)@@Base+0xaa028> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32f918 >::_M_default_append(unsigned int)@@Base+0xaa014> │ │ │ │ + b.n 32f928 >::_M_default_append(unsigned int)@@Base+0xaa024> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32f434 >::_M_default_append(unsigned int)@@Base+0xa9b30> │ │ │ │ + b.n 32f444 >::_M_default_append(unsigned int)@@Base+0xa9b40> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32f8f0 >::_M_default_append(unsigned int)@@Base+0xa9fec> │ │ │ │ + b.n 32f900 >::_M_default_append(unsigned int)@@Base+0xa9ffc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 236 @ 0xec │ │ │ │ + svc 244 @ 0xf4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32f8d4 >::_M_default_append(unsigned int)@@Base+0xa9fd0> │ │ │ │ + b.n 32f8e4 >::_M_default_append(unsigned int)@@Base+0xa9fe0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 144 @ 0x90 │ │ │ │ + svc 152 @ 0x98 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32f760 >::_M_default_append(unsigned int)@@Base+0xa9e5c> │ │ │ │ + b.n 32f770 >::_M_default_append(unsigned int)@@Base+0xa9e6c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 102 @ 0x66 │ │ │ │ + svc 110 @ 0x6e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf790004b │ │ │ │ - svc 62 @ 0x3e │ │ │ │ + @ instruction: 0xf798004b │ │ │ │ + svc 70 @ 0x46 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf764004b │ │ │ │ - udf #228 @ 0xe4 │ │ │ │ + @ instruction: 0xf76c004b │ │ │ │ + udf #236 @ 0xec │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32fa58 >::_M_default_append(unsigned int)@@Base+0xaa154> │ │ │ │ + b.n 32fa68 >::_M_default_append(unsigned int)@@Base+0xaa164> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32f350 >::_M_default_append(unsigned int)@@Base+0xa9a4c> │ │ │ │ + b.n 32f360 >::_M_default_append(unsigned int)@@Base+0xa9a5c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #18 │ │ │ │ + udf #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf63c004b │ │ │ │ - ble.n 32f328 >::_M_default_append(unsigned int)@@Base+0xa9a24> │ │ │ │ + movw r0, #18507 @ 0x484b │ │ │ │ + ble.n 32f338 >::_M_default_append(unsigned int)@@Base+0xa9a34> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf620004b │ │ │ │ - ble.n 32f408 >::_M_default_append(unsigned int)@@Base+0xa9b04> │ │ │ │ + @ instruction: 0xf628004b │ │ │ │ + ble.n 32f418 >::_M_default_append(unsigned int)@@Base+0xa9b14> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf58c004b │ │ │ │ - ble.n 32f3d8 >::_M_default_append(unsigned int)@@Base+0xa9ad4> │ │ │ │ + @ instruction: 0xf594004b │ │ │ │ + ble.n 32f3e8 >::_M_default_append(unsigned int)@@Base+0xa9ae4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sbcs.w r0, r0, #13303808 @ 0xcb0000 │ │ │ │ - ble.n 32f388 >::_M_default_append(unsigned int)@@Base+0xa9a84> │ │ │ │ + sbcs.w r0, r8, #13303808 @ 0xcb0000 │ │ │ │ + ble.n 32f398 >::_M_default_append(unsigned int)@@Base+0xa9a94> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adc.w r0, r2, #13303808 @ 0xcb0000 │ │ │ │ - bgt.n 32f344 >::_M_default_append(unsigned int)@@Base+0xa9a40> │ │ │ │ + adc.w r0, sl, #13303808 @ 0xcb0000 │ │ │ │ + bgt.n 32f354 >::_M_default_append(unsigned int)@@Base+0xa9a50> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r1, r3, r4, r5, pc} │ │ │ │ + pop {r1, r6, pc} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 32f400 >::_M_default_append(unsigned int)@@Base+0xa9afc> │ │ │ │ + b.n 32f410 >::_M_default_append(unsigned int)@@Base+0xa9b0c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 32f294 >::_M_default_append(unsigned int)@@Base+0xa9990> │ │ │ │ + bgt.n 32f2a4 >::_M_default_append(unsigned int)@@Base+0xa99a0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf4c0004b │ │ │ │ - bgt.n 32f440 >::_M_default_append(unsigned int)@@Base+0xa9b3c> │ │ │ │ + @ instruction: 0xf4c8004b │ │ │ │ + bgt.n 32f450 >::_M_default_append(unsigned int)@@Base+0xa9b4c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - eors.w r0, r2, #13303808 @ 0xcb0000 │ │ │ │ - bgt.n 32f3a4 >::_M_default_append(unsigned int)@@Base+0xa9aa0> │ │ │ │ + eors.w r0, sl, #13303808 @ 0xcb0000 │ │ │ │ + bgt.n 32f3b4 >::_M_default_append(unsigned int)@@Base+0xa9ab0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - orr.w r0, r0, #13303808 @ 0xcb0000 │ │ │ │ - blt.n 32f34c >::_M_default_append(unsigned int)@@Base+0xa9a48> │ │ │ │ + orr.w r0, r8, #13303808 @ 0xcb0000 │ │ │ │ + blt.n 32f35c >::_M_default_append(unsigned int)@@Base+0xa9a58> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32f454 >::_M_default_append(unsigned int)@@Base+0xa9b50> │ │ │ │ + b.n 32f464 >::_M_default_append(unsigned int)@@Base+0xa9b60> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blt.n 32f30c >::_M_default_append(unsigned int)@@Base+0xa9a08> │ │ │ │ + blt.n 32f31c >::_M_default_append(unsigned int)@@Base+0xa9a18> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf3ec004b │ │ │ │ - blt.n 32f480 >::_M_default_append(unsigned int)@@Base+0xa9b7c> │ │ │ │ + @ instruction: 0xf3f4004b │ │ │ │ + blt.n 32f290 >::_M_default_append(unsigned int)@@Base+0xa998c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - usat r0, #11, r2, asr #1 │ │ │ │ - blt.n 32f448 >::_M_default_append(unsigned int)@@Base+0xa9b44> │ │ │ │ + usat r0, #11, sl, asr #1 │ │ │ │ + blt.n 32f458 >::_M_default_append(unsigned int)@@Base+0xa9b54> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - usat r0, #11, r2, lsl #1 │ │ │ │ - blt.n 32f3f4 >::_M_default_append(unsigned int)@@Base+0xa9af0> │ │ │ │ + usat r0, #11, sl, lsl #1 │ │ │ │ + blt.n 32f404 >::_M_default_append(unsigned int)@@Base+0xa9b00> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf354004b │ │ │ │ - bge.n 32f39c >::_M_default_append(unsigned int)@@Base+0xa9a98> │ │ │ │ + @ instruction: 0xf35c004b │ │ │ │ + blt.n 32f3ac >::_M_default_append(unsigned int)@@Base+0xa9aa8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ssat r0, #12, r6, asr #1 │ │ │ │ - bge.n 32f36c >::_M_default_append(unsigned int)@@Base+0xa9a68> │ │ │ │ + ssat r0, #12, lr, asr #1 │ │ │ │ + bge.n 32f37c >::_M_default_append(unsigned int)@@Base+0xa9a78> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - svc 196 @ 0xc4 │ │ │ │ + svc 204 @ 0xcc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #168 @ 0xa8 │ │ │ │ + udf #176 @ 0xb0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #134 @ 0x86 │ │ │ │ + udf #142 @ 0x8e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bge.n 32f45c >::_M_default_append(unsigned int)@@Base+0xa9b58> │ │ │ │ + bge.n 32f46c >::_M_default_append(unsigned int)@@Base+0xa9b68> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf27a004b │ │ │ │ - ldrb r4, [r1, #8] │ │ │ │ + @ instruction: 0xf282004b │ │ │ │ + ldrb r4, [r2, #8] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r7, [sp, #504] @ 0x1f8 │ │ │ │ + str r7, [sp, #536] @ 0x218 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bge.n 32f3d4 >::_M_default_append(unsigned int)@@Base+0xa9ad0> │ │ │ │ + bge.n 32f3e4 >::_M_default_append(unsigned int)@@Base+0xa9ae0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xf22e004b │ │ │ │ - bls.n 32f3a0 >::_M_default_append(unsigned int)@@Base+0xa9a9c> │ │ │ │ + @ instruction: 0xf236004b │ │ │ │ + bls.n 32f3b0 >::_M_default_append(unsigned int)@@Base+0xa9aac> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bge.n 32f4b8 >::_M_default_append(unsigned int)@@Base+0xa9bb4> │ │ │ │ + bge.n 32f4c8 >::_M_default_append(unsigned int)@@Base+0xa9bc4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 32f408 >::_M_default_append(unsigned int)@@Base+0xa9b04> │ │ │ │ + ble.n 32f418 >::_M_default_append(unsigned int)@@Base+0xa9b14> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 32f31c >::_M_default_append(unsigned int)@@Base+0xa9a18> │ │ │ │ + bls.n 32f32c >::_M_default_append(unsigned int)@@Base+0xa9a28> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rsb r0, r8, #75 @ 0x4b │ │ │ │ - bls.n 32f2ec >::_M_default_append(unsigned int)@@Base+0xa99e8> │ │ │ │ + rsbs r0, r0, #75 @ 0x4b │ │ │ │ + bls.n 32f2fc >::_M_default_append(unsigned int)@@Base+0xa99f8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub.w r0, ip, #75 @ 0x4b │ │ │ │ - bgt.n 32f3cc >::_M_default_append(unsigned int)@@Base+0xa9ac8> │ │ │ │ + subs.w r0, r4, #75 @ 0x4b │ │ │ │ + bgt.n 32f3dc >::_M_default_append(unsigned int)@@Base+0xa9ad8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 32f454 >::_M_default_append(unsigned int)@@Base+0xa9b50> │ │ │ │ + bls.n 32f464 >::_M_default_append(unsigned int)@@Base+0xa9b60> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adcs.w r0, sl, #75 @ 0x4b │ │ │ │ - ble.n 32f49c >::_M_default_append(unsigned int)@@Base+0xa9b98> │ │ │ │ + sbc.w r0, r2, #75 @ 0x4b │ │ │ │ + ble.n 32f4ac >::_M_default_append(unsigned int)@@Base+0xa9ba8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 32f468 >::_M_default_append(unsigned int)@@Base+0xa9b64> │ │ │ │ + ble.n 32f478 >::_M_default_append(unsigned int)@@Base+0xa9b74> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 32f4f8 >::_M_default_append(unsigned int)@@Base+0xa9bf4> │ │ │ │ + bgt.n 32f308 >::_M_default_append(unsigned int)@@Base+0xa9a04> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 32f4f0 >::_M_default_append(unsigned int)@@Base+0xa9bec> │ │ │ │ + bgt.n 32f500 >::_M_default_append(unsigned int)@@Base+0xa9bfc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 32f4e8 >::_M_default_append(unsigned int)@@Base+0xa9be4> │ │ │ │ + bhi.n 32f4f8 >::_M_default_append(unsigned int)@@Base+0xa9bf4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - eors.w r0, r6, #75 @ 0x4b │ │ │ │ - bgt.n 32f500 >::_M_default_append(unsigned int)@@Base+0xa9bfc> │ │ │ │ + eors.w r0, lr, #75 @ 0x4b │ │ │ │ + bgt.n 32f510 >::_M_default_append(unsigned int)@@Base+0xa9c0c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 32f458 >::_M_default_append(unsigned int)@@Base+0xa9b54> │ │ │ │ + bhi.n 32f468 >::_M_default_append(unsigned int)@@Base+0xa9b64> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 32f4a0 >::_M_default_append(unsigned int)@@Base+0xa9b9c> │ │ │ │ + ble.n 32f4b0 >::_M_default_append(unsigned int)@@Base+0xa9bac> │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #400] @ (32f5c0 >::_M_default_append(unsigned int)@@Base+0xa9cbc>) │ │ │ │ sub sp, #24 │ │ │ │ @@ -910883,53 +910882,53 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 32f4aa >::_M_default_append(unsigned int)@@Base+0xa9ba6> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ rsb r0, r2, #14024704 @ 0xd60000 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - bvc.n 32f568 >::_M_default_append(unsigned int)@@Base+0xa9c64> │ │ │ │ + bvc.n 32f578 >::_M_default_append(unsigned int)@@Base+0xa9c74> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32f1dc >::_M_default_append(unsigned int)@@Base+0xa98d8> │ │ │ │ + b.n 32f1ec >::_M_default_append(unsigned int)@@Base+0xa98e8> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - blt.n 32f4e4 >::_M_default_append(unsigned int)@@Base+0xa9be0> │ │ │ │ + blt.n 32f4f4 >::_M_default_append(unsigned int)@@Base+0xa9bf0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blt.n 32f54c >::_M_default_append(unsigned int)@@Base+0xa9c48> │ │ │ │ + blt.n 32f55c >::_M_default_append(unsigned int)@@Base+0xa9c58> │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsls r3, r4, #6 │ │ │ │ movs r0, r0 │ │ │ │ - bvs.n 32f5e8 >::_M_default_append(unsigned int)@@Base+0xa9ce4> │ │ │ │ + bvs.n 32f5f8 >::_M_default_append(unsigned int)@@Base+0xa9cf4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cdp 0, 3, cr0, cr0, cr11, {2} │ │ │ │ + cdp 0, 3, cr0, cr8, cr11, {2} │ │ │ │ adc.w r0, sl, #14024704 @ 0xd60000 │ │ │ │ - bpl.n 32f590 >::_M_default_append(unsigned int)@@Base+0xa9c8c> │ │ │ │ + bpl.n 32f5a0 >::_M_default_append(unsigned int)@@Base+0xa9c9c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldcl 0, cr0, [lr, #300]! @ 0x12c │ │ │ │ + cdp 0, 0, cr0, cr6, cr11, {2} │ │ │ │ vrecps.f16 , , │ │ │ │ vrsqrts.f16 , , │ │ │ │ - bpl.n 32f524 >::_M_default_append(unsigned int)@@Base+0xa9c20> │ │ │ │ + bpl.n 32f534 >::_M_default_append(unsigned int)@@Base+0xa9c30> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stcl 0, cr0, [r0, #300] @ 0x12c │ │ │ │ - bpl.n 32f6f8 >::_M_default_append(unsigned int)@@Base+0xa9df4> │ │ │ │ + stcl 0, cr0, [r8, #300] @ 0x12c │ │ │ │ + bpl.n 32f508 >::_M_default_append(unsigned int)@@Base+0xa9c04> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stc 0, cr0, [r6, #300]! @ 0x12c │ │ │ │ + stc 0, cr0, [lr, #300]! @ 0x12c │ │ │ │ bge.n 32f5a6 >::_M_default_append(unsigned int)@@Base+0xa9ca2> │ │ │ │ - @ instruction: 0xffffdada │ │ │ │ + vtbx.8 d29, {d31- >::_M_default_append(unsigned int)@@Base+0xa9d60> │ │ │ │ + blt.n 32f674 >::_M_default_append(unsigned int)@@Base+0xa9d70> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bpl.n 32f674 >::_M_default_append(unsigned int)@@Base+0xa9d70> │ │ │ │ + bpl.n 32f684 >::_M_default_append(unsigned int)@@Base+0xa9d80> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldcl 0, cr0, [sl, #-300] @ 0xfffffed4 │ │ │ │ - bpl.n 32f648 >::_M_default_append(unsigned int)@@Base+0xa9d44> │ │ │ │ + stcl 0, cr0, [r2, #-300]! @ 0xfffffed4 │ │ │ │ + bpl.n 32f658 >::_M_default_append(unsigned int)@@Base+0xa9d54> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stcl 0, cr0, [r0, #-300] @ 0xfffffed4 │ │ │ │ - bmi.n 32f614 >::_M_default_append(unsigned int)@@Base+0xa9d10> │ │ │ │ + stcl 0, cr0, [r8, #-300] @ 0xfffffed4 │ │ │ │ + bmi.n 32f624 >::_M_default_append(unsigned int)@@Base+0xa9d20> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stc 0, cr0, [r0, #-300]! @ 0xfffffed4 │ │ │ │ + stc 0, cr0, [r8, #-300]! @ 0xfffffed4 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 32f420 >::_M_default_append(unsigned int)@@Base+0xa9b1c> │ │ │ │ mov r3, r0 │ │ │ │ @@ -910949,17 +910948,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - bmi.n 32f704 >::_M_default_append(unsigned int)@@Base+0xa9e00> │ │ │ │ + bmi.n 32f714 >::_M_default_append(unsigned int)@@Base+0xa9e10> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldcl 0, cr0, [r4], #-300 @ 0xfffffed4 │ │ │ │ + ldcl 0, cr0, [ip], #-300 @ 0xfffffed4 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3040] @ 0xbe0 │ │ │ │ mov r4, r2 │ │ │ │ ldr r2, [pc, #196] @ (32f750 >::_M_default_append(unsigned int)@@Base+0xa9e4c>) │ │ │ │ ldr r3, [pc, #196] @ (32f754 >::_M_default_append(unsigned int)@@Base+0xa9e50>) │ │ │ │ @@ -911039,19 +911038,19 @@ │ │ │ │ bne.n 32f6e0 >::_M_default_append(unsigned int)@@Base+0xa9ddc> │ │ │ │ b.n 32f6dc >::_M_default_append(unsigned int)@@Base+0xa9dd8> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ bfi r0, r6, #1, #22 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf3120056 │ │ │ │ - bls.n 32f698 >::_M_default_append(unsigned int)@@Base+0xa9d94> │ │ │ │ + bls.n 32f6a8 >::_M_default_append(unsigned int)@@Base+0xa9da4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 32f6d4 >::_M_default_append(unsigned int)@@Base+0xa9dd0> │ │ │ │ + bls.n 32f6e4 >::_M_default_append(unsigned int)@@Base+0xa9de0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 32f6f4 >::_M_default_append(unsigned int)@@Base+0xa9df0> │ │ │ │ + bls.n 32f704 >::_M_default_append(unsigned int)@@Base+0xa9e00> │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -911589,80 +911588,80 @@ │ │ │ │ str.w r3, [r2, fp, lsl #2] │ │ │ │ adds r7, #1 │ │ │ │ b.n 32fce4 >::_M_default_append(unsigned int)@@Base+0xaa3e0> │ │ │ │ ... │ │ │ │ @ instruction: 0xf25a0056 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - bls.n 32fe00 >::_M_default_append(unsigned int)@@Base+0xaa4fc> │ │ │ │ + bls.n 32fe10 >::_M_default_append(unsigned int)@@Base+0xaa50c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 32fe4c >::_M_default_append(unsigned int)@@Base+0xaa548> │ │ │ │ + bls.n 32fe5c >::_M_default_append(unsigned int)@@Base+0xaa558> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 32fcc8 >::_M_default_append(unsigned int)@@Base+0xaa3c4> │ │ │ │ + bhi.n 32fcd8 >::_M_default_append(unsigned int)@@Base+0xaa3d4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 32fce0 >::_M_default_append(unsigned int)@@Base+0xaa3dc> │ │ │ │ + bhi.n 32fcf0 >::_M_default_append(unsigned int)@@Base+0xaa3ec> │ │ │ │ lsls r6, r1, #1 │ │ │ │ @ instruction: 0xf19c0056 │ │ │ │ - bmi.n 32fe24 >::_M_default_append(unsigned int)@@Base+0xaa520> │ │ │ │ + bmi.n 32fe34 >::_M_default_append(unsigned int)@@Base+0xaa530> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 32fdd4 >::_M_default_append(unsigned int)@@Base+0xaa4d0> │ │ │ │ + bhi.n 32fde4 >::_M_default_append(unsigned int)@@Base+0xaa4e0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ands.w r0, r2, fp, lsl #1 │ │ │ │ - bmi.n 32fe24 >::_M_default_append(unsigned int)@@Base+0xaa520> │ │ │ │ + ands.w r0, sl, fp, lsl #1 │ │ │ │ + bmi.n 32fe34 >::_M_default_append(unsigned int)@@Base+0xaa530> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 32fd7c >::_M_default_append(unsigned int)@@Base+0xaa478> │ │ │ │ + bvc.n 32fd8c >::_M_default_append(unsigned int)@@Base+0xaa488> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strd r0, r0, [r0, #300]! @ 0x12c │ │ │ │ - bcc.n 32fda4 >::_M_default_append(unsigned int)@@Base+0xaa4a0> │ │ │ │ + strd r0, r0, [r8, #300]! @ 0x12c │ │ │ │ + bmi.n 32fdb4 >::_M_default_append(unsigned int)@@Base+0xaa4b0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bmi.n 32fdd4 >::_M_default_append(unsigned int)@@Base+0xaa4d0> │ │ │ │ + bmi.n 32fde4 >::_M_default_append(unsigned int)@@Base+0xaa4e0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 32fcfc >::_M_default_append(unsigned int)@@Base+0xaa3f8> │ │ │ │ + bvc.n 32fd0c >::_M_default_append(unsigned int)@@Base+0xaa408> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xe998004b │ │ │ │ - bvc.n 32fccc >::_M_default_append(unsigned int)@@Base+0xaa3c8> │ │ │ │ + @ instruction: 0xe9a0004b │ │ │ │ + bvc.n 32fcdc >::_M_default_append(unsigned int)@@Base+0xaa3d8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrd r0, r0, [ip, #-300]! @ 0x12c │ │ │ │ - bhi.n 32fd1c >::_M_default_append(unsigned int)@@Base+0xaa418> │ │ │ │ + @ instruction: 0xe984004b │ │ │ │ + bhi.n 32fd2c >::_M_default_append(unsigned int)@@Base+0xaa428> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 32fd18 >::_M_default_append(unsigned int)@@Base+0xaa414> │ │ │ │ + bhi.n 32fd28 >::_M_default_append(unsigned int)@@Base+0xaa424> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r1, [sp, #456] @ 0x1c8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bvs.n 32fe20 >::_M_default_append(unsigned int)@@Base+0xaa51c> │ │ │ │ + bvs.n 32fe30 >::_M_default_append(unsigned int)@@Base+0xaa52c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xe81e004b │ │ │ │ - bvs.n 32fdf8 >::_M_default_append(unsigned int)@@Base+0xaa4f4> │ │ │ │ + @ instruction: 0xe826004b │ │ │ │ + bvs.n 32fe08 >::_M_default_append(unsigned int)@@Base+0xaa504> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xe806004b │ │ │ │ - bpl.n 32fdc8 >::_M_default_append(unsigned int)@@Base+0xaa4c4> │ │ │ │ + @ instruction: 0xe80e004b │ │ │ │ + bpl.n 32fdd8 >::_M_default_append(unsigned int)@@Base+0xaa4d4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 32fe28 >::_M_default_append(unsigned int)@@Base+0xaa524> │ │ │ │ + bvs.n 32fe38 >::_M_default_append(unsigned int)@@Base+0xaa534> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bpl.n 32fde8 >::_M_default_append(unsigned int)@@Base+0xaa4e4> │ │ │ │ + bvs.n 32fdf8 >::_M_default_append(unsigned int)@@Base+0xaa4f4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 32fe7c >::_M_default_append(unsigned int)@@Base+0xaa578> │ │ │ │ + bvc.n 32fe8c >::_M_default_append(unsigned int)@@Base+0xaa588> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 32fd8c >::_M_default_append(unsigned int)@@Base+0xaa488> │ │ │ │ + bvc.n 32fd9c >::_M_default_append(unsigned int)@@Base+0xaa498> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bmi.n 32fdc4 >::_M_default_append(unsigned int)@@Base+0xaa4c0> │ │ │ │ + bmi.n 32fdd4 >::_M_default_append(unsigned int)@@Base+0xaa4d0> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32fbb8 >::_M_default_append(unsigned int)@@Base+0xaa2b4> │ │ │ │ + b.n 32fbc8 >::_M_default_append(unsigned int)@@Base+0xaa2c4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 32fd9c >::_M_default_append(unsigned int)@@Base+0xaa498> │ │ │ │ + bmi.n 32fdac >::_M_default_append(unsigned int)@@Base+0xaa4a8> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32fb8c >::_M_default_append(unsigned int)@@Base+0xaa288> │ │ │ │ + b.n 32fb9c >::_M_default_append(unsigned int)@@Base+0xaa298> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvs.n 32fe50 >::_M_default_append(unsigned int)@@Base+0xaa54c> │ │ │ │ + bvs.n 32fe60 >::_M_default_append(unsigned int)@@Base+0xaa55c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 32fef4 >::_M_default_append(unsigned int)@@Base+0xaa5f0> │ │ │ │ + bvs.n 32ff04 >::_M_default_append(unsigned int)@@Base+0xaa600> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r2, r3, r4, r5} │ │ │ │ + stmia r2!, {r2, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r6!, {r4, r6, r7} │ │ │ │ + stmia r6!, {r3, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ mov r8, r7 │ │ │ │ ldr r5, [sp, #72] @ 0x48 │ │ │ │ ldrb.w r2, [r4, #-4] │ │ │ │ cmp r2, #0 │ │ │ │ it ne │ │ │ │ @@ -912060,115 +912059,115 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #216] @ (330330 >::_M_default_append(unsigned int)@@Base+0xaaa2c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 32f84e >::_M_default_append(unsigned int)@@Base+0xa9f4a> │ │ │ │ nop │ │ │ │ - bmi.n 33033c >::_M_default_append(unsigned int)@@Base+0xaaa38> │ │ │ │ + bmi.n 33034c >::_M_default_append(unsigned int)@@Base+0xaaa48> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bmi.n 3302c8 >::_M_default_append(unsigned int)@@Base+0xaa9c4> │ │ │ │ + bmi.n 3302d8 >::_M_default_append(unsigned int)@@Base+0xaa9d4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r5, #4 │ │ │ │ + adds r6, r6, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 3302c8 >::_M_default_append(unsigned int)@@Base+0xaa9c4> │ │ │ │ + bcs.n 3302d8 >::_M_default_append(unsigned int)@@Base+0xaa9d4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 32fabc >::_M_default_append(unsigned int)@@Base+0xaa1b8> │ │ │ │ + b.n 32facc >::_M_default_append(unsigned int)@@Base+0xaa1c8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bne.n 33025c >::_M_default_append(unsigned int)@@Base+0xaa958> │ │ │ │ + bne.n 33026c >::_M_default_append(unsigned int)@@Base+0xaa968> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 33031c >::_M_default_append(unsigned int)@@Base+0xaaa18> │ │ │ │ + bcs.n 33032c >::_M_default_append(unsigned int)@@Base+0xaaa28> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 33027c >::_M_default_append(unsigned int)@@Base+0xaa978> │ │ │ │ + bcs.n 33028c >::_M_default_append(unsigned int)@@Base+0xaa988> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 33022c >::_M_default_append(unsigned int)@@Base+0xaa928> │ │ │ │ + bne.n 33023c >::_M_default_append(unsigned int)@@Base+0xaa938> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 330a20 >::_M_default_append(unsigned int)@@Base+0xab11c> │ │ │ │ + b.n 330a30 >::_M_default_append(unsigned int)@@Base+0xab12c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcs.n 330218 >::_M_default_append(unsigned int)@@Base+0xaa914> │ │ │ │ + bcs.n 330228 >::_M_default_append(unsigned int)@@Base+0xaa924> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 3301e0 >::_M_default_append(unsigned int)@@Base+0xaa8dc> │ │ │ │ + bne.n 3301f0 >::_M_default_append(unsigned int)@@Base+0xaa8ec> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 3301fc >::_M_default_append(unsigned int)@@Base+0xaa8f8> │ │ │ │ + bne.n 33020c >::_M_default_append(unsigned int)@@Base+0xaa908> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 33035c >::_M_default_append(unsigned int)@@Base+0xaaa58> │ │ │ │ + bcs.n 33036c >::_M_default_append(unsigned int)@@Base+0xaaa68> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 33038c >::_M_default_append(unsigned int)@@Base+0xaaa88> │ │ │ │ + bne.n 33039c >::_M_default_append(unsigned int)@@Base+0xaaa98> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 3301a8 >::_M_default_append(unsigned int)@@Base+0xaa8a4> │ │ │ │ + bne.n 3301b8 >::_M_default_append(unsigned int)@@Base+0xaa8b4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 330358 >::_M_default_append(unsigned int)@@Base+0xaaa54> │ │ │ │ + bne.n 330368 >::_M_default_append(unsigned int)@@Base+0xaaa64> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 33094c >::_M_default_append(unsigned int)@@Base+0xab048> │ │ │ │ + b.n 33095c >::_M_default_append(unsigned int)@@Base+0xab058> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcs.n 3301e0 >::_M_default_append(unsigned int)@@Base+0xaa8dc> │ │ │ │ + bcs.n 3301f0 >::_M_default_append(unsigned int)@@Base+0xaa8ec> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 330290 >::_M_default_append(unsigned int)@@Base+0xaa98c> │ │ │ │ + bcs.n 3302a0 >::_M_default_append(unsigned int)@@Base+0xaa99c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - beq.n 33026c >::_M_default_append(unsigned int)@@Base+0xaa968> │ │ │ │ + beq.n 33027c >::_M_default_append(unsigned int)@@Base+0xaa978> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - beq.n 330284 >::_M_default_append(unsigned int)@@Base+0xaa980> │ │ │ │ + beq.n 330294 >::_M_default_append(unsigned int)@@Base+0xaa990> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 330320 >::_M_default_append(unsigned int)@@Base+0xaaa1c> │ │ │ │ + bcs.n 330330 >::_M_default_append(unsigned int)@@Base+0xaaa2c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - beq.n 3301fc >::_M_default_append(unsigned int)@@Base+0xaa8f8> │ │ │ │ + beq.n 33020c >::_M_default_append(unsigned int)@@Base+0xaa908> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - beq.n 330214 >::_M_default_append(unsigned int)@@Base+0xaa910> │ │ │ │ + beq.n 330224 >::_M_default_append(unsigned int)@@Base+0xaa920> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 330270 >::_M_default_append(unsigned int)@@Base+0xaa96c> │ │ │ │ + bne.n 330280 >::_M_default_append(unsigned int)@@Base+0xaa97c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 330348 >::_M_default_append(unsigned int)@@Base+0xaaa44> │ │ │ │ + bne.n 330358 >::_M_default_append(unsigned int)@@Base+0xaaa54> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7, {r6, r7} │ │ │ │ + ldmia r7, {r3, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 3301f8 >::_M_default_append(unsigned int)@@Base+0xaa8f4> │ │ │ │ + bne.n 330208 >::_M_default_append(unsigned int)@@Base+0xaa904> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7, {r3, r6, r7} │ │ │ │ + ldmia r7, {r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7, {r2, r3, r4, r7} │ │ │ │ + ldmia r7, {r2, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 330610 >::_M_default_append(unsigned int)@@Base+0xaad0c> │ │ │ │ + b.n 330620 >::_M_default_append(unsigned int)@@Base+0xaad1c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r7, {r1, r2, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3305dc >::_M_default_append(unsigned int)@@Base+0xaacd8> │ │ │ │ + b.n 3305ec >::_M_default_append(unsigned int)@@Base+0xaace8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7!, {r5, r6} │ │ │ │ + ldmia r7!, {r3, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3305a8 >::_M_default_append(unsigned int)@@Base+0xaaca4> │ │ │ │ + b.n 3305b8 >::_M_default_append(unsigned int)@@Base+0xaacb4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7!, {r1, r6} │ │ │ │ + ldmia r7!, {r1, r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 330574 >::_M_default_append(unsigned int)@@Base+0xaac70> │ │ │ │ + b.n 330584 >::_M_default_append(unsigned int)@@Base+0xaac80> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bne.n 330388 >::_M_default_append(unsigned int)@@Base+0xaaa84> │ │ │ │ + bne.n 330398 >::_M_default_append(unsigned int)@@Base+0xaaa94> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7!, {r1, r4} │ │ │ │ + ldmia r7!, {r1, r3, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 330520 >::_M_default_append(unsigned int)@@Base+0xaac1c> │ │ │ │ + b.n 330530 >::_M_default_append(unsigned int)@@Base+0xaac2c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6, {r3, r4, r5, r6, r7} │ │ │ │ + ldmia r7!, {} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3304f0 >::_M_default_append(unsigned int)@@Base+0xaabec> │ │ │ │ + b.n 330500 >::_M_default_append(unsigned int)@@Base+0xaabfc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6, {r3, r4, r6, r7} │ │ │ │ + ldmia r6, {r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 3304b8 >::_M_default_append(unsigned int)@@Base+0xaabb4> │ │ │ │ + b.n 3304c8 >::_M_default_append(unsigned int)@@Base+0xaabc4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + ldmia r6, {r1, r2, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 33048c >::_M_default_append(unsigned int)@@Base+0xaab88> │ │ │ │ + b.n 33049c >::_M_default_append(unsigned int)@@Base+0xaab98> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r5, r7} │ │ │ │ + ldmia r6!, {r3, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 33045c >::_M_default_append(unsigned int)@@Base+0xaab58> │ │ │ │ + b.n 33046c >::_M_default_append(unsigned int)@@Base+0xaab68> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r1, r7} │ │ │ │ + ldmia r6!, {r1, r3, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 330424 >::_M_default_append(unsigned int)@@Base+0xaab20> │ │ │ │ + b.n 330434 >::_M_default_append(unsigned int)@@Base+0xaab30> │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r7, r3 │ │ │ │ ldr r1, [pc, #152] @ (3303e0 >::_M_default_append(unsigned int)@@Base+0xaaadc>) │ │ │ │ @@ -912227,23 +912226,23 @@ │ │ │ │ ldr r0, [pc, #32] @ (3303f0 >::_M_default_append(unsigned int)@@Base+0xaaaec>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov r0, r5 │ │ │ │ bl 4d7920 │ │ │ │ b.n 33038e >::_M_default_append(unsigned int)@@Base+0xaaa8a> │ │ │ │ - lsls r6, r1, #22 │ │ │ │ + lsls r6, r2, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r5, {r2, r4, r5} │ │ │ │ + ldmia r5, {r2, r3, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7, {r3, r4, r7} │ │ │ │ + ldmia r7, {r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r5!, {r1, r3} │ │ │ │ + ldmia r5!, {r1, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, pc, #120 @ (adr r7, 33046c >::_M_default_append(unsigned int)@@Base+0xaab68>) │ │ │ │ + add r7, pc, #152 @ (adr r7, 33048c >::_M_default_append(unsigned int)@@Base+0xaab88>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #24 │ │ │ │ ldr r1, [pc, #268] @ (330514 >::_M_default_append(unsigned int)@@Base+0xaac10>) │ │ │ │ @@ -912353,51 +912352,51 @@ │ │ │ │ ldr r0, [pc, #92] @ (330560 >::_M_default_append(unsigned int)@@Base+0xaac5c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 33044c >::_M_default_append(unsigned int)@@Base+0xaab48> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldmia r5, {r1, r2, r4, r5, r6} │ │ │ │ + ldmia r5, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ b.n 3300e8 >::_M_default_append(unsigned int)@@Base+0xaa7e4> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r7!, {r1, r2, r4, r6} │ │ │ │ + ldmia r7!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r7, {r3, r7} │ │ │ │ + ldmia r7, {r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r4, r7} │ │ │ │ + ldmia r4, {r1, r2, r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #142 @ 0x8e │ │ │ │ + udf #150 @ 0x96 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r4!, {r1, r2, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #118 @ 0x76 │ │ │ │ + udf #126 @ 0x7e │ │ │ │ lsls r3, r1, #1 │ │ │ │ b.n 33005c >::_M_default_append(unsigned int)@@Base+0xaa758> │ │ │ │ lsls r6, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - ldmia r4, {r1, r3, r4, r5} │ │ │ │ + ldmia r4!, {r1, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #50 @ 0x32 │ │ │ │ + udf #58 @ 0x3a │ │ │ │ lsls r3, r1, #1 │ │ │ │ mcr2 15, 4, pc, cr1, cr15, {7} @ │ │ │ │ - ldmia r4!, {r1, r2, r3} │ │ │ │ + ldmia r4, {r1, r2, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - udf #6 │ │ │ │ + udf #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6, {r1, r4, r6, r7} │ │ │ │ + ldmia r6, {r1, r3, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r5, {r4, r5} │ │ │ │ + ldmia r5, {r3, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r4, r6, r7} │ │ │ │ + ldmia r3, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 330500 >::_M_default_append(unsigned int)@@Base+0xaabfc> │ │ │ │ + ble.n 330510 >::_M_default_append(unsigned int)@@Base+0xaac0c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #24 │ │ │ │ ldr r1, [pc, #244] @ (33066c >::_M_default_append(unsigned int)@@Base+0xaad68>) │ │ │ │ @@ -912498,47 +912497,47 @@ │ │ │ │ ldr r0, [pc, #84] @ (3306b0 >::_M_default_append(unsigned int)@@Base+0xaadac>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3305bc >::_M_default_append(unsigned int)@@Base+0xaacb8> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldmia r4!, {r1, r2} │ │ │ │ + ldmia r4!, {r1, r2, r3} │ │ │ │ lsls r6, r1, #1 │ │ │ │ b.n 32ff60 >::_M_default_append(unsigned int)@@Base+0xaa65c> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r5, {r1, r2, r5, r6, r7} │ │ │ │ + ldmia r5, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r6!, {r3, r4} │ │ │ │ + ldmia r6!, {r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r5} │ │ │ │ + ldmia r3, {r1, r2, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 3306c4 >::_M_default_append(unsigned int)@@Base+0xaadc0> │ │ │ │ + ble.n 3306d4 >::_M_default_append(unsigned int)@@Base+0xaadd0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ b.n 32fefc >::_M_default_append(unsigned int)@@Base+0xaa5f8> │ │ │ │ lsls r6, r2, #1 │ │ │ │ mrc2 15, 0, pc, cr5, cr15, {7} │ │ │ │ - ldmia r2!, {r1, r5, r6, r7} │ │ │ │ + ldmia r2!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 33064c >::_M_default_append(unsigned int)@@Base+0xaad48> │ │ │ │ + bgt.n 33065c >::_M_default_append(unsigned int)@@Base+0xaad58> │ │ │ │ lsls r3, r1, #1 │ │ │ │ stc2 15, cr15, [r9, #-1020]! @ 0xfffffc04 │ │ │ │ - ldmia r2, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 330600 >::_M_default_append(unsigned int)@@Base+0xaacfc> │ │ │ │ + bgt.n 330610 >::_M_default_append(unsigned int)@@Base+0xaad0c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r5, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r5!, {r1, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3, {r3, r4, r6, r7} │ │ │ │ + ldmia r3!, {r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r2, {r1, r2, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bgt.n 3307a0 >::_M_default_append(unsigned int)@@Base+0xaae9c> │ │ │ │ + bgt.n 3307b0 >::_M_default_append(unsigned int)@@Base+0xaaeac> │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [r1, #24] │ │ │ │ sub sp, #8 │ │ │ │ @@ -912607,19 +912606,19 @@ │ │ │ │ lsls r2, r2, #2 │ │ │ │ bl 15144 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r6, #24] │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ nop │ │ │ │ - ldmia r5, {r1, r2, r4, r5} │ │ │ │ + ldmia r5, {r1, r2, r3, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r5!, {r1, r2} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4!, {r1, r3, r6, r7} │ │ │ │ + ldmia r4, {r1, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #88] @ (3307f0 >::_M_default_append(unsigned int)@@Base+0xaaeec>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -912659,15 +912658,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ b.n 330ca8 >::_M_default_append(unsigned int)@@Base+0xab3a4> │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r4!, {r2, r3, r6} │ │ │ │ + ldmia r4, {r2, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ b.n 330c48 >::_M_default_append(unsigned int)@@Base+0xab344> │ │ │ │ lsls r6, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -912791,48 +912790,48 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 330880 >::_M_default_append(unsigned int)@@Base+0xaaf7c> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ b.n 330cf0 >::_M_default_append(unsigned int)@@Base+0xab3ec> │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r3, {r3, r5, r6, r7} │ │ │ │ + ldmia r3!, {r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb640 │ │ │ │ + @ instruction: 0xb648 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4!, {r1} │ │ │ │ + ldmia r4!, {r1, r3} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r4!, {r1, r3, r6} │ │ │ │ + ldmia r4, {r1, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsls r7, r2, #4 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r3, {r1, r2, r3, r4, r5, r7} │ │ │ │ + ldmia r3!, {r1, r2, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bge.n 330a00 >::_M_default_append(unsigned int)@@Base+0xab0fc> │ │ │ │ + bge.n 330a10 >::_M_default_append(unsigned int)@@Base+0xab10c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ b.n 330c38 >::_M_default_append(unsigned int)@@Base+0xab334> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r7} │ │ │ │ + ldmia r3!, {r1, r2, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bge.n 3309ac >::_M_default_append(unsigned int)@@Base+0xab0a8> │ │ │ │ + bge.n 3309bc >::_M_default_append(unsigned int)@@Base+0xab0b8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ mcr2 15, 6, pc, cr13, cr15, {7} @ │ │ │ │ - ldmia r3!, {r2, r5, r6} │ │ │ │ + ldmia r3, {r2, r3, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bge.n 330964 >::_M_default_append(unsigned int)@@Base+0xab060> │ │ │ │ + bge.n 330974 >::_M_default_append(unsigned int)@@Base+0xab070> │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsls r7, r0, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r3, {r1, r3, r4, r5} │ │ │ │ + ldmia r3!, {r1, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 33091c >::_M_default_append(unsigned int)@@Base+0xab018> │ │ │ │ + bls.n 33092c >::_M_default_append(unsigned int)@@Base+0xab028> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r4} │ │ │ │ + ldmia r3!, {r1, r2, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 3308e8 >::_M_default_append(unsigned int)@@Base+0xaafe4> │ │ │ │ + bls.n 3308f8 >::_M_default_append(unsigned int)@@Base+0xaaff4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 330800 >::_M_default_append(unsigned int)@@Base+0xaaefc> │ │ │ │ @@ -912852,17 +912851,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - ldmia r2, {r1, r2, r3, r7} │ │ │ │ + ldmia r2, {r1, r2, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 330a14 >::_M_default_append(unsigned int)@@Base+0xab110> │ │ │ │ + bls.n 330a24 >::_M_default_append(unsigned int)@@Base+0xab120> │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ mov r8, r1 │ │ │ │ @@ -913025,45 +913024,45 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #72] @ (330ba8 >::_M_default_append(unsigned int)@@Base+0xab2a4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 330b1a >::_M_default_append(unsigned int)@@Base+0xab216> │ │ │ │ nop │ │ │ │ - ldmia r2!, {r3, r4, r5, r7} │ │ │ │ + ldmia r2!, {r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r2, {r2, r3, r5} │ │ │ │ + ldmia r2, {r2, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 330b08 >::_M_default_append(unsigned int)@@Base+0xab204> │ │ │ │ + bhi.n 330b18 >::_M_default_append(unsigned int)@@Base+0xab214> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1!, {r4, r5, r6, r7} │ │ │ │ + ldmia r1!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 330a98 >::_M_default_append(unsigned int)@@Base+0xab194> │ │ │ │ + bhi.n 330aa8 >::_M_default_append(unsigned int)@@Base+0xab1a4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1!, {r3, r7} │ │ │ │ + ldmia r1!, {r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bhi.n 330bd0 >::_M_default_append(unsigned int)@@Base+0xab2cc> │ │ │ │ + bhi.n 330be0 >::_M_default_append(unsigned int)@@Base+0xab2dc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r6} │ │ │ │ + ldmia r1, {r1, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r5} │ │ │ │ + ldmia r1, {r1, r2, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 330b14 >::_M_default_append(unsigned int)@@Base+0xab210> │ │ │ │ + bvc.n 330b24 >::_M_default_append(unsigned int)@@Base+0xab220> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1, {r1, r3} │ │ │ │ + ldmia r1, {r1, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 330ae4 >::_M_default_append(unsigned int)@@Base+0xab1e0> │ │ │ │ + bvc.n 330af4 >::_M_default_append(unsigned int)@@Base+0xab1f0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r4, r5, r6, r7} │ │ │ │ + ldmia r0!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 330abc >::_M_default_append(unsigned int)@@Base+0xab1b8> │ │ │ │ + bvc.n 330acc >::_M_default_append(unsigned int)@@Base+0xab1c8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r3, r4, r6, r7} │ │ │ │ + ldmia r0!, {r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 330c90 >::_M_default_append(unsigned int)@@Base+0xab38c> │ │ │ │ + bvc.n 330ca0 >::_M_default_append(unsigned int)@@Base+0xab39c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r1, r2 │ │ │ │ sub sp, #12 │ │ │ │ @@ -913085,17 +913084,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - ldmia r0!, {r1, r2, r4, r6} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 330bdc >::_M_default_append(unsigned int)@@Base+0xab2d8> │ │ │ │ + bvs.n 330bec >::_M_default_append(unsigned int)@@Base+0xab2e8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #24] @ (330c20 >::_M_default_append(unsigned int)@@Base+0xab31c>) │ │ │ │ mov r4, r0 │ │ │ │ @@ -913103,15 +913102,15 @@ │ │ │ │ bl 53a124 │ │ │ │ bl 50786c │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 3306b4 >::_M_default_append(unsigned int)@@Base+0xaadb0> │ │ │ │ movs r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ - ldmia r0!, {r1, r3, r7} │ │ │ │ + ldmia r0!, {r1, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ bl 50786c │ │ │ │ ldr r0, [r0, #28] │ │ │ │ @@ -913652,84 +913651,84 @@ │ │ │ │ bl 52d6c4 │ │ │ │ b.n 330ef0 >::_M_default_append(unsigned int)@@Base+0xab5ec> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ble.n 331204 >::_M_default_append(unsigned int)@@Base+0xab900> │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r7!, {r1, r3, r5, r7} │ │ │ │ + stmia r7!, {r1, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ bgt.n 3311b0 >::_M_default_append(unsigned int)@@Base+0xab8ac> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - @ instruction: 0xfbb2004b │ │ │ │ - stmia r7!, {r1, r2, r4, r5, r7} │ │ │ │ + @ instruction: 0xfbba004b │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r7!, {r2, r5} │ │ │ │ + stmia r7!, {r2, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1, r7} │ │ │ │ + stmia r6!, {r1, r3, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1} │ │ │ │ + stmia r6!, {r1, r3} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r7!, {r1, r5, r7} │ │ │ │ + stmia r7!, {r1, r3, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1} │ │ │ │ + stmia r6!, {r1, r3} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r4, r5, r6} │ │ │ │ + stmia r5!, {r3, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r6} │ │ │ │ + stmia r6!, {r1, r2, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r5!, {r1, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r5} │ │ │ │ + stmia r5!, {r1, r2, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcc.n 331224 >::_M_default_append(unsigned int)@@Base+0xab920> │ │ │ │ + bcc.n 331234 >::_M_default_append(unsigned int)@@Base+0xab930> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r6!, {r3, r5} │ │ │ │ + stmia r6!, {r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r6, r7} │ │ │ │ + stmia r4!, {r3, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 331154 >::_M_default_append(unsigned int)@@Base+0xab850> │ │ │ │ + bcs.n 331164 >::_M_default_append(unsigned int)@@Base+0xab860> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r5, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 331128 >::_M_default_append(unsigned int)@@Base+0xab824> │ │ │ │ + bcs.n 331138 >::_M_default_append(unsigned int)@@Base+0xab834> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r7} │ │ │ │ + stmia r4!, {r1, r2, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #576] @ 0x240 │ │ │ │ + ldr r2, [sp, #608] @ 0x260 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r4!, {r1, r3, r5, r6} │ │ │ │ + stmia r4!, {r1, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 3312c0 >::_M_default_append(unsigned int)@@Base+0xab9bc> │ │ │ │ + bcs.n 3312d0 >::_M_default_append(unsigned int)@@Base+0xab9cc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {r3, r4, r5, r7} │ │ │ │ + stmia r4!, {r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r2, r5} │ │ │ │ + stmia r4!, {r2, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bcs.n 331240 >::_M_default_append(unsigned int)@@Base+0xab93c> │ │ │ │ + bcs.n 331250 >::_M_default_append(unsigned int)@@Base+0xab94c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {r1, r4, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 3311e4 >::_M_default_append(unsigned int)@@Base+0xab8e0> │ │ │ │ + bne.n 3311f4 >::_M_default_append(unsigned int)@@Base+0xab8f0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r4, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r3, r5, r6} │ │ │ │ + stmia r4!, {r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r3!, {r2, r3, r4, r7} │ │ │ │ + stmia r3!, {r2, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 331148 >::_M_default_append(unsigned int)@@Base+0xab844> │ │ │ │ + bne.n 331158 >::_M_default_append(unsigned int)@@Base+0xab854> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {r2, r4, r5, r6} │ │ │ │ + stmia r3!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bne.n 331300 >::_M_default_append(unsigned int)@@Base+0xab9fc> │ │ │ │ + bne.n 331310 >::_M_default_append(unsigned int)@@Base+0xaba0c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r5, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r2, r6, r7} │ │ │ │ + stmia r4!, {r2, r3, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [r0, #4] │ │ │ │ sub sp, #12 │ │ │ │ @@ -913770,21 +913769,21 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #24] @ (3312d4 >::_M_default_append(unsigned int)@@Base+0xab9d0>) │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mvn.w r2, #1 │ │ │ │ b.n 331284 >::_M_default_append(unsigned int)@@Base+0xab980> │ │ │ │ - stmia r2!, {r1, r2, r3, r6} │ │ │ │ + stmia r2!, {r1, r2, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - beq.n 33133c >::_M_default_append(unsigned int)@@Base+0xaba38> │ │ │ │ + beq.n 33134c >::_M_default_append(unsigned int)@@Base+0xaba48> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r5} │ │ │ │ + stmia r2!, {r1, r2, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r2, r3} │ │ │ │ + stmia r4!, {r2, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #216] @ (3313c4 >::_M_default_append(unsigned int)@@Base+0xabac0>) │ │ │ │ @@ -913872,43 +913871,43 @@ │ │ │ │ ldr r0, [pc, #76] @ (331400 >::_M_default_append(unsigned int)@@Base+0xabafc>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 331334 >::_M_default_append(unsigned int)@@Base+0xaba30> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - stmia r4!, {r2, r3, r4, r6} │ │ │ │ + stmia r4!, {r2, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ bvc.n 3313cc >::_M_default_append(unsigned int)@@Base+0xabac8> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r4!, {r3, r4} │ │ │ │ + stmia r4!, {r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r4!, {r2, r3, r4, r5} │ │ │ │ + stmia r4!, {r2, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r1!, {r1, r2, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7, {r1, r2, r5, r7} │ │ │ │ + ldmia r7, {r1, r2, r3, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r5, r7} │ │ │ │ + stmia r1!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7, {r1, r2, r3, r7} │ │ │ │ + ldmia r7, {r1, r2, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ bvs.n 33133c >::_M_default_append(unsigned int)@@Base+0xaba38> │ │ │ │ lsls r6, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - stmia r1!, {r1, r5, r6} │ │ │ │ + stmia r1!, {r1, r3, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7!, {r1, r3, r6} │ │ │ │ + ldmia r7!, {r1, r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ mrc2 15, 5, pc, cr5, cr15, {7} │ │ │ │ - stmia r1!, {r1, r2, r4, r5} │ │ │ │ + stmia r1!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r7!, {r1, r2, r3, r4} │ │ │ │ + ldmia r7!, {r1, r2, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #192] @ (3314d8 >::_M_default_append(unsigned int)@@Base+0xabbd4>) │ │ │ │ @@ -913987,39 +913986,39 @@ │ │ │ │ ldr r0, [pc, #68] @ (33150c >::_M_default_append(unsigned int)@@Base+0xabc08>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 331460 >::_M_default_append(unsigned int)@@Base+0xabb5c> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - stmia r3!, {r4, r5} │ │ │ │ + stmia r3!, {r3, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ bpl.n 331488 >::_M_default_append(unsigned int)@@Base+0xabb84> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r2!, {r2, r3, r5, r6, r7} │ │ │ │ + stmia r2!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r3!, {r4} │ │ │ │ + stmia r3!, {r3, r4} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r1, r4, r7} │ │ │ │ + stmia r0!, {r1, r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r6, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r6!, {r1, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ bpl.n 331420 >::_M_default_append(unsigned int)@@Base+0xabb1c> │ │ │ │ lsls r6, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr5, cr15, {7} │ │ │ │ - stmia r0!, {r1, r2, r3, r6} │ │ │ │ + stmia r0!, {r1, r2, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r6!, {r1, r2, r4, r5} │ │ │ │ + ldmia r6!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ stc2 15, cr15, [r1, #1020]! @ 0x3fc │ │ │ │ - stmia r0!, {r1, r5} │ │ │ │ + stmia r0!, {r1, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r6!, {r1, r3} │ │ │ │ + ldmia r6!, {r1, r4} │ │ │ │ lsls r3, r1, #1 │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3800] @ 0xed8 │ │ │ │ @@ -914090,29 +914089,29 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r3, [pc, #40] @ (3315e4 >::_M_default_append(unsigned int)@@Base+0xabce0>) │ │ │ │ add r3, pc │ │ │ │ b.n 33156c >::_M_default_append(unsigned int)@@Base+0xabc68> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ bmi.n 331564 >::_M_default_append(unsigned int)@@Base+0xabc60> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r2!, {r5} │ │ │ │ + stmia r2!, {r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r2!, {r1, r3, r4} │ │ │ │ + stmia r2!, {r1, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r4, r5} │ │ │ │ + stmia r2!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r4, r5} │ │ │ │ + stmia r2!, {r3, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r1, r4, r5} │ │ │ │ + stmia r2!, {r1, r3, r4, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ bmi.n 331688 >::_M_default_append(unsigned int)@@Base+0xabd84> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - stmia r1!, {r3, r4, r6, r7} │ │ │ │ + stmia r1!, {r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ add.w r4, r1, #131072 @ 0x20000 │ │ │ │ sub sp, #28 │ │ │ │ @@ -914416,19 +914415,19 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r3 │ │ │ │ bl 13b74 │ │ │ │ movs r3, #2 │ │ │ │ movs r0, #0 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ b.n 331698 >::_M_default_append(unsigned int)@@Base+0xabd94> │ │ │ │ - itet le │ │ │ │ + ittt le │ │ │ │ lslle r6, r1, #1 │ │ │ │ - stmiagt r0!, {r2, r6} │ │ │ │ + stmiale r0!, {r2, r3, r6} │ │ │ │ lslle r6, r1, #1 │ │ │ │ - ldmia r2, {r2, r3, r4, r6, r7} │ │ │ │ + ldmia r2, {r2, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #692] @ (331be4 >::_M_default_append(unsigned int)@@Base+0xac2e0>) │ │ │ │ add.w r4, r1, #131072 @ 0x20000 │ │ │ │ @@ -914796,49 +914795,49 @@ │ │ │ │ ldr r0, [pc, #88] @ (331d50 >::_M_default_append(unsigned int)@@Base+0xac44c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 331c4c >::_M_default_append(unsigned int)@@Base+0xac348> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - pop {r6} │ │ │ │ + pop {r3, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldmia r5, {r3, r5, r6, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - pop {} │ │ │ │ + pop {r3} │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r5} │ │ │ │ + pop {r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r6, 331d64 >::_M_default_append(unsigned int)@@Base+0xac460> │ │ │ │ + cbnz r6, 331d66 >::_M_default_append(unsigned int)@@Base+0xac462> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r7} │ │ │ │ + stmia r6!, {r1, r2, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - revsh r6, r7 │ │ │ │ + cbnz r6, 331d68 >::_M_default_append(unsigned int)@@Base+0xac464> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r4, r5, r6} │ │ │ │ + stmia r6!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldmia r5!, {r4, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - hlt 0x003a │ │ │ │ + revsh r2, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1, r4, r5} │ │ │ │ + stmia r6!, {r1, r3, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr.w pc, [sp, #255]! │ │ │ │ - hlt 0x000e │ │ │ │ + hlt 0x0016 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r6!, {r1, r2} │ │ │ │ + stmia r6!, {r1, r2, r3} │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsrs r5, r4, #12 │ │ │ │ movs r0, r0 │ │ │ │ - rev16 r2, r4 │ │ │ │ + rev16 r2, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r5!, {r1, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #236] @ (331e54 >::_M_default_append(unsigned int)@@Base+0xac550>) │ │ │ │ @@ -914935,45 +914934,45 @@ │ │ │ │ ldr r0, [pc, #80] @ (331e94 >::_M_default_append(unsigned int)@@Base+0xac590>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 331db0 >::_M_default_append(unsigned int)@@Base+0xac4ac> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - revsh r4, r3 │ │ │ │ + revsh r4, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldmia r4!, {r2, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - hlt 0x001c │ │ │ │ + hlt 0x0024 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - hlt 0x003c │ │ │ │ + revsh r4, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r2, 331e98 >::_M_default_append(unsigned int)@@Base+0xac594> │ │ │ │ + cbnz r2, 331e9a >::_M_default_append(unsigned int)@@Base+0xac596> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r5!, {r1, r3, r5} │ │ │ │ + stmia r5!, {r1, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldmia r4!, {r2, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ mrc2 15, 0, pc, cr13, cr15, {7} │ │ │ │ - cbnz r6, 331e96 >::_M_default_append(unsigned int)@@Base+0xac592> │ │ │ │ + cbnz r6, 331e98 >::_M_default_append(unsigned int)@@Base+0xac594> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ bl 243e82 │ │ │ │ - cbnz r2, 331e98 >::_M_default_append(unsigned int)@@Base+0xac594> │ │ │ │ + cbnz r2, 331e9a >::_M_default_append(unsigned int)@@Base+0xac596> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r4!, {r1, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsrs r1, r3, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cbnz r6, 331e98 >::_M_default_append(unsigned int)@@Base+0xac594> │ │ │ │ + cbnz r6, 331e9a >::_M_default_append(unsigned int)@@Base+0xac596> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r7} │ │ │ │ + stmia r4!, {r1, r2, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #196608 @ 0x30000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -915716,110 +915715,110 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 33228e >::_M_default_append(unsigned int)@@Base+0xac98a> │ │ │ │ ldmia r3, {r3, r5} │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb8dc │ │ │ │ + @ instruction: 0xb8e4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmdb sl, {r0, r1, r3, r6} │ │ │ │ - @ instruction: 0xb720 │ │ │ │ + stmdb r2!, {r0, r1, r3, r6} │ │ │ │ + @ instruction: 0xb728 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r0, 33275c >::_M_default_append(unsigned int)@@Base+0xace58> │ │ │ │ + cbnz r0, 33275e >::_M_default_append(unsigned int)@@Base+0xace5a> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb702 │ │ │ │ + @ instruction: 0xb70a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r3, r4, r5, r6} │ │ │ │ + stmia r2!, {r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldmia r1!, {r3, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - @ instruction: 0xb700 │ │ │ │ + @ instruction: 0xb708 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r2, r3, r5, r7, lr} │ │ │ │ + push {r1, r2, r4, r5, r7, lr} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r1!, {r2, r5} │ │ │ │ + stmia r1!, {r2, r3, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r7, lr} │ │ │ │ + push {r1, r3, r7, lr} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r3, r4, r5, r6, r7} │ │ │ │ + stmia r1!, {} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r2, r5, r6, lr} │ │ │ │ + push {r2, r3, r5, r6, lr} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r0!, {r1, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r4, r7, lr} │ │ │ │ + push {r3, r4, r7, lr} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r3, r4, r6, r7} │ │ │ │ + push {r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r2, r3, r6} │ │ │ │ + stmia r0!, {r2, r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r2, r4, r5, r7} │ │ │ │ + push {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r2, r3, r5} │ │ │ │ + stmia r0!, {r2, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r3, r4, r7} │ │ │ │ + push {r1, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r4} │ │ │ │ + stmia r0!, {r3, r4} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r2, r3, r4, r7} │ │ │ │ + push {r2, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r5, r6, r7} │ │ │ │ + push {r1, r3, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #196 @ 0xc4 │ │ │ │ + movs r0, #204 @ 0xcc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r3, r4, r5, r6} │ │ │ │ + push {r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 3327f6 >::_M_default_append(unsigned int)@@Base+0xacef2> │ │ │ │ + cbz r6, 3327f8 >::_M_default_append(unsigned int)@@Base+0xacef4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sxtb r2, r2 │ │ │ │ + sxtb r2, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r3, r6, r7, pc} │ │ │ │ + pop {r4, r6, r7, pc} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r6, 332802 >::_M_default_append(unsigned int)@@Base+0xacefe> │ │ │ │ + cbz r6, 332804 >::_M_default_append(unsigned int)@@Base+0xacf00> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r2, 332800 >::_M_default_append(unsigned int)@@Base+0xacefc> │ │ │ │ + cbz r2, 332802 >::_M_default_append(unsigned int)@@Base+0xacefe> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r2, 3327d4 >::_M_default_append(unsigned int)@@Base+0xaced0> │ │ │ │ + cbz r2, 3327d6 >::_M_default_append(unsigned int)@@Base+0xaced2> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r3, r4, r6, r7} │ │ │ │ + pop {r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r0, 3327d6 >::_M_default_append(unsigned int)@@Base+0xaced2> │ │ │ │ + cbz r0, 3327d8 >::_M_default_append(unsigned int)@@Base+0xaced4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r1, r2, r3, r4, r5, r7} │ │ │ │ + pop {r1, r2, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r4, 3327d6 >::_M_default_append(unsigned int)@@Base+0xaced2> │ │ │ │ + cbz r4, 3327d8 >::_M_default_append(unsigned int)@@Base+0xaced4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r7, #36] @ 0x24 │ │ │ │ + strh r6, [r0, #38] @ 0x26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sxtb r0, r0 │ │ │ │ + sxtb r0, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub sp, #424 @ 0x1a8 │ │ │ │ + sub sp, #456 @ 0x1c8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r5, r6} │ │ │ │ + pop {r3, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #320 @ 0x140 │ │ │ │ + sub sp, #352 @ 0x160 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - pop {r1, r2, r6} │ │ │ │ + pop {r1, r2, r3, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sxth r0, r2 │ │ │ │ + sxth r0, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sxtb r2, r4 │ │ │ │ + sxtb r2, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add sp, #400 @ 0x190 │ │ │ │ + add sp, #432 @ 0x1b0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r2, 33286a >::_M_default_append(unsigned int)@@Base+0xacf66> │ │ │ │ + cbnz r2, 33286c >::_M_default_append(unsigned int)@@Base+0xacf68> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add sp, #296 @ 0x128 │ │ │ │ + add sp, #328 @ 0x148 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r0, 33286c >::_M_default_append(unsigned int)@@Base+0xacf68> │ │ │ │ + cbnz r0, 33286e >::_M_default_append(unsigned int)@@Base+0xacf6a> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add sp, #184 @ 0xb8 │ │ │ │ + add sp, #216 @ 0xd8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r4, 33286c >::_M_default_append(unsigned int)@@Base+0xacf68> │ │ │ │ + cbnz r4, 33286e >::_M_default_append(unsigned int)@@Base+0xacf6a> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 331e98 >::_M_default_append(unsigned int)@@Base+0xac594> │ │ │ │ @@ -915840,17 +915839,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r7, sp, #144 @ 0x90 │ │ │ │ + add r7, sp, #176 @ 0xb0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - hlt 0x001c │ │ │ │ + hlt 0x0024 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip] │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ str.w r0, [ip, #2960] @ 0xb90 │ │ │ │ @@ -916135,58 +916134,58 @@ │ │ │ │ b.n 332a6a >::_M_default_append(unsigned int)@@Base+0xad166> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ stmia r1!, {r1, r2, r7} │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 332bf4 >::_M_default_append(unsigned int)@@Base+0xad2f0> │ │ │ │ + b.n 332c04 >::_M_default_append(unsigned int)@@Base+0xad300> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r4, 332b4a >::_M_default_append(unsigned int)@@Base+0xad246> │ │ │ │ + cbz r4, 332b4c >::_M_default_append(unsigned int)@@Base+0xad248> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub sp, #400 @ 0x190 │ │ │ │ + sub sp, #432 @ 0x1b0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [sp, #88] @ 0x58 │ │ │ │ + ldr r3, [sp, #120] @ 0x78 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [sp, #864] @ 0x360 │ │ │ │ + ldr r3, [sp, #896] @ 0x380 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [sp, #816] @ 0x330 │ │ │ │ + ldr r3, [sp, #848] @ 0x350 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r4, 332b7a >::_M_default_append(unsigned int)@@Base+0xad276> │ │ │ │ + cbz r4, 332b7c >::_M_default_append(unsigned int)@@Base+0xad278> │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmia r0!, {r3, r5} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb.w r0, [r2, #77] @ 0x4d │ │ │ │ - ldr r2, [r1, #68] @ 0x44 │ │ │ │ + strb.w r0, [sl, #77] @ 0x4d │ │ │ │ + ldr r2, [r2, #68] @ 0x44 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #816 @ 0x330 │ │ │ │ + add r7, sp, #848 @ 0x350 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #640] @ 0x280 │ │ │ │ + ldr r2, [sp, #672] @ 0x2a0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #240 @ 0xf0 │ │ │ │ + add r7, sp, #272 @ 0x110 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #448 @ 0x1c0 │ │ │ │ + add r7, sp, #480 @ 0x1e0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r6, #22] │ │ │ │ + strb r6, [r7, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #1008 @ 0x3f0 │ │ │ │ + add r7, sp, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add sp, #208 @ 0xd0 │ │ │ │ + add sp, #240 @ 0xf0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #792 @ 0x318 │ │ │ │ + add r6, sp, #824 @ 0x338 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #688 @ 0x2b0 │ │ │ │ + add r7, sp, #720 @ 0x2d0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #640 @ 0x280 │ │ │ │ + add r6, sp, #672 @ 0x2a0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r6, #31] │ │ │ │ + ldrb r2, [r7, #31] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, sp, #496 @ 0x1f0 │ │ │ │ + add r6, sp, #528 @ 0x210 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #88 @ 0x58 │ │ │ │ + add r7, sp, #120 @ 0x78 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r3 │ │ │ │ movs r3, #1 │ │ │ │ @@ -916240,25 +916239,25 @@ │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #28] @ (332c40 >::_M_default_append(unsigned int)@@Base+0xad33c>) │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 332bda >::_M_default_append(unsigned int)@@Base+0xad2d6> │ │ │ │ - add r5, sp, #696 @ 0x2b8 │ │ │ │ + add r5, sp, #728 @ 0x2d8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb6e6 │ │ │ │ + @ instruction: 0xb6ee │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #592 @ 0x250 │ │ │ │ + add r5, sp, #624 @ 0x270 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb6cc │ │ │ │ + @ instruction: 0xb6d4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #472 @ 0x1d8 │ │ │ │ + add r5, sp, #504 @ 0x1f8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #256 @ 0x100 │ │ │ │ + add r7, sp, #288 @ 0x120 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #212] @ (332d2c >::_M_default_append(unsigned int)@@Base+0xad428>) │ │ │ │ @@ -916346,43 +916345,43 @@ │ │ │ │ ldr r0, [pc, #76] @ (332d68 >::_M_default_append(unsigned int)@@Base+0xad464>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 332c9e >::_M_default_append(unsigned int)@@Base+0xad39a> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - lsrs r0, r1, #1 │ │ │ │ + lsrs r0, r2, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ pop {r2, r4, r7, pc} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add r7, sp, #272 @ 0x110 │ │ │ │ + add r7, sp, #304 @ 0x130 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, sp, #384 @ 0x180 │ │ │ │ + add r7, sp, #416 @ 0x1a0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #16 │ │ │ │ + add r5, sp, #48 @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb63c │ │ │ │ + @ instruction: 0xb644 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #952 @ 0x3b8 │ │ │ │ + add r4, sp, #984 @ 0x3d8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xb626 │ │ │ │ + @ instruction: 0xb62e │ │ │ │ lsls r3, r1, #1 │ │ │ │ pop {r6, pc} │ │ │ │ lsls r6, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - add r4, sp, #680 @ 0x2a8 │ │ │ │ + add r4, sp, #712 @ 0x2c8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r5, r6, r7, lr} │ │ │ │ + push {r1, r3, r5, r6, r7, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ mrc2 15, 4, pc, cr9, cr15, {7} │ │ │ │ - add r4, sp, #504 @ 0x1f8 │ │ │ │ + add r4, sp, #536 @ 0x218 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r1, r2, r4, r5, r7, lr} │ │ │ │ + push {r1, r2, r3, r4, r5, r7, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #188] @ (332e3c >::_M_default_append(unsigned int)@@Base+0xad538>) │ │ │ │ @@ -916460,39 +916459,39 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #64] @ (332e70 >::_M_default_append(unsigned int)@@Base+0xad56c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 332dc6 >::_M_default_append(unsigned int)@@Base+0xad4c2> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - lsls r0, r4, #28 │ │ │ │ + lsls r0, r5, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ pop {r2, r3, r5, r6} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add r6, sp, #112 @ 0x70 │ │ │ │ + add r6, sp, #144 @ 0x90 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r6, sp, #224 @ 0xe0 │ │ │ │ + add r6, sp, #256 @ 0x100 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #880 @ 0x370 │ │ │ │ + add r3, sp, #912 @ 0x390 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r2, r4, lr} │ │ │ │ + push {r2, r3, r4, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ lsls r6, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr11, cr15, {7} │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r4, r6, r7} │ │ │ │ + push {r3, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ stc2 15, cr15, [r7, #1020] @ 0x3fc │ │ │ │ - add r3, sp, #432 @ 0x1b0 │ │ │ │ + add r3, sp, #464 @ 0x1d0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - push {r2, r5, r7} │ │ │ │ + push {r2, r3, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr.w r0, [r1, #212] @ 0xd4 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ ldr r0, [r1, #0] │ │ │ │ @@ -916584,25 +916583,25 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #32] @ (332f84 >::_M_default_append(unsigned int)@@Base+0xad680>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 332f24 >::_M_default_append(unsigned int)@@Base+0xad620> │ │ │ │ - add r4, sp, #912 @ 0x390 │ │ │ │ + add r4, sp, #944 @ 0x3b0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #912 @ 0x390 │ │ │ │ + add r4, sp, #944 @ 0x3b0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 332fe8 >::_M_default_append(unsigned int)@@Base+0xad6e4> │ │ │ │ + cbz r6, 332fea >::_M_default_append(unsigned int)@@Base+0xad6e6> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #648 @ 0x288 │ │ │ │ + add r4, sp, #680 @ 0x2a8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r4, sp, #616 @ 0x268 │ │ │ │ + add r4, sp, #648 @ 0x288 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r4, 332fe2 >::_M_default_append(unsigned int)@@Base+0xad6de> │ │ │ │ + cbz r4, 332fe4 >::_M_default_append(unsigned int)@@Base+0xad6e0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #56 @ 0x38 │ │ │ │ ldr r4, [pc, #200] @ (333064 >::_M_default_append(unsigned int)@@Base+0xad760>) │ │ │ │ @@ -916689,27 +916688,27 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 332ff6 >::_M_default_append(unsigned int)@@Base+0xad6f2> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ rev16 r4, r3 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r4, sp, #64 @ 0x40 │ │ │ │ + add r4, sp, #96 @ 0x60 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxtb r4, r4 │ │ │ │ + uxtb r4, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ cbnz r6, 3330b6 >::_M_default_append(unsigned int)@@Base+0xad7b2> │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ + add r3, sp, #864 @ 0x360 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - uxth r4, r4 │ │ │ │ + uxth r4, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #672 @ 0x2a0 │ │ │ │ + add r3, sp, #704 @ 0x2c0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sxtb r4, r7 │ │ │ │ + uxth r4, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [pc, #444] @ (333258 >::_M_default_append(unsigned int)@@Base+0xad954>) │ │ │ │ mov r5, r1 │ │ │ │ @@ -916880,43 +916879,43 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #68] @ (333290 >::_M_default_append(unsigned int)@@Base+0xad98c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 333204 >::_M_default_append(unsigned int)@@Base+0xad900> │ │ │ │ nop │ │ │ │ - add r3, sp, #240 @ 0xf0 │ │ │ │ + add r3, sp, #272 @ 0x110 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, sp, #376 @ 0x178 │ │ │ │ + add r2, sp, #408 @ 0x198 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r0, 333270 >::_M_default_append(unsigned int)@@Base+0xad96c> │ │ │ │ + cbz r0, 333272 >::_M_default_append(unsigned int)@@Base+0xad96e> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #232 @ 0xe8 │ │ │ │ + add r2, sp, #264 @ 0x108 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r4, 33326e >::_M_default_append(unsigned int)@@Base+0xad96a> │ │ │ │ + cbz r4, 333270 >::_M_default_append(unsigned int)@@Base+0xad96c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #128 @ 0x80 │ │ │ │ + add r2, sp, #160 @ 0xa0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub sp, #456 @ 0x1c8 │ │ │ │ + sub sp, #488 @ 0x1e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #16 │ │ │ │ + add r2, sp, #48 @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub sp, #344 @ 0x158 │ │ │ │ + sub sp, #376 @ 0x178 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #936 @ 0x3a8 │ │ │ │ + add r1, sp, #968 @ 0x3c8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub sp, #240 @ 0xf0 │ │ │ │ + sub sp, #272 @ 0x110 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #824 @ 0x338 │ │ │ │ + add r1, sp, #856 @ 0x358 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub sp, #128 @ 0x80 │ │ │ │ + sub sp, #160 @ 0xa0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #720 @ 0x2d0 │ │ │ │ + add r1, sp, #752 @ 0x2f0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sub sp, #24 │ │ │ │ + sub sp, #56 @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r4, r1 │ │ │ │ sub sp, #20 │ │ │ │ @@ -917006,19 +917005,19 @@ │ │ │ │ movs r3, #1 │ │ │ │ strh r5, [r0, #0] │ │ │ │ str r3, [r4, #64] @ 0x40 │ │ │ │ movs r0, #1 │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ nop │ │ │ │ - add r1, sp, #48 @ 0x30 │ │ │ │ + add r1, sp, #80 @ 0x50 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, sp, #968 @ 0x3c8 │ │ │ │ + add r0, sp, #1000 @ 0x3e8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, sp, #488 @ 0x1e8 │ │ │ │ + add r7, sp, #520 @ 0x208 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #12 │ │ │ │ mov r5, r3 │ │ │ │ @@ -917069,19 +917068,19 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #24] @ (333430 >::_M_default_append(unsigned int)@@Base+0xadb2c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ b.n 333404 >::_M_default_append(unsigned int)@@Base+0xadb00> │ │ │ │ - add r0, sp, #16 │ │ │ │ + add r0, sp, #48 @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, pc, #920 @ (adr r7, 3337c8 >::_M_default_append(unsigned int)@@Base+0xadec4>) │ │ │ │ + add r7, pc, #952 @ (adr r7, 3337e8 >::_M_default_append(unsigned int)@@Base+0xadee4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #736 @ 0x2e0 │ │ │ │ + add r6, sp, #768 @ 0x300 │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, #72 @ 0x48 │ │ │ │ ldr r4, [pc, #212] @ (33351c >::_M_default_append(unsigned int)@@Base+0xadc18>) │ │ │ │ @@ -917175,27 +917174,27 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 3334ae >::_M_default_append(unsigned int)@@Base+0xadbaa> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ push {r4, r5, r7, lr} │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, pc, #352 @ (adr r7, 333688 >::_M_default_append(unsigned int)@@Base+0xadd84>) │ │ │ │ + add r7, pc, #384 @ (adr r7, 3336a8 >::_M_default_append(unsigned int)@@Base+0xadda4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, sp, #176 @ 0xb0 │ │ │ │ + add r6, sp, #208 @ 0xd0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r1, r2, r6, lr} │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add r7, pc, #96 @ (adr r7, 333594 >::_M_default_append(unsigned int)@@Base+0xadc90>) │ │ │ │ + add r7, pc, #128 @ (adr r7, 3335b4 >::_M_default_append(unsigned int)@@Base+0xadcb0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #944 @ 0x3b0 │ │ │ │ + add r5, sp, #976 @ 0x3d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #960 @ (adr r6, 3338fc >::_M_default_append(unsigned int)@@Base+0xadff8>) │ │ │ │ + add r6, pc, #992 @ (adr r6, 33391c >::_M_default_append(unsigned int)@@Base+0xae018>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #784 @ 0x310 │ │ │ │ + add r5, sp, #816 @ 0x330 │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [pc, #64] @ (333590 >::_M_default_append(unsigned int)@@Base+0xadc8c>) │ │ │ │ sub sp, #12 │ │ │ │ @@ -917218,19 +917217,19 @@ │ │ │ │ ldr r1, [r5, #16] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r5, #68] @ 0x44 │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - add r6, pc, #640 @ (adr r6, 333814 >::_M_default_append(unsigned int)@@Base+0xadf10>) │ │ │ │ + add r6, pc, #672 @ (adr r6, 333834 >::_M_default_append(unsigned int)@@Base+0xadf30>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r6, pc, #664 @ (adr r6, 333830 >::_M_default_append(unsigned int)@@Base+0xadf2c>) │ │ │ │ + add r6, pc, #696 @ (adr r6, 333850 >::_M_default_append(unsigned int)@@Base+0xadf4c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, pc, #120 @ (adr r2, 333614 >::_M_default_append(unsigned int)@@Base+0xadd10>) │ │ │ │ + add r2, pc, #152 @ (adr r2, 333634 >::_M_default_append(unsigned int)@@Base+0xadd30>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r3, [r1, #64] @ 0x40 │ │ │ │ sub sp, #12 │ │ │ │ @@ -917437,19 +917436,19 @@ │ │ │ │ str r2, [r4, #36] @ 0x24 │ │ │ │ b.n 333616 >::_M_default_append(unsigned int)@@Base+0xadd12> │ │ │ │ movs r0, #1 │ │ │ │ b.n 333716 >::_M_default_append(unsigned int)@@Base+0xade12> │ │ │ │ ldr r0, [sp, #0] │ │ │ │ b.n 3336b6 >::_M_default_append(unsigned int)@@Base+0xaddb2> │ │ │ │ nop │ │ │ │ - strb r2, [r7, r6] │ │ │ │ + strb r2, [r0, r7] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r0, [r0, r4] │ │ │ │ + strb r0, [r1, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r2, [r1, r0] │ │ │ │ + strb r2, [r2, r0] │ │ │ │ lsls r2, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [r1, #0] │ │ │ │ sub sp, #20 │ │ │ │ @@ -917516,17 +917515,17 @@ │ │ │ │ movs r2, #20 │ │ │ │ mov r1, r6 │ │ │ │ str r5, [sp, #0] │ │ │ │ bl 15144 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ nop │ │ │ │ - add r3, pc, #880 @ (adr r3, 333c14 >::_M_default_append(unsigned int)@@Base+0xae310>) │ │ │ │ + add r3, pc, #912 @ (adr r3, 333c34 >::_M_default_append(unsigned int)@@Base+0xae330>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, pc, #496 @ (adr r3, 333a98 >::_M_default_append(unsigned int)@@Base+0xae194>) │ │ │ │ + add r3, pc, #528 @ (adr r3, 333ab8 >::_M_default_append(unsigned int)@@Base+0xae1b4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #136] @ (333940 >::_M_default_append(unsigned int)@@Base+0xae03c>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -917585,15 +917584,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ cbz r2, 333952 >::_M_default_append(unsigned int)@@Base+0xae04e> │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r2, pc, #904 @ (adr r2, 333cd4 >::_M_default_append(unsigned int)@@Base+0xae3d0>) │ │ │ │ + add r2, pc, #936 @ (adr r2, 333cf4 >::_M_default_append(unsigned int)@@Base+0xae3f0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ sub sp, #328 @ 0x148 │ │ │ │ lsls r6, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -917620,15 +917619,15 @@ │ │ │ │ ldr r2, [r5, #32] │ │ │ │ add r1, pc │ │ │ │ str r3, [r5, #72] @ 0x48 │ │ │ │ bl 52d48c │ │ │ │ movs r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - add r2, pc, #696 @ (adr r2, 333c54 >::_M_default_append(unsigned int)@@Base+0xae350>) │ │ │ │ + add r2, pc, #728 @ (adr r2, 333c74 >::_M_default_append(unsigned int)@@Base+0xae370>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r3, #0] │ │ │ │ mov r6, r0 │ │ │ │ @@ -917648,17 +917647,17 @@ │ │ │ │ mov r0, r6 │ │ │ │ ldr r2, [r5, #32] │ │ │ │ add r1, pc │ │ │ │ str r3, [r5, #72] @ 0x48 │ │ │ │ bl 52d48c │ │ │ │ movs r0, #1 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - blt.n 333ab0 >::_M_default_append(unsigned int)@@Base+0xae1ac> │ │ │ │ + blt.n 333ac0 >::_M_default_append(unsigned int)@@Base+0xae1bc> │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r2, pc, #608 @ (adr r2, 333c44 >::_M_default_append(unsigned int)@@Base+0xae340>) │ │ │ │ + add r2, pc, #640 @ (adr r2, 333c64 >::_M_default_append(unsigned int)@@Base+0xae360>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr.w ip, [pc, #348] @ 333b50 >::_M_default_append(unsigned int)@@Base+0xae24c> │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -917798,41 +917797,41 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ add r7, sp, #1016 @ 0x3f8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [r5, r5] │ │ │ │ + str r0, [r6, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, pc, #664 @ (adr r1, 333df8 >::_M_default_append(unsigned int)@@Base+0xae4f4>) │ │ │ │ + add r1, pc, #696 @ (adr r1, 333e18 >::_M_default_append(unsigned int)@@Base+0xae514>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, sp, #488 @ 0x1e8 │ │ │ │ + add r0, sp, #520 @ 0x208 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, pc, #552 @ (adr r1, 333d90 >::_M_default_append(unsigned int)@@Base+0xae48c>) │ │ │ │ + add r1, pc, #584 @ (adr r1, 333db0 >::_M_default_append(unsigned int)@@Base+0xae4ac>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, pc, #128 @ (adr r2, 333bec >::_M_default_append(unsigned int)@@Base+0xae2e8>) │ │ │ │ + add r2, pc, #160 @ (adr r2, 333c0c >::_M_default_append(unsigned int)@@Base+0xae308>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r1, pc, #576 @ (adr r1, 333db0 >::_M_default_append(unsigned int)@@Base+0xae4ac>) │ │ │ │ + add r1, pc, #608 @ (adr r1, 333dd0 >::_M_default_append(unsigned int)@@Base+0xae4cc>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [sp, #48] @ 0x30 │ │ │ │ + ldr r5, [sp, #80] @ 0x50 │ │ │ │ lsls r6, r1, #1 │ │ │ │ add r7, sp, #336 @ 0x150 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - add r1, pc, #24 @ (adr r1, 333b94 >::_M_default_append(unsigned int)@@Base+0xae290>) │ │ │ │ + add r1, pc, #56 @ (adr r1, 333bb4 >::_M_default_append(unsigned int)@@Base+0xae2b0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, pc, #872 @ (adr r7, 333ee8 >::_M_default_append(unsigned int)@@Base+0xae5e4>) │ │ │ │ + add r7, pc, #904 @ (adr r7, 333f08 >::_M_default_append(unsigned int)@@Base+0xae604>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #928 @ (adr r0, 333f24 >::_M_default_append(unsigned int)@@Base+0xae620>) │ │ │ │ + add r0, pc, #960 @ (adr r0, 333f44 >::_M_default_append(unsigned int)@@Base+0xae640>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, pc, #752 @ (adr r7, 333e78 >::_M_default_append(unsigned int)@@Base+0xae574>) │ │ │ │ + add r7, pc, #784 @ (adr r7, 333e98 >::_M_default_append(unsigned int)@@Base+0xae594>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #808 @ (adr r0, 333eb4 >::_M_default_append(unsigned int)@@Base+0xae5b0>) │ │ │ │ + add r0, pc, #840 @ (adr r0, 333ed4 >::_M_default_append(unsigned int)@@Base+0xae5d0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, pc, #632 @ (adr r7, 333e08 >::_M_default_append(unsigned int)@@Base+0xae504>) │ │ │ │ + add r7, pc, #664 @ (adr r7, 333e28 >::_M_default_append(unsigned int)@@Base+0xae524>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #556] @ (333dd0 >::_M_default_append(unsigned int)@@Base+0xae4cc>) │ │ │ │ @@ -918051,55 +918050,55 @@ │ │ │ │ add r2, pc │ │ │ │ b.n 333da2 >::_M_default_append(unsigned int)@@Base+0xae49e> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ add r6, sp, #320 @ 0x140 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, pc, #24 @ (adr r0, 333df4 >::_M_default_append(unsigned int)@@Base+0xae4f0>) │ │ │ │ + add r0, pc, #56 @ (adr r0, 333e14 >::_M_default_append(unsigned int)@@Base+0xae510>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, pc, #944 @ (adr r0, 334190 >::_M_default_append(unsigned int)@@Base+0xae88c>) │ │ │ │ + add r0, pc, #976 @ (adr r0, 3341b0 >::_M_default_append(unsigned int)@@Base+0xae8ac>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, pc, #48 @ (adr r0, 333e14 >::_M_default_append(unsigned int)@@Base+0xae510>) │ │ │ │ + add r0, pc, #80 @ (adr r0, 333e34 >::_M_default_append(unsigned int)@@Base+0xae530>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [sp, #544] @ 0x220 │ │ │ │ + ldr r3, [sp, #576] @ 0x240 │ │ │ │ lsls r6, r1, #1 │ │ │ │ add r5, sp, #840 @ 0x348 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r7, [sp, #136] @ 0x88 │ │ │ │ + ldr r7, [sp, #168] @ 0xa8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, pc, #216 @ (adr r0, 333ecc >::_M_default_append(unsigned int)@@Base+0xae5c8>) │ │ │ │ + add r0, pc, #248 @ (adr r0, 333eec >::_M_default_append(unsigned int)@@Base+0xae5e8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [sp, #168] @ 0xa8 │ │ │ │ + ldr r7, [sp, #200] @ 0xc8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #656] @ 0x290 │ │ │ │ + ldr r2, [sp, #688] @ 0x2b0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #920] @ 0x398 │ │ │ │ + ldr r6, [sp, #952] @ 0x3b8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [sp, #928] @ 0x3a0 │ │ │ │ + ldr r7, [sp, #960] @ 0x3c0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #944] @ 0x3b0 │ │ │ │ + ldr r6, [sp, #976] @ 0x3d0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r2, [sp, #448] @ 0x1c0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #680] @ 0x2a8 │ │ │ │ + ldr r6, [sp, #712] @ 0x2c8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r7, [sp, #496] @ 0x1f0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r6, [sp, #736] @ 0x2e0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + ldr r2, [sp, #208] @ 0xd0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [sp, #128] @ 0x80 │ │ │ │ + ldr r7, [sp, #160] @ 0xa0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ add r4, sp, #328 @ 0x148 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r7, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r7, [sp, #520] @ 0x208 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #944] @ 0x3b0 │ │ │ │ + ldr r6, [sp, #976] @ 0x3d0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r4, r2 │ │ │ │ @@ -918342,53 +918341,53 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ add r3, sp, #696 @ 0x2b8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [sp, #336] @ 0x150 │ │ │ │ + ldr r5, [sp, #368] @ 0x170 │ │ │ │ lsls r6, r1, #1 │ │ │ │ add r3, sp, #0 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r4, [sp, #688] @ 0x2b0 │ │ │ │ + ldr r4, [sp, #720] @ 0x2d0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, pc, #512 @ (adr r3, 3342d0 >::_M_default_append(unsigned int)@@Base+0xae9cc>) │ │ │ │ + add r3, pc, #544 @ (adr r3, 3342f0 >::_M_default_append(unsigned int)@@Base+0xae9ec>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #584] @ 0x248 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #72] @ 0x48 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ ldr r4, [sp, #616] @ 0x268 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ + ldr r6, [sp, #104] @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [sp, #176] @ 0xb0 │ │ │ │ + ldr r4, [sp, #648] @ 0x288 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r0, [sp, #112] @ 0x70 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r4, [sp, #208] @ 0xd0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #696] @ 0x2b8 │ │ │ │ + ldr r5, [sp, #768] @ 0x300 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + ldr r4, [sp, #240] @ 0xf0 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + str r7, [sp, #728] @ 0x2d8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, pc, #248 @ (adr r2, 3341ec >::_M_default_append(unsigned int)@@Base+0xae8e8>) │ │ │ │ + add r2, pc, #280 @ (adr r2, 33420c >::_M_default_append(unsigned int)@@Base+0xae908>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, pc, #64 @ (adr r2, 334138 >::_M_default_append(unsigned int)@@Base+0xae834>) │ │ │ │ + add r2, pc, #96 @ (adr r2, 334158 >::_M_default_append(unsigned int)@@Base+0xae854>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #632] @ 0x278 │ │ │ │ + ldr r3, [sp, #664] @ 0x298 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, pc, #448 @ (adr r2, 3342c0 >::_M_default_append(unsigned int)@@Base+0xae9bc>) │ │ │ │ + add r2, pc, #480 @ (adr r2, 3342e0 >::_M_default_append(unsigned int)@@Base+0xae9dc>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r3, [sp, #536] @ 0x218 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, pc, #320 @ (adr r2, 334248 >::_M_default_append(unsigned int)@@Base+0xae944>) │ │ │ │ + add r2, pc, #352 @ (adr r2, 334268 >::_M_default_append(unsigned int)@@Base+0xae964>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #400] @ 0x190 │ │ │ │ + ldr r3, [sp, #432] @ 0x1b0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r2, pc, #216 @ (adr r2, 3341e8 >::_M_default_append(unsigned int)@@Base+0xae8e4>) │ │ │ │ + add r2, pc, #248 @ (adr r2, 334208 >::_M_default_append(unsigned int)@@Base+0xae904>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, #56 @ 0x38 │ │ │ │ ldr.w ip, [pc, #524] @ 334330 >::_M_default_append(unsigned int)@@Base+0xaea2c> │ │ │ │ @@ -918591,51 +918590,51 @@ │ │ │ │ bl 17f78 │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r5, #68] @ 0x44 │ │ │ │ b.n 334202 >::_M_default_append(unsigned int)@@Base+0xae8fe> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldr r2, [pc, #360] @ (33449c >::_M_default_append(unsigned int)@@Base+0xaeb98>) │ │ │ │ + ldr r2, [pc, #392] @ (3344bc >::_M_default_append(unsigned int)@@Base+0xaebb8>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ add r0, sp, #752 @ 0x2f0 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r2, [sp, #408] @ 0x198 │ │ │ │ + ldr r2, [sp, #440] @ 0x1b8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ + ldr r4, [sp, #72] @ 0x48 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #208] @ 0xd0 │ │ │ │ + ldr r2, [sp, #240] @ 0xf0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r1, pc, #32 @ (adr r1, 33436c >::_M_default_append(unsigned int)@@Base+0xaea68>) │ │ │ │ + add r1, pc, #64 @ (adr r1, 33438c >::_M_default_append(unsigned int)@@Base+0xaea88>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ add r0, sp, #136 @ 0x88 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r3, [sp, #360] @ 0x168 │ │ │ │ + ldr r3, [sp, #392] @ 0x188 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #560] @ 0x230 │ │ │ │ + ldr r1, [sp, #592] @ 0x250 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, pc, #384 @ (adr r0, 3344dc >::_M_default_append(unsigned int)@@Base+0xaebd8>) │ │ │ │ + add r0, pc, #416 @ (adr r0, 3344fc >::_M_default_append(unsigned int)@@Base+0xaebf8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #808] @ 0x328 │ │ │ │ + ldr r7, [sp, #840] @ 0x348 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #304] @ 0x130 │ │ │ │ + ldr r1, [sp, #336] @ 0x150 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, pc, #120 @ (adr r0, 3343e0 >::_M_default_append(unsigned int)@@Base+0xaeadc>) │ │ │ │ + add r0, pc, #152 @ (adr r0, 334400 >::_M_default_append(unsigned int)@@Base+0xaeafc>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r7, [sp, #520] @ 0x208 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ + ldr r1, [sp, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #592] @ 0x250 │ │ │ │ + ldr r2, [sp, #624] @ 0x270 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #64] @ 0x40 │ │ │ │ + ldr r1, [sp, #96] @ 0x60 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [sp, #552] @ 0x228 │ │ │ │ + str r4, [sp, #584] @ 0x248 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #420] @ (334534 >::_M_default_append(unsigned int)@@Base+0xaec30>) │ │ │ │ @@ -918795,37 +918794,37 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ add r6, pc, #408 @ (adr r6, 3346d0 >::_M_default_append(unsigned int)@@Base+0xaedcc>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ add r5, pc, #920 @ (adr r5, 3348d8 >::_M_default_append(unsigned int)@@Base+0xaefd4>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ - str r7, [sp, #792] @ 0x318 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #712] @ 0x2c8 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ str r7, [sp, #824] @ 0x338 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r3, [sp, #288] @ 0x120 │ │ │ │ + ldr r1, [sp, #744] @ 0x2e8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #304] @ 0x130 │ │ │ │ + str r7, [sp, #856] @ 0x358 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #32] │ │ │ │ + str r3, [sp, #320] @ 0x140 │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r7, [sp, #336] @ 0x150 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #824] @ 0x338 │ │ │ │ + ldr r1, [sp, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [sp, #1000] @ 0x3e8 │ │ │ │ + str r7, [sp, #368] @ 0x170 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #824] @ 0x338 │ │ │ │ + str r2, [sp, #856] @ 0x358 │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r7, [sp, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r0, [sp, #856] @ 0x358 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + str r7, [sp, #40] @ 0x28 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + str r2, [sp, #528] @ 0x210 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -919445,105 +919444,105 @@ │ │ │ │ b.n 334c06 >::_M_default_append(unsigned int)@@Base+0xaf302> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ add r4, pc, #288 @ (adr r4, 334da4 >::_M_default_append(unsigned int)@@Base+0xaf4a0>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [sp, #256] @ 0x100 │ │ │ │ + ldr r0, [sp, #288] @ 0x120 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #168] @ 0xa8 │ │ │ │ + ldr r0, [sp, #200] @ 0xc8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r5, [sp, #568] @ 0x238 │ │ │ │ + str r5, [sp, #600] @ 0x258 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #920] @ 0x398 │ │ │ │ + str r7, [sp, #952] @ 0x3b8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #336] @ 0x150 │ │ │ │ + str r7, [sp, #368] @ 0x170 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #216] @ 0xd8 │ │ │ │ + str r7, [sp, #248] @ 0xf8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [sp, #776] @ 0x308 │ │ │ │ + str r6, [sp, #808] @ 0x328 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vhadd.u8 q0, q3, │ │ │ │ - str r6, [sp, #1016] @ 0x3f8 │ │ │ │ + vhadd.u8 q0, q7, │ │ │ │ + str r7, [sp, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [sp, #248] @ 0xf8 │ │ │ │ + str r4, [sp, #280] @ 0x118 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [sp, #56] @ 0x38 │ │ │ │ + ldr r3, [sp, #88] @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #296] @ 0x128 │ │ │ │ + str r6, [sp, #328] @ 0x148 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [sp, #32] │ │ │ │ + str r4, [sp, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #864] @ 0x360 │ │ │ │ + ldr r2, [sp, #896] @ 0x380 │ │ │ │ lsls r3, r1, #1 │ │ │ │ add r1, pc, #912 @ (adr r1, 335054 >::_M_default_append(unsigned int)@@Base+0xaf750>) │ │ │ │ lsls r6, r2, #1 │ │ │ │ - str r3, [sp, #736] @ 0x2e0 │ │ │ │ + str r3, [sp, #768] @ 0x300 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #544] @ 0x220 │ │ │ │ + ldr r2, [sp, #576] @ 0x240 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r4, r6, r7} │ │ │ │ + push {r3, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r2, r3, r4, r7} │ │ │ │ + stmia r4!, {r2, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r6, [r0, #31] │ │ │ │ + strb r6, [r1, #31] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ + str r3, [sp, #88] @ 0x58 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #704] @ 0x2c0 │ │ │ │ + str r2, [sp, #736] @ 0x2e0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #552] @ 0x228 │ │ │ │ + ldr r1, [sp, #584] @ 0x248 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r4, 334d48 >::_M_default_append(unsigned int)@@Base+0xaf444> │ │ │ │ + cbz r4, 334d4a >::_M_default_append(unsigned int)@@Base+0xaf446> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r4, [r7, r7] │ │ │ │ + ldrsh r4, [r0, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r4, [sp, #488] @ 0x1e8 │ │ │ │ + str r4, [sp, #520] @ 0x208 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #32] │ │ │ │ + str r2, [sp, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #872] @ 0x368 │ │ │ │ + ldr r0, [sp, #904] @ 0x388 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r1, [sp, #944] @ 0x3b0 │ │ │ │ + str r1, [sp, #976] @ 0x3d0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #760] @ 0x2f8 │ │ │ │ + ldr r0, [sp, #792] @ 0x318 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r6, r7} │ │ │ │ + stmia r2!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r0, [r3, #24] │ │ │ │ + strb r0, [r4, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #360] @ 0x168 │ │ │ │ + str r3, [sp, #392] @ 0x188 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r7, #2] │ │ │ │ + strb r2, [r0, #3] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r3, [sp, #512] @ 0x200 │ │ │ │ + str r3, [sp, #544] @ 0x220 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r1!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r5, [sp, #872] @ 0x368 │ │ │ │ + str r5, [sp, #904] @ 0x388 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [sp, #440] @ 0x1b8 │ │ │ │ + str r0, [sp, #472] @ 0x1d8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #256] @ 0x100 │ │ │ │ + str r7, [sp, #288] @ 0x120 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #752] @ 0x2f0 │ │ │ │ + str r2, [sp, #784] @ 0x310 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfaaa004d │ │ │ │ - str r0, [sp, #224] @ 0xe0 │ │ │ │ + @ instruction: 0xfab2004d │ │ │ │ + str r0, [sp, #256] @ 0x100 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #40] @ 0x28 │ │ │ │ + str r7, [sp, #72] @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #112] @ 0x70 │ │ │ │ + str r0, [sp, #144] @ 0x90 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [sp, #952] @ 0x3b8 │ │ │ │ + str r6, [sp, #984] @ 0x3d8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r5, r6] │ │ │ │ + ldrh r6, [r6, r6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - cbz r6, 334d46 >::_M_default_append(unsigned int)@@Base+0xaf442> │ │ │ │ + cbz r6, 334d48 >::_M_default_append(unsigned int)@@Base+0xaf444> │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -919784,19 +919783,19 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldr r4, [sp, #536] @ 0x218 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r1, #44] @ 0x2c │ │ │ │ + ldrh r2, [r2, #44] @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r3, [sp, #488] @ 0x1e8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrh r6, [r7, #36] @ 0x24 │ │ │ │ + ldrh r6, [r0, #38] @ 0x26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr.w r2, [pc, #1216] @ 335528 >::_M_default_append(unsigned int)@@Base+0xafc24> │ │ │ │ subs r5, r7, #4 │ │ │ │ ldr.w r3, [fp, #212] @ 0xd4 │ │ │ │ mov.w r1, #65536 @ 0x10000 │ │ │ │ add r2, pc │ │ │ │ mov r0, r5 │ │ │ │ @@ -920204,85 +920203,85 @@ │ │ │ │ vldr d12, [r7, #-16] │ │ │ │ add.w r3, r3, #1408 @ 0x580 │ │ │ │ str r3, [sp, #32] │ │ │ │ vsub.f64 d12, d9, d12 │ │ │ │ vldr d7, [r3, #-8] │ │ │ │ b.n 334eea >::_M_default_append(unsigned int)@@Base+0xaf5e6> │ │ │ │ nop │ │ │ │ - ldrh r6, [r2, #48] @ 0x30 │ │ │ │ + ldrh r6, [r3, #48] @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r0, #48] @ 0x30 │ │ │ │ + ldrh r0, [r1, #48] @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, pc, #64 @ (adr r0, 335574 >::_M_default_append(unsigned int)@@Base+0xafc70>) │ │ │ │ + add r0, pc, #96 @ (adr r0, 335594 >::_M_default_append(unsigned int)@@Base+0xafc90>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrh r2, [r1, #16] │ │ │ │ + ldrh r2, [r2, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [sp, #880] @ 0x370 │ │ │ │ + str r0, [sp, #912] @ 0x390 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r1, #236 @ 0xec │ │ │ │ + adds r1, #244 @ 0xf4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r7, #12] │ │ │ │ + ldrh r6, [r0, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [sp, #576] @ 0x240 │ │ │ │ + str r0, [sp, #608] @ 0x260 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r1, #14 │ │ │ │ + lsrs r4, r2, #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r5, #6] │ │ │ │ + ldrh r2, [r6, #6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r7, #60] @ 0x3c │ │ │ │ + ldrh r6, [r0, #62] @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r2, #6] │ │ │ │ + ldrh r2, [r3, #6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r4, #60] @ 0x3c │ │ │ │ + ldrh r6, [r5, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r2, #4] │ │ │ │ + ldrh r2, [r3, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r4, #58] @ 0x3a │ │ │ │ + ldrh r4, [r5, #58] @ 0x3a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r6, #2] │ │ │ │ + ldrh r6, [r7, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r1, #58] @ 0x3a │ │ │ │ + ldrh r0, [r2, #58] @ 0x3a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r3, #2] │ │ │ │ + ldrh r2, [r4, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r5, #56] @ 0x38 │ │ │ │ + ldrh r6, [r6, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r4, #0] │ │ │ │ + ldrh r2, [r5, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r7, #60] @ 0x3c │ │ │ │ + strh r2, [r0, #62] @ 0x3e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r1, #52] @ 0x34 │ │ │ │ + ldrh r6, [r2, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r4, #60] @ 0x3c │ │ │ │ + strh r0, [r5, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r6, #50] @ 0x32 │ │ │ │ + ldrh r2, [r7, #50] @ 0x32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r0, #60] @ 0x3c │ │ │ │ + strh r0, [r1, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r5, #14] │ │ │ │ + ldrh r6, [r6, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r4, #58] @ 0x3a │ │ │ │ + strh r6, [r5, #58] @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r7, #48] @ 0x30 │ │ │ │ + ldrh r0, [r0, #50] @ 0x32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r1, #58] @ 0x3a │ │ │ │ + strh r4, [r2, #58] @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r3, #48] @ 0x30 │ │ │ │ + ldrh r6, [r4, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r6, #56] @ 0x38 │ │ │ │ + strh r2, [r7, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r0, #48] @ 0x30 │ │ │ │ + ldrh r4, [r1, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r2, #56] @ 0x38 │ │ │ │ + strh r4, [r3, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r4, #46] @ 0x2e │ │ │ │ + ldrh r6, [r5, #46] @ 0x2e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r7, #54] @ 0x36 │ │ │ │ + strh r2, [r0, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r1, #46] @ 0x2e │ │ │ │ + ldrh r4, [r2, #46] @ 0x2e │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -921398,113 +921397,113 @@ │ │ │ │ str.w r9, [sp, #92] @ 0x5c │ │ │ │ ldr.w r9, [sp, #24] │ │ │ │ b.w 3357ba >::_M_default_append(unsigned int)@@Base+0xafeb6> │ │ │ │ str r4, [sp, #0] │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r4, #4] │ │ │ │ + ldrh r2, [r5, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r3, #44] @ 0x2c │ │ │ │ + strh r4, [r4, #44] @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r5, #34] @ 0x22 │ │ │ │ + ldrh r6, [r6, #34] @ 0x22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ str r3, [sp, #504] @ 0x1f8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldrh r2, [r6, #0] │ │ │ │ + ldrh r2, [r7, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r7, #0] │ │ │ │ + ldrh r0, [r0, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r7, #0] │ │ │ │ + ldrh r4, [r0, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r7, #38] @ 0x26 │ │ │ │ + strh r2, [r0, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r0, #2] │ │ │ │ + ldrh r6, [r1, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r2, #32] │ │ │ │ + strh r0, [r3, #32] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [sp, #328] @ 0x148 │ │ │ │ + str r6, [sp, #360] @ 0x168 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r2!, {r1, r6, r7} │ │ │ │ + stmia r2!, {r1, r3, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r7, #88] @ 0x58 │ │ │ │ + str r6, [r0, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r3, #88] @ 0x58 │ │ │ │ + str r4, [r4, #88] @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #776] @ 0x308 │ │ │ │ + ldr r7, [sp, #808] @ 0x328 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r3, #36] @ 0x24 │ │ │ │ + ldr r4, [r4, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r3, #56] @ 0x38 │ │ │ │ + strh r6, [r4, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r0, #18] │ │ │ │ + strh r0, [r1, #18] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r2, #8] │ │ │ │ + ldrh r2, [r3, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r1, #14] │ │ │ │ + strh r0, [r2, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r3, #4] │ │ │ │ + ldrh r2, [r4, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r5, #10] │ │ │ │ + strh r0, [r6, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r7, #0] │ │ │ │ + ldrh r2, [r0, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r5, #8] │ │ │ │ + strh r2, [r6, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r5, #0] │ │ │ │ + strh r6, [r6, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r0, #56] @ 0x38 │ │ │ │ + strh r0, [r1, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r3, #31] │ │ │ │ + ldrb r4, [r4, #31] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r5, #52] @ 0x34 │ │ │ │ + strh r6, [r6, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r6, #29] │ │ │ │ + ldrb r4, [r7, #29] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r4, [r4, #27] │ │ │ │ + ldrb r4, [r5, #27] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r5, #22] │ │ │ │ + strh r6, [r6, #22] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #400] @ (336498 >::_M_default_append(unsigned int)@@Base+0xb0b94>) │ │ │ │ + ldr r2, [pc, #432] @ (3364b8 >::_M_default_append(unsigned int)@@Base+0xb0bb4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r7, #44] @ 0x2c │ │ │ │ + str r6, [r0, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r5, #25] │ │ │ │ + ldrb r2, [r6, #25] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r7, #10] │ │ │ │ + strh r6, [r0, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r2, #14] │ │ │ │ + strh r4, [r3, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #608] @ (33657c >::_M_default_append(unsigned int)@@Base+0xb0c78>) │ │ │ │ + ldr r1, [pc, #640] @ (33659c >::_M_default_append(unsigned int)@@Base+0xb0c98>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r3, #12] │ │ │ │ + strh r0, [r4, #12] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r5, sp, #536 @ 0x218 │ │ │ │ + add r5, sp, #568 @ 0x238 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r1, #2] │ │ │ │ + strh r0, [r2, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r5, #16] │ │ │ │ + ldrb r2, [r6, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r0, #0] │ │ │ │ + strh r2, [r1, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blx ip │ │ │ │ + blx sp │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r4, [r1, #31] │ │ │ │ + ldrb r4, [r2, #31] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r6, #30] │ │ │ │ + ldrb r6, [r7, #30] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #944 @ 0x3b0 │ │ │ │ + add r3, sp, #976 @ 0x3d0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r1, #27] │ │ │ │ + ldrb r2, [r2, #27] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r4, #25] │ │ │ │ + ldrb r6, [r5, #25] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r2, #24] │ │ │ │ + ldrb r2, [r3, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r0, #24] │ │ │ │ + ldrb r2, [r1, #24] │ │ │ │ lsls r6, r1, #1 │ │ │ │ mov r8, r5 │ │ │ │ ldr.w r9, [sp, #96] @ 0x60 │ │ │ │ ldr r5, [sp, #100] @ 0x64 │ │ │ │ ldr.w sl, [sp, #76] @ 0x4c │ │ │ │ sub.w r7, fp, #1072 @ 0x430 │ │ │ │ add.w r4, r8, #4 │ │ │ │ @@ -922617,179 +922616,179 @@ │ │ │ │ str r7, [sp, #36] @ 0x24 │ │ │ │ strd fp, r9, [sp, #44] @ 0x2c │ │ │ │ mov r6, r5 │ │ │ │ ldr r7, [sp, #92] @ 0x5c │ │ │ │ ldr.w r9, [sp, #60] @ 0x3c │ │ │ │ b.n 337216 >::_M_default_append(unsigned int)@@Base+0xb1912> │ │ │ │ nop │ │ │ │ - ldrb r6, [r2, #1] │ │ │ │ + ldrb r6, [r3, #1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r4, [r4, #10] │ │ │ │ + ldrb r4, [r5, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r6, [r0, r5] │ │ │ │ + ldrsh r6, [r1, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r3, #46] @ 0x2e │ │ │ │ + strh r6, [r4, #46] @ 0x2e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r5, #31] │ │ │ │ + strb r6, [r6, #31] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r0, sp, #296 @ 0x128 │ │ │ │ + add r0, sp, #328 @ 0x148 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, pc, #1016 @ (adr r7, 33745c >::_M_default_append(unsigned int)@@Base+0xb1b58>) │ │ │ │ + add r0, sp, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r4, [r2, #10] │ │ │ │ + ldrb r4, [r3, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r7, pc, #560 @ (adr r7, 33729c >::_M_default_append(unsigned int)@@Base+0xb1998>) │ │ │ │ + add r7, pc, #592 @ (adr r7, 3372bc >::_M_default_append(unsigned int)@@Base+0xb19b8>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - add r7, pc, #240 @ (adr r7, 337160 >::_M_default_append(unsigned int)@@Base+0xb185c>) │ │ │ │ + add r7, pc, #272 @ (adr r7, 337180 >::_M_default_append(unsigned int)@@Base+0xb187c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r4, [r2, #7] │ │ │ │ + ldrb r4, [r3, #7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r4, #23] │ │ │ │ + strb r2, [r5, #23] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r5, #0] │ │ │ │ + ldrb r2, [r6, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r0, [r0, #10] │ │ │ │ + ldrb r0, [r1, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r5, #28] │ │ │ │ + str r0, [r6, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r5, #9] │ │ │ │ + ldrb r6, [r6, #9] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r5, [sp, #552] @ 0x228 │ │ │ │ + str r5, [sp, #584] @ 0x248 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r2, r7] │ │ │ │ + strh r4, [r3, r7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [r7, r3] │ │ │ │ + ldr r2, [r0, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #240 @ (adr r5, 337188 >::_M_default_append(unsigned int)@@Base+0xb1884>) │ │ │ │ + add r5, pc, #272 @ (adr r5, 3371a8 >::_M_default_append(unsigned int)@@Base+0xb18a4>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [r1, r3] │ │ │ │ + ldr r2, [r2, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r3, r6] │ │ │ │ + strh r6, [r4, r6] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r0, [r2, #13] │ │ │ │ + strb r0, [r3, #13] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r2, #23] │ │ │ │ + strb r0, [r3, #23] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r4, #11] │ │ │ │ + strb r0, [r5, #11] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r4, #10] │ │ │ │ + strb r4, [r5, #10] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r7, #5] │ │ │ │ + ldrb r6, [r0, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r2, #8] │ │ │ │ + strb r4, [r3, #8] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r4, #17] │ │ │ │ + strb r6, [r5, #17] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r0, r4] │ │ │ │ + ldr r2, [r1, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r4, #30] │ │ │ │ + ldrb r4, [r5, #30] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r6, #6] │ │ │ │ + strb r4, [r7, #6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #464] @ 0x1d0 │ │ │ │ + str r2, [sp, #496] @ 0x1f0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #352] @ 0x160 │ │ │ │ + str r2, [sp, #384] @ 0x180 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #280] @ 0x118 │ │ │ │ + str r2, [sp, #312] @ 0x138 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #176] @ 0xb0 │ │ │ │ + str r2, [sp, #208] @ 0xd0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ + str r2, [sp, #88] @ 0x58 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r1, [sp, #968] @ 0x3c8 │ │ │ │ + str r1, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r3, #2] │ │ │ │ + strb r6, [r4, #2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r7, #29] │ │ │ │ + strb r0, [r0, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r2, r7] │ │ │ │ + ldrb r4, [r3, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r4, [r7, r6] │ │ │ │ + ldrb r4, [r0, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r7, #25] │ │ │ │ + strb r0, [r0, #26] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r5, #0] │ │ │ │ + strb r6, [r6, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [pc, #48] @ (33712c >::_M_default_append(unsigned int)@@Base+0xb1828>) │ │ │ │ + ldr r7, [pc, #80] @ (33714c >::_M_default_append(unsigned int)@@Base+0xb1848>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bls.n 3370d4 >::_M_default_append(unsigned int)@@Base+0xb17d0> │ │ │ │ + bls.n 3370e4 >::_M_default_append(unsigned int)@@Base+0xb17e0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, pc, #232 @ (adr r0, 3371ec >::_M_default_append(unsigned int)@@Base+0xb18e8>) │ │ │ │ + add r0, pc, #264 @ (adr r0, 33720c >::_M_default_append(unsigned int)@@Base+0xb1908>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bls.n 337008 >::_M_default_append(unsigned int)@@Base+0xb1704> │ │ │ │ + bls.n 337018 >::_M_default_append(unsigned int)@@Base+0xb1714> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [pc, #624] @ (33737c >::_M_default_append(unsigned int)@@Base+0xb1a78>) │ │ │ │ + ldr r6, [pc, #656] @ (33739c >::_M_default_append(unsigned int)@@Base+0xb1a98>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r4, [r2, #5] │ │ │ │ + strb r4, [r3, #5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [sp, #48] @ 0x30 │ │ │ │ + str r0, [sp, #80] @ 0x50 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #344] @ (337270 >::_M_default_append(unsigned int)@@Base+0xb196c>) │ │ │ │ + ldr r6, [pc, #376] @ (337290 >::_M_default_append(unsigned int)@@Base+0xb198c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r4, [r7, r5] │ │ │ │ + strh r4, [r0, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #768] @ 0x300 │ │ │ │ + ldr r7, [sp, #800] @ 0x320 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r2, [r2, r5] │ │ │ │ + strh r2, [r3, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [pc, #152] @ (3371c0 >::_M_default_append(unsigned int)@@Base+0xb18bc>) │ │ │ │ + ldr r6, [pc, #184] @ (3371e0 >::_M_default_append(unsigned int)@@Base+0xb18dc>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r5, [pc, #752] @ (33741c >::_M_default_append(unsigned int)@@Base+0xb1b18>) │ │ │ │ + ldr r5, [pc, #784] @ (33743c >::_M_default_append(unsigned int)@@Base+0xb1b38>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bhi.n 337064 >::_M_default_append(unsigned int)@@Base+0xb1760> │ │ │ │ + bhi.n 337074 >::_M_default_append(unsigned int)@@Base+0xb1770> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [sp, #944] @ 0x3b0 │ │ │ │ + ldr r6, [sp, #976] @ 0x3d0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bhi.n 3371a4 >::_M_default_append(unsigned int)@@Base+0xb18a0> │ │ │ │ + bhi.n 3371b4 >::_M_default_append(unsigned int)@@Base+0xb18b0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [pc, #328] @ (337284 >::_M_default_append(unsigned int)@@Base+0xb1980>) │ │ │ │ + ldr r5, [pc, #360] @ (3372a4 >::_M_default_append(unsigned int)@@Base+0xb19a0>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r6, #124] @ 0x7c │ │ │ │ + ldr r4, [r7, #124] @ 0x7c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #1016] @ (33753c >::_M_default_append(unsigned int)@@Base+0xb1c38>) │ │ │ │ + ldr r5, [pc, #24] @ (33715c >::_M_default_append(unsigned int)@@Base+0xb1858>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh r0, [r4, r0] │ │ │ │ + strh r0, [r5, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 337088 >::_M_default_append(unsigned int)@@Base+0xb1784> │ │ │ │ + bvc.n 337098 >::_M_default_append(unsigned int)@@Base+0xb1794> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r5, #116] @ 0x74 │ │ │ │ + ldr r2, [r6, #116] @ 0x74 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 337208 >::_M_default_append(unsigned int)@@Base+0xb1904> │ │ │ │ + bvc.n 337218 >::_M_default_append(unsigned int)@@Base+0xb1914> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r1, #112] @ 0x70 │ │ │ │ + ldr r0, [r2, #112] @ 0x70 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r2, #21] │ │ │ │ + ldrb r6, [r3, #21] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r6, r5] │ │ │ │ + str r2, [r7, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 337180 >::_M_default_append(unsigned int)@@Base+0xb187c> │ │ │ │ + bvc.n 337190 >::_M_default_append(unsigned int)@@Base+0xb188c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r7, #104] @ 0x68 │ │ │ │ + ldr r4, [r0, #108] @ 0x6c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r0, #20] │ │ │ │ + ldrb r6, [r1, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvs.n 337124 >::_M_default_append(unsigned int)@@Base+0xb1820> │ │ │ │ + bvs.n 337134 >::_M_default_append(unsigned int)@@Base+0xb1830> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r6, r3] │ │ │ │ + str r4, [r7, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r0, #9] │ │ │ │ + strb r6, [r1, #9] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r4, [r7, #8] │ │ │ │ + strb r4, [r0, #9] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r1, #42] @ 0x2a │ │ │ │ + ldrh r4, [r2, #42] @ 0x2a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r6, #40] @ 0x28 │ │ │ │ + ldrh r2, [r7, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r1, #3] │ │ │ │ + strb r0, [r2, #3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r7, #4] │ │ │ │ + strb r2, [r0, #5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r3, #4] │ │ │ │ + strb r0, [r4, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [sp, #832] @ 0x340 │ │ │ │ + ldr r4, [sp, #864] @ 0x360 │ │ │ │ lsls r0, r2, #1 │ │ │ │ cmp r2, #0 │ │ │ │ bne.w 3372b8 >::_M_default_append(unsigned int)@@Base+0xb19b4> │ │ │ │ ldrb.w r3, [r5, #385] @ 0x181 │ │ │ │ vldr d9, [r5, #176] @ 0xb0 │ │ │ │ tst.w r3, #28 │ │ │ │ beq.n 3371b4 >::_M_default_append(unsigned int)@@Base+0xb18b0> │ │ │ │ @@ -923447,159 +923446,159 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #300] @ (337a94 >::_M_default_append(unsigned int)@@Base+0xb2190>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 33697c >::_M_default_append(unsigned int)@@Base+0xb1078> │ │ │ │ - ldr r2, [r4, #112] @ 0x70 │ │ │ │ + ldr r2, [r5, #112] @ 0x70 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r6, #20] │ │ │ │ + ldrh r0, [r7, #20] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [sp, #960] @ 0x3c0 │ │ │ │ + ldr r1, [sp, #992] @ 0x3e0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r3, #92] @ 0x5c │ │ │ │ + ldr r6, [r4, #92] @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r4, [r5, #14] │ │ │ │ + ldrh r4, [r6, #14] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r1, #84] @ 0x54 │ │ │ │ + ldr r6, [r2, #84] @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #70 @ 0x46 │ │ │ │ + adds r4, #78 @ 0x4e │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r5, #76] @ 0x4c │ │ │ │ + ldr r6, [r6, #76] @ 0x4c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #22 │ │ │ │ + adds r4, #30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r6, [r1, #92] @ 0x5c │ │ │ │ + ldr r6, [r2, #92] @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #230 @ 0xe6 │ │ │ │ + adds r3, #238 @ 0xee │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r7, #64] @ 0x40 │ │ │ │ + ldr r4, [r0, #68] @ 0x44 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r5, #120] @ 0x78 │ │ │ │ + str r0, [r6, #120] @ 0x78 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r0, [sp, #448] @ 0x1c0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bne.n 337904 >::_M_default_append(unsigned int)@@Base+0xb2000> │ │ │ │ + bne.n 337914 >::_M_default_append(unsigned int)@@Base+0xb2010> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - nop @ (mov r8, r8) │ │ │ │ + mov r8, r9 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r4, #112] @ 0x70 │ │ │ │ + str r2, [r5, #112] @ 0x70 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r7, #92] @ 0x5c │ │ │ │ + ldr r4, [r0, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bne.n 337a64 >::_M_default_append(unsigned int)@@Base+0xb2160> │ │ │ │ + bne.n 337a74 >::_M_default_append(unsigned int)@@Base+0xb2170> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mov r2, sp │ │ │ │ + mov r2, lr │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r2, #60] @ 0x3c │ │ │ │ + ldr r4, [r3, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r7, #62] @ 0x3e │ │ │ │ + ldrh r2, [r0, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #808] @ 0x328 │ │ │ │ + str r7, [sp, #840] @ 0x348 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r4, [r0, #64] @ 0x40 │ │ │ │ + ldr r4, [r1, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r7, [sp, #136] @ 0x88 │ │ │ │ + str r7, [sp, #168] @ 0xa8 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldr r2, [r6, #48] @ 0x30 │ │ │ │ + ldr r2, [r7, #48] @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r7, #48] @ 0x30 │ │ │ │ + ldr r6, [r0, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r6, #52] @ 0x34 │ │ │ │ + strh r0, [r7, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #1008] @ (337dd8 >::_M_default_append(unsigned int)@@Base+0xb24d4>) │ │ │ │ + ldr r2, [pc, #16] @ (3379f8 >::_M_default_append(unsigned int)@@Base+0xb20f4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r7, #50] @ 0x32 │ │ │ │ + strh r0, [r0, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r5, #80] @ 0x50 │ │ │ │ + str r2, [r6, #80] @ 0x50 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r0, #64] @ 0x40 │ │ │ │ + ldr r4, [r1, #64] @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7!, {r1, r3, r4, r6} │ │ │ │ + ldmia r7!, {r1, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r7, r0] │ │ │ │ + strh r6, [r0, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r3, #44] @ 0x2c │ │ │ │ + ldr r0, [r4, #44] @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r2, #76] @ 0x4c │ │ │ │ + str r6, [r3, #76] @ 0x4c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r5, #56] @ 0x38 │ │ │ │ + ldr r0, [r6, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r6, #72] @ 0x48 │ │ │ │ + str r6, [r7, #72] @ 0x48 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r1, #56] @ 0x38 │ │ │ │ + ldr r2, [r2, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r3, #72] @ 0x48 │ │ │ │ + str r2, [r4, #72] @ 0x48 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r5, #52] @ 0x34 │ │ │ │ + ldr r4, [r6, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r7, #68] @ 0x44 │ │ │ │ + str r2, [r0, #72] @ 0x48 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r2, #52] @ 0x34 │ │ │ │ + ldr r4, [r3, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r2, #68] @ 0x44 │ │ │ │ + str r4, [r3, #68] @ 0x44 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r5, #48] @ 0x30 │ │ │ │ + ldr r6, [r6, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r5, #64] @ 0x40 │ │ │ │ + str r0, [r6, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r0, #48] @ 0x30 │ │ │ │ + ldr r2, [r1, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r0, #64] @ 0x40 │ │ │ │ + str r2, [r1, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r2, #44] @ 0x2c │ │ │ │ + ldr r6, [r3, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r4, #60] @ 0x3c │ │ │ │ + str r6, [r5, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r7, #40] @ 0x28 │ │ │ │ + ldr r0, [r0, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r1, #60] @ 0x3c │ │ │ │ + str r0, [r2, #60] @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r4, #40] @ 0x28 │ │ │ │ + ldr r2, [r5, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r4, #56] @ 0x38 │ │ │ │ + str r0, [r5, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r6, #36] @ 0x24 │ │ │ │ + ldr r2, [r7, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r0, #56] @ 0x38 │ │ │ │ + str r4, [r1, #56] @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r2, #36] @ 0x24 │ │ │ │ + ldr r6, [r3, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r5, #52] @ 0x34 │ │ │ │ + str r0, [r6, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r7, #32] │ │ │ │ + ldr r2, [r0, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r1, #52] @ 0x34 │ │ │ │ + str r4, [r2, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r3, #32] │ │ │ │ + ldr r6, [r4, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r6, #48] @ 0x30 │ │ │ │ + str r0, [r7, #48] @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r0, #32] │ │ │ │ + ldr r2, [r1, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r2, #48] @ 0x30 │ │ │ │ + str r2, [r3, #48] @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r5, #28] │ │ │ │ + ldr r4, [r6, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r6, #44] @ 0x2c │ │ │ │ + str r0, [r7, #44] @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r0, #28] │ │ │ │ + ldr r2, [r1, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r2, #44] @ 0x2c │ │ │ │ + str r4, [r3, #44] @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r4, #24] │ │ │ │ + ldr r6, [r5, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r6, #40] @ 0x28 │ │ │ │ + str r4, [r7, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [r0, #24] │ │ │ │ + ldr r6, [r1, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r3, #40] @ 0x28 │ │ │ │ + str r0, [r4, #40] @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r5, #20] │ │ │ │ + ldr r2, [r6, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -923800,43 +923799,43 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #68] @ (337cdc >::_M_default_append(unsigned int)@@Base+0xb23d8>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 337b88 >::_M_default_append(unsigned int)@@Base+0xb2284> │ │ │ │ nop │ │ │ │ - str r4, [r0, #52] @ 0x34 │ │ │ │ + str r4, [r1, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r3, #0] │ │ │ │ + str r4, [r4, #0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r6, #108] @ 0x6c │ │ │ │ + str r0, [r7, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r4, #96] @ 0x60 │ │ │ │ + str r6, [r5, #96] @ 0x60 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r5, #104] @ 0x68 │ │ │ │ + str r4, [r6, #104] @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r3, #108] @ 0x6c │ │ │ │ + str r0, [r4, #108] @ 0x6c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r0, [r1, r7] │ │ │ │ + ldrsh r0, [r2, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r3, #104] @ 0x68 │ │ │ │ + str r4, [r4, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r6, #104] @ 0x68 │ │ │ │ + str r0, [r7, #104] @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r4, #104] @ 0x68 │ │ │ │ + str r0, [r5, #104] @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r0, [r2, r6] │ │ │ │ + ldrsh r0, [r3, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r4, #100] @ 0x64 │ │ │ │ + str r4, [r5, #100] @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r5, #92] @ 0x5c │ │ │ │ + str r4, [r6, #92] @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r6, [r4, r5] │ │ │ │ + ldrsh r6, [r5, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r7, #96] @ 0x60 │ │ │ │ + str r2, [r0, #100] @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ mov r6, r2 │ │ │ │ @@ -924305,93 +924304,93 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 3383c0 >::_M_default_append(unsigned int)@@Base+0xb2abc>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ldr r6, [r6, #76] @ 0x4c │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r2, [r7, r2] │ │ │ │ + ldrsh r2, [r0, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r3, #92] @ 0x5c │ │ │ │ + str r6, [r4, #92] @ 0x5c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r6, [r7, r2] │ │ │ │ + ldrsh r6, [r0, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r6, r0] │ │ │ │ + ldrh r6, [r7, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r2, [r7, #68] @ 0x44 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - cmp r1, #194 @ 0xc2 │ │ │ │ + cmp r1, #202 @ 0xca │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r6, [r2, #88] @ 0x58 │ │ │ │ + str r6, [r3, #88] @ 0x58 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r1, r7] │ │ │ │ + ldrb r2, [r2, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r3, #84] @ 0x54 │ │ │ │ + str r2, [r4, #84] @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r0, [r6, r5] │ │ │ │ + ldrb r0, [r7, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r5, #72] @ 0x48 │ │ │ │ + str r4, [r6, #72] @ 0x48 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r0, [r7, r5] │ │ │ │ + ldrb r0, [r0, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r6, r3] │ │ │ │ + ldr r2, [r7, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r1, r2] │ │ │ │ + ldrb r2, [r2, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r6, #64] @ 0x40 │ │ │ │ + str r2, [r7, #64] @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r0, [r2, r2] │ │ │ │ + ldrb r0, [r3, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r1, r0] │ │ │ │ + ldr r4, [r2, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r4, [r0, r1] │ │ │ │ + ldrb r4, [r1, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r2, #48] @ 0x30 │ │ │ │ + str r6, [r3, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r5, r0] │ │ │ │ + ldrb r2, [r6, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r7, #44] @ 0x2c │ │ │ │ + str r4, [r0, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r1, r0] │ │ │ │ + ldrb r2, [r2, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r4, #52] @ 0x34 │ │ │ │ + str r2, [r5, #52] @ 0x34 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r2, [r2, r0] │ │ │ │ + ldrb r2, [r3, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r4, [r1, r6] │ │ │ │ + ldrsb r4, [r2, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r5, r6] │ │ │ │ + ldrh r6, [r6, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r1, #48] @ 0x30 │ │ │ │ + str r6, [r2, #48] @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r3, r4] │ │ │ │ + ldrh r2, [r4, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r5, #28] │ │ │ │ + str r4, [r6, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r7, r3] │ │ │ │ + ldrh r6, [r0, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r2, #28] │ │ │ │ + str r0, [r3, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r5, r1] │ │ │ │ + ldrh r2, [r6, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r7, #16] │ │ │ │ + str r4, [r0, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r0, [pc, #24] @ (338250 >::_M_default_append(unsigned int)@@Base+0xb294c>) │ │ │ │ movw r1, #1572 @ 0x624 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #16] @ (338254 >::_M_default_append(unsigned int)@@Base+0xb2950>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 337fc4 >::_M_default_append(unsigned int)@@Base+0xb26c0> │ │ │ │ - ldr r2, [r7, r6] │ │ │ │ + ldr r2, [r0, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r1, #8] │ │ │ │ + str r4, [r2, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -924735,73 +924734,73 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xffffffff │ │ │ │ str r4, [r5, #116] @ 0x74 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - movs r4, #186 @ 0xba │ │ │ │ + movs r4, #194 @ 0xc2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - movs r4, #138 @ 0x8a │ │ │ │ + movs r4, #146 @ 0x92 │ │ │ │ lsls r0, r2, #1 │ │ │ │ str r0, [r4, #104] @ 0x68 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r2, [r6, r1] │ │ │ │ + ldr r2, [r7, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r1, #4] │ │ │ │ + str r6, [r2, #4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r7, r1] │ │ │ │ + ldr r2, [r0, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r6, r7] │ │ │ │ + strh r4, [r7, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r6, [r6, #96] @ 0x60 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - movs r3, #222 @ 0xde │ │ │ │ + movs r3, #230 @ 0xe6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r0, [r0, r6] │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - ldrsh r4, [r6, r5] │ │ │ │ - lsls r6, r1, #1 │ │ │ │ ldrsb r0, [r1, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r0, r4] │ │ │ │ + ldrsh r4, [r7, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r0, [r0, r5] │ │ │ │ + ldrsb r0, [r2, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r2, [r5, r5] │ │ │ │ + strh r2, [r1, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r6, [r0, r5] │ │ │ │ + ldrsb r0, [r1, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r0, r3] │ │ │ │ + ldrsh r2, [r6, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r0, [r5, r3] │ │ │ │ + ldrsb r6, [r1, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r4, [r1, r5] │ │ │ │ + strh r2, [r1, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldrsb r0, [r6, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r2, [r5, r1] │ │ │ │ + ldrsh r4, [r2, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r6, [r2, r2] │ │ │ │ + ldrsb r0, [r7, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r0, [r0, r3] │ │ │ │ + strh r2, [r6, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r4, [r3, r2] │ │ │ │ + ldrsb r6, [r3, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r3, r0] │ │ │ │ + ldrsh r0, [r1, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r1, [sp, #624] @ 0x270 │ │ │ │ + ldrsb r4, [r4, r2] │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + strh r0, [r4, r0] │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + str r1, [sp, #656] @ 0x290 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r0, [r7, r0] │ │ │ │ + ldrsb r0, [r0, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsh r6, [r0, r2] │ │ │ │ + ldrsh r6, [r1, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r6, [r7, r0] │ │ │ │ + ldrsb r6, [r0, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r7, r6] │ │ │ │ + str r2, [r0, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -924978,25 +924977,25 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ str r6, [r0, #52] @ 0x34 │ │ │ │ lsls r6, r2, #1 │ │ │ │ str r6, [r0, #44] @ 0x2c │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strb r6, [r6, r1] │ │ │ │ + strb r6, [r7, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r7, r7] │ │ │ │ + strb r6, [r0, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r6, r7] │ │ │ │ + strh r6, [r7, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r1, r3] │ │ │ │ + ldrh r0, [r2, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r2, r7] │ │ │ │ + strh r6, [r3, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r5, r2] │ │ │ │ + ldrh r0, [r6, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ mov sl, r2 │ │ │ │ @@ -925365,53 +925364,53 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 338e80 >::_M_default_append(unsigned int)@@Base+0xb357c>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ str r0, [r0, #24] │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strh r6, [r7, r4] │ │ │ │ + strh r6, [r0, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r6, [r0, r4] │ │ │ │ + strh r6, [r1, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r4, [r3, r3] │ │ │ │ + strh r4, [r4, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r6, [r5, #12] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - strh r0, [r2, r1] │ │ │ │ + strh r0, [r3, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r1, r6] │ │ │ │ + str r0, [r2, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r3, r1] │ │ │ │ + ldr r4, [r4, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r5, r5] │ │ │ │ + str r6, [r6, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r0, r1] │ │ │ │ + ldr r2, [r1, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r5, r4] │ │ │ │ + str r2, [r6, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r4, r6] │ │ │ │ + ldr r0, [r5, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r6, r4] │ │ │ │ + str r0, [r7, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #688] @ (338f54 >::_M_default_append(unsigned int)@@Base+0xb3650>) │ │ │ │ + ldr r4, [pc, #720] @ (338f74 >::_M_default_append(unsigned int)@@Base+0xb3670>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r5, r2] │ │ │ │ + str r4, [r6, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r6, r0] │ │ │ │ + str r6, [r7, r0] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r0, [r1, r4] │ │ │ │ + ldrsb r0, [r2, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [pc, #952] @ (33906c >::_M_default_append(unsigned int)@@Base+0xb3768>) │ │ │ │ + ldr r7, [pc, #984] @ (33908c >::_M_default_append(unsigned int)@@Base+0xb3788>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r0, [r0, r3] │ │ │ │ + ldrsb r0, [r1, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [pc, #776] @ (338fc4 >::_M_default_append(unsigned int)@@Base+0xb36c0>) │ │ │ │ + ldr r7, [pc, #808] @ (338fe4 >::_M_default_append(unsigned int)@@Base+0xb36e0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r4, [r2, r2] │ │ │ │ + ldrsb r4, [r3, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r2 │ │ │ │ @@ -925459,23 +925458,23 @@ │ │ │ │ ldr r0, [pc, #28] @ (338d50 >::_M_default_append(unsigned int)@@Base+0xb344c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - ldrsb r0, [r2, r7] │ │ │ │ + ldrsb r0, [r3, r7] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r6, #76] @ 0x4c │ │ │ │ + str r0, [r7, #76] @ 0x4c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r6, [r2, r6] │ │ │ │ + ldrsb r6, [r3, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #816] @ (339080 >::_M_default_append(unsigned int)@@Base+0xb377c>) │ │ │ │ + ldr r6, [pc, #848] @ (3390a0 >::_M_default_append(unsigned int)@@Base+0xb379c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r4, r6] │ │ │ │ + strb r0, [r5, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #8 │ │ │ │ mov r6, r0 │ │ │ │ @@ -925574,33 +925573,33 @@ │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ b.n 338dbc >::_M_default_append(unsigned int)@@Base+0xb34b8> │ │ │ │ ldrb r3, [r4, #0] │ │ │ │ cmp r3, #93 @ 0x5d │ │ │ │ bne.n 338dfe >::_M_default_append(unsigned int)@@Base+0xb34fa> │ │ │ │ b.n 338dba >::_M_default_append(unsigned int)@@Base+0xb34b6> │ │ │ │ nop │ │ │ │ - ldr r6, [pc, #440] @ (339020 >::_M_default_append(unsigned int)@@Base+0xb371c>) │ │ │ │ + ldr r6, [pc, #472] @ (339040 >::_M_default_append(unsigned int)@@Base+0xb373c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r6, [r5, r4] │ │ │ │ + ldrsb r6, [r6, r4] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #472] @ (339048 >::_M_default_append(unsigned int)@@Base+0xb3744>) │ │ │ │ + ldr r6, [pc, #504] @ (339068 >::_M_default_append(unsigned int)@@Base+0xb3764>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #960] @ (339234 >::_M_default_append(unsigned int)@@Base+0xb3930>) │ │ │ │ + ldr r1, [pc, #992] @ (339254 >::_M_default_append(unsigned int)@@Base+0xb3950>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #960] @ (339238 >::_M_default_append(unsigned int)@@Base+0xb3934>) │ │ │ │ + ldr r5, [pc, #992] @ (339258 >::_M_default_append(unsigned int)@@Base+0xb3954>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrsb r4, [r0, r3] │ │ │ │ + ldrsb r4, [r1, r3] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #992] @ (339260 >::_M_default_append(unsigned int)@@Base+0xb395c>) │ │ │ │ + ldr r6, [pc, #0] @ (338e80 >::_M_default_append(unsigned int)@@Base+0xb357c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #456] @ (33904c >::_M_default_append(unsigned int)@@Base+0xb3748>) │ │ │ │ + ldr r1, [pc, #488] @ (33906c >::_M_default_append(unsigned int)@@Base+0xb3768>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r5, [pc, #720] @ (339158 >::_M_default_append(unsigned int)@@Base+0xb3854>) │ │ │ │ + ldr r5, [pc, #752] @ (339178 >::_M_default_append(unsigned int)@@Base+0xb3874>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r6, [r0, r2] │ │ │ │ + strb r6, [r1, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ mov r8, r3 │ │ │ │ @@ -926019,67 +926018,67 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r2, [r1, r5] │ │ │ │ lsls r6, r2, #1 │ │ │ │ ldrh r6, [r3, r2] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r4, [pc, #352] @ (339488 >::_M_default_append(unsigned int)@@Base+0xb3b84>) │ │ │ │ + ldr r4, [pc, #384] @ (3394a8 >::_M_default_append(unsigned int)@@Base+0xb3ba4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #632] @ (3395a4 >::_M_default_append(unsigned int)@@Base+0xb3ca0>) │ │ │ │ + ldr r3, [pc, #664] @ (3395c4 >::_M_default_append(unsigned int)@@Base+0xb3cc0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #464] @ (339500 >::_M_default_append(unsigned int)@@Base+0xb3bfc>) │ │ │ │ + ldr r3, [pc, #496] @ (339520 >::_M_default_append(unsigned int)@@Base+0xb3c1c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #744] @ (33961c >::_M_default_append(unsigned int)@@Base+0xb3d18>) │ │ │ │ + ldr r2, [pc, #776] @ (33963c >::_M_default_append(unsigned int)@@Base+0xb3d38>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r4, r6] │ │ │ │ + strh r0, [r5, r6] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #760] @ (339634 >::_M_default_append(unsigned int)@@Base+0xb3d30>) │ │ │ │ + ldr r2, [pc, #792] @ (339654 >::_M_default_append(unsigned int)@@Base+0xb3d50>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mov r6, r6 │ │ │ │ + mov r6, r7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #304] @ (339474 >::_M_default_append(unsigned int)@@Base+0xb3b70>) │ │ │ │ + ldr r2, [pc, #336] @ (339494 >::_M_default_append(unsigned int)@@Base+0xb3b90>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #264] @ (339450 >::_M_default_append(unsigned int)@@Base+0xb3b4c>) │ │ │ │ + ldr r2, [pc, #296] @ (339470 >::_M_default_append(unsigned int)@@Base+0xb3b6c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r4, r5] │ │ │ │ + strh r0, [r5, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #280] @ (339468 >::_M_default_append(unsigned int)@@Base+0xb3b64>) │ │ │ │ + ldr r2, [pc, #312] @ (339488 >::_M_default_append(unsigned int)@@Base+0xb3b84>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp lr, r7 │ │ │ │ + cmp lr, r8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #848] @ (3396a8 >::_M_default_append(unsigned int)@@Base+0xb3da4>) │ │ │ │ + ldr r1, [pc, #880] @ (3396c8 >::_M_default_append(unsigned int)@@Base+0xb3dc4>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #840] @ (3396a4 >::_M_default_append(unsigned int)@@Base+0xb3da0>) │ │ │ │ + ldr r1, [pc, #872] @ (3396c4 >::_M_default_append(unsigned int)@@Base+0xb3dc0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [r4, r2] │ │ │ │ + str r4, [r5, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [pc, #712] @ (33962c >::_M_default_append(unsigned int)@@Base+0xb3d28>) │ │ │ │ + ldr r1, [pc, #744] @ (33964c >::_M_default_append(unsigned int)@@Base+0xb3d48>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strh r0, [r6, r2] │ │ │ │ + strh r0, [r7, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #728] @ (339644 >::_M_default_append(unsigned int)@@Base+0xb3d40>) │ │ │ │ + ldr r1, [pc, #760] @ (339664 >::_M_default_append(unsigned int)@@Base+0xb3d60>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, r5 │ │ │ │ + cmp r6, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #448] @ (339534 >::_M_default_append(unsigned int)@@Base+0xb3c30>) │ │ │ │ + ldr r1, [pc, #480] @ (339554 >::_M_default_append(unsigned int)@@Base+0xb3c50>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r2, [r0, r1] │ │ │ │ + str r2, [r1, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [pc, #336] @ (3394cc >::_M_default_append(unsigned int)@@Base+0xb3bc8>) │ │ │ │ + ldr r1, [pc, #368] @ (3394ec >::_M_default_append(unsigned int)@@Base+0xb3be8>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r4, r0] │ │ │ │ + str r6, [r5, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [pc, #80] @ (3393d4 >::_M_default_append(unsigned int)@@Base+0xb3ad0>) │ │ │ │ + ldr r1, [pc, #112] @ (3393f4 >::_M_default_append(unsigned int)@@Base+0xb3af0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [pc, #920] @ (339720 >::_M_default_append(unsigned int)@@Base+0xb3e1c>) │ │ │ │ + ldr r7, [pc, #952] @ (339740 >::_M_default_append(unsigned int)@@Base+0xb3e3c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [pc, #1000] @ (339774 >::_M_default_append(unsigned int)@@Base+0xb3e70>) │ │ │ │ + ldr r1, [pc, #8] @ (339394 >::_M_default_append(unsigned int)@@Base+0xb3a90>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [pc, #816] @ (3396c0 >::_M_default_append(unsigned int)@@Base+0xb3dbc>) │ │ │ │ + ldr r7, [pc, #848] @ (3396e0 >::_M_default_append(unsigned int)@@Base+0xb3ddc>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ mov r8, r3 │ │ │ │ @@ -926441,59 +926440,59 @@ │ │ │ │ nop │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldrsb r2, [r1, r1] │ │ │ │ lsls r6, r2, #1 │ │ │ │ strb r4, [r4, r6] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - bx sl │ │ │ │ + bx fp │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bxns r5 │ │ │ │ + bxns r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mov r0, r9 │ │ │ │ + mov r0, sl │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [pc, #184] @ (339850 >::_M_default_append(unsigned int)@@Base+0xb3f4c>) │ │ │ │ + ldr r7, [pc, #216] @ (339870 >::_M_default_append(unsigned int)@@Base+0xb3f6c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mov r4, r9 │ │ │ │ + mov r4, sl │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rors r4, r0 │ │ │ │ + rors r4, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mov r4, r0 │ │ │ │ + mov r4, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [pc, #456] @ (339970 >::_M_default_append(unsigned int)@@Base+0xb406c>) │ │ │ │ + ldr r7, [pc, #488] @ (339990 >::_M_default_append(unsigned int)@@Base+0xb408c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mov r0, r1 │ │ │ │ + mov r0, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sbcs r0, r0 │ │ │ │ + sbcs r0, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp sl, r8 │ │ │ │ + cmp sl, r9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [pc, #592] @ (339a08 >::_M_default_append(unsigned int)@@Base+0xb4104>) │ │ │ │ + ldr r4, [pc, #624] @ (339a28 >::_M_default_append(unsigned int)@@Base+0xb4124>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r8, r0 │ │ │ │ + cmp r8, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, sl │ │ │ │ + cmp r2, fp │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #568] @ (3399fc >::_M_default_append(unsigned int)@@Base+0xb40f8>) │ │ │ │ + ldr r6, [pc, #600] @ (339a1c >::_M_default_append(unsigned int)@@Base+0xb4118>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, r2 │ │ │ │ + cmp r4, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #920] @ (339b64 >::_M_default_append(unsigned int)@@Base+0xb4260>) │ │ │ │ + ldr r3, [pc, #952] @ (339b84 >::_M_default_append(unsigned int)@@Base+0xb4280>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add ip, sl │ │ │ │ + add ip, fp │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #664] @ (339a6c >::_M_default_append(unsigned int)@@Base+0xb4168>) │ │ │ │ + ldr r3, [pc, #696] @ (339a8c >::_M_default_append(unsigned int)@@Base+0xb4188>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add lr, r6 │ │ │ │ + add lr, r7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #552] @ (339a04 >::_M_default_append(unsigned int)@@Base+0xb4100>) │ │ │ │ + ldr r3, [pc, #584] @ (339a24 >::_M_default_append(unsigned int)@@Base+0xb4120>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r8, r2 │ │ │ │ + add r8, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #392] @ (33996c >::_M_default_append(unsigned int)@@Base+0xb4068>) │ │ │ │ + ldr r3, [pc, #424] @ (33998c >::_M_default_append(unsigned int)@@Base+0xb4088>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r6, r1 │ │ │ │ ldr r1, [pc, #248] @ (3398f0 >::_M_default_append(unsigned int)@@Base+0xb3fec>) │ │ │ │ @@ -926603,25 +926602,25 @@ │ │ │ │ nop │ │ │ │ str r6, [r7, r7] │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ str r6, [r2, r7] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - ldr r5, [pc, #224] @ (3399e0 >::_M_default_append(unsigned int)@@Base+0xb40dc>) │ │ │ │ + ldr r5, [pc, #256] @ (339a00 >::_M_default_append(unsigned int)@@Base+0xb40fc>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - muls r4, r6 │ │ │ │ + muls r4, r7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - muls r4, r2 │ │ │ │ + muls r4, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #160] @ (3399ac >::_M_default_append(unsigned int)@@Base+0xb40a8>) │ │ │ │ + ldr r2, [pc, #192] @ (3399cc >::_M_default_append(unsigned int)@@Base+0xb40c8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - orrs r4, r4 │ │ │ │ + orrs r4, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #984] @ (339cec >::_M_default_append(unsigned int)@@Base+0xb43e8>) │ │ │ │ + ldr r1, [pc, #1016] @ (339d0c >::_M_default_append(unsigned int)@@Base+0xb4408>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -927563,140 +927562,140 @@ │ │ │ │ mov r4, r9 │ │ │ │ b.n 339cee >::_M_default_append(unsigned int)@@Base+0xb43ea> │ │ │ │ ... │ │ │ │ str r2, [r5, r2] │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - negs r2, r5 │ │ │ │ + negs r2, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #1016] @ (33a778 >::_M_default_append(unsigned int)@@Base+0xb4e74>) │ │ │ │ + ldr r4, [pc, #24] @ (33a398 >::_M_default_append(unsigned int)@@Base+0xb4a94>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - negs r6, r5 │ │ │ │ + negs r6, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #230 @ 0xe6 │ │ │ │ + subs r5, #238 @ 0xee │ │ │ │ lsls r6, r1, #1 │ │ │ │ str r4, [r4, r0] │ │ │ │ lsls r6, r2, #1 │ │ │ │ - sbcs r0, r1 │ │ │ │ + sbcs r0, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #400] @ (33a524 >::_M_default_append(unsigned int)@@Base+0xb4c20>) │ │ │ │ + ldr r3, [pc, #432] @ (33a544 >::_M_default_append(unsigned int)@@Base+0xb4c40>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - sbcs r4, r1 │ │ │ │ + sbcs r4, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #4 │ │ │ │ + subs r5, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adcs r4, r0 │ │ │ │ + adcs r4, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [pc, #0] @ (33a3a4 >::_M_default_append(unsigned int)@@Base+0xb4aa0>) │ │ │ │ + ldr r3, [pc, #32] @ (33a3c4 >::_M_default_append(unsigned int)@@Base+0xb4ac0>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adcs r0, r1 │ │ │ │ + adcs r0, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #192 @ 0xc0 │ │ │ │ + subs r4, #200 @ 0xc8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [pc, #568] @ (33a5e8 >::_M_default_append(unsigned int)@@Base+0xb4ce4>) │ │ │ │ + ldr r2, [pc, #600] @ (33a608 >::_M_default_append(unsigned int)@@Base+0xb4d04>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #126 @ 0x7e │ │ │ │ + subs r7, #134 @ 0x86 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #106 @ 0x6a │ │ │ │ + subs r7, #114 @ 0x72 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrb r6, [r4, #10] │ │ │ │ + ldrb r6, [r5, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ands r0, r0 │ │ │ │ + ands r0, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #76 @ 0x4c │ │ │ │ + subs r7, #84 @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #196 @ 0xc4 │ │ │ │ + subs r2, #204 @ 0xcc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, #164 @ 0xa4 │ │ │ │ + subs r6, #172 @ 0xac │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, lr │ │ │ │ + cmp r4, pc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, #134 @ 0x86 │ │ │ │ + subs r6, #142 @ 0x8e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, sl │ │ │ │ + cmp r6, fp │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, #98 @ 0x62 │ │ │ │ + subs r6, #106 @ 0x6a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, r6 │ │ │ │ + cmp r4, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, #66 @ 0x42 │ │ │ │ + subs r6, #74 @ 0x4a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [pc, #280] @ (33a500 >::_M_default_append(unsigned int)@@Base+0xb4bfc>) │ │ │ │ + ldr r0, [pc, #312] @ (33a520 >::_M_default_append(unsigned int)@@Base+0xb4c1c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, #70 @ 0x46 │ │ │ │ + subs r6, #78 @ 0x4e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #190 @ 0xbe │ │ │ │ + subs r1, #198 @ 0xc6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #150 @ 0x96 │ │ │ │ + subs r5, #158 @ 0x9e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0x47d2 │ │ │ │ + @ instruction: 0x47da │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #154 @ 0x9a │ │ │ │ + subs r5, #162 @ 0xa2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #18 │ │ │ │ + subs r1, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #82 @ 0x52 │ │ │ │ + subs r5, #90 @ 0x5a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bx sp │ │ │ │ + bx lr │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #86 @ 0x56 │ │ │ │ + subs r5, #94 @ 0x5e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, #206 @ 0xce │ │ │ │ + subs r0, #214 @ 0xd6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp sl, r9 │ │ │ │ + cmp sl, sl │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #214 @ 0xd6 │ │ │ │ + subs r4, #222 @ 0xde │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bx sl │ │ │ │ + bx fp │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #216 @ 0xd8 │ │ │ │ + subs r4, #224 @ 0xe0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, #82 @ 0x52 │ │ │ │ + subs r0, #90 @ 0x5a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #108 @ 0x6c │ │ │ │ + subs r4, #116 @ 0x74 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mov sl, r0 │ │ │ │ + mov sl, r1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xeb9a0051 │ │ │ │ - strb r0, [r0, #29] │ │ │ │ + sub.w r0, r2, r1, lsr #1 │ │ │ │ + strb r0, [r1, #29] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r3, #86 @ 0x56 │ │ │ │ + subs r3, #94 @ 0x5e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - tst r2, r5 │ │ │ │ + tst r2, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r3, #58 @ 0x3a │ │ │ │ + subs r3, #66 @ 0x42 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - tst r6, r1 │ │ │ │ + tst r6, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r3, #28 │ │ │ │ + subs r3, #36 @ 0x24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rors r0, r6 │ │ │ │ + rors r0, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, #254 @ 0xfe │ │ │ │ + subs r3, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rors r2, r2 │ │ │ │ + rors r2, r3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, #82 @ 0x52 │ │ │ │ + subs r2, #90 @ 0x5a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #48 @ 0x30 │ │ │ │ + subs r2, #56 @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #14 │ │ │ │ + subs r2, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r2, [r4, #20] │ │ │ │ + strb r2, [r5, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r1, #96 @ 0x60 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - subs r0, #220 @ 0xdc │ │ │ │ + subs r1, #104 @ 0x68 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, #158 @ 0x9e │ │ │ │ + subs r0, #228 @ 0xe4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ subs r0, #166 @ 0xa6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r7, #122 @ 0x7a │ │ │ │ + subs r0, #174 @ 0xae │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + subs r7, #130 @ 0x82 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr.w r3, [pc, #1192] @ 33a924 >::_M_default_append(unsigned int)@@Base+0xb5020> │ │ │ │ mov.w r1, #668 @ 0x29c │ │ │ │ add r3, pc │ │ │ │ add.w r6, r3, #12 │ │ │ │ mov r0, r6 │ │ │ │ bl 17df8 │ │ │ │ @@ -928121,131 +928120,131 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #244] @ (33aa0c >::_M_default_append(unsigned int)@@Base+0xb5108>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 33a7ea >::_M_default_append(unsigned int)@@Base+0xb4ee6> │ │ │ │ nop │ │ │ │ - adds r7, #116 @ 0x74 │ │ │ │ + adds r7, #124 @ 0x7c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rors r2, r3 │ │ │ │ + rors r2, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #118 @ 0x76 │ │ │ │ + adds r7, #126 @ 0x7e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, #240 @ 0xf0 │ │ │ │ + adds r2, #248 @ 0xf8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #2 │ │ │ │ + adds r7, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #100 @ 0x64 │ │ │ │ + adds r6, #108 @ 0x6c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #102 @ 0x66 │ │ │ │ + adds r6, #110 @ 0x6e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #56 @ 0x38 │ │ │ │ + subs r5, #64 @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, #76 @ 0x4c │ │ │ │ + adds r6, #84 @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #30 │ │ │ │ + subs r5, #38 @ 0x26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, #50 @ 0x32 │ │ │ │ + adds r6, #58 @ 0x3a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r5, #4 │ │ │ │ + subs r5, #12 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, #20 │ │ │ │ + adds r6, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #230 @ 0xe6 │ │ │ │ + subs r4, #238 @ 0xee │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r5, #238 @ 0xee │ │ │ │ + adds r5, #246 @ 0xf6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #192 @ 0xc0 │ │ │ │ + subs r4, #200 @ 0xc8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r5, #176 @ 0xb0 │ │ │ │ + adds r5, #184 @ 0xb8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r5, #166 @ 0xa6 │ │ │ │ + adds r5, #174 @ 0xae │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #120 @ 0x78 │ │ │ │ + subs r4, #128 @ 0x80 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r5, #138 @ 0x8a │ │ │ │ + adds r5, #146 @ 0x92 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #92 @ 0x5c │ │ │ │ + subs r4, #100 @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r5, #42 @ 0x2a │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - adds r5, #16 │ │ │ │ + adds r5, #50 @ 0x32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ adds r5, #24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #234 @ 0xea │ │ │ │ + adds r5, #32 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + subs r3, #242 @ 0xf2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #248 @ 0xf8 │ │ │ │ + adds r5, #0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #204 @ 0xcc │ │ │ │ + subs r3, #212 @ 0xd4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #220 @ 0xdc │ │ │ │ + adds r4, #228 @ 0xe4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #176 @ 0xb0 │ │ │ │ + subs r3, #184 @ 0xb8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #190 @ 0xbe │ │ │ │ + adds r4, #198 @ 0xc6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #144 @ 0x90 │ │ │ │ + subs r3, #152 @ 0x98 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #158 @ 0x9e │ │ │ │ + adds r4, #166 @ 0xa6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #114 @ 0x72 │ │ │ │ + subs r3, #122 @ 0x7a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #112 @ 0x70 │ │ │ │ + adds r4, #120 @ 0x78 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #66 @ 0x42 │ │ │ │ + subs r3, #74 @ 0x4a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #82 @ 0x52 │ │ │ │ + adds r4, #90 @ 0x5a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #36 @ 0x24 │ │ │ │ + subs r3, #44 @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #56 @ 0x38 │ │ │ │ + adds r4, #64 @ 0x40 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #10 │ │ │ │ + subs r3, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #30 │ │ │ │ + adds r4, #38 @ 0x26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #240 @ 0xf0 │ │ │ │ + subs r2, #248 @ 0xf8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #254 @ 0xfe │ │ │ │ + adds r4, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #208 @ 0xd0 │ │ │ │ + subs r2, #216 @ 0xd8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #226 @ 0xe2 │ │ │ │ + adds r3, #234 @ 0xea │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #180 @ 0xb4 │ │ │ │ + subs r2, #188 @ 0xbc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #158 @ 0x9e │ │ │ │ + adds r3, #166 @ 0xa6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #160 @ 0xa0 │ │ │ │ + adds r3, #168 @ 0xa8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #114 @ 0x72 │ │ │ │ + subs r2, #122 @ 0x7a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #134 @ 0x86 │ │ │ │ + adds r3, #142 @ 0x8e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #88 @ 0x58 │ │ │ │ + subs r2, #96 @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #106 @ 0x6a │ │ │ │ + adds r3, #114 @ 0x72 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #60 @ 0x3c │ │ │ │ + subs r2, #68 @ 0x44 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #42 @ 0x2a │ │ │ │ + adds r3, #50 @ 0x32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r3, #32 │ │ │ │ + adds r3, #40 @ 0x28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #242 @ 0xf2 │ │ │ │ + subs r1, #250 @ 0xfa │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #4 │ │ │ │ + adds r3, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #214 @ 0xd6 │ │ │ │ + subs r1, #222 @ 0xde │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, #232 @ 0xe8 │ │ │ │ + adds r2, #240 @ 0xf0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r1, #186 @ 0xba │ │ │ │ + subs r1, #194 @ 0xc2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -928608,65 +928607,65 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 33aaa8 >::_M_default_append(unsigned int)@@Base+0xb51a4> │ │ │ │ nop │ │ │ │ subs r7, #188 @ 0xbc │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #24 │ │ │ │ + adds r3, #32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ subs r7, #70 @ 0x46 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - adds r1, #30 │ │ │ │ + adds r1, #38 @ 0x26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #242 @ 0xf2 │ │ │ │ + adds r7, #250 @ 0xfa │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, #162 @ 0xa2 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - subs r3, #90 @ 0x5a │ │ │ │ - lsls r6, r1, #1 │ │ │ │ adds r0, #170 @ 0xaa │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, #36 @ 0x24 │ │ │ │ + subs r3, #98 @ 0x62 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stc2 0, cr0, [r2], #-316 @ 0xfffffec4 │ │ │ │ - str r6, [r4, #16] │ │ │ │ + adds r0, #178 @ 0xb2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #14 │ │ │ │ + cmp r4, #44 @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r0, [r1, #16] │ │ │ │ + stc2 0, cr0, [sl], #-316 @ 0xfffffec4 │ │ │ │ + str r6, [r5, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r7, #206 @ 0xce │ │ │ │ + adds r0, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #98 @ 0x62 │ │ │ │ + str r0, [r2, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ cmp r7, #214 @ 0xd6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #80 @ 0x50 │ │ │ │ + subs r2, #106 @ 0x6a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - mcr2 0, 4, r0, cr0, cr5, {2} │ │ │ │ - cmp r7, #74 @ 0x4a │ │ │ │ + cmp r7, #222 @ 0xde │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r7, #26 │ │ │ │ + cmp r3, #88 @ 0x58 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #22 │ │ │ │ + mcr2 0, 4, r0, cr0, cr5, {2} │ │ │ │ + cmp r7, #82 @ 0x52 │ │ │ │ lsls r6, r1, #1 │ │ │ │ cmp r7, #34 @ 0x22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #156 @ 0x9c │ │ │ │ + subs r2, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #118 @ 0x76 │ │ │ │ + cmp r7, #42 @ 0x2a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r5, #72 @ 0x48 │ │ │ │ + cmp r2, #164 @ 0xa4 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + cmp r6, #126 @ 0x7e │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + adds r5, #80 @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r1, #40 @ 0x28 │ │ │ │ + subs r1, #48 @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #38 @ 0x26 │ │ │ │ + cmp r6, #46 @ 0x2e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, #250 @ 0xfa │ │ │ │ + adds r5, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -929112,75 +929111,75 @@ │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ b.n 33afde >::_M_default_append(unsigned int)@@Base+0xb56da> │ │ │ │ nop │ │ │ │ subs r3, #100 @ 0x64 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r3, #18 │ │ │ │ + asrs r4, r4, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r4, #236 @ 0xec │ │ │ │ + cmp r4, #244 @ 0xf4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, #162 @ 0xa2 │ │ │ │ + cmp r4, #170 @ 0xaa │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r7, #176 @ 0xb0 │ │ │ │ + adds r7, #184 @ 0xb8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, #166 @ 0xa6 │ │ │ │ + cmp r4, #174 @ 0xae │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #30 │ │ │ │ + cmp r0, #38 @ 0x26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r4, #66 @ 0x42 │ │ │ │ + cmp r4, #74 @ 0x4a │ │ │ │ lsls r6, r1, #1 │ │ │ │ subs r2, #16 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - cmp r3, #230 @ 0xe6 │ │ │ │ + cmp r3, #238 @ 0xee │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, #186 @ 0xba │ │ │ │ + adds r2, #194 @ 0xc2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r3, #106 @ 0x6a │ │ │ │ + cmp r3, #114 @ 0x72 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, #40 @ 0x28 │ │ │ │ + adds r6, #48 @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #250 @ 0xfa │ │ │ │ + cmp r3, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r1, #204 @ 0xcc │ │ │ │ + adds r1, #212 @ 0xd4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r2, #150 @ 0x96 │ │ │ │ + cmp r2, #158 @ 0x9e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r1, #218 @ 0xda │ │ │ │ + cmp r1, #226 @ 0xe2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #174 @ 0xae │ │ │ │ + adds r0, #182 @ 0xb6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r1, #190 @ 0xbe │ │ │ │ + cmp r1, #198 @ 0xc6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #144 @ 0x90 │ │ │ │ + adds r0, #152 @ 0x98 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r1, #162 @ 0xa2 │ │ │ │ + cmp r1, #170 @ 0xaa │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #116 @ 0x74 │ │ │ │ + adds r0, #124 @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r1, #134 @ 0x86 │ │ │ │ + cmp r1, #142 @ 0x8e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #88 @ 0x58 │ │ │ │ + adds r0, #96 @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r1, #106 @ 0x6a │ │ │ │ + cmp r1, #114 @ 0x72 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #60 @ 0x3c │ │ │ │ + adds r0, #68 @ 0x44 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r1, #78 @ 0x4e │ │ │ │ + cmp r1, #86 @ 0x56 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #32 │ │ │ │ + adds r0, #40 @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r1, #36 @ 0x24 │ │ │ │ + cmp r1, #44 @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r7, #248 @ 0xf8 │ │ │ │ + adds r0, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r0, #244 @ 0xf4 │ │ │ │ + cmp r0, #252 @ 0xfc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r7, #200 @ 0xc8 │ │ │ │ + cmp r7, #208 @ 0xd0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -929730,99 +929729,99 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 33b412 >::_M_default_append(unsigned int)@@Base+0xb5b0e> │ │ │ │ adds r6, #44 @ 0x2c │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #66 @ 0x42 │ │ │ │ + adds r3, #74 @ 0x4a │ │ │ │ lsls r6, r1, #1 │ │ │ │ adds r5, #216 @ 0xd8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - movs r7, #162 @ 0xa2 │ │ │ │ + movs r7, #170 @ 0xaa │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r1, #208 @ 0xd0 │ │ │ │ + adds r1, #216 @ 0xd8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, #210 @ 0xd2 │ │ │ │ + adds r2, #218 @ 0xda │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r7, #112 @ 0x70 │ │ │ │ + movs r7, #120 @ 0x78 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #234 @ 0xea │ │ │ │ + movs r2, #242 @ 0xf2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r6, #17 │ │ │ │ + asrs r2, r7, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r5, #17 │ │ │ │ + asrs r6, r6, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r1, #17 │ │ │ │ + asrs r2, r2, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #164 @ 0xa4 │ │ │ │ + movs r6, #172 @ 0xac │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r5, #118 @ 0x76 │ │ │ │ + cmp r5, #126 @ 0x7e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r6, #134 @ 0x86 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - adds r1, #166 @ 0xa6 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - movs r6, #138 @ 0x8a │ │ │ │ + movs r6, #142 @ 0x8e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #4 │ │ │ │ + adds r1, #174 @ 0xae │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r1, #146 @ 0x92 │ │ │ │ + movs r6, #146 @ 0x92 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #12 │ │ │ │ + movs r2, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #186 @ 0xba │ │ │ │ + adds r1, #154 @ 0x9a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #114 @ 0x72 │ │ │ │ + movs r6, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ movs r5, #194 @ 0xc2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r1, #60 @ 0x3c │ │ │ │ + adds r0, #122 @ 0x7a │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #100 @ 0x64 │ │ │ │ + movs r5, #202 @ 0xca │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #86 @ 0x56 │ │ │ │ + movs r1, #68 @ 0x44 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #178 @ 0xb2 │ │ │ │ + movs r5, #108 @ 0x6c │ │ │ │ lsls r6, r1, #1 │ │ │ │ movs r5, #94 @ 0x5e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #216 @ 0xd8 │ │ │ │ + adds r0, #186 @ 0xba │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #26 │ │ │ │ + movs r5, #102 @ 0x66 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #236 @ 0xec │ │ │ │ + movs r0, #224 @ 0xe0 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + movs r5, #34 @ 0x22 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + cmp r3, #244 @ 0xf4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r7, #200 @ 0xc8 │ │ │ │ + cmp r7, #208 @ 0xd0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r4, #156 @ 0x9c │ │ │ │ + movs r4, #164 @ 0xa4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #110 @ 0x6e │ │ │ │ + cmp r3, #118 @ 0x76 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r4, #118 @ 0x76 │ │ │ │ + movs r4, #126 @ 0x7e │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r3, #72 @ 0x48 │ │ │ │ + cmp r3, #80 @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r3, #180 @ 0xb4 │ │ │ │ + movs r3, #188 @ 0xbc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #136 @ 0x88 │ │ │ │ + cmp r2, #144 @ 0x90 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r3, #154 @ 0x9a │ │ │ │ + movs r3, #162 @ 0xa2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #108 @ 0x6c │ │ │ │ + cmp r2, #116 @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r6, #48 @ 0x30 │ │ │ │ + cmp r6, #56 @ 0x38 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r3, #22 │ │ │ │ + movs r3, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r1, #234 @ 0xea │ │ │ │ + cmp r1, #242 @ 0xf2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #196 @ 0xc4 │ │ │ │ + movs r2, #204 @ 0xcc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r1, #152 @ 0x98 │ │ │ │ + cmp r1, #160 @ 0xa0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -930251,77 +930250,77 @@ │ │ │ │ cmp r3, #123 @ 0x7b │ │ │ │ bne.w 33bb7e >::_M_default_append(unsigned int)@@Base+0xb627a> │ │ │ │ b.n 33bb1c >::_M_default_append(unsigned int)@@Base+0xb6218> │ │ │ │ cmp r7, #200 @ 0xc8 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r3, #184 @ 0xb8 │ │ │ │ + cmp r3, #192 @ 0xc0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ cmp r7, #28 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - cmp r3, #52 @ 0x34 │ │ │ │ + cmp r3, #60 @ 0x3c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #188 @ 0xbc │ │ │ │ + movs r0, #196 @ 0xc4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r2, #252 @ 0xfc │ │ │ │ + cmp r3, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #196 @ 0xc4 │ │ │ │ + movs r0, #204 @ 0xcc │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r7, #0 │ │ │ │ + adds r6, r0, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r1, #60 @ 0x3c │ │ │ │ + cmp r1, #68 @ 0x44 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r7, #7 │ │ │ │ + movs r0, #0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #202 @ 0xca │ │ │ │ + movs r6, #210 @ 0xd2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r3, #7 │ │ │ │ + subs r6, r4, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #176 @ 0xb0 │ │ │ │ + movs r6, #184 @ 0xb8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, r3, #6 │ │ │ │ + subs r4, r4, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r6, #112 @ 0x70 │ │ │ │ + movs r6, #120 @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r2, #5 │ │ │ │ + subs r6, r3, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r1, #4 │ │ │ │ + subs r4, r2, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r4, #1 │ │ │ │ + subs r2, r5, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #54 @ 0x36 │ │ │ │ + movs r5, #62 @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r0, #1 │ │ │ │ + subs r6, r1, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #178 @ 0xb2 │ │ │ │ + cmp r0, #186 @ 0xba │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r1, #1 │ │ │ │ + subs r6, r2, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r1, r7 │ │ │ │ + adds r0, r2, r7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r1, #0 │ │ │ │ + subs r2, r2, #0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r4, #220 @ 0xdc │ │ │ │ + movs r4, #228 @ 0xe4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r5, #7 │ │ │ │ + adds r6, r6, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r4, #192 @ 0xc0 │ │ │ │ + movs r4, #200 @ 0xc8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r2, #7 │ │ │ │ + adds r2, r3, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r4, #164 @ 0xa4 │ │ │ │ + movs r4, #172 @ 0xac │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r6, #6 │ │ │ │ + adds r6, r7, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r4, #136 @ 0x88 │ │ │ │ + movs r4, #144 @ 0x90 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r3, #6 │ │ │ │ + adds r2, r4, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r4, #108 @ 0x6c │ │ │ │ + movs r4, #116 @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -930564,53 +930563,53 @@ │ │ │ │ str r3, [r4, #68] @ 0x44 │ │ │ │ b.n 33bf9e >::_M_default_append(unsigned int)@@Base+0xb669a> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ cmp r2, #188 @ 0xbc │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, r1, #2 │ │ │ │ + adds r2, r2, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r3, #178 @ 0xb2 │ │ │ │ + movs r3, #186 @ 0xba │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r2, #2 │ │ │ │ + adds r2, r3, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r1, r0 │ │ │ │ + adds r4, r2, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ cmp r2, #78 @ 0x4e │ │ │ │ lsls r6, r2, #1 │ │ │ │ - b.n 33c0d4 >::_M_default_append(unsigned int)@@Base+0xb67d0> │ │ │ │ + b.n 33c0e4 >::_M_default_append(unsigned int)@@Base+0xb67e0> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r3, r5 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - movs r5, #220 @ 0xdc │ │ │ │ - lsls r6, r1, #1 │ │ │ │ subs r4, r4, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r3, #27 │ │ │ │ + movs r5, #228 @ 0xe4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r4, r4 │ │ │ │ + subs r4, r5, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r2, #92 @ 0x5c │ │ │ │ + asrs r6, r4, #27 │ │ │ │ lsls r6, r1, #1 │ │ │ │ subs r0, r5, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r4, #26 │ │ │ │ + movs r2, #100 @ 0x64 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r6, r2 │ │ │ │ + subs r0, r6, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r1, #136 @ 0x88 │ │ │ │ - lsls r3, r1, #1 │ │ │ │ - subs r2, r3, r2 │ │ │ │ + asrs r2, r5, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r1, #242 @ 0xf2 │ │ │ │ + subs r4, r7, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ + movs r1, #144 @ 0x90 │ │ │ │ + lsls r3, r1, #1 │ │ │ │ subs r2, r4, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r3, #24 │ │ │ │ + movs r1, #250 @ 0xfa │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + subs r2, r5, r2 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + asrs r4, r4, #24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3872] @ 0xf20 │ │ │ │ sub sp, #188 @ 0xbc │ │ │ │ ldr r4, [pc, #800] @ (33c520 >::_M_default_append(unsigned int)@@Base+0xb6c1c>) │ │ │ │ @@ -930924,79 +930923,79 @@ │ │ │ │ ... │ │ │ │ movs r7, #244 @ 0xf4 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ movs r7, #210 @ 0xd2 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - adds r2, r6, r6 │ │ │ │ + adds r2, r7, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r4, r5 │ │ │ │ + adds r0, r5, r5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #50 @ 0x32 │ │ │ │ + movs r0, #58 @ 0x3a │ │ │ │ lsls r3, r1, #1 │ │ │ │ movs r7, #72 @ 0x48 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - lsrs r0, r2, #8 │ │ │ │ + lsrs r0, r3, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r6, r3 │ │ │ │ + adds r2, r7, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r0, #7 │ │ │ │ + subs r6, r1, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r7, #7 │ │ │ │ + lsrs r0, r0, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r2, #7 │ │ │ │ + lsrs r2, r3, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r6, r2 │ │ │ │ + adds r4, r7, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r1, #6 │ │ │ │ + subs r0, r2, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r3, r2 │ │ │ │ + adds r2, r4, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r5, #5 │ │ │ │ + subs r6, r6, #5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r7, #6 │ │ │ │ + lsrs r0, r0, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsrs r4, r4, #19 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r3, #30 │ │ │ │ movs r0, r0 │ │ │ │ ldr r5, [r1, #44] @ 0x2c │ │ │ │ - vqshrun.s64 d17, q13, #1 │ │ │ │ + vtbx.8 d17, {d15}, d2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r1, #4 │ │ │ │ + subs r6, r2, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, r4, r0 │ │ │ │ + adds r0, r5, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r6, #3 │ │ │ │ + subs r4, r7, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r3, [r7, #36] @ 0x24 │ │ │ │ - @ instruction: 0xffff17e0 │ │ │ │ + @ instruction: 0xffff17e8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r6, #2 │ │ │ │ + subs r4, r7, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add sl, r0 │ │ │ │ + add sl, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r4, #29 │ │ │ │ + asrs r4, r5, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r7, #0 │ │ │ │ + subs r0, r0, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r1, #29 │ │ │ │ + asrs r4, r2, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r4, #0 │ │ │ │ + subs r0, r5, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r0, #6 │ │ │ │ + adds r2, r1, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r2, #28 │ │ │ │ + asrs r0, r3, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r4, #7 │ │ │ │ + adds r4, r5, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r7, #27 │ │ │ │ + asrs r0, r0, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r1, #7 │ │ │ │ + adds r2, r2, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ vldr d1, [pc, #760] @ 33c8b0 >::_M_default_append(unsigned int)@@Base+0xb6fac> │ │ │ │ mov r2, r8 │ │ │ │ ldr r3, [pc, #764] @ (33c8b8 >::_M_default_append(unsigned int)@@Base+0xb6fb4>) │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ str.w r8, [sp] │ │ │ │ @@ -931281,45 +931280,45 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 33c4a2 >::_M_default_append(unsigned int)@@Base+0xb6b9e> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - adds r4, r1, #2 │ │ │ │ + adds r4, r2, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #138 @ 0x8a │ │ │ │ + movs r1, #146 @ 0x92 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, #100 @ 0x64 │ │ │ │ + adds r0, #108 @ 0x6c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, #20 │ │ │ │ + movs r0, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r1, #22 │ │ │ │ + asrs r2, r2, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r3, #1 │ │ │ │ + adds r4, r4, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r4, #20 │ │ │ │ + asrs r4, r5, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r4, #19 │ │ │ │ + asrs r6, r5, #19 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r0, #18 │ │ │ │ + asrs r0, r1, #18 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r5, #15 │ │ │ │ + asrs r6, r6, #15 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r6, #14 │ │ │ │ + asrs r6, r7, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r1, r2 │ │ │ │ + subs r2, r2, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r3, #14 │ │ │ │ + asrs r4, r4, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r6, r1 │ │ │ │ + subs r0, r7, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r4, #13 │ │ │ │ + asrs r2, r5, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r6, r0 │ │ │ │ + subs r6, r7, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r0, [pc, #768] @ (33cbfc >::_M_default_append(unsigned int)@@Base+0xb72f8>) │ │ │ │ movw r1, #3852 @ 0xf0c │ │ │ │ mov r5, r7 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -931616,82 +931615,82 @@ │ │ │ │ bl 333540 >::_M_default_append(unsigned int)@@Base+0xadc3c> │ │ │ │ b.n 33c63a >::_M_default_append(unsigned int)@@Base+0xb6d36> │ │ │ │ ldr r1, [pc, #144] @ (33cc84 >::_M_default_append(unsigned int)@@Base+0xb7380>) │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc │ │ │ │ bl 333540 >::_M_default_append(unsigned int)@@Base+0xadc3c> │ │ │ │ b.n 33cbc8 >::_M_default_append(unsigned int)@@Base+0xb72c4> │ │ │ │ - asrs r4, r6, #11 │ │ │ │ + asrs r4, r7, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r1, r7 │ │ │ │ + adds r0, r2, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r2, #11 │ │ │ │ + asrs r4, r3, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r6, r4, r6 │ │ │ │ + adds r6, r5, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r6, #10 │ │ │ │ + asrs r4, r7, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - b.n 33cf5c >::_M_default_append(unsigned int)@@Base+0xb7658> │ │ │ │ + b.n 33cf6c >::_M_default_append(unsigned int)@@Base+0xb7668> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #808] @ (33cf40 >::_M_default_append(unsigned int)@@Base+0xb763c>) │ │ │ │ + ldr r3, [pc, #840] @ (33cf60 >::_M_default_append(unsigned int)@@Base+0xb765c>) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf212004b │ │ │ │ - mvns r6, r4 │ │ │ │ + @ instruction: 0xf21a004b │ │ │ │ + mvns r6, r5 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - subs r2, r4, r4 │ │ │ │ + subs r2, r5, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r3, #2 │ │ │ │ + adds r4, r4, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [r0, #68] @ 0x44 │ │ │ │ + str r6, [r1, #68] @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r5, r7} │ │ │ │ + stmia r3!, {r1, r4, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r5, #144 @ 0x90 │ │ │ │ + movs r5, #152 @ 0x98 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r7, #5 │ │ │ │ + lsrs r2, r0, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r4, #5 │ │ │ │ + adds r0, r5, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r3, #6 │ │ │ │ + asrs r6, r4, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r2, r6, r1 │ │ │ │ + adds r2, r7, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r6, #5 │ │ │ │ + asrs r0, r7, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r4, r0, r1 │ │ │ │ + adds r4, r1, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r0, #5 │ │ │ │ + asrs r4, r1, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r3, r0 │ │ │ │ + adds r0, r4, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r0, r6 │ │ │ │ + subs r6, r1, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r0, #4 │ │ │ │ + asrs r0, r1, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r2, #31 │ │ │ │ + asrs r4, r3, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r2, #3 │ │ │ │ + asrs r2, r3, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r4, #30 │ │ │ │ + asrs r6, r5, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r4, #2 │ │ │ │ + asrs r4, r5, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r7, #29 │ │ │ │ + asrs r0, r0, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r7, #1 │ │ │ │ + asrs r0, r0, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r1, #29 │ │ │ │ + asrs r4, r2, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r1, #1 │ │ │ │ + asrs r2, r2, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r3, #28 │ │ │ │ + asrs r6, r4, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, r1, r2 │ │ │ │ + subs r0, r2, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r0, r6, r0 │ │ │ │ + subs r0, r7, r0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr.w ip, [pc, #2240] @ 33d55c >::_M_default_append(unsigned int)@@Base+0xb7c58> │ │ │ │ sub sp, #108 @ 0x6c │ │ │ │ @@ -932533,147 +932532,147 @@ │ │ │ │ nop │ │ │ │ adds r6, r2, #5 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ adds r2, r1, #4 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - adds r6, r5, r4 │ │ │ │ + adds r6, r6, r4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r4, #26 │ │ │ │ + lsrs r0, r5, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r0, [r6, r2] │ │ │ │ + ldrh r0, [r7, r2] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r4, #24 │ │ │ │ + lsrs r4, r5, #24 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r2, [r7, r0] │ │ │ │ + ldrh r2, [r0, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r5, r6 │ │ │ │ + adds r0, r6, r6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - add r3, sp, #32 │ │ │ │ + add r3, sp, #64 @ 0x40 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r0, [r6, r6] │ │ │ │ + ldrh r0, [r7, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r2, 33d5c0 >::_M_default_append(unsigned int)@@Base+0xb7cbc> │ │ │ │ + cbz r2, 33d5c2 >::_M_default_append(unsigned int)@@Base+0xb7cbe> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r3, #20 │ │ │ │ + lsrs r0, r4, #20 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r5, #15 │ │ │ │ + asrs r2, r6, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r0, #29 │ │ │ │ + asrs r0, r1, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r4, r3 │ │ │ │ + adds r0, r5, r3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r0, #18 │ │ │ │ + lsrs r2, r1, #18 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r1, #16 │ │ │ │ + lsrs r4, r2, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r3, #28 │ │ │ │ + asrs r0, r4, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r2, #16 │ │ │ │ + lsrs r0, r3, #16 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r1, #30 │ │ │ │ + lsls r0, r2, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r5, #14 │ │ │ │ + lsrs r2, r6, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r3, #29 │ │ │ │ + asrs r6, r4, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r1, #13 │ │ │ │ + lsrs r0, r2, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r3, #8 │ │ │ │ + asrs r0, r4, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r4, #12 │ │ │ │ + lsrs r4, r5, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r0, #29 │ │ │ │ + asrs r0, r1, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r5, #12 │ │ │ │ + lsrs r0, r6, #12 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r4, #26 │ │ │ │ + lsls r0, r5, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r4, #11 │ │ │ │ + lsrs r2, r5, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r6, #6 │ │ │ │ + asrs r4, r7, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r0, #11 │ │ │ │ + lsrs r2, r1, #11 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r2, #6 │ │ │ │ + asrs r2, r3, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r1, #10 │ │ │ │ + lsrs r4, r2, #10 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r3, #5 │ │ │ │ + asrs r4, r4, #5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r1, #9 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ - lsrs r0, r4, #8 │ │ │ │ + lsrs r4, r2, #9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsrs r0, r5, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r7, #3 │ │ │ │ + lsrs r0, r6, #8 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + asrs r0, r0, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r6, #7 │ │ │ │ + lsrs r0, r7, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r0, #3 │ │ │ │ + asrs r2, r1, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r5, #22 │ │ │ │ + asrs r6, r6, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r4, #22 │ │ │ │ + asrs r2, r5, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r3, #6 │ │ │ │ + lsrs r0, r4, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r0, 33d616 >::_M_default_append(unsigned int)@@Base+0xb7d12> │ │ │ │ + cbnz r0, 33d618 >::_M_default_append(unsigned int)@@Base+0xb7d14> │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r2, r1, #5 │ │ │ │ + lsrs r2, r2, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r3, #32 │ │ │ │ + asrs r4, r4, #32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #336 @ (adr r6, 33d76c >::_M_default_append(unsigned int)@@Base+0xb7e68>) │ │ │ │ + add r6, pc, #368 @ (adr r6, 33d78c >::_M_default_append(unsigned int)@@Base+0xb7e88>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r4, #2 │ │ │ │ + lsrs r0, r5, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r6, #29 │ │ │ │ + lsrs r4, r7, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r6, #1 │ │ │ │ + lsrs r4, r7, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r1, #29 │ │ │ │ + lsrs r0, r2, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r2, #1 │ │ │ │ + lsrs r6, r3, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r5, #28 │ │ │ │ + lsrs r2, r6, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r0, #32 │ │ │ │ + lsrs r2, r1, #32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r2, #27 │ │ │ │ + lsrs r6, r3, #27 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r5, #30 │ │ │ │ + lsls r6, r6, #30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r0, #26 │ │ │ │ + lsrs r2, r1, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r5, #13 │ │ │ │ + asrs r6, r6, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r4, #29 │ │ │ │ + lsls r6, r5, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r1, #14 │ │ │ │ + asrs r4, r2, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r1, #13 │ │ │ │ + asrs r4, r2, #13 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r4, r7, #28 │ │ │ │ + lsls r4, r0, #29 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r2, #24 │ │ │ │ + lsrs r0, r3, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r2, #28 │ │ │ │ + lsls r2, r3, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r4, #23 │ │ │ │ + lsrs r6, r5, #23 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r6, #27 │ │ │ │ + lsls r2, r7, #27 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r0, #23 │ │ │ │ + lsrs r6, r1, #23 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r6, #26 │ │ │ │ + lsls r2, r7, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r0, #22 │ │ │ │ + lsrs r6, r1, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -933120,56 +933119,56 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 33dd58 >::_M_default_append(unsigned int)@@Base+0xb8454>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ asrs r6, r0, #13 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r4, r2, #22 │ │ │ │ + lsrs r4, r3, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r3, #8 │ │ │ │ + asrs r4, r4, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ asrs r6, r2, #10 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - asrs r2, r7, #2 │ │ │ │ + asrs r2, r0, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r6, r1, #2 │ │ │ │ + asrs r6, r2, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r2, r3, #2 │ │ │ │ + asrs r2, r4, #2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r1, #5 │ │ │ │ + asrs r0, r2, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r0, #15 │ │ │ │ + lsls r0, r1, #15 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r4, r3, #32 │ │ │ │ + asrs r4, r4, #32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - asrs r0, r0, #32 │ │ │ │ + asrs r0, r1, #32 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r4, #9 │ │ │ │ + lsls r0, r5, #9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r6, #4 │ │ │ │ + lsrs r4, r7, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r1, #9 │ │ │ │ + lsls r0, r2, #9 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r3, #4 │ │ │ │ + lsrs r4, r4, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r2, #28 │ │ │ │ + lsrs r6, r3, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r4, #26 │ │ │ │ + lsrs r6, r5, #26 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r6, r5, #6 │ │ │ │ + lsls r6, r6, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r5, #4 │ │ │ │ + lsls r2, r6, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r7, #16 │ │ │ │ + lsrs r2, r0, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r6, #4 │ │ │ │ + lsls r2, r7, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stc2 0, cr0, [ip], #308 @ 0x134 │ │ │ │ - lsls r0, r2, #3 │ │ │ │ + ldc2 0, cr0, [r4], #308 @ 0x134 │ │ │ │ + lsls r0, r3, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ ldr r1, [pc, #956] @ (33df60 >::_M_default_append(unsigned int)@@Base+0xb865c>) │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r8 │ │ │ │ add r1, pc │ │ │ │ blx 117dc │ │ │ │ cmp r0, #0 │ │ │ │ @@ -933495,42 +933494,42 @@ │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ b.n 33d8f0 >::_M_default_append(unsigned int)@@Base+0xb7fec> │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 33e170 >::_M_default_append(unsigned int)@@Base+0xb886c>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ... │ │ │ │ - lsrs r6, r3, #22 │ │ │ │ + lsrs r6, r4, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r4, r4, #22 │ │ │ │ + lsrs r4, r5, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r0, r1 │ │ │ │ + movs r0, r2 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cdp2 0, 12, cr0, cr8, cr13, {2} │ │ │ │ - cdp2 0, 9, cr0, cr8, cr13, {2} │ │ │ │ - cdp2 0, 6, cr0, cr12, cr13, {2} │ │ │ │ - cdp2 0, 5, cr0, cr2, cr13, {2} │ │ │ │ - cdp2 0, 2, cr0, cr4, cr13, {2} │ │ │ │ - lsrs r0, r1, #14 │ │ │ │ + cdp2 0, 13, cr0, cr0, cr13, {2} │ │ │ │ + cdp2 0, 10, cr0, cr0, cr13, {2} │ │ │ │ + cdp2 0, 7, cr0, cr4, cr13, {2} │ │ │ │ + cdp2 0, 5, cr0, cr10, cr13, {2} │ │ │ │ + cdp2 0, 2, cr0, cr12, cr13, {2} │ │ │ │ + lsrs r0, r2, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cdp2 0, 1, cr0, cr4, cr13, {2} │ │ │ │ - lsls r6, r4, #19 │ │ │ │ + cdp2 0, 1, cr0, cr12, cr13, {2} │ │ │ │ + lsls r6, r5, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r4, #308]! @ 0x134 │ │ │ │ - lsls r6, r0, #19 │ │ │ │ + ldc2l 0, cr0, [ip, #308]! @ 0x134 │ │ │ │ + lsls r6, r1, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldc2l 0, cr0, [sl, #308] @ 0x134 │ │ │ │ - lsls r4, r5, #18 │ │ │ │ + stc2l 0, cr0, [r2, #308]! @ 0x134 │ │ │ │ + lsls r4, r6, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stc2 0, cr0, [r0, #308]! @ 0x134 │ │ │ │ - stc2l 0, cr0, [r4, #-308] @ 0xfffffecc │ │ │ │ - lsls r6, r2, #16 │ │ │ │ + stc2 0, cr0, [r8, #308]! @ 0x134 │ │ │ │ + stc2l 0, cr0, [ip, #-308] @ 0xfffffecc │ │ │ │ + lsls r6, r3, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stc2 0, cr0, [r4, #-308]! @ 0xfffffecc │ │ │ │ - lsls r6, r6, #15 │ │ │ │ + stc2 0, cr0, [ip, #-308]! @ 0xfffffecc │ │ │ │ + lsls r6, r7, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldrb.w r3, [r8] │ │ │ │ cmp r3, #44 @ 0x2c │ │ │ │ bne.w 33dabc >::_M_default_append(unsigned int)@@Base+0xb81b8> │ │ │ │ sub.w r2, r5, #36 @ 0x24 │ │ │ │ movs r3, #10 │ │ │ │ mov r1, r6 │ │ │ │ @@ -934003,70 +934002,70 @@ │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vsub.f64 d7, d8, d7 │ │ │ │ vmov.f64 d8, d10 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ b.n 33e3ec >::_M_default_append(unsigned int)@@Base+0xb8ae8> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - lsls r4, r7, #27 │ │ │ │ + lsls r4, r0, #28 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r3, #4 │ │ │ │ + lsrs r2, r4, #4 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0xfb7a004d │ │ │ │ - lsls r4, r1, #9 │ │ │ │ + @ instruction: 0xfb82004d │ │ │ │ + lsls r4, r2, #9 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfb24004d │ │ │ │ - lsls r4, r6, #7 │ │ │ │ + @ instruction: 0xfb2c004d │ │ │ │ + lsls r4, r7, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfae2004d │ │ │ │ - lsls r2, r6, #6 │ │ │ │ + @ instruction: 0xfaea004d │ │ │ │ + lsls r2, r7, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfab0004d │ │ │ │ - lsls r4, r0, #6 │ │ │ │ + @ instruction: 0xfab8004d │ │ │ │ + lsls r4, r1, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfa3c004d │ │ │ │ - lsls r4, r6, #10 │ │ │ │ - lsls r6, r1, #1 │ │ │ │ @ instruction: 0xfa44004d │ │ │ │ - subs.w r0, lr, #13434880 @ 0xcd0000 │ │ │ │ - @ instruction: 0xfa00004d │ │ │ │ - lsls r2, r2, #3 │ │ │ │ + lsls r4, r7, #10 │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + @ instruction: 0xfa4c004d │ │ │ │ + rsb r0, r6, #13434880 @ 0xcd0000 │ │ │ │ + @ instruction: 0xfa08004d │ │ │ │ + lsls r2, r3, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vld1.8 {d16[2]}, [r2]! │ │ │ │ - lsls r6, r6, #2 │ │ │ │ + vld1.8 {d16[2]}, [sl]! │ │ │ │ + lsls r6, r7, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vst1.8 {d16[2]}, [r6]! │ │ │ │ - lsls r2, r3, #2 │ │ │ │ + vst1.8 {d16[2]}, [lr]! │ │ │ │ + lsls r2, r4, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr??.w r0, [r2, sp] │ │ │ │ - lsls r6, r0, #1 │ │ │ │ + ldr??.w r0, [sl, sp] │ │ │ │ + lsls r6, r1, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str??.w r0, [ip, #77] @ 0x4d │ │ │ │ - vmla.i q8, q0, d2[2] │ │ │ │ - ldr??.w r0, [r0, sp] │ │ │ │ - vhadd.u8 q8, q2, q5 │ │ │ │ - ldr.w r0, [r6, sp] │ │ │ │ - vhadd.u32 q0, q4, q5 │ │ │ │ - ldrh.w r0, [sl, sp] │ │ │ │ - vhadd.u8 q0, q6, q5 │ │ │ │ - lsrs r6, r1, #24 │ │ │ │ + ldr??.w r0, [r4, #77] @ 0x4d │ │ │ │ + vmla.i q8, q4, d2[2] │ │ │ │ + ldr??.w r0, [r8, sp] │ │ │ │ + vhadd.u8 q8, q6, q5 │ │ │ │ + ldr.w r0, [lr, sp] │ │ │ │ + vhadd.u q0, q0, q5 │ │ │ │ + str.w r0, [r2, sp] │ │ │ │ + vhadd.u16 q0, q2, q5 │ │ │ │ + lsrs r6, r2, #24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf7d0004d │ │ │ │ - cdp2 0, 10, cr0, cr4, cr10, {2} │ │ │ │ - @ instruction: 0xf7b6004d │ │ │ │ - cdp2 0, 8, cr0, cr8, cr10, {2} │ │ │ │ - @ instruction: 0xf774004d │ │ │ │ - cdp2 0, 4, cr0, cr8, cr10, {2} │ │ │ │ - ldrb r2, [r3, #5] │ │ │ │ + @ instruction: 0xf7d8004d │ │ │ │ + cdp2 0, 10, cr0, cr12, cr10, {2} │ │ │ │ + @ instruction: 0xf7be004d │ │ │ │ + cdp2 0, 9, cr0, cr0, cr10, {2} │ │ │ │ + @ instruction: 0xf77c004d │ │ │ │ + cdp2 0, 5, cr0, cr0, cr10, {2} │ │ │ │ + ldrb r2, [r4, #5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [sp, #408] @ 0x198 │ │ │ │ + ldr r7, [sp, #440] @ 0x1b8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r7, #17 │ │ │ │ + lsls r2, r0, #18 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r2, r4, #17 │ │ │ │ + lsls r2, r5, #17 │ │ │ │ lsls r6, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #368] @ (33e72c >::_M_default_append(unsigned int)@@Base+0xb8e28>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -934215,41 +934214,41 @@ │ │ │ │ b.n 33e634 >::_M_default_append(unsigned int)@@Base+0xb8d30> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsls r6, r6, #16 │ │ │ │ lsls r6, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - addw r0, r2, #2125 @ 0x84d │ │ │ │ - stc2 0, cr0, [r0, #-308] @ 0xfffffecc │ │ │ │ - lsls r4, r0, #14 │ │ │ │ + addw r0, sl, #2125 @ 0x84d │ │ │ │ + stc2 0, cr0, [r8, #-308] @ 0xfffffecc │ │ │ │ + lsls r4, r1, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsls r0, r4, #14 │ │ │ │ + lsls r0, r5, #14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ lsls r5, r6, #5 │ │ │ │ movs r0, r0 │ │ │ │ - rsbs r0, r2, #13434880 @ 0xcd0000 │ │ │ │ - stc2 0, cr0, [r6], #296 @ 0x128 │ │ │ │ + rsbs r0, sl, #13434880 @ 0xcd0000 │ │ │ │ + stc2 0, cr0, [lr], #296 @ 0x128 │ │ │ │ lsls r0, r0, #15 │ │ │ │ lsls r6, r2, #1 │ │ │ │ - sub.w r0, r0, #13434880 @ 0xcd0000 │ │ │ │ - ldc2l 0, cr0, [r4], #-296 @ 0xfffffed8 │ │ │ │ + sub.w r0, r8, #13434880 @ 0xcd0000 │ │ │ │ + ldc2l 0, cr0, [ip], #-296 @ 0xfffffed8 │ │ │ │ strh r7, [r6, r0] │ │ │ │ vtbx.8 d29, {d15-d18}, d25 │ │ │ │ - @ instruction: 0xfffff562 │ │ │ │ + @ instruction: 0xfffff56a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2 0, cr0, [r6], #-296 @ 0xfffffed8 │ │ │ │ - adc.w r0, r8, #13434880 @ 0xcd0000 │ │ │ │ - ldc2 0, cr0, [ip], {74} @ 0x4a │ │ │ │ - @ instruction: 0xf52c004d │ │ │ │ - stc2 0, cr0, [r6], {74} @ 0x4a │ │ │ │ + ldc2 0, cr0, [lr], #-296 @ 0xfffffed8 │ │ │ │ + adcs.w r0, r0, #13434880 @ 0xcd0000 │ │ │ │ + stc2 0, cr0, [r4], #-296 @ 0xfffffed8 │ │ │ │ + @ instruction: 0xf534004d │ │ │ │ + stc2 0, cr0, [lr], {74} @ 0x4a │ │ │ │ str r3, [sp, #596] @ 0x254 │ │ │ │ - vmls.i , , d18[0] │ │ │ │ + vmls.i , , d26[0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfbb6004a │ │ │ │ + @ instruction: 0xfbbe004a │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 33e5ac >::_M_default_append(unsigned int)@@Base+0xb8ca8> │ │ │ │ mov r3, r0 │ │ │ │ @@ -934269,16 +934268,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - orr.w r0, r4, #13434880 @ 0xcd0000 │ │ │ │ - @ instruction: 0xfb18004a │ │ │ │ + orr.w r0, ip, #13434880 @ 0xcd0000 │ │ │ │ + @ instruction: 0xfb20004a │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ mov r7, r2 │ │ │ │ @@ -934717,70 +934716,70 @@ │ │ │ │ bl 52d660 │ │ │ │ b.n 33ec38 >::_M_default_append(unsigned int)@@Base+0xb9334> │ │ │ │ vsub.f64 d8, d8, d7 │ │ │ │ b.n 33ec98 >::_M_default_append(unsigned int)@@Base+0xb9394> │ │ │ │ vsub.f64 d8, d8, d7 │ │ │ │ b.n 33ec60 >::_M_default_append(unsigned int)@@Base+0xb935c> │ │ │ │ nop │ │ │ │ - lsls r0, r5, #6 │ │ │ │ + lsls r0, r6, #6 │ │ │ │ lsls r6, r1, #1 │ │ │ │ mov pc, r6 │ │ │ │ - vaddw.u q8, , d10 │ │ │ │ + vsra.u64 d16, d2, #1 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r2!, {r1, r5} │ │ │ │ + stmia r2!, {r1, r3, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr??.w r0, [r6, #77] @ 0x4d │ │ │ │ - lsls r0, r3, #5 │ │ │ │ + ldr??.w r0, [lr, #77] @ 0x4d │ │ │ │ + lsls r0, r4, #5 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - vst1.8 {d16[2]}, [sl], sl │ │ │ │ - rsb r0, ip, #13434880 @ 0xcd0000 │ │ │ │ - lsls r2, r4, #3 │ │ │ │ + ldr??.w r0, [r2, #74] @ 0x4a │ │ │ │ + rsbs r0, r4, #13434880 @ 0xcd0000 │ │ │ │ + lsls r2, r5, #3 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 33edb4 >::_M_default_append(unsigned int)@@Base+0xb94b0> │ │ │ │ + bvc.n 33edc4 >::_M_default_append(unsigned int)@@Base+0xb94c0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r4, r5, r6} │ │ │ │ + stmia r2!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r6, #4 │ │ │ │ + asrs r0, r7, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r7, r1] │ │ │ │ + ldrh r0, [r0, r2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r7, #3 │ │ │ │ + asrs r2, r0, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #230 @ 0xe6 │ │ │ │ + movs r2, #238 @ 0xee │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strh.w r0, [r0, sl] │ │ │ │ - @ instruction: 0xf7f6004a │ │ │ │ - bvs.n 33ed70 >::_M_default_append(unsigned int)@@Base+0xb946c> │ │ │ │ + strh.w r0, [r8, sl] │ │ │ │ + @ instruction: 0xf7fe004a │ │ │ │ + bvs.n 33ed80 >::_M_default_append(unsigned int)@@Base+0xb947c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf7ac004a │ │ │ │ - @ instruction: 0xf7aa004a │ │ │ │ - asrs r0, r3, #32 │ │ │ │ + @ instruction: 0xf7b4004a │ │ │ │ + @ instruction: 0xf7b2004a │ │ │ │ + asrs r0, r4, #32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 33ec60 >::_M_default_append(unsigned int)@@Base+0xb935c> │ │ │ │ + bpl.n 33ec70 >::_M_default_append(unsigned int)@@Base+0xb936c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r0, r7, #31 │ │ │ │ + asrs r0, r0, #32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r2, #31 │ │ │ │ + lsrs r2, r3, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r6, #29 │ │ │ │ + lsrs r4, r7, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #52 @ 0x34 │ │ │ │ + movs r1, #60 @ 0x3c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bmi.n 33ecb0 >::_M_default_append(unsigned int)@@Base+0xb93ac> │ │ │ │ + bmi.n 33ecc0 >::_M_default_append(unsigned int)@@Base+0xb93bc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r0, #228 @ 0xe4 │ │ │ │ + movs r0, #236 @ 0xec │ │ │ │ lsls r0, r2, #1 │ │ │ │ - addw r0, r6, #2122 @ 0x84a │ │ │ │ - lsrs r2, r2, #26 │ │ │ │ + addw r0, lr, #2122 @ 0x84a │ │ │ │ + lsrs r2, r3, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r3, r7] │ │ │ │ + ldrsb r2, [r4, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r4, #25 │ │ │ │ + lsrs r6, r5, #25 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r6, [r3, r6] │ │ │ │ + ldrsb r6, [r4, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -934811,15 +934810,15 @@ │ │ │ │ add r2, pc │ │ │ │ bl 52d660 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r5, #0] │ │ │ │ strb r3, [r4, #0] │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ nop │ │ │ │ - bne.n 33ed84 >::_M_default_append(unsigned int)@@Base+0xb9480> │ │ │ │ + bne.n 33ed94 >::_M_default_append(unsigned int)@@Base+0xb9490> │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #392] @ (33ef50 >::_M_default_append(unsigned int)@@Base+0xb964c>) │ │ │ │ @@ -934980,26 +934979,26 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 33ef2a >::_M_default_append(unsigned int)@@Base+0xb9626> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ stc2 0, cr0, [ip], #-340 @ 0xfffffeac │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xfbb6004d │ │ │ │ - @ instruction: 0xf4b2004a │ │ │ │ + @ instruction: 0xfbbe004d │ │ │ │ + @ instruction: 0xf4ba004a │ │ │ │ @ instruction: 0xfbca0055 │ │ │ │ - @ instruction: 0xfb64004d │ │ │ │ - @ instruction: 0xfaec004d │ │ │ │ - @ instruction: 0xf3e8004a │ │ │ │ - @ instruction: 0xfad0004d │ │ │ │ - ubfx r0, ip, #1, #11 │ │ │ │ - @ instruction: 0xfab6004d │ │ │ │ - @ instruction: 0xf3b0004a │ │ │ │ - @ instruction: 0xfa98004d │ │ │ │ - @ instruction: 0xf392004a │ │ │ │ + @ instruction: 0xfb6c004d │ │ │ │ + @ instruction: 0xfaf4004d │ │ │ │ + @ instruction: 0xf3f0004a │ │ │ │ + @ instruction: 0xfad8004d │ │ │ │ + @ instruction: 0xf3d4004a │ │ │ │ + @ instruction: 0xfabe004d │ │ │ │ + @ instruction: 0xf3b8004a │ │ │ │ + @ instruction: 0xfaa0004d │ │ │ │ + @ instruction: 0xf39a004a │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r5, [pc, #148] @ (33f02c >::_M_default_append(unsigned int)@@Base+0xb9728>) │ │ │ │ mov r7, r1 │ │ │ │ ldr r3, [pc, #148] @ (33f030 >::_M_default_append(unsigned int)@@Base+0xb972c>) │ │ │ │ @@ -935063,21 +935062,21 @@ │ │ │ │ cmp r1, #0 │ │ │ │ bne.n 33f00a >::_M_default_append(unsigned int)@@Base+0xb9706> │ │ │ │ b.n 33efd4 >::_M_default_append(unsigned int)@@Base+0xb96d0> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xfa5a0055 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xfa5a004d │ │ │ │ - @ instruction: 0xfa0a004d │ │ │ │ - ssat r0, #11, r6, lsl #1 │ │ │ │ + @ instruction: 0xfa62004d │ │ │ │ + @ instruction: 0xfa12004d │ │ │ │ + ssat r0, #11, lr, lsl #1 │ │ │ │ @ instruction: 0xfa200055 │ │ │ │ - @ instruction: 0xb7c6 │ │ │ │ + @ instruction: 0xb7ce │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r3, [sp, #784] @ 0x310 │ │ │ │ + ldr r3, [sp, #816] @ 0x330 │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [pc, #148] @ (33f0f4 >::_M_default_append(unsigned int)@@Base+0xb97f0>) │ │ │ │ @@ -935144,21 +935143,21 @@ │ │ │ │ bne.n 33f0d0 >::_M_default_append(unsigned int)@@Base+0xb97cc> │ │ │ │ b.n 33f09a >::_M_default_append(unsigned int)@@Base+0xb9796> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrsb.w r0, [r6, #85] @ 0x55 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - vst1.8 {d0[2]}, [sl]! │ │ │ │ - vst4.16 {d16-d19}, [r4]! │ │ │ │ - movw r0, #74 @ 0x4a │ │ │ │ + ldrsb.w r0, [r2, #77] @ 0x4d │ │ │ │ + vst4.16 {d16-d19}, [ip]! │ │ │ │ + movw r0, #32842 @ 0x804a │ │ │ │ ldr??.w r0, [sl, r5, lsl #1] │ │ │ │ - @ instruction: 0xb700 │ │ │ │ + @ instruction: 0xb708 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r2, [sp, #1016] @ 0x3f8 │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #32 │ │ │ │ ldr r1, [pc, #424] @ (33f2d0 >::_M_default_append(unsigned int)@@Base+0xb99cc>) │ │ │ │ @@ -935324,46 +935323,46 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ strh r0, [r0, #36] @ 0x24 │ │ │ │ asrs r6, r5 │ │ │ │ - ldrsh.w r0, [sl, sp] │ │ │ │ + vst4.16 {d16-d19}, [r2]! │ │ │ │ str.w r0, [r6, #85] @ 0x55 │ │ │ │ - ldr??.w r0, [r2, #77] @ 0x4d │ │ │ │ + ldr??.w r0, [sl, #77] @ 0x4d │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsb.w r0, [ip, sp] │ │ │ │ - ldr??.w r0, [r2, sp] │ │ │ │ - sbc.w r0, lr, #74 @ 0x4a │ │ │ │ - ldr.w r0, [sl, sp] │ │ │ │ - adcs.w r0, r6, #74 @ 0x4a │ │ │ │ + vld4.16 {d0-d3}, [r4]! │ │ │ │ + ldr??.w r0, [sl, sp] │ │ │ │ + sbcs.w r0, r6, #74 @ 0x4a │ │ │ │ + str??.w r0, [r2, sp] │ │ │ │ + adcs.w r0, lr, #74 @ 0x4a │ │ │ │ ldr??.w r0, [r0, r5, lsl #1] │ │ │ │ vminnm.f32 , , │ │ │ │ - ldrb.w r0, [r4, sp] │ │ │ │ - adds.w r0, r0, #74 @ 0x4a │ │ │ │ + ldrb.w r0, [ip, sp] │ │ │ │ + adds.w r0, r8, #74 @ 0x4a │ │ │ │ strh r3, [r2, r2] │ │ │ │ movs r0, r0 │ │ │ │ - strb.w r0, [r2, #77] @ 0x4d │ │ │ │ - ldrb.w r0, [r4, sp] │ │ │ │ - @ instruction: 0xf7ca004d │ │ │ │ - @ instruction: 0xf0c6004a │ │ │ │ - @ instruction: 0xf7b0004d │ │ │ │ - @ instruction: 0xf0ac004a │ │ │ │ - ldrb.w r0, [r4, #77] @ 0x4d │ │ │ │ - ldr??.w r0, [lr, #77] @ 0x4d │ │ │ │ - str r7, [sp, #912] @ 0x390 │ │ │ │ + strb.w r0, [sl, #77] @ 0x4d │ │ │ │ + ldrb.w r0, [ip, sp] │ │ │ │ + @ instruction: 0xf7d2004d │ │ │ │ + @ instruction: 0xf0ce004a │ │ │ │ + @ instruction: 0xf7b8004d │ │ │ │ + @ instruction: 0xf0b4004a │ │ │ │ + ldrb.w r0, [ip, #77] @ 0x4d │ │ │ │ + vst4.16 {d0-d3}, [r6]! │ │ │ │ + str r7, [sp, #944] @ 0x3b0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr??.w r0, [r4, #77] @ 0x4d │ │ │ │ - ldrsh.w r0, [r4, sp] │ │ │ │ - @ instruction: 0xf748004d │ │ │ │ - orr.w r0, r4, #74 @ 0x4a │ │ │ │ - @ instruction: 0xf72e004d │ │ │ │ - bic.w r0, sl, #74 @ 0x4a │ │ │ │ + ldr??.w r0, [ip, #77] @ 0x4d │ │ │ │ + ldrsh.w r0, [ip, sp] │ │ │ │ + @ instruction: 0xf750004d │ │ │ │ + orr.w r0, ip, #74 @ 0x4a │ │ │ │ + @ instruction: 0xf736004d │ │ │ │ + bics.w r0, r2, #74 @ 0x4a │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3264] @ 0xcc0 │ │ │ │ sub.w sp, sp, #788 @ 0x314 │ │ │ │ mov r5, r2 │ │ │ │ @@ -936087,81 +936086,81 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 33fad8 >::_M_default_append(unsigned int)@@Base+0xba1d4> │ │ │ │ ... │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf67c0055 │ │ │ │ @ instruction: 0xf66c0055 │ │ │ │ - ldmia r4!, {r3, r7} │ │ │ │ + ldmia r4, {r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh.w r0, [r4, sp] │ │ │ │ - @ instruction: 0xf5ea004d │ │ │ │ - cdp 0, 14, cr0, cr4, cr10, {2} │ │ │ │ + strh.w r0, [ip, sp] │ │ │ │ + @ instruction: 0xf5f2004d │ │ │ │ + cdp 0, 14, cr0, cr12, cr10, {2} │ │ │ │ @ instruction: 0xf5fa0055 │ │ │ │ - ldmia r3!, {r6, r7} │ │ │ │ + ldmia r3, {r3, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbz r0, 33fb74 >::_M_default_append(unsigned int)@@Base+0xba270> │ │ │ │ + cbz r0, 33fb76 >::_M_default_append(unsigned int)@@Base+0xba272> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adc.w r0, sl, #13434880 @ 0xcd0000 │ │ │ │ - @ instruction: 0xf4c2004d │ │ │ │ - ldc 0, cr0, [ip, #296]! @ 0x128 │ │ │ │ - @ instruction: 0xf4a6004d │ │ │ │ - stc 0, cr0, [r0, #296]! @ 0x128 │ │ │ │ - @ instruction: 0xf672004d │ │ │ │ - sub sp, #288 @ 0x120 │ │ │ │ + adcs.w r0, r2, #13434880 @ 0xcd0000 │ │ │ │ + @ instruction: 0xf4ca004d │ │ │ │ + stcl 0, cr0, [r4, #296] @ 0x128 │ │ │ │ + @ instruction: 0xf4ae004d │ │ │ │ + stc 0, cr0, [r8, #296]! @ 0x128 │ │ │ │ + @ instruction: 0xf67a004d │ │ │ │ + sub sp, #320 @ 0x140 │ │ │ │ lsls r7, r1, #1 │ │ │ │ lsrs r4, r0, #29 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf2be004d │ │ │ │ - subs.w r0, r8, sl, lsl #1 │ │ │ │ - ldrh r0, [r0, r1] │ │ │ │ + movt r0, #24653 @ 0x604d │ │ │ │ + rsb r0, r0, sl, lsl #1 │ │ │ │ + ldrh r0, [r1, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf268004d │ │ │ │ - bics.w r0, r8, #13434880 @ 0xcd0000 │ │ │ │ - stmia r7!, {r3, r4, r7} │ │ │ │ + @ instruction: 0xf270004d │ │ │ │ + orr.w r0, r0, #13434880 @ 0xcd0000 │ │ │ │ + stmia r7!, {r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp2 0, 1, cr0, cr6, cr11, {2} │ │ │ │ - stmia r7!, {r5} │ │ │ │ + cdp2 0, 1, cr0, cr14, cr11, {2} │ │ │ │ + stmia r7!, {r3, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #648 @ 0x288 │ │ │ │ + add r6, sp, #680 @ 0x2a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + lsls r0, r1, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r5, #2 │ │ │ │ + lsls r6, r6, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #808 @ 0x328 │ │ │ │ + add r6, sp, #840 @ 0x348 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r4, r5 │ │ │ │ + movs r4, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf262004d │ │ │ │ - str r4, [r3, r3] │ │ │ │ + @ instruction: 0xf26a004d │ │ │ │ + str r4, [r4, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r4, r7] │ │ │ │ + ldrsb r2, [r5, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r6, #16 │ │ │ │ + lsrs r2, r7, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r7, r6] │ │ │ │ + ldrsb r2, [r0, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - addw r0, lr, #77 @ 0x4d │ │ │ │ - vmla.i16 d0, d14, d5[1] │ │ │ │ - ldmia.w sl, {r1, r3, r6} │ │ │ │ - subs.w r0, r0, #77 @ 0x4d │ │ │ │ - vhadd.s q8, q0, │ │ │ │ - strd r0, r0, [ip], #-296 @ 0x128 │ │ │ │ - @ instruction: 0xfbea004b │ │ │ │ - ldr r7, [pc, #848] @ (33ff00 >::_M_default_append(unsigned int)@@Base+0xba5fc>) │ │ │ │ - lsls r3, r1, #1 │ │ │ │ - sbcs.w r0, r2, #77 @ 0x4d │ │ │ │ - @ instruction: 0xf138004d │ │ │ │ - vhadd.s32 q0, q2, │ │ │ │ - @ instruction: 0xe820004a │ │ │ │ - vhadd.s8 q0, q4, │ │ │ │ - @ instruction: 0xe802004a │ │ │ │ - cdp 0, 14, cr0, cr10, cr13, {2} │ │ │ │ - b.n 33fb98 >::_M_default_append(unsigned int)@@Base+0xba294> │ │ │ │ + @ instruction: 0xf216004d │ │ │ │ + vmla.i32 d0, d6, d13[0] │ │ │ │ + stmia.w r2!, {r1, r3, r6} │ │ │ │ + subs.w r0, r8, #77 @ 0x4d │ │ │ │ + vhadd.s q8, q4, │ │ │ │ + ldrd r0, r0, [r4], #-296 @ 0x128 │ │ │ │ + @ instruction: 0xfbf2004b │ │ │ │ + ldr r7, [pc, #880] @ (33ff20 >::_M_default_append(unsigned int)@@Base+0xba61c>) │ │ │ │ + lsls r3, r1, #1 │ │ │ │ + sbcs.w r0, sl, #77 @ 0x4d │ │ │ │ + adc.w r0, r0, #77 @ 0x4d │ │ │ │ + vhadd.s32 q0, q6, │ │ │ │ + @ instruction: 0xe828004a │ │ │ │ + vhadd.s16 q0, q0, │ │ │ │ + @ instruction: 0xe80a004a │ │ │ │ + cdp 0, 15, cr0, cr2, cr13, {2} │ │ │ │ + b.n 33fba8 >::_M_default_append(unsigned int)@@Base+0xba2a4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #32] @ (33fbf4 >::_M_default_append(unsigned int)@@Base+0xba2f0>) │ │ │ │ movw r1, #1043 @ 0x413 │ │ │ │ mov r8, r5 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ @@ -936169,16 +936168,16 @@ │ │ │ │ ldr r0, [pc, #20] @ (33fbf8 >::_M_default_append(unsigned int)@@Base+0xba2f4>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 33f51e >::_M_default_append(unsigned int)@@Base+0xb9c1a> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldcl 0, cr0, [r2, #308]! @ 0x134 │ │ │ │ - b.n 33f9d8 >::_M_default_append(unsigned int)@@Base+0xba0d4> │ │ │ │ + ldcl 0, cr0, [sl, #308]! @ 0x134 │ │ │ │ + b.n 33f9e8 >::_M_default_append(unsigned int)@@Base+0xba0e4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3352] @ 0xd18 │ │ │ │ sub.w sp, sp, #700 @ 0x2bc │ │ │ │ @@ -936495,42 +936494,42 @@ │ │ │ │ rsb r2, r0, #256 @ 0x100 │ │ │ │ b.n 33fe26 >::_M_default_append(unsigned int)@@Base+0xba522> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ stcl 0, cr0, [lr, #340] @ 0x154 │ │ │ │ - stmia r3!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vhadd.s q8, q6, │ │ │ │ - stcl 0, cr0, [r4, #-308] @ 0xfffffecc │ │ │ │ - b.n 33fc08 >::_M_default_append(unsigned int)@@Base+0xba304> │ │ │ │ + vmla.i d0, d4, d1[3] │ │ │ │ + stcl 0, cr0, [ip, #-308] @ 0xfffffecc │ │ │ │ + b.n 33fc18 >::_M_default_append(unsigned int)@@Base+0xba314> │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldcl 0, cr0, [sl, #-340] @ 0xfffffeac │ │ │ │ - stmia r3!, {r1, r2, r4, r6} │ │ │ │ + stmia r3!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vhadd.s32 q0, q4, │ │ │ │ - stmia r2!, {r1, r2, r3, r4, r7} │ │ │ │ + vhadd.s q0, q0, │ │ │ │ + stmia r2!, {r1, r2, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r1, #238 @ 0xee │ │ │ │ + subs r1, #246 @ 0xf6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldcl 0, cr0, [r8, #308] @ 0x134 │ │ │ │ - sbcs.w r0, ip, sp, lsl #1 │ │ │ │ - b.n 33f898 >::_M_default_append(unsigned int)@@Base+0xb9f94> │ │ │ │ + stcl 0, cr0, [r0, #308]! @ 0x134 │ │ │ │ + @ instruction: 0xeb84004d │ │ │ │ + b.n 33f8a8 >::_M_default_append(unsigned int)@@Base+0xb9fa4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldcl 0, cr0, [r6, #-308]! @ 0xfffffecc │ │ │ │ - stmia r1!, {r1, r3, r4, r7} │ │ │ │ + ldcl 0, cr0, [lr, #-308]! @ 0xfffffecc │ │ │ │ + stmia r1!, {r1, r5, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r0!, {r1, r2, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r0!, {r1, r3, r5, r7} │ │ │ │ + stmia r0!, {r1, r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r0!, {r3, r4, r7} │ │ │ │ + stmia r0!, {r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldc 0, cr0, [ip], {77} @ 0x4d │ │ │ │ + stc 0, cr0, [r4], #308 @ 0x134 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ ldr r5, [pc, #832] @ (340318 >::_M_default_append(unsigned int)@@Base+0xbaa14>) │ │ │ │ mov r4, r0 │ │ │ │ @@ -936838,54 +936837,54 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3402d4 >::_M_default_append(unsigned int)@@Base+0xba9d0> │ │ │ │ nop │ │ │ │ ands.w r0, ip, r5, lsr #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ + subs.w r0, r2, sp, lsl #1 │ │ │ │ sub.w r0, sl, sp, lsl #1 │ │ │ │ - sub.w r0, r2, sp, lsl #1 │ │ │ │ - sbc.w r0, r2, sp, lsl #1 │ │ │ │ - adcs.w r0, r6, sp, lsl #1 │ │ │ │ - @ instruction: 0xe8dc004d │ │ │ │ - b.n 3406e8 >::_M_default_append(unsigned int)@@Base+0xbade4> │ │ │ │ + sbc.w r0, sl, sp, lsl #1 │ │ │ │ + adcs.w r0, lr, sp, lsl #1 │ │ │ │ + strd r0, r0, [r4], #308 @ 0x134 │ │ │ │ + b.n 3406f8 >::_M_default_append(unsigned int)@@Base+0xbadf4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xe8d2004d │ │ │ │ - orns r0, sl, sp, lsl #1 │ │ │ │ - add ip, r4 │ │ │ │ + @ instruction: 0xe8da004d │ │ │ │ + eor.w r0, r2, sp, lsl #1 │ │ │ │ + add ip, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xe818004d │ │ │ │ + @ instruction: 0xe820004d │ │ │ │ @ instruction: 0xe8040055 │ │ │ │ - add r4, r8 │ │ │ │ + add r4, r9 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, r7 │ │ │ │ + add r6, r8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 34029c >::_M_default_append(unsigned int)@@Base+0xba998> │ │ │ │ + b.n 3402ac >::_M_default_append(unsigned int)@@Base+0xba9a8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 340498 >::_M_default_append(unsigned int)@@Base+0xbab94> │ │ │ │ + b.n 3404a8 >::_M_default_append(unsigned int)@@Base+0xbaba4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 340268 >::_M_default_append(unsigned int)@@Base+0xba964> │ │ │ │ + b.n 340278 >::_M_default_append(unsigned int)@@Base+0xba974> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 340464 >::_M_default_append(unsigned int)@@Base+0xbab60> │ │ │ │ + b.n 340474 >::_M_default_append(unsigned int)@@Base+0xbab70> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3401b8 >::_M_default_append(unsigned int)@@Base+0xba8b4> │ │ │ │ + b.n 3401c8 >::_M_default_append(unsigned int)@@Base+0xba8c4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3403b4 >::_M_default_append(unsigned int)@@Base+0xbaab0> │ │ │ │ + b.n 3403c4 >::_M_default_append(unsigned int)@@Base+0xbaac0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 340188 >::_M_default_append(unsigned int)@@Base+0xba884> │ │ │ │ + b.n 340198 >::_M_default_append(unsigned int)@@Base+0xba894> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 340380 >::_M_default_append(unsigned int)@@Base+0xbaa7c> │ │ │ │ + b.n 340390 >::_M_default_append(unsigned int)@@Base+0xbaa8c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 340150 >::_M_default_append(unsigned int)@@Base+0xba84c> │ │ │ │ + b.n 340160 >::_M_default_append(unsigned int)@@Base+0xba85c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 230 @ 0xe6 │ │ │ │ + svc 238 @ 0xee │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 340118 >::_M_default_append(unsigned int)@@Base+0xba814> │ │ │ │ + b.n 340128 >::_M_default_append(unsigned int)@@Base+0xba824> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 198 @ 0xc6 │ │ │ │ + svc 206 @ 0xce │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3376] @ 0xd30 │ │ │ │ sub.w sp, sp, #684 @ 0x2ac │ │ │ │ mov r5, r3 │ │ │ │ @@ -937550,111 +937549,111 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 340a80 >::_M_default_append(unsigned int)@@Base+0xbb17c> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ b.n 340748 >::_M_default_append(unsigned int)@@Base+0xbae44> │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xe836004d │ │ │ │ + @ instruction: 0xe83e004d │ │ │ │ b.n 34063c >::_M_default_append(unsigned int)@@Base+0xbad38> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - cbnz r4, 340b02 >::_M_default_append(unsigned int)@@Base+0xbb1fe> │ │ │ │ + cbnz r4, 340b04 >::_M_default_append(unsigned int)@@Base+0xbb200> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - rors r6, r5 │ │ │ │ + rors r6, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 340578 >::_M_default_append(unsigned int)@@Base+0xbac74> │ │ │ │ + b.n 340588 >::_M_default_append(unsigned int)@@Base+0xbac84> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 34092c >::_M_default_append(unsigned int)@@Base+0xbb028> │ │ │ │ + b.n 34093c >::_M_default_append(unsigned int)@@Base+0xbb038> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - revsh r0, r0 │ │ │ │ + revsh r0, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - lsrs r0, r4 │ │ │ │ + lsrs r0, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r1 │ │ │ │ + lsrs r0, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #928] @ (340e74 >::_M_default_append(unsigned int)@@Base+0xbb570>) │ │ │ │ + ldr r3, [pc, #960] @ (340e94 >::_M_default_append(unsigned int)@@Base+0xbb590>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3407d4 >::_M_default_append(unsigned int)@@Base+0xbaed0> │ │ │ │ + b.n 3407e4 >::_M_default_append(unsigned int)@@Base+0xbaee0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - eors r0, r5 │ │ │ │ + eors r0, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #180 @ 0xb4 │ │ │ │ + subs r7, #188 @ 0xbc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3405fc >::_M_default_append(unsigned int)@@Base+0xbacf8> │ │ │ │ + b.n 34060c >::_M_default_append(unsigned int)@@Base+0xbad08> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbnz r4, 340afc >::_M_default_append(unsigned int)@@Base+0xbb1f8> │ │ │ │ + cbnz r4, 340afe >::_M_default_append(unsigned int)@@Base+0xbb1fa> │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb88e │ │ │ │ + @ instruction: 0xb896 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3404d0 >::_M_default_append(unsigned int)@@Base+0xbabcc> │ │ │ │ + b.n 3404e0 >::_M_default_append(unsigned int)@@Base+0xbabdc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 340fcc >::_M_default_append(unsigned int)@@Base+0xbb6c8> │ │ │ │ + b.n 340fdc >::_M_default_append(unsigned int)@@Base+0xbb6d8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb886 │ │ │ │ + @ instruction: 0xb88e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xb7c0 │ │ │ │ + @ instruction: 0xb7c8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb7a2 │ │ │ │ + @ instruction: 0xb7aa │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, #68 @ 0x44 │ │ │ │ + subs r6, #76 @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 34035c >::_M_default_append(unsigned int)@@Base+0xbaa58> │ │ │ │ + b.n 34036c >::_M_default_append(unsigned int)@@Base+0xbaa68> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf130004b │ │ │ │ - b.n 340e10 >::_M_default_append(unsigned int)@@Base+0xbb50c> │ │ │ │ + @ instruction: 0xf138004b │ │ │ │ + b.n 340e20 >::_M_default_append(unsigned int)@@Base+0xbb51c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bge.n 340c0c >::_M_default_append(unsigned int)@@Base+0xbb308> │ │ │ │ + bge.n 340a1c >::_M_default_append(unsigned int)@@Base+0xbb118> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3412ec >::_M_default_append(unsigned int)@@Base+0xbb9e8> │ │ │ │ + b.n 3412fc >::_M_default_append(unsigned int)@@Base+0xbb9f8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb6c6 │ │ │ │ + @ instruction: 0xb6ce │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [pc, #736] @ (340e00 >::_M_default_append(unsigned int)@@Base+0xbb4fc>) │ │ │ │ + ldr r0, [pc, #768] @ (340e20 >::_M_default_append(unsigned int)@@Base+0xbb51c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #122 @ 0x7a │ │ │ │ + subs r5, #130 @ 0x82 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 341208 >::_M_default_append(unsigned int)@@Base+0xbb904> │ │ │ │ + b.n 341218 >::_M_default_append(unsigned int)@@Base+0xbb914> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 341144 >::_M_default_append(unsigned int)@@Base+0xbb840> │ │ │ │ + b.n 341154 >::_M_default_append(unsigned int)@@Base+0xbb850> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb62c │ │ │ │ + @ instruction: 0xb634 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [pc, #120] @ (340bac >::_M_default_append(unsigned int)@@Base+0xbb2a8>) │ │ │ │ + ldr r0, [pc, #152] @ (340bcc >::_M_default_append(unsigned int)@@Base+0xbb2c8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 340bd4 >::_M_default_append(unsigned int)@@Base+0xbb2d0> │ │ │ │ + b.n 340be4 >::_M_default_append(unsigned int)@@Base+0xbb2e0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 340bd0 >::_M_default_append(unsigned int)@@Base+0xbb2cc> │ │ │ │ + bls.n 340be0 >::_M_default_append(unsigned int)@@Base+0xbb2dc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - blx pc │ │ │ │ + ldr r0, [pc, #0] @ (340b40 >::_M_default_append(unsigned int)@@Base+0xbb23c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb682 │ │ │ │ + @ instruction: 0xb68a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - push {r1, r3, r4, r5, r7, lr} │ │ │ │ + push {r1, r6, r7, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r5, r7, lr} │ │ │ │ + push {r1, r3, r5, r7, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb636 │ │ │ │ + @ instruction: 0xb63e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - push {r1, r4, r5, r6, lr} │ │ │ │ + push {r1, r3, r4, r5, r6, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, #56 @ 0x38 │ │ │ │ + subs r4, #64 @ 0x40 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, #48 @ 0x30 │ │ │ │ + subs r4, #56 @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r4, r5, r6, r7, lr} │ │ │ │ + push {r3, r4, r5, r6, r7, lr} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - push {r2, r3, r5, lr} │ │ │ │ + push {r2, r4, r5, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - svc 96 @ 0x60 │ │ │ │ + svc 104 @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 340c20 >::_M_default_append(unsigned int)@@Base+0xbb31c> │ │ │ │ + bhi.n 340c30 >::_M_default_append(unsigned int)@@Base+0xbb32c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - svc 66 @ 0x42 │ │ │ │ + svc 74 @ 0x4a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 340bec >::_M_default_append(unsigned int)@@Base+0xbb2e8> │ │ │ │ + bhi.n 340bfc >::_M_default_append(unsigned int)@@Base+0xbb2f8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3376] @ 0xd30 │ │ │ │ sub.w sp, sp, #684 @ 0x2ac │ │ │ │ mov r4, r2 │ │ │ │ @@ -937895,47 +937894,47 @@ │ │ │ │ add r2, pc │ │ │ │ b.n 340cee >::_M_default_append(unsigned int)@@Base+0xbb3ea> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ udf #102 @ 0x66 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - push {r3, r4, r5, r6} │ │ │ │ + push {r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ble.n 340ddc >::_M_default_append(unsigned int)@@Base+0xbb4d8> │ │ │ │ + ble.n 340dec >::_M_default_append(unsigned int)@@Base+0xbb4e8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvs.n 340dd8 >::_M_default_append(unsigned int)@@Base+0xbb4d4> │ │ │ │ + bvs.n 340de8 >::_M_default_append(unsigned int)@@Base+0xbb4e4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ udf #8 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - b.n 340ee0 >::_M_default_append(unsigned int)@@Base+0xbb5dc> │ │ │ │ + b.n 340ef0 >::_M_default_append(unsigned int)@@Base+0xbb5ec> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r0, 340e58 >::_M_default_append(unsigned int)@@Base+0xbb554> │ │ │ │ + cbz r0, 340e5a >::_M_default_append(unsigned int)@@Base+0xbb556> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 340e84 >::_M_default_append(unsigned int)@@Base+0xbb580> │ │ │ │ + b.n 340e94 >::_M_default_append(unsigned int)@@Base+0xbb590> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 340e78 >::_M_default_append(unsigned int)@@Base+0xbb574> │ │ │ │ + b.n 340e88 >::_M_default_append(unsigned int)@@Base+0xbb584> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - uxth r4, r3 │ │ │ │ + uxth r4, r4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 340e28 >::_M_default_append(unsigned int)@@Base+0xbb524> │ │ │ │ + b.n 340e38 >::_M_default_append(unsigned int)@@Base+0xbb534> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #182 @ 0xb6 │ │ │ │ + adds r7, #190 @ 0xbe │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 340ba0 >::_M_default_append(unsigned int)@@Base+0xbb29c> │ │ │ │ + b.n 340bb0 >::_M_default_append(unsigned int)@@Base+0xbb2ac> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r2, 340e5e >::_M_default_append(unsigned int)@@Base+0xbb55a> │ │ │ │ + cbz r2, 340e60 >::_M_default_append(unsigned int)@@Base+0xbb55c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bgt.n 340e64 >::_M_default_append(unsigned int)@@Base+0xbb560> │ │ │ │ + bgt.n 340e74 >::_M_default_append(unsigned int)@@Base+0xbb570> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bpl.n 340e60 >::_M_default_append(unsigned int)@@Base+0xbb55c> │ │ │ │ + bpl.n 340e70 >::_M_default_append(unsigned int)@@Base+0xbb56c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r6, 340e5c >::_M_default_append(unsigned int)@@Base+0xbb558> │ │ │ │ + cbz r6, 340e5e >::_M_default_append(unsigned int)@@Base+0xbb55a> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 340e5e >::_M_default_append(unsigned int)@@Base+0xbb55a> │ │ │ │ + cbz r0, 340e60 >::_M_default_append(unsigned int)@@Base+0xbb55c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #32 │ │ │ │ ldr r1, [pc, #400] @ (340fd8 >::_M_default_append(unsigned int)@@Base+0xbb6d4>) │ │ │ │ @@ -938092,66 +938091,66 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ strh r0, [r0, #36] @ 0x24 │ │ │ │ asrs r6, r5 │ │ │ │ - bgt.n 341010 >::_M_default_append(unsigned int)@@Base+0xbb70c> │ │ │ │ + bgt.n 341020 >::_M_default_append(unsigned int)@@Base+0xbb71c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ blt.n 340f2c >::_M_default_append(unsigned int)@@Base+0xbb628> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - blt.n 340f88 >::_M_default_append(unsigned int)@@Base+0xbb684> │ │ │ │ + blt.n 340f98 >::_M_default_append(unsigned int)@@Base+0xbb694> │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - blt.n 340fe4 >::_M_default_append(unsigned int)@@Base+0xbb6e0> │ │ │ │ + bgt.n 340ff4 >::_M_default_append(unsigned int)@@Base+0xbb6f0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - blt.n 341094 >::_M_default_append(unsigned int)@@Base+0xbb790> │ │ │ │ + blt.n 3410a4 >::_M_default_append(unsigned int)@@Base+0xbb7a0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bmi.n 341090 >::_M_default_append(unsigned int)@@Base+0xbb78c> │ │ │ │ + bmi.n 3410a0 >::_M_default_append(unsigned int)@@Base+0xbb79c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ blt.n 3410c8 >::_M_default_append(unsigned int)@@Base+0xbb7c4> │ │ │ │ lsls r5, r2, #1 │ │ │ │ b.n 3414c2 >::_M_default_append(unsigned int)@@Base+0xbbbbe> │ │ │ │ - vtbl.8 d29, {d15-d18}, d12 │ │ │ │ + @ instruction: 0xffffdb14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bmi.n 341014 >::_M_default_append(unsigned int)@@Base+0xbb710> │ │ │ │ + bmi.n 341024 >::_M_default_append(unsigned int)@@Base+0xbb720> │ │ │ │ lsls r2, r1, #1 │ │ │ │ adds r5, #139 @ 0x8b │ │ │ │ movs r0, r0 │ │ │ │ - blt.n 341100 >::_M_default_append(unsigned int)@@Base+0xbb7fc> │ │ │ │ + blt.n 340f10 >::_M_default_append(unsigned int)@@Base+0xbb60c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - blt.n 341028 >::_M_default_append(unsigned int)@@Base+0xbb724> │ │ │ │ + blt.n 341038 >::_M_default_append(unsigned int)@@Base+0xbb734> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bge.n 340f98 >::_M_default_append(unsigned int)@@Base+0xbb694> │ │ │ │ + bge.n 340fa8 >::_M_default_append(unsigned int)@@Base+0xbb6a4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 340f94 >::_M_default_append(unsigned int)@@Base+0xbb690> │ │ │ │ + bcc.n 340fa4 >::_M_default_append(unsigned int)@@Base+0xbb6a0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bge.n 340f6c >::_M_default_append(unsigned int)@@Base+0xbb668> │ │ │ │ + bge.n 340f7c >::_M_default_append(unsigned int)@@Base+0xbb678> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 340f68 >::_M_default_append(unsigned int)@@Base+0xbb664> │ │ │ │ + bcc.n 340f78 >::_M_default_append(unsigned int)@@Base+0xbb674> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - blt.n 340f3c >::_M_default_append(unsigned int)@@Base+0xbb638> │ │ │ │ + blt.n 340f4c >::_M_default_append(unsigned int)@@Base+0xbb648> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - blt.n 341014 >::_M_default_append(unsigned int)@@Base+0xbb710> │ │ │ │ + blt.n 341024 >::_M_default_append(unsigned int)@@Base+0xbb720> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r3, #11] │ │ │ │ + ldrb r4, [r4, #11] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 341008 >::_M_default_append(unsigned int)@@Base+0xbb704> │ │ │ │ + blt.n 341018 >::_M_default_append(unsigned int)@@Base+0xbb714> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bgt.n 34108c >::_M_default_append(unsigned int)@@Base+0xbb788> │ │ │ │ + bgt.n 34109c >::_M_default_append(unsigned int)@@Base+0xbb798> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bge.n 3410b8 >::_M_default_append(unsigned int)@@Base+0xbb7b4> │ │ │ │ + bge.n 3410c8 >::_M_default_append(unsigned int)@@Base+0xbb7c4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 3410b4 >::_M_default_append(unsigned int)@@Base+0xbb7b0> │ │ │ │ + bcc.n 3410c4 >::_M_default_append(unsigned int)@@Base+0xbb7c0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bge.n 34108c >::_M_default_append(unsigned int)@@Base+0xbb788> │ │ │ │ + bge.n 34109c >::_M_default_append(unsigned int)@@Base+0xbb798> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 341088 >::_M_default_append(unsigned int)@@Base+0xbb784> │ │ │ │ + bcc.n 341098 >::_M_default_append(unsigned int)@@Base+0xbb794> │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2544] @ 0x9f0 │ │ │ │ subw sp, sp, #1484 @ 0x5cc │ │ │ │ @@ -939334,187 +939333,187 @@ │ │ │ │ bl 52d660 │ │ │ │ b.n 341c9e >::_M_default_append(unsigned int)@@Base+0xbc39a> │ │ │ │ nop │ │ │ │ bls.n 341c80 >::_M_default_append(unsigned int)@@Base+0xbc37c> │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - bls.n 341c84 >::_M_default_append(unsigned int)@@Base+0xbc380> │ │ │ │ + bls.n 341c94 >::_M_default_append(unsigned int)@@Base+0xbc390> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 341da8 >::_M_default_append(unsigned int)@@Base+0xbc4a4> │ │ │ │ + ble.n 341db8 >::_M_default_append(unsigned int)@@Base+0xbc4b4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r6, #11] │ │ │ │ + ldrb r4, [r7, #11] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bgt.n 341e54 >::_M_default_append(unsigned int)@@Base+0xbc550> │ │ │ │ + bgt.n 341e64 >::_M_default_append(unsigned int)@@Base+0xbc560> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 341e4c >::_M_default_append(unsigned int)@@Base+0xbc548> │ │ │ │ + ble.n 341e5c >::_M_default_append(unsigned int)@@Base+0xbc558> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 341ccc >::_M_default_append(unsigned int)@@Base+0xbc3c8> │ │ │ │ + bhi.n 341cdc >::_M_default_append(unsigned int)@@Base+0xbc3d8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - udf #48 @ 0x30 │ │ │ │ + udf #56 @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 341cb0 >::_M_default_append(unsigned int)@@Base+0xbc3ac> │ │ │ │ + ble.n 341cc0 >::_M_default_append(unsigned int)@@Base+0xbc3bc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r7, #8] │ │ │ │ + ldrb r0, [r0, #9] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ble.n 341db4 >::_M_default_append(unsigned int)@@Base+0xbc4b0> │ │ │ │ + ble.n 341dc4 >::_M_default_append(unsigned int)@@Base+0xbc4c0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ble.n 341dac >::_M_default_append(unsigned int)@@Base+0xbc4a8> │ │ │ │ + ble.n 341dbc >::_M_default_append(unsigned int)@@Base+0xbc4b8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf6d2004a │ │ │ │ - ble.n 341d8c >::_M_default_append(unsigned int)@@Base+0xbc488> │ │ │ │ - lsls r5, r1, #1 │ │ │ │ - ldmia r3, {r1, r2, r3, r7} │ │ │ │ + @ instruction: 0xf6da004a │ │ │ │ + ble.n 341d9c >::_M_default_append(unsigned int)@@Base+0xbc498> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 341eb4 >::_M_default_append(unsigned int)@@Base+0xbc5b0> │ │ │ │ + ldmia r3!, {r1, r2, r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 341ebc >::_M_default_append(unsigned int)@@Base+0xbc5b8> │ │ │ │ + ble.n 341cc4 >::_M_default_append(unsigned int)@@Base+0xbc3c0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ ble.n 341ccc >::_M_default_append(unsigned int)@@Base+0xbc3c8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 341ec4 >::_M_default_append(unsigned int)@@Base+0xbc5c0> │ │ │ │ + ble.n 341cdc >::_M_default_append(unsigned int)@@Base+0xbc3d8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 341d48 >::_M_default_append(unsigned int)@@Base+0xbc444> │ │ │ │ + ble.n 341cd4 >::_M_default_append(unsigned int)@@Base+0xbc3d0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 341d64 >::_M_default_append(unsigned int)@@Base+0xbc460> │ │ │ │ + ble.n 341d58 >::_M_default_append(unsigned int)@@Base+0xbc454> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 341d60 >::_M_default_append(unsigned int)@@Base+0xbc45c> │ │ │ │ + ble.n 341d74 >::_M_default_append(unsigned int)@@Base+0xbc470> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ble.n 341d60 >::_M_default_append(unsigned int)@@Base+0xbc45c> │ │ │ │ + ble.n 341d70 >::_M_default_append(unsigned int)@@Base+0xbc46c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, sp, #288 @ 0x120 │ │ │ │ + ble.n 341d70 >::_M_default_append(unsigned int)@@Base+0xbc46c> │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + add r3, sp, #320 @ 0x140 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ble.n 341e48 >::_M_default_append(unsigned int)@@Base+0xbc544> │ │ │ │ + ble.n 341e58 >::_M_default_append(unsigned int)@@Base+0xbc554> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, sp, #768 @ 0x300 │ │ │ │ + add r2, sp, #800 @ 0x320 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bmi.n 341db8 >::_M_default_append(unsigned int)@@Base+0xbc4b4> │ │ │ │ + bmi.n 341dc8 >::_M_default_append(unsigned int)@@Base+0xbc4c4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r5, {r1, r3, r5, r6, r7} │ │ │ │ + ldmia r5, {r1, r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ bmi.n 341db4 >::_M_default_append(unsigned int)@@Base+0xbc4b0> │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldmia r1, {r1, r5, r6} │ │ │ │ + ldmia r1, {r1, r3, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bmi.n 341e94 >::_M_default_append(unsigned int)@@Base+0xbc590> │ │ │ │ + bmi.n 341ea4 >::_M_default_append(unsigned int)@@Base+0xbc5a0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r5!, {r3, r6} │ │ │ │ + ldmia r5!, {r4, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bmi.n 341e54 >::_M_default_append(unsigned int)@@Base+0xbc550> │ │ │ │ + bmi.n 341e64 >::_M_default_append(unsigned int)@@Base+0xbc560> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r5, {r2, r3, r5} │ │ │ │ + ldmia r5, {r2, r4, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcc.n 341e04 >::_M_default_append(unsigned int)@@Base+0xbc500> │ │ │ │ + bmi.n 341e14 >::_M_default_append(unsigned int)@@Base+0xbc510> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r4, {r3, r4, r5, r6, r7} │ │ │ │ + ldmia r5!, {} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, #112 @ 0x70 │ │ │ │ + subs r4, #120 @ 0x78 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bvc.n 341e40 >::_M_default_append(unsigned int)@@Base+0xbc53c> │ │ │ │ + bvc.n 341e50 >::_M_default_append(unsigned int)@@Base+0xbc54c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r1, sp, #416 @ 0x1a0 │ │ │ │ + add r1, sp, #448 @ 0x1c0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - blt.n 341d4c >::_M_default_append(unsigned int)@@Base+0xbc448> │ │ │ │ + blt.n 341d5c >::_M_default_append(unsigned int)@@Base+0xbc458> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 341ac8 >::_M_default_append(unsigned int)@@Base+0xbc1c4> │ │ │ │ + b.n 341ad8 >::_M_default_append(unsigned int)@@Base+0xbc1d4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 341d4c >::_M_default_append(unsigned int)@@Base+0xbc448> │ │ │ │ + bls.n 341d5c >::_M_default_append(unsigned int)@@Base+0xbc458> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 341f14 >::_M_default_append(unsigned int)@@Base+0xbc610> │ │ │ │ + bcs.n 341f24 >::_M_default_append(unsigned int)@@Base+0xbc620> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2 0, cr0, [r6, #296] @ 0x128 │ │ │ │ - bls.n 341edc >::_M_default_append(unsigned int)@@Base+0xbc5d8> │ │ │ │ - lsls r5, r1, #1 │ │ │ │ - bls.n 341ee4 >::_M_default_append(unsigned int)@@Base+0xbc5e0> │ │ │ │ + ldc2 0, cr0, [lr, #296] @ 0x128 │ │ │ │ + bls.n 341eec >::_M_default_append(unsigned int)@@Base+0xbc5e8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ bls.n 341ef4 >::_M_default_append(unsigned int)@@Base+0xbc5f0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 341eec >::_M_default_append(unsigned int)@@Base+0xbc5e8> │ │ │ │ + bls.n 341f04 >::_M_default_append(unsigned int)@@Base+0xbc600> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 341d70 >::_M_default_append(unsigned int)@@Base+0xbc46c> │ │ │ │ + bls.n 341efc >::_M_default_append(unsigned int)@@Base+0xbc5f8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 341d8c >::_M_default_append(unsigned int)@@Base+0xbc488> │ │ │ │ + bls.n 341d80 >::_M_default_append(unsigned int)@@Base+0xbc47c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 341d88 >::_M_default_append(unsigned int)@@Base+0xbc484> │ │ │ │ + bls.n 341d9c >::_M_default_append(unsigned int)@@Base+0xbc498> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 341d88 >::_M_default_append(unsigned int)@@Base+0xbc484> │ │ │ │ + bls.n 341d98 >::_M_default_append(unsigned int)@@Base+0xbc494> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 341d64 >::_M_default_append(unsigned int)@@Base+0xbc460> │ │ │ │ + bls.n 341d98 >::_M_default_append(unsigned int)@@Base+0xbc494> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r6!, {r2, r3, r7} │ │ │ │ + bls.n 341d74 >::_M_default_append(unsigned int)@@Base+0xbc470> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 341f4c >::_M_default_append(unsigned int)@@Base+0xbc648> │ │ │ │ + stmia r6!, {r2, r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 341f54 >::_M_default_append(unsigned int)@@Base+0xbc650> │ │ │ │ + bhi.n 341d5c >::_M_default_append(unsigned int)@@Base+0xbc458> │ │ │ │ lsls r5, r1, #1 │ │ │ │ bhi.n 341d64 >::_M_default_append(unsigned int)@@Base+0xbc460> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 341f5c >::_M_default_append(unsigned int)@@Base+0xbc658> │ │ │ │ + bhi.n 341d74 >::_M_default_append(unsigned int)@@Base+0xbc470> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 341de0 >::_M_default_append(unsigned int)@@Base+0xbc4dc> │ │ │ │ + bhi.n 341d6c >::_M_default_append(unsigned int)@@Base+0xbc468> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 341dfc >::_M_default_append(unsigned int)@@Base+0xbc4f8> │ │ │ │ + bhi.n 341df0 >::_M_default_append(unsigned int)@@Base+0xbc4ec> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 341df8 >::_M_default_append(unsigned int)@@Base+0xbc4f4> │ │ │ │ + bhi.n 341e0c >::_M_default_append(unsigned int)@@Base+0xbc508> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 341df8 >::_M_default_append(unsigned int)@@Base+0xbc4f4> │ │ │ │ + bhi.n 341e08 >::_M_default_append(unsigned int)@@Base+0xbc504> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 341de0 >::_M_default_append(unsigned int)@@Base+0xbc4dc> │ │ │ │ + bhi.n 341e08 >::_M_default_append(unsigned int)@@Base+0xbc504> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r6} │ │ │ │ + bhi.n 341df0 >::_M_default_append(unsigned int)@@Base+0xbc4ec> │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + stmia r5!, {r1, r2, r4, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, pc, #296 @ (adr r6, 341fa8 >::_M_default_append(unsigned int)@@Base+0xbc6a4>) │ │ │ │ + add r6, pc, #328 @ (adr r6, 341fc8 >::_M_default_append(unsigned int)@@Base+0xbc6c4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcc.n 341dc4 >::_M_default_append(unsigned int)@@Base+0xbc4c0> │ │ │ │ + bcc.n 341dd4 >::_M_default_append(unsigned int)@@Base+0xbc4d0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 341e94 >::_M_default_append(unsigned int)@@Base+0xbc590> │ │ │ │ + bhi.n 341ea4 >::_M_default_append(unsigned int)@@Base+0xbc5a0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 341df0 >::_M_default_append(unsigned int)@@Base+0xbc4ec> │ │ │ │ + bhi.n 341e00 >::_M_default_append(unsigned int)@@Base+0xbc4fc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 341e28 >::_M_default_append(unsigned int)@@Base+0xbc524> │ │ │ │ + bvc.n 341e38 >::_M_default_append(unsigned int)@@Base+0xbc534> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #78 @ 0x4e │ │ │ │ + adds r7, #86 @ 0x56 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bls.n 341e08 >::_M_default_append(unsigned int)@@Base+0xbc504> │ │ │ │ + bls.n 341e18 >::_M_default_append(unsigned int)@@Base+0xbc514> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 341e1c >::_M_default_append(unsigned int)@@Base+0xbc518> │ │ │ │ + bls.n 341e2c >::_M_default_append(unsigned int)@@Base+0xbc528> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 341e30 >::_M_default_append(unsigned int)@@Base+0xbc52c> │ │ │ │ + bls.n 341e40 >::_M_default_append(unsigned int)@@Base+0xbc53c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 341e44 >::_M_default_append(unsigned int)@@Base+0xbc540> │ │ │ │ + bls.n 341e54 >::_M_default_append(unsigned int)@@Base+0xbc550> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bne.n 341e14 >::_M_default_append(unsigned int)@@Base+0xbc510> │ │ │ │ + bne.n 341e24 >::_M_default_append(unsigned int)@@Base+0xbc520> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #0 │ │ │ │ + adds r5, #8 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r7, [sp, #968] @ 0x3c8 │ │ │ │ + ldr r7, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - bls.n 341e58 >::_M_default_append(unsigned int)@@Base+0xbc554> │ │ │ │ + bls.n 341e68 >::_M_default_append(unsigned int)@@Base+0xbc564> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r4, #64] @ 0x40 │ │ │ │ + ldr r4, [r5, #64] @ 0x40 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bls.n 341dd0 >::_M_default_append(unsigned int)@@Base+0xbc4cc> │ │ │ │ + bls.n 341de0 >::_M_default_append(unsigned int)@@Base+0xbc4dc> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, pc, #472 @ (adr r3, 342098 >::_M_default_append(unsigned int)@@Base+0xbc794>) │ │ │ │ + add r3, pc, #504 @ (adr r3, 3420b8 >::_M_default_append(unsigned int)@@Base+0xbc7b4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bpl.n 341e1c >::_M_default_append(unsigned int)@@Base+0xbc518> │ │ │ │ + bpl.n 341e2c >::_M_default_append(unsigned int)@@Base+0xbc528> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 342080 >::_M_default_append(unsigned int)@@Base+0xbc77c> │ │ │ │ + b.n 342090 >::_M_default_append(unsigned int)@@Base+0xbc78c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r5, {r3, r4, r5, r6} │ │ │ │ + ldmia r5!, {r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r6!, {r2, r4, r5, r6} │ │ │ │ + stmia r6!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bpl.n 341e6c >::_M_default_append(unsigned int)@@Base+0xbc568> │ │ │ │ + bpl.n 341e7c >::_M_default_append(unsigned int)@@Base+0xbc578> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bpl.n 341f88 >::_M_default_append(unsigned int)@@Base+0xbc684> │ │ │ │ + bpl.n 341f98 >::_M_default_append(unsigned int)@@Base+0xbc694> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bpl.n 341f38 >::_M_default_append(unsigned int)@@Base+0xbc634> │ │ │ │ + bpl.n 341f48 >::_M_default_append(unsigned int)@@Base+0xbc644> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bpl.n 341f9c >::_M_default_append(unsigned int)@@Base+0xbc698> │ │ │ │ + bpl.n 341fac >::_M_default_append(unsigned int)@@Base+0xbc6a8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr.w r3, [pc, #3280] @ 342bb4 >::_M_default_append(unsigned int)@@Base+0xbd2b0> │ │ │ │ movs r7, #0 │ │ │ │ mov sl, r7 │ │ │ │ str.w r8, [sp, #88] @ 0x58 │ │ │ │ add r3, pc │ │ │ │ mov r8, r7 │ │ │ │ @@ -940626,177 +940625,177 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #340] @ (342cfc >::_M_default_append(unsigned int)@@Base+0xbd3f8>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ str r4, [sp, #28] │ │ │ │ b.w 34150e >::_M_default_append(unsigned int)@@Base+0xbbc0a> │ │ │ │ - bcc.n 342b50 >::_M_default_append(unsigned int)@@Base+0xbd24c> │ │ │ │ + bcc.n 342b60 >::_M_default_append(unsigned int)@@Base+0xbd25c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcc.n 342bc8 >::_M_default_append(unsigned int)@@Base+0xbd2c4> │ │ │ │ + bcc.n 342bd8 >::_M_default_append(unsigned int)@@Base+0xbd2d4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bcs.n 342c64 >::_M_default_append(unsigned int)@@Base+0xbd360> │ │ │ │ + bcs.n 342c74 >::_M_default_append(unsigned int)@@Base+0xbd370> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bne.n 342b90 >::_M_default_append(unsigned int)@@Base+0xbd28c> │ │ │ │ + bne.n 342ba0 >::_M_default_append(unsigned int)@@Base+0xbd29c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r1, {r1, r4} │ │ │ │ + ldmia r1, {r1, r3, r4} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r2!, {r2, r3} │ │ │ │ + stmia r2!, {r2, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 342afc >::_M_default_append(unsigned int)@@Base+0xbd1f8> │ │ │ │ + bne.n 342b0c >::_M_default_append(unsigned int)@@Base+0xbd208> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bne.n 342b60 >::_M_default_append(unsigned int)@@Base+0xbd25c> │ │ │ │ + bne.n 342b70 >::_M_default_append(unsigned int)@@Base+0xbd26c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bne.n 342ad8 >::_M_default_append(unsigned int)@@Base+0xbd1d4> │ │ │ │ + bne.n 342ae8 >::_M_default_append(unsigned int)@@Base+0xbd1e4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - pop {r4, r5, pc} │ │ │ │ + pop {r3, r4, r5, pc} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [sp, #200] @ 0xc8 │ │ │ │ + ldr r6, [sp, #232] @ 0xe8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 342c34 >::_M_default_append(unsigned int)@@Base+0xbd330> │ │ │ │ + bne.n 342c44 >::_M_default_append(unsigned int)@@Base+0xbd340> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [sp, #952] @ 0x3b8 │ │ │ │ + ldr r5, [sp, #984] @ 0x3d8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r2, r5} │ │ │ │ + ldmia r0!, {r2, r3, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r4} │ │ │ │ + stmia r1!, {r1, r2, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - beq.n 342b50 >::_M_default_append(unsigned int)@@Base+0xbd24c> │ │ │ │ + beq.n 342b60 >::_M_default_append(unsigned int)@@Base+0xbd25c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - beq.n 342c18 >::_M_default_append(unsigned int)@@Base+0xbd314> │ │ │ │ + beq.n 342c28 >::_M_default_append(unsigned int)@@Base+0xbd324> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [sp, #544] @ 0x220 │ │ │ │ + ldr r5, [sp, #576] @ 0x240 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r6, r7} │ │ │ │ + stmia r7!, {r3, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r0!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r0!, {r1, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcc.n 342cb8 >::_M_default_append(unsigned int)@@Base+0xbd3b4> │ │ │ │ + bcc.n 342cc8 >::_M_default_append(unsigned int)@@Base+0xbd3c4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r4, #88] @ 0x58 │ │ │ │ + str r4, [r5, #88] @ 0x58 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvc.n 342bb4 >::_M_default_append(unsigned int)@@Base+0xbd2b0> │ │ │ │ + bvc.n 342bc4 >::_M_default_append(unsigned int)@@Base+0xbd2c0> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r4, #2 │ │ │ │ + movs r4, #10 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r5, r1] │ │ │ │ + strh r0, [r6, r1] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - beq.n 342d04 >::_M_default_append(unsigned int)@@Base+0xbd400> │ │ │ │ + beq.n 342d14 >::_M_default_append(unsigned int)@@Base+0xbd410> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r5, r6} │ │ │ │ + ldmia r4, {r1, r3, r4, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3428a0 >::_M_default_append(unsigned int)@@Base+0xbcf9c> │ │ │ │ + b.n 3428b0 >::_M_default_append(unsigned int)@@Base+0xbcfac> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvs.n 342c64 >::_M_default_append(unsigned int)@@Base+0xbd360> │ │ │ │ + bvs.n 342c74 >::_M_default_append(unsigned int)@@Base+0xbd370> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r3, [sp, #528] @ 0x210 │ │ │ │ + ldr r3, [sp, #560] @ 0x230 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r3, [sp, #464] @ 0x1d0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr.w r0, [sl, sl] │ │ │ │ - ldmia r3!, {r2, r4, r6, r7} │ │ │ │ + str??.w r0, [r2, sl] │ │ │ │ + ldmia r3, {r2, r3, r4, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r1, #74 @ 0x4a │ │ │ │ + subs r1, #82 @ 0x52 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [pc, #400] @ (342dd0 >::_M_default_append(unsigned int)@@Base+0xbd4cc>) │ │ │ │ + ldr r5, [pc, #432] @ (342df0 >::_M_default_append(unsigned int)@@Base+0xbd4ec>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 342740 >::_M_default_append(unsigned int)@@Base+0xbce3c> │ │ │ │ + b.n 342750 >::_M_default_append(unsigned int)@@Base+0xbce4c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r4, #26 │ │ │ │ + lsls r0, r5, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 342ce0 >::_M_default_append(unsigned int)@@Base+0xbd3dc> │ │ │ │ + bpl.n 342cf0 >::_M_default_append(unsigned int)@@Base+0xbd3ec> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r1!, {r6, r7} │ │ │ │ + stmia r1!, {r3, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r2, r3, r5, r6} │ │ │ │ - lsls r5, r1, #1 │ │ │ │ - ldmia r7!, {r2, r4, r5, r6} │ │ │ │ + ldmia r0!, {r2, r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldmia r7!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - beq.n 342ca0 >::_M_default_append(unsigned int)@@Base+0xbd39c> │ │ │ │ + ldmia r7, {r2, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #36 @ 0x24 │ │ │ │ + beq.n 342cb0 >::_M_default_append(unsigned int)@@Base+0xbd3ac> │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + cmp r6, #44 @ 0x2c │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [sp, #120] @ 0x78 │ │ │ │ + ldr r2, [sp, #152] @ 0x98 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r7} │ │ │ │ + ldmia r2, {r1, r2, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [sp, #1016] @ 0x3f8 │ │ │ │ + ldr r2, [sp, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 343464 >::_M_default_append(unsigned int)@@Base+0xbdb60> │ │ │ │ + b.n 342474 >::_M_default_append(unsigned int)@@Base+0xbcb70> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf68a004a │ │ │ │ - bcc.n 342bf0 >::_M_default_append(unsigned int)@@Base+0xbd2ec> │ │ │ │ + @ instruction: 0xf692004a │ │ │ │ + bcc.n 342c00 >::_M_default_append(unsigned int)@@Base+0xbd2fc> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r2, r3, r5} │ │ │ │ + stmia r0!, {r2, r4, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r7, #92 @ 0x5c │ │ │ │ + adds r7, #100 @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [pc, #456] @ (342e50 >::_M_default_append(unsigned int)@@Base+0xbd54c>) │ │ │ │ + ldr r3, [pc, #488] @ (342e70 >::_M_default_append(unsigned int)@@Base+0xbd56c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r7, #18 │ │ │ │ + lsls r0, r0, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r5, r6} │ │ │ │ + stmia r4!, {r1, r2, r3, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + ldr r2, [sp, #208] @ 0xd0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r5, {r3, r5, r6} │ │ │ │ + ldmia r5, {r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r3!, {r3, r7} │ │ │ │ + stmia r3!, {r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - pop {r1, r7} │ │ │ │ + pop {r1, r3, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r5, r6} │ │ │ │ + stmia r3!, {r1, r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - pop {r2, r5, r6} │ │ │ │ + pop {r2, r3, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvs.n 342be8 >::_M_default_append(unsigned int)@@Base+0xbd2e4> │ │ │ │ + bvs.n 342bf8 >::_M_default_append(unsigned int)@@Base+0xbd2f4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [sp, #792] @ 0x318 │ │ │ │ + ldr r0, [sp, #824] @ 0x338 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bx sl │ │ │ │ + bx fp │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r0, [sp, #536] @ 0x218 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, r6, #5 │ │ │ │ + adds r0, r7, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r3!, {r1, r5} │ │ │ │ + stmia r3!, {r1, r3, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r4, r6, r7} │ │ │ │ + stmia r2!, {r1, r2, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r2!, {r2, r4, r6, r7} │ │ │ │ + stmia r2!, {r2, r3, r4, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r0, #232 @ 0xe8 │ │ │ │ + cmp r0, #240 @ 0xf0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3, {r1, r3, r4, r6} │ │ │ │ - lsls r5, r1, #1 │ │ │ │ ldmia r3!, {r1, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldmia r3, {r1, r3, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldmia r3!, {r1, r4, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r3!, {r1, r4, r6} │ │ │ │ + ldmia r3, {r1, r3, r4, r5, r6} │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + stmia r3!, {r1, r3, r4, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r2, 342ce6 >::_M_default_append(unsigned int)@@Base+0xbd3e2> │ │ │ │ + cbz r2, 342ce8 >::_M_default_append(unsigned int)@@Base+0xbd3e4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - itee vs │ │ │ │ - lslvs r5, r1, #1 │ │ │ │ - @ instruction: 0xb86a │ │ │ │ + itet vc │ │ │ │ + lslvc r5, r1, #1 │ │ │ │ + @ instruction: 0xb872 │ │ │ │ lslvc r2, r1, #1 │ │ │ │ - ittt mi │ │ │ │ + itet mi │ │ │ │ lslmi r5, r1, #1 │ │ │ │ - bkpt 0x00b8 │ │ │ │ + bkpt 0x00c0 │ │ │ │ lslmi r5, r1, #1 │ │ │ │ - str r4, [sp, #272] @ 0x110 │ │ │ │ + str r4, [sp, #304] @ 0x130 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bkpt 0x0030 │ │ │ │ + bkpt 0x0038 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb72c │ │ │ │ + @ instruction: 0xb734 │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ mov r1, r7 │ │ │ │ str r3, [sp, #16] │ │ │ │ mov r0, fp │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ str r3, [sp, #12] │ │ │ │ @@ -941257,125 +941256,125 @@ │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ str r4, [sp, #28] │ │ │ │ b.w 34150e >::_M_default_append(unsigned int)@@Base+0xbbc0a> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - yield │ │ │ │ - lsls r5, r1, #1 │ │ │ │ - adds r4, r7, r4 │ │ │ │ + it ne │ │ │ │ + lslne r5, r1, #1 │ │ │ │ + adds r4, r0, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - pop {r1, r2, r4, r7} │ │ │ │ + pop {r1, r2, r3, r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r4, r7, lr} │ │ │ │ + push {r3, r4, r7, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - pop {r3, r4, r5, r6} │ │ │ │ + pop {r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r1, r4, r5, r6, lr} │ │ │ │ + push {r1, r3, r4, r5, r6, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - pop {r1, r3, r4, r6} │ │ │ │ + pop {r1, r5, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r1, r4, r6, lr} │ │ │ │ + push {r1, r3, r4, r6, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ittt ls │ │ │ │ - lslls r5, r1, #1 │ │ │ │ - popls {r1, r2, r5} │ │ │ │ - lslls r5, r1, #1 │ │ │ │ - push {r5, lr} │ │ │ │ + itte ge │ │ │ │ + lslge r5, r1, #1 │ │ │ │ + popge {r1, r2, r3, r5} │ │ │ │ + lsllt r5, r1, #1 │ │ │ │ + push {r3, r5, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r2, r2 │ │ │ │ + adds r2, r3, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bkpt 0x0046 │ │ │ │ + bkpt 0x004e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbnz r4, 3432ba >::_M_default_append(unsigned int)@@Base+0xbd9b6> │ │ │ │ + cbnz r4, 3432bc >::_M_default_append(unsigned int)@@Base+0xbd9b8> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r1, r2, r5, r6, r7} │ │ │ │ + push {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - itt cc │ │ │ │ - lslcc r5, r1, #1 │ │ │ │ - cbnz r2, 3432bc >::_M_default_append(unsigned int)@@Base+0xbd9b8> @ unpredictable │ │ │ │ + itt mi │ │ │ │ + lslmi r5, r1, #1 │ │ │ │ + cbnz r2, 3432be >::_M_default_append(unsigned int)@@Base+0xbd9ba> @ unpredictable │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r2, r3, r4, r5, r7} │ │ │ │ + push {r2, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r4!, {r2, r3, r4, r5, r7} │ │ │ │ + stmia r4!, {r2, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, #40 @ 0x28 │ │ │ │ + subs r4, #48 @ 0x30 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r4, r6, r7} │ │ │ │ + ldmia r3, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r4, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r5!, {r3, r6, r7} │ │ │ │ + stmia r5!, {r4, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r4!, {r2, r3, r7} │ │ │ │ + stmia r4!, {r2, r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbnz r2, 3432ac >::_M_default_append(unsigned int)@@Base+0xbd9a8> │ │ │ │ + cbnz r2, 3432ae >::_M_default_append(unsigned int)@@Base+0xbd9aa> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r3!, {r2, r3, r4, r5} │ │ │ │ + stmia r3!, {r2, r6} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r3, #14 │ │ │ │ + subs r3, #22 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r2, #27 │ │ │ │ + asrs r2, r3, #27 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - rev r4, r5 │ │ │ │ + rev r4, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r0, 3432ce >::_M_default_append(unsigned int)@@Base+0xbd9ca> │ │ │ │ + cbz r0, 3432d0 >::_M_default_append(unsigned int)@@Base+0xbd9cc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - rev r0, r2 │ │ │ │ + rev r0, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r2, 3432ce >::_M_default_append(unsigned int)@@Base+0xbd9ca> │ │ │ │ + cbz r2, 3432d0 >::_M_default_append(unsigned int)@@Base+0xbd9cc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r7} │ │ │ │ + stmia r3!, {r1, r2, r4, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbnz r0, 3432d2 >::_M_default_append(unsigned int)@@Base+0xbd9ce> │ │ │ │ + rev r0, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r7, #58] @ 0x3a │ │ │ │ + ldrh r6, [r0, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r2, #76 @ 0x4c │ │ │ │ + movs r2, #84 @ 0x54 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbnz r0, 3432c6 >::_M_default_append(unsigned int)@@Base+0xbd9c2> │ │ │ │ + cbnz r0, 3432c8 >::_M_default_append(unsigned int)@@Base+0xbd9c4> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - uxth r2, r2 │ │ │ │ + uxth r2, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r6, 3432c4 >::_M_default_append(unsigned int)@@Base+0xbd9c0> │ │ │ │ + cbnz r6, 3432c6 >::_M_default_append(unsigned int)@@Base+0xbd9c2> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sxtb r0, r6 │ │ │ │ + sxtb r0, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [sp, #584] @ 0x248 │ │ │ │ + ldr r0, [sp, #616] @ 0x268 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r2, #24] │ │ │ │ + strb r2, [r3, #24] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r5, sp, #832 @ 0x340 │ │ │ │ + add r5, sp, #864 @ 0x360 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb8f2 │ │ │ │ + @ instruction: 0xb8fa │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r6, 3432fa >::_M_default_append(unsigned int)@@Base+0xbd9f6> │ │ │ │ + cbz r6, 3432fc >::_M_default_append(unsigned int)@@Base+0xbd9f8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb8d2 │ │ │ │ + @ instruction: 0xb8da │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r6, 3432fa >::_M_default_append(unsigned int)@@Base+0xbd9f6> │ │ │ │ + cbz r6, 3432fc >::_M_default_append(unsigned int)@@Base+0xbd9f8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r7, #52] @ 0x34 │ │ │ │ + ldrh r2, [r0, #54] @ 0x36 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - rev r6, r3 │ │ │ │ + rev r6, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb820 │ │ │ │ + @ instruction: 0xb828 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r2!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r3!, {r2} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb804 │ │ │ │ + @ instruction: 0xb80c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r0, 3432e0 >::_M_default_append(unsigned int)@@Base+0xbd9dc> │ │ │ │ + cbz r0, 3432e2 >::_M_default_append(unsigned int)@@Base+0xbd9de> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb7e6 │ │ │ │ + @ instruction: 0xb7ee │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sub sp, #392 @ 0x188 │ │ │ │ + sub sp, #424 @ 0x1a8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ add r3, sp, #348 @ 0x15c │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, fp │ │ │ │ str r3, [sp, #96] @ 0x60 │ │ │ │ @@ -942586,181 +942585,181 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #344] @ (344184 >::_M_default_append(unsigned int)@@Base+0xbe880>) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ str r6, [sp, #28] │ │ │ │ b.w 34150e >::_M_default_append(unsigned int)@@Base+0xbbc0a> │ │ │ │ - stmia r0!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r1!, {r2} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r1, #34] @ 0x22 │ │ │ │ + ldrh r6, [r2, #34] @ 0x22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r0!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r0!, {r1, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r0!, {r1, r4, r5, r7} │ │ │ │ + stmia r0!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r0!, {r1, r4, r5, r7} │ │ │ │ + stmia r0!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r3, #3 │ │ │ │ + asrs r2, r4, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r6, #26] │ │ │ │ + ldrh r2, [r7, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r7, lr} │ │ │ │ + push {r1, r2, r5, r7, lr} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, sp, #608 @ 0x260 │ │ │ │ + add r6, sp, #640 @ 0x280 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r2, r3, r5, r6, lr} │ │ │ │ + push {r1, r2, r4, r5, r6, lr} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, sp, #416 @ 0x1a0 │ │ │ │ + add r6, sp, #448 @ 0x1c0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r2, r3, r6, lr} │ │ │ │ + push {r2, r4, r6, lr} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, sp, #280 @ 0x118 │ │ │ │ + add r6, sp, #312 @ 0x138 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r6, #6 │ │ │ │ + asrs r6, r7, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r1, r3, r5, r6, r7} │ │ │ │ + push {r1, r4, r5, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r5, sp, #912 @ 0x390 │ │ │ │ + add r5, sp, #944 @ 0x3b0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r2, r6, r7} │ │ │ │ + push {r1, r2, r3, r6, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r5, sp, #768 @ 0x300 │ │ │ │ + add r5, sp, #800 @ 0x320 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r2, r5, r7} │ │ │ │ + push {r2, r3, r5, r7} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r5, sp, #632 @ 0x278 │ │ │ │ + add r5, sp, #664 @ 0x298 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r2, #7] │ │ │ │ + strb r4, [r3, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r2, #16] │ │ │ │ + ldrh r4, [r3, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r1, #16] │ │ │ │ + ldrh r4, [r2, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r5, #8] │ │ │ │ + ldrh r2, [r6, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r4, 3440f0 >::_M_default_append(unsigned int)@@Base+0xbe7ec> │ │ │ │ + cbz r4, 3440f2 >::_M_default_append(unsigned int)@@Base+0xbe7ee> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, sp, #312 @ 0x138 │ │ │ │ + add r4, sp, #344 @ 0x158 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bkpt 0x0052 │ │ │ │ + bkpt 0x005a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r4, [r1, #6] │ │ │ │ + ldrh r4, [r2, #6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r6, #4] │ │ │ │ + ldrh r2, [r7, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - uxtb r4, r3 │ │ │ │ + uxtb r4, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, sp, #856 @ 0x358 │ │ │ │ + add r3, sp, #888 @ 0x378 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r2, #34] @ 0x22 │ │ │ │ + strh r0, [r3, #34] @ 0x22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldmia r6!, {r1, r3, r4, r5, r7} │ │ │ │ + ldmia r6, {r1, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r3, r4, r6, r7} │ │ │ │ + stmia r1!, {r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r1!, {r1, r5} │ │ │ │ + stmia r1!, {r1, r3, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r3, #56] @ 0x38 │ │ │ │ + strh r6, [r4, #56] @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r4, #22] │ │ │ │ + strh r0, [r5, #22] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strh r0, [r5, #58] @ 0x3a │ │ │ │ + strh r0, [r6, #58] @ 0x3a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbnz r6, 34412c >::_M_default_append(unsigned int)@@Base+0xbe828> │ │ │ │ + cbnz r6, 34412e >::_M_default_append(unsigned int)@@Base+0xbe82a> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r0, #52] @ 0x34 │ │ │ │ + strh r2, [r1, #52] @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r2, #92] @ 0x5c │ │ │ │ + ldr r2, [r3, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r2, #48] @ 0x30 │ │ │ │ + strh r2, [r3, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - itte le │ │ │ │ - lslle r3, r1, #1 │ │ │ │ - wfile │ │ │ │ - lslgt r3, r1, #1 │ │ │ │ - strh r4, [r5, #40] @ 0x28 │ │ │ │ + ittt al │ │ │ │ + lslal r3, r1, #1 │ │ │ │ + it cc @ unpredictable │ │ │ │ + lslcc r3, r1, #1 │ │ │ │ + strh r4, [r6, #40] @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r7, #44] @ 0x2c │ │ │ │ + strh r2, [r0, #46] @ 0x2e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - cbnz r2, 344126 >::_M_default_append(unsigned int)@@Base+0xbe822> │ │ │ │ + cbnz r2, 344128 >::_M_default_append(unsigned int)@@Base+0xbe824> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r4, #38] @ 0x26 │ │ │ │ + strh r6, [r5, #38] @ 0x26 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #64 @ 0x40 │ │ │ │ + add r7, sp, #96 @ 0x60 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, sp, #40 @ 0x28 │ │ │ │ + add r0, sp, #72 @ 0x48 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bkpt 0x0076 │ │ │ │ + bkpt 0x007e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r0, 344114 >::_M_default_append(unsigned int)@@Base+0xbe810> │ │ │ │ + cbnz r0, 344116 >::_M_default_append(unsigned int)@@Base+0xbe812> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r4, #34] @ 0x22 │ │ │ │ + strh r4, [r5, #34] @ 0x22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #688 @ 0x2b0 │ │ │ │ + add r6, sp, #720 @ 0x2d0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r1, #32] │ │ │ │ + strh r4, [r2, #32] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r4, r5} │ │ │ │ + ldmia r2, {r1, r2, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #888 @ 0x378 │ │ │ │ + add r5, sp, #920 @ 0x398 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, pc, #864 @ (adr r6, 344480 >::_M_default_append(unsigned int)@@Base+0xbeb7c>) │ │ │ │ + add r6, pc, #896 @ (adr r6, 3444a0 >::_M_default_append(unsigned int)@@Base+0xbeb9c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r6, #26] │ │ │ │ + strh r4, [r7, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #624 @ 0x270 │ │ │ │ + add r5, sp, #656 @ 0x290 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, pc, #600 @ (adr r6, 344384 >::_M_default_append(unsigned int)@@Base+0xbea80>) │ │ │ │ + add r6, pc, #632 @ (adr r6, 3443a4 >::_M_default_append(unsigned int)@@Base+0xbeaa0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r5, #20 │ │ │ │ + asrs r4, r6, #20 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r1, #24] │ │ │ │ + strh r4, [r2, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #72 @ 0x48 │ │ │ │ + add r5, sp, #104 @ 0x68 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, pc, #48 @ (adr r6, 34416c >::_M_default_append(unsigned int)@@Base+0xbe868>) │ │ │ │ + add r6, pc, #80 @ (adr r6, 34418c >::_M_default_append(unsigned int)@@Base+0xbe888>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r4, #18 │ │ │ │ + asrs r6, r5, #18 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r7, #18] │ │ │ │ + strh r0, [r0, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r3, #18] │ │ │ │ + strh r4, [r4, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - pop {r3, r5} │ │ │ │ + pop {r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb616 │ │ │ │ + @ instruction: 0xb61e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, sp, #256 @ 0x100 │ │ │ │ + add r4, sp, #288 @ 0x120 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r5, pc, #240 @ (adr r5, 344248 >::_M_default_append(unsigned int)@@Base+0xbe944>) │ │ │ │ + add r5, pc, #272 @ (adr r5, 344268 >::_M_default_append(unsigned int)@@Base+0xbe964>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, sp, #128 @ 0x80 │ │ │ │ + add r4, sp, #160 @ 0xa0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r5, pc, #112 @ (adr r5, 3441d0 >::_M_default_append(unsigned int)@@Base+0xbe8cc>) │ │ │ │ + add r5, pc, #144 @ (adr r5, 3441f0 >::_M_default_append(unsigned int)@@Base+0xbe8ec>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r2, r3, r7, lr} │ │ │ │ + push {r2, r4, r7, lr} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r1, r3, r7, lr} │ │ │ │ + push {r1, r4, r7, lr} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - push {r2, r3, r5, r7, lr} │ │ │ │ + push {r2, r4, r5, r7, lr} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r1, #6] │ │ │ │ + strh r4, [r2, #6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #88 @ 0x58 │ │ │ │ + add r3, sp, #120 @ 0x78 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, sp, #424 @ 0x1a8 │ │ │ │ + add r2, sp, #456 @ 0x1c8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r1, sp, #816 @ 0x330 │ │ │ │ + add r1, sp, #848 @ 0x350 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, pc, #800 @ (adr r2, 3444a0 >::_M_default_append(unsigned int)@@Base+0xbeb9c>) │ │ │ │ + add r2, pc, #832 @ (adr r2, 3444c0 >::_M_default_append(unsigned int)@@Base+0xbebbc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, sp, #688 @ 0x2b0 │ │ │ │ + add r1, sp, #720 @ 0x2d0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, pc, #672 @ (adr r2, 344428 >::_M_default_append(unsigned int)@@Base+0xbeb24>) │ │ │ │ + add r2, pc, #704 @ (adr r2, 344448 >::_M_default_append(unsigned int)@@Base+0xbeb44>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ str r5, [sp, #4] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, fp │ │ │ │ vmov.f64 d0, #112 @ 0x3f800000 1.0 │ │ │ │ ldr r3, [r4, #0] │ │ │ │ str r3, [sp, #0] │ │ │ │ @@ -942990,71 +942989,71 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #124] @ (344464 >::_M_default_append(unsigned int)@@Base+0xbeb60>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ str r5, [sp, #28] │ │ │ │ b.w 3431c2 >::_M_default_append(unsigned int)@@Base+0xbd8be> │ │ │ │ - add r0, sp, #64 @ 0x40 │ │ │ │ + add r0, sp, #96 @ 0x60 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r1, pc, #48 @ (adr r1, 34442c >::_M_default_append(unsigned int)@@Base+0xbeb28>) │ │ │ │ + add r1, pc, #80 @ (adr r1, 34444c >::_M_default_append(unsigned int)@@Base+0xbeb48>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #768 @ (adr r7, 344700 >::_M_default_append(unsigned int)@@Base+0xbedfc>) │ │ │ │ + add r7, pc, #800 @ (adr r7, 344720 >::_M_default_append(unsigned int)@@Base+0xbee1c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, pc, #752 @ (adr r0, 3446f4 >::_M_default_append(unsigned int)@@Base+0xbedf0>) │ │ │ │ + add r0, pc, #784 @ (adr r0, 344714 >::_M_default_append(unsigned int)@@Base+0xbee10>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #656 @ (adr r7, 344698 >::_M_default_append(unsigned int)@@Base+0xbed94>) │ │ │ │ + add r7, pc, #688 @ (adr r7, 3446b8 >::_M_default_append(unsigned int)@@Base+0xbedb4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, pc, #632 @ (adr r0, 344684 >::_M_default_append(unsigned int)@@Base+0xbed80>) │ │ │ │ + add r0, pc, #664 @ (adr r0, 3446a4 >::_M_default_append(unsigned int)@@Base+0xbeda0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #544 @ (adr r7, 344630 >::_M_default_append(unsigned int)@@Base+0xbed2c>) │ │ │ │ + add r7, pc, #576 @ (adr r7, 344650 >::_M_default_append(unsigned int)@@Base+0xbed4c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, pc, #520 @ (adr r0, 34461c >::_M_default_append(unsigned int)@@Base+0xbed18>) │ │ │ │ + add r0, pc, #552 @ (adr r0, 34463c >::_M_default_append(unsigned int)@@Base+0xbed38>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #416 @ (adr r7, 3445b8 >::_M_default_append(unsigned int)@@Base+0xbecb4>) │ │ │ │ + add r7, pc, #448 @ (adr r7, 3445d8 >::_M_default_append(unsigned int)@@Base+0xbecd4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, pc, #400 @ (adr r0, 3445ac >::_M_default_append(unsigned int)@@Base+0xbeca8>) │ │ │ │ + add r0, pc, #432 @ (adr r0, 3445cc >::_M_default_append(unsigned int)@@Base+0xbecc8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #240 @ (adr r7, 344510 >::_M_default_append(unsigned int)@@Base+0xbec0c>) │ │ │ │ + add r7, pc, #272 @ (adr r7, 344530 >::_M_default_append(unsigned int)@@Base+0xbec2c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, pc, #224 @ (adr r0, 344504 >::_M_default_append(unsigned int)@@Base+0xbec00>) │ │ │ │ + add r0, pc, #256 @ (adr r0, 344524 >::_M_default_append(unsigned int)@@Base+0xbec20>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #568 @ 0x238 │ │ │ │ + add r0, sp, #600 @ 0x258 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r7, pc, #48 @ (adr r7, 34445c >::_M_default_append(unsigned int)@@Base+0xbeb58>) │ │ │ │ + add r7, pc, #80 @ (adr r7, 34447c >::_M_default_append(unsigned int)@@Base+0xbeb78>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, pc, #32 @ (adr r0, 344450 >::_M_default_append(unsigned int)@@Base+0xbeb4c>) │ │ │ │ + add r0, pc, #64 @ (adr r0, 344470 >::_M_default_append(unsigned int)@@Base+0xbeb6c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #944 @ (adr r6, 3447e4 >::_M_default_append(unsigned int)@@Base+0xbeee0>) │ │ │ │ + add r6, pc, #976 @ (adr r6, 344804 >::_M_default_append(unsigned int)@@Base+0xbef00>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [sp, #928] @ 0x3a0 │ │ │ │ + ldr r7, [sp, #960] @ 0x3c0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r4, 344446 >::_M_default_append(unsigned int)@@Base+0xbeb42> │ │ │ │ + cbz r4, 344448 >::_M_default_append(unsigned int)@@Base+0xbeb44> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r1, #13 │ │ │ │ + lsls r2, r2, #13 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, pc, #648 @ (adr r6, 3446cc >::_M_default_append(unsigned int)@@Base+0xbedc8>) │ │ │ │ + add r6, pc, #680 @ (adr r6, 3446ec >::_M_default_append(unsigned int)@@Base+0xbede8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [sp, #632] @ 0x278 │ │ │ │ + ldr r7, [sp, #664] @ 0x298 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add sp, #272 @ 0x110 │ │ │ │ + add sp, #304 @ 0x130 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sub sp, #80 @ 0x50 │ │ │ │ + sub sp, #112 @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, pc, #328 @ (adr r6, 34459c >::_M_default_append(unsigned int)@@Base+0xbec98>) │ │ │ │ + add r6, pc, #360 @ (adr r6, 3445bc >::_M_default_append(unsigned int)@@Base+0xbecb8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [sp, #312] @ 0x138 │ │ │ │ + ldr r7, [sp, #344] @ 0x158 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sub sp, #232 @ 0xe8 │ │ │ │ + sub sp, #264 @ 0x108 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sub sp, #320 @ 0x140 │ │ │ │ + sub sp, #352 @ 0x160 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r5, pc, #960 @ (adr r5, 344824 >::_M_default_append(unsigned int)@@Base+0xbef20>) │ │ │ │ + add r5, pc, #992 @ (adr r5, 344844 >::_M_default_append(unsigned int)@@Base+0xbef40>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [sp, #944] @ 0x3b0 │ │ │ │ + ldr r6, [sp, #976] @ 0x3d0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ vmov.f64 d7, d1 │ │ │ │ @@ -943100,17 +943099,17 @@ │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mov r0, r3 │ │ │ │ add sp, #52 @ 0x34 │ │ │ │ pop {pc} │ │ │ │ - add r5, pc, #8 @ (adr r5, 3444f0 >::_M_default_append(unsigned int)@@Base+0xbebec>) │ │ │ │ + add r5, pc, #40 @ (adr r5, 344510 >::_M_default_append(unsigned int)@@Base+0xbec0c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [sp, #1016] @ 0x3f8 │ │ │ │ + ldr r6, [sp, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ mov r0, r1 │ │ │ │ bx lr │ │ │ │ subs r0, r1, r2 │ │ │ │ clz r0, r0 │ │ │ │ @@ -943160,15 +943159,15 @@ │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ add r4, pc, #856 @ (adr r4, 3448cc >::_M_default_append(unsigned int)@@Base+0xbefc8>) │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add sp, #384 @ 0x180 │ │ │ │ + add sp, #416 @ 0x1a0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ add r4, pc, #648 @ (adr r4, 344808 >::_M_default_append(unsigned int)@@Base+0xbef04>) │ │ │ │ lsls r5, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3800] @ 0xed8 │ │ │ │ @@ -943239,29 +943238,29 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ ldr r3, [pc, #40] @ (344650 >::_M_default_append(unsigned int)@@Base+0xbed4c>) │ │ │ │ add r3, pc │ │ │ │ b.n 3445d8 >::_M_default_append(unsigned int)@@Base+0xbecd4> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ add r4, pc, #392 @ (adr r4, 3447bc >::_M_default_append(unsigned int)@@Base+0xbeeb8>) │ │ │ │ lsls r5, r2, #1 │ │ │ │ - add sp, #128 @ 0x80 │ │ │ │ + add sp, #160 @ 0xa0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r1, [sp, #696] @ 0x2b8 │ │ │ │ + str r1, [sp, #728] @ 0x2d8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r1, [sp, #808] @ 0x328 │ │ │ │ + str r1, [sp, #840] @ 0x348 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r1, [sp, #784] @ 0x310 │ │ │ │ + str r1, [sp, #816] @ 0x330 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r1, [sp, #792] @ 0x318 │ │ │ │ + str r1, [sp, #824] @ 0x338 │ │ │ │ lsls r5, r1, #1 │ │ │ │ add r3, pc, #920 @ (adr r3, 3449e8 >::_M_default_append(unsigned int)@@Base+0xbf0e4>) │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r1, [sp, #432] @ 0x1b0 │ │ │ │ + str r1, [sp, #464] @ 0x1d0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ mov r6, r2 │ │ │ │ mov r9, r2 │ │ │ │ @@ -943416,35 +943415,35 @@ │ │ │ │ ... │ │ │ │ add r3, pc, #544 @ (adr r3, 344a04 >::_M_default_append(unsigned int)@@Base+0xbf100>) │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ add r3, pc, #400 @ (adr r3, 34497c >::_M_default_append(unsigned int)@@Base+0xbf078>) │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r1, #50] @ 0x32 │ │ │ │ + strh r2, [r2, #50] @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, sp, #976 @ 0x3d0 │ │ │ │ + add r6, sp, #1008 @ 0x3f0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [sp, #0] │ │ │ │ + ldr r4, [sp, #32] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #472 @ 0x1d8 │ │ │ │ + add r6, sp, #504 @ 0x1f8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [sp, #520] @ 0x208 │ │ │ │ + ldr r3, [sp, #552] @ 0x228 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #352 @ 0x160 │ │ │ │ + add r6, sp, #384 @ 0x180 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [sp, #400] @ 0x190 │ │ │ │ + ldr r3, [sp, #432] @ 0x1b0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #120 @ 0x78 │ │ │ │ + add r6, sp, #152 @ 0x98 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [sp, #168] @ 0xa8 │ │ │ │ + ldr r3, [sp, #200] @ 0xc8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #0 │ │ │ │ + add r6, sp, #32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [sp, #48] @ 0x30 │ │ │ │ + ldr r3, [sp, #80] @ 0x50 │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #32 │ │ │ │ mov r7, r1 │ │ │ │ @@ -943640,39 +943639,39 @@ │ │ │ │ nop │ │ │ │ add r1, pc, #784 @ (adr r1, 344d38 >::_M_default_append(unsigned int)@@Base+0xbf434>) │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ add r1, pc, #248 @ (adr r1, 344b28 >::_M_default_append(unsigned int)@@Base+0xbf224>) │ │ │ │ lsls r5, r2, #1 │ │ │ │ - add r4, sp, #688 @ 0x2b0 │ │ │ │ + add r4, sp, #720 @ 0x2d0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r1, [sp, #768] @ 0x300 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, sp, #448 @ 0x1c0 │ │ │ │ + add r4, sp, #480 @ 0x1e0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, sp, #160 @ 0xa0 │ │ │ │ + add r4, sp, #192 @ 0xc0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [sp, #208] @ 0xd0 │ │ │ │ + ldr r1, [sp, #240] @ 0xf0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, sp, #40 @ 0x28 │ │ │ │ + add r4, sp, #72 @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [sp, #88] @ 0x58 │ │ │ │ + ldr r1, [sp, #120] @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #952 @ 0x3b8 │ │ │ │ + add r3, sp, #984 @ 0x3d8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, sp, #1008 @ 0x3f0 │ │ │ │ + add r4, sp, #16 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, sp, #832 @ 0x340 │ │ │ │ + add r3, sp, #864 @ 0x360 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [sp, #872] @ 0x368 │ │ │ │ + ldr r0, [sp, #904] @ 0x388 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [sp, #744] @ 0x2e8 │ │ │ │ + ldr r0, [sp, #776] @ 0x308 │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ subs.w fp, r2, #0 │ │ │ │ @@ -943761,23 +943760,23 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #28] @ (344b74 >::_M_default_append(unsigned int)@@Base+0xbf270>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 344b3c >::_M_default_append(unsigned int)@@Base+0xbf238> │ │ │ │ - add r3, sp, #104 @ 0x68 │ │ │ │ + add r3, sp, #136 @ 0x88 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, sp, #624 @ 0x270 │ │ │ │ + add r2, sp, #656 @ 0x290 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r7, [sp, #672] @ 0x2a0 │ │ │ │ + str r7, [sp, #704] @ 0x2c0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #440 @ 0x1b8 │ │ │ │ + add r2, sp, #472 @ 0x1d8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r7, [sp, #480] @ 0x1e0 │ │ │ │ + str r7, [sp, #512] @ 0x200 │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r2 │ │ │ │ @@ -943806,15 +943805,15 @@ │ │ │ │ mov r0, r6 │ │ │ │ add r2, pc │ │ │ │ bl 52d660 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r5, #0] │ │ │ │ strb r3, [r4, #0] │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ - strb r6, [r0, #15] │ │ │ │ + strb r6, [r1, #15] │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ add.w r4, r1, #131072 @ 0x20000 │ │ │ │ sub sp, #28 │ │ │ │ @@ -944138,19 +944137,19 @@ │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r3 │ │ │ │ bl 13b74 │ │ │ │ movs r3, #8 │ │ │ │ movs r0, #0 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ b.n 344c84 >::_M_default_append(unsigned int)@@Base+0xbf380> │ │ │ │ - add r0, sp, #256 @ 0x100 │ │ │ │ + add r0, sp, #288 @ 0x120 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, sp, #136 @ 0x88 │ │ │ │ + add r0, sp, #168 @ 0xa8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [sp, #872] @ 0x368 │ │ │ │ + str r4, [sp, #904] @ 0x388 │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr.w r2, [pc, #1692] @ 3455fc >::_M_default_append(unsigned int)@@Base+0xbfcf8> │ │ │ │ add.w r4, r1, #131072 @ 0x20000 │ │ │ │ @@ -944731,23 +944730,23 @@ │ │ │ │ nop │ │ │ │ ldr r2, [sp, #560] @ 0x230 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r0, [sp, #320] @ 0x140 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - add r1, pc, #400 @ (adr r1, 34579c >::_M_default_append(unsigned int)@@Base+0xbfe98>) │ │ │ │ + add r1, pc, #432 @ (adr r1, 3457bc >::_M_default_append(unsigned int)@@Base+0xbfeb8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, pc, #960 @ (adr r0, 3459d0 >::_M_default_append(unsigned int)@@Base+0xc00cc>) │ │ │ │ + add r0, pc, #992 @ (adr r0, 3459f0 >::_M_default_append(unsigned int)@@Base+0xc00ec>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, pc, #856 @ (adr r0, 34596c >::_M_default_append(unsigned int)@@Base+0xc0068>) │ │ │ │ + add r0, pc, #888 @ (adr r0, 34598c >::_M_default_append(unsigned int)@@Base+0xc0088>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cbz r6, 34566c >::_M_default_append(unsigned int)@@Base+0xbfd68> │ │ │ │ + cbz r6, 34566e >::_M_default_append(unsigned int)@@Base+0xbfd6a> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r0, #22] │ │ │ │ + strb r6, [r1, #22] │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r7, r2 │ │ │ │ ldr r2, [pc, #156] @ (3456cc >::_M_default_append(unsigned int)@@Base+0xbfdc8>) │ │ │ │ @@ -944818,17 +944817,17 @@ │ │ │ │ b.n 34568a >::_M_default_append(unsigned int)@@Base+0xbfd86> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r3, [sp, #784] @ 0x310 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strh r6, [r2, #16] │ │ │ │ + strh r6, [r3, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stcl 0, cr0, [ip, #304]! @ 0x130 │ │ │ │ + ldcl 0, cr0, [r4, #304]! @ 0x130 │ │ │ │ str r3, [sp, #568] @ 0x238 │ │ │ │ lsls r5, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2640] @ 0xa50 │ │ │ │ subw sp, sp, #1420 @ 0x58c │ │ │ │ @@ -945070,43 +945069,43 @@ │ │ │ │ b.n 3458ce >::_M_default_append(unsigned int)@@Base+0xbffca> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r2, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [r4, #16] │ │ │ │ + ldr r4, [r5, #16] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #384] @ 0x180 │ │ │ │ + ldr r7, [sp, #416] @ 0x1a0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r6, r0] │ │ │ │ + str r4, [r7, r0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r7, [sp, #136] @ 0x88 │ │ │ │ + ldr r7, [sp, #168] @ 0xa8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r6, #0] │ │ │ │ + ldr r2, [r7, #0] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r6, #116] @ 0x74 │ │ │ │ + str r0, [r7, #116] @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r0, #116] @ 0x74 │ │ │ │ + str r6, [r1, #116] @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ str r1, [sp, #680] @ 0x2a8 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - str r6, [r1, #112] @ 0x70 │ │ │ │ + str r6, [r2, #112] @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #112] @ (345a34 >::_M_default_append(unsigned int)@@Base+0xc0130>) │ │ │ │ + ldr r7, [pc, #144] @ (345a54 >::_M_default_append(unsigned int)@@Base+0xc0150>) │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r6, [sp, #8] │ │ │ │ + ldr r6, [sp, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r4, #112] @ 0x70 │ │ │ │ + str r2, [r5, #112] @ 0x70 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - stmia r6!, {r1, r5} │ │ │ │ + stmia r6!, {r1, r3, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r4, #96] @ 0x60 │ │ │ │ + str r2, [r5, #96] @ 0x60 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r1, #96] @ 0x60 │ │ │ │ + str r2, [r2, #96] @ 0x60 │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ ldr.w r4, [pc, #2832] @ 346500 >::_M_default_append(unsigned int)@@Base+0xc0bfc> │ │ │ │ @@ -946162,56 +946161,56 @@ │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ str.w r9, [sp, #56] @ 0x38 │ │ │ │ b.w 345c7c >::_M_default_append(unsigned int)@@Base+0xc0378> │ │ │ │ str r0, [sp, #0] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [sp, #880] @ 0x370 │ │ │ │ + ldr r2, [sp, #912] @ 0x390 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [sp, #320] @ 0x140 │ │ │ │ + ldr r2, [sp, #352] @ 0x160 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r3, #58] @ 0x3a │ │ │ │ + strh r0, [r4, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldrh r2, [r5, #50] @ 0x32 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r2, [r0, #18] │ │ │ │ + ldrb r2, [r1, #18] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xe85c004c │ │ │ │ - ldrb r6, [r5, #15] │ │ │ │ + strd r0, r0, [r4], #-304 @ 0x130 │ │ │ │ + ldrb r6, [r6, #15] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3464cc >::_M_default_append(unsigned int)@@Base+0xc0bc8> │ │ │ │ + b.n 3464dc >::_M_default_append(unsigned int)@@Base+0xc0bd8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [sp, #528] @ 0x210 │ │ │ │ + ldr r1, [sp, #560] @ 0x230 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r2, #9] │ │ │ │ + ldrb r2, [r3, #9] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [sp, #872] @ 0x368 │ │ │ │ + str r6, [sp, #904] @ 0x388 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r2, #2] │ │ │ │ + ldrb r0, [r3, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r5, [sp, #104] @ 0x68 │ │ │ │ + str r5, [sp, #136] @ 0x88 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r6, #30] │ │ │ │ + strb r6, [r7, #30] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r7, [sp, #472] @ 0x1d8 │ │ │ │ + str r7, [sp, #504] @ 0x1f8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [sp, #16] │ │ │ │ + str r6, [sp, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [sp, #552] @ 0x228 │ │ │ │ + str r6, [sp, #584] @ 0x248 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r5, [sp, #408] @ 0x198 │ │ │ │ + str r5, [sp, #440] @ 0x1b8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [sp, #376] @ 0x178 │ │ │ │ + str r4, [sp, #408] @ 0x198 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r5, [sp, #424] @ 0x1a8 │ │ │ │ + str r5, [sp, #456] @ 0x1c8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [sp, #96] @ 0x60 │ │ │ │ + str r2, [sp, #128] @ 0x80 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r1, [sp, #256] @ 0x100 │ │ │ │ + str r1, [sp, #288] @ 0x120 │ │ │ │ lsls r5, r1, #1 │ │ │ │ cmp.w r9, #0 │ │ │ │ beq.w 346278 >::_M_default_append(unsigned int)@@Base+0xc0974> │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r2, [r2, #0] │ │ │ │ cmp r2, #0 │ │ │ │ ble.w 346022 >::_M_default_append(unsigned int)@@Base+0xc071e> │ │ │ │ @@ -946424,73 +946423,73 @@ │ │ │ │ ldr r0, [pc, #132] @ (346840 >::_M_default_append(unsigned int)@@Base+0xc0f3c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 345b82 >::_M_default_append(unsigned int)@@Base+0xc027e> │ │ │ │ mov r2, r9 │ │ │ │ b.n 3462e6 >::_M_default_append(unsigned int)@@Base+0xc09e2> │ │ │ │ - str r3, [sp, #672] @ 0x2a0 │ │ │ │ + str r3, [sp, #704] @ 0x2c0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [sp, #176] @ 0xb0 │ │ │ │ + str r0, [sp, #208] @ 0xd0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r6, #20] │ │ │ │ + ldrb r6, [r7, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [sp, #56] @ 0x38 │ │ │ │ + str r0, [sp, #88] @ 0x58 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r3, #20] │ │ │ │ + ldrb r0, [r4, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r6, #62] @ 0x3e │ │ │ │ + ldrh r0, [r7, #62] @ 0x3e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r7, #19] │ │ │ │ + ldrb r2, [r0, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r2, #62] @ 0x3e │ │ │ │ + ldrh r2, [r3, #62] @ 0x3e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r3, #19] │ │ │ │ + ldrb r4, [r4, #19] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r1, [sp, #376] @ 0x178 │ │ │ │ + str r1, [sp, #408] @ 0x198 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r1, [sp, #568] @ 0x238 │ │ │ │ + str r1, [sp, #600] @ 0x258 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [sp, #440] @ 0x1b8 │ │ │ │ + str r2, [sp, #472] @ 0x1d8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [sp, #600] @ 0x258 │ │ │ │ + str r0, [sp, #632] @ 0x278 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [sp, #296] @ 0x128 │ │ │ │ + str r0, [sp, #328] @ 0x148 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [sp, #1000] @ 0x3e8 │ │ │ │ + str r3, [sp, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r1, [sp, #616] @ 0x268 │ │ │ │ + str r1, [sp, #648] @ 0x288 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [sp, #600] @ 0x258 │ │ │ │ + str r0, [sp, #632] @ 0x278 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r0, [r1, #56] @ 0x38 │ │ │ │ + ldrh r0, [r2, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r2, #16] │ │ │ │ + ldrb r4, [r3, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r6, #6] │ │ │ │ + strb r4, [r7, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r0, #54] @ 0x36 │ │ │ │ + ldrh r2, [r1, #54] @ 0x36 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r1, #15] │ │ │ │ + ldrb r4, [r2, #15] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r4, #52] @ 0x34 │ │ │ │ + ldrh r4, [r5, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r5, #14] │ │ │ │ + ldrb r6, [r6, #14] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r1, #50] @ 0x32 │ │ │ │ + ldrh r0, [r2, #50] @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r2, #13] │ │ │ │ + ldrb r2, [r3, #13] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r5, #48] @ 0x30 │ │ │ │ + ldrh r2, [r6, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r6, #12] │ │ │ │ + ldrb r4, [r7, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r1, #48] @ 0x30 │ │ │ │ + ldrh r4, [r2, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r2, #12] │ │ │ │ + ldrb r6, [r3, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ sub sp, #68 @ 0x44 │ │ │ │ ldr r4, [pc, #848] @ (346ba8 >::_M_default_append(unsigned int)@@Base+0xc12a4>) │ │ │ │ @@ -946832,33 +946831,33 @@ │ │ │ │ b.n 346920 >::_M_default_append(unsigned int)@@Base+0xc101c> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ strh r4, [r3, #12] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r3, #38] @ 0x26 │ │ │ │ + ldrh r6, [r4, #38] @ 0x26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r5, #7] │ │ │ │ + ldrb r2, [r6, #7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ strh r4, [r0, #8] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r0, [r6, #34] @ 0x22 │ │ │ │ + ldrh r0, [r7, #34] @ 0x22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r7, #5] │ │ │ │ + ldrb r4, [r0, #6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r6, #32] │ │ │ │ + ldrh r2, [r7, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r6, [r6, #32] │ │ │ │ + ldrh r6, [r7, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r0, #5] │ │ │ │ + ldrb r0, [r1, #5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r1, #92] @ 0x5c │ │ │ │ + ldr r6, [r2, #92] @ 0x5c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r4, #76] @ 0x4c │ │ │ │ + ldr r0, [r5, #76] @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ cmp r3, #61 @ 0x3d │ │ │ │ bne.n 346be4 >::_M_default_append(unsigned int)@@Base+0xc12e0> │ │ │ │ ldrb r3, [r1, #1] │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 346aae >::_M_default_append(unsigned int)@@Base+0xc11aa> │ │ │ │ ldr r3, [sp, #28] │ │ │ │ @@ -947148,41 +947147,41 @@ │ │ │ │ vldr s15, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [sp, #28] │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ vcvt.f64.s32 d0, s15 │ │ │ │ bl 505378 │ │ │ │ b.n 34691a >::_M_default_append(unsigned int)@@Base+0xc1016> │ │ │ │ nop │ │ │ │ - ldrh r0, [r0, #10] │ │ │ │ + ldrh r0, [r1, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r7, #0] │ │ │ │ + ldrh r2, [r0, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r4, [r5, #28] │ │ │ │ + ldrh r4, [r6, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r7, #24] │ │ │ │ + ldrh r2, [r0, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r4, [r1, #30] │ │ │ │ + ldrh r4, [r2, #30] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r2, #60] @ 0x3c │ │ │ │ + strh r2, [r3, #60] @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r3, #18] │ │ │ │ + strb r6, [r4, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r7, #44] @ 0x2c │ │ │ │ + ldr r0, [r0, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r4, #58] @ 0x3a │ │ │ │ + strh r6, [r5, #58] @ 0x3a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r6, #17] │ │ │ │ + strb r2, [r7, #17] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r1, #58] @ 0x3a │ │ │ │ + strh r4, [r2, #58] @ 0x3a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r2, #17] │ │ │ │ + strb r6, [r3, #17] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r6, #0] │ │ │ │ + ldrh r0, [r7, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r5, #28] │ │ │ │ + ldr r0, [r6, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -947690,83 +947689,83 @@ │ │ │ │ b.n 346fc0 >::_M_default_append(unsigned int)@@Base+0xc16bc> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ ldrb r4, [r5, #10] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strh r4, [r5, #48] @ 0x30 │ │ │ │ + strh r4, [r6, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r6, #12] │ │ │ │ + strb r6, [r7, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r2, #48] @ 0x30 │ │ │ │ + strh r0, [r3, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r3, #12] │ │ │ │ + strb r2, [r4, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldrb r2, [r5, #8] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r2, [r0, #40] @ 0x28 │ │ │ │ + strh r2, [r1, #40] @ 0x28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r6, #34] @ 0x22 │ │ │ │ + strh r4, [r7, #34] @ 0x22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r0, #6] │ │ │ │ + strb r0, [r1, #6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r1, #32] │ │ │ │ + strh r0, [r2, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r2, #4] │ │ │ │ + strb r4, [r3, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r1, #30] │ │ │ │ + strh r0, [r2, #30] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r3, #28] │ │ │ │ + strh r6, [r4, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r5, #2] │ │ │ │ + strb r2, [r6, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r0, #28] │ │ │ │ + strh r4, [r1, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r2, #2] │ │ │ │ + strb r0, [r3, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r3, #26] │ │ │ │ + strh r4, [r4, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r5, #1] │ │ │ │ + strb r0, [r6, #1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r3, #22] │ │ │ │ + strh r2, [r4, #22] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r4, #124] @ 0x7c │ │ │ │ + ldr r6, [r5, #124] @ 0x7c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r5, #20] │ │ │ │ + strh r6, [r6, #20] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r7, #120] @ 0x78 │ │ │ │ + ldr r2, [r0, #124] @ 0x7c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r4, #54] @ 0x36 │ │ │ │ + strh r6, [r5, #54] @ 0x36 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r2, #18] │ │ │ │ + strh r6, [r3, #18] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r4, #116] @ 0x74 │ │ │ │ + ldr r2, [r5, #116] @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r7, #48] @ 0x30 │ │ │ │ + strh r6, [r0, #50] @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r0, #14] │ │ │ │ + strh r0, [r1, #14] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r1, #108] @ 0x6c │ │ │ │ + ldr r4, [r2, #108] @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r4, #12] │ │ │ │ + strh r0, [r5, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r5, #104] @ 0x68 │ │ │ │ + ldr r4, [r6, #104] @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r6, #10] │ │ │ │ + strh r6, [r7, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r0, #104] @ 0x68 │ │ │ │ + ldr r2, [r1, #104] @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r1, #10] │ │ │ │ + strh r6, [r2, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r3, #100] @ 0x64 │ │ │ │ + ldr r2, [r4, #100] @ 0x64 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r4, #8] │ │ │ │ + strh r4, [r5, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r6, #96] @ 0x60 │ │ │ │ + ldr r0, [r7, #96] @ 0x60 │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -948070,33 +948069,33 @@ │ │ │ │ ... │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ strb r0, [r6, #17] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r2, #20] │ │ │ │ + str r2, [r3, #20] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r3, r5} │ │ │ │ + ldmia r5, {r1, r2, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r1, #32] │ │ │ │ + strh r6, [r2, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r0, #25] │ │ │ │ + ldrb r0, [r1, #25] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r3, #23] │ │ │ │ + ldrb r0, [r4, #23] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r4, #44] @ 0x2c │ │ │ │ + ldr r4, [r5, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r6, #21] │ │ │ │ + ldrb r6, [r7, #21] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r0, #40] @ 0x28 │ │ │ │ + ldr r2, [r1, #40] @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ strb r6, [r2, #6] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - strh r6, [r0, #12] │ │ │ │ + strh r6, [r1, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ sub.w r2, r5, #12 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ str r2, [sp, #48] @ 0x30 │ │ │ │ bl 55c3e4 │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ @@ -948383,53 +948382,53 @@ │ │ │ │ add r2, pc │ │ │ │ bl 344580 >::_M_default_append(unsigned int)@@Base+0xbec7c> │ │ │ │ b.n 347758 >::_M_default_append(unsigned int)@@Base+0xc1e54> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - ldrb r4, [r1, #18] │ │ │ │ + ldrb r4, [r2, #18] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r3, #24] │ │ │ │ + ldr r0, [r4, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r6, #17] │ │ │ │ + ldrb r2, [r7, #17] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r7, #20] │ │ │ │ + ldr r6, [r0, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r3, #17] │ │ │ │ + ldrb r0, [r4, #17] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r4, #20] │ │ │ │ + ldr r4, [r5, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r7, #16] │ │ │ │ + ldrb r6, [r0, #17] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r1, #20] │ │ │ │ + ldr r2, [r2, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r2, #6] │ │ │ │ + strh r2, [r3, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r5, #4] │ │ │ │ + strh r4, [r6, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r4, #6] │ │ │ │ + strh r6, [r5, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r4, [r0, #8] │ │ │ │ + strh r4, [r1, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r2, #12] │ │ │ │ + ldrb r6, [r3, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r4, #0] │ │ │ │ + ldr r2, [r5, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r5, #0] │ │ │ │ + strh r6, [r6, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r0, [r2, #2] │ │ │ │ + strh r0, [r3, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r1, #2] │ │ │ │ + strh r2, [r2, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r7, #7] │ │ │ │ + ldrb r4, [r0, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r1, #112] @ 0x70 │ │ │ │ + str r0, [r2, #112] @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r4, #29] │ │ │ │ + ldrb r2, [r5, #29] │ │ │ │ lsls r5, r1, #1 │ │ │ │ str r0, [sp, #48] @ 0x30 │ │ │ │ movw r1, #1924 @ 0x784 │ │ │ │ ldr r0, [pc, #72] @ (347c94 >::_M_default_append(unsigned int)@@Base+0xc2390>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -948454,21 +948453,21 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #24] @ (347ca0 >::_M_default_append(unsigned int)@@Base+0xc239c>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 347858 >::_M_default_append(unsigned int)@@Base+0xc1f54> │ │ │ │ nop │ │ │ │ - ldrb r0, [r6, #5] │ │ │ │ + ldrb r0, [r7, #5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r7, #100] @ 0x64 │ │ │ │ + str r4, [r0, #104] @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r7, #4] │ │ │ │ + ldrb r6, [r0, #5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r1, #100] @ 0x64 │ │ │ │ + str r2, [r2, #100] @ 0x64 │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -948931,57 +948930,57 @@ │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ldr r0, [r4, #80] @ 0x50 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r0, [r6, #2] │ │ │ │ + ldrb r0, [r7, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r7, #88] @ 0x58 │ │ │ │ + str r2, [r0, #92] @ 0x5c │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r2, [r1, #76] @ 0x4c │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrb r4, [r1, #1] │ │ │ │ + ldrb r4, [r2, #1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r2, #84] @ 0x54 │ │ │ │ + str r6, [r3, #84] @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r6, #19] │ │ │ │ + ldrb r4, [r7, #19] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r7, #29] │ │ │ │ + strb r6, [r0, #30] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r4, #29] │ │ │ │ + strb r4, [r5, #29] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r6, #68] @ 0x44 │ │ │ │ + str r0, [r7, #68] @ 0x44 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r5, #23] │ │ │ │ + strb r6, [r6, #23] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r2, #23] │ │ │ │ + strb r4, [r3, #23] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r4, #44] @ 0x2c │ │ │ │ + str r0, [r5, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r7, #22] │ │ │ │ + strb r2, [r0, #23] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r0, #44] @ 0x2c │ │ │ │ + str r6, [r1, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r5, #10] │ │ │ │ + ldrb r2, [r6, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r0, #13] │ │ │ │ + ldrb r4, [r1, #13] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r0, #11] │ │ │ │ + ldrb r6, [r1, #11] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r7, #10] │ │ │ │ + ldrb r6, [r0, #11] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r6, #18] │ │ │ │ + strb r2, [r7, #18] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r7, #24] │ │ │ │ + str r6, [r0, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r0, #18] │ │ │ │ + strb r6, [r1, #18] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r2, #24] │ │ │ │ + str r2, [r3, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r2, [r3, #32] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [sp, #76] @ 0x4c │ │ │ │ subs r3, r2, #1 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ @@ -949101,27 +949100,27 @@ │ │ │ │ b.n 347d20 >::_M_default_append(unsigned int)@@Base+0xc241c> │ │ │ │ ldr r2, [pc, #36] @ (348350 >::_M_default_append(unsigned int)@@Base+0xc2a4c>) │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ add r2, pc │ │ │ │ bl 344580 >::_M_default_append(unsigned int)@@Base+0xbec7c> │ │ │ │ b.n 347e02 >::_M_default_append(unsigned int)@@Base+0xc24fe> │ │ │ │ - ldrb r6, [r1, #6] │ │ │ │ + ldrb r6, [r2, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r1, #5] │ │ │ │ + ldrb r4, [r2, #5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r4, [r0, #5] │ │ │ │ + ldrb r4, [r1, #5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r2, #6] │ │ │ │ + ldrb r2, [r3, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r4, #7] │ │ │ │ + ldrb r2, [r5, #7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r5, #10] │ │ │ │ + strb r4, [r6, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r0, [r4, #4] │ │ │ │ + ldrb r0, [r5, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1800] @ 0x708 │ │ │ │ subw sp, sp, #2260 @ 0x8d4 │ │ │ │ mov r4, r2 │ │ │ │ @@ -949433,65 +949432,65 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 3485e0 >::_M_default_append(unsigned int)@@Base+0xc2cdc> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ str r4, [r6, #100] @ 0x64 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - subs r4, #118 @ 0x76 │ │ │ │ + subs r4, #126 @ 0x7e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r0, [r4, #3] │ │ │ │ + ldrb r0, [r5, #3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, #10 │ │ │ │ + subs r4, #18 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - movs r3, #136 @ 0x88 │ │ │ │ + movs r3, #144 @ 0x90 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrb r2, [r5, #2] │ │ │ │ + ldrb r2, [r6, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r2, #2] │ │ │ │ + ldrb r2, [r3, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r2, #3] │ │ │ │ + strb r6, [r3, #3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r2, #31] │ │ │ │ + strb r4, [r3, #31] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #132 @ 0x84 │ │ │ │ + subs r2, #140 @ 0x8c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, #62 @ 0x3e │ │ │ │ + subs r2, #70 @ 0x46 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r3, #29] │ │ │ │ + strb r0, [r4, #29] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r5, #124] @ 0x7c │ │ │ │ + ldr r4, [r6, #124] @ 0x7c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r5, #27] │ │ │ │ + strb r2, [r6, #27] │ │ │ │ lsls r5, r1, #1 │ │ │ │ str r0, [r2, #64] @ 0x40 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r4, [r6, #120] @ 0x78 │ │ │ │ + ldr r4, [r7, #120] @ 0x78 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r6, #26] │ │ │ │ + strb r2, [r7, #26] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r2, [r1, #27] │ │ │ │ + strb r2, [r2, #27] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #2 │ │ │ │ + subs r2, #10 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r1, #36 @ 0x24 │ │ │ │ + subs r1, #44 @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r1, #16 │ │ │ │ + subs r1, #24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r6, #112] @ 0x70 │ │ │ │ + ldr r6, [r7, #112] @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r6, #24] │ │ │ │ + strb r4, [r7, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r3, #112] @ 0x70 │ │ │ │ + ldr r6, [r4, #112] @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r3, #24] │ │ │ │ + strb r4, [r4, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r0, #112] @ 0x70 │ │ │ │ + ldr r6, [r1, #112] @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r0, #24] │ │ │ │ + strb r4, [r1, #24] │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2016] @ 0x7e0 │ │ │ │ subw sp, sp, #2036 @ 0x7f4 │ │ │ │ @@ -949829,47 +949828,47 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 348abe >::_M_default_append(unsigned int)@@Base+0xc31ba> │ │ │ │ ... │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ str r0, [r1, #40] @ 0x28 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - subs r0, #150 @ 0x96 │ │ │ │ + subs r0, #158 @ 0x9e │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r4, [r0, #20] │ │ │ │ + strb r4, [r1, #20] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #50 @ 0x32 │ │ │ │ + subs r0, #58 @ 0x3a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - subs r4, r6, #6 │ │ │ │ + subs r4, r7, #6 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r6, [r4, #19] │ │ │ │ + strb r6, [r5, #19] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, #248 @ 0xf8 │ │ │ │ + adds r7, #0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, #180 @ 0xb4 │ │ │ │ + adds r6, #188 @ 0xbc │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r2, #72] @ 0x48 │ │ │ │ + ldr r4, [r3, #72] @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, #94 @ 0x5e │ │ │ │ + adds r6, #102 @ 0x66 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r0, r4, #7 │ │ │ │ + adds r0, r5, #7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r2, [r2, #12] │ │ │ │ + strb r2, [r3, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #26 │ │ │ │ + adds r5, #34 @ 0x22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r1, #48] @ 0x30 │ │ │ │ + ldr r6, [r2, #48] @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r1, #8] │ │ │ │ + strb r4, [r2, #8] │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldrsh r2, [r6, r4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldr r6, [r1, #44] @ 0x2c │ │ │ │ + ldr r6, [r2, #44] @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r1, #7] │ │ │ │ + strb r4, [r2, #7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ mov r0, fp │ │ │ │ adds r4, #4 │ │ │ │ blx 11ff4 │ │ │ │ ldr.w r1, [pc, #1596] @ 34919c >::_M_default_append(unsigned int)@@Base+0xc3898> │ │ │ │ rsb r2, r0, #560 @ 0x230 │ │ │ │ movw r3, #562 @ 0x232 │ │ │ │ @@ -950431,115 +950430,115 @@ │ │ │ │ movw r3, #562 @ 0x232 │ │ │ │ adds r2, #1 │ │ │ │ add r1, pc │ │ │ │ mov r0, fp │ │ │ │ blx 118b8 <__strncat_chk@plt> │ │ │ │ b.n 348c8c >::_M_default_append(unsigned int)@@Base+0xc3388> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - strb r6, [r2, #6] │ │ │ │ + strb r6, [r3, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #164 @ 0xa4 │ │ │ │ + adds r4, #172 @ 0xac │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r4, r4, #0 │ │ │ │ + adds r4, r5, #0 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - strb r0, [r7, #5] │ │ │ │ + strb r0, [r0, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r4, [r0, #3] │ │ │ │ + strb r4, [r1, #3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #10 │ │ │ │ + adds r3, #18 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r2, #2] │ │ │ │ + strb r4, [r3, #2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r3, #12] │ │ │ │ + ldr r4, [r4, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r6, [r4, r7] │ │ │ │ + strb r6, [r5, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r0, #12] │ │ │ │ + ldr r0, [r1, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb r0, [r1, r7] │ │ │ │ + strb r0, [r2, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r3, #18 │ │ │ │ + adds r3, #26 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - adds r2, #48 @ 0x30 │ │ │ │ + adds r2, #56 @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, #24 │ │ │ │ + adds r2, #32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r4, #0] │ │ │ │ + ldr r2, [r5, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r2, r7 │ │ │ │ + adds r2, r3, r7 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r0, [r1, #112] @ 0x70 │ │ │ │ + ldr r0, [r2, #112] @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #150 @ 0x96 │ │ │ │ + adds r1, #158 @ 0x9e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r1, #138 @ 0x8a │ │ │ │ + adds r1, #146 @ 0x92 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r6, [r4, #108] @ 0x6c │ │ │ │ + str r6, [r5, #108] @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r4, #92] @ 0x5c │ │ │ │ + ldr r4, [r5, #92] @ 0x5c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r1, #108] @ 0x6c │ │ │ │ + str r6, [r2, #108] @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r1, #92] @ 0x5c │ │ │ │ + ldr r4, [r2, #92] @ 0x5c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r7, #104] @ 0x68 │ │ │ │ + str r0, [r0, #108] @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r2, [r0, r7] │ │ │ │ + strh r2, [r1, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r2, #92] @ 0x5c │ │ │ │ + ldr r4, [r3, #92] @ 0x5c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r5, r1 │ │ │ │ + adds r2, r6, r1 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [r6, #88] @ 0x58 │ │ │ │ + ldr r4, [r7, #88] @ 0x58 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, #46 @ 0x2e │ │ │ │ + adds r0, #54 @ 0x36 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, #34 @ 0x22 │ │ │ │ + adds r0, #42 @ 0x2a │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r0, [r7, #84] @ 0x54 │ │ │ │ + str r0, [r0, #88] @ 0x58 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r6, #68] @ 0x44 │ │ │ │ + ldr r6, [r7, #68] @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r4, #84] @ 0x54 │ │ │ │ + str r0, [r5, #84] @ 0x54 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r3, #68] @ 0x44 │ │ │ │ + ldr r6, [r4, #68] @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #240 @ 0xf0 │ │ │ │ + cmp r6, #248 @ 0xf8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r0, #80] @ 0x50 │ │ │ │ + str r4, [r1, #80] @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r0, #64] @ 0x40 │ │ │ │ + ldr r2, [r1, #64] @ 0x40 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r5, #76] @ 0x4c │ │ │ │ + str r4, [r6, #76] @ 0x4c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r5, #60] @ 0x3c │ │ │ │ + ldr r2, [r6, #60] @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #152 @ 0x98 │ │ │ │ + cmp r6, #160 @ 0xa0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r6, #72] @ 0x48 │ │ │ │ + str r4, [r7, #72] @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r6, #56] @ 0x38 │ │ │ │ + ldr r2, [r7, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r3, #72] @ 0x48 │ │ │ │ + str r4, [r4, #72] @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r3, #56] @ 0x38 │ │ │ │ + ldr r2, [r4, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r0, #72] @ 0x48 │ │ │ │ + str r4, [r1, #72] @ 0x48 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r0, #56] @ 0x38 │ │ │ │ + ldr r2, [r1, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r5, #68] @ 0x44 │ │ │ │ + str r4, [r6, #68] @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r5, #52] @ 0x34 │ │ │ │ + ldr r2, [r6, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r2, #68] @ 0x44 │ │ │ │ + str r4, [r3, #68] @ 0x44 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r2, #52] @ 0x34 │ │ │ │ + ldr r2, [r3, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r3, #56] @ 0x38 │ │ │ │ + ldr r2, [r4, #56] @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ mov r4, r0 │ │ │ │ @@ -950851,63 +950850,63 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 349582 >::_M_default_append(unsigned int)@@Base+0xc3c7e> │ │ │ │ ldrsb r4, [r4, r5] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [r0, r4] │ │ │ │ + ldr r0, [r1, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r4, #22 │ │ │ │ + asrs r2, r5, #22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r6, r2] │ │ │ │ + ldr r2, [r7, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r2, #21 │ │ │ │ + asrs r6, r3, #21 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r2, #32] │ │ │ │ + str r6, [r3, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [pc, #136] @ (34966c >::_M_default_append(unsigned int)@@Base+0xc3d68>) │ │ │ │ + ldr r7, [pc, #168] @ (34968c >::_M_default_append(unsigned int)@@Base+0xc3d88>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r3, #28] │ │ │ │ + str r0, [r4, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r6, #20] │ │ │ │ + str r2, [r7, #20] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [pc, #504] @ (3497e8 >::_M_default_append(unsigned int)@@Base+0xc3ee4>) │ │ │ │ + ldr r6, [pc, #536] @ (349808 >::_M_default_append(unsigned int)@@Base+0xc3f04>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r5!, {r2, r3, r4, r6} │ │ │ │ + stmia r5!, {r2, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r4, 34962c >::_M_default_append(unsigned int)@@Base+0xc3d28> │ │ │ │ + cbz r4, 34962e >::_M_default_append(unsigned int)@@Base+0xc3d2a> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r7, #12] │ │ │ │ + str r6, [r0, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ strb r2, [r6, r4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - cbz r2, 349620 >::_M_default_append(unsigned int)@@Base+0xc3d1c> │ │ │ │ + cbz r2, 349622 >::_M_default_append(unsigned int)@@Base+0xc3d1e> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r4, 349622 >::_M_default_append(unsigned int)@@Base+0xc3d1e> │ │ │ │ + cbz r4, 349624 >::_M_default_append(unsigned int)@@Base+0xc3d20> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r0, #12] │ │ │ │ + str r0, [r1, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [pc, #816] @ (349940 >::_M_default_append(unsigned int)@@Base+0xc403c>) │ │ │ │ + ldr r5, [pc, #848] @ (349960 >::_M_default_append(unsigned int)@@Base+0xc405c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r5, #4] │ │ │ │ + str r2, [r6, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [pc, #472] @ (3497f0 >::_M_default_append(unsigned int)@@Base+0xc3eec>) │ │ │ │ + ldr r5, [pc, #504] @ (349810 >::_M_default_append(unsigned int)@@Base+0xc3f0c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r1, #4] │ │ │ │ + str r6, [r2, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [pc, #352] @ (349780 >::_M_default_append(unsigned int)@@Base+0xc3e7c>) │ │ │ │ + ldr r5, [pc, #384] @ (3497a0 >::_M_default_append(unsigned int)@@Base+0xc3e9c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r5, #0] │ │ │ │ + str r6, [r6, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [pc, #224] @ (349708 >::_M_default_append(unsigned int)@@Base+0xc3e04>) │ │ │ │ + ldr r5, [pc, #256] @ (349728 >::_M_default_append(unsigned int)@@Base+0xc3e24>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r1, #0] │ │ │ │ + str r6, [r2, #0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [pc, #96] @ (349690 >::_M_default_append(unsigned int)@@Base+0xc3d8c>) │ │ │ │ + ldr r5, [pc, #128] @ (3496b0 >::_M_default_append(unsigned int)@@Base+0xc3dac>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #464] @ (349810 >::_M_default_append(unsigned int)@@Base+0xc3f0c>) │ │ │ │ sub sp, #24 │ │ │ │ @@ -951094,70 +951093,70 @@ │ │ │ │ b.n 3496ba >::_M_default_append(unsigned int)@@Base+0xc3db6> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r2, [r6, r6] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r6, [r0, r5] │ │ │ │ + ldrsh r6, [r1, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r2, r1] │ │ │ │ + ldrh r2, [r3, r1] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - str r4, [r0, #108] @ 0x6c │ │ │ │ + str r4, [r1, #108] @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r6, #108] @ 0x6c │ │ │ │ + str r2, [r7, #108] @ 0x6c │ │ │ │ lsls r5, r1, #1 │ │ │ │ lsls r3, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r4, [r2, r4] │ │ │ │ + ldrsh r4, [r3, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [pc, #128] @ (3498b4 >::_M_default_append(unsigned int)@@Base+0xc3fb0>) │ │ │ │ + ldr r4, [pc, #160] @ (3498d4 >::_M_default_append(unsigned int)@@Base+0xc3fd0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ strh r2, [r7, r4] │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrsh r0, [r4, r3] │ │ │ │ + ldrsh r0, [r5, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #944] @ (349bf0 >::_M_default_append(unsigned int)@@Base+0xc42ec>) │ │ │ │ + ldr r3, [pc, #976] @ (349c10 >::_M_default_append(unsigned int)@@Base+0xc430c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ add r6, sp, #76 @ 0x4c │ │ │ │ vqshlu.s32 q9, , #31 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r2, [r4, r2] │ │ │ │ + ldrsh r2, [r5, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #696] @ (349b08 >::_M_default_append(unsigned int)@@Base+0xc4204>) │ │ │ │ + ldr r3, [pc, #728] @ (349b28 >::_M_default_append(unsigned int)@@Base+0xc4224>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r0, [r1, r2] │ │ │ │ + ldrsh r0, [r2, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #592] @ (349aa8 >::_M_default_append(unsigned int)@@Base+0xc41a4>) │ │ │ │ + ldr r3, [pc, #624] @ (349ac8 >::_M_default_append(unsigned int)@@Base+0xc41c4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ strb r3, [r6, r0] │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [r3, #100] @ 0x64 │ │ │ │ + str r6, [r4, #100] @ 0x64 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r1, #96] @ 0x60 │ │ │ │ + str r2, [r2, #96] @ 0x60 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh r4, [r7, r0] │ │ │ │ + ldrsh r4, [r0, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #288] @ (34998c >::_M_default_append(unsigned int)@@Base+0xc4088>) │ │ │ │ + ldr r3, [pc, #320] @ (3499ac >::_M_default_append(unsigned int)@@Base+0xc40a8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r2, [r4, r0] │ │ │ │ + ldrsh r2, [r5, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #184] @ (34992c >::_M_default_append(unsigned int)@@Base+0xc4028>) │ │ │ │ + ldr r3, [pc, #216] @ (34994c >::_M_default_append(unsigned int)@@Base+0xc4048>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r6, #96] @ 0x60 │ │ │ │ + str r6, [r7, #96] @ 0x60 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r5, #100] @ 0x64 │ │ │ │ + str r6, [r6, #100] @ 0x64 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r4, r7] │ │ │ │ + ldrb r6, [r5, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [pc, #968] @ (349c4c >::_M_default_append(unsigned int)@@Base+0xc4348>) │ │ │ │ + ldr r2, [pc, #1000] @ (349c6c >::_M_default_append(unsigned int)@@Base+0xc4368>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r1, r7] │ │ │ │ + ldrb r0, [r2, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [pc, #840] @ (349bd4 >::_M_default_append(unsigned int)@@Base+0xc42d0>) │ │ │ │ + ldr r2, [pc, #872] @ (349bf4 >::_M_default_append(unsigned int)@@Base+0xc42f0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 349630 >::_M_default_append(unsigned int)@@Base+0xc3d2c> │ │ │ │ @@ -951178,17 +951177,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldrb r0, [r1, r4] │ │ │ │ + ldrb r0, [r2, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [pc, #80] @ (349928 >::_M_default_append(unsigned int)@@Base+0xc4024>) │ │ │ │ + ldr r2, [pc, #112] @ (349948 >::_M_default_append(unsigned int)@@Base+0xc4044>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #196608 @ 0x30000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -951917,87 +951916,87 @@ │ │ │ │ ldr.w r7, [r4, #4056] @ 0xfd8 │ │ │ │ cmp r7, #8 │ │ │ │ bne.w 349b9e >::_M_default_append(unsigned int)@@Base+0xc429a> │ │ │ │ mov fp, sl │ │ │ │ mov.w sl, #1 │ │ │ │ b.n 349d22 >::_M_default_append(unsigned int)@@Base+0xc441e> │ │ │ │ ... │ │ │ │ - ldrb r2, [r1, r2] │ │ │ │ + ldrb r2, [r2, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ str r2, [r1, r3] │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, #222 @ 0xde │ │ │ │ + adds r2, #230 @ 0xe6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #206 @ 0xce │ │ │ │ + adds r2, #214 @ 0xd6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r4, r5] │ │ │ │ + ldrh r2, [r5, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [pc, #432] @ (34a38c >::_M_default_append(unsigned int)@@Base+0xc4a88>) │ │ │ │ + ldr r0, [pc, #464] @ (34a3ac >::_M_default_append(unsigned int)@@Base+0xc4aa8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r7, [pc, #488] @ (34a3c8 >::_M_default_append(unsigned int)@@Base+0xc4ac4>) │ │ │ │ lsls r5, r2, #1 │ │ │ │ - ldrh r4, [r2, r4] │ │ │ │ + ldrh r4, [r3, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [pc, #120] @ (34a260 >::_M_default_append(unsigned int)@@Base+0xc495c>) │ │ │ │ + ldr r0, [pc, #152] @ (34a280 >::_M_default_append(unsigned int)@@Base+0xc497c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, #56 @ 0x38 │ │ │ │ + adds r2, #64 @ 0x40 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, #78 @ 0x4e │ │ │ │ + adds r2, #86 @ 0x56 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r2, [r1, r3] │ │ │ │ + ldrh r2, [r2, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - blxns sl │ │ │ │ + blxns fp │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r5, r2] │ │ │ │ + ldrh r4, [r6, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0x47b6 │ │ │ │ + @ instruction: 0x47be │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r1, r2] │ │ │ │ + ldrh r6, [r2, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0x4796 │ │ │ │ + @ instruction: 0x479e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r1, #88] @ 0x58 │ │ │ │ + ldr r4, [r2, #88] @ 0x58 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r6, #80] @ 0x50 │ │ │ │ + str r4, [r7, #80] @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r7, #60] @ 0x3c │ │ │ │ + str r2, [r0, #64] @ 0x40 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [r2, r3] │ │ │ │ + ldr r2, [r3, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp ip, fp │ │ │ │ + cmp ip, ip │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r6, r2] │ │ │ │ + ldr r2, [r7, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp ip, r7 │ │ │ │ + cmp ip, r8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r5, r1] │ │ │ │ + ldr r6, [r6, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r3, #16] │ │ │ │ + str r6, [r4, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #74 @ 0x4a │ │ │ │ + subs r1, #82 @ 0x52 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r5, pc, #224 @ (adr r5, 34a314 >::_M_default_append(unsigned int)@@Base+0xc4a10>) │ │ │ │ + add r5, pc, #256 @ (adr r5, 34a334 >::_M_default_append(unsigned int)@@Base+0xc4a30>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r0, r6] │ │ │ │ + strb r4, [r1, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r0, r2 │ │ │ │ + cmp r0, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r5, r5] │ │ │ │ + strb r0, [r6, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - negs r4, r6 │ │ │ │ + negs r4, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r7, #208 @ 0xd0 │ │ │ │ + adds r7, #216 @ 0xd8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r3, pc, #744 @ (adr r3, 34a534 >::_M_default_append(unsigned int)@@Base+0xc4c30>) │ │ │ │ + add r3, pc, #776 @ (adr r3, 34a554 >::_M_default_append(unsigned int)@@Base+0xc4c50>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r4, [r6, r6] │ │ │ │ + ldrsh r4, [r7, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh r0, [r4, r5] │ │ │ │ + ldrsh r0, [r5, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r1, [pc, #872] @ (34a5c0 >::_M_default_append(unsigned int)@@Base+0xc4cbc>) │ │ │ │ ldr.w r0, [r4, #4024] @ 0xfb8 │ │ │ │ add r1, pc │ │ │ │ bl 4d7b40 │ │ │ │ cmp r0, #0 │ │ │ │ beq.w 34ace2 >::_M_default_append(unsigned int)@@Base+0xc53de> │ │ │ │ @@ -952276,43 +952275,43 @@ │ │ │ │ ldr.w r2, [r3, #-80] │ │ │ │ str.w r2, [r4, #4028] @ 0xfbc │ │ │ │ str.w r1, [r3, #-80] │ │ │ │ b.n 34a0fa >::_M_default_append(unsigned int)@@Base+0xc47f6> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - strb r2, [r4, r0] │ │ │ │ + strb r2, [r5, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r6, r0] │ │ │ │ + strh r6, [r7, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #66 @ 0x42 │ │ │ │ + subs r7, #74 @ 0x4a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r3, r0] │ │ │ │ + strh r2, [r4, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #38 @ 0x26 │ │ │ │ + subs r7, #46 @ 0x2e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r4, r7] │ │ │ │ + str r0, [r5, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #236 @ 0xec │ │ │ │ + subs r6, #244 @ 0xf4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r0, r7] │ │ │ │ + str r4, [r1, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #208 @ 0xd0 │ │ │ │ + subs r6, #216 @ 0xd8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r2, r6] │ │ │ │ + str r4, [r3, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #156 @ 0x9c │ │ │ │ + subs r6, #164 @ 0xa4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r6, r5] │ │ │ │ + str r4, [r7, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #122 @ 0x7a │ │ │ │ + subs r6, #130 @ 0x82 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r1, r1] │ │ │ │ + str r2, [r2, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #82 @ 0x52 │ │ │ │ + subs r5, #90 @ 0x5a │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldrb r3, [r7, #1] │ │ │ │ cmp r3, #49 @ 0x31 │ │ │ │ beq.w 34ab0e >::_M_default_append(unsigned int)@@Base+0xc520a> │ │ │ │ cmp r2, #83 @ 0x53 │ │ │ │ bne.w 34a19a >::_M_default_append(unsigned int)@@Base+0xc4896> │ │ │ │ ldrb r3, [r7, #1] │ │ │ │ @@ -952635,33 +952634,33 @@ │ │ │ │ bl 344bd4 >::_M_default_append(unsigned int)@@Base+0xbf2d0> │ │ │ │ ldr.w r0, [r4, #4024] @ 0xfb8 │ │ │ │ b.n 34a972 >::_M_default_append(unsigned int)@@Base+0xc506e> │ │ │ │ nop │ │ │ │ @ instruction: 0xffffffff │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r4, [r0, r3] │ │ │ │ + ldrh r4, [r1, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrh r4, [r7, r1] │ │ │ │ + ldrh r4, [r0, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [pc, #976] @ (34ad80 >::_M_default_append(unsigned int)@@Base+0xc547c>) │ │ │ │ + ldr r5, [pc, #1008] @ (34ada0 >::_M_default_append(unsigned int)@@Base+0xc549c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r3, #0 │ │ │ │ + subs r3, #8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #864] @ (34ad18 >::_M_default_append(unsigned int)@@Base+0xc5414>) │ │ │ │ + ldr r5, [pc, #896] @ (34ad38 >::_M_default_append(unsigned int)@@Base+0xc5434>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #228 @ 0xe4 │ │ │ │ + subs r2, #236 @ 0xec │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #584] @ (34ac08 >::_M_default_append(unsigned int)@@Base+0xc5304>) │ │ │ │ + ldr r5, [pc, #616] @ (34ac28 >::_M_default_append(unsigned int)@@Base+0xc5324>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #158 @ 0x9e │ │ │ │ + subs r2, #166 @ 0xa6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r7, #182 @ 0xb6 │ │ │ │ + cmp r7, #190 @ 0xbe │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [sp, #656] @ 0x290 │ │ │ │ + ldr r3, [sp, #688] @ 0x2b0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ add.w r1, sp, #131072 @ 0x20000 │ │ │ │ mov r2, r0 │ │ │ │ add.w r1, r1, #284 @ 0x11c │ │ │ │ sub.w r3, r6, #136 @ 0x88 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ sub.w r9, r6, #140 @ 0x8c │ │ │ │ @@ -953187,98 +953186,98 @@ │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ b.w 349fc2 >::_M_default_append(unsigned int)@@Base+0xc46be> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - str r6, [r2, r2] │ │ │ │ + str r6, [r3, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r3, [pc, #208] @ (34b0b8 >::_M_default_append(unsigned int)@@Base+0xc57b4>) │ │ │ │ + ldr r3, [pc, #240] @ (34b0d8 >::_M_default_append(unsigned int)@@Base+0xc57d4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [pc, #784] @ (34b2fc >::_M_default_append(unsigned int)@@Base+0xc59f8>) │ │ │ │ + ldr r2, [pc, #816] @ (34b31c >::_M_default_append(unsigned int)@@Base+0xc5a18>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #206 @ 0xce │ │ │ │ + adds r7, #214 @ 0xd6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [pc, #408] @ (34b18c >::_M_default_append(unsigned int)@@Base+0xc5888>) │ │ │ │ + ldr r2, [pc, #440] @ (34b1ac >::_M_default_append(unsigned int)@@Base+0xc58a8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r7, #112 @ 0x70 │ │ │ │ + adds r7, #120 @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, #156 @ 0x9c │ │ │ │ + cmp r4, #164 @ 0xa4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [sp, #472] @ 0x1d8 │ │ │ │ + ldr r0, [sp, #504] @ 0x1f8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r2, r1] │ │ │ │ + strh r4, [r3, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #576] @ (34b248 >::_M_default_append(unsigned int)@@Base+0xc5944>) │ │ │ │ + ldr r1, [pc, #608] @ (34b268 >::_M_default_append(unsigned int)@@Base+0xc5964>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, #156 @ 0x9c │ │ │ │ + adds r6, #164 @ 0xa4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r7, r7] │ │ │ │ + strh r4, [r0, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r1, [pc, #32] @ (34b034 >::_M_default_append(unsigned int)@@Base+0xc5730>) │ │ │ │ + ldr r1, [pc, #64] @ (34b054 >::_M_default_append(unsigned int)@@Base+0xc5750>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, #20 │ │ │ │ + adds r6, #28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [pc, #960] @ (34b3dc >::_M_default_append(unsigned int)@@Base+0xc5ad8>) │ │ │ │ + ldr r0, [pc, #992] @ (34b3fc >::_M_default_append(unsigned int)@@Base+0xc5af8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #252 @ 0xfc │ │ │ │ + adds r6, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xfa4a004a │ │ │ │ - str r0, [r1, r6] │ │ │ │ + @ instruction: 0xfa52004a │ │ │ │ + str r0, [r2, r6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [pc, #416] @ (34b1cc >::_M_default_append(unsigned int)@@Base+0xc58c8>) │ │ │ │ + ldr r0, [pc, #448] @ (34b1ec >::_M_default_append(unsigned int)@@Base+0xc58e8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #116 @ 0x74 │ │ │ │ + adds r5, #124 @ 0x7c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r0, r3] │ │ │ │ + str r0, [r1, r3] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0x478e │ │ │ │ + @ instruction: 0x4796 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #154 @ 0x9a │ │ │ │ + adds r4, #162 @ 0xa2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bx lr │ │ │ │ + bx pc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #126 @ 0x7e │ │ │ │ + adds r4, #134 @ 0x86 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r6, r2] │ │ │ │ + str r4, [r7, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bx r8 │ │ │ │ + bx r9 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #76 @ 0x4c │ │ │ │ + adds r4, #84 @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bx r5 │ │ │ │ + bx r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #50 @ 0x32 │ │ │ │ + adds r4, #58 @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bxns r1 │ │ │ │ + bxns r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, #22 │ │ │ │ + adds r4, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov ip, sl │ │ │ │ + mov ip, fp │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #224 @ 0xe0 │ │ │ │ + adds r3, #232 @ 0xe8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov r8, r7 │ │ │ │ + nop @ (mov r8, r8) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #196 @ 0xc4 │ │ │ │ + adds r3, #204 @ 0xcc │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov r8, r3 │ │ │ │ + mov r8, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #164 @ 0xa4 │ │ │ │ + adds r3, #172 @ 0xac │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #448] @ (34b23c >::_M_default_append(unsigned int)@@Base+0xc5938>) │ │ │ │ + ldr r7, [pc, #480] @ (34b25c >::_M_default_append(unsigned int)@@Base+0xc5958>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r2, [r1, r1] │ │ │ │ + str r2, [r2, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r2, r4] │ │ │ │ + str r4, [r3, r4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mov r0, r5 │ │ │ │ + mov r0, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #50 @ 0x32 │ │ │ │ + adds r3, #58 @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r5 │ │ │ │ bl 344bd4 >::_M_default_append(unsigned int)@@Base+0xbf2d0> │ │ │ │ str r0, [sp, #112] @ 0x70 │ │ │ │ cmp r0, #0 │ │ │ │ beq.w 34b49a >::_M_default_append(unsigned int)@@Base+0xc5b96> │ │ │ │ @@ -953644,69 +953643,69 @@ │ │ │ │ bl 344580 >::_M_default_append(unsigned int)@@Base+0xbec7c> │ │ │ │ b.w 34aa60 >::_M_default_append(unsigned int)@@Base+0xc515c> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ - movs r7, #116 @ 0x74 │ │ │ │ + movs r7, #124 @ 0x7c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r3, [sp, #328] @ 0x148 │ │ │ │ + str r3, [sp, #360] @ 0x168 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #448] @ (34b688 >::_M_default_append(unsigned int)@@Base+0xc5d84>) │ │ │ │ + ldr r2, [pc, #480] @ (34b6a8 >::_M_default_append(unsigned int)@@Base+0xc5da4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r7, [pc, #136] @ (34b554 >::_M_default_append(unsigned int)@@Base+0xc5c50>) │ │ │ │ + ldr r7, [pc, #168] @ (34b574 >::_M_default_append(unsigned int)@@Base+0xc5c70>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r8, r0 │ │ │ │ + add r8, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #138 @ 0x8a │ │ │ │ + adds r1, #146 @ 0x92 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmn r6, r1 │ │ │ │ + cmn r6, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r7, #214 @ 0xd6 │ │ │ │ + cmp r7, #222 @ 0xde │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, r5 │ │ │ │ + cmp r4, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r7, #184 @ 0xb8 │ │ │ │ + cmp r7, #192 @ 0xc0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #328] @ (34b630 >::_M_default_append(unsigned int)@@Base+0xc5d2c>) │ │ │ │ + ldr r5, [pc, #360] @ (34b650 >::_M_default_append(unsigned int)@@Base+0xc5d4c>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r5, [pc, #96] @ (34b54c >::_M_default_append(unsigned int)@@Base+0xc5c48>) │ │ │ │ + ldr r5, [pc, #128] @ (34b56c >::_M_default_append(unsigned int)@@Base+0xc5c68>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - negs r0, r4 │ │ │ │ + negs r0, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r7, #108 @ 0x6c │ │ │ │ + cmp r7, #116 @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - negs r0, r0 │ │ │ │ + negs r0, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r7, #76 @ 0x4c │ │ │ │ + cmp r7, #84 @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - tst r0, r4 │ │ │ │ + tst r0, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r7, #44 @ 0x2c │ │ │ │ + cmp r7, #52 @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - rors r0, r3 │ │ │ │ + rors r0, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #228 @ 0xe4 │ │ │ │ + cmp r6, #236 @ 0xec │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [pc, #712] @ (34b7d8 >::_M_default_append(unsigned int)@@Base+0xc5ed4>) │ │ │ │ + ldr r4, [pc, #744] @ (34b7f8 >::_M_default_append(unsigned int)@@Base+0xc5ef4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adcs r0, r7 │ │ │ │ + sbcs r0, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #132 @ 0x84 │ │ │ │ + cmp r6, #140 @ 0x8c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adcs r0, r3 │ │ │ │ + adcs r0, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #100 @ 0x64 │ │ │ │ + cmp r6, #108 @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r7 │ │ │ │ + adcs r0, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #68 @ 0x44 │ │ │ │ + cmp r6, #76 @ 0x4c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov r4, r6 │ │ │ │ + mov r4, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r1, [pc, #896] @ (34b8b0 >::_M_default_append(unsigned int)@@Base+0xc5fac>) │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ add r1, pc │ │ │ │ blx 122b8 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -954010,59 +954009,59 @@ │ │ │ │ bne.w 34b26e >::_M_default_append(unsigned int)@@Base+0xc596a> │ │ │ │ b.n 34b752 >::_M_default_append(unsigned int)@@Base+0xc5e4e> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - movs r7, #226 @ 0xe2 │ │ │ │ + movs r7, #234 @ 0xea │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r4, pc, #600 @ (adr r4, 34bb10 >::_M_default_append(unsigned int)@@Base+0xc620c>) │ │ │ │ + add r4, pc, #632 @ (adr r4, 34bb30 >::_M_default_append(unsigned int)@@Base+0xc622c>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r1, [pc, #360] @ (34ba24 >::_M_default_append(unsigned int)@@Base+0xc6120>) │ │ │ │ + ldr r1, [pc, #392] @ (34ba44 >::_M_default_append(unsigned int)@@Base+0xc6140>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #52 @ 0x34 │ │ │ │ + subs r7, #60 @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, #64 @ 0x40 │ │ │ │ + cmp r4, #72 @ 0x48 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r7, #22 │ │ │ │ + subs r7, #30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, #34 @ 0x22 │ │ │ │ + cmp r4, #42 @ 0x2a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, pc, #104 @ (adr r3, 34b938 >::_M_default_append(unsigned int)@@Base+0xc6034>) │ │ │ │ + add r3, pc, #136 @ (adr r3, 34b958 >::_M_default_append(unsigned int)@@Base+0xc6054>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - @ instruction: 0x47be │ │ │ │ + @ instruction: 0x47c6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #42 @ 0x2a │ │ │ │ + movs r6, #50 @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, pc, #888 @ (adr r2, 34bc54 >::_M_default_append(unsigned int)@@Base+0xc6350>) │ │ │ │ + add r2, pc, #920 @ (adr r2, 34bc74 >::_M_default_append(unsigned int)@@Base+0xc6370>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - bx fp │ │ │ │ + bx ip │ │ │ │ lsls r5, r1, #1 │ │ │ │ - mov ip, pc │ │ │ │ + bxns r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #78 @ 0x4e │ │ │ │ + subs r6, #86 @ 0x56 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r3, #90 @ 0x5a │ │ │ │ + cmp r3, #98 @ 0x62 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bx r7 │ │ │ │ + bx r8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #20 │ │ │ │ + subs r6, #28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r3, #32 │ │ │ │ + cmp r3, #40 @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #244 @ 0xf4 │ │ │ │ + subs r5, #252 @ 0xfc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r3, #0 │ │ │ │ + cmp r3, #8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov r8, sl │ │ │ │ + mov r8, fp │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #196 @ 0xc4 │ │ │ │ + subs r5, #204 @ 0xcc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf2ea004b │ │ │ │ + @ instruction: 0xf2f2004b │ │ │ │ vmov.f64 d0, d7 │ │ │ │ ldr.w r0, [r6, #-124] │ │ │ │ vstr d7, [sp, #112] @ 0x70 │ │ │ │ bl 505378 │ │ │ │ vldr d7, [sp, #112] @ 0x70 │ │ │ │ ldr.w r1, [r6, #-128] │ │ │ │ ldr.w r0, [r6, #-120] │ │ │ │ @@ -954403,61 +954402,61 @@ │ │ │ │ ldr.w r1, [r4, #4056] @ 0xfd8 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mvn.w r3, #8 │ │ │ │ str r3, [sp, #92] @ 0x5c │ │ │ │ b.w 349d22 >::_M_default_append(unsigned int)@@Base+0xc441e> │ │ │ │ nop │ │ │ │ - subs r4, #108 @ 0x6c │ │ │ │ + subs r4, #116 @ 0x74 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r1, #120 @ 0x78 │ │ │ │ + cmp r1, #128 @ 0x80 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sbcs r4, r6 │ │ │ │ + sbcs r4, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r3, #238 @ 0xee │ │ │ │ + subs r3, #246 @ 0xf6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r0, #248 @ 0xf8 │ │ │ │ + cmp r1, #0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, lr │ │ │ │ + add r0, pc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r3 │ │ │ │ + lsls r2, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #244 @ 0xf4 │ │ │ │ + subs r2, #252 @ 0xfc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r7, #254 @ 0xfe │ │ │ │ + cmp r0, #6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, r1 │ │ │ │ + add r2, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ands r2, r7 │ │ │ │ + eors r2, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #44 @ 0x2c │ │ │ │ + subs r2, #52 @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r7, #52 @ 0x34 │ │ │ │ + movs r7, #60 @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - orrs r0, r0 │ │ │ │ + orrs r0, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #244 @ 0xf4 │ │ │ │ + subs r1, #252 @ 0xfc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #252 @ 0xfc │ │ │ │ + movs r7, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r0, r5 │ │ │ │ + cmp r0, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - eors r6, r3 │ │ │ │ + eors r6, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #202 @ 0xca │ │ │ │ + subs r7, #210 @ 0xd2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #130 @ 0x82 │ │ │ │ + subs r7, #138 @ 0x8a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #242 @ 0xf2 │ │ │ │ + subs r6, #250 @ 0xfa │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #234 @ 0xea │ │ │ │ + subs r6, #242 @ 0xf2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, #216 @ 0xd8 │ │ │ │ + subs r0, #224 @ 0xe0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add sl, r2 │ │ │ │ + add sl, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3498d8 >::_M_default_append(unsigned int)@@Base+0xc3fd4> │ │ │ │ @@ -954478,17 +954477,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - subs r0, #48 @ 0x30 │ │ │ │ + subs r0, #56 @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r5, #60 @ 0x3c │ │ │ │ + movs r5, #68 @ 0x44 │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1312] @ 0x520 │ │ │ │ subw sp, sp, #2724 @ 0xaa4 │ │ │ │ @@ -955650,137 +955649,137 @@ │ │ │ │ ldr r2, [pc, #276] @ (34cb80 >::_M_default_append(unsigned int)@@Base+0xc727c>) │ │ │ │ ldr r1, [sp, #104] @ 0x68 │ │ │ │ movw r3, #4895 @ 0x131f │ │ │ │ add r2, pc │ │ │ │ bl 17004 │ │ │ │ b.n 34c5ac >::_M_default_append(unsigned int)@@Base+0xc6ca8> │ │ │ │ nop │ │ │ │ - movs r7, #110 @ 0x6e │ │ │ │ + movs r7, #118 @ 0x76 │ │ │ │ lsls r2, r1, #1 │ │ │ │ cmp r4, #16 │ │ │ │ lsls r5, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r7, #20 │ │ │ │ + adds r7, #28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r4, #30 │ │ │ │ + movs r4, #38 @ 0x26 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, #246 @ 0xf6 │ │ │ │ + adds r6, #254 @ 0xfe │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r4, #0 │ │ │ │ + movs r4, #8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ cmp r3, #22 │ │ │ │ lsls r5, r2, #1 │ │ │ │ - cmp r7, #148 @ 0x94 │ │ │ │ + cmp r7, #156 @ 0x9c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - muls r6, r4 │ │ │ │ + muls r6, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, r0, #4 │ │ │ │ + subs r2, r1, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r5, #222 @ 0xde │ │ │ │ + adds r5, #230 @ 0xe6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r2, #232 @ 0xe8 │ │ │ │ + movs r2, #240 @ 0xf0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - tst r4, r3 │ │ │ │ + tst r4, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, #76 @ 0x4c │ │ │ │ + adds r0, #84 @ 0x54 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - orrs r0, r6 │ │ │ │ + orrs r0, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - orrs r6, r6 │ │ │ │ + orrs r6, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - orrs r0, r6 │ │ │ │ + orrs r0, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - muls r6, r5 │ │ │ │ + muls r6, r6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r3 │ │ │ │ + lsrs r4, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cdp2 0, 10, cr0, cr6, cr9, {2} │ │ │ │ - muls r2, r2 │ │ │ │ + cdp2 0, 10, cr0, cr14, cr9, {2} │ │ │ │ + muls r2, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cdp2 0, 6, cr0, cr8, cr9, {2} │ │ │ │ - b.n 34c768 >::_M_default_append(unsigned int)@@Base+0xc6e64> │ │ │ │ + cdp2 0, 7, cr0, cr0, cr9, {2} │ │ │ │ + b.n 34c778 >::_M_default_append(unsigned int)@@Base+0xc6e74> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r3, #34 @ 0x22 │ │ │ │ + subs r3, #42 @ 0x2a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 34c5fc >::_M_default_append(unsigned int)@@Base+0xc6cf8> │ │ │ │ + b.n 34c60c >::_M_default_append(unsigned int)@@Base+0xc6d08> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, #168 @ 0xa8 │ │ │ │ + subs r2, #176 @ 0xb0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #82 @ 0x52 │ │ │ │ + adds r3, #90 @ 0x5a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #78 @ 0x4e │ │ │ │ + subs r2, #86 @ 0x56 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #48 @ 0x30 │ │ │ │ + subs r7, #56 @ 0x38 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r7, #0 │ │ │ │ + subs r7, #8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #2 │ │ │ │ + subs r2, #10 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc2 0, cr0, [r0, #-312]! @ 0xfffffec8 │ │ │ │ - ldc2 0, cr0, [r2, #-312] @ 0xfffffec8 │ │ │ │ - adds r2, #72 @ 0x48 │ │ │ │ + ldc2 0, cr0, [r8, #-312]! @ 0xfffffec8 │ │ │ │ + ldc2 0, cr0, [sl, #-312] @ 0xfffffec8 │ │ │ │ + adds r2, #80 @ 0x50 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, r2, #5 │ │ │ │ + subs r2, r3, #5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, #20 │ │ │ │ + adds r2, #28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, r3, #4 │ │ │ │ + subs r6, r4, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xfb7e0049 │ │ │ │ - ands r2, r6 │ │ │ │ + @ instruction: 0xfb860049 │ │ │ │ + ands r2, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r1, #58 @ 0x3a │ │ │ │ + subs r1, #66 @ 0x42 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #76 @ 0x4c │ │ │ │ + adds r1, #84 @ 0x54 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 34d068 >::_M_default_append(unsigned int)@@Base+0xc7764> │ │ │ │ + b.n 34d078 >::_M_default_append(unsigned int)@@Base+0xc7774> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r1, #214 @ 0xd6 │ │ │ │ + cmp r1, #222 @ 0xde │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsb r2, [r0, r1] │ │ │ │ + ldrsb r2, [r1, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vld4.16 {d0-d3}, [r4], r9 │ │ │ │ - ldrsb.w r0, [r8, r9] │ │ │ │ - adds r3, #62 @ 0x3e │ │ │ │ + vld4.16 {d0-d3}, [ip], r9 │ │ │ │ + vld4.16 {d0-d3}, [r0], r9 │ │ │ │ + adds r3, #70 @ 0x46 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r6, [sp, #968] @ 0x3c8 │ │ │ │ + str r6, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r7, #98 @ 0x62 │ │ │ │ + cmp r7, #106 @ 0x6a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, r5, #1 │ │ │ │ + adds r4, r6, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, #114 @ 0x72 │ │ │ │ + adds r6, #122 @ 0x7a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb.w r0, [r8, #73] @ 0x49 │ │ │ │ - subs r5, #44 @ 0x2c │ │ │ │ + ldrb.w r0, [r0, #73] @ 0x49 │ │ │ │ + subs r5, #52 @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #50 @ 0x32 │ │ │ │ + cmp r6, #58 @ 0x3a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, r7, r4 │ │ │ │ + subs r6, r0, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r5, #212 @ 0xd4 │ │ │ │ + cmp r5, #220 @ 0xdc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, r4, r3 │ │ │ │ + subs r0, r5, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #672 @ 0x2a0 │ │ │ │ + add r0, sp, #704 @ 0x2c0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r5, #116 @ 0x74 │ │ │ │ + cmp r5, #124 @ 0x7c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, #124 @ 0x7c │ │ │ │ + cmp r4, #132 @ 0x84 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, r1, r6 │ │ │ │ + adds r0, r2, r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, #42 @ 0x2a │ │ │ │ + cmp r4, #50 @ 0x32 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r6, r4 │ │ │ │ + adds r6, r7, r4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r3, #202 @ 0xca │ │ │ │ + cmp r3, #210 @ 0xd2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r3, #50 @ 0x32 │ │ │ │ + cmp r3, #58 @ 0x3a │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r1, [pc, #912] @ (34cf18 >::_M_default_append(unsigned int)@@Base+0xc7614>) │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ blx 122b8 │ │ │ │ mov r7, r0 │ │ │ │ cmp r0, #0 │ │ │ │ @@ -956111,56 +956110,56 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #108] @ (34cf70 >::_M_default_append(unsigned int)@@Base+0xc766c>) │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 34c27c >::_M_default_append(unsigned int)@@Base+0xc6978> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - adds r0, r7, r6 │ │ │ │ + adds r0, r0, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #58 @ 0x3a │ │ │ │ + subs r5, #66 @ 0x42 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r2, [r3, r1] │ │ │ │ + ldrsh r2, [r4, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r1, #194 @ 0xc2 │ │ │ │ + cmp r1, #202 @ 0xca │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bx r9 │ │ │ │ + bx sl │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r0, #222 @ 0xde │ │ │ │ + cmp r0, #230 @ 0xe6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r5, #23 │ │ │ │ + asrs r2, r6, #23 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r0, #198 @ 0xc6 │ │ │ │ + cmp r0, #206 @ 0xce │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r2, #23 │ │ │ │ + asrs r2, r3, #23 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r0, #108 @ 0x6c │ │ │ │ + cmp r0, #116 @ 0x74 │ │ │ │ lsls r5, r1, #1 │ │ │ │ strb r7, [r3, #30] │ │ │ │ vabdl.u , d31, d7 │ │ │ │ vqshl.u32 , , #31 │ │ │ │ - @ instruction: 0xffff27ee │ │ │ │ + vqshl.u64 q9, q11, #63 @ 0x3f │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r7, #19 │ │ │ │ + asrs r2, r0, #20 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r7, #198 @ 0xc6 │ │ │ │ + movs r7, #206 @ 0xce │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #196 @ 0xc4 │ │ │ │ + cmp r6, #204 @ 0xcc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r7, #16 │ │ │ │ + movs r7, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r6, #14 │ │ │ │ + cmp r6, #22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #234 @ 0xea │ │ │ │ + movs r6, #242 @ 0xf2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r5, #232 @ 0xe8 │ │ │ │ + cmp r5, #240 @ 0xf0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r6, #196 @ 0xc4 │ │ │ │ + movs r6, #204 @ 0xcc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r5, #194 @ 0xc2 │ │ │ │ + cmp r5, #202 @ 0xca │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr.w r1, [pc, #2200] @ 34d810 >::_M_default_append(unsigned int)@@Base+0xc7f0c> │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ blx 122b8 │ │ │ │ cmp r0, #0 │ │ │ │ bne.w 34d37c >::_M_default_append(unsigned int)@@Base+0xc7a78> │ │ │ │ @@ -956942,98 +956941,98 @@ │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #1 │ │ │ │ bne.w 34dade >::_M_default_append(unsigned int)@@Base+0xc81da> │ │ │ │ str r6, [sp, #64] @ 0x40 │ │ │ │ b.n 34d79a >::_M_default_append(unsigned int)@@Base+0xc7e96> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - stmia r6!, {r1, r3, r4, r5, r6} │ │ │ │ + stmia r6!, {r1, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r0, #16] │ │ │ │ + ldrh r2, [r1, #16] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, #246 @ 0xf6 │ │ │ │ + subs r4, #254 @ 0xfe │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r5, #194 @ 0xc2 │ │ │ │ + movs r5, #202 @ 0xca │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r1, #11 │ │ │ │ + asrs r2, r2, #11 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r3, #152 @ 0x98 │ │ │ │ + adds r3, #160 @ 0xa0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr.w r0, [r0, ip] │ │ │ │ - lsrs r6, r3, #21 │ │ │ │ + ldr.w r0, [r8, ip] │ │ │ │ + lsrs r6, r4, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r4, #122 @ 0x7a │ │ │ │ + movs r4, #130 @ 0x82 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r0, #6 │ │ │ │ + asrs r4, r1, #6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r4, #12 │ │ │ │ + movs r4, #20 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r2, #4 │ │ │ │ + asrs r6, r3, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r3, #234 @ 0xea │ │ │ │ + movs r3, #242 @ 0xf2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r6, #3 │ │ │ │ + asrs r4, r7, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #568 @ 0x238 │ │ │ │ + add r3, sp, #600 @ 0x258 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldc 0, cr0, [ip, #-292] @ 0xfffffedc │ │ │ │ - movs r3, #18 │ │ │ │ + stc 0, cr0, [r4, #-292]! @ 0xfffffedc │ │ │ │ + movs r3, #26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #124 @ 0x7c │ │ │ │ + adds r1, #132 @ 0x84 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf5e8004c │ │ │ │ - lsrs r6, r6, #11 │ │ │ │ + @ instruction: 0xf5f0004c │ │ │ │ + lsrs r6, r7, #11 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf580004c │ │ │ │ - sub.w r0, r8, #13369344 @ 0xcc0000 │ │ │ │ - lsrs r6, r6, #10 │ │ │ │ + @ instruction: 0xf588004c │ │ │ │ + subs.w r0, r0, #13369344 @ 0xcc0000 │ │ │ │ + lsrs r6, r7, #10 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bmi.n 34d7ac >::_M_default_append(unsigned int)@@Base+0xc7ea8> │ │ │ │ + bmi.n 34d7bc >::_M_default_append(unsigned int)@@Base+0xc7eb8> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r6, r1, #31 │ │ │ │ + asrs r6, r2, #31 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bmi.n 34d904 >::_M_default_append(unsigned int)@@Base+0xc8000> │ │ │ │ + bmi.n 34d914 >::_M_default_append(unsigned int)@@Base+0xc8010> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r7, #29 │ │ │ │ + asrs r4, r0, #30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r1, #2 │ │ │ │ + movs r1, #10 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r1, #24 │ │ │ │ + lsrs r4, r2, #24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r4, r6, r7} │ │ │ │ + ldmia r1, {r1, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r5, r6} │ │ │ │ + ldmia r1, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, r5, #7 │ │ │ │ + subs r0, r6, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r6, #19 │ │ │ │ + lsrs r4, r7, #19 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, r1, #7 │ │ │ │ + subs r6, r2, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r3, #19 │ │ │ │ + lsrs r0, r4, #19 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 34d7e8 >::_M_default_append(unsigned int)@@Base+0xc7ee4> │ │ │ │ + bne.n 34d7f8 >::_M_default_append(unsigned int)@@Base+0xc7ef4> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cmp r6, #52 @ 0x34 │ │ │ │ + cmp r6, #60 @ 0x3c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, r3, #5 │ │ │ │ + subs r6, r4, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [r7, #116] @ 0x74 │ │ │ │ + ldr r4, [r0, #120] @ 0x78 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, r5, #2 │ │ │ │ + subs r0, r6, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, r2, #2 │ │ │ │ + subs r6, r3, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r4, #14 │ │ │ │ + lsrs r2, r5, #14 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, r7, #1 │ │ │ │ + subs r2, r0, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r0, #14 │ │ │ │ + lsrs r4, r1, #14 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, r0, #1 │ │ │ │ + subs r2, r1, #1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r7, [pc, #848] @ (34dc18 >::_M_default_append(unsigned int)@@Base+0xc8314>) │ │ │ │ mov r0, fp │ │ │ │ ldr.w r4, [r8] │ │ │ │ movw r5, #4194 @ 0x1062 │ │ │ │ add r7, pc │ │ │ │ bl 52d2c4 │ │ │ │ @@ -957344,67 +957343,67 @@ │ │ │ │ cmp r0, #0 │ │ │ │ beq.w 34dd9c >::_M_default_append(unsigned int)@@Base+0xc8498> │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ str r5, [r2, #0] │ │ │ │ b.n 34d7e6 >::_M_default_append(unsigned int)@@Base+0xc7ee2> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - adds r4, r2, #3 │ │ │ │ + adds r4, r3, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r3, #242 @ 0xf2 │ │ │ │ + cmp r3, #250 @ 0xfa │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r0, [r4, #80] @ 0x50 │ │ │ │ + ldr r0, [r5, #80] @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r2, #31] │ │ │ │ + ldrb r0, [r3, #31] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r2, r5 │ │ │ │ + subs r2, r3, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r3, #1 │ │ │ │ + lsrs r6, r4, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, r7, r4 │ │ │ │ + subs r2, r0, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r0, #1 │ │ │ │ + lsrs r6, r1, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, r4, r4 │ │ │ │ + subs r2, r5, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r5, #32 │ │ │ │ + lsrs r6, r6, #32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r3, r3 │ │ │ │ + subs r0, r4, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r4, #31 │ │ │ │ + lsls r4, r5, #31 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r0, r3 │ │ │ │ + subs r0, r1, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r1, #31 │ │ │ │ + lsls r4, r2, #31 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r4, r2 │ │ │ │ + subs r0, r5, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r5, #30 │ │ │ │ + lsls r4, r6, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r0, r2 │ │ │ │ + subs r4, r1, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r2, #30 │ │ │ │ + lsls r0, r3, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r4, r1 │ │ │ │ + subs r4, r5, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r6, #29 │ │ │ │ + lsls r0, r7, #29 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r0, r1 │ │ │ │ + subs r4, r1, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r2, #29 │ │ │ │ + lsls r0, r3, #29 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r5, r0 │ │ │ │ + subs r0, r6, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r6, #28 │ │ │ │ + lsls r2, r7, #28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, r7, r7 │ │ │ │ + subs r6, r0, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r1, #28 │ │ │ │ + lsls r2, r2, #28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, r7, r6 │ │ │ │ + adds r0, r0, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr.w r6, [pc, #1848] @ 34e3c0 >::_M_default_append(unsigned int)@@Base+0xc8abc> │ │ │ │ mov r0, fp │ │ │ │ bl 52d2c4 │ │ │ │ mov.w r7, #3376 @ 0xd30 │ │ │ │ add r6, pc │ │ │ │ str r7, [sp, #4] │ │ │ │ @@ -958040,135 +958039,135 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #260] @ (34e4b0 >::_M_default_append(unsigned int)@@Base+0xc8bac>) │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 34c27c >::_M_default_append(unsigned int)@@Base+0xc6978> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - adds r2, r2, r4 │ │ │ │ + adds r2, r3, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r7, r2 │ │ │ │ + adds r6, r0, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r0, #23 │ │ │ │ + lsls r6, r1, #23 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r1, r2 │ │ │ │ + adds r2, r2, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, r0, #6 │ │ │ │ + subs r6, r1, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r0, r4, r1 │ │ │ │ + adds r0, r5, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, r3, #5 │ │ │ │ + subs r4, r4, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, r2, r0 │ │ │ │ + adds r4, r3, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r3, #20 │ │ │ │ + lsls r4, r4, #20 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r6, #158 @ 0x9e │ │ │ │ + movs r6, #166 @ 0xa6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r2, #31 │ │ │ │ + asrs r0, r3, #31 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r3, #19 │ │ │ │ + lsls r2, r4, #19 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r3, #30 │ │ │ │ + asrs r6, r4, #30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r5, #18 │ │ │ │ + lsls r0, r6, #18 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r7, #29 │ │ │ │ + asrs r2, r0, #30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r0, #18 │ │ │ │ + lsls r4, r1, #18 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r2, #29 │ │ │ │ + asrs r4, r3, #29 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r3, #17 │ │ │ │ + lsls r6, r4, #17 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r7, #28 │ │ │ │ + asrs r0, r0, #29 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r0, #17 │ │ │ │ + lsls r0, r1, #17 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r2, #28 │ │ │ │ + asrs r4, r3, #28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r3, #16 │ │ │ │ + lsls r6, r4, #16 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r7, #27 │ │ │ │ + asrs r0, r0, #28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r0, #16 │ │ │ │ + lsls r0, r1, #16 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r2, #27 │ │ │ │ + asrs r6, r3, #27 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r3, #15 │ │ │ │ + lsls r6, r4, #15 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r7, #26 │ │ │ │ + asrs r0, r0, #27 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r0, #15 │ │ │ │ + lsls r0, r1, #15 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r2, #26 │ │ │ │ + asrs r4, r3, #26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r6, r3, #14 │ │ │ │ + lsls r6, r4, #14 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r7, #25 │ │ │ │ + asrs r0, r0, #26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r0, #14 │ │ │ │ + lsls r0, r1, #14 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r2, #25 │ │ │ │ + asrs r4, r3, #25 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r3, #13 │ │ │ │ + lsls r4, r4, #13 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r0, #24 │ │ │ │ + asrs r4, r1, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r5, #174 @ 0xae │ │ │ │ + movs r5, #182 @ 0xb6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r7!, {r1, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r5, #86 @ 0x56 │ │ │ │ + movs r5, #94 @ 0x5e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r5, #66 @ 0x42 │ │ │ │ + movs r5, #74 @ 0x4a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r7!, {r5} │ │ │ │ + stmia r7!, {r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r5, #6] │ │ │ │ + strb r0, [r6, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r4, #82 @ 0x52 │ │ │ │ + movs r4, #90 @ 0x5a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r6!, {r3, r4, r6, r7} │ │ │ │ + stmia r6!, {r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - movs r4, #90 @ 0x5a │ │ │ │ + movs r4, #98 @ 0x62 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r4, r7} │ │ │ │ + stmia r6!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r6, r6, r7 │ │ │ │ + subs r6, r7, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - udf #80 @ 0x50 │ │ │ │ + udf #88 @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r3, #130 @ 0x82 │ │ │ │ + movs r3, #138 @ 0x8a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, r0, r5 │ │ │ │ + subs r0, r1, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r5!, {r1, r4, r6, r7} │ │ │ │ + stmia r5!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ble.n 34e3c0 >::_M_default_append(unsigned int)@@Base+0xc8abc> │ │ │ │ + ble.n 34e3d0 >::_M_default_append(unsigned int)@@Base+0xc8acc> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r2, #200 @ 0xc8 │ │ │ │ + movs r2, #208 @ 0xd0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bgt.n 34e460 >::_M_default_append(unsigned int)@@Base+0xc8b5c> │ │ │ │ + bgt.n 34e470 >::_M_default_append(unsigned int)@@Base+0xc8b6c> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r4, r5, r6, r7} │ │ │ │ + stmia r4!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r2, r2, r1 │ │ │ │ + subs r2, r3, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r1, #11 │ │ │ │ + asrs r2, r2, #11 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #252 @ 0xfc │ │ │ │ + adds r2, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r4!, {r1, r4, r6} │ │ │ │ + stmia r4!, {r1, r3, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - adds r0, r7, r6 │ │ │ │ + adds r0, r0, r7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r3, #8 │ │ │ │ + asrs r4, r4, #8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r1, #78 @ 0x4e │ │ │ │ + adds r1, #86 @ 0x56 │ │ │ │ lsls r2, r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ bl 5e291c │ │ │ │ ldr r3, [sp, #88] @ 0x58 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ rsb r3, r3, #2 │ │ │ │ cmp r0, r3 │ │ │ │ @@ -958719,103 +958718,103 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #224] @ (34eb80 >::_M_default_append(unsigned int)@@Base+0xc927c>) │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 34c27c >::_M_default_append(unsigned int)@@Base+0xc6978> │ │ │ │ ... │ │ │ │ - movs r1, #14 │ │ │ │ + movs r1, #22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r0, #8 │ │ │ │ + movs r0, #16 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 34ea58 >::_M_default_append(unsigned int)@@Base+0xc9154> │ │ │ │ + bls.n 34ea68 >::_M_default_append(unsigned int)@@Base+0xc9164> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r0, r1, #31 │ │ │ │ + lsrs r0, r2, #31 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r3, #30 │ │ │ │ + lsrs r6, r4, #30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r0, r0, #4 │ │ │ │ + subs r0, r1, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 34eb0c >::_M_default_append(unsigned int)@@Base+0xc9208> │ │ │ │ + bls.n 34eb1c >::_M_default_append(unsigned int)@@Base+0xc9218> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, r3, #3 │ │ │ │ + subs r0, r4, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, r2, #3 │ │ │ │ + subs r4, r3, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r0!, {r4, r5, r6, r7} │ │ │ │ + stmia r0!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r4, r7} │ │ │ │ + stmia r0!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r1, r4, r6} │ │ │ │ + stmia r0!, {r1, r3, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - stmia r0!, {r2, r3, r6} │ │ │ │ + stmia r0!, {r2, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r2, [r6, #44] @ 0x2c │ │ │ │ + ldr r2, [r7, #44] @ 0x2c │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r2, r0, #5 │ │ │ │ + adds r2, r1, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r4, r6, #3 │ │ │ │ + adds r4, r7, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r5, #6 │ │ │ │ + adds r6, r6, #6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r5, #3 │ │ │ │ + adds r2, r6, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r2, #21 │ │ │ │ + lsrs r6, r3, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xfa620049 │ │ │ │ - adds r4, r7, #2 │ │ │ │ + @ instruction: 0xfa6a0049 │ │ │ │ + adds r4, r0, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r4, r5, #19 │ │ │ │ + lsrs r4, r6, #19 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr??.w r0, [r6, #73] @ 0x49 │ │ │ │ - lsrs r4, r1, #19 │ │ │ │ + ldr??.w r0, [lr, #73] @ 0x49 │ │ │ │ + lsrs r4, r2, #19 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr??.w r0, [r8, #73] @ 0x49 │ │ │ │ - lsrs r0, r6, #18 │ │ │ │ + vld1.8 {d16[2]}, [r0], r9 │ │ │ │ + lsrs r0, r7, #18 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsh.w r0, [sl, #73] @ 0x49 │ │ │ │ - lsrs r4, r2, #18 │ │ │ │ + vst1.8 {d16[2]}, [r2], r9 │ │ │ │ + lsrs r4, r3, #18 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrsb.w r0, [lr, #73] @ 0x49 │ │ │ │ - lsrs r4, r6, #17 │ │ │ │ + vld1.8 {d0[2]}, [r6], r9 │ │ │ │ + lsrs r4, r7, #17 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr??.w r0, [lr, r9] │ │ │ │ - lsrs r2, r3, #17 │ │ │ │ + vst1.8 {d0[2]}, [r6], r9 │ │ │ │ + lsrs r2, r4, #17 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vld4.16 {d16-d19}, [r4], r9 │ │ │ │ - lsrs r6, r7, #16 │ │ │ │ + vld4.16 {d16-d19}, [ip], r9 │ │ │ │ + lsrs r6, r0, #17 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vst4.16 {d16-d19}, [r8], r9 │ │ │ │ - lsrs r2, r3, #16 │ │ │ │ + ldr??.w r0, [r0, r9] │ │ │ │ + lsrs r2, r4, #16 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vld4.16 {d0-d3}, [r6], r9 │ │ │ │ - lsrs r2, r7, #15 │ │ │ │ + vld4.16 {d0-d3}, [lr], r9 │ │ │ │ + lsrs r2, r0, #16 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vst4.16 {d0-d3}, [r6], r9 │ │ │ │ - lsrs r4, r3, #15 │ │ │ │ + vst4.16 {d0-d3}, [lr], r9 │ │ │ │ + lsrs r4, r4, #15 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str??.w r0, [r6, #73] @ 0x49 │ │ │ │ - lsrs r4, r7, #14 │ │ │ │ + str??.w r0, [lr, #73] @ 0x49 │ │ │ │ + lsrs r4, r0, #15 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str.w r0, [r8, #73] @ 0x49 │ │ │ │ - lsrs r4, r3, #14 │ │ │ │ + ldr.w r0, [r0, #73] @ 0x49 │ │ │ │ + lsrs r4, r4, #14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh.w r0, [r8, #73] @ 0x49 │ │ │ │ - lsrs r0, r0, #14 │ │ │ │ + ldrh.w r0, [r0, #73] @ 0x49 │ │ │ │ + lsrs r0, r1, #14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strb.w r0, [sl, #73] @ 0x49 │ │ │ │ - lsrs r4, r4, #13 │ │ │ │ + ldrb.w r0, [r2, #73] @ 0x49 │ │ │ │ + lsrs r4, r5, #13 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str??.w r0, [lr, r9] │ │ │ │ - lsrs r4, r0, #13 │ │ │ │ + ldr??.w r0, [r6, r9] │ │ │ │ + lsrs r4, r1, #13 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr.w r0, [r0, r9] │ │ │ │ - lsrs r0, r5, #12 │ │ │ │ + ldr.w r0, [r8, r9] │ │ │ │ + lsrs r0, r6, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r4, #8 │ │ │ │ + asrs r6, r5, #8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ mov r1, r2 │ │ │ │ @@ -958862,17 +958861,17 @@ │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ mov r0, r3 │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ pop {pc} │ │ │ │ - lsrs r2, r3, #7 │ │ │ │ + lsrs r2, r4, #7 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf6e60049 │ │ │ │ + @ instruction: 0xf6ee0049 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr r0, [r1, #0] │ │ │ │ bx lr │ │ │ │ mov r0, r1 │ │ │ │ bx lr │ │ │ │ subs r0, r1, r2 │ │ │ │ @@ -958922,15 +958921,15 @@ │ │ │ │ movs r0, #1 │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldc2 0, cr0, [sl, #336]! @ 0x150 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, r3, r4 │ │ │ │ + adds r0, r4, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stc2 0, cr0, [r6, #336] @ 0x150 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -959050,39 +959049,39 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #68] @ (34ee18 >::_M_default_append(unsigned int)@@Base+0xc9514>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 34ed46 >::_M_default_append(unsigned int)@@Base+0xc9442> │ │ │ │ - adds r4, r7, r2 │ │ │ │ + adds r4, r0, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 218 @ 0xda │ │ │ │ + svc 226 @ 0xe2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - svc 240 @ 0xf0 │ │ │ │ + svc 248 @ 0xf8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, r3, r1 │ │ │ │ + adds r4, r4, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf5940049 │ │ │ │ - adds r2, r0, r1 │ │ │ │ + @ instruction: 0xf59c0049 │ │ │ │ + adds r2, r1, r1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sbcs.w r0, sl, #13172736 @ 0xc90000 │ │ │ │ - svc 146 @ 0x92 │ │ │ │ + @ instruction: 0xf5820049 │ │ │ │ + svc 154 @ 0x9a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, r2, r0 │ │ │ │ + adds r2, r3, r0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adc.w r0, sl, #13172736 @ 0xc90000 │ │ │ │ - svc 142 @ 0x8e │ │ │ │ + adcs.w r0, r2, #13172736 @ 0xc90000 │ │ │ │ + svc 150 @ 0x96 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r4, #31 │ │ │ │ + asrs r2, r5, #31 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds.w r0, sl, #13172736 @ 0xc90000 │ │ │ │ - asrs r6, r0, #31 │ │ │ │ + @ instruction: 0xf5220049 │ │ │ │ + asrs r6, r1, #31 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf4fc0049 │ │ │ │ + add.w r0, r4, #13172736 @ 0xc90000 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r0, r1 │ │ │ │ mov r1, r2 │ │ │ │ movs r2, #255 @ 0xff │ │ │ │ @@ -959159,22 +959158,22 @@ │ │ │ │ ldr r0, [pc, #32] @ (34ef00 >::_M_default_append(unsigned int)@@Base+0xc95fc>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ b.n 34eea2 >::_M_default_append(unsigned int)@@Base+0xc959e> │ │ │ │ nop │ │ │ │ - asrs r2, r7, #27 │ │ │ │ + asrs r2, r0, #28 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r4, #27 │ │ │ │ + asrs r2, r5, #27 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ands.w r0, sl, #13172736 @ 0xc90000 │ │ │ │ - asrs r4, r7, #26 │ │ │ │ + bic.w r0, r2, #13172736 @ 0xc90000 │ │ │ │ + asrs r4, r0, #27 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf3f20049 │ │ │ │ + @ instruction: 0xf3fa0049 │ │ │ │ cmp r1, #0 │ │ │ │ beq.n 34ef90 >::_M_default_append(unsigned int)@@Base+0xc968c> │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r4, r3 │ │ │ │ @@ -959240,22 +959239,22 @@ │ │ │ │ ldr r0, [pc, #32] @ (34efc8 >::_M_default_append(unsigned int)@@Base+0xc96c4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ b.n 34ef6a >::_M_default_append(unsigned int)@@Base+0xc9666> │ │ │ │ nop │ │ │ │ - asrs r2, r6, #24 │ │ │ │ + asrs r2, r7, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r3, #24 │ │ │ │ + asrs r2, r4, #24 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf3520049 │ │ │ │ - asrs r4, r6, #23 │ │ │ │ + @ instruction: 0xf35a0049 │ │ │ │ + asrs r4, r7, #23 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ssat r0, #10, sl, asr #1 │ │ │ │ + @ instruction: 0xf3320049 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrd r3, ip, [r1, #12] │ │ │ │ sub sp, #8 │ │ │ │ add r3, r2 │ │ │ │ @@ -959330,25 +959329,25 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #36] @ (34f0c0 >::_M_default_append(unsigned int)@@Base+0xc97bc>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 34f086 >::_M_default_append(unsigned int)@@Base+0xc9782> │ │ │ │ - asrs r4, r7, #21 │ │ │ │ + asrs r4, r0, #22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r2, r7, #20 │ │ │ │ + asrs r2, r0, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf2700049 │ │ │ │ - asrs r6, r3, #20 │ │ │ │ + @ instruction: 0xf2780049 │ │ │ │ + asrs r6, r4, #20 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf2540049 │ │ │ │ - asrs r6, r7, #19 │ │ │ │ + @ instruction: 0xf25c0049 │ │ │ │ + asrs r6, r0, #20 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf2340049 │ │ │ │ + @ instruction: 0xf23c0049 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ subs.w fp, r2, #0 │ │ │ │ ldrd r8, sl, [sp, #72] @ 0x48 │ │ │ │ @@ -959436,22 +959435,22 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #28] @ (34f1d4 >::_M_default_append(unsigned int)@@Base+0xc98d0>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 34f19c >::_M_default_append(unsigned int)@@Base+0xc9898> │ │ │ │ - asrs r6, r1, #18 │ │ │ │ + asrs r6, r2, #18 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r2, #16 │ │ │ │ + asrs r0, r3, #16 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adc.w r0, r8, #73 @ 0x49 │ │ │ │ - asrs r2, r4, #15 │ │ │ │ + adcs.w r0, r0, #73 @ 0x49 │ │ │ │ + asrs r2, r5, #15 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds.w r0, r8, #73 @ 0x49 │ │ │ │ + @ instruction: 0xf1200049 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #896] @ (34f56c >::_M_default_append(unsigned int)@@Base+0xc9c68>) │ │ │ │ mov r7, r3 │ │ │ │ @@ -959780,47 +959779,47 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 34f4de >::_M_default_append(unsigned int)@@Base+0xc9bda> │ │ │ │ strb.w r0, [r8, r4, lsl #1] │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf7de0054 │ │ │ │ - asrs r6, r6, #12 │ │ │ │ + asrs r6, r7, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r1, #8 │ │ │ │ + asrs r4, r2, #8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r4, #5 │ │ │ │ + asrs r6, r5, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r6, r3, #4 │ │ │ │ + asrs r6, r4, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cdp 0, 5, cr0, cr6, cr9, {2} │ │ │ │ - asrs r4, r0, #4 │ │ │ │ + cdp 0, 5, cr0, cr14, cr9, {2} │ │ │ │ + asrs r4, r1, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cdp 0, 3, cr0, cr12, cr9, {2} │ │ │ │ - asrs r0, r4, #3 │ │ │ │ + cdp 0, 4, cr0, cr4, cr9, {2} │ │ │ │ + asrs r0, r5, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cdp 0, 1, cr0, cr8, cr9, {2} │ │ │ │ - asrs r6, r0, #3 │ │ │ │ + cdp 0, 2, cr0, cr0, cr9, {2} │ │ │ │ + asrs r6, r1, #3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldcl 0, cr0, [ip, #292]! @ 0x124 │ │ │ │ - asrs r0, r5, #2 │ │ │ │ + cdp 0, 0, cr0, cr4, cr9, {2} │ │ │ │ + asrs r0, r6, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldcl 0, cr0, [lr, #292] @ 0x124 │ │ │ │ - asrs r6, r1, #2 │ │ │ │ + stcl 0, cr0, [r6, #292]! @ 0x124 │ │ │ │ + asrs r6, r2, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stcl 0, cr0, [r4, #292] @ 0x124 │ │ │ │ - asrs r4, r6, #1 │ │ │ │ + stcl 0, cr0, [ip, #292] @ 0x124 │ │ │ │ + asrs r4, r7, #1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc 0, cr0, [sl, #292]! @ 0x124 │ │ │ │ - asrs r6, r2, #1 │ │ │ │ + ldc 0, cr0, [r2, #292]! @ 0x124 │ │ │ │ + asrs r6, r3, #1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc 0, cr0, [ip, #292] @ 0x124 │ │ │ │ - asrs r2, r7, #32 │ │ │ │ + ldc 0, cr0, [r4, #292] @ 0x124 │ │ │ │ + asrs r2, r0, #1 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldcl 0, cr0, [r0, #-292]! @ 0xfffffedc │ │ │ │ + ldcl 0, cr0, [r8, #-292]! @ 0xfffffedc │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldrb.w r3, [r0, #384] @ 0x180 │ │ │ │ mov r6, r0 │ │ │ │ mov r5, r1 │ │ │ │ @@ -960167,30 +960166,30 @@ │ │ │ │ add r2, pc │ │ │ │ bl 4d7ab0 │ │ │ │ b.n 34f8f0 >::_M_default_append(unsigned int)@@Base+0xc9fec> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ adcs.w r0, r8, #84 @ 0x54 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r4, r0, #19 │ │ │ │ + lsrs r4, r1, #19 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, sp, #840 @ 0x348 │ │ │ │ + add r6, sp, #872 @ 0x368 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r2, r7, #18 │ │ │ │ + lsrs r2, r0, #19 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r6, [r2, r5] │ │ │ │ + ldr r6, [r3, r5] │ │ │ │ lsls r5, r1, #1 │ │ │ │ @ instruction: 0xf0dc0054 │ │ │ │ - subs r6, r1, #2 │ │ │ │ + subs r6, r2, #2 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - add r6, sp, #512 @ 0x200 │ │ │ │ + add r6, sp, #544 @ 0x220 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - subs r4, r1, r3 │ │ │ │ + subs r4, r2, r3 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r6, sp, #432 @ 0x1b0 │ │ │ │ + add r6, sp, #464 @ 0x1d0 │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ mov fp, r2 │ │ │ │ ldr r2, [pc, #236] @ (34fa88 >::_M_default_append(unsigned int)@@Base+0xca184>) │ │ │ │ @@ -960293,26 +960292,26 @@ │ │ │ │ bl 4d7ab0 │ │ │ │ b.n 34fa4a >::_M_default_append(unsigned int)@@Base+0xca146> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ orrs.w r0, r6, #84 @ 0x54 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r2, r7, #15 │ │ │ │ + lsrs r2, r0, #16 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r4, #15 │ │ │ │ + lsrs r0, r5, #15 │ │ │ │ lsls r5, r1, #1 │ │ │ │ vshr.s16 q8, q2, #6 │ │ │ │ - lsrs r4, r0, #14 │ │ │ │ + lsrs r4, r1, #14 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [pc, #40] @ (34facc >::_M_default_append(unsigned int)@@Base+0xca1c8>) │ │ │ │ + ldr r4, [pc, #72] @ (34faec >::_M_default_append(unsigned int)@@Base+0xca1e8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r0, r0] │ │ │ │ + ldr r0, [r1, r0] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r6, #12 │ │ │ │ + lsrs r6, r7, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr.w r2, [pc, #2620] @ 3504fc >::_M_default_append(unsigned int)@@Base+0xcabf8> │ │ │ │ sub sp, #20 │ │ │ │ @@ -961300,33 +961299,33 @@ │ │ │ │ movs r2, #20 │ │ │ │ b.n 3501f2 >::_M_default_append(unsigned int)@@Base+0xca8ee> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ vqadd.s64 q0, q0, q2 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ mrc 0, 6, r0, cr12, cr4, {2} │ │ │ │ - stmia r4!, {r1, r5} │ │ │ │ + stmia r4!, {r1, r3, r5} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r6, r5, #6 │ │ │ │ + lsrs r6, r6, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r6, r1, #6 │ │ │ │ + lsrs r6, r2, #6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r5, #5 │ │ │ │ + lsrs r2, r6, #5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r7} │ │ │ │ + stmia r3!, {r1, r2, r5, r7} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - lsrs r0, r6, #4 │ │ │ │ + lsrs r0, r7, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r3!, {r1, r4, r6} │ │ │ │ + stmia r3!, {r1, r3, r4, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ - it ls │ │ │ │ - lslls r6, r1, #1 │ │ │ │ - lsls r4, r0, #21 │ │ │ │ + nop {10} │ │ │ │ + lsls r6, r1, #1 │ │ │ │ + lsls r4, r1, #21 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r5, #20 │ │ │ │ + lsls r4, r6, #20 │ │ │ │ lsls r5, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3760] @ 0xeb0 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w r0, [pc, #1148] @ 3509c0 >::_M_default_append(unsigned int)@@Base+0xcb0bc> │ │ │ │ @@ -961743,59 +961742,59 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 350664 >::_M_default_append(unsigned int)@@Base+0xcad60> │ │ │ │ nop │ │ │ │ b.n 35031c >::_M_default_append(unsigned int)@@Base+0xcaa18> │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r1, #4 │ │ │ │ + lsls r4, r2, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r2, r6, #2 │ │ │ │ + lsls r2, r7, #2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vhadd.u q0, q7, q6 │ │ │ │ - bgt.n 350ac4 >::_M_default_append(unsigned int)@@Base+0xcb1c0> │ │ │ │ + vhadd.u8 q8, q3, q6 │ │ │ │ + bgt.n 350ad4 >::_M_default_append(unsigned int)@@Base+0xcb1d0> │ │ │ │ lsls r1, r1, #1 │ │ │ │ b.n 3510fc >::_M_default_append(unsigned int)@@Base+0xcb7f8> │ │ │ │ lsls r4, r2, #1 │ │ │ │ - cdp2 0, 15, cr0, cr12, cr12, {2} │ │ │ │ - vmla.i32 q0, q4, d12[0] │ │ │ │ - vhadd.s32 q0, q0, q6 │ │ │ │ - movs r5, #86 @ 0x56 │ │ │ │ + vhadd.u8 q0, q2, q6 │ │ │ │ + vrev64.8 q0, q6 │ │ │ │ + vhadd.s32 q0, q4, q6 │ │ │ │ + movs r5, #94 @ 0x5e │ │ │ │ lsls r5, r1, #1 │ │ │ │ + cdp2 0, 15, cr0, cr6, cr12, {2} │ │ │ │ cdp2 0, 14, cr0, cr14, cr12, {2} │ │ │ │ cdp2 0, 14, cr0, cr6, cr12, {2} │ │ │ │ + cdp2 0, 14, cr0, cr2, cr12, {2} │ │ │ │ cdp2 0, 13, cr0, cr14, cr12, {2} │ │ │ │ - cdp2 0, 13, cr0, cr10, cr12, {2} │ │ │ │ - cdp2 0, 13, cr0, cr6, cr12, {2} │ │ │ │ + vmla.i q0, q1, d0[3] │ │ │ │ vhadd.u q8, q5, q6 │ │ │ │ - vhadd.u q8, q1, q6 │ │ │ │ - vhadd.u q0, q2, q6 │ │ │ │ - ldc2l 0, cr0, [r4, #-304] @ 0xfffffed0 │ │ │ │ - bge.n 35092c >::_M_default_append(unsigned int)@@Base+0xcb028> │ │ │ │ + vhadd.u q0, q6, q6 │ │ │ │ + ldc2l 0, cr0, [ip, #-304] @ 0xfffffed0 │ │ │ │ + bge.n 35093c >::_M_default_append(unsigned int)@@Base+0xcb038> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc2 0, cr0, [r8, #-304]! @ 0xfffffed0 │ │ │ │ - bge.n 350adc >::_M_default_append(unsigned int)@@Base+0xcb1d8> │ │ │ │ + ldc2 0, cr0, [r0, #-304]! @ 0xfffffed0 │ │ │ │ + bge.n 350aec >::_M_default_append(unsigned int)@@Base+0xcb1e8> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc2l 0, cr0, [ip], #304 @ 0x130 │ │ │ │ - bge.n 350a6c >::_M_default_append(unsigned int)@@Base+0xcb168> │ │ │ │ + ldc2l 0, cr0, [r4], #304 @ 0x130 │ │ │ │ + bge.n 350a7c >::_M_default_append(unsigned int)@@Base+0xcb178> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldc2 0, cr0, [r4], #304 @ 0x130 │ │ │ │ - bls.n 350a04 >::_M_default_append(unsigned int)@@Base+0xcb100> │ │ │ │ + ldc2 0, cr0, [ip], #304 @ 0x130 │ │ │ │ + bls.n 350a14 >::_M_default_append(unsigned int)@@Base+0xcb110> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r6], #-304 @ 0xfffffed0 │ │ │ │ - bls.n 350990 >::_M_default_append(unsigned int)@@Base+0xcb08c> │ │ │ │ + ldc2l 0, cr0, [lr], #-304 @ 0xfffffed0 │ │ │ │ + bls.n 3509a0 >::_M_default_append(unsigned int)@@Base+0xcb09c> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - mcrr2 0, 4, r0, r4, cr12 │ │ │ │ - bls.n 350b34 >::_M_default_append(unsigned int)@@Base+0xcb230> │ │ │ │ + mcrr2 0, 4, r0, ip, cr12 │ │ │ │ + bls.n 350944 >::_M_default_append(unsigned int)@@Base+0xcb040> │ │ │ │ lsls r1, r1, #1 │ │ │ │ + stc2 0, cr0, [r2, #304]! @ 0x130 │ │ │ │ ldc2 0, cr0, [sl, #304] @ 0x130 │ │ │ │ - ldc2 0, cr0, [r2, #304] @ 0x130 │ │ │ │ - ldc2l 0, cr0, [r4, #-304] @ 0xfffffed0 │ │ │ │ - @ instruction: 0xfbe6004c │ │ │ │ - bls.n 350a8c >::_M_default_append(unsigned int)@@Base+0xcb188> │ │ │ │ + ldc2l 0, cr0, [ip, #-304] @ 0xfffffed0 │ │ │ │ + @ instruction: 0xfbee004c │ │ │ │ + bls.n 350a9c >::_M_default_append(unsigned int)@@Base+0xcb198> │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3752] @ 0xea8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -962259,64 +962258,64 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 350b88 >::_M_default_append(unsigned int)@@Base+0xcb284> │ │ │ │ svc 136 @ 0x88 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - stc2 0, cr0, [r8], #304 @ 0x130 │ │ │ │ - ldc2 0, cr0, [r2], {76} @ 0x4c │ │ │ │ - @ instruction: 0xfa1a004c │ │ │ │ - bvc.n 351014 >::_M_default_append(unsigned int)@@Base+0xcb710> │ │ │ │ + ldc2 0, cr0, [r0], #304 @ 0x130 │ │ │ │ + ldc2 0, cr0, [sl], {76} @ 0x4c │ │ │ │ + @ instruction: 0xfa22004c │ │ │ │ + bvc.n 351024 >::_M_default_append(unsigned int)@@Base+0xcb720> │ │ │ │ lsls r1, r1, #1 │ │ │ │ udf #108 @ 0x6c │ │ │ │ lsls r4, r2, #1 │ │ │ │ - ldr??.w r0, [r4, #76] @ 0x4c │ │ │ │ - @ instruction: 0xfa80004c │ │ │ │ - @ instruction: 0xfae8004c │ │ │ │ - strd r0, r0, [sl, #304]! @ 0x130 │ │ │ │ - movs r0, #30 │ │ │ │ + ldr??.w r0, [ip, #76] @ 0x4c │ │ │ │ + @ instruction: 0xfa88004c │ │ │ │ + @ instruction: 0xfaf0004c │ │ │ │ + ldrd r0, r0, [r2, #304]! @ 0x130 │ │ │ │ + movs r0, #38 @ 0x26 │ │ │ │ lsls r5, r1, #1 │ │ │ │ + ldrsh.w r0, [lr, #76] @ 0x4c │ │ │ │ ldrsh.w r0, [r6, #76] @ 0x4c │ │ │ │ vld1.8 {d0[2]}, [lr], ip │ │ │ │ + vld1.8 {d0[2]}, [sl], ip │ │ │ │ vld1.8 {d0[2]}, [r6], ip │ │ │ │ - vld1.8 {d0[2]}, [r2], ip │ │ │ │ - ldrsb.w r0, [lr, #76] @ 0x4c │ │ │ │ - @ instruction: 0xfa36004c │ │ │ │ - @ instruction: 0xfab8004c │ │ │ │ - vld1.8 {d16[2]}, [lr], ip │ │ │ │ - ldrb.w r0, [ip, ip] │ │ │ │ - bpl.n 351058 >::_M_default_append(unsigned int)@@Base+0xcb754> │ │ │ │ - lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf7e8004c │ │ │ │ - bpl.n 350ff8 >::_M_default_append(unsigned int)@@Base+0xcb6f4> │ │ │ │ + @ instruction: 0xfa3e004c │ │ │ │ + @ instruction: 0xfac0004c │ │ │ │ + ldr??.w r0, [r6, #76] @ 0x4c │ │ │ │ + strh.w r0, [r4, ip] │ │ │ │ + bpl.n 351068 >::_M_default_append(unsigned int)@@Base+0xcb764> │ │ │ │ + lsls r1, r1, #1 │ │ │ │ + @ instruction: 0xf7f0004c │ │ │ │ + bpl.n 351008 >::_M_default_append(unsigned int)@@Base+0xcb704> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf7bc004c │ │ │ │ - bmi.n 350fa8 >::_M_default_append(unsigned int)@@Base+0xcb6a4> │ │ │ │ + @ instruction: 0xf7c4004c │ │ │ │ + bmi.n 350fb8 >::_M_default_append(unsigned int)@@Base+0xcb6b4> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf782004c │ │ │ │ - bmi.n 350f3c >::_M_default_append(unsigned int)@@Base+0xcb638> │ │ │ │ + @ instruction: 0xf78a004c │ │ │ │ + bmi.n 350f4c >::_M_default_append(unsigned int)@@Base+0xcb648> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf722004c │ │ │ │ - bmi.n 351084 >::_M_default_append(unsigned int)@@Base+0xcb780> │ │ │ │ + @ instruction: 0xf72a004c │ │ │ │ + bmi.n 351094 >::_M_default_append(unsigned int)@@Base+0xcb790> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf708004c │ │ │ │ - bmi.n 351058 >::_M_default_append(unsigned int)@@Base+0xcb754> │ │ │ │ + @ instruction: 0xf710004c │ │ │ │ + bmi.n 351068 >::_M_default_append(unsigned int)@@Base+0xcb764> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movt r0, #2124 @ 0x84c │ │ │ │ - bcc.n 350fd0 >::_M_default_append(unsigned int)@@Base+0xcb6cc> │ │ │ │ + movt r0, #34892 @ 0x884c │ │ │ │ + bmi.n 350fe0 >::_M_default_append(unsigned int)@@Base+0xcb6dc> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf692004c │ │ │ │ - bcc.n 350f7c >::_M_default_append(unsigned int)@@Base+0xcb678> │ │ │ │ + @ instruction: 0xf69a004c │ │ │ │ + bcc.n 350f8c >::_M_default_append(unsigned int)@@Base+0xcb688> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf7ee004c │ │ │ │ - ldr??.w r0, [r0, ip] │ │ │ │ - @ instruction: 0xf7a6004c │ │ │ │ - movw r0, #51276 @ 0xc84c │ │ │ │ - bcc.n 350f04 >::_M_default_append(unsigned int)@@Base+0xcb600> │ │ │ │ + @ instruction: 0xf7f6004c │ │ │ │ + ldr??.w r0, [r8, ip] │ │ │ │ + @ instruction: 0xf7ae004c │ │ │ │ + @ instruction: 0xf654004c │ │ │ │ + bcc.n 350f14 >::_M_default_append(unsigned int)@@Base+0xcb610> │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3928] @ 0xf58 │ │ │ │ ldr.w r5, [pc, #3248] @ 351cc4 >::_M_default_append(unsigned int)@@Base+0xcc3c0> │ │ │ │ @@ -963515,160 +963514,160 @@ │ │ │ │ add r3, pc │ │ │ │ str r3, [sp, #24] │ │ │ │ b.n 351efc >::_M_default_append(unsigned int)@@Base+0xcc5f8> │ │ │ │ bls.n 351c7c >::_M_default_append(unsigned int)@@Base+0xcc378> │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf746004c │ │ │ │ - @ instruction: 0xf728004c │ │ │ │ - adcs.w r0, sl, #13369344 @ 0xcc0000 │ │ │ │ - @ instruction: 0xf4c4004c │ │ │ │ - @ instruction: 0xf68e004c │ │ │ │ - bgt.n 351d0c >::_M_default_append(unsigned int)@@Base+0xcc408> │ │ │ │ + @ instruction: 0xf74e004c │ │ │ │ + @ instruction: 0xf730004c │ │ │ │ + sbc.w r0, r2, #13369344 @ 0xcc0000 │ │ │ │ + @ instruction: 0xf4cc004c │ │ │ │ + @ instruction: 0xf696004c │ │ │ │ + bgt.n 351d1c >::_M_default_append(unsigned int)@@Base+0xcc418> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf4b2004c │ │ │ │ - adds r5, #30 │ │ │ │ + @ instruction: 0xf4ba004c │ │ │ │ + adds r5, #38 @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r3 │ │ │ │ + asrs r2, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ + orr.w r0, lr, #13369344 @ 0xcc0000 │ │ │ │ orr.w r0, r6, #13369344 @ 0xcc0000 │ │ │ │ - bics.w r0, lr, #13369344 @ 0xcc0000 │ │ │ │ - lsls r0, r4 │ │ │ │ + lsls r0, r5 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - eors r4, r1 │ │ │ │ + eors r4, r2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf396004c │ │ │ │ - @ instruction: 0xf390004c │ │ │ │ - ssat r0, #13, ip, lsl #1 │ │ │ │ - @ instruction: 0xf4d6004c │ │ │ │ - bge.n 351dcc >::_M_default_append(unsigned int)@@Base+0xcc4c8> │ │ │ │ + @ instruction: 0xf39e004c │ │ │ │ + @ instruction: 0xf398004c │ │ │ │ + @ instruction: 0xf314004c │ │ │ │ + @ instruction: 0xf4de004c │ │ │ │ + bge.n 351ddc >::_M_default_append(unsigned int)@@Base+0xcc4d8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf2fa004c │ │ │ │ - adds r3, #102 @ 0x66 │ │ │ │ + ssat r0, #13, r2, lsl #1 │ │ │ │ + adds r3, #110 @ 0x6e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r7, #98 @ 0x62 │ │ │ │ + subs r7, #106 @ 0x6a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf292004c │ │ │ │ - @ instruction: 0xf286004c │ │ │ │ - orr.w r0, lr, #13369344 @ 0xcc0000 │ │ │ │ + @ instruction: 0xf29a004c │ │ │ │ + @ instruction: 0xf28e004c │ │ │ │ orrs.w r0, r6, #13369344 @ 0xcc0000 │ │ │ │ - @ instruction: 0xf26e004c │ │ │ │ - subs r6, #220 @ 0xdc │ │ │ │ - lsls r5, r1, #1 │ │ │ │ - sub.w r0, ip, #76 @ 0x4c │ │ │ │ - @ instruction: 0xf196004c │ │ │ │ - bfi r0, r0, #1, #12 │ │ │ │ - ldmia r7, {r1, r2, r7} │ │ │ │ + orrs.w r0, lr, #13369344 @ 0xcc0000 │ │ │ │ + @ instruction: 0xf276004c │ │ │ │ + subs r6, #228 @ 0xe4 │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + subs.w r0, r4, #76 @ 0x4c │ │ │ │ + @ instruction: 0xf19e004c │ │ │ │ + bfi r0, r8, #1, #12 │ │ │ │ + ldmia r7, {r1, r2, r3, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf184004c │ │ │ │ - subs r5, #240 @ 0xf0 │ │ │ │ + @ instruction: 0xf18c004c │ │ │ │ + subs r5, #248 @ 0xf8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf0ea004c │ │ │ │ - @ instruction: 0xf0d6004c │ │ │ │ - @ instruction: 0xf29a004c │ │ │ │ - ldmia r6, {r1, r6, r7} │ │ │ │ + @ instruction: 0xf0f2004c │ │ │ │ + @ instruction: 0xf0de004c │ │ │ │ + subw r0, r2, #76 @ 0x4c │ │ │ │ + ldmia r6, {r1, r3, r6, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xf0c0004c │ │ │ │ - subs r5, #40 @ 0x28 │ │ │ │ + @ instruction: 0xf0c8004c │ │ │ │ + subs r5, #48 @ 0x30 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf236004c │ │ │ │ @ instruction: 0xf23e004c │ │ │ │ - orrs.w r0, r6, #76 @ 0x4c │ │ │ │ - subs r4, #196 @ 0xc4 │ │ │ │ + movw r0, #24652 @ 0x604c │ │ │ │ + orrs.w r0, lr, #76 @ 0x4c │ │ │ │ + subs r4, #204 @ 0xcc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs.w r0, sl, #76 @ 0x4c │ │ │ │ - vmla.i d16, d4, d0[3] │ │ │ │ - vmla.i16 d0, d10, d4[1] │ │ │ │ - add.w r0, sl, #76 @ 0x4c │ │ │ │ - ldmia r5, {r4, r5} │ │ │ │ + rsb r0, r2, #76 @ 0x4c │ │ │ │ + vmla.i d16, d12, d0[3] │ │ │ │ + vmla.i32 d0, d2, d12[0] │ │ │ │ + adds.w r0, r2, #76 @ 0x4c │ │ │ │ + ldmia r5, {r3, r4, r5} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - vhadd.s32 q0, q7, q6 │ │ │ │ - subs r3, #150 @ 0x96 │ │ │ │ + vhadd.s q0, q3, q6 │ │ │ │ + subs r3, #158 @ 0x9e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf0a4004c │ │ │ │ @ instruction: 0xf0ac004c │ │ │ │ - cdp 0, 12, cr0, cr4, cr12, {2} │ │ │ │ - cdp 0, 0, cr0, cr10, cr12, {2} │ │ │ │ - ldcl 0, cr0, [r8, #304]! @ 0x130 │ │ │ │ - vmla.i d16, d0, d0[3] │ │ │ │ - vext.8 q0, q2, q6, #0 │ │ │ │ - stcl 0, cr0, [r0, #304]! @ 0x130 │ │ │ │ - subs r2, #78 @ 0x4e │ │ │ │ - lsls r5, r1, #1 │ │ │ │ - ldc 0, cr0, [r0, #304] @ 0x130 │ │ │ │ - ldcl 0, cr0, [ip, #-304]! @ 0xfffffed0 │ │ │ │ - vhadd.s8 q8, q2, q6 │ │ │ │ - vhadd.s q0, q4, q6 │ │ │ │ - stcl 0, cr0, [r4, #-304]! @ 0xfffffed0 │ │ │ │ - subs r1, #210 @ 0xd2 │ │ │ │ + @ instruction: 0xf0b4004c │ │ │ │ + cdp 0, 12, cr0, cr12, cr12, {2} │ │ │ │ + cdp 0, 1, cr0, cr2, cr12, {2} │ │ │ │ + cdp 0, 0, cr0, cr0, cr12, {2} │ │ │ │ + vmla.i d16, d8, d0[3] │ │ │ │ + vext.8 q0, q6, q6, #0 │ │ │ │ + stcl 0, cr0, [r8, #304]! @ 0x130 │ │ │ │ + subs r2, #86 @ 0x56 │ │ │ │ + lsls r5, r1, #1 │ │ │ │ + ldc 0, cr0, [r8, #304] @ 0x130 │ │ │ │ + stc 0, cr0, [r4, #304] @ 0x130 │ │ │ │ + vhadd.s8 q8, q6, q6 │ │ │ │ + vhadd.s8 q8, q0, q6 │ │ │ │ + stcl 0, cr0, [ip, #-304]! @ 0xfffffed0 │ │ │ │ + subs r1, #218 @ 0xda │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cdp 0, 13, cr0, cr0, cr12, {2} │ │ │ │ - ldcl 0, cr0, [ip], {76} @ 0x4c │ │ │ │ - cdp 0, 12, cr0, cr6, cr12, {2} │ │ │ │ - cdp 0, 10, cr0, cr2, cr12, {2} │ │ │ │ - ldc 0, cr0, [sl], #304 @ 0x130 │ │ │ │ - cdp 0, 8, cr0, cr0, cr12, {2} │ │ │ │ - cdp 0, 8, cr0, cr14, cr12, {2} │ │ │ │ - stc 0, cr0, [r4], #304 @ 0x130 │ │ │ │ - cmp r5, #16 │ │ │ │ + cdp 0, 13, cr0, cr8, cr12, {2} │ │ │ │ + stcl 0, cr0, [r4], #304 @ 0x130 │ │ │ │ + cdp 0, 12, cr0, cr14, cr12, {2} │ │ │ │ + cdp 0, 10, cr0, cr10, cr12, {2} │ │ │ │ + stcl 0, cr0, [r2], {76} @ 0x4c │ │ │ │ + cdp 0, 8, cr0, cr8, cr12, {2} │ │ │ │ + cdp 0, 9, cr0, cr6, cr12, {2} │ │ │ │ + stc 0, cr0, [ip], #304 @ 0x130 │ │ │ │ + cmp r5, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r1, #8 │ │ │ │ + subs r1, #16 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldc 0, cr0, [r8], #-304 @ 0xfffffed0 │ │ │ │ - cmp r4, #164 @ 0xa4 │ │ │ │ + mcrr 0, 4, r0, r0, cr12 │ │ │ │ + cmp r4, #172 @ 0xac │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #156 @ 0x9c │ │ │ │ + subs r0, #164 @ 0xa4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stc 0, cr0, [r6, #304] @ 0x130 │ │ │ │ + stc 0, cr0, [lr, #304] @ 0x130 │ │ │ │ + @ instruction: 0xeb9a004c │ │ │ │ @ instruction: 0xeb92004c │ │ │ │ - @ instruction: 0xeb8a004c │ │ │ │ - ldcl 0, cr0, [r4, #-304] @ 0xfffffed0 │ │ │ │ - stcl 0, cr0, [r8, #-304] @ 0xfffffed0 │ │ │ │ - sbcs.w r0, ip, ip, lsl #1 │ │ │ │ - adds r7, #230 @ 0xe6 │ │ │ │ + ldcl 0, cr0, [ip, #-304] @ 0xfffffed0 │ │ │ │ + ldcl 0, cr0, [r0, #-304] @ 0xfffffed0 │ │ │ │ + @ instruction: 0xeb84004c │ │ │ │ + adds r7, #238 @ 0xee │ │ │ │ lsls r5, r1, #1 │ │ │ │ + adds.w r0, ip, ip, lsl #1 │ │ │ │ adds.w r0, r4, ip, lsl #1 │ │ │ │ - add.w r0, ip, ip, lsl #1 │ │ │ │ - ldcl 0, cr0, [r6], {76} @ 0x4c │ │ │ │ - stcl 0, cr0, [sl], {76} @ 0x4c │ │ │ │ - @ instruction: 0xeafe004c │ │ │ │ - adds r7, #104 @ 0x68 │ │ │ │ + ldcl 0, cr0, [lr], {76} @ 0x4c │ │ │ │ + ldcl 0, cr0, [r2], {76} @ 0x4c │ │ │ │ + add.w r0, r6, ip, lsl #1 │ │ │ │ + adds r7, #112 @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldmia r6, {r3, r5, r6, r7} │ │ │ │ lsls r4, r2, #1 │ │ │ │ - stcl 0, cr0, [r8], #-304 @ 0xfffffed0 │ │ │ │ - orns r0, r0, ip, lsl #1 │ │ │ │ - ldc 0, cr0, [sl], #-304 @ 0xfffffed0 │ │ │ │ - mcrr 0, 4, r0, r8, cr12 │ │ │ │ - orrs.w r0, lr, ip, lsl #1 │ │ │ │ - cmp r2, #208 @ 0xd0 │ │ │ │ + ldcl 0, cr0, [r0], #-304 @ 0xfffffed0 │ │ │ │ + orns r0, r8, ip, lsl #1 │ │ │ │ + mcrr 0, 4, r0, r2, cr12 │ │ │ │ + mrrc 0, 4, r0, r0, cr12 @ │ │ │ │ + orn r0, r6, ip, lsl #1 │ │ │ │ + cmp r2, #216 @ 0xd8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #204 @ 0xcc │ │ │ │ + adds r6, #212 @ 0xd4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - and.w r0, sl, ip, lsl #1 │ │ │ │ - rsbs r0, r4, ip, lsl #1 │ │ │ │ - @ instruction: 0xebe6004c │ │ │ │ - ldrd r0, r0, [r8, #304]! @ 0x130 │ │ │ │ - cmp r2, #106 @ 0x6a │ │ │ │ + ands.w r0, r2, ip, lsl #1 │ │ │ │ + rsbs r0, ip, ip, lsl #1 │ │ │ │ + @ instruction: 0xebee004c │ │ │ │ + and.w r0, r0, ip, lsl #1 │ │ │ │ + cmp r2, #114 @ 0x72 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #102 @ 0x66 │ │ │ │ + adds r6, #110 @ 0x6e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xeb96004c │ │ │ │ - @ instruction: 0xe98c004c │ │ │ │ - sbc.w r0, sl, ip, lsl #1 │ │ │ │ - stmia r7!, {r1, r4, r7} │ │ │ │ + @ instruction: 0xeb9e004c │ │ │ │ + @ instruction: 0xe994004c │ │ │ │ + sbcs.w r0, r2, ip, lsl #1 │ │ │ │ + stmia r7!, {r1, r3, r4, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - @ instruction: 0xe990004c │ │ │ │ - adds r5, #252 @ 0xfc │ │ │ │ + @ instruction: 0xe998004c │ │ │ │ + adds r6, #4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add.w r0, ip, ip, lsl #1 │ │ │ │ - stmdb r2, {r2, r3, r6} │ │ │ │ - add.w r0, r0, ip, lsl #1 │ │ │ │ - @ instruction: 0xeae2004c │ │ │ │ + adds.w r0, r4, ip, lsl #1 │ │ │ │ + stmdb sl, {r2, r3, r6} │ │ │ │ + add.w r0, r8, ip, lsl #1 │ │ │ │ + @ instruction: 0xeaea004c │ │ │ │ ldr.w r2, [pc, #1972] @ 352650 >::_M_default_append(unsigned int)@@Base+0xccd4c> │ │ │ │ movs r1, #32 │ │ │ │ mov r0, r6 │ │ │ │ add.w r8, r8, #1 │ │ │ │ add r2, pc │ │ │ │ bl 4d7ab0 │ │ │ │ ldr.w r3, [pc, #1960] @ 352654 >::_M_default_append(unsigned int)@@Base+0xccd50> │ │ │ │ @@ -964416,210 +964415,211 @@ │ │ │ │ mov r0, r4 │ │ │ │ add r2, pc │ │ │ │ bl 52d660 │ │ │ │ b.w 351408 >::_M_default_append(unsigned int)@@Base+0xcbb04> │ │ │ │ mov r3, r0 │ │ │ │ b.w 3518a4 >::_M_default_append(unsigned int)@@Base+0xcbfa0> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - b.n 35246c >::_M_default_append(unsigned int)@@Base+0xccb68> │ │ │ │ + b.n 35247c >::_M_default_append(unsigned int)@@Base+0xccb78> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strd r0, r0, [lr], #304 @ 0x130 │ │ │ │ - stmdb r0, {r2, r3, r6} │ │ │ │ - b.n 352484 >::_M_default_append(unsigned int)@@Base+0xccb80> │ │ │ │ + ldrd r0, r0, [r6], #304 @ 0x130 │ │ │ │ + stmdb r8, {r2, r3, r6} │ │ │ │ + b.n 352494 >::_M_default_append(unsigned int)@@Base+0xccb90> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #126 @ 0x7e │ │ │ │ + movs r7, #134 @ 0x86 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #118 @ 0x76 │ │ │ │ + adds r3, #126 @ 0x7e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3523c0 >::_M_default_append(unsigned int)@@Base+0xccabc> │ │ │ │ + b.n 3523d0 >::_M_default_append(unsigned int)@@Base+0xccacc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #22 │ │ │ │ + movs r7, #30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #14 │ │ │ │ + adds r3, #22 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xe80c004c │ │ │ │ - b.n 3522a8 >::_M_default_append(unsigned int)@@Base+0xcc9a4> │ │ │ │ + @ instruction: 0xe814004c │ │ │ │ + b.n 3522b8 >::_M_default_append(unsigned int)@@Base+0xcc9b4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352268 >::_M_default_append(unsigned int)@@Base+0xcc964> │ │ │ │ + b.n 352278 >::_M_default_append(unsigned int)@@Base+0xcc974> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352630 >::_M_default_append(unsigned int)@@Base+0xccd2c> │ │ │ │ + b.n 352640 >::_M_default_append(unsigned int)@@Base+0xccd3c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352618 >::_M_default_append(unsigned int)@@Base+0xccd14> │ │ │ │ + b.n 352628 >::_M_default_append(unsigned int)@@Base+0xccd24> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352280 >::_M_default_append(unsigned int)@@Base+0xcc97c> │ │ │ │ + b.n 352290 >::_M_default_append(unsigned int)@@Base+0xcc98c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, #98 @ 0x62 │ │ │ │ + adds r2, #106 @ 0x6a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3521b0 >::_M_default_append(unsigned int)@@Base+0xcc8ac> │ │ │ │ + b.n 3521c0 >::_M_default_append(unsigned int)@@Base+0xcc8bc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352170 >::_M_default_append(unsigned int)@@Base+0xcc86c> │ │ │ │ + b.n 352180 >::_M_default_append(unsigned int)@@Base+0xcc87c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352538 >::_M_default_append(unsigned int)@@Base+0xccc34> │ │ │ │ + b.n 352548 >::_M_default_append(unsigned int)@@Base+0xccc44> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352520 >::_M_default_append(unsigned int)@@Base+0xccc1c> │ │ │ │ + b.n 352530 >::_M_default_append(unsigned int)@@Base+0xccc2c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352188 >::_M_default_append(unsigned int)@@Base+0xcc884> │ │ │ │ + b.n 352198 >::_M_default_append(unsigned int)@@Base+0xcc894> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r1, #218 @ 0xda │ │ │ │ + adds r1, #226 @ 0xe2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3524b0 >::_M_default_append(unsigned int)@@Base+0xccbac> │ │ │ │ + b.n 3524c0 >::_M_default_append(unsigned int)@@Base+0xccbbc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3520c4 >::_M_default_append(unsigned int)@@Base+0xcc7c0> │ │ │ │ + b.n 3520d4 >::_M_default_append(unsigned int)@@Base+0xcc7d0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352458 >::_M_default_append(unsigned int)@@Base+0xccb54> │ │ │ │ + b.n 352468 >::_M_default_append(unsigned int)@@Base+0xccb64> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352474 >::_M_default_append(unsigned int)@@Base+0xccb70> │ │ │ │ + b.n 352484 >::_M_default_append(unsigned int)@@Base+0xccb80> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3520a0 >::_M_default_append(unsigned int)@@Base+0xcc79c> │ │ │ │ + b.n 3520b0 >::_M_default_append(unsigned int)@@Base+0xcc7ac> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r5, #98 @ 0x62 │ │ │ │ + movs r5, #106 @ 0x6a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r1, #92 @ 0x5c │ │ │ │ + adds r1, #100 @ 0x64 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 351ffc >::_M_default_append(unsigned int)@@Base+0xcc6f8> │ │ │ │ + b.n 35200c >::_M_default_append(unsigned int)@@Base+0xcc708> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352390 >::_M_default_append(unsigned int)@@Base+0xcca8c> │ │ │ │ + b.n 3523a0 >::_M_default_append(unsigned int)@@Base+0xcca9c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3523b4 >::_M_default_append(unsigned int)@@Base+0xccab0> │ │ │ │ + b.n 3523c4 >::_M_default_append(unsigned int)@@Base+0xccac0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 351fd8 >::_M_default_append(unsigned int)@@Base+0xcc6d4> │ │ │ │ + b.n 351fe8 >::_M_default_append(unsigned int)@@Base+0xcc6e4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r4, #242 @ 0xf2 │ │ │ │ + movs r4, #250 @ 0xfa │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #236 @ 0xec │ │ │ │ + adds r0, #244 @ 0xf4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 352314 >::_M_default_append(unsigned int)@@Base+0xcca10> │ │ │ │ + b.n 352324 >::_M_default_append(unsigned int)@@Base+0xcca20> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 351f04 >::_M_default_append(unsigned int)@@Base+0xcc600> │ │ │ │ + b.n 351f14 >::_M_default_append(unsigned int)@@Base+0xcc610> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3522c4 >::_M_default_append(unsigned int)@@Base+0xcc9c0> │ │ │ │ + b.n 3522d4 >::_M_default_append(unsigned int)@@Base+0xcc9d0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r2!, {r2, r4} │ │ │ │ + stmia r2!, {r2, r3, r4} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 351f10 >::_M_default_append(unsigned int)@@Base+0xcc60c> │ │ │ │ + b.n 351f20 >::_M_default_append(unsigned int)@@Base+0xcc61c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #122 @ 0x7a │ │ │ │ + adds r0, #130 @ 0x82 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 352e3c >::_M_default_append(unsigned int)@@Base+0xcd538> │ │ │ │ + b.n 352e4c >::_M_default_append(unsigned int)@@Base+0xcd548> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352e10 >::_M_default_append(unsigned int)@@Base+0xcd50c> │ │ │ │ + b.n 352e20 >::_M_default_append(unsigned int)@@Base+0xcd51c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3521a8 >::_M_default_append(unsigned int)@@Base+0xcc8a4> │ │ │ │ + b.n 3521b8 >::_M_default_append(unsigned int)@@Base+0xcc8b4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r1!, {r1, r3, r4, r5, r6} │ │ │ │ + stmia r1!, {r1, r7} │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 352df8 >::_M_default_append(unsigned int)@@Base+0xcd4f4> │ │ │ │ + b.n 352e08 >::_M_default_append(unsigned int)@@Base+0xcd504> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r7, #228 @ 0xe4 │ │ │ │ + cmp r7, #236 @ 0xec │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 352d4c >::_M_default_append(unsigned int)@@Base+0xcd448> │ │ │ │ + b.n 352d5c >::_M_default_append(unsigned int)@@Base+0xcd458> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352114 >::_M_default_append(unsigned int)@@Base+0xcc810> │ │ │ │ + b.n 352124 >::_M_default_append(unsigned int)@@Base+0xcc820> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352d64 >::_M_default_append(unsigned int)@@Base+0xcd460> │ │ │ │ + b.n 352d74 >::_M_default_append(unsigned int)@@Base+0xcd470> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r3, #144 @ 0x90 │ │ │ │ + movs r3, #152 @ 0x98 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r7, #136 @ 0x88 │ │ │ │ + cmp r7, #144 @ 0x90 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 352c9c >::_M_default_append(unsigned int)@@Base+0xcd398> │ │ │ │ + b.n 352cac >::_M_default_append(unsigned int)@@Base+0xcd3a8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352c60 >::_M_default_append(unsigned int)@@Base+0xcd35c> │ │ │ │ + b.n 352c70 >::_M_default_append(unsigned int)@@Base+0xcd36c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352c44 >::_M_default_append(unsigned int)@@Base+0xcd340> │ │ │ │ + b.n 352c54 >::_M_default_append(unsigned int)@@Base+0xcd350> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352c40 >::_M_default_append(unsigned int)@@Base+0xcd33c> │ │ │ │ + b.n 352c50 >::_M_default_append(unsigned int)@@Base+0xcd34c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 351fd8 >::_M_default_append(unsigned int)@@Base+0xcc6d4> │ │ │ │ + b.n 351fe8 >::_M_default_append(unsigned int)@@Base+0xcc6e4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352008 >::_M_default_append(unsigned int)@@Base+0xcc704> │ │ │ │ + b.n 352018 >::_M_default_append(unsigned int)@@Base+0xcc714> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352c28 >::_M_default_append(unsigned int)@@Base+0xcd324> │ │ │ │ + b.n 352c38 >::_M_default_append(unsigned int)@@Base+0xcd334> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, #232 @ 0xe8 │ │ │ │ + movs r2, #240 @ 0xf0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352b94 >::_M_default_append(unsigned int)@@Base+0xcd290> │ │ │ │ + b.n 352ba4 >::_M_default_append(unsigned int)@@Base+0xcd2a0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 351f60 >::_M_default_append(unsigned int)@@Base+0xcc65c> │ │ │ │ + b.n 351f70 >::_M_default_append(unsigned int)@@Base+0xcc66c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r1, {r1, r4, r7} │ │ │ │ + ldmia r1, {r1, r3, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352bb8 >::_M_default_append(unsigned int)@@Base+0xcd2b4> │ │ │ │ + b.n 352bc8 >::_M_default_append(unsigned int)@@Base+0xcd2c4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, #160 @ 0xa0 │ │ │ │ + movs r2, #168 @ 0xa8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, #154 @ 0x9a │ │ │ │ + cmp r6, #162 @ 0xa2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 352b04 >::_M_default_append(unsigned int)@@Base+0xcd200> │ │ │ │ + b.n 352b14 >::_M_default_append(unsigned int)@@Base+0xcd210> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352ac0 >::_M_default_append(unsigned int)@@Base+0xcd1bc> │ │ │ │ + b.n 352ad0 >::_M_default_append(unsigned int)@@Base+0xcd1cc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352aa8 >::_M_default_append(unsigned int)@@Base+0xcd1a4> │ │ │ │ + b.n 352ab8 >::_M_default_append(unsigned int)@@Base+0xcd1b4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352aa8 >::_M_default_append(unsigned int)@@Base+0xcd1a4> │ │ │ │ + b.n 352ab8 >::_M_default_append(unsigned int)@@Base+0xcd1b4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352e40 >::_M_default_append(unsigned int)@@Base+0xcd53c> │ │ │ │ + b.n 352e50 >::_M_default_append(unsigned int)@@Base+0xcd54c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352e70 >::_M_default_append(unsigned int)@@Base+0xcd56c> │ │ │ │ + b.n 352e80 >::_M_default_append(unsigned int)@@Base+0xcd57c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352a90 >::_M_default_append(unsigned int)@@Base+0xcd18c> │ │ │ │ + b.n 352aa0 >::_M_default_append(unsigned int)@@Base+0xcd19c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, #2 │ │ │ │ + movs r2, #10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352e04 >::_M_default_append(unsigned int)@@Base+0xcd500> │ │ │ │ + b.n 352e14 >::_M_default_append(unsigned int)@@Base+0xcd510> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352de8 >::_M_default_append(unsigned int)@@Base+0xcd4e4> │ │ │ │ + b.n 352df8 >::_M_default_append(unsigned int)@@Base+0xcd4f4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352dc8 >::_M_default_append(unsigned int)@@Base+0xcd4c4> │ │ │ │ + b.n 352dd8 >::_M_default_append(unsigned int)@@Base+0xcd4d4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 3529dc >::_M_default_append(unsigned int)@@Base+0xcd0d8> │ │ │ │ + b.n 3529ec >::_M_default_append(unsigned int)@@Base+0xcd0e8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352994 >::_M_default_append(unsigned int)@@Base+0xcd090> │ │ │ │ + b.n 3529a4 >::_M_default_append(unsigned int)@@Base+0xcd0a0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352978 >::_M_default_append(unsigned int)@@Base+0xcd074> │ │ │ │ + b.n 352988 >::_M_default_append(unsigned int)@@Base+0xcd084> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352d44 >::_M_default_append(unsigned int)@@Base+0xcd440> │ │ │ │ + b.n 352d54 >::_M_default_append(unsigned int)@@Base+0xcd450> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x00fe │ │ │ │ - lsls r7, r1, #1 │ │ │ │ - b.n 35299c >::_M_default_append(unsigned int)@@Base+0xcd098> │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - cmp r5, #104 @ 0x68 │ │ │ │ + itte eq │ │ │ │ + lsleq r7, r1, #1 │ │ │ │ + beq.n 3529ac >::_M_default_append(unsigned int)@@Base+0xcd0a8> @ unpredictable branch in IT block │ │ │ │ + │ │ │ │ + lslne r4, r1, #1 │ │ │ │ + cmp r5, #112 @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3528a4 >::_M_default_append(unsigned int)@@Base+0xccfa0> │ │ │ │ + b.n 3528b4 >::_M_default_append(unsigned int)@@Base+0xccfb0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352c70 >::_M_default_append(unsigned int)@@Base+0xcd36c> │ │ │ │ + b.n 352c80 >::_M_default_append(unsigned int)@@Base+0xcd37c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x008a │ │ │ │ + bkpt 0x0092 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - b.n 3528c8 >::_M_default_append(unsigned int)@@Base+0xccfc4> │ │ │ │ + b.n 3528d8 >::_M_default_append(unsigned int)@@Base+0xccfd4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, #244 @ 0xf4 │ │ │ │ + cmp r4, #252 @ 0xfc │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 3527cc >::_M_default_append(unsigned int)@@Base+0xccec8> │ │ │ │ + b.n 3527dc >::_M_default_append(unsigned int)@@Base+0xcced8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352ba4 >::_M_default_append(unsigned int)@@Base+0xcd2a0> │ │ │ │ + b.n 352bb4 >::_M_default_append(unsigned int)@@Base+0xcd2b0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - svc 236 @ 0xec │ │ │ │ + svc 244 @ 0xf4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352b74 >::_M_default_append(unsigned int)@@Base+0xcd270> │ │ │ │ + b.n 352b84 >::_M_default_append(unsigned int)@@Base+0xcd280> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352b58 >::_M_default_append(unsigned int)@@Base+0xcd254> │ │ │ │ + b.n 352b68 >::_M_default_append(unsigned int)@@Base+0xcd264> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - svc 182 @ 0xb6 │ │ │ │ + svc 190 @ 0xbe │ │ │ │ lsls r4, r1, #1 │ │ │ │ - svc 166 @ 0xa6 │ │ │ │ + svc 174 @ 0xae │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352af8 >::_M_default_append(unsigned int)@@Base+0xcd1f4> │ │ │ │ + b.n 352b08 >::_M_default_append(unsigned int)@@Base+0xcd204> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352ad0 >::_M_default_append(unsigned int)@@Base+0xcd1cc> │ │ │ │ + b.n 352ae0 >::_M_default_append(unsigned int)@@Base+0xcd1dc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 352ab8 >::_M_default_append(unsigned int)@@Base+0xcd1b4> │ │ │ │ + b.n 352ac8 >::_M_default_append(unsigned int)@@Base+0xcd1c4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ sub sp, #140 @ 0x8c │ │ │ │ mov sl, r2 │ │ │ │ @@ -965382,127 +965382,127 @@ │ │ │ │ b.n 35284c >::_M_default_append(unsigned int)@@Base+0xccf48> │ │ │ │ nop │ │ │ │ stmia r1!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldmia r6!, {r0, r1, r2, r3} │ │ │ │ - @ instruction: 0xffffdf84 │ │ │ │ + @ instruction: 0xffffdf8c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ble.n 35307c >::_M_default_append(unsigned int)@@Base+0xcd778> │ │ │ │ + ble.n 35308c >::_M_default_append(unsigned int)@@Base+0xcd788> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, r2, #7 │ │ │ │ + adds r6, r3, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ble.n 353064 >::_M_default_append(unsigned int)@@Base+0xcd760> │ │ │ │ + ble.n 353074 >::_M_default_append(unsigned int)@@Base+0xcd770> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, r0, #7 │ │ │ │ + adds r6, r1, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 352f50 >::_M_default_append(unsigned int)@@Base+0xcd64c> │ │ │ │ + bgt.n 352f60 >::_M_default_append(unsigned int)@@Base+0xcd65c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 352f4c >::_M_default_append(unsigned int)@@Base+0xcd648> │ │ │ │ + bgt.n 352f5c >::_M_default_append(unsigned int)@@Base+0xcd658> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, r5, #4 │ │ │ │ + adds r6, r6, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - udf #170 @ 0xaa │ │ │ │ + udf #178 @ 0xb2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 352f28 >::_M_default_append(unsigned int)@@Base+0xcd624> │ │ │ │ + bgt.n 352f38 >::_M_default_append(unsigned int)@@Base+0xcd634> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 3530fc >::_M_default_append(unsigned int)@@Base+0xcd7f8> │ │ │ │ + bgt.n 352f0c >::_M_default_append(unsigned int)@@Base+0xcd608> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r0, #214 @ 0xd6 │ │ │ │ + cmp r0, #222 @ 0xde │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bgt.n 353038 >::_M_default_append(unsigned int)@@Base+0xcd734> │ │ │ │ + bgt.n 353048 >::_M_default_append(unsigned int)@@Base+0xcd744> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 353050 >::_M_default_append(unsigned int)@@Base+0xcd74c> │ │ │ │ + bgt.n 353060 >::_M_default_append(unsigned int)@@Base+0xcd75c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 353114 >::_M_default_append(unsigned int)@@Base+0xcd810> │ │ │ │ + blt.n 352f24 >::_M_default_append(unsigned int)@@Base+0xcd620> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r7, #206 @ 0xce │ │ │ │ + movs r7, #214 @ 0xd6 │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldmia r3!, {r0, r1, r2} │ │ │ │ vcvt.u16.f16 d28, d13, #1 │ │ │ │ vcvt.f16.u16 q14, , #1 │ │ │ │ @ instruction: 0xffffcbd1 │ │ │ │ - @ instruction: 0xffff2746 │ │ │ │ + @ instruction: 0xffff274e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bgt.n 35311c >::_M_default_append(unsigned int)@@Base+0xcd818> │ │ │ │ + bgt.n 35312c >::_M_default_append(unsigned int)@@Base+0xcd828> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bge.n 3530f0 >::_M_default_append(unsigned int)@@Base+0xcd7ec> │ │ │ │ + bge.n 353100 >::_M_default_append(unsigned int)@@Base+0xcd7fc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bge.n 3530cc >::_M_default_append(unsigned int)@@Base+0xcd7c8> │ │ │ │ + bge.n 3530dc >::_M_default_append(unsigned int)@@Base+0xcd7d8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bge.n 3530bc >::_M_default_append(unsigned int)@@Base+0xcd7b8> │ │ │ │ + bge.n 3530cc >::_M_default_append(unsigned int)@@Base+0xcd7c8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r6, #144 @ 0x90 │ │ │ │ + movs r6, #152 @ 0x98 │ │ │ │ lsls r5, r1, #1 │ │ │ │ bkpt 0x0008 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - bls.n 352f94 >::_M_default_append(unsigned int)@@Base+0xcd690> │ │ │ │ + bls.n 352fa4 >::_M_default_append(unsigned int)@@Base+0xcd6a0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, r0, r1 │ │ │ │ + subs r6, r1, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bls.n 352fd4 >::_M_default_append(unsigned int)@@Base+0xcd6d0> │ │ │ │ + bls.n 352fe4 >::_M_default_append(unsigned int)@@Base+0xcd6e0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r6, #66 @ 0x42 │ │ │ │ + movs r6, #74 @ 0x4a │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bls.n 353090 >::_M_default_append(unsigned int)@@Base+0xcd78c> │ │ │ │ + bls.n 3530a0 >::_M_default_append(unsigned int)@@Base+0xcd79c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bls.n 3530c8 >::_M_default_append(unsigned int)@@Base+0xcd7c4> │ │ │ │ + bls.n 3530d8 >::_M_default_append(unsigned int)@@Base+0xcd7d4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, r6, r6 │ │ │ │ + adds r6, r7, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blt.n 3530ec >::_M_default_append(unsigned int)@@Base+0xcd7e8> │ │ │ │ + blt.n 3530fc >::_M_default_append(unsigned int)@@Base+0xcd7f8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bls.n 3530ac >::_M_default_append(unsigned int)@@Base+0xcd7a8> │ │ │ │ + bls.n 3530bc >::_M_default_append(unsigned int)@@Base+0xcd7b8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bls.n 35309c >::_M_default_append(unsigned int)@@Base+0xcd798> │ │ │ │ + bls.n 3530ac >::_M_default_append(unsigned int)@@Base+0xcd7a8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r5, #104 @ 0x68 │ │ │ │ + movs r5, #112 @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bhi.n 352fcc >::_M_default_append(unsigned int)@@Base+0xcd6c8> │ │ │ │ + bhi.n 352fdc >::_M_default_append(unsigned int)@@Base+0xcd6d8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bhi.n 353094 >::_M_default_append(unsigned int)@@Base+0xcd790> │ │ │ │ + bhi.n 3530a4 >::_M_default_append(unsigned int)@@Base+0xcd7a0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, r3, r2 │ │ │ │ + adds r6, r4, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bhi.n 3530ac >::_M_default_append(unsigned int)@@Base+0xcd7a8> │ │ │ │ + bhi.n 3530bc >::_M_default_append(unsigned int)@@Base+0xcd7b8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r4, #104 @ 0x68 │ │ │ │ + movs r4, #112 @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvc.n 35317c >::_M_default_append(unsigned int)@@Base+0xcd878> │ │ │ │ + bvc.n 35318c >::_M_default_append(unsigned int)@@Base+0xcd888> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bls.n 35317c >::_M_default_append(unsigned int)@@Base+0xcd878> │ │ │ │ + bls.n 35318c >::_M_default_append(unsigned int)@@Base+0xcd888> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvc.n 353154 >::_M_default_append(unsigned int)@@Base+0xcd850> │ │ │ │ + bvc.n 353164 >::_M_default_append(unsigned int)@@Base+0xcd860> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvc.n 35312c >::_M_default_append(unsigned int)@@Base+0xcd828> │ │ │ │ + bvc.n 35313c >::_M_default_append(unsigned int)@@Base+0xcd838> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r3, #170 @ 0xaa │ │ │ │ + movs r3, #178 @ 0xb2 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvs.n 35306c >::_M_default_append(unsigned int)@@Base+0xcd768> │ │ │ │ + bvs.n 35307c >::_M_default_append(unsigned int)@@Base+0xcd778> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r4, #29 │ │ │ │ + asrs r4, r5, #29 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bhi.n 353088 >::_M_default_append(unsigned int)@@Base+0xcd784> │ │ │ │ + bhi.n 353098 >::_M_default_append(unsigned int)@@Base+0xcd794> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvs.n 35305c >::_M_default_append(unsigned int)@@Base+0xcd758> │ │ │ │ + bvs.n 35306c >::_M_default_append(unsigned int)@@Base+0xcd768> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvs.n 353048 >::_M_default_append(unsigned int)@@Base+0xcd744> │ │ │ │ + bvs.n 353058 >::_M_default_append(unsigned int)@@Base+0xcd754> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvs.n 353040 >::_M_default_append(unsigned int)@@Base+0xcd73c> │ │ │ │ + bvs.n 353050 >::_M_default_append(unsigned int)@@Base+0xcd74c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ hlt 0x002a │ │ │ │ lsls r4, r2, #1 │ │ │ │ - movs r3, #4 │ │ │ │ + movs r3, #12 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - bvs.n 353128 >::_M_default_append(unsigned int)@@Base+0xcd824> │ │ │ │ + bvs.n 353138 >::_M_default_append(unsigned int)@@Base+0xcd834> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bpl.n 353068 >::_M_default_append(unsigned int)@@Base+0xcd764> │ │ │ │ + bpl.n 353078 >::_M_default_append(unsigned int)@@Base+0xcd774> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvc.n 3530b8 >::_M_default_append(unsigned int)@@Base+0xcd7b4> │ │ │ │ + bvc.n 3530c8 >::_M_default_append(unsigned int)@@Base+0xcd7c4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3760] @ 0xeb0 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w r0, [pc, #1288] @ 3535e8 >::_M_default_append(unsigned int)@@Base+0xcdce4> │ │ │ │ @@ -965981,94 +965981,94 @@ │ │ │ │ bl 17f78 │ │ │ │ str.w fp, [sp, #24] │ │ │ │ b.n 353280 >::_M_default_append(unsigned int)@@Base+0xcd97c> │ │ │ │ cbnz r0, 3535f0 >::_M_default_append(unsigned int)@@Base+0xcdcec> │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - bvs.n 353600 >::_M_default_append(unsigned int)@@Base+0xcdcfc> │ │ │ │ + bvs.n 353610 >::_M_default_append(unsigned int)@@Base+0xcdd0c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bpl.n 3535e0 >::_M_default_append(unsigned int)@@Base+0xcdcdc> │ │ │ │ + bpl.n 3535f0 >::_M_default_append(unsigned int)@@Base+0xcdcec> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 3536a4 >::_M_default_append(unsigned int)@@Base+0xcdda0> │ │ │ │ + bcc.n 3536b4 >::_M_default_append(unsigned int)@@Base+0xcddb0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sub sp, #48 @ 0x30 │ │ │ │ + sub sp, #80 @ 0x50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 353658 >::_M_default_append(unsigned int)@@Base+0xcdd54> │ │ │ │ + bcc.n 353668 >::_M_default_append(unsigned int)@@Base+0xcdd64> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 3535b4 >::_M_default_append(unsigned int)@@Base+0xcdcb0> │ │ │ │ + bcc.n 3535c4 >::_M_default_append(unsigned int)@@Base+0xcdcc0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ @ instruction: 0xb774 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - bcs.n 35353c >::_M_default_append(unsigned int)@@Base+0xcdc38> │ │ │ │ + bcs.n 35354c >::_M_default_append(unsigned int)@@Base+0xcdc48> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, sp, #824 @ 0x338 │ │ │ │ + add r7, sp, #856 @ 0x358 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 353628 >::_M_default_append(unsigned int)@@Base+0xcdd24> │ │ │ │ + bmi.n 353638 >::_M_default_append(unsigned int)@@Base+0xcdd34> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r3!, {r3} │ │ │ │ + stmia r3!, {r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh.w r0, [ip, ip] │ │ │ │ - bcs.n 3535cc >::_M_default_append(unsigned int)@@Base+0xcdcc8> │ │ │ │ + vst4.16 {d16-d19}, [r4], ip │ │ │ │ + bcs.n 3535dc >::_M_default_append(unsigned int)@@Base+0xcdcd8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 3535c0 >::_M_default_append(unsigned int)@@Base+0xcdcbc> │ │ │ │ + bcs.n 3535d0 >::_M_default_append(unsigned int)@@Base+0xcdccc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 3535b4 >::_M_default_append(unsigned int)@@Base+0xcdcb0> │ │ │ │ + bcs.n 3535c4 >::_M_default_append(unsigned int)@@Base+0xcdcc0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 3535b0 >::_M_default_append(unsigned int)@@Base+0xcdcac> │ │ │ │ + bcs.n 3535c0 >::_M_default_append(unsigned int)@@Base+0xcdcbc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 3535ac >::_M_default_append(unsigned int)@@Base+0xcdca8> │ │ │ │ + bcs.n 3535bc >::_M_default_append(unsigned int)@@Base+0xcdcb8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bne.n 3535b0 >::_M_default_append(unsigned int)@@Base+0xcdcac> │ │ │ │ + bne.n 3535c0 >::_M_default_append(unsigned int)@@Base+0xcdcbc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #976 @ 0x3d0 │ │ │ │ + add r6, sp, #1008 @ 0x3f0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bne.n 353558 >::_M_default_append(unsigned int)@@Base+0xcdc54> │ │ │ │ + bne.n 353568 >::_M_default_append(unsigned int)@@Base+0xcdc64> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #784 @ 0x310 │ │ │ │ + add r6, sp, #816 @ 0x330 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 35360c >::_M_default_append(unsigned int)@@Base+0xcdd08> │ │ │ │ + bcs.n 35361c >::_M_default_append(unsigned int)@@Base+0xcdd18> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 353714 >::_M_default_append(unsigned int)@@Base+0xcde10> │ │ │ │ + bcc.n 353724 >::_M_default_append(unsigned int)@@Base+0xcde20> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 353584 >::_M_default_append(unsigned int)@@Base+0xcdc80> │ │ │ │ + bcs.n 353594 >::_M_default_append(unsigned int)@@Base+0xcdc90> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bne.n 353688 >::_M_default_append(unsigned int)@@Base+0xcdd84> │ │ │ │ + bne.n 353698 >::_M_default_append(unsigned int)@@Base+0xcdd94> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #328 @ 0x148 │ │ │ │ + add r6, sp, #360 @ 0x168 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - beq.n 3535dc >::_M_default_append(unsigned int)@@Base+0xcdcd8> │ │ │ │ + beq.n 3535ec >::_M_default_append(unsigned int)@@Base+0xcdce8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #992 @ 0x3e0 │ │ │ │ + add r6, sp, #0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - beq.n 353570 >::_M_default_append(unsigned int)@@Base+0xcdc6c> │ │ │ │ + beq.n 353580 >::_M_default_append(unsigned int)@@Base+0xcdc7c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #760 @ 0x2f8 │ │ │ │ + add r5, sp, #792 @ 0x318 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bne.n 353614 >::_M_default_append(unsigned int)@@Base+0xcdd10> │ │ │ │ + bne.n 353624 >::_M_default_append(unsigned int)@@Base+0xcdd20> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 353720 >::_M_default_append(unsigned int)@@Base+0xcde1c> │ │ │ │ + bcs.n 353730 >::_M_default_append(unsigned int)@@Base+0xcde2c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bne.n 353590 >::_M_default_append(unsigned int)@@Base+0xcdc8c> │ │ │ │ + bne.n 3535a0 >::_M_default_append(unsigned int)@@Base+0xcdc9c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - beq.n 3536e8 >::_M_default_append(unsigned int)@@Base+0xcdde4> │ │ │ │ + beq.n 3536f8 >::_M_default_append(unsigned int)@@Base+0xcddf4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #448 @ 0x1c0 │ │ │ │ + add r5, sp, #480 @ 0x1e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - beq.n 3536b4 >::_M_default_append(unsigned int)@@Base+0xcddb0> │ │ │ │ + beq.n 3536c4 >::_M_default_append(unsigned int)@@Base+0xcddc0> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #328 @ 0x148 │ │ │ │ + add r5, sp, #360 @ 0x168 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7, {r1, r2, r3, r4, r6, r7} │ │ │ │ + ldmia r7, {r1, r2, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #88 @ 0x58 │ │ │ │ + add r5, sp, #120 @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7, {r6, r7} │ │ │ │ + ldmia r7, {r3, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #992 @ 0x3e0 │ │ │ │ + add r5, sp, #0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3760] @ 0xeb0 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w r0, [pc, #1256] @ 353b90 >::_M_default_append(unsigned int)@@Base+0xce28c> │ │ │ │ @@ -966541,84 +966541,84 @@ │ │ │ │ str.w fp, [sp, #24] │ │ │ │ b.n 353870 >::_M_default_append(unsigned int)@@Base+0xcdf6c> │ │ │ │ nop │ │ │ │ cbz r0, 353be6 >::_M_default_append(unsigned int)@@Base+0xce2e2> │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r7!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r7, {r1, r2, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r7!, {r3, r5} │ │ │ │ + ldmia r7!, {r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r5, {r2, r5, r6} │ │ │ │ + ldmia r5, {r2, r3, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, sp, #624 @ 0x270 │ │ │ │ + add r2, sp, #656 @ 0x290 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r5, {r1, r3, r4, r5} │ │ │ │ + ldmia r5!, {r1, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r5, r6, r7} │ │ │ │ + ldmia r5, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ cbz r4, 353bd4 >::_M_default_append(unsigned int)@@Base+0xce2d0> │ │ │ │ lsls r4, r2, #1 │ │ │ │ - ldmia r4!, {r1, r2, r5, r7} │ │ │ │ + ldmia r4!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, sp, #888 @ 0x378 │ │ │ │ + add r1, sp, #920 @ 0x398 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r3, r5, pc} │ │ │ │ + pop {r4, r5, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf35e004c │ │ │ │ - ldmia r4, {r3, r4, r5, r6, r7} │ │ │ │ + bfi r0, r6, #1, #12 │ │ │ │ + ldmia r5!, {} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r5, r6, r7} │ │ │ │ + ldmia r4, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r4!, {r2, r3, r5, r6, r7} │ │ │ │ + ldmia r4, {r2, r4, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r4!, {r3, r5, r6, r7} │ │ │ │ + ldmia r4, {r4, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r4!, {r2, r5, r6, r7} │ │ │ │ + ldmia r4!, {r2, r3, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r3, {r2, r3, r5, r6, r7} │ │ │ │ + ldmia r3!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, sp, #144 @ 0x90 │ │ │ │ + add r1, sp, #176 @ 0xb0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r4, r5} │ │ │ │ + ldmia r5, {r1, r2, r3, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r3, r5} │ │ │ │ + ldmia r5, {r1, r2, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r4, {r4, r5, r6, r7} │ │ │ │ + ldmia r4, {r3, r4, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r3!, {r1, r4, r5, r6} │ │ │ │ + ldmia r3, {r1, r3, r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #680 @ 0x2a8 │ │ │ │ + add r0, sp, #712 @ 0x2c8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r4, r5} │ │ │ │ + ldmia r3, {r1, r2, r3, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #440 @ 0x1b8 │ │ │ │ + add r0, sp, #472 @ 0x1d8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3!, {r4} │ │ │ │ + ldmia r3, {r3, r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #288 @ 0x120 │ │ │ │ + add r0, sp, #320 @ 0x140 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2!, {r6, r7} │ │ │ │ + ldmia r2!, {r3, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #992 @ (adr r7, 353fec >::_M_default_append(unsigned int)@@Base+0xce6e8>) │ │ │ │ + add r0, sp, #0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4, {r1, r4} │ │ │ │ + ldmia r4, {r1, r3, r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r4!, {r1, r3} │ │ │ │ + ldmia r4, {r1, r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r3, {r2, r3, r6, r7} │ │ │ │ + ldmia r3!, {r2, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r2!, {r1, r4, r6} │ │ │ │ + ldmia r2!, {r1, r3, r4, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #552 @ (adr r7, 353e48 >::_M_default_append(unsigned int)@@Base+0xce544>) │ │ │ │ + add r7, pc, #584 @ (adr r7, 353e68 >::_M_default_append(unsigned int)@@Base+0xce564>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2!, {r1, r3, r4} │ │ │ │ + ldmia r2!, {r1, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #328 @ (adr r7, 353d70 >::_M_default_append(unsigned int)@@Base+0xce46c>) │ │ │ │ + add r7, pc, #360 @ (adr r7, 353d90 >::_M_default_append(unsigned int)@@Base+0xce48c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3720] @ 0xe88 │ │ │ │ sub sp, #324 @ 0x144 │ │ │ │ @@ -966903,47 +966903,47 @@ │ │ │ │ b.n 353e8a >::_M_default_append(unsigned int)@@Base+0xce586> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ add r5, sp, #632 @ 0x278 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strb r4, [r7, #19] │ │ │ │ + strb r4, [r0, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r4, r7} │ │ │ │ + stmia r7!, {r3, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, pc, #800 @ (adr r4, 35428c >::_M_default_append(unsigned int)@@Base+0xce988>) │ │ │ │ + add r4, pc, #832 @ (adr r4, 3542ac >::_M_default_append(unsigned int)@@Base+0xce9a8>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r4, r5} │ │ │ │ + stmia r7!, {r1, r2, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, pc, #472 @ (adr r4, 35414c >::_M_default_append(unsigned int)@@Base+0xce848>) │ │ │ │ + add r4, pc, #504 @ (adr r4, 35416c >::_M_default_append(unsigned int)@@Base+0xce868>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r5} │ │ │ │ + stmia r7!, {r3, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r7!, {r2, r3, r6, r7} │ │ │ │ + stmia r7!, {r2, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ add r3, sp, #424 @ 0x1a8 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - stmia r6!, {r1, r2, r3, r4, r6, r7} │ │ │ │ + stmia r6!, {r1, r2, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, pc, #88 @ (adr r4, 353fe0 >::_M_default_append(unsigned int)@@Base+0xce6dc>) │ │ │ │ + add r4, pc, #120 @ (adr r4, 354000 >::_M_default_append(unsigned int)@@Base+0xce6fc>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r2, r4, r5} │ │ │ │ + ldmia r0!, {r2, r3, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r1!, {r2, r3, r4, r6} │ │ │ │ + ldmia r1!, {r2, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r6} │ │ │ │ + ldmia r1, {r1, r4, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r0!, {r3, r7} │ │ │ │ + ldmia r0!, {r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r6!, {r3, r4, r6} │ │ │ │ + stmia r6!, {r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, pc, #576 @ (adr r3, 3541e4 >::_M_default_append(unsigned int)@@Base+0xce8e0>) │ │ │ │ + add r3, pc, #608 @ (adr r3, 354204 >::_M_default_append(unsigned int)@@Base+0xce900>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ movs r1, #0 │ │ │ │ blx 115b4 │ │ │ │ ldr.w r9, [r4, #1060] @ 0x424 │ │ │ │ addw r1, r4, #1324 @ 0x52c │ │ │ │ vmov.f64 d8, d0 │ │ │ │ mov r0, r9 │ │ │ │ @@ -967108,55 +967108,55 @@ │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r3, [pc, #92] @ (3541b4 >::_M_default_append(unsigned int)@@Base+0xce8b0>) │ │ │ │ add r3, pc │ │ │ │ bl 52d6c4 │ │ │ │ b.n 353caa >::_M_default_append(unsigned int)@@Base+0xce3a6> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - stmia r5!, {r1, r3, r7} │ │ │ │ + stmia r5!, {r1, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #776 @ (adr r2, 354474 >::_M_default_append(unsigned int)@@Base+0xceb70>) │ │ │ │ + add r2, pc, #808 @ (adr r2, 354494 >::_M_default_append(unsigned int)@@Base+0xceb90>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r2, r3, r5, r6} │ │ │ │ + stmia r5!, {r2, r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #656 @ (adr r2, 354404 >::_M_default_append(unsigned int)@@Base+0xceb00>) │ │ │ │ + add r2, pc, #688 @ (adr r2, 354424 >::_M_default_append(unsigned int)@@Base+0xceb20>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r2, r3, r4, r5} │ │ │ │ + stmia r5!, {r2, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #464 @ (adr r2, 35434c >::_M_default_append(unsigned int)@@Base+0xcea48>) │ │ │ │ + add r2, pc, #496 @ (adr r2, 35436c >::_M_default_append(unsigned int)@@Base+0xcea68>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r5} │ │ │ │ + stmia r5!, {r3, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #352 @ (adr r2, 3542e4 >::_M_default_append(unsigned int)@@Base+0xce9e0>) │ │ │ │ + add r2, pc, #384 @ (adr r2, 354304 >::_M_default_append(unsigned int)@@Base+0xcea00>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r1, r2} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #216 @ (adr r2, 354264 >::_M_default_append(unsigned int)@@Base+0xce960>) │ │ │ │ + add r2, pc, #248 @ (adr r2, 354284 >::_M_default_append(unsigned int)@@Base+0xce980>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r5, r6, r7} │ │ │ │ + stmia r4!, {r3, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #96 @ (adr r2, 3541f4 >::_M_default_append(unsigned int)@@Base+0xce8f0>) │ │ │ │ + add r2, pc, #128 @ (adr r2, 354214 >::_M_default_append(unsigned int)@@Base+0xce910>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r6, r7} │ │ │ │ + stmia r4!, {r1, r3, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r7!, {r2, r3, r4} │ │ │ │ + stmia r7!, {r2, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r4!, {r1, r5, r7} │ │ │ │ + stmia r4!, {r1, r3, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #872 @ (adr r1, 35450c >::_M_default_append(unsigned int)@@Base+0xcec08>) │ │ │ │ + add r1, pc, #904 @ (adr r1, 35452c >::_M_default_append(unsigned int)@@Base+0xcec28>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r4, r5, r6} │ │ │ │ + stmia r4!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #680 @ (adr r1, 354454 >::_M_default_append(unsigned int)@@Base+0xceb50>) │ │ │ │ + add r1, pc, #712 @ (adr r1, 354474 >::_M_default_append(unsigned int)@@Base+0xceb70>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r3, r6, r7} │ │ │ │ + stmia r5!, {r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r6!, {r4, r5, r6, r7} │ │ │ │ + stmia r6!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r5!, {r1, r7} │ │ │ │ + stmia r5!, {r1, r3, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3720] @ 0xe88 │ │ │ │ sub sp, #332 @ 0x14c │ │ │ │ @@ -967466,41 +967466,41 @@ │ │ │ │ b.n 354420 >::_M_default_append(unsigned int)@@Base+0xceb1c> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ add r0, sp, #48 @ 0x30 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [r5, #116] @ 0x74 │ │ │ │ + ldr r2, [r6, #116] @ 0x74 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r6, r7} │ │ │ │ + stmia r1!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [sp, #24] │ │ │ │ + ldr r7, [sp, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r1!, {r1, r7} │ │ │ │ + stmia r1!, {r1, r3, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [sp, #744] @ 0x2e8 │ │ │ │ + ldr r6, [sp, #776] @ 0x308 │ │ │ │ lsls r1, r1, #1 │ │ │ │ add r5, pc, #848 @ (adr r5, 354890 >::_M_default_append(unsigned int)@@Base+0xcef8c>) │ │ │ │ lsls r4, r2, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r5} │ │ │ │ + stmia r1!, {r1, r2, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [sp, #408] @ 0x198 │ │ │ │ + ldr r6, [sp, #440] @ 0x1b8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r0!, {r2, r5, r6, r7} │ │ │ │ + stmia r0!, {r2, r3, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [sp, #112] @ 0x70 │ │ │ │ + ldr r6, [sp, #144] @ 0x90 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r0!, {r2, r3, r6, r7} │ │ │ │ + stmia r0!, {r2, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [sp, #16] │ │ │ │ + ldr r6, [sp, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r0!, {r4, r7} │ │ │ │ + stmia r0!, {r3, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [sp, #800] @ 0x320 │ │ │ │ + ldr r5, [sp, #832] @ 0x340 │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r0, [sp, #32] │ │ │ │ movw r1, #1324 @ 0x52c │ │ │ │ ldr r0, [pc, #476] @ (354744 >::_M_default_append(unsigned int)@@Base+0xcee40>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -967688,71 +967688,71 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #124] @ (3547b4 >::_M_default_append(unsigned int)@@Base+0xceeb0>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 354420 >::_M_default_append(unsigned int)@@Base+0xceb1c> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - stmia r0!, {r3, r5} │ │ │ │ + stmia r0!, {r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [sp, #384] @ 0x180 │ │ │ │ + ldr r5, [sp, #416] @ 0x1a0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r1!, {r2, r7} │ │ │ │ + stmia r1!, {r2, r3, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r2!, {r2, r3, r5, r7} │ │ │ │ + stmia r2!, {r2, r4, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r4, r5} │ │ │ │ + stmia r1!, {r1, r2, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - it al │ │ │ │ - lslal r4, r1, #1 │ │ │ │ - ldr r5, [sp, #128] @ 0x80 │ │ │ │ + nop {15} │ │ │ │ + lsls r4, r1, #1 │ │ │ │ + ldr r5, [sp, #160] @ 0xa0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - itet gt │ │ │ │ - lslgt r4, r1, #1 │ │ │ │ - stmiale r0!, {r1, r2, r4, r5, r6} │ │ │ │ + itee le │ │ │ │ + lslle r4, r1, #1 │ │ │ │ + stmiagt r0!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lslgt r4, r1, #1 │ │ │ │ - stmia r1!, {r3, r4} │ │ │ │ + stmia r1!, {r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r2!, {r6} │ │ │ │ + stmia r2!, {r3, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r0!, {r1, r4, r6, r7} │ │ │ │ + stmia r0!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r1!, {r3, r4, r5, r6} │ │ │ │ + stmia r1!, {r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ite mi │ │ │ │ - lslmi r4, r1, #1 │ │ │ │ - ldrpl r4, [sp, #528] @ 0x210 │ │ │ │ + ite pl │ │ │ │ + lslpl r4, r1, #1 │ │ │ │ + ldrmi r4, [sp, #560] @ 0x230 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - wfi │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #416] @ 0x1a0 │ │ │ │ + it cc │ │ │ │ + lslcc r4, r1, #1 │ │ │ │ + ldr r4, [sp, #448] @ 0x1c0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - itee eq │ │ │ │ - lsleq r4, r1, #1 │ │ │ │ - ldrne r4, [sp, #280] @ 0x118 │ │ │ │ + itet ne │ │ │ │ + lslne r4, r1, #1 │ │ │ │ + ldreq r4, [sp, #312] @ 0x138 │ │ │ │ lslne r1, r1, #1 │ │ │ │ - bkpt 0x00f0 │ │ │ │ + bkpt 0x00f8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #160] @ 0xa0 │ │ │ │ + ldr r4, [sp, #192] @ 0xc0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x00d2 │ │ │ │ + bkpt 0x00da │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #40] @ 0x28 │ │ │ │ + ldr r4, [sp, #72] @ 0x48 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x00b4 │ │ │ │ + bkpt 0x00bc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3} │ │ │ │ + stmia r1!, {r1, r2, r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x0094 │ │ │ │ + bkpt 0x009c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [sp, #816] @ 0x330 │ │ │ │ + ldr r3, [sp, #848] @ 0x350 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x0064 │ │ │ │ + bkpt 0x006c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [sp, #624] @ 0x270 │ │ │ │ + ldr r3, [sp, #656] @ 0x290 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -967815,27 +967815,27 @@ │ │ │ │ add r1, pc │ │ │ │ blx 122b8 │ │ │ │ cmp r0, #0 │ │ │ │ bne.n 354810 >::_M_default_append(unsigned int)@@Base+0xcef0c> │ │ │ │ movs r3, #5 │ │ │ │ str r3, [r4, #0] │ │ │ │ b.n 354830 >::_M_default_append(unsigned int)@@Base+0xcef2c> │ │ │ │ - stmia r0!, {r1, r6, r7} │ │ │ │ + stmia r0!, {r1, r3, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r0!, {r1, r2, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r1, r3, r4, r5, r6, pc} │ │ │ │ + pop {r1, r7, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x0028 │ │ │ │ + bkpt 0x0030 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r1, r2, r4, r6, pc} │ │ │ │ + pop {r1, r2, r3, r4, r6, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x0004 │ │ │ │ + bkpt 0x000c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r0!, {r3, r4, r5, r6} │ │ │ │ + stmia r0!, {r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3928] @ 0xf58 │ │ │ │ mov r7, r2 │ │ │ │ @@ -968542,141 +968542,141 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ... │ │ │ │ add r1, pc, #336 @ (adr r1, 35519c >::_M_default_append(unsigned int)@@Base+0xcf898>) │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r4, r5, r7} │ │ │ │ + pop {r3, r4, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r3, r6} │ │ │ │ + pop {r4, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r4, 3550b8 >::_M_default_append(unsigned int)@@Base+0xcf7b4> │ │ │ │ + cbnz r4, 3550ba >::_M_default_append(unsigned int)@@Base+0xcf7b6> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ittt ne │ │ │ │ - lslne r4, r1, #1 │ │ │ │ - cbnz r6, 3550e2 >::_M_default_append(unsigned int)@@Base+0xcf7de> @ unpredictable │ │ │ │ - lslne r4, r1, #1 │ │ │ │ - cbnz r0, 3550ac >::_M_default_append(unsigned int)@@Base+0xcf7a8> │ │ │ │ + itte cs │ │ │ │ + lslcs r4, r1, #1 │ │ │ │ + popcs {r1, r2} │ │ │ │ + lslcc r4, r1, #1 │ │ │ │ + cbnz r0, 3550ae >::_M_default_append(unsigned int)@@Base+0xcf7aa> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r4, 3550c8 >::_M_default_append(unsigned int)@@Base+0xcf7c4> │ │ │ │ + cbnz r4, 3550ca >::_M_default_append(unsigned int)@@Base+0xcf7c6> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x0094 │ │ │ │ + bkpt 0x009c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x008e │ │ │ │ + bkpt 0x0096 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r1, r4} │ │ │ │ + pop {r1, r3, r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - hlt 0x0030 │ │ │ │ + hlt 0x0038 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x002e │ │ │ │ + bkpt 0x0036 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r2, 3550d4 >::_M_default_append(unsigned int)@@Base+0xcf7d0> │ │ │ │ + cbnz r2, 3550d6 >::_M_default_append(unsigned int)@@Base+0xcf7d2> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rev16 r4, r2 │ │ │ │ + rev16 r4, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - hlt 0x0038 │ │ │ │ + revsh r0, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r1, r2, r3, r4, r6, r7, pc} │ │ │ │ + pop {r1, r2, r5, r6, r7, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r3, r4, r6, r7, pc} │ │ │ │ + pop {r5, r6, r7, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r2, 3550ee >::_M_default_append(unsigned int)@@Base+0xcf7ea> │ │ │ │ + cbnz r2, 3550f0 >::_M_default_append(unsigned int)@@Base+0xcf7ec> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rev16 r2, r7 │ │ │ │ + hlt 0x0002 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r1, r5, r6, r7, pc} │ │ │ │ + pop {r1, r3, r5, r6, r7, pc} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r0, 3550d4 >::_M_default_append(unsigned int)@@Base+0xcf7d0> │ │ │ │ + cbnz r0, 3550d6 >::_M_default_append(unsigned int)@@Base+0xcf7d2> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r0, 3550b0 >::_M_default_append(unsigned int)@@Base+0xcf7ac> │ │ │ │ + cbnz r0, 3550b2 >::_M_default_append(unsigned int)@@Base+0xcf7ae> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [sp, #336] @ 0x150 │ │ │ │ + str r6, [sp, #368] @ 0x170 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r2, 3550d0 >::_M_default_append(unsigned int)@@Base+0xcf7cc> │ │ │ │ + cbnz r2, 3550d2 >::_M_default_append(unsigned int)@@Base+0xcf7ce> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r5, r7} │ │ │ │ + pop {r3, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r5, r7} │ │ │ │ + pop {r3, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rev r4, r4 │ │ │ │ + rev r4, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb8ce │ │ │ │ + @ instruction: 0xb8d6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r1, r3, r4, r5, r6} │ │ │ │ + pop {r1, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r4, 3550de >::_M_default_append(unsigned int)@@Base+0xcf7da> │ │ │ │ + cbnz r4, 3550e0 >::_M_default_append(unsigned int)@@Base+0xcf7dc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb870 │ │ │ │ + @ instruction: 0xb878 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r4, [sp, #760] @ 0x2f8 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - @ instruction: 0xb8c8 │ │ │ │ + @ instruction: 0xb8d0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r0, 355152 >::_M_default_append(unsigned int)@@Base+0xcf84e> │ │ │ │ + cbnz r0, 355154 >::_M_default_append(unsigned int)@@Base+0xcf850> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb7c6 │ │ │ │ + @ instruction: 0xb7ce │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [sp, #1016] @ 0x3f8 │ │ │ │ + str r5, [sp, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb838 │ │ │ │ + @ instruction: 0xb840 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb84c │ │ │ │ + @ instruction: 0xb854 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb84a │ │ │ │ + @ instruction: 0xb852 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r2, 35513e >::_M_default_append(unsigned int)@@Base+0xcf83a> │ │ │ │ + cbnz r2, 355140 >::_M_default_append(unsigned int)@@Base+0xcf83c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb6fe │ │ │ │ + @ instruction: 0xb706 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb6de │ │ │ │ + @ instruction: 0xb6e6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [sp, #88] @ 0x58 │ │ │ │ + str r4, [sp, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb6be │ │ │ │ + @ instruction: 0xb6c6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #984] @ 0x3d8 │ │ │ │ + str r3, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb6a6 │ │ │ │ + @ instruction: 0xb6ae │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #880] @ 0x370 │ │ │ │ + str r3, [sp, #912] @ 0x390 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb68c │ │ │ │ + @ instruction: 0xb694 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #776] @ 0x308 │ │ │ │ + str r3, [sp, #808] @ 0x328 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb66c │ │ │ │ + cpsid a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r2, 355146 >::_M_default_append(unsigned int)@@Base+0xcf842> │ │ │ │ + cbnz r2, 355148 >::_M_default_append(unsigned int)@@Base+0xcf844> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb646 │ │ │ │ + @ instruction: 0xb64e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #504] @ 0x1f8 │ │ │ │ + str r3, [sp, #536] @ 0x218 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb62e │ │ │ │ + @ instruction: 0xb636 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #400] @ 0x190 │ │ │ │ + str r3, [sp, #432] @ 0x1b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb614 │ │ │ │ + @ instruction: 0xb61c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #296] @ 0x128 │ │ │ │ + str r3, [sp, #328] @ 0x148 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r3, r5, r6, r7, lr} │ │ │ │ + push {r1, r4, r5, r6, r7, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #136] @ 0x88 │ │ │ │ + str r3, [sp, #168] @ 0xa8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r4, r6, r7, lr} │ │ │ │ + push {r1, r3, r4, r6, r7, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #32] │ │ │ │ + str r3, [sp, #64] @ 0x40 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r2, r3, r7, lr} │ │ │ │ + push {r2, r4, r7, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r1, r3, r5, r6, lr} │ │ │ │ + push {r1, r4, r5, r6, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [sp, #648] @ 0x288 │ │ │ │ + str r2, [sp, #680] @ 0x2a8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr.w r3, [r0, #1048] @ 0x418 │ │ │ │ mov r4, r0 │ │ │ │ @@ -968779,33 +968779,33 @@ │ │ │ │ add r1, pc │ │ │ │ blx 122b8 │ │ │ │ cmp r0, #0 │ │ │ │ bne.n 3551a8 >::_M_default_append(unsigned int)@@Base+0xcf8a4> │ │ │ │ movs r3, #2 │ │ │ │ str r3, [r4, #0] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - push {r1, r4} │ │ │ │ + push {r1, r3, r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r6, r7} │ │ │ │ + push {r3, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r2, 3552d8 >::_M_default_append(unsigned int)@@Base+0xcf9d4> │ │ │ │ + cbz r2, 3552da >::_M_default_append(unsigned int)@@Base+0xcf9d6> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r4, r7} │ │ │ │ + push {r3, r4, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb6cc │ │ │ │ + @ instruction: 0xb6d4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb6c2 │ │ │ │ + @ instruction: 0xb6ca │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb6c2 │ │ │ │ + @ instruction: 0xb6ca │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r6, 3552ca >::_M_default_append(unsigned int)@@Base+0xcf9c6> │ │ │ │ + cbz r6, 3552cc >::_M_default_append(unsigned int)@@Base+0xcf9c8> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r2, r3} │ │ │ │ + push {r2, r4} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb76c │ │ │ │ + @ instruction: 0xb774 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ ldr.w r2, [pc, #1712] @ 355944 >::_M_default_append(unsigned int)@@Base+0xd0040> │ │ │ │ @@ -969419,123 +969419,123 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 355596 >::_M_default_append(unsigned int)@@Base+0xcfc92> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ str r7, [sp, #368] @ 0x170 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - uxth r6, r2 │ │ │ │ + uxth r6, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb714 │ │ │ │ + @ instruction: 0xb71c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sxth r0, r6 │ │ │ │ + sxth r0, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r0, 3559be >::_M_default_append(unsigned int)@@Base+0xd00ba> │ │ │ │ + cbz r0, 3559c0 >::_M_default_append(unsigned int)@@Base+0xd00bc> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cpsid │ │ │ │ + @ instruction: 0xb678 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r6, 355978 >::_M_default_append(unsigned int)@@Base+0xd0074> │ │ │ │ + cbz r6, 35597a >::_M_default_append(unsigned int)@@Base+0xd0076> │ │ │ │ lsls r4, r1, #1 │ │ │ │ str r5, [sp, #624] @ 0x270 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - cbz r4, 35596c >::_M_default_append(unsigned int)@@Base+0xd0068> │ │ │ │ + cbz r4, 35596e >::_M_default_append(unsigned int)@@Base+0xd006a> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r1, r7} │ │ │ │ + push {r1, r3, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r6, 355998 >::_M_default_append(unsigned int)@@Base+0xd0094> │ │ │ │ + cbz r6, 35599a >::_M_default_append(unsigned int)@@Base+0xd0096> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r1, r2, r5, r6, lr} │ │ │ │ + push {r1, r2, r3, r5, r6, lr} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r3, r4, r6} │ │ │ │ + push {r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r4, 3559b6 >::_M_default_append(unsigned int)@@Base+0xd00b2> │ │ │ │ + cbz r4, 3559b8 >::_M_default_append(unsigned int)@@Base+0xd00b4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add sp, #56 @ 0x38 │ │ │ │ + add sp, #88 @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r0, #42] @ 0x2a │ │ │ │ + ldrh r4, [r1, #42] @ 0x2a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r7} │ │ │ │ + push {r1, r2, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r2, 3559f4 >::_M_default_append(unsigned int)@@Base+0xd00f0> │ │ │ │ + cbz r2, 3559f6 >::_M_default_append(unsigned int)@@Base+0xd00f2> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #864 @ 0x360 │ │ │ │ + add r6, sp, #896 @ 0x380 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #744 @ 0x2e8 │ │ │ │ + add r6, sp, #776 @ 0x308 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r6, #30] │ │ │ │ + ldrh r2, [r7, #30] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r6, sp, #640 @ 0x280 │ │ │ │ + add r6, sp, #672 @ 0x2a0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - uxth r4, r7 │ │ │ │ + uxtb r4, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, sp, #224 @ 0xe0 │ │ │ │ + add r7, sp, #256 @ 0x100 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #416 @ 0x1a0 │ │ │ │ + add r6, sp, #448 @ 0x1c0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sxth r4, r2 │ │ │ │ + sxth r4, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #984 @ 0x3d8 │ │ │ │ + add r6, sp, #1016 @ 0x3f8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #160 @ 0xa0 │ │ │ │ + add r6, sp, #192 @ 0xc0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - uxth r4, r4 │ │ │ │ + uxth r4, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #752 @ 0x2f0 │ │ │ │ + add r6, sp, #784 @ 0x310 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #528 @ 0x210 │ │ │ │ + add r6, sp, #560 @ 0x230 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #928 @ 0x3a0 │ │ │ │ + add r5, sp, #960 @ 0x3c0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r4, 3559f0 >::_M_default_append(unsigned int)@@Base+0xd00ec> │ │ │ │ + cbz r4, 3559f2 >::_M_default_append(unsigned int)@@Base+0xd00ee> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #472 @ 0x1d8 │ │ │ │ + add r6, sp, #504 @ 0x1f8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #264 @ 0x108 │ │ │ │ + add r6, sp, #296 @ 0x128 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, sp, #248 @ 0xf8 │ │ │ │ + add r6, sp, #280 @ 0x118 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #496 @ 0x1f0 │ │ │ │ + add r5, sp, #528 @ 0x210 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r6, #20] │ │ │ │ + ldrh r4, [r7, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r5, sp, #400 @ 0x190 │ │ │ │ + add r5, sp, #432 @ 0x1b0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r3, #20] │ │ │ │ + ldrh r2, [r4, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r5, sp, #296 @ 0x128 │ │ │ │ + add r5, sp, #328 @ 0x148 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r0, #20] │ │ │ │ + ldrh r0, [r1, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r5, sp, #128 @ 0x80 │ │ │ │ + add r5, sp, #160 @ 0xa0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r3, #18] │ │ │ │ + ldrh r0, [r4, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r5, sp, #688 @ 0x2b0 │ │ │ │ + add r5, sp, #720 @ 0x2d0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #912 @ 0x390 │ │ │ │ + add r4, sp, #944 @ 0x3b0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r3, #16] │ │ │ │ + ldrh r4, [r4, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, sp, #792 @ 0x318 │ │ │ │ + add r4, sp, #824 @ 0x338 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r4, 355a0c >::_M_default_append(unsigned int)@@Base+0xd0108> │ │ │ │ + cbz r4, 355a0e >::_M_default_append(unsigned int)@@Base+0xd010a> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #384 @ 0x180 │ │ │ │ + add r5, sp, #416 @ 0x1a0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #616 @ 0x268 │ │ │ │ + add r4, sp, #648 @ 0x288 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r2, #14] │ │ │ │ + ldrh r0, [r3, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, sp, #512 @ 0x200 │ │ │ │ + add r4, sp, #544 @ 0x220 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r6, #12] │ │ │ │ + ldrh r6, [r7, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, sp, #408 @ 0x198 │ │ │ │ + add r4, sp, #440 @ 0x1b8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r3, #12] │ │ │ │ + ldrh r4, [r4, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3712] @ 0xe80 │ │ │ │ mov r5, r0 │ │ │ │ ldr.w r0, [pc, #1176] @ 355ed4 >::_M_default_append(unsigned int)@@Base+0xd05d0> │ │ │ │ @@ -969983,95 +969983,95 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 355b8c >::_M_default_append(unsigned int)@@Base+0xd0288> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldrh r4, [r6, #60] @ 0x3c │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r6, pc, #416 @ (adr r6, 356080 >::_M_default_append(unsigned int)@@Base+0xd077c>) │ │ │ │ + add r6, pc, #448 @ (adr r6, 3560a0 >::_M_default_append(unsigned int)@@Base+0xd079c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sub sp, #192 @ 0xc0 │ │ │ │ + sub sp, #224 @ 0xe0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, sp, #88 @ 0x58 │ │ │ │ + add r2, sp, #120 @ 0x78 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r1, #58] @ 0x3a │ │ │ │ + strh r6, [r2, #58] @ 0x3a │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldrh r0, [r5, #50] @ 0x32 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - add r1, sp, #176 @ 0xb0 │ │ │ │ + add r1, sp, #208 @ 0xd0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r4, #50] @ 0x32 │ │ │ │ + strh r4, [r5, #50] @ 0x32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, sp, #968 @ 0x3c8 │ │ │ │ + add r0, sp, #1000 @ 0x3e8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r5, #48] @ 0x30 │ │ │ │ + strh r2, [r6, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7, {r2, r4, r5, r7} │ │ │ │ + ldmia r7, {r2, r3, r4, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #504 @ 0x1f8 │ │ │ │ + add r4, sp, #536 @ 0x218 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, sp, #16 │ │ │ │ + add r2, sp, #48 @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #696 @ 0x2b8 │ │ │ │ + add r0, sp, #728 @ 0x2d8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #184 @ 0xb8 │ │ │ │ + add r4, sp, #216 @ 0xd8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, sp, #272 @ 0x110 │ │ │ │ + add r1, sp, #304 @ 0x130 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, sp, #144 @ 0x90 │ │ │ │ + add r1, sp, #176 @ 0xb0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #312 @ 0x138 │ │ │ │ + add r0, sp, #344 @ 0x158 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r0, #44] @ 0x2c │ │ │ │ + strh r6, [r1, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, sp, #208 @ 0xd0 │ │ │ │ + add r0, sp, #240 @ 0xf0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #704 @ 0x2c0 │ │ │ │ + add r5, sp, #736 @ 0x2e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #792 @ 0x318 │ │ │ │ + add r0, sp, #824 @ 0x338 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #512 @ 0x200 │ │ │ │ + add r0, sp, #544 @ 0x220 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #488 @ 0x1e8 │ │ │ │ + add r0, sp, #520 @ 0x208 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #848 @ (adr r7, 35628c >::_M_default_append(unsigned int)@@Base+0xd0988>) │ │ │ │ + add r7, pc, #880 @ (adr r7, 3562ac >::_M_default_append(unsigned int)@@Base+0xd09a8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r1, #40] @ 0x28 │ │ │ │ + strh r4, [r2, #40] @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, pc, #744 @ (adr r7, 35622c >::_M_default_append(unsigned int)@@Base+0xd0928>) │ │ │ │ + add r7, pc, #776 @ (adr r7, 35624c >::_M_default_append(unsigned int)@@Base+0xd0948>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r6, #38] @ 0x26 │ │ │ │ + strh r2, [r7, #38] @ 0x26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, pc, #640 @ (adr r7, 3561cc >::_M_default_append(unsigned int)@@Base+0xd08c8>) │ │ │ │ + add r7, pc, #672 @ (adr r7, 3561ec >::_M_default_append(unsigned int)@@Base+0xd08e8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r3, #38] @ 0x26 │ │ │ │ + strh r0, [r4, #38] @ 0x26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, pc, #536 @ (adr r7, 35616c >::_M_default_append(unsigned int)@@Base+0xd0868>) │ │ │ │ + add r7, pc, #568 @ (adr r7, 35618c >::_M_default_append(unsigned int)@@Base+0xd0888>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #904 @ 0x388 │ │ │ │ + add r4, sp, #936 @ 0x3a8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #112 @ 0x70 │ │ │ │ + add r0, sp, #144 @ 0x90 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #320 @ (adr r7, 3560a0 >::_M_default_append(unsigned int)@@Base+0xd079c>) │ │ │ │ + add r7, pc, #352 @ (adr r7, 3560c0 >::_M_default_append(unsigned int)@@Base+0xd07bc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, sp, #816 @ 0x330 │ │ │ │ + add r4, sp, #848 @ 0x350 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #904 @ (adr r7, 3562f0 >::_M_default_append(unsigned int)@@Base+0xd09ec>) │ │ │ │ + add r7, pc, #936 @ (adr r7, 356310 >::_M_default_append(unsigned int)@@Base+0xd0a0c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #96 @ (adr r7, 355fcc >::_M_default_append(unsigned int)@@Base+0xd06c8>) │ │ │ │ + add r7, pc, #128 @ (adr r7, 355fec >::_M_default_append(unsigned int)@@Base+0xd06e8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r2, #34] @ 0x22 │ │ │ │ + strh r0, [r3, #34] @ 0x22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, pc, #608 @ (adr r7, 3561d4 >::_M_default_append(unsigned int)@@Base+0xd08d0>) │ │ │ │ + add r7, pc, #640 @ (adr r7, 3561f4 >::_M_default_append(unsigned int)@@Base+0xd08f0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #584 @ (adr r7, 3561c0 >::_M_default_append(unsigned int)@@Base+0xd08bc>) │ │ │ │ + add r7, pc, #616 @ (adr r7, 3561e0 >::_M_default_append(unsigned int)@@Base+0xd08dc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #840 @ (adr r6, 3562c4 >::_M_default_append(unsigned int)@@Base+0xd09c0>) │ │ │ │ + add r6, pc, #872 @ (adr r6, 3562e4 >::_M_default_append(unsigned int)@@Base+0xd09e0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #960 @ 0x3c0 │ │ │ │ + add r3, sp, #992 @ 0x3e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3688] @ 0xe68 │ │ │ │ mov r5, r0 │ │ │ │ @@ -970633,117 +970633,117 @@ │ │ │ │ b.n 356054 >::_M_default_append(unsigned int)@@Base+0xd0750> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrh r0, [r3, #18] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r4, #56] @ 0x38 │ │ │ │ + ldrh r6, [r5, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [pc, #168] @ (356678 >::_M_default_append(unsigned int)@@Base+0xd0d74>) │ │ │ │ + ldr r4, [pc, #200] @ (356698 >::_M_default_append(unsigned int)@@Base+0xd0d94>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r5, pc, #456 @ (adr r5, 35679c >::_M_default_append(unsigned int)@@Base+0xd0e98>) │ │ │ │ + add r5, pc, #488 @ (adr r5, 3567bc >::_M_default_append(unsigned int)@@Base+0xd0eb8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, sp, #576 @ 0x240 │ │ │ │ + add r3, sp, #608 @ 0x260 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #16 @ (adr r6, 3565ec >::_M_default_append(unsigned int)@@Base+0xd0ce8>) │ │ │ │ + add r6, pc, #48 @ (adr r6, 35660c >::_M_default_append(unsigned int)@@Base+0xd0d08>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrh r4, [r3, #12] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - add r4, pc, #96 @ (adr r4, 356644 >::_M_default_append(unsigned int)@@Base+0xd0d40>) │ │ │ │ + add r4, pc, #128 @ (adr r4, 356664 >::_M_default_append(unsigned int)@@Base+0xd0d60>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r1, #10] │ │ │ │ + strh r6, [r2, #10] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r3, pc, #712 @ (adr r3, 3568b4 >::_M_default_append(unsigned int)@@Base+0xd0fb0>) │ │ │ │ + add r3, pc, #744 @ (adr r3, 3568d4 >::_M_default_append(unsigned int)@@Base+0xd0fd0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, sp, #416 @ 0x1a0 │ │ │ │ + add r2, sp, #448 @ 0x1c0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #848 @ (adr r2, 356944 >::_M_default_append(unsigned int)@@Base+0xd1040>) │ │ │ │ + add r2, pc, #880 @ (adr r2, 356964 >::_M_default_append(unsigned int)@@Base+0xd1060>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #776 @ (adr r2, 356900 >::_M_default_append(unsigned int)@@Base+0xd0ffc>) │ │ │ │ + add r2, pc, #808 @ (adr r2, 356920 >::_M_default_append(unsigned int)@@Base+0xd101c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r7, #31] │ │ │ │ + strh r2, [r0, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, pc, #416 @ (adr r2, 3567a0 >::_M_default_append(unsigned int)@@Base+0xd0e9c>) │ │ │ │ + add r2, pc, #448 @ (adr r2, 3567c0 >::_M_default_append(unsigned int)@@Base+0xd0ebc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, sp, #384 @ 0x180 │ │ │ │ + add r1, sp, #416 @ 0x1a0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #104 @ (adr r2, 356670 >::_M_default_append(unsigned int)@@Base+0xd0d6c>) │ │ │ │ + add r2, pc, #136 @ (adr r2, 356690 >::_M_default_append(unsigned int)@@Base+0xd0d8c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, pc, #616 @ (adr r5, 356874 >::_M_default_append(unsigned int)@@Base+0xd0f70>) │ │ │ │ + add r5, pc, #648 @ (adr r5, 356894 >::_M_default_append(unsigned int)@@Base+0xd0f90>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #704 @ (adr r2, 3568d0 >::_M_default_append(unsigned int)@@Base+0xd0fcc>) │ │ │ │ + add r2, pc, #736 @ (adr r2, 3568f0 >::_M_default_append(unsigned int)@@Base+0xd0fec>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #632 @ (adr r2, 35688c >::_M_default_append(unsigned int)@@Base+0xd0f88>) │ │ │ │ + add r2, pc, #664 @ (adr r2, 3568ac >::_M_default_append(unsigned int)@@Base+0xd0fa8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #856 @ (adr r1, 356970 >::_M_default_append(unsigned int)@@Base+0xd106c>) │ │ │ │ + add r1, pc, #888 @ (adr r1, 356990 >::_M_default_append(unsigned int)@@Base+0xd108c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #216 @ 0xd8 │ │ │ │ + add r0, sp, #248 @ 0xf8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #416 @ (adr r2, 3567c0 >::_M_default_append(unsigned int)@@Base+0xd0ebc>) │ │ │ │ + add r2, pc, #448 @ (adr r2, 3567e0 >::_M_default_append(unsigned int)@@Base+0xd0edc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #648 @ (adr r1, 3568ac >::_M_default_append(unsigned int)@@Base+0xd0fa8>) │ │ │ │ + add r1, pc, #680 @ (adr r1, 3568cc >::_M_default_append(unsigned int)@@Base+0xd0fc8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #120 @ 0x78 │ │ │ │ + add r0, sp, #152 @ 0x98 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #208 @ (adr r2, 3566fc >::_M_default_append(unsigned int)@@Base+0xd0df8>) │ │ │ │ + add r2, pc, #240 @ (adr r2, 35671c >::_M_default_append(unsigned int)@@Base+0xd0e18>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #440 @ (adr r1, 3567e8 >::_M_default_append(unsigned int)@@Base+0xd0ee4>) │ │ │ │ + add r1, pc, #472 @ (adr r1, 356808 >::_M_default_append(unsigned int)@@Base+0xd0f04>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #40 @ 0x28 │ │ │ │ + add r0, sp, #72 @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #0 @ (adr r2, 356638 >::_M_default_append(unsigned int)@@Base+0xd0d34>) │ │ │ │ + add r2, pc, #32 @ (adr r2, 356658 >::_M_default_append(unsigned int)@@Base+0xd0d54>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #232 @ (adr r1, 356724 >::_M_default_append(unsigned int)@@Base+0xd0e20>) │ │ │ │ + add r1, pc, #264 @ (adr r1, 356744 >::_M_default_append(unsigned int)@@Base+0xd0e40>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #1016 @ (adr r7, 356a38 >::_M_default_append(unsigned int)@@Base+0xd1134>) │ │ │ │ + add r0, sp, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #816 @ (adr r1, 356974 >::_M_default_append(unsigned int)@@Base+0xd1070>) │ │ │ │ + add r1, pc, #848 @ (adr r1, 356994 >::_M_default_append(unsigned int)@@Base+0xd1090>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #16 @ (adr r1, 356658 >::_M_default_append(unsigned int)@@Base+0xd0d54>) │ │ │ │ + add r1, pc, #48 @ (adr r1, 356678 >::_M_default_append(unsigned int)@@Base+0xd0d74>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r7, #24] │ │ │ │ + ldrb r4, [r0, #25] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #928 @ (adr r0, 3569f0 >::_M_default_append(unsigned int)@@Base+0xd10ec>) │ │ │ │ + add r0, pc, #960 @ (adr r0, 356a10 >::_M_default_append(unsigned int)@@Base+0xd110c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r4, #24] │ │ │ │ + ldrb r0, [r5, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #824 @ (adr r0, 356990 >::_M_default_append(unsigned int)@@Base+0xd108c>) │ │ │ │ + add r0, pc, #856 @ (adr r0, 3569b0 >::_M_default_append(unsigned int)@@Base+0xd10ac>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r7, pc, #696 @ (adr r7, 356914 >::_M_default_append(unsigned int)@@Base+0xd1010>) │ │ │ │ + add r7, pc, #728 @ (adr r7, 356934 >::_M_default_append(unsigned int)@@Base+0xd1030>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #368 @ (adr r1, 3567d0 >::_M_default_append(unsigned int)@@Base+0xd0ecc>) │ │ │ │ + add r1, pc, #400 @ (adr r1, 3567f0 >::_M_default_append(unsigned int)@@Base+0xd0eec>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #592 @ (adr r0, 3568b4 >::_M_default_append(unsigned int)@@Base+0xd0fb0>) │ │ │ │ + add r0, pc, #624 @ (adr r0, 3568d4 >::_M_default_append(unsigned int)@@Base+0xd0fd0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r1, #23] │ │ │ │ + ldrb r4, [r2, #23] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #480 @ (adr r0, 35684c >::_M_default_append(unsigned int)@@Base+0xd0f48>) │ │ │ │ + add r0, pc, #512 @ (adr r0, 35686c >::_M_default_append(unsigned int)@@Base+0xd0f68>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r6, #22] │ │ │ │ + ldrb r0, [r7, #22] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #376 @ (adr r0, 3567ec >::_M_default_append(unsigned int)@@Base+0xd0ee8>) │ │ │ │ + add r0, pc, #408 @ (adr r0, 35680c >::_M_default_append(unsigned int)@@Base+0xd0f08>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r2, #22] │ │ │ │ + ldrb r4, [r3, #22] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #256 @ (adr r0, 35677c >::_M_default_append(unsigned int)@@Base+0xd0e78>) │ │ │ │ + add r0, pc, #288 @ (adr r0, 35679c >::_M_default_append(unsigned int)@@Base+0xd0e98>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r6, #21] │ │ │ │ + ldrb r6, [r7, #21] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #128 @ (adr r0, 356704 >::_M_default_append(unsigned int)@@Base+0xd0e00>) │ │ │ │ + add r0, pc, #160 @ (adr r0, 356724 >::_M_default_append(unsigned int)@@Base+0xd0e20>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, pc, #1016 @ (adr r5, 356a80 >::_M_default_append(unsigned int)@@Base+0xd117c>) │ │ │ │ + add r6, pc, #24 @ (adr r6, 3566a0 >::_M_default_append(unsigned int)@@Base+0xd0d9c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #24 @ (adr r0, 3566a4 >::_M_default_append(unsigned int)@@Base+0xd0da0>) │ │ │ │ + add r0, pc, #56 @ (adr r0, 3566c4 >::_M_default_append(unsigned int)@@Base+0xd0dc0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r7, #20] │ │ │ │ + ldrb r6, [r0, #21] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r7, [sp, #936] @ 0x3a8 │ │ │ │ + ldr r7, [sp, #968] @ 0x3c8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r4, #20] │ │ │ │ + ldrb r2, [r5, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2616] @ 0xa38 │ │ │ │ mov r5, r0 │ │ │ │ @@ -971116,37 +971116,37 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r2, [r0, #26] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r7, [sp, #1008] @ 0x3f0 │ │ │ │ + add r0, pc, #16 @ (adr r0, 356ab4 >::_M_default_append(unsigned int)@@Base+0xd11b0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r4, #25] │ │ │ │ + ldrb r0, [r5, #25] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #248 @ 0xf8 │ │ │ │ + adds r5, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [sp, #952] @ 0x3b8 │ │ │ │ + ldr r5, [sp, #984] @ 0x3d8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [sp, #616] @ 0x268 │ │ │ │ + ldr r6, [sp, #648] @ 0x288 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [sp, #976] @ 0x3d0 │ │ │ │ + ldr r0, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #824] @ 0x338 │ │ │ │ + ldr r4, [sp, #856] @ 0x358 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r4, [sp, #512] @ 0x200 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [sp, #152] @ 0x98 │ │ │ │ + ldr r5, [sp, #184] @ 0xb8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #584 @ (adr r2, 356d10 >::_M_default_append(unsigned int)@@Base+0xd140c>) │ │ │ │ + add r2, pc, #616 @ (adr r2, 356d30 >::_M_default_append(unsigned int)@@Base+0xd142c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #456 @ (adr r2, 356c94 >::_M_default_append(unsigned int)@@Base+0xd1390>) │ │ │ │ + add r2, pc, #488 @ (adr r2, 356cb4 >::_M_default_append(unsigned int)@@Base+0xd13b0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #336 @ (adr r2, 356c20 >::_M_default_append(unsigned int)@@Base+0xd131c>) │ │ │ │ + add r2, pc, #368 @ (adr r2, 356c40 >::_M_default_append(unsigned int)@@Base+0xd133c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr.w r0, [pc, #1716] @ 357188 >::_M_default_append(unsigned int)@@Base+0xd1884> │ │ │ │ mov.w r1, #402 @ 0x192 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr.w r0, [pc, #1704] @ 35718c >::_M_default_append(unsigned int)@@Base+0xd1888> │ │ │ │ @@ -971708,81 +971708,81 @@ │ │ │ │ bne.w 35679c >::_M_default_append(unsigned int)@@Base+0xd0e98> │ │ │ │ movs r3, #15 │ │ │ │ str r3, [r5, #0] │ │ │ │ b.w 3567bc >::_M_default_append(unsigned int)@@Base+0xd0eb8> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r2, [sp, #736] @ 0x2e0 │ │ │ │ + ldr r2, [sp, #768] @ 0x300 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [sp, #392] @ 0x188 │ │ │ │ + ldr r3, [sp, #424] @ 0x1a8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrb r2, [r7, #27] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r1, pc, #616 @ (adr r1, 357404 >::_M_default_append(unsigned int)@@Base+0xd1b00>) │ │ │ │ + add r1, pc, #648 @ (adr r1, 357424 >::_M_default_append(unsigned int)@@Base+0xd1b20>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r0, [sp, #536] @ 0x218 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r6, #22] │ │ │ │ + strb r4, [r7, #22] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [sp, #264] @ 0x108 │ │ │ │ + ldr r0, [sp, #296] @ 0x128 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, #21] │ │ │ │ + strb r0, [r0, #22] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r7, [sp, #784] @ 0x310 │ │ │ │ + ldr r7, [sp, #816] @ 0x330 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #400] @ 0x190 │ │ │ │ + str r7, [sp, #432] @ 0x1b0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r3, #18] │ │ │ │ + strb r4, [r4, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #560 @ (adr r0, 3573ec >::_M_default_append(unsigned int)@@Base+0xd1ae8>) │ │ │ │ + add r0, pc, #592 @ (adr r0, 35740c >::_M_default_append(unsigned int)@@Base+0xd1b08>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, pc, #752 @ (adr r0, 3574b0 >::_M_default_append(unsigned int)@@Base+0xd1bac>) │ │ │ │ + add r0, pc, #784 @ (adr r0, 3574d0 >::_M_default_append(unsigned int)@@Base+0xd1bcc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [sp, #744] @ 0x2e8 │ │ │ │ + str r6, [sp, #776] @ 0x308 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r6, #15] │ │ │ │ + strb r2, [r7, #15] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [sp, #128] @ 0x80 │ │ │ │ + ldr r6, [sp, #160] @ 0xa0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r5, [sp, #928] @ 0x3a0 │ │ │ │ + str r5, [sp, #960] @ 0x3c0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r4, #12] │ │ │ │ + strb r0, [r5, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #672] @ 0x2a0 │ │ │ │ + str r5, [sp, #704] @ 0x2c0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r4, #11] │ │ │ │ + strb r0, [r5, #11] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #344] @ 0x158 │ │ │ │ + str r5, [sp, #376] @ 0x178 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r1, #10] │ │ │ │ + strb r6, [r2, #10] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #16] │ │ │ │ + str r5, [sp, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r7, #8] │ │ │ │ + strb r4, [r0, #9] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #376] @ 0x178 │ │ │ │ + ldr r5, [sp, #408] @ 0x198 │ │ │ │ + lsls r4, r1, #1 │ │ │ │ + str r4, [sp, #648] @ 0x288 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [sp, #616] @ 0x268 │ │ │ │ + str r4, [sp, #480] @ 0x1e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [sp, #448] @ 0x1c0 │ │ │ │ + cbnz r2, 357254 >::_M_default_append(unsigned int)@@Base+0xd1950> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r2, 357252 >::_M_default_append(unsigned int)@@Base+0xd194e> │ │ │ │ + str r4, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ str r4, [sp, #968] @ 0x3c8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ str r4, [sp, #936] @ 0x3a8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [sp, #904] @ 0x388 │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - str r4, [sp, #888] @ 0x378 │ │ │ │ + str r4, [sp, #920] @ 0x398 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [sp, #872] @ 0x368 │ │ │ │ + str r4, [sp, #904] @ 0x388 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r3, [r6, #4] │ │ │ │ add.w r3, r3, #1424 @ 0x590 │ │ │ │ vldr d7, [r3, #-8] │ │ │ │ vneg.f64 d6, d7 │ │ │ │ vcmpe.f64 d6, d8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -972139,111 +972139,111 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #208] @ (3576c8 >::_M_default_append(unsigned int)@@Base+0xd1dc4>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 356af6 >::_M_default_append(unsigned int)@@Base+0xd11f2> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - str r3, [sp, #64] @ 0x40 │ │ │ │ + str r3, [sp, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #112] @ 0x70 │ │ │ │ + str r3, [sp, #144] @ 0x90 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r2, #1] │ │ │ │ + strb r4, [r3, #1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #872] @ 0x368 │ │ │ │ + str r2, [sp, #904] @ 0x388 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r2, #0] │ │ │ │ + strb r2, [r3, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #768] @ 0x300 │ │ │ │ + str r2, [sp, #800] @ 0x320 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r7, #124] @ 0x7c │ │ │ │ + strb r0, [r0, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #664] @ 0x298 │ │ │ │ + str r2, [sp, #696] @ 0x2b8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r3, #124] @ 0x7c │ │ │ │ + ldr r6, [r4, #124] @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #1016] @ 0x3f8 │ │ │ │ + ldr r3, [sp, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [sp, #432] @ 0x1b0 │ │ │ │ + str r2, [sp, #464] @ 0x1d0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r3, [sp, #104] @ 0x68 │ │ │ │ + str r3, [sp, #136] @ 0x88 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [sp, #224] @ 0xe0 │ │ │ │ + str r2, [sp, #256] @ 0x100 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r6, #116] @ 0x74 │ │ │ │ + ldr r0, [r7, #116] @ 0x74 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r1, [sp, #520] @ 0x208 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [sp, #120] @ 0x78 │ │ │ │ + ldr r1, [sp, #152] @ 0x98 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #712] @ 0x2c8 │ │ │ │ + str r1, [sp, #744] @ 0x2e8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r5, #108] @ 0x6c │ │ │ │ + ldr r2, [r6, #108] @ 0x6c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #368] @ 0x170 │ │ │ │ + ldr r2, [sp, #400] @ 0x190 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [sp, #512] @ 0x200 │ │ │ │ + ldr r1, [sp, #544] @ 0x220 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #280] @ 0x118 │ │ │ │ + str r1, [sp, #312] @ 0x138 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #280] @ 0x118 │ │ │ │ + str r1, [sp, #312] @ 0x138 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r7, #100] @ 0x64 │ │ │ │ + ldr r4, [r0, #104] @ 0x68 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r1, [sp, #136] @ 0x88 │ │ │ │ + str r1, [sp, #168] @ 0xa8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r3, #100] @ 0x64 │ │ │ │ + ldr r2, [r4, #100] @ 0x64 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r1, [sp, #16] │ │ │ │ + str r1, [sp, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r7, #96] @ 0x60 │ │ │ │ + ldr r4, [r0, #100] @ 0x64 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #888] @ 0x378 │ │ │ │ + str r0, [sp, #920] @ 0x398 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r2, #96] @ 0x60 │ │ │ │ + ldr r6, [r3, #96] @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #768] @ 0x300 │ │ │ │ + str r0, [sp, #800] @ 0x320 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r7, #92] @ 0x5c │ │ │ │ + ldr r0, [r0, #96] @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #648] @ 0x288 │ │ │ │ + str r0, [sp, #680] @ 0x2a8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r3, #92] @ 0x5c │ │ │ │ + ldr r2, [r4, #92] @ 0x5c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #528] @ 0x210 │ │ │ │ + str r0, [sp, #560] @ 0x230 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r7, #88] @ 0x58 │ │ │ │ + ldr r4, [r0, #92] @ 0x5c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #408] @ 0x198 │ │ │ │ + str r0, [sp, #440] @ 0x1b8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r3, #88] @ 0x58 │ │ │ │ + ldr r6, [r4, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #288] @ 0x120 │ │ │ │ + str r0, [sp, #320] @ 0x140 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r0, #88] @ 0x58 │ │ │ │ + ldr r0, [r1, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #88] @ 0x58 │ │ │ │ + str r0, [sp, #120] @ 0x78 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r1, #84] @ 0x54 │ │ │ │ + ldr r6, [r2, #84] @ 0x54 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r7, #62] @ 0x3e │ │ │ │ + str r0, [sp, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r6, #80] @ 0x50 │ │ │ │ + ldr r0, [r7, #80] @ 0x50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r3, #62] @ 0x3e │ │ │ │ + ldrh r2, [r4, #62] @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r2, #80] @ 0x50 │ │ │ │ + ldr r2, [r3, #80] @ 0x50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r0, #62] @ 0x3e │ │ │ │ + ldrh r0, [r1, #62] @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r6, #76] @ 0x4c │ │ │ │ + ldr r6, [r7, #76] @ 0x4c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r4, #60] @ 0x3c │ │ │ │ + ldrh r2, [r5, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r3, #76] @ 0x4c │ │ │ │ + ldr r2, [r4, #76] @ 0x4c │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -972338,35 +972338,35 @@ │ │ │ │ blx 117dc │ │ │ │ cmp r0, #0 │ │ │ │ bne.n 357766 >::_M_default_append(unsigned int)@@Base+0xd1e62> │ │ │ │ movs r3, #2 │ │ │ │ str r3, [r4, #0] │ │ │ │ b.n 35775a >::_M_default_append(unsigned int)@@Base+0xd1e56> │ │ │ │ nop │ │ │ │ - ldr r0, [sp, #224] @ 0xe0 │ │ │ │ + ldr r0, [sp, #256] @ 0x100 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #616] @ 0x268 │ │ │ │ + str r1, [sp, #648] @ 0x288 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #592] @ 0x250 │ │ │ │ + str r1, [sp, #624] @ 0x270 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r2, #50] @ 0x32 │ │ │ │ + ldrh r0, [r3, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r7, #54] @ 0x36 │ │ │ │ + ldrh r6, [r0, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r4, #48] @ 0x30 │ │ │ │ + ldrh r4, [r5, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r2, #54] @ 0x36 │ │ │ │ + ldrh r2, [r3, #54] @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #640] @ 0x280 │ │ │ │ + str r7, [sp, #672] @ 0x2a0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #280] @ 0x118 │ │ │ │ + str r1, [sp, #312] @ 0x138 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #608] @ 0x260 │ │ │ │ + str r7, [sp, #640] @ 0x280 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [sp, #8] │ │ │ │ + str r2, [sp, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ @@ -972709,55 +972709,55 @@ │ │ │ │ b.n 357942 >::_M_default_append(unsigned int)@@Base+0xd203e> │ │ │ │ nop │ │ │ │ ... │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ strb r6, [r4, #7] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - str r0, [sp, #760] @ 0x2f8 │ │ │ │ + str r0, [sp, #792] @ 0x318 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r7, #38] @ 0x26 │ │ │ │ + ldrh r6, [r0, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r5, #44] @ 0x2c │ │ │ │ + ldrh r4, [r6, #44] @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r5, #38] @ 0x26 │ │ │ │ + ldrh r6, [r6, #38] @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #984] @ 0x3d8 │ │ │ │ + str r7, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r1, #104] @ 0x68 │ │ │ │ + ldr r2, [r2, #104] @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r1, #48] @ 0x30 │ │ │ │ + ldrh r0, [r2, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r2, #46] @ 0x2e │ │ │ │ + ldrh r0, [r3, #46] @ 0x2e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r4, #34] @ 0x22 │ │ │ │ + ldrh r0, [r5, #34] @ 0x22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r3, #24] │ │ │ │ + ldr r0, [r4, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ strb r2, [r6, #2] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - ldrh r4, [r7, #34] @ 0x22 │ │ │ │ + ldrh r4, [r0, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r6, #24] │ │ │ │ + ldrh r6, [r7, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r4, #30] │ │ │ │ + ldrh r2, [r5, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r7, #22] │ │ │ │ + ldrh r4, [r0, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r6, #0] │ │ │ │ + ldr r4, [r7, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r5, #18] │ │ │ │ + ldrh r0, [r6, #18] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r3, #120] @ 0x78 │ │ │ │ + str r4, [r4, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r1, #18] │ │ │ │ + ldrh r4, [r2, #18] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r0, #120] @ 0x78 │ │ │ │ + str r4, [r1, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r2, #16] │ │ │ │ + ldrh r0, [r3, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r2, [r6, #4] │ │ │ │ vmov.f64 d1, d8 │ │ │ │ add.w r2, r2, #1392 @ 0x570 │ │ │ │ vldr d0, [r2] │ │ │ │ ldr.w r2, [r4, #1052] @ 0x41c │ │ │ │ strd ip, r5, [sp, #36] @ 0x24 │ │ │ │ @@ -973109,93 +973109,93 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #168] @ (358004 >::_M_default_append(unsigned int)@@Base+0xd2700>) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 357b56 >::_M_default_append(unsigned int)@@Base+0xd2252> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - ldrh r2, [r5, #10] │ │ │ │ + ldrh r2, [r6, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r3, #104] @ 0x68 │ │ │ │ + str r6, [r4, #104] @ 0x68 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r1, #8] │ │ │ │ + ldrh r4, [r2, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r0, #100] @ 0x64 │ │ │ │ + str r0, [r1, #100] @ 0x64 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r3, #32] │ │ │ │ + ldrh r0, [r4, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r1, #32] │ │ │ │ + ldrh r6, [r2, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r1, #32] │ │ │ │ + ldrh r6, [r2, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r6, #4] │ │ │ │ + ldrh r6, [r7, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r5, #92] @ 0x5c │ │ │ │ + str r6, [r6, #92] @ 0x5c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r3, #4] │ │ │ │ + ldrh r2, [r4, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r1, #92] @ 0x5c │ │ │ │ + str r6, [r2, #92] @ 0x5c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r7, #2] │ │ │ │ + ldrh r2, [r0, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r5, #88] @ 0x58 │ │ │ │ + str r6, [r6, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r1, [sp, #936] @ 0x3a8 │ │ │ │ + str r1, [sp, #968] @ 0x3c8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r6, #0] │ │ │ │ + ldrh r2, [r7, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r4, #6] │ │ │ │ + ldrh r0, [r5, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r3, #0] │ │ │ │ + ldrh r4, [r4, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r2, #84] @ 0x54 │ │ │ │ + str r0, [r3, #84] @ 0x54 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r7, #62] @ 0x3e │ │ │ │ + ldrh r4, [r0, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r6, #80] @ 0x50 │ │ │ │ + str r4, [r7, #80] @ 0x50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r3, #60] @ 0x3c │ │ │ │ + strh r4, [r4, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r2, #76] @ 0x4c │ │ │ │ + str r4, [r3, #76] @ 0x4c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r3, #58] @ 0x3a │ │ │ │ + strh r0, [r4, #58] @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r2, #72] @ 0x48 │ │ │ │ + str r0, [r3, #72] @ 0x48 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r2, #56] @ 0x38 │ │ │ │ + strh r2, [r3, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r1, #68] @ 0x44 │ │ │ │ + str r2, [r2, #68] @ 0x44 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r7, #54] @ 0x36 │ │ │ │ + strh r0, [r0, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r6, #64] @ 0x40 │ │ │ │ + str r0, [r7, #64] @ 0x40 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r3, #54] @ 0x36 │ │ │ │ + strh r6, [r4, #54] @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r2, #64] @ 0x40 │ │ │ │ + str r6, [r3, #64] @ 0x40 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r0, #54] @ 0x36 │ │ │ │ + strh r4, [r1, #54] @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r7, #60] @ 0x3c │ │ │ │ + str r4, [r0, #64] @ 0x40 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r4, #52] @ 0x34 │ │ │ │ + strh r6, [r5, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r3, #250 @ 0xfa │ │ │ │ + cmp r4, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r6, #50] @ 0x32 │ │ │ │ + strh r4, [r7, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r5, #56] @ 0x38 │ │ │ │ + str r4, [r6, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r3, #50] @ 0x32 │ │ │ │ + strh r2, [r4, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r2, #56] @ 0x38 │ │ │ │ + str r2, [r3, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r0, #50] @ 0x32 │ │ │ │ + strh r0, [r1, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r7, #52] @ 0x34 │ │ │ │ + str r0, [r0, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3704] @ 0xe78 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w r0, [pc, #1764] @ 358700 >::_M_default_append(unsigned int)@@Base+0xd2dfc> │ │ │ │ @@ -973842,71 +973842,71 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldr r4, [r2, #28] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strh r0, [r7, #50] @ 0x32 │ │ │ │ + strh r0, [r0, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r3, #76] @ 0x4c │ │ │ │ + str r2, [r4, #76] @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, r6, r5 │ │ │ │ + subs r0, r7, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r1, #32] │ │ │ │ + strh r4, [r2, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r7, #36] @ 0x24 │ │ │ │ + strh r0, [r0, #38] @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r0, #22] │ │ │ │ + strh r4, [r1, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r6, #26] │ │ │ │ + strh r0, [r7, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ str r0, [r1, #112] @ 0x70 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - ldrh r2, [r5, #8] │ │ │ │ + ldrh r2, [r6, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r1, #8] │ │ │ │ + ldrh r2, [r2, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r5, #6] │ │ │ │ + ldrh r6, [r6, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r2, #12] │ │ │ │ + strh r6, [r3, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh r6, [r1, r3] │ │ │ │ + ldrsh r6, [r2, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r7, #20] │ │ │ │ + ldrh r6, [r0, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r5, #22] │ │ │ │ + ldrh r6, [r6, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r2, #10] │ │ │ │ + strh r4, [r3, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r0, #16] │ │ │ │ + strh r0, [r1, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r6, #8] │ │ │ │ + strh r0, [r7, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r5, #24] │ │ │ │ + ldrh r2, [r6, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r7, #6] │ │ │ │ + strh r2, [r0, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r7, #2] │ │ │ │ + strh r4, [r0, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r6, r6] │ │ │ │ + ldrb r4, [r7, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r3, #30] │ │ │ │ + ldrb r6, [r4, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r2, r3] │ │ │ │ + ldrb r6, [r3, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r5, #29] │ │ │ │ + ldrb r2, [r6, #29] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r4, r2] │ │ │ │ + ldrb r2, [r5, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r2, #28] │ │ │ │ + ldrb r6, [r3, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r1, r1] │ │ │ │ + ldrb r6, [r2, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r6, #52] @ 0x34 │ │ │ │ + strh r2, [r7, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ cmp r6, #0 │ │ │ │ beq.w 3585c8 >::_M_default_append(unsigned int)@@Base+0xd2cc4> │ │ │ │ b.n 3588c8 >::_M_default_append(unsigned int)@@Base+0xd2fc4> │ │ │ │ ldr.w r1, [fp] │ │ │ │ ldr r5, [sp, #76] @ 0x4c │ │ │ │ mov r0, r1 │ │ │ │ @@ -974307,73 +974307,73 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov.w r5, #4294967295 @ 0xffffffff │ │ │ │ b.w 3582e8 >::_M_default_append(unsigned int)@@Base+0xd29e4> │ │ │ │ movs r3, #11 │ │ │ │ b.n 35886e >::_M_default_append(unsigned int)@@Base+0xd2f6a> │ │ │ │ ... │ │ │ │ - strh r0, [r7, #50] @ 0x32 │ │ │ │ + strh r0, [r0, #52] @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r4, pc, #384 @ (adr r4, 358d80 >::_M_default_append(unsigned int)@@Base+0xd347c>) │ │ │ │ + add r4, pc, #416 @ (adr r4, 358da0 >::_M_default_append(unsigned int)@@Base+0xd349c>) │ │ │ │ + lsls r4, r1, #1 │ │ │ │ + ldrb r0, [r0, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrb r0, [r7, #23] │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrb r0, [r6, #23] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r5, #23] │ │ │ │ - lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r4, #23] │ │ │ │ + ldrb r4, [r5, #23] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r4, #23] │ │ │ │ + ldrb r0, [r5, #23] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r5, #17] │ │ │ │ + ldrb r0, [r6, #17] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r4, r6] │ │ │ │ + ldr r0, [r5, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r5, #28] │ │ │ │ + strh r2, [r6, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r1, #26] │ │ │ │ + strh r6, [r2, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r0, #15] │ │ │ │ + ldrb r6, [r1, #15] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r7, r3] │ │ │ │ + ldr r6, [r0, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r3, #14] │ │ │ │ + ldrb r0, [r4, #14] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r2, r3] │ │ │ │ + ldr r0, [r3, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r5, #30] │ │ │ │ + strh r0, [r6, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r2, #38] @ 0x26 │ │ │ │ + strh r0, [r3, #38] @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r3, #11] │ │ │ │ + ldrb r0, [r4, #11] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r6, #24] │ │ │ │ + strh r4, [r7, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r3, #10] │ │ │ │ + ldrb r2, [r4, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r1, #13] │ │ │ │ + ldrb r0, [r2, #13] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r4, #9] │ │ │ │ + ldrb r0, [r5, #9] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r0, [r3, r6] │ │ │ │ + ldrsb r0, [r4, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r4, #8] │ │ │ │ + ldrb r0, [r5, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r0, [r3, r5] │ │ │ │ + ldrsb r0, [r4, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r7, #7] │ │ │ │ + ldrb r4, [r0, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r4, [r6, r4] │ │ │ │ + ldrsb r4, [r7, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r0, #7] │ │ │ │ + ldrb r4, [r1, #7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r0, #7] │ │ │ │ + ldrb r0, [r1, #7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r6, [r6, r3] │ │ │ │ + ldrsb r6, [r7, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr.w r3, [fp] │ │ │ │ ldr r0, [sp, #76] @ 0x4c │ │ │ │ ldr.w r5, [r3, #212] @ 0xd4 │ │ │ │ bl 505e8c │ │ │ │ ldr r1, [pc, #556] @ (358eac >::_M_default_append(unsigned int)@@Base+0xd35a8>) │ │ │ │ mov r0, r7 │ │ │ │ @@ -974580,77 +974580,77 @@ │ │ │ │ ldr r0, [pc, #140] @ (358f28 >::_M_default_append(unsigned int)@@Base+0xd3624>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 358be4 >::_M_default_append(unsigned int)@@Base+0xd32e0> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - strh r0, [r3, #14] │ │ │ │ + strh r0, [r4, #14] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r6, #3] │ │ │ │ + ldrb r6, [r7, #3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r6, [r5, r0] │ │ │ │ + ldrsb r6, [r6, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r2, #6] │ │ │ │ + strh r4, [r3, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r7, #2] │ │ │ │ + ldrb r0, [r0, #3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r6, r7] │ │ │ │ + strb r0, [r7, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r3, #2] │ │ │ │ + ldrb r0, [r4, #2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r2, r7] │ │ │ │ + strb r0, [r3, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r5, #1] │ │ │ │ + ldrb r6, [r6, #1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r4, r6] │ │ │ │ + strb r6, [r5, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r1, #1] │ │ │ │ + ldrb r6, [r2, #1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r0, r6] │ │ │ │ + strb r6, [r1, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r5, #0] │ │ │ │ + ldrb r6, [r6, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r4, r5] │ │ │ │ + strb r6, [r5, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r1, #0] │ │ │ │ + ldrb r6, [r2, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r0, r5] │ │ │ │ + strb r6, [r1, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r5, #31] │ │ │ │ + strb r6, [r6, #31] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r4, r4] │ │ │ │ + strb r6, [r5, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r1, #31] │ │ │ │ + strb r6, [r2, #31] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r0, r4] │ │ │ │ + strb r6, [r1, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r3, #30] │ │ │ │ + strb r2, [r4, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r2, r3] │ │ │ │ + strb r2, [r3, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r7, #29] │ │ │ │ + strb r2, [r0, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r6, r2] │ │ │ │ + strb r2, [r7, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r3, #29] │ │ │ │ + strb r2, [r4, #29] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r2, r2] │ │ │ │ + strb r2, [r3, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r7, #28] │ │ │ │ + strb r4, [r0, #29] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r6, r1] │ │ │ │ + strb r4, [r7, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r3, #28] │ │ │ │ + strb r4, [r4, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r2, r1] │ │ │ │ + strb r4, [r3, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r0, #28] │ │ │ │ + strb r0, [r1, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r6, r0] │ │ │ │ + strb r6, [r7, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ sub sp, #140 @ 0x8c │ │ │ │ mov r6, r2 │ │ │ │ @@ -975229,99 +975229,99 @@ │ │ │ │ b.n 359052 >::_M_default_append(unsigned int)@@Base+0xd374e> │ │ │ │ nop │ │ │ │ ... │ │ │ │ ldrh r4, [r5, r2] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r0, [r0, #6] │ │ │ │ + ldrb r0, [r1, #6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r7, #22] │ │ │ │ + strb r0, [r0, #23] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r5, #22] │ │ │ │ + strb r6, [r6, #22] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r5, #27] │ │ │ │ + strb r2, [r6, #27] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r6, #6] │ │ │ │ + strh r2, [r7, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r6, [r0, r6] │ │ │ │ + ldrsb r6, [r1, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, #23] │ │ │ │ + strb r0, [r0, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r6, #18] │ │ │ │ + strb r2, [r7, #18] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r3, #21] │ │ │ │ + strb r2, [r4, #21] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r4, #17] │ │ │ │ + strb r4, [r5, #17] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r3, r6] │ │ │ │ + str r2, [r4, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r0, #17] │ │ │ │ + strb r6, [r1, #17] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r7, r5] │ │ │ │ + str r4, [r0, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr r4, [r2, r2] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - strb r6, [r0, #17] │ │ │ │ + strb r6, [r1, #17] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r4, #19] │ │ │ │ + strb r4, [r5, #19] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r4, #10] │ │ │ │ + strb r0, [r5, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #864] @ (359900 >::_M_default_append(unsigned int)@@Base+0xd3ffc>) │ │ │ │ + ldr r7, [pc, #896] @ (359920 >::_M_default_append(unsigned int)@@Base+0xd401c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r1, #10] │ │ │ │ + strb r0, [r2, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #768] @ (3598a8 >::_M_default_append(unsigned int)@@Base+0xd3fa4>) │ │ │ │ + ldr r7, [pc, #800] @ (3598c8 >::_M_default_append(unsigned int)@@Base+0xd3fc4>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r1, #9] │ │ │ │ + strb r4, [r2, #9] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r2, #21] │ │ │ │ + strb r6, [r3, #21] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r2, #21] │ │ │ │ + strb r2, [r3, #21] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r0, #8] │ │ │ │ + strb r4, [r1, #8] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #240] @ (3596ac >::_M_default_append(unsigned int)@@Base+0xd3da8>) │ │ │ │ + ldr r7, [pc, #272] @ (3596cc >::_M_default_append(unsigned int)@@Base+0xd3dc8>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r5, #7] │ │ │ │ + strb r0, [r6, #7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #128] @ (359644 >::_M_default_append(unsigned int)@@Base+0xd3d40>) │ │ │ │ + ldr r7, [pc, #160] @ (359664 >::_M_default_append(unsigned int)@@Base+0xd3d60>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r1, #7] │ │ │ │ + strb r6, [r2, #7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #24] @ (3595e4 >::_M_default_append(unsigned int)@@Base+0xd3ce0>) │ │ │ │ + ldr r7, [pc, #56] @ (359604 >::_M_default_append(unsigned int)@@Base+0xd3d00>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r6, #6] │ │ │ │ + strb r2, [r7, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #936] @ (35997c >::_M_default_append(unsigned int)@@Base+0xd4078>) │ │ │ │ + ldr r6, [pc, #968] @ (35999c >::_M_default_append(unsigned int)@@Base+0xd4098>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r2, #6] │ │ │ │ + strb r6, [r3, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #824] @ (359914 >::_M_default_append(unsigned int)@@Base+0xd4010>) │ │ │ │ + ldr r6, [pc, #856] @ (359934 >::_M_default_append(unsigned int)@@Base+0xd4030>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r7, #5] │ │ │ │ + strb r2, [r0, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #712] @ (3598ac >::_M_default_append(unsigned int)@@Base+0xd3fa8>) │ │ │ │ + ldr r6, [pc, #744] @ (3598cc >::_M_default_append(unsigned int)@@Base+0xd3fc8>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r3, #18] │ │ │ │ + strb r6, [r4, #18] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r7, #11] │ │ │ │ + ldrb r2, [r0, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r3, #4] │ │ │ │ + strb r0, [r4, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #320] @ (359734 >::_M_default_append(unsigned int)@@Base+0xd3e30>) │ │ │ │ + ldr r6, [pc, #352] @ (359754 >::_M_default_append(unsigned int)@@Base+0xd3e50>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r6, #1] │ │ │ │ + strb r2, [r7, #1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #680] @ (3598a4 >::_M_default_append(unsigned int)@@Base+0xd3fa0>) │ │ │ │ + ldr r5, [pc, #712] @ (3598c4 >::_M_default_append(unsigned int)@@Base+0xd3fc0>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r3, #1] │ │ │ │ + strb r0, [r4, #1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r0, #4] │ │ │ │ + strb r6, [r1, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r0, [pc, #320] @ (359748 >::_M_default_append(unsigned int)@@Base+0xd3e44>) │ │ │ │ movw r1, #3673 @ 0xe59 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #312] @ (35974c >::_M_default_append(unsigned int)@@Base+0xd3e48>) │ │ │ │ @@ -975438,49 +975438,49 @@ │ │ │ │ ldr r0, [pc, #84] @ (35978c >::_M_default_append(unsigned int)@@Base+0xd3e88>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 35931a >::_M_default_append(unsigned int)@@Base+0xd3a16> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldr r6, [r0, #120] @ 0x78 │ │ │ │ + ldr r6, [r1, #120] @ 0x78 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #760] @ (359a48 >::_M_default_append(unsigned int)@@Base+0xd4144>) │ │ │ │ + ldr r4, [pc, #792] @ (359a68 >::_M_default_append(unsigned int)@@Base+0xd4164>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r5, #116] @ 0x74 │ │ │ │ + ldr r4, [r6, #116] @ 0x74 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #656] @ (3599e8 >::_M_default_append(unsigned int)@@Base+0xd40e4>) │ │ │ │ + ldr r4, [pc, #688] @ (359a08 >::_M_default_append(unsigned int)@@Base+0xd4104>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r2, #116] @ 0x74 │ │ │ │ + ldr r2, [r3, #116] @ 0x74 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #552] @ (359988 >::_M_default_append(unsigned int)@@Base+0xd4084>) │ │ │ │ + ldr r4, [pc, #584] @ (3599a8 >::_M_default_append(unsigned int)@@Base+0xd40a4>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r0, #112] @ 0x70 │ │ │ │ + ldr r4, [r1, #112] @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #240] @ (359858 >::_M_default_append(unsigned int)@@Base+0xd3f54>) │ │ │ │ + ldr r4, [pc, #272] @ (359878 >::_M_default_append(unsigned int)@@Base+0xd3f74>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r5, #108] @ 0x6c │ │ │ │ + ldr r2, [r6, #108] @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #136] @ (3597f8 >::_M_default_append(unsigned int)@@Base+0xd3ef4>) │ │ │ │ + ldr r4, [pc, #168] @ (359818 >::_M_default_append(unsigned int)@@Base+0xd3f14>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r2, #108] @ 0x6c │ │ │ │ + ldr r0, [r3, #108] @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r4, #16 │ │ │ │ + asrs r4, r5, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r2, #104] @ 0x68 │ │ │ │ + ldr r6, [r3, #104] @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #824] @ (359ab8 >::_M_default_append(unsigned int)@@Base+0xd41b4>) │ │ │ │ + ldr r3, [pc, #856] @ (359ad8 >::_M_default_append(unsigned int)@@Base+0xd41d4>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r7, #100] @ 0x64 │ │ │ │ + ldr r4, [r0, #104] @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #720] @ (359a58 >::_M_default_append(unsigned int)@@Base+0xd4154>) │ │ │ │ + ldr r3, [pc, #752] @ (359a78 >::_M_default_append(unsigned int)@@Base+0xd4174>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r4, #100] @ 0x64 │ │ │ │ + ldr r2, [r5, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #616] @ (3599f8 >::_M_default_append(unsigned int)@@Base+0xd40f4>) │ │ │ │ + ldr r3, [pc, #648] @ (359a18 >::_M_default_append(unsigned int)@@Base+0xd4114>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #28 │ │ │ │ mov r4, r0 │ │ │ │ @@ -975537,21 +975537,21 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mvn.w r4, #1 │ │ │ │ b.n 359810 >::_M_default_append(unsigned int)@@Base+0xd3f0c> │ │ │ │ - ldr r2, [r2, #88] @ 0x58 │ │ │ │ + ldr r2, [r3, #88] @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #808] @ (359b64 >::_M_default_append(unsigned int)@@Base+0xd4260>) │ │ │ │ + ldr r2, [pc, #840] @ (359b84 >::_M_default_append(unsigned int)@@Base+0xd4280>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r7, #84] @ 0x54 │ │ │ │ + ldr r2, [r0, #88] @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #712] @ (359b0c >::_M_default_append(unsigned int)@@Base+0xd4208>) │ │ │ │ + ldr r2, [pc, #744] @ (359b2c >::_M_default_append(unsigned int)@@Base+0xd4228>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #464] @ (359a24 >::_M_default_append(unsigned int)@@Base+0xd4120>) │ │ │ │ sub sp, #24 │ │ │ │ @@ -975738,69 +975738,69 @@ │ │ │ │ b.n 3598ce >::_M_default_append(unsigned int)@@Base+0xd3fca> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r6, [r3, r6] │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r0, #80] @ 0x50 │ │ │ │ + ldr r6, [r1, #80] @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r5, #30] │ │ │ │ + strb r6, [r6, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r3, #29] │ │ │ │ + strb r0, [r4, #29] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r3, #30] │ │ │ │ + strb r2, [r4, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsls r3, r6, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [r2, #76] @ 0x4c │ │ │ │ + ldr r4, [r3, #76] @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #48] @ (359a78 >::_M_default_append(unsigned int)@@Base+0xd4174>) │ │ │ │ + ldr r2, [pc, #80] @ (359a98 >::_M_default_append(unsigned int)@@Base+0xd4194>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r6, [r4, r4] │ │ │ │ lsls r4, r2, #1 │ │ │ │ - ldr r0, [r4, #72] @ 0x48 │ │ │ │ + ldr r0, [r5, #72] @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #864] @ (359db4 >::_M_default_append(unsigned int)@@Base+0xd44b0>) │ │ │ │ + ldr r1, [pc, #896] @ (359dd4 >::_M_default_append(unsigned int)@@Base+0xd44d0>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ strh r3, [r3, r4] │ │ │ │ vcvt.f32.u32 , , #1 │ │ │ │ - vdup.8 q11, d18[7] │ │ │ │ + vdup.8 q11, d26[7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #616] @ (359ccc >::_M_default_append(unsigned int)@@Base+0xd43c8>) │ │ │ │ + ldr r1, [pc, #648] @ (359cec >::_M_default_append(unsigned int)@@Base+0xd43e8>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r1, #68] @ 0x44 │ │ │ │ + ldr r0, [r2, #68] @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #512] @ (359c6c >::_M_default_append(unsigned int)@@Base+0xd4368>) │ │ │ │ + ldr r1, [pc, #544] @ (359c8c >::_M_default_append(unsigned int)@@Base+0xd4388>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ subs r6, #243 @ 0xf3 │ │ │ │ movs r0, r0 │ │ │ │ - strb r2, [r1, #28] │ │ │ │ + strb r2, [r2, #28] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r6, #26] │ │ │ │ + strb r6, [r7, #26] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [r7, #60] @ 0x3c │ │ │ │ + ldr r4, [r0, #64] @ 0x40 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #208] @ (359b50 >::_M_default_append(unsigned int)@@Base+0xd424c>) │ │ │ │ + ldr r1, [pc, #240] @ (359b70 >::_M_default_append(unsigned int)@@Base+0xd426c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r4, #60] @ 0x3c │ │ │ │ + ldr r2, [r5, #60] @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #104] @ (359af0 >::_M_default_append(unsigned int)@@Base+0xd41ec>) │ │ │ │ + ldr r1, [pc, #136] @ (359b10 >::_M_default_append(unsigned int)@@Base+0xd420c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r4, #64] @ 0x40 │ │ │ │ + str r2, [r5, #64] @ 0x40 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r3, #27] │ │ │ │ + strb r2, [r4, #27] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r4, #56] @ 0x38 │ │ │ │ + ldr r6, [r5, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #888] @ (359e10 >::_M_default_append(unsigned int)@@Base+0xd450c>) │ │ │ │ + ldr r0, [pc, #920] @ (359e30 >::_M_default_append(unsigned int)@@Base+0xd452c>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r1, #56] @ 0x38 │ │ │ │ + ldr r0, [r2, #56] @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #760] @ (359d98 >::_M_default_append(unsigned int)@@Base+0xd4494>) │ │ │ │ + ldr r0, [pc, #792] @ (359db8 >::_M_default_append(unsigned int)@@Base+0xd44b4>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 359844 >::_M_default_append(unsigned int)@@Base+0xd3f40> │ │ │ │ @@ -975821,17 +975821,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldr r0, [r1, #44] @ 0x2c │ │ │ │ + ldr r0, [r2, #44] @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #0] @ (359aec >::_M_default_append(unsigned int)@@Base+0xd41e8>) │ │ │ │ + ldr r0, [pc, #32] @ (359b0c >::_M_default_append(unsigned int)@@Base+0xd4208>) │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #28 │ │ │ │ mov r5, r3 │ │ │ │ @@ -975887,17 +975887,17 @@ │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #28 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mvn.w r3, #1 │ │ │ │ b.n 359b3e >::_M_default_append(unsigned int)@@Base+0xd423a> │ │ │ │ nop │ │ │ │ - ldr r6, [r5, #32] │ │ │ │ + ldr r6, [r6, #32] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bx ip │ │ │ │ + bx sp │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3616] @ 0xe20 │ │ │ │ sub sp, #412 @ 0x19c │ │ │ │ @@ -976898,165 +976898,165 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ b.w 359dcc >::_M_default_append(unsigned int)@@Base+0xd44c8> │ │ │ │ nop │ │ │ │ - orrs r4, r2 │ │ │ │ + orrs r4, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r6, [pc, #216] @ (35a71c >::_M_default_append(unsigned int)@@Base+0xd4e18>) │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r5, [pc, #1016] @ (35aa44 >::_M_default_append(unsigned int)@@Base+0xd5140>) │ │ │ │ lsls r4, r2, #1 │ │ │ │ - ldr r6, [r0, #20] │ │ │ │ + ldr r6, [r1, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsrs r4, r4, #19 │ │ │ │ movs r0, r0 │ │ │ │ str r7, [r1, r6] │ │ │ │ vcvt.u32.f32 q10, , #1 │ │ │ │ - vtbl.8 d16, {d15-d18}, d12 │ │ │ │ + @ instruction: 0xffff0b14 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r0, [r0, #12] │ │ │ │ + ldr r0, [r1, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r0, #28] │ │ │ │ + strb r4, [r1, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r4, [r6, #124] @ 0x7c │ │ │ │ + str r4, [r7, #124] @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r2, r5 │ │ │ │ + cmp r2, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r3, #124] @ 0x7c │ │ │ │ + str r0, [r4, #124] @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, r1 │ │ │ │ + cmp r6, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr r4, [pc, #144] @ (35a70c >::_M_default_append(unsigned int)@@Base+0xd4e08>) │ │ │ │ lsls r4, r2, #1 │ │ │ │ - str r0, [r1, #120] @ 0x78 │ │ │ │ + str r0, [r2, #120] @ 0x78 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add lr, r7 │ │ │ │ + add lr, r8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r4, #116] @ 0x74 │ │ │ │ + str r6, [r5, #116] @ 0x74 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add ip, r3 │ │ │ │ + add ip, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r4, #10] │ │ │ │ + strb r6, [r5, #10] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r4, #112] @ 0x70 │ │ │ │ + str r0, [r5, #112] @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r4, #108] @ 0x6c │ │ │ │ + str r6, [r5, #108] @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r0, #12] │ │ │ │ + strb r4, [r1, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r7, #5] │ │ │ │ + strb r0, [r0, #6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r7, #104] @ 0x68 │ │ │ │ + str r6, [r0, #108] @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mvns r4, r6 │ │ │ │ + mvns r4, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r7, #100] @ 0x64 │ │ │ │ + str r6, [r0, #104] @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r5, #100] @ 0x64 │ │ │ │ + str r0, [r6, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r0, #96] @ 0x60 │ │ │ │ + str r4, [r1, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r2, #84] @ 0x54 │ │ │ │ + str r2, [r3, #84] @ 0x54 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r3, #80] @ 0x50 │ │ │ │ + str r0, [r4, #80] @ 0x50 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r2, #92] @ 0x5c │ │ │ │ + str r2, [r3, #92] @ 0x5c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r6, #5] │ │ │ │ + strb r6, [r7, #5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r4, #120] @ 0x78 │ │ │ │ + ldr r2, [r5, #120] @ 0x78 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r5, #76] @ 0x4c │ │ │ │ + str r2, [r6, #76] @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - tst r0, r4 │ │ │ │ + tst r0, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r0, #2] │ │ │ │ + strb r4, [r1, #2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r7, #72] @ 0x48 │ │ │ │ + str r4, [r0, #76] @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rors r0, r6 │ │ │ │ + rors r0, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r6, #68] @ 0x44 │ │ │ │ + str r4, [r7, #68] @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r2, [r3, #68] @ 0x44 │ │ │ │ + str r2, [r4, #68] @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sbcs r0, r2 │ │ │ │ + sbcs r0, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r7, #64] @ 0x40 │ │ │ │ + str r4, [r0, #68] @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adcs r2, r6 │ │ │ │ + adcs r2, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r0, #64] @ 0x40 │ │ │ │ + str r0, [r1, #64] @ 0x40 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r2, #23 │ │ │ │ + lsls r4, r3, #23 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r4, [r7, #124] @ 0x7c │ │ │ │ + strb r4, [r0, #0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [r4, #48] @ 0x30 │ │ │ │ + str r4, [r5, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r1, #36] @ 0x24 │ │ │ │ + str r6, [r2, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r2, #24] │ │ │ │ + str r6, [r3, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #952] @ (35aac4 >::_M_default_append(unsigned int)@@Base+0xd51c0>) │ │ │ │ + ldr r4, [pc, #984] @ (35aae4 >::_M_default_append(unsigned int)@@Base+0xd51e0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #968] @ (35aad8 >::_M_default_append(unsigned int)@@Base+0xd51d4>) │ │ │ │ + ldr r4, [pc, #1000] @ (35aaf8 >::_M_default_append(unsigned int)@@Base+0xd51f4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #960] @ (35aad4 >::_M_default_append(unsigned int)@@Base+0xd51d0>) │ │ │ │ + ldr r4, [pc, #992] @ (35aaf4 >::_M_default_append(unsigned int)@@Base+0xd51f0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r5, #100] @ 0x64 │ │ │ │ + ldr r0, [r6, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r4, #44] @ 0x2c │ │ │ │ + ldr r2, [r5, #44] @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r6, #100] @ 0x64 │ │ │ │ + ldr r2, [r7, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r6, #100] @ 0x64 │ │ │ │ + ldr r0, [r7, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r0, #72] @ 0x48 │ │ │ │ + ldr r0, [r1, #72] @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, r3, r4 │ │ │ │ + subs r0, r4, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r2, #100] @ 0x64 │ │ │ │ + ldr r4, [r3, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r5, #16] │ │ │ │ + str r0, [r6, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r0, #100] @ 0x64 │ │ │ │ + ldr r2, [r1, #100] @ 0x64 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r1, #68] @ 0x44 │ │ │ │ + ldr r2, [r2, #68] @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #760 @ 0x2f8 │ │ │ │ + add r5, sp, #792 @ 0x318 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [r2, #96] @ 0x60 │ │ │ │ + ldr r6, [r3, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ mov fp, r4 │ │ │ │ vrsubhn.i d20, , │ │ │ │ vrsubhn.i d20, , │ │ │ │ - @ instruction: 0xffff5ff4 │ │ │ │ + @ instruction: 0xffff5ffc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #44 @ 0x2c │ │ │ │ + subs r5, #52 @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ mov r3, fp │ │ │ │ vmlsl.u q10, d15, d7[0] │ │ │ │ vqshlu.s32 d20, d25, #31 │ │ │ │ - @ instruction: 0xffff5fac │ │ │ │ + @ instruction: 0xffff5fb4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #228 @ 0xe4 │ │ │ │ + subs r4, #236 @ 0xec │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r6, [r1, r6] │ │ │ │ + ldrsh r6, [r2, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #196 @ 0xc4 │ │ │ │ + subs r4, #204 @ 0xcc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r6, r5] │ │ │ │ + ldrsh r4, [r7, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #170 @ 0xaa │ │ │ │ + subs r4, #178 @ 0xb2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr r3, [sp, #532] @ 0x214 │ │ │ │ cmp r3, #0 │ │ │ │ mov.w r3, #0 │ │ │ │ ble.w 35d240 >::_M_default_append(unsigned int)@@Base+0xd793c> │ │ │ │ ldr.w r2, [pc, #1196] @ 35ac38 >::_M_default_append(unsigned int)@@Base+0xd5334> │ │ │ │ mov sl, r3 │ │ │ │ @@ -977488,50 +977488,50 @@ │ │ │ │ ldr.w r2, [r9, #8] │ │ │ │ str.w r1, [r2, r3, lsl #2] │ │ │ │ adds r3, #1 │ │ │ │ str.w r3, [r9, #12] │ │ │ │ b.n 35ab6a >::_M_default_append(unsigned int)@@Base+0xd5266> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - bx lr │ │ │ │ + bx pc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r3, #15] │ │ │ │ + strb r6, [r4, #15] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r6, r2, #27 │ │ │ │ + asrs r6, r3, #27 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r5, #25 │ │ │ │ + asrs r2, r6, #25 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r2, r2] │ │ │ │ + str r0, [r3, r2] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #2 │ │ │ │ + subs r5, #10 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r2, r4, r5} │ │ │ │ + push {r2, r3, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r2, r3, r6} │ │ │ │ + ldmia r0!, {r2, r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r4, #4] │ │ │ │ + str r4, [r5, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r0, #12] │ │ │ │ + strh r2, [r1, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r6, r2] │ │ │ │ + ldrb r2, [r7, r2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r1, r0] │ │ │ │ + ldrb r2, [r2, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [r3, #24] │ │ │ │ + ldr r2, [r4, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r7, r3] │ │ │ │ + ldrh r2, [r0, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r2, #12] │ │ │ │ + ldr r0, [r3, #12] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r5, r1] │ │ │ │ + ldrh r0, [r6, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r6, [r3, r0] │ │ │ │ + ldrh r6, [r4, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mrrc2 0, 4, r0, ip, cr13 │ │ │ │ - str r0, [r1, #108] @ 0x6c │ │ │ │ + stc2l 0, cr0, [r4], #-308 @ 0xfffffecc │ │ │ │ + str r0, [r2, #108] @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ bl d1028 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ @@ -978736,96 +978736,96 @@ │ │ │ │ cmp r9, r3 │ │ │ │ bne.w 35b890 >::_M_default_append(unsigned int)@@Base+0xd5f8c> │ │ │ │ str r6, [sp, #40] @ 0x28 │ │ │ │ b.w 35aaf2 >::_M_default_append(unsigned int)@@Base+0xd51ee> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r2, [r4, r0] │ │ │ │ + ldr r2, [r5, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r5, #88 @ 0x58 │ │ │ │ + adds r5, #96 @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r2, [r2, r6] │ │ │ │ + ldrsb r2, [r3, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #200 @ 0xc8 │ │ │ │ + adds r4, #208 @ 0xd0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r2, [r2, r4] │ │ │ │ + ldrsb r2, [r3, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #72 @ 0x48 │ │ │ │ + adds r4, #80 @ 0x50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r4, [r4, r1] │ │ │ │ + ldrsb r4, [r5, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r0, [r0, r2] │ │ │ │ + strb r0, [r1, r2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r7, r7] │ │ │ │ + strb r6, [r0, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r4, r6] │ │ │ │ + strh r6, [r5, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #218 @ 0xda │ │ │ │ + adds r0, #226 @ 0xe2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r7, r5] │ │ │ │ + strh r4, [r0, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, #178 @ 0xb2 │ │ │ │ + adds r0, #186 @ 0xba │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r2, [r5, r2] │ │ │ │ + ldrsh r2, [r6, r2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r0, #31] │ │ │ │ + strb r6, [r1, #31] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r3, r1] │ │ │ │ + strh r2, [r4, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r7, #144 @ 0x90 │ │ │ │ + cmp r7, #152 @ 0x98 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r7, r0] │ │ │ │ + strh r6, [r0, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r7, #116 @ 0x74 │ │ │ │ + cmp r7, #124 @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r4, r7] │ │ │ │ + str r2, [r5, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r7, #24 │ │ │ │ + cmp r7, #32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r0, r7] │ │ │ │ + str r4, [r1, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r6, #250 @ 0xfa │ │ │ │ + cmp r7, #2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r1, r5] │ │ │ │ + str r2, [r2, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r1, r0] │ │ │ │ + str r6, [r2, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #544] @ (35bc68 >::_M_default_append(unsigned int)@@Base+0xd6364>) │ │ │ │ + ldr r7, [pc, #576] @ (35bc88 >::_M_default_append(unsigned int)@@Base+0xd6384>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #352] @ (35bbac >::_M_default_append(unsigned int)@@Base+0xd62a8>) │ │ │ │ + ldr r7, [pc, #384] @ (35bbcc >::_M_default_append(unsigned int)@@Base+0xd62c8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #48] @ (35ba80 >::_M_default_append(unsigned int)@@Base+0xd617c>) │ │ │ │ + ldr r7, [pc, #80] @ (35baa0 >::_M_default_append(unsigned int)@@Base+0xd619c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [pc, #48] @ (35ba84 >::_M_default_append(unsigned int)@@Base+0xd6180>) │ │ │ │ + ldr r7, [pc, #80] @ (35baa4 >::_M_default_append(unsigned int)@@Base+0xd61a0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, #68 @ 0x44 │ │ │ │ + cmp r4, #76 @ 0x4c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [pc, #864] @ (35bdbc >::_M_default_append(unsigned int)@@Base+0xd64b8>) │ │ │ │ + ldr r6, [pc, #896] @ (35bddc >::_M_default_append(unsigned int)@@Base+0xd64d8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, #14 │ │ │ │ + cmp r4, #22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r3, r1] │ │ │ │ + ldrb r4, [r4, r1] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r3, r5] │ │ │ │ + ldrh r0, [r4, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #856] @ (35bdc4 >::_M_default_append(unsigned int)@@Base+0xd64c0>) │ │ │ │ + ldr r5, [pc, #888] @ (35bde4 >::_M_default_append(unsigned int)@@Base+0xd64e0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r3, #14 │ │ │ │ + cmp r3, #22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r5, #4 │ │ │ │ + asrs r4, r6, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r5, [pc, #680] @ (35bd20 >::_M_default_append(unsigned int)@@Base+0xd641c>) │ │ │ │ + ldr r5, [pc, #712] @ (35bd40 >::_M_default_append(unsigned int)@@Base+0xd643c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r2, #224 @ 0xe0 │ │ │ │ + cmp r2, #232 @ 0xe8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [pc, #448] @ (35bc40 >::_M_default_append(unsigned int)@@Base+0xd633c>) │ │ │ │ + ldr r5, [pc, #480] @ (35bc60 >::_M_default_append(unsigned int)@@Base+0xd635c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - vhadd.s q0, q3, │ │ │ │ - ldr r4, [pc, #592] @ (35bcd8 >::_M_default_append(unsigned int)@@Base+0xd63d4>) │ │ │ │ + vhadd.s q0, q7, │ │ │ │ + ldr r4, [pc, #624] @ (35bcf8 >::_M_default_append(unsigned int)@@Base+0xd63f4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [sp, #152] @ 0x98 │ │ │ │ ldrd r2, r4, [sp, #48] @ 0x30 │ │ │ │ mov r0, r8 │ │ │ │ ldr r3, [sp, #264] @ 0x108 │ │ │ │ ldr r7, [sp, #40] @ 0x28 │ │ │ │ @@ -979495,99 +979495,99 @@ │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ add r2, pc │ │ │ │ bl 52d660 │ │ │ │ str r5, [sp, #304] @ 0x130 │ │ │ │ b.n 35bec4 >::_M_default_append(unsigned int)@@Base+0xd65c0> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldr r0, [r1, r5] │ │ │ │ + ldr r0, [r2, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #840] @ (35c4d0 >::_M_default_append(unsigned int)@@Base+0xd6bcc>) │ │ │ │ + ldr r2, [pc, #872] @ (35c4f0 >::_M_default_append(unsigned int)@@Base+0xd6bec>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #920] @ (35c524 >::_M_default_append(unsigned int)@@Base+0xd6c20>) │ │ │ │ + ldr r2, [pc, #952] @ (35c544 >::_M_default_append(unsigned int)@@Base+0xd6c40>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #808] @ (35c4b8 >::_M_default_append(unsigned int)@@Base+0xd6bb4>) │ │ │ │ + ldr r2, [pc, #840] @ (35c4d8 >::_M_default_append(unsigned int)@@Base+0xd6bd4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #968] @ (35c55c >::_M_default_append(unsigned int)@@Base+0xd6c58>) │ │ │ │ + ldr r3, [pc, #1000] @ (35c57c >::_M_default_append(unsigned int)@@Base+0xd6c78>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r5, #20] │ │ │ │ + ldrh r4, [r6, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [pc, #96] @ (35c1fc >::_M_default_append(unsigned int)@@Base+0xd68f8>) │ │ │ │ + ldr r2, [pc, #128] @ (35c21c >::_M_default_append(unsigned int)@@Base+0xd6918>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #192] @ (35c260 >::_M_default_append(unsigned int)@@Base+0xd695c>) │ │ │ │ + ldr r1, [pc, #224] @ (35c280 >::_M_default_append(unsigned int)@@Base+0xd697c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #1008] @ (35c594 >::_M_default_append(unsigned int)@@Base+0xd6c90>) │ │ │ │ + ldr r1, [pc, #16] @ (35c1b4 >::_M_default_append(unsigned int)@@Base+0xd68b0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r0, [r6, r6] │ │ │ │ + ldrsb r0, [r7, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r2, [r5, r6] │ │ │ │ + ldrsb r2, [r6, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #440] @ (35c368 >::_M_default_append(unsigned int)@@Base+0xd6a64>) │ │ │ │ + ldr r0, [pc, #472] @ (35c388 >::_M_default_append(unsigned int)@@Base+0xd6a84>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #832] @ (35c4f4 >::_M_default_append(unsigned int)@@Base+0xd6bf0>) │ │ │ │ + ldr r0, [pc, #864] @ (35c514 >::_M_default_append(unsigned int)@@Base+0xd6c10>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r4, [r0, r5] │ │ │ │ + ldrsb r4, [r1, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #744] @ (35c4a4 >::_M_default_append(unsigned int)@@Base+0xd6ba0>) │ │ │ │ + ldr r0, [pc, #776] @ (35c4c4 >::_M_default_append(unsigned int)@@Base+0xd6bc0>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r5, [sp, #160] @ 0xa0 │ │ │ │ + str r5, [sp, #192] @ 0xc0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsb r4, [r7, r2] │ │ │ │ + ldrsb r4, [r0, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0x47aa │ │ │ │ + @ instruction: 0x47b2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - blxns r3 │ │ │ │ + blxns r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r4, #210 @ 0xd2 │ │ │ │ + movs r4, #218 @ 0xda │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #344] @ 0x158 │ │ │ │ + str r4, [sp, #376] @ 0x178 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bxns sp │ │ │ │ + bxns lr │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r4, #162 @ 0xa2 │ │ │ │ + movs r4, #170 @ 0xaa │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bx sl │ │ │ │ + bx fp │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r4, #134 @ 0x86 │ │ │ │ + movs r4, #142 @ 0x8e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bx r6 │ │ │ │ + bx r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r4, #104 @ 0x68 │ │ │ │ + movs r4, #112 @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bx r7 │ │ │ │ + bx r8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bx r5 │ │ │ │ + bx r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r1, #62] @ 0x3e │ │ │ │ + strh r6, [r2, #62] @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bx r7 │ │ │ │ + bx r8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #440] @ (35c3b8 >::_M_default_append(unsigned int)@@Base+0xd6ab4>) │ │ │ │ + ldr r0, [pc, #472] @ (35c3d8 >::_M_default_append(unsigned int)@@Base+0xd6ad4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov sl, r4 │ │ │ │ + mov sl, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r4, r7] │ │ │ │ + strh r0, [r5, r7] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add ip, sp │ │ │ │ + add ip, lr │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, #34 @ 0x22 │ │ │ │ + movs r2, #42 @ 0x2a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - mov r8, r6 │ │ │ │ + mov r8, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r5, r7] │ │ │ │ + str r6, [r6, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r8, r8 │ │ │ │ + add r8, r9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r6, r4] │ │ │ │ + strh r4, [r7, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add ip, r5 │ │ │ │ + add ip, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r1, [sp, #112] @ 0x70 │ │ │ │ + str r1, [sp, #144] @ 0x90 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [sp, #1008] @ 0x3f0 │ │ │ │ + str r1, [sp, #16] │ │ │ │ lsls r4, r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ movw r4, #5927 @ 0x1727 │ │ │ │ bl 52d2c4 │ │ │ │ ldr.w r3, [pc, #3256] @ 35cef0 >::_M_default_append(unsigned int)@@Base+0xd75ec> │ │ │ │ movs r2, #1 │ │ │ │ mov.w r1, #256 @ 0x100 │ │ │ │ @@ -980821,183 +980821,183 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #352] @ (35d040 >::_M_default_append(unsigned int)@@Base+0xd773c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 35a630 >::_M_default_append(unsigned int)@@Base+0xd4d2c> │ │ │ │ nop │ │ │ │ - orrs r0, r7 │ │ │ │ + muls r0, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 35c988 >::_M_default_append(unsigned int)@@Base+0xd7084> │ │ │ │ + b.n 35c998 >::_M_default_append(unsigned int)@@Base+0xd7094> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r0, [r7, r6] │ │ │ │ + str r0, [r0, r7] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - orrs r4, r7 │ │ │ │ + muls r4, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - orrs r4, r4 │ │ │ │ + orrs r4, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmn r0, r2 │ │ │ │ + cmn r0, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmn r0, r2 │ │ │ │ + cmn r0, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r3, #26] │ │ │ │ + strh r4, [r4, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - negs r2, r6 │ │ │ │ + negs r2, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r3, #54] @ 0x36 │ │ │ │ + ldrh r2, [r4, #54] @ 0x36 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - tst r2, r2 │ │ │ │ + tst r2, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - tst r2, r2 │ │ │ │ + tst r2, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r6, [r3, #20] │ │ │ │ + strh r6, [r4, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sbcs r0, r3 │ │ │ │ + sbcs r0, r4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r2, #48] @ 0x30 │ │ │ │ + ldrh r0, [r3, #48] @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - eors r6, r5 │ │ │ │ + eors r6, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r2 │ │ │ │ + lsls r0, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - eors r0, r7 │ │ │ │ + lsls r0, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r3, #8] │ │ │ │ + strh r4, [r4, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ands r4, r6 │ │ │ │ + ands r4, r7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r3, #36] @ 0x24 │ │ │ │ + ldrh r4, [r4, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r6, #2] │ │ │ │ + strh r0, [r7, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r7, #116 @ 0x74 │ │ │ │ + subs r7, #124 @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r3, #30] │ │ │ │ + ldrh r0, [r4, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, #64 @ 0x40 │ │ │ │ + subs r6, #72 @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, #58 @ 0x3a │ │ │ │ + subs r6, #66 @ 0x42 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - b.n 35d010 >::_M_default_append(unsigned int)@@Base+0xd770c> │ │ │ │ + b.n 35d020 >::_M_default_append(unsigned int)@@Base+0xd771c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r6, #66 @ 0x42 │ │ │ │ + subs r6, #74 @ 0x4a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, #78 @ 0x4e │ │ │ │ + subs r6, #86 @ 0x56 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r2, #27] │ │ │ │ + ldrb r6, [r3, #27] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [pc, #288] @ (35d08c >::_M_default_append(unsigned int)@@Base+0xd7788>) │ │ │ │ + ldr r4, [pc, #320] @ (35d0ac >::_M_default_append(unsigned int)@@Base+0xd77a8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r4, [r0, #20] │ │ │ │ + ldrh r4, [r1, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #196 @ 0xc4 │ │ │ │ + subs r5, #204 @ 0xcc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #912] @ (35d308 >::_M_default_append(unsigned int)@@Base+0xd7a04>) │ │ │ │ + ldr r3, [pc, #944] @ (35d328 >::_M_default_append(unsigned int)@@Base+0xd7a24>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r5, #60 @ 0x3c │ │ │ │ + subs r5, #68 @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r3, #23] │ │ │ │ + ldrb r2, [r4, #23] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r5, #38 @ 0x26 │ │ │ │ + subs r5, #46 @ 0x2e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #504] @ (35d180 >::_M_default_append(unsigned int)@@Base+0xd787c>) │ │ │ │ + ldr r3, [pc, #536] @ (35d1a0 >::_M_default_append(unsigned int)@@Base+0xd789c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r4, #22] │ │ │ │ + ldrb r0, [r5, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r5, #4 │ │ │ │ + subs r5, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #360] @ (35d0fc >::_M_default_append(unsigned int)@@Base+0xd77f8>) │ │ │ │ + ldr r3, [pc, #392] @ (35d11c >::_M_default_append(unsigned int)@@Base+0xd7818>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r3, [pc, #72] @ (35cfe0 >::_M_default_append(unsigned int)@@Base+0xd76dc>) │ │ │ │ + ldr r3, [pc, #104] @ (35d000 >::_M_default_append(unsigned int)@@Base+0xd76fc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - udf #118 @ 0x76 │ │ │ │ + udf #126 @ 0x7e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r4, #94 @ 0x5e │ │ │ │ + subs r4, #102 @ 0x66 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #106 @ 0x6a │ │ │ │ + subs r4, #114 @ 0x72 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r6, #19] │ │ │ │ + ldrb r2, [r7, #19] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [pc, #480] @ (35d18c >::_M_default_append(unsigned int)@@Base+0xd7888>) │ │ │ │ + ldr r2, [pc, #512] @ (35d1ac >::_M_default_append(unsigned int)@@Base+0xd78a8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r0, [r4, #4] │ │ │ │ + ldrh r0, [r5, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #226 @ 0xe2 │ │ │ │ + subs r3, #234 @ 0xea │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #1008] @ (35d3a8 >::_M_default_append(unsigned int)@@Base+0xd7aa4>) │ │ │ │ + ldr r2, [pc, #16] @ (35cfc8 >::_M_default_append(unsigned int)@@Base+0xd76c4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #86 @ 0x56 │ │ │ │ + subs r3, #94 @ 0x5e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r6, #15] │ │ │ │ + ldrb r4, [r7, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r3, #64 @ 0x40 │ │ │ │ + subs r3, #72 @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #600] @ (35d220 >::_M_default_append(unsigned int)@@Base+0xd791c>) │ │ │ │ + ldr r1, [pc, #632] @ (35d240 >::_M_default_append(unsigned int)@@Base+0xd793c>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #186 @ 0xba │ │ │ │ + subs r2, #194 @ 0xc2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r6, [r0, #14] │ │ │ │ + ldrb r6, [r1, #14] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, #234 @ 0xea │ │ │ │ + subs r2, #242 @ 0xf2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r1, [pc, #256] @ (35d0d8 >::_M_default_append(unsigned int)@@Base+0xd77d4>) │ │ │ │ + ldr r1, [pc, #288] @ (35d0f8 >::_M_default_append(unsigned int)@@Base+0xd77f4>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #992] @ (35d3bc >::_M_default_append(unsigned int)@@Base+0xd7ab8>) │ │ │ │ + ldr r1, [pc, #0] @ (35cfdc >::_M_default_append(unsigned int)@@Base+0xd76d8>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [pc, #768] @ (35d2e0 >::_M_default_append(unsigned int)@@Base+0xd79dc>) │ │ │ │ + ldr r0, [pc, #800] @ (35d300 >::_M_default_append(unsigned int)@@Base+0xd79fc>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r3, #148 @ 0x94 │ │ │ │ + movs r3, #156 @ 0x9c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #76 @ 0x4c │ │ │ │ + cmp r5, #84 @ 0x54 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - strh r6, [r1, #50] @ 0x32 │ │ │ │ + strh r6, [r2, #50] @ 0x32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r2, [r6, #8] │ │ │ │ + ldrb r2, [r7, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - blxns lr │ │ │ │ + blxns pc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0x47be │ │ │ │ + @ instruction: 0x47c6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r3, #7] │ │ │ │ + ldrb r4, [r4, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0x479e │ │ │ │ + @ instruction: 0x47a6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bx sp │ │ │ │ + bx lr │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r6, #40] @ 0x28 │ │ │ │ + strh r2, [r7, #40] @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #58 @ 0x3a │ │ │ │ + subs r0, #66 @ 0x42 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov r8, fp │ │ │ │ + mov r8, ip │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #96 @ 0x60 │ │ │ │ + subs r0, #104 @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov sl, r9 │ │ │ │ + mov sl, sl │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r0, #36] @ 0x24 │ │ │ │ + strh r0, [r1, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mov r6, r2 │ │ │ │ + mov r6, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #194 @ 0xc2 │ │ │ │ + adds r6, #202 @ 0xca │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #70 @ 0x46 │ │ │ │ + adds r7, #78 @ 0x4e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp ip, sl │ │ │ │ + cmp ip, fp │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #80 @ 0x50 │ │ │ │ + adds r7, #88 @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r4, [r7, #28] │ │ │ │ + strh r4, [r0, #30] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #214 @ 0xd6 │ │ │ │ + adds r6, #222 @ 0xde │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r1, #16 │ │ │ │ + asrs r6, r2, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, #186 @ 0xba │ │ │ │ + adds r6, #194 @ 0xc2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r6, #15 │ │ │ │ + asrs r0, r7, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr.w r0, [pc, #1664] @ 35d6c8 >::_M_default_append(unsigned int)@@Base+0xd7dc4> │ │ │ │ movw r1, #5758 @ 0x167e │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr.w r0, [pc, #1652] @ 35d6cc >::_M_default_append(unsigned int)@@Base+0xd7dc8> │ │ │ │ @@ -981569,213 +981569,213 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #408] @ (35d854 >::_M_default_append(unsigned int)@@Base+0xd7f50>) │ │ │ │ mov r1, r7 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 35d0a4 >::_M_default_append(unsigned int)@@Base+0xd77a0> │ │ │ │ nop │ │ │ │ - adds r5, #68 @ 0x44 │ │ │ │ + adds r5, #76 @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r7, #9 │ │ │ │ + asrs r2, r0, #10 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r5, #36 @ 0x24 │ │ │ │ + adds r5, #44 @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r3, #9 │ │ │ │ + asrs r0, r4, #9 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r5, #0 │ │ │ │ + adds r5, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r6, #8 │ │ │ │ + asrs r6, r7, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #224 @ 0xe0 │ │ │ │ + adds r4, #232 @ 0xe8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r2, #8 │ │ │ │ + asrs r4, r3, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #190 @ 0xbe │ │ │ │ + adds r4, #198 @ 0xc6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r6, #7 │ │ │ │ + asrs r2, r7, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #132 @ 0x84 │ │ │ │ + adds r4, #140 @ 0x8c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r7, #6 │ │ │ │ + asrs r2, r0, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmn r0, r1 │ │ │ │ + cmn r0, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #50 @ 0x32 │ │ │ │ + adds r4, #58 @ 0x3a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r5, #5 │ │ │ │ + asrs r0, r6, #5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #230 @ 0xe6 │ │ │ │ + adds r3, #238 @ 0xee │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r3, #214 @ 0xd6 │ │ │ │ + adds r3, #222 @ 0xde │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r1, #4 │ │ │ │ + asrs r2, r2, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #180 @ 0xb4 │ │ │ │ + adds r3, #188 @ 0xbc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r5, #3 │ │ │ │ + asrs r0, r6, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #144 @ 0x90 │ │ │ │ + adds r3, #152 @ 0x98 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r0, #3 │ │ │ │ + asrs r6, r1, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #106 @ 0x6a │ │ │ │ + adds r3, #114 @ 0x72 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r4, #2 │ │ │ │ + asrs r0, r5, #2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #56 @ 0x38 │ │ │ │ + adds r3, #64 @ 0x40 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r5, #1 │ │ │ │ + asrs r4, r6, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #18 │ │ │ │ + adds r3, #26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r0, #1 │ │ │ │ + asrs r6, r1, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #238 @ 0xee │ │ │ │ + adds r2, #246 @ 0xf6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r4, #32 │ │ │ │ + asrs r4, r5, #32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #198 @ 0xc6 │ │ │ │ + adds r2, #206 @ 0xce │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r7, #31 │ │ │ │ + asrs r4, r0, #32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #166 @ 0xa6 │ │ │ │ + adds r2, #174 @ 0xae │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r3, #31 │ │ │ │ + lsrs r2, r4, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #134 @ 0x86 │ │ │ │ + adds r2, #142 @ 0x8e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r7, #30 │ │ │ │ + lsrs r2, r0, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #102 @ 0x66 │ │ │ │ + adds r2, #110 @ 0x6e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r3, #30 │ │ │ │ + lsrs r2, r4, #30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #66 @ 0x42 │ │ │ │ + adds r2, #74 @ 0x4a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r7, #29 │ │ │ │ + lsrs r0, r0, #30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #32 │ │ │ │ + adds r2, #40 @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r3, #29 │ │ │ │ + lsrs r0, r4, #29 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #4 │ │ │ │ + adds r2, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r7, #28 │ │ │ │ + lsrs r2, r0, #29 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #232 @ 0xe8 │ │ │ │ + adds r1, #240 @ 0xf0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r3, #28 │ │ │ │ + lsrs r6, r4, #28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #204 @ 0xcc │ │ │ │ + adds r1, #212 @ 0xd4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r0, #28 │ │ │ │ + lsrs r2, r1, #28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #176 @ 0xb0 │ │ │ │ + adds r1, #184 @ 0xb8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r4, #27 │ │ │ │ + lsrs r6, r5, #27 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #144 @ 0x90 │ │ │ │ + adds r1, #152 @ 0x98 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r1, #27 │ │ │ │ + lsrs r0, r2, #27 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #116 @ 0x74 │ │ │ │ + adds r1, #124 @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r5, #26 │ │ │ │ + lsrs r2, r6, #26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #84 @ 0x54 │ │ │ │ + adds r1, #92 @ 0x5c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r1, #26 │ │ │ │ + lsrs r4, r2, #26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #60 @ 0x3c │ │ │ │ + adds r1, #68 @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r6, #25 │ │ │ │ + lsrs r2, r7, #25 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #32 │ │ │ │ + adds r1, #40 @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r2, #25 │ │ │ │ + lsrs r6, r3, #25 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #2 │ │ │ │ + adds r1, #10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r7, #24 │ │ │ │ + lsrs r0, r0, #25 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #230 @ 0xe6 │ │ │ │ + adds r0, #238 @ 0xee │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r3, #24 │ │ │ │ + lsrs r4, r4, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #200 @ 0xc8 │ │ │ │ + adds r0, #208 @ 0xd0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r0, #24 │ │ │ │ + lsrs r0, r1, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #170 @ 0xaa │ │ │ │ + adds r0, #178 @ 0xb2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r4, #23 │ │ │ │ + lsrs r2, r5, #23 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #146 @ 0x92 │ │ │ │ + adds r0, #154 @ 0x9a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r1, #23 │ │ │ │ + lsrs r0, r2, #23 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #118 @ 0x76 │ │ │ │ + adds r0, #126 @ 0x7e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r5, #22 │ │ │ │ + lsrs r4, r6, #22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #86 @ 0x56 │ │ │ │ + adds r0, #94 @ 0x5e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r1, #22 │ │ │ │ + lsrs r4, r2, #22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #56 @ 0x38 │ │ │ │ + adds r0, #64 @ 0x40 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r6, #21 │ │ │ │ + lsrs r0, r7, #21 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #32 │ │ │ │ + adds r0, #40 @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r2, #21 │ │ │ │ + lsrs r6, r3, #21 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #4 │ │ │ │ + adds r0, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r7, #20 │ │ │ │ + lsrs r2, r0, #21 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #232 @ 0xe8 │ │ │ │ + cmp r7, #240 @ 0xf0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r3, #20 │ │ │ │ + lsrs r6, r4, #20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #204 @ 0xcc │ │ │ │ + cmp r7, #212 @ 0xd4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r0, #20 │ │ │ │ + lsrs r2, r1, #20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #176 @ 0xb0 │ │ │ │ + cmp r7, #184 @ 0xb8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r4, #19 │ │ │ │ + lsrs r6, r5, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #148 @ 0x94 │ │ │ │ + cmp r7, #156 @ 0x9c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r1, #19 │ │ │ │ + lsrs r2, r2, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #116 @ 0x74 │ │ │ │ + cmp r7, #124 @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r5, #18 │ │ │ │ + lsrs r2, r6, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #90 @ 0x5a │ │ │ │ + cmp r7, #98 @ 0x62 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r2, #18 │ │ │ │ + lsrs r0, r3, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #58 @ 0x3a │ │ │ │ + cmp r7, #66 @ 0x42 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r6, #17 │ │ │ │ + lsrs r2, r7, #17 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #26 │ │ │ │ + cmp r7, #34 @ 0x22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r2, #17 │ │ │ │ + lsrs r2, r3, #17 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r6, #250 @ 0xfa │ │ │ │ + cmp r7, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r6, #16 │ │ │ │ + lsrs r2, r7, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r6, #222 @ 0xde │ │ │ │ + cmp r6, #230 @ 0xe6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r2, #16 │ │ │ │ + lsrs r6, r3, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #88 @ 0x58 │ │ │ │ mov r4, r0 │ │ │ │ @@ -981847,21 +981847,21 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #24] @ (35d924 >::_M_default_append(unsigned int)@@Base+0xd8020>) │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mvn.w r3, #2 │ │ │ │ b.n 35d8d4 >::_M_default_append(unsigned int)@@Base+0xd7fd0> │ │ │ │ - cmp r4, #174 @ 0xae │ │ │ │ + cmp r4, #182 @ 0xb6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r4, #7 │ │ │ │ + lsrs r6, r5, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #142 @ 0x8e │ │ │ │ + cmp r4, #150 @ 0x96 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #80 @ 0x50 │ │ │ │ + subs r3, #88 @ 0x58 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r4, [pc, #316] @ (35da78 >::_M_default_append(unsigned int)@@Base+0xd8174>) │ │ │ │ mov r6, r1 │ │ │ │ @@ -982000,43 +982000,43 @@ │ │ │ │ b.n 35d98a >::_M_default_append(unsigned int)@@Base+0xd8086> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r0, r7, #2 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - bhi.n 35dadc >::_M_default_append(unsigned int)@@Base+0xd81d8> │ │ │ │ + bhi.n 35daec >::_M_default_append(unsigned int)@@Base+0xd81e8> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r3, #32 │ │ │ │ + subs r3, #40 @ 0x28 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r0, r2, #5 │ │ │ │ + lsrs r0, r3, #5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ asrs r2, r5, #1 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - subs r2, #190 @ 0xbe │ │ │ │ + subs r2, #198 @ 0xc6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r5, #3 │ │ │ │ + lsrs r6, r6, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #164 @ 0xa4 │ │ │ │ + subs r2, #172 @ 0xac │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r2, #3 │ │ │ │ + lsrs r4, r3, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #126 @ 0x7e │ │ │ │ + subs r2, #134 @ 0x86 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r5, #2 │ │ │ │ + lsrs r6, r6, #2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #102 @ 0x66 │ │ │ │ + subs r2, #110 @ 0x6e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r6, r2, #2 │ │ │ │ + lsrs r6, r3, #2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #210 @ 0xd2 │ │ │ │ + subs r2, #218 @ 0xda │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #60 @ 0x3c │ │ │ │ + subs r2, #68 @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #78 @ 0x4e │ │ │ │ + subs r2, #86 @ 0x56 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3032] @ 0xbd8 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #324] @ (35dc14 >::_M_default_append(unsigned int)@@Base+0xd8310>) │ │ │ │ @@ -982171,43 +982171,43 @@ │ │ │ │ bl 428d18 │ │ │ │ b.n 35dbb6 >::_M_default_append(unsigned int)@@Base+0xd82b2> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ lsrs r4, r4, #28 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #224 @ 0xe0 │ │ │ │ + cmp r5, #232 @ 0xe8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r3, #60 @ 0x3c │ │ │ │ + subs r3, #68 @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsrs r2, r6, #26 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - subs r1, #34 @ 0x22 │ │ │ │ + subs r1, #42 @ 0x2a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r2, #29 │ │ │ │ + lsls r2, r3, #29 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r1, #10 │ │ │ │ + subs r1, #18 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r7, #28 │ │ │ │ + lsls r2, r0, #29 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, #242 @ 0xf2 │ │ │ │ + subs r0, #250 @ 0xfa │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #64 @ 0x40 │ │ │ │ + subs r2, #72 @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #216 @ 0xd8 │ │ │ │ + subs r0, #224 @ 0xe0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r1, #214 @ 0xd6 │ │ │ │ + subs r1, #222 @ 0xde │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r0, #190 @ 0xbe │ │ │ │ + subs r0, #198 @ 0xc6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r7!, {r1, r3} │ │ │ │ + ldmia r7!, {r1, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, #160 @ 0xa0 │ │ │ │ + subs r0, #168 @ 0xa8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r2, #74 @ 0x4a │ │ │ │ + subs r2, #82 @ 0x52 │ │ │ │ lsls r4, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #208] @ (35dd3c >::_M_default_append(unsigned int)@@Base+0xd8438>) │ │ │ │ @@ -982295,43 +982295,43 @@ │ │ │ │ ldr r0, [pc, #76] @ (35dd78 >::_M_default_append(unsigned int)@@Base+0xd8474>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 35dcb2 >::_M_default_append(unsigned int)@@Base+0xd83ae> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - subs r2, #48 @ 0x30 │ │ │ │ + subs r2, #56 @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsrs r0, r0, #22 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - subs r1, #236 @ 0xec │ │ │ │ + subs r1, #244 @ 0xf4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r2, #16 │ │ │ │ + subs r2, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #248 @ 0xf8 │ │ │ │ + subs r0, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r5, #24 │ │ │ │ + lsls r0, r6, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r7, #226 @ 0xe2 │ │ │ │ + adds r7, #234 @ 0xea │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r2, #24 │ │ │ │ + lsls r2, r3, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsrs r4, r5, #20 │ │ │ │ lsls r4, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - adds r7, #160 @ 0xa0 │ │ │ │ + adds r7, #168 @ 0xa8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r2, #23 │ │ │ │ + lsls r0, r3, #23 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stc2 15, cr15, [r7, #1020]! @ 0x3fc │ │ │ │ - adds r7, #118 @ 0x76 │ │ │ │ + adds r7, #126 @ 0x7e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r4, #22 │ │ │ │ + lsls r6, r5, #22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #184] @ (35de48 >::_M_default_append(unsigned int)@@Base+0xd8544>) │ │ │ │ @@ -982409,39 +982409,39 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #64] @ (35de7c >::_M_default_append(unsigned int)@@Base+0xd8578>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 35ddd6 >::_M_default_append(unsigned int)@@Base+0xd84d2> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - subs r1, #12 │ │ │ │ + subs r1, #20 │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsrs r4, r3, #17 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - subs r0, #200 @ 0xc8 │ │ │ │ + subs r0, #208 @ 0xd0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r0, #236 @ 0xec │ │ │ │ + subs r0, #244 @ 0xf4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, #212 @ 0xd4 │ │ │ │ + adds r6, #220 @ 0xdc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r0, #20 │ │ │ │ + lsls r4, r1, #20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsrs r6, r3, #16 │ │ │ │ lsls r4, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr15, cr15, {7} │ │ │ │ - adds r6, #146 @ 0x92 │ │ │ │ + adds r6, #154 @ 0x9a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r0, #19 │ │ │ │ + lsls r2, r1, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldc2 15, cr15, [r9], {255} @ 0xff │ │ │ │ - adds r6, #104 @ 0x68 │ │ │ │ + adds r6, #112 @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r3, #18 │ │ │ │ + lsls r0, r4, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #84] @ (35dee4 >::_M_default_append(unsigned int)@@Base+0xd85e0>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -982478,15 +982478,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsrs r2, r4, #13 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r7, #236 @ 0xec │ │ │ │ + adds r7, #244 @ 0xf4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsrs r0, r6, #12 │ │ │ │ lsls r4, r2, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -982548,18 +982548,18 @@ │ │ │ │ strhi r3, [r4, #56] @ 0x38 │ │ │ │ b.n 35df34 >::_M_default_append(unsigned int)@@Base+0xd8630> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ lsrs r6, r5, #11 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh.w r0, [lr, fp] │ │ │ │ + vst4.16 {d16-d19}, [r6], fp │ │ │ │ lsrs r6, r7, #10 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - str r6, [r5, #76] @ 0x4c │ │ │ │ + str r6, [r6, #76] @ 0x4c │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r4, [pc, #324] @ (35e0f8 >::_M_default_append(unsigned int)@@Base+0xd87f4>) │ │ │ │ mov r7, r1 │ │ │ │ @@ -982690,36 +982690,36 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ lsrs r0, r0, #9 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - stcl 0, cr0, [r0, #-300] @ 0xfffffed4 │ │ │ │ - adds r6, #222 @ 0xde │ │ │ │ + stcl 0, cr0, [r8, #-300] @ 0xfffffed4 │ │ │ │ + adds r6, #230 @ 0xe6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r5, #11 │ │ │ │ + lsls r2, r6, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsrs r4, r0, #8 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - adds r6, #116 @ 0x74 │ │ │ │ + adds r6, #124 @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r0, #10 │ │ │ │ + lsls r0, r1, #10 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, #48 @ 0x30 │ │ │ │ + adds r6, #56 @ 0x38 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r4, r7, #8 │ │ │ │ + lsls r4, r0, #9 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, #4 │ │ │ │ + adds r6, #12 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r2, #8 │ │ │ │ + lsls r0, r3, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r5, #234 @ 0xea │ │ │ │ + adds r5, #242 @ 0xf2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r6, #7 │ │ │ │ + lsls r6, r7, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #412] @ (35e2e0 >::_M_default_append(unsigned int)@@Base+0xd89dc>) │ │ │ │ @@ -982886,37 +982886,37 @@ │ │ │ │ b.n 35e2b8 >::_M_default_append(unsigned int)@@Base+0xd89b4> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsrs r0, r6, #2 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r5, #28 │ │ │ │ + adds r5, #36 @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r5, #4 │ │ │ │ + lsls r0, r6, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsrs r0, r0, #1 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - adds r4, #152 @ 0x98 │ │ │ │ + adds r4, #160 @ 0xa0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, #82 @ 0x52 │ │ │ │ + adds r4, #90 @ 0x5a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r6, r3, #1 │ │ │ │ + lsls r6, r4, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #52 @ 0x34 │ │ │ │ + adds r4, #60 @ 0x3c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r0, #1 │ │ │ │ + lsls r0, r1, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #24 │ │ │ │ + adds r4, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, r4 │ │ │ │ + movs r2, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #248 @ 0xf8 │ │ │ │ + adds r4, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, r0 │ │ │ │ + movs r2, r1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r3, [r1, #24] │ │ │ │ sub sp, #16 │ │ │ │ @@ -983185,19 +983185,19 @@ │ │ │ │ blx 11a58 │ │ │ │ cbz r0, 35e602 >::_M_default_append(unsigned int)@@Base+0xd8cfe> │ │ │ │ strh.w r8, [r0] │ │ │ │ ldr r5, [r4, #4] │ │ │ │ ldr r2, [r4, #32] │ │ │ │ b.n 35e33c >::_M_default_append(unsigned int)@@Base+0xd8a38> │ │ │ │ nop │ │ │ │ - adds r2, #54 @ 0x36 │ │ │ │ + adds r2, #62 @ 0x3e │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, #24 │ │ │ │ + adds r2, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldc2l 0, cr0, [ip, #288] @ 0x120 │ │ │ │ + stc2l 0, cr0, [r4, #288]! @ 0x120 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ str.w r0, [ip] │ │ │ │ @@ -983570,59 +983570,59 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 35e9d2 >::_M_default_append(unsigned int)@@Base+0xd90ce> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ lsls r0, r7, #14 │ │ │ │ lsls r4, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, #44 @ 0x2c │ │ │ │ + adds r0, #52 @ 0x34 │ │ │ │ lsls r4, r1, #1 │ │ │ │ lsls r0, r7, #12 │ │ │ │ lsls r4, r2, #1 │ │ │ │ - bls.n 35ea60 >::_M_default_append(unsigned int)@@Base+0xd915c> │ │ │ │ + bls.n 35ea70 >::_M_default_append(unsigned int)@@Base+0xd916c> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r7, #8 │ │ │ │ + asrs r4, r0, #9 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r2, [r4, r4] │ │ │ │ + ldrsh r2, [r5, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r3, r0] │ │ │ │ + ldrb r4, [r4, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r7, #17 │ │ │ │ + lsls r2, r0, #18 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r2!, {r1, r3, r5} │ │ │ │ + stmia r2!, {r1, r4, r5} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r6, [r7, r1] │ │ │ │ + ldrb r6, [r0, r2] │ │ │ │ lsls r7, r1, #1 │ │ │ │ - itte ne │ │ │ │ - lslne r5, r1, #1 │ │ │ │ - cmpne r6, #50 @ 0x32 │ │ │ │ - lsleq r4, r1, #1 │ │ │ │ - sbcs.w r0, r2, #13303808 @ 0xcb0000 │ │ │ │ - bkpt 0x0058 │ │ │ │ + ittt cs │ │ │ │ + lslcs r5, r1, #1 │ │ │ │ + cmpcs r6, #58 @ 0x3a │ │ │ │ + lslcs r4, r1, #1 │ │ │ │ + sbcs.w r0, sl, #13303808 @ 0xcb0000 │ │ │ │ + bkpt 0x0060 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r7, #31 │ │ │ │ + asrs r2, r0, #32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r0, r5, #31 │ │ │ │ + lsrs r0, r6, #31 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r5, #36 @ 0x24 │ │ │ │ + cmp r5, #44 @ 0x2c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrsh.w r0, [r0, r8] │ │ │ │ - cmp r4, #250 @ 0xfa │ │ │ │ + ldrsh.w r0, [r8, r8] │ │ │ │ + cmp r5, #2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #28 │ │ │ │ + cmp r5, #36 @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - pop {r2, r4, r6, r7, pc} │ │ │ │ + pop {r2, r3, r4, r6, r7, pc} │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r4, #190 @ 0xbe │ │ │ │ + cmp r4, #198 @ 0xc6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, #224 @ 0xe0 │ │ │ │ + cmp r4, #232 @ 0xe8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, #166 @ 0xa6 │ │ │ │ + cmp r4, #174 @ 0xae │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r4, #200 @ 0xc8 │ │ │ │ + cmp r4, #208 @ 0xd0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ mov sl, r2 │ │ │ │ @@ -983957,43 +983957,43 @@ │ │ │ │ bl 17f78 │ │ │ │ ldr r4, [sp, #24] │ │ │ │ b.n 35eb28 >::_M_default_append(unsigned int)@@Base+0xd9224> │ │ │ │ ... │ │ │ │ vqadd.u8 q8, q4, │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r3, #166 @ 0xa6 │ │ │ │ + cmp r3, #174 @ 0xae │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf7b20048 │ │ │ │ + @ instruction: 0xf7ba0048 │ │ │ │ mcr2 0, 6, r0, cr12, cr3, {2} │ │ │ │ - cmp r3, #112 @ 0x70 │ │ │ │ + cmp r3, #120 @ 0x78 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf77c0048 │ │ │ │ - cmp r3, #14 │ │ │ │ + @ instruction: 0xf7840048 │ │ │ │ + cmp r3, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r2, #162 @ 0xa2 │ │ │ │ + cmp r2, #170 @ 0xaa │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subw r0, lr, #2120 @ 0x848 │ │ │ │ - cmp r2, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf6b60048 │ │ │ │ + cmp r2, #144 @ 0x90 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf6940048 │ │ │ │ - cmp r2, #106 @ 0x6a │ │ │ │ + @ instruction: 0xf69c0048 │ │ │ │ + cmp r2, #114 @ 0x72 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf6760048 │ │ │ │ - ldr r2, [r7, #80] @ 0x50 │ │ │ │ + @ instruction: 0xf67e0048 │ │ │ │ + ldr r2, [r0, #84] @ 0x54 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r1, #210 @ 0xd2 │ │ │ │ + cmp r1, #218 @ 0xda │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbnz r4, 35eea6 >::_M_default_append(unsigned int)@@Base+0xd95a2> │ │ │ │ + cbnz r4, 35eea8 >::_M_default_append(unsigned int)@@Base+0xd95a4> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r0, 35ee88 >::_M_default_append(unsigned int)@@Base+0xd9584> │ │ │ │ + cbnz r0, 35ee8a >::_M_default_append(unsigned int)@@Base+0xd9586> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #226 @ 0xe2 │ │ │ │ + cmp r0, #234 @ 0xea │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf4ee0048 │ │ │ │ + @ instruction: 0xf4f60048 │ │ │ │ ldr r3, [sp, #136] @ 0x88 │ │ │ │ ldr r6, [sp, #60] @ 0x3c │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 35ec6a >::_M_default_append(unsigned int)@@Base+0xd9366> │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mov r0, r5 │ │ │ │ str r3, [sp, #0] │ │ │ │ @@ -984113,34 +984113,34 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #60] @ (35efc0 >::_M_default_append(unsigned int)@@Base+0xd96bc>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 35ec2e >::_M_default_append(unsigned int)@@Base+0xd932a> │ │ │ │ - cmp r0, #30 │ │ │ │ + cmp r0, #38 @ 0x26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r0, #2 │ │ │ │ + cmp r0, #10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - and.w r0, lr, #13107200 @ 0xc80000 │ │ │ │ - movs r7, #222 @ 0xde │ │ │ │ + ands.w r0, r6, #13107200 @ 0xc80000 │ │ │ │ + movs r7, #230 @ 0xe6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf3ea0048 │ │ │ │ - movs r7, #192 @ 0xc0 │ │ │ │ + @ instruction: 0xf3f20048 │ │ │ │ + movs r7, #200 @ 0xc8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ubfx r0, ip, #1, #9 │ │ │ │ - movs r7, #132 @ 0x84 │ │ │ │ + @ instruction: 0xf3d40048 │ │ │ │ + movs r7, #140 @ 0x8c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf3900048 │ │ │ │ - movs r7, #98 @ 0x62 │ │ │ │ + @ instruction: 0xf3980048 │ │ │ │ + movs r7, #106 @ 0x6a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bfi r0, ip, #1, #8 │ │ │ │ - movs r7, #66 @ 0x42 │ │ │ │ + @ instruction: 0xf3740048 │ │ │ │ + movs r7, #74 @ 0x4a │ │ │ │ lsls r4, r1, #1 │ │ │ │ - sbfx r0, ip, #1, #9 │ │ │ │ + @ instruction: 0xf3540048 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -984640,58 +984640,58 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmia r3!, {r5, r6, r7} │ │ │ │ @ instruction: 0xfa000053 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - movs r6, #106 @ 0x6a │ │ │ │ + movs r6, #114 @ 0x72 │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr??.w r0, [r2, r3, lsl #1] │ │ │ │ - movs r5, #84 @ 0x54 │ │ │ │ + movs r5, #92 @ 0x5c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r5, #144 @ 0x90 │ │ │ │ + movs r5, #152 @ 0x98 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r5, #40 @ 0x28 │ │ │ │ + movs r5, #48 @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r4, #68 @ 0x44 │ │ │ │ + movs r4, #76 @ 0x4c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r5, #60 @ 0x3c │ │ │ │ + movs r5, #68 @ 0x44 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r2, [r6, r4] │ │ │ │ + strh r2, [r7, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r4, #234 @ 0xea │ │ │ │ + movs r4, #242 @ 0xf2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r0, [r2, r0] │ │ │ │ + str r0, [r3, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r0, 35f628 >::_M_default_append(unsigned int)@@Base+0xd9d24> │ │ │ │ + cbz r0, 35f62a >::_M_default_append(unsigned int)@@Base+0xd9d26> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r2, #186 @ 0xba │ │ │ │ + movs r2, #194 @ 0xc2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, #248 @ 0xf8 │ │ │ │ + movs r3, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r3, #238 @ 0xee │ │ │ │ + movs r3, #246 @ 0xf6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r4, 35f608 >::_M_default_append(unsigned int)@@Base+0xd9d04> │ │ │ │ + cbz r4, 35f60a >::_M_default_append(unsigned int)@@Base+0xd9d06> │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r2, #6 │ │ │ │ + movs r2, #14 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, #40 @ 0x28 │ │ │ │ + movs r2, #48 @ 0x30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r2, #226 @ 0xe2 │ │ │ │ + movs r2, #234 @ 0xea │ │ │ │ lsls r4, r1, #1 │ │ │ │ - uxth r2, r3 │ │ │ │ + uxth r2, r4 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r1, #124 @ 0x7c │ │ │ │ + movs r1, #132 @ 0x84 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r1, #158 @ 0x9e │ │ │ │ + movs r1, #166 @ 0xa6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r1, #100 @ 0x64 │ │ │ │ + movs r1, #108 @ 0x6c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - movs r1, #134 @ 0x86 │ │ │ │ + movs r1, #142 @ 0x8e │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ ldr r5, [pc, #756] @ (35f8f0 >::_M_default_append(unsigned int)@@Base+0xd9fec>) │ │ │ │ @@ -984965,37 +984965,37 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xf3f80053 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r4, r7, #7 │ │ │ │ + movs r0, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ @ instruction: 0xf3320053 │ │ │ │ - subs r6, r5, #6 │ │ │ │ + subs r6, r6, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, r0, #5 │ │ │ │ + subs r4, r1, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adcs.w r0, r0, r8, lsl #1 │ │ │ │ - str r4, [r4, #32] │ │ │ │ + adcs.w r0, r8, r8, lsl #1 │ │ │ │ + str r4, [r5, #32] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sub sp, #472 @ 0x1d8 │ │ │ │ + sub sp, #504 @ 0x1f8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - sub sp, #128 @ 0x80 │ │ │ │ + sub sp, #160 @ 0xa0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r2, r6, #0 │ │ │ │ + subs r2, r7, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bics.w r0, ip, r8, lsl #1 │ │ │ │ - subs r4, r2, #0 │ │ │ │ + orr.w r0, r4, r8, lsl #1 │ │ │ │ + subs r4, r3, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ands.w r0, lr, r8, lsl #1 │ │ │ │ - adds r6, r6, #7 │ │ │ │ + bic.w r0, r6, r8, lsl #1 │ │ │ │ + adds r6, r7, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - and.w r0, r0, r8, lsl #1 │ │ │ │ + and.w r0, r8, r8, lsl #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ @@ -985580,59 +985580,59 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmia r3!, {r5, r6, r7} │ │ │ │ eors.w r0, r6, #83 @ 0x53 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ orr.w r0, r4, #83 @ 0x53 │ │ │ │ - adds r6, r2, #0 │ │ │ │ + adds r6, r3, #0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r2, r2, #1 │ │ │ │ + adds r2, r3, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ vqadd.s32 q0, q7, │ │ │ │ asrs r0, r3, #17 │ │ │ │ movs r0, r0 │ │ │ │ - adds r4, r3, #1 │ │ │ │ + adds r4, r4, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r2, [pc, #464] @ (3601ec >::_M_default_append(unsigned int)@@Base+0xda8e8>) │ │ │ │ + ldr r2, [pc, #496] @ (36020c >::_M_default_append(unsigned int)@@Base+0xda908>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0x47f6 │ │ │ │ + @ instruction: 0x47fe │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [pc, #728] @ (3602fc >::_M_default_append(unsigned int)@@Base+0xda9f8>) │ │ │ │ + ldr r1, [pc, #760] @ (36031c >::_M_default_append(unsigned int)@@Base+0xdaa18>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [pc, #984] @ (360400 >::_M_default_append(unsigned int)@@Base+0xdaafc>) │ │ │ │ + ldr r0, [pc, #1016] @ (360420 >::_M_default_append(unsigned int)@@Base+0xdab1c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r5, r2 │ │ │ │ + subs r6, r6, r2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp 0, 7, cr0, cr14, cr11, {2} │ │ │ │ - add r1, sp, #696 @ 0x2b8 │ │ │ │ + cdp 0, 8, cr0, cr6, cr11, {2} │ │ │ │ + add r1, sp, #728 @ 0x2d8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r6, r6, r0 │ │ │ │ + adds r6, r7, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r3, r1 │ │ │ │ + adds r0, r4, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r0, r9 │ │ │ │ + cmp r0, sl │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r2, r0 │ │ │ │ + adds r2, r3, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r2, r1 │ │ │ │ + adds r0, r3, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r4, #31 │ │ │ │ + asrs r6, r5, #31 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, r7, r2 │ │ │ │ + adds r4, r0, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, r6, r0 │ │ │ │ + adds r4, r7, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r0, r5, r1 │ │ │ │ + adds r0, r6, r1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r0, sp, #184 @ 0xb8 │ │ │ │ + add r0, sp, #216 @ 0xd8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r0, r5 │ │ │ │ + add r0, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #928 @ (adr r7, 360404 >::_M_default_append(unsigned int)@@Base+0xdab00>) │ │ │ │ + add r7, pc, #960 @ (adr r7, 360424 >::_M_default_append(unsigned int)@@Base+0xdab20>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ ldr r4, [sp, #72] @ 0x48 │ │ │ │ ldr.w r9, [sp, #84] @ 0x54 │ │ │ │ ldrd r0, r1, [r4] │ │ │ │ blx 11d38 <__aeabi_l2d@plt> │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ vmov d6, r0, r1 │ │ │ │ @@ -985732,35 +985732,35 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #48] @ (3601b8 >::_M_default_append(unsigned int)@@Base+0xda8b4>) │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 35fab8 >::_M_default_append(unsigned int)@@Base+0xda1b4> │ │ │ │ nop │ │ │ │ - asrs r0, r4, #30 │ │ │ │ + asrs r0, r5, #30 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #816 @ (adr r6, 3604c8 >::_M_default_append(unsigned int)@@Base+0xdabc4>) │ │ │ │ + add r6, pc, #848 @ (adr r6, 3604e8 >::_M_default_append(unsigned int)@@Base+0xdabe4>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r4, r7, #22 │ │ │ │ + asrs r4, r0, #23 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r3, #23 │ │ │ │ + asrs r6, r4, #23 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r2, #22 │ │ │ │ + asrs r4, r3, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r6, #22 │ │ │ │ + asrs r6, r7, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r6, pc, #472 @ (adr r6, 360384 >::_M_default_append(unsigned int)@@Base+0xdaa80>) │ │ │ │ + add r6, pc, #504 @ (adr r6, 3603a4 >::_M_default_append(unsigned int)@@Base+0xdaaa0>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - asrs r0, r3, #21 │ │ │ │ + asrs r0, r4, #21 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r7, #21 │ │ │ │ + asrs r2, r0, #22 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r0, #21 │ │ │ │ + asrs r0, r1, #21 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r4, #21 │ │ │ │ + asrs r2, r5, #21 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r4, r0 │ │ │ │ @@ -986028,41 +986028,41 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xe8180053 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r2, r5, #17 │ │ │ │ + asrs r2, r6, #17 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r0, #15 │ │ │ │ + asrs r4, r1, #15 │ │ │ │ lsls r4, r1, #1 │ │ │ │ b.n 3602c0 >::_M_default_append(unsigned int)@@Base+0xda9bc> │ │ │ │ lsls r3, r2, #1 │ │ │ │ - asrs r2, r3, #14 │ │ │ │ + asrs r2, r4, #14 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - svc 166 @ 0xa6 │ │ │ │ + svc 174 @ 0xae │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsb r2, [r1, r1] │ │ │ │ + ldrsb r2, [r2, r1] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r5, pc, #32 @ (adr r5, 3604fc >::_M_default_append(unsigned int)@@Base+0xdabf8>) │ │ │ │ + add r5, pc, #64 @ (adr r5, 36051c >::_M_default_append(unsigned int)@@Base+0xdac18>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, pc, #760 @ (adr r4, 3607d8 >::_M_default_append(unsigned int)@@Base+0xdaed4>) │ │ │ │ + add r4, pc, #792 @ (adr r4, 3607f8 >::_M_default_append(unsigned int)@@Base+0xdaef4>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r6, r5, #9 │ │ │ │ + asrs r6, r6, #9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - udf #120 @ 0x78 │ │ │ │ + udf #128 @ 0x80 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r0, r2, #9 │ │ │ │ + asrs r0, r3, #9 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - udf #90 @ 0x5a │ │ │ │ + udf #98 @ 0x62 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r6, #8 │ │ │ │ + asrs r2, r7, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - udf #60 @ 0x3c │ │ │ │ + udf #68 @ 0x44 │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #131072 @ 0x20000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -987087,119 +987087,119 @@ │ │ │ │ b.n 3609f6 >::_M_default_append(unsigned int)@@Base+0xdb0f2> │ │ │ │ b.n 360a74 >::_M_default_append(unsigned int)@@Base+0xdb170> │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ b.n 360a00 >::_M_default_append(unsigned int)@@Base+0xdb0fc> │ │ │ │ lsls r3, r2, #1 │ │ │ │ - asrs r4, r6, #10 │ │ │ │ + asrs r4, r7, #10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r5, #10 │ │ │ │ + asrs r0, r6, #10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r1, pc, #976 @ (adr r1, 3614bc >::_M_default_append(unsigned int)@@Base+0xdbbb8>) │ │ │ │ + add r1, pc, #1008 @ (adr r1, 3614dc >::_M_default_append(unsigned int)@@Base+0xdbbd8>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r5, #174 @ 0xae │ │ │ │ + subs r5, #182 @ 0xb6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r5, #48 @ 0x30 │ │ │ │ + subs r5, #56 @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, #242 @ 0xf2 │ │ │ │ + subs r6, #250 @ 0xfa │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r5, #3 │ │ │ │ + asrs r6, r6, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #98 @ 0x62 │ │ │ │ + subs r4, #106 @ 0x6a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r2, #3 │ │ │ │ + asrs r6, r3, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r6, #64 @ 0x40 │ │ │ │ + subs r6, #72 @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r5, #76 @ 0x4c │ │ │ │ + subs r5, #84 @ 0x54 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [sp, #392] @ 0x188 │ │ │ │ + ldr r6, [sp, #424] @ 0x1a8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r3, #19 │ │ │ │ + lsrs r2, r4, #19 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bhi.n 3610e0 >::_M_default_append(unsigned int)@@Base+0xdb7dc> │ │ │ │ + bhi.n 3610f0 >::_M_default_append(unsigned int)@@Base+0xdb7ec> │ │ │ │ lsls r0, r1, #1 │ │ │ │ svc 244 @ 0xf4 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsrs r4, r1, #18 │ │ │ │ + lsrs r4, r2, #18 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bhi.n 361050 >::_M_default_append(unsigned int)@@Base+0xdb74c> │ │ │ │ + bhi.n 361060 >::_M_default_append(unsigned int)@@Base+0xdb75c> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r4, r7, #23 │ │ │ │ + lsrs r4, r0, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r3, #208 @ 0xd0 │ │ │ │ + subs r3, #216 @ 0xd8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r1, #80 @ 0x50 │ │ │ │ + subs r1, #88 @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r3, #52 @ 0x34 │ │ │ │ + subs r3, #60 @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, #180 @ 0xb4 │ │ │ │ + subs r0, #188 @ 0xbc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #408] @ 0x198 │ │ │ │ + ldr r4, [sp, #440] @ 0x1b8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r4, [sp, #264] @ 0x108 │ │ │ │ + ldr r4, [sp, #296] @ 0x128 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #150 @ 0x96 │ │ │ │ + subs r2, #158 @ 0x9e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 361164 >::_M_default_append(unsigned int)@@Base+0xdb860> │ │ │ │ + b.n 361174 >::_M_default_append(unsigned int)@@Base+0xdb870> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #144] @ 0x90 │ │ │ │ + ldr r3, [sp, #176] @ 0xb0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r1, #7 │ │ │ │ + lsrs r0, r2, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bpl.n 3610f8 >::_M_default_append(unsigned int)@@Base+0xdb7f4> │ │ │ │ + bpl.n 361108 >::_M_default_append(unsigned int)@@Base+0xdb804> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r2, [sp, #448] @ 0x1c0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldr r2, [sp, #176] @ 0xb0 │ │ │ │ + ldr r2, [sp, #208] @ 0xd0 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r2, r2, #4 │ │ │ │ + lsrs r2, r3, #4 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bpl.n 3611a0 >::_M_default_append(unsigned int)@@Base+0xdb89c> │ │ │ │ + bpl.n 3611b0 >::_M_default_append(unsigned int)@@Base+0xdb8ac> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r6, r6, #3 │ │ │ │ + lsrs r6, r7, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bpl.n 361170 >::_M_default_append(unsigned int)@@Base+0xdb86c> │ │ │ │ + bpl.n 361180 >::_M_default_append(unsigned int)@@Base+0xdb87c> │ │ │ │ lsls r0, r1, #1 │ │ │ │ asrs r0, r3, #17 │ │ │ │ movs r0, r0 │ │ │ │ - adds r5, #188 @ 0xbc │ │ │ │ + adds r5, #196 @ 0xc4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r3, #8 │ │ │ │ + lsrs r0, r4, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #158 @ 0x9e │ │ │ │ + adds r7, #166 @ 0xa6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r4, #5 │ │ │ │ + lsrs r6, r5, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r7, #102 @ 0x66 │ │ │ │ + adds r7, #110 @ 0x6e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, #238 @ 0xee │ │ │ │ + adds r6, #246 @ 0xf6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, #116 @ 0x74 │ │ │ │ + adds r4, #124 @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bgt.n 36115c >::_M_default_append(unsigned int)@@Base+0xdb858> │ │ │ │ + bgt.n 36116c >::_M_default_append(unsigned int)@@Base+0xdb868> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r7, [sp, #864] @ 0x360 │ │ │ │ + str r7, [sp, #896] @ 0x380 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r7, [sp, #584] @ 0x248 │ │ │ │ + str r7, [sp, #616] @ 0x268 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r7, sp, #952 @ 0x3b8 │ │ │ │ + add r7, sp, #984 @ 0x3d8 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsrs r0, r0, #32 │ │ │ │ + lsrs r0, r1, #32 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r7, [sp, #296] @ 0x128 │ │ │ │ + str r7, [sp, #328] @ 0x148 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - adds r3, #92 @ 0x5c │ │ │ │ + adds r3, #100 @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r7, [sp, #104] @ 0x68 │ │ │ │ + str r7, [sp, #136] @ 0x88 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r4, r7, #23 │ │ │ │ + lsls r4, r0, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcs.n 3611c4 >::_M_default_append(unsigned int)@@Base+0xdb8c0> │ │ │ │ + bcs.n 3611d4 >::_M_default_append(unsigned int)@@Base+0xdb8d0> │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #196608 @ 0x30000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -988083,101 +988083,101 @@ │ │ │ │ mvns r0, r4 │ │ │ │ bhi.n 361bf8 >::_M_default_append(unsigned int)@@Base+0xdc2f4> │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ bvc.n 361bb4 >::_M_default_append(unsigned int)@@Base+0xdc2b0> │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r4, r4, #25 │ │ │ │ + lsls r4, r5, #25 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r5, sp, #624 @ 0x270 │ │ │ │ + add r5, sp, #656 @ 0x290 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r5, [sp, #80] @ 0x50 │ │ │ │ + str r5, [sp, #112] @ 0x70 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - subs r2, #144 @ 0x90 │ │ │ │ + subs r2, #152 @ 0x98 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r6, #28 │ │ │ │ + asrs r0, r7, #28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 361ce0 >::_M_default_append(unsigned int)@@Base+0xdc3dc> │ │ │ │ + bcs.n 361cf0 >::_M_default_append(unsigned int)@@Base+0xdc3ec> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ble.n 361cd0 >::_M_default_append(unsigned int)@@Base+0xdc3cc> │ │ │ │ - lsls r3, r1, #1 │ │ │ │ ble.n 361ce0 >::_M_default_append(unsigned int)@@Base+0xdc3dc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r4, #19 │ │ │ │ + ble.n 361cf0 >::_M_default_append(unsigned int)@@Base+0xdc3ec> │ │ │ │ + lsls r3, r1, #1 │ │ │ │ + lsls r2, r5, #19 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp2 0, 12, cr0, cr8, cr11, {2} │ │ │ │ + cdp2 0, 13, cr0, cr0, cr11, {2} │ │ │ │ lsrs r0, r6, #20 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r4, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r4, #30 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r3, #10 │ │ │ │ + lsls r2, r4, #10 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r6!, {r2, r5, r7} │ │ │ │ + ldmia r6!, {r2, r3, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ bpl.n 361ba4 >::_M_default_append(unsigned int)@@Base+0xdc2a0> │ │ │ │ lsls r3, r2, #1 │ │ │ │ - adds r0, #90 @ 0x5a │ │ │ │ + adds r0, #98 @ 0x62 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r1, #6 │ │ │ │ + lsls r2, r2, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r7!, {r2, r4, r6} │ │ │ │ + ldmia r7!, {r2, r3, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r7, #104 @ 0x68 │ │ │ │ + adds r7, #112 @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vmla.i q8, q6, d3[2] │ │ │ │ - ldmia r3!, {r1, r2, r4, r6, r7} │ │ │ │ + vmla.i16 q8, q2, d3[1] │ │ │ │ + ldmia r3, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r6, r5, #6 │ │ │ │ + lsls r6, r6, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r4, #6 │ │ │ │ + lsls r2, r5, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvc.n 361bd8 >::_M_default_append(unsigned int)@@Base+0xdc2d4> │ │ │ │ + bvc.n 361be8 >::_M_default_append(unsigned int)@@Base+0xdc2e4> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, pc, #184 @ (adr r7, 361d1c >::_M_default_append(unsigned int)@@Base+0xdc418>) │ │ │ │ + add r7, pc, #216 @ (adr r7, 361d3c >::_M_default_append(unsigned int)@@Base+0xdc438>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r0, r2, #16 │ │ │ │ + lsls r0, r3, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r7, #25] │ │ │ │ + ldrb r2, [r0, #26] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r6!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r6!, {r1, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r2, #62] @ 0x3e │ │ │ │ + ldrh r2, [r3, #62] @ 0x3e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - lsls r0, r7, #2 │ │ │ │ + lsls r0, r0, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r0, #3 │ │ │ │ + lsls r2, r1, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r1, #3 │ │ │ │ + lsls r0, r2, #3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp2 0, 1, cr0, cr12, cr11, {2} │ │ │ │ - cmp r5, #114 @ 0x72 │ │ │ │ + cdp2 0, 2, cr0, cr4, cr11, {2} │ │ │ │ + cmp r5, #122 @ 0x7a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vhadd.u q0, q0, │ │ │ │ - ldrh r6, [r7, #50] @ 0x32 │ │ │ │ + vhadd.u q0, q4, │ │ │ │ + ldrh r6, [r0, #52] @ 0x34 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - vhadd.u16 q8, q0, │ │ │ │ - ldc2 0, cr0, [r0], {75} @ 0x4b │ │ │ │ - ldmia r0!, {r2, r3, r4, r7} │ │ │ │ + vhadd.u16 q8, q4, │ │ │ │ + ldc2 0, cr0, [r8], {75} @ 0x4b │ │ │ │ + ldmia r0!, {r2, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r6, r2, #5 │ │ │ │ + lsls r6, r3, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r1, #84 @ 0x54 │ │ │ │ + cmp r1, #92 @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r3, #0 │ │ │ │ + cmp r3, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfb2c004b │ │ │ │ - stmia r7!, {r3, r4, r5} │ │ │ │ + @ instruction: 0xfb34004b │ │ │ │ + stmia r7!, {r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xfb14004b │ │ │ │ - stmia r7!, {r5} │ │ │ │ + @ instruction: 0xfb1c004b │ │ │ │ + stmia r7!, {r3, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r1, #78 @ 0x4e │ │ │ │ + movs r1, #86 @ 0x56 │ │ │ │ lsls r7, r1, #1 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ mov.w r9, #0 │ │ │ │ ldr.w r2, [pc, #1868] @ 362410 >::_M_default_append(unsigned int)@@Base+0xdcb0c> │ │ │ │ subs r3, #8 │ │ │ │ ldr r1, [sp, #48] @ 0x30 │ │ │ │ ldr r0, [sp, #40] @ 0x28 │ │ │ │ @@ -988834,69 +988834,69 @@ │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 362c2c >::_M_default_append(unsigned int)@@Base+0xdd328> │ │ │ │ vmov.f64 d0, d1 │ │ │ │ mov r3, r0 │ │ │ │ b.n 362298 >::_M_default_append(unsigned int)@@Base+0xdc994> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldrh r0, [r6, #22] │ │ │ │ + ldrh r0, [r7, #22] │ │ │ │ lsls r5, r1, #1 │ │ │ │ asrs r0, r3, #17 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r1, #14 │ │ │ │ + cmp r1, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfaca004b │ │ │ │ - ldrh r6, [r2, #16] │ │ │ │ + @ instruction: 0xfad2004b │ │ │ │ + ldrh r6, [r3, #16] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - cmp r0, #112 @ 0x70 │ │ │ │ + cmp r0, #120 @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r5, #246 @ 0xf6 │ │ │ │ + movs r5, #254 @ 0xfe │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6, {r1, r3, r5, r6} │ │ │ │ + ldmia r6, {r1, r4, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r2, #10] │ │ │ │ + ldrh r4, [r3, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r5, #62 @ 0x3e │ │ │ │ + movs r5, #70 @ 0x46 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r6, #6] │ │ │ │ + ldrh r6, [r7, #6] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xf7d0004b │ │ │ │ - stmia r3!, {r1, r3, r4, r6, r7} │ │ │ │ + @ instruction: 0xf7d8004b │ │ │ │ + stmia r3!, {r1, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r4, #182 @ 0xb6 │ │ │ │ + movs r4, #190 @ 0xbe │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldc2 0, cr0, [r2], {75} @ 0x4b │ │ │ │ - movs r6, #210 @ 0xd2 │ │ │ │ + ldc2 0, cr0, [sl], {75} @ 0x4b │ │ │ │ + movs r6, #218 @ 0xda │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r4, #62] @ 0x3e │ │ │ │ + strh r2, [r5, #62] @ 0x3e │ │ │ │ lsls r5, r1, #1 │ │ │ │ - stmia r4!, {r1, r6, r7} │ │ │ │ + stmia r4!, {r1, r3, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r4, #190 @ 0xbe │ │ │ │ + cmp r4, #198 @ 0xc6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf7f4004b │ │ │ │ - str.w r0, [r2, fp] │ │ │ │ - ldmia r5, {r3, r5, r6} │ │ │ │ + @ instruction: 0xf7fc004b │ │ │ │ + str.w r0, [sl, fp] │ │ │ │ + ldmia r5, {r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsh.w r0, [r6, r8] │ │ │ │ - ldr r4, [sp, #160] @ 0xa0 │ │ │ │ + ldrsh.w r0, [lr, r8] │ │ │ │ + ldr r4, [sp, #192] @ 0xc0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r3, [sp, #368] @ 0x170 │ │ │ │ + ldr r3, [sp, #400] @ 0x190 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bpl.n 362380 >::_M_default_append(unsigned int)@@Base+0xdca7c> │ │ │ │ + bpl.n 362390 >::_M_default_append(unsigned int)@@Base+0xdca8c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r4, [r5, #10] │ │ │ │ + strb r4, [r6, #10] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xf352004b │ │ │ │ - strb.w r0, [r0, fp] │ │ │ │ + @ instruction: 0xf35a004b │ │ │ │ + strb.w r0, [r8, fp] │ │ │ │ asrs r0, r4, #12 │ │ │ │ movs r0, r0 │ │ │ │ - ite cs │ │ │ │ - lslcs r0, r1, #1 │ │ │ │ - ldrcc.w r3, [r9, #4] │ │ │ │ + ite cc │ │ │ │ + lslcc r0, r1, #1 │ │ │ │ + ldrcs.w r3, [r9, #4] │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d7, [r0] │ │ │ │ add.w r3, r3, #1408 @ 0x580 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vldr d0, [r3, #-8] │ │ │ │ vadd.f64 d0, d7, d0 │ │ │ │ blx 12038 │ │ │ │ @@ -990056,124 +990056,124 @@ │ │ │ │ subs r5, r3, #0 │ │ │ │ mov.w r3, #1 │ │ │ │ it ne │ │ │ │ movne r5, #1 │ │ │ │ str r3, [sp, #88] @ 0x58 │ │ │ │ b.n 362e9e >::_M_default_append(unsigned int)@@Base+0xdd59a> │ │ │ │ nop │ │ │ │ - strh r6, [r0, #14] │ │ │ │ + strh r6, [r1, #14] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - rsbs r0, r0, #75 @ 0x4b │ │ │ │ - pop {r1, r3, r4, r6, r7, pc} │ │ │ │ + rsbs r0, r8, #75 @ 0x4b │ │ │ │ + pop {r1, r5, r6, r7, pc} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r1!, {r3, r4, r5, r7} │ │ │ │ + ldmia r1!, {r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - sbc.w r0, r4, #75 @ 0x4b │ │ │ │ - b.n 3631dc >::_M_default_append(unsigned int)@@Base+0xdd8d8> │ │ │ │ + sbc.w r0, ip, #75 @ 0x4b │ │ │ │ + b.n 3631ec >::_M_default_append(unsigned int)@@Base+0xdd8e8> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r0, [r0, #14] │ │ │ │ + strh r0, [r1, #14] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb856 │ │ │ │ + @ instruction: 0xb85e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r1, #12] │ │ │ │ + strh r6, [r2, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - svc 176 @ 0xb0 │ │ │ │ + svc 184 @ 0xb8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - orn r0, r6, #75 @ 0x4b │ │ │ │ - pop {r4, r5, r6} │ │ │ │ + orn r0, lr, #75 @ 0x4b │ │ │ │ + pop {r3, r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - orr.w r0, sl, #75 @ 0x4b │ │ │ │ - pop {r2, r4, r6} │ │ │ │ + orrs.w r0, r2, #75 @ 0x4b │ │ │ │ + pop {r2, r3, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb7ce │ │ │ │ + @ instruction: 0xb7d6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r7, [sp, #832] @ 0x340 │ │ │ │ + str r7, [sp, #864] @ 0x360 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - vext.8 q8, q3, , #0 │ │ │ │ - bcc.n 363148 >::_M_default_append(unsigned int)@@Base+0xdd844> │ │ │ │ + vext.8 q8, q7, , #0 │ │ │ │ + bcc.n 363158 >::_M_default_append(unsigned int)@@Base+0xdd854> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - pop {r1, r4, r5, r6, r7, pc} │ │ │ │ + pop {r1, r3, r4, r5, r6, r7, pc} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r2, r4, #10 │ │ │ │ + lsls r2, r5, #10 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r5, #232 @ 0xe8 │ │ │ │ + movs r5, #240 @ 0xf0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #496 @ (adr r1, 3633a0 >::_M_default_append(unsigned int)@@Base+0xdda9c>) │ │ │ │ + add r1, pc, #528 @ (adr r1, 3633c0 >::_M_default_append(unsigned int)@@Base+0xddabc>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r7, #27] │ │ │ │ + ldrb r0, [r0, #28] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - @ instruction: 0xb6b0 │ │ │ │ + @ instruction: 0xb6b8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cdp 0, 13, cr0, cr6, cr11, {2} │ │ │ │ - stcl 0, cr0, [lr, #300]! @ 0x12c │ │ │ │ - ldcl 0, cr0, [lr, #-300]! @ 0xfffffed4 │ │ │ │ - cbnz r0, 3631ea >::_M_default_append(unsigned int)@@Base+0xdd8e6> │ │ │ │ + cdp 0, 13, cr0, cr14, cr11, {2} │ │ │ │ + ldcl 0, cr0, [r6, #300]! @ 0x12c │ │ │ │ + stc 0, cr0, [r6, #300] @ 0x12c │ │ │ │ + cbnz r0, 3631ec >::_M_default_append(unsigned int)@@Base+0xdd8e8> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bne.n 363260 >::_M_default_append(unsigned int)@@Base+0xdd95c> │ │ │ │ + bne.n 363270 >::_M_default_append(unsigned int)@@Base+0xdd96c> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r5, r7} │ │ │ │ + push {r3, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf19c0048 │ │ │ │ - ldcl 0, cr0, [r2], {75} @ 0x4b │ │ │ │ - asrs r6, r0, #11 │ │ │ │ - lsls r7, r1, #1 │ │ │ │ - ldc 0, cr0, [lr], {75} @ 0x4b │ │ │ │ - adcs.w r0, lr, fp, lsl #1 │ │ │ │ - @ instruction: 0xeada004b │ │ │ │ - @ instruction: 0xb6e4 │ │ │ │ + sub.w r0, r4, #72 @ 0x48 │ │ │ │ + ldcl 0, cr0, [sl], {75} @ 0x4b │ │ │ │ + asrs r6, r1, #11 │ │ │ │ + lsls r7, r1, #1 │ │ │ │ + stc 0, cr0, [r6], #-300 @ 0xfffffed4 │ │ │ │ + sbc.w r0, r6, fp, lsl #1 │ │ │ │ + @ instruction: 0xeae2004b │ │ │ │ + @ instruction: 0xb6ec │ │ │ │ lsls r0, r1, #1 │ │ │ │ - orn r0, r4, fp, lsl #1 │ │ │ │ - @ instruction: 0xb66e │ │ │ │ + orn r0, ip, fp, lsl #1 │ │ │ │ + cpsid ai │ │ │ │ lsls r0, r1, #1 │ │ │ │ - orr.w r0, r0, fp, lsl #1 │ │ │ │ - @ instruction: 0xb64a │ │ │ │ + orr.w r0, r8, fp, lsl #1 │ │ │ │ + @ instruction: 0xb652 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldc 0, cr0, [ip, #300] @ 0x12c │ │ │ │ - ldrb r4, [r5, #4] │ │ │ │ + stc 0, cr0, [r4, #300]! @ 0x12c │ │ │ │ + ldrb r4, [r6, #4] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - sub sp, #392 @ 0x188 │ │ │ │ + sub sp, #424 @ 0x1a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xeb20004b │ │ │ │ - movs r4, #164 @ 0xa4 │ │ │ │ + @ instruction: 0xeb28004b │ │ │ │ + movs r4, #172 @ 0xac │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add.w r0, r0, fp, lsl #1 │ │ │ │ - strex r0, r0, [lr, #300] @ 0x12c │ │ │ │ - push {r1, r3, r4, r6} │ │ │ │ + add.w r0, r8, fp, lsl #1 │ │ │ │ + @ instruction: 0xe856004b │ │ │ │ + push {r1, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 363180 >::_M_default_append(unsigned int)@@Base+0xdd87c> │ │ │ │ + b.n 363190 >::_M_default_append(unsigned int)@@Base+0xdd88c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r0, 363292 >::_M_default_append(unsigned int)@@Base+0xdd98e> │ │ │ │ + cbz r0, 363294 >::_M_default_append(unsigned int)@@Base+0xdd990> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r0, #18 │ │ │ │ + asrs r2, r1, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r0, #104] @ 0x68 │ │ │ │ + str r4, [r1, #104] @ 0x68 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 3630ac >::_M_default_append(unsigned int)@@Base+0xdd7a8> │ │ │ │ + b.n 3630bc >::_M_default_append(unsigned int)@@Base+0xdd7b8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 362fe0 >::_M_default_append(unsigned int)@@Base+0xdd6dc> │ │ │ │ + b.n 362ff0 >::_M_default_append(unsigned int)@@Base+0xdd6ec> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - uxtb r2, r4 │ │ │ │ + uxtb r2, r5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, sp, #400 @ 0x190 │ │ │ │ + add r6, sp, #432 @ 0x1b0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 362f8c >::_M_default_append(unsigned int)@@Base+0xdd688> │ │ │ │ + b.n 362f9c >::_M_default_append(unsigned int)@@Base+0xdd698> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - uxth r2, r6 │ │ │ │ + uxth r2, r7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 362ea0 >::_M_default_append(unsigned int)@@Base+0xdd59c> │ │ │ │ + b.n 362eb0 >::_M_default_append(unsigned int)@@Base+0xdd5ac> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 362dd8 >::_M_default_append(unsigned int)@@Base+0xdd4d4> │ │ │ │ + b.n 362de8 >::_M_default_append(unsigned int)@@Base+0xdd4e4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r2, 363284 >::_M_default_append(unsigned int)@@Base+0xdd980> │ │ │ │ + cbz r2, 363286 >::_M_default_append(unsigned int)@@Base+0xdd982> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, sp, #344 @ 0x158 │ │ │ │ + add r5, sp, #376 @ 0x178 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 362d84 >::_M_default_append(unsigned int)@@Base+0xdd480> │ │ │ │ + b.n 362d94 >::_M_default_append(unsigned int)@@Base+0xdd490> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 362dcc >::_M_default_append(unsigned int)@@Base+0xdd4c8> │ │ │ │ + b.n 362ddc >::_M_default_append(unsigned int)@@Base+0xdd4d8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r2, [sp, #104] @ 0x68 │ │ │ │ adds r1, r2, #1 │ │ │ │ beq.w 3633c8 >::_M_default_append(unsigned int)@@Base+0xddac4> │ │ │ │ ldr.w r1, [r6, r4, lsl #2] │ │ │ │ add.w r0, r3, r2, lsl #3 │ │ │ │ str.w r1, [r6, r2, lsl #2] │ │ │ │ @@ -990438,67 +990438,67 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #116] @ (3635a0 >::_M_default_append(unsigned int)@@Base+0xddc9c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 36342a >::_M_default_append(unsigned int)@@Base+0xddb26> │ │ │ │ nop │ │ │ │ - b.n 363cac >::_M_default_append(unsigned int)@@Base+0xde3a8> │ │ │ │ + b.n 363cbc >::_M_default_append(unsigned int)@@Base+0xde3b8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 363378 >::_M_default_append(unsigned int)@@Base+0xdda74> │ │ │ │ + b.n 363388 >::_M_default_append(unsigned int)@@Base+0xdda84> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r4, #12] │ │ │ │ + strb r2, [r5, #12] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - add r2, sp, #888 @ 0x378 │ │ │ │ + add r2, sp, #920 @ 0x398 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 363b50 >::_M_default_append(unsigned int)@@Base+0xde24c> │ │ │ │ + b.n 363b60 >::_M_default_append(unsigned int)@@Base+0xde25c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 3631e0 >::_M_default_append(unsigned int)@@Base+0xdd8dc> │ │ │ │ + b.n 3631f0 >::_M_default_append(unsigned int)@@Base+0xdd8ec> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r6, #10] │ │ │ │ + strb r2, [r7, #10] │ │ │ │ lsls r5, r1, #1 │ │ │ │ - b.n 363ad8 >::_M_default_append(unsigned int)@@Base+0xde1d4> │ │ │ │ + b.n 363ae8 >::_M_default_append(unsigned int)@@Base+0xde1e4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #816 @ 0x330 │ │ │ │ + add r6, sp, #848 @ 0x350 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 363aac >::_M_default_append(unsigned int)@@Base+0xde1a8> │ │ │ │ + b.n 363abc >::_M_default_append(unsigned int)@@Base+0xde1b8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #704 @ 0x2c0 │ │ │ │ + add r6, sp, #736 @ 0x2e0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 363a70 >::_M_default_append(unsigned int)@@Base+0xde16c> │ │ │ │ + b.n 363a80 >::_M_default_append(unsigned int)@@Base+0xde17c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #568 @ 0x238 │ │ │ │ + add r6, sp, #600 @ 0x258 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 363a44 >::_M_default_append(unsigned int)@@Base+0xde140> │ │ │ │ + b.n 363a54 >::_M_default_append(unsigned int)@@Base+0xde150> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #464 @ 0x1d0 │ │ │ │ + add r6, sp, #496 @ 0x1f0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 363a10 >::_M_default_append(unsigned int)@@Base+0xde10c> │ │ │ │ + b.n 363a20 >::_M_default_append(unsigned int)@@Base+0xde11c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #352 @ 0x160 │ │ │ │ + add r6, sp, #384 @ 0x180 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, sp, #872 @ 0x368 │ │ │ │ + add r1, sp, #904 @ 0x388 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 3639a4 >::_M_default_append(unsigned int)@@Base+0xde0a0> │ │ │ │ + b.n 3639b4 >::_M_default_append(unsigned int)@@Base+0xde0b0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 363968 >::_M_default_append(unsigned int)@@Base+0xde064> │ │ │ │ + b.n 363978 >::_M_default_append(unsigned int)@@Base+0xde074> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #1008 @ 0x3f0 │ │ │ │ + add r6, sp, #16 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 363934 >::_M_default_append(unsigned int)@@Base+0xde030> │ │ │ │ + b.n 363944 >::_M_default_append(unsigned int)@@Base+0xde040> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #888 @ 0x378 │ │ │ │ + add r5, sp, #920 @ 0x398 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 363908 >::_M_default_append(unsigned int)@@Base+0xde004> │ │ │ │ + b.n 363918 >::_M_default_append(unsigned int)@@Base+0xde014> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #776 @ 0x308 │ │ │ │ + add r5, sp, #808 @ 0x328 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 3638d8 >::_M_default_append(unsigned int)@@Base+0xddfd4> │ │ │ │ + b.n 3638e8 >::_M_default_append(unsigned int)@@Base+0xddfe4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #664 @ 0x298 │ │ │ │ + add r5, sp, #696 @ 0x2b8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #65536 @ 0x10000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -991556,87 +991556,87 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 363b0a >::_M_default_append(unsigned int)@@Base+0xde206> │ │ │ │ nop │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ push {r1, r3} │ │ │ │ lsls r3, r2, #1 │ │ │ │ - b.n 364244 >::_M_default_append(unsigned int)@@Base+0xde940> │ │ │ │ + b.n 364254 >::_M_default_append(unsigned int)@@Base+0xde950> │ │ │ │ lsls r3, r1, #1 │ │ │ │ cbz r0, 3641be >::_M_default_append(unsigned int)@@Base+0xde8ba> │ │ │ │ lsls r3, r2, #1 │ │ │ │ - b.n 363b08 >::_M_default_append(unsigned int)@@Base+0xde204> │ │ │ │ + b.n 363b18 >::_M_default_append(unsigned int)@@Base+0xde214> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - svc 132 @ 0x84 │ │ │ │ + svc 140 @ 0x8c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 363ab0 >::_M_default_append(unsigned int)@@Base+0xde1ac> │ │ │ │ + b.n 363ac0 >::_M_default_append(unsigned int)@@Base+0xde1bc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, pc, #768 @ (adr r4, 36447c >::_M_default_append(unsigned int)@@Base+0xdeb78>) │ │ │ │ + add r4, pc, #800 @ (adr r4, 36449c >::_M_default_append(unsigned int)@@Base+0xdeb98>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #176 @ (adr r0, 364230 >::_M_default_append(unsigned int)@@Base+0xde92c>) │ │ │ │ + add r0, pc, #208 @ (adr r0, 364250 >::_M_default_append(unsigned int)@@Base+0xde94c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - svc 4 │ │ │ │ + svc 12 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ble.n 364234 >::_M_default_append(unsigned int)@@Base+0xde930> │ │ │ │ + ble.n 364244 >::_M_default_append(unsigned int)@@Base+0xde940> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, #224 @ 0xe0 │ │ │ │ + adds r0, #232 @ 0xe8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r6, [pc, #320] @ (3642d0 >::_M_default_append(unsigned int)@@Base+0xde9cc>) │ │ │ │ + ldr r6, [pc, #352] @ (3642f0 >::_M_default_append(unsigned int)@@Base+0xde9ec>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [pc, #192] @ (364254 >::_M_default_append(unsigned int)@@Base+0xde950>) │ │ │ │ + ldr r6, [pc, #224] @ (364274 >::_M_default_append(unsigned int)@@Base+0xde970>) │ │ │ │ lsls r6, r1, #1 │ │ │ │ - blt.n 364180 >::_M_default_append(unsigned int)@@Base+0xde87c> │ │ │ │ + blt.n 364190 >::_M_default_append(unsigned int)@@Base+0xde88c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 364674 >::_M_default_append(unsigned int)@@Base+0xded70> │ │ │ │ + b.n 364684 >::_M_default_append(unsigned int)@@Base+0xded80> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, pc, #200 @ (adr r1, 364268 >::_M_default_append(unsigned int)@@Base+0xde964>) │ │ │ │ + add r1, pc, #232 @ (adr r1, 364288 >::_M_default_append(unsigned int)@@Base+0xde984>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #624] @ 0x270 │ │ │ │ + ldr r4, [sp, #656] @ 0x290 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - blt.n 36427c >::_M_default_append(unsigned int)@@Base+0xde978> │ │ │ │ + blt.n 36428c >::_M_default_append(unsigned int)@@Base+0xde988> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - blt.n 36421c >::_M_default_append(unsigned int)@@Base+0xde918> │ │ │ │ + blt.n 36422c >::_M_default_append(unsigned int)@@Base+0xde928> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bge.n 36414c >::_M_default_append(unsigned int)@@Base+0xde848> │ │ │ │ + bge.n 36415c >::_M_default_append(unsigned int)@@Base+0xde858> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #864 @ (adr r6, 364514 >::_M_default_append(unsigned int)@@Base+0xdec10>) │ │ │ │ + add r6, pc, #896 @ (adr r6, 364534 >::_M_default_append(unsigned int)@@Base+0xdec30>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - svc 134 @ 0x86 │ │ │ │ + svc 142 @ 0x8e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bls.n 3640e0 >::_M_default_append(unsigned int)@@Base+0xde7dc> │ │ │ │ + bls.n 3640f0 >::_M_default_append(unsigned int)@@Base+0xde7ec> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bhi.n 3641a4 >::_M_default_append(unsigned int)@@Base+0xde8a0> │ │ │ │ + bhi.n 3641b4 >::_M_default_append(unsigned int)@@Base+0xde8b0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ble.n 364240 >::_M_default_append(unsigned int)@@Base+0xde93c> │ │ │ │ + ble.n 364250 >::_M_default_append(unsigned int)@@Base+0xde94c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 3642b8 >::_M_default_append(unsigned int)@@Base+0xde9b4> │ │ │ │ + bvc.n 3640c8 >::_M_default_append(unsigned int)@@Base+0xde7c4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bgt.n 3641b4 >::_M_default_append(unsigned int)@@Base+0xde8b0> │ │ │ │ + bgt.n 3641c4 >::_M_default_append(unsigned int)@@Base+0xde8c0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #744] @ 0x2e8 │ │ │ │ + ldr r4, [sp, #776] @ 0x308 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [sp, #152] @ 0x98 │ │ │ │ + ldr r0, [sp, #184] @ 0xb8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bgt.n 364270 >::_M_default_append(unsigned int)@@Base+0xde96c> │ │ │ │ + bgt.n 364280 >::_M_default_append(unsigned int)@@Base+0xde97c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 3641f0 >::_M_default_append(unsigned int)@@Base+0xde8ec> │ │ │ │ + bvc.n 364200 >::_M_default_append(unsigned int)@@Base+0xde8fc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bgt.n 3641c4 >::_M_default_append(unsigned int)@@Base+0xde8c0> │ │ │ │ + bgt.n 3641d4 >::_M_default_append(unsigned int)@@Base+0xde8d0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #304] @ 0x130 │ │ │ │ + ldr r4, [sp, #336] @ 0x150 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r7, [sp, #736] @ 0x2e0 │ │ │ │ + str r7, [sp, #768] @ 0x300 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 36412c >::_M_default_append(unsigned int)@@Base+0xde828> │ │ │ │ + bpl.n 36413c >::_M_default_append(unsigned int)@@Base+0xde838> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ble.n 364110 >::_M_default_append(unsigned int)@@Base+0xde80c> │ │ │ │ + ble.n 364120 >::_M_default_append(unsigned int)@@Base+0xde81c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #904] @ 0x388 │ │ │ │ + ldr r2, [sp, #936] @ 0x3a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #312] @ 0x138 │ │ │ │ + str r6, [sp, #344] @ 0x158 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr.w r5, [pc, #1396] @ 364770 >::_M_default_append(unsigned int)@@Base+0xdee6c> │ │ │ │ movs r1, #214 @ 0xd6 │ │ │ │ add r5, pc │ │ │ │ adds r5, #12 │ │ │ │ mov r0, r5 │ │ │ │ bl 17df8 │ │ │ │ @@ -992131,95 +992131,95 @@ │ │ │ │ ldr r0, [pc, #180] @ (364810 >::_M_default_append(unsigned int)@@Base+0xdef0c>) │ │ │ │ mov r1, r8 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 36434a >::_M_default_append(unsigned int)@@Base+0xdea46> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - bmi.n 3646f0 >::_M_default_append(unsigned int)@@Base+0xdedec> │ │ │ │ + bmi.n 364700 >::_M_default_append(unsigned int)@@Base+0xdedfc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bge.n 364724 >::_M_default_append(unsigned int)@@Base+0xdee20> │ │ │ │ + bge.n 364734 >::_M_default_append(unsigned int)@@Base+0xdee30> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r2, [sp, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #408] @ 0x198 │ │ │ │ + str r5, [sp, #440] @ 0x1b8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcc.n 3646a0 >::_M_default_append(unsigned int)@@Base+0xded9c> │ │ │ │ + bcc.n 3646b0 >::_M_default_append(unsigned int)@@Base+0xdedac> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcc.n 364698 >::_M_default_append(unsigned int)@@Base+0xded94> │ │ │ │ + bcc.n 3646a8 >::_M_default_append(unsigned int)@@Base+0xdeda4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #576] @ 0x240 │ │ │ │ + ldr r7, [sp, #608] @ 0x260 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bcc.n 364864 >::_M_default_append(unsigned int)@@Base+0xdef60> │ │ │ │ + bcc.n 364874 >::_M_default_append(unsigned int)@@Base+0xdef70> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r7, [sp, #496] @ 0x1f0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bcc.n 364834 >::_M_default_append(unsigned int)@@Base+0xdef30> │ │ │ │ + bcc.n 364844 >::_M_default_append(unsigned int)@@Base+0xdef40> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #352] @ 0x160 │ │ │ │ + ldr r7, [sp, #384] @ 0x180 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r3, [sp, #712] @ 0x2c8 │ │ │ │ + str r3, [sp, #744] @ 0x2e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bls.n 364730 >::_M_default_append(unsigned int)@@Base+0xdee2c> │ │ │ │ + bls.n 364740 >::_M_default_append(unsigned int)@@Base+0xdee3c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bls.n 364744 >::_M_default_append(unsigned int)@@Base+0xdee40> │ │ │ │ + bls.n 364754 >::_M_default_append(unsigned int)@@Base+0xdee50> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 36478c >::_M_default_append(unsigned int)@@Base+0xdee88> │ │ │ │ + bvc.n 36479c >::_M_default_append(unsigned int)@@Base+0xdee98> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #424] @ 0x1a8 │ │ │ │ + str r2, [sp, #456] @ 0x1c8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bne.n 364868 >::_M_default_append(unsigned int)@@Base+0xdef64> │ │ │ │ + bne.n 364878 >::_M_default_append(unsigned int)@@Base+0xdef74> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #408] @ 0x198 │ │ │ │ + ldr r5, [sp, #440] @ 0x1b8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bne.n 364840 >::_M_default_append(unsigned int)@@Base+0xdef3c> │ │ │ │ + bne.n 364850 >::_M_default_append(unsigned int)@@Base+0xdef4c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #312] @ 0x138 │ │ │ │ + ldr r5, [sp, #344] @ 0x158 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bne.n 3647e0 >::_M_default_append(unsigned int)@@Base+0xdeedc> │ │ │ │ + bne.n 3647f0 >::_M_default_append(unsigned int)@@Base+0xdeeec> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #104] @ 0x68 │ │ │ │ + ldr r5, [sp, #136] @ 0x88 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - beq.n 3647a0 >::_M_default_append(unsigned int)@@Base+0xdee9c> │ │ │ │ + beq.n 3647b0 >::_M_default_append(unsigned int)@@Base+0xdeeac> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #984] @ 0x3d8 │ │ │ │ + ldr r4, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - beq.n 364770 >::_M_default_append(unsigned int)@@Base+0xdee6c> │ │ │ │ + beq.n 364780 >::_M_default_append(unsigned int)@@Base+0xdee7c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #872] @ 0x368 │ │ │ │ + ldr r4, [sp, #904] @ 0x388 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bvc.n 364838 >::_M_default_append(unsigned int)@@Base+0xdef34> │ │ │ │ + bvc.n 364848 >::_M_default_append(unsigned int)@@Base+0xdef44> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - beq.n 3648c8 >::_M_default_append(unsigned int)@@Base+0xdefc4> │ │ │ │ + beq.n 3648d8 >::_M_default_append(unsigned int)@@Base+0xdefd4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #512] @ 0x200 │ │ │ │ + ldr r4, [sp, #544] @ 0x220 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bpl.n 3646f0 >::_M_default_append(unsigned int)@@Base+0xdedec> │ │ │ │ + bpl.n 364700 >::_M_default_append(unsigned int)@@Base+0xdedfc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - beq.n 36484c >::_M_default_append(unsigned int)@@Base+0xdef48> │ │ │ │ + beq.n 36485c >::_M_default_append(unsigned int)@@Base+0xdef58> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 3648e8 >::_M_default_append(unsigned int)@@Base+0xdefe4> │ │ │ │ + bvc.n 3646f8 >::_M_default_append(unsigned int)@@Base+0xdedf4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #456] @ 0x1c8 │ │ │ │ + str r5, [sp, #488] @ 0x1e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #888] @ 0x378 │ │ │ │ + str r0, [sp, #920] @ 0x398 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #760] @ 0x2f8 │ │ │ │ + str r0, [sp, #792] @ 0x318 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7, {r1, r3, r6, r7} │ │ │ │ + ldmia r7, {r1, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 364868 >::_M_default_append(unsigned int)@@Base+0xdef64> │ │ │ │ + bvc.n 364878 >::_M_default_append(unsigned int)@@Base+0xdef74> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #48] @ 0x30 │ │ │ │ + str r5, [sp, #80] @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #480] @ 0x1e0 │ │ │ │ + str r0, [sp, #512] @ 0x200 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7!, {r1, r3, r5, r6} │ │ │ │ + ldmia r7!, {r1, r4, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #472] @ 0x1d8 │ │ │ │ + ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 363b0e >::_M_default_append(unsigned int)@@Base+0xde20a> │ │ │ │ ldr.w r6, [pc, #3032] @ 3653f8 >::_M_default_append(unsigned int)@@Base+0xdfaf4> │ │ │ │ movs r1, #214 @ 0xd6 │ │ │ │ add r6, pc │ │ │ │ @@ -993261,233 +993261,233 @@ │ │ │ │ bl 504580 │ │ │ │ mov r0, r9 │ │ │ │ bl 52d2c4 │ │ │ │ ldr r2, [sp, #80] @ 0x50 │ │ │ │ mov r1, r7 │ │ │ │ bl 504640 │ │ │ │ b.n 3651e8 >::_M_default_append(unsigned int)@@Base+0xdf8e4> │ │ │ │ - ldmia r6!, {r1, r3, r4, r7} │ │ │ │ + ldmia r6!, {r1, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 365374 >::_M_default_append(unsigned int)@@Base+0xdfa70> │ │ │ │ + bpl.n 365384 >::_M_default_append(unsigned int)@@Base+0xdfa80> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #864] @ 0x360 │ │ │ │ + str r3, [sp, #896] @ 0x380 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r0, #58] @ 0x3a │ │ │ │ + ldrh r2, [r1, #58] @ 0x3a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 3654e0 >::_M_default_append(unsigned int)@@Base+0xdfbdc> │ │ │ │ + bmi.n 3654f0 >::_M_default_append(unsigned int)@@Base+0xdfbec> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r5!, {r3, r4, r6, r7} │ │ │ │ + ldmia r5, {r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r5!, {r1, r2, r4, r7} │ │ │ │ + ldmia r5!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bpl.n 36545c >::_M_default_append(unsigned int)@@Base+0xdfb58> │ │ │ │ + bpl.n 36546c >::_M_default_append(unsigned int)@@Base+0xdfb68> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #848] @ 0x350 │ │ │ │ + str r2, [sp, #880] @ 0x370 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r7, #48] @ 0x30 │ │ │ │ + ldrh r6, [r0, #50] @ 0x32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r0, #48] @ 0x30 │ │ │ │ + ldrh r2, [r1, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4!, {r5, r6, r7} │ │ │ │ + ldmia r4!, {r3, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 365334 >::_M_default_append(unsigned int)@@Base+0xdfa30> │ │ │ │ + bmi.n 365344 >::_M_default_append(unsigned int)@@Base+0xdfa40> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #120] @ 0x78 │ │ │ │ + str r2, [sp, #152] @ 0x98 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r1, #44] @ 0x2c │ │ │ │ + ldrh r0, [r2, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4!, {r7} │ │ │ │ + ldmia r4!, {r3, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bmi.n 3654cc >::_M_default_append(unsigned int)@@Base+0xdfbc8> │ │ │ │ + bmi.n 3654dc >::_M_default_append(unsigned int)@@Base+0xdfbd8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r1, [sp, #760] @ 0x2f8 │ │ │ │ + str r1, [sp, #792] @ 0x318 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r5, #40] @ 0x28 │ │ │ │ + ldrh r0, [r6, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r0, #40] @ 0x28 │ │ │ │ + ldrh r6, [r1, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4, {r1, r3, r4} │ │ │ │ + ldmia r4!, {r1, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [sp, #144] @ 0x90 │ │ │ │ + ldr r0, [sp, #176] @ 0xb0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r1, #38] @ 0x26 │ │ │ │ + ldrh r6, [r2, #38] @ 0x26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r7, #36] @ 0x24 │ │ │ │ + ldrh r0, [r0, #38] @ 0x26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r4, #36] @ 0x24 │ │ │ │ + ldrh r2, [r5, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3, {r3, r4, r5, r7} │ │ │ │ + ldmia r3!, {r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bne.n 3653cc >::_M_default_append(unsigned int)@@Base+0xdfac8> │ │ │ │ + bne.n 3653dc >::_M_default_append(unsigned int)@@Base+0xdfad8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #984] @ 0x3d8 │ │ │ │ + str r0, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r4, #34] @ 0x22 │ │ │ │ + ldrh r0, [r5, #34] @ 0x22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r5, r6} │ │ │ │ + ldmia r3, {r1, r2, r3, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcs.n 3654c8 >::_M_default_append(unsigned int)@@Base+0xdfbc4> │ │ │ │ + bcs.n 3654d8 >::_M_default_append(unsigned int)@@Base+0xdfbd4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3, {r3, r6} │ │ │ │ + ldmia r3!, {r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r7, [sp, #328] @ 0x148 │ │ │ │ + str r7, [sp, #360] @ 0x168 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r3, {r3, r5} │ │ │ │ + ldmia r3!, {r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r7, [sp, #200] @ 0xc8 │ │ │ │ + str r7, [sp, #232] @ 0xe8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r3, #30] │ │ │ │ + ldrh r6, [r4, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r5, #6] │ │ │ │ + strh r0, [r6, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r5, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #704] @ 0x2c0 │ │ │ │ + str r6, [sp, #736] @ 0x2e0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r2!, {r7} │ │ │ │ + ldmia r2!, {r3, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #552] @ 0x228 │ │ │ │ + str r6, [sp, #584] @ 0x248 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r6, #24] │ │ │ │ + ldrh r6, [r7, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r6} │ │ │ │ + ldmia r2, {r1, r2, r3, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #320] @ 0x140 │ │ │ │ + str r6, [sp, #352] @ 0x160 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r2!, {r1, r5} │ │ │ │ + ldmia r2!, {r1, r3, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #176] @ 0xb0 │ │ │ │ + str r6, [sp, #208] @ 0xd0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r2, {r1, r2} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #32] │ │ │ │ + str r6, [sp, #64] @ 0x40 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r4, r6, r7} │ │ │ │ + ldmia r1, {r1, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #912] @ 0x390 │ │ │ │ + str r5, [sp, #944] @ 0x3b0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r1, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #768] @ 0x300 │ │ │ │ + str r5, [sp, #800] @ 0x320 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r5, #18] │ │ │ │ + ldrh r4, [r6, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7!, {r1, r2, r5} │ │ │ │ + ldmia r7!, {r1, r2, r3, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r5, r6} │ │ │ │ + ldmia r1, {r1, r4, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #456] @ 0x1c8 │ │ │ │ + str r5, [sp, #488] @ 0x1e8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r6} │ │ │ │ + ldmia r1, {r1, r2, r3, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #312] @ 0x138 │ │ │ │ + str r5, [sp, #344] @ 0x158 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r1!, {r3, r5} │ │ │ │ + ldmia r1!, {r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #192] @ 0xc0 │ │ │ │ + str r5, [sp, #224] @ 0xe0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r1, {r1, r3} │ │ │ │ + ldmia r1, {r1, r4} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #72] @ 0x48 │ │ │ │ + str r5, [sp, #104] @ 0x68 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r2, r3, r5, r6, r7} │ │ │ │ + ldmia r0!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #976] @ 0x3d0 │ │ │ │ + str r4, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r6, r7} │ │ │ │ + ldmia r0!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #856] @ 0x358 │ │ │ │ + str r4, [sp, #888] @ 0x378 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r0, #12] │ │ │ │ + ldrh r2, [r1, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r5, #10] │ │ │ │ + ldrh r4, [r6, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r2, r7} │ │ │ │ + ldmia r0!, {r2, r3, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #560] @ 0x230 │ │ │ │ + str r4, [sp, #592] @ 0x250 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r2, #27] │ │ │ │ + ldrb r2, [r3, #27] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r6} │ │ │ │ + ldmia r0!, {r1, r2, r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #352] @ 0x160 │ │ │ │ + str r4, [sp, #384] @ 0x180 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r4, r5} │ │ │ │ + ldmia r0!, {r3, r4, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #224] @ 0xe0 │ │ │ │ + str r4, [sp, #256] @ 0x100 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3} │ │ │ │ + ldmia r0!, {r1, r2, r4} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #96] @ 0x60 │ │ │ │ + str r4, [sp, #128] @ 0x80 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r4, r5, r6, r7} │ │ │ │ + stmia r7!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #992] @ 0x3e0 │ │ │ │ + str r4, [sp, #0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r4, r6, r7} │ │ │ │ + stmia r7!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #872] @ 0x368 │ │ │ │ + str r3, [sp, #904] @ 0x388 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r5, r7} │ │ │ │ + stmia r7!, {r1, r3, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #680] @ 0x2a8 │ │ │ │ + str r3, [sp, #712] @ 0x2c8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r7, {r2, r3, r4, r7} │ │ │ │ + ldmia r7, {r2, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r7, {r6, r7} │ │ │ │ + ldmia r7, {r3, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r6!, {r3, r7} │ │ │ │ + stmia r6!, {r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #584] @ 0x248 │ │ │ │ + str r2, [sp, #616] @ 0x268 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r6!, {r3, r5, r6} │ │ │ │ + stmia r6!, {r4, r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #448] @ 0x1c0 │ │ │ │ + str r2, [sp, #480] @ 0x1e0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r6!, {r2, r6} │ │ │ │ + stmia r6!, {r2, r3, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #304] @ 0x130 │ │ │ │ + str r2, [sp, #336] @ 0x150 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r6!, {r2} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6, {r6} │ │ │ │ + ldmia r6, {r3, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r3, r4} │ │ │ │ + ldmia r6!, {r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r1, r4, r5, r7} │ │ │ │ + stmia r5!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r1, [sp, #752] @ 0x2f0 │ │ │ │ + str r1, [sp, #784] @ 0x310 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r1, r4, r7} │ │ │ │ + stmia r5!, {r1, r3, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r1, [sp, #624] @ 0x270 │ │ │ │ + str r1, [sp, #656] @ 0x290 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r3, r4, r6} │ │ │ │ + stmia r5!, {r5, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r1, [sp, #392] @ 0x188 │ │ │ │ + str r1, [sp, #424] @ 0x1a8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r5!, {r1, r2, r4, r6, r7} │ │ │ │ + ldmia r5!, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {r1, r5, r7} │ │ │ │ + stmia r4!, {r1, r3, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r4!, {r1, r6} │ │ │ │ + stmia r4!, {r1, r3, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #312] @ 0x138 │ │ │ │ + str r0, [sp, #344] @ 0x158 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r4!, {r1, r4} │ │ │ │ + stmia r4!, {r1, r3, r4} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #120] @ 0x78 │ │ │ │ + str r0, [sp, #152] @ 0x98 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r5, #62] @ 0x3e │ │ │ │ + ldrh r2, [r6, #62] @ 0x3e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r5, r7} │ │ │ │ + stmia r3!, {r1, r4, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r6, #60] @ 0x3c │ │ │ │ + ldrh r6, [r7, #60] @ 0x3c │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3856] @ 0xf10 │ │ │ │ sub sp, #188 @ 0xbc │ │ │ │ @@ -993849,45 +993849,45 @@ │ │ │ │ bhi.w 365bd0 >::_M_default_append(unsigned int)@@Base+0xe02cc> │ │ │ │ movs r3, #0 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ b.n 3659f4 >::_M_default_append(unsigned int)@@Base+0xe00f0> │ │ │ │ ... │ │ │ │ str r4, [sp, #168] @ 0xa8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r0!, {r4, r6, r7} │ │ │ │ + stmia r0!, {r3, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - sxth r2, r3 │ │ │ │ + sxth r2, r4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - it gt │ │ │ │ - lslgt r3, r1, #1 │ │ │ │ - itt hi │ │ │ │ + nop {13} │ │ │ │ + lsls r3, r1, #1 │ │ │ │ + ite hi │ │ │ │ lslhi r3, r1, #1 │ │ │ │ - ldrhhi r2, [r2, #26] │ │ │ │ + ldrhls r2, [r3, #26] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r7!, {r1, r2, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r3, r4} │ │ │ │ + ldmia r0!, {r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r0!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r1!, {r2} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r0!, {r1, r3, r4, r5, r6, r7} │ │ │ │ + stmia r1!, {r1} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bkpt 0x009e │ │ │ │ + bkpt 0x00a6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r4, #20] │ │ │ │ + ldrh r0, [r5, #20] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bkpt 0x0058 │ │ │ │ + bkpt 0x0060 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r6!, {r1, r4, r6, r7} │ │ │ │ + stmia r6!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r1, r2, r6, r7, pc} │ │ │ │ + pop {r1, r2, r3, r6, r7, pc} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r2, #14] │ │ │ │ + ldrh r2, [r3, #14] │ │ │ │ lsls r0, r1, #1 │ │ │ │ str r0, [sp, #944] @ 0x3b0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ add r2, sp, #68 @ 0x44 │ │ │ │ add r1, sp, #96 @ 0x60 │ │ │ │ mov r0, r4 │ │ │ │ @@ -994303,91 +994303,91 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #168] @ (365f04 >::_M_default_append(unsigned int)@@Base+0xe0600>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 365c1c >::_M_default_append(unsigned int)@@Base+0xe0318> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - pop {r1, r3, r7} │ │ │ │ + pop {r1, r4, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r1, r2, r3, r4, r5, r7, pc} │ │ │ │ + pop {r1, r2, r6, r7, pc} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r6, 365ed8 >::_M_default_append(unsigned int)@@Base+0xe05d4> │ │ │ │ + cbnz r6, 365eda >::_M_default_append(unsigned int)@@Base+0xe05d6> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r2, #60] @ 0x3c │ │ │ │ + strh r2, [r3, #60] @ 0x3c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r0, 365ed4 >::_M_default_append(unsigned int)@@Base+0xe05d0> │ │ │ │ + cbnz r0, 365ed6 >::_M_default_append(unsigned int)@@Base+0xe05d2> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r2, 365ed2 >::_M_default_append(unsigned int)@@Base+0xe05ce> │ │ │ │ + cbnz r2, 365ed4 >::_M_default_append(unsigned int)@@Base+0xe05d0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r0, #58] @ 0x3a │ │ │ │ + strh r6, [r1, #58] @ 0x3a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r6, r7} │ │ │ │ + stmia r3!, {r1, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r0, 365ed0 >::_M_default_append(unsigned int)@@Base+0xe05cc> │ │ │ │ + cbnz r0, 365ed2 >::_M_default_append(unsigned int)@@Base+0xe05ce> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r1, #56] @ 0x38 │ │ │ │ + strh r4, [r2, #56] @ 0x38 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - revsh r6, r1 │ │ │ │ + revsh r6, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r3, #54] @ 0x36 │ │ │ │ + strh r2, [r4, #54] @ 0x36 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - hlt 0x0034 │ │ │ │ + hlt 0x003c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r7, #52] @ 0x34 │ │ │ │ + strh r6, [r0, #54] @ 0x36 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - hlt 0x000e │ │ │ │ + hlt 0x0016 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r3, #52] @ 0x34 │ │ │ │ + strh r0, [r4, #52] @ 0x34 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - rev16 r4, r6 │ │ │ │ + rev16 r4, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r7, #50] @ 0x32 │ │ │ │ + strh r6, [r0, #52] @ 0x34 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - rev r4, r7 │ │ │ │ + rev16 r4, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r1, #50] @ 0x32 │ │ │ │ + strh r0, [r2, #50] @ 0x32 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - rev r0, r4 │ │ │ │ + rev r0, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r5, #48] @ 0x30 │ │ │ │ + strh r2, [r6, #48] @ 0x30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r6, 365f02 >::_M_default_append(unsigned int)@@Base+0xe05fe> │ │ │ │ + cbnz r6, 365f04 >::_M_default_append(unsigned int)@@Base+0xe0600> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r7, #46] @ 0x2e │ │ │ │ + strh r2, [r0, #48] @ 0x30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r4, 365f00 >::_M_default_append(unsigned int)@@Base+0xe05fc> │ │ │ │ + cbnz r4, 365f02 >::_M_default_append(unsigned int)@@Base+0xe05fe> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r2, #46] @ 0x2e │ │ │ │ + strh r0, [r3, #46] @ 0x2e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r2, 365f02 >::_M_default_append(unsigned int)@@Base+0xe05fe> │ │ │ │ + cbnz r2, 365f04 >::_M_default_append(unsigned int)@@Base+0xe0600> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r6, #44] @ 0x2c │ │ │ │ + strh r6, [r7, #44] @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r0, 365efe >::_M_default_append(unsigned int)@@Base+0xe05fa> │ │ │ │ + cbnz r0, 365f00 >::_M_default_append(unsigned int)@@Base+0xe05fc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r0, #44] @ 0x2c │ │ │ │ + strh r4, [r1, #44] @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r0, 365f00 >::_M_default_append(unsigned int)@@Base+0xe05fc> │ │ │ │ + cbnz r0, 365f02 >::_M_default_append(unsigned int)@@Base+0xe05fe> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r5, #42] @ 0x2a │ │ │ │ + strh r2, [r6, #42] @ 0x2a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r0, 365f00 >::_M_default_append(unsigned int)@@Base+0xe05fc> │ │ │ │ + cbnz r0, 365f02 >::_M_default_append(unsigned int)@@Base+0xe05fe> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [pc, #408] @ (36608c >::_M_default_append(unsigned int)@@Base+0xe0788>) │ │ │ │ + ldr r5, [pc, #440] @ (3660ac >::_M_default_append(unsigned int)@@Base+0xe07a8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r0, 365f00 >::_M_default_append(unsigned int)@@Base+0xe05fc> │ │ │ │ + cbnz r0, 365f02 >::_M_default_append(unsigned int)@@Base+0xe05fe> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r5, #40] @ 0x28 │ │ │ │ + strh r2, [r6, #40] @ 0x28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - hlt 0x0034 │ │ │ │ + hlt 0x003c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb86a │ │ │ │ + @ instruction: 0xb872 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r6, #34] @ 0x22 │ │ │ │ + strh r4, [r7, #34] @ 0x22 │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3655b0 >::_M_default_append(unsigned int)@@Base+0xdfcac> │ │ │ │ @@ -994408,17 +994408,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - @ instruction: 0xb78c │ │ │ │ + @ instruction: 0xb794 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r3, #28] │ │ │ │ + strh r0, [r4, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3864] @ 0xf18 │ │ │ │ sub sp, #164 @ 0xa4 │ │ │ │ @@ -994860,65 +994860,65 @@ │ │ │ │ b.n 366496 >::_M_default_append(unsigned int)@@Base+0xe0b92> │ │ │ │ nop │ │ │ │ ... │ │ │ │ ldrh r0, [r7, #18] │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strh r4, [r6, #44] @ 0x2c │ │ │ │ + strh r4, [r7, #44] @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldrh r6, [r3, #18] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - stmia r1!, {r1, r3, r4} │ │ │ │ + stmia r1!, {r1, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldrh r4, [r0, #14] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r1, {r1, r2, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r2, r4, r6, r7, lr} │ │ │ │ + push {r2, r3, r4, r6, r7, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r5, r6, lr} │ │ │ │ + push {r1, r3, r5, r6, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r2, r3, r4, r7} │ │ │ │ + push {r2, r5, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r5, #4] │ │ │ │ + strh r0, [r6, #4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r2, r7} │ │ │ │ + push {r2, r3, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r2, #4] │ │ │ │ + strh r0, [r3, #4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r1, r2, r3, r4} │ │ │ │ + push {r1, r2, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r5} │ │ │ │ + push {r1, r3, r5} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r5, #0] │ │ │ │ + strh r4, [r6, #0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r2} │ │ │ │ + push {r2, r3} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r2, #0] │ │ │ │ + strh r0, [r3, #0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - pop {r1, r2, r3, r5, r6, pc} │ │ │ │ + pop {r1, r2, r4, r5, r6, pc} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, #140 @ 0x8c │ │ │ │ + adds r0, #148 @ 0x94 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cbz r4, 3664e0 >::_M_default_append(unsigned int)@@Base+0xe0bdc> │ │ │ │ + cbz r4, 3664e2 >::_M_default_append(unsigned int)@@Base+0xe0bde> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r5, #30] │ │ │ │ + ldrb r4, [r6, #30] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - pop {r1, r2, pc} │ │ │ │ + pop {r1, r2, r3, pc} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r0, 3664ca >::_M_default_append(unsigned int)@@Base+0xe0bc6> │ │ │ │ + cbz r0, 3664cc >::_M_default_append(unsigned int)@@Base+0xe0bc8> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r2, #29] │ │ │ │ + ldrb r4, [r3, #29] │ │ │ │ lsls r0, r1, #1 │ │ │ │ asrs r0, r3, #17 │ │ │ │ movs r0, r0 │ │ │ │ - uxtb r6, r2 │ │ │ │ + uxtb r6, r3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - uxtb r0, r0 │ │ │ │ + uxtb r0, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r1, [sp, #128] @ 0x80 │ │ │ │ adds r4, #1 │ │ │ │ ldr.w r0, [r1, r8] │ │ │ │ cmp r4, r0 │ │ │ │ bge.w 366826 >::_M_default_append(unsigned int)@@Base+0xe0f22> │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ @@ -995657,139 +995657,139 @@ │ │ │ │ bl 17f78 │ │ │ │ b.w 366030 >::_M_default_append(unsigned int)@@Base+0xe072c> │ │ │ │ ldr r3, [sp, #284] @ 0x11c │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ b.n 36660c >::_M_default_append(unsigned int)@@Base+0xe0d08> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - sub sp, #312 @ 0x138 │ │ │ │ + sub sp, #344 @ 0x158 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r3, #19] │ │ │ │ + ldrb r0, [r4, #19] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r5, #76 @ 0x4c │ │ │ │ + cmp r5, #84 @ 0x54 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - rev r2, r5 │ │ │ │ + rev r2, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #56 @ 0x38 │ │ │ │ + sub sp, #88 @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r4, #17] │ │ │ │ + ldrb r6, [r5, #17] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r6, 366cb6 >::_M_default_append(unsigned int)@@Base+0xe13b2> │ │ │ │ + cbnz r6, 366cb8 >::_M_default_append(unsigned int)@@Base+0xe13b4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #1016 @ 0x3f8 │ │ │ │ + add sp, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r1, #16] │ │ │ │ + ldrb r0, [r2, #16] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, sp, #456 @ 0x1c8 │ │ │ │ + add r7, sp, #488 @ 0x1e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #328 @ 0x148 │ │ │ │ + add r7, sp, #360 @ 0x168 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #176 @ 0xb0 │ │ │ │ + add r7, sp, #208 @ 0xd0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r6, #12] │ │ │ │ + ldrb r6, [r7, #12] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb82a │ │ │ │ + @ instruction: 0xb832 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #944 @ 0x3b0 │ │ │ │ + add r6, sp, #976 @ 0x3d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r6, #11] │ │ │ │ + ldrb r6, [r7, #11] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb838 │ │ │ │ + @ instruction: 0xb840 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #688 @ 0x2b0 │ │ │ │ + add r6, sp, #720 @ 0x2d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r6, #10] │ │ │ │ + ldrb r6, [r7, #10] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, sp, #360 @ 0x168 │ │ │ │ + add r6, sp, #392 @ 0x188 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #328 @ 0x148 │ │ │ │ + add r6, sp, #360 @ 0x168 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r3, #9] │ │ │ │ + ldrb r2, [r4, #9] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, sp, #200 @ 0xc8 │ │ │ │ + add r6, sp, #232 @ 0xe8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r7, #8] │ │ │ │ + ldrb r2, [r0, #9] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, sp, #72 @ 0x48 │ │ │ │ + add r6, sp, #104 @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r3, #8] │ │ │ │ + ldrb r2, [r4, #8] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, sp, #624 @ 0x270 │ │ │ │ + add r5, sp, #656 @ 0x290 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb72e │ │ │ │ + @ instruction: 0xb736 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r2, #76 @ 0x4c │ │ │ │ + cmp r2, #84 @ 0x54 │ │ │ │ lsls r4, r1, #1 │ │ │ │ asrs r0, r3, #17 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #512 @ 0x200 │ │ │ │ + add r5, sp, #544 @ 0x220 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r3, #5] │ │ │ │ + ldrb r2, [r4, #5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #154 @ 0x9a │ │ │ │ + cmp r1, #162 @ 0xa2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb678 │ │ │ │ + @ instruction: 0xb680 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #840 @ 0x348 │ │ │ │ + add r4, sp, #872 @ 0x368 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r5, #2] │ │ │ │ + ldrb r4, [r6, #2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, sp, #256 @ 0x100 │ │ │ │ + add r4, sp, #288 @ 0x120 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r1, #1] │ │ │ │ + ldrb r2, [r2, #1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb606 │ │ │ │ + @ instruction: 0xb60e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb622 │ │ │ │ + @ instruction: 0xb62a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb64c │ │ │ │ + @ instruction: 0xb654 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #944 @ 0x3b0 │ │ │ │ + add r3, sp, #976 @ 0x3d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r7, #31] │ │ │ │ + ldrb r0, [r0, #0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - push {r1, r4, r5, r7, lr} │ │ │ │ + push {r1, r3, r4, r5, r7, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r2, r3, r6, r7, lr} │ │ │ │ + push {r2, r4, r6, r7, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r2, r4, r5, r6, r7, lr} │ │ │ │ + push {r1, r2, r3, r4, r5, r6, r7, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #600 @ 0x258 │ │ │ │ + add r3, sp, #632 @ 0x278 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r4, #30] │ │ │ │ + strb r2, [r5, #30] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ + add r3, sp, #440 @ 0x1b8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r6, #29] │ │ │ │ + strb r0, [r7, #29] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r3, sp, #128 @ 0x80 │ │ │ │ + add r3, sp, #160 @ 0xa0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r2, r3, r5, r6, lr} │ │ │ │ + push {r2, r4, r5, r6, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r3, r4, r6, lr} │ │ │ │ + push {r1, r5, r6, lr} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #16 │ │ │ │ + add r3, sp, #48 @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r2, #28] │ │ │ │ + strb r0, [r3, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r2, sp, #928 @ 0x3a0 │ │ │ │ + add r2, sp, #960 @ 0x3c0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r6, #27] │ │ │ │ + strb r4, [r7, #27] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #120 @ 0x78 │ │ │ │ + movs r7, #128 @ 0x80 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r1, r2, r4, r6} │ │ │ │ + push {r1, r2, r3, r4, r6} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r2, r3, r4, r6, r7} │ │ │ │ + push {r2, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r3, r6, r7} │ │ │ │ + push {r1, r4, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #456 @ 0x1c8 │ │ │ │ + add r2, sp, #488 @ 0x1e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r7, #25] │ │ │ │ + strb r6, [r0, #26] │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ mov r4, r0 │ │ │ │ @@ -995863,21 +995863,21 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #24] @ (366e34 >::_M_default_append(unsigned int)@@Base+0xe1530>) │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mvn.w r3, #2 │ │ │ │ b.n 366de2 >::_M_default_append(unsigned int)@@Base+0xe14de> │ │ │ │ nop │ │ │ │ - add r0, sp, #816 @ 0x330 │ │ │ │ + add r0, sp, #848 @ 0x350 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r3, #19] │ │ │ │ + strb r0, [r4, #19] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, sp, #688 @ 0x2b0 │ │ │ │ + add r0, sp, #720 @ 0x2d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r6, 366e8c >::_M_default_append(unsigned int)@@Base+0xe1588> │ │ │ │ + cbz r6, 366e8e >::_M_default_append(unsigned int)@@Base+0xe158a> │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #528] @ (367058 >::_M_default_append(unsigned int)@@Base+0xe1754>) │ │ │ │ sub sp, #32 │ │ │ │ @@ -996088,76 +996088,76 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 366ec2 >::_M_default_append(unsigned int)@@Base+0xe15be> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldrb r2, [r5, #14] │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, sp, #248 @ 0xf8 │ │ │ │ + add r0, sp, #280 @ 0x118 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - uxth r6, r0 │ │ │ │ + uxth r6, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r0, 3670b8 >::_M_default_append(unsigned int)@@Base+0xe17b4> │ │ │ │ + cbz r0, 3670ba >::_M_default_append(unsigned int)@@Base+0xe17b6> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r2, 3670c8 >::_M_default_append(unsigned int)@@Base+0xe17c4> │ │ │ │ + cbz r2, 3670ca >::_M_default_append(unsigned int)@@Base+0xe17c6> │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsls r3, r0, #9 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, sp, #48 @ 0x30 │ │ │ │ + add r0, sp, #80 @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r3, #16] │ │ │ │ + strb r0, [r4, #16] │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldrb r2, [r6, #12] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - add r7, pc, #864 @ (adr r7, 3673e4 >::_M_default_append(unsigned int)@@Base+0xe1ae0>) │ │ │ │ + add r7, pc, #896 @ (adr r7, 367404 >::_M_default_append(unsigned int)@@Base+0xe1b00>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r4, #15] │ │ │ │ + strb r4, [r5, #15] │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r7, [r7, #116] @ 0x74 │ │ │ │ @ instruction: 0xffffeff5 │ │ │ │ - vqshl.u64 d26, d10, #63 @ 0x3f │ │ │ │ + vabdl.u q13, d31, d18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r4, #14] │ │ │ │ + strb r6, [r5, #14] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, pc, #512 @ (adr r7, 36729c >::_M_default_append(unsigned int)@@Base+0xe1998>) │ │ │ │ + add r7, pc, #544 @ (adr r7, 3672bc >::_M_default_append(unsigned int)@@Base+0xe19b8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r1, #14] │ │ │ │ + strb r4, [r2, #14] │ │ │ │ lsls r0, r1, #1 │ │ │ │ mcr2 15, 0, pc, cr15, cr15, {7} @ │ │ │ │ - uxth r6, r0 │ │ │ │ + uxth r6, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #432 @ 0x1b0 │ │ │ │ + add r7, sp, #464 @ 0x1d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #216 @ (adr r7, 367188 >::_M_default_append(unsigned int)@@Base+0xe1884>) │ │ │ │ + add r7, pc, #248 @ (adr r7, 3671a8 >::_M_default_append(unsigned int)@@Base+0xe18a4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r0, #13] │ │ │ │ + strb r2, [r1, #13] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, pc, #112 @ (adr r7, 367128 >::_M_default_append(unsigned int)@@Base+0xe1824>) │ │ │ │ + add r7, pc, #144 @ (adr r7, 367148 >::_M_default_append(unsigned int)@@Base+0xe1844>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r5, #12] │ │ │ │ + strb r0, [r6, #12] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - sxtb r2, r4 │ │ │ │ + sxtb r2, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, sp, #800 @ 0x320 │ │ │ │ + add r0, sp, #832 @ 0x340 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #912 @ (adr r6, 367458 >::_M_default_append(unsigned int)@@Base+0xe1b54>) │ │ │ │ + add r6, pc, #944 @ (adr r6, 367478 >::_M_default_append(unsigned int)@@Base+0xe1b74>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r6, #11] │ │ │ │ + strb r0, [r7, #11] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - sxtb r4, r3 │ │ │ │ + sxtb r4, r4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r4, 367118 >::_M_default_append(unsigned int)@@Base+0xe1814> │ │ │ │ + cbz r4, 36711a >::_M_default_append(unsigned int)@@Base+0xe1816> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #624 @ (adr r6, 367348 >::_M_default_append(unsigned int)@@Base+0xe1a44>) │ │ │ │ + add r6, pc, #656 @ (adr r6, 367368 >::_M_default_append(unsigned int)@@Base+0xe1a64>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r5, #10] │ │ │ │ + strb r0, [r6, #10] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, pc, #504 @ (adr r6, 3672d8 >::_M_default_append(unsigned int)@@Base+0xe19d4>) │ │ │ │ + add r6, pc, #536 @ (adr r6, 3672f8 >::_M_default_append(unsigned int)@@Base+0xe19f4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r1, #10] │ │ │ │ + strb r0, [r2, #10] │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 366e38 >::_M_default_append(unsigned int)@@Base+0xe1534> │ │ │ │ @@ -996178,17 +996178,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r5, pc, #704 @ (adr r5, 3673ec >::_M_default_append(unsigned int)@@Base+0xe1ae8>) │ │ │ │ + add r5, pc, #736 @ (adr r5, 36740c >::_M_default_append(unsigned int)@@Base+0xe1b08>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r7, #6] │ │ │ │ + strb r4, [r0, #7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r4, [pc, #348] @ (3672a0 >::_M_default_append(unsigned int)@@Base+0xe199c>) │ │ │ │ mov r6, r1 │ │ │ │ @@ -996329,33 +996329,33 @@ │ │ │ │ nop.w │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ldrb r0, [r6, #2] │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r4, [r0, #4] │ │ │ │ + ldrh r4, [r1, #4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r0, #26] │ │ │ │ + strb r6, [r1, #26] │ │ │ │ lsls r6, r1, #1 │ │ │ │ strb r6, [r6, #31] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - cbz r2, 3672c0 >::_M_default_append(unsigned int)@@Base+0xe19bc> │ │ │ │ + cbz r2, 3672c2 >::_M_default_append(unsigned int)@@Base+0xe19be> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r2, 3672c6 >::_M_default_append(unsigned int)@@Base+0xe19c2> │ │ │ │ + cbz r2, 3672c8 >::_M_default_append(unsigned int)@@Base+0xe19c4> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #488 @ 0x1e8 │ │ │ │ + cbz r2, 3672c0 >::_M_default_append(unsigned int)@@Base+0xe19bc> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r5, #23] │ │ │ │ + strb r2, [r6, #23] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r4, 3672d4 >::_M_default_append(unsigned int)@@Base+0xe19d0> │ │ │ │ + cbz r4, 3672d6 >::_M_default_append(unsigned int)@@Base+0xe19d2> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #320 @ 0x140 │ │ │ │ + sub sp, #352 @ 0x160 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r4, 3672d2 >::_M_default_append(unsigned int)@@Base+0xe19ce> │ │ │ │ + cbz r4, 3672d4 >::_M_default_append(unsigned int)@@Base+0xe19d0> │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r6, r2 │ │ │ │ ldr r2, [pc, #380] @ (367460 >::_M_default_append(unsigned int)@@Base+0xe1b5c>) │ │ │ │ @@ -996512,37 +996512,37 @@ │ │ │ │ ldrh r4, [r2, #24] │ │ │ │ itet eq │ │ │ │ andeq r5, r0 │ │ │ │ strbne r0, [r2, #28] │ │ │ │ lsleq r3, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strb r0, [r7, #8] │ │ │ │ + strb r0, [r0, #9] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r4, 367496 >::_M_default_append(unsigned int)@@Base+0xe1b92> │ │ │ │ + cbz r4, 367498 >::_M_default_append(unsigned int)@@Base+0xe1b94> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #944 @ 0x3b0 │ │ │ │ + add r7, sp, #976 @ 0x3d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r6, #116] @ 0x74 │ │ │ │ + ldr r4, [r7, #116] @ 0x74 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r0, #28] │ │ │ │ + strh r6, [r1, #28] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - cbz r6, 367490 >::_M_default_append(unsigned int)@@Base+0xe1b8c> │ │ │ │ + cbz r6, 367492 >::_M_default_append(unsigned int)@@Base+0xe1b8e> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r3, #20 │ │ │ │ + lsrs r2, r4, #20 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, sp, #424 @ 0x1a8 │ │ │ │ + add r7, sp, #456 @ 0x1c8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r6, #108] @ 0x6c │ │ │ │ + ldr r2, [r7, #108] @ 0x6c │ │ │ │ lsls r0, r1, #1 │ │ │ │ strb r2, [r1, #24] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - add r7, sp, #64 @ 0x40 │ │ │ │ + add r7, sp, #96 @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r3, #104] @ 0x68 │ │ │ │ + ldr r0, [r4, #104] @ 0x68 │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr.w r1, [pc, #1612] @ 367ae8 >::_M_default_append(unsigned int)@@Base+0xe21e4> │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ blx 122b8 │ │ │ │ cmp r0, #0 │ │ │ │ beq.w 36780a >::_M_default_append(unsigned int)@@Base+0xe1f06> │ │ │ │ @@ -997117,122 +997117,122 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 367962 >::_M_default_append(unsigned int)@@Base+0xe205e> │ │ │ │ nop.w │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ - strb r6, [r6, #18] │ │ │ │ + strb r6, [r7, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r7, #31] │ │ │ │ + ldrb r0, [r0, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sub sp, #120 @ 0x78 │ │ │ │ + sub sp, #152 @ 0x98 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #96 @ 0x60 │ │ │ │ + sub sp, #128 @ 0x80 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #56 @ 0x38 │ │ │ │ + sub sp, #88 @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r2, #26] │ │ │ │ + ldrb r0, [r3, #26] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add sp, #384 @ 0x180 │ │ │ │ + add sp, #416 @ 0x1a0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r1, #36] @ 0x24 │ │ │ │ + strh r6, [r2, #36] @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r7, #34] @ 0x22 │ │ │ │ + strh r0, [r0, #36] @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r5, #23] │ │ │ │ + ldrb r2, [r6, #23] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r5, #15] │ │ │ │ + strb r0, [r6, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r1, #15] │ │ │ │ + strb r6, [r2, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r2, #15] │ │ │ │ + strb r4, [r3, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #72 @ 0x48 │ │ │ │ + sub sp, #104 @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r3, #8] │ │ │ │ + strh r4, [r4, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r0, #8] │ │ │ │ + strh r6, [r1, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r5, #26] │ │ │ │ + ldrb r0, [r6, #26] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [sp, #696] @ 0x2b8 │ │ │ │ + str r6, [sp, #728] @ 0x2d8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r7, #196 @ 0xc4 │ │ │ │ + movs r7, #204 @ 0xcc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - orn r0, sl, #13303808 @ 0xcb0000 │ │ │ │ - asrs r0, r3, #7 │ │ │ │ + orns r0, r2, #13303808 @ 0xcb0000 │ │ │ │ + asrs r0, r4, #7 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldr r6, [sp, #104] @ 0x68 │ │ │ │ + ldr r6, [sp, #136] @ 0x88 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r4, 367b56 >::_M_default_append(unsigned int)@@Base+0xe2252> │ │ │ │ + cbz r4, 367b58 >::_M_default_append(unsigned int)@@Base+0xe2254> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r2, 367b54 >::_M_default_append(unsigned int)@@Base+0xe2250> │ │ │ │ + cbz r2, 367b56 >::_M_default_append(unsigned int)@@Base+0xe2252> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #384 @ 0x180 │ │ │ │ + sub sp, #416 @ 0x1a0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #480 @ 0x1e0 │ │ │ │ + cbz r0, 367b50 >::_M_default_append(unsigned int)@@Base+0xe224c> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r2, 367b7c >::_M_default_append(unsigned int)@@Base+0xe2278> │ │ │ │ + cbz r2, 367b7e >::_M_default_append(unsigned int)@@Base+0xe227a> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #872] @ 0x368 │ │ │ │ + ldr r4, [sp, #904] @ 0x388 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #96 @ 0x60 │ │ │ │ + add r3, sp, #128 @ 0x80 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #320 @ 0x140 │ │ │ │ + add r5, sp, #352 @ 0x160 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #496 @ 0x1f0 │ │ │ │ + add r3, sp, #528 @ 0x210 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #768 @ 0x300 │ │ │ │ + add r2, sp, #800 @ 0x320 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #224 @ 0xe0 │ │ │ │ + add r3, sp, #256 @ 0x100 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #488 @ 0x1e8 │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #960] @ 0x3c0 │ │ │ │ + ldr r3, [sp, #992] @ 0x3e0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #88 @ 0x58 │ │ │ │ + add r2, sp, #120 @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r3, #24] │ │ │ │ + ldr r6, [r4, #24] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, sp, #1000 @ 0x3e8 │ │ │ │ + add r2, sp, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r2, #29 │ │ │ │ + lsls r2, r3, #29 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r3, sp, #704 @ 0x2c0 │ │ │ │ + add r3, sp, #736 @ 0x2e0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #824 @ 0x338 │ │ │ │ + add r1, sp, #856 @ 0x358 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #304 @ 0x130 │ │ │ │ + add r2, sp, #336 @ 0x150 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #688 @ 0x2b0 │ │ │ │ + add r1, sp, #720 @ 0x2d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #992] @ 0x3e0 │ │ │ │ + ldr r3, [sp, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #744 @ 0x2e8 │ │ │ │ + add r2, sp, #776 @ 0x308 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r3, #116] @ 0x74 │ │ │ │ + ldr r4, [r4, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r3, #10] │ │ │ │ + strb r6, [r4, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #280 @ 0x118 │ │ │ │ + add r3, sp, #312 @ 0x138 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #264 @ 0x108 │ │ │ │ + add r3, sp, #296 @ 0x128 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #232 @ 0xe8 │ │ │ │ + add r3, sp, #264 @ 0x108 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r7, #4] │ │ │ │ + ldrb r6, [r0, #5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, sp, #624 @ 0x270 │ │ │ │ + add r0, sp, #656 @ 0x290 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r4, #0] │ │ │ │ + ldr r4, [r5, #0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, sp, #512 @ 0x200 │ │ │ │ + add r0, sp, #544 @ 0x220 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #1008 @ 0x3f0 │ │ │ │ + add r2, sp, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ movw r1, #1474 @ 0x5c2 │ │ │ │ ldr r0, [pc, #868] @ (367f30 >::_M_default_append(unsigned int)@@Base+0xe262c>) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -997557,83 +997557,83 @@ │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ b.w 3673ea >::_M_default_append(unsigned int)@@Base+0xe1ae6> │ │ │ │ ... │ │ │ │ b.n 367946 >::_M_default_append(unsigned int)@@Base+0xe2042> │ │ │ │ asrs r6, r4, #20 │ │ │ │ ldmia r3, {r0, r1, r3, r4, r5, r6} │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ - add r7, pc, #464 @ (adr r7, 368104 >::_M_default_append(unsigned int)@@Base+0xe2800>) │ │ │ │ + add r7, pc, #496 @ (adr r7, 368124 >::_M_default_append(unsigned int)@@Base+0xe2820>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r7, #108] @ 0x6c │ │ │ │ + str r4, [r0, #112] @ 0x70 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, pc, #344 @ (adr r7, 368094 >::_M_default_append(unsigned int)@@Base+0xe2790>) │ │ │ │ + add r7, pc, #376 @ (adr r7, 3680b4 >::_M_default_append(unsigned int)@@Base+0xe27b0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r3, #108] @ 0x6c │ │ │ │ + str r6, [r4, #108] @ 0x6c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r7, pc, #120 @ (adr r7, 367fbc >::_M_default_append(unsigned int)@@Base+0xe26b8>) │ │ │ │ + add r7, pc, #152 @ (adr r7, 367fdc >::_M_default_append(unsigned int)@@Base+0xe26d8>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r4, #104] @ 0x68 │ │ │ │ + str r6, [r5, #104] @ 0x68 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, pc, #856 @ (adr r6, 3682a4 >::_M_default_append(unsigned int)@@Base+0xe29a0>) │ │ │ │ + add r6, pc, #888 @ (adr r6, 3682c4 >::_M_default_append(unsigned int)@@Base+0xe29c0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r3, #100] @ 0x64 │ │ │ │ + str r6, [r4, #100] @ 0x64 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, pc, #608 @ (adr r6, 3681b4 >::_M_default_append(unsigned int)@@Base+0xe28b0>) │ │ │ │ + add r6, pc, #640 @ (adr r6, 3681d4 >::_M_default_append(unsigned int)@@Base+0xe28d0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r4, #96] @ 0x60 │ │ │ │ + str r0, [r5, #96] @ 0x60 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, pc, #400 @ (adr r6, 3680ec >::_M_default_append(unsigned int)@@Base+0xe27e8>) │ │ │ │ + add r6, pc, #432 @ (adr r6, 36810c >::_M_default_append(unsigned int)@@Base+0xe2808>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r5, #92] @ 0x5c │ │ │ │ + str r4, [r6, #92] @ 0x5c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, pc, #176 @ (adr r6, 368014 >::_M_default_append(unsigned int)@@Base+0xe2710>) │ │ │ │ + add r6, pc, #208 @ (adr r6, 368034 >::_M_default_append(unsigned int)@@Base+0xe2730>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r6, #88] @ 0x58 │ │ │ │ + str r4, [r7, #88] @ 0x58 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, sp, #304 @ 0x130 │ │ │ │ + add r0, sp, #336 @ 0x150 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r7, #17] │ │ │ │ + ldrb r4, [r0, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r5, #17] │ │ │ │ + ldrb r2, [r6, #17] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r3, #23] │ │ │ │ + strb r6, [r4, #23] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, sp, #352 @ 0x160 │ │ │ │ + add r0, sp, #384 @ 0x180 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #696 @ (adr r5, 368238 >::_M_default_append(unsigned int)@@Base+0xe2934>) │ │ │ │ + add r5, pc, #728 @ (adr r5, 368258 >::_M_default_append(unsigned int)@@Base+0xe2954>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r6, #80] @ 0x50 │ │ │ │ + str r6, [r7, #80] @ 0x50 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, pc, #488 @ (adr r5, 368170 >::_M_default_append(unsigned int)@@Base+0xe286c>) │ │ │ │ + add r5, pc, #520 @ (adr r5, 368190 >::_M_default_append(unsigned int)@@Base+0xe288c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r0, #80] @ 0x50 │ │ │ │ + str r2, [r1, #80] @ 0x50 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, pc, #208 @ (adr r5, 368060 >::_M_default_append(unsigned int)@@Base+0xe275c>) │ │ │ │ + add r5, pc, #240 @ (adr r5, 368080 >::_M_default_append(unsigned int)@@Base+0xe277c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r7, #72] @ 0x48 │ │ │ │ + str r4, [r0, #76] @ 0x4c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, pc, #0 @ (adr r5, 367f98 >::_M_default_append(unsigned int)@@Base+0xe2694>) │ │ │ │ + add r5, pc, #32 @ (adr r5, 367fb8 >::_M_default_append(unsigned int)@@Base+0xe26b4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r1, #72] @ 0x48 │ │ │ │ + str r0, [r2, #72] @ 0x48 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, pc, #792 @ (adr r4, 3682b8 >::_M_default_append(unsigned int)@@Base+0xe29b4>) │ │ │ │ + add r4, pc, #824 @ (adr r4, 3682d8 >::_M_default_append(unsigned int)@@Base+0xe29d4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r1, #68] @ 0x44 │ │ │ │ + str r6, [r2, #68] @ 0x44 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, pc, #664 @ (adr r4, 368240 >::_M_default_append(unsigned int)@@Base+0xe293c>) │ │ │ │ + add r4, pc, #696 @ (adr r4, 368260 >::_M_default_append(unsigned int)@@Base+0xe295c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r5, #64] @ 0x40 │ │ │ │ + str r6, [r6, #64] @ 0x40 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, pc, #456 @ (adr r4, 368178 >::_M_default_append(unsigned int)@@Base+0xe2874>) │ │ │ │ + add r4, pc, #488 @ (adr r4, 368198 >::_M_default_append(unsigned int)@@Base+0xe2894>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r7, #60] @ 0x3c │ │ │ │ + str r2, [r0, #64] @ 0x40 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, pc, #224 @ (adr r4, 368098 >::_M_default_append(unsigned int)@@Base+0xe2794>) │ │ │ │ + add r4, pc, #256 @ (adr r4, 3680b8 >::_M_default_append(unsigned int)@@Base+0xe27b4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r0, #60] @ 0x3c │ │ │ │ + str r0, [r1, #60] @ 0x3c │ │ │ │ lsls r0, r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ strd r2, r3, [sp, #80] @ 0x50 │ │ │ │ bl 5ebe88 │ │ │ │ cbz r0, 367fec >::_M_default_append(unsigned int)@@Base+0xe26e8> │ │ │ │ @@ -998164,101 +998164,101 @@ │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ b.w 3673ea >::_M_default_append(unsigned int)@@Base+0xe1ae6> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - add r3, pc, #304 @ (adr r3, 3686c4 >::_M_default_append(unsigned int)@@Base+0xe2dc0>) │ │ │ │ + add r3, pc, #336 @ (adr r3, 3686e4 >::_M_default_append(unsigned int)@@Base+0xe2de0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #200 @ (adr r6, 368660 >::_M_default_append(unsigned int)@@Base+0xe2d5c>) │ │ │ │ + add r6, pc, #232 @ (adr r6, 368680 >::_M_default_append(unsigned int)@@Base+0xe2d7c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, pc, #160 @ (adr r3, 36863c >::_M_default_append(unsigned int)@@Base+0xe2d38>) │ │ │ │ + add r3, pc, #192 @ (adr r3, 36865c >::_M_default_append(unsigned int)@@Base+0xe2d58>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #736 @ (adr r7, 368880 >::_M_default_append(unsigned int)@@Base+0xe2f7c>) │ │ │ │ + add r7, pc, #768 @ (adr r7, 3688a0 >::_M_default_append(unsigned int)@@Base+0xe2f9c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, pc, #888 @ (adr r2, 36891c >::_M_default_append(unsigned int)@@Base+0xe3018>) │ │ │ │ + add r2, pc, #920 @ (adr r2, 36893c >::_M_default_append(unsigned int)@@Base+0xe3038>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, sp, #0 │ │ │ │ + add r2, sp, #32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, pc, #720 @ (adr r2, 36887c >::_M_default_append(unsigned int)@@Base+0xe2f78>) │ │ │ │ + add r2, pc, #752 @ (adr r2, 36889c >::_M_default_append(unsigned int)@@Base+0xe2f98>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r7, #32] │ │ │ │ + str r2, [r0, #36] @ 0x24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r2, pc, #584 @ (adr r2, 3687fc >::_M_default_append(unsigned int)@@Base+0xe2ef8>) │ │ │ │ + add r2, pc, #616 @ (adr r2, 36881c >::_M_default_append(unsigned int)@@Base+0xe2f18>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #984 @ (adr r6, 368990 >::_M_default_append(unsigned int)@@Base+0xe308c>) │ │ │ │ + add r6, pc, #1016 @ (adr r6, 3689b0 >::_M_default_append(unsigned int)@@Base+0xe30ac>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #712 @ (adr r6, 368884 >::_M_default_append(unsigned int)@@Base+0xe2f80>) │ │ │ │ + add r6, pc, #744 @ (adr r6, 3688a4 >::_M_default_append(unsigned int)@@Base+0xe2fa0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #592 @ (adr r6, 368810 >::_M_default_append(unsigned int)@@Base+0xe2f0c>) │ │ │ │ + add r6, pc, #624 @ (adr r6, 368830 >::_M_default_append(unsigned int)@@Base+0xe2f2c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r7, #116] @ 0x74 │ │ │ │ - lsls r3, r1, #1 │ │ │ │ - str r4, [r4, #116] @ 0x74 │ │ │ │ + str r4, [r0, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ str r4, [r5, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, pc, #176 @ (adr r4, 368680 >::_M_default_append(unsigned int)@@Base+0xe2d7c>) │ │ │ │ + str r4, [r6, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r6, #18] │ │ │ │ + add r4, pc, #208 @ (adr r4, 3686a0 >::_M_default_append(unsigned int)@@Base+0xe2d9c>) │ │ │ │ + lsls r3, r1, #1 │ │ │ │ + strb r6, [r7, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #944 @ (adr r0, 368988 >::_M_default_append(unsigned int)@@Base+0xe3084>) │ │ │ │ + add r0, pc, #976 @ (adr r0, 3689a8 >::_M_default_append(unsigned int)@@Base+0xe30a4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r6, #4] │ │ │ │ + str r4, [r7, #4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r1, #16] │ │ │ │ + ldrh r6, [r2, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #720 @ (adr r4, 3688b4 >::_M_default_append(unsigned int)@@Base+0xe2fb0>) │ │ │ │ + add r4, pc, #752 @ (adr r4, 3688d4 >::_M_default_append(unsigned int)@@Base+0xe2fd0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #312 @ (adr r0, 368720 >::_M_default_append(unsigned int)@@Base+0xe2e1c>) │ │ │ │ + add r0, pc, #344 @ (adr r0, 368740 >::_M_default_append(unsigned int)@@Base+0xe2e3c>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r6, [r2, r7] │ │ │ │ + ldrsh r6, [r3, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r0, pc, #184 @ (adr r0, 3686a8 >::_M_default_append(unsigned int)@@Base+0xe2da4>) │ │ │ │ + add r0, pc, #216 @ (adr r0, 3686c8 >::_M_default_append(unsigned int)@@Base+0xe2dc4>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r6, [r6, r6] │ │ │ │ + ldrsh r6, [r7, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r7, [sp, #944] @ 0x3b0 │ │ │ │ + ldr r7, [sp, #976] @ 0x3d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r4, [r6, r5] │ │ │ │ + ldrsh r4, [r7, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r7, [sp, #824] @ 0x338 │ │ │ │ + ldr r7, [sp, #856] @ 0x358 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r4, [r2, r5] │ │ │ │ + ldrsh r4, [r3, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r7, [sp, #608] @ 0x260 │ │ │ │ + ldr r7, [sp, #640] @ 0x280 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r0, [r4, r4] │ │ │ │ + ldrsh r0, [r5, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r7, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r7, [sp, #512] @ 0x200 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r0, [r0, r4] │ │ │ │ + ldrsh r0, [r1, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r3, #4] │ │ │ │ + ldrh r6, [r4, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [sp, #120] @ 0x78 │ │ │ │ + ldr r7, [sp, #152] @ 0x98 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r6, [r4, r2] │ │ │ │ + ldrsh r6, [r5, r2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [sp, #920] @ 0x398 │ │ │ │ + ldr r6, [sp, #952] @ 0x3b8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r6, [r5, r1] │ │ │ │ + ldrsh r6, [r6, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [sp, #688] @ 0x2b0 │ │ │ │ + ldr r6, [sp, #720] @ 0x2d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r4, [r6, r0] │ │ │ │ + ldrsh r4, [r7, r0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [sp, #320] @ 0x140 │ │ │ │ + ldr r6, [sp, #352] @ 0x160 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r3, r7] │ │ │ │ + ldrb r0, [r4, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r5, [sp, #848] @ 0x350 │ │ │ │ + ldr r5, [sp, #880] @ 0x370 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r3, r5] │ │ │ │ + ldrb r4, [r4, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r3, [pc, #740] @ (368928 >::_M_default_append(unsigned int)@@Base+0xe3024>) │ │ │ │ add r4, sp, #88 @ 0x58 │ │ │ │ strd r0, r0, [sp, #4] │ │ │ │ add r3, pc │ │ │ │ str r4, [sp, #0] │ │ │ │ vldr d0, [pc, #720] @ 368920 >::_M_default_append(unsigned int)@@Base+0xe301c> │ │ │ │ @@ -998526,73 +998526,73 @@ │ │ │ │ ldr r0, [pc, #136] @ (36899c >::_M_default_append(unsigned int)@@Base+0xe3098>) │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ b.w 3673ea >::_M_default_append(unsigned int)@@Base+0xe1ae6> │ │ │ │ ... │ │ │ │ - lsls r4, r2, #22 │ │ │ │ + lsls r4, r3, #22 │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldr r4, [sp, #832] @ 0x340 │ │ │ │ + ldr r4, [sp, #864] @ 0x360 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r3, r1] │ │ │ │ + ldrb r0, [r4, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r4, [sp, #736] @ 0x2e0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r7, r0] │ │ │ │ + ldrb r0, [r0, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r0, [r3, #0] │ │ │ │ + strb r0, [r4, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r4, [sp, #488] @ 0x1e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, pc, #16 @ (adr r0, 368958 >::_M_default_append(unsigned int)@@Base+0xe3054>) │ │ │ │ + add r0, pc, #48 @ (adr r0, 368978 >::_M_default_append(unsigned int)@@Base+0xe3074>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #240] @ 0xf0 │ │ │ │ + ldr r4, [sp, #272] @ 0x110 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r0, r7] │ │ │ │ + ldrh r4, [r1, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r3, [sp, #944] @ 0x3b0 │ │ │ │ + ldr r3, [sp, #976] @ 0x3d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r6, r5] │ │ │ │ + ldrh r4, [r7, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r3, [sp, #704] @ 0x2c0 │ │ │ │ + ldr r3, [sp, #736] @ 0x2e0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r7, r4] │ │ │ │ + ldrh r0, [r0, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r3, [sp, #480] @ 0x1e0 │ │ │ │ + ldr r3, [sp, #512] @ 0x200 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r0, r4] │ │ │ │ + ldrh r0, [r1, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r3, [sp, #248] @ 0xf8 │ │ │ │ + ldr r3, [sp, #280] @ 0x118 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r0, r3] │ │ │ │ + ldrh r6, [r1, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [r3, #68] @ 0x44 │ │ │ │ + ldr r2, [r4, #68] @ 0x44 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 368dfc >::_M_default_append(unsigned int)@@Base+0xe34f8> │ │ │ │ + b.n 368e0c >::_M_default_append(unsigned int)@@Base+0xe3508> │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #8] │ │ │ │ + ldr r3, [sp, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #16] │ │ │ │ + ldr r7, [sp, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #784] @ 0x310 │ │ │ │ + ldr r2, [sp, #816] @ 0x330 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r1, r1] │ │ │ │ + ldrh r4, [r2, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [sp, #664] @ 0x298 │ │ │ │ + ldr r2, [sp, #696] @ 0x2b8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [sp, #816] @ 0x330 │ │ │ │ + ldr r6, [sp, #848] @ 0x350 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r2, [sp, #488] @ 0x1e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r7, r7] │ │ │ │ + ldrh r2, [r0, r0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [sp, #224] @ 0xe0 │ │ │ │ + ldr r2, [sp, #256] @ 0x100 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r0, r7] │ │ │ │ + ldr r0, [r1, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ str r3, [sp, #0] │ │ │ │ add r1, sp, #68 @ 0x44 │ │ │ │ ldr r2, [sp, #84] @ 0x54 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ bl 18a6ec │ │ │ │ @@ -998986,125 +998986,125 @@ │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ b.w 3673ea >::_M_default_append(unsigned int)@@Base+0xe1ae6> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldr r1, [sp, #520] @ 0x208 │ │ │ │ + ldr r1, [sp, #552] @ 0x228 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r1, r4] │ │ │ │ + ldr r0, [r2, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r1, [sp, #304] @ 0x130 │ │ │ │ + ldr r1, [sp, #336] @ 0x150 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r2, r3] │ │ │ │ + ldr r2, [r3, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r1, [sp, #168] @ 0xa8 │ │ │ │ + ldr r1, [sp, #200] @ 0xc8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r6, r2] │ │ │ │ + ldr r2, [r7, r2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r1, [sp, #48] @ 0x30 │ │ │ │ + ldr r1, [sp, #80] @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #248] @ 0xf8 │ │ │ │ + ldr r4, [sp, #280] @ 0x118 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [sp, #848] @ 0x350 │ │ │ │ + ldr r0, [sp, #880] @ 0x370 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r3, r1] │ │ │ │ + ldr r4, [r4, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r0, [sp, #760] @ 0x2f8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r4, [sp, #488] @ 0x1e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r0, [sp, #496] @ 0x1f0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r4, [r7, r7] │ │ │ │ + ldr r4, [r0, r0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [sp, #200] @ 0xc8 │ │ │ │ + ldr r0, [sp, #232] @ 0xe8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r7, r6] │ │ │ │ + ldrsb r2, [r0, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [sp, #80] @ 0x50 │ │ │ │ + ldr r0, [sp, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r3, r6] │ │ │ │ + ldrsb r2, [r4, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r7, [sp, #992] @ 0x3e0 │ │ │ │ + ldr r0, [sp, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r6, [r7, r5] │ │ │ │ + ldrsb r6, [r0, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r7, [sp, #880] @ 0x370 │ │ │ │ + str r7, [sp, #912] @ 0x390 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r4, r5] │ │ │ │ + ldrsb r2, [r5, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r7, [sp, #768] @ 0x300 │ │ │ │ + str r7, [sp, #800] @ 0x320 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r6, [r0, r5] │ │ │ │ + ldrsb r6, [r1, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r7, [sp, #648] @ 0x288 │ │ │ │ + str r7, [sp, #680] @ 0x2a8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r0, [r5, r4] │ │ │ │ + ldrsb r0, [r6, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r7, [sp, #528] @ 0x210 │ │ │ │ + str r7, [sp, #560] @ 0x230 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r1, r4] │ │ │ │ + ldrsb r2, [r2, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r6, #4] │ │ │ │ + strh r6, [r7, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r7, [sp, #200] @ 0xc8 │ │ │ │ + str r7, [sp, #232] @ 0xe8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r7, r2] │ │ │ │ + ldrsb r2, [r0, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r7, [sp, #72] @ 0x48 │ │ │ │ + str r7, [sp, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r3, r2] │ │ │ │ + ldrsb r2, [r4, r2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [sp, #968] @ 0x3c8 │ │ │ │ + str r6, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r2, [r7, r1] │ │ │ │ + ldrsb r2, [r0, r2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [sp, #848] @ 0x350 │ │ │ │ + str r6, [sp, #880] @ 0x370 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #672] @ 0x2a0 │ │ │ │ + ldr r4, [sp, #704] @ 0x2c0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #32] │ │ │ │ + ldr r5, [sp, #64] @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #688] @ 0x2b0 │ │ │ │ + str r6, [sp, #720] @ 0x2d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #544] @ 0x220 │ │ │ │ + ldr r4, [sp, #576] @ 0x240 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #576] @ 0x240 │ │ │ │ + str r6, [sp, #608] @ 0x260 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #528] @ 0x210 │ │ │ │ + ldr r3, [sp, #560] @ 0x230 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #912] @ 0x390 │ │ │ │ + ldr r3, [sp, #944] @ 0x3b0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #416] @ 0x1a0 │ │ │ │ + str r6, [sp, #448] @ 0x1c0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #400] @ 0x190 │ │ │ │ + ldr r3, [sp, #432] @ 0x1b0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #304] @ 0x130 │ │ │ │ + str r6, [sp, #336] @ 0x150 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r3, #60] @ 0x3c │ │ │ │ + strh r0, [r4, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [sp, #976] @ 0x3d0 │ │ │ │ + ldr r4, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [sp, #80] @ 0x50 │ │ │ │ + str r6, [sp, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r3, r6] │ │ │ │ + strb r2, [r4, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r5, [sp, #880] @ 0x370 │ │ │ │ + str r5, [sp, #912] @ 0x390 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r4, r5] │ │ │ │ + strb r4, [r5, r5] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r5, [sp, #656] @ 0x290 │ │ │ │ + str r5, [sp, #688] @ 0x2b0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r5, r4] │ │ │ │ + strb r4, [r6, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r5, [sp, #424] @ 0x1a8 │ │ │ │ + str r5, [sp, #456] @ 0x1c8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r6, r3] │ │ │ │ + strb r2, [r7, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ mov sl, r1 │ │ │ │ @@ -999549,78 +999549,78 @@ │ │ │ │ b.n 3690e2 >::_M_default_append(unsigned int)@@Base+0xe37de> │ │ │ │ nop │ │ │ │ ... │ │ │ │ ldrh r0, [r0, r4] │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r3, [sp, #536] @ 0x218 │ │ │ │ + str r3, [sp, #568] @ 0x238 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r1, r4] │ │ │ │ + strh r6, [r2, r4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r3, [sp, #224] @ 0xe0 │ │ │ │ + str r3, [sp, #256] @ 0x100 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r0, r3] │ │ │ │ + strh r0, [r1, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [sp, #600] @ 0x258 │ │ │ │ + ldr r2, [sp, #632] @ 0x278 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfb3e004e │ │ │ │ - str r2, [sp, #448] @ 0x1c0 │ │ │ │ + @ instruction: 0xfb46004e │ │ │ │ + str r2, [sp, #480] @ 0x1e0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r7, r7] │ │ │ │ + strh r0, [r0, r0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r2, [r2, r4] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - str r2, [sp, #216] @ 0xd8 │ │ │ │ + str r2, [sp, #248] @ 0xf8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r7, r6] │ │ │ │ + str r6, [r0, r7] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [sp, #112] @ 0x70 │ │ │ │ + str r2, [sp, #144] @ 0x90 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r4, r6] │ │ │ │ + str r4, [r5, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [sp, #8] │ │ │ │ + str r2, [sp, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r1, r6] │ │ │ │ + str r2, [r2, r6] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [sp, #824] @ 0x338 │ │ │ │ + str r0, [sp, #856] @ 0x358 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r2, r1] │ │ │ │ + str r6, [r3, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [sp, #720] @ 0x2d0 │ │ │ │ + str r0, [sp, #752] @ 0x2f0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r7, r0] │ │ │ │ + str r4, [r0, r1] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [sp, #616] @ 0x268 │ │ │ │ + str r0, [sp, #648] @ 0x288 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r4, r0] │ │ │ │ + str r2, [r5, r0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [sp, #512] @ 0x200 │ │ │ │ + str r0, [sp, #544] @ 0x220 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r1, r0] │ │ │ │ + str r0, [r2, r0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [sp, #408] @ 0x198 │ │ │ │ + str r0, [sp, #440] @ 0x1b8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [pc, #952] @ (369784 >::_M_default_append(unsigned int)@@Base+0xe3e80>) │ │ │ │ + ldr r7, [pc, #984] @ (3697a4 >::_M_default_append(unsigned int)@@Base+0xe3ea0>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [sp, #304] @ 0x130 │ │ │ │ + str r0, [sp, #336] @ 0x150 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [pc, #848] @ (369724 >::_M_default_append(unsigned int)@@Base+0xe3e20>) │ │ │ │ + ldr r7, [pc, #880] @ (369744 >::_M_default_append(unsigned int)@@Base+0xe3e40>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [sp, #200] @ 0xc8 │ │ │ │ + str r0, [sp, #232] @ 0xe8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [pc, #744] @ (3696c4 >::_M_default_append(unsigned int)@@Base+0xe3dc0>) │ │ │ │ + ldr r7, [pc, #776] @ (3696e4 >::_M_default_append(unsigned int)@@Base+0xe3de0>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [sp, #96] @ 0x60 │ │ │ │ + str r0, [sp, #128] @ 0x80 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [pc, #640] @ (369664 >::_M_default_append(unsigned int)@@Base+0xe3d60>) │ │ │ │ + ldr r7, [pc, #672] @ (369684 >::_M_default_append(unsigned int)@@Base+0xe3d80>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r7, #62] @ 0x3e │ │ │ │ + str r0, [sp, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [pc, #536] @ (369604 >::_M_default_append(unsigned int)@@Base+0xe3d00>) │ │ │ │ + ldr r7, [pc, #568] @ (369624 >::_M_default_append(unsigned int)@@Base+0xe3d20>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldr r0, [sp, #212] @ 0xd4 │ │ │ │ add r5, sp, #68 @ 0x44 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ ldr r0, [sp, #208] @ 0xd0 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ @@ -999674,25 +999674,25 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #32] @ (3694a4 >::_M_default_append(unsigned int)@@Base+0xe3ba0>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3690e2 >::_M_default_append(unsigned int)@@Base+0xe37de> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - ldrh r4, [r7, #54] @ 0x36 │ │ │ │ + ldrh r4, [r0, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [pc, #528] @ (3696a8 >::_M_default_append(unsigned int)@@Base+0xe3da4>) │ │ │ │ + ldr r6, [pc, #560] @ (3696c8 >::_M_default_append(unsigned int)@@Base+0xe3dc4>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r4, #54] @ 0x36 │ │ │ │ + ldrh r2, [r5, #54] @ 0x36 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [pc, #424] @ (369648 >::_M_default_append(unsigned int)@@Base+0xe3d44>) │ │ │ │ + ldr r6, [pc, #456] @ (369668 >::_M_default_append(unsigned int)@@Base+0xe3d64>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r1, #54] @ 0x36 │ │ │ │ + ldrh r0, [r2, #54] @ 0x36 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [pc, #320] @ (3695e8 >::_M_default_append(unsigned int)@@Base+0xe3ce4>) │ │ │ │ + ldr r6, [pc, #352] @ (369608 >::_M_default_append(unsigned int)@@Base+0xe3d04>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2912] @ 0xb60 │ │ │ │ subw sp, sp, #1132 @ 0x46c │ │ │ │ @@ -1000035,65 +1000035,65 @@ │ │ │ │ b.n 369712 >::_M_default_append(unsigned int)@@Base+0xe3e0e> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ strb r4, [r5, r4] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r7} │ │ │ │ + ldmia r1, {r1, r2, r3, r4, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r0, [r7, #60] @ 0x3c │ │ │ │ + strh r0, [r0, #62] @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #712] @ 0x2c8 │ │ │ │ + str r5, [sp, #744] @ 0x2e8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r5, #72] @ 0x48 │ │ │ │ + str r0, [r6, #72] @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrh r2, [r6, #44] @ 0x2c │ │ │ │ + ldrh r2, [r7, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #440] @ 0x1b8 │ │ │ │ + str r5, [sp, #472] @ 0x1d8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ strb r2, [r1, r1] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - bpl.n 369798 >::_M_default_append(unsigned int)@@Base+0xe3e94> │ │ │ │ + bpl.n 3697a8 >::_M_default_append(unsigned int)@@Base+0xe3ea4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r5, [sp, #408] @ 0x198 │ │ │ │ + str r5, [sp, #440] @ 0x1b8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, sp, #264 @ 0x108 │ │ │ │ + add r6, sp, #296 @ 0x128 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bpl.n 369940 >::_M_default_append(unsigned int)@@Base+0xe403c> │ │ │ │ + bpl.n 369950 >::_M_default_append(unsigned int)@@Base+0xe404c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r5, [sp, #160] @ 0xa0 │ │ │ │ + str r5, [sp, #192] @ 0xc0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r5, [sp, #584] @ 0x248 │ │ │ │ + str r5, [sp, #616] @ 0x268 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r4, #32] │ │ │ │ + ldrh r0, [r5, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #1000] @ 0x3e8 │ │ │ │ + str r5, [sp, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #960 @ 0x3c0 │ │ │ │ + add r4, sp, #992 @ 0x3e0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r7, #28] │ │ │ │ + ldrh r6, [r0, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ + str r4, [sp, #72] @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r6, #26] │ │ │ │ + ldrh r0, [r7, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #496] @ 0x1f0 │ │ │ │ + str r3, [sp, #528] @ 0x210 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r1, #26] │ │ │ │ + ldrh r4, [r2, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #800] @ 0x320 │ │ │ │ + str r2, [sp, #832] @ 0x340 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r4, #24] │ │ │ │ + ldrh r6, [r5, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [pc, #696] @ (369b7c >::_M_default_append(unsigned int)@@Base+0xe4278>) │ │ │ │ + ldr r2, [pc, #728] @ (369b9c >::_M_default_append(unsigned int)@@Base+0xe4298>) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r1, #24] │ │ │ │ + ldrh r4, [r2, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #656] @ 0x290 │ │ │ │ + str r3, [sp, #688] @ 0x2b0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2936] @ 0xb78 │ │ │ │ mov r9, r2 │ │ │ │ ldr.w r2, [pc, #1296] @ 369df0 >::_M_default_append(unsigned int)@@Base+0xe44ec> │ │ │ │ @@ -1000592,103 +1000592,103 @@ │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ b.n 36996e >::_M_default_append(unsigned int)@@Base+0xe406a> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ str r0, [r2, r4] │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r3, [sp, #360] @ 0x168 │ │ │ │ + str r3, [sp, #392] @ 0x188 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #320] @ 0x140 │ │ │ │ + str r3, [sp, #352] @ 0x160 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r6, #14] │ │ │ │ + ldrh r4, [r7, #14] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #328] @ 0x148 │ │ │ │ + str r3, [sp, #360] @ 0x168 │ │ │ │ lsls r3, r1, #1 │ │ │ │ str r2, [r0, r2] │ │ │ │ lsls r3, r2, #1 │ │ │ │ - str r3, [sp, #336] @ 0x150 │ │ │ │ + str r3, [sp, #368] @ 0x170 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #944] @ 0x3b0 │ │ │ │ + str r3, [sp, #976] @ 0x3d0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r7, r4] │ │ │ │ + ldrb r0, [r0, r5] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - str r4, [sp, #280] @ 0x118 │ │ │ │ + str r4, [sp, #312] @ 0x138 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r4, #6] │ │ │ │ + ldrh r0, [r5, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [sp, #160] @ 0xa0 │ │ │ │ + str r4, [sp, #192] @ 0xc0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r0, #8] │ │ │ │ + ldrh r6, [r1, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r2, #0] │ │ │ │ + ldrh r2, [r3, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r3, [sp, #464] @ 0x1d0 │ │ │ │ + str r3, [sp, #496] @ 0x1f0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r7, #62] @ 0x3e │ │ │ │ + ldrh r0, [r0, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r1, [sp, #136] @ 0x88 │ │ │ │ + str r1, [sp, #168] @ 0xa8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r4, #0] │ │ │ │ + ldrh r0, [r5, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r6, #56] @ 0x38 │ │ │ │ + strh r6, [r7, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r5, #60] @ 0x3c │ │ │ │ + strh r6, [r6, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [sp, #864] @ 0x360 │ │ │ │ + str r2, [sp, #896] @ 0x380 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r2, #54] @ 0x36 │ │ │ │ + strh r0, [r3, #54] @ 0x36 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - mov r0, fp │ │ │ │ + mov r0, ip │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r2, [r6, #52] @ 0x34 │ │ │ │ + strh r2, [r7, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r1, [sp, #232] @ 0xe8 │ │ │ │ + str r1, [sp, #264] @ 0x108 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r1, #52] @ 0x34 │ │ │ │ + strh r2, [r2, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - mov r2, r2 │ │ │ │ + mov r2, r3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r4, [r5, #50] @ 0x32 │ │ │ │ + strh r4, [r6, #50] @ 0x32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r0!, {r2, r3, r4, r5, r7} │ │ │ │ + ldmia r0!, {r2, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r1, [sp, #360] @ 0x168 │ │ │ │ + str r1, [sp, #392] @ 0x188 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r0, #50] @ 0x32 │ │ │ │ + strh r2, [r1, #50] @ 0x32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r6, #62] @ 0x3e │ │ │ │ + ldrh r0, [r7, #62] @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r3, #48] @ 0x30 │ │ │ │ + strh r0, [r4, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #64] @ 0x40 │ │ │ │ + str r0, [sp, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r7, #46] @ 0x2e │ │ │ │ + strh r0, [r0, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #360] @ 0x168 │ │ │ │ + str r0, [sp, #392] @ 0x188 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r3, #46] @ 0x2e │ │ │ │ + strh r6, [r4, #46] @ 0x2e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #704] @ 0x2c0 │ │ │ │ + str r0, [sp, #736] @ 0x2e0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r0, #46] @ 0x2e │ │ │ │ + strh r4, [r1, #46] @ 0x2e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r4, r9 │ │ │ │ + cmp r4, sl │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r4, #44] @ 0x2c │ │ │ │ + strh r6, [r5, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r6, r5 │ │ │ │ + cmp r6, r6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r0, [r1, #44] @ 0x2c │ │ │ │ + strh r0, [r2, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r0, r2 │ │ │ │ + cmp r0, r3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r2, [r5, #42] @ 0x2a │ │ │ │ + strh r2, [r6, #42] @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add sl, lr │ │ │ │ + add sl, pc │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2856] @ 0xb28 │ │ │ │ mov r8, r2 │ │ │ │ @@ -1001170,81 +1001170,81 @@ │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ... │ │ │ │ ldr r3, [pc, #176] @ (36a49c >::_M_default_append(unsigned int)@@Base+0xe4b98>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - movs r3, #116 @ 0x74 │ │ │ │ + movs r3, #124 @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #152] @ 0x98 │ │ │ │ + str r0, [sp, #184] @ 0xb8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r1, #32] │ │ │ │ + strh r2, [r2, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [sp, #208] @ 0xd0 │ │ │ │ + str r0, [sp, #240] @ 0xf0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r2, [pc, #600] @ (36a65c >::_M_default_append(unsigned int)@@Base+0xe4d58>) │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r0, [r0, #0] │ │ │ │ + ldrh r0, [r1, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r6, #20] │ │ │ │ + ldrb r4, [r7, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r4, r0] │ │ │ │ + ldrh r4, [r5, r0] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r3!, {r2, r7} │ │ │ │ + ldmia r3, {r2, r3, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r5, #24] │ │ │ │ + strh r6, [r6, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r1, #62] @ 0x3e │ │ │ │ + ldrh r2, [r2, #62] @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r1, #24] │ │ │ │ + ldrh r4, [r2, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3, {r1, r3} │ │ │ │ + ldmia r3!, {r1, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r3, #22] │ │ │ │ + ldrh r2, [r4, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r4, [r3, r1] │ │ │ │ + ldrsb r4, [r4, r1] │ │ │ │ lsls r6, r1, #1 │ │ │ │ - ldrh r6, [r7, #58] @ 0x3a │ │ │ │ + ldrh r6, [r0, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r2, #10] │ │ │ │ + strh r2, [r3, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r6, #54] @ 0x36 │ │ │ │ + ldrh r0, [r7, #54] @ 0x36 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r2, pc, #200 @ (adr r2, 36a504 >::_M_default_append(unsigned int)@@Base+0xe4c00>) │ │ │ │ + add r2, pc, #232 @ (adr r2, 36a524 >::_M_default_append(unsigned int)@@Base+0xe4c20>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #96 @ (adr r2, 36a4a0 >::_M_default_append(unsigned int)@@Base+0xe4b9c>) │ │ │ │ + add r2, pc, #128 @ (adr r2, 36a4c0 >::_M_default_append(unsigned int)@@Base+0xe4bbc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r7, #6] │ │ │ │ + strh r6, [r0, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r2, #50] @ 0x32 │ │ │ │ + ldrh r6, [r3, #50] @ 0x32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r2, #2] │ │ │ │ + strh r4, [r3, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r6, #42] @ 0x2a │ │ │ │ + ldrh r0, [r7, #42] @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r2, #0] │ │ │ │ + strh r4, [r3, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r6, #38] @ 0x26 │ │ │ │ + ldrh r4, [r7, #38] @ 0x26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r6, #31] │ │ │ │ + ldrb r0, [r7, #31] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r4, #30] │ │ │ │ + ldrh r6, [r5, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r7, #30] │ │ │ │ + ldrb r2, [r0, #31] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r4, #32] │ │ │ │ + ldrh r2, [r5, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r2, #30] │ │ │ │ + ldrb r6, [r3, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r7, #30 │ │ │ │ + subs r7, #38 @ 0x26 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r7, #29] │ │ │ │ + ldrb r4, [r0, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r7, #4 │ │ │ │ + subs r7, #12 │ │ │ │ lsls r0, r1, #1 │ │ │ │ mov fp, r0 │ │ │ │ ldr r0, [pc, #116] @ (36a4f0 >::_M_default_append(unsigned int)@@Base+0xe4bec>) │ │ │ │ movw r1, #273 @ 0x111 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -1001284,29 +1001284,29 @@ │ │ │ │ ldr r0, [pc, #44] @ (36a50c >::_M_default_append(unsigned int)@@Base+0xe4c08>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 369f5a >::_M_default_append(unsigned int)@@Base+0xe4656> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldrb r0, [r0, #27] │ │ │ │ + ldrb r0, [r1, #27] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, #72 @ 0x48 │ │ │ │ + subs r6, #80 @ 0x50 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r4, #26] │ │ │ │ + ldrb r4, [r5, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, #44 @ 0x2c │ │ │ │ + subs r6, #52 @ 0x34 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r0, [r1, #26] │ │ │ │ + ldrb r0, [r2, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, #16 │ │ │ │ + subs r6, #24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r5, #25] │ │ │ │ + ldrb r4, [r6, #25] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r5, #242 @ 0xf2 │ │ │ │ + subs r5, #250 @ 0xfa │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3816] @ 0xee8 │ │ │ │ ldr.w r1, [pc, #3108] @ 36b148 >::_M_default_append(unsigned int)@@Base+0xe5844> │ │ │ │ sub sp, #244 @ 0xf4 │ │ │ │ @@ -1002459,155 +1002459,155 @@ │ │ │ │ mvn.w sl, #1 │ │ │ │ b.w 36a5de >::_M_default_append(unsigned int)@@Base+0xe4cda> │ │ │ │ nop │ │ │ │ add ip, r9 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r6, #30] │ │ │ │ + ldrh r6, [r7, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r7, #29] │ │ │ │ + strb r0, [r0, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r6, #21] │ │ │ │ + ldrb r6, [r7, #21] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, #252 @ 0xfc │ │ │ │ + subs r5, #4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ add r2, r2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrh r2, [r7, #26] │ │ │ │ + ldrh r2, [r0, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r6, #200 @ 0xc8 │ │ │ │ + movs r6, #208 @ 0xd0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r6, #224 @ 0xe0 │ │ │ │ + movs r6, #232 @ 0xe8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r6, #19] │ │ │ │ + ldrb r6, [r7, #19] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, #124 @ 0x7c │ │ │ │ + subs r4, #132 @ 0x84 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r1, #24] │ │ │ │ + ldrh r6, [r2, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r7, #18] │ │ │ │ + ldrb r0, [r0, #19] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, #62 @ 0x3e │ │ │ │ + subs r4, #70 @ 0x46 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r2, [r3, #18] │ │ │ │ + ldrb r2, [r4, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r7, #18] │ │ │ │ + ldrh r0, [r0, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r0, #6] │ │ │ │ + strh r4, [r1, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r0, #14] │ │ │ │ + ldrb r6, [r1, #14] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r3, #12 │ │ │ │ + subs r3, #20 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r4, [r6, #30] │ │ │ │ + ldrb r4, [r7, #30] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r6, #12] │ │ │ │ + ldrb r6, [r7, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, #184 @ 0xb8 │ │ │ │ + subs r2, #192 @ 0xc0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r4, #212 @ 0xd4 │ │ │ │ + movs r4, #220 @ 0xdc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r4, #236 @ 0xec │ │ │ │ + movs r4, #244 @ 0xf4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r5, #11] │ │ │ │ + ldrb r4, [r6, #11] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, #114 @ 0x72 │ │ │ │ + subs r2, #122 @ 0x7a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r6, [r1, #11] │ │ │ │ + ldrb r6, [r2, #11] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r2, #8] │ │ │ │ + ldrh r6, [r3, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r5, #10] │ │ │ │ + ldrb r4, [r6, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, #50 @ 0x32 │ │ │ │ + subs r2, #58 @ 0x3a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r1, r5] │ │ │ │ + str r0, [r2, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r0, r4] │ │ │ │ + str r0, [r1, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r4, [r5, #8] │ │ │ │ + ldrb r4, [r6, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r2, #4] │ │ │ │ + ldrh r4, [r3, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r7, #7] │ │ │ │ + ldrb r4, [r0, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r1, #130 @ 0x82 │ │ │ │ + subs r1, #138 @ 0x8a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r6, #2] │ │ │ │ + ldrh r4, [r7, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r0!, {r4, r5, r6, r7} │ │ │ │ + stmia r0!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - udf #94 @ 0x5e │ │ │ │ + udf #102 @ 0x66 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - ldrb r2, [r7, #7] │ │ │ │ + ldrb r2, [r0, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r3, #3] │ │ │ │ + ldrb r2, [r4, #3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r7, #60] @ 0x3c │ │ │ │ + strh r2, [r0, #62] @ 0x3e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r2, 36b270 >::_M_default_append(unsigned int)@@Base+0xe596c> │ │ │ │ + cbz r2, 36b272 >::_M_default_append(unsigned int)@@Base+0xe596e> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r4, #8] │ │ │ │ + ldrh r0, [r5, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r5, #1] │ │ │ │ + ldrb r4, [r6, #1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r5, #8] │ │ │ │ + ldrh r6, [r6, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r1, #18] │ │ │ │ + ldrb r4, [r2, #18] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r5, #0] │ │ │ │ + ldrh r2, [r6, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r6, #0] │ │ │ │ + ldrh r0, [r7, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r3, #100 @ 0x64 │ │ │ │ + adds r3, #108 @ 0x6c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r2, #36] @ 0x24 │ │ │ │ + strh r0, [r3, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r6, #34] @ 0x22 │ │ │ │ + strh r0, [r7, #34] @ 0x22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bcc.n 36b1e0 >::_M_default_append(unsigned int)@@Base+0xe58dc> │ │ │ │ + bcc.n 36b1f0 >::_M_default_append(unsigned int)@@Base+0xe58ec> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r3, #10] │ │ │ │ + ldrb r6, [r4, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #88] @ 0x58 │ │ │ │ + ldr r5, [sp, #120] @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r4, #21] │ │ │ │ + strb r4, [r5, #21] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r0, #6] │ │ │ │ + ldrh r6, [r1, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r2, #6] │ │ │ │ + ldrb r0, [r3, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r5, #44] @ 0x2c │ │ │ │ + ldrh r2, [r6, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r5, #44] @ 0x2c │ │ │ │ + ldrh r4, [r6, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r5, #48] @ 0x30 │ │ │ │ + ldrh r4, [r6, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r1, #20] │ │ │ │ + strb r2, [r2, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r0, #6] │ │ │ │ + ldrb r0, [r1, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r2, #7] │ │ │ │ + ldrb r0, [r3, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r2, #80] @ 0x50 │ │ │ │ + str r6, [r3, #80] @ 0x50 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r4, #12] │ │ │ │ + strb r2, [r5, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, #168 @ 0xa8 │ │ │ │ + adds r2, #176 @ 0xb0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r0, [r1, #12] │ │ │ │ + strb r0, [r2, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, #142 @ 0x8e │ │ │ │ + adds r2, #150 @ 0x96 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r4, [r5, #28] │ │ │ │ + strb r4, [r6, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r3, #8] │ │ │ │ + strb r0, [r4, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r1, #160 @ 0xa0 │ │ │ │ + adds r1, #168 @ 0xa8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 535750 │ │ │ │ mov r7, r0 │ │ │ │ cmp r0, #1 │ │ │ │ beq.w 36a9b0 >::_M_default_append(unsigned int)@@Base+0xe50ac> │ │ │ │ @@ -1003619,238 +1003619,238 @@ │ │ │ │ ldr r0, [pc, #472] @ (36bf40 >::_M_default_append(unsigned int)@@Base+0xe663c>) │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ str.w r8, [sp, #140] @ 0x8c │ │ │ │ b.w 36b052 >::_M_default_append(unsigned int)@@Base+0xe574e> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - strb r4, [r7, #2] │ │ │ │ + strb r4, [r0, #3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, #66 @ 0x42 │ │ │ │ + adds r0, #74 @ 0x4a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r4, [r3, #2] │ │ │ │ + strb r4, [r4, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, #34 @ 0x22 │ │ │ │ + adds r0, #42 @ 0x2a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r6, [r6, #1] │ │ │ │ + strb r6, [r7, #1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r6, #28] │ │ │ │ + ldrb r0, [r7, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r5, #3] │ │ │ │ + ldrb r0, [r6, #3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r1, #0] │ │ │ │ + strb r4, [r2, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r2, #2] │ │ │ │ + strh r4, [r3, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r4, #124] @ 0x7c │ │ │ │ + ldr r4, [r5, #124] @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r7, #106 @ 0x6a │ │ │ │ + cmp r7, #114 @ 0x72 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r0, #124] @ 0x7c │ │ │ │ + ldr r4, [r1, #124] @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r1, #2] │ │ │ │ + strh r4, [r2, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r4, #120] @ 0x78 │ │ │ │ + ldr r0, [r5, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r0, #25] │ │ │ │ + ldrb r0, [r1, #25] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r0, #120] @ 0x78 │ │ │ │ + ldr r0, [r1, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r7, #6 │ │ │ │ + cmp r7, #14 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r0, [r3, #116] @ 0x74 │ │ │ │ + ldr r0, [r4, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r1, #28] │ │ │ │ + ldrb r2, [r2, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r3, #112] @ 0x70 │ │ │ │ + ldr r0, [r4, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r3, #26] │ │ │ │ + ldrb r4, [r4, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r4, #108] @ 0x6c │ │ │ │ + ldr r6, [r5, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r6, #24] │ │ │ │ + ldrb r6, [r7, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r7, #104] @ 0x68 │ │ │ │ + ldr r6, [r0, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r1, #23] │ │ │ │ + ldrb r0, [r2, #23] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r2, #104] @ 0x68 │ │ │ │ + ldr r2, [r3, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r7, #30] │ │ │ │ + ldrb r0, [r0, #31] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r1, #0] │ │ │ │ + strh r4, [r2, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r4, #100] @ 0x64 │ │ │ │ + ldr r2, [r5, #100] @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r4, [r5, r6] │ │ │ │ + ldrsh r4, [r6, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r1, #22] │ │ │ │ + ldrh r2, [r2, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r5, #96] @ 0x60 │ │ │ │ + ldr r2, [r6, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r7, #15] │ │ │ │ + strb r4, [r0, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r5, #16] │ │ │ │ + ldrh r6, [r6, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r6, #92] @ 0x5c │ │ │ │ + ldr r6, [r7, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r6, #12] │ │ │ │ + ldrh r0, [r7, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r2, #92] @ 0x5c │ │ │ │ + ldr r4, [r3, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r0, #11] │ │ │ │ + strb r6, [r1, #11] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r3, #8] │ │ │ │ + ldrh r4, [r4, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r4, #88] @ 0x58 │ │ │ │ + ldr r0, [r5, #88] @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r3, #4] │ │ │ │ + ldrh r6, [r4, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r7, #84] @ 0x54 │ │ │ │ + ldr r6, [r0, #88] @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r6, #92] @ 0x5c │ │ │ │ + ldr r4, [r7, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r1, #0] │ │ │ │ + ldrh r2, [r2, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r1, #84] @ 0x54 │ │ │ │ + ldr r2, [r2, #84] @ 0x54 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r2, #60] @ 0x3c │ │ │ │ + strh r0, [r3, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r4, #80] @ 0x50 │ │ │ │ + ldr r6, [r5, #80] @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r0, #56] @ 0x38 │ │ │ │ + strh r0, [r1, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r0, #80] @ 0x50 │ │ │ │ + ldr r0, [r1, #80] @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r2, #52] @ 0x34 │ │ │ │ + strh r0, [r3, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r1, #76] @ 0x4c │ │ │ │ + ldr r2, [r2, #76] @ 0x4c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r4, #12] │ │ │ │ + ldrh r2, [r5, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r4, #3] │ │ │ │ + strb r4, [r5, #3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r5, #60] @ 0x3c │ │ │ │ + ldr r4, [r6, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r6, [r6, #36] @ 0x24 │ │ │ │ + strh r6, [r7, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r2, #40] @ 0x28 │ │ │ │ + strh r2, [r3, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r6, #6] │ │ │ │ + ldrh r0, [r7, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r6, #6] │ │ │ │ + ldrh r2, [r7, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xfb780049 │ │ │ │ - ldr r0, [r3, #60] @ 0x3c │ │ │ │ + @ instruction: 0xfb800049 │ │ │ │ + ldr r0, [r4, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r6, #40] @ 0x28 │ │ │ │ + ldr r2, [r7, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r2, #8] │ │ │ │ + ldrh r0, [r3, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r1, #40] @ 0x28 │ │ │ │ + ldr r4, [r2, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r4, #4] │ │ │ │ + ldrh r0, [r5, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r3, #36] @ 0x24 │ │ │ │ + ldr r4, [r4, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r1, #236 @ 0xec │ │ │ │ + cmp r1, #244 @ 0xf4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [r4, #32] │ │ │ │ + ldr r6, [r5, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r3, #40] @ 0x28 │ │ │ │ + ldr r4, [r4, #40] @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r6, [r6, #8] │ │ │ │ + ldrh r6, [r7, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r6, #28] │ │ │ │ + ldr r2, [r7, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r0, #6] │ │ │ │ + ldrh r0, [r1, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r2, #28] │ │ │ │ + ldr r0, [r3, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r3, #56] @ 0x38 │ │ │ │ + strh r2, [r4, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r0, #60] @ 0x3c │ │ │ │ + strh r2, [r1, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r4, #24] │ │ │ │ + ldr r0, [r5, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r4, [r1, #56] @ 0x38 │ │ │ │ + strh r4, [r2, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r0, 36bed4 >::_M_default_append(unsigned int)@@Base+0xe65d0> │ │ │ │ + cbz r0, 36bed6 >::_M_default_append(unsigned int)@@Base+0xe65d2> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r4, #4] │ │ │ │ + ldr r2, [r5, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r7, #234 @ 0xea │ │ │ │ + movs r7, #242 @ 0xf2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r0, #4] │ │ │ │ + ldr r4, [r1, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r7, #204 @ 0xcc │ │ │ │ + movs r7, #212 @ 0xd4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [r4, #0] │ │ │ │ + ldr r6, [r5, #0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r7, #174 @ 0xae │ │ │ │ + movs r7, #182 @ 0xb6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [r5, #124] @ 0x7c │ │ │ │ + str r6, [r6, #124] @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r7, #116 @ 0x74 │ │ │ │ + movs r7, #124 @ 0x7c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r0, #124] @ 0x7c │ │ │ │ + str r4, [r1, #124] @ 0x7c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r5, #4] │ │ │ │ + strh r2, [r6, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r5, #120] @ 0x78 │ │ │ │ + str r0, [r6, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r7, #46 @ 0x2e │ │ │ │ + movs r7, #54 @ 0x36 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r1, #120] @ 0x78 │ │ │ │ + str r0, [r2, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r7, #14 │ │ │ │ + movs r7, #22 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r3, #116] @ 0x74 │ │ │ │ + str r4, [r4, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r4, #13] │ │ │ │ + ldrb r6, [r5, #13] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r6, #112] @ 0x70 │ │ │ │ + str r6, [r7, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r1, #12] │ │ │ │ + ldrb r4, [r2, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r2, #112] @ 0x70 │ │ │ │ + str r6, [r3, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r4, [r7, #9] │ │ │ │ + ldrb r4, [r0, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r6, #108] @ 0x6c │ │ │ │ + str r4, [r7, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r7, #7] │ │ │ │ + ldrb r6, [r0, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r1, #108] @ 0x6c │ │ │ │ + str r0, [r2, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r5, #12] │ │ │ │ + ldrb r6, [r6, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r2, #27] │ │ │ │ + strb r6, [r3, #27] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r6, #100] @ 0x64 │ │ │ │ + str r4, [r7, #100] @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r5, #252 @ 0xfc │ │ │ │ + movs r6, #4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r3, #100] @ 0x64 │ │ │ │ + str r0, [r4, #100] @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r5, #222 @ 0xde │ │ │ │ + movs r5, #230 @ 0xe6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r7, #96] @ 0x60 │ │ │ │ + str r4, [r0, #100] @ 0x64 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r1, #4] │ │ │ │ + ldrb r2, [r2, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r3, #96] @ 0x60 │ │ │ │ + str r6, [r4, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r1, #1] │ │ │ │ + ldrb r0, [r2, #1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r3, #15] │ │ │ │ + strb r4, [r4, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r4, #92] @ 0x5c │ │ │ │ + str r4, [r5, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r1, #31] │ │ │ │ + strb r2, [r2, #31] │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr.w r0, [pc, #1712] @ 36c5f8 >::_M_default_append(unsigned int)@@Base+0xe6cf4> │ │ │ │ mov.w r1, #928 @ 0x3a0 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr.w r0, [pc, #1700] @ 36c5fc >::_M_default_append(unsigned int)@@Base+0xe6cf8> │ │ │ │ @@ -1004452,153 +1004452,153 @@ │ │ │ │ ldr r1, [pc, #292] @ (36c70c >::_M_default_append(unsigned int)@@Base+0xe6e08>) │ │ │ │ add r1, pc │ │ │ │ b.n 36c560 >::_M_default_append(unsigned int)@@Base+0xe6c5c> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ - str r4, [r6, #60] @ 0x3c │ │ │ │ + str r4, [r7, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r5, #25] │ │ │ │ + strb r4, [r6, #25] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r2, #60] @ 0x3c │ │ │ │ + str r2, [r3, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r3, #86 @ 0x56 │ │ │ │ + movs r3, #94 @ 0x5e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r6, #56] @ 0x38 │ │ │ │ + str r4, [r7, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r3, #56 @ 0x38 │ │ │ │ + movs r3, #64 @ 0x40 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r2, #56] @ 0x38 │ │ │ │ + str r2, [r3, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r1, #19] │ │ │ │ + strb r2, [r2, #19] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r6, #52] @ 0x34 │ │ │ │ + str r2, [r7, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r7, #13] │ │ │ │ + strb r4, [r0, #14] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r2, #120] @ 0x78 │ │ │ │ + str r0, [r3, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r0, #16] │ │ │ │ + ldrh r4, [r1, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r0, #36] @ 0x24 │ │ │ │ + str r4, [r1, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #200 @ 0xc8 │ │ │ │ + movs r1, #208 @ 0xd0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r4, #32] │ │ │ │ + str r4, [r5, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #168 @ 0xa8 │ │ │ │ + movs r1, #176 @ 0xb0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r0, #32] │ │ │ │ + str r4, [r1, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #136 @ 0x88 │ │ │ │ + movs r1, #144 @ 0x90 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r4, #28] │ │ │ │ + str r4, [r5, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #104 @ 0x68 │ │ │ │ + movs r1, #112 @ 0x70 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r0, #28] │ │ │ │ + str r4, [r1, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #72 @ 0x48 │ │ │ │ + movs r1, #80 @ 0x50 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r2, #24] │ │ │ │ + str r4, [r3, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #26 │ │ │ │ + movs r1, #34 @ 0x22 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [r6, #20] │ │ │ │ + str r6, [r7, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r0, #250 @ 0xfa │ │ │ │ + movs r1, #2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r3, #20] │ │ │ │ + str r0, [r4, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r0, #220 @ 0xdc │ │ │ │ + movs r0, #228 @ 0xe4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r7, #16] │ │ │ │ + str r0, [r0, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r0, #112] @ 0x70 │ │ │ │ + ldr r0, [r1, #112] @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r1, #29] │ │ │ │ + strb r4, [r2, #29] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r0, #16] │ │ │ │ + str r2, [r1, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r1, #108] @ 0x6c │ │ │ │ + ldr r6, [r2, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r5, #22] │ │ │ │ + strb r6, [r6, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r1, #12] │ │ │ │ + str r0, [r2, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r2, #104] @ 0x68 │ │ │ │ + ldr r6, [r3, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r2, #29] │ │ │ │ + strb r2, [r3, #29] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r0, #104] @ 0x68 │ │ │ │ + ldr r6, [r1, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r0, #104] @ 0x68 │ │ │ │ + ldr r0, [r1, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r3, #76] @ 0x4c │ │ │ │ + str r4, [r4, #76] @ 0x4c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r2, [r0, #58] @ 0x3a │ │ │ │ + strh r2, [r1, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r6, [r2, r6] │ │ │ │ + ldrsh r6, [r3, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, r3, #4 │ │ │ │ + subs r4, r4, #4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsh r0, [r5, r5] │ │ │ │ + ldrsh r0, [r6, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, r6, #3 │ │ │ │ + subs r0, r7, #3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsh r0, [r2, r5] │ │ │ │ + ldrsh r0, [r3, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r2, #3 │ │ │ │ + subs r6, r3, #3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrsh r4, [r6, r4] │ │ │ │ + ldrsh r4, [r7, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r6, #25] │ │ │ │ + strb r6, [r7, #25] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r2, [r2, r4] │ │ │ │ + ldrsh r2, [r3, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r1, #28] │ │ │ │ + strb r0, [r2, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r4, [r5, r3] │ │ │ │ + ldrsh r4, [r6, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r3, #26] │ │ │ │ + strb r6, [r4, #26] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r4, [r1, r3] │ │ │ │ + ldrsh r4, [r2, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r6, [r1, #24] │ │ │ │ + strb r6, [r2, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsh r2, [r5, r2] │ │ │ │ + ldrsh r2, [r6, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r2, #22] │ │ │ │ + strb r0, [r3, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r0, #44] @ 0x2c │ │ │ │ + str r6, [r1, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r6, r7] │ │ │ │ + ldrb r2, [r7, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r7, #56] @ 0x38 │ │ │ │ + ldr r6, [r0, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r6, #13] │ │ │ │ + strb r2, [r7, #13] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r2, [r1, r7] │ │ │ │ + ldrb r2, [r2, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r1, #56] @ 0x38 │ │ │ │ + ldr r4, [r2, #56] @ 0x38 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r1, #14] │ │ │ │ + strb r4, [r2, #14] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r6, [r1, r6] │ │ │ │ + ldrb r6, [r2, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r3, #52] @ 0x34 │ │ │ │ + ldr r4, [r4, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r2, [r3, #10] │ │ │ │ + strb r2, [r4, #10] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r1, #52] @ 0x34 │ │ │ │ + ldr r2, [r2, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [r0, #52] @ 0x34 │ │ │ │ + ldr r4, [r1, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r7, #48] @ 0x30 │ │ │ │ + ldr r6, [r0, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr.w sl, [pc, #444] @ 36c8d0 >::_M_default_append(unsigned int)@@Base+0xe6fcc> │ │ │ │ mov r7, r9 │ │ │ │ add sl, pc │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ cmp r7, r3 │ │ │ │ bge.w 36adf8 >::_M_default_append(unsigned int)@@Base+0xe54f4> │ │ │ │ @@ -1004749,37 +1004749,37 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #56] @ (36c8fc >::_M_default_append(unsigned int)@@Base+0xe6ff8>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 36bf84 >::_M_default_append(unsigned int)@@Base+0xe6680> │ │ │ │ - str r6, [r7, #4] │ │ │ │ + str r6, [r0, #8] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r2, [r7, r5] │ │ │ │ + ldrh r2, [r0, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r1, #15] │ │ │ │ + strb r4, [r2, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r4, [r2, r5] │ │ │ │ + ldrh r4, [r3, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r3, r3 │ │ │ │ + subs r2, r4, r3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r6, r4] │ │ │ │ + ldrh r6, [r7, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r4, r7, r2 │ │ │ │ + subs r4, r0, r3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r4, [r6, #12] │ │ │ │ + ldr r4, [r7, #12] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrh r0, [r5, r2] │ │ │ │ + ldrh r0, [r6, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r5, r0 │ │ │ │ + subs r6, r6, r0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r1, r2] │ │ │ │ + ldrh r0, [r2, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r1, r0 │ │ │ │ + subs r6, r2, r0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #216] @ (36c9ec >::_M_default_append(unsigned int)@@Base+0xe70e8>) │ │ │ │ @@ -1004867,43 +1004867,43 @@ │ │ │ │ ldr r0, [pc, #76] @ (36ca28 >::_M_default_append(unsigned int)@@Base+0xe7124>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 36c95c >::_M_default_append(unsigned int)@@Base+0xe7058> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldrb r4, [r6, #7] │ │ │ │ + ldrb r4, [r7, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ movs r0, #216 @ 0xd8 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrb r0, [r5, #6] │ │ │ │ + ldrb r0, [r6, #6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r4, [r2, #7] │ │ │ │ + ldrb r4, [r3, #7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [r6, r7] │ │ │ │ + ldr r6, [r7, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r7, r5 │ │ │ │ + adds r6, r0, r6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r6, [r3, r7] │ │ │ │ + ldr r6, [r4, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r4, r5 │ │ │ │ + adds r6, r5, r5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ movs r0, #128 @ 0x80 │ │ │ │ lsls r3, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - ldr r2, [r3, r6] │ │ │ │ + ldr r2, [r4, r6] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r4, r4 │ │ │ │ + adds r2, r5, r4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ blt.n 36cabe >::_M_default_append(unsigned int)@@Base+0xe71ba> │ │ │ │ - vtbx.8 d21, {d15-d16}, d30 │ │ │ │ + vqrshrn.u64 d21, q11, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r6, r3 │ │ │ │ + adds r6, r7, r3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #192] @ (36cb00 >::_M_default_append(unsigned int)@@Base+0xe71fc>) │ │ │ │ @@ -1004982,39 +1004982,39 @@ │ │ │ │ ldr r0, [pc, #68] @ (36cb34 >::_M_default_append(unsigned int)@@Base+0xe7230>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 36ca88 >::_M_default_append(unsigned int)@@Base+0xe7184> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldrb r0, [r1, #3] │ │ │ │ + ldrb r0, [r2, #3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ subs r4, r5, #6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldrb r4, [r7, #1] │ │ │ │ + ldrb r4, [r0, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r0, [r5, #2] │ │ │ │ + ldrb r0, [r6, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r1, r3] │ │ │ │ + ldr r2, [r2, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r2, r1 │ │ │ │ + adds r2, r3, r1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ subs r4, r5, #5 │ │ │ │ lsls r3, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr5, cr15, {7} │ │ │ │ - ldr r6, [r0, r2] │ │ │ │ + ldr r6, [r1, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r1, r0 │ │ │ │ + adds r6, r2, r0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ bge.n 36cba2 >::_M_default_append(unsigned int)@@Base+0xe729e> │ │ │ │ - vqrshrun.s64 d21, q5, #1 │ │ │ │ + vtbx.8 d21, {d15}, d18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r4, #31 │ │ │ │ + asrs r2, r5, #31 │ │ │ │ lsls r0, r1, #1 │ │ │ │ mov r0, r1 │ │ │ │ bx lr │ │ │ │ subs r0, r1, r2 │ │ │ │ clz r0, r0 │ │ │ │ lsrs r0, r0, #5 │ │ │ │ bx lr │ │ │ │ @@ -1005066,15 +1005066,15 @@ │ │ │ │ b.n 36cb94 >::_M_default_append(unsigned int)@@Base+0xe7290> │ │ │ │ movs r0, #0 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ movs r0, #1 │ │ │ │ b.n 36cbb6 >::_M_default_append(unsigned int)@@Base+0xe72b2> │ │ │ │ nop │ │ │ │ - stmia r0!, {r1, r5, r6} │ │ │ │ + stmia r0!, {r1, r3, r5, r6} │ │ │ │ lsls r6, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #32 │ │ │ │ mov r7, r1 │ │ │ │ @@ -1005270,39 +1005270,39 @@ │ │ │ │ nop │ │ │ │ subs r0, r3, #0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ adds r2, r2, #6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strb r0, [r3, #25] │ │ │ │ + strb r0, [r4, #25] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r1, #24 │ │ │ │ + asrs r4, r2, #24 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r0, [r2, #25] │ │ │ │ + strb r0, [r3, #25] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r2, #23] │ │ │ │ + strb r4, [r3, #23] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r1, #22 │ │ │ │ + asrs r0, r2, #22 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r6, [r6, #22] │ │ │ │ + strb r6, [r7, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r5, #21 │ │ │ │ + asrs r2, r6, #21 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r2, [r3, #22] │ │ │ │ + strb r2, [r4, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r0, #23] │ │ │ │ + strb r4, [r1, #23] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r7, #21] │ │ │ │ + strb r4, [r0, #22] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r5, #20 │ │ │ │ + asrs r6, r6, #20 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r4, [r3, #21] │ │ │ │ + strb r4, [r4, #21] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r1, #20 │ │ │ │ + asrs r6, r2, #20 │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r8, r2 │ │ │ │ ldr r2, [pc, #268] @ (36cf30 >::_M_default_append(unsigned int)@@Base+0xe762c>) │ │ │ │ @@ -1005413,25 +1005413,25 @@ │ │ │ │ ... │ │ │ │ subs r0, r2, r7 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ subs r0, r5, r6 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - strb r4, [r5, #17] │ │ │ │ + strb r4, [r6, #17] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r4, #16 │ │ │ │ + asrs r0, r5, #16 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r2, [r5, #16] │ │ │ │ + strb r2, [r6, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r3, #15 │ │ │ │ + asrs r6, r4, #15 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r4, [r1, #16] │ │ │ │ + strb r4, [r2, #16] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r0, #15 │ │ │ │ + asrs r0, r1, #15 │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3800] @ 0xed8 │ │ │ │ ldr r3, [pc, #164] @ (36d008 >::_M_default_append(unsigned int)@@Base+0xe7704>) │ │ │ │ mov r7, r2 │ │ │ │ @@ -1005500,31 +1005500,31 @@ │ │ │ │ add sp, #276 @ 0x114 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r3, [pc, #40] @ (36d028 >::_M_default_append(unsigned int)@@Base+0xe7724>) │ │ │ │ add r3, pc │ │ │ │ b.n 36cfae >::_M_default_append(unsigned int)@@Base+0xe76aa> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - strb r2, [r5, #14] │ │ │ │ + strb r2, [r6, #14] │ │ │ │ lsls r3, r1, #1 │ │ │ │ subs r4, r0, r2 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strb r6, [r1, #15] │ │ │ │ + strb r6, [r2, #15] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r6, #31 │ │ │ │ + lsls r4, r7, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r5, #31 │ │ │ │ + lsls r6, r6, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r6, #31 │ │ │ │ + lsls r0, r7, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ subs r0, r2, r0 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - lsls r6, r2, #30 │ │ │ │ + lsls r6, r3, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldr r2, [r0, #116] @ 0x74 │ │ │ │ ldr r3, [r1, #0] │ │ │ │ cmp r3, r2 │ │ │ │ beq.n 36d094 >::_M_default_append(unsigned int)@@Base+0xe7790> │ │ │ │ push {r4, lr} │ │ │ │ ldr r4, [r0, #120] @ 0x78 │ │ │ │ @@ -1005797,23 +1005797,23 @@ │ │ │ │ mov sl, r3 │ │ │ │ str r7, [r5, #32] │ │ │ │ b.n 36d168 >::_M_default_append(unsigned int)@@Base+0xe7864> │ │ │ │ mov r0, r4 │ │ │ │ movs r3, #1 │ │ │ │ b.n 36d196 >::_M_default_append(unsigned int)@@Base+0xe7892> │ │ │ │ nop │ │ │ │ - cbnz r6, 36d33e >::_M_default_append(unsigned int)@@Base+0xe7a3a> │ │ │ │ + cbnz r6, 36d340 >::_M_default_append(unsigned int)@@Base+0xe7a3c> │ │ │ │ lsls r6, r1, #1 │ │ │ │ - hlt 0x0028 │ │ │ │ + hlt 0x0030 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - rev16 r6, r7 │ │ │ │ + hlt 0x0006 │ │ │ │ lsls r6, r1, #1 │ │ │ │ - strb r0, [r4, #2] │ │ │ │ + strb r0, [r5, #2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r4, [r0, #4] │ │ │ │ + strb r4, [r1, #4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ add.w r4, r0, #196608 @ 0x30000 │ │ │ │ mov r5, r0 │ │ │ │ @@ -1006045,63 +1006045,63 @@ │ │ │ │ movs r3, #4 │ │ │ │ str r3, [r4, #36] @ 0x24 │ │ │ │ b.n 36d340 >::_M_default_append(unsigned int)@@Base+0xe7a3c> │ │ │ │ movs r3, #5 │ │ │ │ str r3, [r4, #36] @ 0x24 │ │ │ │ b.n 36d340 >::_M_default_append(unsigned int)@@Base+0xe7a3c> │ │ │ │ nop │ │ │ │ - lsls r2, r7, #18 │ │ │ │ + lsls r2, r0, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r5, #17 │ │ │ │ + lsls r4, r6, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r3, #17 │ │ │ │ + lsls r2, r4, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r6, #17 │ │ │ │ + lsls r0, r7, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r2, #17 │ │ │ │ + lsls r0, r3, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r7, #16 │ │ │ │ + lsls r6, r0, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #40 @ 0x28 │ │ │ │ + movs r2, #48 @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #12 │ │ │ │ + movs r2, #20 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [pc, #688] @ (36d828 >::_M_default_append(unsigned int)@@Base+0xe7f24>) │ │ │ │ + ldr r3, [pc, #720] @ (36d848 >::_M_default_append(unsigned int)@@Base+0xe7f44>) │ │ │ │ lsls r5, r1, #1 │ │ │ │ - movs r1, #230 @ 0xe6 │ │ │ │ + movs r1, #238 @ 0xee │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #84 @ 0x54 │ │ │ │ + movs r2, #92 @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #234 @ 0xea │ │ │ │ + movs r1, #242 @ 0xf2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #212 @ 0xd4 │ │ │ │ + movs r1, #220 @ 0xdc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #238 @ 0xee │ │ │ │ + movs r1, #246 @ 0xf6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #40 @ 0x28 │ │ │ │ + movs r2, #48 @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #186 @ 0xba │ │ │ │ + movs r1, #194 @ 0xc2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #204 @ 0xcc │ │ │ │ + movs r1, #212 @ 0xd4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #198 @ 0xc6 │ │ │ │ + movs r1, #206 @ 0xce │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #148 @ 0x94 │ │ │ │ + movs r1, #156 @ 0x9c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #182 @ 0xb6 │ │ │ │ + movs r1, #190 @ 0xbe │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #176 @ 0xb0 │ │ │ │ + movs r1, #184 @ 0xb8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #182 @ 0xb6 │ │ │ │ + movs r1, #190 @ 0xbe │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r6, #12 │ │ │ │ + lsls r4, r7, #12 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #0 │ │ │ │ + movs r1, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r0, #230 @ 0xe6 │ │ │ │ + movs r0, #238 @ 0xee │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #260] @ (36d6d0 >::_M_default_append(unsigned int)@@Base+0xe7dcc>) │ │ │ │ @@ -1006207,50 +1006207,50 @@ │ │ │ │ ldr r0, [pc, #88] @ (36d718 >::_M_default_append(unsigned int)@@Base+0xe7e14>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 36d614 >::_M_default_append(unsigned int)@@Base+0xe7d10> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldr r4, [r5, #96] @ 0x60 │ │ │ │ + ldr r4, [r6, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r0, r4, #16 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldr r4, [r2, #92] @ 0x5c │ │ │ │ + ldr r4, [r3, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [r1, #96] @ 0x60 │ │ │ │ + ldr r4, [r2, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r2, #80] @ 0x50 │ │ │ │ + ldr r2, [r3, #80] @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r0, #19 │ │ │ │ + lsrs r6, r1, #19 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [r7, #76] @ 0x4c │ │ │ │ + ldr r2, [r0, #80] @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r5, #18 │ │ │ │ + lsrs r6, r6, #18 │ │ │ │ lsls r0, r1, #1 │ │ │ │ asrs r0, r1, #15 │ │ │ │ lsls r3, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - ldr r6, [r6, #72] @ 0x48 │ │ │ │ + ldr r6, [r7, #72] @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r5, #17 │ │ │ │ + lsrs r2, r6, #17 │ │ │ │ lsls r0, r1, #1 │ │ │ │ ldrsb r1, [r5, r1] │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [r1, #72] @ 0x48 │ │ │ │ + ldr r2, [r2, #72] @ 0x48 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r7, #16 │ │ │ │ + lsrs r6, r0, #17 │ │ │ │ lsls r0, r1, #1 │ │ │ │ subs r6, #193 @ 0xc1 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r3, #68] @ 0x44 │ │ │ │ + ldr r6, [r4, #68] @ 0x44 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r2, #16 │ │ │ │ + lsrs r2, r3, #16 │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ sub sp, #92 @ 0x5c │ │ │ │ @@ -1006572,23 +1006572,23 @@ │ │ │ │ ... │ │ │ │ asrs r2, r6, #10 │ │ │ │ lsls r3, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ asrs r2, r7, #9 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ldr r6, [r2, #52] @ 0x34 │ │ │ │ + ldr r6, [r3, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r0, [r2, #24] │ │ │ │ + ldr r0, [r3, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r0, #5 │ │ │ │ + lsrs r4, r1, #5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r2, [r3, #32] │ │ │ │ + ldr r2, [r4, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [r7, #16] │ │ │ │ + ldr r2, [r0, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ add.w r2, r5, #196608 @ 0x30000 │ │ │ │ movs r7, #1 │ │ │ │ mov fp, sl │ │ │ │ ldr r0, [r2, #8] │ │ │ │ ldrb r4, [r0, #1] │ │ │ │ cmp r4, #0 │ │ │ │ @@ -1007268,111 +1007268,111 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 36dd8a >::_M_default_append(unsigned int)@@Base+0xe8486> │ │ │ │ add.w r2, r5, #196608 @ 0x30000 │ │ │ │ b.n 36dec8 >::_M_default_append(unsigned int)@@Base+0xe85c4> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - ldc2l 0, cr0, [r0, #-296] @ 0xfffffed8 │ │ │ │ - str r4, [r0, #120] @ 0x78 │ │ │ │ + ldc2l 0, cr0, [r8, #-296] @ 0xfffffed8 │ │ │ │ + str r4, [r1, #120] @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r2, #116] @ 0x74 │ │ │ │ + str r6, [r3, #116] @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldc2 0, cr0, [sl], {74} @ 0x4a │ │ │ │ - str r0, [r4, #120] @ 0x78 │ │ │ │ + stc2 0, cr0, [r2], #-296 @ 0xfffffed8 │ │ │ │ + str r0, [r5, #120] @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r4, #96] @ 0x60 │ │ │ │ + str r0, [r5, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r7, #88] @ 0x58 │ │ │ │ + str r6, [r0, #92] @ 0x5c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r5, #21 │ │ │ │ + lsls r6, r6, #21 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r4, #88] @ 0x58 │ │ │ │ + str r0, [r5, #88] @ 0x58 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r2, #21 │ │ │ │ + lsls r0, r3, #21 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r5, #104] @ 0x68 │ │ │ │ + str r2, [r6, #104] @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r3, #104] @ 0x68 │ │ │ │ + str r4, [r4, #104] @ 0x68 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r0, #108] @ 0x6c │ │ │ │ + str r2, [r1, #108] @ 0x6c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r3, #80] @ 0x50 │ │ │ │ + str r0, [r4, #80] @ 0x50 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r5, #76] @ 0x4c │ │ │ │ + str r0, [r6, #76] @ 0x4c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r3, #18 │ │ │ │ + lsls r2, r4, #18 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r0, #96] @ 0x60 │ │ │ │ + str r4, [r1, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r4, #96] @ 0x60 │ │ │ │ + str r0, [r5, #96] @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r7, #64] @ 0x40 │ │ │ │ + str r0, [r0, #68] @ 0x44 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r1, #64] @ 0x40 │ │ │ │ + str r0, [r2, #64] @ 0x40 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r7, #14 │ │ │ │ + lsls r2, r0, #15 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r5, #60] @ 0x3c │ │ │ │ + str r2, [r6, #60] @ 0x3c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r3, #14 │ │ │ │ + lsls r6, r4, #14 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r2, #52] @ 0x34 │ │ │ │ + str r0, [r3, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r7, #44] @ 0x2c │ │ │ │ + str r4, [r0, #48] @ 0x30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r5, #10 │ │ │ │ + lsls r6, r6, #10 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r4, #44] @ 0x2c │ │ │ │ + str r0, [r5, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r2, #10 │ │ │ │ + lsls r2, r3, #10 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [r0, #44] @ 0x2c │ │ │ │ + str r6, [r1, #44] @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r7, #9 │ │ │ │ + lsls r0, r0, #10 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r4, #36] @ 0x24 │ │ │ │ + str r0, [r5, #36] @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r2, #8 │ │ │ │ + lsls r2, r3, #8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r4, #52] @ 0x34 │ │ │ │ + str r4, [r5, #52] @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r6, #32] │ │ │ │ + str r4, [r7, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r5, #7 │ │ │ │ + lsls r0, r6, #7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r2, #32] │ │ │ │ + str r2, [r3, #32] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r0, #7 │ │ │ │ + lsls r4, r1, #7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r3, #22 │ │ │ │ + subs r3, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r6, [r2, #28] │ │ │ │ + str r6, [r3, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r1, #6 │ │ │ │ + lsls r0, r2, #6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r7, #24] │ │ │ │ + str r4, [r0, #28] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r5, #5 │ │ │ │ + lsls r6, r6, #5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r2, [r4, #24] │ │ │ │ + str r2, [r5, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r2, #5 │ │ │ │ + lsls r4, r3, #5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r6, [r0, #24] │ │ │ │ + str r6, [r1, #24] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r7, #4 │ │ │ │ + lsls r0, r0, #5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r0, [r5, #20] │ │ │ │ + str r0, [r6, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r3, #4 │ │ │ │ + lsls r4, r4, #4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - str r4, [r1, #20] │ │ │ │ + str r4, [r2, #20] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r7, #3 │ │ │ │ + lsls r6, r0, #4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2016] @ 0x7e0 │ │ │ │ subw sp, sp, #2036 @ 0x7f4 │ │ │ │ @@ -1008015,71 +1008015,71 @@ │ │ │ │ blx 118b8 <__strncat_chk@plt> │ │ │ │ b.n 36e636 >::_M_default_append(unsigned int)@@Base+0xe8d32> │ │ │ │ ... │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ lsls r2, r2, #28 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - ble.n 36ea14 >::_M_default_append(unsigned int)@@Base+0xe9110> │ │ │ │ + ble.n 36ea24 >::_M_default_append(unsigned int)@@Base+0xe9120> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r6, r0, r6 │ │ │ │ + adds r6, r1, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bgt.n 36e95c >::_M_default_append(unsigned int)@@Base+0xe9058> │ │ │ │ + bgt.n 36e96c >::_M_default_append(unsigned int)@@Base+0xe9068> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r4} │ │ │ │ + stmia r4!, {r1, r2, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds r4, r7, r4 │ │ │ │ + adds r4, r0, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - blt.n 36e920 >::_M_default_append(unsigned int)@@Base+0xe901c> │ │ │ │ + blt.n 36e930 >::_M_default_append(unsigned int)@@Base+0xe902c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsh r0, [r1, r3] │ │ │ │ + ldrsh r0, [r2, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - blt.n 36ea10 >::_M_default_append(unsigned int)@@Base+0xe910c> │ │ │ │ + blt.n 36ea20 >::_M_default_append(unsigned int)@@Base+0xe911c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r2!, {r1, r5, r6} │ │ │ │ + stmia r2!, {r1, r3, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r4, r0, #30 │ │ │ │ + asrs r4, r1, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bls.n 36e9b0 >::_M_default_append(unsigned int)@@Base+0xe90ac> │ │ │ │ + bls.n 36e9c0 >::_M_default_append(unsigned int)@@Base+0xe90bc> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bge.n 36ea70 >::_M_default_append(unsigned int)@@Base+0xe916c> │ │ │ │ + bge.n 36ea80 >::_M_default_append(unsigned int)@@Base+0xe917c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r1!, {r3, r4, r5, r6} │ │ │ │ + stmia r1!, {r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r4, #26 │ │ │ │ + asrs r6, r5, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r2, #25 │ │ │ │ + asrs r4, r3, #25 │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsls r0, r4, #11 │ │ │ │ lsls r3, r2, #1 │ │ │ │ - bhi.n 36e9f8 >::_M_default_append(unsigned int)@@Base+0xe90f4> │ │ │ │ + bhi.n 36ea08 >::_M_default_append(unsigned int)@@Base+0xe9104> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bhi.n 36ea3c >::_M_default_append(unsigned int)@@Base+0xe9138> │ │ │ │ + bhi.n 36ea4c >::_M_default_append(unsigned int)@@Base+0xe9148> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bvc.n 36ea18 >::_M_default_append(unsigned int)@@Base+0xe9114> │ │ │ │ + bhi.n 36ea28 >::_M_default_append(unsigned int)@@Base+0xe9124> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bvc.n 36e9e0 >::_M_default_append(unsigned int)@@Base+0xe90dc> │ │ │ │ + bvc.n 36e9f0 >::_M_default_append(unsigned int)@@Base+0xe90ec> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r6, r5] │ │ │ │ + ldrh r4, [r7, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - itet lt │ │ │ │ + ittt lt │ │ │ │ lsllt r4, r1, #1 │ │ │ │ - asrge r0, r5, #19 │ │ │ │ + asrlt r0, r6, #19 │ │ │ │ lsllt r3, r1, #1 │ │ │ │ - bvc.n 36eb1c >::_M_default_append(unsigned int)@@Base+0xe9218> │ │ │ │ + bvc.n 36eb2c >::_M_default_append(unsigned int)@@Base+0xe9228> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bvc.n 36eb34 >::_M_default_append(unsigned int)@@Base+0xe9230> │ │ │ │ + bvc.n 36e944 >::_M_default_append(unsigned int)@@Base+0xe9040> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bkpt 0x00ca │ │ │ │ + bkpt 0x00d2 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r0, r2, #16 │ │ │ │ + asrs r0, r3, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvs.n 36e95c >::_M_default_append(unsigned int)@@Base+0xe9058> │ │ │ │ + bvs.n 36e96c >::_M_default_append(unsigned int)@@Base+0xe9068> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bvs.n 36e970 >::_M_default_append(unsigned int)@@Base+0xe906c> │ │ │ │ + bvs.n 36e980 >::_M_default_append(unsigned int)@@Base+0xe907c> │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldr r2, [pc, #184] @ (36eb08 >::_M_default_append(unsigned int)@@Base+0xe9204>) │ │ │ │ mov.w r9, #0 │ │ │ │ mov r3, fp │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ add r2, pc │ │ │ │ @@ -1008142,25 +1008142,25 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #40] @ (36eb20 >::_M_default_append(unsigned int)@@Base+0xe921c>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 36eac2 >::_M_default_append(unsigned int)@@Base+0xe91be> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - bpl.n 36eb6c >::_M_default_append(unsigned int)@@Base+0xe9268> │ │ │ │ + bpl.n 36eb7c >::_M_default_append(unsigned int)@@Base+0xe9278> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r6, [r4, r1] │ │ │ │ + ldr r6, [r5, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb.w r0, [r8, r7] │ │ │ │ - ldr r6, [r0, r1] │ │ │ │ + strh.w r0, [r0, r7] │ │ │ │ + ldr r6, [r1, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf7fa0047 │ │ │ │ - ldr r6, [r4, r0] │ │ │ │ + strb.w r0, [r2, r7] │ │ │ │ + ldr r6, [r5, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf7d80047 │ │ │ │ + @ instruction: 0xf7e00047 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ mov r4, r0 │ │ │ │ mov r8, r2 │ │ │ │ @@ -1008470,55 +1008470,55 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 36ee3e >::_M_default_append(unsigned int)@@Base+0xe953a> │ │ │ │ mcr2 0, 5, r0, cr8, cr2, {2} │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r0, #1 │ │ │ │ + lsls r4, r1, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r1, r2, r5, r6, r7} │ │ │ │ + pop {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vmla.i q8, q3, d10[0] │ │ │ │ - pop {r1, r3, r4, r7} │ │ │ │ + vmla.i q8, q7, d10[0] │ │ │ │ + pop {r1, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsb r2, [r6, r2] │ │ │ │ + ldrsb r2, [r7, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf6660047 │ │ │ │ - ldrsb r0, [r5, r2] │ │ │ │ + @ instruction: 0xf66e0047 │ │ │ │ + ldrsb r0, [r6, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r6, [r1, r0] │ │ │ │ + ldrsb r6, [r2, r0] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - rsb r0, r2, #13041664 @ 0xc70000 │ │ │ │ - ldr r0, [r4, #72] @ 0x48 │ │ │ │ + rsb r0, sl, #13041664 @ 0xc70000 │ │ │ │ + ldr r0, [r5, #72] @ 0x48 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r0, [r3, r4] │ │ │ │ + ldr r0, [r4, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r1, r7] │ │ │ │ + strb r6, [r2, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldc2l 0, cr0, [r6], #-328 @ 0xfffffeb8 │ │ │ │ - ldr r6, [r6, r2] │ │ │ │ + ldr r6, [r7, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r6, r2] │ │ │ │ + ldr r0, [r7, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r3, r5] │ │ │ │ + strb r4, [r4, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds.w r0, r0, #13041664 @ 0xc70000 │ │ │ │ - strb r6, [r0, r4] │ │ │ │ + adds.w r0, r8, #13041664 @ 0xc70000 │ │ │ │ + strb r6, [r1, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf4ba0047 │ │ │ │ - strb r2, [r5, r3] │ │ │ │ + @ instruction: 0xf4c20047 │ │ │ │ + strb r2, [r6, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - eors.w r0, ip, #13041664 @ 0xc70000 │ │ │ │ - strb r2, [r1, r3] │ │ │ │ + @ instruction: 0xf4a40047 │ │ │ │ + strb r2, [r2, r3] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - orns r0, ip, #13041664 @ 0xc70000 │ │ │ │ - strb r2, [r5, r2] │ │ │ │ + eor.w r0, r4, #13041664 @ 0xc70000 │ │ │ │ + strb r2, [r6, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - orrs.w r0, ip, #13041664 @ 0xc70000 │ │ │ │ + orn r0, r4, #13041664 @ 0xc70000 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3448] @ 0xd78 │ │ │ │ ldr r4, [pc, #984] @ (36f2dc >::_M_default_append(unsigned int)@@Base+0xe99d8>) │ │ │ │ mov r9, r0 │ │ │ │ @@ -1008890,52 +1008890,52 @@ │ │ │ │ str r6, [r5, #0] │ │ │ │ strb r6, [r4, #0] │ │ │ │ b.n 36f0ac >::_M_default_append(unsigned int)@@Base+0xe97a8> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xfaee0052 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strb r4, [r2, r7] │ │ │ │ + strb r4, [r3, r7] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strb r0, [r6, r5] │ │ │ │ + strb r0, [r7, r5] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - beq.n 36f3b8 >::_M_default_append(unsigned int)@@Base+0xe9ab4> │ │ │ │ + beq.n 36f3c8 >::_M_default_append(unsigned int)@@Base+0xe9ac4> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r7, {r2, r4, r5, r7} │ │ │ │ + ldmia r7, {r2, r3, r4, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r6, {r2, r4, r5, r6, r7} │ │ │ │ + ldmia r6, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ vst4.16 {d16-d19}, [r8 :64], r2 │ │ │ │ - strb r4, [r2, r1] │ │ │ │ + strb r4, [r3, r1] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r2, r3, r4, r7} │ │ │ │ + ldmia r6!, {r2, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r6, {r1, r2, r4, r5, r6, r7} │ │ │ │ + ldmia r6, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r6!, {r2, r4, r5} │ │ │ │ + ldmia r6!, {r2, r3, r4, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r2, r5, #12 │ │ │ │ + lsrs r2, r6, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r6!, {r3} │ │ │ │ + ldmia r6!, {r4} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r5!, {r3, r6, r7} │ │ │ │ + ldmia r5!, {r4, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r0, r4] │ │ │ │ + strh r4, [r1, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r5, {r3, r5, r7} │ │ │ │ + ldmia r5, {r4, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r6, r4] │ │ │ │ + strh r4, [r7, r4] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r5, {r3, r5, r6} │ │ │ │ + ldmia r5, {r4, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r5, {r1, r5} │ │ │ │ + ldmia r5, {r1, r3, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r2, [r5, r2] │ │ │ │ + strh r2, [r6, r2] │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r3, r4, r5, r7} │ │ │ │ + ldmia r4!, {r1, r2, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2632] @ 0xa48 │ │ │ │ subw sp, sp, #1420 @ 0x58c │ │ │ │ @@ -1009176,32 +1009176,32 @@ │ │ │ │ strb.w sl, [r4] │ │ │ │ mov.w sl, #1 │ │ │ │ b.n 36f4ba >::_M_default_append(unsigned int)@@Base+0xe9bb6> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf68c0052 │ │ │ │ - ldmia r4!, {r1, r2, r5, r7} │ │ │ │ + ldmia r4!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r2, #5 │ │ │ │ + lsrs r4, r3, #5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ rsbs r0, lr, #13762560 @ 0xd20000 │ │ │ │ - lsrs r0, r7, #1 │ │ │ │ + lsrs r0, r0, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3, {r3} │ │ │ │ + ldmia r3!, {r4} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r3, {r1, r3, r5} │ │ │ │ + ldmia r3!, {r1, r4, r5} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r2!, {r3, r6} │ │ │ │ + ldmia r2!, {r4, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r2, {r2, r4, r5} │ │ │ │ + ldmia r2, {r2, r3, r4, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r0, #2] │ │ │ │ + ldrh r2, [r1, #2] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r6, r7} │ │ │ │ + ldmia r1, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1648] @ 0x670 │ │ │ │ ldr.w r5, [pc, #2920] @ 370180 >::_M_default_append(unsigned int)@@Base+0xea87c> │ │ │ │ @@ -1010243,113 +1010243,113 @@ │ │ │ │ add r2, pc │ │ │ │ bl 52d660 │ │ │ │ b.n 36fbce >::_M_default_append(unsigned int)@@Base+0xea2ca> │ │ │ │ ... │ │ │ │ @ instruction: 0xf3d40052 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [pc, #776] @ (370494 >::_M_default_append(unsigned int)@@Base+0xeab90>) │ │ │ │ + ldr r6, [pc, #808] @ (3704b4 >::_M_default_append(unsigned int)@@Base+0xeabb0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str??.w r0, [r4, r7] │ │ │ │ - ldr r6, [pc, #944] @ (370544 >::_M_default_append(unsigned int)@@Base+0xeac40>) │ │ │ │ + str??.w r0, [ip, r7] │ │ │ │ + ldr r6, [pc, #976] @ (370564 >::_M_default_append(unsigned int)@@Base+0xeac60>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 3700c8 >::_M_default_append(unsigned int)@@Base+0xea7c4> │ │ │ │ + b.n 3700d8 >::_M_default_append(unsigned int)@@Base+0xea7d4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #824] @ (3704d4 >::_M_default_append(unsigned int)@@Base+0xeabd0>) │ │ │ │ + ldr r3, [pc, #856] @ (3704f4 >::_M_default_append(unsigned int)@@Base+0xeabf0>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xeb800047 │ │ │ │ + @ instruction: 0xeb880047 │ │ │ │ @ instruction: 0xf2960052 │ │ │ │ - lsrs r6, r2, #16 │ │ │ │ + lsrs r6, r3, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r3, #16 │ │ │ │ + lsrs r4, r4, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r2, #16 │ │ │ │ + lsrs r6, r3, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r6, r2, #17 │ │ │ │ + lsrs r6, r3, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r0, #7 │ │ │ │ + lsrs r4, r1, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r7} │ │ │ │ + stmia r7!, {r1, r2, r4, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r4, r7, #16 │ │ │ │ + lsrs r4, r0, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r4, r6} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r7, sp, #528 @ 0x210 │ │ │ │ + add r7, sp, #560 @ 0x230 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r0, r6, #18 │ │ │ │ + lsls r0, r7, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r6} │ │ │ │ + stmia r7!, {r1, r2, r3, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r4, [pc, #576] @ (370414 >::_M_default_append(unsigned int)@@Base+0xeab10>) │ │ │ │ + ldr r4, [pc, #608] @ (370434 >::_M_default_append(unsigned int)@@Base+0xeab30>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r0, #12 │ │ │ │ + lsrs r4, r1, #12 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [pc, #856] @ (370534 >::_M_default_append(unsigned int)@@Base+0xeac30>) │ │ │ │ + ldr r1, [pc, #888] @ (370554 >::_M_default_append(unsigned int)@@Base+0xeac50>) │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, sp, #888 @ 0x378 │ │ │ │ + add r5, sp, #920 @ 0x398 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - adds.w r0, r4, #13041664 @ 0xc70000 │ │ │ │ - stmia r6!, {r1, r3, r4, r5} │ │ │ │ + adds.w r0, ip, #13041664 @ 0xc70000 │ │ │ │ + stmia r6!, {r1, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r5!, {r2, r7} │ │ │ │ + stmia r5!, {r2, r3, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r1, #54 @ 0x36 │ │ │ │ + movs r1, #62 @ 0x3e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r5} │ │ │ │ + stmia r4!, {r1, r2, r3, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r4!, {r1, r3, r4} │ │ │ │ + stmia r4!, {r1, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cdp2 0, 4, cr0, cr0, cr11, {2} │ │ │ │ - lsrs r4, r0, #25 │ │ │ │ + cdp2 0, 4, cr0, cr8, cr11, {2} │ │ │ │ + lsrs r4, r1, #25 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r7, #96 @ 0x60 │ │ │ │ + cmp r7, #104 @ 0x68 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r3, r5, r6} │ │ │ │ + stmia r5!, {r4, r5, r6} │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r4, r7} │ │ │ │ + stmia r4!, {r1, r2, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bx r8 │ │ │ │ + bx r9 │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldmia r7!, {r0, r2, r3, r4} │ │ │ │ @ instruction: 0xffffcf09 │ │ │ │ @ instruction: 0xffffcef3 │ │ │ │ - vmlsl.u q10, d31, d10[0] │ │ │ │ + vqshlu.s64 q10, q1, #63 @ 0x3f │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r2, r6 │ │ │ │ + cmp r2, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r1, #27 │ │ │ │ + lsls r6, r2, #27 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - blx pc │ │ │ │ + ldr r0, [pc, #0] @ (37022c >::_M_default_append(unsigned int)@@Base+0xea928>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r0, r4] │ │ │ │ + ldrh r6, [r1, r4] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - mvns r6, r3 │ │ │ │ + mvns r6, r4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 37095c >::_M_default_append(unsigned int)@@Base+0xeb058> │ │ │ │ + b.n 37096c >::_M_default_append(unsigned int)@@Base+0xeb068> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - mvns r6, r0 │ │ │ │ + mvns r6, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 370934 >::_M_default_append(unsigned int)@@Base+0xeb030> │ │ │ │ + b.n 370944 >::_M_default_append(unsigned int)@@Base+0xeb040> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - muls r6, r1 │ │ │ │ + muls r6, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 37084c >::_M_default_append(unsigned int)@@Base+0xeaf48> │ │ │ │ + b.n 37085c >::_M_default_append(unsigned int)@@Base+0xeaf58> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmn r0, r3 │ │ │ │ + cmn r0, r4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - b.n 370768 >::_M_default_append(unsigned int)@@Base+0xeae64> │ │ │ │ + b.n 370778 >::_M_default_append(unsigned int)@@Base+0xeae74> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmn r2, r2 │ │ │ │ + cmn r2, r3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r7!, {r1, r2, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r3, r5, r6, r7} │ │ │ │ + stmia r7!, {r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bgt.n 370250 >::_M_default_append(unsigned int)@@Base+0xea94c> │ │ │ │ + ble.n 370260 >::_M_default_append(unsigned int)@@Base+0xea95c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr.w r1, [pc, #3388] @ 370fa0 >::_M_default_append(unsigned int)@@Base+0xeb69c> │ │ │ │ mov r0, r6 │ │ │ │ adds r7, #3 │ │ │ │ movw r3, #562 @ 0x232 │ │ │ │ add r1, pc │ │ │ │ ldr.w fp, [sp, #72] @ 0x48 │ │ │ │ @@ -1011500,181 +1011500,181 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #368] @ (371100 >::_M_default_append(unsigned int)@@Base+0xeb7fc>) │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 36f75a >::_M_default_append(unsigned int)@@Base+0xe9e56> │ │ │ │ ... │ │ │ │ - @ instruction: 0xfa280048 │ │ │ │ - b.n 3711bc >::_M_default_append(unsigned int)@@Base+0xeb8b8> │ │ │ │ + @ instruction: 0xfa300048 │ │ │ │ + b.n 3711cc >::_M_default_append(unsigned int)@@Base+0xeb8c8> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - pop {r2, r5, r7} │ │ │ │ + pop {r2, r3, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r7, #70 @ 0x46 │ │ │ │ + subs r7, #78 @ 0x4e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - udf #248 @ 0xf8 │ │ │ │ + svc 0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r6, #248 @ 0xf8 │ │ │ │ + subs r7, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - udf #170 @ 0xaa │ │ │ │ + udf #178 @ 0xb2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r6, #166 @ 0xa6 │ │ │ │ + subs r6, #174 @ 0xae │ │ │ │ lsls r3, r1, #1 │ │ │ │ - udf #88 @ 0x58 │ │ │ │ + udf #96 @ 0x60 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r6, #120 @ 0x78 │ │ │ │ + subs r6, #128 @ 0x80 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r5, #238 @ 0xee │ │ │ │ + subs r5, #246 @ 0xf6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ands r0, r6 │ │ │ │ + ands r0, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {r2, r3} │ │ │ │ + stmia r3!, {r2, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bhi.n 37100c >::_M_default_append(unsigned int)@@Base+0xeb708> │ │ │ │ + bhi.n 37101c >::_M_default_append(unsigned int)@@Base+0xeb718> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r7, #162 @ 0xa2 │ │ │ │ + subs r7, #170 @ 0xaa │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #96 @ (adr r2, 371040 >::_M_default_append(unsigned int)@@Base+0xeb73c>) │ │ │ │ + add r2, pc, #128 @ (adr r2, 371060 >::_M_default_append(unsigned int)@@Base+0xeb75c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb8a0 │ │ │ │ + @ instruction: 0xb8a8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb88a │ │ │ │ + @ instruction: 0xb892 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbnz r2, 370ff0 >::_M_default_append(unsigned int)@@Base+0xeb6ec> │ │ │ │ + cbnz r2, 370ff2 >::_M_default_append(unsigned int)@@Base+0xeb6ee> │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bgt.n 370f24 >::_M_default_append(unsigned int)@@Base+0xeb620> │ │ │ │ + bgt.n 370f34 >::_M_default_append(unsigned int)@@Base+0xeb630> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb832 │ │ │ │ + @ instruction: 0xb83a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #8 │ │ │ │ + add r5, sp, #40 @ 0x28 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb7c4 │ │ │ │ + @ instruction: 0xb7cc │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb78a │ │ │ │ + @ instruction: 0xb792 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsb.w r0, [r0, #74] @ 0x4a │ │ │ │ - b.n 3717ac >::_M_default_append(unsigned int)@@Base+0xebea8> │ │ │ │ + ldrsb.w r0, [r8, #74] @ 0x4a │ │ │ │ + b.n 3717bc >::_M_default_append(unsigned int)@@Base+0xebeb8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, pc, #544 @ (adr r0, 37122c >::_M_default_append(unsigned int)@@Base+0xeb928>) │ │ │ │ + add r0, pc, #576 @ (adr r0, 37124c >::_M_default_append(unsigned int)@@Base+0xeb948>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 371734 >::_M_default_append(unsigned int)@@Base+0xebe30> │ │ │ │ + b.n 371744 >::_M_default_append(unsigned int)@@Base+0xebe40> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, #122 @ 0x7a │ │ │ │ + subs r2, #130 @ 0x82 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bge.n 371070 >::_M_default_append(unsigned int)@@Base+0xeb76c> │ │ │ │ + bge.n 371080 >::_M_default_append(unsigned int)@@Base+0xeb77c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb6ce │ │ │ │ + @ instruction: 0xb6d6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, sp, #848 @ 0x350 │ │ │ │ + add r3, sp, #880 @ 0x370 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strb r2, [r6, #18] │ │ │ │ + strb r2, [r7, #18] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb64e │ │ │ │ + @ instruction: 0xb656 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r1, #190 @ 0xbe │ │ │ │ + subs r1, #198 @ 0xc6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bls.n 371120 >::_M_default_append(unsigned int)@@Base+0xeb81c> │ │ │ │ + bls.n 370f30 >::_M_default_append(unsigned int)@@Base+0xeb62c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r1, #74 @ 0x4a │ │ │ │ + subs r1, #82 @ 0x52 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bhi.n 371030 >::_M_default_append(unsigned int)@@Base+0xeb72c> │ │ │ │ + bls.n 371040 >::_M_default_append(unsigned int)@@Base+0xeb73c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r7, [pc, #936] @ (3713e4 >::_M_default_append(unsigned int)@@Base+0xebae0>) │ │ │ │ + ldr r7, [pc, #968] @ (371404 >::_M_default_append(unsigned int)@@Base+0xebb00>) │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r4, #98 @ 0x62 │ │ │ │ + subs r4, #106 @ 0x6a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, #76 @ 0x4c │ │ │ │ + subs r4, #84 @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r1, #14] │ │ │ │ + strb r2, [r2, #14] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, #178 @ 0xb2 │ │ │ │ + subs r0, #186 @ 0xba │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bhi.n 371118 >::_M_default_append(unsigned int)@@Base+0xeb814> │ │ │ │ + bhi.n 371128 >::_M_default_append(unsigned int)@@Base+0xeb824> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, #58 @ 0x3a │ │ │ │ + subs r0, #66 @ 0x42 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 371030 >::_M_default_append(unsigned int)@@Base+0xeb72c> │ │ │ │ + bvc.n 371040 >::_M_default_append(unsigned int)@@Base+0xeb73c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, #24 │ │ │ │ + subs r0, #32 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 370ff4 >::_M_default_append(unsigned int)@@Base+0xeb6f0> │ │ │ │ + bvc.n 371004 >::_M_default_append(unsigned int)@@Base+0xeb700> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r7, #242 @ 0xf2 │ │ │ │ + adds r7, #250 @ 0xfa │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 370fc0 >::_M_default_append(unsigned int)@@Base+0xeb6bc> │ │ │ │ + bvc.n 370fd0 >::_M_default_append(unsigned int)@@Base+0xeb6cc> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r7, #202 @ 0xca │ │ │ │ + adds r7, #210 @ 0xd2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 370f78 >::_M_default_append(unsigned int)@@Base+0xeb674> │ │ │ │ + bvc.n 370f88 >::_M_default_append(unsigned int)@@Base+0xeb684> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r7, #170 @ 0xaa │ │ │ │ + adds r7, #178 @ 0xb2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 37112c >::_M_default_append(unsigned int)@@Base+0xeb828> │ │ │ │ + bvc.n 37113c >::_M_default_append(unsigned int)@@Base+0xeb838> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r7, #134 @ 0x86 │ │ │ │ + adds r7, #142 @ 0x8e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 3710ec >::_M_default_append(unsigned int)@@Base+0xeb7e8> │ │ │ │ + bvc.n 3710fc >::_M_default_append(unsigned int)@@Base+0xeb7f8> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r7, #98 @ 0x62 │ │ │ │ + adds r7, #106 @ 0x6a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvc.n 3710b0 >::_M_default_append(unsigned int)@@Base+0xeb7ac> │ │ │ │ + bvc.n 3710c0 >::_M_default_append(unsigned int)@@Base+0xeb7bc> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r7, #62 @ 0x3e │ │ │ │ + adds r7, #70 @ 0x46 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvs.n 37106c >::_M_default_append(unsigned int)@@Base+0xeb768> │ │ │ │ + bvs.n 37107c >::_M_default_append(unsigned int)@@Base+0xeb778> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r7, #26 │ │ │ │ + adds r7, #34 @ 0x22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvs.n 371030 >::_M_default_append(unsigned int)@@Base+0xeb72c> │ │ │ │ + bvs.n 371040 >::_M_default_append(unsigned int)@@Base+0xeb73c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, #246 @ 0xf6 │ │ │ │ + adds r6, #254 @ 0xfe │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvs.n 370ff0 >::_M_default_append(unsigned int)@@Base+0xeb6ec> │ │ │ │ + bvs.n 371000 >::_M_default_append(unsigned int)@@Base+0xeb6fc> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, #216 @ 0xd8 │ │ │ │ + adds r6, #224 @ 0xe0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvs.n 370fb8 >::_M_default_append(unsigned int)@@Base+0xeb6b4> │ │ │ │ + bvs.n 370fc8 >::_M_default_append(unsigned int)@@Base+0xeb6c4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, #180 @ 0xb4 │ │ │ │ + adds r6, #188 @ 0xbc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvs.n 37117c >::_M_default_append(unsigned int)@@Base+0xeb878> │ │ │ │ + bvs.n 37118c >::_M_default_append(unsigned int)@@Base+0xeb888> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, #146 @ 0x92 │ │ │ │ + adds r6, #154 @ 0x9a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvs.n 371140 >::_M_default_append(unsigned int)@@Base+0xeb83c> │ │ │ │ + bvs.n 371150 >::_M_default_append(unsigned int)@@Base+0xeb84c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, #102 @ 0x66 │ │ │ │ + adds r6, #110 @ 0x6e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bvs.n 3710f0 >::_M_default_append(unsigned int)@@Base+0xeb7ec> │ │ │ │ + bvs.n 371100 >::_M_default_append(unsigned int)@@Base+0xeb7fc> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, #90 @ 0x5a │ │ │ │ + adds r6, #98 @ 0x62 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str??.w r0, [ip, sl] │ │ │ │ - ldr r2, [sp, #592] @ 0x250 │ │ │ │ + ldr??.w r0, [r4, sl] │ │ │ │ + ldr r2, [sp, #624] @ 0x270 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb.w r0, [r8, sl] │ │ │ │ - ldr r1, [sp, #920] @ 0x398 │ │ │ │ + ldrb.w r0, [r0, sl] │ │ │ │ + ldr r1, [sp, #952] @ 0x3b8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, lr │ │ │ │ + add r2, pc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf71c004a │ │ │ │ - @ instruction: 0xf7d60047 │ │ │ │ - @ instruction: 0xf712004a │ │ │ │ - ldr r1, [sp, #456] @ 0x1c8 │ │ │ │ + @ instruction: 0xf724004a │ │ │ │ + @ instruction: 0xf7de0047 │ │ │ │ + @ instruction: 0xf71a004a │ │ │ │ + ldr r1, [sp, #488] @ 0x1e8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xf6f2004a │ │ │ │ - adds r4, #168 @ 0xa8 │ │ │ │ + @ instruction: 0xf6fa004a │ │ │ │ + adds r4, #176 @ 0xb0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #80] @ 0x50 │ │ │ │ + ldr r1, [sp, #112] @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cdp 0, 7, cr0, cr8, cr10, {2} │ │ │ │ - @ instruction: 0xf618004a │ │ │ │ - adds r3, #144 @ 0x90 │ │ │ │ + cdp 0, 8, cr0, cr0, cr10, {2} │ │ │ │ + @ instruction: 0xf620004a │ │ │ │ + adds r3, #152 @ 0x98 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r5, #21 │ │ │ │ + lsls r2, r6, #21 │ │ │ │ lsls r0, r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ bl 5e291c │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ ldr r3, [r3, #0] │ │ │ │ adds r3, #2 │ │ │ │ cmp r0, r3 │ │ │ │ @@ -1012027,77 +1012027,77 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 370b80 >::_M_default_append(unsigned int)@@Base+0xeb27c> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - str r6, [sp, #592] @ 0x250 │ │ │ │ + str r6, [sp, #624] @ 0x270 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xebec004a │ │ │ │ - add r6, sp, #56 @ 0x38 │ │ │ │ + @ instruction: 0xebf4004a │ │ │ │ + add r6, sp, #88 @ 0x58 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #888 @ 0x378 │ │ │ │ + add r5, sp, #920 @ 0x398 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r1, #114 @ 0x72 │ │ │ │ + adds r1, #122 @ 0x7a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bfi r0, ip, #1, #10 │ │ │ │ - add r5, sp, #560 @ 0x230 │ │ │ │ + @ instruction: 0xf374004a │ │ │ │ + add r5, sp, #592 @ 0x250 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #234 @ 0xea │ │ │ │ + adds r0, #242 @ 0xf2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - beq.n 371438 >::_M_default_append(unsigned int)@@Base+0xebb34> │ │ │ │ + beq.n 371448 >::_M_default_append(unsigned int)@@Base+0xebb44> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #202 @ 0xca │ │ │ │ + adds r0, #210 @ 0xd2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - beq.n 371600 >::_M_default_append(unsigned int)@@Base+0xebcfc> │ │ │ │ + beq.n 371410 >::_M_default_append(unsigned int)@@Base+0xebb0c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #104 @ 0x68 │ │ │ │ + add r5, sp, #136 @ 0x88 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #138 @ 0x8a │ │ │ │ + adds r0, #146 @ 0x92 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - beq.n 37158c >::_M_default_append(unsigned int)@@Base+0xebc88> │ │ │ │ + beq.n 37159c >::_M_default_append(unsigned int)@@Base+0xebc98> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, #112 @ 0x70 │ │ │ │ + adds r0, #120 @ 0x78 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - beq.n 37155c >::_M_default_append(unsigned int)@@Base+0xebc58> │ │ │ │ + beq.n 37156c >::_M_default_append(unsigned int)@@Base+0xebc68> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r4, [sp, #976] @ 0x3d0 │ │ │ │ + str r4, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r4, [sp, #960] @ 0x3c0 │ │ │ │ + str r4, [sp, #992] @ 0x3e0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - subs r7, #152 @ 0x98 │ │ │ │ + subs r7, #160 @ 0xa0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xf1e8004a │ │ │ │ - @ instruction: 0xf19c004a │ │ │ │ - @ instruction: 0xf2560047 │ │ │ │ - @ instruction: 0xf192004a │ │ │ │ - add r3, sp, #776 @ 0x308 │ │ │ │ + @ instruction: 0xf1f0004a │ │ │ │ + sub.w r0, r4, #74 @ 0x4a │ │ │ │ + @ instruction: 0xf25e0047 │ │ │ │ + @ instruction: 0xf19a004a │ │ │ │ + add r3, sp, #808 @ 0x328 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - sbcs.w r0, r4, #74 @ 0x4a │ │ │ │ - cmp r7, #36 @ 0x24 │ │ │ │ + sbcs.w r0, ip, #74 @ 0x4a │ │ │ │ + cmp r7, #44 @ 0x2c │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6, {r1, r2, r4, r6, r7} │ │ │ │ + ldmia r6, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r7, #8 │ │ │ │ + cmp r7, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r1, r3, r4, r5, r7} │ │ │ │ + ldmia r6, {r1, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, #232 @ 0xe8 │ │ │ │ + cmp r6, #240 @ 0xf0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r1, r3, r4, r7} │ │ │ │ + ldmia r6!, {r1, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf0f8004a │ │ │ │ - cmp r6, #130 @ 0x82 │ │ │ │ + add.w r0, r0, #74 @ 0x4a │ │ │ │ + cmp r6, #138 @ 0x8a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r2, r4, r5} │ │ │ │ + ldmia r6!, {r2, r3, r4, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r6, #98 @ 0x62 │ │ │ │ + cmp r6, #106 @ 0x6a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r6!, {r2, r4} │ │ │ │ + ldmia r6!, {r2, r3, r4} │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ vmov.f64 d7, d1 │ │ │ │ @@ -1012143,17 +1012143,17 @@ │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mov r0, r3 │ │ │ │ add sp, #52 @ 0x34 │ │ │ │ pop {pc} │ │ │ │ - cmp r5, #74 @ 0x4a │ │ │ │ + cmp r5, #82 @ 0x52 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r5!, {r1, r2} │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #236] @ (3716ec >::_M_default_append(unsigned int)@@Base+0xebde8>) │ │ │ │ @@ -1012250,45 +1012250,45 @@ │ │ │ │ ldr r0, [pc, #80] @ (37172c >::_M_default_append(unsigned int)@@Base+0xebe28>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 371648 >::_M_default_append(unsigned int)@@Base+0xebd44> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - cmp r5, #248 @ 0xf8 │ │ │ │ + cmp r6, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ bcc.n 3716cc >::_M_default_append(unsigned int)@@Base+0xebdc8> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r5, #160 @ 0xa0 │ │ │ │ + cmp r5, #168 @ 0xa8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #216 @ 0xd8 │ │ │ │ + cmp r5, #224 @ 0xe0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cmp r4, #222 @ 0xde │ │ │ │ + cmp r4, #230 @ 0xe6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4, {r1, r4, r7} │ │ │ │ + ldmia r4, {r1, r3, r4, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ bcc.n 371664 >::_M_default_append(unsigned int)@@Base+0xebd60> │ │ │ │ lsls r2, r2, #1 │ │ │ │ iteet mi │ │ │ │ - @ instruction: 0xffff2c9a │ │ │ │ + vmullmi.u q9, d31, d18 │ │ │ │ lslpl r3, r1, #1 │ │ │ │ - ldmiapl r4!, {r1, r2, r3, r6} │ │ │ │ + ldmiapl r4, {r1, r2, r4, r6} │ │ │ │ lslmi r7, r0, #1 │ │ │ │ asrs r5, r1, #25 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r4, #110 @ 0x6e │ │ │ │ + cmp r4, #118 @ 0x76 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r4!, {r1, r5} │ │ │ │ + ldmia r4!, {r1, r3, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ mcr2 15, 5, pc, cr5, cr15, {7} @ │ │ │ │ - cmp r4, #66 @ 0x42 │ │ │ │ + cmp r4, #74 @ 0x4a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r3!, {r1, r2, r4, r5, r6, r7} │ │ │ │ + ldmia r3, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #0 │ │ │ │ mov.w lr, #262144 @ 0x40000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ sub.w lr, ip, lr │ │ │ │ @@ -1012526,47 +1012526,47 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ bcs.n 371918 >::_M_default_append(unsigned int)@@Base+0xec014> │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r3, #174 @ 0xae │ │ │ │ + cmp r3, #182 @ 0xb6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r1, r2, r3, r4, r7} │ │ │ │ + push {r1, r2, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r2, r3, r4, r7} │ │ │ │ + push {r2, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r2, #138 @ 0x8a │ │ │ │ + cmp r2, #146 @ 0x92 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r4, r5} │ │ │ │ + ldmia r2, {r1, r2, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ bne.n 371ab4 >::_M_default_append(unsigned int)@@Base+0xec1b0> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cmp r2, #70 @ 0x46 │ │ │ │ + cmp r2, #78 @ 0x4e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r2!, {r1} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - push {r1, r2, r4} │ │ │ │ + push {r1, r2, r3, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r2, r3, r5} │ │ │ │ + push {r1, r2, r4, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r2, #4 │ │ │ │ + cmp r2, #12 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1!, {r3, r4, r5, r7} │ │ │ │ + ldmia r1!, {r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r1, #234 @ 0xea │ │ │ │ + cmp r1, #242 @ 0xf2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r7} │ │ │ │ + ldmia r1, {r1, r2, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r1, #208 @ 0xd0 │ │ │ │ + cmp r1, #216 @ 0xd8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldmia r1, {r1, r7} │ │ │ │ + ldmia r1, {r1, r3, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vhadd.s q8, q5, │ │ │ │ + vmla.i d0, d2, d3[1] │ │ │ │ vldr d7, [sl, #136] @ 0x88 │ │ │ │ vmov.f64 d6, #112 @ 0x3f800000 1.0 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ble.n 371a60 >::_M_default_append(unsigned int)@@Base+0xec15c> │ │ │ │ vmov.f64 d0, d6 │ │ │ │ mov r1, sl │ │ │ │ @@ -1012844,39 +1012844,39 @@ │ │ │ │ mov r1, sl │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ str.w sl, [sp, #52] @ 0x34 │ │ │ │ b.n 371b0a >::_M_default_append(unsigned int)@@Base+0xec206> │ │ │ │ nop │ │ │ │ ... │ │ │ │ - cmp r0, #58 @ 0x3a │ │ │ │ + cmp r0, #66 @ 0x42 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r2, r3, r5, r6, r7} │ │ │ │ + stmia r7!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r0, #28 │ │ │ │ + cmp r0, #36 @ 0x24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r4, r6, r7} │ │ │ │ + stmia r7!, {r3, r4, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cmp r0, #32 │ │ │ │ + cmp r0, #40 @ 0x28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r7, #104 @ 0x68 │ │ │ │ + movs r7, #112 @ 0x70 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r7!, {r2, r3, r4} │ │ │ │ + stmia r7!, {r2, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - pop {r4, r5} │ │ │ │ + pop {r3, r4, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r0, #26 │ │ │ │ + cmp r0, #34 @ 0x22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r5, #190 @ 0xbe │ │ │ │ + movs r5, #198 @ 0xc6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r1, r4, r5, r6} │ │ │ │ + stmia r5!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r5, #166 @ 0xa6 │ │ │ │ + movs r5, #174 @ 0xae │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r5!, {r1, r3, r4, r6} │ │ │ │ + stmia r5!, {r1, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ add.w sl, sp, #196608 @ 0x30000 │ │ │ │ sub.w r2, r6, #92 @ 0x5c │ │ │ │ add.w sl, sl, #204 @ 0xcc │ │ │ │ sub.w r3, r6, #80 @ 0x50 │ │ │ │ mov.w ip, #0 │ │ │ │ str r3, [sp, #4] │ │ │ │ @@ -1013282,69 +1013282,69 @@ │ │ │ │ ldrd fp, r7, [sp, #60] @ 0x3c │ │ │ │ bl 36cf54 >::_M_default_append(unsigned int)@@Base+0xe7650> │ │ │ │ mvn.w sl, #1 │ │ │ │ b.n 37217e >::_M_default_append(unsigned int)@@Base+0xec87a> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - cmp r0, #140 @ 0x8c │ │ │ │ + cmp r0, #148 @ 0x94 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r4, #44 @ 0x2c │ │ │ │ + movs r4, #52 @ 0x34 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r5, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r4, #18 │ │ │ │ + movs r4, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r3, #244 @ 0xf4 │ │ │ │ + movs r3, #252 @ 0xfc │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r3!, {r3, r5, r7} │ │ │ │ + stmia r3!, {r4, r5, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb890 │ │ │ │ + @ instruction: 0xb898 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r4, #108 @ 0x6c │ │ │ │ + movs r4, #116 @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r6, #208 @ 0xd0 │ │ │ │ + movs r6, #216 @ 0xd8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #222 @ 0xde │ │ │ │ + movs r2, #230 @ 0xe6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r2!, {r1, r4, r7} │ │ │ │ + stmia r2!, {r1, r3, r4, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r6, #118 @ 0x76 │ │ │ │ + movs r6, #126 @ 0x7e │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r6, #146 @ 0x92 │ │ │ │ + movs r6, #154 @ 0x9a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r2, #88 @ 0x58 │ │ │ │ + movs r2, #96 @ 0x60 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r2!, {r2, r3} │ │ │ │ + stmia r2!, {r2, r4} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r5, #224 @ 0xe0 │ │ │ │ + movs r5, #232 @ 0xe8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - movs r1, #204 @ 0xcc │ │ │ │ + movs r1, #212 @ 0xd4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r1!, {r1, r2, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r1, #170 @ 0xaa │ │ │ │ + movs r1, #178 @ 0xb2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r1!, {r2, r3, r4, r6} │ │ │ │ + stmia r1!, {r2, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r1, #144 @ 0x90 │ │ │ │ + movs r1, #152 @ 0x98 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r1!, {r2, r6} │ │ │ │ + stmia r1!, {r2, r3, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r1, #108 @ 0x6c │ │ │ │ + movs r1, #116 @ 0x74 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r4} │ │ │ │ + stmia r1!, {r1, r2, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb64c │ │ │ │ + @ instruction: 0xb654 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r2, #44 @ 0x2c │ │ │ │ + movs r2, #52 @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mrrc2 0, 4, r0, r6, cr10 │ │ │ │ + mrrc2 0, 4, r0, lr, cr10 │ │ │ │ ldr r2, [r5, #4] │ │ │ │ add.w r2, r2, #1392 @ 0x570 │ │ │ │ vldr d0, [r2] │ │ │ │ vmov s15, r9 │ │ │ │ ldr.w r3, [r4, #4072] @ 0xfe8 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ @@ -1014109,156 +1014109,156 @@ │ │ │ │ bl 17f78 │ │ │ │ mvn.w r3, #8 │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ b.w 371b0a >::_M_default_append(unsigned int)@@Base+0xec206> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - subs r4, r3, #7 │ │ │ │ + subs r4, r4, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r1, #4 │ │ │ │ + subs r6, r2, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bkpt 0x00be │ │ │ │ + bkpt 0x00c6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bge.n 372cc0 >::_M_default_append(unsigned int)@@Base+0xed3bc> │ │ │ │ + bge.n 372ad0 >::_M_default_append(unsigned int)@@Base+0xed1cc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r3, #16 │ │ │ │ + movs r3, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r0, #2 │ │ │ │ + subs r6, r1, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bkpt 0x0036 │ │ │ │ + bkpt 0x003e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r4, r4, #1 │ │ │ │ + subs r4, r5, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bkpt 0x0016 │ │ │ │ + bkpt 0x001e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r6, r7, #0 │ │ │ │ + subs r6, r0, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r1, r2, r3, r5, r6, r7, pc} │ │ │ │ + pop {r1, r2, r4, r5, r6, r7, pc} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r4, r6, #7 │ │ │ │ + adds r4, r7, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r2, r5, r7, pc} │ │ │ │ + pop {r2, r3, r5, r7, pc} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r2, #110 @ 0x6e │ │ │ │ + movs r2, #118 @ 0x76 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, r7, #6 │ │ │ │ + adds r4, r0, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r2, r3, r5, r6, pc} │ │ │ │ + pop {r2, r4, r5, r6, pc} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r2, r2, #6 │ │ │ │ + adds r2, r3, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r1, r6, pc} │ │ │ │ + pop {r1, r3, r6, pc} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r2, r3, #4 │ │ │ │ + adds r2, r4, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r1, r3, r6, r7} │ │ │ │ + pop {r1, r4, r6, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r4, r1, #3 │ │ │ │ + adds r4, r2, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r2, r3, r4, r5, r6} │ │ │ │ + pop {r2, r7} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r0, #34 @ 0x22 │ │ │ │ + movs r0, #42 @ 0x2a │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r4, r7, #1 │ │ │ │ + adds r4, r0, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - pop {r2, r3, r5} │ │ │ │ + pop {r2, r4, r5} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r4, r3, #0 │ │ │ │ + adds r4, r4, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r4, 372c9e >::_M_default_append(unsigned int)@@Base+0xed39a> │ │ │ │ + cbnz r4, 372ca0 >::_M_default_append(unsigned int)@@Base+0xed39c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, r1, #5 │ │ │ │ + subs r0, r2, #5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r6, r7, r6 │ │ │ │ + subs r6, r0, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r6, 372c92 >::_M_default_append(unsigned int)@@Base+0xed38e> │ │ │ │ + cbnz r6, 372c94 >::_M_default_append(unsigned int)@@Base+0xed390> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r2, r5, r6 │ │ │ │ + subs r2, r6, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r7, #5 │ │ │ │ + subs r2, r0, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r0, r5, r5 │ │ │ │ + subs r0, r6, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r2, 372c8e >::_M_default_append(unsigned int)@@Base+0xed38a> │ │ │ │ + cbnz r2, 372c90 >::_M_default_append(unsigned int)@@Base+0xed38c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r2, r0, r5 │ │ │ │ + subs r2, r1, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - revsh r2, r6 │ │ │ │ + revsh r2, r7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, r7, #1 │ │ │ │ + subs r0, r0, #2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - subs r2, r4, r3 │ │ │ │ + subs r2, r5, r3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - hlt 0x0012 │ │ │ │ + hlt 0x001a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r4, r5, r2 │ │ │ │ + subs r4, r6, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - rev16 r6, r3 │ │ │ │ + rev16 r6, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r0, r1, r2 │ │ │ │ + subs r0, r2, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - rev r2, r7 │ │ │ │ + rev16 r2, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r2, r3, r0 │ │ │ │ + subs r2, r4, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r4, 372ca6 >::_M_default_append(unsigned int)@@Base+0xed3a2> │ │ │ │ + cbnz r4, 372ca8 >::_M_default_append(unsigned int)@@Base+0xed3a4> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, r7, r7 │ │ │ │ + subs r0, r0, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r6, 372ca4 >::_M_default_append(unsigned int)@@Base+0xed3a0> │ │ │ │ + cbnz r6, 372ca6 >::_M_default_append(unsigned int)@@Base+0xed3a2> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r2, r7, r6 │ │ │ │ + adds r2, r0, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r4, 372c9e >::_M_default_append(unsigned int)@@Base+0xed39a> │ │ │ │ + cbnz r4, 372ca0 >::_M_default_append(unsigned int)@@Base+0xed39c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, r2, r6 │ │ │ │ + adds r6, r3, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r0, 372c9e >::_M_default_append(unsigned int)@@Base+0xed39a> │ │ │ │ + cbnz r0, 372ca0 >::_M_default_append(unsigned int)@@Base+0xed39c> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, r4, r5 │ │ │ │ + adds r0, r5, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbnz r2, 372c98 >::_M_default_append(unsigned int)@@Base+0xed394> │ │ │ │ + cbnz r2, 372c9a >::_M_default_append(unsigned int)@@Base+0xed396> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r2, r0, r5 │ │ │ │ + adds r2, r1, r5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - strh r0, [r2, #8] │ │ │ │ + strh r0, [r3, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, r5, #4 │ │ │ │ + adds r4, r6, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - orrs.w r0, r4, #13238272 @ 0xca0000 │ │ │ │ - adds r6, r5, #4 │ │ │ │ + orrs.w r0, ip, #13238272 @ 0xca0000 │ │ │ │ + adds r6, r6, #4 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ands.w r0, sl, #13238272 @ 0xca0000 │ │ │ │ - adds r4, r2, r2 │ │ │ │ + bic.w r0, r2, #13238272 @ 0xca0000 │ │ │ │ + adds r4, r3, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb846 │ │ │ │ + @ instruction: 0xb84e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf37a004a │ │ │ │ - subs r0, r1, r7 │ │ │ │ + usat r0, #10, r2, lsl #1 │ │ │ │ + subs r0, r2, r7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r5, r0 │ │ │ │ + adds r2, r6, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb7dc │ │ │ │ + @ instruction: 0xb7e4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r7, #31 │ │ │ │ + adds r0, r0, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb7aa │ │ │ │ + @ instruction: 0xb7b2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r0, #31 │ │ │ │ + asrs r6, r1, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb778 │ │ │ │ + @ instruction: 0xb780 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r4, #30 │ │ │ │ + asrs r2, r5, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - @ instruction: 0xb754 │ │ │ │ + @ instruction: 0xb75c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r0, #30 │ │ │ │ + asrs r0, r1, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r6, r6, #0 │ │ │ │ + adds r6, r7, #0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 371730 >::_M_default_append(unsigned int)@@Base+0xebe2c> │ │ │ │ @@ -1014279,17 +1014279,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - asrs r0, r1, #24 │ │ │ │ + asrs r0, r2, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r2, r3, r4, r5, r7, lr} │ │ │ │ + push {r2, r6, r7, lr} │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #84] @ (372d94 >::_M_default_append(unsigned int)@@Base+0xed490>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -1014326,15 +1014326,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ pop {r1, r4, r5, r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r0, r2, r2 │ │ │ │ + subs r0, r3, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ pop {r7} │ │ │ │ lsls r2, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ @@ -1014639,57 +1014639,57 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 373056 >::_M_default_append(unsigned int)@@Base+0xed752> │ │ │ │ pop {r2, r3, r4, r5} │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subs r4, r1, r0 │ │ │ │ + subs r4, r2, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r0, r5, r6 │ │ │ │ + adds r0, r6, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r5, r6} │ │ │ │ + push {r3, r5, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r0, r2, r6 │ │ │ │ + adds r0, r3, r6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - push {r3, r6} │ │ │ │ + push {r4, r6} │ │ │ │ lsls r7, r0, #1 │ │ │ │ cbnz r2, 373144 >::_M_default_append(unsigned int)@@Base+0xed840> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - adds r6, r0, r2 │ │ │ │ + adds r6, r1, r2 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r2, r1 │ │ │ │ + adds r2, r3, r1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - adds r2, r1, r0 │ │ │ │ + adds r2, r2, r0 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - uxtb r2, r0 │ │ │ │ + uxtb r2, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r6, #31 │ │ │ │ + asrs r2, r7, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - uxth r2, r5 │ │ │ │ + uxth r2, r6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r1, #31 │ │ │ │ + asrs r6, r2, #31 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - uxth r4, r0 │ │ │ │ + uxth r4, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r6, #30 │ │ │ │ + asrs r0, r7, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sxtb r6, r4 │ │ │ │ + sxtb r6, r5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r2, #30 │ │ │ │ + asrs r6, r3, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sxtb r4, r1 │ │ │ │ + sxtb r4, r2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r6, #29 │ │ │ │ + asrs r4, r7, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sxth r2, r5 │ │ │ │ + sxth r2, r6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r2, r3, #29 │ │ │ │ + asrs r2, r4, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sxth r0, r2 │ │ │ │ + sxth r0, r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #28 │ │ │ │ mov r7, r0 │ │ │ │ @@ -1014823,58 +1014823,58 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #100] @ (3732f0 >::_M_default_append(unsigned int)@@Base+0xed9ec>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3731be >::_M_default_append(unsigned int)@@Base+0xed8ba> │ │ │ │ - asrs r6, r5, #26 │ │ │ │ + asrs r6, r6, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsrs r5, r4, #14 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xfbcbffff │ │ │ │ lsls r1, r1, #6 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r6, r6, #26 │ │ │ │ + asrs r6, r7, #26 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r7, #26 │ │ │ │ + asrs r0, r0, #27 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r4, #28 │ │ │ │ + asrs r0, r5, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r6, r2, #28 │ │ │ │ + asrs r6, r3, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r3, #29 │ │ │ │ + asrs r0, r4, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r4, #25 │ │ │ │ + asrs r4, r5, #25 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - cbz r4, 3732ca >::_M_default_append(unsigned int)@@Base+0xed9c6> │ │ │ │ + cbz r4, 3732cc >::_M_default_append(unsigned int)@@Base+0xed9c8> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r0, #25 │ │ │ │ + asrs r6, r1, #25 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #504 @ 0x1f8 │ │ │ │ + cbz r6, 3732cc >::_M_default_append(unsigned int)@@Base+0xed9c8> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r0, r2, #29 │ │ │ │ + asrs r0, r3, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r1, #28 │ │ │ │ + asrs r2, r2, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r7, #23 │ │ │ │ + asrs r2, r0, #24 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - sub sp, #200 @ 0xc8 │ │ │ │ + sub sp, #232 @ 0xe8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r3, #28 │ │ │ │ + asrs r4, r4, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r3, #29 │ │ │ │ + asrs r2, r4, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r5, #22 │ │ │ │ + asrs r4, r6, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add sp, #400 @ 0x190 │ │ │ │ + add sp, #432 @ 0x1b0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r1, #22 │ │ │ │ + asrs r6, r2, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add sp, #272 @ 0x110 │ │ │ │ + add sp, #304 @ 0x130 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 37312c >::_M_default_append(unsigned int)@@Base+0xed828> │ │ │ │ @@ -1014895,17 +1014895,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - asrs r4, r6, #19 │ │ │ │ + asrs r4, r7, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, sp, #688 @ 0x2b0 │ │ │ │ + add r7, sp, #720 @ 0x2d0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ sub sp, #124 @ 0x7c │ │ │ │ @@ -1015778,125 +1015778,125 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xb692 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r6, #15 │ │ │ │ + asrs r4, r7, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r2, r3, #22 │ │ │ │ + asrs r2, r4, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r1, #22 │ │ │ │ + asrs r4, r2, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r4, [r5, #8] │ │ │ │ + str r4, [r6, #8] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - hlt 0x0010 │ │ │ │ + hlt 0x0018 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 373a38 >::_M_default_append(unsigned int)@@Base+0xee134> │ │ │ │ + b.n 373a48 >::_M_default_append(unsigned int)@@Base+0xee144> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r7, #14] │ │ │ │ + ldrh r0, [r0, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r2, #14] │ │ │ │ + ldrh r4, [r3, #14] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r3!, {r1, r3, r4, r5, r6, r7} │ │ │ │ + stmia r4!, {r1} │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r3, #12 │ │ │ │ + asrs r4, r4, #12 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r4, r6, #7 │ │ │ │ + asrs r4, r7, #7 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #680 @ 0x2a8 │ │ │ │ + add r4, sp, #712 @ 0x2c8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ cbz r6, 373cca >::_M_default_append(unsigned int)@@Base+0xee3c6> │ │ │ │ lsls r2, r2, #1 │ │ │ │ - asrs r4, r4, #13 │ │ │ │ + asrs r4, r5, #13 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - asrs r0, r3, #5 │ │ │ │ + asrs r0, r4, #5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r4, sp, #56 @ 0x38 │ │ │ │ + add r4, sp, #88 @ 0x58 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r6, r5, #3 │ │ │ │ + asrs r6, r6, #3 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r3, sp, #656 @ 0x290 │ │ │ │ + add r3, sp, #688 @ 0x2b0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r1, [sp, #608] @ 0x260 │ │ │ │ + str r1, [sp, #640] @ 0x280 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r1, [sp, #768] @ 0x300 │ │ │ │ + str r1, [sp, #800] @ 0x320 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r2, #1 │ │ │ │ + asrs r4, r3, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r3, #30 │ │ │ │ + lsrs r0, r4, #30 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r3, #29 │ │ │ │ + lsrs r2, r4, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r4, #27 │ │ │ │ + lsrs r4, r5, #27 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r1, #27 │ │ │ │ + lsrs r2, r2, #27 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r6, #25 │ │ │ │ + lsrs r0, r7, #25 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #160 @ 0xa0 │ │ │ │ + add r1, sp, #192 @ 0xc0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r4, r2, #25 │ │ │ │ + lsrs r4, r3, #25 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r1, sp, #48 @ 0x30 │ │ │ │ + add r1, sp, #80 @ 0x50 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r4, r2, #22 │ │ │ │ + lsrs r4, r3, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r2, r7, #21 │ │ │ │ + lsrs r2, r0, #22 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, sp, #200 @ 0xc8 │ │ │ │ + add r0, sp, #232 @ 0xe8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r6, r2, #21 │ │ │ │ + lsrs r6, r3, #21 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r0, sp, #56 @ 0x38 │ │ │ │ + add r0, sp, #88 @ 0x58 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r4, r7, #20 │ │ │ │ + lsrs r4, r0, #21 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #968 @ (adr r7, 374080 >::_M_default_append(unsigned int)@@Base+0xee77c>) │ │ │ │ + add r7, pc, #1000 @ (adr r7, 3740a0 >::_M_default_append(unsigned int)@@Base+0xee79c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r6, r3, #20 │ │ │ │ + lsrs r6, r4, #20 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #848 @ (adr r7, 374010 >::_M_default_append(unsigned int)@@Base+0xee70c>) │ │ │ │ + add r7, pc, #880 @ (adr r7, 374030 >::_M_default_append(unsigned int)@@Base+0xee72c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r0, r0, #20 │ │ │ │ + lsrs r0, r1, #20 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #736 @ (adr r7, 373fa8 >::_M_default_append(unsigned int)@@Base+0xee6a4>) │ │ │ │ + add r7, pc, #768 @ (adr r7, 373fc8 >::_M_default_append(unsigned int)@@Base+0xee6c4>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r4, r4, #19 │ │ │ │ + lsrs r4, r5, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #624 @ (adr r7, 373f40 >::_M_default_append(unsigned int)@@Base+0xee63c>) │ │ │ │ + add r7, pc, #656 @ (adr r7, 373f60 >::_M_default_append(unsigned int)@@Base+0xee65c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r6, r0, #19 │ │ │ │ + lsrs r6, r1, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #504 @ (adr r7, 373ed0 >::_M_default_append(unsigned int)@@Base+0xee5cc>) │ │ │ │ + add r7, pc, #536 @ (adr r7, 373ef0 >::_M_default_append(unsigned int)@@Base+0xee5ec>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r4, r5, #18 │ │ │ │ + lsrs r4, r6, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #392 @ (adr r7, 373e68 >::_M_default_append(unsigned int)@@Base+0xee564>) │ │ │ │ + add r7, pc, #424 @ (adr r7, 373e88 >::_M_default_append(unsigned int)@@Base+0xee584>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r6, r1, #18 │ │ │ │ + lsrs r6, r2, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #280 @ (adr r7, 373e00 >::_M_default_append(unsigned int)@@Base+0xee4fc>) │ │ │ │ + add r7, pc, #312 @ (adr r7, 373e20 >::_M_default_append(unsigned int)@@Base+0xee51c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r2, r6, #17 │ │ │ │ + lsrs r2, r7, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #160 @ (adr r7, 373d90 >::_M_default_append(unsigned int)@@Base+0xee48c>) │ │ │ │ + add r7, pc, #192 @ (adr r7, 373db0 >::_M_default_append(unsigned int)@@Base+0xee4ac>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r0, r2, #17 │ │ │ │ + lsrs r0, r3, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r7, pc, #32 @ (adr r7, 373d18 >::_M_default_append(unsigned int)@@Base+0xee414>) │ │ │ │ + add r7, pc, #64 @ (adr r7, 373d38 >::_M_default_append(unsigned int)@@Base+0xee434>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r6, r6, #16 │ │ │ │ + lsrs r6, r7, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #944 @ (adr r6, 3740b0 >::_M_default_append(unsigned int)@@Base+0xee7ac>) │ │ │ │ + add r6, pc, #976 @ (adr r6, 3740d0 >::_M_default_append(unsigned int)@@Base+0xee7cc>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r4, r3, #16 │ │ │ │ + lsrs r4, r4, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r6, pc, #840 @ (adr r6, 374050 >::_M_default_append(unsigned int)@@Base+0xee74c>) │ │ │ │ + add r6, pc, #872 @ (adr r6, 374070 >::_M_default_append(unsigned int)@@Base+0xee76c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #32 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1015934,17 +1015934,17 @@ │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #32 │ │ │ │ pop {r4, pc} │ │ │ │ - lsrs r2, r7, #10 │ │ │ │ + lsrs r2, r0, #11 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - add r5, pc, #456 @ (adr r5, 373f40 >::_M_default_append(unsigned int)@@Base+0xee63c>) │ │ │ │ + add r5, pc, #488 @ (adr r5, 373f60 >::_M_default_append(unsigned int)@@Base+0xee65c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #84] @ (373ddc >::_M_default_append(unsigned int)@@Base+0xee4d8>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -1015981,15 +1015981,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ add r4, sp, #424 @ 0x1a8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r4, r4, #16 │ │ │ │ + lsrs r4, r5, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ add r4, sp, #224 @ 0xe0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1016386,41 +1016386,41 @@ │ │ │ │ bgt.w 3740aa >::_M_default_append(unsigned int)@@Base+0xee7a6> │ │ │ │ b.n 374120 >::_M_default_append(unsigned int)@@Base+0xee81c> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ add r3, sp, #936 @ 0x3a8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r2, r0, #15 │ │ │ │ + lsrs r2, r1, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r4, r0, #14 │ │ │ │ + lsrs r4, r1, #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsrs r0, r0, #10 │ │ │ │ + lsrs r0, r1, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrb r0, [r3, #31] │ │ │ │ + ldrb r0, [r4, #31] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r0, [r6, #124] @ 0x7c │ │ │ │ + str r0, [r7, #124] @ 0x7c │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r5, #6 │ │ │ │ + lsrs r4, r6, #6 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r0, [r5, #112] @ 0x70 │ │ │ │ + str r0, [r6, #112] @ 0x70 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r4, r0, #5 │ │ │ │ + lsrs r4, r1, #5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - str r2, [r4, #104] @ 0x68 │ │ │ │ + str r2, [r5, #104] @ 0x68 │ │ │ │ lsls r4, r1, #1 │ │ │ │ add r0, sp, #848 @ 0x350 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r0, [r1, #24] │ │ │ │ + ldrb r0, [r2, #24] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r4, [r5, #96] @ 0x60 │ │ │ │ + str r4, [r6, #96] @ 0x60 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldrb r0, [r3, #23] │ │ │ │ + ldrb r0, [r4, #23] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r4, [r7, #22] │ │ │ │ + ldrb r4, [r0, #23] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ mov r7, r2 │ │ │ │ @@ -1016738,57 +1016738,57 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 374506 >::_M_default_append(unsigned int)@@Base+0xeec02> │ │ │ │ add r7, pc, #624 @ (adr r7, 3747f0 >::_M_default_append(unsigned int)@@Base+0xeeeec>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r1, #29 │ │ │ │ + lsls r0, r2, #29 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r0, #28 │ │ │ │ + lsls r6, r1, #28 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #760] @ 0x2f8 │ │ │ │ + ldr r7, [sp, #792] @ 0x318 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r5, #27 │ │ │ │ + lsls r6, r6, #27 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r7, [sp, #664] @ 0x298 │ │ │ │ + ldr r7, [sp, #696] @ 0x2b8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ add r6, pc, #768 @ (adr r6, 37489c >::_M_default_append(unsigned int)@@Base+0xeef98>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r4, r2, #23 │ │ │ │ + lsls r4, r3, #23 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r6, #21 │ │ │ │ + lsls r4, r7, #21 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r3, #21 │ │ │ │ + lsls r6, r4, #21 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r6, [sp, #88] @ 0x58 │ │ │ │ + ldr r6, [sp, #120] @ 0x78 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r0, #21 │ │ │ │ + lsls r6, r1, #21 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #1016] @ 0x3f8 │ │ │ │ + ldr r6, [sp, #24] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r3, #20 │ │ │ │ + lsls r6, r4, #20 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #848] @ 0x350 │ │ │ │ + ldr r5, [sp, #880] @ 0x370 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r0, r0, #20 │ │ │ │ + lsls r0, r1, #20 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r5, [sp, #760] @ 0x2f8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r4, #19 │ │ │ │ + lsls r6, r5, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #624] @ 0x270 │ │ │ │ + ldr r5, [sp, #656] @ 0x290 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r0, r1, #19 │ │ │ │ + lsls r0, r2, #19 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r5, [sp, #536] @ 0x218 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r2, r5, #18 │ │ │ │ + lsls r2, r6, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r5, [sp, #384] @ 0x180 │ │ │ │ + ldr r5, [sp, #416] @ 0x1a0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #560] @ (37481c >::_M_default_append(unsigned int)@@Base+0xeef18>) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ @@ -1017015,80 +1017015,80 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 37466e >::_M_default_append(unsigned int)@@Base+0xeed6a> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ add r4, pc, #24 @ (adr r4, 374838 >::_M_default_append(unsigned int)@@Base+0xeef34>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r1, #15 │ │ │ │ + lsls r2, r2, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r7, #17 │ │ │ │ + lsls r2, r0, #18 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r5, #17 │ │ │ │ + lsls r0, r6, #17 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r6, #15 │ │ │ │ + lsls r4, r7, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ lsls r7, r3, #9 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r6, #14 │ │ │ │ + lsls r4, r7, #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r4, [sp, #464] @ 0x1d0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ add r3, pc, #536 @ (adr r3, 374a5c >::_M_default_append(unsigned int)@@Base+0xef158>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsls r0, r0, #14 │ │ │ │ + lsls r0, r1, #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r4, [sp, #224] @ 0xe0 │ │ │ │ + ldr r4, [sp, #256] @ 0x100 │ │ │ │ lsls r7, r0, #1 │ │ │ │ bl 24084e │ │ │ │ lsls r5, r5, #30 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r2, r0, #13 │ │ │ │ + lsls r2, r1, #13 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #1000] @ 0x3e8 │ │ │ │ + ldr r4, [sp, #8] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r0, r5, #12 │ │ │ │ + lsls r0, r6, #12 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #896] @ 0x380 │ │ │ │ + ldr r3, [sp, #928] @ 0x3a0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r4, r2, #15 │ │ │ │ + lsls r4, r3, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r3, #14 │ │ │ │ + lsls r0, r4, #14 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r3, #15 │ │ │ │ + lsls r0, r4, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r2, #16 │ │ │ │ + lsls r6, r3, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r1, #11 │ │ │ │ + lsls r6, r2, #11 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #536] @ 0x218 │ │ │ │ + ldr r3, [sp, #568] @ 0x238 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r4, r6, #10 │ │ │ │ + lsls r4, r7, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r3, [sp, #464] @ 0x1d0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r2, #16 │ │ │ │ + lsls r6, r3, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r3, #15 │ │ │ │ + lsls r0, r4, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r2, r6, #9 │ │ │ │ + lsls r2, r7, #9 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [sp, #168] @ 0xa8 │ │ │ │ + ldr r3, [sp, #200] @ 0xc8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r4, #15 │ │ │ │ + lsls r6, r5, #15 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r0, r7, #15 │ │ │ │ + lsls r0, r0, #16 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r4, r5, #8 │ │ │ │ + lsls r4, r6, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #912] @ 0x390 │ │ │ │ + ldr r2, [sp, #944] @ 0x3b0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r6, r1, #8 │ │ │ │ + lsls r6, r2, #8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r2, [sp, #784] @ 0x310 │ │ │ │ + ldr r2, [sp, #816] @ 0x330 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3745dc >::_M_default_append(unsigned int)@@Base+0xeecd8> │ │ │ │ @@ -1017109,17 +1017109,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - lsls r4, r7, #4 │ │ │ │ + lsls r4, r0, #5 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r1, [sp, #976] @ 0x3d0 │ │ │ │ + ldr r1, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3960] @ 0xf78 │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ mov r6, r2 │ │ │ │ @@ -1017594,70 +1017594,70 @@ │ │ │ │ b.n 374b5a >::_M_default_append(unsigned int)@@Base+0xef256> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ add r0, pc, #880 @ (adr r0, 37514c >::_M_default_append(unsigned int)@@Base+0xef848>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r6, r3, #10 │ │ │ │ + lsls r6, r4, #10 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - lsls r6, r6, #1 │ │ │ │ + lsls r6, r7, #1 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldr r3, [pc, #600] @ (375044 >::_M_default_append(unsigned int)@@Base+0xef740>) │ │ │ │ + ldr r3, [pc, #632] @ (375064 >::_M_default_append(unsigned int)@@Base+0xef760>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsls r2, r6, #9 │ │ │ │ + lsls r2, r7, #9 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - bne.n 374d94 >::_M_default_append(unsigned int)@@Base+0xef490> │ │ │ │ + bne.n 374da4 >::_M_default_append(unsigned int)@@Base+0xef4a0> │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, pc, #320 @ (adr r5, 374f38 >::_M_default_append(unsigned int)@@Base+0xef634>) │ │ │ │ + add r5, pc, #352 @ (adr r5, 374f58 >::_M_default_append(unsigned int)@@Base+0xef654>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r0, [r1, #19] │ │ │ │ + strb r0, [r2, #19] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r0, [r1, #19] │ │ │ │ + strb r0, [r2, #19] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, sp, #752 @ 0x2f0 │ │ │ │ + add r6, sp, #784 @ 0x310 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - vmla.i q0, q5, d10[0] │ │ │ │ - cdp2 0, 12, cr0, cr8, cr10, {2} │ │ │ │ - str r7, [sp, #512] @ 0x200 │ │ │ │ + vmla.i q8, q1, d2[2] │ │ │ │ + cdp2 0, 13, cr0, cr0, cr10, {2} │ │ │ │ + str r7, [sp, #544] @ 0x220 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldr r6, [sp, #616] @ 0x268 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cdp2 0, 5, cr0, cr6, cr10, {2} │ │ │ │ - str r7, [sp, #56] @ 0x38 │ │ │ │ + cdp2 0, 5, cr0, cr14, cr10, {2} │ │ │ │ + str r7, [sp, #88] @ 0x58 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldc2l 0, cr0, [ip, #296]! @ 0x128 │ │ │ │ - str r6, [sp, #720] @ 0x2d0 │ │ │ │ + cdp2 0, 0, cr0, cr4, cr10, {2} │ │ │ │ + str r6, [sp, #752] @ 0x2f0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r2, #19] │ │ │ │ + ldrb r6, [r3, #19] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r7, #19] │ │ │ │ + ldrb r6, [r0, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ + str r2, [sp, #88] @ 0x58 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2 0, cr0, [r0, #-296]! @ 0xfffffed8 │ │ │ │ - ldc2 0, cr0, [sl], #296 @ 0x128 │ │ │ │ - cdp2 0, 12, cr0, cr4, cr10, {2} │ │ │ │ - stc2l 0, cr0, [r0], #296 @ 0x128 │ │ │ │ - str r5, [sp, #600] @ 0x258 │ │ │ │ + stc2 0, cr0, [r8, #-296]! @ 0xfffffed8 │ │ │ │ + stc2l 0, cr0, [r2], {74} @ 0x4a │ │ │ │ + cdp2 0, 12, cr0, cr12, cr10, {2} │ │ │ │ + stc2l 0, cr0, [r8], #296 @ 0x128 │ │ │ │ + str r5, [sp, #632] @ 0x278 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldc2 0, cr0, [lr], #296 @ 0x128 │ │ │ │ - str r5, [sp, #472] @ 0x1d8 │ │ │ │ + stc2l 0, cr0, [r6], {74} @ 0x4a │ │ │ │ + str r5, [sp, #504] @ 0x1f8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stc2 0, cr0, [r2], #296 @ 0x128 │ │ │ │ - str r5, [sp, #360] @ 0x168 │ │ │ │ + stc2 0, cr0, [sl], #296 @ 0x128 │ │ │ │ + str r5, [sp, #392] @ 0x188 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stc2 0, cr0, [sl], {74} @ 0x4a │ │ │ │ - str r5, [sp, #256] @ 0x100 │ │ │ │ + ldc2 0, cr0, [r2], {74} @ 0x4a │ │ │ │ + str r5, [sp, #288] @ 0x120 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldc2l 0, cr0, [r0], #-296 @ 0xfffffed8 │ │ │ │ - str r5, [sp, #152] @ 0x98 │ │ │ │ + ldc2l 0, cr0, [r8], #-296 @ 0xfffffed8 │ │ │ │ + str r5, [sp, #184] @ 0xb8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - mrrc2 0, 4, r0, r2, cr10 │ │ │ │ - str r5, [sp, #40] @ 0x28 │ │ │ │ + mrrc2 0, 4, r0, sl, cr10 │ │ │ │ + str r5, [sp, #72] @ 0x48 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #32 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1017697,16 +1017697,16 @@ │ │ │ │ ldr r1, [sp, #28] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #32 │ │ │ │ pop {r4, pc} │ │ │ │ - @ instruction: 0xfb52004a │ │ │ │ - str r4, [sp, #40] @ 0x28 │ │ │ │ + @ instruction: 0xfb5a004a │ │ │ │ + str r4, [sp, #72] @ 0x48 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ ldr r3, [sp, #148] @ 0x94 │ │ │ │ @@ -1017817,29 +1017817,29 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #52] @ (375010 >::_M_default_append(unsigned int)@@Base+0xef70c>) │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ b.n 374f34 >::_M_default_append(unsigned int)@@Base+0xef630> │ │ │ │ - ldc2l 0, cr0, [r0], {74} @ 0x4a │ │ │ │ - stmia r2!, {r1, r5, r6} │ │ │ │ + ldc2l 0, cr0, [r8], {74} @ 0x4a │ │ │ │ + stmia r2!, {r1, r3, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldc2l 0, cr0, [sl], #296 @ 0x128 │ │ │ │ - stmia r2!, {r7} │ │ │ │ + stc2 0, cr0, [r2, #-296] @ 0xfffffed8 │ │ │ │ + stmia r2!, {r3, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r0], {74} @ 0x4a │ │ │ │ - mrrc2 0, 4, r0, lr, cr10 │ │ │ │ - str r3, [sp, #200] @ 0xc8 │ │ │ │ + ldc2l 0, cr0, [r8], {74} @ 0x4a │ │ │ │ + stc2l 0, cr0, [r6], #-296 @ 0xfffffed8 │ │ │ │ + str r3, [sp, #232] @ 0xe8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - mcrr2 0, 4, r0, r2, cr10 │ │ │ │ - str r3, [sp, #88] @ 0x58 │ │ │ │ + mcrr2 0, 4, r0, sl, cr10 │ │ │ │ + str r3, [sp, #120] @ 0x78 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stc2 0, cr0, [r2], #-296 @ 0xfffffed8 │ │ │ │ - str r2, [sp, #984] @ 0x3d8 │ │ │ │ + stc2 0, cr0, [sl], #-296 @ 0xfffffed8 │ │ │ │ + str r2, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3498d8 >::_M_default_append(unsigned int)@@Base+0xc3fd4> │ │ │ │ @@ -1017859,16 +1017859,16 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - @ instruction: 0xfbba004a │ │ │ │ - str r2, [sp, #568] @ 0x238 │ │ │ │ + @ instruction: 0xfbc2004a │ │ │ │ + str r2, [sp, #600] @ 0x258 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #248] @ (375168 >::_M_default_append(unsigned int)@@Base+0xef864>) │ │ │ │ @@ -1017973,40 +1017973,40 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #84] @ (3751b0 >::_M_default_append(unsigned int)@@Base+0xef8ac>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3750b6 >::_M_default_append(unsigned int)@@Base+0xef7b2> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - @ instruction: 0xfbe0004a │ │ │ │ + @ instruction: 0xfbe8004a │ │ │ │ ldr r1, [sp, #496] @ 0x1f0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfbd8004a │ │ │ │ + @ instruction: 0xfbe0004a │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - stc2 0, cr0, [r4], {74} @ 0x4a │ │ │ │ - @ instruction: 0xfb50004a │ │ │ │ - str r2, [sp, #144] @ 0x90 │ │ │ │ + stc2 0, cr0, [ip], {74} @ 0x4a │ │ │ │ + @ instruction: 0xfb58004a │ │ │ │ + str r2, [sp, #176] @ 0xb0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xfb3a004a │ │ │ │ - str r2, [sp, #56] @ 0x38 │ │ │ │ + @ instruction: 0xfb42004a │ │ │ │ + str r2, [sp, #88] @ 0x58 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldr r1, [sp, #160] @ 0xa0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - @ instruction: 0xfaf8004a │ │ │ │ - str r1, [sp, #816] @ 0x330 │ │ │ │ + @ instruction: 0xfb00004a │ │ │ │ + str r1, [sp, #848] @ 0x350 │ │ │ │ lsls r7, r0, #1 │ │ │ │ mrc2 15, 7, pc, cr11, cr15, {7} │ │ │ │ - @ instruction: 0xface004a │ │ │ │ - str r1, [sp, #648] @ 0x288 │ │ │ │ + @ instruction: 0xfad6004a │ │ │ │ + str r1, [sp, #680] @ 0x2a8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldc2 15, cr15, [sp, #1020] @ 0x3fc │ │ │ │ - @ instruction: 0xfaa4004a │ │ │ │ - str r1, [sp, #480] @ 0x1e0 │ │ │ │ + @ instruction: 0xfaac004a │ │ │ │ + str r1, [sp, #512] @ 0x200 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #228] @ (3752ac >::_M_default_append(unsigned int)@@Base+0xef9a8>) │ │ │ │ @@ -1018103,37 +1018103,37 @@ │ │ │ │ ldr r0, [pc, #80] @ (3752ec >::_M_default_append(unsigned int)@@Base+0xef9e8>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 37520e >::_M_default_append(unsigned int)@@Base+0xef90a> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - @ instruction: 0xfa88004a │ │ │ │ + @ instruction: 0xfa90004a │ │ │ │ ldr r0, [sp, #144] @ 0x90 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfa80004a │ │ │ │ + @ instruction: 0xfa88004a │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xfaac004a │ │ │ │ - ldr??.w r0, [r8, #74] @ 0x4a │ │ │ │ - str r0, [sp, #816] @ 0x330 │ │ │ │ + @ instruction: 0xfab4004a │ │ │ │ + @ instruction: 0xfa00004a │ │ │ │ + str r0, [sp, #848] @ 0x350 │ │ │ │ lsls r7, r0, #1 │ │ │ │ str r7, [sp, #920] @ 0x398 │ │ │ │ lsls r2, r2, #1 │ │ │ │ mcr2 15, 1, pc, cr11, cr15, {7} @ │ │ │ │ - ldrsh.w r0, [r6, #74] @ 0x4a │ │ │ │ - str r0, [sp, #552] @ 0x228 │ │ │ │ + ldrsh.w r0, [lr, #74] @ 0x4a │ │ │ │ + str r0, [sp, #584] @ 0x248 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldc2 15, cr15, [r9, #1020]! @ 0x3fc │ │ │ │ - vst1.8 {d0[2]}, [ip], sl │ │ │ │ - str r0, [sp, #384] @ 0x180 │ │ │ │ + ldrsb.w r0, [r4, #74] @ 0x4a │ │ │ │ + str r0, [sp, #416] @ 0x1a0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ mrrc2 15, 15, pc, fp, cr15 @ │ │ │ │ - vld4.16 {d16-d19}, [r2], sl │ │ │ │ - str r0, [sp, #216] @ 0xd8 │ │ │ │ + vld4.16 {d16-d19}, [sl], sl │ │ │ │ + str r0, [sp, #248] @ 0xf8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r4, [pc, #556] @ (375530 >::_M_default_append(unsigned int)@@Base+0xefc2c>) │ │ │ │ mov r6, r1 │ │ │ │ @@ -1018371,56 +1018371,56 @@ │ │ │ │ b.n 375402 >::_M_default_append(unsigned int)@@Base+0xefafe> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r6, [sp, #960] @ 0x3c0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r4, [r4, r1] │ │ │ │ + ldrsh r4, [r5, r1] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r2, [r5, r3] │ │ │ │ + strh r2, [r6, r3] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - vld1.8 {d0[2]}, [r0], sl │ │ │ │ - ldrh r4, [r3, #56] @ 0x38 │ │ │ │ + vld1.8 {d0[2]}, [r8], sl │ │ │ │ + ldrh r4, [r4, #56] @ 0x38 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr??.w r0, [r6, sl] │ │ │ │ - ldrh r2, [r6, #54] @ 0x36 │ │ │ │ + ldr??.w r0, [lr, sl] │ │ │ │ + ldrh r2, [r7, #54] @ 0x36 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr??.w r0, [ip, sl] │ │ │ │ - ldrh r0, [r3, #54] @ 0x36 │ │ │ │ + vld4.16 {d16-d19}, [r4], sl │ │ │ │ + ldrh r0, [r4, #54] @ 0x36 │ │ │ │ lsls r7, r0, #1 │ │ │ │ str r5, [sp, #968] @ 0x3c8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrsb.w r0, [sl, sl] │ │ │ │ - ldrh r6, [r2, #52] @ 0x34 │ │ │ │ + vld4.16 {d0-d3}, [r2], sl │ │ │ │ + ldrh r6, [r3, #52] @ 0x34 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - vst4.16 {d0-d3}, [r2], sl │ │ │ │ - ldrh r6, [r7, #50] @ 0x32 │ │ │ │ + vst4.16 {d0-d3}, [sl], sl │ │ │ │ + ldrh r6, [r0, #52] @ 0x34 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str??.w r0, [sl, #74] @ 0x4a │ │ │ │ - ldrh r6, [r4, #50] @ 0x32 │ │ │ │ + ldr??.w r0, [r2, #74] @ 0x4a │ │ │ │ + ldrh r6, [r5, #50] @ 0x32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr.w r0, [r2, sl] │ │ │ │ - ldr.w r0, [r6, sl] │ │ │ │ - ldr??.w r0, [r6, #74] @ 0x4a │ │ │ │ - ldrb.w r0, [ip, #74] @ 0x4a │ │ │ │ - ldrh r0, [r3, #48] @ 0x30 │ │ │ │ + ldr.w r0, [sl, sl] │ │ │ │ + ldr.w r0, [lr, sl] │ │ │ │ + ldr??.w r0, [lr, #74] @ 0x4a │ │ │ │ + strh.w r0, [r4, #74] @ 0x4a │ │ │ │ + ldrh r0, [r4, #48] @ 0x30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb.w r0, [r0, #74] @ 0x4a │ │ │ │ - ldrh r4, [r7, #46] @ 0x2e │ │ │ │ + strb.w r0, [r8, #74] @ 0x4a │ │ │ │ + ldrh r4, [r0, #48] @ 0x30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ + str.w r0, [r8, sl] │ │ │ │ + sbcs.w r0, sl, #73 @ 0x49 │ │ │ │ + @ instruction: 0xf7ac004a │ │ │ │ + ldr??.w r0, [r0, sl] │ │ │ │ + @ instruction: 0xf7a0004a │ │ │ │ str.w r0, [r0, sl] │ │ │ │ - sbcs.w r0, r2, #73 @ 0x49 │ │ │ │ - @ instruction: 0xf7a4004a │ │ │ │ - str??.w r0, [r8, sl] │ │ │ │ - @ instruction: 0xf798004a │ │ │ │ - ldrh.w r0, [r8, sl] │ │ │ │ - itet ls │ │ │ │ + ittt ls │ │ │ │ lslls r2, r1, #1 │ │ │ │ - stmdbhi sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ + stmdbls sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ movls.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3024] @ 0xbd0 │ │ │ │ ldr r1, [pc, #324] @ (375704 >::_M_default_append(unsigned int)@@Base+0xefe00>) │ │ │ │ mov r6, r3 │ │ │ │ ldr r3, [pc, #324] @ (375708 >::_M_default_append(unsigned int)@@Base+0xefe04>) │ │ │ │ sub.w sp, sp, #1048 @ 0x418 │ │ │ │ @@ -1018554,36 +1018554,36 @@ │ │ │ │ b.n 3756ba >::_M_default_append(unsigned int)@@Base+0xefdb6> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r4, [sp, #200] @ 0xc8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - uxtb r0, r6 │ │ │ │ + uxtb r0, r7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r0!, {r2, r3, r6} │ │ │ │ + stmia r0!, {r2, r4, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ str r3, [sp, #776] @ 0x308 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf6e6004a │ │ │ │ - ldrh r2, [r4, #34] @ 0x22 │ │ │ │ + @ instruction: 0xf6ee004a │ │ │ │ + ldrh r2, [r5, #34] @ 0x22 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf792004a │ │ │ │ - @ instruction: 0xf6ba004a │ │ │ │ - ldrh r6, [r6, #32] │ │ │ │ + @ instruction: 0xf79a004a │ │ │ │ + movt r0, #10314 @ 0x284a │ │ │ │ + ldrh r6, [r7, #32] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subw r0, r2, #2122 @ 0x84a │ │ │ │ - @ instruction: 0xf718004a │ │ │ │ - @ instruction: 0xf684004a │ │ │ │ - strb r4, [r3, r0] │ │ │ │ + subw r0, sl, #2122 @ 0x84a │ │ │ │ + @ instruction: 0xf720004a │ │ │ │ + @ instruction: 0xf68c004a │ │ │ │ + strb r4, [r4, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf666004a │ │ │ │ - itt pl │ │ │ │ - lslpl r2, r1, #1 │ │ │ │ - pushpl {r4, r5, lr} │ │ │ │ + @ instruction: 0xf66e004a │ │ │ │ + itt vs │ │ │ │ + lslvs r2, r1, #1 │ │ │ │ + pushvs {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #212] @ (37582c >::_M_default_append(unsigned int)@@Base+0xeff28>) │ │ │ │ ldr.w ip, [pc, #216] @ 375830 >::_M_default_append(unsigned int)@@Base+0xeff2c> │ │ │ │ movs r4, #0 │ │ │ │ @@ -1018670,37 +1018670,37 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #72] @ (375868 >::_M_default_append(unsigned int)@@Base+0xeff64>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 37579e >::_M_default_append(unsigned int)@@Base+0xefe9a> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - movs r2, #8 │ │ │ │ + movs r2, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r2, [sp, #592] @ 0x250 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf70c004a │ │ │ │ + @ instruction: 0xf714004a │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf728004a │ │ │ │ - rsb r0, r0, #13238272 @ 0xca0000 │ │ │ │ - ldrh r4, [r7, #24] │ │ │ │ + @ instruction: 0xf730004a │ │ │ │ + rsb r0, r8, #13238272 @ 0xca0000 │ │ │ │ + ldrh r4, [r0, #26] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - sub.w r0, sl, #13238272 @ 0xca0000 │ │ │ │ - ldrh r6, [r4, #24] │ │ │ │ + subs.w r0, r2, #13238272 @ 0xca0000 │ │ │ │ + ldrh r6, [r5, #24] │ │ │ │ lsls r7, r0, #1 │ │ │ │ str r2, [sp, #256] @ 0x100 │ │ │ │ lsls r2, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - sbc.w r0, r2, #13238272 @ 0xca0000 │ │ │ │ - ldrh r6, [r3, #22] │ │ │ │ + sbc.w r0, sl, #13238272 @ 0xca0000 │ │ │ │ + ldrh r6, [r4, #22] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stc2 15, cr15, [r5, #1020]! @ 0x3fc │ │ │ │ - @ instruction: 0xf538004a │ │ │ │ - ldrh r4, [r6, #20] │ │ │ │ + adc.w r0, r0, #13238272 @ 0xca0000 │ │ │ │ + ldrh r4, [r7, #20] │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #192] @ (375940 >::_M_default_append(unsigned int)@@Base+0xf003c>) │ │ │ │ @@ -1018781,34 +1018781,34 @@ │ │ │ │ ldr r0, [pc, #68] @ (375974 >::_M_default_append(unsigned int)@@Base+0xf0070>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3758c6 >::_M_default_append(unsigned int)@@Base+0xeffc2> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - movs r0, #224 @ 0xe0 │ │ │ │ + movs r0, #232 @ 0xe8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ str r1, [sp, #432] @ 0x1b0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xf5e4004a │ │ │ │ + @ instruction: 0xf5ec004a │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - addw r0, r0, #2122 @ 0x84a │ │ │ │ - eors.w r0, r8, #13238272 @ 0xca0000 │ │ │ │ - ldrh r4, [r2, #16] │ │ │ │ + addw r0, r8, #2122 @ 0x84a │ │ │ │ + @ instruction: 0xf4a0004a │ │ │ │ + ldrh r4, [r3, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ str r1, [sp, #184] @ 0xb8 │ │ │ │ lsls r2, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr5, cr15, {7} │ │ │ │ - orrs.w r0, r0, #13238272 @ 0xca0000 │ │ │ │ - ldrh r4, [r1, #14] │ │ │ │ + orrs.w r0, r8, #13238272 @ 0xca0000 │ │ │ │ + ldrh r4, [r2, #14] │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldc2 15, cr15, [r3], {255} @ 0xff │ │ │ │ - bic.w r0, r6, #13238272 @ 0xca0000 │ │ │ │ - ldrh r2, [r4, #12] │ │ │ │ + bic.w r0, lr, #13238272 @ 0xca0000 │ │ │ │ + ldrh r2, [r5, #12] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [r1, #0] │ │ │ │ sub sp, #20 │ │ │ │ @@ -1019003,24 +1019003,24 @@ │ │ │ │ add r3, pc │ │ │ │ mov r1, r5 │ │ │ │ movs r4, #1 │ │ │ │ bl 15144 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - @ instruction: 0xf4f4004a │ │ │ │ - eors.w r0, r4, #13238272 @ 0xca0000 │ │ │ │ - usat r0, #10, ip, asr #1 │ │ │ │ - strh r0, [r2, #62] @ 0x3e │ │ │ │ + @ instruction: 0xf4fc004a │ │ │ │ + eors.w r0, ip, #13238272 @ 0xca0000 │ │ │ │ + @ instruction: 0xf3b4004a │ │ │ │ + strh r0, [r3, #62] @ 0x3e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - usat r0, #10, lr, lsl #1 │ │ │ │ - strh r2, [r6, #60] @ 0x3c │ │ │ │ + @ instruction: 0xf396004a │ │ │ │ + strh r2, [r7, #60] @ 0x3c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf372004a │ │ │ │ - @ instruction: 0xf35e004a │ │ │ │ + @ instruction: 0xf37a004a │ │ │ │ + bfi r0, r6, #1, #10 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r5, [pc, #356] @ (375d0c >::_M_default_append(unsigned int)@@Base+0xf0408>) │ │ │ │ mov r4, r1 │ │ │ │ sub sp, #12 │ │ │ │ @@ -1019154,29 +1019154,29 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #48] @ (375d34 >::_M_default_append(unsigned int)@@Base+0xf0430>) │ │ │ │ mov r1, r9 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 375ca0 >::_M_default_append(unsigned int)@@Base+0xf039c> │ │ │ │ - @ instruction: 0xf314004a │ │ │ │ - @ instruction: 0xf216004a │ │ │ │ - strh r2, [r7, #48] @ 0x30 │ │ │ │ + @ instruction: 0xf31c004a │ │ │ │ + @ instruction: 0xf21e004a │ │ │ │ + strh r2, [r0, #50] @ 0x32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xf1f6004a │ │ │ │ - strh r0, [r3, #48] @ 0x30 │ │ │ │ + @ instruction: 0xf1fe004a │ │ │ │ + strh r0, [r4, #48] @ 0x30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - rsbs r0, ip, #74 @ 0x4a │ │ │ │ - strh r0, [r0, #48] @ 0x30 │ │ │ │ + @ instruction: 0xf1e4004a │ │ │ │ + strh r0, [r1, #48] @ 0x30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - rsb r0, r4, #74 @ 0x4a │ │ │ │ - strh r0, [r5, #46] @ 0x2e │ │ │ │ + rsb r0, ip, #74 @ 0x4a │ │ │ │ + strh r0, [r6, #46] @ 0x2e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - sub.w r0, ip, #74 @ 0x4a │ │ │ │ - strh r0, [r2, #46] @ 0x2e │ │ │ │ + subs.w r0, r4, #74 @ 0x4a │ │ │ │ + strh r0, [r3, #46] @ 0x2e │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #420] @ (375ef0 >::_M_default_append(unsigned int)@@Base+0xf05ec>) │ │ │ │ sub sp, #8 │ │ │ │ @@ -1019341,19 +1019341,19 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldrh r0, [r5, #36] @ 0x24 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r4, [r2, #34] @ 0x22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [r7, #32] │ │ │ │ + str r0, [r0, #36] @ 0x24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r3, #24] │ │ │ │ + str r6, [r4, #24] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - str r6, [r5, #20] │ │ │ │ + str r6, [r6, #20] │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ mov r4, r1 │ │ │ │ @@ -1019516,30 +1019516,30 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #56] @ (3760f8 >::_M_default_append(unsigned int)@@Base+0xf07f4>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 376050 >::_M_default_append(unsigned int)@@Base+0xf074c> │ │ │ │ - vhadd.s q8, q5, q5 │ │ │ │ - cdp 0, 15, cr0, cr4, cr10, {2} │ │ │ │ - cdp 0, 6, cr0, cr8, cr10, {2} │ │ │ │ - strh r2, [r1, #20] │ │ │ │ + vmla.i d0, d2, d2[2] │ │ │ │ + cdp 0, 15, cr0, cr12, cr10, {2} │ │ │ │ + cdp 0, 7, cr0, cr0, cr10, {2} │ │ │ │ + strh r2, [r2, #20] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cdp 0, 4, cr0, cr0, cr10, {2} │ │ │ │ - strh r2, [r4, #18] │ │ │ │ + cdp 0, 4, cr0, cr8, cr10, {2} │ │ │ │ + strh r2, [r5, #18] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cdp 0, 2, cr0, cr4, cr10, {2} │ │ │ │ - strh r6, [r0, #18] │ │ │ │ + cdp 0, 2, cr0, cr12, cr10, {2} │ │ │ │ + strh r6, [r1, #18] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cdp 0, 0, cr0, cr10, cr10, {2} │ │ │ │ - strh r4, [r5, #16] │ │ │ │ + cdp 0, 1, cr0, cr2, cr10, {2} │ │ │ │ + strh r4, [r6, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stcl 0, cr0, [lr, #296]! @ 0x128 │ │ │ │ - strh r0, [r2, #16] │ │ │ │ + ldcl 0, cr0, [r6, #296]! @ 0x128 │ │ │ │ + strh r0, [r3, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r2, [pc, #256] @ (376210 >::_M_default_append(unsigned int)@@Base+0xf090c>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1019646,21 +1019646,21 @@ │ │ │ │ b.n 376198 >::_M_default_append(unsigned int)@@Base+0xf0894> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrh r4, [r4, #6] │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldc 0, cr0, [lr, #-296] @ 0xfffffed8 │ │ │ │ - strh r2, [r0, #10] │ │ │ │ + stc 0, cr0, [r6, #-296]! @ 0xfffffed8 │ │ │ │ + strh r2, [r1, #10] │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldrh r4, [r3, #2] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldc 0, cr0, [ip], #296 @ 0x128 │ │ │ │ - strh r0, [r4, #6] │ │ │ │ + stcl 0, cr0, [r4], {74} @ 0x4a │ │ │ │ + strh r0, [r5, #6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [pc, #172] @ (3762e8 >::_M_default_append(unsigned int)@@Base+0xf09e4>) │ │ │ │ sub sp, #28 │ │ │ │ @@ -1019733,19 +1019733,19 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 376296 >::_M_default_append(unsigned int)@@Base+0xf0992> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ strh r6, [r6, #60] @ 0x3c │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldc 0, cr0, [r4], #-296 @ 0xfffffed8 │ │ │ │ + ldc 0, cr0, [ip], #-296 @ 0xfffffed8 │ │ │ │ strh r6, [r3, #58] @ 0x3a │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xebee004a │ │ │ │ - strh r6, [r1, #0] │ │ │ │ + @ instruction: 0xebf6004a │ │ │ │ + strh r6, [r2, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ sub sp, #92 @ 0x5c │ │ │ │ mov r9, r0 │ │ │ │ @@ -1020063,23 +1020063,23 @@ │ │ │ │ bl 17df8 │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ mov r0, r5 │ │ │ │ bl 17f78 │ │ │ │ mov.w r1, #628 @ 0x274 │ │ │ │ b.n 376648 >::_M_default_append(unsigned int)@@Base+0xf0d44> │ │ │ │ nop │ │ │ │ - ldmdb lr, {r1, r3, r6} │ │ │ │ - ldrb r0, [r0, #21] │ │ │ │ + stmdb r6!, {r1, r3, r6} │ │ │ │ + ldrb r0, [r1, #21] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strd r0, r0, [r8], #296 @ 0x128 │ │ │ │ - ldrd r0, r0, [r6], #-296 @ 0x128 │ │ │ │ - ldrb r0, [r4, #18] │ │ │ │ + ldrd r0, r0, [r0], #296 @ 0x128 │ │ │ │ + ldrd r0, r0, [lr], #-296 @ 0x128 │ │ │ │ + ldrb r0, [r5, #18] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strex r0, r0, [r2, #296] @ 0x128 │ │ │ │ - ldrb r4, [r5, #17] │ │ │ │ + strex r0, r0, [sl, #296] @ 0x128 │ │ │ │ + ldrb r4, [r6, #17] │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #224] @ (376790 >::_M_default_append(unsigned int)@@Base+0xf0e8c>) │ │ │ │ @@ -1020177,25 +1020177,25 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ strh r6, [r0, #26] │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ strh r4, [r3, #22] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 376674 >::_M_default_append(unsigned int)@@Base+0xf0d70> │ │ │ │ + b.n 376684 >::_M_default_append(unsigned int)@@Base+0xf0d80> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r1, #14] │ │ │ │ + ldrb r6, [r2, #14] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 376644 >::_M_default_append(unsigned int)@@Base+0xf0d40> │ │ │ │ + b.n 376654 >::_M_default_append(unsigned int)@@Base+0xf0d50> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r6, #13] │ │ │ │ + ldrb r0, [r7, #13] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 37660c >::_M_default_append(unsigned int)@@Base+0xf0d08> │ │ │ │ + b.n 37661c >::_M_default_append(unsigned int)@@Base+0xf0d18> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r2, #13] │ │ │ │ + ldrb r0, [r3, #13] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ sub sp, #28 │ │ │ │ mov r7, r1 │ │ │ │ @@ -1020326,23 +1020326,23 @@ │ │ │ │ mov fp, r6 │ │ │ │ b.n 376824 >::_M_default_append(unsigned int)@@Base+0xf0f20> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ strh r4, [r4, #16] │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 3765a4 >::_M_default_append(unsigned int)@@Base+0xf0ca0> │ │ │ │ + b.n 3765b4 >::_M_default_append(unsigned int)@@Base+0xf0cb0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r4, #9] │ │ │ │ + ldrb r4, [r5, #9] │ │ │ │ lsls r7, r0, #1 │ │ │ │ strh r6, [r7, #10] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 376488 >::_M_default_append(unsigned int)@@Base+0xf0b84> │ │ │ │ + b.n 376498 >::_M_default_append(unsigned int)@@Base+0xf0b94> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r2, #7] │ │ │ │ + ldrb r0, [r3, #7] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2968] @ 0xb98 │ │ │ │ ldr r5, [pc, #996] @ (376d2c >::_M_default_append(unsigned int)@@Base+0xf1428>) │ │ │ │ subw sp, sp, #1092 @ 0x444 │ │ │ │ @@ -1020717,53 +1020717,53 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 376bb2 >::_M_default_append(unsigned int)@@Base+0xf12ae> │ │ │ │ nop │ │ │ │ strh r2, [r5, #4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 376618 >::_M_default_append(unsigned int)@@Base+0xf0d14> │ │ │ │ + b.n 376628 >::_M_default_append(unsigned int)@@Base+0xf0d24> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3765cc >::_M_default_append(unsigned int)@@Base+0xf0cc8> │ │ │ │ + b.n 3765dc >::_M_default_append(unsigned int)@@Base+0xf0cd8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37737c >::_M_default_append(unsigned int)@@Base+0xf1a78> │ │ │ │ + b.n 37738c >::_M_default_append(unsigned int)@@Base+0xf1a88> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r1, #29] │ │ │ │ + strb r0, [r2, #29] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 377310 >::_M_default_append(unsigned int)@@Base+0xf1a0c> │ │ │ │ + b.n 377320 >::_M_default_append(unsigned int)@@Base+0xf1a1c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r1, #28] │ │ │ │ + strb r0, [r2, #28] │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldrb r0, [r4, #24] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - b.n 3772b8 >::_M_default_append(unsigned int)@@Base+0xf19b4> │ │ │ │ + b.n 3772c8 >::_M_default_append(unsigned int)@@Base+0xf19c4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3771ac >::_M_default_append(unsigned int)@@Base+0xf18a8> │ │ │ │ + b.n 3771bc >::_M_default_append(unsigned int)@@Base+0xf18b8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r1, #25] │ │ │ │ + strb r4, [r2, #25] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 37717c >::_M_default_append(unsigned int)@@Base+0xf1878> │ │ │ │ + b.n 37718c >::_M_default_append(unsigned int)@@Base+0xf1888> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r7, #24] │ │ │ │ + strb r0, [r0, #25] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 377140 >::_M_default_append(unsigned int)@@Base+0xf183c> │ │ │ │ + b.n 377150 >::_M_default_append(unsigned int)@@Base+0xf184c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r2, #24] │ │ │ │ + strb r6, [r3, #24] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 377104 >::_M_default_append(unsigned int)@@Base+0xf1800> │ │ │ │ + b.n 377114 >::_M_default_append(unsigned int)@@Base+0xf1810> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r5, #23] │ │ │ │ + strb r4, [r6, #23] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3770d4 >::_M_default_append(unsigned int)@@Base+0xf17d0> │ │ │ │ + b.n 3770e4 >::_M_default_append(unsigned int)@@Base+0xf17e0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r2, #23] │ │ │ │ + strb r0, [r3, #23] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 3770a0 >::_M_default_append(unsigned int)@@Base+0xf179c> │ │ │ │ + b.n 3770b0 >::_M_default_append(unsigned int)@@Base+0xf17ac> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r6, #22] │ │ │ │ + strb r2, [r7, #22] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2832] @ 0xb10 │ │ │ │ subw sp, sp, #1228 @ 0x4cc │ │ │ │ ldr.w r7, [pc, #2232] @ 377654 >::_M_default_append(unsigned int)@@Base+0xf1d50> │ │ │ │ @@ -1021600,107 +1021600,107 @@ │ │ │ │ ldr r0, [pc, #200] @ (37770c >::_M_default_append(unsigned int)@@Base+0xf1e08>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 376ea0 >::_M_default_append(unsigned int)@@Base+0xf159c> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - b.n 377894 >::_M_default_append(unsigned int)@@Base+0xf1f90> │ │ │ │ + b.n 3778a4 >::_M_default_append(unsigned int)@@Base+0xf1fa0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldrb r0, [r1, #17] │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 377698 >::_M_default_append(unsigned int)@@Base+0xf1d94> │ │ │ │ + b.n 3776a8 >::_M_default_append(unsigned int)@@Base+0xf1da4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r7, #16] │ │ │ │ + strb r2, [r0, #17] │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldrb r4, [r1, #13] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - svc 228 @ 0xe4 │ │ │ │ + svc 236 @ 0xec │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvc.n 377738 >::_M_default_append(unsigned int)@@Base+0xf1e34> │ │ │ │ + bvc.n 377748 >::_M_default_append(unsigned int)@@Base+0xf1e44> │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #56 @ 0x38 │ │ │ │ + adds r4, #64 @ 0x40 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bgt.n 377698 >::_M_default_append(unsigned int)@@Base+0xf1d94> │ │ │ │ + bgt.n 3776a8 >::_M_default_append(unsigned int)@@Base+0xf1da4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r6, #0] │ │ │ │ + strb r2, [r7, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blt.n 377668 >::_M_default_append(unsigned int)@@Base+0xf1d64> │ │ │ │ + blt.n 377678 >::_M_default_append(unsigned int)@@Base+0xf1d74> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r2, #0] │ │ │ │ + strb r6, [r3, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blt.n 377638 >::_M_default_append(unsigned int)@@Base+0xf1d34> │ │ │ │ + blt.n 377648 >::_M_default_append(unsigned int)@@Base+0xf1d44> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r7, #124] @ 0x7c │ │ │ │ + strb r2, [r0, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blt.n 377748 >::_M_default_append(unsigned int)@@Base+0xf1e44> │ │ │ │ + blt.n 377758 >::_M_default_append(unsigned int)@@Base+0xf1e54> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r7, #116] @ 0x74 │ │ │ │ + ldr r6, [r0, #120] @ 0x78 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blt.n 3776dc >::_M_default_append(unsigned int)@@Base+0xf1dd8> │ │ │ │ + blt.n 3776ec >::_M_default_append(unsigned int)@@Base+0xf1de8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r0, #116] @ 0x74 │ │ │ │ + ldr r4, [r1, #116] @ 0x74 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - blt.n 3776ac >::_M_default_append(unsigned int)@@Base+0xf1da8> │ │ │ │ + blt.n 3776bc >::_M_default_append(unsigned int)@@Base+0xf1db8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r5, #112] @ 0x70 │ │ │ │ + ldr r0, [r6, #112] @ 0x70 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bge.n 377678 >::_M_default_append(unsigned int)@@Base+0xf1d74> │ │ │ │ + bge.n 377688 >::_M_default_append(unsigned int)@@Base+0xf1d84> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r1, #112] @ 0x70 │ │ │ │ + ldr r2, [r2, #112] @ 0x70 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bge.n 377624 >::_M_default_append(unsigned int)@@Base+0xf1d20> │ │ │ │ + bge.n 377634 >::_M_default_append(unsigned int)@@Base+0xf1d30> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r3, #108] @ 0x6c │ │ │ │ + ldr r4, [r4, #108] @ 0x6c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bge.n 3775f4 >::_M_default_append(unsigned int)@@Base+0xf1cf0> │ │ │ │ + bge.n 377604 >::_M_default_append(unsigned int)@@Base+0xf1d00> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r0, #108] @ 0x6c │ │ │ │ + ldr r0, [r1, #108] @ 0x6c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bge.n 3775c4 >::_M_default_append(unsigned int)@@Base+0xf1cc0> │ │ │ │ + bge.n 3775d4 >::_M_default_append(unsigned int)@@Base+0xf1cd0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r5, #104] @ 0x68 │ │ │ │ + ldr r0, [r6, #104] @ 0x68 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bge.n 37770c >::_M_default_append(unsigned int)@@Base+0xf1e08> │ │ │ │ + bge.n 37771c >::_M_default_append(unsigned int)@@Base+0xf1e18> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bls.n 377648 >::_M_default_append(unsigned int)@@Base+0xf1d44> │ │ │ │ + bls.n 377658 >::_M_default_append(unsigned int)@@Base+0xf1d54> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r4, #92] @ 0x5c │ │ │ │ + ldr r0, [r5, #92] @ 0x5c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bls.n 377624 >::_M_default_append(unsigned int)@@Base+0xf1d20> │ │ │ │ + bls.n 377634 >::_M_default_append(unsigned int)@@Base+0xf1d30> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bls.n 377798 >::_M_default_append(unsigned int)@@Base+0xf1e94> │ │ │ │ + bls.n 3777a8 >::_M_default_append(unsigned int)@@Base+0xf1ea4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r0, #88] @ 0x58 │ │ │ │ + ldr r2, [r1, #88] @ 0x58 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bls.n 377764 >::_M_default_append(unsigned int)@@Base+0xf1e60> │ │ │ │ + bls.n 377774 >::_M_default_append(unsigned int)@@Base+0xf1e70> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r4, #84] @ 0x54 │ │ │ │ + ldr r4, [r5, #84] @ 0x54 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bls.n 377730 >::_M_default_append(unsigned int)@@Base+0xf1e2c> │ │ │ │ + bls.n 377740 >::_M_default_append(unsigned int)@@Base+0xf1e3c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bls.n 377714 >::_M_default_append(unsigned int)@@Base+0xf1e10> │ │ │ │ + bls.n 377724 >::_M_default_append(unsigned int)@@Base+0xf1e20> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bhi.n 377668 >::_M_default_append(unsigned int)@@Base+0xf1d64> │ │ │ │ + bhi.n 377678 >::_M_default_append(unsigned int)@@Base+0xf1d74> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r3, #76] @ 0x4c │ │ │ │ + ldr r4, [r4, #76] @ 0x4c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bhi.n 37763c >::_M_default_append(unsigned int)@@Base+0xf1d38> │ │ │ │ + bhi.n 37764c >::_M_default_append(unsigned int)@@Base+0xf1d48> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r0, #76] @ 0x4c │ │ │ │ + ldr r2, [r1, #76] @ 0x4c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bhi.n 377610 >::_M_default_append(unsigned int)@@Base+0xf1d0c> │ │ │ │ + bhi.n 377620 >::_M_default_append(unsigned int)@@Base+0xf1d1c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r5, #72] @ 0x48 │ │ │ │ + ldr r0, [r6, #72] @ 0x48 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bhi.n 3777e4 >::_M_default_append(unsigned int)@@Base+0xf1ee0> │ │ │ │ + bhi.n 3777f4 >::_M_default_append(unsigned int)@@Base+0xf1ef0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r1, #72] @ 0x48 │ │ │ │ + ldr r6, [r2, #72] @ 0x48 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #744] @ 0x2e8 │ │ │ │ subw sp, sp, #3284 @ 0xcd4 │ │ │ │ @@ -1022762,127 +1022762,127 @@ │ │ │ │ str r4, [sp, #112] @ 0x70 │ │ │ │ b.w 377a6e >::_M_default_append(unsigned int)@@Base+0xf216a> │ │ │ │ ... │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ strb r0, [r0, #11] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - bvs.n 3782a0 >::_M_default_append(unsigned int)@@Base+0xf299c> │ │ │ │ + bvs.n 3782b0 >::_M_default_append(unsigned int)@@Base+0xf29ac> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r0, #48] @ 0x30 │ │ │ │ + ldr r0, [r1, #48] @ 0x30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ strb r6, [r2, #8] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - subs r4, r5, r5 │ │ │ │ + subs r4, r6, r5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bvs.n 3782d4 >::_M_default_append(unsigned int)@@Base+0xf29d0> │ │ │ │ + bvs.n 3782e4 >::_M_default_append(unsigned int)@@Base+0xf29e0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r5, r0 │ │ │ │ + subs r4, r6, r0 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bpl.n 378320 >::_M_default_append(unsigned int)@@Base+0xf2a1c> │ │ │ │ + bpl.n 378330 >::_M_default_append(unsigned int)@@Base+0xf2a2c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r6, #16] │ │ │ │ + ldr r4, [r7, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bmi.n 3782ec >::_M_default_append(unsigned int)@@Base+0xf29e8> │ │ │ │ + bmi.n 3782fc >::_M_default_append(unsigned int)@@Base+0xf29f8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r2, #16] │ │ │ │ + ldr r6, [r3, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r4, r6, r6 │ │ │ │ + adds r4, r7, r6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - cmp r5, #196 @ 0xc4 │ │ │ │ + cmp r5, #204 @ 0xcc │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bmi.n 3783bc >::_M_default_append(unsigned int)@@Base+0xf2ab8> │ │ │ │ + bmi.n 3783cc >::_M_default_append(unsigned int)@@Base+0xf2ac8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bmi.n 3782c0 >::_M_default_append(unsigned int)@@Base+0xf29bc> │ │ │ │ + bmi.n 3782d0 >::_M_default_append(unsigned int)@@Base+0xf29cc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bmi.n 378378 >::_M_default_append(unsigned int)@@Base+0xf2a74> │ │ │ │ + bmi.n 378388 >::_M_default_append(unsigned int)@@Base+0xf2a84> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r2, #4] │ │ │ │ + ldr r0, [r3, #4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r6, r7, r2 │ │ │ │ + adds r6, r0, r3 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - bcc.n 378370 >::_M_default_append(unsigned int)@@Base+0xf2a6c> │ │ │ │ + bcc.n 378380 >::_M_default_append(unsigned int)@@Base+0xf2a7c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcc.n 378298 >::_M_default_append(unsigned int)@@Base+0xf2994> │ │ │ │ + bcc.n 3782a8 >::_M_default_append(unsigned int)@@Base+0xf29a4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r5, #26 │ │ │ │ + asrs r4, r6, #26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r2, r3, #24 │ │ │ │ + asrs r2, r4, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - beq.n 378270 >::_M_default_append(unsigned int)@@Base+0xf296c> │ │ │ │ + beq.n 378280 >::_M_default_append(unsigned int)@@Base+0xf297c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r7, #72] @ 0x48 │ │ │ │ + str r6, [r0, #76] @ 0x4c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - beq.n 378258 >::_M_default_append(unsigned int)@@Base+0xf2954> │ │ │ │ + beq.n 378268 >::_M_default_append(unsigned int)@@Base+0xf2964> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - beq.n 378274 >::_M_default_append(unsigned int)@@Base+0xf2970> │ │ │ │ + beq.n 378284 >::_M_default_append(unsigned int)@@Base+0xf2980> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r0, #20 │ │ │ │ + asrs r0, r1, #20 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - beq.n 378410 >::_M_default_append(unsigned int)@@Base+0xf2b0c> │ │ │ │ + beq.n 378420 >::_M_default_append(unsigned int)@@Base+0xf2b1c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r0, #242 @ 0xf2 │ │ │ │ + cmp r0, #250 @ 0xfa │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r6!, {r2, r5, r7} │ │ │ │ + ldmia r6!, {r2, r3, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r1, #44] @ 0x2c │ │ │ │ + str r0, [r2, #44] @ 0x2c │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r6!, {r2, r3, r7} │ │ │ │ + ldmia r6!, {r2, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r6, #40] @ 0x28 │ │ │ │ + str r0, [r7, #40] @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r6, {r1, r2, r4, r6} │ │ │ │ + ldmia r6, {r1, r2, r3, r4, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r7, #36] @ 0x24 │ │ │ │ + str r2, [r0, #40] @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r5, {r1, r2, r3, r5, r6, r7} │ │ │ │ + ldmia r5, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r2, #32] │ │ │ │ + str r2, [r3, #32] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r5!, {r2, r3, r4, r7} │ │ │ │ + ldmia r5, {r2, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r0, #28] │ │ │ │ + str r0, [r1, #28] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r3, #250 @ 0xfa │ │ │ │ + movs r4, #2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r5!, {r2, r6, r7} │ │ │ │ + ldmia r5!, {r2, r3, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r5, {r2, r3, r5} │ │ │ │ + ldmia r5, {r2, r4, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r2, #20] │ │ │ │ + str r0, [r3, #20] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r5!, {r4} │ │ │ │ + ldmia r5!, {r3, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r6, #16] │ │ │ │ + str r4, [r7, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r4, {r1, r4, r5, r6, r7} │ │ │ │ + ldmia r4, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r2, #16] │ │ │ │ + str r6, [r3, #16] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r4, {r1, r4, r6, r7} │ │ │ │ + ldmia r4, {r1, r3, r4, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r6, #12] │ │ │ │ + str r6, [r7, #12] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r4, {r1, r4, r5, r7} │ │ │ │ + ldmia r4, {r1, r3, r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r2, #12] │ │ │ │ + str r6, [r3, #12] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r5!, {r2, r4} │ │ │ │ + ldmia r5!, {r2, r3, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r4, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r4!, {r1, r2, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r4, #8] │ │ │ │ + str r2, [r5, #8] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r4!, {r2, r3} │ │ │ │ + ldmia r4, {r2, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r6, #0] │ │ │ │ + str r0, [r7, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r3, {r2, r3, r5, r6, r7} │ │ │ │ + ldmia r3!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r2, #0] │ │ │ │ + str r0, [r3, #0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ mov r1, r4 │ │ │ │ bl d1084 │ │ │ │ ldr r0, [r7, #0] │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ add.w r2, r3, #1392 @ 0x570 │ │ │ │ @@ -1023261,103 +1023261,103 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #184] @ (3788c0 >::_M_default_append(unsigned int)@@Base+0xf2fbc>) │ │ │ │ mov r1, r9 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 378614 >::_M_default_append(unsigned int)@@Base+0xf2d10> │ │ │ │ - ldmia r2, {r2, r4, r7} │ │ │ │ + ldmia r2, {r2, r3, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r0, [r7, r2] │ │ │ │ + ldrsh r0, [r0, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r2!, {r3, r4, r5, r6, r7} │ │ │ │ + ldmia r3!, {} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r2!, {r5} │ │ │ │ + ldmia r2!, {r3, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r4, [r0, r1] │ │ │ │ + ldrsh r4, [r1, r1] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r2!, {} │ │ │ │ + ldmia r2!, {r3} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r4, [r4, r0] │ │ │ │ + ldrsh r4, [r5, r0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r0, r5, #26 │ │ │ │ + lsrs r0, r6, #26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldmia r1, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r1, {r1, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r3, r6] │ │ │ │ + ldrb r6, [r4, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r1, {r1, r3, r4, r6, r7} │ │ │ │ + ldmia r1, {r1, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r6} │ │ │ │ + ldmia r1, {r1, r2, r3, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r1!, {r2, r3, r4, r5, r6} │ │ │ │ + ldmia r1!, {r2, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r1, {r1, r5} │ │ │ │ + ldmia r1, {r1, r3, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r0, r5] │ │ │ │ + ldrb r6, [r1, r5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r1!, {r2, r4} │ │ │ │ + ldmia r1!, {r2, r3, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r1, r5, r6, r7} │ │ │ │ + ldmia r0!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r1, r4] │ │ │ │ + ldrb r4, [r2, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r0!, {r1, r5, r7} │ │ │ │ + ldmia r0!, {r1, r3, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r1, {r1, r2, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r0!, {r1, r2, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r4, r2] │ │ │ │ + ldrb r2, [r5, r2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r0!, {r1, r2, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r0, r2] │ │ │ │ + ldrb r2, [r1, r2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bics r0, r2 │ │ │ │ + bics r0, r3 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r1} │ │ │ │ + ldmia r0!, {r1, r3} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r4, r0] │ │ │ │ + ldrb r6, [r5, r0] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r7!, {r5, r6, r7} │ │ │ │ + stmia r7!, {r3, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r2, r4, r5, r6, r7} │ │ │ │ + ldmia r0!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r3, r6, r7} │ │ │ │ + stmia r7!, {r4, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r5, r7] │ │ │ │ + ldrh r2, [r6, r7] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r7!, {r1, r5, r7} │ │ │ │ + stmia r7!, {r1, r3, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r0, r7] │ │ │ │ + ldrh r6, [r1, r7] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r7!, {r1, r7} │ │ │ │ + stmia r7!, {r1, r3, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r4, r6] │ │ │ │ + ldrh r6, [r5, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r7!, {r1, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r6} │ │ │ │ + stmia r7!, {r1, r2, r4, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r6, r5] │ │ │ │ + ldrh r2, [r7, r5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r7!, {r4, r5} │ │ │ │ + stmia r7!, {r3, r4, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r1, r4, r5, r7} │ │ │ │ + stmia r7!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, r7, #7 │ │ │ │ + movs r0, #6 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r6, r7} │ │ │ │ + stmia r6!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r7!, {r1, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r6!, {r3, r5, r7} │ │ │ │ + stmia r6!, {r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r2, r7} │ │ │ │ + stmia r7!, {r2, r3, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2936] @ 0xb78 │ │ │ │ subw sp, sp, #1124 @ 0x464 │ │ │ │ ldr.w r3, [pc, #1824] @ 378ffc >::_M_default_append(unsigned int)@@Base+0xf36f8> │ │ │ │ @@ -1024023,115 +1024023,115 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #216] @ (3790c4 >::_M_default_append(unsigned int)@@Base+0xf37c0>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 378d76 >::_M_default_append(unsigned int)@@Base+0xf3472> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - stmia r7!, {r2, r4, r7} │ │ │ │ + stmia r7!, {r2, r3, r4, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ str r2, [r1, #16] │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r5!, {r2, r3, r4, r7} │ │ │ │ + stmia r5!, {r2, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - pop {r1, r2, r6, r7} │ │ │ │ + pop {r1, r2, r3, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r1, r3, r4} │ │ │ │ + stmia r5!, {r1, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r5!, {r2, r3} │ │ │ │ + stmia r5!, {r2, r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r5!, {r2} │ │ │ │ + stmia r5!, {r2, r3} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r4!, {r1, r7} │ │ │ │ + stmia r4!, {r1, r3, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r4, r2] │ │ │ │ + ldr r2, [r5, r2] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r5} │ │ │ │ + stmia r3!, {r1, r2, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r2, #11] │ │ │ │ + ldrb r4, [r3, #11] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r2!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r2!, {r1, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsb r4, [r7, r3] │ │ │ │ + ldrsb r4, [r0, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - asrs r4, r3, #29 │ │ │ │ + asrs r4, r4, #29 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r5, r7} │ │ │ │ + stmia r1!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r1, r3, r4, r6} │ │ │ │ + stmia r1!, {r1, r5, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r0, r6] │ │ │ │ + strb r4, [r1, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldrb r2, [r7, r1] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - stmia r1!, {r1} │ │ │ │ + stmia r1!, {r1, r3} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r5, r4] │ │ │ │ + strb r4, [r6, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - stmia r0!, {r4, r5, r6, r7} │ │ │ │ + stmia r0!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r0!, {r1, r6, r7} │ │ │ │ + stmia r0!, {r1, r3, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r2, r3, r4, r5, r7} │ │ │ │ + stmia r1!, {r2, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r1, r4, r5, r7} │ │ │ │ + stmia r1!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r0!, {r1, r3, r4, r5} │ │ │ │ + stmia r0!, {r1, r6} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r1, r3, r4, r7} │ │ │ │ + stmia r1!, {r1, r5, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r1!, {r1, r2, r6, r7} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r0!, {r3} │ │ │ │ + stmia r0!, {r4} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r4, #30] │ │ │ │ + strb r0, [r5, #30] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r0, #30] │ │ │ │ + strb r2, [r1, #30] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - itee ge │ │ │ │ - lslge r2, r1, #1 │ │ │ │ - strhlt r2, [r2, r7] │ │ │ │ + itet lt │ │ │ │ + lsllt r2, r1, #1 │ │ │ │ + strhge r2, [r3, r7] │ │ │ │ lsllt r7, r0, #1 │ │ │ │ - ite ls │ │ │ │ + itt ls │ │ │ │ lslls r2, r1, #1 │ │ │ │ - strhhi r6, [r6, r6] │ │ │ │ + strhls r6, [r7, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - itte vc │ │ │ │ - lslvc r2, r1, #1 │ │ │ │ - strhvc r4, [r3, r6] │ │ │ │ - lslvs r7, r0, #1 │ │ │ │ - nop {6} │ │ │ │ - lsls r2, r1, #1 │ │ │ │ - strh r2, [r0, r6] │ │ │ │ + ittt hi │ │ │ │ + lslhi r2, r1, #1 │ │ │ │ + strhhi r4, [r4, r6] │ │ │ │ + lslhi r7, r0, #1 │ │ │ │ + it vs │ │ │ │ + lslvs r2, r1, #1 │ │ │ │ + strh r2, [r1, r6] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - itte mi │ │ │ │ + itee mi │ │ │ │ lslmi r2, r1, #1 │ │ │ │ - strhmi r0, [r5, r5] │ │ │ │ + strhpl r0, [r6, r5] │ │ │ │ lslpl r7, r0, #1 │ │ │ │ - ite cs │ │ │ │ - lslcs r2, r1, #1 │ │ │ │ - strhcc r6, [r1, r5] │ │ │ │ + ite cc │ │ │ │ + lslcc r2, r1, #1 │ │ │ │ + strhcs r6, [r2, r5] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - yield │ │ │ │ - lsls r2, r1, #1 │ │ │ │ - strh r2, [r6, r4] │ │ │ │ + it ne │ │ │ │ + lslne r2, r1, #1 │ │ │ │ + strh r2, [r7, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bkpt 0x00f6 │ │ │ │ + bkpt 0x00fe │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r3, r4] │ │ │ │ + strh r0, [r4, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bkpt 0x00dc │ │ │ │ + bkpt 0x00e4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r7, r3] │ │ │ │ + strh r6, [r0, r4] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bkpt 0x00c2 │ │ │ │ + bkpt 0x00ca │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r4, r3] │ │ │ │ + strh r4, [r5, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1912] @ 0x778 │ │ │ │ subw sp, sp, #2140 @ 0x85c │ │ │ │ @@ -1024768,105 +1024768,105 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 3794ee >::_M_default_append(unsigned int)@@Base+0xf3bea> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [r1, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - pop {r1, r3, r5, r7, pc} │ │ │ │ + pop {r1, r4, r5, r7, pc} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r2, r4, r6, r7} │ │ │ │ + push {r2, r3, r4, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r4, #24 │ │ │ │ + asrs r2, r5, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r2, #24 │ │ │ │ + asrs r6, r3, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - asrs r6, r3, #6 │ │ │ │ + asrs r6, r4, #6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - pop {r2, r4, r5} │ │ │ │ + pop {r2, r3, r4, r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r2, 37983c >::_M_default_append(unsigned int)@@Base+0xf3f38> │ │ │ │ + cbnz r2, 37983e >::_M_default_append(unsigned int)@@Base+0xf3f3a> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #648] @ (379a68 >::_M_default_append(unsigned int)@@Base+0xf4164>) │ │ │ │ + ldr r7, [pc, #680] @ (379a88 >::_M_default_append(unsigned int)@@Base+0xf4184>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbnz r2, 379836 >::_M_default_append(unsigned int)@@Base+0xf3f32> │ │ │ │ + cbnz r2, 379838 >::_M_default_append(unsigned int)@@Base+0xf3f34> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - hlt 0x002c │ │ │ │ + hlt 0x0034 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - rev r2, r7 │ │ │ │ + rev16 r2, r0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r2, 379828 >::_M_default_append(unsigned int)@@Base+0xf3f24> │ │ │ │ + cbnz r2, 37982a >::_M_default_append(unsigned int)@@Base+0xf3f26> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [pc, #48] @ (379824 >::_M_default_append(unsigned int)@@Base+0xf3f20>) │ │ │ │ + ldr r6, [pc, #80] @ (379844 >::_M_default_append(unsigned int)@@Base+0xf3f40>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ strb r2, [r0, r4] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - cbnz r6, 37981c >::_M_default_append(unsigned int)@@Base+0xf3f18> │ │ │ │ + cbnz r6, 37981e >::_M_default_append(unsigned int)@@Base+0xf3f1a> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #704] @ (379ac0 >::_M_default_append(unsigned int)@@Base+0xf41bc>) │ │ │ │ + ldr r5, [pc, #736] @ (379ae0 >::_M_default_append(unsigned int)@@Base+0xf41dc>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbnz r4, 37981c >::_M_default_append(unsigned int)@@Base+0xf3f18> │ │ │ │ + cbnz r4, 37981e >::_M_default_append(unsigned int)@@Base+0xf3f1a> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r7, #3] │ │ │ │ + strb r2, [r0, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r4, 37984e >::_M_default_append(unsigned int)@@Base+0xf3f4a> │ │ │ │ + cbnz r4, 379850 >::_M_default_append(unsigned int)@@Base+0xf3f4c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r4, [r0, #3] │ │ │ │ + strb r4, [r1, #3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb8f8 │ │ │ │ + cbnz r0, 379814 >::_M_default_append(unsigned int)@@Base+0xf3f10> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #112] @ (379888 >::_M_default_append(unsigned int)@@Base+0xf3f84>) │ │ │ │ + ldr r5, [pc, #144] @ (3798a8 >::_M_default_append(unsigned int)@@Base+0xf3fa4>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb8dc │ │ │ │ + @ instruction: 0xb8e4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r6, #1] │ │ │ │ + strb r2, [r7, #1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb87a │ │ │ │ + @ instruction: 0xb882 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [pc, #632] @ (379aa0 >::_M_default_append(unsigned int)@@Base+0xf419c>) │ │ │ │ + ldr r4, [pc, #664] @ (379ac0 >::_M_default_append(unsigned int)@@Base+0xf41bc>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb872 │ │ │ │ + @ instruction: 0xb87a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb844 │ │ │ │ + @ instruction: 0xb84c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb7e0 │ │ │ │ + @ instruction: 0xb7e8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [pc, #8] @ (379840 >::_M_default_append(unsigned int)@@Base+0xf3f3c>) │ │ │ │ + ldr r4, [pc, #40] @ (379860 >::_M_default_append(unsigned int)@@Base+0xf3f5c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb7c6 │ │ │ │ + @ instruction: 0xb7ce │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #928] @ (379be0 >::_M_default_append(unsigned int)@@Base+0xf42dc>) │ │ │ │ + ldr r3, [pc, #960] @ (379c00 >::_M_default_append(unsigned int)@@Base+0xf42fc>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb7a4 │ │ │ │ + @ instruction: 0xb7ac │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #792] @ (379b60 >::_M_default_append(unsigned int)@@Base+0xf425c>) │ │ │ │ + ldr r3, [pc, #824] @ (379b80 >::_M_default_append(unsigned int)@@Base+0xf427c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb78a │ │ │ │ + @ instruction: 0xb792 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #688] @ (379b00 >::_M_default_append(unsigned int)@@Base+0xf41fc>) │ │ │ │ + ldr r3, [pc, #720] @ (379b20 >::_M_default_append(unsigned int)@@Base+0xf421c>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb770 │ │ │ │ + @ instruction: 0xb778 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #584] @ (379aa0 >::_M_default_append(unsigned int)@@Base+0xf419c>) │ │ │ │ + ldr r3, [pc, #616] @ (379ac0 >::_M_default_append(unsigned int)@@Base+0xf41bc>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb754 │ │ │ │ + @ instruction: 0xb75c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #472] @ (379a38 >::_M_default_append(unsigned int)@@Base+0xf4134>) │ │ │ │ + ldr r3, [pc, #504] @ (379a58 >::_M_default_append(unsigned int)@@Base+0xf4154>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb73a │ │ │ │ + @ instruction: 0xb742 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #368] @ (3799d8 >::_M_default_append(unsigned int)@@Base+0xf40d4>) │ │ │ │ + ldr r3, [pc, #400] @ (3799f8 >::_M_default_append(unsigned int)@@Base+0xf40f4>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb720 │ │ │ │ + @ instruction: 0xb728 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #264] @ (379978 >::_M_default_append(unsigned int)@@Base+0xf4074>) │ │ │ │ + ldr r3, [pc, #296] @ (379998 >::_M_default_append(unsigned int)@@Base+0xf4094>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - @ instruction: 0xb706 │ │ │ │ + @ instruction: 0xb70e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [pc, #160] @ (379918 >::_M_default_append(unsigned int)@@Base+0xf4014>) │ │ │ │ + ldr r3, [pc, #192] @ (379938 >::_M_default_append(unsigned int)@@Base+0xf4034>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #912] @ 0x390 │ │ │ │ subw sp, sp, #3148 @ 0xc4c │ │ │ │ mov r7, r1 │ │ │ │ @@ -1025379,101 +1025379,101 @@ │ │ │ │ b.n 379bfa >::_M_default_append(unsigned int)@@Base+0xf42f6> │ │ │ │ movs r6, #0 │ │ │ │ b.n 379d96 >::_M_default_append(unsigned int)@@Base+0xf4492> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r4, [r3, r5] │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xb886 │ │ │ │ + @ instruction: 0xb88e │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb86c │ │ │ │ + @ instruction: 0xb874 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb784 │ │ │ │ + @ instruction: 0xb78c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r5, r7, lr} │ │ │ │ + push {r1, r3, r5, r7, lr} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r2, #26 │ │ │ │ + lsrs r6, r3, #26 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - @ instruction: 0xb752 │ │ │ │ + @ instruction: 0xb75a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r6, #24 │ │ │ │ + lsrs r2, r7, #24 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - push {r3, r4} │ │ │ │ + push {r5} │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r6, #56] @ 0x38 │ │ │ │ + ldr r2, [r7, #56] @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 379ed2 >::_M_default_append(unsigned int)@@Base+0xf45ce> │ │ │ │ + cbz r0, 379ed4 >::_M_default_append(unsigned int)@@Base+0xf45d0> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0x47ea │ │ │ │ + @ instruction: 0x47f2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r6, r4, #32 │ │ │ │ + lsrs r6, r5, #32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r0, #18 │ │ │ │ + lsrs r6, r1, #18 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - uxtb r0, r6 │ │ │ │ + uxtb r0, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bxns r2 │ │ │ │ + bxns r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - uxtb r2, r2 │ │ │ │ + uxtb r2, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov ip, pc │ │ │ │ + bxns r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldr r5, [pc, #1000] @ (37a268 >::_M_default_append(unsigned int)@@Base+0xf4964>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - uxth r2, r0 │ │ │ │ + uxth r2, r1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov ip, r5 │ │ │ │ + mov ip, r6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - sxtb r2, r1 │ │ │ │ + sxtb r2, r2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - mov r4, lr │ │ │ │ + mov r4, pc │ │ │ │ lsls r7, r0, #1 │ │ │ │ - sxth r0, r5 │ │ │ │ + sxth r0, r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r0, #28] │ │ │ │ + ldr r2, [r1, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r4, 379f18 >::_M_default_append(unsigned int)@@Base+0xf4614> │ │ │ │ + cbz r4, 379f1a >::_M_default_append(unsigned int)@@Base+0xf4616> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 379ef8 >::_M_default_append(unsigned int)@@Base+0xf45f4> │ │ │ │ + cbz r0, 379efa >::_M_default_append(unsigned int)@@Base+0xf45f6> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 379ede >::_M_default_append(unsigned int)@@Base+0xf45da> │ │ │ │ + cbz r0, 379ee0 >::_M_default_append(unsigned int)@@Base+0xf45dc> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 379f1a >::_M_default_append(unsigned int)@@Base+0xf4616> │ │ │ │ + cbz r0, 379f1c >::_M_default_append(unsigned int)@@Base+0xf4618> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 379f26 >::_M_default_append(unsigned int)@@Base+0xf4622> │ │ │ │ + cbz r0, 379f28 >::_M_default_append(unsigned int)@@Base+0xf4624> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r2, 379edc >::_M_default_append(unsigned int)@@Base+0xf45d8> │ │ │ │ + cbz r2, 379ede >::_M_default_append(unsigned int)@@Base+0xf45da> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r4, 379f2e >::_M_default_append(unsigned int)@@Base+0xf462a> │ │ │ │ + cbz r4, 379f30 >::_M_default_append(unsigned int)@@Base+0xf462c> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r6, #16] │ │ │ │ + ldr r0, [r7, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r2, 379edc >::_M_default_append(unsigned int)@@Base+0xf45d8> │ │ │ │ + cbz r2, 379ede >::_M_default_append(unsigned int)@@Base+0xf45da> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp ip, r4 │ │ │ │ + cmp ip, r5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbz r6, 379edc >::_M_default_append(unsigned int)@@Base+0xf45d8> │ │ │ │ + cbz r6, 379ede >::_M_default_append(unsigned int)@@Base+0xf45da> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r7, #12] │ │ │ │ + ldr r6, [r0, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sub sp, #352 @ 0x160 │ │ │ │ + sub sp, #384 @ 0x180 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r2, r0 │ │ │ │ + cmp r2, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r6, [r2, #4] │ │ │ │ + ldr r6, [r3, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sub sp, #152 @ 0x98 │ │ │ │ + sub sp, #184 @ 0xb8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r0, #4] │ │ │ │ + ldr r0, [r1, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sub sp, #72 @ 0x48 │ │ │ │ + sub sp, #104 @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add lr, r6 │ │ │ │ + add lr, r7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ ldr r2, [pc, #356] @ (37a058 >::_M_default_append(unsigned int)@@Base+0xf4754>) │ │ │ │ sub sp, #28 │ │ │ │ @@ -1025618,56 +1025618,56 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 379f70 >::_M_default_append(unsigned int)@@Base+0xf466c> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ldr r2, [pc, #1016] @ (37a454 >::_M_default_append(unsigned int)@@Base+0xf4b50>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, sp, #696 @ 0x2b8 │ │ │ │ + add r7, sp, #728 @ 0x2d8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sxtb r0, r6 │ │ │ │ + sxtb r0, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sxth r6, r0 │ │ │ │ + sxth r6, r1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sxtb r2, r2 │ │ │ │ + sxtb r2, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ lsls r1, r5, #5 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, sp, #280 @ 0x118 │ │ │ │ + add r7, sp, #312 @ 0x138 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - muls r2, r5 │ │ │ │ + muls r2, r6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ ldr r2, [pc, #528] @ (37a290 >::_M_default_append(unsigned int)@@Base+0xf498c>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r7, sp, #80 @ 0x50 │ │ │ │ + add r7, sp, #112 @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - orrs r0, r7 │ │ │ │ + muls r0, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmia r2!, {r0, r1, r2, r3, r4, r5, r6} │ │ │ │ vdup.8 d16, d1[7] │ │ │ │ movs r0, r0 │ │ │ │ - add r6, sp, #856 @ 0x358 │ │ │ │ + add r6, sp, #888 @ 0x378 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmn r2, r7 │ │ │ │ + orrs r2, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, sp, #752 @ 0x2f0 │ │ │ │ + add r6, sp, #784 @ 0x310 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmn r0, r4 │ │ │ │ + cmn r0, r5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - cbz r0, 37a0ca >::_M_default_append(unsigned int)@@Base+0xf47c6> │ │ │ │ + cbz r0, 37a0cc >::_M_default_append(unsigned int)@@Base+0xf47c8> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r2, 37a0d6 >::_M_default_append(unsigned int)@@Base+0xf47d2> │ │ │ │ + cbz r2, 37a0d8 >::_M_default_append(unsigned int)@@Base+0xf47d4> │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #528 @ 0x210 │ │ │ │ + add r6, sp, #560 @ 0x230 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r0, r5 │ │ │ │ + cmp r0, r6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, sp, #408 @ 0x198 │ │ │ │ + add r6, sp, #440 @ 0x1b8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r0, r1 │ │ │ │ + cmp r0, r2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 379ee4 >::_M_default_append(unsigned int)@@Base+0xf45e0> │ │ │ │ @@ -1025688,17 +1025688,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - add r5, sp, #784 @ 0x310 │ │ │ │ + add r5, sp, #816 @ 0x330 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - rors r0, r5 │ │ │ │ + rors r0, r6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ ldr.w r3, [pc, #2360] @ 37aa50 >::_M_default_append(unsigned int)@@Base+0xf514c> │ │ │ │ @@ -1026573,195 +1026573,195 @@ │ │ │ │ mov r1, r7 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 37a5ac >::_M_default_append(unsigned int)@@Base+0xf4ca8> │ │ │ │ nop │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add sp, #416 @ 0x1a0 │ │ │ │ + add sp, #448 @ 0x1c0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r0, [pc, #824] @ (37ad94 >::_M_default_append(unsigned int)@@Base+0xf5490>) │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r0, [r7, #116] @ 0x74 │ │ │ │ + str r0, [r0, #120] @ 0x78 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, sp, #240 @ 0xf0 │ │ │ │ + add r5, sp, #272 @ 0x110 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #1016 @ 0x3f8 │ │ │ │ + add sp, #24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #832 @ 0x340 │ │ │ │ + add r5, sp, #864 @ 0x360 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #272 @ 0x110 │ │ │ │ + add r6, sp, #304 @ 0x130 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #136 @ 0x88 │ │ │ │ + add r6, sp, #168 @ 0xa8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #616 @ 0x268 │ │ │ │ + add r5, sp, #648 @ 0x288 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, sp, #96 @ 0x60 │ │ │ │ + add r4, sp, #128 @ 0x80 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - eors r2, r0 │ │ │ │ + eors r2, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ bxns r7 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r3, sp, #792 @ 0x318 │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r3, #52] @ 0x34 │ │ │ │ + str r6, [r4, #52] @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #272 @ 0x110 │ │ │ │ + add r3, sp, #304 @ 0x130 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r7, #102 @ 0x66 │ │ │ │ + subs r7, #110 @ 0x6e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r3, sp, #160 @ 0xa0 │ │ │ │ + add r3, sp, #192 @ 0xc0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r7, #74 @ 0x4a │ │ │ │ + subs r7, #82 @ 0x52 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, sp, #984 @ 0x3d8 │ │ │ │ + add r2, sp, #1016 @ 0x3f8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r7, #24 │ │ │ │ + subs r7, #32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, sp, #872 @ 0x368 │ │ │ │ + add r2, sp, #904 @ 0x388 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, #250 @ 0xfa │ │ │ │ + subs r7, #2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, sp, #816 @ 0x330 │ │ │ │ + add r2, sp, #848 @ 0x350 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, sp, #1008 @ 0x3f0 │ │ │ │ + add r6, sp, #16 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #312 @ 0x138 │ │ │ │ + add r6, sp, #344 @ 0x158 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #520 @ 0x208 │ │ │ │ + add r2, sp, #552 @ 0x228 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, sp, #80 @ 0x50 │ │ │ │ + add r4, sp, #112 @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, sp, #928 @ 0x3a0 │ │ │ │ + add r1, sp, #960 @ 0x3c0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r1, #1 │ │ │ │ + lsls r0, r2, #1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, sp, #344 @ 0x158 │ │ │ │ + add r1, sp, #376 @ 0x178 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #120 @ 0x78 │ │ │ │ + subs r5, #128 @ 0x80 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, sp, #208 @ 0xd0 │ │ │ │ + add r1, sp, #240 @ 0xf0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r1, #12] │ │ │ │ + str r2, [r2, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, sp, #48 @ 0x30 │ │ │ │ + add r1, sp, #80 @ 0x50 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #46 @ 0x2e │ │ │ │ + subs r5, #54 @ 0x36 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #960 @ 0x3c0 │ │ │ │ + add r0, sp, #992 @ 0x3e0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #18 │ │ │ │ + subs r5, #26 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #808 @ 0x328 │ │ │ │ + add r0, sp, #840 @ 0x348 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, #244 @ 0xf4 │ │ │ │ + subs r4, #252 @ 0xfc │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #576 @ 0x240 │ │ │ │ + add r0, sp, #608 @ 0x260 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r1, #19 │ │ │ │ + lsls r6, r2, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, sp, #416 @ 0x1a0 │ │ │ │ + add r0, sp, #448 @ 0x1c0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, #146 @ 0x92 │ │ │ │ + subs r4, #154 @ 0x9a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #56 @ 0x38 │ │ │ │ + add r0, sp, #88 @ 0x58 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, #56 @ 0x38 │ │ │ │ + subs r4, #64 @ 0x40 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r7, pc, #880 @ (adr r7, 37ae7c >::_M_default_append(unsigned int)@@Base+0xf5578>) │ │ │ │ + add r7, pc, #912 @ (adr r7, 37ae9c >::_M_default_append(unsigned int)@@Base+0xf5598>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r4, [r6, r5] │ │ │ │ + ldrsh r4, [r7, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #1008 @ 0x3f0 │ │ │ │ + add r3, sp, #16 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #864 @ 0x360 │ │ │ │ + add r2, sp, #896 @ 0x380 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #648 @ 0x288 │ │ │ │ + add r3, sp, #680 @ 0x2a8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #920 @ 0x398 │ │ │ │ + add r3, sp, #952 @ 0x3b8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #200 @ 0xc8 │ │ │ │ + add r3, sp, #232 @ 0xe8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #352 @ (adr r7, 37ac88 >::_M_default_append(unsigned int)@@Base+0xf5384>) │ │ │ │ + add r7, pc, #384 @ (adr r7, 37aca8 >::_M_default_append(unsigned int)@@Base+0xf53a4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #1016 @ (adr r6, 37af24 >::_M_default_append(unsigned int)@@Base+0xf5620>) │ │ │ │ + add r7, pc, #24 @ (adr r7, 37ab44 >::_M_default_append(unsigned int)@@Base+0xf5240>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r3, #34 @ 0x22 │ │ │ │ + subs r3, #42 @ 0x2a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r2, sp, #240 @ 0xf0 │ │ │ │ + add r2, sp, #272 @ 0x110 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #736 @ (adr r6, 37ae18 >::_M_default_append(unsigned int)@@Base+0xf5514>) │ │ │ │ + add r6, pc, #768 @ (adr r6, 37ae38 >::_M_default_append(unsigned int)@@Base+0xf5534>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, #226 @ 0xe2 │ │ │ │ + subs r2, #234 @ 0xea │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, pc, #544 @ (adr r6, 37ad60 >::_M_default_append(unsigned int)@@Base+0xf545c>) │ │ │ │ + add r6, pc, #576 @ (adr r6, 37ad80 >::_M_default_append(unsigned int)@@Base+0xf547c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, #172 @ 0xac │ │ │ │ + subs r2, #180 @ 0xb4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, pc, #440 @ (adr r6, 37ad00 >::_M_default_append(unsigned int)@@Base+0xf53fc>) │ │ │ │ + add r6, pc, #472 @ (adr r6, 37ad20 >::_M_default_append(unsigned int)@@Base+0xf541c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, #146 @ 0x92 │ │ │ │ + subs r2, #154 @ 0x9a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, pc, #336 @ (adr r6, 37aca0 >::_M_default_append(unsigned int)@@Base+0xf539c>) │ │ │ │ + add r6, pc, #368 @ (adr r6, 37acc0 >::_M_default_append(unsigned int)@@Base+0xf53bc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, #120 @ 0x78 │ │ │ │ + subs r2, #128 @ 0x80 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - movs r1, #140 @ 0x8c │ │ │ │ + movs r1, #148 @ 0x94 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, pc, #1016 @ (adr r5, 37af54 >::_M_default_append(unsigned int)@@Base+0xf5650>) │ │ │ │ + add r6, pc, #24 @ (adr r6, 37ab74 >::_M_default_append(unsigned int)@@Base+0xf5270>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, #34 @ 0x22 │ │ │ │ + subs r2, #42 @ 0x2a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, pc, #816 @ (adr r5, 37ae94 >::_M_default_append(unsigned int)@@Base+0xf5590>) │ │ │ │ + add r5, pc, #848 @ (adr r5, 37aeb4 >::_M_default_append(unsigned int)@@Base+0xf55b0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r1, #240 @ 0xf0 │ │ │ │ + subs r1, #248 @ 0xf8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r5, pc, #648 @ (adr r5, 37adf4 >::_M_default_append(unsigned int)@@Base+0xf54f0>) │ │ │ │ + add r5, pc, #680 @ (adr r5, 37ae14 >::_M_default_append(unsigned int)@@Base+0xf5510>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r1, #198 @ 0xc6 │ │ │ │ + subs r1, #206 @ 0xce │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, sp, #928 @ 0x3a0 │ │ │ │ + add r0, sp, #960 @ 0x3c0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #456 @ (adr r5, 37ad40 >::_M_default_append(unsigned int)@@Base+0xf543c>) │ │ │ │ + add r5, pc, #488 @ (adr r5, 37ad60 >::_M_default_append(unsigned int)@@Base+0xf545c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r1, r4] │ │ │ │ + ldrb r4, [r2, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #168 @ 0xa8 │ │ │ │ + add r2, sp, #200 @ 0xc8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #224 @ (adr r5, 37ac64 >::_M_default_append(unsigned int)@@Base+0xf5360>) │ │ │ │ + add r5, pc, #256 @ (adr r5, 37ac84 >::_M_default_append(unsigned int)@@Base+0xf5380>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r1, #92 @ 0x5c │ │ │ │ + subs r1, #100 @ 0x64 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r2, #50] @ 0x32 │ │ │ │ + ldrh r6, [r3, #50] @ 0x32 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r5, pc, #32 @ (adr r5, 37abb0 >::_M_default_append(unsigned int)@@Base+0xf52ac>) │ │ │ │ + add r5, pc, #64 @ (adr r5, 37abd0 >::_M_default_append(unsigned int)@@Base+0xf52cc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r1, #44 @ 0x2c │ │ │ │ + subs r1, #52 @ 0x34 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r4, pc, #952 @ (adr r4, 37af50 >::_M_default_append(unsigned int)@@Base+0xf564c>) │ │ │ │ + add r4, pc, #984 @ (adr r4, 37af70 >::_M_default_append(unsigned int)@@Base+0xf566c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r1, r2] │ │ │ │ + ldrb r0, [r2, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, sp, #840 @ 0x348 │ │ │ │ + add r1, sp, #872 @ 0x368 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #800 @ (adr r4, 37aec4 >::_M_default_append(unsigned int)@@Base+0xf55c0>) │ │ │ │ + add r4, pc, #832 @ (adr r4, 37aee4 >::_M_default_append(unsigned int)@@Base+0xf55e0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, #236 @ 0xec │ │ │ │ + subs r0, #244 @ 0xf4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, sp, #744 @ 0x2e8 │ │ │ │ + add r1, sp, #776 @ 0x308 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #608 @ (adr r4, 37ae10 >::_M_default_append(unsigned int)@@Base+0xf550c>) │ │ │ │ + add r4, pc, #640 @ (adr r4, 37ae30 >::_M_default_append(unsigned int)@@Base+0xf552c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, #188 @ 0xbc │ │ │ │ + subs r0, #196 @ 0xc4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r0, [sp, #312] @ 0x138 │ │ │ │ + ldr r0, [sp, #344] @ 0x158 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, pc, #424 @ (adr r4, 37ad64 >::_M_default_append(unsigned int)@@Base+0xf5460>) │ │ │ │ + add r4, pc, #456 @ (adr r4, 37ad84 >::_M_default_append(unsigned int)@@Base+0xf5480>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, #142 @ 0x8e │ │ │ │ + subs r0, #150 @ 0x96 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r1, [pc, #172] @ (37ac80 >::_M_default_append(unsigned int)@@Base+0xf537c>) │ │ │ │ sub sp, #8 │ │ │ │ @@ -1026832,42 +1026832,42 @@ │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ ldr r1, [pc, #40] @ (37ac9c >::_M_default_append(unsigned int)@@Base+0xf5398>) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ bl 52d48c │ │ │ │ str r7, [r5, #0] │ │ │ │ b.n 37ac2c >::_M_default_append(unsigned int)@@Base+0xf5328> │ │ │ │ - cmp r0, #188 @ 0xbc │ │ │ │ + cmp r0, #196 @ 0xc4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #904 @ (adr r7, 37b010 >::_M_default_append(unsigned int)@@Base+0xf570c>) │ │ │ │ + add r7, pc, #936 @ (adr r7, 37b030 >::_M_default_append(unsigned int)@@Base+0xf572c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #80 @ 0x50 │ │ │ │ + add r0, sp, #112 @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r0, sp, #264 @ 0x108 │ │ │ │ + add r0, sp, #296 @ 0x128 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #768 @ (adr r7, 37af94 >::_M_default_append(unsigned int)@@Base+0xf5690>) │ │ │ │ + add r7, pc, #800 @ (adr r7, 37afb4 >::_M_default_append(unsigned int)@@Base+0xf56b0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #304 @ (adr r2, 37adc8 >::_M_default_append(unsigned int)@@Base+0xf54c4>) │ │ │ │ + add r2, pc, #336 @ (adr r2, 37ade8 >::_M_default_append(unsigned int)@@Base+0xf54e4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, #112 @ 0x70 │ │ │ │ + adds r6, #120 @ 0x78 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r7, pc, #392 @ (adr r7, 37ae28 >::_M_default_append(unsigned int)@@Base+0xf5524>) │ │ │ │ + add r7, pc, #424 @ (adr r7, 37ae48 >::_M_default_append(unsigned int)@@Base+0xf5544>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #16] @ (37acc0 >::_M_default_append(unsigned int)@@Base+0xf53bc>) │ │ │ │ add r1, pc │ │ │ │ bl 53a124 │ │ │ │ bl 50786c │ │ │ │ ldr r0, [r0, #12] │ │ │ │ pop {r3, pc} │ │ │ │ nop │ │ │ │ - add r4, pc, #880 @ (adr r4, 37b034 >::_M_default_append(unsigned int)@@Base+0xf5730>) │ │ │ │ + add r4, pc, #912 @ (adr r4, 37b054 >::_M_default_append(unsigned int)@@Base+0xf5750>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r1, [pc, #112] @ (37ad44 >::_M_default_append(unsigned int)@@Base+0xf5440>) │ │ │ │ sub sp, #8 │ │ │ │ @@ -1026912,19 +1026912,19 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [sp, #0] │ │ │ │ mov r1, r4 │ │ │ │ bl 17f78 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - add r4, pc, #720 @ (adr r4, 37b018 >::_M_default_append(unsigned int)@@Base+0xf5714>) │ │ │ │ + add r4, pc, #752 @ (adr r4, 37b038 >::_M_default_append(unsigned int)@@Base+0xf5734>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, pc, #584 @ (adr r1, 37af94 >::_M_default_append(unsigned int)@@Base+0xf5690>) │ │ │ │ + add r1, pc, #616 @ (adr r1, 37afb4 >::_M_default_append(unsigned int)@@Base+0xf56b0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r5, #178 @ 0xb2 │ │ │ │ + adds r5, #186 @ 0xba │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip] │ │ │ │ str.w r0, [ip, #-144] │ │ │ │ sub.w sp, sp, #4192 @ 0x1060 │ │ │ │ @@ -1027561,112 +1027561,112 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 37b344 >::_M_default_append(unsigned int)@@Base+0xf5a40> │ │ │ │ subs r4, #136 @ 0x88 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, pc, #56 @ (adr r7, 37b47c >::_M_default_append(unsigned int)@@Base+0xf5b78>) │ │ │ │ + add r7, pc, #88 @ (adr r7, 37b49c >::_M_default_append(unsigned int)@@Base+0xf5b98>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r2, r3] │ │ │ │ + ldrh r4, [r3, r3] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r6, pc, #584 @ (adr r6, 37b694 >::_M_default_append(unsigned int)@@Base+0xf5d90>) │ │ │ │ + add r6, pc, #616 @ (adr r6, 37b6b4 >::_M_default_append(unsigned int)@@Base+0xf5db0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #440 @ (adr r6, 37b608 >::_M_default_append(unsigned int)@@Base+0xf5d04>) │ │ │ │ + add r6, pc, #472 @ (adr r6, 37b628 >::_M_default_append(unsigned int)@@Base+0xf5d24>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, pc, #1016 @ (adr r7, 37b84c >::_M_default_append(unsigned int)@@Base+0xf5f48>) │ │ │ │ + add r0, sp, #24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stcl 0, cr0, [r6, #284] @ 0x11c │ │ │ │ - add r6, pc, #216 @ (adr r6, 37b534 >::_M_default_append(unsigned int)@@Base+0xf5c30>) │ │ │ │ + stcl 0, cr0, [lr, #284] @ 0x11c │ │ │ │ + add r6, pc, #248 @ (adr r6, 37b554 >::_M_default_append(unsigned int)@@Base+0xf5c50>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r3, #25 │ │ │ │ + lsls r2, r4, #25 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r6, pc, #408 @ (adr r6, 37b5fc >::_M_default_append(unsigned int)@@Base+0xf5cf8>) │ │ │ │ + add r6, pc, #440 @ (adr r6, 37b61c >::_M_default_append(unsigned int)@@Base+0xf5d18>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #336 @ (adr r6, 37b5b8 >::_M_default_append(unsigned int)@@Base+0xf5cb4>) │ │ │ │ + add r6, pc, #368 @ (adr r6, 37b5d8 >::_M_default_append(unsigned int)@@Base+0xf5cd4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc 0, cr0, [lr], #284 @ 0x11c │ │ │ │ - add r6, pc, #104 @ (adr r6, 37b4d8 >::_M_default_append(unsigned int)@@Base+0xf5bd4>) │ │ │ │ + ldc 0, cr0, [r6], #284 @ 0x11c │ │ │ │ + add r6, pc, #136 @ (adr r6, 37b4f8 >::_M_default_append(unsigned int)@@Base+0xf5bf4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #112 @ (adr r6, 37b4e4 >::_M_default_append(unsigned int)@@Base+0xf5be0>) │ │ │ │ + add r6, pc, #144 @ (adr r6, 37b504 >::_M_default_append(unsigned int)@@Base+0xf5c00>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #120 @ (adr r6, 37b4f0 >::_M_default_append(unsigned int)@@Base+0xf5bec>) │ │ │ │ + add r6, pc, #152 @ (adr r6, 37b510 >::_M_default_append(unsigned int)@@Base+0xf5c0c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #216 @ (adr r4, 37b554 >::_M_default_append(unsigned int)@@Base+0xf5c50>) │ │ │ │ + add r4, pc, #248 @ (adr r4, 37b574 >::_M_default_append(unsigned int)@@Base+0xf5c70>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r0, r7, #20 │ │ │ │ + lsrs r0, r0, #21 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - lsrs r4, r3, #8 │ │ │ │ + lsrs r4, r4, #8 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r3, pc, #232 @ (adr r3, 37b570 >::_M_default_append(unsigned int)@@Base+0xf5c6c>) │ │ │ │ + add r3, pc, #264 @ (adr r3, 37b590 >::_M_default_append(unsigned int)@@Base+0xf5c8c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r4, #19] │ │ │ │ + ldrb r2, [r5, #19] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r4, r1, #7 │ │ │ │ + lsrs r4, r2, #7 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsrs r2, r1, #25 │ │ │ │ + lsrs r2, r2, #25 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - ldr r7, [sp, #552] @ 0x228 │ │ │ │ + ldr r7, [sp, #584] @ 0x248 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r2, #5 │ │ │ │ + lsrs r2, r3, #5 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - add r2, pc, #600 @ (adr r2, 37b6f8 >::_M_default_append(unsigned int)@@Base+0xf5df4>) │ │ │ │ + add r2, pc, #632 @ (adr r2, 37b718 >::_M_default_append(unsigned int)@@Base+0xf5e14>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, #136 @ 0x88 │ │ │ │ + adds r0, #144 @ 0x90 │ │ │ │ lsls r7, r0, #1 │ │ │ │ adds r7, #152 @ 0x98 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r2, pc, #320 @ (adr r2, 37b5ec >::_M_default_append(unsigned int)@@Base+0xf5ce8>) │ │ │ │ + add r2, pc, #352 @ (adr r2, 37b60c >::_M_default_append(unsigned int)@@Base+0xf5d08>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #736 @ (adr r2, 37b790 >::_M_default_append(unsigned int)@@Base+0xf5e8c>) │ │ │ │ + add r2, pc, #768 @ (adr r2, 37b7b0 >::_M_default_append(unsigned int)@@Base+0xf5eac>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #192 @ (adr r2, 37b574 >::_M_default_append(unsigned int)@@Base+0xf5c70>) │ │ │ │ + add r2, pc, #224 @ (adr r2, 37b594 >::_M_default_append(unsigned int)@@Base+0xf5c90>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #432 @ (adr r2, 37b668 >::_M_default_append(unsigned int)@@Base+0xf5d64>) │ │ │ │ + add r2, pc, #464 @ (adr r2, 37b688 >::_M_default_append(unsigned int)@@Base+0xf5d84>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #56 @ (adr r2, 37b4f4 >::_M_default_append(unsigned int)@@Base+0xf5bf0>) │ │ │ │ + add r2, pc, #88 @ (adr r2, 37b514 >::_M_default_append(unsigned int)@@Base+0xf5c10>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, pc, #120 @ (adr r2, 37b538 >::_M_default_append(unsigned int)@@Base+0xf5c34>) │ │ │ │ + add r2, pc, #152 @ (adr r2, 37b558 >::_M_default_append(unsigned int)@@Base+0xf5c54>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, pc, #960 @ (adr r1, 37b884 >::_M_default_append(unsigned int)@@Base+0xf5f80>) │ │ │ │ + add r1, pc, #992 @ (adr r1, 37b8a4 >::_M_default_append(unsigned int)@@Base+0xf5fa0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r7, #228 @ 0xe4 │ │ │ │ + cmp r7, #236 @ 0xec │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, pc, #856 @ (adr r1, 37b824 >::_M_default_append(unsigned int)@@Base+0xf5f20>) │ │ │ │ + add r1, pc, #888 @ (adr r1, 37b844 >::_M_default_append(unsigned int)@@Base+0xf5f40>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r7, #208 @ 0xd0 │ │ │ │ + cmp r7, #216 @ 0xd8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, pc, #648 @ (adr r1, 37b75c >::_M_default_append(unsigned int)@@Base+0xf5e58>) │ │ │ │ + add r1, pc, #680 @ (adr r1, 37b77c >::_M_default_append(unsigned int)@@Base+0xf5e78>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r7, #150 @ 0x96 │ │ │ │ + cmp r7, #158 @ 0x9e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, pc, #424 @ (adr r1, 37b684 >::_M_default_append(unsigned int)@@Base+0xf5d80>) │ │ │ │ + add r1, pc, #456 @ (adr r1, 37b6a4 >::_M_default_append(unsigned int)@@Base+0xf5da0>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, pc, #248 @ (adr r1, 37b5d8 >::_M_default_append(unsigned int)@@Base+0xf5cd4>) │ │ │ │ + add r1, pc, #280 @ (adr r1, 37b5f8 >::_M_default_append(unsigned int)@@Base+0xf5cf4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf74c0048 │ │ │ │ - add r1, pc, #120 @ (adr r1, 37b560 >::_M_default_append(unsigned int)@@Base+0xf5c5c>) │ │ │ │ + @ instruction: 0xf7540048 │ │ │ │ + add r1, pc, #152 @ (adr r1, 37b580 >::_M_default_append(unsigned int)@@Base+0xf5c7c>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r7, #16 │ │ │ │ + cmp r7, #24 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r1, pc, #8 @ (adr r1, 37b4f8 >::_M_default_append(unsigned int)@@Base+0xf5bf4>) │ │ │ │ + add r1, pc, #40 @ (adr r1, 37b518 >::_M_default_append(unsigned int)@@Base+0xf5c14>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r6, #246 @ 0xf6 │ │ │ │ + cmp r6, #254 @ 0xfe │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, pc, #928 @ (adr r0, 37b898 >::_M_default_append(unsigned int)@@Base+0xf5f94>) │ │ │ │ + add r0, pc, #960 @ (adr r0, 37b8b8 >::_M_default_append(unsigned int)@@Base+0xf5fb4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r6, #220 @ 0xdc │ │ │ │ + cmp r6, #228 @ 0xe4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, pc, #808 @ (adr r0, 37b828 >::_M_default_append(unsigned int)@@Base+0xf5f24>) │ │ │ │ + add r0, pc, #840 @ (adr r0, 37b848 >::_M_default_append(unsigned int)@@Base+0xf5f44>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r6, #190 @ 0xbe │ │ │ │ + cmp r6, #198 @ 0xc6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - add r0, pc, #704 @ (adr r0, 37b7c8 >::_M_default_append(unsigned int)@@Base+0xf5ec4>) │ │ │ │ + add r0, pc, #736 @ (adr r0, 37b7e8 >::_M_default_append(unsigned int)@@Base+0xf5ee4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r6, #164 @ 0xa4 │ │ │ │ + cmp r6, #172 @ 0xac │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #212] @ (37b5f4 >::_M_default_append(unsigned int)@@Base+0xf5cf0>) │ │ │ │ @@ -1027753,43 +1027753,43 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #72] @ (37b630 >::_M_default_append(unsigned int)@@Base+0xf5d2c>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 37b568 >::_M_default_append(unsigned int)@@Base+0xf5c64> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - add r2, pc, #80 @ (adr r2, 37b648 >::_M_default_append(unsigned int)@@Base+0xf5d44>) │ │ │ │ + add r2, pc, #112 @ (adr r2, 37b668 >::_M_default_append(unsigned int)@@Base+0xf5d64>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ adds r4, #204 @ 0xcc │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r1, pc, #704 @ (adr r1, 37b8c0 >::_M_default_append(unsigned int)@@Base+0xf5fbc>) │ │ │ │ + add r1, pc, #736 @ (adr r1, 37b8e0 >::_M_default_append(unsigned int)@@Base+0xf5fdc>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r1, pc, #976 @ (adr r1, 37b9d8 >::_M_default_append(unsigned int)@@Base+0xf60d4>) │ │ │ │ + add r1, pc, #1008 @ (adr r1, 37b9f8 >::_M_default_append(unsigned int)@@Base+0xf60f4>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r7, [sp, #536] @ 0x218 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r5, #114 @ 0x72 │ │ │ │ + cmp r5, #122 @ 0x7a │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r7, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r7, [sp, #448] @ 0x1c0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r5, #92 @ 0x5c │ │ │ │ + cmp r5, #100 @ 0x64 │ │ │ │ lsls r7, r0, #1 │ │ │ │ adds r4, #118 @ 0x76 │ │ │ │ lsls r2, r2, #1 │ │ │ │ vminnm.f32 , , │ │ │ │ - ldr r7, [sp, #144] @ 0x90 │ │ │ │ + ldr r7, [sp, #176] @ 0xb0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r5, #24 │ │ │ │ + cmp r5, #32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ bl 2ff62a >::_M_default_append(unsigned int)@@Base+0x79d26> │ │ │ │ - ldr r6, [sp, #992] @ 0x3e0 │ │ │ │ + ldr r7, [sp, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, #236 @ 0xec │ │ │ │ + cmp r4, #244 @ 0xf4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r1, [pc, #192] @ (37b708 >::_M_default_append(unsigned int)@@Base+0xf5e04>) │ │ │ │ @@ -1027868,39 +1027868,39 @@ │ │ │ │ ldr r0, [pc, #68] @ (37b73c >::_M_default_append(unsigned int)@@Base+0xf5e38>) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 37b690 >::_M_default_append(unsigned int)@@Base+0xf5d8c> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - add r0, pc, #944 @ (adr r0, 37babc >::_M_default_append(unsigned int)@@Base+0xf61b8>) │ │ │ │ + add r0, pc, #976 @ (adr r0, 37badc >::_M_default_append(unsigned int)@@Base+0xf61d8>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ adds r3, #164 @ 0xa4 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - add r0, pc, #544 @ (adr r0, 37b934 >::_M_default_append(unsigned int)@@Base+0xf6030>) │ │ │ │ + add r0, pc, #576 @ (adr r0, 37b954 >::_M_default_append(unsigned int)@@Base+0xf6050>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, pc, #816 @ (adr r0, 37ba4c >::_M_default_append(unsigned int)@@Base+0xf6148>) │ │ │ │ + add r0, pc, #848 @ (adr r0, 37ba6c >::_M_default_append(unsigned int)@@Base+0xf6168>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [sp, #344] @ 0x158 │ │ │ │ + ldr r6, [sp, #376] @ 0x178 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, #74 @ 0x4a │ │ │ │ + cmp r4, #82 @ 0x52 │ │ │ │ lsls r7, r0, #1 │ │ │ │ adds r3, #100 @ 0x64 │ │ │ │ lsls r2, r2, #1 │ │ │ │ mrc2 15, 2, pc, cr9, cr15, {7} │ │ │ │ - ldr r6, [sp, #72] @ 0x48 │ │ │ │ + ldr r6, [sp, #104] @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r4, #6 │ │ │ │ + cmp r4, #14 │ │ │ │ lsls r7, r0, #1 │ │ │ │ bl 1ed736 │ │ │ │ - ldr r5, [sp, #920] @ 0x398 │ │ │ │ + ldr r5, [sp, #952] @ 0x3b8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r3, #218 @ 0xda │ │ │ │ + cmp r3, #226 @ 0xe2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #312] @ (37b88c >::_M_default_append(unsigned int)@@Base+0xf5f88>) │ │ │ │ sub sp, #8 │ │ │ │ @@ -1028025,17 +1028025,17 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ adds r2, #160 @ 0xa0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ adds r2, #88 @ 0x58 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - lsrs r0, r0, #1 │ │ │ │ + lsrs r0, r1, #1 │ │ │ │ lsls r4, r1, #1 │ │ │ │ - lsls r2, r1, #31 │ │ │ │ + lsls r2, r2, #31 │ │ │ │ lsls r4, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ sub sp, #20 │ │ │ │ @@ -1028174,17 +1028174,17 @@ │ │ │ │ lsls r2, r2, #2 │ │ │ │ bl 15144 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r5, #0] │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop │ │ │ │ - ldr r6, [sp, #488] @ 0x1e8 │ │ │ │ + ldr r6, [sp, #520] @ 0x208 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [sp, #456] @ 0x1c8 │ │ │ │ + ldr r5, [sp, #488] @ 0x1e8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r2, [pc, #92] @ (37bab0 >::_M_default_append(unsigned int)@@Base+0xf61ac>) │ │ │ │ sub sp, #16 │ │ │ │ @@ -1028225,15 +1028225,15 @@ │ │ │ │ add sp, #16 │ │ │ │ pop {r4, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ cmp r7, #158 @ 0x9e │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r4, [sp, #760] @ 0x2f8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ cmp r7, #98 @ 0x62 │ │ │ │ lsls r2, r2, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -1028357,48 +1028357,48 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 37bb44 >::_M_default_append(unsigned int)@@Base+0xf6240> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ cmp r7, #34 @ 0x22 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [sp, #328] @ 0x148 │ │ │ │ + ldr r4, [sp, #360] @ 0x168 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r6, [r6, #13] │ │ │ │ + strb r6, [r7, #13] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [sp, #432] @ 0x1b0 │ │ │ │ + ldr r4, [sp, #464] @ 0x1d0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [sp, #768] @ 0x300 │ │ │ │ + ldr r0, [sp, #800] @ 0x320 │ │ │ │ lsls r2, r1, #1 │ │ │ │ lsls r1, r4, #4 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [sp, #152] @ 0x98 │ │ │ │ + ldr r4, [sp, #184] @ 0xb8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r7, #150 @ 0x96 │ │ │ │ + movs r7, #158 @ 0x9e │ │ │ │ lsls r7, r0, #1 │ │ │ │ cmp r6, #176 @ 0xb0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r3, [sp, #976] @ 0x3d0 │ │ │ │ + ldr r3, [sp, #1008] @ 0x3f0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r7, #100 @ 0x64 │ │ │ │ + movs r7, #108 @ 0x6c │ │ │ │ lsls r7, r0, #1 │ │ │ │ mcr2 15, 6, pc, cr3, cr15, {7} @ │ │ │ │ - ldr r3, [sp, #800] @ 0x320 │ │ │ │ + ldr r3, [sp, #832] @ 0x340 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r7, #56 @ 0x38 │ │ │ │ + movs r7, #64 @ 0x40 │ │ │ │ lsls r7, r0, #1 │ │ │ │ lsrs r3, r6, #30 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [sp, #624] @ 0x270 │ │ │ │ + ldr r3, [sp, #656] @ 0x290 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r7, #12 │ │ │ │ + movs r7, #20 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r3, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r3, [sp, #536] @ 0x218 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r6, #236 @ 0xec │ │ │ │ + movs r6, #244 @ 0xf4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 37bac0 >::_M_default_append(unsigned int)@@Base+0xf61bc> │ │ │ │ @@ -1028419,17 +1028419,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldr r2, [sp, #944] @ 0x3b0 │ │ │ │ + ldr r2, [sp, #976] @ 0x3d0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r6, #92 @ 0x5c │ │ │ │ + movs r6, #100 @ 0x64 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1029617,203 +1029617,203 @@ │ │ │ │ ldr r0, [pc, #392] @ (37cb5c >::_M_default_append(unsigned int)@@Base+0xf7258>) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 37c54a >::_M_default_append(unsigned int)@@Base+0xf6c46> │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r7, [sp, #96] @ 0x60 │ │ │ │ + str r7, [sp, #128] @ 0x80 │ │ │ │ lsls r2, r1, #1 │ │ │ │ cmp r5, #62 @ 0x3e │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldr r4, [pc, #40] @ (37ca18 >::_M_default_append(unsigned int)@@Base+0xf7114>) │ │ │ │ + ldr r4, [pc, #72] @ (37ca38 >::_M_default_append(unsigned int)@@Base+0xf7134>) │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldr r2, [sp, #360] @ 0x168 │ │ │ │ + ldr r2, [sp, #392] @ 0x188 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [sp, #88] @ 0x58 │ │ │ │ + ldr r2, [sp, #120] @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [sp, #912] @ 0x390 │ │ │ │ + ldr r1, [sp, #944] @ 0x3b0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [sp, #344] @ 0x158 │ │ │ │ + ldr r1, [sp, #376] @ 0x178 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [pc, #232] @ (37caec >::_M_default_append(unsigned int)@@Base+0xf71e8>) │ │ │ │ + ldr r0, [pc, #264] @ (37cb0c >::_M_default_append(unsigned int)@@Base+0xf7208>) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [sp, #160] @ 0xa0 │ │ │ │ + ldr r1, [sp, #192] @ 0xc0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r1, [sp, #40] @ 0x28 │ │ │ │ + ldr r1, [sp, #72] @ 0x48 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r7, [sp, #880] @ 0x370 │ │ │ │ + str r7, [sp, #912] @ 0x390 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r3, #78 @ 0x4e │ │ │ │ + movs r3, #86 @ 0x56 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r7, [sp, #624] @ 0x270 │ │ │ │ + str r7, [sp, #656] @ 0x290 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r3, #10 │ │ │ │ + movs r3, #18 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r7, [sp, #352] @ 0x160 │ │ │ │ + str r7, [sp, #384] @ 0x180 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [sp, #728] @ 0x2d8 │ │ │ │ + str r6, [sp, #760] @ 0x2f8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r1, #14 │ │ │ │ + asrs r2, r2, #14 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [sp, #648] @ 0x288 │ │ │ │ + str r6, [sp, #680] @ 0x2a8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r5, [sp, #928] @ 0x3a0 │ │ │ │ + str r5, [sp, #960] @ 0x3c0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r1, #86 @ 0x56 │ │ │ │ + movs r1, #94 @ 0x5e │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r5, [sp, #824] @ 0x338 │ │ │ │ + str r5, [sp, #856] @ 0x358 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r1, #60 @ 0x3c │ │ │ │ + movs r1, #68 @ 0x44 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r5, [sp, #712] @ 0x2c8 │ │ │ │ + str r5, [sp, #744] @ 0x2e8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r1, #32 │ │ │ │ + movs r1, #40 @ 0x28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ cmp r0, #54 @ 0x36 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - str r5, [sp, #440] @ 0x1b8 │ │ │ │ + str r5, [sp, #472] @ 0x1d8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r0, #224 @ 0xe0 │ │ │ │ + movs r0, #232 @ 0xe8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r5, [sp, #256] @ 0x100 │ │ │ │ + str r5, [sp, #288] @ 0x120 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r0, #178 @ 0xb2 │ │ │ │ + movs r0, #186 @ 0xba │ │ │ │ lsls r7, r0, #1 │ │ │ │ - bics r0, r3 │ │ │ │ + bics r0, r4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [sp, #296] @ 0x128 │ │ │ │ + str r4, [sp, #328] @ 0x148 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [sp, #144] @ 0x90 │ │ │ │ + str r2, [sp, #176] @ 0xb0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, r2, #6 │ │ │ │ + adds r0, r3, #6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r2, [sp, #8] │ │ │ │ + str r2, [sp, #40] @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, r6, #5 │ │ │ │ + adds r0, r7, #5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r2, [sp, #352] @ 0x160 │ │ │ │ + str r2, [sp, #384] @ 0x180 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [sp, #344] @ 0x158 │ │ │ │ + str r2, [sp, #376] @ 0x178 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r1, [sp, #400] @ 0x190 │ │ │ │ + str r1, [sp, #432] @ 0x1b0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r2, #3 │ │ │ │ + adds r2, r3, #3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r1, [sp, #296] @ 0x128 │ │ │ │ + str r1, [sp, #328] @ 0x148 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, r7, #2 │ │ │ │ + adds r0, r0, #3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r1, [sp, #176] @ 0xb0 │ │ │ │ + str r1, [sp, #208] @ 0xd0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r3, #2 │ │ │ │ + adds r2, r4, #2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - subs r7, #248 @ 0xf8 │ │ │ │ + ands r0, r0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [sp, #968] @ 0x3c8 │ │ │ │ + str r0, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r4, r3, #1 │ │ │ │ + adds r4, r4, #1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r0, [sp, #808] @ 0x328 │ │ │ │ + str r0, [sp, #840] @ 0x348 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r4, r6, #0 │ │ │ │ + adds r4, r7, #0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r0, [sp, #656] @ 0x290 │ │ │ │ + str r0, [sp, #688] @ 0x2b0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, r2, #0 │ │ │ │ + adds r0, r3, #0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - str r0, [sp, #536] @ 0x218 │ │ │ │ + str r0, [sp, #568] @ 0x238 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r7, #106 @ 0x6a │ │ │ │ + subs r7, #114 @ 0x72 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [sp, #352] @ 0x160 │ │ │ │ + str r0, [sp, #384] @ 0x180 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r7, #60 @ 0x3c │ │ │ │ + subs r7, #68 @ 0x44 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r7, #60] @ 0x3c │ │ │ │ + ldrh r2, [r0, #62] @ 0x3e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, r5, r4 │ │ │ │ + subs r2, r6, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r4, #60] @ 0x3c │ │ │ │ + ldrh r2, [r5, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r0, r2, r4 │ │ │ │ + subs r0, r3, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r0, #60] @ 0x3c │ │ │ │ + ldrh r6, [r1, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r7, r3 │ │ │ │ + subs r4, r0, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r1, #58] @ 0x3a │ │ │ │ + ldrh r0, [r2, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, r6, r2 │ │ │ │ + subs r6, r7, r2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r5, #56] @ 0x38 │ │ │ │ + ldrh r4, [r6, #56] @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, #18 │ │ │ │ + subs r6, #26 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r3, #56] @ 0x38 │ │ │ │ + ldrh r0, [r4, #56] @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, r0, r2 │ │ │ │ + subs r6, r1, r2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r4, #58] @ 0x3a │ │ │ │ + ldrh r4, [r5, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r6, #54] @ 0x36 │ │ │ │ + ldrh r6, [r7, #54] @ 0x36 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r4, r1 │ │ │ │ + subs r4, r5, r1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r3, #54] @ 0x36 │ │ │ │ + ldrh r2, [r4, #54] @ 0x36 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r5, #192 @ 0xc0 │ │ │ │ + subs r5, #200 @ 0xc8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r0, #54] @ 0x36 │ │ │ │ + ldrh r0, [r1, #54] @ 0x36 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r6, r5, r0 │ │ │ │ + subs r6, r6, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r4, [r4, #52] @ 0x34 │ │ │ │ + ldrh r4, [r5, #52] @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r2, r2, r0 │ │ │ │ + subs r2, r3, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r1, #52] @ 0x34 │ │ │ │ + ldrh r2, [r2, #52] @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, r7, r7 │ │ │ │ + subs r0, r0, r0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r6, #50] @ 0x32 │ │ │ │ + ldrh r0, [r7, #50] @ 0x32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, r3, r7 │ │ │ │ + adds r6, r4, r7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r2, #50] @ 0x32 │ │ │ │ + ldrh r2, [r3, #50] @ 0x32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r0, r7 │ │ │ │ + adds r2, r1, r7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r6, #48] @ 0x30 │ │ │ │ + ldrh r6, [r7, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, r4, r6 │ │ │ │ + adds r6, r5, r6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r3, #48] @ 0x30 │ │ │ │ + ldrh r6, [r4, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r4, r1, r6 │ │ │ │ + adds r4, r2, r6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r7, #46] @ 0x2e │ │ │ │ + ldrh r6, [r0, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37ce54 >::_M_default_append(unsigned int)@@Base+0xf7550> │ │ │ │ + b.n 37ce64 >::_M_default_append(unsigned int)@@Base+0xf7560> │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r3, #46] @ 0x2e │ │ │ │ + ldrh r4, [r4, #46] @ 0x2e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, r1, r5 │ │ │ │ + adds r2, r2, r5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r2, [r0, #46] @ 0x2e │ │ │ │ + ldrh r2, [r1, #46] @ 0x2e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, r6, r4 │ │ │ │ + adds r0, r7, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r5, #44] @ 0x2c │ │ │ │ + ldrh r0, [r6, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r6, r2, r4 │ │ │ │ + adds r6, r3, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r1, #44] @ 0x2c │ │ │ │ + ldrh r6, [r2, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r4, r7, r3 │ │ │ │ + adds r4, r0, r4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r1, [pc, #168] @ (37cc18 >::_M_default_append(unsigned int)@@Base+0xf7314>) │ │ │ │ movs r6, #1 │ │ │ │ @@ -1029881,29 +1029881,29 @@ │ │ │ │ ldr r1, [pc, #40] @ (37cc34 >::_M_default_append(unsigned int)@@Base+0xf7330>) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ bl 52d48c │ │ │ │ str r6, [r5, #0] │ │ │ │ b.n 37cc02 >::_M_default_append(unsigned int)@@Base+0xf72fe> │ │ │ │ nop │ │ │ │ - lsrs r6, r3, #4 │ │ │ │ + lsrs r6, r4, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r7, #0] │ │ │ │ + ldrh r6, [r0, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r4, #28] │ │ │ │ + ldrh r2, [r5, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r2, #28 │ │ │ │ + asrs r2, r3, #28 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r6, #26] │ │ │ │ + ldrh r6, [r7, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r4, #27 │ │ │ │ + asrs r6, r5, #27 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r6, [r7, #0] │ │ │ │ + ldrh r6, [r0, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r1, #62] @ 0x3e │ │ │ │ + strh r4, [r2, #62] @ 0x3e │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r1, [pc, #28] @ (37cc64 >::_M_default_append(unsigned int)@@Base+0xf7360>) │ │ │ │ mov r4, r0 │ │ │ │ @@ -1029913,15 +1029913,15 @@ │ │ │ │ ldr r3, [r0, #0] │ │ │ │ cbz r3, 37cc60 >::_M_default_append(unsigned int)@@Base+0xf735c> │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ bl 37b8a0 >::_M_default_append(unsigned int)@@Base+0xf5f9c> │ │ │ │ movs r0, #1 │ │ │ │ pop {r4, pc} │ │ │ │ - strh r2, [r0, #60] @ 0x3c │ │ │ │ + strh r2, [r1, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ bl 50786c │ │ │ │ ldr r0, [r0, #0] │ │ │ │ @@ -1029934,29 +1029934,29 @@ │ │ │ │ ldr r1, [pc, #16] @ (37cca0 >::_M_default_append(unsigned int)@@Base+0xf739c>) │ │ │ │ add r1, pc │ │ │ │ bl 53a124 │ │ │ │ bl 50786c │ │ │ │ ldr r0, [r0, #4] │ │ │ │ pop {r3, pc} │ │ │ │ nop │ │ │ │ - strh r4, [r7, #56] @ 0x38 │ │ │ │ + strh r4, [r0, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #16] @ (37ccc8 >::_M_default_append(unsigned int)@@Base+0xf73c4>) │ │ │ │ add r1, pc │ │ │ │ bl 53a124 │ │ │ │ bl 50786c │ │ │ │ ldr r3, [r0, #16] │ │ │ │ ldr.w r0, [r3, r4, lsl #2] │ │ │ │ pop {r4, pc} │ │ │ │ - strh r6, [r2, #56] @ 0x38 │ │ │ │ + strh r6, [r3, #56] @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [pc, #116] @ (37cd54 >::_M_default_append(unsigned int)@@Base+0xf7450>) │ │ │ │ @@ -1029996,15 +1029996,15 @@ │ │ │ │ cmp r8, sl │ │ │ │ bne.n 37cd00 >::_M_default_append(unsigned int)@@Base+0xf73fc> │ │ │ │ ldr.w r3, [fp, #16] │ │ │ │ mvn.w r8, #3 │ │ │ │ ldr.w r0, [r3, r8] │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop │ │ │ │ - strh r4, [r5, #54] @ 0x36 │ │ │ │ + strh r4, [r6, #54] @ 0x36 │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [pc, #80] @ (37cdbc >::_M_default_append(unsigned int)@@Base+0xf74b8>) │ │ │ │ @@ -1030037,19 +1030037,19 @@ │ │ │ │ ldr r0, [pc, #20] @ (37cdc4 >::_M_default_append(unsigned int)@@Base+0xf74c0>) │ │ │ │ mov r1, r7 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ nop │ │ │ │ - strh r2, [r4, #50] @ 0x32 │ │ │ │ + strh r2, [r5, #50] @ 0x32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r6, #12] │ │ │ │ + ldrh r4, [r7, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r3, #20] │ │ │ │ + ldrh r0, [r4, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #20] @ (37cdf0 >::_M_default_append(unsigned int)@@Base+0xf74ec>) │ │ │ │ @@ -1030057,15 +1030057,15 @@ │ │ │ │ bl 53a124 │ │ │ │ bl 50786c │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr.w r3, [r3, r4, lsl #2] │ │ │ │ ldr r0, [r3, #0] │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - strh r2, [r6, #46] @ 0x2e │ │ │ │ + strh r2, [r7, #46] @ 0x2e │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #20] @ (37ce1c >::_M_default_append(unsigned int)@@Base+0xf7518>) │ │ │ │ @@ -1030073,15 +1030073,15 @@ │ │ │ │ bl 53a124 │ │ │ │ bl 50786c │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr.w r3, [r3, r4, lsl #2] │ │ │ │ ldr r0, [r3, #4] │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - strh r6, [r0, #46] @ 0x2e │ │ │ │ + strh r6, [r1, #46] @ 0x2e │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #20] @ (37ce48 >::_M_default_append(unsigned int)@@Base+0xf7544>) │ │ │ │ @@ -1030089,15 +1030089,15 @@ │ │ │ │ bl 53a124 │ │ │ │ bl 50786c │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr.w r3, [r3, r4, lsl #2] │ │ │ │ ldr r0, [r3, #16] │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - strh r2, [r3, #44] @ 0x2c │ │ │ │ + strh r2, [r4, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [pc, #20] @ (37ce74 >::_M_default_append(unsigned int)@@Base+0xf7570>) │ │ │ │ @@ -1030105,15 +1030105,15 @@ │ │ │ │ bl 53a124 │ │ │ │ bl 50786c │ │ │ │ ldr r3, [r0, #20] │ │ │ │ ldr.w r3, [r3, r4, lsl #2] │ │ │ │ ldr r0, [r3, #20] │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - strh r6, [r5, #42] @ 0x2a │ │ │ │ + strh r6, [r6, #42] @ 0x2a │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1030187,21 +1030187,21 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #24] @ (37cf40 >::_M_default_append(unsigned int)@@Base+0xf763c>) │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mvn.w r3, #2 │ │ │ │ b.n 37cef2 >::_M_default_append(unsigned int)@@Base+0xf75ee> │ │ │ │ nop │ │ │ │ - ldrh r6, [r3, #12] │ │ │ │ + ldrh r6, [r4, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r1, #15 │ │ │ │ + asrs r2, r2, #15 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrh r0, [r0, #12] │ │ │ │ + ldrh r0, [r1, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r2, #12] │ │ │ │ + ldrh r2, [r3, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3655b0 >::_M_default_append(unsigned int)@@Base+0xdfcac> │ │ │ │ @@ -1030221,17 +1030221,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - ldrh r2, [r6, #8] │ │ │ │ + ldrh r2, [r7, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r3, #13 │ │ │ │ + asrs r6, r4, #13 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #244] @ (37d090 >::_M_default_append(unsigned int)@@Base+0xf778c>) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1030337,43 +1030337,43 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 37cfee >::_M_default_append(unsigned int)@@Base+0xf76ea> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ subs r6, r2, r1 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strh r6, [r7, r0] │ │ │ │ + strh r6, [r0, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r6, #10] │ │ │ │ + ldrh r0, [r7, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r6, #8] │ │ │ │ + ldrh r2, [r7, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r3, #10] │ │ │ │ + ldrh r4, [r4, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r0, #6] │ │ │ │ + ldrh r0, [r1, #6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r5, #11 │ │ │ │ + asrs r4, r6, #11 │ │ │ │ lsls r7, r0, #1 │ │ │ │ subs r6, r0, r0 │ │ │ │ lsls r2, r2, #1 │ │ │ │ lsls r1, r0, #3 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r7, #2] │ │ │ │ + ldrh r0, [r0, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r4, #10 │ │ │ │ + asrs r4, r5, #10 │ │ │ │ lsls r7, r0, #1 │ │ │ │ vmaxnm.f32 , , │ │ │ │ - ldrh r6, [r1, #2] │ │ │ │ + ldrh r6, [r2, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r7, #9 │ │ │ │ + asrs r2, r0, #10 │ │ │ │ lsls r7, r0, #1 │ │ │ │ mcr2 15, 0, pc, cr13, cr15, {7} @ │ │ │ │ - ldrh r4, [r4, #0] │ │ │ │ + ldrh r4, [r5, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r2, #9 │ │ │ │ + asrs r0, r3, #9 │ │ │ │ lsls r7, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 37cf8c >::_M_default_append(unsigned int)@@Base+0xf7688> │ │ │ │ @@ -1030393,17 +1030393,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - strh r6, [r3, #60] @ 0x3c │ │ │ │ + strh r6, [r4, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r1, #7 │ │ │ │ + asrs r2, r2, #7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip] │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ str.w r0, [ip, #2960] @ 0xb90 │ │ │ │ @@ -1031067,117 +1031067,117 @@ │ │ │ │ ldr r0, [pc, #228] @ (37d920 >::_M_default_append(unsigned int)@@Base+0xf801c>) │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 37d75c >::_M_default_append(unsigned int)@@Base+0xf7e58> │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ adds r2, r6, r2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strh r4, [r4, #62] @ 0x3e │ │ │ │ + strh r4, [r5, #62] @ 0x3e │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r3, #60] @ 0x3c │ │ │ │ + strh r2, [r4, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r0, #60] @ 0x3c │ │ │ │ + strh r2, [r1, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r3, #0] │ │ │ │ + strh r6, [r4, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r4, #58] @ 0x3a │ │ │ │ + strh r2, [r5, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r4, #58] @ 0x3a │ │ │ │ + strh r0, [r5, #58] @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xfa460049 │ │ │ │ - strh r0, [r2, #52] @ 0x34 │ │ │ │ + @ instruction: 0xfa4e0049 │ │ │ │ + strh r0, [r3, #52] @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r0, #32 │ │ │ │ + asrs r6, r1, #32 │ │ │ │ lsls r7, r0, #1 │ │ │ │ asrs r6, r2, #28 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - @ instruction: 0xfa0a0049 │ │ │ │ - vld1.8 {d16[2]}, [r0], r9 │ │ │ │ - strh r4, [r3, #48] @ 0x30 │ │ │ │ + @ instruction: 0xfa120049 │ │ │ │ + vld1.8 {d16[2]}, [r8], r9 │ │ │ │ + strh r4, [r4, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r2, #30 │ │ │ │ + lsrs r2, r3, #30 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r7, #46] @ 0x2e │ │ │ │ + strh r4, [r0, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r6, #29 │ │ │ │ + lsrs r2, r7, #29 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r6, [r3, #46] @ 0x2e │ │ │ │ + strh r6, [r4, #46] @ 0x2e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r4, r2, #29 │ │ │ │ + lsrs r4, r3, #29 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrsb.w r0, [r4, #73] @ 0x49 │ │ │ │ - strh r6, [r1, #50] @ 0x32 │ │ │ │ + ldrsb.w r0, [ip, #73] @ 0x49 │ │ │ │ + strh r6, [r2, #50] @ 0x32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r4, #44] @ 0x2c │ │ │ │ + strh r0, [r5, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r7, #38] @ 0x26 │ │ │ │ + strh r4, [r0, #40] @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r6, #25 │ │ │ │ + lsrs r2, r7, #25 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r2, #42] @ 0x2a │ │ │ │ + strh r4, [r3, #42] @ 0x2a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r2, #40] @ 0x28 │ │ │ │ + strh r0, [r3, #40] @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r6, #32] │ │ │ │ + strh r6, [r7, #32] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r4, #30] │ │ │ │ + strh r6, [r5, #30] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r5, #26] │ │ │ │ + strh r6, [r6, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r1, #22] │ │ │ │ + strh r4, [r2, #22] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r4, r0, #17 │ │ │ │ + lsrs r4, r1, #17 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r0, [r6, #24] │ │ │ │ + strh r0, [r7, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r1, #20] │ │ │ │ + strh r0, [r2, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r7, #15 │ │ │ │ + lsrs r6, r0, #16 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r6, [r7, #16] │ │ │ │ + strh r6, [r0, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r6, #14 │ │ │ │ + lsrs r6, r7, #14 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r0, [r4, #16] │ │ │ │ + strh r0, [r5, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r2, #14 │ │ │ │ + lsrs r6, r3, #14 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r0, #16] │ │ │ │ + strh r4, [r1, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r4, #16] │ │ │ │ + strh r2, [r5, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r5, #14] │ │ │ │ + strh r0, [r6, #14] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r0, r4, #13 │ │ │ │ + lsrs r0, r5, #13 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r2, [r5, #20] │ │ │ │ + strh r2, [r6, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r2, [r2, #20] │ │ │ │ + strh r2, [r3, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r3, #12] │ │ │ │ + strh r6, [r4, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r4, r2, #12 │ │ │ │ + lsrs r4, r3, #12 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r5, #18] │ │ │ │ + strh r4, [r6, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r0, #20] │ │ │ │ + strh r4, [r1, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r4, #10] │ │ │ │ + strh r4, [r5, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r3, #11 │ │ │ │ + lsrs r2, r4, #11 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r2, [r7, #8] │ │ │ │ + strh r2, [r0, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r6, #10] │ │ │ │ + strh r4, [r7, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r3, #8] │ │ │ │ + strh r6, [r4, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r7, #8] │ │ │ │ + strh r4, [r0, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3936] @ 0xf60 │ │ │ │ mov r7, r2 │ │ │ │ @@ -1031493,29 +1031493,29 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 37dea8 >::_M_default_append(unsigned int)@@Base+0xf85a4>) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ asrs r0, r7, #2 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r4, [r5, #28] │ │ │ │ + ldrb r4, [r6, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r4, r4, #2 │ │ │ │ + lsrs r4, r5, #2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r2, #28] │ │ │ │ + ldrb r2, [r3, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r1, #2 │ │ │ │ + lsrs r2, r2, #2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ lsrs r4, r4, #30 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - ldrb r2, [r2, #29] │ │ │ │ + ldrb r2, [r3, #29] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r4, #26] │ │ │ │ + ldrb r0, [r5, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r6, #24] │ │ │ │ + ldrb r4, [r7, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ movs r1, #1 │ │ │ │ str.w r0, [r3, fp, lsl #2] │ │ │ │ mov r0, r4 │ │ │ │ blx 11dbc │ │ │ │ str.w r0, [r8, fp, lsl #2] │ │ │ │ @@ -1032269,142 +1032269,142 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ b.n 37dede >::_M_default_append(unsigned int)@@Base+0xf85da> │ │ │ │ asrs r6, r4, #20 │ │ │ │ ldmia r3, {r0, r1, r3, r4, r5, r6} │ │ │ │ subs r7, #219 @ 0xdb │ │ │ │ ... │ │ │ │ - ldrb r6, [r5, #18] │ │ │ │ + ldrb r6, [r6, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r2, #15] │ │ │ │ + ldrb r2, [r3, #15] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r0, #21 │ │ │ │ + lsls r6, r1, #21 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r0, #16] │ │ │ │ + ldrb r0, [r1, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r4, #12] │ │ │ │ + ldrb r4, [r5, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r3, #18 │ │ │ │ + lsls r0, r4, #18 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r4, [r3, #11] │ │ │ │ + ldrb r4, [r4, #11] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r2, #17 │ │ │ │ + lsls r2, r3, #17 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r1, #13] │ │ │ │ + ldrb r6, [r2, #13] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r3, #9] │ │ │ │ + ldrb r2, [r4, #9] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r1, #15 │ │ │ │ + lsls r6, r2, #15 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r7, #8] │ │ │ │ + ldrb r0, [r0, #9] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r4, r5, #14 │ │ │ │ + lsls r4, r6, #14 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r3, #8] │ │ │ │ + ldrb r2, [r4, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r1, #14 │ │ │ │ + lsls r6, r2, #14 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r0, [r7, #7] │ │ │ │ + ldrb r0, [r0, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r4, #12] │ │ │ │ + ldrb r4, [r5, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r4, [r5, #8] │ │ │ │ + ldrb r4, [r6, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r1, #2] │ │ │ │ + ldrb r2, [r2, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r0, #8 │ │ │ │ + lsls r0, r1, #8 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r6, [r2, #1] │ │ │ │ + ldrb r6, [r3, #1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r4, r1, #7 │ │ │ │ + lsls r4, r2, #7 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - ldrb r2, [r4, #0] │ │ │ │ + ldrb r2, [r5, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r2, r3, #6 │ │ │ │ + lsls r2, r4, #6 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r0, [r6, #31] │ │ │ │ + strb r0, [r7, #31] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r5, #5 │ │ │ │ + lsls r0, r6, #5 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r6, [r7, #30] │ │ │ │ + strb r6, [r0, #31] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r6, #4 │ │ │ │ + lsls r6, r7, #4 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r6, [r7, #29] │ │ │ │ + strb r6, [r0, #30] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r6, #3 │ │ │ │ + lsls r6, r7, #3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r0, [r1, #29] │ │ │ │ + strb r0, [r2, #29] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r0, r0, #3 │ │ │ │ + lsls r0, r1, #3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r6, [r2, #28] │ │ │ │ + strb r6, [r3, #28] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r1, #2 │ │ │ │ + lsls r6, r2, #2 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r4, [r3, #27] │ │ │ │ + strb r4, [r4, #27] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r4, r2, #1 │ │ │ │ + lsls r4, r3, #1 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r6, [r7, #26] │ │ │ │ + strb r6, [r0, #27] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r0, [r2, #0] │ │ │ │ + ldrb r0, [r3, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r0, [r4, #26] │ │ │ │ + strb r0, [r5, #26] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r6, r2 │ │ │ │ + movs r6, r3 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strb r2, [r4, #25] │ │ │ │ + strb r2, [r5, #25] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vmla.i16 q8, q5, d6[0] │ │ │ │ - strb r0, [r1, #25] │ │ │ │ + vmla.i32 q8, q1, d6[0] │ │ │ │ + strb r0, [r2, #25] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vmla.i q0, q7, d6[0] │ │ │ │ - strb r6, [r5, #24] │ │ │ │ + vmla.i q8, q3, d2[1] │ │ │ │ + strb r6, [r6, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vmla.i32 q0, q2, d6[0] │ │ │ │ - strb r4, [r2, #24] │ │ │ │ + vmla.i32 q0, q6, d6[0] │ │ │ │ + strb r4, [r3, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vmla.i q0, q5, d2[1] │ │ │ │ - strb r6, [r6, #23] │ │ │ │ + vmla.i16 q0, q1, d6[0] │ │ │ │ + strb r6, [r7, #23] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vhadd.u32 q8, q7, q3 │ │ │ │ - strb r0, [r3, #23] │ │ │ │ + vhadd.u q8, q3, q3 │ │ │ │ + strb r0, [r4, #23] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vhadd.u16 q8, q0, q3 │ │ │ │ - strb r4, [r7, #22] │ │ │ │ + vhadd.u16 q8, q4, q3 │ │ │ │ + strb r4, [r0, #23] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vhadd.u q0, q1, q3 │ │ │ │ - strb r6, [r3, #22] │ │ │ │ + vhadd.u q0, q5, q3 │ │ │ │ + strb r6, [r4, #22] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vhadd.u16 q0, q3, q3 │ │ │ │ - strb r2, [r0, #22] │ │ │ │ + vhadd.u16 q0, q7, q3 │ │ │ │ + strb r2, [r1, #22] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp2 0, 15, cr0, cr8, cr6, {2} │ │ │ │ - strb r0, [r4, #21] │ │ │ │ + vhadd.u8 q0, q0, q3 │ │ │ │ + strb r0, [r5, #21] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp2 0, 13, cr0, cr8, cr6, {2} │ │ │ │ - strb r2, [r0, #21] │ │ │ │ + cdp2 0, 14, cr0, cr0, cr6, {2} │ │ │ │ + strb r2, [r1, #21] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp2 0, 11, cr0, cr10, cr6, {2} │ │ │ │ - strb r4, [r4, #20] │ │ │ │ + cdp2 0, 12, cr0, cr2, cr6, {2} │ │ │ │ + strb r4, [r5, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp2 0, 9, cr0, cr12, cr6, {2} │ │ │ │ - strb r6, [r0, #20] │ │ │ │ + cdp2 0, 10, cr0, cr4, cr6, {2} │ │ │ │ + strb r6, [r1, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp2 0, 7, cr0, cr14, cr6, {2} │ │ │ │ - strb r0, [r5, #19] │ │ │ │ + cdp2 0, 8, cr0, cr6, cr6, {2} │ │ │ │ + strb r0, [r6, #19] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp2 0, 6, cr0, cr0, cr6, {2} │ │ │ │ - strb r2, [r1, #19] │ │ │ │ + cdp2 0, 6, cr0, cr8, cr6, {2} │ │ │ │ + strb r2, [r2, #19] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp2 0, 4, cr0, cr2, cr6, {2} │ │ │ │ - strb r4, [r5, #18] │ │ │ │ + cdp2 0, 4, cr0, cr10, cr6, {2} │ │ │ │ + strb r4, [r6, #18] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp2 0, 2, cr0, cr4, cr6, {2} │ │ │ │ + cdp2 0, 2, cr0, cr12, cr6, {2} │ │ │ │ │ │ │ │ 0037e5f0 : │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r5, [pc, #252] @ (37e6fc ) │ │ │ │ @@ -1032516,30 +1032516,30 @@ │ │ │ │ b.n 37e648 │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsls r0, r6, #15 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strb r2, [r3, #12] │ │ │ │ + strb r2, [r4, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldc2 0, cr0, [r2], {70} @ 0x46 │ │ │ │ + ldc2 0, cr0, [sl], {70} @ 0x46 │ │ │ │ lsls r4, r5, #14 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r6, [r5, #17] │ │ │ │ + strb r6, [r6, #17] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strb r2, [r6, #10] │ │ │ │ + strb r2, [r7, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2 0, cr0, [sl], #-280 @ 0xfffffee8 │ │ │ │ - strb r0, [r1, #10] │ │ │ │ + ldc2 0, cr0, [r2], #-280 @ 0xfffffee8 │ │ │ │ + strb r0, [r2, #10] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc2 0, cr0, [r0], {70} @ 0x46 │ │ │ │ - strb r6, [r5, #9] │ │ │ │ + stc2 0, cr0, [r8], {70} @ 0x46 │ │ │ │ + strb r6, [r6, #9] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xfbe60046 │ │ │ │ + @ instruction: 0xfbee0046 │ │ │ │ │ │ │ │ 0037e72c : │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ 0037e730 : │ │ │ │ push {r3, lr} │ │ │ │ @@ -1033752,139 +1033752,139 @@ │ │ │ │ nop │ │ │ │ lsls r4, r1, #10 │ │ │ │ lsls r2, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ lsls r2, r3, #9 │ │ │ │ lsls r2, r2, #1 │ │ │ │ - strb r0, [r7, #1] │ │ │ │ + strb r0, [r0, #2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vld1.8 {d16[2]}, [lr], r6 │ │ │ │ - strb r2, [r0, #0] │ │ │ │ + ldr??.w r0, [r6, #70] @ 0x46 │ │ │ │ + strb r2, [r1, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr??.w r0, [r8, r6] │ │ │ │ - ldr r6, [r0, #120] @ 0x78 │ │ │ │ + vst1.8 {d0[2]}, [r0], r6 │ │ │ │ + ldr r6, [r1, #120] @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr??.w r0, [ip, #70] @ 0x46 │ │ │ │ - ldr r4, [r6, #108] @ 0x6c │ │ │ │ + vst4.16 {d0-d3}, [r4], r6 │ │ │ │ + ldr r4, [r7, #108] @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str??.w r0, [r8, r6] │ │ │ │ - ldr r0, [r5, #104] @ 0x68 │ │ │ │ + ldr??.w r0, [r0, r6] │ │ │ │ + ldr r0, [r6, #104] @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb.w r0, [ip, r6] │ │ │ │ - ldr r4, [r5, #100] @ 0x64 │ │ │ │ + strh.w r0, [r4, r6] │ │ │ │ + ldr r4, [r6, #100] @ 0x64 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf7e00046 │ │ │ │ - ldr r2, [r6, #96] @ 0x60 │ │ │ │ + @ instruction: 0xf7e80046 │ │ │ │ + ldr r2, [r7, #96] @ 0x60 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf7a60046 │ │ │ │ - add r3, sp, #56 @ 0x38 │ │ │ │ + @ instruction: 0xf7ae0046 │ │ │ │ + add r3, sp, #88 @ 0x58 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [r5, #92] @ 0x5c │ │ │ │ + ldr r6, [r6, #92] @ 0x5c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf7640046 │ │ │ │ - ldr r2, [r2, #88] @ 0x58 │ │ │ │ + @ instruction: 0xf76c0046 │ │ │ │ + ldr r2, [r3, #88] @ 0x58 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf7080046 │ │ │ │ - ldr r6, [r6, #84] @ 0x54 │ │ │ │ + @ instruction: 0xf7100046 │ │ │ │ + ldr r6, [r7, #84] @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r1, #116] @ 0x74 │ │ │ │ + ldr r4, [r2, #116] @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcc.n 37f3b0 │ │ │ │ + bcc.n 37f3c0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movt r0, #51270 @ 0xc846 │ │ │ │ - ldr r2, [r7, #80] @ 0x50 │ │ │ │ + @ instruction: 0xf6d40046 │ │ │ │ + ldr r2, [r0, #84] @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r3, #116] @ 0x74 │ │ │ │ + ldr r0, [r4, #116] @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcc.n 37f548 │ │ │ │ + bcc.n 37f558 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf6900046 │ │ │ │ - ldr r0, [r5, #76] @ 0x4c │ │ │ │ + @ instruction: 0xf6980046 │ │ │ │ + ldr r0, [r6, #76] @ 0x4c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r2, [r0, #104] @ 0x68 │ │ │ │ + ldr r2, [r1, #104] @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [r5, #68] @ 0x44 │ │ │ │ + ldr r6, [r6, #68] @ 0x44 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf5e00046 │ │ │ │ - ldr r0, [r3, #60] @ 0x3c │ │ │ │ + @ instruction: 0xf5e80046 │ │ │ │ + ldr r0, [r4, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adc.w r0, r6, #12976128 @ 0xc60000 │ │ │ │ - ldr r4, [r5, #52] @ 0x34 │ │ │ │ + adc.w r0, lr, #12976128 @ 0xc60000 │ │ │ │ + ldr r4, [r6, #52] @ 0x34 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf4e20046 │ │ │ │ - ldr r4, [r5, #48] @ 0x30 │ │ │ │ + @ instruction: 0xf4ea0046 │ │ │ │ + ldr r4, [r6, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf4a00046 │ │ │ │ - adds r4, #36 @ 0x24 │ │ │ │ + @ instruction: 0xf4a80046 │ │ │ │ + adds r4, #44 @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r3, #44] @ 0x2c │ │ │ │ + ldr r2, [r4, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - orrs.w r0, r0, #12976128 @ 0xc60000 │ │ │ │ - ldr r6, [r3, #40] @ 0x28 │ │ │ │ + orrs.w r0, r8, #12976128 @ 0xc60000 │ │ │ │ + ldr r6, [r4, #40] @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ands.w r0, r2, #12976128 @ 0xc60000 │ │ │ │ - add r7, pc, #440 @ (adr r7, 37f688 ) │ │ │ │ + ands.w r0, sl, #12976128 @ 0xc60000 │ │ │ │ + add r7, pc, #472 @ (adr r7, 37f6a8 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [r1, #36] @ 0x24 │ │ │ │ + ldr r6, [r2, #36] @ 0x24 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ubfx r0, r4, #1, #7 │ │ │ │ - adds r3, #92 @ 0x5c │ │ │ │ + ubfx r0, ip, #1, #7 │ │ │ │ + adds r3, #100 @ 0x64 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r2, #32] │ │ │ │ + ldr r4, [r3, #32] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - usat r0, #6, sl, lsl #1 │ │ │ │ - ldr r2, [r5, #20] │ │ │ │ + @ instruction: 0xf3920046 │ │ │ │ + ldr r2, [r6, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf2dc0046 │ │ │ │ - ldr r2, [r6, #12] │ │ │ │ + @ instruction: 0xf2e40046 │ │ │ │ + ldr r2, [r7, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf2680046 │ │ │ │ - ldr r2, [r2, #8] │ │ │ │ + @ instruction: 0xf2700046 │ │ │ │ + ldr r2, [r3, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - addw r0, r8, #70 @ 0x46 │ │ │ │ - ldr r4, [r4, #4] │ │ │ │ + @ instruction: 0xf2100046 │ │ │ │ + ldr r4, [r5, #4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - rsbs r0, sl, #70 @ 0x46 │ │ │ │ - ldr r6, [r4, #0] │ │ │ │ + @ instruction: 0xf1e20046 │ │ │ │ + ldr r6, [r5, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf19e0046 │ │ │ │ - ldr r4, [r1, #0] │ │ │ │ + sub.w r0, r6, #70 @ 0x46 │ │ │ │ + ldr r4, [r2, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf1840046 │ │ │ │ - str r2, [r0, #120] @ 0x78 │ │ │ │ + @ instruction: 0xf18c0046 │ │ │ │ + str r2, [r1, #120] @ 0x78 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf0f80046 │ │ │ │ - str r0, [r1, #116] @ 0x74 │ │ │ │ + add.w r0, r0, #70 @ 0x46 │ │ │ │ + str r0, [r2, #116] @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xf0c00046 │ │ │ │ - str r4, [r7, #108] @ 0x6c │ │ │ │ + @ instruction: 0xf0c80046 │ │ │ │ + str r4, [r0, #112] @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - orns r0, r4, #70 @ 0x46 │ │ │ │ - str r4, [r3, #108] @ 0x6c │ │ │ │ + orns r0, ip, #70 @ 0x46 │ │ │ │ + str r4, [r4, #108] @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - orrs.w r0, r2, #70 @ 0x46 │ │ │ │ - str r6, [r7, #104] @ 0x68 │ │ │ │ + orrs.w r0, sl, #70 @ 0x46 │ │ │ │ + str r6, [r0, #108] @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bics.w r0, r6, #70 @ 0x46 │ │ │ │ - str r4, [r3, #104] @ 0x68 │ │ │ │ + bics.w r0, lr, #70 @ 0x46 │ │ │ │ + str r4, [r4, #104] @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ands.w r0, r0, #70 @ 0x46 │ │ │ │ - str r2, [r7, #100] @ 0x64 │ │ │ │ + ands.w r0, r8, #70 @ 0x46 │ │ │ │ + str r2, [r0, #104] @ 0x68 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vmla.i32 d16, d14, d6[0] │ │ │ │ - str r2, [r3, #100] @ 0x64 │ │ │ │ + vext.8 q8, q3, q3, #0 │ │ │ │ + str r2, [r4, #100] @ 0x64 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - vmla.i16 d16, d2, d6[0] │ │ │ │ - str r4, [r7, #84] @ 0x54 │ │ │ │ + vmla.i16 d16, d10, d6[0] │ │ │ │ + str r4, [r0, #88] @ 0x58 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp 0, 15, cr0, cr4, cr6, {2} │ │ │ │ - str r0, [r2, #84] @ 0x54 │ │ │ │ + cdp 0, 15, cr0, cr12, cr6, {2} │ │ │ │ + str r0, [r3, #84] @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cdp 0, 12, cr0, cr8, cr6, {2} │ │ │ │ + cdp 0, 13, cr0, cr0, cr6, {2} │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [pc, #432] @ (37f718 ) │ │ │ │ mov.w r1, #764 @ 0x2fc │ │ │ │ mov r4, fp │ │ │ │ add r0, pc │ │ │ │ mov r6, sl │ │ │ │ adds r0, #12 │ │ │ │ @@ -1034038,35 +1034038,35 @@ │ │ │ │ vmov.f64 d8, d0 │ │ │ │ blx 12874 │ │ │ │ movs r3, #1 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ str r3, [r6, #32] │ │ │ │ b.w 37e81a │ │ │ │ nop │ │ │ │ - str r2, [r4, #60] @ 0x3c │ │ │ │ + str r2, [r5, #60] @ 0x3c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldcl 0, cr0, [r8, #-280] @ 0xfffffee8 │ │ │ │ - str r2, [r1, #56] @ 0x38 │ │ │ │ + stcl 0, cr0, [r0, #-280]! @ 0xfffffee8 │ │ │ │ + str r2, [r2, #56] @ 0x38 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc 0, cr0, [r2, #-280] @ 0xfffffee8 │ │ │ │ - str r4, [r6, #48] @ 0x30 │ │ │ │ + stc 0, cr0, [sl, #-280] @ 0xfffffee8 │ │ │ │ + str r4, [r7, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc 0, cr0, [ip], #280 @ 0x118 │ │ │ │ - str r0, [r0, #48] @ 0x30 │ │ │ │ + ldc 0, cr0, [r4], #280 @ 0x118 │ │ │ │ + str r0, [r1, #48] @ 0x30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldcl 0, cr0, [r8], #-280 @ 0xfffffee8 │ │ │ │ - str r4, [r7, #40] @ 0x28 │ │ │ │ + stc 0, cr0, [r0], {70} @ 0x46 │ │ │ │ + str r4, [r0, #44] @ 0x2c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldc 0, cr0, [r4], #-280 @ 0xfffffee8 │ │ │ │ - str r6, [r1, #40] @ 0x28 │ │ │ │ + ldc 0, cr0, [ip], #-280 @ 0xfffffee8 │ │ │ │ + str r6, [r2, #40] @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stc 0, cr0, [r6], {70} @ 0x46 │ │ │ │ - str r0, [r3, #64] @ 0x40 │ │ │ │ + stc 0, cr0, [lr], {70} @ 0x46 │ │ │ │ + str r0, [r4, #64] @ 0x40 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r4, [r0, #64] @ 0x40 │ │ │ │ + str r4, [r1, #64] @ 0x40 │ │ │ │ lsls r2, r1, #1 │ │ │ │ │ │ │ │ 0037f750 : │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1034466,54 +1034466,54 @@ │ │ │ │ vmov.f64 d8, d7 │ │ │ │ b.n 37f91a │ │ │ │ nop │ │ │ │ ... │ │ │ │ @ instruction: 0xf2880051 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [r4, #20] │ │ │ │ + str r0, [r5, #20] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xeadc0046 │ │ │ │ + @ instruction: 0xeae40046 │ │ │ │ @ instruction: 0xf1e20051 │ │ │ │ - str r3, [sp, #560] @ 0x230 │ │ │ │ + str r3, [sp, #592] @ 0x250 │ │ │ │ lsls r5, r1, #1 │ │ │ │ - str r6, [r0, #8] │ │ │ │ + str r6, [r1, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrd r0, r0, [lr, #280]! @ 0x118 │ │ │ │ - cmp r1, #132 @ 0x84 │ │ │ │ + and.w r0, r6, r6, lsl #1 │ │ │ │ + cmp r1, #140 @ 0x8c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r7, r7] │ │ │ │ + str r0, [r0, #0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrd r0, r0, [r6, #-280]! @ 0x118 │ │ │ │ - ldrsh r2, [r5, r6] │ │ │ │ + ldrd r0, r0, [lr, #-280]! @ 0x118 │ │ │ │ + ldrsh r2, [r6, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmdb r2!, {r1, r2, r6} │ │ │ │ - ldrsh r4, [r6, r4] │ │ │ │ + stmdb sl!, {r1, r2, r6} │ │ │ │ + ldrsh r4, [r7, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia.w ip!, {r1, r2, r6} │ │ │ │ - ldrsh r2, [r6, r3] │ │ │ │ + ldmia.w r4!, {r1, r2, r6} │ │ │ │ + ldrsh r2, [r7, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strd r0, r0, [sl], #-280 @ 0x118 │ │ │ │ - str r4, [r4, #24] │ │ │ │ + ldrd r0, r0, [r2], #-280 @ 0x118 │ │ │ │ + str r4, [r5, #24] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r0, [r4, r2] │ │ │ │ + ldrsh r0, [r5, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r6, [r7, #12] │ │ │ │ + str r6, [r0, #16] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r4, [r4, r1] │ │ │ │ + ldrsh r4, [r5, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r6, #12] │ │ │ │ + str r2, [r7, #12] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r6, [r7, r0] │ │ │ │ + ldrsh r6, [r0, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r0, [r3, #8] │ │ │ │ + str r0, [r4, #8] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37faf4 │ │ │ │ + b.n 37fb04 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [sp, #920] @ 0x398 │ │ │ │ + ldr r2, [sp, #952] @ 0x3b8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r3, [pc, #556] @ (37fe38 ) │ │ │ │ movw r1, #1137 @ 0x471 │ │ │ │ add r3, pc │ │ │ │ adds r3, #12 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ mov r0, r3 │ │ │ │ @@ -1034720,57 +1034720,57 @@ │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ blx 12874 │ │ │ │ ldr r0, [sp, #72] @ 0x48 │ │ │ │ bl 504708 │ │ │ │ b.n 37fd9e │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ - ldrb r2, [r0, r5] │ │ │ │ + ldrb r2, [r1, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsh r4, [r1, r7] │ │ │ │ + ldrsh r4, [r2, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37fb48 │ │ │ │ + b.n 37fb58 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r2, [r2, r3] │ │ │ │ + ldrb r2, [r3, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37fae0 │ │ │ │ + b.n 37faf0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r4, [r6, r2] │ │ │ │ + ldrb r4, [r7, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37faac │ │ │ │ + b.n 37fabc │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r6, [r2, r2] │ │ │ │ + ldrb r6, [r3, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37fa78 │ │ │ │ + b.n 37fa88 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r1, [sp, #512] @ 0x200 │ │ │ │ + ldr r1, [sp, #544] @ 0x220 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrb r2, [r4, r1] │ │ │ │ + ldrb r2, [r5, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37fa1c │ │ │ │ + b.n 37fa2c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r5, #116 @ 0x74 │ │ │ │ + movs r5, #124 @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r5, r0] │ │ │ │ + ldrb r6, [r6, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37f9c0 │ │ │ │ + b.n 37f9d0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r4, [r0, r7] │ │ │ │ + ldrh r4, [r1, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37f8f4 │ │ │ │ + b.n 37f904 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r0, [r3, r6] │ │ │ │ + ldrh r0, [r4, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37f8a4 │ │ │ │ + b.n 37f8b4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrh r4, [r4, r5] │ │ │ │ + ldrh r4, [r5, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 37f844 │ │ │ │ + b.n 37f854 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh r6, [r2, r1] │ │ │ │ + ldrsh r6, [r3, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ │ │ │ │ 0037fe90 : │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ @@ -1035057,57 +1035057,57 @@ │ │ │ │ b.n 37ff28 │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ adcs.w r0, r0, r1, lsr #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xeb2e0051 │ │ │ │ - ldrh r6, [r7, r0] │ │ │ │ + ldrh r6, [r0, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r2, [r1, r7] │ │ │ │ + ldrb r2, [r2, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r3, r0] │ │ │ │ + ldrh r6, [r4, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrb r6, [r6, r5] │ │ │ │ + ldrb r6, [r7, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r0!, {r2, r6} │ │ │ │ + stmia r0!, {r2, r3, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 38087c │ │ │ │ + b.n 38088c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [r3, r5] │ │ │ │ + ldr r6, [r4, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 38073c │ │ │ │ + b.n 38074c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r4, [r7, r2] │ │ │ │ + ldr r4, [r0, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 380600 │ │ │ │ + b.n 380610 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [r3, r2] │ │ │ │ + ldr r6, [r4, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3805cc │ │ │ │ + b.n 3805dc │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [r0, r2] │ │ │ │ + ldr r0, [r1, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 380598 │ │ │ │ + b.n 3805a8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [r4, r1] │ │ │ │ + ldr r2, [r5, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 380564 │ │ │ │ + b.n 380574 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r4, [r0, r1] │ │ │ │ + ldr r4, [r1, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 380530 │ │ │ │ + b.n 380540 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [r4, r0] │ │ │ │ + ldr r6, [r5, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3804fc │ │ │ │ + b.n 38050c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [r1, r0] │ │ │ │ + ldr r0, [r2, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - b.n 3804c8 │ │ │ │ + b.n 3804d8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ │ │ │ │ 003801c8 : │ │ │ │ ldr.w r0, [r1, #212] @ 0xd4 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ │ │ │ │ @@ -1035181,21 +1035181,21 @@ │ │ │ │ ble.n 380260 │ │ │ │ movs r0, #2 │ │ │ │ b.n 380218 │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ @ instruction: 0xe8120051 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - bgt.n 38023c │ │ │ │ + bgt.n 38024c │ │ │ │ lsls r1, r1, #1 │ │ │ │ b.n 380244 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrsb r2, [r3, r4] │ │ │ │ + ldrsb r2, [r4, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r3, r3] │ │ │ │ + ldrh r6, [r4, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ │ │ │ │ 00380294 : │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3040] @ 0xbe0 │ │ │ │ @@ -1035299,23 +1035299,23 @@ │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ b.n 3801b8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ b.n 38016c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldrh r2, [r2, r1] │ │ │ │ + ldrh r2, [r3, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ b.n 3800e0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r4, [r1, r7] │ │ │ │ + strb r4, [r2, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r0, [r3, r7] │ │ │ │ + ldr r0, [r4, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbnz r6, 380440 │ │ │ │ + cbnz r6, 380442 │ │ │ │ lsls r6, r0, #1 │ │ │ │ │ │ │ │ 003803c4 : │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3040] @ 0xbe0 │ │ │ │ @@ -1035419,23 +1035419,23 @@ │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ b.n 380088 │ │ │ │ lsls r1, r2, #1 │ │ │ │ b.n 38003c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r2, [r4, r4] │ │ │ │ + ldr r2, [r5, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ b.n 37ffb0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strb r4, [r3, r2] │ │ │ │ + strb r4, [r4, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r4, [r3, r3] │ │ │ │ + ldr r4, [r4, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - revsh r6, r0 │ │ │ │ + revsh r6, r1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ │ │ │ │ 003804f4 : │ │ │ │ ldr r1, [r0, #36] @ 0x24 │ │ │ │ cmp r1, #1 │ │ │ │ beq.n 3804fe │ │ │ │ movs r0, #0 │ │ │ │ @@ -1035896,79 +1035896,79 @@ │ │ │ │ ... │ │ │ │ b.n 380308 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ b.n 3802d0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r0, [r7, r6] │ │ │ │ + strh r0, [r0, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ble.n 380a20 │ │ │ │ + ble.n 380a30 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r0, [r3, r3] │ │ │ │ + strh r0, [r4, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bgt.n 380a64 │ │ │ │ + bgt.n 380a74 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r0, [r6, r2] │ │ │ │ + strh r0, [r7, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bgt.n 380a1c │ │ │ │ + bgt.n 380a2c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ssat r0, #10, r4, lsl #1 │ │ │ │ - strh r6, [r2, r0] │ │ │ │ + ssat r0, #10, ip, lsl #1 │ │ │ │ + strh r6, [r3, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - blt.n 3808f4 │ │ │ │ + blt.n 380904 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r0, [r2, r7] │ │ │ │ + str r0, [r3, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - blt.n 380a70 │ │ │ │ + blt.n 380a80 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r4, [r4, r6] │ │ │ │ + str r4, [r5, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsb r6, [r1, r0] │ │ │ │ + ldrsb r6, [r2, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb7cc │ │ │ │ + @ instruction: 0xb7d4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 3809ec │ │ │ │ + blt.n 3809fc │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r0, [r5, r5] │ │ │ │ + str r0, [r6, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrsb r6, [r0, r0] │ │ │ │ + ldrsb r6, [r1, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r2, [r1, r5] │ │ │ │ + str r2, [r2, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bge.n 380984 │ │ │ │ + bge.n 380994 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf1f40049 │ │ │ │ - str r6, [r0, r4] │ │ │ │ + @ instruction: 0xf1fc0049 │ │ │ │ + str r6, [r1, r4] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bge.n 380b08 │ │ │ │ + bge.n 380918 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [r0, r3] │ │ │ │ + str r6, [r1, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bge.n 380a90 │ │ │ │ + bge.n 380aa0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [r2, r2] │ │ │ │ + str r6, [r3, r2] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bge.n 380a38 │ │ │ │ + bge.n 380a48 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r6, [r1, r1] │ │ │ │ + str r6, [r2, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bls.n 3809b0 │ │ │ │ + bls.n 3809c0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r4, [r4, r0] │ │ │ │ + str r4, [r5, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bls.n 380964 │ │ │ │ + bls.n 380974 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r7, [pc, #976] @ (380e00 ) │ │ │ │ + ldr r7, [pc, #1008] @ (380e20 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bls.n 380b0c │ │ │ │ + bls.n 380b1c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r7, [pc, #808] @ (380d60 ) │ │ │ │ + ldr r7, [pc, #840] @ (380d80 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bls.n 380ac0 │ │ │ │ + bls.n 380ad0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r6 │ │ │ │ bl 55bf68 │ │ │ │ cmp r0, #1 │ │ │ │ beq.w 380648 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ @@ -1035979,17 +1035979,17 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #16] @ (380a6c ) │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ b.n 3807de │ │ │ │ - ldr r6, [pc, #1016] @ (380e64 ) │ │ │ │ + ldr r7, [pc, #24] @ (380a84 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bhi.n 380b5c │ │ │ │ + bhi.n 380b6c │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3024] @ 0xbd0 │ │ │ │ subw sp, sp, #1052 @ 0x41c │ │ │ │ ldr r2, [pc, #444] @ (380c40 ) │ │ │ │ @@ -1036164,74 +1036164,74 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #132] @ (380cb8 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 380ace │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ - strb r0, [r0, r0] │ │ │ │ + strb r0, [r1, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ svc 104 @ 0x68 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - strh r4, [r0, r7] │ │ │ │ + strh r4, [r1, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r2, r7] │ │ │ │ + strh r2, [r3, r7] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [pc, #592] @ (380ea8 ) │ │ │ │ + ldr r6, [pc, #624] @ (380ec8 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bhi.n 380c74 │ │ │ │ + bhi.n 380c84 │ │ │ │ lsls r6, r0, #1 │ │ │ │ svc 38 @ 0x26 │ │ │ │ lsls r1, r2, #1 │ │ │ │ lsls r7, r7, #6 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [pc, #272] @ (380d78 ) │ │ │ │ + ldr r6, [pc, #304] @ (380d98 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvc.n 380be4 │ │ │ │ + bvc.n 380bf4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmia r5!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ - vrsra.u32 , q0, #1 │ │ │ │ + vrsra.u32 , q4, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #984] @ (381050 ) │ │ │ │ + ldr r5, [pc, #1016] @ (381070 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #1000] @ (381064 ) │ │ │ │ + ldr r6, [pc, #8] @ (380c84 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvc.n 380d64 │ │ │ │ + bvc.n 380d74 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r5, [pc, #896] @ (381004 ) │ │ │ │ + ldr r5, [pc, #928] @ (381024 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvc.n 380d38 │ │ │ │ + bvc.n 380d48 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r2, [r2, r5] │ │ │ │ + strh r2, [r3, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r7, [pc, #288] @ (380db0 ) │ │ │ │ + ldr r7, [pc, #320] @ (380dd0 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r3, [sp, #600] @ 0x258 │ │ │ │ + ldr r3, [sp, #632] @ 0x278 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - strh r4, [r5, r5] │ │ │ │ + strh r4, [r6, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [pc, #296] @ (380dc4 ) │ │ │ │ + ldr r6, [pc, #328] @ (380de4 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #536] @ (380eb8 ) │ │ │ │ + ldr r5, [pc, #568] @ (380ed8 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvs.n 380ca0 │ │ │ │ + bvc.n 380cb0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r5, [pc, #432] @ (380e58 ) │ │ │ │ + ldr r5, [pc, #464] @ (380e78 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvs.n 380c74 │ │ │ │ + bvs.n 380c84 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r2, [r6, r5] │ │ │ │ + strh r2, [r7, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r6, r5] │ │ │ │ + strh r0, [r7, r5] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r5, [pc, #160] @ (380d58 ) │ │ │ │ + ldr r5, [pc, #192] @ (380d78 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bvs.n 380bfc │ │ │ │ + bvs.n 380c0c │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 380a70 │ │ │ │ @@ -1036252,17 +1036252,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldr r4, [pc, #432] @ (380eb4 ) │ │ │ │ + ldr r4, [pc, #464] @ (380ed4 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bpl.n 380cd0 │ │ │ │ + bpl.n 380ce0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ movs r2, #4 │ │ │ │ movs r0, #1 │ │ │ │ str r2, [r3, #0] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ @@ -1036311,17 +1036311,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - strh r0, [r5, r1] │ │ │ │ + strh r0, [r6, r1] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bpl.n 380e40 │ │ │ │ + bpl.n 380e50 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (380e04 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1036362,15 +1036362,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ bgt.n 380e9c │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strh r6, [r4, r0] │ │ │ │ + strh r6, [r5, r0] │ │ │ │ lsls r2, r1, #1 │ │ │ │ bgt.n 380e34 │ │ │ │ lsls r1, r2, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ @@ -1036409,15 +1036409,15 @@ │ │ │ │ pop {r4, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ blt.n 380e18 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [r5, r6] │ │ │ │ + str r4, [r6, r6] │ │ │ │ lsls r2, r1, #1 │ │ │ │ blt.n 380dc0 │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1036784,41 +1036784,41 @@ │ │ │ │ add r7, pc, #120 @ (adr r7, 381314 ) │ │ │ │ ldr r0, [pc, #928] @ (38163c ) │ │ │ │ vpmin.f32 , q15, │ │ │ │ blt.n 381340 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [r2, r3] │ │ │ │ + str r0, [r3, r3] │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bcc.n 381228 │ │ │ │ + bcc.n 381238 │ │ │ │ lsls r6, r0, #1 │ │ │ │ bge.n 381260 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r6, [pc, #752] @ (3815a8 ) │ │ │ │ + ldr r6, [pc, #784] @ (3815c8 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldr r6, [pc, #256] @ (3813bc ) │ │ │ │ + ldr r6, [pc, #288] @ (3813dc ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 381318 │ │ │ │ + bne.n 381328 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [pc, #152] @ (38135c ) │ │ │ │ + ldr r6, [pc, #184] @ (38137c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - bne.n 3812ec │ │ │ │ + bne.n 3812fc │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r6, [pc, #48] @ (3812fc ) │ │ │ │ + ldr r6, [pc, #80] @ (38131c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - beq.n 3812c0 │ │ │ │ + bne.n 3812d0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r5, [pc, #960] @ (381694 ) │ │ │ │ + ldr r5, [pc, #992] @ (3816b4 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - beq.n 381290 │ │ │ │ + beq.n 3812a0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r5, [pc, #472] @ (3814b4 ) │ │ │ │ + ldr r5, [pc, #504] @ (3814d4 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - beq.n 3813a4 │ │ │ │ + beq.n 3813b4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldrd r5, r8, [sp, #48] @ 0x30 │ │ │ │ ldr r6, [sp, #64] @ 0x40 │ │ │ │ ldr r4, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ ldr r2, [r3, #0] │ │ │ │ @@ -1037080,53 +1037080,53 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 380f1e │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r0, #0] │ │ │ │ lsrs r3, r0 │ │ │ │ - ldr r3, [pc, #600] @ (3817fc ) │ │ │ │ + ldr r3, [pc, #632] @ (38181c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r6!, {r1, r7} │ │ │ │ + ldmia r6!, {r1, r3, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r3, [pc, #424] @ (381754 ) │ │ │ │ + ldr r3, [pc, #456] @ (381774 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r6, {r1, r2, r4, r6} │ │ │ │ + ldmia r6, {r1, r2, r3, r4, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r3, [pc, #312] @ (3816ec ) │ │ │ │ + ldr r3, [pc, #344] @ (38170c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r6!, {r1, r3, r4, r5} │ │ │ │ + ldmia r6, {r1, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r3, [pc, #184] @ (381674 ) │ │ │ │ + ldr r3, [pc, #216] @ (381694 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r6!, {r1, r3, r4} │ │ │ │ + ldmia r6!, {r1, r5} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r3, [pc, #72] @ (38160c ) │ │ │ │ + ldr r3, [pc, #104] @ (38162c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r6!, {r1, r2} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #984] @ (3819a4 ) │ │ │ │ + ldr r2, [pc, #1016] @ (3819c4 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r5, {r1, r5, r6, r7} │ │ │ │ + ldmia r5, {r1, r3, r5, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #872] @ (38193c ) │ │ │ │ + ldr r2, [pc, #904] @ (38195c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r5!, {r1, r2, r6, r7} │ │ │ │ + ldmia r5!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #760] @ (3818d4 ) │ │ │ │ + ldr r2, [pc, #792] @ (3818f4 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r5, {r1, r3, r5, r7} │ │ │ │ + ldmia r5, {r1, r4, r5, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #584] @ (38182c ) │ │ │ │ + ldr r2, [pc, #616] @ (38184c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r5, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r5!, {r1, r2, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [pc, #368] @ (38175c ) │ │ │ │ + ldr r2, [pc, #400] @ (38177c ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r5!, {r3, r6} │ │ │ │ + ldmia r5!, {r4, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2816] @ 0xb00 │ │ │ │ subw sp, sp, #1220 @ 0x4c4 │ │ │ │ @@ -1037361,17 +1037361,17 @@ │ │ │ │ b.n 381868 │ │ │ │ nop │ │ │ │ ... │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ bcc.n 38187c │ │ │ │ lsls r1, r2, #1 │ │ │ │ - ldr r1, [pc, #344] @ (381a24 ) │ │ │ │ + ldr r1, [pc, #376] @ (381a44 ) │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r4!, {r1, r6} │ │ │ │ + ldmia r4!, {r1, r3, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ bcc.n 38198c │ │ │ │ lsls r1, r2, #1 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ ldr r6, [sp, #124] @ 0x7c │ │ │ │ ldr r3, [r3, #80] @ 0x50 │ │ │ │ add.w r8, sp, #176 @ 0xb0 │ │ │ │ @@ -1037582,35 +1037582,35 @@ │ │ │ │ ldmia r3!, {r1, r4, r7} │ │ │ │ ldr r0, [pc, #508] @ (381cf0 ) │ │ │ │ ldrb r7, [r7, #22] │ │ │ │ subs r7, #77 @ 0x4d │ │ │ │ add r7, pc, #120 @ (adr r7, 381b74 ) │ │ │ │ ldr r0, [pc, #928] @ (381e9c ) │ │ │ │ vpmin.f32 , q15, │ │ │ │ - mov r4, sl │ │ │ │ + mov r4, fp │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp sl, fp │ │ │ │ + cmp sl, ip │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r6, r7} │ │ │ │ + ldmia r0!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r8, r8 │ │ │ │ + cmp r8, r9 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r2, r3, r5, r7} │ │ │ │ + ldmia r0!, {r2, r4, r5, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp lr, r4 │ │ │ │ + cmp lr, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r1, r4, r7} │ │ │ │ + ldmia r0!, {r1, r3, r4, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp sl, r1 │ │ │ │ + cmp sl, r2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r4, r5, r6} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r0, r2 │ │ │ │ + cmp r0, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r7!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r0!, {r2} │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldrd sl, r7, [sp, #68] @ 0x44 │ │ │ │ mov r8, fp │ │ │ │ ldr r5, [sp, #76] @ 0x4c │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ @@ -1037873,53 +1037873,53 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 381698 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r0, #0] │ │ │ │ lsrs r3, r0 │ │ │ │ - muls r2, r1 │ │ │ │ + muls r2, r2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r4, r5} │ │ │ │ + stmia r6!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - orrs r6, r3 │ │ │ │ + orrs r6, r4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r6!, {r1, r3} │ │ │ │ + stmia r6!, {r1, r4} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - orrs r2, r0 │ │ │ │ + orrs r2, r1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + stmia r5!, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmn r2, r4 │ │ │ │ + cmn r2, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r6, r7} │ │ │ │ + stmia r5!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmn r6, r0 │ │ │ │ + cmn r6, r1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r5!, {r1, r4, r5, r7} │ │ │ │ + stmia r5!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r2, r5 │ │ │ │ + cmp r2, r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r4, r7} │ │ │ │ + stmia r5!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r6, r1 │ │ │ │ + cmp r6, r2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r5!, {r1, r3, r4, r5, r6} │ │ │ │ + stmia r5!, {r1, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - negs r2, r6 │ │ │ │ + negs r2, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r4, r6} │ │ │ │ + stmia r5!, {r1, r2, r5, r6} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - negs r6, r0 │ │ │ │ + negs r6, r1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r5!, {r1, r4, r5} │ │ │ │ + stmia r5!, {r1, r3, r4, r5} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - tst r0, r2 │ │ │ │ + tst r0, r3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r4!, {r2, r3, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r2} │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ ldr r4, [pc, #928] @ (3821f0 ) │ │ │ │ @@ -1038225,27 +1038225,27 @@ │ │ │ │ ... │ │ │ │ ldr r0, [r0, #32] │ │ │ │ lsrs r0, r7 │ │ │ │ ldmia r3!, {r2, r5, r7} │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r6, r4 │ │ │ │ + asrs r6, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r4!, {r1, r4} │ │ │ │ + stmia r4!, {r1, r3, r4} │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldmia r3, {r2, r3, r5} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - lsrs r4, r3 │ │ │ │ + lsrs r4, r4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r3!, {r3, r6, r7} │ │ │ │ + stmia r3!, {r4, r6, r7} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r6, #22 │ │ │ │ + subs r6, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - stmia r1!, {r1} │ │ │ │ + stmia r1!, {r1, r3} │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr.w r3, [r6, #180] @ 0xb4 │ │ │ │ cbnz r3, 382222 │ │ │ │ ldr.w r3, [r6, #184] @ 0xb8 │ │ │ │ cmp r3, #0 │ │ │ │ beq.n 382312 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ @@ -1039288,35 +1039288,35 @@ │ │ │ │ b.n 382c10 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ bkpt 0x005e │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #222 @ 0xde │ │ │ │ + adds r3, #230 @ 0xe6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - @ instruction: 0xb6ca │ │ │ │ + @ instruction: 0xb6d2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ pop {r2, r5, r6, r7, pc} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - adds r2, #142 @ 0x8e │ │ │ │ + adds r2, #150 @ 0x96 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r3, r4, r5, r6, lr} │ │ │ │ + push {r1, r7, lr} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - adds r2, #64 @ 0x40 │ │ │ │ + adds r2, #72 @ 0x48 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r2, #118 @ 0x76 │ │ │ │ + adds r2, #126 @ 0x7e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - push {r1, r2, r3, lr} │ │ │ │ + push {r1, r2, r4, lr} │ │ │ │ lsls r6, r0, #1 │ │ │ │ - adds r1, #126 @ 0x7e │ │ │ │ + adds r1, #134 @ 0x86 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, #252 @ 0xfc │ │ │ │ + adds r1, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 382fae │ │ │ │ + cbz r0, 382fb0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ vldr d6, [pc, #808] @ 383260 │ │ │ │ cmp r0, #0 │ │ │ │ ble.w 3830a8 │ │ │ │ movs r6, #0 │ │ │ │ mov r9, r7 │ │ │ │ vmov.f64 d7, d6 │ │ │ │ @@ -1039591,29 +1039591,29 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #44] @ (383284 ) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 382c10 │ │ │ │ ... │ │ │ │ - cmp r7, #78 @ 0x4e │ │ │ │ + cmp r7, #86 @ 0x56 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sxth r2, r7 │ │ │ │ + sxtb r2, r0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r6, #196 @ 0xc4 │ │ │ │ + cmp r6, #204 @ 0xcc │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cbz r0, 3832a4 │ │ │ │ + cbz r0, 3832a6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r5, #200 @ 0xc8 │ │ │ │ + cmp r5, #208 @ 0xd0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - sub sp, #208 @ 0xd0 │ │ │ │ + sub sp, #240 @ 0xf0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r5, #144 @ 0x90 │ │ │ │ + cmp r5, #152 @ 0x98 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add sp, #496 @ 0x1f0 │ │ │ │ + sub sp, #16 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r0, [pc, #184] @ (383344 ) │ │ │ │ movw r1, #3414 @ 0xd56 │ │ │ │ mov r4, r5 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -1039681,33 +1039681,33 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #48] @ (383368 ) │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 382c10 │ │ │ │ nop │ │ │ │ - cmp r5, #76 @ 0x4c │ │ │ │ + cmp r5, #84 @ 0x54 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add sp, #224 @ 0xe0 │ │ │ │ + add sp, #256 @ 0x100 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r5, #24 │ │ │ │ + cmp r5, #32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add sp, #16 │ │ │ │ + add sp, #48 @ 0x30 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r4, #252 @ 0xfc │ │ │ │ + cmp r5, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #928 @ 0x3a0 │ │ │ │ + add r7, sp, #960 @ 0x3c0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r4, #208 @ 0xd0 │ │ │ │ + cmp r4, #216 @ 0xd8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #752 @ 0x2f0 │ │ │ │ + add r7, sp, #784 @ 0x310 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r4, #174 @ 0xae │ │ │ │ + cmp r4, #182 @ 0xb6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r7, sp, #616 @ 0x268 │ │ │ │ + add r7, sp, #648 @ 0x288 │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ mov r4, r1 │ │ │ │ @@ -1039981,21 +1039981,21 @@ │ │ │ │ ... │ │ │ │ cpsid │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ push {r1, r5, r6, r7, lr} │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cmp r3, #100 @ 0x64 │ │ │ │ + cmp r3, #108 @ 0x6c │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r3, #154 @ 0x9a │ │ │ │ + cmp r3, #162 @ 0xa2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r3, #46 @ 0x2e │ │ │ │ + cmp r3, #54 @ 0x36 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, sp, #104 @ 0x68 │ │ │ │ + add r6, sp, #136 @ 0x88 │ │ │ │ lsls r6, r0, #1 │ │ │ │ mov r0, r7 │ │ │ │ bl 52d2c4 │ │ │ │ mov.w r3, #354 @ 0x162 │ │ │ │ str r3, [sp, #0] │ │ │ │ movs r2, #8 │ │ │ │ ldr r3, [pc, #468] @ (383898 ) │ │ │ │ @@ -1040161,29 +1040161,29 @@ │ │ │ │ b.n 38351e │ │ │ │ vmov.f64 d0, d5 │ │ │ │ blx 117d0 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ vabs.f64 d7, d0 │ │ │ │ b.n 3837c6 │ │ │ │ ... │ │ │ │ - cmp r1, #50 @ 0x32 │ │ │ │ + cmp r1, #58 @ 0x3a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - cmp r0, #60 @ 0x3c │ │ │ │ + cmp r0, #68 @ 0x44 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r3, sp, #160 @ 0xa0 │ │ │ │ + add r3, sp, #192 @ 0xc0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cmp r0, #32 │ │ │ │ + cmp r0, #40 @ 0x28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r7, #164 @ 0xa4 │ │ │ │ + movs r7, #172 @ 0xac │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #568 @ 0x238 │ │ │ │ + add r2, sp, #600 @ 0x258 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r7, #136 @ 0x88 │ │ │ │ + movs r7, #144 @ 0x90 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r2, sp, #464 @ 0x1d0 │ │ │ │ + add r2, sp, #496 @ 0x1f0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1040242,17 +1040242,17 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ cbz r0, 383952 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ sub sp, #456 @ 0x1c8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r6, #178 @ 0xb2 │ │ │ │ + movs r6, #186 @ 0xba │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, sp, #632 @ 0x278 │ │ │ │ + add r1, sp, #664 @ 0x298 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #120] @ (3839e0 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1040309,17 +1040309,17 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ sub sp, #40 @ 0x28 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ add sp, #344 @ 0x158 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r6, #22 │ │ │ │ + movs r6, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r1, sp, #8 │ │ │ │ + add r1, sp, #40 @ 0x28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ mov ip, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov r6, r3 │ │ │ │ ldr.w r3, [r3, #216] @ 0xd8 │ │ │ │ mov r5, r1 │ │ │ │ mov fp, r2 │ │ │ │ @@ -1041468,72 +1041468,72 @@ │ │ │ │ add r6, sp, #80 @ 0x50 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ... │ │ │ │ add r6, sp, #144 @ 0x90 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - movs r3, #220 @ 0xdc │ │ │ │ + movs r3, #228 @ 0xe4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r6, pc, #792 @ (adr r6, 384a80 ) │ │ │ │ + add r6, pc, #824 @ (adr r6, 384aa0 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ add r5, sp, #880 @ 0x370 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - movs r3, #66 @ 0x42 │ │ │ │ + movs r3, #74 @ 0x4a │ │ │ │ lsls r2, r1, #1 │ │ │ │ beq.n 3847f2 │ │ │ │ @ instruction: 0xfffffbd7 │ │ │ │ vshr.u32 d29, d11, #1 │ │ │ │ - vsubw.u q9, , d10 │ │ │ │ + vrsra.u64 d18, d2, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ mrrc2 15, 15, pc, sp, cr15 @ │ │ │ │ - movs r3, #64 @ 0x40 │ │ │ │ + movs r3, #72 @ 0x48 │ │ │ │ lsls r2, r1, #1 │ │ │ │ beq.n 38476a │ │ │ │ - vsubl.u q9, d31, d22 │ │ │ │ + vsubl.u q9, d31, d30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #576 @ (adr r5, 3849d4 ) │ │ │ │ + add r5, pc, #608 @ (adr r5, 3849f4 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r2, #138 @ 0x8a │ │ │ │ + movs r2, #146 @ 0x92 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #464 @ (adr r5, 38496c ) │ │ │ │ + add r5, pc, #496 @ (adr r5, 38498c ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r2, #108 @ 0x6c │ │ │ │ + movs r2, #116 @ 0x74 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #344 @ (adr r5, 3848fc ) │ │ │ │ + add r5, pc, #376 @ (adr r5, 38491c ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r2, #66 @ 0x42 │ │ │ │ + movs r2, #74 @ 0x4a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r5, pc, #176 @ (adr r5, 38485c ) │ │ │ │ + add r5, pc, #208 @ (adr r5, 38487c ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r2, #202 @ 0xca │ │ │ │ + movs r2, #210 @ 0xd2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r1, #204 @ 0xcc │ │ │ │ + movs r1, #212 @ 0xd4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #728 @ (adr r4, 384a90 ) │ │ │ │ + add r4, pc, #760 @ (adr r4, 384ab0 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r1, #174 @ 0xae │ │ │ │ + movs r1, #182 @ 0xb6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #608 @ (adr r4, 384a20 ) │ │ │ │ + add r4, pc, #640 @ (adr r4, 384a40 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r1, #144 @ 0x90 │ │ │ │ + movs r1, #152 @ 0x98 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #488 @ (adr r4, 3849b0 ) │ │ │ │ + add r4, pc, #520 @ (adr r4, 3849d0 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r1, #114 @ 0x72 │ │ │ │ + movs r1, #122 @ 0x7a │ │ │ │ lsls r2, r1, #1 │ │ │ │ - add r4, pc, #368 @ (adr r4, 384940 ) │ │ │ │ + add r4, pc, #400 @ (adr r4, 384960 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r1, #104 @ 0x68 │ │ │ │ + movs r1, #112 @ 0x70 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - movs r0, #102 @ 0x66 │ │ │ │ + movs r0, #110 @ 0x6e │ │ │ │ lsls r2, r1, #1 │ │ │ │ - subs r4, r3, r5 │ │ │ │ + subs r4, r4, r5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - adds r0, r5, r7 │ │ │ │ + adds r0, r6, r7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r6, [sp, #80] @ 0x50 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ bl 52bae4 │ │ │ │ vldr d7, [r4, #8] │ │ │ │ mov r1, r4 │ │ │ │ @@ -1041819,23 +1041819,23 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ add r6, sp, #80 @ 0x50 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ... │ │ │ │ - adds r6, r3, r0 │ │ │ │ + adds r6, r4, r0 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r0, r7, #27 │ │ │ │ + asrs r0, r0, #28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r3, #22 │ │ │ │ + asrs r2, r4, #22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r3, #22 │ │ │ │ + asrs r6, r4, #22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r3, #22 │ │ │ │ + asrs r4, r4, #22 │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ ldr r0, [r3, #0] │ │ │ │ adds r7, #1 │ │ │ │ cmp r7, r0 │ │ │ │ bge.w 385428 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ @@ -1042108,17 +1042108,17 @@ │ │ │ │ bl 536724 │ │ │ │ str r0, [sp, #136] @ 0x88 │ │ │ │ b.w 384210 │ │ │ │ ... │ │ │ │ strh r3, [r5, #56] @ 0x38 │ │ │ │ bls.n 384efa │ │ │ │ @ instruction: 0xf7ce3fef │ │ │ │ - asrs r2, r6, #9 │ │ │ │ + asrs r2, r7, #9 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - str r5, [sp, #376] @ 0x178 │ │ │ │ + str r5, [sp, #408] @ 0x198 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ mov r0, r8 │ │ │ │ ldr r2, [sp, #148] @ 0x94 │ │ │ │ add.w r6, r2, r3, lsl #3 │ │ │ │ bl 548b4c │ │ │ │ mov r0, r8 │ │ │ │ @@ -1042386,21 +1042386,21 @@ │ │ │ │ str r3, [sp, #112] @ 0x70 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ add.w r3, r3, #1392 @ 0x570 │ │ │ │ vldr d7, [r3] │ │ │ │ b.n 385126 │ │ │ │ ... │ │ │ │ - asrs r6, r2, #4 │ │ │ │ + asrs r6, r3, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r2, r2, #4 │ │ │ │ + asrs r2, r3, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r4, r6, #3 │ │ │ │ + asrs r4, r7, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - asrs r6, r3, #2 │ │ │ │ + asrs r6, r4, #2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ ldr r6, [sp, #80] @ 0x50 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ bl 52bae4 │ │ │ │ vldr d7, [r4, #16] │ │ │ │ mov r1, r4 │ │ │ │ @@ -1042709,43 +1042709,43 @@ │ │ │ │ b.n 3851a8 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ add r6, sp, #80 @ 0x50 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - movs r0, #126 @ 0x7e │ │ │ │ + movs r0, #134 @ 0x86 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r4, r3, #13 │ │ │ │ + lsrs r4, r4, #13 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r1, #50] @ 0x32 │ │ │ │ + ldrh r0, [r2, #50] @ 0x32 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r0, r3, #11 │ │ │ │ + lsrs r0, r4, #11 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r0, #46] @ 0x2e │ │ │ │ + ldrh r4, [r1, #46] @ 0x2e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r4, r7, #10 │ │ │ │ + lsrs r4, r0, #11 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r5, #44] @ 0x2c │ │ │ │ + ldrh r0, [r6, #44] @ 0x2c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r0, r1, #10 │ │ │ │ + lsrs r0, r2, #10 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r6, #42] @ 0x2a │ │ │ │ + ldrh r4, [r7, #42] @ 0x2a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r4, r5, #9 │ │ │ │ + lsrs r4, r6, #9 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r3, #42] @ 0x2a │ │ │ │ + ldrh r0, [r4, #42] @ 0x2a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r0, r6, #8 │ │ │ │ + lsrs r0, r7, #8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r3, #40] @ 0x28 │ │ │ │ + ldrh r4, [r4, #40] @ 0x28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r4, r2, #8 │ │ │ │ + lsrs r4, r3, #8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r0, #40] @ 0x28 │ │ │ │ + ldrh r0, [r1, #40] @ 0x28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r2, [pc, #984] @ (385a10 ) │ │ │ │ add.w r1, r4, #28 │ │ │ │ strd r3, r3, [sp, #20] │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ strd r3, r3, [sp, #12] │ │ │ │ add r2, pc │ │ │ │ @@ -1043088,95 +1043088,95 @@ │ │ │ │ b.n 385ac4 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ add r6, sp, #80 @ 0x50 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ - subs r2, r2, #2 │ │ │ │ + subs r2, r3, #2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r7, #5 │ │ │ │ + lsrs r0, r0, #6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r4, #34] @ 0x22 │ │ │ │ + ldrh r4, [r5, #34] @ 0x22 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r4, r3, #5 │ │ │ │ + lsrs r4, r4, #5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r1, #34] @ 0x22 │ │ │ │ + ldrh r0, [r2, #34] @ 0x22 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r0, r5, #8 │ │ │ │ + lsrs r0, r6, #8 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r6, r5, #3 │ │ │ │ + lsrs r6, r6, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r3, #30] │ │ │ │ + ldrh r2, [r4, #30] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r2, r0, #7 │ │ │ │ + lsrs r2, r1, #7 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r4, r0, #2 │ │ │ │ + lsrs r4, r1, #2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r6, #26] │ │ │ │ + ldrh r0, [r7, #26] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r0, r5, #1 │ │ │ │ + lsrs r0, r6, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r2, #26] │ │ │ │ + ldrh r4, [r3, #26] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsrs r4, r2, #5 │ │ │ │ + lsrs r4, r3, #5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsrs r2, r3, #32 │ │ │ │ + lsrs r2, r4, #32 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r0, #24] │ │ │ │ + ldrh r6, [r1, #24] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r7, #30 │ │ │ │ + lsls r2, r0, #31 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r4, #20] │ │ │ │ + ldrh r6, [r5, #20] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r3, #30 │ │ │ │ + lsls r6, r4, #30 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r1, #20] │ │ │ │ + ldrh r2, [r2, #20] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r6, #29 │ │ │ │ + lsls r2, r7, #29 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r3, #18] │ │ │ │ + ldrh r6, [r4, #18] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r2, #29 │ │ │ │ + lsls r6, r3, #29 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r0, #18] │ │ │ │ + ldrh r2, [r1, #18] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r7, #28 │ │ │ │ + lsls r2, r0, #29 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r4, #16] │ │ │ │ + ldrh r6, [r5, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r3, #28 │ │ │ │ + lsls r6, r4, #28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r1, #16] │ │ │ │ + ldrh r2, [r2, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r0, #28 │ │ │ │ + lsls r2, r1, #28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r6, [r5, #14] │ │ │ │ + ldrh r6, [r6, #14] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r4, #27 │ │ │ │ + lsls r6, r5, #27 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r2, [r2, #14] │ │ │ │ + ldrh r2, [r3, #14] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r7, #26 │ │ │ │ + lsls r2, r0, #27 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r4, #12] │ │ │ │ + ldrh r4, [r5, #12] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r4, r2, #26 │ │ │ │ + lsls r4, r3, #26 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r0, [r0, #12] │ │ │ │ + ldrh r0, [r1, #12] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r0, r7, #25 │ │ │ │ + lsls r0, r0, #26 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - ldrh r4, [r4, #10] │ │ │ │ + ldrh r4, [r5, #10] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r5, #25 │ │ │ │ + lsls r2, r6, #25 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r6, r3, #28 │ │ │ │ + lsls r6, r4, #28 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - lsls r4, r5, #27 │ │ │ │ + lsls r4, r6, #27 │ │ │ │ lsls r2, r1, #1 │ │ │ │ subs r3, #1 │ │ │ │ cmp r3, #1 │ │ │ │ bls.w 385cac │ │ │ │ adds r7, #1 │ │ │ │ cmp r7, r2 │ │ │ │ bge.w 386046 │ │ │ │ @@ -1043561,41 +1043561,41 @@ │ │ │ │ ldr r0, [pc, #76] @ (385f84 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 385eb2 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - lsls r0, r7, #5 │ │ │ │ + lsls r0, r0, #6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r4, #34] @ 0x22 │ │ │ │ + strh r4, [r5, #34] @ 0x22 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r7, #4 │ │ │ │ + lsls r6, r0, #5 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r5, #32] │ │ │ │ + strh r0, [r6, #32] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r3, #4 │ │ │ │ + lsls r6, r4, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r1, #32] │ │ │ │ + strh r0, [r2, #32] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r0, #4 │ │ │ │ + lsls r2, r1, #4 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r5, #30] │ │ │ │ + strh r4, [r6, #30] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r4, #3 │ │ │ │ + lsls r6, r5, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r2, #30] │ │ │ │ + strh r0, [r3, #30] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r2, r1, #3 │ │ │ │ + lsls r2, r2, #3 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r6, #28] │ │ │ │ + strh r4, [r7, #28] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - lsls r6, r5, #2 │ │ │ │ + lsls r6, r6, #2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r0, [r3, #28] │ │ │ │ + strh r0, [r4, #28] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr.w r0, [pc, #1468] @ 386548 │ │ │ │ movw r1, #1132 @ 0x46c │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr.w r0, [pc, #1456] @ 38654c │ │ │ │ @@ -1044100,60 +1044100,60 @@ │ │ │ │ bcs.n 386520 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 386528 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ sevl │ │ │ │ - lsls r4, r1, #1 │ │ │ │ + lsls r4, r2, #1 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r6, #24] │ │ │ │ + strh r4, [r7, #24] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r4, r5 │ │ │ │ + movs r4, r6 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r4, [r2, #24] │ │ │ │ + strh r4, [r3, #24] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - movs r6, r1 │ │ │ │ + movs r6, r2 │ │ │ │ lsls r2, r1, #1 │ │ │ │ - strh r6, [r6, #22] │ │ │ │ + strh r6, [r7, #22] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vmla.i32 q8, q7, d9[0] │ │ │ │ - strh r6, [r2, #22] │ │ │ │ + vmla.i q8, q3, d9[0] │ │ │ │ + strh r6, [r3, #22] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vmla.i q8, q7, d1[2] │ │ │ │ - strh r6, [r6, #20] │ │ │ │ + vmla.i16 q8, q3, d1[1] │ │ │ │ + strh r6, [r7, #20] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vmla.i32 q0, q7, d9[0] │ │ │ │ - strh r6, [r2, #20] │ │ │ │ + vmla.i q0, q3, d9[0] │ │ │ │ + strh r6, [r3, #20] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - asrs r0, r0, #11 │ │ │ │ + asrs r0, r1, #11 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldc2 0, cr0, [r2, #292] @ 0x124 │ │ │ │ - strh r6, [r7, #2] │ │ │ │ + ldc2 0, cr0, [sl, #292] @ 0x124 │ │ │ │ + strh r6, [r0, #4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stc2l 0, cr0, [r6, #-292]! @ 0xfffffedc │ │ │ │ - strh r2, [r2, #2] │ │ │ │ + stc2l 0, cr0, [lr, #-292]! @ 0xfffffedc │ │ │ │ + strh r2, [r3, #2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stc2l 0, cr0, [sl, #-292] @ 0xfffffedc │ │ │ │ - strh r6, [r6, #0] │ │ │ │ + ldc2l 0, cr0, [r2, #-292] @ 0xfffffedc │ │ │ │ + strh r6, [r7, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldc2l 0, cr0, [lr, #292] @ 0x124 │ │ │ │ - ldc2l 0, cr0, [r2], #-292 @ 0xfffffedc │ │ │ │ - ldrb r6, [r3, #29] │ │ │ │ + stc2l 0, cr0, [r6, #292]! @ 0x124 │ │ │ │ + ldc2l 0, cr0, [sl], #-292 @ 0xfffffedc │ │ │ │ + ldrb r6, [r4, #29] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - mrrc2 0, 4, r0, r8, cr9 │ │ │ │ - @ instruction: 0xfbcc0049 │ │ │ │ - ldrb r0, [r7, #26] │ │ │ │ + stc2l 0, cr0, [r0], #-292 @ 0xfffffedc │ │ │ │ + @ instruction: 0xfbd40049 │ │ │ │ + ldrb r0, [r0, #27] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - mcrr2 0, 4, r0, r4, cr9 │ │ │ │ - @ instruction: 0xfae80049 │ │ │ │ - ldrb r4, [r2, #23] │ │ │ │ + mcrr2 0, 4, r0, ip, cr9 │ │ │ │ + @ instruction: 0xfaf00049 │ │ │ │ + ldrb r4, [r3, #23] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xfacc0049 │ │ │ │ - ldrb r0, [r7, #22] │ │ │ │ + @ instruction: 0xfad40049 │ │ │ │ + ldrb r0, [r0, #23] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ ldr r1, [r3, #0] │ │ │ │ bl 536a70 │ │ │ │ mov r7, r0 │ │ │ │ cmp r0, #1 │ │ │ │ @@ -1044272,43 +1044272,43 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #88] @ (386754 ) │ │ │ │ mov r1, r7 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 383c14 │ │ │ │ nop │ │ │ │ - @ instruction: 0xfa040049 │ │ │ │ - ldrb r0, [r6, #19] │ │ │ │ + @ instruction: 0xfa0c0049 │ │ │ │ + ldrb r0, [r7, #19] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vld1.8 {d16[2]}, [r6], r9 │ │ │ │ - ldrb r2, [r2, #19] │ │ │ │ + vld1.8 {d16[2]}, [lr], r9 │ │ │ │ + ldrb r2, [r3, #19] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsh.w r0, [r4, #73] @ 0x49 │ │ │ │ - ldrb r0, [r4, #18] │ │ │ │ + ldrsh.w r0, [ip, #73] @ 0x49 │ │ │ │ + ldrb r0, [r5, #18] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrsb.w r0, [r2, #73] @ 0x49 │ │ │ │ - ldrb r4, [r7, #17] │ │ │ │ + ldrsb.w r0, [sl, #73] @ 0x49 │ │ │ │ + ldrb r4, [r0, #18] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr??.w r0, [r8, r9] │ │ │ │ - ldrb r2, [r4, #17] │ │ │ │ + vst1.8 {d0[2]}, [r0], r9 │ │ │ │ + ldrb r2, [r5, #17] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr??.w r0, [lr, r9] │ │ │ │ - ldrb r0, [r1, #17] │ │ │ │ + vld4.16 {d16-d19}, [r6], r9 │ │ │ │ + ldrb r0, [r2, #17] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vst4.16 {d16-d19}, [r2], r9 │ │ │ │ - ldrb r6, [r5, #16] │ │ │ │ + vst4.16 {d16-d19}, [sl], r9 │ │ │ │ + ldrb r6, [r6, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vld4.16 {d0-d3}, [r6], r9 │ │ │ │ - ldrb r2, [r2, #16] │ │ │ │ + vld4.16 {d0-d3}, [lr], r9 │ │ │ │ + ldrb r2, [r3, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vst4.16 {d0-d3}, [sl], r9 │ │ │ │ - ldrb r6, [r6, #15] │ │ │ │ + ldrsb.w r0, [r2, r9] │ │ │ │ + ldrb r6, [r7, #15] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str??.w r0, [ip, #73] @ 0x49 │ │ │ │ - ldrb r0, [r3, #15] │ │ │ │ + ldr??.w r0, [r4, #73] @ 0x49 │ │ │ │ + ldrb r0, [r4, #15] │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3864] @ 0xf18 │ │ │ │ mov r6, r1 │ │ │ │ @@ -1044696,53 +1044696,53 @@ │ │ │ │ subs r7, #195 @ 0xc3 │ │ │ │ strh r2, [r0, #20] │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ strh r4, [r1, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - @ instruction: 0xf7700049 │ │ │ │ - ldrb r0, [r3, #20] │ │ │ │ + @ instruction: 0xf7780049 │ │ │ │ + ldrb r0, [r4, #20] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf7020049 │ │ │ │ - ldrb r6, [r5, #7] │ │ │ │ + @ instruction: 0xf70a0049 │ │ │ │ + ldrb r6, [r6, #7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh.w r0, [lr, r9] │ │ │ │ - ldrh.w r0, [r6, #73] @ 0x49 │ │ │ │ - @ instruction: 0xf6b80049 │ │ │ │ - ldrb r4, [r4, #6] │ │ │ │ + ldrh.w r0, [r6, r9] │ │ │ │ + ldrh.w r0, [lr, #73] @ 0x49 │ │ │ │ + movt r0, #2121 @ 0x849 │ │ │ │ + ldrb r4, [r5, #6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh.w r0, [r4, #73] @ 0x49 │ │ │ │ - @ instruction: 0xf6880049 │ │ │ │ - ldrb r4, [r6, #5] │ │ │ │ + strh.w r0, [ip, #73] @ 0x49 │ │ │ │ + @ instruction: 0xf6900049 │ │ │ │ + ldrb r4, [r7, #5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf65a0049 │ │ │ │ - ldrb r6, [r0, #5] │ │ │ │ + @ instruction: 0xf6620049 │ │ │ │ + ldrb r6, [r1, #5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - adds r3, #130 @ 0x82 │ │ │ │ + adds r3, #138 @ 0x8a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - rsbs r0, ip, #13172736 @ 0xc90000 │ │ │ │ - ldrb r0, [r1, #3] │ │ │ │ + @ instruction: 0xf5e40049 │ │ │ │ + ldrb r0, [r2, #3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - rsb r0, r0, #13172736 @ 0xc90000 │ │ │ │ - ldrb r4, [r5, #2] │ │ │ │ + rsb r0, r8, #13172736 @ 0xc90000 │ │ │ │ + ldrb r4, [r6, #2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf7880049 │ │ │ │ - adcs.w r0, r2, #13172736 @ 0xc90000 │ │ │ │ - ldrb r6, [r7, #0] │ │ │ │ + @ instruction: 0xf7900049 │ │ │ │ + adcs.w r0, sl, #13172736 @ 0xc90000 │ │ │ │ + ldrb r6, [r0, #1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf4f60049 │ │ │ │ - strb r2, [r4, #31] │ │ │ │ + @ instruction: 0xf4fe0049 │ │ │ │ + strb r2, [r5, #31] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strh r4, [r1, #56] @ 0x38 │ │ │ │ + strh r4, [r2, #56] @ 0x38 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - adds r2, #42 @ 0x2a │ │ │ │ + adds r2, #50 @ 0x32 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf4aa0049 │ │ │ │ - strb r6, [r2, #30] │ │ │ │ + @ instruction: 0xf4b20049 │ │ │ │ + strb r6, [r3, #30] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ble.w 3867e6 │ │ │ │ vldr d7, [pc, #640] @ 386e58 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bls.w 386874 │ │ │ │ vmov.f64 d7, #80 @ 0x3e800000 0.250 │ │ │ │ @@ -1044964,31 +1044964,31 @@ │ │ │ │ bl 17f78 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ b.n 3867e8 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #195 @ 0xc3 │ │ │ │ - adds r1, #64 @ 0x40 │ │ │ │ + adds r1, #72 @ 0x48 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r1, [sp, #480] @ 0x1e0 │ │ │ │ + str r1, [sp, #512] @ 0x200 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r4, r8 │ │ │ │ + add r4, r9 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - mvns r0, r5 │ │ │ │ + mvns r0, r6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - mvns r0, r4 │ │ │ │ + mvns r0, r5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - mvns r0, r1 │ │ │ │ + mvns r0, r2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs.w r0, r6, #73 @ 0x49 │ │ │ │ - strb r2, [r4, #18] │ │ │ │ + subs.w r0, lr, #73 @ 0x49 │ │ │ │ + strb r2, [r5, #18] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xf19a0049 │ │ │ │ - strb r6, [r0, #18] │ │ │ │ + sub.w r0, r2, #73 @ 0x49 │ │ │ │ + strb r6, [r1, #18] │ │ │ │ lsls r6, r0, #1 │ │ │ │ add.w r1, sl, #36 @ 0x24 │ │ │ │ mov r0, r6 │ │ │ │ bl 55bf68 │ │ │ │ cmp r0, #1 │ │ │ │ bne.w 38714e │ │ │ │ ldr.w r3, [sl, #12] │ │ │ │ @@ -1045790,125 +1045790,125 @@ │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ b.n 387104 │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ - @ instruction: 0xf0a80049 │ │ │ │ - strb r2, [r2, #14] │ │ │ │ + @ instruction: 0xf0b00049 │ │ │ │ + strb r2, [r3, #14] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - eors.w r0, lr, #73 @ 0x49 │ │ │ │ - vhadd.s q0, q1, │ │ │ │ - strb r4, [r3, #8] │ │ │ │ + @ instruction: 0xf0a60049 │ │ │ │ + vhadd.s q0, q5, │ │ │ │ + strb r4, [r4, #8] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vhadd.s16 q0, q0, │ │ │ │ - strb r2, [r7, #7] │ │ │ │ + vhadd.s16 q0, q4, │ │ │ │ + strb r2, [r0, #8] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cdp 0, 14, cr0, cr14, cr9, {2} │ │ │ │ - strb r0, [r3, #7] │ │ │ │ + cdp 0, 15, cr0, cr6, cr9, {2} │ │ │ │ + strb r0, [r4, #7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cdp 0, 12, cr0, cr14, cr9, {2} │ │ │ │ - strb r0, [r7, #6] │ │ │ │ + cdp 0, 13, cr0, cr6, cr9, {2} │ │ │ │ + strb r0, [r0, #7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cdp 0, 10, cr0, cr10, cr9, {2} │ │ │ │ - strb r4, [r2, #6] │ │ │ │ + cdp 0, 11, cr0, cr2, cr9, {2} │ │ │ │ + strb r4, [r3, #6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cdp 0, 8, cr0, cr4, cr9, {2} │ │ │ │ - strb r6, [r5, #5] │ │ │ │ + cdp 0, 8, cr0, cr12, cr9, {2} │ │ │ │ + strb r6, [r6, #5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cdp 0, 2, cr0, cr6, cr9, {2} │ │ │ │ - strb r0, [r2, #4] │ │ │ │ + cdp 0, 2, cr0, cr14, cr9, {2} │ │ │ │ + strb r0, [r3, #4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bics.w r0, r8, #73 @ 0x49 │ │ │ │ - stcl 0, cr0, [lr, #292]! @ 0x124 │ │ │ │ - strb r0, [r3, #3] │ │ │ │ + orr.w r0, r0, #73 @ 0x49 │ │ │ │ + ldcl 0, cr0, [r6, #292]! @ 0x124 │ │ │ │ + strb r0, [r4, #3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stcl 0, cr0, [ip, #292] @ 0x124 │ │ │ │ - strb r6, [r6, #2] │ │ │ │ + ldcl 0, cr0, [r4, #292] @ 0x124 │ │ │ │ + strb r6, [r7, #2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stc 0, cr0, [r8, #292]! @ 0x124 │ │ │ │ - strb r2, [r2, #2] │ │ │ │ + ldc 0, cr0, [r0, #292]! @ 0x124 │ │ │ │ + strb r2, [r3, #2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vmla.i32 d16, d6, d9[0] │ │ │ │ - stcl 0, cr0, [r0, #-292]! @ 0xfffffedc │ │ │ │ - strb r2, [r1, #1] │ │ │ │ + vmla.i32 d16, d14, d9[0] │ │ │ │ + stcl 0, cr0, [r8, #-292]! @ 0xfffffedc │ │ │ │ + strb r2, [r2, #1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - vext.8 q0, q2, , #0 │ │ │ │ - vext.8 q0, q0, , #0 │ │ │ │ - vext.8 q0, q0, , #0 │ │ │ │ - movs r7, #44 @ 0x2c │ │ │ │ + vext.8 q0, q6, , #0 │ │ │ │ + vext.8 q0, q4, , #0 │ │ │ │ + vext.8 q0, q4, , #0 │ │ │ │ + movs r7, #52 @ 0x34 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stc 0, cr0, [sl], #292 @ 0x124 │ │ │ │ - ldr r4, [r2, #120] @ 0x78 │ │ │ │ + ldc 0, cr0, [r2], #292 @ 0x124 │ │ │ │ + ldr r4, [r3, #120] @ 0x78 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stc 0, cr0, [r8], {73} @ 0x49 │ │ │ │ - ldr r0, [r6, #116] @ 0x74 │ │ │ │ + ldc 0, cr0, [r0], {73} @ 0x49 │ │ │ │ + ldr r0, [r7, #116] @ 0x74 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - mrrc 0, 4, r0, r0, cr9 @ │ │ │ │ - ldr r2, [r7, #112] @ 0x70 │ │ │ │ + mrrc 0, 4, r0, r8, cr9 │ │ │ │ + ldr r2, [r0, #116] @ 0x74 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stc 0, cr0, [ip], #-292 @ 0xfffffedc │ │ │ │ - ldr r6, [r2, #112] @ 0x70 │ │ │ │ + ldc 0, cr0, [r4], #-292 @ 0xfffffedc │ │ │ │ + ldr r6, [r3, #112] @ 0x70 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stc 0, cr0, [sl], {73} @ 0x49 │ │ │ │ - ldr r4, [r6, #108] @ 0x6c │ │ │ │ + ldc 0, cr0, [r2], {73} @ 0x49 │ │ │ │ + ldr r4, [r7, #108] @ 0x6c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xebe80049 │ │ │ │ - ldr r2, [r2, #108] @ 0x6c │ │ │ │ + @ instruction: 0xebf00049 │ │ │ │ + ldr r2, [r3, #108] @ 0x6c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - rsb r0, r6, r9, lsl #1 │ │ │ │ - ldr r0, [r6, #104] @ 0x68 │ │ │ │ + rsb r0, lr, r9, lsl #1 │ │ │ │ + ldr r0, [r7, #104] @ 0x68 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - sub.w r0, r6, r9, lsl #1 │ │ │ │ - ldr r2, [r2, #104] @ 0x68 │ │ │ │ + sub.w r0, lr, r9, lsl #1 │ │ │ │ + ldr r2, [r3, #104] @ 0x68 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stcl 0, cr0, [ip, #292] @ 0x124 │ │ │ │ - sbcs.w r0, r4, r9, lsl #1 │ │ │ │ - ldr r0, [r4, #100] @ 0x64 │ │ │ │ + ldcl 0, cr0, [r4, #292] @ 0x124 │ │ │ │ + sbcs.w r0, ip, r9, lsl #1 │ │ │ │ + ldr r0, [r5, #100] @ 0x64 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r4, #6 │ │ │ │ + subs r4, #14 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xeafa0049 │ │ │ │ - ldr r6, [r4, #92] @ 0x5c │ │ │ │ + add.w r0, r2, r9, lsl #1 │ │ │ │ + ldr r6, [r5, #92] @ 0x5c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - orrs.w r0, r2, r9, lsl #1 │ │ │ │ - ldr r6, [r7, #80] @ 0x50 │ │ │ │ + orrs.w r0, sl, r9, lsl #1 │ │ │ │ + ldr r6, [r0, #84] @ 0x54 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bics.w r0, r6, r9, lsl #1 │ │ │ │ - ldr r2, [r4, #80] @ 0x50 │ │ │ │ + bics.w r0, lr, r9, lsl #1 │ │ │ │ + ldr r2, [r5, #80] @ 0x50 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - and.w r0, r8, r9, lsl #1 │ │ │ │ - ldr r4, [r6, #76] @ 0x4c │ │ │ │ + ands.w r0, r0, r9, lsl #1 │ │ │ │ + ldr r4, [r7, #76] @ 0x4c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strd r0, r0, [r8, #292]! @ 0x124 │ │ │ │ - ldr r4, [r2, #76] @ 0x4c │ │ │ │ + ldrd r0, r0, [r0, #292]! @ 0x124 │ │ │ │ + ldr r4, [r3, #76] @ 0x4c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strd r0, r0, [r8, #292] @ 0x124 │ │ │ │ - ldr r4, [r6, #72] @ 0x48 │ │ │ │ + ldrd r0, r0, [r0, #292] @ 0x124 │ │ │ │ + ldr r4, [r7, #72] @ 0x48 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xe9a80049 │ │ │ │ - ldr r4, [r2, #72] @ 0x48 │ │ │ │ + @ instruction: 0xe9b00049 │ │ │ │ + ldr r4, [r3, #72] @ 0x48 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xe9880049 │ │ │ │ - ldr r4, [r6, #68] @ 0x44 │ │ │ │ + @ instruction: 0xe9900049 │ │ │ │ + ldr r4, [r7, #68] @ 0x44 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - strd r0, r0, [r8, #-292]! @ 0x124 │ │ │ │ - ldr r4, [r2, #68] @ 0x44 │ │ │ │ + ldrd r0, r0, [r0, #-292]! @ 0x124 │ │ │ │ + ldr r4, [r3, #68] @ 0x44 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrd r0, r0, [r2], #292 @ 0x124 │ │ │ │ - stc 0, cr0, [sl], {73} @ 0x49 │ │ │ │ - @ instruction: 0xe8c20049 │ │ │ │ - ldr r6, [r5, #56] @ 0x38 │ │ │ │ + ldrd r0, r0, [sl], #292 @ 0x124 │ │ │ │ + ldc 0, cr0, [r2], {73} @ 0x49 │ │ │ │ + @ instruction: 0xe8ca0049 │ │ │ │ + ldr r6, [r6, #56] @ 0x38 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - sbcs.w r0, r4, r9, lsl #1 │ │ │ │ - subs r2, #2 │ │ │ │ + sbcs.w r0, ip, r9, lsl #1 │ │ │ │ + subs r2, #10 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldrd r0, r0, [lr], #-292 @ 0x124 │ │ │ │ - ldr r2, [r5, #52] @ 0x34 │ │ │ │ + stmia.w r6, {r0, r3, r6} │ │ │ │ + ldr r2, [r6, #52] @ 0x34 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr.w r1, [pc, #1760] @ 387f98 │ │ │ │ mov r0, sl │ │ │ │ add r1, pc │ │ │ │ bl 532dec │ │ │ │ cmp r0, #1 │ │ │ │ beq.w 386d6c │ │ │ │ @@ -1046505,89 +1046505,89 @@ │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #116 @ 0x74 │ │ │ │ add r3, pc, #860 @ (adr r3, 3882e8 ) │ │ │ │ subs r5, #112 @ 0x70 │ │ │ │ bvc.n 387fa4 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ... │ │ │ │ - str r6, [sp, #248] @ 0xf8 │ │ │ │ + str r6, [sp, #280] @ 0x118 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 387db8 │ │ │ │ + b.n 387dc8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r6, #28] │ │ │ │ + ldr r6, [r7, #28] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 387d68 │ │ │ │ + b.n 387d78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r1, #28] │ │ │ │ + ldr r2, [r2, #28] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 387c84 │ │ │ │ + b.n 387c94 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r2, #20] │ │ │ │ + ldr r4, [r3, #20] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 387c14 │ │ │ │ + b.n 387c24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r3, #16] │ │ │ │ + ldr r0, [r4, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 387bdc │ │ │ │ + b.n 387bec │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r7, #12] │ │ │ │ + ldr r0, [r0, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 387b7c │ │ │ │ + b.n 387b8c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r0, #12] │ │ │ │ + ldr r4, [r1, #12] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia.w r6, {r0, r3, r6} │ │ │ │ - b.n 387b1c │ │ │ │ + stmia.w lr, {r0, r3, r6} │ │ │ │ + b.n 387b2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r1, #8] │ │ │ │ + ldr r6, [r2, #8] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 387ad4 │ │ │ │ + b.n 387ae4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia.w r2, {r0, r3, r6} │ │ │ │ - strb r4, [r5, #29] │ │ │ │ + ldmia.w sl, {r0, r3, r6} │ │ │ │ + strb r4, [r6, #29] │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 387a6c │ │ │ │ + b.n 387a7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r5, #0] │ │ │ │ + ldr r4, [r6, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 387a10 │ │ │ │ + b.n 387a20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r7, #124] @ 0x7c │ │ │ │ + ldr r2, [r0, #0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 38792c │ │ │ │ + b.n 38793c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 387f5c │ │ │ │ + b.n 387f6c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3878d8 │ │ │ │ + b.n 3878e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r2, #116] @ 0x74 │ │ │ │ + str r6, [r3, #116] @ 0x74 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 38787c │ │ │ │ + b.n 38788c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r4, #112] @ 0x70 │ │ │ │ + str r4, [r5, #112] @ 0x70 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 387868 │ │ │ │ + b.n 387878 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 388560 │ │ │ │ + b.n 388570 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3884bc │ │ │ │ + b.n 3884cc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r7, #80] @ 0x50 │ │ │ │ + str r6, [r0, #84] @ 0x54 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 38848c │ │ │ │ + b.n 38849c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r4, #80] @ 0x50 │ │ │ │ + str r0, [r5, #80] @ 0x50 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 388454 │ │ │ │ + b.n 388464 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r0, #80] @ 0x50 │ │ │ │ + str r0, [r1, #80] @ 0x50 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 388424 │ │ │ │ + b.n 388434 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r4, #76] @ 0x4c │ │ │ │ + str r4, [r5, #76] @ 0x4c │ │ │ │ lsls r6, r0, #1 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ movw r1, #2360 @ 0x938 │ │ │ │ ldr.w r0, [pc, #1428] @ 3885d0 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -1047115,71 +1047115,71 @@ │ │ │ │ mov r4, r6 │ │ │ │ mov r7, r5 │ │ │ │ mov r6, r3 │ │ │ │ mov r5, r4 │ │ │ │ movs r4, #0 │ │ │ │ b.n 388658 │ │ │ │ ... │ │ │ │ - svc 158 @ 0x9e │ │ │ │ + svc 166 @ 0xa6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r1, #40] @ 0x28 │ │ │ │ + str r0, [r2, #40] @ 0x28 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - svc 124 @ 0x7c │ │ │ │ + svc 132 @ 0x84 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r4, #36] @ 0x24 │ │ │ │ + str r6, [r5, #36] @ 0x24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - b.n 388a38 │ │ │ │ + b.n 388a48 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - svc 80 @ 0x50 │ │ │ │ + svc 88 @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r7, #32] │ │ │ │ + str r2, [r0, #36] @ 0x24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - udf #84 @ 0x54 │ │ │ │ + udf #92 @ 0x5c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r7, #16] │ │ │ │ + str r6, [r0, #20] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - udf #50 @ 0x32 │ │ │ │ + udf #58 @ 0x3a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r3, #16] │ │ │ │ + str r4, [r4, #16] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ble.n 38851c │ │ │ │ + ble.n 38852c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r7, #4] │ │ │ │ + str r2, [r0, #8] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ble.n 3886b8 │ │ │ │ + ble.n 3886c8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r0, #4] │ │ │ │ + str r4, [r1, #4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ble.n 3886a0 │ │ │ │ + ble.n 3886b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bgt.n 388658 │ │ │ │ + bgt.n 388668 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - blt.n 3885c0 │ │ │ │ + blt.n 3885d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r6, [r7, r2] │ │ │ │ + ldrsh r6, [r0, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - blt.n 388580 │ │ │ │ + blt.n 388590 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r3, r2] │ │ │ │ + ldrsh r4, [r4, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - blt.n 38854c │ │ │ │ + blt.n 38855c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r4, [r7, r1] │ │ │ │ + ldrsh r4, [r0, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 388724 │ │ │ │ + bge.n 388534 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r4, r5] │ │ │ │ + ldrb r6, [r5, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 3886ec │ │ │ │ + bge.n 3886fc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r0, r5] │ │ │ │ + ldrb r6, [r1, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 3886b4 │ │ │ │ + bge.n 3886c4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r4, r4] │ │ │ │ + ldrb r6, [r5, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r1, [sp, #148] @ 0x94 │ │ │ │ mov r0, r5 │ │ │ │ add.w r1, r1, r4, lsl #2 │ │ │ │ bl 52b5c4 │ │ │ │ cmp r0, #1 │ │ │ │ bne.w 38877c │ │ │ │ @@ -1047366,59 +1047366,59 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #100] @ (3888b8 ) │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ b.w 3879c4 │ │ │ │ - bls.n 388958 │ │ │ │ + bls.n 388768 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bhi.n 3887fc │ │ │ │ + bhi.n 38880c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r6, r6] │ │ │ │ + ldrh r4, [r7, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 3887cc │ │ │ │ + bhi.n 3887dc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r3, r6] │ │ │ │ + ldrh r0, [r4, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 38879c │ │ │ │ + bhi.n 3887ac │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r7, r5] │ │ │ │ + ldrh r4, [r0, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 38896c │ │ │ │ + bhi.n 38897c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r4, r5] │ │ │ │ + ldrh r0, [r5, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 388938 │ │ │ │ + bhi.n 388948 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r0, r5] │ │ │ │ + ldrh r4, [r1, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 388904 │ │ │ │ + bhi.n 388914 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r4, r4] │ │ │ │ + ldrh r4, [r5, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 3888d0 │ │ │ │ + bhi.n 3888e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r1, r4] │ │ │ │ + ldrh r0, [r2, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bvc.n 38889c │ │ │ │ + bhi.n 3888ac │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r5, r3] │ │ │ │ + ldrh r0, [r6, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bvc.n 388868 │ │ │ │ + bvc.n 388878 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r1, r3] │ │ │ │ + ldrh r4, [r2, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bvc.n 388818 │ │ │ │ + bvc.n 388828 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r4, r2] │ │ │ │ + ldrh r0, [r5, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bvc.n 3887e0 │ │ │ │ + bvc.n 3887f0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r0, r2] │ │ │ │ + ldrh r0, [r1, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4024] @ 0xfb8 │ │ │ │ ldr r2, [pc, #924] @ (388c68 ) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ @@ -1047768,107 +1047768,107 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ str r6, [r4, #16] │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - bvc.n 388c88 │ │ │ │ + bvc.n 388c98 │ │ │ │ lsls r1, r1, #1 │ │ │ │ udf #83 @ 0x53 │ │ │ │ - vtbx.8 d29, {d15-d17}, d16 │ │ │ │ + vtbx.8 d29, {d15-d17}, d24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 388cc0 │ │ │ │ + bge.n 388cd0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsrs r1, r0, #23 │ │ │ │ movs r0, r0 │ │ │ │ - bvs.n 388ba4 │ │ │ │ + bvs.n 388bb4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r7, r5] │ │ │ │ + ldr r2, [r0, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ str r4, [r2, #8] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bvs.n 388d48 │ │ │ │ + bvs.n 388d58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r0, r5] │ │ │ │ + ldr r6, [r1, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ strh r1, [r7, #30] │ │ │ │ vsubw.u q12, , d11 │ │ │ │ - vqshlu.s32 d29, d12, #31 │ │ │ │ + vrsubhn.i d29, , q10 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r1, r4] │ │ │ │ + ldr r0, [r2, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bvs.n 388cb0 │ │ │ │ + bvs.n 388cc0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r5, r3] │ │ │ │ + ldr r6, [r6, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ strh r1, [r4, #24] │ │ │ │ - vtbx.8 d29, {d15-d16}, d28 │ │ │ │ + vqrshrn.u64 d29, q10, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 388c10 │ │ │ │ + bls.n 388c20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bpl.n 388c14 │ │ │ │ + bpl.n 388c24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r2, r2] │ │ │ │ + ldr r6, [r3, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bpl.n 388be8 │ │ │ │ + bpl.n 388bf8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r7, r1] │ │ │ │ + ldr r4, [r0, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 388d98 │ │ │ │ + bls.n 388da8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 388c24 │ │ │ │ + bls.n 388c34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bpl.n 388d68 │ │ │ │ + bpl.n 388d78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r6, r0] │ │ │ │ + ldr r4, [r7, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 388c78 │ │ │ │ + bls.n 388c88 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 388be8 │ │ │ │ + bls.n 388bf8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bpl.n 388cec │ │ │ │ + bpl.n 388cfc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r6, [r5, r7] │ │ │ │ + ldrsb r6, [r6, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bmi.n 388cb8 │ │ │ │ + bmi.n 388cc8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r6, [r1, r7] │ │ │ │ + ldrsb r6, [r2, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 388c08 │ │ │ │ + bls.n 388c18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 388c60 │ │ │ │ + bls.n 388c70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 388c50 │ │ │ │ + bmi.n 388c60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r4, [r2, r6] │ │ │ │ + ldrsb r4, [r3, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 388c44 │ │ │ │ + bls.n 388c54 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 388c5c │ │ │ │ + bls.n 388c6c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 388dd0 │ │ │ │ + bmi.n 388de0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r4, [r1, r5] │ │ │ │ + ldrsb r4, [r2, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 388c2c │ │ │ │ + bls.n 388c3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 388c5c │ │ │ │ + bls.n 388c6c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 388d58 │ │ │ │ + bmi.n 388d68 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r0, [r1, r4] │ │ │ │ + ldrsb r0, [r2, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 388e0c │ │ │ │ + bls.n 388e1c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 388c84 │ │ │ │ + bls.n 388c94 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 388cb4 │ │ │ │ + bcc.n 388cc4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r6, [r5, r2] │ │ │ │ + ldrsb r6, [r6, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ movs r3, #0 │ │ │ │ movw r2, #5000 @ 0x1388 │ │ │ │ ldr r1, [pc, #932] @ (3890e0 ) │ │ │ │ mov r0, r7 │ │ │ │ strd r2, r3, [sp, #8] │ │ │ │ add.w r3, r6, #48 @ 0x30 │ │ │ │ @@ -1048210,125 +1048210,125 @@ │ │ │ │ ... │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - bhi.n 389054 │ │ │ │ + bhi.n 389064 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bhi.n 3891cc │ │ │ │ + bhi.n 3891dc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 3891d0 │ │ │ │ + bcs.n 3891e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r3, r5] │ │ │ │ + strb r6, [r4, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 389024 │ │ │ │ + bhi.n 389034 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bhi.n 38908c │ │ │ │ + bhi.n 38909c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 389158 │ │ │ │ + bcs.n 389168 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r3, r4] │ │ │ │ + strb r2, [r4, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 389054 │ │ │ │ + bhi.n 389064 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bhi.n 38909c │ │ │ │ + bhi.n 3890ac │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bne.n 3890f4 │ │ │ │ + bne.n 389104 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r4, r3] │ │ │ │ + strb r0, [r5, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 3890ec │ │ │ │ + bhi.n 3890fc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bhi.n 389064 │ │ │ │ + bhi.n 389074 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bne.n 389078 │ │ │ │ + bne.n 389088 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r3, r2] │ │ │ │ + strb r2, [r4, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 3890b4 │ │ │ │ + bhi.n 3890c4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bhi.n 389124 │ │ │ │ + bls.n 389134 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bne.n 389214 │ │ │ │ + bne.n 389224 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r4, r1] │ │ │ │ + strb r0, [r5, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 389108 │ │ │ │ + bhi.n 389118 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 389170 │ │ │ │ + bls.n 389180 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bne.n 3891b0 │ │ │ │ + bne.n 3891c0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r4, r0] │ │ │ │ + strb r6, [r5, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 389154 │ │ │ │ + bls.n 389164 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 3891f4 │ │ │ │ + bls.n 389204 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bne.n 38914c │ │ │ │ + bne.n 38915c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r5, r7] │ │ │ │ + strh r4, [r6, r7] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 3891d8 │ │ │ │ + bls.n 3891e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 389068 │ │ │ │ + bls.n 389078 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - beq.n 3890d0 │ │ │ │ + beq.n 3890e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r4, r6] │ │ │ │ + strh r6, [r5, r6] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 3890c0 │ │ │ │ + bls.n 3890d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 389214 │ │ │ │ + bls.n 389224 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - beq.n 389250 │ │ │ │ + beq.n 389260 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r3, r5] │ │ │ │ + strh r6, [r4, r5] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 389094 │ │ │ │ + bls.n 3890a4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 389134 │ │ │ │ + bls.n 389144 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - beq.n 3891ec │ │ │ │ + beq.n 3891fc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r4, r4] │ │ │ │ + strh r4, [r5, r4] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 389108 │ │ │ │ + bls.n 389118 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 3891b0 │ │ │ │ + bge.n 3891c0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7, {r2, r4, r5, r6, r7} │ │ │ │ + ldmia r7, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r4, r3] │ │ │ │ + strh r0, [r5, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 389180 │ │ │ │ + bls.n 389190 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 389220 │ │ │ │ + bge.n 389230 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7, {r2, r3, r5, r7} │ │ │ │ + ldmia r7, {r2, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r3, r2] │ │ │ │ + strh r0, [r4, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 3891ec │ │ │ │ + bge.n 3891fc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 389264 │ │ │ │ + bge.n 389274 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7!, {r1, r4, r5, r6} │ │ │ │ + ldmia r7!, {r1, r3, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r3, r1] │ │ │ │ + strh r6, [r4, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 389244 │ │ │ │ + bge.n 389254 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 3890dc │ │ │ │ + bge.n 3890ec │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r7!, {r1, r2, r4, r5} │ │ │ │ + ldmia r7!, {r1, r2, r3, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r4, r0] │ │ │ │ + strh r2, [r5, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r2, [pc, #884] @ (389538 ) │ │ │ │ add.w r3, r6, #128 @ 0x80 │ │ │ │ ldr r1, [pc, #884] @ (38953c ) │ │ │ │ str r0, [sp, #0] │ │ │ │ add r2, pc │ │ │ │ vldr d2, [pc, #848] @ 389520 │ │ │ │ @@ -1048645,125 +1048645,125 @@ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ... │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 389518 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - bls.n 389620 │ │ │ │ + bls.n 389630 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 3894b0 │ │ │ │ + bls.n 3894c0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r5, {r2, r3, r5, r6, r7} │ │ │ │ + ldmia r5, {r2, r4, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r3, r3] │ │ │ │ + str r0, [r4, r3] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 389470 │ │ │ │ + bls.n 389480 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 3894b0 │ │ │ │ + bls.n 3894c0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r5, {r4, r5, r7} │ │ │ │ + ldmia r5, {r3, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r3, r2] │ │ │ │ + str r4, [r4, r2] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 389488 │ │ │ │ + bls.n 389498 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 389520 │ │ │ │ + bls.n 389530 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r5, {r2, r4, r5, r6} │ │ │ │ + ldmia r5, {r2, r3, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r4, r1] │ │ │ │ + str r0, [r5, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 3894ec │ │ │ │ + bls.n 3894fc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 38954c │ │ │ │ + bls.n 38955c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r5, {r2, r4, r5} │ │ │ │ + ldmia r5, {r2, r3, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r4, r0] │ │ │ │ + str r0, [r5, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 38952c │ │ │ │ + bls.n 38953c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 38957c │ │ │ │ + bge.n 38958c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4, {r3, r4, r5, r6, r7} │ │ │ │ + ldmia r5!, {} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r7, [pc, #912] @ (389918 ) │ │ │ │ + ldr r7, [pc, #944] @ (389938 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bls.n 38955c │ │ │ │ + bls.n 38956c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 3895c4 │ │ │ │ + bge.n 3895d4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4, {r2, r3, r4, r5, r7} │ │ │ │ + ldmia r4!, {r2, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r7, [pc, #672] @ (389838 ) │ │ │ │ + ldr r7, [pc, #704] @ (389858 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 3895a0 │ │ │ │ + bge.n 3895b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 389618 │ │ │ │ + bge.n 389628 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r7} │ │ │ │ + ldmia r4!, {r3, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r7, [pc, #432] @ (389758 ) │ │ │ │ + ldr r7, [pc, #464] @ (389778 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 3895e8 │ │ │ │ + bge.n 3895f8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 389670 │ │ │ │ + bge.n 389680 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r2, r6} │ │ │ │ + ldmia r4!, {r2, r3, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r7, [pc, #192] @ (389678 ) │ │ │ │ + ldr r7, [pc, #224] @ (389698 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 389650 │ │ │ │ + bge.n 389660 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 3894f8 │ │ │ │ + bge.n 389508 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r3} │ │ │ │ + ldmia r4, {r4} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [pc, #976] @ (389998 ) │ │ │ │ + ldr r6, [pc, #1008] @ (3899b8 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 3894cc │ │ │ │ + bge.n 3894dc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 389574 │ │ │ │ + bge.n 389584 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3, {r2, r3, r6, r7} │ │ │ │ + ldmia r3!, {r2, r4, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [pc, #736] @ (3898b8 ) │ │ │ │ + ldr r6, [pc, #768] @ (3898d8 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 38955c │ │ │ │ + bge.n 38956c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 3895bc │ │ │ │ + bge.n 3895cc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3!, {r4, r7} │ │ │ │ + ldmia r3, {r3, r4, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [pc, #496] @ (3897d8 ) │ │ │ │ + ldr r6, [pc, #528] @ (3897f8 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 3895a0 │ │ │ │ + bge.n 3895b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - blt.n 389650 │ │ │ │ + blt.n 389660 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3!, {r2, r4, r6} │ │ │ │ + ldmia r3, {r2, r3, r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [pc, #256] @ (3896f8 ) │ │ │ │ + ldr r6, [pc, #288] @ (389718 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - blt.n 389634 │ │ │ │ + blt.n 389644 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r5!, {r1, r3, r4} │ │ │ │ + ldmia r5, {r1, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3, {r3, r4} │ │ │ │ + ldmia r3!, {r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [pc, #16] @ (389618 ) │ │ │ │ + ldr r6, [pc, #48] @ (389638 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - blt.n 38964c │ │ │ │ + blt.n 38965c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4, {r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r5!, {r2} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2!, {r3, r4, r6, r7} │ │ │ │ + ldmia r2!, {r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [pc, #784] @ (389928 ) │ │ │ │ + ldr r5, [pc, #816] @ (389948 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r2, [pc, #180] @ (3896d0 ) │ │ │ │ add.w r3, r6, #188 @ 0xbc │ │ │ │ ldr r1, [pc, #180] @ (3896d4 ) │ │ │ │ strd r5, r0, [sp] │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ @@ -1048824,37 +1048824,37 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #56] @ (3896fc ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 388960 │ │ │ │ nop │ │ │ │ - bge.n 389714 │ │ │ │ + bge.n 389724 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 38978c │ │ │ │ + bge.n 38979c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r4, r7} │ │ │ │ + ldmia r1, {r1, r2, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [pc, #552] @ (389908 ) │ │ │ │ + ldr r4, [pc, #584] @ (389928 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 389768 │ │ │ │ + bge.n 389778 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 3897d8 │ │ │ │ + bge.n 3895e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1, {r1, r5, r6} │ │ │ │ + ldmia r1, {r1, r3, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [pc, #312] @ (389828 ) │ │ │ │ + ldr r4, [pc, #344] @ (389848 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bge.n 3897a8 │ │ │ │ + bge.n 3897b8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bge.n 389608 │ │ │ │ + bge.n 389618 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r1!, {r2, r5} │ │ │ │ + ldmia r1!, {r2, r3, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [pc, #64] @ (389740 ) │ │ │ │ + ldr r4, [pc, #96] @ (389760 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3888bc │ │ │ │ @@ -1048875,17 +1048875,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldmia r0!, {r2, r4, r5, r7} │ │ │ │ + ldmia r0!, {r2, r3, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [pc, #640] @ (3899cc ) │ │ │ │ + ldr r3, [pc, #672] @ (3899ec ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr r0, [r0, #36] @ 0x24 │ │ │ │ bx lr │ │ │ │ ldr r0, [r0, #4] │ │ │ │ bx lr │ │ │ │ @@ -1048932,15 +1048932,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r2, [r1, r2] │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - bls.n 38973c │ │ │ │ + bls.n 38974c │ │ │ │ lsls r1, r1, #1 │ │ │ │ strh r0, [r2, r1] │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3016] @ 0xbc8 │ │ │ │ @@ -1049099,41 +1049099,41 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 38986c │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ strh r4, [r1, r0] │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - bls.n 389a10 │ │ │ │ + bls.n 389a20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 3899c0 │ │ │ │ + bls.n 3899d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [pc, #440] @ (389b48 ) │ │ │ │ + ldr r2, [pc, #472] @ (389b68 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ str r0, [r1, r6] │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bhi.n 3898e4 │ │ │ │ + bhi.n 3898f4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [pc, #1000] @ (389d84 ) │ │ │ │ + ldr r2, [pc, #8] @ (3899a4 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 3898b8 │ │ │ │ + bhi.n 3898c8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [pc, #896] @ (389d24 ) │ │ │ │ + ldr r1, [pc, #928] @ (389d44 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 389a70 │ │ │ │ + bhi.n 389a80 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [pc, #736] @ (389c8c ) │ │ │ │ + ldr r1, [pc, #768] @ (389cac ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 389a04 │ │ │ │ + bhi.n 389a14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [pc, #504] @ (389bac ) │ │ │ │ + ldr r1, [pc, #536] @ (389bcc ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bhi.n 3899d8 │ │ │ │ + bhi.n 3899e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [pc, #400] @ (389b4c ) │ │ │ │ + ldr r1, [pc, #432] @ (389b6c ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r5, r1 │ │ │ │ sub sp, #8 │ │ │ │ @@ -1049203,15 +1049203,15 @@ │ │ │ │ mov r1, r5 │ │ │ │ str r6, [sp, #0] │ │ │ │ bl 15144 │ │ │ │ movs r0, #1 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - bvc.n 389b64 │ │ │ │ + bvc.n 389b74 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3896] @ 0xf38 │ │ │ │ sub sp, #148 @ 0x94 │ │ │ │ @@ -1049661,41 +1049661,41 @@ │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ ldr r7, [pc, #304] @ (38a0b4 ) │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r7, [pc, #104] @ (389ff4 ) │ │ │ │ lsls r1, r2, #1 │ │ │ │ - bpl.n 389f80 │ │ │ │ + bvs.n 389f90 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bpl.n 38a080 │ │ │ │ + bpl.n 38a090 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bpl.n 38a074 │ │ │ │ + bpl.n 38a084 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 38a068 │ │ │ │ + bmi.n 38a078 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcc.n 38a010 │ │ │ │ + bcc.n 38a020 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 389ea4 │ │ │ │ + bcs.n 389eb4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsrs r1, r4, #4 │ │ │ │ movs r0, r0 │ │ │ │ pldw [r3, #255]! │ │ │ │ lsrs r7, r5, #11 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r1, r5, #9 │ │ │ │ movs r0, r0 │ │ │ │ pld [pc, #-4095] @ 388fb9 │ │ │ │ - bcs.n 38a018 │ │ │ │ + bcs.n 38a028 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bics r2, r0 │ │ │ │ + bics r2, r1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bcs.n 389fec │ │ │ │ + bcs.n 389ffc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - muls r0, r5 │ │ │ │ + muls r0, r6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr.w r0, [pc, #1764] @ 38a6b0 │ │ │ │ movw r1, #911 @ 0x38f │ │ │ │ mov r4, r5 │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -1050327,97 +1050327,97 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #184] @ (38a754 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 38a610 │ │ │ │ ... │ │ │ │ - bne.n 38a5f8 │ │ │ │ + bne.n 38a608 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmn r4, r6 │ │ │ │ + cmn r4, r7 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - beq.n 38a614 │ │ │ │ + beq.n 38a624 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - rors r6, r7 │ │ │ │ + tst r6, r0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - beq.n 38a5d8 │ │ │ │ + beq.n 38a5e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - rors r2, r4 │ │ │ │ + rors r2, r5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - beq.n 38a778 │ │ │ │ + beq.n 38a788 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sbcs r0, r5 │ │ │ │ + sbcs r0, r6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r6, {r1, r2, r3, r4, r6, r7} │ │ │ │ + ldmia r6, {r1, r2, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ands r6, r5 │ │ │ │ + ands r6, r6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r6, {r1, r6, r7} │ │ │ │ + ldmia r6, {r1, r3, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ands r2, r2 │ │ │ │ + ands r2, r3 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r6, {r2, r3, r4, r5, r6} │ │ │ │ + ldmia r6!, {r2, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r7, #208 @ 0xd0 │ │ │ │ + subs r7, #216 @ 0xd8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r6!, {r1, r2, r4} │ │ │ │ + ldmia r6!, {r1, r2, r3, r4} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r6!, {r2} │ │ │ │ + ldmia r6!, {r2, r3} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r5!, {r1, r6, r7} │ │ │ │ + ldmia r5!, {r1, r3, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r7, #28 │ │ │ │ + subs r7, #36 @ 0x24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r4, {r2, r4, r6} │ │ │ │ + ldmia r4, {r2, r3, r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r5, #166 @ 0xa6 │ │ │ │ + subs r5, #174 @ 0xae │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r4, {r1, r3, r4, r5} │ │ │ │ + ldmia r4!, {r1, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r5, #140 @ 0x8c │ │ │ │ + subs r5, #148 @ 0x94 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r4, {r1, r2, r3, r4} │ │ │ │ + ldmia r4!, {r1, r2, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r5, #120 @ 0x78 │ │ │ │ + subs r5, #128 @ 0x80 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r3, {r2, r3, r5, r6, r7} │ │ │ │ + ldmia r3!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r5, #62 @ 0x3e │ │ │ │ + subs r5, #70 @ 0x46 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r3!, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r3, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r5, #8 │ │ │ │ + subs r5, #16 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r3!, {r1, r4, r7} │ │ │ │ + ldmia r3, {r1, r3, r4, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, #228 @ 0xe4 │ │ │ │ + subs r4, #236 @ 0xec │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r3, {r3, r4, r5, r6} │ │ │ │ + ldmia r3!, {r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, #202 @ 0xca │ │ │ │ + subs r4, #210 @ 0xd2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r3, {r1, r3, r4, r6} │ │ │ │ + ldmia r3!, {r1, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, #172 @ 0xac │ │ │ │ + subs r4, #180 @ 0xb4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r3!, {r2, r4, r5} │ │ │ │ + ldmia r3, {r2, r3, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, #134 @ 0x86 │ │ │ │ + subs r4, #142 @ 0x8e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r3, {r1, r3, r4} │ │ │ │ + ldmia r3!, {r1, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, #108 @ 0x6c │ │ │ │ + subs r4, #116 @ 0x74 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ + ldmia r3!, {r1, r2} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, #80 @ 0x50 │ │ │ │ + subs r4, #88 @ 0x58 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldmia r2!, {r1, r5, r6, r7} │ │ │ │ + ldmia r2!, {r1, r3, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, #52 @ 0x34 │ │ │ │ + subs r4, #60 @ 0x3c │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov.w ip, #1 │ │ │ │ sub sp, #12 │ │ │ │ @@ -1050440,17 +1050440,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldmia r1!, {r2, r3, r5, r6, r7} │ │ │ │ + ldmia r1!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r3, #64 @ 0x40 │ │ │ │ + subs r3, #72 @ 0x48 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r2 │ │ │ │ sub sp, #8 │ │ │ │ @@ -1050490,17 +1050490,17 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #12] @ (38a820 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 38a7d4 │ │ │ │ - ldmia r1!, {r2, r3, r5, r6} │ │ │ │ + ldmia r1!, {r2, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #192 @ 0xc0 │ │ │ │ + subs r2, #200 @ 0xc8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #8 │ │ │ │ vmov s15, r3 │ │ │ │ @@ -1050883,17 +1050883,17 @@ │ │ │ │ movs r3, #1 │ │ │ │ movs r2, #0 │ │ │ │ mov r0, r3 │ │ │ │ str r2, [r5, #76] @ 0x4c │ │ │ │ add sp, #8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - stmia r5!, {r2, r4, r7} │ │ │ │ + stmia r5!, {r2, r3, r4, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, #240 @ 0xf0 │ │ │ │ + adds r6, #248 @ 0xf8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #888] @ (38afb8 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1051228,103 +1051228,103 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r0, #0] │ │ │ │ lsrs r3, r2 │ │ │ │ subs r5, #178 @ 0xb2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r4!, {r1, r3, r5, r6, r7} │ │ │ │ + stmia r4!, {r1, r4, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ @ instruction: 0xfacbffff │ │ │ │ @ instruction: 0xfb19ffff │ │ │ │ - strb r4, [r0, r1] │ │ │ │ + strb r4, [r1, r1] │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r1, r3, r5, r6, r7} │ │ │ │ + stmia r4!, {r1, r4, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsls r1, r7, #14 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r4!, {r5, r7} │ │ │ │ + stmia r4!, {r3, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r5, #244 @ 0xf4 │ │ │ │ + adds r5, #252 @ 0xfc │ │ │ │ lsls r6, r0, #1 │ │ │ │ subs r5, #14 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r4!, {r2, r3, r5, r6} │ │ │ │ + stmia r4!, {r2, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r5, #192 @ 0xc0 │ │ │ │ + adds r5, #200 @ 0xc8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ @ instruction: 0xea33ffff │ │ │ │ mcr2 15, 3, pc, cr1, cr15, {7} @ │ │ │ │ - stmia r4!, {r1, r2, r3, r5} │ │ │ │ + stmia r4!, {r1, r2, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r5, #130 @ 0x82 │ │ │ │ + adds r5, #138 @ 0x8a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r2, r4} │ │ │ │ + stmia r4!, {r2, r3, r4} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r5, #104 @ 0x68 │ │ │ │ + adds r5, #112 @ 0x70 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r1, r3, r4, r5} │ │ │ │ + stmia r4!, {r1, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r4, r6} │ │ │ │ + stmia r4!, {r3, r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r2, r3, r6} │ │ │ │ + stmia r4!, {r2, r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r3!, {r5, r7} │ │ │ │ + stmia r3!, {r3, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #244 @ 0xf4 │ │ │ │ + adds r4, #252 @ 0xfc │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r3!, {r1, r2, r7} │ │ │ │ + stmia r3!, {r1, r2, r3, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #218 @ 0xda │ │ │ │ + adds r4, #226 @ 0xe2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r3, r6} │ │ │ │ + stmia r4!, {r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r4, r7} │ │ │ │ + stmia r4!, {r1, r3, r4, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r3!, {r6} │ │ │ │ + stmia r3!, {r3, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #148 @ 0x94 │ │ │ │ + adds r4, #156 @ 0x9c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r3, r5, r6} │ │ │ │ + stmia r4!, {r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r2, r3, r5, r7} │ │ │ │ + stmia r4!, {r2, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r2!, {r3, r4, r5, r6, r7} │ │ │ │ + stmia r3!, {} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #76 @ 0x4c │ │ │ │ + adds r4, #84 @ 0x54 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r2!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r2!, {r1, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, #44 @ 0x2c │ │ │ │ + adds r4, #52 @ 0x34 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r1, r5, r6} │ │ │ │ + stmia r4!, {r1, r3, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r3, r5, r7} │ │ │ │ + stmia r4!, {r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r7} │ │ │ │ + stmia r2!, {r1, r2, r4, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #226 @ 0xe2 │ │ │ │ + adds r3, #234 @ 0xea │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r2, r3, r4, r7} │ │ │ │ + stmia r4!, {r2, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r6, r7} │ │ │ │ + stmia r4!, {r1, r3, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r6} │ │ │ │ + stmia r2!, {r1, r2, r3, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #154 @ 0x9a │ │ │ │ + adds r3, #162 @ 0xa2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r4!, {r1, r2, r3, r4, r7} │ │ │ │ + stmia r4!, {r1, r2, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r2, r4, r6, r7} │ │ │ │ + stmia r4!, {r2, r3, r4, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r2!, {} │ │ │ │ + stmia r2!, {r3} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r3, #84 @ 0x54 │ │ │ │ + adds r3, #92 @ 0x5c │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 38ac30 │ │ │ │ @@ -1051345,17 +1051345,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - stmia r0!, {r4, r6, r7} │ │ │ │ + stmia r0!, {r3, r4, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #36 @ 0x24 │ │ │ │ + adds r2, #44 @ 0x2c │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #8 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1051396,17 +1051396,17 @@ │ │ │ │ bl 17f78 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ b.n 38b110 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - stmia r3!, {r2, r4, r5} │ │ │ │ + stmia r3!, {r2, r3, r4, r5} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #172 @ 0xac │ │ │ │ + adds r1, #180 @ 0xb4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #88] @ (38b1b0 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1051446,15 +1051446,15 @@ │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ subs r0, #154 @ 0x9a │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r2!, {r4, r5, r6, r7} │ │ │ │ + stmia r2!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ subs r0, #98 @ 0x62 │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1051820,44 +1051820,44 @@ │ │ │ │ ... │ │ │ │ subs r0, #24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ adds r7, #244 @ 0xf4 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - stmia r1!, {r2, r3, r7} │ │ │ │ + stmia r1!, {r2, r4, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #4 │ │ │ │ + adds r0, #12 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - stmia r1!, {r4, r5, r6} │ │ │ │ + stmia r1!, {r3, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #232 @ 0xe8 │ │ │ │ + cmp r7, #240 @ 0xf0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldc2 0, cr0, [r0, #276]! @ 0x114 │ │ │ │ - stmia r1!, {r4} │ │ │ │ + ldc2 0, cr0, [r8, #276]! @ 0x114 │ │ │ │ + stmia r1!, {r3, r4} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r0!, {r3, r4, r7} │ │ │ │ + stmia r0!, {r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r7, #16 │ │ │ │ + cmp r7, #24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - itee ge │ │ │ │ - lslge r1, r1, #1 │ │ │ │ - cmplt r6, #38 @ 0x26 │ │ │ │ + itet lt │ │ │ │ + lsllt r1, r1, #1 │ │ │ │ + cmpge r6, #46 @ 0x2e │ │ │ │ lsllt r6, r0, #1 │ │ │ │ - ittt pl │ │ │ │ - lslpl r1, r1, #1 │ │ │ │ - cmppl r5, #214 @ 0xd6 │ │ │ │ - lslpl r6, r0, #1 │ │ │ │ - ite cc │ │ │ │ + itte vs │ │ │ │ + lslvs r1, r1, #1 │ │ │ │ + cmpvs r5, #222 @ 0xde │ │ │ │ + lslvc r6, r0, #1 │ │ │ │ + itt cc │ │ │ │ lslcc r1, r1, #1 │ │ │ │ - cmpcs r5, #172 @ 0xac │ │ │ │ + cmpcc r5, #180 @ 0xb4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - itet ne │ │ │ │ + ittt ne │ │ │ │ lslne r1, r1, #1 │ │ │ │ - cmpeq r5, #142 @ 0x8e │ │ │ │ + cmpne r5, #150 @ 0x96 │ │ │ │ lslne r6, r0, #1 │ │ │ │ str r0, [sp, #24] │ │ │ │ movw r1, #317 @ 0x13d │ │ │ │ ldr r0, [pc, #208] @ (38b6bc ) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -1051929,21 +1051929,21 @@ │ │ │ │ strgt.w r3, [r9, #56] @ 0x38 │ │ │ │ addle r3, #1 │ │ │ │ itet gt │ │ │ │ movgt r3, #8 │ │ │ │ strle.w r3, [r9, #56] @ 0x38 │ │ │ │ strgt.w r3, [r8] │ │ │ │ b.n 38b566 │ │ │ │ - bkpt 0x0064 │ │ │ │ + bkpt 0x006c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #220 @ 0xdc │ │ │ │ + cmp r4, #228 @ 0xe4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - bkpt 0x002e │ │ │ │ + bkpt 0x0036 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #166 @ 0xa6 │ │ │ │ + cmp r4, #174 @ 0xae │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #820] @ (38ba10 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1052256,102 +1052256,102 @@ │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ adds r3, #22 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r1, r2, r4, r5, r6, pc} │ │ │ │ + pop {r1, r2, r3, r4, r5, r6, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ @ instruction: 0xfa9fffff │ │ │ │ - pop {r2, r4, r5, r7, pc} │ │ │ │ + pop {r2, r3, r4, r5, r7, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r1, r2, r3, r7, pc} │ │ │ │ + pop {r1, r2, r4, r7, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsls r3, r6, #13 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r2, r5, r6, r7} │ │ │ │ + pop {r2, r3, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #92 @ 0x5c │ │ │ │ + cmp r3, #100 @ 0x64 │ │ │ │ lsls r6, r0, #1 │ │ │ │ adds r2, #118 @ 0x76 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - pop {r4, r5, r7} │ │ │ │ + pop {r3, r4, r5, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r3, #40 @ 0x28 │ │ │ │ + cmp r3, #48 @ 0x30 │ │ │ │ lsls r6, r0, #1 │ │ │ │ vst4. {d15[0],d17[0],d19[0],d21[0]}, [fp :256] │ │ │ │ ldr??.w pc, [r9, #4095] @ 0xfff │ │ │ │ - pop {r1, r4, r5, r6} │ │ │ │ + pop {r1, r3, r4, r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #234 @ 0xea │ │ │ │ + cmp r2, #242 @ 0xf2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r3, r4, r6} │ │ │ │ + pop {r5, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #208 @ 0xd0 │ │ │ │ + cmp r2, #216 @ 0xd8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r1, r2, r5, r6, r7} │ │ │ │ + pop {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r2, r4, r5, pc} │ │ │ │ + pop {r2, r3, r4, r5, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r2, r4, r5, pc} │ │ │ │ + pop {r2, r3, r4, r5, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r1, r2, r4, r6, pc} │ │ │ │ + pop {r1, r2, r3, r4, r6, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r6, 38bae8 │ │ │ │ + cbnz r6, 38baea │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #110 @ 0x6e │ │ │ │ + cmp r2, #118 @ 0x76 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r4, 38baea │ │ │ │ + cbnz r4, 38baec │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #84 @ 0x54 │ │ │ │ + cmp r2, #92 @ 0x5c │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r1, r5, pc} │ │ │ │ + pop {r1, r3, r5, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r1, r4, r5, r6, pc} │ │ │ │ + pop {r1, r3, r4, r5, r6, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r4, 38bae8 │ │ │ │ + cbnz r4, 38baea │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #12 │ │ │ │ + cmp r2, #20 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r2, r4, r6, pc} │ │ │ │ + pop {r2, r3, r4, r6, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r1, r2, r4, r7, pc} │ │ │ │ + pop {r1, r2, r3, r4, r7, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r2, 38baea │ │ │ │ + cbnz r2, 38baec │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r1, #210 @ 0xd2 │ │ │ │ + cmp r1, #218 @ 0xda │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r4, 38baea │ │ │ │ + cbnz r4, 38baec │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r1, #178 @ 0xb2 │ │ │ │ + cmp r1, #186 @ 0xba │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r1, r5, r6, pc} │ │ │ │ + pop {r1, r3, r5, r6, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r2, r3, r4, r7, pc} │ │ │ │ + pop {r2, r5, r7, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r0, 38baec │ │ │ │ + cbnz r0, 38baee │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r1, #120 @ 0x78 │ │ │ │ + cmp r1, #128 @ 0x80 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r1, r3, r4, r5, r6, pc} │ │ │ │ + pop {r1, r7, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r3, r6, r7, pc} │ │ │ │ + pop {r4, r6, r7, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - hlt 0x0036 │ │ │ │ + hlt 0x003e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r1, #46 @ 0x2e │ │ │ │ + cmp r1, #54 @ 0x36 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - pop {r1, r2, r3, r4, r5, r7, pc} │ │ │ │ + pop {r1, r2, r6, r7, pc} │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bkpt 0x0034 │ │ │ │ + bkpt 0x003c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - rev16 r0, r6 │ │ │ │ + rev16 r0, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r0, #232 @ 0xe8 │ │ │ │ + cmp r0, #240 @ 0xf0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 38b6cc │ │ │ │ @@ -1052371,17 +1052371,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ - cbnz r2, 38bb2a │ │ │ │ + cbnz r2, 38bb2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r7, #210 @ 0xd2 │ │ │ │ + movs r7, #218 @ 0xda │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r4, [pc, #172] @ (38bbd4 ) │ │ │ │ sub sp, #8 │ │ │ │ @@ -1052451,27 +1052451,27 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #36] @ (38bbec ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mvn.w r3, #10 │ │ │ │ b.n 38bb6c │ │ │ │ - cbnz r2, 38bc08 │ │ │ │ + cbnz r2, 38bc0a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb8d6 │ │ │ │ + @ instruction: 0xb8de │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r7, #78 @ 0x4e │ │ │ │ + movs r7, #86 @ 0x56 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb8b4 │ │ │ │ + @ instruction: 0xb8bc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r7, #44 @ 0x2c │ │ │ │ + movs r7, #52 @ 0x34 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - @ instruction: 0xb894 │ │ │ │ + @ instruction: 0xb89c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r2, r4, r6} │ │ │ │ + pop {r2, r3, r4, r6} │ │ │ │ lsls r1, r1, #1 │ │ │ │ movs r0, #1 │ │ │ │ str r0, [r2, #0] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ movs r0, #1 │ │ │ │ str r0, [r3, #0] │ │ │ │ @@ -1052520,15 +1052520,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ cmp r5, #226 @ 0xe2 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r1} │ │ │ │ + pop {r1, r3} │ │ │ │ lsls r1, r1, #1 │ │ │ │ cmp r5, #168 @ 0xa8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1052756,43 +1052756,43 @@ │ │ │ │ nop │ │ │ │ cmp r5, #94 @ 0x5e │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ cmp r5, #38 @ 0x26 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - cbnz r0, 38bf40 │ │ │ │ + cbnz r0, 38bf42 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - rev16 r4, r5 │ │ │ │ + rev16 r4, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r4, #204 @ 0xcc │ │ │ │ + movs r4, #212 @ 0xd4 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - rev16 r6, r1 │ │ │ │ + rev16 r6, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r4, #174 @ 0xae │ │ │ │ + movs r4, #182 @ 0xb6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - rev r2, r4 │ │ │ │ + rev r2, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r4, #130 @ 0x82 │ │ │ │ + movs r4, #138 @ 0x8a │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r6, 38bf4c │ │ │ │ + cbnz r6, 38bf4e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r4, #86 @ 0x56 │ │ │ │ + movs r4, #94 @ 0x5e │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r0, 38bf4e │ │ │ │ + cbnz r0, 38bf50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r4, #56 @ 0x38 │ │ │ │ + movs r4, #64 @ 0x40 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r4, 38bf4e │ │ │ │ + cbnz r4, 38bf50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r4, #28 │ │ │ │ + movs r4, #36 @ 0x24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbnz r0, 38bf50 │ │ │ │ + cbnz r0, 38bf52 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r4, #0 │ │ │ │ + movs r4, #8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3776] @ 0xec0 │ │ │ │ sub sp, #252 @ 0xfc │ │ │ │ @@ -1053239,23 +1053239,23 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 38c668 ) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ cmp r2, #170 @ 0xaa │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb868 │ │ │ │ + @ instruction: 0xb870 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb85a │ │ │ │ + @ instruction: 0xb862 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb852 │ │ │ │ + @ instruction: 0xb85a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, sp, #168 @ 0xa8 │ │ │ │ + add r4, sp, #200 @ 0xc8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb6ec │ │ │ │ + @ instruction: 0xb6f4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ add.w ip, r3, #1408 @ 0x580 │ │ │ │ vsub.f64 d6, d7, d10 │ │ │ │ vldr d4, [ip, #-8] │ │ │ │ vcmpe.f64 d6, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ bgt.n 38c566 │ │ │ │ @@ -1053707,55 +1053707,55 @@ │ │ │ │ strh r3, [r5, #56] @ 0x38 │ │ │ │ bls.n 38c962 │ │ │ │ @ instruction: 0xf7ce3fef │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #169 @ 0xa9 │ │ │ │ - uxth r4, r2 │ │ │ │ + uxth r4, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sxth r4, r5 │ │ │ │ + sxth r4, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, r1, #2 │ │ │ │ + adds r4, r2, #2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - cbz r0, 38c952 │ │ │ │ + cbz r0, 38c954 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, r5, r5 │ │ │ │ + subs r0, r6, r5 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - sub sp, #248 @ 0xf8 │ │ │ │ + sub sp, #280 @ 0x118 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add sp, #352 @ 0x160 │ │ │ │ + add sp, #384 @ 0x180 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, r7, r2 │ │ │ │ + subs r0, r0, r3 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add sp, #248 @ 0xf8 │ │ │ │ + add sp, #280 @ 0x118 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r6, r3, r2 │ │ │ │ + subs r6, r4, r2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ movs r1, #184 @ 0xb8 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add sp, #0 │ │ │ │ + add sp, #32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, r4, r1 │ │ │ │ + subs r0, r5, r1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, sp, #832 @ 0x340 │ │ │ │ + add r7, sp, #864 @ 0x360 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, r6, r0 │ │ │ │ + subs r0, r7, r0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, sp, #776 @ 0x308 │ │ │ │ + add r7, sp, #808 @ 0x328 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, sp, #520 @ 0x208 │ │ │ │ + add r7, sp, #552 @ 0x228 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, r4, r7 │ │ │ │ + adds r2, r5, r7 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r7, sp, #328 @ 0x148 │ │ │ │ + add r7, sp, #360 @ 0x168 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, r6, r6 │ │ │ │ + adds r2, r7, r6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ mov r0, r5 │ │ │ │ ldr.w sl, [sp, #140] @ 0x8c │ │ │ │ bl 4123d8 │ │ │ │ ldr r3, [sp, #116] @ 0x74 │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r3, #40] @ 0x28 │ │ │ │ @@ -1053899,45 +1053899,45 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 38cafa │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strh r3, [r5, #56] @ 0x38 │ │ │ │ bls.n 38cb52 │ │ │ │ @ instruction: 0xf7ce3fef │ │ │ │ - add r6, sp, #320 @ 0x140 │ │ │ │ + add r6, sp, #352 @ 0x160 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, r6, r2 │ │ │ │ + adds r0, r7, r2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r6, sp, #104 @ 0x68 │ │ │ │ + add r6, sp, #136 @ 0x88 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, r7, r1 │ │ │ │ + adds r2, r0, r2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #976 @ 0x3d0 │ │ │ │ + add r5, sp, #1008 @ 0x3f0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, r2, r1 │ │ │ │ + adds r4, r3, r1 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #856 @ 0x358 │ │ │ │ + add r5, sp, #888 @ 0x378 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, r6, r0 │ │ │ │ + adds r6, r7, r0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #736 @ 0x2e0 │ │ │ │ + add r5, sp, #768 @ 0x300 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, r3, r0 │ │ │ │ + adds r0, r4, r0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #616 @ 0x268 │ │ │ │ + add r5, sp, #648 @ 0x288 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r7, #31 │ │ │ │ + adds r2, r0, r0 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #520 @ 0x208 │ │ │ │ + add r5, sp, #552 @ 0x228 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r4, #31 │ │ │ │ + asrs r0, r5, #31 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r5, sp, #400 @ 0x190 │ │ │ │ + add r5, sp, #432 @ 0x1b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r0, #31 │ │ │ │ + asrs r2, r1, #31 │ │ │ │ lsls r6, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3720] @ 0xe88 │ │ │ │ mov sl, r2 │ │ │ │ @@ -1054426,25 +1054426,25 @@ │ │ │ │ ... │ │ │ │ subs r0, r6, #1 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ adds r0, r0, #6 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - add r3, sp, #608 @ 0x260 │ │ │ │ + add r3, sp, #640 @ 0x280 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r6, r6, #23 │ │ │ │ + asrs r6, r7, #23 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r3, sp, #144 @ 0x90 │ │ │ │ + add r3, sp, #176 @ 0xb0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, sp, #480 @ 0x1e0 │ │ │ │ + add r2, sp, #512 @ 0x200 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, pc, #768 @ (adr r7, 38d408 ) │ │ │ │ + add r7, pc, #800 @ (adr r7, 38d428 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r4, #8 │ │ │ │ + asrs r0, r5, #8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ ldr r7, [sp, #376] @ 0x178 │ │ │ │ mov r5, r8 │ │ │ │ ldrd r9, r4, [sp, #116] @ 0x74 │ │ │ │ cmp r7, #0 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ vldr d7, [r4] │ │ │ │ @@ -1054755,31 +1054755,31 @@ │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ orrs r5, r5 │ │ │ │ adds.w r6, ip, r2, asr #15 │ │ │ │ subs r7, #26 │ │ │ │ orrs r5, r5 │ │ │ │ adds.w r6, ip, r2, asr #15 │ │ │ │ itte ne │ │ │ │ - addne r4, pc, #80 @ (adr r4, 38d554 ) │ │ │ │ + addne r4, pc, #112 @ (adr r4, 38d574 ) │ │ │ │ lslne r1, r1, #1 │ │ │ │ - addeq r4, pc, #80 @ (adr r4, 38d558 ) │ │ │ │ + addeq r4, pc, #112 @ (adr r4, 38d578 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r4, r6, #25 │ │ │ │ + lsrs r4, r7, #25 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r3, pc, #1008 @ (adr r3, 38d900 ) │ │ │ │ + add r4, pc, #16 @ (adr r4, 38d520 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r4, r3, #25 │ │ │ │ + lsrs r4, r4, #25 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r3, pc, #752 @ (adr r3, 38d808 ) │ │ │ │ + add r3, pc, #784 @ (adr r3, 38d828 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r4, r3, #24 │ │ │ │ + lsrs r4, r4, #24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r3, pc, #632 @ (adr r3, 38d798 ) │ │ │ │ + add r3, pc, #664 @ (adr r3, 38d7b8 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r6, r7, #23 │ │ │ │ + lsrs r6, r0, #24 │ │ │ │ lsls r6, r0, #1 │ │ │ │ vldr d6, [pc, #784] @ 38d838 │ │ │ │ b.n 38d35a │ │ │ │ add r2, sp, #228 @ 0xe4 │ │ │ │ add r1, sp, #224 @ 0xe0 │ │ │ │ mov r0, r5 │ │ │ │ bl 52a87c │ │ │ │ @@ -1055056,21 +1055056,21 @@ │ │ │ │ adds.w r6, ip, r2, asr #15 │ │ │ │ subs r7, #26 │ │ │ │ ... │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - add r3, pc, #160 @ (adr r3, 38d8f4 ) │ │ │ │ + add r3, pc, #192 @ (adr r3, 38d914 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r0, r1, #22 │ │ │ │ + lsrs r0, r2, #22 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - add r2, pc, #224 @ (adr r2, 38d93c ) │ │ │ │ + add r2, pc, #256 @ (adr r2, 38d95c ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r0, r3, #18 │ │ │ │ + lsrs r0, r4, #18 │ │ │ │ lsls r6, r0, #1 │ │ │ │ add r3, sp, #240 @ 0xf0 │ │ │ │ str.w r9, [sp, #136] @ 0x88 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ mov r9, r0 │ │ │ │ add r3, sp, #232 @ 0xe8 │ │ │ │ str r4, [sp, #140] @ 0x8c │ │ │ │ @@ -1055905,107 +1055905,107 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #196] @ (38e210 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 38e080 │ │ │ │ - ldr r4, [sp, #656] @ 0x290 │ │ │ │ + ldr r4, [sp, #688] @ 0x2b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r3, [sp, #104] @ 0x68 │ │ │ │ + ldr r3, [sp, #136] @ 0x88 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r7, #21 │ │ │ │ + lsls r0, r0, #22 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [sp, #168] @ 0xa8 │ │ │ │ + ldr r2, [sp, #200] @ 0xc8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r1, #18 │ │ │ │ + lsls r2, r2, #18 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r2, [sp, #56] @ 0x38 │ │ │ │ + ldr r2, [sp, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r6, r5, #17 │ │ │ │ + lsls r6, r6, #17 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r1, [sp, #960] @ 0x3c0 │ │ │ │ + ldr r1, [sp, #992] @ 0x3e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r2, #17 │ │ │ │ + lsls r0, r3, #17 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r1, [sp, #840] @ 0x348 │ │ │ │ + ldr r1, [sp, #872] @ 0x368 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r6, #16 │ │ │ │ + lsls r2, r7, #16 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r1, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r1, [sp, #528] @ 0x210 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [sp, #184] @ 0xb8 │ │ │ │ + ldr r1, [sp, #216] @ 0xd8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [sp, #72] @ 0x48 │ │ │ │ + ldr r1, [sp, #104] @ 0x68 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r6, #13 │ │ │ │ + lsls r0, r7, #13 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #968] @ 0x3c8 │ │ │ │ + ldr r0, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r2, #13 │ │ │ │ + lsls r0, r3, #13 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #864] @ 0x360 │ │ │ │ + ldr r0, [sp, #896] @ 0x380 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r6, r6, #12 │ │ │ │ + lsls r6, r7, #12 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #752] @ 0x2f0 │ │ │ │ + ldr r0, [sp, #784] @ 0x310 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r3, #12 │ │ │ │ + lsls r2, r4, #12 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #640] @ 0x280 │ │ │ │ + ldr r0, [sp, #672] @ 0x2a0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r6, r7, #11 │ │ │ │ + lsls r6, r0, #12 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #528] @ 0x210 │ │ │ │ + ldr r0, [sp, #560] @ 0x230 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r4, #11 │ │ │ │ + lsls r2, r5, #11 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #416] @ 0x1a0 │ │ │ │ + ldr r0, [sp, #448] @ 0x1c0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r6, r0, #11 │ │ │ │ + lsls r6, r1, #11 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #304] @ 0x130 │ │ │ │ + ldr r0, [sp, #336] @ 0x150 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r5, #10 │ │ │ │ + lsls r2, r6, #10 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #192] @ 0xc0 │ │ │ │ + ldr r0, [sp, #224] @ 0xe0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r6, r1, #10 │ │ │ │ + lsls r6, r2, #10 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - ldr r0, [sp, #88] @ 0x58 │ │ │ │ + ldr r0, [sp, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r4, r6, #9 │ │ │ │ + lsls r4, r7, #9 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #1008] @ 0x3f0 │ │ │ │ + ldr r0, [sp, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r3, #9 │ │ │ │ + lsls r2, r4, #9 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #880] @ 0x370 │ │ │ │ + str r7, [sp, #912] @ 0x390 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r2, r7, #8 │ │ │ │ + lsls r2, r0, #9 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #776] @ 0x308 │ │ │ │ + str r7, [sp, #808] @ 0x328 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r4, #8 │ │ │ │ + lsls r0, r5, #8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #672] @ 0x2a0 │ │ │ │ + str r7, [sp, #704] @ 0x2c0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r6, r0, #8 │ │ │ │ + lsls r6, r1, #8 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #376] @ 0x178 │ │ │ │ + str r7, [sp, #408] @ 0x198 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r4, r7, #6 │ │ │ │ + lsls r4, r0, #7 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #264] @ 0x108 │ │ │ │ + str r7, [sp, #296] @ 0x128 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r4, #6 │ │ │ │ + lsls r0, r5, #6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ - str r7, [sp, #152] @ 0x98 │ │ │ │ + str r7, [sp, #184] @ 0xb8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r4, r0, #6 │ │ │ │ + lsls r4, r1, #6 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ sub sp, #20 │ │ │ │ mov ip, r3 │ │ │ │ @@ -1056033,17 +1056033,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #20 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - str r6, [sp, #96] @ 0x60 │ │ │ │ + str r6, [sp, #128] @ 0x80 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r0, r7, #1 │ │ │ │ + lsls r0, r0, #2 │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r2 │ │ │ │ @@ -1056089,17 +1056089,17 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #16] @ (38e2f4 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 38e2a0 │ │ │ │ nop │ │ │ │ - str r5, [sp, #568] @ 0x238 │ │ │ │ + str r5, [sp, #600] @ 0x258 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vmla.i32 q8, q7, d5[0] │ │ │ │ + vmla.i q8, q3, d5[0] │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #836] @ (38e650 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ ldr r3, [pc, #836] @ (38e654 ) │ │ │ │ @@ -1056410,90 +1056410,90 @@ │ │ │ │ b.n 38e3be │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ lsls r0, r5, #27 │ │ │ │ lsls r1, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r5, [sp, #80] @ 0x50 │ │ │ │ + str r5, [sp, #112] @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ bhi.n 38e5ba │ │ │ │ vtbl.8 d29, {d31}, d19 │ │ │ │ - @ instruction: 0xffff9564 │ │ │ │ + @ instruction: 0xffff956c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #264] @ 0x108 │ │ │ │ + str r5, [sp, #296] @ 0x128 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #312] @ 0x138 │ │ │ │ + str r5, [sp, #344] @ 0x158 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r1, #8] │ │ │ │ + ldrh r4, [r2, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #752] @ 0x2f0 │ │ │ │ + str r4, [sp, #784] @ 0x310 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vhadd.u16 q0, q6, │ │ │ │ + vhadd.u32 q0, q2, │ │ │ │ lsls r6, r6, #24 │ │ │ │ lsls r1, r2, #1 │ │ │ │ - str r4, [sp, #536] @ 0x218 │ │ │ │ + str r4, [sp, #568] @ 0x238 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cdp2 0, 14, cr0, cr6, cr5, {2} │ │ │ │ - str r4, [sp, #944] @ 0x3b0 │ │ │ │ + cdp2 0, 14, cr0, cr14, cr5, {2} │ │ │ │ + str r4, [sp, #976] @ 0x3d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #56] @ 0x38 │ │ │ │ + str r5, [sp, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stc2l 15, cr15, [r5, #1020]! @ 0x3fc │ │ │ │ mrc2 15, 1, pc, cr7, cr15, {7} │ │ │ │ - ldr r1, [sp, #912] @ 0x390 │ │ │ │ + ldr r1, [sp, #944] @ 0x3b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #872] @ 0x368 │ │ │ │ + str r4, [sp, #904] @ 0x388 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #32] │ │ │ │ + str r4, [sp, #64] @ 0x40 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cdp2 0, 6, cr0, cr8, cr5, {2} │ │ │ │ - str r3, [sp, #952] @ 0x3b8 │ │ │ │ + cdp2 0, 7, cr0, cr0, cr5, {2} │ │ │ │ + str r3, [sp, #984] @ 0x3d8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cdp2 0, 4, cr0, cr14, cr5, {2} │ │ │ │ + cdp2 0, 5, cr0, cr6, cr5, {2} │ │ │ │ lsrs r1, r1, #4 │ │ │ │ movs r0, r0 │ │ │ │ bvc.n 38e766 │ │ │ │ - vrsra.u64 d25, d16, #1 │ │ │ │ + vrsra.u64 d25, d24, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cdp2 0, 1, cr0, cr0, cr5, {2} │ │ │ │ - str r3, [sp, #600] @ 0x258 │ │ │ │ + cdp2 0, 1, cr0, cr8, cr5, {2} │ │ │ │ + str r3, [sp, #632] @ 0x278 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldc2l 0, cr0, [r6, #276]! @ 0x114 │ │ │ │ - str r4, [sp, #376] @ 0x178 │ │ │ │ + ldc2l 0, cr0, [lr, #276]! @ 0x114 │ │ │ │ + str r4, [sp, #408] @ 0x198 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #640] @ 0x280 │ │ │ │ + str r4, [sp, #672] @ 0x2a0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r3, [sp, #144] @ 0x90 │ │ │ │ + str r3, [sp, #176] @ 0xb0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc2 0, cr0, [r4, #276] @ 0x114 │ │ │ │ - str r4, [sp, #520] @ 0x208 │ │ │ │ + stc2 0, cr0, [ip, #276] @ 0x114 │ │ │ │ + str r4, [sp, #552] @ 0x228 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #800] @ 0x320 │ │ │ │ + str r4, [sp, #832] @ 0x340 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #920] @ 0x398 │ │ │ │ + str r2, [sp, #952] @ 0x3b8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc2l 0, cr0, [r6, #-276] @ 0xfffffeec │ │ │ │ - str r2, [sp, #800] @ 0x320 │ │ │ │ + stc2l 0, cr0, [lr, #-276] @ 0xfffffeec │ │ │ │ + str r2, [sp, #832] @ 0x340 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc2 0, cr0, [r6, #-276]! @ 0xfffffeec │ │ │ │ - str r4, [sp, #608] @ 0x260 │ │ │ │ + stc2 0, cr0, [lr, #-276]! @ 0xfffffeec │ │ │ │ + str r4, [sp, #640] @ 0x280 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #944] @ 0x3b0 │ │ │ │ + str r4, [sp, #976] @ 0x3d0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #528] @ 0x210 │ │ │ │ + str r2, [sp, #560] @ 0x230 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc2l 0, cr0, [r4], #276 @ 0x114 │ │ │ │ - str r4, [sp, #792] @ 0x318 │ │ │ │ + stc2l 0, cr0, [ip], #276 @ 0x114 │ │ │ │ + str r4, [sp, #824] @ 0x338 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #176] @ 0xb0 │ │ │ │ + str r5, [sp, #208] @ 0xd0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #224] @ 0xe0 │ │ │ │ + str r2, [sp, #256] @ 0x100 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldc2 0, cr0, [r8], {69} @ 0x45 │ │ │ │ + stc2 0, cr0, [r0], #276 @ 0x114 │ │ │ │ ldr.w r2, [pc, #1308] @ 38ec30 │ │ │ │ movs r3, #20 │ │ │ │ ldr.w r1, [pc, #1308] @ 38ec34 │ │ │ │ str r0, [sp, #0] │ │ │ │ add r2, pc │ │ │ │ str r3, [sp, #4] │ │ │ │ add r1, pc │ │ │ │ @@ -1056965,140 +1056965,140 @@ │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r0, #0] │ │ │ │ lsrs r3, r0 │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ - str r4, [sp, #256] @ 0x100 │ │ │ │ + str r4, [sp, #288] @ 0x120 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #560] @ 0x230 │ │ │ │ + str r4, [sp, #592] @ 0x250 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r1, [sp, #152] @ 0x98 │ │ │ │ + str r1, [sp, #184] @ 0xb8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xfb840045 │ │ │ │ - str r4, [sp, #400] @ 0x190 │ │ │ │ + @ instruction: 0xfb8c0045 │ │ │ │ + str r4, [sp, #432] @ 0x1b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #752] @ 0x2f0 │ │ │ │ + str r4, [sp, #784] @ 0x310 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #864] @ 0x360 │ │ │ │ + str r0, [sp, #896] @ 0x380 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xfb360045 │ │ │ │ - str r4, [sp, #616] @ 0x268 │ │ │ │ + @ instruction: 0xfb3e0045 │ │ │ │ + str r4, [sp, #648] @ 0x288 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #872] @ 0x368 │ │ │ │ + str r4, [sp, #904] @ 0x388 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #560] @ 0x230 │ │ │ │ + str r0, [sp, #592] @ 0x250 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xfaea0045 │ │ │ │ - str r4, [sp, #728] @ 0x2d8 │ │ │ │ + @ instruction: 0xfaf20045 │ │ │ │ + str r4, [sp, #760] @ 0x2f8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #24] │ │ │ │ + str r5, [sp, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [sp, #272] @ 0x110 │ │ │ │ + str r0, [sp, #304] @ 0x130 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xfaa20045 │ │ │ │ - str r4, [sp, #912] @ 0x390 │ │ │ │ + @ instruction: 0xfaaa0045 │ │ │ │ + str r4, [sp, #944] @ 0x3b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #104] @ 0x68 │ │ │ │ + str r5, [sp, #136] @ 0x88 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r7, #62] @ 0x3e │ │ │ │ + str r0, [sp, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xfa5a0045 │ │ │ │ - str r4, [sp, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xfa620045 │ │ │ │ + str r5, [sp, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #288] @ 0x120 │ │ │ │ + str r5, [sp, #320] @ 0x140 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r7, #60] @ 0x3c │ │ │ │ + ldrh r0, [r0, #62] @ 0x3e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xfa180045 │ │ │ │ - str r5, [sp, #160] @ 0xa0 │ │ │ │ + @ instruction: 0xfa200045 │ │ │ │ + str r5, [sp, #192] @ 0xc0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #344] @ 0x158 │ │ │ │ + str r5, [sp, #376] @ 0x178 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r6, #58] @ 0x3a │ │ │ │ + ldrh r6, [r7, #58] @ 0x3a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr??.w r0, [r6, #69] @ 0x45 │ │ │ │ - str r5, [sp, #256] @ 0x100 │ │ │ │ + ldr??.w r0, [lr, #69] @ 0x45 │ │ │ │ + str r5, [sp, #288] @ 0x120 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #504] @ 0x1f8 │ │ │ │ + str r5, [sp, #536] @ 0x218 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r6, #56] @ 0x38 │ │ │ │ + ldrh r2, [r7, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb.w r0, [r2, #69] @ 0x45 │ │ │ │ - str r5, [sp, #400] @ 0x190 │ │ │ │ + ldrsb.w r0, [sl, #69] @ 0x45 │ │ │ │ + str r5, [sp, #432] @ 0x1b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #632] @ 0x278 │ │ │ │ + str r5, [sp, #664] @ 0x298 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r5, #54] @ 0x36 │ │ │ │ + ldrh r6, [r6, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vst4.16 {d16-d19}, [lr], r5 │ │ │ │ - str r5, [sp, #528] @ 0x210 │ │ │ │ + ldr??.w r0, [r6, r5] │ │ │ │ + str r5, [sp, #560] @ 0x230 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #696] @ 0x2b8 │ │ │ │ + str r5, [sp, #728] @ 0x2d8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r4, #52] @ 0x34 │ │ │ │ + ldrh r6, [r5, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vst4.16 {d0-d3}, [r6], r5 │ │ │ │ - str r5, [sp, #592] @ 0x250 │ │ │ │ + vst4.16 {d0-d3}, [lr], r5 │ │ │ │ + str r5, [sp, #624] @ 0x270 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #712] @ 0x2c8 │ │ │ │ + str r5, [sp, #744] @ 0x2e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r4, #50] @ 0x32 │ │ │ │ + ldrh r2, [r5, #50] @ 0x32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str.w r0, [r2, #69] @ 0x45 │ │ │ │ - str r5, [sp, #624] @ 0x270 │ │ │ │ + str.w r0, [sl, #69] @ 0x45 │ │ │ │ + str r5, [sp, #656] @ 0x290 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #808] @ 0x328 │ │ │ │ + str r5, [sp, #840] @ 0x348 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r3, #48] @ 0x30 │ │ │ │ + ldrh r6, [r4, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr??.w r0, [lr, r5] │ │ │ │ - str r5, [sp, #728] @ 0x2d8 │ │ │ │ + strb.w r0, [r6, #69] @ 0x45 │ │ │ │ + str r5, [sp, #760] @ 0x2f8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #968] @ 0x3c8 │ │ │ │ + str r5, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r3, #46] @ 0x2e │ │ │ │ + ldrh r2, [r4, #46] @ 0x2e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh.w r0, [sl, r5] │ │ │ │ - str r5, [sp, #880] @ 0x370 │ │ │ │ + str.w r0, [r2, r5] │ │ │ │ + str r5, [sp, #912] @ 0x390 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #984] @ 0x3d8 │ │ │ │ + str r5, [sp, #1016] @ 0x3f8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r2, #44] @ 0x2c │ │ │ │ + ldrh r6, [r3, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf7f60045 │ │ │ │ - str r6, [sp, #72] @ 0x48 │ │ │ │ + @ instruction: 0xf7fe0045 │ │ │ │ + str r6, [sp, #104] @ 0x68 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #832] @ 0x340 │ │ │ │ + str r5, [sp, #864] @ 0x360 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r2, #42] @ 0x2a │ │ │ │ + ldrh r4, [r3, #42] @ 0x2a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf7b40045 │ │ │ │ - str r5, [sp, #1000] @ 0x3e8 │ │ │ │ + @ instruction: 0xf7bc0045 │ │ │ │ + str r6, [sp, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [sp, #416] @ 0x1a0 │ │ │ │ + str r6, [sp, #448] @ 0x1c0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r2, #40] @ 0x28 │ │ │ │ + ldrh r0, [r3, #40] @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf7700045 │ │ │ │ - str r6, [sp, #288] @ 0x120 │ │ │ │ + @ instruction: 0xf7780045 │ │ │ │ + str r6, [sp, #320] @ 0x140 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [sp, #488] @ 0x1e8 │ │ │ │ + str r6, [sp, #520] @ 0x208 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r2, #38] @ 0x26 │ │ │ │ + ldrh r6, [r3, #38] @ 0x26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf7360045 │ │ │ │ - str r6, [sp, #424] @ 0x1a8 │ │ │ │ + @ instruction: 0xf73e0045 │ │ │ │ + str r6, [sp, #456] @ 0x1c8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [sp, #656] @ 0x290 │ │ │ │ + str r6, [sp, #688] @ 0x2b0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r3, #36] @ 0x24 │ │ │ │ + ldrh r2, [r4, #36] @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf6fa0045 │ │ │ │ + @ instruction: 0xf7020045 │ │ │ │ ldr r2, [pc, #60] @ (38ed90 ) │ │ │ │ add.w r3, r6, #120 @ 0x78 │ │ │ │ ldr r1, [pc, #60] @ (38ed94 ) │ │ │ │ mov r0, r8 │ │ │ │ strd r5, r4, [sp] │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ @@ -1057114,21 +1057114,21 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #24] @ (38ed9c ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 38e3be │ │ │ │ nop │ │ │ │ - ldrb r6, [r0, #26] │ │ │ │ + ldrb r6, [r1, #26] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r5, [sp, #128] @ 0x80 │ │ │ │ + str r5, [sp, #160] @ 0xa0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r6, #22] │ │ │ │ + ldrh r0, [r7, #22] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adcs.w r0, r0, #12910592 @ 0xc50000 │ │ │ │ + adcs.w r0, r8, #12910592 @ 0xc50000 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 38e2f8 │ │ │ │ mov r3, r0 │ │ │ │ @@ -1057148,17 +1057148,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldrh r0, [r4, #20] │ │ │ │ + ldrh r0, [r5, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add.w r0, r0, #12910592 @ 0xc50000 │ │ │ │ + add.w r0, r8, #12910592 @ 0xc50000 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r1, #40] @ 0x28 │ │ │ │ @@ -1057238,21 +1057238,21 @@ │ │ │ │ mov r1, r5 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ nop │ │ │ │ - str r4, [sp, #552] @ 0x228 │ │ │ │ + str r4, [sp, #584] @ 0x248 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #208] @ 0xd0 │ │ │ │ + str r4, [sp, #240] @ 0xf0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #104] @ 0x68 │ │ │ │ + str r4, [sp, #136] @ 0x88 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ands.w r0, lr, #12910592 @ 0xc50000 │ │ │ │ + bic.w r0, r6, #12910592 @ 0xc50000 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #132] @ (38ef68 ) │ │ │ │ sub sp, #16 │ │ │ │ ldr r3, [pc, #132] @ (38ef6c ) │ │ │ │ @@ -1057307,19 +1057307,19 @@ │ │ │ │ bl 570e5c │ │ │ │ b.n 38ef26 │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ @ instruction: 0xfb0e0050 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r3, [sp, #704] @ 0x2c0 │ │ │ │ + str r3, [sp, #736] @ 0x2e0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf3b40045 │ │ │ │ + @ instruction: 0xf3bc0045 │ │ │ │ @ instruction: 0xface0050 │ │ │ │ - str r3, [sp, #344] @ 0x158 │ │ │ │ + str r3, [sp, #376] @ 0x178 │ │ │ │ lsls r1, r1, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2984] @ 0xba8 │ │ │ │ mov r8, r2 │ │ │ │ @@ -1057578,44 +1057578,44 @@ │ │ │ │ b.n 38f020 │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ @ instruction: 0xfa5c0050 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r3, [sp, #56] @ 0x38 │ │ │ │ + str r3, [sp, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [sp, #728] @ 0x2d8 │ │ │ │ + str r2, [sp, #760] @ 0x2f8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf2ba0045 │ │ │ │ + movt r0, #8261 @ 0x2045 │ │ │ │ ldr??.w r0, [r4, #80] @ 0x50 │ │ │ │ - str r2, [sp, #120] @ 0x78 │ │ │ │ + str r2, [sp, #152] @ 0x98 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf2220045 │ │ │ │ - str r2, [sp, #24] │ │ │ │ + @ instruction: 0xf22a0045 │ │ │ │ + str r2, [sp, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - addw r0, sl, #69 @ 0x45 │ │ │ │ - str r1, [sp, #808] @ 0x328 │ │ │ │ + @ instruction: 0xf2120045 │ │ │ │ + str r1, [sp, #840] @ 0x348 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - rsb r0, lr, #69 @ 0x45 │ │ │ │ - str r1, [sp, #136] @ 0x88 │ │ │ │ + rsbs r0, r6, #69 @ 0x45 │ │ │ │ + str r1, [sp, #168] @ 0xa8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf1260045 │ │ │ │ - str r1, [sp, #40] @ 0x28 │ │ │ │ + @ instruction: 0xf12e0045 │ │ │ │ + str r1, [sp, #72] @ 0x48 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add.w r0, lr, #69 @ 0x45 │ │ │ │ - str r0, [sp, #968] @ 0x3c8 │ │ │ │ + adds.w r0, r6, #69 @ 0x45 │ │ │ │ + str r0, [sp, #1000] @ 0x3e8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf0f60045 │ │ │ │ - str r0, [sp, #872] @ 0x368 │ │ │ │ + @ instruction: 0xf0fe0045 │ │ │ │ + str r0, [sp, #904] @ 0x388 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf0de0045 │ │ │ │ - str r0, [sp, #672] @ 0x2a0 │ │ │ │ + @ instruction: 0xf0e60045 │ │ │ │ + str r0, [sp, #704] @ 0x2c0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xf0ac0045 │ │ │ │ + @ instruction: 0xf0b40045 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3848] @ 0xf08 │ │ │ │ mov sl, r1 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -1058093,45 +1058093,45 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ @ instruction: 0xf7360050 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf7120050 │ │ │ │ - ldrh r6, [r3, #56] @ 0x38 │ │ │ │ + ldrh r6, [r4, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vhadd.s32 q0, q0, │ │ │ │ - ldrh r4, [r3, #54] @ 0x36 │ │ │ │ + vhadd.s32 q0, q4, │ │ │ │ + ldrh r4, [r4, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r6, #46] @ 0x2e │ │ │ │ + ldrh r0, [r7, #46] @ 0x2e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldcl 0, cr0, [r4, #276]! @ 0x114 │ │ │ │ - ldrh r6, [r6, #40] @ 0x28 │ │ │ │ + ldcl 0, cr0, [ip, #276]! @ 0x114 │ │ │ │ + ldrh r6, [r7, #40] @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldc 0, cr0, [sl, #-276]! @ 0xfffffeec │ │ │ │ - ldrh r0, [r4, #38] @ 0x26 │ │ │ │ + stcl 0, cr0, [r2, #-276] @ 0xfffffeec │ │ │ │ + ldrh r0, [r5, #38] @ 0x26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stcl 0, cr0, [r4], #276 @ 0x114 │ │ │ │ - ldrh r6, [r4, #36] @ 0x24 │ │ │ │ + stcl 0, cr0, [ip], #276 @ 0x114 │ │ │ │ + ldrh r6, [r5, #36] @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc 0, cr0, [sl], #276 @ 0x114 │ │ │ │ - ldrh r4, [r7, #34] @ 0x22 │ │ │ │ + ldc 0, cr0, [r2], #276 @ 0x114 │ │ │ │ + ldrh r4, [r0, #36] @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stc 0, cr0, [r0], {69} @ 0x45 │ │ │ │ - ldrh r4, [r6, #32] │ │ │ │ + stc 0, cr0, [r8], {69} @ 0x45 │ │ │ │ + ldrh r4, [r7, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r6, #32] │ │ │ │ + ldrh r4, [r7, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r5, #30] │ │ │ │ + ldrh r4, [r6, #30] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xebf00045 │ │ │ │ - ldrh r6, [r1, #30] │ │ │ │ + @ instruction: 0xebf80045 │ │ │ │ + ldrh r6, [r2, #30] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - rsbs r0, r8, r5, lsl #1 │ │ │ │ - ldrh r2, [r5, #26] │ │ │ │ + @ instruction: 0xebe00045 │ │ │ │ + ldrh r2, [r6, #26] │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr r6, [sp, #120] @ 0x78 │ │ │ │ adds r5, #1 │ │ │ │ cmp fp, r5 │ │ │ │ mov ip, r6 │ │ │ │ beq.w 38fa14 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ @@ -1058669,95 +1058669,95 @@ │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ str r2, [sp, #84] @ 0x54 │ │ │ │ movs r7, #0 │ │ │ │ add r2, sp, #132 @ 0x84 │ │ │ │ str r2, [sp, #96] @ 0x60 │ │ │ │ b.n 38ff3e │ │ │ │ ... │ │ │ │ - ldrh r6, [r7, #16] │ │ │ │ + ldrh r6, [r0, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r5, #16] │ │ │ │ + ldrh r0, [r6, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bic.w r0, sl, r5, lsl #1 │ │ │ │ - ldrh r2, [r1, #16] │ │ │ │ + bics.w r0, r2, r5, lsl #1 │ │ │ │ + ldrh r2, [r2, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - and.w r0, sl, r5, lsl #1 │ │ │ │ - ldrh r4, [r5, #14] │ │ │ │ + ands.w r0, r2, r5, lsl #1 │ │ │ │ + ldrh r4, [r6, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strd r0, r0, [ip, #276]! @ 0x114 │ │ │ │ - ldrh r0, [r1, #14] │ │ │ │ + ldrd r0, r0, [r4, #276]! @ 0x114 │ │ │ │ + ldrh r0, [r2, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strd r0, r0, [r8, #276] @ 0x114 │ │ │ │ - ldrh r6, [r0, #10] │ │ │ │ + ldrd r0, r0, [r0, #276] @ 0x114 │ │ │ │ + ldrh r6, [r1, #10] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r4, #6] │ │ │ │ + ldrh r2, [r5, #6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strd r0, r0, [r4], #276 @ 0x114 │ │ │ │ - ldrh r6, [r0, #6] │ │ │ │ + strd r0, r0, [ip], #276 @ 0x114 │ │ │ │ + ldrh r6, [r1, #6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xe8c80045 │ │ │ │ - ldrh r6, [r2, #0] │ │ │ │ + @ instruction: 0xe8d00045 │ │ │ │ + ldrh r6, [r3, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r1, #62] @ 0x3e │ │ │ │ + strh r6, [r2, #62] @ 0x3e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38fdc8 │ │ │ │ + b.n 38fdd8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r6, #60] @ 0x3c │ │ │ │ + strh r6, [r7, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38fda0 │ │ │ │ + b.n 38fdb0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r4, [r3, #60] @ 0x3c │ │ │ │ + strh r4, [r4, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38fd70 │ │ │ │ + b.n 38fd80 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r2, [r4, #58] @ 0x3a │ │ │ │ + strh r2, [r5, #58] @ 0x3a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38fd08 │ │ │ │ + b.n 38fd18 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r0, #58] @ 0x3a │ │ │ │ + strh r6, [r1, #58] @ 0x3a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38fcd8 │ │ │ │ + b.n 38fce8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r4, [r7, #54] @ 0x36 │ │ │ │ + strh r4, [r0, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38fc4c │ │ │ │ + b.n 38fc5c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r2, [r4, #54] @ 0x36 │ │ │ │ + strh r2, [r5, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38fc20 │ │ │ │ + b.n 38fc30 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r0, #54] @ 0x36 │ │ │ │ + strh r6, [r1, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38fbf0 │ │ │ │ + b.n 38fc00 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r4, [r5, #52] @ 0x34 │ │ │ │ + strh r4, [r6, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38fbc4 │ │ │ │ + b.n 38fbd4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r4, [r1, #52] @ 0x34 │ │ │ │ + strh r4, [r2, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r0, #54] @ 0x36 │ │ │ │ + strh r2, [r1, #54] @ 0x36 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r1, #50] @ 0x32 │ │ │ │ + strh r0, [r2, #50] @ 0x32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38fb0c │ │ │ │ + b.n 38fb1c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r0, [r2, #48] @ 0x30 │ │ │ │ + strh r0, [r3, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38faa4 │ │ │ │ + b.n 38fab4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r0, [r6, #44] @ 0x2c │ │ │ │ + strh r0, [r7, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38f9ec │ │ │ │ + b.n 38f9fc │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r4, [r5, #42] @ 0x2a │ │ │ │ + strh r4, [r6, #42] @ 0x2a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r7, #42] @ 0x2a │ │ │ │ + strh r4, [r0, #44] @ 0x2c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 38f990 │ │ │ │ + b.n 38f9a0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ cmp r3, #0 │ │ │ │ bne.n 38ff3a │ │ │ │ vabs.f64 d6, d0 │ │ │ │ vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ vldr d7, [r1] │ │ │ │ @@ -1059030,65 +1059030,65 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 38fb08 │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 3903b8 ) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ - strh r6, [r1, #22] │ │ │ │ + strh r6, [r2, #22] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 390748 │ │ │ │ + b.n 390758 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r5, #20] │ │ │ │ + strh r6, [r6, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 390710 │ │ │ │ + b.n 390720 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r4, [r2, #20] │ │ │ │ + strh r4, [r3, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3906e4 │ │ │ │ + b.n 3906f4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r6, #18] │ │ │ │ + strh r6, [r7, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3906b0 │ │ │ │ + b.n 3906c0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r2, [r3, #18] │ │ │ │ + strh r2, [r4, #18] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 390684 │ │ │ │ + b.n 390694 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r0, [r4, #16] │ │ │ │ + strh r0, [r5, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 390618 │ │ │ │ + b.n 390628 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r0, [r6, #14] │ │ │ │ + strh r0, [r7, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3905c0 │ │ │ │ + b.n 3905d0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r2, #14] │ │ │ │ + strh r6, [r3, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 390594 │ │ │ │ + b.n 3905a4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r4, [r7, #12] │ │ │ │ + strh r4, [r0, #14] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 390568 │ │ │ │ + b.n 390578 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r2, [r4, #12] │ │ │ │ + strh r2, [r5, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 39053c │ │ │ │ + b.n 39054c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r0, [r1, #12] │ │ │ │ + strh r0, [r2, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 390510 │ │ │ │ + b.n 390520 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r2, [r3, #10] │ │ │ │ + strh r2, [r4, #10] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 3904bc │ │ │ │ + b.n 3904cc │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r0, [r0, #10] │ │ │ │ + strh r0, [r1, #10] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - b.n 390490 │ │ │ │ + b.n 3904a0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ mov r5, r0 │ │ │ │ @@ -1059177,21 +1059177,21 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ mov r1, r5 │ │ │ │ bl 17f78 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - strh r2, [r5, #2] │ │ │ │ + strh r2, [r6, #2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r2, #0] │ │ │ │ + strh r4, [r3, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r7, #31] │ │ │ │ + strh r2, [r0, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - svc 252 @ 0xfc │ │ │ │ + b.n 390314 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #456] @ (3904e8 ) │ │ │ │ sub sp, #40 @ 0x28 │ │ │ │ @@ -1059371,62 +1059371,62 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 3903ae │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ b.n 390294 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r0, [r5, #29] │ │ │ │ + ldrb r0, [r6, #29] │ │ │ │ lsls r1, r1, #1 │ │ │ │ vrecps.f32 , , │ │ │ │ - ldrb r6, [r4, #31] │ │ │ │ + ldrb r6, [r5, #31] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r2, #0] │ │ │ │ + strh r6, [r3, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsls r3, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r0, [r5, #28] │ │ │ │ + ldrb r0, [r6, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - svc 44 @ 0x2c │ │ │ │ + svc 52 @ 0x34 │ │ │ │ lsls r5, r0, #1 │ │ │ │ b.n 39019c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrb r2, [r6, #27] │ │ │ │ + ldrb r2, [r7, #27] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - udf #246 @ 0xf6 │ │ │ │ + udf #254 @ 0xfe │ │ │ │ lsls r5, r0, #1 │ │ │ │ @ instruction: 0xeae5ffff │ │ │ │ mcr2 15, 0, pc, cr7, cr15, {7} @ │ │ │ │ - ldrb r4, [r6, #26] │ │ │ │ + ldrb r4, [r7, #26] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - udf #184 @ 0xb8 │ │ │ │ + udf #192 @ 0xc0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r2, [r3, #26] │ │ │ │ + ldrb r2, [r4, #26] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - udf #158 @ 0x9e │ │ │ │ + udf #166 @ 0xa6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsh r0, [r7, r7] │ │ │ │ + str r0, [r0, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r7, #28] │ │ │ │ + ldrb r2, [r0, #29] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r5, #28] │ │ │ │ + ldrb r6, [r6, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r7, #21] │ │ │ │ + ldrb r0, [r0, #22] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb r6, [r5, #24] │ │ │ │ + ldrb r6, [r6, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - udf #50 @ 0x32 │ │ │ │ + udf #58 @ 0x3a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r4, [r2, #24] │ │ │ │ + ldrb r4, [r3, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - udf #24 │ │ │ │ + udf #32 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r6, [r6, #23] │ │ │ │ + ldrb r6, [r7, #23] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ble.n 390548 │ │ │ │ + udf #0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 39030c │ │ │ │ @@ -1059447,17 +1059447,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldrb r4, [r0, #21] │ │ │ │ + ldrb r4, [r1, #21] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ble.n 390634 │ │ │ │ + ble.n 390644 │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ ldr r4, [sp, #12] │ │ │ │ cmp r4, #0 │ │ │ │ ble.n 390630 │ │ │ │ @@ -1059519,15 +1059519,15 @@ │ │ │ │ add r1, pc │ │ │ │ bl 519a2c │ │ │ │ mov r3, r0 │ │ │ │ movs r0, #1 │ │ │ │ str r3, [r4, #4] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ nop │ │ │ │ - ldrsb r0, [r5, r0] │ │ │ │ + ldrsb r0, [r6, r0] │ │ │ │ lsls r6, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (3906dc ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1059568,15 +1059568,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ b.n 390dc4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r6, [r4, #20] │ │ │ │ + ldrb r6, [r5, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ b.n 390d5c │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1059805,19 +1059805,19 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ b.n 390f98 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r6, [r1, #13] │ │ │ │ + ldrb r6, [r2, #13] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r5, #10] │ │ │ │ + ldrb r2, [r6, #10] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bls.n 390ab8 │ │ │ │ + bls.n 390ac8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldrb.w r1, [r2, #253] @ 0xfd │ │ │ │ vmul.f64 d9, d1, d3 │ │ │ │ vldr d2, [r2, #8] │ │ │ │ mov.w r2, r8, lsl #3 │ │ │ │ add.w ip, r6, r2 │ │ │ │ add r2, r9 │ │ │ │ @@ -1060060,25 +1060060,25 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ble.n 390cb0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - strb r0, [r5, #29] │ │ │ │ + strb r0, [r6, #29] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bvs.n 390d78 │ │ │ │ + bvs.n 390d88 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r2, [r7, #28] │ │ │ │ + strb r2, [r0, #29] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bvs.n 390d24 │ │ │ │ + bvs.n 390d34 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r0, [r4, #28] │ │ │ │ + strb r0, [r5, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bpl.n 390cf8 │ │ │ │ + bpl.n 390d08 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ cmp r3, #0 │ │ │ │ ldr.w lr, [sp, #28] │ │ │ │ mov r5, r1 │ │ │ │ ldr r4, [sp, #24] │ │ │ │ mov.w r1, #0 │ │ │ │ @@ -1060646,27 +1060646,27 @@ │ │ │ │ ... │ │ │ │ bgt.n 3913e4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ blt.n 391370 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - strb r2, [r5, #22] │ │ │ │ + strb r2, [r6, #22] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bmi.n 391464 │ │ │ │ + bmi.n 391474 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r6, [r2, #17] │ │ │ │ + strb r6, [r3, #17] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r5, #13] │ │ │ │ + strb r4, [r6, #13] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bcs.n 3913f8 │ │ │ │ + bcs.n 391408 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r6, [r1, #10] │ │ │ │ + strb r6, [r2, #10] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r4, #9] │ │ │ │ + strb r4, [r5, #9] │ │ │ │ lsls r1, r1, #1 │ │ │ │ str.w r2, [r1, r3, lsl #2] │ │ │ │ adds r3, #1 │ │ │ │ ldr r0, [sp, #148] @ 0x94 │ │ │ │ cmp r0, r3 │ │ │ │ bgt.n 391390 │ │ │ │ mov r0, r4 │ │ │ │ @@ -1061156,51 +1061156,51 @@ │ │ │ │ mov r0, r5 │ │ │ │ bl 4d4714 │ │ │ │ str r4, [sp, #48] @ 0x30 │ │ │ │ str r0, [sp, #64] @ 0x40 │ │ │ │ mov r4, r6 │ │ │ │ b.n 39192e │ │ │ │ ... │ │ │ │ - strb r4, [r4, #0] │ │ │ │ + strb r4, [r5, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r6, #88] @ 0x58 │ │ │ │ + ldr r4, [r7, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r7} │ │ │ │ + ldmia r4!, {r3, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r2, #88] @ 0x58 │ │ │ │ + ldr r4, [r3, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4!, {r5, r6} │ │ │ │ + ldmia r4!, {r3, r5, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r0, #84] @ 0x54 │ │ │ │ + ldr r4, [r1, #84] @ 0x54 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r4, {r4} │ │ │ │ + ldmia r4, {r3, r4} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r4, #80] @ 0x50 │ │ │ │ + ldr r4, [r5, #80] @ 0x50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r3!, {r4, r5, r6, r7} │ │ │ │ + ldmia r3, {r3, r4, r5, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [r5, #72] @ 0x48 │ │ │ │ + ldr r6, [r6, #72] @ 0x48 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r1, #64] @ 0x40 │ │ │ │ + ldr r2, [r2, #64] @ 0x40 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r4, r6, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r2, [r5, #60] @ 0x3c │ │ │ │ + ldr r2, [r6, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r4, r5, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r2, [r1, #60] @ 0x3c │ │ │ │ + ldr r2, [r2, #60] @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r4, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r4, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r2, [r5, #56] @ 0x38 │ │ │ │ + ldr r2, [r6, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r2, {r1, r2, r4, r5, r6} │ │ │ │ + ldmia r2, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r3, #52] @ 0x34 │ │ │ │ + ldr r0, [r4, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ adds r7, #1 │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ cmp r7, r2 │ │ │ │ bge.n 3919c8 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ ldr r0, [sp, #44] @ 0x2c │ │ │ │ @@ -1061391,65 +1061391,65 @@ │ │ │ │ ldr.w r3, [fp, #36] @ 0x24 │ │ │ │ mov r2, r6 │ │ │ │ cmp r6, r3 │ │ │ │ it ge │ │ │ │ movge r2, r3 │ │ │ │ str r2, [sp, #68] @ 0x44 │ │ │ │ b.w 39115e │ │ │ │ - ldr r6, [r4, #32] │ │ │ │ + ldr r6, [r5, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r4, r5, r6, r7} │ │ │ │ + ldmia r0!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r0, #32] │ │ │ │ + ldr r4, [r1, #32] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r6, r7} │ │ │ │ + ldmia r0!, {r1, r2, r4, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r5, #28] │ │ │ │ + ldr r0, [r6, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r1, r4, r5, r7} │ │ │ │ + ldmia r0!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r1, #28] │ │ │ │ + ldr r4, [r2, #28] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r4, r7} │ │ │ │ + ldmia r0!, {r1, r2, r3, r4, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r6, #24] │ │ │ │ + ldr r0, [r7, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r0!, {r1, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r2, #24] │ │ │ │ + ldr r4, [r3, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3, r4, r6} │ │ │ │ + ldmia r0!, {r1, r2, r5, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r7, #20] │ │ │ │ + ldr r0, [r0, #24] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r1, r6} │ │ │ │ + ldmia r0!, {r1, r3, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r3, #20] │ │ │ │ + ldr r4, [r4, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r5} │ │ │ │ + ldmia r0!, {r1, r2, r3, r5} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r0, #20] │ │ │ │ + ldr r0, [r1, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldmia r0!, {r1, r3} │ │ │ │ + ldmia r0!, {r1, r4} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r4, #16] │ │ │ │ + ldr r4, [r5, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r1, #16] │ │ │ │ + ldr r0, [r2, #16] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r1, r4, r6, r7} │ │ │ │ + stmia r7!, {r1, r3, r4, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r5, #12] │ │ │ │ + ldr r4, [r6, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r4, r5, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r5, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r2, #12] │ │ │ │ + ldr r0, [r3, #12] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r7!, {r1, r3, r4, r7} │ │ │ │ + stmia r7!, {r1, r5, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #892] @ (391f48 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1061793,110 +1061793,110 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldmia r6!, {r1, r2, r5} │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r4, #124] @ 0x7c │ │ │ │ + str r2, [r5, #124] @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ bl 527f56 │ │ │ │ - ldr r0, [r4, #0] │ │ │ │ + ldr r0, [r5, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r7, #124] @ 0x7c │ │ │ │ + ldr r0, [r0, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsls r7, r3, #18 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [r6, #120] @ 0x78 │ │ │ │ + str r4, [r7, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r7} │ │ │ │ + stmia r6!, {r3, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldmia r5!, {r1, r3, r4, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r0, [r0, #120] @ 0x78 │ │ │ │ + str r0, [r1, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r2, r3, r6} │ │ │ │ + stmia r6!, {r2, r4, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldrd pc, pc, [r7, #1020] @ 0x3fc │ │ │ │ @ instruction: 0xe995ffff │ │ │ │ - str r2, [r0, #116] @ 0x74 │ │ │ │ + str r2, [r1, #116] @ 0x74 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r6!, {r1, r2, r3} │ │ │ │ + stmia r6!, {r1, r2, r4} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r0, [r5, #112] @ 0x70 │ │ │ │ + str r0, [r6, #112] @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r2, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r2, [r2, #116] @ 0x74 │ │ │ │ + str r2, [r3, #116] @ 0x74 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r0, #120] @ 0x78 │ │ │ │ + str r4, [r1, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r1, #120] @ 0x78 │ │ │ │ + str r0, [r2, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r0, #124] @ 0x7c │ │ │ │ + str r6, [r1, #124] @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r0, #108] @ 0x6c │ │ │ │ + str r4, [r1, #108] @ 0x6c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r4, r7} │ │ │ │ + stmia r5!, {r3, r4, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r2, [r5, #104] @ 0x68 │ │ │ │ + str r2, [r6, #104] @ 0x68 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r4, r5, r6} │ │ │ │ + stmia r5!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r1, #120] @ 0x78 │ │ │ │ + str r4, [r2, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r3, #124] @ 0x7c │ │ │ │ + str r6, [r4, #124] @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r4, #100] @ 0x64 │ │ │ │ + str r2, [r5, #100] @ 0x64 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r5} │ │ │ │ + stmia r5!, {r1, r2, r4, r5} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r0, #0] │ │ │ │ + ldr r0, [r1, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r6, #120] @ 0x78 │ │ │ │ + str r2, [r7, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r3, #96] @ 0x60 │ │ │ │ + str r2, [r4, #96] @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r4, [r7, #92] @ 0x5c │ │ │ │ + str r4, [r0, #96] @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r2, r6, r7} │ │ │ │ + stmia r4!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r0, [r1, #124] @ 0x7c │ │ │ │ + str r0, [r2, #124] @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r0, #0] │ │ │ │ + ldr r6, [r1, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r6, #88] @ 0x58 │ │ │ │ + str r6, [r7, #88] @ 0x58 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r7} │ │ │ │ + stmia r4!, {r1, r3, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r5, #0] │ │ │ │ + ldr r4, [r6, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r4, #124] @ 0x7c │ │ │ │ + str r2, [r5, #124] @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r5, #84] @ 0x54 │ │ │ │ + str r6, [r6, #84] @ 0x54 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r4!, {r1, r3, r4, r5} │ │ │ │ + stmia r4!, {r1, r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r0, #0] │ │ │ │ + ldr r0, [r1, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r4, #4] │ │ │ │ + ldr r0, [r5, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r4, #80] @ 0x50 │ │ │ │ + str r0, [r5, #80] @ 0x50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r3!, {r2, r3, r5, r6, r7} │ │ │ │ + stmia r3!, {r2, r4, r5, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [r5, #8] │ │ │ │ + ldr r0, [r6, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r0, #4] │ │ │ │ + ldr r0, [r1, #4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r3, #76] @ 0x4c │ │ │ │ + str r0, [r4, #76] @ 0x4c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r3!, {r2, r5, r7} │ │ │ │ + stmia r3!, {r2, r3, r5, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ mov.w r2, #4294967295 @ 0xffffffff │ │ │ │ ldr r1, [pc, #152] @ (3920b8 ) │ │ │ │ strd r2, r2, [sp, #4] │ │ │ │ mvn.w r3, #2147483648 @ 0x80000000 │ │ │ │ ldr r2, [pc, #148] @ (3920bc ) │ │ │ │ add r1, pc │ │ │ │ @@ -1061948,29 +1061948,29 @@ │ │ │ │ nop.w │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ - ldr r0, [r0, #0] │ │ │ │ + ldr r0, [r1, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r3, #120] @ 0x78 │ │ │ │ + str r2, [r4, #120] @ 0x78 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r6, #56] @ 0x38 │ │ │ │ + str r2, [r7, #56] @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r4, r5, r6} │ │ │ │ + stmia r2!, {r1, r2, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r6, [r4, #124] @ 0x7c │ │ │ │ + str r6, [r5, #124] @ 0x7c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r4, #0] │ │ │ │ + ldr r4, [r5, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r5, #52] @ 0x34 │ │ │ │ + str r4, [r6, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r2!, {r3, r4, r5} │ │ │ │ + stmia r2!, {r6} │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 391bbc │ │ │ │ @@ -1061991,17 +1061991,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - str r4, [r7, #44] @ 0x2c │ │ │ │ + str r4, [r0, #48] @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r1!, {r3, r6, r7} │ │ │ │ + stmia r1!, {r4, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -1062085,25 +1062085,25 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #32] @ (392218 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3921e2 │ │ │ │ - str r4, [r6, #112] @ 0x70 │ │ │ │ + str r4, [r7, #112] @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r1, #112] @ 0x70 │ │ │ │ + str r0, [r2, #112] @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r1, #112] @ 0x70 │ │ │ │ + str r2, [r2, #112] @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r0!, {r3, r4, r5, r6, r7} │ │ │ │ + stmia r1!, {} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r2, [r5, #108] @ 0x6c │ │ │ │ + str r2, [r6, #108] @ 0x6c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - stmia r0!, {r3, r4, r6, r7} │ │ │ │ + stmia r0!, {r5, r6, r7} │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2848] @ 0xb20 │ │ │ │ subw sp, sp, #1204 @ 0x4b4 │ │ │ │ @@ -1062483,37 +1062483,37 @@ │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ ... │ │ │ │ stmia r7!, {r1, r3, r5, r7} │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [r2, #96] @ 0x60 │ │ │ │ + str r6, [r3, #96] @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r6, #96] @ 0x60 │ │ │ │ + str r6, [r7, #96] @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r7, #92] @ 0x5c │ │ │ │ + str r0, [r0, #96] @ 0x60 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - it al │ │ │ │ - lslal r5, r0, #1 │ │ │ │ + nop {15} │ │ │ │ + lsls r5, r0, #1 │ │ │ │ stmia r7!, {r1} │ │ │ │ lsls r0, r2, #1 │ │ │ │ - str r2, [r7, #88] @ 0x58 │ │ │ │ + str r2, [r0, #92] @ 0x5c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - itet ge │ │ │ │ - lslge r5, r0, #1 │ │ │ │ - strlt r2, [r5, #88] @ 0x58 │ │ │ │ + itee lt │ │ │ │ + lsllt r5, r0, #1 │ │ │ │ + strge r2, [r6, #88] @ 0x58 │ │ │ │ lslge r1, r1, #1 │ │ │ │ - str r0, [r7, #60] @ 0x3c │ │ │ │ + str r0, [r0, #64] @ 0x40 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r7, #48] @ 0x30 │ │ │ │ + str r0, [r0, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - pop {r3, r5, pc} │ │ │ │ + pop {r4, r5, pc} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - str r2, [r1, #52] @ 0x34 │ │ │ │ + str r2, [r2, #52] @ 0x34 │ │ │ │ lsls r1, r1, #1 │ │ │ │ ldr.w r3, [fp] │ │ │ │ adds r7, #1 │ │ │ │ cmp r7, r3 │ │ │ │ bge.w 3929f0 │ │ │ │ ldr.w r3, [sl] │ │ │ │ add r2, sp, #144 @ 0x90 │ │ │ │ @@ -1062817,25 +1062817,25 @@ │ │ │ │ b.n 3922f2 │ │ │ │ nop.w │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ ... │ │ │ │ - str r4, [r1, #20] │ │ │ │ + str r4, [r2, #20] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r6, #8] │ │ │ │ + str r4, [r7, #8] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r5, #0] │ │ │ │ + str r4, [r6, #0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r6, [r4, r6] │ │ │ │ + ldrsh r6, [r5, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r0, [r5, r4] │ │ │ │ + ldrsh r0, [r6, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbnz r0, 3929f6 │ │ │ │ + cbnz r0, 3929f8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r6, [sp, #52] @ 0x34 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ ldr r2, [sp, #76] @ 0x4c │ │ │ │ adds r3, #8 │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ @@ -1063413,139 +1063413,139 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #268] @ (393158 ) │ │ │ │ mov r1, r7 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 3922f2 │ │ │ │ ... │ │ │ │ - ldrsh r4, [r0, r3] │ │ │ │ + ldrsh r4, [r1, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb8b2 │ │ │ │ + @ instruction: 0xb8ba │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsh r4, [r4, r2] │ │ │ │ + ldrsh r4, [r5, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb892 │ │ │ │ + @ instruction: 0xb89a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsh r4, [r0, r2] │ │ │ │ + ldrsh r4, [r1, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb872 │ │ │ │ + @ instruction: 0xb87a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsh r4, [r4, r1] │ │ │ │ + ldrsh r4, [r5, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb852 │ │ │ │ + @ instruction: 0xb85a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsh r4, [r0, r1] │ │ │ │ + ldrsh r4, [r1, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb832 │ │ │ │ + @ instruction: 0xb83a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsh r4, [r4, r0] │ │ │ │ + ldrsh r4, [r5, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb812 │ │ │ │ + @ instruction: 0xb81a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrsh r4, [r0, r0] │ │ │ │ + ldrsh r4, [r1, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb7f2 │ │ │ │ + @ instruction: 0xb7fa │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r4, [r4, r7] │ │ │ │ + ldrb r4, [r5, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb7d2 │ │ │ │ + @ instruction: 0xb7da │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r2, [r0, r7] │ │ │ │ + ldrb r2, [r1, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb7b0 │ │ │ │ + @ instruction: 0xb7b8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r4, [r4, r6] │ │ │ │ + ldrb r4, [r5, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb790 │ │ │ │ + @ instruction: 0xb798 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r2, [r4, r5] │ │ │ │ + ldrb r2, [r5, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb750 │ │ │ │ + @ instruction: 0xb758 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r0, [r0, r5] │ │ │ │ + ldrb r0, [r1, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb72e │ │ │ │ + @ instruction: 0xb736 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r6, [r3, r4] │ │ │ │ + ldrb r6, [r4, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb70c │ │ │ │ + @ instruction: 0xb714 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r0, [r6, r3] │ │ │ │ + ldrb r0, [r7, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb6de │ │ │ │ + @ instruction: 0xb6e6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r6, [r1, r3] │ │ │ │ + ldrb r6, [r2, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb6bc │ │ │ │ + @ instruction: 0xb6c4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r4, [r5, r2] │ │ │ │ + ldrb r4, [r6, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - @ instruction: 0xb69a │ │ │ │ + @ instruction: 0xb6a2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrb r6, [r4, r1] │ │ │ │ + ldrb r6, [r5, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r2, r3] │ │ │ │ + ldrb r0, [r3, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r4, r7] │ │ │ │ + ldrh r6, [r5, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r2, r4, r6, r7, lr} │ │ │ │ + push {r1, r2, r3, r4, r6, r7, lr} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrh r6, [r0, r7] │ │ │ │ + ldrh r6, [r1, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r2, r4, r5, r7, lr} │ │ │ │ + push {r1, r2, r3, r4, r5, r7, lr} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrh r2, [r3, r6] │ │ │ │ + ldrh r2, [r4, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r3, r7, lr} │ │ │ │ + push {r1, r4, r7, lr} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrh r6, [r7, r5] │ │ │ │ + ldrh r6, [r0, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r1, r2, r3, r5, r6, lr} │ │ │ │ + push {r1, r2, r4, r5, r6, lr} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrh r4, [r2, r5] │ │ │ │ + ldrh r4, [r3, r5] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - push {r2, r6, lr} │ │ │ │ + push {r2, r3, r6, lr} │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldrh r2, [r2, r4] │ │ │ │ + ldrh r2, [r3, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r0, r6] │ │ │ │ + ldrh r4, [r1, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r0, r7] │ │ │ │ + ldr r6, [r1, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r4, 39318c │ │ │ │ + cbz r4, 39318e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [r4, r6] │ │ │ │ + ldr r6, [r5, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r6, 39318c │ │ │ │ + cbz r6, 39318e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [r5, r4] │ │ │ │ - lsls r1, r1, #1 │ │ │ │ ldr r6, [r6, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r6, 39317c │ │ │ │ + ldr r6, [r7, r4] │ │ │ │ + lsls r1, r1, #1 │ │ │ │ + cbz r6, 39317e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [r2, r4] │ │ │ │ + ldr r6, [r3, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cbz r6, 39317c │ │ │ │ + cbz r6, 39317e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [r6, r3] │ │ │ │ + ldr r6, [r7, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - uxtb r6, r4 │ │ │ │ + uxtb r6, r5 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [r2, r3] │ │ │ │ + ldr r6, [r3, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - uxtb r6, r0 │ │ │ │ + uxtb r6, r1 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [r6, r2] │ │ │ │ + ldr r6, [r7, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - uxth r6, r4 │ │ │ │ + uxth r6, r5 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [r2, r2] │ │ │ │ + ldr r6, [r3, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - uxth r6, r0 │ │ │ │ + uxth r6, r1 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2776] @ 0xad8 │ │ │ │ ldr r5, [pc, #700] @ (393430 ) │ │ │ │ @@ -1063810,49 +1063810,49 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ @ instruction: 0xb87e │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #984 @ 0x3d8 │ │ │ │ + add r5, sp, #1016 @ 0x3f8 │ │ │ │ lsls r3, r1, #1 │ │ │ │ - ldrsb r6, [r4, r3] │ │ │ │ + ldrsb r6, [r5, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - sub sp, #344 @ 0x158 │ │ │ │ + sub sp, #376 @ 0x178 │ │ │ │ lsls r5, r0, #1 │ │ │ │ @ instruction: 0xb7f0 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - ldrsb r2, [r5, r1] │ │ │ │ + ldrsb r2, [r6, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r4, [r5, r3] │ │ │ │ + ldrsb r4, [r6, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r2, r6] │ │ │ │ + ldr r6, [r3, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r6, [r4, r7] │ │ │ │ + strb r6, [r5, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, sp, #856 @ 0x358 │ │ │ │ + add r7, sp, #888 @ 0x378 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r6, [r1, r7] │ │ │ │ + strb r6, [r2, r7] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, sp, #760 @ 0x2f8 │ │ │ │ + add r7, sp, #792 @ 0x318 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r6, [r6, r6] │ │ │ │ + strb r6, [r7, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, sp, #664 @ 0x298 │ │ │ │ + add r7, sp, #696 @ 0x2b8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r4, [r3, r6] │ │ │ │ + strb r4, [r4, r6] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r7, sp, #560 @ 0x230 │ │ │ │ + add r7, sp, #592 @ 0x250 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r4, [r5, r4] │ │ │ │ + strb r4, [r6, r4] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r1, r3] │ │ │ │ + strb r2, [r2, r3] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r6, sp, #744 @ 0x2e8 │ │ │ │ + add r6, sp, #776 @ 0x308 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [pc, #992] @ (393868 ) │ │ │ │ movw r5, #2133 @ 0x855 │ │ │ │ ldr r6, [pc, #992] @ (39386c ) │ │ │ │ ldr r2, [r1, #24] │ │ │ │ @@ -1064207,35 +1064207,35 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ bcs.n 393848 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - ldrsb r6, [r2, r6] │ │ │ │ + ldrsb r6, [r3, r6] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strb r2, [r5, r0] │ │ │ │ + strb r2, [r6, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r1, r2] │ │ │ │ + strh r4, [r2, r2] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, sp, #496 @ 0x1f0 │ │ │ │ + add r4, sp, #528 @ 0x210 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r6, [r3, r1] │ │ │ │ + strh r6, [r4, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, sp, #312 @ 0x138 │ │ │ │ + add r4, sp, #344 @ 0x158 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh r4, [r0, r1] │ │ │ │ + strh r4, [r1, r1] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, sp, #208 @ 0xd0 │ │ │ │ + add r4, sp, #240 @ 0xf0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strb r0, [r6, r5] │ │ │ │ + strb r0, [r7, r5] │ │ │ │ lsls r4, r1, #1 │ │ │ │ - strh r0, [r0, r0] │ │ │ │ + strh r0, [r1, r0] │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r4, r2] │ │ │ │ + strb r6, [r5, r2] │ │ │ │ lsls r4, r1, #1 │ │ │ │ subs r3, r2, #1 │ │ │ │ cmp r3, r6 │ │ │ │ ldr r3, [r5, #0] │ │ │ │ add.w r6, r6, #1 │ │ │ │ add r3, fp │ │ │ │ ite eq │ │ │ │ @@ -1064546,31 +1064546,31 @@ │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #243 @ 0xf3 │ │ │ │ ... │ │ │ │ - ldr r7, [pc, #368] @ (393dac ) │ │ │ │ + ldr r7, [pc, #400] @ (393dcc ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, sp, #304 @ 0x130 │ │ │ │ + add r1, sp, #336 @ 0x150 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r7, [pc, #96] @ (393ca4 ) │ │ │ │ + ldr r7, [pc, #128] @ (393cc4 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, sp, #32 │ │ │ │ + add r1, sp, #64 @ 0x40 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [pc, #1016] @ (394044 ) │ │ │ │ + ldr r7, [pc, #24] @ (393c64 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, sp, #952 @ 0x3b8 │ │ │ │ + add r0, sp, #984 @ 0x3d8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r6, [pc, #656] @ (393ee4 ) │ │ │ │ + ldr r6, [pc, #688] @ (393f04 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [pc, #784] @ (393f68 ) │ │ │ │ + ldr r5, [pc, #816] @ (393f88 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r0, r3] │ │ │ │ + str r2, [r1, r3] │ │ │ │ lsls r4, r1, #1 │ │ │ │ ldrd r6, r8, [sp, #120] @ 0x78 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [r2, #60] @ 0x3c │ │ │ │ cmp r3, #0 │ │ │ │ ble.w 393e4c │ │ │ │ add r7, sp, #156 @ 0x9c │ │ │ │ @@ -1064854,31 +1064854,31 @@ │ │ │ │ ldr r0, [pc, #52] @ (394010 ) │ │ │ │ mov r1, fp │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 39331c │ │ │ │ nop │ │ │ │ ... │ │ │ │ - ldr r2, [pc, #1016] @ (3943ec ) │ │ │ │ + ldr r3, [pc, #24] @ (39400c ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, pc, #952 @ (adr r4, 3943b0 ) │ │ │ │ + add r4, pc, #984 @ (adr r4, 3943d0 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r2, [pc, #920] @ (394394 ) │ │ │ │ + ldr r2, [pc, #952] @ (3943b4 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r4, pc, #856 @ (adr r4, 394358 ) │ │ │ │ + add r4, pc, #888 @ (adr r4, 394378 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r1, [pc, #896] @ (394384 ) │ │ │ │ + ldr r1, [pc, #928] @ (3943a4 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [pc, #896] @ (394388 ) │ │ │ │ + ldr r1, [pc, #928] @ (3943a8 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r3, pc, #832 @ (adr r3, 39434c ) │ │ │ │ + add r3, pc, #864 @ (adr r3, 39436c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r1, [pc, #32] @ (394030 ) │ │ │ │ + ldr r1, [pc, #64] @ (394050 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, pc, #992 @ (adr r2, 3943f4 ) │ │ │ │ + add r3, pc, #0 @ (adr r3, 394014 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r0, [pc, #824] @ (394350 ) │ │ │ │ movw r1, #2700 @ 0xa8c │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #816] @ (394354 ) │ │ │ │ @@ -1065161,71 +1065161,71 @@ │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3942d8 │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ - ldr r0, [pc, #760] @ (39464c ) │ │ │ │ + ldr r0, [pc, #792] @ (39466c ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r2, pc, #696 @ (adr r2, 394610 ) │ │ │ │ + add r2, pc, #728 @ (adr r2, 394630 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r0, [pc, #200] @ (394424 ) │ │ │ │ + ldr r0, [pc, #232] @ (394444 ) │ │ │ │ lsls r1, r1, #1 │ │ │ │ - bxns fp │ │ │ │ + bxns ip │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #328 @ (adr r1, 3944ac ) │ │ │ │ + add r1, pc, #360 @ (adr r1, 3944cc ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bx r2 │ │ │ │ + bx r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r1, pc, #32 @ (adr r1, 39438c ) │ │ │ │ + add r1, pc, #64 @ (adr r1, 3943ac ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mov sl, lr │ │ │ │ + mov sl, pc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #904 @ (adr r0, 3946fc ) │ │ │ │ + add r0, pc, #936 @ (adr r0, 39471c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mov lr, r7 │ │ │ │ + mov lr, r8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #696 @ (adr r0, 394634 ) │ │ │ │ + add r0, pc, #728 @ (adr r0, 394654 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mov sl, r4 │ │ │ │ + mov sl, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #584 @ (adr r0, 3945cc ) │ │ │ │ + add r0, pc, #616 @ (adr r0, 3945ec ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mov lr, r0 │ │ │ │ + mov lr, r1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #472 @ (adr r0, 394564 ) │ │ │ │ + add r0, pc, #504 @ (adr r0, 394584 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mov r0, sp │ │ │ │ + mov r0, lr │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #344 @ (adr r0, 3944ec ) │ │ │ │ + add r0, pc, #376 @ (adr r0, 39450c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mov r6, r5 │ │ │ │ + mov r6, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #120 @ (adr r0, 394414 ) │ │ │ │ + add r0, pc, #152 @ (adr r0, 394434 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mov r4, r2 │ │ │ │ + mov r4, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - add r0, pc, #8 @ (adr r0, 3943ac ) │ │ │ │ + add r0, pc, #40 @ (adr r0, 3943cc ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp ip, lr │ │ │ │ + cmp ip, pc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r7, [sp, #904] @ 0x388 │ │ │ │ + ldr r7, [sp, #936] @ 0x3a8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp sl, fp │ │ │ │ + cmp sl, ip │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r7, [sp, #800] @ 0x320 │ │ │ │ + ldr r7, [sp, #832] @ 0x340 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r8, r8 │ │ │ │ + cmp r8, r9 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r7, [sp, #696] @ 0x2b8 │ │ │ │ + ldr r7, [sp, #728] @ 0x2d8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp lr, r4 │ │ │ │ + cmp lr, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r7, [sp, #592] @ 0x250 │ │ │ │ + ldr r7, [sp, #624] @ 0x270 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ ldr r0, [sp, #80] @ 0x50 │ │ │ │ ldr r1, [r3, #0] │ │ │ │ bl 52b6f4 │ │ │ │ mov fp, r0 │ │ │ │ cmp r0, #1 │ │ │ │ @@ -1065404,55 +1065404,55 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #92] @ (394618 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 394506 │ │ │ │ nop │ │ │ │ - add r6, sl │ │ │ │ + add r6, fp │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [sp, #280] @ 0x118 │ │ │ │ + ldr r6, [sp, #312] @ 0x138 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - add r4, r3 │ │ │ │ + add r4, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [sp, #48] @ 0x30 │ │ │ │ + ldr r6, [sp, #80] @ 0x50 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - add r0, r0 │ │ │ │ + add r0, r1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #960] @ 0x3c0 │ │ │ │ + ldr r5, [sp, #992] @ 0x3e0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mvns r6, r4 │ │ │ │ + mvns r6, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #848] @ 0x350 │ │ │ │ + ldr r5, [sp, #880] @ 0x370 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - mvns r6, r0 │ │ │ │ + mvns r6, r1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #720] @ 0x2d0 │ │ │ │ + ldr r5, [sp, #752] @ 0x2f0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bics r4, r5 │ │ │ │ + bics r4, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #616] @ 0x268 │ │ │ │ + ldr r5, [sp, #648] @ 0x288 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - muls r4, r5 │ │ │ │ + muls r4, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - muls r4, r7 │ │ │ │ + bics r4, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #424] @ 0x1a8 │ │ │ │ + ldr r5, [sp, #456] @ 0x1c8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - muls r2, r4 │ │ │ │ + muls r2, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #320] @ 0x140 │ │ │ │ + ldr r5, [sp, #352] @ 0x160 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - muls r4, r0 │ │ │ │ + muls r4, r1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #200] @ 0xc8 │ │ │ │ + ldr r5, [sp, #232] @ 0xe8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - orrs r0, r5 │ │ │ │ + orrs r0, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [sp, #88] @ 0x58 │ │ │ │ + ldr r5, [sp, #120] @ 0x78 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3784] @ 0xec8 │ │ │ │ sub sp, #260 @ 0x104 │ │ │ │ @@ -1065793,51 +1065793,51 @@ │ │ │ │ ... │ │ │ │ add r3, pc, #744 @ (adr r3, 394cbc ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ add r3, pc, #648 @ (adr r3, 394c64 ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - negs r2, r5 │ │ │ │ + negs r2, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [sp, #360] @ 0x168 │ │ │ │ + ldr r4, [sp, #392] @ 0x188 │ │ │ │ lsls r5, r0, #1 │ │ │ │ add r3, pc, #440 @ (adr r3, 394ba0 ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - rors r0, r4 │ │ │ │ + rors r0, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsls r6, r1 │ │ │ │ + lsls r6, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r2, [sp, #536] @ 0x218 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - eors r6, r4 │ │ │ │ + eors r6, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [sp, #344] @ 0x158 │ │ │ │ + ldr r2, [sp, #376] @ 0x178 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [r3, #0] │ │ │ │ + ldr r4, [r4, #0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r7, #248 @ 0xf8 │ │ │ │ + ands r0, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r0, #120] @ 0x78 │ │ │ │ + str r6, [r1, #120] @ 0x78 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r7, #126 @ 0x7e │ │ │ │ + subs r7, #134 @ 0x86 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [sp, #440] @ 0x1b8 │ │ │ │ + ldr r1, [sp, #472] @ 0x1d8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r7, #102 @ 0x66 │ │ │ │ + subs r7, #110 @ 0x6e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [sp, #344] @ 0x158 │ │ │ │ + ldr r1, [sp, #376] @ 0x178 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r7, #60 @ 0x3c │ │ │ │ + subs r7, #68 @ 0x44 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [sp, #176] @ 0xb0 │ │ │ │ + ldr r1, [sp, #208] @ 0xd0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r7, #34 @ 0x22 │ │ │ │ + subs r7, #42 @ 0x2a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r1, [sp, #72] @ 0x48 │ │ │ │ + ldr r1, [sp, #104] @ 0x68 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r5, [sp, #148] @ 0x94 │ │ │ │ cmp r5, #0 │ │ │ │ beq.w 394ea8 │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ movs r6, #0 │ │ │ │ ldr r7, [sp, #96] @ 0x60 │ │ │ │ @@ -1066584,73 +1066584,73 @@ │ │ │ │ movs r0, r0 │ │ │ │ asrs r0, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r4, #12 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r0, r6, #18 │ │ │ │ movs r0, r0 │ │ │ │ - subs r5, #130 @ 0x82 │ │ │ │ + subs r5, #138 @ 0x8a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r7, [sp, #448] @ 0x1c0 │ │ │ │ + str r7, [sp, #480] @ 0x1e0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r5, #102 @ 0x66 │ │ │ │ + subs r5, #110 @ 0x6e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r7, [sp, #336] @ 0x150 │ │ │ │ + str r7, [sp, #368] @ 0x170 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r4, #238 @ 0xee │ │ │ │ + subs r4, #246 @ 0xf6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r4, #182 @ 0xb6 │ │ │ │ + subs r4, #190 @ 0xbe │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [sp, #656] @ 0x290 │ │ │ │ + str r6, [sp, #688] @ 0x2b0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r4, #150 @ 0x96 │ │ │ │ + subs r4, #158 @ 0x9e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [sp, #528] @ 0x210 │ │ │ │ + str r6, [sp, #560] @ 0x230 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - add r4, pc, #96 @ (adr r4, 395238 ) │ │ │ │ + add r4, pc, #128 @ (adr r4, 395258 ) │ │ │ │ lsls r6, r0, #1 │ │ │ │ - subs r2, #254 @ 0xfe │ │ │ │ + subs r3, #6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #952] @ 0x3b8 │ │ │ │ + str r4, [sp, #984] @ 0x3d8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r2, #186 @ 0xba │ │ │ │ + subs r2, #194 @ 0xc2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #132 @ 0x84 │ │ │ │ + subs r2, #140 @ 0x8c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #464] @ 0x1d0 │ │ │ │ + str r4, [sp, #496] @ 0x1f0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r2, #104 @ 0x68 │ │ │ │ + subs r2, #112 @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #352] @ 0x160 │ │ │ │ + str r4, [sp, #384] @ 0x180 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r2, #70 @ 0x46 │ │ │ │ + subs r2, #78 @ 0x4e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [sp, #216] @ 0xd8 │ │ │ │ + str r4, [sp, #248] @ 0xf8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r1, #202 @ 0xca │ │ │ │ + subs r1, #210 @ 0xd2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r2, #124 @ 0x7c │ │ │ │ + subs r2, #132 @ 0x84 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r1, #178 @ 0xb2 │ │ │ │ + subs r1, #186 @ 0xba │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r3, [sp, #648] @ 0x288 │ │ │ │ + str r3, [sp, #680] @ 0x2a8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r1, #132 @ 0x84 │ │ │ │ + subs r1, #140 @ 0x8c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r3, [sp, #464] @ 0x1d0 │ │ │ │ + str r3, [sp, #496] @ 0x1f0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r1, #94 @ 0x5e │ │ │ │ + subs r1, #102 @ 0x66 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r1, #240 @ 0xf0 │ │ │ │ + subs r1, #248 @ 0xf8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, #206 @ 0xce │ │ │ │ + subs r0, #214 @ 0xd6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r1, #160 @ 0xa0 │ │ │ │ + subs r1, #168 @ 0xa8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r5, [pc, #16] @ (395238 ) │ │ │ │ + ldr r5, [pc, #48] @ (395258 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ movw r8, #1474 @ 0x5c2 │ │ │ │ bl 52d2c4 │ │ │ │ ldr.w r3, [pc, #1440] @ 3957d4 │ │ │ │ movs r2, #4 │ │ │ │ mov r1, r9 │ │ │ │ @@ -1067161,67 +1067161,67 @@ │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #108] @ (39583c ) │ │ │ │ add r0, pc │ │ │ │ b.n 3954dc │ │ │ │ nop │ │ │ │ - adds r6, #130 @ 0x82 │ │ │ │ + adds r6, #138 @ 0x8a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r5, #92 @ 0x5c │ │ │ │ + adds r5, #100 @ 0x64 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r1, #58] @ 0x3a │ │ │ │ + ldrh r2, [r2, #58] @ 0x3a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r5, #48 @ 0x30 │ │ │ │ + adds r5, #56 @ 0x38 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r3, #56] @ 0x38 │ │ │ │ + ldrh r6, [r4, #56] @ 0x38 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r4, #8 │ │ │ │ + adds r4, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r7, #46] @ 0x2e │ │ │ │ + ldrh r2, [r0, #48] @ 0x30 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, #152 @ 0x98 │ │ │ │ + adds r2, #160 @ 0xa0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #98 @ 0x62 │ │ │ │ + adds r2, #106 @ 0x6a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #40 @ 0x28 │ │ │ │ + adds r2, #48 @ 0x30 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r3, #32] │ │ │ │ + ldrh r0, [r4, #32] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, #10 │ │ │ │ + adds r2, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r7, #30] │ │ │ │ + ldrh r2, [r0, #32] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r1, #216 @ 0xd8 │ │ │ │ + adds r1, #224 @ 0xe0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r1, #30] │ │ │ │ + ldrh r0, [r2, #30] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r1, #180 @ 0xb4 │ │ │ │ + adds r1, #188 @ 0xbc │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r4, #28] │ │ │ │ + ldrh r4, [r5, #28] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r1, #134 @ 0x86 │ │ │ │ + adds r1, #142 @ 0x8e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r4, [r6, #26] │ │ │ │ + ldrh r4, [r7, #26] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r1, #96 @ 0x60 │ │ │ │ + adds r1, #104 @ 0x68 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, #90 @ 0x5a │ │ │ │ + adds r2, #98 @ 0x62 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r1, #72 @ 0x48 │ │ │ │ + adds r1, #80 @ 0x50 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r7, #24] │ │ │ │ + ldrh r2, [r0, #26] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r1, #50 @ 0x32 │ │ │ │ + adds r1, #58 @ 0x3a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r0, [r4, #24] │ │ │ │ + ldrh r0, [r5, #24] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r1, #20 │ │ │ │ + adds r1, #28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r0, #24] │ │ │ │ + ldrh r6, [r1, #24] │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ ldr r4, [r1, #0] │ │ │ │ sub sp, #20 │ │ │ │ @@ -1067413,19 +1067413,19 @@ │ │ │ │ bl 15144 │ │ │ │ movs r3, #0 │ │ │ │ strd r3, r3, [r4] │ │ │ │ str r3, [r4, #8] │ │ │ │ add sp, #20 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop │ │ │ │ - adds r0, #78 @ 0x4e │ │ │ │ + adds r0, #86 @ 0x56 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, #76 @ 0x4c │ │ │ │ + adds r0, #84 @ 0x54 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r6, #100 @ 0x64 │ │ │ │ + cmp r6, #108 @ 0x6c │ │ │ │ lsls r1, r1, #1 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #176] @ (395b40 ) │ │ │ │ sub sp, #16 │ │ │ │ @@ -1067499,19 +1067499,19 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldrh r2, [r4, #58] @ 0x3a │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #224 @ 0xe0 │ │ │ │ + cmp r5, #232 @ 0xe8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r5, #224 @ 0xe0 │ │ │ │ + cmp r5, #232 @ 0xe8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r2, #62] @ 0x3e │ │ │ │ + strh r6, [r3, #62] @ 0x3e │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldrh r4, [r2, #54] @ 0x36 │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ @@ -1067813,21 +1067813,21 @@ │ │ │ │ b.n 395f5a │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldrh r2, [r0, #50] @ 0x32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r4, #216 @ 0xd8 │ │ │ │ + cmp r4, #224 @ 0xe0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r4, #60 @ 0x3c │ │ │ │ + cmp r4, #68 @ 0x44 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #104 @ 0x68 │ │ │ │ + cmp r2, #112 @ 0x70 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r2, #66 @ 0x42 │ │ │ │ + cmp r2, #74 @ 0x4a │ │ │ │ lsls r1, r1, #1 │ │ │ │ str.w r9, [r0, #8] │ │ │ │ movs r6, #0 │ │ │ │ str.w r8, [r0, #28] │ │ │ │ str r6, [r0, #4] │ │ │ │ str r6, [r0, #24] │ │ │ │ mov r0, sl │ │ │ │ @@ -1068499,107 +1068499,107 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #196] @ (3966bc ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 395fba │ │ │ │ nop │ │ │ │ - cmp r1, #82 @ 0x52 │ │ │ │ + cmp r1, #90 @ 0x5a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r7, #24] │ │ │ │ + strh r6, [r0, #26] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r1, #52 @ 0x34 │ │ │ │ + cmp r1, #60 @ 0x3c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r4, #24] │ │ │ │ + strh r0, [r5, #24] │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldrh r2, [r6, #16] │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r0, #204 @ 0xcc │ │ │ │ + cmp r0, #212 @ 0xd4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r2, [r0, #22] │ │ │ │ + strh r2, [r1, #22] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cmp r0, #62 @ 0x3e │ │ │ │ + cmp r0, #70 @ 0x46 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - cmp r0, #8 │ │ │ │ + cmp r0, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r4, [r6, #14] │ │ │ │ + strh r4, [r7, #14] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r7, #234 @ 0xea │ │ │ │ + movs r7, #242 @ 0xf2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r6, [r2, #14] │ │ │ │ + strh r6, [r3, #14] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r7, #204 @ 0xcc │ │ │ │ + movs r7, #212 @ 0xd4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strh r0, [r7, #12] │ │ │ │ + strh r0, [r0, #14] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r6, #60 @ 0x3c │ │ │ │ + movs r6, #68 @ 0x44 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r4, #148 @ 0x94 │ │ │ │ + movs r4, #156 @ 0x9c │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r0, #26] │ │ │ │ + ldrb r2, [r1, #26] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r4, #120 @ 0x78 │ │ │ │ + movs r4, #128 @ 0x80 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r4, #25] │ │ │ │ + ldrb r6, [r5, #25] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r4, #90 @ 0x5a │ │ │ │ + movs r4, #98 @ 0x62 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r1, #25] │ │ │ │ + ldrb r0, [r2, #25] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r4, #64 @ 0x40 │ │ │ │ + movs r4, #72 @ 0x48 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r5, #24] │ │ │ │ + ldrb r6, [r6, #24] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r4, #38 @ 0x26 │ │ │ │ + movs r4, #46 @ 0x2e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r2, #24] │ │ │ │ + ldrb r4, [r3, #24] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r4, #10 │ │ │ │ + movs r4, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r7, #23] │ │ │ │ + ldrb r0, [r0, #24] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r3, #232 @ 0xe8 │ │ │ │ + movs r3, #240 @ 0xf0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r2, #23] │ │ │ │ + ldrb r6, [r3, #23] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r3, #160 @ 0xa0 │ │ │ │ + movs r3, #168 @ 0xa8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r3, #166 @ 0xa6 │ │ │ │ + movs r3, #174 @ 0xae │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r2, #22] │ │ │ │ + ldrb r4, [r3, #22] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r3, #140 @ 0x8c │ │ │ │ + movs r3, #148 @ 0x94 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r7, #21] │ │ │ │ + ldrb r2, [r0, #22] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r3, #114 @ 0x72 │ │ │ │ + movs r3, #122 @ 0x7a │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r4, #21] │ │ │ │ + ldrb r0, [r5, #21] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r3, #86 @ 0x56 │ │ │ │ + movs r3, #94 @ 0x5e │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r0, #21] │ │ │ │ + ldrb r4, [r1, #21] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r3, #58 @ 0x3a │ │ │ │ + movs r3, #66 @ 0x42 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r5, #20] │ │ │ │ + ldrb r0, [r6, #20] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r3, #32 │ │ │ │ + movs r3, #40 @ 0x28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r1, #20] │ │ │ │ + ldrb r6, [r2, #20] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r3, #6 │ │ │ │ + movs r3, #14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r6, #19] │ │ │ │ + ldrb r4, [r7, #19] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - movs r2, #236 @ 0xec │ │ │ │ + movs r2, #244 @ 0xf4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r3, #19] │ │ │ │ + ldrb r2, [r4, #19] │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3880] @ 0xf28 │ │ │ │ mov r4, r2 │ │ │ │ @@ -1069377,71 +1069377,71 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ strh r0, [r3, #24] │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ strh r2, [r2, #22] │ │ │ │ lsls r0, r2, #1 │ │ │ │ + movs r1, #44 @ 0x2c │ │ │ │ + lsls r1, r1, #1 │ │ │ │ movs r1, #36 @ 0x24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ movs r1, #28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r1, #20 │ │ │ │ - lsls r1, r1, #1 │ │ │ │ - subs r0, r6, #0 │ │ │ │ + subs r0, r7, #0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, r3, #7 │ │ │ │ + adds r2, r4, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r1, #31] │ │ │ │ + strb r0, [r2, #31] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r6, r7, #6 │ │ │ │ + adds r6, r0, #7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r5, #30] │ │ │ │ + strb r4, [r6, #30] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, r4, #6 │ │ │ │ + adds r2, r5, #6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r2, #30] │ │ │ │ + strb r0, [r3, #30] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r6, r3, r7 │ │ │ │ + subs r6, r4, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, r5, r6 │ │ │ │ + subs r0, r6, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r3, #22] │ │ │ │ + strb r0, [r4, #22] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r6, r5, r3 │ │ │ │ + subs r6, r6, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r3, #19] │ │ │ │ + strb r6, [r4, #19] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r4, r7, r2 │ │ │ │ + subs r4, r0, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r5, #18] │ │ │ │ + strb r4, [r6, #18] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r0, r4, r2 │ │ │ │ + subs r0, r5, r2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r2, #18] │ │ │ │ + strb r0, [r3, #18] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r4, r3, r1 │ │ │ │ + subs r4, r4, r1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r1, #17] │ │ │ │ + strb r2, [r2, #17] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r4, r5, r0 │ │ │ │ + subs r4, r6, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r3, #16] │ │ │ │ + strb r2, [r4, #16] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - subs r6, r0, r0 │ │ │ │ + subs r6, r1, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r7, #15] │ │ │ │ + strb r4, [r0, #16] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r6, r1, r7 │ │ │ │ + adds r6, r2, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r7, #14] │ │ │ │ + strb r4, [r0, #15] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r6, r5, r6 │ │ │ │ + adds r6, r6, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r3, #14] │ │ │ │ + strb r4, [r4, #14] │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr.w r2, [pc, #1236] @ 3974a8 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1069900,140 +1069900,140 @@ │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ ldrb r2, [r3, #8] │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - adds r4, r0, r3 │ │ │ │ + adds r4, r1, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ bl 23f4b6 │ │ │ │ - subs r2, r0, r0 │ │ │ │ + subs r2, r1, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, r2, r7 │ │ │ │ + adds r4, r3, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ lsls r1, r4, #21 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, r6, r1 │ │ │ │ + adds r0, r7, r1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r3, #9] │ │ │ │ + strb r6, [r4, #9] │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldrb r4, [r6, #5] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - adds r4, r6, r0 │ │ │ │ + adds r4, r7, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r4, #8] │ │ │ │ + strb r2, [r5, #8] │ │ │ │ lsls r5, r0, #1 │ │ │ │ @ instruction: 0xe9bbffff │ │ │ │ @ instruction: 0xea7fffff │ │ │ │ - asrs r0, r6, #31 │ │ │ │ + asrs r0, r7, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r4, #7] │ │ │ │ + strb r0, [r5, #7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r2, #31 │ │ │ │ + asrs r6, r3, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r0, #7] │ │ │ │ + strb r6, [r1, #7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r2, r7, #30 │ │ │ │ + asrs r2, r0, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r6, #6] │ │ │ │ + strb r0, [r7, #6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfa8a0048 │ │ │ │ - adds r4, r2, r3 │ │ │ │ + @ instruction: 0xfa920048 │ │ │ │ + adds r4, r3, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, r2, r3 │ │ │ │ + adds r4, r3, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, r2, r4 │ │ │ │ + adds r2, r3, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r6, #28 │ │ │ │ + asrs r4, r7, #28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r4, #4] │ │ │ │ + strb r4, [r5, #4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r2, r3, #28 │ │ │ │ + asrs r2, r4, #28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r1, #4] │ │ │ │ + strb r2, [r2, #4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, r2, r3 │ │ │ │ + adds r2, r3, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, r3, r4 │ │ │ │ + adds r0, r4, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r2, #27 │ │ │ │ + asrs r2, r3, #27 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r2, [r0, #3] │ │ │ │ + strb r2, [r1, #3] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf2180048 │ │ │ │ - adds r6, r4, r3 │ │ │ │ + @ instruction: 0xf2200048 │ │ │ │ + adds r6, r5, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r1, #26 │ │ │ │ + asrs r4, r2, #26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r7, #1] │ │ │ │ + strb r4, [r0, #2] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, r1, r3 │ │ │ │ + adds r2, r2, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, r0, r4 │ │ │ │ + adds r4, r1, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r1, #25 │ │ │ │ + asrs r0, r2, #25 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r0, [r7, #0] │ │ │ │ + strb r0, [r0, #1] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, r7, r4 │ │ │ │ + adds r2, r0, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, r3, r3 │ │ │ │ + adds r6, r4, r3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r0, #24 │ │ │ │ + asrs r2, r1, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r6, #124] @ 0x7c │ │ │ │ + ldr r2, [r7, #124] @ 0x7c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r4, r2, r4 │ │ │ │ + adds r4, r3, r4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r2, r5, r5 │ │ │ │ + adds r2, r6, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r0, r7, #22 │ │ │ │ + asrs r0, r0, #23 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r5, #120] @ 0x78 │ │ │ │ + ldr r0, [r6, #120] @ 0x78 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r6, r2, r5 │ │ │ │ + adds r6, r3, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r4, r1, r6 │ │ │ │ + adds r4, r2, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r6, #21 │ │ │ │ + asrs r4, r7, #21 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r4, #116] @ 0x74 │ │ │ │ + ldr r4, [r5, #116] @ 0x74 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, r4, r6 │ │ │ │ + adds r2, r5, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r0, r4, r5 │ │ │ │ + adds r0, r5, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r6, r5, #20 │ │ │ │ + asrs r6, r6, #20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r3, #112] @ 0x70 │ │ │ │ + ldr r6, [r4, #112] @ 0x70 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r2, r1, r6 │ │ │ │ + adds r2, r2, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, r7, r6 │ │ │ │ + adds r6, r0, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r2, r5, #19 │ │ │ │ + asrs r2, r6, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r3, #108] @ 0x6c │ │ │ │ + ldr r2, [r4, #108] @ 0x6c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r0, r4, r6 │ │ │ │ + adds r0, r5, r6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - adds r6, r4, r7 │ │ │ │ + adds r6, r5, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r4, r4, #18 │ │ │ │ + asrs r4, r5, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r4, [r2, #104] @ 0x68 │ │ │ │ + ldr r4, [r3, #104] @ 0x68 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adds r6, r7, r6 │ │ │ │ + adds r6, r0, r7 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - subs r0, r1, r0 │ │ │ │ + subs r0, r2, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r6, r3, #17 │ │ │ │ + asrs r6, r4, #17 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r1, #100] @ 0x64 │ │ │ │ + ldr r6, [r2, #100] @ 0x64 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 396fc4 │ │ │ │ @@ -1070054,17 +1070054,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - asrs r0, r7, #11 │ │ │ │ + asrs r0, r0, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r5, #76] @ 0x4c │ │ │ │ + ldr r0, [r6, #76] @ 0x4c │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ @@ -1070108,17 +1070108,17 @@ │ │ │ │ bl 17f78 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ movs r4, #1 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ nop │ │ │ │ - adds r2, r3, r0 │ │ │ │ + adds r2, r4, r0 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r2, #68] @ 0x44 │ │ │ │ + ldr r6, [r3, #68] @ 0x44 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (397704 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1070159,15 +1070159,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ strb r2, [r1, #13] │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r6, r2, #31 │ │ │ │ + asrs r6, r3, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ strb r0, [r2, #12] │ │ │ │ lsls r0, r2, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -1070255,21 +1070255,21 @@ │ │ │ │ nop │ │ │ │ strb r4, [r1, #11] │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ strb r4, [r5, #10] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r2, r4, #27 │ │ │ │ + asrs r2, r5, #27 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r3, #48] @ 0x30 │ │ │ │ + ldr r6, [r4, #48] @ 0x30 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r4, r0, #27 │ │ │ │ + asrs r4, r1, #27 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r0, #48] @ 0x30 │ │ │ │ + ldr r0, [r1, #48] @ 0x30 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2904] @ 0xb58 │ │ │ │ subw sp, sp, #1140 @ 0x474 │ │ │ │ @@ -1070560,45 +1070560,45 @@ │ │ │ │ b.n 397a44 │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ strb r4, [r1, #7] │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r6, #24 │ │ │ │ + asrs r4, r7, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - asrs r6, r2, #18 │ │ │ │ + asrs r6, r3, #18 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r2, #12] │ │ │ │ + ldr r2, [r3, #12] │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r4, [r5, #124] @ 0x7c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r5, #16 │ │ │ │ + asrs r4, r6, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r0, [r5, #4] │ │ │ │ + ldr r0, [r6, #4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r2, r2, #16 │ │ │ │ + asrs r2, r3, #16 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r1, #4] │ │ │ │ + ldr r6, [r2, #4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r6, #15 │ │ │ │ + asrs r6, r7, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r2, [r6, #0] │ │ │ │ + ldr r2, [r7, #0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r2, r3, #15 │ │ │ │ + asrs r2, r4, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldr r6, [r2, #0] │ │ │ │ + ldr r6, [r3, #0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r6, r7, #14 │ │ │ │ + asrs r6, r0, #15 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r2, [r7, #124] @ 0x7c │ │ │ │ + ldr r2, [r0, #0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r2, r4, #14 │ │ │ │ + asrs r2, r5, #14 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r3, #124] @ 0x7c │ │ │ │ + str r6, [r4, #124] @ 0x7c │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2896] @ 0xb50 │ │ │ │ subw sp, sp, #1148 @ 0x47c │ │ │ │ @@ -1071191,73 +1071191,73 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 397d14 │ │ │ │ ldr r4, [r6, #100] @ 0x64 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r1, #6 │ │ │ │ + asrs r4, r2, #6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r0, #92] @ 0x5c │ │ │ │ + str r6, [r1, #92] @ 0x5c │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r4, [r3, #76] @ 0x4c │ │ │ │ lsls r0, r2, #1 │ │ │ │ - asrs r4, r7, #3 │ │ │ │ + asrs r4, r0, #4 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r6, #80] @ 0x50 │ │ │ │ + str r6, [r7, #80] @ 0x50 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - asrs r2, r1, #2 │ │ │ │ + asrs r2, r2, #2 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r2, r0, #28 │ │ │ │ + lsrs r2, r1, #28 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r6, [r7, #48] @ 0x30 │ │ │ │ + str r6, [r0, #52] @ 0x34 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r5, #27 │ │ │ │ + lsrs r0, r6, #27 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r4, #48] @ 0x30 │ │ │ │ + str r4, [r5, #48] @ 0x30 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r7, #25 │ │ │ │ + lsrs r0, r0, #26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r6, #40] @ 0x28 │ │ │ │ + str r4, [r7, #40] @ 0x28 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r1, #24 │ │ │ │ + lsrs r4, r2, #24 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r1, #36] @ 0x24 │ │ │ │ + str r0, [r2, #36] @ 0x24 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r6, #22 │ │ │ │ + lsrs r4, r7, #22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r6, #28] │ │ │ │ + str r0, [r7, #28] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r3, #22 │ │ │ │ + lsrs r0, r4, #22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r2, #28] │ │ │ │ + str r4, [r3, #28] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r7, #21 │ │ │ │ + lsrs r4, r0, #22 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r7, #24] │ │ │ │ + str r0, [r0, #28] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r4, #21 │ │ │ │ + lsrs r0, r5, #21 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r3, #24] │ │ │ │ + str r4, [r4, #24] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r0, #21 │ │ │ │ + lsrs r4, r1, #21 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r0, #24] │ │ │ │ + str r0, [r1, #24] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r5, #20 │ │ │ │ + lsrs r0, r6, #20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r4, #20] │ │ │ │ + str r4, [r5, #20] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r1, #20 │ │ │ │ + lsrs r4, r2, #20 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r0, [r1, #20] │ │ │ │ + str r0, [r2, #20] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r6, #19 │ │ │ │ + lsrs r0, r7, #19 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - str r4, [r5, #16] │ │ │ │ + str r4, [r6, #16] │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2904] @ 0xb58 │ │ │ │ subw sp, sp, #1156 @ 0x484 │ │ │ │ mov sl, r0 │ │ │ │ @@ -1071687,63 +1071687,63 @@ │ │ │ │ b.n 398362 │ │ │ │ str r6, [r2, #120] @ 0x78 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ str r2, [r2, #104] @ 0x68 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsrs r2, r0, #12 │ │ │ │ + lsrs r2, r1, #12 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsh r6, [r7, r4] │ │ │ │ + ldrsh r6, [r0, r5] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r0, #11 │ │ │ │ + lsrs r4, r1, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - lsrs r2, r3, #5 │ │ │ │ + lsrs r2, r4, #5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r6, [r2, r6] │ │ │ │ + ldrb r6, [r3, r6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r0, #5 │ │ │ │ + lsrs r0, r1, #5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r7, r5] │ │ │ │ + ldrb r4, [r0, r6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r4, #3 │ │ │ │ + lsrs r0, r5, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r3, r4] │ │ │ │ + ldrb r4, [r4, r4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r6, r0, #3 │ │ │ │ + lsrs r6, r1, #3 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r2, [r0, r4] │ │ │ │ + ldrb r2, [r1, r4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r6, #1 │ │ │ │ + lsrs r4, r7, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r6, r2] │ │ │ │ + ldrb r0, [r7, r2] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r3, #1 │ │ │ │ + lsrs r0, r4, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r2, r2] │ │ │ │ + ldrb r4, [r3, r2] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r4, r7, #32 │ │ │ │ + lsrs r4, r0, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r7, r1] │ │ │ │ + ldrb r0, [r0, r2] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r4, #32 │ │ │ │ + lsrs r0, r5, #32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r3, r1] │ │ │ │ + ldrb r4, [r4, r1] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsrs r0, r0, #32 │ │ │ │ + lsrs r0, r1, #32 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r7, r0] │ │ │ │ + ldrb r4, [r0, r1] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r4, #31 │ │ │ │ + lsls r4, r5, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r0, [r4, r0] │ │ │ │ + ldrb r0, [r5, r0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r1, #31 │ │ │ │ + lsls r0, r2, #31 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrb r4, [r0, r0] │ │ │ │ + ldrb r4, [r1, r0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ ldr.w r4, [pc, #1536] @ 398d60 │ │ │ │ @@ -1072307,53 +1072307,53 @@ │ │ │ │ ... │ │ │ │ str r0, [r2, #40] @ 0x28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ str r6, [r4, #36] @ 0x24 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - lsls r0, r1, #26 │ │ │ │ + lsls r0, r2, #26 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r2, [r0, r3] │ │ │ │ + ldrh r2, [r1, r3] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r5, #25 │ │ │ │ + lsls r4, r6, #25 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrh r6, [r4, r2] │ │ │ │ + ldrh r6, [r5, r2] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r6, r6, #11 │ │ │ │ + lsls r6, r7, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r2, [r6, r4] │ │ │ │ + ldrsb r2, [r7, r4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r6, r3, #11 │ │ │ │ + lsls r6, r4, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r2, [r3, r4] │ │ │ │ + ldrsb r2, [r4, r4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r0, #11 │ │ │ │ + lsls r4, r1, #11 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r0, [r0, r4] │ │ │ │ + ldrsb r0, [r1, r4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r4, r1, #8 │ │ │ │ + lsls r4, r2, #8 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - ldrsb r0, [r1, r1] │ │ │ │ + ldrsb r0, [r2, r1] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r2, r2, #6 │ │ │ │ + lsls r2, r3, #6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r6, [r1, r7] │ │ │ │ + strb r6, [r2, r7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r7, #5 │ │ │ │ + lsls r0, r0, #6 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r6, r6] │ │ │ │ + strb r4, [r7, r6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r4, #5 │ │ │ │ + lsls r0, r5, #5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r3, r6] │ │ │ │ + strb r4, [r4, r6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - lsls r0, r1, #5 │ │ │ │ + lsls r0, r2, #5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - strb r4, [r0, r6] │ │ │ │ + strb r4, [r1, r6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r1, [r4, #116] @ 0x74 │ │ │ │ ldr r2, [r4, #108] @ 0x6c │ │ │ │ cmp r1, r2 │ │ │ │ bgt.w 398c4a │ │ │ │ ldr r2, [r4, #80] @ 0x50 │ │ │ │ mov r1, r9 │ │ │ │ @@ -1072992,83 +1072992,83 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #192] @ (399524 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 398818 │ │ │ │ - lsls r2, r3, #1 │ │ │ │ + lsls r2, r4, #1 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - movs r2, r4 │ │ │ │ + movs r2, r5 │ │ │ │ lsls r1, r1, #1 │ │ │ │ - vmla.i32 q8, q3, d8[0] │ │ │ │ - strb r0, [r4, r0] │ │ │ │ + vmla.i32 q8, q7, d8[0] │ │ │ │ + strb r0, [r5, r0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - vmla.i q8, q4, d0[2] │ │ │ │ - strb r2, [r0, r0] │ │ │ │ + vmla.i16 q8, q0, d0[1] │ │ │ │ + strb r2, [r1, r0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - vmla.i q0, q0, d0[2] │ │ │ │ - strh r2, [r7, r6] │ │ │ │ + vmla.i q0, q4, d0[2] │ │ │ │ + strh r2, [r0, r7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r2, [sp, #880] @ 0x370 │ │ │ │ + ldr r2, [sp, #912] @ 0x390 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - vhadd.u16 q8, q0, q4 │ │ │ │ - ldrb r4, [r5, #1] │ │ │ │ + vhadd.u16 q8, q4, q4 │ │ │ │ + ldrb r4, [r6, #1] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc2l 0, cr0, [sl, #288]! @ 0x120 │ │ │ │ - strh r6, [r4, r0] │ │ │ │ + ldc2l 0, cr0, [r2, #288]! @ 0x120 │ │ │ │ + strh r6, [r5, r0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc2l 0, cr0, [lr, #288] @ 0x120 │ │ │ │ - strh r2, [r1, r0] │ │ │ │ + ldc2l 0, cr0, [r6, #288] @ 0x120 │ │ │ │ + strh r2, [r2, r0] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc2 0, cr0, [r2, #288]! @ 0x120 │ │ │ │ - str r6, [r5, r7] │ │ │ │ + ldc2 0, cr0, [sl, #288]! @ 0x120 │ │ │ │ + str r6, [r6, r7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc2 0, cr0, [r6, #288] @ 0x120 │ │ │ │ - str r2, [r2, r7] │ │ │ │ + ldc2 0, cr0, [lr, #288] @ 0x120 │ │ │ │ + str r2, [r3, r7] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc2l 0, cr0, [r8, #-288] @ 0xfffffee0 │ │ │ │ - str r4, [r0, r6] │ │ │ │ + ldc2l 0, cr0, [r0, #-288] @ 0xfffffee0 │ │ │ │ + str r4, [r1, r6] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc2 0, cr0, [ip, #-288]! @ 0xfffffee0 │ │ │ │ - str r0, [r5, r5] │ │ │ │ + ldc2 0, cr0, [r4, #-288]! @ 0xfffffee0 │ │ │ │ + str r0, [r6, r5] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc2 0, cr0, [r0, #-288] @ 0xfffffee0 │ │ │ │ - str r4, [r7, r4] │ │ │ │ + stc2 0, cr0, [r8, #-288] @ 0xfffffee0 │ │ │ │ + str r4, [r0, r5] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc2l 0, cr0, [r4], #288 @ 0x120 │ │ │ │ - str r0, [r4, r4] │ │ │ │ + stc2l 0, cr0, [ip], #288 @ 0x120 │ │ │ │ + str r0, [r5, r4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc2l 0, cr0, [r8], {72} @ 0x48 │ │ │ │ - str r4, [r0, r4] │ │ │ │ + ldc2l 0, cr0, [r0], {72} @ 0x48 │ │ │ │ + str r4, [r1, r4] │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc2 0, cr0, [r2], #288 @ 0x120 │ │ │ │ - @ instruction: 0xfb180048 │ │ │ │ - ldr r7, [pc, #336] @ (399640 ) │ │ │ │ + ldc2 0, cr0, [sl], #288 @ 0x120 │ │ │ │ + @ instruction: 0xfb200048 │ │ │ │ + ldr r7, [pc, #368] @ (399660 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfaf00048 │ │ │ │ - ldr r7, [pc, #168] @ (3995a0 ) │ │ │ │ + @ instruction: 0xfaf80048 │ │ │ │ + ldr r7, [pc, #200] @ (3995c0 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfad20048 │ │ │ │ - ldr r7, [pc, #56] @ (399538 ) │ │ │ │ + @ instruction: 0xfada0048 │ │ │ │ + ldr r7, [pc, #88] @ (399558 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfab00048 │ │ │ │ - ldr r6, [pc, #944] @ (3998b8 ) │ │ │ │ + @ instruction: 0xfab80048 │ │ │ │ + ldr r6, [pc, #976] @ (3998d8 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfa920048 │ │ │ │ - ldr r6, [pc, #824] @ (399848 ) │ │ │ │ + @ instruction: 0xfa9a0048 │ │ │ │ + ldr r6, [pc, #856] @ (399868 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfa740048 │ │ │ │ - ldr r6, [pc, #704] @ (3997d8 ) │ │ │ │ + @ instruction: 0xfa7c0048 │ │ │ │ + ldr r6, [pc, #736] @ (3997f8 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfa560048 │ │ │ │ - ldr r6, [pc, #576] @ (399760 ) │ │ │ │ + @ instruction: 0xfa5e0048 │ │ │ │ + ldr r6, [pc, #608] @ (399780 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xfa340048 │ │ │ │ - ldr r6, [pc, #440] @ (3996e0 ) │ │ │ │ + @ instruction: 0xfa3c0048 │ │ │ │ + ldr r6, [pc, #472] @ (399700 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 398748 │ │ │ │ @@ -1073089,16 +1073089,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - ldrsh.w r0, [ip, r8] │ │ │ │ - ldr r5, [pc, #480] @ (399754 ) │ │ │ │ + vst4.16 {d16-d19}, [r4], r8 │ │ │ │ + ldr r5, [pc, #512] @ (399774 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r3, r2 │ │ │ │ sub sp, #12 │ │ │ │ @@ -1073121,16 +1073121,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - str??.w r0, [ip, #72] @ 0x48 │ │ │ │ - ldr r5, [pc, #160] @ (399664 ) │ │ │ │ + ldr??.w r0, [r4, #72] @ 0x48 │ │ │ │ + ldr r5, [pc, #192] @ (399684 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #1004] @ (3999c0 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1073515,90 +1073515,90 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 399692 │ │ │ │ nop │ │ │ │ strb r6, [r3, r0] │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh.w r0, [r2, #72] @ 0x48 │ │ │ │ + ldrh.w r0, [sl, #72] @ 0x48 │ │ │ │ mrc2 15, 7, pc, cr7, cr15, {7} │ │ │ │ vminnm.f16 , , │ │ │ │ - strh.w r0, [lr, #72] @ 0x48 │ │ │ │ - @ instruction: 0xfa340048 │ │ │ │ + ldrh.w r0, [r6, #72] @ 0x48 │ │ │ │ + @ instruction: 0xfa3c0048 │ │ │ │ lsls r7, r7, #16 │ │ │ │ movs r0, r0 │ │ │ │ - strb.w r0, [ip, r8] │ │ │ │ - ldr r4, [pc, #288] @ (399b08 ) │ │ │ │ + ldrb.w r0, [r4, r8] │ │ │ │ + ldr r4, [pc, #320] @ (399b28 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ strh r2, [r4, r5] │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf7d80048 │ │ │ │ - ldr r4, [pc, #80] @ (399a44 ) │ │ │ │ + @ instruction: 0xf7e00048 │ │ │ │ + ldr r4, [pc, #112] @ (399a64 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ svc 199 @ 0xc7 │ │ │ │ @ instruction: 0xffffdf25 │ │ │ │ - vqshl.u64 d31, d10, #63 @ 0x3f │ │ │ │ + vabdl.u , d31, d18 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldr r3, [pc, #856] @ (399d5c ) │ │ │ │ + ldr r3, [pc, #888] @ (399d7c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf7800048 │ │ │ │ - ldr r3, [pc, #752] @ (399cfc ) │ │ │ │ + @ instruction: 0xf7880048 │ │ │ │ + ldr r3, [pc, #784] @ (399d1c ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ svc 15 │ │ │ │ - vqshl.u64 , q7, #63 @ 0x3f │ │ │ │ + @ instruction: 0xfffff7e6 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrb.w r0, [ip, r8] │ │ │ │ - @ instruction: 0xf7340048 │ │ │ │ - ldr r3, [pc, #448] @ (399be0 ) │ │ │ │ - lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf71a0048 │ │ │ │ - ldr r3, [pc, #344] @ (399b80 ) │ │ │ │ - lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf7e80048 │ │ │ │ - strh.w r0, [r6, r8] │ │ │ │ - @ instruction: 0xf6e00048 │ │ │ │ - ldr r3, [pc, #112] @ (399aa8 ) │ │ │ │ + strh.w r0, [r4, r8] │ │ │ │ + @ instruction: 0xf73c0048 │ │ │ │ + ldr r3, [pc, #480] @ (399c00 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr.w r0, [r0, r8] │ │ │ │ - strb.w r0, [r4, r8] │ │ │ │ - @ instruction: 0xf69e0048 │ │ │ │ - ldr r2, [pc, #872] @ (399db0 ) │ │ │ │ - lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf6800048 │ │ │ │ - ldr r2, [pc, #744] @ (399d38 ) │ │ │ │ - lsls r5, r0, #1 │ │ │ │ - strb.w r0, [lr, r8] │ │ │ │ - ldrh.w r0, [ip, r8] │ │ │ │ - @ instruction: 0xf6340048 │ │ │ │ - ldr r2, [pc, #448] @ (399c20 ) │ │ │ │ - lsls r5, r0, #1 │ │ │ │ - strh.w r0, [r2, r8] │ │ │ │ - ldr.w r0, [r4, r8] │ │ │ │ - @ instruction: 0xf5e80048 │ │ │ │ - ldr r2, [pc, #144] @ (399b00 ) │ │ │ │ + @ instruction: 0xf7220048 │ │ │ │ + ldr r3, [pc, #376] @ (399ba0 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strh.w r0, [ip, r8] │ │ │ │ - ldr.w r0, [ip, r8] │ │ │ │ - sub.w r0, r6, #13107200 @ 0xc80000 │ │ │ │ - ldr r1, [pc, #904] @ (399e08 ) │ │ │ │ + @ instruction: 0xf7f00048 │ │ │ │ + strh.w r0, [lr, r8] │ │ │ │ + @ instruction: 0xf6e80048 │ │ │ │ + ldr r3, [pc, #144] @ (399ac8 ) │ │ │ │ + lsls r5, r0, #1 │ │ │ │ + ldr.w r0, [r8, r8] │ │ │ │ + strb.w r0, [ip, r8] │ │ │ │ + subw r0, r6, #2120 @ 0x848 │ │ │ │ + ldr r2, [pc, #904] @ (399dd0 ) │ │ │ │ + lsls r5, r0, #1 │ │ │ │ + @ instruction: 0xf6880048 │ │ │ │ + ldr r2, [pc, #776] @ (399d58 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ + ldrb.w r0, [r6, r8] │ │ │ │ str.w r0, [r4, r8] │ │ │ │ - strb.w r0, [lr, #72] @ 0x48 │ │ │ │ - sbc.w r0, ip, #13107200 @ 0xc80000 │ │ │ │ - ldr r1, [pc, #672] @ (399d30 ) │ │ │ │ - lsls r5, r0, #1 │ │ │ │ - ldr??.w r0, [r4, r8] │ │ │ │ - ldrh.w r0, [ip, #72] @ 0x48 │ │ │ │ - @ instruction: 0xf5260048 │ │ │ │ - ldr r1, [pc, #392] @ (399c28 ) │ │ │ │ - lsls r5, r0, #1 │ │ │ │ - ldr??.w r0, [r2, #72] @ 0x48 │ │ │ │ - strh.w r0, [r0, #72] @ 0x48 │ │ │ │ - @ instruction: 0xf4e20048 │ │ │ │ - ldr r1, [pc, #120] @ (399b28 ) │ │ │ │ + @ instruction: 0xf63c0048 │ │ │ │ + ldr r2, [pc, #480] @ (399c40 ) │ │ │ │ + lsls r5, r0, #1 │ │ │ │ + strh.w r0, [sl, r8] │ │ │ │ + ldr.w r0, [ip, r8] │ │ │ │ + @ instruction: 0xf5f00048 │ │ │ │ + ldr r2, [pc, #176] @ (399b20 ) │ │ │ │ + lsls r5, r0, #1 │ │ │ │ + ldrh.w r0, [r4, r8] │ │ │ │ + str??.w r0, [r4, r8] │ │ │ │ + sub.w r0, lr, #13107200 @ 0xc80000 │ │ │ │ + ldr r1, [pc, #936] @ (399e28 ) │ │ │ │ + lsls r5, r0, #1 │ │ │ │ + str.w r0, [ip, r8] │ │ │ │ + ldrb.w r0, [r6, #72] @ 0x48 │ │ │ │ + sbcs.w r0, r4, #13107200 @ 0xc80000 │ │ │ │ + ldr r1, [pc, #704] @ (399d50 ) │ │ │ │ + lsls r5, r0, #1 │ │ │ │ + ldr??.w r0, [ip, r8] │ │ │ │ + str.w r0, [r4, #72] @ 0x48 │ │ │ │ + @ instruction: 0xf52e0048 │ │ │ │ + ldr r1, [pc, #424] @ (399c48 ) │ │ │ │ + lsls r5, r0, #1 │ │ │ │ + ldr??.w r0, [sl, #72] @ 0x48 │ │ │ │ + strh.w r0, [r8, #72] @ 0x48 │ │ │ │ + @ instruction: 0xf4ea0048 │ │ │ │ + ldr r1, [pc, #152] @ (399b48 ) │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 3995c4 │ │ │ │ @@ -1073619,16 +1073619,16 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - @ instruction: 0xf3b40048 │ │ │ │ - blx lr │ │ │ │ + @ instruction: 0xf3bc0048 │ │ │ │ + blx pc │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -1073693,17 +1073693,17 @@ │ │ │ │ ldr r1, [sp, #12] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - @ instruction: 0xf76a0048 │ │ │ │ - @ instruction: 0xf7260048 │ │ │ │ - bx r5 │ │ │ │ + @ instruction: 0xf7720048 │ │ │ │ + @ instruction: 0xf72e0048 │ │ │ │ + bx r6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (399c2c ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1073744,15 +1073744,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldr r6, [pc, #136] @ (399cb8 ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - subw r0, lr, #2120 @ 0x848 │ │ │ │ + @ instruction: 0xf6b60048 │ │ │ │ ldr r5, [pc, #928] @ (399fdc ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ @@ -1073935,16 +1073935,16 @@ │ │ │ │ strb r5, [r7, r1] │ │ │ │ ldr r5, [pc, #640] @ (39a0dc ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ ldr r3, [pc, #920] @ (39a1fc ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - eor.w r0, sl, #13107200 @ 0xc80000 │ │ │ │ - add sl, r2 │ │ │ │ + eors.w r0, r2, #13107200 @ 0xc80000 │ │ │ │ + add sl, r3 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r4, r0 │ │ │ │ @@ -1074025,19 +1074025,19 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ mov r0, r5 │ │ │ │ vpop {d8-d12} │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - usat r0, #8, r6, asr #1 │ │ │ │ - bics r6, r5 │ │ │ │ + usat r0, #8, lr, asr #1 │ │ │ │ + bics r6, r6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf3780048 │ │ │ │ - bics r0, r0 │ │ │ │ + usat r0, #8, r0, lsl #1 │ │ │ │ + bics r0, r1 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2888] @ 0xb48 │ │ │ │ subw sp, sp, #1148 @ 0x47c │ │ │ │ @@ -1074373,34 +1074373,34 @@ │ │ │ │ add r2, pc, #540 @ (adr r2, 39a540 ) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ ldr r2, [pc, #328] @ (39a474 ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf2dc0048 │ │ │ │ - cmn r4, r4 │ │ │ │ + @ instruction: 0xf2e40048 │ │ │ │ + cmn r4, r5 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r1, [pc, #1016] @ (39a734 ) │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xf27c0048 │ │ │ │ - cmp r4, r0 │ │ │ │ + @ instruction: 0xf2840048 │ │ │ │ + cmp r4, r1 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - sub.w r0, r2, #72 @ 0x48 │ │ │ │ - sbcs r2, r5 │ │ │ │ + sub.w r0, sl, #72 @ 0x48 │ │ │ │ + sbcs r2, r6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xf1880048 │ │ │ │ - sbcs r0, r2 │ │ │ │ + @ instruction: 0xf1900048 │ │ │ │ + sbcs r0, r3 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - adcs.w r0, lr, #72 @ 0x48 │ │ │ │ - ands.w r0, r4, #72 @ 0x48 │ │ │ │ - ands r4, r3 │ │ │ │ + sbc.w r0, r6, #72 @ 0x48 │ │ │ │ + ands.w r0, ip, #72 @ 0x48 │ │ │ │ + ands r4, r4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - vext.8 q8, q6, q4, #0 │ │ │ │ - ands r4, r0 │ │ │ │ + and.w r0, r4, #72 @ 0x48 │ │ │ │ + ands r4, r1 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r3, [r4, #0] │ │ │ │ movs r0, #0 │ │ │ │ ldr r5, [r7, #44] @ 0x2c │ │ │ │ movs r1, #0 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ @@ -1074727,61 +1074727,61 @@ │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ ldr r7, [sp, #184] @ 0xb8 │ │ │ │ add r2, pc, #540 @ (adr r2, 39a900 ) │ │ │ │ cmp r6, r5 │ │ │ │ strb r5, [r7, r1] │ │ │ │ - vhadd.s q0, q0, q4 │ │ │ │ - subs r7, #56 @ 0x38 │ │ │ │ + vhadd.s q0, q4, q4 │ │ │ │ + subs r7, #64 @ 0x40 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - vhadd.s16 q0, q2, q4 │ │ │ │ - subs r7, #28 │ │ │ │ + vhadd.s16 q0, q6, q4 │ │ │ │ + subs r7, #36 @ 0x24 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cdp 0, 4, cr0, cr10, cr8, {2} │ │ │ │ - subs r6, #82 @ 0x52 │ │ │ │ + cdp 0, 5, cr0, cr2, cr8, {2} │ │ │ │ + subs r6, #90 @ 0x5a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cdp 0, 2, cr0, cr14, cr8, {2} │ │ │ │ - subs r6, #54 @ 0x36 │ │ │ │ + cdp 0, 3, cr0, cr6, cr8, {2} │ │ │ │ + subs r6, #62 @ 0x3e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc 0, cr0, [r8, #288]! @ 0x120 │ │ │ │ - subs r5, #192 @ 0xc0 │ │ │ │ + stcl 0, cr0, [r0, #288] @ 0x120 │ │ │ │ + subs r5, #200 @ 0xc8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldcl 0, cr0, [r8, #-288]! @ 0xfffffee0 │ │ │ │ - subs r5, #128 @ 0x80 │ │ │ │ + stc 0, cr0, [r0, #288] @ 0x120 │ │ │ │ + subs r5, #136 @ 0x88 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldcl 0, cr0, [r0, #-288] @ 0xfffffee0 │ │ │ │ - subs r5, #88 @ 0x58 │ │ │ │ + ldcl 0, cr0, [r8, #-288] @ 0xfffffee0 │ │ │ │ + subs r5, #96 @ 0x60 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc 0, cr0, [r4, #-288]! @ 0xfffffee0 │ │ │ │ - subs r5, #60 @ 0x3c │ │ │ │ + ldc 0, cr0, [ip, #-288]! @ 0xfffffee0 │ │ │ │ + subs r5, #68 @ 0x44 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldc 0, cr0, [ip, #-288] @ 0xfffffee0 │ │ │ │ - subs r5, #36 @ 0x24 │ │ │ │ + stc 0, cr0, [r4, #-288]! @ 0xfffffee0 │ │ │ │ + subs r5, #44 @ 0x2c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc 0, cr0, [r0, #-288] @ 0xfffffee0 │ │ │ │ - subs r5, #8 │ │ │ │ + stc 0, cr0, [r8, #-288] @ 0xfffffee0 │ │ │ │ + subs r5, #16 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stcl 0, cr0, [r4], #288 @ 0x120 │ │ │ │ - subs r4, #236 @ 0xec │ │ │ │ + stcl 0, cr0, [ip], #288 @ 0x120 │ │ │ │ + subs r4, #244 @ 0xf4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stcl 0, cr0, [r8], {72} @ 0x48 │ │ │ │ - subs r4, #208 @ 0xd0 │ │ │ │ + ldcl 0, cr0, [r0], {72} @ 0x48 │ │ │ │ + subs r4, #216 @ 0xd8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc 0, cr0, [lr], {72} @ 0x48 │ │ │ │ - subs r4, #150 @ 0x96 │ │ │ │ + ldc 0, cr0, [r6], {72} @ 0x48 │ │ │ │ + subs r4, #158 @ 0x9e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldcl 0, cr0, [r2], #-288 @ 0xfffffee0 │ │ │ │ - subs r4, #122 @ 0x7a │ │ │ │ + ldcl 0, cr0, [sl], #-288 @ 0xfffffee0 │ │ │ │ + subs r4, #130 @ 0x82 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc 0, cr0, [r8], #-288 @ 0xfffffee0 │ │ │ │ - subs r4, #48 @ 0x30 │ │ │ │ + ldc 0, cr0, [r0], #-288 @ 0xfffffee0 │ │ │ │ + subs r4, #56 @ 0x38 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stc 0, cr0, [ip], {72} @ 0x48 │ │ │ │ - subs r4, #20 │ │ │ │ + ldc 0, cr0, [r4], {72} @ 0x48 │ │ │ │ + subs r4, #28 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3840] @ 0xf00 │ │ │ │ mov r6, r2 │ │ │ │ mov sl, r2 │ │ │ │ @@ -1075142,41 +1075142,41 @@ │ │ │ │ ... │ │ │ │ negs r4, r6 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ negs r2, r2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - @ instruction: 0xeab00048 │ │ │ │ - orn r0, r4, r8, lsl #1 │ │ │ │ - subs r2, #108 @ 0x6c │ │ │ │ + @ instruction: 0xeab80048 │ │ │ │ + orn r0, ip, r8, lsl #1 │ │ │ │ + subs r2, #116 @ 0x74 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - orr.w r0, r8, r8, lsl #1 │ │ │ │ - subs r2, #80 @ 0x50 │ │ │ │ + orrs.w r0, r0, r8, lsl #1 │ │ │ │ + subs r2, #88 @ 0x58 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - @ instruction: 0xe9880048 │ │ │ │ - subs r1, #144 @ 0x90 │ │ │ │ + @ instruction: 0xe9900048 │ │ │ │ + subs r1, #152 @ 0x98 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strd r0, r0, [sl, #-288]! @ 0x120 │ │ │ │ - subs r1, #114 @ 0x72 │ │ │ │ + ldrd r0, r0, [r2, #-288]! @ 0x120 │ │ │ │ + subs r1, #122 @ 0x7a │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strd r0, r0, [ip, #-288] @ 0x120 │ │ │ │ - subs r1, #84 @ 0x54 │ │ │ │ + ldrd r0, r0, [r4, #-288] @ 0x120 │ │ │ │ + subs r1, #92 @ 0x5c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmdb r6, {r3, r6} │ │ │ │ - subs r1, #14 │ │ │ │ + stmdb lr, {r3, r6} │ │ │ │ + subs r1, #22 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia.w lr!, {r3, r6} │ │ │ │ - subs r0, #198 @ 0xc6 │ │ │ │ + @ instruction: 0xe8c60048 │ │ │ │ + subs r0, #206 @ 0xce │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia.w r2, {r3, r6} │ │ │ │ - subs r0, #138 @ 0x8a │ │ │ │ + stmia.w sl, {r3, r6} │ │ │ │ + subs r0, #146 @ 0x92 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - strd r0, r0, [r4], #-288 @ 0x120 │ │ │ │ - subs r0, #108 @ 0x6c │ │ │ │ + strd r0, r0, [ip], #-288 @ 0x120 │ │ │ │ + subs r0, #116 @ 0x74 │ │ │ │ lsls r5, r0, #1 │ │ │ │ cmp r5, #1 │ │ │ │ ldr r4, [sp, #100] @ 0x64 │ │ │ │ ldr r5, [sp, #80] @ 0x50 │ │ │ │ ble.n 39ac58 │ │ │ │ ldr r2, [sp, #108] @ 0x6c │ │ │ │ mov r0, r5 │ │ │ │ @@ -1075473,49 +1075473,49 @@ │ │ │ │ bmi.n 39aee6 │ │ │ │ str r0, [r4, #28] │ │ │ │ b.n 39ac5c │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - b.n 39ac0c │ │ │ │ + b.n 39ac1c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 39ab84 │ │ │ │ + b.n 39ab94 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r6, #134 @ 0x86 │ │ │ │ + adds r6, #142 @ 0x8e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 39aab4 │ │ │ │ + b.n 39aac4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 39a958 │ │ │ │ + b.n 39a968 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r5, #104 @ 0x68 │ │ │ │ + adds r5, #112 @ 0x70 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 39a92c │ │ │ │ + b.n 39a93c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r5, #78 @ 0x4e │ │ │ │ + adds r5, #86 @ 0x56 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 39a8f8 │ │ │ │ + b.n 39a908 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r5, #48 @ 0x30 │ │ │ │ + adds r5, #56 @ 0x38 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 39a8cc │ │ │ │ + b.n 39a8dc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r5, #22 │ │ │ │ + adds r5, #30 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 39a89c │ │ │ │ + b.n 39a8ac │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, #252 @ 0xfc │ │ │ │ + adds r5, #4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 39a868 │ │ │ │ + b.n 39a878 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, #222 @ 0xde │ │ │ │ + adds r4, #230 @ 0xe6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 39a808 │ │ │ │ + b.n 39a818 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, #170 @ 0xaa │ │ │ │ + adds r4, #178 @ 0xb2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ str r0, [sp, #72] @ 0x48 │ │ │ │ mov.w r1, #292 @ 0x124 │ │ │ │ ldr r0, [pc, #176] @ (39af80 ) │ │ │ │ add r0, pc │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ @@ -1075584,25 +1075584,25 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #32] @ (39af94 ) │ │ │ │ ldr r1, [sp, #72] @ 0x48 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ b.n 39a870 │ │ │ │ - b.n 39b764 │ │ │ │ + b.n 39b774 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r3, #248 @ 0xf8 │ │ │ │ + adds r4, #0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 39b674 │ │ │ │ + b.n 39b684 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r3, #124 @ 0x7c │ │ │ │ + adds r3, #132 @ 0x84 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 39b640 │ │ │ │ + b.n 39b650 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r3, #94 @ 0x5e │ │ │ │ + adds r3, #102 @ 0x66 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #388] @ (39b12c ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1075756,54 +1075756,54 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 39b036 │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ subs r2, #74 @ 0x4a │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 39b6fc │ │ │ │ + b.n 39b70c │ │ │ │ lsls r0, r1, #1 │ │ │ │ bl 31f13a >::_M_default_append(unsigned int)@@Base+0x99836> │ │ │ │ - b.n 39b748 │ │ │ │ + b.n 39b758 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 39b760 │ │ │ │ + b.n 39b770 │ │ │ │ lsls r0, r1, #1 │ │ │ │ lsls r7, r6, #5 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 39b684 │ │ │ │ + b.n 39b694 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r2, #164 @ 0xa4 │ │ │ │ + adds r2, #172 @ 0xac │ │ │ │ lsls r5, r0, #1 │ │ │ │ subs r1, #190 @ 0xbe │ │ │ │ lsls r0, r2, #1 │ │ │ │ - b.n 39b62c │ │ │ │ + b.n 39b63c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r2, #114 @ 0x72 │ │ │ │ + adds r2, #122 @ 0x7a │ │ │ │ lsls r5, r0, #1 │ │ │ │ @ instruction: 0xeb4dffff │ │ │ │ @ instruction: 0xea7bffff │ │ │ │ - b.n 39b5c0 │ │ │ │ + b.n 39b5d0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r2, #52 @ 0x34 │ │ │ │ + adds r2, #60 @ 0x3c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 39b594 │ │ │ │ + b.n 39b5a4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r2, #26 │ │ │ │ + adds r2, #34 @ 0x22 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 39b5e8 │ │ │ │ + b.n 39b5f8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bne.n 39b1b0 │ │ │ │ + bne.n 39b1c0 │ │ │ │ lsls r7, r0, #1 │ │ │ │ - b.n 39b518 │ │ │ │ + b.n 39b528 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r1, #212 @ 0xd4 │ │ │ │ + adds r1, #220 @ 0xdc │ │ │ │ lsls r5, r0, #1 │ │ │ │ - b.n 39b4e4 │ │ │ │ + b.n 39b4f4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r1, #180 @ 0xb4 │ │ │ │ + adds r1, #188 @ 0xbc │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 39af98 │ │ │ │ @@ -1075824,17 +1075824,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - b.n 39b3ec │ │ │ │ + b.n 39b3fc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r1, #20 │ │ │ │ + adds r1, #28 │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, #1 │ │ │ │ str r0, [r2, #0] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ movs r0, #1 │ │ │ │ str r0, [r3, #0] │ │ │ │ @@ -1075883,17 +1075883,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - b.n 39b444 │ │ │ │ + b.n 39b454 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, #132 @ 0x84 │ │ │ │ + adds r0, #140 @ 0x8c │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (39b2d4 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1075934,15 +1075934,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ adds r7, #122 @ 0x7a │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 39b43c │ │ │ │ + b.n 39b44c │ │ │ │ lsls r0, r1, #1 │ │ │ │ adds r7, #64 @ 0x40 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1076648,97 +1076648,97 @@ │ │ │ │ b.n 39b36c │ │ │ │ adds r6, #244 @ 0xf4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ adds r6, #132 @ 0x84 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - svc 152 @ 0x98 │ │ │ │ + svc 160 @ 0xa0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - svc 2 │ │ │ │ + svc 10 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r6, #148 @ 0x94 │ │ │ │ + cmp r6, #156 @ 0x9c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - udf #246 @ 0xf6 │ │ │ │ + udf #254 @ 0xfe │ │ │ │ lsls r0, r1, #1 │ │ │ │ - udf #0 │ │ │ │ + udf #8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ble.n 39baf8 │ │ │ │ + ble.n 39bb08 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ble.n 39bb64 │ │ │ │ + ble.n 39bb74 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r4, #186 @ 0xba │ │ │ │ + cmp r4, #194 @ 0xc2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bgt.n 39bbe4 │ │ │ │ + bgt.n 39bbf4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r3, #246 @ 0xf6 │ │ │ │ + cmp r3, #254 @ 0xfe │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bgt.n 39bba8 │ │ │ │ + bgt.n 39bbb8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r3, #212 @ 0xd4 │ │ │ │ + cmp r3, #220 @ 0xdc │ │ │ │ lsls r5, r0, #1 │ │ │ │ - blt.n 39bbe4 │ │ │ │ + blt.n 39bbf4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r2, #240 @ 0xf0 │ │ │ │ + cmp r2, #248 @ 0xf8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - blt.n 39bbb0 │ │ │ │ + blt.n 39bbc0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r2, #210 @ 0xd2 │ │ │ │ + cmp r2, #218 @ 0xda │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bge.n 39baf4 │ │ │ │ + bge.n 39bb04 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r2, #112 @ 0x70 │ │ │ │ + cmp r2, #120 @ 0x78 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bge.n 39bc0c │ │ │ │ + bge.n 39bc1c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r2, #0 │ │ │ │ + cmp r2, #8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bge.n 39bb88 │ │ │ │ + bge.n 39bb98 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #178 @ 0xb2 │ │ │ │ + cmp r1, #186 @ 0xba │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bls.n 39bb40 │ │ │ │ + bls.n 39bb50 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #138 @ 0x8a │ │ │ │ + cmp r1, #146 @ 0x92 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bls.n 39baec │ │ │ │ + bls.n 39bafc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #92 @ 0x5c │ │ │ │ + cmp r1, #100 @ 0x64 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bls.n 39ba88 │ │ │ │ + bls.n 39ba98 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #38 @ 0x26 │ │ │ │ + cmp r1, #46 @ 0x2e │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bls.n 39bc54 │ │ │ │ + bls.n 39bc64 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r1, #8 │ │ │ │ + cmp r1, #16 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bls.n 39bbd0 │ │ │ │ + bls.n 39bbe0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #194 @ 0xc2 │ │ │ │ + cmp r0, #202 @ 0xca │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bhi.n 39bb70 │ │ │ │ + bls.n 39bb80 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #142 @ 0x8e │ │ │ │ + cmp r0, #150 @ 0x96 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bhi.n 39bb3c │ │ │ │ + bhi.n 39bb4c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #112 @ 0x70 │ │ │ │ + cmp r0, #120 @ 0x78 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bhi.n 39baec │ │ │ │ + bhi.n 39bafc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #68 @ 0x44 │ │ │ │ + cmp r0, #76 @ 0x4c │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bhi.n 39baa8 │ │ │ │ + bhi.n 39bab8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cmp r0, #30 │ │ │ │ + cmp r0, #38 @ 0x26 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bhi.n 39bc58 │ │ │ │ + bhi.n 39bc68 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r7, #242 @ 0xf2 │ │ │ │ + movs r7, #250 @ 0xfa │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3808] @ 0xee0 │ │ │ │ ldr.w r5, [pc, #1112] @ 39c010 │ │ │ │ @@ -1077156,31 +1077156,31 @@ │ │ │ │ ... │ │ │ │ cmp r6, #56 @ 0x38 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ cmp r5, #212 @ 0xd4 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - bvs.n 39c0fc │ │ │ │ + bvs.n 39c10c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r6, #2 │ │ │ │ + movs r6, #10 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bvs.n 39c074 │ │ │ │ + bvs.n 39c084 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r5, #186 @ 0xba │ │ │ │ + movs r5, #194 @ 0xc2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bpl.n 39bfb4 │ │ │ │ + bpl.n 39bfc4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bmi.n 39bf48 │ │ │ │ + bmi.n 39bf58 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r4, #30 │ │ │ │ + movs r4, #38 @ 0x26 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bmi.n 39c114 │ │ │ │ + bmi.n 39c124 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r4, #0 │ │ │ │ + movs r4, #8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r2, [sp, #164] @ 0xa4 │ │ │ │ add.w r3, fp, #1 │ │ │ │ mov fp, r3 │ │ │ │ cmp r3, r2 │ │ │ │ bge.w 39c4ec │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ @@ -1077427,17 +1077427,17 @@ │ │ │ │ vpmin.f32 , q15, │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ bkpt 0x00b0 │ │ │ │ - bne.n 39c35c │ │ │ │ + bne.n 39c36c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - movs r0, #196 @ 0xc4 │ │ │ │ + movs r0, #204 @ 0xcc │ │ │ │ lsls r5, r0, #1 │ │ │ │ mov r4, r5 │ │ │ │ mov r5, r7 │ │ │ │ ldr r1, [sp, #80] @ 0x50 │ │ │ │ mov r0, r4 │ │ │ │ bl 410a1c │ │ │ │ mov r0, r4 │ │ │ │ @@ -1077800,23 +1077800,23 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ add r7, pc, #120 @ (adr r7, 39c74c ) │ │ │ │ ldr r0, [pc, #928] @ (39ca74 ) │ │ │ │ vpmin.f32 , q15, │ │ │ │ - beq.n 39c748 │ │ │ │ + beq.n 39c758 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r7!, {r3, r4, r6} │ │ │ │ + ldmia r7!, {r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r4, r5, #3 │ │ │ │ + subs r4, r6, #3 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r6!, {r2, r7} │ │ │ │ + ldmia r6!, {r2, r3, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, r3, #0 │ │ │ │ + subs r0, r4, #0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ mov r0, r4 │ │ │ │ bl 517884 │ │ │ │ mov r2, r0 │ │ │ │ cmp r0, #1 │ │ │ │ bne.w 39c8a8 │ │ │ │ mov r0, r4 │ │ │ │ @@ -1078106,81 +1078106,81 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 39c8ec │ │ │ │ nop.w │ │ │ │ add r7, pc, #120 @ (adr r7, 39ca74 ) │ │ │ │ ldr r0, [pc, #928] @ (39cd9c ) │ │ │ │ vpmin.f32 , q15, │ │ │ │ - ldmia r4, {r1, r2, r4} │ │ │ │ + ldmia r4, {r1, r2, r3, r4} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r2, r5, r6 │ │ │ │ + subs r2, r6, r6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r3!, {r2, r4, r5, r6, r7} │ │ │ │ + ldmia r3, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, r1, r6 │ │ │ │ + subs r0, r2, r6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r3, {r1, r3} │ │ │ │ + ldmia r3!, {r1, r4} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r6, r3, r2 │ │ │ │ + subs r6, r4, r2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r2!, {r1, r3, r5, r6, r7} │ │ │ │ + ldmia r2!, {r1, r4, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r6, r7, r1 │ │ │ │ + subs r6, r0, r2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r2!, {r3, r6, r7} │ │ │ │ + ldmia r2!, {r4, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r4, r3, r1 │ │ │ │ + subs r4, r4, r1 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r2, {r1, r2, r5, r7} │ │ │ │ + ldmia r2, {r1, r2, r3, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r2, r7, r0 │ │ │ │ + subs r2, r0, r1 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r2, {r2, r7} │ │ │ │ + ldmia r2, {r2, r3, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - subs r0, r3, r0 │ │ │ │ + subs r0, r4, r0 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r2, {r2, r3, r4, r6} │ │ │ │ + ldmia r2, {r2, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r6, r5, r7 │ │ │ │ + adds r6, r6, r7 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r2!, {r1, r3, r4, r5} │ │ │ │ + ldmia r2!, {r1, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, r1, r7 │ │ │ │ + adds r4, r2, r7 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r2, {r1, r2, r3, r4} │ │ │ │ + ldmia r2, {r1, r2, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, r6, r6 │ │ │ │ + adds r0, r7, r6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r2!, {r1} │ │ │ │ + ldmia r2!, {r1, r3} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, r2, r6 │ │ │ │ + adds r4, r3, r6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r1, {r1, r2, r5, r6, r7} │ │ │ │ + ldmia r1, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, r7, r5 │ │ │ │ + adds r0, r0, r6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r1, {r1, r3, r6, r7} │ │ │ │ + ldmia r1, {r1, r4, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, r3, r5 │ │ │ │ + adds r4, r4, r5 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r1, {r1, r2, r3, r5, r7} │ │ │ │ + ldmia r1, {r1, r2, r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, r0, r5 │ │ │ │ + adds r0, r1, r5 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r1, {r1, r4, r7} │ │ │ │ + ldmia r1, {r1, r3, r4, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r4, r4, r4 │ │ │ │ + adds r4, r5, r4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r1!, {r2, r4, r5, r6} │ │ │ │ + ldmia r1!, {r2, r3, r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, r1, r4 │ │ │ │ + adds r0, r2, r4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r1, {r1, r2, r4, r6} │ │ │ │ + ldmia r1, {r1, r2, r3, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - adds r0, r5, r3 │ │ │ │ + adds r0, r6, r3 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ ldr r2, [pc, #908] @ (39ce28 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1078528,109 +1078528,109 @@ │ │ │ │ b.n 39cb60 │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ subs r0, r3, #5 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r0!, {r3, r4, r7} │ │ │ │ + ldmia r0!, {r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ bl 46ce36 │ │ │ │ - str r5, [sp, #128] @ 0x80 │ │ │ │ + str r5, [sp, #160] @ 0xa0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldmia r0!, {r1, r4, r5, r7} │ │ │ │ + ldmia r0!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ b.n 39cbce │ │ │ │ - vsra.u64 d26, d26, #1 │ │ │ │ + @ instruction: 0xffffa1c2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ b.n 39cba6 │ │ │ │ - @ instruction: 0xffffc8b4 │ │ │ │ + @ instruction: 0xffffc8bc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r7, #29 │ │ │ │ + asrs r2, r0, #30 │ │ │ │ lsls r5, r0, #1 │ │ │ │ subs r4, r2, #2 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r7!, {r4, r5, r7} │ │ │ │ + stmia r7!, {r3, r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r0, #29 │ │ │ │ + asrs r4, r1, #29 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r0!, {r1, r5, r6} │ │ │ │ + ldmia r0!, {r1, r3, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r3, r7} │ │ │ │ + ldmia r0!, {r4, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ lsls r5, r7, #24 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r7!, {r1, r3, r4, r6} │ │ │ │ + stmia r7!, {r1, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r6, r5, #27 │ │ │ │ + asrs r6, r6, #27 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r6} │ │ │ │ + stmia r7!, {r3, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r2, #27 │ │ │ │ + asrs r4, r3, #27 │ │ │ │ lsls r5, r0, #1 │ │ │ │ b.n 39cb32 │ │ │ │ @ instruction: 0xffffe5e9 │ │ │ │ - vabdl.u q14, d15, d2 │ │ │ │ + vabdl.u q14, d15, d10 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r6, r2, #26 │ │ │ │ + asrs r6, r3, #26 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r6!, {r3, r5, r6, r7} │ │ │ │ + stmia r6!, {r4, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r7, #25 │ │ │ │ + asrs r4, r0, #26 │ │ │ │ lsls r5, r0, #1 │ │ │ │ b.n 39c99a │ │ │ │ - vqshlu.s64 d28, d28, #63 @ 0x3f │ │ │ │ + vmlsl.u q14, d31, d4[0] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r0, r2, #25 │ │ │ │ + asrs r0, r3, #25 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r1, r2, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r6!, {r3, r4, r6} │ │ │ │ + stmia r6!, {r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r5, #23 │ │ │ │ + asrs r4, r6, #23 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r6!, {r1, r3, r4, r5} │ │ │ │ + stmia r6!, {r1, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r1, #23 │ │ │ │ + asrs r4, r2, #23 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r7} │ │ │ │ + stmia r7!, {r3, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r2, r4, r5, r6, r7} │ │ │ │ + stmia r5!, {r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r0, r1, #22 │ │ │ │ + asrs r0, r2, #22 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r1, r2, r5, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r5, r6, r7} │ │ │ │ + stmia r7!, {r3, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r5, r7} │ │ │ │ + stmia r5!, {r1, r2, r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r0, #21 │ │ │ │ + asrs r2, r1, #21 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r2, r6, r7} │ │ │ │ + stmia r7!, {r2, r3, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3} │ │ │ │ + ldmia r0!, {r1, r2, r4} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r5, r6} │ │ │ │ + stmia r5!, {r1, r2, r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r0, #20 │ │ │ │ + asrs r2, r1, #20 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r1, r2, r4, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r1, r4, r6} │ │ │ │ + ldmia r0!, {r1, r3, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r5!, {r2, r3, r5} │ │ │ │ + stmia r5!, {r2, r4, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r0, r0, #19 │ │ │ │ + asrs r0, r1, #19 │ │ │ │ lsls r5, r0, #1 │ │ │ │ ldr r2, [pc, #616] @ (39d168 ) │ │ │ │ add.w r3, r6, #44 @ 0x2c │ │ │ │ ldr r1, [pc, #616] @ (39d16c ) │ │ │ │ mov r0, r7 │ │ │ │ add r2, pc │ │ │ │ strd r5, r5, [sp, #16] │ │ │ │ @@ -1078859,93 +1078859,93 @@ │ │ │ │ orrs r5, r5 │ │ │ │ adds.w r6, ip, r2, asr #15 │ │ │ │ subs r7, #26 │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ - stmia r7!, {r1, r4, r6} │ │ │ │ + stmia r7!, {r1, r3, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r3, r5, r7} │ │ │ │ + stmia r7!, {r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r4!, {r2, r3} │ │ │ │ + stmia r4!, {r2, r4} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r0, r4, #14 │ │ │ │ + asrs r0, r5, #14 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r1, r4, r7} │ │ │ │ + stmia r7!, {r1, r3, r4, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r2, r3, r4, r6, r7} │ │ │ │ + stmia r7!, {r2, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r3, r6, r7} │ │ │ │ + stmia r3!, {r4, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r3, #13 │ │ │ │ + asrs r4, r4, #13 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldr r4, [sp, #352] @ 0x160 │ │ │ │ + ldr r4, [sp, #384] @ 0x180 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r4, r5, r7} │ │ │ │ + stmia r7!, {r1, r3, r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r1, r2, r3, r7} │ │ │ │ + stmia r3!, {r1, r2, r4, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r4, #12 │ │ │ │ + asrs r2, r5, #12 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r1, r3, r4, r7} │ │ │ │ + stmia r7!, {r1, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r2, r6, r7} │ │ │ │ + stmia r7!, {r2, r3, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r2, r4, r6} │ │ │ │ + stmia r3!, {r2, r3, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r0, r5, #11 │ │ │ │ + asrs r0, r6, #11 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r2, r3, r5, r7} │ │ │ │ + stmia r7!, {r2, r4, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r4, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r3!, {r1, r3, r4} │ │ │ │ + stmia r3!, {r1, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r6, r5, #10 │ │ │ │ + asrs r6, r6, #10 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r1, r2, r4, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r3, r4, r5, r6, r7} │ │ │ │ + ldmia r0!, {} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r5, r6, r7} │ │ │ │ + stmia r2!, {r3, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r6, #9 │ │ │ │ + asrs r4, r7, #9 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r7!, {r5, r6, r7} │ │ │ │ + stmia r7!, {r3, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r1, r2, r3} │ │ │ │ + ldmia r0!, {r1, r2, r4} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r5, r7} │ │ │ │ + stmia r2!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r7, #8 │ │ │ │ + asrs r2, r0, #9 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r0!, {r1, r4, r5} │ │ │ │ + ldmia r0!, {r1, r3, r4, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r7!, {r1, r2, r3, r5, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r4, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r3, r5, r6} │ │ │ │ + stmia r2!, {r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r4, r7, #7 │ │ │ │ + asrs r4, r0, #8 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r0!, {r3, r4} │ │ │ │ + ldmia r0!, {r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r1, r3, r6} │ │ │ │ + ldmia r0!, {r1, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r2!, {r1, r2, r3, r5} │ │ │ │ + stmia r2!, {r1, r2, r4, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r2, r0, #7 │ │ │ │ + asrs r2, r1, #7 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - ldmia r0!, {r4, r5} │ │ │ │ + ldmia r0!, {r3, r4, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r0!, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r0!, {r1, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r1!, {r1, r4, r5, r6, r7} │ │ │ │ + stmia r1!, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r6, r0, #6 │ │ │ │ + asrs r6, r1, #6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 39ca88 │ │ │ │ @@ -1078966,17 +1078966,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - stmia r1!, {r2} │ │ │ │ + stmia r1!, {r2, r3} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - asrs r0, r3, #2 │ │ │ │ + asrs r0, r4, #2 │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ @@ -1079019,15 +1079019,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r2, r1, #30 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r7!, {r1, r4, r5} │ │ │ │ + stmia r7!, {r1, r3, r4, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ asrs r0, r2, #29 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -1079217,43 +1079217,43 @@ │ │ │ │ nop │ │ │ │ asrs r0, r0, #28 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ asrs r2, r0, #27 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - stmia r6!, {r1, r2, r4, r5, r6} │ │ │ │ + stmia r6!, {r1, r2, r3, r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stmia r6!, {r2, r3, r4, r5} │ │ │ │ + stmia r6!, {r2, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r2, #28 │ │ │ │ + lsrs r0, r3, #28 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r6!, {r2, r5} │ │ │ │ + stmia r6!, {r2, r3, r5} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r7, #27 │ │ │ │ + lsrs r0, r0, #28 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r5!, {r2, r5, r6, r7} │ │ │ │ + stmia r5!, {r2, r3, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r7, #26 │ │ │ │ + lsrs r0, r0, #27 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r5!, {r2, r3, r6, r7} │ │ │ │ + stmia r5!, {r2, r4, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r4, #26 │ │ │ │ + lsrs r0, r5, #26 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r5!, {r1, r2, r5, r7} │ │ │ │ + stmia r5!, {r1, r2, r3, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r2, r7, #25 │ │ │ │ + lsrs r2, r0, #26 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r5!, {r2, r3, r4, r5, r6} │ │ │ │ + stmia r5!, {r2, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r2, #25 │ │ │ │ + lsrs r0, r3, #25 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r5!, {r1, r2, r3, r6} │ │ │ │ + stmia r5!, {r1, r2, r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r2, r4, #24 │ │ │ │ + lsrs r2, r5, #24 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1079665,37 +1079665,37 @@ │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ b.n 39d76a │ │ │ │ nop │ │ │ │ ... │ │ │ │ - stmia r2!, {r3, r6} │ │ │ │ + stmia r2!, {r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r4, r3, #12 │ │ │ │ + lsrs r4, r4, #12 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r1!, {r4, r5, r6, r7} │ │ │ │ + stmia r1!, {r3, r4, r5, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r4, r0, #11 │ │ │ │ + lsrs r4, r1, #11 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r0!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + stmia r0!, {r1, r2, r6, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r2, r2, #6 │ │ │ │ + lsrs r2, r3, #6 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r0!, {r5, r7} │ │ │ │ + stmia r0!, {r3, r5, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r4, r6, #5 │ │ │ │ + lsrs r4, r7, #5 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r0!, {r1, r7} │ │ │ │ + stmia r0!, {r1, r3, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r6, r2, #5 │ │ │ │ + lsrs r6, r3, #5 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - stmia r0!, {r2, r5, r6} │ │ │ │ + stmia r0!, {r2, r3, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsrs r0, r7, #4 │ │ │ │ + lsrs r0, r0, #5 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3952] @ 0xf70 │ │ │ │ sub sp, #92 @ 0x5c │ │ │ │ @@ -1079945,41 +1079945,41 @@ │ │ │ │ nop │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r2, r6, #31 │ │ │ │ lsls r0, r2, #1 │ │ │ │ lsrs r4, r0, #31 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - itt vs │ │ │ │ + ite vs │ │ │ │ lslvs r0, r1, #1 │ │ │ │ - bkpt 0x006c │ │ │ │ + bkpt 0x0074 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bkpt 0x005e │ │ │ │ + bkpt 0x0066 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r2, r6, #28 │ │ │ │ + lsls r2, r7, #28 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - bkpt 0x0042 │ │ │ │ + bkpt 0x004a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r6, r2, #28 │ │ │ │ + lsls r6, r3, #28 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - pop {r2, r3, r4, r5, r6, r7, pc} │ │ │ │ + bkpt 0x0004 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r0, r2, #27 │ │ │ │ + lsls r0, r3, #27 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - pop {r5, r6, r7, pc} │ │ │ │ + pop {r3, r5, r6, r7, pc} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r2, r6, #26 │ │ │ │ + lsls r2, r7, #26 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - pop {r1, r6, r7, pc} │ │ │ │ + pop {r1, r3, r6, r7, pc} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r4, r2, #26 │ │ │ │ + lsls r4, r3, #26 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - pop {r2, r5, r7, pc} │ │ │ │ + pop {r2, r3, r5, r7, pc} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r6, r6, #25 │ │ │ │ + lsls r6, r7, #25 │ │ │ │ lsls r5, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r7, r1 │ │ │ │ ldr r1, [pc, #392] @ (39de54 ) │ │ │ │ @@ -1080146,37 +1080146,37 @@ │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ lsrs r6, r4, #20 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ lsrs r2, r6, #19 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - pop {r2, r4, r5, r6} │ │ │ │ + pop {r2, r3, r4, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - pop {r7} │ │ │ │ + pop {r3, r7} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r4, r2, #21 │ │ │ │ + lsls r4, r3, #21 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - pop {r2, r5, r6} │ │ │ │ + pop {r2, r3, r5, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r0, r7, #20 │ │ │ │ + lsls r0, r0, #21 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - pop {r3, r6} │ │ │ │ + pop {r4, r6} │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r4, r3, #20 │ │ │ │ + lsls r4, r4, #20 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cbnz r4, 39deee │ │ │ │ + cbnz r4, 39def0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r4, 39defa │ │ │ │ + cbnz r4, 39defc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r0, r6, #18 │ │ │ │ + lsls r0, r7, #18 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cbnz r2, 39defa │ │ │ │ + cbnz r2, 39defc │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r4, r1, #18 │ │ │ │ + lsls r4, r2, #18 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ ldr r2, [pc, #328] @ (39dfe8 ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ @@ -1080309,50 +1080309,50 @@ │ │ │ │ bl 17f78 │ │ │ │ b.n 39df2c │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ lsrs r2, r2, #13 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - cbnz r6, 39e034 │ │ │ │ + cbnz r6, 39e036 │ │ │ │ lsls r0, r1, #1 │ │ │ │ @ instruction: 0xfb0dffff │ │ │ │ ldc2l 15, cr15, [pc, #1020] @ 39e3f8 │ │ │ │ - cbnz r0, 39e04a │ │ │ │ + cbnz r0, 39e04c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cbnz r6, 39e052 │ │ │ │ + cbnz r6, 39e054 │ │ │ │ lsls r0, r1, #1 │ │ │ │ lsls r5, r6, #4 │ │ │ │ movs r0, r0 │ │ │ │ - revsh r2, r3 │ │ │ │ + revsh r2, r4 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r6, r5, #14 │ │ │ │ + lsls r6, r6, #14 │ │ │ │ lsls r5, r0, #1 │ │ │ │ lsrs r0, r1, #11 │ │ │ │ lsls r0, r2, #1 │ │ │ │ - hlt 0x0028 │ │ │ │ + hlt 0x0030 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r4, r7, #13 │ │ │ │ + lsls r4, r0, #14 │ │ │ │ lsls r5, r0, #1 │ │ │ │ bl 68e01e │ │ │ │ - rev16 r4, r7 │ │ │ │ + hlt 0x0004 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r0, r2, #13 │ │ │ │ + lsls r0, r3, #13 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - hlt 0x002c │ │ │ │ + hlt 0x0034 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - revsh r2, r6 │ │ │ │ + revsh r2, r7 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - rev16 r4, r0 │ │ │ │ + rev16 r4, r1 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r0, r3, #12 │ │ │ │ + lsls r0, r4, #12 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - rev r6, r4 │ │ │ │ + rev r6, r5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r0, r7, #11 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub sp, #12 │ │ │ │ bl 39de90 │ │ │ │ @@ -1080373,17 +1080373,17 @@ │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #12 │ │ │ │ pop {pc} │ │ │ │ nop │ │ │ │ - cbnz r4, 39e0aa │ │ │ │ + cbnz r4, 39e0ac │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r0, r4, #9 │ │ │ │ + lsls r0, r5, #9 │ │ │ │ lsls r5, r0, #1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -1080452,19 +1080452,19 @@ │ │ │ │ bl 15298 │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ strd r2, r3, [r6, #8] │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - cbnz r6, 39e182 │ │ │ │ + cbnz r6, 39e184 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r4, r6, #7 │ │ │ │ + lsls r4, r7, #7 │ │ │ │ lsls r5, r0, #1 │ │ │ │ - cbnz r6, 39e184 │ │ │ │ + cbnz r6, 39e186 │ │ │ │ lsls r0, r1, #1 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r1 │ │ │ │ @@ -1080503,17 +1080503,17 @@ │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ add sp, #8 │ │ │ │ pop {r4, pc} │ │ │ │ - cbnz r6, 39e1d0 │ │ │ │ + cbnz r6, 39e1d2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - lsls r6, r2, #4 │ │ │ │ + lsls r6, r3, #4 │ │ │ │ lsls r5, r0, #1 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r2, [pc, #92] @ (39e240 ) │ │ │ │ sub sp, #20 │ │ │ │ @@ -1080554,15 +1080554,15 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ blx 11894 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ lsrs r6, r1, #32 │ │ │ │ lsls r0, r2, #1 │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb8ca │ │ │ │ + @ instruction: 0xb8d2 │ │ │ │ lsls r0, r1, #1 │ │ │ │ lsls r4, r2, #31 │ │ │ │ lsls r0, r2, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ @@ -1080761,39 +1080761,39 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #72] @ (39e49c ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 39e40c │ │ │ │ - @ instruction: 0xb81a │ │ │ │ + @ instruction: 0xb822 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb7a4 │ │ │ │ + @ instruction: 0xb7ac │ │ │ │ lsls r0, r1, #1 │ │ │ │ - vrev64.16 q0, q2 │ │ │ │ - @ instruction: 0xb790 │ │ │ │ + vrev64. q0, q2 │ │ │ │ + @ instruction: 0xb798 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xb700 │ │ │ │ + @ instruction: 0xb708 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - vhadd.u16 q0, q0, q2 │ │ │ │ - @ instruction: 0xb6e0 │ │ │ │ + vhadd.u16 q0, q4, q2 │ │ │ │ + @ instruction: 0xb6e8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cdp2 0, 15, cr0, cr0, cr4, {2} │ │ │ │ - @ instruction: 0xb6c0 │ │ │ │ + cdp2 0, 15, cr0, cr8, cr4, {2} │ │ │ │ + @ instruction: 0xb6c8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cdp2 0, 12, cr0, cr14, cr4, {2} │ │ │ │ - @ instruction: 0xb6a0 │ │ │ │ + cdp2 0, 13, cr0, cr6, cr4, {2} │ │ │ │ + @ instruction: 0xb6a8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cdp2 0, 11, cr0, cr0, cr4, {2} │ │ │ │ - @ instruction: 0xb688 │ │ │ │ + cdp2 0, 11, cr0, cr8, cr4, {2} │ │ │ │ + @ instruction: 0xb690 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cdp2 0, 9, cr0, cr6, cr4, {2} │ │ │ │ - @ instruction: 0xb66e │ │ │ │ + cdp2 0, 9, cr0, cr14, cr4, {2} │ │ │ │ + cpsid ai │ │ │ │ lsls r0, r1, #1 │ │ │ │ - cdp2 0, 7, cr0, cr12, cr4, {2} │ │ │ │ + cdp2 0, 8, cr0, cr4, cr4, {2} │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d13} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ vldr d9, [r1] │ │ │ │ sub sp, #72 @ 0x48 │ │ │ │ @@ -1081146,17 +1081146,17 @@ │ │ │ │ vstr d7, [sp] │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ bl 52bb7c │ │ │ │ vldr d7, [sp] │ │ │ │ vdiv.f64 d7, d7, d0 │ │ │ │ b.n 39e8b4 │ │ │ │ - uxth r6, r4 │ │ │ │ + uxth r6, r5 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - @ instruction: 0xfab60044 │ │ │ │ + @ instruction: 0xfabe0044 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ sub sp, #20 │ │ │ │ ldr r4, [sp, #32] │ │ │ │ cmp r1, #0 │ │ │ │ @@ -1081495,15 +1081495,15 @@ │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ add r0, pc, #632 @ (adr r0, 39f040 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ ... │ │ │ │ vmla.i32 q0, q3, d15[0] │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r1, pc, #1000 @ (adr r1, 39f1c4 ) │ │ │ │ + add r2, pc, #8 @ (adr r2, 39ede4 ) │ │ │ │ lsls r3, r1, #1 │ │ │ │ ldc2 0, cr0, [ip, #-316] @ 0xfffffec4 │ │ │ │ vldr d10, [pc, #916] @ 39f178 │ │ │ │ mov fp, sl │ │ │ │ str.w r9, [sp, #36] @ 0x24 │ │ │ │ mov.w sl, #0 │ │ │ │ mov r9, r8 │ │ │ │ @@ -1082202,15 +1082202,15 @@ │ │ │ │ str r0, [sp, #72] @ 0x48 │ │ │ │ strd r1, r2, [sp, #88] @ 0x58 │ │ │ │ b.n 39f7a0 │ │ │ │ ... │ │ │ │ @ instruction: 0xf7ec004f │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, sp, #512 @ 0x200 │ │ │ │ + add r0, sp, #544 @ 0x220 │ │ │ │ lsls r0, r1, #1 │ │ │ │ vmul.f64 d6, d9, d9 │ │ │ │ vldr d0, [sp, #264] @ 0x108 │ │ │ │ vldr d7, [sp, #256] @ 0x100 │ │ │ │ vmul.f64 d0, d9, d0 │ │ │ │ vmla.f64 d0, d6, d7 │ │ │ │ vldr d7, [sp, #272] @ 0x110 │ │ │ │ @@ -1082664,30 +1082664,30 @@ │ │ │ │ b.n 39fa04 │ │ │ │ nop │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ ... │ │ │ │ - add r2, pc, #400 @ (adr r2, 39fe4c ) │ │ │ │ + add r2, pc, #432 @ (adr r2, 39fe6c ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - orns r0, r2, r4, lsl #1 │ │ │ │ + orns r0, sl, r4, lsl #1 │ │ │ │ @ instruction: 0xf188004f │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ - add r2, pc, #232 @ (adr r2, 39fdb4 ) │ │ │ │ + add r2, pc, #264 @ (adr r2, 39fdd4 ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, pc, #912 @ (adr r1, 3a0060 ) │ │ │ │ + add r1, pc, #944 @ (adr r1, 3a0080 ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - add r1, pc, #392 @ (adr r1, 39fe5c ) │ │ │ │ + add r1, pc, #424 @ (adr r1, 39fe7c ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrd r0, r0, [r2, #-272]! @ 0x110 │ │ │ │ - add r1, pc, #288 @ (adr r1, 39fdfc ) │ │ │ │ + ldrd r0, r0, [sl, #-272]! @ 0x110 │ │ │ │ + add r1, pc, #320 @ (adr r1, 39fe1c ) │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrd r0, r0, [r8, #-272] @ 0x110 │ │ │ │ + strd r0, r0, [r0, #-272]! @ 0x110 │ │ │ │ ldr r3, [sp, #96] @ 0x60 │ │ │ │ vldr d7, [pc, #532] @ 39fef8 │ │ │ │ ldr.w r3, [r3, #176] @ 0xb0 │ │ │ │ cmp r4, r3 │ │ │ │ it eq │ │ │ │ vmoveq.f64 d7, d5 │ │ │ │ b.n 39f9c8 │ │ │ │ @@ -1082856,21 +1082856,21 @@ │ │ │ │ vcmpe.f64 d13, d3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it ge │ │ │ │ vmovge.f64 d2, d13 │ │ │ │ b.w 39f62a │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r5, [sp, #720] @ 0x2d0 │ │ │ │ + ldr r5, [sp, #752] @ 0x2f0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 39faa4 │ │ │ │ + b.n 39fab4 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r4, [sp, #288] @ 0x120 │ │ │ │ + ldr r4, [sp, #320] @ 0x140 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 39f7c0 │ │ │ │ + b.n 39f7d0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ vmov.f64 d4, d8 │ │ │ │ vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ ldr r3, [sp, #152] @ 0x98 │ │ │ │ mov.w r2, r8, lsl #2 │ │ │ │ add.w r1, r7, r8, lsl #5 │ │ │ │ str r2, [sp, #48] @ 0x30 │ │ │ │ @@ -1083404,33 +1083404,33 @@ │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ str r3, [sp, #24] │ │ │ │ strd r2, r1, [sp, #88] @ 0x58 │ │ │ │ str.w ip, [sp, #72] @ 0x48 │ │ │ │ b.n 3a0672 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r0, [sp, #376] @ 0x178 │ │ │ │ + ldr r0, [sp, #408] @ 0x198 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 3a0710 │ │ │ │ + b.n 3a0720 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r0, [sp, #192] @ 0xc0 │ │ │ │ + ldr r0, [sp, #224] @ 0xe0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 3a06b0 │ │ │ │ + b.n 3a06c0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldr r0, [sp, #56] @ 0x38 │ │ │ │ + ldr r0, [sp, #88] @ 0x58 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - b.n 3a0680 │ │ │ │ + b.n 3a0690 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r7, [sp, #776] @ 0x308 │ │ │ │ + str r7, [sp, #808] @ 0x328 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - svc 210 @ 0xd2 │ │ │ │ + svc 218 @ 0xda │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r7, [sp, #232] @ 0xe8 │ │ │ │ + str r7, [sp, #264] @ 0x108 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - svc 74 @ 0x4a │ │ │ │ + svc 82 @ 0x52 │ │ │ │ lsls r4, r0, #1 │ │ │ │ vmov.f64 d9, d8 │ │ │ │ subs r5, #1 │ │ │ │ beq.w 3a08a0 │ │ │ │ vldr d6, [r8] │ │ │ │ vldr d3, [r4] │ │ │ │ vldr d2, [r4, #8] │ │ │ │ @@ -1083750,49 +1083750,49 @@ │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #88] @ (3a0a6c ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.w 39fe82 │ │ │ │ ... │ │ │ │ - str r2, [sp, #0] │ │ │ │ + str r2, [sp, #32] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bge.n 3a0a4c │ │ │ │ + bge.n 3a0a5c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r1, [sp, #888] @ 0x378 │ │ │ │ + str r1, [sp, #920] @ 0x398 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bls.n 3a0a10 │ │ │ │ + bls.n 3a0a20 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r1, [sp, #736] @ 0x2e0 │ │ │ │ + str r1, [sp, #768] @ 0x300 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bls.n 3a09d0 │ │ │ │ + bls.n 3a09e0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r1, [sp, #600] @ 0x258 │ │ │ │ + str r1, [sp, #632] @ 0x278 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bls.n 3a0994 │ │ │ │ + bls.n 3a09a4 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r1, [sp, #488] @ 0x1e8 │ │ │ │ + str r1, [sp, #520] @ 0x208 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bls.n 3a0960 │ │ │ │ + bls.n 3a0970 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r1, [sp, #384] @ 0x180 │ │ │ │ + str r1, [sp, #416] @ 0x1a0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bls.n 3a0b34 │ │ │ │ + bls.n 3a0b44 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r1, [sp, #208] @ 0xd0 │ │ │ │ + str r1, [sp, #240] @ 0xf0 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bls.n 3a0ae8 │ │ │ │ + bls.n 3a0af8 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r0, [sp, #856] @ 0x358 │ │ │ │ + str r0, [sp, #888] @ 0x378 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bhi.n 3a0a34 │ │ │ │ + bhi.n 3a0a44 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - str r0, [sp, #696] @ 0x2b8 │ │ │ │ + str r0, [sp, #728] @ 0x2d8 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bhi.n 3a09ec │ │ │ │ + bhi.n 3a09fc │ │ │ │ lsls r4, r0, #1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3888] @ 0xf30 │ │ │ │ sub sp, #148 @ 0x94 │ │ │ │ @@ -1084155,30 +1084155,30 @@ │ │ │ │ ... │ │ │ │ asrs r0, r1, #7 │ │ │ │ movs r0, r0 │ │ │ │ svc 102 @ 0x66 │ │ │ │ lsls r7, r1, #1 │ │ │ │ svc 76 @ 0x4c │ │ │ │ lsls r7, r1, #1 │ │ │ │ - ldrh r4, [r4, #60] @ 0x3c │ │ │ │ + ldrh r4, [r5, #60] @ 0x3c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r3, #60] @ 0x3c │ │ │ │ + ldrh r6, [r4, #60] @ 0x3c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - stc2 0, cr0, [r2], #-272 @ 0xfffffef0 │ │ │ │ - ldrh r0, [r5, #44] @ 0x2c │ │ │ │ + stc2 0, cr0, [sl], #-272 @ 0xfffffef0 │ │ │ │ + ldrh r0, [r6, #44] @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bpl.n 3a0de8 │ │ │ │ + bpl.n 3a0df8 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r0, [r2, #44] @ 0x2c │ │ │ │ + ldrh r0, [r3, #44] @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bpl.n 3a0dc0 │ │ │ │ + bpl.n 3a0dd0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r2, [r1, #42] @ 0x2a │ │ │ │ + ldrh r2, [r2, #42] @ 0x2a │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bpl.n 3a0f3c │ │ │ │ + bpl.n 3a0f4c │ │ │ │ lsls r4, r0, #1 │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ cmp r3, #0 │ │ │ │ beq.w 3a0aa4 │ │ │ │ ldr.w r6, [pc, #1904] @ 3a1604 │ │ │ │ movs r4, #0 │ │ │ │ add r6, pc │ │ │ │ @@ -1084889,111 +1084889,111 @@ │ │ │ │ adds r0, #12 │ │ │ │ bl 17df8 │ │ │ │ ldr r0, [pc, #204] @ (3a16c4 ) │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ add r0, pc │ │ │ │ bl 17f78 │ │ │ │ b.n 3a15aa │ │ │ │ - ldrh r2, [r0, #34] @ 0x22 │ │ │ │ + ldrh r2, [r1, #34] @ 0x22 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r2, [r7, #30] │ │ │ │ + ldrh r2, [r0, #32] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r0, [r1, #30] │ │ │ │ + ldrh r0, [r2, #30] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bcc.n 3a15c0 │ │ │ │ + bcc.n 3a15d0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r4, [r5, #28] │ │ │ │ + ldrh r4, [r6, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bcc.n 3a1590 │ │ │ │ + bcc.n 3a15a0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r0, [r2, #28] │ │ │ │ + ldrh r0, [r3, #28] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bcc.n 3a1560 │ │ │ │ + bcc.n 3a1570 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r2, [r6, #26] │ │ │ │ + ldrh r2, [r7, #26] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bcc.n 3a152c │ │ │ │ + bcc.n 3a153c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r4, [r3, #26] │ │ │ │ + ldrh r4, [r4, #26] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r4, [r6, #14] │ │ │ │ + ldrh r4, [r7, #14] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bcs.n 3a163c │ │ │ │ + bcs.n 3a164c │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r2, [r4, #12] │ │ │ │ + ldrh r2, [r5, #12] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bne.n 3a15a0 │ │ │ │ + bne.n 3a15b0 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r2, [r0, #12] │ │ │ │ + ldrh r2, [r1, #12] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bne.n 3a1568 │ │ │ │ + bne.n 3a1578 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r4, [r4, #10] │ │ │ │ + ldrh r4, [r5, #10] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - bne.n 3a1734 │ │ │ │ + bne.n 3a1744 │ │ │ │ lsls r4, r0, #1 │ │ │ │ - ldrh r6, [r5, #8] │ │ │ │ + ldrh r6, [r6, #8] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldrh r6, [r3, #4] │ │ │ │ + ldrh r6, [r4, #4] │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r6, [r2, #54] @ 0x36 │ │ │ │ + strh r6, [r3, #54] @ 0x36 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r6, {r1, r2, r5, r6, r7} │ │ │ │ + ldmia r6, {r1, r2, r3, r5, r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r6, [r7, #52] @ 0x34 │ │ │ │ + strh r6, [r0, #54] @ 0x36 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r6, {r1, r2, r3, r6, r7} │ │ │ │ + ldmia r6, {r1, r2, r4, r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r2, [r2, #52] @ 0x34 │ │ │ │ + strh r2, [r3, #52] @ 0x34 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r6!, {r1, r5, r7} │ │ │ │ + ldmia r6!, {r1, r3, r5, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r4, [r5, #50] @ 0x32 │ │ │ │ + strh r4, [r6, #50] @ 0x32 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r6, {r2, r3, r4, r5, r6} │ │ │ │ + ldmia r6!, {r2, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r2, [r3, #48] @ 0x30 │ │ │ │ + strh r2, [r4, #48] @ 0x30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r6!, {r3, r5} │ │ │ │ + ldmia r6!, {r4, r5} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r4, [r7, #46] @ 0x2e │ │ │ │ + strh r4, [r0, #48] @ 0x30 │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r6!, {r2, r3} │ │ │ │ + ldmia r6!, {r2, r4} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r2, [r4, #46] @ 0x2e │ │ │ │ + strh r2, [r5, #46] @ 0x2e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r5, {r1, r4, r5, r6, r7} │ │ │ │ + ldmia r5, {r1, r3, r4, r5, r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r6, [r0, #46] @ 0x2e │ │ │ │ + strh r6, [r1, #46] @ 0x2e │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r5!, {r1, r2, r4, r6, r7} │ │ │ │ + ldmia r5!, {r1, r2, r3, r4, r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r2, [r5, #44] @ 0x2c │ │ │ │ + strh r2, [r6, #44] @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - ldmia r5, {r3, r4, r5, r7} │ │ │ │ + ldmia r5!, {r6, r7} │ │ │ │ lsls r4, r0, #1 │ │ │ │ - strh r2, [r5, #44] @ 0x2c │ │ │ │ + strh r2, [r6, #44] @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r0, [r7, #42] @ 0x2a │ │ │ │ + strh r0, [r0, #44] @ 0x2c │ │ │ │ lsls r0, r1, #1 │ │ │ │ - strh r2, [r4, #40] @ 0x28 │ │ │ │ + strh r2, [r5, #40] @ 0x28 │ │ │ │ lsls r0, r1, #1 │ │ TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes